TimeQuest Timing Analyzer report for M6800_MIKBUG
Fri Jun 25 08:03:51 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'i_CLOCK_50'
 12. Slow Model Setup: 'w_cpuClock'
 13. Slow Model Setup: 'i_serSelect'
 14. Slow Model Hold: 'i_serSelect'
 15. Slow Model Hold: 'w_cpuClock'
 16. Slow Model Hold: 'i_CLOCK_50'
 17. Slow Model Recovery: 'i_CLOCK_50'
 18. Slow Model Recovery: 'i_serSelect'
 19. Slow Model Removal: 'i_serSelect'
 20. Slow Model Removal: 'i_CLOCK_50'
 21. Slow Model Minimum Pulse Width: 'i_CLOCK_50'
 22. Slow Model Minimum Pulse Width: 'i_serSelect'
 23. Slow Model Minimum Pulse Width: 'w_cpuClock'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Output Enable Times
 29. Minimum Output Enable Times
 30. Output Disable Times
 31. Minimum Output Disable Times
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'w_cpuClock'
 38. Fast Model Setup: 'i_CLOCK_50'
 39. Fast Model Setup: 'i_serSelect'
 40. Fast Model Hold: 'i_serSelect'
 41. Fast Model Hold: 'w_cpuClock'
 42. Fast Model Hold: 'i_CLOCK_50'
 43. Fast Model Recovery: 'i_CLOCK_50'
 44. Fast Model Recovery: 'i_serSelect'
 45. Fast Model Removal: 'i_serSelect'
 46. Fast Model Removal: 'i_CLOCK_50'
 47. Fast Model Minimum Pulse Width: 'i_CLOCK_50'
 48. Fast Model Minimum Pulse Width: 'i_serSelect'
 49. Fast Model Minimum Pulse Width: 'w_cpuClock'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Output Enable Times
 55. Minimum Output Enable Times
 56. Output Disable Times
 57. Minimum Output Disable Times
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; M6800_MIKBUG                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; i_CLOCK_50  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLOCK_50 }  ;
; i_serSelect ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_serSelect } ;
; w_cpuClock  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClock }  ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+---------------------------------------------------+
; Slow Model Fmax Summary                           ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 52.08 MHz  ; 52.08 MHz       ; i_CLOCK_50  ;      ;
; 53.65 MHz  ; 53.65 MHz       ; w_cpuClock  ;      ;
; 148.21 MHz ; 148.21 MHz      ; i_serSelect ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow Model Setup Summary              ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; i_CLOCK_50  ; -18.202 ; -7865.427     ;
; w_cpuClock  ; -17.641 ; -2191.255     ;
; i_serSelect ; -5.747  ; -159.470      ;
+-------------+---------+---------------+


+--------------------------------------+
; Slow Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_serSelect ; -4.786 ; -139.845      ;
; w_cpuClock  ; -1.776 ; -8.328        ;
; i_CLOCK_50  ; 0.036  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_CLOCK_50  ; -2.893 ; -117.636      ;
; i_serSelect ; 4.471  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_serSelect ; -4.024 ; -39.092       ;
; i_CLOCK_50  ; 1.357  ; 0.000         ;
+-------------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; i_CLOCK_50  ; -2.567 ; -2789.777       ;
; i_serSelect ; -1.777 ; -75.977         ;
; w_cpuClock  ; -0.742 ; -320.544        ;
+-------------+--------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                                  ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.202 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 19.253     ;
; -18.193 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.111      ; 19.258     ;
; -18.190 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 19.241     ;
; -18.182 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 19.244     ;
; -18.182 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 19.244     ;
; -18.180 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.093      ; 19.227     ;
; -18.176 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.103      ; 19.233     ;
; -18.173 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.081      ; 19.208     ;
; -18.169 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.093      ; 19.216     ;
; -18.167 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.081      ; 19.202     ;
; -18.167 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 19.218     ;
; -18.151 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 19.202     ;
; -18.151 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.111      ; 19.216     ;
; -18.151 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.204     ;
; -18.149 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 19.197     ;
; -18.147 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.103      ; 19.204     ;
; -18.142 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.113      ; 19.209     ;
; -18.140 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 19.202     ;
; -18.139 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.192     ;
; -18.137 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 19.185     ;
; -18.131 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 19.195     ;
; -18.131 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 19.195     ;
; -18.129 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 19.178     ;
; -18.129 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.105      ; 19.188     ;
; -18.129 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.105      ; 19.188     ;
; -18.127 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 19.171     ;
; -18.125 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.105      ; 19.184     ;
; -18.124 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.083      ; 19.161     ;
; -18.123 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 19.177     ;
; -18.122 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.083      ; 19.159     ;
; -18.120 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.078      ; 19.152     ;
; -18.118 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 19.167     ;
; -18.116 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.083      ; 19.153     ;
; -18.116 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.169     ;
; -18.116 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 19.160     ;
; -18.114 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.078      ; 19.146     ;
; -18.114 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 19.162     ;
; -18.100 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.153     ;
; -18.100 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.113      ; 19.167     ;
; -18.099 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 19.150     ;
; -18.098 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 19.146     ;
; -18.098 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 19.160     ;
; -18.096 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.105      ; 19.155     ;
; -18.094 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 19.148     ;
; -18.078 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.131     ;
; -18.073 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 19.112     ;
; -18.071 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.080      ; 19.105     ;
; -18.069 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.113      ; 19.136     ;
; -18.066 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.119     ;
; -18.058 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 19.122     ;
; -18.058 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 19.122     ;
; -18.056 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 19.105     ;
; -18.052 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.105      ; 19.111     ;
; -18.049 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.083      ; 19.086     ;
; -18.048 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.101     ;
; -18.046 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 19.094     ;
; -18.045 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 19.094     ;
; -18.043 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.083      ; 19.080     ;
; -18.043 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.096     ;
; -18.027 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.080     ;
; -18.027 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.113      ; 19.094     ;
; -18.023 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.105      ; 19.082     ;
; -18.005 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 19.053     ;
; -18.000 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 19.039     ;
; -17.996 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 19.058     ;
; -17.993 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 19.041     ;
; -17.985 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.105      ; 19.044     ;
; -17.985 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.105      ; 19.044     ;
; -17.983 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 19.027     ;
; -17.979 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 19.033     ;
; -17.976 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.078      ; 19.008     ;
; -17.975 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 19.028     ;
; -17.972 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 19.016     ;
; -17.970 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.078      ; 19.002     ;
; -17.970 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 19.018     ;
; -17.963 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 19.011     ;
; -17.954 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 19.016     ;
; -17.954 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 19.002     ;
; -17.954 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 19.016     ;
; -17.951 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 18.999     ;
; -17.950 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 19.004     ;
; -17.946 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 18.999     ;
; -17.943 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.105      ; 19.002     ;
; -17.943 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.105      ; 19.002     ;
; -17.941 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 18.985     ;
; -17.937 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.113      ; 19.004     ;
; -17.937 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.991     ;
; -17.934 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.099      ; 18.987     ;
; -17.934 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.078      ; 18.966     ;
; -17.930 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 18.974     ;
; -17.928 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.078      ; 18.960     ;
; -17.928 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 18.976     ;
; -17.927 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.080      ; 18.961     ;
; -17.926 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 18.990     ;
; -17.926 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.110      ; 18.990     ;
; -17.924 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.973     ;
; -17.921 ; SBCTextDisplayRGB:vdu|charVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 18.969     ;
; -17.920 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.105      ; 18.979     ;
; -17.917 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.083      ; 18.954     ;
; -17.913 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.095      ; 18.962     ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w_cpuClock'                                                                                                         ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -17.641 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.668     ;
; -17.594 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 18.648     ;
; -17.555 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.582     ;
; -17.508 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 18.562     ;
; -17.482 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.509     ;
; -17.469 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.496     ;
; -17.435 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 18.489     ;
; -17.424 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.037     ; 18.427     ;
; -17.422 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 18.476     ;
; -17.401 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.037     ; 18.404     ;
; -17.396 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.423     ;
; -17.385 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.504     ; 17.921     ;
; -17.383 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.410     ;
; -17.377 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.010     ; 18.407     ;
; -17.354 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.010     ; 18.384     ;
; -17.349 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 18.403     ;
; -17.348 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.504     ; 17.884     ;
; -17.338 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.037     ; 18.341     ;
; -17.338 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.477     ; 17.901     ;
; -17.336 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 18.390     ;
; -17.315 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.037     ; 18.318     ;
; -17.310 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.337     ;
; -17.301 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.477     ; 17.864     ;
; -17.299 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.504     ; 17.835     ;
; -17.297 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.324     ;
; -17.297 ; cpu68:cpu1|state.rti_ixl_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.015     ; 18.322     ;
; -17.291 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.010     ; 18.321     ;
; -17.268 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.010     ; 18.298     ;
; -17.263 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|pc[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 18.317     ;
; -17.262 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.504     ; 17.798     ;
; -17.252 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.037     ; 18.255     ;
; -17.252 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.477     ; 17.815     ;
; -17.250 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 18.304     ;
; -17.250 ; cpu68:cpu1|state.rti_ixl_state     ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.012      ; 18.302     ;
; -17.229 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.037     ; 18.232     ;
; -17.225 ; cpu68:cpu1|state.rti_pcl_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.007     ; 18.258     ;
; -17.224 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.251     ;
; -17.215 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.477     ; 17.778     ;
; -17.213 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.504     ; 17.749     ;
; -17.211 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.238     ;
; -17.211 ; cpu68:cpu1|state.rti_ixl_state     ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.015     ; 18.236     ;
; -17.205 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|pc[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.010     ; 18.235     ;
; -17.189 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.504     ; 17.725     ;
; -17.182 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|pc[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.010     ; 18.212     ;
; -17.178 ; cpu68:cpu1|state.rti_pcl_state     ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.020      ; 18.238     ;
; -17.177 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|pc[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 18.231     ;
; -17.176 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.504     ; 17.712     ;
; -17.166 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.037     ; 18.169     ;
; -17.166 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|pc[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.477     ; 17.729     ;
; -17.164 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 18.218     ;
; -17.164 ; cpu68:cpu1|state.rti_ixl_state     ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.012      ; 18.216     ;
; -17.143 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.037     ; 18.146     ;
; -17.142 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.477     ; 17.705     ;
; -17.139 ; cpu68:cpu1|state.rti_pcl_state     ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.007     ; 18.172     ;
; -17.138 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.165     ;
; -17.129 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|pc[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.477     ; 17.692     ;
; -17.127 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.504     ; 17.663     ;
; -17.125 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[9]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.152     ;
; -17.125 ; cpu68:cpu1|state.rti_ixl_state     ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.015     ; 18.150     ;
; -17.119 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|pc[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.010     ; 18.149     ;
; -17.111 ; cpu68:cpu1|state.rti_cc_state      ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.138     ;
; -17.103 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.504     ; 17.639     ;
; -17.096 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|pc[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.010     ; 18.126     ;
; -17.092 ; cpu68:cpu1|state.rti_pcl_state     ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.020      ; 18.152     ;
; -17.091 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|pc[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 18.145     ;
; -17.090 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.504     ; 17.626     ;
; -17.080 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|ea[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.037     ; 18.083     ;
; -17.080 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|pc[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.477     ; 17.643     ;
; -17.078 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[9]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 18.132     ;
; -17.078 ; cpu68:cpu1|state.rti_ixl_state     ; cpu68:cpu1|pc[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.012      ; 18.130     ;
; -17.064 ; cpu68:cpu1|state.rti_cc_state      ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 18.118     ;
; -17.057 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.037     ; 18.060     ;
; -17.057 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|ea[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.037     ; 18.060     ;
; -17.056 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.477     ; 17.619     ;
; -17.053 ; cpu68:cpu1|state.rti_pcl_state     ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.007     ; 18.086     ;
; -17.052 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.079     ;
; -17.043 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|pc[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.477     ; 17.606     ;
; -17.041 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|ea[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.504     ; 17.577     ;
; -17.039 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.066     ;
; -17.039 ; cpu68:cpu1|state.rti_ixl_state     ; cpu68:cpu1|ea[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.015     ; 18.064     ;
; -17.035 ; cpu68:cpu1|state.write16_state     ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.428     ; 17.647     ;
; -17.033 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|pc[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.010     ; 18.063     ;
; -17.025 ; cpu68:cpu1|state.rti_cc_state      ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 18.052     ;
; -17.023 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.504     ; 17.559     ;
; -17.018 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.015     ; 18.043     ;
; -17.017 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.504     ; 17.553     ;
; -17.010 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.010     ; 18.040     ;
; -17.010 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|pc[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.010     ; 18.040     ;
; -17.006 ; cpu68:cpu1|state.rti_pcl_state     ; cpu68:cpu1|pc[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.020      ; 18.066     ;
; -17.005 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|pc[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 18.059     ;
; -17.004 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|ea[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.504     ; 17.540     ;
; -17.004 ; cpu68:cpu1|state.read8_state       ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.428     ; 17.616     ;
; -16.994 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|ea[10] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.037     ; 17.997     ;
; -16.994 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|pc[11] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.477     ; 17.557     ;
; -16.992 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[8]  ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 18.046     ;
; -16.992 ; cpu68:cpu1|state.rti_ixl_state     ; cpu68:cpu1|pc[12] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.012      ; 18.044     ;
; -16.988 ; cpu68:cpu1|state.write16_state     ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.401     ; 17.627     ;
; -16.978 ; cpu68:cpu1|state.rti_cc_state      ; cpu68:cpu1|pc[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.014      ; 18.032     ;
; -16.976 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.477     ; 17.539     ;
; -16.971 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.037     ; 17.974     ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_serSelect'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.747 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[2]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 6.782      ;
; -5.620 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[7]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 6.655      ;
; -5.588 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[1]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 6.623      ;
; -5.574 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[0]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 6.609      ;
; -5.519 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[3]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.013     ; 6.546      ;
; -5.517 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[6]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 6.552      ;
; -5.481 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[7]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 6.516      ;
; -5.478 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[0]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 6.513      ;
; -5.378 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[1]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 6.413      ;
; -5.350 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[2]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 6.385      ;
; -5.305 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[4]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 6.340      ;
; -5.227 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[5]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 6.262      ;
; -5.136 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[3]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.013     ; 6.163      ;
; -5.129 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[6]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 6.164      ;
; -5.078 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[4]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 6.113      ;
; -5.078 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[5]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 6.113      ;
; -4.698 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.011     ; 5.727      ;
; -4.620 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.011     ; 5.649      ;
; -4.281 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[7]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 5.316      ;
; -4.142 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[7]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 5.177      ;
; -4.070 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.011     ; 5.099      ;
; -4.067 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[1]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 5.102      ;
; -4.045 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[3]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.013     ; 5.072      ;
; -4.006 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.011     ; 5.035      ;
; -3.997 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.011     ; 5.026      ;
; -3.931 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.011     ; 4.960      ;
; -3.922 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[1]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.962      ;
; -3.922 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[3]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.962      ;
; -3.922 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[4]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.962      ;
; -3.922 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[5]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.962      ;
; -3.922 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[0]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.962      ;
; -3.922 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[2]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.962      ;
; -3.920 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[1]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.960      ;
; -3.920 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[3]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.960      ;
; -3.920 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[4]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.960      ;
; -3.920 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[5]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.960      ;
; -3.920 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[0]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.960      ;
; -3.920 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[2]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.960      ;
; -3.837 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.011     ; 4.866      ;
; -3.762 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.011     ; 4.791      ;
; -3.724 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.009     ; 4.755      ;
; -3.720 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.011     ; 4.749      ;
; -3.714 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[1]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.754      ;
; -3.714 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[3]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.754      ;
; -3.714 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[4]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.754      ;
; -3.714 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[5]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.754      ;
; -3.714 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[0]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.754      ;
; -3.714 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[2]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.754      ;
; -3.693 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.011     ; 4.722      ;
; -3.675 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.011     ; 4.704      ;
; -3.657 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[3]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.013     ; 4.684      ;
; -3.614 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[1]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 4.649      ;
; -3.596 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[0]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 4.631      ;
; -3.584 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.011     ; 4.613      ;
; -3.576 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.011     ; 4.605      ;
; -3.566 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[0]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 4.601      ;
; -3.550 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.009     ; 4.581      ;
; -3.512 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[1]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.552      ;
; -3.512 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[3]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.552      ;
; -3.512 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[4]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.552      ;
; -3.512 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[5]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.552      ;
; -3.512 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[0]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.552      ;
; -3.512 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[2]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.552      ;
; -3.500 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[1]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.540      ;
; -3.500 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[3]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.540      ;
; -3.500 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[4]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.540      ;
; -3.500 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[5]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.540      ;
; -3.500 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[0]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.540      ;
; -3.500 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[2]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.540      ;
; -3.426 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[1]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.466      ;
; -3.426 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[3]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.466      ;
; -3.426 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[4]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.466      ;
; -3.426 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[5]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.466      ;
; -3.426 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[0]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.466      ;
; -3.426 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[2]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.466      ;
; -3.421 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[2]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 4.456      ;
; -3.389 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[2]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 4.424      ;
; -3.329 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.011     ; 4.358      ;
; -3.323 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[7]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 4.358      ;
; -3.321 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[7]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 4.356      ;
; -3.303 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[5]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 4.338      ;
; -3.297 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[0]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 4.332      ;
; -3.295 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[0]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 4.330      ;
; -3.236 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[5]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 4.271      ;
; -3.210 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.009     ; 4.241      ;
; -3.182 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.009     ; 4.213      ;
; -2.983 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 4.023      ;
; -2.955 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 3.995      ;
; -2.903 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[6]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 3.938      ;
; -2.861 ; cpu68:cpu1|state.int_cc_state          ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; i_serSelect ; 1.000        ; 5.407      ; 9.308      ;
; -2.743 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[4]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 3.778      ;
; -2.702 ; cpu68:cpu1|state.mul1_state            ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; i_serSelect ; 1.000        ; 4.979      ; 8.721      ;
; -2.702 ; cpu68:cpu1|state.jsr_state             ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; i_serSelect ; 1.000        ; 5.407      ; 9.149      ;
; -2.680 ; cpu68:cpu1|state.mul2_state            ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; i_serSelect ; 1.000        ; 4.979      ; 8.699      ;
; -2.652 ; cpu68:cpu1|state.mul0_state            ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; i_serSelect ; 1.000        ; 4.992      ; 8.684      ;
; -2.644 ; cpu68:cpu1|state.bsr1_state            ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; i_serSelect ; 1.000        ; 5.383      ; 9.067      ;
; -2.621 ; cpu68:cpu1|state.int_pch_state         ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; i_serSelect ; 1.000        ; 5.383      ; 9.044      ;
; -2.602 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[6]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 3.637      ;
; -2.517 ; cpu68:cpu1|state.rti_ixl_state         ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; i_serSelect ; 1.000        ; 5.405      ; 8.962      ;
; -2.514 ; cpu68:cpu1|state.mul3_state            ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; i_serSelect ; 1.000        ; 4.979      ; 8.533      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_serSelect'                                                                                                                               ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.786 ; SBCTextDisplayRGB:vdu|kbBuffer~33    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.155      ; 1.675      ;
; -4.784 ; SBCTextDisplayRGB:vdu|kbBuffer~34    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.155      ; 1.677      ;
; -4.396 ; SBCTextDisplayRGB:vdu|kbBuffer~35    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.155      ; 2.065      ;
; -4.352 ; SBCTextDisplayRGB:vdu|kbBuffer~31    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.149      ; 2.103      ;
; -4.348 ; SBCTextDisplayRGB:vdu|kbBuffer~37    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.149      ; 2.107      ;
; -4.305 ; SBCTextDisplayRGB:vdu|kbBuffer~46    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.148      ; 2.149      ;
; -4.184 ; SBCTextDisplayRGB:vdu|kbBuffer~52    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.148      ; 2.270      ;
; -4.177 ; SBCTextDisplayRGB:vdu|kbBuffer~29    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.149      ; 2.278      ;
; -4.157 ; SBCTextDisplayRGB:vdu|kbBuffer~62    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.143      ; 2.292      ;
; -4.075 ; SBCTextDisplayRGB:vdu|kbBuffer~26    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.155      ; 2.386      ;
; -4.058 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.434      ; 2.682      ;
; -4.041 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; i_serSelect ; -0.500       ; 6.164      ; 1.929      ;
; -3.853 ; SBCTextDisplayRGB:vdu|kbBuffer~32    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.149      ; 2.602      ;
; -3.851 ; SBCTextDisplayRGB:vdu|kbBuffer~61    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.143      ; 2.598      ;
; -3.832 ; bufferedUART:acia|rxBuffer~69        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.451      ; 2.925      ;
; -3.804 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.162      ; 2.664      ;
; -3.804 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.162      ; 2.664      ;
; -3.804 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.162      ; 2.664      ;
; -3.804 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.162      ; 2.664      ;
; -3.804 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.162      ; 2.664      ;
; -3.804 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.162      ; 2.664      ;
; -3.804 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.162      ; 2.664      ;
; -3.793 ; SBCTextDisplayRGB:vdu|kbBuffer~65    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.143      ; 2.656      ;
; -3.721 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.442      ; 3.027      ;
; -3.721 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.442      ; 3.027      ;
; -3.721 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.442      ; 3.027      ;
; -3.721 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.442      ; 3.027      ;
; -3.721 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.442      ; 3.027      ;
; -3.721 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.442      ; 3.027      ;
; -3.721 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.442      ; 3.027      ;
; -3.679 ; SBCTextDisplayRGB:vdu|kbBuffer~30    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.149      ; 2.776      ;
; -3.664 ; bufferedUART:acia|rxBuffer~136       ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.443      ; 3.085      ;
; -3.622 ; SBCTextDisplayRGB:vdu|kbBuffer~45    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.148      ; 2.832      ;
; -3.604 ; SBCTextDisplayRGB:vdu|kbBuffer~49    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.148      ; 2.850      ;
; -3.555 ; bufferedUART:acia|rxBuffer~121       ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.445      ; 3.196      ;
; -3.522 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.153      ; 2.937      ;
; -3.503 ; bufferedUART:acia|rxBuffer~62        ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.450      ; 3.253      ;
; -3.483 ; SBCTextDisplayRGB:vdu|kbBuffer~43    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.148      ; 2.971      ;
; -3.476 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.154      ; 2.984      ;
; -3.476 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.143      ; 2.973      ;
; -3.475 ; SBCTextDisplayRGB:vdu|kbBuffer~12    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.144      ; 2.975      ;
; -3.470 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.154      ; 2.990      ;
; -3.469 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.154      ; 2.991      ;
; -3.468 ; SBCTextDisplayRGB:vdu|kbBuffer~13    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.144      ; 2.982      ;
; -3.462 ; SBCTextDisplayRGB:vdu|kbBuffer~42    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.148      ; 2.992      ;
; -3.416 ; bufferedUART:acia|rxBuffer~111       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.454      ; 3.344      ;
; -3.403 ; bufferedUART:acia|rxBuffer~67        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.450      ; 3.353      ;
; -3.398 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.151      ; 3.059      ;
; -3.397 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.164      ; 3.073      ;
; -3.389 ; bufferedUART:acia|rxBuffer~126       ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.453      ; 3.370      ;
; -3.368 ; bufferedUART:acia|rxBuffer~138       ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.451      ; 3.389      ;
; -3.364 ; bufferedUART:acia|rxBuffer~104       ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.442      ; 3.384      ;
; -3.355 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; i_serSelect ; -0.500       ; 4.873      ; 1.324      ;
; -3.348 ; SBCTextDisplayRGB:vdu|kbBuffer~63    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.143      ; 3.101      ;
; -3.345 ; SBCTextDisplayRGB:vdu|kbBuffer~64    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.143      ; 3.104      ;
; -3.342 ; bufferedUART:acia|rxBuffer~103       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.450      ; 3.414      ;
; -3.324 ; SBCTextDisplayRGB:vdu|kbBuffer~39    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.148      ; 3.130      ;
; -3.323 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.154      ; 3.137      ;
; -3.319 ; bufferedUART:acia|rxBuffer~137       ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.451      ; 3.438      ;
; -3.317 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.154      ; 3.143      ;
; -3.317 ; bufferedUART:acia|rxBuffer~91        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.441      ; 3.430      ;
; -3.316 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.154      ; 3.144      ;
; -3.308 ; SBCTextDisplayRGB:vdu|kbBuffer~50    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.148      ; 3.146      ;
; -3.294 ; SBCTextDisplayRGB:vdu|kbBuffer~27    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.149      ; 3.161      ;
; -3.291 ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.154      ; 3.169      ;
; -3.285 ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.154      ; 3.175      ;
; -3.284 ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.154      ; 3.176      ;
; -3.272 ; bufferedUART:acia|rxBuffer~51        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.454      ; 3.488      ;
; -3.228 ; SBCTextDisplayRGB:vdu|kbBuffer~58    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.143      ; 3.221      ;
; -3.213 ; bufferedUART:acia|rxBuffer~56        ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.437      ; 3.530      ;
; -3.188 ; bufferedUART:acia|rxBuffer~81        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.450      ; 3.568      ;
; -3.187 ; SBCTextDisplayRGB:vdu|kbBuffer~25    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.149      ; 3.268      ;
; -3.160 ; bufferedUART:acia|rxBuffer~124       ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.445      ; 3.591      ;
; -3.123 ; bufferedUART:acia|rxBuffer~109       ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.454      ; 3.637      ;
; -3.104 ; bufferedUART:acia|rxBuffer~139       ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.451      ; 3.653      ;
; -3.090 ; bufferedUART:acia|rxBuffer~117       ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.450      ; 3.666      ;
; -3.086 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.154      ; 3.374      ;
; -3.081 ; SBCTextDisplayRGB:vdu|kbBuffer~21    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.144      ; 3.369      ;
; -3.063 ; SBCTextDisplayRGB:vdu|kbBuffer~23    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.144      ; 3.387      ;
; -3.055 ; SBCTextDisplayRGB:vdu|kbBuffer~24    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.144      ; 3.395      ;
; -3.037 ; SBCTextDisplayRGB:vdu|kbBuffer~38    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.149      ; 3.418      ;
; -3.025 ; bufferedUART:acia|rxBuffer~63        ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.450      ; 3.731      ;
; -3.014 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.442      ; 3.734      ;
; -3.010 ; bufferedUART:acia|rxBuffer~90        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.445      ; 3.741      ;
; -2.994 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.442      ; 3.754      ;
; -2.976 ; bufferedUART:acia|rxBuffer~97        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.447      ; 3.777      ;
; -2.942 ; bufferedUART:acia|rxBuffer~125       ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.453      ; 3.817      ;
; -2.933 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.154      ; 3.527      ;
; -2.929 ; bufferedUART:acia|rxBuffer~74        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.451      ; 3.828      ;
; -2.901 ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.154      ; 3.559      ;
; -2.893 ; SBCTextDisplayRGB:vdu|kbBuffer~47    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.148      ; 3.561      ;
; -2.889 ; SBCTextDisplayRGB:vdu|kbBuffer~22    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.144      ; 3.561      ;
; -2.888 ; SBCTextDisplayRGB:vdu|kbBuffer~19    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.144      ; 3.562      ;
; -2.878 ; SBCTextDisplayRGB:vdu|kbBuffer~41    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.148      ; 3.576      ;
; -2.853 ; SBCTextDisplayRGB:vdu|kbBuffer~60    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.143      ; 3.596      ;
; -2.852 ; bufferedUART:acia|rxBuffer~119       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.445      ; 3.899      ;
; -2.839 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.143      ; 3.610      ;
; -2.835 ; SBCTextDisplayRGB:vdu|kbBuffer~66    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.143      ; 3.614      ;
; -2.823 ; cpu68:cpu1|state.psha_state          ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClock   ; i_serSelect ; 0.000        ; 6.541      ; 4.024      ;
; -2.822 ; SBCTextDisplayRGB:vdu|kbBuffer~36    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.149      ; 3.633      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w_cpuClock'                                                                                                                                              ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.776 ; SBCTextDisplayRGB:vdu|dispByteSent           ; SBCTextDisplayRGB:vdu|dispByteWritten        ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.294      ; 1.324      ;
; -1.543 ; bufferedUART:acia|txByteSent                 ; bufferedUART:acia|txByteWritten              ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.666      ; 1.929      ;
; -1.244 ; cpu68:cpu1|state.psha_state                  ; SBCTextDisplayRGB:vdu|dispByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.962      ; 4.024      ;
; -1.164 ; cpu68:cpu1|state.psha_state                  ; SBCTextDisplayRGB:vdu|dispByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.962      ; 4.104      ;
; -1.164 ; cpu68:cpu1|state.psha_state                  ; SBCTextDisplayRGB:vdu|dispByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.962      ; 4.104      ;
; -0.867 ; cpu68:cpu1|state.psha_state                  ; SBCTextDisplayRGB:vdu|dispByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.962      ; 4.401      ;
; -0.570 ; cpu68:cpu1|state.psha_state                  ; SBCTextDisplayRGB:vdu|dispByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.964      ; 4.700      ;
; -0.562 ; cpu68:cpu1|state.int_acca_state              ; SBCTextDisplayRGB:vdu|dispByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.962      ; 4.706      ;
; -0.483 ; cpu68:cpu1|state.int_acca_state              ; SBCTextDisplayRGB:vdu|dispByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.962      ; 4.785      ;
; -0.482 ; cpu68:cpu1|state.int_acca_state              ; SBCTextDisplayRGB:vdu|dispByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.962      ; 4.786      ;
; -0.184 ; cpu68:cpu1|state.int_acca_state              ; SBCTextDisplayRGB:vdu|dispByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.962      ; 5.084      ;
; 0.008  ; cpu68:cpu1|state.pulb_state                  ; cpu68:cpu1|accb[6]                           ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.630      ; 1.944      ;
; 0.085  ; cpu68:cpu1|md[2]                             ; SBCTextDisplayRGB:vdu|dispByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.259      ; 2.650      ;
; 0.106  ; cpu68:cpu1|state.psha_state                  ; SBCTextDisplayRGB:vdu|controlReg[6]          ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.956      ; 5.368      ;
; 0.114  ; cpu68:cpu1|state.int_acca_state              ; SBCTextDisplayRGB:vdu|dispByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.964      ; 5.384      ;
; 0.143  ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|txByteLatch[0]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.190      ; 4.639      ;
; 0.143  ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|txByteLatch[1]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.190      ; 4.639      ;
; 0.143  ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|txByteLatch[2]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.190      ; 4.639      ;
; 0.143  ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|txByteLatch[3]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.190      ; 4.639      ;
; 0.143  ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|txByteLatch[4]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.190      ; 4.639      ;
; 0.143  ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|txByteLatch[5]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.190      ; 4.639      ;
; 0.143  ; cpu68:cpu1|state.vect_lo_state               ; bufferedUART:acia|txByteLatch[6]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.190      ; 4.639      ;
; 0.145  ; cpu68:cpu1|state.psha_state                  ; bufferedUART:acia|txByteLatch[2]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.324      ; 5.775      ;
; 0.164  ; cpu68:cpu1|state.psha_state                  ; bufferedUART:acia|txByteLatch[6]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.324      ; 5.794      ;
; 0.190  ; cpu68:cpu1|state.psha_state                  ; bufferedUART:acia|txByteLatch[0]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.324      ; 5.820      ;
; 0.246  ; cpu68:cpu1|state.fetch_state                 ; cpu68:cpu1|op_code[6]                        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.053      ; 1.605      ;
; 0.259  ; cpu68:cpu1|state.pulb_state                  ; cpu68:cpu1|accb[1]                           ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.630      ; 2.195      ;
; 0.261  ; cpu68:cpu1|state.psha_state                  ; bufferedUART:acia|txByteLatch[4]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.324      ; 5.891      ;
; 0.283  ; cpu68:cpu1|state.rti_ixh_state               ; cpu68:cpu1|xreg[8]                           ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.901      ; 2.490      ;
; 0.284  ; cpu68:cpu1|state.rti_ixh_state               ; cpu68:cpu1|xreg[15]                          ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.901      ; 2.491      ;
; 0.294  ; cpu68:cpu1|state.rti_ixh_state               ; cpu68:cpu1|xreg[14]                          ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.901      ; 2.501      ;
; 0.436  ; SBCTextDisplayRGB:vdu|dispByteSent           ; SBCTextDisplayRGB:vdu|dispByteLatch[0]       ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.299      ; 3.541      ;
; 0.436  ; SBCTextDisplayRGB:vdu|dispByteSent           ; SBCTextDisplayRGB:vdu|dispByteLatch[5]       ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.299      ; 3.541      ;
; 0.436  ; SBCTextDisplayRGB:vdu|dispByteSent           ; SBCTextDisplayRGB:vdu|dispByteLatch[1]       ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.299      ; 3.541      ;
; 0.436  ; SBCTextDisplayRGB:vdu|dispByteSent           ; SBCTextDisplayRGB:vdu|dispByteLatch[2]       ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.299      ; 3.541      ;
; 0.436  ; SBCTextDisplayRGB:vdu|dispByteSent           ; SBCTextDisplayRGB:vdu|dispByteLatch[7]       ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.299      ; 3.541      ;
; 0.436  ; SBCTextDisplayRGB:vdu|dispByteSent           ; SBCTextDisplayRGB:vdu|dispByteLatch[4]       ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.299      ; 3.541      ;
; 0.436  ; SBCTextDisplayRGB:vdu|dispByteSent           ; SBCTextDisplayRGB:vdu|dispByteLatch[3]       ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.299      ; 3.541      ;
; 0.437  ; SBCTextDisplayRGB:vdu|dispByteSent           ; SBCTextDisplayRGB:vdu|dispByteLatch[6]       ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 3.301      ; 3.544      ;
; 0.439  ; cpu68:cpu1|state.psha_state                  ; SBCTextDisplayRGB:vdu|dispByteLatch[1]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.962      ; 5.707      ;
; 0.444  ; cpu68:cpu1|state.psha_state                  ; bufferedUART:acia|txByteLatch[3]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.324      ; 6.074      ;
; 0.463  ; cpu68:cpu1|state.fetch_state                 ; cpu68:cpu1|op_code[4]                        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.053      ; 1.822      ;
; 0.472  ; cpu68:cpu1|md[3]                             ; SBCTextDisplayRGB:vdu|dispByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.266      ; 3.044      ;
; 0.475  ; cpu68:cpu1|md[0]                             ; SBCTextDisplayRGB:vdu|dispByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.274      ; 3.055      ;
; 0.494  ; cpu68:cpu1|md[4]                             ; SBCTextDisplayRGB:vdu|dispByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.266      ; 3.066      ;
; 0.496  ; cpu68:cpu1|state.fetch_state                 ; cpu68:cpu1|op_code[7]                        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.053      ; 1.855      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[0]  ; debounce:DebounceResetSwitch|counter_out[0]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[1]  ; debounce:DebounceResetSwitch|counter_out[1]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[2]  ; debounce:DebounceResetSwitch|counter_out[2]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[3]  ; debounce:DebounceResetSwitch|counter_out[3]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[4]  ; debounce:DebounceResetSwitch|counter_out[4]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[5]  ; debounce:DebounceResetSwitch|counter_out[5]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[6]  ; debounce:DebounceResetSwitch|counter_out[6]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[7]  ; debounce:DebounceResetSwitch|counter_out[7]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[8]  ; debounce:DebounceResetSwitch|counter_out[8]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[9]  ; debounce:DebounceResetSwitch|counter_out[9]  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[10] ; debounce:DebounceResetSwitch|counter_out[10] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[11] ; debounce:DebounceResetSwitch|counter_out[11] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[12] ; debounce:DebounceResetSwitch|counter_out[12] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[13] ; debounce:DebounceResetSwitch|counter_out[13] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[14] ; debounce:DebounceResetSwitch|counter_out[14] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[15] ; debounce:DebounceResetSwitch|counter_out[15] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[16] ; debounce:DebounceResetSwitch|counter_out[16] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[17] ; debounce:DebounceResetSwitch|counter_out[17] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[18] ; debounce:DebounceResetSwitch|counter_out[18] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; debounce:DebounceResetSwitch|counter_out[19] ; debounce:DebounceResetSwitch|counter_out[19] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[3]                             ; cpu68:cpu1|sp[3]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[9]                             ; cpu68:cpu1|sp[9]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[4]                             ; cpu68:cpu1|sp[4]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|iv[1]                             ; cpu68:cpu1|iv[1]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[7]                             ; cpu68:cpu1|sp[7]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[6]                             ; cpu68:cpu1|sp[6]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[15]                            ; cpu68:cpu1|sp[15]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[2]                             ; cpu68:cpu1|sp[2]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[11]                            ; cpu68:cpu1|sp[11]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[5]                             ; cpu68:cpu1|sp[5]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[14]                            ; cpu68:cpu1|sp[14]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[13]                            ; cpu68:cpu1|sp[13]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[12]                            ; cpu68:cpu1|sp[12]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[8]                             ; cpu68:cpu1|sp[8]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[10]                            ; cpu68:cpu1|sp[10]                            ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[1]                             ; cpu68:cpu1|sp[1]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|state.int_wai_state               ; cpu68:cpu1|state.int_wai_state               ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|op_code[0]                        ; cpu68:cpu1|op_code[0]                        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|cc[6]                             ; cpu68:cpu1|cc[6]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[0]                             ; cpu68:cpu1|sp[0]                             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.000      ; 0.805      ;
; 0.507  ; cpu68:cpu1|state.int_acca_state              ; SBCTextDisplayRGB:vdu|dispByteLatch[1]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.962      ; 5.775      ;
; 0.509  ; cpu68:cpu1|acca[4]                           ; SBCTextDisplayRGB:vdu|dispByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.261      ; 3.076      ;
; 0.525  ; cpu68:cpu1|state.psha_state                  ; SBCTextDisplayRGB:vdu|dispByteLatch[5]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.962      ; 5.793      ;
; 0.533  ; cpu68:cpu1|pc[4]                             ; SBCTextDisplayRGB:vdu|dispByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 3.808      ; 4.647      ;
; 0.535  ; cpu68:cpu1|md[1]                             ; SBCTextDisplayRGB:vdu|dispByteLatch[1]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.266      ; 3.107      ;
; 0.564  ; cpu68:cpu1|state.psha_state                  ; SBCTextDisplayRGB:vdu|controlReg[5]          ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 4.956      ; 5.826      ;
; 0.591  ; cpu68:cpu1|pc[14]                            ; SBCTextDisplayRGB:vdu|dispByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 3.810      ; 4.707      ;
; 0.641  ; cpu68:cpu1|state.psha_state                  ; bufferedUART:acia|txByteLatch[5]             ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 5.324      ; 6.271      ;
; 0.643  ; cpu68:cpu1|state.execute_state               ; SBCTextDisplayRGB:vdu|dispByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 3.394      ; 4.343      ;
; 0.661  ; cpu68:cpu1|acca[0]                           ; SBCTextDisplayRGB:vdu|dispByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.254      ; 3.221      ;
; 0.666  ; cpu68:cpu1|pc[9]                             ; SBCTextDisplayRGB:vdu|dispByteLatch[1]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 3.808      ; 4.780      ;
; 0.685  ; cpu68:cpu1|md[6]                             ; SBCTextDisplayRGB:vdu|dispByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.267      ; 3.258      ;
; 0.721  ; cpu68:cpu1|state.jsr1_state                  ; SBCTextDisplayRGB:vdu|dispByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 3.798      ; 4.825      ;
; 0.741  ; cpu68:cpu1|state.read16_state                ; SBCTextDisplayRGB:vdu|dispByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 3.407      ; 4.454      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_CLOCK_50'                                                                                                                                       ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.036 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.748      ; 3.394      ;
; 0.036 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.748      ; 3.394      ;
; 0.036 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.748      ; 3.394      ;
; 0.036 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.748      ; 3.394      ;
; 0.036 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.748      ; 3.394      ;
; 0.402 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.748      ; 3.760      ;
; 0.402 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.748      ; 3.760      ;
; 0.402 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.748      ; 3.760      ;
; 0.402 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.748      ; 3.760      ;
; 0.499 ; SBCTextDisplayRGB:vdu|hActive             ; SBCTextDisplayRGB:vdu|hActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|vActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; w_serialCt[4]                             ; w_serialCt[4]                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxdFiltered             ; bufferedUART:acia|rxdFiltered             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxBitCount[2]           ; bufferedUART:acia|rxBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxBitCount[3]           ; bufferedUART:acia|rxBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Shift            ; SBCTextDisplayRGB:vdu|ps2Shift            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|n_kbWR              ; SBCTextDisplayRGB:vdu|n_kbWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Num              ; SBCTextDisplayRGB:vdu|ps2Num              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Caps             ; SBCTextDisplayRGB:vdu|ps2Caps             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Scroll           ; SBCTextDisplayRGB:vdu|ps2Scroll           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWRParity          ; SBCTextDisplayRGB:vdu|kbWRParity          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBitCount[0]           ; bufferedUART:acia|txBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBitCount[1]           ; bufferedUART:acia|txBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBitCount[2]           ; bufferedUART:acia|txBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBitCount[3]           ; bufferedUART:acia|txBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txByteSent              ; bufferedUART:acia|txByteSent              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|param4[0]           ; SBCTextDisplayRGB:vdu|param4[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|param3[0]           ; SBCTextDisplayRGB:vdu|param3[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|param2[0]           ; SBCTextDisplayRGB:vdu|param2[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|param1[0]           ; SBCTextDisplayRGB:vdu|param1[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|dispWR              ; SBCTextDisplayRGB:vdu|dispWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|dispState.idle      ; SBCTextDisplayRGB:vdu|dispState.idle      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|paramCount[2]       ; SBCTextDisplayRGB:vdu|paramCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|paramCount[1]       ; SBCTextDisplayRGB:vdu|paramCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|paramCount[0]       ; SBCTextDisplayRGB:vdu|paramCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|dispByteSent        ; SBCTextDisplayRGB:vdu|dispByteSent        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|attInverse          ; SBCTextDisplayRGB:vdu|attInverse          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|attBold             ; SBCTextDisplayRGB:vdu|attBold             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBuffer[7]             ; bufferedUART:acia|txBuffer[7]             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txd                     ; bufferedUART:acia|txd                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.536 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.748      ; 3.394      ;
; 0.536 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.748      ; 3.394      ;
; 0.536 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.748      ; 3.394      ;
; 0.536 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.748      ; 3.394      ;
; 0.536 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 2.748      ; 3.394      ;
; 0.607 ; w_cpuClock                                ; bufferedUART:acia|func_reset              ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 2.747      ; 3.964      ;
; 0.753 ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; bufferedUART:acia|txClockCount[5]         ; bufferedUART:acia|txClockCount[5]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; bufferedUART:acia|rxCurrentByteBuffer[4]  ; bufferedUART:acia|rxBuffer~129            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.060      ;
; 0.756 ; bufferedUART:acia|rxCurrentByteBuffer[4]  ; bufferedUART:acia|rxCurrentByteBuffer[3]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; SBCTextDisplayRGB:vdu|dispState.ins2      ; SBCTextDisplayRGB:vdu|dispState.ins3      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.062      ;
; 0.758 ; bufferedUART:acia|rxCurrentByteBuffer[3]  ; bufferedUART:acia|rxBuffer~128            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.064      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_CLOCK_50'                                                                                                                           ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.893 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.037     ; 2.896      ;
; -2.893 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.037     ; 2.896      ;
; -2.841 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.025     ; 2.856      ;
; -2.678 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.020     ; 2.698      ;
; -2.678 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.020     ; 2.698      ;
; -2.678 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.020     ; 2.698      ;
; -2.678 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.020     ; 2.698      ;
; -2.678 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.020     ; 2.698      ;
; -2.678 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.020     ; 2.698      ;
; -2.678 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.020     ; 2.698      ;
; -2.678 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.020     ; 2.698      ;
; -2.678 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.020     ; 2.698      ;
; -2.654 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.016     ; 2.678      ;
; -2.654 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.016     ; 2.678      ;
; -2.654 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.016     ; 2.678      ;
; -2.654 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.016     ; 2.678      ;
; -2.646 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.018     ; 2.668      ;
; -2.646 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.018     ; 2.668      ;
; -2.633 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.027     ; 2.646      ;
; -2.633 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.027     ; 2.646      ;
; -2.439 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.031     ; 2.448      ;
; -2.439 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.031     ; 2.448      ;
; -2.439 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.031     ; 2.448      ;
; -2.439 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.031     ; 2.448      ;
; -2.439 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.031     ; 2.448      ;
; -2.439 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.031     ; 2.448      ;
; -2.439 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.031     ; 2.448      ;
; -2.439 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.031     ; 2.448      ;
; -2.439 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.031     ; 2.448      ;
; -2.439 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.031     ; 2.448      ;
; -2.439 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.031     ; 2.448      ;
; -2.005 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -1.030     ; 2.015      ;
; -1.403 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.021     ; 2.422      ;
; -1.403 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.021     ; 2.422      ;
; -1.403 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.021     ; 2.422      ;
; -1.403 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.021     ; 2.422      ;
; -1.345 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.380      ;
; -1.345 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.380      ;
; -1.345 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.380      ;
; -1.345 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.380      ;
; -1.345 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.380      ;
; -1.345 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.380      ;
; -1.325 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.003     ; 2.362      ;
; -1.302 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.343      ;
; -1.302 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.343      ;
; -1.302 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.343      ;
; -1.302 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.343      ;
; -0.945 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 1.987      ;
; -0.945 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 1.987      ;
; -0.945 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 1.987      ;
; -0.936 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 1.975      ;
; -0.936 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 1.975      ;
; -0.936 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 1.975      ;
; -0.936 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 1.975      ;
; -0.936 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 1.975      ;
; -0.936 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 1.975      ;
; -0.936 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 1.975      ;
; -0.936 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 1.975      ;
; -0.623 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.663      ;
; -0.623 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.663      ;
; -0.623 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.663      ;
; -0.623 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.663      ;
; -0.623 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.663      ;
; -0.623 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.663      ;
; -0.623 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.663      ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_serSelect'                                                                                                                      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.471 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 6.173      ; 2.742      ;
; 4.471 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 6.173      ; 2.742      ;
; 4.471 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 6.173      ; 2.742      ;
; 4.471 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 6.173      ; 2.742      ;
; 4.758 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 6.447      ; 2.729      ;
; 4.758 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 6.447      ; 2.729      ;
; 4.758 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 6.447      ; 2.729      ;
; 4.758 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 6.447      ; 2.729      ;
; 4.758 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 6.447      ; 2.729      ;
; 4.758 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 6.447      ; 2.729      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_serSelect'                                                                                                                        ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.024 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.447      ; 2.729      ;
; -4.024 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.447      ; 2.729      ;
; -4.024 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.447      ; 2.729      ;
; -4.024 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.447      ; 2.729      ;
; -4.024 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.447      ; 2.729      ;
; -4.024 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.447      ; 2.729      ;
; -3.737 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.173      ; 2.742      ;
; -3.737 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.173      ; 2.742      ;
; -3.737 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.173      ; 2.742      ;
; -3.737 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 6.173      ; 2.742      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_CLOCK_50'                                                                                                                           ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.357 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.663      ;
; 1.357 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.663      ;
; 1.357 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.663      ;
; 1.357 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.663      ;
; 1.357 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.663      ;
; 1.357 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.663      ;
; 1.357 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.663      ;
; 1.670 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 1.975      ;
; 1.670 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 1.975      ;
; 1.670 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 1.975      ;
; 1.670 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 1.975      ;
; 1.670 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 1.975      ;
; 1.670 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 1.975      ;
; 1.670 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 1.975      ;
; 1.670 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 1.975      ;
; 1.679 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 1.987      ;
; 1.679 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 1.987      ;
; 1.679 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 1.987      ;
; 2.036 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.343      ;
; 2.036 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.343      ;
; 2.036 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.343      ;
; 2.036 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.343      ;
; 2.059 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.003     ; 2.362      ;
; 2.079 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.380      ;
; 2.079 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.380      ;
; 2.079 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.380      ;
; 2.079 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.380      ;
; 2.079 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.380      ;
; 2.079 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.380      ;
; 2.137 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.021     ; 2.422      ;
; 2.137 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.021     ; 2.422      ;
; 2.137 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.021     ; 2.422      ;
; 2.137 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.021     ; 2.422      ;
; 2.739 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.030     ; 2.015      ;
; 3.173 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.031     ; 2.448      ;
; 3.173 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.031     ; 2.448      ;
; 3.173 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.031     ; 2.448      ;
; 3.173 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.031     ; 2.448      ;
; 3.173 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.031     ; 2.448      ;
; 3.173 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.031     ; 2.448      ;
; 3.173 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.031     ; 2.448      ;
; 3.173 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.031     ; 2.448      ;
; 3.173 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.031     ; 2.448      ;
; 3.173 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.031     ; 2.448      ;
; 3.173 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.031     ; 2.448      ;
; 3.367 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.027     ; 2.646      ;
; 3.367 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.027     ; 2.646      ;
; 3.380 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.018     ; 2.668      ;
; 3.380 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.018     ; 2.668      ;
; 3.388 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.016     ; 2.678      ;
; 3.388 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.016     ; 2.678      ;
; 3.388 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.016     ; 2.678      ;
; 3.388 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.016     ; 2.678      ;
; 3.412 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.020     ; 2.698      ;
; 3.412 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.020     ; 2.698      ;
; 3.412 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.020     ; 2.698      ;
; 3.412 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.020     ; 2.698      ;
; 3.412 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.020     ; 2.698      ;
; 3.412 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.020     ; 2.698      ;
; 3.412 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.020     ; 2.698      ;
; 3.412 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.020     ; 2.698      ;
; 3.412 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.020     ; 2.698      ;
; 3.575 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.025     ; 2.856      ;
; 3.627 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.037     ; 2.896      ;
; 3.627 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -1.037     ; 2.896      ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_serSelect'                                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; i_serSelect ; Rise       ; i_serSelect                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w_cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteWritten        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteWritten        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|ea[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|ea[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|ea[10]                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|ea[10]                      ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_rxd1             ; i_CLOCK_50 ; 8.191  ; 8.191  ; Rise       ; i_CLOCK_50      ;
; i_serSelect        ; i_CLOCK_50 ; 3.371  ; 3.371  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 7.983  ; 7.983  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 6.450  ; 6.450  ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 4.516  ; 4.516  ; Rise       ; w_cpuClock      ;
; i_serSelect        ; w_cpuClock ; 11.067 ; 11.067 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 11.865 ; 11.865 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 11.601 ; 11.601 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 11.450 ; 11.450 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 11.502 ; 11.502 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 11.077 ; 11.077 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 11.865 ; 11.865 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 10.917 ; 10.917 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 11.449 ; 11.449 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 10.184 ; 10.184 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_rxd1             ; i_CLOCK_50 ; -5.860 ; -5.860 ; Rise       ; i_CLOCK_50      ;
; i_serSelect        ; i_CLOCK_50 ; -2.664 ; -2.664 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -4.935 ; -4.935 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -6.184 ; -6.184 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -4.250 ; -4.250 ; Rise       ; w_cpuClock      ;
; i_serSelect        ; w_cpuClock ; -3.771 ; -3.771 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -5.976 ; -5.976 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -7.216 ; -7.216 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -6.975 ; -6.975 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -7.278 ; -7.278 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -7.196 ; -7.196 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -7.189 ; -7.189 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -6.589 ; -6.589 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -6.941 ; -6.941 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -5.976 ; -5.976 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 8.659  ; 8.659  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 8.090  ; 8.090  ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 9.444  ; 9.444  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 8.284  ; 8.284  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 9.444  ; 9.444  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 8.478  ; 8.478  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 8.684  ; 8.684  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 8.469  ; 8.469  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 9.299  ; 9.299  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 8.855  ; 8.855  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 8.365  ; 8.365  ; Rise       ; i_CLOCK_50      ;
; o_J8IO8[*]            ; i_CLOCK_50 ; 8.818  ; 8.818  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[0]           ; i_CLOCK_50 ; 8.661  ; 8.661  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[1]           ; i_CLOCK_50 ; 8.818  ; 8.818  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[2]           ; i_CLOCK_50 ; 8.451  ; 8.451  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[3]           ; i_CLOCK_50 ; 8.441  ; 8.441  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[4]           ; i_CLOCK_50 ; 8.303  ; 8.303  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[5]           ; i_CLOCK_50 ; 8.154  ; 8.154  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 8.186  ; 8.186  ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 9.449  ; 9.449  ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 9.519  ; 9.519  ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 8.291  ; 8.291  ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 8.089  ; 8.089  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 10.934 ; 10.934 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 9.454  ; 9.454  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 9.243  ; 9.243  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 8.873  ; 8.873  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 8.916  ; 8.916  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 9.218  ; 9.218  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 9.235  ; 9.235  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 9.223  ; 9.223  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 9.212  ; 9.212  ; Rise       ; i_CLOCK_50      ;
; io_n_extSRamCS        ; w_cpuClock ; 7.177  ;        ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 15.728 ; 15.728 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 15.728 ; 15.728 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 15.608 ; 15.608 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 15.572 ; 15.572 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 15.598 ; 15.598 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 15.556 ; 15.556 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 15.385 ; 15.385 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 13.921 ; 13.921 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 13.909 ; 13.909 ; Fall       ; w_cpuClock      ;
; io_n_extSRamCS        ; w_cpuClock ; 17.202 ; 17.202 ; Fall       ; w_cpuClock      ;
; io_n_extSRamOE        ; w_cpuClock ; 16.980 ; 16.980 ; Fall       ; w_cpuClock      ;
; io_n_extSRamWE        ; w_cpuClock ; 17.521 ; 17.521 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 14.933 ; 14.933 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 14.933 ; 14.933 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 13.352 ; 13.352 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 13.578 ; 13.578 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 13.894 ; 13.894 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 14.420 ; 14.420 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 14.364 ; 14.364 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 14.611 ; 14.611 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 14.277 ; 14.277 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 14.472 ; 14.472 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 13.674 ; 13.674 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 13.258 ; 13.258 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 13.868 ; 13.868 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 12.839 ; 12.839 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 13.331 ; 13.331 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 13.875 ; 13.875 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 13.204 ; 13.204 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 8.659  ; 8.659  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 8.090  ; 8.090  ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 8.284  ; 8.284  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 8.284  ; 8.284  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 9.444  ; 9.444  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 8.478  ; 8.478  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 8.684  ; 8.684  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 8.469  ; 8.469  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 9.299  ; 9.299  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 8.855  ; 8.855  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 8.365  ; 8.365  ; Rise       ; i_CLOCK_50      ;
; o_J8IO8[*]            ; i_CLOCK_50 ; 8.154  ; 8.154  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[0]           ; i_CLOCK_50 ; 8.661  ; 8.661  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[1]           ; i_CLOCK_50 ; 8.818  ; 8.818  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[2]           ; i_CLOCK_50 ; 8.451  ; 8.451  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[3]           ; i_CLOCK_50 ; 8.441  ; 8.441  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[4]           ; i_CLOCK_50 ; 8.303  ; 8.303  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[5]           ; i_CLOCK_50 ; 8.154  ; 8.154  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 8.186  ; 8.186  ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 9.449  ; 9.449  ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 9.519  ; 9.519  ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 8.291  ; 8.291  ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 8.089  ; 8.089  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 10.934 ; 10.934 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 9.454  ; 9.454  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 9.243  ; 9.243  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 8.873  ; 8.873  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 8.916  ; 8.916  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 9.218  ; 9.218  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 9.235  ; 9.235  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 9.223  ; 9.223  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 9.212  ; 9.212  ; Rise       ; i_CLOCK_50      ;
; io_n_extSRamCS        ; w_cpuClock ; 7.177  ;        ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 9.976  ; 9.976  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 10.402 ; 10.402 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 12.303 ; 12.303 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 10.709 ; 10.709 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 10.795 ; 10.795 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 10.667 ; 10.667 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 11.322 ; 11.322 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 9.976  ; 9.976  ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 11.204 ; 11.204 ; Fall       ; w_cpuClock      ;
; io_n_extSRamCS        ; w_cpuClock ; 11.623 ; 7.177  ; Fall       ; w_cpuClock      ;
; io_n_extSRamOE        ; w_cpuClock ; 10.233 ; 10.233 ; Fall       ; w_cpuClock      ;
; io_n_extSRamWE        ; w_cpuClock ; 10.858 ; 10.858 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 8.202  ; 8.202  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 11.753 ; 11.753 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 8.604  ; 8.604  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 8.843  ; 8.843  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 10.855 ; 10.855 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 11.511 ; 11.511 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 10.791 ; 10.791 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 11.606 ; 11.606 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 11.481 ; 11.481 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 10.983 ; 10.983 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 9.389  ; 9.389  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 10.659 ; 10.659 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 11.231 ; 11.231 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 8.202  ; 8.202  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 8.784  ; 8.784  ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 11.045 ; 11.045 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 9.236  ; 9.236  ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Enable Times                                                            ;
+--------------------+------------+--------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 18.571 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 18.959 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 18.582 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 18.571 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 18.571 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 18.582 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 18.949 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 18.979 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 18.979 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                    ;
+--------------------+------------+--------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 10.574 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 10.962 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 10.585 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 10.574 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 10.574 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 10.585 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 10.952 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 10.982 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 10.982 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 18.571    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 18.959    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 18.582    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 18.571    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 18.571    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 18.582    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 18.949    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 18.979    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 18.979    ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 10.574    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 10.962    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 10.585    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 10.574    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 10.574    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 10.585    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 10.952    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 10.982    ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 10.982    ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; w_cpuClock  ; -5.329 ; -593.183      ;
; i_CLOCK_50  ; -5.015 ; -1993.600     ;
; i_serSelect ; -1.073 ; -17.944       ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_serSelect ; -1.662 ; -57.666       ;
; w_cpuClock  ; -0.568 ; -6.485        ;
; i_CLOCK_50  ; -0.527 ; -7.514        ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_CLOCK_50  ; -0.375 ; -9.483        ;
; i_serSelect ; 2.097  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_serSelect ; -1.229 ; -12.242       ;
; i_CLOCK_50  ; 0.591  ; 0.000         ;
+-------------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; i_CLOCK_50  ; -2.000 ; -1982.820       ;
; i_serSelect ; -1.222 ; -51.222         ;
; w_cpuClock  ; -0.500 ; -216.000        ;
+-------------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w_cpuClock'                                                                                                    ;
+--------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.329 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|ea[15] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 3.114      ;
; -5.294 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|ea[14] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 3.079      ;
; -5.269 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|pc[15] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 3.079      ;
; -5.259 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|ea[13] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 3.044      ;
; -5.234 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|pc[14] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 3.044      ;
; -5.224 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|ea[12] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 3.009      ;
; -5.199 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|pc[13] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 3.009      ;
; -5.189 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|ea[11] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.974      ;
; -5.176 ; bufferedUART:acia|dataOut[7]   ; cpu68:cpu1|pc[15] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.986      ;
; -5.168 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|ea[15] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.953      ;
; -5.164 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|pc[12] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.974      ;
; -5.158 ; bufferedUART:acia|dataOut[5]   ; cpu68:cpu1|ea[15] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.943      ;
; -5.154 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|ea[10] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.939      ;
; -5.152 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|pc[15] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.962      ;
; -5.141 ; bufferedUART:acia|dataOut[7]   ; cpu68:cpu1|pc[14] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.951      ;
; -5.133 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|ea[14] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.918      ;
; -5.129 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|pc[11] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.939      ;
; -5.124 ; bufferedUART:acia|dataOut[3]   ; cpu68:cpu1|ea[15] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.740     ; 2.916      ;
; -5.123 ; bufferedUART:acia|dataOut[5]   ; cpu68:cpu1|ea[14] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.908      ;
; -5.119 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|ea[9]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.904      ;
; -5.117 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|pc[14] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.927      ;
; -5.108 ; bufferedUART:acia|dataOut[6]   ; cpu68:cpu1|pc[15] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.918      ;
; -5.106 ; bufferedUART:acia|dataOut[7]   ; cpu68:cpu1|pc[13] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.916      ;
; -5.098 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|ea[13] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.883      ;
; -5.094 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|pc[10] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.904      ;
; -5.089 ; bufferedUART:acia|dataOut[3]   ; cpu68:cpu1|ea[14] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.740     ; 2.881      ;
; -5.088 ; bufferedUART:acia|dataOut[5]   ; cpu68:cpu1|ea[13] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.873      ;
; -5.084 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|ea[8]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.869      ;
; -5.082 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|pc[13] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.892      ;
; -5.073 ; bufferedUART:acia|dataOut[6]   ; cpu68:cpu1|pc[14] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.883      ;
; -5.071 ; bufferedUART:acia|dataOut[7]   ; cpu68:cpu1|pc[12] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.881      ;
; -5.063 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|ea[12] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.848      ;
; -5.059 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|pc[9]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.869      ;
; -5.059 ; bufferedUART:acia|dataOut[7]   ; cpu68:cpu1|ea[15] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.844      ;
; -5.054 ; bufferedUART:acia|dataOut[3]   ; cpu68:cpu1|ea[13] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.740     ; 2.846      ;
; -5.053 ; bufferedUART:acia|dataOut[5]   ; cpu68:cpu1|ea[12] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.838      ;
; -5.047 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|pc[12] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.857      ;
; -5.038 ; bufferedUART:acia|dataOut[2]   ; cpu68:cpu1|ea[15] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.823      ;
; -5.038 ; bufferedUART:acia|dataOut[6]   ; cpu68:cpu1|pc[13] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.848      ;
; -5.036 ; bufferedUART:acia|dataOut[7]   ; cpu68:cpu1|pc[11] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.846      ;
; -5.028 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|ea[11] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.813      ;
; -5.024 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|pc[8]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.834      ;
; -5.024 ; bufferedUART:acia|dataOut[7]   ; cpu68:cpu1|ea[14] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.809      ;
; -5.019 ; bufferedUART:acia|dataOut[3]   ; cpu68:cpu1|ea[12] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.740     ; 2.811      ;
; -5.018 ; bufferedUART:acia|dataOut[5]   ; cpu68:cpu1|ea[11] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.803      ;
; -5.012 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|pc[11] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.822      ;
; -5.003 ; bufferedUART:acia|dataOut[2]   ; cpu68:cpu1|ea[14] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.788      ;
; -5.003 ; bufferedUART:acia|dataOut[6]   ; cpu68:cpu1|pc[12] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.813      ;
; -5.001 ; bufferedUART:acia|dataOut[5]   ; cpu68:cpu1|pc[15] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.811      ;
; -5.001 ; bufferedUART:acia|dataOut[7]   ; cpu68:cpu1|pc[10] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.811      ;
; -5.000 ; bufferedUART:acia|dataOut[6]   ; cpu68:cpu1|ea[15] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.785      ;
; -4.993 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|ea[10] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.778      ;
; -4.990 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|ea[7]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.775      ;
; -4.989 ; bufferedUART:acia|dataOut[7]   ; cpu68:cpu1|ea[13] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.774      ;
; -4.986 ; bufferedUART:acia|dataOut[0]   ; cpu68:cpu1|ea[15] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.771      ;
; -4.984 ; bufferedUART:acia|dataOut[3]   ; cpu68:cpu1|ea[11] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.740     ; 2.776      ;
; -4.983 ; bufferedUART:acia|dataOut[5]   ; cpu68:cpu1|ea[10] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.768      ;
; -4.977 ; bufferedUART:acia|dataOut[0]   ; cpu68:cpu1|pc[15] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.787      ;
; -4.977 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|pc[10] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.787      ;
; -4.972 ; cpu68:cpu1|state.int_cc_state  ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 5.991      ;
; -4.968 ; bufferedUART:acia|dataOut[2]   ; cpu68:cpu1|ea[13] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.753      ;
; -4.968 ; bufferedUART:acia|dataOut[6]   ; cpu68:cpu1|pc[11] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.778      ;
; -4.966 ; bufferedUART:acia|dataOut[5]   ; cpu68:cpu1|pc[14] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.776      ;
; -4.966 ; bufferedUART:acia|dataOut[7]   ; cpu68:cpu1|pc[9]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.776      ;
; -4.965 ; bufferedUART:acia|dataOut[6]   ; cpu68:cpu1|ea[14] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.750      ;
; -4.958 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|ea[9]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.743      ;
; -4.955 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|ea[6]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.740      ;
; -4.954 ; bufferedUART:acia|dataOut[7]   ; cpu68:cpu1|ea[12] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.739      ;
; -4.951 ; bufferedUART:acia|dataOut[0]   ; cpu68:cpu1|ea[14] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.736      ;
; -4.949 ; bufferedUART:acia|dataOut[3]   ; cpu68:cpu1|ea[10] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.740     ; 2.741      ;
; -4.948 ; bufferedUART:acia|dataOut[3]   ; cpu68:cpu1|pc[15] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.715     ; 2.765      ;
; -4.948 ; bufferedUART:acia|dataOut[5]   ; cpu68:cpu1|ea[9]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.733      ;
; -4.942 ; bufferedUART:acia|dataOut[0]   ; cpu68:cpu1|pc[14] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.752      ;
; -4.942 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|pc[9]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.752      ;
; -4.937 ; cpu68:cpu1|state.int_cc_state  ; cpu68:cpu1|ea[14] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 5.956      ;
; -4.933 ; bufferedUART:acia|dataOut[2]   ; cpu68:cpu1|ea[12] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.718      ;
; -4.933 ; bufferedUART:acia|dataOut[6]   ; cpu68:cpu1|pc[10] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.743      ;
; -4.931 ; bufferedUART:acia|dataOut[5]   ; cpu68:cpu1|pc[13] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.741      ;
; -4.931 ; bufferedUART:acia|dataOut[7]   ; cpu68:cpu1|pc[8]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.741      ;
; -4.930 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|pc[7]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.740      ;
; -4.930 ; bufferedUART:acia|dataOut[6]   ; cpu68:cpu1|ea[13] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.715      ;
; -4.923 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|ea[8]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.708      ;
; -4.920 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|ea[5]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.705      ;
; -4.919 ; bufferedUART:acia|dataOut[7]   ; cpu68:cpu1|ea[11] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.704      ;
; -4.916 ; bufferedUART:acia|dataOut[0]   ; cpu68:cpu1|ea[13] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.701      ;
; -4.914 ; bufferedUART:acia|dataOut[3]   ; cpu68:cpu1|ea[9]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.740     ; 2.706      ;
; -4.913 ; bufferedUART:acia|dataOut[3]   ; cpu68:cpu1|pc[14] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.715     ; 2.730      ;
; -4.913 ; bufferedUART:acia|dataOut[5]   ; cpu68:cpu1|ea[8]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.698      ;
; -4.911 ; cpu68:cpu1|state.rti_ixl_state ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.018     ; 5.925      ;
; -4.907 ; bufferedUART:acia|dataOut[0]   ; cpu68:cpu1|pc[13] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.717      ;
; -4.907 ; bufferedUART:acia|dataOut[1]   ; cpu68:cpu1|pc[8]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.717      ;
; -4.904 ; cpu68:cpu1|state.bsr1_state    ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.037     ; 5.899      ;
; -4.902 ; cpu68:cpu1|state.int_cc_state  ; cpu68:cpu1|ea[13] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.013     ; 5.921      ;
; -4.898 ; bufferedUART:acia|dataOut[2]   ; cpu68:cpu1|ea[11] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.683      ;
; -4.898 ; bufferedUART:acia|dataOut[6]   ; cpu68:cpu1|pc[9]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.708      ;
; -4.896 ; bufferedUART:acia|dataOut[5]   ; cpu68:cpu1|pc[12] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.706      ;
; -4.895 ; cpu68:cpu1|state.int_cc_state  ; cpu68:cpu1|pc[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; 0.012      ; 5.939      ;
; -4.895 ; bufferedUART:acia|dataOut[4]   ; cpu68:cpu1|pc[6]  ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.722     ; 2.705      ;
; -4.895 ; bufferedUART:acia|dataOut[6]   ; cpu68:cpu1|ea[12] ; i_serSelect  ; w_cpuClock  ; 0.500        ; -2.747     ; 2.680      ;
; -4.893 ; cpu68:cpu1|state.int_pch_state ; cpu68:cpu1|ea[15] ; w_cpuClock   ; w_cpuClock  ; 1.000        ; -0.037     ; 5.888      ;
+--------+--------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                                 ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.015 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.061      ; 6.075      ;
; -5.009 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.061      ; 6.069      ;
; -5.006 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.073      ; 6.078      ;
; -5.004 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.044      ; 6.047      ;
; -5.003 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 6.071      ;
; -5.003 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.057      ; 6.059      ;
; -5.000 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.044      ; 6.043      ;
; -5.000 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 6.068      ;
; -4.999 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 6.063      ;
; -4.999 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.057      ; 6.055      ;
; -4.997 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 6.058      ;
; -4.991 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 6.052      ;
; -4.988 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.074      ; 6.061      ;
; -4.987 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 6.045      ;
; -4.986 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.073      ; 6.058      ;
; -4.986 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 6.030      ;
; -4.985 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.070      ; 6.054      ;
; -4.985 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 6.042      ;
; -4.983 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 6.047      ;
; -4.982 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 6.040      ;
; -4.982 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 6.026      ;
; -4.982 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.070      ; 6.051      ;
; -4.981 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.066      ; 6.046      ;
; -4.981 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 6.038      ;
; -4.976 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 6.020      ;
; -4.971 ; SBCTextDisplayRGB:vdu|charHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.061      ; 6.031      ;
; -4.969 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 6.027      ;
; -4.969 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.060      ; 6.028      ;
; -4.968 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 6.029      ;
; -4.968 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.074      ; 6.041      ;
; -4.965 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.066      ; 6.030      ;
; -4.964 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.060      ; 6.023      ;
; -4.963 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 6.021      ;
; -4.962 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 6.023      ;
; -4.961 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 6.019      ;
; -4.960 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.071      ; 6.030      ;
; -4.959 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.074      ; 6.032      ;
; -4.958 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.042      ; 5.999      ;
; -4.958 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.046      ; 6.003      ;
; -4.957 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 6.001      ;
; -4.957 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 6.023      ;
; -4.957 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.055      ; 6.011      ;
; -4.956 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.070      ; 6.025      ;
; -4.956 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 6.013      ;
; -4.955 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 6.013      ;
; -4.954 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.042      ; 5.995      ;
; -4.954 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 6.020      ;
; -4.953 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.997      ;
; -4.953 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.070      ; 6.022      ;
; -4.953 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 6.015      ;
; -4.953 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.055      ; 6.007      ;
; -4.953 ; SBCTextDisplayRGB:vdu|startAddr[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 6.014      ;
; -4.952 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.066      ; 6.017      ;
; -4.952 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 6.009      ;
; -4.952 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.071      ; 6.022      ;
; -4.950 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.042      ; 5.991      ;
; -4.949 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 6.015      ;
; -4.949 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.055      ; 6.003      ;
; -4.946 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.042      ; 5.987      ;
; -4.946 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 6.012      ;
; -4.945 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 6.007      ;
; -4.945 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.055      ; 5.999      ;
; -4.941 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.057      ; 5.997      ;
; -4.940 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.060      ; 5.999      ;
; -4.940 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.071      ; 6.010      ;
; -4.939 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.074      ; 6.012      ;
; -4.937 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 5.999      ;
; -4.936 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.066      ; 6.001      ;
; -4.936 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.057      ; 5.992      ;
; -4.935 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.060      ; 5.994      ;
; -4.935 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.993      ;
; -4.933 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.057      ; 5.989      ;
; -4.932 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.071      ; 6.002      ;
; -4.931 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.992      ;
; -4.930 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.043      ; 5.972      ;
; -4.929 ; SBCTextDisplayRGB:vdu|charHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.061      ; 5.989      ;
; -4.929 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.046      ; 5.974      ;
; -4.929 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.987      ;
; -4.929 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 5.991      ;
; -4.928 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.057      ; 5.984      ;
; -4.926 ; SBCTextDisplayRGB:vdu|charVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.984      ;
; -4.926 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.071      ; 5.996      ;
; -4.925 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.986      ;
; -4.925 ; SBCTextDisplayRGB:vdu|charVert[2]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.983      ;
; -4.924 ; SBCTextDisplayRGB:vdu|startAddr[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.985      ;
; -4.924 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.042      ; 5.965      ;
; -4.923 ; SBCTextDisplayRGB:vdu|charHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.061      ; 5.983      ;
; -4.923 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 5.989      ;
; -4.923 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.055      ; 5.977      ;
; -4.922 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.074      ; 5.995      ;
; -4.922 ; SBCTextDisplayRGB:vdu|charVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.043      ; 5.964      ;
; -4.920 ; SBCTextDisplayRGB:vdu|charHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.073      ; 5.992      ;
; -4.920 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.045      ; 5.964      ;
; -4.920 ; SBCTextDisplayRGB:vdu|charVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.059      ; 5.978      ;
; -4.920 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.042      ; 5.961      ;
; -4.920 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.067      ; 5.986      ;
; -4.919 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.070      ; 5.988      ;
; -4.919 ; SBCTextDisplayRGB:vdu|startAddr[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.976      ;
; -4.919 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.063      ; 5.981      ;
; -4.919 ; SBCTextDisplayRGB:vdu|charVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.055      ; 5.973      ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_serSelect'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.073 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[2]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 2.100      ;
; -1.055 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[7]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 2.082      ;
; -1.018 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[7]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 2.045      ;
; -1.010 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[0]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 2.037      ;
; -1.004 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[3]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.012     ; 2.024      ;
; -1.001 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[1]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 2.028      ;
; -0.996 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[6]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 2.023      ;
; -0.967 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[0]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.994      ;
; -0.961 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[2]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.988      ;
; -0.953 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[1]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.980      ;
; -0.940 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[5]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.967      ;
; -0.919 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[3]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.012     ; 1.939      ;
; -0.918 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[4]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.945      ;
; -0.891 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[6]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.918      ;
; -0.854 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[4]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.881      ;
; -0.845 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[5]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.872      ;
; -0.754 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.007     ; 1.779      ;
; -0.726 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.007     ; 1.751      ;
; -0.646 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[7]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.673      ;
; -0.634 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[1]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.666      ;
; -0.634 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[3]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.666      ;
; -0.634 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[4]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.666      ;
; -0.634 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[5]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.666      ;
; -0.634 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[0]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.666      ;
; -0.634 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[2]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.666      ;
; -0.625 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[1]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[3]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[4]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[5]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[0]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.657      ;
; -0.625 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[2]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.657      ;
; -0.593 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[1]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.620      ;
; -0.592 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.007     ; 1.617      ;
; -0.577 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[1]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.609      ;
; -0.577 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[3]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.609      ;
; -0.577 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[4]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.609      ;
; -0.577 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[5]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.609      ;
; -0.577 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[0]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.609      ;
; -0.577 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[2]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.609      ;
; -0.569 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[7]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.596      ;
; -0.553 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.007     ; 1.578      ;
; -0.536 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[3]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.012     ; 1.556      ;
; -0.531 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.007     ; 1.556      ;
; -0.527 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.007     ; 1.552      ;
; -0.526 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[1]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.558      ;
; -0.526 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[3]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.558      ;
; -0.526 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[4]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.558      ;
; -0.526 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[5]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.558      ;
; -0.526 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[0]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.558      ;
; -0.526 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[2]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.558      ;
; -0.516 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.012     ; 1.536      ;
; -0.505 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.007     ; 1.530      ;
; -0.482 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[1]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.514      ;
; -0.482 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[3]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.514      ;
; -0.482 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[4]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.514      ;
; -0.482 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[5]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.514      ;
; -0.482 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[0]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.514      ;
; -0.482 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[2]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.514      ;
; -0.482 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.007     ; 1.507      ;
; -0.479 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.007     ; 1.504      ;
; -0.478 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[1]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.510      ;
; -0.478 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[3]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.510      ;
; -0.478 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[4]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.510      ;
; -0.478 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[5]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.510      ;
; -0.478 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[0]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.510      ;
; -0.478 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[2]     ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.510      ;
; -0.465 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.012     ; 1.485      ;
; -0.464 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.007     ; 1.489      ;
; -0.448 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.007     ; 1.473      ;
; -0.435 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.007     ; 1.460      ;
; -0.432 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[3]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.012     ; 1.452      ;
; -0.425 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[1]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.452      ;
; -0.424 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.007     ; 1.449      ;
; -0.418 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[0]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.445      ;
; -0.418 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[0]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.445      ;
; -0.396 ; bufferedUART:acia|txByteWritten        ; bufferedUART:acia|dataOut[1]           ; i_serSelect  ; i_serSelect ; 0.500        ; 0.005      ; 0.933      ;
; -0.381 ; bufferedUART:acia|txByteWritten        ; bufferedUART:acia|dataOut[7]           ; i_serSelect  ; i_serSelect ; 0.500        ; 0.005      ; 0.918      ;
; -0.378 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[5]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.405      ;
; -0.363 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[2]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.390      ;
; -0.362 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[2]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.389      ;
; -0.362 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.007     ; 1.387      ;
; -0.357 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[5]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.384      ;
; -0.352 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[0]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.379      ;
; -0.351 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[7]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.378      ;
; -0.347 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.012     ; 1.367      ;
; -0.343 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[0]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.370      ;
; -0.342 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[7]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.369      ;
; -0.328 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_serSelect  ; i_serSelect ; 1.000        ; -0.012     ; 1.348      ;
; -0.272 ; bufferedUART:acia|controlReg[7]        ; bufferedUART:acia|dataOut[7]           ; i_serSelect  ; i_serSelect ; 0.500        ; 0.011      ; 0.815      ;
; -0.251 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[6]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.278      ;
; -0.242 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.274      ;
; -0.223 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_serSelect  ; i_serSelect ; 1.000        ; 0.000      ; 1.255      ;
; -0.180 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[4]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.207      ;
; -0.167 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[6]           ; i_serSelect  ; i_serSelect ; 1.000        ; -0.005     ; 1.194      ;
; -0.165 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; i_serSelect  ; i_serSelect ; 1.000        ; 0.006      ; 1.203      ;
; -0.164 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; i_serSelect  ; i_serSelect ; 1.000        ; 0.005      ; 1.201      ;
; -0.164 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; i_serSelect  ; i_serSelect ; 1.000        ; 0.005      ; 1.201      ;
; -0.164 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; i_serSelect  ; i_serSelect ; 1.000        ; 0.005      ; 1.201      ;
; -0.164 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; i_serSelect  ; i_serSelect ; 1.000        ; 0.005      ; 1.201      ;
; -0.164 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; i_serSelect  ; i_serSelect ; 1.000        ; 0.005      ; 1.201      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_serSelect'                                                                                                                               ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.662 ; SBCTextDisplayRGB:vdu|kbBuffer~33    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.122      ; 0.612      ;
; -1.659 ; SBCTextDisplayRGB:vdu|kbBuffer~34    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.122      ; 0.615      ;
; -1.543 ; SBCTextDisplayRGB:vdu|kbBuffer~35    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.122      ; 0.731      ;
; -1.512 ; SBCTextDisplayRGB:vdu|kbBuffer~26    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.122      ; 0.762      ;
; -1.510 ; SBCTextDisplayRGB:vdu|kbBuffer~31    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 0.761      ;
; -1.507 ; SBCTextDisplayRGB:vdu|kbBuffer~37    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 0.764      ;
; -1.485 ; SBCTextDisplayRGB:vdu|kbBuffer~46    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 0.786      ;
; -1.462 ; SBCTextDisplayRGB:vdu|kbBuffer~52    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 0.809      ;
; -1.459 ; SBCTextDisplayRGB:vdu|kbBuffer~29    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 0.812      ;
; -1.445 ; SBCTextDisplayRGB:vdu|kbBuffer~62    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.115      ; 0.822      ;
; -1.401 ; cpu68:cpu1|state.psha_state          ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClock   ; i_serSelect ; 0.000        ; 2.602      ; 1.353      ;
; -1.394 ; cpu68:cpu1|state.psha_state          ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClock   ; i_serSelect ; 0.000        ; 2.602      ; 1.360      ;
; -1.391 ; cpu68:cpu1|state.psha_state          ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClock   ; i_serSelect ; 0.000        ; 2.602      ; 1.363      ;
; -1.367 ; SBCTextDisplayRGB:vdu|kbBuffer~32    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 0.904      ;
; -1.364 ; SBCTextDisplayRGB:vdu|kbBuffer~61    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.115      ; 0.903      ;
; -1.363 ; SBCTextDisplayRGB:vdu|kbBuffer~30    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 0.908      ;
; -1.363 ; cpu68:cpu1|state.psha_state          ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; i_serSelect ; 0.000        ; 3.077      ; 1.866      ;
; -1.358 ; cpu68:cpu1|state.psha_state          ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; i_serSelect ; 0.000        ; 3.077      ; 1.871      ;
; -1.335 ; SBCTextDisplayRGB:vdu|kbBuffer~49    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 0.936      ;
; -1.331 ; cpu68:cpu1|state.psha_state          ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; i_serSelect ; 0.000        ; 3.077      ; 1.898      ;
; -1.328 ; cpu68:cpu1|state.psha_state          ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClock   ; i_serSelect ; 0.000        ; 2.602      ; 1.426      ;
; -1.326 ; SBCTextDisplayRGB:vdu|kbBuffer~65    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.115      ; 0.941      ;
; -1.314 ; bufferedUART:acia|rxBuffer~69        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.140      ; 0.978      ;
; -1.312 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.121      ; 0.961      ;
; -1.310 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.121      ; 0.963      ;
; -1.308 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.121      ; 0.965      ;
; -1.300 ; SBCTextDisplayRGB:vdu|kbBuffer~45    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 0.971      ;
; -1.292 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 0.979      ;
; -1.291 ; cpu68:cpu1|state.psha_state          ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; i_serSelect ; 0.000        ; 3.077      ; 1.938      ;
; -1.278 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.132      ; 1.006      ;
; -1.278 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.132      ; 1.006      ;
; -1.278 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.132      ; 1.006      ;
; -1.278 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.132      ; 1.006      ;
; -1.278 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.132      ; 1.006      ;
; -1.278 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.132      ; 1.006      ;
; -1.278 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.132      ; 1.006      ;
; -1.264 ; SBCTextDisplayRGB:vdu|kbBuffer~63    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.115      ; 1.003      ;
; -1.263 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.127      ; 1.016      ;
; -1.261 ; SBCTextDisplayRGB:vdu|kbBuffer~50    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 1.010      ;
; -1.258 ; SBCTextDisplayRGB:vdu|kbBuffer~64    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.115      ; 1.009      ;
; -1.256 ; SBCTextDisplayRGB:vdu|kbBuffer~12    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.115      ; 1.011      ;
; -1.256 ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.121      ; 1.017      ;
; -1.254 ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.121      ; 1.019      ;
; -1.252 ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.121      ; 1.021      ;
; -1.251 ; SBCTextDisplayRGB:vdu|kbBuffer~27    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 1.020      ;
; -1.251 ; SBCTextDisplayRGB:vdu|kbBuffer~13    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.115      ; 1.016      ;
; -1.251 ; SBCTextDisplayRGB:vdu|kbBuffer~42    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 1.020      ;
; -1.251 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.121      ; 1.022      ;
; -1.250 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.114      ; 1.016      ;
; -1.249 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.121      ; 1.024      ;
; -1.247 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.121      ; 1.026      ;
; -1.236 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.124      ; 1.040      ;
; -1.232 ; bufferedUART:acia|rxBuffer~136       ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.133      ; 1.053      ;
; -1.230 ; cpu68:cpu1|state.psha_state          ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; w_cpuClock   ; i_serSelect ; 0.000        ; 2.603      ; 1.525      ;
; -1.225 ; SBCTextDisplayRGB:vdu|kbBuffer~25    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 1.046      ;
; -1.225 ; SBCTextDisplayRGB:vdu|kbBuffer~43    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 1.046      ;
; -1.224 ; bufferedUART:acia|rxBuffer~62        ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.139      ; 1.067      ;
; -1.215 ; cpu68:cpu1|state.psha_state          ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; i_serSelect ; 0.000        ; 3.077      ; 2.014      ;
; -1.212 ; bufferedUART:acia|rxBuffer~121       ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.136      ; 1.076      ;
; -1.206 ; SBCTextDisplayRGB:vdu|kbBuffer~39    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 1.065      ;
; -1.205 ; bufferedUART:acia|rxBuffer~126       ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.143      ; 1.090      ;
; -1.195 ; bufferedUART:acia|rxBuffer~111       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.143      ; 1.100      ;
; -1.191 ; cpu68:cpu1|state.int_acca_state      ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClock   ; i_serSelect ; 0.000        ; 2.602      ; 1.563      ;
; -1.190 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.121      ; 1.083      ;
; -1.185 ; cpu68:cpu1|state.int_acca_state      ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClock   ; i_serSelect ; 0.000        ; 2.602      ; 1.569      ;
; -1.183 ; cpu68:cpu1|state.int_acca_state      ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClock   ; i_serSelect ; 0.000        ; 2.602      ; 1.571      ;
; -1.181 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.134      ; 1.105      ;
; -1.181 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.134      ; 1.105      ;
; -1.181 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.134      ; 1.105      ;
; -1.181 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.134      ; 1.105      ;
; -1.181 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.134      ; 1.105      ;
; -1.181 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.134      ; 1.105      ;
; -1.181 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.134      ; 1.105      ;
; -1.177 ; cpu68:cpu1|state.psha_state          ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClock   ; i_serSelect ; 0.000        ; 3.077      ; 2.052      ;
; -1.171 ; bufferedUART:acia|rxBuffer~104       ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.133      ; 1.114      ;
; -1.165 ; bufferedUART:acia|rxBuffer~138       ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.140      ; 1.127      ;
; -1.163 ; SBCTextDisplayRGB:vdu|kbBuffer~58    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.115      ; 1.104      ;
; -1.161 ; SBCTextDisplayRGB:vdu|kbBuffer~38    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 1.110      ;
; -1.161 ; bufferedUART:acia|rxBuffer~137       ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.140      ; 1.131      ;
; -1.152 ; bufferedUART:acia|rxBuffer~67        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.139      ; 1.139      ;
; -1.152 ; cpu68:cpu1|state.int_acca_state      ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; i_serSelect ; 0.000        ; 3.077      ; 2.077      ;
; -1.150 ; bufferedUART:acia|rxBuffer~103       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.140      ; 1.142      ;
; -1.149 ; cpu68:cpu1|state.int_acca_state      ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; i_serSelect ; 0.000        ; 3.077      ; 2.080      ;
; -1.135 ; SBCTextDisplayRGB:vdu|kbBuffer~21    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.115      ; 1.132      ;
; -1.134 ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.121      ; 1.139      ;
; -1.131 ; bufferedUART:acia|rxBuffer~51        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.143      ; 1.164      ;
; -1.130 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.127      ; 1.149      ;
; -1.129 ; SBCTextDisplayRGB:vdu|kbBuffer~23    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.115      ; 1.138      ;
; -1.129 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.121      ; 1.144      ;
; -1.129 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; i_serSelect ; -0.500       ; 2.129      ; 0.652      ;
; -1.127 ; SBCTextDisplayRGB:vdu|kbBuffer~47    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 1.144      ;
; -1.127 ; SBCTextDisplayRGB:vdu|kbBuffer~19    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.115      ; 1.140      ;
; -1.125 ; SBCTextDisplayRGB:vdu|kbBuffer~24    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.115      ; 1.142      ;
; -1.123 ; cpu68:cpu1|state.int_acca_state      ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; i_serSelect ; 0.000        ; 3.077      ; 2.106      ;
; -1.122 ; SBCTextDisplayRGB:vdu|kbBuffer~66    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.115      ; 1.145      ;
; -1.120 ; bufferedUART:acia|rxBuffer~81        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.140      ; 1.172      ;
; -1.117 ; cpu68:cpu1|state.int_acca_state      ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClock   ; i_serSelect ; 0.000        ; 2.602      ; 1.637      ;
; -1.116 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.134      ; 1.170      ;
; -1.116 ; SBCTextDisplayRGB:vdu|kbBuffer~36    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.119      ; 1.155      ;
; -1.115 ; bufferedUART:acia|rxBuffer~109       ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.143      ; 1.180      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w_cpuClock'                                                                                                                              ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.568 ; cpu68:cpu1|state.psha_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.769      ; 1.353      ;
; -0.561 ; cpu68:cpu1|state.psha_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.769      ; 1.360      ;
; -0.558 ; cpu68:cpu1|state.psha_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.769      ; 1.363      ;
; -0.495 ; cpu68:cpu1|state.psha_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.769      ; 1.426      ;
; -0.397 ; cpu68:cpu1|state.psha_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.770      ; 1.525      ;
; -0.358 ; cpu68:cpu1|state.int_acca_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.769      ; 1.563      ;
; -0.352 ; cpu68:cpu1|state.int_acca_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.769      ; 1.569      ;
; -0.351 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|accb[6]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.866      ; 0.667      ;
; -0.350 ; cpu68:cpu1|state.int_acca_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.769      ; 1.571      ;
; -0.299 ; cpu68:cpu1|state.psha_state        ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.013      ; 1.866      ;
; -0.294 ; cpu68:cpu1|state.psha_state        ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.013      ; 1.871      ;
; -0.284 ; cpu68:cpu1|state.int_acca_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.769      ; 1.637      ;
; -0.281 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|accb[1]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.866      ; 0.737      ;
; -0.267 ; cpu68:cpu1|state.psha_state        ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.013      ; 1.898      ;
; -0.227 ; cpu68:cpu1|state.psha_state        ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.013      ; 1.938      ;
; -0.195 ; cpu68:cpu1|state.psha_state        ; SBCTextDisplayRGB:vdu|controlReg[6]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.762      ; 1.719      ;
; -0.186 ; cpu68:cpu1|state.int_acca_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.770      ; 1.736      ;
; -0.182 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[6]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.625      ; 0.595      ;
; -0.179 ; cpu68:cpu1|state.rti_ixh_state     ; cpu68:cpu1|xreg[8]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.915      ; 0.888      ;
; -0.178 ; cpu68:cpu1|state.rti_ixh_state     ; cpu68:cpu1|xreg[15]                    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.915      ; 0.889      ;
; -0.177 ; cpu68:cpu1|state.rti_ixh_state     ; cpu68:cpu1|xreg[14]                    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.915      ; 0.890      ;
; -0.151 ; cpu68:cpu1|state.psha_state        ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.013      ; 2.014      ;
; -0.140 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[7]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.625      ; 0.637      ;
; -0.136 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[4]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.625      ; 0.641      ;
; -0.114 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[6]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.864      ; 0.902      ;
; -0.113 ; cpu68:cpu1|state.psha_state        ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.013      ; 2.052      ;
; -0.097 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[7]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.876      ; 0.931      ;
; -0.096 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[1]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.876      ; 0.932      ;
; -0.088 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|acca[2]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.831      ; 0.895      ;
; -0.088 ; cpu68:cpu1|state.int_acca_state    ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.013      ; 2.077      ;
; -0.085 ; cpu68:cpu1|pc[14]                  ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.401      ; 1.468      ;
; -0.085 ; cpu68:cpu1|state.int_acca_state    ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.013      ; 2.080      ;
; -0.074 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|accb[2]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.867      ; 0.945      ;
; -0.074 ; cpu68:cpu1|pc[4]                   ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.400      ; 1.478      ;
; -0.065 ; bufferedUART:acia|txByteSent       ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 1.065      ; 0.652      ;
; -0.062 ; cpu68:cpu1|state.pulx_hi_state     ; cpu68:cpu1|xreg[8]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.915      ; 1.005      ;
; -0.061 ; cpu68:cpu1|state.pulx_hi_state     ; cpu68:cpu1|xreg[15]                    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.915      ; 1.006      ;
; -0.060 ; cpu68:cpu1|state.pulx_hi_state     ; cpu68:cpu1|xreg[14]                    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.915      ; 1.007      ;
; -0.059 ; cpu68:cpu1|state.int_acca_state    ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.013      ; 2.106      ;
; -0.058 ; cpu68:cpu1|state.psha_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.769      ; 1.863      ;
; -0.054 ; cpu68:cpu1|state.psha_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.769      ; 1.867      ;
; -0.044 ; cpu68:cpu1|state.rti_cc_state      ; cpu68:cpu1|cc[6]                       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.833      ; 0.941      ;
; -0.033 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|acca[7]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.833      ; 0.952      ;
; -0.033 ; cpu68:cpu1|state.jsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.388      ; 1.507      ;
; -0.032 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|acca[1]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.833      ; 0.953      ;
; -0.028 ; cpu68:cpu1|state.psha_state        ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.762      ; 1.886      ;
; -0.021 ; cpu68:cpu1|state.jsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.389      ; 1.520      ;
; -0.018 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.654      ; 1.788      ;
; -0.018 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.654      ; 1.788      ;
; -0.018 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.654      ; 1.788      ;
; -0.018 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.654      ; 1.788      ;
; -0.018 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.654      ; 1.788      ;
; -0.018 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.654      ; 1.788      ;
; -0.018 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.654      ; 1.788      ;
; -0.016 ; cpu68:cpu1|state.int_acca_state    ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.013      ; 2.149      ;
; -0.014 ; cpu68:cpu1|state.bsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.388      ; 1.526      ;
; -0.002 ; cpu68:cpu1|state.bsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.389      ; 1.539      ;
; 0.000  ; cpu68:cpu1|state.rti_cc_state      ; cpu68:cpu1|cc[1]                       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.833      ; 0.985      ;
; 0.013  ; cpu68:cpu1|pc[14]                  ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.644      ; 1.809      ;
; 0.015  ; cpu68:cpu1|state.int_acca_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.769      ; 1.936      ;
; 0.016  ; cpu68:cpu1|state.int_acca_state    ; SBCTextDisplayRGB:vdu|controlReg[6]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.762      ; 1.930      ;
; 0.021  ; cpu68:cpu1|state.pula_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.450      ; 1.623      ;
; 0.024  ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|acca[3]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.829      ; 1.005      ;
; 0.024  ; cpu68:cpu1|state.execute_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.255      ; 1.431      ;
; 0.026  ; cpu68:cpu1|state.pula_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.450      ; 1.628      ;
; 0.028  ; cpu68:cpu1|state.pula_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.450      ; 1.630      ;
; 0.028  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[2]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.874      ; 1.054      ;
; 0.037  ; cpu68:cpu1|pc[8]                   ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.400      ; 1.589      ;
; 0.042  ; cpu68:cpu1|pc[15]                  ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.406      ; 1.600      ;
; 0.043  ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; w_cpuClock  ; -0.500       ; 0.819      ; 0.514      ;
; 0.046  ; cpu68:cpu1|pc[9]                   ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.400      ; 1.598      ;
; 0.049  ; cpu68:cpu1|state.psha_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.016      ; 2.217      ;
; 0.049  ; cpu68:cpu1|state.read16_state      ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.264      ; 1.465      ;
; 0.057  ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|acca[6]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.821      ; 1.030      ;
; 0.059  ; cpu68:cpu1|state.int_acca_state    ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.013      ; 2.224      ;
; 0.070  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[4]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.867      ; 1.089      ;
; 0.072  ; cpu68:cpu1|state.psha_state        ; bufferedUART:acia|controlReg[6]        ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.016      ; 2.240      ;
; 0.077  ; cpu68:cpu1|pc[12]                  ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.400      ; 1.629      ;
; 0.077  ; cpu68:cpu1|state.jsr1_state        ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.632      ; 1.861      ;
; 0.078  ; cpu68:cpu1|state.jsr1_state        ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.394      ; 1.624      ;
; 0.082  ; cpu68:cpu1|state.write16_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.264      ; 1.498      ;
; 0.087  ; cpu68:cpu1|state.execute_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.255      ; 1.494      ;
; 0.088  ; cpu68:cpu1|state.jsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.388      ; 1.628      ;
; 0.088  ; cpu68:cpu1|state.jsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.388      ; 1.628      ;
; 0.089  ; cpu68:cpu1|state.execute_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.255      ; 1.496      ;
; 0.090  ; cpu68:cpu1|state.execute_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.255      ; 1.497      ;
; 0.090  ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|acca[4]                     ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.824      ; 1.066      ;
; 0.093  ; cpu68:cpu1|state.execute_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.255      ; 1.500      ;
; 0.096  ; cpu68:cpu1|state.bsr1_state        ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.632      ; 1.880      ;
; 0.097  ; cpu68:cpu1|state.pula_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.450      ; 1.699      ;
; 0.097  ; cpu68:cpu1|state.int_acca_state    ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 2.013      ; 2.262      ;
; 0.097  ; cpu68:cpu1|state.bsr1_state        ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.394      ; 1.643      ;
; 0.104  ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[1]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.625      ; 0.881      ;
; 0.106  ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[0]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.625      ; 0.883      ;
; 0.107  ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[3]                  ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.625      ; 0.884      ;
; 0.107  ; cpu68:cpu1|state.bsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.388      ; 1.647      ;
; 0.107  ; cpu68:cpu1|state.bsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.388      ; 1.647      ;
; 0.112  ; cpu68:cpu1|state.read16_state      ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.264      ; 1.528      ;
; 0.113  ; cpu68:cpu1|state.pulx_hi_state     ; cpu68:cpu1|xreg[13]                    ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 0.923      ; 1.188      ;
; 0.114  ; cpu68:cpu1|state.read16_state      ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClock   ; w_cpuClock  ; 0.000        ; 1.264      ; 1.530      ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_CLOCK_50'                                                                                                                                        ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.527 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.433      ; 1.199      ;
; -0.527 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.433      ; 1.199      ;
; -0.527 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.433      ; 1.199      ;
; -0.527 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.433      ; 1.199      ;
; -0.527 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.433      ; 1.199      ;
; -0.451 ; w_cpuClock                                ; bufferedUART:acia|func_reset              ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.432      ; 1.274      ;
; -0.410 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.433      ; 1.316      ;
; -0.410 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.433      ; 1.316      ;
; -0.410 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.433      ; 1.316      ;
; -0.410 ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.433      ; 1.316      ;
; -0.276 ; w_cpuClock                                ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.412      ; 1.429      ;
; -0.256 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.463      ;
; -0.256 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.463      ;
; -0.256 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.463      ;
; -0.256 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.463      ;
; -0.256 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.463      ;
; -0.256 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.463      ;
; -0.256 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.463      ;
; -0.256 ; w_cpuClock                                ; OutLatch:latchIO1|Q_tmp[7]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.463      ;
; -0.178 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.416      ; 1.531      ;
; -0.160 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.431      ; 1.564      ;
; -0.126 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[7]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.593      ;
; -0.027 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.433      ; 1.199      ;
; -0.027 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.433      ; 1.199      ;
; -0.027 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.433      ; 1.199      ;
; -0.027 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.433      ; 1.199      ;
; -0.027 ; w_cpuClock                                ; OutLatch:latchLED|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.433      ; 1.199      ;
; 0.049  ; w_cpuClock                                ; bufferedUART:acia|func_reset              ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.432      ; 1.274      ;
; 0.090  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[2]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.433      ; 1.316      ;
; 0.090  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[1]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.433      ; 1.316      ;
; 0.090  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[4]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.433      ; 1.316      ;
; 0.090  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[5]                ; w_cpuClock   ; i_CLOCK_50  ; -0.500       ; 1.433      ; 1.316      ;
; 0.110  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[0]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.416      ; 1.819      ;
; 0.121  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[6]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.840      ;
; 0.121  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[3]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.840      ;
; 0.121  ; w_cpuClock                                ; OutLatch:latchIO0|Q_tmp[7]                ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; 1.426      ; 1.840      ;
; 0.215  ; SBCTextDisplayRGB:vdu|hActive             ; SBCTextDisplayRGB:vdu|hActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|vActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; w_serialCt[4]                             ; w_serialCt[4]                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxdFiltered             ; bufferedUART:acia|rxdFiltered             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[2]           ; bufferedUART:acia|rxBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[3]           ; bufferedUART:acia|rxBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Shift            ; SBCTextDisplayRGB:vdu|ps2Shift            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|n_kbWR              ; SBCTextDisplayRGB:vdu|n_kbWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Num              ; SBCTextDisplayRGB:vdu|ps2Num              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Caps             ; SBCTextDisplayRGB:vdu|ps2Caps             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Scroll           ; SBCTextDisplayRGB:vdu|ps2Scroll           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWRParity          ; SBCTextDisplayRGB:vdu|kbWRParity          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[0]           ; bufferedUART:acia|txBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[1]           ; bufferedUART:acia|txBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[2]           ; bufferedUART:acia|txBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[3]           ; bufferedUART:acia|txBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txByteSent              ; bufferedUART:acia|txByteSent              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param4[0]           ; SBCTextDisplayRGB:vdu|param4[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param3[0]           ; SBCTextDisplayRGB:vdu|param3[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param2[0]           ; SBCTextDisplayRGB:vdu|param2[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param1[0]           ; SBCTextDisplayRGB:vdu|param1[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_CLOCK_50'                                                                                                                           ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.375 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.242     ; 1.165      ;
; -0.375 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.242     ; 1.165      ;
; -0.369 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.225     ; 1.176      ;
; -0.369 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.225     ; 1.176      ;
; -0.369 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.225     ; 1.176      ;
; -0.369 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.225     ; 1.176      ;
; -0.369 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.225     ; 1.176      ;
; -0.369 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.225     ; 1.176      ;
; -0.369 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.225     ; 1.176      ;
; -0.369 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.225     ; 1.176      ;
; -0.369 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.225     ; 1.176      ;
; -0.350 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.224     ; 1.158      ;
; -0.350 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.224     ; 1.158      ;
; -0.350 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.224     ; 1.158      ;
; -0.350 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.224     ; 1.158      ;
; -0.343 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.227     ; 1.148      ;
; -0.343 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.227     ; 1.148      ;
; -0.332 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.227     ; 1.137      ;
; -0.322 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.234     ; 1.120      ;
; -0.322 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.234     ; 1.120      ;
; -0.208 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.232     ; 1.008      ;
; -0.208 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.232     ; 1.008      ;
; -0.208 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.232     ; 1.008      ;
; -0.208 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.232     ; 1.008      ;
; -0.208 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.232     ; 1.008      ;
; -0.208 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.232     ; 1.008      ;
; -0.208 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.232     ; 1.008      ;
; -0.208 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.232     ; 1.008      ;
; -0.208 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.232     ; 1.008      ;
; -0.208 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.232     ; 1.008      ;
; -0.208 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.232     ; 1.008      ;
; -0.062 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 1.000        ; -0.232     ; 0.862      ;
; 0.022  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.020     ; 0.990      ;
; 0.022  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.020     ; 0.990      ;
; 0.022  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.020     ; 0.990      ;
; 0.022  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.020     ; 0.990      ;
; 0.065  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.004     ; 0.963      ;
; 0.065  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.004     ; 0.963      ;
; 0.065  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.004     ; 0.963      ;
; 0.065  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.004     ; 0.963      ;
; 0.065  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.004     ; 0.963      ;
; 0.065  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.004     ; 0.963      ;
; 0.078  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 0.952      ;
; 0.090  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 0.943      ;
; 0.090  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 0.943      ;
; 0.090  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 0.943      ;
; 0.090  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 0.943      ;
; 0.193  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.839      ;
; 0.193  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.839      ;
; 0.193  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.839      ;
; 0.198  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.833      ;
; 0.198  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.833      ;
; 0.198  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.833      ;
; 0.198  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.833      ;
; 0.198  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.833      ;
; 0.198  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.833      ;
; 0.198  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.833      ;
; 0.198  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 0.833      ;
; 0.289  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.743      ;
; 0.289  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.743      ;
; 0.289  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.743      ;
; 0.289  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.743      ;
; 0.289  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.743      ;
; 0.289  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.743      ;
; 0.289  ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 0.743      ;
+--------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_serSelect'                                                                                                                      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.097 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 2.139      ; 1.074      ;
; 2.097 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 2.139      ; 1.074      ;
; 2.097 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 2.139      ; 1.074      ;
; 2.097 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 2.139      ; 1.074      ;
; 2.109 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 2.139      ; 1.062      ;
; 2.109 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 2.139      ; 1.062      ;
; 2.109 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 2.139      ; 1.062      ;
; 2.109 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 2.139      ; 1.062      ;
; 2.109 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 2.139      ; 1.062      ;
; 2.109 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_serSelect ; 1.000        ; 2.139      ; 1.062      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_serSelect'                                                                                                                        ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.229 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.139      ; 1.062      ;
; -1.229 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.139      ; 1.062      ;
; -1.229 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.139      ; 1.062      ;
; -1.229 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.139      ; 1.062      ;
; -1.229 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.139      ; 1.062      ;
; -1.229 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.139      ; 1.062      ;
; -1.217 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.139      ; 1.074      ;
; -1.217 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.139      ; 1.074      ;
; -1.217 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.139      ; 1.074      ;
; -1.217 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_serSelect ; 0.000        ; 2.139      ; 1.074      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_CLOCK_50'                                                                                                                           ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.591 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.743      ;
; 0.682 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.833      ;
; 0.682 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.833      ;
; 0.682 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.833      ;
; 0.682 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.833      ;
; 0.682 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.833      ;
; 0.682 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.833      ;
; 0.682 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.833      ;
; 0.682 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 0.833      ;
; 0.687 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.839      ;
; 0.687 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.839      ;
; 0.687 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.839      ;
; 0.790 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 0.943      ;
; 0.790 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 0.943      ;
; 0.790 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 0.943      ;
; 0.790 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 0.943      ;
; 0.802 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 0.952      ;
; 0.815 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.004     ; 0.963      ;
; 0.815 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.004     ; 0.963      ;
; 0.815 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.004     ; 0.963      ;
; 0.815 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.004     ; 0.963      ;
; 0.815 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.004     ; 0.963      ;
; 0.815 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.004     ; 0.963      ;
; 0.858 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.020     ; 0.990      ;
; 0.858 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.020     ; 0.990      ;
; 0.858 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.020     ; 0.990      ;
; 0.858 ; bufferedUART:acia|func_reset        ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.020     ; 0.990      ;
; 0.942 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.232     ; 0.862      ;
; 1.088 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.232     ; 1.008      ;
; 1.088 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.232     ; 1.008      ;
; 1.088 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.232     ; 1.008      ;
; 1.088 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.232     ; 1.008      ;
; 1.088 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.232     ; 1.008      ;
; 1.088 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.232     ; 1.008      ;
; 1.088 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.232     ; 1.008      ;
; 1.088 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.232     ; 1.008      ;
; 1.088 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.232     ; 1.008      ;
; 1.088 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO1|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.232     ; 1.008      ;
; 1.088 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[7]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.232     ; 1.008      ;
; 1.202 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.234     ; 1.120      ;
; 1.202 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.234     ; 1.120      ;
; 1.212 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[3]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.227     ; 1.137      ;
; 1.223 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.227     ; 1.148      ;
; 1.223 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.227     ; 1.148      ;
; 1.230 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.224     ; 1.158      ;
; 1.230 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.224     ; 1.158      ;
; 1.230 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.224     ; 1.158      ;
; 1.230 ; debounce:DebounceResetSwitch|result ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.224     ; 1.158      ;
; 1.249 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[6]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.225     ; 1.176      ;
; 1.249 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.225     ; 1.176      ;
; 1.249 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[2]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.225     ; 1.176      ;
; 1.249 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.225     ; 1.176      ;
; 1.249 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[1]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.225     ; 1.176      ;
; 1.249 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.225     ; 1.176      ;
; 1.249 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[4]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.225     ; 1.176      ;
; 1.249 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.225     ; 1.176      ;
; 1.249 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[5]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.225     ; 1.176      ;
; 1.255 ; debounce:DebounceResetSwitch|result ; OutLatch:latchLED|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.242     ; 1.165      ;
; 1.255 ; debounce:DebounceResetSwitch|result ; OutLatch:latchIO0|Q_tmp[0]             ; w_cpuClock   ; i_CLOCK_50  ; 0.000        ; -0.242     ; 1.165      ;
+-------+-------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_serSelect'                                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; i_serSelect ; Rise       ; i_serSelect                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_serSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_serSelect ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w_cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteWritten        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; bufferedUART:acia|txByteWritten        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|ea[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|ea[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClock ; Fall       ; cpu68:cpu1|ea[10]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClock ; Fall       ; cpu68:cpu1|ea[10]                      ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; i_rxd1             ; i_CLOCK_50 ; 3.484 ; 3.484 ; Rise       ; i_CLOCK_50      ;
; i_serSelect        ; i_CLOCK_50 ; 0.733 ; 0.733 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 3.123 ; 3.123 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 2.755 ; 2.755 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 2.275 ; 2.275 ; Rise       ; w_cpuClock      ;
; i_serSelect        ; w_cpuClock ; 3.671 ; 3.671 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 4.885 ; 4.885 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 4.797 ; 4.797 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 4.820 ; 4.820 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 4.798 ; 4.798 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 4.639 ; 4.639 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 4.885 ; 4.885 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 4.571 ; 4.571 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 4.719 ; 4.719 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 4.285 ; 4.285 ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_rxd1             ; i_CLOCK_50 ; -2.634 ; -2.634 ; Rise       ; i_CLOCK_50      ;
; i_serSelect        ; i_CLOCK_50 ; -0.557 ; -0.557 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -2.220 ; -2.220 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -2.635 ; -2.635 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -2.155 ; -2.155 ; Rise       ; w_cpuClock      ;
; i_serSelect        ; w_cpuClock ; -0.920 ; -0.920 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -2.572 ; -2.572 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -2.955 ; -2.955 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -2.946 ; -2.946 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -3.023 ; -3.023 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -3.033 ; -3.033 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -3.009 ; -3.009 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -2.802 ; -2.802 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -2.872 ; -2.872 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -2.572 ; -2.572 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 3.807 ; 3.807 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.670 ; 3.670 ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 4.196 ; 4.196 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 3.686 ; 3.686 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 4.196 ; 4.196 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 3.867 ; 3.867 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 3.925 ; 3.925 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 3.861 ; 3.861 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 4.108 ; 4.108 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 3.976 ; 3.976 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 3.841 ; 3.841 ; Rise       ; i_CLOCK_50      ;
; o_J8IO8[*]            ; i_CLOCK_50 ; 3.957 ; 3.957 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[0]           ; i_CLOCK_50 ; 3.945 ; 3.945 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[1]           ; i_CLOCK_50 ; 3.957 ; 3.957 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[2]           ; i_CLOCK_50 ; 3.843 ; 3.843 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[3]           ; i_CLOCK_50 ; 3.839 ; 3.839 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[4]           ; i_CLOCK_50 ; 3.862 ; 3.862 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[5]           ; i_CLOCK_50 ; 3.767 ; 3.767 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.811 ; 3.811 ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 4.211 ; 4.211 ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 4.119 ; 4.119 ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 3.700 ; 3.700 ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 3.720 ; 3.720 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 4.619 ; 4.619 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 4.176 ; 4.176 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 4.164 ; 4.164 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.986 ; 3.986 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 4.012 ; 4.012 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 4.081 ; 4.081 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 4.086 ; 4.086 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 4.095 ; 4.095 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 4.083 ; 4.083 ; Rise       ; i_CLOCK_50      ;
; io_n_extSRamCS        ; w_cpuClock ; 2.845 ;       ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 5.928 ; 5.928 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 5.648 ; 5.648 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 5.661 ; 5.661 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 5.928 ; 5.928 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 5.718 ; 5.718 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 5.730 ; 5.730 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 5.732 ; 5.732 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 5.294 ; 5.294 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 5.078 ; 5.078 ; Fall       ; w_cpuClock      ;
; io_n_extSRamCS        ; w_cpuClock ; 6.304 ; 6.304 ; Fall       ; w_cpuClock      ;
; io_n_extSRamOE        ; w_cpuClock ; 6.167 ; 6.167 ; Fall       ; w_cpuClock      ;
; io_n_extSRamWE        ; w_cpuClock ; 6.321 ; 6.321 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 5.515 ; 5.515 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 5.515 ; 5.515 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 4.977 ; 4.977 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 5.105 ; 5.105 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 5.273 ; 5.273 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 5.414 ; 5.414 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 5.318 ; 5.318 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 5.369 ; 5.369 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 5.340 ; 5.340 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 5.461 ; 5.461 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 5.087 ; 5.087 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 4.987 ; 4.987 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 5.150 ; 5.150 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 4.730 ; 4.730 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 4.847 ; 4.847 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 5.125 ; 5.125 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 4.864 ; 4.864 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 3.807 ; 3.807 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.670 ; 3.670 ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 3.686 ; 3.686 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 3.686 ; 3.686 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 4.196 ; 4.196 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 3.867 ; 3.867 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 3.925 ; 3.925 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 3.861 ; 3.861 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 4.108 ; 4.108 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 3.976 ; 3.976 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 3.841 ; 3.841 ; Rise       ; i_CLOCK_50      ;
; o_J8IO8[*]            ; i_CLOCK_50 ; 3.767 ; 3.767 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[0]           ; i_CLOCK_50 ; 3.945 ; 3.945 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[1]           ; i_CLOCK_50 ; 3.957 ; 3.957 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[2]           ; i_CLOCK_50 ; 3.843 ; 3.843 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[3]           ; i_CLOCK_50 ; 3.839 ; 3.839 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[4]           ; i_CLOCK_50 ; 3.862 ; 3.862 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[5]           ; i_CLOCK_50 ; 3.767 ; 3.767 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.811 ; 3.811 ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 4.211 ; 4.211 ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 4.119 ; 4.119 ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 3.700 ; 3.700 ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 3.720 ; 3.720 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 4.619 ; 4.619 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 4.176 ; 4.176 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 4.164 ; 4.164 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.986 ; 3.986 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 4.012 ; 4.012 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 4.081 ; 4.081 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 4.086 ; 4.086 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 4.095 ; 4.095 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 4.083 ; 4.083 ; Rise       ; i_CLOCK_50      ;
; io_n_extSRamCS        ; w_cpuClock ; 2.845 ;       ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 3.852 ; 3.852 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 4.015 ; 4.015 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 4.590 ; 4.590 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 4.091 ; 4.091 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 4.109 ; 4.109 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 4.106 ; 4.106 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 4.303 ; 4.303 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 3.852 ; 3.852 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 4.210 ; 4.210 ; Fall       ; w_cpuClock      ;
; io_n_extSRamCS        ; w_cpuClock ; 4.467 ; 2.845 ; Fall       ; w_cpuClock      ;
; io_n_extSRamOE        ; w_cpuClock ; 3.991 ; 3.991 ; Fall       ; w_cpuClock      ;
; io_n_extSRamWE        ; w_cpuClock ; 4.148 ; 4.148 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 3.256 ; 3.256 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 4.598 ; 4.598 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 3.467 ; 3.467 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 3.570 ; 3.570 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 4.183 ; 4.183 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 4.390 ; 4.390 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 4.136 ; 4.136 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 4.405 ; 4.405 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 4.421 ; 4.421 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 4.355 ; 4.355 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 3.736 ; 3.736 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 4.121 ; 4.121 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 4.265 ; 4.265 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 3.256 ; 3.256 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 3.412 ; 3.412 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 4.193 ; 4.193 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 3.579 ; 3.579 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 6.742 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 6.865 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 6.746 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 6.742 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 6.742 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 6.746 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 6.855 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 6.876 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 6.876 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+--------------------+------------+-------+------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 4.069 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 4.192 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 4.073 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 4.069 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 4.069 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 4.073 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 4.182 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 4.203 ;      ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 4.203 ;      ; Fall       ; w_cpuClock      ;
+--------------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Output Disable Times                                                                   ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 6.742     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 6.865     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 6.746     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 6.742     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 6.742     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 6.746     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 6.855     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 6.876     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 6.876     ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                           ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; Data Port          ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------------+------------+-----------+-----------+------------+-----------------+
; io_extSRamData[*]  ; w_cpuClock ; 4.069     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 4.192     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 4.073     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 4.069     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 4.069     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 4.073     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 4.182     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 4.203     ;           ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 4.203     ;           ; Fall       ; w_cpuClock      ;
+--------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+------------------+------------+----------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack ; -18.202    ; -4.786   ; -2.893   ; -4.024  ; -2.567              ;
;  i_CLOCK_50      ; -18.202    ; -0.527   ; -2.893   ; 0.591   ; -2.567              ;
;  i_serSelect     ; -5.747     ; -4.786   ; 2.097    ; -4.024  ; -1.777              ;
;  w_cpuClock      ; -17.641    ; -1.776   ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS  ; -10216.152 ; -148.173 ; -117.636 ; -39.092 ; -3186.298           ;
;  i_CLOCK_50      ; -7865.427  ; -7.514   ; -117.636 ; 0.000   ; -2789.777           ;
;  i_serSelect     ; -159.470   ; -139.845 ; 0.000    ; -39.092 ; -75.977             ;
;  w_cpuClock      ; -2191.255  ; -8.328   ; N/A      ; N/A     ; -320.544            ;
+------------------+------------+----------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_rxd1             ; i_CLOCK_50 ; 8.191  ; 8.191  ; Rise       ; i_CLOCK_50      ;
; i_serSelect        ; i_CLOCK_50 ; 3.371  ; 3.371  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; 7.983  ; 7.983  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; 6.450  ; 6.450  ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; 4.516  ; 4.516  ; Rise       ; w_cpuClock      ;
; i_serSelect        ; w_cpuClock ; 11.067 ; 11.067 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; 11.865 ; 11.865 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; 11.601 ; 11.601 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; 11.450 ; 11.450 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; 11.502 ; 11.502 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; 11.077 ; 11.077 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; 11.865 ; 11.865 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; 10.917 ; 10.917 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; 11.449 ; 11.449 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; 10.184 ; 10.184 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; i_rxd1             ; i_CLOCK_50 ; -2.634 ; -2.634 ; Rise       ; i_CLOCK_50      ;
; i_serSelect        ; i_CLOCK_50 ; -0.557 ; -0.557 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk          ; i_CLOCK_50 ; -2.220 ; -2.220 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data         ; i_CLOCK_50 ; -2.635 ; -2.635 ; Rise       ; i_CLOCK_50      ;
; i_n_reset          ; w_cpuClock ; -2.155 ; -2.155 ; Rise       ; w_cpuClock      ;
; i_serSelect        ; w_cpuClock ; -0.920 ; -0.920 ; Fall       ; w_cpuClock      ;
; io_extSRamData[*]  ; w_cpuClock ; -2.572 ; -2.572 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0] ; w_cpuClock ; -2.955 ; -2.955 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1] ; w_cpuClock ; -2.946 ; -2.946 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2] ; w_cpuClock ; -3.023 ; -3.023 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3] ; w_cpuClock ; -3.033 ; -3.033 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4] ; w_cpuClock ; -3.009 ; -3.009 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5] ; w_cpuClock ; -2.802 ; -2.802 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6] ; w_cpuClock ; -2.872 ; -2.872 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7] ; w_cpuClock ; -2.572 ; -2.572 ; Fall       ; w_cpuClock      ;
+--------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 8.659  ; 8.659  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 8.090  ; 8.090  ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 9.444  ; 9.444  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 8.284  ; 8.284  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 9.444  ; 9.444  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 8.478  ; 8.478  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 8.684  ; 8.684  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 8.469  ; 8.469  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 9.299  ; 9.299  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 8.855  ; 8.855  ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 8.365  ; 8.365  ; Rise       ; i_CLOCK_50      ;
; o_J8IO8[*]            ; i_CLOCK_50 ; 8.818  ; 8.818  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[0]           ; i_CLOCK_50 ; 8.661  ; 8.661  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[1]           ; i_CLOCK_50 ; 8.818  ; 8.818  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[2]           ; i_CLOCK_50 ; 8.451  ; 8.451  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[3]           ; i_CLOCK_50 ; 8.441  ; 8.441  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[4]           ; i_CLOCK_50 ; 8.303  ; 8.303  ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[5]           ; i_CLOCK_50 ; 8.154  ; 8.154  ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 8.186  ; 8.186  ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 9.449  ; 9.449  ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 9.519  ; 9.519  ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 8.291  ; 8.291  ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 8.089  ; 8.089  ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 10.934 ; 10.934 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 9.454  ; 9.454  ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 9.243  ; 9.243  ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 8.873  ; 8.873  ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 8.916  ; 8.916  ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 9.218  ; 9.218  ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 9.235  ; 9.235  ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 9.223  ; 9.223  ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 9.212  ; 9.212  ; Rise       ; i_CLOCK_50      ;
; io_n_extSRamCS        ; w_cpuClock ; 7.177  ;        ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 15.728 ; 15.728 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 15.728 ; 15.728 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 15.608 ; 15.608 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 15.572 ; 15.572 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 15.598 ; 15.598 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 15.556 ; 15.556 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 15.385 ; 15.385 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 13.921 ; 13.921 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 13.909 ; 13.909 ; Fall       ; w_cpuClock      ;
; io_n_extSRamCS        ; w_cpuClock ; 17.202 ; 17.202 ; Fall       ; w_cpuClock      ;
; io_n_extSRamOE        ; w_cpuClock ; 16.980 ; 16.980 ; Fall       ; w_cpuClock      ;
; io_n_extSRamWE        ; w_cpuClock ; 17.521 ; 17.521 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 14.933 ; 14.933 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 14.933 ; 14.933 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 13.352 ; 13.352 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 13.578 ; 13.578 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 13.894 ; 13.894 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 14.420 ; 14.420 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 14.364 ; 14.364 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 14.611 ; 14.611 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 14.277 ; 14.277 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 14.472 ; 14.472 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 13.674 ; 13.674 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 13.258 ; 13.258 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 13.868 ; 13.868 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 12.839 ; 12.839 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 13.331 ; 13.331 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 13.875 ; 13.875 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 13.204 ; 13.204 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; io_ps2Clk             ; i_CLOCK_50 ; 3.807 ; 3.807 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data            ; i_CLOCK_50 ; 3.670 ; 3.670 ; Rise       ; i_CLOCK_50      ;
; o_J6IO8[*]            ; i_CLOCK_50 ; 3.686 ; 3.686 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[0]           ; i_CLOCK_50 ; 3.686 ; 3.686 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[1]           ; i_CLOCK_50 ; 4.196 ; 4.196 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[2]           ; i_CLOCK_50 ; 3.867 ; 3.867 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[3]           ; i_CLOCK_50 ; 3.925 ; 3.925 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[4]           ; i_CLOCK_50 ; 3.861 ; 3.861 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[5]           ; i_CLOCK_50 ; 4.108 ; 4.108 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[6]           ; i_CLOCK_50 ; 3.976 ; 3.976 ; Rise       ; i_CLOCK_50      ;
;  o_J6IO8[7]           ; i_CLOCK_50 ; 3.841 ; 3.841 ; Rise       ; i_CLOCK_50      ;
; o_J8IO8[*]            ; i_CLOCK_50 ; 3.767 ; 3.767 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[0]           ; i_CLOCK_50 ; 3.945 ; 3.945 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[1]           ; i_CLOCK_50 ; 3.957 ; 3.957 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[2]           ; i_CLOCK_50 ; 3.843 ; 3.843 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[3]           ; i_CLOCK_50 ; 3.839 ; 3.839 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[4]           ; i_CLOCK_50 ; 3.862 ; 3.862 ; Rise       ; i_CLOCK_50      ;
;  o_J8IO8[5]           ; i_CLOCK_50 ; 3.767 ; 3.767 ; Rise       ; i_CLOCK_50      ;
; o_hSync               ; i_CLOCK_50 ; 3.811 ; 3.811 ; Rise       ; i_CLOCK_50      ;
; o_ledD2               ; i_CLOCK_50 ; 4.211 ; 4.211 ; Rise       ; i_CLOCK_50      ;
; o_ledD4               ; i_CLOCK_50 ; 4.119 ; 4.119 ; Rise       ; i_CLOCK_50      ;
; o_ledD5               ; i_CLOCK_50 ; 3.700 ; 3.700 ; Rise       ; i_CLOCK_50      ;
; o_ledDS1              ; i_CLOCK_50 ; 3.720 ; 3.720 ; Rise       ; i_CLOCK_50      ;
; o_rts1                ; i_CLOCK_50 ; 4.619 ; 4.619 ; Rise       ; i_CLOCK_50      ;
; o_txd1                ; i_CLOCK_50 ; 4.176 ; 4.176 ; Rise       ; i_CLOCK_50      ;
; o_vSync               ; i_CLOCK_50 ; 4.164 ; 4.164 ; Rise       ; i_CLOCK_50      ;
; o_videoB0             ; i_CLOCK_50 ; 3.986 ; 3.986 ; Rise       ; i_CLOCK_50      ;
; o_videoB1             ; i_CLOCK_50 ; 4.012 ; 4.012 ; Rise       ; i_CLOCK_50      ;
; o_videoG0             ; i_CLOCK_50 ; 4.081 ; 4.081 ; Rise       ; i_CLOCK_50      ;
; o_videoG1             ; i_CLOCK_50 ; 4.086 ; 4.086 ; Rise       ; i_CLOCK_50      ;
; o_videoR0             ; i_CLOCK_50 ; 4.095 ; 4.095 ; Rise       ; i_CLOCK_50      ;
; o_videoR1             ; i_CLOCK_50 ; 4.083 ; 4.083 ; Rise       ; i_CLOCK_50      ;
; io_n_extSRamCS        ; w_cpuClock ; 2.845 ;       ; Rise       ; w_cpuClock      ;
; io_extSRamData[*]     ; w_cpuClock ; 3.852 ; 3.852 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[0]    ; w_cpuClock ; 4.015 ; 4.015 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[1]    ; w_cpuClock ; 4.590 ; 4.590 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[2]    ; w_cpuClock ; 4.091 ; 4.091 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[3]    ; w_cpuClock ; 4.109 ; 4.109 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[4]    ; w_cpuClock ; 4.106 ; 4.106 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[5]    ; w_cpuClock ; 4.303 ; 4.303 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[6]    ; w_cpuClock ; 3.852 ; 3.852 ; Fall       ; w_cpuClock      ;
;  io_extSRamData[7]    ; w_cpuClock ; 4.210 ; 4.210 ; Fall       ; w_cpuClock      ;
; io_n_extSRamCS        ; w_cpuClock ; 4.467 ; 2.845 ; Fall       ; w_cpuClock      ;
; io_n_extSRamOE        ; w_cpuClock ; 3.991 ; 3.991 ; Fall       ; w_cpuClock      ;
; io_n_extSRamWE        ; w_cpuClock ; 4.148 ; 4.148 ; Fall       ; w_cpuClock      ;
; o_extSRamAddress[*]   ; w_cpuClock ; 3.256 ; 3.256 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[0]  ; w_cpuClock ; 4.598 ; 4.598 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[1]  ; w_cpuClock ; 3.467 ; 3.467 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[2]  ; w_cpuClock ; 3.570 ; 3.570 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[3]  ; w_cpuClock ; 4.183 ; 4.183 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[4]  ; w_cpuClock ; 4.390 ; 4.390 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[5]  ; w_cpuClock ; 4.136 ; 4.136 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[6]  ; w_cpuClock ; 4.405 ; 4.405 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[7]  ; w_cpuClock ; 4.421 ; 4.421 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[8]  ; w_cpuClock ; 4.355 ; 4.355 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[9]  ; w_cpuClock ; 3.736 ; 3.736 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[10] ; w_cpuClock ; 4.121 ; 4.121 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[11] ; w_cpuClock ; 4.265 ; 4.265 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[12] ; w_cpuClock ; 3.256 ; 3.256 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[13] ; w_cpuClock ; 3.412 ; 3.412 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[14] ; w_cpuClock ; 4.193 ; 4.193 ; Fall       ; w_cpuClock      ;
;  o_extSRamAddress[15] ; w_cpuClock ; 3.579 ; 3.579 ; Fall       ; w_cpuClock      ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50  ; i_CLOCK_50  ; 41141692 ; 0        ; 0        ; 0        ;
; i_serSelect ; i_CLOCK_50  ; 58       ; 13145    ; 0        ; 0        ;
; w_cpuClock  ; i_CLOCK_50  ; 129      ; 36615    ; 0        ; 0        ;
; i_CLOCK_50  ; i_serSelect ; 273      ; 0        ; 10       ; 0        ;
; i_serSelect ; i_serSelect ; 315      ; 10       ; 0        ; 8        ;
; w_cpuClock  ; i_serSelect ; 0        ; 1576     ; 0        ; 2830     ;
; i_CLOCK_50  ; w_cpuClock  ; 0        ; 0        ; 4390     ; 0        ;
; i_serSelect ; w_cpuClock  ; 0        ; 0        ; 1892     ; 1316     ;
; w_cpuClock  ; w_cpuClock  ; 351      ; 0        ; 56       ; 3180682  ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50  ; i_CLOCK_50  ; 41141692 ; 0        ; 0        ; 0        ;
; i_serSelect ; i_CLOCK_50  ; 58       ; 13145    ; 0        ; 0        ;
; w_cpuClock  ; i_CLOCK_50  ; 129      ; 36615    ; 0        ; 0        ;
; i_CLOCK_50  ; i_serSelect ; 273      ; 0        ; 10       ; 0        ;
; i_serSelect ; i_serSelect ; 315      ; 10       ; 0        ; 8        ;
; w_cpuClock  ; i_serSelect ; 0        ; 1576     ; 0        ; 2830     ;
; i_CLOCK_50  ; w_cpuClock  ; 0        ; 0        ; 4390     ; 0        ;
; i_serSelect ; w_cpuClock  ; 0        ; 0        ; 1892     ; 1316     ;
; w_cpuClock  ; w_cpuClock  ; 351      ; 0        ; 56       ; 3180682  ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Recovery Transfers                                                   ;
+------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50  ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50  ; 32       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; i_serSelect ; 10       ; 0        ; 0        ; 0        ;
+------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Removal Transfers                                                    ;
+------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50  ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClock ; i_CLOCK_50  ; 32       ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; i_serSelect ; 10       ; 0        ; 0        ; 0        ;
+------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 272   ; 272  ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 1487  ; 1487 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File M6800_MIKNUG_60K.qip not found
    Info (125063): set_global_assignment -name QIP_FILE M6800_MIKNUG_60K.qip
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 25 08:03:47 2021
Info: Command: quartus_sta M6800_MIKBUG -c M6800_MIKBUG
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6800_MIKBUG.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLOCK_50 i_CLOCK_50
    Info (332105): create_clock -period 1.000 -name w_cpuClock w_cpuClock
    Info (332105): create_clock -period 1.000 -name i_serSelect i_serSelect
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: n_vduCSN~0  from: datad  to: combout
    Info (332098): Cell: w_n_aciaCSN~0  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.202
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.202     -7865.427 i_CLOCK_50 
    Info (332119):   -17.641     -2191.255 w_cpuClock 
    Info (332119):    -5.747      -159.470 i_serSelect 
Info (332146): Worst-case hold slack is -4.786
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.786      -139.845 i_serSelect 
    Info (332119):    -1.776        -8.328 w_cpuClock 
    Info (332119):     0.036         0.000 i_CLOCK_50 
Info (332146): Worst-case recovery slack is -2.893
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.893      -117.636 i_CLOCK_50 
    Info (332119):     4.471         0.000 i_serSelect 
Info (332146): Worst-case removal slack is -4.024
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.024       -39.092 i_serSelect 
    Info (332119):     1.357         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2789.777 i_CLOCK_50 
    Info (332119):    -1.777       -75.977 i_serSelect 
    Info (332119):    -0.742      -320.544 w_cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: n_vduCSN~0  from: datad  to: combout
    Info (332098): Cell: w_n_aciaCSN~0  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.329
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.329      -593.183 w_cpuClock 
    Info (332119):    -5.015     -1993.600 i_CLOCK_50 
    Info (332119):    -1.073       -17.944 i_serSelect 
Info (332146): Worst-case hold slack is -1.662
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.662       -57.666 i_serSelect 
    Info (332119):    -0.568        -6.485 w_cpuClock 
    Info (332119):    -0.527        -7.514 i_CLOCK_50 
Info (332146): Worst-case recovery slack is -0.375
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.375        -9.483 i_CLOCK_50 
    Info (332119):     2.097         0.000 i_serSelect 
Info (332146): Worst-case removal slack is -1.229
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.229       -12.242 i_serSelect 
    Info (332119):     0.591         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1982.820 i_CLOCK_50 
    Info (332119):    -1.222       -51.222 i_serSelect 
    Info (332119):    -0.500      -216.000 w_cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4581 megabytes
    Info: Processing ended: Fri Jun 25 08:03:51 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


