Classic Timing Analyzer report for serial
Wed May 12 10:08:51 2010
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+----------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From       ; To             ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+----------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 5.885 ns                         ; key_input  ; start_delaycnt ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 18.960 ns                        ; rxd_buf[1] ; seg_data[1]    ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -0.485 ns                        ; rxd        ; rxd_reg1       ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 132.03 MHz ( period = 7.574 ns ) ; key_entry2 ; key_entry1     ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; key_entry1 ; key_entry2     ; clk        ; clk      ; 7            ;
; Total number of failed paths ;                                          ;               ;                                  ;            ;                ;            ;          ; 7            ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+----------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C8Q208C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+------------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From             ; To             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 132.03 MHz ( period = 7.574 ns )                    ; key_entry2       ; key_entry1     ; clk        ; clk      ; None                        ; None                      ; 2.523 ns                ;
; N/A                                     ; 163.27 MHz ( period = 6.125 ns )                    ; div8_tras_reg[2] ; txd_buf[3]     ; clk        ; clk      ; None                        ; None                      ; 5.861 ns                ;
; N/A                                     ; 166.78 MHz ( period = 5.996 ns )                    ; div8_tras_reg[2] ; txd_buf[1]     ; clk        ; clk      ; None                        ; None                      ; 5.779 ns                ;
; N/A                                     ; 166.78 MHz ( period = 5.996 ns )                    ; div8_tras_reg[2] ; txd_buf[2]     ; clk        ; clk      ; None                        ; None                      ; 5.779 ns                ;
; N/A                                     ; 166.78 MHz ( period = 5.996 ns )                    ; div8_tras_reg[2] ; txd_buf[6]     ; clk        ; clk      ; None                        ; None                      ; 5.779 ns                ;
; N/A                                     ; 166.78 MHz ( period = 5.996 ns )                    ; div8_tras_reg[2] ; txd_buf[0]     ; clk        ; clk      ; None                        ; None                      ; 5.779 ns                ;
; N/A                                     ; 168.55 MHz ( period = 5.933 ns )                    ; div8_tras_reg[0] ; txd_buf[3]     ; clk        ; clk      ; None                        ; None                      ; 5.669 ns                ;
; N/A                                     ; 172.29 MHz ( period = 5.804 ns )                    ; div8_tras_reg[0] ; txd_buf[1]     ; clk        ; clk      ; None                        ; None                      ; 5.587 ns                ;
; N/A                                     ; 172.29 MHz ( period = 5.804 ns )                    ; div8_tras_reg[0] ; txd_buf[2]     ; clk        ; clk      ; None                        ; None                      ; 5.587 ns                ;
; N/A                                     ; 172.29 MHz ( period = 5.804 ns )                    ; div8_tras_reg[0] ; txd_buf[6]     ; clk        ; clk      ; None                        ; None                      ; 5.587 ns                ;
; N/A                                     ; 172.29 MHz ( period = 5.804 ns )                    ; div8_tras_reg[0] ; txd_buf[0]     ; clk        ; clk      ; None                        ; None                      ; 5.587 ns                ;
; N/A                                     ; 173.64 MHz ( period = 5.759 ns )                    ; div8_tras_reg[1] ; txd_buf[3]     ; clk        ; clk      ; None                        ; None                      ; 5.495 ns                ;
; N/A                                     ; 177.62 MHz ( period = 5.630 ns )                    ; div8_tras_reg[1] ; txd_buf[1]     ; clk        ; clk      ; None                        ; None                      ; 5.413 ns                ;
; N/A                                     ; 177.62 MHz ( period = 5.630 ns )                    ; div8_tras_reg[1] ; txd_buf[2]     ; clk        ; clk      ; None                        ; None                      ; 5.413 ns                ;
; N/A                                     ; 177.62 MHz ( period = 5.630 ns )                    ; div8_tras_reg[1] ; txd_buf[6]     ; clk        ; clk      ; None                        ; None                      ; 5.413 ns                ;
; N/A                                     ; 177.62 MHz ( period = 5.630 ns )                    ; div8_tras_reg[1] ; txd_buf[0]     ; clk        ; clk      ; None                        ; None                      ; 5.413 ns                ;
; N/A                                     ; 185.53 MHz ( period = 5.390 ns )                    ; state_tras[3]    ; txd_buf[3]     ; clk        ; clk      ; None                        ; None                      ; 5.084 ns                ;
; N/A                                     ; 186.74 MHz ( period = 5.355 ns )                    ; div8_tras_reg[2] ; txd_buf[4]     ; clk        ; clk      ; None                        ; None                      ; 5.128 ns                ;
; N/A                                     ; 186.74 MHz ( period = 5.355 ns )                    ; div8_tras_reg[2] ; txd_buf[5]     ; clk        ; clk      ; None                        ; None                      ; 5.128 ns                ;
; N/A                                     ; 187.34 MHz ( period = 5.338 ns )                    ; state_tras[2]    ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 5.074 ns                ;
; N/A                                     ; 190.08 MHz ( period = 5.261 ns )                    ; state_tras[3]    ; txd_buf[1]     ; clk        ; clk      ; None                        ; None                      ; 5.002 ns                ;
; N/A                                     ; 190.08 MHz ( period = 5.261 ns )                    ; state_tras[3]    ; txd_buf[2]     ; clk        ; clk      ; None                        ; None                      ; 5.002 ns                ;
; N/A                                     ; 190.08 MHz ( period = 5.261 ns )                    ; state_tras[3]    ; txd_buf[6]     ; clk        ; clk      ; None                        ; None                      ; 5.002 ns                ;
; N/A                                     ; 190.08 MHz ( period = 5.261 ns )                    ; state_tras[3]    ; txd_buf[0]     ; clk        ; clk      ; None                        ; None                      ; 5.002 ns                ;
; N/A                                     ; 190.40 MHz ( period = 5.252 ns )                    ; state_tras[0]    ; key_entry2     ; clk        ; clk      ; None                        ; None                      ; 4.980 ns                ;
; N/A                                     ; 193.50 MHz ( period = 5.168 ns )                    ; state_tras[2]    ; txd_buf[3]     ; clk        ; clk      ; None                        ; None                      ; 4.862 ns                ;
; N/A                                     ; 193.69 MHz ( period = 5.163 ns )                    ; div8_tras_reg[0] ; txd_buf[4]     ; clk        ; clk      ; None                        ; None                      ; 4.936 ns                ;
; N/A                                     ; 193.69 MHz ( period = 5.163 ns )                    ; div8_tras_reg[0] ; txd_buf[5]     ; clk        ; clk      ; None                        ; None                      ; 4.936 ns                ;
; N/A                                     ; 196.58 MHz ( period = 5.087 ns )                    ; state_tras[3]    ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 4.823 ns                ;
; N/A                                     ; 197.08 MHz ( period = 5.074 ns )                    ; state_tras[1]    ; key_entry2     ; clk        ; clk      ; None                        ; None                      ; 4.802 ns                ;
; N/A                                     ; 198.45 MHz ( period = 5.039 ns )                    ; state_tras[2]    ; txd_buf[1]     ; clk        ; clk      ; None                        ; None                      ; 4.780 ns                ;
; N/A                                     ; 198.45 MHz ( period = 5.039 ns )                    ; state_tras[2]    ; txd_buf[2]     ; clk        ; clk      ; None                        ; None                      ; 4.780 ns                ;
; N/A                                     ; 198.45 MHz ( period = 5.039 ns )                    ; state_tras[2]    ; txd_buf[6]     ; clk        ; clk      ; None                        ; None                      ; 4.780 ns                ;
; N/A                                     ; 198.45 MHz ( period = 5.039 ns )                    ; state_tras[2]    ; txd_buf[0]     ; clk        ; clk      ; None                        ; None                      ; 4.780 ns                ;
; N/A                                     ; 199.48 MHz ( period = 5.013 ns )                    ; cnt_delay[1]     ; key_entry1     ; clk        ; clk      ; None                        ; None                      ; 4.740 ns                ;
; N/A                                     ; 199.56 MHz ( period = 5.011 ns )                    ; cnt_delay[1]     ; start_delaycnt ; clk        ; clk      ; None                        ; None                      ; 4.738 ns                ;
; N/A                                     ; 200.44 MHz ( period = 4.989 ns )                    ; div8_tras_reg[1] ; txd_buf[4]     ; clk        ; clk      ; None                        ; None                      ; 4.762 ns                ;
; N/A                                     ; 200.44 MHz ( period = 4.989 ns )                    ; div8_tras_reg[1] ; txd_buf[5]     ; clk        ; clk      ; None                        ; None                      ; 4.762 ns                ;
; N/A                                     ; 201.33 MHz ( period = 4.967 ns )                    ; cnt_delay[1]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.703 ns                ;
; N/A                                     ; 201.33 MHz ( period = 4.967 ns )                    ; cnt_delay[1]     ; cnt_delay[0]   ; clk        ; clk      ; None                        ; None                      ; 4.703 ns                ;
; N/A                                     ; 201.37 MHz ( period = 4.966 ns )                    ; cnt_delay[1]     ; cnt_delay[8]   ; clk        ; clk      ; None                        ; None                      ; 4.702 ns                ;
; N/A                                     ; 201.41 MHz ( period = 4.965 ns )                    ; cnt_delay[1]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.701 ns                ;
; N/A                                     ; 202.84 MHz ( period = 4.930 ns )                    ; state_tras[0]    ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 4.661 ns                ;
; N/A                                     ; 203.83 MHz ( period = 4.906 ns )                    ; state_tras[2]    ; txd_buf[5]     ; clk        ; clk      ; None                        ; None                      ; 4.637 ns                ;
; N/A                                     ; 206.48 MHz ( period = 4.843 ns )                    ; state_tras[0]    ; txd_buf[5]     ; clk        ; clk      ; None                        ; None                      ; 4.569 ns                ;
; N/A                                     ; 206.70 MHz ( period = 4.838 ns )                    ; cnt_delay[0]     ; key_entry1     ; clk        ; clk      ; None                        ; None                      ; 4.565 ns                ;
; N/A                                     ; 206.78 MHz ( period = 4.836 ns )                    ; cnt_delay[0]     ; start_delaycnt ; clk        ; clk      ; None                        ; None                      ; 4.563 ns                ;
; N/A                                     ; 208.12 MHz ( period = 4.805 ns )                    ; cnt_delay[0]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.549 ns                ;
; N/A                                     ; 208.33 MHz ( period = 4.800 ns )                    ; cnt_delay[7]     ; key_entry1     ; clk        ; clk      ; None                        ; None                      ; 4.527 ns                ;
; N/A                                     ; 208.42 MHz ( period = 4.798 ns )                    ; cnt_delay[7]     ; start_delaycnt ; clk        ; clk      ; None                        ; None                      ; 4.525 ns                ;
; N/A                                     ; 208.42 MHz ( period = 4.798 ns )                    ; send_state[2]    ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 4.539 ns                ;
; N/A                                     ; 208.68 MHz ( period = 4.792 ns )                    ; cnt_delay[0]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.528 ns                ;
; N/A                                     ; 208.68 MHz ( period = 4.792 ns )                    ; cnt_delay[0]     ; cnt_delay[0]   ; clk        ; clk      ; None                        ; None                      ; 4.528 ns                ;
; N/A                                     ; 208.72 MHz ( period = 4.791 ns )                    ; cnt_delay[0]     ; cnt_delay[8]   ; clk        ; clk      ; None                        ; None                      ; 4.527 ns                ;
; N/A                                     ; 208.77 MHz ( period = 4.790 ns )                    ; cnt_delay[0]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.526 ns                ;
; N/A                                     ; 210.35 MHz ( period = 4.754 ns )                    ; cnt_delay[7]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.490 ns                ;
; N/A                                     ; 210.35 MHz ( period = 4.754 ns )                    ; cnt_delay[7]     ; cnt_delay[0]   ; clk        ; clk      ; None                        ; None                      ; 4.490 ns                ;
; N/A                                     ; 210.39 MHz ( period = 4.753 ns )                    ; cnt_delay[7]     ; cnt_delay[8]   ; clk        ; clk      ; None                        ; None                      ; 4.489 ns                ;
; N/A                                     ; 210.44 MHz ( period = 4.752 ns )                    ; cnt_delay[7]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.488 ns                ;
; N/A                                     ; 210.44 MHz ( period = 4.752 ns )                    ; state_tras[1]    ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 4.483 ns                ;
; N/A                                     ; 211.24 MHz ( period = 4.734 ns )                    ; div8_tras_reg[2] ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 4.512 ns                ;
; N/A                                     ; 214.18 MHz ( period = 4.669 ns )                    ; cnt_delay[1]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.413 ns                ;
; N/A                                     ; 214.45 MHz ( period = 4.663 ns )                    ; state_tras[2]    ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 4.399 ns                ;
; N/A                                     ; 214.87 MHz ( period = 4.654 ns )                    ; send_state[2]    ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 4.395 ns                ;
; N/A                                     ; 215.33 MHz ( period = 4.644 ns )                    ; state_tras[3]    ; txd_buf[5]     ; clk        ; clk      ; None                        ; None                      ; 4.375 ns                ;
; N/A                                     ; 216.17 MHz ( period = 4.626 ns )                    ; state_tras[0]    ; txd_buf[3]     ; clk        ; clk      ; None                        ; None                      ; 4.315 ns                ;
; N/A                                     ; 216.45 MHz ( period = 4.620 ns )                    ; state_tras[3]    ; txd_buf[4]     ; clk        ; clk      ; None                        ; None                      ; 4.351 ns                ;
; N/A                                     ; 217.01 MHz ( period = 4.608 ns )                    ; cnt_delay[19]    ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 4.344 ns                ;
; N/A                                     ; 217.06 MHz ( period = 4.607 ns )                    ; cnt_delay[19]    ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 4.343 ns                ;
; N/A                                     ; 217.06 MHz ( period = 4.607 ns )                    ; cnt_delay[19]    ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.343 ns                ;
; N/A                                     ; 217.16 MHz ( period = 4.605 ns )                    ; cnt_delay[9]     ; key_entry1     ; clk        ; clk      ; None                        ; None                      ; 4.332 ns                ;
; N/A                                     ; 217.25 MHz ( period = 4.603 ns )                    ; cnt_delay[9]     ; start_delaycnt ; clk        ; clk      ; None                        ; None                      ; 4.330 ns                ;
; N/A                                     ; 218.01 MHz ( period = 4.587 ns )                    ; state_tras[1]    ; txd_buf[3]     ; clk        ; clk      ; None                        ; None                      ; 4.276 ns                ;
; N/A                                     ; 218.20 MHz ( period = 4.583 ns )                    ; div8_tras_reg[2] ; state_tras[1]  ; clk        ; clk      ; None                        ; None                      ; 4.366 ns                ;
; N/A                                     ; 218.25 MHz ( period = 4.582 ns )                    ; div8_tras_reg[2] ; state_tras[0]  ; clk        ; clk      ; None                        ; None                      ; 4.365 ns                ;
; N/A                                     ; 218.29 MHz ( period = 4.581 ns )                    ; key_entry2       ; txd_buf[3]     ; clk        ; clk      ; None                        ; None                      ; 4.278 ns                ;
; N/A                                     ; 218.96 MHz ( period = 4.567 ns )                    ; div8_tras_reg[2] ; send_state[1]  ; clk        ; clk      ; None                        ; None                      ; 4.340 ns                ;
; N/A                                     ; 219.35 MHz ( period = 4.559 ns )                    ; cnt_delay[9]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 219.35 MHz ( period = 4.559 ns )                    ; cnt_delay[9]     ; cnt_delay[0]   ; clk        ; clk      ; None                        ; None                      ; 4.295 ns                ;
; N/A                                     ; 219.39 MHz ( period = 4.558 ns )                    ; cnt_delay[9]     ; cnt_delay[8]   ; clk        ; clk      ; None                        ; None                      ; 4.294 ns                ;
; N/A                                     ; 219.44 MHz ( period = 4.557 ns )                    ; cnt_delay[9]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.293 ns                ;
; N/A                                     ; 220.17 MHz ( period = 4.542 ns )                    ; div8_tras_reg[0] ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 4.320 ns                ;
; N/A                                     ; 220.51 MHz ( period = 4.535 ns )                    ; cnt_delay[2]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.279 ns                ;
; N/A                                     ; 222.37 MHz ( period = 4.497 ns )                    ; state_tras[0]    ; txd_buf[1]     ; clk        ; clk      ; None                        ; None                      ; 4.233 ns                ;
; N/A                                     ; 222.37 MHz ( period = 4.497 ns )                    ; state_tras[0]    ; txd_buf[2]     ; clk        ; clk      ; None                        ; None                      ; 4.233 ns                ;
; N/A                                     ; 222.37 MHz ( period = 4.497 ns )                    ; state_tras[0]    ; txd_buf[6]     ; clk        ; clk      ; None                        ; None                      ; 4.233 ns                ;
; N/A                                     ; 222.37 MHz ( period = 4.497 ns )                    ; state_tras[0]    ; txd_buf[0]     ; clk        ; clk      ; None                        ; None                      ; 4.233 ns                ;
; N/A                                     ; 223.36 MHz ( period = 4.477 ns )                    ; state_tras[0]    ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 4.208 ns                ;
; N/A                                     ; 223.41 MHz ( period = 4.476 ns )                    ; state_tras[1]    ; txd_buf[5]     ; clk        ; clk      ; None                        ; None                      ; 4.202 ns                ;
; N/A                                     ; 223.76 MHz ( period = 4.469 ns )                    ; cnt_delay[0]     ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 4.213 ns                ;
; N/A                                     ; 223.86 MHz ( period = 4.467 ns )                    ; state_rec[2]     ; state_rec[1]   ; clk        ; clk      ; None                        ; None                      ; 4.203 ns                ;
; N/A                                     ; 224.32 MHz ( period = 4.458 ns )                    ; state_tras[1]    ; txd_buf[1]     ; clk        ; clk      ; None                        ; None                      ; 4.194 ns                ;
; N/A                                     ; 224.32 MHz ( period = 4.458 ns )                    ; state_tras[1]    ; txd_buf[2]     ; clk        ; clk      ; None                        ; None                      ; 4.194 ns                ;
; N/A                                     ; 224.32 MHz ( period = 4.458 ns )                    ; state_tras[1]    ; txd_buf[6]     ; clk        ; clk      ; None                        ; None                      ; 4.194 ns                ;
; N/A                                     ; 224.32 MHz ( period = 4.458 ns )                    ; send_state[1]    ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 4.199 ns                ;
; N/A                                     ; 224.32 MHz ( period = 4.458 ns )                    ; state_tras[1]    ; txd_buf[0]     ; clk        ; clk      ; None                        ; None                      ; 4.194 ns                ;
; N/A                                     ; 224.62 MHz ( period = 4.452 ns )                    ; key_entry2       ; txd_buf[1]     ; clk        ; clk      ; None                        ; None                      ; 4.196 ns                ;
; N/A                                     ; 224.62 MHz ( period = 4.452 ns )                    ; key_entry2       ; txd_buf[2]     ; clk        ; clk      ; None                        ; None                      ; 4.196 ns                ;
; N/A                                     ; 224.62 MHz ( period = 4.452 ns )                    ; key_entry2       ; txd_buf[6]     ; clk        ; clk      ; None                        ; None                      ; 4.196 ns                ;
; N/A                                     ; 224.62 MHz ( period = 4.452 ns )                    ; key_entry2       ; txd_buf[0]     ; clk        ; clk      ; None                        ; None                      ; 4.196 ns                ;
; N/A                                     ; 226.35 MHz ( period = 4.418 ns )                    ; cnt_delay[6]     ; key_entry1     ; clk        ; clk      ; None                        ; None                      ; 4.145 ns                ;
; N/A                                     ; 226.45 MHz ( period = 4.416 ns )                    ; cnt_delay[6]     ; start_delaycnt ; clk        ; clk      ; None                        ; None                      ; 4.143 ns                ;
; N/A                                     ; 226.91 MHz ( period = 4.407 ns )                    ; state_tras[3]    ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 4.143 ns                ;
; N/A                                     ; 227.17 MHz ( period = 4.402 ns )                    ; div8_tras_reg[2] ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 4.180 ns                ;
; N/A                                     ; 227.27 MHz ( period = 4.400 ns )                    ; cnt_delay[3]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.144 ns                ;
; N/A                                     ; 227.38 MHz ( period = 4.398 ns )                    ; state_tras[2]    ; txd_buf[4]     ; clk        ; clk      ; None                        ; None                      ; 4.129 ns                ;
; N/A                                     ; 227.43 MHz ( period = 4.397 ns )                    ; cnt_delay[19]    ; cnt_delay[0]   ; clk        ; clk      ; None                        ; None                      ; 4.125 ns                ;
; N/A                                     ; 227.48 MHz ( period = 4.396 ns )                    ; cnt_delay[19]    ; cnt_delay[8]   ; clk        ; clk      ; None                        ; None                      ; 4.124 ns                ;
; N/A                                     ; 227.48 MHz ( period = 4.396 ns )                    ; cnt_delay[19]    ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.124 ns                ;
; N/A                                     ; 227.53 MHz ( period = 4.395 ns )                    ; cnt_delay[19]    ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.123 ns                ;
; N/A                                     ; 227.58 MHz ( period = 4.394 ns )                    ; cnt_delay[10]    ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.138 ns                ;
; N/A                                     ; 227.74 MHz ( period = 4.391 ns )                    ; div8_tras_reg[0] ; state_tras[1]  ; clk        ; clk      ; None                        ; None                      ; 4.174 ns                ;
; N/A                                     ; 227.79 MHz ( period = 4.390 ns )                    ; div8_tras_reg[0] ; state_tras[0]  ; clk        ; clk      ; None                        ; None                      ; 4.173 ns                ;
; N/A                                     ; 228.57 MHz ( period = 4.375 ns )                    ; div8_tras_reg[0] ; send_state[1]  ; clk        ; clk      ; None                        ; None                      ; 4.148 ns                ;
; N/A                                     ; 228.62 MHz ( period = 4.374 ns )                    ; cnt_delay[19]    ; start_delaycnt ; clk        ; clk      ; None                        ; None                      ; 4.093 ns                ;
; N/A                                     ; 228.73 MHz ( period = 4.372 ns )                    ; cnt_delay[19]    ; key_entry1     ; clk        ; clk      ; None                        ; None                      ; 4.091 ns                ;
; N/A                                     ; 228.73 MHz ( period = 4.372 ns )                    ; cnt_delay[6]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.108 ns                ;
; N/A                                     ; 228.73 MHz ( period = 4.372 ns )                    ; cnt_delay[6]     ; cnt_delay[0]   ; clk        ; clk      ; None                        ; None                      ; 4.108 ns                ;
; N/A                                     ; 228.73 MHz ( period = 4.372 ns )                    ; state_rec[2]     ; state_rec[0]   ; clk        ; clk      ; None                        ; None                      ; 4.108 ns                ;
; N/A                                     ; 228.78 MHz ( period = 4.371 ns )                    ; cnt_delay[6]     ; cnt_delay[8]   ; clk        ; clk      ; None                        ; None                      ; 4.107 ns                ;
; N/A                                     ; 228.83 MHz ( period = 4.370 ns )                    ; cnt_delay[6]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.106 ns                ;
; N/A                                     ; 228.94 MHz ( period = 4.368 ns )                    ; div8_tras_reg[1] ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 4.146 ns                ;
; N/A                                     ; 229.15 MHz ( period = 4.364 ns )                    ; state_tras[2]    ; key_entry2     ; clk        ; clk      ; None                        ; None                      ; 4.097 ns                ;
; N/A                                     ; 229.20 MHz ( period = 4.363 ns )                    ; cnt_delay[4]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.107 ns                ;
; N/A                                     ; 229.94 MHz ( period = 4.349 ns )                    ; send_state[1]    ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 4.090 ns                ;
; N/A                                     ; 230.79 MHz ( period = 4.333 ns )                    ; cnt_delay[4]     ; key_entry1     ; clk        ; clk      ; None                        ; None                      ; 4.060 ns                ;
; N/A                                     ; 230.79 MHz ( period = 4.333 ns )                    ; cnt_delay[1]     ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 4.077 ns                ;
; N/A                                     ; 230.89 MHz ( period = 4.331 ns )                    ; cnt_delay[4]     ; start_delaycnt ; clk        ; clk      ; None                        ; None                      ; 4.058 ns                ;
; N/A                                     ; 231.75 MHz ( period = 4.315 ns )                    ; state_tras[3]    ; key_entry2     ; clk        ; clk      ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 232.34 MHz ( period = 4.304 ns )                    ; cnt_delay[3]     ; key_entry1     ; clk        ; clk      ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 232.45 MHz ( period = 4.302 ns )                    ; cnt_delay[3]     ; start_delaycnt ; clk        ; clk      ; None                        ; None                      ; 4.029 ns                ;
; N/A                                     ; 232.61 MHz ( period = 4.299 ns )                    ; state_tras[1]    ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 4.030 ns                ;
; N/A                                     ; 233.26 MHz ( period = 4.287 ns )                    ; cnt_delay[4]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 4.023 ns                ;
; N/A                                     ; 233.26 MHz ( period = 4.287 ns )                    ; cnt_delay[4]     ; cnt_delay[0]   ; clk        ; clk      ; None                        ; None                      ; 4.023 ns                ;
; N/A                                     ; 233.32 MHz ( period = 4.286 ns )                    ; cnt_delay[4]     ; cnt_delay[8]   ; clk        ; clk      ; None                        ; None                      ; 4.022 ns                ;
; N/A                                     ; 233.37 MHz ( period = 4.285 ns )                    ; cnt_delay[4]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 4.021 ns                ;
; N/A                                     ; 233.81 MHz ( period = 4.277 ns )                    ; div8_tras_reg[2] ; send_state[0]  ; clk        ; clk      ; None                        ; None                      ; 4.050 ns                ;
; N/A                                     ; 233.92 MHz ( period = 4.275 ns )                    ; cnt_delay[12]    ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 4.019 ns                ;
; N/A                                     ; 234.52 MHz ( period = 4.264 ns )                    ; txd_buf[0]       ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 3.995 ns                ;
; N/A                                     ; 234.85 MHz ( period = 4.258 ns )                    ; cnt_delay[3]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 3.994 ns                ;
; N/A                                     ; 234.85 MHz ( period = 4.258 ns )                    ; cnt_delay[3]     ; cnt_delay[0]   ; clk        ; clk      ; None                        ; None                      ; 3.994 ns                ;
; N/A                                     ; 234.91 MHz ( period = 4.257 ns )                    ; cnt_delay[3]     ; cnt_delay[8]   ; clk        ; clk      ; None                        ; None                      ; 3.993 ns                ;
; N/A                                     ; 234.96 MHz ( period = 4.256 ns )                    ; cnt_delay[3]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 3.992 ns                ;
; N/A                                     ; 235.79 MHz ( period = 4.241 ns )                    ; cnt_delay[0]     ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 3.985 ns                ;
; N/A                                     ; 236.07 MHz ( period = 4.236 ns )                    ; trasstart        ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 3.972 ns                ;
; N/A                                     ; 236.46 MHz ( period = 4.229 ns )                    ; cnt_delay[5]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 3.973 ns                ;
; N/A                                     ; 237.14 MHz ( period = 4.217 ns )                    ; div8_tras_reg[1] ; state_tras[1]  ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 237.19 MHz ( period = 4.216 ns )                    ; div8_tras_reg[1] ; state_tras[0]  ; clk        ; clk      ; None                        ; None                      ; 3.999 ns                ;
; N/A                                     ; 237.47 MHz ( period = 4.211 ns )                    ; state_rec[0]     ; state_rec[1]   ; clk        ; clk      ; None                        ; None                      ; 3.947 ns                ;
; N/A                                     ; 237.53 MHz ( period = 4.210 ns )                    ; div8_tras_reg[0] ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 3.988 ns                ;
; N/A                                     ; 238.04 MHz ( period = 4.201 ns )                    ; div8_tras_reg[1] ; send_state[1]  ; clk        ; clk      ; None                        ; None                      ; 3.974 ns                ;
; N/A                                     ; 238.15 MHz ( period = 4.199 ns )                    ; cnt_delay[2]     ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 3.943 ns                ;
; N/A                                     ; 238.27 MHz ( period = 4.197 ns )                    ; send_state[0]    ; txd_reg        ; clk        ; clk      ; None                        ; None                      ; 3.938 ns                ;
; N/A                                     ; 238.32 MHz ( period = 4.196 ns )                    ; cnt_delay[6]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 3.940 ns                ;
; N/A                                     ; 239.12 MHz ( period = 4.182 ns )                    ; send_state[2]    ; state_tras[0]  ; clk        ; clk      ; None                        ; None                      ; 3.928 ns                ;
; N/A                                     ; 240.33 MHz ( period = 4.161 ns )                    ; state_tras[3]    ; send_state[2]  ; clk        ; clk      ; None                        ; None                      ; 3.892 ns                ;
; N/A                                     ; 241.08 MHz ( period = 4.148 ns )                    ; cnt_delay[2]     ; key_entry1     ; clk        ; clk      ; None                        ; None                      ; 3.875 ns                ;
; N/A                                     ; 241.20 MHz ( period = 4.146 ns )                    ; cnt_delay[2]     ; start_delaycnt ; clk        ; clk      ; None                        ; None                      ; 3.873 ns                ;
; N/A                                     ; 241.60 MHz ( period = 4.139 ns )                    ; state_rec[1]     ; state_rec[1]   ; clk        ; clk      ; None                        ; None                      ; 3.875 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; state_rec[0]     ; state_rec[0]   ; clk        ; clk      ; None                        ; None                      ; 3.852 ns                ;
; N/A                                     ; 243.61 MHz ( period = 4.105 ns )                    ; cnt_delay[1]     ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 3.849 ns                ;
; N/A                                     ; 243.78 MHz ( period = 4.102 ns )                    ; cnt_delay[2]     ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 243.78 MHz ( period = 4.102 ns )                    ; cnt_delay[2]     ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 243.78 MHz ( period = 4.102 ns )                    ; cnt_delay[2]     ; cnt_delay[0]   ; clk        ; clk      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 243.84 MHz ( period = 4.101 ns )                    ; cnt_delay[2]     ; cnt_delay[8]   ; clk        ; clk      ; None                        ; None                      ; 3.837 ns                ;
; N/A                                     ; 243.84 MHz ( period = 4.101 ns )                    ; cnt_delay[13]    ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 3.837 ns                ;
; N/A                                     ; 243.90 MHz ( period = 4.100 ns )                    ; cnt_delay[13]    ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 3.836 ns                ;
; N/A                                     ; 243.90 MHz ( period = 4.100 ns )                    ; cnt_delay[13]    ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 3.836 ns                ;
; N/A                                     ; 244.02 MHz ( period = 4.098 ns )                    ; cnt_delay[16]    ; key_entry1     ; clk        ; clk      ; None                        ; None                      ; 3.817 ns                ;
; N/A                                     ; 244.14 MHz ( period = 4.096 ns )                    ; cnt_delay[16]    ; start_delaycnt ; clk        ; clk      ; None                        ; None                      ; 3.815 ns                ;
; N/A                                     ; 244.38 MHz ( period = 4.092 ns )                    ; send_state[0]    ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 3.833 ns                ;
; N/A                                     ; 244.80 MHz ( period = 4.085 ns )                    ; div8_tras_reg[0] ; send_state[0]  ; clk        ; clk      ; None                        ; None                      ; 3.858 ns                ;
; N/A                                     ; 245.22 MHz ( period = 4.078 ns )                    ; cnt_delay[7]     ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 3.822 ns                ;
; N/A                                     ; 245.52 MHz ( period = 4.073 ns )                    ; cnt_delay[11]    ; key_entry1     ; clk        ; clk      ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 245.64 MHz ( period = 4.071 ns )                    ; cnt_delay[11]    ; start_delaycnt ; clk        ; clk      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 246.00 MHz ( period = 4.065 ns )                    ; cnt_delay[18]    ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 3.801 ns                ;
; N/A                                     ; 246.06 MHz ( period = 4.064 ns )                    ; cnt_delay[17]    ; key_entry1     ; clk        ; clk      ; None                        ; None                      ; 3.783 ns                ;
; N/A                                     ; 246.06 MHz ( period = 4.064 ns )                    ; cnt_delay[18]    ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 3.800 ns                ;
; N/A                                     ; 246.06 MHz ( period = 4.064 ns )                    ; cnt_delay[3]     ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 3.808 ns                ;
; N/A                                     ; 246.06 MHz ( period = 4.064 ns )                    ; cnt_delay[18]    ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 3.800 ns                ;
; N/A                                     ; 246.18 MHz ( period = 4.062 ns )                    ; cnt_delay[17]    ; start_delaycnt ; clk        ; clk      ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 246.43 MHz ( period = 4.058 ns )                    ; cnt_delay[10]    ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 3.802 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; cnt_delay[16]    ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 3.780 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; cnt_delay[7]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 3.796 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; cnt_delay[16]    ; cnt_delay[0]   ; clk        ; clk      ; None                        ; None                      ; 3.780 ns                ;
; N/A                                     ; 246.85 MHz ( period = 4.051 ns )                    ; cnt_delay[16]    ; cnt_delay[8]   ; clk        ; clk      ; None                        ; None                      ; 3.779 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; cnt_delay[16]    ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 3.778 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; state_rec[1]     ; state_rec[0]   ; clk        ; clk      ; None                        ; None                      ; 3.780 ns                ;
; N/A                                     ; 247.77 MHz ( period = 4.036 ns )                    ; div8_tras_reg[1] ; trasstart      ; clk        ; clk      ; None                        ; None                      ; 3.814 ns                ;
; N/A                                     ; 248.32 MHz ( period = 4.027 ns )                    ; cnt_delay[11]    ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 3.755 ns                ;
; N/A                                     ; 248.32 MHz ( period = 4.027 ns )                    ; cnt_delay[4]     ; cnt_delay[18]  ; clk        ; clk      ; None                        ; None                      ; 3.771 ns                ;
; N/A                                     ; 248.32 MHz ( period = 4.027 ns )                    ; cnt_delay[11]    ; cnt_delay[0]   ; clk        ; clk      ; None                        ; None                      ; 3.755 ns                ;
; N/A                                     ; 248.39 MHz ( period = 4.026 ns )                    ; cnt_delay[11]    ; cnt_delay[8]   ; clk        ; clk      ; None                        ; None                      ; 3.754 ns                ;
; N/A                                     ; 248.45 MHz ( period = 4.025 ns )                    ; cnt_delay[11]    ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 3.753 ns                ;
; N/A                                     ; 248.88 MHz ( period = 4.018 ns )                    ; cnt_delay[17]    ; cnt_delay[10]  ; clk        ; clk      ; None                        ; None                      ; 3.746 ns                ;
; N/A                                     ; 248.88 MHz ( period = 4.018 ns )                    ; cnt_delay[17]    ; cnt_delay[0]   ; clk        ; clk      ; None                        ; None                      ; 3.746 ns                ;
; N/A                                     ; 248.94 MHz ( period = 4.017 ns )                    ; cnt_delay[17]    ; cnt_delay[8]   ; clk        ; clk      ; None                        ; None                      ; 3.745 ns                ;
; N/A                                     ; 249.00 MHz ( period = 4.016 ns )                    ; cnt_delay[17]    ; cnt_delay[12]  ; clk        ; clk      ; None                        ; None                      ; 3.744 ns                ;
; N/A                                     ; 251.26 MHz ( period = 3.980 ns )                    ; cnt_delay[8]     ; cnt_delay[19]  ; clk        ; clk      ; None                        ; None                      ; 3.724 ns                ;
; N/A                                     ; 251.83 MHz ( period = 3.971 ns )                    ; cnt_delay[2]     ; cnt_delay[13]  ; clk        ; clk      ; None                        ; None                      ; 3.715 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                  ;                ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                               ;
+------------------------------------------+------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From       ; To         ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; key_entry1 ; key_entry2 ; clk        ; clk      ; None                       ; None                       ; 3.546 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[4] ; clk        ; clk      ; None                       ; None                       ; 4.049 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[5] ; clk        ; clk      ; None                       ; None                       ; 4.049 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[1] ; clk        ; clk      ; None                       ; None                       ; 4.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[2] ; clk        ; clk      ; None                       ; None                       ; 4.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[6] ; clk        ; clk      ; None                       ; None                       ; 4.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[0] ; clk        ; clk      ; None                       ; None                       ; 4.700 ns                 ;
+------------------------------------------+------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------+
; tsu                                                                       ;
+-------+--------------+------------+-----------+----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From      ; To             ; To Clock ;
+-------+--------------+------------+-----------+----------------+----------+
; N/A   ; None         ; 5.885 ns   ; key_input ; start_delaycnt ; clk      ;
; N/A   ; None         ; 4.895 ns   ; key_input ; key_entry1     ; clk      ;
; N/A   ; None         ; 0.751 ns   ; rxd       ; rxd_reg1       ; clk      ;
+-------+--------------+------------+-----------+----------------+----------+


+---------------------------------------------------------------------------+
; tco                                                                       ;
+-------+--------------+------------+------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To          ; From Clock ;
+-------+--------------+------------+------------+-------------+------------+
; N/A   ; None         ; 18.960 ns  ; rxd_buf[1] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 18.776 ns  ; rxd_buf[2] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 18.718 ns  ; rxd_buf[4] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 18.492 ns  ; rxd_buf[1] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 18.443 ns  ; rxd_buf[1] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 18.427 ns  ; rxd_buf[1] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 18.308 ns  ; rxd_buf[2] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 18.243 ns  ; rxd_buf[2] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 18.211 ns  ; rxd_buf[6] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 18.001 ns  ; rxd_buf[1] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 17.994 ns  ; rxd_buf[5] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 17.984 ns  ; rxd_buf[4] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 17.817 ns  ; rxd_buf[2] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 17.743 ns  ; rxd_buf[6] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 17.727 ns  ; rxd_buf[1] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 17.706 ns  ; rxd_buf[2] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 17.678 ns  ; rxd_buf[6] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 17.627 ns  ; rxd_buf[0] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 17.543 ns  ; rxd_buf[2] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 17.516 ns  ; rxd_buf[4] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 17.480 ns  ; rxd_buf[5] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 17.451 ns  ; rxd_buf[4] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 17.252 ns  ; rxd_buf[6] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 17.212 ns  ; rxd_buf[1] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 17.148 ns  ; rxd_buf[0] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 17.130 ns  ; rxd_buf[0] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 17.028 ns  ; rxd_buf[2] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 17.025 ns  ; rxd_buf[4] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 17.012 ns  ; rxd_buf[5] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 17.008 ns  ; rxd_buf[4] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 16.978 ns  ; rxd_buf[6] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 16.947 ns  ; rxd_buf[5] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 16.751 ns  ; rxd_buf[4] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 16.674 ns  ; rxd_buf[5] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 16.639 ns  ; rxd_buf[0] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 16.596 ns  ; rxd_buf[6] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 16.571 ns  ; rxd_buf[0] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 16.463 ns  ; rxd_buf[6] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 16.354 ns  ; rxd_buf[3] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 16.248 ns  ; rxd_buf[0] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 16.247 ns  ; rxd_buf[5] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 15.983 ns  ; rxd_buf[0] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 15.886 ns  ; rxd_buf[3] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 15.822 ns  ; rxd_buf[7] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 15.821 ns  ; rxd_buf[3] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 15.732 ns  ; rxd_buf[5] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 15.623 ns  ; rxd_buf[7] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 15.261 ns  ; rxd_buf[7] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 15.190 ns  ; rxd_buf[3] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 15.155 ns  ; rxd_buf[7] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 15.121 ns  ; rxd_buf[3] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 15.090 ns  ; rxd_buf[7] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 14.817 ns  ; rxd_buf[7] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 14.643 ns  ; rxd_buf[3] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 14.586 ns  ; txd_reg    ; txd         ; clk        ;
; N/A   ; None         ; 14.390 ns  ; rxd_buf[7] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 14.276 ns  ; rxd_buf[3] ; seg_data[6] ; clk        ;
+-------+--------------+------------+------------+-------------+------------+


+---------------------------------------------------------------------------------+
; th                                                                              ;
+---------------+-------------+-----------+-----------+----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From      ; To             ; To Clock ;
+---------------+-------------+-----------+-----------+----------------+----------+
; N/A           ; None        ; -0.485 ns ; rxd       ; rxd_reg1       ; clk      ;
; N/A           ; None        ; -4.629 ns ; key_input ; key_entry1     ; clk      ;
; N/A           ; None        ; -5.619 ns ; key_input ; start_delaycnt ; clk      ;
+---------------+-------------+-----------+-----------+----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed May 12 10:08:50 2010
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off serial -c serial --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "clkbaud8x" as buffer
Info: Clock "clk" has Internal fmax of 132.03 MHz between source register "key_entry2" and destination register "key_entry1" (period= 7.574 ns)
    Info: + Longest register to register delay is 2.523 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X22_Y12_N17; Fanout = 18; REG Node = 'key_entry2'
        Info: 2: + IC(1.863 ns) + CELL(0.660 ns) = 2.523 ns; Loc. = LCFF_X29_Y8_N19; Fanout = 3; REG Node = 'key_entry1'
        Info: Total cell delay = 0.660 ns ( 26.16 % )
        Info: Total interconnect delay = 1.863 ns ( 73.84 % )
    Info: - Smallest clock skew is -4.787 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.844 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 38; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.899 ns) + CELL(0.666 ns) = 2.844 ns; Loc. = LCFF_X29_Y8_N19; Fanout = 3; REG Node = 'key_entry1'
            Info: Total cell delay = 1.806 ns ( 63.50 % )
            Info: Total interconnect delay = 1.038 ns ( 36.50 % )
        Info: - Longest clock path from clock "clk" to source register is 7.631 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(2.095 ns) + CELL(0.970 ns) = 4.205 ns; Loc. = LCFF_X29_Y8_N13; Fanout = 2; REG Node = 'clkbaud8x'
            Info: 3: + IC(1.864 ns) + CELL(0.000 ns) = 6.069 ns; Loc. = CLKCTRL_G7; Fanout = 39; COMB Node = 'clkbaud8x~clkctrl'
            Info: 4: + IC(0.896 ns) + CELL(0.666 ns) = 7.631 ns; Loc. = LCFF_X22_Y12_N17; Fanout = 18; REG Node = 'key_entry2'
            Info: Total cell delay = 2.776 ns ( 36.38 % )
            Info: Total interconnect delay = 4.855 ns ( 63.62 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Warning: Circuit may not operate. Detected 7 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "key_entry1" and destination pin or register "key_entry2" for clock "clk" (Hold time is 1.243 ns)
    Info: + Largest clock skew is 4.787 ns
        Info: + Longest clock path from clock "clk" to destination register is 7.631 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(2.095 ns) + CELL(0.970 ns) = 4.205 ns; Loc. = LCFF_X29_Y8_N13; Fanout = 2; REG Node = 'clkbaud8x'
            Info: 3: + IC(1.864 ns) + CELL(0.000 ns) = 6.069 ns; Loc. = CLKCTRL_G7; Fanout = 39; COMB Node = 'clkbaud8x~clkctrl'
            Info: 4: + IC(0.896 ns) + CELL(0.666 ns) = 7.631 ns; Loc. = LCFF_X22_Y12_N17; Fanout = 18; REG Node = 'key_entry2'
            Info: Total cell delay = 2.776 ns ( 36.38 % )
            Info: Total interconnect delay = 4.855 ns ( 63.62 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.844 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 38; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.899 ns) + CELL(0.666 ns) = 2.844 ns; Loc. = LCFF_X29_Y8_N19; Fanout = 3; REG Node = 'key_entry1'
            Info: Total cell delay = 1.806 ns ( 63.50 % )
            Info: Total interconnect delay = 1.038 ns ( 36.50 % )
    Info: - Micro clock to output delay of source is 0.304 ns
    Info: - Shortest register to register delay is 3.546 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X29_Y8_N19; Fanout = 3; REG Node = 'key_entry1'
        Info: 2: + IC(3.086 ns) + CELL(0.460 ns) = 3.546 ns; Loc. = LCFF_X22_Y12_N17; Fanout = 18; REG Node = 'key_entry2'
        Info: Total cell delay = 0.460 ns ( 12.97 % )
        Info: Total interconnect delay = 3.086 ns ( 87.03 % )
    Info: + Micro hold delay of destination is 0.306 ns
Info: tsu for register "start_delaycnt" (data pin = "key_input", clock pin = "clk") is 5.885 ns
    Info: + Longest pin to register delay is 8.769 ns
        Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_144; Fanout = 2; PIN Node = 'key_input'
        Info: 2: + IC(6.477 ns) + CELL(0.624 ns) = 8.096 ns; Loc. = LCCOMB_X29_Y8_N22; Fanout = 1; COMB Node = 'start_delaycnt~9'
        Info: 3: + IC(0.359 ns) + CELL(0.206 ns) = 8.661 ns; Loc. = LCCOMB_X29_Y8_N26; Fanout = 1; COMB Node = 'start_delaycnt~10'
        Info: 4: + IC(0.000 ns) + CELL(0.108 ns) = 8.769 ns; Loc. = LCFF_X29_Y8_N27; Fanout = 21; REG Node = 'start_delaycnt'
        Info: Total cell delay = 1.933 ns ( 22.04 % )
        Info: Total interconnect delay = 6.836 ns ( 77.96 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.844 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 38; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.899 ns) + CELL(0.666 ns) = 2.844 ns; Loc. = LCFF_X29_Y8_N27; Fanout = 21; REG Node = 'start_delaycnt'
        Info: Total cell delay = 1.806 ns ( 63.50 % )
        Info: Total interconnect delay = 1.038 ns ( 36.50 % )
Info: tco from clock "clk" to destination pin "seg_data[1]" through register "rxd_buf[1]" is 18.960 ns
    Info: + Longest clock path from clock "clk" to source register is 7.659 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(2.095 ns) + CELL(0.970 ns) = 4.205 ns; Loc. = LCFF_X29_Y8_N13; Fanout = 2; REG Node = 'clkbaud8x'
        Info: 3: + IC(1.864 ns) + CELL(0.000 ns) = 6.069 ns; Loc. = CLKCTRL_G7; Fanout = 39; COMB Node = 'clkbaud8x~clkctrl'
        Info: 4: + IC(0.924 ns) + CELL(0.666 ns) = 7.659 ns; Loc. = LCFF_X15_Y6_N15; Fanout = 9; REG Node = 'rxd_buf[1]'
        Info: Total cell delay = 2.776 ns ( 36.24 % )
        Info: Total interconnect delay = 4.883 ns ( 63.76 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 10.997 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X15_Y6_N15; Fanout = 9; REG Node = 'rxd_buf[1]'
        Info: 2: + IC(0.518 ns) + CELL(0.624 ns) = 1.142 ns; Loc. = LCCOMB_X15_Y6_N24; Fanout = 1; COMB Node = 'Mux29~2'
        Info: 3: + IC(0.669 ns) + CELL(0.624 ns) = 2.435 ns; Loc. = LCCOMB_X14_Y6_N24; Fanout = 4; COMB Node = 'Mux29~3'
        Info: 4: + IC(0.679 ns) + CELL(0.615 ns) = 3.729 ns; Loc. = LCCOMB_X14_Y6_N6; Fanout = 4; COMB Node = 'Mux23~0'
        Info: 5: + IC(0.412 ns) + CELL(0.647 ns) = 4.788 ns; Loc. = LCCOMB_X14_Y6_N20; Fanout = 1; COMB Node = 'Mux28~3'
        Info: 6: + IC(3.123 ns) + CELL(3.086 ns) = 10.997 ns; Loc. = PIN_112; Fanout = 0; PIN Node = 'seg_data[1]'
        Info: Total cell delay = 5.596 ns ( 50.89 % )
        Info: Total interconnect delay = 5.401 ns ( 49.11 % )
Info: th for register "rxd_reg1" (data pin = "rxd", clock pin = "clk") is -0.485 ns
    Info: + Longest clock path from clock "clk" to destination register is 7.658 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(2.095 ns) + CELL(0.970 ns) = 4.205 ns; Loc. = LCFF_X29_Y8_N13; Fanout = 2; REG Node = 'clkbaud8x'
        Info: 3: + IC(1.864 ns) + CELL(0.000 ns) = 6.069 ns; Loc. = CLKCTRL_G7; Fanout = 39; COMB Node = 'clkbaud8x~clkctrl'
        Info: 4: + IC(0.923 ns) + CELL(0.666 ns) = 7.658 ns; Loc. = LCFF_X14_Y6_N17; Fanout = 2; REG Node = 'rxd_reg1'
        Info: Total cell delay = 2.776 ns ( 36.25 % )
        Info: Total interconnect delay = 4.882 ns ( 63.75 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 8.449 ns
        Info: 1: + IC(0.000 ns) + CELL(0.974 ns) = 0.974 ns; Loc. = PIN_160; Fanout = 1; PIN Node = 'rxd'
        Info: 2: + IC(7.015 ns) + CELL(0.460 ns) = 8.449 ns; Loc. = LCFF_X14_Y6_N17; Fanout = 2; REG Node = 'rxd_reg1'
        Info: Total cell delay = 1.434 ns ( 16.97 % )
        Info: Total interconnect delay = 7.015 ns ( 83.03 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 136 megabytes
    Info: Processing ended: Wed May 12 10:08:51 2010
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


