# Receptor de Transacciones MDIO üì°üîÑüíæ

## Resumen del Proyecto üìù

Abarca el dise√±o e implementaci√≥n de un receptor de transacciones MDIO (Management Data Input/Output), conform√°ndose a la cl√°usula 22 del est√°ndar IEEE 802.3. El receptor es crucial para interpretar y procesar transacciones MDIO, utilizado en la gesti√≥n y configuraci√≥n de dispositivos de red Ethernet.

## Estructura del Proyecto üóÇÔ∏è

```
.
‚îú‚îÄ‚îÄ MDIO
‚îÇ   ‚îú‚îÄ‚îÄ controller
‚îÇ   ‚îÇ   ‚îú‚îÄ‚îÄ controller_tb.v
‚îÇ   ‚îÇ   ‚îî‚îÄ‚îÄ controller.v
‚îÇ   ‚îú‚îÄ‚îÄ Makefile
‚îÇ   ‚îú‚îÄ‚îÄ MDIO_tb.v
‚îÇ   ‚îî‚îÄ‚îÄ peripheral
‚îÇ       ‚îú‚îÄ‚îÄ PHY.v
‚îÇ       ‚îú‚îÄ‚îÄ PHY_tb.v
‚îÇ       ‚îú‚îÄ‚îÄ peripheral_tb.v
‚îÇ       ‚îî‚îÄ‚îÄ peripheral.v
‚îú‚îÄ‚îÄ Parte 1 Proyecto Final.pdf
‚îú‚îÄ‚îÄ Parte 2 Proyecto Final.pdf
‚îî‚îÄ‚îÄ README.md
```

## Descripci√≥n del Controlador y Perif√©rico MDIO ‚öôÔ∏è

### Protocolo MDIO üîÑ

El protocolo MDIO (Management Data Input/Output), definido en la cl√°usula 22 de IEEE 802.3, establece la comunicaci√≥n serial entre un controlador (station management entity, STA) y dispositivos PHY. Aqu√≠ se describe de manera t√©cnica y detallada.

#### Se√±ales Principales

**22.2.2.13 MDC (Management Data Clock):**
- **Funci√≥n:** Se√±al de reloj generada por el controlador hacia el PHY, utilizada como referencia de tiempo para la transferencia de informaci√≥n.
- **Caracter√≠sticas:**
  - Se√±al aperi√≥dica.
  - Sin tiempos m√°ximos de alto o bajo.
  - Tiempos m√≠nimos de alto y bajo: 160 ns cada uno.
  - Periodo m√≠nimo: 400 ns.

**22.2.2.14 MDIO (Management Data Input/Output):**
- **Funci√≥n:** Se√±al bidireccional entre el controlador y el PHY para transferir informaci√≥n de control y estado.
- **Caracter√≠sticas:**
  - Controlada por el controlador y muestreada por el PHY para la informaci√≥n de control.
  - Controlada por el PHY y muestreada por el controlador para la informaci√≥n de estado.
  - Conducci√≥n mediante circuitos de tres estados, permitiendo al controlador o al PHY manejar la se√±al.
  - PHY debe proporcionar un pull-up resistivo para mantener la se√±al en estado alto.
  - Controlador debe incorporar un pull-down resistivo para determinar la conexi√≥n del PHY.

#### Estructura de la Transacci√≥n MDIO

Cada transacci√≥n consta de 32 bits sincronizados por MDC:

| Bit(s) | Campo             | Descripci√≥n                             |
|--------|-------------------|-----------------------------------------|
| 31-30  | ST (Start)        | 01 indica inicio de transacci√≥n         |
| 29-28  | Op Code           | 10: Lectura, 01: Escritura              |
| 27-23  | PHY Address       | Direcci√≥n del dispositivo PHY           |
| 22-18  | Reg Address       | Direcci√≥n del registro en el PHY        |
| 17-16  | TA (Turnaround)   | Cambio de control del bus               |
| 15-0   | Data              | Datos a escribir o le√≠dos               |

#### Ejemplos de Transacciones

**Escritura:**
1. **Inicio:**
   - Bits ST: `01`
   - C√≥digo de operaci√≥n: `01` (Escritura)
   - Direcci√≥n PHY: `00001` (1)
   - Direcci√≥n Registro: `00010` (2)
   - Turnaround: `10`
   - Datos: `0000000000001100` (12)

```
Transacci√≥n Escrita: 01 01 00001 00010 10 0000000000001100
```

**Lectura:**
1. **Inicio:**
   - Bits ST: `01`
   - C√≥digo de operaci√≥n: `10` (Lectura)
   - Direcci√≥n PHY: `00001` (1)
   - Direcci√≥n Registro: `00010` (2)
   - Turnaround: `10`
   - Datos: `[datos proporcionados por el PHY]`

```
Transacci√≥n Lectura: 01 10 00001 00010 10 [datos]
```

### Controlador MDIO üéõÔ∏è

#### Descripci√≥n üìù
El controlador MDIO es el encargado de manejar el protocolo MDIO y gestionar las transacciones de lectura y escritura con los dispositivos PHY (perif√©ricos) conectados. Implementa una m√°quina de estados finita (FSM) para controlar el flujo de la transacci√≥n y generar las se√±ales de control adecuadas.

#### Entradas ‚öôÔ∏è
- **CLK:** Entrada que llega al controlador desde el CPU con una frecuencia determinada. (1 bit) (Se√±al hacia el CPU y SW)
- **RESET:** Entrada de reinicio del generador. Si **RESET=1** el generador funciona normalmente, de lo contrario vuelve al estado inicial y *todas las salidas toman el valor de cero*. (1 bit) (Se√±al hacia el CPU y SW)
- **MDIO_START:** Pulso de un ciclo de reloj. Indica al generador que se ha cargado un valor en la entrada **T_DATA** y que se debe iniciar la transmisi√≥n de los datos a trav√©s de la salida serial (**MDIO_OUT**). (1 bit) (Se√±al hacia el CPU y SW)
- **T_DATA:** Entrada paralela. Cuando se habilita **MDIO_START** en el siguiente ciclo de reloj se transmite el bit **T_DATA** por la salida **MDIO_OUT** y durante los siguientes ciclos se transmite un bit por ciclo hasta completar el env√≠o de la palabra completa. (32 bit) (Se√±al hacia el CPU y SW)
- **MDIO_IN:** Entrada serial. Durante una operaci√≥n de lectura, se debe leer el valor de esta entrada durante los √∫ltimos 16  ciclos de la transacci√≥n MDIO y escribirlos en la salida **RD_DATA**. (1 bit) (Se√±al hacia los perif√©ricos)

#### Salidas üì§
- **RD_DATA:** Esta salida debe producir los 16 bits que se reciben desde el lado del perif√©rico durante una transacci√≥n de lectura recibida en **MDIO_IN**. El valor de **RD_DATA** solo es v√°lido cuando **DATA_RDY** es igual a 1. (16 bit) (Se√±al hacia el CPU y SW)
- **DATA_RDY:** Salida que se pone en 1 cuando se ha completado la recepci√≥n de una palabra serial complerta durante una transacci√≥n de lectura. (1 bit) (Se√±al hacia el CPU y SW)
- **MDC:** Salida de reloj para el MDIO, que deber√° temer una frecuencia *de la mitad de la frecuencia de entrada* del **CLK**. Se debe generar MDC con la frecuencia correcta para cualquier valor de la frecuencia de entrada **CLK**. (1 bit) (Se√±al hacia los perif√©ricos)
- **MDIO_OE:** Habilitaci√≥n de la salida **MDIO_OUT**. Debe detectar si la transacci√≥n es de lectura o escritura. Si la transacci√≥n es de *escritura*, debe permanecer en *alto durante 32 ciclos* de la transacci√≥n y ponerse en bajo cuando termine. En una transacci√≥n de *lectura*, debe permanecer en *alto durante primeros 16 ciclos* y luego *bajo durante los finales 16 ciclos*, mientras se recibe el dato en **MDIO_IN**, la se√±al debe ser cero. (1 bit) (Se√±al hacia los perif√©ricos)
- **MDIO_OUT:** *Salida serial*. Cuando se habilita **MDIO_START=1**, se env√≠a a trav√©s de la salida **MDIO_OUT** los bits que se observan en la entrada T_DATA, empezando por el bit m√°s significativo y hasta completar los 32 bits. (1 bit) (Se√±al hacia los perif√©ricos)

#### Registros Internos üíæ
- **address_reg:** Registro que almacena la direcci√≥n del dispositivo PHY y el registro a leer/escribir (5 bits).
- **data_reg:** Registro que almacena los datos a enviar o recibir (16 bits).

#### M√°quina de Estados üè≠
1. **IDLE:** Estado inicial. Espera una transacci√≥n MDIO.
2. **START:** Detecta el c√≥digo de inicio de la trama (01).
3. **OP_CODE:** Determina si la operaci√≥n es lectura (10) o escritura (01).
4. **PHY_ADDR:** Carga la direcci√≥n del dispositivo PHY en address_reg.
5. **REG_ADDR:** Carga la direcci√≥n del registro en address_reg.
6. **TURNAROUND:** Ciclo de espera para cambio de control del bus.
7. **WRITE_DATA:** Env√≠a los datos seriales a trav√©s de MDIO_OUT (en escritura).
8. **READ_DATA:** Recibe los datos seriales desde MDIO_IN (en lectura).

#### Funcionamiento üöÄ
1. En el estado **IDLE**, el controlador espera una transacci√≥n MDIO v√°lida.
2. Si se detecta el c√≥digo de inicio (01), se pasa al estado **START**.
3. En **OP_CODE**, se determina si la operaci√≥n es lectura o escritura.
4. En **PHY_ADDR** y **REG_ADDR**, se carga la direcci√≥n completa en address_reg.
5. En **TURNAROUND**, se espera un ciclo para el cambio de control del bus.
6. En **WRITE_DATA**, se env√≠an serialmente los datos desde data_reg a trav√©s de MDIO_OUT.
7. En **READ_DATA**, se reciben serialmente los datos desde MDIO_IN y se almacenan en data_reg.
8. Al finalizar la transacci√≥n, se vuelve al estado **IDLE**.

### Perif√©rico MDIO üñß

#### Descripci√≥n üìù
El perif√©rico MDIO act√∫a como un receptor de transacciones MDIO de acuerdo con las especificaciones estipuladas en la cl√°usula 22 del est√°ndar IEEE 802.3. Una memoria que almacena y recupera registros seg√∫n las transacciones MDIO recibidas. Implementa un arreglo de memoria y l√≥gica para manejar las operaciones de lectura y escritura. Funciona como una interfaz entre el PHY y el controlador.

#### Entradas ‚öôÔ∏è
- **RESET:** Entrada de reinicio del generador. Si **RESET=1** el generador funciona normalmente. En caso contrario, el enerador vuelve a su estado inicial y todas las salidas toman el valor de cero. (1 bit) (Se√±al controlada por el testbench o sistema en el que se declara)
- **RD_DATA:** Entrada de datos. Contiene el valor le√≠do desde la memoria, a m√°s tardar dos ciclos de MDC despu√©s de que se cumple que **MDIO_DONE=1** y **WR_STB=0**. (16 bit) (Se√±al hacia PHY)
- **MDC:** Entrada de reloj para el MDIO. El flanco activo de la se√±al MDC es el flanco creciente. Esta entrada debe provenir de un generador de MDIO, o al menos modelar su comportamiento. (1 bit) (Se√±al hacia el controlador)
- **MDIO_OE:** Habilitaci√≥n de **MDIO_OUT**. Esta entrada debe detectar si el valor de **MDIO_OUT** que se est√° recibiendo es un valor v√°lido habilitado. En una transacci√≥n de escritura, debe permanecer en alto durante los 32 ciclos de la transacci√≥n, pero ponerse en bajo al terminar la transacci√≥n. En una transacci√≥n de lectura, debe permanecer en alto durante los primeros 16 ciclos de la transacci√≥n, pero debe ponerse en cero durante los siguientes 16 ciclos, mientras el receptor env√≠a el dato de **MDIO_IN**. Al final de la transacci√≥n de lectura, se espera que esta entrada debe permanecer en cero. (1 bit) (Se√±al hacia el controlador)
- **MDIO_OUT:** Entrada serial. Esta entrada debe provenir de un generador de MDIO, o al menos modelar su comportamiento. (1 bit) (Se√±al hacia el controlador)

#### Salidas üì§
- **ADDR:** Salida de direcci√≥n. Indica en qu√© posici√≥n de memoria se debe almacenar el dato que se recibe en **WR_DATA**, o desde cu√°l posici√≥n se debe leer **RD_DATA**. (5 bit) (Se√±al hacia PHY)
- **WR_DATA:** Salida de datos. Los datos que se presentan en esta salida se escriben en la posici√≥n de memoria indicada por **ADDR** en el ciclo de reloj donde **MDIO_DONE=1** y **WR_STB=1**. (16 bit) (Se√±al hacia PHY)
- **MDIO_DONE:** Strobe (pulso de un ciclo de reloj). Salida que indica que se ha completado una transacci√≥n de MDIO en el receptor. (1 bit) (Se√±al hacia PHY)
- **WR_STB:** Esta salida se pone en 1 para indicar que los datos de **WR_DATA** y **WR_ADDR** son v√°lidos y deben ser escritos a la memoria. (1 bit) (Se√±al hacia PHY)
- **MDIO_IN:** Salida serie. Durante una operaci√≥n de lectura (de acuerdo a la cl√°usula 22 del est√°ndar), se debe enviar a trav√©s de esta salida, el dato almacenado en la posici√≥n **REGADDR**, durante los √∫ltimos 16 ciclos de la transacci√≥n de MDIO. (1 bit) (Se√±al hacia el controlador)

#### Funcionamiento üöÄ
1. Cuando se recibe una transacci√≥n de escritura (determinada por las se√±ales de control del controlador MDIO), los datos en WR_DATA se escriben en la direcci√≥n de memoria especificada por ADDR.
2. Cuando se recibe una transacci√≥n de lectura, los datos almacenados en la direcci√≥n de memoria especificada por ADDR se cargan en RD_DATA y se env√≠an al controlador MDIO.
3. Las operaciones de lectura y escritura se sincronizan con las se√±ales de control del controlador MDIO.
4. El perif√©rico no realiza ninguna operaci√≥n adicional adem√°s de almacenar y recuperar los registros seg√∫n las transacciones MDIO.

Aqu√≠ est√° la documentaci√≥n del m√≥dulo PHY en el estilo del README:

### Physical Layer Device (PHY) üì∂

#### Descripci√≥n üìù

El Physical Layer Device (PHY) es un dispositivo que implementa la capa f√≠sica del est√°ndar Ethernet IEEE 802.3. Su funci√≥n principal es actuar como una interfaz entre el medio f√≠sico de transmisi√≥n (cable de red) y el controlador MDIO. Almacena y proporciona datos seg√∫n las transacciones de lectura y escritura recibidas a trav√©s de la interfaz MDIO.

#### Interfaz MDIO üîå

El PHY se comunica con el controlador MDIO a trav√©s de las siguientes se√±ales:

##### Entradas ‚öôÔ∏è

- **ADDR:** Direcci√≥n de memoria donde se deben almacenar o recuperar los datos. (5 bits)
- **WR_DATA:** Datos que se escribir√°n en la memoria en la direcci√≥n especificada por **ADDR**. (16 bits)
- **WR_STB:** Indica que los datos de **WR_DATA** y **ADDR** son v√°lidos y deben escribirse en la memoria.

##### Salidas üì§

- **RD_DATA:** Datos le√≠dos desde la memoria en la direcci√≥n especificada por **ADDR**. (16 bits)

#### Funcionamiento üöÄ

1. **Escritura:**
   - Cuando se recibe una transacci√≥n de escritura (**WR_STB=1**), los datos presentes en **WR_DATA** se almacenan en la direcci√≥n de memoria indicada por **ADDR**.

2. **Lectura:**
   - Cuando se recibe una transacci√≥n de lectura (**WR_STB = 0**), los datos almacenados en la direcci√≥n de memoria indicada por **ADDR** se cargan en **RD_DATA**.

#### Memoria Interna üíæ

El PHY cuenta con una memoria interna para almacenar los registros de configuraci√≥n y estado. La memoria est√° organizada en 32 direcciones de 16 bits cada una, siguiendo el espacio de direcciones establecido por el est√°ndar IEEE 802.3.

```
Memoria PHY:
  Direcci√≥n  | Contenido
  -----------+---------------
  0x00       | Registro 0
  0x01       | Registro 1
  ...        | ...
  0x1F       | Registro 31
```

El m√≥dulo PHY no realiza ninguna operaci√≥n adicional adem√°s de almacenar y recuperar los registros seg√∫n las transacciones MDIO recibidas desde el controlador a trav√©s del perif√©rico.

### Bancos de Pruebas üõ†Ô∏è

#### `controller_tb.v`
- **Objetivo:** Verificar el correcto funcionamiento del m√≥dulo controlador.
- **Procedimientos:**
  - Generaci√≥n de se√±al de reloj y reset.
  - Simular las entradas y capturar las salidas para las pruebas de:
    * Escritura, 
    * Lectura, 
    * Condici√≥n de **RESET**
- **Salidas Esperadas:** Archivo `sim.vcd` que muestra los trazos del DUT, escritura en consola de algunos trazos relevantes en momentos sensibles.

#### `peripheral_tb.v`
- **Objetivo:** Probar el correcto funcionamiento del m√≥dulo perif√©rico.
- **Procedimientos:**
  - Generaci√≥n de se√±al de reloj y reset.
  - Simular las entradas y capturar las salidas para las pruebas de:
    * Escritura, 
    * Lectura,
    * Carga de memoria
    * Condici√≥n de **RESET**
- **Salidas Esperadas:** Confirmaci√≥n de la integridad de los datos en la memoria.

#### `MDIO_tb.v`
- **Objetivo:** Integrar y probar el sistema completo de transacciones MDIO.
- **Procedimientos:**
  - Simulaci√≥n de una serie de transacciones MDIO completas.
  - Verificaci√≥n de la coordinaci√≥n entre el controlador y el perif√©rico.
- **Salidas Esperadas:** Tramas detalladas en `.vcd` mostrando las transacciones completas y la correcta operaci√≥n del sistema.

#### `phy_tb.v`

- **Objetivo:** Verificar el correcto funcionamiento del m√≥dulo PHY.
- **Descripci√≥n:**
  - Genera las se√±ales de entrada necesarias para simular las transacciones de lectura y escritura en el PHY.
  - Verifica que los datos se almacenen y recuperen correctamente de la memoria interna del PHY.
  - Prueba diversas condiciones y casos de prueba para asegurar un funcionamiento robusto.

#### Entradas Simuladas ‚öôÔ∏è

- **ADDR:** Direcci√≥n de memoria para las operaciones de lectura y escritura.
- **WR_DATA:** Datos que se escribir√°n en la memoria.
- **WR_STB:** Se√±al de control que indica una transacci√≥n de escritura.

#### Salidas Monitoreadas üì§

- **RD_DATA:** Datos le√≠dos desde la memoria.

#### Procedimientos de Prueba üß™

1. **Generaci√≥n de se√±ales de reloj y reset:**
   - Se genera una se√±al de reloj y una se√±al de reset para inicializar el m√≥dulo PHY.

2. **Prueba de escritura:**
   - Se simulan transacciones de escritura enviando diferentes valores de **WR_DATA** y **ADDR**.
   - Se verifica que los datos se almacenen correctamente en la memoria interna del PHY.

3. **Prueba de lectura:**
   - Se simulan transacciones de lectura enviando diferentes valores de **ADDR**.
   - Se verifica que los datos le√≠dos en **RD_DATA** coincidan con los valores previamente escritos en la memoria.

4. **Pruebas con condiciones espec√≠ficas:**
   - Se prueban casos l√≠mite, como escribir y leer en todas las direcciones de memoria.
   - Se verifica el funcionamiento correcto al aplicar se√±ales de reset durante las transacciones.
   - Se prueban casos de error, como intentar leer de una direcci√≥n no v√°lida.

#### Salidas Esperadas üìã

- **Archivo de trazas (`phy_tb.vcd`):** Contiene las formas de onda de las se√±ales simuladas, incluyendo las entradas y salidas del m√≥dulo PHY.
- **Mensajes de confirmaci√≥n:** El banco de pruebas imprimir√° mensajes en la consola indicando el √©xito o fallo de cada prueba realizada.

#### Uso del Banco de Pruebas üöÄ

1. Compilar el c√≥digo Verilog del banco de pruebas y el m√≥dulo PHY utilizando un compilador compatible (p. ej., Icarus Verilog).
2. Ejecutar la simulaci√≥n del banco de pruebas.
3. Abrir el archivo de trazas (`phy_tb.vcd`) en un visor de formas de onda (p. ej., GTKWave) para inspeccionar las se√±ales y verificar el comportamiento del m√≥dulo PHY.
4. Revisar los mensajes impresos en la consola para confirmar el √©xito o fallo de las pruebas.

El banco de pruebas `phy_tb.v` permite verificar exhaustivamente el funcionamiento del m√≥dulo PHY, asegurando que cumpla con los requisitos y especificaciones establecidos.

### Uso del Makefile para Probar los M√≥dulos y el Protocolo MDIO üõ†Ô∏è

Para compilar y ejecutar los bancos de pruebas:

1. Abre una terminal en el directorio ra√≠z del proyecto.
2. Ejecuta `make` para compilar todos los m√≥dulos y bancos de pruebas.
3. Utiliza `make controller`, `make peripheral`, y `make mdio` para testear cada componente respectivamente.
4. Los resultados se visualizan en GTKWave usando los archivos `*.vcd` generados.

## Cronograma por Semanas üìÖ

### Semana 1: 8 de junio - 14 de junio
- **S√°bado 8 de junio:** Inicio de la redacci√≥n de la documentaci√≥n.
- **Lunes 10 de junio a Viernes 14 de junio:** Continuaci√≥n de la documentaci√≥n, incluyendo la descripci√≥n del proyecto, estructura, detalles del protocolo MDIO, controlador y perif√©rico, y bancos de pruebas.

### Semana 2: 15 de junio - 21 de junio
- **S√°bado 15 de junio:** Inicio de la programaci√≥n de los m√≥dulos (controlador y perif√©rico) en Verilog.
- **Lunes 17 de junio a Viernes 21 de junio:** Desarrollo continuo del controlador y perif√©rico, asegurando el cumplimiento con el protocolo MDIO y la implementaci√≥n correcta de la m√°quina de estados, comienza tambi√©n el desarrollo de los bancos de prueba.

### Semana 3: 22 de junio - 24 de junio
- **S√°bado 22 de junio a Lunes 24 de junio:** Desarrollo de los bancos de pruebas `controller_tb.v` y `peripheral_tb.v`, incluyendo la simulaci√≥n y verificaci√≥n de las se√±ales.

### Semana 4: 24 de junio - 1 de julio
- **S√°bado 29 de junio:** Integraci√≥n del sistema completo y desarrollo del banco de pruebas `MDIO_tb.v`.
- **Domingo 30 de junio:** Verificaci√≥n y simulaci√≥n de las transacciones MDIO completas. Redacci√≥n de la presentaci√≥n power point.
- **Lunes 1 de julio:** Finalizaci√≥n de la documentaci√≥n en LaTeX, revisando y asegurando la coherencia y completitud de la descripci√≥n del proyecto y los resultados de las pruebas.

### Tabla Resumen üìã

| Semana                     | Fechas               | Tareas                                                                                     |
|----------------------------|----------------------|--------------------------------------------------------------------------------------------|
| **Semana 1**               | 8 de junio - 14 de junio | - Inicio de la redacci√≥n de la documentaci√≥n <br> - Continuaci√≥n de la documentaci√≥n      |
| **Semana 2**               | 15 de junio - 21 de junio | - Inicio de la programaci√≥n de los m√≥dulos <br> - Desarrollo continuo del controlador y perif√©rico |
| **Semana 3**               | 22 de junio - 24 de junio | - Finalizaci√≥n de la programaci√≥n de los m√≥dulos (24 de junio) <br> - Desarrollo de los bancos de pruebas `controller_tb.v` y `peripheral_tb.v` |
| **Semana 4**               | 24 de junio - 1 de julio | - Integraci√≥n del sistema completo <br> - Desarrollo del banco de pruebas `MDIO_tb.v` <br> - Verificaci√≥n y simulaci√≥n de las transacciones MDIO completas <br> - Finalizaci√≥n de la documentaci√≥n en LaTeX y el afiche |

## Fuentes y Software Usado üíª


- **Est√°ndar IEEE 802.3 (cl√°usula 22)** [IEEE 802.3-2018 - IEEE Standard for Ethernet](https://standards.ieee.org/ieee/802.3/7071/)
- **Icarus Verilog:** Compilador de Verilog. [Documentaci√≥n Icarus Verilog, por Stephen Williams](https://steveicarus.github.io/iverilog/) [Sitio alternativo](https://bleyer.org/icarus/)
- **GTKWave:** Visor de formas de onda. [GTKWave, bajo GNU GPL versi√≥n 2](https://gtkwave.github.io/gtkwave/install/unix_linux.html)
