### 순서회로
- 회로가  입력 a하나, 출력 f하나인 것이 있다면, 연속 3번 1일 때 f가 출력된다고 생각
  - a : 011100111101
  - f :  000100001100
  - 이 회로는 어느 시점에 값이 주어졌느냐에 따라 값이 다르기 때문에 and, or, not 게이트만으로는 불가능하다.
  - 즉, 과거에 어떤 값이 들어왔느냐가 중요한 것이다.
    - 과거입력 + 현재입력 -> 현재 출력(과거 입력을 기억해야 한다.)
    - 과거입력을 모두 기억하는 것이 아니라 필요한 정보만 기억한다.
    - 이것이 순서회로
    - 지금까지 배운것은 조합회로로 현재 입력에만 기반하여 출력을 만들어내는 회로이었다.
- 순서회로 설계
- 1. 상태의 정의
     - S0 : 1이 안들어왔다 / S1 : 1이 1개 들어왔다 / S2 : 1이 두 개 연속 들어왔다 / S3 : 1이 세 개 연속 들어왔다
  2. 상태변환
     - 현재의 상태 : S1
     - 현재 입력 : a = 1
     - 다음 상태 : S2
     - 
       - 상태표이다.
       - 그림으로 표현시에는 아래와 같다
       - 
         - 이것이 상태도
  3. 출력값 결정
     - 현재 상태에 따라 f값 결정
     - 상태도의 원에서 반을 긋고 해당 상태시에 출력값을 적어서 표현하기도 한다.
     - 
  4. 상태 인코딩
     - 
     - 이와 같이 인코딩 했다면, q0, q1을 기억하는 상태 기억소자를 통해 회로를 만든다. 상태 기억소자는 현재 상태를 기억하며 다음 상태에 따라서 자신의 기억을 바꾸는 역할을 한다.
     - 
     - clock에 따라서 상태가 바뀌면 그 clock의 값에 따라 상태 기억소자의 값이 변화된다.
  5. 조합회로 설계
     - 출력값 결정하는 조합회로 설계
       - q0, q1에 따라 출력이 결정됨
     - 다음상태 결정하는 조합회로 설계
       - q1 q0 a / q1+ q0+
       - 0   0   0    0     0
       - 0   0   1    0     1
       - 0   1   0    0     0
       - 0   1   1    1     0
       - ...
       - 즉, q0+ = aq1 + aq1'q0'
       - q1+ = aq1 + aq0
- 상태기억소자
  - latch
    - SR-latch
      - 가장 기본이 되는 기억소자
      - 
      - 입력이 0 / 0 이면 입력값만 가지고는 결정이 안된다. Q를 알아야만 한다.
      - SR랫치는 상태를 변경시키기 위해 10 / 01의 값을 전달하는 등 변화를 시킬 수 있다.
      - SR랫치를 응용하여 clock이 있는 경우를 통해서 상태기억소자를 만든다.
        - 
        - clock의 신호에 따라 값이 변경된다.(잘못 그림, 뒤에서 합쳐지는 것이 아니라 입력으로)
        - 
        - 이 경우도 상태기억소자의 회로임.
        - 이러한 경우가 위는 clocked SR-Latch
        - 아래는 clocked D-Latch
        - 이와 같이 값을 바꿀 때, clock의 값을 바꿀 때 바꿀 수 있다면 level - triggered방식이라고 한다. 이보다 많이 쓰이는 방식이 edge - triggered방식(clock : 0->1 or 1->0  일 때)
          - 0->1이면 rising edge / 1->0 이면 falling edge
          - 엣지 트리거 방식이 플립플롭
          - 실제로 D flipflop을 가장 많이 쓴다.
  - flip-flop
