{"url": "https://es.wikipedia.org/wiki/Baudio", "title": "Baudio", "summary": "El baudio es una unidad de medida utilizada en telecomunicaciones que representa el n\u00famero de s\u00edmbolos por segundo en un medio de transmisi\u00f3n.[1]\u200b Debe su nombre al apellido de \u00c9mile Baudot, que fue un ingeniero de telegraf\u00eda franc\u00e9s inventor de un aparato telegr\u00e1fico y del c\u00f3digo Baudot (1874) utilizado por los teletipos.\nEn general, cada s\u00edmbolo se compone de una o varias se\u00f1ales f\u00edsicas en funci\u00f3n del esquema de modulaci\u00f3n y se corresponde con una u otra cantidad de informaci\u00f3n en bits. As\u00ed, es posible encontrar una relaci\u00f3n directa entre la velocidad en baudios y la velocidad en bits por segundo en una l\u00ednea; solo cuando cada s\u00edmbolo representa un \u00fanico bit de informaci\u00f3n ambas velocidades coinciden. As\u00ed\nn\n=\nr\nb\nr\ns\n{\\displaystyle n={\\frac {rb}{rs}}}\ndonde:\nr\nb\n{\\displaystyle rb}\n: r\u00e9gimen binario o tasa de bits\nr\ns\n{\\displaystyle rs}\n: tasa de modulaci\u00f3n o tasa de s\u00edmbolos y\nn\n{\\displaystyle n}\n: n\u00famero de bits por nivel para la codificaci\u00f3n de l\u00ednea.\nEl baudio puede escalarse en t\u00e9rminos m\u00e9tricos:\n1 kBd (kilobaudio) = 1000 Bd\n1 MBd (megabaudio) = 1000 kBd\n1 GBd (gigabaudio) = 1000 MBd.\nEn cuanto a las aplicaciones en el \u00e1mbito de las telecomunicaciones, en los m\u00f3dems tradicionales, la tasa de baud era una medida crucial del rendimiento. Por ejemplo, un m\u00f3dem de 9600 baud podr\u00eda transmitir hasta 9600 cambios de se\u00f1al por segundo. Mientras que en la comunicaci\u00f3n de datos, los sistemas modernos de comunicaci\u00f3n de datos a menudo usan la tasa de baud para describir la velocidad de transferencia de datos. En t\u00e9cnicas de modulaci\u00f3n complejas, un solo baud puede representar varios bits de datos, por lo que entender la t\u00e9cnica de modulaci\u00f3n es importante para correlacionar la tasa de baud con la tasa de bits.[2]\u200b\nLas t\u00e9cnicas de modulaci\u00f3n binarias son tales que en esquemas de modulaci\u00f3n binaria simples, cada baud representa un bit. Por ejemplo, en un sistema de 2400 baud usando modulaci\u00f3n binaria, la tasa de datos tambi\u00e9n es de 2400 bits por segundo. Mientra sque en modulaci\u00f3n multinivel, en t\u00e9cnicas de modulaci\u00f3n m\u00e1s avanzadas como la Modulaci\u00f3n por Amplitud en Cuadratura (QAM), cada baud puede representar m\u00faltiples bits. Por ejemplo, en 16-QAM, cada s\u00edmbolo representa 4 bits, por lo que la tasa de bits puede ser mucho mayor que la tasa de baud.\nEn las comunicaciones digitales contempor\u00e1neas[3]\u200b, la tasa de baud a menudo se discute junto con la tasa de bits y la tasa de s\u00edmbolos para describir con precisi\u00f3n las velocidades de transmisi\u00f3n de datos. Los sistemas modernos utilizan t\u00e9cnicas de modulaci\u00f3n avanzadas que hacen que la comparaci\u00f3n directa de la tasa de baud con la tasa de bits sea menos directa.[2]\u200b[4]\u200b", "sections": [{"name": "Historia", "text": "En 1926, debido a la existencia de dos tipos de sistemas de telegraf\u00eda (los caracterizados por elementos de transmisi\u00f3n de igual duraci\u00f3n y los diferenciales), la velocidad de transmisi\u00f3n se defini\u00f3 por el n\u00famero de intervalos elementales transmitidos por segundo.[5]\u200b\nEsta definici\u00f3n se da en 1929 en el peri\u00f3dico telegr\u00e1fico de julio de 1929, bajo el nombre de velocidad de transmisi\u00f3n que reemplaza el t\u00e9rmino velocidad de transferencia\u00a0; el mismo a\u00f1o, se propuso el t\u00e9rmino baudios en homenaje a \u00c9mile Baudot.[6]\u200b\nEl prop\u00f3sito de esto fue comparar dispositivos cuyas diferencias en las caracter\u00edsticas t\u00e9cnicas llevaron a diferentes unidades de conteo: n\u00famero de revoluciones por minuto, n\u00famero de agujeros, longitud de las tiras perforadas por minuto, n\u00famero de palabras por minuto (independientemente del n\u00famero de letras), n\u00famero de letras por minuto.[7]\u200b\nAs\u00ed, en 1929, para una teleimpresora que funcionaba a una velocidad de rotaci\u00f3n de 210 revoluciones por minuto, las velocidades en baudios eran las siguientes:\nEn 1931, se llevaron a cabo transmisiones a 50 baudios a trav\u00e9s de redes fantasmas y redes superfantasmas a distancias de varios cientos de kil\u00f3metros.\nEn 1933, se alcanzaron transmisiones a 25 baudios sobre 58.000  km.\nEn 1934, se reorganiz\u00f3 el sistema de medici\u00f3n de la velocidad de transmisi\u00f3n para tener una velocidad de transmisi\u00f3n v\u00e1lida para todos los sistemas de tel\u00e9grafo, tanto Hugues como Baudot. En ese momento, para una rotaci\u00f3n de 120 revoluciones por minuto (dos revoluciones por segundo), la velocidad del sistema Hugues se contaba a 56 baudios (2 \u00d7 28 pernos), pero el nuevo sistema de medici\u00f3n contaba entonces solo 22,4 baudios (debido a una proporci\u00f3n de 2,5). Al mismo tiempo, para una velocidad de 180 revoluciones por minuto (tres revoluciones por segundo), el sistema Baudot cu\u00e1druple de 25 contactos se midi\u00f3 a 75 baudios (3 \u00d7 25) y el sistema Baudot doble, a la mitad.\nEn 1958, en los Estados Unidos, el primer m\u00f3dem inform\u00e1tico comercial fue el Bell 101 que funcionaba a una velocidad de 110 baudios.\nEn 1960, en Francia, una velocidad de 50 baudios segu\u00eda siendo la velocidad de referencia normal para un servicio de tel\u00e9grafo.\nEn 1962, Electronic Industries Alliance estandariz\u00f3 el puerto RS-232 utilizado para enlaces seriales locales.\nEn 1962, en los Estados Unidos, el Bell 103 fue el segundo m\u00f3dem inform\u00e1tico comercial entregado por AT&T Corporation . Operaba a trav\u00e9s de l\u00edneas telef\u00f3nicas regulares a una velocidad de 300 baudios.\nEn 1976 aparecen los est\u00e1ndares V10 y V11 operando a 100 kbaudios y 10 Mbaudios.\nEn 1976, el protocolo V.29 fue validado / estandarizado, proporcionando m\u00f3dems que transmiten a una velocidad de 9600 baudios en circuitos arrendados de tipo telef\u00f3nico punto a punto con cuatro cables.\nEn 1979, en Francia, determinados sistemas industriales funcionaban a una velocidad de 600 baudios.\nEn 1980, el Bell 212A (protocolo V.22) transmit\u00eda a 1200 baudios (o 600 baudios).\nEn 1988, la UIT aprob\u00f3 uno de los primeros est\u00e1ndares de m\u00f3dem telef\u00f3nico de consumo, el est\u00e1ndar V.23 (utilizado en Minitels ) que permite transferencias a 1200 baudios y 600 baudios y un canal de retorno a 75 baudios.\nEn 1998 aparecieron m\u00f3dems de 56 kb / s (8000/3429 baudios) (protocolo V.90).\nPosteriormente, los enlaces seriales de modulaci\u00f3n de banda base y portadora \u00fanica m\u00e1s o menos cayeron en desuso [ref. necesario] en favor de otras tecnolog\u00edas y protocolos m\u00e1s complejos que no transfieren cada bit en un tiempo fijo (tecnolog\u00edas de redes inal\u00e1mbricas, DSL, OFDM, etc.).", "subsections": []}, {"name": "Relaci\u00f3n con la tasa de bits bruta", "text": "La velocidad de s\u00edmbolo est\u00e1 relacionada con la velocidad de bits bruta expresada en bit/s. \nEl t\u00e9rmino baudio a veces se ha utilizado incorrectamente para referirse a la velocidad de bits,[8]\u200b ya que estas velocidades son las mismas en los m\u00f3dems antiguos y en los enlaces de comunicaci\u00f3n digital m\u00e1s simples que utilizan solo un bit por s\u00edmbolo, de modo que se representa el d\u00edgito binario \"0\" por un s\u00edmbolo y el d\u00edgito binario \"1\" por otro s\u00edmbolo. En m\u00f3dems y t\u00e9cnicas de transmisi\u00f3n de datos m\u00e1s avanzados, un s\u00edmbolo puede tener m\u00e1s de dos estados, por lo que puede representar m\u00e1s de un bit. Un bit (d\u00edgito binario) siempre representa uno de dos estados.\nSi se transportan N bits por s\u00edmbolo, y la tasa de bits bruta es R, incluida la sobrecarga de codificaci\u00f3n de canal, la tasa de s\u00edmbolos fs se puede calcular como\nf\ns\n=\nR\nN\n.\n{\\displaystyle f_{\\text{s}}={R \\over N}.}\nAl tomar la informaci\u00f3n por pulso N en bit/pulso como el logaritmo en base 2 del n\u00famero de mensajes distintos M que podr\u00edan enviarse, Hartley[9]\u200b construy\u00f3 una medida de la tasa de bits bruta R como\nR\n=\nf\ns\nN\n{\\displaystyle R=f_{\\text{s}}N\\quad }\nN\n=\n\u2308\nlog\n2\n\u2061\n(\nM\n)\n\u2309\n.\n{\\displaystyle \\quad N=\\left\\lceil \\log _{2}(M)\\right\\rceil .}\nAqu\u00ed el \n\u2308\nx\n\u2309\n{\\displaystyle \\left\\lceil x\\right\\rceil }\n denota la funci\u00f3n de techo de \nx\n{\\displaystyle x}\n. Donde \nx\n{\\displaystyle x}\n se toma como cualquier n\u00famero real mayor que cero, entonces la funci\u00f3n de techo se redondea al n\u00famero natural m\u00e1s cercano (p. ej. \n\u2308\n2.11\n\u2309\n=\n3\n{\\displaystyle \\left\\lceil 2.11\\right\\rceil =3}\n).\nEn ese caso M = 2N, se utilizan diferentes s\u00edmbolos. En un m\u00f3dem, estos pueden ser tonos de onda sinusoidal de tiempo limitado con combinaciones \u00fanicas de amplitud, fase y/o frecuencia. Por ejemplo, en un m\u00f3dem 64QAM, M = 64 , por lo que la velocidad de bits es N = log2(64) = 6 veces la velocidad en baudios. En un c\u00f3digo de l\u00ednea, estos pueden ser M niveles de voltaje diferentes.\nLa raz\u00f3n no es necesariamente un n\u00famero entero; en la codificaci\u00f3n 4B3T, la tasa de bits es 4/3 de la velocidad en baudios. (Una interfaz de velocidad b\u00e1sica t\u00edpica con una velocidad de datos sin procesar de 160 kbit / s funciona a 120 kBd).\nLos c\u00f3digos con muchos s\u00edmbolos y, por tanto, con una tasa de bits superior a la tasa de s\u00edmbolos, son m\u00e1s \u00fatiles en canales como las l\u00edneas telef\u00f3nicas con un ancho de banda limitado pero una alta relaci\u00f3n se\u00f1al/ruido dentro de ese ancho de banda. En otras aplicaciones, la tasa de bits es menor que la tasa de s\u00edmbolos. La modulaci\u00f3n de ocho a catorce como se usa en los CD de audio tiene una tasa de bits 8/14 de la velocidad en baudios.", "subsections": []}, {"name": "M\u00f3dem por cable", "text": "Un m\u00f3dem por cable se conecta a un sistema de televisi\u00f3n por cable en las instalaciones del abonado y permite la transmisi\u00f3n bidireccional de datos a trav\u00e9s del sistema de cable, generalmente a un proveedor de servicios de Internet. El cablem\u00f3dem suele estar conectado a un ordenador personal o a un router mediante una conexi\u00f3n Ethernet que funciona a velocidades de l\u00ednea de 10 o 100 Mbps. En la \"cabecera\", o punto central de distribuci\u00f3n del sistema de cable, un sistema de terminaci\u00f3n de m\u00f3dem por cable conecta la red de televisi\u00f3n por cable a Internet. Dado que los sistemas de m\u00f3dem por cable funcionan simult\u00e1neamente con los sistemas de televisi\u00f3n por cable, las frecuencias de subida (del abonado al CMTS) y de bajada (del CMTS al abonado) deben seleccionarse para evitar interferencias con las se\u00f1ales de televisi\u00f3n.[10]\u200b\nLa capacidad bidireccional era bastante rara en los servicios de cable hasta mediados de los a\u00f1os 90, cuando la popularidad de Internet aument\u00f3 considerablemente y se produjo una importante consolidaci\u00f3n de los operadores en la industria de la televisi\u00f3n por cable. Los m\u00f3dems de cable se introdujeron en el mercado en 1995. Al principio todos eran incompatibles entre s\u00ed, pero con la consolidaci\u00f3n de los operadores de cable surgi\u00f3 la necesidad de un est\u00e1ndar. En Am\u00e9rica del Norte y del Sur, un consorcio de operadores desarroll\u00f3 la Especificaci\u00f3n de Interfaz de Servicios de Datos por Cable (DOCSIS) en 1997. La norma DOCSIS 1.0 ofrec\u00eda un servicio b\u00e1sico de datos bidireccional de 27 a 56 Mbps de bajada y hasta 3 Mbps de subida para un solo usuario. Los primeros m\u00f3dems DOCSIS 1.0 estuvieron disponibles en 1999. La norma DOCSIS 1.1, publicada ese mismo a\u00f1o, a\u00f1adi\u00f3 la capacidad de voz sobre el protocolo de Internet (VoIP), permitiendo as\u00ed la comunicaci\u00f3n telef\u00f3nica a trav\u00e9s de los sistemas de televisi\u00f3n por cable. DOCSIS 2.0, publicado en 2002 y estandarizado por la UIT como J.122, ofrece velocidades de datos ascendentes mejoradas del orden de 30 Mbps.[11]\u200b\nTodos los cablem\u00f3dems DOCSIS 1.0 utilizan QAM en un canal de televisi\u00f3n de seis megahercios para el flujo descendente. Los datos se env\u00edan de forma continua y son recibidos por todos los cablem\u00f3dems en el ramal h\u00edbrido coaxial-fibra. Los datos de subida se transmiten en r\u00e1fagas, utilizando la modulaci\u00f3n QAM o la modulaci\u00f3n por desplazamiento de fase en cuadratura (QPSK) en un canal de dos megahercios. En la modulaci\u00f3n por desplazamiento de fase (PSK), las se\u00f1ales digitales se transmiten cambiando la fase de la se\u00f1al portadora en funci\u00f3n de la informaci\u00f3n transmitida. En la modulaci\u00f3n por desplazamiento de fase binaria, la portadora adopta las fases +90\u00b0 y -90\u00b0 para transmitir un bit de informaci\u00f3n; en QPSK, la portadora adopta las fases +45\u00b0, +135\u00b0, -45\u00b0 y -135\u00b0 para transmitir dos bits de informaci\u00f3n. Como un ramal de cable es un canal compartido, todos los usuarios deben compartir el ancho de banda total disponible. En consecuencia, la tasa de rendimiento real de un cablem\u00f3dem es una funci\u00f3n del tr\u00e1fico total en la rama; es decir, a medida que m\u00e1s abonados utilizan el sistema, el rendimiento total por usuario se reduce. Los operadores de cable pueden acomodar mayores cantidades de tr\u00e1fico de datos en sus redes reduciendo la extensi\u00f3n total de un \u00fanico ramal de fibra coaxial.[10]\u200b\nCada elemento modificado de la onda portadora modulada (por ejemplo, un desplazamiento de una frecuencia a otra o un desplazamiento entre dos fases) se conoce como baudio. En los primeros m\u00f3dems de banda de voz de los a\u00f1os 60, un baudio representaba un bit, de modo que un m\u00f3dem que funcionaba, por ejemplo, a 300 baudios por segundo (o, m\u00e1s sencillamente, 300 baudios) transmit\u00eda datos a 300 bits por segundo. En los m\u00f3dems modernos, un baudio puede representar muchos bits, por lo que la medida m\u00e1s precisa de la velocidad de transmisi\u00f3n son los bits o kilobits (mil bits) por segundo.[10]\u200b A lo largo de su desarrollo, los m\u00f3dems han aumentado su rendimiento de 300 bits por segundo (bps) a 56 kilobits por segundo (Kbps) y m\u00e1s. Los m\u00f3dems de cable alcanzan un rendimiento de varios megabits por segundo (Mbps; millones de bits por segundo). A las velocidades de bits m\u00e1s altas, es necesario emplear esquemas de codificaci\u00f3n de canal para reducir los errores de transmisi\u00f3n. Adem\u00e1s, se pueden utilizar varios esquemas de codificaci\u00f3n de la fuente para \"comprimir\" los datos en menos bits, lo que aumenta la velocidad de transmisi\u00f3n de la informaci\u00f3n sin aumentar la tasa de bits.", "subsections": []}, {"name": "Tecnolog\u00edas en desarrollo para aumentar velocidades de transmisi\u00f3n de datos", "text": "A principios del siglo\u00a0XXI hay varias \u00e1reas de investigaci\u00f3n en curso y tecnolog\u00edas emergentes destinadas a aumentar las tasas de transmisi\u00f3n y mejorar la eficiencia de los sistemas de comunicaci\u00f3n. Estas \u00e1reas de investigaci\u00f3n y tecnolog\u00edas est\u00e1n empujando los l\u00edmites de los sistemas de comunicaci\u00f3n actuales, con el objetivo de aumentar significativamente las tasas de baud y las capacidades generales de transmisi\u00f3n de datos. Involucran avances en t\u00e9cnicas de modulaci\u00f3n, fibra \u00f3ptica, nuevas bandas de frecuencia, arquitectura de red y tecnolog\u00edas cu\u00e1nticas. Mantenerse al tanto de estos desarrollos puede proporcionar informaci\u00f3n sobre las capacidades futuras de los sistemas de comunicaci\u00f3n.\nT\u00e9cnicas de Modulaci\u00f3n Avanzadas\nLa investigaci\u00f3n se centra en desarrollar esquemas de modulaci\u00f3n m\u00e1s eficientes, como la Modulaci\u00f3n por Amplitud en Cuadratura (QAM) de orden superior y la Multiplexi\u00f3n por Divisi\u00f3n de Frecuencia Ortogonal (OFDM). Estas t\u00e9cnicas aumentan la cantidad de datos transmitidos por baud al representar m\u00faltiples bits por s\u00edmbolo. Con esquemas de modulaci\u00f3n avanzados como 256-QAM o 1024-QAM, las tasas de baud pueden ser muy altas. Por ejemplo, en sistemas de fibra \u00f3ptica de alta velocidad, se han demostrado tasas de baud de hasta 100 GHz, donde cada baud puede transportar m\u00faltiples bits debido a la modulaci\u00f3n de alto orden.[12]\u200b \nTecnolog\u00edas de Fibra \u00d3ptica[13]\u200b\nMultiplexi\u00f3n por Divisi\u00f3n de Longitud de Onda (DWDM): DWDM permite enviar m\u00faltiples flujos de datos simult\u00e1neamente a trav\u00e9s de una sola fibra \u00f3ptica utilizando diferentes longitudes de onda (canales). Esto multiplica efectivamente la capacidad de los sistemas de fibra \u00f3ptica. Con las tecnolog\u00edas actuales, cada longitud de onda puede manejar tasas de baud en el rango de 100-400 Gbaud. Combinado con modulaci\u00f3n avanzada, las tasas de datos pueden superar 1 Tbps por fibra.\nTecnolog\u00edas de Peine de Frecuencia \u00d3ptica: Se est\u00e1n explorando para aumentar a\u00fan m\u00e1s el n\u00famero de canales y el ancho de banda en las comunicaciones \u00f3pticas. Se exploran tasas de baud de hasta varios terahercios (THz) utilizando peines de frecuencia \u00f3ptica. Por ejemplo, los sistemas experimentales han alcanzado tasas de baud en el rango de 1 THz.  \nComunicaci\u00f3n en Terahercios\nBanda de Terahercios (THz): La investigaci\u00f3n en comunicaci\u00f3n THz busca utilizar el espectro de frecuencias entre microondas e infrarrojo, lo que tiene el potencial de proporcionar tasas de datos extremadamente altas. La comunicaci\u00f3n THz podr\u00eda ofrecer anchos de banda y tasas de transmisi\u00f3n significativamente mayores en comparaci\u00f3n con las tecnolog\u00edas actuales. La investigaci\u00f3n en comunicaci\u00f3n THz est\u00e1 orientada a tasas de baud en el rango de cientos de gigahercios a terahercios. Los sistemas experimentales han demostrado tasas de baud de hasta 1 THz.\nTecnolog\u00edas 5G y M\u00e1s All\u00e1 (6G)\nRedes 5G: El 5G introduce nuevas tecnolog\u00edas como MIMO Masivo (Multiple Input Multiple Output) y formaci\u00f3n de haces avanzada que mejoran las tasas de datos y la eficiencia. Para los sistemas 5G utilizando MIMO avanzado y formaci\u00f3n de haces, las tasas de baud pueden alcanzar hasta 100 GHz en algunas aplicaciones de alta velocidad. Sin embargo, la tasa de datos real depende del esquema de modulaci\u00f3n y las condiciones del canal.\nInvestigaci\u00f3n en 6G: La investigaci\u00f3n en 6G est\u00e1 explorando bandas de frecuencia a\u00fan m\u00e1s altas (como sub-terahercios) y tecnolog\u00edas avanzadas como la formaci\u00f3n de haces hologr\u00e1fica y superficies inteligentes para impulsar a\u00fan m\u00e1s las tasas de transmisi\u00f3n de datos. Las tecnolog\u00edas 6G est\u00e1n explorando tasas de baud de hasta varios terahercios. La investigaci\u00f3n experimental ha demostrado tasas de baud en el rango de 1-10 THz, pero la implementaci\u00f3n generalizada a\u00fan est\u00e1 a unos a\u00f1os de distancia.\nComunicaci\u00f3n Cu\u00e1ntica\nDistribuci\u00f3n de Claves Cu\u00e1nticas (QKD): Esta tecnolog\u00eda proporciona canales de comunicaci\u00f3n seguros con tasas de transmisi\u00f3n potencialmente altas. La investigaci\u00f3n en comunicaci\u00f3n cu\u00e1ntica est\u00e1 explorando formas de aumentar las tasas de datos y la distancia. Los sistemas experimentales utilizando entrelazamiento cu\u00e1ntico y fot\u00f3nica han logrado altas tasas de datos, con tasas de baud potenciales en el rango de gigahercios para sistemas pr\u00e1cticos.\nTecnolog\u00edas MIMO (Multiple Input Multiple Output)[14]\u200b\nMIMO Masivo: Los avances en MIMO masivo implican el uso de un gran n\u00famero de antenas para mejorar la eficiencia espectral y aumentar las tasas de transmisi\u00f3n. Esta tecnolog\u00eda es un componente clave del 5G y se est\u00e1 desarrollando a\u00fan m\u00e1s para redes futuras. Con los sistemas MIMO del 5G, las tasas de baud pueden alcanzar hasta 100 GHz, con posibles aumentos futuros a medida que se desarrollan m\u00e1s antenas y t\u00e9cnicas avanzadas de formaci\u00f3n de haces.\nCodificaci\u00f3n de Red\nT\u00e9cnicas de Codificaci\u00f3n de Red: Estas t\u00e9cnicas implican codificar datos a trav\u00e9s de m\u00faltiples rutas de red para aumentar el rendimiento y la eficiencia. La investigaci\u00f3n est\u00e1 en curso para mejorar la implementaci\u00f3n y efectividad de la codificaci\u00f3n de red en diversos escenarios de comunicaci\u00f3n.\nC\u00f3digos de Correcci\u00f3n de Errores Avanzados:\nCorrecci\u00f3n y Detecci\u00f3n de Errores: El desarrollo de c\u00f3digos de correcci\u00f3n de errores m\u00e1s eficientes, como los c\u00f3digos de Paridad de Baja Densidad (LDPC) y los c\u00f3digos Turbo, puede mejorar la fiabilidad y la tasa de datos efectiva de los sistemas de comunicaci\u00f3n.[12]\u200b\nT\u00e9cnicas de Procesamiento de Se\u00f1ales:\nProcesamiento de Se\u00f1ales Avanzado: T\u00e9cnicas como la filtraci\u00f3n adaptativa, la ecualizaci\u00f3n y el procesamiento no lineal se est\u00e1n investigando para mejorar el rendimiento de los sistemas de comunicaci\u00f3n y aumentar las tasas efectivas de baud. Las t\u00e9cnicas avanzadas de procesamiento de se\u00f1ales mejoran la tasa de baud efectiva al mejorar la integridad de la se\u00f1al y reducir el ruido. Las tasas de baud en sistemas pr\u00e1cticos pueden alcanzar hasta 100 GHz o m\u00e1s, dependiendo de la tecnolog\u00eda espec\u00edfica y la aplicaci\u00f3n.\nComunicaci\u00f3n Satelital y Espacial\nSat\u00e9lites en \u00d3rbita Baja (LEO): Se est\u00e1n desarrollando redes de sat\u00e9lites LEO para proporcionar cobertura global de internet de alta velocidad, con investigaciones en curso para mejorar las tasas de datos y reducir la latencia.", "subsections": []}, {"name": "Ejemplos", "text": "En el caso de las m\u00e1quinas teletipo, todav\u00eda en uso en algunos medios, se dec\u00eda que la velocidad de transmisi\u00f3n era normalmente de 50\u00a0baudios. En este caso, como los eventos eran simples cambios de voltaje 1 --> (+), 0 --> (\u2013), cada evento representaba un solo bit o impulso elemental, y su velocidad de transmisi\u00f3n en bits por segundo coincid\u00eda con la velocidad en baudios.\nSin embargo, en los m\u00f3dems que utilizan diversos niveles de codificaci\u00f3n, por ejemplo mediante modulaci\u00f3n de fase, cada evento puede representar m\u00e1s de un bit, con lo cual ya no coinciden bits por segundo y baudios.", "subsections": []}, {"name": "Referencias", "text": "\u2191 Tanenbaum, Andrew S. (enero de 2002). \u00ab2.5 La red telef\u00f3nica p\u00fablica conmutada\u00bb. Redes de computadoras. Pearson. ISBN\u00a0970-26-0162-2.\u00a0\n\u2191 a b William Stallings. Data and Computer Communications (2017) 768 pag, ISBN: 978-0134444284\n\u2191  Rodger E. Ziemer, William H. Tranter. Principles of Communications: Systems, Modulation, and Noise. (2008) 704 pag. ISBN: 978-0471457222\n\u2191 John G. Proakis, Masoud Salehi. Digital Communications (2014)  1072 pag. ISBN: 978-0073380647\n\u2191 Journal t\u00e9l\u00e9graphique \u00c9diteur\u00a0: [s.n.] (Berne) Date d'\u00e9dition\u00a0: 1934-05 gallica.bnf.fr/ark:/12148/bpt6k5660237t/f16.item\n\u2191 Journal t\u00e9l\u00e9graphique \u00c9diteur\u00a0: [s.n.] (Berne) Date d'\u00e9dition\u00a0: 1929-07 gallica.bnf.fr/ark:/12148/bpt6k5573015h/f6.item\n\u2191 Journal t\u00e9l\u00e9graphique \u00c9diteur\u00a0: [s.n.] (Berne) Date d'\u00e9dition\u00a0: 1930-10 gallica.bnf.fr/ark:/12148/bpt6k5573081h/f3.item\n\u2191 Banks, Michael A. (1990). \u00abBITS, BAUD RATE, AND BPS Taking the Mystery Out of Modem Speeds\u00bb. Brady Books/Simon & Schuster. Consultado el 17 de septiembre de 2014.\u00a0\n\u2191 D. A. Bell (1962). Information Theory and its Engineering Applications (3rd edici\u00f3n). New York: Pitman. OCLC\u00a01626214.\u00a0\n\u2191 a b c Curt Franklin. \u00abHow Cable Modems Work\u00bb. HowStuffWorks. Consultado el 28 de agosto de 2010.\u00a0\n\u2191 Andrew Brandt (1999). \u00abHow It Works: Cable Modems\u00bb. PC World. Archivado desde el original el 3 de noviembre de 2011. Consultado el 28 de agosto de 2010.\u00a0\n\u2191 a b John G. Proakis and Masoud Salehi. Digital Communications (2014) 1072 pag. ISBN: 978-0073380647\n\u2191 John M. Senior. Optical Fiber Communications (2020) 608 pag. ISBN: 978-0133948996\n\u2191 Herbert Taub, Donald L. Schilling. Principles of Communication Systems (2011) 496 pag. \nISBN: 978-0073375667", "subsections": []}, {"name": "Bibliograf\u00eda", "text": "Karl-Dirk Kammeyer: Nachrichten\u00fcbertragung. 4. Auflage. Vieweg + Teubner, 2008, ISBN 978-3-8351-0179-1.\nBruce Carlson. Communication Systems, Mcgraw Hill Higher Education; 5th Edition (January 1, 2009), 768 pag. ISBN 0071263322, ISBN 978-0071263320\nLouis Frenzel. Principles of Electronic Communication Systems.  McGraw Hill; 4th edition (February 9, 2015) 944 pag. ISBN 0073373850, ISBN 978-0073373850", "subsections": []}, {"name": "Enlaces externos", "text": "Martin, Nicolas (January 2000). \u00abOn the origins of serial communications and data encoding\u00bb. dBulletin, the dBASE Developers Bulletin (7). Consultado el 4 de enero de 2007.\u00a0\nFrenzel, Lou (27 de abril de 2012). \u00abWhat's The Difference Between Bit Rate And baud?\u00bb. Electronic Design Magazine.\u00a0", "subsections": []}]}
{"url": "https://es.wikipedia.org/wiki/CPU", "title": "Unidad central de procesamiento", "summary": "La unidad central de procesamiento (conocida por las siglas CPU, del ingl\u00e9s Central Processing Unit) o procesador es un componente del hardware dentro de un ordenador, tel\u00e9fonos inteligentes, y otros dispositivos programables.\nSu funci\u00f3n es interpretar las instrucciones de un programa inform\u00e1tico mediante la realizaci\u00f3n de las operaciones b\u00e1sicas aritm\u00e9ticas, l\u00f3gicas, y externas (procedentes de la unidad de entrada/salida). Su dise\u00f1o y su avance ha variado notablemente desde su creaci\u00f3n, aumentando su eficiencia y potencia y reduciendo el consumo de energ\u00eda y el coste.\nUn ordenador puede contener m\u00e1s de una CPU (multiprocesamiento). En la actualidad, los microprocesadores est\u00e1n constituidos por un \u00fanico circuito integrado (chip) aunque existen los procesadores multin\u00facleo (varias CPU en un solo circuito integrado). Un circuito integrado que contiene una CPU tambi\u00e9n puede contener los dispositivos perif\u00e9ricos y otros componentes de un sistema inform\u00e1tico; similar a un microcontrolador (menos potente en RAM) se le denomina sistema en un chip (SoC).\nLos componentes de la CPU son:\nUnidad aritm\u00e9tico l\u00f3gica o unidad de c\u00e1lculo (del ingl\u00e9s: Arithmetic Logic Unit o ALU): realiza operaciones aritm\u00e9ticas y l\u00f3gicas.[1]\u200b\nUnidad de control (CU): dirige el tr\u00e1fico de informaci\u00f3n entre los registros de la CPU y conecta con la ALU las instrucciones extra\u00eddas de la memoria.\nRegistros internos: no accesibles (de instrucci\u00f3n, de bus de datos y bus de direcci\u00f3n) y accesibles de uso espec\u00edfico (contador programa, puntero pila, acumulador, flags, etc.) o de uso general.", "sections": [{"name": "Historia", "text": "Art\u00edculo principal:\nLos primeros ordenadores, como el ENIAC, ten\u00edan que recablearse f\u00edsicamente para realizar diferentes tareas, lo que hizo que estas m\u00e1quinas se denominaran \"ordenadores de programa fijo\". Dado que el t\u00e9rmino \"CPU\" generalmente se define como un dispositivo para la ejecuci\u00f3n de software (programa inform\u00e1tico), los primeros dispositivos que con raz\u00f3n podr\u00edamos llamar CPU vinieron con el advenimiento de la ordenador de programa almacenado.\nLa idea de un ordenador con programa almacenado ya estaba presente en el dise\u00f1o de John Presper Eckert y en el ENIAC de John William Mauchly, pero esta caracter\u00edstica se omiti\u00f3 inicialmente para que el aparato pudiera estar listo antes. El 30 de junio de 1945, antes de que se construyera la ENIAC, el matem\u00e1tico John von Neumann distribuy\u00f3 el trabajo titulado First Draft of a Report on the EDVAC (Primer Borrador de un Informe sobre el EDVAC). Fue el esbozo de un ordenador de programa almacenado, que se termin\u00f3 en agosto de 1949.[2]\u200b El EDVAC se dise\u00f1\u00f3 para realizar un cierto n\u00famero de instrucciones (u operaciones) de varios tipos. Significativamente, los programas escritos para el EDVAC se crearon para almacenarse en la memoria de alta velocidad del ordenador y no para que los especificara su cableado f\u00edsico. Esto permiti\u00f3 superar una grave limitaci\u00f3n del ENIAC, que era el tiempo y el esfuerzo necesarios para volver a configurar el equipo para realizar una nueva tarea. Con el dise\u00f1o de von Neumann, el programa (o software) que corr\u00eda en el EDVAC podr\u00eda cambiarse simplemente cambiando el contenido de la memoria. Sin embargo, el EDVAC no fue el primer ordenador de programa almacenado: la M\u00e1quina Experimental de Peque\u00f1a Escala de M\u00e1nchester, un peque\u00f1o prototipo de ordenador de programa almacenado, ejecut\u00f3 su primer programa el 21 de junio de 1948.[3]\u200b Su sucesor, el Manchester Mark I, ejecut\u00f3 su primer programa en la noche del 16 al 17 de junio de 1949.\nLas primeras CPU se dise\u00f1aron a medida como parte de un ordenador m\u00e1s grande, generalmente un ordenador \u00fanico en su especie. Sin embargo, este m\u00e9todo de dise\u00f1ar las CPU a medida, para una aplicaci\u00f3n particular, ha desaparecido en gran parte y se ha sustituido por el desarrollo de clases de procesadores baratos y estandarizados adaptados para uno o varios prop\u00f3sitos. Esta tendencia de estandarizaci\u00f3n comenz\u00f3 generalmente en la era de los transistores discretos, los ordenador centrales, y los microprocesadoress y se aceler\u00f3 r\u00e1pidamente con la popularizaci\u00f3n del circuito integrado (IC). Este ha permitido que se dise\u00f1en y se fabriquen CPU m\u00e1s complejas en espacios peque\u00f1os, del orden de nan\u00f3metros. Por la miniaturizaci\u00f3n y la estandarizaci\u00f3n de las CPU, ha aumentado la presencia de estos dispositivos digitales en la vida moderna mucho m\u00e1s all\u00e1 de las aplicaciones limitadas de m\u00e1quinas de computaci\u00f3n dedicadas. Los microprocesadores modernos aparecen en todo, desde autom\u00f3viles hasta tel\u00e9fonos m\u00f3viles (celulares) y juguetes de ni\u00f1os.\nSi bien von Neumann ha sido muchas veces acreditado por el dise\u00f1o del ordenador con programa almacenado debido a su dise\u00f1o del EDVAC, otros antes que \u00e9l, como Konrad Zuse, hab\u00edan propuesto y aplicado ideas similares. La denominada arquitectura Harvard del Harvard Mark I, que se complet\u00f3 antes de EDVAC, tambi\u00e9n utiliz\u00f3 un dise\u00f1o de programa almacenado usando cinta de papel perforada en vez de memoria electr\u00f3nica. La diferencia clave entre las arquitecturas de von Neumann y la de Harvard es que la \u00faltima separa, dentro del almacenamiento, el tratamiento de instrucciones de la CPU y los datos, mientras que el primero utiliza el mismo espacio de memoria para ambos. La mayor\u00eda de los CPU modernos son de dise\u00f1o von Neumann, pero las CPU con arquitectura Harvard se ven, sobre todo, en aplicaciones embebidas; por ejemplo, los microcontroladores Atmel AVR son procesadores de arquitectura Harvard.\nLos rel\u00e9s el\u00e9ctricos y los tubos de vac\u00edo (v\u00e1lvulas termoi\u00f3nicas) se usaban com\u00fanmente como elementos de conmutaci\u00f3n; un ordenador \u00fatil requer\u00eda miles o decenas de miles de dispositivos de conmutaci\u00f3n. La velocidad global de un sistema depende de la velocidad de los conmutadores. Los ordenadores de tubo, como el EDVAC, sol\u00edan tener un promedio de ocho horas entre fallos, mientras que los ordenadores de rel\u00e9s (anteriores y m\u00e1s lentos), como el Harvard Mark I, fallaban muy raramente.[4]\u200b Al final, las CPU basadas en tubo llegaron a ser dominantes porque las significativas ventajas de velocidad producidas generalmente pesaban m\u00e1s que los problemas de fiabilidad. La mayor parte de estas tempranas CPU s\u00edncronas corr\u00edan en frecuencias de reloj bajas comparadas con los modernos dise\u00f1os microelectr\u00f3nicos. Eran muy comunes en este tiempo las frecuencias de la se\u00f1al del reloj con un rango desde 100 kHz hasta 4 MHz, limitado en gran parte por la velocidad de los dispositivos de conmutaci\u00f3n con los que se construyeron.", "subsections": [{"name": "CPU de transistores y de circuitos integrados discretos", "text": "La complejidad del dise\u00f1o de las CPU aument\u00f3 junto con la facilidad de la construcci\u00f3n de dispositivos electr\u00f3nicos m\u00e1s peque\u00f1os y fiables. La primera de esas mejoras vino con el advenimiento del transistor. Las CPU transistorizadas durante los a\u00f1os 1950 y los a\u00f1os 1960 no tuvieron que construirse con elementos de conmutaci\u00f3n abultados, no fiables y fr\u00e1giles, como los tubos de vac\u00edo y los rel\u00e9s el\u00e9ctricos. Con esta mejora, se construyeron CPU m\u00e1s complejas y m\u00e1s fiables sobre una o varias tarjetas de circuito impreso que conten\u00edan componentes discretos (individuales).\nDurante este per\u00edodo, gan\u00f3 popularidad un m\u00e9todo de fabricar muchos transistores en un espacio reducido. El circuito integrado (IC) permiti\u00f3 fabricar una gran cantidad de transistores en una simple oblea basada en semiconductor o \u00abchip\u00bb. Al principio, solamente se miniaturizaron en IC circuitos digitales muy b\u00e1sicos, no especializados, como las puertas NOR. Las CPU basadas en estos IC de \"bloques de construcci\u00f3n\" generalmente denominan dispositivos de peque\u00f1a escala de integraci\u00f3n \"small-scale integration\" (SSI). Normalmente los circuitos integrados SSI, como los usados en el computador gu\u00eda del Apolo (Apollo Guidance Computer), conten\u00edan transistores que se contaban en n\u00fameros de m\u00faltiplos de diez. Construir una CPU completa usando IC SSI requer\u00eda miles de chips individuales, pero a\u00fan consum\u00eda mucho menos espacio y energ\u00eda que los dise\u00f1os anteriores de transistores discretos. A medida que la tecnolog\u00eda microelectr\u00f3nica avanz\u00f3, en los circuitos integrados se fue colocando un n\u00famero creciente de transistores, disminuyendo as\u00ed la cantidad de circuitos integrados individuales necesarios para una CPU completa. Los circuitos integrados MSI y LSI (de mediana y gran escala de integraci\u00f3n) aumentaron el n\u00famero de transistores a cientos y luego a miles.\nEn 1964, IBM introdujo su arquitectura de computador System/360, que se us\u00f3 en una serie de ordenadores que pod\u00edan ejecutar los mismos programas con velocidades y desempe\u00f1os diferentes. Esto fue significativo en un tiempo en el que la mayor\u00eda de los ordenadores electr\u00f3nicos eran incompatibles entre s\u00ed, incluso los hechas por un mismo fabricante. Para facilitar esta mejora, IBM utiliz\u00f3 el concepto de microprograma, a menudo llamado \u00abmicroc\u00f3digo\u00bb, ampliamente usado a\u00fan en las CPU modernas.[5]\u200b La arquitectura System/360 era tan popular que domin\u00f3 el mercado del mainframe durante las siguientes d\u00e9cadas y dej\u00f3 una herencia que todav\u00eda perdura en los ordenadores modernos, como el IBM zSeries. En el mismo a\u00f1o 1964, Digital Equipment Corporation (DEC) introdujo otro ordenador que fue muy influyente, dirigido a los mercados cient\u00edficos y de investigaci\u00f3n: el PDP-8. DEC introdujo m\u00e1s adelante la muy popular l\u00ednea del PDP-11, que originalmente se construy\u00f3 con IC SSI pero se implement\u00f3 con componentes LSI cuando se convirtieron en pr\u00e1cticos. En fuerte contraste con sus precursores hechos con tecnolog\u00edas SSI y MSI, la primera implementaci\u00f3n LSI del PDP-11 conten\u00eda una CPU compuesta solamente por cuatro circuitos integrados LSI.[6]\u200b\nLos ordenadores basados en transistores ten\u00edan varias ventajas frente a sus predecesores. Aparte de una creciente fiabilidad y un menor consumo de energ\u00eda, los transistores tambi\u00e9n permit\u00edan que la CPU operara a velocidades mucho m\u00e1s altas debido al corto tiempo de conmutaci\u00f3n de un transistor en comparaci\u00f3n con un tubo o un rel\u00e9. Gracias tanto a esta creciente fiabilidad como al enorme incremento de velocidad de los elementos de conmutaci\u00f3n, que por este tiempo eran casi exclusivamente transistores, se fueron alcanzando frecuencias de reloj de la CPU de decenas de megahercios. Adem\u00e1s, mientras se usaban com\u00fanmente las CPU de transistores discretos y de circuitos integrados, comenzaron a aparecer nuevos dise\u00f1os de alto rendimiento, como procesadores vectoriales SIMD (single instruction multiple data \u2013 instrucci\u00f3n \u00fanica, datos m\u00faltiples). Estos primeros dise\u00f1os experimentales dieron lugar m\u00e1s adelante a la era de los superordenadores especializados, como los hechos por la Cray Inc."}, {"name": "Microprocesadores", "text": "En la d\u00e9cada de 1970 los inventos fundamentales de Federico Faggin (ICs Silicon Gate MOS con puertas autoalineadas junto con su nueva metodolog\u00eda de dise\u00f1o de l\u00f3gica aleatoria) cambi\u00f3 el dise\u00f1o y la implementaci\u00f3n de las CPU para siempre. Desde la introducci\u00f3n del primer microprocesador comercialmente disponible, el Intel 4004, en 1970 y del primer microprocesador ampliamente usado, el Intel 8080, en 1974 esta clase de CPU ha desplazado casi totalmente el resto de los m\u00e9todos de implementaci\u00f3n de la Unidad Central de Procesamiento. Los fabricantes de mainframes y de miniordenadores de ese tiempo lanzaron programas de desarrollo de IC propietarios para actualizar sus arquitecturas de ordenadores m\u00e1s viejas y producir microprocesadores con conjuntos de instrucciones que eran retrocompatibles con sus hardwares y sus softwares m\u00e1s viejos. Combinado con el advenimiento y el vasto \u00e9xito del ahora ubicuo ordenador personal, el t\u00e9rmino \"CPU\" se aplica ahora casi exclusivamente a los microprocesadores.\nLas generaciones previas de CPU se implementaron como componentes discretos y numerosos circuitos integrados de peque\u00f1a escala de integraci\u00f3n en una o m\u00e1s tarjetas de circuitos. Por otro lado, los microprocesadores son CPU fabricadas con un n\u00famero muy peque\u00f1o de IC; normalmente solo uno. El tama\u00f1o m\u00e1s peque\u00f1o de la CPU, como resultado de estar implementado en una simple pastilla, significa tiempos de conmutaci\u00f3n m\u00e1s peque\u00f1os debido a factores f\u00edsicos como la reducci\u00f3n de la capacitancia par\u00e1sita de las puertas. Esto ha permitido que los microprocesadores s\u00edncronos tengan tiempos de reloj con un rango de decenas de megahercios a varios gigahercios. Adicionalmente, como ha aumentado la capacidad de construir transistores muy peque\u00f1os en un circuito integrado, la complejidad y el n\u00famero de transistores en una simple CPU tambi\u00e9n se ha incrementado enormemente. Esta tendencia ampliamente observada se describe por la ley de Moore, que ha venido demostrando ser una predicci\u00f3n bastante exacta del crecimiento de la complejidad de los CPUs y otros IC.[7]\u200b Mientras que, en los pasados sesenta a\u00f1os, la complejidad, el tama\u00f1o, la construcci\u00f3n y la forma general de las CPUs han cambiado dr\u00e1sticamente, es notable que el dise\u00f1o y el funcionamiento b\u00e1sico no ha cambiado demasiado. Casi todas las CPU comunes de hoy en d\u00eda se pueden describir con precisi\u00f3n como m\u00e1quinas de programa almacenado de von Neumann. A medida que la ya mencionada ley del Moore contin\u00faa cumpli\u00e9ndose,[7]\u200b se han presentado preocupaciones sobre los l\u00edmites de la tecnolog\u00eda de transistor del circuito integrado. La miniaturizaci\u00f3n extrema de puertas electr\u00f3nicas est\u00e1 causando los efectos de fen\u00f3menos que se vuelven mucho m\u00e1s significativos, como la electromigraci\u00f3n y el subumbral de p\u00e9rdida. Estas nuevas preocupaciones est\u00e1n entre los muchos factores que hacen a los investigadores estudiar nuevos m\u00e9todos de computaci\u00f3n, como la computaci\u00f3n cu\u00e1ntica, y ampliar el uso del paralelismo y de otros m\u00e9todos que extienden la utilidad del modelo cl\u00e1sico de von Neumann."}]}, {"name": "Funcionamiento", "text": "La funci\u00f3n fundamental de la mayor\u00eda de las CPU es ejecutar una secuencia de instrucciones almacenadas llamadas \u00abprograma\u00bb. El programa est\u00e1 representado por una serie de n\u00fameros que se mantienen en una cierta clase de memoria de ordenador. Hay cuatro pasos que casi todas las CPU de arquitectura de von Neumann usan en su operaci\u00f3n: fetch, decode, execute, y writeback, (leer, decodificar, ejecutar y escribir).", "subsections": [{"name": "Fetch", "text": "El primer paso, leer, implica recuperar una instrucci\u00f3n (que est\u00e1 representada por un n\u00famero o una secuencia de n\u00fameros) de la memoria de programa. La localizaci\u00f3n en la memoria del programa queda determinada por un contador de programa (PC), que almacena un n\u00famero que identifica la direcci\u00f3n de la siguiente instrucci\u00f3n que se debe buscar. Despu\u00e9s de que se lee una instrucci\u00f3n, el PC se incrementa en la longitud de la instrucci\u00f3n en t\u00e9rminos de unidades de memoria, de modo que contendr\u00e1 la direcci\u00f3n de la siguiente instrucci\u00f3n en la secuencia. Frecuentemente, la instrucci\u00f3n a leerse debe recuperarse de la memoria, relativamente lenta, lo cual detiene la CPU mientras espera a que se devuelva la instrucci\u00f3n. Este problema se trata en gran medida en los procesadores modernos por los cach\u00e9s y las arquitecturas pipeline (ver abajo)."}, {"name": "Decode", "text": "En el paso de decodificaci\u00f3n, la instrucci\u00f3n se divide en partes que tienen significado para otras unidades de la CPU. La manera en que el valor de la instrucci\u00f3n num\u00e9rica se interpreta est\u00e1 definida por la arquitectura del conjunto de instrucciones (el ISA) de la CPU. A menudo, un grupo de n\u00fameros en la instrucci\u00f3n, llamados opcode, indica qu\u00e9 operaci\u00f3n realizar. Las partes restantes del n\u00famero normalmente proporcionan informaci\u00f3n requerida para esa instrucci\u00f3n como, por ejemplo, los operandos para una operaci\u00f3n de adici\u00f3n. Tales operandos se pueden dar como un valor constante (llamado valor inmediato) o como un lugar para localizar un valor, que, seg\u00fan lo determinado por alg\u00fan modo de direcci\u00f3n, puede ser un registro o una direcci\u00f3n de memoria. En dise\u00f1os m\u00e1s viejos las unidades del CPU responsables de decodificar la instrucci\u00f3n eran dispositivos de hardware fijos. Sin embargo, en CPUs e ISAs m\u00e1s abstractos y complicados, frecuentemente se usa un microprograma para ayudar a traducir instrucciones en varias se\u00f1ales de configuraci\u00f3n para la CPU. Este microprograma a veces se puede reescribir de tal manera que puede modificarse para cambiar la manera en que la CPU decodifica instrucciones incluso despu\u00e9s de que se haya fabricado."}, {"name": "Execute", "text": "Despu\u00e9s de los pasos de lectura y decodificaci\u00f3n, se lleva a cabo el paso de la ejecuci\u00f3n de la instrucci\u00f3n. Durante este paso, varias unidades de la CPU se conectan de tal manera que pueden realizar la operaci\u00f3n deseada. Si, por ejemplo, se solicit\u00f3 una operaci\u00f3n de adici\u00f3n, una unidad aritm\u00e9tico l\u00f3gica (ALU) se conectar\u00e1 a un conjunto de entradas y un conjunto de salidas. Las entradas proporcionan los n\u00fameros a ser sumados, y las salidas contendr\u00e1n la suma final. La ALU contiene la circuiter\u00eda para realizar operaciones simples de aritm\u00e9tica y de l\u00f3gica en las entradas, como adici\u00f3n y operaciones de bits (bitwise). Si la operaci\u00f3n de adici\u00f3n produce un resultado demasiado grande para poder que pueda manejarlo la CPU, tambi\u00e9n puede ajustarse una bandera (flag) de desbordamiento aritm\u00e9tico localizada en un registro de banderas (ver abajo la secci\u00f3n sobre rango de n\u00fameros enteros)."}, {"name": "Writeback", "text": "El paso final, la escritura, simplemente \u00abescribe\u00bb los resultados del paso de ejecuci\u00f3n a una cierta direcci\u00f3n de memoria. Muy a menudo, los resultados se escriben en alg\u00fan registro interno del CPU para acceso r\u00e1pido por las instrucciones siguientes. En otros casos los resultados pueden escribirse en una memoria principal m\u00e1s lenta pero m\u00e1s barata y m\u00e1s grande. Algunos tipos de instrucciones manipulan el contador de programa en lugar de directamente producir datos de resultado. Estas se llaman generalmente \u00absaltos\u00bb (jumps) y facilitan comportamientos como bucles, la ejecuci\u00f3n condicional de programas (con el uso de saltos condicionales) y funciones en programas. Muchas instrucciones tambi\u00e9n cambian el estado de d\u00edgitos en un registro de \u00abbanderas\u00bb. Estas banderas pueden usarse para influenciar c\u00f3mo se comporta un programa, puesto que a menudo indican el resultado de varias operaciones. Por ejemplo, un tipo de instrucci\u00f3n de \"comparaci\u00f3n\" considera dos valores y fija un n\u00famero, en el registro de banderas, de acuerdo a cu\u00e1l es el mayor. Entonces, una instrucci\u00f3n de salto posterior puede usar esta bandera para determinar el flujo del programa.\nDespu\u00e9s de la ejecuci\u00f3n de la instrucci\u00f3n y de la escritura de los datos resultantes, el proceso entero se repite con el siguiente ciclo de instrucci\u00f3n, normalmente leyendo la siguiente instrucci\u00f3n en secuencia debido al valor incrementado en el contador de programa. Si la instrucci\u00f3n completada era un salto, se modifica el contador de programa para contener la direcci\u00f3n de la instrucci\u00f3n a la cual se salt\u00f3, y la ejecuci\u00f3n del programa contin\u00faa normalmente. En CPUs m\u00e1s complejas que la descrita aqu\u00ed, pueden leerse, decodificarse y ejecutarse simult\u00e1neamente m\u00faltiples instrucciones. Esta secci\u00f3n describe normalmente se llama \"entubado RISC cl\u00e1sico\" (Classic RISC pipeline), que de hecho es bastante com\u00fan entre las CPU simples usadas en muchos dispositivos electr\u00f3nicos, a menudo llamadas microcontroladores."}]}, {"name": "Dise\u00f1o e implementaci\u00f3n", "text": "V\u00e9anse tambi\u00e9n:\n y ", "subsections": [{"name": "Rango de enteros", "text": "La manera en la que una CPU representa los n\u00fameros es una opci\u00f3n de dise\u00f1o que afecta a las m\u00e1s b\u00e1sicas formas en que el dispositivo funciona. Algunas de las primeras calculadoras digitales usaron, para representar n\u00fameros internamente, un modelo el\u00e9ctrico del sistema de numeraci\u00f3n decimal com\u00fan (base diez). Otros ordenadores han usado sistemas de numeraci\u00f3n m\u00e1s ex\u00f3ticos como el ternario (base tres). Casi todas las CPU modernas representan los n\u00fameros en forma binaria: cada d\u00edgito se representa por una cierta cantidad f\u00edsica de dos valores, como un voltaje \"alto\" o \"bajo\".\nCon la representaci\u00f3n num\u00e9rica est\u00e1n relacionados el tama\u00f1o y la precisi\u00f3n de los n\u00fameros que una CPU puede representar. En el caso de una CPU binaria, un bit se refiere a una posici\u00f3n significativa en los n\u00fameros con los que trabaja una CPU. El n\u00famero de bits (o de posiciones num\u00e9ricas, o d\u00edgitos) que una CPU usa para representar los n\u00fameros a menudo se llama \"tama\u00f1o de la palabra\", \"ancho de bits\", \"ancho de ruta de datos\", o \"precisi\u00f3n del n\u00famero entero\" cuando se ocupa estrictamente de n\u00fameros enteros (en oposici\u00f3n a n\u00fameros de coma flotante). Este n\u00famero difiere entre las arquitecturas y, a menudo, dentro de diferentes unidades de la misma CPU. Por ejemplo, una CPU de 8 bits maneja un rango de n\u00fameros que pueden representarse con ocho d\u00edgitos binarios, cada uno de los cuales tiene dos valores posibles, y en combinaci\u00f3n los 8 bits tienen 28 o 256 n\u00fameros discretos. En efecto, el tama\u00f1o del n\u00famero entero fija un l\u00edmite de hardware en el rango de n\u00fameros enteros que el software \"corre\" y que la CPU puede usar directamente.\nEl rango del n\u00famero entero tambi\u00e9n puede afectar al n\u00famero de posiciones en memoria que la CPU puede direccionar (localizar). Por ejemplo, si una CPU binaria utiliza 32 bits para representar una direcci\u00f3n de memoria y cada direcci\u00f3n de memoria representa a un octeto (8 bits), la cantidad m\u00e1xima de memoria que la CPU puede direccionar es 232 octetos, es decir, 4 GB. Esta es una vista muy simple del espacio de direcci\u00f3n del CPU y muchos dise\u00f1os modernos usan m\u00e9todos de direcci\u00f3n mucho m\u00e1s complejos como paginaci\u00f3n para localizar m\u00e1s memoria que su rango entero permitir\u00eda con un espacio de direcci\u00f3n plano.\nNiveles m\u00e1s altos del rango de n\u00fameros enteros requieren m\u00e1s estructuras para manejar los d\u00edgitos adicionales y, por lo tanto, m\u00e1s complejidad, tama\u00f1o, uso de energ\u00eda y, generalmente, coste. Por ello, no es del todo infrecuente, ver microcontroladores de 4 y 8 bits usados en aplicaciones modernas, aun cuando est\u00e1n disponibles CPU con un rango mucho m\u00e1s alto (de 16, 32, 64, e incluso 128 bits). Los microcontroladores m\u00e1s simples son generalmente m\u00e1s baratos, usan menos energ\u00eda y, por lo tanto, disipan menos calor. Todo esto pueden ser consideraciones de dise\u00f1o importantes para los dispositivos electr\u00f3nicos. Sin embargo, en aplicaciones del extremo alto, los beneficios producidos por el rango adicional (m\u00e1s a menudo el espacio de direcci\u00f3n adicional) son m\u00e1s significativos y con frecuencia afectan las opciones del dise\u00f1o. Para ganar algunas de las ventajas proporcionadas por las longitudes de bits tanto m\u00e1s bajas, como m\u00e1s altas, muchas CPUs est\u00e1n dise\u00f1adas con anchos de bit diferentes para diferentes unidades del dispositivo. Por ejemplo, el IBM System/370 us\u00f3 una CPU que fue sobre todo de 32 bits, pero us\u00f3 precisi\u00f3n de 128 bits dentro de sus unidades de coma flotante para facilitar mayor exactitud y rango de n\u00fameros de coma flotante.[5]\u200b Muchos dise\u00f1os posteriores de CPU usan una mezcla de ancho de bits similar, especialmente cuando el procesador est\u00e1 dise\u00f1ado para usos de prop\u00f3sito general donde se requiere un equilibrio razonable entre la capacidad de n\u00fameros enteros y de coma flotante."}, {"name": "Frecuencia de reloj", "text": "La mayor\u00eda de las CPU y, de hecho, la mayor\u00eda de los dispositivos de l\u00f3gica secuencial, son de naturaleza s\u00edncrona. Es decir, est\u00e1n dise\u00f1ados y operan en funci\u00f3n de una se\u00f1al de sincronizaci\u00f3n. Esta se\u00f1al, conocida como se\u00f1al de reloj, usualmente toma la forma de una onda cuadrada peri\u00f3dica. Calculando el tiempo m\u00e1ximo en que las se\u00f1ales el\u00e9ctricas pueden moverse en las varias bifurcaciones de los muchos circuitos de una CPU, los dise\u00f1adores pueden seleccionar un per\u00edodo apropiado para la se\u00f1al del reloj.\nEste per\u00edodo debe ser m\u00e1s largo que la cantidad de tiempo que necesita una se\u00f1al para moverse, o propagarse en el peor de los casos. Al fijar el per\u00edodo del reloj a un valor bastante mayor sobre el retardo de la propagaci\u00f3n del peor caso, es posible dise\u00f1ar toda la CPU y la manera en la que mueve los datos alrededor de los \"bordes\" de la subida y bajada de la se\u00f1al del reloj. Esto tiene la ventaja de simplificar la CPU significativamente, tanto en una perspectiva de dise\u00f1o como en una perspectiva de cantidad de componentes. Sin embargo, esto tambi\u00e9n tiene la desventaja que toda la CPU debe esperar a sus elementos m\u00e1s lentos, aun cuando algunas unidades de la misma son mucho m\u00e1s r\u00e1pidas. Esta limitaci\u00f3n se ha compensado en gran parte por varios m\u00e9todos de aumentar el paralelismo de la CPU (ver abajo).\nSin embargo, las mejoras arquitect\u00f3nicas por s\u00ed solas, no solucionan todas las desventajas de CPUs globalmente s\u00edncronas. Por ejemplo, una se\u00f1al de reloj est\u00e1 sujeta a los retardos de cualquier otra se\u00f1al el\u00e9ctrica. Velocidades de reloj m\u00e1s altas en CPUs cada vez m\u00e1s complejas hacen m\u00e1s dif\u00edcil de mantener la se\u00f1al del reloj en fase (sincronizada) a trav\u00e9s de toda la unidad. Esto ha llevado a que muchas CPUs modernas requieran que se les proporcione m\u00faltiples se\u00f1ales de reloj id\u00e9nticas, para evitar retardar una sola se\u00f1al lo suficiente como para hacer a la CPU funcionar incorrectamente. Otro importante problema cuando la velocidad del reloj aumenta dram\u00e1ticamente, es la cantidad de calor que es disipada por la CPU. La se\u00f1al del reloj cambia constantemente, provocando la conmutaci\u00f3n de muchos componentes (cambio de estado) sin importar si est\u00e1n siendo usados en ese momento. En general, un componente que est\u00e1 cambiando de estado, usa m\u00e1s energ\u00eda que un elemento en un estado est\u00e1tico. Por lo tanto, a medida que la velocidad del reloj aumenta, as\u00ed lo hace tambi\u00e9n la disipaci\u00f3n de calor, causando que la CPU requiera soluciones de enfriamiento m\u00e1s efectivas.\nUn m\u00e9todo de tratar la conmutaci\u00f3n de componentes innecesarios se llama el clock gating, que implica apagar la se\u00f1al del reloj a los componentes innecesarios, efectivamente desactiv\u00e1ndolos. Sin embargo, esto es frecuentemente considerado como dif\u00edcil de implementar y por lo tanto no ve uso com\u00fan fuera de dise\u00f1os de muy baja potencia. Un notable dise\u00f1o de CPU tard\u00edo que utiliza una amplia compuerta del reloj para reducir los requisitos de potencia de la consola de videojuegos es la de la Xbox 360 basada en la PowerPC de IBM.[8]\u200b Otro m\u00e9todo de tratar algunos de los problemas de una se\u00f1al global de reloj es la completa remoci\u00f3n de la misma. Mientras que quitar la se\u00f1al global del reloj hace, de muchas maneras, considerablemente m\u00e1s complejo el proceso del dise\u00f1o, en comparaci\u00f3n con dise\u00f1os s\u00edncronos similares, los dise\u00f1os asincr\u00f3nicos (o sin reloj) tienen marcadas ventajas en el consumo de energ\u00eda y la disipaci\u00f3n de calor. Aunque se trate de algo infrecuente, las CPUs completas se han construido sin utilizar una se\u00f1al global de reloj. Dos notables ejemplos de esto son el AMULET, que implementa la arquitectura del ARM, y el MiniMIPS, compatible con el MIPS R3000. En lugar de remover totalmente la se\u00f1al del reloj, algunos dise\u00f1os de CPU permiten que ciertas unidades del dispositivo sean asincr\u00f3nicas, como por ejemplo, usando ALU en conjunci\u00f3n con pipelining superescalar para alcanzar algunas ganancias en el desempe\u00f1o aritm\u00e9tico. Mientras que no est\u00e9 completamente claro si los dise\u00f1os totalmente asincr\u00f3nicos pueden desempe\u00f1arse a un nivel comparable o mejor que sus contrapartes s\u00edncronas, es evidente que por lo menos sobresalen en las operaciones matem\u00e1ticas m\u00e1s simples. Esto, combinado con sus excelentes caracter\u00edsticas de consumo de energ\u00eda y disipaci\u00f3n de calor, los hace muy adecuados para sistemas \"embebidos\".[9]\u200b"}, {"name": "Paralelismo", "text": "La descripci\u00f3n de la operaci\u00f3n b\u00e1sica de un CPU ofrecida en la secci\u00f3n anterior describe la forma m\u00e1s simple que puede tomar una CPU. Este tipo de CPU, com\u00fanmente denominado \"subescalar\", opera sobre y ejecuta una sola instrucci\u00f3n con uno o dos datos a la vez.\nEste proceso da lugar a una ineficacia inherente en CPU subescalares. Puesto que solamente una instrucci\u00f3n es ejecutada a la vez, toda la CPU debe esperar a que esa instrucci\u00f3n se complete antes de proceder a la siguiente instrucci\u00f3n. Como resultado, la CPU subescalar queda \"paralizada\" en instrucciones que toman m\u00e1s de un ciclo de reloj para completar su ejecuci\u00f3n. Incluso la adici\u00f3n de una segunda unidad de ejecuci\u00f3n (ver abajo) no mejora mucho el desempe\u00f1o. En lugar de un camino quedando congelado, ahora dos caminos se paralizan y aumenta el n\u00famero de transistores no usados. Este dise\u00f1o, en el que los recursos de ejecuci\u00f3n de la CPU pueden operar con solamente una instrucci\u00f3n a la vez, s\u00f3lo puede, posiblemente, alcanzar el desempe\u00f1o escalar (una instrucci\u00f3n por ciclo de reloj). Sin embargo, el desempe\u00f1o casi siempre es subescalar (menos de una instrucci\u00f3n por ciclo).\nLas tentativas de alcanzar un desempe\u00f1o escalar y mejor han resultado en una variedad de metodolog\u00edas de dise\u00f1o que hacen comportarse a la CPU menos linealmente y m\u00e1s en paralelo. Cuando se refiere al paralelismo en las CPUs, generalmente son usados dos t\u00e9rminos para clasificar estas t\u00e9cnicas de dise\u00f1o.\nEl paralelismo a nivel de instrucci\u00f3n, en ingl\u00e9s instruction level parallelism (ILP), busca aumentar la tasa en la cual las instrucciones son ejecutadas dentro de una CPU, es decir, aumentar la utilizaci\u00f3n de los recursos de ejecuci\u00f3n en la pastilla.\nEl paralelismo a nivel de hilo de ejecuci\u00f3n, en ingl\u00e9s thread level parallelism (TLP), que se propone incrementar el n\u00famero de hilos (efectivamente programas individuales) que una CPU pueda ejecutar simult\u00e1neamente.\nCada metodolog\u00eda se diferencia tanto en las maneras en las que est\u00e1n implementadas, como en la efectividad relativa que producen en el aumento del desempe\u00f1o de la CPU para una aplicaci\u00f3n.\nILP: Segmentaci\u00f3n y arquitectura superescalar\nArt\u00edculos principales:\nUno de los m\u00e9todos m\u00e1s simples para lograr incrementar al paralelismo es comenzar los primeros pasos de leer y decodificar la instrucci\u00f3n antes de que la instrucci\u00f3n anterior haya terminado de ejecutarse. Esta es la forma m\u00e1s simple de una t\u00e9cnica conocida como segmentaci\u00f3n (instruction pipelining en ingl\u00e9s), y es utilizada en casi todas las CPU de prop\u00f3sito general modernos. Al dividir la ruta de ejecuci\u00f3n en etapas discretas, la tuber\u00eda permite que m\u00e1s de una instrucci\u00f3n sea ejecutada en cualquier tiempo. Esta separaci\u00f3n puede ser comparada a una l\u00ednea de ensamblaje, en la cual una instrucci\u00f3n es hecha m\u00e1s completa en cada etapa hasta que sale de la tuber\u00eda de ejecuci\u00f3n y es retirada del mismo.\nSin embargo, la tuber\u00eda introduce la posibilidad de una situaci\u00f3n donde es necesario terminar el resultado de la operaci\u00f3n anterior para completar la operaci\u00f3n siguiente; una condici\u00f3n llamada a menudo como conflicto de dependencia de datos. Para hacer frente a esto, debe ser tomado un cuidado adicional para comprobar estas clases de condiciones, y si esto ocurre, se debe retrasar una porci\u00f3n de la tuber\u00eda de instrucci\u00f3n. Naturalmente, lograr esto requiere circuiter\u00eda adicional, los procesadores entubados son m\u00e1s complejos que los subescalares, pero no mucho. Un procesador entubado puede llegar a ser casi completamente escalar, solamente inhibido por las abruptas paradas de la tuber\u00eda (una instrucci\u00f3n durando m\u00e1s de un ciclo de reloj en una etapa).\nUna mejora adicional sobre la idea del entubado de instrucci\u00f3n (instruction pipelining) condujo al desarrollo de un m\u00e9todo que disminuye incluso m\u00e1s el tiempo ocioso de los componentes de la CPU. Dise\u00f1os que se dice que son superescalares incluyen una larga tuber\u00eda de instrucci\u00f3n y m\u00faltiples unidades de ejecuci\u00f3n id\u00e9nticas.[10]\u200b En una tuber\u00eda superescalar, m\u00faltiples instrucciones son le\u00eddas y pasadas a un despachador, que decide si las instrucciones se pueden o no ejecutar en paralelo (simult\u00e1neamente). De ser as\u00ed, son despachadas a las unidades de ejecuci\u00f3n disponibles, dando por resultado la capacidad para que varias instrucciones sean ejecutadas simult\u00e1neamente. En general, cuanto m\u00e1s instrucciones una CPU superescalar es capaz de despachar simult\u00e1neamente a las unidades de ejecuci\u00f3n en espera, m\u00e1s instrucciones ser\u00e1n completadas en un ciclo dado.\nLa mayor parte de la dificultad en el dise\u00f1o de una arquitectura superescalar de CPU descansa en crear un despachador eficaz. El despachador necesita poder determinar r\u00e1pida y correctamente si las instrucciones pueden ejecutarse en paralelo, tan bien como despacharlas de una manera que mantenga ocupadas tantas unidades de ejecuci\u00f3n como sea posible. Esto requiere que la tuber\u00eda de instrucci\u00f3n sea llenada tan a menudo como sea posible y se incrementa la necesidad, en las arquitecturas superescalares, de cantidades significativas de cach\u00e9 de CPU. Esto tambi\u00e9n crea t\u00e9cnicas para evitar peligros como la predicci\u00f3n de bifurcaci\u00f3n, ejecuci\u00f3n especulativa, y la ejecuci\u00f3n fuera de orden, cruciales para mantener altos niveles de desempe\u00f1o. Tratando de predecir qu\u00e9 rama (o trayectoria) tomar\u00e1 una instrucci\u00f3n condicional, la CPU puede minimizar el n\u00famero de veces que todo el canal debe esperar hasta que se complete una instrucci\u00f3n condicional. Frecuentemente, la ejecuci\u00f3n especulativa proporciona aumentos modestos del desempe\u00f1o al ejecutar porciones de c\u00f3digo que no puede ser necesario despu\u00e9s de completarse una operaci\u00f3n condicional. Fuera de la orden de ejecuci\u00f3n cambia de alg\u00fan modo el orden en que se ejecutan las instrucciones para reducir retardos debido a las dependencias de datos. Tambi\u00e9n en el caso de instrucciones individuales de datos m\u00faltiples \u2014 los procesadores modernos, en caso de que se hayan procesado una gran cantidad de datos del mismo tipo, pueden desactivar partes de la tuber\u00eda de manera que cuando se ejecuta una sola sentencia muchas veces, la CPU salta la captaci\u00f3n y decodifica fases y por lo tanto aumenta considerablemente el rendimiento en ciertas ocasiones, sobre todo en los motores de programas altamente mon\u00f3tonos como el software de creaci\u00f3n de video y procesamiento de fotograf\u00edas.\nEn el caso donde una porci\u00f3n de la CPU es superescalar y una parte no lo es, la parte que no es superescalar sufre en el desempe\u00f1o debido a las paradas de horario. El Intel Pentium original (P5) ten\u00eda dos ALUs superescalares que pod\u00edan aceptar, cada una, una instrucci\u00f3n por ciclo de reloj, pero su FPU no pod\u00eda aceptar una instrucci\u00f3n por ciclo de reloj. As\u00ed el P5 era superescalar en la parte de n\u00fameros enteros pero no era superescalar de n\u00fameros de coma (o punto [decimal]) flotante. El sucesor a la arquitectura del Pentium de Intel, el P6, agreg\u00f3 capacidades superescalares a sus funciones de coma flotante, y por lo tanto produjo un significativo aumento en el desempe\u00f1o de este tipo de instrucciones.\nTanto el dise\u00f1o superescalar como el entubado simple aumentan el ILP de una CPU al permitir a un solo procesador completar la ejecuci\u00f3n de instrucciones en ratios que sobrepasan una instrucci\u00f3n por ciclo (IPC). La mayor\u00eda de los modernos dise\u00f1os de CPU son por lo menos algo superescalares, y en la \u00faltima d\u00e9cada, casi todos los dise\u00f1os de CPU de prop\u00f3sito general son superescalares. En los \u00faltimos a\u00f1os algo del \u00e9nfasis en el dise\u00f1o de computadores de alto ILP se ha movido del hardware de la CPU hacia su interfaz de software, o ISA. La estrategia very long instruction word o VLIW, causa a alg\u00fan ILP a ser impl\u00edcito directamente por el software, reduciendo la cantidad de trabajo que la CPU debe realizar para darle un empuje significativo al ILP y por lo tanto reducir la complejidad del dise\u00f1o.\nParalelismo a nivel de hilos\nOtra estrategia para lograr el rendimiento es ejecutar varios programas o hilos en paralelo. Esta \u00e1rea de investigaci\u00f3n se conoce como computaci\u00f3n paralela. En la taxonom\u00eda de Flynn, esta estrategia se conoce como m\u00faltiples instrucciones de varios datos o MIMD.\nUna tecnolog\u00eda utilizada para este prop\u00f3sito fue el multiprocesamiento (MP). El puntapi\u00e9 inicial de esta tecnolog\u00eda se conoce como multiprocesamiento sim\u00e9trico (SMP), donde un peque\u00f1o n\u00famero de CPU comparten una visi\u00f3n coherente de su sistema de memoria. En este esquema, cada CPU tiene un hardware adicional para mantener una visi\u00f3n constantemente actualizada de la memoria. Para evitar visitas rancias de la memoria, las CPU pueden cooperar en el mismo programa y los programas pueden migrar desde una CPU a otra. Para aumentar el n\u00famero de CPUs que cooperan m\u00e1s all\u00e1 de unas pocas, se introdujeron en 1990, los esquemas tales como el non-uniform memory Access (acceso no uniforme a memoria) (NUMA) y los protocolos de coherencia basados en directorios. Los sistemas SMP se limitan a un peque\u00f1o n\u00famero de CPU mientras que los sistemas NUMA se han construido con miles de procesadores. Inicialmente, el multiprocesamiento se construy\u00f3 usando m\u00faltiples CPUs discretas y tableros para implementar la interconexi\u00f3n entre los procesadores. Cuando los procesadores y su interconexi\u00f3n hayan sido implementadas en un \u00fanico chip de silicio, la tecnolog\u00eda se conoce como un procesador multin\u00facleo.\nPosteriormente, se reconoci\u00f3 que exist\u00eda un paralelismo muy estrecho con un \u00fanico programa. Un \u00fanico programa podr\u00eda tener varios hilos (o funciones) que podr\u00edan ser ejecutadas por separado o en paralelo. Algunos de los primeros ejemplos de esta tecnolog\u00eda implementaba procesamiento de entrada/salida tales como el acceso directo a memoria como un hilo separado del hilo computado. En la d\u00e9cada de 1970, se introdujo un enfoque m\u00e1s general a esta tecnolog\u00eda, cuando se dise\u00f1aron sistemas para ejecutar m\u00faltiples hilos de computaci\u00f3n en paralelo. Esta tecnolog\u00eda se conoce como multihilo (MT).\nEste enfoque se considera m\u00e1s rentable que la del multiprocesamiento, ya que solo se replica un peque\u00f1o n\u00famero de componentes dentro de una CPU para soportar MT en oposici\u00f3n a la totalidad de la CPU en el caso de MP. En MT, las unidades de ejecuci\u00f3n y el sistema de memoria incluyendo los cach\u00e9s son compartidos entre varios hilos. La desventaja de MT es que el soporte de hardware para multihilo es m\u00e1s visible para el software que la de MP y por lo tanto el software supervisor como el de los sistemas operativos tienen que someterse a los cambios m\u00e1s grandes para apoyar MT. Un tipo de MT que se implement\u00f3 es conocido como bloque multihilo, donde se ejecuta un hilo hasta que se paralice esperando que regresen los datos desde la memoria externa. En este esquema, la CPU tendr\u00eda luego que cambiar r\u00e1pidamente a otro hilo que est\u00e1 listo para funcionar, el interruptor muchas veces realiza un ciclo de reloj de la CPU, como la tecnolog\u00eda UltraSPARC. Otro tipo de MT se denomina multihilo simult\u00e1neo, en donde las instrucciones de m\u00faltiples hilos se ejecutan en paralelo dentro de un ciclo de reloj de la CPU.\nParalelismo de datos\nUn menos com\u00fan pero cada vez m\u00e1s importante paradigma de CPU (y de hecho, de computaci\u00f3n en general) trata con vectores. Los procesadores de los que se ha hablado anteriormente son todos referidos como cierto tipo de dispositivo escalar. Como implica su nombre, los procesadores vectoriales se ocupan de m\u00faltiples piezas de datos en el contexto de una instrucci\u00f3n, esto contrasta con los procesadores escalares, que tratan una pieza de dato por cada instrucci\u00f3n. Estos dos esquemas de ocuparse de los datos son generalmente referidos respectivamente como SISD (single instruction, single data) y SIMD (single instruction, multiple data). La gran utilidad en crear CPUs que se ocupen de vectores de datos radica en la optimizaci\u00f3n de tareas que tienden a requerir la misma operaci\u00f3n, por ejemplo, una suma, o un producto escalar, a ser realizado en un gran conjunto de datos. Algunos ejemplos cl\u00e1sicos de este tipo de tareas son las aplicaciones multimedia (im\u00e1genes, v\u00eddeo, y sonido), as\u00ed como muchos tipos de tareas cient\u00edficas y de ingenier\u00eda. Mientras que una CPU escalar debe completar todo el proceso de leer, decodificar, y ejecutar cada instrucci\u00f3n y valor en un conjunto de datos, una CPU vectorial puede realizar una simple operaci\u00f3n en un comparativamente grande conjunto de datos con una sola instrucci\u00f3n. Por supuesto, esto es solamente posible cuando la aplicaci\u00f3n tiende a requerir muchos pasos que apliquen una operaci\u00f3n a un conjunto grande de datos.\nLa mayor\u00eda de las primeras CPU vectoriales, como el Cray-1, se asociaron casi exclusivamente a aplicaciones de investigaci\u00f3n cient\u00edfica y criptograf\u00eda. Sin embargo, a medida que la multimedia se desplaz\u00f3 en gran parte a medios digitales, ha llegado a ser significativa la necesidad de una cierta forma de SIMD en CPUs de prop\u00f3sito general. Poco despu\u00e9s de que comenzara a ser com\u00fan incluir unidades de coma flotante en procesadores de uso general, tambi\u00e9n comenzaron a aparecer especificaciones e implementaciones de unidades de ejecuci\u00f3n SIMD para las CPU de uso general. Algunas de estas primeras especificaciones SIMD, como el MMX de Intel, fueron solamente para n\u00fameros enteros. Esto demostr\u00f3 ser un impedimento significativo para algunos desarrolladores de software, ya que muchas de las aplicaciones que se beneficiaban del SIMD trataban sobre todo con n\u00fameros de coma flotante. Progresivamente, estos primeros dise\u00f1os fueron refinados y rehechos en alguna de las comunes, modernas especificaciones SIMD, que generalmente est\u00e1n asociadas a un ISA. Algunos ejemplos modernos notables son el SSE de Intel y el AltiVec relacionado con el PowerPC (tambi\u00e9n conocido como VMX)."}]}, {"name": "Desempe\u00f1o", "text": "V\u00e9ase tambi\u00e9n:\nEl \"rendimiento\" (performance) o la velocidad de un procesador depende de, entre muchos otros factores, la velocidad del reloj (generalmente dada en m\u00faltiplos de hertz) y las instrucciones por ciclo de reloj (IPC), que juntos son los factores para las instrucciones por segundo (IPS) que la CPU puede rendir.[11]\u200b\nMuchos reportes de valores IPS han representado tasas de ejecuci\u00f3n \"pico\" en secuencias de instrucciones artificiales con pocas ramas, mientras que las cargas de trabajo realistas consisten en una combinaci\u00f3n de instrucciones y de aplicaciones, algunas de las cuales requieren m\u00e1s tiempo para ejecutar que otras. El rendimiento de la jerarqu\u00eda de memoria tambi\u00e9n afecta en gran medida al rendimiento del procesador, un tema muy poco tenido en cuenta en los c\u00e1lculos de MIPS. Debido a estos problemas, para este fin, se han desarrollado varios ex\u00e1menes estandarizados, tales como SPECint muchas veces llamados \"puntos de referencia\" - para tratar de medir el rendimiento real efectivo en aplicaciones de uso cotidiano.\nEl desempe\u00f1o de procesamiento de los ordenadores se incrementa utilizando procesadores multin\u00facleo, que en esencia es conectar dos o m\u00e1s procesadores individuales (llamados n\u00facleos en este sentido) en un solo circuito integrado.[12]\u200b Idealmente, un procesador de doble n\u00facleo ser\u00eda casi dos veces tan potente como un procesador de n\u00facleo \u00fanico. En la pr\u00e1ctica, la ganancia de desempe\u00f1o es mucho menor, solo alrededor del 50%,[13]\u200b debido a la implementaci\u00f3n de algoritmos imperfectos de software.[14]\u200b El aumento del n\u00famero de n\u00facleos en un procesador (es decir, dual-core, quad-core, etc) aumenta la carga de trabajo que se puede manejar. Esto significa que el procesador ahora puede manejar numerosos eventos as\u00edncronos, interrupciones, etc que pueden tomar un \"peaje\" en la CPU (Central Processing Unit) cuando se abruma. Estos n\u00facleos pueden considerarse como diferentes plantas en una planta de procesamiento, con el manejo de cada piso una tarea diferente. En ocasiones, estos n\u00facleos se manejan las mismas tareas que los n\u00facleos adyacentes a ellos si un solo n\u00facleo no es suficiente para manejar la informaci\u00f3n.\nDebido a las capacidades espec\u00edficas de las CPU modernas, como HyperThreading y Uncore, que implican el intercambio de recursos reales de la CPU mientras que el objetivo de una mayor utilizaci\u00f3n, supervisar los niveles de rendimiento y la utilizaci\u00f3n del hardware se fue convirtiendo gradualmente en una tarea m\u00e1s compleja. Como respuesta, algunas CPUs implementan l\u00f3gica de hardware adicional que controla la utilizaci\u00f3n real de las diversas partes de una CPU y proporciona varios contadores accesibles a software; un ejemplo es la tecnolog\u00eda Performance Counter Monitor (\"Monitor de contador de rendimiento\") de Intel.[15]\u200b", "subsections": []}, {"name": "V\u00e9ase tambi\u00e9n", "text": "Accelerated processing unit\nModos de direccionamiento\nComplex instruction set computing (CISC)\nBus (inform\u00e1tica)\nIngenier\u00eda en computaci\u00f3n\nVoltaje del n\u00facleo de la CPU\nZ\u00f3calo de CPU\nRefrigeraci\u00f3n l\u00edquida (inform\u00e1tica)\nProcesador digital de se\u00f1al\nHyperThreading\nMicroprocesador\nProcesador multin\u00facleo\nAnillo de seguridad\nReduced instruction set computing (RISC)", "subsections": []}, {"name": "Referencias", "text": "\u2191 \u00ab\u00bfQu\u00e9 es la unidad central de procesamiento (CPU)?\u00bb. IONOS Digital Guide. Consultado el 11 de noviembre de 2022.\u00a0\n\u2191 First Draft of a Report on the EDVAC (en ingl\u00e9s). Moore School of Electrical Engineering, Universidad de Pennsylvania. 1945. Archivado desde el original el 23 de abril de 2004.\u00a0\n\u2191 Enticknap, Nicholas (Verano de 1998), \u00abComputing's Golden Jubilee\u00bb [Jubileo de Oro de la computaci\u00f3n], Resurrection (en ingl\u00e9s) (The Computer Conservation Society) 20, ISSN\u00a00958-7403, archivado desde el original el 9 de enero de 2012, consultado el 19 de abril de 2008\u00a0.\n\u2191 Weik, Martin H. (1961). A Third Survey of Domestic Electronic Digital Computing Systems (en ingl\u00e9s). Ballistic Research Laboratories.\u00a0\n\u2191 a b Amdahl, G. M., Blaauw, G. A., & Brooks, F. P. Jr. (1964). Architecture of the IBM System/360 (en ingl\u00e9s). IBM Research. Archivado desde el original el 5 de febrero de 2007.\u00a0\n\u2191 Digital Equipment Corporation (noviembre de 1975). \u00abLSI-11 Module Descriptions\u00bb. LSI-11, PDP-11/03 user's manual (en ingl\u00e9s) (2da edici\u00f3n). Maynard, Massachusetts: Digital Equipment Corporation. pp.\u00a04-3. Archivado desde el original el 24 de mayo de 2006.\u00a0\n\u2191 a b Excerpts from A Conversation with Gordon Moore: Moore's Law (PDF) (en ingl\u00e9s). Intel. 2005. Archivado desde el original el 29 de octubre de 2012. Consultado el 25 de julio de 2012.\u00a0\n\u2191 Brown, Jeffery (2005). \u00abApplication-customized CPU design\u00bb (en ingl\u00e9s). IBM developerWorks. Consultado el 17 de diciembre de 2005.\u00a0\n\u2191 Garside, J. D., Furber, S. B., & Chung, S-H (1999). AMULET3 Revealed (en ingl\u00e9s). University of Manchester Computer Science Department. Archivado desde el original el 10 de diciembre de 2005.\u00a0\n\u2191 Huynh, Jack (2003). \u00abThe AMD Athlon XP Processor with 512KB L2 Cache\u00bb (en ingl\u00e9s). University of Illinois\u00a0\u2014 Urbana-Champaign. pp.\u00a06-11. Archivado desde el original el 28 de noviembre de 2007. Consultado el 6 de octubre de 2007.\u00a0\n\u2191 \u00abCPU Frequency\u00bb. CPU World Glossary (en ingl\u00e9s). CPU World. 25 de marzo de 2008. Consultado el 1 de enero de 2010.\u00a0\n\u2191 \u00abWhat is (a) multi-core processor?\u00bb. Data Center Definitions (en ingl\u00e9s). SearchDataCenter.com. 27 de marzo de 2007. Consultado el 1 de enero de 2010.\u00a0\n\u2191 \u00abGu\u00eda para configurar y montar un PC Gaming por piezas\u00bb. Consultado el 9 de mayo de 2018.\u00a0\n\u2191 \u00abQuad Core Vs. Dual Core\u00bb. http://www.buzzle.com/. Archivado desde el original el 25 de julio de 2015. Consultado el 26 de noviembre de 2014.\u00a0\n\u2191 Thomas Willhalm; Roman Dementiev; Patrick Fay (18 de diciembre de 2014). \u00abIntel Performance Counter Monitor A better way to measure CPU utilization\u00bb (en ingl\u00e9s). Consultado el 17 de febrero de 2015.\u00a0", "subsections": []}, {"name": "Bibliograf\u00eda", "text": "Amdahl, G. M., Blaauw, G. A., & Brooks, F. P. Jr. (1964). Architecture of the IBM System/360. IBM Research.\u00a0\nBrown, Jeffery (2005). \u00abApplication-customized CPU design\u00bb. IBM developerWorks. Consultado el 17 de diciembre de 2005.\u00a0\nDigital Equipment Corporation (noviembre de 1975). \u00abLSI-11 Module Descriptions\u00bb. LSI-11, PDP-11/03 user's manual (2da edici\u00f3n edici\u00f3n). Maynard, Massachusetts: Digital Equipment Corporation. pp.\u00a04-3.\u00a0 La referencia utiliza el par\u00e1metro obsoleto |mes= (ayuda)\nGarside, J. D., Furber, S. B., & Chung, S-H (1999). AMULET3 Revealed. University of Manchester Computer Science Department.\u00a0\nHennessy, John A.; Goldberg, David (1996). Computer Architecture: A Quantitative Approach. Morgan Kaufmann Publishers. ISBN\u00a01-55860-329-8.\u00a0\nMIPS Technologies, Inc. (2005). MIPS32\u00ae Architecture For Programmers Volume II: The MIPS32\u00ae Instruction Set. MIPS Technologies, Inc. Archivado desde el original el 18 de marzo de 2006.\u00a0\nSmotherman, Mark (2005). \u00abHistory of Multithreading\u00bb. Consultado el 19 de diciembre de 2005.\u00a0\nvon Neumann, John (1945). First Draft of a Report on the EDVAC. Moore School of Electrical Engineering, University of Pennsylvania. Archivado desde el original el 23 de abril de 2004.\u00a0\nWeik, Martin H. (1961). A Third Survey of Domestic Electronic Digital Computing Systems. Ballistic Research Laboratories.\u00a0", "subsections": []}, {"name": "Enlaces externos", "text": " Wikimedia Commons alberga una categor\u00eda multimedia sobre Unidad central de procesamiento.", "subsections": [{"name": "Dise\u00f1os de microprocesador", "text": " Wikiversidad alberga proyectos de aprendizaje sobre Unidad central de procesamiento. (en ingl\u00e9s)\nComo trabajan los microprocesadores en HowStuffWorks. (en ingl\u00e9s)\n25 Microchips que sacudieron al mundo \u2013 un art\u00edculo del Instituto de Ingenier\u00eda El\u00e9ctrica y Electr\u00f3nica. (en ingl\u00e9s)\nAdvanced Micro Devices - Advanced Micro Devices, un dise\u00f1ador de principalmente CPUs de ordenador personal compatible con x86. (en ingl\u00e9s)\nARM Ltd - ARM Ltd, uno de los pocos dise\u00f1adores de CPU que se benefician \u00fanicamente por licenciar sus dise\u00f1os en lugar de fabricarlos. Los microprocesadores de arquitectura ARM se encuentran entre los m\u00e1s populares en el mundo para aplicaciones embebidas. (en ingl\u00e9s)\nFreescale Semiconductor (antes de Motorola) - Freescale Semiconductor, dise\u00f1ador de varios procesadores embebidos basados en PowerPC y SoC. (en ingl\u00e9s)\nIBM Microelectronics - Divisi\u00f3n de Microelectr\u00f3nica de IBM, que es responsable de mucho en dise\u00f1os basados en POWER y PowerPC, incluyendo muchas de las CPU utilizadas en las \u00faltimas consolas de videojuegos de 2012. (en ingl\u00e9s)\nIntel Corp - un fabricante de varias l\u00edneas de CPU notables, incluyendo IA-32, IA-64, y XScale. Tambi\u00e9n es un fabricante de chips de diferentes perif\u00e9ricos para su uso con su CPU. (en ingl\u00e9s)\nMIPS Technologies - MIPS Technologies, desarrolladores de la arquitectura MIPS, pionero en dise\u00f1os RISC. (en ingl\u00e9s)\nSun Microsystems - Sun Microsystems, desarrolladores de la arquitectura SPARC, un dise\u00f1o RISC. (en ingl\u00e9s)\nTexas Instruments (enlace roto disponible en Internet Archive; v\u00e9ase el historial, la primera versi\u00f3n y la \u00faltima). - Texas Instruments, divisi\u00f3n de semiconductores. Dise\u00f1a y fabrica varios tipos de microcontroladores de bajo consumo entre sus muchos otros productos semiconductores. (en ingl\u00e9s)\nTransmeta - Transmeta Corporation. Creadores de x86 de baja potencia compatibles, como Crusoe y Efficeon. (en ingl\u00e9s)"}, {"name": "Lectura adicional", "text": "Dise\u00f1o del procesador: Una introducci\u00f3n - Introducci\u00f3n detallada al dise\u00f1o de microprocesadores. (en ingl\u00e9s)\nC\u00f3mo trabajan los microprocesadores. (en ingl\u00e9s)\nPipelining: An Overview - Buena introducci\u00f3n y visi\u00f3n general acerca de las t\u00e9cnicas de tuber\u00edas de CPU por el personal de Ars Technica. (en ingl\u00e9s)\nSIMD Architectures - Introducci\u00f3n y explicaci\u00f3n de SIMD, sobre todo c\u00f3mo se relaciona con los ordenadores personales. Tambi\u00e9n por Ars Technica. (en ingl\u00e9s)\nListado de procesadores - Nombres de CPUs y principales caracter\u00edsticas. (en ingl\u00e9s)\nEsta obra contiene una traducci\u00f3n total derivada de \u00abCentral processing unit\u00bb de Wikipedia en ingl\u00e9s,\u00a0concretamente de esta versi\u00f3n, publicada por sus editores bajo la Licencia de documentaci\u00f3n libre de GNU y la Licencia Creative Commons Atribuci\u00f3n-CompartirIgual 4.0 Internacional.\n[1] - cyber security software, software developer. (en ingl\u00e9s)"}]}]}
{"url": "https://es.wikipedia.org/wiki/Casete", "title": "Casete", "summary": "El casete[1]\u200b o caset,[2]\u200b tambi\u00e9n conocido como casete compacto o cassette (\u00abcajita\u00bb en franc\u00e9s), es un formato de grabaci\u00f3n de sonido o video en cinta magn\u00e9tica que fue ampliamente utilizado entre principios de la d\u00e9cada de 1970 y fines de la d\u00e9cada de 1990. Es tambi\u00e9n mencionado a menudo como casete de audio o cinta casete. Aunque estuvieron previstos originalmente como medio para el dictado, las mejoras en la fidelidad del sonido condujeron a que el casete suplantara la grabaci\u00f3n en magnet\u00f3fono de bobina abierta en la mayor\u00eda de sus usos dom\u00e9sticos.[3]\u200b Sus aplicaciones se extendieron desde el audio port\u00e1til de grabaci\u00f3n casera al almacenamiento de datos para computadoras. En la etapa de su vigencia, era uno de los dos formatos m\u00e1s comunes para la m\u00fasica pregrabada, junto a los discos de vinilo. Fueron reemplazados m\u00e1s adelante por el disco compacto.\n[4]\u200b\nConstan de dos carretes en miniatura, entre los cuales se pasa una cinta magn\u00e9tica. Estos carretes y sus otras piezas se encuentran dentro de una carcasa protectora de pl\u00e1stico. En la cinta est\u00e1n disponibles dos pares de pistas estereof\u00f3nicas, uno por cada cara (una cara se reproduce cuando el casete se inserta con sus revestimientos laterales de cara A o lado A para arriba y la otra cuando se le da la vuelta, cara B o lado B).[5]\u200b\nEl casete es un soporte anal\u00f3gico, aunque tambi\u00e9n se desarrollaron formatos de cinta digitales, como la cinta de audio digital (DAT) y el casete compacto digital (DCC).", "sections": [{"name": "Historia", "text": "Fue introducido en Europa por la empresa Philips en 1962, y en los Estados Unidos en 1964, bajo marca registrada con el nombre de Compact Cassette. Aunque hab\u00eda otros sistemas de cartucho de cinta magn\u00e9tica en ese entonces, lleg\u00f3 a ser dominante como resultado de la decisi\u00f3n de Philips (en respuesta a la presi\u00f3n de Sony) de licenciar el formato gratuitamente. Se convirti\u00f3 entonces en una alternativa popular y regrabable al disco de vinilo durante los a\u00f1os setenta.[4]\u200b", "subsections": [{"name": "Introducci\u00f3n de los casetes de m\u00fasica", "text": "La producci\u00f3n en masa de Audio Casetes Compactos comenz\u00f3 en 1964, en Hannover, Alemania. Tambi\u00e9n conocidos como Musicasetes (abreviado M.C.), fueron lanzados en Europa a finales de 1965. Fueron introducidos en Estados Unidos en septiembre de 1966 con una oferta inicial de cuarenta y nueve t\u00edtulos por The Mercury Record Company, una filial estadounidense de Philips.[6]\u200b\nSin embargo, hab\u00eda sido inicialmente dise\u00f1ado para dictado y uso port\u00e1til; la calidad de los primeros reproductores no era adecuada para la m\u00fasica, y adem\u00e1s los primeros modelos ten\u00edan fallos de dise\u00f1o mec\u00e1nico. En 1971, Advent Corporation introdujo su modelo 201 que combin\u00f3 la reducci\u00f3n de ruidos Dolby tipo B con una cinta de di\u00f3xido de cromo (CrO2). El resultado fue un formato apto para el uso musical y el comienzo de la era de casetes y reproductores de alta fidelidad.\nDurante los a\u00f1os 1980, su popularidad creci\u00f3 m\u00e1s, como resultado de las grabadoras port\u00e1tiles de bolsillo y los reproductores de alta fidelidad como el walkman de Sony, cuyo tama\u00f1o no era mucho mayor que el del propio casete.\nAparte de los avances puramente t\u00e9cnicos, tambi\u00e9n sirvieron como catalizadores para el cambio social. Su durabilidad y facilidad de copiado ayudaron a traer m\u00fasica rock underground y punk detr\u00e1s del tel\u00f3n de acero, creando un equilibrio para la cultura occidental entre las generaciones m\u00e1s j\u00f3venes. Por razones similares, llegaron a ser populares en pa\u00edses en desarrollo. En los a\u00f1os 1970 en la India, fueron culpados de traer influencias indeseadas en \u00e1reas tradicionalmente religiosas.[cita\u00a0requerida] La tecnolog\u00eda del casete cre\u00f3 un mercado en crecimiento para la m\u00fasica popular en la India, criticado por conservadores mientras que creaba un mercado enorme para las compa\u00f1\u00edas leg\u00edtimas de la grabaci\u00f3n y las cintas pirateadas."}, {"name": "Auge", "text": "Cuando se introdujo, era un medio para la reproducci\u00f3n de la m\u00fasica pregrabada port\u00e1til, pero con la llegada de las versiones estereof\u00f3nicas, se convirti\u00f3 en el medio de grabaci\u00f3n dom\u00e9stica por excelencia durante m\u00e1s de veinte a\u00f1os. Pioneer cre\u00f3 los grabadores dom\u00e9sticos de alta fidelidad CTF 6060, CTF 7070, etc. y Sony sus grabadores o pletinas (equipos modulares) TCK5, TCK6, TCK7 etc. entre otros fabricantes.[cita\u00a0requerida]\nLa calidad del sonido evolucion\u00f3 con los cabezales de permaloy y ferrita s\u00f3lida que emplearon Akai, Pioneer, Technics y Sony[cita\u00a0requerida] y sobre todo con las mejoras en las cintas. TDK ofreci\u00f3 cintas de media gama (como AD-C60) que permit\u00edan una respuesta en frecuencia m\u00e1xima entre 60 Hz y 12 kHz.\nLas cintas con formulaci\u00f3n de di\u00f3xido de cromo (CrO2) surgieron para ofrecer en las grabaciones mejor respuesta en los sonidos agudos gracias al uso de part\u00edculas magn\u00e9ticas m\u00e1s peque\u00f1as, [cita\u00a0requerida] pero las primeras que salieron al mercado sol\u00edan ser m\u00e1s abrasivas para el cabezal magn\u00e9tico. Despu\u00e9s se introducir\u00edan cintas con material magn\u00e9tico que combinaba el \u00f3xido f\u00e9rrico con alguna otra sustancia que daba mejores resultados que el di\u00f3xido de cromo, como en el caso del fabricante TDK, con la introducci\u00f3n de las cintas con recubrimiento de part\u00edculas de la l\u00ednea Super Avilyn, que es un ion de cobalto adsorbido en \u00f3xido f\u00e9rrico.[cita\u00a0requerida] Esta formulaci\u00f3n permiti\u00f3 grabar frecuencias agudas casi en el extremo audible sin mayores problemas, y un ruido de polarizaci\u00f3n de unos \u201377 decibelios. Estas nuevas part\u00edculas extend\u00edan la banda de audio y reduc\u00edan la distorsi\u00f3n, pero requer\u00edan nuevas grabadoras para aprovechar su calidad. Esencialmente, para que las cintas no distorsionasen al ser magnetizadas, una se\u00f1al de polarizaci\u00f3n se introduc\u00eda junto con la se\u00f1al musical, permitiendo que el proceso de magnetizaci\u00f3n se llevara a cabo con distorsi\u00f3n m\u00ednima y alta linealidad. El circuito de filtrado ten\u00eda una constante de tiempo de 120 microsegundos (polarizaci\u00f3n normal) para las cintas de Fe2O3 y FeCr, y de 70 microsegundos (polarizaci\u00f3n alta) para los de CrO2-SA.\nSony, Basf, y Maxell tambi\u00e9n ofrecieron cintas de calidad mejorada para aprovechar el casete como medio semiprofesional. A tal efecto, todas en mayor o menor medida ofrecieron cintas con formulaciones derivadas del concepto del Super-Avilyn, como la Maxell UD-XL2.\nHacia 1978 comenz\u00f3 la introducci\u00f3n de la cinta de part\u00edcula met\u00e1lica pura.[cita\u00a0requerida] Con una respuesta a frecuencia plana de 20 Hz a 20 kHz a 0 dB, con esta cinta se pod\u00eda llegar a grabar se\u00f1ales de frecuencias de hasta 50 000 Hz en \u201320 dB, y al ser un recubrimiento puramente met\u00e1lico sobre la cinta pl\u00e1stica, la corriente para borrar la cinta era m\u00e1s elevada que en el resto de las formulaciones, pero esto a su vez daba una elevada duraci\u00f3n al registro magn\u00e9tico. Se puede escuchar una grabaci\u00f3n realizada en este tipo de cinta despu\u00e9s de m\u00e1s de veinte a\u00f1os pr\u00e1cticamente sin p\u00e9rdida alguna de calidad. Para poder aprovechar al m\u00e1ximo esta posibilidad, los fabricantes de reproductores de casete introdujeron cabezales magn\u00e9ticos tallados con suma precisi\u00f3n, y recubiertos con una pastilla de carburo de tungsteno (widia) que retardaba el desgaste. El fabricante japon\u00e9s Canon fue un reconocido proveedor de esta pieza.[cita\u00a0requerida]\nEl desarrollo del video hogare\u00f1o, como el formato Beta de Sony y el VHS de JVC, llevaron a empresas como TDK a dise\u00f1ar cintas de part\u00edculas aptas para grabar se\u00f1ales de hasta 8\u00a0MHz (Super Finavynx Metal Particle), y a ofrecer en formato de casete de audio algunas cintas con formulaci\u00f3n derivada de estas, como el TDK-MA-X. Maxell present\u00f3 a principios de los a\u00f1os ochenta el producto Maxell Metal Vertex, considerado por muchos como el \u00e1pice de la tecnolog\u00eda de casete compacto de audio, con una carcasa de material cer\u00e1mico que era pr\u00e1cticamente indeformable y aseguraba la correcta posici\u00f3n del casete dentro del equipo reproductor.\nDurante este periodo, se fabricaron grabadoras con mecanismos de gran refinamiento que reduc\u00edan el lloro (wow and flutter), sistemas de reducci\u00f3n de ruido, calibraci\u00f3n independiente de todos los par\u00e1metros y entradas m\u00faltiples como si fuesen peque\u00f1as consolas. Los mejores modelos provinieron de la firma japonesa Nakamichi, de Pioneer con su l\u00ednea Elite, y de TASCAM (TEAC Professional) con su serie de equipos para uso profesional y de radiodifusi\u00f3n. La firma alemana Dual tambi\u00e9n hab\u00eda introducido mecanismos especiales para los equipos que permit\u00edan que el usuario pudiese cambiar el casete en pleno funcionamiento del aparato, sensores de proximidad hac\u00edan bascular instant\u00e1neamente los cabezales y cabrestantes al percibir la mano del operador, con lo cual se aseguraba un cambio de casete en 2\u00a0segundos. La firma Studer-Revox tambi\u00e9n contribuy\u00f3 mucho a la aceptaci\u00f3n del casete como medio de alta fidelidad.\nLos sistemas reductores de ruido, en especial los concebidos por la firma estadounidense Dolby Laboratories fueron tambi\u00e9n factores de \u00e9xito para el formato.[cita\u00a0requerida]"}, {"name": "Declive", "text": "En los pa\u00edses occidentales, el mercado para los casetes comenz\u00f3 un declive desde su pico al final de la d\u00e9cada de 1990. Esto se ha notado particularmente con los casetes pregrabados, cuyas ventas fueron alcanzadas por las de los CD al principio de esos a\u00f1os.[cita\u00a0requerida] En 1993, solo los env\u00edos de CD alcanzaron 5\u00a0millones, un aumento del 21\u00a0%, mientras que los env\u00edos de casete disminuyeron un 7\u00a0% (a aproximadamente 3,4\u00a0millones).\nEn 2001, los casetes constituyeron solamente el 4\u00a0% de toda la m\u00fasica vendida en los Estados Unidos[cita\u00a0requerida]. Sin embargo, los casetes en blanco se siguen produciendo y las instalaciones para la duplicaci\u00f3n del casete siguen disponibles.\nMientras que las grabadoras de voz digitales son campo com\u00fan, las grabadoras de casete (o con frecuencia microcasete) tienden a ser m\u00e1s baratas y de calidad suficiente como para tomar notas en situaciones de oficina o educativas. Se venden en casete audiolibros, servicios de iglesia y otros materiales hablados[cita\u00a0requerida], pues una fidelidad m\u00e1s baja no suele ser una desventaja para tal contenido. Mientras que la mayor\u00eda de los editores venden audiolibros en CD, generalmente tambi\u00e9n ofrecen una versi\u00f3n en casete en un precio bajo. En el uso de los audiolibros, donde las grabaciones pueden durar varias horas, los casetes tambi\u00e9n tienen la ventaja del soporte de 120\u00a0minutos de di\u00e1logo mientras que el CD medio sostiene menos de 80.\nMientras que los casetes y el equipo relacionado se han marginado cada vez m\u00e1s en el campo de las ventas comerciales de m\u00fasica, la grabaci\u00f3n en cinta anal\u00f3gica sigue siendo una opci\u00f3n deseable[cita\u00a0requerida] para algunos. En 2002, Imation recibi\u00f3 una concesi\u00f3n de 11,9\u00a0millones de d\u00f3lares del Instituto Nacional de Est\u00e1ndares y Tecnolog\u00eda para realizar una investigaci\u00f3n con el fin de aumentar la capacidad de datos de la cinta magn\u00e9tica.\nAlgunos m\u00fasicos prefieren registrar sus m\u00e1steres en cinta magn\u00e9tica por razones art\u00edsticas[cita\u00a0requerida], y algunos consumidores prefieren comprar casetes debido a la mayor riqueza del sonido anal\u00f3gico.[cita\u00a0requerida]\nEs utilizado tambi\u00e9n para grabar declaraciones policiales debido a su versatilidad y durabilidad. En 2010 exist\u00edan 43 fuerzas policiales en Inglaterra y Gales que lo utilizaban, y seg\u00fan el c\u00e1lculo para 2011 de la Agencia Nacional de Mejoramiento Policial, cada una usar\u00eda m\u00e1s de 200 000 cintas al a\u00f1o. Seg\u00fan Neil Carlton, inspector de la polic\u00eda de Cumbria, en el noroeste de Inglaterra: \u00abLas cintas son un sistema muy simple, muy bueno. Se sella en presencia de la persona, quien lo firma junto a su abogado, si est\u00e1 presente. En el caso de que el sello haya sido abierto, resulta bastante obvio\u00bb.[7]\u200b\nA finales de diciembre de 2008, las compa\u00f1\u00edas fabricantes del casete han dejado de producirlo y abandonaron el mercado definitivamente [cita\u00a0requerida], ya que este ha sido fuertemente desplazado por los medios digitales como el MP3 y el MPEG-4, as\u00ed como los soportes f\u00edsicos digitales m\u00e1s recientes, como el disco Blu-ray, equivalente a m\u00e1s de 80\u00a0casetes.\nNo obstante, a pesar de su aparente obsolescencia, el formato continua vigente gracias a una compa\u00f1\u00eda estadounidense llamada National Audio Company de Springfield (Misuri). La cual se considera popularmente como la \u00faltima f\u00e1brica de casetes del mundo. Esta empresa ha sostenido acuerdos recientes con discogr\u00e1ficas que lanzan material en este mismo formato (Ej. algunas de las canciones que se escuchan en la pel\u00edcula Guardianes de la Galaxia se editaron en este mismo soporte) para tiempos recientes tienen ventas superiores a lo que en a\u00f1os anteriores se hab\u00eda logrado gracias a que la compa\u00f1\u00eda compr\u00f3 gran parte de la maquinaria que dej\u00f3 la competencia al abandonar la producci\u00f3n.[8]\u200b"}]}, {"name": "Caracter\u00edsticas", "text": "Para grabar las cintas magn\u00e9ticas se utiliza el sistema de grabaci\u00f3n mec\u00e1nica anal\u00f3gica.\nEl casete se compone de una tira de pl\u00e1stico de grosor fino para que sea flexible y alargada, que puede llegar a tener varios metros de longitud. Esta tira de pl\u00e1stico lleva una fina capa de material magn\u00e9tico que guarda los datos al orientarse los polos magn\u00e9ticos gracias a la acci\u00f3n de un cabezal lector/escritor. Esta cinta est\u00e1 protegida por una caja rectangular y plana de pl\u00e1stico que tiene dos bobinas con capacidad de giro que est\u00e1n unidas a ambos extremos de la cinta (la tira de pl\u00e1stico).\nEl casete fue un paso adelante en conveniencia desde los magnet\u00f3fonos, aunque debido a sus limitaciones de tama\u00f1o y velocidad, la calidad fue inicialmente pobre en comparaci\u00f3n con estos. El ancho de la cinta es de 3,81\u00a0mm, ocupando cada pista est\u00e9reo 0,79\u00a0mm. La velocidad de reproducci\u00f3n es de 47,6\u00a0mm/s (mil\u00edmetros por segundo), de derecha a izquierda.[7]\u200b En comparaci\u00f3n, el t\u00edpico magnet\u00f3fono para uso de consumidor ten\u00eda un ancho de cinta de 6,35\u00a0mm (con cada pista est\u00e9reo ocupando 1,59\u00a0mm) y una velocidad de 95\u00a0o 190\u00a0mm/s.\nEl reproductor de cintas magn\u00e9ticas o casetes se llama pletina (deck) y, si es compacto y port\u00e1til, walkman.\nWalkman (caminando por Manhattan) es una marca registrada por la corporaci\u00f3n Sony de Jap\u00f3n para sus reproductores de casetes port\u00e1tiles, originalmente se llamaba Sound About en su primer modelo el Sony TP LS 2.[cita\u00a0requerida]\nEl casete de audio ofrec\u00eda originalmente un registro monof\u00f3nico de 60\u00a0minutos con una gama de 60a 8000\u00a0Hz (\u00b13\u00a0dB) con una relaci\u00f3n se\u00f1al a ruido de 40\u00a0dB que era apropiado para grabar dictados, llegando a los 50\u00a0a 10\u00a0000\u00a0Hz con la TC-150 de Sony, posteriormente se mejor\u00f3 para ofrecer estereofon\u00eda con dos canales separados 30\u00a0dB una gama de frecuencias de 50\u00a0a 12\u00a0000\u00a0Hz (\u00b13\u00a0dB) y una relaci\u00f3n se\u00f1al a ruido de 45dB que es apropiada para o\u00edr m\u00fasica, as\u00ed se incluy\u00f3 en los radiograbadores port\u00e1tiles estereof\u00f3nico (boombox) como el Panasonic RX-CT 840.\nLos reproductores modulares (pletina) b\u00e1sicos provistos de reducci\u00f3n de ruido Dolby B tienen una respuesta en frecuencia de 40\u00a0Hz a 13\u00a0kHz (\u00b13\u00a0dB) con cinta normal y 40\u00a0Hz a 15\u00a0kHz (\u00b13\u00a0dB) con cinta de di\u00f3xido de cromo una relaci\u00f3n se\u00f1al ruido de 53\u00a0db y 61\u00a0dB con el sistema Dolby activado, distorsiones por debajo del 1% y un gimoteo o tr\u00e9molo menor que 0,1%, como la Yamaha\u00a0TC-511S. \nLas grabadoras de gama media tienen cabezales de ferrita, con una respuesta en frecuencia de 30\u00a0Hz a 17\u00a0kHz (\u00b13 dB), una relaci\u00f3n se\u00f1al sobre ruido s/n de 52\u00a0dB y 62\u00a0dB con el Dolby\u00a0B, una distorsi\u00f3n menor que 0,8\u00a0% y una fluctuaci\u00f3n de la velocidad de arrastre (wow and flutter) de solo 0,07\u00a0%, como la Pioneer CT-F707.\nExisten por supuesto los decks de casete o pletinas de gama alta, que pasaron de poseer dos a tres cabezales y a utilizar cabezales amorfos, bajo tr\u00e9molo y lloro ente el 0,032 y el 0,022\u00a0% introdujeron refinamientos como contadores electr\u00f3nicos de cinta, Dolby C , Servosistema Dolby HX Pro, y posteriormente en 1990 el Dolby S. Se destacan equipos como Nakamichi Dragon o Pioneer CT 91,93,95, esta \u00faltima con tecnolog\u00eda Wide Range, que le permit\u00eda alcanzar 15/30 000 Hz con cinta de metal y relaci\u00f3n se\u00f1al ruido de 86 dB con Dolby S. Sony TC/K3ES, 6 ES, 7 ES, SONY TC/K808ES, TECHNICS RS/B965, RS/Z6 Y 7, YAMAHA KX682SE, JVC TD/662BK, DENON DRM/800, AKAI GX/95 Y 65, SANSUI DM990, entre otras. \nEl empleo de cinta magn\u00e9tica como soporte de datos ha sido continuo desde hace m\u00e1s de 50 a\u00f1os. Como medio de almacenamiento digital tiene la ventaja de ser muy barata respecto a otros soportes inform\u00e1ticos, y el inconveniente de que las cargas requieren de un largo tiempo de espera, adem\u00e1s de que de producirse un error durante la carga, seg\u00fan el formato de grabaci\u00f3n de los datos hay que rebobinar la cinta y comenzar desde el principio. Con la popularizaci\u00f3n de los microordenadores como el ZX Spectrum, Amstrad CPC, Commodore 64 o MSX entre otros, se emple\u00f3 el casete compacto convencional como medio de almacenamiento, adem\u00e1s de otros formatos de casete. Tras la aparici\u00f3n del IBM PC (cuya primera versi\u00f3n tambi\u00e9n inclu\u00eda un puerto para conectar una unidad de casete que funcionaba solo para programas en BASIC) y posteriormente los compatibles PC en el mercado dom\u00e9stico el uso como soporte principal de datos del casete pr\u00e1cticamente desapareci\u00f3 a este nivel, aunque s\u00ed se mantuvo como soporte para copias de seguridad, ya con formatos espec\u00edficos distintos del compacto de audio.", "subsections": []}, {"name": "Tipo de cintas de casete", "text": "", "subsections": [{"name": "Longitud", "text": "El casete, dependiendo de la longitud de la cinta, permite diversas duraciones de grabaci\u00f3n. Precisamente el nombre de la cinta ya indica la duraci\u00f3n de la misma. La m\u00e1s peque\u00f1a, la C5, permite 5\u00a0minutos, dos minutos y medio por cara. La m\u00e1s larga, C120, permite dos horas de grabaci\u00f3n (60\u00a0minutos por cara).\nA mayor longitud, m\u00e1s delgadas son las cintas, con el fin de que quepan en el mismo cartucho que las de menor longitud. Cuando m\u00e1s delgadas sean las cintas peor se adaptan a las gu\u00edas del propio cartucho, lo que puede provocar un mal contacto cabeza-cinta que puede originar que la cinta se desenrolle y se enganche pudiendo estropearse o estropear el reproductor.\nLos fabricantes desaconsejan en\u00e9rgicamente el uso de C120 y, en menor medida, de C90. Adem\u00e1s, a mayor longitud, la cinta pesa m\u00e1s con lo que se acorta la vida \u00fatil del cabezal. El deficiente contacto cabeza-cinta tambi\u00e9n puede provocar p\u00e9rdidas en respuesta de frecuencia y otros problemas."}, {"name": "Material magn\u00e9tico", "text": "Se utilizan diversos tipos de material magn\u00e9tico para los casetes. Cada uno de ellos tiene diferentes requerimientos de polarizaci\u00f3n (bias) y ecualizaci\u00f3n. Seg\u00fan este material se puede distinguir cuatro tipos de cintas:\nCintas IEC tipo I o de tipo normal. Est\u00e1n basadas en \u00f3xido f\u00e9rrico gamma (Fe2O3) y fue el tipo original de cintas. Usan una ecualizaci\u00f3n de 120\u00a0\u00b5s.\nCintas IEC tipo II. Alrededor de 1970, 3M desarroll\u00f3 un proceso de cobalto combinado con una t\u00e9cnica de double-coating con el objetivo de incrementar el volumen promedio de salida de la cinta. Al mismo tiempo, BASF introdujo el di\u00f3xido de cromo (CrO2).[9]\u200b Este tipo de cintas requiere una ecualizaci\u00f3n de 70\u00a0\u00b5s.\nCintas IEC tipo III. Sony experiment\u00f3 con una cinta de doble capa utilizando a la vez \u00f3xido f\u00e9rrico y di\u00f3xido de cromo. Se llam\u00f3 ferricromo (FeCr). Estas cintas solo estuvieron disponibles por un per\u00edodo corto de tiempo en los a\u00f1os '70.\nCintas IEC tipo IV o de metal (casetes de metal). Tambi\u00e9n usan ecualizaci\u00f3n de 70\u00a0\u00b5s, y proporcionan nuevos avances y mejoras en la calidad de sonido as\u00ed como m\u00e1s resistencia al desgaste.[10]\u200b\nLa calidad se refleja normalmente en el precio, siendo las m\u00e1s baratas las cintas tipo I y las tipo IV las m\u00e1s caras. Las cintas tipo II se consideran como de calidad de CD y las cintas tipo IV como de m\u00e1s calidad que el CD, para niveles de volumen m\u00e1s elevados y los Super Audio CD.\nEl tipo de cinta se indica con muescas en la parte superior de la cubierta. Las cintas tipo I solo tienen un par de muescas (una a cada extremo) para protecci\u00f3n de escritura. Las cintas tipo II tienen un par adicional junto a las de protecci\u00f3n de escritura. Las cintas tipo IV tienen un tercer par, pero en el medio de la cubierta. Estas muescas permiten que las pletinas reconozcan autom\u00e1ticamente el tipo de cinta y escojan los par\u00e1metros de polarizaci\u00f3n (bias) y ecualizaci\u00f3n de forma autom\u00e1tica. Aun as\u00ed, la mayor parte de los modelos actuales carecen de esta caracter\u00edstica, y algunos solo permiten la utilizaci\u00f3n de cintas tipo I.\nSi se utilizan cintas tipo II y tipo IV en una pletina dise\u00f1ada exclusivamente para cintas tipo I, se producir\u00e1n distorsiones de sonido y una calidad pobre."}]}, {"name": "Evoluci\u00f3n hist\u00f3rica", "text": "En 1963, la casa Philips lanz\u00f3 al mercado los primeros grabadores para cintas de casete.[cita\u00a0requerida]\nEl casete compacto (como se llam\u00f3 originalmente) fue patentado en 1964, por la divisi\u00f3n de los Pa\u00edses Bajos de la Philips Company[cita\u00a0requerida], pero el nuevo invento no adquiri\u00f3 relevancia hasta un tiempo despu\u00e9s.\nEn 1965, apareci\u00f3 la cinta magn\u00e9tica virgen,[cita\u00a0requerida] que se comercializ\u00f3 con distintos formatos.\nEl casete ten\u00eda sentido porque el magnet\u00f3fono no era un equipo de f\u00e1cil transporte ni port\u00e1til. El casete, de mucho menor tama\u00f1o y compacto, quer\u00eda solventar estos problemas y buscar esa franja de mercado que no estaba siendo cubierta.\nLa viabilidad comercial del nuevo invento se fue introduciendo lentamente. Al principio, finales de los a\u00f1os sesenta y principios de los setenta, era tan pobre la demanda, que incluso se lanzaban los \u00e1lbumes de m\u00fasica en casete despu\u00e9s de que se hubieran puesto a la venta los LP. (Como ocurre hoy con las pel\u00edculas, que primero se estrenan en cine y tras un periodo se pone a la venta el DVD). La poca demanda se explica porque los primeros casetes ten\u00edan inhabilitada la funci\u00f3n de grabar, eran solo reproductores, no grabadores.[cita\u00a0requerida]\nLa calidad del sonido del casete mejor\u00f3 notablemente con la introducci\u00f3n de los sistemas de reducci\u00f3n de ruidos Dolby, lo que atrajo a nuevos consumidores y las firmas Ampex, Sony y TDK empezaron a producirlos en masa.\nLa cinta virgen fue introducida por la casa japonesa Maxell, a mediados de los a\u00f1os setenta. A finales de esa d\u00e9cada, Maxell y TDK se repart\u00edan el mercado de las cintas v\u00edrgenes.[cita\u00a0requerida]\nEn 1980, apareci\u00f3 la cinta de metal de mayor calidad y las compa\u00f1\u00edas discogr\u00e1ficas empezaron a lanzar simult\u00e1neamente los LP y las cintas de casete.\nParalelamente empezaron a aparecer los walkmans (peque\u00f1os reproductores de casete port\u00e1tiles con auriculares) que permit\u00edan al usuario escuchar su m\u00fasica en cualquier momento y en cualquier lugar. Los modelos de walkman adem\u00e1s empezaron a incorporar sintonizadores de radio AM-FM, agregando a\u00fan m\u00e1s diversidad a lo que un usuario pod\u00eda programar. Estos peque\u00f1os reproductores protagonizaron en aquella \u00e9poca la misma revoluci\u00f3n social que provocaron despu\u00e9s los reproductores de mp3. El usuario pod\u00eda grabar en una cinta la selecci\u00f3n de m\u00fasica que creyera oportuna y llevarla all\u00ed donde quisiera.", "subsections": []}, {"name": "Sucesores", "text": "El desarrollo t\u00e9cnico efectivo del casete ces\u00f3 cuando los medios digitales de grabaci\u00f3n tales como el DAT y el MiniDisc fueron introducidos al final de los a\u00f1os ochenta e inicios de los noventa. Anticipando el cambio de formato anal\u00f3gico a digital, muchas compa\u00f1\u00edas importantes tales como Sony cambiaron su enfoque hacia los nuevos medios.\n[11]\u200b\nEn 1992, Philips introdujo el DCC (casete compacto digital), las cintas DAT son parecidas en algunos factores al casete de audio compacto. Estuvo dirigido sobre todo al mercado del consumidor. Una pletina o aparato grabador de DCC pod\u00eda reproducir ambos tipos de casetes (pero no grabar casetes anal\u00f3gicos, solo digitales DCC). Al contrario que el DAT, que fue aceptado en uso profesional porque podr\u00eda grabar sin p\u00e9rdidas, el DCC no tuvo \u00e9xito en los ambientes caseros o m\u00f3viles, y se dej\u00f3 de fabricar en 1996.\nEn 1992 Sony lanz\u00f3 el minidisc sin demasiado \u00e9xito. La idea era ser una alternativa al casete y al CD, con una capacidad de almacenamiento mayor al casete y un tama\u00f1o menor al CD.\nEl microcasete en muchos casos ha suplantado el casete audio del mismo tama\u00f1o en situaciones donde proporciona la fidelidad de voz que se requiere. Por ejemplo, en las m\u00e1quinas de dictado y en los contestadores autom\u00e1ticos. Pero incluso estos, cada vez m\u00e1s, utilizan ya registradores digitales de varios tipos. Dado el aumento de uso de los CD-R, MP3 almacenado en memoria flash y iPod como reproductores, el fen\u00f3meno de la grabaci\u00f3n casera se ha transformado notablemente, al poder obtenerse ahora mismo, los datos, ya sean de audio o de cualquier otro tipo, de internet, con unas calidades est\u00e1ndares.\nDebido a la demanda de los consumidores, el casete ha seguido siendo influyente casi dos d\u00e9cadas despu\u00e9s de su declinaci\u00f3n. Mientras que el disco compacto (o CD) creci\u00f3 en renombre, los adaptadores audio CD-casete fueron desarrollados para proporcionar una manera econ\u00f3mica y clara de obtener funcionalidad del CD en los veh\u00edculos equipados con pletinas de casete. Un reproductor de CD portable hac\u00eda posible que su funcionamiento, adem\u00e1s de digital, fuera anal\u00f3gico, al poder conectar con el adaptador el reproductor de CD a la pletina de casetes. Estos adaptadores tambi\u00e9n contin\u00faan funcionando con los reproductores MP3, y son generalmente m\u00e1s fiables que los transmisores de FM dise\u00f1ados para conectar los lectores de CD o MP3 a los radiocasetes. Los reproductores MP3, mediante los citados adaptadores, tambi\u00e9n pueden ser insertados en cualquier reproductor de casete audio y comunicarse con el cabezal como si fueran casetes normales.", "subsections": []}, {"name": "Reparaci\u00f3n, cuidados y mantenimiento", "text": "Muchos de los problemas de los casetes se deben a mantenimiento defectuoso o insuficiente de los grabadores y reproductores.\nLas cintas contienen partes m\u00f3viles como rodamientos que pueden deteriorarse, haciendo que se atasque o rompa la cinta magn\u00e9tica. Esto no significa el fin de lo que all\u00ed est\u00e1 grabado: se puede sacar la cinta de la carcasa y trasplantarla a otra carcasa. Las cintas que se ha \"comido\" el aparato reproductor, tal y como se describe a continuaci\u00f3n, pueden ser recuperadas en muchos casos, por ejemplo, enroll\u00e1ndolas de nuevo sobre una superficie circular, como puede ser un bol\u00edgrafo, y dejando la superficie lo m\u00e1s lisa posible.\nOtra reparaci\u00f3n m\u00e1s consistente puede ser llevada a cabo sobre una cinta cortada por medio de alinear cuidadosamente las dos partes y pegando los dos extremos con un empalme de cinta especial de unir (la cinta adhesiva normal se puede utilizar, pero no es lo m\u00e1s indicado), para despu\u00e9s recortar el sobrante con unas tijeras o un cuchillo de precisi\u00f3n, haciendo posible una reproducci\u00f3n b\u00e1sica para su copia a un medio externo como una grabadora digital o un ordenador personal. Otro m\u00e9todo consiste en unir los dos extremos cortados con unas gotas de esmalte para u\u00f1as superponiendo un extremo de la cinta sobre el otro.\nLos casetes de mejor calidad vienen fabricados con tornillos en la carcasa, de forma que la cinta puede ser desmontada y montada sin ning\u00fan problema. Puede ser muy \u00fatil practicar primero con casetes vac\u00edos. Hay que tener cuidado y asegurarse de que la bobina y la cinta est\u00e1n en el orden correcto del casete antes del montaje y de que todas las partes de las que consta, encajen. Si las partes de la carcasa est\u00e1n pegadas con pegamento, se pueden separar poco a poco usando una hoja fina de metal (como un destornillador o un cuchillo fino) en el borde de ambas mitades de la carcasa, mientras se tiene cuidado de no da\u00f1ar la bobina.\nA menudo los carretes se da\u00f1an en la operaci\u00f3n, de forma que hay que reemplazar la carcasa por otra nueva. Uno de los mayores problemas del casete son los equipos grabadores, en donde si el embrague del eje que mueve el carrete de toma se desgasta o da\u00f1a, dicho carrete se frena haciendo que por el movimiento de arrastre la cinta se salga y se enrolle en el grabador, atasc\u00e1ndose. En los grabadores de los a\u00f1os 1990 aparecieron mecanismos y sensores que impiden que ante un problema as\u00ed el casete se arruine. Si ocurr\u00eda una falla en la carrete de toma, el grabador simplemente se deten\u00eda.\nOtro fallo frecuente es el atascamiento debido a rodillos de presi\u00f3n (pinch roller) defectuosos, que hacen que la cinta se salga de sus gu\u00edas y se arrugue. Para evitar esto, los pinch roller deben limpiarse con alcohol isoprop\u00edlico y cada cierto tiempo deben reemplazarse. El problema es originado por el desgaste del pinch roller.\nOtro problema son los cabezales magnetizados. Con cada reproducci\u00f3n, el magnetismo remanente de la cinta polariza las cabezas con una carga de magnetismo que las imanta. Si no se elimina este magnetismo, la propia cabeza imantada borra progresivamente las cintas, manifest\u00e1ndose esto como deterioro de la relaci\u00f3n se\u00f1al/ruido (mayor soplido) y p\u00e9rdida progresiva de agudos. Para evitar esto, los fabricantes de los equipos recomiendan una desmagnetizaci\u00f3n cada 20 a 50 horas de uso. Para esto, se utilizan dispositivos llamados desmagnetizadores, que mediante una corriente alterna que sube y disminuye progresivamente de amplitud, elimina la carga de magnetismo residual de las cabezas.", "subsections": []}, {"name": "V\u00e9ase tambi\u00e9n", "text": "Cinta de audio digital\nCasete compacto digital\nElcaset\nMixtape\nMicrocasete\nHistoria del registro del sonido", "subsections": []}, {"name": "Referencias", "text": "\u2191 Real Academia Espa\u00f1ola. \u00abcasete\u00bb. Diccionario de la lengua espa\u00f1ola (23.\u00aa edici\u00f3n). Consultado el 28 de julio de 2011.\u00a0\n\u2191 Asociaci\u00f3n de Academias de la Lengua Espa\u00f1ola (2010). \u00abcaset\u00bb. Diccionario de americanismos (1.\u00aa edici\u00f3n). Madrid: Taurus. ISBN\u00a0978-8-430-61751-7. Consultado el 1 de mayo de 2024.\u00a0\n\u2191 \nCamras, Marvin (1985). Magnetic Tape Recording. New York: Van Nostrand Reinhold. ISBN\u00a00-442-21774-9.\u00a0\n\u2191 a b \nEric D. Daniel, C. Dennis Mee, Mark H. Clark (1998). Magnetic Recording: The First 100 Years. New York: McGraw-Hill Professional. ISBN\u00a00-07-041275-8.\u00a0\n\u2191 \nComisi\u00f3n Electrot\u00e9cnica Internacional (1994). \u00abParte 7: Cassette for commercial tape records and domestic use\u00bb. Estandar International IEC 60094-7: Magnetic tape sound recording and reproducing systems. Ginebra: Comisi\u00f3n Electrot\u00e9cnica Internacional. ISBN\u00a00-580-22909-2.\u00a0\n\u2191 \nLeonard Copland, Robert Johns (noviembre de 1966). \u00abThe tape cartridge comes of age\u00bb. Electronics World magazine.\u00a0\n\u2191 a b \u00abLa irreemplazable seguridad del viejo casete\u00bb. Consultado el 22 de marzo de 2014.\u00a0\n\u2191 http://www.elmundo.es/papel/historias/2016/06/08/5756b014e5fdeab1428b4665.html\n\u2191 Werner Abelshauser, Wolfgang von Hippel, Jeffrey Allan Johnson, Raymond G. Stokes (2003). German Industry and Global Enterprise: BASF: The History of a Company. Cambridge University Press. p.\u00a0585. ISBN\u00a00-521-82726-4.\u00a0\n\u2191 \u00abThe blank tape gallery\u00bb. Archivado desde el original el 16 de febrero de 2007. Consultado el 13 de septiembre de 2006.\u00a0\n\u2191 Al, Fasoldt (1991). \u00abSony unveils the minidisc\u00bb (The Syracuse Newspapers edici\u00f3n). Nueva\u00a0York: The Syracuse Newspapers. Archivado desde el original el 23 de agosto de 2009. Consultado el 22 de octubre de 2006..\u00a0", "subsections": []}, {"name": "Enlaces externos", "text": " Wikimedia Commons alberga una categor\u00eda multimedia sobre Casete.\nHistoria de la m\u00fasica port\u00e1til Archivado el 8 de marzo de 2021 en Wayback Machine., por Mat\u00edas Aizpur\u00faa\nTape Deck: Recopilatorio de im\u00e1genes de cientos de cintas de casete", "subsections": []}]}
{"url": "https://es.wikipedia.org/wiki/Commodore_64", "title": "Commodore 64", "summary": "US$595\nCommodore 64 (C64, CBM 64/CBM64, C=64,C-64, VIC-64[1]\u200b) es una computadora dom\u00e9stica de 8 bits desarrollada por Commodore International en agosto de 1982 a un precio inicial de 595 d\u00f3lares. Sucede a la Commodore VIC-20 y a la Commodore MAX Machine, con 64 kilobytes (65\u00a0536 bytes) de RAM, con gr\u00e1ficos y sonido muy por encima de otros equipos contempor\u00e1neos.\nUtilizaba una unidad de casete (Datasette) adem\u00e1s de una disquetera de 5 1/4 pulgadas (Commodore 1541). Dispon\u00eda de un teclado profesional muy robusto, distintas tomas de conexi\u00f3n y pose\u00eda infinidad de videojuegos, aplicaciones y gr\u00e1ficos. Contaba con una paleta de 16 colores y un int\u00e9rprete BASIC (el Commodore BASIC v2.0). Aceptaba la conexi\u00f3n directa de perif\u00e9ricos sin necesidad de una interfaz de conexi\u00f3n, (como alguno de sus m\u00e1s directos competidores) incorporando dos puertos de conexi\u00f3n de mandos de juego (joysticks), puertos serie IEC, RS232 y C2N, salida a televisi\u00f3n, salidas de v\u00eddeo compuesto y audio mediante conector DIN de alta fidelidad y un puerto de expansi\u00f3n para cartuchos. Algunos cartuchos incorporaban lenguajes de programaci\u00f3n como COBOL, o un BASIC m\u00e1s avanzado, o expansi\u00f3n de RAM, m\u00e1s algunas utilidades para congelar los juegos y poder copiarlos. Su reloj funcionaba a menos de 1 Megahercio, pero sus excelentes capacidades gr\u00e1ficas y sonoras, hicieron de ella la computadora personal favorita de millones de usuarios caseros. Hoy en d\u00eda existen programas que emulan su funcionamiento al completo, para GNU/Linux, Windows y otros sistemas operativos.\nEl Commodore 64 sigue siendo el modelo de computadora dom\u00e9stica m\u00e1s vendida en el mundo. Se estiman sus ventas entre 22,5 y 17 millones de unidades[2]\u200b", "sections": [{"name": "Or\u00edgenes", "text": "En enero de 1981, MOS Technology, Inc., dise\u00f1adora de circuitos integrados subsidiaria de Commodore, inici\u00f3 un proyecto para dise\u00f1ar los circuitos gr\u00e1fico y de audio para la nueva generaci\u00f3n de videoconsolas. El dise\u00f1o de los circuitos, llamados VIC-II (gr\u00e1ficos) y SID (audio) fue completado en noviembre de 1981.\nEntonces se comenz\u00f3 un proyecto para una videoconsola de Commodore que usara ambos circuitos, llamada Ultimax o Commodore MAX Machine, creada por Yashi Terakura de Commodore Jap\u00f3n. Este proyecto fue cancelado despu\u00e9s de fabricarse algunas unidades para el mercado japon\u00e9s.\nAl mismo tiempo, Robert \"Bob\" Russell, programador de sistemas y arquitecto del VIC-20, y Robert \"Bob\" Yannes, ingeniero del SID, eran cr\u00edticos para la l\u00ednea de productos de Commodore, la cual era una continuaci\u00f3n de la l\u00ednea PET, dirigida a usuarios de negocios. Con el apoyo de Al Charpentier, ingeniero del VIC-II, y de Charles Winterble, gestor de MOS Technology, propusieron a Jack Tramiel, oficial ejecutivo en jefe de Commodore, una verdadera secuela de bajo coste del VIC-20. Tramiel dictamin\u00f3 que la m\u00e1quina deb\u00eda tener 64 KB de RAM. Aunque 64 KB de DRAM costaban m\u00e1s de 100 d\u00f3lares en ese momento, Tramiel sab\u00eda que los precios ca\u00edan y que muy pronto tendr\u00edan un precio aceptable antes de iniciarse la producci\u00f3n. En noviembre, Tramiel fij\u00f3 como fecha de entrega el primer fin de semana de enero, para coincidir con el Consumer Electronics Show de 1982.\nEl producto ten\u00eda el nombre en clave de VIC-40, al ser el sucesor del popular VIC-20. El equipo que lo construy\u00f3 fue formado por Robert Russell, Robert Yannes y David A. Ziembicki. El dise\u00f1o, los prototipos y alg\u00fan software de prueba fue acabado a tiempo para el show, despu\u00e9s de haber estado el equipo trabajando sin descanso incluso en los fines de semana del d\u00eda de Acci\u00f3n de Gracias y Navidad.\nCuando el producto iba a ser presentado, el VIC-40 fue renombrado a C64 para ajustarse a las l\u00edneas actuales de negocios de Commodore, las cuales inclu\u00edan el P128 y el B256, ambos nombrados con una letra y su respectivo tama\u00f1o de memoria.\nEl C64 tuvo una presentaci\u00f3n impresionante, tal y como recuerda el ingeniero de producci\u00f3n David A. Ziembicki: \"Todo lo que ve\u00edamos en nuestro pabell\u00f3n era gente de Atari con la boca abierta, diciendo '\u00bfC\u00f3mo pueden hacer esto por 595$?'\". La respuesta era, seg\u00fan se vio, la integraci\u00f3n vertical: gracias a ser Commodore la due\u00f1a de las plantas de fabricaci\u00f3n de semiconductores de MOS Technology, cada C64 ten\u00eda un costo estimado de producci\u00f3n de solo 135 d\u00f3lares.", "subsections": []}, {"name": "Los diferentes modelos de Commodore 64", "text": "Adem\u00e1s del C64 con su dise\u00f1o caracter\u00edstico heredado del VIC-20, Commodore y otros fabricantes pusieron a la venta unos modelos derivados del C64 de base.", "subsections": [{"name": "Max Machine", "text": "En 1982, Commodore desarroll\u00f3 el Commodore MAX Machine en Jap\u00f3n, llamado Ultimax en los EE.\u00a0UU., y VC-10 en Alemania. El MAX fue pensado para ser una consola de juegos y se bas\u00f3 en una versi\u00f3n muy reducida del hardware del C64. El MAX se suspendi\u00f3 meses despu\u00e9s de su introducci\u00f3n, a causa de las malas ventas en Jap\u00f3n."}, {"name": "Educador 64", "text": "En 1983, para competir con Apple II en el sector de la educaci\u00f3n en Estados Unidos, Commodore pon\u00eda en el mercado el Educator 64 que consist\u00eda esencialmente en un C64 y un monitor monocrom\u00e1tico verde, dentro de una caja de un Commodore PET serie 4000. Las escuelas prefirieron las versiones todo-en-uno en metal de este modelo al est\u00e1ndar C64 con sus componentes separados, ya que pod\u00edan ser f\u00e1cilmente da\u00f1ados, ser sometidos a actos de vandalismo y/o robo."}, {"name": "SX-64", "text": "En 1984, Commodore propon\u00eda el primer ordenador portable con pantalla color, el Commodore SX-64, una versi\u00f3n portable del C64. Ten\u00eda una pantalla CRT color de 5\" (127\u00a0mm) e inclu\u00eda solo una unidad de disquete 1541, no inclu\u00eda la unidad de casete (Datasette)."}, {"name": "128", "text": "En 1985 aparece el Commodore 128 (y m\u00e1s tarde el 128D) que es retro-compatible con el C64. Es una versi\u00f3n mejorada del C64 con el doble de memoria (RAM), con posibilidad de mostrar en pantalla 80 columnas en modo texto, adem\u00e1s de un dise\u00f1o nuevo de la caja y del teclado. Tambi\u00e9n incluya un procesador Zilog Z80 para usarlo en modo CP/M en alternancia con el Commodore BASIC 7.0."}, {"name": "64C", "text": "En 1986, Commodore lanz\u00f3 el Commodore 64C (C64C) que era funcionalmente id\u00e9ntico al original, pero con un dise\u00f1o m\u00e1s parecido al Commodore 128. Las modificaciones fueron m\u00e1s all\u00e1 del simple cambio de look, ya que el C64C incorporaba nuevas versiones del chip de sonido SID, del chip v\u00eddeo Vic y del chip de entrada/salida (I/O), adaptados a un nuevo voltaje en el n\u00facleo (Vcore) de 9V (en vez de 12V). A menudo, el C64C fue vendido con el sistema operativo GEOS. En paralelo, la nueva unidad de disco Commodore 1541C cambi\u00f3 su look para adaptarse al nuevo C64C, adem\u00e1s de ser m\u00e1s silenciosa y m\u00e1s fiable."}, {"name": "64GS", "text": "En 1990, el C64 fue re-editado en forma de una consola de juegos, llamado Commodore 64 Games System (C64GS). Se hizo una modificaci\u00f3n simple de la placa base del C64C para orientar el conector del cartucho en posici\u00f3n vertical. Solo ten\u00eda las conexiones m\u00ednimas para conectar el audio, el v\u00eddeo, los mandos de juegos y el cartucho. Su ROM fue modificada para simplificar el arranque del sistema con una pantalla de inicio al estilo \"Inserte el cartucho de juego\". Fue dise\u00f1ado para competir con la Nintendo Entertainment System y el Sega Master System, pero sus malas ventas comparadas con sus rivales fue un fracaso comercial para Commodore y nunca fue lanzado fuera de Europa."}, {"name": "Otros", "text": "En 2000, el fabricante Tulip Computers propone un producto basado en el C64, el C64 Direct-to-TV. Este peculiar modelo del C64 est\u00e1 contenido dentro de un mando de juego, de tipo Joystick. A la base, es un sistema cerrado ya que solo propone 30 juegos cl\u00e1sicos del C64, 2 conectores RCA (audio/v\u00eddeo) y en su interior, un ASIC funcionando a 32\u00a0MHz emulando al procesador 6510, al VIC-II, al SID, al CIA y al PLA. Existen modificaciones para extender sus capacidades y mejorar su conectividad con lectores externos por ejemplo.\nOtros modelos del C64, muy espec\u00edfico al mercado alem\u00e1n, aparecieron durante esos a\u00f1os, como el Commodore 64 \"Aldi\", el Commodore 64 Golden Edition y el Commodore 64G"}]}, {"name": "Caracter\u00edsticas varias", "text": "La Commodore 64 fue la computadora que inspir\u00f3 a muchos m\u00fasicos y programadores y es posiblemente el ordenador de 8 bits de culto m\u00e1s importante. A d\u00eda de hoy existe una comunidad de usuarios muy activa que siguen programando para el C64, haciendo aut\u00e9nticas filigranas. Tambi\u00e9n existe una subcultura musical dentro del Commodore 64.\nTambi\u00e9n inspir\u00f3 a otros empresarios como por ejemplo, la tecla Commodore, esta era una tecla especial que daba muchas funciones al presionarla combinada con otras teclas, al igual que los teclados compatibles con Windows tienen el logotipo del sistema operativo de Microsoft, y los teclados para Apple Macintosh, el logotipo de Apple Inc..\nLa interfaz gr\u00e1fica GEOS se pod\u00eda hacer arrancar desde una memoria EPROM en los cartuchos de expansi\u00f3n, con lo cual al encender la Commodore 64, esta iniciaba la interfaz gr\u00e1fica v\u00eda hardware d\u00e1ndole una velocidad insuperable contra el Datasette y la disquetera. Con esto quedaba una computadora \u00f3ptima para trabajo directo, incluso se logr\u00f3 mantener un reloj en la interfaz GEOS con lo cual mejoraba mucho sus capacidades.\nVale la pena hacer notar que la Commodore 64 ten\u00eda una excelente arquitectura de hardware dada su capacidad de expansi\u00f3n mediante cartuchos y una gran versatilidad.\nTambi\u00e9n ten\u00eda perif\u00e9ricos como mouse, impresora, disquetera, discos duros, m\u00f3dem telef\u00f3nico, joysticks, l\u00e1piz \u00f3ptico, teclado de m\u00fasica, monitores, casetes, etc.\nEn el a\u00f1o 2005 la compa\u00f1\u00eda Creative Micro Designs lanz\u00f3 al mercado la CMD SuperCPU, que se conectaba en el puerto de expansi\u00f3n proporcionado una CPU de 16 bits WDC 65C816 a 20\u00a0MHz, que adem\u00e1s soporta expansi\u00f3n de 16 MB de memoria RAM y la conexi\u00f3n de un disco duro.\nActualmente se pueden descargar juegos de la Commodore 64 en la Consola Virtual de la Wii", "subsections": []}, {"name": "Especificaciones t\u00e9cnicas", "text": "Microprocesador:\nMOS Technology 6510/8500 (un MOS 6502 con un puerto integrado de entrada/salida de 6 bits)\nVelocidad de reloj: 0,985\u00a0MHz (PAL) / 1,023\u00a0MHz (NTSC)\nVideo: MOS Technology VIC-II 6567/8567 (NTSC), 6569/8569 (PAL)\n16 colores\nModo texto: 40\u00d725 caracteres; 256 caracteres definibles (8\u00d78 p\u00edxeles, o 4\u00d78 en modo multicolor); fondo definido por 4-bit\nModo mapa de bits: 320\u00d7200 (2 colores \u00fanicos en cada bloque de 8\u00d78 p\u00edxeles),[3]\u200b 160\u00d7200 (3 colores \u00fanicos m\u00e1s un color com\u00fan en cada bloque de 4x8)[4]\u200b\n8 sprites por hardware de 24\u00d721 p\u00edxeles, (12\u00d721 en modo multicolor)\nSonido: MOS Technology 6581/8580 SID\nSintetizador de 3 voces con ADSR controlable\n8 Octavas\n4 Formas de onda: tri\u00e1ngulo, sierra, pulso variable, ruido\nSincronizaci\u00f3n de osciladores, Modulaci\u00f3n en anillo\nFiltros programables: paso alto, paso bajo, paso banda, elimina banda\nRAM:\n64 Kilobytes (65\u00a0536 bytes), de los cuales 38 KB menos 1 byte (38911 bytes) est\u00e1 disponible para programas en BASIC\n512 bytes de RAM para color\nROM:\n20 Kilobytes (9 KB BASIC 2.0, 7 KB KERNEL, 4 KB caracteres: dos juegos de 2 KB cada uno)\nEntrada/Salida:\nPuerto serie RS232C (para m\u00f3dem, consola, etc.)\nPuerto serie IEC (para unidades de disco, impresoras, etc.)\nPuerto serie C2N (para datasette)\nSalida de video compuesto y audio\nSalida modulada para TV\nConector de expansi\u00f3n para cartuchos (al BUS interno del C64)\n2 conectores para mando de juego (joystick u otros dispositivos como rat\u00f3n, paddle, l\u00e1piz \u00f3ptico, tableta gr\u00e1fica).", "subsections": []}, {"name": "Clones de Commodore 64", "text": "Muchos pa\u00edses fabricaron clones de este modelo no siempre bajo licencia Commodore.\nEn Argentina la firma Drean, un fabricante de electrodom\u00e9sticos argentino, compr\u00f3 en 1982 la licencia para fabricar localmente la C64, comenzando la producci\u00f3n en su planta en la provincia de San Luis en 1983. Luego, ante el \u00e9xito de ventas, fabricar\u00eda los modelos 16 en 1985 (con poco \u00e9xito de ventas), 64C a fines de 1986 (con la mayor\u00eda de sus partes fabricadas localmente) y 128 a inicios de 1986 (con unos pocos cientos de unidades producidas).[5]\u200b\nEl modelo 64 se asemejaba a su par estadounidense, diferenci\u00e1ndose exteriormente en las siglas de encendido y en el anexo de la palabra Drean anteponi\u00e9ndose a Commodore 64 en la carcasa de la m\u00e1quina. Las mismas difer\u00edan de color en sus a\u00f1os de fabricaci\u00f3n, algunas respetaban a las de Estados Unidos y otras no, ya que los pl\u00e1sticos se fabricaban localmente. Internamente la versi\u00f3n Argentina ten\u00eda salida de video PAL-N en lugar de NTSC; adem\u00e1s, por este motivo, ten\u00eda una frecuencia de reloj mayor, lo que se pod\u00eda notar en algunos juegos ya que estos fueron dise\u00f1ados en su mayor\u00eda para la versi\u00f3n estadounidense. Otra diferencia destacable era la fuente de alimentaci\u00f3n adaptada para 220V en lugar de los 110V originales. Estos clones leg\u00edtimos eran de excelente calidad, aunque algunos usuarios se quejaban de la dureza del teclado, y 8 de cada 10 \"Commodores\" vendidas llegaron a ser de Drean. La Drean Commodore 64C era internamente igual al modelo 64. La diferencia radicaba en el formato de la carcasa, que era m\u00e1s ergon\u00f3mica, similar al teclado del modelo 128. A diferencia de los otros modelos, inclu\u00eda el disquete de GEOS. Drean tambi\u00e9n import\u00f3 software, que era distribuido en forma de cartuchos, casetes y disquetes, con su marca o bajo la marca Peek.\nLa producci\u00f3n finaliz\u00f3 a mediados de 1988, cuando Commodore International le retir\u00f3 la licencia a Drean, luego de haber producido unas 300\u00a0000 unidades.[6]\u200b", "subsections": []}, {"name": "V\u00e9ase tambi\u00e9n", "text": "Listado de emuladores de Commodore 64\nCommodore BASIC\nCommodore PET\nCommodore VIC-20\nCommodore 16\nCommodore 128\nCommodore Amiga\nCommodore International\nCommodore Educator 64\nCommodore serie MPS\nJack Tramiel (Fundador de la Compa\u00f1\u00eda)\nHistoria de los computadores personales\nContiki (Sistema operativo)", "subsections": []}, {"name": "Referencias", "text": "\u2191 VIC 64 Anv\u00e4ndarmanual. Imagen de la edici\u00f3n sueca del manual del usuario del VIC 64.\n\u2191 [1] Archivado el 6 de marzo de 2016 en Wayback Machine. How many Commodore 64 computers were sold? (ing.)\n\u2191 Rautiainen, Sami. \u00abProgrammers_Reference\u00bb. Consultado el 13 de septiembre de 2008.\u00a0\n\u2191 Rautiainen, Sami. \u00abProgrammers_Reference\u00bb. Consultado el 13 de septiembre de 2008.\u00a0\n\u2191 http://www.compuclasico.com/argentinos.php?model=dreancommodore.html\n\u2191 http://www.retrocomputacion.com/e107_plugins/content/content.php?content.12", "subsections": []}, {"name": "Enlaces externos", "text": " Wikimedia Commons alberga una galer\u00eda multimedia sobre Commodore 64.\nJuegos y Emuladores descargables de Commodore 64", "subsections": []}]}
{"url": "https://es.wikipedia.org/wiki/Conector_DIN", "title": "Conector DIN", "summary": "V\u00e9ase tambi\u00e9n:\nEl conector DIN es un tipo de conector, originariamente estandarizado por el Deutsches Institut f\u00fcr Normung,'DIN', organizaci\u00f3n encargada de la estandarizaci\u00f3n en Alemania.\nExisten est\u00e1ndares del DIN para una gran cantidad de diferentes conectores, por lo tanto el t\u00e9rmino \u201cconector DIN\u201d por s\u00ed mismo no identifica un conector particular a menos que se le a\u00f1ada el n\u00famero que ilustre el tipo de conector en particular (por ejemplo, \"conector DIN 41524\").\nEn el contexto de electr\u00f3nica de consumo, por regla general, conector DIN se refiere a los conectores con extremo circular que fueron los primeros normalizados por el DIN, para ser empleados en las se\u00f1ales anal\u00f3gicas de audio. Algunos de estos conectores fueron usados posteriormente en la transmisi\u00f3n anal\u00f3gica de v\u00eddeo y en interfaces digitales, por ejemplo: MIDI y PS/2 de IBM para teclados y mouses de computadoras personales. Los sezrches DIN para estos conectores no estuvieron mucho tiempo en prensa y fueron pronto reemplazados por los equivalentes internacionales IEC 60130-9\nTodos los conectores macho (plugs) de la familia de conectores tienen extremo de metal con 13,2 mm de di\u00e1metro con bordes especiales para limitar la orientaci\u00f3n al ser insertados en las ranuras. Existe un rango de conectores de la misma forma que difieren solo en la configuraci\u00f3n de los pines y que fue estandarizado originariamente en la DIN 41524 (de 3 o 5 pines), la DIN 45322 (de 5 pines a 60\u00b0), la DIN 45326 (8 pines), la DIN 45329 (7 pines), y otros est\u00e1ndares para un rango de diferentes aplicaciones.\nLos conectores consisten en una l\u00e1mina met\u00e1lica circular para proteger los pines que sobresalen. La l\u00e1mina met\u00e1lica est\u00e1 dentada para que sea insertada con la orientaci\u00f3n correcta en su enchufe y prevenir de esta forma el da\u00f1o en los aparatos el\u00e9ctricos.\nExisten siete patrones comunes y cualquier n\u00famero de pines desde tres hasta ocho. Existen dos conectores de cinco pines diferentes, conocidos en la industria como 180\u00b0 y 240\u00b0 (a veces denominado de 270\u00b0) intentando mencionar la disposici\u00f3n de los pines. Existe alguna ligera compatibilidad, por ejemplo un conector de tres pines puede ajustarse en cualquier enchufe de cinco pines de 180\u00b0, permitiendo que tres de los pines del conector queden sin conexi\u00f3n, pero uno de cinco pines no se enchufar\u00e1 en uno de tres pines. Al igual que uno de cinco pines encaja en un enchufe de siete o de ocho.", "sections": [{"name": "Ejemplos de conector de audio (macho)", "text": "", "subsections": []}, {"name": "Referencias", "text": "IEC 60130-9: Connectors for frequencies below 3 MHz \u2014 Part 9: Circular connectors for radio and associated sound equipment. International Electrotechnical Commission, Geneva.\nIEC 60574-3: Audiovisual, video and television equipment and systems \u2014 Part 3: Specification for connectors for the interconnection of equipment in audiovisual systems.", "subsections": []}, {"name": "Enlaces externos", "text": "www.hardwarebook.net/connector/index.html Distribuci\u00f3n de los pines en un conector (en ingl\u00e9s)", "subsections": []}]}
