## PA200T-starlite Board Constraints
## Xilinx Artix-7 XC7A200T-2SBG484C

## è¯´æ˜ï¼š
## è¿™æ˜¯æ¨¡æ¿çº¦æŸæ–‡ä»¶ï¼Œéœ€è¦æ ¹æ®å®é™…å¼€å‘æ¿åŸç†å›¾è°ƒæ•´å¼•è„šå·
## è¯·å‚è€ƒä½ çš„å¼€å‘æ¿æ‰‹å†Œè·å–å‡†ç¡®çš„å¼•è„šæ˜ å°„

##############################################################################
# æ—¶é’Ÿè¾“å…¥
##############################################################################

## ç³»ç»Ÿæ—¶é’Ÿ - é€šå¸¸æ˜¯ 50MHz æˆ– 100MHz æ™¶æŒ¯
## è¯·æ ¹æ®å®é™…æ¿å­è°ƒæ•´å¼•è„šå·å’Œé¢‘ç‡
set_property -dict { PACKAGE_PIN E3 IOSTANDARD LVCMOS33 } [get_ports { clk }];
create_clock -add -name sys_clk_pin -period 20.00 -waveform {0 10} [get_ports { clk }];
## 20ns = 50MHzï¼Œå¦‚æœæ˜¯100MHzæ”¹ä¸º period 10.00

##############################################################################
# å¤ä½ä¿¡å·
##############################################################################

## å¤ä½æŒ‰é”® - é€šå¸¸æ˜¯ä½ç”µå¹³æœ‰æ•ˆ
set_property -dict { PACKAGE_PIN C12 IOSTANDARD LVCMOS33 } [get_ports { rst_n }];

##############################################################################
# UART ä¸²å£
##############################################################################

## USB-UARTï¼ˆé€šå¸¸ä½¿ç”¨ FT2232Hï¼‰
set_property -dict { PACKAGE_PIN D10 IOSTANDARD LVCMOS33 } [get_ports { uart_tx }];
set_property -dict { PACKAGE_PIN A9  IOSTANDARD LVCMOS33 } [get_ports { uart_rx }];

##############################################################################
# LED æŒ‡ç¤ºç¯
##############################################################################

## ç”¨æˆ·LEDï¼ˆç¤ºä¾‹ï¼Œé€šå¸¸æœ‰4-8ä¸ªï¼‰
set_property -dict { PACKAGE_PIN H17 IOSTANDARD LVCMOS33 } [get_ports { led[0] }];
set_property -dict { PACKAGE_PIN K15 IOSTANDARD LVCMOS33 } [get_ports { led[1] }];
set_property -dict { PACKAGE_PIN J13 IOSTANDARD LVCMOS33 } [get_ports { led[2] }];
set_property -dict { PACKAGE_PIN N14 IOSTANDARD LVCMOS33 } [get_ports { led[3] }];

##############################################################################
# DDR3 å­˜å‚¨å™¨ï¼ˆå¦‚æœä½¿ç”¨ï¼‰
##############################################################################

## DDR3 å¼•è„šéœ€è¦æ ¹æ®å®é™…åŸç†å›¾è¯¦ç»†é…ç½®
## è¿™é‡Œçœç•¥ï¼Œåç»­éœ€è¦æ—¶å†æ·»åŠ 

##############################################################################
# æ—¶åºçº¦æŸ
##############################################################################

## è¾“å…¥å»¶è¿Ÿçº¦æŸ
set_input_delay -clock [get_clocks sys_clk_pin] -min -add_delay 2.0 [get_ports { uart_rx }];
set_input_delay -clock [get_clocks sys_clk_pin] -max -add_delay 5.0 [get_ports { uart_rx }];

## è¾“å‡ºå»¶è¿Ÿçº¦æŸ
set_output_delay -clock [get_clocks sys_clk_pin] -min -add_delay 0.0 [get_ports { uart_tx }];
set_output_delay -clock [get_clocks sys_clk_pin] -max -add_delay 3.0 [get_ports { uart_tx }];

## è¾“å‡ºçº¦æŸ
set_output_delay -clock [get_clocks sys_clk_pin] -min -add_delay 0.0 [get_ports { led[*] }];
set_output_delay -clock [get_clocks sys_clk_pin] -max -add_delay 3.0 [get_ports { led[*] }];

##############################################################################
# é…ç½®é€‰é¡¹
##############################################################################

## é…ç½®ç”µå‹
set_property CFGBVS VCCO [current_design];
set_property CONFIG_VOLTAGE 3.3 [current_design];

## Bitstream è®¾ç½®
set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design];
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design];
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design];

##############################################################################
# æ³¨æ„äº‹é¡¹
##############################################################################

## âš ï¸  é‡è¦ï¼šä¸Šè¿°å¼•è„šå·ï¼ˆPACKAGE_PINï¼‰éƒ½æ˜¯ç¤ºä¾‹ï¼
## å¿…é¡»å‚è€ƒä½ çš„ PA200T-starlite å¼€å‘æ¿åŸç†å›¾æˆ–æ‰‹å†Œ
## æ‰¾åˆ°æ­£ç¡®çš„å¼•è„šæ˜ å°„ï¼Œå¦åˆ™ä¼šæŸåç¡¬ä»¶ï¼

## ğŸ” å¦‚ä½•è·å–æ­£ç¡®çš„å¼•è„šï¼š
## 1. æŸ¥çœ‹å¼€å‘æ¿é™„å¸¦çš„åŸç†å›¾ PDF
## 2. æŸ¥çœ‹å‚å•†æä¾›çš„ç¤ºä¾‹çº¦æŸæ–‡ä»¶
## 3. ä½¿ç”¨ Vivado çš„å¼•è„šè§„åˆ’å·¥å…·ï¼ˆPin Plannerï¼‰

## ğŸ“– Xilinx çº¦æŸæ–‡ä»¶è¯­æ³•å‚è€ƒï¼š
## https://www.xilinx.com/support/documentation/sw_manuals/xilinx2023_2/ug903-vivado-using-constraints.pdf
