`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 03/15/2024 12:33:51 PM
// Design Name: 
// Module Name: top
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module top #(parameter div = 50_000_000, depth = 10)(input clk, rst, output [7:0] leds);

wire [$clog2(depth)-1:0] addr;

//shreg shift_reg(.clk(clk), .rst(rst), .en(enable),.leds(leds));
clkdiv #(.div(div)) gen_enable (.clk(clk),.rst(rst),.slow(enable));
rom #(.depth(depth)) memory (.clk(clk), .addr(addr),.data(leds));
address #(.depth(depth)) gen_address (
    .clk(clk),
    .rst(rst),
    .en(enable),
    .addr(addr)
    );
endmodule
