# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 8
attribute \cells_not_processed 1
attribute \src "dut.sv:1.1-12.10"
module \fib_simple
  attribute \src "dut.sv:11.18-11.27"
  wire width 32 $0\double_it$func$dut.sv:11$1.$result[31:0]$4
  attribute \src "dut.sv:11.18-11.27"
  wire width 32 $0\double_it$func$dut.sv:11$2.$result[31:0]$5
  attribute \src "dut.sv:11.18-11.27"
  wire width 32 $0\double_it$func$dut.sv:11$2.k[31:0]$6
  attribute \src "dut.sv:8.21-8.26"
  wire width 32 signed $mul$dut.sv:8$7_Y
  attribute \src "dut.sv:5.41-5.41"
  wire width 32 signed \double_it$func$dut.sv:11$1.$result
  attribute \nosync 1
  attribute \src "dut.sv:5.41-5.41"
  wire width 32 signed \double_it$func$dut.sv:11$2.$result
  attribute \nosync 1
  attribute \src "dut.sv:6.23-6.24"
  wire width 32 signed \double_it$func$dut.sv:11$2.k
  attribute \src "dut.sv:2.23-2.25"
  wire width 32 input 1 \in
  attribute \src "dut.sv:3.24-3.27"
  wire width 32 output 2 \out
  attribute \src "dut.sv:8.21-8.26"
  cell $mul $mul$dut.sv:8$7
    parameter \A_SIGNED 1
    parameter \A_WIDTH 32
    parameter \B_SIGNED 1
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A \in
    connect \B 2
    connect \Y $mul$dut.sv:8$7_Y
  end
  attribute \src "dut.sv:11.18-11.27"
  process $proc$dut.sv:11$3
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\double_it$func$dut.sv:11$2.k[31:0]$6 \in
    assign $0\double_it$func$dut.sv:11$2.$result[31:0]$5 $mul$dut.sv:8$7_Y
    assign $0\double_it$func$dut.sv:11$1.$result[31:0]$4 $mul$dut.sv:8$7_Y
    sync always
      update \double_it$func$dut.sv:11$1.$result $0\double_it$func$dut.sv:11$1.$result[31:0]$4
      update \double_it$func$dut.sv:11$2.$result 32'x
      update \double_it$func$dut.sv:11$2.k 32'x
  end
  connect \out \double_it$func$dut.sv:11$1.$result
end
