TimeQuest Timing Analyzer report for lab3top
Tue Apr 04 18:06:38 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Board Trace Model Assignments
 47. Input Transition Times
 48. Signal Integrity Metrics (Slow 1200mv 0c Model)
 49. Signal Integrity Metrics (Slow 1200mv 85c Model)
 50. Signal Integrity Metrics (Fast 1200mv 0c Model)
 51. Clock Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab3top                                                           ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_clk ; -3.000 ; -32.555                          ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit0|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit1|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit2|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit3|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit4|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit0|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit1|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit2|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit3|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit4|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit5|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit6|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit7|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit0|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit1|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit2|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit3|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit4|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit5|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit6|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit7|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; mydff:ctrlBit0|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; mydff:ctrlBit1|int_q                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit0|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit1|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit2|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit3|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit4|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit0|int_q   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit1|int_q   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit2|int_q   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit3|int_q   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit4|int_q   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit5|int_q   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit6|int_q   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit7|int_q   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit0|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit1|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit2|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit3|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit4|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit5|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit6|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit7|int_q  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; mydff:ctrlBit0|int_q                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; mydff:ctrlBit1|int_q                   ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit0|int_q ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit1|int_q ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit2|int_q ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit3|int_q ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit4|int_q ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit0|int_q   ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit1|int_q   ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit2|int_q   ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit3|int_q   ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit4|int_q   ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit5|int_q   ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit6|int_q   ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit7|int_q   ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit0|int_q  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit1|int_q  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit2|int_q  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit3|int_q  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit4|int_q  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit5|int_q  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit6|int_q  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit7|int_q  ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; mydff:ctrlBit0|int_q                   ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; mydff:ctrlBit1|int_q                   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o                          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0]            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk              ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit0|int_q|clk               ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit1|int_q|clk               ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit2|int_q|clk               ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit3|int_q|clk               ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit4|int_q|clk               ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit5|int_q|clk               ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit6|int_q|clk               ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit7|int_q|clk               ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; ctrlBit0|int_q|clk                     ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; ctrlBit1|int_q|clk                     ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit0|int_q|clk              ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit1|int_q|clk              ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit2|int_q|clk              ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit3|int_q|clk              ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit4|int_q|clk              ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit5|int_q|clk              ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit6|int_q|clk              ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit7|int_q|clk              ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; destAddress|bit0|int_q|clk             ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; destAddress|bit1|int_q|clk             ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; destAddress|bit2|int_q|clk             ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; destAddress|bit3|int_q|clk             ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; destAddress|bit4|int_q|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i                          ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; aluResult|bit0|int_q|clk               ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; aluResult|bit1|int_q|clk               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; i_aluRes[*]    ; i_clk      ; 1.735 ; 2.069 ; Rise       ; i_clk           ;
;  i_aluRes[0]   ; i_clk      ; 0.972 ; 1.313 ; Rise       ; i_clk           ;
;  i_aluRes[1]   ; i_clk      ; 1.735 ; 2.069 ; Rise       ; i_clk           ;
;  i_aluRes[2]   ; i_clk      ; 0.660 ; 1.006 ; Rise       ; i_clk           ;
;  i_aluRes[3]   ; i_clk      ; 1.273 ; 1.656 ; Rise       ; i_clk           ;
;  i_aluRes[4]   ; i_clk      ; 0.974 ; 1.317 ; Rise       ; i_clk           ;
;  i_aluRes[5]   ; i_clk      ; 1.522 ; 1.865 ; Rise       ; i_clk           ;
;  i_aluRes[6]   ; i_clk      ; 1.098 ; 1.459 ; Rise       ; i_clk           ;
;  i_aluRes[7]   ; i_clk      ; 1.365 ; 1.709 ; Rise       ; i_clk           ;
; i_dataMem[*]   ; i_clk      ; 1.900 ; 2.237 ; Rise       ; i_clk           ;
;  i_dataMem[0]  ; i_clk      ; 1.900 ; 2.237 ; Rise       ; i_clk           ;
;  i_dataMem[1]  ; i_clk      ; 1.441 ; 1.784 ; Rise       ; i_clk           ;
;  i_dataMem[2]  ; i_clk      ; 1.191 ; 1.539 ; Rise       ; i_clk           ;
;  i_dataMem[3]  ; i_clk      ; 0.994 ; 1.336 ; Rise       ; i_clk           ;
;  i_dataMem[4]  ; i_clk      ; 1.123 ; 1.481 ; Rise       ; i_clk           ;
;  i_dataMem[5]  ; i_clk      ; 0.995 ; 1.336 ; Rise       ; i_clk           ;
;  i_dataMem[6]  ; i_clk      ; 1.199 ; 1.547 ; Rise       ; i_clk           ;
;  i_dataMem[7]  ; i_clk      ; 1.180 ; 1.531 ; Rise       ; i_clk           ;
; i_destAddr[*]  ; i_clk      ; 1.490 ; 1.788 ; Rise       ; i_clk           ;
;  i_destAddr[0] ; i_clk      ; 1.195 ; 1.526 ; Rise       ; i_clk           ;
;  i_destAddr[1] ; i_clk      ; 0.902 ; 1.251 ; Rise       ; i_clk           ;
;  i_destAddr[2] ; i_clk      ; 1.068 ; 1.438 ; Rise       ; i_clk           ;
;  i_destAddr[3] ; i_clk      ; 1.153 ; 1.479 ; Rise       ; i_clk           ;
;  i_destAddr[4] ; i_clk      ; 1.490 ; 1.788 ; Rise       ; i_clk           ;
; i_enload       ; i_clk      ; 2.019 ; 2.381 ; Rise       ; i_clk           ;
; i_wb_MemToReg  ; i_clk      ; 1.349 ; 1.676 ; Rise       ; i_clk           ;
; i_wb_RegWrite  ; i_clk      ; 1.207 ; 1.555 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; i_aluRes[*]    ; i_clk      ; -0.241 ; -0.565 ; Rise       ; i_clk           ;
;  i_aluRes[0]   ; i_clk      ; -0.539 ; -0.858 ; Rise       ; i_clk           ;
;  i_aluRes[1]   ; i_clk      ; -1.273 ; -1.585 ; Rise       ; i_clk           ;
;  i_aluRes[2]   ; i_clk      ; -0.241 ; -0.565 ; Rise       ; i_clk           ;
;  i_aluRes[3]   ; i_clk      ; -0.824 ; -1.188 ; Rise       ; i_clk           ;
;  i_aluRes[4]   ; i_clk      ; -0.543 ; -0.863 ; Rise       ; i_clk           ;
;  i_aluRes[5]   ; i_clk      ; -1.085 ; -1.414 ; Rise       ; i_clk           ;
;  i_aluRes[6]   ; i_clk      ; -0.671 ; -1.023 ; Rise       ; i_clk           ;
;  i_aluRes[7]   ; i_clk      ; -0.930 ; -1.266 ; Rise       ; i_clk           ;
; i_dataMem[*]   ; i_clk      ; -0.561 ; -0.879 ; Rise       ; i_clk           ;
;  i_dataMem[0]  ; i_clk      ; -1.447 ; -1.771 ; Rise       ; i_clk           ;
;  i_dataMem[1]  ; i_clk      ; -1.004 ; -1.333 ; Rise       ; i_clk           ;
;  i_dataMem[2]  ; i_clk      ; -0.765 ; -1.099 ; Rise       ; i_clk           ;
;  i_dataMem[3]  ; i_clk      ; -0.561 ; -0.881 ; Rise       ; i_clk           ;
;  i_dataMem[4]  ; i_clk      ; -0.700 ; -1.044 ; Rise       ; i_clk           ;
;  i_dataMem[5]  ; i_clk      ; -0.561 ; -0.879 ; Rise       ; i_clk           ;
;  i_dataMem[6]  ; i_clk      ; -0.774 ; -1.109 ; Rise       ; i_clk           ;
;  i_dataMem[7]  ; i_clk      ; -0.755 ; -1.093 ; Rise       ; i_clk           ;
; i_destAddr[*]  ; i_clk      ; -0.468 ; -0.799 ; Rise       ; i_clk           ;
;  i_destAddr[0] ; i_clk      ; -0.749 ; -1.063 ; Rise       ; i_clk           ;
;  i_destAddr[1] ; i_clk      ; -0.468 ; -0.799 ; Rise       ; i_clk           ;
;  i_destAddr[2] ; i_clk      ; -0.642 ; -1.003 ; Rise       ; i_clk           ;
;  i_destAddr[3] ; i_clk      ; -0.710 ; -1.019 ; Rise       ; i_clk           ;
;  i_destAddr[4] ; i_clk      ; -1.033 ; -1.316 ; Rise       ; i_clk           ;
; i_enload       ; i_clk      ; -1.593 ; -1.877 ; Rise       ; i_clk           ;
; i_wb_MemToReg  ; i_clk      ; -0.904 ; -1.208 ; Rise       ; i_clk           ;
; i_wb_RegWrite  ; i_clk      ; -0.781 ; -1.116 ; Rise       ; i_clk           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; o_aluRes[*]    ; i_clk      ; 7.681 ; 7.678 ; Rise       ; i_clk           ;
;  o_aluRes[0]   ; i_clk      ; 7.287 ; 7.293 ; Rise       ; i_clk           ;
;  o_aluRes[1]   ; i_clk      ; 7.670 ; 7.674 ; Rise       ; i_clk           ;
;  o_aluRes[2]   ; i_clk      ; 7.049 ; 7.061 ; Rise       ; i_clk           ;
;  o_aluRes[3]   ; i_clk      ; 7.442 ; 7.399 ; Rise       ; i_clk           ;
;  o_aluRes[4]   ; i_clk      ; 7.681 ; 7.678 ; Rise       ; i_clk           ;
;  o_aluRes[5]   ; i_clk      ; 6.704 ; 6.686 ; Rise       ; i_clk           ;
;  o_aluRes[6]   ; i_clk      ; 6.987 ; 6.922 ; Rise       ; i_clk           ;
;  o_aluRes[7]   ; i_clk      ; 6.834 ; 6.790 ; Rise       ; i_clk           ;
; o_dataMem[*]   ; i_clk      ; 7.440 ; 7.393 ; Rise       ; i_clk           ;
;  o_dataMem[0]  ; i_clk      ; 6.975 ; 6.982 ; Rise       ; i_clk           ;
;  o_dataMem[1]  ; i_clk      ; 7.342 ; 7.352 ; Rise       ; i_clk           ;
;  o_dataMem[2]  ; i_clk      ; 7.214 ; 7.189 ; Rise       ; i_clk           ;
;  o_dataMem[3]  ; i_clk      ; 7.440 ; 7.393 ; Rise       ; i_clk           ;
;  o_dataMem[4]  ; i_clk      ; 6.960 ; 6.971 ; Rise       ; i_clk           ;
;  o_dataMem[5]  ; i_clk      ; 7.205 ; 7.184 ; Rise       ; i_clk           ;
;  o_dataMem[6]  ; i_clk      ; 7.186 ; 7.186 ; Rise       ; i_clk           ;
;  o_dataMem[7]  ; i_clk      ; 6.963 ; 6.975 ; Rise       ; i_clk           ;
; o_destAddr[*]  ; i_clk      ; 7.207 ; 7.121 ; Rise       ; i_clk           ;
;  o_destAddr[0] ; i_clk      ; 7.207 ; 7.121 ; Rise       ; i_clk           ;
;  o_destAddr[1] ; i_clk      ; 6.989 ; 6.932 ; Rise       ; i_clk           ;
;  o_destAddr[2] ; i_clk      ; 6.970 ; 6.911 ; Rise       ; i_clk           ;
;  o_destAddr[3] ; i_clk      ; 6.795 ; 6.756 ; Rise       ; i_clk           ;
;  o_destAddr[4] ; i_clk      ; 6.997 ; 6.936 ; Rise       ; i_clk           ;
; o_wb_MemToReg  ; i_clk      ; 7.228 ; 7.206 ; Rise       ; i_clk           ;
; o_wb_RegWrite  ; i_clk      ; 7.700 ; 7.631 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; o_aluRes[*]    ; i_clk      ; 6.477 ; 6.459 ; Rise       ; i_clk           ;
;  o_aluRes[0]   ; i_clk      ; 7.040 ; 7.045 ; Rise       ; i_clk           ;
;  o_aluRes[1]   ; i_clk      ; 7.409 ; 7.412 ; Rise       ; i_clk           ;
;  o_aluRes[2]   ; i_clk      ; 6.814 ; 6.824 ; Rise       ; i_clk           ;
;  o_aluRes[3]   ; i_clk      ; 7.192 ; 7.149 ; Rise       ; i_clk           ;
;  o_aluRes[4]   ; i_clk      ; 7.421 ; 7.417 ; Rise       ; i_clk           ;
;  o_aluRes[5]   ; i_clk      ; 6.477 ; 6.459 ; Rise       ; i_clk           ;
;  o_aluRes[6]   ; i_clk      ; 6.753 ; 6.690 ; Rise       ; i_clk           ;
;  o_aluRes[7]   ; i_clk      ; 6.609 ; 6.566 ; Rise       ; i_clk           ;
; o_dataMem[*]   ; i_clk      ; 6.726 ; 6.736 ; Rise       ; i_clk           ;
;  o_dataMem[0]  ; i_clk      ; 6.742 ; 6.747 ; Rise       ; i_clk           ;
;  o_dataMem[1]  ; i_clk      ; 7.094 ; 7.101 ; Rise       ; i_clk           ;
;  o_dataMem[2]  ; i_clk      ; 6.973 ; 6.948 ; Rise       ; i_clk           ;
;  o_dataMem[3]  ; i_clk      ; 7.190 ; 7.143 ; Rise       ; i_clk           ;
;  o_dataMem[4]  ; i_clk      ; 6.726 ; 6.736 ; Rise       ; i_clk           ;
;  o_dataMem[5]  ; i_clk      ; 6.964 ; 6.941 ; Rise       ; i_clk           ;
;  o_dataMem[6]  ; i_clk      ; 6.940 ; 6.939 ; Rise       ; i_clk           ;
;  o_dataMem[7]  ; i_clk      ; 6.729 ; 6.740 ; Rise       ; i_clk           ;
; o_destAddr[*]  ; i_clk      ; 6.571 ; 6.532 ; Rise       ; i_clk           ;
;  o_destAddr[0] ; i_clk      ; 6.965 ; 6.881 ; Rise       ; i_clk           ;
;  o_destAddr[1] ; i_clk      ; 6.756 ; 6.700 ; Rise       ; i_clk           ;
;  o_destAddr[2] ; i_clk      ; 6.739 ; 6.680 ; Rise       ; i_clk           ;
;  o_destAddr[3] ; i_clk      ; 6.571 ; 6.532 ; Rise       ; i_clk           ;
;  o_destAddr[4] ; i_clk      ; 6.765 ; 6.705 ; Rise       ; i_clk           ;
; o_wb_MemToReg  ; i_clk      ; 6.986 ; 6.963 ; Rise       ; i_clk           ;
; o_wb_RegWrite  ; i_clk      ; 7.440 ; 7.372 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -32.555                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit0|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit1|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit2|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit3|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit4|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit0|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit1|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit2|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit3|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit4|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit5|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit6|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit7|int_q   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit0|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit1|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit2|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit3|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit4|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit5|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit6|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit7|int_q  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; mydff:ctrlBit0|int_q                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; mydff:ctrlBit1|int_q                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit0|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit1|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit2|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit3|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit4|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit0|int_q   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit1|int_q   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit2|int_q   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit3|int_q   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit4|int_q   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit5|int_q   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit6|int_q   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit7|int_q   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit0|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit1|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit2|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit3|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit4|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit5|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit6|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit7|int_q  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; mydff:ctrlBit0|int_q                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; mydff:ctrlBit1|int_q                   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit0|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit1|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit2|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit3|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit4|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit0|int_q   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit1|int_q   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit2|int_q   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit3|int_q   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit4|int_q   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit5|int_q   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit6|int_q   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit7|int_q   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit0|int_q  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit1|int_q  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit2|int_q  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit3|int_q  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit4|int_q  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit5|int_q  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit6|int_q  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit7|int_q  ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; mydff:ctrlBit0|int_q                   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; mydff:ctrlBit1|int_q                   ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o                          ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0]            ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit0|int_q|clk               ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit1|int_q|clk               ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit2|int_q|clk               ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit3|int_q|clk               ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit4|int_q|clk               ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit5|int_q|clk               ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit6|int_q|clk               ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit7|int_q|clk               ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; ctrlBit0|int_q|clk                     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; ctrlBit1|int_q|clk                     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit0|int_q|clk              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit1|int_q|clk              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit2|int_q|clk              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit3|int_q|clk              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit4|int_q|clk              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit5|int_q|clk              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit6|int_q|clk              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit7|int_q|clk              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; destAddress|bit0|int_q|clk             ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; destAddress|bit1|int_q|clk             ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; destAddress|bit2|int_q|clk             ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; destAddress|bit3|int_q|clk             ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; destAddress|bit4|int_q|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i                          ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; aluResult|bit0|int_q|clk               ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; aluResult|bit1|int_q|clk               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; i_aluRes[*]    ; i_clk      ; 1.511 ; 1.730 ; Rise       ; i_clk           ;
;  i_aluRes[0]   ; i_clk      ; 0.802 ; 1.037 ; Rise       ; i_clk           ;
;  i_aluRes[1]   ; i_clk      ; 1.511 ; 1.730 ; Rise       ; i_clk           ;
;  i_aluRes[2]   ; i_clk      ; 0.513 ; 0.764 ; Rise       ; i_clk           ;
;  i_aluRes[3]   ; i_clk      ; 1.082 ; 1.348 ; Rise       ; i_clk           ;
;  i_aluRes[4]   ; i_clk      ; 0.807 ; 1.045 ; Rise       ; i_clk           ;
;  i_aluRes[5]   ; i_clk      ; 1.314 ; 1.556 ; Rise       ; i_clk           ;
;  i_aluRes[6]   ; i_clk      ; 0.911 ; 1.177 ; Rise       ; i_clk           ;
;  i_aluRes[7]   ; i_clk      ; 1.171 ; 1.408 ; Rise       ; i_clk           ;
; i_dataMem[*]   ; i_clk      ; 1.661 ; 1.893 ; Rise       ; i_clk           ;
;  i_dataMem[0]  ; i_clk      ; 1.661 ; 1.893 ; Rise       ; i_clk           ;
;  i_dataMem[1]  ; i_clk      ; 1.233 ; 1.476 ; Rise       ; i_clk           ;
;  i_dataMem[2]  ; i_clk      ; 1.000 ; 1.258 ; Rise       ; i_clk           ;
;  i_dataMem[3]  ; i_clk      ; 0.823 ; 1.062 ; Rise       ; i_clk           ;
;  i_dataMem[4]  ; i_clk      ; 0.938 ; 1.205 ; Rise       ; i_clk           ;
;  i_dataMem[5]  ; i_clk      ; 0.819 ; 1.055 ; Rise       ; i_clk           ;
;  i_dataMem[6]  ; i_clk      ; 1.011 ; 1.269 ; Rise       ; i_clk           ;
;  i_dataMem[7]  ; i_clk      ; 0.992 ; 1.249 ; Rise       ; i_clk           ;
; i_destAddr[*]  ; i_clk      ; 1.278 ; 1.458 ; Rise       ; i_clk           ;
;  i_destAddr[0] ; i_clk      ; 1.003 ; 1.224 ; Rise       ; i_clk           ;
;  i_destAddr[1] ; i_clk      ; 0.733 ; 0.978 ; Rise       ; i_clk           ;
;  i_destAddr[2] ; i_clk      ; 0.883 ; 1.162 ; Rise       ; i_clk           ;
;  i_destAddr[3] ; i_clk      ; 0.971 ; 1.187 ; Rise       ; i_clk           ;
;  i_destAddr[4] ; i_clk      ; 1.278 ; 1.458 ; Rise       ; i_clk           ;
; i_enload       ; i_clk      ; 1.777 ; 2.018 ; Rise       ; i_clk           ;
; i_wb_MemToReg  ; i_clk      ; 1.159 ; 1.372 ; Rise       ; i_clk           ;
; i_wb_RegWrite  ; i_clk      ; 1.016 ; 1.275 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; i_aluRes[*]    ; i_clk      ; -0.142 ; -0.373 ; Rise       ; i_clk           ;
;  i_aluRes[0]   ; i_clk      ; -0.418 ; -0.633 ; Rise       ; i_clk           ;
;  i_aluRes[1]   ; i_clk      ; -1.100 ; -1.301 ; Rise       ; i_clk           ;
;  i_aluRes[2]   ; i_clk      ; -0.142 ; -0.373 ; Rise       ; i_clk           ;
;  i_aluRes[3]   ; i_clk      ; -0.684 ; -0.933 ; Rise       ; i_clk           ;
;  i_aluRes[4]   ; i_clk      ; -0.423 ; -0.643 ; Rise       ; i_clk           ;
;  i_aluRes[5]   ; i_clk      ; -0.926 ; -1.157 ; Rise       ; i_clk           ;
;  i_aluRes[6]   ; i_clk      ; -0.534 ; -0.790 ; Rise       ; i_clk           ;
;  i_aluRes[7]   ; i_clk      ; -0.786 ; -1.015 ; Rise       ; i_clk           ;
; i_dataMem[*]   ; i_clk      ; -0.434 ; -0.651 ; Rise       ; i_clk           ;
;  i_dataMem[0]  ; i_clk      ; -1.258 ; -1.480 ; Rise       ; i_clk           ;
;  i_dataMem[1]  ; i_clk      ; -0.845 ; -1.076 ; Rise       ; i_clk           ;
;  i_dataMem[2]  ; i_clk      ; -0.623 ; -0.868 ; Rise       ; i_clk           ;
;  i_dataMem[3]  ; i_clk      ; -0.439 ; -0.659 ; Rise       ; i_clk           ;
;  i_dataMem[4]  ; i_clk      ; -0.563 ; -0.817 ; Rise       ; i_clk           ;
;  i_dataMem[5]  ; i_clk      ; -0.434 ; -0.651 ; Rise       ; i_clk           ;
;  i_dataMem[6]  ; i_clk      ; -0.635 ; -0.880 ; Rise       ; i_clk           ;
;  i_dataMem[7]  ; i_clk      ; -0.616 ; -0.861 ; Rise       ; i_clk           ;
; i_destAddr[*]  ; i_clk      ; -0.349 ; -0.578 ; Rise       ; i_clk           ;
;  i_destAddr[0] ; i_clk      ; -0.609 ; -0.814 ; Rise       ; i_clk           ;
;  i_destAddr[1] ; i_clk      ; -0.349 ; -0.578 ; Rise       ; i_clk           ;
;  i_destAddr[2] ; i_clk      ; -0.507 ; -0.777 ; Rise       ; i_clk           ;
;  i_destAddr[3] ; i_clk      ; -0.579 ; -0.780 ; Rise       ; i_clk           ;
;  i_destAddr[4] ; i_clk      ; -0.873 ; -1.039 ; Rise       ; i_clk           ;
; i_enload       ; i_clk      ; -1.391 ; -1.574 ; Rise       ; i_clk           ;
; i_wb_MemToReg  ; i_clk      ; -0.762 ; -0.958 ; Rise       ; i_clk           ;
; i_wb_RegWrite  ; i_clk      ; -0.639 ; -0.886 ; Rise       ; i_clk           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; o_aluRes[*]    ; i_clk      ; 6.968 ; 6.904 ; Rise       ; i_clk           ;
;  o_aluRes[0]   ; i_clk      ; 6.594 ; 6.550 ; Rise       ; i_clk           ;
;  o_aluRes[1]   ; i_clk      ; 6.955 ; 6.899 ; Rise       ; i_clk           ;
;  o_aluRes[2]   ; i_clk      ; 6.376 ; 6.347 ; Rise       ; i_clk           ;
;  o_aluRes[3]   ; i_clk      ; 6.720 ; 6.655 ; Rise       ; i_clk           ;
;  o_aluRes[4]   ; i_clk      ; 6.968 ; 6.904 ; Rise       ; i_clk           ;
;  o_aluRes[5]   ; i_clk      ; 6.044 ; 6.004 ; Rise       ; i_clk           ;
;  o_aluRes[6]   ; i_clk      ; 6.301 ; 6.212 ; Rise       ; i_clk           ;
;  o_aluRes[7]   ; i_clk      ; 6.159 ; 6.103 ; Rise       ; i_clk           ;
; o_dataMem[*]   ; i_clk      ; 6.719 ; 6.647 ; Rise       ; i_clk           ;
;  o_dataMem[0]  ; i_clk      ; 6.304 ; 6.272 ; Rise       ; i_clk           ;
;  o_dataMem[1]  ; i_clk      ; 6.647 ; 6.605 ; Rise       ; i_clk           ;
;  o_dataMem[2]  ; i_clk      ; 6.507 ; 6.468 ; Rise       ; i_clk           ;
;  o_dataMem[3]  ; i_clk      ; 6.719 ; 6.647 ; Rise       ; i_clk           ;
;  o_dataMem[4]  ; i_clk      ; 6.288 ; 6.260 ; Rise       ; i_clk           ;
;  o_dataMem[5]  ; i_clk      ; 6.497 ; 6.461 ; Rise       ; i_clk           ;
;  o_dataMem[6]  ; i_clk      ; 6.480 ; 6.456 ; Rise       ; i_clk           ;
;  o_dataMem[7]  ; i_clk      ; 6.292 ; 6.264 ; Rise       ; i_clk           ;
; o_destAddr[*]  ; i_clk      ; 6.503 ; 6.390 ; Rise       ; i_clk           ;
;  o_destAddr[0] ; i_clk      ; 6.503 ; 6.390 ; Rise       ; i_clk           ;
;  o_destAddr[1] ; i_clk      ; 6.306 ; 6.223 ; Rise       ; i_clk           ;
;  o_destAddr[2] ; i_clk      ; 6.291 ; 6.206 ; Rise       ; i_clk           ;
;  o_destAddr[3] ; i_clk      ; 6.120 ; 6.071 ; Rise       ; i_clk           ;
;  o_destAddr[4] ; i_clk      ; 6.310 ; 6.232 ; Rise       ; i_clk           ;
; o_wb_MemToReg  ; i_clk      ; 6.518 ; 6.483 ; Rise       ; i_clk           ;
; o_wb_RegWrite  ; i_clk      ; 6.967 ; 6.865 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; o_aluRes[*]    ; i_clk      ; 5.826 ; 5.787 ; Rise       ; i_clk           ;
;  o_aluRes[0]   ; i_clk      ; 6.358 ; 6.315 ; Rise       ; i_clk           ;
;  o_aluRes[1]   ; i_clk      ; 6.706 ; 6.651 ; Rise       ; i_clk           ;
;  o_aluRes[2]   ; i_clk      ; 6.150 ; 6.121 ; Rise       ; i_clk           ;
;  o_aluRes[3]   ; i_clk      ; 6.478 ; 6.415 ; Rise       ; i_clk           ;
;  o_aluRes[4]   ; i_clk      ; 6.719 ; 6.657 ; Rise       ; i_clk           ;
;  o_aluRes[5]   ; i_clk      ; 5.826 ; 5.787 ; Rise       ; i_clk           ;
;  o_aluRes[6]   ; i_clk      ; 6.074 ; 5.988 ; Rise       ; i_clk           ;
;  o_aluRes[7]   ; i_clk      ; 5.941 ; 5.886 ; Rise       ; i_clk           ;
; o_dataMem[*]   ; i_clk      ; 6.065 ; 6.036 ; Rise       ; i_clk           ;
;  o_dataMem[0]  ; i_clk      ; 6.081 ; 6.048 ; Rise       ; i_clk           ;
;  o_dataMem[1]  ; i_clk      ; 6.409 ; 6.368 ; Rise       ; i_clk           ;
;  o_dataMem[2]  ; i_clk      ; 6.273 ; 6.236 ; Rise       ; i_clk           ;
;  o_dataMem[3]  ; i_clk      ; 6.477 ; 6.407 ; Rise       ; i_clk           ;
;  o_dataMem[4]  ; i_clk      ; 6.065 ; 6.036 ; Rise       ; i_clk           ;
;  o_dataMem[5]  ; i_clk      ; 6.263 ; 6.228 ; Rise       ; i_clk           ;
;  o_dataMem[6]  ; i_clk      ; 6.245 ; 6.221 ; Rise       ; i_clk           ;
;  o_dataMem[7]  ; i_clk      ; 6.069 ; 6.040 ; Rise       ; i_clk           ;
; o_destAddr[*]  ; i_clk      ; 5.903 ; 5.855 ; Rise       ; i_clk           ;
;  o_destAddr[0] ; i_clk      ; 6.268 ; 6.158 ; Rise       ; i_clk           ;
;  o_destAddr[1] ; i_clk      ; 6.080 ; 5.999 ; Rise       ; i_clk           ;
;  o_destAddr[2] ; i_clk      ; 6.066 ; 5.984 ; Rise       ; i_clk           ;
;  o_destAddr[3] ; i_clk      ; 5.903 ; 5.855 ; Rise       ; i_clk           ;
;  o_destAddr[4] ; i_clk      ; 6.085 ; 6.009 ; Rise       ; i_clk           ;
; o_wb_MemToReg  ; i_clk      ; 6.283 ; 6.249 ; Rise       ; i_clk           ;
; o_wb_RegWrite  ; i_clk      ; 6.715 ; 6.617 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -27.442                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit0|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit1|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit2|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit3|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit4|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit0|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit1|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit2|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit3|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit4|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit5|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit6|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit7|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit0|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit1|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit2|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit3|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit4|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit5|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit6|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit7|int_q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; mydff:ctrlBit0|int_q                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; mydff:ctrlBit1|int_q                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit0|int_q   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit1|int_q   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit2|int_q   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit3|int_q   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit4|int_q   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit5|int_q   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit0|int_q  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit1|int_q  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit2|int_q  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit3|int_q  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit4|int_q  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit5|int_q  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit6|int_q  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit7|int_q  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; mydff:ctrlBit0|int_q                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; mydff:ctrlBit1|int_q                   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit0|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit1|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit2|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit3|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit4|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit6|int_q   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit7|int_q   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit0|int_q|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit1|int_q|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit2|int_q|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit3|int_q|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit4|int_q|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit5|int_q|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; ctrlBit0|int_q|clk                     ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; ctrlBit1|int_q|clk                     ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit0|int_q|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit1|int_q|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit2|int_q|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit3|int_q|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit4|int_q|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit5|int_q|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit6|int_q|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; dataMemory|bit7|int_q|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit6|int_q|clk               ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; aluResult|bit7|int_q|clk               ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; destAddress|bit0|int_q|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; destAddress|bit1|int_q|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; destAddress|bit2|int_q|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; destAddress|bit3|int_q|clk             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; destAddress|bit4|int_q|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o                          ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0]            ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i                          ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit0|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit1|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit2|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit3|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg5bit:destAddress|mydff:bit4|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit6|int_q   ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit7|int_q   ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit0|int_q   ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit1|int_q   ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit2|int_q   ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit3|int_q   ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit4|int_q   ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:aluResult|mydff:bit5|int_q   ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit0|int_q  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit1|int_q  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit2|int_q  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit3|int_q  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit4|int_q  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit5|int_q  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit6|int_q  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; enreg8bit:dataMemory|mydff:bit7|int_q  ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; mydff:ctrlBit0|int_q                   ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; mydff:ctrlBit1|int_q                   ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0]            ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; i_aluRes[*]    ; i_clk      ; 0.813 ; 1.437 ; Rise       ; i_clk           ;
;  i_aluRes[0]   ; i_clk      ; 0.404 ; 0.976 ; Rise       ; i_clk           ;
;  i_aluRes[1]   ; i_clk      ; 0.813 ; 1.437 ; Rise       ; i_clk           ;
;  i_aluRes[2]   ; i_clk      ; 0.266 ; 0.813 ; Rise       ; i_clk           ;
;  i_aluRes[3]   ; i_clk      ; 0.586 ; 1.193 ; Rise       ; i_clk           ;
;  i_aluRes[4]   ; i_clk      ; 0.422 ; 0.992 ; Rise       ; i_clk           ;
;  i_aluRes[5]   ; i_clk      ; 0.709 ; 1.288 ; Rise       ; i_clk           ;
;  i_aluRes[6]   ; i_clk      ; 0.465 ; 1.024 ; Rise       ; i_clk           ;
;  i_aluRes[7]   ; i_clk      ; 0.636 ; 1.199 ; Rise       ; i_clk           ;
; i_dataMem[*]   ; i_clk      ; 0.886 ; 1.495 ; Rise       ; i_clk           ;
;  i_dataMem[0]  ; i_clk      ; 0.886 ; 1.495 ; Rise       ; i_clk           ;
;  i_dataMem[1]  ; i_clk      ; 0.630 ; 1.209 ; Rise       ; i_clk           ;
;  i_dataMem[2]  ; i_clk      ; 0.520 ; 1.085 ; Rise       ; i_clk           ;
;  i_dataMem[3]  ; i_clk      ; 0.432 ; 1.003 ; Rise       ; i_clk           ;
;  i_dataMem[4]  ; i_clk      ; 0.485 ; 1.046 ; Rise       ; i_clk           ;
;  i_dataMem[5]  ; i_clk      ; 0.407 ; 0.985 ; Rise       ; i_clk           ;
;  i_dataMem[6]  ; i_clk      ; 0.542 ; 1.104 ; Rise       ; i_clk           ;
;  i_dataMem[7]  ; i_clk      ; 0.512 ; 1.077 ; Rise       ; i_clk           ;
; i_destAddr[*]  ; i_clk      ; 0.648 ; 1.243 ; Rise       ; i_clk           ;
;  i_destAddr[0] ; i_clk      ; 0.525 ; 1.102 ; Rise       ; i_clk           ;
;  i_destAddr[1] ; i_clk      ; 0.378 ; 0.943 ; Rise       ; i_clk           ;
;  i_destAddr[2] ; i_clk      ; 0.461 ; 1.020 ; Rise       ; i_clk           ;
;  i_destAddr[3] ; i_clk      ; 0.516 ; 1.088 ; Rise       ; i_clk           ;
;  i_destAddr[4] ; i_clk      ; 0.648 ; 1.243 ; Rise       ; i_clk           ;
; i_enload       ; i_clk      ; 0.947 ; 1.552 ; Rise       ; i_clk           ;
; i_wb_MemToReg  ; i_clk      ; 0.624 ; 1.208 ; Rise       ; i_clk           ;
; i_wb_RegWrite  ; i_clk      ; 0.538 ; 1.102 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; i_aluRes[*]    ; i_clk      ; -0.055 ; -0.591 ; Rise       ; i_clk           ;
;  i_aluRes[0]   ; i_clk      ; -0.186 ; -0.745 ; Rise       ; i_clk           ;
;  i_aluRes[1]   ; i_clk      ; -0.581 ; -1.190 ; Rise       ; i_clk           ;
;  i_aluRes[2]   ; i_clk      ; -0.055 ; -0.591 ; Rise       ; i_clk           ;
;  i_aluRes[3]   ; i_clk      ; -0.364 ; -0.955 ; Rise       ; i_clk           ;
;  i_aluRes[4]   ; i_clk      ; -0.205 ; -0.763 ; Rise       ; i_clk           ;
;  i_aluRes[5]   ; i_clk      ; -0.487 ; -1.060 ; Rise       ; i_clk           ;
;  i_aluRes[6]   ; i_clk      ; -0.253 ; -0.806 ; Rise       ; i_clk           ;
;  i_aluRes[7]   ; i_clk      ; -0.421 ; -0.976 ; Rise       ; i_clk           ;
; i_dataMem[*]   ; i_clk      ; -0.189 ; -0.754 ; Rise       ; i_clk           ;
;  i_dataMem[0]  ; i_clk      ; -0.657 ; -1.258 ; Rise       ; i_clk           ;
;  i_dataMem[1]  ; i_clk      ; -0.408 ; -0.981 ; Rise       ; i_clk           ;
;  i_dataMem[2]  ; i_clk      ; -0.304 ; -0.863 ; Rise       ; i_clk           ;
;  i_dataMem[3]  ; i_clk      ; -0.215 ; -0.773 ; Rise       ; i_clk           ;
;  i_dataMem[4]  ; i_clk      ; -0.270 ; -0.825 ; Rise       ; i_clk           ;
;  i_dataMem[5]  ; i_clk      ; -0.189 ; -0.754 ; Rise       ; i_clk           ;
;  i_dataMem[6]  ; i_clk      ; -0.327 ; -0.882 ; Rise       ; i_clk           ;
;  i_dataMem[7]  ; i_clk      ; -0.297 ; -0.856 ; Rise       ; i_clk           ;
; i_destAddr[*]  ; i_clk      ; -0.165 ; -0.716 ; Rise       ; i_clk           ;
;  i_destAddr[0] ; i_clk      ; -0.307 ; -0.869 ; Rise       ; i_clk           ;
;  i_destAddr[1] ; i_clk      ; -0.165 ; -0.716 ; Rise       ; i_clk           ;
;  i_destAddr[2] ; i_clk      ; -0.251 ; -0.802 ; Rise       ; i_clk           ;
;  i_destAddr[3] ; i_clk      ; -0.300 ; -0.857 ; Rise       ; i_clk           ;
;  i_destAddr[4] ; i_clk      ; -0.425 ; -1.004 ; Rise       ; i_clk           ;
; i_enload       ; i_clk      ; -0.728 ; -1.282 ; Rise       ; i_clk           ;
; i_wb_MemToReg  ; i_clk      ; -0.400 ; -0.971 ; Rise       ; i_clk           ;
; i_wb_RegWrite  ; i_clk      ; -0.322 ; -0.881 ; Rise       ; i_clk           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; o_aluRes[*]    ; i_clk      ; 4.098 ; 4.234 ; Rise       ; i_clk           ;
;  o_aluRes[0]   ; i_clk      ; 3.882 ; 3.990 ; Rise       ; i_clk           ;
;  o_aluRes[1]   ; i_clk      ; 4.093 ; 4.225 ; Rise       ; i_clk           ;
;  o_aluRes[2]   ; i_clk      ; 3.783 ; 3.878 ; Rise       ; i_clk           ;
;  o_aluRes[3]   ; i_clk      ; 3.959 ; 4.043 ; Rise       ; i_clk           ;
;  o_aluRes[4]   ; i_clk      ; 4.098 ; 4.234 ; Rise       ; i_clk           ;
;  o_aluRes[5]   ; i_clk      ; 3.568 ; 3.617 ; Rise       ; i_clk           ;
;  o_aluRes[6]   ; i_clk      ; 3.681 ; 3.732 ; Rise       ; i_clk           ;
;  o_aluRes[7]   ; i_clk      ; 3.646 ; 3.689 ; Rise       ; i_clk           ;
; o_dataMem[*]   ; i_clk      ; 3.953 ; 4.035 ; Rise       ; i_clk           ;
;  o_dataMem[0]  ; i_clk      ; 3.736 ; 3.821 ; Rise       ; i_clk           ;
;  o_dataMem[1]  ; i_clk      ; 3.914 ; 4.031 ; Rise       ; i_clk           ;
;  o_dataMem[2]  ; i_clk      ; 3.853 ; 3.928 ; Rise       ; i_clk           ;
;  o_dataMem[3]  ; i_clk      ; 3.953 ; 4.035 ; Rise       ; i_clk           ;
;  o_dataMem[4]  ; i_clk      ; 3.717 ; 3.806 ; Rise       ; i_clk           ;
;  o_dataMem[5]  ; i_clk      ; 3.840 ; 3.917 ; Rise       ; i_clk           ;
;  o_dataMem[6]  ; i_clk      ; 3.826 ; 3.912 ; Rise       ; i_clk           ;
;  o_dataMem[7]  ; i_clk      ; 3.721 ; 3.811 ; Rise       ; i_clk           ;
; o_destAddr[*]  ; i_clk      ; 3.782 ; 3.841 ; Rise       ; i_clk           ;
;  o_destAddr[0] ; i_clk      ; 3.782 ; 3.841 ; Rise       ; i_clk           ;
;  o_destAddr[1] ; i_clk      ; 3.697 ; 3.749 ; Rise       ; i_clk           ;
;  o_destAddr[2] ; i_clk      ; 3.693 ; 3.741 ; Rise       ; i_clk           ;
;  o_destAddr[3] ; i_clk      ; 3.624 ; 3.666 ; Rise       ; i_clk           ;
;  o_destAddr[4] ; i_clk      ; 3.716 ; 3.764 ; Rise       ; i_clk           ;
; o_wb_MemToReg  ; i_clk      ; 3.852 ; 3.931 ; Rise       ; i_clk           ;
; o_wb_RegWrite  ; i_clk      ; 4.082 ; 4.173 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; o_aluRes[*]    ; i_clk      ; 3.453 ; 3.501 ; Rise       ; i_clk           ;
;  o_aluRes[0]   ; i_clk      ; 3.757 ; 3.862 ; Rise       ; i_clk           ;
;  o_aluRes[1]   ; i_clk      ; 3.960 ; 4.088 ; Rise       ; i_clk           ;
;  o_aluRes[2]   ; i_clk      ; 3.664 ; 3.756 ; Rise       ; i_clk           ;
;  o_aluRes[3]   ; i_clk      ; 3.829 ; 3.909 ; Rise       ; i_clk           ;
;  o_aluRes[4]   ; i_clk      ; 3.966 ; 4.098 ; Rise       ; i_clk           ;
;  o_aluRes[5]   ; i_clk      ; 3.453 ; 3.501 ; Rise       ; i_clk           ;
;  o_aluRes[6]   ; i_clk      ; 3.561 ; 3.611 ; Rise       ; i_clk           ;
;  o_aluRes[7]   ; i_clk      ; 3.530 ; 3.572 ; Rise       ; i_clk           ;
; o_dataMem[*]   ; i_clk      ; 3.599 ; 3.685 ; Rise       ; i_clk           ;
;  o_dataMem[0]  ; i_clk      ; 3.618 ; 3.701 ; Rise       ; i_clk           ;
;  o_dataMem[1]  ; i_clk      ; 3.788 ; 3.901 ; Rise       ; i_clk           ;
;  o_dataMem[2]  ; i_clk      ; 3.727 ; 3.799 ; Rise       ; i_clk           ;
;  o_dataMem[3]  ; i_clk      ; 3.822 ; 3.901 ; Rise       ; i_clk           ;
;  o_dataMem[4]  ; i_clk      ; 3.599 ; 3.685 ; Rise       ; i_clk           ;
;  o_dataMem[5]  ; i_clk      ; 3.713 ; 3.787 ; Rise       ; i_clk           ;
;  o_dataMem[6]  ; i_clk      ; 3.702 ; 3.784 ; Rise       ; i_clk           ;
;  o_dataMem[7]  ; i_clk      ; 3.603 ; 3.690 ; Rise       ; i_clk           ;
; o_destAddr[*]  ; i_clk      ; 3.508 ; 3.549 ; Rise       ; i_clk           ;
;  o_destAddr[0] ; i_clk      ; 3.658 ; 3.715 ; Rise       ; i_clk           ;
;  o_destAddr[1] ; i_clk      ; 3.578 ; 3.628 ; Rise       ; i_clk           ;
;  o_destAddr[2] ; i_clk      ; 3.575 ; 3.621 ; Rise       ; i_clk           ;
;  o_destAddr[3] ; i_clk      ; 3.508 ; 3.549 ; Rise       ; i_clk           ;
;  o_destAddr[4] ; i_clk      ; 3.598 ; 3.644 ; Rise       ; i_clk           ;
; o_wb_MemToReg  ; i_clk      ; 3.725 ; 3.801 ; Rise       ; i_clk           ;
; o_wb_RegWrite  ; i_clk      ; 3.947 ; 4.034 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  i_clk           ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -32.555             ;
;  i_clk           ; N/A   ; N/A  ; N/A      ; N/A     ; -32.555             ;
+------------------+-------+------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; i_aluRes[*]    ; i_clk      ; 1.735 ; 2.069 ; Rise       ; i_clk           ;
;  i_aluRes[0]   ; i_clk      ; 0.972 ; 1.313 ; Rise       ; i_clk           ;
;  i_aluRes[1]   ; i_clk      ; 1.735 ; 2.069 ; Rise       ; i_clk           ;
;  i_aluRes[2]   ; i_clk      ; 0.660 ; 1.006 ; Rise       ; i_clk           ;
;  i_aluRes[3]   ; i_clk      ; 1.273 ; 1.656 ; Rise       ; i_clk           ;
;  i_aluRes[4]   ; i_clk      ; 0.974 ; 1.317 ; Rise       ; i_clk           ;
;  i_aluRes[5]   ; i_clk      ; 1.522 ; 1.865 ; Rise       ; i_clk           ;
;  i_aluRes[6]   ; i_clk      ; 1.098 ; 1.459 ; Rise       ; i_clk           ;
;  i_aluRes[7]   ; i_clk      ; 1.365 ; 1.709 ; Rise       ; i_clk           ;
; i_dataMem[*]   ; i_clk      ; 1.900 ; 2.237 ; Rise       ; i_clk           ;
;  i_dataMem[0]  ; i_clk      ; 1.900 ; 2.237 ; Rise       ; i_clk           ;
;  i_dataMem[1]  ; i_clk      ; 1.441 ; 1.784 ; Rise       ; i_clk           ;
;  i_dataMem[2]  ; i_clk      ; 1.191 ; 1.539 ; Rise       ; i_clk           ;
;  i_dataMem[3]  ; i_clk      ; 0.994 ; 1.336 ; Rise       ; i_clk           ;
;  i_dataMem[4]  ; i_clk      ; 1.123 ; 1.481 ; Rise       ; i_clk           ;
;  i_dataMem[5]  ; i_clk      ; 0.995 ; 1.336 ; Rise       ; i_clk           ;
;  i_dataMem[6]  ; i_clk      ; 1.199 ; 1.547 ; Rise       ; i_clk           ;
;  i_dataMem[7]  ; i_clk      ; 1.180 ; 1.531 ; Rise       ; i_clk           ;
; i_destAddr[*]  ; i_clk      ; 1.490 ; 1.788 ; Rise       ; i_clk           ;
;  i_destAddr[0] ; i_clk      ; 1.195 ; 1.526 ; Rise       ; i_clk           ;
;  i_destAddr[1] ; i_clk      ; 0.902 ; 1.251 ; Rise       ; i_clk           ;
;  i_destAddr[2] ; i_clk      ; 1.068 ; 1.438 ; Rise       ; i_clk           ;
;  i_destAddr[3] ; i_clk      ; 1.153 ; 1.479 ; Rise       ; i_clk           ;
;  i_destAddr[4] ; i_clk      ; 1.490 ; 1.788 ; Rise       ; i_clk           ;
; i_enload       ; i_clk      ; 2.019 ; 2.381 ; Rise       ; i_clk           ;
; i_wb_MemToReg  ; i_clk      ; 1.349 ; 1.676 ; Rise       ; i_clk           ;
; i_wb_RegWrite  ; i_clk      ; 1.207 ; 1.555 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; i_aluRes[*]    ; i_clk      ; -0.055 ; -0.373 ; Rise       ; i_clk           ;
;  i_aluRes[0]   ; i_clk      ; -0.186 ; -0.633 ; Rise       ; i_clk           ;
;  i_aluRes[1]   ; i_clk      ; -0.581 ; -1.190 ; Rise       ; i_clk           ;
;  i_aluRes[2]   ; i_clk      ; -0.055 ; -0.373 ; Rise       ; i_clk           ;
;  i_aluRes[3]   ; i_clk      ; -0.364 ; -0.933 ; Rise       ; i_clk           ;
;  i_aluRes[4]   ; i_clk      ; -0.205 ; -0.643 ; Rise       ; i_clk           ;
;  i_aluRes[5]   ; i_clk      ; -0.487 ; -1.060 ; Rise       ; i_clk           ;
;  i_aluRes[6]   ; i_clk      ; -0.253 ; -0.790 ; Rise       ; i_clk           ;
;  i_aluRes[7]   ; i_clk      ; -0.421 ; -0.976 ; Rise       ; i_clk           ;
; i_dataMem[*]   ; i_clk      ; -0.189 ; -0.651 ; Rise       ; i_clk           ;
;  i_dataMem[0]  ; i_clk      ; -0.657 ; -1.258 ; Rise       ; i_clk           ;
;  i_dataMem[1]  ; i_clk      ; -0.408 ; -0.981 ; Rise       ; i_clk           ;
;  i_dataMem[2]  ; i_clk      ; -0.304 ; -0.863 ; Rise       ; i_clk           ;
;  i_dataMem[3]  ; i_clk      ; -0.215 ; -0.659 ; Rise       ; i_clk           ;
;  i_dataMem[4]  ; i_clk      ; -0.270 ; -0.817 ; Rise       ; i_clk           ;
;  i_dataMem[5]  ; i_clk      ; -0.189 ; -0.651 ; Rise       ; i_clk           ;
;  i_dataMem[6]  ; i_clk      ; -0.327 ; -0.880 ; Rise       ; i_clk           ;
;  i_dataMem[7]  ; i_clk      ; -0.297 ; -0.856 ; Rise       ; i_clk           ;
; i_destAddr[*]  ; i_clk      ; -0.165 ; -0.578 ; Rise       ; i_clk           ;
;  i_destAddr[0] ; i_clk      ; -0.307 ; -0.814 ; Rise       ; i_clk           ;
;  i_destAddr[1] ; i_clk      ; -0.165 ; -0.578 ; Rise       ; i_clk           ;
;  i_destAddr[2] ; i_clk      ; -0.251 ; -0.777 ; Rise       ; i_clk           ;
;  i_destAddr[3] ; i_clk      ; -0.300 ; -0.780 ; Rise       ; i_clk           ;
;  i_destAddr[4] ; i_clk      ; -0.425 ; -1.004 ; Rise       ; i_clk           ;
; i_enload       ; i_clk      ; -0.728 ; -1.282 ; Rise       ; i_clk           ;
; i_wb_MemToReg  ; i_clk      ; -0.400 ; -0.958 ; Rise       ; i_clk           ;
; i_wb_RegWrite  ; i_clk      ; -0.322 ; -0.881 ; Rise       ; i_clk           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; o_aluRes[*]    ; i_clk      ; 7.681 ; 7.678 ; Rise       ; i_clk           ;
;  o_aluRes[0]   ; i_clk      ; 7.287 ; 7.293 ; Rise       ; i_clk           ;
;  o_aluRes[1]   ; i_clk      ; 7.670 ; 7.674 ; Rise       ; i_clk           ;
;  o_aluRes[2]   ; i_clk      ; 7.049 ; 7.061 ; Rise       ; i_clk           ;
;  o_aluRes[3]   ; i_clk      ; 7.442 ; 7.399 ; Rise       ; i_clk           ;
;  o_aluRes[4]   ; i_clk      ; 7.681 ; 7.678 ; Rise       ; i_clk           ;
;  o_aluRes[5]   ; i_clk      ; 6.704 ; 6.686 ; Rise       ; i_clk           ;
;  o_aluRes[6]   ; i_clk      ; 6.987 ; 6.922 ; Rise       ; i_clk           ;
;  o_aluRes[7]   ; i_clk      ; 6.834 ; 6.790 ; Rise       ; i_clk           ;
; o_dataMem[*]   ; i_clk      ; 7.440 ; 7.393 ; Rise       ; i_clk           ;
;  o_dataMem[0]  ; i_clk      ; 6.975 ; 6.982 ; Rise       ; i_clk           ;
;  o_dataMem[1]  ; i_clk      ; 7.342 ; 7.352 ; Rise       ; i_clk           ;
;  o_dataMem[2]  ; i_clk      ; 7.214 ; 7.189 ; Rise       ; i_clk           ;
;  o_dataMem[3]  ; i_clk      ; 7.440 ; 7.393 ; Rise       ; i_clk           ;
;  o_dataMem[4]  ; i_clk      ; 6.960 ; 6.971 ; Rise       ; i_clk           ;
;  o_dataMem[5]  ; i_clk      ; 7.205 ; 7.184 ; Rise       ; i_clk           ;
;  o_dataMem[6]  ; i_clk      ; 7.186 ; 7.186 ; Rise       ; i_clk           ;
;  o_dataMem[7]  ; i_clk      ; 6.963 ; 6.975 ; Rise       ; i_clk           ;
; o_destAddr[*]  ; i_clk      ; 7.207 ; 7.121 ; Rise       ; i_clk           ;
;  o_destAddr[0] ; i_clk      ; 7.207 ; 7.121 ; Rise       ; i_clk           ;
;  o_destAddr[1] ; i_clk      ; 6.989 ; 6.932 ; Rise       ; i_clk           ;
;  o_destAddr[2] ; i_clk      ; 6.970 ; 6.911 ; Rise       ; i_clk           ;
;  o_destAddr[3] ; i_clk      ; 6.795 ; 6.756 ; Rise       ; i_clk           ;
;  o_destAddr[4] ; i_clk      ; 6.997 ; 6.936 ; Rise       ; i_clk           ;
; o_wb_MemToReg  ; i_clk      ; 7.228 ; 7.206 ; Rise       ; i_clk           ;
; o_wb_RegWrite  ; i_clk      ; 7.700 ; 7.631 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; o_aluRes[*]    ; i_clk      ; 3.453 ; 3.501 ; Rise       ; i_clk           ;
;  o_aluRes[0]   ; i_clk      ; 3.757 ; 3.862 ; Rise       ; i_clk           ;
;  o_aluRes[1]   ; i_clk      ; 3.960 ; 4.088 ; Rise       ; i_clk           ;
;  o_aluRes[2]   ; i_clk      ; 3.664 ; 3.756 ; Rise       ; i_clk           ;
;  o_aluRes[3]   ; i_clk      ; 3.829 ; 3.909 ; Rise       ; i_clk           ;
;  o_aluRes[4]   ; i_clk      ; 3.966 ; 4.098 ; Rise       ; i_clk           ;
;  o_aluRes[5]   ; i_clk      ; 3.453 ; 3.501 ; Rise       ; i_clk           ;
;  o_aluRes[6]   ; i_clk      ; 3.561 ; 3.611 ; Rise       ; i_clk           ;
;  o_aluRes[7]   ; i_clk      ; 3.530 ; 3.572 ; Rise       ; i_clk           ;
; o_dataMem[*]   ; i_clk      ; 3.599 ; 3.685 ; Rise       ; i_clk           ;
;  o_dataMem[0]  ; i_clk      ; 3.618 ; 3.701 ; Rise       ; i_clk           ;
;  o_dataMem[1]  ; i_clk      ; 3.788 ; 3.901 ; Rise       ; i_clk           ;
;  o_dataMem[2]  ; i_clk      ; 3.727 ; 3.799 ; Rise       ; i_clk           ;
;  o_dataMem[3]  ; i_clk      ; 3.822 ; 3.901 ; Rise       ; i_clk           ;
;  o_dataMem[4]  ; i_clk      ; 3.599 ; 3.685 ; Rise       ; i_clk           ;
;  o_dataMem[5]  ; i_clk      ; 3.713 ; 3.787 ; Rise       ; i_clk           ;
;  o_dataMem[6]  ; i_clk      ; 3.702 ; 3.784 ; Rise       ; i_clk           ;
;  o_dataMem[7]  ; i_clk      ; 3.603 ; 3.690 ; Rise       ; i_clk           ;
; o_destAddr[*]  ; i_clk      ; 3.508 ; 3.549 ; Rise       ; i_clk           ;
;  o_destAddr[0] ; i_clk      ; 3.658 ; 3.715 ; Rise       ; i_clk           ;
;  o_destAddr[1] ; i_clk      ; 3.578 ; 3.628 ; Rise       ; i_clk           ;
;  o_destAddr[2] ; i_clk      ; 3.575 ; 3.621 ; Rise       ; i_clk           ;
;  o_destAddr[3] ; i_clk      ; 3.508 ; 3.549 ; Rise       ; i_clk           ;
;  o_destAddr[4] ; i_clk      ; 3.598 ; 3.644 ; Rise       ; i_clk           ;
; o_wb_MemToReg  ; i_clk      ; 3.725 ; 3.801 ; Rise       ; i_clk           ;
; o_wb_RegWrite  ; i_clk      ; 3.947 ; 4.034 ; Rise       ; i_clk           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_wb_RegWrite ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_wb_MemToReg ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_dataMem[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_dataMem[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_dataMem[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_dataMem[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_dataMem[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_dataMem[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_dataMem[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_dataMem[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_aluRes[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_aluRes[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_aluRes[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_aluRes[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_aluRes[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_aluRes[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_aluRes[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_aluRes[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_destAddr[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_destAddr[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_destAddr[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_destAddr[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_destAddr[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_wb_RegWrite           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clr                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_enload                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wb_MemToReg           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_dataMem[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_dataMem[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_dataMem[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_dataMem[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_dataMem[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_dataMem[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_dataMem[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_dataMem[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_aluRes[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_aluRes[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_aluRes[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_aluRes[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_aluRes[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_aluRes[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_aluRes[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_aluRes[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_destAddr[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_destAddr[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_destAddr[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_destAddr[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_destAddr[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_wb_RegWrite ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_wb_MemToReg ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_dataMem[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_dataMem[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_dataMem[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_dataMem[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_aluRes[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_aluRes[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_destAddr[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_destAddr[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_destAddr[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_destAddr[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_destAddr[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_wb_RegWrite ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_wb_MemToReg ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_destAddr[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_destAddr[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_destAddr[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_destAddr[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_destAddr[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_wb_RegWrite ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_wb_MemToReg ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_dataMem[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_dataMem[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_dataMem[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_dataMem[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_aluRes[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_aluRes[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_aluRes[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_aluRes[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_aluRes[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_aluRes[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_destAddr[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_destAddr[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_destAddr[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_destAddr[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_destAddr[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 04 18:06:02 2023
Info: Command: quartus_sta pipelined_processor -c lab3top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab3top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -32.555 i_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -32.555 i_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -27.442 i_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4655 megabytes
    Info: Processing ended: Tue Apr 04 18:06:37 2023
    Info: Elapsed time: 00:00:35
    Info: Total CPU time (on all processors): 00:00:32


