TimeQuest Timing Analyzer report for TEI_GRUPO17
Tue Jul 22 17:10:23 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'IenA'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'IenB'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'CLK'
 31. Slow 1200mV 0C Model Hold: 'CLK'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'IenA'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'IenB'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'CLK'
 48. Fast 1200mV 0C Model Hold: 'CLK'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'IenA'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'IenB'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Propagation Delay
 65. Minimum Propagation Delay
 66. Board Trace Model Assignments
 67. Input Transition Times
 68. Slow Corner Signal Integrity Metrics
 69. Fast Corner Signal Integrity Metrics
 70. Setup Transfers
 71. Hold Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths
 75. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TEI_GRUPO17                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }  ;
; IenA       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IenA } ;
; IenB       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IenB } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; CLK   ; 0.164 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.398 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -27.000                          ;
; IenA  ; -3.000 ; -3.000                           ;
; IenB  ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                              ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.164 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; 0.500        ; -0.220     ; 0.091      ;
; 0.165 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; 0.500        ; -0.219     ; 0.091      ;
; 0.165 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; 0.500        ; -0.219     ; 0.091      ;
; 0.165 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; 0.500        ; -0.219     ; 0.091      ;
; 0.166 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; 0.500        ; -0.218     ; 0.091      ;
; 0.173 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; 0.500        ; -0.211     ; 0.091      ;
; 0.173 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; 0.500        ; -0.211     ; 0.091      ;
; 0.175 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; 0.500        ; -0.209     ; 0.091      ;
; 0.176 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; 0.500        ; -0.208     ; 0.091      ;
; 0.183 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; 0.500        ; -0.201     ; 0.091      ;
; 0.183 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; 0.500        ; -0.201     ; 0.091      ;
; 0.185 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; 0.500        ; -0.199     ; 0.091      ;
; 0.185 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; 0.500        ; -0.199     ; 0.091      ;
; 0.186 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; 0.500        ; -0.198     ; 0.091      ;
; 0.187 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; 0.500        ; -0.197     ; 0.091      ;
; 0.187 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; 0.500        ; -0.197     ; 0.091      ;
; 0.193 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; 0.500        ; -0.191     ; 0.091      ;
; 0.194 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; 0.500        ; -0.190     ; 0.091      ;
; 0.194 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; 0.500        ; -0.190     ; 0.091      ;
; 0.195 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; 0.500        ; -0.189     ; 0.091      ;
; 0.195 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; 0.500        ; -0.189     ; 0.091      ;
; 0.195 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; 0.500        ; -0.189     ; 0.091      ;
; 0.213 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; 0.500        ; -0.171     ; 0.091      ;
; 0.216 ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ; reg_12bits:inst1|reg_1bit:inst7|inst4  ; IenA         ; CLK         ; 0.500        ; -0.168     ; 0.091      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                               ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.398 ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ; reg_12bits:inst1|reg_1bit:inst7|inst4  ; IenA         ; CLK         ; -0.500       ; -0.036     ; 0.059      ;
; 0.402 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; -0.500       ; -0.040     ; 0.059      ;
; 0.420 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; -0.500       ; -0.058     ; 0.059      ;
; 0.420 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; -0.500       ; -0.058     ; 0.059      ;
; 0.420 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; -0.500       ; -0.058     ; 0.059      ;
; 0.421 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; -0.500       ; -0.059     ; 0.059      ;
; 0.421 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; -0.500       ; -0.059     ; 0.059      ;
; 0.421 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; -0.500       ; -0.059     ; 0.059      ;
; 0.426 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; -0.500       ; -0.064     ; 0.059      ;
; 0.426 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; -0.500       ; -0.064     ; 0.059      ;
; 0.429 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; -0.500       ; -0.067     ; 0.059      ;
; 0.430 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; -0.500       ; -0.068     ; 0.059      ;
; 0.430 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; -0.500       ; -0.068     ; 0.059      ;
; 0.430 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; -0.500       ; -0.068     ; 0.059      ;
; 0.430 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; -0.500       ; -0.068     ; 0.059      ;
; 0.438 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; -0.500       ; -0.076     ; 0.059      ;
; 0.438 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; -0.500       ; -0.076     ; 0.059      ;
; 0.440 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; -0.500       ; -0.078     ; 0.059      ;
; 0.440 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; -0.500       ; -0.078     ; 0.059      ;
; 0.448 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; -0.500       ; -0.086     ; 0.059      ;
; 0.449 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; -0.500       ; -0.087     ; 0.059      ;
; 0.449 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; -0.500       ; -0.087     ; 0.059      ;
; 0.449 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; -0.500       ; -0.087     ; 0.059      ;
; 0.450 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; -0.500       ; -0.088     ; 0.059      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst11|inst4|clk                 ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst10|inst4|clk                 ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst5|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst6|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst8|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst9|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst10|inst4|clk                 ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst11|inst4|clk                 ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst7|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst8|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst9|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst7|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|inst4|clk                   ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst1|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst2|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|inst4|clk                   ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                            ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]              ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'IenA'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenA  ; Rise       ; IenA                                     ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst7|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.657  ; 0.657        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ;
; 0.659  ; 0.659        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.677  ; 0.677        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst7|inst2~1|datad                ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'IenB'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenB  ; Rise       ; IenB                                     ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.668  ; 0.668        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.687  ; 0.687        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.687  ; 0.687        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.687  ; 0.687        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.687  ; 0.687        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
; 0.688  ; 0.688        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; IenA       ; 2.719 ; 3.138 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; 2.202 ; 2.624 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; 2.325 ; 2.737 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; 2.276 ; 2.698 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; 2.181 ; 2.595 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; 2.228 ; 2.647 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; 1.875 ; 2.298 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; 1.957 ; 2.376 ; Fall       ; IenA            ;
;  BidirBus[7]  ; IenA       ; 2.719 ; 3.138 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; 2.206 ; 2.631 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; 2.402 ; 2.840 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; 2.457 ; 2.885 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; 2.186 ; 2.601 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 2.653 ; 3.070 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; 2.479 ; 2.902 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; 2.343 ; 2.766 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; 2.498 ; 2.922 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; 2.430 ; 2.857 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; 2.236 ; 2.646 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; 2.423 ; 2.831 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; 2.305 ; 2.720 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; 2.325 ; 2.750 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; 2.653 ; 3.070 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; 2.179 ; 2.594 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; 2.530 ; 2.940 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; 0.999 ; 1.138 ; Fall       ; IenB            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; IenA       ; -1.045 ; -1.453 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; -1.274 ; -1.686 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; -1.392 ; -1.795 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; -1.219 ; -1.632 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; -1.256 ; -1.661 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; -1.307 ; -1.714 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; -1.104 ; -1.505 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; -1.045 ; -1.453 ; Fall       ; IenA            ;
;  BidirBus[7]  ; IenA       ; -1.776 ; -2.183 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; -1.283 ; -1.698 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; -1.608 ; -2.026 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; -1.523 ; -1.942 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; -1.264 ; -1.670 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 0.028  ; -0.112 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; -1.243 ; -1.656 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; -1.282 ; -1.696 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; -1.554 ; -1.951 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; -1.495 ; -1.912 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; -1.313 ; -1.712 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; -1.492 ; -1.889 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; -1.254 ; -1.658 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; -1.266 ; -1.682 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; -1.568 ; -1.965 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; -1.253 ; -1.659 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; -1.462 ; -1.864 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; 0.028  ; -0.112 ; Fall       ; IenB            ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 10.276 ; 10.590 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.623  ; 5.674  ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 5.931  ; 5.871  ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 6.635  ; 6.590  ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 6.948  ; 6.887  ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 9.043  ; 9.056  ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 9.322  ; 9.284  ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 9.758  ; 9.736  ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 10.276 ; 10.590 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 5.559  ; 5.511  ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 6.410  ; 6.393  ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 7.109  ; 7.090  ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 7.401  ; 7.379  ; Rise       ; CLK             ;
; C             ; CLK        ; 6.961  ; 7.073  ; Rise       ; CLK             ;
; RegA[*]       ; CLK        ; 5.301  ; 5.351  ; Rise       ; CLK             ;
;  RegA[0]      ; CLK        ; 5.119  ; 5.126  ; Rise       ; CLK             ;
;  RegA[1]      ; CLK        ; 5.301  ; 5.351  ; Rise       ; CLK             ;
;  RegA[2]      ; CLK        ; 4.840  ; 4.846  ; Rise       ; CLK             ;
;  RegA[3]      ; CLK        ; 5.004  ; 5.004  ; Rise       ; CLK             ;
;  RegA[4]      ; CLK        ; 4.929  ; 4.965  ; Rise       ; CLK             ;
;  RegA[5]      ; CLK        ; 4.931  ; 4.955  ; Rise       ; CLK             ;
;  RegA[6]      ; CLK        ; 4.937  ; 4.976  ; Rise       ; CLK             ;
;  RegA[7]      ; CLK        ; 5.301  ; 5.298  ; Rise       ; CLK             ;
;  RegA[8]      ; CLK        ; 5.006  ; 5.002  ; Rise       ; CLK             ;
;  RegA[9]      ; CLK        ; 5.013  ; 5.012  ; Rise       ; CLK             ;
;  RegA[10]     ; CLK        ; 5.007  ; 5.013  ; Rise       ; CLK             ;
;  RegA[11]     ; CLK        ; 4.828  ; 4.845  ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 10.381 ; 10.687 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 5.671  ; 5.715  ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 5.931  ; 5.871  ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 6.689  ; 6.628  ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 6.938  ; 6.877  ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 10.225 ; 10.329 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 9.437  ; 9.391  ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 10.035 ; 10.012 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 10.381 ; 10.687 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 5.750  ; 5.701  ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 7.687  ; 7.751  ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 7.129  ; 7.110  ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 7.389  ; 7.371  ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 4.985 ; 4.969 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.424 ; 5.481 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 5.378 ; 5.356 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 5.295 ; 5.261 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 5.170 ; 5.130 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 5.337 ; 5.320 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 4.985 ; 4.969 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 5.055 ; 5.039 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 5.832 ; 5.942 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 5.150 ; 5.109 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 5.425 ; 5.388 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 5.439 ; 5.399 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 5.161 ; 5.118 ; Rise       ; CLK             ;
; C             ; CLK        ; 5.149 ; 5.164 ; Rise       ; CLK             ;
; RegA[*]       ; CLK        ; 4.732 ; 4.748 ; Rise       ; CLK             ;
;  RegA[0]      ; CLK        ; 5.013 ; 5.019 ; Rise       ; CLK             ;
;  RegA[1]      ; CLK        ; 5.186 ; 5.234 ; Rise       ; CLK             ;
;  RegA[2]      ; CLK        ; 4.744 ; 4.750 ; Rise       ; CLK             ;
;  RegA[3]      ; CLK        ; 4.902 ; 4.901 ; Rise       ; CLK             ;
;  RegA[4]      ; CLK        ; 4.828 ; 4.863 ; Rise       ; CLK             ;
;  RegA[5]      ; CLK        ; 4.834 ; 4.857 ; Rise       ; CLK             ;
;  RegA[6]      ; CLK        ; 4.836 ; 4.873 ; Rise       ; CLK             ;
;  RegA[7]      ; CLK        ; 5.186 ; 5.183 ; Rise       ; CLK             ;
;  RegA[8]      ; CLK        ; 4.903 ; 4.899 ; Rise       ; CLK             ;
;  RegA[9]      ; CLK        ; 4.910 ; 4.909 ; Rise       ; CLK             ;
;  RegA[10]     ; CLK        ; 4.905 ; 4.910 ; Rise       ; CLK             ;
;  RegA[11]     ; CLK        ; 4.732 ; 4.748 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 5.100 ; 5.076 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 5.470 ; 5.520 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 5.378 ; 5.356 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 5.347 ; 5.298 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 5.160 ; 5.120 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 6.519 ; 6.593 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 5.100 ; 5.076 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 5.321 ; 5.305 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 5.937 ; 6.039 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 5.333 ; 5.291 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 6.702 ; 6.746 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 5.459 ; 5.419 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 5.150 ; 5.110 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 6.021 ; 6.021 ; 6.447 ; 6.356 ;
; OenSUM     ; BidirBus[1]  ; 6.187 ; 6.187 ; 6.603 ; 6.512 ;
; OenSUM     ; BidirBus[2]  ; 6.021 ; 6.021 ; 6.447 ; 6.356 ;
; OenSUM     ; BidirBus[3]  ; 6.041 ; 6.041 ; 6.467 ; 6.376 ;
; OenSUM     ; BidirBus[4]  ; 6.469 ; 6.469 ; 6.968 ; 6.879 ;
; OenSUM     ; BidirBus[5]  ; 6.427 ; 6.427 ; 6.922 ; 6.833 ;
; OenSUM     ; BidirBus[6]  ; 6.447 ; 6.447 ; 6.942 ; 6.853 ;
; OenSUM     ; BidirBus[7]  ; 5.551 ; 5.551 ; 5.952 ; 5.863 ;
; OenSUM     ; BidirBus[8]  ; 6.190 ; 6.190 ; 6.650 ; 6.559 ;
; OenSUM     ; BidirBus[9]  ; 6.625 ; 6.625 ; 7.071 ; 6.980 ;
; OenSUM     ; BidirBus[10] ; 6.605 ; 6.605 ; 7.051 ; 6.960 ;
; OenSUM     ; BidirBus[11] ; 6.180 ; 6.180 ; 6.640 ; 6.549 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 5.706 ; 5.706 ; 6.128 ; 6.120 ;
; OenSUM     ; BidirBus[1]  ; 5.865 ; 5.865 ; 6.277 ; 6.269 ;
; OenSUM     ; BidirBus[2]  ; 5.706 ; 5.706 ; 6.128 ; 6.120 ;
; OenSUM     ; BidirBus[3]  ; 5.726 ; 5.726 ; 6.148 ; 6.140 ;
; OenSUM     ; BidirBus[4]  ; 6.136 ; 6.136 ; 6.632 ; 6.620 ;
; OenSUM     ; BidirBus[5]  ; 6.094 ; 6.094 ; 6.587 ; 6.575 ;
; OenSUM     ; BidirBus[6]  ; 6.114 ; 6.114 ; 6.607 ; 6.595 ;
; OenSUM     ; BidirBus[7]  ; 5.254 ; 5.254 ; 5.656 ; 5.644 ;
; OenSUM     ; BidirBus[8]  ; 5.868 ; 5.868 ; 6.324 ; 6.316 ;
; OenSUM     ; BidirBus[9]  ; 6.286 ; 6.286 ; 6.728 ; 6.720 ;
; OenSUM     ; BidirBus[10] ; 6.266 ; 6.266 ; 6.708 ; 6.700 ;
; OenSUM     ; BidirBus[11] ; 5.858 ; 5.858 ; 6.314 ; 6.306 ;
+------------+--------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.197 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.409 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -27.000                         ;
; IenA  ; -3.000 ; -3.000                          ;
; IenB  ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                               ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.197 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; 0.500        ; -0.200     ; 0.078      ;
; 0.198 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; 0.500        ; -0.199     ; 0.078      ;
; 0.198 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; 0.500        ; -0.199     ; 0.078      ;
; 0.198 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; 0.500        ; -0.199     ; 0.078      ;
; 0.199 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; 0.500        ; -0.198     ; 0.078      ;
; 0.204 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; 0.500        ; -0.193     ; 0.078      ;
; 0.204 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; 0.500        ; -0.193     ; 0.078      ;
; 0.206 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; 0.500        ; -0.191     ; 0.078      ;
; 0.207 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; 0.500        ; -0.190     ; 0.078      ;
; 0.214 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; 0.500        ; -0.183     ; 0.078      ;
; 0.214 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; 0.500        ; -0.183     ; 0.078      ;
; 0.217 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; 0.500        ; -0.180     ; 0.078      ;
; 0.217 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; 0.500        ; -0.180     ; 0.078      ;
; 0.218 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; 0.500        ; -0.179     ; 0.078      ;
; 0.218 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; 0.500        ; -0.179     ; 0.078      ;
; 0.219 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; 0.500        ; -0.178     ; 0.078      ;
; 0.224 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; 0.500        ; -0.173     ; 0.078      ;
; 0.225 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; 0.500        ; -0.172     ; 0.078      ;
; 0.225 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; 0.500        ; -0.172     ; 0.078      ;
; 0.225 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; 0.500        ; -0.172     ; 0.078      ;
; 0.227 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; 0.500        ; -0.170     ; 0.078      ;
; 0.227 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; 0.500        ; -0.170     ; 0.078      ;
; 0.241 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; 0.500        ; -0.156     ; 0.078      ;
; 0.242 ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ; reg_12bits:inst1|reg_1bit:inst7|inst4  ; IenA         ; CLK         ; 0.500        ; -0.155     ; 0.078      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.409 ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ; reg_12bits:inst1|reg_1bit:inst7|inst4  ; IenA         ; CLK         ; -0.500       ; -0.040     ; 0.053      ;
; 0.411 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; -0.500       ; -0.042     ; 0.053      ;
; 0.424 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; -0.500       ; -0.055     ; 0.053      ;
; 0.425 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; -0.500       ; -0.056     ; 0.053      ;
; 0.426 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; -0.500       ; -0.057     ; 0.053      ;
; 0.427 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; -0.500       ; -0.058     ; 0.053      ;
; 0.427 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; -0.500       ; -0.058     ; 0.053      ;
; 0.428 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; -0.500       ; -0.059     ; 0.053      ;
; 0.432 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; -0.500       ; -0.063     ; 0.053      ;
; 0.432 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; -0.500       ; -0.063     ; 0.053      ;
; 0.433 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; -0.500       ; -0.064     ; 0.053      ;
; 0.434 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; -0.500       ; -0.065     ; 0.053      ;
; 0.434 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; -0.500       ; -0.065     ; 0.053      ;
; 0.436 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; -0.500       ; -0.067     ; 0.053      ;
; 0.436 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; -0.500       ; -0.067     ; 0.053      ;
; 0.443 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; -0.500       ; -0.074     ; 0.053      ;
; 0.444 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; -0.500       ; -0.075     ; 0.053      ;
; 0.446 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; -0.500       ; -0.077     ; 0.053      ;
; 0.446 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; -0.500       ; -0.077     ; 0.053      ;
; 0.452 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; -0.500       ; -0.083     ; 0.053      ;
; 0.453 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; -0.500       ; -0.084     ; 0.053      ;
; 0.453 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; -0.500       ; -0.084     ; 0.053      ;
; 0.453 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; -0.500       ; -0.084     ; 0.053      ;
; 0.454 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; -0.500       ; -0.085     ; 0.053      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst10|inst4|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst8|inst4|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst9|inst4|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst10|inst4|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst11|inst4|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst7|inst4|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst8|inst4|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst9|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst11|inst4|clk                 ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst7|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|inst4|clk                   ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst1|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst2|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inst4|clk                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|inst4|clk                   ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst5|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst6|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inst4|clk                  ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'IenA'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenA  ; Rise       ; IenA                                     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst7|inst2~1|datad                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.636  ; 0.636        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ;
; 0.637  ; 0.637        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.639  ; 0.639        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst7|inst2~1|datad                ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'IenB'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenB  ; Rise       ; IenB                                     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.637  ; 0.637        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.637  ; 0.637        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.637  ; 0.637        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; IenA       ; 2.361 ; 2.703 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; 1.880 ; 2.240 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; 2.005 ; 2.341 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; 1.950 ; 2.304 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; 1.864 ; 2.217 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; 1.922 ; 2.260 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; 1.603 ; 1.950 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; 1.669 ; 2.021 ; Fall       ; IenA            ;
;  BidirBus[7]  ; IenA       ; 2.361 ; 2.703 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; 1.896 ; 2.249 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; 2.083 ; 2.444 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; 2.122 ; 2.479 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; 1.870 ; 2.222 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 2.289 ; 2.629 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; 2.130 ; 2.481 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; 2.002 ; 2.364 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; 2.171 ; 2.509 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; 2.092 ; 2.452 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; 1.918 ; 2.263 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; 2.094 ; 2.425 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; 1.979 ; 2.322 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; 1.996 ; 2.350 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; 2.289 ; 2.629 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; 1.863 ; 2.220 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; 2.181 ; 2.521 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; 0.920 ; 1.105 ; Fall       ; IenB            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; IenA       ; -0.863 ; -1.204 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; -1.061 ; -1.412 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; -1.181 ; -1.509 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; -1.019 ; -1.365 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; -1.049 ; -1.393 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; -1.108 ; -1.436 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; -0.912 ; -1.242 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; -0.863 ; -1.204 ; Fall       ; IenA            ;
;  BidirBus[7]  ; IenA       ; -1.526 ; -1.859 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; -1.081 ; -1.426 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; -1.371 ; -1.717 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; -1.296 ; -1.645 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; -1.056 ; -1.400 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; -0.007 ; -0.190 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; -1.040 ; -1.383 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; -1.069 ; -1.423 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; -1.328 ; -1.647 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; -1.267 ; -1.619 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; -1.102 ; -1.437 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; -1.270 ; -1.593 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; -1.051 ; -1.386 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; -1.064 ; -1.410 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; -1.331 ; -1.656 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; -1.045 ; -1.393 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; -1.240 ; -1.571 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; -0.007 ; -0.190 ; Fall       ; IenB            ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 9.579 ; 9.718 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.334 ; 5.324 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 5.583 ; 5.506 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 6.213 ; 6.125 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 6.476 ; 6.403 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 8.339 ; 8.331 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 8.564 ; 8.519 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 8.967 ; 8.934 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 9.579 ; 9.718 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 5.249 ; 5.183 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 6.015 ; 5.958 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 6.639 ; 6.578 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 6.887 ; 6.843 ; Rise       ; CLK             ;
; C             ; CLK        ; 6.549 ; 6.579 ; Rise       ; CLK             ;
; RegA[*]       ; CLK        ; 5.044 ; 5.035 ; Rise       ; CLK             ;
;  RegA[0]      ; CLK        ; 4.875 ; 4.848 ; Rise       ; CLK             ;
;  RegA[1]      ; CLK        ; 5.030 ; 5.035 ; Rise       ; CLK             ;
;  RegA[2]      ; CLK        ; 4.613 ; 4.597 ; Rise       ; CLK             ;
;  RegA[3]      ; CLK        ; 4.765 ; 4.735 ; Rise       ; CLK             ;
;  RegA[4]      ; CLK        ; 4.687 ; 4.711 ; Rise       ; CLK             ;
;  RegA[5]      ; CLK        ; 4.696 ; 4.695 ; Rise       ; CLK             ;
;  RegA[6]      ; CLK        ; 4.690 ; 4.709 ; Rise       ; CLK             ;
;  RegA[7]      ; CLK        ; 5.044 ; 4.995 ; Rise       ; CLK             ;
;  RegA[8]      ; CLK        ; 4.766 ; 4.729 ; Rise       ; CLK             ;
;  RegA[9]      ; CLK        ; 4.773 ; 4.738 ; Rise       ; CLK             ;
;  RegA[10]     ; CLK        ; 4.765 ; 4.745 ; Rise       ; CLK             ;
;  RegA[11]     ; CLK        ; 4.593 ; 4.589 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 9.684 ; 9.815 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 5.385 ; 5.380 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 5.583 ; 5.506 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 6.266 ; 6.179 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 6.466 ; 6.393 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 9.521 ; 9.604 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 8.679 ; 8.626 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 9.222 ; 9.196 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 9.684 ; 9.815 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 5.433 ; 5.341 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 7.292 ; 7.316 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 6.659 ; 6.598 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 6.875 ; 6.837 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 4.739 ; 4.711 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.142 ; 5.150 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 5.099 ; 5.054 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 5.031 ; 4.954 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 4.913 ; 4.858 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 5.079 ; 5.044 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 4.739 ; 4.711 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 4.805 ; 4.779 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 5.511 ; 5.604 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 4.890 ; 4.831 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 5.158 ; 5.085 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 5.162 ; 5.083 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 4.906 ; 4.846 ; Rise       ; CLK             ;
; C             ; CLK        ; 4.901 ; 4.875 ; Rise       ; CLK             ;
; RegA[*]       ; CLK        ; 4.509 ; 4.504 ; Rise       ; CLK             ;
;  RegA[0]      ; CLK        ; 4.779 ; 4.752 ; Rise       ; CLK             ;
;  RegA[1]      ; CLK        ; 4.926 ; 4.931 ; Rise       ; CLK             ;
;  RegA[2]      ; CLK        ; 4.527 ; 4.511 ; Rise       ; CLK             ;
;  RegA[3]      ; CLK        ; 4.672 ; 4.643 ; Rise       ; CLK             ;
;  RegA[4]      ; CLK        ; 4.597 ; 4.620 ; Rise       ; CLK             ;
;  RegA[5]      ; CLK        ; 4.610 ; 4.609 ; Rise       ; CLK             ;
;  RegA[6]      ; CLK        ; 4.600 ; 4.618 ; Rise       ; CLK             ;
;  RegA[7]      ; CLK        ; 4.940 ; 4.893 ; Rise       ; CLK             ;
;  RegA[8]      ; CLK        ; 4.674 ; 4.638 ; Rise       ; CLK             ;
;  RegA[9]      ; CLK        ; 4.681 ; 4.647 ; Rise       ; CLK             ;
;  RegA[10]     ; CLK        ; 4.673 ; 4.653 ; Rise       ; CLK             ;
;  RegA[11]     ; CLK        ; 4.509 ; 4.504 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 4.854 ; 4.818 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 5.191 ; 5.203 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 5.099 ; 5.054 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 5.083 ; 5.006 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 4.903 ; 4.848 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 6.261 ; 6.317 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 4.854 ; 4.818 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 5.051 ; 5.030 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 5.616 ; 5.701 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 5.066 ; 4.981 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 6.435 ; 6.443 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 5.182 ; 5.103 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 4.896 ; 4.840 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 5.530 ; 5.532 ; 5.872 ; 5.872 ;
; OenSUM     ; BidirBus[1]  ; 5.683 ; 5.685 ; 6.007 ; 6.007 ;
; OenSUM     ; BidirBus[2]  ; 5.530 ; 5.532 ; 5.872 ; 5.872 ;
; OenSUM     ; BidirBus[3]  ; 5.550 ; 5.552 ; 5.892 ; 5.892 ;
; OenSUM     ; BidirBus[4]  ; 5.941 ; 5.943 ; 6.336 ; 6.336 ;
; OenSUM     ; BidirBus[5]  ; 5.902 ; 5.904 ; 6.294 ; 6.294 ;
; OenSUM     ; BidirBus[6]  ; 5.922 ; 5.924 ; 6.314 ; 6.314 ;
; OenSUM     ; BidirBus[7]  ; 5.094 ; 5.096 ; 5.446 ; 5.446 ;
; OenSUM     ; BidirBus[8]  ; 5.693 ; 5.695 ; 6.080 ; 6.080 ;
; OenSUM     ; BidirBus[9]  ; 6.101 ; 6.103 ; 6.448 ; 6.448 ;
; OenSUM     ; BidirBus[10] ; 6.081 ; 6.083 ; 6.428 ; 6.428 ;
; OenSUM     ; BidirBus[11] ; 5.683 ; 5.685 ; 6.070 ; 6.070 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 5.028 ; 5.028 ; 5.460 ; 5.359 ;
; OenSUM     ; BidirBus[1]  ; 5.175 ; 5.175 ; 5.590 ; 5.489 ;
; OenSUM     ; BidirBus[2]  ; 5.028 ; 5.028 ; 5.460 ; 5.359 ;
; OenSUM     ; BidirBus[3]  ; 5.048 ; 5.048 ; 5.480 ; 5.379 ;
; OenSUM     ; BidirBus[4]  ; 5.425 ; 5.425 ; 5.897 ; 5.806 ;
; OenSUM     ; BidirBus[5]  ; 5.387 ; 5.387 ; 5.856 ; 5.765 ;
; OenSUM     ; BidirBus[6]  ; 5.407 ; 5.407 ; 5.876 ; 5.785 ;
; OenSUM     ; BidirBus[7]  ; 4.611 ; 4.611 ; 5.043 ; 4.952 ;
; OenSUM     ; BidirBus[8]  ; 5.185 ; 5.185 ; 5.660 ; 5.559 ;
; OenSUM     ; BidirBus[9]  ; 5.577 ; 5.577 ; 6.014 ; 5.913 ;
; OenSUM     ; BidirBus[10] ; 5.557 ; 5.557 ; 5.994 ; 5.893 ;
; OenSUM     ; BidirBus[11] ; 5.175 ; 5.175 ; 5.650 ; 5.549 ;
+------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.005 ; -0.023            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.717 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -28.455                         ;
; IenA  ; -3.000 ; -3.000                          ;
; IenB  ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                ;
+--------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.005 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; 0.500        ; -0.422     ; 0.050      ;
; -0.005 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; 0.500        ; -0.422     ; 0.050      ;
; -0.005 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; 0.500        ; -0.422     ; 0.050      ;
; -0.004 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; 0.500        ; -0.421     ; 0.050      ;
; -0.004 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; 0.500        ; -0.421     ; 0.050      ;
; 0.000  ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; 0.500        ; -0.417     ; 0.050      ;
; 0.000  ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; 0.500        ; -0.417     ; 0.050      ;
; 0.002  ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; 0.500        ; -0.415     ; 0.050      ;
; 0.002  ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; 0.500        ; -0.415     ; 0.050      ;
; 0.007  ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; 0.500        ; -0.410     ; 0.050      ;
; 0.007  ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; 0.500        ; -0.410     ; 0.050      ;
; 0.008  ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; 0.500        ; -0.409     ; 0.050      ;
; 0.009  ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; 0.500        ; -0.408     ; 0.050      ;
; 0.009  ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; 0.500        ; -0.408     ; 0.050      ;
; 0.013  ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; 0.500        ; -0.404     ; 0.050      ;
; 0.013  ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; 0.500        ; -0.404     ; 0.050      ;
; 0.015  ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; 0.500        ; -0.402     ; 0.050      ;
; 0.016  ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; 0.500        ; -0.401     ; 0.050      ;
; 0.016  ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; 0.500        ; -0.401     ; 0.050      ;
; 0.016  ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; 0.500        ; -0.401     ; 0.050      ;
; 0.017  ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; 0.500        ; -0.400     ; 0.050      ;
; 0.017  ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; 0.500        ; -0.400     ; 0.050      ;
; 0.027  ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; 0.500        ; -0.390     ; 0.050      ;
; 0.030  ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ; reg_12bits:inst1|reg_1bit:inst7|inst4  ; IenA         ; CLK         ; 0.500        ; -0.387     ; 0.050      ;
+--------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.717 ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ; reg_12bits:inst1|reg_1bit:inst7|inst4  ; IenA         ; CLK         ; -0.500       ; -0.310     ; 0.031      ;
; 0.719 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; -0.500       ; -0.312     ; 0.031      ;
; 0.730 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; -0.500       ; -0.323     ; 0.031      ;
; 0.730 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; -0.500       ; -0.323     ; 0.031      ;
; 0.730 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; -0.500       ; -0.323     ; 0.031      ;
; 0.730 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; -0.500       ; -0.323     ; 0.031      ;
; 0.731 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; -0.500       ; -0.324     ; 0.031      ;
; 0.731 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; -0.500       ; -0.324     ; 0.031      ;
; 0.732 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; -0.500       ; -0.325     ; 0.031      ;
; 0.732 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; -0.500       ; -0.325     ; 0.031      ;
; 0.736 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; -0.500       ; -0.329     ; 0.031      ;
; 0.736 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; -0.500       ; -0.329     ; 0.031      ;
; 0.739 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; -0.500       ; -0.332     ; 0.031      ;
; 0.740 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; -0.500       ; -0.333     ; 0.031      ;
; 0.740 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; -0.500       ; -0.333     ; 0.031      ;
; 0.743 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; -0.500       ; -0.336     ; 0.031      ;
; 0.744 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; -0.500       ; -0.337     ; 0.031      ;
; 0.745 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; -0.500       ; -0.338     ; 0.031      ;
; 0.745 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; -0.500       ; -0.338     ; 0.031      ;
; 0.750 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; -0.500       ; -0.343     ; 0.031      ;
; 0.750 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; -0.500       ; -0.343     ; 0.031      ;
; 0.751 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; -0.500       ; -0.344     ; 0.031      ;
; 0.751 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; -0.500       ; -0.344     ; 0.031      ;
; 0.752 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; -0.500       ; -0.345     ; 0.031      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst10|inst4|clk                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst11|inst4|clk                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst5|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst6|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst8|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst9|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst10|inst4|clk                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst11|inst4|clk                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst7|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst8|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst9|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst7|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|inst4|clk                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst1|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst2|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|inst4|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                            ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]              ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                            ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst7|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'IenA'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenA  ; Rise       ; IenA                                     ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst7|inst2~1|datad                ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.107  ; 0.107        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.892  ; 0.892        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst7|inst2~1  ;
; 0.894  ; 0.894        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.896  ; 0.896        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst7|inst2~1|datad                ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.898  ; 0.898        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'IenB'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenB  ; Rise       ; IenB                                     ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.100  ; 0.100        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.100  ; 0.100        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.100  ; 0.100        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.898  ; 0.898        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.899  ; 0.899        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.899  ; 0.899        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.899  ; 0.899        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.899  ; 0.899        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; IenA       ; 1.232 ; 1.824 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; 0.940 ; 1.512 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; 1.014 ; 1.586 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; 0.994 ; 1.557 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; 0.942 ; 1.503 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; 0.959 ; 1.521 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; 0.737 ; 1.293 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; 0.801 ; 1.348 ; Fall       ; IenA            ;
;  BidirBus[7]  ; IenA       ; 1.232 ; 1.824 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; 0.953 ; 1.527 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; 1.054 ; 1.673 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; 1.093 ; 1.672 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; 0.938 ; 1.500 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 1.187 ; 1.787 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; 1.105 ; 1.676 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; 1.015 ; 1.593 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; 1.104 ; 1.686 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; 1.081 ; 1.669 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; 0.946 ; 1.518 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; 1.064 ; 1.630 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; 0.999 ; 1.562 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; 1.016 ; 1.588 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; 1.187 ; 1.787 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; 0.932 ; 1.496 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; 1.113 ; 1.697 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; 0.313 ; 0.581 ; Fall       ; IenB            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; IenA       ; -0.288 ; -0.830 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; -0.421 ; -0.986 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; -0.494 ; -1.058 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; -0.399 ; -0.954 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; -0.426 ; -0.980 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; -0.441 ; -0.998 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; -0.311 ; -0.853 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; -0.288 ; -0.830 ; Fall       ; IenA            ;
;  BidirBus[7]  ; IenA       ; -0.702 ; -1.287 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; -0.437 ; -1.003 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; -0.619 ; -1.220 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; -0.571 ; -1.143 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; -0.424 ; -0.978 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 0.267  ; -0.007 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; -0.407 ; -0.970 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; -0.422 ; -0.993 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; -0.574 ; -1.137 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; -0.558 ; -1.138 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; -0.428 ; -0.994 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; -0.540 ; -1.101 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; -0.403 ; -0.960 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; -0.423 ; -0.987 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; -0.578 ; -1.162 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; -0.414 ; -0.971 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; -0.511 ; -1.086 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; 0.267  ; -0.007 ; Fall       ; IenB            ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 5.860 ; 6.290 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 3.262 ; 3.371 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 3.469 ; 3.502 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 3.859 ; 3.893 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 4.054 ; 4.060 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 5.327 ; 5.409 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 5.478 ; 5.479 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 5.720 ; 5.764 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 5.860 ; 6.290 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 3.268 ; 3.292 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 3.747 ; 3.795 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 4.122 ; 4.174 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 4.298 ; 4.329 ; Rise       ; CLK             ;
; C             ; CLK        ; 3.982 ; 4.151 ; Rise       ; CLK             ;
; RegA[*]       ; CLK        ; 3.130 ; 3.214 ; Rise       ; CLK             ;
;  RegA[0]      ; CLK        ; 3.019 ; 3.091 ; Rise       ; CLK             ;
;  RegA[1]      ; CLK        ; 3.130 ; 3.214 ; Rise       ; CLK             ;
;  RegA[2]      ; CLK        ; 2.858 ; 2.907 ; Rise       ; CLK             ;
;  RegA[3]      ; CLK        ; 2.942 ; 3.003 ; Rise       ; CLK             ;
;  RegA[4]      ; CLK        ; 2.928 ; 2.990 ; Rise       ; CLK             ;
;  RegA[5]      ; CLK        ; 2.910 ; 2.986 ; Rise       ; CLK             ;
;  RegA[6]      ; CLK        ; 2.919 ; 2.987 ; Rise       ; CLK             ;
;  RegA[7]      ; CLK        ; 3.116 ; 3.195 ; Rise       ; CLK             ;
;  RegA[8]      ; CLK        ; 2.940 ; 3.002 ; Rise       ; CLK             ;
;  RegA[9]      ; CLK        ; 2.942 ; 3.008 ; Rise       ; CLK             ;
;  RegA[10]     ; CLK        ; 2.953 ; 3.010 ; Rise       ; CLK             ;
;  RegA[11]     ; CLK        ; 2.852 ; 2.908 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 6.195 ; 6.375 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 3.310 ; 3.417 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 3.469 ; 3.502 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 3.905 ; 3.938 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 4.044 ; 4.050 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 6.195 ; 6.314 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 5.551 ; 5.574 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 5.890 ; 5.951 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 5.923 ; 6.375 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 3.367 ; 3.399 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 4.668 ; 4.774 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 4.142 ; 4.194 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 4.298 ; 4.329 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 2.920 ; 2.945 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 3.161 ; 3.262 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 3.140 ; 3.187 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 3.085 ; 3.136 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 3.027 ; 3.058 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 3.128 ; 3.195 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 2.920 ; 2.945 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 2.979 ; 3.026 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 3.426 ; 3.574 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 3.021 ; 3.047 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 3.163 ; 3.209 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 3.165 ; 3.213 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 3.009 ; 3.040 ; Rise       ; CLK             ;
; C             ; CLK        ; 3.009 ; 3.085 ; Rise       ; CLK             ;
; RegA[*]       ; CLK        ; 2.796 ; 2.850 ; Rise       ; CLK             ;
;  RegA[0]      ; CLK        ; 2.957 ; 3.027 ; Rise       ; CLK             ;
;  RegA[1]      ; CLK        ; 3.063 ; 3.144 ; Rise       ; CLK             ;
;  RegA[2]      ; CLK        ; 2.803 ; 2.850 ; Rise       ; CLK             ;
;  RegA[3]      ; CLK        ; 2.883 ; 2.941 ; Rise       ; CLK             ;
;  RegA[4]      ; CLK        ; 2.869 ; 2.930 ; Rise       ; CLK             ;
;  RegA[5]      ; CLK        ; 2.854 ; 2.929 ; Rise       ; CLK             ;
;  RegA[6]      ; CLK        ; 2.861 ; 2.926 ; Rise       ; CLK             ;
;  RegA[7]      ; CLK        ; 3.051 ; 3.127 ; Rise       ; CLK             ;
;  RegA[8]      ; CLK        ; 2.882 ; 2.941 ; Rise       ; CLK             ;
;  RegA[9]      ; CLK        ; 2.883 ; 2.947 ; Rise       ; CLK             ;
;  RegA[10]     ; CLK        ; 2.894 ; 2.949 ; Rise       ; CLK             ;
;  RegA[11]     ; CLK        ; 2.796 ; 2.850 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 2.993 ; 3.040 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 3.207 ; 3.306 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 3.140 ; 3.187 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 3.129 ; 3.179 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 3.017 ; 3.048 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 3.996 ; 4.100 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 2.993 ; 3.040 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 3.143 ; 3.206 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 3.489 ; 3.659 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 3.116 ; 3.150 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 4.084 ; 4.188 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 3.185 ; 3.233 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 3.010 ; 3.040 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 4.333 ; 4.330 ; 4.912 ; 4.912 ;
; OenSUM     ; BidirBus[1]  ; 4.419 ; 4.416 ; 5.008 ; 5.008 ;
; OenSUM     ; BidirBus[2]  ; 4.333 ; 4.330 ; 4.912 ; 4.912 ;
; OenSUM     ; BidirBus[3]  ; 4.353 ; 4.350 ; 4.932 ; 4.932 ;
; OenSUM     ; BidirBus[4]  ; 4.609 ; 4.605 ; 5.243 ; 5.243 ;
; OenSUM     ; BidirBus[5]  ; 4.578 ; 4.574 ; 5.207 ; 5.207 ;
; OenSUM     ; BidirBus[6]  ; 4.598 ; 4.594 ; 5.227 ; 5.227 ;
; OenSUM     ; BidirBus[7]  ; 4.067 ; 4.063 ; 4.616 ; 4.616 ;
; OenSUM     ; BidirBus[8]  ; 4.443 ; 4.440 ; 5.068 ; 5.068 ;
; OenSUM     ; BidirBus[9]  ; 4.678 ; 4.675 ; 5.320 ; 5.320 ;
; OenSUM     ; BidirBus[10] ; 4.658 ; 4.655 ; 5.300 ; 5.300 ;
; OenSUM     ; BidirBus[11] ; 4.433 ; 4.430 ; 5.058 ; 5.058 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 3.413 ; 3.413 ; 4.051 ; 3.985 ;
; OenSUM     ; BidirBus[1]  ; 3.495 ; 3.495 ; 4.143 ; 4.077 ;
; OenSUM     ; BidirBus[2]  ; 3.413 ; 3.413 ; 4.051 ; 3.985 ;
; OenSUM     ; BidirBus[3]  ; 3.433 ; 3.433 ; 4.071 ; 4.005 ;
; OenSUM     ; BidirBus[4]  ; 3.675 ; 3.675 ; 4.358 ; 4.300 ;
; OenSUM     ; BidirBus[5]  ; 3.645 ; 3.645 ; 4.323 ; 4.265 ;
; OenSUM     ; BidirBus[6]  ; 3.665 ; 3.665 ; 4.343 ; 4.285 ;
; OenSUM     ; BidirBus[7]  ; 3.154 ; 3.154 ; 3.756 ; 3.698 ;
; OenSUM     ; BidirBus[8]  ; 3.519 ; 3.519 ; 4.201 ; 4.135 ;
; OenSUM     ; BidirBus[9]  ; 3.745 ; 3.745 ; 4.443 ; 4.377 ;
; OenSUM     ; BidirBus[10] ; 3.725 ; 3.725 ; 4.423 ; 4.357 ;
; OenSUM     ; BidirBus[11] ; 3.509 ; 3.509 ; 4.191 ; 4.125 ;
+------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.005 ; 0.398 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -0.005 ; 0.398 ; N/A      ; N/A     ; -3.000              ;
;  IenA            ; N/A    ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  IenB            ; N/A    ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -0.023 ; 0.0   ; 0.0      ; 0.0     ; -34.455             ;
;  CLK             ; -0.023 ; 0.000 ; N/A      ; N/A     ; -28.455             ;
;  IenA            ; N/A    ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  IenB            ; N/A    ; N/A   ; N/A      ; N/A     ; -3.000              ;
+------------------+--------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; IenA       ; 2.719 ; 3.138 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; 2.202 ; 2.624 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; 2.325 ; 2.737 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; 2.276 ; 2.698 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; 2.181 ; 2.595 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; 2.228 ; 2.647 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; 1.875 ; 2.298 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; 1.957 ; 2.376 ; Fall       ; IenA            ;
;  BidirBus[7]  ; IenA       ; 2.719 ; 3.138 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; 2.206 ; 2.631 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; 2.402 ; 2.840 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; 2.457 ; 2.885 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; 2.186 ; 2.601 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 2.653 ; 3.070 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; 2.479 ; 2.902 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; 2.343 ; 2.766 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; 2.498 ; 2.922 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; 2.430 ; 2.857 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; 2.236 ; 2.646 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; 2.423 ; 2.831 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; 2.305 ; 2.720 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; 2.325 ; 2.750 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; 2.653 ; 3.070 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; 2.179 ; 2.594 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; 2.530 ; 2.940 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; 0.999 ; 1.138 ; Fall       ; IenB            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; IenA       ; -0.288 ; -0.830 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; -0.421 ; -0.986 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; -0.494 ; -1.058 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; -0.399 ; -0.954 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; -0.426 ; -0.980 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; -0.441 ; -0.998 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; -0.311 ; -0.853 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; -0.288 ; -0.830 ; Fall       ; IenA            ;
;  BidirBus[7]  ; IenA       ; -0.702 ; -1.287 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; -0.437 ; -1.003 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; -0.619 ; -1.220 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; -0.571 ; -1.143 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; -0.424 ; -0.978 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 0.267  ; -0.007 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; -0.407 ; -0.970 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; -0.422 ; -0.993 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; -0.574 ; -1.137 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; -0.558 ; -1.138 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; -0.428 ; -0.994 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; -0.540 ; -1.101 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; -0.403 ; -0.960 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; -0.423 ; -0.987 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; -0.578 ; -1.162 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; -0.414 ; -0.971 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; -0.511 ; -1.086 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; 0.267  ; -0.007 ; Fall       ; IenB            ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 10.276 ; 10.590 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.623  ; 5.674  ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 5.931  ; 5.871  ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 6.635  ; 6.590  ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 6.948  ; 6.887  ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 9.043  ; 9.056  ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 9.322  ; 9.284  ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 9.758  ; 9.736  ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 10.276 ; 10.590 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 5.559  ; 5.511  ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 6.410  ; 6.393  ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 7.109  ; 7.090  ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 7.401  ; 7.379  ; Rise       ; CLK             ;
; C             ; CLK        ; 6.961  ; 7.073  ; Rise       ; CLK             ;
; RegA[*]       ; CLK        ; 5.301  ; 5.351  ; Rise       ; CLK             ;
;  RegA[0]      ; CLK        ; 5.119  ; 5.126  ; Rise       ; CLK             ;
;  RegA[1]      ; CLK        ; 5.301  ; 5.351  ; Rise       ; CLK             ;
;  RegA[2]      ; CLK        ; 4.840  ; 4.846  ; Rise       ; CLK             ;
;  RegA[3]      ; CLK        ; 5.004  ; 5.004  ; Rise       ; CLK             ;
;  RegA[4]      ; CLK        ; 4.929  ; 4.965  ; Rise       ; CLK             ;
;  RegA[5]      ; CLK        ; 4.931  ; 4.955  ; Rise       ; CLK             ;
;  RegA[6]      ; CLK        ; 4.937  ; 4.976  ; Rise       ; CLK             ;
;  RegA[7]      ; CLK        ; 5.301  ; 5.298  ; Rise       ; CLK             ;
;  RegA[8]      ; CLK        ; 5.006  ; 5.002  ; Rise       ; CLK             ;
;  RegA[9]      ; CLK        ; 5.013  ; 5.012  ; Rise       ; CLK             ;
;  RegA[10]     ; CLK        ; 5.007  ; 5.013  ; Rise       ; CLK             ;
;  RegA[11]     ; CLK        ; 4.828  ; 4.845  ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 10.381 ; 10.687 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 5.671  ; 5.715  ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 5.931  ; 5.871  ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 6.689  ; 6.628  ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 6.938  ; 6.877  ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 10.225 ; 10.329 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 9.437  ; 9.391  ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 10.035 ; 10.012 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 10.381 ; 10.687 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 5.750  ; 5.701  ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 7.687  ; 7.751  ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 7.129  ; 7.110  ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 7.389  ; 7.371  ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 2.920 ; 2.945 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 3.161 ; 3.262 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 3.140 ; 3.187 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 3.085 ; 3.136 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 3.027 ; 3.058 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 3.128 ; 3.195 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 2.920 ; 2.945 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 2.979 ; 3.026 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 3.426 ; 3.574 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 3.021 ; 3.047 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 3.163 ; 3.209 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 3.165 ; 3.213 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 3.009 ; 3.040 ; Rise       ; CLK             ;
; C             ; CLK        ; 3.009 ; 3.085 ; Rise       ; CLK             ;
; RegA[*]       ; CLK        ; 2.796 ; 2.850 ; Rise       ; CLK             ;
;  RegA[0]      ; CLK        ; 2.957 ; 3.027 ; Rise       ; CLK             ;
;  RegA[1]      ; CLK        ; 3.063 ; 3.144 ; Rise       ; CLK             ;
;  RegA[2]      ; CLK        ; 2.803 ; 2.850 ; Rise       ; CLK             ;
;  RegA[3]      ; CLK        ; 2.883 ; 2.941 ; Rise       ; CLK             ;
;  RegA[4]      ; CLK        ; 2.869 ; 2.930 ; Rise       ; CLK             ;
;  RegA[5]      ; CLK        ; 2.854 ; 2.929 ; Rise       ; CLK             ;
;  RegA[6]      ; CLK        ; 2.861 ; 2.926 ; Rise       ; CLK             ;
;  RegA[7]      ; CLK        ; 3.051 ; 3.127 ; Rise       ; CLK             ;
;  RegA[8]      ; CLK        ; 2.882 ; 2.941 ; Rise       ; CLK             ;
;  RegA[9]      ; CLK        ; 2.883 ; 2.947 ; Rise       ; CLK             ;
;  RegA[10]     ; CLK        ; 2.894 ; 2.949 ; Rise       ; CLK             ;
;  RegA[11]     ; CLK        ; 2.796 ; 2.850 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 2.993 ; 3.040 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 3.207 ; 3.306 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 3.140 ; 3.187 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 3.129 ; 3.179 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 3.017 ; 3.048 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 3.996 ; 4.100 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 2.993 ; 3.040 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 3.143 ; 3.206 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 3.489 ; 3.659 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 3.116 ; 3.150 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 4.084 ; 4.188 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 3.185 ; 3.233 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 3.010 ; 3.040 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 6.021 ; 6.021 ; 6.447 ; 6.356 ;
; OenSUM     ; BidirBus[1]  ; 6.187 ; 6.187 ; 6.603 ; 6.512 ;
; OenSUM     ; BidirBus[2]  ; 6.021 ; 6.021 ; 6.447 ; 6.356 ;
; OenSUM     ; BidirBus[3]  ; 6.041 ; 6.041 ; 6.467 ; 6.376 ;
; OenSUM     ; BidirBus[4]  ; 6.469 ; 6.469 ; 6.968 ; 6.879 ;
; OenSUM     ; BidirBus[5]  ; 6.427 ; 6.427 ; 6.922 ; 6.833 ;
; OenSUM     ; BidirBus[6]  ; 6.447 ; 6.447 ; 6.942 ; 6.853 ;
; OenSUM     ; BidirBus[7]  ; 5.551 ; 5.551 ; 5.952 ; 5.863 ;
; OenSUM     ; BidirBus[8]  ; 6.190 ; 6.190 ; 6.650 ; 6.559 ;
; OenSUM     ; BidirBus[9]  ; 6.625 ; 6.625 ; 7.071 ; 6.980 ;
; OenSUM     ; BidirBus[10] ; 6.605 ; 6.605 ; 7.051 ; 6.960 ;
; OenSUM     ; BidirBus[11] ; 6.180 ; 6.180 ; 6.640 ; 6.549 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 3.413 ; 3.413 ; 4.051 ; 3.985 ;
; OenSUM     ; BidirBus[1]  ; 3.495 ; 3.495 ; 4.143 ; 4.077 ;
; OenSUM     ; BidirBus[2]  ; 3.413 ; 3.413 ; 4.051 ; 3.985 ;
; OenSUM     ; BidirBus[3]  ; 3.433 ; 3.433 ; 4.071 ; 4.005 ;
; OenSUM     ; BidirBus[4]  ; 3.675 ; 3.675 ; 4.358 ; 4.300 ;
; OenSUM     ; BidirBus[5]  ; 3.645 ; 3.645 ; 4.323 ; 4.265 ;
; OenSUM     ; BidirBus[6]  ; 3.665 ; 3.665 ; 4.343 ; 4.285 ;
; OenSUM     ; BidirBus[7]  ; 3.154 ; 3.154 ; 3.756 ; 3.698 ;
; OenSUM     ; BidirBus[8]  ; 3.519 ; 3.519 ; 4.201 ; 4.135 ;
; OenSUM     ; BidirBus[9]  ; 3.745 ; 3.745 ; 4.443 ; 4.377 ;
; OenSUM     ; BidirBus[10] ; 3.725 ; 3.725 ; 4.423 ; 4.357 ;
; OenSUM     ; BidirBus[11] ; 3.509 ; 3.509 ; 4.191 ; 4.125 ;
+------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; C             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; BidirBus[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IenA                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[11]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IenB                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[9]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[8]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[10]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OenSUM                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; C             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; RegA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; RegA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; RegA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; RegA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; RegA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; Suma[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; Suma[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; Suma[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; Suma[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-09 s                  ; 3.13e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-09 s                 ; 3.13e-09 s                 ; Yes                       ; Yes                       ;
; Suma[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; C             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; RegA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; RegA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; RegA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; RegA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; Suma[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; Suma[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; Suma[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; Suma[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; Suma[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; BidirBus[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; BidirBus[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IenA       ; CLK      ; 0        ; 12       ; 0        ; 0        ;
; IenB       ; CLK      ; 0        ; 12       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IenA       ; CLK      ; 0        ; 12       ; 0        ; 0        ;
; IenB       ; CLK      ; 0        ; 12       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 37    ; 37   ;
; Unconstrained Output Port Paths ; 221   ; 221  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Jul 22 17:10:21 2025
Info: Command: quartus_sta TEI_GRUPO17 -c TEI_GRUPO17
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 24 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TEI_GRUPO17.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name IenB IenB
    Info (332105): create_clock -period 1.000 -name IenA IenA
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332146): Worst-case setup slack is 0.164
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.164               0.000 CLK 
Info (332146): Worst-case hold slack is 0.398
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.398               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 CLK 
    Info (332119):    -3.000              -3.000 IenA 
    Info (332119):    -3.000              -3.000 IenB 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332140): No fmax paths to report
Info (332146): Worst-case setup slack is 0.197
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.197               0.000 CLK 
Info (332146): Worst-case hold slack is 0.409
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.409               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.000 CLK 
    Info (332119):    -3.000              -3.000 IenA 
    Info (332119):    -3.000              -3.000 IenB 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.005
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.005              -0.023 CLK 
Info (332146): Worst-case hold slack is 0.717
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.717               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.455 CLK 
    Info (332119):    -3.000              -3.000 IenA 
    Info (332119):    -3.000              -3.000 IenB 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 581 megabytes
    Info: Processing ended: Tue Jul 22 17:10:23 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


