TimeQuest Timing Analyzer report for Motor_c_ADCs
Sun Oct 20 18:00:10 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'inclk0'
 13. Slow 1200mV 85C Model Hold: 'inclk0'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'reset'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'inclk0'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'inclk0'
 28. Slow 1200mV 0C Model Hold: 'inclk0'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'reset'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'inclk0'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'inclk0'
 42. Fast 1200mV 0C Model Hold: 'inclk0'
 43. Fast 1200mV 0C Model Minimum Pulse Width: 'reset'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'inclk0'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Board Trace Model Assignments
 56. Input Transition Times
 57. Signal Integrity Metrics (Slow 1200mv 0c Model)
 58. Signal Integrity Metrics (Slow 1200mv 85c Model)
 59. Signal Integrity Metrics (Fast 1200mv 0c Model)
 60. Setup Transfers
 61. Hold Transfers
 62. Report TCCS
 63. Report RSKM
 64. Unconstrained Paths
 65. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Motor_c_ADCs                                                      ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+
; inclk0                                           ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                    ; { inclk0 }                                           ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 4.000  ; 20.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk0 ; inst|altpll_component|auto_generated|pll1|inclk[0] ; { inst|altpll_component|auto_generated|pll1|clk[0] } ;
; reset                                            ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                    ; { reset }                                            ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 980.39 MHz ; 250.0 MHz       ; inclk0     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; inclk0 ; -1.354 ; -2.549            ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; inclk0 ; -0.056 ; -0.056           ;
+--------+--------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; reset  ; -3.000 ; -3.000                          ;
; inclk0 ; 9.666  ; 0.000                           ;
+--------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inclk0'                                                                                                                              ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.354 ; Comparador:inst4|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.195     ; 2.134      ;
; -1.297 ; Comparador:inst4|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.039     ; 2.233      ;
; -1.293 ; Comparador:inst4|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.039     ; 2.229      ;
; -1.288 ; Comparador:inst4|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.159     ; 2.104      ;
; -1.195 ; Comparador:inst5|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.076     ; 2.094      ;
; -1.190 ; Comparador:inst5|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.075     ; 2.090      ;
; -1.185 ; Comparador:inst5|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.076     ; 2.084      ;
; -1.184 ; Comparador:inst5|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.075     ; 2.084      ;
; -1.180 ; Comparador:inst5|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.075     ; 2.080      ;
; -1.174 ; Comparador:inst5|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.075     ; 2.074      ;
; -1.162 ; Comparador:inst5|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.192     ; 1.945      ;
; -1.153 ; Comparador:inst4|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.040     ; 2.088      ;
; -1.152 ; Comparador:inst5|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.192     ; 1.935      ;
; -1.132 ; Comparador:inst4|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.158     ; 1.949      ;
; -1.055 ; Comparador:inst4|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.195     ; 1.835      ;
; -1.051 ; Comparador:inst4|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.197     ; 1.829      ;
; -1.043 ; Comparador:inst5|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.077     ; 1.941      ;
; -1.033 ; Comparador:inst5|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.077     ; 1.931      ;
; -1.025 ; Comparador:inst5|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.198     ; 1.802      ;
; -1.015 ; Comparador:inst5|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.198     ; 1.792      ;
; -0.998 ; Comparador:inst4|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.039     ; 1.934      ;
; -0.994 ; Comparador:inst4|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.039     ; 1.930      ;
; -0.989 ; Comparador:inst4|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.159     ; 1.805      ;
; -0.943 ; Comparador:inst4|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.192     ; 1.726      ;
; -0.931 ; Comparador:inst4|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.075     ; 1.831      ;
; -0.910 ; Comparador:inst5|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.077     ; 1.808      ;
; -0.900 ; Comparador:inst5|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.077     ; 1.798      ;
; -0.885 ; Comparador:inst4|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.039     ; 1.821      ;
; -0.882 ; Comparador:inst5|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.192     ; 1.665      ;
; -0.872 ; Comparador:inst5|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.192     ; 1.655      ;
; -0.854 ; Comparador:inst4|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.040     ; 1.789      ;
; -0.833 ; Comparador:inst4|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.159     ; 1.649      ;
; -0.833 ; Comparador:inst4|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.158     ; 1.650      ;
; -0.822 ; Comparador:inst5|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.130     ; 1.667      ;
; -0.812 ; Comparador:inst5|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.130     ; 1.657      ;
; -0.752 ; Comparador:inst4|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.197     ; 1.530      ;
; -0.700 ; Comparador:inst5|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.039     ; 1.636      ;
; -0.690 ; Comparador:inst5|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.039     ; 1.626      ;
; -0.679 ; Comparador:inst4|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.132     ; 1.522      ;
; -0.644 ; Comparador:inst4|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.192     ; 1.427      ;
; -0.632 ; Comparador:inst4|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.075     ; 1.532      ;
; -0.600 ; Comparador:inst5|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.198     ; 1.377      ;
; -0.590 ; Comparador:inst5|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.198     ; 1.367      ;
; -0.586 ; Comparador:inst4|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.039     ; 1.522      ;
; -0.534 ; Comparador:inst4|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.159     ; 1.350      ;
; -0.523 ; Comparador:inst5|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.133     ; 1.365      ;
; -0.513 ; Comparador:inst5|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.133     ; 1.355      ;
; -0.380 ; Comparador:inst4|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.132     ; 1.223      ;
; -0.345 ; reset                                   ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.500        ; 1.969      ; 2.789      ;
; -0.220 ; reset                                   ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.500        ; 1.969      ; 2.664      ;
; 0.229  ; reset                                   ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; 1.969      ; 2.715      ;
; 0.380  ; reset                                   ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; 1.969      ; 2.564      ;
; 18.980 ; Motor_c_ADCs:inst1|fstate.Derecha_cerca ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; inclk0       ; inclk0      ; 20.000       ; -0.063     ; 0.952      ;
; 19.295 ; Motor_c_ADCs:inst1|fstate.Derecha_cerca ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; inclk0       ; inclk0      ; 20.000       ; -0.063     ; 0.637      ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inclk0'                                                                                                                               ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.056 ; reset                                   ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 2.044      ; 2.185      ;
; 0.220  ; reset                                   ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 2.044      ; 2.461      ;
; 0.357  ; Motor_c_ADCs:inst1|fstate.Derecha_cerca ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; inclk0       ; inclk0      ; 0.000        ; 0.063      ; 0.577      ;
; 0.565  ; reset                                   ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; -0.500       ; 2.044      ; 2.306      ;
; 0.590  ; Motor_c_ADCs:inst1|fstate.Derecha_cerca ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; inclk0       ; inclk0      ; 0.000        ; 0.063      ; 0.810      ;
; 0.835  ; Comparador:inst4|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.003      ; 1.035      ;
; 0.853  ; reset                                   ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; -0.500       ; 2.044      ; 2.594      ;
; 1.004  ; Comparador:inst5|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.002      ; 1.203      ;
; 1.022  ; Comparador:inst4|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.003      ; 1.222      ;
; 1.025  ; Comparador:inst5|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.002      ; 1.224      ;
; 1.026  ; Comparador:inst5|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.060     ; 1.163      ;
; 1.040  ; Comparador:inst4|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.023     ; 1.214      ;
; 1.047  ; Comparador:inst5|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.060     ; 1.184      ;
; 1.083  ; Comparador:inst4|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.093      ; 1.373      ;
; 1.137  ; Comparador:inst4|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.055     ; 1.279      ;
; 1.149  ; Comparador:inst4|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.058      ; 1.404      ;
; 1.192  ; Comparador:inst5|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.093      ; 1.482      ;
; 1.213  ; Comparador:inst5|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.093      ; 1.503      ;
; 1.227  ; Comparador:inst4|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.023     ; 1.401      ;
; 1.270  ; Comparador:inst4|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.093      ; 1.560      ;
; 1.278  ; Comparador:inst4|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.059     ; 1.416      ;
; 1.315  ; Comparador:inst5|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.005      ; 1.517      ;
; 1.324  ; Comparador:inst4|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.055     ; 1.466      ;
; 1.331  ; Comparador:inst4|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.092      ; 1.620      ;
; 1.336  ; Comparador:inst5|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.005      ; 1.538      ;
; 1.336  ; Comparador:inst4|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.058      ; 1.591      ;
; 1.337  ; Comparador:inst4|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.022     ; 1.512      ;
; 1.382  ; Comparador:inst5|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.056      ; 1.635      ;
; 1.383  ; Comparador:inst5|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.055     ; 1.525      ;
; 1.403  ; Comparador:inst5|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.056      ; 1.656      ;
; 1.404  ; Comparador:inst5|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.055     ; 1.546      ;
; 1.465  ; Comparador:inst4|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.059     ; 1.603      ;
; 1.465  ; Comparador:inst4|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.092      ; 1.754      ;
; 1.465  ; Comparador:inst4|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.093      ; 1.755      ;
; 1.484  ; Comparador:inst4|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.023     ; 1.658      ;
; 1.485  ; Comparador:inst5|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.056      ; 1.738      ;
; 1.493  ; Comparador:inst5|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.060     ; 1.630      ;
; 1.506  ; Comparador:inst5|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.056      ; 1.759      ;
; 1.514  ; Comparador:inst5|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.060     ; 1.651      ;
; 1.518  ; Comparador:inst4|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.092      ; 1.807      ;
; 1.524  ; Comparador:inst4|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.022     ; 1.699      ;
; 1.551  ; Comparador:inst4|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.057     ; 1.691      ;
; 1.619  ; Comparador:inst5|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.058      ; 1.874      ;
; 1.620  ; Comparador:inst5|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.058      ; 1.875      ;
; 1.625  ; Comparador:inst5|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.055     ; 1.767      ;
; 1.640  ; Comparador:inst5|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.058      ; 1.895      ;
; 1.641  ; Comparador:inst5|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.058      ; 1.896      ;
; 1.646  ; Comparador:inst5|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.055     ; 1.788      ;
; 1.652  ; Comparador:inst4|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.092      ; 1.941      ;
; 1.652  ; Comparador:inst4|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.093      ; 1.942      ;
; 1.665  ; Comparador:inst5|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.057      ; 1.919      ;
; 1.671  ; Comparador:inst4|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.023     ; 1.845      ;
; 1.686  ; Comparador:inst5|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.057      ; 1.940      ;
; 1.738  ; Comparador:inst4|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.057     ; 1.878      ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                              ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[5]  ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[6]  ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[7]  ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[3]  ;
; 0.301  ; 0.301        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[9]  ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[10] ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[2]  ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[5]  ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[6]  ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[8]  ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[1]  ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[0]|datac       ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[1]|datac       ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[2]|datac       ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[11]|datac      ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[3]|datac       ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[4]|datac       ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[7]|datac       ;
; 0.305  ; 0.305        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[11]|datac      ;
; 0.305  ; 0.305        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[0]|datac       ;
; 0.306  ; 0.306        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[10]|datac      ;
; 0.307  ; 0.307        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[9]|datac       ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[4]|datac       ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[8]|datac       ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[5]|datad       ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[6]|datad       ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[7]|datad       ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[0]  ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[1]  ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[2]  ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[11] ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[3]  ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[4]  ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[7]  ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[3]|datad       ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[9]|datad       ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[11] ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[0]  ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[10] ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[10]|datad      ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[2]|datad       ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[5]|datad       ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[6]|datad       ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[8]|datad       ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[9]  ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[1]|datad       ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[4]  ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[8]  ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o                      ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|inclk[0]        ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|i                      ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~inputclkctrl|inclk[0]        ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~inputclkctrl|outclk          ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|o                      ;
; 0.685  ; 0.685        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[4]  ;
; 0.685  ; 0.685        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[8]  ;
; 0.686  ; 0.686        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[9]  ;
; 0.687  ; 0.687        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[10]|datad      ;
; 0.687  ; 0.687        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[1]|datad       ;
; 0.687  ; 0.687        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[5]|datad       ;
; 0.687  ; 0.687        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[6]|datad       ;
; 0.687  ; 0.687        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[8]|datad       ;
; 0.688  ; 0.688        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[11] ;
; 0.688  ; 0.688        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[0]  ;
; 0.688  ; 0.688        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[10] ;
; 0.688  ; 0.688        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[2]|datad       ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[0]  ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[3]  ;
; 0.689  ; 0.689        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[4]  ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[1]  ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[2]  ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[11] ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[7]  ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[3]|datad       ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[5]|datad       ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[6]|datad       ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[7]|datad       ;
; 0.690  ; 0.690        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[9]|datad       ;
; 0.691  ; 0.691        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[4]|datac       ;
; 0.691  ; 0.691        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[8]|datac       ;
; 0.692  ; 0.692        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[9]|datac       ;
; 0.694  ; 0.694        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[11]|datac      ;
; 0.694  ; 0.694        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[0]|datac       ;
; 0.694  ; 0.694        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[10]|datac      ;
; 0.695  ; 0.695        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[0]|datac       ;
; 0.695  ; 0.695        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[3]|datac       ;
; 0.695  ; 0.695        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[4]|datac       ;
; 0.696  ; 0.696        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[10] ;
; 0.696  ; 0.696        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[1]  ;
; 0.696  ; 0.696        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[5]  ;
; 0.696  ; 0.696        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[6]  ;
; 0.696  ; 0.696        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[8]  ;
; 0.696  ; 0.696        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[1]|datac       ;
; 0.696  ; 0.696        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[2]|datac       ;
; 0.696  ; 0.696        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[11]|datac      ;
; 0.696  ; 0.696        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[7]|datac       ;
; 0.697  ; 0.697        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[2]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inclk0'                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------+
; 9.666  ; 9.850        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca                    ;
; 9.666  ; 9.850        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca                  ;
; 9.828  ; 9.828        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst1|fstate.Derecha_cerca|clk                             ;
; 9.828  ; 9.828        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst1|fstate.Izquierda_cerca|clk                           ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|o                                             ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.848  ; 9.848        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~inputclkctrl|inclk[0]                               ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~inputclkctrl|outclk                                 ;
; 9.932  ; 10.148       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca                    ;
; 9.932  ; 10.148       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|i                                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|i                                             ;
; 10.143 ; 10.143       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~inputclkctrl|inclk[0]                               ;
; 10.143 ; 10.143       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~inputclkctrl|outclk                                 ;
; 10.152 ; 10.152       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|o                                             ;
; 10.172 ; 10.172       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst1|fstate.Derecha_cerca|clk                             ;
; 10.172 ; 10.172       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst1|fstate.Izquierda_cerca|clk                           ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; inclk0 ; Rise       ; inclk0                                                     ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca                  ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; reset           ; inclk0     ; 0.731 ; 0.805 ; Rise       ; inclk0          ;
; SENSOR_DER[*]   ; reset      ; 2.957 ; 3.432 ; Rise       ; reset           ;
;  SENSOR_DER[0]  ; reset      ; 2.957 ; 3.432 ; Rise       ; reset           ;
;  SENSOR_DER[1]  ; reset      ; 2.716 ; 3.189 ; Rise       ; reset           ;
;  SENSOR_DER[2]  ; reset      ; 2.693 ; 3.119 ; Rise       ; reset           ;
;  SENSOR_DER[3]  ; reset      ; 2.603 ; 3.080 ; Rise       ; reset           ;
;  SENSOR_DER[4]  ; reset      ; 2.867 ; 3.290 ; Rise       ; reset           ;
;  SENSOR_DER[5]  ; reset      ; 2.656 ; 3.148 ; Rise       ; reset           ;
;  SENSOR_DER[6]  ; reset      ; 2.811 ; 3.297 ; Rise       ; reset           ;
;  SENSOR_DER[7]  ; reset      ; 2.887 ; 3.336 ; Rise       ; reset           ;
;  SENSOR_DER[8]  ; reset      ; 2.790 ; 3.262 ; Rise       ; reset           ;
;  SENSOR_DER[9]  ; reset      ; 2.537 ; 3.040 ; Rise       ; reset           ;
;  SENSOR_DER[10] ; reset      ; 2.527 ; 2.956 ; Rise       ; reset           ;
;  SENSOR_DER[11] ; reset      ; 2.525 ; 3.033 ; Rise       ; reset           ;
; SENSOR_IZQ[*]   ; reset      ; 2.944 ; 3.388 ; Rise       ; reset           ;
;  SENSOR_IZQ[0]  ; reset      ; 2.638 ; 3.140 ; Rise       ; reset           ;
;  SENSOR_IZQ[1]  ; reset      ; 2.617 ; 3.082 ; Rise       ; reset           ;
;  SENSOR_IZQ[2]  ; reset      ; 2.539 ; 2.963 ; Rise       ; reset           ;
;  SENSOR_IZQ[3]  ; reset      ; 2.739 ; 3.175 ; Rise       ; reset           ;
;  SENSOR_IZQ[4]  ; reset      ; 2.726 ; 3.161 ; Rise       ; reset           ;
;  SENSOR_IZQ[5]  ; reset      ; 2.534 ; 2.965 ; Rise       ; reset           ;
;  SENSOR_IZQ[6]  ; reset      ; 2.813 ; 3.282 ; Rise       ; reset           ;
;  SENSOR_IZQ[7]  ; reset      ; 2.422 ; 2.852 ; Rise       ; reset           ;
;  SENSOR_IZQ[8]  ; reset      ; 2.944 ; 3.388 ; Rise       ; reset           ;
;  SENSOR_IZQ[9]  ; reset      ; 2.647 ; 3.136 ; Rise       ; reset           ;
;  SENSOR_IZQ[10] ; reset      ; 2.615 ; 3.123 ; Rise       ; reset           ;
;  SENSOR_IZQ[11] ; reset      ; 2.732 ; 3.157 ; Rise       ; reset           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; reset           ; inclk0     ; 0.016  ; -0.105 ; Rise       ; inclk0          ;
; SENSOR_DER[*]   ; reset      ; -1.639 ; -2.031 ; Rise       ; reset           ;
;  SENSOR_DER[0]  ; reset      ; -2.076 ; -2.523 ; Rise       ; reset           ;
;  SENSOR_DER[1]  ; reset      ; -1.843 ; -2.289 ; Rise       ; reset           ;
;  SENSOR_DER[2]  ; reset      ; -1.825 ; -2.220 ; Rise       ; reset           ;
;  SENSOR_DER[3]  ; reset      ; -1.790 ; -2.230 ; Rise       ; reset           ;
;  SENSOR_DER[4]  ; reset      ; -1.639 ; -2.031 ; Rise       ; reset           ;
;  SENSOR_DER[5]  ; reset      ; -1.841 ; -2.294 ; Rise       ; reset           ;
;  SENSOR_DER[6]  ; reset      ; -1.989 ; -2.437 ; Rise       ; reset           ;
;  SENSOR_DER[7]  ; reset      ; -2.064 ; -2.473 ; Rise       ; reset           ;
;  SENSOR_DER[8]  ; reset      ; -1.929 ; -2.374 ; Rise       ; reset           ;
;  SENSOR_DER[9]  ; reset      ; -1.684 ; -2.162 ; Rise       ; reset           ;
;  SENSOR_DER[10] ; reset      ; -1.708 ; -2.099 ; Rise       ; reset           ;
;  SENSOR_DER[11] ; reset      ; -1.662 ; -2.144 ; Rise       ; reset           ;
; SENSOR_IZQ[*]   ; reset      ; -1.577 ; -1.976 ; Rise       ; reset           ;
;  SENSOR_IZQ[0]  ; reset      ; -1.775 ; -2.245 ; Rise       ; reset           ;
;  SENSOR_IZQ[1]  ; reset      ; -1.789 ; -2.216 ; Rise       ; reset           ;
;  SENSOR_IZQ[2]  ; reset      ; -1.730 ; -2.116 ; Rise       ; reset           ;
;  SENSOR_IZQ[3]  ; reset      ; -1.876 ; -2.286 ; Rise       ; reset           ;
;  SENSOR_IZQ[4]  ; reset      ; -1.864 ; -2.273 ; Rise       ; reset           ;
;  SENSOR_IZQ[5]  ; reset      ; -1.723 ; -2.116 ; Rise       ; reset           ;
;  SENSOR_IZQ[6]  ; reset      ; -1.993 ; -2.422 ; Rise       ; reset           ;
;  SENSOR_IZQ[7]  ; reset      ; -1.577 ; -1.976 ; Rise       ; reset           ;
;  SENSOR_IZQ[8]  ; reset      ; -2.017 ; -2.428 ; Rise       ; reset           ;
;  SENSOR_IZQ[9]  ; reset      ; -1.818 ; -2.275 ; Rise       ; reset           ;
;  SENSOR_IZQ[10] ; reset      ; -1.748 ; -2.229 ; Rise       ; reset           ;
;  SENSOR_IZQ[11] ; reset      ; -1.862 ; -2.261 ; Rise       ; reset           ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; MD[*]     ; inclk0     ; 7.361 ; 7.479 ; Rise       ; inclk0                                           ;
;  MD[0]    ; inclk0     ; 6.582 ; 6.530 ; Rise       ; inclk0                                           ;
;  MD[1]    ; inclk0     ; 7.361 ; 7.479 ; Rise       ; inclk0                                           ;
; MI[*]     ; inclk0     ; 6.663 ; 6.694 ; Rise       ; inclk0                                           ;
;  MI[0]    ; inclk0     ; 6.658 ; 6.617 ; Rise       ; inclk0                                           ;
;  MI[1]    ; inclk0     ; 6.663 ; 6.694 ; Rise       ; inclk0                                           ;
; PWM       ; inclk0     ; 1.459 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWM       ; inclk0     ;       ; 1.447 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; MD[*]     ; reset      ; 6.389 ; 6.371 ; Rise       ; reset                                            ;
;  MD[0]    ; reset      ; 5.584 ; 5.481 ; Rise       ; reset                                            ;
;  MD[1]    ; reset      ; 6.389 ; 6.371 ; Rise       ; reset                                            ;
; MI[*]     ; reset      ; 5.669 ; 5.564 ; Rise       ; reset                                            ;
;  MI[0]    ; reset      ; 5.639 ; 5.543 ; Rise       ; reset                                            ;
;  MI[1]    ; reset      ; 5.669 ; 5.564 ; Rise       ; reset                                            ;
; sens_Der  ; reset      ; 8.530 ; 8.640 ; Rise       ; reset                                            ;
; sens_Izq  ; reset      ; 7.294 ; 7.327 ; Rise       ; reset                                            ;
; MD[*]     ; reset      ; 6.389 ; 6.371 ; Fall       ; reset                                            ;
;  MD[0]    ; reset      ; 5.584 ; 5.481 ; Fall       ; reset                                            ;
;  MD[1]    ; reset      ; 6.389 ; 6.371 ; Fall       ; reset                                            ;
; MI[*]     ; reset      ; 5.669 ; 5.564 ; Fall       ; reset                                            ;
;  MI[0]    ; reset      ; 5.639 ; 5.543 ; Fall       ; reset                                            ;
;  MI[1]    ; reset      ; 5.669 ; 5.564 ; Fall       ; reset                                            ;
; sens_Der  ; reset      ; 7.126 ; 7.057 ; Fall       ; reset                                            ;
; sens_Izq  ; reset      ; 5.900 ; 5.752 ; Fall       ; reset                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; MD[*]     ; inclk0     ; 6.360 ; 6.314 ; Rise       ; inclk0                                           ;
;  MD[0]    ; inclk0     ; 6.360 ; 6.314 ; Rise       ; inclk0                                           ;
;  MD[1]    ; inclk0     ; 7.162 ; 7.278 ; Rise       ; inclk0                                           ;
; MI[*]     ; inclk0     ; 6.434 ; 6.397 ; Rise       ; inclk0                                           ;
;  MI[0]    ; inclk0     ; 6.434 ; 6.397 ; Rise       ; inclk0                                           ;
;  MI[1]    ; inclk0     ; 6.443 ; 6.471 ; Rise       ; inclk0                                           ;
; PWM       ; inclk0     ; 1.117 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWM       ; inclk0     ;       ; 1.105 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; MD[*]     ; reset      ; 5.419 ; 5.315 ; Rise       ; reset                                            ;
;  MD[0]    ; reset      ; 5.419 ; 5.315 ; Rise       ; reset                                            ;
;  MD[1]    ; reset      ; 6.245 ; 6.224 ; Rise       ; reset                                            ;
; MI[*]     ; reset      ; 5.472 ; 5.375 ; Rise       ; reset                                            ;
;  MI[0]    ; reset      ; 5.472 ; 5.375 ; Rise       ; reset                                            ;
;  MI[1]    ; reset      ; 5.504 ; 5.396 ; Rise       ; reset                                            ;
; sens_Der  ; reset      ; 6.953 ; 6.881 ; Rise       ; reset                                            ;
; sens_Izq  ; reset      ; 5.725 ; 5.574 ; Rise       ; reset                                            ;
; MD[*]     ; reset      ; 5.419 ; 5.315 ; Fall       ; reset                                            ;
;  MD[0]    ; reset      ; 5.419 ; 5.315 ; Fall       ; reset                                            ;
;  MD[1]    ; reset      ; 6.245 ; 6.224 ; Fall       ; reset                                            ;
; MI[*]     ; reset      ; 5.472 ; 5.375 ; Fall       ; reset                                            ;
;  MI[0]    ; reset      ; 5.472 ; 5.375 ; Fall       ; reset                                            ;
;  MI[1]    ; reset      ; 5.504 ; 5.396 ; Fall       ; reset                                            ;
; sens_Der  ; reset      ; 6.953 ; 6.881 ; Fall       ; reset                                            ;
; sens_Izq  ; reset      ; 5.725 ; 5.574 ; Fall       ; reset                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 1096.49 MHz ; 250.0 MHz       ; inclk0     ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; inclk0 ; -1.077 ; -2.028           ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; inclk0 ; -0.037 ; -0.037          ;
+--------+--------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; reset  ; -3.000 ; -3.000                         ;
; inclk0 ; 9.694  ; 0.000                          ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inclk0'                                                                                                                               ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.077 ; Comparador:inst4|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.164     ; 1.888      ;
; -1.044 ; Comparador:inst4|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.038     ; 1.981      ;
; -1.042 ; Comparador:inst4|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.038     ; 1.979      ;
; -1.031 ; Comparador:inst4|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.143     ; 1.863      ;
; -0.971 ; Comparador:inst5|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.065     ; 1.881      ;
; -0.951 ; Comparador:inst5|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.064     ; 1.862      ;
; -0.947 ; Comparador:inst5|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.065     ; 1.857      ;
; -0.947 ; Comparador:inst5|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.064     ; 1.858      ;
; -0.943 ; Comparador:inst5|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.064     ; 1.854      ;
; -0.939 ; Comparador:inst5|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.064     ; 1.850      ;
; -0.921 ; Comparador:inst4|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.038     ; 1.858      ;
; -0.916 ; Comparador:inst5|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.162     ; 1.729      ;
; -0.914 ; Comparador:inst5|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.162     ; 1.727      ;
; -0.897 ; Comparador:inst4|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.142     ; 1.730      ;
; -0.827 ; Comparador:inst5|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.066     ; 1.736      ;
; -0.820 ; Comparador:inst4|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.164     ; 1.631      ;
; -0.819 ; Comparador:inst5|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.066     ; 1.728      ;
; -0.811 ; Comparador:inst4|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.166     ; 1.620      ;
; -0.800 ; Comparador:inst5|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.167     ; 1.608      ;
; -0.793 ; Comparador:inst5|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.167     ; 1.601      ;
; -0.787 ; Comparador:inst4|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.038     ; 1.724      ;
; -0.785 ; Comparador:inst4|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.038     ; 1.722      ;
; -0.774 ; Comparador:inst4|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.143     ; 1.606      ;
; -0.719 ; Comparador:inst4|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.162     ; 1.532      ;
; -0.708 ; Comparador:inst4|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.065     ; 1.618      ;
; -0.702 ; Comparador:inst5|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.067     ; 1.610      ;
; -0.696 ; Comparador:inst5|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.067     ; 1.604      ;
; -0.691 ; Comparador:inst5|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.162     ; 1.504      ;
; -0.682 ; Comparador:inst4|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.037     ; 1.620      ;
; -0.666 ; Comparador:inst5|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.162     ; 1.479      ;
; -0.664 ; Comparador:inst4|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.038     ; 1.601      ;
; -0.640 ; Comparador:inst4|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.142     ; 1.473      ;
; -0.632 ; Comparador:inst4|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.143     ; 1.464      ;
; -0.631 ; Comparador:inst5|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.115     ; 1.491      ;
; -0.628 ; Comparador:inst5|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.115     ; 1.488      ;
; -0.559 ; Comparador:inst4|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.166     ; 1.368      ;
; -0.518 ; Comparador:inst5|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.037     ; 1.456      ;
; -0.514 ; Comparador:inst5|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.037     ; 1.452      ;
; -0.493 ; Comparador:inst4|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.117     ; 1.351      ;
; -0.462 ; Comparador:inst4|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.162     ; 1.275      ;
; -0.451 ; Comparador:inst4|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.065     ; 1.361      ;
; -0.425 ; Comparador:inst4|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.037     ; 1.363      ;
; -0.414 ; Comparador:inst5|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.167     ; 1.222      ;
; -0.406 ; Comparador:inst5|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.167     ; 1.214      ;
; -0.375 ; Comparador:inst4|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.143     ; 1.207      ;
; -0.362 ; Comparador:inst5|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.118     ; 1.219      ;
; -0.354 ; Comparador:inst5|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.118     ; 1.211      ;
; -0.311 ; reset                                   ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.500        ; 1.792      ; 2.578      ;
; -0.236 ; Comparador:inst4|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.117     ; 1.094      ;
; -0.199 ; reset                                   ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.500        ; 1.792      ; 2.466      ;
; 0.305  ; reset                                   ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; 1.792      ; 2.462      ;
; 0.432  ; reset                                   ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; 1.792      ; 2.335      ;
; 19.088 ; Motor_c_ADCs:inst1|fstate.Derecha_cerca ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; inclk0       ; inclk0      ; 20.000       ; -0.056     ; 0.851      ;
; 19.377 ; Motor_c_ADCs:inst1|fstate.Derecha_cerca ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; inclk0       ; inclk0      ; 20.000       ; -0.056     ; 0.562      ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inclk0'                                                                                                                                ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.037 ; reset                                   ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 1.858      ; 2.005      ;
; 0.201  ; reset                                   ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 1.858      ; 2.243      ;
; 0.311  ; Motor_c_ADCs:inst1|fstate.Derecha_cerca ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; inclk0       ; inclk0      ; 0.000        ; 0.056      ; 0.511      ;
; 0.529  ; Motor_c_ADCs:inst1|fstate.Derecha_cerca ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; inclk0       ; inclk0      ; 0.000        ; 0.056      ; 0.729      ;
; 0.610  ; reset                                   ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; -0.500       ; 1.858      ; 2.152      ;
; 0.751  ; Comparador:inst4|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.003      ; 0.938      ;
; 0.869  ; reset                                   ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; -0.500       ; 1.858      ; 2.411      ;
; 0.909  ; Comparador:inst5|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.002      ; 1.095      ;
; 0.922  ; Comparador:inst5|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.045     ; 1.061      ;
; 0.924  ; Comparador:inst4|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.003      ; 1.111      ;
; 0.934  ; Comparador:inst4|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.023     ; 1.095      ;
; 0.938  ; Comparador:inst5|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.002      ; 1.124      ;
; 0.944  ; Comparador:inst5|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.045     ; 1.083      ;
; 0.979  ; Comparador:inst4|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.079      ; 1.242      ;
; 1.017  ; Comparador:inst4|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.040     ; 1.161      ;
; 1.042  ; Comparador:inst4|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.053      ; 1.279      ;
; 1.084  ; Comparador:inst5|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.079      ; 1.347      ;
; 1.107  ; Comparador:inst4|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.023     ; 1.268      ;
; 1.113  ; Comparador:inst5|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.079      ; 1.376      ;
; 1.152  ; Comparador:inst4|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.079      ; 1.415      ;
; 1.153  ; Comparador:inst4|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.044     ; 1.293      ;
; 1.190  ; Comparador:inst4|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.040     ; 1.334      ;
; 1.195  ; Comparador:inst5|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.005      ; 1.384      ;
; 1.208  ; Comparador:inst4|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.078      ; 1.470      ;
; 1.213  ; Comparador:inst4|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.021     ; 1.376      ;
; 1.215  ; Comparador:inst4|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.053      ; 1.452      ;
; 1.221  ; Comparador:inst5|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.005      ; 1.410      ;
; 1.253  ; Comparador:inst5|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.040     ; 1.397      ;
; 1.258  ; Comparador:inst5|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.051      ; 1.493      ;
; 1.259  ; Comparador:inst5|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.040     ; 1.403      ;
; 1.287  ; Comparador:inst5|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.051      ; 1.522      ;
; 1.324  ; Comparador:inst4|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.044     ; 1.464      ;
; 1.326  ; Comparador:inst4|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.079      ; 1.589      ;
; 1.327  ; Comparador:inst4|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.079      ; 1.590      ;
; 1.345  ; Comparador:inst4|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.022     ; 1.507      ;
; 1.349  ; Comparador:inst5|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.051      ; 1.584      ;
; 1.350  ; Comparador:inst5|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.045     ; 1.489      ;
; 1.378  ; Comparador:inst5|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.051      ; 1.613      ;
; 1.379  ; Comparador:inst5|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.045     ; 1.518      ;
; 1.381  ; Comparador:inst4|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.078      ; 1.643      ;
; 1.386  ; Comparador:inst4|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.021     ; 1.549      ;
; 1.400  ; Comparador:inst4|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.043     ; 1.541      ;
; 1.468  ; Comparador:inst5|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.040     ; 1.612      ;
; 1.468  ; Comparador:inst5|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.053      ; 1.705      ;
; 1.469  ; Comparador:inst5|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.053      ; 1.706      ;
; 1.496  ; Comparador:inst5|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.040     ; 1.640      ;
; 1.497  ; Comparador:inst5|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.053      ; 1.734      ;
; 1.498  ; Comparador:inst5|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.053      ; 1.735      ;
; 1.499  ; Comparador:inst4|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.079      ; 1.762      ;
; 1.500  ; Comparador:inst4|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.079      ; 1.763      ;
; 1.518  ; Comparador:inst4|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.022     ; 1.680      ;
; 1.521  ; Comparador:inst5|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.053      ; 1.758      ;
; 1.528  ; Comparador:inst5|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.053      ; 1.765      ;
; 1.573  ; Comparador:inst4|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.043     ; 1.714      ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                              ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[1]|datac       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[2]|datac       ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[11]|datac      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[7]|datac       ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[0]  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[1]  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[2]  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[11] ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[3]  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[4]  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[7]  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[0]|datac       ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[3]|datac       ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[4]|datac       ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[10] ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[1]  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[2]  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[5]  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[6]  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[8]  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[3]  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[5]  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[6]  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[7]  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[9]  ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[0]|datac       ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[0]  ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[11]|datac      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[10]|datac      ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[11] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[10] ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[4]|datac       ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[9]|datac       ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[4]  ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[8]  ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[9]  ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[8]|datac       ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[10]|datad      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[1]|datad       ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[2]|datad       ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[5]|datad       ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[6]|datad       ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[8]|datad       ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[3]|datad       ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[5]|datad       ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[6]|datad       ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[7]|datad       ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[9]|datad       ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o                      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|inclk[0]        ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|i                      ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~inputclkctrl|inclk[0]        ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~inputclkctrl|outclk          ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|o                      ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[3]|datad       ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[6]|datad       ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[9]|datad       ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[10]|datad      ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[5]|datad       ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[7]|datad       ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[2]|datad       ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[5]|datad       ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[6]|datad       ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[8]|datad       ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[1]|datad       ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[8]  ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[9]  ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[9]|datac       ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[4]  ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[4]|datac       ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[8]|datac       ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[11] ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[10] ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[11]|datac      ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[10]|datac      ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[0]  ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[0]|datac       ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[3]  ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[6]  ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[9]  ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[10] ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[5]  ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[7]  ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[2]  ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[5]  ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[6]  ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[8]  ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[1]  ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[0]  ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[3]  ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[4]  ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[1]  ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[2]  ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[11] ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[7]  ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[0]|datac       ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[1]|datac       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inclk0'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------+
; 9.694  ; 9.878        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca                    ;
; 9.694  ; 9.878        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca                  ;
; 9.812  ; 9.812        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.812  ; 9.812        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.854  ; 9.854        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst1|fstate.Derecha_cerca|clk                             ;
; 9.854  ; 9.854        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst1|fstate.Izquierda_cerca|clk                           ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|o                                             ;
; 9.870  ; 9.870        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~inputclkctrl|inclk[0]                               ;
; 9.870  ; 9.870        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~inputclkctrl|outclk                                 ;
; 9.871  ; 9.871        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.905  ; 10.121       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca                    ;
; 9.905  ; 10.121       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|i                                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|i                                             ;
; 10.128 ; 10.128       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.130 ; 10.130       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~inputclkctrl|inclk[0]                               ;
; 10.130 ; 10.130       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~inputclkctrl|outclk                                 ;
; 10.142 ; 10.142       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|o                                             ;
; 10.145 ; 10.145       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst1|fstate.Derecha_cerca|clk                             ;
; 10.145 ; 10.145       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst1|fstate.Izquierda_cerca|clk                           ;
; 10.187 ; 10.187       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.187 ; 10.187       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; inclk0 ; Rise       ; inclk0                                                     ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca                  ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; reset           ; inclk0     ; 0.655 ; 0.771 ; Rise       ; inclk0          ;
; SENSOR_DER[*]   ; reset      ; 2.622 ; 2.951 ; Rise       ; reset           ;
;  SENSOR_DER[0]  ; reset      ; 2.622 ; 2.951 ; Rise       ; reset           ;
;  SENSOR_DER[1]  ; reset      ; 2.384 ; 2.731 ; Rise       ; reset           ;
;  SENSOR_DER[2]  ; reset      ; 2.377 ; 2.700 ; Rise       ; reset           ;
;  SENSOR_DER[3]  ; reset      ; 2.258 ; 2.634 ; Rise       ; reset           ;
;  SENSOR_DER[4]  ; reset      ; 2.518 ; 2.835 ; Rise       ; reset           ;
;  SENSOR_DER[5]  ; reset      ; 2.304 ; 2.700 ; Rise       ; reset           ;
;  SENSOR_DER[6]  ; reset      ; 2.458 ; 2.826 ; Rise       ; reset           ;
;  SENSOR_DER[7]  ; reset      ; 2.537 ; 2.871 ; Rise       ; reset           ;
;  SENSOR_DER[8]  ; reset      ; 2.442 ; 2.783 ; Rise       ; reset           ;
;  SENSOR_DER[9]  ; reset      ; 2.215 ; 2.601 ; Rise       ; reset           ;
;  SENSOR_DER[10] ; reset      ; 2.207 ; 2.543 ; Rise       ; reset           ;
;  SENSOR_DER[11] ; reset      ; 2.198 ; 2.592 ; Rise       ; reset           ;
; SENSOR_IZQ[*]   ; reset      ; 2.579 ; 2.920 ; Rise       ; reset           ;
;  SENSOR_IZQ[0]  ; reset      ; 2.295 ; 2.698 ; Rise       ; reset           ;
;  SENSOR_IZQ[1]  ; reset      ; 2.282 ; 2.661 ; Rise       ; reset           ;
;  SENSOR_IZQ[2]  ; reset      ; 2.211 ; 2.547 ; Rise       ; reset           ;
;  SENSOR_IZQ[3]  ; reset      ; 2.409 ; 2.734 ; Rise       ; reset           ;
;  SENSOR_IZQ[4]  ; reset      ; 2.395 ; 2.734 ; Rise       ; reset           ;
;  SENSOR_IZQ[5]  ; reset      ; 2.207 ; 2.550 ; Rise       ; reset           ;
;  SENSOR_IZQ[6]  ; reset      ; 2.467 ; 2.802 ; Rise       ; reset           ;
;  SENSOR_IZQ[7]  ; reset      ; 2.121 ; 2.444 ; Rise       ; reset           ;
;  SENSOR_IZQ[8]  ; reset      ; 2.579 ; 2.920 ; Rise       ; reset           ;
;  SENSOR_IZQ[9]  ; reset      ; 2.301 ; 2.685 ; Rise       ; reset           ;
;  SENSOR_IZQ[10] ; reset      ; 2.282 ; 2.670 ; Rise       ; reset           ;
;  SENSOR_IZQ[11] ; reset      ; 2.406 ; 2.749 ; Rise       ; reset           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; reset           ; inclk0     ; -0.003 ; -0.150 ; Rise       ; inclk0          ;
; SENSOR_DER[*]   ; reset      ; -1.405 ; -1.699 ; Rise       ; reset           ;
;  SENSOR_DER[0]  ; reset      ; -1.829 ; -2.138 ; Rise       ; reset           ;
;  SENSOR_DER[1]  ; reset      ; -1.602 ; -1.928 ; Rise       ; reset           ;
;  SENSOR_DER[2]  ; reset      ; -1.599 ; -1.898 ; Rise       ; reset           ;
;  SENSOR_DER[3]  ; reset      ; -1.531 ; -1.879 ; Rise       ; reset           ;
;  SENSOR_DER[4]  ; reset      ; -1.405 ; -1.699 ; Rise       ; reset           ;
;  SENSOR_DER[5]  ; reset      ; -1.571 ; -1.937 ; Rise       ; reset           ;
;  SENSOR_DER[6]  ; reset      ; -1.722 ; -2.061 ; Rise       ; reset           ;
;  SENSOR_DER[7]  ; reset      ; -1.796 ; -2.102 ; Rise       ; reset           ;
;  SENSOR_DER[8]  ; reset      ; -1.669 ; -1.989 ; Rise       ; reset           ;
;  SENSOR_DER[9]  ; reset      ; -1.451 ; -1.816 ; Rise       ; reset           ;
;  SENSOR_DER[10] ; reset      ; -1.471 ; -1.778 ; Rise       ; reset           ;
;  SENSOR_DER[11] ; reset      ; -1.424 ; -1.796 ; Rise       ; reset           ;
; SENSOR_IZQ[*]   ; reset      ; -1.365 ; -1.664 ; Rise       ; reset           ;
;  SENSOR_IZQ[0]  ; reset      ; -1.523 ; -1.900 ; Rise       ; reset           ;
;  SENSOR_IZQ[1]  ; reset      ; -1.538 ; -1.888 ; Rise       ; reset           ;
;  SENSOR_IZQ[2]  ; reset      ; -1.485 ; -1.793 ; Rise       ; reset           ;
;  SENSOR_IZQ[3]  ; reset      ; -1.635 ; -1.939 ; Rise       ; reset           ;
;  SENSOR_IZQ[4]  ; reset      ; -1.620 ; -1.938 ; Rise       ; reset           ;
;  SENSOR_IZQ[5]  ; reset      ; -1.479 ; -1.793 ; Rise       ; reset           ;
;  SENSOR_IZQ[6]  ; reset      ; -1.731 ; -2.038 ; Rise       ; reset           ;
;  SENSOR_IZQ[7]  ; reset      ; -1.365 ; -1.664 ; Rise       ; reset           ;
;  SENSOR_IZQ[8]  ; reset      ; -1.751 ; -2.067 ; Rise       ; reset           ;
;  SENSOR_IZQ[9]  ; reset      ; -1.557 ; -1.916 ; Rise       ; reset           ;
;  SENSOR_IZQ[10] ; reset      ; -1.504 ; -1.871 ; Rise       ; reset           ;
;  SENSOR_IZQ[11] ; reset      ; -1.625 ; -1.947 ; Rise       ; reset           ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; MD[*]     ; inclk0     ; 6.608 ; 6.622 ; Rise       ; inclk0                                           ;
;  MD[0]    ; inclk0     ; 5.865 ; 5.879 ; Rise       ; inclk0                                           ;
;  MD[1]    ; inclk0     ; 6.608 ; 6.622 ; Rise       ; inclk0                                           ;
; MI[*]     ; inclk0     ; 5.998 ; 5.991 ; Rise       ; inclk0                                           ;
;  MI[0]    ; inclk0     ; 5.950 ; 5.961 ; Rise       ; inclk0                                           ;
;  MI[1]    ; inclk0     ; 5.998 ; 5.991 ; Rise       ; inclk0                                           ;
; PWM       ; inclk0     ; 1.371 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWM       ; inclk0     ;       ; 1.375 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; MD[*]     ; reset      ; 5.759 ; 5.651 ; Rise       ; reset                                            ;
;  MD[0]    ; reset      ; 5.030 ; 4.923 ; Rise       ; reset                                            ;
;  MD[1]    ; reset      ; 5.759 ; 5.651 ; Rise       ; reset                                            ;
; MI[*]     ; reset      ; 5.126 ; 4.990 ; Rise       ; reset                                            ;
;  MI[0]    ; reset      ; 5.088 ; 4.981 ; Rise       ; reset                                            ;
;  MI[1]    ; reset      ; 5.126 ; 4.990 ; Rise       ; reset                                            ;
; sens_Der  ; reset      ; 7.664 ; 7.649 ; Rise       ; reset                                            ;
; sens_Izq  ; reset      ; 6.587 ; 6.550 ; Rise       ; reset                                            ;
; MD[*]     ; reset      ; 5.759 ; 5.651 ; Fall       ; reset                                            ;
;  MD[0]    ; reset      ; 5.030 ; 4.923 ; Fall       ; reset                                            ;
;  MD[1]    ; reset      ; 5.759 ; 5.651 ; Fall       ; reset                                            ;
; MI[*]     ; reset      ; 5.126 ; 4.990 ; Fall       ; reset                                            ;
;  MI[0]    ; reset      ; 5.088 ; 4.981 ; Fall       ; reset                                            ;
;  MI[1]    ; reset      ; 5.126 ; 4.990 ; Fall       ; reset                                            ;
; sens_Der  ; reset      ; 6.431 ; 6.267 ; Fall       ; reset                                            ;
; sens_Izq  ; reset      ; 5.350 ; 5.167 ; Fall       ; reset                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; MD[*]     ; inclk0     ; 5.659 ; 5.672 ; Rise       ; inclk0                                           ;
;  MD[0]    ; inclk0     ; 5.659 ; 5.672 ; Rise       ; inclk0                                           ;
;  MD[1]    ; inclk0     ; 6.419 ; 6.433 ; Rise       ; inclk0                                           ;
; MI[*]     ; inclk0     ; 5.741 ; 5.751 ; Rise       ; inclk0                                           ;
;  MI[0]    ; inclk0     ; 5.741 ; 5.751 ; Rise       ; inclk0                                           ;
;  MI[1]    ; inclk0     ; 5.787 ; 5.782 ; Rise       ; inclk0                                           ;
; PWM       ; inclk0     ; 1.055 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWM       ; inclk0     ;       ; 1.058 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; MD[*]     ; reset      ; 4.869 ; 4.762 ; Rise       ; reset                                            ;
;  MD[0]    ; reset      ; 4.869 ; 4.762 ; Rise       ; reset                                            ;
;  MD[1]    ; reset      ; 5.618 ; 5.507 ; Rise       ; reset                                            ;
; MI[*]     ; reset      ; 4.925 ; 4.817 ; Rise       ; reset                                            ;
;  MI[0]    ; reset      ; 4.925 ; 4.817 ; Rise       ; reset                                            ;
;  MI[1]    ; reset      ; 4.965 ; 4.828 ; Rise       ; reset                                            ;
; sens_Der  ; reset      ; 6.263 ; 6.098 ; Rise       ; reset                                            ;
; sens_Izq  ; reset      ; 5.179 ; 4.995 ; Rise       ; reset                                            ;
; MD[*]     ; reset      ; 4.869 ; 4.762 ; Fall       ; reset                                            ;
;  MD[0]    ; reset      ; 4.869 ; 4.762 ; Fall       ; reset                                            ;
;  MD[1]    ; reset      ; 5.618 ; 5.507 ; Fall       ; reset                                            ;
; MI[*]     ; reset      ; 4.925 ; 4.817 ; Fall       ; reset                                            ;
;  MI[0]    ; reset      ; 4.925 ; 4.817 ; Fall       ; reset                                            ;
;  MI[1]    ; reset      ; 4.965 ; 4.828 ; Fall       ; reset                                            ;
; sens_Der  ; reset      ; 6.263 ; 6.098 ; Fall       ; reset                                            ;
; sens_Izq  ; reset      ; 5.179 ; 4.995 ; Fall       ; reset                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; inclk0 ; -0.318 ; -0.555           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; inclk0 ; -0.046 ; -0.046          ;
+--------+--------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; reset  ; -3.000 ; -3.000                         ;
; inclk0 ; 9.435  ; 0.000                          ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inclk0'                                                                                                                               ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.318 ; Comparador:inst4|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.098     ; 1.187      ;
; -0.286 ; Comparador:inst4|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.015     ; 1.238      ;
; -0.284 ; Comparador:inst4|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.015     ; 1.236      ;
; -0.281 ; Comparador:inst4|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.078     ; 1.170      ;
; -0.237 ; Comparador:inst5|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.033     ; 1.171      ;
; -0.233 ; Comparador:inst5|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.033     ; 1.167      ;
; -0.225 ; Comparador:inst5|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.032     ; 1.160      ;
; -0.221 ; Comparador:inst5|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.032     ; 1.156      ;
; -0.220 ; Comparador:inst5|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.032     ; 1.155      ;
; -0.216 ; Comparador:inst5|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.032     ; 1.151      ;
; -0.211 ; Comparador:inst5|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.096     ; 1.082      ;
; -0.207 ; Comparador:inst5|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.096     ; 1.078      ;
; -0.206 ; Comparador:inst4|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.016     ; 1.157      ;
; -0.204 ; reset                                   ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.500        ; 1.133      ; 1.804      ;
; -0.191 ; Comparador:inst4|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.077     ; 1.081      ;
; -0.152 ; Comparador:inst4|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.100     ; 1.019      ;
; -0.144 ; Comparador:inst4|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.098     ; 1.013      ;
; -0.140 ; Comparador:inst5|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.034     ; 1.073      ;
; -0.136 ; Comparador:inst5|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.034     ; 1.069      ;
; -0.135 ; reset                                   ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.500        ; 1.133      ; 1.735      ;
; -0.134 ; Comparador:inst5|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.101     ; 1.000      ;
; -0.130 ; Comparador:inst5|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.101     ; 0.996      ;
; -0.112 ; Comparador:inst4|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.015     ; 1.064      ;
; -0.110 ; Comparador:inst4|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.015     ; 1.062      ;
; -0.107 ; Comparador:inst4|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.078     ; 0.996      ;
; -0.105 ; Comparador:inst4|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.096     ; 0.976      ;
; -0.085 ; Comparador:inst4|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.033     ; 1.019      ;
; -0.074 ; Comparador:inst5|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.035     ; 1.006      ;
; -0.070 ; Comparador:inst5|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.035     ; 1.002      ;
; -0.057 ; Comparador:inst5|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.096     ; 0.928      ;
; -0.055 ; Comparador:inst4|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.015     ; 1.007      ;
; -0.053 ; Comparador:inst5|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.096     ; 0.924      ;
; -0.032 ; Comparador:inst4|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.016     ; 0.983      ;
; -0.024 ; Comparador:inst4|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.078     ; 0.913      ;
; -0.024 ; Comparador:inst5|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.063     ; 0.928      ;
; -0.020 ; Comparador:inst5|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.063     ; 0.924      ;
; -0.017 ; Comparador:inst4|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.077     ; 0.907      ;
; 0.022  ; Comparador:inst4|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.100     ; 0.845      ;
; 0.042  ; Comparador:inst5|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.015     ; 0.910      ;
; 0.046  ; Comparador:inst5|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.015     ; 0.906      ;
; 0.050  ; Comparador:inst4|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.065     ; 0.852      ;
; 0.069  ; Comparador:inst4|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.096     ; 0.802      ;
; 0.089  ; Comparador:inst4|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.033     ; 0.845      ;
; 0.097  ; Comparador:inst5|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.101     ; 0.769      ;
; 0.101  ; Comparador:inst5|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.101     ; 0.765      ;
; 0.119  ; Comparador:inst4|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.015     ; 0.833      ;
; 0.139  ; Comparador:inst5|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.067     ; 0.761      ;
; 0.143  ; Comparador:inst5|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; -0.067     ; 0.757      ;
; 0.150  ; Comparador:inst4|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.078     ; 0.739      ;
; 0.224  ; Comparador:inst4|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; -0.065     ; 0.678      ;
; 0.540  ; reset                                   ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 1.000        ; 1.133      ; 1.560      ;
; 0.625  ; reset                                   ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 1.000        ; 1.133      ; 1.475      ;
; 19.427 ; Motor_c_ADCs:inst1|fstate.Derecha_cerca ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; inclk0       ; inclk0      ; 20.000       ; -0.036     ; 0.524      ;
; 19.601 ; Motor_c_ADCs:inst1|fstate.Derecha_cerca ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; inclk0       ; inclk0      ; 20.000       ; -0.036     ; 0.350      ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inclk0'                                                                                                                                ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.046 ; reset                                   ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 1.177      ; 1.255      ;
; 0.119  ; reset                                   ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 1.177      ; 1.420      ;
; 0.187  ; Motor_c_ADCs:inst1|fstate.Derecha_cerca ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; inclk0       ; inclk0      ; 0.000        ; 0.036      ; 0.307      ;
; 0.317  ; Motor_c_ADCs:inst1|fstate.Derecha_cerca ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; inclk0       ; inclk0      ; 0.000        ; 0.036      ; 0.437      ;
; 0.412  ; Comparador:inst4|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.014      ; 0.550      ;
; 0.507  ; Comparador:inst5|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.012      ; 0.643      ;
; 0.511  ; Comparador:inst4|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.014      ; 0.649      ;
; 0.514  ; Comparador:inst5|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.012      ; 0.650      ;
; 0.514  ; Comparador:inst5|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.021     ; 0.617      ;
; 0.521  ; Comparador:inst5|valor_entrada[11]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.021     ; 0.624      ;
; 0.525  ; Comparador:inst4|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.001      ; 0.650      ;
; 0.541  ; Comparador:inst4|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.061      ; 0.726      ;
; 0.575  ; Comparador:inst4|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.015     ; 0.684      ;
; 0.575  ; Comparador:inst4|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.044      ; 0.743      ;
; 0.606  ; Comparador:inst5|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.061      ; 0.791      ;
; 0.613  ; Comparador:inst5|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.061      ; 0.798      ;
; 0.624  ; Comparador:inst4|valor_entrada[9]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.001      ; 0.749      ;
; 0.637  ; Comparador:inst4|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.020     ; 0.741      ;
; 0.640  ; Comparador:inst4|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.061      ; 0.825      ;
; 0.665  ; Comparador:inst4|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.003      ; 0.792      ;
; 0.665  ; Comparador:inst5|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.016      ; 0.805      ;
; 0.669  ; Comparador:inst4|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.060      ; 0.853      ;
; 0.672  ; Comparador:inst5|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.016      ; 0.812      ;
; 0.674  ; Comparador:inst4|valor_entrada[0]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.015     ; 0.783      ;
; 0.674  ; Comparador:inst4|valor_entrada[10]      ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.044      ; 0.842      ;
; 0.691  ; Comparador:inst5|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.015     ; 0.800      ;
; 0.696  ; Comparador:inst5|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.042      ; 0.862      ;
; 0.698  ; Comparador:inst5|valor_entrada[3]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.015     ; 0.807      ;
; 0.703  ; Comparador:inst5|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.042      ; 0.869      ;
; 0.736  ; Comparador:inst4|valor_entrada[2]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.020     ; 0.840      ;
; 0.742  ; Comparador:inst4|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.061      ; 0.927      ;
; 0.745  ; Comparador:inst4|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.061      ; 0.930      ;
; 0.745  ; reset                                   ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; -0.500       ; 1.177      ; 1.546      ;
; 0.750  ; Comparador:inst5|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.043      ; 0.917      ;
; 0.752  ; Comparador:inst4|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.001      ; 0.877      ;
; 0.754  ; Comparador:inst5|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.021     ; 0.857      ;
; 0.757  ; Comparador:inst5|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.043      ; 0.924      ;
; 0.761  ; Comparador:inst5|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.021     ; 0.864      ;
; 0.764  ; Comparador:inst4|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.003      ; 0.891      ;
; 0.768  ; Comparador:inst4|valor_entrada[6]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.060      ; 0.952      ;
; 0.787  ; Comparador:inst4|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.018     ; 0.893      ;
; 0.826  ; Comparador:inst5|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.045      ; 0.995      ;
; 0.827  ; Comparador:inst5|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.045      ; 0.996      ;
; 0.828  ; Comparador:inst5|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; -0.015     ; 0.937      ;
; 0.833  ; Comparador:inst5|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.045      ; 1.002      ;
; 0.834  ; Comparador:inst5|valor_entrada[8]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.045      ; 1.003      ;
; 0.835  ; Comparador:inst5|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.015     ; 0.944      ;
; 0.841  ; Comparador:inst4|valor_entrada[5]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.061      ; 1.026      ;
; 0.844  ; Comparador:inst4|valor_entrada[7]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.061      ; 1.029      ;
; 0.846  ; Comparador:inst5|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca ; reset        ; inclk0      ; 0.000        ; 0.044      ; 1.014      ;
; 0.851  ; Comparador:inst4|valor_entrada[4]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.001      ; 0.976      ;
; 0.853  ; Comparador:inst5|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; 0.044      ; 1.021      ;
; 0.886  ; Comparador:inst4|valor_entrada[1]       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; 0.000        ; -0.018     ; 0.992      ;
; 0.895  ; reset                                   ; Motor_c_ADCs:inst1|fstate.Derecha_cerca   ; reset        ; inclk0      ; -0.500       ; 1.177      ; 1.696      ;
+--------+-----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                              ;
; 0.079  ; 0.079        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[1]|datac       ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[0]|datac       ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[2]|datac       ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[11]|datac      ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[3]|datac       ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[4]|datac       ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[7]|datac       ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[1]  ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[2]  ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[5]  ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[6]  ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[8]  ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[10] ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[1]  ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[0]  ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[2]  ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[3]  ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[5]  ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[6]  ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[7]  ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[11] ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[3]  ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[4]  ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[7]  ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[9]  ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[4]|datac       ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[8]|datac       ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[9]|datac       ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[11]|datac      ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[0]|datac       ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[10]|datac      ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[1]|datad       ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[2]|datad       ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[5]|datad       ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[6]|datad       ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[8]|datad       ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[4]  ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[8]  ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[9]  ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[10]|datad      ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[3]|datad       ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[5]|datad       ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[6]|datad       ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst4|valor_entrada[7]|datad       ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst5|valor_entrada[9]|datad       ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst4|valor_entrada[11] ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[0]  ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Comparador:inst5|valor_entrada[10] ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o                      ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|inclk[0]        ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|i                      ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~inputclkctrl|inclk[0]        ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~inputclkctrl|outclk          ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|o                      ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[11] ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[0]  ;
; 0.907  ; 0.907        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[10] ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[3]|datad       ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[5]|datad       ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[6]|datad       ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[7]|datad       ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[9]|datad       ;
; 0.909  ; 0.909        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[4]  ;
; 0.909  ; 0.909        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[8]  ;
; 0.909  ; 0.909        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[9]  ;
; 0.909  ; 0.909        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[10]|datad      ;
; 0.909  ; 0.909        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[2]|datad       ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[11]|datac      ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[0]|datac       ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[1]|datad       ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[5]|datad       ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[6]|datad       ;
; 0.910  ; 0.910        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[8]|datad       ;
; 0.911  ; 0.911        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[10]|datac      ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[2]  ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[3]  ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[5]  ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[6]  ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[7]  ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[11] ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[7]  ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[9]  ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[4]|datac       ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[8]|datac       ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[9]|datac       ;
; 0.914  ; 0.914        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[0]  ;
; 0.914  ; 0.914        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[10] ;
; 0.914  ; 0.914        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst4|valor_entrada[1]  ;
; 0.914  ; 0.914        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[2]  ;
; 0.914  ; 0.914        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[3]  ;
; 0.914  ; 0.914        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[4]  ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[1]  ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[5]  ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[6]  ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; reset ; Rise       ; Comparador:inst5|valor_entrada[8]  ;
; 0.917  ; 0.917        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst4|valor_entrada[2]|datac       ;
; 0.917  ; 0.917        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst5|valor_entrada[11]|datac      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inclk0'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------+
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca                    ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca                  ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst1|fstate.Derecha_cerca|clk                             ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst1|fstate.Izquierda_cerca|clk                           ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|o                                             ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~inputclkctrl|inclk[0]                               ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~inputclkctrl|outclk                                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|i                                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|i                                             ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca                    ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca                  ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~inputclkctrl|inclk[0]                               ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~inputclkctrl|outclk                                 ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|o                                             ;
; 10.384 ; 10.384       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst1|fstate.Derecha_cerca|clk                             ;
; 10.384 ; 10.384       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst1|fstate.Izquierda_cerca|clk                           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; inclk0 ; Rise       ; inclk0                                                     ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Derecha_cerca                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Motor_c_ADCs:inst1|fstate.Izquierda_cerca                  ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; reset           ; inclk0     ; 0.420 ; 0.664 ; Rise       ; inclk0          ;
; SENSOR_DER[*]   ; reset      ; 1.674 ; 2.312 ; Rise       ; reset           ;
;  SENSOR_DER[0]  ; reset      ; 1.674 ; 2.312 ; Rise       ; reset           ;
;  SENSOR_DER[1]  ; reset      ; 1.543 ; 2.168 ; Rise       ; reset           ;
;  SENSOR_DER[2]  ; reset      ; 1.528 ; 2.144 ; Rise       ; reset           ;
;  SENSOR_DER[3]  ; reset      ; 1.481 ; 2.099 ; Rise       ; reset           ;
;  SENSOR_DER[4]  ; reset      ; 1.616 ; 2.211 ; Rise       ; reset           ;
;  SENSOR_DER[5]  ; reset      ; 1.501 ; 2.138 ; Rise       ; reset           ;
;  SENSOR_DER[6]  ; reset      ; 1.579 ; 2.211 ; Rise       ; reset           ;
;  SENSOR_DER[7]  ; reset      ; 1.634 ; 2.255 ; Rise       ; reset           ;
;  SENSOR_DER[8]  ; reset      ; 1.588 ; 2.208 ; Rise       ; reset           ;
;  SENSOR_DER[9]  ; reset      ; 1.447 ; 2.089 ; Rise       ; reset           ;
;  SENSOR_DER[10] ; reset      ; 1.435 ; 2.026 ; Rise       ; reset           ;
;  SENSOR_DER[11] ; reset      ; 1.449 ; 2.066 ; Rise       ; reset           ;
; SENSOR_IZQ[*]   ; reset      ; 1.673 ; 2.297 ; Rise       ; reset           ;
;  SENSOR_IZQ[0]  ; reset      ; 1.508 ; 2.157 ; Rise       ; reset           ;
;  SENSOR_IZQ[1]  ; reset      ; 1.491 ; 2.114 ; Rise       ; reset           ;
;  SENSOR_IZQ[2]  ; reset      ; 1.436 ; 2.029 ; Rise       ; reset           ;
;  SENSOR_IZQ[3]  ; reset      ; 1.551 ; 2.170 ; Rise       ; reset           ;
;  SENSOR_IZQ[4]  ; reset      ; 1.543 ; 2.159 ; Rise       ; reset           ;
;  SENSOR_IZQ[5]  ; reset      ; 1.432 ; 2.031 ; Rise       ; reset           ;
;  SENSOR_IZQ[6]  ; reset      ; 1.598 ; 2.216 ; Rise       ; reset           ;
;  SENSOR_IZQ[7]  ; reset      ; 1.370 ; 1.965 ; Rise       ; reset           ;
;  SENSOR_IZQ[8]  ; reset      ; 1.673 ; 2.297 ; Rise       ; reset           ;
;  SENSOR_IZQ[9]  ; reset      ; 1.492 ; 2.116 ; Rise       ; reset           ;
;  SENSOR_IZQ[10] ; reset      ; 1.498 ; 2.127 ; Rise       ; reset           ;
;  SENSOR_IZQ[11] ; reset      ; 1.547 ; 2.167 ; Rise       ; reset           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; reset           ; inclk0     ; 0.006  ; -0.285 ; Rise       ; inclk0          ;
; SENSOR_DER[*]   ; reset      ; -0.923 ; -1.499 ; Rise       ; reset           ;
;  SENSOR_DER[0]  ; reset      ; -1.186 ; -1.808 ; Rise       ; reset           ;
;  SENSOR_DER[1]  ; reset      ; -1.062 ; -1.671 ; Rise       ; reset           ;
;  SENSOR_DER[2]  ; reset      ; -1.048 ; -1.644 ; Rise       ; reset           ;
;  SENSOR_DER[3]  ; reset      ; -1.032 ; -1.625 ; Rise       ; reset           ;
;  SENSOR_DER[4]  ; reset      ; -0.923 ; -1.499 ; Rise       ; reset           ;
;  SENSOR_DER[5]  ; reset      ; -1.050 ; -1.662 ; Rise       ; reset           ;
;  SENSOR_DER[6]  ; reset      ; -1.125 ; -1.731 ; Rise       ; reset           ;
;  SENSOR_DER[7]  ; reset      ; -1.176 ; -1.773 ; Rise       ; reset           ;
;  SENSOR_DER[8]  ; reset      ; -1.113 ; -1.717 ; Rise       ; reset           ;
;  SENSOR_DER[9]  ; reset      ; -0.980 ; -1.603 ; Rise       ; reset           ;
;  SENSOR_DER[10] ; reset      ; -0.980 ; -1.548 ; Rise       ; reset           ;
;  SENSOR_DER[11] ; reset      ; -0.976 ; -1.575 ; Rise       ; reset           ;
; SENSOR_IZQ[*]   ; reset      ; -0.903 ; -1.479 ; Rise       ; reset           ;
;  SENSOR_IZQ[0]  ; reset      ; -1.033 ; -1.659 ; Rise       ; reset           ;
;  SENSOR_IZQ[1]  ; reset      ; -1.033 ; -1.631 ; Rise       ; reset           ;
;  SENSOR_IZQ[2]  ; reset      ; -0.985 ; -1.555 ; Rise       ; reset           ;
;  SENSOR_IZQ[3]  ; reset      ; -1.074 ; -1.677 ; Rise       ; reset           ;
;  SENSOR_IZQ[4]  ; reset      ; -1.065 ; -1.666 ; Rise       ; reset           ;
;  SENSOR_IZQ[5]  ; reset      ; -0.982 ; -1.558 ; Rise       ; reset           ;
;  SENSOR_IZQ[6]  ; reset      ; -1.140 ; -1.734 ; Rise       ; reset           ;
;  SENSOR_IZQ[7]  ; reset      ; -0.903 ; -1.479 ; Rise       ; reset           ;
;  SENSOR_IZQ[8]  ; reset      ; -1.152 ; -1.757 ; Rise       ; reset           ;
;  SENSOR_IZQ[9]  ; reset      ; -1.037 ; -1.640 ; Rise       ; reset           ;
;  SENSOR_IZQ[10] ; reset      ; -1.022 ; -1.634 ; Rise       ; reset           ;
;  SENSOR_IZQ[11] ; reset      ; -1.066 ; -1.670 ; Rise       ; reset           ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; MD[*]     ; inclk0     ; 4.468 ; 4.627 ; Rise       ; inclk0                                           ;
;  MD[0]    ; inclk0     ; 3.933 ; 3.797 ; Rise       ; inclk0                                           ;
;  MD[1]    ; inclk0     ; 4.468 ; 4.627 ; Rise       ; inclk0                                           ;
; MI[*]     ; inclk0     ; 3.987 ; 4.018 ; Rise       ; inclk0                                           ;
;  MI[0]    ; inclk0     ; 3.987 ; 3.857 ; Rise       ; inclk0                                           ;
;  MI[1]    ; inclk0     ; 3.888 ; 4.018 ; Rise       ; inclk0                                           ;
; PWM       ; inclk0     ; 0.892 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWM       ; inclk0     ;       ; 0.897 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; MD[*]     ; reset      ; 4.203 ; 4.016 ; Rise       ; reset                                            ;
;  MD[0]    ; reset      ; 3.604 ; 3.272 ; Rise       ; reset                                            ;
;  MD[1]    ; reset      ; 4.203 ; 4.016 ; Rise       ; reset                                            ;
; MI[*]     ; reset      ; 3.641 ; 3.393 ; Rise       ; reset                                            ;
;  MI[0]    ; reset      ; 3.641 ; 3.312 ; Rise       ; reset                                            ;
;  MI[1]    ; reset      ; 3.606 ; 3.393 ; Rise       ; reset                                            ;
; sens_Der  ; reset      ; 5.119 ; 5.305 ; Rise       ; reset                                            ;
; sens_Izq  ; reset      ; 4.198 ; 4.352 ; Rise       ; reset                                            ;
; MD[*]     ; reset      ; 4.203 ; 4.016 ; Fall       ; reset                                            ;
;  MD[0]    ; reset      ; 3.604 ; 3.272 ; Fall       ; reset                                            ;
;  MD[1]    ; reset      ; 4.203 ; 4.016 ; Fall       ; reset                                            ;
; MI[*]     ; reset      ; 3.641 ; 3.393 ; Fall       ; reset                                            ;
;  MI[0]    ; reset      ; 3.641 ; 3.312 ; Fall       ; reset                                            ;
;  MI[1]    ; reset      ; 3.606 ; 3.393 ; Fall       ; reset                                            ;
; sens_Der  ; reset      ; 4.619 ; 4.447 ; Fall       ; reset                                            ;
; sens_Izq  ; reset      ; 3.707 ; 3.490 ; Fall       ; reset                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; MD[*]     ; inclk0     ; 3.804 ; 3.673 ; Rise       ; inclk0                                           ;
;  MD[0]    ; inclk0     ; 3.804 ; 3.673 ; Rise       ; inclk0                                           ;
;  MD[1]    ; inclk0     ; 4.354 ; 4.510 ; Rise       ; inclk0                                           ;
; MI[*]     ; inclk0     ; 3.759 ; 3.729 ; Rise       ; inclk0                                           ;
;  MI[0]    ; inclk0     ; 3.857 ; 3.729 ; Rise       ; inclk0                                           ;
;  MI[1]    ; inclk0     ; 3.759 ; 3.885 ; Rise       ; inclk0                                           ;
; PWM       ; inclk0     ; 0.686 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWM       ; inclk0     ;       ; 0.690 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; MD[*]     ; reset      ; 3.509 ; 3.175 ; Rise       ; reset                                            ;
;  MD[0]    ; reset      ; 3.509 ; 3.175 ; Rise       ; reset                                            ;
;  MD[1]    ; reset      ; 4.120 ; 3.929 ; Rise       ; reset                                            ;
; MI[*]     ; reset      ; 3.509 ; 3.212 ; Rise       ; reset                                            ;
;  MI[0]    ; reset      ; 3.545 ; 3.212 ; Rise       ; reset                                            ;
;  MI[1]    ; reset      ; 3.509 ; 3.290 ; Rise       ; reset                                            ;
; sens_Der  ; reset      ; 4.517 ; 4.340 ; Rise       ; reset                                            ;
; sens_Izq  ; reset      ; 3.605 ; 3.382 ; Rise       ; reset                                            ;
; MD[*]     ; reset      ; 3.509 ; 3.175 ; Fall       ; reset                                            ;
;  MD[0]    ; reset      ; 3.509 ; 3.175 ; Fall       ; reset                                            ;
;  MD[1]    ; reset      ; 4.120 ; 3.929 ; Fall       ; reset                                            ;
; MI[*]     ; reset      ; 3.509 ; 3.212 ; Fall       ; reset                                            ;
;  MI[0]    ; reset      ; 3.545 ; 3.212 ; Fall       ; reset                                            ;
;  MI[1]    ; reset      ; 3.509 ; 3.290 ; Fall       ; reset                                            ;
; sens_Der  ; reset      ; 4.517 ; 4.340 ; Fall       ; reset                                            ;
; sens_Izq  ; reset      ; 3.605 ; 3.382 ; Fall       ; reset                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+--------+--------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack ; -1.354 ; -0.056 ; N/A      ; N/A     ; -3.000              ;
;  inclk0          ; -1.354 ; -0.056 ; N/A      ; N/A     ; 9.435               ;
;  reset           ; N/A    ; N/A    ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -2.549 ; -0.056 ; 0.0      ; 0.0     ; -3.0                ;
;  inclk0          ; -2.549 ; -0.056 ; N/A      ; N/A     ; 0.000               ;
;  reset           ; N/A    ; N/A    ; N/A      ; N/A     ; -3.000              ;
+------------------+--------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; reset           ; inclk0     ; 0.731 ; 0.805 ; Rise       ; inclk0          ;
; SENSOR_DER[*]   ; reset      ; 2.957 ; 3.432 ; Rise       ; reset           ;
;  SENSOR_DER[0]  ; reset      ; 2.957 ; 3.432 ; Rise       ; reset           ;
;  SENSOR_DER[1]  ; reset      ; 2.716 ; 3.189 ; Rise       ; reset           ;
;  SENSOR_DER[2]  ; reset      ; 2.693 ; 3.119 ; Rise       ; reset           ;
;  SENSOR_DER[3]  ; reset      ; 2.603 ; 3.080 ; Rise       ; reset           ;
;  SENSOR_DER[4]  ; reset      ; 2.867 ; 3.290 ; Rise       ; reset           ;
;  SENSOR_DER[5]  ; reset      ; 2.656 ; 3.148 ; Rise       ; reset           ;
;  SENSOR_DER[6]  ; reset      ; 2.811 ; 3.297 ; Rise       ; reset           ;
;  SENSOR_DER[7]  ; reset      ; 2.887 ; 3.336 ; Rise       ; reset           ;
;  SENSOR_DER[8]  ; reset      ; 2.790 ; 3.262 ; Rise       ; reset           ;
;  SENSOR_DER[9]  ; reset      ; 2.537 ; 3.040 ; Rise       ; reset           ;
;  SENSOR_DER[10] ; reset      ; 2.527 ; 2.956 ; Rise       ; reset           ;
;  SENSOR_DER[11] ; reset      ; 2.525 ; 3.033 ; Rise       ; reset           ;
; SENSOR_IZQ[*]   ; reset      ; 2.944 ; 3.388 ; Rise       ; reset           ;
;  SENSOR_IZQ[0]  ; reset      ; 2.638 ; 3.140 ; Rise       ; reset           ;
;  SENSOR_IZQ[1]  ; reset      ; 2.617 ; 3.082 ; Rise       ; reset           ;
;  SENSOR_IZQ[2]  ; reset      ; 2.539 ; 2.963 ; Rise       ; reset           ;
;  SENSOR_IZQ[3]  ; reset      ; 2.739 ; 3.175 ; Rise       ; reset           ;
;  SENSOR_IZQ[4]  ; reset      ; 2.726 ; 3.161 ; Rise       ; reset           ;
;  SENSOR_IZQ[5]  ; reset      ; 2.534 ; 2.965 ; Rise       ; reset           ;
;  SENSOR_IZQ[6]  ; reset      ; 2.813 ; 3.282 ; Rise       ; reset           ;
;  SENSOR_IZQ[7]  ; reset      ; 2.422 ; 2.852 ; Rise       ; reset           ;
;  SENSOR_IZQ[8]  ; reset      ; 2.944 ; 3.388 ; Rise       ; reset           ;
;  SENSOR_IZQ[9]  ; reset      ; 2.647 ; 3.136 ; Rise       ; reset           ;
;  SENSOR_IZQ[10] ; reset      ; 2.615 ; 3.123 ; Rise       ; reset           ;
;  SENSOR_IZQ[11] ; reset      ; 2.732 ; 3.157 ; Rise       ; reset           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; reset           ; inclk0     ; 0.016  ; -0.105 ; Rise       ; inclk0          ;
; SENSOR_DER[*]   ; reset      ; -0.923 ; -1.499 ; Rise       ; reset           ;
;  SENSOR_DER[0]  ; reset      ; -1.186 ; -1.808 ; Rise       ; reset           ;
;  SENSOR_DER[1]  ; reset      ; -1.062 ; -1.671 ; Rise       ; reset           ;
;  SENSOR_DER[2]  ; reset      ; -1.048 ; -1.644 ; Rise       ; reset           ;
;  SENSOR_DER[3]  ; reset      ; -1.032 ; -1.625 ; Rise       ; reset           ;
;  SENSOR_DER[4]  ; reset      ; -0.923 ; -1.499 ; Rise       ; reset           ;
;  SENSOR_DER[5]  ; reset      ; -1.050 ; -1.662 ; Rise       ; reset           ;
;  SENSOR_DER[6]  ; reset      ; -1.125 ; -1.731 ; Rise       ; reset           ;
;  SENSOR_DER[7]  ; reset      ; -1.176 ; -1.773 ; Rise       ; reset           ;
;  SENSOR_DER[8]  ; reset      ; -1.113 ; -1.717 ; Rise       ; reset           ;
;  SENSOR_DER[9]  ; reset      ; -0.980 ; -1.603 ; Rise       ; reset           ;
;  SENSOR_DER[10] ; reset      ; -0.980 ; -1.548 ; Rise       ; reset           ;
;  SENSOR_DER[11] ; reset      ; -0.976 ; -1.575 ; Rise       ; reset           ;
; SENSOR_IZQ[*]   ; reset      ; -0.903 ; -1.479 ; Rise       ; reset           ;
;  SENSOR_IZQ[0]  ; reset      ; -1.033 ; -1.659 ; Rise       ; reset           ;
;  SENSOR_IZQ[1]  ; reset      ; -1.033 ; -1.631 ; Rise       ; reset           ;
;  SENSOR_IZQ[2]  ; reset      ; -0.985 ; -1.555 ; Rise       ; reset           ;
;  SENSOR_IZQ[3]  ; reset      ; -1.074 ; -1.677 ; Rise       ; reset           ;
;  SENSOR_IZQ[4]  ; reset      ; -1.065 ; -1.666 ; Rise       ; reset           ;
;  SENSOR_IZQ[5]  ; reset      ; -0.982 ; -1.558 ; Rise       ; reset           ;
;  SENSOR_IZQ[6]  ; reset      ; -1.140 ; -1.734 ; Rise       ; reset           ;
;  SENSOR_IZQ[7]  ; reset      ; -0.903 ; -1.479 ; Rise       ; reset           ;
;  SENSOR_IZQ[8]  ; reset      ; -1.152 ; -1.757 ; Rise       ; reset           ;
;  SENSOR_IZQ[9]  ; reset      ; -1.037 ; -1.640 ; Rise       ; reset           ;
;  SENSOR_IZQ[10] ; reset      ; -1.022 ; -1.634 ; Rise       ; reset           ;
;  SENSOR_IZQ[11] ; reset      ; -1.066 ; -1.670 ; Rise       ; reset           ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; MD[*]     ; inclk0     ; 7.361 ; 7.479 ; Rise       ; inclk0                                           ;
;  MD[0]    ; inclk0     ; 6.582 ; 6.530 ; Rise       ; inclk0                                           ;
;  MD[1]    ; inclk0     ; 7.361 ; 7.479 ; Rise       ; inclk0                                           ;
; MI[*]     ; inclk0     ; 6.663 ; 6.694 ; Rise       ; inclk0                                           ;
;  MI[0]    ; inclk0     ; 6.658 ; 6.617 ; Rise       ; inclk0                                           ;
;  MI[1]    ; inclk0     ; 6.663 ; 6.694 ; Rise       ; inclk0                                           ;
; PWM       ; inclk0     ; 1.459 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWM       ; inclk0     ;       ; 1.447 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; MD[*]     ; reset      ; 6.389 ; 6.371 ; Rise       ; reset                                            ;
;  MD[0]    ; reset      ; 5.584 ; 5.481 ; Rise       ; reset                                            ;
;  MD[1]    ; reset      ; 6.389 ; 6.371 ; Rise       ; reset                                            ;
; MI[*]     ; reset      ; 5.669 ; 5.564 ; Rise       ; reset                                            ;
;  MI[0]    ; reset      ; 5.639 ; 5.543 ; Rise       ; reset                                            ;
;  MI[1]    ; reset      ; 5.669 ; 5.564 ; Rise       ; reset                                            ;
; sens_Der  ; reset      ; 8.530 ; 8.640 ; Rise       ; reset                                            ;
; sens_Izq  ; reset      ; 7.294 ; 7.327 ; Rise       ; reset                                            ;
; MD[*]     ; reset      ; 6.389 ; 6.371 ; Fall       ; reset                                            ;
;  MD[0]    ; reset      ; 5.584 ; 5.481 ; Fall       ; reset                                            ;
;  MD[1]    ; reset      ; 6.389 ; 6.371 ; Fall       ; reset                                            ;
; MI[*]     ; reset      ; 5.669 ; 5.564 ; Fall       ; reset                                            ;
;  MI[0]    ; reset      ; 5.639 ; 5.543 ; Fall       ; reset                                            ;
;  MI[1]    ; reset      ; 5.669 ; 5.564 ; Fall       ; reset                                            ;
; sens_Der  ; reset      ; 7.126 ; 7.057 ; Fall       ; reset                                            ;
; sens_Izq  ; reset      ; 5.900 ; 5.752 ; Fall       ; reset                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; MD[*]     ; inclk0     ; 3.804 ; 3.673 ; Rise       ; inclk0                                           ;
;  MD[0]    ; inclk0     ; 3.804 ; 3.673 ; Rise       ; inclk0                                           ;
;  MD[1]    ; inclk0     ; 4.354 ; 4.510 ; Rise       ; inclk0                                           ;
; MI[*]     ; inclk0     ; 3.759 ; 3.729 ; Rise       ; inclk0                                           ;
;  MI[0]    ; inclk0     ; 3.857 ; 3.729 ; Rise       ; inclk0                                           ;
;  MI[1]    ; inclk0     ; 3.759 ; 3.885 ; Rise       ; inclk0                                           ;
; PWM       ; inclk0     ; 0.686 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; PWM       ; inclk0     ;       ; 0.690 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; MD[*]     ; reset      ; 3.509 ; 3.175 ; Rise       ; reset                                            ;
;  MD[0]    ; reset      ; 3.509 ; 3.175 ; Rise       ; reset                                            ;
;  MD[1]    ; reset      ; 4.120 ; 3.929 ; Rise       ; reset                                            ;
; MI[*]     ; reset      ; 3.509 ; 3.212 ; Rise       ; reset                                            ;
;  MI[0]    ; reset      ; 3.545 ; 3.212 ; Rise       ; reset                                            ;
;  MI[1]    ; reset      ; 3.509 ; 3.290 ; Rise       ; reset                                            ;
; sens_Der  ; reset      ; 4.517 ; 4.340 ; Rise       ; reset                                            ;
; sens_Izq  ; reset      ; 3.605 ; 3.382 ; Rise       ; reset                                            ;
; MD[*]     ; reset      ; 3.509 ; 3.175 ; Fall       ; reset                                            ;
;  MD[0]    ; reset      ; 3.509 ; 3.175 ; Fall       ; reset                                            ;
;  MD[1]    ; reset      ; 4.120 ; 3.929 ; Fall       ; reset                                            ;
; MI[*]     ; reset      ; 3.509 ; 3.212 ; Fall       ; reset                                            ;
;  MI[0]    ; reset      ; 3.545 ; 3.212 ; Fall       ; reset                                            ;
;  MI[1]    ; reset      ; 3.509 ; 3.290 ; Fall       ; reset                                            ;
; sens_Der  ; reset      ; 4.517 ; 4.340 ; Fall       ; reset                                            ;
; sens_Izq  ; reset      ; 3.605 ; 3.382 ; Fall       ; reset                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; locked        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sens_Der      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sens_Izq      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MD[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MD[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MI[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MI[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inclk0                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_DER[11]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_DER[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_DER[9]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_DER[10]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_DER[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_DER[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_DER[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_DER[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_DER[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_DER[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_DER[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_DER[8]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_IZQ[11]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_IZQ[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_IZQ[9]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_IZQ[10]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_IZQ[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_IZQ[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_IZQ[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_IZQ[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_IZQ[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_IZQ[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_IZQ[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SENSOR_IZQ[8]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; locked        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; PWM           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sens_Der      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; sens_Izq      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MD[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; MD[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; MI[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MI[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; locked        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; PWM           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sens_Der      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; sens_Izq      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MD[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; MD[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; MI[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MI[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; locked        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; PWM           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sens_Der      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sens_Izq      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MD[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; MD[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; MI[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MI[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; inclk0     ; inclk0   ; 2        ; 0        ; 0        ; 0        ;
; reset      ; inclk0   ; 53       ; 5        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; inclk0     ; inclk0   ; 2        ; 0        ; 0        ; 0        ;
; reset      ; inclk0   ; 53       ; 5        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 30    ; 30   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 36    ; 36   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Oct 20 18:00:07 2024
Info: Command: quartus_sta Motor_c_ADCs -c Motor_c_ADCs
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 24 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Motor_c_ADCs.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name inclk0 inclk0
    Info (332110): create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 20.00 -name {inst|altpll_component|auto_generated|pll1|clk[0]} {inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name reset reset
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.354
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.354        -2.549 inclk0 
Info (332146): Worst-case hold slack is -0.056
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.056        -0.056 inclk0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.000 reset 
    Info (332119):     9.666         0.000 inclk0 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.077
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.077        -2.028 inclk0 
Info (332146): Worst-case hold slack is -0.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.037        -0.037 inclk0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.000 reset 
    Info (332119):     9.694         0.000 inclk0 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.318
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.318        -0.555 inclk0 
Info (332146): Worst-case hold slack is -0.046
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.046        -0.046 inclk0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.000 reset 
    Info (332119):     9.435         0.000 inclk0 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4604 megabytes
    Info: Processing ended: Sun Oct 20 18:00:10 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


