主文
  1 原告の請求を棄却する。
  2 訴訟費用は原告の負担とする。
  3 この判決に対する上告及び上告受理申立てのための付加期間を30日と定める。

事実及び理由
第1 請求
  特許庁が不服2003−11922号事件について平成18年9月26日にした審決を取り消す。
第2 事案の概要
  本件は，原告が名称を「半導体デバイス分離構造」とする後記発明につき特許出願をしたところ，拒絶査定を受けたので，これを不服として審判請求をしたが，特許庁から請求不成立の審決を受けたので，その取消しを求めた事案である。
  争点は，特開平3−268445号公報(発明の名称「半導体集積回路用半導体基板の製法」，出願人 日本電信電話株式会社，公開日 平成3年11月29日)との関係における進歩性の有無である。
第3 当事者の主張
  1 請求の原因
    (1) 特許庁における手続の経緯
      原告は，平成5年9月22日(優先権主張 1992年〔平成4年〕9月23日，米国)，発明の名称を「半導体デバイス分離構造」とする発明について，特許出願(特願平5−236709号。請求項の数1。以下「本願」という。甲1)をしたが，平成15年3月24日に拒絶査定を受けたので，平成15年6月26日付けで不服の審判請求をした。
      特許庁は，同請求を不服2003−11922号事件として審理し，その中で原告は，特許請求の範囲の記載の変更を内容として，平成15年7月28日付け(第1次補正。請求項の数2。甲12)及び平成16年8月13日付け(第2次補正。請求項の数2。甲2。以下「本件補正」という。)をしたが，特許庁は，平成18年9月26日，「本件審判の請求は，成り立たない」との審決をし，その謄本は平成18年10月6日原告に送達された。
    (2) 発明の内容
      本件補正(第2次補正)後の特許請求の範囲は，前記のとおり請求項1及び2から成るが，そのうち請求項1に記載された発明(以下「本願発明1」という。)は，次のとおりである。
      「【請求項1】 第1と第2の能動領域を互いに電気的に分離する目的で，前記第1と第2の能動領域の間の半導体層中に形成される分離構造であって，前記半導体層が外側表面を有し，前記分離構造が：
      前記外側表面上に形成されたLOCOS構造であって，前記第1の能動領域に横方向に隣接して形成された第1のバーズビーク構造と，前記第2の能動領域に横方向に隣接して形成された第2のバーズビーク構造とを含むLOCOS構造，および
      第1トレンチに配置される第1トレンチプラグと第2トレンチに配置される第2トレンチプラグであって，前記第1トレンチと前記第2トレンチが前記第1と第2のバーズビーク構造間の前記LOCOS構造を貫通して前記半導体層中に形成され，前記第1トレンチと前記第2トレンチが前記第1と第2のトレンチプラグと前記半導体層との界面を定義する側壁をそれぞれ有している前記第1トレンチプラグと前記第2トレンチプラグ，を有する分離構造。」
(3) 審決の内容
  ア
    審決の詳細は，別添審決写しのとおりである。
    その要点は，本願発明1は，下記刊行物に記載された発明及び従来周知の技術に基づいて，当業者が容易に発明をすることができたから，特許法29条2項により特許を受けることができない，というものであった。
    記
    特開平3−268445号公報(発明の名称「半導体集積回路用半導体基板の製法」，出願人 日本電信電話株式会社，公開日 平成3年11月29日。以下「刊行物」といい，同記載の発明を「刊行物発明」という。甲5)イ なお，審決が認定した刊行物発明，本願発明1と対比した一致点と相違点は，次のとおりである。
    ＜刊行物発明＞
    「半導体基板1の主面1aの領域を覆い且つ両側部21a及び21bがバーズビーク状であって，熱酸化法によって局部的に形成されたSi酸化物でなる膜21と，
    前記Si酸化物でなる膜21に形成された窓26と，
    前記窓26をマスクとする反応性イオンエッチング処理によって前記半導体基板1中に形成され，互に分離している半導体素子形成領域8及び9を画成している溝10と，
    前記窓26及び前記溝10に埋め込まれている埋込材部12′及び膜13とを有する半導体基板。」
    ＜一致点＞
    「第1と第2の能動領域を互いに電気的に分離する目的で，前記第1と第2の能動領域の間の半導体層中に形成される分離構造であって，前記半導体層が外側表面を有し，前記分離構造が：
    前記外側表面上に形成されたLOCOS構造であって，前記第1の能動領域に横方向に隣接して形成された第1のバーズビーク構造と，前記第2の能動領域に横方向に隣接して形成された第2のバーズビーク構造とを含むLOCOS構造，および
    トレンチに配置されるトレンチプラグであって，前記トレンチが前記第1と第2のバーズビーク構造間の前記LOCOS構造を貫通して前記半導体層中に形成され，前記トレンチが前記トレンチプラグと前記半導体層との界面を定義する側壁を有している前記トレンチプラグ，を有する分離構造。」
    ＜相違点＞
    本願発明1は，「第1トレンチに配置される第1トレンチプラグと第2トレンチに配置される第2トレンチプラグであって，前記第1トレンチと前記第2トレンチが前記第1と第2のバーズビーク構造間の前記LOCOS構造を貫通して前記半導体層中に形成され，前記第1トレンチと前記第2トレンチが前記第1と第2のトレンチプラグと前記半導体層との界面を定義する側壁をそれぞれ有している前記第1トレンチプラグと前記第2トレンチプラグ，を有する」のに対し，刊行物発明は，「前記Si酸化物でなる膜21に形成された窓26と，前記窓26をマスクとする反応性イオンエッチング処理によって前記半導体基板1中に形成され，互に分離している半導体素子形成領域8及び9を画成している溝10と，前記窓26及び前記溝10を埋めている埋込材部12′とを有する」点。
(4) 審決の取消事由
  しかしながら，審決の認定判断には，以下に述べるとおり誤りがあるから，違法として取り消されるべきである。
  ア 取消事由1(一致点の認定の誤り)
    (ア)
      審決は，「…刊行物発明の『半導体素子形成領域8及び9』は，それぞれ，本願発明1の『第1と第2の能動領域』に相当する。」(4頁17行～19行)と認定するところ，本願発明1における「能動領域」とは，本願明細書(甲1)の図1中に記されているとおり，図番「24」として示されている領域である。
      そして，本願発明1における「…能動領域に横方向に隣接して形成された…バーズビーク構造」とは，本願明細書(甲1)に，「【0019】…バーズビーク領域26bとチャネルストップ打ち込み領域60は，n+領域52をトレンチ34の側壁から分離する。」(7頁11行～13行)と記載されているとおり，「n+領域52」と「トレンチ34の側壁」との間に存在することにより当該両部材を分離する構造の一部をなすバーズビーク構造のことを指し，バーズビーク構造が能動領域中に侵入することにより，そのバーズビーク領域が能動領域中にまで拡張し，この拡張したバーズビーク領域を基軸として，バーズビーク構造が能動領域の横方向に隣接して形成されていることを規定したものである。
    (イ)
      これに対し，刊行物発明における「半導体素子形成領域8及び9」とは，別紙参考図1(刊行物〔甲5〕の第1図Kとほぼ同じもの)の「半導体素子形成領域a」の部分である。すなわち，刊行物(甲5)には，「…溝10の相対向する内面に沿って下方にバーズレッグ状に延長している部13c及び13dが，溝10の相対向する内面から半導体素子形成領域8及び9側に応力を与えながら形成される。このため，半導体素子形成領域8及び9が，溝10の近傍において，応力を比較的大きな値で受けているものとして画成して得られ，従って，半導体素子形成領域8及び9が，溝10の近傍に欠陥を無視し得ない量有するものとして画成して得られる，という欠点を有していた。」(3頁左下欄4行～14行)と記載されており，第2図Jを参照すると，バーズレッグ状に延長している部13c及び13dは溝10の側壁に沿って形成されているから，これにより応力を受け欠陥を有することになる半導体素子形成領域8及び9は，溝10に接していることがわかる。また，刊行物(甲5)には，「このため，溝10によって画成されている半導体素子形成領域8及び9が，応力を，溝10の近傍においても，ほとんど受けていないか，受けているとしても第2図で上述した従来の半導体集積回路用半導体基板の製法の場合に比し格段的に小さな値でしか受けていないものとして画成して得られ，従って溝10によって画成されている半導体素子形成領域8及び9が，欠陥を，溝10の近傍においてもほとんど有していないか，有しているとしても第2図で上述した従来の半導体集積回路用半導体基板の製法の場合に比し格段的に無視し得る量しか有しないものとして画成して得られる。」(7頁左下欄下2行～右下欄11行)と記載されており，半導体素子形成領域8及び9が溝10の側壁に接していることを前提にして，刊行物発明の作用効果が説明されていることがわかる。
      ちなみに，刊行物には，半導体素子形成領域8及び9を溝10の側壁から分離するような他の実施例の記載やそれを示唆する記載は一切ない。
    (ウ)
      そうすると，刊行物発明においては，「…『Si酸化物でなる膜21』の『バーズビーク状』の『両側部21a及び21b』は，それぞれ『半導体基板1に形成され，互に分離している半導体素子形成領域8及び9』に隣接している…」(審決4頁12行～15行)とはいえないから，「刊行物発明の『Si酸化物でなる膜21』の『バーズビーク状』の『両端部21a及び21b』は，それぞれ，本願発明1の『第1のバーズビーク構造』及び『第2のバーズビーク構造』に相当」(4頁15行～17行)し，本願発明1と刊行物発明は，「前記第1の能動領域に横方向に隣接して形成された第1のバーズビーク構造と，前記第2の能動領域に横方向に隣接して形成された第2のバーズビーク構造」(5頁8行～10行)を有する点で一致する旨の審決の認定は誤りである。
    (エ)
      また，本願発明1においては，バーズビーク構造に隣接するドレイン領域52等が形成される能動領域24は，トレンチ側壁に接していないという特徴を有しているところ，審決の「刊行物発明の『半導体素子形成領域8及び9』は，それぞれ，本願発明1の『第1と第2の能動領域』に相当する。」(4頁17行～19行)との認定を前提にすれば，刊行物発明における半導体素子形成領域8及び9は，溝10に接していないことが必要となる。ところが，刊行物発明においては，上記のとおり半導体素子形成領域8及び9が溝10の側壁に接しているのであるから，「…刊行物発明において，『窓26』及び『溝10』の側壁が，『埋込部材12 ’』及び『膜13』と『半導体基板1』との界面になっていることは明らかであるから，刊行物発明は，本願発明1の『トレンチが』『トレンチプラグと前記半導体層との界面を定義する側壁を』『有している』ことに相当する構成を備えていることも明らかである。」(審決4頁27行～31行)ということはできず，本願発明1と刊行物発明は，「前記トレンチが前記トレンチプラグと前記半導体層との界面を定義する側壁を有している前記トレンチプラグ」(審決5頁14行～15行)を有する点で一致する旨の審決の認定は誤りである。
    (オ)
      ところで，本願発明1が属する技術分野における一般的な目的は，「【0002】…半導体デバイスを互いに接近して配置でき，しかも隣接する半導体デバイス間を電気的に分離するための構造と方法」(本願明細書〔甲1〕1頁下1行～2頁2行)を達成することにあり，過去においては，分離方法として，局部的シリコン酸化技術(LOCOS法)とトレンチ分離方法が採られていた。しかし，LOCOS法による分離方法では，デバイスがより接近してくるにつれて，LOCOS構造の下側の隣接デバイス間を流れる寄生電流(“パンチスルー”電流)の存在という問題点があり，また，トレンチ分離についても，隣接するデバイス間のパンチスルー電流を効果的に解消することはできるが，半導体デバイスに近接してトレンチを配置した場合に，トレンチの側壁の表面に沿った漏れ電流により，分離しようとしているデバイスの特性を劣化させる可能性があるという問題があった。以上の技術課題にかんがみ，本願発明1は，LOCOS構造の分離能力とトレンチ構造の分離能力とを組み合わせることによって，従来の分離方式に付随する問題を本質的に解消又は低減する分離構造を開示するものである。
      そして，従来，当業者においては，LOCOS構造を採用する場合，「バーズビーク」により素子形成領域が小さくなることや，酸化膜の薄膜化が問題点として認識されており，LOCOS法において形状を最適化するためには，バーズビークの発生を抑えなければならず，LOCOSの形成条件とバーズビークの関係の把握が必要であるとされていたのである。
      そうすると，当該「バーズビーク構造」及び「半導体層との界面を定義する側壁を有しているトレンチプラグ」の各構成に基づく当該効果は，単に同質的効果の量的増大に止まることなく，さらに異質的効果に転換させるほどに顕著な効果を奏し，したがって当該構成の採択には困難性が認められ，容易になし得る構成とはいえない。すなわち，本願発明1は，その「バーズビーク構造」を「分離構造」の一部を成す構成として積極的に採択し，もってLOCOS法における最大の問題点であった「バーズビーク」を積極的に利用することにより，従来の分離方式に付随する問題を本質的に解釈もしくは低減する分離構造を実現し得たからである。
      したがって，審決の上記一致点の認定の誤りは，審決の結論に影響を及ぼすべき事由になるというべきである。
    (カ)
      なお，審決は，本願発明1と刊行物発明は，「前記第1と第2の能動領域の間の半導体層中に形成される分離構造」である点で一致するとして，トレンチが半導体素子形成領域8及び9の間の半導体基板1(本願発明1の「半導体層」に相当)中に形成されている旨認定するが，同認定は争う。刊行物発明の分離構造は，半導体素子形成領域8及び9の中に形成されている。
    (キ)
      被告は，本願発明1の「能動領域」は，請求項1の記載自体からはその範囲は明確でないと主張するが，「能動領域」という用語はそれ自体明確である。一例を挙げれば，特許技術用語委員会編「特許技術用語集−第3版−」(日刊工業新聞社2006年8月31日第3版1刷発行〔甲13〕)には「能動」という用語の意味として「自ら活動すること」が記載され，さらに自ら活動する「能動素子」としてトランジスタが例示されている。したがって，「能動領域」が「能動素子であるトランジスタの領域」すなわち「能動素子であるトランジスタの構造であるソースやドレイン等が配置される領域」であることは文言上明確である。また，請求項 1 には「前記第 1 の能動領域に横方向に隣接して形成されたバーズビーク構造」と記載されており「能動領域」の位置も文言上明確である。また，被告は，本願発明1の「能動領域」の範囲について，三次元的な不明確性がある旨主張するが，本願明細書(甲1)の「【0019】…能動領域24中に，チャネル構造，図1gに示されるドレイン領域52のようなドレイン構造，およびソース構造等の能動デバイスが作製できる。」(6頁下1行～7頁2行)との記載は上記用語の意味に対応した記載になっており，発明の詳細な説明の記載を参酌しても，能動領域であるソースやドレイン等の基板表面からの深さについてトランジスタの設計事項として様々な深さを採用できることは別として，被告が主張するような三次元的な不明確性はない。さらに，バーズビーク構造を利用して能動領域をトレンチ側壁から分離することにより，トレンチ側壁に沿った漏れ電流を抑制してデバイスの特性劣化を防止するという本願発明1の技術思想からしても，能動領域は電流のオン・オフにより自ら作動する能動素子としてのソースやドレイン等が配置されるトランジスタの領域であることは明らかであり，本願発明1の能動領域は，請求項1の記載自体からはその範囲は明確でないとする被告の主張は，能動領域の技術的意義を看過するものであって，失当である。
    (ク)
      被告は，刊行物発明の「半導体素子形成領域」は，Si酸化物でなる膜23の側部21a又は21bから，溝10とは反対側にある半導体基板1の領域であって，Si酸化物21の側部21a又は21bからもう一方のSi酸化物21の側部21a又は21bまでの半導体基板の一領域であると主張するが，誤りである。刊行物(甲5)には，「半導体基板1を互に分離している半導体素子形成領域8及び9に画成させている後述する溝10」(5頁右上欄1行～3行)，「溝10によって互に分離画成されている半導体素子形成領域 8 及び 9」(6頁右下欄7行～9行)と記載されている。ここで，「画成」という用語は，特許技術用語委員会編「特許技術用語集−第3版−」(日刊工業新聞社平成18年〔2006年〕8月31日第3版1刷発行。甲13)に記載されているように「境界を定めて作ること」を意味する。そうすると，溝10が半導体素子形成領域8及び9の「境界を定めて」いること，すなわち，半導体素子形成領域8及び9が溝10に接しており，「半導体素子形成領域」が別紙参考図1の「a」であることは，刊行物の記載上明らかというべきである。
      また，被告は，刊行物(甲5)の「膜21及び13でなる膜23を，それ自身及び半導体基板1の主面1a上における半導体素子形成領域8及び9との間に急激な段差を生ぜしめることなしに形成することができる」(7頁右上欄8行～11行)等の記載を基に，「半導体素子形成領域」は，少なくとも膜21及び13でなる膜23が存在しない半導体基板1aを含むと主張する。しかし，かかる主張は，「半導体素子形成領域」はSi酸化物でなる膜23の側部21a又は21bから，溝10とは反対側にある半導体基板1の領域であるとの被告の主張の根拠にはならない。なぜならば，「半導体素子形成領域」は，少なくとも膜21及び13でなる膜23が存在しない半導体基板1aを含むものであっても，そのような「半導体素子形成領域」は，被告の主張する領域だけでなく，「膜23の側部21a又は21bから離れた，溝10とは反対側にある，半導体基板1の主面1aを含んだ半導体基板1の領域」であってもよいし，「溝10に接した領域から半導体基板1の主面1aまですべてを含む半導体基板1の領域」であってもよいからである。
      さらに，被告は，刊行物の第1図EないしHに記載された半導体素子形成領域8及び9の引き出された直線(引出線)の位置を指摘して，「半導体素子形成領域」はSi酸化物でなる膜23の側部21a又は21bから，溝10とは反対側にある半導体基板1の領域である」と主張する。
      しかし，かかる引出線の指し示す位置は膜23の側部21a又は21bの直下に到達していないのであるから，なぜ被告が主張するように「半導体素子形成領域」がSi酸化物でなる膜23の側部21a又は21bまで到達するのか，さらに，なぜ溝10までは到達しないのか，その主張とのつながりは不明確である。したがって，刊行物発明明細書の被告が引用する箇所に着目したとしても，「半導体素子形成領域 8，9」の配置に関して複数の見解が成り立ち得るのであり，刊行物の第1図EないしHも，半導体素子形成領域が被告の主張領域であることの根拠にはならない。
      以上のほか，被告は，特開平4−28246号公報(発明の名称「半導体装置およびその製造方法」，出願人 三菱電機株式会社，公開日 平成4年1月30日。乙1。以下「乙1公報」という。)を引用して，「素子形成領域」は，素子分離領域の端部から他の隣接する素子分離領域の端部までの半導体基板の一領を意味することは技術常識であると主張する。しかし，かかる主張も「半導体素子形成領域」に関する被告の主張の根拠にはならない。なぜならば，刊行物(甲5)の「【産業上の利用分野】本発明は，溝によって互に分離されている半導体素子形成領域を形成している半導体集積回路用半導体基板の製法に関する。」(1頁右欄11行～14行)及び「…溝10によって互に分離されている半導体素子形成領域8及び9を形成している構成」(6頁左下欄9行～10行)との記載から明らかなように，刊行物の技術はトレンチ分離の技術である。トレンチ分離の技術における素子分離領域とは溝のことであるから，乙1公報に関する被告の主張に従えば，トレンチ分離の技術において「半導体素子形成領域」は素子分離領域である溝の端部まで存在することになる。かかるトレンチ分離の技術における「半導体素子形成領域」の位置は従来技術にも示されている。すなわち，中山武雄・森田茂・各務正一「素子分離技術の現状と課題」(株式会社プレスジャーナル発行，月刊Semiconductor World1991年〔平成3年〕3月号116頁〔甲14〕。以下「甲14文献」という。)の図6のように，従来のトレンチ分離の技術において，別紙参考図3の「A」で示すトランジスタのソース又はドレインは，同「B」で示す素子分離用溝の側壁に接しているのである。以上のように，乙1公報に関する被告の主張および従来技術に従えば，トレンチ分離の技術である刊行物発明においても素子形成領域8及び9は溝10に接することになり，「半導体素子形成領域」は別紙参考図1の「a」となるはずである。なお，刊行物発明は素子分離用トレンチの上部にその両端がバーズビーク状である膜23を有するが，かかる膜23の目的は断線の防止である。したがって，刊行物発明における膜23の存在によっても，刊行物発明のトレンチ分離における「素子形成領域」が，被告主張のように「Si酸化物でなる膜23の側部21a又は21bから，溝10とは反対側にある半導体基板1の領域である」と認定する積極的理由はない。
      以上のように，刊行物の記載，乙1公報の記載及び従来技術から，刊行物発明の「半導体素子形成領域」が別紙参考図1の「a」であることは明らかであって，被告の主張は失当である。
    (ケ)
      被告は，原告の主張が刊行物の応力についての記載のみを根拠とするものであるとして非難するが，かかる被告の主張こそ失当である。
      「半導体素子形成領域8及び9」が別紙参考図1の「a」であるとの主張は，上述したとおり，刊行物で用いられている「画成」という文言の意味，刊行物発明の技術的課題及びその解決手段，さらにはトレンチ分離においてトランジスタの形成される領域はトレンチの側壁に接しているという従来技術(例えば上記甲14)に基づくものであり，刊行物の応力についての記載のみを根拠とするものではない。
      また，被告は特開昭61−139043号公報(発明の名称「半導体集積回路装置の製造方法」，出願人 株式会社日立製作所，公開日 昭和61年6月26日。乙2。以下「乙2公報」という)の記載を引用して，半導体基板において生じた半導体基板の酸化による体積膨張による，「応力」の影響は，酸化された領域の極近傍のみではなく，細溝の幅より，幅広の素子間分離用絶縁膜の端部に近接したMISFET(Qp，Qn)等の半導体素子のpn接合部に及ぶことは技術常識であると主張するが，失当である。乙2公報の「素子分離用絶縁膜を形成する熱酸化工程で，埋込部材の絶縁膜を通して半導体基板主面部及び多結晶シリコン膜に酸素が導入されるので，埋込部材及び細溝部の半導体基板主面部が酸化され体積膨張を生じる。このため，細溝近傍における半導体基板内部に応力を生じ，結晶欠陥を発生し，これによって，pn接合部が破壊されるからである。」(2頁右上欄8行～15行)との記載によれば，乙2公報に記載された発明は，細溝近傍における半導体基板内部の応力と，それによって生じる細溝近傍における結晶欠陥を問題視しているのである。したがって，被告の上記主張には，全く根拠がない。このことは乙2公報記載の発明の技術内容からも理解できる。すなわち，乙2公報の「細溝2上部の素子間分離用絶縁膜9は，埋込部材4，5で形成されるので，その形成工程中に熱酸化工程の酸素が埋込部材となる絶縁膜3に殆ど達しない又は前記結晶欠陥が生じない程度に達するようにすることができる。すなわち，素子間分離用絶縁膜9の熱酸化工程において，絶縁膜3を通して細溝2の内部の半導体基板1主面部，ウエル領域7主面部及び埋込部材4が殆ど酸化されることがないので，前記応力による結晶欠陥を生じることがなく，pn接合分の破壊を低減することができる。」(3頁右下欄16行～4頁左上欄6行)及び第8図によれば，上記記載の「細溝2の内部の半導体基板1主面部」とは別紙参考図2の「a」であり，「細溝2の内部のウエル領域7主面部」とは別紙参考図2の「b」であり，「細溝2の内部の埋込部材4」とは別紙参考図2の「c」であって，乙2公報記載の発明は，従来技術と異なりそれらの部分が殆ど酸化されることがないので，それらの部分に応力による結晶欠陥を生じることがなく，別紙参考図2の「d」のpn接合部の破壊を低減することができるのである。したがって，乙2公報において，結晶欠陥を介した応力の影響が及ぶpn接合部とは，結晶欠陥が存在する細溝近傍のpn接合部，すなわち別紙参考図2の「d」のpn接合部であることは明らかであって，細溝から遠く離れた別紙参考図2の「e」のpn接合部ではない。なお，従来の溝による分離技術において，応力により発生する結晶欠陥という問題は溝の側壁近傍に生じることが知られている。例えば，久礼得男・青木茂「半導体プロセス・デバイス計測技術 第5回TEM/SEMによる形状，欠陥観察」(株式会社プレスジャーナル発行，月刊Semiconductor World1988年10月号〔甲15〕)の「溝形状の表面に形成したSiO などの薄膜の局所的な膜厚変動も，立体デバイスでは注意すべき点である。…これは，酸化温度が低い時により大きな応力が発生し，SiO の成長を抑制するためと考えられる。角に応力が集中する様子はシミュレーションで，図7のように求められている。」(200頁)との記載及び図7「溝酸化時の応力シミュレーション」(201頁)から明らかなように，溝の内壁の酸化による応力は，別紙参考図4の「A」で示す溝の角近傍の側壁に集中することが知られている。
      また，前掲甲14文献の図6の⑧の「埋め込み材料のストレスから生じる結晶欠陥の制御」との記載から明らかなように，応力による結晶欠陥は，別紙参考図3の「C」で指し示すように溝の側壁近傍に生じることが知られているのである。このように，「応力」の影響は，幅広の素子間分離用絶縁膜の端部に近接したMISFET(Qp，Qn)等の半導体素子のpn接合部に及ぶとする被告の主張は，乙2公報の記載及びその発明の技術内容，さらには従来の溝による分離技術にも反しており，誤りである。むしろ，乙2公報の記載及び従来技術からすると，半導体基板において生じた，半導体基板の酸化による体積膨張による応力の影響は，応力により生成される溝の側壁近傍の結晶欠陥の存在を介して溝の側壁近傍のpn接合部に及ぶのである。
      したがって，刊行物発明(甲5)において「溝10によって画成されている半導体素子形成領域8及び9が，応力を，溝10の近傍においても，ほとんど受けていないか，受けているとしても第2図で上述した従来の半導体集積回路用半導体基板の製法の場合に比し格段的に小さな値でしか受けていないものとして画成して得られ，従って溝10によって画成されている半導体素子形成領域8及び9が，欠陥を，溝10の近傍においてもほとんど有していないか，有しているとしても第2図で上述した従来の半導体集積回路用半導体基板の製法の場合に比し格段的に無視し得る量しか有しないものとして画成して得られる。」(7頁左下欄19行～右下欄11行)と記載されている半導体素子形成領域8及び9は，溝10の側壁に隣接して存在しており，別紙参考図1の「a」であることは，乙2公報及び従来技術からも明らかである。
    (コ)
      なお，被告は「侵入」との用語は，請求項1には記載がされていないから，原告の主張は請求項の記載に基づくものではないと主張する。しかし，本願発明1の「横方向に隣接」について，被告自身，本願発明1の「能動領域」には，パターン加工された厚い酸化物層18と窒化物層16下には，侵入したバーズビーク構造の分だけ狭い幅を有する領域が包含されていることになるとして，当該バーズビーク構造ないし領域がその「能動領域」内に侵入した状態で存在していることを認めているのである。したがって，「侵入」に関する被告の上記主張は，「能動領域」に関する被告の主張と矛盾するものであり失当である。
      また，「侵入」という文言は，発明の詳細な説明【0014】においてもバーズビーク構造を説明するために用いているものであり，請求項1中の「バーズビーク構造」が「能動領域に横方向に隣接」との要件の技術的意義を明らかにするための説明である。したがって，「侵入」という発明の詳細な説明に記載された用語を用いて請求項1の要件の技術的意義を主張することを失当であるとする被告の上記主張は，「願書に添付した明細書の記載及び図面を考慮して，特許請求の範囲に記載された用語の意義を解釈するものとする。」と規定する特許法70条2項の趣旨に反するものである。
      同様に，被告は，「n+領域」なる用語も請求項1の記載に基づくものではないと主張するが，これも「能動領域」の技術的意義を明らかにするための説明であって，これを失当とする被告の主張もまた，特許法70条2項の趣旨に反するものである。
  イ 取消事由2(相違点についての判断の誤り)
    審決は，素子形成領域を電気的に分離する素子分離技術において，LOCOS酸化膜と複数の素子分離用溝とを併用する技術は，特開平3−234042号公報(発明の名称「半導体装置及びその製造方法」，出願人 株式会社東芝，公開日 平成3年10月18日。甲6。以下「周知技術例1」という。)，特開平3−101249号公報(発明の名称「半導体装置の製造方法」，出願人 松下電子工業株式会社，公開日 平成3年4月26日。
    甲7。以下「周知技術例2」という。)及び特開昭63−9948号公報(発明の名称「半導体装置」，出願人 日本電気株式会社，公開日 昭和63年1月16日。甲8。以下「周知技術例3」という。)に記載されているように，当業者に従来周知の技術にすぎないと判断するが，このような判断は，以下に述べるとおり，周知技術例1に記載された素子分離用溝と素子の能動領域との関係を看過し，また，主たる引用例である刊行物発明に対する相違点についての判断中で示された操作が周知技術例2及び周知技術例3の技術によりなんら示唆されていない点を看過して，本願発明1を「当業者が適宜なし得たことである」(審決6頁16行～17行)と判断したものであり，誤りである。
    (ア) 周知技術例1について
      a
        周知技術例1は，素子分離用溝の上部及び底部コーナーから生ずる転位欠陥の素子に対する影響を低減する技術であるから，「溝構造」を2つ形成する場合にも，素子の「能動領域」が素子分離用溝に接することを前提としている。
      b ところで，周知技術例1(甲6)では，当該技術の属する従来技術として，「…具体的には，第6図に示すように，酸化時の熱応力集中により，溝の上部コーナー7及び底部コーナー8から転位欠陥9が発生する。これらの転位欠陥9は，シリコン基板に形成されるトランジスタのコレクタ―コレクタ間のリーク電流を増加させ，又Ic(コレクタ電流)−h (エミッタ接地電流増幅率)特性等のトランジスタFE
        特性を劣化させる。即ち，転位欠陥9が，ある密度で存在すると，その欠陥を中心として再結合電流が増加し，素子特性や素子間分離特性を劣化させるので，半導体集積回路にとって致命的である。」(2頁右上欄13行～左下欄4行)と記載されているとおり，素子の能動領域が溝の上部コーナー及び底部コーナーの転位欠陥に影響を受ける位置，すなわち溝に接して配置されている。
        また，周知技術例1(甲6)では，「そこで，本発明は，素子分離溝の上部コーナー及び底部コーナーから発生する転位欠陥を抑制することにより，素子特性及び素子分離特性を実質的に劣化させることのない半導体装置及びその製造方法を提供することを目的とする。」(2頁左下欄12行～16行)と記載されているとおり，素子の能動領域に関して同様の配置をとる。
        このような技術では，周知技術例1(甲6)に記載されているとおり，「酸化時の熱応力集中により，溝の上部コーナー7及び底部コーナー8から転位欠陥9が発生」(2頁右上欄14行～15行)し，「トランジスタ特性を劣化させる」(2頁右上欄19行～20行)という問題が生じる。周知技術例1(甲6)は，このような問題を，素子の「能動領域」が素子分離用溝に接することを前提としながら「一の素子領域を取り囲む溝と他の素子領域を取り囲む溝との間隔を，少なくとも3μ m 設け」(2頁左下欄下1行～右下欄2行)，さらに「溝内には，厚さが9000Åを越えないような酸化膜が形成される」(2頁右下欄6行～7行)ことにより解決している。
      c
        一方，刊行物発明は，その明細書に開示されている第2図の従来技術における利点を維持しつつ，その従来技術における欠点の克服をその技術課題としている。
        すなわち，刊行物(甲5)には，従来技術の利点として，「…長さ方向と直交する断面でみた両側部13a及び13bがバーズビーク状であるように，容易に形成することができるので，膜13を，半導体基板1の主面1a上における半導体素子形成領域8及び9を形成している領域の上面と膜13との間に急激な段差を生ぜしめることなしに形成することができる。従って，第2図に示す従来の半導体集積回路用半導体基板の製法によれば，半導体集積回路用半導体基板を，その半導体素子形成領域8及び9にそれぞれ形成しているまたは形成する半導体素子を結線させるために膜13上に延長させる配線層に断線を生ぜしめるおそれのないものとして，容易に製造することができる。」(3頁右上欄2行～15行)と記載され，他方，従来技術の欠点として，「【発明が解決しようとする課題】しかしながら，第2図で上述した従来の半導体集積回路用半導体基板の製法の場合，半導体基板1の溝10によって画成されている半導体素子形成領域8及び9間に溝10を橋架して延長している膜13を，上述したように長さ方向と直交する断面でみた両側部をバーズビーク状に形成することができるが，その膜13の形成時，その膜13から，溝10の相対向する内面に沿って下方にバーズレッグ状に延長している部13c及び13dが，溝10の相対向する内面から半導体素子形成領域8及び9側に応力を与えながら形成される。このため，半導体素子形成領域8及び9が，溝10の近傍において，応力を比較的大きな値で受けているものとして画成して得られ，従って，半導体素子形成領域8及び9が，溝10の近傍に欠陥を無視し得ない量有するものとして画成して得られる，という欠点を有していた。」(3頁右上欄16行～左下欄14行)と記載されている。
      d
        以上のように，刊行物発明は，周知技術例1に記載された技術と同様の問題を有している。前記ア(イ)において述べたとおり，刊行物発明における「半導体素子形成領域8及び9」は別紙参考図1の「半導体素子形成領域a」の部分であるというべきであり，そうすると，刊行物発明は周知技術例1と同様，半導体素子形成領域が溝に接することを前提としながら，バーズレッグの発生を防止することにより，応力による欠陥の問題を解決するものである(本願発明1は，バーズビークを利用することにより能動領域をトレンチから分離するという構成をとるから，溝近傍の応力に伴う欠陥によるトランジスタ特性の劣化という問題は生じない。)。
        したがって，刊行物発明及び周知技術例1は，バーズビークを利用することにより能動領域をトレンチから分離するという本願発明1の課題解決手段を開示はおろか示唆すらしていないから，当業者が刊行物発明及び周知技術例1に基づいて本願発明1を容易に想到し得たとの判断は誤りである。
    (イ) 周知技術例2及び3について
      a
        審決は，主たる引用例である刊行物発明に対して，周知技術例2，3に記載された技術を周知技術として「刊行物発明において，…素子分離用の溝構造を『両側部21a及び21bがバーズビーク状であって，熱酸化法によって局部的に形成されたSi酸化物でなる膜21』に2つ形成すること」(6頁12行～16行)という操作を行い得るとして，本願発明1の容易想到性を肯定する。
      b
        しかし，周知技術例2に記載された技術は，周知技術例2(甲7)の第1図(f)及び「本発明の目的は，正確かつ確実に，分離用溝が厚い熱酸化膜の端に形成される…」(2頁左下欄12行～13行)との記載から明らかなように，バーズビークが残らないようにLOCOS酸化膜の両端にトレンチを形成することをその特徴とするものである。また，周知技術例2に記載された技術は，「…前記LOCOS法では，容易に大面積を平坦な構造で分離できるが，分離端に酸化領域の拡大，いわゆるバーズビークが発生するため分離寸法の正確な制御が困難である。」(1頁右欄11行～14行)という課題に対し，「…LOCOS部の厚い熱酸化膜5の端に溝分離構造が自己整合的に形成された素子分離構造が得られる。」(3頁右上欄9行～11行)という効果を得るものであり，バーズビークを残さないようにLOCOS酸化膜の両端にトレンチを形成することをその要旨とする。
        そうすると，審決の説示する上記操作はこれに反することになるのであって，むしろ，当業者であれば，周知技術例2に記載された技術に基づき，LOCOS酸化膜の両端のバーズビークによる分離寸法の正確な制御の困難性という不利益の発生を防止するために，上記操作とは異なる操作，すなわち，バーズビークを残さないよう，素子分離用の溝構造を，「熱酸化法によって局部的に形成されたSi酸化物でなる膜21の両側部21a及び21bに2 つ形成すること」を行うはずである。
        したがって，主たる引用例である刊行物発明に対する相違点についての判断中で示された操作を，周知技術例2に記載された技術は示唆しないものであり，これを当業者が適宜なし得たことであるとする審決の判断は失当である。
      c
        また，周知技術例3(甲8)に記載された技術は，周知技術例3の第2図及び「…本実施例の絶縁構造では，絶縁ゲート電界効果型トランジスタが，トレンチ構造1の内部のBPSG3に接する…」(2頁左下欄14行～16行)との記載から明らかなように，フィールド酸化膜の両端に，半導体デバイスに近接してBPSGを充填したトレンチを形成することをその特徴とする。また，周知技術例3に記載された技術は，「…絶縁ゲート電界効果型トランジスタが，トレンチ構造1の内部のBPSG3に接する…」(2頁左下欄15行～16行)という構成によって，「…ゲート酸化膜5に電離放射線が入射した際に生じる電荷が，BPSG3に捕獲される。そのため…絶縁ゲート電界効果型トランジスタの耐放射線性が向上する。」(2頁左下欄16行～右下欄1行)という効果を達成することをその要旨とするものである。そうすると，審決の説示した上記操作はこれにも反することになる。
        したがって，主たる引用例である刊行物発明に対する相違点についての判断中で示された操作を，周知技術例2に記載された技術は示唆しないものであり，これを当業者が適宜なし得たことであるとする審決の判断は失当である。
      d
        ちなみに，本願発明1は，前記ア(オ)に述べたとおり，半導体デバイスに近接してトレンチを配置することはデバイスそれ自体の内に漏れ電流を引き起こすという課題に対して，バーズビーク領域26bによりn+領域52をトレンチ34の側壁から分離することにより，トレンチ構造に近接して形成されたデバイスの劣化を回避するという効果を有する。
        ところが，周知技術例2に記載された技術は，前述のようにLOCOS酸化膜の端，すなわちバーズビークが生じる位置にトレンチを形成することをその要旨とし，また，周知技術例3に記載された技術は，前述のように半導体デバイスをトレンチに接するように形成することを特徴とする。
        そうすると，周知技術例2及び3に記載された技術は，バーズビークを残して利用することにより能動領域をトレンチから分離するという本願発明1の課題の解決手段に反するものであり，他の技術に適用することにより当業者が本願発明1を容易に想到できたと考えるのは困難である。
    (ウ)
      被告は，発明の目的である断線の防止を考慮するためにバーズビークの両端を残しつつ，必要とする素子分離性能に応じて，2つの素子分離用溝を形成することは当業者が適宜なし得たものであると主張するが，かかる主張はバーズビークを残すことに何の不利益も無い場合にのみ成り立つ論理である。従来周知の技術では，周知技術例2(甲7)に「バーズビークが発生するため分離寸法の正確な制御が困難である」(1頁右欄13行～14行)として，バーズビークが寸法制御の困難性を発生させる不利益を伴うことが知られている。また，乙 1 公報においても，「従来のLOCOS法により形成されるフィールド酸化膜7はその両端部にいわゆるバーズビークと呼ばれる領域が形成されることが問題となった。すなわち，第6図において，バーズビーク領域1が形成されると素子分離領域L の幅が大きくなり素子形成領域L の面積を縮小し，素子構造の微細化を阻害する。」(3頁右上欄14行～20行)と記載されているとおり，バーズビークが微細化を阻害する不利益が記載されている。したがって，かかるバーズビークの不利益を熟知した通常の当業者であれば，必要とする素子分離性能に応じて2つの素子分離用溝を形成する場合には，周知技術例2(甲7)及び周知技術例3(甲8)にあるように，バーズビークを残さぬようLOCOS酸化膜の両端に当たる位置に素子分離用溝を作成するのである。
      一方，刊行物発明は，確かに被告の主張するとおり，断線の防止を考慮するためにバーズビークの両端を残すことをその特徴とする。しかし，刊行物発明において上記のバーズビークを残すことによる不利益は何ら解消されていない。そうすると，刊行物発明において素子分離性能を向上したいと当業者が考えた場合，当業者はバーズビークを残すことによる断線の防止という利益と，バーズビークを残すことによる素子分離寸法の制御困難性及び微細化の阻害という不利益の対立に陥るのである。したがって，通常の当業者にとって，被告の主張するように，2つの素子分離用溝を形成する動機が存在したとしても，バーズビークの不利益を熟知した通常の当業者が，刊行物発明において当該発明の目的である断線の防止を考慮するためにバーズビークの両端を残しつつ，必要とする素子分離性能に応じて，2つの素子分離用溝を形成すると結論付けることはできないのである。
      このように，バーズビークはLOCOS法における最大の問題点であり，当業者がLOCOS酸化膜と複数の素子分離用溝を用いる場合には，バーズビークを除去するような構成とすることは，被告が引用した文献にも多く記載されている。一方，本願発明1は，複数の素子分離用溝を用いる場合に，そのバーズビーク構造を素子分離構造の一部として積極的に採択し，もってLOCOS法における最大の問題点であったバーズビークを積極的に利用することにより，従来の分離方式に付随する問題を本質的に解決もしくは低減する素子分離構造を実現したものである。したがって，当該構成の採択には困難性が認められ，当業者が到底容易になし得る構成とはいえない。
      以上のように，従来周知の技術におけるバーズビークの技術的意義，すなわちバーズビークの不利益をも考慮すれば，本願発明1の容易想到性に関する上記被告主張は失当である
        2 請求原因に対する認否
          請求原因(1)ないし(3)の各事実はいずれも認めるが，同(4)は争う。
        3 被告の反論
          審決の認定判断は正当であり，原告主張の取消事由はいずれも理由がない。
(1) 取消事由1に対し
  ア 刊行物発明の「半導体素子形成領域」につき
    (ア) 原告は，刊行物発明の「半導体素子形成領域」は，別紙参考図1の「半導体素子形成領域a」の部分であると主張するが，刊行物発明の「半導体素子形成領域」は，Si酸化物でなる膜23の側部21a又は21bから，溝10とは反対側にある半導体基板1の領域であって，Si酸化物21の側部21a又は21bからもう一方のSi酸化物21の側部2
      1a又は21bまでの半導体基板の一領域であると解すべきである。
      すなわち，刊行物(甲5)には，第1図AないしKとともに，以下の記載がある。
      「…その半導体基板1の主面1aに，半導体基板1を互に分離している半導体素子形成領域8及び9に画成させている後述する溝10が形成される領域において，その領域を覆い且つ長さ方向の直交する断面でみた両側部21a及び21bがバーズビーク状である比較的厚い厚さを有するSi酸化物でなる膜21を，それ自体は公知の熱酸化法によって，局部的に形成する(第1図B)。」(5頁右上欄1行～9行)
      「…本発明による半導体集積回路用半導体基板の製法によって製造される半導体集積回路用半導体基板は，第2図で上述した従来の半導体集積回路用半導体基板の製法によって製造される半導体集積回路用半導体基板の場合と同様に，溝10によって互に分離されている半導体素子形成領域8及び9を形成している構成を有し，…」(6頁左下欄4行～11行)
      「…この場合，膜21を形成する工程(第1図B)において，その膜21を，長さ方向と直交する断面でみた両側部がバーズビーク状であるように容易に形成することができ，また，膜13を形成する工程(第1図 J)において，その膜13を，上面が膜21の上面とほぼ同じ高さ位置になるように形成することができ，従って，膜21及び13でなる膜23を，それ自身及び半導体基板1の主面1a上における半導体素子形成領域8及び9との間に急激な段差を生ぜしめることなしに形成することができる。…半導体集積回路用半導体基板を，その半導体素子形成領域8及び9にそれぞれ形成しているまたは形成する半導体素子を結線させるために配線層に断線を生ぜしめるおそれのないものとして，容易に製造することができる。」(7頁右上欄1行～下1行)
      また，第1図EないしHには，半導体素子形成領域8及び9は，Si酸化物でなる膜21の両側部21a又は21bから，溝10の反対側であって，両側部21a又は21bから離れた部分の半導体基板1から引き出された直線(引出線)により示されている。
      さらに，刊行物の記載の上記摘示事項のうち，「膜21及び13でなる膜23を，それ自身及び半導体基板1の主面1a上における半導体素子形成領域8及び9との間に急激な段差を生ぜしめることなしに形成することができる。…半導体集積回路用半導体基板を，その半導体素子形成領域8及び9にそれぞれ形成しているまたは形成する半導体素子を結線させるために配線層に断線を生ぜしめるおそれのないものとして，容易に製造することができる。」(7頁右上欄8行～下1行)の記載から，「半導体素子形成領域」は，少なくとも膜21及び13でなる膜23が存在しない半導体基板1の主面1aを含むことは明らかである。また，刊行物には，「窓26」，「溝10」，「埋込部材12’」及び「膜13」からなる素子分離用の溝構造が形成されることは明らかである。
      そして，例えば，乙1公報に，第1，6図とともに，「…第6図を参照して，p型シリコン基板1表面にはMOSトランジスタ2が形成された素子形成領域L2と，フィールド酸化膜7が形成された素子分離領域L1とが形成されている。」(2頁左下欄4行～7行)，「素子分離領域には膜厚の大きいフィールド酸化膜7が形成されている。フィールド酸化膜7はいわゆるLOCOS(Local Oxidation of Silicon)法によって形成される。…」(2頁左下欄下3行～右下欄1行)，「…従来のLOCOS法により形成されるフィールド酸化膜7はその両端部にいわゆるバーズビークと呼ばれる領域が形成されることが問題となった。すなわち，第6図において，バーズビーク領域ℓが形成されると素子分離領域Lの幅が大きくなり素子形成領域L の面積を縮小し，素子構造の微細化を阻害する。」(3頁右上欄下7行～下1行)と記載されるように，「素子形成領域」は，素子分離領域の端部から他の隣接する素子分離領域の端部までの半導体基板の一領域を意味することは技術常識である。
      したがって，上述した刊行物の記載及び技術常識を考慮すると，刊行物発明の「半導体素子形成領域」は，Si酸化物でなる膜23の側部21a又は21bから，溝10とは反対側にある半導体基板1の領域であって，Si酸化物21の側部21a又は21bからもう一方のSi酸化物21の側部21a又は21bまでの半導体基板の一領域を意味するといえるのである。
    (イ) また原告の前記主張は，応力に関する刊行物の記載を根拠とするものである。しかし，乙2公報には，「ラッチアップを防止するためには，pチャネルMISFETとnチャネルMISFETとを隔離し，寄生バ
      イポーラトランジスタの電流増幅率を小さくする必要がある。しかしながら，素子分離領域の専有面積を増大し，半導体集積回路装置の集積度の妨げになる。そこで，ラッチアップの防止と集積度の向上を図ることのできる素子分離技術が提案されている…この素子分離技術は，絶縁膜と多結晶シリコン膜とからなる埋込部材が埋込まれた細溝(トレンチ)と，その上部に設けられた素子分離用絶縁膜とで素子分離構造を構成したものである。…」(2頁左上欄5行～右上欄1行)，「しかしながら，かかる技術における検討の結果，本発明者は，以下に述べる原因により，半導体集積回路装置の電気的信頼性を低下するという問題点を見出した。素子分離用絶縁膜を形成する熱酸化工程で，埋込部材の絶縁膜を通して半導体基板主面部及び多結晶シリコン膜に酸素が導入されるので，埋込部材及び細溝部の半導体基板主面部が酸化され体積膨張を生じる。
      このため，細溝近傍における半導体基板内部に応力を生じ，結晶欠陥を発生し，これによって，pn接合部が破壊されるからである。」(2頁右上欄5行～15行)との記載があり，また，第8図には，素子間分離用絶縁膜9より幅の狭い細溝2は，MISFET(Qp，Qn)から，細
      溝2の端から素子分離用絶縁膜9の端部までの距離だけ離れていることが記載されている。
      このように，半導体基板において生じた半導体基板の酸化による体積膨張による「応力」の影響は，酸化された領域のごく近傍のみではなく，細溝の幅より幅広の素子間分離用絶縁膜の端部に近接したMISFET(Qp，Qn)等の半導体素子のpn接合部にも及ぶことは技術常識である。
      したがって，刊行物の記載を根拠に，応力が発生した領域のごく近傍のみ応力が及ぶとする原告の主張は誤りである。
  イ 刊行物発明の「半導体素子形成領域」と本願発明1の「能動領域」の関係につき
    本願発明1の「能動領域」は，パターン加工された厚い酸化物層18と窒化物層16の開口で定義される領域20と22との間の領域であることは明らかである。
    そして，本願明細書(甲1)には，「【0014】図1cを参照すると，シリコンの局部的酸化プロセス(LOCOS)を用いてLOCOS構造26と28がそれぞれ図1cに示されるように領域20と22内に形成される。LOCOS構造26と28の形成によって，26a，26b，28a，
    および28bで示すようにバーズビーク構造が生じ，それらは領域20と22の外側エリア上の窒化物層16の下側へ侵入する。バーズビーク構造26a，26b，28a，および28bは図1cに示すように領域20と
    22の周囲を取り囲む窒化物層16と厚い酸化物層16の外向きの湾曲を引き起こす。」(4頁14行～21行)と記載されており，シリコンの局部的酸化プロセス(LOCOS)を用いてLOCOS構造を形成する際に，バーズビーク構造が窒化物層の下側に侵入することが示されている。そうすると，本願発明1の「能動領域」には，パターン加工された厚い酸化物層18と窒化物層16下には，侵入したバーズビーク構造の分だけ狭い幅を有する領域が包含されていることになる。
    一方，前記アで述べたとおり，刊行物発明の「半導体素子形成領域」は，Si酸化物でなる膜23の側部21a又は21bから，溝10とは反対側にある半導体基板1の領域であって，Si酸化物21の側部21a又は21bからもう一方のSi酸化物21の側部21a又は21bまでの半導体基板の一領域であり，側部(端部)はバーズビーク状のものであるから，バーズビーク状の側部(端部)間で定義される幅を有する領域となることは明らかである。
    そうすると，刊行物発明の「半導体素子形成領域」は，本願発明1の「能動領域」に相当する。
  ウ 「横方向に隣接」につき
    原告は，刊行物発明においては，「…『Si酸化物でなる膜21』の『バーズビーク状』の『両側部21a及び21b』は，それぞれ『半導体基板1に形成され，互に分離している半導体素子形成領域8及び9』に隣接している…」(審決4頁12行～15行)とはいえないと主張する。
    しかし，上述したとおり，刊行物発明の「半導体素子形成領域」は，Si酸化物でなる膜23の側部21a又は21bから，溝10とは反対側にある半導体基板1の領域であって，Si酸化物21の側部21a又は21bからもう一方のSi酸化物21の側部21a又は21bまでの半導体基板の一領域であり，本願発明1の「能動領域」に相当する。
    そして，Si酸化物21は，バーズビーク状である両端部21a，21bを有するから，当該一領域は，バーズビーク構造である両端部21a，21bに接しており，かつ，半導体基板の主表面方向に沿って第1図でいえば左右方向に両端部21a，21bと隣り合っていることは明らかであるから，バーズビーク構造である両端部21a及び21bは，半導体素子形成領域に横方向に隣接しているといえる。
    したがって，原告の上記主張は失当である。
    なお，原告は，本願発明1における「…能動領域に横方向に隣接して形成された…バーズビーク構造」とは，バーズビーク構造が能動領域中に侵入することにより，そのバーズビーク領域が能動領域中にまで拡張し，この拡張したバーズビーク領域を基軸として，バーズビーク構造が能動領域の横方向に隣接して形成されていることを規定したものであると主張するが，請求項1には，「バーズビーク構造」が「能動領域」中に「侵入」するとの記載はなく，換言すれば，「侵入」との用語は請求項1には記載されて居らず，単に，「バーズビーク構造」が「能動領域に横方向に隣接」することが記載されているのみであるから，原告の主張は請求項の記載に基づくものではなく，失当である。
  エ バーズビーク領域26bがn+領域52をトレンチ34の側壁から分離するとの主張につき
    原告は，請求項1には，バーズビーク領域26bがn+領域52をトレンチ34の側壁との間に存在することにより，両部材を分離できることが規定されている旨主張する。
    しかし，本願発明1の「能動領域」は，発明の詳細な説明を参酌すれば，パターン加工された厚い酸化物層18と窒化物層16の開口で定義される領域20と22との間の領域であるとはいえるものの，本願明細書(甲1)の記載自体からは「能動領域」の深さ方向の範囲は明らかでなく，また，「【0019】…能動領域24中に，チャネル構造，図1gに示されるドレイン領域52のようなドレイン構造，およびソース構造等の能動デバイスが作製できる。…」(6頁下2行～7頁2行)と記載されているように，「能動領域」とドレイン領域となる「n+領域」は同等のものを示すわけでもなく，しかも，「n+領域」なる用語は請求項1に記載されていないから，原告の主張は請求項に記載された構成に基づくものではなく，失当である。
    また，本願明細書(甲1)の【0019】段落には，「… バーズビーク領域26bとチャネルストップ打ち込み領域60は，n+ 領域52をトレンチ34の側壁から分離する。この分離によって，例えばドレイン領域52と関連するソース領域との間に発生する，トレンチ34の側壁からの漏れ電流が抑制される。…」(7頁11行～15行)との記載があり，図1gを参照しても，「n+ 領域52をトレンチ34の側壁から分離」しているのは，「バーズビーク領域26b」及び「チャネルストップ打ち込み領域60」であって，「バーズビーク領域26b」のみではなく，しかも，請求項1には，「チャネルストップ打ち込み領域60」は構成として記載されていないから，原告の上記主張は失当である。
  オ
    「半導体層との界面を定義する側壁を有している」との認定につき原告は，審決の「…刊行物発明において，『窓26』及び『溝10』の側壁が，『埋込部材12 ’』及び『膜13』と『半導体基板1』との界面になっていることは明らかであるから，刊行物発明は，本願発明1の『トレンチが』『トレンチプラグと前記半導体層との界面を定義する側壁を』『有している』ことに相当する構成を備えていることも明らかである。」(4頁27行～31行)との認定が誤りである旨主張する。
    しかし，上述したとおり，刊行物発明の「半導体素子形成領域」は，Si酸化物でなる膜23の側部21a又は21bから，溝10とは反対側にある半導体基板1の領域であって，Si酸化物21の側部21a又は21bからもう一方のSi酸化物21の側部21a又は21bまでの半導体基板の一領域であり，また，「溝10」は，Si酸化物でなる膜21が形成されている領域であって，側部21aと側部21bとの間及び半導体基板1に形成されるから，「溝10」と「半導体素子形成領域」の間にはSi酸化物21の側部21a又は21bが存在することになり，「溝10」の側壁には「半導体素子形成領域」は接しておらず，「溝10」の側壁に接しているのは，「半導体素子形成領域」ではなく，「半導体素子形成領域」の間にある半導体基板であることは明らかである。したがって，原告の主張は失当である。
  カ 本願発明1の構成に基づく効果につき
    原告は，「バーズビーク構造」及び「半導体層との界面を定義する側壁を有しているトレンチプラグ」の各構成に基づく効果は，単に同質的効果の量的増大に止まることなく，さらに異質的効果に転換させるほどに顕著な効果を奏すると主張する。
    しかし，上述のとおり，刊行物発明においても「溝10」に接しているのは「半導体素子形成領域」の間にある「半導体基板」であって，「半導体素子形成領域」と「溝10」との間にはバーズビーク状の側部21a又は21bが存在していることも明らかであるから，刊行物発明が原告の主張する上記構成に相当する構成を有していることは明らかである。
    そうすると，当該構成自体が刊行物には開示されているから，原告の主張する効果は刊行物発明においても当然に奏される効果にすぎないものであって，顕著な効果ということはできない。
  キ
    能動領域の間の半導体層中に形成される分離構造であるとの認定につき原告は，審決が，本願発明1と刊行物発明は，「前記第1と第2の能動領域の間の半導体層中に形成される分離構造」である点で一致するとした認定につき争うが，上述のとおり，刊行物発明の「半導体素子形成領域」は，Si酸化物でなる膜23の側部21a又は21bから，溝10とは反対側にある半導体基板1の領域であって，Si酸化物21の側部21a又は21bからもう一方のSi酸化物21の側部21a又は21bまでの半導体基板の一領域であり，「半導体素子形成領域8」と「半導体素子形成領域9」の間にはSi酸化物でなる膜21が存在し，しかも，当該Si酸化物でなる膜21が形成されている領域であって，側部21aと側部21bとの間及び半導体基板1には「溝10」が形成されるから，刊行物発明の「溝10」及び「Si酸化物でなる膜21」，「窓26」，「溝10」，「埋込部材12’」及び「膜13」からなる「分離構造」は，「半導体素子形成領域」に形成されているのではなく，「半導体素子形成領域」と「半導体素子形成領域」の間の「半導体基板」中に形成されていることは明らかである。したがって，原告の主張は失当である。
(2) 取消事由2に対し
  刊行物(甲5)には，「…この場合，膜21を形成する工程(第1図B)において，その膜21を，長さ方向と直交する断面でみた両側部がバーズビーク状であるように容易に形成することができ，また，膜13を形成する工程(第1図 J)において，その膜13を，上面が膜21の上面とほぼ同じ高さ位置になるように形成することができ，従って，膜21及び13でなる膜23を，それ自身及び半導体基板1の主面1a上における半導体素子形成領域8及び9との間に急激な段差を生ぜしめることなしに形成することができる。…半導体集積回路用半導体基板を，その半導体素子形成領域8及び9にそれぞれ形成しているまたは形成する半導体素子を結線させるために配線層に断線を生ぜしめるおそれのないものとして，容易に製造することができる。」(7頁右上欄1行～下1行)と記載されており，刊行物発明においては，配線層に断線が生じないように，バーズビーク状の両側部21a，21bを利用することを前提としていることは明らかであり，刊行物発明に対して従来周知の技術を適用するに当たり，バーズビーク構造を利用することはごく自然である。
  また，審決は，周知技術例1ないし3を例示して，素子形成領域を電気的に分離する素子分離技術において，LOCOS酸化膜と複数の素子分離用溝とを併用する技術が従来周知の技術にすぎないことを説示しているのであって，個々の特許出願である公開公報に記載された当該特許出願の出願人が発明と主張する内容そのものを従来周知の技術としているわけではない。確かに，個々の特許出願としてみれば，原告の主張のとおりの記載もされている。
  しかし，当業者がこのような特許出願の公開公報に接した場合には，必ずしも当該特許出願の出願人が発明と主張する内容そのものだけが記載されていると理解するのではなく，当業者が当該技術分野における通常有する知識を背景に，開示される個々の構成に関する様々な技術的意義をも含めて理解することは当然のことである。そして，例えば，乙2公報に「細溝2を用いて素子間分離構造を構成することにより，平面において必要とする離隔する距離を半導体基板 1 の深さ方向で形成することができる」(4頁左下欄12行～15行)と記載されているように，素子分離技術において，素子分離用溝を採用する理由として，素子間の離間距離を半導体基板主表面に平行な方向の距離に求めるのではなく，半導体基板の深さ方向の距離をも利用することを目的とすることは当業者にとって明らかであり，素子分離用溝を複数設けることで，素子間の実質的な距離を素子分離用溝が単独である場合に比較してより長くできることも当業者にとって明らかである。
  そして，審決において例示した周知技術例1ないし3には，素子形成領域を電気的に分離する素子分離技術において，LOCOS酸化膜と複数の素子分離用溝とを併用する技術が開示されていることは明らかであり，そのような技術が従来周知の技術であったといえることに誤りはなく，また，その技術上の意義についても当業者には明らかであるから，必要とする素子分離性能に応じて，2つの溝を設けることは当業者が適宜なし得るものである。
  したがって，審決の判断に誤りはなく，原告の主張は失当である。
第4 当裁判所の判断
  1
    請求原因(1)(特許庁における手続の経緯)，(2)(発明の内容)，(3)(審決の内容)の各事実は，いずれも当事者間に争いがない。
  2 取消事由1(一致点の認定の誤り)について
    (1)
      審決は，刊行物発明の「半導体素子形成領域8及び9」は，それぞれ，本願発明1の「第1と第2の能動領域」に相当すると認定したものであるが(4頁17行～19行)，原告は，このような認定を前提にすると，本願発明1と刊行物発明が，「前記第1の能動領域に横方向に隣接して形成された第1のバーズビーク構造と，前記第2の能動領域に横方向に隣接して形成された第2のバーズビーク構造とを含むLOCOS構造」(5頁8行～11行)を有する点及び「前記トレンチが前記トレンチプラグと前記半導体層との界面を定義する側壁を有している前記トレンチプラグ」(5頁14行～15行)を有する点で一致するとはいえないと主張するので，この点について検討する。
      なお，本願発明1の「能動領域」については，その深さ方向の範囲については争いがあるものの，パターン加工された厚い酸化物層18と窒化物層16の開口で定義される領域20と22との間の領域(本願明細書〔甲1〕の図1の24の領域)であることは争いがない。
    (2)
      ア
        刊行物(甲5)には，「半導体素子形成領域」に形成される内容に関し，次の記載がある。
        「また，この場合，膜21を形成する工程(第1図B)において，その膜21を，長さ方向と直交する断面でみた両側部がバーズビーク状であるように容易に形成することができ，また，膜13を形成する工程(第1図J)において，その膜13を，上面が膜21の上面とほぼ同じ高さ位置になるように形成することができ，従って，膜21及び13でなる膜23を，それ自身及び半導体基板1の主面1a上における半導体素子形成領域8及び9との間に急峻な段差を生じせしめることなしに形成することができる。
        このため，第1図に示す本発明による半導体集積回路半導体基板の製法の場合も，第2図で上述した従来の半導体集積回路用半導体基板の製法の場合に準じて，半導体集積回路用半導体基板を，その半導体素子形成領域8及び9にそれぞれ形成しているまたは形成する半導体素子を結線させるために配線層に断線を生ぜしめるおそれのないものとして，容易に製造することができる。」(7頁右上欄1行～20行)
      イ
        また，本願明細書(甲1)には，半導体デバイスの位置関係に関して，次の記載がある。
        (ア) 「…半導体デバイスが半導体基板上で互いにあまり接近し過ぎると…」(1頁下3行～下2行)
        (イ) 「例えば，電界効果トランジスタを分離するために用いられるトレンチは，トレンチの側壁に沿ってトランジスタのチャネルを横切る導通経路を生成し，それによってトランジスタ特性を劣化させる。」(2頁16行～18行)
      ウ
        さらに，乙1公報には，次の記載がある。
        「さらに，第5D図を参照して，側壁酸化膜17が形成されたゲート電極3およびフィールド酸化膜7をマスクとしてシリコン基板1表面に砒素イオン19を基板表面に対してほぼ垂直方向にイオン注入し，その後活性化処理を行なう。これによって高濃度のn＋不純物領域5aが形成され，ソース・ドレイン領域のLDD構造が完成する。」(6頁右上欄下5行～左下欄2行)
    (3)
      以上の記載によれば，刊行物発明1の「半導体素子形成領域」には「半導体素子」が形成されるものであること(上記ア)，トランジスタ等の半導体素子は半導体基板上に設置され，導通経路が生成され得るような位置関係に置かれることが予定されていること(上記イ)，トランジスタ等の半導体素子を構成する領域(ソース領域やドレイン領域)は，半導体基板に設けられた絶縁膜をマスクとして，半導体基板表面からn型不純物やp型不純物を導入して形成されること(上記ウ)が認められる。
      そうすると，両側部21a及び21bがバーズビーク状となっている比較的厚いSi酸化物膜21を有する刊行物発明の半導体集積回路用半導体基板にトランジスタを形成する場合，能動素子のトランジスタを構成する領域(ソース領域やドレイン領域)は，半導体基板上に形成されることになり，必然的にバーズビーク(21a，21b)に横方向に隣接して形成されることになる。
      したがって，本願発明1と刊行物発明は，「前記第1の能動領域に横方向に隣接して形成された第1のバーズビーク構造と，前記第2の能動領域に横方向に隣接して形成された第2のバーズビーク構造とを含むLOCOS構造」を有する点で一致すると認められる。
    (4)
      ア
        以上に対し，原告は，刊行物発明の「半導体素子形成領域」の範囲を問題とし，「半導体素子形成領域」は別紙参考図1の「a」の位置に当たるとの理解を前提として，本願発明1と刊行物発明は，「前記第1の能動領域に横方向に隣接して形成された第1のバーズビーク構造と，前記第2の能動領域に横方向に隣接して形成された第2のバーズビーク構造とを含むLOCOS構造」及び「前記トレンチが前記トレンチプラグと前記半導体層との界面を定義する側壁を有している前記トレンチプラグ」を有する点で一致するとの審決の認定が誤りであると主張する。
      イ
        この点，本願発明1の内容が前記第3の1(2)のとおりであることは当事者間に争いがないところ，本願明細書(甲1)には，次の記載がある。
        (ア) 「【0002】【従来の技術】…もし半導体デバイスが半導体基板上で互いにあまりに接近し過ぎると寄生容量や電流が発生し，そのために回路全体としての動作性能が低下することになる。そうであるから，半導体デバイスを互いに接近して配置でき，しかも隣接する半導体デバイス間を電気的に分離するための構造と方法とに関して多大な努力が払われてきた。」(1頁下9行～2頁2行)
        (イ) 「【0003】過去において広く用いられてきた分離方法の1つは局部的シリコン酸化技術(LOCOS)である。…」(2頁3行～5行)(ウ) 「【0004】過去に用いられてきた分離の別の方法はトレンチ分離である。」(2頁11行～12行)
        (エ) 「【0005】従って，隣接する能動半導体デバイスの電子的な相互作用を阻止でき，しかもデバイスそれ自体の特性を劣化させることのない分離の構造と方法とに対する需要が存在する。」(2頁下8行～下5行)(オ) 「【0006】【発明の概要】本発明の教えるところに従えば，従来の分離方式に付随する問題を本質的に解消もしくは低減する分離構造が開示される。」(2頁下4行～下1行)
      ウ
        以上の記載に加え，本願発明1の請求項1に「第1と第2の能動領域を互いに電気的に分離する目的で，前記第1と第2の能動領域の間の半導体層中に形成される分離構造」と規定されていることからすれば，本願発明1の技術的意義は，能動領域相互間に発生する漏れ電流のような電気的な障害を，LOCOS構造とトレンチプラグを同一箇所に併用することにより解消又は低減するところにあると認められる。
        他方，刊行物(甲5)には，「【産業上の利用分野】本発明は，溝によって互に分離されている半導体素子形成領域を形成している半導体集積回路用半導体基板の製法に関する。」(1頁右欄11行～14行)との記載があり，またその第1図Kから明らかなとおり，刊行物発明においても，LOCOS構造とトレンチプラグを同一箇所に併用する方法が採用されていることからすれば，刊行物発明において半導体素子形成領域を分離することの技術的意義もまた，半導体基板上に形成される半導体素子相互間の電気的な障害の解消又は低減にあることは明らかであり，本願発明1と刊行物発明の技術的意義は上記の意味において共通すると認められる。
        そうすると，刊行物発明において「半導体素子形成領域」として分離する意義を有するのは，漏れ電流等の電気的な障害を解消又は低減すべき領域，すなわち，半導体基板に形成される能動素子を構成する領域(ソース領域やドレイン領域)であって，抽象的に半導体素子形成領域となり得るか否かにつき格別の意義を見出すことは困難である。
        そして，このような観点からみると，上記(3)で述べたとおり，本願発明1と刊行物発明とでは，能動領域ないし半導体素子形成領域とバーズビーク構造とがその位置関係において共通しているとみることができ，このことは，能動領域の深さ方向の範囲についての解釈により左右されるものではない。これに反する原告の主張は，その前提において採用することができない。
    (5)
      したがって，その余について検討するまでもなく，取消事由1に関する原告の主張は理由がない。
  3 取消事由2(相違点についての判断の誤り)について
    (1)
      審決は，素子形成領域を電気的に分離する素子分離技術において，LOCOS酸化膜と複数の素子分離用溝とを併用する技術は，周知技術例1ないし3に記載されているように当業者に従来周知の技術にすぎないと判断したのに対し，原告は当該判断は誤りであると主張するので，この点について検討する。
    (2)
      まず，周知技術例1ないし3の記載内容を検討する。
      ア 周知技術例1(甲6)
        (ア)
          「第5図は，従来の溝による素子分離に係わる半導体集積回路の一例を示すものである。
          シリコン基板1には，素子領域2a，2b，…を取り囲む溝3a，3b，…が形成されている。フィールド領域及び溝3a，3b，…内面には，酸化膜4が形成されている。酸化膜4が形成された溝3a，3b，…内には，多結晶シリコン5が埋め込まれている。多結晶シリコン5が埋め込まれた溝3a，3b，…上には，薄いキャップ酸化膜6が形成されている。」(2頁左上欄3行～12行)
        (イ) 「このような半導体集積回路では，素子の集積密度を高めるために，溝3aの側壁と溝3bの側壁との間隔W は，できる限り短くなるようTT
          にして設計されている。」(2頁右上欄5行～8行)
        (ウ) 「(発明が解決しようとする課題)
          このように，従来の半導体集積回路では，溝間の間隔が短くなると，酸化時の熱応力集中によって溝内のコーナーから転位欠陥が発生していた。このため，素子特性や素子間分離特性が劣化し，半導体集積回路にとって致命的となる欠陥があった。
          そこで，本発明は，素子分離溝の上部コーナー及び底部コーナーから発生する転位欠陥を抑制することにより，素子特性及び素子分離特性を実質的に劣化されることのない半導体装置及びその製造方法を提供することを目的とする。
          〔発明の構成〕
          (課題を解決するための手段)
          上記目的を達成するために，本発明の半導体装置は，一の素子領域を取り囲む溝と他の素子領域を取り囲む溝との間隔を，少なくとも3μm設けることにより，前記一の素子領域と，これに隣接する他の素子領域との電気的な分離を行うものである。」(2頁左下欄5行～2頁右下欄4行)
        (エ)
          周知技術例1の第5図には，半導体基板1上のフィールド酸化膜に複数の素子分離用溝3a，3bが隣接して設けられた図が示されている。
        (オ)
          以上の(ア)ないし(エ)の記載によれば，周知技術例1は，素子分離のための溝が近接した場合に生じる転位欠陥の影響を抑えるために溝間の間隔を3μm以上としたものであり，甲6の第5図のとおり，半導体基板1上のフィールド酸化膜に複数の素子分離用溝3a，3bが隣接して設けられた分離構造を前提とするものであると認められる。
      イ 周知技術例2(甲7)
        (ア)
          「素子分離構造の形成方法としては，素子分離領域を選択的に厚く酸化する酸化膜分離法(LOCOS法)，あるいは素子分離領域となる半導体基板領域にドライエッチングにより溝を形成した後，酸化膜を埋め込む溝分離法がある。
          しかし，前記LOCOS法では，容易に大面積を平坦な構造で分離できるが，分離端に酸化領域の拡大，いわゆるバーズビークが発生するため分離寸法の正確な制御が困難である。また，前記溝分離法は分離寸法の正確な制御が可能であるが，大面積の溝を平坦に埋め込むことが困難である。
          そこでLOCOS法と溝分離法の両者の利点を取り入れ，微細な素子分離は溝分離法でのみ行い，また大面積のものはLOCOS部の端に溝分離構造を形成する分離構造形成法によって行う併用型の素子分離構造形成方法がある。」(1頁右下欄6行～2頁左上欄1行)
        (イ) 「(実施例)
          以下，本発明の実施例の図面に基づいて説明する。
          第1図(a)～(f)は本発明の半導体装置の製造方法の一実施例の工程を示す断面図であって，1は半導体(シリコン)基板，2は第1熱酸化膜，3は窒化シリコン膜，4は第1レジスト膜，5はLOCOS部の熱酸化膜，6は第1堆積酸化膜，7は第2レジスト膜，8は第2熱酸化膜，9は第2堆積酸化膜，Aは分離用溝である。」(2頁右下欄7行～16行)(ウ) 周知技術例2の第1図(f)には，LOCOS酸化膜5の両端に分離用溝Aが形成された構造が示されている。
(エ) 
  以上の(ア)ないし(ウ)の記載によれば，周知技術例2には，大面積の素子分離構造として，LOCOS法と溝分離法の両者の利点を取り入れ，LOCOS酸化膜の両端に素子分離用溝を形成したものが開示されていることが認められる。
  ウ 周知技術例3(甲8)
(ア) 「絶縁ゲート電界効果トランジスタを搭載してなる半導体デバイスに於いては，素子分離領域の形成が必要である。この素子分離領域形成法として，選択酸化によるフィールド酸化膜に代わって，バーズビークが少なく微細化に適した，溝状構造でCVDSiO ，BPSG等の絶縁物質，又は絶縁物質と導電性物質とを埋め込んで形成する方法などが提案されている。」(1頁右欄1行～8行)
(イ) 「〔発明が解決しようとする問題点〕
  上述した従来の埋め込みによる半導体デバイスの素子分離構造は，分離溝の狭い領域と広い領域とが同時に存在する場合，絶縁物質又は絶縁物質と導電性物質とを埋め込むと，分離幅の広い領域で埋め込み物質が薄くなるので，分離幅の狭い領域と広い領域とを一括して埋め込み，半導体デバイスの良好な素子分離領域を再現性良く形成する事が非常に困難であるという欠点がある。
  〔問題点を解決するための手段〕
  本発明の素子分離構造は，一定の幅を有する溝状構造と選択的に形成したフィールド酸化膜とを複合化した姿態を有している。その為，絶縁物質，又は絶縁物質と導電性物質とを，全ての溝状構造へ同時に埋め込む事ができる。
  本発明の半導体装置は，平坦な半導体表面に接して形成されたフィールド絶縁膜からなる第1の素子分離領域と，フィールド絶縁膜の一部領域に半導体表面側より基板側に溝形の凹部が形成され該溝形凹部内面に接して絶縁物質が形成された構造を有する第2の素子分離領域との2つの素子分離領域が同一半導体基板上に形成されていることを特徴とする。」(1頁右欄9行～2頁左上欄11行)
(ウ) 
  周知技術例3の第3図には，一定の幅を有する複数の溝状構造1が，フィールド酸化膜3を貫通して設けられた構造が示されている。
(エ) 
  以上の(ア)ないし(ウ)の記載によれば，周知技術例3には，フィールド酸化膜酸化膜を貫通して一定の幅を有する複数の素子分離用溝を形成した分離構造が記載されていると認められる。
    (3)
      周知技術例1ないし3に係る上記記載によれば，フィールド酸化膜(LOCOS酸化膜)と複数の素子分離用溝を併用した素子分離構造は，本願の優先権主張日(1992年〔平成4年〕9月23日)前に周知であったものと認められるから，上記周知技術を刊行物発明に適用して複数の素子分離用溝を併用することは，当業者(その発明の属する技術の分野における通常の知識を有する者)が容易に想到できたものといわざるを得ない。
    (4)
      以上に対し，原告は，刊行物発明及び周知技術例1は，バーズビークを利用することにより能動領域をトレンチから分離するという本願発明1の課題解決手段を開示も示唆もしていないから，当業者が刊行物発明及び周知技術例1に基づいて本願発明1を容易に想到し得たとの判断は誤りであると主張する。
      しかし，刊行物(甲5)には，「…この場合，膜21を形成する工程(第1図B)において，その膜21を，長さ方向と直交する断面でみた両側部がバーズビーク状であるように容易に形成することができ，また，膜13を形成する工程(第1図 J)において，その膜13を，上面が膜21の上面とほぼ同じ高さ位置になるように形成することができ，従って，膜21及び13でなる膜23を，それ自身及び半導体基板1の主面1a上における半導体素子形成領域8及び9との間に急激な段差を生ぜしめることなしに形成することができる。…半導体集積回路用半導体基板を，その半導体素子形成領域8及び9にそれぞれ形成しているまたは形成する半導体素子を結線させるために配線層に断線を生ぜしめるおそれのないものとして，容易に製造することができる。」(7頁右上欄1行～下1行)との記載があり，これによれば，刊行物発明において，配線層に断線が生じないよう，バーズビーク状の両側部21a，21bを利用することを前提としていることは明らかである。そうすると，刊行物発明に，バーズビークを利用することにより能動領域をトレンチから分離するという本願発明1の課題解決手段が開示されているというべきであるから，原告の主張は採用することができない。
      また原告は，バーズビークはLOCOS法における最大の問題点であり，当業者がLOCOS酸化膜と複数の素子分離用溝を用いる場合に，バーズビークを除去するような構成とすることは，周知技術例2及び3や，被告が引用した文献にも多く記載されており，当該構成の採択には困難性が認められるから，当業者が想到容易になし得る構成とはいえないと主張するが，上記のとおり，刊行物発明は，酸化物膜21の両側部のバーズビーク(21a，21b)を，両側の素子形成領域に形成された半導体素子間を接続する配線の断線を防止する目的で，積極的に利用しているのであるから，上記の周知技術を適用する際にバーズビークを残すことは，むしろ自然なことである。
      したがって，この点に関する原告の主張も採用することができない。
      4 結論
        以上によれば，原告主張の取消事由はすべて理由がない。
        よって，原告の請求を棄却することとして，主文のとおり判決する。


事件番号: 平成19年(行ケ)10041
裁判所: 知的財産高等裁判所
裁判所部名: 知的財産高等裁判所第2部
裁判年月日: 2007-10-11
権利種別: 特許権
事件種別: 審決取消訴訟
判例ID: 035223
知財高裁判例ID: 1189
