使用Verilog HDL與Modelsim模擬器，以ALU Design為基礎，
設計一個Pipelined MIPS-Lite CPU，
內涵16道指令(add, sub, and, or, slt, srl, lw, sw, beq, j, multu, mfhi, mflo, nop)。
