Timing Analyzer report for weather_sensor
Wed Jan 31 05:35:37 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; weather_sensor                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 135.43 MHz ; 135.43 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -6.384 ; -677.029           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.434 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -237.946                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                          ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.384 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.077     ; 7.308      ;
; -6.384 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.076     ; 7.309      ;
; -6.355 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.077     ; 7.279      ;
; -6.350 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.076     ; 7.275      ;
; -6.341 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.733      ;
; -6.341 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.734      ;
; -6.331 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.077     ; 7.255      ;
; -6.312 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.704      ;
; -6.307 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.700      ;
; -6.293 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.077     ; 7.217      ;
; -6.288 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.680      ;
; -6.283 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.675      ;
; -6.283 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.676      ;
; -6.282 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.674      ;
; -6.282 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.674      ;
; -6.282 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.675      ;
; -6.282 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.675      ;
; -6.280 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.672      ;
; -6.280 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.673      ;
; -6.279 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.391      ; 7.671      ;
; -6.279 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.392      ; 7.672      ;
; -6.260 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.652      ;
; -6.260 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.653      ;
; -6.259 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.651      ;
; -6.259 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.652      ;
; -6.254 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.646      ;
; -6.253 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.645      ;
; -6.253 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.645      ;
; -6.251 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.643      ;
; -6.250 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.642      ;
; -6.250 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.391      ; 7.642      ;
; -6.249 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.642      ;
; -6.248 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.641      ;
; -6.248 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.641      ;
; -6.246 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.639      ;
; -6.245 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.392      ; 7.638      ;
; -6.231 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.623      ;
; -6.230 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.622      ;
; -6.230 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.622      ;
; -6.229 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.621      ;
; -6.229 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.621      ;
; -6.227 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.619      ;
; -6.226 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.391      ; 7.618      ;
; -6.226 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.619      ;
; -6.225 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.618      ;
; -6.207 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.076     ; 7.132      ;
; -6.207 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.599      ;
; -6.206 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.598      ;
; -6.192 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.584      ;
; -6.191 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.583      ;
; -6.191 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.583      ;
; -6.189 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.581      ;
; -6.188 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.391      ; 7.580      ;
; -6.180 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.077     ; 7.104      ;
; -6.169 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.561      ;
; -6.168 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.560      ;
; -6.164 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.557      ;
; -6.162 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.077     ; 7.086      ;
; -6.137 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.529      ;
; -6.130 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.522      ;
; -6.106 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.499      ;
; -6.105 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.498      ;
; -6.105 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.498      ;
; -6.103 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.496      ;
; -6.102 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.392      ; 7.495      ;
; -6.091 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.076     ; 7.016      ;
; -6.083 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.476      ;
; -6.082 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.475      ;
; -6.079 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.471      ;
; -6.078 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.470      ;
; -6.078 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.470      ;
; -6.077 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.469      ;
; -6.077 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.469      ;
; -6.076 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.468      ;
; -6.076 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.468      ;
; -6.075 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.391      ; 7.467      ;
; -6.074 ; one_wire:dht22_one_wire|clk_stamp[5] ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.076     ; 6.999      ;
; -6.074 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.466      ;
; -6.072 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.391      ; 7.464      ;
; -6.056 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.448      ;
; -6.055 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.447      ;
; -6.051 ; one_wire:dht22_one_wire|clk_stamp[8] ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.076     ; 6.976      ;
; -6.048 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.441      ;
; -6.033 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.425      ;
; -6.031 ; one_wire:dht22_one_wire|clk_stamp[5] ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.424      ;
; -6.031 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.391      ; 7.423      ;
; -6.019 ; one_wire:dht22_one_wire|clk_stamp[8] ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.412      ;
; -5.990 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.383      ;
; -5.989 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.382      ;
; -5.989 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.382      ;
; -5.987 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.380      ;
; -5.986 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.392      ; 7.379      ;
; -5.973 ; one_wire:dht22_one_wire|clk_stamp[5] ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.366      ;
; -5.972 ; one_wire:dht22_one_wire|clk_stamp[5] ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.365      ;
; -5.972 ; one_wire:dht22_one_wire|clk_stamp[5] ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.365      ;
; -5.970 ; one_wire:dht22_one_wire|clk_stamp[5] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.363      ;
; -5.969 ; one_wire:dht22_one_wire|clk_stamp[5] ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.392      ; 7.362      ;
; -5.967 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.360      ;
; -5.966 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.359      ;
; -5.966 ; one_wire:dht22_one_wire|clk_stamp[8] ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.392      ; 7.359      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                           ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; one_wire:dht22_one_wire|data_buff[33]         ; one_wire:dht22_one_wire|data_buff[33]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[32]         ; one_wire:dht22_one_wire|data_buff[32]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[34]         ; one_wire:dht22_one_wire|data_buff[34]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[35]         ; one_wire:dht22_one_wire|data_buff[35]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[36]         ; one_wire:dht22_one_wire|data_buff[36]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[37]         ; one_wire:dht22_one_wire|data_buff[37]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[38]         ; one_wire:dht22_one_wire|data_buff[38]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[39]         ; one_wire:dht22_one_wire|data_buff[39]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[8]          ; one_wire:dht22_one_wire|data_buff[8]          ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[0]          ; one_wire:dht22_one_wire|data_buff[0]          ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[24]         ; one_wire:dht22_one_wire|data_buff[24]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[16]         ; one_wire:dht22_one_wire|data_buff[16]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[17]         ; one_wire:dht22_one_wire|data_buff[17]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[10]         ; one_wire:dht22_one_wire|data_buff[10]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[2]          ; one_wire:dht22_one_wire|data_buff[2]          ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[11]         ; one_wire:dht22_one_wire|data_buff[11]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[3]          ; one_wire:dht22_one_wire|data_buff[3]          ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[26]         ; one_wire:dht22_one_wire|data_buff[26]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[18]         ; one_wire:dht22_one_wire|data_buff[18]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[4]          ; one_wire:dht22_one_wire|data_buff[4]          ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[12]         ; one_wire:dht22_one_wire|data_buff[12]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[13]         ; one_wire:dht22_one_wire|data_buff[13]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[28]         ; one_wire:dht22_one_wire|data_buff[28]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[20]         ; one_wire:dht22_one_wire|data_buff[20]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[29]         ; one_wire:dht22_one_wire|data_buff[29]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[21]         ; one_wire:dht22_one_wire|data_buff[21]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[14]         ; one_wire:dht22_one_wire|data_buff[14]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[6]          ; one_wire:dht22_one_wire|data_buff[6]          ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[30]         ; one_wire:dht22_one_wire|data_buff[30]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[22]         ; one_wire:dht22_one_wire|data_buff[22]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[31]         ; one_wire:dht22_one_wire|data_buff[31]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|data_buff[23]         ; one_wire:dht22_one_wire|data_buff[23]         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|state.ST_DONE         ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; one_wire:dht22_one_wire|new_io                ; one_wire:dht22_one_wire|new_io                ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; one_wire:dht22_one_wire|data_buff[1]          ; one_wire:dht22_one_wire|data_buff[1]          ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; one_wire:dht22_one_wire|data_buff[9]          ; one_wire:dht22_one_wire|data_buff[9]          ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; one_wire:dht22_one_wire|data_buff[25]         ; one_wire:dht22_one_wire|data_buff[25]         ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; one_wire:dht22_one_wire|data_buff[27]         ; one_wire:dht22_one_wire|data_buff[27]         ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; one_wire:dht22_one_wire|data_buff[5]          ; one_wire:dht22_one_wire|data_buff[5]          ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; one_wire:dht22_one_wire|data_buff[7]          ; one_wire:dht22_one_wire|data_buff[7]          ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; one_wire:dht22_one_wire|data_buff[15]         ; one_wire:dht22_one_wire|data_buff[15]         ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.447 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[0]            ; clk          ; clk         ; 0.000        ; 0.099      ; 0.758      ;
; 0.453 ; seg_display:display|digit_index[1]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|data_buff[19]         ; one_wire:dht22_one_wire|data_buff[19]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|old_io                ; one_wire:dht22_one_wire|old_io                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|io~en                 ; one_wire:dht22_one_wire|io~en                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|bit_count[3]          ; one_wire:dht22_one_wire|bit_count[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|state.ST_START        ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|state.ST_ACK          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|bit_count[5]          ; one_wire:dht22_one_wire|bit_count[5]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|bit_count[4]          ; one_wire:dht22_one_wire|bit_count[4]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|bit_count[0]          ; one_wire:dht22_one_wire|bit_count[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|bit_count[2]          ; one_wire:dht22_one_wire|bit_count[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|bit_count[1]          ; one_wire:dht22_one_wire|bit_count[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|state.ST_CHECK        ; one_wire:dht22_one_wire|state.ST_CHECK        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.493 ; seg_display:display|shift_reg[3]              ; seg_display:display|shift_reg[0]              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.804      ;
; 0.495 ; seg_display:display|shift_reg[0]              ; seg_display:display|shift_reg[1]              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.806      ;
; 0.501 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[11]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.793      ;
; 0.508 ; seg_display:display|shift_reg[2]              ; seg_display:display|shift_reg[3]              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.819      ;
; 0.517 ; one_wire:dht22_one_wire|clks[19]              ; one_wire:dht22_one_wire|clks[19]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.810      ;
; 0.546 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|io~en                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.838      ;
; 0.648 ; seg_display:display|shift_reg[1]              ; seg_display:display|shift_reg[2]              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.959      ;
; 0.700 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|bcd_reg[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.992      ;
; 0.707 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[10]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.999      ;
; 0.718 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[4]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.010      ;
; 0.721 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[8]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.013      ;
; 0.726 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[9]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.018      ;
; 0.741 ; seg_display:display|count[1]                  ; seg_display:display|count[1]                  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.054      ;
; 0.761 ; seg_display:display|count[5]                  ; seg_display:display|count[5]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; seg_display:display|count[3]                  ; seg_display:display|count[3]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; seg_display:display|count[11]                 ; seg_display:display|count[11]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; seg_display:display|count[7]                  ; seg_display:display|count[7]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; seg_display:display|count[15]                 ; seg_display:display|count[15]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; seg_display:display|count[6]                  ; seg_display:display|count[6]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; seg_display:display|count[2]                  ; seg_display:display|count[2]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; seg_display:display|count[14]                 ; seg_display:display|count[14]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; seg_display:display|count[12]                 ; seg_display:display|count[12]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; seg_display:display|count[0]                  ; seg_display:display|count[0]                  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.079      ;
; 0.767 ; one_wire:dht22_one_wire|clks[9]               ; one_wire:dht22_one_wire|clks[9]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.060      ;
; 0.769 ; one_wire:dht22_one_wire|clks[11]              ; one_wire:dht22_one_wire|clks[11]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.062      ;
; 0.770 ; one_wire:dht22_one_wire|clks[15]              ; one_wire:dht22_one_wire|clks[15]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.063      ;
; 0.771 ; one_wire:dht22_one_wire|clks[10]              ; one_wire:dht22_one_wire|clks[10]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; one_wire:dht22_one_wire|clks[17]              ; one_wire:dht22_one_wire|clks[17]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.777 ; one_wire:dht22_one_wire|clks[13]              ; one_wire:dht22_one_wire|clks[13]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.070      ;
; 0.778 ; one_wire:dht22_one_wire|clks[8]               ; one_wire:dht22_one_wire|clks[8]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.071      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 144.24 MHz ; 144.24 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.933 ; -623.940          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -237.946                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.933 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.866      ;
; -5.902 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.834      ;
; -5.889 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.265      ;
; -5.862 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.795      ;
; -5.858 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.233      ;
; -5.843 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.775      ;
; -5.839 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.771      ;
; -5.838 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.214      ;
; -5.837 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.213      ;
; -5.837 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.213      ;
; -5.837 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.769      ;
; -5.834 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.210      ;
; -5.833 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.374      ; 7.209      ;
; -5.818 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.194      ;
; -5.817 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.193      ;
; -5.816 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.192      ;
; -5.807 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.182      ;
; -5.806 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.181      ;
; -5.806 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.181      ;
; -5.803 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.178      ;
; -5.802 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.373      ; 7.177      ;
; -5.799 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.174      ;
; -5.795 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.170      ;
; -5.793 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.168      ;
; -5.786 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.161      ;
; -5.785 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.160      ;
; -5.770 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.702      ;
; -5.767 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.143      ;
; -5.766 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.142      ;
; -5.766 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.142      ;
; -5.763 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.139      ;
; -5.762 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.374      ; 7.138      ;
; -5.761 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.694      ;
; -5.748 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.123      ;
; -5.747 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.122      ;
; -5.747 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.122      ;
; -5.746 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.122      ;
; -5.745 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.121      ;
; -5.744 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.119      ;
; -5.744 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.119      ;
; -5.743 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.373      ; 7.118      ;
; -5.743 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.118      ;
; -5.743 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.118      ;
; -5.742 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.117      ;
; -5.741 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.116      ;
; -5.741 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.116      ;
; -5.740 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.115      ;
; -5.739 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.373      ; 7.114      ;
; -5.738 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.113      ;
; -5.737 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.373      ; 7.112      ;
; -5.727 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.102      ;
; -5.726 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.101      ;
; -5.726 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.101      ;
; -5.723 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.098      ;
; -5.722 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.097      ;
; -5.721 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.096      ;
; -5.720 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.095      ;
; -5.717 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.093      ;
; -5.675 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.050      ;
; -5.674 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.049      ;
; -5.674 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.049      ;
; -5.671 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.046      ;
; -5.670 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.373      ; 7.045      ;
; -5.666 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.042      ;
; -5.665 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.041      ;
; -5.665 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.041      ;
; -5.662 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.038      ;
; -5.661 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.374      ; 7.037      ;
; -5.654 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.029      ;
; -5.653 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.373      ; 7.028      ;
; -5.648 ; one_wire:dht22_one_wire|clk_stamp[5] ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.581      ;
; -5.645 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.021      ;
; -5.644 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.374      ; 7.020      ;
; -5.638 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.570      ;
; -5.604 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.537      ;
; -5.604 ; one_wire:dht22_one_wire|clk_stamp[5] ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.374      ; 6.980      ;
; -5.582 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.373      ; 6.957      ;
; -5.560 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.374      ; 6.936      ;
; -5.553 ; one_wire:dht22_one_wire|clk_stamp[5] ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.374      ; 6.929      ;
; -5.552 ; one_wire:dht22_one_wire|clk_stamp[5] ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.374      ; 6.928      ;
; -5.552 ; one_wire:dht22_one_wire|clk_stamp[5] ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.374      ; 6.928      ;
; -5.549 ; one_wire:dht22_one_wire|clk_stamp[5] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.374      ; 6.925      ;
; -5.548 ; one_wire:dht22_one_wire|clk_stamp[5] ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.374      ; 6.924      ;
; -5.534 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.373      ; 6.909      ;
; -5.534 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.373      ; 6.909      ;
; -5.533 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.373      ; 6.908      ;
; -5.532 ; one_wire:dht22_one_wire|clk_stamp[5] ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.374      ; 6.908      ;
; -5.531 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.373      ; 6.906      ;
; -5.531 ; one_wire:dht22_one_wire|clk_stamp[5] ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.374      ; 6.907      ;
; -5.529 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.373      ; 6.904      ;
; -5.525 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[1]  ; clk          ; clk         ; 1.000        ; 0.341      ; 6.868      ;
; -5.522 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[9]  ; clk          ; clk         ; 1.000        ; 0.341      ; 6.865      ;
; -5.522 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[7]  ; clk          ; clk         ; 1.000        ; 0.341      ; 6.865      ;
; -5.521 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.341      ; 6.864      ;
; -5.520 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[27] ; clk          ; clk         ; 1.000        ; 0.341      ; 6.863      ;
; -5.520 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[15] ; clk          ; clk         ; 1.000        ; 0.341      ; 6.863      ;
; -5.519 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[5]  ; clk          ; clk         ; 1.000        ; 0.341      ; 6.862      ;
; -5.509 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.374      ; 6.885      ;
; -5.508 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.374      ; 6.884      ;
; -5.508 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.374      ; 6.884      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; one_wire:dht22_one_wire|data_buff[32]         ; one_wire:dht22_one_wire|data_buff[32]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[34]         ; one_wire:dht22_one_wire|data_buff[34]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[38]         ; one_wire:dht22_one_wire|data_buff[38]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[39]         ; one_wire:dht22_one_wire|data_buff[39]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[17]         ; one_wire:dht22_one_wire|data_buff[17]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|data_buff[18]         ; one_wire:dht22_one_wire|data_buff[18]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[33]         ; one_wire:dht22_one_wire|data_buff[33]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[35]         ; one_wire:dht22_one_wire|data_buff[35]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[36]         ; one_wire:dht22_one_wire|data_buff[36]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[37]         ; one_wire:dht22_one_wire|data_buff[37]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[8]          ; one_wire:dht22_one_wire|data_buff[8]          ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[0]          ; one_wire:dht22_one_wire|data_buff[0]          ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[24]         ; one_wire:dht22_one_wire|data_buff[24]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[16]         ; one_wire:dht22_one_wire|data_buff[16]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[10]         ; one_wire:dht22_one_wire|data_buff[10]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[2]          ; one_wire:dht22_one_wire|data_buff[2]          ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[11]         ; one_wire:dht22_one_wire|data_buff[11]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[3]          ; one_wire:dht22_one_wire|data_buff[3]          ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[26]         ; one_wire:dht22_one_wire|data_buff[26]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[4]          ; one_wire:dht22_one_wire|data_buff[4]          ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[12]         ; one_wire:dht22_one_wire|data_buff[12]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[13]         ; one_wire:dht22_one_wire|data_buff[13]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[28]         ; one_wire:dht22_one_wire|data_buff[28]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[20]         ; one_wire:dht22_one_wire|data_buff[20]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[29]         ; one_wire:dht22_one_wire|data_buff[29]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[21]         ; one_wire:dht22_one_wire|data_buff[21]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[14]         ; one_wire:dht22_one_wire|data_buff[14]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[6]          ; one_wire:dht22_one_wire|data_buff[6]          ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[30]         ; one_wire:dht22_one_wire|data_buff[30]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[22]         ; one_wire:dht22_one_wire|data_buff[22]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[31]         ; one_wire:dht22_one_wire|data_buff[31]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|data_buff[23]         ; one_wire:dht22_one_wire|data_buff[23]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|state.ST_DONE         ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; one_wire:dht22_one_wire|new_io                ; one_wire:dht22_one_wire|new_io                ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; one_wire:dht22_one_wire|data_buff[1]          ; one_wire:dht22_one_wire|data_buff[1]          ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; one_wire:dht22_one_wire|data_buff[9]          ; one_wire:dht22_one_wire|data_buff[9]          ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; one_wire:dht22_one_wire|data_buff[25]         ; one_wire:dht22_one_wire|data_buff[25]         ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; one_wire:dht22_one_wire|data_buff[27]         ; one_wire:dht22_one_wire|data_buff[27]         ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; one_wire:dht22_one_wire|data_buff[5]          ; one_wire:dht22_one_wire|data_buff[5]          ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; one_wire:dht22_one_wire|data_buff[7]          ; one_wire:dht22_one_wire|data_buff[7]          ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; one_wire:dht22_one_wire|data_buff[15]         ; one_wire:dht22_one_wire|data_buff[15]         ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.399 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[0]            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.684      ;
; 0.401 ; seg_display:display|digit_index[1]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|io~en                 ; one_wire:dht22_one_wire|io~en                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|data_buff[19]         ; one_wire:dht22_one_wire|data_buff[19]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[3]          ; one_wire:dht22_one_wire|bit_count[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_START        ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_ACK          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[5]          ; one_wire:dht22_one_wire|bit_count[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[4]          ; one_wire:dht22_one_wire|bit_count[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[0]          ; one_wire:dht22_one_wire|bit_count[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[2]          ; one_wire:dht22_one_wire|bit_count[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[1]          ; one_wire:dht22_one_wire|bit_count[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_CHECK        ; one_wire:dht22_one_wire|state.ST_CHECK        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|old_io                ; one_wire:dht22_one_wire|old_io                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.454 ; seg_display:display|shift_reg[3]              ; seg_display:display|shift_reg[0]              ; clk          ; clk         ; 0.000        ; 0.090      ; 0.739      ;
; 0.456 ; seg_display:display|shift_reg[0]              ; seg_display:display|shift_reg[1]              ; clk          ; clk         ; 0.000        ; 0.090      ; 0.741      ;
; 0.470 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.474 ; seg_display:display|shift_reg[2]              ; seg_display:display|shift_reg[3]              ; clk          ; clk         ; 0.000        ; 0.090      ; 0.759      ;
; 0.478 ; one_wire:dht22_one_wire|clks[19]              ; one_wire:dht22_one_wire|clks[19]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.745      ;
; 0.512 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|io~en                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.779      ;
; 0.602 ; seg_display:display|shift_reg[1]              ; seg_display:display|shift_reg[2]              ; clk          ; clk         ; 0.000        ; 0.090      ; 0.887      ;
; 0.647 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|bcd_reg[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.654 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.921      ;
; 0.664 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.931      ;
; 0.671 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.938      ;
; 0.673 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.940      ;
; 0.688 ; seg_display:display|count[1]                  ; seg_display:display|count[1]                  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.974      ;
; 0.705 ; seg_display:display|count[3]                  ; seg_display:display|count[3]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; seg_display:display|count[5]                  ; seg_display:display|count[5]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; seg_display:display|count[11]                 ; seg_display:display|count[11]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.708 ; seg_display:display|count[6]                  ; seg_display:display|count[6]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; seg_display:display|count[15]                 ; seg_display:display|count[15]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; seg_display:display|count[7]                  ; seg_display:display|count[7]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.711 ; seg_display:display|count[2]                  ; seg_display:display|count[2]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; seg_display:display|count[14]                 ; seg_display:display|count[14]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; seg_display:display|count[12]                 ; seg_display:display|count[12]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; one_wire:dht22_one_wire|clks[9]               ; one_wire:dht22_one_wire|clks[9]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.714 ; one_wire:dht22_one_wire|clks[11]              ; one_wire:dht22_one_wire|clks[11]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.981      ;
; 0.715 ; seg_display:display|count[0]                  ; seg_display:display|count[0]                  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.001      ;
; 0.715 ; one_wire:dht22_one_wire|clks[15]              ; one_wire:dht22_one_wire|clks[15]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.982      ;
; 0.718 ; one_wire:dht22_one_wire|clks[10]              ; one_wire:dht22_one_wire|clks[10]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.718 ; one_wire:dht22_one_wire|clks[17]              ; one_wire:dht22_one_wire|clks[17]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.721 ; one_wire:dht22_one_wire|clks[13]              ; one_wire:dht22_one_wire|clks[13]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.988      ;
; 0.724 ; one_wire:dht22_one_wire|clks[8]               ; one_wire:dht22_one_wire|clks[8]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.991      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.202 ; -200.649          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -209.574                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.202 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.342      ;
; -2.201 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.342      ;
; -2.182 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 3.134      ;
; -2.181 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.134      ;
; -2.180 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.320      ;
; -2.180 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.320      ;
; -2.179 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.319      ;
; -2.179 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.320      ;
; -2.179 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.320      ;
; -2.178 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.319      ;
; -2.177 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.317      ;
; -2.176 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.317      ;
; -2.175 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.153      ; 3.315      ;
; -2.174 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.154      ; 3.315      ;
; -2.166 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.306      ;
; -2.154 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.294      ;
; -2.153 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.293      ;
; -2.153 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.294      ;
; -2.152 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.293      ;
; -2.150 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.290      ;
; -2.146 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 3.098      ;
; -2.144 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.284      ;
; -2.144 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.284      ;
; -2.143 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.283      ;
; -2.141 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.281      ;
; -2.139 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.153      ; 3.279      ;
; -2.130 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 3.082      ;
; -2.128 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.268      ;
; -2.128 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.268      ;
; -2.127 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.267      ;
; -2.125 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.265      ;
; -2.123 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.153      ; 3.263      ;
; -2.119 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.259      ;
; -2.118 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.258      ;
; -2.117 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.257      ;
; -2.108 ; one_wire:dht22_one_wire|clk_stamp[8] ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.249      ;
; -2.102 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.242      ;
; -2.101 ; one_wire:dht22_one_wire|clks[6]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.241      ;
; -2.099 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 3.051      ;
; -2.097 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.237      ;
; -2.097 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.237      ;
; -2.096 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.236      ;
; -2.094 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.234      ;
; -2.092 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.153      ; 3.232      ;
; -2.088 ; one_wire:dht22_one_wire|clk_stamp[8] ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.041      ;
; -2.086 ; one_wire:dht22_one_wire|clk_stamp[8] ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.227      ;
; -2.086 ; one_wire:dht22_one_wire|clk_stamp[8] ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.227      ;
; -2.085 ; one_wire:dht22_one_wire|clk_stamp[8] ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.226      ;
; -2.083 ; one_wire:dht22_one_wire|clk_stamp[8] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.224      ;
; -2.081 ; one_wire:dht22_one_wire|clk_stamp[8] ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.154      ; 3.222      ;
; -2.071 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.211      ;
; -2.070 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.210      ;
; -2.061 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.202      ;
; -2.060 ; one_wire:dht22_one_wire|clk_stamp[8] ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.201      ;
; -2.059 ; one_wire:dht22_one_wire|clk_stamp[8] ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.200      ;
; -2.041 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.994      ;
; -2.039 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.180      ;
; -2.039 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.180      ;
; -2.038 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.179      ;
; -2.037 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.178      ;
; -2.036 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.177      ;
; -2.034 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.154      ; 3.175      ;
; -2.023 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.163      ;
; -2.019 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.160      ;
; -2.017 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.970      ;
; -2.015 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.156      ;
; -2.015 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.156      ;
; -2.014 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.155      ;
; -2.013 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.154      ;
; -2.012 ; one_wire:dht22_one_wire|clk_stamp[3] ; one_wire:dht22_one_wire|data_buff[21] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.153      ;
; -2.012 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.153      ;
; -2.010 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.154      ; 3.151      ;
; -2.005 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[1]  ; clk          ; clk         ; 1.000        ; 0.144      ; 3.136      ;
; -2.004 ; one_wire:dht22_one_wire|clks[8]      ; one_wire:dht22_one_wire|data_buff[14] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.144      ;
; -2.004 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[1]  ; clk          ; clk         ; 1.000        ; 0.145      ; 3.136      ;
; -2.003 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.955      ;
; -2.002 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[9]  ; clk          ; clk         ; 1.000        ; 0.144      ; 3.133      ;
; -2.002 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[7]  ; clk          ; clk         ; 1.000        ; 0.144      ; 3.133      ;
; -2.001 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.144      ; 3.132      ;
; -2.001 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.141      ;
; -2.001 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.141      ;
; -2.001 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[9]  ; clk          ; clk         ; 1.000        ; 0.145      ; 3.133      ;
; -2.001 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[7]  ; clk          ; clk         ; 1.000        ; 0.145      ; 3.133      ;
; -2.000 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[15] ; clk          ; clk         ; 1.000        ; 0.144      ; 3.131      ;
; -2.000 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.140      ;
; -2.000 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[25] ; clk          ; clk         ; 1.000        ; 0.145      ; 3.132      ;
; -1.999 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[27] ; clk          ; clk         ; 1.000        ; 0.144      ; 3.130      ;
; -1.999 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|data_buff[5]  ; clk          ; clk         ; 1.000        ; 0.144      ; 3.130      ;
; -1.999 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[19] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.952      ;
; -1.999 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[15] ; clk          ; clk         ; 1.000        ; 0.145      ; 3.131      ;
; -1.998 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.153      ; 3.138      ;
; -1.998 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[27] ; clk          ; clk         ; 1.000        ; 0.145      ; 3.130      ;
; -1.998 ; one_wire:dht22_one_wire|clk_stamp[2] ; one_wire:dht22_one_wire|data_buff[5]  ; clk          ; clk         ; 1.000        ; 0.145      ; 3.130      ;
; -1.997 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[11] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.138      ;
; -1.997 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[31] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.138      ;
; -1.996 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.153      ; 3.136      ;
; -1.996 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[10] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.137      ;
; -1.994 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[23] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.135      ;
; -1.992 ; one_wire:dht22_one_wire|clk_stamp[0] ; one_wire:dht22_one_wire|data_buff[3]  ; clk          ; clk         ; 1.000        ; 0.154      ; 3.133      ;
; -1.989 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|data_buff[29] ; clk          ; clk         ; 1.000        ; 0.154      ; 3.130      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; one_wire:dht22_one_wire|data_buff[33]         ; one_wire:dht22_one_wire|data_buff[33]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[32]         ; one_wire:dht22_one_wire|data_buff[32]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[34]         ; one_wire:dht22_one_wire|data_buff[34]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[35]         ; one_wire:dht22_one_wire|data_buff[35]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[36]         ; one_wire:dht22_one_wire|data_buff[36]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[37]         ; one_wire:dht22_one_wire|data_buff[37]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[38]         ; one_wire:dht22_one_wire|data_buff[38]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[39]         ; one_wire:dht22_one_wire|data_buff[39]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[8]          ; one_wire:dht22_one_wire|data_buff[8]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[0]          ; one_wire:dht22_one_wire|data_buff[0]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[24]         ; one_wire:dht22_one_wire|data_buff[24]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[16]         ; one_wire:dht22_one_wire|data_buff[16]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[17]         ; one_wire:dht22_one_wire|data_buff[17]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[10]         ; one_wire:dht22_one_wire|data_buff[10]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[2]          ; one_wire:dht22_one_wire|data_buff[2]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[11]         ; one_wire:dht22_one_wire|data_buff[11]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[3]          ; one_wire:dht22_one_wire|data_buff[3]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[26]         ; one_wire:dht22_one_wire|data_buff[26]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[18]         ; one_wire:dht22_one_wire|data_buff[18]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[4]          ; one_wire:dht22_one_wire|data_buff[4]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[12]         ; one_wire:dht22_one_wire|data_buff[12]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[13]         ; one_wire:dht22_one_wire|data_buff[13]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[28]         ; one_wire:dht22_one_wire|data_buff[28]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[20]         ; one_wire:dht22_one_wire|data_buff[20]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[29]         ; one_wire:dht22_one_wire|data_buff[29]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[21]         ; one_wire:dht22_one_wire|data_buff[21]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[14]         ; one_wire:dht22_one_wire|data_buff[14]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[6]          ; one_wire:dht22_one_wire|data_buff[6]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[30]         ; one_wire:dht22_one_wire|data_buff[30]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[22]         ; one_wire:dht22_one_wire|data_buff[22]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[31]         ; one_wire:dht22_one_wire|data_buff[31]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|data_buff[23]         ; one_wire:dht22_one_wire|data_buff[23]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|state.ST_DONE         ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|new_io                ; one_wire:dht22_one_wire|new_io                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; one_wire:dht22_one_wire|data_buff[1]          ; one_wire:dht22_one_wire|data_buff[1]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; one_wire:dht22_one_wire|data_buff[9]          ; one_wire:dht22_one_wire|data_buff[9]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; one_wire:dht22_one_wire|data_buff[25]         ; one_wire:dht22_one_wire|data_buff[25]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; one_wire:dht22_one_wire|data_buff[27]         ; one_wire:dht22_one_wire|data_buff[27]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; one_wire:dht22_one_wire|data_buff[5]          ; one_wire:dht22_one_wire|data_buff[5]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; one_wire:dht22_one_wire|data_buff[7]          ; one_wire:dht22_one_wire|data_buff[7]          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; one_wire:dht22_one_wire|data_buff[15]         ; one_wire:dht22_one_wire|data_buff[15]         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[0]            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; seg_display:display|digit_index[1]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|io~en                 ; one_wire:dht22_one_wire|io~en                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|data_buff[19]         ; one_wire:dht22_one_wire|data_buff[19]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|bit_count[3]          ; one_wire:dht22_one_wire|bit_count[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_START        ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_ACK          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|bit_count[5]          ; one_wire:dht22_one_wire|bit_count[5]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|bit_count[4]          ; one_wire:dht22_one_wire|bit_count[4]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|bit_count[0]          ; one_wire:dht22_one_wire|bit_count[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|bit_count[2]          ; one_wire:dht22_one_wire|bit_count[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|bit_count[1]          ; one_wire:dht22_one_wire|bit_count[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_CHECK        ; one_wire:dht22_one_wire|state.ST_CHECK        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|old_io                ; one_wire:dht22_one_wire|old_io                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[11]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.197 ; seg_display:display|shift_reg[2]              ; seg_display:display|shift_reg[3]              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.325      ;
; 0.203 ; seg_display:display|shift_reg[3]              ; seg_display:display|shift_reg[0]              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.331      ;
; 0.205 ; seg_display:display|shift_reg[0]              ; seg_display:display|shift_reg[1]              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.333      ;
; 0.209 ; one_wire:dht22_one_wire|clks[19]              ; one_wire:dht22_one_wire|clks[19]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.218 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|io~en                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.338      ;
; 0.257 ; seg_display:display|shift_reg[1]              ; seg_display:display|shift_reg[2]              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.385      ;
; 0.267 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|bcd_reg[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.271 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[10]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.279 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|bcd_reg[4]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[8]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.283 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[9]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.403      ;
; 0.297 ; seg_display:display|count[1]                  ; seg_display:display|count[1]                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.303 ; seg_display:display|count[15]                 ; seg_display:display|count[15]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; seg_display:display|count[5]                  ; seg_display:display|count[5]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; seg_display:display|count[11]                 ; seg_display:display|count[11]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; seg_display:display|count[3]                  ; seg_display:display|count[3]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; seg_display:display|count[6]                  ; seg_display:display|count[6]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; seg_display:display|count[7]                  ; seg_display:display|count[7]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; seg_display:display|count[2]                  ; seg_display:display|count[2]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; seg_display:display|count[14]                 ; seg_display:display|count[14]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; seg_display:display|count[12]                 ; seg_display:display|count[12]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; one_wire:dht22_one_wire|clks[9]               ; one_wire:dht22_one_wire|clks[9]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; seg_display:display|count[0]                  ; seg_display:display|count[0]                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.436      ;
; 0.309 ; one_wire:dht22_one_wire|clks[11]              ; one_wire:dht22_one_wire|clks[11]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; one_wire:dht22_one_wire|clks[10]              ; one_wire:dht22_one_wire|clks[10]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; one_wire:dht22_one_wire|clks[15]              ; one_wire:dht22_one_wire|clks[15]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; one_wire:dht22_one_wire|clks[17]              ; one_wire:dht22_one_wire|clks[17]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.314 ; one_wire:dht22_one_wire|clks[8]               ; one_wire:dht22_one_wire|clks[8]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.434      ;
; 0.314 ; one_wire:dht22_one_wire|clks[13]              ; one_wire:dht22_one_wire|clks[13]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.434      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.384   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -6.384   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -677.029 ; 0.0   ; 0.0      ; 0.0     ; -237.946            ;
;  clk             ; -677.029 ; 0.000 ; N/A      ; N/A     ; -237.946            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dp            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; io                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 21708    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 21708    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 159   ; 159  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 143   ; 143  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; io         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dp          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; io         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dp          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed Jan 31 05:35:35 2024
Info: Command: quartus_sta weather_sensor -c weather_sensor
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'weather_sensor.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.384            -677.029 clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -237.946 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.933
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.933            -623.940 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -237.946 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.202
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.202            -200.649 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -209.574 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4730 megabytes
    Info: Processing ended: Wed Jan 31 05:35:37 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


