TimeQuest Timing Analyzer report for ddl_ctrlr
Wed Apr 30 15:52:35 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Recovery Transfers
 51. Removal Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; ddl_ctrlr                                         ;
; Device Family      ; Stratix II                                        ;
; Device Name        ; EP2S15F484C5                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ddl_ctrlr.sdc ; OK     ; Wed Apr 30 15:52:34 2014 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                               ;
+-------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+
; Clock Name                                ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                               ; Targets                                ;
+-------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+
; CLK40DES1                                 ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { CLK40DES1 }                          ;
; inst63                                    ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { inst63 }                             ;
; inst85                                    ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { inst85 }                             ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; Generated ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[0] } ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; Generated ; 50.000  ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[1] } ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[2] } ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; Generated ; 6.250   ; 160.0 MHz ; 0.000 ; 3.125  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[4] } ;
+-------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+


+---------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                         ;
+------------+-----------------+-------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note ;
+------------+-----------------+-------------------------------------------+------+
; 77.41 MHz  ; 77.41 MHz       ; PLL0:inst44|altpll:altpll_component|_clk0 ;      ;
; 89.94 MHz  ; 89.94 MHz       ; PLL0:inst44|altpll:altpll_component|_clk2 ;      ;
; 113.64 MHz ; 113.64 MHz      ; PLL0:inst44|altpll:altpll_component|_clk1 ;      ;
; 237.64 MHz ; 237.64 MHz      ; PLL0:inst44|altpll:altpll_component|_clk4 ;      ;
; 335.12 MHz ; 335.12 MHz      ; inst63                                    ;      ;
; 335.46 MHz ; 335.46 MHz      ; inst85                                    ;      ;
+------------+-----------------+-------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 1.021  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 3.165  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 3.986  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 6.299  ; 0.000         ;
; inst63                                    ; 22.016 ; 0.000         ;
; inst85                                    ; 22.019 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.457 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.457 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.457 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.457 ; 0.000         ;
; inst63                                    ; 0.744 ; 0.000         ;
; inst85                                    ; 0.744 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow Model Recovery Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.656  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 6.093  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 8.494  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 9.943  ; 0.000         ;
; inst85                                    ; 11.320 ; 0.000         ;
; inst63                                    ; 23.206 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Removal Summary                                         ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.596  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.698  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.834  ; 0.000         ;
; inst63                                    ; 1.125  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.128  ; 0.000         ;
; inst85                                    ; 13.322 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.305  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 11.269 ; 0.000         ;
; inst63                                    ; 11.680 ; 0.000         ;
; inst85                                    ; 11.680 ; 0.000         ;
; CLK40DES1                                 ; 12.500 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 24.180 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 48.769 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 5.740 ; 5.740 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.740 ; 5.740 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 4.629 ; 4.629 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 4.464 ; 4.464 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.649 ; 4.649 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 4.690 ; 4.690 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 4.698 ; 4.698 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 4.516 ; 4.516 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 4.722 ; 4.722 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 4.892 ; 4.892 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 4.652 ; 4.652 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 4.930 ; 4.930 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 4.703 ; 4.703 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 6.691 ; 6.691 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 7.154 ; 7.154 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 6.552 ; 6.552 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 6.896 ; 6.896 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 7.154 ; 7.154 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 7.027 ; 7.027 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 6.440 ; 6.440 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 7.024 ; 7.024 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 6.111 ; 6.111 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 6.841 ; 6.841 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 7.417 ; 7.417 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 7.148 ; 7.148 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 6.962 ; 6.962 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.088 ; 7.088 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 7.417 ; 7.417 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 7.267 ; 7.267 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 5.728 ; 5.728 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 5.664 ; 5.664 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 5.681 ; 5.681 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 5.647 ; 5.647 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 5.311 ; 5.311 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.347 ; 5.347 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 5.202 ; 5.202 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 5.695 ; 5.695 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.728 ; 5.728 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 6.734 ; 6.734 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.044 ; 6.044 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.286 ; 7.286 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 7.112 ; 7.112 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 6.763 ; 6.763 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 5.822 ; 5.822 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 5.564 ; 5.564 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 5.743 ; 5.743 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 5.704 ; 5.704 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 6.287 ; 6.287 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 5.593 ; 5.593 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 5.476 ; 5.476 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 7.286 ; 7.286 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 6.014 ; 6.014 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 7.031 ; 7.031 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.707 ; 5.707 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 5.306 ; 5.306 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 5.353 ; 5.353 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 5.354 ; 5.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 5.285 ; 5.285 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 5.621 ; 5.621 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 5.306 ; 5.306 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.699 ; 5.699 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 6.100 ; 6.100 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 5.793 ; 5.793 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 4.776 ; 4.776 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 6.245 ; 6.245 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 5.317 ; 5.317 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 4.918 ; 4.918 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 4.881 ; 4.881 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 7.702 ; 7.702 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.892 ; 7.892 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 7.495 ; 7.495 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.753 ; 8.753 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.484 ; 8.484 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.298 ; 8.298 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 8.424 ; 8.424 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 8.753 ; 8.753 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 8.603 ; 8.603 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 5.657 ; 5.657 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 7.797 ; 7.797 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 6.677 ; 6.677 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 6.244 ; 6.244 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 7.023 ; 7.023 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.797 ; 7.797 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 7.104 ; 7.104 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.781 ; 2.781 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.781 ; 2.781 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.702 ; 2.702 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.573 ; 2.573 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 1.137 ; 1.137 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 1.048 ; 1.048 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 0.894 ; 0.894 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 1.649 ; 1.649 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 1.252 ; 1.252 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 0.751 ; 0.751 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 1.192 ; 1.192 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 0.764 ; 0.764 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 1.226 ; 1.226 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 0.949 ; 0.949 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.041 ; 2.041 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 0.531 ; 0.531 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.042 ; 2.042 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 0.754 ; 0.754 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 1.582 ; 1.582 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 0.437 ; 0.437 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 1.611 ; 1.611 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 1.046 ; 1.046 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 0.823 ; 0.823 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.739 ; 0.739 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 1.145 ; 1.145 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.567 ; 1.567 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.109 ; 2.109 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.239 ; 0.239 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.169 ; 2.169 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.412 ; 0.412 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.385 ; 0.385 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 0.721 ; 0.721 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.328 ; 0.328 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 7.198 ; 7.198 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.091 ; 7.091 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 7.635 ; 7.635 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.126 ; 6.126 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 4.917 ; 4.917 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 5.370 ; 5.370 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 4.575 ; 4.575 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 5.420 ; 5.420 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 5.987 ; 5.987 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.675 ; 5.675 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 5.360 ; 5.360 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 5.728 ; 5.728 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 5.354 ; 5.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 5.975 ; 5.975 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 5.339 ; 5.339 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 6.126 ; 6.126 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 5.786 ; 5.786 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 6.089 ; 6.089 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 4.718 ; 4.718 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 5.903 ; 5.903 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 4.637 ; 4.637 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 5.079 ; 5.079 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 4.586 ; 4.586 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 5.272 ; 5.272 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.653 ; 6.653 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 6.204 ; 6.204 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 6.178 ; 6.178 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 5.311 ; 5.311 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.762 ; 5.762 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 5.047 ; 5.047 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 5.064 ; 5.064 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.658 ; 5.658 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 5.183 ; 5.183 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 5.310 ; 5.310 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 6.173 ; 6.173 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 4.990 ; 4.990 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 6.177 ; 6.177 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 4.932 ; 4.932 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.418 ; 5.418 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 5.271 ; 5.271 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 5.406 ; 5.406 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 5.773 ; 5.773 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 6.653 ; 6.653 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 5.903 ; 5.903 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 5.815 ; 5.815 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 3.228 ; 3.228 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 3.228 ; 3.228 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 3.149 ; 3.149 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 3.020 ; 3.020 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 1.584 ; 1.584 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 1.495 ; 1.495 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 1.341 ; 1.341 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.096 ; 2.096 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 1.699 ; 1.699 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 1.198 ; 1.198 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 1.639 ; 1.639 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 1.211 ; 1.211 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 1.673 ; 1.673 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.396 ; 1.396 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 2.488 ; 2.488 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 0.978 ; 0.978 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 2.489 ; 2.489 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 1.201 ; 1.201 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.029 ; 2.029 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 0.884 ; 0.884 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.058 ; 2.058 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 1.493 ; 1.493 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 1.270 ; 1.270 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.186 ; 1.186 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 1.592 ; 1.592 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.014 ; 2.014 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.556 ; 2.556 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 0.686 ; 0.686 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 2.616 ; 2.616 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 0.859 ; 0.859 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.832 ; 0.832 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.168 ; 1.168 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.775 ; 0.775 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 5.844 ; 5.844 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 6.197 ; 6.197 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -4.143 ; -4.143 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -5.419 ; -5.419 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -4.308 ; -4.308 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -4.143 ; -4.143 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -4.328 ; -4.328 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -4.369 ; -4.369 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -4.377 ; -4.377 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -4.195 ; -4.195 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -4.401 ; -4.401 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -4.571 ; -4.571 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -4.331 ; -4.331 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -4.609 ; -4.609 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -4.382 ; -4.382 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -5.127 ; -5.127 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -5.217 ; -5.217 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -5.623 ; -5.623 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -5.590 ; -5.590 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -5.569 ; -5.569 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -5.808 ; -5.808 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -5.217 ; -5.217 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -5.795 ; -5.795 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -5.384 ; -5.384 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -5.827 ; -5.827 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -6.641 ; -6.641 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -6.827 ; -6.827 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -6.641 ; -6.641 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -6.767 ; -6.767 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -7.096 ; -7.096 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -6.946 ; -6.946 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -4.373 ; -4.373 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -4.380 ; -4.380 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -4.373 ; -4.373 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -4.645 ; -4.645 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -4.847 ; -4.847 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -5.026 ; -5.026 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -4.595 ; -4.595 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -5.373 ; -5.373 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -5.129 ; -5.129 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -4.094 ; -4.094 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -5.723 ; -5.723 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.455 ; -4.455 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -5.872 ; -5.872 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -5.835 ; -5.835 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -5.050 ; -5.050 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -5.178 ; -5.178 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -4.683 ; -4.683 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -4.725 ; -4.725 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -5.328 ; -5.328 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -4.851 ; -4.851 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -5.155 ; -5.155 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -6.965 ; -6.965 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -5.693 ; -5.693 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -6.710 ; -6.710 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -5.386 ; -5.386 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -4.985 ; -4.985 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -5.032 ; -5.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -5.033 ; -5.033 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -4.964 ; -4.964 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -5.300 ; -5.300 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -4.985 ; -4.985 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -5.378 ; -5.378 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -5.779 ; -5.779 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -5.472 ; -5.472 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -4.455 ; -4.455 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -5.924 ; -5.924 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -4.996 ; -4.996 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -4.597 ; -4.597 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -4.560 ; -4.560 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -6.108 ; -6.108 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -7.032 ; -7.032 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -7.174 ; -7.174 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -7.448 ; -7.448 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -7.634 ; -7.634 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -7.448 ; -7.448 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -7.574 ; -7.574 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -7.903 ; -7.903 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -7.753 ; -7.753 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -5.336 ; -5.336 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -5.155 ; -5.155 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -5.474 ; -5.474 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -5.155 ; -5.155 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -5.866 ; -5.866 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -6.710 ; -6.710 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -3.286 ; -3.286 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 0.062  ; 0.062  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.480 ; -2.480 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.401 ; -2.401 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.272 ; -2.272 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.836 ; -0.836 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.747 ; -0.747 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -0.593 ; -0.593 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -1.348 ; -1.348 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.951 ; -0.951 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.450 ; -0.450 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.891 ; -0.891 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.463 ; -0.463 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.925 ; -0.925 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.648 ; -0.648 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -1.740 ; -1.740 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.230 ; -0.230 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -1.741 ; -1.741 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.453 ; -0.453 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -1.281 ; -1.281 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.136 ; -0.136 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -1.310 ; -1.310 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.745 ; -0.745 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.522 ; -0.522 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.438 ; -0.438 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.844 ; -0.844 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.266 ; -1.266 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -1.808 ; -1.808 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.062  ; 0.062  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -1.868 ; -1.868 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.111 ; -0.111 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.084 ; -0.084 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.420 ; -0.420 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.027 ; -0.027 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -3.315 ; -3.315 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -5.426 ; -5.426 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -5.857 ; -5.857 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.254 ; -4.254 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -4.596 ; -4.596 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -5.049 ; -5.049 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -4.254 ; -4.254 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -5.099 ; -5.099 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -4.694 ; -4.694 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -5.155 ; -5.155 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -4.356 ; -4.356 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -5.225 ; -5.225 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -4.327 ; -4.327 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -5.416 ; -5.416 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -4.595 ; -4.595 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -5.031 ; -5.031 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -4.540 ; -4.540 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -4.831 ; -4.831 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -4.397 ; -4.397 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -5.582 ; -5.582 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -4.316 ; -4.316 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -4.758 ; -4.758 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -4.265 ; -4.265 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -4.951 ; -4.951 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -4.611 ; -4.611 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -5.883 ; -5.883 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -5.857 ; -5.857 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -4.990 ; -4.990 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -5.441 ; -5.441 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -4.726 ; -4.726 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -4.743 ; -4.743 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -5.337 ; -5.337 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -4.862 ; -4.862 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -4.989 ; -4.989 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -5.852 ; -5.852 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -4.669 ; -4.669 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -5.856 ; -5.856 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -4.611 ; -4.611 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -5.097 ; -5.097 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -4.950 ; -4.950 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -5.085 ; -5.085 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -5.452 ; -5.452 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -6.332 ; -6.332 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -5.582 ; -5.582 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -3.733 ; -3.733 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.385 ; -0.385 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.927 ; -2.927 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.848 ; -2.848 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.719 ; -2.719 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -1.283 ; -1.283 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -1.194 ; -1.194 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.040 ; -1.040 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -1.795 ; -1.795 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.398 ; -1.398 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.897 ; -0.897 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -1.338 ; -1.338 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.910 ; -0.910 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -1.372 ; -1.372 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -1.095 ; -1.095 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -2.187 ; -2.187 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.677 ; -0.677 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -2.188 ; -2.188 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.900 ; -0.900 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -1.728 ; -1.728 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.583 ; -0.583 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -1.757 ; -1.757 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -1.192 ; -1.192 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.969 ; -0.969 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.885 ; -0.885 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -1.291 ; -1.291 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -1.713 ; -1.713 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.255 ; -2.255 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.385 ; -0.385 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -2.315 ; -2.315 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.558 ; -0.558 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.531 ; -0.531 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.867 ; -0.867 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.474 ; -0.474 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -3.762 ; -3.762 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -5.678 ; -5.678 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-------------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------------+------------+--------+--------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 7.984  ; 7.984  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 10.553 ; 10.553 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 10.009 ; 10.009 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 8.429  ; 8.429  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 8.334  ; 8.334  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.578  ; 8.578  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 9.120  ; 9.120  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 9.063  ; 9.063  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 9.085  ; 9.085  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 10.009 ; 10.009 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 7.531  ; 7.531  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 8.837  ; 8.837  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 7.969  ; 7.969  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 12.076 ; 12.076 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 11.993 ; 11.993 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 12.062 ; 12.062 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 10.738 ; 10.738 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 11.406 ; 11.406 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 10.175 ; 10.175 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 11.953 ; 11.953 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 10.746 ; 10.746 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 11.666 ; 11.666 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 10.796 ; 10.796 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 11.321 ; 11.321 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 11.088 ; 11.088 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 11.286 ; 11.286 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 11.368 ; 11.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 11.782 ; 11.782 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 11.535 ; 11.535 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 11.226 ; 11.226 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 10.193 ; 10.193 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 10.979 ; 10.979 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 9.208  ; 9.208  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 10.683 ; 10.683 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 10.013 ; 10.013 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 12.076 ; 12.076 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 10.629 ; 10.629 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 11.458 ; 11.458 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 9.648  ; 9.648  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 11.687 ; 11.687 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 8.577  ; 8.577  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 10.248 ; 10.248 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 9.889  ; 9.889  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 10.187 ; 10.187 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 9.922  ; 9.922  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 10.851 ; 10.851 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 9.595  ; 9.595  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 15.111 ; 15.111 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 13.240 ; 13.240 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 13.678 ; 13.678 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 13.829 ; 13.829 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 14.784 ; 14.784 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 13.611 ; 13.611 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 14.570 ; 14.570 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 13.635 ; 13.635 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 14.659 ; 14.659 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 12.450 ; 12.450 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 12.875 ; 12.875 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 12.298 ; 12.298 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 12.312 ; 12.312 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 14.296 ; 14.296 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 14.292 ; 14.292 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 12.324 ; 12.324 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 13.446 ; 13.446 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 14.119 ; 14.119 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 13.822 ; 13.822 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 13.155 ; 13.155 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 13.105 ; 13.105 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 12.486 ; 12.486 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 12.853 ; 12.853 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 12.358 ; 12.358 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 15.111 ; 15.111 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 12.934 ; 12.934 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 13.918 ; 13.918 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 12.742 ; 12.742 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 14.527 ; 14.527 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 13.035 ; 13.035 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 13.897 ; 13.897 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 12.642 ; 12.642 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 13.040 ; 13.040 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 11.125 ; 11.125 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 12.856 ; 12.856 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 9.284  ; 9.284  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.356  ;        ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 8.703  ; 8.703  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.356  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 12.454 ; 12.454 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 9.445  ; 9.445  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 9.791  ; 9.791  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 10.085 ; 10.085 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 11.349 ; 11.349 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 11.291 ; 11.291 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 11.606 ; 11.606 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 12.454 ; 12.454 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 9.486  ; 9.486  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 9.753  ; 9.753  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 8.824  ; 8.824  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 13.343 ; 13.343 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 11.049 ; 11.049 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 11.632 ; 11.632 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.585 ; 11.585 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 13.343 ; 13.343 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 10.574 ; 10.574 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 11.547 ; 11.547 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 11.171 ; 11.171 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 10.835 ; 10.835 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 9.630  ; 9.630  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 10.140 ; 10.140 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 9.289  ; 9.289  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 9.905  ; 9.905  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 11.952 ; 11.952 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 12.620 ; 12.620 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 10.632 ; 10.632 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 10.456 ; 10.456 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 11.435 ; 11.435 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 11.335 ; 11.335 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 10.711 ; 10.711 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 10.491 ; 10.491 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 9.263  ; 9.263  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 10.308 ; 10.308 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 9.232  ; 9.232  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.159 ; 12.159 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.135 ; 11.135 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 12.333 ; 12.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 10.958 ; 10.958 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.733 ; 11.733 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 9.567  ; 9.567  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 10.175 ; 10.175 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 9.539  ; 9.539  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 9.523  ; 9.523  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 14.664 ; 14.664 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.793 ; 12.793 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.745 ; 12.745 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 13.382 ; 13.382 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 14.337 ; 14.337 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 13.164 ; 13.164 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 14.123 ; 14.123 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 13.188 ; 13.188 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 14.212 ; 14.212 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.908 ; 11.908 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 12.251 ; 12.251 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 11.665 ; 11.665 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.767 ; 11.767 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 13.849 ; 13.849 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 13.845 ; 13.845 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 11.734 ; 11.734 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 12.999 ; 12.999 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 13.672 ; 13.672 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 13.375 ; 13.375 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.708 ; 12.708 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.658 ; 12.658 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 12.039 ; 12.039 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 12.406 ; 12.406 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 11.911 ; 11.911 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 14.664 ; 14.664 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 12.487 ; 12.487 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.471 ; 13.471 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 12.295 ; 12.295 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 14.080 ; 14.080 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 12.588 ; 12.588 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 13.450 ; 13.450 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 12.195 ; 12.195 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 12.593 ; 12.593 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 12.409 ; 12.409 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.358  ; 9.358  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst63     ; 12.533 ; 12.533 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63     ; 12.533 ; 12.533 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63     ; 12.003 ; 12.003 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63     ; 11.224 ; 11.224 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63     ; 12.418 ; 12.418 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63     ; 10.427 ; 10.427 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63     ; 12.213 ; 12.213 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63     ; 10.272 ; 10.272 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63     ; 12.449 ; 12.449 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63     ; 11.642 ; 11.642 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63     ; 11.920 ; 11.920 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63     ; 11.345 ; 11.345 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63     ; 11.902 ; 11.902 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63     ; 10.885 ; 10.885 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63     ; 11.536 ; 11.536 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63     ; 9.517  ; 9.517  ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63     ; 11.565 ; 11.565 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63     ; 11.300 ; 11.300 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63     ; 11.619 ; 11.619 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63     ; 10.002 ; 10.002 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63     ; 11.609 ; 11.609 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63     ; 10.411 ; 10.411 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63     ; 11.538 ; 11.538 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63     ; 10.049 ; 10.049 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63     ; 11.324 ; 11.324 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63     ; 9.781  ; 9.781  ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63     ; 11.456 ; 11.456 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63     ; 9.703  ; 9.703  ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63     ; 9.900  ; 9.900  ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63     ; 9.784  ; 9.784  ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63     ; 10.152 ; 10.152 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63     ; 9.303  ; 9.303  ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63     ; 10.242 ; 10.242 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85     ; 13.387 ; 13.387 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85     ; 13.306 ; 13.306 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85     ; 13.201 ; 13.201 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85     ; 11.390 ; 11.390 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85     ; 12.887 ; 12.887 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85     ; 11.804 ; 11.804 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85     ; 12.965 ; 12.965 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85     ; 10.595 ; 10.595 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85     ; 12.561 ; 12.561 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85     ; 11.634 ; 11.634 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85     ; 13.387 ; 13.387 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85     ; 12.941 ; 12.941 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85     ; 12.052 ; 12.052 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85     ; 11.783 ; 11.783 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85     ; 12.910 ; 12.910 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85     ; 11.897 ; 11.897 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85     ; 12.680 ; 12.680 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85     ; 11.827 ; 11.827 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85     ; 12.689 ; 12.689 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85     ; 11.148 ; 11.148 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85     ; 12.062 ; 12.062 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85     ; 11.447 ; 11.447 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85     ; 12.060 ; 12.060 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85     ; 11.466 ; 11.466 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85     ; 12.513 ; 12.513 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85     ; 10.896 ; 10.896 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85     ; 12.545 ; 12.545 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85     ; 9.956  ; 9.956  ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85     ; 12.095 ; 12.095 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85     ; 11.414 ; 11.414 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85     ; 11.720 ; 11.720 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85     ; 11.698 ; 11.698 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85     ; 12.108 ; 12.108 ; Fall       ; inst85                                    ;
+-------------------+------------+--------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+-------------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------------+------------+--------+--------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 7.984  ; 7.984  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 10.553 ; 10.553 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 7.420  ; 7.420  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 7.768  ; 7.768  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 7.420  ; 7.420  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.578  ; 8.578  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.114  ; 8.114  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 7.736  ; 7.736  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 8.127  ; 8.127  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 9.063  ; 9.063  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 7.531  ; 7.531  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 8.837  ; 8.837  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 7.969  ; 7.969  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 7.194  ; 7.194  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 9.545  ; 9.545  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 10.389 ; 10.389 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 9.173  ; 9.173  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 8.749  ; 8.749  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 7.194  ; 7.194  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 8.966  ; 8.966  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 8.591  ; 8.591  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 8.375  ; 8.375  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 8.206  ; 8.206  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 9.814  ; 9.814  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 7.565  ; 7.565  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 8.148  ; 8.148  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 9.053  ; 9.053  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 9.488  ; 9.488  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 8.984  ; 8.984  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 10.719 ; 10.719 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 9.231  ; 9.231  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 9.535  ; 9.535  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 8.346  ; 8.346  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 9.447  ; 9.447  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 9.440  ; 9.440  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 9.298  ; 9.298  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 10.086 ; 10.086 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 9.273  ; 9.273  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 8.530  ; 8.530  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 8.398  ; 8.398  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 7.644  ; 7.644  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 10.248 ; 10.248 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 9.889  ; 9.889  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 10.187 ; 10.187 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 9.922  ; 9.922  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 10.851 ; 10.851 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 9.412  ; 9.412  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 7.610  ; 7.610  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 9.908  ; 9.908  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 10.260 ; 10.260 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 9.330  ; 9.330  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 10.156 ; 10.156 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 9.078  ; 9.078  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 9.214  ; 9.214  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 9.315  ; 9.315  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 9.825  ; 9.825  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 9.293  ; 9.293  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 10.066 ; 10.066 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 8.990  ; 8.990  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 9.264  ; 9.264  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 8.500  ; 8.500  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 9.676  ; 9.676  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 9.257  ; 9.257  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 9.417  ; 9.417  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 8.570  ; 8.570  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 9.437  ; 9.437  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 7.952  ; 7.952  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 9.110  ; 9.110  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 8.586  ; 8.586  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 9.901  ; 9.901  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 7.933  ; 7.933  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 9.137  ; 9.137  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 7.950  ; 7.950  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 8.723  ; 8.723  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 7.610  ; 7.610  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 9.048  ; 9.048  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 8.433  ; 8.433  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 8.797  ; 8.797  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 8.607  ; 8.607  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 8.387  ; 8.387  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 7.899  ; 7.899  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 8.528  ; 8.528  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 8.740  ; 8.740  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.356  ;        ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 8.205  ; 8.205  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.356  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 7.910  ; 7.910  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 7.910  ; 7.910  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 8.262  ; 8.262  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.055  ; 8.055  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 8.696  ; 8.696  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 9.303  ; 9.303  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 9.047  ; 9.047  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 10.335 ; 10.335 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 8.288  ; 8.288  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 7.119  ; 7.119  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 8.824  ; 8.824  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 7.571  ; 7.571  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 10.709 ; 10.709 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 11.292 ; 11.292 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.245 ; 11.245 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 13.003 ; 13.003 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 10.234 ; 10.234 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 11.207 ; 11.207 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 10.831 ; 10.831 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 10.495 ; 10.495 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 9.290  ; 9.290  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 9.800  ; 9.800  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 8.949  ; 8.949  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 9.565  ; 9.565  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 8.794  ; 8.794  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 9.170  ; 9.170  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 9.996  ; 9.996  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 9.608  ; 9.608  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 8.551  ; 8.551  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 9.730  ; 9.730  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 8.017  ; 8.017  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 9.112  ; 9.112  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 7.720  ; 7.720  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 9.640  ; 9.640  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 8.026  ; 8.026  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 8.883  ; 8.883  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 7.571  ; 7.571  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 8.725  ; 8.725  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 7.625  ; 7.625  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 8.370  ; 8.370  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 7.932  ; 7.932  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 8.211  ; 8.211  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 9.199  ; 9.199  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 9.183  ; 9.183  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 11.665 ; 11.665 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.793 ; 12.793 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.745 ; 12.745 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 13.382 ; 13.382 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 14.337 ; 14.337 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 13.164 ; 13.164 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 14.123 ; 14.123 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 13.188 ; 13.188 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 14.212 ; 14.212 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.908 ; 11.908 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 12.251 ; 12.251 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 11.665 ; 11.665 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.767 ; 11.767 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 13.849 ; 13.849 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 13.845 ; 13.845 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 11.734 ; 11.734 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 12.999 ; 12.999 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 13.672 ; 13.672 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 13.375 ; 13.375 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.708 ; 12.708 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.658 ; 12.658 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 12.039 ; 12.039 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 12.406 ; 12.406 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 11.911 ; 11.911 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 14.664 ; 14.664 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 12.487 ; 12.487 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.471 ; 13.471 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 12.295 ; 12.295 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 14.080 ; 14.080 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 12.588 ; 12.588 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 13.450 ; 13.450 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 12.195 ; 12.195 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 12.593 ; 12.593 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 11.773 ; 11.773 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.358  ; 9.358  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst63     ; 9.303  ; 9.303  ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63     ; 12.533 ; 12.533 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63     ; 12.003 ; 12.003 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63     ; 11.224 ; 11.224 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63     ; 12.418 ; 12.418 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63     ; 10.427 ; 10.427 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63     ; 12.213 ; 12.213 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63     ; 10.272 ; 10.272 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63     ; 12.449 ; 12.449 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63     ; 11.642 ; 11.642 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63     ; 11.920 ; 11.920 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63     ; 11.345 ; 11.345 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63     ; 11.902 ; 11.902 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63     ; 10.885 ; 10.885 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63     ; 11.536 ; 11.536 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63     ; 9.517  ; 9.517  ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63     ; 11.565 ; 11.565 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63     ; 11.300 ; 11.300 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63     ; 11.619 ; 11.619 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63     ; 10.002 ; 10.002 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63     ; 11.609 ; 11.609 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63     ; 10.411 ; 10.411 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63     ; 11.538 ; 11.538 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63     ; 10.049 ; 10.049 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63     ; 11.324 ; 11.324 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63     ; 9.781  ; 9.781  ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63     ; 11.456 ; 11.456 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63     ; 9.703  ; 9.703  ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63     ; 9.900  ; 9.900  ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63     ; 9.784  ; 9.784  ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63     ; 10.152 ; 10.152 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63     ; 9.303  ; 9.303  ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63     ; 10.242 ; 10.242 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85     ; 9.956  ; 9.956  ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85     ; 13.306 ; 13.306 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85     ; 13.201 ; 13.201 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85     ; 11.390 ; 11.390 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85     ; 12.887 ; 12.887 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85     ; 11.804 ; 11.804 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85     ; 12.965 ; 12.965 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85     ; 10.595 ; 10.595 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85     ; 12.561 ; 12.561 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85     ; 11.634 ; 11.634 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85     ; 13.387 ; 13.387 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85     ; 12.941 ; 12.941 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85     ; 12.052 ; 12.052 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85     ; 11.783 ; 11.783 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85     ; 12.910 ; 12.910 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85     ; 11.897 ; 11.897 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85     ; 12.680 ; 12.680 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85     ; 11.827 ; 11.827 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85     ; 12.689 ; 12.689 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85     ; 11.148 ; 11.148 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85     ; 12.062 ; 12.062 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85     ; 11.447 ; 11.447 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85     ; 12.060 ; 12.060 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85     ; 11.466 ; 11.466 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85     ; 12.513 ; 12.513 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85     ; 10.896 ; 10.896 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85     ; 12.545 ; 12.545 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85     ; 9.956  ; 9.956  ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85     ; 12.095 ; 12.095 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85     ; 11.414 ; 11.414 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85     ; 11.720 ; 11.720 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85     ; 11.698 ; 11.698 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85     ; 12.108 ; 12.108 ; Fall       ; inst85                                    ;
+-------------------+------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 14.170 ; 14.170 ;        ;
; fiBENn     ; fbCTRLn     ; 14.269 ; 14.269 ; 14.269 ; 14.269 ;
; fiBENn     ; fbTENn      ; 14.269 ; 14.269 ; 14.269 ; 14.269 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 14.170 ; 14.170 ;        ;
; fiBENn     ; fbCTRLn     ; 14.269 ; 14.269 ; 14.269 ; 14.269 ;
; fiBENn     ; fbTENn      ; 14.269 ; 14.269 ; 14.269 ; 14.269 ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                             ;
+-----------+------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+------------+--------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 11.979 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 11.838 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 12.761 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 12.761 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 12.704 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 12.917 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 12.704 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 12.927 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 12.703 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 12.927 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 12.304 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 12.721 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 12.304 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 12.721 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 12.660 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 12.464 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 12.286 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 12.464 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 12.650 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 12.839 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 12.257 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 12.279 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 12.286 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 12.268 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 12.257 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 12.268 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 12.276 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 12.397 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 11.839 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 12.397 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 11.839 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 11.838 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 12.196 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 11.838 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 11.979 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.590  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 10.513 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 10.513 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 10.456 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 10.669 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 10.456 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 10.679 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 10.455 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 10.679 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 10.056 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.473 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 10.056 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.473 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 10.412 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.216 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 10.038 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.216 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 10.402 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.591 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 10.009 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.031 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 10.038 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.020 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 10.009 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.020 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 10.028 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.149 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.591  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.149 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.591  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 9.590  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 9.948  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 9.590  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
+-----------+------------+--------+------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                     ;
+-----------+------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+------------+--------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 8.975  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 7.920  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 8.843  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 8.843  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 8.786  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 8.999  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 8.786  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 9.009  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 8.785  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 9.009  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 8.386  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 8.803  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 8.386  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 8.803  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 8.742  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 8.546  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 8.368  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 8.546  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 8.732  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 8.921  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 8.339  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 8.361  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 8.368  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 8.350  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 8.339  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 8.350  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 8.358  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 8.479  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 7.921  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 8.479  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 7.921  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 7.920  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 8.278  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 7.920  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 8.975  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.250  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 10.173 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 10.173 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 10.116 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 10.329 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 10.116 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 10.339 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 10.115 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 10.339 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 9.716  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.133 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 9.716  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.133 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 10.072 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 9.876  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 9.698  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 9.876  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 10.062 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.251 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 9.669  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 9.691  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 9.698  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 9.680  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 9.669  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 9.680  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 9.688  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 9.809  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.251  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 9.809  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.251  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 9.250  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 9.608  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 9.250  ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
+-----------+------------+--------+------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                    ;
+-----------+------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 11.979    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 11.838    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 12.761    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 12.761    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 12.704    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 12.917    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 12.704    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 12.927    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 12.703    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 12.927    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 12.304    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 12.721    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 12.304    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 12.721    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 12.660    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 12.464    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 12.286    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 12.464    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 12.650    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 12.839    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 12.257    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 12.279    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 12.286    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 12.268    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 12.257    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 12.268    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 12.276    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 12.397    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 11.839    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 12.397    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 11.839    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 11.838    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 12.196    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 11.838    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 11.979    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.590     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 10.513    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 10.513    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 10.456    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 10.669    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 10.456    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 10.679    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 10.455    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 10.679    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 10.056    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.473    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 10.056    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.473    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 10.412    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 10.216    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 10.038    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 10.216    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 10.402    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.591    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 10.009    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 10.031    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 10.038    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 10.020    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 10.009    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 10.020    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 10.028    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 10.149    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.591     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 10.149    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.591     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 9.590     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 9.948     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 9.590     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                            ;
+-----------+------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 8.975     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 7.920     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 8.843     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 8.843     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 8.786     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 8.999     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 8.786     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 9.009     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 8.785     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 9.009     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 8.386     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 8.803     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 8.386     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 8.803     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 8.742     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 8.546     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 8.368     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 8.546     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 8.732     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 8.921     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 8.339     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 8.361     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 8.368     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 8.350     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 8.339     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 8.350     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 8.358     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 8.479     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 7.921     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 8.479     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 7.921     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 7.920     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 8.278     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 7.920     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 8.975     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 9.250     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 10.173    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 10.173    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 10.116    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 10.329    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 10.116    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 10.339    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 10.115    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 10.339    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 9.716     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 10.133    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 9.716     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 10.133    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 10.072    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 9.876     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 9.698     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 9.876     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 10.062    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 10.251    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 9.669     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 9.691     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 9.698     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 9.680     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 9.669     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 9.680     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 9.688     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 9.809     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 9.251     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 9.809     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 9.251     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 9.250     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 9.608     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 9.250     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+-------------------------------------------+


+--------------------------------------------------------------------+
; Fast Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.273  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 5.029  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 5.355  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 9.938  ; 0.000         ;
; inst63                                    ; 23.540 ; 0.000         ;
; inst85                                    ; 23.541 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Hold Summary                                           ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.037 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.213 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.220 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.224 ; 0.000         ;
; inst63                                    ; 0.378 ; 0.000         ;
; inst85                                    ; 0.378 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Fast Model Recovery Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.077  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 9.744  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 10.836 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 11.441 ; 0.000         ;
; inst85                                    ; 11.954 ; 0.000         ;
; inst63                                    ; 24.289 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Removal Summary                                         ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.105  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.194  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.223  ; 0.000         ;
; inst63                                    ; 0.466  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.932  ; 0.000         ;
; inst85                                    ; 12.898 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.495  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 11.583 ; 0.000         ;
; inst63                                    ; 11.870 ; 0.000         ;
; inst85                                    ; 11.870 ; 0.000         ;
; CLK40DES1                                 ; 12.500 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 24.370 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 49.083 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 2.575 ; 2.575 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 2.575 ; 2.575 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 2.131 ; 2.131 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 1.990 ; 1.990 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 2.159 ; 2.159 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 2.172 ; 2.172 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 2.171 ; 2.171 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 2.090 ; 2.090 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 2.192 ; 2.192 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 2.227 ; 2.227 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 2.168 ; 2.168 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 2.260 ; 2.260 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 2.201 ; 2.201 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 2.882 ; 2.882 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 2.971 ; 2.971 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 2.766 ; 2.766 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 2.862 ; 2.862 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 2.971 ; 2.971 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 2.956 ; 2.956 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 2.698 ; 2.698 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 2.910 ; 2.910 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 2.597 ; 2.597 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 2.873 ; 2.873 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 3.064 ; 3.064 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 3.013 ; 3.013 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 2.933 ; 2.933 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 2.986 ; 2.986 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 3.064 ; 3.064 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 3.048 ; 3.048 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 2.473 ; 2.473 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 2.449 ; 2.449 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 2.435 ; 2.435 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 2.445 ; 2.445 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 2.330 ; 2.330 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 2.317 ; 2.317 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 2.261 ; 2.261 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 2.473 ; 2.473 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 2.430 ; 2.430 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 3.009 ; 3.009 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 2.569 ; 2.569 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.025 ; 3.025 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.987 ; 2.987 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.876 ; 2.876 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.525 ; 2.525 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.600 ; 2.600 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 2.489 ; 2.489 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.631 ; 2.631 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.656 ; 2.656 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.589 ; 2.589 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 2.492 ; 2.492 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 3.025 ; 3.025 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 2.690 ; 2.690 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.952 ; 2.952 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 2.438 ; 2.438 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.303 ; 2.303 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 2.314 ; 2.314 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.315 ; 2.315 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.288 ; 2.288 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.415 ; 2.415 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 2.286 ; 2.286 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.438 ; 2.438 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.573 ; 2.573 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.495 ; 2.495 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 2.157 ; 2.157 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.657 ; 2.657 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.278 ; 2.278 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 2.149 ; 2.149 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 2.130 ; 2.130 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 3.205 ; 3.205 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 3.275 ; 3.275 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 3.147 ; 3.147 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 3.611 ; 3.611 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 3.560 ; 3.560 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 3.480 ; 3.480 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 3.533 ; 3.533 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 3.611 ; 3.611 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 3.595 ; 3.595 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 2.475 ; 2.475 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 3.269 ; 3.269 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 2.859 ; 2.859 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 2.701 ; 2.701 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 3.012 ; 3.012 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 3.269 ; 3.269 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 2.977 ; 2.977 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 1.082 ; 1.082 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 1.082 ; 1.082 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 1.055 ; 1.055 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 1.007 ; 1.007 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 0.615 ; 0.615 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 0.419 ; 0.419 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 0.513 ; 0.513 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 0.614 ; 0.614 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 0.657 ; 0.657 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 0.308 ; 0.308 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 0.507 ; 0.507 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 0.313 ; 0.313 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 0.509 ; 0.509 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 0.503 ; 0.503 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 0.799 ; 0.799 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 0.349 ; 0.349 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 0.797 ; 0.797 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 0.291 ; 0.291 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 0.626 ; 0.626 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 0.180 ; 0.180 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 0.637 ; 0.637 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 0.400 ; 0.400 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 0.338 ; 0.338 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.293 ; 0.293 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.448 ; 0.448 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 0.591 ; 0.591 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 0.821 ; 0.821 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.188 ; 0.188 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 0.847 ; 0.847 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.176 ; 0.176 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.161 ; 0.161 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 0.275 ; 0.275 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.141 ; 0.141 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 2.996 ; 2.996 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 2.973 ; 2.973 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 3.210 ; 3.210 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.613 ; 2.613 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 2.234 ; 2.234 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 2.343 ; 2.343 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 2.109 ; 2.109 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 2.364 ; 2.364 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 2.523 ; 2.523 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 2.441 ; 2.441 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 2.324 ; 2.324 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 2.455 ; 2.455 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 2.326 ; 2.326 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 2.544 ; 2.544 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 2.308 ; 2.308 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 2.613 ; 2.613 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 2.495 ; 2.495 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 2.591 ; 2.591 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 2.123 ; 2.123 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 2.535 ; 2.535 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 2.040 ; 2.040 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 2.243 ; 2.243 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 2.023 ; 2.023 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 2.293 ; 2.293 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 2.835 ; 2.835 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.681 ; 2.681 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.672 ; 2.672 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.302 ; 2.302 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.637 ; 2.637 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.237 ; 2.237 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.361 ; 2.361 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.438 ; 2.438 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.430 ; 2.430 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.283 ; 2.283 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.635 ; 2.635 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.172 ; 2.172 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.645 ; 2.645 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 2.159 ; 2.159 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.366 ; 2.366 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 2.279 ; 2.279 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.355 ; 2.355 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.477 ; 2.477 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.835 ; 2.835 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 2.561 ; 2.561 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 2.277 ; 2.277 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 1.273 ; 1.273 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 1.273 ; 1.273 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 1.246 ; 1.246 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 1.198 ; 1.198 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 0.806 ; 0.806 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 0.610 ; 0.610 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 0.704 ; 0.704 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 0.805 ; 0.805 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 0.848 ; 0.848 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 0.499 ; 0.499 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 0.698 ; 0.698 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 0.504 ; 0.504 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 0.700 ; 0.700 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 0.694 ; 0.694 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 0.990 ; 0.990 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 0.540 ; 0.540 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 0.988 ; 0.988 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 0.482 ; 0.482 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 0.817 ; 0.817 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 0.371 ; 0.371 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 0.828 ; 0.828 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 0.591 ; 0.591 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 0.529 ; 0.529 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 0.484 ; 0.484 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 0.639 ; 0.639 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 0.782 ; 0.782 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 1.012 ; 1.012 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 0.379 ; 0.379 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 1.038 ; 1.038 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 0.367 ; 0.367 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.352 ; 0.352 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 0.466 ; 0.466 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.332 ; 0.332 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 2.288 ; 2.288 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 2.587 ; 2.587 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -1.868 ; -1.868 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.453 ; -2.453 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -2.009 ; -2.009 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -1.868 ; -1.868 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -2.037 ; -2.037 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.050 ; -2.050 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.049 ; -2.049 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -1.968 ; -1.968 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.070 ; -2.070 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.105 ; -2.105 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.046 ; -2.046 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.138 ; -2.138 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.079 ; -2.079 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.309 ; -2.309 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.294 ; -2.294 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.438 ; -2.438 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.411 ; -2.411 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.409 ; -2.409 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.488 ; -2.488 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.294 ; -2.294 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.473 ; -2.473 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.312 ; -2.312 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.505 ; -2.505 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.811 ; -2.811 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.891 ; -2.891 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.811 ; -2.811 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.864 ; -2.864 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.942 ; -2.942 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.926 ; -2.926 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -1.989 ; -1.989 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -1.999 ; -1.999 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -1.989 ; -1.989 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.076 ; -2.076 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.141 ; -2.141 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.195 ; -2.195 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.038 ; -2.038 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.350 ; -2.350 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.212 ; -2.212 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -1.860 ; -1.860 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.447 ; -2.447 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.551 ; -2.551 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.537 ; -2.537 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.214 ; -2.214 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.439 ; -2.439 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.097 ; -2.097 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.225 ; -2.225 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.310 ; -2.310 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.303 ; -2.303 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.370 ; -2.370 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.903 ; -2.903 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.568 ; -2.568 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.830 ; -2.830 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.316 ; -2.316 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.181 ; -2.181 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.192 ; -2.192 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.193 ; -2.193 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.166 ; -2.166 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.293 ; -2.293 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.164 ; -2.164 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.316 ; -2.316 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.451 ; -2.451 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.373 ; -2.373 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -2.035 ; -2.035 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.535 ; -2.535 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -2.156 ; -2.156 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -2.027 ; -2.027 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.579 ; -2.579 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.995 ; -2.995 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -3.025 ; -3.025 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.091 ; -3.091 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.171 ; -3.171 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.091 ; -3.091 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.144 ; -3.144 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.222 ; -3.222 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.206 ; -3.206 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.353 ; -2.353 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.219 ; -2.219 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.339 ; -2.339 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.219 ; -2.219 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.516 ; -2.516 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.848 ; -2.848 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.290 ; -1.290 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.031 ; -0.031 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.972 ; -0.972 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -0.945 ; -0.945 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.897 ; -0.897 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.505 ; -0.505 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.309 ; -0.309 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -0.403 ; -0.403 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.504 ; -0.504 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.547 ; -0.547 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.198 ; -0.198 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.397 ; -0.397 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.203 ; -0.203 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.399 ; -0.399 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.393 ; -0.393 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.689 ; -0.689 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.239 ; -0.239 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.687 ; -0.687 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.181 ; -0.181 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.516 ; -0.516 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.070 ; -0.070 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.527 ; -0.527 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.290 ; -0.290 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.228 ; -0.228 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.183 ; -0.183 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.338 ; -0.338 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.481 ; -0.481 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.711 ; -0.711 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.078 ; -0.078 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.737 ; -0.737 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.066 ; -0.066 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.051 ; -0.051 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.165 ; -0.165 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.031 ; -0.031 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.301 ; -1.301 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.358 ; -2.358 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.479 ; -2.479 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.901 ; -1.901 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -2.112 ; -2.112 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -2.221 ; -2.221 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -1.987 ; -1.987 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -2.242 ; -2.242 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.066 ; -2.066 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.271 ; -2.271 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -1.949 ; -1.949 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.294 ; -2.294 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -1.960 ; -1.960 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.355 ; -2.355 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -2.026 ; -2.026 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.191 ; -2.191 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.002 ; -2.002 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -2.155 ; -2.155 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -2.001 ; -2.001 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -2.413 ; -2.413 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -1.918 ; -1.918 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -2.121 ; -2.121 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -1.901 ; -1.901 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -2.171 ; -2.171 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -2.037 ; -2.037 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.559 ; -2.559 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.550 ; -2.550 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.180 ; -2.180 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.515 ; -2.515 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.115 ; -2.115 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.239 ; -2.239 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.316 ; -2.316 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.308 ; -2.308 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.161 ; -2.161 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.513 ; -2.513 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -2.050 ; -2.050 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.523 ; -2.523 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.037 ; -2.037 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.244 ; -2.244 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.157 ; -2.157 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.233 ; -2.233 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.355 ; -2.355 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.713 ; -2.713 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.439 ; -2.439 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.481 ; -1.481 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.222 ; -0.222 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -1.163 ; -1.163 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.136 ; -1.136 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -1.088 ; -1.088 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -0.696 ; -0.696 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -0.500 ; -0.500 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -0.594 ; -0.594 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -0.695 ; -0.695 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -0.738 ; -0.738 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.389 ; -0.389 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.588 ; -0.588 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.394 ; -0.394 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.590 ; -0.590 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.584 ; -0.584 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.880 ; -0.880 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.430 ; -0.430 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.878 ; -0.878 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.372 ; -0.372 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.707 ; -0.707 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.261 ; -0.261 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.718 ; -0.718 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.481 ; -0.481 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.419 ; -0.419 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.374 ; -0.374 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.529 ; -0.529 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.672 ; -0.672 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.902 ; -0.902 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.269 ; -0.269 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.928 ; -0.928 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.257 ; -0.257 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.242 ; -0.242 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.356 ; -0.356 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.222 ; -0.222 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.492 ; -1.492 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.383 ; -2.383 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+-------------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------------+------------+-------+-------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.445 ; 3.445 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 4.446 ; 4.446 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 4.234 ; 4.234 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.710 ; 3.710 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.616 ; 3.616 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.725 ; 3.725 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.923 ; 3.923 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.870 ; 3.870 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.894 ; 3.894 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.234 ; 4.234 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.285 ; 3.285 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 3.793 ; 3.793 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.432 ; 3.432 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 5.145 ; 5.145 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 5.060 ; 5.060 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 5.105 ; 5.105 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 4.527 ; 4.527 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.806 ; 4.806 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 4.345 ; 4.345 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 5.048 ; 5.048 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.550 ; 4.550 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.910 ; 4.910 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 4.598 ; 4.598 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.781 ; 4.781 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 4.683 ; 4.683 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 4.775 ; 4.775 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 4.765 ; 4.765 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.977 ; 4.977 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 4.838 ; 4.838 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.753 ; 4.753 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 4.338 ; 4.338 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.653 ; 4.653 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.951 ; 3.951 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.543 ; 4.543 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.281 ; 4.281 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 5.145 ; 5.145 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 4.470 ; 4.470 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 4.864 ; 4.864 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 4.150 ; 4.150 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 4.999 ; 4.999 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.731 ; 3.731 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.410 ; 4.410 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 4.230 ; 4.230 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.385 ; 4.385 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.263 ; 4.263 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.627 ; 4.627 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 4.125 ; 4.125 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 6.500 ; 6.500 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 5.795 ; 5.795 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 5.745 ; 5.745 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 5.972 ; 5.972 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 6.370 ; 6.370 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 5.933 ; 5.933 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 6.292 ; 6.292 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 5.933 ; 5.933 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 6.339 ; 6.339 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 5.418 ; 5.418 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 5.586 ; 5.586 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 5.342 ; 5.342 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 5.401 ; 5.401 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 6.141 ; 6.141 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 6.186 ; 6.186 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 5.349 ; 5.349 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 5.845 ; 5.845 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 6.086 ; 6.086 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 6.005 ; 6.005 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 5.730 ; 5.730 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 5.721 ; 5.721 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 5.469 ; 5.469 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 5.637 ; 5.637 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 5.428 ; 5.428 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 6.500 ; 6.500 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 5.630 ; 5.630 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 6.061 ; 6.061 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 5.552 ; 5.552 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 6.249 ; 6.249 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 5.692 ; 5.692 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 6.066 ; 6.066 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 5.530 ; 5.530 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 5.712 ; 5.712 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 4.669 ; 4.669 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 5.594 ; 5.594 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 4.111 ; 4.111 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.425 ;       ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.732 ; 3.732 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.425 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 5.194 ; 5.194 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 4.076 ; 4.076 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 4.184 ; 4.184 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 4.293 ; 4.293 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 4.830 ; 4.830 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 4.801 ; 4.801 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 4.917 ; 4.917 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 5.194 ; 5.194 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 4.079 ; 4.079 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 4.178 ; 4.178 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 3.822 ; 3.822 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 5.547 ; 5.547 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 4.685 ; 4.685 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 4.875 ; 4.875 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.867 ; 4.867 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.547 ; 5.547 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.513 ; 4.513 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 4.881 ; 4.881 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.729 ; 4.729 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.650 ; 4.650 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.136 ; 4.136 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.329 ; 4.329 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 3.995 ; 3.995 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 4.240 ; 4.240 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 4.992 ; 4.992 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.284 ; 5.284 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.491 ; 4.491 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.478 ; 4.478 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 4.812 ; 4.812 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 4.797 ; 4.797 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 4.543 ; 4.543 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 4.479 ; 4.479 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 3.973 ; 3.973 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.450 ; 4.450 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 3.971 ; 3.971 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 5.119 ; 5.119 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 4.701 ; 4.701 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.201 ; 5.201 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 4.631 ; 4.631 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 4.928 ; 4.928 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 4.089 ; 4.089 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 4.366 ; 4.366 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 4.088 ; 4.088 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 4.113 ; 4.113 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 6.309 ; 6.309 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.604 ; 5.604 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.554 ; 5.554 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.781 ; 5.781 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 6.179 ; 6.179 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.742 ; 5.742 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 6.101 ; 6.101 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.742 ; 5.742 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 6.148 ; 6.148 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.227 ; 5.227 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.395 ; 5.395 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.151 ; 5.151 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.210 ; 5.210 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.950 ; 5.950 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.995 ; 5.995 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.158 ; 5.158 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.654 ; 5.654 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.895 ; 5.895 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.814 ; 5.814 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.539 ; 5.539 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.530 ; 5.530 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.278 ; 5.278 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.446 ; 5.446 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.237 ; 5.237 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 6.309 ; 6.309 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.439 ; 5.439 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.870 ; 5.870 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.361 ; 5.361 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 6.058 ; 6.058 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.501 ; 5.501 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.875 ; 5.875 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.339 ; 5.339 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.521 ; 5.521 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 5.403 ; 5.403 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 3.997 ; 3.997 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst63     ; 5.391 ; 5.391 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63     ; 5.391 ; 5.391 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63     ; 5.216 ; 5.216 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63     ; 4.814 ; 4.814 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63     ; 5.351 ; 5.351 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63     ; 4.568 ; 4.568 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63     ; 5.230 ; 5.230 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63     ; 4.482 ; 4.482 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63     ; 5.381 ; 5.381 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63     ; 4.991 ; 4.991 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63     ; 5.112 ; 5.112 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63     ; 4.918 ; 4.918 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63     ; 5.134 ; 5.134 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63     ; 4.703 ; 4.703 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63     ; 4.956 ; 4.956 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63     ; 4.167 ; 4.167 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63     ; 5.001 ; 5.001 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63     ; 4.871 ; 4.871 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63     ; 5.041 ; 5.041 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63     ; 4.384 ; 4.384 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63     ; 5.018 ; 5.018 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63     ; 4.526 ; 4.526 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63     ; 5.041 ; 5.041 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63     ; 4.373 ; 4.373 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63     ; 4.917 ; 4.917 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63     ; 4.264 ; 4.264 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63     ; 5.010 ; 5.010 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63     ; 4.264 ; 4.264 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63     ; 4.340 ; 4.340 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63     ; 4.260 ; 4.260 ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63     ; 4.421 ; 4.421 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63     ; 4.107 ; 4.107 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63     ; 4.459 ; 4.459 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85     ; 5.649 ; 5.649 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85     ; 5.645 ; 5.645 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85     ; 5.649 ; 5.649 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85     ; 4.831 ; 4.831 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85     ; 5.456 ; 5.456 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85     ; 5.053 ; 5.053 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85     ; 5.444 ; 5.444 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85     ; 4.542 ; 4.542 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85     ; 5.339 ; 5.339 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85     ; 4.931 ; 4.931 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85     ; 5.638 ; 5.638 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85     ; 5.449 ; 5.449 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85     ; 5.157 ; 5.157 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85     ; 5.001 ; 5.001 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85     ; 5.445 ; 5.445 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85     ; 5.014 ; 5.014 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85     ; 5.368 ; 5.368 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85     ; 5.017 ; 5.017 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85     ; 5.378 ; 5.378 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85     ; 4.728 ; 4.728 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85     ; 5.138 ; 5.138 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85     ; 4.870 ; 4.870 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85     ; 5.147 ; 5.147 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85     ; 4.841 ; 4.841 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85     ; 5.318 ; 5.318 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85     ; 4.666 ; 4.666 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85     ; 5.296 ; 5.296 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85     ; 4.287 ; 4.287 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85     ; 5.137 ; 5.137 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85     ; 4.853 ; 4.853 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85     ; 4.996 ; 4.996 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85     ; 4.975 ; 4.975 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85     ; 5.146 ; 5.146 ; Fall       ; inst85                                    ;
+-------------------+------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-------------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------------+------------+-------+-------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.445 ; 3.445 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 4.446 ; 4.446 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.273 ; 3.273 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.461 ; 3.461 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.273 ; 3.273 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.725 ; 3.725 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.539 ; 3.539 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.391 ; 3.391 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.553 ; 3.553 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.885 ; 3.885 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.285 ; 3.285 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 3.793 ; 3.793 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.432 ; 3.432 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.192 ; 3.192 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.145 ; 4.145 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.445 ; 4.445 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.959 ; 3.959 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 3.803 ; 3.803 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.192 ; 3.192 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.897 ; 3.897 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.750 ; 3.750 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 3.681 ; 3.681 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.599 ; 3.599 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.210 ; 4.210 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.340 ; 3.340 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.572 ; 3.572 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.926 ; 3.926 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.083 ; 4.083 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.866 ; 3.866 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.571 ; 4.571 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.988 ; 3.988 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.122 ; 4.122 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.677 ; 3.677 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.097 ; 4.097 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.063 ; 4.063 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.053 ; 4.053 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 4.296 ; 4.296 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.978 ; 3.978 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.687 ; 3.687 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.673 ; 3.673 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.367 ; 3.367 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.410 ; 4.410 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 4.230 ; 4.230 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.385 ; 4.385 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.263 ; 4.263 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.627 ; 4.627 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 4.075 ; 4.075 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.353 ; 3.353 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.250 ; 4.250 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.403 ; 4.403 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 4.012 ; 4.012 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.346 ; 4.346 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.944 ; 3.944 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.993 ; 3.993 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.012 ; 4.012 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.262 ; 4.262 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.959 ; 3.959 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.341 ; 4.341 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.848 ; 3.848 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.984 ; 3.984 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.673 ; 3.673 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.195 ; 4.195 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.966 ; 3.966 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.073 ; 4.073 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.695 ; 3.695 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.040 ; 4.040 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.493 ; 3.493 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 3.930 ; 3.930 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.742 ; 3.742 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.265 ; 4.265 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.460 ; 3.460 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.946 ; 3.946 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.472 ; 3.472 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.831 ; 3.831 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.353 ; 3.353 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.924 ; 3.924 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.675 ; 3.675 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.796 ; 3.796 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.718 ; 3.718 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.671 ; 3.671 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 3.447 ; 3.447 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 3.735 ; 3.735 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 3.910 ; 3.910 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.425 ;       ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.536 ; 3.536 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.425 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.482 ; 3.482 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.482 ; 3.482 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.588 ; 3.588 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.519 ; 3.519 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.810 ; 3.810 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 4.008 ; 4.008 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.935 ; 3.935 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.401 ; 4.401 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.614 ; 3.614 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 3.185 ; 3.185 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 3.822 ; 3.822 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 3.346 ; 3.346 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 4.557 ; 4.557 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 4.747 ; 4.747 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.739 ; 4.739 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.419 ; 5.419 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.385 ; 4.385 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 4.753 ; 4.753 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.601 ; 4.601 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.522 ; 4.522 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.008 ; 4.008 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.201 ; 4.201 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 3.867 ; 3.867 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 4.112 ; 4.112 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 3.831 ; 3.831 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 3.977 ; 3.977 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.246 ; 4.246 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.171 ; 4.171 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 3.717 ; 3.717 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 4.182 ; 4.182 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 3.551 ; 3.551 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 3.981 ; 3.981 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 3.403 ; 3.403 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.140 ; 4.140 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 3.506 ; 3.506 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 3.851 ; 3.851 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 3.346 ; 3.346 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 3.803 ; 3.803 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 3.368 ; 3.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 3.652 ; 3.652 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 3.472 ; 3.472 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 3.601 ; 3.601 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 3.960 ; 3.960 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 3.985 ; 3.985 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 5.151 ; 5.151 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.604 ; 5.604 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.554 ; 5.554 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.781 ; 5.781 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 6.179 ; 6.179 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.742 ; 5.742 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 6.101 ; 6.101 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.742 ; 5.742 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 6.148 ; 6.148 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.227 ; 5.227 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.395 ; 5.395 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.151 ; 5.151 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.210 ; 5.210 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.950 ; 5.950 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.995 ; 5.995 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.158 ; 5.158 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.654 ; 5.654 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.895 ; 5.895 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.814 ; 5.814 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.539 ; 5.539 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.530 ; 5.530 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.278 ; 5.278 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.446 ; 5.446 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.237 ; 5.237 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 6.309 ; 6.309 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.439 ; 5.439 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.870 ; 5.870 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.361 ; 5.361 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 6.058 ; 6.058 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.501 ; 5.501 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.875 ; 5.875 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.339 ; 5.339 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.521 ; 5.521 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 5.188 ; 5.188 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 3.997 ; 3.997 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst63     ; 4.107 ; 4.107 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63     ; 5.391 ; 5.391 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63     ; 5.216 ; 5.216 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63     ; 4.814 ; 4.814 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63     ; 5.351 ; 5.351 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63     ; 4.568 ; 4.568 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63     ; 5.230 ; 5.230 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63     ; 4.482 ; 4.482 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63     ; 5.381 ; 5.381 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63     ; 4.991 ; 4.991 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63     ; 5.112 ; 5.112 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63     ; 4.918 ; 4.918 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63     ; 5.134 ; 5.134 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63     ; 4.703 ; 4.703 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63     ; 4.956 ; 4.956 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63     ; 4.167 ; 4.167 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63     ; 5.001 ; 5.001 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63     ; 4.871 ; 4.871 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63     ; 5.041 ; 5.041 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63     ; 4.384 ; 4.384 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63     ; 5.018 ; 5.018 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63     ; 4.526 ; 4.526 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63     ; 5.041 ; 5.041 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63     ; 4.373 ; 4.373 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63     ; 4.917 ; 4.917 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63     ; 4.264 ; 4.264 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63     ; 5.010 ; 5.010 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63     ; 4.264 ; 4.264 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63     ; 4.340 ; 4.340 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63     ; 4.260 ; 4.260 ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63     ; 4.421 ; 4.421 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63     ; 4.107 ; 4.107 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63     ; 4.459 ; 4.459 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85     ; 4.287 ; 4.287 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85     ; 5.645 ; 5.645 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85     ; 5.649 ; 5.649 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85     ; 4.831 ; 4.831 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85     ; 5.456 ; 5.456 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85     ; 5.053 ; 5.053 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85     ; 5.444 ; 5.444 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85     ; 4.542 ; 4.542 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85     ; 5.339 ; 5.339 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85     ; 4.931 ; 4.931 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85     ; 5.638 ; 5.638 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85     ; 5.449 ; 5.449 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85     ; 5.157 ; 5.157 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85     ; 5.001 ; 5.001 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85     ; 5.445 ; 5.445 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85     ; 5.014 ; 5.014 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85     ; 5.368 ; 5.368 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85     ; 5.017 ; 5.017 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85     ; 5.378 ; 5.378 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85     ; 4.728 ; 4.728 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85     ; 5.138 ; 5.138 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85     ; 4.870 ; 4.870 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85     ; 5.147 ; 5.147 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85     ; 4.841 ; 4.841 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85     ; 5.318 ; 5.318 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85     ; 4.666 ; 4.666 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85     ; 5.296 ; 5.296 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85     ; 4.287 ; 4.287 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85     ; 5.137 ; 5.137 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85     ; 4.853 ; 4.853 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85     ; 4.996 ; 4.996 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85     ; 4.975 ; 4.975 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85     ; 5.146 ; 5.146 ; Fall       ; inst85                                    ;
+-------------------+------------+-------+-------+------------+-------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 6.099 ; 6.099 ;       ;
; fiBENn     ; fbCTRLn     ; 6.022 ; 6.022 ; 6.022 ; 6.022 ;
; fiBENn     ; fbTENn      ; 6.022 ; 6.022 ; 6.022 ; 6.022 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 6.099 ; 6.099 ;       ;
; fiBENn     ; fbCTRLn     ; 6.022 ; 6.022 ; 6.022 ; 6.022 ;
; fiBENn     ; fbTENn      ; 6.022 ; 6.022 ; 6.022 ; 6.022 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                            ;
+-----------+------------+-------+------+------------+-------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+------------+-------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.930 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.839 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 5.232 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 5.232 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 5.195 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 5.267 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 5.195 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 5.277 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 5.192 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 5.277 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 5.046 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 5.196 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 5.046 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 5.196 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 5.160 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 5.080 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 5.031 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 5.080 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 5.150 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 5.206 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 5.007 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 5.017 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 5.031 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 5.014 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 5.007 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 5.014 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 5.021 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 5.036 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 4.843 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 5.036 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 4.843 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 4.839 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 4.963 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 4.839 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.930 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.974 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.367 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.367 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.330 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.402 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.330 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.412 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.327 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.412 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.181 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.331 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.181 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.331 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.295 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.215 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.166 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.215 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.285 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.341 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.142 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.152 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.166 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.149 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.142 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.149 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.156 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.171 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 3.978 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.171 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 3.978 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 3.974 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.098 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 3.974 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
+-----------+------------+-------+------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                    ;
+-----------+------------+-------+------+------------+-------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+------------+-------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 3.712 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.335 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 3.728 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 3.728 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 3.691 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 3.763 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 3.691 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 3.773 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 3.688 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 3.773 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 3.542 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 3.692 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 3.542 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 3.692 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 3.656 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 3.576 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 3.527 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 3.576 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 3.646 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 3.702 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 3.503 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 3.513 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 3.527 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 3.510 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 3.503 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 3.510 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 3.517 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 3.532 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 3.339 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 3.532 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 3.339 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 3.335 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 3.459 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 3.335 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 3.712 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.846 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.239 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.239 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.202 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.274 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.202 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.284 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.199 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.284 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.053 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.203 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.053 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.203 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.167 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.087 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.038 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.087 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.157 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.213 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.014 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.024 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.038 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.021 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.014 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.021 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.028 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.043 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 3.850 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.043 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 3.850 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 3.846 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 3.970 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 3.846 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
+-----------+------------+-------+------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                    ;
+-----------+------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 4.930     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 4.839     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 5.232     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 5.232     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 5.195     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 5.267     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 5.195     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 5.277     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 5.192     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 5.277     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 5.046     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 5.196     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 5.046     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 5.196     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 5.160     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 5.080     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 5.031     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 5.080     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 5.150     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 5.206     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 5.007     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 5.017     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 5.031     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 5.014     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 5.007     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 5.014     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 5.021     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 5.036     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 4.843     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 5.036     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 4.843     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 4.839     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 4.963     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 4.839     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 4.930     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.974     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.367     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.367     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.330     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.402     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.330     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.412     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.327     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.412     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.181     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.331     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.181     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.331     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.295     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.215     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.166     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.215     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.285     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.341     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.142     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.152     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.166     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.149     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.142     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.149     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.156     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.171     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 3.978     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.171     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 3.978     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 3.974     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 4.098     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 3.974     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                            ;
+-----------+------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1  ; 3.712     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.335     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1  ; 3.728     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1  ; 3.728     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1  ; 3.691     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1  ; 3.763     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1  ; 3.691     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1  ; 3.773     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1  ; 3.688     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1  ; 3.773     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1  ; 3.542     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1  ; 3.692     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1  ; 3.542     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1  ; 3.692     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1  ; 3.656     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1  ; 3.576     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1  ; 3.527     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1  ; 3.576     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1  ; 3.646     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1  ; 3.702     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1  ; 3.503     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1  ; 3.513     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1  ; 3.527     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1  ; 3.510     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1  ; 3.503     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1  ; 3.510     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1  ; 3.517     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1  ; 3.532     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1  ; 3.339     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1  ; 3.532     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1  ; 3.339     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1  ; 3.335     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1  ; 3.459     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1  ; 3.335     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1  ; 3.712     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1  ; 3.846     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1  ; 4.239     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1  ; 4.239     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1  ; 4.202     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1  ; 4.274     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1  ; 4.202     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1  ; 4.284     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1  ; 4.199     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1  ; 4.284     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1  ; 4.053     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1  ; 4.203     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1  ; 4.053     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1  ; 4.203     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1  ; 4.167     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1  ; 4.087     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1  ; 4.038     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1  ; 4.087     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1  ; 4.157     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1  ; 4.213     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1  ; 4.014     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1  ; 4.024     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1  ; 4.038     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1  ; 4.021     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1  ; 4.014     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1  ; 4.021     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1  ; 4.028     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1  ; 4.043     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1  ; 3.850     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1  ; 4.043     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1  ; 3.850     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1  ; 3.846     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1  ; 3.970     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1  ; 3.846     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
+-----------+------------+-----------+-----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                    ;
+--------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                      ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                           ; 1.021  ; 0.037 ; 0.656    ; 0.105   ; 2.305               ;
;  CLK40DES1                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 12.500              ;
;  PLL0:inst44|altpll:altpll_component|_clk0 ; 3.986  ; 0.037 ; 6.093    ; 0.105   ; 11.269              ;
;  PLL0:inst44|altpll:altpll_component|_clk1 ; 3.165  ; 0.220 ; 9.943    ; 0.223   ; 24.180              ;
;  PLL0:inst44|altpll:altpll_component|_clk2 ; 6.299  ; 0.213 ; 8.494    ; 0.194   ; 48.769              ;
;  PLL0:inst44|altpll:altpll_component|_clk4 ; 1.021  ; 0.224 ; 0.656    ; 0.932   ; 2.305               ;
;  inst63                                    ; 22.016 ; 0.378 ; 23.206   ; 0.466   ; 11.680              ;
;  inst85                                    ; 22.019 ; 0.378 ; 11.320   ; 12.898  ; 11.680              ;
; Design-wide TNS                            ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK40DES1                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk0 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk2 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk4 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  inst63                                    ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  inst85                                    ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+--------------------------------------------+--------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 5.740 ; 5.740 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.740 ; 5.740 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 4.629 ; 4.629 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 4.464 ; 4.464 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.649 ; 4.649 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 4.690 ; 4.690 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 4.698 ; 4.698 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 4.516 ; 4.516 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 4.722 ; 4.722 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 4.892 ; 4.892 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 4.652 ; 4.652 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 4.930 ; 4.930 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 4.703 ; 4.703 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 6.691 ; 6.691 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 7.154 ; 7.154 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 6.552 ; 6.552 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 6.896 ; 6.896 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 7.154 ; 7.154 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 7.027 ; 7.027 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 6.440 ; 6.440 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 7.024 ; 7.024 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 6.111 ; 6.111 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 6.841 ; 6.841 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 7.417 ; 7.417 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 7.148 ; 7.148 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 6.962 ; 6.962 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.088 ; 7.088 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 7.417 ; 7.417 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 7.267 ; 7.267 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 5.728 ; 5.728 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 5.664 ; 5.664 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 5.681 ; 5.681 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 5.647 ; 5.647 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 5.311 ; 5.311 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 5.347 ; 5.347 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 5.202 ; 5.202 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 5.695 ; 5.695 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.728 ; 5.728 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 6.734 ; 6.734 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 6.044 ; 6.044 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 7.286 ; 7.286 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 7.112 ; 7.112 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 6.763 ; 6.763 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 5.822 ; 5.822 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 5.564 ; 5.564 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 5.743 ; 5.743 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 5.704 ; 5.704 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 6.287 ; 6.287 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 5.593 ; 5.593 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 5.476 ; 5.476 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 7.286 ; 7.286 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 6.014 ; 6.014 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 7.031 ; 7.031 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 5.707 ; 5.707 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 5.306 ; 5.306 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 5.353 ; 5.353 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 5.354 ; 5.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 5.285 ; 5.285 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 5.621 ; 5.621 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 5.306 ; 5.306 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.699 ; 5.699 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 6.100 ; 6.100 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 5.793 ; 5.793 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 4.776 ; 4.776 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 6.245 ; 6.245 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 5.317 ; 5.317 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 4.918 ; 4.918 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 4.881 ; 4.881 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 7.702 ; 7.702 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.892 ; 7.892 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 7.495 ; 7.495 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.753 ; 8.753 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.484 ; 8.484 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.298 ; 8.298 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 8.424 ; 8.424 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 8.753 ; 8.753 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 8.603 ; 8.603 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 5.657 ; 5.657 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 7.797 ; 7.797 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 6.677 ; 6.677 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 6.244 ; 6.244 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 7.023 ; 7.023 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.797 ; 7.797 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 7.104 ; 7.104 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.781 ; 2.781 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.781 ; 2.781 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.702 ; 2.702 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.573 ; 2.573 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 1.137 ; 1.137 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 1.048 ; 1.048 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 0.894 ; 0.894 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 1.649 ; 1.649 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 1.252 ; 1.252 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 0.751 ; 0.751 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 1.192 ; 1.192 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 0.764 ; 0.764 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 1.226 ; 1.226 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 0.949 ; 0.949 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.041 ; 2.041 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 0.531 ; 0.531 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.042 ; 2.042 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 0.754 ; 0.754 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 1.582 ; 1.582 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 0.437 ; 0.437 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 1.611 ; 1.611 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 1.046 ; 1.046 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 0.823 ; 0.823 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.739 ; 0.739 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 1.145 ; 1.145 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.567 ; 1.567 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.109 ; 2.109 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.239 ; 0.239 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.169 ; 2.169 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.412 ; 0.412 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.385 ; 0.385 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 0.721 ; 0.721 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.328 ; 0.328 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 7.198 ; 7.198 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 7.091 ; 7.091 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 7.635 ; 7.635 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.126 ; 6.126 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; 4.917 ; 4.917 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; 5.370 ; 5.370 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; 4.575 ; 4.575 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; 5.420 ; 5.420 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 5.987 ; 5.987 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.675 ; 5.675 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 5.360 ; 5.360 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 5.728 ; 5.728 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 5.354 ; 5.354 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 5.975 ; 5.975 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 5.339 ; 5.339 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 6.126 ; 6.126 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 5.786 ; 5.786 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 6.089 ; 6.089 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; 4.718 ; 4.718 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; 5.903 ; 5.903 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; 4.637 ; 4.637 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; 5.079 ; 5.079 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; 4.586 ; 4.586 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; 5.272 ; 5.272 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.653 ; 6.653 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 6.204 ; 6.204 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 6.178 ; 6.178 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 5.311 ; 5.311 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.762 ; 5.762 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 5.047 ; 5.047 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 5.064 ; 5.064 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.658 ; 5.658 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 5.183 ; 5.183 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 5.310 ; 5.310 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 6.173 ; 6.173 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 4.990 ; 4.990 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 6.177 ; 6.177 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 4.932 ; 4.932 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.418 ; 5.418 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 5.271 ; 5.271 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 5.406 ; 5.406 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 5.773 ; 5.773 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 6.653 ; 6.653 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 5.903 ; 5.903 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 5.815 ; 5.815 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 3.228 ; 3.228 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 3.228 ; 3.228 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 3.149 ; 3.149 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 3.020 ; 3.020 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 1.584 ; 1.584 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 1.495 ; 1.495 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 1.341 ; 1.341 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.096 ; 2.096 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 1.699 ; 1.699 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 1.198 ; 1.198 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 1.639 ; 1.639 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 1.211 ; 1.211 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 1.673 ; 1.673 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.396 ; 1.396 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 2.488 ; 2.488 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 0.978 ; 0.978 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 2.489 ; 2.489 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 1.201 ; 1.201 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.029 ; 2.029 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 0.884 ; 0.884 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.058 ; 2.058 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 1.493 ; 1.493 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 1.270 ; 1.270 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.186 ; 1.186 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 1.592 ; 1.592 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.014 ; 2.014 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.556 ; 2.556 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 0.686 ; 0.686 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 2.616 ; 2.616 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 0.859 ; 0.859 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.832 ; 0.832 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.168 ; 1.168 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.775 ; 0.775 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 5.844 ; 5.844 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 6.197 ; 6.197 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -1.868 ; -1.868 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.453 ; -2.453 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -2.009 ; -2.009 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -1.868 ; -1.868 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -2.037 ; -2.037 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.050 ; -2.050 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.049 ; -2.049 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -1.968 ; -1.968 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.070 ; -2.070 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.105 ; -2.105 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.046 ; -2.046 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.138 ; -2.138 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.079 ; -2.079 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.309 ; -2.309 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.294 ; -2.294 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.438 ; -2.438 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.411 ; -2.411 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.409 ; -2.409 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.488 ; -2.488 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.294 ; -2.294 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.473 ; -2.473 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.312 ; -2.312 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.505 ; -2.505 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.811 ; -2.811 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.891 ; -2.891 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.811 ; -2.811 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.864 ; -2.864 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.942 ; -2.942 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.926 ; -2.926 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -1.989 ; -1.989 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -1.999 ; -1.999 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -1.989 ; -1.989 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.076 ; -2.076 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.141 ; -2.141 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.195 ; -2.195 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.038 ; -2.038 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.350 ; -2.350 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.212 ; -2.212 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -1.860 ; -1.860 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -2.447 ; -2.447 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.551 ; -2.551 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.537 ; -2.537 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.214 ; -2.214 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.439 ; -2.439 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.097 ; -2.097 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.225 ; -2.225 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.310 ; -2.310 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.303 ; -2.303 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.370 ; -2.370 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.903 ; -2.903 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.568 ; -2.568 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.830 ; -2.830 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.316 ; -2.316 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.181 ; -2.181 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.192 ; -2.192 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.193 ; -2.193 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.166 ; -2.166 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.293 ; -2.293 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.164 ; -2.164 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.316 ; -2.316 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.451 ; -2.451 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.373 ; -2.373 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -2.035 ; -2.035 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.535 ; -2.535 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -2.156 ; -2.156 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -2.027 ; -2.027 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -2.008 ; -2.008 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -2.579 ; -2.579 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.995 ; -2.995 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -3.025 ; -3.025 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -3.091 ; -3.091 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -3.171 ; -3.171 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -3.091 ; -3.091 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -3.144 ; -3.144 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -3.222 ; -3.222 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -3.206 ; -3.206 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.353 ; -2.353 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.219 ; -2.219 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.339 ; -2.339 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.219 ; -2.219 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.516 ; -2.516 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.848 ; -2.848 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.290 ; -1.290 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 0.062  ; 0.062  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -0.972 ; -0.972 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -0.945 ; -0.945 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.897 ; -0.897 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.505 ; -0.505 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -0.309 ; -0.309 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -0.403 ; -0.403 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.504 ; -0.504 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -0.547 ; -0.547 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.198 ; -0.198 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.397 ; -0.397 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.203 ; -0.203 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -0.399 ; -0.399 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.393 ; -0.393 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.689 ; -0.689 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.230 ; -0.230 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.687 ; -0.687 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.181 ; -0.181 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.516 ; -0.516 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.070 ; -0.070 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.527 ; -0.527 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.290 ; -0.290 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.228 ; -0.228 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.183 ; -0.183 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.338 ; -0.338 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.481 ; -0.481 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.711 ; -0.711 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.062  ; 0.062  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.737 ; -0.737 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.066 ; -0.066 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.051 ; -0.051 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.165 ; -0.165 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.027 ; -0.027 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.301 ; -1.301 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.358 ; -2.358 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.479 ; -2.479 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.901 ; -1.901 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[12]    ; CLK40DES1  ; -2.112 ; -2.112 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[13]    ; CLK40DES1  ; -2.221 ; -2.221 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[14]    ; CLK40DES1  ; -1.987 ; -1.987 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[15]    ; CLK40DES1  ; -2.242 ; -2.242 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.066 ; -2.066 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.271 ; -2.271 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -1.949 ; -1.949 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.294 ; -2.294 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -1.960 ; -1.960 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.355 ; -2.355 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -2.026 ; -2.026 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.191 ; -2.191 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.002 ; -2.002 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -2.155 ; -2.155 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[26]    ; CLK40DES1  ; -2.001 ; -2.001 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[27]    ; CLK40DES1  ; -2.413 ; -2.413 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[28]    ; CLK40DES1  ; -1.918 ; -1.918 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[29]    ; CLK40DES1  ; -2.121 ; -2.121 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[30]    ; CLK40DES1  ; -1.901 ; -1.901 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[31]    ; CLK40DES1  ; -2.171 ; -2.171 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -2.037 ; -2.037 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.559 ; -2.559 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.550 ; -2.550 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.180 ; -2.180 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.515 ; -2.515 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.115 ; -2.115 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.239 ; -2.239 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.316 ; -2.316 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.308 ; -2.308 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.161 ; -2.161 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.513 ; -2.513 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -2.050 ; -2.050 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.523 ; -2.523 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.037 ; -2.037 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.244 ; -2.244 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.157 ; -2.157 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.233 ; -2.233 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.355 ; -2.355 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.713 ; -2.713 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.439 ; -2.439 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.481 ; -1.481 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.222 ; -0.222 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -1.163 ; -1.163 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.136 ; -1.136 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -1.088 ; -1.088 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -0.696 ; -0.696 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -0.500 ; -0.500 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -0.594 ; -0.594 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -0.695 ; -0.695 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -0.738 ; -0.738 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.389 ; -0.389 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.588 ; -0.588 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.394 ; -0.394 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -0.590 ; -0.590 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.584 ; -0.584 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.880 ; -0.880 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.430 ; -0.430 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.878 ; -0.878 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -0.372 ; -0.372 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.707 ; -0.707 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.261 ; -0.261 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.718 ; -0.718 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.481 ; -0.481 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.419 ; -0.419 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.374 ; -0.374 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.529 ; -0.529 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.672 ; -0.672 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.902 ; -0.902 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.269 ; -0.269 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.928 ; -0.928 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.257 ; -0.257 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.242 ; -0.242 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.356 ; -0.356 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.222 ; -0.222 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.492 ; -1.492 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.383 ; -2.383 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-------------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------------+------------+--------+--------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 7.984  ; 7.984  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 10.553 ; 10.553 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 10.009 ; 10.009 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 8.429  ; 8.429  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 8.334  ; 8.334  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 8.578  ; 8.578  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 9.120  ; 9.120  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 9.063  ; 9.063  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 9.085  ; 9.085  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 10.009 ; 10.009 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 7.531  ; 7.531  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 8.837  ; 8.837  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 7.969  ; 7.969  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 12.076 ; 12.076 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 11.993 ; 11.993 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 12.062 ; 12.062 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 10.738 ; 10.738 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 11.406 ; 11.406 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 10.175 ; 10.175 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 11.953 ; 11.953 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 10.746 ; 10.746 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 11.666 ; 11.666 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 10.796 ; 10.796 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 11.321 ; 11.321 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 11.088 ; 11.088 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 11.286 ; 11.286 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 11.368 ; 11.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 11.782 ; 11.782 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 11.535 ; 11.535 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 11.226 ; 11.226 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 10.193 ; 10.193 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 10.979 ; 10.979 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 9.208  ; 9.208  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 10.683 ; 10.683 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 10.013 ; 10.013 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 12.076 ; 12.076 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 10.629 ; 10.629 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 11.458 ; 11.458 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 9.648  ; 9.648  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 11.687 ; 11.687 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 8.577  ; 8.577  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 10.248 ; 10.248 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 9.889  ; 9.889  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 10.187 ; 10.187 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 9.922  ; 9.922  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 10.851 ; 10.851 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;        ; 3.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 9.595  ; 9.595  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 15.111 ; 15.111 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 13.240 ; 13.240 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 13.678 ; 13.678 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 13.829 ; 13.829 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 14.784 ; 14.784 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 13.611 ; 13.611 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 14.570 ; 14.570 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 13.635 ; 13.635 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 14.659 ; 14.659 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 12.450 ; 12.450 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 12.875 ; 12.875 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 12.298 ; 12.298 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 12.312 ; 12.312 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 14.296 ; 14.296 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 14.292 ; 14.292 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 12.324 ; 12.324 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 13.446 ; 13.446 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 14.119 ; 14.119 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 13.822 ; 13.822 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 13.155 ; 13.155 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 13.105 ; 13.105 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 12.486 ; 12.486 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 12.853 ; 12.853 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 12.358 ; 12.358 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 15.111 ; 15.111 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 12.934 ; 12.934 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 13.918 ; 13.918 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 12.742 ; 12.742 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 14.527 ; 14.527 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 13.035 ; 13.035 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 13.897 ; 13.897 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 12.642 ; 12.642 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 13.040 ; 13.040 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 11.125 ; 11.125 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 12.856 ; 12.856 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 3.136  ;        ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 9.284  ; 9.284  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 5.356  ;        ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 8.703  ; 8.703  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;        ; 5.356  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 12.454 ; 12.454 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 9.445  ; 9.445  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 9.791  ; 9.791  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 10.085 ; 10.085 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 11.349 ; 11.349 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 11.291 ; 11.291 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 11.606 ; 11.606 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 12.454 ; 12.454 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 9.486  ; 9.486  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 9.753  ; 9.753  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 8.824  ; 8.824  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 13.343 ; 13.343 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 11.049 ; 11.049 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 11.632 ; 11.632 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 11.585 ; 11.585 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 13.343 ; 13.343 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 10.574 ; 10.574 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 11.547 ; 11.547 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 11.171 ; 11.171 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 10.835 ; 10.835 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 9.630  ; 9.630  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 10.140 ; 10.140 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 9.289  ; 9.289  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 9.905  ; 9.905  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 11.952 ; 11.952 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 12.620 ; 12.620 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 10.632 ; 10.632 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 10.456 ; 10.456 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 11.435 ; 11.435 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 11.335 ; 11.335 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 10.711 ; 10.711 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 10.491 ; 10.491 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 9.263  ; 9.263  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 10.308 ; 10.308 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 9.232  ; 9.232  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 12.159 ; 12.159 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 11.135 ; 11.135 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 12.333 ; 12.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 10.958 ; 10.958 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 11.733 ; 11.733 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 9.567  ; 9.567  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 10.175 ; 10.175 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 9.539  ; 9.539  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 9.523  ; 9.523  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 14.664 ; 14.664 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 12.793 ; 12.793 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 12.745 ; 12.745 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 13.382 ; 13.382 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 14.337 ; 14.337 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 13.164 ; 13.164 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 14.123 ; 14.123 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 13.188 ; 13.188 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 14.212 ; 14.212 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 11.908 ; 11.908 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 12.251 ; 12.251 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 11.665 ; 11.665 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 11.767 ; 11.767 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 13.849 ; 13.849 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 13.845 ; 13.845 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 11.734 ; 11.734 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 12.999 ; 12.999 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 13.672 ; 13.672 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 13.375 ; 13.375 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 12.708 ; 12.708 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 12.658 ; 12.658 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 12.039 ; 12.039 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 12.406 ; 12.406 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 11.911 ; 11.911 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 14.664 ; 14.664 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 12.487 ; 12.487 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 13.471 ; 13.471 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 12.295 ; 12.295 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 14.080 ; 14.080 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 12.588 ; 12.588 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 13.450 ; 13.450 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 12.195 ; 12.195 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 12.593 ; 12.593 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 12.409 ; 12.409 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 9.358  ; 9.358  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst63     ; 12.533 ; 12.533 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63     ; 12.533 ; 12.533 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63     ; 12.003 ; 12.003 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63     ; 11.224 ; 11.224 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63     ; 12.418 ; 12.418 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63     ; 10.427 ; 10.427 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63     ; 12.213 ; 12.213 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63     ; 10.272 ; 10.272 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63     ; 12.449 ; 12.449 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63     ; 11.642 ; 11.642 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63     ; 11.920 ; 11.920 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63     ; 11.345 ; 11.345 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63     ; 11.902 ; 11.902 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63     ; 10.885 ; 10.885 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63     ; 11.536 ; 11.536 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63     ; 9.517  ; 9.517  ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63     ; 11.565 ; 11.565 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63     ; 11.300 ; 11.300 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63     ; 11.619 ; 11.619 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63     ; 10.002 ; 10.002 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63     ; 11.609 ; 11.609 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63     ; 10.411 ; 10.411 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63     ; 11.538 ; 11.538 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63     ; 10.049 ; 10.049 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63     ; 11.324 ; 11.324 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63     ; 9.781  ; 9.781  ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63     ; 11.456 ; 11.456 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63     ; 9.703  ; 9.703  ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63     ; 9.900  ; 9.900  ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63     ; 9.784  ; 9.784  ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63     ; 10.152 ; 10.152 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63     ; 9.303  ; 9.303  ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63     ; 10.242 ; 10.242 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85     ; 13.387 ; 13.387 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85     ; 13.306 ; 13.306 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85     ; 13.201 ; 13.201 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85     ; 11.390 ; 11.390 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85     ; 12.887 ; 12.887 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85     ; 11.804 ; 11.804 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85     ; 12.965 ; 12.965 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85     ; 10.595 ; 10.595 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85     ; 12.561 ; 12.561 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85     ; 11.634 ; 11.634 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85     ; 13.387 ; 13.387 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85     ; 12.941 ; 12.941 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85     ; 12.052 ; 12.052 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85     ; 11.783 ; 11.783 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85     ; 12.910 ; 12.910 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85     ; 11.897 ; 11.897 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85     ; 12.680 ; 12.680 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85     ; 11.827 ; 11.827 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85     ; 12.689 ; 12.689 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85     ; 11.148 ; 11.148 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85     ; 12.062 ; 12.062 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85     ; 11.447 ; 11.447 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85     ; 12.060 ; 12.060 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85     ; 11.466 ; 11.466 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85     ; 12.513 ; 12.513 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85     ; 10.896 ; 10.896 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85     ; 12.545 ; 12.545 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85     ; 9.956  ; 9.956  ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85     ; 12.095 ; 12.095 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85     ; 11.414 ; 11.414 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85     ; 11.720 ; 11.720 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85     ; 11.698 ; 11.698 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85     ; 12.108 ; 12.108 ; Fall       ; inst85                                    ;
+-------------------+------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-------------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------------+------------+-------+-------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1  ; 3.445 ; 3.445 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1  ; 4.446 ; 4.446 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.273 ; 3.273 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.461 ; 3.461 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.273 ; 3.273 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.725 ; 3.725 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.539 ; 3.539 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 3.391 ; 3.391 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.553 ; 3.553 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 3.885 ; 3.885 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1  ; 3.285 ; 3.285 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1  ; 3.793 ; 3.793 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1  ; 3.432 ; 3.432 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.192 ; 3.192 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.145 ; 4.145 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.445 ; 4.445 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 3.959 ; 3.959 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 3.803 ; 3.803 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.192 ; 3.192 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.897 ; 3.897 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 3.750 ; 3.750 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 3.681 ; 3.681 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.599 ; 3.599 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.210 ; 4.210 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.340 ; 3.340 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.572 ; 3.572 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.926 ; 3.926 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.083 ; 4.083 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.866 ; 3.866 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.571 ; 4.571 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.988 ; 3.988 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.122 ; 4.122 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.677 ; 3.677 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 4.097 ; 4.097 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 4.063 ; 4.063 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.053 ; 4.053 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 4.296 ; 4.296 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.978 ; 3.978 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.687 ; 3.687 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.673 ; 3.673 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.367 ; 3.367 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 4.410 ; 4.410 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 4.230 ; 4.230 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 4.385 ; 4.385 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 4.263 ; 4.263 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 4.627 ; 4.627 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ;       ; 1.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1  ; 4.075 ; 4.075 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1  ; 3.353 ; 3.353 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1  ; 4.250 ; 4.250 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1  ; 4.403 ; 4.403 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1  ; 4.012 ; 4.012 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1  ; 4.346 ; 4.346 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1  ; 3.944 ; 3.944 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1  ; 3.993 ; 3.993 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1  ; 4.012 ; 4.012 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1  ; 4.262 ; 4.262 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1  ; 3.959 ; 3.959 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1  ; 4.341 ; 4.341 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1  ; 3.848 ; 3.848 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1  ; 3.984 ; 3.984 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1  ; 3.673 ; 3.673 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1  ; 4.195 ; 4.195 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1  ; 3.966 ; 3.966 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1  ; 4.073 ; 4.073 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1  ; 3.695 ; 3.695 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1  ; 4.040 ; 4.040 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1  ; 3.493 ; 3.493 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1  ; 3.930 ; 3.930 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1  ; 3.742 ; 3.742 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1  ; 4.265 ; 4.265 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1  ; 3.460 ; 3.460 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1  ; 3.946 ; 3.946 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1  ; 3.472 ; 3.472 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1  ; 3.831 ; 3.831 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1  ; 3.353 ; 3.353 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1  ; 3.924 ; 3.924 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1  ; 3.675 ; 3.675 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1  ; 3.796 ; 3.796 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1  ; 3.718 ; 3.718 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1  ; 3.671 ; 3.671 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1  ; 3.447 ; 3.447 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1  ; 3.735 ; 3.735 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1  ; 1.469 ;       ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1  ; 3.910 ; 3.910 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ; 2.425 ;       ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1  ; 3.536 ; 3.536 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1  ;       ; 2.425 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1  ; 3.482 ; 3.482 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1  ; 3.482 ; 3.482 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1  ; 3.588 ; 3.588 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1  ; 3.519 ; 3.519 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1  ; 3.810 ; 3.810 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1  ; 4.008 ; 4.008 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1  ; 3.935 ; 3.935 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1  ; 4.401 ; 4.401 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1  ; 3.614 ; 3.614 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1  ; 3.185 ; 3.185 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1  ; 3.822 ; 3.822 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 3.346 ; 3.346 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 4.557 ; 4.557 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 4.747 ; 4.747 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 4.739 ; 4.739 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 5.419 ; 5.419 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 4.385 ; 4.385 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 4.753 ; 4.753 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 4.601 ; 4.601 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 4.522 ; 4.522 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 4.008 ; 4.008 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 4.201 ; 4.201 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 3.867 ; 3.867 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 4.112 ; 4.112 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 3.831 ; 3.831 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 3.977 ; 3.977 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 4.246 ; 4.246 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 4.171 ; 4.171 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 3.717 ; 3.717 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 4.182 ; 4.182 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 3.551 ; 3.551 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 3.981 ; 3.981 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 3.403 ; 3.403 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 4.140 ; 4.140 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 3.506 ; 3.506 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 3.851 ; 3.851 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 3.346 ; 3.346 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 3.803 ; 3.803 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 3.368 ; 3.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 3.652 ; 3.652 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 3.472 ; 3.472 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 3.601 ; 3.601 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 3.960 ; 3.960 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 3.985 ; 3.985 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1  ; 5.151 ; 5.151 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1  ; 5.604 ; 5.604 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1  ; 5.554 ; 5.554 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1  ; 5.781 ; 5.781 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1  ; 6.179 ; 6.179 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1  ; 5.742 ; 5.742 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1  ; 6.101 ; 6.101 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1  ; 5.742 ; 5.742 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1  ; 6.148 ; 6.148 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1  ; 5.227 ; 5.227 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1  ; 5.395 ; 5.395 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1  ; 5.151 ; 5.151 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1  ; 5.210 ; 5.210 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1  ; 5.950 ; 5.950 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1  ; 5.995 ; 5.995 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1  ; 5.158 ; 5.158 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1  ; 5.654 ; 5.654 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1  ; 5.895 ; 5.895 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1  ; 5.814 ; 5.814 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1  ; 5.539 ; 5.539 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1  ; 5.530 ; 5.530 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1  ; 5.278 ; 5.278 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1  ; 5.446 ; 5.446 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1  ; 5.237 ; 5.237 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1  ; 6.309 ; 6.309 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1  ; 5.439 ; 5.439 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1  ; 5.870 ; 5.870 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1  ; 5.361 ; 5.361 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1  ; 6.058 ; 6.058 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1  ; 5.501 ; 5.501 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1  ; 5.875 ; 5.875 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1  ; 5.339 ; 5.339 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1  ; 5.521 ; 5.521 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1  ; 5.188 ; 5.188 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1  ; 3.997 ; 3.997 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; fbD[*]            ; inst63     ; 4.107 ; 4.107 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63     ; 5.391 ; 5.391 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63     ; 5.216 ; 5.216 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63     ; 4.814 ; 4.814 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63     ; 5.351 ; 5.351 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63     ; 4.568 ; 4.568 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63     ; 5.230 ; 5.230 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63     ; 4.482 ; 4.482 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63     ; 5.381 ; 5.381 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63     ; 4.991 ; 4.991 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63     ; 5.112 ; 5.112 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63     ; 4.918 ; 4.918 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63     ; 5.134 ; 5.134 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63     ; 4.703 ; 4.703 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63     ; 4.956 ; 4.956 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63     ; 4.167 ; 4.167 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63     ; 5.001 ; 5.001 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63     ; 4.871 ; 4.871 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63     ; 5.041 ; 5.041 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63     ; 4.384 ; 4.384 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63     ; 5.018 ; 5.018 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63     ; 4.526 ; 4.526 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63     ; 5.041 ; 5.041 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63     ; 4.373 ; 4.373 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63     ; 4.917 ; 4.917 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63     ; 4.264 ; 4.264 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63     ; 5.010 ; 5.010 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63     ; 4.264 ; 4.264 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63     ; 4.340 ; 4.340 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63     ; 4.260 ; 4.260 ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63     ; 4.421 ; 4.421 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63     ; 4.107 ; 4.107 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63     ; 4.459 ; 4.459 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85     ; 4.287 ; 4.287 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85     ; 5.645 ; 5.645 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85     ; 5.649 ; 5.649 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85     ; 4.831 ; 4.831 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85     ; 5.456 ; 5.456 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85     ; 5.053 ; 5.053 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85     ; 5.444 ; 5.444 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85     ; 4.542 ; 4.542 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85     ; 5.339 ; 5.339 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85     ; 4.931 ; 4.931 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85     ; 5.638 ; 5.638 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85     ; 5.449 ; 5.449 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85     ; 5.157 ; 5.157 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85     ; 5.001 ; 5.001 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85     ; 5.445 ; 5.445 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85     ; 5.014 ; 5.014 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85     ; 5.368 ; 5.368 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85     ; 5.017 ; 5.017 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85     ; 5.378 ; 5.378 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85     ; 4.728 ; 4.728 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85     ; 5.138 ; 5.138 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85     ; 4.870 ; 4.870 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85     ; 5.147 ; 5.147 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85     ; 4.841 ; 4.841 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85     ; 5.318 ; 5.318 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85     ; 4.666 ; 4.666 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85     ; 5.296 ; 5.296 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85     ; 4.287 ; 4.287 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85     ; 5.137 ; 5.137 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85     ; 4.853 ; 4.853 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85     ; 4.996 ; 4.996 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85     ; 4.975 ; 4.975 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85     ; 5.146 ; 5.146 ; Fall       ; inst85                                    ;
+-------------------+------------+-------+-------+------------+-------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbTENn     ; foBSYn      ;        ; 14.170 ; 14.170 ;        ;
; fiBENn     ; fbCTRLn     ; 14.269 ; 14.269 ; 14.269 ; 14.269 ;
; fiBENn     ; fbTENn      ; 14.269 ; 14.269 ; 14.269 ; 14.269 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbTENn     ; foBSYn      ;       ; 6.099 ; 6.099 ;       ;
; fiBENn     ; fbCTRLn     ; 6.022 ; 6.022 ; 6.022 ; 6.022 ;
; fiBENn     ; fbTENn      ; 6.022 ; 6.022 ; 6.022 ; 6.022 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DATABUS_ADD[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[31]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[30]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[29]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[28]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[27]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[26]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[25]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[24]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[23]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[22]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[21]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[20]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[19]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[18]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[17]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[16]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[15]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[14]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[13]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[12]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[11]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[10]           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[9]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[8]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[7]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[6]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[5]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[4]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[3]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[2]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[1]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[0]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbCTRLn           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbTENn            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_CLOCK         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; foCLK             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LOC_CSn           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_TRIG          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUSY              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPARE_LVDS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SPARE1          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SPARE2          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TRIG_LED          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ACCESS_LED        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; foBSYn            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LOC_Rn/W          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aout              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Cout              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESETn_to_SEGMENT ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM2~            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM0~            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM1~            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~CRC_ERROR~       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~RDYnBSY~         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------+
; Input Transition Times                                         ;
+-------------+--------------+-----------------+-----------------+
; Pin         ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------+--------------+-----------------+-----------------+
; fbD[31]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[30]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[29]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[28]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[27]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[26]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[25]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[24]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[23]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[22]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[21]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[20]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[19]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[18]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[17]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[16]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[15]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[14]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[13]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[12]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[11]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[10]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[9]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[8]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[7]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[6]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[5]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[4]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[3]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[2]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[1]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[0]      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbCTRLn     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbTENn      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L0_EXT_NIM  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L2_EXT      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; EXT_RESET   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK40DES1   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TTC_READY   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiLFn       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiBENn      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiDIR       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L0_EXT_LVDS ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[6]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[5]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[0]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[1]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[2]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D_Str       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[3]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[7]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[4]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L1A         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[7]        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[6]        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[5]        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[4]        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[3]        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[2]        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[1]        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[0]        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[3]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[2]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[1]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[0]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[11]    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNTSTR     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[10]    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[9]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[8]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[7]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[6]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[5]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[4]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[3]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[2]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[1]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[0]     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~CS~        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nWS~       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nRS~       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~RUnLU~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nCS~       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA0~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA2~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA4~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA3~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA5~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA6~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA7~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATABUS_ADD[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; fbD[31]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[30]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[29]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[28]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[27]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[26]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[25]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[24]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[23]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[22]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[21]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[20]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[19]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[18]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[17]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[16]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[15]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[14]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[13]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[12]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[11]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[10]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[9]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[8]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[7]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[6]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[5]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[4]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[3]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbCTRLn           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbTENn            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; SEG_CLOCK         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; foCLK             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; LOC_CSn           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; SEG_TRIG          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; BUSY              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; SPARE_LVDS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; G_SPARE1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; G_SPARE2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; TRIG_LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; ACCESS_LED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; foBSYn            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; LOC_Rn/W          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; Aout              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Bout              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Cout              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Dout              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; RESETn_to_SEGMENT ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; ~PGM2~            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM0~            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM1~            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~CRC_ERROR~       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~RDYnBSY~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATABUS_ADD[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; fbD[31]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[30]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[29]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[28]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[27]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[26]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[25]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[24]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[23]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[22]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[21]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[20]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[19]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[18]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[17]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[16]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[15]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[14]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[13]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[12]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[11]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[10]           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[9]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[8]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[7]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[6]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[5]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[4]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[3]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbCTRLn           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbTENn            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; SEG_CLOCK         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; foCLK             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; LOC_CSn           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; SEG_TRIG          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; BUSY              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; SPARE_LVDS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; G_SPARE1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; G_SPARE2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; TRIG_LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; ACCESS_LED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; foBSYn            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; LOC_Rn/W          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; Aout              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Bout              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Cout              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Dout              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; RESETn_to_SEGMENT ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; ~PGM2~            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM0~            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM1~            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~CRC_ERROR~       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~RDYnBSY~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst63                                    ; inst63                                    ; 528      ; 0        ; 0        ; 0        ;
; inst85                                    ; inst85                                    ; 0        ; 0        ; 0        ; 528      ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 2645     ; 626      ; 274      ; 15597    ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 24       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 18       ; 10       ; 159      ; 1147     ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 107      ; 86       ; 51       ; 414      ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 14       ; 19       ; 0        ; 1541     ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 7151     ; 22       ; 156      ; 1202     ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst63                                    ; inst63                                    ; 528      ; 0        ; 0        ; 0        ;
; inst85                                    ; inst85                                    ; 0        ; 0        ; 0        ; 528      ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 2645     ; 626      ; 274      ; 15597    ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 24       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 18       ; 10       ; 159      ; 1147     ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 107      ; 86       ; 51       ; 414      ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 14       ; 19       ; 0        ; 1541     ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 7151     ; 22       ; 156      ; 1202     ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst63                                    ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst85                                    ; 0        ; 0        ; 32       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 225      ; 225      ; 141      ; 141      ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 304      ; 92       ; 294      ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 225      ; 0        ; 141      ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk1 ; 41       ; 41       ; 43       ; 43       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 41       ; 0        ; 43       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 16       ; 0        ; 86       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk2 ; 64       ; 64       ; 10       ; 10       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 72       ; 27       ; 10       ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 64       ; 0        ; 10       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                 ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst63                                    ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst85                                    ; 0        ; 0        ; 32       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 225      ; 225      ; 141      ; 141      ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 304      ; 92       ; 294      ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 225      ; 0        ; 141      ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk1 ; 41       ; 41       ; 43       ; 43       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 41       ; 0        ; 43       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 16       ; 0        ; 86       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk2 ; 64       ; 64       ; 10       ; 10       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 72       ; 27       ; 10       ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 64       ; 0        ; 10       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 77    ; 77   ;
; Unconstrained Input Port Paths  ; 778   ; 778  ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 1445  ; 1445 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Wed Apr 30 15:52:33 2014
Info: Command: quartus_sta rcb_ctrlr -c ddl_ctrlr
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'ddl_ctrlr.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 1.021
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.021         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     3.165         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     3.986         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     6.299         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    22.016         0.000 inst63 
    Info (332119):    22.019         0.000 inst85 
Info (332146): Worst-case hold slack is 0.457
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     0.744         0.000 inst63 
    Info (332119):     0.744         0.000 inst85 
Info (332146): Worst-case recovery slack is 0.656
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.656         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     6.093         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     8.494         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     9.943         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    11.320         0.000 inst85 
    Info (332119):    23.206         0.000 inst63 
Info (332146): Worst-case removal slack is 0.596
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.596         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.698         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.834         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     1.125         0.000 inst63 
    Info (332119):     2.128         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    13.322         0.000 inst85 
Info (332146): Worst-case minimum pulse width slack is 2.305
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.305         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    11.269         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):    11.680         0.000 inst63 
    Info (332119):    11.680         0.000 inst85 
    Info (332119):    12.500         0.000 CLK40DES1 
    Info (332119):    24.180         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    48.769         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.021
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.021 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|COUNTER[1]
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           launch edge time
    Info (332115):      5.649      2.524  F        clock network delay
    Info (332115):      5.776      0.127     uTco  L0_DELAY:inst68|COUNTER[1]
    Info (332115):      5.776      0.000 RR  CELL  inst68|COUNTER[1]|regout
    Info (332115):      6.155      0.379 RR    IC  inst68|_~0|dataa
    Info (332115):      6.645      0.490 RF  CELL  inst68|_~0|combout
    Info (332115):      7.319      0.674 FF    IC  inst68|QB[1]~0|dataf
    Info (332115):      7.390      0.071 FR  CELL  inst68|QB[1]~0|combout
    Info (332115):      7.390      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      7.597      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           latch edge time
    Info (332115):      8.739      2.489  R        clock network delay
    Info (332115):      8.618     -0.121     uTsu  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.597
    Info (332115): Data Required Time :     8.618
    Info (332115): Slack              :     1.021 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.165
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.165 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     43.750     43.750           launch edge time
    Info (332115):     46.239      2.489  R        clock network delay
    Info (332115):     46.366      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     46.366      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     48.167      1.801 RR    IC  inst74|MODULE_SM~5|dataf
    Info (332115):     48.238      0.071 RR  CELL  inst74|MODULE_SM~5|combout
    Info (332115):     48.695      0.457 RR    IC  inst74|MODULE_SM~6|datac
    Info (332115):     49.001      0.306 RR  CELL  inst74|MODULE_SM~6|combout
    Info (332115):     49.001      0.000 RR    IC  inst74|L0_UP_1|datain
    Info (332115):     49.208      0.207 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.494      2.494  R        clock network delay
    Info (332115):     52.373     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    49.208
    Info (332115): Data Required Time :    52.373
    Info (332115): Slack              :     3.165 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.986
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.986 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : inst16
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     18.750     18.750           launch edge time
    Info (332115):     21.239      2.489  R        clock network delay
    Info (332115):     21.366      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     21.366      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     23.110      1.744 RR    IC  inst16~0|dataf
    Info (332115):     23.181      0.071 RR  CELL  inst16~0|combout
    Info (332115):     23.181      0.000 RR    IC  inst16|datain
    Info (332115):     23.388      0.207 RR  CELL  inst16
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     27.495      2.495  R        clock network delay
    Info (332115):     27.374     -0.121     uTsu  inst16
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.388
    Info (332115): Data Required Time :    27.374
    Info (332115): Slack              :     3.986 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.299
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.299 
    Info (332115): ===================================================================
    Info (332115): From Node    : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): To Node      : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a0~porta_datain_reg3
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           launch edge time
    Info (332115):     44.105      6.605  F        clock network delay
    Info (332115):     44.232      0.127     uTco  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115):     44.232      0.000 FF  CELL  inst12|scfifo_component|auto_generated|dpfifo|full_dff|regout
    Info (332115):     45.588      1.356 FF    IC  inst12|scfifo_component|auto_generated|dpfifo|valid_wreq|datad
    Info (332115):     45.890      0.302 FR  CELL  inst12|scfifo_component|auto_generated|dpfifo|valid_wreq|combout
    Info (332115):     49.030      3.140 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|ena0
    Info (332115):     49.642      0.612 RR  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a0~porta_datain_reg3
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     55.970      5.970  F        clock network delay
    Info (332115):     55.941     -0.029     uTsu  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a0~porta_datain_reg3
    Info (332115): 
    Info (332115): Data Arrival Time  :    49.642
    Info (332115): Data Required Time :    55.941
    Info (332115): Slack              :     6.299 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.016
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 22.016 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.056      3.056  R        clock network delay
    Info (332115):      3.183      0.127     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      3.183      0.000 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      3.183      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      3.797      0.614 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):      3.797      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):      3.844      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):      3.844      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):      3.891      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):      3.891      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):      3.938      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):      3.938      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):      3.985      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):      3.985      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):      4.032      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):      4.032      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):      4.079      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):      4.079      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):      4.245      0.166 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):      4.245      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):      4.292      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):      4.292      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):      4.339      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):      4.339      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):      4.386      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):      4.386      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):      4.433      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):      4.433      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):      4.480      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):      4.480      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):      4.527      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):      4.527      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):      4.574      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):      4.574      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):      4.799      0.225 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):      4.799      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):      4.846      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):      4.846      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):      4.893      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):      4.893      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):      4.940      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):      4.940      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):      4.987      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):      4.987      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):      5.034      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):      5.034      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):      5.081      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):      5.081      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):      5.128      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):      5.128      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):      5.294      0.166 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):      5.294      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):      5.341      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):      5.341      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):      5.388      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):      5.388      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):      5.435      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):      5.435      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):      5.482      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):      5.482      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):      5.529      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):      5.529      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):      5.576      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):      5.576      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):      5.623      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):      5.623      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):      5.791      0.168 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):      5.791      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):      5.922      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     28.059      3.059  R        clock network delay
    Info (332115):     27.938     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.922
    Info (332115): Data Required Time :    27.938
    Info (332115): Slack              :    22.016 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.019
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 22.019 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     16.201      3.701  F        clock network delay
    Info (332115):     16.328      0.127     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     16.328      0.000 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     16.328      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     16.942      0.614 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):     16.942      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):     16.989      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):     16.989      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):     17.036      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):     17.036      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):     17.083      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):     17.083      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):     17.130      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):     17.130      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):     17.177      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):     17.177      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):     17.224      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):     17.224      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):     17.390      0.166 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):     17.390      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):     17.437      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):     17.437      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):     17.484      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):     17.484      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):     17.531      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):     17.531      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):     17.578      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):     17.578      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):     17.625      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):     17.625      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):     17.672      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):     17.672      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):     17.719      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):     17.719      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):     17.944      0.225 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):     17.944      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):     17.991      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):     17.991      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):     18.038      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):     18.038      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):     18.085      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):     18.085      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):     18.132      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):     18.132      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):     18.179      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):     18.179      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):     18.226      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):     18.226      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):     18.273      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):     18.273      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):     18.439      0.166 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):     18.439      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):     18.486      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):     18.486      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):     18.533      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):     18.533      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):     18.580      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):     18.580      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):     18.627      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):     18.627      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):     18.674      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):     18.674      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):     18.721      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):     18.721      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):     18.768      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):     18.768      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):     18.936      0.168 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):     18.936      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):     19.067      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           latch edge time
    Info (332115):     41.207      3.707  F        clock network delay
    Info (332115):     41.086     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.067
    Info (332115): Data Required Time :    41.086
    Info (332115): Slack              :    22.019 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER
    Info (332115): To Node      : TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.502      2.502  R        clock network delay
    Info (332115):      2.629      0.127     uTco  TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER
    Info (332115):      2.629      0.000 RR  CELL  inst13|IDLE_SEQ_CONTROLLER|regout
    Info (332115):      2.629      0.000 RR    IC  inst13|QB[0]~3|datae
    Info (332115):      2.952      0.323 RR  CELL  inst13|QB[0]~3|combout
    Info (332115):      2.952      0.000 RR    IC  inst13|IDLE_SEQ_CONTROLLER|datain
    Info (332115):      3.159      0.207 RR  CELL  TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.502      2.502  R        clock network delay
    Info (332115):      2.702      0.200      uTh  TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.159
    Info (332115): Data Required Time :     2.702
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.523      2.523  R        clock network delay
    Info (332115):      2.650      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115):      2.650      0.000 RR  CELL  inst7|IDLE|regout
    Info (332115):      2.650      0.000 RR    IC  inst7|QB[0]~1|datae
    Info (332115):      2.973      0.323 RR  CELL  inst7|QB[0]~1|combout
    Info (332115):      2.973      0.000 RR    IC  inst7|IDLE|datain
    Info (332115):      3.180      0.207 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.523      2.523  R        clock network delay
    Info (332115):      2.723      0.200      uTh  DDL_SOFT_RESET_MODULE:inst7|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.180
    Info (332115): Data Required Time :     2.723
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): To Node      : ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           launch edge time
    Info (332115):     52.527      2.527  F        clock network delay
    Info (332115):     52.654      0.127     uTco  ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115):     52.654      0.000 FF  CELL  inst|WORD_NR_CNT[0]|regout
    Info (332115):     52.654      0.000 FF    IC  inst|WORD_NR_CNT[0]~1|datae
    Info (332115):     52.977      0.323 FR  CELL  inst|WORD_NR_CNT[0]~1|combout
    Info (332115):     52.977      0.000 RR    IC  inst|WORD_NR_CNT[0]|datain
    Info (332115):     53.184      0.207 RR  CELL  ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.527      2.527  F        clock network delay
    Info (332115):     52.727      0.200      uTh  ddlctrlr:inst|WORD_NR_CNT[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    53.184
    Info (332115): Data Required Time :    52.727
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.489      2.489  R        clock network delay
    Info (332115):      2.616      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      2.616      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      2.616      0.000 RR    IC  inst68|QB[1]~0|datae
    Info (332115):      2.939      0.323 RR  CELL  inst68|QB[1]~0|combout
    Info (332115):      2.939      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      3.146      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.489      2.489  R        clock network delay
    Info (332115):      2.689      0.200      uTh  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.146
    Info (332115): Data Required Time :     2.689
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.744 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.056      3.056  R        clock network delay
    Info (332115):      3.183      0.127     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      3.183      0.000 FF  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      3.183      0.000 FF    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      3.869      0.686 FR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):      3.869      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):      4.000      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.056      3.056  R        clock network delay
    Info (332115):      3.256      0.200      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.000
    Info (332115): Data Required Time :     3.256
    Info (332115): Slack              :     0.744 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.744 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     16.201      3.701  F        clock network delay
    Info (332115):     16.328      0.127     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     16.328      0.000 FF  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     16.328      0.000 FF    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     17.014      0.686 FR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):     17.014      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):     17.145      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     16.201      3.701  F        clock network delay
    Info (332115):     16.401      0.200      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    17.145
    Info (332115): Data Required Time :    16.401
    Info (332115): Slack              :     0.744 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 0.656
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 0.656 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.524      2.524  R        clock network delay
    Info (332115):      2.651      0.127     uTco  inst67
    Info (332115):      2.651      0.000 RR  CELL  inst67|regout
    Info (332115):      2.990      0.339 RR    IC  inst20~DUPLICATE|datad
    Info (332115):      3.354      0.364 RR  CELL  inst20~DUPLICATE|combout
    Info (332115):      3.751      0.397 RR    IC  inst68|COUNTER[4]~1|dataf
    Info (332115):      3.822      0.071 RR  CELL  inst68|COUNTER[4]~1|combout
    Info (332115):      4.117      0.295 RR    IC  inst68|COUNTER[0]|aclr
    Info (332115):      4.872      0.755 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      5.649      2.524  F        clock network delay
    Info (332115):      5.528     -0.121     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.872
    Info (332115): Data Required Time :     5.528
    Info (332115): Slack              :     0.656 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 6.093
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 6.093 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : ddlctrlr:inst|CHECK_END_LOCAL_SEGMENT_SEL
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.523      2.523  R        clock network delay
    Info (332115):      2.650      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.650      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      3.720      1.070 RR    IC  inst64|datac
    Info (332115):      4.026      0.306 RR  CELL  inst64|combout
    Info (332115):      7.162      3.136 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):      7.162      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):      8.031      0.869 RR    IC  inst|CHECK_END_LOCAL_SEGMENT_SEL|aclr
    Info (332115):      8.786      0.755 RF  CELL  ddlctrlr:inst|CHECK_END_LOCAL_SEGMENT_SEL
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.000      2.500  F        clock network delay
    Info (332115):     14.879     -0.121     uTsu  ddlctrlr:inst|CHECK_END_LOCAL_SEGMENT_SEL
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.786
    Info (332115): Data Required Time :    14.879
    Info (332115): Slack              :     6.093 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 8.494
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 8.494 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|ZERO_SUPP_MEMO
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     87.500      0.000  F        clock network delay
    Info (332115):     87.500      0.000 FF  CELL  inst85|regout
    Info (332115):     88.649      1.149 FF    IC  inst64|datab
    Info (332115):     89.113      0.464 FR  CELL  inst64|combout
    Info (332115):     92.249      3.136 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):     92.249      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):     93.151      0.902 RR    IC  inst|ZERO_SUPP_MEMO|aclr
    Info (332115):     93.906      0.755 RF  CELL  ddlctrlr:inst|ZERO_SUPP_MEMO
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.521      2.521  R        clock network delay
    Info (332115):    102.400     -0.121     uTsu  ddlctrlr:inst|ZERO_SUPP_MEMO
    Info (332115): 
    Info (332115): Data Arrival Time  :    93.906
    Info (332115): Data Required Time :   102.400
    Info (332115): Slack              :     8.494 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.943
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 9.943 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           launch edge time
    Info (332115):     37.500      0.000  F        clock network delay
    Info (332115):     37.500      0.000 FF  CELL  inst85|regout
    Info (332115):     38.590      1.090 FF    IC  inst20|datae
    Info (332115):     38.796      0.206 FR  CELL  inst20|combout
    Info (332115):     40.811      2.015 RR    IC  inst20~clkctrl|inclk[0]
    Info (332115):     40.811      0.000 RR  CELL  inst20~clkctrl|outclk
    Info (332115):     41.675      0.864 RR    IC  inst74|L0_UP_1|aclr
    Info (332115):     42.430      0.755 RF  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.494      2.494  R        clock network delay
    Info (332115):     52.373     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    42.430
    Info (332115): Data Required Time :    52.373
    Info (332115): Slack              :     9.943 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.320
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.320 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.524      2.524  R        clock network delay
    Info (332115):      2.651      0.127     uTco  inst67
    Info (332115):      2.651      0.000 RR  CELL  inst67|regout
    Info (332115):      4.005      1.354 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):      4.760      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     16.201      3.701  F        clock network delay
    Info (332115):     16.080     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.760
    Info (332115): Data Required Time :    16.080
    Info (332115): Slack              :    11.320 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 23.206
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 23.206 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.524      2.524  R        clock network delay
    Info (332115):      2.651      0.127     uTco  inst67
    Info (332115):      2.651      0.000 RR  CELL  inst67|regout
    Info (332115):      3.977      1.326 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):      4.732      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     28.059      3.059  R        clock network delay
    Info (332115):     27.938     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.732
    Info (332115): Data Required Time :    27.938
    Info (332115): Slack              :    23.206 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.596
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.596 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|START_BLOCK_WRITE
    Info (332115): To Node      : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[9]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     15.033      2.533  F        clock network delay
    Info (332115):     15.160      0.127     uTco  ddlctrlr:inst|START_BLOCK_WRITE
    Info (332115):     15.160      0.000 RR  CELL  inst|START_BLOCK_WRITE|regout
    Info (332115):     19.134      3.974 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|low_addressa[9]|aclr
    Info (332115):     19.889      0.755 RF  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     19.093      6.593  F        clock network delay
    Info (332115):     19.293      0.200      uTh  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.889
    Info (332115): Data Required Time :    19.293
    Info (332115): Slack              :     0.596 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.698
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.698 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      1.044      1.044 RR    IC  inst|WRITE_fbTEN~1|datad
    Info (332115):      1.346      0.302 RF  CELL  inst|WRITE_fbTEN~1|combout
    Info (332115):      2.668      1.322 FF    IC  inst|WRITE_fbTEN|aclr
    Info (332115):      3.423      0.755 FR  CELL  ddlctrlr:inst|WRITE_fbTEN
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.525      2.525  R        clock network delay
    Info (332115):      2.725      0.200      uTh  ddlctrlr:inst|WRITE_fbTEN
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.423
    Info (332115): Data Required Time :     2.725
    Info (332115): Slack              :     0.698 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.834
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.834 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      1.128      1.128 RR    IC  inst21~2|datad
    Info (332115):      1.492      0.364 RF  CELL  inst21~2|combout
    Info (332115):      2.799      1.307 FF    IC  inst7|FE_REG[12]|aclr
    Info (332115):      3.554      0.755 FR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.520      2.520  R        clock network delay
    Info (332115):      2.720      0.200      uTh  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.554
    Info (332115): Data Required Time :     2.720
    Info (332115): Slack              :     0.834 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.125
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.125 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.524      2.524  R        clock network delay
    Info (332115):      2.651      0.127     uTco  inst67
    Info (332115):      2.651      0.000 RR  CELL  inst67|regout
    Info (332115):      3.626      0.975 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):      4.381      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.056      3.056  R        clock network delay
    Info (332115):      3.256      0.200      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.381
    Info (332115): Data Required Time :     3.256
    Info (332115): Slack              :     1.125 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.128
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.128 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : inst11
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.523      2.523  R        clock network delay
    Info (332115):      2.650      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.650      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      4.073      1.423 RR    IC  inst11|aclr
    Info (332115):      4.828      0.755 RF  CELL  inst11
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.500      2.500  R        clock network delay
    Info (332115):      2.700      0.200      uTh  inst11
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.828
    Info (332115): Data Required Time :     2.700
    Info (332115): Slack              :     2.128 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 13.322
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 13.322 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     27.524      2.524  R        clock network delay
    Info (332115):     27.651      0.127     uTco  inst67
    Info (332115):     27.651      0.000 RR  CELL  inst67|regout
    Info (332115):     28.974      1.323 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):     29.729      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     16.207      3.707  F        clock network delay
    Info (332115):     16.407      0.200      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :    29.729
    Info (332115): Data Required Time :    16.407
    Info (332115): Slack              :    13.322 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.305
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.305 
    Info (332113): ===================================================================
    Info (332113): Node             : L0_DELAY:inst68|COUNTER[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.125      3.125           launch edge time
    Info (332113):      3.125      0.000           source latency
    Info (332113):      3.125      0.000           CLK40DES1
    Info (332113):      4.252      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      4.711      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      4.711      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      9.399      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      2.182     -7.217 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      3.928      1.746 FF    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      3.928      0.000 FF  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      4.821      0.893 FF    IC  inst68|COUNTER[0]|clk
    Info (332113):      5.649      0.828 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      6.250      6.250           launch edge time
    Info (332113):      6.250      0.000           source latency
    Info (332113):      6.250      0.000           CLK40DES1
    Info (332113):      7.377      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      7.836      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      7.836      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     12.524      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      5.307     -7.217 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      7.053      1.746 RR    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      7.053      0.000 RR  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      7.946      0.893 RR    IC  inst68|COUNTER[0]|clk
    Info (332113):      8.774      0.828 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :     3.125
    Info (332113): Slack            :     2.305
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.269
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.269 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     13.627      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     14.086      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     14.086      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     18.774      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     11.557     -7.217 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):     13.303      1.746 FF    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     13.303      0.000 FF  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     14.593      1.290 FF    IC  inst|FIFO_CLK~10|datab
    Info (332113):     15.057      0.464 FR  CELL  inst|FIFO_CLK~10|combout
    Info (332113):     15.338      0.281 RR    IC  inst|FIFO_CLK|datae
    Info (332113):     15.544      0.206 RR  CELL  inst|FIFO_CLK|combout
    Info (332113):     17.391      1.847 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     17.391      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     18.273      0.882 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     18.906      0.633 RR  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     26.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     26.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     26.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     31.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     24.057     -7.217 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):     25.803      1.746 RR    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     25.803      0.000 RR  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     27.093      1.290 RR    IC  inst|FIFO_CLK~10|datab
    Info (332113):     27.557      0.464 RF  CELL  inst|FIFO_CLK~10|combout
    Info (332113):     27.838      0.281 FF    IC  inst|FIFO_CLK|datae
    Info (332113):     28.044      0.206 FF  CELL  inst|FIFO_CLK|combout
    Info (332113):     29.891      1.847 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     29.891      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     30.773      0.882 FF    IC  inst12|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     31.406      0.633 FF  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     1.231
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.269
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {inst63}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst63
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inst63
    Info (332113):      0.000      0.000 RR  CELL  inst63|regout
    Info (332113):      1.331      1.331 RR    IC  inst63~clkctrl|inclk[0]
    Info (332113):      1.331      0.000 RR  CELL  inst63~clkctrl|outclk
    Info (332113):      2.228      0.897 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):      3.056      0.828 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst63
    Info (332113):     12.500      0.000 FF  CELL  inst63|regout
    Info (332113):     13.831      1.331 FF    IC  inst63~clkctrl|inclk[0]
    Info (332113):     13.831      0.000 FF  CELL  inst63~clkctrl|outclk
    Info (332113):     14.728      0.897 FF    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     15.556      0.828 FF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {inst85}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst85 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst85
    Info (332113):     12.500      0.000 FF  CELL  inst85|regout
    Info (332113):     14.518      2.018 FF    IC  inst85~clkctrl|inclk[0]
    Info (332113):     14.518      0.000 FF  CELL  inst85~clkctrl|outclk
    Info (332113):     15.373      0.855 FF    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     16.201      0.828 FR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           inst85
    Info (332113):     25.000      0.000 RR  CELL  inst85|regout
    Info (332113):     27.018      2.018 RR    IC  inst85~clkctrl|inclk[0]
    Info (332113):     27.018      0.000 RR  CELL  inst85~clkctrl|outclk
    Info (332113):     27.873      0.855 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     28.701      0.828 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info (332113): Targets: [get_clocks {CLK40DES1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.500 
    Info (332113): ===================================================================
    Info (332113): Node             : CLK40DES1|combout
    Info (332113): Clock            : CLK40DES1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     13.627      1.127 FF  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    12.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.180
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.180 
    Info (332113): ===================================================================
    Info (332113): Node             : DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.943     -7.217 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):      0.803      1.746 RR    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.803      0.000 RR  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      1.692      0.889 RR    IC  inst7|FE_REG[12]|clk
    Info (332113):      2.520      0.828 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     26.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     26.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     26.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     31.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     24.057     -7.217 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):     25.803      1.746 FF    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.803      0.000 FF  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     26.692      0.889 FF    IC  inst7|FE_REG[12]|clk
    Info (332113):     27.520      0.828 FF  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    25.000
    Info (332113): Slack            :    24.180
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.769
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 48.769 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLK40DES1
    Info (332113):     51.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     51.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     51.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     56.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     49.057     -7.217 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):     50.803      1.746 FF    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):     50.803      0.000 FF  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):     52.090      1.287 FF    IC  inst|FIFO_CLK|dataa
    Info (332113):     52.597      0.507 FR  CELL  inst|FIFO_CLK|combout
    Info (332113):     54.444      1.847 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     54.444      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     55.326      0.882 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     55.959      0.633 RR  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    100.000    100.000           launch edge time
    Info (332113):    100.000      0.000           source latency
    Info (332113):    100.000      0.000           CLK40DES1
    Info (332113):    101.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):    101.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):    101.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):    106.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     99.057     -7.217 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):    100.803      1.746 RR    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):    100.803      0.000 RR  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):    102.090      1.287 RR    IC  inst|FIFO_CLK|dataa
    Info (332113):    102.597      0.507 RF  CELL  inst|FIFO_CLK|combout
    Info (332113):    104.444      1.847 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):    104.444      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):    105.326      0.882 FF    IC  inst12|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):    105.959      0.633 FF  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     1.231
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    48.769
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 2.273
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.273         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     5.029         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     5.355         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     9.938         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    23.540         0.000 inst63 
    Info (332119):    23.541         0.000 inst85 
Info (332146): Worst-case hold slack is 0.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.037         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.213         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.220         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.224         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     0.378         0.000 inst63 
    Info (332119):     0.378         0.000 inst85 
Info (332146): Worst-case recovery slack is 2.077
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.077         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     9.744         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):    10.836         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    11.441         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    11.954         0.000 inst85 
    Info (332119):    24.289         0.000 inst63 
Info (332146): Worst-case removal slack is 0.105
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.105         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.194         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.223         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.466         0.000 inst63 
    Info (332119):     0.932         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    12.898         0.000 inst85 
Info (332146): Worst-case minimum pulse width slack is 2.495
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.495         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    11.583         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):    11.870         0.000 inst63 
    Info (332119):    11.870         0.000 inst85 
    Info (332119):    12.500         0.000 CLK40DES1 
    Info (332119):    24.370         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    49.083         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.273
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.273 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|COUNTER[1]
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           launch edge time
    Info (332115):      4.277      1.152  F        clock network delay
    Info (332115):      4.339      0.062     uTco  L0_DELAY:inst68|COUNTER[1]
    Info (332115):      4.339      0.000 RR  CELL  inst68|COUNTER[1]|regout
    Info (332115):      4.494      0.155 RR    IC  inst68|_~0|dataa
    Info (332115):      4.655      0.161 RF  CELL  inst68|_~0|combout
    Info (332115):      4.946      0.291 FF    IC  inst68|QB[1]~0|dataf
    Info (332115):      4.964      0.018 FR  CELL  inst68|QB[1]~0|combout
    Info (332115):      4.964      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      5.061      0.097 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           latch edge time
    Info (332115):      7.381      1.131  R        clock network delay
    Info (332115):      7.334     -0.047     uTsu  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.061
    Info (332115): Data Required Time :     7.334
    Info (332115): Slack              :     2.273 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.029
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.029 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     43.750     43.750           launch edge time
    Info (332115):     44.881      1.131  R        clock network delay
    Info (332115):     44.943      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     44.943      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     45.651      0.708 RR    IC  inst74|MODULE_SM~5|dataf
    Info (332115):     45.669      0.018 RR  CELL  inst74|MODULE_SM~5|combout
    Info (332115):     45.868      0.199 RR    IC  inst74|MODULE_SM~6|datac
    Info (332115):     45.962      0.094 RR  CELL  inst74|MODULE_SM~6|combout
    Info (332115):     45.962      0.000 RR    IC  inst74|L0_UP_1|datain
    Info (332115):     46.059      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     51.135      1.135  R        clock network delay
    Info (332115):     51.088     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    46.059
    Info (332115): Data Required Time :    51.088
    Info (332115): Slack              :     5.029 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.355
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.355 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : inst16
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     18.750     18.750           launch edge time
    Info (332115):     19.881      1.131  R        clock network delay
    Info (332115):     19.943      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     19.943      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     20.619      0.676 RR    IC  inst16~0|dataf
    Info (332115):     20.637      0.018 RR  CELL  inst16~0|combout
    Info (332115):     20.637      0.000 RR    IC  inst16|datain
    Info (332115):     20.734      0.097 RR  CELL  inst16
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.136      1.136  R        clock network delay
    Info (332115):     26.089     -0.047     uTsu  inst16
    Info (332115): 
    Info (332115): Data Arrival Time  :    20.734
    Info (332115): Data Required Time :    26.089
    Info (332115): Slack              :     5.355 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 9.938
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 9.938 
    Info (332115): ===================================================================
    Info (332115): From Node    : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115): To Node      : ddlctrlr:inst|READ_FIFO_DATA
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     90.465      2.965  F        clock network delay
    Info (332115):     90.527      0.062     uTco  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115):     90.527      0.000 RR  CELL  inst12|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info (332115):     90.746      0.219 RR    IC  inst|LOCAL_SM~67|datac
    Info (332115):     90.840      0.094 RF  CELL  inst|LOCAL_SM~67|combout
    Info (332115):     90.979      0.139 FF    IC  inst|LOCAL_SM~68|datac
    Info (332115):     91.073      0.094 FR  CELL  inst|LOCAL_SM~68|combout
    Info (332115):     91.073      0.000 RR    IC  inst|READ_FIFO_DATA|datain
    Info (332115):     91.170      0.097 RR  CELL  ddlctrlr:inst|READ_FIFO_DATA
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.155      1.155  R        clock network delay
    Info (332115):    101.108     -0.047     uTsu  ddlctrlr:inst|READ_FIFO_DATA
    Info (332115): 
    Info (332115): Data Arrival Time  :    91.170
    Info (332115): Data Required Time :   101.108
    Info (332115): Slack              :     9.938 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.540
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 23.540 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.442      1.442  R        clock network delay
    Info (332115):      1.504      0.062     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      1.504      0.000 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      1.504      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      1.793      0.289 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):      1.793      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):      1.817      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):      1.817      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):      1.841      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):      1.841      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):      1.865      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):      1.865      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):      1.889      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):      1.889      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):      1.913      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):      1.913      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):      1.937      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):      1.937      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):      2.019      0.082 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):      2.019      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):      2.043      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):      2.043      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):      2.067      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):      2.067      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):      2.091      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):      2.091      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):      2.115      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):      2.115      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):      2.139      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):      2.139      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):      2.163      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):      2.163      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):      2.187      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):      2.187      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):      2.299      0.112 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):      2.299      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):      2.323      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):      2.323      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):      2.347      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):      2.347      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):      2.371      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):      2.371      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):      2.395      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):      2.395      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):      2.419      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):      2.419      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):      2.443      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):      2.443      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):      2.467      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):      2.467      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):      2.549      0.082 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):      2.549      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):      2.573      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):      2.573      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):      2.597      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):      2.597      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):      2.621      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):      2.621      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):      2.645      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):      2.645      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):      2.669      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):      2.669      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):      2.693      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):      2.693      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):      2.717      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):      2.717      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):      2.799      0.082 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):      2.799      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):      2.858      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.445      1.445  R        clock network delay
    Info (332115):     26.398     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.858
    Info (332115): Data Required Time :    26.398
    Info (332115): Slack              :    23.540 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.541
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 23.541 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     14.132      1.632  F        clock network delay
    Info (332115):     14.194      0.062     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     14.194      0.000 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     14.194      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     14.483      0.289 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):     14.483      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):     14.507      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):     14.507      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):     14.531      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):     14.531      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):     14.555      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):     14.555      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):     14.579      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):     14.579      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):     14.603      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):     14.603      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):     14.627      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):     14.627      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):     14.709      0.082 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):     14.709      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):     14.733      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):     14.733      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):     14.757      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):     14.757      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):     14.781      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):     14.781      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):     14.805      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):     14.805      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):     14.829      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):     14.829      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):     14.853      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):     14.853      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):     14.877      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):     14.877      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):     14.989      0.112 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):     14.989      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):     15.013      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):     15.013      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):     15.037      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):     15.037      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):     15.061      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):     15.061      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):     15.085      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):     15.085      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):     15.109      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):     15.109      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):     15.133      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):     15.133      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):     15.157      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):     15.157      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):     15.239      0.082 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):     15.239      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):     15.263      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):     15.263      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):     15.287      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):     15.287      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):     15.311      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):     15.311      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):     15.335      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):     15.335      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):     15.359      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):     15.359      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):     15.383      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):     15.383      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):     15.407      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):     15.407      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):     15.489      0.082 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):     15.489      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):     15.548      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           latch edge time
    Info (332115):     39.136      1.636  F        clock network delay
    Info (332115):     39.089     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.548
    Info (332115): Data Required Time :    39.089
    Info (332115): Slack              :    23.541 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.037
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.037 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|BLOCK_WRITE_FIFO
    Info (332115): To Node      : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a16~porta_we_reg
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.677      1.177  F        clock network delay
    Info (332115):     13.739      0.062     uTco  ddlctrlr:inst|BLOCK_WRITE_FIFO
    Info (332115):     13.739      0.000 RR  CELL  inst|BLOCK_WRITE_FIFO|regout
    Info (332115):     14.718      0.979 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|valid_wreq|dataf
    Info (332115):     14.736      0.018 RR  CELL  inst12|scfifo_component|auto_generated|dpfifo|valid_wreq|combout
    Info (332115):     15.409      0.673 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a16|portawe
    Info (332115):     15.535      0.126 RR  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a16~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.386      2.886  F        clock network delay
    Info (332115):     15.498      0.112      uTh  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ram_block1a16~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.535
    Info (332115): Data Required Time :    15.498
    Info (332115): Slack              :     0.037 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.213
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.213 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst82
    Info (332115): To Node      : inst83
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.123      1.123  R        clock network delay
    Info (332115):      1.185      0.062     uTco  inst82
    Info (332115):      1.185      0.000 RR  CELL  inst82|regout
    Info (332115):      1.296      0.111 RR    IC  inst83~feeder|dataf
    Info (332115):      1.314      0.018 RR  CELL  inst83~feeder|combout
    Info (332115):      1.314      0.000 RR    IC  inst83|datain
    Info (332115):      1.411      0.097 RR  CELL  inst83
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.123      1.123  R        clock network delay
    Info (332115):      1.198      0.075      uTh  inst83
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.411
    Info (332115): Data Required Time :     1.198
    Info (332115): Slack              :     0.213 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.220
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.220 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.135      1.135  R        clock network delay
    Info (332115):      1.197      0.062     uTco  L0_TO_COLUMN_GEN:inst74|WAIT_STATE
    Info (332115):      1.197      0.000 RR  CELL  inst74|WAIT_STATE|regout
    Info (332115):      1.315      0.118 RR    IC  inst74|MODULE_SM~6|dataf
    Info (332115):      1.333      0.018 RR  CELL  inst74|MODULE_SM~6|combout
    Info (332115):      1.333      0.000 RR    IC  inst74|L0_UP_1|datain
    Info (332115):      1.430      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.135      1.135  R        clock network delay
    Info (332115):      1.210      0.075      uTh  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.430
    Info (332115): Data Required Time :     1.210
    Info (332115): Slack              :     0.220 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.224
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.224 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.131      1.131  R        clock network delay
    Info (332115):      1.193      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      1.193      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      1.193      0.000 RR    IC  inst68|QB[1]~0|datae
    Info (332115):      1.333      0.140 RR  CELL  inst68|QB[1]~0|combout
    Info (332115):      1.333      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      1.430      0.097 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.131      1.131  R        clock network delay
    Info (332115):      1.206      0.075      uTh  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.430
    Info (332115): Data Required Time :     1.206
    Info (332115): Slack              :     0.224 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.378 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.442      1.442  R        clock network delay
    Info (332115):      1.504      0.062     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      1.504      0.000 FF  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      1.504      0.000 FF    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      1.836      0.332 FR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):      1.836      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):      1.895      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.442      1.442  R        clock network delay
    Info (332115):      1.517      0.075      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.895
    Info (332115): Data Required Time :     1.517
    Info (332115): Slack              :     0.378 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.378 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     14.132      1.632  F        clock network delay
    Info (332115):     14.194      0.062     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     14.194      0.000 FF  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     14.194      0.000 FF    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     14.526      0.332 FR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):     14.526      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):     14.585      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.132      1.632  F        clock network delay
    Info (332115):     14.207      0.075      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.585
    Info (332115): Data Required Time :    14.207
    Info (332115): Slack              :     0.378 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 2.077
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 2.077 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.151      1.151  R        clock network delay
    Info (332115):      1.213      0.062     uTco  inst67
    Info (332115):      1.213      0.000 RR  CELL  inst67|regout
    Info (332115):      1.353      0.140 RR    IC  inst20~DUPLICATE|datad
    Info (332115):      1.479      0.126 RR  CELL  inst20~DUPLICATE|combout
    Info (332115):      1.653      0.174 RR    IC  inst68|COUNTER[4]~1|dataf
    Info (332115):      1.671      0.018 RR  CELL  inst68|COUNTER[4]~1|combout
    Info (332115):      1.790      0.119 RR    IC  inst68|COUNTER[0]|aclr
    Info (332115):      2.153      0.363 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      4.277      1.152  F        clock network delay
    Info (332115):      4.230     -0.047     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.153
    Info (332115): Data Required Time :     4.230
    Info (332115): Slack              :     2.077 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.744
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 9.744 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : ddlctrlr:inst|CHECK_END_LOCAL_SEGMENT_SEL
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.151      1.151  R        clock network delay
    Info (332115):      1.213      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      1.213      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      1.636      0.423 RR    IC  inst64|datac
    Info (332115):      1.730      0.094 RR  CELL  inst64|combout
    Info (332115):      3.076      1.346 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):      3.076      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):      3.487      0.411 RR    IC  inst|CHECK_END_LOCAL_SEGMENT_SEL|aclr
    Info (332115):      3.850      0.363 RF  CELL  ddlctrlr:inst|CHECK_END_LOCAL_SEGMENT_SEL
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.641      1.141  F        clock network delay
    Info (332115):     13.594     -0.047     uTsu  ddlctrlr:inst|CHECK_END_LOCAL_SEGMENT_SEL
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.850
    Info (332115): Data Required Time :    13.594
    Info (332115): Slack              :     9.744 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.836
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.836 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|END_DEC_CTRL_CMD
    Info (332115): To Node      : ddlctrlr:inst|LOCAL_STATUS[14]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     88.660      1.160  F        clock network delay
    Info (332115):     88.722      0.062     uTco  ddlctrlr:inst|END_DEC_CTRL_CMD
    Info (332115):     88.722      0.000 RR  CELL  inst|END_DEC_CTRL_CMD|regout
    Info (332115):     89.176      0.454 RR    IC  inst|LOCAL_STATUS[18]~0|dataf
    Info (332115):     89.194      0.018 RR  CELL  inst|LOCAL_STATUS[18]~0|combout
    Info (332115):     89.898      0.704 RR    IC  inst|LOCAL_STATUS[14]|aclr
    Info (332115):     90.261      0.363 RF  CELL  ddlctrlr:inst|LOCAL_STATUS[14]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.144      1.144  R        clock network delay
    Info (332115):    101.097     -0.047     uTsu  ddlctrlr:inst|LOCAL_STATUS[14]
    Info (332115): 
    Info (332115): Data Arrival Time  :    90.261
    Info (332115): Data Required Time :   101.097
    Info (332115): Slack              :    10.836 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.441
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.441 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           launch edge time
    Info (332115):     37.500      0.000  F        clock network delay
    Info (332115):     37.500      0.000 FF  CELL  inst85|regout
    Info (332115):     37.932      0.432 FF    IC  inst20|datae
    Info (332115):     38.009      0.077 FR  CELL  inst20|combout
    Info (332115):     38.885      0.876 RR    IC  inst20~clkctrl|inclk[0]
    Info (332115):     38.885      0.000 RR  CELL  inst20~clkctrl|outclk
    Info (332115):     39.284      0.399 RR    IC  inst74|L0_UP_1|aclr
    Info (332115):     39.647      0.363 RF  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     51.135      1.135  R        clock network delay
    Info (332115):     51.088     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    39.647
    Info (332115): Data Required Time :    51.088
    Info (332115): Slack              :    11.441 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.954
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.954 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.151      1.151  R        clock network delay
    Info (332115):      1.213      0.062     uTco  inst67
    Info (332115):      1.213      0.000 RR  CELL  inst67|regout
    Info (332115):      1.768      0.555 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):      2.131      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.132      1.632  F        clock network delay
    Info (332115):     14.085     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.131
    Info (332115): Data Required Time :    14.085
    Info (332115): Slack              :    11.954 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 24.289
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 24.289 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.151      1.151  R        clock network delay
    Info (332115):      1.213      0.062     uTco  inst67
    Info (332115):      1.213      0.000 RR  CELL  inst67|regout
    Info (332115):      1.746      0.533 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):      2.109      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.445      1.445  R        clock network delay
    Info (332115):     26.398     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.109
    Info (332115): Data Required Time :    26.398
    Info (332115): Slack              :    24.289 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.105
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.105 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|START_BLOCK_WRITE
    Info (332115): To Node      : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[9]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.660      1.160  F        clock network delay
    Info (332115):     13.722      0.062     uTco  ddlctrlr:inst|START_BLOCK_WRITE
    Info (332115):     13.722      0.000 RR  CELL  inst|START_BLOCK_WRITE|regout
    Info (332115):     15.260      1.538 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|low_addressa[9]|aclr
    Info (332115):     15.623      0.363 RF  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[9]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.443      2.943  F        clock network delay
    Info (332115):     15.518      0.075      uTh  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|low_addressa[9]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.623
    Info (332115): Data Required Time :    15.518
    Info (332115): Slack              :     0.105 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.194
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.194 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.400      0.400 RR    IC  inst|WRITE_fbTEN~1|datad
    Info (332115):      0.510      0.110 RF  CELL  inst|WRITE_fbTEN~1|combout
    Info (332115):      1.061      0.551 FF    IC  inst|WRITE_fbTEN|aclr
    Info (332115):      1.424      0.363 FR  CELL  ddlctrlr:inst|WRITE_fbTEN
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.155      1.155  R        clock network delay
    Info (332115):      1.230      0.075      uTh  ddlctrlr:inst|WRITE_fbTEN
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.424
    Info (332115): Data Required Time :     1.230
    Info (332115): Slack              :     0.194 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.223
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.223 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.437      0.437 RR    IC  inst21~2|datad
    Info (332115):      0.563      0.126 RF  CELL  inst21~2|combout
    Info (332115):      1.085      0.522 FF    IC  inst7|FE_REG[12]|aclr
    Info (332115):      1.448      0.363 FR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.150      1.150  R        clock network delay
    Info (332115):      1.225      0.075      uTh  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.448
    Info (332115): Data Required Time :     1.225
    Info (332115): Slack              :     0.223 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.466
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.466 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.151      1.151  R        clock network delay
    Info (332115):      1.213      0.062     uTco  inst67
    Info (332115):      1.213      0.000 RR  CELL  inst67|regout
    Info (332115):      1.620      0.407 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):      1.983      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.442      1.442  R        clock network delay
    Info (332115):      1.517      0.075      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.983
    Info (332115): Data Required Time :     1.517
    Info (332115): Slack              :     0.466 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.932
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.932 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_DELAY:inst68|IDLE
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.432      0.432 RR    IC  inst20|datae
    Info (332115):      0.509      0.077 RF  CELL  inst20|combout
    Info (332115):      1.385      0.876 FF    IC  inst20~clkctrl|inclk[0]
    Info (332115):      1.385      0.000 FF  CELL  inst20~clkctrl|outclk
    Info (332115):      1.775      0.390 FF    IC  inst68|IDLE|aclr
    Info (332115):      2.138      0.363 FR  CELL  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.131      1.131  R        clock network delay
    Info (332115):      1.206      0.075      uTh  L0_DELAY:inst68|IDLE
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.138
    Info (332115): Data Required Time :     1.206
    Info (332115): Slack              :     0.932 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.898
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 12.898 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     26.151      1.151  R        clock network delay
    Info (332115):     26.213      0.062     uTco  inst67
    Info (332115):     26.213      0.000 RR  CELL  inst67|regout
    Info (332115):     26.746      0.533 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):     27.109      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.136      1.636  F        clock network delay
    Info (332115):     14.211      0.075      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.109
    Info (332115): Data Required Time :    14.211
    Info (332115): Slack              :    12.898 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.495
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.495 
    Info (332113): ===================================================================
    Info (332113): Node             : L0_DELAY:inst68|COUNTER[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.125      3.125           launch edge time
    Info (332113):      3.125      0.000           source latency
    Info (332113):      3.125      0.000           CLK40DES1
    Info (332113):      3.608      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      3.835      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      3.835      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.161      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      2.587     -3.574 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      3.477      0.890 FF    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      3.477      0.000 FF  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      3.899      0.422 FF    IC  inst68|COUNTER[0]|clk
    Info (332113):      4.277      0.378 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      6.250      6.250           launch edge time
    Info (332113):      6.250      0.000           source latency
    Info (332113):      6.250      0.000           CLK40DES1
    Info (332113):      6.733      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      6.960      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      6.960      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      9.286      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      5.712     -3.574 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      6.602      0.890 RR    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      6.602      0.000 RR  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      7.024      0.422 RR    IC  inst68|COUNTER[0]|clk
    Info (332113):      7.402      0.378 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :     3.125
    Info (332113): Slack            :     2.495
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.583
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.583 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     12.983      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     13.210      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     13.210      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     15.536      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     11.962     -3.574 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):     12.852      0.890 FF    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     12.852      0.000 FF  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     13.464      0.612 FF    IC  inst|FIFO_CLK~10|datab
    Info (332113):     13.622      0.158 FR  CELL  inst|FIFO_CLK~10|combout
    Info (332113):     13.743      0.121 RR    IC  inst|FIFO_CLK|datae
    Info (332113):     13.820      0.077 RR  CELL  inst|FIFO_CLK|combout
    Info (332113):     14.661      0.841 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     14.661      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     15.061      0.400 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     15.371      0.310 RR  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     25.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     25.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     25.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     28.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     24.462     -3.574 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):     25.352      0.890 RR    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     25.352      0.000 RR  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     25.964      0.612 RR    IC  inst|FIFO_CLK~10|datab
    Info (332113):     26.122      0.158 RF  CELL  inst|FIFO_CLK~10|combout
    Info (332113):     26.243      0.121 FF    IC  inst|FIFO_CLK|datae
    Info (332113):     26.320      0.077 FF  CELL  inst|FIFO_CLK|combout
    Info (332113):     27.161      0.841 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     27.161      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     27.561      0.400 FF    IC  inst12|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     27.871      0.310 FF  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     0.917
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.583
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {inst63}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst63
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inst63
    Info (332113):      0.000      0.000 RR  CELL  inst63|regout
    Info (332113):      0.650      0.650 RR    IC  inst63~clkctrl|inclk[0]
    Info (332113):      0.650      0.000 RR  CELL  inst63~clkctrl|outclk
    Info (332113):      1.064      0.414 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):      1.442      0.378 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst63
    Info (332113):     12.500      0.000 FF  CELL  inst63|regout
    Info (332113):     13.150      0.650 FF    IC  inst63~clkctrl|inclk[0]
    Info (332113):     13.150      0.000 FF  CELL  inst63~clkctrl|outclk
    Info (332113):     13.564      0.414 FF    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     13.942      0.378 FF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {inst85}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst85 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst85
    Info (332113):     12.500      0.000 FF  CELL  inst85|regout
    Info (332113):     13.365      0.865 FF    IC  inst85~clkctrl|inclk[0]
    Info (332113):     13.365      0.000 FF  CELL  inst85~clkctrl|outclk
    Info (332113):     13.754      0.389 FF    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     14.132      0.378 FR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           inst85
    Info (332113):     25.000      0.000 RR  CELL  inst85|regout
    Info (332113):     25.865      0.865 RR    IC  inst85~clkctrl|inclk[0]
    Info (332113):     25.865      0.000 RR  CELL  inst85~clkctrl|outclk
    Info (332113):     26.254      0.389 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     26.632      0.378 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info (332113): Targets: [get_clocks {CLK40DES1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.500 
    Info (332113): ===================================================================
    Info (332113): Node             : CLK40DES1|combout
    Info (332113): Clock            : CLK40DES1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     12.983      0.483 FF  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    12.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.370
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.370 
    Info (332113): ===================================================================
    Info (332113): Node             : DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      3.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.538     -3.574 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):      0.352      0.890 RR    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.352      0.000 RR  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      0.772      0.420 RR    IC  inst7|FE_REG[12]|clk
    Info (332113):      1.150      0.378 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     25.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     25.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     25.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     28.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     24.462     -3.574 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):     25.352      0.890 FF    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.352      0.000 FF  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     25.772      0.420 FF    IC  inst7|FE_REG[12]|clk
    Info (332113):     26.150      0.378 FF  CELL  DDL_SOFT_RESET_MODULE:inst7|FE_REG[12]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    25.000
    Info (332113): Slack            :    24.370
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.083
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 49.083 
    Info (332113): ===================================================================
    Info (332113): Node             : FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLK40DES1
    Info (332113):     50.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     50.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     50.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     53.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     49.462     -3.574 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):     50.352      0.890 FF    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):     50.352      0.000 FF  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):     50.959      0.607 FF    IC  inst|FIFO_CLK|dataa
    Info (332113):     51.129      0.170 FR  CELL  inst|FIFO_CLK|combout
    Info (332113):     51.970      0.841 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     51.970      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     52.370      0.400 RR    IC  inst12|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     52.680      0.310 RR  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    100.000    100.000           launch edge time
    Info (332113):    100.000      0.000           source latency
    Info (332113):    100.000      0.000           CLK40DES1
    Info (332113):    100.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):    100.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):    100.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):    103.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     99.462     -3.574 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):    100.352      0.890 RR    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):    100.352      0.000 RR  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):    100.959      0.607 RR    IC  inst|FIFO_CLK|dataa
    Info (332113):    101.129      0.170 RF  CELL  inst|FIFO_CLK|combout
    Info (332113):    101.970      0.841 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):    101.970      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):    102.370      0.400 FF    IC  inst12|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):    102.680      0.310 FF  CELL  FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     0.917
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    49.083
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 420 megabytes
    Info: Processing ended: Wed Apr 30 15:52:35 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


