module comp4(input [3:0]a,b,output reg g,e,l);
always@(*)
begin
if(a>b)
begin g=1'b1; e=1'b0; l=1'b0; end
else if(a==b)
begin g=1'b0; e=1'b1; l=1'b0; end
else
begin g=1'b0; e=1'b0; l=1'b1; end
end
endmodule
