TimeQuest Timing Analyzer report for mp1
Sun Feb  7 15:04:58 2016
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.50        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  16.7%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Sun Feb  7 15:04:52 2016 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clock      ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 112.79 MHz ; 112.79 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 1.134 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.302 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clock ; 4.377 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clock      ; 3.338 ; 3.039 ; Rise       ; clock           ;
;  mem_rdata[0]  ; clock      ; 2.716 ; 2.511 ; Rise       ; clock           ;
;  mem_rdata[1]  ; clock      ; 2.837 ; 2.572 ; Rise       ; clock           ;
;  mem_rdata[2]  ; clock      ; 3.036 ; 2.807 ; Rise       ; clock           ;
;  mem_rdata[3]  ; clock      ; 3.010 ; 2.742 ; Rise       ; clock           ;
;  mem_rdata[4]  ; clock      ; 2.715 ; 2.494 ; Rise       ; clock           ;
;  mem_rdata[5]  ; clock      ; 3.018 ; 2.721 ; Rise       ; clock           ;
;  mem_rdata[6]  ; clock      ; 3.145 ; 2.865 ; Rise       ; clock           ;
;  mem_rdata[7]  ; clock      ; 3.338 ; 3.039 ; Rise       ; clock           ;
;  mem_rdata[8]  ; clock      ; 2.844 ; 2.628 ; Rise       ; clock           ;
;  mem_rdata[9]  ; clock      ; 2.782 ; 2.528 ; Rise       ; clock           ;
;  mem_rdata[10] ; clock      ; 2.871 ; 2.639 ; Rise       ; clock           ;
;  mem_rdata[11] ; clock      ; 2.559 ; 2.362 ; Rise       ; clock           ;
;  mem_rdata[12] ; clock      ; 2.963 ; 2.693 ; Rise       ; clock           ;
;  mem_rdata[13] ; clock      ; 3.007 ; 2.730 ; Rise       ; clock           ;
;  mem_rdata[14] ; clock      ; 2.850 ; 2.626 ; Rise       ; clock           ;
;  mem_rdata[15] ; clock      ; 3.059 ; 2.776 ; Rise       ; clock           ;
; mem_resp       ; clock      ; 3.941 ; 3.783 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clock      ; -2.087 ; -1.902 ; Rise       ; clock           ;
;  mem_rdata[0]  ; clock      ; -2.240 ; -2.045 ; Rise       ; clock           ;
;  mem_rdata[1]  ; clock      ; -2.333 ; -2.066 ; Rise       ; clock           ;
;  mem_rdata[2]  ; clock      ; -2.511 ; -2.277 ; Rise       ; clock           ;
;  mem_rdata[3]  ; clock      ; -2.517 ; -2.263 ; Rise       ; clock           ;
;  mem_rdata[4]  ; clock      ; -2.216 ; -1.991 ; Rise       ; clock           ;
;  mem_rdata[5]  ; clock      ; -2.520 ; -2.240 ; Rise       ; clock           ;
;  mem_rdata[6]  ; clock      ; -2.648 ; -2.381 ; Rise       ; clock           ;
;  mem_rdata[7]  ; clock      ; -2.808 ; -2.509 ; Rise       ; clock           ;
;  mem_rdata[8]  ; clock      ; -2.351 ; -2.145 ; Rise       ; clock           ;
;  mem_rdata[9]  ; clock      ; -2.300 ; -2.058 ; Rise       ; clock           ;
;  mem_rdata[10] ; clock      ; -2.377 ; -2.155 ; Rise       ; clock           ;
;  mem_rdata[11] ; clock      ; -2.087 ; -1.902 ; Rise       ; clock           ;
;  mem_rdata[12] ; clock      ; -2.475 ; -2.218 ; Rise       ; clock           ;
;  mem_rdata[13] ; clock      ; -2.494 ; -2.215 ; Rise       ; clock           ;
;  mem_rdata[14] ; clock      ; -2.347 ; -2.118 ; Rise       ; clock           ;
;  mem_rdata[15] ; clock      ; -2.562 ; -2.294 ; Rise       ; clock           ;
; mem_resp       ; clock      ; -2.130 ; -1.883 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; mem_address[*]      ; clock      ; 6.718  ; 6.651  ; Rise       ; clock           ;
;  mem_address[0]     ; clock      ; 6.695  ; 6.636  ; Rise       ; clock           ;
;  mem_address[1]     ; clock      ; 6.186  ; 6.143  ; Rise       ; clock           ;
;  mem_address[2]     ; clock      ; 6.675  ; 6.618  ; Rise       ; clock           ;
;  mem_address[3]     ; clock      ; 6.693  ; 6.597  ; Rise       ; clock           ;
;  mem_address[4]     ; clock      ; 5.833  ; 5.732  ; Rise       ; clock           ;
;  mem_address[5]     ; clock      ; 6.572  ; 6.486  ; Rise       ; clock           ;
;  mem_address[6]     ; clock      ; 6.696  ; 6.651  ; Rise       ; clock           ;
;  mem_address[7]     ; clock      ; 6.118  ; 6.110  ; Rise       ; clock           ;
;  mem_address[8]     ; clock      ; 6.052  ; 6.058  ; Rise       ; clock           ;
;  mem_address[9]     ; clock      ; 5.964  ; 5.847  ; Rise       ; clock           ;
;  mem_address[10]    ; clock      ; 5.870  ; 5.756  ; Rise       ; clock           ;
;  mem_address[11]    ; clock      ; 6.703  ; 6.598  ; Rise       ; clock           ;
;  mem_address[12]    ; clock      ; 6.718  ; 6.558  ; Rise       ; clock           ;
;  mem_address[13]    ; clock      ; 5.974  ; 5.868  ; Rise       ; clock           ;
;  mem_address[14]    ; clock      ; 5.969  ; 5.967  ; Rise       ; clock           ;
;  mem_address[15]    ; clock      ; 5.905  ; 5.814  ; Rise       ; clock           ;
; mem_byte_enable[*]  ; clock      ; 12.252 ; 12.416 ; Rise       ; clock           ;
;  mem_byte_enable[0] ; clock      ; 12.252 ; 12.416 ; Rise       ; clock           ;
;  mem_byte_enable[1] ; clock      ; 12.016 ; 11.807 ; Rise       ; clock           ;
; mem_read            ; clock      ; 7.126  ; 7.220  ; Rise       ; clock           ;
; mem_wdata[*]        ; clock      ; 7.000  ; 6.896  ; Rise       ; clock           ;
;  mem_wdata[0]       ; clock      ; 6.189  ; 6.172  ; Rise       ; clock           ;
;  mem_wdata[1]       ; clock      ; 6.651  ; 6.608  ; Rise       ; clock           ;
;  mem_wdata[2]       ; clock      ; 6.077  ; 5.995  ; Rise       ; clock           ;
;  mem_wdata[3]       ; clock      ; 6.767  ; 6.654  ; Rise       ; clock           ;
;  mem_wdata[4]       ; clock      ; 6.731  ; 6.704  ; Rise       ; clock           ;
;  mem_wdata[5]       ; clock      ; 6.824  ; 6.756  ; Rise       ; clock           ;
;  mem_wdata[6]       ; clock      ; 6.370  ; 6.415  ; Rise       ; clock           ;
;  mem_wdata[7]       ; clock      ; 6.450  ; 6.394  ; Rise       ; clock           ;
;  mem_wdata[8]       ; clock      ; 6.642  ; 6.588  ; Rise       ; clock           ;
;  mem_wdata[9]       ; clock      ; 5.971  ; 5.880  ; Rise       ; clock           ;
;  mem_wdata[10]      ; clock      ; 6.293  ; 6.157  ; Rise       ; clock           ;
;  mem_wdata[11]      ; clock      ; 6.598  ; 6.518  ; Rise       ; clock           ;
;  mem_wdata[12]      ; clock      ; 7.000  ; 6.896  ; Rise       ; clock           ;
;  mem_wdata[13]      ; clock      ; 6.292  ; 6.265  ; Rise       ; clock           ;
;  mem_wdata[14]      ; clock      ; 6.213  ; 6.172  ; Rise       ; clock           ;
;  mem_wdata[15]      ; clock      ; 6.199  ; 6.082  ; Rise       ; clock           ;
; mem_write           ; clock      ; 6.476  ; 6.456  ; Rise       ; clock           ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clock      ; 5.541 ; 5.442 ; Rise       ; clock           ;
;  mem_address[0]     ; clock      ; 6.381 ; 6.323 ; Rise       ; clock           ;
;  mem_address[1]     ; clock      ; 5.877 ; 5.834 ; Rise       ; clock           ;
;  mem_address[2]     ; clock      ; 6.361 ; 6.304 ; Rise       ; clock           ;
;  mem_address[3]     ; clock      ; 6.378 ; 6.284 ; Rise       ; clock           ;
;  mem_address[4]     ; clock      ; 5.541 ; 5.442 ; Rise       ; clock           ;
;  mem_address[5]     ; clock      ; 6.244 ; 6.160 ; Rise       ; clock           ;
;  mem_address[6]     ; clock      ; 6.384 ; 6.339 ; Rise       ; clock           ;
;  mem_address[7]     ; clock      ; 5.812 ; 5.802 ; Rise       ; clock           ;
;  mem_address[8]     ; clock      ; 5.749 ; 5.752 ; Rise       ; clock           ;
;  mem_address[9]     ; clock      ; 5.687 ; 5.573 ; Rise       ; clock           ;
;  mem_address[10]    ; clock      ; 5.598 ; 5.487 ; Rise       ; clock           ;
;  mem_address[11]    ; clock      ; 6.387 ; 6.284 ; Rise       ; clock           ;
;  mem_address[12]    ; clock      ; 6.404 ; 6.249 ; Rise       ; clock           ;
;  mem_address[13]    ; clock      ; 5.676 ; 5.573 ; Rise       ; clock           ;
;  mem_address[14]    ; clock      ; 5.692 ; 5.688 ; Rise       ; clock           ;
;  mem_address[15]    ; clock      ; 5.611 ; 5.521 ; Rise       ; clock           ;
; mem_byte_enable[*]  ; clock      ; 6.290 ; 6.291 ; Rise       ; clock           ;
;  mem_byte_enable[0] ; clock      ; 6.748 ; 6.717 ; Rise       ; clock           ;
;  mem_byte_enable[1] ; clock      ; 6.290 ; 6.291 ; Rise       ; clock           ;
; mem_read            ; clock      ; 6.219 ; 6.258 ; Rise       ; clock           ;
; mem_wdata[*]        ; clock      ; 5.694 ; 5.605 ; Rise       ; clock           ;
;  mem_wdata[0]       ; clock      ; 5.883 ; 5.864 ; Rise       ; clock           ;
;  mem_wdata[1]       ; clock      ; 6.339 ; 6.295 ; Rise       ; clock           ;
;  mem_wdata[2]       ; clock      ; 5.794 ; 5.713 ; Rise       ; clock           ;
;  mem_wdata[3]       ; clock      ; 6.449 ; 6.340 ; Rise       ; clock           ;
;  mem_wdata[4]       ; clock      ; 6.397 ; 6.368 ; Rise       ; clock           ;
;  mem_wdata[5]       ; clock      ; 6.503 ; 6.435 ; Rise       ; clock           ;
;  mem_wdata[6]       ; clock      ; 6.053 ; 6.092 ; Rise       ; clock           ;
;  mem_wdata[7]       ; clock      ; 6.129 ; 6.073 ; Rise       ; clock           ;
;  mem_wdata[8]       ; clock      ; 6.310 ; 6.255 ; Rise       ; clock           ;
;  mem_wdata[9]       ; clock      ; 5.694 ; 5.605 ; Rise       ; clock           ;
;  mem_wdata[10]      ; clock      ; 5.980 ; 5.847 ; Rise       ; clock           ;
;  mem_wdata[11]      ; clock      ; 6.289 ; 6.210 ; Rise       ; clock           ;
;  mem_wdata[12]      ; clock      ; 6.672 ; 6.570 ; Rise       ; clock           ;
;  mem_wdata[13]      ; clock      ; 5.979 ; 5.950 ; Rise       ; clock           ;
;  mem_wdata[14]      ; clock      ; 5.904 ; 5.862 ; Rise       ; clock           ;
;  mem_wdata[15]      ; clock      ; 5.888 ; 5.773 ; Rise       ; clock           ;
; mem_write           ; clock      ; 6.008 ; 5.959 ; Rise       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 121.62 MHz ; 121.62 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 1.778 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.278 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clock ; 4.376 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clock      ; 3.108 ; 2.838 ; Rise       ; clock           ;
;  mem_rdata[0]  ; clock      ; 2.535 ; 2.341 ; Rise       ; clock           ;
;  mem_rdata[1]  ; clock      ; 2.644 ; 2.402 ; Rise       ; clock           ;
;  mem_rdata[2]  ; clock      ; 2.816 ; 2.595 ; Rise       ; clock           ;
;  mem_rdata[3]  ; clock      ; 2.813 ; 2.553 ; Rise       ; clock           ;
;  mem_rdata[4]  ; clock      ; 2.523 ; 2.307 ; Rise       ; clock           ;
;  mem_rdata[5]  ; clock      ; 2.805 ; 2.523 ; Rise       ; clock           ;
;  mem_rdata[6]  ; clock      ; 2.928 ; 2.659 ; Rise       ; clock           ;
;  mem_rdata[7]  ; clock      ; 3.108 ; 2.838 ; Rise       ; clock           ;
;  mem_rdata[8]  ; clock      ; 2.651 ; 2.448 ; Rise       ; clock           ;
;  mem_rdata[9]  ; clock      ; 2.585 ; 2.356 ; Rise       ; clock           ;
;  mem_rdata[10] ; clock      ; 2.678 ; 2.458 ; Rise       ; clock           ;
;  mem_rdata[11] ; clock      ; 2.378 ; 2.191 ; Rise       ; clock           ;
;  mem_rdata[12] ; clock      ; 2.761 ; 2.513 ; Rise       ; clock           ;
;  mem_rdata[13] ; clock      ; 2.792 ; 2.537 ; Rise       ; clock           ;
;  mem_rdata[14] ; clock      ; 2.654 ; 2.427 ; Rise       ; clock           ;
;  mem_rdata[15] ; clock      ; 2.845 ; 2.564 ; Rise       ; clock           ;
; mem_resp       ; clock      ; 3.637 ; 3.529 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clock      ; -1.974 ; -1.797 ; Rise       ; clock           ;
;  mem_rdata[0]  ; clock      ; -2.128 ; -1.944 ; Rise       ; clock           ;
;  mem_rdata[1]  ; clock      ; -2.213 ; -1.966 ; Rise       ; clock           ;
;  mem_rdata[2]  ; clock      ; -2.369 ; -2.141 ; Rise       ; clock           ;
;  mem_rdata[3]  ; clock      ; -2.392 ; -2.145 ; Rise       ; clock           ;
;  mem_rdata[4]  ; clock      ; -2.098 ; -1.876 ; Rise       ; clock           ;
;  mem_rdata[5]  ; clock      ; -2.380 ; -2.112 ; Rise       ; clock           ;
;  mem_rdata[6]  ; clock      ; -2.502 ; -2.246 ; Rise       ; clock           ;
;  mem_rdata[7]  ; clock      ; -2.655 ; -2.381 ; Rise       ; clock           ;
;  mem_rdata[8]  ; clock      ; -2.231 ; -2.037 ; Rise       ; clock           ;
;  mem_rdata[9]  ; clock      ; -2.172 ; -1.955 ; Rise       ; clock           ;
;  mem_rdata[10] ; clock      ; -2.257 ; -2.047 ; Rise       ; clock           ;
;  mem_rdata[11] ; clock      ; -1.974 ; -1.797 ; Rise       ; clock           ;
;  mem_rdata[12] ; clock      ; -2.342 ; -2.107 ; Rise       ; clock           ;
;  mem_rdata[13] ; clock      ; -2.354 ; -2.095 ; Rise       ; clock           ;
;  mem_rdata[14] ; clock      ; -2.223 ; -1.991 ; Rise       ; clock           ;
;  mem_rdata[15] ; clock      ; -2.421 ; -2.153 ; Rise       ; clock           ;
; mem_resp       ; clock      ; -2.018 ; -1.779 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; mem_address[*]      ; clock      ; 6.363  ; 6.321  ; Rise       ; clock           ;
;  mem_address[0]     ; clock      ; 6.358  ; 6.305  ; Rise       ; clock           ;
;  mem_address[1]     ; clock      ; 5.846  ; 5.800  ; Rise       ; clock           ;
;  mem_address[2]     ; clock      ; 6.320  ; 6.284  ; Rise       ; clock           ;
;  mem_address[3]     ; clock      ; 6.338  ; 6.264  ; Rise       ; clock           ;
;  mem_address[4]     ; clock      ; 5.525  ; 5.431  ; Rise       ; clock           ;
;  mem_address[5]     ; clock      ; 6.198  ; 6.108  ; Rise       ; clock           ;
;  mem_address[6]     ; clock      ; 6.343  ; 6.321  ; Rise       ; clock           ;
;  mem_address[7]     ; clock      ; 5.772  ; 5.744  ; Rise       ; clock           ;
;  mem_address[8]     ; clock      ; 5.711  ; 5.715  ; Rise       ; clock           ;
;  mem_address[9]     ; clock      ; 5.638  ; 5.541  ; Rise       ; clock           ;
;  mem_address[10]    ; clock      ; 5.558  ; 5.452  ; Rise       ; clock           ;
;  mem_address[11]    ; clock      ; 6.363  ; 6.269  ; Rise       ; clock           ;
;  mem_address[12]    ; clock      ; 6.348  ; 6.199  ; Rise       ; clock           ;
;  mem_address[13]    ; clock      ; 5.649  ; 5.537  ; Rise       ; clock           ;
;  mem_address[14]    ; clock      ; 5.646  ; 5.615  ; Rise       ; clock           ;
;  mem_address[15]    ; clock      ; 5.589  ; 5.491  ; Rise       ; clock           ;
; mem_byte_enable[*]  ; clock      ; 11.387 ; 11.579 ; Rise       ; clock           ;
;  mem_byte_enable[0] ; clock      ; 11.387 ; 11.579 ; Rise       ; clock           ;
;  mem_byte_enable[1] ; clock      ; 11.262 ; 10.964 ; Rise       ; clock           ;
; mem_read            ; clock      ; 6.712  ; 6.810  ; Rise       ; clock           ;
; mem_wdata[*]        ; clock      ; 6.594  ; 6.502  ; Rise       ; clock           ;
;  mem_wdata[0]       ; clock      ; 5.845  ; 5.808  ; Rise       ; clock           ;
;  mem_wdata[1]       ; clock      ; 6.309  ; 6.285  ; Rise       ; clock           ;
;  mem_wdata[2]       ; clock      ; 5.757  ; 5.679  ; Rise       ; clock           ;
;  mem_wdata[3]       ; clock      ; 6.421  ; 6.322  ; Rise       ; clock           ;
;  mem_wdata[4]       ; clock      ; 6.340  ; 6.284  ; Rise       ; clock           ;
;  mem_wdata[5]       ; clock      ; 6.471  ; 6.412  ; Rise       ; clock           ;
;  mem_wdata[6]       ; clock      ; 6.015  ; 6.044  ; Rise       ; clock           ;
;  mem_wdata[7]       ; clock      ; 6.077  ; 6.029  ; Rise       ; clock           ;
;  mem_wdata[8]       ; clock      ; 6.255  ; 6.184  ; Rise       ; clock           ;
;  mem_wdata[9]       ; clock      ; 5.649  ; 5.554  ; Rise       ; clock           ;
;  mem_wdata[10]      ; clock      ; 5.923  ; 5.825  ; Rise       ; clock           ;
;  mem_wdata[11]      ; clock      ; 6.241  ; 6.183  ; Rise       ; clock           ;
;  mem_wdata[12]      ; clock      ; 6.594  ; 6.502  ; Rise       ; clock           ;
;  mem_wdata[13]      ; clock      ; 5.936  ; 5.896  ; Rise       ; clock           ;
;  mem_wdata[14]      ; clock      ; 5.885  ; 5.835  ; Rise       ; clock           ;
;  mem_wdata[15]      ; clock      ; 5.858  ; 5.743  ; Rise       ; clock           ;
; mem_write           ; clock      ; 6.101  ; 6.043  ; Rise       ; clock           ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clock      ; 5.258 ; 5.169 ; Rise       ; clock           ;
;  mem_address[0]     ; clock      ; 6.070 ; 6.020 ; Rise       ; clock           ;
;  mem_address[1]     ; clock      ; 5.563 ; 5.520 ; Rise       ; clock           ;
;  mem_address[2]     ; clock      ; 6.033 ; 5.999 ; Rise       ; clock           ;
;  mem_address[3]     ; clock      ; 6.050 ; 5.979 ; Rise       ; clock           ;
;  mem_address[4]     ; clock      ; 5.258 ; 5.169 ; Rise       ; clock           ;
;  mem_address[5]     ; clock      ; 5.898 ; 5.812 ; Rise       ; clock           ;
;  mem_address[6]     ; clock      ; 6.057 ; 6.037 ; Rise       ; clock           ;
;  mem_address[7]     ; clock      ; 5.492 ; 5.466 ; Rise       ; clock           ;
;  mem_address[8]     ; clock      ; 5.434 ; 5.437 ; Rise       ; clock           ;
;  mem_address[9]     ; clock      ; 5.388 ; 5.295 ; Rise       ; clock           ;
;  mem_address[10]    ; clock      ; 5.311 ; 5.211 ; Rise       ; clock           ;
;  mem_address[11]    ; clock      ; 6.072 ; 5.983 ; Rise       ; clock           ;
;  mem_address[12]    ; clock      ; 6.061 ; 5.920 ; Rise       ; clock           ;
;  mem_address[13]    ; clock      ; 5.377 ; 5.270 ; Rise       ; clock           ;
;  mem_address[14]    ; clock      ; 5.394 ; 5.364 ; Rise       ; clock           ;
;  mem_address[15]    ; clock      ; 5.319 ; 5.227 ; Rise       ; clock           ;
; mem_byte_enable[*]  ; clock      ; 5.948 ; 5.914 ; Rise       ; clock           ;
;  mem_byte_enable[0] ; clock      ; 6.357 ; 6.287 ; Rise       ; clock           ;
;  mem_byte_enable[1] ; clock      ; 5.948 ; 5.914 ; Rise       ; clock           ;
; mem_read            ; clock      ; 5.879 ; 5.926 ; Rise       ; clock           ;
; mem_wdata[*]        ; clock      ; 5.398 ; 5.308 ; Rise       ; clock           ;
;  mem_wdata[0]       ; clock      ; 5.565 ; 5.529 ; Rise       ; clock           ;
;  mem_wdata[1]       ; clock      ; 6.022 ; 6.000 ; Rise       ; clock           ;
;  mem_wdata[2]       ; clock      ; 5.499 ; 5.424 ; Rise       ; clock           ;
;  mem_wdata[3]       ; clock      ; 6.129 ; 6.036 ; Rise       ; clock           ;
;  mem_wdata[4]       ; clock      ; 6.034 ; 5.981 ; Rise       ; clock           ;
;  mem_wdata[5]       ; clock      ; 6.177 ; 6.121 ; Rise       ; clock           ;
;  mem_wdata[6]       ; clock      ; 5.724 ; 5.751 ; Rise       ; clock           ;
;  mem_wdata[7]       ; clock      ; 5.783 ; 5.737 ; Rise       ; clock           ;
;  mem_wdata[8]       ; clock      ; 5.950 ; 5.883 ; Rise       ; clock           ;
;  mem_wdata[9]       ; clock      ; 5.398 ; 5.308 ; Rise       ; clock           ;
;  mem_wdata[10]      ; clock      ; 5.638 ; 5.545 ; Rise       ; clock           ;
;  mem_wdata[11]      ; clock      ; 5.958 ; 5.903 ; Rise       ; clock           ;
;  mem_wdata[12]      ; clock      ; 6.296 ; 6.207 ; Rise       ; clock           ;
;  mem_wdata[13]      ; clock      ; 5.649 ; 5.610 ; Rise       ; clock           ;
;  mem_wdata[14]      ; clock      ; 5.601 ; 5.554 ; Rise       ; clock           ;
;  mem_wdata[15]      ; clock      ; 5.574 ; 5.464 ; Rise       ; clock           ;
; mem_write           ; clock      ; 5.675 ; 5.591 ; Rise       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 4.424 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clock ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clock      ; 2.082 ; 2.035 ; Rise       ; clock           ;
;  mem_rdata[0]  ; clock      ; 1.750 ; 1.724 ; Rise       ; clock           ;
;  mem_rdata[1]  ; clock      ; 1.801 ; 1.739 ; Rise       ; clock           ;
;  mem_rdata[2]  ; clock      ; 1.912 ; 1.896 ; Rise       ; clock           ;
;  mem_rdata[3]  ; clock      ; 1.898 ; 1.864 ; Rise       ; clock           ;
;  mem_rdata[4]  ; clock      ; 1.667 ; 1.656 ; Rise       ; clock           ;
;  mem_rdata[5]  ; clock      ; 1.838 ; 1.795 ; Rise       ; clock           ;
;  mem_rdata[6]  ; clock      ; 1.952 ; 1.908 ; Rise       ; clock           ;
;  mem_rdata[7]  ; clock      ; 2.082 ; 2.035 ; Rise       ; clock           ;
;  mem_rdata[8]  ; clock      ; 1.837 ; 1.810 ; Rise       ; clock           ;
;  mem_rdata[9]  ; clock      ; 1.769 ; 1.714 ; Rise       ; clock           ;
;  mem_rdata[10] ; clock      ; 1.852 ; 1.824 ; Rise       ; clock           ;
;  mem_rdata[11] ; clock      ; 1.585 ; 1.560 ; Rise       ; clock           ;
;  mem_rdata[12] ; clock      ; 1.912 ; 1.862 ; Rise       ; clock           ;
;  mem_rdata[13] ; clock      ; 1.854 ; 1.838 ; Rise       ; clock           ;
;  mem_rdata[14] ; clock      ; 1.818 ; 1.811 ; Rise       ; clock           ;
;  mem_rdata[15] ; clock      ; 1.892 ; 1.852 ; Rise       ; clock           ;
; mem_resp       ; clock      ; 2.446 ; 2.419 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clock      ; -1.313 ; -1.291 ; Rise       ; clock           ;
;  mem_rdata[0]  ; clock      ; -1.471 ; -1.451 ; Rise       ; clock           ;
;  mem_rdata[1]  ; clock      ; -1.507 ; -1.440 ; Rise       ; clock           ;
;  mem_rdata[2]  ; clock      ; -1.602 ; -1.578 ; Rise       ; clock           ;
;  mem_rdata[3]  ; clock      ; -1.613 ; -1.583 ; Rise       ; clock           ;
;  mem_rdata[4]  ; clock      ; -1.380 ; -1.361 ; Rise       ; clock           ;
;  mem_rdata[5]  ; clock      ; -1.552 ; -1.514 ; Rise       ; clock           ;
;  mem_rdata[6]  ; clock      ; -1.664 ; -1.626 ; Rise       ; clock           ;
;  mem_rdata[7]  ; clock      ; -1.776 ; -1.723 ; Rise       ; clock           ;
;  mem_rdata[8]  ; clock      ; -1.544 ; -1.521 ; Rise       ; clock           ;
;  mem_rdata[9]  ; clock      ; -1.488 ; -1.438 ; Rise       ; clock           ;
;  mem_rdata[10] ; clock      ; -1.559 ; -1.535 ; Rise       ; clock           ;
;  mem_rdata[11] ; clock      ; -1.313 ; -1.291 ; Rise       ; clock           ;
;  mem_rdata[12] ; clock      ; -1.627 ; -1.582 ; Rise       ; clock           ;
;  mem_rdata[13] ; clock      ; -1.558 ; -1.535 ; Rise       ; clock           ;
;  mem_rdata[14] ; clock      ; -1.524 ; -1.509 ; Rise       ; clock           ;
;  mem_rdata[15] ; clock      ; -1.606 ; -1.572 ; Rise       ; clock           ;
; mem_resp       ; clock      ; -1.356 ; -1.309 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clock      ; 4.717 ; 4.779 ; Rise       ; clock           ;
;  mem_address[0]     ; clock      ; 4.717 ; 4.770 ; Rise       ; clock           ;
;  mem_address[1]     ; clock      ; 4.332 ; 4.324 ; Rise       ; clock           ;
;  mem_address[2]     ; clock      ; 4.708 ; 4.748 ; Rise       ; clock           ;
;  mem_address[3]     ; clock      ; 4.711 ; 4.731 ; Rise       ; clock           ;
;  mem_address[4]     ; clock      ; 4.069 ; 4.022 ; Rise       ; clock           ;
;  mem_address[5]     ; clock      ; 4.546 ; 4.556 ; Rise       ; clock           ;
;  mem_address[6]     ; clock      ; 4.687 ; 4.779 ; Rise       ; clock           ;
;  mem_address[7]     ; clock      ; 4.244 ; 4.279 ; Rise       ; clock           ;
;  mem_address[8]     ; clock      ; 4.215 ; 4.219 ; Rise       ; clock           ;
;  mem_address[9]     ; clock      ; 4.153 ; 4.107 ; Rise       ; clock           ;
;  mem_address[10]    ; clock      ; 4.094 ; 4.048 ; Rise       ; clock           ;
;  mem_address[11]    ; clock      ; 4.711 ; 4.736 ; Rise       ; clock           ;
;  mem_address[12]    ; clock      ; 4.669 ; 4.650 ; Rise       ; clock           ;
;  mem_address[13]    ; clock      ; 4.150 ; 4.106 ; Rise       ; clock           ;
;  mem_address[14]    ; clock      ; 4.132 ; 4.165 ; Rise       ; clock           ;
;  mem_address[15]    ; clock      ; 4.082 ; 4.050 ; Rise       ; clock           ;
; mem_byte_enable[*]  ; clock      ; 8.025 ; 8.098 ; Rise       ; clock           ;
;  mem_byte_enable[0] ; clock      ; 8.025 ; 8.098 ; Rise       ; clock           ;
;  mem_byte_enable[1] ; clock      ; 7.820 ; 7.730 ; Rise       ; clock           ;
; mem_read            ; clock      ; 4.884 ; 4.911 ; Rise       ; clock           ;
; mem_wdata[*]        ; clock      ; 4.828 ; 4.854 ; Rise       ; clock           ;
;  mem_wdata[0]       ; clock      ; 4.277 ; 4.306 ; Rise       ; clock           ;
;  mem_wdata[1]       ; clock      ; 4.693 ; 4.743 ; Rise       ; clock           ;
;  mem_wdata[2]       ; clock      ; 4.262 ; 4.238 ; Rise       ; clock           ;
;  mem_wdata[3]       ; clock      ; 4.759 ; 4.796 ; Rise       ; clock           ;
;  mem_wdata[4]       ; clock      ; 4.627 ; 4.673 ; Rise       ; clock           ;
;  mem_wdata[5]       ; clock      ; 4.787 ; 4.836 ; Rise       ; clock           ;
;  mem_wdata[6]       ; clock      ; 4.434 ; 4.477 ; Rise       ; clock           ;
;  mem_wdata[7]       ; clock      ; 4.464 ; 4.484 ; Rise       ; clock           ;
;  mem_wdata[8]       ; clock      ; 4.596 ; 4.616 ; Rise       ; clock           ;
;  mem_wdata[9]       ; clock      ; 4.125 ; 4.091 ; Rise       ; clock           ;
;  mem_wdata[10]      ; clock      ; 4.365 ; 4.331 ; Rise       ; clock           ;
;  mem_wdata[11]      ; clock      ; 4.634 ; 4.671 ; Rise       ; clock           ;
;  mem_wdata[12]      ; clock      ; 4.828 ; 4.854 ; Rise       ; clock           ;
;  mem_wdata[13]      ; clock      ; 4.367 ; 4.377 ; Rise       ; clock           ;
;  mem_wdata[14]      ; clock      ; 4.324 ; 4.338 ; Rise       ; clock           ;
;  mem_wdata[15]      ; clock      ; 4.315 ; 4.268 ; Rise       ; clock           ;
; mem_write           ; clock      ; 4.417 ; 4.425 ; Rise       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clock      ; 3.867 ; 3.821 ; Rise       ; clock           ;
;  mem_address[0]     ; clock      ; 4.500 ; 4.549 ; Rise       ; clock           ;
;  mem_address[1]     ; clock      ; 4.118 ; 4.109 ; Rise       ; clock           ;
;  mem_address[2]     ; clock      ; 4.491 ; 4.529 ; Rise       ; clock           ;
;  mem_address[3]     ; clock      ; 4.493 ; 4.512 ; Rise       ; clock           ;
;  mem_address[4]     ; clock      ; 3.867 ; 3.821 ; Rise       ; clock           ;
;  mem_address[5]     ; clock      ; 4.322 ; 4.330 ; Rise       ; clock           ;
;  mem_address[6]     ; clock      ; 4.471 ; 4.560 ; Rise       ; clock           ;
;  mem_address[7]     ; clock      ; 4.034 ; 4.065 ; Rise       ; clock           ;
;  mem_address[8]     ; clock      ; 4.005 ; 4.008 ; Rise       ; clock           ;
;  mem_address[9]     ; clock      ; 3.965 ; 3.920 ; Rise       ; clock           ;
;  mem_address[10]    ; clock      ; 3.909 ; 3.864 ; Rise       ; clock           ;
;  mem_address[11]    ; clock      ; 4.492 ; 4.515 ; Rise       ; clock           ;
;  mem_address[12]    ; clock      ; 4.456 ; 4.437 ; Rise       ; clock           ;
;  mem_address[13]    ; clock      ; 3.944 ; 3.901 ; Rise       ; clock           ;
;  mem_address[14]    ; clock      ; 3.944 ; 3.974 ; Rise       ; clock           ;
;  mem_address[15]    ; clock      ; 3.879 ; 3.847 ; Rise       ; clock           ;
; mem_byte_enable[*]  ; clock      ; 4.349 ; 4.312 ; Rise       ; clock           ;
;  mem_byte_enable[0] ; clock      ; 4.638 ; 4.626 ; Rise       ; clock           ;
;  mem_byte_enable[1] ; clock      ; 4.349 ; 4.312 ; Rise       ; clock           ;
; mem_read            ; clock      ; 4.329 ; 4.325 ; Rise       ; clock           ;
; mem_wdata[*]        ; clock      ; 3.937 ; 3.904 ; Rise       ; clock           ;
;  mem_wdata[0]       ; clock      ; 4.066 ; 4.092 ; Rise       ; clock           ;
;  mem_wdata[1]       ; clock      ; 4.477 ; 4.523 ; Rise       ; clock           ;
;  mem_wdata[2]       ; clock      ; 4.068 ; 4.043 ; Rise       ; clock           ;
;  mem_wdata[3]       ; clock      ; 4.540 ; 4.575 ; Rise       ; clock           ;
;  mem_wdata[4]       ; clock      ; 4.398 ; 4.441 ; Rise       ; clock           ;
;  mem_wdata[5]       ; clock      ; 4.566 ; 4.612 ; Rise       ; clock           ;
;  mem_wdata[6]       ; clock      ; 4.215 ; 4.255 ; Rise       ; clock           ;
;  mem_wdata[7]       ; clock      ; 4.244 ; 4.261 ; Rise       ; clock           ;
;  mem_wdata[8]       ; clock      ; 4.369 ; 4.386 ; Rise       ; clock           ;
;  mem_wdata[9]       ; clock      ; 3.937 ; 3.904 ; Rise       ; clock           ;
;  mem_wdata[10]      ; clock      ; 4.148 ; 4.116 ; Rise       ; clock           ;
;  mem_wdata[11]      ; clock      ; 4.421 ; 4.455 ; Rise       ; clock           ;
;  mem_wdata[12]      ; clock      ; 4.606 ; 4.630 ; Rise       ; clock           ;
;  mem_wdata[13]      ; clock      ; 4.150 ; 4.160 ; Rise       ; clock           ;
;  mem_wdata[14]      ; clock      ; 4.109 ; 4.121 ; Rise       ; clock           ;
;  mem_wdata[15]      ; clock      ; 4.100 ; 4.054 ; Rise       ; clock           ;
; mem_write           ; clock      ; 4.106 ; 4.095 ; Rise       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.134 ; 0.186 ; N/A      ; N/A     ; 4.376               ;
;  clock           ; 1.134 ; 0.186 ; N/A      ; N/A     ; 4.376               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock           ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clock      ; 3.338 ; 3.039 ; Rise       ; clock           ;
;  mem_rdata[0]  ; clock      ; 2.716 ; 2.511 ; Rise       ; clock           ;
;  mem_rdata[1]  ; clock      ; 2.837 ; 2.572 ; Rise       ; clock           ;
;  mem_rdata[2]  ; clock      ; 3.036 ; 2.807 ; Rise       ; clock           ;
;  mem_rdata[3]  ; clock      ; 3.010 ; 2.742 ; Rise       ; clock           ;
;  mem_rdata[4]  ; clock      ; 2.715 ; 2.494 ; Rise       ; clock           ;
;  mem_rdata[5]  ; clock      ; 3.018 ; 2.721 ; Rise       ; clock           ;
;  mem_rdata[6]  ; clock      ; 3.145 ; 2.865 ; Rise       ; clock           ;
;  mem_rdata[7]  ; clock      ; 3.338 ; 3.039 ; Rise       ; clock           ;
;  mem_rdata[8]  ; clock      ; 2.844 ; 2.628 ; Rise       ; clock           ;
;  mem_rdata[9]  ; clock      ; 2.782 ; 2.528 ; Rise       ; clock           ;
;  mem_rdata[10] ; clock      ; 2.871 ; 2.639 ; Rise       ; clock           ;
;  mem_rdata[11] ; clock      ; 2.559 ; 2.362 ; Rise       ; clock           ;
;  mem_rdata[12] ; clock      ; 2.963 ; 2.693 ; Rise       ; clock           ;
;  mem_rdata[13] ; clock      ; 3.007 ; 2.730 ; Rise       ; clock           ;
;  mem_rdata[14] ; clock      ; 2.850 ; 2.626 ; Rise       ; clock           ;
;  mem_rdata[15] ; clock      ; 3.059 ; 2.776 ; Rise       ; clock           ;
; mem_resp       ; clock      ; 3.941 ; 3.783 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clock      ; -1.313 ; -1.291 ; Rise       ; clock           ;
;  mem_rdata[0]  ; clock      ; -1.471 ; -1.451 ; Rise       ; clock           ;
;  mem_rdata[1]  ; clock      ; -1.507 ; -1.440 ; Rise       ; clock           ;
;  mem_rdata[2]  ; clock      ; -1.602 ; -1.578 ; Rise       ; clock           ;
;  mem_rdata[3]  ; clock      ; -1.613 ; -1.583 ; Rise       ; clock           ;
;  mem_rdata[4]  ; clock      ; -1.380 ; -1.361 ; Rise       ; clock           ;
;  mem_rdata[5]  ; clock      ; -1.552 ; -1.514 ; Rise       ; clock           ;
;  mem_rdata[6]  ; clock      ; -1.664 ; -1.626 ; Rise       ; clock           ;
;  mem_rdata[7]  ; clock      ; -1.776 ; -1.723 ; Rise       ; clock           ;
;  mem_rdata[8]  ; clock      ; -1.544 ; -1.521 ; Rise       ; clock           ;
;  mem_rdata[9]  ; clock      ; -1.488 ; -1.438 ; Rise       ; clock           ;
;  mem_rdata[10] ; clock      ; -1.559 ; -1.535 ; Rise       ; clock           ;
;  mem_rdata[11] ; clock      ; -1.313 ; -1.291 ; Rise       ; clock           ;
;  mem_rdata[12] ; clock      ; -1.627 ; -1.582 ; Rise       ; clock           ;
;  mem_rdata[13] ; clock      ; -1.558 ; -1.535 ; Rise       ; clock           ;
;  mem_rdata[14] ; clock      ; -1.524 ; -1.509 ; Rise       ; clock           ;
;  mem_rdata[15] ; clock      ; -1.606 ; -1.572 ; Rise       ; clock           ;
; mem_resp       ; clock      ; -1.356 ; -1.309 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; mem_address[*]      ; clock      ; 6.718  ; 6.651  ; Rise       ; clock           ;
;  mem_address[0]     ; clock      ; 6.695  ; 6.636  ; Rise       ; clock           ;
;  mem_address[1]     ; clock      ; 6.186  ; 6.143  ; Rise       ; clock           ;
;  mem_address[2]     ; clock      ; 6.675  ; 6.618  ; Rise       ; clock           ;
;  mem_address[3]     ; clock      ; 6.693  ; 6.597  ; Rise       ; clock           ;
;  mem_address[4]     ; clock      ; 5.833  ; 5.732  ; Rise       ; clock           ;
;  mem_address[5]     ; clock      ; 6.572  ; 6.486  ; Rise       ; clock           ;
;  mem_address[6]     ; clock      ; 6.696  ; 6.651  ; Rise       ; clock           ;
;  mem_address[7]     ; clock      ; 6.118  ; 6.110  ; Rise       ; clock           ;
;  mem_address[8]     ; clock      ; 6.052  ; 6.058  ; Rise       ; clock           ;
;  mem_address[9]     ; clock      ; 5.964  ; 5.847  ; Rise       ; clock           ;
;  mem_address[10]    ; clock      ; 5.870  ; 5.756  ; Rise       ; clock           ;
;  mem_address[11]    ; clock      ; 6.703  ; 6.598  ; Rise       ; clock           ;
;  mem_address[12]    ; clock      ; 6.718  ; 6.558  ; Rise       ; clock           ;
;  mem_address[13]    ; clock      ; 5.974  ; 5.868  ; Rise       ; clock           ;
;  mem_address[14]    ; clock      ; 5.969  ; 5.967  ; Rise       ; clock           ;
;  mem_address[15]    ; clock      ; 5.905  ; 5.814  ; Rise       ; clock           ;
; mem_byte_enable[*]  ; clock      ; 12.252 ; 12.416 ; Rise       ; clock           ;
;  mem_byte_enable[0] ; clock      ; 12.252 ; 12.416 ; Rise       ; clock           ;
;  mem_byte_enable[1] ; clock      ; 12.016 ; 11.807 ; Rise       ; clock           ;
; mem_read            ; clock      ; 7.126  ; 7.220  ; Rise       ; clock           ;
; mem_wdata[*]        ; clock      ; 7.000  ; 6.896  ; Rise       ; clock           ;
;  mem_wdata[0]       ; clock      ; 6.189  ; 6.172  ; Rise       ; clock           ;
;  mem_wdata[1]       ; clock      ; 6.651  ; 6.608  ; Rise       ; clock           ;
;  mem_wdata[2]       ; clock      ; 6.077  ; 5.995  ; Rise       ; clock           ;
;  mem_wdata[3]       ; clock      ; 6.767  ; 6.654  ; Rise       ; clock           ;
;  mem_wdata[4]       ; clock      ; 6.731  ; 6.704  ; Rise       ; clock           ;
;  mem_wdata[5]       ; clock      ; 6.824  ; 6.756  ; Rise       ; clock           ;
;  mem_wdata[6]       ; clock      ; 6.370  ; 6.415  ; Rise       ; clock           ;
;  mem_wdata[7]       ; clock      ; 6.450  ; 6.394  ; Rise       ; clock           ;
;  mem_wdata[8]       ; clock      ; 6.642  ; 6.588  ; Rise       ; clock           ;
;  mem_wdata[9]       ; clock      ; 5.971  ; 5.880  ; Rise       ; clock           ;
;  mem_wdata[10]      ; clock      ; 6.293  ; 6.157  ; Rise       ; clock           ;
;  mem_wdata[11]      ; clock      ; 6.598  ; 6.518  ; Rise       ; clock           ;
;  mem_wdata[12]      ; clock      ; 7.000  ; 6.896  ; Rise       ; clock           ;
;  mem_wdata[13]      ; clock      ; 6.292  ; 6.265  ; Rise       ; clock           ;
;  mem_wdata[14]      ; clock      ; 6.213  ; 6.172  ; Rise       ; clock           ;
;  mem_wdata[15]      ; clock      ; 6.199  ; 6.082  ; Rise       ; clock           ;
; mem_write           ; clock      ; 6.476  ; 6.456  ; Rise       ; clock           ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clock      ; 3.867 ; 3.821 ; Rise       ; clock           ;
;  mem_address[0]     ; clock      ; 4.500 ; 4.549 ; Rise       ; clock           ;
;  mem_address[1]     ; clock      ; 4.118 ; 4.109 ; Rise       ; clock           ;
;  mem_address[2]     ; clock      ; 4.491 ; 4.529 ; Rise       ; clock           ;
;  mem_address[3]     ; clock      ; 4.493 ; 4.512 ; Rise       ; clock           ;
;  mem_address[4]     ; clock      ; 3.867 ; 3.821 ; Rise       ; clock           ;
;  mem_address[5]     ; clock      ; 4.322 ; 4.330 ; Rise       ; clock           ;
;  mem_address[6]     ; clock      ; 4.471 ; 4.560 ; Rise       ; clock           ;
;  mem_address[7]     ; clock      ; 4.034 ; 4.065 ; Rise       ; clock           ;
;  mem_address[8]     ; clock      ; 4.005 ; 4.008 ; Rise       ; clock           ;
;  mem_address[9]     ; clock      ; 3.965 ; 3.920 ; Rise       ; clock           ;
;  mem_address[10]    ; clock      ; 3.909 ; 3.864 ; Rise       ; clock           ;
;  mem_address[11]    ; clock      ; 4.492 ; 4.515 ; Rise       ; clock           ;
;  mem_address[12]    ; clock      ; 4.456 ; 4.437 ; Rise       ; clock           ;
;  mem_address[13]    ; clock      ; 3.944 ; 3.901 ; Rise       ; clock           ;
;  mem_address[14]    ; clock      ; 3.944 ; 3.974 ; Rise       ; clock           ;
;  mem_address[15]    ; clock      ; 3.879 ; 3.847 ; Rise       ; clock           ;
; mem_byte_enable[*]  ; clock      ; 4.349 ; 4.312 ; Rise       ; clock           ;
;  mem_byte_enable[0] ; clock      ; 4.638 ; 4.626 ; Rise       ; clock           ;
;  mem_byte_enable[1] ; clock      ; 4.349 ; 4.312 ; Rise       ; clock           ;
; mem_read            ; clock      ; 4.329 ; 4.325 ; Rise       ; clock           ;
; mem_wdata[*]        ; clock      ; 3.937 ; 3.904 ; Rise       ; clock           ;
;  mem_wdata[0]       ; clock      ; 4.066 ; 4.092 ; Rise       ; clock           ;
;  mem_wdata[1]       ; clock      ; 4.477 ; 4.523 ; Rise       ; clock           ;
;  mem_wdata[2]       ; clock      ; 4.068 ; 4.043 ; Rise       ; clock           ;
;  mem_wdata[3]       ; clock      ; 4.540 ; 4.575 ; Rise       ; clock           ;
;  mem_wdata[4]       ; clock      ; 4.398 ; 4.441 ; Rise       ; clock           ;
;  mem_wdata[5]       ; clock      ; 4.566 ; 4.612 ; Rise       ; clock           ;
;  mem_wdata[6]       ; clock      ; 4.215 ; 4.255 ; Rise       ; clock           ;
;  mem_wdata[7]       ; clock      ; 4.244 ; 4.261 ; Rise       ; clock           ;
;  mem_wdata[8]       ; clock      ; 4.369 ; 4.386 ; Rise       ; clock           ;
;  mem_wdata[9]       ; clock      ; 3.937 ; 3.904 ; Rise       ; clock           ;
;  mem_wdata[10]      ; clock      ; 4.148 ; 4.116 ; Rise       ; clock           ;
;  mem_wdata[11]      ; clock      ; 4.421 ; 4.455 ; Rise       ; clock           ;
;  mem_wdata[12]      ; clock      ; 4.606 ; 4.630 ; Rise       ; clock           ;
;  mem_wdata[13]      ; clock      ; 4.150 ; 4.160 ; Rise       ; clock           ;
;  mem_wdata[14]      ; clock      ; 4.109 ; 4.121 ; Rise       ; clock           ;
;  mem_wdata[15]      ; clock      ; 4.100 ; 4.054 ; Rise       ; clock           ;
; mem_write           ; clock      ; 4.106 ; 4.095 ; Rise       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.22e-06 V                   ; 2.38 V              ; -0.00511 V          ; 0.16 V                               ; 0.053 V                              ; 7.15e-10 s                  ; 6.33e-10 s                  ; No                         ; Yes                        ; 2.37 V                      ; 2.22e-06 V                  ; 2.38 V             ; -0.00511 V         ; 0.16 V                              ; 0.053 V                             ; 7.15e-10 s                 ; 6.33e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.46e-07 V                   ; 2.66 V              ; -0.0268 V           ; 0.198 V                              ; 0.136 V                              ; 4.94e-10 s                  ; 4.7e-10 s                   ; No                         ; No                         ; 2.62 V                      ; 5.46e-07 V                  ; 2.66 V             ; -0.0268 V          ; 0.198 V                             ; 0.136 V                             ; 4.94e-10 s                 ; 4.7e-10 s                  ; No                        ; No                        ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1074675  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1074675  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 36    ; 36   ;
; Unconstrained Output Port Paths ; 382   ; 382  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Sun Feb  7 15:04:50 2016
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 1.134
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.134               0.000 clock 
Info (332146): Worst-case hold slack is 0.302
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.302               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.377
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.377               0.000 clock 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 1.778
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.778               0.000 clock 
Info (332146): Worst-case hold slack is 0.278
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.278               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clock 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.424
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.424               0.000 clock 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 512 megabytes
    Info: Processing ended: Sun Feb  7 15:04:58 2016
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:03


