#### Тестовое задание для Yandex на позицию FPGA-разработчика

Синтез модуля производился в Vivado 2024.2 под *xc7z020-clg484-2*. Симуляция в ModelSim SE-64 10.5.

#### Описание задания

На вход модуля непрерывно поступает поток данных, модуль обеспечивает приём и сортировку входных данных таким образом, что выходные данные модуля содержат 4 последних различных числа, поступивших на вход.

**Требования:**
 - входные данные обновляются каждый такт;
 - сброс модуля синхронный, active high, длительностью не менее 1 такта;
 - в состоянии сброса все выходы модуля должны быть выставлены в 0;
 - входные данные должны быть приняты на первом такте после снятия сигнала сброса;
 - выходные данные должны обновляться на второй такт после изменения входных данных;
 - выходные данные должны быть отображены в порядке, обратном поступлению: на out_0 — самые новые данные, на out_3 — самые старые;
 - если выходные данные не валидны, то они должны быть выставлены в 0, как и соответствующие им сигналы валидности.
 - код должен быть синтезируемым.

#### Комментари к задаче (допущения)

 - явно не указано что такое "выходные данные не валидны" - допустил, что не валидные выходные данные это состояние регистра (на котором после сброса логический 0), который еще ниразу не обновлялся.
 - явно не указано как обрабатывать 0 на входе на старте, является ли он для модуля валидными данными: допустил, что не является, т.е. мы ожидаем ненулевое число.

#### Результат синтеза

```
+-------------------------+------+-------+------------+-----------+-------+
|        Site Type        | Used | Fixed | Prohibited | Available | Util% |
+-------------------------+------+-------+------------+-----------+-------+
| Slice LUTs*             |   20 |     0 |          0 |     53200 |  0.04 |
|   LUT as Logic          |   20 |     0 |          0 |     53200 |  0.04 |
|   LUT as Memory         |    0 |     0 |          0 |     17400 |  0.00 |
| Slice Registers         |   36 |     0 |          0 |    106400 |  0.03 |
|   Register as Flip Flop |   36 |     0 |          0 |    106400 |  0.03 |
|   Register as Latch     |    0 |     0 |          0 |    106400 |  0.00 |
| F7 Muxes                |    0 |     0 |          0 |     26600 |  0.00 |
| F8 Muxes                |    0 |     0 |          0 |     13300 |  0.00 |
+-------------------------+------+-------+------------+-----------+-------+
```

#### Временной анализ

```tcl
create_clock -period 3.55 [get_ports clk_in]
```

Подбор и расчетная оценка быстродействия схемы на этапе синтеза (по данным *report_timing_summary*):
 - **WNS**:  0.036 ns
 - **WHS**:  0.147 ns
 - **WPWS**: 1.275 ns