---
layout : single
title: "[Study] Critical Path with CLA Adder"
categories: 
  - Universal NPU-CNN Accelarator
toc: true
toc_sticky: true
use_math: true
---

Set Bound로 인한 Critical Path를 줄이기 위한 방법에 대한 고찰   

## 0. Critical Path    

&nbsp;

<div align="left">
  <img src="/assets/images/npu/9.jpg" width="70%" height="70%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Pipeling 제한 문제**   
  - 현재 염두해둔 Processing element는 각기 다른 weight를 가진 9개 이상의 필터를 여러 clk cycle을 거쳐 계산해내는 구조, 다만 이는 `pre_output`을 다시 adder의 input으로 사용하기 때문에 Pipeling을 진행하기 어려움    
  - Pipeling을 추가하기 위해서는 stage를 하나 더 추가시키거나 `pre_output`을 좀 더 뒷 타이밍에 입력시켜야하는데 결국 Wallace tree 아키텍쳐에 악영향을 준다고 생각   

&nbsp;

- **Critiacl Path 해결**   
  - 현재 Critical Path가 가장 많이 발생한다고 예상되는 구간은 **Stage2 ~ Set Bound 구간**인데, 상술했듯이 Feedback 구조에서 Pipeling을 진행하기는 어려움    
  - 따라서 Stage1 에서는 Flip Flop을 통해 Pipleling이 가능하지만, 그 이후부터는 별도의 방식으로 딜레이를 줄이는 방향으로 최적화를 수행해야 함    
  - 일단, 딜레이가 가장 적은 방식인 **Carry Look Ahead Adder(CLA)**를 채택    

&nbsp;

## 1. CLA Adder    

&nbsp;

<div align="left">
  <img src="/assets/images/npu/75.png" width="70%" height="70%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **N-bit Ripple Carry Adder**    
  - 기존에 사용할려고 했던 방식으로 Full Adder를 N개 붙여 N-bit Adder를 구현하는 방식   
  - 다만, bit 수가 많을수록 delay가 기하급수적으로 증가하기에 NPU에서는 적합하지 않음   
  - 자세한 설명은 [[Verilog] 4bit Adder Design](https://miniharu22.github.io/verilog%20hdl%20(vivado)/v3/) 참고   

&nbsp;

<div align="left">
  <img src="/assets/images/npu/76.png" width="30%" height="30%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Carry Look Ahead Adder (CLA Adder)**    
  - Ripple Carry Adder의 단점을 개선한 방식으로 다음 adder로 carry를 보내기 위해 `p` 또는 `g`라는 신호를 출력      
  - **p**   
    - Carry Propagation     
    - `AB = 10` or `AB = 01` 일 때, `Cin = 1`이면 `Cout = 1`로 이는 carry가 전달되었음을 의미    
    - `p = A + B`로 표현되며 OR 대신 XOR로 치환 가능    
  - **g**    
    - Carry Generator    
    - `AB = 11`일 때, `Cin`이 무엇이든 `Cout = 1`로 이는 carry가 생성되었음을 의미   
    - `g = AB`로 표현됨     
  - `p`와 `g`를 통해 입력 신호만 받으면 carry를 예측(Look Ahead)할 수 있으며, 이때 `Cout = g + p*Cin`으로 계산됨     


&nbsp;

## 2. N-bit CLA Adder 

&nbsp;

<div align="left">
  <img src="/assets/images/npu/77.png" width="70%" height="70%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **N-bit CLA Adder**   
  - 4bit CLA 동작 과정 예시    
    - C1 = g0 + p0C0    
    - C2 = g1 + p1C1 = g1 + p1g0 + p1p0C0    
    - C3 = g2 + p2C2 = g2 + p2g1 + p2p1g0 + p2p1p0C0     
    - C4 = g3 + p3C3 = g3 + p3p2 + p3p2g1 + p3p2p1g0 + p3p2p1p0C0     
  - bit 수가 많아질수록 게이트가 점점 복잡해지지만, **각 adder에서 `Cin`을 기다릴 필요가 없으므로** 연산 속도가 매우 빠르다는 점이 특징    

&nbsp;

<div align="left">
  <img src="/assets/images/npu/78.png" width="70%" height="70%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Block CLA Adder**   
  - CLA Adder 또한 배치 방식에 따라 recursive, block 등 다양한 방식이 존재   
  - 일단, 초기 2bit를 Half Adder와 Full Adder로 대체하는 Block 방식이 호환성과 구현 측면에서 적합하다고 판단하여 Adder Stage Part에 적용할 예정    

&nbsp;
