============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  01:02:40 pm
  Module:                 es_ordered_cas_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

           Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
-------------------------------------------------------------------------------------
es_ordered_cas_mul_synth          393       1241         0        1241    <none> (D) 
  TOP                             393       1241         0        1241    <none> (D) 
    cas                           172        378         0         378    <none> (D) 
      genblk1.cas_abmax_abminc     73        153         0         153    <none> (D) 
      genblk1.cas_abmin_c          58        127         0         127    <none> (D) 
      genblk1.cas_a_b              41         98         0          98    <none> (D) 
    stoch2bin                      78        354         0         354    <none> (D) 
    genblk1[2].genblk1.sng         47        168         0         168    <none> (D) 
      ctr                          28        127         0         127    <none> (D) 
    genblk1[1].genblk1.sng         46        166         0         166    <none> (D) 
      ctr                          27        124         0         124    <none> (D) 
    genblk1[0].genblk1.sng         46        166         0         166    <none> (D) 
      ctr                          27        124         0         124    <none> (D) 

 (D) = wireload is default in technology library
