---
layout : single
title: "Ferroelectric-Gate Field-Effect Transistor Memory With Recessed Channel"
categories: 
  - Device Paper Review
tags:
  - FeFET
toc: true
toc_sticky: true
use_math: true
---


[논문 링크](https://ieeexplore.ieee.org/document/9112263)     

- [IEEE Electron Device Letters](https://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=55)   
  - **Volume: 41, Issue: 8, August 2020**   
  - **Page(s): 1201 - 1204**  
  - **Date of Publication: 09 June 2020**   
  - **DOI: 10.1109/LED.2020.3001129**    
  - **Print ISSN: 0741-3106, Electronic ISSN: 1558-0563**   
- **Inter-university Semiconductor Research Center(ISRC), Department of Electrical and Computer Engineering, Seoul National University, Seoul, Republic of Korea**      
  - [Kitae Lee](https://ieeexplore.ieee.org/author/37086309825), [Jong-Ho Bae](https://ieeexplore.ieee.org/author/37960975600), [Sihyun Kim](https://ieeexplore.ieee.org/author/37085805964), [Jongho Lee](https://ieeexplore.ieee.org/author/37085367913), [Byung-Gook Park](https://ieeexplore.ieee.org/author/37278999100)          
- **Department of Electrical Engineering, Inha University, Incheon, Republic of Korea**     
  - [Daewoong Kwon](https://ieeexplore.ieee.org/author/37402105900)   


## 0. Abstract   

&nbsp;

- **Recessed Channel FeFET 연구**   
  - 본 논문에서는 Recessed Channel 구조를 가지는 FeFET인 **R-FeFET**을 제안함으로써 MW, P/E speed, Retention, Endurance 특성의 향상에 초점을 맞춤    
  - TCAD 시뮬레이션 결과, 기존의 Planar FeFET보다 강유전체(FE)에 걸리는 field의 세기가 더 크며, 이로 인해 분극이 향상되는 것이 확인되었고 이는 더 넓은 MW와 Program/Erase Speed로 이어짐    
  - 또한, SiO2 IL에 걸리는 field의 세기가 크게 감소함으로써 FeFET의 Retention & Endurance 특성이 향상됨을 제시    

&nbsp;

## 1. Introduction   

&nbsp;

- **기존 FeFET의 한계**   
  - FeFET은 단일 소자 단위에서 Non-destructive & High-speed Write가 가능하기 때문에 차세대 NVM 소자로써 받아들여지는 동시에 CMOS 호환성이 높은 HfO2이 도핑을 통해 강유전성을 가진다는 점에서 높이 평가됨    
  - 다만, Program/Erase/Read 동작은 구현되었지만, Endurance와 같은 일부 특성에 있어 아직 부족한 점이 많음    
    - 일반적으로 FeFET은 SiO2 / Doped HfO2 / Metal Gate 구조를 가지는데, 여기서 1nm 두께의 SiO2 층은 **Depolarization field를 억제**하고 **강유전체층(FE)에 걸리는 Voltage Drop을 최대한 확보하기 위해** 반드시 필요함    
    - 하지만, SiO2 Interfacial Layer(IL)을 얇게 가져가면, FE에 걸리는 Voltage Drop은 증가하지만, **IL 자체에 걸리는 field의 세기가 절연층의 Breakdown field와 유사한 수준으로 크기 때문에** FeFET의 내구성(Endurance)는 10⁶회 미만으로 제한됨   

&nbsp;

- **Recessed Channel FeFET 제시**   
  - 본 논문에서는 FE에 걸리는 Voltage Drop을 최대화하면서도 IL에 걸리는 field의 세기를 최소화하기 위해 Recessed Channel 구조의 FeFET인 R-FeFET을 제시함   
  - TCAD 시뮬레이션 결과, 동일한 IL & FE 두께를 가진 기존의 Planar FeFET(P-FeFET) 대비 R-FeFET이 더 향상된 MW와 Program/Erase Speed를 보여줌    
  - 또한, 두 FeFET에 동일한 Program/Erase bias를 인가했을 때, IL에 걸리는 field의 세기가 감소함으로써 Endurance 또한 향상될 것으로 예상함   

&nbsp;

## 2. Model Calibration    