#GATE	ADD4
#INPUT	4
#OUTPUT	3
a1	ADDW
a2	ADDW
c0	Const0
#CONNECT
c0[0]	->	a1[0]
i[1]	->	a1[1]
i[3]	->	a1[2]
i[0]	->	a2[0]
i[2]	->	a2[1]
a1[0]	->	a2[2]
a1[1]	->	o[2]
a2[1]	->	o[1]
a2[0]	->	o[0]
#