# Цикл лабораторных работ ИБ

[[СОДЕРЖАНИЕ]](../README.md)

Ссылки на подробные методические материалы по каждой работе (*в производстве*):
1. [Adder](./1.%20Verilog.%20Adder/README.md) (Verilog. Adder)
2. [ALU](./2.%20Arithmetic-logic%20unit/README.md) (Arithmetic Logic Unit)
3. [RF](./3.%20Register%20file%20and%20memory/README.md) (Register File & Memory)
4. [PPD](./4.%20Primitive%20programmable%20device/README.md) (Primitive Programmable Device)

Полезное:
- [Как установить Vivado](Other/Install%20Vivado.md)
- [Сценарий тренажера Vivado](Other/Vivado-trainer.md)
- [Что такое язык описания аппаратуры HDL](Other/What%20is%20HDL.md)
- [Конструкции языка Verilog](Other/Verilog%20syntax.md)

# Обзор лабораторных работ

![](../../technical/Labs/Pic/labs_m.png)

Курс *Архитектур процессорных систем* включает в себя цикл из 4 лабораторных работ, в течение которых используя язык описания аппаратуры **Verilog HDL** на основе **FPGA** (ПЛИС, программируемая логическая интегральная схема), с нуля, последовательно, создается программируемое устройство – процессор.

![](../../technical/Labs/Pic/3l4_done.png)

Выполнение лабораторных работ это последовательный процесс в результате которого будет освоен ряд различных инструментов и средств. В общих словах это:

**Verilog HDL** - язык описания аппаратуры, благодаря которому схемы не рисуются, а описываются с помощью текста (кода).

**Testbench** - тестовые окружения, которые представляют собой несинтезируемые (то есть не существующие в реальном физическом мире) блоки, созданные на языке Verilog HDL для автоматического тестирования разрабатываемых устройств и проверки их корректной работоспособности.

**FPGA** - программируемая логическая интегральная схема (ПЛИС), изменяя внутреннюю конфигурацию которой можно создать любые цифровые устройства (в рамках предоставляемых ресурсов).

**Vivado** - система автоматизированного проектирования, которая превращает Verilog-код в конфигурацию и прошивает ей ПЛИС на отладочной плате. 

Далее приводится краткое описание и цель каждой отдельной лабораторной работы.

## 1. Сумматор. Verilog HDL (Adder)
![](../../technical/Labs/Pic/3l1.png)
На первой лабораторной работе изучаются базовые конструкции языка описания аппаратуры Verilog HDL, с помощью которого разрабатывается цифровой сумматор из примитивных логических вентилей, который, в последствии, конфигурируется в ПЛИС и его работа проверяется на отладочном стенде.

## 2. Арифметико-логическое устройство (ALU)
![](../../technical/Labs/Pic/3l2.png)
На второй лабораторной изучаются новые конструкции языка Verilog HDL, на основе которых разрабатывается блок арифметико-логического устройства (АЛУ). АЛУ - это устройство, на входы которого подаются операнды, над которыми нужно выполнить некоторую операцию (сложение, вычитание и тому подобное) и код операции, которую нужно выполнить, а на выходе появляется результат этой операции. Проще говоря АЛУ - это "калькулятор" процессора.

Для проверки правильной работоспособности АЛУ в конце лабораторной работы, на языке Verilog HDL, пишется testbench (тестовое окружение), которое автоматически проверяет корректность его реализации.

## 3. Регистровый файл и память (RF)
![](../../technical/Labs/Pic/3l3.png)
На третьей лабораторной разрабатываются элементы памяти для будущего процессора: память команд и регистровый файл. В памяти команд будет храниться программа, которую будет выполнять процессор. Регистровый файл - это маленькая память с данными, которые могут быть поданы непосредственно на АЛУ.

## 4. Простейшее программируемое устройство (PPD)
![](../../technical/Labs/Pic/3l4.png)
В рамках четвертой лабораторной работы из реализованных блоков собирается программируемое устройство, для которого пишется программа в машинных кодах, а результат запускается и проверяется на отладочном стенде с ПЛИС
