Harika soru Kerim ğŸ‘
Bu sorunun arkasÄ±nda **pipeline veri baÄŸÄ±mlÄ±lÄ±ÄŸÄ± (data dependency)** yÃ¶netiminin en kritik noktalarÄ±ndan biri yatÄ±yor â€” Ã¶zellikle **load-use hazard (yÃ¼kleme-kullanma baÄŸÄ±mlÄ±lÄ±ÄŸÄ±)** durumunda.

AÅŸaÄŸÄ±da neden **fetch aÅŸamasÄ±nÄ±n stall edilmesi gerektiÄŸini** adÄ±m adÄ±m, pipeline akÄ±ÅŸÄ±nÄ± referans alarak aÃ§Ä±klayayÄ±m ğŸ‘‡

---

## ğŸ§  1. Temel Durum: Load-Use Dependency Nedir?

Ã–rnek:

```assembly
lw   x3, 0(x5)     // memoryâ€™den x3â€™e veri yÃ¼kleniyor
add  x4, x3, x6    // hemen sonraki cycleâ€™da x3 kullanÄ±lmak isteniyor
```

Burada `add` talimatÄ±, bir Ã¶nceki `lw`â€™in **henÃ¼z tamamlanmamÄ±ÅŸ** sonucuna ihtiyaÃ§ duyuyor.
Ancak load verisi **memory stage** (Ã¶rneÄŸin 4. aÅŸama) bitmeden hazÄ±r deÄŸil.

---

## ğŸ—ï¸ 2. Pipelineâ€™da Olanlar (5 aÅŸamalÄ± Ã¶rnek)

| Stage | lw (Ã¶nceki)  | add (sonraki)             |
| ----- | ------------ | ------------------------- |
| IF    | lw fetch     | add fetch                 |
| ID    | lw decode    | add decode                |
| EX    | lw addr calc | add execute (x3 lazÄ±m!) âŒ |
| MEM   | lw mem read  | -                         |
| WB    | lw writeback | -                         |

GÃ¶rdÃ¼ÄŸÃ¼n gibi `add` talimatÄ± EX aÅŸamasÄ±nda operandlarÄ± okumaya Ã§alÄ±ÅŸÄ±rken,
`lw`â€™in verisi henÃ¼z memoryâ€™den dÃ¶nmemiÅŸ durumda.

Buna **load-use hazard** (ya da â€œRAW hazardâ€) denir.

---

## âš™ï¸ 3. Forwarding Yeterli DeÄŸilse Ne Olur?

Forwarding mekanizmasÄ± genellikle ALU sonuÃ§larÄ±nÄ± EX veya MEM aÅŸamasÄ±ndan
erken ileterek (bypass) Ã§Ã¶zer.

Ama `lw` durumunda veri **memoryâ€™den** geldiÄŸi iÃ§in, forwarding **en erken MEM sonunda** mÃ¼mkÃ¼ndÃ¼r.
Yani `add` talimatÄ±nÄ±n EX aÅŸamasÄ±na **bir cycle erken** girmesi hatalÄ± olur.

Bunu Ã§Ã¶zmenin iki yolu vardÄ±r:

* **(a)** ID aÅŸamasÄ±nda `load-use` baÄŸÄ±mlÄ±lÄ±ÄŸÄ± tespit edilip **1 cycle stall** eklenir.
* **(b)** Daha karmaÅŸÄ±k bir **hazard detection + forwarding** mekanizmasÄ± varsa dinamik olarak Ã§Ã¶zÃ¼lÃ¼r.

Senin basit OoO olmayan 5 aÅŸamalÄ± iÅŸlemcinde genellikle (a) uygulanÄ±r:
â†’ `lw` sonrasÄ± bir talimat hemen aynÄ± registerâ€™Ä± kullanÄ±yorsa, **IF ve ID aÅŸamalarÄ± stall edilir.**

---

## â›“ï¸ 4. Fetch Neden Stall Ediliyor?

Bu nokta Ã¶nemli:
**Fetch aÅŸamasÄ±**, pipelineâ€™Ä±n en baÅŸÄ±dÄ±r. EÄŸer decode veya execute aÅŸamasÄ± stall olursa,
fetchâ€™in Ã§alÄ±ÅŸmaya devam etmesi **yeni talimatlarÄ± pipelineâ€™a â€œtaÅŸÄ±rÄ±râ€**,
ve bu da *pipeline bubble*â€™Ä± kontrolsÃ¼z hale getirir (yani flush karmaÅŸasÄ± doÄŸar).

DolayÄ±sÄ±yla, hazard detection bir â€œglobal stallâ€ sinyali Ã¼retir (`stall_i` gibi).
Bu sinyal genellikle ÅŸunlarÄ± durdurur:

* **IF/ID register** (fetch Ã§Ä±ktÄ±sÄ±nÄ±n decodeâ€™a geÃ§mesi)
* **PC ilerlemesi (pc_en = 0)**
* **Fetch request valid** (align_bufferâ€™a yeni istek atÄ±lmaz)

Yani load-use hazard tespit edilirse:

```verilog
pc_en = 0;
fetch_valid = 0;
```

Bu sayede **fetch aÅŸamasÄ± â€œfreezeâ€ edilir**, pipeline yeni talimat getirmez,
ve bir cycle sonra hazard ortadan kalktÄ±ÄŸÄ±nda normal akÄ±ÅŸ devam eder.

---

## ğŸ§© 5. Ã–rnek MantÄ±k (Hazard Unit iÃ§inde)

```systemverilog
// decode stage'de tespit edilen hazard
logic load_use_hazard = id_ex_mem_read &&
                        ((id_ex_rd == if_id_rs1) || (id_ex_rd == if_id_rs2));

assign stall_if = load_use_hazard;
assign stall_id = load_use_hazard;
assign flush_ex = load_use_hazard; // bubble insert
```

Bu durumda:

* `stall_if` â†’ fetch aÅŸamasÄ± durur
* `stall_id` â†’ decode aÅŸamasÄ± durur
* `flush_ex` â†’ EX aÅŸamasÄ±na bubble gider

---

## ğŸš€ 6. Ã–zet AkÄ±ÅŸ

| AÅŸama                                           | Ne olur?                 |
| ----------------------------------------------- | ------------------------ |
| Load talimatÄ± MEMâ€™den veri bekliyor             | SonuÃ§ henÃ¼z yazÄ±lmadÄ±    |
| Sonraki talimat aynÄ± registerâ€™a ihtiyaÃ§ duyuyor | Dependency tespit edildi |
| Hazard unit `stall` Ã¼retiyor                    | IF ve ID donuyor         |
| PC ilerlemiyor                                  | Yeni fetch yapÄ±lmÄ±yor    |
| 1 cycle sonra load sonucu hazÄ±r                 | Fetch yeniden baÅŸlÄ±yor   |

---

## ğŸ¯ SonuÃ§

Fetch aÅŸamasÄ± **direkt olarak load-use dependencyâ€™nin kurbanÄ± deÄŸildir**,
ama **pipeline bÃ¼tÃ¼nlÃ¼ÄŸÃ¼nÃ¼ korumak iÃ§in stall zincirinin bir parÃ§asÄ± olur**.

> ğŸ”¹ EÄŸer fetch durdurulmazsa â†’ decodeâ€™da tÄ±kanÄ±klÄ±k oluÅŸur â†’ pipeline kayar â†’ yanlÄ±ÅŸ talimatlar fetch edilir.
> ğŸ”¹ EÄŸer fetch durdurulursa â†’ tÃ¼m aÅŸamalar senkron kalÄ±r â†’ bubble doÄŸru yere eklenir.

---

Ä°stersen bir sonraki adÄ±mda senin `stall_i[4:0]` yapÄ±na uygun bir **hazard detection unit** (verilog modÃ¼lÃ¼) Ã¶rneÄŸi hazÄ±rlayayÄ±m â€” load-use, branch mispredict ve exceptionâ€™larÄ± da kapsayacak ÅŸekilde.
Ä°ster misin onu da birlikte yazalÄ±m?
