<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:42.2442</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.05</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0044721</applicationNumber><claimCount>12</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2023.10.24</openDate><openNumber>10-2023-0148100</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/66</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 신규 반도체 장치를 제공한다. 수직 채널형 트랜지스터를 포함하는 단극성 반도체 장치이다. 수직 채널형 트랜지스터의 게이트와 소스 사이의 기생 용량 및 게이트와 드레인 사이의 기생 용량 중 용량값이 큰 쪽을 부트스트랩 용량으로 사용함으로써 점유 면적이 작은 반도체 장치를 실현한다. 수직 채널형 트랜지스터의 반도체층에 산화물 반도체를 사용함으로써 소스와 드레인 사이의 절연 내압이 높아지므로 채널 길이를 짧게 할 수 있다. 또한 고온 환경하에서도 안정된 동작을 실현할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1.  반도체 장치로서, 제 1 트랜지스터; 제 2 트랜지스터; 제 3 트랜지스터; 제 4 트랜지스터; 제 5 트랜지스터; 및 제 6 트랜지스터를 포함하고, 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 단자와 전기적으로 접속되고, 상기 제 1 트랜지스터의 게이트는 제 2 단자와 전기적으로 접속되고, 상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고, 상기 제 2 트랜지스터의 드레인은 제 3 단자와 전기적으로 접속되고, 상기 제 2 트랜지스터의 소스는 상기 제 4 트랜지스터의 드레인과 전기적으로 접속되고, 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 제 4 단자와 전기적으로 접속되고, 상기 제 3 트랜지스터의 게이트는 제 5 단자와 전기적으로 접속되고, 상기 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 4 트랜지스터의 게이트와 전기적으로 접속되고, 상기 제 4 트랜지스터의 소스는 상기 제 5 트랜지스터의 드레인, 상기 제 6 트랜지스터의 드레인, 및 제 6 단자와 전기적으로 접속되고, 상기 제 5 트랜지스터의 게이트는 제 7 단자와 전기적으로 접속되고, 상기 제 5 트랜지스터의 소스는 제 8 단자와 전기적으로 접속되고, 상기 제 6 트랜지스터의 게이트는 제 9 단자와 전기적으로 접속되고, 상기 제 6 트랜지스터의 소스는 제 10 단자와 전기적으로 접속되고, 상기 제 2 트랜지스터는,  제 1 층 위의 제 1 도전층;  상기 제 1 도전층 위의 제 1 절연층;  상기 제 1 절연층 위의 제 2 도전층;  상기 제 1 절연층 및 상기 제 2 도전층에서 상기 제 1 도전층과 중첩되는 제 1 개구;  상기 제 1 개구에서 상기 제 1 도전층과 접하는 영역과, 상기 제 1 절연층과 접하는 영역과, 상기 제 2 도전층과 접하는 영역을 포함하고, 상기 제 2 절연층으로 덮이는 제 1 반도체층; 및  상기 제 2 절연층 위에 있고, 상기 제 1 반도체층과 중첩되는 영역을 포함하는 제 3 도전층을 포함하고, 상기 제 1 도전층은 상기 제 3 단자와 전기적으로 접속되고, 상기 제 2 도전층은 상기 제 4 트랜지스터의 드레인과 전기적으로 접속되고, 상기 제 3 도전층은 상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽과 전기적으로 접속되고, 상기 제 4 트랜지스터는,  상기 제 1 층 위의 제 4 도전층;  상기 제 4 도전층 위의 상기 제 1 절연층;  상기 제 1 절연층 위의 제 5 도전층;  상기 제 1 절연층 및 상기 제 5 도전층에서 상기 제 4 도전층과 중첩되는 제 2 개구;  상기 제 2 개구에서 상기 제 4 도전층과 접하는 영역과, 상기 제 1 절연층과 접하는 영역과, 상기 제 5 도전층과 접하는 영역을 포함하고, 상기 제 2 절연층으로 덮이는 제 2 반도체층; 및  상기 제 2 절연층 위에 있고, 상기 제 2 반도체층과 중첩되는 영역을 포함하는 제 6 도전층을 포함하고, 상기 제 5 도전층은 상기 제 5 트랜지스터의 드레인과 전기적으로 접속되고, 상기 제 6 도전층은 상기 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2.  제 1 항에 있어서, 제 1 신호는 상기 제 2 단자, 상기 제 3 단자, 및 상기 제 5 단자에 공급되고, 제 2 신호는 상기 제 1 단자, 상기 제 4 단자, 상기 제 8 단자, 및 상기 제 10 단자에 공급되고, 제 1 입력 신호는 상기 제 7 단자에 공급되고, 상기 제 1 입력 신호의 반전 신호는 상기 제 1 단자에 공급되고, 제 2 입력 신호는 상기 제 9 단자에 공급되고, 상기 제 2 입력 신호의 반전 신호는 상기 제 4 단자에 공급되고, 출력 신호는 상기 제 6 단자에 공급되고, 상기 제 2 신호의 전위는 제 1 신호의 전위보다 낮은, 반도체 장치.</claim></claimInfo><claimInfo><claim>3.  제 1 항에 있어서, 상기 제 1 반도체층 및 상기 제 2 반도체층은 각각 산화물 반도체를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4.  제 3 항에 있어서, 상기 산화물 반도체는 적어도 인듐 및 아연 중 한쪽을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5.  제 1 항에 있어서, 상기 제 1 절연층은, 각각이 실리콘 및 질소를 함유하는 2층의 절연층 사이에 실리콘 및 산소를 함유하는 절연층을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6.  제 1 항에 있어서, 상기 제 1 층은 절연성 기판 또는 절연층인, 반도체 장치.</claim></claimInfo><claimInfo><claim>7.  반도체 장치로서, 제 1 트랜지스터; 제 2 트랜지스터; 제 3 트랜지스터;및 제 4 트랜지스터를 포함하고, 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 제 1 트랜지스터의 게이트는 제 1 단자와 전기적으로 접속되고, 상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고, 상기 제 2 트랜지스터의 드레인은 제 2 단자와 전기적으로 접속되고, 상기 제 2 트랜지스터의 소스는 상기 제 3 트랜지스터의 드레인, 상기 제 4 트랜지스터의 드레인, 및 제 3 단자와 전기적으로 접속되고, 상기 제 3 트랜지스터의 게이트는 제 4 단자와 전기적으로 접속되고, 상기 제 3 트랜지스터의 소스는 상기 제 5 단자와 전기적으로 접속되고, 상기 제 4 트랜지스터의 게이트는 제 6 단자와 전기적으로 접속되고, 상기 제 4 트랜지스터의 소스는 제 7 단자와 전기적으로 접속되고, 상기 제 2 트랜지스터는,  제 1 층 위의 제 1 도전층;  상기 제 1 도전층 위의 제 1 절연층;  상기 제 1 절연층 위의 제 2 도전층;  상기 제 1 절연층 및 상기 제 2 도전층에서 상기 제 1 도전층과 중첩되는 개구;  상기 개구에서 상기 제 1 도전층과 접하는 영역과, 상기 제 1 절연층과 접하는 영역과, 상기 제 2 도전층과 접하는 영역을 포함하고, 상기 제 2 절연층으로 덮이는 반도체층; 및  상기 제 2 절연층 위에 있고, 상기 제 1 반도체층과 중첩되는 영역을 포함하는 제 3 도전층을 포함하고, 상기 제 1 도전층은 상기 제 2 단자와 전기적으로 접속되고, 상기 제 2 도전층은 상기 제 3 단자와 전기적으로 접속되고, 상기 제 3 도전층은 상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽과 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8.  제 7 항에 있어서, 제 1 신호는 상기 제 1 단자 및 상기 제 2 단자에 공급되고, 제 2 신호는 상기 제 5 단자 및 상기 제 7 단자에 공급되고, 제 1 입력 신호는 상기 제 4 단자에 공급되고, 제 2 입력 신호는 상기 제 6 단자에 공급되고, 출력 신호는 상기 제 3 단자에 공급되고, 상기 제 2 신호의 전위는 제 1 신호의 전위보다 낮은, 반도체 장치.</claim></claimInfo><claimInfo><claim>9.  제 7 항에 있어서, 상기 반도체층은 산화물 반도체를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10.  제 9 항에 있어서, 상기 산화물 반도체는 적어도 인듐 및 아연 중 한쪽을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11.  제 7 항에 있어서, 상기 제 1 절연층은, 각각이 실리콘 및 질소를 함유하는 2층의 절연층 사이에 실리콘 및 산소를 함유하는 절연층을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>12.  제 7 항에 있어서, 상기 제 1 층은 절연성 기판 또는 절연층인, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>Koji KUSUNOKI</engName><name>쿠스노키 코지</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>Susumu KAWASHIMA</engName><name>카와시마 수수무</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>Hideaki SHISHIDO</engName><name>시시도 히데아키</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>Tomoaki ATSUMI</engName><name>아츠미 토모아키</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>Motoharu SAITO</engName><name>사이토 모토하루</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 개포로**길 *-*, 만성빌딩 (개포동)(만성국제특허법률사무소)</address><code>919980005969</code><country>대한민국</country><engName>HWANG, Euy Man</engName><name>황의만</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.04.15</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-067469</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.04.29</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-075586</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.05.27</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-086755</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.04.05</receiptDate><receiptNumber>1-1-2023-0383529-54</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2023.04.11</receiptDate><receiptNumber>9-1-2023-9004487-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2023.04.11</receiptDate><receiptNumber>9-1-2023-9004489-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2023.04.12</receiptDate><receiptNumber>9-1-2023-9004503-31</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230044721.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e17dd2d1083569f9f446cd90394ba0090b11e481d6c718059fdef3000b235e246bfd2af5df9ef067fc43581d2c4597f12193e2aedf08a498</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfb666f655a092792cf9dbab3076ece6930ca025cbb6d43ce4ba4552f1e12f3d21ed624010cbdcf89b02419c6908465be931eb80ace33a61fc</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>