# mem_ctl_hdl
Repozytorium zawiera model asynchronicznego kontrolera pamięci RAM w języku Verilog
