Fitter report for mips_cpu
Mon Jun 07 01:42:31 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Optimized GXB Elements
 19. I/O Assignment Warnings
 20. PLL Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Jun 07 01:42:31 2021       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; mips_cpu                                    ;
; Top-level Entity Name           ; mips_cpu                                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,573 / 32,070 ( 11 % )                     ;
; Total registers                 ; 3610                                        ;
; Total pins                      ; 109 / 457 ( 24 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 80,032 / 4,065,280 ( 2 % )                  ;
; Total RAM Blocks                ; 18 / 397 ( 5 % )                            ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.1%      ;
;     Processor 3            ;   2.0%      ;
;     Processor 4            ;   2.0%      ;
;     Processor 5            ;   1.7%      ;
;     Processor 6            ;   1.7%      ;
;     Processor 7            ;   1.6%      ;
;     Processor 8            ;   1.6%      ;
;     Processor 9            ;   1.4%      ;
;     Processor 10           ;   1.4%      ;
;     Processor 11           ;   1.4%      ;
;     Processor 12           ;   1.4%      ;
;     Processor 13           ;   1.4%      ;
;     Processor 14           ;   1.4%      ;
;     Processor 15           ;   1.4%      ;
;     Processor 16           ;   1.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                               ; Action          ; Operation                                         ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                             ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                                                  ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; DIVCLK    ;                ; sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                            ; DIVCLK           ;                       ;
; sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                          ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; OUTCLK    ;                ; sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                    ; OUTCLK           ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[0]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a0                                               ; PORTBDATAOUT     ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[1]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a1                                               ; PORTBDATAOUT     ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[2]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a2                                               ; PORTBDATAOUT     ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[3]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a3                                               ; PORTBDATAOUT     ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[4]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a4                                               ; PORTBDATAOUT     ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[5]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a5                                               ; PORTBDATAOUT     ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[6]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a6                                               ; PORTBDATAOUT     ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[7]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a7                                               ; PORTBDATAOUT     ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[8]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a8                                               ; PORTBDATAOUT     ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[9]                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a9                                               ; PORTBDATAOUT     ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[10]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a10                                              ; PORTBDATAOUT     ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[11]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a11                                              ; PORTBDATAOUT     ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[12]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a12                                              ; PORTBDATAOUT     ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[13]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a13                                              ; PORTBDATAOUT     ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[14]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a14                                              ; PORTBDATAOUT     ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[15]                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a15                                              ; PORTBDATAOUT     ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_addr[0]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                          ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_addr[1]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                          ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_addr[2]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                          ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_addr[3]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                          ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_addr[4]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                          ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_addr[5]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                          ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_addr[6]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                          ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_addr[7]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                          ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_addr[8]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                          ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_addr[9]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                          ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_addr[10]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                         ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_addr[11]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                         ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_addr[12]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                         ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_bank[0]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                            ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_bank[1]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                            ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_cmd[0]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                             ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_cmd[1]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                            ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_cmd[2]~_Duplicate_1                                                                                                                                                       ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                            ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_cmd[3]                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                             ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_cmd[3]                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[0]                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[0]~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[0]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                            ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[1]                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[1]~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[1]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                            ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[2]                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[2]~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[2]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                            ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[3]                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[3]~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[3]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                            ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[4]                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[4]~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[4]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                            ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[5]                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[5]~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[5]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                            ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[6]                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[6]~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[6]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                            ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[7]                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[7]~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[7]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                            ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[8]                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[8]~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[8]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                            ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[9]                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[9]~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[9]                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                            ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[10]                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[10]~_Duplicate_1                                                                                                                                                     ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[10]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                           ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[11]                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[11]~_Duplicate_1                                                                                                                                                     ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[11]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                           ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[12]                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[12]~_Duplicate_1                                                                                                                                                     ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[12]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                           ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[13]                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[13]~_Duplicate_1                                                                                                                                                     ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[13]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                           ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[14]                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[14]~_Duplicate_1                                                                                                                                                     ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[14]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                           ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[15]                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[15]~_Duplicate_1                                                                                                                                                     ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[15]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                           ; I                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                             ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                            ; OE               ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe                                                                                                                                                                ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                             ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                            ; OE               ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                             ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                            ; OE               ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                             ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                            ; OE               ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                             ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                            ; OE               ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                             ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                            ; OE               ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                             ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                            ; OE               ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                             ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                            ; OE               ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                             ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                            ; OE               ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                            ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                            ; OE               ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                            ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                           ; OE               ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                            ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                           ; OE               ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                            ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                           ; OE               ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                            ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                           ; OE               ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                            ; Q                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                           ; OE               ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                           ; OE               ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                              ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|za_data[0]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                             ; O                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|za_data[1]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                             ; O                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|za_data[2]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                             ; O                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|za_data[3]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                             ; O                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|za_data[4]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                             ; O                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|za_data[5]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                             ; O                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|za_data[6]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                             ; O                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|za_data[7]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                             ; O                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|za_data[8]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                             ; O                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|za_data[9]                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                             ; O                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|za_data[10]                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                            ; O                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|za_data[11]                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                            ; O                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|za_data[12]                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                            ; O                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|za_data[13]                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                            ; O                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|za_data[14]                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                            ; O                ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|za_data[15]                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                            ; O                ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[1].databank|new_data_flag                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[1].databank|new_data_flag~DUPLICATE                                                                                                                                 ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[1]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[1]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[2]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[2]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[3]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[3]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[7]                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[7]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[18]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[18]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[19]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[19]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[20]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[20]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[22]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[22]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[23]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[23]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[26]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[26]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[29]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[29]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data_flag                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data_flag~DUPLICATE                                                                                                                                 ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:tagbank|new_data_flag                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:tagbank|new_data_flag~DUPLICATE                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|databank_select[0]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|databank_select[0]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|databank_select[3]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|databank_select[3]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|state.STATE_READY                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|state.STATE_READY~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|valid_bits[91]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|d_cache:D_CACHE|valid_bits[91]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; mips_core:MIPS_CORE|fetch_unit:FETCH_UNIT|o_pc_current.pc[5]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|fetch_unit:FETCH_UNIT|o_pc_current.pc[5]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; mips_core:MIPS_CORE|fetch_unit:FETCH_UNIT|o_pc_current.pc[6]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|fetch_unit:FETCH_UNIT|o_pc_current.pc[6]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; mips_core:MIPS_CORE|fetch_unit:FETCH_UNIT|o_pc_current.pc[7]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|fetch_unit:FETCH_UNIT|o_pc_current.pc[7]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; mips_core:MIPS_CORE|fetch_unit:FETCH_UNIT|o_pc_current.pc[12]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|fetch_unit:FETCH_UNIT|o_pc_current.pc[12]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|fetch_unit:FETCH_UNIT|o_pc_current.pc[21]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|fetch_unit:FETCH_UNIT|o_pc_current.pc[21]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:tagbank|new_data_flag                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:tagbank|new_data_flag~DUPLICATE                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|i_cache:I_CACHE|state                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|i_cache:I_CACHE|state~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; mips_core:MIPS_CORE|llsc_module:LLSC_mod|LLbit                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|llsc_module:LLSC_mod|LLbit~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.alu_ctl[0]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.alu_ctl[0]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.alu_ctl[1]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.alu_ctl[1]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.alu_ctl[2]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.alu_ctl[2]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.alu_ctl[3]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.alu_ctl[3]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.alu_ctl[4]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.alu_ctl[4]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[0]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[0]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[1]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[1]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[2]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[2]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[3]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[3]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[4]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[4]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[5]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[5]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[6]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[6]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[7]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[7]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[8]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[8]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[9]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[9]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[10]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[10]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[11]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[11]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[12]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[12]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[13]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[13]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[14]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[14]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[16]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[16]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[17]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[17]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[18]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[18]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[19]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[19]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[20]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[20]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[21]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[21]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[22]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[22]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[24]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[24]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[25]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[25]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[26]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[26]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[27]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[27]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[29]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[29]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[30]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[30]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[31]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op1[31]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[0]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[0]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[1]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[1]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[2]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[2]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[3]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[3]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[4]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[4]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[5]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[5]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[6]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[6]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[7]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[7]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[8]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[8]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[9]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[9]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[10]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[10]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[11]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[11]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[12]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[12]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[13]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[13]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[14]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[14]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[15]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[15]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[16]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[16]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[17]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[17]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[18]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[18]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[19]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[19]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[20]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[20]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[21]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[21]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[22]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[22]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[23]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[23]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[24]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[24]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[25]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[25]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[26]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[26]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[28]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[28]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[29]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[29]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[30]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[30]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[31]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[31]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.valid                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.valid~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_input.addr[2]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_input.addr[2]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_input.addr[4]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_input.addr[4]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_input.addr[7]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_input.addr[7]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_input.addr[9]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_input.addr[9]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_input.addr[11]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_input.addr[11]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_input.addr[15]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_input.addr[15]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_input.addr[17]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_input.addr[17]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_input.addr[21]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_input.addr[21]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_pass_through.rw_addr[4]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_e2m:PR_E2M|o_d_cache_pass_through.rw_addr[4]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[0]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[0]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[1]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[1]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[2]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[2]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[3]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[3]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[4]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[4]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[5]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[5]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[11]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[11]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[12]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[12]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[14]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[14]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[15]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[15]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[16]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[16]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[18]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[18]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[19]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[19]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[20]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[20]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[21]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[21]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[23]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[23]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[25]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[25]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[26]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[26]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[27]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[27]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[28]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[28]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[29]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[29]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[30]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[30]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[31]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.data[31]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_pc.pc[1]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_pc.pc[1]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_pc.pc[3]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_pc.pc[3]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_pc.pc[10]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_pc.pc[10]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_pc.pc[11]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_pc.pc[11]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|pr_m2w:PR_M2W|o_wb.rw_addr[0]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_m2w:PR_M2W|o_wb.rw_addr[0]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_m2w:PR_M2W|o_wb.rw_addr[4]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_m2w:PR_M2W|o_wb.rw_addr[4]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; mips_core:MIPS_CORE|pr_m2w:PR_M2W|o_wb.rw_data[16]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_m2w:PR_M2W|o_wb.rw_data[16]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; mips_core:MIPS_CORE|pr_m2w:PR_M2W|o_wb.rw_data[17]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_m2w:PR_M2W|o_wb.rw_data[17]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; mips_core:MIPS_CORE|pr_m2w:PR_M2W|o_wb.rw_data[25]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_m2w:PR_M2W|o_wb.rw_data[25]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; mips_core:MIPS_CORE|pr_m2w:PR_M2W|o_wb.rw_data[26]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|pr_m2w:PR_M2W|o_wb.rw_data[26]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~26                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~26DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~28                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~28DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~87                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~87DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~91                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~91DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~94                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~94DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~175                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~175DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~181                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~181DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~196                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~196DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~204                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~204DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~213                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~213DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~256                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~256DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~286                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~286DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~320                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~320DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~391                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~391DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~398                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~398DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~422                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~422DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~439                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~439DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~463                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~463DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~465                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~465DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~583                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~583DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~606                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~606DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~624                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~624DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~643                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~643DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~644                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~644DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~654                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~654DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~661                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~661DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~675                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~675DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~690                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~690DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~707                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~707DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~713                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~713DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~722                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~722DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~726                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~726DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~760                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~760DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~791                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~791DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~816                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~816DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~862                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~862DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~887                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~887DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~902                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~902DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~905                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~905DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~906                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~906DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~915                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~915DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~916                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~916DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~920                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~920DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~944                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~944DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~952                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~952DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~977                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~977DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~980                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~980DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending[1]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending[1]~DUPLICATE                                                                                                         ;                  ;                       ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending[2]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending[2]~DUPLICATE                                                                                                         ;                  ;                       ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|cntr_ug7:usedw_counter|counter_reg_bit[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|cntr_ug7:usedw_counter|counter_reg_bit[2]~DUPLICATE ;                  ;                       ;
; sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending[1]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending[1]~DUPLICATE                                                                                                         ;                  ;                       ;
; sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending[2]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending[2]~DUPLICATE                                                                                                         ;                  ;                       ;
; sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|cntr_ug7:usedw_counter|counter_reg_bit[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|cntr_ug7:usedw_counter|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|internal_out_valid                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|internal_out_valid~DUPLICATE                                                                                   ;                  ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|wr_ptr[0]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|wr_ptr[0]~DUPLICATE                                                                                            ;                  ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|wr_ptr[1]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|wr_ptr[1]~DUPLICATE                                                                                            ;                  ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[0]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                            ;                  ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:d_cache_read_avalon_master_agent|hold_waitrequest                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:d_cache_read_avalon_master_agent|hold_waitrequest~DUPLICATE                                                                                    ;                  ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|count[0]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|count[0]~DUPLICATE                                                                                      ;                  ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|sdram_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|sdram_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~DUPLICATE                                                                        ;                  ;                       ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|sdram_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[1]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|sdram_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[1]~DUPLICATE                                                                                                          ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|i_count[0]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|i_count[0]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|i_count[1]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|i_count[1]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|i_state.001                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|i_state.001~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|i_state.010                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|i_state.010~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|i_state.011                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|i_state.011~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|i_state.101                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|i_state.101~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|i_state.111                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|i_state.111~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|init_done                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|init_done~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_next.010000000                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_next.010000000~DUPLICATE                                                                                                                                                  ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.000000001                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.000000001~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.000000100                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.000000100~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.000010000                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.000010000~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.001000000                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.001000000~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.010000000                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.010000000~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.100000000                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.100000000~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|refresh_counter[5]                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|refresh_counter[5]~DUPLICATE                                                                                                                                                ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|refresh_request                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|refresh_request~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entries[0]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entries[0]~DUPLICATE                                                                ;                  ;                       ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|rd_address                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|rd_address~DUPLICATE                                                                ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                 ;
+-----------------------------+------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity         ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+------------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; sdram_sdram_controller ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_sdram_controller ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_sdram_controller ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_sdram_controller ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_sdram_controller ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_sdram_controller ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_sdram_controller ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_sdram_controller ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_sdram_controller ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_sdram_controller ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_sdram_controller ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_sdram_controller ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_sdram_controller ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_sdram_controller ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_sdram_controller ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_sdram_controller ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_sdram_controller ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_sdram_controller ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_sdram_controller ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_sdram_controller ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_sdram_controller ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_sdram_controller ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_sdram_controller ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_sdram_controller ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_sdram_controller ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_sdram_controller ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_sdram_controller ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_sdram_controller ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_sdram_controller ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_sdram_controller ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_sdram_controller ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_sdram_controller ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+------------------------+--------------+------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 9147 ) ; 0.00 % ( 0 / 9147 )        ; 0.00 % ( 0 / 9147 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 9147 ) ; 0.00 % ( 0 / 9147 )        ; 0.00 % ( 0 / 9147 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 9136 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/blade/Desktop/Baseline_v2.3/mips_cpu/mips_cpu.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,573 / 32,070        ; 11 %  ;
; ALMs needed [=A-B+C]                                        ; 3,573                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,966 / 32,070        ; 12 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,226                 ;       ;
;         [b] ALMs used for LUT logic                         ; 2,323                 ;       ;
;         [c] ALMs used for registers                         ; 417                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 442 / 32,070          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 49 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 5                     ;       ;
;         [c] Due to LAB input limits                         ; 44                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 490 / 3,207           ; 15 %  ;
;     -- Logic LABs                                           ; 490                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 5,134                 ;       ;
;     -- 7 input functions                                    ; 566                   ;       ;
;     -- 6 input functions                                    ; 1,484                 ;       ;
;     -- 5 input functions                                    ; 1,069                 ;       ;
;     -- 4 input functions                                    ; 719                   ;       ;
;     -- <=3 input functions                                  ; 1,296                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 440                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,543                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,285 / 64,140        ; 5 %   ;
;         -- Secondary logic registers                        ; 258 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,329                 ;       ;
;         -- Routing optimization registers                   ; 214                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 109 / 457             ; 24 %  ;
;     -- Clock pins                                           ; 6 / 8                 ; 75 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
; I/O registers                                               ; 67                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 18 / 397              ; 5 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 80,032 / 4,065,280    ; 2 %   ;
; Total block memory implementation bits                      ; 184,320 / 4,065,280   ; 5 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4.1% / 4.3% / 3.4%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 36.5% / 38.8% / 29.7% ;       ;
; Maximum fan-out                                             ; 3632                  ;       ;
; Highest non-global fan-out                                  ; 1013                  ;       ;
; Total fan-out                                               ; 37311                 ;       ;
; Average fan-out                                             ; 3.95                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3573 / 32070 ( 11 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3573                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3966 / 32070 ( 12 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1226                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2323                  ; 0                              ;
;         [c] ALMs used for registers                         ; 417                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 442 / 32070 ( 1 % )   ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 49 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 5                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 44                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 490 / 3207 ( 15 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 490                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 5134                  ; 0                              ;
;     -- 7 input functions                                    ; 566                   ; 0                              ;
;     -- 6 input functions                                    ; 1484                  ; 0                              ;
;     -- 5 input functions                                    ; 1069                  ; 0                              ;
;     -- 4 input functions                                    ; 719                   ; 0                              ;
;     -- <=3 input functions                                  ; 1296                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 440                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 3285 / 64140 ( 5 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 258 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 3329                  ; 0                              ;
;         -- Routing optimization registers                   ; 214                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 106                   ; 3                              ;
; I/O registers                                               ; 67                    ; 0                              ;
; Total block memory bits                                     ; 80032                 ; 0                              ;
; Total block memory implementation bits                      ; 184320                ; 0                              ;
; M10K block                                                  ; 18 / 397 ( 4 % )      ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 1 / 116 ( < 1 % )              ;
; Double data rate I/O input circuitry                        ; 16 / 400 ( 4 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 35 / 400 ( 8 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 16 / 425 ( 3 % )      ; 0 / 425 ( 0 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 3661                  ; 0                              ;
;     -- Registered Input Connections                         ; 3614                  ; 0                              ;
;     -- Output Connections                                   ; 16                    ; 3645                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 37484                 ; 3681                           ;
;     -- Registered Connections                               ; 17690                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 32                    ; 3645                           ;
;     -- hard_block:auto_generated_inst                       ; 3645                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 18                    ; 2                              ;
;     -- Output Ports                                         ; 75                    ; 4                              ;
;     -- Bidir Ports                                          ; 16                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK2_50 ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50 ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50 ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50  ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]    ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]    ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]    ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]    ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]     ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]     ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]     ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]     ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]     ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]     ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]     ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]     ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]     ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]     ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; AF13  ; 3B       ; 22           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; AF11  ; 3B       ; 18           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]       ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]       ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]       ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]       ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]       ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]       ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]       ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]       ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------+
; DRAM_DQ[0]  ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:u0|sdram_sdram_controller:sdram_controller|oe               ;
; DRAM_DQ[10] ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_10 ;
; DRAM_DQ[11] ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_11 ;
; DRAM_DQ[12] ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_12 ;
; DRAM_DQ[13] ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_13 ;
; DRAM_DQ[14] ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_14 ;
; DRAM_DQ[15] ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_15 ;
; DRAM_DQ[1]  ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_1  ;
; DRAM_DQ[2]  ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_2  ;
; DRAM_DQ[3]  ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_3  ;
; DRAM_DQ[4]  ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_4  ;
; DRAM_DQ[5]  ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_5  ;
; DRAM_DQ[6]  ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_6  ;
; DRAM_DQ[7]  ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_7  ;
; DRAM_DQ[8]  ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_8  ;
; DRAM_DQ[9]  ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_9  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 44 / 48 ( 92 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 8 / 80 ( 10 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 14 / 16 ( 88 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 80 ( 1 % )    ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; CLOCK4_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; CLOCK3_50                       ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Optimized GXB Elements                                                                                                                                                         ;
+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+
; Preserved Component                                                                    ; Removed Component                                                                     ;
+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+
; PLL Output Counters                                                                    ;                                                                                       ;
;  sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                                                                                       ;
;   --                                                                                   ; sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;
; Clock enable blocks                                                                    ;                                                                                       ;
;  sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0             ;                                                                                       ;
;   --                                                                                   ; sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0             ;
+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_ADDR[12] ; Missing drive strength and slew rate ;
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; DRAM_CLK      ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; DRAM_LDQM     ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_UDQM     ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength and slew rate ;
; HEX3[3]       ; Missing drive strength and slew rate ;
; HEX3[4]       ; Missing drive strength and slew rate ;
; HEX3[5]       ; Missing drive strength and slew rate ;
; HEX3[6]       ; Missing drive strength and slew rate ;
; HEX4[0]       ; Missing drive strength and slew rate ;
; HEX4[1]       ; Missing drive strength and slew rate ;
; HEX4[2]       ; Missing drive strength and slew rate ;
; HEX4[3]       ; Missing drive strength and slew rate ;
; HEX4[4]       ; Missing drive strength and slew rate ;
; HEX4[5]       ; Missing drive strength and slew rate ;
; HEX4[6]       ; Missing drive strength and slew rate ;
; HEX5[0]       ; Missing drive strength and slew rate ;
; HEX5[1]       ; Missing drive strength and slew rate ;
; HEX5[2]       ; Missing drive strength and slew rate ;
; HEX5[3]       ; Missing drive strength and slew rate ;
; HEX5[4]       ; Missing drive strength and slew rate ;
; HEX5[5]       ; Missing drive strength and slew rate ;
; HEX5[6]       ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                             ;
+--------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                  ;                            ;
+--------------------------------------------------------------------------------------------------+----------------------------+
; sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                  ; Integer PLL                ;
;     -- PLL Location                                                                              ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                   ; Global Clock               ;
;     -- PLL Bandwidth                                                                             ; Auto                       ;
;         -- PLL Bandwidth Range                                                                   ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                 ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                         ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                        ; Normal                     ;
;     -- PLL Freq Min Lock                                                                         ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                         ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                ; On                         ;
;     -- PLL Fractional Division                                                                   ; N/A                        ;
;     -- M Counter                                                                                 ; 12                         ;
;     -- N Counter                                                                                 ; 2                          ;
;     -- PLL Refclk Select                                                                         ;                            ;
;             -- PLL Refclk Select Location                                                        ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                   ; N/A                        ;
;             -- CORECLKIN source                                                                  ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                ; N/A                        ;
;             -- PLLIQCLKIN source                                                                 ; N/A                        ;
;             -- RXIQCLKIN source                                                                  ; N/A                        ;
;             -- CLKIN(0) source                                                                   ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                   ; N/A                        ;
;             -- CLKIN(2) source                                                                   ; N/A                        ;
;             -- CLKIN(3) source                                                                   ; N/A                        ;
;     -- PLL Output Counter                                                                        ;                            ;
;         -- sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                            ; 100.0 MHz                  ;
;             -- Output Clock Location                                                             ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                            ; On                         ;
;             -- Duty Cycle                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                       ; 0.000000 degrees           ;
;             -- C Counter                                                                         ; 3                          ;
;             -- C Counter PH Mux PRST                                                             ; 0                          ;
;             -- C Counter PRST                                                                    ; 1                          ;
;                                                                                                  ;                            ;
+--------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                        ; Entity Name                                       ; Library Name ;
+----------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; |mips_cpu                                                                                          ; 3573.0 (0.8)         ; 3965.5 (1.0)                     ; 441.0 (0.2)                                       ; 48.5 (0.0)                       ; 0.0 (0.0)            ; 5134 (2)            ; 3543 (0)                  ; 67 (67)       ; 80032             ; 18    ; 0          ; 109  ; 0            ; |mips_cpu                                                                                                                                                                                                  ; mips_cpu                                          ; work         ;
;    |mips_core:MIPS_CORE|                                                                           ; 3166.7 (0.0)         ; 3535.2 (0.0)                     ; 416.5 (0.0)                                       ; 48.0 (0.0)                       ; 0.0 (0.0)            ; 4422 (0)            ; 2912 (0)                  ; 0 (0)         ; 76832             ; 14    ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE                                                                                                                                                                              ; mips_core                                         ; work         ;
;       |alu:ALU|                                                                                    ; 558.9 (558.9)        ; 579.3 (579.3)                    ; 38.7 (38.7)                                       ; 18.4 (18.4)                      ; 0.0 (0.0)            ; 738 (738)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|alu:ALU                                                                                                                                                                      ; alu                                               ; work         ;
;       |d_cache:D_CACHE|                                                                            ; 1299.6 (1242.0)      ; 1368.8 (1300.5)                  ; 71.9 (59.7)                                       ; 2.7 (1.2)                        ; 0.0 (0.0)            ; 2017 (1863)         ; 1250 (1186)               ; 0 (0)         ; 72192             ; 9     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE                                                                                                                                                              ; d_cache                                           ; work         ;
;          |cache_bank:databanks[0].databank|                                                        ; 10.9 (10.9)          ; 11.7 (11.7)                      ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 38 (38)             ; 1 (1)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[0].databank                                                                                                                             ; cache_bank                                        ; work         ;
;             |cache_bank_core:BANK_CORE|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[0].databank|cache_bank_core:BANK_CORE                                                                                                   ; cache_bank_core                                   ; work         ;
;                |altsyncram:data_rtl_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[0].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0                                                                             ; altsyncram                                        ; work         ;
;                   |altsyncram_c6n1:auto_generated|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[0].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_c6n1:auto_generated                                              ; altsyncram_c6n1                                   ; work         ;
;          |cache_bank:databanks[1].databank|                                                        ; 8.4 (8.4)            ; 9.0 (9.0)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 33 (33)             ; 2 (2)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[1].databank                                                                                                                             ; cache_bank                                        ; work         ;
;             |cache_bank_core:BANK_CORE|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[1].databank|cache_bank_core:BANK_CORE                                                                                                   ; cache_bank_core                                   ; work         ;
;                |altsyncram:data_rtl_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[1].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0                                                                             ; altsyncram                                        ; work         ;
;                   |altsyncram_c6n1:auto_generated|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[1].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_c6n1:auto_generated                                              ; altsyncram_c6n1                                   ; work         ;
;          |cache_bank:databanks[2].databank|                                                        ; 8.7 (8.7)            ; 10.6 (10.6)                      ; 2.0 (2.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[2].databank                                                                                                                             ; cache_bank                                        ; work         ;
;             |cache_bank_core:BANK_CORE|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[2].databank|cache_bank_core:BANK_CORE                                                                                                   ; cache_bank_core                                   ; work         ;
;                |altsyncram:data_rtl_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[2].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0                                                                             ; altsyncram                                        ; work         ;
;                   |altsyncram_c6n1:auto_generated|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[2].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_c6n1:auto_generated                                              ; altsyncram_c6n1                                   ; work         ;
;          |cache_bank:databanks[3].databank|                                                        ; 19.0 (19.0)          ; 23.7 (23.7)                      ; 5.1 (5.1)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 33 (33)             ; 45 (45)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank                                                                                                                             ; cache_bank                                        ; work         ;
;             |cache_bank_core:BANK_CORE|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|cache_bank_core:BANK_CORE                                                                                                   ; cache_bank_core                                   ; work         ;
;                |altsyncram:data_rtl_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0                                                                             ; altsyncram                                        ; work         ;
;                   |altsyncram_c6n1:auto_generated|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_c6n1:auto_generated                                              ; altsyncram_c6n1                                   ; work         ;
;          |cache_bank:tagbank|                                                                      ; 10.6 (10.6)          ; 13.3 (13.3)                      ; 3.6 (3.6)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 17 (17)             ; 15 (15)                   ; 0 (0)         ; 6656              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:tagbank                                                                                                                                           ; cache_bank                                        ; work         ;
;             |cache_bank_core:BANK_CORE|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6656              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:tagbank|cache_bank_core:BANK_CORE                                                                                                                 ; cache_bank_core                                   ; work         ;
;                |altsyncram:data_rtl_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6656              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:tagbank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0                                                                                           ; altsyncram                                        ; work         ;
;                   |altsyncram_a6n1:auto_generated|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6656              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:tagbank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_a6n1:auto_generated                                                            ; altsyncram_a6n1                                   ; work         ;
;       |decode_stage_glue:DEC_STAGE_GLUE|                                                           ; 46.3 (46.3)          ; 47.4 (47.4)                      ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 73 (73)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|decode_stage_glue:DEC_STAGE_GLUE                                                                                                                                             ; decode_stage_glue                                 ; work         ;
;       |decoder:DECODER|                                                                            ; 69.7 (69.7)          ; 72.6 (72.6)                      ; 3.0 (3.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 141 (141)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|decoder:DECODER                                                                                                                                                              ; decoder                                           ; work         ;
;       |fetch_unit:FETCH_UNIT|                                                                      ; 39.7 (39.7)          ; 39.2 (39.2)                      ; 0.3 (0.3)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 69 (69)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|fetch_unit:FETCH_UNIT                                                                                                                                                        ; fetch_unit                                        ; work         ;
;       |forward_unit:FORWARD_UNIT|                                                                  ; 119.8 (119.8)        ; 128.8 (128.8)                    ; 13.7 (13.7)                                       ; 4.8 (4.8)                        ; 0.0 (0.0)            ; 212 (212)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|forward_unit:FORWARD_UNIT                                                                                                                                                    ; forward_unit                                      ; work         ;
;       |hazard_controller:HAZARD_CONTROLLER|                                                        ; 65.8 (5.3)           ; 64.3 (6.2)                       ; 0.4 (1.0)                                         ; 1.9 (0.1)                        ; 0.0 (0.0)            ; 98 (8)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|hazard_controller:HAZARD_CONTROLLER                                                                                                                                          ; hazard_controller                                 ; work         ;
;          |branch_controller:BRANCH_CONTROLLER|                                                     ; 59.9 (8.2)           ; 58.2 (6.9)                       ; 0.0 (0.0)                                         ; 1.8 (1.3)                        ; 0.0 (0.0)            ; 90 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|hazard_controller:HAZARD_CONTROLLER|branch_controller:BRANCH_CONTROLLER                                                                                                      ; branch_controller                                 ; work         ;
;             |branch_predictor_backward_taken_forward_not_taken:PREDICTOR|                          ; 51.7 (51.7)          ; 51.2 (51.2)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 64 (64)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|hazard_controller:HAZARD_CONTROLLER|branch_controller:BRANCH_CONTROLLER|branch_predictor_backward_taken_forward_not_taken:PREDICTOR                                          ; branch_predictor_backward_taken_forward_not_taken ; work         ;
;       |i_cache:I_CACHE|                                                                            ; 72.2 (57.0)          ; 85.5 (64.4)                      ; 13.5 (7.4)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 108 (102)           ; 114 (60)                  ; 0 (0)         ; 4640              ; 5     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE                                                                                                                                                              ; i_cache                                           ; work         ;
;          |cache_bank:databanks[0].databank|                                                        ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[0].databank                                                                                                                             ; cache_bank                                        ; work         ;
;             |cache_bank_core:BANK_CORE|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[0].databank|cache_bank_core:BANK_CORE                                                                                                   ; cache_bank_core                                   ; work         ;
;                |altsyncram:data_rtl_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[0].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0                                                                             ; altsyncram                                        ; work         ;
;                   |altsyncram_u2n1:auto_generated|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[0].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_u2n1:auto_generated                                              ; altsyncram_u2n1                                   ; work         ;
;          |cache_bank:databanks[1].databank|                                                        ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[1].databank                                                                                                                             ; cache_bank                                        ; work         ;
;             |cache_bank_core:BANK_CORE|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[1].databank|cache_bank_core:BANK_CORE                                                                                                   ; cache_bank_core                                   ; work         ;
;                |altsyncram:data_rtl_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[1].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0                                                                             ; altsyncram                                        ; work         ;
;                   |altsyncram_u2n1:auto_generated|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[1].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_u2n1:auto_generated                                              ; altsyncram_u2n1                                   ; work         ;
;          |cache_bank:databanks[2].databank|                                                        ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[2].databank                                                                                                                             ; cache_bank                                        ; work         ;
;             |cache_bank_core:BANK_CORE|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[2].databank|cache_bank_core:BANK_CORE                                                                                                   ; cache_bank_core                                   ; work         ;
;                |altsyncram:data_rtl_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[2].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0                                                                             ; altsyncram                                        ; work         ;
;                   |altsyncram_u2n1:auto_generated|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[2].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_u2n1:auto_generated                                              ; altsyncram_u2n1                                   ; work         ;
;          |cache_bank:databanks[3].databank|                                                        ; 8.6 (8.6)            ; 12.2 (12.2)                      ; 3.8 (3.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[3].databank                                                                                                                             ; cache_bank                                        ; work         ;
;             |cache_bank_core:BANK_CORE|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[3].databank|cache_bank_core:BANK_CORE                                                                                                   ; cache_bank_core                                   ; work         ;
;                |altsyncram:data_rtl_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[3].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0                                                                             ; altsyncram                                        ; work         ;
;                   |altsyncram_u2n1:auto_generated|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[3].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_u2n1:auto_generated                                              ; altsyncram_u2n1                                   ; work         ;
;          |cache_bank:tagbank|                                                                      ; 5.2 (5.2)            ; 7.1 (7.1)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 19 (19)                   ; 0 (0)         ; 544               ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:tagbank                                                                                                                                           ; cache_bank                                        ; work         ;
;             |cache_bank_core:BANK_CORE|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 544               ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:tagbank|cache_bank_core:BANK_CORE                                                                                                                 ; cache_bank_core                                   ; work         ;
;                |altsyncram:data_rtl_0|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 544               ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:tagbank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0                                                                                           ; altsyncram                                        ; work         ;
;                   |altsyncram_43n1:auto_generated|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 544               ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:tagbank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_43n1:auto_generated                                                            ; altsyncram_43n1                                   ; work         ;
;       |llsc_module:LLSC_mod|                                                                       ; 27.4 (27.4)          ; 27.5 (27.5)                      ; 1.5 (1.5)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 34 (34)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|llsc_module:LLSC_mod                                                                                                                                                         ; llsc_module                                       ; work         ;
;       |mem_stage_glue:MEM_STAGE_GLUE|                                                              ; 32.6 (32.6)          ; 55.0 (55.0)                      ; 23.4 (23.4)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 75 (75)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|mem_stage_glue:MEM_STAGE_GLUE                                                                                                                                                ; mem_stage_glue                                    ; work         ;
;       |pr_d2e:PR_D2E|                                                                              ; 130.7 (130.7)        ; 141.1 (141.1)                    ; 16.2 (16.2)                                       ; 5.8 (5.8)                        ; 0.0 (0.0)            ; 176 (176)           ; 207 (207)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|pr_d2e:PR_D2E                                                                                                                                                                ; pr_d2e                                            ; work         ;
;       |pr_e2m:PR_E2M|                                                                              ; 24.3 (24.3)          ; 31.8 (31.8)                      ; 9.2 (9.2)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 9 (9)               ; 81 (81)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|pr_e2m:PR_E2M                                                                                                                                                                ; pr_e2m                                            ; work         ;
;       |pr_i2d:PR_I2D|                                                                              ; 51.6 (51.6)          ; 55.2 (55.2)                      ; 4.9 (4.9)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 65 (65)             ; 86 (86)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|pr_i2d:PR_I2D                                                                                                                                                                ; pr_i2d                                            ; work         ;
;       |pr_m2w:PR_M2W|                                                                              ; 11.4 (11.4)          ; 16.0 (16.0)                      ; 5.3 (5.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|pr_m2w:PR_M2W                                                                                                                                                                ; pr_m2w                                            ; work         ;
;       |reg_file:REG_FILE|                                                                          ; 616.5 (616.5)        ; 822.7 (822.7)                    ; 213.2 (213.2)                                     ; 7.0 (7.0)                        ; 0.0 (0.0)            ; 607 (607)           ; 1071 (1071)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|mips_core:MIPS_CORE|reg_file:REG_FILE                                                                                                                                                            ; reg_file                                          ; work         ;
;    |sdram:u0|                                                                                      ; 405.5 (0.0)          ; 429.3 (0.0)                      ; 24.3 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 710 (0)             ; 631 (0)                   ; 0 (0)         ; 3200              ; 4     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0                                                                                                                                                                                         ; sdram                                             ; sdram        ;
;       |altera_reset_controller:rst_controller|                                                     ; 0.7 (0.0)            ; 1.7 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|altera_reset_controller:rst_controller                                                                                                                                                  ; altera_reset_controller                           ; sdram        ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                              ; 0.7 (0.7)            ; 1.7 (1.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                       ; altera_reset_synchronizer                         ; sdram        ;
;       |custom_master:d_cache_read|                                                                 ; 56.5 (0.0)           ; 57.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (0)             ; 81 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_read                                                                                                                                                              ; custom_master                                     ; sdram        ;
;          |latency_aware_read_master:a_latency_aware_read_master|                                   ; 56.5 (43.0)          ; 57.0 (43.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (84)            ; 81 (56)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master                                                                                                        ; latency_aware_read_master                         ; sdram        ;
;             |scfifo:the_master_to_user_fifo|                                                       ; 13.3 (0.0)           ; 14.0 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 25 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo                                                                         ; scfifo                                            ; work         ;
;                |scfifo_en91:auto_generated|                                                        ; 13.3 (0.0)           ; 14.0 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 25 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated                                              ; scfifo_en91                                       ; work         ;
;                   |a_dpfifo_lt91:dpfifo|                                                           ; 13.3 (6.3)           ; 14.0 (7.0)                       ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (13)             ; 25 (10)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo                         ; a_dpfifo_lt91                                     ; work         ;
;                      |altsyncram_70i1:FIFOram|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|altsyncram_70i1:FIFOram ; altsyncram_70i1                                   ; work         ;
;                      |cntr_hgb:rd_ptr_msb|                                                         ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|cntr_hgb:rd_ptr_msb     ; cntr_hgb                                          ; work         ;
;                      |cntr_igb:wr_ptr|                                                             ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|cntr_igb:wr_ptr         ; cntr_igb                                          ; work         ;
;                      |cntr_ug7:usedw_counter|                                                      ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|cntr_ug7:usedw_counter  ; cntr_ug7                                          ; work         ;
;       |custom_master:d_cache_write|                                                                ; 42.8 (0.0)           ; 44.9 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 84 (0)              ; 72 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_write                                                                                                                                                             ; custom_master                                     ; sdram        ;
;          |write_master:a_write_master|                                                             ; 42.8 (29.3)          ; 44.9 (31.4)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 84 (57)             ; 72 (48)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_write|write_master:a_write_master                                                                                                                                 ; write_master                                      ; sdram        ;
;             |scfifo:the_user_to_master_fifo|                                                       ; 13.5 (0.0)           ; 13.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 24 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_write|write_master:a_write_master|scfifo:the_user_to_master_fifo                                                                                                  ; scfifo                                            ; work         ;
;                |scfifo_pj91:auto_generated|                                                        ; 13.5 (0.0)           ; 13.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 24 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_write|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_pj91:auto_generated                                                                       ; scfifo_pj91                                       ; work         ;
;                   |a_dpfifo_0q91:dpfifo|                                                           ; 13.5 (6.5)           ; 13.5 (6.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (13)             ; 24 (10)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_write|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_pj91:auto_generated|a_dpfifo_0q91:dpfifo                                                  ; a_dpfifo_0q91                                     ; work         ;
;                      |altsyncram_70i1:FIFOram|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_write|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_pj91:auto_generated|a_dpfifo_0q91:dpfifo|altsyncram_70i1:FIFOram                          ; altsyncram_70i1                                   ; work         ;
;                      |cntr_hgb:rd_ptr_msb|                                                         ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_write|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_pj91:auto_generated|a_dpfifo_0q91:dpfifo|cntr_hgb:rd_ptr_msb                              ; cntr_hgb                                          ; work         ;
;                      |cntr_igb:wr_ptr|                                                             ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_write|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_pj91:auto_generated|a_dpfifo_0q91:dpfifo|cntr_igb:wr_ptr                                  ; cntr_igb                                          ; work         ;
;                      |cntr_ug7:usedw_counter|                                                      ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:d_cache_write|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_pj91:auto_generated|a_dpfifo_0q91:dpfifo|cntr_ug7:usedw_counter                           ; cntr_ug7                                          ; work         ;
;       |custom_master:i_cache_read|                                                                 ; 49.7 (0.0)           ; 52.0 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (0)              ; 81 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:i_cache_read                                                                                                                                                              ; custom_master                                     ; sdram        ;
;          |latency_aware_read_master:a_latency_aware_read_master|                                   ; 49.7 (36.0)          ; 52.0 (37.9)                      ; 2.3 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (71)             ; 81 (56)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master                                                                                                        ; latency_aware_read_master                         ; sdram        ;
;             |scfifo:the_master_to_user_fifo|                                                       ; 13.7 (0.0)           ; 14.1 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 25 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo                                                                         ; scfifo                                            ; work         ;
;                |scfifo_en91:auto_generated|                                                        ; 13.7 (0.0)           ; 14.1 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 25 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated                                              ; scfifo_en91                                       ; work         ;
;                   |a_dpfifo_lt91:dpfifo|                                                           ; 13.7 (6.7)           ; 14.1 (7.1)                       ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (13)             ; 25 (10)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo                         ; a_dpfifo_lt91                                     ; work         ;
;                      |altsyncram_70i1:FIFOram|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|altsyncram_70i1:FIFOram ; altsyncram_70i1                                   ; work         ;
;                      |cntr_hgb:rd_ptr_msb|                                                         ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|cntr_hgb:rd_ptr_msb     ; cntr_hgb                                          ; work         ;
;                      |cntr_igb:wr_ptr|                                                             ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|cntr_igb:wr_ptr         ; cntr_igb                                          ; work         ;
;                      |cntr_ug7:usedw_counter|                                                      ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|cntr_ug7:usedw_counter  ; cntr_ug7                                          ; work         ;
;       |sdram_mm_interconnect_0:mm_interconnect_0|                                                  ; 131.9 (0.0)          ; 135.5 (0.0)                      ; 3.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 211 (0)             ; 170 (0)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0                                                                                                                                               ; sdram_mm_interconnect_0                           ; sdram        ;
;          |altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|                              ; 7.4 (7.4)            ; 7.7 (7.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 13 (13)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo                                                                                    ; altera_avalon_sc_fifo                             ; sdram        ;
;             |altsyncram:mem_rtl_0|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0                                                               ; altsyncram                                        ; work         ;
;                |altsyncram_40n1:auto_generated|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated                                ; altsyncram_40n1                                   ; work         ;
;          |altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|                                ; 40.3 (40.3)          ; 43.0 (43.0)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 81 (81)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo                                                                                      ; altera_avalon_sc_fifo                             ; sdram        ;
;          |altera_merlin_master_agent:d_cache_read_avalon_master_agent|                             ; -0.2 (-0.2)          ; 0.4 (0.4)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:d_cache_read_avalon_master_agent                                                                                   ; altera_merlin_master_agent                        ; sdram        ;
;          |altera_merlin_master_agent:d_cache_write_avalon_master_agent|                            ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:d_cache_write_avalon_master_agent                                                                                  ; altera_merlin_master_agent                        ; sdram        ;
;          |altera_merlin_slave_agent:sdram_controller_s1_agent|                                     ; 4.3 (2.3)            ; 4.4 (2.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (6)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent                                                                                           ; altera_merlin_slave_agent                         ; sdram        ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                             ; altera_merlin_burst_uncompressor                  ; sdram        ;
;          |altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|                       ; 25.0 (25.0)          ; 25.0 (25.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter                                                                             ; altera_merlin_width_adapter                       ; sdram        ;
;          |altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|                       ; 24.3 (24.3)          ; 24.3 (24.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter                                                                             ; altera_merlin_width_adapter                       ; sdram        ;
;          |sdram_mm_interconnect_0_cmd_mux:cmd_mux|                                                 ; 28.5 (24.3)          ; 28.9 (24.8)                      ; 0.4 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (49)             ; 9 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|sdram_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                       ; sdram_mm_interconnect_0_cmd_mux                   ; sdram        ;
;             |altera_merlin_arbitrator:arb|                                                         ; 4.1 (4.1)            ; 4.1 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|sdram_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                          ; altera_merlin_arbitrator                          ; sdram        ;
;          |sdram_mm_interconnect_0_rsp_demux:rsp_demux|                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|sdram_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                   ; sdram_mm_interconnect_0_rsp_demux                 ; sdram        ;
;       |sdram_pll_0:pll_0|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_pll_0:pll_0                                                                                                                                                                       ; sdram_pll_0                                       ; sdram        ;
;          |altera_pll:altera_pll_i|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i                                                                                                                                               ; altera_pll                                        ; work         ;
;       |sdram_sdram_controller:sdram_controller|                                                    ; 123.9 (93.8)         ; 138.3 (94.5)                     ; 14.9 (0.9)                                        ; 0.5 (0.2)                        ; 0.0 (0.0)            ; 205 (154)           ; 224 (134)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_sdram_controller:sdram_controller                                                                                                                                                 ; sdram_sdram_controller                            ; sdram        ;
;          |sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module| ; 30.1 (30.1)          ; 43.8 (43.8)                      ; 13.9 (13.9)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 51 (51)             ; 90 (90)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_cpu|sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module                                                         ; sdram_sdram_controller_input_efifo_module         ; sdram        ;
+----------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                             ;
+---------------+----------+-------+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1    ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+-------+------+------+----+------+-------+--------+------------------------+--------------------------+
; CLOCK2_50     ; Input    ; --    ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50     ; Input    ; --    ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50     ; Input    ; --    ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]  ; Output   ; --    ; --   ; --   ; -- ; (3)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]  ; Output   ; --    ; --   ; --   ; -- ; (5)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]  ; Output   ; --    ; --   ; --   ; -- ; (6)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]  ; Output   ; --    ; --   ; --   ; -- ; (8)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]  ; Output   ; --    ; --   ; --   ; -- ; (7)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]  ; Output   ; --    ; --   ; --   ; -- ; (7)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]  ; Output   ; --    ; --   ; --   ; -- ; (3)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]  ; Output   ; --    ; --   ; --   ; -- ; (6)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]  ; Output   ; --    ; --   ; --   ; -- ; (5)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]  ; Output   ; --    ; --   ; --   ; -- ; (5)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[10] ; Output   ; --    ; --   ; --   ; -- ; (6)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[11] ; Output   ; --    ; --   ; --   ; -- ; (5)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[12] ; Output   ; --    ; --   ; --   ; -- ; (3)  ; --    ; --     ; --                     ; --                       ;
; DRAM_BA[0]    ; Output   ; --    ; --   ; --   ; -- ; (9)  ; --    ; --     ; --                     ; --                       ;
; DRAM_BA[1]    ; Output   ; --    ; --   ; --   ; -- ; (3)  ; --    ; --     ; --                     ; --                       ;
; DRAM_CAS_N    ; Output   ; --    ; --   ; --   ; -- ; (3)  ; --    ; --     ; --                     ; --                       ;
; DRAM_CKE      ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK      ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N     ; Output   ; --    ; --   ; --   ; -- ; (7)  ; --    ; --     ; --                     ; --                       ;
; DRAM_LDQM     ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N    ; Output   ; --    ; --   ; --   ; -- ; (4)  ; --    ; --     ; --                     ; --                       ;
; DRAM_UDQM     ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N     ; Output   ; --    ; --   ; --   ; -- ; (4)  ; --    ; --     ; --                     ; --                       ;
; HEX0[0]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; --    ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; --    ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]        ; Input    ; --    ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]        ; Input    ; --    ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; --    ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; --    ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; --    ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; --    ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; --    ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; --    ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; --    ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; --    ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; --    ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DRAM_DQ[0]    ; Bidir    ; (16)  ; (7)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[1]    ; Bidir    ; (16)  ; (7)  ; --   ; -- ; (1)  ; (1)   ; --     ; --                     ; --                       ;
; DRAM_DQ[2]    ; Bidir    ; (16)  ; (7)  ; --   ; -- ; (1)  ; (1)   ; --     ; --                     ; --                       ;
; DRAM_DQ[3]    ; Bidir    ; (16)  ; (7)  ; --   ; -- ; (1)  ; (1)   ; --     ; --                     ; --                       ;
; DRAM_DQ[4]    ; Bidir    ; (16)  ; (7)  ; --   ; -- ; (2)  ; (2)   ; --     ; --                     ; --                       ;
; DRAM_DQ[5]    ; Bidir    ; (16)  ; (7)  ; --   ; -- ; (5)  ; (5)   ; --     ; --                     ; --                       ;
; DRAM_DQ[6]    ; Bidir    ; (16)  ; (7)  ; --   ; -- ; (3)  ; (3)   ; --     ; --                     ; --                       ;
; DRAM_DQ[7]    ; Bidir    ; (16)  ; (7)  ; --   ; -- ; (3)  ; (3)   ; --     ; --                     ; --                       ;
; DRAM_DQ[8]    ; Bidir    ; (16)  ; (7)  ; --   ; -- ; (1)  ; (1)   ; --     ; --                     ; --                       ;
; DRAM_DQ[9]    ; Bidir    ; (16)  ; (7)  ; --   ; -- ; (1)  ; (1)   ; --     ; --                     ; --                       ;
; DRAM_DQ[10]   ; Bidir    ; (16)  ; (7)  ; --   ; -- ; (1)  ; (1)   ; --     ; --                     ; --                       ;
; DRAM_DQ[11]   ; Bidir    ; (16)  ; (7)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[12]   ; Bidir    ; (16)  ; (7)  ; --   ; -- ; (1)  ; (1)   ; --     ; --                     ; --                       ;
; DRAM_DQ[13]   ; Bidir    ; (16)  ; (7)  ; --   ; -- ; (1)  ; (1)   ; --     ; --                     ; --                       ;
; DRAM_DQ[14]   ; Bidir    ; (16)  ; (7)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[15]   ; Bidir    ; (16)  ; (7)  ; --   ; -- ; (3)  ; (3)   ; --     ; --                     ; --                       ;
; CLOCK_50      ; Input    ; --    ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; --    ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; --    ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+-------+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                                                                                 ;                   ;         ;
; CLOCK3_50                                                                                                                                 ;                   ;         ;
; CLOCK4_50                                                                                                                                 ;                   ;         ;
; KEY[0]                                                                                                                                    ;                   ;         ;
; KEY[1]                                                                                                                                    ;                   ;         ;
; KEY[2]                                                                                                                                    ;                   ;         ;
; KEY[3]                                                                                                                                    ;                   ;         ;
; SW[2]                                                                                                                                     ;                   ;         ;
; SW[3]                                                                                                                                     ;                   ;         ;
; SW[4]                                                                                                                                     ;                   ;         ;
; SW[5]                                                                                                                                     ;                   ;         ;
; SW[6]                                                                                                                                     ;                   ;         ;
; SW[7]                                                                                                                                     ;                   ;         ;
; SW[8]                                                                                                                                     ;                   ;         ;
; SW[9]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                ;                   ;         ;
;      - sdram:u0|sdram_sdram_controller:sdram_controller|za_data[0]                                                                        ; 0                 ; 7       ;
; DRAM_DQ[1]                                                                                                                                ;                   ;         ;
;      - sdram:u0|sdram_sdram_controller:sdram_controller|za_data[1]                                                                        ; 0                 ; 7       ;
; DRAM_DQ[2]                                                                                                                                ;                   ;         ;
;      - sdram:u0|sdram_sdram_controller:sdram_controller|za_data[2]                                                                        ; 0                 ; 7       ;
; DRAM_DQ[3]                                                                                                                                ;                   ;         ;
;      - sdram:u0|sdram_sdram_controller:sdram_controller|za_data[3]                                                                        ; 0                 ; 7       ;
; DRAM_DQ[4]                                                                                                                                ;                   ;         ;
;      - sdram:u0|sdram_sdram_controller:sdram_controller|za_data[4]                                                                        ; 0                 ; 7       ;
; DRAM_DQ[5]                                                                                                                                ;                   ;         ;
;      - sdram:u0|sdram_sdram_controller:sdram_controller|za_data[5]                                                                        ; 0                 ; 7       ;
; DRAM_DQ[6]                                                                                                                                ;                   ;         ;
;      - sdram:u0|sdram_sdram_controller:sdram_controller|za_data[6]                                                                        ; 0                 ; 7       ;
; DRAM_DQ[7]                                                                                                                                ;                   ;         ;
;      - sdram:u0|sdram_sdram_controller:sdram_controller|za_data[7]                                                                        ; 0                 ; 7       ;
; DRAM_DQ[8]                                                                                                                                ;                   ;         ;
;      - sdram:u0|sdram_sdram_controller:sdram_controller|za_data[8]                                                                        ; 0                 ; 7       ;
; DRAM_DQ[9]                                                                                                                                ;                   ;         ;
;      - sdram:u0|sdram_sdram_controller:sdram_controller|za_data[9]                                                                        ; 0                 ; 7       ;
; DRAM_DQ[10]                                                                                                                               ;                   ;         ;
;      - sdram:u0|sdram_sdram_controller:sdram_controller|za_data[10]                                                                       ; 0                 ; 7       ;
; DRAM_DQ[11]                                                                                                                               ;                   ;         ;
;      - sdram:u0|sdram_sdram_controller:sdram_controller|za_data[11]                                                                       ; 0                 ; 7       ;
; DRAM_DQ[12]                                                                                                                               ;                   ;         ;
;      - sdram:u0|sdram_sdram_controller:sdram_controller|za_data[12]                                                                       ; 0                 ; 7       ;
; DRAM_DQ[13]                                                                                                                               ;                   ;         ;
;      - sdram:u0|sdram_sdram_controller:sdram_controller|za_data[13]                                                                       ; 0                 ; 7       ;
; DRAM_DQ[14]                                                                                                                               ;                   ;         ;
;      - sdram:u0|sdram_sdram_controller:sdram_controller|za_data[14]                                                                       ; 0                 ; 7       ;
; DRAM_DQ[15]                                                                                                                               ;                   ;         ;
;      - sdram:u0|sdram_sdram_controller:sdram_controller|za_data[15]                                                                       ; 0                 ; 7       ;
; CLOCK_50                                                                                                                                  ;                   ;         ;
; SW[0]                                                                                                                                     ;                   ;         ;
;      - sdram:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 0       ;
;      - sdram:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 0       ;
;      - sdram:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 0       ;
;      - sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                  ; 1                 ; 0       ;
; SW[1]                                                                                                                                     ;                   ;         ;
;      - rst_n_core                                                                                                                         ; 1                 ; 0       ;
;      - mips_core:MIPS_CORE|d_cache:D_CACHE|mem_write.control_go                                                                           ; 1                 ; 0       ;
;      - sdram:u0|custom_master:d_cache_write|write_master:a_write_master|length[14]~0                                                      ; 1                 ; 0       ;
;      - mips_core:MIPS_CORE|i_cache:I_CACHE|r_tag[0]~0                                                                                     ; 1                 ; 0       ;
;      - sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|length[13]~0                             ; 1                 ; 0       ;
;      - mips_core:MIPS_CORE|d_cache:D_CACHE|mem_read.control_go~0                                                                          ; 1                 ; 0       ;
;      - sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|length[16]~0                             ; 1                 ; 0       ;
;      - mips_core:MIPS_CORE|d_cache:D_CACHE|r_tag[0]~0                                                                                     ; 1                 ; 0       ;
;      - mips_core:MIPS_CORE|d_cache:D_CACHE|dirty_bits[442]~3                                                                              ; 1                 ; 0       ;
;      - mips_core:MIPS_CORE|d_cache:D_CACHE|dirty_bits[64]~6                                                                               ; 1                 ; 0       ;
;      - mips_core:MIPS_CORE|d_cache:D_CACHE|dirty_bits[384]~16                                                                             ; 1                 ; 0       ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                               ; Location                   ; Fan-Out ; Usage                                                ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; SW[0]                                                                                                                                                                              ; PIN_AB12                   ; 4       ; Async. clear                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|Selector1~0                                                                                                                                    ; LABCELL_X31_Y10_N12        ; 131     ; Clock enable, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|databank_select[3]~0                                                                                                                           ; LABCELL_X29_Y11_N18        ; 4       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|databank_we[0]~3                                                                                                                               ; LABCELL_X35_Y12_N51        ; 3       ; Write enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|databank_we[1]~2                                                                                                                               ; LABCELL_X30_Y10_N39        ; 3       ; Write enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|databank_we[2]~4                                                                                                                               ; LABCELL_X31_Y11_N21        ; 3       ; Write enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|databank_we[3]~1                                                                                                                               ; LABCELL_X30_Y10_N33        ; 3       ; Write enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|mem_read.control_go                                                                                                                            ; LABCELL_X29_Y11_N12        ; 48      ; Sync. clear, Sync. load                              ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|mem_write.control_go                                                                                                                           ; LABCELL_X31_Y10_N36        ; 48      ; Sync. clear, Sync. load                              ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|r_tag[0]~0                                                                                                                                     ; MLABCELL_X28_Y13_N51       ; 22      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|state.STATE_FLUSH                                                                                                                              ; FF_X31_Y10_N56             ; 21      ; Clock enable, Write enable                           ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|tagbank_we                                                                                                                                     ; LABCELL_X31_Y11_N18        ; 5       ; Sync. clear, Write enable                            ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|fetch_unit:FETCH_UNIT|o_pc_next.pc[8]~0                                                                                                                        ; LABCELL_X50_Y7_N36         ; 7       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|hazard_controller:HAZARD_CONTROLLER|branch_controller:BRANCH_CONTROLLER|branch_predictor_backward_taken_forward_not_taken:PREDICTOR|LessThan0~45               ; MLABCELL_X52_Y6_N54        ; 24      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|hazard_controller:HAZARD_CONTROLLER|d2e_hc.flush~0                                                                                                             ; LABCELL_X48_Y10_N24        ; 133     ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|hazard_controller:HAZARD_CONTROLLER|i2d_hc.flush~0                                                                                                             ; LABCELL_X48_Y7_N24         ; 86      ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|hazard_controller:HAZARD_CONTROLLER|i2d_hc.stall~0                                                                                                             ; LABCELL_X48_Y10_N18        ; 88      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|hazard_controller:HAZARD_CONTROLLER|if_stall~0                                                                                                                 ; LABCELL_X50_Y7_N54         ; 22      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|i_cache:I_CACHE|databank_we[0]~0                                                                                                                               ; LABCELL_X46_Y5_N39         ; 2       ; Write enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|i_cache:I_CACHE|databank_we[1]~1                                                                                                                               ; LABCELL_X46_Y5_N6          ; 2       ; Write enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|i_cache:I_CACHE|databank_we[2]~2                                                                                                                               ; LABCELL_X46_Y5_N57         ; 2       ; Write enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|i_cache:I_CACHE|r_tag[0]~0                                                                                                                                     ; LABCELL_X46_Y5_N30         ; 70      ; Clock enable, Sync. clear, Sync. load                ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|i_cache:I_CACHE|tagbank_we                                                                                                                                     ; LABCELL_X46_Y5_N9          ; 36      ; Write enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|i_cache:I_CACHE|valid_bits[3]~0                                                                                                                                ; LABCELL_X46_Y5_N27         ; 36      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|llsc_module:LLSC_mod|LLAddr[21]~0                                                                                                                              ; LABCELL_X31_Y8_N24         ; 26      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|llsc_module:LLSC_mod|always1~0                                                                                                                                 ; LABCELL_X31_Y7_N18         ; 27      ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|mem_stage_glue:MEM_STAGE_GLUE|o_done~0                                                                                                                         ; LABCELL_X30_Y10_N6         ; 335     ; Clock enable, Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.op2[19]~8                                                                                                                            ; LABCELL_X46_Y9_N27         ; 22      ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|pr_i2d:PR_I2D|o_inst.valid                                                                                                                                     ; FF_X57_Y8_N38              ; 31      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4159                                                                                                                                    ; LABCELL_X64_Y12_N54        ; 34      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4160                                                                                                                                    ; LABCELL_X64_Y10_N42        ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4161                                                                                                                                    ; LABCELL_X64_Y10_N15        ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4162                                                                                                                                    ; LABCELL_X64_Y12_N57        ; 35      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4163                                                                                                                                    ; LABCELL_X64_Y12_N0         ; 34      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4164                                                                                                                                    ; LABCELL_X64_Y12_N42        ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4165                                                                                                                                    ; LABCELL_X64_Y10_N21        ; 34      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4166                                                                                                                                    ; LABCELL_X64_Y10_N45        ; 34      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4167                                                                                                                                    ; LABCELL_X64_Y12_N3         ; 34      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4168                                                                                                                                    ; LABCELL_X64_Y12_N45        ; 33      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4169                                                                                                                                    ; LABCELL_X64_Y10_N36        ; 36      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4170                                                                                                                                    ; LABCELL_X64_Y10_N33        ; 36      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4171                                                                                                                                    ; LABCELL_X64_Y12_N48        ; 34      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4172                                                                                                                                    ; LABCELL_X64_Y12_N6         ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4173                                                                                                                                    ; LABCELL_X64_Y10_N30        ; 38      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4174                                                                                                                                    ; LABCELL_X64_Y12_N51        ; 34      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4175                                                                                                                                    ; LABCELL_X64_Y10_N12        ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4176                                                                                                                                    ; LABCELL_X61_Y5_N33         ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4177                                                                                                                                    ; LABCELL_X61_Y5_N36         ; 34      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4178                                                                                                                                    ; LABCELL_X64_Y10_N48        ; 35      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4179                                                                                                                                    ; LABCELL_X64_Y10_N18        ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4180                                                                                                                                    ; LABCELL_X61_Y5_N18         ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4181                                                                                                                                    ; LABCELL_X64_Y10_N51        ; 34      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4182                                                                                                                                    ; LABCELL_X64_Y10_N6         ; 33      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4183                                                                                                                                    ; LABCELL_X60_Y6_N33         ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4184                                                                                                                                    ; LABCELL_X60_Y7_N9          ; 33      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4185                                                                                                                                    ; LABCELL_X61_Y5_N12         ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4186                                                                                                                                    ; LABCELL_X64_Y10_N39        ; 34      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4187                                                                                                                                    ; LABCELL_X64_Y12_N24        ; 33      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4188                                                                                                                                    ; LABCELL_X64_Y12_N18        ; 33      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4189                                                                                                                                    ; LABCELL_X64_Y10_N9         ; 33      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; mips_core:MIPS_CORE|reg_file:REG_FILE|regs~4190                                                                                                                                    ; LABCELL_X64_Y12_N27        ; 33      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; rst_n_core                                                                                                                                                                         ; MLABCELL_X21_Y9_N18        ; 1013    ; Async. clear                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                 ; FF_X21_Y9_N50              ; 582     ; Async. clear, Async. load, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|length[16]~0                                                                             ; MLABCELL_X28_Y6_N57        ; 47      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending~0                                                                          ; LABCELL_X24_Y6_N27         ; 7       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|_~3       ; LABCELL_X22_Y7_N21         ; 6       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|_~4       ; LABCELL_X33_Y12_N57        ; 4       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|empty_dff ; FF_X22_Y7_N17              ; 19      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|custom_master:d_cache_write|write_master:a_write_master|length[14]~0                                                                                                      ; MLABCELL_X25_Y6_N54        ; 47      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|custom_master:d_cache_write|write_master:a_write_master|read_fifo                                                                                                         ; LABCELL_X24_Y6_N6          ; 14      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|custom_master:d_cache_write|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_pj91:auto_generated|a_dpfifo_0q91:dpfifo|_~3                                ; LABCELL_X27_Y6_N51         ; 5       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|custom_master:d_cache_write|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_pj91:auto_generated|a_dpfifo_0q91:dpfifo|_~4                                ; LABCELL_X27_Y6_N57         ; 4       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|length[13]~0                                                                             ; MLABCELL_X47_Y13_N54       ; 47      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending~0                                                                          ; LABCELL_X46_Y14_N0         ; 7       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|_~3       ; LABCELL_X43_Y14_N30        ; 6       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|_~4       ; LABCELL_X43_Y14_N27        ; 4       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|empty_dff ; FF_X46_Y14_N8              ; 16      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|internal_out_ready~0                                                 ; LABCELL_X23_Y3_N21         ; 8       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|write                                                                ; LABCELL_X29_Y3_N27         ; 7       ; Clock enable, Write enable                           ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always0~0                                                              ; LABCELL_X23_Y3_N51         ; 9       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always1~0                                                              ; LABCELL_X23_Y3_N24         ; 9       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always2~0                                                              ; LABCELL_X23_Y3_N57         ; 9       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always3~0                                                              ; LABCELL_X23_Y3_N12         ; 9       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always4~0                                                              ; LABCELL_X22_Y4_N33         ; 9       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always5~0                                                              ; MLABCELL_X21_Y4_N45        ; 9       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always6~0                                                              ; MLABCELL_X21_Y4_N21        ; 9       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[0][53]                                                             ; FF_X23_Y5_N17              ; 20      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[1]                                                            ; FF_X22_Y4_N59              ; 12      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[1]~3                                                          ; LABCELL_X23_Y3_N27         ; 6       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[2]                                                            ; FF_X22_Y4_N56              ; 12      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[3]                                                            ; FF_X22_Y4_N41              ; 12      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[4]                                                            ; FF_X22_Y4_N26              ; 12      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[5]                                                            ; FF_X22_Y4_N38              ; 12      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[6]                                                            ; FF_X22_Y4_N29              ; 12      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|comb~1                                                                      ; LABCELL_X23_Y3_N48         ; 13      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|rp_valid                                                                    ; LABCELL_X23_Y3_N42         ; 18      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|data_reg[10]~0                                                ; MLABCELL_X28_Y5_N27        ; 41      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|use_reg                                                       ; FF_X24_Y6_N11              ; 65      ; Clock enable, Sync. clear, Sync. load                ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_rsp_width_adapter|always10~0                                                    ; LABCELL_X23_Y5_N9          ; 18      ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|sdram_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                      ; LABCELL_X24_Y7_N18         ; 4       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|sdram_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                          ; LABCELL_X24_Y6_N21         ; 6       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|sdram_mm_interconnect_0_rsp_demux:rsp_demux|src0_valid~0                                                                        ; LABCELL_X31_Y3_N54         ; 16      ; Clock enable, Write enable                           ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|sdram_mm_interconnect_0_rsp_demux:rsp_demux|src2_valid~0                                                                        ; LABCELL_X31_Y3_N12         ; 16      ; Clock enable, Write enable                           ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                  ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 3629    ; Clock                                                ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|WideOr16~0                                                                                                                        ; MLABCELL_X28_Y3_N0         ; 2       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|active_rnw~2                                                                                                                      ; LABCELL_X27_Y4_N30         ; 42      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_addr[3]~2                                                                                                                       ; LABCELL_X30_Y4_N33         ; 13      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.000010000~DUPLICATE                                                                                                       ; FF_X28_Y4_N34              ; 19      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.001000000                                                                                                                 ; FF_X30_Y4_N52              ; 10      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.001000000~DUPLICATE                                                                                                       ; FF_X30_Y4_N53              ; 10      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe                                                                                                                                ; DDIOOECELL_X24_Y0_N56      ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                   ; DDIOOECELL_X26_Y0_N96      ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                  ; DDIOOECELL_X30_Y0_N39      ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                  ; DDIOOECELL_X18_Y0_N96      ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                  ; DDIOOECELL_X32_Y0_N56      ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                  ; DDIOOECELL_X32_Y0_N39      ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                  ; DDIOOECELL_X26_Y0_N79      ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                  ; DDIOOECELL_X24_Y0_N39      ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                   ; DDIOOECELL_X28_Y0_N39      ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                   ; DDIOOECELL_X28_Y0_N56      ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                   ; DDIOOECELL_X30_Y0_N56      ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                   ; DDIOOECELL_X18_Y0_N79      ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                   ; DDIOOECELL_X34_Y0_N62      ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                   ; DDIOOECELL_X34_Y0_N45      ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                   ; DDIOOECELL_X34_Y0_N79      ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                   ; DDIOOECELL_X34_Y0_N96      ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[43]~0                             ; LABCELL_X24_Y4_N54         ; 42      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[43]~0                             ; LABCELL_X24_Y4_N57         ; 42      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+------------------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                      ;
+---------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y15_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 3629    ; Global Clock         ; GCLK1            ; --                        ;
+---------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                               ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+
; rst_n_core                                                                                                                         ; 1013    ;
; sdram:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 582     ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[0].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_c6n1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0     ; None ; M10K_X38_Y12_N0, M10K_X41_Y13_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[1].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_c6n1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0     ; None ; M10K_X38_Y13_N0, M10K_X41_Y12_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[2].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_c6n1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0     ; None ; M10K_X38_Y11_N0, M10K_X41_Y11_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_c6n1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0     ; None ; M10K_X38_Y14_N0, M10K_X41_Y14_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:tagbank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_a6n1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 13           ; 512          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 6656  ; 512                         ; 13                          ; 512                         ; 13                          ; 6656                ; 1           ; 0     ; None ; M10K_X26_Y10_N0                  ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[0].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_u2n1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None ; M10K_X49_Y8_N0                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[1].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_u2n1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None ; M10K_X49_Y5_N0                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[2].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_u2n1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None ; M10K_X49_Y6_N0                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[3].databank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_u2n1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 2           ; 0     ; None ; M10K_X49_Y7_N0, M10K_X49_Y4_N0   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:tagbank|cache_bank_core:BANK_CORE|altsyncram:data_rtl_0|altsyncram_43n1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 17           ; 32           ; 17           ; yes                    ; no                      ; yes                    ; no                      ; 544   ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 1           ; 0     ; None ; M10K_X49_Y7_N0                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|altsyncram_70i1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None ; M10K_X38_Y7_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; sdram:u0|custom_master:d_cache_write|write_master:a_write_master|scfifo:the_user_to_master_fifo|scfifo_pj91:auto_generated|a_dpfifo_0q91:dpfifo|altsyncram_70i1:FIFOram|ALTSYNCRAM                          ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None ; M10K_X26_Y9_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|altsyncram_70i1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None ; M10K_X41_Y6_N0                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128   ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1           ; 0     ; None ; M10K_X26_Y3_N0                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 14,036 / 289,320 ( 5 % ) ;
; C12 interconnects                           ; 146 / 13,420 ( 1 % )     ;
; C2 interconnects                            ; 4,601 / 119,108 ( 4 % )  ;
; C4 interconnects                            ; 2,274 / 56,300 ( 4 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 867 / 289,320 ( < 1 % )  ;
; Global clocks                               ; 1 / 16 ( 6 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 2,984 / 84,580 ( 4 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 521 / 12,676 ( 4 % )     ;
; R14/C12 interconnect drivers                ; 633 / 20,720 ( 3 % )     ;
; R3 interconnects                            ; 5,844 / 130,992 ( 4 % )  ;
; R6 interconnects                            ; 10,100 / 266,960 ( 4 % ) ;
; Spine clocks                                ; 6 / 360 ( 2 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 109       ; 35           ; 109       ; 0            ; 0            ; 109       ; 109       ; 0            ; 109       ; 109       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 74           ; 0         ; 109          ; 109          ; 0         ; 0         ; 109          ; 0         ; 0         ; 109          ; 109          ; 109          ; 109          ; 109          ; 109          ; 109          ; 109          ; 109          ; 109          ; 109          ; 109          ; 109          ; 109          ; 109          ; 109          ; 109          ; 109          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; CLOCK2_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                             ;
+---------------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; Source Clock(s)                                                     ; Destination Clock(s)                                            ; Delay Added in ns ;
+---------------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
; u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk     ; u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 247.9             ;
; u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk,I/O ; u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 11.1              ;
+---------------------------------------------------------------------+-----------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                         ; Destination Register                                                                                                                                                                               ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|sdram_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[1]                                                                               ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|wr_address                                                ; 0.923             ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|sdram_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[2]                                                                               ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|wr_address                                                ; 0.908             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[40]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.855             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[40]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.852             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[32]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.849             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[32]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.847             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[33]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.847             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[29]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.845             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[29]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.844             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[43]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.842             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[39]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.840             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[43]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.840             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[41]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.839             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[30]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.839             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[31]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.839             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[35]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.839             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[37]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.838             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[39]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.838             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[30]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.838             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[31]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.838             ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|sdram_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]                                                                               ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|wr_address                                                ; 0.838             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[41]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.837             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[35]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.837             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[37]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.836             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[34]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.833             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[34]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.831             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[42]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.830             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[28]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.826             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[42]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.825             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[38]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.824             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[28]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.824             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[38]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.823             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entries[1]                                     ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.704             ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_valid                                                                 ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|empty                                                                                ; 0.702             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.000001000                                                                                                                      ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[0]                                                                                                                                        ; 0.690             ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[0]                                                                 ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|empty                                                                                ; 0.687             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entries[0]                                     ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.674             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.000000100                                                                                                                      ; sdram:u0|sdram_sdram_controller:sdram_controller|m_next.000000001                                                                                                                                  ; 0.665             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.000010000                                                                                                                      ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[0]                                                                                                                                        ; 0.658             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|rd_address                                     ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.656             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[2]                                                                                                                             ; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.000000100                                                                                                                                 ; 0.597             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|i_count[2]                                                                                                                             ; sdram:u0|sdram_sdram_controller:sdram_controller|i_count[0]                                                                                                                                        ; 0.574             ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[7]                                                                 ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|wr_address                                                ; 0.554             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.000100000                                                                                                                      ; sdram:u0|sdram_sdram_controller:sdram_controller|m_next.000000001                                                                                                                                  ; 0.547             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|i_count[1]                                                                                                                             ; sdram:u0|sdram_sdram_controller:sdram_controller|i_count[0]                                                                                                                                        ; 0.547             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[11]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[11]                                                                                                                                        ; 0.546             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[9]                                     ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[9]                                                                                                                                         ; 0.546             ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|data_reg[15]                                                       ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[15]                                               ; 0.543             ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|usedw_is_0_dff ; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|empty_dff                 ; 0.536             ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[0][54]                                                                  ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]            ; 0.531             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[12]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[12]                                                                                                                                        ; 0.524             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[10]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[10]                                                                                                                                        ; 0.524             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[8]                                     ; sdram:u0|sdram_sdram_controller:sdram_controller|m_data[8]                                                                                                                                         ; 0.524             ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|data_reg[14]                                                       ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[14]                                               ; 0.524             ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|empty_dff      ; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|empty_dff                 ; 0.517             ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|state.STATE_REFILL                                                                                                                                  ; mips_core:MIPS_CORE|d_cache:D_CACHE|dirty_bits[479]                                                                                                                                                ; 0.517             ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|usedw_is_2_dff ; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|empty_dff                 ; 0.497             ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|usedw_is_1_dff ; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|scfifo:the_master_to_user_fifo|scfifo_en91:auto_generated|a_dpfifo_lt91:dpfifo|empty_dff                 ; 0.494             ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:d_cache_read_avalon_master_agent|hold_waitrequest                                                         ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|wr_address                                                ; 0.493             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[21]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_addr[3]                                                                                                                                         ; 0.476             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[21]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_addr[3]                                                                                                                                         ; 0.476             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[36]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.472             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[36]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.468             ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|count[0]                                                           ; sdram:u0|custom_master:d_cache_write|write_master:a_write_master|length[4]                                                                                                                         ; 0.467             ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|internal_out_valid                                                        ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a14~portb_address_reg0 ; 0.466             ;
; sdram:u0|custom_master:d_cache_write|write_master:a_write_master|address[3]                                                                                                             ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[20]                                               ; 0.458             ;
; sdram:u0|custom_master:d_cache_write|write_master:a_write_master|address[2]                                                                                                             ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[19]                                               ; 0.458             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_0[33]                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.454             ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending[4]                                                                              ; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|too_many_pending_reads_d1                                                                                ; 0.446             ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending[3]                                                                              ; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|too_many_pending_reads_d1                                                                                ; 0.446             ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|address[9]                                                                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[26]                                               ; 0.446             ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|address[6]                                                                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[23]                                               ; 0.446             ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|rd_ptr[1]                                                                 ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a14~portb_address_reg0 ; 0.445             ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|address[18]                                                                                   ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[35]                                               ; 0.444             ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|address[14]                                                                                   ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[31]                                               ; 0.444             ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending[2]                                                                              ; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending[4]                                                                                         ; 0.443             ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|sdram_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                             ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|sdram_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[1]                                                                                          ; 0.442             ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data_flag                                                                                                      ; mips_core:MIPS_CORE|fetch_unit:FETCH_UNIT|o_pc_current.pc[2]                                                                                                                                       ; 0.441             ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|address[8]                                                                                    ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[25]                                               ; 0.440             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|m_state.000000001                                                                                                                      ; sdram:u0|sdram_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                          ; 0.440             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|i_state.010                                                                                                                            ; sdram:u0|sdram_sdram_controller:sdram_controller|i_count[1]                                                                                                                                        ; 0.440             ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[1].databank|new_data_flag                                                                                                      ; mips_core:MIPS_CORE|fetch_unit:FETCH_UNIT|o_pc_current.pc[2]                                                                                                                                       ; 0.440             ;
; sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending[2]                                                                              ; sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending[4]                                                                                         ; 0.440             ;
; sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending[3]                                                                              ; sdram:u0|custom_master:i_cache_read|latency_aware_read_master:a_latency_aware_read_master|reads_pending[4]                                                                                         ; 0.437             ;
; sdram:u0|custom_master:d_cache_read|latency_aware_read_master:a_latency_aware_read_master|address[13]                                                                                   ; sdram:u0|sdram_sdram_controller:sdram_controller|sdram_sdram_controller_input_efifo_module:the_sdram_sdram_controller_input_efifo_module|entry_1[30]                                               ; 0.437             ;
; mips_core:MIPS_CORE|pr_d2e:PR_D2E|o_alu_input.is_ll                                                                                                                                     ; mips_core:MIPS_CORE|llsc_module:LLSC_mod|LLbit                                                                                                                                                     ; 0.432             ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[0].databank|new_data_flag                                                                                                      ; mips_core:MIPS_CORE|fetch_unit:FETCH_UNIT|o_pc_current.pc[2]                                                                                                                                       ; 0.429             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|i_count[0]                                                                                                                             ; sdram:u0|sdram_sdram_controller:sdram_controller|i_count[1]                                                                                                                                        ; 0.428             ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|cache_bank:databanks[3].databank|new_data[7]                                                                                                        ; mips_core:MIPS_CORE|fetch_unit:FETCH_UNIT|o_pc_current.pc[2]                                                                                                                                       ; 0.426             ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|rd_ptr[0]                                                                 ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a14~portb_address_reg0 ; 0.426             ;
; mips_core:MIPS_CORE|d_cache:D_CACHE|databank_select[0]                                                                                                                                  ; mips_core:MIPS_CORE|d_cache:D_CACHE|databank_select[1]                                                                                                                                             ; 0.424             ;
; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|use_reg                                                            ; sdram:u0|sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_cmd_width_adapter|count[0]                                                                      ; 0.424             ;
; mips_core:MIPS_CORE|i_cache:I_CACHE|r_index[2]                                                                                                                                          ; mips_core:MIPS_CORE|i_cache:I_CACHE|cache_bank:databanks[1].databank|new_data_flag                                                                                                                 ; 0.423             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|active_addr[19]                                                                                                                        ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.421             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|active_addr[22]                                                                                                                        ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.421             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|active_addr[23]                                                                                                                        ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.421             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|active_addr[20]                                                                                                                        ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.421             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|active_addr[21]                                                                                                                        ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.421             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|active_addr[12]                                                                                                                        ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.421             ;
; sdram:u0|sdram_sdram_controller:sdram_controller|active_addr[13]                                                                                                                        ; sdram:u0|sdram_sdram_controller:sdram_controller|m_count[1]                                                                                                                                        ; 0.421             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "mips_cpu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y15_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 1 clock (1 global)
    Info (11162): sdram:u0|sdram_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 3873 fanout uses global clock CLKCTRL_G1
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'sdram/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'mips_cpu.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u0|pll_0|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 7 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000     clk_dram
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000    CLOCK4_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):    3.333 u0|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 u0|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Block RAM
    Extra Info (176218): Packed 16 registers into blocks of type I/O input buffer
    Extra Info (176218): Packed 51 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 34 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:33
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X45_Y0 to location X55_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:26
Info (11888): Total time spent on timing analysis during the Fitter is 12.25 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:15
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/blade/Desktop/Baseline_v2.3/mips_cpu/mips_cpu.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 8095 megabytes
    Info: Processing ended: Mon Jun 07 01:42:33 2021
    Info: Elapsed time: 00:04:37
    Info: Total CPU time (on all processors): 00:31:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/blade/Desktop/Baseline_v2.3/mips_cpu/mips_cpu.fit.smsg.


