CTS_ENCI_EN,VAR_0
CTS_ENCI_SEL_MASK,VAR_1
CTS_ENCI_SEL_SHIFT,VAR_2
CTS_VDAC_EN,VAR_3
CTS_VDAC_SEL_MASK,VAR_4
CTS_VDAC_SEL_SHIFT,VAR_5
HDMI_PLL_LOCK,VAR_6
HDMI_PLL_LOCK_G12A,VAR_7
HDMI_PLL_RESET,VAR_8
HHI_HDMI_PLL_CNTL,VAR_9
HHI_HDMI_PLL_CNTL2,VAR_10
HHI_HDMI_PLL_CNTL3,VAR_11
HHI_HDMI_PLL_CNTL4,VAR_12
HHI_HDMI_PLL_CNTL5,VAR_13
HHI_HDMI_PLL_CNTL6,VAR_14
HHI_HDMI_PLL_CNTL7,VAR_15
HHI_VID_CLK_CNTL2,VAR_16
HHI_VID_CLK_DIV,VAR_17
HHI_VIID_CLK_CNTL,VAR_18
HHI_VIID_CLK_DIV,VAR_19
VCLK2_DIV1_EN,VAR_20
VCLK2_DIV_EN,VAR_21
VCLK2_DIV_MASK,VAR_22
VCLK2_DIV_RESET,VAR_23
VCLK2_EN,VAR_24
VCLK2_SEL_MASK,VAR_25
VCLK2_SEL_SHIFT,VAR_26
VCLK2_SOFT_RESET,VAR_27
VID_PLL_DIV_1,VAR_28
VPU_COMPATIBLE_G12A,VAR_29
VPU_COMPATIBLE_GXBB,VAR_30
VPU_COMPATIBLE_GXL,VAR_31
VPU_COMPATIBLE_GXM,VAR_32
meson_vid_pll_set,FUNC_0
meson_vpu_is_compatible,FUNC_1
regmap_read_poll_timeout,FUNC_2
regmap_update_bits,FUNC_3
regmap_write,FUNC_4
meson_venci_cvbs_clock_config,FUNC_5
priv,VAR_33
val,VAR_34
