v {xschem version=3.4.8RC file_version=1.3}
G {}
K {}
V {}
S {}
F {}
E {}
N 760 -350 760 -320 {lab=IBIT0}
N 560 -350 560 -320 {lab=IBIT1}
N 160 -350 160 -320 {lab=IBIT3}
N 740 -500 740 -470 {lab=nQ0}
N 780 -500 780 -470 {lab=Q0}
N 540 -500 540 -470 {lab=nQ1}
N 580 -500 580 -470 {lab=Q1}
N 620 -580 700 -580 {lab=Idiv1}
N 340 -500 340 -470 {lab=nQ2}
N 380 -500 380 -470 {lab=Q2}
N 420 -580 500 -580 {lab=Idiv2}
N 140 -500 140 -470 {lab=nQ3}
N 180 -500 180 -470 {lab=Q3}
N 220 -580 300 -580 {lab=Idiv3}
N 20 -580 100 -580 {lab=Idiv4}
N -60 -500 -60 -470 {lab=nQ4}
N -20 -500 -20 -470 {lab=Q4}
N -260 -500 -260 -470 {lab=nQ5}
N -220 -500 -220 -470 {lab=Q5}
N -180 -580 -100 -580 {lab=Idiv5}
N -460 -500 -460 -470 {lab=nQ6}
N -420 -500 -420 -470 {lab=Q6}
N -380 -580 -300 -580 {lab=Idiv6}
N -660 -500 -660 -470 {lab=nQ7}
N -620 -500 -620 -470 {lab=Q7}
N -580 -580 -500 -580 {lab=Idiv7}
N -660 -710 -660 -620 {lab=IOut}
N 740 -710 740 -620 {lab=IOut}
N 540 -710 540 -620 {lab=IOut}
N 340 -710 340 -620 {lab=IOut}
N 140 -710 140 -620 {lab=IOut}
N -60 -710 -60 -620 {lab=IOut}
N -260 -710 -260 -620 {lab=IOut}
N -460 -710 -460 -620 {lab=IOut}
N 740 -710 930 -710 {lab=IOut}
N 340 -710 540 -710 {lab=IOut}
N 140 -710 340 -710 {lab=IOut}
N -60 -710 140 -710 {lab=IOut}
N -260 -710 -60 -710 {lab=IOut}
N -460 -710 -260 -710 {lab=IOut}
N -660 -710 -460 -710 {lab=IOut}
N 540 -710 740 -710 {lab=IOut}
N -620 -660 -620 -620 {lab=termDio}
N 780 -660 780 -620 {lab=termDio}
N 580 -660 580 -620 {lab=termDio}
N 380 -660 380 -620 {lab=termDio}
N 180 -660 180 -620 {lab=termDio}
N -20 -660 -20 -620 {lab=termDio}
N -220 -660 -220 -620 {lab=termDio}
N -420 -660 -420 -620 {lab=termDio}
N 780 -660 1060 -660 {lab=termDio}
N 580 -660 780 -660 {lab=termDio}
N 380 -660 580 -660 {lab=termDio}
N 180 -660 380 -660 {lab=termDio}
N -20 -660 180 -660 {lab=termDio}
N -220 -660 -20 -660 {lab=termDio}
N -420 -660 -220 -660 {lab=termDio}
N -620 -660 -420 -660 {lab=termDio}
N 980 -630 980 -580 {lab=VddA18}
N 620 -540 650 -540 {lab=VddA18}
N 820 -540 850 -540 {lab=VddA18}
N 420 -540 450 -540 {lab=VddA18}
N 220 -540 250 -540 {lab=VddA18}
N 20 -540 50 -540 {lab=VddA18}
N -180 -540 -150 -540 {lab=VddA18}
N -380 -540 -350 -540 {lab=VddA18}
N -580 -540 -550 -540 {lab=VddA18}
N -730 -390 -700 -390 {lab=VddA18}
N -530 -390 -500 -390 {lab=VddA18}
N -330 -390 -300 -390 {lab=VddA18}
N -130 -390 -100 -390 {lab=VddA18}
N 70 -390 100 -390 {lab=VddA18}
N 270 -390 300 -390 {lab=VddA18}
N 470 -390 500 -390 {lab=VddA18}
N 670 -390 700 -390 {lab=VddA18}
N 670 -430 700 -430 {lab=nLatch}
N 470 -430 500 -430 {lab=nLatch}
N 270 -430 300 -430 {lab=nLatch}
N 70 -430 100 -430 {lab=nLatch}
N -130 -430 -100 -430 {lab=nLatch}
N -330 -430 -300 -430 {lab=nLatch}
N -530 -430 -500 -430 {lab=nLatch}
N -730 -430 -700 -430 {lab=nLatch}
N -580 -390 -550 -390 {lab=GndA}
N -580 -430 -550 -430 {lab=Latch}
N -380 -390 -350 -390 {lab=GndA}
N -380 -430 -350 -430 {lab=Latch}
N -180 -390 -150 -390 {lab=GndA}
N -180 -430 -150 -430 {lab=Latch}
N 20 -390 50 -390 {lab=GndA}
N 20 -430 50 -430 {lab=Latch}
N 220 -390 250 -390 {lab=GndA}
N 220 -430 250 -430 {lab=Latch}
N 420 -390 450 -390 {lab=GndA}
N 420 -430 450 -430 {lab=Latch}
N 620 -390 650 -390 {lab=GndA}
N 620 -430 650 -430 {lab=Latch}
N 820 -390 850 -390 {lab=GndA}
N 820 -430 850 -430 {lab=Latch}
N 360 -350 360 -320 {lab=IBIT2}
N -40 -350 -40 -320 {lab=IBIT4}
N -240 -350 -240 -320 {lab=IBIT5}
N -640 -350 -640 -320 {lab=IBIT7}
N -440 -350 -440 -320 {lab=IBIT6}
N -730 -540 -700 -540 {lab=VGate}
N -530 -540 -500 -540 {lab=VGate}
N -330 -540 -300 -540 {lab=VGate}
N -130 -540 -100 -540 {lab=VGate}
N 70 -540 100 -540 {lab=VGate}
N 270 -540 300 -540 {lab=VGate}
N 470 -540 500 -540 {lab=VGate}
N 670 -540 700 -540 {lab=VGate}
N 820 -580 950 -580 {lab=Idiv0}
N 980 -540 980 -510 {lab=VGate}
N 1090 -580 1170 -580 {lab=termDio}
N 1170 -580 1170 -520 {lab=termDio}
N 1090 -490 1130 -490 {lab=termDio}
N 1090 -580 1090 -490 {lab=termDio}
N 1060 -580 1090 -580 {lab=termDio}
N 1170 -490 1200 -490 {lab=GndA}
N 1170 -460 1170 -410 {lab=GndA}
N 1060 -660 1060 -580 {lab=termDio}
N 1010 -580 1060 -580 {lab=termDio}
N -730 -580 -700 -580 {lab=IIn}
C {iopin.sym} -730 -820 0 1 {name=p75 lab=VddA18}
C {iopin.sym} -730 -800 0 1 {name=p76 lab=GndA}
C {ipin.sym} 760 -320 3 0 {name=p11 lab=IBIT0}
C {ipin.sym} 560 -320 3 0 {name=p15 lab=IBIT1}
C {ipin.sym} 160 -320 3 0 {name=p23 lab=IBIT3}
C {iopin.sym} 930 -710 0 0 {name=p12 lab=IOut}
C {BiasDividerFineCell.sym} 700 -500 0 0 {name=xdiv0}
C {BiasLatch.sym} 700 -370 0 0 {name=xlatch0}
C {BiasDividerFineCell.sym} 500 -500 0 0 {name=xdiv1}
C {BiasLatch.sym} 500 -370 0 0 {name=xlatch1}
C {BiasDividerFineCell.sym} 300 -500 0 0 {name=xdiv2}
C {BiasLatch.sym} 300 -370 0 0 {name=xlatch2}
C {BiasDividerFineCell.sym} 100 -500 0 0 {name=xdiv3}
C {BiasLatch.sym} 100 -370 0 0 {name=xlatch3}
C {BiasDividerFineCell.sym} -100 -500 0 0 {name=xdiv4}
C {BiasLatch.sym} -100 -370 0 0 {name=xlatch4}
C {BiasDividerFineCell.sym} -300 -500 0 0 {name=xdiv5}
C {BiasLatch.sym} -300 -370 0 0 {name=xlatch5}
C {BiasDividerFineCell.sym} -500 -500 0 0 {name=xdiv6}
C {BiasLatch.sym} -500 -370 0 0 {name=xlatch6}
C {BiasDividerFineCell.sym} -700 -500 0 0 {name=xdiv7}
C {BiasLatch.sym} -700 -370 0 0 {name=xlatch7}
C {lab_wire.sym} 1150 -580 0 0 {name=p13 sig_type=std_logic lab=termDio}
C {sky130_fd_pr/pfet_01v8_lvt.sym} 980 -560 3 0 {name=MrTerm
W=9
L=1
nf=1
mult=2
ad="expr('int((@nf + 1)/2) * @W / @nf * 0.29')"
pd="expr('2*int((@nf + 1)/2) * (@W / @nf + 0.29)')"
as="expr('int((@nf + 2)/2) * @W / @nf * 0.29')"
ps="expr('2*int((@nf + 2)/2) * (@W / @nf + 0.29)')"
nrd="expr('0.29 / @W ')" nrs="expr('0.29 / @W ')"
sa=0 sb=0 sd=0
model=pfet_01v8_lvt
spiceprefix=X
}
C {lab_wire.sym} 980 -630 3 0 {name=p14 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} 650 -540 0 0 {name=p16 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} 850 -540 0 0 {name=p17 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} 450 -540 0 0 {name=p18 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} 250 -540 0 0 {name=p19 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} 50 -540 0 0 {name=p20 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} -150 -540 0 0 {name=p21 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} -350 -540 0 0 {name=p22 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} -550 -540 0 0 {name=p24 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} -730 -390 0 1 {name=p25 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} -530 -390 0 1 {name=p26 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} -330 -390 0 1 {name=p27 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} -130 -390 0 1 {name=p28 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} 70 -390 0 1 {name=p29 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} 270 -390 0 1 {name=p30 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} 470 -390 0 1 {name=p31 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} 670 -390 0 1 {name=p32 sig_type=std_logic lab=VddA18}
C {lab_wire.sym} 670 -430 0 1 {name=p33 sig_type=std_logic lab=nLatch}
C {lab_wire.sym} 470 -430 0 1 {name=p34 sig_type=std_logic lab=nLatch}
C {lab_wire.sym} 270 -430 0 1 {name=p35 sig_type=std_logic lab=nLatch}
C {lab_wire.sym} 70 -430 0 1 {name=p36 sig_type=std_logic lab=nLatch}
C {lab_wire.sym} -130 -430 0 1 {name=p38 sig_type=std_logic lab=nLatch}
C {lab_wire.sym} -330 -430 0 1 {name=p39 sig_type=std_logic lab=nLatch}
C {lab_wire.sym} -530 -430 0 1 {name=p40 sig_type=std_logic lab=nLatch}
C {lab_wire.sym} -730 -430 0 1 {name=p41 sig_type=std_logic lab=nLatch}
C {lab_wire.sym} -550 -390 0 0 {name=p42 sig_type=std_logic lab=GndA}
C {lab_wire.sym} -550 -430 0 0 {name=p43 sig_type=std_logic lab=Latch}
C {lab_wire.sym} -350 -390 0 0 {name=p44 sig_type=std_logic lab=GndA}
C {lab_wire.sym} -350 -430 0 0 {name=p45 sig_type=std_logic lab=Latch}
C {lab_wire.sym} -150 -390 0 0 {name=p46 sig_type=std_logic lab=GndA}
C {lab_wire.sym} -150 -430 0 0 {name=p47 sig_type=std_logic lab=Latch}
C {lab_wire.sym} 50 -390 0 0 {name=p48 sig_type=std_logic lab=GndA}
C {lab_wire.sym} 50 -430 0 0 {name=p49 sig_type=std_logic lab=Latch}
C {lab_wire.sym} 250 -390 0 0 {name=p50 sig_type=std_logic lab=GndA}
C {lab_wire.sym} 250 -430 0 0 {name=p51 sig_type=std_logic lab=Latch}
C {lab_wire.sym} 450 -390 0 0 {name=p53 sig_type=std_logic lab=GndA}
C {lab_wire.sym} 450 -430 0 0 {name=p54 sig_type=std_logic lab=Latch}
C {lab_wire.sym} 650 -390 0 0 {name=p55 sig_type=std_logic lab=GndA}
C {lab_wire.sym} 650 -430 0 0 {name=p56 sig_type=std_logic lab=Latch}
C {lab_wire.sym} 850 -390 0 0 {name=p57 sig_type=std_logic lab=GndA}
C {lab_wire.sym} 850 -430 0 0 {name=p58 sig_type=std_logic lab=Latch}
C {ipin.sym} 360 -320 3 0 {name=p1 lab=IBIT2}
C {ipin.sym} -40 -320 3 0 {name=p2 lab=IBIT4}
C {ipin.sym} -240 -320 3 0 {name=p3 lab=IBIT5}
C {ipin.sym} -640 -320 3 0 {name=p4 lab=IBIT7}
C {ipin.sym} -440 -320 3 0 {name=p5 lab=IBIT6}
C {ipin.sym} -730 -740 2 1 {name=p6 lab=VGate}
C {lab_wire.sym} -730 -540 0 1 {name=p7 sig_type=std_logic lab=VGate}
C {lab_wire.sym} -530 -540 0 1 {name=p8 sig_type=std_logic lab=VGate}
C {lab_wire.sym} -330 -540 0 1 {name=p9 sig_type=std_logic lab=VGate}
C {lab_wire.sym} -130 -540 0 1 {name=p10 sig_type=std_logic lab=VGate}
C {lab_wire.sym} 70 -540 0 1 {name=p37 sig_type=std_logic lab=VGate}
C {lab_wire.sym} 270 -540 0 1 {name=p52 sig_type=std_logic lab=VGate}
C {lab_wire.sym} 470 -540 0 1 {name=p59 sig_type=std_logic lab=VGate}
C {lab_wire.sym} 670 -540 0 1 {name=p60 sig_type=std_logic lab=VGate}
C {lab_wire.sym} 980 -510 3 1 {name=p61 sig_type=std_logic lab=VGate}
C {sky130_fd_pr/nfet_01v8_lvt.sym} 1150 -490 0 0 {name=Mnterm
W=8
L=0.8
nf=1 
mult=1
ad="expr('int((@nf + 1)/2) * @W / @nf * 0.29')"
pd="expr('2*int((@nf + 1)/2) * (@W / @nf + 0.29)')"
as="expr('int((@nf + 2)/2) * @W / @nf * 0.29')"
ps="expr('2*int((@nf + 2)/2) * (@W / @nf + 0.29)')"
nrd="expr('0.29 / @W ')" nrs="expr('0.29 / @W ')"
sa=0 sb=0 sd=0
model=nfet_01v8_lvt
spiceprefix=X
}
C {lab_wire.sym} 1200 -490 0 0 {name=p62 sig_type=std_logic lab=GndA}
C {lab_wire.sym} 1170 -410 1 0 {name=p63 sig_type=std_logic lab=GndA}
C {lab_wire.sym} -560 -580 0 1 {name=p65 sig_type=std_logic lab=Idiv7}
C {lab_wire.sym} -350 -580 0 1 {name=p66 sig_type=std_logic lab=Idiv6}
C {lab_wire.sym} -160 -580 0 1 {name=p67 sig_type=std_logic lab=Idiv5}
C {lab_wire.sym} 40 -580 0 1 {name=p68 sig_type=std_logic lab=Idiv4}
C {lab_wire.sym} 250 -580 0 1 {name=p69 sig_type=std_logic lab=Idiv3}
C {lab_wire.sym} 450 -580 0 1 {name=p70 sig_type=std_logic lab=Idiv2}
C {lab_wire.sym} 650 -580 0 1 {name=p71 sig_type=std_logic lab=Idiv1}
C {lab_wire.sym} 860 -580 0 1 {name=p72 sig_type=std_logic lab=Idiv0}
C {lab_wire.sym} -660 -490 3 0 {name=p73 sig_type=std_logic lab=nQ7}
C {lab_wire.sym} -620 -490 3 0 {name=p74 sig_type=std_logic lab=Q7}
C {lab_wire.sym} -460 -490 3 0 {name=p77 sig_type=std_logic lab=nQ6}
C {lab_wire.sym} -420 -490 3 0 {name=p78 sig_type=std_logic lab=Q6}
C {lab_wire.sym} -260 -490 3 0 {name=p79 sig_type=std_logic lab=nQ5}
C {lab_wire.sym} -220 -490 3 0 {name=p80 sig_type=std_logic lab=Q5}
C {lab_wire.sym} -60 -490 3 0 {name=p81 sig_type=std_logic lab=nQ4}
C {lab_wire.sym} -20 -490 3 0 {name=p82 sig_type=std_logic lab=Q4}
C {lab_wire.sym} 140 -490 3 0 {name=p83 sig_type=std_logic lab=nQ3}
C {lab_wire.sym} 180 -490 3 0 {name=p84 sig_type=std_logic lab=Q3}
C {lab_wire.sym} 340 -490 3 0 {name=p85 sig_type=std_logic lab=nQ2}
C {lab_wire.sym} 380 -490 3 0 {name=p86 sig_type=std_logic lab=Q2}
C {lab_wire.sym} 540 -490 3 0 {name=p87 sig_type=std_logic lab=nQ1}
C {lab_wire.sym} 580 -490 3 0 {name=p88 sig_type=std_logic lab=Q1}
C {lab_wire.sym} 740 -490 3 0 {name=p89 sig_type=std_logic lab=nQ0}
C {lab_wire.sym} 780 -490 3 0 {name=p90 sig_type=std_logic lab=Q0}
C {iopin.sym} -730 -580 0 1 {name=p91 lab=IIn}
C {ipin.sym} -730 -720 2 1 {name=p92 lab=Latch}
C {ipin.sym} -730 -700 2 1 {name=p93 lab=nLatch}
