
tyn625_driver.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000058a  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000516  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000007  00800100  00800100  0000058a  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000058a  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000005bc  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000050  00000000  00000000  000005fc  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000cb1  00000000  00000000  0000064c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000794  00000000  00000000  000012fd  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000753  00000000  00000000  00001a91  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000a4  00000000  00000000  000021e4  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000057f  00000000  00000000  00002288  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000316  00000000  00000000  00002807  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000090  00000000  00000000  00002b1d  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 42 02 	jmp	0x484	; 0x484 <__vector_7>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 11 02 	jmp	0x422	; 0x422 <__vector_11>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 df 01 	jmp	0x3be	; 0x3be <__vector_14>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a7 30       	cpi	r26, 0x07	; 7
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 48 00 	call	0x90	; 0x90 <main>
  88:	0c 94 89 02 	jmp	0x512	; 0x512 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <main>:


static inline void clock_setup(void)
{
	// caso o clock seja 16 MHz, divisor de 2 para todo o Atmega
	CLKPR=0x80;
  90:	e1 e6       	ldi	r30, 0x61	; 97
  92:	f0 e0       	ldi	r31, 0x00	; 0
  94:	80 e8       	ldi	r24, 0x80	; 128
  96:	80 83       	st	Z, r24
	CLKPR=0x01;
  98:	81 e0       	ldi	r24, 0x01	; 1
  9a:	80 83       	st	Z, r24


static inline void adc_setup(void)
{
	/* Seleção de modo de tensão de referência. */
	ADMUX |= (1 << REFS0); // Utiliza Avcc como referência
  9c:	ec e7       	ldi	r30, 0x7C	; 124
  9e:	f0 e0       	ldi	r31, 0x00	; 0
  a0:	80 81       	ld	r24, Z
  a2:	80 64       	ori	r24, 0x40	; 64
  a4:	80 83       	st	Z, r24
	
	/* Seleção das portas ligadas ao mux */
	ADMUX |= (1 << MUX1); // ADC2
  a6:	80 81       	ld	r24, Z
  a8:	82 60       	ori	r24, 0x02	; 2
  aa:	80 83       	st	Z, r24
	
	/* Setup do prescaler, deve estar entre 50 KHz e 200 KHz */
	ADCSRA |= (1 << ADPS2) | (1 << ADPS1); // Para 8 MHz, um divisor de 64 gera 125 KHz
  ac:	ea e7       	ldi	r30, 0x7A	; 122
  ae:	f0 e0       	ldi	r31, 0x00	; 0
  b0:	80 81       	ld	r24, Z
  b2:	86 60       	ori	r24, 0x06	; 6
  b4:	80 83       	st	Z, r24
	
	/* Seleciona modo de funcionamento do ADC. */
	ADCSRA |= (1 << ADATE); // Ativa auto trigger do ADC
  b6:	80 81       	ld	r24, Z
  b8:	80 62       	ori	r24, 0x20	; 32
  ba:	80 83       	st	Z, r24
	// ADCSRB &= ~(1 << ADTS2) & ~(1 << ADTS1) & ~(1 << ADTS0) & // Modo Free Running
	
	/* Ativa o ADC */
	ADCSRA |= (1 << ADEN);
  bc:	80 81       	ld	r24, Z
  be:	80 68       	ori	r24, 0x80	; 128
  c0:	80 83       	st	Z, r24

	/* Inicia a primeira conversão em modo Free Running */
	ADCSRA |= (1 << ADSC);
  c2:	80 81       	ld	r24, Z
  c4:	80 64       	ori	r24, 0x40	; 64
  c6:	80 83       	st	Z, r24
#define MOC_SIGNAL_DURATION_US	50

static inline void gpio_setup(void)
{
	// Configurar pinos dos MOCs como saídas
	DDR_MOC1 |= (1 << PIN_MOC1);
  c8:	52 9a       	sbi	0x0a, 2	; 10
	DDR_MOC2 |= (1 << PIN_MOC2);
  ca:	50 9a       	sbi	0x0a, 0	; 10
	DDR_MOC3 |= (1 << PIN_MOC3);
  cc:	3b 9a       	sbi	0x07, 3	; 7
	DDR_MOC4 |= (1 << PIN_MOC4);
  ce:	53 9a       	sbi	0x0a, 3	; 10
	DDR_MOC5 |= (1 << PIN_MOC5);
  d0:	52 9a       	sbi	0x0a, 2	; 10
	DDR_MOC6 |= (1 << PIN_MOC6);
  d2:	3c 9a       	sbi	0x07, 4	; 7
/* Funções relacionadas ao uso dos timers */

/* Funções Timer 0 */
static inline void timer0_setup(void)
{
	TIMSK0 |= (1 << OCIE0A); // ativar interrupt do output compare 0A
  d4:	ee e6       	ldi	r30, 0x6E	; 110
  d6:	f0 e0       	ldi	r31, 0x00	; 0
  d8:	80 81       	ld	r24, Z
  da:	82 60       	ori	r24, 0x02	; 2
  dc:	80 83       	st	Z, r24
}

/* Funções Timer 1 */
static inline void timer1_setup(void)
{
	TIMSK1 |= (1 << OCIE1A);
  de:	ef e6       	ldi	r30, 0x6F	; 111
  e0:	f0 e0       	ldi	r31, 0x00	; 0
  e2:	80 81       	ld	r24, Z
  e4:	82 60       	ori	r24, 0x02	; 2
  e6:	80 83       	st	Z, r24
}

/* Funções Timer 2 */
static inline void timer2_setup(void)
{
	TIMSK2 |= (1 << OCIE2A);
  e8:	e0 e7       	ldi	r30, 0x70	; 112
  ea:	f0 e0       	ldi	r31, 0x00	; 0
  ec:	80 81       	ld	r24, Z
  ee:	82 60       	ori	r24, 0x02	; 2
  f0:	80 83       	st	Z, r24
	timer1_setup();
	timer2_setup();

	uint16_t pot_adc = 0;
	
	sei(); // inicializa interrupções
  f2:	78 94       	sei
		{
			case 1:
				if (last_state_opto1 != 1)
				{
					last_state_opto1 = 1; // muda estado utilizado para testar alterações
					pot_adc = (ADCH << 8) | (ADCL << 0); // obtém valor 10 bits do adc (necessita testar)
  f4:	c9 e7       	ldi	r28, 0x79	; 121
  f6:	d0 e0       	ldi	r29, 0x00	; 0
  f8:	e8 e7       	ldi	r30, 0x78	; 120
  fa:	f0 e0       	ldi	r31, 0x00	; 0
			case 0:
			if (last_state_opto2 != 0)
			{
				last_state_opto2 = 0; // muda estado utilizado para testar alterações
				pot_adc = (ADC_POT_H << 7) | (ADC_POT_L << 0); // obtém valor 10 bits do adc (necessita testar)
				OCR1AL = MAGIC_OPTO1_NEG + pot_adc / POT_DIVISOR; // seta o compare para o timer 0
  fc:	0f 2e       	mov	r0, r31
  fe:	f8 e8       	ldi	r31, 0x88	; 136
 100:	af 2e       	mov	r10, r31
 102:	b1 2c       	mov	r11, r1
 104:	f0 2d       	mov	r31, r0
{
	TCNT1L = value;
}
static inline void timer1_reset(void)
{
	TCNT1H = 0;
 106:	0f 2e       	mov	r0, r31
 108:	f5 e8       	ldi	r31, 0x85	; 133
 10a:	cf 2e       	mov	r12, r31
 10c:	d1 2c       	mov	r13, r1
 10e:	f0 2d       	mov	r31, r0
	TCNT1L = 0;
 110:	0f 2e       	mov	r0, r31
 112:	f4 e8       	ldi	r31, 0x84	; 132
 114:	ef 2e       	mov	r14, r31
 116:	f1 2c       	mov	r15, r1
 118:	f0 2d       	mov	r31, r0
{
	TIMSK1 |= (1 << OCIE1A);
}
static inline void timer1_start(void)
{
	TCCR1B |= (1 << CS12); // ativar timer com prescaler 256
 11a:	41 e8       	ldi	r20, 0x81	; 129
 11c:	50 e0       	ldi	r21, 0x00	; 0
			case 0:
			if (last_state_opto1 != 0)
			{
				last_state_opto1 = 0; // muda estado utilizado para testar alterações
				pot_adc = (ADCH << 8) | (ADCL << 0); // obtém valor 10 bits do adc (necessita testar)
				OCR2A = MAGIC_OPTO1_NEG + pot_adc / POT_DIVISOR; // seta o compare para o timer 0
 11e:	0f 2e       	mov	r0, r31
 120:	f3 eb       	ldi	r31, 0xB3	; 179
 122:	8f 2e       	mov	r8, r31
 124:	91 2c       	mov	r9, r1
 126:	f0 2d       	mov	r31, r0
{
	TCNT2 = value;
}
static inline void timer2_reset(void)
{
	TCNT2 = 0;
 128:	0f 2e       	mov	r0, r31
 12a:	f2 eb       	ldi	r31, 0xB2	; 178
 12c:	6f 2e       	mov	r6, r31
 12e:	71 2c       	mov	r7, r1
 130:	f0 2d       	mov	r31, r0
{
	TIMSK2 |= (1 << OCIE2A);
}
static inline void timer2_start(void)
{
	TCCR2B |= (1 << CS22) | (1 << CS21);
 132:	01 eb       	ldi	r16, 0xB1	; 177
 134:	10 e0       	ldi	r17, 0x00	; 0
		switch (PORT_OPTO1 & (1 << PIN_OPTO1))
		{
			case 1:
				if (last_state_opto1 != 1)
				{
					last_state_opto1 = 1; // muda estado utilizado para testar alterações
 136:	55 24       	eor	r5, r5
 138:	53 94       	inc	r5
	
	sei(); // inicializa interrupções
	
    while (1) 
    {			
		switch (PORT_OPTO1 & (1 << PIN_OPTO1))
 13a:	85 b1       	in	r24, 0x05	; 5
 13c:	98 2f       	mov	r25, r24
 13e:	98 70       	andi	r25, 0x08	; 8
 140:	83 ff       	sbrs	r24, 3
 142:	23 c0       	rjmp	.+70     	; 0x18a <main+0xfa>
 144:	91 30       	cpi	r25, 0x01	; 1
 146:	09 f0       	breq	.+2      	; 0x14a <main+0xba>
 148:	3f c0       	rjmp	.+126    	; 0x1c8 <main+0x138>
		{
			case 1:
				if (last_state_opto1 != 1)
 14a:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <last_state_opto1>
 14e:	81 30       	cpi	r24, 0x01	; 1
 150:	d9 f1       	breq	.+118    	; 0x1c8 <main+0x138>
				{
					last_state_opto1 = 1; // muda estado utilizado para testar alterações
 152:	50 92 02 01 	sts	0x0102, r5	; 0x800102 <last_state_opto1>
					pot_adc = (ADCH << 8) | (ADCL << 0); // obtém valor 10 bits do adc (necessita testar)
 156:	88 81       	ld	r24, Y
 158:	20 81       	ld	r18, Z
					OCR0A = MAGIC_OPTO1_POS + pot_adc / POT_DIVISOR; // seta o compare para o timer 0 
 15a:	30 e0       	ldi	r19, 0x00	; 0
 15c:	38 2b       	or	r19, r24
 15e:	ab ea       	ldi	r26, 0xAB	; 171
 160:	ba ea       	ldi	r27, 0xAA	; 170
 162:	0e 94 7a 02 	call	0x4f4	; 0x4f4 <__umulhisi3>
 166:	96 95       	lsr	r25
 168:	87 95       	ror	r24
 16a:	96 95       	lsr	r25
 16c:	87 95       	ror	r24
 16e:	8e 5a       	subi	r24, 0xAE	; 174
 170:	87 bd       	out	0x27, r24	; 39
					if (!(PORT_OPTO2 & (1 << PIN_OPTO2))) // teste para sequência de fase
 172:	2a 99       	sbic	0x05, 2	; 5
 174:	03 c0       	rjmp	.+6      	; 0x17c <main+0xec>
					{
						// ordem de fase trocada
						phase_sequence_opto1 = COUNTER_CLOCKWISE;
 176:	50 92 06 01 	sts	0x0106, r5	; 0x800106 <phase_sequence_opto1>
 17a:	02 c0       	rjmp	.+4      	; 0x180 <main+0xf0>
					}
					else
					{
						//ordem de fase normal
						phase_sequence_opto1 = CLOCKWISE;
 17c:	10 92 06 01 	sts	0x0106, r1	; 0x800106 <phase_sequence_opto1>
{
	TCNT0 = value;
}
static inline void timer0_reset(void)
{
	TCNT0 = 0;
 180:	16 bc       	out	0x26, r1	; 38
{
	TIMSK0 |= (1 << OCIE0A); // ativar interrupt do output compare 0A
}
static inline void timer0_start(void)
{
	TCCR0B |= (1 << CS02); // ativar timer com prescaler 256
 182:	85 b5       	in	r24, 0x25	; 37
 184:	84 60       	ori	r24, 0x04	; 4
 186:	85 bd       	out	0x25, r24	; 37
 188:	1f c0       	rjmp	.+62     	; 0x1c8 <main+0x138>
					timer0_start();
				}
			break;
			
			case 0:
				if (last_state_opto1 != 0)
 18a:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <last_state_opto1>
 18e:	88 23       	and	r24, r24
 190:	d9 f0       	breq	.+54     	; 0x1c8 <main+0x138>
				{
					last_state_opto1 = 0; // muda estado utilizado para testar alterações
 192:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <last_state_opto1>
					pot_adc = (ADCH << 8) | (ADCL << 0); // obtém valor 10 bits do adc (necessita testar)
 196:	88 81       	ld	r24, Y
 198:	20 81       	ld	r18, Z
					OCR0A = MAGIC_OPTO1_NEG + pot_adc / POT_DIVISOR; // seta o compare para o timer 0
 19a:	30 e0       	ldi	r19, 0x00	; 0
 19c:	38 2b       	or	r19, r24
 19e:	ab ea       	ldi	r26, 0xAB	; 171
 1a0:	ba ea       	ldi	r27, 0xAA	; 170
 1a2:	0e 94 7a 02 	call	0x4f4	; 0x4f4 <__umulhisi3>
 1a6:	96 95       	lsr	r25
 1a8:	87 95       	ror	r24
 1aa:	96 95       	lsr	r25
 1ac:	87 95       	ror	r24
 1ae:	8e 5a       	subi	r24, 0xAE	; 174
 1b0:	87 bd       	out	0x27, r24	; 39
					if (!(PORT_OPTO3 & (1 << PIN_OPTO3)))
 1b2:	29 99       	sbic	0x05, 1	; 5
 1b4:	03 c0       	rjmp	.+6      	; 0x1bc <main+0x12c>
					{
						// ordem de fase trocada
						phase_sequence_opto1 = COUNTER_CLOCKWISE;
 1b6:	50 92 06 01 	sts	0x0106, r5	; 0x800106 <phase_sequence_opto1>
 1ba:	02 c0       	rjmp	.+4      	; 0x1c0 <main+0x130>
					}
					else
					{
						//ordem de fase normal
						phase_sequence_opto1 = CLOCKWISE;
 1bc:	10 92 06 01 	sts	0x0106, r1	; 0x800106 <phase_sequence_opto1>
{
	TCNT0 = value;
}
static inline void timer0_reset(void)
{
	TCNT0 = 0;
 1c0:	16 bc       	out	0x26, r1	; 38
{
	TIMSK0 |= (1 << OCIE0A); // ativar interrupt do output compare 0A
}
static inline void timer0_start(void)
{
	TCCR0B |= (1 << CS02); // ativar timer com prescaler 256
 1c2:	85 b5       	in	r24, 0x25	; 37
 1c4:	84 60       	ori	r24, 0x04	; 4
 1c6:	85 bd       	out	0x25, r24	; 37
			default:
			break;
		}
		
		
		switch (PORT_OPTO2 & (1 << PIN_OPTO2))
 1c8:	85 b1       	in	r24, 0x05	; 5
 1ca:	98 2f       	mov	r25, r24
 1cc:	94 70       	andi	r25, 0x04	; 4
 1ce:	82 ff       	sbrs	r24, 2
 1d0:	2c c0       	rjmp	.+88     	; 0x22a <main+0x19a>
 1d2:	91 30       	cpi	r25, 0x01	; 1
 1d4:	09 f0       	breq	.+2      	; 0x1d8 <main+0x148>
 1d6:	50 c0       	rjmp	.+160    	; 0x278 <main+0x1e8>
		{
			case 1:
			if (last_state_opto2 != 1)
 1d8:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <last_state_opto2>
 1dc:	81 30       	cpi	r24, 0x01	; 1
 1de:	09 f4       	brne	.+2      	; 0x1e2 <main+0x152>
 1e0:	4b c0       	rjmp	.+150    	; 0x278 <main+0x1e8>
			{
				last_state_opto2 = 1; // muda estado utilizado para testar alterações
 1e2:	50 92 05 01 	sts	0x0105, r5	; 0x800105 <last_state_opto2>
				pot_adc = (ADCH << 7) | (ADCL << 0); // obtém valor 10 bits do adc (necessita testar)
 1e6:	28 81       	ld	r18, Y
 1e8:	80 81       	ld	r24, Z
				OCR1AL = MAGIC_OPTO1_POS + pot_adc / POT_DIVISOR; // seta o compare para o timer 0
 1ea:	90 e8       	ldi	r25, 0x80	; 128
 1ec:	29 9f       	mul	r18, r25
 1ee:	90 01       	movw	r18, r0
 1f0:	11 24       	eor	r1, r1
 1f2:	28 2b       	or	r18, r24
 1f4:	ab ea       	ldi	r26, 0xAB	; 171
 1f6:	ba ea       	ldi	r27, 0xAA	; 170
 1f8:	0e 94 7a 02 	call	0x4f4	; 0x4f4 <__umulhisi3>
 1fc:	96 95       	lsr	r25
 1fe:	87 95       	ror	r24
 200:	96 95       	lsr	r25
 202:	87 95       	ror	r24
 204:	8e 5a       	subi	r24, 0xAE	; 174
 206:	d5 01       	movw	r26, r10
 208:	8c 93       	st	X, r24
				if (!(PORT_OPTO3 & (1 << PIN_OPTO3))) // teste para sequência de fase
 20a:	29 99       	sbic	0x05, 1	; 5
 20c:	03 c0       	rjmp	.+6      	; 0x214 <main+0x184>
				{
					// ordem de fase trocada
					phase_sequence_opto2 = COUNTER_CLOCKWISE;
 20e:	50 92 04 01 	sts	0x0104, r5	; 0x800104 <phase_sequence_opto2>
 212:	02 c0       	rjmp	.+4      	; 0x218 <main+0x188>
				}
				else
				{
					//ordem de fase normal
					phase_sequence_opto2 = CLOCKWISE;
 214:	10 92 04 01 	sts	0x0104, r1	; 0x800104 <phase_sequence_opto2>
{
	TCNT1L = value;
}
static inline void timer1_reset(void)
{
	TCNT1H = 0;
 218:	d6 01       	movw	r26, r12
 21a:	1c 92       	st	X, r1
	TCNT1L = 0;
 21c:	d7 01       	movw	r26, r14
 21e:	1c 92       	st	X, r1
{
	TIMSK1 |= (1 << OCIE1A);
}
static inline void timer1_start(void)
{
	TCCR1B |= (1 << CS12); // ativar timer com prescaler 256
 220:	da 01       	movw	r26, r20
 222:	8c 91       	ld	r24, X
 224:	84 60       	ori	r24, 0x04	; 4
 226:	8c 93       	st	X, r24
 228:	27 c0       	rjmp	.+78     	; 0x278 <main+0x1e8>
				timer1_start();
			}
			break;
			
			case 0:
			if (last_state_opto2 != 0)
 22a:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <last_state_opto2>
 22e:	88 23       	and	r24, r24
 230:	19 f1       	breq	.+70     	; 0x278 <main+0x1e8>
			{
				last_state_opto2 = 0; // muda estado utilizado para testar alterações
 232:	10 92 05 01 	sts	0x0105, r1	; 0x800105 <last_state_opto2>
				pot_adc = (ADC_POT_H << 7) | (ADC_POT_L << 0); // obtém valor 10 bits do adc (necessita testar)
 236:	28 81       	ld	r18, Y
 238:	80 81       	ld	r24, Z
				OCR1AL = MAGIC_OPTO1_NEG + pot_adc / POT_DIVISOR; // seta o compare para o timer 0
 23a:	b0 e8       	ldi	r27, 0x80	; 128
 23c:	2b 9f       	mul	r18, r27
 23e:	90 01       	movw	r18, r0
 240:	11 24       	eor	r1, r1
 242:	28 2b       	or	r18, r24
 244:	ab ea       	ldi	r26, 0xAB	; 171
 246:	ba ea       	ldi	r27, 0xAA	; 170
 248:	0e 94 7a 02 	call	0x4f4	; 0x4f4 <__umulhisi3>
 24c:	96 95       	lsr	r25
 24e:	87 95       	ror	r24
 250:	96 95       	lsr	r25
 252:	87 95       	ror	r24
 254:	8e 5a       	subi	r24, 0xAE	; 174
 256:	d5 01       	movw	r26, r10
 258:	8c 93       	st	X, r24
				if (!(PORT_OPTO1 & (1 << PIN_OPTO1))) // teste para sequência de fase
 25a:	2b 99       	sbic	0x05, 3	; 5
 25c:	03 c0       	rjmp	.+6      	; 0x264 <main+0x1d4>
				{
					// ordem de fase trocada
					phase_sequence_opto2 = COUNTER_CLOCKWISE;
 25e:	50 92 04 01 	sts	0x0104, r5	; 0x800104 <phase_sequence_opto2>
 262:	02 c0       	rjmp	.+4      	; 0x268 <main+0x1d8>
				}
				else
				{
					//ordem de fase normal
					phase_sequence_opto2 = CLOCKWISE;
 264:	10 92 04 01 	sts	0x0104, r1	; 0x800104 <phase_sequence_opto2>
{
	TCNT1L = value;
}
static inline void timer1_reset(void)
{
	TCNT1H = 0;
 268:	d6 01       	movw	r26, r12
 26a:	1c 92       	st	X, r1
	TCNT1L = 0;
 26c:	d7 01       	movw	r26, r14
 26e:	1c 92       	st	X, r1
{
	TIMSK1 |= (1 << OCIE1A);
}
static inline void timer1_start(void)
{
	TCCR1B |= (1 << CS12); // ativar timer com prescaler 256
 270:	da 01       	movw	r26, r20
 272:	8c 91       	ld	r24, X
 274:	84 60       	ori	r24, 0x04	; 4
 276:	8c 93       	st	X, r24
			default:
			break;
		}
		
		
		switch (PORT_OPTO3 & (1 << PIN_OPTO3))
 278:	85 b1       	in	r24, 0x05	; 5
 27a:	98 2f       	mov	r25, r24
 27c:	92 70       	andi	r25, 0x02	; 2
 27e:	81 ff       	sbrs	r24, 1
 280:	2a c0       	rjmp	.+84     	; 0x2d6 <main+0x246>
 282:	91 30       	cpi	r25, 0x01	; 1
 284:	09 f0       	breq	.+2      	; 0x288 <main+0x1f8>
 286:	49 c0       	rjmp	.+146    	; 0x31a <main+0x28a>
		{
			case 1:
			if (last_state_opto3 != 1)
 288:	80 91 03 01 	lds	r24, 0x0103	; 0x800103 <last_state_opto3>
 28c:	81 30       	cpi	r24, 0x01	; 1
 28e:	09 f4       	brne	.+2      	; 0x292 <main+0x202>
 290:	44 c0       	rjmp	.+136    	; 0x31a <main+0x28a>
			{
				last_state_opto3 = 1; // muda estado utilizado para testar alterações
 292:	50 92 03 01 	sts	0x0103, r5	; 0x800103 <last_state_opto3>
				pot_adc = (ADCH << 7) | (ADCL << 0); // obtém valor 10 bits do adc (necessita testar)
 296:	28 81       	ld	r18, Y
 298:	80 81       	ld	r24, Z
				OCR2A = MAGIC_OPTO1_POS + pot_adc / POT_DIVISOR; // seta o compare para o timer 0
 29a:	b0 e8       	ldi	r27, 0x80	; 128
 29c:	2b 9f       	mul	r18, r27
 29e:	90 01       	movw	r18, r0
 2a0:	11 24       	eor	r1, r1
 2a2:	28 2b       	or	r18, r24
 2a4:	ab ea       	ldi	r26, 0xAB	; 171
 2a6:	ba ea       	ldi	r27, 0xAA	; 170
 2a8:	0e 94 7a 02 	call	0x4f4	; 0x4f4 <__umulhisi3>
 2ac:	96 95       	lsr	r25
 2ae:	87 95       	ror	r24
 2b0:	96 95       	lsr	r25
 2b2:	87 95       	ror	r24
 2b4:	8e 5a       	subi	r24, 0xAE	; 174
 2b6:	d4 01       	movw	r26, r8
 2b8:	8c 93       	st	X, r24
				if (!(PORT_OPTO1 & (1 << PIN_OPTO1))) // teste para sequência de fase
 2ba:	2b 99       	sbic	0x05, 3	; 5
 2bc:	03 c0       	rjmp	.+6      	; 0x2c4 <main+0x234>
				{
					// ordem de fase trocada
					phase_sequence_opto3 = COUNTER_CLOCKWISE;
 2be:	50 92 01 01 	sts	0x0101, r5	; 0x800101 <phase_sequence_opto3>
 2c2:	02 c0       	rjmp	.+4      	; 0x2c8 <main+0x238>
				}
				else
				{
					//ordem de fase normal
					phase_sequence_opto3 = CLOCKWISE;
 2c4:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <phase_sequence_opto3>
{
	TCNT2 = value;
}
static inline void timer2_reset(void)
{
	TCNT2 = 0;
 2c8:	d3 01       	movw	r26, r6
 2ca:	1c 92       	st	X, r1
{
	TIMSK2 |= (1 << OCIE2A);
}
static inline void timer2_start(void)
{
	TCCR2B |= (1 << CS22) | (1 << CS21);
 2cc:	d8 01       	movw	r26, r16
 2ce:	8c 91       	ld	r24, X
 2d0:	86 60       	ori	r24, 0x06	; 6
 2d2:	8c 93       	st	X, r24
 2d4:	22 c0       	rjmp	.+68     	; 0x31a <main+0x28a>
				timer2_start();
			}
			break;
			
			case 0:
			if (last_state_opto1 != 0)
 2d6:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <last_state_opto1>
 2da:	88 23       	and	r24, r24
 2dc:	f1 f0       	breq	.+60     	; 0x31a <main+0x28a>
			{
				last_state_opto1 = 0; // muda estado utilizado para testar alterações
 2de:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <last_state_opto1>
				pot_adc = (ADCH << 8) | (ADCL << 0); // obtém valor 10 bits do adc (necessita testar)
 2e2:	88 81       	ld	r24, Y
 2e4:	20 81       	ld	r18, Z
				OCR2A = MAGIC_OPTO1_NEG + pot_adc / POT_DIVISOR; // seta o compare para o timer 0
 2e6:	30 e0       	ldi	r19, 0x00	; 0
 2e8:	38 2b       	or	r19, r24
 2ea:	ab ea       	ldi	r26, 0xAB	; 171
 2ec:	ba ea       	ldi	r27, 0xAA	; 170
 2ee:	0e 94 7a 02 	call	0x4f4	; 0x4f4 <__umulhisi3>
 2f2:	96 95       	lsr	r25
 2f4:	87 95       	ror	r24
 2f6:	96 95       	lsr	r25
 2f8:	87 95       	ror	r24
 2fa:	8e 5a       	subi	r24, 0xAE	; 174
 2fc:	d4 01       	movw	r26, r8
 2fe:	8c 93       	st	X, r24
				if (!(PORT_OPTO2 & (1 << PIN_OPTO2))) // teste para sequência de fase
 300:	2a 99       	sbic	0x05, 2	; 5
 302:	03 c0       	rjmp	.+6      	; 0x30a <main+0x27a>
				{
					// ordem de fase trocada
					phase_sequence_opto3 = COUNTER_CLOCKWISE;
 304:	50 92 01 01 	sts	0x0101, r5	; 0x800101 <phase_sequence_opto3>
 308:	02 c0       	rjmp	.+4      	; 0x30e <main+0x27e>
				}
				else
				{
					//ordem de fase normal
					phase_sequence_opto3 = CLOCKWISE;
 30a:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <phase_sequence_opto3>
{
	TCNT2 = value;
}
static inline void timer2_reset(void)
{
	TCNT2 = 0;
 30e:	d3 01       	movw	r26, r6
 310:	1c 92       	st	X, r1
{
	TIMSK2 |= (1 << OCIE2A);
}
static inline void timer2_start(void)
{
	TCCR2B |= (1 << CS22) | (1 << CS21);
 312:	d8 01       	movw	r26, r16
 314:	8c 91       	ld	r24, X
 316:	86 60       	ori	r24, 0x06	; 6
 318:	8c 93       	st	X, r24
		

		// decidir se vou usar isso aqui ou simplesmente os interrupts


		switch (scr_trigger)
 31a:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
 31e:	83 30       	cpi	r24, 0x03	; 3
 320:	11 f1       	breq	.+68     	; 0x366 <main+0x2d6>
 322:	28 f4       	brcc	.+10     	; 0x32e <main+0x29e>
 324:	81 30       	cpi	r24, 0x01	; 1
 326:	49 f0       	breq	.+18     	; 0x33a <main+0x2aa>
 328:	82 30       	cpi	r24, 0x02	; 2
 32a:	91 f0       	breq	.+36     	; 0x350 <main+0x2c0>
 32c:	06 cf       	rjmp	.-500    	; 0x13a <main+0xaa>
 32e:	85 30       	cpi	r24, 0x05	; 5
 330:	81 f1       	breq	.+96     	; 0x392 <main+0x302>
 332:	20 f1       	brcs	.+72     	; 0x37c <main+0x2ec>
 334:	86 30       	cpi	r24, 0x06	; 6
 336:	c1 f1       	breq	.+112    	; 0x3a8 <main+0x318>
 338:	00 cf       	rjmp	.-512    	; 0x13a <main+0xaa>
		{
			case TRIGGER_15:
			PORT_MOC1 |= (1 << PIN_MOC1); // setar pino moc
 33a:	5a 9a       	sbi	0x0b, 2	; 11
			PORT_MOC5 |= (1 << PIN_MOC5); // setar pino moc
 33c:	5a 9a       	sbi	0x0b, 2	; 11
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 33e:	b5 e8       	ldi	r27, 0x85	; 133
 340:	ba 95       	dec	r27
 342:	f1 f7       	brne	.-4      	; 0x340 <main+0x2b0>
 344:	00 00       	nop
			_delay_us(MOC_SIGNAL_DURATION_US); // delay 50 us
			PORT_MOC1 &= ~(1 << PIN_MOC1); // des setar pino
 346:	5a 98       	cbi	0x0b, 2	; 11
			PORT_MOC5 &= ~(1 << PIN_MOC5); // des setar pino
 348:	5a 98       	cbi	0x0b, 2	; 11
			scr_trigger = OFF;	// setar estado trigger de volta para OFF
 34a:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <_edata>
			break;
 34e:	f5 ce       	rjmp	.-534    	; 0x13a <main+0xaa>
			
			case TRIGGER_16:
			PORT_MOC1 |= (1 << PIN_MOC1); // setar pino moc
 350:	5a 9a       	sbi	0x0b, 2	; 11
			PORT_MOC6 |= (1 << PIN_MOC6); // setar pino moc
 352:	44 9a       	sbi	0x08, 4	; 8
 354:	85 e8       	ldi	r24, 0x85	; 133
 356:	8a 95       	dec	r24
 358:	f1 f7       	brne	.-4      	; 0x356 <main+0x2c6>
 35a:	00 00       	nop
			_delay_us(MOC_SIGNAL_DURATION_US); // delay 50 us
			PORT_MOC1 &= ~(1 << PIN_MOC1); // des setar pino
 35c:	5a 98       	cbi	0x0b, 2	; 11
			PORT_MOC6 &= ~(1 << PIN_MOC6); // des setar pino
 35e:	44 98       	cbi	0x08, 4	; 8
			scr_trigger = OFF;	// setar estado trigger de volta para OFF
 360:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <_edata>
			break;
 364:	ea ce       	rjmp	.-556    	; 0x13a <main+0xaa>
			
			case TRIGGER_26:
			PORT_MOC2 |= (1 << PIN_MOC2); // setar pino moc
 366:	58 9a       	sbi	0x0b, 0	; 11
			PORT_MOC5 |= (1 << PIN_MOC5); // setar pino moc
 368:	5a 9a       	sbi	0x0b, 2	; 11
 36a:	95 e8       	ldi	r25, 0x85	; 133
 36c:	9a 95       	dec	r25
 36e:	f1 f7       	brne	.-4      	; 0x36c <main+0x2dc>
 370:	00 00       	nop
			_delay_us(MOC_SIGNAL_DURATION_US); // delay 50 us
			PORT_MOC2 &= ~(1 << PIN_MOC2); // des setar pino
 372:	58 98       	cbi	0x0b, 0	; 11
			PORT_MOC5 &= ~(1 << PIN_MOC5); // des setar pino
 374:	5a 98       	cbi	0x0b, 2	; 11
			scr_trigger = OFF;	// setar estado trigger de volta para OFF
 376:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <_edata>
			break;
 37a:	df ce       	rjmp	.-578    	; 0x13a <main+0xaa>
			
			case TRIGGER_24:
			PORT_MOC2 |= (1 << PIN_MOC2); // setar pino moc
 37c:	58 9a       	sbi	0x0b, 0	; 11
			PORT_MOC4 |= (1 << PIN_MOC4); // setar pino moc
 37e:	5b 9a       	sbi	0x0b, 3	; 11
 380:	a5 e8       	ldi	r26, 0x85	; 133
 382:	aa 95       	dec	r26
 384:	f1 f7       	brne	.-4      	; 0x382 <main+0x2f2>
 386:	00 00       	nop
			_delay_us(MOC_SIGNAL_DURATION_US); // delay 50 us
			PORT_MOC2 &= ~(1 << PIN_MOC2); // des setar pino
 388:	58 98       	cbi	0x0b, 0	; 11
			PORT_MOC4 &= ~(1 << PIN_MOC4); // des setar pino
 38a:	5b 98       	cbi	0x0b, 3	; 11
			scr_trigger = OFF;	// setar estado trigger de volta para OFF
 38c:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <_edata>
			break;
 390:	d4 ce       	rjmp	.-600    	; 0x13a <main+0xaa>
			
			case TRIGGER_34:
			PORT_MOC3 |= (1 << PIN_MOC3); // setar pino moc
 392:	43 9a       	sbi	0x08, 3	; 8
			PORT_MOC4 |= (1 << PIN_MOC4); // setar pino moc
 394:	5b 9a       	sbi	0x0b, 3	; 11
 396:	b5 e8       	ldi	r27, 0x85	; 133
 398:	ba 95       	dec	r27
 39a:	f1 f7       	brne	.-4      	; 0x398 <main+0x308>
 39c:	00 00       	nop
			_delay_us(MOC_SIGNAL_DURATION_US); // delay 50 us
			PORT_MOC3 &= ~(1 << PIN_MOC3); // des setar pino
 39e:	43 98       	cbi	0x08, 3	; 8
			PORT_MOC4 &= ~(1 << PIN_MOC4); // des setar pino
 3a0:	5b 98       	cbi	0x0b, 3	; 11
			scr_trigger = OFF;	// setar estado trigger de volta para OFF
 3a2:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <_edata>
			break;
 3a6:	c9 ce       	rjmp	.-622    	; 0x13a <main+0xaa>
			
			case TRIGGER_35:
			PORT_MOC3 |= (1 << PIN_MOC3); // setar pino moc
 3a8:	43 9a       	sbi	0x08, 3	; 8
			PORT_MOC5 |= (1 << PIN_MOC5); // setar pino moc
 3aa:	5a 9a       	sbi	0x0b, 2	; 11
 3ac:	85 e8       	ldi	r24, 0x85	; 133
 3ae:	8a 95       	dec	r24
 3b0:	f1 f7       	brne	.-4      	; 0x3ae <main+0x31e>
 3b2:	00 00       	nop
			_delay_us(MOC_SIGNAL_DURATION_US); // delay 50 us
			PORT_MOC3 &= ~(1 << PIN_MOC3); // des setar pino
 3b4:	43 98       	cbi	0x08, 3	; 8
			PORT_MOC5 &= ~(1 << PIN_MOC5); // des setar pino
 3b6:	5a 98       	cbi	0x0b, 2	; 11
			scr_trigger = OFF;	// setar estado trigger de volta para OFF
 3b8:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <_edata>
			break;
 3bc:	be ce       	rjmp	.-644    	; 0x13a <main+0xaa>

000003be <__vector_14>:
#include "timer.h"


/* Interrupções dos comparadores dos timers */
ISR(TIMER0_COMPA_vect)
{
 3be:	1f 92       	push	r1
 3c0:	0f 92       	push	r0
 3c2:	0f b6       	in	r0, 0x3f	; 63
 3c4:	0f 92       	push	r0
 3c6:	11 24       	eor	r1, r1
 3c8:	8f 93       	push	r24
{
	TCCR0B |= (1 << CS02); // ativar timer com prescaler 256
}
static inline void timer0_stop(void)
{
	TCCR0B &= ~(1 << CS02); // desativar timer
 3ca:	85 b5       	in	r24, 0x25	; 37
 3cc:	8b 7f       	andi	r24, 0xFB	; 251
 3ce:	85 bd       	out	0x25, r24	; 37
	timer0_stop();
	if (last_state_opto1)
 3d0:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <last_state_opto1>
 3d4:	88 23       	and	r24, r24
 3d6:	81 f0       	breq	.+32     	; 0x3f8 <__vector_14+0x3a>
	{
		// semiciclo positivo fase a
		if (phase_sequence_opto1 == CLOCKWISE)
 3d8:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <phase_sequence_opto1>
 3dc:	81 11       	cpse	r24, r1
 3de:	04 c0       	rjmp	.+8      	; 0x3e8 <__vector_14+0x2a>
		{
			// ordem de fase normal
			scr_trigger = TRIGGER_15;
 3e0:	81 e0       	ldi	r24, 0x01	; 1
 3e2:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
 3e6:	17 c0       	rjmp	.+46     	; 0x416 <__LOCK_REGION_LENGTH__+0x16>
		}
		else if (phase_sequence_opto1 == COUNTER_CLOCKWISE)
 3e8:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <phase_sequence_opto1>
 3ec:	81 30       	cpi	r24, 0x01	; 1
 3ee:	99 f4       	brne	.+38     	; 0x416 <__LOCK_REGION_LENGTH__+0x16>
		{
			// ordem de fase trocada
			scr_trigger = TRIGGER_16;
 3f0:	82 e0       	ldi	r24, 0x02	; 2
 3f2:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
 3f6:	0f c0       	rjmp	.+30     	; 0x416 <__LOCK_REGION_LENGTH__+0x16>
		}
	} 
	else
	{
		// semiciclo positivo fase a
		if (phase_sequence_opto1 == CLOCKWISE)
 3f8:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <phase_sequence_opto1>
 3fc:	81 11       	cpse	r24, r1
 3fe:	04 c0       	rjmp	.+8      	; 0x408 <__LOCK_REGION_LENGTH__+0x8>
		{
			// ordem de fase normal
			scr_trigger = TRIGGER_24;
 400:	84 e0       	ldi	r24, 0x04	; 4
 402:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
 406:	07 c0       	rjmp	.+14     	; 0x416 <__LOCK_REGION_LENGTH__+0x16>
		}
		else if (phase_sequence_opto1 == COUNTER_CLOCKWISE)
 408:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <phase_sequence_opto1>
 40c:	81 30       	cpi	r24, 0x01	; 1
 40e:	19 f4       	brne	.+6      	; 0x416 <__LOCK_REGION_LENGTH__+0x16>
		{
			// ordem de fase trocada
			scr_trigger = TRIGGER_34;
 410:	85 e0       	ldi	r24, 0x05	; 5
 412:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
		}		
	}
	
}
 416:	8f 91       	pop	r24
 418:	0f 90       	pop	r0
 41a:	0f be       	out	0x3f, r0	; 63
 41c:	0f 90       	pop	r0
 41e:	1f 90       	pop	r1
 420:	18 95       	reti

00000422 <__vector_11>:

ISR(TIMER1_COMPA_vect)
{
 422:	1f 92       	push	r1
 424:	0f 92       	push	r0
 426:	0f b6       	in	r0, 0x3f	; 63
 428:	0f 92       	push	r0
 42a:	11 24       	eor	r1, r1
 42c:	8f 93       	push	r24
{
	TCCR1B |= (1 << CS12); // ativar timer com prescaler 256
}
static inline void timer1_stop(void)
{
	TCCR0B &= ~(1 << CS12); // desativar timer
 42e:	85 b5       	in	r24, 0x25	; 37
 430:	8b 7f       	andi	r24, 0xFB	; 251
 432:	85 bd       	out	0x25, r24	; 37
	timer1_stop();
	if (last_state_opto2)
 434:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <last_state_opto2>
 438:	88 23       	and	r24, r24
 43a:	81 f0       	breq	.+32     	; 0x45c <__vector_11+0x3a>
	{
		// semiciclo positivo fase b
		if (phase_sequence_opto2 == CLOCKWISE)
 43c:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <phase_sequence_opto2>
 440:	81 11       	cpse	r24, r1
 442:	04 c0       	rjmp	.+8      	; 0x44c <__vector_11+0x2a>
		{
			// ordem de fase normal
			scr_trigger = TRIGGER_26;
 444:	83 e0       	ldi	r24, 0x03	; 3
 446:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
 44a:	16 c0       	rjmp	.+44     	; 0x478 <__vector_11+0x56>
		}
		else if (phase_sequence_opto2 == COUNTER_CLOCKWISE)
 44c:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <phase_sequence_opto2>
 450:	81 30       	cpi	r24, 0x01	; 1
 452:	91 f4       	brne	.+36     	; 0x478 <__vector_11+0x56>
		{
			// ordem de fase trocada
			scr_trigger = TRIGGER_24;
 454:	84 e0       	ldi	r24, 0x04	; 4
 456:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
 45a:	0e c0       	rjmp	.+28     	; 0x478 <__vector_11+0x56>
		}
	}
	else
	{
		// semiciclo positivo fase b
		if (phase_sequence_opto2 == CLOCKWISE)
 45c:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <phase_sequence_opto2>
 460:	81 11       	cpse	r24, r1
 462:	04 c0       	rjmp	.+8      	; 0x46c <__vector_11+0x4a>
		{
			// ordem de fase normal
			scr_trigger = TRIGGER_35;
 464:	86 e0       	ldi	r24, 0x06	; 6
 466:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
 46a:	06 c0       	rjmp	.+12     	; 0x478 <__vector_11+0x56>
		}
		else if (phase_sequence_opto2 == COUNTER_CLOCKWISE)
 46c:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <phase_sequence_opto2>
 470:	81 30       	cpi	r24, 0x01	; 1
 472:	11 f4       	brne	.+4      	; 0x478 <__vector_11+0x56>
		{
			// ordem de fase trocada
			scr_trigger = TRIGGER_15;
 474:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
		}
	}
}
 478:	8f 91       	pop	r24
 47a:	0f 90       	pop	r0
 47c:	0f be       	out	0x3f, r0	; 63
 47e:	0f 90       	pop	r0
 480:	1f 90       	pop	r1
 482:	18 95       	reti

00000484 <__vector_7>:

ISR(TIMER2_COMPA_vect)
{
 484:	1f 92       	push	r1
 486:	0f 92       	push	r0
 488:	0f b6       	in	r0, 0x3f	; 63
 48a:	0f 92       	push	r0
 48c:	11 24       	eor	r1, r1
 48e:	8f 93       	push	r24
 490:	ef 93       	push	r30
 492:	ff 93       	push	r31
{
	TCCR2B |= (1 << CS22) | (1 << CS21);
}
static inline void timer2_stop(void)
{
	TCCR2B &= ~(1 << CS22) | (1 << CS21);
 494:	e1 eb       	ldi	r30, 0xB1	; 177
 496:	f0 e0       	ldi	r31, 0x00	; 0
 498:	80 81       	ld	r24, Z
 49a:	8b 7f       	andi	r24, 0xFB	; 251
 49c:	80 83       	st	Z, r24
		
	timer2_stop();
	if (last_state_opto3)
 49e:	80 91 03 01 	lds	r24, 0x0103	; 0x800103 <last_state_opto3>
 4a2:	88 23       	and	r24, r24
 4a4:	81 f0       	breq	.+32     	; 0x4c6 <__vector_7+0x42>
	{
		// semiciclo positivo fase c
		if (phase_sequence_opto2 == CLOCKWISE)
 4a6:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <phase_sequence_opto2>
 4aa:	81 11       	cpse	r24, r1
 4ac:	04 c0       	rjmp	.+8      	; 0x4b6 <__vector_7+0x32>
		{
			// ordem de fase normal
			scr_trigger = TRIGGER_34;
 4ae:	85 e0       	ldi	r24, 0x05	; 5
 4b0:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
 4b4:	17 c0       	rjmp	.+46     	; 0x4e4 <__vector_7+0x60>
		}
		else if (phase_sequence_opto2 == COUNTER_CLOCKWISE)
 4b6:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <phase_sequence_opto2>
 4ba:	81 30       	cpi	r24, 0x01	; 1
 4bc:	99 f4       	brne	.+38     	; 0x4e4 <__vector_7+0x60>
		{
			// ordem de fase trocada
			scr_trigger = TRIGGER_35;
 4be:	86 e0       	ldi	r24, 0x06	; 6
 4c0:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
 4c4:	0f c0       	rjmp	.+30     	; 0x4e4 <__vector_7+0x60>
		}
	}
	else
	{
		// semiciclo positivo fase c
		if (phase_sequence_opto2 == CLOCKWISE)
 4c6:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <phase_sequence_opto2>
 4ca:	81 11       	cpse	r24, r1
 4cc:	04 c0       	rjmp	.+8      	; 0x4d6 <__vector_7+0x52>
		{
			// ordem de fase normal
			scr_trigger = TRIGGER_16;
 4ce:	82 e0       	ldi	r24, 0x02	; 2
 4d0:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
 4d4:	07 c0       	rjmp	.+14     	; 0x4e4 <__vector_7+0x60>
		}
		else if (phase_sequence_opto2 == COUNTER_CLOCKWISE)
 4d6:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <phase_sequence_opto2>
 4da:	81 30       	cpi	r24, 0x01	; 1
 4dc:	19 f4       	brne	.+6      	; 0x4e4 <__vector_7+0x60>
		{
			// ordem de fase trocada
			scr_trigger = TRIGGER_26;
 4de:	83 e0       	ldi	r24, 0x03	; 3
 4e0:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
		}
	}
}
 4e4:	ff 91       	pop	r31
 4e6:	ef 91       	pop	r30
 4e8:	8f 91       	pop	r24
 4ea:	0f 90       	pop	r0
 4ec:	0f be       	out	0x3f, r0	; 63
 4ee:	0f 90       	pop	r0
 4f0:	1f 90       	pop	r1
 4f2:	18 95       	reti

000004f4 <__umulhisi3>:
 4f4:	a2 9f       	mul	r26, r18
 4f6:	b0 01       	movw	r22, r0
 4f8:	b3 9f       	mul	r27, r19
 4fa:	c0 01       	movw	r24, r0
 4fc:	a3 9f       	mul	r26, r19
 4fe:	70 0d       	add	r23, r0
 500:	81 1d       	adc	r24, r1
 502:	11 24       	eor	r1, r1
 504:	91 1d       	adc	r25, r1
 506:	b2 9f       	mul	r27, r18
 508:	70 0d       	add	r23, r0
 50a:	81 1d       	adc	r24, r1
 50c:	11 24       	eor	r1, r1
 50e:	91 1d       	adc	r25, r1
 510:	08 95       	ret

00000512 <_exit>:
 512:	f8 94       	cli

00000514 <__stop_program>:
 514:	ff cf       	rjmp	.-2      	; 0x514 <__stop_program>
