##############################################################
#
# Vivado 2013.2.0
# Date: Mon Mar 04 16:45:16 2013

#
##############################################################
#
#  This file contains the customisation parameters for a
#  Xilinx IP GUI. It is strongly recommended
#  that you do not manually alter this file as it may cause
#  unexpected and unsupported behavior.
#
##############################################################
# BEGIN Project Options
SET verilogsim=false
SET vhdlsim=true
SET devicefamily=kintex7
SET device=xc7k325t
SET package=ffg900
SET speedgrade=-2
# END Project Options
# BEGIN Select
SELECT DDS_Compiler xilinx.com:ip:dds_compiler:5.0
# END Select
# BEGIN Parameters
CSET component_name=dds_ddc
CSET partspresent=Phase_Generator_and_SIN_COS_LUT
CSET dds_clock_rate=245.76
CSET channels=1
CSET parameter_entry=System_Parameters
CSET spurious_free_dynamic_range=105
CSET frequency_resolution=0.25
CSET noise_shaping=Auto
CSET phase_width=30
CSET output_width=18
CSET phase_increment=Fixed
CSET phase_offset=None
CSET output_selection=Sine_and_Cosine
CSET negative_sine=true
CSET negative_cosine=false
CSET amplitude_mode=Full_Range
CSET memory_type=Auto
CSET optimization_goal=Speed
CSET dsp48_use=Maximal
CSET has_phase_out=false
CSET data_has_tlast=Not_Required
CSET has_tready=false
CSET s_phase_has_tuser=Not_Required
CSET s_phase_tuser_width=1
CSET m_data_has_tuser=Not_Required
CSET m_phase_has_tuser=Not_Required
CSET s_config_sync_mode=On_Vector
CSET latency_configuration=Configurable
CSET latency=4
CSET has_aresetn=true
CSET has_aclken=false
CSET output_frequency1=12.0
CSET pinc1=11001000000000000000000000
CSET phase_offset_angles1=0
CSET poff1=0
CSET output_frequency2=0
CSET pinc2=0
CSET phase_offset_angles2=0
CSET poff2=0
CSET output_frequency3=0
CSET pinc3=0
CSET phase_offset_angles3=0
CSET poff3=0
CSET output_frequency4=0
CSET pinc4=0
CSET phase_offset_angles4=0
CSET poff4=0
CSET output_frequency5=0
CSET pinc5=0
CSET phase_offset_angles5=0
CSET poff5=0
CSET output_frequency6=0
CSET pinc6=0
CSET phase_offset_angles6=0
CSET poff6=0
CSET output_frequency7=0
CSET pinc7=0
CSET phase_offset_angles7=0
CSET poff7=0
CSET output_frequency8=0
CSET pinc8=0
CSET phase_offset_angles8=0
CSET poff8=0
CSET output_frequency9=0
CSET pinc9=0
CSET phase_offset_angles9=0
CSET poff9=0
CSET output_frequency10=0
CSET pinc10=0
CSET phase_offset_angles10=0
CSET poff10=0
CSET output_frequency11=0
CSET pinc11=0
CSET phase_offset_angles11=0
CSET poff11=0
CSET output_frequency12=0
CSET pinc12=0
CSET phase_offset_angles12=0
CSET poff12=0
CSET output_frequency13=0
CSET pinc13=0
CSET phase_offset_angles13=0
CSET poff13=0
CSET output_frequency14=0
CSET pinc14=0
CSET phase_offset_angles14=0
CSET poff14=0
CSET output_frequency15=0
CSET pinc15=0
CSET phase_offset_angles15=0
CSET poff15=0
CSET output_frequency16=0
CSET pinc16=0
CSET phase_offset_angles16=0
CSET poff16=0
CSET por_mode=false
CSET gui_behaviour=Coregen
CSET explicit_period=false
CSET period=1
# END Parameters
GENERATE
