Timing Analyzer report for square_root
Tue Dec 30 21:39:28 2025
Quartus Prime Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; square_root                                             ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6E22C8                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.34        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.5%      ;
;     Processors 3-16        ;   1.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 84.55 MHz ; 84.55 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -10.828 ; -2474.409         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -795.571                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                               ;
+---------+----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                      ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.828 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.720     ;
; -10.825 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.717     ;
; -10.822 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.714     ;
; -10.735 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.103     ; 11.633     ;
; -10.732 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.103     ; 11.630     ;
; -10.729 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.103     ; 11.627     ;
; -10.697 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.080     ; 11.618     ;
; -10.696 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.080     ; 11.617     ;
; -10.690 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.080     ; 11.611     ;
; -10.623 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[141] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.515     ;
; -10.604 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.074     ; 11.531     ;
; -10.603 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.074     ; 11.530     ;
; -10.597 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.074     ; 11.524     ;
; -10.572 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.464     ;
; -10.569 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.461     ;
; -10.566 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.458     ;
; -10.530 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[141] ; clk          ; clk         ; 1.000        ; -0.103     ; 11.428     ;
; -10.483 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]  ; control_unit:inst_control|iter_count[6]                         ; clk          ; clk         ; 1.000        ; -0.073     ; 11.411     ;
; -10.464 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[0]  ; control_unit:inst_control|iter_count[6]                         ; clk          ; clk         ; 1.000        ; -0.103     ; 11.362     ;
; -10.441 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.080     ; 11.362     ;
; -10.440 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]  ; control_unit:inst_control|iter_count[5]                         ; clk          ; clk         ; 1.000        ; -0.073     ; 11.368     ;
; -10.440 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.080     ; 11.361     ;
; -10.434 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.080     ; 11.355     ;
; -10.433 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[139] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.325     ;
; -10.419 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[0]  ; control_unit:inst_control|iter_count[5]                         ; clk          ; clk         ; 1.000        ; -0.103     ; 11.317     ;
; -10.406 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[155] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.298     ;
; -10.404 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[159] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.296     ;
; -10.403 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[153] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.295     ;
; -10.402 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.294     ;
; -10.402 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.294     ;
; -10.370 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.262     ;
; -10.368 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.260     ;
; -10.367 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.080     ; 11.288     ;
; -10.367 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.259     ;
; -10.367 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[141] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.259     ;
; -10.365 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.257     ;
; -10.364 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.256     ;
; -10.362 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.254     ;
; -10.357 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; 0.369      ; 11.727     ;
; -10.357 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[155] ; clk          ; clk         ; 1.000        ; -0.103     ; 11.255     ;
; -10.356 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[159] ; clk          ; clk         ; 1.000        ; -0.103     ; 11.254     ;
; -10.355 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[153] ; clk          ; clk         ; 1.000        ; -0.103     ; 11.253     ;
; -10.354 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.103     ; 11.252     ;
; -10.353 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.103     ; 11.251     ;
; -10.349 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[133] ; clk          ; clk         ; 1.000        ; 0.369      ; 11.719     ;
; -10.340 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[139] ; clk          ; clk         ; 1.000        ; -0.103     ; 11.238     ;
; -10.337 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]  ; control_unit:inst_control|iter_count[4]                         ; clk          ; clk         ; 1.000        ; -0.073     ; 11.265     ;
; -10.318 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[0]  ; control_unit:inst_control|iter_count[4]                         ; clk          ; clk         ; 1.000        ; -0.103     ; 11.216     ;
; -10.285 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[123] ; clk          ; clk         ; 1.000        ; -0.080     ; 11.206     ;
; -10.274 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.074     ; 11.201     ;
; -10.273 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.380      ; 11.654     ;
; -10.272 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[147] ; clk          ; clk         ; 1.000        ; 0.380      ; 11.653     ;
; -10.266 ; Register_Xn:inst_reg_xn|d_out[0]                               ; control_unit:inst_control|iter_count[6]                         ; clk          ; clk         ; 1.000        ; -0.092     ; 11.175     ;
; -10.264 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; 0.375      ; 11.640     ;
; -10.256 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[133] ; clk          ; clk         ; 1.000        ; 0.375      ; 11.632     ;
; -10.239 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.080     ; 11.160     ;
; -10.238 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.080     ; 11.159     ;
; -10.237 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.080     ; 11.158     ;
; -10.236 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.080     ; 11.157     ;
; -10.232 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.080     ; 11.153     ;
; -10.230 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.080     ; 11.151     ;
; -10.228 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[119] ; clk          ; clk         ; 1.000        ; 0.382      ; 11.611     ;
; -10.224 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[121] ; clk          ; clk         ; 1.000        ; 0.382      ; 11.607     ;
; -10.223 ; Register_Xn:inst_reg_xn|d_out[0]                               ; control_unit:inst_control|iter_count[5]                         ; clk          ; clk         ; 1.000        ; -0.092     ; 11.132     ;
; -10.194 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[155] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.086     ;
; -10.193 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[7]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.085     ;
; -10.193 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[159] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.085     ;
; -10.192 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[153] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.084     ;
; -10.192 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[123] ; clk          ; clk         ; 1.000        ; -0.074     ; 11.119     ;
; -10.191 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]  ; control_unit:inst_control|iter_count[2]                         ; clk          ; clk         ; 1.000        ; -0.073     ; 11.119     ;
; -10.191 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.083     ;
; -10.190 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[7]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.082     ;
; -10.190 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.082     ;
; -10.187 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[7]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.079     ;
; -10.180 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.386      ; 11.567     ;
; -10.179 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[147] ; clk          ; clk         ; 1.000        ; 0.386      ; 11.566     ;
; -10.177 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[139] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.069     ;
; -10.176 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[102] ; clk          ; clk         ; 1.000        ; 0.429      ; 11.606     ;
; -10.172 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[0]  ; control_unit:inst_control|iter_count[2]                         ; clk          ; clk         ; 1.000        ; -0.103     ; 11.070     ;
; -10.170 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[107] ; clk          ; clk         ; 1.000        ; 0.380      ; 11.551     ;
; -10.168 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[115] ; clk          ; clk         ; 1.000        ; 0.380      ; 11.549     ;
; -10.166 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[149] ; clk          ; clk         ; 1.000        ; 0.380      ; 11.547     ;
; -10.165 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[141] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.057     ;
; -10.163 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[126] ; clk          ; clk         ; 1.000        ; 0.416      ; 11.580     ;
; -10.163 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[14] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.055     ;
; -10.163 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[141] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.055     ;
; -10.161 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[124] ; clk          ; clk         ; 1.000        ; 0.416      ; 11.578     ;
; -10.161 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.416      ; 11.578     ;
; -10.160 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[14] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.052     ;
; -10.159 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[104] ; clk          ; clk         ; 1.000        ; 0.416      ; 11.576     ;
; -10.159 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; 0.380      ; 11.540     ;
; -10.159 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; 0.380      ; 11.540     ;
; -10.159 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[158] ; clk          ; clk         ; 1.000        ; 0.416      ; 11.576     ;
; -10.158 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[152] ; clk          ; clk         ; 1.000        ; 0.416      ; 11.575     ;
; -10.157 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; 0.416      ; 11.574     ;
; -10.157 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[14] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.109     ; 11.049     ;
; -10.154 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[106] ; clk          ; clk         ; 1.000        ; 0.416      ; 11.571     ;
; -10.148 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]  ; control_unit:inst_control|iter_count[1]                         ; clk          ; clk         ; 1.000        ; -0.073     ; 11.076     ;
; -10.135 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[119] ; clk          ; clk         ; 1.000        ; 0.388      ; 11.524     ;
; -10.131 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[121] ; clk          ; clk         ; 1.000        ; 0.388      ; 11.520     ;
+---------+----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; nr_block:inst_nr_block|radix4_divider:inst_divider|done           ; nr_block:inst_nr_block|radix4_divider:inst_divider|done             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.IDLE     ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|state.WAIT_B1                                ; uart_tx:inst_uart_tx|state.WAIT_B1                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|state.WAIT_B2                                ; uart_tx:inst_uart_tx|state.WAIT_B2                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|state.WAIT_B3                                ; uart_tx:inst_uart_tx|state.WAIT_B3                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|state.WAIT_B4                                ; uart_tx:inst_uart_tx|state.WAIT_B4                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|state.WAIT_B5                                ; uart_tx:inst_uart_tx|state.WAIT_B5                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|state.IDLE                                   ; uart_tx:inst_uart_tx|state.IDLE                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; control_unit:inst_control|state.IDLE                              ; control_unit:inst_control|state.IDLE                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; control_unit:inst_control|state.WAIT_DIVIDER                      ; control_unit:inst_control|state.WAIT_DIVIDER                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_TX               ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_TX                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[0]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[0]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[1]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[1]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[2]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[2]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[3]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[3]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_BUSY             ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_BUSY               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|r_accum[0]                                   ; uart_rx:inst_uart_rx|r_accum[0]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[7] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[8] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[8]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[5] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[4] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[3] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[1] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[2] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[0] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY           ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[3]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[2]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[1]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[0]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.490 ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH   ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.784      ;
; 0.497 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.791      ;
; 0.500 ; uart_tx:inst_uart_tx|state.WAIT_B2                                ; uart_tx:inst_uart_tx|state.SEND_B3                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.793      ;
; 0.500 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[93]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[95]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.793      ;
; 0.500 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.501 ; uart_tx:inst_uart_tx|state.WAIT_B5                                ; uart_tx:inst_uart_tx|state.FINISH                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; uart_tx:inst_uart_tx|state.WAIT_B1                                ; uart_tx:inst_uart_tx|state.SEND_B2                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[91]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[93]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; uart_tx:inst_uart_tx|state.WAIT_B4                                ; uart_tx:inst_uart_tx|state.SEND_B5                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[67]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[69]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[2] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[68]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[70]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[66]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[68]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[3] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.509 ; Register_S:inst_reg_s|data_out[14]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[76]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_PRESCALER[12]  ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_PRESCALER[12]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.801      ;
; 0.510 ; control_unit:inst_control|state.UPDATE                            ; control_unit:inst_control|sel_mux                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH   ; nr_block:inst_nr_block|radix4_divider:inst_divider|done             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.804      ;
; 0.517 ; Register_S:inst_reg_s|data_out[25]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[87]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.810      ;
; 0.526 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[54]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[56]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[43]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[45]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.818      ;
; 0.526 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[11]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[13]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.820      ;
; 0.526 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[6]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[8]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.527 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[51]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[53]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.527 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[50]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[52]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; control_unit:inst_control|load_xn                                 ; control_unit:inst_control|state.WAIT_DIVIDER                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[10]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[12]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[4]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.528 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[57]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[59]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.528 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[56]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[58]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.821      ;
; 0.528 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[55]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[57]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.529 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[59]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[61]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.821      ;
; 0.529 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[41]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[43]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.821      ;
; 0.534 ; Register_S:inst_reg_s|data_out[19]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[81]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.827      ;
; 0.536 ; Register_S:inst_reg_s|data_out[27]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[89]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.829      ;
; 0.542 ; Register_S:inst_reg_s|data_out[16]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[78]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.835      ;
; 0.543 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.836      ;
; 0.545 ; Register_S:inst_reg_s|data_out[17]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[79]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.838      ;
; 0.557 ; control_unit:inst_control|state.INIT                              ; control_unit:inst_control|load_xn                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.850      ;
; 0.592 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[0]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.885      ;
; 0.628 ; control_unit:inst_control|state.IDLE                              ; control_unit:inst_control|state.INIT                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.640 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[4]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.934      ;
; 0.641 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[74]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[76]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.934      ;
; 0.641 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[87]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[89]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.934      ;
; 0.642 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[86]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[88]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[79]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[81]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.644 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[90]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[92]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.936      ;
; 0.645 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[92]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[94]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.937      ;
; 0.646 ; uart_tx:inst_uart_tx|state.WAIT_B3                                ; uart_tx:inst_uart_tx|state.SEND_B4                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.939      ;
; 0.659 ; Register_S:inst_reg_s|data_out[22]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[84]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.952      ;
; 0.664 ; Register_S:inst_reg_s|data_out[3]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[65]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.956      ;
; 0.666 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[9]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[11]      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.960      ;
; 0.667 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[26]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[28]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.959      ;
; 0.668 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[18]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[20]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.960      ;
; 0.668 ; Register_S:inst_reg_s|data_out[1]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[63]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.960      ;
; 0.669 ; Register_S:inst_reg_s|data_out[2]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[64]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.961      ;
; 0.669 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[7]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[9]       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.963      ;
; 0.670 ; control_unit:inst_control|iter_count[2]                           ; control_unit:inst_control|iter_count[3]                             ; clk          ; clk         ; 0.000        ; 0.538      ; 1.420      ;
; 0.670 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[47]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[49]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.962      ;
; 0.671 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[45]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[47]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.963      ;
; 0.671 ; Register_S:inst_reg_s|data_out[0]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[62]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.963      ;
; 0.683 ; uart_rx:inst_uart_rx|data_out_32[15]                              ; Register_S:inst_reg_s|data_out[15]                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.976      ;
; 0.692 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[65]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[67]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.984      ;
; 0.699 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[7] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[6] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.699 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[5] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[4] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.700 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[4] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.993      ;
; 0.700 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.993      ;
; 0.724 ; Register_S:inst_reg_s|data_out[12]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[74]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.017      ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 94.04 MHz ; 94.04 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -9.634 ; -2257.673         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -795.571                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.634 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.091     ; 10.545     ;
; -9.631 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.091     ; 10.542     ;
; -9.628 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.091     ; 10.539     ;
; -9.620 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.524     ;
; -9.617 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.521     ;
; -9.614 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.518     ;
; -9.517 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.067     ; 10.452     ;
; -9.516 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.067     ; 10.451     ;
; -9.511 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.067     ; 10.446     ;
; -9.503 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.431     ;
; -9.502 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.430     ;
; -9.497 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.425     ;
; -9.487 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.391     ;
; -9.484 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.388     ;
; -9.481 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.385     ;
; -9.452 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[0]   ; control_unit:inst_control|iter_count[6]                         ; clk          ; clk         ; 1.000        ; -0.090     ; 10.364     ;
; -9.440 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[141] ; clk          ; clk         ; 1.000        ; -0.091     ; 10.351     ;
; -9.426 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[141] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.330     ;
; -9.375 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]   ; control_unit:inst_control|iter_count[6]                         ; clk          ; clk         ; 1.000        ; -0.065     ; 10.312     ;
; -9.370 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.298     ;
; -9.369 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.297     ;
; -9.364 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.292     ;
; -9.326 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[0]   ; control_unit:inst_control|iter_count[4]                         ; clk          ; clk         ; 1.000        ; -0.090     ; 10.238     ;
; -9.293 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[141] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.197     ;
; -9.287 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[0]   ; control_unit:inst_control|iter_count[5]                         ; clk          ; clk         ; 1.000        ; -0.090     ; 10.199     ;
; -9.275 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[139] ; clk          ; clk         ; 1.000        ; -0.091     ; 10.186     ;
; -9.264 ; Register_Xn:inst_reg_xn|d_out[0]                                ; control_unit:inst_control|iter_count[6]                         ; clk          ; clk         ; 1.000        ; -0.083     ; 10.183     ;
; -9.261 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[139] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.165     ;
; -9.249 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]   ; control_unit:inst_control|iter_count[4]                         ; clk          ; clk         ; 1.000        ; -0.065     ; 10.186     ;
; -9.244 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.148     ;
; -9.242 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[155] ; clk          ; clk         ; 1.000        ; -0.091     ; 10.153     ;
; -9.241 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.145     ;
; -9.240 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[159] ; clk          ; clk         ; 1.000        ; -0.091     ; 10.151     ;
; -9.239 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[153] ; clk          ; clk         ; 1.000        ; -0.091     ; 10.150     ;
; -9.238 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.091     ; 10.149     ;
; -9.238 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.091     ; 10.149     ;
; -9.238 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.142     ;
; -9.228 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[155] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.132     ;
; -9.226 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[159] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.130     ;
; -9.225 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[153] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.129     ;
; -9.224 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.128     ;
; -9.224 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.128     ;
; -9.223 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.127     ;
; -9.221 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.067     ; 10.156     ;
; -9.220 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.124     ;
; -9.217 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.121     ;
; -9.210 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]   ; control_unit:inst_control|iter_count[5]                         ; clk          ; clk         ; 1.000        ; -0.065     ; 10.147     ;
; -9.207 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.135     ;
; -9.202 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[14]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.106     ;
; -9.200 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[0]   ; control_unit:inst_control|iter_count[2]                         ; clk          ; clk         ; 1.000        ; -0.090     ; 10.112     ;
; -9.200 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; 0.352      ; 10.554     ;
; -9.199 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[14]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.103     ;
; -9.196 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[14]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.100     ;
; -9.191 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[133] ; clk          ; clk         ; 1.000        ; 0.352      ; 10.545     ;
; -9.186 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; 0.345      ; 10.533     ;
; -9.177 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[133] ; clk          ; clk         ; 1.000        ; 0.345      ; 10.524     ;
; -9.173 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[139] ; clk          ; clk         ; 1.000        ; -0.587     ; 9.588      ;
; -9.167 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.587     ; 9.582      ;
; -9.166 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.587     ; 9.581      ;
; -9.165 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.587     ; 9.580      ;
; -9.158 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[123] ; clk          ; clk         ; 1.000        ; -0.067     ; 10.093     ;
; -9.151 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.563     ; 9.590      ;
; -9.150 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.563     ; 9.589      ;
; -9.147 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[123] ; clk          ; clk         ; 1.000        ; -0.563     ; 9.586      ;
; -9.145 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.563     ; 9.584      ;
; -9.144 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[123] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.072     ;
; -9.138 ; Register_Xn:inst_reg_xn|d_out[0]                                ; control_unit:inst_control|iter_count[4]                         ; clk          ; clk         ; 1.000        ; -0.083     ; 10.057     ;
; -9.128 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[139] ; clk          ; clk         ; 1.000        ; -0.098     ; 10.032     ;
; -9.127 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.055     ;
; -9.126 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[102] ; clk          ; clk         ; 1.000        ; 0.417      ; 10.545     ;
; -9.126 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.054     ;
; -9.123 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]   ; control_unit:inst_control|iter_count[2]                         ; clk          ; clk         ; 1.000        ; -0.065     ; 10.060     ;
; -9.121 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.049     ;
; -9.118 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.372      ; 10.492     ;
; -9.117 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[147] ; clk          ; clk         ; 1.000        ; 0.372      ; 10.491     ;
; -9.112 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[102] ; clk          ; clk         ; 1.000        ; 0.410      ; 10.524     ;
; -9.106 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.034     ;
; -9.105 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.033     ;
; -9.104 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.365      ; 10.471     ;
; -9.103 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[147] ; clk          ; clk         ; 1.000        ; 0.365      ; 10.470     ;
; -9.100 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.028     ;
; -9.099 ; Register_Xn:inst_reg_xn|d_out[0]                                ; control_unit:inst_control|iter_count[5]                         ; clk          ; clk         ; 1.000        ; -0.083     ; 10.018     ;
; -9.097 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[141] ; clk          ; clk         ; 1.000        ; -0.587     ; 9.512      ;
; -9.095 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[119] ; clk          ; clk         ; 1.000        ; 0.368      ; 10.465     ;
; -9.095 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[155] ; clk          ; clk         ; 1.000        ; -0.098     ; 9.999      ;
; -9.093 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[159] ; clk          ; clk         ; 1.000        ; -0.098     ; 9.997      ;
; -9.092 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[153] ; clk          ; clk         ; 1.000        ; -0.098     ; 9.996      ;
; -9.091 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[121] ; clk          ; clk         ; 1.000        ; 0.368      ; 10.461     ;
; -9.091 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.098     ; 9.995      ;
; -9.091 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.098     ; 9.995      ;
; -9.085 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[14]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.013     ;
; -9.084 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[14]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.012     ;
; -9.081 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[119] ; clk          ; clk         ; 1.000        ; 0.361      ; 10.444     ;
; -9.079 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[14]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.007     ;
; -9.077 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[121] ; clk          ; clk         ; 1.000        ; 0.361      ; 10.440     ;
; -9.074 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.074     ; 10.002     ;
; -9.068 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[7]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.098     ; 9.972      ;
; -9.065 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[7]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.098     ; 9.969      ;
; -9.062 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[7]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.098     ; 9.966      ;
; -9.053 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; 0.345      ; 10.400     ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_TX               ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_TX                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[0]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[0]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[1]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[1]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[2]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[2]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[3]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[3]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_BUSY             ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_BUSY               ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|r_accum[0]                                   ; uart_rx:inst_uart_rx|r_accum[0]                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[7] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[5] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[4] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[3] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[2] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[3]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[3]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[2]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[2]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[1]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[1]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[0]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[0]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart_tx:inst_uart_tx|state.WAIT_B1                                ; uart_tx:inst_uart_tx|state.WAIT_B1                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:inst_uart_tx|state.WAIT_B2                                ; uart_tx:inst_uart_tx|state.WAIT_B2                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:inst_uart_tx|state.WAIT_B3                                ; uart_tx:inst_uart_tx|state.WAIT_B3                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:inst_uart_tx|state.WAIT_B4                                ; uart_tx:inst_uart_tx|state.WAIT_B4                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:inst_uart_tx|state.WAIT_B5                                ; uart_tx:inst_uart_tx|state.WAIT_B5                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:inst_uart_tx|state.IDLE                                   ; uart_tx:inst_uart_tx|state.IDLE                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; control_unit:inst_control|state.IDLE                              ; control_unit:inst_control|state.IDLE                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; control_unit:inst_control|state.WAIT_DIVIDER                      ; control_unit:inst_control|state.WAIT_DIVIDER                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; nr_block:inst_nr_block|radix4_divider:inst_divider|done           ; nr_block:inst_nr_block|radix4_divider:inst_divider|done             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.IDLE     ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[8] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[8]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[1] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[0] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY           ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.454 ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH   ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.721      ;
; 0.462 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.729      ;
; 0.465 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.732      ;
; 0.469 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[93]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[95]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_PRESCALER[12]  ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_PRESCALER[12]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.736      ;
; 0.470 ; uart_tx:inst_uart_tx|state.WAIT_B5                                ; uart_tx:inst_uart_tx|state.FINISH                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; uart_tx:inst_uart_tx|state.WAIT_B2                                ; uart_tx:inst_uart_tx|state.SEND_B3                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[91]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[93]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; uart_tx:inst_uart_tx|state.WAIT_B1                                ; uart_tx:inst_uart_tx|state.SEND_B2                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[67]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[69]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[68]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[70]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[2] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.472 ; uart_tx:inst_uart_tx|state.WAIT_B4                                ; uart_tx:inst_uart_tx|state.SEND_B5                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[66]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[68]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[3] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.479 ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH   ; nr_block:inst_nr_block|radix4_divider:inst_divider|done             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.746      ;
; 0.480 ; Register_S:inst_reg_s|data_out[14]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[76]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.747      ;
; 0.481 ; control_unit:inst_control|state.UPDATE                            ; control_unit:inst_control|sel_mux                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.748      ;
; 0.483 ; Register_S:inst_reg_s|data_out[25]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[87]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.751      ;
; 0.491 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[43]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[45]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.758      ;
; 0.491 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[11]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[13]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[6]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[8]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.492 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[54]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[56]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[51]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[53]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[10]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[12]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.760      ;
; 0.492 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[4]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[6]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.760      ;
; 0.493 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[59]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[61]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[57]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[59]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[55]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[57]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[50]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[52]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; control_unit:inst_control|load_xn                                 ; control_unit:inst_control|state.WAIT_DIVIDER                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.494 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[56]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[58]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.761      ;
; 0.494 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[41]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[43]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.761      ;
; 0.498 ; Register_S:inst_reg_s|data_out[19]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[81]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.765      ;
; 0.500 ; Register_S:inst_reg_s|data_out[27]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[89]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.768      ;
; 0.500 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.767      ;
; 0.507 ; Register_S:inst_reg_s|data_out[16]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[78]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.774      ;
; 0.508 ; Register_S:inst_reg_s|data_out[17]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[79]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.775      ;
; 0.519 ; control_unit:inst_control|state.INIT                              ; control_unit:inst_control|load_xn                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.786      ;
; 0.547 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[0]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[1]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.815      ;
; 0.582 ; control_unit:inst_control|state.IDLE                              ; control_unit:inst_control|state.INIT                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.597 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[4]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.864      ;
; 0.598 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[86]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[88]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[87]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[89]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.866      ;
; 0.599 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[74]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[76]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.866      ;
; 0.600 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[79]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[81]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.601 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[92]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[94]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[90]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[92]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.868      ;
; 0.602 ; uart_tx:inst_uart_tx|state.WAIT_B3                                ; uart_tx:inst_uart_tx|state.SEND_B4                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.869      ;
; 0.604 ; control_unit:inst_control|iter_count[2]                           ; control_unit:inst_control|iter_count[3]                             ; clk          ; clk         ; 0.000        ; 0.499      ; 1.298      ;
; 0.606 ; uart_rx:inst_uart_rx|data_out_32[15]                              ; Register_S:inst_reg_s|data_out[15]                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.873      ;
; 0.615 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[65]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[67]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.882      ;
; 0.616 ; Register_S:inst_reg_s|data_out[22]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[84]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.884      ;
; 0.619 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[26]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[28]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.886      ;
; 0.620 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[9]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[11]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.888      ;
; 0.621 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[18]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[20]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.888      ;
; 0.621 ; Register_S:inst_reg_s|data_out[3]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[65]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.888      ;
; 0.621 ; Register_S:inst_reg_s|data_out[2]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[64]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.888      ;
; 0.622 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[47]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[49]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.889      ;
; 0.622 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[7]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[9]       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.890      ;
; 0.623 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[45]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[47]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.890      ;
; 0.624 ; Register_S:inst_reg_s|data_out[1]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[63]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.891      ;
; 0.628 ; Register_S:inst_reg_s|data_out[0]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[62]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.895      ;
; 0.641 ; Register_S:inst_reg_s|data_out[12]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[74]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.908      ;
; 0.646 ; uart_rx:inst_uart_rx|data_out_32[31]                              ; Register_S:inst_reg_s|data_out[31]                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[7] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[6] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.914      ;
; 0.646 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[5] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[4] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.914      ;
; 0.646 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[5] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.914      ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.313 ; -797.252          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -695.880                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.313 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.247      ;
; -4.311 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.245      ;
; -4.309 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.243      ;
; -4.248 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[141] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.182      ;
; -4.247 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.195      ;
; -4.244 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.192      ;
; -4.239 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.187      ;
; -4.238 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.045     ; 5.180      ;
; -4.236 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.045     ; 5.178      ;
; -4.234 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.045     ; 5.176      ;
; -4.173 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[141] ; clk          ; clk         ; 1.000        ; -0.045     ; 5.115      ;
; -4.173 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.107      ;
; -4.172 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.031     ; 5.128      ;
; -4.171 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.105      ;
; -4.169 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.031     ; 5.125      ;
; -4.169 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.103      ;
; -4.164 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.031     ; 5.120      ;
; -4.154 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[139] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.088      ;
; -4.149 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]   ; control_unit:inst_control|iter_count[6]                         ; clk          ; clk         ; 1.000        ; -0.028     ; 5.108      ;
; -4.147 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[155] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.081      ;
; -4.146 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[159] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.080      ;
; -4.145 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]   ; control_unit:inst_control|iter_count[5]                         ; clk          ; clk         ; 1.000        ; -0.028     ; 5.104      ;
; -4.145 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[153] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.079      ;
; -4.144 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.078      ;
; -4.144 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.078      ;
; -4.135 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[0]   ; control_unit:inst_control|iter_count[6]                         ; clk          ; clk         ; 1.000        ; -0.042     ; 5.080      ;
; -4.131 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[0]   ; control_unit:inst_control|iter_count[5]                         ; clk          ; clk         ; 1.000        ; -0.042     ; 5.076      ;
; -4.129 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; 0.139      ; 5.255      ;
; -4.122 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.056      ;
; -4.121 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[133] ; clk          ; clk         ; 1.000        ; 0.139      ; 5.247      ;
; -4.120 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.054      ;
; -4.118 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.052      ;
; -4.108 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[141] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.042      ;
; -4.107 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.055      ;
; -4.104 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.052      ;
; -4.099 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.047      ;
; -4.093 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.041      ;
; -4.091 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.025      ;
; -4.089 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.023      ;
; -4.087 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.053     ; 5.021      ;
; -4.081 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]   ; control_unit:inst_control|iter_count[4]                         ; clk          ; clk         ; 1.000        ; -0.028     ; 5.040      ;
; -4.079 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[139] ; clk          ; clk         ; 1.000        ; -0.045     ; 5.021      ;
; -4.072 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[155] ; clk          ; clk         ; 1.000        ; -0.045     ; 5.014      ;
; -4.071 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[159] ; clk          ; clk         ; 1.000        ; -0.045     ; 5.013      ;
; -4.070 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[123] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.018      ;
; -4.070 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[153] ; clk          ; clk         ; 1.000        ; -0.045     ; 5.012      ;
; -4.069 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.045     ; 5.011      ;
; -4.069 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.045     ; 5.011      ;
; -4.067 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[0]   ; control_unit:inst_control|iter_count[4]                         ; clk          ; clk         ; 1.000        ; -0.042     ; 5.012      ;
; -4.064 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[119] ; clk          ; clk         ; 1.000        ; 0.146      ; 5.197      ;
; -4.063 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[151] ; clk          ; clk         ; 1.000        ; 0.146      ; 5.196      ;
; -4.062 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[147] ; clk          ; clk         ; 1.000        ; 0.146      ; 5.195      ;
; -4.060 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[121] ; clk          ; clk         ; 1.000        ; 0.146      ; 5.193      ;
; -4.057 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[141] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.991      ;
; -4.056 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.004      ;
; -4.054 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[135] ; clk          ; clk         ; 1.000        ; 0.147      ; 5.188      ;
; -4.053 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.001      ;
; -4.049 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[102] ; clk          ; clk         ; 1.000        ; 0.160      ; 5.196      ;
; -4.048 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[15]  ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.996      ;
; -4.046 ; Register_Xn:inst_reg_xn|d_out[0]                                ; control_unit:inst_control|iter_count[6]                         ; clk          ; clk         ; 1.000        ; -0.040     ; 4.993      ;
; -4.046 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[133] ; clk          ; clk         ; 1.000        ; 0.147      ; 5.180      ;
; -4.042 ; Register_Xn:inst_reg_xn|d_out[0]                                ; control_unit:inst_control|iter_count[5]                         ; clk          ; clk         ; 1.000        ; -0.040     ; 4.989      ;
; -4.037 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[107] ; clk          ; clk         ; 1.000        ; 0.146      ; 5.170      ;
; -4.035 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[115] ; clk          ; clk         ; 1.000        ; 0.146      ; 5.168      ;
; -4.033 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[149] ; clk          ; clk         ; 1.000        ; 0.146      ; 5.166      ;
; -4.026 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[109] ; clk          ; clk         ; 1.000        ; 0.146      ; 5.159      ;
; -4.026 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[111] ; clk          ; clk         ; 1.000        ; 0.146      ; 5.159      ;
; -4.026 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[141] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.960      ;
; -4.025 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[126] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.165      ;
; -4.025 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[116] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.973      ;
; -4.022 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[124] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.162      ;
; -4.022 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[154] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.162      ;
; -4.022 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[103] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.970      ;
; -4.021 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[104] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.161      ;
; -4.021 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[152] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.161      ;
; -4.020 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[158] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.160      ;
; -4.019 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[156] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.159      ;
; -4.018 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[118] ; clk          ; clk         ; 1.000        ; -0.031     ; 4.974      ;
; -4.017 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[106] ; clk          ; clk         ; 1.000        ; 0.153      ; 5.157      ;
; -4.017 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[2]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[148] ; clk          ; clk         ; 1.000        ; -0.039     ; 4.965      ;
; -4.014 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[139] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.948      ;
; -4.013 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]   ; control_unit:inst_control|iter_count[2]                         ; clk          ; clk         ; 1.000        ; -0.028     ; 4.972      ;
; -4.009 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[1]   ; control_unit:inst_control|iter_count[1]                         ; clk          ; clk         ; 1.000        ; -0.028     ; 4.968      ;
; -4.009 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[7]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.943      ;
; -4.007 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[7]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.941      ;
; -4.007 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[155] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.941      ;
; -4.006 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[159] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.940      ;
; -4.005 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[7]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.939      ;
; -4.005 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[153] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.939      ;
; -4.004 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[157] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.938      ;
; -4.004 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[1]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[161] ; clk          ; clk         ; 1.000        ; -0.053     ; 4.938      ;
; -4.001 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[163] ; clk          ; clk         ; 1.000        ; 0.149      ; 5.137      ;
; -4.000 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[130] ; clk          ; clk         ; 1.000        ; 0.149      ; 5.136      ;
; -3.999 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[0]   ; control_unit:inst_control|iter_count[2]                         ; clk          ; clk         ; 1.000        ; -0.042     ; 4.944      ;
; -3.999 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[6]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[144] ; clk          ; clk         ; 1.000        ; 0.149      ; 5.135      ;
; -3.998 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[137] ; clk          ; clk         ; 1.000        ; -0.254     ; 4.731      ;
; -3.998 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[145] ; clk          ; clk         ; 1.000        ; -0.254     ; 4.731      ;
; -3.997 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[105] ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[143] ; clk          ; clk         ; 1.000        ; -0.254     ; 4.730      ;
; -3.995 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[0]   ; control_unit:inst_control|iter_count[1]                         ; clk          ; clk         ; 1.000        ; -0.042     ; 4.940      ;
; -3.995 ; nr_block:inst_nr_block|radix4_divider:inst_divider|div_reg[0]   ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[123] ; clk          ; clk         ; 1.000        ; -0.031     ; 4.951      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; uart_tx:inst_uart_tx|state.WAIT_B1                                ; uart_tx:inst_uart_tx|state.WAIT_B1                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:inst_uart_tx|state.WAIT_B2                                ; uart_tx:inst_uart_tx|state.WAIT_B2                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:inst_uart_tx|state.WAIT_B3                                ; uart_tx:inst_uart_tx|state.WAIT_B3                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:inst_uart_tx|state.WAIT_B4                                ; uart_tx:inst_uart_tx|state.WAIT_B4                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:inst_uart_tx|state.WAIT_B5                                ; uart_tx:inst_uart_tx|state.WAIT_B5                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:inst_uart_tx|state.IDLE                                   ; uart_tx:inst_uart_tx|state.IDLE                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_uart_rx|r_accum[0]                                   ; uart_rx:inst_uart_rx|r_accum[0]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; nr_block:inst_nr_block|radix4_divider:inst_divider|done           ; nr_block:inst_nr_block|radix4_divider:inst_divider|done             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.IDLE     ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[8] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[8]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[1] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[0] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY           ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; control_unit:inst_control|state.IDLE                              ; control_unit:inst_control|state.IDLE                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; control_unit:inst_control|state.WAIT_DIVIDER                      ; control_unit:inst_control|state.WAIT_DIVIDER                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_TX               ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_TX                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[0]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[0]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[1]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[1]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[2]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[2]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[3]         ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|r_INDEX[3]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_BUSY             ; uart_tx:inst_uart_tx|uart_tx_byte:inst_tx_byte|o_BUSY               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[7] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[5] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[4] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[3] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[2] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[3]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[2]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[1]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[0]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; uart_tx:inst_uart_tx|state.WAIT_B2                                ; uart_tx:inst_uart_tx|state.SEND_B3                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; uart_tx:inst_uart_tx|state.WAIT_B5                                ; uart_tx:inst_uart_tx|state.FINISH                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_tx:inst_uart_tx|state.WAIT_B1                                ; uart_tx:inst_uart_tx|state.SEND_B2                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[93]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[95]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; uart_tx:inst_uart_tx|state.WAIT_B4                                ; uart_tx:inst_uart_tx|state.SEND_B5                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[67]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[69]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[68]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[70]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[91]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[93]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[66]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[68]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[2] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[3] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.199 ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH   ; nr_block:inst_nr_block|radix4_divider:inst_divider|done             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.320      ;
; 0.200 ; Register_S:inst_reg_s|data_out[25]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[87]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.200 ; Register_S:inst_reg_s|data_out[14]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[76]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; control_unit:inst_control|state.UPDATE                            ; control_unit:inst_control|sel_mux                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.200 ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH   ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.203 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_PRESCALER[12]  ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_PRESCALER[12]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.324      ;
; 0.204 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[11]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[13]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[55]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[57]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[51]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[53]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[43]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[45]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; control_unit:inst_control|load_xn                                 ; control_unit:inst_control|state.WAIT_DIVIDER                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[6]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[8]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[4]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[6]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[59]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[61]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[57]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[59]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[54]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[56]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[50]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[52]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[10]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[12]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[56]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[58]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[41]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[43]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[5]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.328      ;
; 0.209 ; Register_S:inst_reg_s|data_out[19]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[81]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; Register_S:inst_reg_s|data_out[27]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[89]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.331      ;
; 0.214 ; Register_S:inst_reg_s|data_out[16]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[78]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.334      ;
; 0.215 ; Register_S:inst_reg_s|data_out[17]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[79]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.335      ;
; 0.222 ; control_unit:inst_control|state.INIT                              ; control_unit:inst_control|load_xn                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.342      ;
; 0.222 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|s_RECIEVING_FLAG ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|o_BUSY             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.343      ;
; 0.250 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[0]       ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_INDEX[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.370      ;
; 0.252 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[86]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[88]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[87]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[89]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; uart_tx:inst_uart_tx|state.WAIT_B3                                ; uart_tx:inst_uart_tx|state.SEND_B4                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; control_unit:inst_control|state.IDLE                              ; control_unit:inst_control|state.INIT                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[74]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[76]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[79]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[81]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[92]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[94]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[90]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[92]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.260 ; uart_rx:inst_uart_rx|data_out_32[15]                              ; Register_S:inst_reg_s|data_out[15]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.380      ;
; 0.261 ; Register_S:inst_reg_s|data_out[22]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[84]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.382      ;
; 0.262 ; nr_block:inst_nr_block|radix4_divider:inst_divider|count[4]       ; nr_block:inst_nr_block|radix4_divider:inst_divider|state.FINISH     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.383      ;
; 0.263 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[65]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[67]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.264 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[26]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[28]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.264 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[9]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[11]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.265 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[18]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[20]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.385      ;
; 0.266 ; Register_S:inst_reg_s|data_out[3]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[65]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; Register_S:inst_reg_s|data_out[1]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[63]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; Register_S:inst_reg_s|data_out[2]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[64]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[7]     ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[9]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[47]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[49]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[45]    ; nr_block:inst_nr_block|radix4_divider:inst_divider|quo_reg[47]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[7] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[5] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[6] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; Register_S:inst_reg_s|data_out[0]                                 ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[62]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_DATA_BUFFER[4] ; uart_rx:inst_uart_rx|uart_rx_byte:inst_uart_byte|r_RECEIVED_BYTE[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.272 ; Register_S:inst_reg_s|data_out[12]                                ; nr_block:inst_nr_block|radix4_divider:inst_divider|rem_reg[74]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.274 ; uart_rx:inst_uart_rx|data_out_32[31]                              ; Register_S:inst_reg_s|data_out[31]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -10.828   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -10.828   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -2474.409 ; 0.0   ; 0.0      ; 0.0     ; -795.571            ;
;  clk             ; -2474.409 ; 0.000 ; N/A      ; N/A     ; -795.571            ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx_line  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_busy      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_done      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; reset                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; uart_rx_line            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_line  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; led_busy      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; led_done      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_line  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; led_busy      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; led_done      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx_line  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led_busy      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; led_done      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 876874   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 876874   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 448   ; 448  ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; reset        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx_line ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; led_busy     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_done     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_line ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; reset        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx_line ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; led_busy     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_done     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_line ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition
    Info: Processing started: Tue Dec 30 21:39:26 2025
Info: Command: quartus_sta square_root -c square_root
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'square_root.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -10.828
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.828           -2474.409 clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -795.571 clk 
Info (332114): Report Metastability: Found 32 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -9.634
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.634           -2257.673 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -795.571 clk 
Info (332114): Report Metastability: Found 32 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.313
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.313            -797.252 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -695.880 clk 
Info (332114): Report Metastability: Found 32 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4944 megabytes
    Info: Processing ended: Tue Dec 30 21:39:28 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


