TimeQuest Timing Analyzer report for Vhdl1
Tue Nov 28 18:19:04 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk1Mhz:inst22|out_internal'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'ClockDivider:inst29|clk_5Hz_int'
 15. Slow 1200mV 85C Model Setup: 'clk_1hz:inst6|tick_internal'
 16. Slow 1200mV 85C Model Setup: 'btn'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Hold: 'clk1Mhz:inst22|out_internal'
 19. Slow 1200mV 85C Model Hold: 'btn'
 20. Slow 1200mV 85C Model Hold: 'clk_1hz:inst6|tick_internal'
 21. Slow 1200mV 85C Model Hold: 'ClockDivider:inst29|clk_5Hz_int'
 22. Slow 1200mV 85C Model Recovery: 'clk1Mhz:inst22|out_internal'
 23. Slow 1200mV 85C Model Recovery: 'clk_1hz:inst6|tick_internal'
 24. Slow 1200mV 85C Model Removal: 'clk_1hz:inst6|tick_internal'
 25. Slow 1200mV 85C Model Removal: 'clk1Mhz:inst22|out_internal'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'btn'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_1hz:inst6|tick_internal'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'clk1Mhz:inst22|out_internal'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider:inst29|clk_5Hz_int'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 85C Model Metastability Report
 36. Slow 1200mV 0C Model Fmax Summary
 37. Slow 1200mV 0C Model Setup Summary
 38. Slow 1200mV 0C Model Hold Summary
 39. Slow 1200mV 0C Model Recovery Summary
 40. Slow 1200mV 0C Model Removal Summary
 41. Slow 1200mV 0C Model Minimum Pulse Width Summary
 42. Slow 1200mV 0C Model Setup: 'clk1Mhz:inst22|out_internal'
 43. Slow 1200mV 0C Model Setup: 'clk'
 44. Slow 1200mV 0C Model Setup: 'ClockDivider:inst29|clk_5Hz_int'
 45. Slow 1200mV 0C Model Setup: 'clk_1hz:inst6|tick_internal'
 46. Slow 1200mV 0C Model Setup: 'btn'
 47. Slow 1200mV 0C Model Hold: 'clk'
 48. Slow 1200mV 0C Model Hold: 'btn'
 49. Slow 1200mV 0C Model Hold: 'clk1Mhz:inst22|out_internal'
 50. Slow 1200mV 0C Model Hold: 'clk_1hz:inst6|tick_internal'
 51. Slow 1200mV 0C Model Hold: 'ClockDivider:inst29|clk_5Hz_int'
 52. Slow 1200mV 0C Model Recovery: 'clk1Mhz:inst22|out_internal'
 53. Slow 1200mV 0C Model Recovery: 'clk_1hz:inst6|tick_internal'
 54. Slow 1200mV 0C Model Removal: 'clk_1hz:inst6|tick_internal'
 55. Slow 1200mV 0C Model Removal: 'clk1Mhz:inst22|out_internal'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 'btn'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_1hz:inst6|tick_internal'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'clk1Mhz:inst22|out_internal'
 60. Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider:inst29|clk_5Hz_int'
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Slow 1200mV 0C Model Metastability Report
 66. Fast 1200mV 0C Model Setup Summary
 67. Fast 1200mV 0C Model Hold Summary
 68. Fast 1200mV 0C Model Recovery Summary
 69. Fast 1200mV 0C Model Removal Summary
 70. Fast 1200mV 0C Model Minimum Pulse Width Summary
 71. Fast 1200mV 0C Model Setup: 'clk1Mhz:inst22|out_internal'
 72. Fast 1200mV 0C Model Setup: 'clk'
 73. Fast 1200mV 0C Model Setup: 'ClockDivider:inst29|clk_5Hz_int'
 74. Fast 1200mV 0C Model Setup: 'clk_1hz:inst6|tick_internal'
 75. Fast 1200mV 0C Model Setup: 'btn'
 76. Fast 1200mV 0C Model Hold: 'clk'
 77. Fast 1200mV 0C Model Hold: 'clk1Mhz:inst22|out_internal'
 78. Fast 1200mV 0C Model Hold: 'btn'
 79. Fast 1200mV 0C Model Hold: 'clk_1hz:inst6|tick_internal'
 80. Fast 1200mV 0C Model Hold: 'ClockDivider:inst29|clk_5Hz_int'
 81. Fast 1200mV 0C Model Recovery: 'clk1Mhz:inst22|out_internal'
 82. Fast 1200mV 0C Model Recovery: 'clk_1hz:inst6|tick_internal'
 83. Fast 1200mV 0C Model Removal: 'clk_1hz:inst6|tick_internal'
 84. Fast 1200mV 0C Model Removal: 'clk1Mhz:inst22|out_internal'
 85. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 86. Fast 1200mV 0C Model Minimum Pulse Width: 'btn'
 87. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_1hz:inst6|tick_internal'
 88. Fast 1200mV 0C Model Minimum Pulse Width: 'clk1Mhz:inst22|out_internal'
 89. Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider:inst29|clk_5Hz_int'
 90. Setup Times
 91. Hold Times
 92. Clock to Output Times
 93. Minimum Clock to Output Times
 94. Fast 1200mV 0C Model Metastability Report
 95. Multicorner Timing Analysis Summary
 96. Setup Times
 97. Hold Times
 98. Clock to Output Times
 99. Minimum Clock to Output Times
100. Board Trace Model Assignments
101. Input Transition Times
102. Slow Corner Signal Integrity Metrics
103. Fast Corner Signal Integrity Metrics
104. Setup Transfers
105. Hold Transfers
106. Recovery Transfers
107. Removal Transfers
108. Report TCCS
109. Report RSKM
110. Unconstrained Paths
111. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Vhdl1                                              ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; btn                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { btn }                             ;
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk1Mhz:inst22|out_internal     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk1Mhz:inst22|out_internal }     ;
; clk_1hz:inst6|tick_internal     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_1hz:inst6|tick_internal }     ;
; ClockDivider:inst29|clk_5Hz_int ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClockDivider:inst29|clk_5Hz_int } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                             ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 238.32 MHz ; 238.32 MHz      ; clk1Mhz:inst22|out_internal     ;                                                               ;
; 270.49 MHz ; 250.0 MHz       ; clk                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 275.71 MHz ; 275.71 MHz      ; ClockDivider:inst29|clk_5Hz_int ;                                                               ;
; 285.31 MHz ; 285.31 MHz      ; clk_1hz:inst6|tick_internal     ;                                                               ;
; 763.36 MHz ; 250.0 MHz       ; btn                             ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk1Mhz:inst22|out_internal     ; -3.196 ; -89.032       ;
; clk                             ; -2.985 ; -159.481      ;
; ClockDivider:inst29|clk_5Hz_int ; -2.627 ; -39.021       ;
; clk_1hz:inst6|tick_internal     ; -2.505 ; -195.985      ;
; btn                             ; -0.310 ; -0.615        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -0.085 ; -0.178        ;
; clk1Mhz:inst22|out_internal     ; 0.209  ; 0.000         ;
; btn                             ; 0.356  ; 0.000         ;
; clk_1hz:inst6|tick_internal     ; 0.475  ; 0.000         ;
; ClockDivider:inst29|clk_5Hz_int ; 0.848  ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk1Mhz:inst22|out_internal ; -1.614 ; -11.298       ;
; clk_1hz:inst6|tick_internal ; -0.580 ; -43.773       ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary               ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; clk_1hz:inst6|tick_internal ; 0.582 ; 0.000         ;
; clk1Mhz:inst22|out_internal ; 2.161 ; 0.000         ;
+-----------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -107.000      ;
; btn                             ; -3.000 ; -7.000        ;
; clk_1hz:inst6|tick_internal     ; -1.000 ; -180.000      ;
; clk1Mhz:inst22|out_internal     ; -1.000 ; -52.000       ;
; ClockDivider:inst29|clk_5Hz_int ; -1.000 ; -16.000       ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk1Mhz:inst22|out_internal'                                                                                                                          ;
+--------+--------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                              ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -3.196 ; resetBox:inst21|counter[22]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 4.114      ;
; -3.139 ; resetBox:inst21|counter[7]     ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.079     ; 4.055      ;
; -2.996 ; resetBox:inst21|counter[26]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.914      ;
; -2.948 ; resetBox:inst21|counter[23]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.866      ;
; -2.909 ; resetBox:inst21|counter[8]     ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.079     ; 3.825      ;
; -2.894 ; resetBox:inst21|counter[11]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.079     ; 3.810      ;
; -2.863 ; resetBox:inst21|counter[15]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.079     ; 3.779      ;
; -2.837 ; resetBox:inst21|counter[9]     ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.079     ; 3.753      ;
; -2.833 ; resetBox:inst21|counter[25]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.751      ;
; -2.824 ; resetBox:inst21|counter[19]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.742      ;
; -2.802 ; resetBox:inst21|counter[27]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.720      ;
; -2.791 ; resetBox:inst21|counter[12]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.079     ; 3.707      ;
; -2.786 ; resetBox:inst21|counter[24]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.704      ;
; -2.688 ; resetBox:inst21|counter[21]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.606      ;
; -2.680 ; resetBox:inst21|counter[10]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.598      ;
; -2.575 ; resetBox:inst21|counter[18]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.493      ;
; -2.572 ; resetBox:inst21|counter[20]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.490      ;
; -2.552 ; resetBox:inst21|counter[28]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.470      ;
; -2.552 ; resetBox:inst21|counter[17]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.470      ;
; -2.534 ; resetBox:inst21|counter[13]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.452      ;
; -2.534 ; resetBox:inst21|counter[14]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.452      ;
; -2.467 ; resetBox:inst21|counter[30]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.385      ;
; -2.465 ; resetBox:inst21|counter[29]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.383      ;
; -2.395 ; resetBox:inst21|counter[16]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.313      ;
; -2.223 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 3.155      ;
; -2.215 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.145      ;
; -2.215 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.145      ;
; -2.215 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.145      ;
; -2.215 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.145      ;
; -2.215 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.145      ;
; -2.215 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.145      ;
; -2.215 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.145      ;
; -2.204 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.134      ;
; -2.204 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.134      ;
; -2.204 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.134      ;
; -2.204 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.134      ;
; -2.204 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.134      ;
; -2.204 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.134      ;
; -2.204 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.134      ;
; -2.203 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 3.135      ;
; -2.188 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 3.120      ;
; -2.185 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 3.117      ;
; -2.182 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 3.114      ;
; -2.166 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.096      ;
; -2.166 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.096      ;
; -2.166 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.096      ;
; -2.166 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.096      ;
; -2.166 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.096      ;
; -2.166 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.096      ;
; -2.166 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.096      ;
; -2.154 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.084      ;
; -2.154 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.084      ;
; -2.154 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.084      ;
; -2.154 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.084      ;
; -2.154 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.084      ;
; -2.154 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.084      ;
; -2.154 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.084      ;
; -2.112 ; resetBox:inst21|counter[31]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.077     ; 3.030      ;
; -2.110 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.040      ;
; -2.110 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.040      ;
; -2.110 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.040      ;
; -2.110 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.040      ;
; -2.110 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.040      ;
; -2.110 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.040      ;
; -2.110 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 3.040      ;
; -2.109 ; resetBox:inst21|counter[2]     ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 3.041      ;
; -2.104 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 3.036      ;
; -2.100 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[14]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 3.032      ;
; -2.096 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[10]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 3.028      ;
; -2.084 ; resetBox:inst21|counter[3]     ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 3.016      ;
; -2.072 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[28]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 3.004      ;
; -2.071 ; resetBox:inst21|counter[2]     ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 3.003      ;
; -2.069 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[29]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 3.001      ;
; -2.069 ; resetBox:inst21|counter[3]     ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 3.001      ;
; -2.066 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[29]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 2.998      ;
; -2.063 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.993      ;
; -2.063 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.993      ;
; -2.063 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.993      ;
; -2.063 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.993      ;
; -2.063 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.993      ;
; -2.063 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.993      ;
; -2.063 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.993      ;
; -2.063 ; resetBox:inst21|counter[3]     ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 2.995      ;
; -2.061 ; resetBox:inst21|counter[10]    ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.061     ; 2.995      ;
; -2.051 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.981      ;
; -2.051 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.981      ;
; -2.051 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.981      ;
; -2.051 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.981      ;
; -2.051 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.981      ;
; -2.051 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.981      ;
; -2.051 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.981      ;
; -2.023 ; resetBox:inst21|counter[10]    ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.061     ; 2.957      ;
; -2.016 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[14]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 2.948      ;
; -2.012 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[10]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 2.944      ;
; -1.994 ; resetBox:inst21|counter[4]     ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 2.926      ;
; -1.989 ; resetBox:inst21|counter[2]     ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 2.921      ;
; -1.988 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[28]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 2.920      ;
; -1.981 ; resetBox:inst21|counter[3]     ; resetBox:inst21|counter[14]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 2.913      ;
; -1.977 ; resetBox:inst21|counter[3]     ; resetBox:inst21|counter[10]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.063     ; 2.909      ;
; -1.970 ; contadorVel:inst|prevStates[2] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.900      ;
+--------+--------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                        ;
+--------+-----------------------------------------------------+-------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -2.985 ; Timer:inst11|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.347     ; 2.623      ;
; -2.939 ; Timer:inst15|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.360     ; 2.564      ;
; -2.920 ; Timer:inst15|count[0]                               ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.360     ; 2.545      ;
; -2.904 ; Timer:inst14|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.335     ; 2.554      ;
; -2.849 ; Timer:inst5|count[1]                                ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.366     ; 2.468      ;
; -2.845 ; Timer:inst9|count[0]                                ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.353     ; 2.477      ;
; -2.833 ; Timer:inst15|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.353     ; 2.465      ;
; -2.831 ; Timer:inst7|count[1]                                ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.356     ; 2.460      ;
; -2.823 ; Timer:inst14|count[0]                               ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.335     ; 2.473      ;
; -2.753 ; Timer:inst11|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.994     ; 2.744      ;
; -2.748 ; Timer:inst14|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.328     ; 2.405      ;
; -2.737 ; Timer:inst12|count[0]                               ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.355     ; 2.367      ;
; -2.717 ; Timer:inst13|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.357     ; 2.345      ;
; -2.712 ; Timer:inst14|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.974     ; 2.723      ;
; -2.708 ; Timer:inst14|count[3]                               ; sixteenBinaryToSegments:inst17|decimal_value[3]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.012     ; 2.681      ;
; -2.697 ; clk_1hz:inst6|counter[5]                            ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.062     ; 3.630      ;
; -2.695 ; Timer:inst12|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.994     ; 2.686      ;
; -2.689 ; Timer:inst10|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.005     ; 2.669      ;
; -2.684 ; SwitchCounter:inst1242154215215215215|next_state.S7 ; SwitchCounter:inst1242154215215215215|switch_count[3] ; clk                         ; clk         ; 1.000        ; 0.290      ; 3.969      ;
; -2.684 ; SwitchCounter:inst1242154215215215215|next_state.S7 ; SwitchCounter:inst1242154215215215215|switch_count[2] ; clk                         ; clk         ; 1.000        ; 0.290      ; 3.969      ;
; -2.684 ; SwitchCounter:inst1242154215215215215|next_state.S7 ; SwitchCounter:inst1242154215215215215|switch_count[1] ; clk                         ; clk         ; 1.000        ; 0.290      ; 3.969      ;
; -2.684 ; SwitchCounter:inst1242154215215215215|next_state.S7 ; SwitchCounter:inst1242154215215215215|switch_count[0] ; clk                         ; clk         ; 1.000        ; 0.290      ; 3.969      ;
; -2.675 ; Timer:inst5|count[0]                                ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.366     ; 2.294      ;
; -2.673 ; Timer:inst10|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.005     ; 2.653      ;
; -2.670 ; Timer:inst12|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.348     ; 2.307      ;
; -2.653 ; Timer:inst12|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.355     ; 2.283      ;
; -2.648 ; Timer:inst10|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.362     ; 2.271      ;
; -2.645 ; Timer:inst10|count[4]                               ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.044     ; 2.586      ;
; -2.642 ; Timer:inst11|count[3]                               ; sixteenBinaryToSegments:inst17|decimal_value[3]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.031     ; 2.596      ;
; -2.636 ; Timer:inst11|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.354     ; 2.267      ;
; -2.626 ; Timer:inst10|count[0]                               ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.369     ; 2.242      ;
; -2.612 ; Timer:inst13|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.350     ; 2.247      ;
; -2.589 ; Timer:inst13|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.357     ; 2.217      ;
; -2.578 ; Timer:inst12|count[3]                               ; sixteenBinaryToSegments:inst17|decimal_value[3]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.032     ; 2.531      ;
; -2.556 ; clk_1hz:inst6|counter[4]                            ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.062     ; 3.489      ;
; -2.552 ; Timer:inst5|count[5]                                ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.366     ; 2.171      ;
; -2.548 ; Timer:inst9|count[2]                                ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.345     ; 2.188      ;
; -2.538 ; Timer:inst10|count[6]                               ; sixteenBinaryToSegments:inst17|decimal_value[6]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.044     ; 2.479      ;
; -2.535 ; Timer:inst9|count[1]                                ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.352     ; 2.168      ;
; -2.515 ; clk_1hz:inst6|counter[0]                            ; ClockDivider:inst29|clk_5Hz_int                       ; clk                         ; clk         ; 1.000        ; -0.061     ; 3.449      ;
; -2.514 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.630     ; 2.869      ;
; -2.514 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.630     ; 2.869      ;
; -2.514 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.630     ; 2.869      ;
; -2.514 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.630     ; 2.869      ;
; -2.514 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.630     ; 2.869      ;
; -2.514 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.630     ; 2.869      ;
; -2.514 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.630     ; 2.869      ;
; -2.512 ; Timer:inst11|count[4]                               ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.028     ; 2.469      ;
; -2.508 ; Timer:inst11|count[6]                               ; sixteenBinaryToSegments:inst17|decimal_value[6]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.028     ; 2.465      ;
; -2.504 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.627     ; 2.862      ;
; -2.504 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.627     ; 2.862      ;
; -2.504 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.627     ; 2.862      ;
; -2.504 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.627     ; 2.862      ;
; -2.504 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.627     ; 2.862      ;
; -2.504 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.627     ; 2.862      ;
; -2.504 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.627     ; 2.862      ;
; -2.496 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.626     ; 2.855      ;
; -2.496 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.626     ; 2.855      ;
; -2.496 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.626     ; 2.855      ;
; -2.496 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.626     ; 2.855      ;
; -2.496 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.626     ; 2.855      ;
; -2.496 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.626     ; 2.855      ;
; -2.496 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.626     ; 2.855      ;
; -2.493 ; clk_1hz:inst6|counter[0]                            ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.062     ; 3.426      ;
; -2.485 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.628     ; 2.842      ;
; -2.485 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.628     ; 2.842      ;
; -2.485 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.628     ; 2.842      ;
; -2.485 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.628     ; 2.842      ;
; -2.485 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.628     ; 2.842      ;
; -2.485 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.628     ; 2.842      ;
; -2.485 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.628     ; 2.842      ;
; -2.483 ; Timer:inst15|count[4]                               ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.034     ; 2.434      ;
; -2.479 ; Timer:inst13|count[6]                               ; sixteenBinaryToSegments:inst17|decimal_value[6]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.031     ; 2.433      ;
; -2.478 ; Timer:inst14|count[4]                               ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.009     ; 2.454      ;
; -2.466 ; clk_1hz:inst6|counter[21]                           ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.061     ; 3.400      ;
; -2.466 ; Timer:inst5|count[4]                                ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.040     ; 2.411      ;
; -2.464 ; Timer:inst15|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.360     ; 2.089      ;
; -2.460 ; clk_1hz:inst6|counter[11]                           ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.062     ; 3.393      ;
; -2.458 ; Timer:inst14|alarma_internal                        ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.606     ; 2.837      ;
; -2.458 ; Timer:inst14|alarma_internal                        ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.606     ; 2.837      ;
; -2.458 ; Timer:inst14|alarma_internal                        ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.606     ; 2.837      ;
; -2.458 ; Timer:inst14|alarma_internal                        ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.606     ; 2.837      ;
; -2.458 ; Timer:inst14|alarma_internal                        ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.606     ; 2.837      ;
; -2.458 ; Timer:inst14|alarma_internal                        ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.606     ; 2.837      ;
; -2.458 ; Timer:inst14|alarma_internal                        ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.606     ; 2.837      ;
; -2.456 ; contadorSel:inst3|counter_internal[0]               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; btn                         ; clk         ; 1.000        ; -0.624     ; 2.817      ;
; -2.449 ; clk_1hz:inst6|counter[3]                            ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.062     ; 3.382      ;
; -2.447 ; contadorSel:inst3|counter_internal[0]               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; btn                         ; clk         ; 1.000        ; -0.617     ; 2.815      ;
; -2.436 ; ClockDivider:inst29|counter[14]                     ; ClockDivider:inst29|clk_5Hz_int                       ; clk                         ; clk         ; 1.000        ; -0.060     ; 3.371      ;
; -2.435 ; Timer:inst10|alarma_internal                        ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.635     ; 2.785      ;
; -2.435 ; Timer:inst10|alarma_internal                        ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.635     ; 2.785      ;
; -2.435 ; Timer:inst10|alarma_internal                        ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.635     ; 2.785      ;
; -2.435 ; Timer:inst10|alarma_internal                        ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.635     ; 2.785      ;
; -2.435 ; Timer:inst10|alarma_internal                        ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.635     ; 2.785      ;
; -2.435 ; Timer:inst10|alarma_internal                        ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.635     ; 2.785      ;
; -2.435 ; Timer:inst10|alarma_internal                        ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.635     ; 2.785      ;
; -2.433 ; Timer:inst7|count[0]                                ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.994     ; 2.424      ;
; -2.431 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[1]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.676     ; 2.740      ;
; -2.431 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[13]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.676     ; 2.740      ;
; -2.431 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[5]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.676     ; 2.740      ;
+--------+-----------------------------------------------------+-------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClockDivider:inst29|clk_5Hz_int'                                                                                                                                ;
+--------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.627 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.561      ;
; -2.615 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.549      ;
; -2.524 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.458      ;
; -2.524 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.458      ;
; -2.499 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.433      ;
; -2.499 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.433      ;
; -2.499 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.433      ;
; -2.497 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.431      ;
; -2.496 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.430      ;
; -2.494 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.428      ;
; -2.494 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.428      ;
; -2.494 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.428      ;
; -2.492 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.426      ;
; -2.492 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.426      ;
; -2.491 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.425      ;
; -2.487 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.421      ;
; -2.481 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.415      ;
; -2.476 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.410      ;
; -2.470 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.404      ;
; -2.469 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.403      ;
; -2.468 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.402      ;
; -2.462 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.396      ;
; -2.459 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.393      ;
; -2.459 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.393      ;
; -2.459 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.393      ;
; -2.457 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.391      ;
; -2.457 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.391      ;
; -2.457 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.391      ;
; -2.457 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.391      ;
; -2.456 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.390      ;
; -2.455 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.389      ;
; -2.454 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.388      ;
; -2.452 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.386      ;
; -2.452 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.386      ;
; -2.450 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.384      ;
; -2.441 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.375      ;
; -2.439 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.373      ;
; -2.434 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.368      ;
; -2.423 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.357      ;
; -2.422 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.356      ;
; -2.391 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.325      ;
; -2.388 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.322      ;
; -2.387 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.321      ;
; -2.376 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.310      ;
; -2.376 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.310      ;
; -2.376 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.310      ;
; -2.374 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.308      ;
; -2.374 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.308      ;
; -2.374 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.308      ;
; -2.374 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.308      ;
; -2.373 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.307      ;
; -2.372 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.306      ;
; -2.371 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.305      ;
; -2.371 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.305      ;
; -2.369 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.303      ;
; -2.368 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.302      ;
; -2.367 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.301      ;
; -2.365 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.299      ;
; -2.365 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.299      ;
; -2.365 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.299      ;
; -2.363 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.297      ;
; -2.362 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.296      ;
; -2.358 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.292      ;
; -2.358 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.292      ;
; -2.356 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.290      ;
; -2.350 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.284      ;
; -2.348 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.282      ;
; -2.347 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.281      ;
; -2.346 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.280      ;
; -2.343 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.277      ;
; -2.343 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.277      ;
; -2.343 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.277      ;
; -2.341 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.275      ;
; -2.340 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.274      ;
; -2.336 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.270      ;
; -2.325 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.259      ;
; -2.320 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.254      ;
; -2.319 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.253      ;
; -2.306 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.240      ;
; -2.304 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.238      ;
; -2.302 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.236      ;
; -2.297 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.231      ;
; -2.295 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.229      ;
; -2.293 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[0]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.227      ;
; -2.293 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.227      ;
; -2.290 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.224      ;
; -2.290 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.224      ;
; -2.290 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.224      ;
; -2.289 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[0]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.223      ;
; -2.289 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.223      ;
; -2.289 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.223      ;
; -2.288 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.222      ;
; -2.288 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.222      ;
; -2.287 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.221      ;
; -2.286 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.220      ;
; -2.283 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.217      ;
; -2.282 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.216      ;
; -2.276 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.210      ;
; -2.276 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.210      ;
; -2.276 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.061     ; 3.210      ;
+--------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_1hz:inst6|tick_internal'                                                                                                                         ;
+--------+-----------------------------------+------------------------------+---------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                      ; Launch Clock                    ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------+---------------------------------+-----------------------------+--------------+------------+------------+
; -2.505 ; Timer:inst7|count[0]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.053     ; 3.447      ;
; -2.476 ; Timer:inst14|count[3]             ; Timer:inst14|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.421     ; 3.050      ;
; -2.454 ; Timer:inst4|count[4]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.450     ; 2.999      ;
; -2.414 ; Timer:inst7|count[1]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.415     ; 2.994      ;
; -2.404 ; Timer:inst7|count[4]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.415     ; 2.984      ;
; -2.388 ; Timer:inst4|count[6]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.450     ; 2.933      ;
; -2.368 ; Timer:inst7|count[5]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.415     ; 2.948      ;
; -2.353 ; Timer:inst4|count[11]             ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.450     ; 2.898      ;
; -2.345 ; Timer:inst13|count[0]             ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.422     ; 2.918      ;
; -2.344 ; Timer:inst4|count[0]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.064     ; 3.275      ;
; -2.331 ; Timer:inst7|count[2]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.415     ; 2.911      ;
; -2.329 ; Timer:inst4|count[12]             ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.450     ; 2.874      ;
; -2.323 ; Timer:inst10|count[0]             ; Timer:inst10|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.428     ; 2.890      ;
; -2.321 ; Timer:inst7|count[3]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.415     ; 2.901      ;
; -2.305 ; Timer:inst4|count[1]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.064     ; 3.236      ;
; -2.304 ; Timer:inst4|count[7]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.450     ; 2.849      ;
; -2.299 ; Timer:inst10|count[3]             ; Timer:inst10|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.428     ; 2.866      ;
; -2.299 ; alarma:inst26|counter_internal[0] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.610      ; 3.904      ;
; -2.298 ; Timer:inst7|count[6]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.415     ; 2.878      ;
; -2.298 ; alarma:inst26|counter_internal[1] ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.607      ; 3.900      ;
; -2.291 ; Timer:inst5|count[0]              ; Timer:inst5|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.428     ; 2.858      ;
; -2.271 ; Timer:inst15|count[0]             ; Timer:inst15|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.423     ; 2.843      ;
; -2.267 ; Timer:inst14|count[0]             ; Timer:inst14|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.421     ; 2.841      ;
; -2.262 ; Timer:inst12|count[0]             ; Timer:inst12|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.423     ; 2.834      ;
; -2.256 ; Timer:inst11|count[0]             ; Timer:inst11|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.421     ; 2.830      ;
; -2.255 ; Timer:inst4|count[8]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.450     ; 2.800      ;
; -2.254 ; alarma:inst26|counter_internal[4] ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.610      ; 3.859      ;
; -2.240 ; Timer:inst15|count[1]             ; Timer:inst15|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.423     ; 2.812      ;
; -2.239 ; Timer:inst9|count[1]              ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.422     ; 2.812      ;
; -2.233 ; Timer:inst5|count[1]              ; Timer:inst5|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.428     ; 2.800      ;
; -2.226 ; alarma:inst26|counter_internal[4] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.610      ; 3.831      ;
; -2.223 ; Timer:inst13|count[1]             ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.422     ; 2.796      ;
; -2.223 ; alarma:inst26|counter_internal[0] ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.583      ; 3.801      ;
; -2.222 ; alarma:inst26|counter_internal[1] ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.610      ; 3.827      ;
; -2.214 ; alarma:inst26|counter_internal[1] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.610      ; 3.819      ;
; -2.189 ; Timer:inst4|count[9]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.450     ; 2.734      ;
; -2.188 ; Timer:inst9|count[4]              ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.422     ; 2.761      ;
; -2.180 ; Timer:inst4|count[2]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.064     ; 3.111      ;
; -2.179 ; alarma:inst26|counter_internal[1] ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.583      ; 3.757      ;
; -2.174 ; alarma:inst26|counter_internal[3] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.610      ; 3.779      ;
; -2.161 ; alarma:inst26|counter_internal[0] ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.607      ; 3.763      ;
; -2.156 ; Timer:inst4|count[3]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.064     ; 3.087      ;
; -2.152 ; Timer:inst4|count[14]             ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.450     ; 2.697      ;
; -2.151 ; alarma:inst26|counter_internal[0] ; Timer:inst9|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.599      ; 3.745      ;
; -2.150 ; alarma:inst26|counter_internal[4] ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.583      ; 3.728      ;
; -2.149 ; Timer:inst4|count[10]             ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.450     ; 2.694      ;
; -2.148 ; alarma:inst26|counter_internal[0] ; Timer:inst4|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.602      ; 3.745      ;
; -2.146 ; alarma:inst26|counter_internal[3] ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.583      ; 3.724      ;
; -2.143 ; alarma:inst26|counter_internal[0] ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.610      ; 3.748      ;
; -2.130 ; alarma:inst26|counter_internal[5] ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.610      ; 3.735      ;
; -2.126 ; Timer:inst10|count[2]             ; Timer:inst10|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.428     ; 2.693      ;
; -2.121 ; Timer:inst5|count[2]              ; Timer:inst5|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.428     ; 2.688      ;
; -2.120 ; Timer:inst13|count[2]             ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.422     ; 2.693      ;
; -2.119 ; Timer:inst11|count[2]             ; Timer:inst11|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.421     ; 2.693      ;
; -2.116 ; Timer:inst9|count[2]              ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.422     ; 2.689      ;
; -2.114 ; Timer:inst15|count[2]             ; Timer:inst15|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.423     ; 2.686      ;
; -2.114 ; Timer:inst12|count[2]             ; Timer:inst12|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.423     ; 2.686      ;
; -2.109 ; Timer:inst14|count[2]             ; Timer:inst14|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.421     ; 2.683      ;
; -2.109 ; alarma:inst26|counter_internal[6] ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.610      ; 3.714      ;
; -2.107 ; Timer:inst13|count[6]             ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.422     ; 2.680      ;
; -2.106 ; Timer:inst12|count[3]             ; Timer:inst12|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.423     ; 2.678      ;
; -2.106 ; alarma:inst26|counter_internal[2] ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.583      ; 3.684      ;
; -2.103 ; Timer:inst9|count[3]              ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.422     ; 2.676      ;
; -2.101 ; Timer:inst5|count[3]              ; Timer:inst5|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.428     ; 2.668      ;
; -2.099 ; Timer:inst13|count[3]             ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.422     ; 2.672      ;
; -2.097 ; Timer:inst7|count[7]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.415     ; 2.677      ;
; -2.095 ; Timer:inst9|count[0]              ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.423     ; 2.667      ;
; -2.095 ; alarma:inst26|counter_internal[7] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.610      ; 3.700      ;
; -2.091 ; Timer:inst15|count[3]             ; Timer:inst15|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.423     ; 2.663      ;
; -2.091 ; Timer:inst11|count[3]             ; Timer:inst11|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.421     ; 2.665      ;
; -2.076 ; alarma:inst26|counter_internal[4] ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.607      ; 3.678      ;
; -2.074 ; alarma:inst26|counter_internal[8] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.610      ; 3.679      ;
; -2.065 ; Timer:inst7|count[11]             ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.053     ; 3.007      ;
; -2.065 ; Timer:inst4|count[5]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.064     ; 2.996      ;
; -2.054 ; alarma:inst26|counter_internal[5] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.610      ; 3.659      ;
; -2.046 ; alarma:inst26|counter_internal[7] ; Timer:inst9|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.599      ; 3.640      ;
; -2.044 ; alarma:inst26|counter_internal[6] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.610      ; 3.649      ;
; -2.044 ; alarma:inst26|counter_internal[5] ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.583      ; 3.622      ;
; -2.044 ; alarma:inst26|counter_internal[1] ; Timer:inst4|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.602      ; 3.641      ;
; -2.042 ; alarma:inst26|counter_internal[8] ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.610      ; 3.647      ;
; -2.041 ; Timer:inst4|count[13]             ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.450     ; 2.586      ;
; -2.041 ; alarma:inst26|counter_internal[2] ; Timer:inst11|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.602      ; 3.638      ;
; -2.040 ; Timer:inst11|count[11]            ; Timer:inst11|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.421     ; 2.614      ;
; -2.034 ; alarma:inst26|counter_internal[3] ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.610      ; 3.639      ;
; -2.030 ; alarma:inst26|counter_internal[4] ; Timer:inst4|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.602      ; 3.627      ;
; -2.028 ; Timer:inst4|count[15]             ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.450     ; 2.573      ;
; -2.026 ; alarma:inst26|counter_internal[8] ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.607      ; 3.628      ;
; -2.026 ; alarma:inst26|counter_internal[2] ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.607      ; 3.628      ;
; -2.017 ; Timer:inst15|count[5]             ; Timer:inst15|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.423     ; 2.589      ;
; -2.016 ; Timer:inst13|count[5]             ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.422     ; 2.589      ;
; -2.013 ; Timer:inst12|count[5]             ; Timer:inst12|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.423     ; 2.585      ;
; -2.012 ; alarma:inst26|counter_internal[3] ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.607      ; 3.614      ;
; -2.011 ; Timer:inst14|count[5]             ; Timer:inst14|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.421     ; 2.585      ;
; -2.008 ; alarma:inst26|counter_internal[7] ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.583      ; 3.586      ;
; -2.008 ; alarma:inst26|counter_internal[3] ; Timer:inst9|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.599      ; 3.602      ;
; -2.003 ; Timer:inst9|count[5]              ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.422     ; 2.576      ;
; -2.003 ; Timer:inst11|count[5]             ; Timer:inst11|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.421     ; 2.577      ;
; -2.000 ; Timer:inst5|count[4]              ; Timer:inst5|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.428     ; 2.567      ;
; -1.999 ; Timer:inst5|count[5]              ; Timer:inst5|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.428     ; 2.566      ;
; -1.995 ; Timer:inst14|count[4]             ; Timer:inst14|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.421     ; 2.569      ;
+--------+-----------------------------------+------------------------------+---------------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'btn'                                                                                                                                          ;
+--------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.310 ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 1.000        ; -0.042     ; 1.283      ;
; -0.305 ; contadorSel:inst3|counter_internal[3] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 1.000        ; -0.042     ; 1.278      ;
; -0.222 ; contadorSel:inst3|counter_internal[2] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 1.000        ; -0.038     ; 1.199      ;
; -0.215 ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 1.000        ; -0.042     ; 1.188      ;
; -0.091 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 1.000        ; -0.042     ; 1.064      ;
; -0.087 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 1.000        ; -0.042     ; 1.060      ;
; 0.003  ; contadorSel:inst3|counter_internal[2] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 1.000        ; -0.042     ; 0.970      ;
; 0.030  ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[0] ; clk1Mhz:inst22|out_internal ; btn         ; 1.000        ; 0.631      ; 1.586      ;
; 0.041  ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[1] ; clk1Mhz:inst22|out_internal ; btn         ; 1.000        ; 0.631      ; 1.575      ;
; 0.072  ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[3] ; clk1Mhz:inst22|out_internal ; btn         ; 1.000        ; 0.631      ; 1.544      ;
; 0.072  ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[2] ; clk1Mhz:inst22|out_internal ; btn         ; 1.000        ; 0.631      ; 1.544      ;
; 0.218  ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[1] ; btn                         ; btn         ; 1.000        ; -0.042     ; 0.755      ;
; 0.318  ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[0] ; btn                         ; btn         ; 1.000        ; -0.038     ; 0.659      ;
; 0.318  ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[1] ; btn                         ; btn         ; 1.000        ; -0.038     ; 0.659      ;
; 0.318  ; contadorSel:inst3|counter_internal[3] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 1.000        ; -0.038     ; 0.659      ;
+--------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                               ;
+--------+-------------------------------------------------------+-------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.085 ; ClockDivider:inst29|clk_5Hz_int                       ; ClockDivider:inst29|clk_5Hz_int                       ; ClockDivider:inst29|clk_5Hz_int ; clk         ; 0.000        ; 2.403      ; 2.704      ;
; -0.053 ; clk1Mhz:inst22|out_internal                           ; clk1Mhz:inst22|out_internal                           ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 2.412      ; 2.745      ;
; -0.040 ; clk_1hz:inst6|tick_internal                           ; clk_1hz:inst6|tick_internal                           ; clk_1hz:inst6|tick_internal     ; clk         ; 0.000        ; 2.402      ; 2.748      ;
; 0.344  ; Buzzer_Controller:inst24|buzzerSignal                 ; Buzzer_Controller:inst24|buzzerSignal                 ; clk                             ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; SwitchCounter:inst1242154215215215215|switch_count[2] ; SwitchCounter:inst1242154215215215215|switch_count[2] ; clk                             ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.347  ; SwitchCounter:inst1242154215215215215|switch_count[0] ; SwitchCounter:inst1242154215215215215|switch_count[0] ; clk                             ; clk         ; 0.000        ; 0.076      ; 0.580      ;
; 0.359  ; clk1Mhz:inst22|counter[0]                             ; clk1Mhz:inst22|counter[0]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.362  ; clk1Mhz:inst22|counter[1]                             ; clk1Mhz:inst22|counter[1]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.464  ; clk1Mhz:inst22|out_internal                           ; clk1Mhz:inst22|out_internal                           ; clk1Mhz:inst22|out_internal     ; clk         ; -0.500       ; 2.412      ; 2.762      ;
; 0.482  ; SwitchCounter:inst1242154215215215215|next_state.S10  ; SwitchCounter:inst1242154215215215215|switch_count[3] ; clk                             ; clk         ; 0.000        ; 0.427      ; 1.066      ;
; 0.484  ; ClockDivider:inst29|clk_5Hz_int                       ; ClockDivider:inst29|clk_5Hz_int                       ; ClockDivider:inst29|clk_5Hz_int ; clk         ; -0.500       ; 2.403      ; 2.773      ;
; 0.491  ; clk_1hz:inst6|tick_internal                           ; clk_1hz:inst6|tick_internal                           ; clk_1hz:inst6|tick_internal     ; clk         ; -0.500       ; 2.402      ; 2.779      ;
; 0.517  ; SwitchCounter:inst1242154215215215215|next_state.S4   ; SwitchCounter:inst1242154215215215215|next_state.S5   ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.735      ;
; 0.517  ; SwitchCounter:inst1242154215215215215|next_state.S3   ; SwitchCounter:inst1242154215215215215|next_state.S4   ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.735      ;
; 0.530  ; contadorVel:inst|counter_internal[6]                  ; sixteenBinaryToSegments:inst17|decimal_value[6]       ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 0.651      ; 1.368      ;
; 0.533  ; SwitchCounter:inst1242154215215215215|next_state.S1   ; SwitchCounter:inst1242154215215215215|next_state.S2   ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.751      ;
; 0.539  ; SwitchCounter:inst1242154215215215215|next_state.S10  ; SwitchCounter:inst1242154215215215215|next_state.S0   ; clk                             ; clk         ; 0.000        ; 0.426      ; 1.122      ;
; 0.546  ; SwitchCounter:inst1242154215215215215|next_state.S7   ; SwitchCounter:inst1242154215215215215|next_state.S8   ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.764      ;
; 0.555  ; Buzzer_Controller:inst24|counter[4]                   ; Buzzer_Controller:inst24|counter[4]                   ; clk                             ; clk         ; 0.000        ; 0.076      ; 0.788      ;
; 0.556  ; Buzzer_Controller:inst24|counter[14]                  ; Buzzer_Controller:inst24|counter[14]                  ; clk                             ; clk         ; 0.000        ; 0.076      ; 0.789      ;
; 0.557  ; clk_1hz:inst6|counter[9]                              ; clk_1hz:inst6|counter[9]                              ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.557  ; clk_1hz:inst6|counter[7]                              ; clk_1hz:inst6|counter[7]                              ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.558  ; Buzzer_Controller:inst24|counter[8]                   ; Buzzer_Controller:inst24|counter[8]                   ; clk                             ; clk         ; 0.000        ; 0.076      ; 0.791      ;
; 0.558  ; ClockDivider:inst29|counter[15]                       ; ClockDivider:inst29|counter[15]                       ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.559  ; Buzzer_Controller:inst24|counter[3]                   ; Buzzer_Controller:inst24|counter[3]                   ; clk                             ; clk         ; 0.000        ; 0.076      ; 0.792      ;
; 0.559  ; ClockDivider:inst29|counter[7]                        ; ClockDivider:inst29|counter[7]                        ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.560  ; ClockDivider:inst29|counter[16]                       ; ClockDivider:inst29|counter[16]                       ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560  ; ClockDivider:inst29|counter[13]                       ; ClockDivider:inst29|counter[13]                       ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560  ; clk_1hz:inst6|counter[10]                             ; clk_1hz:inst6|counter[10]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560  ; clk1Mhz:inst22|counter[3]                             ; clk1Mhz:inst22|counter[3]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560  ; clk1Mhz:inst22|counter[2]                             ; clk1Mhz:inst22|counter[2]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.561  ; clk_1hz:inst6|counter[8]                              ; clk_1hz:inst6|counter[8]                              ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.562  ; ClockDivider:inst29|counter[5]                        ; ClockDivider:inst29|counter[5]                        ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.562  ; clk_1hz:inst6|counter[4]                              ; clk_1hz:inst6|counter[4]                              ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.569  ; clk_1hz:inst6|counter[15]                             ; clk_1hz:inst6|counter[15]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.570  ; ClockDivider:inst29|counter[12]                       ; ClockDivider:inst29|counter[12]                       ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; ClockDivider:inst29|counter[2]                        ; ClockDivider:inst29|counter[2]                        ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clk_1hz:inst6|counter[23]                             ; clk_1hz:inst6|counter[23]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570  ; clk_1hz:inst6|counter[17]                             ; clk_1hz:inst6|counter[17]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571  ; ClockDivider:inst29|counter[10]                       ; ClockDivider:inst29|counter[10]                       ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571  ; clk_1hz:inst6|counter[2]                              ; clk_1hz:inst6|counter[2]                              ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572  ; ClockDivider:inst29|counter[17]                       ; ClockDivider:inst29|counter[17]                       ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; ClockDivider:inst29|counter[4]                        ; ClockDivider:inst29|counter[4]                        ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clk_1hz:inst6|counter[5]                              ; clk_1hz:inst6|counter[5]                              ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572  ; clk_1hz:inst6|counter[3]                              ; clk_1hz:inst6|counter[3]                              ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573  ; ClockDivider:inst29|counter[20]                       ; ClockDivider:inst29|counter[20]                       ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.574  ; ClockDivider:inst29|counter[3]                        ; ClockDivider:inst29|counter[3]                        ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.575  ; ClockDivider:inst29|counter[21]                       ; ClockDivider:inst29|counter[21]                       ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.577  ; Buzzer_Controller:inst24|counter[0]                   ; Buzzer_Controller:inst24|counter[0]                   ; clk                             ; clk         ; 0.000        ; 0.076      ; 0.810      ;
; 0.578  ; SwitchCounter:inst1242154215215215215|next_state.S10  ; SwitchCounter:inst1242154215215215215|switch_count[2] ; clk                             ; clk         ; 0.000        ; 0.427      ; 1.162      ;
; 0.584  ; SwitchCounter:inst1242154215215215215|next_state.S10  ; SwitchCounter:inst1242154215215215215|switch_count[0] ; clk                             ; clk         ; 0.000        ; 0.427      ; 1.168      ;
; 0.587  ; SwitchCounter:inst1242154215215215215|switch_count[0] ; SwitchCounter:inst1242154215215215215|switch_count[2] ; clk                             ; clk         ; 0.000        ; 0.076      ; 0.820      ;
; 0.589  ; clk_1hz:inst6|counter[1]                              ; clk_1hz:inst6|counter[1]                              ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.807      ;
; 0.613  ; clk_1hz:inst6|counter[0]                              ; clk_1hz:inst6|counter[0]                              ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.831      ;
; 0.636  ; SwitchCounter:inst1242154215215215215|switch_count[1] ; SwitchCounter:inst1242154215215215215|switch_count[3] ; clk                             ; clk         ; 0.000        ; 0.076      ; 0.869      ;
; 0.649  ; contadorVel:inst|counter_internal[4]                  ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 0.651      ; 1.487      ;
; 0.656  ; SwitchCounter:inst1242154215215215215|next_state.S8   ; SwitchCounter:inst1242154215215215215|next_state.S9   ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.874      ;
; 0.656  ; clk1Mhz:inst22|counter[1]                             ; clk1Mhz:inst22|counter[5]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.874      ;
; 0.657  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[3]       ; clk                             ; clk         ; 0.000        ; 0.060      ; 0.874      ;
; 0.658  ; SwitchCounter:inst1242154215215215215|next_state.S6   ; SwitchCounter:inst1242154215215215215|next_state.S7   ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.876      ;
; 0.660  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[5]       ; clk                             ; clk         ; 0.000        ; 0.060      ; 0.877      ;
; 0.661  ; SwitchCounter:inst1242154215215215215|next_state.S5   ; SwitchCounter:inst1242154215215215215|next_state.S6   ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.879      ;
; 0.662  ; SwitchCounter:inst1242154215215215215|next_state.S2   ; SwitchCounter:inst1242154215215215215|next_state.S3   ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.880      ;
; 0.689  ; SwitchCounter:inst1242154215215215215|switch_count[0] ; SwitchCounter:inst1242154215215215215|switch_count[3] ; clk                             ; clk         ; 0.000        ; 0.076      ; 0.922      ;
; 0.692  ; clk1Mhz:inst22|counter[5]                             ; clk1Mhz:inst22|counter[5]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.910      ;
; 0.706  ; contadorVel:inst|counter_internal[5]                  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 0.312      ; 1.205      ;
; 0.728  ; clk1Mhz:inst22|counter[3]                             ; clk1Mhz:inst22|counter[4]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.946      ;
; 0.733  ; clk1Mhz:inst22|counter[0]                             ; clk1Mhz:inst22|counter[5]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.951      ;
; 0.734  ; clk1Mhz:inst22|counter[0]                             ; clk1Mhz:inst22|counter[1]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.952      ;
; 0.734  ; clk1Mhz:inst22|counter[0]                             ; clk1Mhz:inst22|counter[4]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.952      ;
; 0.755  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[2]       ; clk                             ; clk         ; 0.000        ; 0.060      ; 0.972      ;
; 0.756  ; SwitchCounter:inst1242154215215215215|switch_count[1] ; SwitchCounter:inst1242154215215215215|switch_count[2] ; clk                             ; clk         ; 0.000        ; 0.076      ; 0.989      ;
; 0.756  ; clk1Mhz:inst22|counter[1]                             ; clk1Mhz:inst22|counter[4]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 0.974      ;
; 0.777  ; contadorVel:inst|counter_internal[3]                  ; sixteenBinaryToSegments:inst17|decimal_value[3]       ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 0.648      ; 1.612      ;
; 0.786  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[1]       ; clk                             ; clk         ; 0.000        ; 0.060      ; 1.003      ;
; 0.787  ; SwitchCounter:inst1242154215215215215|next_state.S10  ; SwitchCounter:inst1242154215215215215|switch_count[1] ; clk                             ; clk         ; 0.000        ; 0.427      ; 1.371      ;
; 0.789  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[0]       ; clk                             ; clk         ; 0.000        ; 0.060      ; 1.006      ;
; 0.792  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[4]       ; clk                             ; clk         ; 0.000        ; 0.060      ; 1.009      ;
; 0.831  ; Buzzer_Controller:inst24|counter[3]                   ; Buzzer_Controller:inst24|counter[4]                   ; clk                             ; clk         ; 0.000        ; 0.076      ; 1.064      ;
; 0.831  ; clk1Mhz:inst22|counter[2]                             ; clk1Mhz:inst22|counter[4]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.049      ;
; 0.832  ; clk_1hz:inst6|counter[9]                              ; clk_1hz:inst6|counter[10]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.050      ;
; 0.832  ; clk_1hz:inst6|counter[7]                              ; clk_1hz:inst6|counter[8]                              ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.050      ;
; 0.834  ; ClockDivider:inst29|counter[14]                       ; ClockDivider:inst29|counter[15]                       ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.834  ; ClockDivider:inst29|counter[6]                        ; ClockDivider:inst29|counter[7]                        ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.834  ; ClockDivider:inst29|counter[16]                       ; ClockDivider:inst29|counter[17]                       ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.837  ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; sixteenBinaryToSegments:inst17|display_value[0]       ; clk                             ; clk         ; 0.000        ; 0.060      ; 1.054      ;
; 0.844  ; ClockDivider:inst29|counter[12]                       ; ClockDivider:inst29|counter[13]                       ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.062      ;
; 0.845  ; Buzzer_Controller:inst24|counter[2]                   ; Buzzer_Controller:inst24|counter[3]                   ; clk                             ; clk         ; 0.000        ; 0.076      ; 1.078      ;
; 0.845  ; ClockDivider:inst29|counter[2]                        ; ClockDivider:inst29|counter[3]                        ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.846  ; ClockDivider:inst29|counter[4]                        ; ClockDivider:inst29|counter[5]                        ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clk_1hz:inst6|counter[3]                              ; clk_1hz:inst6|counter[4]                              ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; ClockDivider:inst29|counter[15]                       ; ClockDivider:inst29|counter[16]                       ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846  ; clk1Mhz:inst22|counter[1]                             ; clk1Mhz:inst22|counter[2]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.847  ; Buzzer_Controller:inst24|counter[2]                   ; Buzzer_Controller:inst24|counter[4]                   ; clk                             ; clk         ; 0.000        ; 0.076      ; 1.080      ;
; 0.847  ; ClockDivider:inst29|counter[20]                       ; ClockDivider:inst29|counter[21]                       ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.848  ; clk_1hz:inst6|counter[8]                              ; clk_1hz:inst6|counter[9]                              ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; ClockDivider:inst29|counter[15]                       ; ClockDivider:inst29|counter[17]                       ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848  ; clk1Mhz:inst22|counter[2]                             ; clk1Mhz:inst22|counter[3]                             ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.849  ; clk_1hz:inst6|counter[4]                              ; clk_1hz:inst6|counter[5]                              ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.849  ; ClockDivider:inst29|counter[13]                       ; ClockDivider:inst29|counter[15]                       ; clk                             ; clk         ; 0.000        ; 0.061      ; 1.067      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk1Mhz:inst22|out_internal'                                                                                                                                ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.209 ; btn                                  ; resetBox:inst21|state                ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.603      ;
; 0.281 ; btn                                  ; resetBox:inst21|counter[10]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.675      ;
; 0.281 ; btn                                  ; resetBox:inst21|counter[14]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.675      ;
; 0.281 ; btn                                  ; resetBox:inst21|counter[13]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.675      ;
; 0.316 ; btn                                  ; resetBox:inst21|counter[11]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.209      ; 2.712      ;
; 0.316 ; btn                                  ; resetBox:inst21|counter[0]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.209      ; 2.712      ;
; 0.316 ; btn                                  ; resetBox:inst21|counter[1]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.209      ; 2.712      ;
; 0.316 ; btn                                  ; resetBox:inst21|counter[2]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.209      ; 2.712      ;
; 0.316 ; btn                                  ; resetBox:inst21|counter[3]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.209      ; 2.712      ;
; 0.316 ; btn                                  ; resetBox:inst21|counter[4]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.209      ; 2.712      ;
; 0.316 ; btn                                  ; resetBox:inst21|counter[5]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.209      ; 2.712      ;
; 0.316 ; btn                                  ; resetBox:inst21|counter[6]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.209      ; 2.712      ;
; 0.316 ; btn                                  ; resetBox:inst21|counter[7]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.209      ; 2.712      ;
; 0.316 ; btn                                  ; resetBox:inst21|counter[8]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.209      ; 2.712      ;
; 0.316 ; btn                                  ; resetBox:inst21|counter[9]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.209      ; 2.712      ;
; 0.316 ; btn                                  ; resetBox:inst21|counter[12]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.209      ; 2.712      ;
; 0.316 ; btn                                  ; resetBox:inst21|counter[15]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.209      ; 2.712      ;
; 0.358 ; resetBox:inst21|reset                ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.062      ; 0.577      ;
; 0.362 ; resetBox:inst21|state                ; resetBox:inst21|state                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.580      ;
; 0.378 ; btn                                  ; resetBox:inst21|reset                ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.772      ;
; 0.422 ; btn                                  ; resetBox:inst21|counter[16]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.816      ;
; 0.422 ; btn                                  ; resetBox:inst21|counter[28]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.816      ;
; 0.422 ; btn                                  ; resetBox:inst21|counter[17]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.816      ;
; 0.422 ; btn                                  ; resetBox:inst21|counter[18]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.816      ;
; 0.422 ; btn                                  ; resetBox:inst21|counter[19]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.816      ;
; 0.422 ; btn                                  ; resetBox:inst21|counter[20]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.816      ;
; 0.422 ; btn                                  ; resetBox:inst21|counter[21]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.816      ;
; 0.422 ; btn                                  ; resetBox:inst21|counter[22]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.816      ;
; 0.422 ; btn                                  ; resetBox:inst21|counter[23]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.816      ;
; 0.422 ; btn                                  ; resetBox:inst21|counter[24]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.816      ;
; 0.422 ; btn                                  ; resetBox:inst21|counter[25]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.816      ;
; 0.422 ; btn                                  ; resetBox:inst21|counter[26]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.816      ;
; 0.422 ; btn                                  ; resetBox:inst21|counter[27]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.816      ;
; 0.422 ; btn                                  ; resetBox:inst21|counter[30]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.816      ;
; 0.422 ; btn                                  ; resetBox:inst21|counter[29]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.816      ;
; 0.422 ; btn                                  ; resetBox:inst21|counter[31]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 2.207      ; 2.816      ;
; 0.549 ; resetBox:inst21|counter[3]           ; resetBox:inst21|counter[3]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.767      ;
; 0.550 ; resetBox:inst21|counter[5]           ; resetBox:inst21|counter[5]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.768      ;
; 0.550 ; resetBox:inst21|counter[1]           ; resetBox:inst21|counter[1]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.768      ;
; 0.551 ; resetBox:inst21|counter[6]           ; resetBox:inst21|counter[6]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.769      ;
; 0.553 ; resetBox:inst21|counter[2]           ; resetBox:inst21|counter[2]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.771      ;
; 0.554 ; resetBox:inst21|counter[4]           ; resetBox:inst21|counter[4]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.772      ;
; 0.569 ; resetBox:inst21|counter[15]          ; resetBox:inst21|counter[15]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; resetBox:inst21|counter[29]          ; resetBox:inst21|counter[29]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; resetBox:inst21|counter[19]          ; resetBox:inst21|counter[19]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; resetBox:inst21|counter[11]          ; resetBox:inst21|counter[11]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; resetBox:inst21|counter[31]          ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; resetBox:inst21|counter[27]          ; resetBox:inst21|counter[27]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; resetBox:inst21|counter[21]          ; resetBox:inst21|counter[21]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; resetBox:inst21|counter[17]          ; resetBox:inst21|counter[17]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; contadorVel:inst|counter_internal[6] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; contadorVel:inst|counter_internal[4] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; resetBox:inst21|counter[22]          ; resetBox:inst21|counter[22]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; resetBox:inst21|counter[16]          ; resetBox:inst21|counter[16]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; resetBox:inst21|counter[9]           ; resetBox:inst21|counter[9]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; resetBox:inst21|counter[7]           ; resetBox:inst21|counter[7]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; resetBox:inst21|counter[0]           ; resetBox:inst21|counter[0]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; contadorVel:inst|counter_internal[5] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; resetBox:inst21|counter[25]          ; resetBox:inst21|counter[25]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; resetBox:inst21|counter[23]          ; resetBox:inst21|counter[23]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; resetBox:inst21|counter[18]          ; resetBox:inst21|counter[18]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; resetBox:inst21|counter[30]          ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; resetBox:inst21|counter[12]          ; resetBox:inst21|counter[12]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; resetBox:inst21|counter[8]           ; resetBox:inst21|counter[8]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; contadorVel:inst|counter_internal[2] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; resetBox:inst21|counter[28]          ; resetBox:inst21|counter[28]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; resetBox:inst21|counter[26]          ; resetBox:inst21|counter[26]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; resetBox:inst21|counter[24]          ; resetBox:inst21|counter[24]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; resetBox:inst21|counter[20]          ; resetBox:inst21|counter[20]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.793      ;
; 0.707 ; contadorVel:inst|counter_internal[1] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.925      ;
; 0.710 ; contadorVel:inst|counter_internal[3] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 0.928      ;
; 0.822 ; btn                                  ; resetBox:inst21|state                ; btn                         ; clk1Mhz:inst22|out_internal ; -0.500       ; 2.207      ; 2.716      ;
; 0.824 ; resetBox:inst21|counter[1]           ; resetBox:inst21|counter[2]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.042      ;
; 0.824 ; resetBox:inst21|counter[3]           ; resetBox:inst21|counter[4]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.042      ;
; 0.825 ; resetBox:inst21|counter[5]           ; resetBox:inst21|counter[6]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.043      ;
; 0.839 ; resetBox:inst21|counter[0]           ; resetBox:inst21|counter[1]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.057      ;
; 0.839 ; resetBox:inst21|counter[6]           ; resetBox:inst21|counter[7]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.057      ;
; 0.840 ; resetBox:inst21|counter[2]           ; resetBox:inst21|counter[3]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.058      ;
; 0.841 ; resetBox:inst21|counter[4]           ; resetBox:inst21|counter[5]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.059      ;
; 0.841 ; resetBox:inst21|counter[6]           ; resetBox:inst21|counter[8]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.059      ;
; 0.841 ; resetBox:inst21|counter[0]           ; resetBox:inst21|counter[2]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.059      ;
; 0.842 ; resetBox:inst21|counter[2]           ; resetBox:inst21|counter[4]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.060      ;
; 0.843 ; resetBox:inst21|counter[4]           ; resetBox:inst21|counter[6]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.061      ;
; 0.845 ; resetBox:inst21|counter[17]          ; resetBox:inst21|counter[18]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; resetBox:inst21|counter[29]          ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; resetBox:inst21|counter[11]          ; resetBox:inst21|counter[12]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; resetBox:inst21|counter[19]          ; resetBox:inst21|counter[20]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; resetBox:inst21|counter[21]          ; resetBox:inst21|counter[22]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; resetBox:inst21|counter[15]          ; resetBox:inst21|counter[16]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.059      ; 1.062      ;
; 0.846 ; resetBox:inst21|counter[27]          ; resetBox:inst21|counter[28]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; resetBox:inst21|counter[7]           ; resetBox:inst21|counter[8]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; contadorVel:inst|counter_internal[5] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; resetBox:inst21|counter[25]          ; resetBox:inst21|counter[26]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; resetBox:inst21|counter[23]          ; resetBox:inst21|counter[24]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.065      ;
; 0.859 ; resetBox:inst21|counter[16]          ; resetBox:inst21|counter[17]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; contadorVel:inst|counter_internal[4] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; resetBox:inst21|counter[18]          ; resetBox:inst21|counter[19]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; resetBox:inst21|counter[22]          ; resetBox:inst21|counter[23]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; resetBox:inst21|counter[30]          ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; resetBox:inst21|counter[8]           ; resetBox:inst21|counter[9]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.061      ; 1.079      ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'btn'                                                                                                                                          ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.356 ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[3] ; clk1Mhz:inst22|out_internal ; btn         ; 0.000        ; 0.850      ; 1.393      ;
; 0.358 ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[0] ; clk1Mhz:inst22|out_internal ; btn         ; 0.000        ; 0.850      ; 1.395      ;
; 0.360 ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[2] ; clk1Mhz:inst22|out_internal ; btn         ; 0.000        ; 0.850      ; 1.397      ;
; 0.362 ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[1] ; clk1Mhz:inst22|out_internal ; btn         ; 0.000        ; 0.850      ; 1.399      ;
; 0.382 ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[1] ; btn                         ; btn         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; contadorSel:inst3|counter_internal[2] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; contadorSel:inst3|counter_internal[3] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 0.000        ; 0.038      ; 0.577      ;
; 0.385 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[0] ; btn                         ; btn         ; 0.000        ; 0.038      ; 0.580      ;
; 0.446 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[1] ; btn                         ; btn         ; 0.000        ; 0.042      ; 0.645      ;
; 0.643 ; contadorSel:inst3|counter_internal[2] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 0.000        ; 0.042      ; 0.842      ;
; 0.738 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 0.000        ; 0.042      ; 0.937      ;
; 0.740 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 0.000        ; 0.042      ; 0.939      ;
; 0.834 ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 0.000        ; 0.042      ; 1.033      ;
; 0.902 ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 0.000        ; 0.042      ; 1.101      ;
; 0.932 ; contadorSel:inst3|counter_internal[3] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 0.000        ; 0.042      ; 1.131      ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_1hz:inst6|tick_internal'                                                                                                          ;
+-------+------------------------+------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                      ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.475 ; Timer:inst4|count[2]   ; Timer:inst4|count[4]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.448      ; 1.080      ;
; 0.477 ; Timer:inst4|count[3]   ; Timer:inst4|count[4]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.448      ; 1.082      ;
; 0.478 ; Timer:inst4|count[5]   ; Timer:inst4|count[6]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.448      ; 1.083      ;
; 0.483 ; Timer:inst12|count[1]  ; Timer:inst12|count[2]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.423      ; 1.063      ;
; 0.484 ; Timer:inst11|count[1]  ; Timer:inst11|count[2]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.422      ; 1.063      ;
; 0.500 ; Timer:inst13|count[4]  ; Timer:inst13|count[5]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.423      ; 1.080      ;
; 0.502 ; Timer:inst7|count[11]  ; Timer:inst7|count[12]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.424      ; 1.083      ;
; 0.502 ; Timer:inst13|count[4]  ; Timer:inst13|count[6]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.423      ; 1.082      ;
; 0.502 ; Timer:inst14|count[1]  ; Timer:inst14|count[2]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.423      ; 1.082      ;
; 0.515 ; Timer:inst7|count[0]   ; Timer:inst7|count[1]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.424      ; 1.096      ;
; 0.517 ; Timer:inst14|count[6]  ; Timer:inst14|count[7]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.423      ; 1.097      ;
; 0.517 ; Timer:inst7|count[0]   ; Timer:inst7|count[2]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.424      ; 1.098      ;
; 0.519 ; Timer:inst14|count[6]  ; Timer:inst14|count[8]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.423      ; 1.099      ;
; 0.544 ; resetBox:inst21|reset  ; Timer:inst15|alarma_internal ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.225      ; 1.946      ;
; 0.551 ; resetBox:inst21|reset  ; Timer:inst11|alarma_internal ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.222      ; 1.950      ;
; 0.553 ; Timer:inst10|count[13] ; Timer:inst10|count[13]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.078      ; 0.788      ;
; 0.554 ; Timer:inst4|count[15]  ; Timer:inst4|count[15]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.078      ; 0.789      ;
; 0.554 ; Timer:inst9|count[13]  ; Timer:inst9|count[13]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; Timer:inst12|count[13] ; Timer:inst12|count[13]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; Timer:inst5|count[13]  ; Timer:inst5|count[13]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; Timer:inst10|count[15] ; Timer:inst10|count[15]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.078      ; 0.789      ;
; 0.554 ; Timer:inst10|count[11] ; Timer:inst10|count[11]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.078      ; 0.789      ;
; 0.554 ; Timer:inst15|count[13] ; Timer:inst15|count[13]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; Timer:inst7|count[13]  ; Timer:inst7|count[13]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; Timer:inst5|count[3]   ; Timer:inst5|count[3]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.788      ;
; 0.555 ; Timer:inst14|count[13] ; Timer:inst14|count[13]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.788      ;
; 0.555 ; Timer:inst13|count[13] ; Timer:inst13|count[13]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.788      ;
; 0.555 ; Timer:inst9|count[15]  ; Timer:inst9|count[15]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; Timer:inst12|count[15] ; Timer:inst12|count[15]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; Timer:inst12|count[11] ; Timer:inst12|count[11]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; Timer:inst5|count[15]  ; Timer:inst5|count[15]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; Timer:inst5|count[11]  ; Timer:inst5|count[11]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; Timer:inst15|count[15] ; Timer:inst15|count[15]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; Timer:inst15|count[11] ; Timer:inst15|count[11]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; Timer:inst7|count[15]  ; Timer:inst7|count[15]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; Timer:inst11|count[5]  ; Timer:inst11|count[5]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; Timer:inst5|count[5]   ; Timer:inst5|count[5]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; Timer:inst7|count[1]   ; Timer:inst7|count[1]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.789      ;
; 0.556 ; Timer:inst14|count[15] ; Timer:inst14|count[15]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.789      ;
; 0.556 ; Timer:inst14|count[11] ; Timer:inst14|count[11]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.789      ;
; 0.556 ; Timer:inst4|count[9]   ; Timer:inst4|count[9]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.078      ; 0.791      ;
; 0.556 ; Timer:inst4|count[7]   ; Timer:inst4|count[7]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.078      ; 0.791      ;
; 0.556 ; Timer:inst13|count[15] ; Timer:inst13|count[15]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.789      ;
; 0.556 ; Timer:inst13|count[11] ; Timer:inst13|count[11]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.789      ;
; 0.556 ; Timer:inst10|count[7]  ; Timer:inst10|count[7]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.078      ; 0.791      ;
; 0.556 ; Timer:inst12|count[6]  ; Timer:inst12|count[6]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.790      ;
; 0.556 ; Timer:inst11|count[6]  ; Timer:inst11|count[6]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.790      ;
; 0.556 ; Timer:inst13|count[1]  ; Timer:inst13|count[1]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.789      ;
; 0.557 ; Timer:inst11|count[9]  ; Timer:inst11|count[9]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; Timer:inst11|count[7]  ; Timer:inst11|count[7]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; Timer:inst4|count[14]  ; Timer:inst4|count[14]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.078      ; 0.792      ;
; 0.557 ; Timer:inst12|count[9]  ; Timer:inst12|count[9]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; Timer:inst12|count[7]  ; Timer:inst12|count[7]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; Timer:inst5|count[9]   ; Timer:inst5|count[9]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; Timer:inst5|count[7]   ; Timer:inst5|count[7]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; Timer:inst15|count[9]  ; Timer:inst15|count[9]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; Timer:inst15|count[7]  ; Timer:inst15|count[7]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; Timer:inst7|count[9]   ; Timer:inst7|count[9]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; Timer:inst7|count[7]   ; Timer:inst7|count[7]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.791      ;
; 0.558 ; Timer:inst14|count[9]  ; Timer:inst14|count[9]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; Timer:inst11|count[14] ; Timer:inst11|count[14]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.792      ;
; 0.558 ; Timer:inst4|count[12]  ; Timer:inst4|count[12]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.078      ; 0.793      ;
; 0.558 ; Timer:inst4|count[8]   ; Timer:inst4|count[8]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.078      ; 0.793      ;
; 0.558 ; Timer:inst13|count[9]  ; Timer:inst13|count[9]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; Timer:inst13|count[7]  ; Timer:inst13|count[7]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; Timer:inst9|count[14]  ; Timer:inst9|count[14]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.792      ;
; 0.558 ; Timer:inst12|count[14] ; Timer:inst12|count[14]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.792      ;
; 0.558 ; Timer:inst5|count[14]  ; Timer:inst5|count[14]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.792      ;
; 0.558 ; Timer:inst10|count[12] ; Timer:inst10|count[12]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.078      ; 0.793      ;
; 0.558 ; Timer:inst10|count[10] ; Timer:inst10|count[10]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.078      ; 0.793      ;
; 0.558 ; Timer:inst10|count[8]  ; Timer:inst10|count[8]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.078      ; 0.793      ;
; 0.558 ; Timer:inst7|count[14]  ; Timer:inst7|count[14]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.792      ;
; 0.558 ; Timer:inst14|count[2]  ; Timer:inst14|count[2]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; Timer:inst14|count[7]  ; Timer:inst14|count[7]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.791      ;
; 0.559 ; Timer:inst11|count[12] ; Timer:inst11|count[12]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst11|count[10] ; Timer:inst11|count[10]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst11|count[8]  ; Timer:inst11|count[8]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst9|count[12]  ; Timer:inst9|count[12]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst9|count[10]  ; Timer:inst9|count[10]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst9|count[8]   ; Timer:inst9|count[8]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst12|count[10] ; Timer:inst12|count[10]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst12|count[8]  ; Timer:inst12|count[8]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst5|count[10]  ; Timer:inst5|count[10]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst5|count[8]   ; Timer:inst5|count[8]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst15|count[12] ; Timer:inst15|count[12]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst15|count[10] ; Timer:inst15|count[10]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst7|count[10]  ; Timer:inst7|count[10]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst7|count[8]   ; Timer:inst7|count[8]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst12|count[4]  ; Timer:inst12|count[4]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst11|count[4]  ; Timer:inst11|count[4]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst9|count[4]   ; Timer:inst9|count[4]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst7|count[4]   ; Timer:inst7|count[4]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst15|count[4]  ; Timer:inst15|count[4]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; Timer:inst7|count[12]  ; Timer:inst7|count[12]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.077      ; 0.793      ;
; 0.560 ; Timer:inst14|count[12] ; Timer:inst14|count[12]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; Timer:inst14|count[10] ; Timer:inst14|count[10]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; Timer:inst13|count[12] ; Timer:inst13|count[12]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; Timer:inst13|count[10] ; Timer:inst13|count[10]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; Timer:inst13|count[8]  ; Timer:inst13|count[8]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; Timer:inst14|count[8]  ; Timer:inst14|count[8]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.076      ; 0.793      ;
+-------+------------------------+------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClockDivider:inst29|clk_5Hz_int'                                                                                                                                ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.848 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[2]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.469      ; 1.494      ;
; 0.848 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[0]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.469      ; 1.494      ;
; 0.848 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[3]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.469      ; 1.494      ;
; 0.848 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[9]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.469      ; 1.494      ;
; 0.848 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[4]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.469      ; 1.494      ;
; 0.848 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[1]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.469      ; 1.494      ;
; 0.848 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[5]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.469      ; 1.494      ;
; 0.848 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[6]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.469      ; 1.494      ;
; 0.848 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[7]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.469      ; 1.494      ;
; 0.848 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[8]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.469      ; 1.494      ;
; 1.172 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[11] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.469      ; 1.818      ;
; 1.172 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[10] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.469      ; 1.818      ;
; 1.172 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[13] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.469      ; 1.818      ;
; 1.172 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[12] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.469      ; 1.818      ;
; 1.172 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[14] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.469      ; 1.818      ;
; 1.172 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[15] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.469      ; 1.818      ;
; 1.194 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.412      ;
; 1.205 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.423      ;
; 1.295 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[0]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.513      ;
; 1.317 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.535      ;
; 1.363 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.581      ;
; 1.445 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.663      ;
; 1.449 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[2]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.667      ;
; 1.450 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.668      ;
; 1.464 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.682      ;
; 1.487 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.705      ;
; 1.488 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.706      ;
; 1.491 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.709      ;
; 1.496 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.714      ;
; 1.504 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[10] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.722      ;
; 1.555 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.773      ;
; 1.559 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.777      ;
; 1.565 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.783      ;
; 1.587 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.805      ;
; 1.641 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.859      ;
; 1.648 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.866      ;
; 1.652 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.870      ;
; 1.676 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.894      ;
; 1.691 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.909      ;
; 1.693 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.911      ;
; 1.700 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.918      ;
; 1.701 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.919      ;
; 1.704 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.922      ;
; 1.709 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[2]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.927      ;
; 1.709 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.927      ;
; 1.727 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.945      ;
; 1.740 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.958      ;
; 1.746 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.964      ;
; 1.764 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.982      ;
; 1.766 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.984      ;
; 1.768 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.986      ;
; 1.773 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.991      ;
; 1.780 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 1.998      ;
; 1.783 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.001      ;
; 1.791 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.009      ;
; 1.793 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.011      ;
; 1.794 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[2]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.012      ;
; 1.807 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.025      ;
; 1.814 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[10] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.032      ;
; 1.815 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.033      ;
; 1.847 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.065      ;
; 1.850 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.068      ;
; 1.857 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.075      ;
; 1.861 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.079      ;
; 1.867 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.085      ;
; 1.869 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.087      ;
; 1.882 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[10] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.100      ;
; 1.883 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.101      ;
; 1.884 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.102      ;
; 1.898 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.116      ;
; 1.910 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.128      ;
; 1.918 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.136      ;
; 1.922 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.140      ;
; 1.935 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.153      ;
; 1.948 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.166      ;
; 1.948 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.166      ;
; 1.948 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.166      ;
; 1.951 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.169      ;
; 1.952 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.170      ;
; 1.954 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.172      ;
; 1.955 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[10] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.173      ;
; 1.956 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.174      ;
; 1.961 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.179      ;
; 1.973 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.191      ;
; 1.976 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.194      ;
; 1.989 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.207      ;
; 1.993 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[10] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.211      ;
; 2.005 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.223      ;
; 2.005 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[2]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.223      ;
; 2.009 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.227      ;
; 2.011 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.229      ;
; 2.019 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.237      ;
; 2.025 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.243      ;
; 2.037 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.255      ;
; 2.046 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.264      ;
; 2.049 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.267      ;
; 2.053 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.271      ;
; 2.053 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.271      ;
; 2.060 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.278      ;
; 2.063 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.061      ; 2.281      ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk1Mhz:inst22|out_internal'                                                                                                              ;
+--------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                              ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.614 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.544      ;
; -1.614 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.544      ;
; -1.614 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.544      ;
; -1.614 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.544      ;
; -1.614 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.544      ;
; -1.614 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.544      ;
; -1.614 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.065     ; 2.544      ;
+--------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_1hz:inst6|tick_internal'                                                                                                ;
+--------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.580 ; resetBox:inst21|reset ; Timer:inst12|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.963      ; 2.538      ;
; -0.579 ; resetBox:inst21|reset ; Timer:inst14|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.943      ; 2.517      ;
; -0.579 ; resetBox:inst21|reset ; Timer:inst10|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.973      ; 2.547      ;
; -0.579 ; resetBox:inst21|reset ; Timer:inst11|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.963      ; 2.537      ;
; -0.579 ; resetBox:inst21|reset ; Timer:inst14|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.943      ; 2.517      ;
; -0.579 ; resetBox:inst21|reset ; Timer:inst10|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.973      ; 2.547      ;
; -0.579 ; resetBox:inst21|reset ; Timer:inst13|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.965      ; 2.539      ;
; -0.569 ; resetBox:inst21|reset ; Timer:inst4|count[0]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.966      ; 2.530      ;
; -0.569 ; resetBox:inst21|reset ; Timer:inst4|count[1]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.966      ; 2.530      ;
; -0.569 ; resetBox:inst21|reset ; Timer:inst4|count[2]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.966      ; 2.530      ;
; -0.569 ; resetBox:inst21|reset ; Timer:inst7|count[0]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.963      ; 2.527      ;
; -0.569 ; resetBox:inst21|reset ; Timer:inst4|count[3]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.966      ; 2.530      ;
; -0.569 ; resetBox:inst21|reset ; Timer:inst4|count[5]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.966      ; 2.530      ;
; -0.569 ; resetBox:inst21|reset ; Timer:inst7|count[11]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.963      ; 2.527      ;
; -0.243 ; resetBox:inst21|reset ; Timer:inst7|state      ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.552      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst9|count[1]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.306      ; 2.535      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst9|count[2]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.306      ; 2.535      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst11|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.308      ; 2.537      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst11|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.308      ; 2.537      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst12|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.309      ; 2.538      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst12|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.309      ; 2.538      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst9|count[3]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.306      ; 2.535      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst9|count[4]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.306      ; 2.535      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst9|count[5]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.306      ; 2.535      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst9|count[6]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.306      ; 2.535      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst11|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.308      ; 2.537      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst11|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.308      ; 2.537      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst11|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.308      ; 2.537      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst11|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.308      ; 2.537      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst12|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.309      ; 2.538      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst12|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.309      ; 2.538      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst12|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.309      ; 2.538      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst12|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.309      ; 2.538      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst12|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.309      ; 2.538      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst12|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.309      ; 2.538      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst12|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.309      ; 2.538      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst12|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.309      ; 2.538      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst12|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.309      ; 2.538      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst12|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.309      ; 2.538      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst12|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.309      ; 2.538      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst12|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.309      ; 2.538      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst12|count[15] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.309      ; 2.538      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst9|count[7]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.306      ; 2.535      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst9|count[8]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.306      ; 2.535      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst9|count[9]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.306      ; 2.535      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst9|count[10]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.306      ; 2.535      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst9|count[11]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.306      ; 2.535      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst9|count[12]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.306      ; 2.535      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst9|count[13]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.306      ; 2.535      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst9|count[14]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.306      ; 2.535      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst9|count[15]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.306      ; 2.535      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst11|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.308      ; 2.537      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst11|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.308      ; 2.537      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst11|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.308      ; 2.537      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst11|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.308      ; 2.537      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst11|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.308      ; 2.537      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst11|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.308      ; 2.537      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst11|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.308      ; 2.537      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst11|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.308      ; 2.537      ;
; -0.234 ; resetBox:inst21|reset ; Timer:inst11|count[15] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.308      ; 2.537      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst15|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.542      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst15|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.542      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst15|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.542      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst11|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.309      ; 2.537      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst15|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.542      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst15|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.542      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst15|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.542      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst15|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.542      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst15|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.542      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst15|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.542      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst15|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.542      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst15|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.542      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst15|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.542      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst15|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.542      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst15|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.542      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst15|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.542      ;
; -0.233 ; resetBox:inst21|reset ; Timer:inst15|count[15] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.314      ; 2.542      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst14|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.290      ; 2.517      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst14|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.290      ; 2.517      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst15|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.311      ; 2.538      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst9|state      ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.313      ; 2.540      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst9|count[0]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.308      ; 2.535      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst12|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.313      ; 2.540      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst13|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.312      ; 2.539      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst13|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.312      ; 2.539      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst13|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.312      ; 2.539      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst14|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.290      ; 2.517      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst14|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.290      ; 2.517      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst14|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.290      ; 2.517      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst13|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.312      ; 2.539      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst13|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.312      ; 2.539      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst13|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.312      ; 2.539      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst13|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.312      ; 2.539      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst13|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.312      ; 2.539      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst13|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.312      ; 2.539      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst13|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.312      ; 2.539      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst13|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.312      ; 2.539      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst13|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.312      ; 2.539      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst13|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.312      ; 2.539      ;
; -0.232 ; resetBox:inst21|reset ; Timer:inst13|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.312      ; 2.539      ;
+--------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_1hz:inst6|tick_internal'                                                                                                ;
+-------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.582 ; resetBox:inst21|reset ; Timer:inst4|count[4]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.609      ; 2.368      ;
; 0.582 ; resetBox:inst21|reset ; Timer:inst4|count[6]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.609      ; 2.368      ;
; 0.582 ; resetBox:inst21|reset ; Timer:inst4|count[7]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.609      ; 2.368      ;
; 0.582 ; resetBox:inst21|reset ; Timer:inst4|count[8]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.609      ; 2.368      ;
; 0.582 ; resetBox:inst21|reset ; Timer:inst4|count[9]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.609      ; 2.368      ;
; 0.582 ; resetBox:inst21|reset ; Timer:inst4|count[10]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.609      ; 2.368      ;
; 0.582 ; resetBox:inst21|reset ; Timer:inst4|count[11]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.609      ; 2.368      ;
; 0.582 ; resetBox:inst21|reset ; Timer:inst4|count[12]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.609      ; 2.368      ;
; 0.582 ; resetBox:inst21|reset ; Timer:inst4|count[13]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.609      ; 2.368      ;
; 0.582 ; resetBox:inst21|reset ; Timer:inst4|count[14]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.609      ; 2.368      ;
; 0.582 ; resetBox:inst21|reset ; Timer:inst4|count[15]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.609      ; 2.368      ;
; 0.606 ; resetBox:inst21|reset ; Timer:inst4|state      ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.585      ; 2.368      ;
; 0.606 ; resetBox:inst21|reset ; Timer:inst7|count[1]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.582      ; 2.365      ;
; 0.606 ; resetBox:inst21|reset ; Timer:inst7|count[2]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.582      ; 2.365      ;
; 0.606 ; resetBox:inst21|reset ; Timer:inst7|count[3]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.582      ; 2.365      ;
; 0.606 ; resetBox:inst21|reset ; Timer:inst7|count[4]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.582      ; 2.365      ;
; 0.606 ; resetBox:inst21|reset ; Timer:inst7|count[5]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.582      ; 2.365      ;
; 0.606 ; resetBox:inst21|reset ; Timer:inst7|count[6]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.582      ; 2.365      ;
; 0.606 ; resetBox:inst21|reset ; Timer:inst7|count[7]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.582      ; 2.365      ;
; 0.606 ; resetBox:inst21|reset ; Timer:inst7|count[8]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.582      ; 2.365      ;
; 0.606 ; resetBox:inst21|reset ; Timer:inst7|count[9]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.582      ; 2.365      ;
; 0.606 ; resetBox:inst21|reset ; Timer:inst7|count[10]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.582      ; 2.365      ;
; 0.606 ; resetBox:inst21|reset ; Timer:inst7|count[12]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.582      ; 2.365      ;
; 0.606 ; resetBox:inst21|reset ; Timer:inst7|count[13]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.582      ; 2.365      ;
; 0.606 ; resetBox:inst21|reset ; Timer:inst7|count[14]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.582      ; 2.365      ;
; 0.606 ; resetBox:inst21|reset ; Timer:inst7|count[15]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.582      ; 2.365      ;
; 0.611 ; resetBox:inst21|reset ; Timer:inst10|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.599      ; 2.387      ;
; 0.611 ; resetBox:inst21|reset ; Timer:inst10|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.596      ; 2.384      ;
; 0.611 ; resetBox:inst21|reset ; Timer:inst10|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.596      ; 2.384      ;
; 0.612 ; resetBox:inst21|reset ; Timer:inst14|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.591      ; 2.380      ;
; 0.612 ; resetBox:inst21|reset ; Timer:inst5|state      ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.595      ; 2.384      ;
; 0.612 ; resetBox:inst21|reset ; Timer:inst13|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.596      ; 2.385      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst5|count[0]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.592      ; 2.382      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst5|count[1]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.592      ; 2.382      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst5|count[2]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.592      ; 2.382      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst10|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.595      ; 2.385      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst10|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.595      ; 2.385      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst5|count[3]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.592      ; 2.382      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst5|count[4]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.592      ; 2.382      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst5|count[5]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.592      ; 2.382      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst5|count[6]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.592      ; 2.382      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst10|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.595      ; 2.385      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst10|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.595      ; 2.385      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst10|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.595      ; 2.385      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst10|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.595      ; 2.385      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst10|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.595      ; 2.385      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst10|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.595      ; 2.385      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst10|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.595      ; 2.385      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst10|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.595      ; 2.385      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst10|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.595      ; 2.385      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst10|count[15] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.595      ; 2.385      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst5|count[7]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.592      ; 2.382      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst5|count[8]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.592      ; 2.382      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst5|count[9]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.592      ; 2.382      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst5|count[10]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.592      ; 2.382      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst5|count[11]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.592      ; 2.382      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst5|count[12]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.592      ; 2.382      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst5|count[13]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.592      ; 2.382      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst5|count[14]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.592      ; 2.382      ;
; 0.613 ; resetBox:inst21|reset ; Timer:inst5|count[15]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.592      ; 2.382      ;
; 0.615 ; resetBox:inst21|reset ; Timer:inst15|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.583      ; 2.375      ;
; 0.615 ; resetBox:inst21|reset ; Timer:inst12|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.585      ; 2.377      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst15|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.586      ; 2.379      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst15|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.586      ; 2.379      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst15|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.586      ; 2.379      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst9|state      ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.584      ; 2.377      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst9|count[0]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.579      ; 2.372      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst9|count[1]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.578      ; 2.371      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst9|count[2]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.578      ; 2.371      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst11|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.581      ; 2.374      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst12|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.581      ; 2.374      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst12|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.581      ; 2.374      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst13|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.583      ; 2.376      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst13|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.583      ; 2.376      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst13|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.583      ; 2.376      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst15|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.586      ; 2.379      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst15|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.586      ; 2.379      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst15|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.586      ; 2.379      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst15|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.586      ; 2.379      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst9|count[3]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.578      ; 2.371      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst9|count[4]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.578      ; 2.371      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst9|count[5]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.578      ; 2.371      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst9|count[6]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.578      ; 2.371      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst12|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.581      ; 2.374      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst12|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.581      ; 2.374      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst12|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.581      ; 2.374      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst12|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.581      ; 2.374      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst13|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.583      ; 2.376      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst13|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.583      ; 2.376      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst13|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.583      ; 2.376      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst15|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.586      ; 2.379      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst15|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.586      ; 2.379      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst15|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.586      ; 2.379      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst15|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.586      ; 2.379      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst15|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.586      ; 2.379      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst15|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.586      ; 2.379      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst15|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.586      ; 2.379      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst15|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.586      ; 2.379      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst15|count[15] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.586      ; 2.379      ;
; 0.616 ; resetBox:inst21|reset ; Timer:inst12|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.581      ; 2.374      ;
+-------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk1Mhz:inst22|out_internal'                                                                                                              ;
+-------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                              ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 2.161 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.058      ; 2.376      ;
; 2.161 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.058      ; 2.376      ;
; 2.161 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.058      ; 2.376      ;
; 2.161 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.058      ; 2.376      ;
; 2.161 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.058      ; 2.376      ;
; 2.161 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.058      ; 2.376      ;
; 2.161 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.058      ; 2.376      ;
+-------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|buzzerSignal                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|clk_5Hz_int                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[12]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[13]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[14]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[15]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[16]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[17]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[18]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[19]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[20]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[21]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[22]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S10  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S5   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S6   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S7   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S8   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S9   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|switch_count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|switch_count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|switch_count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|switch_count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|out_internal                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[10]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[11]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[12]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[13]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[14]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[15]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[16]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[17]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[18]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[19]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[20]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[21]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[22]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[23]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[24]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[2]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[3]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[4]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[5]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[6]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[7]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[8]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[9]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|tick_internal                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|display_value[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|display_value[1]       ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'btn'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; btn   ; Rise       ; btn                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; btn   ; Rise       ; contadorSel:inst3|counter_internal[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; btn   ; Rise       ; contadorSel:inst3|counter_internal[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; btn   ; Rise       ; contadorSel:inst3|counter_internal[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; btn   ; Rise       ; contadorSel:inst3|counter_internal[3] ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width  ; btn   ; Rise       ; contadorSel:inst3|counter_internal[0] ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width  ; btn   ; Rise       ; contadorSel:inst3|counter_internal[1] ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width  ; btn   ; Rise       ; contadorSel:inst3|counter_internal[2] ;
; 0.094  ; 0.278        ; 0.184          ; Low Pulse Width  ; btn   ; Rise       ; contadorSel:inst3|counter_internal[3] ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; inst3|counter_internal[0]|clk         ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; inst3|counter_internal[1]|clk         ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; inst3|counter_internal[2]|clk         ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; inst3|counter_internal[3]|clk         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; btn~input|o                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; btn~input|i                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; btn~input|i                           ;
; 0.503  ; 0.719        ; 0.216          ; High Pulse Width ; btn   ; Rise       ; contadorSel:inst3|counter_internal[0] ;
; 0.503  ; 0.719        ; 0.216          ; High Pulse Width ; btn   ; Rise       ; contadorSel:inst3|counter_internal[1] ;
; 0.503  ; 0.719        ; 0.216          ; High Pulse Width ; btn   ; Rise       ; contadorSel:inst3|counter_internal[2] ;
; 0.503  ; 0.719        ; 0.216          ; High Pulse Width ; btn   ; Rise       ; contadorSel:inst3|counter_internal[3] ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; btn~input|o                           ;
; 0.743  ; 0.743        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; inst3|counter_internal[0]|clk         ;
; 0.743  ; 0.743        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; inst3|counter_internal[1]|clk         ;
; 0.743  ; 0.743        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; inst3|counter_internal[2]|clk         ;
; 0.743  ; 0.743        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; inst3|counter_internal[3]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_1hz:inst6|tick_internal'                                                      ;
+--------+--------------+----------------+------------+-----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+-----------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[2]        ;
+--------+--------------+----------------+------------+-----------------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk1Mhz:inst22|out_internal'                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|initialized         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|reset                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|state                ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[0] ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[1] ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[2] ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[3] ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[4] ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[5] ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[6] ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[10]          ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[13]          ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[14]          ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|reset                ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|state                ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|initialized         ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[0]       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[1]       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[2]       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[3]       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[4]       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[5]       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[6]       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[7]       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[8]       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[9]       ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[0]           ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[11]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[12]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[15]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[16]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[17]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[18]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[19]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[1]           ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[20]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[21]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[22]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[23]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[24]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[25]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[26]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[27]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[28]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[29]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[2]           ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[30]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[31]          ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[3]           ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[4]           ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[5]           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ClockDivider:inst29|clk_5Hz_int'                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[9]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[0]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[10]  ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[11]  ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[12]  ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[13]  ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[14]  ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[15]  ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[1]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[2]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[3]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[4]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[5]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[6]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[7]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[8]   ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[9]   ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[10]  ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[11]  ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[12]  ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[13]  ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[14]  ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[15]  ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[0]   ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[1]   ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[2]   ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[3]   ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[4]   ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[5]   ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[6]   ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[7]   ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[8]   ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[9]   ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[0]|clk      ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[10]|clk     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[11]|clk     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[12]|clk     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[13]|clk     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[14]|clk     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[15]|clk     ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[1]|clk      ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[2]|clk      ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[3]|clk      ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[4]|clk      ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[5]|clk      ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[6]|clk      ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[7]|clk      ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[8]|clk      ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[9]|clk      ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int~clkctrl|inclk[0] ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int|q                ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int~clkctrl|inclk[0] ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int~clkctrl|outclk   ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[10]|clk     ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[11]|clk     ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[12]|clk     ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[13]|clk     ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[14]|clk     ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[15]|clk     ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[0]|clk      ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[1]|clk      ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[2]|clk      ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[3]|clk      ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[4]|clk      ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[5]|clk      ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[6]|clk      ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[7]|clk      ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[8]|clk      ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[9]|clk      ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; btn_1        ; ClockDivider:inst29|clk_5Hz_int ; 3.704 ; 4.263 ; Rise       ; ClockDivider:inst29|clk_5Hz_int ;
; btn_2        ; ClockDivider:inst29|clk_5Hz_int ; 3.581 ; 4.102 ; Rise       ; ClockDivider:inst29|clk_5Hz_int ;
; Switches[*]  ; clk                             ; 5.649 ; 6.086 ; Rise       ; clk                             ;
;  Switches[0] ; clk                             ; 4.953 ; 5.432 ; Rise       ; clk                             ;
;  Switches[1] ; clk                             ; 5.114 ; 5.613 ; Rise       ; clk                             ;
;  Switches[2] ; clk                             ; 5.649 ; 6.086 ; Rise       ; clk                             ;
;  Switches[3] ; clk                             ; 4.683 ; 5.171 ; Rise       ; clk                             ;
;  Switches[4] ; clk                             ; 4.712 ; 5.218 ; Rise       ; clk                             ;
;  Switches[5] ; clk                             ; 4.262 ; 4.656 ; Rise       ; clk                             ;
;  Switches[6] ; clk                             ; 3.879 ; 4.359 ; Rise       ; clk                             ;
;  Switches[7] ; clk                             ; 3.545 ; 4.026 ; Rise       ; clk                             ;
;  Switches[8] ; clk                             ; 3.499 ; 4.028 ; Rise       ; clk                             ;
;  Switches[9] ; clk                             ; 3.497 ; 4.064 ; Rise       ; clk                             ;
; Switches[*]  ; clk1Mhz:inst22|out_internal     ; 5.581 ; 6.034 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[0] ; clk1Mhz:inst22|out_internal     ; 5.163 ; 5.683 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[1] ; clk1Mhz:inst22|out_internal     ; 5.075 ; 5.599 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[2] ; clk1Mhz:inst22|out_internal     ; 5.510 ; 5.941 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[3] ; clk1Mhz:inst22|out_internal     ; 5.285 ; 5.712 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[4] ; clk1Mhz:inst22|out_internal     ; 5.372 ; 5.794 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[5] ; clk1Mhz:inst22|out_internal     ; 5.048 ; 5.443 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[6] ; clk1Mhz:inst22|out_internal     ; 5.551 ; 5.988 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[7] ; clk1Mhz:inst22|out_internal     ; 5.579 ; 5.957 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[8] ; clk1Mhz:inst22|out_internal     ; 5.241 ; 5.650 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[9] ; clk1Mhz:inst22|out_internal     ; 5.581 ; 6.034 ; Rise       ; clk1Mhz:inst22|out_internal     ;
; btn          ; clk1Mhz:inst22|out_internal     ; 0.818 ; 1.053 ; Rise       ; clk1Mhz:inst22|out_internal     ;
; Switches[*]  ; clk_1hz:inst6|tick_internal     ; 3.180 ; 3.712 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[0] ; clk_1hz:inst6|tick_internal     ; 2.559 ; 3.047 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[1] ; clk_1hz:inst6|tick_internal     ; 3.180 ; 3.712 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[2] ; clk_1hz:inst6|tick_internal     ; 2.746 ; 3.226 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[3] ; clk_1hz:inst6|tick_internal     ; 2.709 ; 3.178 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[4] ; clk_1hz:inst6|tick_internal     ; 2.663 ; 3.179 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[5] ; clk_1hz:inst6|tick_internal     ; 2.655 ; 3.143 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[6] ; clk_1hz:inst6|tick_internal     ; 2.920 ; 3.450 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[7] ; clk_1hz:inst6|tick_internal     ; 2.857 ; 3.362 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[8] ; clk_1hz:inst6|tick_internal     ; 2.506 ; 2.988 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[9] ; clk_1hz:inst6|tick_internal     ; 2.753 ; 3.289 ; Rise       ; clk_1hz:inst6|tick_internal     ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; btn_1        ; ClockDivider:inst29|clk_5Hz_int ; -2.011 ; -2.532 ; Rise       ; ClockDivider:inst29|clk_5Hz_int ;
; btn_2        ; ClockDivider:inst29|clk_5Hz_int ; -2.274 ; -2.774 ; Rise       ; ClockDivider:inst29|clk_5Hz_int ;
; Switches[*]  ; clk                             ; -3.084 ; -3.622 ; Rise       ; clk                             ;
;  Switches[0] ; clk                             ; -4.511 ; -4.980 ; Rise       ; clk                             ;
;  Switches[1] ; clk                             ; -4.681 ; -5.161 ; Rise       ; clk                             ;
;  Switches[2] ; clk                             ; -5.121 ; -5.561 ; Rise       ; clk                             ;
;  Switches[3] ; clk                             ; -4.211 ; -4.704 ; Rise       ; clk                             ;
;  Switches[4] ; clk                             ; -4.250 ; -4.756 ; Rise       ; clk                             ;
;  Switches[5] ; clk                             ; -3.790 ; -4.188 ; Rise       ; clk                             ;
;  Switches[6] ; clk                             ; -3.440 ; -3.923 ; Rise       ; clk                             ;
;  Switches[7] ; clk                             ; -3.149 ; -3.622 ; Rise       ; clk                             ;
;  Switches[8] ; clk                             ; -3.135 ; -3.644 ; Rise       ; clk                             ;
;  Switches[9] ; clk                             ; -3.084 ; -3.647 ; Rise       ; clk                             ;
; Switches[*]  ; clk1Mhz:inst22|out_internal     ; -2.131 ; -2.592 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[0] ; clk1Mhz:inst22|out_internal     ; -2.423 ; -2.919 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[1] ; clk1Mhz:inst22|out_internal     ; -2.330 ; -2.825 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[2] ; clk1Mhz:inst22|out_internal     ; -2.709 ; -3.167 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[3] ; clk1Mhz:inst22|out_internal     ; -2.496 ; -2.958 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[4] ; clk1Mhz:inst22|out_internal     ; -2.298 ; -2.759 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[5] ; clk1Mhz:inst22|out_internal     ; -2.131 ; -2.592 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[6] ; clk1Mhz:inst22|out_internal     ; -2.516 ; -3.029 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[7] ; clk1Mhz:inst22|out_internal     ; -2.547 ; -3.008 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[8] ; clk1Mhz:inst22|out_internal     ; -2.218 ; -2.720 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[9] ; clk1Mhz:inst22|out_internal     ; -2.546 ; -3.078 ; Rise       ; clk1Mhz:inst22|out_internal     ;
; btn          ; clk1Mhz:inst22|out_internal     ; -0.239 ; -0.352 ; Rise       ; clk1Mhz:inst22|out_internal     ;
; Switches[*]  ; clk_1hz:inst6|tick_internal     ; -0.446 ; -0.905 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[0] ; clk_1hz:inst6|tick_internal     ; -0.773 ; -1.275 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[1] ; clk_1hz:inst6|tick_internal     ; -0.669 ; -1.161 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[2] ; clk_1hz:inst6|tick_internal     ; -0.777 ; -1.251 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[3] ; clk_1hz:inst6|tick_internal     ; -0.792 ; -1.255 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[4] ; clk_1hz:inst6|tick_internal     ; -0.801 ; -1.282 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[5] ; clk_1hz:inst6|tick_internal     ; -0.446 ; -0.905 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[6] ; clk_1hz:inst6|tick_internal     ; -0.805 ; -1.312 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[7] ; clk_1hz:inst6|tick_internal     ; -0.810 ; -1.274 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[8] ; clk_1hz:inst6|tick_internal     ; -0.628 ; -1.093 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[9] ; clk_1hz:inst6|tick_internal     ; -1.021 ; -1.531 ; Rise       ; clk_1hz:inst6|tick_internal     ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+---------------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port           ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+---------------------+-----------------------------+--------+--------+------------+-----------------------------+
; ledOutput[*]        ; btn                         ; 10.096 ; 10.507 ; Rise       ; btn                         ;
;  ledOutput[0]       ; btn                         ; 9.020  ; 9.159  ; Rise       ; btn                         ;
;  ledOutput[1]       ; btn                         ; 9.138  ; 9.377  ; Rise       ; btn                         ;
;  ledOutput[2]       ; btn                         ; 10.096 ; 10.507 ; Rise       ; btn                         ;
;  ledOutput[3]       ; btn                         ; 9.330  ; 9.456  ; Rise       ; btn                         ;
;  ledOutput[4]       ; btn                         ; 9.409  ; 9.647  ; Rise       ; btn                         ;
;  ledOutput[5]       ; btn                         ; 9.315  ; 9.502  ; Rise       ; btn                         ;
;  ledOutput[6]       ; btn                         ; 9.133  ; 9.194  ; Rise       ; btn                         ;
;  ledOutput[7]       ; btn                         ; 8.489  ; 8.687  ; Rise       ; btn                         ;
;  ledOutput[8]       ; btn                         ; 9.901  ; 9.919  ; Rise       ; btn                         ;
;  ledOutput[9]       ; btn                         ; 9.101  ; 9.007  ; Rise       ; btn                         ;
; Buzzer              ; clk                         ; 6.619  ; 6.683  ; Rise       ; clk                         ;
; salidaAlarma[*]     ; clk                         ; 7.999  ; 8.053  ; Rise       ; clk                         ;
;  salidaAlarma[2]    ; clk                         ; 7.798  ; 7.834  ; Rise       ; clk                         ;
;  salidaAlarma[3]    ; clk                         ; 7.999  ; 8.053  ; Rise       ; clk                         ;
; segment_a[*]        ; clk                         ; 18.635 ; 18.662 ; Rise       ; clk                         ;
;  segment_a[0]       ; clk                         ; 18.290 ; 18.277 ; Rise       ; clk                         ;
;  segment_a[1]       ; clk                         ; 18.063 ; 18.079 ; Rise       ; clk                         ;
;  segment_a[2]       ; clk                         ; 18.013 ; 18.065 ; Rise       ; clk                         ;
;  segment_a[3]       ; clk                         ; 17.829 ; 17.883 ; Rise       ; clk                         ;
;  segment_a[4]       ; clk                         ; 17.340 ; 17.324 ; Rise       ; clk                         ;
;  segment_a[5]       ; clk                         ; 18.466 ; 18.437 ; Rise       ; clk                         ;
;  segment_a[6]       ; clk                         ; 18.635 ; 18.662 ; Rise       ; clk                         ;
; segment_b[*]        ; clk                         ; 16.723 ; 16.639 ; Rise       ; clk                         ;
;  segment_b[0]       ; clk                         ; 16.451 ; 16.401 ; Rise       ; clk                         ;
;  segment_b[1]       ; clk                         ; 16.519 ; 16.470 ; Rise       ; clk                         ;
;  segment_b[2]       ; clk                         ; 16.195 ; 16.408 ; Rise       ; clk                         ;
;  segment_b[3]       ; clk                         ; 16.445 ; 16.379 ; Rise       ; clk                         ;
;  segment_b[4]       ; clk                         ; 16.577 ; 16.323 ; Rise       ; clk                         ;
;  segment_b[5]       ; clk                         ; 16.554 ; 16.307 ; Rise       ; clk                         ;
;  segment_b[6]       ; clk                         ; 16.723 ; 16.639 ; Rise       ; clk                         ;
; segment_output[*]   ; clk                         ; 7.264  ; 7.157  ; Rise       ; clk                         ;
;  segment_output[0]  ; clk                         ; 7.136  ; 7.110  ; Rise       ; clk                         ;
;  segment_output[1]  ; clk                         ; 6.937  ; 6.821  ; Rise       ; clk                         ;
;  segment_output[2]  ; clk                         ; 7.264  ; 7.157  ; Rise       ; clk                         ;
;  segment_output[3]  ; clk                         ; 7.155  ; 7.134  ; Rise       ; clk                         ;
;  segment_output[4]  ; clk                         ; 7.155  ; 7.134  ; Rise       ; clk                         ;
;  segment_output[5]  ; clk                         ; 7.093  ; 7.076  ; Rise       ; clk                         ;
;  segment_output[6]  ; clk                         ; 6.883  ; 6.836  ; Rise       ; clk                         ;
;  segment_output[7]  ; clk                         ; 7.146  ; 7.044  ; Rise       ; clk                         ;
;  segment_output[8]  ; clk                         ; 7.104  ; 7.015  ; Rise       ; clk                         ;
;  segment_output[9]  ; clk                         ; 6.633  ; 6.710  ; Rise       ; clk                         ;
;  segment_output[10] ; clk                         ; 6.719  ; 6.693  ; Rise       ; clk                         ;
;  segment_output[11] ; clk                         ; 6.669  ; 6.573  ; Rise       ; clk                         ;
;  segment_output[12] ; clk                         ; 6.581  ; 6.648  ; Rise       ; clk                         ;
;  segment_output[13] ; clk                         ; 6.685  ; 6.683  ; Rise       ; clk                         ;
; salidaAlarma[*]     ; clk_1hz:inst6|tick_internal ; 8.738  ; 8.751  ; Rise       ; clk_1hz:inst6|tick_internal ;
;  salidaAlarma[2]    ; clk_1hz:inst6|tick_internal ; 8.537  ; 8.532  ; Rise       ; clk_1hz:inst6|tick_internal ;
;  salidaAlarma[3]    ; clk_1hz:inst6|tick_internal ; 8.738  ; 8.751  ; Rise       ; clk_1hz:inst6|tick_internal ;
+---------------------+-----------------------------+--------+--------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+---------------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port           ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+---------------------+-----------------------------+-------+-------+------------+-----------------------------+
; ledOutput[*]        ; btn                         ; 7.949 ; 8.088 ; Rise       ; btn                         ;
;  ledOutput[0]       ; btn                         ; 8.323 ; 8.402 ; Rise       ; btn                         ;
;  ledOutput[1]       ; btn                         ; 8.181 ; 8.247 ; Rise       ; btn                         ;
;  ledOutput[2]       ; btn                         ; 9.535 ; 9.912 ; Rise       ; btn                         ;
;  ledOutput[3]       ; btn                         ; 8.617 ; 8.604 ; Rise       ; btn                         ;
;  ledOutput[4]       ; btn                         ; 8.648 ; 8.774 ; Rise       ; btn                         ;
;  ledOutput[5]       ; btn                         ; 8.656 ; 8.650 ; Rise       ; btn                         ;
;  ledOutput[6]       ; btn                         ; 8.329 ; 8.357 ; Rise       ; btn                         ;
;  ledOutput[7]       ; btn                         ; 7.949 ; 8.088 ; Rise       ; btn                         ;
;  ledOutput[8]       ; btn                         ; 9.066 ; 9.053 ; Rise       ; btn                         ;
;  ledOutput[9]       ; btn                         ; 8.311 ; 8.208 ; Rise       ; btn                         ;
; Buzzer              ; clk                         ; 6.458 ; 6.517 ; Rise       ; clk                         ;
; salidaAlarma[*]     ; clk                         ; 7.135 ; 7.102 ; Rise       ; clk                         ;
;  salidaAlarma[2]    ; clk                         ; 7.135 ; 7.102 ; Rise       ; clk                         ;
;  salidaAlarma[3]    ; clk                         ; 7.326 ; 7.310 ; Rise       ; clk                         ;
; segment_a[*]        ; clk                         ; 6.862 ; 6.834 ; Rise       ; clk                         ;
;  segment_a[0]       ; clk                         ; 6.875 ; 6.834 ; Rise       ; clk                         ;
;  segment_a[1]       ; clk                         ; 7.126 ; 7.228 ; Rise       ; clk                         ;
;  segment_a[2]       ; clk                         ; 7.076 ; 7.153 ; Rise       ; clk                         ;
;  segment_a[3]       ; clk                         ; 6.973 ; 7.056 ; Rise       ; clk                         ;
;  segment_a[4]       ; clk                         ; 7.453 ; 7.461 ; Rise       ; clk                         ;
;  segment_a[5]       ; clk                         ; 6.862 ; 6.940 ; Rise       ; clk                         ;
;  segment_a[6]       ; clk                         ; 7.184 ; 7.273 ; Rise       ; clk                         ;
; segment_b[*]        ; clk                         ; 6.884 ; 6.753 ; Rise       ; clk                         ;
;  segment_b[0]       ; clk                         ; 6.884 ; 6.753 ; Rise       ; clk                         ;
;  segment_b[1]       ; clk                         ; 7.327 ; 7.195 ; Rise       ; clk                         ;
;  segment_b[2]       ; clk                         ; 7.145 ; 7.140 ; Rise       ; clk                         ;
;  segment_b[3]       ; clk                         ; 7.236 ; 7.136 ; Rise       ; clk                         ;
;  segment_b[4]       ; clk                         ; 7.346 ; 7.208 ; Rise       ; clk                         ;
;  segment_b[5]       ; clk                         ; 6.986 ; 6.827 ; Rise       ; clk                         ;
;  segment_b[6]       ; clk                         ; 7.179 ; 7.160 ; Rise       ; clk                         ;
; segment_output[*]   ; clk                         ; 5.884 ; 5.864 ; Rise       ; clk                         ;
;  segment_output[0]  ; clk                         ; 6.202 ; 6.251 ; Rise       ; clk                         ;
;  segment_output[1]  ; clk                         ; 6.299 ; 6.175 ; Rise       ; clk                         ;
;  segment_output[2]  ; clk                         ; 6.613 ; 6.498 ; Rise       ; clk                         ;
;  segment_output[3]  ; clk                         ; 6.220 ; 6.274 ; Rise       ; clk                         ;
;  segment_output[4]  ; clk                         ; 6.220 ; 6.274 ; Rise       ; clk                         ;
;  segment_output[5]  ; clk                         ; 6.160 ; 6.218 ; Rise       ; clk                         ;
;  segment_output[6]  ; clk                         ; 5.959 ; 5.988 ; Rise       ; clk                         ;
;  segment_output[7]  ; clk                         ; 6.339 ; 6.310 ; Rise       ; clk                         ;
;  segment_output[8]  ; clk                         ; 6.310 ; 6.274 ; Rise       ; clk                         ;
;  segment_output[9]  ; clk                         ; 6.020 ; 5.920 ; Rise       ; clk                         ;
;  segment_output[10] ; clk                         ; 5.924 ; 5.906 ; Rise       ; clk                         ;
;  segment_output[11] ; clk                         ; 5.912 ; 5.888 ; Rise       ; clk                         ;
;  segment_output[12] ; clk                         ; 5.970 ; 5.864 ; Rise       ; clk                         ;
;  segment_output[13] ; clk                         ; 5.884 ; 5.907 ; Rise       ; clk                         ;
; salidaAlarma[*]     ; clk_1hz:inst6|tick_internal ; 7.973 ; 7.932 ; Rise       ; clk_1hz:inst6|tick_internal ;
;  salidaAlarma[2]    ; clk_1hz:inst6|tick_internal ; 7.973 ; 7.932 ; Rise       ; clk_1hz:inst6|tick_internal ;
;  salidaAlarma[3]    ; clk_1hz:inst6|tick_internal ; 8.164 ; 8.140 ; Rise       ; clk_1hz:inst6|tick_internal ;
+---------------------+-----------------------------+-------+-------+------------+-----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                              ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 264.55 MHz ; 264.55 MHz      ; clk1Mhz:inst22|out_internal     ;                                                               ;
; 301.2 MHz  ; 250.0 MHz       ; clk                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 308.64 MHz ; 308.64 MHz      ; ClockDivider:inst29|clk_5Hz_int ;                                                               ;
; 320.2 MHz  ; 320.2 MHz       ; clk_1hz:inst6|tick_internal     ;                                                               ;
; 853.24 MHz ; 250.0 MHz       ; btn                             ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk1Mhz:inst22|out_internal     ; -2.780 ; -74.323       ;
; clk                             ; -2.516 ; -131.428      ;
; ClockDivider:inst29|clk_5Hz_int ; -2.240 ; -33.253       ;
; clk_1hz:inst6|tick_internal     ; -2.123 ; -156.919      ;
; btn                             ; -0.172 ; -0.341        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -0.082 ; -0.199        ;
; btn                             ; 0.207  ; 0.000         ;
; clk1Mhz:inst22|out_internal     ; 0.291  ; 0.000         ;
; clk_1hz:inst6|tick_internal     ; 0.417  ; 0.000         ;
; ClockDivider:inst29|clk_5Hz_int ; 0.756  ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk1Mhz:inst22|out_internal ; -1.325 ; -9.275        ;
; clk_1hz:inst6|tick_internal ; -0.374 ; -13.627       ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; clk_1hz:inst6|tick_internal ; 0.466 ; 0.000         ;
; clk1Mhz:inst22|out_internal ; 1.923 ; 0.000         ;
+-----------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -107.000      ;
; btn                             ; -3.000 ; -7.000        ;
; clk_1hz:inst6|tick_internal     ; -1.000 ; -180.000      ;
; clk1Mhz:inst22|out_internal     ; -1.000 ; -52.000       ;
; ClockDivider:inst29|clk_5Hz_int ; -1.000 ; -16.000       ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk1Mhz:inst22|out_internal'                                                                                                                           ;
+--------+--------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                              ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -2.780 ; resetBox:inst21|counter[22]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.067     ; 3.708      ;
; -2.720 ; resetBox:inst21|counter[7]     ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.069     ; 3.646      ;
; -2.597 ; resetBox:inst21|counter[26]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.067     ; 3.525      ;
; -2.553 ; resetBox:inst21|counter[23]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.067     ; 3.481      ;
; -2.518 ; resetBox:inst21|counter[8]     ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.069     ; 3.444      ;
; -2.509 ; resetBox:inst21|counter[11]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.069     ; 3.435      ;
; -2.481 ; resetBox:inst21|counter[15]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.069     ; 3.407      ;
; -2.451 ; resetBox:inst21|counter[25]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.067     ; 3.379      ;
; -2.449 ; resetBox:inst21|counter[9]     ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.069     ; 3.375      ;
; -2.448 ; resetBox:inst21|counter[19]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.067     ; 3.376      ;
; -2.422 ; resetBox:inst21|counter[12]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.069     ; 3.348      ;
; -2.414 ; resetBox:inst21|counter[27]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.067     ; 3.342      ;
; -2.407 ; resetBox:inst21|counter[24]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.067     ; 3.335      ;
; -2.319 ; resetBox:inst21|counter[10]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.066     ; 3.248      ;
; -2.315 ; resetBox:inst21|counter[21]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.067     ; 3.243      ;
; -2.228 ; resetBox:inst21|counter[18]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.067     ; 3.156      ;
; -2.224 ; resetBox:inst21|counter[20]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.067     ; 3.152      ;
; -2.205 ; resetBox:inst21|counter[13]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.066     ; 3.134      ;
; -2.200 ; resetBox:inst21|counter[14]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.066     ; 3.129      ;
; -2.198 ; resetBox:inst21|counter[28]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.067     ; 3.126      ;
; -2.195 ; resetBox:inst21|counter[17]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.067     ; 3.123      ;
; -2.120 ; resetBox:inst21|counter[29]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.067     ; 3.048      ;
; -2.119 ; resetBox:inst21|counter[30]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.067     ; 3.047      ;
; -2.059 ; resetBox:inst21|counter[16]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.067     ; 2.987      ;
; -1.906 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.844      ;
; -1.906 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.844      ;
; -1.906 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.844      ;
; -1.906 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.844      ;
; -1.906 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.844      ;
; -1.906 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.844      ;
; -1.906 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.844      ;
; -1.896 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.834      ;
; -1.896 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.834      ;
; -1.896 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.834      ;
; -1.896 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.834      ;
; -1.896 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.834      ;
; -1.896 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.834      ;
; -1.896 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.834      ;
; -1.887 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.825      ;
; -1.860 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.798      ;
; -1.860 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.798      ;
; -1.860 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.798      ;
; -1.860 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.798      ;
; -1.860 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.798      ;
; -1.860 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.798      ;
; -1.860 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.798      ;
; -1.849 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.787      ;
; -1.849 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.787      ;
; -1.849 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.787      ;
; -1.849 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.787      ;
; -1.849 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.787      ;
; -1.849 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.787      ;
; -1.849 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.787      ;
; -1.839 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.777      ;
; -1.818 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.756      ;
; -1.818 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.756      ;
; -1.818 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.756      ;
; -1.818 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.756      ;
; -1.818 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.756      ;
; -1.818 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.756      ;
; -1.818 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.756      ;
; -1.789 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.727      ;
; -1.789 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.727      ;
; -1.789 ; resetBox:inst21|counter[2]     ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.727      ;
; -1.779 ; resetBox:inst21|counter[31]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.067     ; 2.707      ;
; -1.777 ; resetBox:inst21|counter[10]    ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.054     ; 2.718      ;
; -1.774 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.712      ;
; -1.774 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.712      ;
; -1.774 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.712      ;
; -1.774 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.712      ;
; -1.774 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.712      ;
; -1.774 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.712      ;
; -1.774 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.712      ;
; -1.774 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[10]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.712      ;
; -1.773 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.711      ;
; -1.773 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.711      ;
; -1.773 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.711      ;
; -1.773 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.711      ;
; -1.773 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.711      ;
; -1.773 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.711      ;
; -1.773 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.711      ;
; -1.771 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.709      ;
; -1.763 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[14]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.701      ;
; -1.736 ; resetBox:inst21|counter[3]     ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.674      ;
; -1.719 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.657      ;
; -1.704 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[10]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.642      ;
; -1.693 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[14]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.631      ;
; -1.691 ; resetBox:inst21|counter[2]     ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.629      ;
; -1.690 ; contadorVel:inst|prevStates[2] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.628      ;
; -1.690 ; contadorVel:inst|prevStates[2] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.628      ;
; -1.690 ; contadorVel:inst|prevStates[2] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.628      ;
; -1.690 ; contadorVel:inst|prevStates[2] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.628      ;
; -1.690 ; contadorVel:inst|prevStates[2] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.628      ;
; -1.690 ; contadorVel:inst|prevStates[2] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.628      ;
; -1.690 ; contadorVel:inst|prevStates[2] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.628      ;
; -1.690 ; resetBox:inst21|counter[4]     ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.628      ;
; -1.689 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[29]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.627      ;
; -1.689 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[28]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.627      ;
; -1.686 ; resetBox:inst21|counter[3]     ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.057     ; 2.624      ;
; -1.679 ; resetBox:inst21|counter[10]    ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.054     ; 2.620      ;
+--------+--------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                         ;
+--------+-----------------------------------------------------+-------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -2.516 ; Timer:inst11|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.176     ; 2.325      ;
; -2.503 ; Timer:inst15|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.188     ; 2.300      ;
; -2.475 ; Timer:inst14|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.167     ; 2.293      ;
; -2.464 ; Timer:inst15|count[0]                               ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.188     ; 2.261      ;
; -2.417 ; Timer:inst5|count[1]                                ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.188     ; 2.214      ;
; -2.417 ; Timer:inst7|count[1]                                ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.188     ; 2.214      ;
; -2.415 ; Timer:inst9|count[0]                                ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.183     ; 2.217      ;
; -2.405 ; Timer:inst15|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.181     ; 2.209      ;
; -2.405 ; Timer:inst14|count[0]                               ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.167     ; 2.223      ;
; -2.349 ; Timer:inst14|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.160     ; 2.174      ;
; -2.320 ; clk_1hz:inst6|counter[5]                            ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.055     ; 3.260      ;
; -2.320 ; Timer:inst11|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.854     ; 2.451      ;
; -2.297 ; SwitchCounter:inst1242154215215215215|next_state.S7 ; SwitchCounter:inst1242154215215215215|switch_count[3] ; clk                         ; clk         ; 1.000        ; 0.259      ; 3.551      ;
; -2.297 ; SwitchCounter:inst1242154215215215215|next_state.S7 ; SwitchCounter:inst1242154215215215215|switch_count[2] ; clk                         ; clk         ; 1.000        ; 0.259      ; 3.551      ;
; -2.297 ; SwitchCounter:inst1242154215215215215|next_state.S7 ; SwitchCounter:inst1242154215215215215|switch_count[1] ; clk                         ; clk         ; 1.000        ; 0.259      ; 3.551      ;
; -2.297 ; SwitchCounter:inst1242154215215215215|next_state.S7 ; SwitchCounter:inst1242154215215215215|switch_count[0] ; clk                         ; clk         ; 1.000        ; 0.259      ; 3.551      ;
; -2.290 ; Timer:inst12|count[0]                               ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.185     ; 2.090      ;
; -2.286 ; Timer:inst14|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.837     ; 2.434      ;
; -2.286 ; Timer:inst13|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.185     ; 2.086      ;
; -2.281 ; Timer:inst14|count[3]                               ; sixteenBinaryToSegments:inst17|decimal_value[3]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.874     ; 2.392      ;
; -2.270 ; Timer:inst10|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.864     ; 2.391      ;
; -2.259 ; Timer:inst12|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.856     ; 2.388      ;
; -2.249 ; Timer:inst12|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.178     ; 2.056      ;
; -2.241 ; Timer:inst5|count[0]                                ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.188     ; 2.038      ;
; -2.238 ; Timer:inst10|count[0]                               ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.189     ; 2.034      ;
; -2.235 ; Timer:inst10|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.864     ; 2.356      ;
; -2.224 ; Timer:inst10|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.182     ; 2.027      ;
; -2.218 ; Timer:inst11|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.183     ; 2.020      ;
; -2.216 ; Timer:inst10|count[4]                               ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.894     ; 2.307      ;
; -2.211 ; Timer:inst12|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.185     ; 2.011      ;
; -2.204 ; Timer:inst11|count[3]                               ; sixteenBinaryToSegments:inst17|decimal_value[3]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.890     ; 2.299      ;
; -2.195 ; clk_1hz:inst6|counter[4]                            ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.055     ; 3.135      ;
; -2.191 ; Timer:inst13|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.178     ; 1.998      ;
; -2.159 ; Timer:inst13|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.185     ; 1.959      ;
; -2.156 ; Timer:inst12|count[3]                               ; sixteenBinaryToSegments:inst17|decimal_value[3]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.892     ; 2.249      ;
; -2.155 ; clk_1hz:inst6|counter[0]                            ; ClockDivider:inst29|clk_5Hz_int                       ; clk                         ; clk         ; 1.000        ; -0.055     ; 3.095      ;
; -2.152 ; contadorSel:inst3|counter_internal[0]               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; btn                         ; clk         ; 1.000        ; -0.630     ; 2.507      ;
; -2.145 ; Timer:inst9|count[2]                                ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.175     ; 1.955      ;
; -2.144 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.522     ; 2.607      ;
; -2.144 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.522     ; 2.607      ;
; -2.144 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.522     ; 2.607      ;
; -2.144 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.522     ; 2.607      ;
; -2.144 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.522     ; 2.607      ;
; -2.144 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.522     ; 2.607      ;
; -2.144 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.522     ; 2.607      ;
; -2.141 ; contadorSel:inst3|counter_internal[0]               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; btn                         ; clk         ; 1.000        ; -0.623     ; 2.503      ;
; -2.132 ; clk_1hz:inst6|counter[0]                            ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.055     ; 3.072      ;
; -2.129 ; Timer:inst5|count[5]                                ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.188     ; 1.926      ;
; -2.124 ; Timer:inst9|count[1]                                ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.182     ; 1.927      ;
; -2.122 ; clk_1hz:inst6|counter[21]                           ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.054     ; 3.063      ;
; -2.118 ; Timer:inst10|count[6]                               ; sixteenBinaryToSegments:inst17|decimal_value[6]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.894     ; 2.209      ;
; -2.118 ; Timer:inst11|count[4]                               ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.887     ; 2.216      ;
; -2.105 ; contadorSel:inst3|counter_internal[1]               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; btn                         ; clk         ; 1.000        ; -0.630     ; 2.460      ;
; -2.101 ; clk_1hz:inst6|counter[11]                           ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.055     ; 3.041      ;
; -2.099 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.522     ; 2.562      ;
; -2.099 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.522     ; 2.562      ;
; -2.099 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.522     ; 2.562      ;
; -2.099 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.522     ; 2.562      ;
; -2.099 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.522     ; 2.562      ;
; -2.099 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.522     ; 2.562      ;
; -2.099 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.522     ; 2.562      ;
; -2.099 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.520     ; 2.564      ;
; -2.099 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.520     ; 2.564      ;
; -2.099 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.520     ; 2.564      ;
; -2.099 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.520     ; 2.564      ;
; -2.099 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.520     ; 2.564      ;
; -2.099 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.520     ; 2.564      ;
; -2.099 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.520     ; 2.564      ;
; -2.098 ; clk_1hz:inst6|counter[3]                            ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.055     ; 3.038      ;
; -2.097 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.519     ; 2.563      ;
; -2.097 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.519     ; 2.563      ;
; -2.097 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.519     ; 2.563      ;
; -2.097 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.519     ; 2.563      ;
; -2.097 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.519     ; 2.563      ;
; -2.097 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.519     ; 2.563      ;
; -2.097 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.519     ; 2.563      ;
; -2.094 ; Timer:inst11|count[6]                               ; sixteenBinaryToSegments:inst17|decimal_value[6]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.887     ; 2.192      ;
; -2.092 ; Timer:inst15|count[4]                               ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.892     ; 2.185      ;
; -2.089 ; clk_1hz:inst6|counter[23]                           ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.054     ; 3.030      ;
; -2.082 ; clk_1hz:inst6|counter[6]                            ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.055     ; 3.022      ;
; -2.080 ; ClockDivider:inst29|counter[15]                     ; ClockDivider:inst29|clk_5Hz_int                       ; clk                         ; clk         ; 1.000        ; -0.054     ; 3.021      ;
; -2.078 ; ClockDivider:inst29|counter[14]                     ; ClockDivider:inst29|clk_5Hz_int                       ; clk                         ; clk         ; 1.000        ; -0.054     ; 3.019      ;
; -2.077 ; Timer:inst13|count[6]                               ; sixteenBinaryToSegments:inst17|decimal_value[6]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.889     ; 2.173      ;
; -2.075 ; Timer:inst15|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -1.188     ; 1.872      ;
; -2.074 ; clk_1hz:inst6|counter[7]                            ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.055     ; 3.014      ;
; -2.070 ; Timer:inst12|alarma_internal                        ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.519     ; 2.536      ;
; -2.070 ; Timer:inst12|alarma_internal                        ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.519     ; 2.536      ;
; -2.070 ; Timer:inst12|alarma_internal                        ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.519     ; 2.536      ;
; -2.070 ; Timer:inst12|alarma_internal                        ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.519     ; 2.536      ;
; -2.070 ; Timer:inst12|alarma_internal                        ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.519     ; 2.536      ;
; -2.070 ; Timer:inst12|alarma_internal                        ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.519     ; 2.536      ;
; -2.070 ; Timer:inst12|alarma_internal                        ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.519     ; 2.536      ;
; -2.068 ; clk_1hz:inst6|counter[8]                            ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.055     ; 3.008      ;
; -2.068 ; Timer:inst14|count[4]                               ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.871     ; 2.182      ;
; -2.067 ; SwitchCounter:inst1242154215215215215|next_state.S9 ; SwitchCounter:inst1242154215215215215|switch_count[3] ; clk                         ; clk         ; 1.000        ; 0.259      ; 3.321      ;
; -2.067 ; SwitchCounter:inst1242154215215215215|next_state.S9 ; SwitchCounter:inst1242154215215215215|switch_count[2] ; clk                         ; clk         ; 1.000        ; 0.259      ; 3.321      ;
; -2.067 ; SwitchCounter:inst1242154215215215215|next_state.S9 ; SwitchCounter:inst1242154215215215215|switch_count[1] ; clk                         ; clk         ; 1.000        ; 0.259      ; 3.321      ;
; -2.067 ; SwitchCounter:inst1242154215215215215|next_state.S9 ; SwitchCounter:inst1242154215215215215|switch_count[0] ; clk                         ; clk         ; 1.000        ; 0.259      ; 3.321      ;
; -2.067 ; clk_1hz:inst6|counter[15]                           ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.054     ; 3.008      ;
; -2.059 ; Timer:inst5|count[4]                                ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.892     ; 2.152      ;
+--------+-----------------------------------------------------+-------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClockDivider:inst29|clk_5Hz_int'                                                                                                                                 ;
+--------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.240 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 3.180      ;
; -2.187 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 3.127      ;
; -2.142 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 3.082      ;
; -2.135 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 3.075      ;
; -2.133 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.074      ;
; -2.132 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.073      ;
; -2.132 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.073      ;
; -2.132 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 3.072      ;
; -2.130 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.071      ;
; -2.130 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.071      ;
; -2.130 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.071      ;
; -2.130 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.071      ;
; -2.129 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.070      ;
; -2.129 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.070      ;
; -2.128 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.069      ;
; -2.125 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.066      ;
; -2.125 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 3.065      ;
; -2.122 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.063      ;
; -2.122 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 3.062      ;
; -2.119 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 3.059      ;
; -2.115 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 3.055      ;
; -2.111 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 3.051      ;
; -2.109 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 3.049      ;
; -2.105 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 3.045      ;
; -2.103 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.044      ;
; -2.103 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.044      ;
; -2.103 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.044      ;
; -2.102 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.043      ;
; -2.101 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.042      ;
; -2.100 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 3.040      ;
; -2.099 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.040      ;
; -2.098 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.039      ;
; -2.098 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.039      ;
; -2.097 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.038      ;
; -2.096 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.037      ;
; -2.095 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.036      ;
; -2.091 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.032      ;
; -2.090 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 3.030      ;
; -2.087 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 3.027      ;
; -2.072 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 3.013      ;
; -2.040 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 2.980      ;
; -2.037 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 2.977      ;
; -2.028 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.969      ;
; -2.027 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.968      ;
; -2.027 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.968      ;
; -2.025 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.966      ;
; -2.025 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.966      ;
; -2.024 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 2.964      ;
; -2.024 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.965      ;
; -2.024 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.965      ;
; -2.024 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.965      ;
; -2.023 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 2.963      ;
; -2.023 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.964      ;
; -2.022 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.963      ;
; -2.022 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.963      ;
; -2.022 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.963      ;
; -2.021 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.962      ;
; -2.020 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.961      ;
; -2.020 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.961      ;
; -2.019 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.960      ;
; -2.017 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.958      ;
; -2.015 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.956      ;
; -2.011 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 2.951      ;
; -2.010 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 2.950      ;
; -2.004 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.945      ;
; -2.003 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 2.943      ;
; -2.003 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.944      ;
; -2.003 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.944      ;
; -2.001 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.942      ;
; -2.000 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.941      ;
; -1.999 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.940      ;
; -1.998 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 2.938      ;
; -1.997 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 2.937      ;
; -1.996 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.937      ;
; -1.994 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 2.934      ;
; -1.994 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.935      ;
; -1.994 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.935      ;
; -1.989 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 2.929      ;
; -1.987 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 2.927      ;
; -1.987 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.928      ;
; -1.987 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.928      ;
; -1.980 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.921      ;
; -1.977 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 2.917      ;
; -1.973 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[0]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.914      ;
; -1.970 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.055     ; 2.910      ;
; -1.967 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.908      ;
; -1.966 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[0]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.907      ;
; -1.962 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.903      ;
; -1.960 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.901      ;
; -1.956 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.897      ;
; -1.955 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.896      ;
; -1.955 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.896      ;
; -1.955 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.896      ;
; -1.953 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.894      ;
; -1.953 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.894      ;
; -1.952 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.893      ;
; -1.951 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.892      ;
; -1.948 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.889      ;
; -1.946 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[0]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.887      ;
; -1.943 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.054     ; 2.884      ;
+--------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_1hz:inst6|tick_internal'                                                                                                                          ;
+--------+-----------------------------------+------------------------------+---------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                      ; Launch Clock                    ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------+---------------------------------+-----------------------------+--------------+------------+------------+
; -2.123 ; Timer:inst7|count[0]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.048     ; 3.070      ;
; -2.119 ; Timer:inst4|count[4]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.411     ; 2.703      ;
; -2.100 ; Timer:inst14|count[3]             ; Timer:inst14|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.712      ;
; -2.067 ; Timer:inst4|count[6]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.411     ; 2.651      ;
; -2.061 ; Timer:inst7|count[4]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.377     ; 2.679      ;
; -2.026 ; Timer:inst4|count[11]             ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.411     ; 2.610      ;
; -2.008 ; Timer:inst4|count[0]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.057     ; 2.946      ;
; -2.003 ; Timer:inst7|count[1]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.377     ; 2.621      ;
; -1.992 ; Timer:inst7|count[2]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.377     ; 2.610      ;
; -1.989 ; Timer:inst13|count[0]             ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.601      ;
; -1.986 ; Timer:inst7|count[5]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.377     ; 2.604      ;
; -1.982 ; Timer:inst4|count[12]             ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.411     ; 2.566      ;
; -1.975 ; Timer:inst7|count[6]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.377     ; 2.593      ;
; -1.972 ; alarma:inst26|counter_internal[0] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.562      ; 3.529      ;
; -1.952 ; Timer:inst10|count[0]             ; Timer:inst10|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.382     ; 2.565      ;
; -1.951 ; Timer:inst4|count[8]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.411     ; 2.535      ;
; -1.939 ; alarma:inst26|counter_internal[1] ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.557      ; 3.491      ;
; -1.931 ; Timer:inst4|count[7]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.411     ; 2.515      ;
; -1.929 ; Timer:inst15|count[0]             ; Timer:inst15|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.385     ; 2.539      ;
; -1.925 ; Timer:inst14|count[0]             ; Timer:inst14|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.537      ;
; -1.925 ; Timer:inst7|count[3]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.377     ; 2.543      ;
; -1.923 ; Timer:inst5|count[0]              ; Timer:inst5|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.382     ; 2.536      ;
; -1.921 ; Timer:inst12|count[0]             ; Timer:inst12|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.384     ; 2.532      ;
; -1.916 ; Timer:inst11|count[0]             ; Timer:inst11|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.528      ;
; -1.916 ; Timer:inst4|count[1]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.057     ; 2.854      ;
; -1.904 ; Timer:inst10|count[3]             ; Timer:inst10|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.382     ; 2.517      ;
; -1.900 ; alarma:inst26|counter_internal[0] ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.535      ; 3.430      ;
; -1.889 ; Timer:inst5|count[1]              ; Timer:inst5|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.382     ; 2.502      ;
; -1.878 ; alarma:inst26|counter_internal[4] ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.558      ; 3.431      ;
; -1.873 ; alarma:inst26|counter_internal[1] ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.558      ; 3.426      ;
; -1.869 ; Timer:inst9|count[4]              ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.481      ;
; -1.867 ; alarma:inst26|counter_internal[4] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.562      ; 3.424      ;
; -1.862 ; Timer:inst15|count[1]             ; Timer:inst15|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.385     ; 2.472      ;
; -1.862 ; alarma:inst26|counter_internal[1] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.562      ; 3.419      ;
; -1.860 ; Timer:inst9|count[1]              ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.472      ;
; -1.860 ; Timer:inst4|count[10]             ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.411     ; 2.444      ;
; -1.860 ; Timer:inst4|count[2]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.057     ; 2.798      ;
; -1.853 ; alarma:inst26|counter_internal[0] ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.557      ; 3.405      ;
; -1.843 ; Timer:inst13|count[1]             ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.455      ;
; -1.838 ; alarma:inst26|counter_internal[0] ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.558      ; 3.391      ;
; -1.834 ; Timer:inst4|count[9]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.411     ; 2.418      ;
; -1.833 ; alarma:inst26|counter_internal[0] ; Timer:inst4|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.555      ; 3.383      ;
; -1.831 ; alarma:inst26|counter_internal[0] ; Timer:inst9|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.550      ; 3.376      ;
; -1.822 ; Timer:inst4|count[14]             ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.411     ; 2.406      ;
; -1.800 ; alarma:inst26|counter_internal[2] ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.535      ; 3.330      ;
; -1.798 ; Timer:inst13|count[6]             ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.410      ;
; -1.793 ; Timer:inst13|count[2]             ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.405      ;
; -1.793 ; Timer:inst11|count[2]             ; Timer:inst11|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.405      ;
; -1.792 ; Timer:inst10|count[2]             ; Timer:inst10|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.382     ; 2.405      ;
; -1.790 ; Timer:inst15|count[2]             ; Timer:inst15|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.385     ; 2.400      ;
; -1.790 ; Timer:inst9|count[2]              ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.402      ;
; -1.789 ; Timer:inst12|count[2]             ; Timer:inst12|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.384     ; 2.400      ;
; -1.788 ; Timer:inst5|count[2]              ; Timer:inst5|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.382     ; 2.401      ;
; -1.788 ; alarma:inst26|counter_internal[4] ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.535      ; 3.318      ;
; -1.788 ; alarma:inst26|counter_internal[1] ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.535      ; 3.318      ;
; -1.786 ; Timer:inst4|count[3]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.057     ; 2.724      ;
; -1.783 ; Timer:inst14|count[2]             ; Timer:inst14|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.395      ;
; -1.776 ; alarma:inst26|counter_internal[3] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.562      ; 3.333      ;
; -1.774 ; alarma:inst26|counter_internal[7] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.562      ; 3.331      ;
; -1.759 ; Timer:inst9|count[0]              ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.384     ; 2.370      ;
; -1.758 ; Timer:inst7|count[11]             ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.048     ; 2.705      ;
; -1.747 ; alarma:inst26|counter_internal[3] ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.535      ; 3.277      ;
; -1.746 ; Timer:inst4|count[13]             ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.411     ; 2.330      ;
; -1.746 ; alarma:inst26|counter_internal[5] ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.558      ; 3.299      ;
; -1.744 ; Timer:inst12|count[3]             ; Timer:inst12|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.384     ; 2.355      ;
; -1.742 ; Timer:inst9|count[3]              ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.354      ;
; -1.737 ; alarma:inst26|counter_internal[2] ; Timer:inst11|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.551      ; 3.283      ;
; -1.736 ; Timer:inst13|count[3]             ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.348      ;
; -1.734 ; alarma:inst26|counter_internal[2] ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.557      ; 3.286      ;
; -1.734 ; alarma:inst26|counter_internal[6] ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.558      ; 3.287      ;
; -1.732 ; Timer:inst15|count[3]             ; Timer:inst15|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.385     ; 2.342      ;
; -1.731 ; Timer:inst7|count[7]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.377     ; 2.349      ;
; -1.731 ; Timer:inst5|count[3]              ; Timer:inst5|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.382     ; 2.344      ;
; -1.731 ; alarma:inst26|counter_internal[8] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.562      ; 3.288      ;
; -1.730 ; Timer:inst11|count[3]             ; Timer:inst11|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.342      ;
; -1.727 ; alarma:inst26|counter_internal[7] ; Timer:inst9|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.550      ; 3.272      ;
; -1.722 ; alarma:inst26|counter_internal[4] ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.557      ; 3.274      ;
; -1.720 ; alarma:inst26|counter_internal[1] ; Timer:inst4|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.555      ; 3.270      ;
; -1.712 ; alarma:inst26|counter_internal[2] ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.558      ; 3.265      ;
; -1.707 ; Timer:inst4|count[5]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.057     ; 2.645      ;
; -1.707 ; alarma:inst26|counter_internal[6] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.562      ; 3.264      ;
; -1.703 ; Timer:inst4|count[15]             ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.411     ; 2.287      ;
; -1.701 ; alarma:inst26|counter_internal[8] ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.557      ; 3.253      ;
; -1.698 ; alarma:inst26|counter_internal[7] ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.535      ; 3.228      ;
; -1.695 ; Timer:inst11|count[11]            ; Timer:inst11|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.307      ;
; -1.695 ; alarma:inst26|counter_internal[4] ; Timer:inst4|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.555      ; 3.245      ;
; -1.691 ; Timer:inst9|count[7]              ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.303      ;
; -1.691 ; alarma:inst26|counter_internal[8] ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.558      ; 3.244      ;
; -1.685 ; Timer:inst14|count[4]             ; Timer:inst14|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.297      ;
; -1.683 ; Timer:inst5|count[4]              ; Timer:inst5|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.382     ; 2.296      ;
; -1.680 ; Timer:inst15|count[4]             ; Timer:inst15|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.385     ; 2.290      ;
; -1.679 ; Timer:inst12|count[4]             ; Timer:inst12|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.384     ; 2.290      ;
; -1.677 ; Timer:inst10|count[13]            ; Timer:inst10|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.382     ; 2.290      ;
; -1.675 ; Timer:inst7|count[12]             ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.377     ; 2.293      ;
; -1.673 ; alarma:inst26|counter_internal[5] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.562      ; 3.230      ;
; -1.668 ; Timer:inst11|count[4]             ; Timer:inst11|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.280      ;
; -1.668 ; Timer:inst15|count[5]             ; Timer:inst15|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.385     ; 2.278      ;
; -1.664 ; Timer:inst13|count[5]             ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.276      ;
; -1.664 ; Timer:inst12|count[5]             ; Timer:inst12|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.384     ; 2.275      ;
; -1.662 ; Timer:inst14|count[5]             ; Timer:inst14|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.383     ; 2.274      ;
+--------+-----------------------------------+------------------------------+---------------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'btn'                                                                                                                                           ;
+--------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.172 ; contadorSel:inst3|counter_internal[3] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 1.000        ; -0.038     ; 1.149      ;
; -0.169 ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 1.000        ; -0.038     ; 1.146      ;
; -0.088 ; contadorSel:inst3|counter_internal[2] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 1.000        ; -0.034     ; 1.069      ;
; -0.082 ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 1.000        ; -0.038     ; 1.059      ;
; 0.021  ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 1.000        ; -0.038     ; 0.956      ;
; 0.023  ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 1.000        ; -0.038     ; 0.954      ;
; 0.117  ; contadorSel:inst3|counter_internal[2] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 1.000        ; -0.038     ; 0.860      ;
; 0.271  ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[0] ; clk1Mhz:inst22|out_internal ; btn         ; 1.000        ; 0.700      ; 1.414      ;
; 0.277  ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[1] ; clk1Mhz:inst22|out_internal ; btn         ; 1.000        ; 0.700      ; 1.408      ;
; 0.297  ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[3] ; clk1Mhz:inst22|out_internal ; btn         ; 1.000        ; 0.700      ; 1.388      ;
; 0.299  ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[1] ; btn                         ; btn         ; 1.000        ; -0.038     ; 0.678      ;
; 0.305  ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[2] ; clk1Mhz:inst22|out_internal ; btn         ; 1.000        ; 0.700      ; 1.380      ;
; 0.398  ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[0] ; btn                         ; btn         ; 1.000        ; -0.034     ; 0.583      ;
; 0.398  ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[1] ; btn                         ; btn         ; 1.000        ; -0.034     ; 0.583      ;
; 0.398  ; contadorSel:inst3|counter_internal[3] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 1.000        ; -0.034     ; 0.583      ;
+--------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                ;
+--------+-------------------------------------------------------+-------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.082 ; ClockDivider:inst29|clk_5Hz_int                       ; ClockDivider:inst29|clk_5Hz_int                       ; ClockDivider:inst29|clk_5Hz_int ; clk         ; 0.000        ; 2.213      ; 2.485      ;
; -0.061 ; clk1Mhz:inst22|out_internal                           ; clk1Mhz:inst22|out_internal                           ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 2.223      ; 2.516      ;
; -0.056 ; clk_1hz:inst6|tick_internal                           ; clk_1hz:inst6|tick_internal                           ; clk_1hz:inst6|tick_internal     ; clk         ; 0.000        ; 2.213      ; 2.511      ;
; 0.300  ; Buzzer_Controller:inst24|buzzerSignal                 ; Buzzer_Controller:inst24|buzzerSignal                 ; clk                             ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; SwitchCounter:inst1242154215215215215|switch_count[2] ; SwitchCounter:inst1242154215215215215|switch_count[2] ; clk                             ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.308  ; SwitchCounter:inst1242154215215215215|switch_count[0] ; SwitchCounter:inst1242154215215215215|switch_count[0] ; clk                             ; clk         ; 0.000        ; 0.067      ; 0.519      ;
; 0.312  ; clk1Mhz:inst22|counter[0]                             ; clk1Mhz:inst22|counter[0]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.320  ; clk1Mhz:inst22|counter[1]                             ; clk1Mhz:inst22|counter[1]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.416  ; ClockDivider:inst29|clk_5Hz_int                       ; ClockDivider:inst29|clk_5Hz_int                       ; ClockDivider:inst29|clk_5Hz_int ; clk         ; -0.500       ; 2.213      ; 2.483      ;
; 0.427  ; contadorVel:inst|counter_internal[6]                  ; sixteenBinaryToSegments:inst17|decimal_value[6]       ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 0.649      ; 1.250      ;
; 0.431  ; clk1Mhz:inst22|out_internal                           ; clk1Mhz:inst22|out_internal                           ; clk1Mhz:inst22|out_internal     ; clk         ; -0.500       ; 2.223      ; 2.508      ;
; 0.442  ; SwitchCounter:inst1242154215215215215|next_state.S10  ; SwitchCounter:inst1242154215215215215|switch_count[3] ; clk                             ; clk         ; 0.000        ; 0.381      ; 0.967      ;
; 0.458  ; clk_1hz:inst6|tick_internal                           ; clk_1hz:inst6|tick_internal                           ; clk_1hz:inst6|tick_internal     ; clk         ; -0.500       ; 2.213      ; 2.525      ;
; 0.466  ; SwitchCounter:inst1242154215215215215|next_state.S4   ; SwitchCounter:inst1242154215215215215|next_state.S5   ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.466  ; SwitchCounter:inst1242154215215215215|next_state.S3   ; SwitchCounter:inst1242154215215215215|next_state.S4   ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.477  ; SwitchCounter:inst1242154215215215215|next_state.S1   ; SwitchCounter:inst1242154215215215215|next_state.S2   ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.676      ;
; 0.491  ; SwitchCounter:inst1242154215215215215|next_state.S7   ; SwitchCounter:inst1242154215215215215|next_state.S8   ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.690      ;
; 0.493  ; SwitchCounter:inst1242154215215215215|next_state.S10  ; SwitchCounter:inst1242154215215215215|next_state.S0   ; clk                             ; clk         ; 0.000        ; 0.380      ; 1.017      ;
; 0.498  ; Buzzer_Controller:inst24|counter[4]                   ; Buzzer_Controller:inst24|counter[4]                   ; clk                             ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.498  ; clk_1hz:inst6|counter[9]                              ; clk_1hz:inst6|counter[9]                              ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.499  ; Buzzer_Controller:inst24|counter[14]                  ; Buzzer_Controller:inst24|counter[14]                  ; clk                             ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.500  ; clk_1hz:inst6|counter[7]                              ; clk_1hz:inst6|counter[7]                              ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.501  ; Buzzer_Controller:inst24|counter[8]                   ; Buzzer_Controller:inst24|counter[8]                   ; clk                             ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.501  ; ClockDivider:inst29|counter[15]                       ; ClockDivider:inst29|counter[15]                       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.501  ; ClockDivider:inst29|counter[7]                        ; ClockDivider:inst29|counter[7]                        ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.699      ;
; 0.501  ; clk1Mhz:inst22|counter[2]                             ; clk1Mhz:inst22|counter[2]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.503  ; Buzzer_Controller:inst24|counter[3]                   ; Buzzer_Controller:inst24|counter[3]                   ; clk                             ; clk         ; 0.000        ; 0.068      ; 0.715      ;
; 0.503  ; ClockDivider:inst29|counter[16]                       ; ClockDivider:inst29|counter[16]                       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503  ; clk_1hz:inst6|counter[10]                             ; clk_1hz:inst6|counter[10]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503  ; clk_1hz:inst6|counter[8]                              ; clk_1hz:inst6|counter[8]                              ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503  ; clk1Mhz:inst22|counter[3]                             ; clk1Mhz:inst22|counter[3]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.504  ; ClockDivider:inst29|counter[13]                       ; ClockDivider:inst29|counter[13]                       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504  ; clk_1hz:inst6|counter[4]                              ; clk_1hz:inst6|counter[4]                              ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.506  ; ClockDivider:inst29|counter[5]                        ; ClockDivider:inst29|counter[5]                        ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.704      ;
; 0.511  ; clk_1hz:inst6|counter[15]                             ; clk_1hz:inst6|counter[15]                             ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.709      ;
; 0.512  ; ClockDivider:inst29|counter[2]                        ; ClockDivider:inst29|counter[2]                        ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clk_1hz:inst6|counter[23]                             ; clk_1hz:inst6|counter[23]                             ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clk_1hz:inst6|counter[17]                             ; clk_1hz:inst6|counter[17]                             ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512  ; clk_1hz:inst6|counter[2]                              ; clk_1hz:inst6|counter[2]                              ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513  ; ClockDivider:inst29|counter[12]                       ; ClockDivider:inst29|counter[12]                       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513  ; ClockDivider:inst29|counter[10]                       ; ClockDivider:inst29|counter[10]                       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514  ; ClockDivider:inst29|counter[17]                       ; ClockDivider:inst29|counter[17]                       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514  ; clk_1hz:inst6|counter[5]                              ; clk_1hz:inst6|counter[5]                              ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; clk_1hz:inst6|counter[3]                              ; clk_1hz:inst6|counter[3]                              ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515  ; ClockDivider:inst29|counter[4]                        ; ClockDivider:inst29|counter[4]                        ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.516  ; ClockDivider:inst29|counter[20]                       ; ClockDivider:inst29|counter[20]                       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.517  ; Buzzer_Controller:inst24|counter[0]                   ; Buzzer_Controller:inst24|counter[0]                   ; clk                             ; clk         ; 0.000        ; 0.068      ; 0.729      ;
; 0.517  ; ClockDivider:inst29|counter[3]                        ; ClockDivider:inst29|counter[3]                        ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.518  ; ClockDivider:inst29|counter[21]                       ; ClockDivider:inst29|counter[21]                       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.528  ; clk_1hz:inst6|counter[1]                              ; clk_1hz:inst6|counter[1]                              ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.727      ;
; 0.529  ; SwitchCounter:inst1242154215215215215|switch_count[0] ; SwitchCounter:inst1242154215215215215|switch_count[2] ; clk                             ; clk         ; 0.000        ; 0.067      ; 0.740      ;
; 0.532  ; SwitchCounter:inst1242154215215215215|next_state.S10  ; SwitchCounter:inst1242154215215215215|switch_count[2] ; clk                             ; clk         ; 0.000        ; 0.381      ; 1.057      ;
; 0.536  ; SwitchCounter:inst1242154215215215215|next_state.S10  ; SwitchCounter:inst1242154215215215215|switch_count[0] ; clk                             ; clk         ; 0.000        ; 0.381      ; 1.061      ;
; 0.536  ; contadorVel:inst|counter_internal[4]                  ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 0.649      ; 1.359      ;
; 0.548  ; clk_1hz:inst6|counter[0]                              ; clk_1hz:inst6|counter[0]                              ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.747      ;
; 0.566  ; SwitchCounter:inst1242154215215215215|switch_count[1] ; SwitchCounter:inst1242154215215215215|switch_count[3] ; clk                             ; clk         ; 0.000        ; 0.067      ; 0.777      ;
; 0.587  ; contadorVel:inst|counter_internal[5]                  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 0.340      ; 1.101      ;
; 0.592  ; clk1Mhz:inst22|counter[1]                             ; clk1Mhz:inst22|counter[5]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.791      ;
; 0.594  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[3]       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.792      ;
; 0.597  ; SwitchCounter:inst1242154215215215215|next_state.S5   ; SwitchCounter:inst1242154215215215215|next_state.S6   ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.796      ;
; 0.599  ; SwitchCounter:inst1242154215215215215|next_state.S8   ; SwitchCounter:inst1242154215215215215|next_state.S9   ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.798      ;
; 0.599  ; SwitchCounter:inst1242154215215215215|next_state.S6   ; SwitchCounter:inst1242154215215215215|next_state.S7   ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.798      ;
; 0.600  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[5]       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.798      ;
; 0.604  ; SwitchCounter:inst1242154215215215215|next_state.S2   ; SwitchCounter:inst1242154215215215215|next_state.S3   ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.803      ;
; 0.615  ; SwitchCounter:inst1242154215215215215|switch_count[0] ; SwitchCounter:inst1242154215215215215|switch_count[3] ; clk                             ; clk         ; 0.000        ; 0.067      ; 0.826      ;
; 0.619  ; clk1Mhz:inst22|counter[5]                             ; clk1Mhz:inst22|counter[5]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.818      ;
; 0.652  ; contadorVel:inst|counter_internal[3]                  ; sixteenBinaryToSegments:inst17|decimal_value[3]       ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 0.646      ; 1.472      ;
; 0.653  ; clk1Mhz:inst22|counter[3]                             ; clk1Mhz:inst22|counter[4]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.852      ;
; 0.671  ; clk1Mhz:inst22|counter[0]                             ; clk1Mhz:inst22|counter[5]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.870      ;
; 0.672  ; clk1Mhz:inst22|counter[0]                             ; clk1Mhz:inst22|counter[1]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.871      ;
; 0.672  ; clk1Mhz:inst22|counter[0]                             ; clk1Mhz:inst22|counter[4]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.871      ;
; 0.681  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[2]       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.879      ;
; 0.686  ; SwitchCounter:inst1242154215215215215|switch_count[1] ; SwitchCounter:inst1242154215215215215|switch_count[2] ; clk                             ; clk         ; 0.000        ; 0.067      ; 0.897      ;
; 0.686  ; clk1Mhz:inst22|counter[1]                             ; clk1Mhz:inst22|counter[4]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.885      ;
; 0.709  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[1]       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.907      ;
; 0.710  ; SwitchCounter:inst1242154215215215215|next_state.S10  ; SwitchCounter:inst1242154215215215215|switch_count[1] ; clk                             ; clk         ; 0.000        ; 0.381      ; 1.235      ;
; 0.713  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[0]       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.911      ;
; 0.715  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[4]       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.913      ;
; 0.730  ; contadorVel:inst|counter_internal[0]                  ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 0.341      ; 1.245      ;
; 0.742  ; clk_1hz:inst6|counter[9]                              ; clk_1hz:inst6|counter[10]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.941      ;
; 0.744  ; clk_1hz:inst6|counter[7]                              ; clk_1hz:inst6|counter[8]                              ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.745  ; clk1Mhz:inst22|counter[2]                             ; clk1Mhz:inst22|counter[4]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.944      ;
; 0.746  ; Buzzer_Controller:inst24|counter[3]                   ; Buzzer_Controller:inst24|counter[4]                   ; clk                             ; clk         ; 0.000        ; 0.068      ; 0.958      ;
; 0.747  ; ClockDivider:inst29|counter[6]                        ; ClockDivider:inst29|counter[7]                        ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.945      ;
; 0.748  ; ClockDivider:inst29|counter[14]                       ; ClockDivider:inst29|counter[15]                       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.748  ; ClockDivider:inst29|counter[16]                       ; ClockDivider:inst29|counter[17]                       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.946      ;
; 0.749  ; Buzzer_Controller:inst24|counter[2]                   ; Buzzer_Controller:inst24|counter[3]                   ; clk                             ; clk         ; 0.000        ; 0.068      ; 0.961      ;
; 0.750  ; ClockDivider:inst29|counter[15]                       ; ClockDivider:inst29|counter[16]                       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.948      ;
; 0.750  ; clk1Mhz:inst22|counter[2]                             ; clk1Mhz:inst22|counter[3]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.949      ;
; 0.752  ; clk_1hz:inst6|counter[8]                              ; clk_1hz:inst6|counter[9]                              ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.753  ; clk_1hz:inst6|counter[4]                              ; clk_1hz:inst6|counter[5]                              ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.952      ;
; 0.755  ; clk_1hz:inst6|counter[6]                              ; clk_1hz:inst6|counter[7]                              ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.756  ; Buzzer_Controller:inst24|counter[2]                   ; Buzzer_Controller:inst24|counter[4]                   ; clk                             ; clk         ; 0.000        ; 0.068      ; 0.968      ;
; 0.756  ; ClockDivider:inst29|counter[2]                        ; ClockDivider:inst29|counter[3]                        ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.954      ;
; 0.756  ; clk1Mhz:inst22|counter[1]                             ; clk1Mhz:inst22|counter[2]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.757  ; ClockDivider:inst29|counter[15]                       ; ClockDivider:inst29|counter[17]                       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.758  ; ClockDivider:inst29|counter[12]                       ; ClockDivider:inst29|counter[13]                       ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.956      ;
; 0.759  ; clk_1hz:inst6|counter[3]                              ; clk_1hz:inst6|counter[4]                              ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.759  ; clk_1hz:inst6|counter[8]                              ; clk_1hz:inst6|counter[10]                             ; clk                             ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.760  ; ClockDivider:inst29|counter[4]                        ; ClockDivider:inst29|counter[5]                        ; clk                             ; clk         ; 0.000        ; 0.054      ; 0.958      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'btn'                                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.207 ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[0] ; clk1Mhz:inst22|out_internal ; btn         ; 0.000        ; 0.894      ; 1.275      ;
; 0.209 ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[3] ; clk1Mhz:inst22|out_internal ; btn         ; 0.000        ; 0.894      ; 1.277      ;
; 0.211 ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[2] ; clk1Mhz:inst22|out_internal ; btn         ; 0.000        ; 0.894      ; 1.279      ;
; 0.211 ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[1] ; clk1Mhz:inst22|out_internal ; btn         ; 0.000        ; 0.894      ; 1.279      ;
; 0.333 ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[1] ; btn                         ; btn         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; contadorSel:inst3|counter_internal[2] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; contadorSel:inst3|counter_internal[3] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 0.000        ; 0.034      ; 0.511      ;
; 0.341 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[0] ; btn                         ; btn         ; 0.000        ; 0.034      ; 0.519      ;
; 0.397 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[1] ; btn                         ; btn         ; 0.000        ; 0.038      ; 0.579      ;
; 0.577 ; contadorSel:inst3|counter_internal[2] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 0.000        ; 0.038      ; 0.759      ;
; 0.661 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 0.000        ; 0.038      ; 0.843      ;
; 0.664 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 0.000        ; 0.038      ; 0.846      ;
; 0.753 ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 0.000        ; 0.038      ; 0.935      ;
; 0.809 ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 0.000        ; 0.038      ; 0.991      ;
; 0.833 ; contadorSel:inst3|counter_internal[3] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 0.000        ; 0.038      ; 1.015      ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk1Mhz:inst22|out_internal'                                                                                                                                 ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.291 ; btn                                  ; resetBox:inst21|state                ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.975      ; 2.440      ;
; 0.312 ; resetBox:inst21|reset                ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.511      ;
; 0.321 ; resetBox:inst21|state                ; resetBox:inst21|state                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.054      ; 0.519      ;
; 0.368 ; btn                                  ; resetBox:inst21|counter[10]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.975      ; 2.517      ;
; 0.368 ; btn                                  ; resetBox:inst21|counter[14]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.975      ; 2.517      ;
; 0.368 ; btn                                  ; resetBox:inst21|counter[13]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.975      ; 2.517      ;
; 0.401 ; btn                                  ; resetBox:inst21|counter[11]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.978      ; 2.553      ;
; 0.401 ; btn                                  ; resetBox:inst21|counter[0]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.978      ; 2.553      ;
; 0.401 ; btn                                  ; resetBox:inst21|counter[1]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.978      ; 2.553      ;
; 0.401 ; btn                                  ; resetBox:inst21|counter[2]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.978      ; 2.553      ;
; 0.401 ; btn                                  ; resetBox:inst21|counter[3]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.978      ; 2.553      ;
; 0.401 ; btn                                  ; resetBox:inst21|counter[4]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.978      ; 2.553      ;
; 0.401 ; btn                                  ; resetBox:inst21|counter[5]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.978      ; 2.553      ;
; 0.401 ; btn                                  ; resetBox:inst21|counter[6]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.978      ; 2.553      ;
; 0.401 ; btn                                  ; resetBox:inst21|counter[7]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.978      ; 2.553      ;
; 0.401 ; btn                                  ; resetBox:inst21|counter[8]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.978      ; 2.553      ;
; 0.401 ; btn                                  ; resetBox:inst21|counter[9]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.978      ; 2.553      ;
; 0.401 ; btn                                  ; resetBox:inst21|counter[12]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.978      ; 2.553      ;
; 0.401 ; btn                                  ; resetBox:inst21|counter[15]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.978      ; 2.553      ;
; 0.460 ; btn                                  ; resetBox:inst21|reset                ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.977      ; 2.611      ;
; 0.467 ; btn                                  ; resetBox:inst21|counter[16]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.976      ; 2.617      ;
; 0.467 ; btn                                  ; resetBox:inst21|counter[28]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.976      ; 2.617      ;
; 0.467 ; btn                                  ; resetBox:inst21|counter[17]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.976      ; 2.617      ;
; 0.467 ; btn                                  ; resetBox:inst21|counter[18]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.976      ; 2.617      ;
; 0.467 ; btn                                  ; resetBox:inst21|counter[19]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.976      ; 2.617      ;
; 0.467 ; btn                                  ; resetBox:inst21|counter[20]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.976      ; 2.617      ;
; 0.467 ; btn                                  ; resetBox:inst21|counter[21]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.976      ; 2.617      ;
; 0.467 ; btn                                  ; resetBox:inst21|counter[22]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.976      ; 2.617      ;
; 0.467 ; btn                                  ; resetBox:inst21|counter[23]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.976      ; 2.617      ;
; 0.467 ; btn                                  ; resetBox:inst21|counter[24]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.976      ; 2.617      ;
; 0.467 ; btn                                  ; resetBox:inst21|counter[25]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.976      ; 2.617      ;
; 0.467 ; btn                                  ; resetBox:inst21|counter[26]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.976      ; 2.617      ;
; 0.467 ; btn                                  ; resetBox:inst21|counter[27]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.976      ; 2.617      ;
; 0.467 ; btn                                  ; resetBox:inst21|counter[30]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.976      ; 2.617      ;
; 0.467 ; btn                                  ; resetBox:inst21|counter[29]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.976      ; 2.617      ;
; 0.467 ; btn                                  ; resetBox:inst21|counter[31]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.976      ; 2.617      ;
; 0.493 ; resetBox:inst21|counter[5]           ; resetBox:inst21|counter[5]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.692      ;
; 0.493 ; resetBox:inst21|counter[3]           ; resetBox:inst21|counter[3]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.692      ;
; 0.494 ; resetBox:inst21|counter[6]           ; resetBox:inst21|counter[6]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.693      ;
; 0.494 ; resetBox:inst21|counter[1]           ; resetBox:inst21|counter[1]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.693      ;
; 0.497 ; resetBox:inst21|counter[2]           ; resetBox:inst21|counter[2]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; resetBox:inst21|counter[4]           ; resetBox:inst21|counter[4]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.697      ;
; 0.510 ; resetBox:inst21|counter[15]          ; resetBox:inst21|counter[15]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; resetBox:inst21|counter[29]          ; resetBox:inst21|counter[29]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; resetBox:inst21|counter[19]          ; resetBox:inst21|counter[19]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; resetBox:inst21|counter[11]          ; resetBox:inst21|counter[11]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; resetBox:inst21|counter[31]          ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; resetBox:inst21|counter[27]          ; resetBox:inst21|counter[27]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; resetBox:inst21|counter[21]          ; resetBox:inst21|counter[21]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; resetBox:inst21|counter[17]          ; resetBox:inst21|counter[17]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; resetBox:inst21|counter[0]           ; resetBox:inst21|counter[0]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; resetBox:inst21|counter[22]          ; resetBox:inst21|counter[22]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; contadorVel:inst|counter_internal[6] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; contadorVel:inst|counter_internal[4] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; resetBox:inst21|counter[16]          ; resetBox:inst21|counter[16]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; resetBox:inst21|counter[9]           ; resetBox:inst21|counter[9]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; resetBox:inst21|counter[7]           ; resetBox:inst21|counter[7]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; contadorVel:inst|counter_internal[5] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; resetBox:inst21|counter[25]          ; resetBox:inst21|counter[25]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; resetBox:inst21|counter[23]          ; resetBox:inst21|counter[23]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; resetBox:inst21|counter[18]          ; resetBox:inst21|counter[18]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; resetBox:inst21|counter[12]          ; resetBox:inst21|counter[12]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; resetBox:inst21|counter[30]          ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; resetBox:inst21|counter[28]          ; resetBox:inst21|counter[28]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; resetBox:inst21|counter[20]          ; resetBox:inst21|counter[20]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; resetBox:inst21|counter[8]           ; resetBox:inst21|counter[8]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; resetBox:inst21|counter[26]          ; resetBox:inst21|counter[26]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; resetBox:inst21|counter[24]          ; resetBox:inst21|counter[24]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; contadorVel:inst|counter_internal[2] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.054      ; 0.716      ;
; 0.646 ; contadorVel:inst|counter_internal[1] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.054      ; 0.844      ;
; 0.648 ; contadorVel:inst|counter_internal[3] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.054      ; 0.846      ;
; 0.737 ; resetBox:inst21|counter[5]           ; resetBox:inst21|counter[6]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.936      ;
; 0.737 ; resetBox:inst21|counter[3]           ; resetBox:inst21|counter[4]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.936      ;
; 0.739 ; resetBox:inst21|counter[1]           ; resetBox:inst21|counter[2]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.938      ;
; 0.743 ; resetBox:inst21|counter[6]           ; resetBox:inst21|counter[7]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.942      ;
; 0.745 ; resetBox:inst21|counter[0]           ; resetBox:inst21|counter[1]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.944      ;
; 0.746 ; resetBox:inst21|counter[2]           ; resetBox:inst21|counter[3]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.945      ;
; 0.747 ; resetBox:inst21|counter[4]           ; resetBox:inst21|counter[5]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.946      ;
; 0.750 ; resetBox:inst21|counter[6]           ; resetBox:inst21|counter[8]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.949      ;
; 0.752 ; resetBox:inst21|counter[0]           ; resetBox:inst21|counter[2]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.951      ;
; 0.753 ; resetBox:inst21|counter[2]           ; resetBox:inst21|counter[4]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.952      ;
; 0.754 ; resetBox:inst21|counter[4]           ; resetBox:inst21|counter[6]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; resetBox:inst21|counter[11]          ; resetBox:inst21|counter[12]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; resetBox:inst21|counter[29]          ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; resetBox:inst21|counter[19]          ; resetBox:inst21|counter[20]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; resetBox:inst21|counter[21]          ; resetBox:inst21|counter[22]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; resetBox:inst21|counter[15]          ; resetBox:inst21|counter[16]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.053      ; 0.953      ;
; 0.756 ; resetBox:inst21|counter[27]          ; resetBox:inst21|counter[28]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; resetBox:inst21|counter[17]          ; resetBox:inst21|counter[18]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.956      ;
; 0.759 ; resetBox:inst21|counter[7]           ; resetBox:inst21|counter[8]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; contadorVel:inst|counter_internal[5] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.054      ; 0.958      ;
; 0.760 ; resetBox:inst21|counter[25]          ; resetBox:inst21|counter[26]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; resetBox:inst21|counter[23]          ; resetBox:inst21|counter[24]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.959      ;
; 0.762 ; resetBox:inst21|counter[22]          ; resetBox:inst21|counter[23]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; contadorVel:inst|counter_internal[4] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.054      ; 0.961      ;
; 0.763 ; resetBox:inst21|counter[16]          ; resetBox:inst21|counter[17]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.962      ;
; 0.764 ; resetBox:inst21|counter[18]          ; resetBox:inst21|counter[19]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; resetBox:inst21|counter[28]          ; resetBox:inst21|counter[29]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; resetBox:inst21|counter[30]          ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; resetBox:inst21|counter[20]          ; resetBox:inst21|counter[21]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.055      ; 0.964      ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_1hz:inst6|tick_internal'                                                                                                           ;
+-------+------------------------+------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                      ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.417 ; Timer:inst4|count[2]   ; Timer:inst4|count[4]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.409      ; 0.970      ;
; 0.418 ; Timer:inst4|count[3]   ; Timer:inst4|count[4]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.409      ; 0.971      ;
; 0.419 ; Timer:inst4|count[5]   ; Timer:inst4|count[6]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.409      ; 0.972      ;
; 0.427 ; Timer:inst12|count[1]  ; Timer:inst12|count[2]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.385      ; 0.956      ;
; 0.428 ; Timer:inst11|count[1]  ; Timer:inst11|count[2]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.384      ; 0.956      ;
; 0.435 ; Timer:inst13|count[4]  ; Timer:inst13|count[5]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.385      ; 0.964      ;
; 0.442 ; Timer:inst13|count[4]  ; Timer:inst13|count[6]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.385      ; 0.971      ;
; 0.443 ; Timer:inst7|count[11]  ; Timer:inst7|count[12]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.385      ; 0.972      ;
; 0.445 ; Timer:inst14|count[1]  ; Timer:inst14|count[2]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.384      ; 0.973      ;
; 0.450 ; Timer:inst14|count[6]  ; Timer:inst14|count[7]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.384      ; 0.978      ;
; 0.450 ; Timer:inst7|count[0]   ; Timer:inst7|count[1]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.385      ; 0.979      ;
; 0.457 ; Timer:inst14|count[6]  ; Timer:inst14|count[8]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.384      ; 0.985      ;
; 0.457 ; Timer:inst7|count[0]   ; Timer:inst7|count[2]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.385      ; 0.986      ;
; 0.470 ; resetBox:inst21|reset  ; Timer:inst15|alarma_internal ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.123      ; 1.757      ;
; 0.497 ; Timer:inst4|count[15]  ; Timer:inst4|count[15]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.070      ; 0.711      ;
; 0.497 ; Timer:inst9|count[13]  ; Timer:inst9|count[13]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.710      ;
; 0.497 ; Timer:inst12|count[13] ; Timer:inst12|count[13]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.710      ;
; 0.497 ; Timer:inst5|count[13]  ; Timer:inst5|count[13]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.710      ;
; 0.497 ; Timer:inst15|count[13] ; Timer:inst15|count[13]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.710      ;
; 0.497 ; Timer:inst7|count[13]  ; Timer:inst7|count[13]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.710      ;
; 0.497 ; Timer:inst5|count[3]   ; Timer:inst5|count[3]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.710      ;
; 0.498 ; Timer:inst14|count[13] ; Timer:inst14|count[13]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; Timer:inst13|count[13] ; Timer:inst13|count[13]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; Timer:inst9|count[15]  ; Timer:inst9|count[15]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; Timer:inst12|count[15] ; Timer:inst12|count[15]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; Timer:inst12|count[11] ; Timer:inst12|count[11]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; Timer:inst5|count[15]  ; Timer:inst5|count[15]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; Timer:inst5|count[11]  ; Timer:inst5|count[11]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; Timer:inst10|count[13] ; Timer:inst10|count[13]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; Timer:inst15|count[15] ; Timer:inst15|count[15]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; Timer:inst15|count[11] ; Timer:inst15|count[11]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; Timer:inst7|count[15]  ; Timer:inst7|count[15]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; Timer:inst11|count[5]  ; Timer:inst11|count[5]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; Timer:inst5|count[5]   ; Timer:inst5|count[5]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; Timer:inst7|count[1]   ; Timer:inst7|count[1]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.711      ;
; 0.499 ; Timer:inst14|count[15] ; Timer:inst14|count[15]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; Timer:inst14|count[11] ; Timer:inst14|count[11]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; Timer:inst13|count[15] ; Timer:inst13|count[15]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; Timer:inst13|count[11] ; Timer:inst13|count[11]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; Timer:inst10|count[15] ; Timer:inst10|count[15]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; Timer:inst10|count[11] ; Timer:inst10|count[11]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; Timer:inst12|count[6]  ; Timer:inst12|count[6]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.712      ;
; 0.499 ; Timer:inst11|count[6]  ; Timer:inst11|count[6]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.712      ;
; 0.499 ; Timer:inst13|count[1]  ; Timer:inst13|count[1]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.711      ;
; 0.500 ; Timer:inst4|count[9]   ; Timer:inst4|count[9]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.070      ; 0.714      ;
; 0.500 ; Timer:inst4|count[7]   ; Timer:inst4|count[7]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.070      ; 0.714      ;
; 0.501 ; Timer:inst11|count[9]  ; Timer:inst11|count[9]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; Timer:inst11|count[7]  ; Timer:inst11|count[7]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; Timer:inst4|count[14]  ; Timer:inst4|count[14]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.070      ; 0.715      ;
; 0.501 ; Timer:inst4|count[12]  ; Timer:inst4|count[12]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.070      ; 0.715      ;
; 0.501 ; Timer:inst12|count[9]  ; Timer:inst12|count[9]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; Timer:inst12|count[7]  ; Timer:inst12|count[7]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; Timer:inst5|count[9]   ; Timer:inst5|count[9]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; Timer:inst5|count[7]   ; Timer:inst5|count[7]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; Timer:inst15|count[9]  ; Timer:inst15|count[9]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; Timer:inst15|count[7]  ; Timer:inst15|count[7]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; Timer:inst7|count[9]   ; Timer:inst7|count[9]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.714      ;
; 0.501 ; Timer:inst7|count[7]   ; Timer:inst7|count[7]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.714      ;
; 0.502 ; Timer:inst14|count[9]  ; Timer:inst14|count[9]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.714      ;
; 0.502 ; Timer:inst11|count[14] ; Timer:inst11|count[14]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; Timer:inst11|count[12] ; Timer:inst11|count[12]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; Timer:inst4|count[8]   ; Timer:inst4|count[8]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.070      ; 0.716      ;
; 0.502 ; Timer:inst13|count[9]  ; Timer:inst13|count[9]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.714      ;
; 0.502 ; Timer:inst13|count[7]  ; Timer:inst13|count[7]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.714      ;
; 0.502 ; Timer:inst9|count[14]  ; Timer:inst9|count[14]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; Timer:inst9|count[12]  ; Timer:inst9|count[12]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; Timer:inst12|count[14] ; Timer:inst12|count[14]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; Timer:inst5|count[14]  ; Timer:inst5|count[14]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; Timer:inst10|count[7]  ; Timer:inst10|count[7]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.714      ;
; 0.502 ; Timer:inst15|count[12] ; Timer:inst15|count[12]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; Timer:inst7|count[14]  ; Timer:inst7|count[14]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; Timer:inst12|count[4]  ; Timer:inst12|count[4]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; Timer:inst11|count[4]  ; Timer:inst11|count[4]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; Timer:inst9|count[4]   ; Timer:inst9|count[4]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; Timer:inst7|count[4]   ; Timer:inst7|count[4]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; Timer:inst15|count[4]  ; Timer:inst15|count[4]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; Timer:inst7|count[12]  ; Timer:inst7|count[12]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.715      ;
; 0.502 ; Timer:inst14|count[2]  ; Timer:inst14|count[2]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.714      ;
; 0.502 ; Timer:inst14|count[7]  ; Timer:inst14|count[7]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.714      ;
; 0.503 ; Timer:inst14|count[12] ; Timer:inst14|count[12]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.715      ;
; 0.503 ; Timer:inst11|count[10] ; Timer:inst11|count[10]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.716      ;
; 0.503 ; Timer:inst11|count[8]  ; Timer:inst11|count[8]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.716      ;
; 0.503 ; Timer:inst13|count[12] ; Timer:inst13|count[12]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.715      ;
; 0.503 ; Timer:inst9|count[10]  ; Timer:inst9|count[10]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.716      ;
; 0.503 ; Timer:inst9|count[8]   ; Timer:inst9|count[8]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.716      ;
; 0.503 ; Timer:inst12|count[10] ; Timer:inst12|count[10]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.716      ;
; 0.503 ; Timer:inst12|count[8]  ; Timer:inst12|count[8]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.716      ;
; 0.503 ; Timer:inst5|count[10]  ; Timer:inst5|count[10]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.716      ;
; 0.503 ; Timer:inst5|count[8]   ; Timer:inst5|count[8]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.716      ;
; 0.503 ; Timer:inst10|count[12] ; Timer:inst10|count[12]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.715      ;
; 0.503 ; Timer:inst15|count[10] ; Timer:inst15|count[10]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.716      ;
; 0.503 ; Timer:inst7|count[10]  ; Timer:inst7|count[10]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.716      ;
; 0.503 ; Timer:inst7|count[8]   ; Timer:inst7|count[8]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.069      ; 0.716      ;
; 0.504 ; Timer:inst14|count[10] ; Timer:inst14|count[10]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.716      ;
; 0.504 ; Timer:inst13|count[10] ; Timer:inst13|count[10]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.716      ;
; 0.504 ; Timer:inst13|count[8]  ; Timer:inst13|count[8]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.716      ;
; 0.504 ; Timer:inst10|count[10] ; Timer:inst10|count[10]       ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.716      ;
; 0.504 ; Timer:inst10|count[8]  ; Timer:inst10|count[8]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.716      ;
; 0.504 ; Timer:inst14|count[8]  ; Timer:inst14|count[8]        ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.068      ; 0.716      ;
; 0.508 ; Timer:inst4|count[5]   ; Timer:inst4|count[7]         ; clk_1hz:inst6|tick_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.409      ; 1.061      ;
+-------+------------------------+------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClockDivider:inst29|clk_5Hz_int'                                                                                                                                 ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.756 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[2]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.433      ; 1.353      ;
; 0.756 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[0]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.433      ; 1.353      ;
; 0.756 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[3]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.433      ; 1.353      ;
; 0.756 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[9]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.433      ; 1.353      ;
; 0.756 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[4]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.433      ; 1.353      ;
; 0.756 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[1]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.433      ; 1.353      ;
; 0.756 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[5]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.433      ; 1.353      ;
; 0.756 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[6]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.433      ; 1.353      ;
; 0.756 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[7]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.433      ; 1.353      ;
; 0.756 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[8]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.433      ; 1.353      ;
; 1.065 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[11] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.433      ; 1.662      ;
; 1.065 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[10] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.433      ; 1.662      ;
; 1.065 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[13] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.433      ; 1.662      ;
; 1.065 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[12] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.433      ; 1.662      ;
; 1.065 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[14] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.433      ; 1.662      ;
; 1.065 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[15] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.433      ; 1.662      ;
; 1.096 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.294      ;
; 1.105 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.303      ;
; 1.192 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[0]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.390      ;
; 1.208 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.407      ;
; 1.240 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.438      ;
; 1.317 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.515      ;
; 1.318 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.517      ;
; 1.319 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[2]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.517      ;
; 1.327 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.525      ;
; 1.359 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.557      ;
; 1.360 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.559      ;
; 1.365 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.564      ;
; 1.368 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.567      ;
; 1.380 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[10] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.579      ;
; 1.393 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.591      ;
; 1.399 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.598      ;
; 1.406 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.605      ;
; 1.454 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.652      ;
; 1.491 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.689      ;
; 1.495 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.693      ;
; 1.512 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.711      ;
; 1.514 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.713      ;
; 1.520 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.718      ;
; 1.521 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.720      ;
; 1.535 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.733      ;
; 1.543 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.741      ;
; 1.547 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.745      ;
; 1.549 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.748      ;
; 1.553 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[2]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.751      ;
; 1.560 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.758      ;
; 1.573 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.771      ;
; 1.582 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.780      ;
; 1.583 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.781      ;
; 1.588 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.787      ;
; 1.596 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.795      ;
; 1.598 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.796      ;
; 1.601 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.800      ;
; 1.605 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.804      ;
; 1.605 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.804      ;
; 1.606 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[2]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.804      ;
; 1.630 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.828      ;
; 1.633 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.832      ;
; 1.641 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.839      ;
; 1.652 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.851      ;
; 1.653 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[10] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.851      ;
; 1.657 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.856      ;
; 1.674 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.872      ;
; 1.682 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.880      ;
; 1.687 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.885      ;
; 1.691 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.889      ;
; 1.696 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.894      ;
; 1.696 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.894      ;
; 1.718 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[10] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.916      ;
; 1.725 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.923      ;
; 1.728 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.926      ;
; 1.731 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.929      ;
; 1.735 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.933      ;
; 1.738 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.936      ;
; 1.747 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.945      ;
; 1.749 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.947      ;
; 1.750 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.948      ;
; 1.756 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.954      ;
; 1.769 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.967      ;
; 1.769 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.967      ;
; 1.770 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[10] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.968      ;
; 1.771 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.969      ;
; 1.774 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.972      ;
; 1.780 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.055      ; 1.979      ;
; 1.788 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.986      ;
; 1.794 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.992      ;
; 1.794 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 1.992      ;
; 1.803 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 2.001      ;
; 1.812 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[10] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 2.010      ;
; 1.821 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 2.019      ;
; 1.821 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[2]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 2.019      ;
; 1.823 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 2.021      ;
; 1.824 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 2.022      ;
; 1.827 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 2.025      ;
; 1.841 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 2.039      ;
; 1.850 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 2.048      ;
; 1.850 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 2.048      ;
; 1.850 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 2.048      ;
; 1.862 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 2.060      ;
; 1.863 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.054      ; 2.061      ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk1Mhz:inst22|out_internal'                                                                                                               ;
+--------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                              ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.325 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.058     ; 2.262      ;
; -1.325 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.058     ; 2.262      ;
; -1.325 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.058     ; 2.262      ;
; -1.325 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.058     ; 2.262      ;
; -1.325 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.058     ; 2.262      ;
; -1.325 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.058     ; 2.262      ;
; -1.325 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.058     ; 2.262      ;
+--------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_1hz:inst6|tick_internal'                                                                                                 ;
+--------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.374 ; resetBox:inst21|reset ; Timer:inst10|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.898      ; 2.267      ;
; -0.374 ; resetBox:inst21|reset ; Timer:inst11|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.889      ; 2.258      ;
; -0.374 ; resetBox:inst21|reset ; Timer:inst12|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.890      ; 2.259      ;
; -0.374 ; resetBox:inst21|reset ; Timer:inst10|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.898      ; 2.267      ;
; -0.374 ; resetBox:inst21|reset ; Timer:inst13|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.890      ; 2.259      ;
; -0.368 ; resetBox:inst21|reset ; Timer:inst14|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.873      ; 2.236      ;
; -0.368 ; resetBox:inst21|reset ; Timer:inst14|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.873      ; 2.236      ;
; -0.361 ; resetBox:inst21|reset ; Timer:inst4|count[0]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.896      ; 2.252      ;
; -0.361 ; resetBox:inst21|reset ; Timer:inst4|count[1]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.896      ; 2.252      ;
; -0.361 ; resetBox:inst21|reset ; Timer:inst4|count[2]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.896      ; 2.252      ;
; -0.361 ; resetBox:inst21|reset ; Timer:inst7|count[0]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.893      ; 2.249      ;
; -0.361 ; resetBox:inst21|reset ; Timer:inst4|count[3]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.896      ; 2.252      ;
; -0.361 ; resetBox:inst21|reset ; Timer:inst4|count[5]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.896      ; 2.252      ;
; -0.361 ; resetBox:inst21|reset ; Timer:inst7|count[11]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.893      ; 2.249      ;
; -0.069 ; resetBox:inst21|reset ; Timer:inst7|state      ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.205      ; 2.269      ;
; -0.062 ; resetBox:inst21|reset ; Timer:inst5|count[0]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.266      ;
; -0.062 ; resetBox:inst21|reset ; Timer:inst5|count[1]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.266      ;
; -0.062 ; resetBox:inst21|reset ; Timer:inst5|count[2]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.266      ;
; -0.062 ; resetBox:inst21|reset ; Timer:inst5|count[3]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.266      ;
; -0.062 ; resetBox:inst21|reset ; Timer:inst5|count[4]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.266      ;
; -0.062 ; resetBox:inst21|reset ; Timer:inst5|count[5]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.266      ;
; -0.062 ; resetBox:inst21|reset ; Timer:inst5|count[6]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.266      ;
; -0.062 ; resetBox:inst21|reset ; Timer:inst5|count[7]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.266      ;
; -0.062 ; resetBox:inst21|reset ; Timer:inst5|count[8]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.266      ;
; -0.062 ; resetBox:inst21|reset ; Timer:inst5|count[9]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.266      ;
; -0.062 ; resetBox:inst21|reset ; Timer:inst5|count[10]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.266      ;
; -0.062 ; resetBox:inst21|reset ; Timer:inst5|count[11]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.266      ;
; -0.062 ; resetBox:inst21|reset ; Timer:inst5|count[12]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.266      ;
; -0.062 ; resetBox:inst21|reset ; Timer:inst5|count[13]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.266      ;
; -0.062 ; resetBox:inst21|reset ; Timer:inst5|count[14]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.266      ;
; -0.062 ; resetBox:inst21|reset ; Timer:inst5|count[15]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.266      ;
; -0.061 ; resetBox:inst21|reset ; Timer:inst5|state      ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.212      ; 2.268      ;
; -0.061 ; resetBox:inst21|reset ; Timer:inst10|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.214      ; 2.270      ;
; -0.061 ; resetBox:inst21|reset ; Timer:inst10|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.211      ; 2.267      ;
; -0.061 ; resetBox:inst21|reset ; Timer:inst10|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.211      ; 2.267      ;
; -0.061 ; resetBox:inst21|reset ; Timer:inst10|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.211      ; 2.267      ;
; -0.061 ; resetBox:inst21|reset ; Timer:inst10|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.211      ; 2.267      ;
; -0.061 ; resetBox:inst21|reset ; Timer:inst10|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.211      ; 2.267      ;
; -0.061 ; resetBox:inst21|reset ; Timer:inst10|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.211      ; 2.267      ;
; -0.061 ; resetBox:inst21|reset ; Timer:inst10|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.211      ; 2.267      ;
; -0.061 ; resetBox:inst21|reset ; Timer:inst10|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.211      ; 2.267      ;
; -0.061 ; resetBox:inst21|reset ; Timer:inst10|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.211      ; 2.267      ;
; -0.061 ; resetBox:inst21|reset ; Timer:inst10|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.211      ; 2.267      ;
; -0.061 ; resetBox:inst21|reset ; Timer:inst10|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.211      ; 2.267      ;
; -0.061 ; resetBox:inst21|reset ; Timer:inst10|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.211      ; 2.267      ;
; -0.061 ; resetBox:inst21|reset ; Timer:inst10|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.211      ; 2.267      ;
; -0.061 ; resetBox:inst21|reset ; Timer:inst10|count[15] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.211      ; 2.267      ;
; -0.060 ; resetBox:inst21|reset ; Timer:inst13|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.212      ; 2.267      ;
; -0.059 ; resetBox:inst21|reset ; Timer:inst14|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.263      ;
; -0.059 ; resetBox:inst21|reset ; Timer:inst11|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.204      ; 2.258      ;
; -0.059 ; resetBox:inst21|reset ; Timer:inst11|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.204      ; 2.258      ;
; -0.059 ; resetBox:inst21|reset ; Timer:inst11|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.204      ; 2.258      ;
; -0.059 ; resetBox:inst21|reset ; Timer:inst11|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.204      ; 2.258      ;
; -0.059 ; resetBox:inst21|reset ; Timer:inst11|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.204      ; 2.258      ;
; -0.059 ; resetBox:inst21|reset ; Timer:inst11|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.204      ; 2.258      ;
; -0.059 ; resetBox:inst21|reset ; Timer:inst11|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.204      ; 2.258      ;
; -0.059 ; resetBox:inst21|reset ; Timer:inst11|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.204      ; 2.258      ;
; -0.059 ; resetBox:inst21|reset ; Timer:inst11|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.204      ; 2.258      ;
; -0.059 ; resetBox:inst21|reset ; Timer:inst11|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.204      ; 2.258      ;
; -0.059 ; resetBox:inst21|reset ; Timer:inst11|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.204      ; 2.258      ;
; -0.059 ; resetBox:inst21|reset ; Timer:inst11|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.204      ; 2.258      ;
; -0.059 ; resetBox:inst21|reset ; Timer:inst11|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.204      ; 2.258      ;
; -0.059 ; resetBox:inst21|reset ; Timer:inst11|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.204      ; 2.258      ;
; -0.059 ; resetBox:inst21|reset ; Timer:inst11|count[15] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.204      ; 2.258      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.206      ; 2.259      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.262      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.262      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.262      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst9|count[1]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.203      ; 2.256      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst9|count[2]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.203      ; 2.256      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst12|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.208      ; 2.261      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst12|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.206      ; 2.259      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst12|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.206      ; 2.259      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.262      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.262      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.262      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.262      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst9|count[3]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.203      ; 2.256      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst9|count[4]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.203      ; 2.256      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst9|count[5]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.203      ; 2.256      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst9|count[6]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.203      ; 2.256      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst12|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.206      ; 2.259      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst12|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.206      ; 2.259      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst12|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.206      ; 2.259      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst12|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.206      ; 2.259      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.262      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.262      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.262      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.262      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.262      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.262      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.262      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.262      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst15|count[15] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.209      ; 2.262      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst12|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.206      ; 2.259      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst12|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.206      ; 2.259      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst12|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.206      ; 2.259      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst12|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.206      ; 2.259      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst12|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.206      ; 2.259      ;
; -0.058 ; resetBox:inst21|reset ; Timer:inst12|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 1.206      ; 2.259      ;
+--------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_1hz:inst6|tick_internal'                                                                                                 ;
+-------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.466 ; resetBox:inst21|reset ; Timer:inst4|count[4]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.479      ; 2.109      ;
; 0.466 ; resetBox:inst21|reset ; Timer:inst4|count[6]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.479      ; 2.109      ;
; 0.466 ; resetBox:inst21|reset ; Timer:inst4|count[7]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.479      ; 2.109      ;
; 0.466 ; resetBox:inst21|reset ; Timer:inst4|count[8]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.479      ; 2.109      ;
; 0.466 ; resetBox:inst21|reset ; Timer:inst4|count[9]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.479      ; 2.109      ;
; 0.466 ; resetBox:inst21|reset ; Timer:inst4|count[10]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.479      ; 2.109      ;
; 0.466 ; resetBox:inst21|reset ; Timer:inst4|count[11]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.479      ; 2.109      ;
; 0.466 ; resetBox:inst21|reset ; Timer:inst4|count[12]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.479      ; 2.109      ;
; 0.466 ; resetBox:inst21|reset ; Timer:inst4|count[13]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.479      ; 2.109      ;
; 0.466 ; resetBox:inst21|reset ; Timer:inst4|count[14]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.479      ; 2.109      ;
; 0.466 ; resetBox:inst21|reset ; Timer:inst4|count[15]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.479      ; 2.109      ;
; 0.490 ; resetBox:inst21|reset ; Timer:inst4|state      ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.455      ; 2.109      ;
; 0.490 ; resetBox:inst21|reset ; Timer:inst7|count[1]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.106      ;
; 0.490 ; resetBox:inst21|reset ; Timer:inst7|count[2]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.106      ;
; 0.490 ; resetBox:inst21|reset ; Timer:inst7|count[3]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.106      ;
; 0.490 ; resetBox:inst21|reset ; Timer:inst7|count[4]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.106      ;
; 0.490 ; resetBox:inst21|reset ; Timer:inst7|count[5]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.106      ;
; 0.490 ; resetBox:inst21|reset ; Timer:inst7|count[6]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.106      ;
; 0.490 ; resetBox:inst21|reset ; Timer:inst7|count[7]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.106      ;
; 0.490 ; resetBox:inst21|reset ; Timer:inst7|count[8]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.106      ;
; 0.490 ; resetBox:inst21|reset ; Timer:inst7|count[9]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.106      ;
; 0.490 ; resetBox:inst21|reset ; Timer:inst7|count[10]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.106      ;
; 0.490 ; resetBox:inst21|reset ; Timer:inst7|count[12]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.106      ;
; 0.490 ; resetBox:inst21|reset ; Timer:inst7|count[13]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.106      ;
; 0.490 ; resetBox:inst21|reset ; Timer:inst7|count[14]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.106      ;
; 0.490 ; resetBox:inst21|reset ; Timer:inst7|count[15]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.106      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.113      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.116      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.116      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.116      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst11|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.447      ; 2.111      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst12|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.451      ; 2.115      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.116      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.116      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.116      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.116      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.116      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.116      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.116      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.116      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.116      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.116      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.116      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.116      ;
; 0.500 ; resetBox:inst21|reset ; Timer:inst15|count[15] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.452      ; 2.116      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst14|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.431      ; 2.096      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst14|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.431      ; 2.096      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|state      ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.450      ; 2.115      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|count[0]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.447      ; 2.112      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|count[1]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.446      ; 2.111      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|count[2]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.446      ; 2.111      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst11|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.447      ; 2.112      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst11|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.447      ; 2.112      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst12|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst12|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst13|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst13|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst13|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst14|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.431      ; 2.096      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst14|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.431      ; 2.096      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst14|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.431      ; 2.096      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|count[3]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.446      ; 2.111      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|count[4]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.446      ; 2.111      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|count[5]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.446      ; 2.111      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|count[6]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.446      ; 2.111      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst11|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.447      ; 2.112      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst11|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.447      ; 2.112      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst11|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.447      ; 2.112      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst11|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.447      ; 2.112      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst12|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst12|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst12|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst12|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst13|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst13|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst13|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst12|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst12|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst12|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst12|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst12|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst12|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst12|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst12|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst12|count[15] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|count[7]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.446      ; 2.111      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|count[8]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.446      ; 2.111      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|count[9]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.446      ; 2.111      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|count[10]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.446      ; 2.111      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|count[11]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.446      ; 2.111      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|count[12]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.446      ; 2.111      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|count[13]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.446      ; 2.111      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|count[14]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.446      ; 2.111      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst9|count[15]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.446      ; 2.111      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst13|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst13|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst13|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst13|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst13|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
; 0.501 ; resetBox:inst21|reset ; Timer:inst13|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 1.449      ; 2.114      ;
+-------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk1Mhz:inst22|out_internal'                                                                                                               ;
+-------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                              ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 1.923 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.051      ; 2.118      ;
; 1.923 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.051      ; 2.118      ;
; 1.923 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.051      ; 2.118      ;
; 1.923 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.051      ; 2.118      ;
; 1.923 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.051      ; 2.118      ;
; 1.923 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.051      ; 2.118      ;
; 1.923 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.051      ; 2.118      ;
+-------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|buzzerSignal                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|clk_5Hz_int                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[12]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[13]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[14]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[15]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[16]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[17]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[18]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[19]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[20]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[21]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[22]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S10  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S5   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S6   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S7   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S8   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S9   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|switch_count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|switch_count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|switch_count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|switch_count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|out_internal                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[10]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[11]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[12]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[13]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[14]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[15]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[16]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[17]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[18]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[19]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[20]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[21]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[22]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[23]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[24]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[2]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[3]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[4]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[5]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[6]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[7]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[8]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[9]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|tick_internal                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|display_value[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|display_value[1]       ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'btn'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; btn   ; Rise       ; btn                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; btn   ; Rise       ; contadorSel:inst3|counter_internal[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; btn   ; Rise       ; contadorSel:inst3|counter_internal[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; btn   ; Rise       ; contadorSel:inst3|counter_internal[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; btn   ; Rise       ; contadorSel:inst3|counter_internal[3] ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; btn   ; Rise       ; contadorSel:inst3|counter_internal[0] ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; btn   ; Rise       ; contadorSel:inst3|counter_internal[1] ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; btn   ; Rise       ; contadorSel:inst3|counter_internal[2] ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width  ; btn   ; Rise       ; contadorSel:inst3|counter_internal[3] ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; inst3|counter_internal[0]|clk         ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; inst3|counter_internal[1]|clk         ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; inst3|counter_internal[2]|clk         ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; inst3|counter_internal[3]|clk         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; btn~input|o                           ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; btn   ; Rise       ; contadorSel:inst3|counter_internal[0] ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; btn   ; Rise       ; contadorSel:inst3|counter_internal[1] ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; btn   ; Rise       ; contadorSel:inst3|counter_internal[2] ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; btn   ; Rise       ; contadorSel:inst3|counter_internal[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; btn~input|i                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; btn~input|i                           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; btn~input|o                           ;
; 0.676  ; 0.676        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; inst3|counter_internal[0]|clk         ;
; 0.676  ; 0.676        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; inst3|counter_internal[1]|clk         ;
; 0.676  ; 0.676        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; inst3|counter_internal[2]|clk         ;
; 0.676  ; 0.676        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; inst3|counter_internal[3]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_1hz:inst6|tick_internal'                                                       ;
+--------+--------------+----------------+------------+-----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+-----------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[2]        ;
+--------+--------------+----------------+------------+-----------------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk1Mhz:inst22|out_internal'                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|initialized         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|reset                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|state                ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[0] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[1] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[2] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[3] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[4] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[5] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[6] ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|initialized         ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[0]       ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[1]       ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[2]       ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[3]       ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[4]       ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[5]       ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[6]       ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[7]       ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[8]       ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[9]       ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[0]           ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[10]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[11]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[12]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[13]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[14]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[15]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[16]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[17]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[18]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[19]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[1]           ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[20]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[21]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[22]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[23]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[24]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[25]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[26]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[27]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[28]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[29]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[2]           ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[30]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[31]          ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[3]           ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[4]           ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[5]           ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[6]           ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[7]           ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ClockDivider:inst29|clk_5Hz_int'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[9]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[0]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[1]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[2]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[3]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[4]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[5]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[6]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[7]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[8]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[9]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[10]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[11]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[12]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[13]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[14]  ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[15]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[0]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[1]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[2]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[3]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[4]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[5]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[6]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[7]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[8]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[9]   ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[10]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[11]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[12]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[13]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[14]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[15]  ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[0]|clk      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[1]|clk      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[2]|clk      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[3]|clk      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[4]|clk      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[5]|clk      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[6]|clk      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[7]|clk      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[8]|clk      ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[9]|clk      ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[10]|clk     ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[11]|clk     ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[12]|clk     ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[13]|clk     ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[14]|clk     ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[15]|clk     ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int~clkctrl|inclk[0] ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int|q                ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int~clkctrl|inclk[0] ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int~clkctrl|outclk   ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[0]|clk      ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[1]|clk      ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[2]|clk      ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[3]|clk      ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[4]|clk      ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[5]|clk      ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[6]|clk      ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[7]|clk      ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[8]|clk      ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[9]|clk      ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[10]|clk     ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[11]|clk     ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[12]|clk     ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[13]|clk     ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[14]|clk     ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[15]|clk     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; btn_1        ; ClockDivider:inst29|clk_5Hz_int ; 3.327 ; 3.747 ; Rise       ; ClockDivider:inst29|clk_5Hz_int ;
; btn_2        ; ClockDivider:inst29|clk_5Hz_int ; 3.209 ; 3.640 ; Rise       ; ClockDivider:inst29|clk_5Hz_int ;
; Switches[*]  ; clk                             ; 5.018 ; 5.429 ; Rise       ; clk                             ;
;  Switches[0] ; clk                             ; 4.386 ; 4.805 ; Rise       ; clk                             ;
;  Switches[1] ; clk                             ; 4.522 ; 4.989 ; Rise       ; clk                             ;
;  Switches[2] ; clk                             ; 5.018 ; 5.429 ; Rise       ; clk                             ;
;  Switches[3] ; clk                             ; 4.139 ; 4.595 ; Rise       ; clk                             ;
;  Switches[4] ; clk                             ; 4.169 ; 4.607 ; Rise       ; clk                             ;
;  Switches[5] ; clk                             ; 3.757 ; 4.099 ; Rise       ; clk                             ;
;  Switches[6] ; clk                             ; 3.422 ; 3.826 ; Rise       ; clk                             ;
;  Switches[7] ; clk                             ; 3.129 ; 3.518 ; Rise       ; clk                             ;
;  Switches[8] ; clk                             ; 3.090 ; 3.509 ; Rise       ; clk                             ;
;  Switches[9] ; clk                             ; 3.104 ; 3.559 ; Rise       ; clk                             ;
; Switches[*]  ; clk1Mhz:inst22|out_internal     ; 5.039 ; 5.402 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[0] ; clk1Mhz:inst22|out_internal     ; 4.682 ; 5.052 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[1] ; clk1Mhz:inst22|out_internal     ; 4.595 ; 4.995 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[2] ; clk1Mhz:inst22|out_internal     ; 4.991 ; 5.331 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[3] ; clk1Mhz:inst22|out_internal     ; 4.773 ; 5.085 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[4] ; clk1Mhz:inst22|out_internal     ; 4.857 ; 5.176 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[5] ; clk1Mhz:inst22|out_internal     ; 4.554 ; 4.846 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[6] ; clk1Mhz:inst22|out_internal     ; 5.012 ; 5.369 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[7] ; clk1Mhz:inst22|out_internal     ; 5.032 ; 5.336 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[8] ; clk1Mhz:inst22|out_internal     ; 4.731 ; 5.046 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[9] ; clk1Mhz:inst22|out_internal     ; 5.039 ; 5.402 ; Rise       ; clk1Mhz:inst22|out_internal     ;
; btn          ; clk1Mhz:inst22|out_internal     ; 0.860 ; 1.024 ; Rise       ; clk1Mhz:inst22|out_internal     ;
; Switches[*]  ; clk_1hz:inst6|tick_internal     ; 2.857 ; 3.245 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[0] ; clk_1hz:inst6|tick_internal     ; 2.294 ; 2.637 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[1] ; clk_1hz:inst6|tick_internal     ; 2.857 ; 3.245 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[2] ; clk_1hz:inst6|tick_internal     ; 2.473 ; 2.859 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[3] ; clk_1hz:inst6|tick_internal     ; 2.436 ; 2.803 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[4] ; clk_1hz:inst6|tick_internal     ; 2.382 ; 2.779 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[5] ; clk_1hz:inst6|tick_internal     ; 2.386 ; 2.724 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[6] ; clk_1hz:inst6|tick_internal     ; 2.578 ; 3.053 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[7] ; clk_1hz:inst6|tick_internal     ; 2.529 ; 2.961 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[8] ; clk_1hz:inst6|tick_internal     ; 2.251 ; 2.611 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[9] ; clk_1hz:inst6|tick_internal     ; 2.464 ; 2.893 ; Rise       ; clk_1hz:inst6|tick_internal     ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; btn_1        ; ClockDivider:inst29|clk_5Hz_int ; -1.795 ; -2.207 ; Rise       ; ClockDivider:inst29|clk_5Hz_int ;
; btn_2        ; ClockDivider:inst29|clk_5Hz_int ; -2.022 ; -2.431 ; Rise       ; ClockDivider:inst29|clk_5Hz_int ;
; Switches[*]  ; clk                             ; -2.739 ; -3.160 ; Rise       ; clk                             ;
;  Switches[0] ; clk                             ; -4.005 ; -4.402 ; Rise       ; clk                             ;
;  Switches[1] ; clk                             ; -4.150 ; -4.581 ; Rise       ; clk                             ;
;  Switches[2] ; clk                             ; -4.558 ; -4.955 ; Rise       ; clk                             ;
;  Switches[3] ; clk                             ; -3.732 ; -4.176 ; Rise       ; clk                             ;
;  Switches[4] ; clk                             ; -3.764 ; -4.195 ; Rise       ; clk                             ;
;  Switches[5] ; clk                             ; -3.345 ; -3.680 ; Rise       ; clk                             ;
;  Switches[6] ; clk                             ; -3.041 ; -3.437 ; Rise       ; clk                             ;
;  Switches[7] ; clk                             ; -2.780 ; -3.160 ; Rise       ; clk                             ;
;  Switches[8] ; clk                             ; -2.771 ; -3.171 ; Rise       ; clk                             ;
;  Switches[9] ; clk                             ; -2.739 ; -3.191 ; Rise       ; clk                             ;
; Switches[*]  ; clk1Mhz:inst22|out_internal     ; -1.914 ; -2.272 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[0] ; clk1Mhz:inst22|out_internal     ; -2.188 ; -2.561 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[1] ; clk1Mhz:inst22|out_internal     ; -2.095 ; -2.491 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[2] ; clk1Mhz:inst22|out_internal     ; -2.460 ; -2.820 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[3] ; clk1Mhz:inst22|out_internal     ; -2.250 ; -2.596 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[4] ; clk1Mhz:inst22|out_internal     ; -2.079 ; -2.429 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[5] ; clk1Mhz:inst22|out_internal     ; -1.914 ; -2.272 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[6] ; clk1Mhz:inst22|out_internal     ; -2.274 ; -2.694 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[7] ; clk1Mhz:inst22|out_internal     ; -2.292 ; -2.672 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[8] ; clk1Mhz:inst22|out_internal     ; -2.001 ; -2.403 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[9] ; clk1Mhz:inst22|out_internal     ; -2.302 ; -2.735 ; Rise       ; clk1Mhz:inst22|out_internal     ;
; btn          ; clk1Mhz:inst22|out_internal     ; -0.321 ; -0.390 ; Rise       ; clk1Mhz:inst22|out_internal     ;
; Switches[*]  ; clk_1hz:inst6|tick_internal     ; -0.368 ; -0.735 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[0] ; clk_1hz:inst6|tick_internal     ; -0.667 ; -1.052 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[1] ; clk_1hz:inst6|tick_internal     ; -0.580 ; -0.970 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[2] ; clk_1hz:inst6|tick_internal     ; -0.687 ; -1.087 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[3] ; clk_1hz:inst6|tick_internal     ; -0.689 ; -1.073 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[4] ; clk_1hz:inst6|tick_internal     ; -0.693 ; -1.076 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[5] ; clk_1hz:inst6|tick_internal     ; -0.368 ; -0.735 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[6] ; clk_1hz:inst6|tick_internal     ; -0.696 ; -1.090 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[7] ; clk_1hz:inst6|tick_internal     ; -0.697 ; -1.073 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[8] ; clk_1hz:inst6|tick_internal     ; -0.535 ; -0.905 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[9] ; clk_1hz:inst6|tick_internal     ; -0.890 ; -1.305 ; Rise       ; clk_1hz:inst6|tick_internal     ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+---------------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port           ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+---------------------+-----------------------------+--------+--------+------------+-----------------------------+
; ledOutput[*]        ; btn                         ; 9.627  ; 9.881  ; Rise       ; btn                         ;
;  ledOutput[0]       ; btn                         ; 8.482  ; 8.633  ; Rise       ; btn                         ;
;  ledOutput[1]       ; btn                         ; 8.654  ; 8.776  ; Rise       ; btn                         ;
;  ledOutput[2]       ; btn                         ; 9.627  ; 9.881  ; Rise       ; btn                         ;
;  ledOutput[3]       ; btn                         ; 8.850  ; 8.838  ; Rise       ; btn                         ;
;  ledOutput[4]       ; btn                         ; 8.911  ; 8.987  ; Rise       ; btn                         ;
;  ledOutput[5]       ; btn                         ; 8.828  ; 8.859  ; Rise       ; btn                         ;
;  ledOutput[6]       ; btn                         ; 8.594  ; 8.573  ; Rise       ; btn                         ;
;  ledOutput[7]       ; btn                         ; 8.057  ; 8.126  ; Rise       ; btn                         ;
;  ledOutput[8]       ; btn                         ; 9.316  ; 9.255  ; Rise       ; btn                         ;
;  ledOutput[9]       ; btn                         ; 8.499  ; 8.474  ; Rise       ; btn                         ;
; Buzzer              ; clk                         ; 6.257  ; 6.246  ; Rise       ; clk                         ;
; salidaAlarma[*]     ; clk                         ; 7.459  ; 7.540  ; Rise       ; clk                         ;
;  salidaAlarma[2]    ; clk                         ; 7.279  ; 7.337  ; Rise       ; clk                         ;
;  salidaAlarma[3]    ; clk                         ; 7.459  ; 7.540  ; Rise       ; clk                         ;
; segment_a[*]        ; clk                         ; 16.948 ; 17.048 ; Rise       ; clk                         ;
;  segment_a[0]       ; clk                         ; 16.692 ; 16.639 ; Rise       ; clk                         ;
;  segment_a[1]       ; clk                         ; 16.458 ; 16.493 ; Rise       ; clk                         ;
;  segment_a[2]       ; clk                         ; 16.396 ; 16.515 ; Rise       ; clk                         ;
;  segment_a[3]       ; clk                         ; 16.235 ; 16.295 ; Rise       ; clk                         ;
;  segment_a[4]       ; clk                         ; 15.840 ; 15.787 ; Rise       ; clk                         ;
;  segment_a[5]       ; clk                         ; 16.829 ; 16.808 ; Rise       ; clk                         ;
;  segment_a[6]       ; clk                         ; 16.948 ; 17.048 ; Rise       ; clk                         ;
; segment_b[*]        ; clk                         ; 15.268 ; 15.196 ; Rise       ; clk                         ;
;  segment_b[0]       ; clk                         ; 15.039 ; 14.961 ; Rise       ; clk                         ;
;  segment_b[1]       ; clk                         ; 15.101 ; 15.017 ; Rise       ; clk                         ;
;  segment_b[2]       ; clk                         ; 14.762 ; 14.992 ; Rise       ; clk                         ;
;  segment_b[3]       ; clk                         ; 15.031 ; 14.946 ; Rise       ; clk                         ;
;  segment_b[4]       ; clk                         ; 15.147 ; 14.860 ; Rise       ; clk                         ;
;  segment_b[5]       ; clk                         ; 15.141 ; 14.843 ; Rise       ; clk                         ;
;  segment_b[6]       ; clk                         ; 15.268 ; 15.196 ; Rise       ; clk                         ;
; segment_output[*]   ; clk                         ; 6.835  ; 6.734  ; Rise       ; clk                         ;
;  segment_output[0]  ; clk                         ; 6.673  ; 6.714  ; Rise       ; clk                         ;
;  segment_output[1]  ; clk                         ; 6.542  ; 6.393  ; Rise       ; clk                         ;
;  segment_output[2]  ; clk                         ; 6.835  ; 6.712  ; Rise       ; clk                         ;
;  segment_output[3]  ; clk                         ; 6.689  ; 6.734  ; Rise       ; clk                         ;
;  segment_output[4]  ; clk                         ; 6.689  ; 6.734  ; Rise       ; clk                         ;
;  segment_output[5]  ; clk                         ; 6.631  ; 6.674  ; Rise       ; clk                         ;
;  segment_output[6]  ; clk                         ; 6.429  ; 6.457  ; Rise       ; clk                         ;
;  segment_output[7]  ; clk                         ; 6.724  ; 6.573  ; Rise       ; clk                         ;
;  segment_output[8]  ; clk                         ; 6.688  ; 6.556  ; Rise       ; clk                         ;
;  segment_output[9]  ; clk                         ; 6.264  ; 6.268  ; Rise       ; clk                         ;
;  segment_output[10] ; clk                         ; 6.328  ; 6.260  ; Rise       ; clk                         ;
;  segment_output[11] ; clk                         ; 6.269  ; 6.167  ; Rise       ; clk                         ;
;  segment_output[12] ; clk                         ; 6.212  ; 6.208  ; Rise       ; clk                         ;
;  segment_output[13] ; clk                         ; 6.240  ; 6.282  ; Rise       ; clk                         ;
; salidaAlarma[*]     ; clk_1hz:inst6|tick_internal ; 8.068  ; 8.172  ; Rise       ; clk_1hz:inst6|tick_internal ;
;  salidaAlarma[2]    ; clk_1hz:inst6|tick_internal ; 7.888  ; 7.969  ; Rise       ; clk_1hz:inst6|tick_internal ;
;  salidaAlarma[3]    ; clk_1hz:inst6|tick_internal ; 8.068  ; 8.172  ; Rise       ; clk_1hz:inst6|tick_internal ;
+---------------------+-----------------------------+--------+--------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+---------------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port           ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+---------------------+-----------------------------+-------+-------+------------+-----------------------------+
; ledOutput[*]        ; btn                         ; 7.561 ; 7.624 ; Rise       ; btn                         ;
;  ledOutput[0]       ; btn                         ; 7.855 ; 7.959 ; Rise       ; btn                         ;
;  ledOutput[1]       ; btn                         ; 7.786 ; 7.807 ; Rise       ; btn                         ;
;  ledOutput[2]       ; btn                         ; 9.111 ; 9.362 ; Rise       ; btn                         ;
;  ledOutput[3]       ; btn                         ; 8.206 ; 8.122 ; Rise       ; btn                         ;
;  ledOutput[4]       ; btn                         ; 8.231 ; 8.213 ; Rise       ; btn                         ;
;  ledOutput[5]       ; btn                         ; 8.189 ; 8.153 ; Rise       ; btn                         ;
;  ledOutput[6]       ; btn                         ; 7.923 ; 7.868 ; Rise       ; btn                         ;
;  ledOutput[7]       ; btn                         ; 7.561 ; 7.624 ; Rise       ; btn                         ;
;  ledOutput[8]       ; btn                         ; 8.618 ; 8.524 ; Rise       ; btn                         ;
;  ledOutput[9]       ; btn                         ; 7.803 ; 7.812 ; Rise       ; btn                         ;
; Buzzer              ; clk                         ; 6.113 ; 6.100 ; Rise       ; clk                         ;
; salidaAlarma[*]     ; clk                         ; 6.670 ; 6.683 ; Rise       ; clk                         ;
;  salidaAlarma[2]    ; clk                         ; 6.670 ; 6.683 ; Rise       ; clk                         ;
;  salidaAlarma[3]    ; clk                         ; 6.841 ; 6.876 ; Rise       ; clk                         ;
; segment_a[*]        ; clk                         ; 6.482 ; 6.421 ; Rise       ; clk                         ;
;  segment_a[0]       ; clk                         ; 6.485 ; 6.421 ; Rise       ; clk                         ;
;  segment_a[1]       ; clk                         ; 6.720 ; 6.787 ; Rise       ; clk                         ;
;  segment_a[2]       ; clk                         ; 6.641 ; 6.743 ; Rise       ; clk                         ;
;  segment_a[3]       ; clk                         ; 6.570 ; 6.638 ; Rise       ; clk                         ;
;  segment_a[4]       ; clk                         ; 7.041 ; 6.969 ; Rise       ; clk                         ;
;  segment_a[5]       ; clk                         ; 6.482 ; 6.476 ; Rise       ; clk                         ;
;  segment_a[6]       ; clk                         ; 6.729 ; 6.849 ; Rise       ; clk                         ;
; segment_b[*]        ; clk                         ; 6.459 ; 6.362 ; Rise       ; clk                         ;
;  segment_b[0]       ; clk                         ; 6.459 ; 6.362 ; Rise       ; clk                         ;
;  segment_b[1]       ; clk                         ; 6.864 ; 6.744 ; Rise       ; clk                         ;
;  segment_b[2]       ; clk                         ; 6.674 ; 6.727 ; Rise       ; clk                         ;
;  segment_b[3]       ; clk                         ; 6.779 ; 6.701 ; Rise       ; clk                         ;
;  segment_b[4]       ; clk                         ; 6.880 ; 6.750 ; Rise       ; clk                         ;
;  segment_b[5]       ; clk                         ; 6.556 ; 6.413 ; Rise       ; clk                         ;
;  segment_b[6]       ; clk                         ; 6.711 ; 6.757 ; Rise       ; clk                         ;
; segment_output[*]   ; clk                         ; 5.520 ; 5.502 ; Rise       ; clk                         ;
;  segment_output[0]  ; clk                         ; 5.834 ; 5.922 ; Rise       ; clk                         ;
;  segment_output[1]  ; clk                         ; 5.959 ; 5.813 ; Rise       ; clk                         ;
;  segment_output[2]  ; clk                         ; 6.240 ; 6.118 ; Rise       ; clk                         ;
;  segment_output[3]  ; clk                         ; 5.850 ; 5.941 ; Rise       ; clk                         ;
;  segment_output[4]  ; clk                         ; 5.850 ; 5.941 ; Rise       ; clk                         ;
;  segment_output[5]  ; clk                         ; 5.793 ; 5.883 ; Rise       ; clk                         ;
;  segment_output[6]  ; clk                         ; 5.600 ; 5.675 ; Rise       ; clk                         ;
;  segment_output[7]  ; clk                         ; 5.998 ; 5.894 ; Rise       ; clk                         ;
;  segment_output[8]  ; clk                         ; 5.972 ; 5.912 ; Rise       ; clk                         ;
;  segment_output[9]  ; clk                         ; 5.690 ; 5.559 ; Rise       ; clk                         ;
;  segment_output[10] ; clk                         ; 5.608 ; 5.547 ; Rise       ; clk                         ;
;  segment_output[11] ; clk                         ; 5.589 ; 5.525 ; Rise       ; clk                         ;
;  segment_output[12] ; clk                         ; 5.644 ; 5.502 ; Rise       ; clk                         ;
;  segment_output[13] ; clk                         ; 5.520 ; 5.583 ; Rise       ; clk                         ;
; salidaAlarma[*]     ; clk_1hz:inst6|tick_internal ; 7.403 ; 7.412 ; Rise       ; clk_1hz:inst6|tick_internal ;
;  salidaAlarma[2]    ; clk_1hz:inst6|tick_internal ; 7.403 ; 7.412 ; Rise       ; clk_1hz:inst6|tick_internal ;
;  salidaAlarma[3]    ; clk_1hz:inst6|tick_internal ; 7.574 ; 7.605 ; Rise       ; clk_1hz:inst6|tick_internal ;
+---------------------+-----------------------------+-------+-------+------------+-----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk1Mhz:inst22|out_internal     ; -1.400 ; -28.625       ;
; clk                             ; -1.290 ; -52.395       ;
; ClockDivider:inst29|clk_5Hz_int ; -1.061 ; -14.989       ;
; clk_1hz:inst6|tick_internal     ; -1.035 ; -37.169       ;
; btn                             ; 0.274  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -0.149 ; -0.421        ;
; clk1Mhz:inst22|out_internal     ; 0.010  ; 0.000         ;
; btn                             ; 0.201  ; 0.000         ;
; clk_1hz:inst6|tick_internal     ; 0.218  ; 0.000         ;
; ClockDivider:inst29|clk_5Hz_int ; 0.430  ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk1Mhz:inst22|out_internal ; -0.531 ; -3.717        ;
; clk_1hz:inst6|tick_internal ; 0.075  ; 0.000         ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; clk_1hz:inst6|tick_internal ; 0.343 ; 0.000         ;
; clk1Mhz:inst22|out_internal ; 1.259 ; 0.000         ;
+-----------------------------+-------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -113.460      ;
; btn                             ; -3.000 ; -7.824        ;
; clk_1hz:inst6|tick_internal     ; -1.000 ; -180.000      ;
; clk1Mhz:inst22|out_internal     ; -1.000 ; -52.000       ;
; ClockDivider:inst29|clk_5Hz_int ; -1.000 ; -16.000       ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk1Mhz:inst22|out_internal'                                                                                                                           ;
+--------+--------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                              ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.400 ; resetBox:inst21|counter[22]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 2.344      ;
; -1.390 ; resetBox:inst21|counter[7]     ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.046     ; 2.331      ;
; -1.302 ; resetBox:inst21|counter[26]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 2.246      ;
; -1.277 ; resetBox:inst21|counter[23]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 2.221      ;
; -1.271 ; resetBox:inst21|counter[8]     ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.046     ; 2.212      ;
; -1.255 ; resetBox:inst21|counter[11]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.046     ; 2.196      ;
; -1.227 ; resetBox:inst21|counter[15]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.046     ; 2.168      ;
; -1.225 ; resetBox:inst21|counter[9]     ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.046     ; 2.166      ;
; -1.218 ; resetBox:inst21|counter[25]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 2.162      ;
; -1.217 ; resetBox:inst21|counter[19]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 2.161      ;
; -1.204 ; resetBox:inst21|counter[12]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.046     ; 2.145      ;
; -1.199 ; resetBox:inst21|counter[27]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 2.143      ;
; -1.193 ; resetBox:inst21|counter[24]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 2.137      ;
; -1.146 ; resetBox:inst21|counter[10]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 2.090      ;
; -1.140 ; resetBox:inst21|counter[21]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 2.084      ;
; -1.084 ; resetBox:inst21|counter[18]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 2.028      ;
; -1.083 ; resetBox:inst21|counter[20]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 2.027      ;
; -1.069 ; resetBox:inst21|counter[17]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 2.013      ;
; -1.065 ; resetBox:inst21|counter[28]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 2.009      ;
; -1.062 ; resetBox:inst21|counter[13]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 2.006      ;
; -1.062 ; resetBox:inst21|counter[14]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 2.006      ;
; -1.014 ; resetBox:inst21|counter[29]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 1.958      ;
; -1.013 ; resetBox:inst21|counter[30]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 1.957      ;
; -0.975 ; resetBox:inst21|counter[16]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 1.919      ;
; -0.848 ; resetBox:inst21|counter[31]    ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.043     ; 1.792      ;
; -0.829 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.778      ;
; -0.825 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.774      ;
; -0.825 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.774      ;
; -0.821 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.771      ;
; -0.821 ; contadorVel:inst|prevStates[9] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.771      ;
; -0.817 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.767      ;
; -0.817 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.767      ;
; -0.817 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.767      ;
; -0.817 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.767      ;
; -0.817 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.767      ;
; -0.817 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.767      ;
; -0.817 ; contadorVel:inst|prevStates[6] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.767      ;
; -0.815 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.764      ;
; -0.811 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.760      ;
; -0.799 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.749      ;
; -0.799 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.749      ;
; -0.799 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.749      ;
; -0.799 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.749      ;
; -0.799 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.749      ;
; -0.799 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.749      ;
; -0.799 ; contadorVel:inst|prevStates[8] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.749      ;
; -0.793 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.743      ;
; -0.793 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.743      ;
; -0.793 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.743      ;
; -0.793 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.743      ;
; -0.793 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.743      ;
; -0.793 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.743      ;
; -0.793 ; contadorVel:inst|prevStates[7] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.743      ;
; -0.776 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.725      ;
; -0.761 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[29]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.710      ;
; -0.758 ; resetBox:inst21|counter[3]     ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.707      ;
; -0.757 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[28]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.706      ;
; -0.756 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.706      ;
; -0.756 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.706      ;
; -0.756 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.706      ;
; -0.756 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.706      ;
; -0.756 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.706      ;
; -0.756 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.706      ;
; -0.756 ; contadorVel:inst|prevStates[4] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.706      ;
; -0.756 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[10]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.705      ;
; -0.754 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[14]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.703      ;
; -0.754 ; resetBox:inst21|counter[3]     ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.703      ;
; -0.754 ; resetBox:inst21|counter[3]     ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.703      ;
; -0.748 ; resetBox:inst21|counter[2]     ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.697      ;
; -0.747 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[29]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.696      ;
; -0.744 ; resetBox:inst21|counter[2]     ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.693      ;
; -0.735 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.685      ;
; -0.735 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.685      ;
; -0.735 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.685      ;
; -0.735 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.685      ;
; -0.735 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.685      ;
; -0.735 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.685      ;
; -0.735 ; contadorVel:inst|prevStates[5] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.685      ;
; -0.727 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.677      ;
; -0.727 ; contadorVel:inst|prevStates[1] ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.037     ; 1.677      ;
; -0.709 ; resetBox:inst21|counter[2]     ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.658      ;
; -0.708 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[28]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.657      ;
; -0.707 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[10]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.656      ;
; -0.705 ; resetBox:inst21|counter[0]     ; resetBox:inst21|counter[14]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.654      ;
; -0.701 ; resetBox:inst21|counter[10]    ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.035     ; 1.653      ;
; -0.697 ; resetBox:inst21|counter[10]    ; resetBox:inst21|counter[13]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.035     ; 1.649      ;
; -0.694 ; resetBox:inst21|counter[13]    ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.035     ; 1.646      ;
; -0.693 ; resetBox:inst21|counter[1]     ; resetBox:inst21|counter[27]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.642      ;
; -0.691 ; resetBox:inst21|counter[5]     ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.640      ;
; -0.690 ; resetBox:inst21|counter[13]    ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.035     ; 1.642      ;
+--------+--------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                         ;
+--------+-----------------------------------------------------+-------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -1.290 ; Timer:inst11|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.761     ; 1.506      ;
; -1.239 ; Timer:inst5|count[1]                                ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.770     ; 1.446      ;
; -1.237 ; Timer:inst14|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.753     ; 1.461      ;
; -1.235 ; Timer:inst9|count[0]                                ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.765     ; 1.447      ;
; -1.230 ; Timer:inst15|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.771     ; 1.436      ;
; -1.223 ; Timer:inst15|count[0]                               ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.770     ; 1.430      ;
; -1.190 ; Timer:inst7|count[1]                                ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.769     ; 1.398      ;
; -1.187 ; Timer:inst14|count[0]                               ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.752     ; 1.412      ;
; -1.180 ; Timer:inst11|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.570     ; 1.587      ;
; -1.177 ; Timer:inst15|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.766     ; 1.388      ;
; -1.164 ; Timer:inst12|count[0]                               ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.766     ; 1.375      ;
; -1.160 ; Timer:inst10|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.576     ; 1.561      ;
; -1.160 ; Timer:inst14|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.748     ; 1.389      ;
; -1.154 ; Timer:inst12|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.570     ; 1.561      ;
; -1.150 ; Timer:inst13|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.768     ; 1.359      ;
; -1.126 ; Timer:inst14|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.556     ; 1.547      ;
; -1.122 ; Timer:inst12|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.762     ; 1.337      ;
; -1.116 ; Timer:inst14|count[3]                               ; sixteenBinaryToSegments:inst17|decimal_value[3]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.577     ; 1.516      ;
; -1.111 ; Timer:inst10|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.577     ; 1.511      ;
; -1.107 ; Timer:inst5|count[0]                                ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.770     ; 1.314      ;
; -1.105 ; Timer:inst10|count[4]                               ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.596     ; 1.486      ;
; -1.099 ; clk_1hz:inst6|counter[5]                            ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.036     ; 2.050      ;
; -1.097 ; Timer:inst10|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.768     ; 1.306      ;
; -1.093 ; Timer:inst12|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.767     ; 1.303      ;
; -1.085 ; Timer:inst13|count[2]                               ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.764     ; 1.298      ;
; -1.080 ; Timer:inst10|count[0]                               ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.772     ; 1.285      ;
; -1.078 ; Timer:inst11|count[3]                               ; sixteenBinaryToSegments:inst17|decimal_value[3]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.590     ; 1.465      ;
; -1.074 ; Timer:inst12|count[3]                               ; sixteenBinaryToSegments:inst17|decimal_value[3]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.591     ; 1.460      ;
; -1.068 ; Timer:inst11|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.766     ; 1.279      ;
; -1.060 ; Timer:inst9|count[2]                                ; sixteenBinaryToSegments:inst17|decimal_value[2]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.759     ; 1.278      ;
; -1.059 ; SwitchCounter:inst1242154215215215215|next_state.S7 ; SwitchCounter:inst1242154215215215215|switch_count[3] ; clk                         ; clk         ; 1.000        ; 0.154      ; 2.200      ;
; -1.059 ; SwitchCounter:inst1242154215215215215|next_state.S7 ; SwitchCounter:inst1242154215215215215|switch_count[2] ; clk                         ; clk         ; 1.000        ; 0.154      ; 2.200      ;
; -1.059 ; SwitchCounter:inst1242154215215215215|next_state.S7 ; SwitchCounter:inst1242154215215215215|switch_count[1] ; clk                         ; clk         ; 1.000        ; 0.154      ; 2.200      ;
; -1.059 ; SwitchCounter:inst1242154215215215215|next_state.S7 ; SwitchCounter:inst1242154215215215215|switch_count[0] ; clk                         ; clk         ; 1.000        ; 0.154      ; 2.200      ;
; -1.058 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.382     ; 1.653      ;
; -1.058 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.382     ; 1.653      ;
; -1.058 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.382     ; 1.653      ;
; -1.058 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.382     ; 1.653      ;
; -1.058 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.382     ; 1.653      ;
; -1.058 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.382     ; 1.653      ;
; -1.058 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.382     ; 1.653      ;
; -1.051 ; Timer:inst10|count[6]                               ; sixteenBinaryToSegments:inst17|decimal_value[6]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.596     ; 1.432      ;
; -1.050 ; Timer:inst13|count[5]                               ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.769     ; 1.258      ;
; -1.049 ; Timer:inst9|count[1]                                ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.763     ; 1.263      ;
; -1.041 ; Timer:inst5|count[5]                                ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.771     ; 1.247      ;
; -1.036 ; clk_1hz:inst6|counter[0]                            ; ClockDivider:inst29|clk_5Hz_int                       ; clk                         ; clk         ; 1.000        ; -0.035     ; 1.988      ;
; -1.031 ; Timer:inst11|count[4]                               ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.588     ; 1.420      ;
; -1.029 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.379     ; 1.627      ;
; -1.029 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.379     ; 1.627      ;
; -1.029 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.379     ; 1.627      ;
; -1.029 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.379     ; 1.627      ;
; -1.029 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.379     ; 1.627      ;
; -1.029 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.379     ; 1.627      ;
; -1.029 ; Timer:inst11|alarma_internal                        ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.379     ; 1.627      ;
; -1.028 ; Timer:inst5|count[4]                                ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.593     ; 1.412      ;
; -1.025 ; Timer:inst13|count[6]                               ; sixteenBinaryToSegments:inst17|decimal_value[6]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.591     ; 1.411      ;
; -1.023 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.381     ; 1.619      ;
; -1.023 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.381     ; 1.619      ;
; -1.023 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.381     ; 1.619      ;
; -1.023 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.381     ; 1.619      ;
; -1.023 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.381     ; 1.619      ;
; -1.023 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.381     ; 1.619      ;
; -1.023 ; Timer:inst4|alarma_internal                         ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.381     ; 1.619      ;
; -1.021 ; Timer:inst11|count[6]                               ; sixteenBinaryToSegments:inst17|decimal_value[6]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.588     ; 1.410      ;
; -1.019 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.381     ; 1.615      ;
; -1.019 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.381     ; 1.615      ;
; -1.019 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.381     ; 1.615      ;
; -1.019 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.381     ; 1.615      ;
; -1.019 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.381     ; 1.615      ;
; -1.019 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.381     ; 1.615      ;
; -1.019 ; Timer:inst13|alarma_internal                        ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.381     ; 1.615      ;
; -1.018 ; clk_1hz:inst6|counter[4]                            ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.036     ; 1.969      ;
; -1.006 ; Timer:inst14|count[4]                               ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.575     ; 1.408      ;
; -1.002 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[1]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.405     ; 1.574      ;
; -1.002 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[13]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.405     ; 1.574      ;
; -1.002 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[5]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.405     ; 1.574      ;
; -1.002 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[6]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.405     ; 1.574      ;
; -1.002 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[7]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.405     ; 1.574      ;
; -1.002 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[9]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.405     ; 1.574      ;
; -1.002 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[10]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.405     ; 1.574      ;
; -1.002 ; Timer:inst15|alarma_internal                        ; Buzzer_Controller:inst24|counter[11]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.405     ; 1.574      ;
; -0.996 ; Timer:inst13|count[4]                               ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.394     ; 1.579      ;
; -0.988 ; Timer:inst15|count[1]                               ; sixteenBinaryToSegments:inst17|decimal_value[1]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.770     ; 1.195      ;
; -0.987 ; Timer:inst12|alarma_internal                        ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.379     ; 1.585      ;
; -0.987 ; Timer:inst12|alarma_internal                        ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.379     ; 1.585      ;
; -0.987 ; Timer:inst12|alarma_internal                        ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.379     ; 1.585      ;
; -0.987 ; Timer:inst12|alarma_internal                        ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.379     ; 1.585      ;
; -0.987 ; Timer:inst12|alarma_internal                        ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.379     ; 1.585      ;
; -0.987 ; Timer:inst12|alarma_internal                        ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.379     ; 1.585      ;
; -0.987 ; Timer:inst12|alarma_internal                        ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.379     ; 1.585      ;
; -0.987 ; Timer:inst15|count[4]                               ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.593     ; 1.371      ;
; -0.983 ; Timer:inst14|alarma_internal                        ; Buzzer_Controller:inst24|counter[0]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.365     ; 1.595      ;
; -0.983 ; Timer:inst14|alarma_internal                        ; Buzzer_Controller:inst24|counter[2]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.365     ; 1.595      ;
; -0.983 ; Timer:inst14|alarma_internal                        ; Buzzer_Controller:inst24|counter[3]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.365     ; 1.595      ;
; -0.983 ; Timer:inst14|alarma_internal                        ; Buzzer_Controller:inst24|counter[4]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.365     ; 1.595      ;
; -0.983 ; Timer:inst14|alarma_internal                        ; Buzzer_Controller:inst24|counter[8]                   ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.365     ; 1.595      ;
; -0.983 ; Timer:inst14|alarma_internal                        ; Buzzer_Controller:inst24|counter[12]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.365     ; 1.595      ;
; -0.983 ; Timer:inst14|alarma_internal                        ; Buzzer_Controller:inst24|counter[14]                  ; clk_1hz:inst6|tick_internal ; clk         ; 1.000        ; -0.365     ; 1.595      ;
; -0.981 ; clk_1hz:inst6|counter[0]                            ; clk_1hz:inst6|tick_internal                           ; clk                         ; clk         ; 1.000        ; -0.036     ; 1.932      ;
; -0.981 ; ClockDivider:inst29|counter[4]                      ; ClockDivider:inst29|clk_5Hz_int                       ; clk                         ; clk         ; 1.000        ; -0.035     ; 1.933      ;
+--------+-----------------------------------------------------+-------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClockDivider:inst29|clk_5Hz_int'                                                                                                                                 ;
+--------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.061 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 2.011      ;
; -1.060 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 2.010      ;
; -1.008 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.958      ;
; -1.003 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.953      ;
; -0.977 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.927      ;
; -0.971 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.921      ;
; -0.967 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.917      ;
; -0.965 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.915      ;
; -0.960 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.911      ;
; -0.954 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.904      ;
; -0.947 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.898      ;
; -0.946 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.897      ;
; -0.946 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.897      ;
; -0.945 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.896      ;
; -0.945 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.896      ;
; -0.945 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.896      ;
; -0.944 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.894      ;
; -0.944 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.895      ;
; -0.944 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.895      ;
; -0.943 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.894      ;
; -0.943 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.894      ;
; -0.941 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.891      ;
; -0.939 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.890      ;
; -0.938 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.888      ;
; -0.937 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.888      ;
; -0.935 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.885      ;
; -0.934 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.885      ;
; -0.933 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.884      ;
; -0.933 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.884      ;
; -0.932 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.883      ;
; -0.932 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.883      ;
; -0.929 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.879      ;
; -0.929 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.879      ;
; -0.927 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.877      ;
; -0.926 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.877      ;
; -0.924 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.875      ;
; -0.923 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.874      ;
; -0.923 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.874      ;
; -0.922 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.873      ;
; -0.922 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.873      ;
; -0.916 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.867      ;
; -0.915 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.865      ;
; -0.914 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.864      ;
; -0.907 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.858      ;
; -0.903 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.853      ;
; -0.899 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.849      ;
; -0.898 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.849      ;
; -0.896 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.846      ;
; -0.894 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.844      ;
; -0.892 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.842      ;
; -0.889 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.839      ;
; -0.888 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.839      ;
; -0.887 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.838      ;
; -0.886 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.837      ;
; -0.886 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.836      ;
; -0.883 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.834      ;
; -0.882 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.833      ;
; -0.882 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.833      ;
; -0.881 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.831      ;
; -0.881 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.832      ;
; -0.881 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.832      ;
; -0.880 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.831      ;
; -0.879 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.830      ;
; -0.879 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.830      ;
; -0.877 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.828      ;
; -0.877 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.828      ;
; -0.876 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.826      ;
; -0.875 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.826      ;
; -0.873 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.823      ;
; -0.872 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.823      ;
; -0.871 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.822      ;
; -0.871 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.822      ;
; -0.871 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.822      ;
; -0.870 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.821      ;
; -0.870 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.821      ;
; -0.867 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.817      ;
; -0.866 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.817      ;
; -0.865 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.815      ;
; -0.865 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.816      ;
; -0.865 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.816      ;
; -0.864 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.815      ;
; -0.864 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.815      ;
; -0.864 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.815      ;
; -0.861 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.811      ;
; -0.858 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.809      ;
; -0.856 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.807      ;
; -0.855 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.806      ;
; -0.854 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.805      ;
; -0.854 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.805      ;
; -0.853 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[0]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.804      ;
; -0.853 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.803      ;
; -0.852 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.803      ;
; -0.851 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[0]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.802      ;
; -0.846 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.797      ;
; -0.845 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.037     ; 1.795      ;
; -0.845 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.796      ;
; -0.843 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[2]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.794      ;
; -0.841 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 1.000        ; -0.036     ; 1.792      ;
+--------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_1hz:inst6|tick_internal'                                                                                                                           ;
+--------+------------------------------------+------------------------------+---------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                      ; Launch Clock                    ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------+---------------------------------+-----------------------------+--------------+------------+------------+
; -1.035 ; Timer:inst7|count[0]               ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.032     ; 1.990      ;
; -0.989 ; Timer:inst14|count[3]              ; Timer:inst14|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.231     ; 1.745      ;
; -0.939 ; Timer:inst4|count[11]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.245     ; 1.681      ;
; -0.934 ; Timer:inst7|count[1]               ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.228     ; 1.693      ;
; -0.932 ; Timer:inst4|count[12]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.245     ; 1.674      ;
; -0.916 ; Timer:inst13|count[0]              ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.232     ; 1.671      ;
; -0.905 ; Timer:inst4|count[4]               ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.245     ; 1.647      ;
; -0.904 ; Timer:inst4|count[1]               ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.038     ; 1.853      ;
; -0.897 ; Timer:inst7|count[5]               ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.228     ; 1.656      ;
; -0.892 ; Timer:inst10|count[0]              ; Timer:inst10|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.233     ; 1.646      ;
; -0.890 ; Timer:inst7|count[4]               ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.228     ; 1.649      ;
; -0.888 ; alarma:inst26|counter_internal[1]  ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.357      ; 2.232      ;
; -0.884 ; Timer:inst4|count[7]               ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.245     ; 1.626      ;
; -0.881 ; Timer:inst7|count[3]               ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.228     ; 1.640      ;
; -0.869 ; Timer:inst10|count[3]              ; Timer:inst10|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.233     ; 1.623      ;
; -0.866 ; alarma:inst26|counter_internal[1]  ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.359      ; 2.212      ;
; -0.863 ; Timer:inst4|count[6]               ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.245     ; 1.605      ;
; -0.860 ; Timer:inst5|count[0]               ; Timer:inst5|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.233     ; 1.614      ;
; -0.860 ; alarma:inst26|counter_internal[0]  ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.361      ; 2.208      ;
; -0.854 ; Timer:inst4|count[0]               ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.038     ; 1.803      ;
; -0.853 ; alarma:inst26|counter_internal[3]  ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.341      ; 2.181      ;
; -0.852 ; alarma:inst26|counter_internal[4]  ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.359      ; 2.198      ;
; -0.849 ; alarma:inst26|counter_internal[0]  ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.341      ; 2.177      ;
; -0.844 ; Timer:inst7|count[2]               ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.228     ; 1.603      ;
; -0.838 ; Timer:inst15|count[1]              ; Timer:inst15|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.232     ; 1.593      ;
; -0.836 ; Timer:inst9|count[1]               ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.230     ; 1.593      ;
; -0.832 ; alarma:inst26|counter_internal[3]  ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.361      ; 2.180      ;
; -0.831 ; alarma:inst26|counter_internal[4]  ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.361      ; 2.179      ;
; -0.831 ; alarma:inst26|counter_internal[1]  ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.341      ; 2.159      ;
; -0.831 ; alarma:inst26|counter_internal[5]  ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.359      ; 2.177      ;
; -0.830 ; Timer:inst5|count[1]               ; Timer:inst5|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.233     ; 1.584      ;
; -0.827 ; Timer:inst13|count[1]              ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.232     ; 1.582      ;
; -0.826 ; Timer:inst7|count[6]               ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.228     ; 1.585      ;
; -0.825 ; alarma:inst26|counter_internal[4]  ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.341      ; 2.153      ;
; -0.818 ; Timer:inst4|count[3]               ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.038     ; 1.767      ;
; -0.817 ; Timer:inst4|count[9]               ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.245     ; 1.559      ;
; -0.800 ; alarma:inst26|counter_internal[0]  ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.359      ; 2.146      ;
; -0.797 ; alarma:inst26|counter_internal[1]  ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.361      ; 2.145      ;
; -0.796 ; Timer:inst15|count[0]              ; Timer:inst15|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.232     ; 1.551      ;
; -0.796 ; alarma:inst26|counter_internal[0]  ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.357      ; 2.140      ;
; -0.793 ; Timer:inst14|count[0]              ; Timer:inst14|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.231     ; 1.549      ;
; -0.790 ; Timer:inst12|count[0]              ; Timer:inst12|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.231     ; 1.546      ;
; -0.786 ; Timer:inst11|count[0]              ; Timer:inst11|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.230     ; 1.543      ;
; -0.786 ; alarma:inst26|counter_internal[5]  ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.341      ; 2.114      ;
; -0.785 ; alarma:inst26|counter_internal[2]  ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.341      ; 2.113      ;
; -0.783 ; Timer:inst4|count[8]               ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.245     ; 1.525      ;
; -0.781 ; alarma:inst26|counter_internal[0]  ; Timer:inst4|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.357      ; 2.125      ;
; -0.781 ; alarma:inst26|counter_internal[0]  ; Timer:inst9|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.353      ; 2.121      ;
; -0.776 ; Timer:inst7|count[11]              ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.032     ; 1.731      ;
; -0.776 ; alarma:inst26|counter_internal[6]  ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.359      ; 2.122      ;
; -0.775 ; alarma:inst26|counter_internal[3]  ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.359      ; 2.121      ;
; -0.774 ; Timer:inst4|count[14]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.245     ; 1.516      ;
; -0.767 ; alarma:inst26|counter_internal[5]  ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.361      ; 2.115      ;
; -0.766 ; Timer:inst4|count[13]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.245     ; 1.508      ;
; -0.765 ; Timer:inst4|count[2]               ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.038     ; 1.714      ;
; -0.762 ; Timer:inst4|count[5]               ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.038     ; 1.711      ;
; -0.761 ; Timer:inst12|count[3]              ; Timer:inst12|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.231     ; 1.517      ;
; -0.761 ; alarma:inst26|counter_internal[7]  ; Timer:inst9|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.353      ; 2.101      ;
; -0.761 ; alarma:inst26|counter_internal[3]  ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.357      ; 2.105      ;
; -0.760 ; alarma:inst26|counter_internal[4]  ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.357      ; 2.104      ;
; -0.759 ; Timer:inst9|count[3]               ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.230     ; 1.516      ;
; -0.757 ; Timer:inst13|count[3]              ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.232     ; 1.512      ;
; -0.756 ; alarma:inst26|counter_internal[3]  ; Timer:inst13|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.356      ; 2.099      ;
; -0.755 ; Timer:inst5|count[3]               ; Timer:inst5|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.233     ; 1.509      ;
; -0.753 ; Timer:inst15|count[3]              ; Timer:inst15|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.232     ; 1.508      ;
; -0.750 ; Timer:inst11|count[3]              ; Timer:inst11|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.230     ; 1.507      ;
; -0.749 ; Timer:inst7|count[7]               ; Timer:inst7|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.228     ; 1.508      ;
; -0.748 ; alarma:inst26|counter_internal[7]  ; Timer:inst14|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.341      ; 2.076      ;
; -0.748 ; alarma:inst26|counter_internal[5]  ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.357      ; 2.092      ;
; -0.747 ; Timer:inst9|count[4]               ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.230     ; 1.504      ;
; -0.746 ; alarma:inst26|counter_internal[8]  ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.361      ; 2.094      ;
; -0.746 ; alarma:inst26|counter_internal[3]  ; Timer:inst9|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.353      ; 2.086      ;
; -0.745 ; alarma:inst26|counter_internal[8]  ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.357      ; 2.089      ;
; -0.743 ; alarma:inst26|counter_internal[7]  ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.361      ; 2.091      ;
; -0.742 ; alarma:inst26|counter_internal[6]  ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.361      ; 2.090      ;
; -0.732 ; alarma:inst26|counter_internal[8]  ; Timer:inst10|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.359      ; 2.078      ;
; -0.730 ; Timer:inst14|count[2]              ; Timer:inst14|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.231     ; 1.486      ;
; -0.727 ; alarma:inst26|counter_internal[2]  ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.357      ; 2.071      ;
; -0.725 ; Timer:inst11|count[11]             ; Timer:inst11|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.230     ; 1.482      ;
; -0.725 ; alarma:inst26|counter_internal[2]  ; Timer:inst11|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.355      ; 2.067      ;
; -0.725 ; alarma:inst26|counter_internal[5]  ; Timer:inst9|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.353      ; 2.065      ;
; -0.721 ; Timer:inst4|count[10]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.245     ; 1.463      ;
; -0.721 ; Timer:inst10|count[13]             ; Timer:inst10|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.233     ; 1.475      ;
; -0.713 ; alarma:inst26|counter_internal[13] ; Timer:inst7|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.361      ; 2.061      ;
; -0.712 ; Timer:inst13|count[2]              ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.232     ; 1.467      ;
; -0.712 ; Timer:inst10|count[2]              ; Timer:inst10|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.233     ; 1.466      ;
; -0.711 ; Timer:inst5|count[2]               ; Timer:inst5|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.233     ; 1.465      ;
; -0.711 ; alarma:inst26|counter_internal[1]  ; Timer:inst4|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.357      ; 2.055      ;
; -0.710 ; Timer:inst11|count[2]              ; Timer:inst11|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.230     ; 1.467      ;
; -0.710 ; Timer:inst9|count[0]               ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.232     ; 1.465      ;
; -0.709 ; Timer:inst9|count[2]               ; Timer:inst9|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.230     ; 1.466      ;
; -0.708 ; Timer:inst15|count[2]              ; Timer:inst15|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.232     ; 1.463      ;
; -0.707 ; Timer:inst15|count[5]              ; Timer:inst15|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.232     ; 1.462      ;
; -0.707 ; Timer:inst12|count[2]              ; Timer:inst12|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.231     ; 1.463      ;
; -0.707 ; Timer:inst4|count[15]              ; Timer:inst4|alarma_internal  ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.245     ; 1.449      ;
; -0.706 ; Timer:inst13|count[5]              ; Timer:inst13|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.232     ; 1.461      ;
; -0.704 ; Timer:inst12|count[5]              ; Timer:inst12|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.231     ; 1.460      ;
; -0.703 ; Timer:inst10|count[1]              ; Timer:inst10|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.037     ; 1.653      ;
; -0.703 ; alarma:inst26|counter_internal[6]  ; Timer:inst5|alarma_internal  ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.357      ; 2.047      ;
; -0.702 ; Timer:inst14|count[5]              ; Timer:inst14|alarma_internal ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 1.000        ; -0.231     ; 1.458      ;
+--------+------------------------------------+------------------------------+---------------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'btn'                                                                                                                                          ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.274 ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 1.000        ; -0.027     ; 0.706      ;
; 0.287 ; contadorSel:inst3|counter_internal[3] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 1.000        ; -0.027     ; 0.693      ;
; 0.315 ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 1.000        ; -0.027     ; 0.665      ;
; 0.330 ; contadorSel:inst3|counter_internal[2] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 1.000        ; -0.022     ; 0.655      ;
; 0.368 ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[0] ; clk1Mhz:inst22|out_internal ; btn         ; 1.000        ; 0.304      ; 0.913      ;
; 0.371 ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[1] ; clk1Mhz:inst22|out_internal ; btn         ; 1.000        ; 0.304      ; 0.910      ;
; 0.393 ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[2] ; clk1Mhz:inst22|out_internal ; btn         ; 1.000        ; 0.304      ; 0.888      ;
; 0.395 ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[3] ; clk1Mhz:inst22|out_internal ; btn         ; 1.000        ; 0.304      ; 0.886      ;
; 0.398 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 1.000        ; -0.027     ; 0.582      ;
; 0.402 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 1.000        ; -0.027     ; 0.578      ;
; 0.445 ; contadorSel:inst3|counter_internal[2] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 1.000        ; -0.027     ; 0.535      ;
; 0.568 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[1] ; btn                         ; btn         ; 1.000        ; -0.027     ; 0.412      ;
; 0.626 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[0] ; btn                         ; btn         ; 1.000        ; -0.022     ; 0.359      ;
; 0.626 ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[1] ; btn                         ; btn         ; 1.000        ; -0.022     ; 0.359      ;
; 0.626 ; contadorSel:inst3|counter_internal[3] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 1.000        ; -0.022     ; 0.359      ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                ;
+--------+-------------------------------------------------------+-------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.149 ; ClockDivider:inst29|clk_5Hz_int                       ; ClockDivider:inst29|clk_5Hz_int                       ; ClockDivider:inst29|clk_5Hz_int ; clk         ; 0.000        ; 1.399      ; 1.469      ;
; -0.139 ; clk1Mhz:inst22|out_internal                           ; clk1Mhz:inst22|out_internal                           ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 1.406      ; 1.486      ;
; -0.133 ; clk_1hz:inst6|tick_internal                           ; clk_1hz:inst6|tick_internal                           ; clk_1hz:inst6|tick_internal     ; clk         ; 0.000        ; 1.398      ; 1.484      ;
; 0.180  ; Buzzer_Controller:inst24|buzzerSignal                 ; Buzzer_Controller:inst24|buzzerSignal                 ; clk                             ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; SwitchCounter:inst1242154215215215215|switch_count[2] ; SwitchCounter:inst1242154215215215215|switch_count[2] ; clk                             ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187  ; SwitchCounter:inst1242154215215215215|switch_count[0] ; SwitchCounter:inst1242154215215215215|switch_count[0] ; clk                             ; clk         ; 0.000        ; 0.043      ; 0.314      ;
; 0.187  ; clk1Mhz:inst22|counter[0]                             ; clk1Mhz:inst22|counter[0]                             ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194  ; clk1Mhz:inst22|counter[1]                             ; clk1Mhz:inst22|counter[1]                             ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.227  ; contadorVel:inst|counter_internal[6]                  ; sixteenBinaryToSegments:inst17|decimal_value[6]       ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 0.378      ; 0.719      ;
; 0.253  ; SwitchCounter:inst1242154215215215215|next_state.S10  ; SwitchCounter:inst1242154215215215215|switch_count[3] ; clk                             ; clk         ; 0.000        ; 0.232      ; 0.569      ;
; 0.268  ; SwitchCounter:inst1242154215215215215|next_state.S3   ; SwitchCounter:inst1242154215215215215|next_state.S4   ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.387      ;
; 0.270  ; SwitchCounter:inst1242154215215215215|next_state.S4   ; SwitchCounter:inst1242154215215215215|next_state.S5   ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.389      ;
; 0.274  ; SwitchCounter:inst1242154215215215215|next_state.S10  ; SwitchCounter:inst1242154215215215215|next_state.S0   ; clk                             ; clk         ; 0.000        ; 0.231      ; 0.589      ;
; 0.278  ; SwitchCounter:inst1242154215215215215|next_state.S1   ; SwitchCounter:inst1242154215215215215|next_state.S2   ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.397      ;
; 0.287  ; SwitchCounter:inst1242154215215215215|next_state.S7   ; SwitchCounter:inst1242154215215215215|next_state.S8   ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.406      ;
; 0.289  ; contadorVel:inst|counter_internal[4]                  ; sixteenBinaryToSegments:inst17|decimal_value[4]       ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 0.378      ; 0.781      ;
; 0.296  ; Buzzer_Controller:inst24|counter[14]                  ; Buzzer_Controller:inst24|counter[14]                  ; clk                             ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.297  ; Buzzer_Controller:inst24|counter[4]                   ; Buzzer_Controller:inst24|counter[4]                   ; clk                             ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298  ; Buzzer_Controller:inst24|counter[8]                   ; Buzzer_Controller:inst24|counter[8]                   ; clk                             ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298  ; clk_1hz:inst6|counter[9]                              ; clk_1hz:inst6|counter[9]                              ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.299  ; Buzzer_Controller:inst24|counter[3]                   ; Buzzer_Controller:inst24|counter[3]                   ; clk                             ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299  ; ClockDivider:inst29|counter[13]                       ; ClockDivider:inst29|counter[13]                       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clk_1hz:inst6|counter[10]                             ; clk_1hz:inst6|counter[10]                             ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clk_1hz:inst6|counter[7]                              ; clk_1hz:inst6|counter[7]                              ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; clk1Mhz:inst22|counter[3]                             ; clk1Mhz:inst22|counter[3]                             ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; clk1Mhz:inst22|counter[2]                             ; clk1Mhz:inst22|counter[2]                             ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300  ; ClockDivider:inst29|counter[16]                       ; ClockDivider:inst29|counter[16]                       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; ClockDivider:inst29|counter[15]                       ; ClockDivider:inst29|counter[15]                       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; ClockDivider:inst29|counter[7]                        ; ClockDivider:inst29|counter[7]                        ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; ClockDivider:inst29|counter[5]                        ; ClockDivider:inst29|counter[5]                        ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clk_1hz:inst6|counter[8]                              ; clk_1hz:inst6|counter[8]                              ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; clk_1hz:inst6|counter[4]                              ; clk_1hz:inst6|counter[4]                              ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.302  ; SwitchCounter:inst1242154215215215215|next_state.S10  ; SwitchCounter:inst1242154215215215215|switch_count[2] ; clk                             ; clk         ; 0.000        ; 0.232      ; 0.618      ;
; 0.304  ; SwitchCounter:inst1242154215215215215|next_state.S10  ; SwitchCounter:inst1242154215215215215|switch_count[0] ; clk                             ; clk         ; 0.000        ; 0.232      ; 0.620      ;
; 0.305  ; ClockDivider:inst29|counter[2]                        ; ClockDivider:inst29|counter[2]                        ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305  ; clk_1hz:inst6|counter[15]                             ; clk_1hz:inst6|counter[15]                             ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306  ; ClockDivider:inst29|counter[12]                       ; ClockDivider:inst29|counter[12]                       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; ClockDivider:inst29|counter[10]                       ; ClockDivider:inst29|counter[10]                       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; ClockDivider:inst29|counter[4]                        ; ClockDivider:inst29|counter[4]                        ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_1hz:inst6|counter[23]                             ; clk_1hz:inst6|counter[23]                             ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_1hz:inst6|counter[17]                             ; clk_1hz:inst6|counter[17]                             ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_1hz:inst6|counter[3]                              ; clk_1hz:inst6|counter[3]                              ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_1hz:inst6|counter[2]                              ; clk_1hz:inst6|counter[2]                              ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; ClockDivider:inst29|counter[20]                       ; ClockDivider:inst29|counter[20]                       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; ClockDivider:inst29|counter[17]                       ; ClockDivider:inst29|counter[17]                       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; ClockDivider:inst29|counter[3]                        ; ClockDivider:inst29|counter[3]                        ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_1hz:inst6|counter[5]                              ; clk_1hz:inst6|counter[5]                              ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; ClockDivider:inst29|counter[21]                       ; ClockDivider:inst29|counter[21]                       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309  ; Buzzer_Controller:inst24|counter[0]                   ; Buzzer_Controller:inst24|counter[0]                   ; clk                             ; clk         ; 0.000        ; 0.044      ; 0.437      ;
; 0.314  ; SwitchCounter:inst1242154215215215215|switch_count[0] ; SwitchCounter:inst1242154215215215215|switch_count[2] ; clk                             ; clk         ; 0.000        ; 0.043      ; 0.441      ;
; 0.317  ; clk_1hz:inst6|counter[1]                              ; clk_1hz:inst6|counter[1]                              ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.436      ;
; 0.320  ; contadorVel:inst|counter_internal[5]                  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 0.193      ; 0.627      ;
; 0.330  ; clk_1hz:inst6|counter[0]                              ; clk_1hz:inst6|counter[0]                              ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.449      ;
; 0.333  ; SwitchCounter:inst1242154215215215215|switch_count[1] ; SwitchCounter:inst1242154215215215215|switch_count[3] ; clk                             ; clk         ; 0.000        ; 0.043      ; 0.460      ;
; 0.336  ; SwitchCounter:inst1242154215215215215|next_state.S8   ; SwitchCounter:inst1242154215215215215|next_state.S9   ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.455      ;
; 0.336  ; SwitchCounter:inst1242154215215215215|next_state.S6   ; SwitchCounter:inst1242154215215215215|next_state.S7   ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.455      ;
; 0.339  ; SwitchCounter:inst1242154215215215215|next_state.S5   ; SwitchCounter:inst1242154215215215215|next_state.S6   ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.458      ;
; 0.340  ; SwitchCounter:inst1242154215215215215|next_state.S2   ; SwitchCounter:inst1242154215215215215|next_state.S3   ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.459      ;
; 0.345  ; clk1Mhz:inst22|counter[1]                             ; clk1Mhz:inst22|counter[5]                             ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.465      ;
; 0.347  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[3]       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.466      ;
; 0.348  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[5]       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.467      ;
; 0.354  ; contadorVel:inst|counter_internal[3]                  ; sixteenBinaryToSegments:inst17|decimal_value[3]       ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 0.375      ; 0.843      ;
; 0.363  ; SwitchCounter:inst1242154215215215215|switch_count[0] ; SwitchCounter:inst1242154215215215215|switch_count[3] ; clk                             ; clk         ; 0.000        ; 0.043      ; 0.490      ;
; 0.363  ; clk1Mhz:inst22|counter[5]                             ; clk1Mhz:inst22|counter[5]                             ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.483      ;
; 0.387  ; SwitchCounter:inst1242154215215215215|switch_count[1] ; SwitchCounter:inst1242154215215215215|switch_count[2] ; clk                             ; clk         ; 0.000        ; 0.043      ; 0.514      ;
; 0.389  ; clk1Mhz:inst22|counter[0]                             ; clk1Mhz:inst22|counter[5]                             ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.509      ;
; 0.390  ; clk1Mhz:inst22|counter[0]                             ; clk1Mhz:inst22|counter[4]                             ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.510      ;
; 0.390  ; clk1Mhz:inst22|counter[0]                             ; clk1Mhz:inst22|counter[1]                             ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.510      ;
; 0.393  ; clk1Mhz:inst22|counter[3]                             ; clk1Mhz:inst22|counter[4]                             ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.513      ;
; 0.400  ; clk1Mhz:inst22|counter[1]                             ; clk1Mhz:inst22|counter[4]                             ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.520      ;
; 0.401  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[2]       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.520      ;
; 0.418  ; contadorVel:inst|counter_internal[0]                  ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; clk1Mhz:inst22|out_internal     ; clk         ; 0.000        ; 0.193      ; 0.725      ;
; 0.420  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[0]       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.539      ;
; 0.420  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[1]       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.539      ;
; 0.422  ; sixteenBinaryToSegments:inst17|decimal_value[5]       ; sixteenBinaryToSegments:inst17|display_value[4]       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.541      ;
; 0.429  ; SwitchCounter:inst1242154215215215215|next_state.S10  ; SwitchCounter:inst1242154215215215215|switch_count[1] ; clk                             ; clk         ; 0.000        ; 0.232      ; 0.745      ;
; 0.431  ; clk1Mhz:inst22|out_internal                           ; clk1Mhz:inst22|out_internal                           ; clk1Mhz:inst22|out_internal     ; clk         ; -0.500       ; 1.406      ; 1.556      ;
; 0.440  ; sixteenBinaryToSegments:inst17|decimal_value[0]       ; sixteenBinaryToSegments:inst17|display_value[0]       ; clk                             ; clk         ; 0.000        ; 0.034      ; 0.558      ;
; 0.447  ; Buzzer_Controller:inst24|counter[3]                   ; Buzzer_Controller:inst24|counter[4]                   ; clk                             ; clk         ; 0.000        ; 0.044      ; 0.575      ;
; 0.447  ; clk_1hz:inst6|counter[9]                              ; clk_1hz:inst6|counter[10]                             ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.566      ;
; 0.448  ; clk_1hz:inst6|counter[7]                              ; clk_1hz:inst6|counter[8]                              ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.448  ; clk1Mhz:inst22|counter[2]                             ; clk1Mhz:inst22|counter[4]                             ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.449  ; ClockDivider:inst29|counter[16]                       ; ClockDivider:inst29|counter[17]                       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.450  ; ClockDivider:inst29|counter[6]                        ; ClockDivider:inst29|counter[7]                        ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.569      ;
; 0.452  ; ClockDivider:inst29|counter[14]                       ; ClockDivider:inst29|counter[15]                       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.571      ;
; 0.454  ; ClockDivider:inst29|counter[2]                        ; ClockDivider:inst29|counter[3]                        ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.454  ; clk1Mhz:inst22|counter[1]                             ; clk1Mhz:inst22|counter[2]                             ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; ClockDivider:inst29|counter[12]                       ; ClockDivider:inst29|counter[13]                       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; ClockDivider:inst29|counter[4]                        ; ClockDivider:inst29|counter[5]                        ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clk_1hz:inst6|counter[3]                              ; clk_1hz:inst6|counter[4]                              ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; ClockDivider:inst29|counter[20]                       ; ClockDivider:inst29|counter[21]                       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457  ; clk1Mhz:inst22|counter[2]                             ; clk1Mhz:inst22|counter[3]                             ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458  ; SwitchCounter:inst1242154215215215215|next_state.S0   ; SwitchCounter:inst1242154215215215215|next_state.S1   ; clk                             ; clk         ; 0.000        ; -0.153     ; 0.389      ;
; 0.458  ; Buzzer_Controller:inst24|counter[2]                   ; Buzzer_Controller:inst24|counter[3]                   ; clk                             ; clk         ; 0.000        ; 0.044      ; 0.586      ;
; 0.458  ; ClockDivider:inst29|counter[22]                       ; ClockDivider:inst29|counter[22]                       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; clk_1hz:inst6|counter[21]                             ; clk_1hz:inst6|counter[21]                             ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; clk_1hz:inst6|counter[8]                              ; clk_1hz:inst6|counter[9]                              ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; ClockDivider:inst29|counter[15]                       ; ClockDivider:inst29|counter[16]                       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458  ; clk_1hz:inst6|counter[4]                              ; clk_1hz:inst6|counter[5]                              ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.459  ; ClockDivider:inst29|counter[18]                       ; ClockDivider:inst29|counter[18]                       ; clk                             ; clk         ; 0.000        ; 0.035      ; 0.578      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk1Mhz:inst22|out_internal'                                                                                                                                 ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.010 ; btn                                  ; resetBox:inst21|state                ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.395      ;
; 0.028 ; btn                                  ; resetBox:inst21|counter[10]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.413      ;
; 0.028 ; btn                                  ; resetBox:inst21|counter[14]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.413      ;
; 0.028 ; btn                                  ; resetBox:inst21|counter[13]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.413      ;
; 0.059 ; btn                                  ; resetBox:inst21|counter[11]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.274      ; 1.447      ;
; 0.059 ; btn                                  ; resetBox:inst21|counter[0]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.274      ; 1.447      ;
; 0.059 ; btn                                  ; resetBox:inst21|counter[1]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.274      ; 1.447      ;
; 0.059 ; btn                                  ; resetBox:inst21|counter[2]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.274      ; 1.447      ;
; 0.059 ; btn                                  ; resetBox:inst21|counter[3]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.274      ; 1.447      ;
; 0.059 ; btn                                  ; resetBox:inst21|counter[4]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.274      ; 1.447      ;
; 0.059 ; btn                                  ; resetBox:inst21|counter[5]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.274      ; 1.447      ;
; 0.059 ; btn                                  ; resetBox:inst21|counter[6]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.274      ; 1.447      ;
; 0.059 ; btn                                  ; resetBox:inst21|counter[7]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.274      ; 1.447      ;
; 0.059 ; btn                                  ; resetBox:inst21|counter[8]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.274      ; 1.447      ;
; 0.059 ; btn                                  ; resetBox:inst21|counter[9]           ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.274      ; 1.447      ;
; 0.059 ; btn                                  ; resetBox:inst21|counter[12]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.274      ; 1.447      ;
; 0.059 ; btn                                  ; resetBox:inst21|counter[15]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.274      ; 1.447      ;
; 0.116 ; btn                                  ; resetBox:inst21|counter[16]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.501      ;
; 0.116 ; btn                                  ; resetBox:inst21|counter[28]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.501      ;
; 0.116 ; btn                                  ; resetBox:inst21|counter[17]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.501      ;
; 0.116 ; btn                                  ; resetBox:inst21|counter[18]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.501      ;
; 0.116 ; btn                                  ; resetBox:inst21|counter[19]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.501      ;
; 0.116 ; btn                                  ; resetBox:inst21|counter[20]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.501      ;
; 0.116 ; btn                                  ; resetBox:inst21|counter[21]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.501      ;
; 0.116 ; btn                                  ; resetBox:inst21|counter[22]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.501      ;
; 0.116 ; btn                                  ; resetBox:inst21|counter[23]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.501      ;
; 0.116 ; btn                                  ; resetBox:inst21|counter[24]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.501      ;
; 0.116 ; btn                                  ; resetBox:inst21|counter[25]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.501      ;
; 0.116 ; btn                                  ; resetBox:inst21|counter[26]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.501      ;
; 0.116 ; btn                                  ; resetBox:inst21|counter[27]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.501      ;
; 0.116 ; btn                                  ; resetBox:inst21|counter[30]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.501      ;
; 0.116 ; btn                                  ; resetBox:inst21|counter[29]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.501      ;
; 0.116 ; btn                                  ; resetBox:inst21|counter[31]          ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.271      ; 1.501      ;
; 0.148 ; btn                                  ; resetBox:inst21|reset                ; btn                         ; clk1Mhz:inst22|out_internal ; 0.000        ; 1.273      ; 1.535      ;
; 0.188 ; resetBox:inst21|reset                ; resetBox:inst21|reset                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; resetBox:inst21|state                ; resetBox:inst21|state                ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.314      ;
; 0.293 ; resetBox:inst21|counter[5]           ; resetBox:inst21|counter[5]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; resetBox:inst21|counter[3]           ; resetBox:inst21|counter[3]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; resetBox:inst21|counter[1]           ; resetBox:inst21|counter[1]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; resetBox:inst21|counter[6]           ; resetBox:inst21|counter[6]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; resetBox:inst21|counter[2]           ; resetBox:inst21|counter[2]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; resetBox:inst21|counter[4]           ; resetBox:inst21|counter[4]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.415      ;
; 0.304 ; resetBox:inst21|counter[15]          ; resetBox:inst21|counter[15]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; resetBox:inst21|counter[31]          ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; resetBox:inst21|counter[29]          ; resetBox:inst21|counter[29]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; resetBox:inst21|counter[11]          ; resetBox:inst21|counter[11]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; resetBox:inst21|counter[7]           ; resetBox:inst21|counter[7]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; resetBox:inst21|counter[0]           ; resetBox:inst21|counter[0]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; contadorVel:inst|counter_internal[6] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; resetBox:inst21|counter[27]          ; resetBox:inst21|counter[27]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; resetBox:inst21|counter[21]          ; resetBox:inst21|counter[21]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; resetBox:inst21|counter[19]          ; resetBox:inst21|counter[19]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; resetBox:inst21|counter[17]          ; resetBox:inst21|counter[17]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; resetBox:inst21|counter[9]           ; resetBox:inst21|counter[9]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; resetBox:inst21|counter[8]           ; resetBox:inst21|counter[8]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; contadorVel:inst|counter_internal[5] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; resetBox:inst21|counter[25]          ; resetBox:inst21|counter[25]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; resetBox:inst21|counter[23]          ; resetBox:inst21|counter[23]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; resetBox:inst21|counter[22]          ; resetBox:inst21|counter[22]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; resetBox:inst21|counter[18]          ; resetBox:inst21|counter[18]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; resetBox:inst21|counter[16]          ; resetBox:inst21|counter[16]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; resetBox:inst21|counter[12]          ; resetBox:inst21|counter[12]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; contadorVel:inst|counter_internal[4] ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; resetBox:inst21|counter[30]          ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; resetBox:inst21|counter[28]          ; resetBox:inst21|counter[28]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; resetBox:inst21|counter[24]          ; resetBox:inst21|counter[24]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; resetBox:inst21|counter[20]          ; resetBox:inst21|counter[20]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; contadorVel:inst|counter_internal[2] ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.428      ;
; 0.309 ; resetBox:inst21|counter[26]          ; resetBox:inst21|counter[26]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.428      ;
; 0.372 ; contadorVel:inst|counter_internal[1] ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.491      ;
; 0.375 ; contadorVel:inst|counter_internal[3] ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.494      ;
; 0.442 ; resetBox:inst21|counter[5]           ; resetBox:inst21|counter[6]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; resetBox:inst21|counter[1]           ; resetBox:inst21|counter[2]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; resetBox:inst21|counter[3]           ; resetBox:inst21|counter[4]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.562      ;
; 0.452 ; resetBox:inst21|counter[2]           ; resetBox:inst21|counter[3]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; resetBox:inst21|counter[0]           ; resetBox:inst21|counter[1]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; resetBox:inst21|counter[6]           ; resetBox:inst21|counter[7]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; resetBox:inst21|counter[4]           ; resetBox:inst21|counter[5]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; resetBox:inst21|counter[7]           ; resetBox:inst21|counter[8]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; resetBox:inst21|counter[11]          ; resetBox:inst21|counter[12]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; resetBox:inst21|counter[29]          ; resetBox:inst21|counter[30]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.573      ;
; 0.455 ; resetBox:inst21|counter[21]          ; resetBox:inst21|counter[22]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; resetBox:inst21|counter[17]          ; resetBox:inst21|counter[18]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; resetBox:inst21|counter[27]          ; resetBox:inst21|counter[28]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; resetBox:inst21|counter[19]          ; resetBox:inst21|counter[20]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; resetBox:inst21|counter[0]           ; resetBox:inst21|counter[2]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; resetBox:inst21|counter[2]           ; resetBox:inst21|counter[4]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; resetBox:inst21|counter[6]           ; resetBox:inst21|counter[8]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; contadorVel:inst|counter_internal[5] ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; resetBox:inst21|counter[15]          ; resetBox:inst21|counter[16]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.033      ; 0.573      ;
; 0.456 ; resetBox:inst21|counter[23]          ; resetBox:inst21|counter[24]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; resetBox:inst21|counter[25]          ; resetBox:inst21|counter[26]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; resetBox:inst21|counter[4]           ; resetBox:inst21|counter[6]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.576      ;
; 0.464 ; resetBox:inst21|counter[8]           ; resetBox:inst21|counter[9]           ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; resetBox:inst21|counter[18]          ; resetBox:inst21|counter[19]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; resetBox:inst21|counter[16]          ; resetBox:inst21|counter[17]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; resetBox:inst21|counter[22]          ; resetBox:inst21|counter[23]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; contadorVel:inst|counter_internal[4] ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; resetBox:inst21|counter[30]          ; resetBox:inst21|counter[31]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; resetBox:inst21|counter[28]          ; resetBox:inst21|counter[29]          ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.035      ; 0.585      ;
+-------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'btn'                                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.201 ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[1] ; btn                         ; btn         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; contadorSel:inst3|counter_internal[2] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; contadorSel:inst3|counter_internal[3] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 0.000        ; 0.022      ; 0.307      ;
; 0.202 ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[3] ; clk1Mhz:inst22|out_internal ; btn         ; 0.000        ; 0.429      ; 0.745      ;
; 0.202 ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[0] ; clk1Mhz:inst22|out_internal ; btn         ; 0.000        ; 0.429      ; 0.745      ;
; 0.204 ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[2] ; clk1Mhz:inst22|out_internal ; btn         ; 0.000        ; 0.429      ; 0.747      ;
; 0.206 ; resetBox:inst21|reset                 ; contadorSel:inst3|counter_internal[1] ; clk1Mhz:inst22|out_internal ; btn         ; 0.000        ; 0.429      ; 0.749      ;
; 0.208 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[0] ; btn                         ; btn         ; 0.000        ; 0.022      ; 0.314      ;
; 0.237 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[1] ; btn                         ; btn         ; 0.000        ; 0.027      ; 0.348      ;
; 0.346 ; contadorSel:inst3|counter_internal[2] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 0.000        ; 0.027      ; 0.457      ;
; 0.386 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 0.000        ; 0.027      ; 0.497      ;
; 0.391 ; contadorSel:inst3|counter_internal[0] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 0.000        ; 0.027      ; 0.502      ;
; 0.439 ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 0.000        ; 0.027      ; 0.550      ;
; 0.481 ; contadorSel:inst3|counter_internal[1] ; contadorSel:inst3|counter_internal[3] ; btn                         ; btn         ; 0.000        ; 0.027      ; 0.592      ;
; 0.504 ; contadorSel:inst3|counter_internal[3] ; contadorSel:inst3|counter_internal[2] ; btn                         ; btn         ; 0.000        ; 0.027      ; 0.615      ;
+-------+---------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_1hz:inst6|tick_internal'                                                                                                                           ;
+-------+------------------------------------+------------------------------+---------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                      ; Launch Clock                    ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------+---------------------------------+-----------------------------+--------------+------------+------------+
; 0.218 ; resetBox:inst21|reset              ; Timer:inst15|alarma_internal ; clk1Mhz:inst22|out_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.715      ; 1.037      ;
; 0.258 ; resetBox:inst21|reset              ; Timer:inst13|alarma_internal ; clk1Mhz:inst22|out_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.714      ; 1.076      ;
; 0.258 ; Timer:inst4|count[3]               ; Timer:inst4|count[4]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.243      ; 0.585      ;
; 0.258 ; Timer:inst12|count[1]              ; Timer:inst12|count[2]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.232      ; 0.574      ;
; 0.259 ; Timer:inst4|count[5]               ; Timer:inst4|count[6]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.243      ; 0.586      ;
; 0.259 ; Timer:inst11|count[1]              ; Timer:inst11|count[2]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.231      ; 0.574      ;
; 0.260 ; Timer:inst4|count[2]               ; Timer:inst4|count[4]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.243      ; 0.587      ;
; 0.263 ; resetBox:inst21|reset              ; Timer:inst11|alarma_internal ; clk1Mhz:inst22|out_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.712      ; 1.079      ;
; 0.268 ; Timer:inst13|count[4]              ; Timer:inst13|count[5]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.233      ; 0.585      ;
; 0.269 ; Timer:inst7|count[11]              ; Timer:inst7|count[12]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.233      ; 0.586      ;
; 0.270 ; Timer:inst14|count[1]              ; Timer:inst14|count[2]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.232      ; 0.586      ;
; 0.271 ; Timer:inst13|count[4]              ; Timer:inst13|count[6]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.233      ; 0.588      ;
; 0.275 ; resetBox:inst21|reset              ; Timer:inst9|alarma_internal  ; clk1Mhz:inst22|out_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.710      ; 1.089      ;
; 0.278 ; Timer:inst7|count[0]               ; Timer:inst7|count[1]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.233      ; 0.595      ;
; 0.279 ; Timer:inst14|count[6]              ; Timer:inst14|count[7]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.232      ; 0.595      ;
; 0.281 ; Timer:inst7|count[0]               ; Timer:inst7|count[2]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.233      ; 0.598      ;
; 0.282 ; Timer:inst14|count[6]              ; Timer:inst14|count[8]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.232      ; 0.598      ;
; 0.295 ; Timer:inst4|count[15]              ; Timer:inst4|count[15]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; alarma:inst26|counter_internal[15] ; Timer:inst15|alarma_internal ; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.515      ; 0.914      ;
; 0.296 ; Timer:inst13|count[15]             ; Timer:inst13|count[15]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; Timer:inst13|count[13]             ; Timer:inst13|count[13]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; Timer:inst9|count[15]              ; Timer:inst9|count[15]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; Timer:inst9|count[13]              ; Timer:inst9|count[13]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; Timer:inst12|count[15]             ; Timer:inst12|count[15]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; Timer:inst12|count[13]             ; Timer:inst12|count[13]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; Timer:inst5|count[15]              ; Timer:inst5|count[15]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; Timer:inst5|count[13]              ; Timer:inst5|count[13]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; Timer:inst10|count[15]             ; Timer:inst10|count[15]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; Timer:inst10|count[13]             ; Timer:inst10|count[13]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; Timer:inst15|count[15]             ; Timer:inst15|count[15]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; Timer:inst15|count[13]             ; Timer:inst15|count[13]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; Timer:inst7|count[15]              ; Timer:inst7|count[15]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; Timer:inst7|count[13]              ; Timer:inst7|count[13]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; Timer:inst14|count[15]             ; Timer:inst14|count[15]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; Timer:inst14|count[13]             ; Timer:inst14|count[13]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; Timer:inst4|count[9]               ; Timer:inst4|count[9]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; Timer:inst4|count[7]               ; Timer:inst4|count[7]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; Timer:inst13|count[11]             ; Timer:inst13|count[11]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; Timer:inst12|count[11]             ; Timer:inst12|count[11]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; Timer:inst5|count[11]              ; Timer:inst5|count[11]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; Timer:inst10|count[11]             ; Timer:inst10|count[11]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; Timer:inst15|count[11]             ; Timer:inst15|count[11]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; Timer:inst11|count[5]              ; Timer:inst11|count[5]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; Timer:inst5|count[5]               ; Timer:inst5|count[5]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; Timer:inst5|count[3]               ; Timer:inst5|count[3]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; Timer:inst13|count[1]              ; Timer:inst13|count[1]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; Timer:inst7|count[1]               ; Timer:inst7|count[1]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; Timer:inst14|count[11]             ; Timer:inst14|count[11]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; Timer:inst11|count[9]              ; Timer:inst11|count[9]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; Timer:inst11|count[7]              ; Timer:inst11|count[7]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; Timer:inst4|count[14]              ; Timer:inst4|count[14]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; Timer:inst4|count[12]              ; Timer:inst4|count[12]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; Timer:inst4|count[8]               ; Timer:inst4|count[8]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; Timer:inst13|count[9]              ; Timer:inst13|count[9]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; Timer:inst13|count[7]              ; Timer:inst13|count[7]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; Timer:inst12|count[9]              ; Timer:inst12|count[9]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; Timer:inst12|count[7]              ; Timer:inst12|count[7]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; Timer:inst5|count[9]               ; Timer:inst5|count[9]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; Timer:inst5|count[7]               ; Timer:inst5|count[7]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; Timer:inst10|count[7]              ; Timer:inst10|count[7]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; Timer:inst15|count[9]              ; Timer:inst15|count[9]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; Timer:inst15|count[7]              ; Timer:inst15|count[7]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; Timer:inst7|count[9]               ; Timer:inst7|count[9]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; Timer:inst7|count[7]               ; Timer:inst7|count[7]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; Timer:inst12|count[6]              ; Timer:inst12|count[6]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; Timer:inst11|count[6]              ; Timer:inst11|count[6]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; Timer:inst14|count[9]              ; Timer:inst14|count[9]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; Timer:inst11|count[14]             ; Timer:inst11|count[14]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst11|count[12]             ; Timer:inst11|count[12]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst11|count[8]              ; Timer:inst11|count[8]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst13|count[12]             ; Timer:inst13|count[12]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst13|count[8]              ; Timer:inst13|count[8]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst9|count[14]              ; Timer:inst9|count[14]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst9|count[12]              ; Timer:inst9|count[12]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst9|count[8]               ; Timer:inst9|count[8]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst12|count[14]             ; Timer:inst12|count[14]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst12|count[8]              ; Timer:inst12|count[8]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst5|count[14]              ; Timer:inst5|count[14]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst5|count[8]               ; Timer:inst5|count[8]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst10|count[12]             ; Timer:inst10|count[12]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst10|count[8]              ; Timer:inst10|count[8]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst15|count[12]             ; Timer:inst15|count[12]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst7|count[14]              ; Timer:inst7|count[14]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst7|count[8]               ; Timer:inst7|count[8]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst12|count[4]              ; Timer:inst12|count[4]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst11|count[4]              ; Timer:inst11|count[4]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst9|count[4]               ; Timer:inst9|count[4]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst7|count[4]               ; Timer:inst7|count[4]         ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst15|count[4]              ; Timer:inst15|count[4]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst7|count[12]              ; Timer:inst7|count[12]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; Timer:inst14|count[2]              ; Timer:inst14|count[2]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; Timer:inst14|count[7]              ; Timer:inst14|count[7]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.043      ; 0.426      ;
; 0.300 ; Timer:inst14|count[12]             ; Timer:inst14|count[12]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; Timer:inst11|count[10]             ; Timer:inst11|count[10]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; Timer:inst13|count[10]             ; Timer:inst13|count[10]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; Timer:inst9|count[10]              ; Timer:inst9|count[10]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; Timer:inst12|count[10]             ; Timer:inst12|count[10]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; Timer:inst5|count[10]              ; Timer:inst5|count[10]        ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; Timer:inst10|count[10]             ; Timer:inst10|count[10]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; Timer:inst15|count[10]             ; Timer:inst15|count[10]       ; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.044      ; 0.428      ;
+-------+------------------------------------+------------------------------+---------------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClockDivider:inst29|clk_5Hz_int'                                                                                                                                 ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.430 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[2]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.270      ; 0.804      ;
; 0.430 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[0]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.270      ; 0.804      ;
; 0.430 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[3]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.270      ; 0.804      ;
; 0.430 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[9]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.270      ; 0.804      ;
; 0.430 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[4]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.270      ; 0.804      ;
; 0.430 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[1]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.270      ; 0.804      ;
; 0.430 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[5]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.270      ; 0.804      ;
; 0.430 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[6]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.270      ; 0.804      ;
; 0.430 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[7]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.270      ; 0.804      ;
; 0.430 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[8]  ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.270      ; 0.804      ;
; 0.600 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[11] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.270      ; 0.974      ;
; 0.600 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[10] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.270      ; 0.974      ;
; 0.600 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[13] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.270      ; 0.974      ;
; 0.600 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[12] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.270      ; 0.974      ;
; 0.600 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[14] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.270      ; 0.974      ;
; 0.600 ; resetBox:inst21|reset              ; alarma:inst26|counter_internal[15] ; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.270      ; 0.974      ;
; 0.620 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 0.740      ;
; 0.627 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 0.747      ;
; 0.684 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[0]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 0.804      ;
; 0.691 ; alarma:inst26|counter_internal[15] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 0.812      ;
; 0.724 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 0.844      ;
; 0.762 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[2]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 0.882      ;
; 0.762 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[1]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 0.882      ;
; 0.765 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 0.885      ;
; 0.772 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 0.893      ;
; 0.774 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 0.895      ;
; 0.775 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 0.896      ;
; 0.776 ; alarma:inst26|counter_internal[14] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 0.897      ;
; 0.785 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[10] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 0.906      ;
; 0.786 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 0.906      ;
; 0.826 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 0.947      ;
; 0.831 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 0.951      ;
; 0.834 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 0.955      ;
; 0.839 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 0.959      ;
; 0.861 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 0.981      ;
; 0.864 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 0.985      ;
; 0.873 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 0.993      ;
; 0.890 ; alarma:inst26|counter_internal[13] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 1.011      ;
; 0.902 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.022      ;
; 0.903 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[2]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.023      ;
; 0.906 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.026      ;
; 0.907 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.027      ;
; 0.907 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.027      ;
; 0.908 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 1.029      ;
; 0.914 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 1.035      ;
; 0.915 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.035      ;
; 0.926 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.046      ;
; 0.929 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 1.050      ;
; 0.930 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.050      ;
; 0.941 ; alarma:inst26|counter_internal[12] ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 1.062      ;
; 0.943 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 1.064      ;
; 0.949 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 1.070      ;
; 0.954 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 1.075      ;
; 0.955 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 1.076      ;
; 0.955 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.075      ;
; 0.959 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[6]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.079      ;
; 0.960 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[2]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.080      ;
; 0.961 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[10] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.081      ;
; 0.970 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.090      ;
; 0.972 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.092      ;
; 0.976 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 1.097      ;
; 0.981 ; alarma:inst26|counter_internal[10] ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 1.102      ;
; 0.989 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.109      ;
; 0.990 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.110      ;
; 0.997 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.117      ;
; 0.999 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[10] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.119      ;
; 1.003 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.123      ;
; 1.008 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.128      ;
; 1.014 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.134      ;
; 1.020 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.140      ;
; 1.024 ; alarma:inst26|counter_internal[11] ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.037      ; 1.145      ;
; 1.030 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.150      ;
; 1.034 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.154      ;
; 1.035 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.155      ;
; 1.035 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.155      ;
; 1.043 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.163      ;
; 1.044 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[3]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.164      ;
; 1.044 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[2]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.164      ;
; 1.046 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[14] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.166      ;
; 1.046 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[5]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.166      ;
; 1.049 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.169      ;
; 1.052 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[15] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.172      ;
; 1.062 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.182      ;
; 1.064 ; alarma:inst26|counter_internal[6]  ; alarma:inst26|counter_internal[10] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.184      ;
; 1.065 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.185      ;
; 1.066 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[10] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.186      ;
; 1.067 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.187      ;
; 1.070 ; alarma:inst26|counter_internal[3]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.190      ;
; 1.073 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[13] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.193      ;
; 1.076 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.196      ;
; 1.076 ; alarma:inst26|counter_internal[5]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.196      ;
; 1.078 ; alarma:inst26|counter_internal[4]  ; alarma:inst26|counter_internal[4]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.198      ;
; 1.083 ; alarma:inst26|counter_internal[0]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.203      ;
; 1.086 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[7]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.206      ;
; 1.090 ; alarma:inst26|counter_internal[9]  ; alarma:inst26|counter_internal[12] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.210      ;
; 1.094 ; alarma:inst26|counter_internal[7]  ; alarma:inst26|counter_internal[10] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.214      ;
; 1.095 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[9]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.215      ;
; 1.095 ; alarma:inst26|counter_internal[8]  ; alarma:inst26|counter_internal[11] ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.215      ;
; 1.105 ; alarma:inst26|counter_internal[1]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.225      ;
; 1.109 ; alarma:inst26|counter_internal[2]  ; alarma:inst26|counter_internal[8]  ; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 0.000        ; 0.036      ; 1.229      ;
+-------+------------------------------------+------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk1Mhz:inst22|out_internal'                                                                                                               ;
+--------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                              ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.531 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.480      ;
; -0.531 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.480      ;
; -0.531 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.480      ;
; -0.531 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.480      ;
; -0.531 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.480      ;
; -0.531 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.480      ;
; -0.531 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 1.000        ; -0.038     ; 1.480      ;
+--------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_1hz:inst6|tick_internal'                                                                                                ;
+-------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.075 ; resetBox:inst21|reset ; Timer:inst10|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.570      ; 1.482      ;
; 0.075 ; resetBox:inst21|reset ; Timer:inst10|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.570      ; 1.482      ;
; 0.075 ; resetBox:inst21|reset ; Timer:inst13|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.565      ; 1.477      ;
; 0.076 ; resetBox:inst21|reset ; Timer:inst11|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.564      ; 1.475      ;
; 0.076 ; resetBox:inst21|reset ; Timer:inst12|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.564      ; 1.475      ;
; 0.078 ; resetBox:inst21|reset ; Timer:inst14|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.550      ; 1.459      ;
; 0.078 ; resetBox:inst21|reset ; Timer:inst14|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.550      ; 1.459      ;
; 0.083 ; resetBox:inst21|reset ; Timer:inst4|count[0]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.569      ; 1.473      ;
; 0.083 ; resetBox:inst21|reset ; Timer:inst4|count[1]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.569      ; 1.473      ;
; 0.083 ; resetBox:inst21|reset ; Timer:inst4|count[2]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.569      ; 1.473      ;
; 0.083 ; resetBox:inst21|reset ; Timer:inst7|count[0]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.566      ; 1.470      ;
; 0.083 ; resetBox:inst21|reset ; Timer:inst4|count[3]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.569      ; 1.473      ;
; 0.083 ; resetBox:inst21|reset ; Timer:inst4|count[5]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.569      ; 1.473      ;
; 0.083 ; resetBox:inst21|reset ; Timer:inst7|count[11]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.566      ; 1.470      ;
; 0.257 ; resetBox:inst21|reset ; Timer:inst7|state      ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.755      ; 1.485      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.753      ; 1.477      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|state      ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.758      ; 1.482      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|count[0]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|count[1]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|count[2]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst9|count[1]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.749      ; 1.473      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst9|count[2]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.749      ; 1.473      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst10|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.761      ; 1.485      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst10|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.758      ; 1.482      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst10|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.758      ; 1.482      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst11|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.751      ; 1.475      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst11|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.751      ; 1.475      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst13|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.759      ; 1.483      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|count[3]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|count[4]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|count[5]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|count[6]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst9|count[3]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.749      ; 1.473      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst9|count[4]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.749      ; 1.473      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst9|count[5]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.749      ; 1.473      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst9|count[6]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.749      ; 1.473      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst10|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.758      ; 1.482      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst11|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.751      ; 1.475      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst11|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.751      ; 1.475      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst11|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.751      ; 1.475      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst11|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.751      ; 1.475      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst15|count[15] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst10|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.758      ; 1.482      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst10|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.758      ; 1.482      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst10|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.758      ; 1.482      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst10|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.758      ; 1.482      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst10|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.758      ; 1.482      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst10|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.758      ; 1.482      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst10|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.758      ; 1.482      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst10|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.758      ; 1.482      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst10|count[15] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.758      ; 1.482      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|count[7]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|count[8]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|count[9]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|count[10]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|count[11]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|count[12]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|count[13]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|count[14]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst5|count[15]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.756      ; 1.480      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst9|count[7]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.749      ; 1.473      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst9|count[8]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.749      ; 1.473      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst9|count[9]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.749      ; 1.473      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst9|count[10]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.749      ; 1.473      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst9|count[11]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.749      ; 1.473      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst9|count[12]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.749      ; 1.473      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst9|count[13]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.749      ; 1.473      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst9|count[14]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.749      ; 1.473      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst9|count[15]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.749      ; 1.473      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst11|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.751      ; 1.475      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst11|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.751      ; 1.475      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst11|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.751      ; 1.475      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst11|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.751      ; 1.475      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst11|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.751      ; 1.475      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst11|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.751      ; 1.475      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst11|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.751      ; 1.475      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst11|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.751      ; 1.475      ;
; 0.263 ; resetBox:inst21|reset ; Timer:inst11|count[15] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.751      ; 1.475      ;
; 0.264 ; resetBox:inst21|reset ; Timer:inst14|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.755      ; 1.478      ;
; 0.264 ; resetBox:inst21|reset ; Timer:inst9|state      ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.755      ; 1.478      ;
; 0.264 ; resetBox:inst21|reset ; Timer:inst9|count[0]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.751      ; 1.474      ;
; 0.264 ; resetBox:inst21|reset ; Timer:inst11|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.752      ; 1.475      ;
; 0.264 ; resetBox:inst21|reset ; Timer:inst12|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.755      ; 1.478      ;
; 0.264 ; resetBox:inst21|reset ; Timer:inst12|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.752      ; 1.475      ;
; 0.264 ; resetBox:inst21|reset ; Timer:inst12|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 1.000        ; 0.752      ; 1.475      ;
+-------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_1hz:inst6|tick_internal'                                                                                                 ;
+-------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.343 ; resetBox:inst21|reset ; Timer:inst4|count[4]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.923      ; 1.370      ;
; 0.343 ; resetBox:inst21|reset ; Timer:inst4|count[6]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.923      ; 1.370      ;
; 0.343 ; resetBox:inst21|reset ; Timer:inst4|count[7]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.923      ; 1.370      ;
; 0.343 ; resetBox:inst21|reset ; Timer:inst4|count[8]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.923      ; 1.370      ;
; 0.343 ; resetBox:inst21|reset ; Timer:inst4|count[9]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.923      ; 1.370      ;
; 0.343 ; resetBox:inst21|reset ; Timer:inst4|count[10]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.923      ; 1.370      ;
; 0.343 ; resetBox:inst21|reset ; Timer:inst4|count[11]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.923      ; 1.370      ;
; 0.343 ; resetBox:inst21|reset ; Timer:inst4|count[12]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.923      ; 1.370      ;
; 0.343 ; resetBox:inst21|reset ; Timer:inst4|count[13]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.923      ; 1.370      ;
; 0.343 ; resetBox:inst21|reset ; Timer:inst4|count[14]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.923      ; 1.370      ;
; 0.343 ; resetBox:inst21|reset ; Timer:inst4|count[15]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.923      ; 1.370      ;
; 0.354 ; resetBox:inst21|reset ; Timer:inst4|state      ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.912      ; 1.370      ;
; 0.354 ; resetBox:inst21|reset ; Timer:inst7|count[1]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.910      ; 1.368      ;
; 0.354 ; resetBox:inst21|reset ; Timer:inst7|count[2]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.910      ; 1.368      ;
; 0.354 ; resetBox:inst21|reset ; Timer:inst7|count[3]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.910      ; 1.368      ;
; 0.354 ; resetBox:inst21|reset ; Timer:inst7|count[4]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.910      ; 1.368      ;
; 0.354 ; resetBox:inst21|reset ; Timer:inst7|count[5]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.910      ; 1.368      ;
; 0.354 ; resetBox:inst21|reset ; Timer:inst7|count[6]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.910      ; 1.368      ;
; 0.354 ; resetBox:inst21|reset ; Timer:inst7|count[7]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.910      ; 1.368      ;
; 0.354 ; resetBox:inst21|reset ; Timer:inst7|count[8]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.910      ; 1.368      ;
; 0.354 ; resetBox:inst21|reset ; Timer:inst7|count[9]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.910      ; 1.368      ;
; 0.354 ; resetBox:inst21|reset ; Timer:inst7|count[10]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.910      ; 1.368      ;
; 0.354 ; resetBox:inst21|reset ; Timer:inst7|count[12]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.910      ; 1.368      ;
; 0.354 ; resetBox:inst21|reset ; Timer:inst7|count[13]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.910      ; 1.368      ;
; 0.354 ; resetBox:inst21|reset ; Timer:inst7|count[14]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.910      ; 1.368      ;
; 0.354 ; resetBox:inst21|reset ; Timer:inst7|count[15]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.910      ; 1.368      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst14|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.908      ; 1.371      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst9|state      ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.910      ; 1.373      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst10|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.917      ; 1.380      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst11|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.907      ; 1.370      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst12|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.910      ; 1.373      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst13|state     ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.915      ; 1.378      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst13|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.909      ; 1.372      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst13|count[1]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.909      ; 1.372      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst13|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.909      ; 1.372      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst10|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.914      ; 1.377      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst10|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.914      ; 1.377      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst13|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.909      ; 1.372      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst13|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.909      ; 1.372      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst13|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.909      ; 1.372      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst15|count[15] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.374      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst13|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.909      ; 1.372      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst13|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.909      ; 1.372      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst13|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.909      ; 1.372      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst13|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.909      ; 1.372      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst13|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.909      ; 1.372      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst13|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.909      ; 1.372      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst13|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.909      ; 1.372      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst13|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.909      ; 1.372      ;
; 0.359 ; resetBox:inst21|reset ; Timer:inst13|count[15] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.909      ; 1.372      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst14|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.893      ; 1.357      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst14|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.893      ; 1.357      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst5|state      ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.914      ; 1.378      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst5|count[0]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.375      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst5|count[1]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.375      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst5|count[2]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.375      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst9|count[0]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.906      ; 1.370      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst10|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.913      ; 1.377      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst10|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.913      ; 1.377      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst12|count[0]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.907      ; 1.371      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst12|count[2]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.907      ; 1.371      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst14|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.893      ; 1.357      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst14|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.893      ; 1.357      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst14|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.893      ; 1.357      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst5|count[3]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.375      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst5|count[4]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.375      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst5|count[5]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.375      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst5|count[6]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.375      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst10|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.913      ; 1.377      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst12|count[3]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.907      ; 1.371      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst12|count[4]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.907      ; 1.371      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst12|count[5]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.907      ; 1.371      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst12|count[6]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.907      ; 1.371      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst10|count[7]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.913      ; 1.377      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst10|count[8]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.913      ; 1.377      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst10|count[9]  ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.913      ; 1.377      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst10|count[10] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.913      ; 1.377      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst10|count[11] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.913      ; 1.377      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst10|count[12] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.913      ; 1.377      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst10|count[13] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.913      ; 1.377      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst10|count[14] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.913      ; 1.377      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst10|count[15] ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.913      ; 1.377      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst5|count[7]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.375      ;
; 0.360 ; resetBox:inst21|reset ; Timer:inst5|count[8]   ; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 0.000        ; 0.911      ; 1.375      ;
+-------+-----------------------+------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk1Mhz:inst22|out_internal'                                                                                                               ;
+-------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                              ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 1.259 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[6] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.032      ; 1.375      ;
; 1.259 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[5] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.032      ; 1.375      ;
; 1.259 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[4] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.032      ; 1.375      ;
; 1.259 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[3] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.032      ; 1.375      ;
; 1.259 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[2] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.032      ; 1.375      ;
; 1.259 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[1] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.032      ; 1.375      ;
; 1.259 ; resetBox:inst21|reset ; contadorVel:inst|counter_internal[0] ; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 0.000        ; 0.032      ; 1.375      ;
+-------+-----------------------+--------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|buzzerSignal                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; Buzzer_Controller:inst24|counter[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|clk_5Hz_int                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[12]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[13]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[14]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[15]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[16]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[17]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[18]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[19]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[20]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[21]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[22]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ClockDivider:inst29|counter[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S10  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S3   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S5   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S6   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S7   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S8   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|next_state.S9   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|switch_count[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|switch_count[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|switch_count[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SwitchCounter:inst1242154215215215215|switch_count[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|counter[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk1Mhz:inst22|out_internal                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[10]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[11]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[12]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[13]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[14]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[15]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[16]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[17]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[18]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[19]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[20]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[21]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[22]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[23]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[24]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[2]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[3]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[4]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[5]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[6]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[7]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[8]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|counter[9]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; clk_1hz:inst6|tick_internal                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|decimal_value[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|display_value[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; sixteenBinaryToSegments:inst17|display_value[1]       ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'btn'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; btn   ; Rise       ; btn                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; btn   ; Rise       ; contadorSel:inst3|counter_internal[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; btn   ; Rise       ; contadorSel:inst3|counter_internal[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; btn   ; Rise       ; contadorSel:inst3|counter_internal[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; btn   ; Rise       ; contadorSel:inst3|counter_internal[3] ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width  ; btn   ; Rise       ; contadorSel:inst3|counter_internal[0] ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width  ; btn   ; Rise       ; contadorSel:inst3|counter_internal[1] ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width  ; btn   ; Rise       ; contadorSel:inst3|counter_internal[2] ;
; -0.193 ; -0.009       ; 0.184          ; Low Pulse Width  ; btn   ; Rise       ; contadorSel:inst3|counter_internal[3] ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; inst3|counter_internal[0]|clk         ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; inst3|counter_internal[1]|clk         ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; inst3|counter_internal[2]|clk         ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; inst3|counter_internal[3]|clk         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; btn~input|o                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; btn~input|i                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; btn   ; Rise       ; btn~input|i                           ;
; 0.788  ; 1.004        ; 0.216          ; High Pulse Width ; btn   ; Rise       ; contadorSel:inst3|counter_internal[0] ;
; 0.788  ; 1.004        ; 0.216          ; High Pulse Width ; btn   ; Rise       ; contadorSel:inst3|counter_internal[1] ;
; 0.788  ; 1.004        ; 0.216          ; High Pulse Width ; btn   ; Rise       ; contadorSel:inst3|counter_internal[2] ;
; 0.788  ; 1.004        ; 0.216          ; High Pulse Width ; btn   ; Rise       ; contadorSel:inst3|counter_internal[3] ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; btn~input|o                           ;
; 1.010  ; 1.010        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; inst3|counter_internal[0]|clk         ;
; 1.010  ; 1.010        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; inst3|counter_internal[1]|clk         ;
; 1.010  ; 1.010        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; inst3|counter_internal[2]|clk         ;
; 1.010  ; 1.010        ; 0.000          ; High Pulse Width ; btn   ; Rise       ; inst3|counter_internal[3]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_1hz:inst6|tick_internal'                                                       ;
+--------+--------------+----------------+------------+-----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+-----------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|count[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst10|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|count[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst11|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|count[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst12|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|count[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst13|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|count[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst14|state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|alarma_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_1hz:inst6|tick_internal ; Rise       ; Timer:inst15|count[2]        ;
+--------+--------------+----------------+------------+-----------------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk1Mhz:inst22|out_internal'                                                                    ;
+--------+--------------+----------------+-----------------+-----------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                       ; Clock Edge ; Target                               ;
+--------+--------------+----------------+-----------------+-----------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|initialized         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|reset                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|state                ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[0] ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[1] ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[2] ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[3] ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[4] ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[5] ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|counter_internal[6] ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[0]           ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[11]          ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[12]          ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[15]          ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[1]           ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[2]           ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[3]           ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[4]           ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[5]           ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[6]           ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[7]           ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[8]           ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[9]           ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|reset                ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|initialized         ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[0]       ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[1]       ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[2]       ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[3]       ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[4]       ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[5]       ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[6]       ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[7]       ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[8]       ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; contadorVel:inst|prevStates[9]       ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[10]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[13]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[14]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[16]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[17]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[18]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[19]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[20]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[21]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[22]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[23]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[24]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[25]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[26]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[27]          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width ; clk1Mhz:inst22|out_internal ; Rise       ; resetBox:inst21|counter[28]          ;
+--------+--------------+----------------+-----------------+-----------------------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ClockDivider:inst29|clk_5Hz_int'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[9]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[0]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[1]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[2]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[3]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[4]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[5]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[6]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[7]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[8]   ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[9]   ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[10]  ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[11]  ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[12]  ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[13]  ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[14]  ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[15]  ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[0]   ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[1]   ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[2]   ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[3]   ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[4]   ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[5]   ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[6]   ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[7]   ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[8]   ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[9]   ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[10]  ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[11]  ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[12]  ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[13]  ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[14]  ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; alarma:inst26|counter_internal[15]  ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[0]|clk      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[1]|clk      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[2]|clk      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[3]|clk      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[4]|clk      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[5]|clk      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[6]|clk      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[7]|clk      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[8]|clk      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[9]|clk      ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[10]|clk     ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[11]|clk     ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[12]|clk     ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[13]|clk     ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[14]|clk     ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[15]|clk     ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int~clkctrl|inclk[0] ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int|q                ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int~clkctrl|inclk[0] ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst29|clk_5Hz_int~clkctrl|outclk   ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[0]|clk      ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[1]|clk      ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[2]|clk      ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[3]|clk      ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[4]|clk      ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[5]|clk      ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[6]|clk      ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[7]|clk      ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[8]|clk      ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[9]|clk      ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[10]|clk     ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[11]|clk     ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[12]|clk     ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[13]|clk     ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[14]|clk     ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; ClockDivider:inst29|clk_5Hz_int ; Rise       ; inst26|counter_internal[15]|clk     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; btn_1        ; ClockDivider:inst29|clk_5Hz_int ; 2.115 ; 2.839 ; Rise       ; ClockDivider:inst29|clk_5Hz_int ;
; btn_2        ; ClockDivider:inst29|clk_5Hz_int ; 2.013 ; 2.687 ; Rise       ; ClockDivider:inst29|clk_5Hz_int ;
; Switches[*]  ; clk                             ; 3.196 ; 3.763 ; Rise       ; clk                             ;
;  Switches[0] ; clk                             ; 2.780 ; 3.345 ; Rise       ; clk                             ;
;  Switches[1] ; clk                             ; 2.875 ; 3.455 ; Rise       ; clk                             ;
;  Switches[2] ; clk                             ; 3.196 ; 3.763 ; Rise       ; clk                             ;
;  Switches[3] ; clk                             ; 2.639 ; 3.215 ; Rise       ; clk                             ;
;  Switches[4] ; clk                             ; 2.651 ; 3.262 ; Rise       ; clk                             ;
;  Switches[5] ; clk                             ; 2.380 ; 2.927 ; Rise       ; clk                             ;
;  Switches[6] ; clk                             ; 2.181 ; 2.772 ; Rise       ; clk                             ;
;  Switches[7] ; clk                             ; 1.990 ; 2.633 ; Rise       ; clk                             ;
;  Switches[8] ; clk                             ; 1.979 ; 2.658 ; Rise       ; clk                             ;
;  Switches[9] ; clk                             ; 2.021 ; 2.769 ; Rise       ; clk                             ;
; Switches[*]  ; clk1Mhz:inst22|out_internal     ; 3.214 ; 3.859 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[0] ; clk1Mhz:inst22|out_internal     ; 2.934 ; 3.578 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[1] ; clk1Mhz:inst22|out_internal     ; 2.877 ; 3.529 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[2] ; clk1Mhz:inst22|out_internal     ; 3.128 ; 3.774 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[3] ; clk1Mhz:inst22|out_internal     ; 2.987 ; 3.613 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[4] ; clk1Mhz:inst22|out_internal     ; 3.038 ; 3.662 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[5] ; clk1Mhz:inst22|out_internal     ; 2.845 ; 3.422 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[6] ; clk1Mhz:inst22|out_internal     ; 3.195 ; 3.822 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[7] ; clk1Mhz:inst22|out_internal     ; 3.165 ; 3.772 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[8] ; clk1Mhz:inst22|out_internal     ; 2.977 ; 3.556 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[9] ; clk1Mhz:inst22|out_internal     ; 3.214 ; 3.859 ; Rise       ; clk1Mhz:inst22|out_internal     ;
; btn          ; clk1Mhz:inst22|out_internal     ; 0.407 ; 0.922 ; Rise       ; clk1Mhz:inst22|out_internal     ;
; Switches[*]  ; clk_1hz:inst6|tick_internal     ; 1.741 ; 2.494 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[0] ; clk_1hz:inst6|tick_internal     ; 1.425 ; 2.112 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[1] ; clk_1hz:inst6|tick_internal     ; 1.741 ; 2.494 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[2] ; clk_1hz:inst6|tick_internal     ; 1.515 ; 2.218 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[3] ; clk_1hz:inst6|tick_internal     ; 1.491 ; 2.197 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[4] ; clk_1hz:inst6|tick_internal     ; 1.452 ; 2.165 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[5] ; clk_1hz:inst6|tick_internal     ; 1.442 ; 2.133 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[6] ; clk_1hz:inst6|tick_internal     ; 1.693 ; 2.281 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[7] ; clk_1hz:inst6|tick_internal     ; 1.610 ; 2.226 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[8] ; clk_1hz:inst6|tick_internal     ; 1.380 ; 2.080 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[9] ; clk_1hz:inst6|tick_internal     ; 1.545 ; 2.285 ; Rise       ; clk_1hz:inst6|tick_internal     ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; btn_1        ; ClockDivider:inst29|clk_5Hz_int ; -1.147 ; -1.832 ; Rise       ; ClockDivider:inst29|clk_5Hz_int ;
; btn_2        ; ClockDivider:inst29|clk_5Hz_int ; -1.285 ; -1.974 ; Rise       ; ClockDivider:inst29|clk_5Hz_int ;
; Switches[*]  ; clk                             ; -1.764 ; -2.399 ; Rise       ; clk                             ;
;  Switches[0] ; clk                             ; -2.527 ; -3.083 ; Rise       ; clk                             ;
;  Switches[1] ; clk                             ; -2.625 ; -3.193 ; Rise       ; clk                             ;
;  Switches[2] ; clk                             ; -2.891 ; -3.457 ; Rise       ; clk                             ;
;  Switches[3] ; clk                             ; -2.370 ; -2.945 ; Rise       ; clk                             ;
;  Switches[4] ; clk                             ; -2.388 ; -2.996 ; Rise       ; clk                             ;
;  Switches[5] ; clk                             ; -2.110 ; -2.654 ; Rise       ; clk                             ;
;  Switches[6] ; clk                             ; -1.930 ; -2.519 ; Rise       ; clk                             ;
;  Switches[7] ; clk                             ; -1.764 ; -2.399 ; Rise       ; clk                             ;
;  Switches[8] ; clk                             ; -1.768 ; -2.434 ; Rise       ; clk                             ;
;  Switches[9] ; clk                             ; -1.785 ; -2.524 ; Rise       ; clk                             ;
; Switches[*]  ; clk1Mhz:inst22|out_internal     ; -1.191 ; -1.816 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[0] ; clk1Mhz:inst22|out_internal     ; -1.378 ; -2.030 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[1] ; clk1Mhz:inst22|out_internal     ; -1.310 ; -1.972 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[2] ; clk1Mhz:inst22|out_internal     ; -1.529 ; -2.202 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[3] ; clk1Mhz:inst22|out_internal     ; -1.401 ; -2.061 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[4] ; clk1Mhz:inst22|out_internal     ; -1.298 ; -1.963 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[5] ; clk1Mhz:inst22|out_internal     ; -1.191 ; -1.816 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[6] ; clk1Mhz:inst22|out_internal     ; -1.459 ; -2.145 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[7] ; clk1Mhz:inst22|out_internal     ; -1.437 ; -2.110 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[8] ; clk1Mhz:inst22|out_internal     ; -1.257 ; -1.907 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[9] ; clk1Mhz:inst22|out_internal     ; -1.481 ; -2.189 ; Rise       ; clk1Mhz:inst22|out_internal     ;
; btn          ; clk1Mhz:inst22|out_internal     ; -0.040 ; -0.496 ; Rise       ; clk1Mhz:inst22|out_internal     ;
; Switches[*]  ; clk_1hz:inst6|tick_internal     ; -0.227 ; -0.843 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[0] ; clk_1hz:inst6|tick_internal     ; -0.437 ; -1.077 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[1] ; clk_1hz:inst6|tick_internal     ; -0.361 ; -1.030 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[2] ; clk_1hz:inst6|tick_internal     ; -0.441 ; -1.086 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[3] ; clk_1hz:inst6|tick_internal     ; -0.442 ; -1.097 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[4] ; clk_1hz:inst6|tick_internal     ; -0.428 ; -1.086 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[5] ; clk_1hz:inst6|tick_internal     ; -0.227 ; -0.843 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[6] ; clk_1hz:inst6|tick_internal     ; -0.451 ; -1.097 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[7] ; clk_1hz:inst6|tick_internal     ; -0.436 ; -1.092 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[8] ; clk_1hz:inst6|tick_internal     ; -0.339 ; -0.996 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[9] ; clk_1hz:inst6|tick_internal     ; -0.594 ; -1.287 ; Rise       ; clk_1hz:inst6|tick_internal     ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+---------------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port           ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+---------------------+-----------------------------+--------+--------+------------+-----------------------------+
; ledOutput[*]        ; btn                         ; 5.990  ; 6.428  ; Rise       ; btn                         ;
;  ledOutput[0]       ; btn                         ; 5.343  ; 5.410  ; Rise       ; btn                         ;
;  ledOutput[1]       ; btn                         ; 5.381  ; 5.688  ; Rise       ; btn                         ;
;  ledOutput[2]       ; btn                         ; 5.990  ; 6.428  ; Rise       ; btn                         ;
;  ledOutput[3]       ; btn                         ; 5.438  ; 5.736  ; Rise       ; btn                         ;
;  ledOutput[4]       ; btn                         ; 5.509  ; 5.803  ; Rise       ; btn                         ;
;  ledOutput[5]       ; btn                         ; 5.460  ; 5.744  ; Rise       ; btn                         ;
;  ledOutput[6]       ; btn                         ; 5.431  ; 5.541  ; Rise       ; btn                         ;
;  ledOutput[7]       ; btn                         ; 5.004  ; 5.203  ; Rise       ; btn                         ;
;  ledOutput[8]       ; btn                         ; 5.847  ; 6.007  ; Rise       ; btn                         ;
;  ledOutput[9]       ; btn                         ; 5.499  ; 5.392  ; Rise       ; btn                         ;
; Buzzer              ; clk                         ; 3.905  ; 4.044  ; Rise       ; clk                         ;
; salidaAlarma[*]     ; clk                         ; 4.752  ; 4.685  ; Rise       ; clk                         ;
;  salidaAlarma[2]    ; clk                         ; 4.635  ; 4.589  ; Rise       ; clk                         ;
;  salidaAlarma[3]    ; clk                         ; 4.752  ; 4.685  ; Rise       ; clk                         ;
; segment_a[*]        ; clk                         ; 10.886 ; 10.800 ; Rise       ; clk                         ;
;  segment_a[0]       ; clk                         ; 10.620 ; 10.663 ; Rise       ; clk                         ;
;  segment_a[1]       ; clk                         ; 10.548 ; 10.495 ; Rise       ; clk                         ;
;  segment_a[2]       ; clk                         ; 10.546 ; 10.434 ; Rise       ; clk                         ;
;  segment_a[3]       ; clk                         ; 10.417 ; 10.404 ; Rise       ; clk                         ;
;  segment_a[4]       ; clk                         ; 10.048 ; 10.132 ; Rise       ; clk                         ;
;  segment_a[5]       ; clk                         ; 10.737 ; 10.704 ; Rise       ; clk                         ;
;  segment_a[6]       ; clk                         ; 10.886 ; 10.800 ; Rise       ; clk                         ;
; segment_b[*]        ; clk                         ; 9.687  ; 9.577  ; Rise       ; clk                         ;
;  segment_b[0]       ; clk                         ; 9.443  ; 9.498  ; Rise       ; clk                         ;
;  segment_b[1]       ; clk                         ; 9.457  ; 9.509  ; Rise       ; clk                         ;
;  segment_b[2]       ; clk                         ; 9.446  ; 9.443  ; Rise       ; clk                         ;
;  segment_b[3]       ; clk                         ; 9.466  ; 9.494  ; Rise       ; clk                         ;
;  segment_b[4]       ; clk                         ; 9.496  ; 9.494  ; Rise       ; clk                         ;
;  segment_b[5]       ; clk                         ; 9.467  ; 9.480  ; Rise       ; clk                         ;
;  segment_b[6]       ; clk                         ; 9.687  ; 9.577  ; Rise       ; clk                         ;
; segment_output[*]   ; clk                         ; 4.341  ; 4.292  ; Rise       ; clk                         ;
;  segment_output[0]  ; clk                         ; 4.330  ; 4.168  ; Rise       ; clk                         ;
;  segment_output[1]  ; clk                         ; 4.107  ; 4.071  ; Rise       ; clk                         ;
;  segment_output[2]  ; clk                         ; 4.296  ; 4.292  ; Rise       ; clk                         ;
;  segment_output[3]  ; clk                         ; 4.341  ; 4.179  ; Rise       ; clk                         ;
;  segment_output[4]  ; clk                         ; 4.341  ; 4.179  ; Rise       ; clk                         ;
;  segment_output[5]  ; clk                         ; 4.279  ; 4.115  ; Rise       ; clk                         ;
;  segment_output[6]  ; clk                         ; 4.157  ; 4.005  ; Rise       ; clk                         ;
;  segment_output[7]  ; clk                         ; 4.239  ; 4.206  ; Rise       ; clk                         ;
;  segment_output[8]  ; clk                         ; 4.203  ; 4.248  ; Rise       ; clk                         ;
;  segment_output[9]  ; clk                         ; 3.903  ; 4.043  ; Rise       ; clk                         ;
;  segment_output[10] ; clk                         ; 4.010  ; 4.030  ; Rise       ; clk                         ;
;  segment_output[11] ; clk                         ; 3.965  ; 3.915  ; Rise       ; clk                         ;
;  segment_output[12] ; clk                         ; 3.863  ; 4.000  ; Rise       ; clk                         ;
;  segment_output[13] ; clk                         ; 4.016  ; 3.970  ; Rise       ; clk                         ;
; salidaAlarma[*]     ; clk_1hz:inst6|tick_internal ; 5.268  ; 5.074  ; Rise       ; clk_1hz:inst6|tick_internal ;
;  salidaAlarma[2]    ; clk_1hz:inst6|tick_internal ; 5.151  ; 4.978  ; Rise       ; clk_1hz:inst6|tick_internal ;
;  salidaAlarma[3]    ; clk_1hz:inst6|tick_internal ; 5.268  ; 5.074  ; Rise       ; clk_1hz:inst6|tick_internal ;
+---------------------+-----------------------------+--------+--------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+---------------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port           ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+---------------------+-----------------------------+-------+-------+------------+-----------------------------+
; ledOutput[*]        ; btn                         ; 4.667 ; 4.805 ; Rise       ; btn                         ;
;  ledOutput[0]       ; btn                         ; 4.914 ; 4.956 ; Rise       ; btn                         ;
;  ledOutput[1]       ; btn                         ; 4.772 ; 4.898 ; Rise       ; btn                         ;
;  ledOutput[2]       ; btn                         ; 5.682 ; 6.091 ; Rise       ; btn                         ;
;  ledOutput[3]       ; btn                         ; 5.001 ; 5.119 ; Rise       ; btn                         ;
;  ledOutput[4]       ; btn                         ; 5.053 ; 5.278 ; Rise       ; btn                         ;
;  ledOutput[5]       ; btn                         ; 5.150 ; 5.128 ; Rise       ; btn                         ;
;  ledOutput[6]       ; btn                         ; 4.845 ; 4.936 ; Rise       ; btn                         ;
;  ledOutput[7]       ; btn                         ; 4.667 ; 4.841 ; Rise       ; btn                         ;
;  ledOutput[8]       ; btn                         ; 5.246 ; 5.384 ; Rise       ; btn                         ;
;  ledOutput[9]       ; btn                         ; 5.018 ; 4.805 ; Rise       ; btn                         ;
; Buzzer              ; clk                         ; 3.812 ; 3.945 ; Rise       ; clk                         ;
; salidaAlarma[*]     ; clk                         ; 4.276 ; 4.168 ; Rise       ; clk                         ;
;  salidaAlarma[2]    ; clk                         ; 4.276 ; 4.168 ; Rise       ; clk                         ;
;  salidaAlarma[3]    ; clk                         ; 4.387 ; 4.259 ; Rise       ; clk                         ;
; segment_a[*]        ; clk                         ; 3.987 ; 4.020 ; Rise       ; clk                         ;
;  segment_a[0]       ; clk                         ; 3.987 ; 4.020 ; Rise       ; clk                         ;
;  segment_a[1]       ; clk                         ; 4.292 ; 4.353 ; Rise       ; clk                         ;
;  segment_a[2]       ; clk                         ; 4.243 ; 4.143 ; Rise       ; clk                         ;
;  segment_a[3]       ; clk                         ; 4.093 ; 4.101 ; Rise       ; clk                         ;
;  segment_a[4]       ; clk                         ; 4.361 ; 4.457 ; Rise       ; clk                         ;
;  segment_a[5]       ; clk                         ; 4.025 ; 4.189 ; Rise       ; clk                         ;
;  segment_a[6]       ; clk                         ; 4.239 ; 4.253 ; Rise       ; clk                         ;
; segment_b[*]        ; clk                         ; 4.114 ; 4.058 ; Rise       ; clk                         ;
;  segment_b[0]       ; clk                         ; 4.114 ; 4.058 ; Rise       ; clk                         ;
;  segment_b[1]       ; clk                         ; 4.310 ; 4.277 ; Rise       ; clk                         ;
;  segment_b[2]       ; clk                         ; 4.321 ; 4.202 ; Rise       ; clk                         ;
;  segment_b[3]       ; clk                         ; 4.300 ; 4.270 ; Rise       ; clk                         ;
;  segment_b[4]       ; clk                         ; 4.321 ; 4.282 ; Rise       ; clk                         ;
;  segment_b[5]       ; clk                         ; 4.135 ; 4.070 ; Rise       ; clk                         ;
;  segment_b[6]       ; clk                         ; 4.353 ; 4.177 ; Rise       ; clk                         ;
; segment_output[*]   ; clk                         ; 3.498 ; 3.491 ; Rise       ; clk                         ;
;  segment_output[0]  ; clk                         ; 3.767 ; 3.693 ; Rise       ; clk                         ;
;  segment_output[1]  ; clk                         ; 3.718 ; 3.714 ; Rise       ; clk                         ;
;  segment_output[2]  ; clk                         ; 3.900 ; 3.926 ; Rise       ; clk                         ;
;  segment_output[3]  ; clk                         ; 3.779 ; 3.703 ; Rise       ; clk                         ;
;  segment_output[4]  ; clk                         ; 3.779 ; 3.703 ; Rise       ; clk                         ;
;  segment_output[5]  ; clk                         ; 3.718 ; 3.641 ; Rise       ; clk                         ;
;  segment_output[6]  ; clk                         ; 3.601 ; 3.537 ; Rise       ; clk                         ;
;  segment_output[7]  ; clk                         ; 3.741 ; 3.798 ; Rise       ; clk                         ;
;  segment_output[8]  ; clk                         ; 3.717 ; 3.789 ; Rise       ; clk                         ;
;  segment_output[9]  ; clk                         ; 3.569 ; 3.557 ; Rise       ; clk                         ;
;  segment_output[10] ; clk                         ; 3.519 ; 3.552 ; Rise       ; clk                         ;
;  segment_output[11] ; clk                         ; 3.498 ; 3.542 ; Rise       ; clk                         ;
;  segment_output[12] ; clk                         ; 3.534 ; 3.524 ; Rise       ; clk                         ;
;  segment_output[13] ; clk                         ; 3.530 ; 3.491 ; Rise       ; clk                         ;
; salidaAlarma[*]     ; clk_1hz:inst6|tick_internal ; 4.794 ; 4.651 ; Rise       ; clk_1hz:inst6|tick_internal ;
;  salidaAlarma[2]    ; clk_1hz:inst6|tick_internal ; 4.794 ; 4.651 ; Rise       ; clk_1hz:inst6|tick_internal ;
;  salidaAlarma[3]    ; clk_1hz:inst6|tick_internal ; 4.905 ; 4.742 ; Rise       ; clk_1hz:inst6|tick_internal ;
+---------------------+-----------------------------+-------+-------+------------+-----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+----------------------------------+----------+--------+----------+---------+---------------------+
; Clock                            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -3.196   ; -0.149 ; -1.614   ; 0.343   ; -3.000              ;
;  ClockDivider:inst29|clk_5Hz_int ; -2.627   ; 0.430  ; N/A      ; N/A     ; -1.000              ;
;  btn                             ; -0.310   ; 0.201  ; N/A      ; N/A     ; -3.000              ;
;  clk                             ; -2.985   ; -0.149 ; N/A      ; N/A     ; -3.000              ;
;  clk1Mhz:inst22|out_internal     ; -3.196   ; 0.010  ; -1.614   ; 1.259   ; -1.000              ;
;  clk_1hz:inst6|tick_internal     ; -2.505   ; 0.218  ; -0.580   ; 0.343   ; -1.000              ;
; Design-wide TNS                  ; -484.134 ; -0.421 ; -55.071  ; 0.0     ; -369.284            ;
;  ClockDivider:inst29|clk_5Hz_int ; -39.021  ; 0.000  ; N/A      ; N/A     ; -16.000             ;
;  btn                             ; -0.615   ; 0.000  ; N/A      ; N/A     ; -7.824              ;
;  clk                             ; -159.481 ; -0.421 ; N/A      ; N/A     ; -113.460            ;
;  clk1Mhz:inst22|out_internal     ; -89.032  ; 0.000  ; -11.298  ; 0.000   ; -52.000             ;
;  clk_1hz:inst6|tick_internal     ; -195.985 ; 0.000  ; -43.773  ; 0.000   ; -180.000            ;
+----------------------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; btn_1        ; ClockDivider:inst29|clk_5Hz_int ; 3.704 ; 4.263 ; Rise       ; ClockDivider:inst29|clk_5Hz_int ;
; btn_2        ; ClockDivider:inst29|clk_5Hz_int ; 3.581 ; 4.102 ; Rise       ; ClockDivider:inst29|clk_5Hz_int ;
; Switches[*]  ; clk                             ; 5.649 ; 6.086 ; Rise       ; clk                             ;
;  Switches[0] ; clk                             ; 4.953 ; 5.432 ; Rise       ; clk                             ;
;  Switches[1] ; clk                             ; 5.114 ; 5.613 ; Rise       ; clk                             ;
;  Switches[2] ; clk                             ; 5.649 ; 6.086 ; Rise       ; clk                             ;
;  Switches[3] ; clk                             ; 4.683 ; 5.171 ; Rise       ; clk                             ;
;  Switches[4] ; clk                             ; 4.712 ; 5.218 ; Rise       ; clk                             ;
;  Switches[5] ; clk                             ; 4.262 ; 4.656 ; Rise       ; clk                             ;
;  Switches[6] ; clk                             ; 3.879 ; 4.359 ; Rise       ; clk                             ;
;  Switches[7] ; clk                             ; 3.545 ; 4.026 ; Rise       ; clk                             ;
;  Switches[8] ; clk                             ; 3.499 ; 4.028 ; Rise       ; clk                             ;
;  Switches[9] ; clk                             ; 3.497 ; 4.064 ; Rise       ; clk                             ;
; Switches[*]  ; clk1Mhz:inst22|out_internal     ; 5.581 ; 6.034 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[0] ; clk1Mhz:inst22|out_internal     ; 5.163 ; 5.683 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[1] ; clk1Mhz:inst22|out_internal     ; 5.075 ; 5.599 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[2] ; clk1Mhz:inst22|out_internal     ; 5.510 ; 5.941 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[3] ; clk1Mhz:inst22|out_internal     ; 5.285 ; 5.712 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[4] ; clk1Mhz:inst22|out_internal     ; 5.372 ; 5.794 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[5] ; clk1Mhz:inst22|out_internal     ; 5.048 ; 5.443 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[6] ; clk1Mhz:inst22|out_internal     ; 5.551 ; 5.988 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[7] ; clk1Mhz:inst22|out_internal     ; 5.579 ; 5.957 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[8] ; clk1Mhz:inst22|out_internal     ; 5.241 ; 5.650 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[9] ; clk1Mhz:inst22|out_internal     ; 5.581 ; 6.034 ; Rise       ; clk1Mhz:inst22|out_internal     ;
; btn          ; clk1Mhz:inst22|out_internal     ; 0.860 ; 1.053 ; Rise       ; clk1Mhz:inst22|out_internal     ;
; Switches[*]  ; clk_1hz:inst6|tick_internal     ; 3.180 ; 3.712 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[0] ; clk_1hz:inst6|tick_internal     ; 2.559 ; 3.047 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[1] ; clk_1hz:inst6|tick_internal     ; 3.180 ; 3.712 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[2] ; clk_1hz:inst6|tick_internal     ; 2.746 ; 3.226 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[3] ; clk_1hz:inst6|tick_internal     ; 2.709 ; 3.178 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[4] ; clk_1hz:inst6|tick_internal     ; 2.663 ; 3.179 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[5] ; clk_1hz:inst6|tick_internal     ; 2.655 ; 3.143 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[6] ; clk_1hz:inst6|tick_internal     ; 2.920 ; 3.450 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[7] ; clk_1hz:inst6|tick_internal     ; 2.857 ; 3.362 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[8] ; clk_1hz:inst6|tick_internal     ; 2.506 ; 2.988 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[9] ; clk_1hz:inst6|tick_internal     ; 2.753 ; 3.289 ; Rise       ; clk_1hz:inst6|tick_internal     ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; btn_1        ; ClockDivider:inst29|clk_5Hz_int ; -1.147 ; -1.832 ; Rise       ; ClockDivider:inst29|clk_5Hz_int ;
; btn_2        ; ClockDivider:inst29|clk_5Hz_int ; -1.285 ; -1.974 ; Rise       ; ClockDivider:inst29|clk_5Hz_int ;
; Switches[*]  ; clk                             ; -1.764 ; -2.399 ; Rise       ; clk                             ;
;  Switches[0] ; clk                             ; -2.527 ; -3.083 ; Rise       ; clk                             ;
;  Switches[1] ; clk                             ; -2.625 ; -3.193 ; Rise       ; clk                             ;
;  Switches[2] ; clk                             ; -2.891 ; -3.457 ; Rise       ; clk                             ;
;  Switches[3] ; clk                             ; -2.370 ; -2.945 ; Rise       ; clk                             ;
;  Switches[4] ; clk                             ; -2.388 ; -2.996 ; Rise       ; clk                             ;
;  Switches[5] ; clk                             ; -2.110 ; -2.654 ; Rise       ; clk                             ;
;  Switches[6] ; clk                             ; -1.930 ; -2.519 ; Rise       ; clk                             ;
;  Switches[7] ; clk                             ; -1.764 ; -2.399 ; Rise       ; clk                             ;
;  Switches[8] ; clk                             ; -1.768 ; -2.434 ; Rise       ; clk                             ;
;  Switches[9] ; clk                             ; -1.785 ; -2.524 ; Rise       ; clk                             ;
; Switches[*]  ; clk1Mhz:inst22|out_internal     ; -1.191 ; -1.816 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[0] ; clk1Mhz:inst22|out_internal     ; -1.378 ; -2.030 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[1] ; clk1Mhz:inst22|out_internal     ; -1.310 ; -1.972 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[2] ; clk1Mhz:inst22|out_internal     ; -1.529 ; -2.202 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[3] ; clk1Mhz:inst22|out_internal     ; -1.401 ; -2.061 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[4] ; clk1Mhz:inst22|out_internal     ; -1.298 ; -1.963 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[5] ; clk1Mhz:inst22|out_internal     ; -1.191 ; -1.816 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[6] ; clk1Mhz:inst22|out_internal     ; -1.459 ; -2.145 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[7] ; clk1Mhz:inst22|out_internal     ; -1.437 ; -2.110 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[8] ; clk1Mhz:inst22|out_internal     ; -1.257 ; -1.907 ; Rise       ; clk1Mhz:inst22|out_internal     ;
;  Switches[9] ; clk1Mhz:inst22|out_internal     ; -1.481 ; -2.189 ; Rise       ; clk1Mhz:inst22|out_internal     ;
; btn          ; clk1Mhz:inst22|out_internal     ; -0.040 ; -0.352 ; Rise       ; clk1Mhz:inst22|out_internal     ;
; Switches[*]  ; clk_1hz:inst6|tick_internal     ; -0.227 ; -0.735 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[0] ; clk_1hz:inst6|tick_internal     ; -0.437 ; -1.052 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[1] ; clk_1hz:inst6|tick_internal     ; -0.361 ; -0.970 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[2] ; clk_1hz:inst6|tick_internal     ; -0.441 ; -1.086 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[3] ; clk_1hz:inst6|tick_internal     ; -0.442 ; -1.073 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[4] ; clk_1hz:inst6|tick_internal     ; -0.428 ; -1.076 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[5] ; clk_1hz:inst6|tick_internal     ; -0.227 ; -0.735 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[6] ; clk_1hz:inst6|tick_internal     ; -0.451 ; -1.090 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[7] ; clk_1hz:inst6|tick_internal     ; -0.436 ; -1.073 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[8] ; clk_1hz:inst6|tick_internal     ; -0.339 ; -0.905 ; Rise       ; clk_1hz:inst6|tick_internal     ;
;  Switches[9] ; clk_1hz:inst6|tick_internal     ; -0.594 ; -1.287 ; Rise       ; clk_1hz:inst6|tick_internal     ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+---------------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port           ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+---------------------+-----------------------------+--------+--------+------------+-----------------------------+
; ledOutput[*]        ; btn                         ; 10.096 ; 10.507 ; Rise       ; btn                         ;
;  ledOutput[0]       ; btn                         ; 9.020  ; 9.159  ; Rise       ; btn                         ;
;  ledOutput[1]       ; btn                         ; 9.138  ; 9.377  ; Rise       ; btn                         ;
;  ledOutput[2]       ; btn                         ; 10.096 ; 10.507 ; Rise       ; btn                         ;
;  ledOutput[3]       ; btn                         ; 9.330  ; 9.456  ; Rise       ; btn                         ;
;  ledOutput[4]       ; btn                         ; 9.409  ; 9.647  ; Rise       ; btn                         ;
;  ledOutput[5]       ; btn                         ; 9.315  ; 9.502  ; Rise       ; btn                         ;
;  ledOutput[6]       ; btn                         ; 9.133  ; 9.194  ; Rise       ; btn                         ;
;  ledOutput[7]       ; btn                         ; 8.489  ; 8.687  ; Rise       ; btn                         ;
;  ledOutput[8]       ; btn                         ; 9.901  ; 9.919  ; Rise       ; btn                         ;
;  ledOutput[9]       ; btn                         ; 9.101  ; 9.007  ; Rise       ; btn                         ;
; Buzzer              ; clk                         ; 6.619  ; 6.683  ; Rise       ; clk                         ;
; salidaAlarma[*]     ; clk                         ; 7.999  ; 8.053  ; Rise       ; clk                         ;
;  salidaAlarma[2]    ; clk                         ; 7.798  ; 7.834  ; Rise       ; clk                         ;
;  salidaAlarma[3]    ; clk                         ; 7.999  ; 8.053  ; Rise       ; clk                         ;
; segment_a[*]        ; clk                         ; 18.635 ; 18.662 ; Rise       ; clk                         ;
;  segment_a[0]       ; clk                         ; 18.290 ; 18.277 ; Rise       ; clk                         ;
;  segment_a[1]       ; clk                         ; 18.063 ; 18.079 ; Rise       ; clk                         ;
;  segment_a[2]       ; clk                         ; 18.013 ; 18.065 ; Rise       ; clk                         ;
;  segment_a[3]       ; clk                         ; 17.829 ; 17.883 ; Rise       ; clk                         ;
;  segment_a[4]       ; clk                         ; 17.340 ; 17.324 ; Rise       ; clk                         ;
;  segment_a[5]       ; clk                         ; 18.466 ; 18.437 ; Rise       ; clk                         ;
;  segment_a[6]       ; clk                         ; 18.635 ; 18.662 ; Rise       ; clk                         ;
; segment_b[*]        ; clk                         ; 16.723 ; 16.639 ; Rise       ; clk                         ;
;  segment_b[0]       ; clk                         ; 16.451 ; 16.401 ; Rise       ; clk                         ;
;  segment_b[1]       ; clk                         ; 16.519 ; 16.470 ; Rise       ; clk                         ;
;  segment_b[2]       ; clk                         ; 16.195 ; 16.408 ; Rise       ; clk                         ;
;  segment_b[3]       ; clk                         ; 16.445 ; 16.379 ; Rise       ; clk                         ;
;  segment_b[4]       ; clk                         ; 16.577 ; 16.323 ; Rise       ; clk                         ;
;  segment_b[5]       ; clk                         ; 16.554 ; 16.307 ; Rise       ; clk                         ;
;  segment_b[6]       ; clk                         ; 16.723 ; 16.639 ; Rise       ; clk                         ;
; segment_output[*]   ; clk                         ; 7.264  ; 7.157  ; Rise       ; clk                         ;
;  segment_output[0]  ; clk                         ; 7.136  ; 7.110  ; Rise       ; clk                         ;
;  segment_output[1]  ; clk                         ; 6.937  ; 6.821  ; Rise       ; clk                         ;
;  segment_output[2]  ; clk                         ; 7.264  ; 7.157  ; Rise       ; clk                         ;
;  segment_output[3]  ; clk                         ; 7.155  ; 7.134  ; Rise       ; clk                         ;
;  segment_output[4]  ; clk                         ; 7.155  ; 7.134  ; Rise       ; clk                         ;
;  segment_output[5]  ; clk                         ; 7.093  ; 7.076  ; Rise       ; clk                         ;
;  segment_output[6]  ; clk                         ; 6.883  ; 6.836  ; Rise       ; clk                         ;
;  segment_output[7]  ; clk                         ; 7.146  ; 7.044  ; Rise       ; clk                         ;
;  segment_output[8]  ; clk                         ; 7.104  ; 7.015  ; Rise       ; clk                         ;
;  segment_output[9]  ; clk                         ; 6.633  ; 6.710  ; Rise       ; clk                         ;
;  segment_output[10] ; clk                         ; 6.719  ; 6.693  ; Rise       ; clk                         ;
;  segment_output[11] ; clk                         ; 6.669  ; 6.573  ; Rise       ; clk                         ;
;  segment_output[12] ; clk                         ; 6.581  ; 6.648  ; Rise       ; clk                         ;
;  segment_output[13] ; clk                         ; 6.685  ; 6.683  ; Rise       ; clk                         ;
; salidaAlarma[*]     ; clk_1hz:inst6|tick_internal ; 8.738  ; 8.751  ; Rise       ; clk_1hz:inst6|tick_internal ;
;  salidaAlarma[2]    ; clk_1hz:inst6|tick_internal ; 8.537  ; 8.532  ; Rise       ; clk_1hz:inst6|tick_internal ;
;  salidaAlarma[3]    ; clk_1hz:inst6|tick_internal ; 8.738  ; 8.751  ; Rise       ; clk_1hz:inst6|tick_internal ;
+---------------------+-----------------------------+--------+--------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+---------------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port           ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+---------------------+-----------------------------+-------+-------+------------+-----------------------------+
; ledOutput[*]        ; btn                         ; 4.667 ; 4.805 ; Rise       ; btn                         ;
;  ledOutput[0]       ; btn                         ; 4.914 ; 4.956 ; Rise       ; btn                         ;
;  ledOutput[1]       ; btn                         ; 4.772 ; 4.898 ; Rise       ; btn                         ;
;  ledOutput[2]       ; btn                         ; 5.682 ; 6.091 ; Rise       ; btn                         ;
;  ledOutput[3]       ; btn                         ; 5.001 ; 5.119 ; Rise       ; btn                         ;
;  ledOutput[4]       ; btn                         ; 5.053 ; 5.278 ; Rise       ; btn                         ;
;  ledOutput[5]       ; btn                         ; 5.150 ; 5.128 ; Rise       ; btn                         ;
;  ledOutput[6]       ; btn                         ; 4.845 ; 4.936 ; Rise       ; btn                         ;
;  ledOutput[7]       ; btn                         ; 4.667 ; 4.841 ; Rise       ; btn                         ;
;  ledOutput[8]       ; btn                         ; 5.246 ; 5.384 ; Rise       ; btn                         ;
;  ledOutput[9]       ; btn                         ; 5.018 ; 4.805 ; Rise       ; btn                         ;
; Buzzer              ; clk                         ; 3.812 ; 3.945 ; Rise       ; clk                         ;
; salidaAlarma[*]     ; clk                         ; 4.276 ; 4.168 ; Rise       ; clk                         ;
;  salidaAlarma[2]    ; clk                         ; 4.276 ; 4.168 ; Rise       ; clk                         ;
;  salidaAlarma[3]    ; clk                         ; 4.387 ; 4.259 ; Rise       ; clk                         ;
; segment_a[*]        ; clk                         ; 3.987 ; 4.020 ; Rise       ; clk                         ;
;  segment_a[0]       ; clk                         ; 3.987 ; 4.020 ; Rise       ; clk                         ;
;  segment_a[1]       ; clk                         ; 4.292 ; 4.353 ; Rise       ; clk                         ;
;  segment_a[2]       ; clk                         ; 4.243 ; 4.143 ; Rise       ; clk                         ;
;  segment_a[3]       ; clk                         ; 4.093 ; 4.101 ; Rise       ; clk                         ;
;  segment_a[4]       ; clk                         ; 4.361 ; 4.457 ; Rise       ; clk                         ;
;  segment_a[5]       ; clk                         ; 4.025 ; 4.189 ; Rise       ; clk                         ;
;  segment_a[6]       ; clk                         ; 4.239 ; 4.253 ; Rise       ; clk                         ;
; segment_b[*]        ; clk                         ; 4.114 ; 4.058 ; Rise       ; clk                         ;
;  segment_b[0]       ; clk                         ; 4.114 ; 4.058 ; Rise       ; clk                         ;
;  segment_b[1]       ; clk                         ; 4.310 ; 4.277 ; Rise       ; clk                         ;
;  segment_b[2]       ; clk                         ; 4.321 ; 4.202 ; Rise       ; clk                         ;
;  segment_b[3]       ; clk                         ; 4.300 ; 4.270 ; Rise       ; clk                         ;
;  segment_b[4]       ; clk                         ; 4.321 ; 4.282 ; Rise       ; clk                         ;
;  segment_b[5]       ; clk                         ; 4.135 ; 4.070 ; Rise       ; clk                         ;
;  segment_b[6]       ; clk                         ; 4.353 ; 4.177 ; Rise       ; clk                         ;
; segment_output[*]   ; clk                         ; 3.498 ; 3.491 ; Rise       ; clk                         ;
;  segment_output[0]  ; clk                         ; 3.767 ; 3.693 ; Rise       ; clk                         ;
;  segment_output[1]  ; clk                         ; 3.718 ; 3.714 ; Rise       ; clk                         ;
;  segment_output[2]  ; clk                         ; 3.900 ; 3.926 ; Rise       ; clk                         ;
;  segment_output[3]  ; clk                         ; 3.779 ; 3.703 ; Rise       ; clk                         ;
;  segment_output[4]  ; clk                         ; 3.779 ; 3.703 ; Rise       ; clk                         ;
;  segment_output[5]  ; clk                         ; 3.718 ; 3.641 ; Rise       ; clk                         ;
;  segment_output[6]  ; clk                         ; 3.601 ; 3.537 ; Rise       ; clk                         ;
;  segment_output[7]  ; clk                         ; 3.741 ; 3.798 ; Rise       ; clk                         ;
;  segment_output[8]  ; clk                         ; 3.717 ; 3.789 ; Rise       ; clk                         ;
;  segment_output[9]  ; clk                         ; 3.569 ; 3.557 ; Rise       ; clk                         ;
;  segment_output[10] ; clk                         ; 3.519 ; 3.552 ; Rise       ; clk                         ;
;  segment_output[11] ; clk                         ; 3.498 ; 3.542 ; Rise       ; clk                         ;
;  segment_output[12] ; clk                         ; 3.534 ; 3.524 ; Rise       ; clk                         ;
;  segment_output[13] ; clk                         ; 3.530 ; 3.491 ; Rise       ; clk                         ;
; salidaAlarma[*]     ; clk_1hz:inst6|tick_internal ; 4.794 ; 4.651 ; Rise       ; clk_1hz:inst6|tick_internal ;
;  salidaAlarma[2]    ; clk_1hz:inst6|tick_internal ; 4.794 ; 4.651 ; Rise       ; clk_1hz:inst6|tick_internal ;
;  salidaAlarma[3]    ; clk_1hz:inst6|tick_internal ; 4.905 ; 4.742 ; Rise       ; clk_1hz:inst6|tick_internal ;
+---------------------+-----------------------------+-------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Buzzer             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledOutput[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledOutput[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledOutput[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledOutput[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledOutput[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledOutput[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledOutput[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledOutput[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledOutput[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ledOutput[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salidaAlarma[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salidaAlarma[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salidaAlarma[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salidaAlarma[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_a[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_a[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_a[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_a[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_a[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_a[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_a[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_b[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_b[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_b[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_b[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_b[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_b[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_b[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_output[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_output[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_output[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_output[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_output[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_output[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_output[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_output[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_output[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_output[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_output[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_output[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_output[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment_output[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_1                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_2                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switches[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Buzzer             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ledOutput[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ledOutput[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ledOutput[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ledOutput[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ledOutput[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ledOutput[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ledOutput[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ledOutput[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; ledOutput[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ledOutput[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; salidaAlarma[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; salidaAlarma[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; salidaAlarma[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; salidaAlarma[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_a[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_a[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_a[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_a[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_a[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_a[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_a[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_b[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_b[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_b[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_b[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_b[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_b[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_b[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Buzzer             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ledOutput[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ledOutput[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ledOutput[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ledOutput[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ledOutput[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ledOutput[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ledOutput[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ledOutput[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; ledOutput[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ledOutput[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; salidaAlarma[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; salidaAlarma[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; salidaAlarma[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; salidaAlarma[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_a[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_a[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_a[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_a[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_a[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_a[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_a[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_b[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_b[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_b[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_b[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_b[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_b[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_b[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment_output[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; btn                             ; btn                             ; 12       ; 0        ; 0        ; 0        ;
; clk1Mhz:inst22|out_internal     ; btn                             ; 4        ; 0        ; 0        ; 0        ;
; btn                             ; clk                             ; 91       ; 0        ; 0        ; 0        ;
; clk                             ; clk                             ; 1642     ; 0        ; 0        ; 0        ;
; clk1Mhz:inst22|out_internal     ; clk                             ; 8        ; 1        ; 0        ; 0        ;
; clk_1hz:inst6|tick_internal     ; clk                             ; 231      ; 1        ; 0        ; 0        ;
; ClockDivider:inst29|clk_5Hz_int ; clk                             ; 8        ; 1        ; 0        ; 0        ;
; btn                             ; clk1Mhz:inst22|out_internal     ; 66       ; 66       ; 0        ; 0        ;
; clk1Mhz:inst22|out_internal     ; clk1Mhz:inst22|out_internal     ; 761      ; 0        ; 0        ; 0        ;
; clk1Mhz:inst22|out_internal     ; clk_1hz:inst6|tick_internal     ; 10       ; 0        ; 0        ; 0        ;
; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal     ; 2000     ; 0        ; 0        ; 0        ;
; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal     ; 320      ; 0        ; 0        ; 0        ;
; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 16       ; 0        ; 0        ; 0        ;
; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 720      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; btn                             ; btn                             ; 12       ; 0        ; 0        ; 0        ;
; clk1Mhz:inst22|out_internal     ; btn                             ; 4        ; 0        ; 0        ; 0        ;
; btn                             ; clk                             ; 91       ; 0        ; 0        ; 0        ;
; clk                             ; clk                             ; 1642     ; 0        ; 0        ; 0        ;
; clk1Mhz:inst22|out_internal     ; clk                             ; 8        ; 1        ; 0        ; 0        ;
; clk_1hz:inst6|tick_internal     ; clk                             ; 231      ; 1        ; 0        ; 0        ;
; ClockDivider:inst29|clk_5Hz_int ; clk                             ; 8        ; 1        ; 0        ; 0        ;
; btn                             ; clk1Mhz:inst22|out_internal     ; 66       ; 66       ; 0        ; 0        ;
; clk1Mhz:inst22|out_internal     ; clk1Mhz:inst22|out_internal     ; 761      ; 0        ; 0        ; 0        ;
; clk1Mhz:inst22|out_internal     ; clk_1hz:inst6|tick_internal     ; 10       ; 0        ; 0        ; 0        ;
; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal     ; 2000     ; 0        ; 0        ; 0        ;
; ClockDivider:inst29|clk_5Hz_int ; clk_1hz:inst6|tick_internal     ; 320      ; 0        ; 0        ; 0        ;
; clk1Mhz:inst22|out_internal     ; ClockDivider:inst29|clk_5Hz_int ; 16       ; 0        ; 0        ; 0        ;
; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int ; 720      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                    ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 7        ; 0        ; 0        ; 0        ;
; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 170      ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                     ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk1Mhz:inst22|out_internal ; clk1Mhz:inst22|out_internal ; 7        ; 0        ; 0        ; 0        ;
; clk1Mhz:inst22|out_internal ; clk_1hz:inst6|tick_internal ; 170      ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 322   ; 322  ;
; Unconstrained Output Ports      ; 41    ; 41   ;
; Unconstrained Output Port Paths ; 213   ; 213  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Nov 28 18:18:53 2023
Info: Command: quartus_sta Vhdl1 -c Vhdl1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Vhdl1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name btn btn
    Info (332105): create_clock -period 1.000 -name clk1Mhz:inst22|out_internal clk1Mhz:inst22|out_internal
    Info (332105): create_clock -period 1.000 -name clk_1hz:inst6|tick_internal clk_1hz:inst6|tick_internal
    Info (332105): create_clock -period 1.000 -name ClockDivider:inst29|clk_5Hz_int ClockDivider:inst29|clk_5Hz_int
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.196
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.196             -89.032 clk1Mhz:inst22|out_internal 
    Info (332119):    -2.985            -159.481 clk 
    Info (332119):    -2.627             -39.021 ClockDivider:inst29|clk_5Hz_int 
    Info (332119):    -2.505            -195.985 clk_1hz:inst6|tick_internal 
    Info (332119):    -0.310              -0.615 btn 
Info (332146): Worst-case hold slack is -0.085
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.085              -0.178 clk 
    Info (332119):     0.209               0.000 clk1Mhz:inst22|out_internal 
    Info (332119):     0.356               0.000 btn 
    Info (332119):     0.475               0.000 clk_1hz:inst6|tick_internal 
    Info (332119):     0.848               0.000 ClockDivider:inst29|clk_5Hz_int 
Info (332146): Worst-case recovery slack is -1.614
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.614             -11.298 clk1Mhz:inst22|out_internal 
    Info (332119):    -0.580             -43.773 clk_1hz:inst6|tick_internal 
Info (332146): Worst-case removal slack is 0.582
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.582               0.000 clk_1hz:inst6|tick_internal 
    Info (332119):     2.161               0.000 clk1Mhz:inst22|out_internal 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -107.000 clk 
    Info (332119):    -3.000              -7.000 btn 
    Info (332119):    -1.000            -180.000 clk_1hz:inst6|tick_internal 
    Info (332119):    -1.000             -52.000 clk1Mhz:inst22|out_internal 
    Info (332119):    -1.000             -16.000 ClockDivider:inst29|clk_5Hz_int 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.780
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.780             -74.323 clk1Mhz:inst22|out_internal 
    Info (332119):    -2.516            -131.428 clk 
    Info (332119):    -2.240             -33.253 ClockDivider:inst29|clk_5Hz_int 
    Info (332119):    -2.123            -156.919 clk_1hz:inst6|tick_internal 
    Info (332119):    -0.172              -0.341 btn 
Info (332146): Worst-case hold slack is -0.082
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.082              -0.199 clk 
    Info (332119):     0.207               0.000 btn 
    Info (332119):     0.291               0.000 clk1Mhz:inst22|out_internal 
    Info (332119):     0.417               0.000 clk_1hz:inst6|tick_internal 
    Info (332119):     0.756               0.000 ClockDivider:inst29|clk_5Hz_int 
Info (332146): Worst-case recovery slack is -1.325
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.325              -9.275 clk1Mhz:inst22|out_internal 
    Info (332119):    -0.374             -13.627 clk_1hz:inst6|tick_internal 
Info (332146): Worst-case removal slack is 0.466
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.466               0.000 clk_1hz:inst6|tick_internal 
    Info (332119):     1.923               0.000 clk1Mhz:inst22|out_internal 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -107.000 clk 
    Info (332119):    -3.000              -7.000 btn 
    Info (332119):    -1.000            -180.000 clk_1hz:inst6|tick_internal 
    Info (332119):    -1.000             -52.000 clk1Mhz:inst22|out_internal 
    Info (332119):    -1.000             -16.000 ClockDivider:inst29|clk_5Hz_int 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.400             -28.625 clk1Mhz:inst22|out_internal 
    Info (332119):    -1.290             -52.395 clk 
    Info (332119):    -1.061             -14.989 ClockDivider:inst29|clk_5Hz_int 
    Info (332119):    -1.035             -37.169 clk_1hz:inst6|tick_internal 
    Info (332119):     0.274               0.000 btn 
Info (332146): Worst-case hold slack is -0.149
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.149              -0.421 clk 
    Info (332119):     0.010               0.000 clk1Mhz:inst22|out_internal 
    Info (332119):     0.201               0.000 btn 
    Info (332119):     0.218               0.000 clk_1hz:inst6|tick_internal 
    Info (332119):     0.430               0.000 ClockDivider:inst29|clk_5Hz_int 
Info (332146): Worst-case recovery slack is -0.531
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.531              -3.717 clk1Mhz:inst22|out_internal 
    Info (332119):     0.075               0.000 clk_1hz:inst6|tick_internal 
Info (332146): Worst-case removal slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk_1hz:inst6|tick_internal 
    Info (332119):     1.259               0.000 clk1Mhz:inst22|out_internal 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -113.460 clk 
    Info (332119):    -3.000              -7.824 btn 
    Info (332119):    -1.000            -180.000 clk_1hz:inst6|tick_internal 
    Info (332119):    -1.000             -52.000 clk1Mhz:inst22|out_internal 
    Info (332119):    -1.000             -16.000 ClockDivider:inst29|clk_5Hz_int 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4654 megabytes
    Info: Processing ended: Tue Nov 28 18:19:04 2023
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:04


