# CPU设计项目

### 5/9更新：
更新了设计图，可以在./设计图&接口说明 里面查看

#### 设计注意事项

请自己创建分支工作。

项目工程文件是./design，所有项目文件都在根目录下，测试用例位于./instruce_test.coe,测试用例说明位于instruc.txt。

我使用的是vivado2018.2版本编辑，用2017.4版本打开时会让你创建副本。

目前已完成并通过测试的模块：PC，ID，Mem，Imm。其余没有完成的部分可以参照设计图先做。

### 实现的指令集
要实现的指令集暂定于 instruction.md 中

### 速通课程
速通课程请看 prerequisite.md

### 模块代码
模块代码的verilog暂时写到 ./design_files中

### 官方手册
./riscv-spec-v22.pdf