 2
值 H，而實際量測對應之電力消耗值為 P。計算下式
算出相關係數值[3]： 
)()(
)()()(
)()(
),(),(
PVarHVar
PEHEPHE
PVarHVar
PHCovPH ⋅
⋅−⋅=⋅=ρ
   (1) 
實際上，攻擊者並不知道真正之 κ 為何，但
知道 κ 有 K 種可能值，i.e. K=2|κ|。因此，會有 K
個 H 值。但算出 ),( PHρ 最大者即表示正確之密鑰。
假設電力消耗 P=Pd + Pn  Pd 代表與密鑰有關之運算
之電力，Pn代表與密鑰無關之運算與量測本身雜訊之
電 力 消 耗 。 可 設  E ( P n ) = 0 ， 得 下 式 ( 2 ) 
SNR
PH
PVar
PVar
PH
PPVarHVar
PEHEPHEPH d
d
n
d
nd
dd
11
),(
)(
)(1
),(
)()(
)()()(),(
+
=
+
=+⋅
⋅−⋅= ρρρ
SNR 愈大，攻擊成功率就愈高。就防禦者言，可從加
大 Var(Pn)或降低 Var(Pd)去降低 SNR。影響攻擊成功
率之另一個因素是執行 f(d, κ)之時間點(time 
instant)。攻擊者量測到之電力曲線，他會截取某一
時間點作為 P，再和 H 計算 ),( PHρ 。假設在所有樣
本中只有機率 pˆ  時間點是對的，那 covariance 函數
應改為下式[3]： 
),()ˆ1(),(ˆ)ˆ,( otherPHCovpPHCovpPHCov ⋅−+⋅=   (3) 
此處電力 Pˆ 表示攻擊者可觀察之電力消耗，其有機率
pˆ 是與實際密鑰運算 f(d, κ)之電力 P 相同。而其
他是與 Pother有關。代入式子(1)可得 
)ˆ(
)(ˆ),()ˆ,(
PVar
PVarpPHPH ⋅⋅= ρρ                (4) 
所以相關係數值會隨機率 pˆ 正比改變。意即機率愈
小，相關係數值。其所需電力消耗曲線數目會與機率
pˆ 成平方反比[3]。 
   在式(4)中，透露 )ˆ(PVar 也影響相關係數值。當
防禦者變動執行 f(d, κ)之時間點，要注意發生在攻
擊者預期點之電力消耗是否和執行 f(d, κ)之電力
近似。如果是，那將降低防禦能力。我們是假設無關
來討論，單以機率 pˆ 來衡量防禦能力優劣。 
三、攻擊系統實作 
我們根據計算相關係數值來實作一個攻擊平台，也可
以用來評估防禦方法之成效。圖 1是硬體設備圖，此
平台使用數位示波器太克 TDS7254B (頻寬：2.5GHz、
取樣率：8GS/s)量測加密裝置運算時洩漏出來的資
料，測試對象則包括在 8951 執行之軟體 AES 與 FPGA
硬體實現兩種。透過量測電壓變化了解其電力消耗
時，需要連接一個小電阻介於微處理器(或 FPGA)接地
腳與電源 GND 之間。在選擇時需考量到電阻值大小，
如果電阻值過小可能導致量測結果不顯著，如果電阻
值過大可能導致系統不正常動作，在此我們選用 82
Ω電阻值。在示波器的設定值方面，horizontal scale
設定為 2us/div。 
 
        圖 1：DPA 攻擊量測環境。 
   此攻擊軟體平台以 Labview 軟體程式設計而成，
圖 2 為側漏資訊攻擊操作介面。PC 以亂數方式產生
出多筆的攻擊資料（plaintext），透過 PC 的 RSR232
介面傳送到加密裝置中進行加密運算，PC 透過 USB 
to GPIB(General Purpose Interface Bus)卡或是 USB 與
太克示波器連結控制，在示波器的 sample rate 設定為
50MS/s，在電壓訊號量測 sample points 為 360。在示
波器硬體架構上 channel-1 用於示波器觸發的訊號，
而 channel-2 用於量測加密裝置洩漏出來的電力資
訊。在圖2操作介面，攻擊者須設定PC與示波器GPIB
連接埠和 PC 送出攻擊資料的 RS232 連接埠，攻擊者
可在 Trace Time 欄位中輸入所需要擷取的資料數。另
外，可觀察到加密裝置運算時電力消耗值波形，在
Correlation Coefficient Analysis 可以觀察到目前分析
出第幾組金鑰。 
 
       圖 2：DPA 攻擊之軟體平台操作介面。 
四、軟體防禦 
我們在 CPU 8091 上實現 AES 加密演算法。由於攻擊
者一般是攻擊 SBOX 運算，我們加入變動執行 SBOX 順
序之機制。本來共有 16 bytes 要執行 SBOX 置換，且
順序是固定的。但我們加入一個亂數選擇，讓順序作
一個旋轉(rotate)。即本來是 0→1→2→3…→15，依
據亂數 r=4 改為 4→5→…→15→0→1…。此作法相當
於令機率 pˆ =1/16。防禦強度提升 256 倍(即取樣數應
增為 256 倍)。圖 3 與圖 4 分別是未加防禦前與加了
後，猜測到正確 key (設 2BH)之相關係數分析。 
 4
∑
=
=≤≤∀
n
i
i nxsii
1
2    0    
設 n=4 與 s=4，取時脈數為 8。則組合數為 85。若取
n=4，s=3，則總數為 31。在表 1 中，我們就各種架
構其使用暫存器數，可否竄接功能方塊與變動延遲
(latency)等因素，比較其組合數。其中 A 即圖 7 之
架構，但有 s=3 與 s=4 兩種。B即圖 9之架構，亦有
s=3 與 s=4 兩種。 
        表 1：各種設計之防禦能力比較。 
 # of Reg Latency 可 串 接 功
能方塊 
組合數 
[10] 8 8 N 35 
A 12 (16) 8 N 19 (31) 
A 12 (16) 4~12(16) N 64 (256) 
[10] 8 8 Y 165 
B 12 (16) 8 Y 31 (85) 
B 12 (16) 4~12(16) Y 255 (1023)
 
 
圖 9:  可動態調整延遲之 pipeline 架構 B。 
為了更彈性控制各級電路中間之延遲時脈數，我們
提出另外一種電路架構，如圖 10 所示，其特色乃使
用 FIFO，配合 n級 Pipeline，此 FIFO 深度為 n－1個
暫存器。則理論上可在功能區塊間插入任意延遲時脈
數，超過四時，但若純粹等待，可能會有 idle 狀態，
其實際應用還有待進一步討論。 
Block
i 0
1
Mux
Block
i+1RegFIFO
 
 圖 10：使用FIFO之隨機延遲時脈數之 pipeline架構。 
我們已應用這些架構去實作 AES 加密演算，其 SBOX
是利用組合體數學邏輯電路實現[11]，並非查表法，
圖 10 是電路切割成四個方塊。電路已合成並模擬成
功。RNG 電路乃參考論文[12]，使用純數位亂數產生
電路。 
六、結論與自評 
防禦 DPA 攻擊可從改變電力消耗之大小與改變發生
運算之時間點兩方面來混亂攻擊者之推論。過去三年
我們分別就兩種方式提出防禦 DPA 攻擊之電路設
計。前者成果已在[4][5]發表。後者是本年度主要成
果，並分別有軟體與硬體之作法。在 AES 軟體方面，
我們使用任意變換 SBOX 順序的觀念來擾亂運算時
間點。並且實做了 DPA 攻擊平台，用以觀察加入此
防禦機制前後對 DPA 抵抗能力之差異。在硬體方面，
我們是利用在電路功能方塊之間加入之暫存器個數
之變動來擾亂運算時間點。我們提出三種架構，著眼
於在 ASIC 或 FPGA 設計皆可實現，並推論其防禦能
力。在軟體上之防禦策略與攻擊平台已先在國內研討
會發表[13]。但因 DPA 攻擊平台在分析硬體設計上成
功率尚待改進，因此硬體設計部分尚未發表。 
 
圖 11 :四級 Pipeline 之 AES 演算硬體實作。 
七、參考文獻 
[1] P. Kocher, J. Jaffe, and B. Jun, “Differential Power 
Analysis,” Advances in Cryptology – CRYPTO ’99, LNCS, 
vol. 1666, pp. 388-397, 1999.S. 
[2] J. Blömer and J. P. Seifert, “Fault Based Cryptanalysis of 
the Advanced Encryption Standard (AES),” FC 2003, 
LNCS 2742, pp. 162-181, 2003.  
[3] Mangard, E. Oswald and T. Popp, Power Analysis Attacks 
Revealing the Secrets of Smart Cards, Springer, 2007. 
[4] K. J. Lin, S. C. Fang, S. H. Yang and C. C. Lo, 
“Overcoming Glitches and Dissipation Timing Skews in 
Design of DPA-Resistant Cryptographic Hardware,” 
IEEE/ACM DATE, pp. 1265-1270, 2007. 
[5] K. J. Lin, Y. T. Chiu, and S. C. Fang, “Design 
Optimization and Automation for Secure Cryptographic 
Circuits,” in Proc. of 22nd International Conference on 
VLSI design, pp. 321-326, New Delhi, 2009 
[6] NIST, ”Advanced Encryption Standard (AES),” FIPS 
PUBS 197, Nov. 2001. 
[7] Y. Lu, M. P. O.Neill and J. V. McCanny, “FPGA 
Implementation and Analysis of Random Delay Insertion 
Countermeasure against DPA,” International Conference 
on FPT, pp.201-208, 2008. 
[8] O. Benoit and M. Tunstall, “Efficient Use of Random 
Delays in Embedded Software,” Lecture Notes in 
Computer Science, Volume 4462, pp. 27-38, 2007. 
[9] J. S. Coron and I. Kizhvatov, “An Efficient method for 
Random Delay generation in Embedded Software,” 
Lecture Notes in Computer Science, CHES, Volume 5747, 
pp. 156-170, 2009. 
[10] N. Mentens, B. Gierlichs, and I. Verbauwhede, “Power 
and Fault Analysis Resistance in Hardware through 
Dynamic Reconfiguration,” Proc. Tenth int’l Workshop 
Cryptographic Hardware and Embedded Systems (CHES 
‘08), vol. 5154, pp. 346-362, 2008. 
[11] X. Zhang and K. K. Parhi, “High-Speed VLSI 
Architectures for the AES Algorithm,” IEEE Transactions 
on VLSI Systems, vol. 12, Issue 9, pp. 957-967, Sept. 2004. 
[12] D. Markus and G. Jovan Dj., ”High-Speed True Random 
Number Generation with Logic Gates Only, ”CHES LNCS 
4727, pp. 45-62, 2007. 
[13] 莊 楊 程 、 林 寬 仁 , “Side Channel Attack and 
Countermeasure,” 2009 資訊安全技術創新應用研討會。 
一種新的平方運算的硬體設計，我們實現一個七位數迭代式十進制平方器，其與迭代式乘法
器比較，減少了 44%的面積-時間成積(area-time product)值。報告中。與會者提出兩個問題，
我們返回台灣後，都用以改善原本設計，此足見參加國際會議之重要性。 
三、與會心得感想及建議： 
      此次大會地點在西班牙馬德里。馬德里捷運相當發達與整潔。原先網路傳言馬德里治
安不佳，在重要觀光地點，確實看到警察駐點，但整體來說並未感受不安。此次大會期間第
三天恰好碰上大罷工，議程也臨時修改，算是個人第一次遇到。就整個大會質量來說，雖然
不是頂尖國際會議，但此會議在歐洲有優良傳統，過去大多以書籍方式出版大會論文。最近
幾屆改由 IEEE 發行，以錄取率來看仍具水準。個人在接受聽者提問後，回到台灣立即就聽者
意見加以改善，對於期刊投稿上很有幫助，也對我們在新的研究計畫提出上有所助益。深感
這是一次成功的國際會議之參與。 
 
 
98年度專題研究計畫研究成果彙整表 
計畫主持人：林寬仁 計畫編號：98-2221-E-030-018- 
計畫名稱：利用時間抖動以抵擋側漏資訊攻擊之設計架構 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 1 1 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 5 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
