event type;instruction count;instruction address;instruction text;machine cycle index;machine cycle type;half Tstate index;Tstate count;A;SZYHXPNC;B;C;D;E;H;L;PC;SP;IX;IY;IFF1;IFF2;IM;I;R;
ME;1;0;LD A,n;0;OCF;7;4;FF;11111111;0;0;0;0;0;0;1;FFFF;0;0;0;0;0;0;1;
ME;1;0;LD A,n;1;OD;5;7;0;11111111;0;0;0;0;0;0;2;FFFF;0;0;0;0;0;0;1;
ME;2;2;JR e;0;OCF;7;11;0;11111111;0;0;0;0;0;0;3;FFFF;0;0;0;0;0;0;2;
ME;2;2;JR e;1;OD;5;14;0;11111111;0;0;0;0;0;0;4;FFFF;0;0;0;0;0;0;2;
ME;2;2;JR e;2;CPU;9;19;0;11111111;0;0;0;0;0;0;64;FFFF;0;0;0;0;0;0;2;
ME;3;100;LD A,n;0;OCF;7;23;0;11111111;0;0;0;0;0;0;65;FFFF;0;0;0;0;0;0;3;
ME;3;100;LD A,n;1;OD;5;26;1;11111111;0;0;0;0;0;0;66;FFFF;0;0;0;0;0;0;3;
ME;4;102;JR e;0;OCF;7;30;1;11111111;0;0;0;0;0;0;67;FFFF;0;0;0;0;0;0;4;
ME;4;102;JR e;1;OD;5;33;1;11111111;0;0;0;0;0;0;68;FFFF;0;0;0;0;0;0;4;
ME;4;102;JR e;2;CPU;9;38;1;11111111;0;0;0;0;0;0;0;FFFF;0;0;0;0;0;0;4;
ME;5;0;LD A,n;0;OCF;7;42;1;11111111;0;0;0;0;0;0;1;FFFF;0;0;0;0;0;0;5;
ME;5;0;LD A,n;1;OD;5;45;0;11111111;0;0;0;0;0;0;2;FFFF;0;0;0;0;0;0;5;
ME;6;2;JR e;0;OCF;7;49;0;11111111;0;0;0;0;0;0;3;FFFF;0;0;0;0;0;0;6;
ME;6;2;JR e;1;OD;5;52;0;11111111;0;0;0;0;0;0;4;FFFF;0;0;0;0;0;0;6;
ME;6;2;JR e;2;CPU;9;57;0;11111111;0;0;0;0;0;0;64;FFFF;0;0;0;0;0;0;6;
ME;7;100;LD A,n;0;OCF;7;61;0;11111111;0;0;0;0;0;0;65;FFFF;0;0;0;0;0;0;7;
ME;7;100;LD A,n;1;OD;5;64;1;11111111;0;0;0;0;0;0;66;FFFF;0;0;0;0;0;0;7;
ME;8;102;JR e;0;OCF;7;68;1;11111111;0;0;0;0;0;0;67;FFFF;0;0;0;0;0;0;8;
ME;8;102;JR e;1;OD;5;71;1;11111111;0;0;0;0;0;0;68;FFFF;0;0;0;0;0;0;8;
ME;8;102;JR e;2;CPU;9;76;1;11111111;0;0;0;0;0;0;0;FFFF;0;0;0;0;0;0;8;
ME;9;0;LD A,n;0;OCF;7;80;1;11111111;0;0;0;0;0;0;1;FFFF;0;0;0;0;0;0;9;
ME;9;0;LD A,n;1;OD;5;83;0;11111111;0;0;0;0;0;0;2;FFFF;0;0;0;0;0;0;9;
