# PRESENT-cipher-encrypt-for-VHDL
PRESENT暗号の暗号化回路をFPGA用にVHDLで組みました  
鍵長は80bit

## 環境
* Windows 10  
* DE0 FPGA学習ボード（Cyclone III）  
* Quartus II 13.1

何かあったらconvergence7120[at]gmail.comまで
