<?xml version="1.0" encoding="UTF-8" ?><!-- Created from PDF via Acrobat SaveAsXML --><!-- Mapping Table version: 28-February-2003 --><TaggedPDF-doc><?xpacket begin='﻿' id='W5M0MpCehiHzreSzNTczkc9d'?><?xpacket begin="﻿" id="W5M0MpCehiHzreSzNTczkc9d"?>
<x:xmpmeta xmlns:x="adobe:ns:meta/" x:xmptk="Adobe XMP Core 5.2-c001 63.139439, 2010/09/27-13:37:26        ">
   <rdf:RDF xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#">
      <rdf:Description rdf:about=""
            xmlns:pdf="http://ns.adobe.com/pdf/1.3/">
         <pdf:Producer>Acrobat Distiller 7.0.5 (Windows)</pdf:Producer>
      </rdf:Description>
      <rdf:Description rdf:about=""
            xmlns:xmp="http://ns.adobe.com/xap/1.0/">
         <xmp:CreatorTool>FrameMaker 7.1</xmp:CreatorTool>
         <xmp:ModifyDate>2011-08-10T10:00:46Z</xmp:ModifyDate>
         <xmp:CreateDate>2006-03-10T14:45:32Z</xmp:CreateDate>
      </rdf:Description>
      <rdf:Description rdf:about=""
            xmlns:dc="http://purl.org/dc/elements/1.1/">
         <dc:format>xml</dc:format>
         <dc:title>
            <rdf:Alt>
               <rdf:li xml:lang="x-default">DW_fp_flt2i Datasheet</rdf:li>
            </rdf:Alt>
         </dc:title>
      </rdf:Description>
      <rdf:Description rdf:about=""
            xmlns:xmpMM="http://ns.adobe.com/xap/1.0/mm/">
         <xmpMM:DocumentID>uuid:744c8e70-297d-4668-8387-ab0504f83ee9</xmpMM:DocumentID>
         <xmpMM:InstanceID>uuid:3004da81-cf51-bf4a-a5b7-8d55ed7aed03</xmpMM:InstanceID>
      </rdf:Description>
   </rdf:RDF>
</x:xmpmeta>
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                                                                                                    
                           
<?xpacket end="w"?><?xpacket end='r'?><bookmark-tree><bookmark title="DW_fp_flt2i"><destination structID="LinkTarget_1019"/><bookmark title="Features and Benefits"><destination structID="LinkTarget_1005"/></bookmark><bookmark title="Description"><destination structID="LinkTarget_1020"/></bookmark><bookmark title="Related Topics"><destination structID="LinkTarget_994"/></bookmark><bookmark title="HDL Usage Through Component Instantiation - VHDL"><destination structID="LinkTarget_898"/></bookmark><bookmark title="HDL Usage Through Component Instantiation - Verilog"><destination structID="LinkTarget_857"/></bookmark></bookmark></bookmark-tree><Document xml:lang="en-US"><Article_A><TextSection><_H2DataSheet>DW_fp_flt2i</_H2DataSheet><_ComponentDesc>Floating-Point to Integer Converter</_ComponentDesc><_Body><Link>Version, STAR and Download Information: IP Directory</Link></_Body><_H3DataSheet>Features and Benefits<_Anchor><Figure><ImageData src="images/fpu_ip_synopsys_designware_converter_float2int_img_0.jpg"/>flt2izstatusrnda</Figure></_Anchor><_L1Bul>■The precision format is parameterizable for either IEEE single, double precision, or a user-defined custom format</_L1Bul><_L1Bul>■Accuracy conforms to IEEE 754 Floating-point standard</_L1Bul><_L1Bul>■DesignWare datapath generator is employed for better timing and area</_L1Bul></_H3DataSheet><_H3DataSheet>Description<_Body>DW_fp_flt2i is a floating-point to integer converter that takes a floating-point number, a, to produce an integer number, z. The output z is always a signed two's complement integer. The input rnd is a 3-bit rounding mode value (Datapath: Floating-point Overview, <Link></Link>Table 7). The output, status, is an 8-bit status flag<Note><_TableFootnote>1.Details of status flags, are found in <Link>Table 9</Link> of the Datapath – Floating-point Overview section.</_TableFootnote></Note>1.</_Body><_Anchor><Table><TableTitle><_TableTitle>Table 1-1Pin Description</_TableTitle></TableTitle><TableHead><TR><TH><_TableHeading>Pin Name</_TableHeading></TH><TH><_TableHeading>Width</_TableHeading></TH><TH><_TableHeading>Direction</_TableHeading></TH><TH><_TableHeading>Function</_TableHeading></TH></TR></TableHead><TableBody><TR><TD><_TableBody>a</_TableBody></TD><TD><_TableBody>sig_width + exp_width + 1 bits</_TableBody></TD><TD><_TableBody>Input</_TableBody></TD><TD><_TableBody>Floating-point number</_TableBody></TD></TR><TR><TD><_TableBody>rnd </_TableBody></TD><TD><_TableBody>3 bits</_TableBody></TD><TD><_TableBody>Input</_TableBody></TD><TD><_TableBody>Rounding mode</_TableBody></TD></TR><TR><TD><_TableBody>z</_TableBody></TD><TD><_TableBody>3 to 512 bits</_TableBody></TD><TD><_TableBody>Output</_TableBody></TD><TD><_TableBody>Two's complement integer number</_TableBody></TD></TR><TR><TD><_TableBody>status </_TableBody></TD><TD><_TableBody>8 bits</_TableBody></TD><TD><_TableBody>Output</_TableBody></TD><TD><_TableBody>Status flags</_TableBody></TD></TR></TableBody></Table>   <Table><TableTitle><_TableTitle>Table 1-2Parameter Description</_TableTitle></TableTitle><TableHead><TR><TH><_TableHeading>Parameter</_TableHeading></TH><TH><_TableHeading>Values</_TableHeading></TH><TH><_TableHeading>Description</_TableHeading></TH></TR></TableHead><TableBody><TR><TD><_TableBody>sig_width</_TableBody></TD><TD><_TableBody>2 to 253 bits</_TableBody></TD><TD><_TableBody>Word length of fraction field of floating-point number A</_TableBody></TD></TR><TR><TD><_TableBody>exp_width</_TableBody></TD><TD><_TableBody>3 to 31 bits </_TableBody></TD><TD><_TableBody>Word length of biased exponent of floating-point number A</_TableBody></TD></TR><TR><TD><_TableBody>isize</_TableBody></TD><TD><_TableBody>3 to 512 bits</_TableBody></TD><TD><_TableBody>Word length of converted integer number Z</_TableBody></TD></TR><TR><TD><_TableBody>ieee_compliance</_TableBody></TD><TD><_TableBody>0 or 1
Default: 0</_TableBody></TD><TD><_TableBody>When 1, it recognizes NaN, Inf and Denormal inputs. </_TableBody></TD></TR></TableBody></Table>   <Table><TableTitle><_TableTitle>Table 1-3Synthesis Implementations</_TableTitle></TableTitle><TableHead><TR><TH><_TableHeading>Implementation Name</_TableHeading></TH><TH><_TableHeading>Function</_TableHeading></TH><TH><_TableHeading>License Feature Required</_TableHeading></TH></TR></TableHead><TableBody><TR><TD><_TableBody>rtl</_TableBody></TD><TD><_TableBody>Fast Synthesis model</_TableBody></TD><TD><_TableBody>DesignWare</_TableBody></TD></TR></TableBody></Table>  </_Anchor><_Anchor>  <Table><TableTitle><_TableTitle>Table 1-4Simulation Models</_TableTitle></TableTitle><TableHead><TR><TH><_TableHeading>Model</_TableHeading></TH><TH><_TableHeading>Function</_TableHeading></TH></TR></TableHead><TableBody><TR><TD><_TableBody>DW02.DW_FP_FLT2I_CFG_SIM</_TableBody></TD><TD><_TableBody>Design unit name for VHDL simulation</_TableBody></TD></TR><TR><TD><_TableBody>dw/dw02/src/DW_fp_flt2i_sim.vhd</_TableBody></TD><TD><_TableBody>VHDL Simulation Model Source Code</_TableBody></TD></TR><TR><TD><_TableBody>dw/dw02/sim_ver/DW_fp_flt2i.v</_TableBody></TD><TD><_TableBody>Verilog Simulation Model Source Code</_TableBody></TD></TR></TableBody></Table>     .<Table><TableTitle><_TableTitle>Table 1-5Function Example 1 (sig_width=10, exp_width=5, isize=16, ieee_compliance=0)</_TableTitle></TableTitle><TableHead><TR><TH><_TableHeading>Description</_TableHeading></TH><TH><_TableHeading>a (FP format)</_TableHeading></TH><TH><_TableHeading>rnd</_TableHeading></TH><TH><_TableHeading>status</_TableHeading></TH><TH><_TableHeading>z (Integer Number)</_TableHeading></TH></TR></TableHead><TableBody><TR><TD><_TableBody>Zero</_TableBody></TD><TD><_TableBody>0000_0000_0000_0000</_TableBody></TD><TD><_TableBody>any</_TableBody></TD><TD><_TableBody>0000_0001</_TableBody></TD><TD><_TableBody>0000_0000_0000_0000</_TableBody></TD></TR><TR><TD><_TableBody>Denormal</_TableBody></TD><TD><_TableBody>0000_0000_0000_0001</_TableBody></TD><TD><_TableBody>any</_TableBody></TD><TD><_TableBody>0000_0001</_TableBody></TD><TD><_TableBody>0000_0000_0000_0000</_TableBody></TD></TR><TR><TD><_TableBody>Infinity</_TableBody></TD><TD><_TableBody>0111_1100_0000_0000</_TableBody></TD><TD><_TableBody>any</_TableBody></TD><TD><_TableBody>0110_0000</_TableBody></TD><TD><_TableBody>0111_1111_1111_1111</_TableBody></TD></TR><TR><TD><_TableBody>NaN</_TableBody></TD><TD><_TableBody>0111_1100_0000_0001</_TableBody></TD><TD><_TableBody>any</_TableBody></TD><TD><_TableBody>0110_0000</_TableBody></TD><TD><_TableBody>0111_1111_1111_1111</_TableBody></TD></TR><TR><TD><_TableBody>Normal Number</_TableBody></TD><TD><_TableBody>0110_0011_1111_1111</_TableBody></TD><TD><_TableBody>0</_TableBody></TD><TD><_TableBody>0010_0000</_TableBody></TD><TD><_TableBody>0000_0100_0000_0000</_TableBody></TD></TR><TR><TD><_TableBody>0110_0011_1111_1111</_TableBody></TD><TD><_TableBody>1</_TableBody></TD><TD><_TableBody>0010_0000</_TableBody></TD><TD><_TableBody>0000_0011_1111_1111</_TableBody></TD></TR><TR><TD><_TableBody>0110_0011_1111_1111</_TableBody></TD><TD><_TableBody>2</_TableBody></TD><TD><_TableBody>0010_0000</_TableBody></TD><TD><_TableBody>0000_0100_0000_0000</_TableBody></TD></TR><TR><TD><_TableBody>0110_0011_1111_1111</_TableBody></TD><TD><_TableBody>3</_TableBody></TD><TD><_TableBody>0010_0000</_TableBody></TD><TD><_TableBody>0000_0011_1111_1111</_TableBody></TD></TR><TR><TD><_TableBody>0110_0011_1111_1111</_TableBody></TD><TD><_TableBody>4</_TableBody></TD><TD><_TableBody>0010_0000</_TableBody></TD><TD><_TableBody>0000_0100_0000_0000</_TableBody></TD></TR><TR><TD><_TableBody>0110_0011_1111_1111</_TableBody></TD><TD><_TableBody>5</_TableBody></TD><TD><_TableBody>0010_0000</_TableBody></TD><TD><_TableBody>0000_0100_0000_0000</_TableBody></TD></TR><TR><TD><_TableBody>1110_0011_1111_1111</_TableBody></TD><TD><_TableBody>0</_TableBody></TD><TD><_TableBody>0010_0000</_TableBody></TD><TD><_TableBody>1111_1100_0000_0000</_TableBody></TD></TR></TableBody></Table></_Anchor><_Body>.<Table><TableTitle><_TableTitle>Table 1-6Function Example 2 (sig_width=10, exp_width=5, isize=16, ieee_compliance=1)a </_TableTitle></TableTitle><TableHead><TR><TH><_TableHeading>Description</_TableHeading></TH><TH><_TableHeading>a (FP Format)</_TableHeading></TH><TH><_TableHeading>rnd</_TableHeading></TH><TH><_TableHeading>status</_TableHeading></TH><TH><_TableHeading>z (Integer Number)</_TableHeading></TH></TR></TableHead><TableBody><TR><TD><_TableBody>Zero</_TableBody></TD><TD><_TableBody>0000_0000_0000_0000</_TableBody></TD><TD><_TableBody>any</_TableBody></TD><TD><_TableBody>0000_0001</_TableBody></TD><TD><_TableBody>0000_0000_0000_0000</_TableBody></TD></TR><TR><TD><_TableBody>Denormal</_TableBody></TD><TD><_TableBody>0000_0000_0000_0001</_TableBody></TD><TD><_TableBody>0, 1, 3, 4</_TableBody></TD><TD><_TableBody>0010_1001</_TableBody></TD><TD><_TableBody>0000_0000_0000_0000</_TableBody></TD></TR><TR><TD><_TableBody>0000_0000_0000_0001</_TableBody></TD><TD><_TableBody>2, 5</_TableBody></TD><TD><_TableBody>0010_0000</_TableBody></TD><TD><_TableBody>0000_0000_0000_0001</_TableBody></TD></TR><TR><TD><_TableBody>1000_0000_0000_0001</_TableBody></TD><TD><_TableBody>0, 1, 2, 4</_TableBody></TD><TD><_TableBody>0010_1001</_TableBody></TD><TD><_TableBody>0000_0000_0000_0000</_TableBody></TD></TR><TR><TD><_TableBody>1000_0000_0000_0001</_TableBody></TD><TD><_TableBody>3, 5</_TableBody></TD><TD><_TableBody>0010_0000</_TableBody></TD><TD><_TableBody>1111_1111_1111_1111</_TableBody></TD></TR><TR><TD><_TableBody>Infinity</_TableBody></TD><TD><_TableBody>0111_1100_0000_0000</_TableBody></TD><TD><_TableBody>any</_TableBody></TD><TD><_TableBody>0000_0010</_TableBody></TD><TD><_TableBody>0111_1111_1111_1111</_TableBody></TD></TR><TR><TD><_TableBody>NaN</_TableBody></TD><TD><_TableBody>0111_1100_0000_0001</_TableBody></TD><TD><_TableBody>any</_TableBody></TD><TD><_TableBody>0000_0010</_TableBody></TD><TD><_TableBody>0111_1111_1111_1111</_TableBody></TD></TR><TR><TD><_TableBody>Normal Number</_TableBody></TD><TD><_TableBody>0110_0011_1111_1111</_TableBody></TD><TD><_TableBody>0</_TableBody></TD><TD><_TableBody>0010_0000</_TableBody></TD><TD><_TableBody>0000_0100_0000_0000</_TableBody></TD></TR><TR><TD><_TableBody>0110_0011_1111_1111</_TableBody></TD><TD><_TableBody>1</_TableBody></TD><TD><_TableBody>0010_0000</_TableBody></TD><TD><_TableBody>0000_0011_1111_1111</_TableBody></TD></TR><TR><TD><_TableBody>0110_0011_1111_1111</_TableBody></TD><TD><_TableBody>2</_TableBody></TD><TD><_TableBody>0010_0000</_TableBody></TD><TD><_TableBody>0000_0100_0000_0000</_TableBody></TD></TR><TR><TD><_TableBody>0110_0011_1111_1111</_TableBody></TD><TD><_TableBody>3</_TableBody></TD><TD><_TableBody>0010_0000</_TableBody></TD><TD><_TableBody>0110_0011_1111_1111</_TableBody></TD></TR><TR><TD><_TableBody>0110_0011_1111_1111</_TableBody></TD><TD><_TableBody>4</_TableBody></TD><TD><_TableBody>0010_0000</_TableBody></TD><TD><_TableBody>0000_0100_0000_0000</_TableBody></TD></TR><TR><TD><_TableBody>0110_0011_1111_1111</_TableBody></TD><TD><_TableBody>5</_TableBody></TD><TD><_TableBody>0010_0000</_TableBody></TD><TD><_TableBody>0110_0011_1111_1111</_TableBody></TD></TR><TR><TD><_TableBody>1110_0011_1111_1111</_TableBody></TD><TD><_TableBody>0</_TableBody></TD><TD><_TableBody>0010_0000</_TableBody></TD><TD><_TableBody>1111_1100_0000_0000</_TableBody></TD></TR></TableBody></Table> </_Body></_H3DataSheet><_H3DataSheet>Related Topics<_L1Bul>■<Link>Datapath – Floating-Point Overview</Link> </_L1Bul><_L1Bul>■<Link>DesignWare Building Block IP Documentation Overview</Link> </_L1Bul></_H3DataSheet><_H3DataSheet>HDL Usage Through Component Instantiation - VHDL<_CodeWide>library IEEE,DWARE;</_CodeWide><_CodeWide>use IEEE.std_logic_1164.all;</_CodeWide><_CodeWide>use DWARE.DW_Foundation_comp.all;</_CodeWide><_CodeWide>-- If using numeric types from std_logic_arith package,</_CodeWide><_CodeWide>-- comment the preceding line and uncomment the following line:</_CodeWide><_CodeWide>-- use DWARE.DW_Foundation_comp_arith.all;</_CodeWide><_CodeWide/><_CodeWide>entity DW_fp_flt2i_inst is</_CodeWide><_CodeWide>      generic (</_CodeWide><_CodeWide>    inst_sig_width : POSITIVE := 23;</_CodeWide><_CodeWide>    inst_exp_width : POSITIVE := 8;</_CodeWide><_CodeWide>    inst_isize : INTEGER := 32;</_CodeWide><_CodeWide>    inst_ieee_compliance : INTEGER := 0</_CodeWide><_CodeWide>    );</_CodeWide><_CodeWide>      port (</_CodeWide><_CodeWide>    inst_a : in std_logic_vector(inst_sig_width+inst_exp_width downto 0);</_CodeWide><_CodeWide>    inst_rnd : in std_logic_vector(2 downto 0);</_CodeWide><_CodeWide>    z_inst : out std_logic_vector(inst_isize-1 downto 0);</_CodeWide><_CodeWide>    status_inst : out std_logic_vector(7 downto 0)</_CodeWide><_CodeWide>    );</_CodeWide><_CodeWide>    end DW_fp_flt2i_inst;</_CodeWide><_CodeWide/><_CodeWide/><_CodeWide>architecture inst of DW_fp_flt2i_inst is</_CodeWide><_CodeWide/><_CodeWide>begin</_CodeWide><_CodeWide/><_CodeWide>    -- Instance of DW_fp_flt2i</_CodeWide><_CodeWide>    U1 : DW_fp_flt2i</_CodeWide><_CodeWide>generic map (</_CodeWide><_CodeWide>sig_width =&gt; inst_sig_width,</_CodeWide><_CodeWide>exp_width =&gt; inst_exp_width,</_CodeWide><_CodeWide>isize =&gt; inst_isize,</_CodeWide><_CodeWide>ieee_compliance =&gt; inst_ieee_compliance</_CodeWide><_CodeWide>)</_CodeWide><_CodeWide>port map (</_CodeWide><_CodeWide>a =&gt; inst_a,</_CodeWide><_CodeWide>rnd =&gt; inst_rnd,</_CodeWide><_CodeWide>z =&gt; z_inst,</_CodeWide><_CodeWide>status =&gt; status_inst</_CodeWide><_CodeWide>);</_CodeWide><_CodeWide/><_CodeWide/><_CodeWide>end inst;</_CodeWide><_CodeWide/><_CodeWide>-- pragma translate_off</_CodeWide><_CodeWide>configuration DW_fp_flt2i_inst_cfg_inst of DW_fp_flt2i_inst is</_CodeWide><_CodeWide>  for inst</_CodeWide><_CodeWide>  end for;</_CodeWide><_CodeWide>end DW_fp_flt2i_inst_cfg_inst;</_CodeWide><_CodeWide>-- pragma translate_on</_CodeWide><_CodeWide/></_H3DataSheet><_H3DataSheet>HDL Usage Through Component Instantiation - Verilog<_CodeWide>module DW_fp_flt2i_inst( inst_a, inst_rnd, z_inst, status_inst );</_CodeWide><_CodeWide/><_CodeWide>parameter inst_sig_width = 23;</_CodeWide><_CodeWide>parameter inst_exp_width = 8;</_CodeWide><_CodeWide>parameter inst_isize = 32;</_CodeWide><_CodeWide>parameter inst_ieee_compliance = 0;</_CodeWide><_CodeWide/><_CodeWide/><_CodeWide>input [inst_sig_width+inst_exp_width : 0] inst_a;</_CodeWide><_CodeWide>input [2 : 0] inst_rnd;</_CodeWide><_CodeWide>output [inst_isize-1 : 0] z_inst;</_CodeWide><_CodeWide>output [7 : 0] status_inst;</_CodeWide><_CodeWide/><_CodeWide>    // Instance of DW_fp_flt2i</_CodeWide><_CodeWide>    DW_fp_flt2i #(inst_sig_width, inst_exp_width, inst_isize, inst_ieee_compliance) U1 (</_CodeWide><_CodeWide>.a(inst_a),</_CodeWide><_CodeWide>.rnd(inst_rnd),</_CodeWide><_CodeWide>.z(z_inst),</_CodeWide><_CodeWide>.status(status_inst) );</_CodeWide><_CodeWide/><_CodeWide>endmodule</_CodeWide><_CodeWide/><_CodeWide><_CodeWide/></_CodeWide></_H3DataSheet></TextSection></Article_A></Document></TaggedPDF-doc>