0.4
2016.2
P:/ENEL373/Lab_A01_group_20/project.srcs/sim_1/new/Testbench.vhd,1556677550,vhdl,,,,,,,,,,,
P:/ENEL373/Lab_A01_group_20/project.srcs/sources_1/imports/Downloads/clock_divider.vhd,1556676732,vhdl,,,,,,,,,,,
P:/ENEL373/Lab_A01_group_20/project.srcs/sources_1/new/ALU.vhd,1556672485,vhdl,,,,,,,,,,,
P:/ENEL373/Lab_A01_group_20/project.srcs/sources_1/new/FSM.vhd,1556676082,vhdl,,,,,,,,,,,
P:/ENEL373/Lab_A01_group_20/project.srcs/sources_1/new/btn_reg.vhd,1556672485,vhdl,,,,,,,,,,,
P:/ENEL373/Lab_A01_group_20/project.srcs/sources_1/new/debounce.vhd,1556672485,vhdl,,,,,,,,,,,
P:/ENEL373/Lab_A01_group_20/project.srcs/sources_1/new/display.vhd,1556676068,vhdl,,,,,,,,,,,
P:/ENEL373/Lab_A01_group_20/project.srcs/sources_1/new/main.vhd,1556672485,vhdl,,,,,,,,,,,
P:/ENEL373/Lab_A01_group_20/project.srcs/sources_1/new/reg_8.vhd,1556672485,vhdl,,,,,,,,,,,
P:/ENEL373/Lab_A01_group_20/project.srcs/sources_1/new/tri_8.vhd,1556672485,vhdl,,,,,,,,,,,
