clk 1 std_logic bool
rst 1 std_logic sc_logic
vec_rsc_adra 10 std_logic_vector sc_lv
vec_rsc_da 64 std_logic_vector sc_lv
vec_rsc_wea 1 std_logic sc_logic
vec_rsc_qa 64 std_logic_vector sc_lv
vec_rsc_adrb 10 std_logic_vector sc_lv
vec_rsc_db 64 std_logic_vector sc_lv
vec_rsc_web 1 std_logic sc_logic
vec_rsc_qb 64 std_logic_vector sc_lv
vec_rsc_triosy_lz 1 std_logic sc_logic
p_rsc_dat 64 std_logic_vector sc_lv
p_rsc_triosy_lz 1 std_logic sc_logic
g_rsc_dat 64 std_logic_vector sc_lv
g_rsc_triosy_lz 1 std_logic sc_logic
result_rsc_adra 10 std_logic_vector sc_lv
result_rsc_da 64 std_logic_vector sc_lv
result_rsc_wea 1 std_logic sc_logic
result_rsc_qa 64 std_logic_vector sc_lv
result_rsc_adrb 10 std_logic_vector sc_lv
result_rsc_db 64 std_logic_vector sc_lv
result_rsc_web 1 std_logic sc_logic
result_rsc_qb 64 std_logic_vector sc_lv
result_rsc_triosy_lz 1 std_logic sc_logic
twiddle_rsc_radr 10 std_logic_vector sc_lv
twiddle_rsc_q 64 std_logic_vector sc_lv
twiddle_rsc_triosy_lz 1 std_logic sc_logic
