## 목차
- [Review](#review)
  - [Vector \& Array](#vector--array)
    - [Vector](#vector)
    - [Array](#array)
  - [reg Vs wire](#reg-vs-wire)
  - [⭐⭐⭐ Delta Delay](#-delta-delay)
- [System Verilog](#system-verilog)
  - [1. DUT](#1-dut)
    - [DUT Input](#dut-input)
    - [DUT Output](#dut-output)
  - [2. System Verilog Verification Env](#2-system-verilog-verification-env)
    - [Program](#program)
    - [Interface](#interface)
    - [Class](#class)
    - [Task](#task)
    - [Function](#function)
    - [System verilog testbench](#system-verilog-testbench)
    - [Type: Logic](#type-logic)
  - [Interface](#interface-1)
    - [Clocking Block (In Interface)](#clocking-block-in-interface)
    - [Modport](#modport)
  - [Level sensitive \& Edge sensitive](#level-sensitive--edge-sensitive)
    - [Level sensitive](#level-sensitive)
    - [Edge sensitive](#edge-sensitive)
    - [⭐Repeat(자주 쓰임)](#repeat자주-쓰임)
  - [Compile option](#compile-option)
  - [Default Clocking \& Cycle Delay](#default-clocking--cycle-delay)
  - [VCS 명령어](#vcs-명령어)
    - [RUN](#run)
  - [Cosim](#cosim)
  - [3. System Verilog Basic](#3-system-verilog-basic)
    - [bit](#bit)
    - [byte](#byte)
    - [shortint](#shortint)
    - [int](#int)
    - [longint](#longint)
    - [real (== double)](#real--double)
    - [shortreal(== float)](#shortreal-float)
    - [realtime](#realtime)
    - [logic](#logic)
    - [integer](#integer)
    - [time](#time)
    - [string](#string)
  - [⭐Function \& Method](#function--method)
    - [Function](#function-1)
    - [Method](#method)

# Review
> System Verilog --> UVM
> > 대기업에서는 필수급임

## Vector & Array
### Vector
- reg [BIT_SIZE] name
- packed

### Array
- reg name [ARRAY_SIZE]
- unpacked

## reg Vs wire
- wire
  - Combinational Logic
- reg
  - Blocking
    - Combinational Logic
  - Non-Blocking
    - Sequential Logic

## ⭐⭐⭐ Delta Delay
- 입력과 동시에 출력이 나오지 않음
- 약간의 딜레이 후에 출력이 나옴
- 이를 **Delta Delay**라함

# System Verilog
> System Verilog 목적
> > 대부분 검증용(TestBech)

## 1. DUT
### DUT Input
- Test bench(Program)의 Output
- **Driver**
  - Generator에서 생성된 신호를 DUT에 전달
  - Non-blocking으로 처리
  - Hold time Check

### DUT Output
- Test bench(Program)의 Input
- Sample
- **Monitor**
  - DUT의 출력 신호를 관찰하여 수집함
  - Blocking으로 처리
  - Setup time check

## 2. System Verilog Verification Env
### Program
- program - endprogram
- Verilog에서 Module에 해당하는 내용들을 모두 포함 가능
- class도 포함가능

### Interface
- interface-endinterface
- Drive와 Monitor 신호들을 선언한 것
  - 1. Clocking
  - ![alt text](image-1.png)
    - Sync
    - Non block
  - 2. Modports
    - Async

![alt text](image.png)<br>
- Coverage
  - 이 비중이 100% 가까이 만족해야함
  - TestBench를 작성하는 사람이 기준을 잡음
  - 주관적인 기준이기 때문에, Coverage가 100이 나와도 필드에서 100% 버그가 안난다는 보장이 없음
    - 디자이너와 소통이 필요함

### Class
- automatic <-> static
- Verilog는 simv 컴파일 시 메모리에 저장됨
  - Verilog 모듈은 메모리에 박힘
  -  == Static
- Class는 automatic형식임
  - 메모리에 박혀있지 않음
  - 동적메모리 형태로 동작 가능
- Program 안에서는 initial, always 사용가능
  - Class는 사용불가
- ⭐Class는 Concurrent가 안됨
  - **fork-join**으로 해결

> Task와 Function은 Class에서도 사용가능<br>
>> Task, Function은 Verilog에서 합성이 가능한 경우 존재
### Task
- return value가 없음
- task안에서 line by line으로 동작
- 시간의 흐름이 있다

### Function
- return Value가 있음
- function안에서는 시간의 흐름이 없음
- Concurrent함

### System verilog testbench
- 확장자명이 .sv로 끝남
- 추가적으로 컴파일러가 필요함
- 옵션에 system verilog 옵션을 줘야함

### Type: Logic
- system verilog에서 wire와 reg를 통합함
  - 이게 **logic**임

## Interface
### Clocking Block (In Interface)
![alt text](image-2.png)<br>
- clk이 있으면 Synchronous signal

### Modport
![alt text](image-3.png)<br>
- Clocking안에 있는 Reset은 Sync reset
  - Non blocking
- Clocking과 같이 정의된 output reset_n은 Async
  - Blocking
![alt text](image-4.png)<br>
- rtr_io.reset_n: Async
  - blocking으로 처리
- rtr_io.cb.reset_n: Sync
  - Non blocking으로 처리

## Level sensitive & Edge sensitive
### Level sensitive
- 값을 Detection할 때 Level을 기준으로 Detect
- ![alt text](image-5.png)<br>
- iff: 어떤 조건 하에서 수행
- Always: Interrupt 방식
- NEVER: polling 방식
  - 자원 낭비
  - 이런 식으로 쓰지 마라
### Edge sensitive
- 값을 Detect할 때 Edge를 기준으로 Detect
- ![alt text](image-6.png)<br>
- 이 때는 Wait를 사용

### ⭐Repeat(자주 쓰임)
![alt text](image-7.png)<br>
- 클럭을 2번 지나가라
- 시간의 흐름이 존재
- **Verilog의 #시간과 동일**

> Type: bit
> > 0, 1의 2state를 가지는 variable

## Compile option
![alt text](image-8.png)<br>
- -sverilog옵션을 반드시 포함시켜야 컴파일이 됨

## Default Clocking & Cycle Delay
![alt text](image-9.png)<br>
![alt text](image-10.png)<br>
- ##+숫자: 숫자만큼의 clk을 지나감
  - 여러개의 클럭 존재시 어떤 클럭을 기준으로 할지 불분명

## VCS 명령어
### RUN
- -l: log file 생성
- -gui: 그래픽 환경에서 실행
- -ucli: 콘솔환경에서 실행
- -i: 해당 커맨드 실행

> Rewind
> > System Verilog TB: Program - Interface - DUT

## Cosim
1. Digital Block + Analog Block Simulation
2. Verilog + VHDL Simulation
--> 이런 경우에 3-step simulation을 진행함
> vlogan: analyze - Elaborate - Compile

## 3. System Verilog Basic
---
> 아래 타입은 2-state임
### bit
- 2-state
  - 0 or 1
- Default value == 0
- Default type: Unsigned
- ![alt text](image-11.png)<br>
- '1같이 진수를 표현 안하면 all 1이 들어감
- **음수값 줄 때 signed 안 넣으면 에러남**

### byte
- 8bit
- **signed**

### shortint
- 2byte
- **signed**

### int
- 4byte
- **signed**
⭐**integer는 4-state임**

### longint
- 8B
- **signed**

### real (== double)
- 8B

### shortreal(== float)
- 4B

### realtime
- 8B
- $realtime으로 사용
---
> 아래는 4-state임

### logic
- verilog의 reg와 wire를 통합함
- default는 unsigned임

### integer
- 32bit **4state** variable
- **signed**

### time
- 64bit **unsigned** variable

### string
- 누가봐도 testbench용
  - 문자를 회로로 합성할 수 없음
- s.putc: 문자열의 글자를 바꿈
- s.substr: 해당 구간의 문자열을 찍음
- %p: 속성 == 문자열나옴
```systemverilog
module enum_test (
	
);
	typedef enum  {IDLE=1, TEST, START} state_e;

	//state_e current, next = IDLE;
	state_e current=START, next = IDLE;

	initial begin
		//$display("current=%d, next=%s", current, next.name()); //0,IDLE
		$display("current=%d, next=%s", current, next); //3, 1
		$display("next=%p", next); //IDLE
	end
endmodule
```
[결과]<br>
![alt text](image-12.png)<br>


## ⭐Function & Method
### Function
- 독립적으로 사용가능

### Method
- 특정 Class에만 종속되어 사용가능
```systemverilog
// Function: 독립적으로 정의됨
function int add(int a, b);
    rbcd_adder U_BCD0 (
            .a  (a[3:0]),
            .b  (b[3:0]),
            .cin(cin),

            .cout(w_cout[0]),
            .sum (sum[3:0])
        );eturn a + b;
endfunction

// Method: 타입(string)에 소속됨
string s = "hi";
s.len();           // string의 built-in method
```