+incdir+${RGGEN_VERILOG_RTL_ROOT}
${RGGEN_VERILOG_RTL_ROOT}/rggen_mux.v
${RGGEN_VERILOG_RTL_ROOT}/rggen_bit_field.v
${RGGEN_VERILOG_RTL_ROOT}/rggen_bit_field_w01trg.v
${RGGEN_VERILOG_RTL_ROOT}/rggen_address_decoder.v
${RGGEN_VERILOG_RTL_ROOT}/rggen_register_common.v
${RGGEN_VERILOG_RTL_ROOT}/rggen_default_register.v
${RGGEN_VERILOG_RTL_ROOT}/rggen_external_register.v
${RGGEN_VERILOG_RTL_ROOT}/rggen_indirect_register.v
${RGGEN_VERILOG_RTL_ROOT}/rggen_adapter_common.v
${RGGEN_VERILOG_RTL_ROOT}/rggen_apb_adapter.v
${RGGEN_VERILOG_RTL_ROOT}/rggen_apb_bridge.v
${RGGEN_VERILOG_RTL_ROOT}/rggen_axi4lite_skid_buffer.v
${RGGEN_VERILOG_RTL_ROOT}/rggen_axi4lite_adapter.v
${RGGEN_VERILOG_RTL_ROOT}/rggen_axi4lite_bridge.v
${RGGEN_VERILOG_RTL_ROOT}/rggen_wishbone_adapter.v
${RGGEN_VERILOG_RTL_ROOT}/rggen_wishbone_bridge.v
