본 논문은 3차원 낸드 플래쉬 기억 소자에 적용을 위해 소노스(SONOS) 형태로 기억 저장 절연막을 채용하고채널로 폴리실리콘을 사용한 박막형 트랜지스터에 대해 연구하였다.

셀의 source/drain에는 불순물을 주입 하지 않았고, 셀양 끝단에는 선택 트랜지스터를 배치하였다.

셀의 채널과 선택 트랜지스터의 source/drain 불순물 농도 변화에 대한 평가를 진행하여 공정 최적화를 하였다.

선택 트랜지스터의 농도 증가 시 채널 전류의 상승 및 삭제특성이 개선됨을 확인 하였는데 이는 GIDL에 의한 홀 생성이 증가하였기 때문이다.

최적화된 공정 변수에 대해 삭제와 쓰기 후 문턱전압의 프로그램 윈도우는 대략 2.5V를 얻었다.

터널 산화막 공정 온도에 대한 평가 결과 온도 증가 시 swing 및 신뢰성 항목인 bake 결과가 개선됨을 확인하였다.

@highlight

본 연구는 3차원 낸드 플래쉬 기억 소자에 적용을 위해 소노스 형태로 기억 저장 절연막을 채용하고채널로 폴리실리콘을 사용한 박막형 트랜지스터에 대한 연구를 하였다.

@highlight

셀의 source/drain에는 불순물을 주입 하지 않았다.

