TimeQuest Timing Analyzer report for processador
Fri Nov 30 22:36:31 2018
Quartus II 32-bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; processador                                        ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 457.25 MHz ; 420.17 MHz      ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.187 ; -48.502       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -76.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.187 ; ctrl:controller|select_OP[1]   ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.222      ;
; -1.183 ; ctrl:controller|OPCODE[1]      ; ctrl:controller|select_RF[0]   ; clk          ; clk         ; 1.000        ; 0.003      ; 2.222      ;
; -1.168 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada_acc[0]     ; clk          ; clk         ; 1.000        ; -0.002     ; 2.202      ;
; -1.168 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada_acc[1]     ; clk          ; clk         ; 1.000        ; -0.002     ; 2.202      ;
; -1.168 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada_acc[2]     ; clk          ; clk         ; 1.000        ; -0.002     ; 2.202      ;
; -1.168 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada_acc[3]     ; clk          ; clk         ; 1.000        ; -0.002     ; 2.202      ;
; -1.163 ; dp:datapath|entrada1_alu[2]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.199      ;
; -1.087 ; dp:datapath|alu:alu1|output[1] ; HEX5[2]~reg0                   ; clk          ; clk         ; 1.000        ; -0.010     ; 2.113      ;
; -1.086 ; dp:datapath|alu:alu1|output[1] ; HEX5[3]~reg0                   ; clk          ; clk         ; 1.000        ; -0.010     ; 2.112      ;
; -1.076 ; dp:datapath|entrada1_alu[0]    ; dp:datapath|alu:alu1|output[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.112      ;
; -1.049 ; ctrl:controller|select_OP[1]   ; dp:datapath|alu:alu1|output[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.084      ;
; -1.030 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|out1[0]     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.066      ;
; -1.030 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|out1[1]     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.066      ;
; -1.030 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|out1[2]     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.066      ;
; -1.030 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|out1[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.066      ;
; -1.021 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada_rf[0]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.056      ;
; -1.021 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada_rf[1]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.056      ;
; -1.021 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada_rf[2]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.056      ;
; -1.021 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada_rf[3]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.056      ;
; -1.018 ; ctrl:controller|OPCODE[1]      ; ctrl:controller|enable_RF      ; clk          ; clk         ; 1.000        ; 0.003      ; 2.057      ;
; -1.010 ; ctrl:controller|select_OP[0]   ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.045      ;
; -1.007 ; ctrl:controller|state.s3       ; ctrl:controller|enable_RF      ; clk          ; clk         ; 1.000        ; 0.002      ; 2.045      ;
; -1.007 ; ctrl:controller|state.s3       ; ctrl:controller|select_OP[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 2.045      ;
; -1.007 ; ctrl:controller|state.s3       ; ctrl:controller|select_OP[1]   ; clk          ; clk         ; 1.000        ; 0.002      ; 2.045      ;
; -0.988 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|out0[0]     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.024      ;
; -0.988 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|out0[1]     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.024      ;
; -0.988 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|out0[2]     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.024      ;
; -0.988 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|out0[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.024      ;
; -0.984 ; dp:datapath|entrada2_alu[0]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.020      ;
; -0.971 ; dp:datapath|entrada1_alu[1]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.007      ;
; -0.955 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada_acc[0]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.989      ;
; -0.955 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada_acc[1]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.989      ;
; -0.955 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada_acc[2]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.989      ;
; -0.955 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada_acc[3]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.989      ;
; -0.954 ; dp:datapath|entrada1_alu[0]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.990      ;
; -0.946 ; ctrl:controller|select_OP[1]   ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.981      ;
; -0.940 ; dp:datapath|alu:alu1|output[3] ; HEX5[2]~reg0                   ; clk          ; clk         ; 1.000        ; -0.010     ; 1.966      ;
; -0.939 ; dp:datapath|alu:alu1|output[3] ; HEX5[3]~reg0                   ; clk          ; clk         ; 1.000        ; -0.010     ; 1.965      ;
; -0.922 ; dp:datapath|alu:alu1|output[1] ; HEX5[1]~reg0                   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.951      ;
; -0.914 ; dp:datapath|entrada2_alu[0]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.950      ;
; -0.914 ; dp:datapath|entrada2_alu[1]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.950      ;
; -0.909 ; ctrl:controller|OPCODE[0]      ; ctrl:controller|select_RF[0]   ; clk          ; clk         ; 1.000        ; 0.003      ; 1.948      ;
; -0.904 ; ctrl:controller|select_OP[1]   ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.939      ;
; -0.886 ; dp:datapath|entrada1_alu[1]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.922      ;
; -0.884 ; dp:datapath|entrada1_alu[0]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.920      ;
; -0.871 ; ctrl:controller|OPCODE[0]      ; ctrl:controller|imm[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.907      ;
; -0.871 ; ctrl:controller|OPCODE[0]      ; ctrl:controller|imm[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.907      ;
; -0.869 ; ctrl:controller|state.s0       ; ctrl:controller|imm[0]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.906      ;
; -0.869 ; ctrl:controller|state.s0       ; ctrl:controller|imm[1]         ; clk          ; clk         ; 1.000        ; 0.001      ; 1.906      ;
; -0.853 ; dp:datapath|entrada2_alu[2]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.889      ;
; -0.844 ; dp:datapath|entrada2_alu[1]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.880      ;
; -0.843 ; dp:datapath|entrada2_alu[0]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.879      ;
; -0.836 ; dp:datapath|entrada2_alu[2]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.872      ;
; -0.833 ; dp:datapath|entrada1_alu[2]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.869      ;
; -0.828 ; ctrl:controller|OPCODE[1]      ; ctrl:controller|imm[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.864      ;
; -0.828 ; ctrl:controller|OPCODE[1]      ; ctrl:controller|imm[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.864      ;
; -0.826 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada1_alu[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.861      ;
; -0.823 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada1_alu[0]    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.858      ;
; -0.823 ; ctrl:controller|select_OP[0]   ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.858      ;
; -0.819 ; dp:datapath|alu:alu1|output[2] ; HEX5[2]~reg0                   ; clk          ; clk         ; 1.000        ; -0.010     ; 1.845      ;
; -0.818 ; dp:datapath|alu:alu1|output[2] ; HEX5[3]~reg0                   ; clk          ; clk         ; 1.000        ; -0.010     ; 1.844      ;
; -0.816 ; dp:datapath|entrada1_alu[1]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.852      ;
; -0.814 ; ctrl:controller|PC[0]          ; ctrl:controller|PC[1]          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.850      ;
; -0.813 ; ctrl:controller|select_OP[0]   ; dp:datapath|alu:alu1|output[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.848      ;
; -0.813 ; dp:datapath|entrada1_alu[0]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.849      ;
; -0.808 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada_rf[0]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.843      ;
; -0.808 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada_rf[1]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.843      ;
; -0.808 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada_rf[2]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.843      ;
; -0.808 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada_rf[3]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.843      ;
; -0.798 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada1_alu[1]    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.833      ;
; -0.795 ; ctrl:controller|state.s3       ; ctrl:controller|PC[0]          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.831      ;
; -0.795 ; ctrl:controller|state.s3       ; ctrl:controller|PC[1]          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.831      ;
; -0.778 ; ctrl:controller|state.s3       ; ctrl:controller|imm[0]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.813      ;
; -0.778 ; ctrl:controller|state.s3       ; ctrl:controller|imm[1]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.813      ;
; -0.775 ; dp:datapath|alu:alu1|output[3] ; HEX5[1]~reg0                   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.804      ;
; -0.762 ; dp:datapath|entrada2_alu[0]    ; dp:datapath|alu:alu1|output[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.798      ;
; -0.749 ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|out1[0]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.785      ;
; -0.749 ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|out1[1]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.785      ;
; -0.749 ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|out1[2]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.785      ;
; -0.749 ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|out1[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.785      ;
; -0.747 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada2_alu[1]    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.782      ;
; -0.746 ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|out0[0]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.782      ;
; -0.746 ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|out0[1]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.782      ;
; -0.746 ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|out0[2]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.782      ;
; -0.746 ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|out0[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.782      ;
; -0.745 ; ctrl:controller|state.s1       ; ctrl:controller|OPCODE[1]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.780      ;
; -0.745 ; ctrl:controller|state.s1       ; ctrl:controller|OPCODE[0]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.780      ;
; -0.745 ; ctrl:controller|state.s1       ; ctrl:controller|ADDRESS[0]     ; clk          ; clk         ; 1.000        ; -0.001     ; 1.780      ;
; -0.745 ; ctrl:controller|state.s1       ; ctrl:controller|ADDRESS[1]     ; clk          ; clk         ; 1.000        ; -0.001     ; 1.780      ;
; -0.744 ; ctrl:controller|OPCODE[0]      ; ctrl:controller|enable_RF      ; clk          ; clk         ; 1.000        ; 0.003      ; 1.783      ;
; -0.722 ; dp:datapath|entrada1_alu[3]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.757      ;
; -0.710 ; ctrl:controller|select_OP[0]   ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.745      ;
; -0.654 ; dp:datapath|alu:alu1|output[2] ; HEX5[1]~reg0                   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.683      ;
; -0.646 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada2_alu[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.681      ;
; -0.646 ; dp:datapath|entrada2_alu[3]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.681      ;
; -0.609 ; dp:datapath|acc:acc1|output[1] ; dp:datapath|entrada2_alu[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.645      ;
; -0.603 ; ctrl:controller|state.s3       ; ctrl:controller|select_RF[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 1.641      ;
; -0.566 ; dp:datapath|alu:alu1|output[2] ; HEX4[3]~reg0                   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.595      ;
; -0.562 ; dp:datapath|alu:alu1|output[2] ; HEX4[2]~reg0                   ; clk          ; clk         ; 1.000        ; -0.007     ; 1.591      ;
; -0.561 ; ctrl:controller|state.s1       ; ctrl:controller|PC[0]          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.597      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; ctrl:controller|state.s0       ; ctrl:controller|state.s0       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ctrl:controller|select_RF[0]   ; ctrl:controller|select_RF[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; dp:datapath|entrada_acc[2]     ; dp:datapath|acc:acc1|output[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.518 ; dp:datapath|acc:acc1|output[3] ; dp:datapath|entrada2_alu[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.554 ; ctrl:controller|select_OP[0]   ; HEX0[2]~reg0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.654 ; ctrl:controller|ADDRESS[1]     ; ctrl:controller|imm[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.920      ;
; 0.662 ; dp:datapath|acc:acc1|output[2] ; dp:datapath|entrada2_alu[2]    ; clk          ; clk         ; 0.000        ; 0.001      ; 0.929      ;
; 0.663 ; ctrl:controller|ADDRESS[0]     ; ctrl:controller|imm[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.665 ; ctrl:controller|state.s2       ; ctrl:controller|PC[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.931      ;
; 0.672 ; dp:datapath|alu:alu1|output[0] ; dp:datapath|entrada_rf[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.938      ;
; 0.675 ; ctrl:controller|state.s2       ; ctrl:controller|state.s3       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.941      ;
; 0.675 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada1_alu[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.941      ;
; 0.698 ; dp:datapath|rf:rf1|out1[0]     ; dp:datapath|rf:rf1|output[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.964      ;
; 0.699 ; dp:datapath|rf:rf1|out0[2]     ; dp:datapath|rf:rf1|output[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.965      ;
; 0.704 ; dp:datapath|rf:rf1|out1[3]     ; dp:datapath|rf:rf1|output[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.970      ;
; 0.706 ; dp:datapath|rf:rf1|out1[1]     ; dp:datapath|rf:rf1|output[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.972      ;
; 0.707 ; ctrl:controller|PC[1]          ; ctrl:controller|OPCODE[1]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.972      ;
; 0.710 ; ctrl:controller|PC[1]          ; ctrl:controller|ADDRESS[0]     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.975      ;
; 0.710 ; ctrl:controller|PC[1]          ; ctrl:controller|ADDRESS[1]     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.975      ;
; 0.731 ; dp:datapath|alu:alu1|output[0] ; dp:datapath|entrada_acc[0]     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.996      ;
; 0.732 ; dp:datapath|alu:alu1|output[0] ; HEX4[1]~reg0                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.997      ;
; 0.745 ; ctrl:controller|PC[0]          ; ctrl:controller|OPCODE[0]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.010      ;
; 0.745 ; ctrl:controller|imm[0]         ; dp:datapath|entrada1_alu[0]    ; clk          ; clk         ; 0.000        ; 0.002      ; 1.013      ;
; 0.749 ; ctrl:controller|state.s3       ; ctrl:controller|imm[1]         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.014      ;
; 0.752 ; ctrl:controller|state.s3       ; ctrl:controller|imm[0]         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.017      ;
; 0.757 ; ctrl:controller|imm[0]         ; dp:datapath|entrada1_alu[2]    ; clk          ; clk         ; 0.000        ; 0.002      ; 1.025      ;
; 0.781 ; ctrl:controller|select_OP[1]   ; HEX1[2]~reg0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.782 ; ctrl:controller|select_OP[1]   ; HEX1[3]~reg0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.784 ; ctrl:controller|select_OP[1]   ; HEX1[1]~reg0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.786 ; ctrl:controller|select_OP[1]   ; HEX1[6]~reg0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.804 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada2_alu[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.804 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada1_alu[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.843 ; ctrl:controller|state.s1       ; ctrl:controller|state.s2       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.109      ;
; 0.846 ; ctrl:controller|state.s2       ; ctrl:controller|PC[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.849 ; dp:datapath|entrada_acc[0]     ; dp:datapath|acc:acc1|output[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.116      ;
; 0.860 ; dp:datapath|alu:alu1|output[1] ; dp:datapath|entrada_rf[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.126      ;
; 0.862 ; dp:datapath|entrada_acc[1]     ; dp:datapath|acc:acc1|output[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.129      ;
; 0.869 ; dp:datapath|alu:alu1|output[2] ; HEX4[1]~reg0                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.134      ;
; 0.875 ; dp:datapath|alu:alu1|output[2] ; dp:datapath|entrada_acc[2]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.140      ;
; 0.877 ; dp:datapath|alu:alu1|output[1] ; dp:datapath|entrada_acc[1]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.142      ;
; 0.877 ; dp:datapath|alu:alu1|output[3] ; dp:datapath|entrada_rf[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.143      ;
; 0.889 ; ctrl:controller|select_OP[0]   ; HEX0[3]~reg0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.155      ;
; 0.889 ; ctrl:controller|select_OP[0]   ; HEX0[6]~reg0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.155      ;
; 0.890 ; ctrl:controller|select_OP[0]   ; HEX0[1]~reg0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.156      ;
; 0.921 ; dp:datapath|entrada_acc[3]     ; dp:datapath|acc:acc1|output[3] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.189      ;
; 0.925 ; dp:datapath|acc:acc1|output[0] ; dp:datapath|entrada2_alu[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.191      ;
; 0.928 ; dp:datapath|entrada_rf[2]      ; dp:datapath|rf:rf1|out0[2]     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.195      ;
; 0.929 ; dp:datapath|entrada_rf[1]      ; dp:datapath|rf:rf1|out1[1]     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.196      ;
; 0.929 ; dp:datapath|entrada_rf[1]      ; dp:datapath|rf:rf1|out0[1]     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.196      ;
; 0.929 ; dp:datapath|entrada_rf[2]      ; dp:datapath|rf:rf1|out1[2]     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.196      ;
; 0.931 ; ctrl:controller|state.s0       ; ctrl:controller|state.s1       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.199      ;
; 0.936 ; ctrl:controller|PC[1]          ; ctrl:controller|PC[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.202      ;
; 0.936 ; dp:datapath|rf:rf1|output[3]   ; dp:datapath|entrada1_alu[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.202      ;
; 0.940 ; dp:datapath|entrada_rf[3]      ; dp:datapath|rf:rf1|out1[3]     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.207      ;
; 0.940 ; dp:datapath|entrada_rf[3]      ; dp:datapath|rf:rf1|out0[3]     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.207      ;
; 0.949 ; dp:datapath|rf:rf1|output[1]   ; dp:datapath|entrada1_alu[1]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.214      ;
; 0.961 ; dp:datapath|alu:alu1|output[3] ; dp:datapath|entrada_acc[3]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.226      ;
; 0.966 ; ctrl:controller|OPCODE[0]      ; ctrl:controller|select_OP[0]   ; clk          ; clk         ; 0.000        ; 0.003      ; 1.235      ;
; 0.970 ; dp:datapath|rf:rf1|out0[0]     ; dp:datapath|rf:rf1|output[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.236      ;
; 0.978 ; dp:datapath|rf:rf1|out0[1]     ; dp:datapath|rf:rf1|output[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.244      ;
; 0.979 ; dp:datapath|alu:alu1|output[0] ; HEX4[3]~reg0                   ; clk          ; clk         ; 0.000        ; -0.007     ; 1.238      ;
; 0.983 ; dp:datapath|alu:alu1|output[0] ; HEX4[5]~reg0                   ; clk          ; clk         ; 0.000        ; -0.007     ; 1.242      ;
; 0.984 ; dp:datapath|alu:alu1|output[0] ; HEX4[4]~reg0                   ; clk          ; clk         ; 0.000        ; -0.007     ; 1.243      ;
; 0.988 ; dp:datapath|rf:rf1|out0[3]     ; dp:datapath|rf:rf1|output[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 1.007 ; dp:datapath|rf:rf1|out1[2]     ; dp:datapath|rf:rf1|output[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.273      ;
; 1.008 ; dp:datapath|alu:alu1|output[1] ; HEX4[1]~reg0                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.273      ;
; 1.018 ; ctrl:controller|imm[0]         ; dp:datapath|alu:alu1|output[0] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.286      ;
; 1.025 ; dp:datapath|alu:alu1|output[2] ; output[2]~reg0                 ; clk          ; clk         ; 0.000        ; -0.007     ; 1.284      ;
; 1.026 ; ctrl:controller|PC[0]          ; ctrl:controller|ADDRESS[1]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.291      ;
; 1.027 ; ctrl:controller|imm[0]         ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.295      ;
; 1.027 ; dp:datapath|alu:alu1|output[2] ; HEX4[6]~reg0                   ; clk          ; clk         ; 0.000        ; -0.007     ; 1.286      ;
; 1.028 ; dp:datapath|alu:alu1|output[2] ; HEX5[6]~reg0                   ; clk          ; clk         ; 0.000        ; -0.007     ; 1.287      ;
; 1.047 ; ctrl:controller|PC[0]          ; ctrl:controller|OPCODE[1]      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.312      ;
; 1.049 ; ctrl:controller|PC[0]          ; ctrl:controller|ADDRESS[0]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.314      ;
; 1.062 ; dp:datapath|rf:rf1|output[2]   ; dp:datapath|entrada1_alu[2]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.327      ;
; 1.074 ; dp:datapath|entrada_rf[0]      ; dp:datapath|rf:rf1|out0[0]     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.341      ;
; 1.075 ; dp:datapath|entrada_rf[0]      ; dp:datapath|rf:rf1|out1[0]     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.342      ;
; 1.092 ; dp:datapath|alu:alu1|output[2] ; dp:datapath|entrada_rf[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.358      ;
; 1.092 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|output[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.358      ;
; 1.092 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|output[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.358      ;
; 1.094 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|output[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.360      ;
; 1.100 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|output[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.366      ;
; 1.102 ; ctrl:controller|OPCODE[1]      ; ctrl:controller|select_OP[1]   ; clk          ; clk         ; 0.000        ; 0.003      ; 1.371      ;
; 1.102 ; dp:datapath|entrada2_alu[1]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.368      ;
; 1.103 ; ctrl:controller|imm[1]         ; dp:datapath|entrada1_alu[1]    ; clk          ; clk         ; 0.000        ; 0.002      ; 1.371      ;
; 1.104 ; ctrl:controller|select_OP[1]   ; dp:datapath|alu:alu1|output[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.369      ;
; 1.110 ; dp:datapath|entrada1_alu[3]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.375      ;
; 1.110 ; ctrl:controller|select_OP[1]   ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.375      ;
; 1.114 ; dp:datapath|alu:alu1|output[0] ; HEX4[6]~reg0                   ; clk          ; clk         ; 0.000        ; -0.007     ; 1.373      ;
; 1.115 ; dp:datapath|alu:alu1|output[0] ; HEX4[2]~reg0                   ; clk          ; clk         ; 0.000        ; -0.007     ; 1.374      ;
; 1.118 ; dp:datapath|alu:alu1|output[0] ; HEX4[0]~reg0                   ; clk          ; clk         ; 0.000        ; -0.007     ; 1.377      ;
; 1.122 ; dp:datapath|alu:alu1|output[0] ; output[0]~reg0                 ; clk          ; clk         ; 0.000        ; -0.007     ; 1.381      ;
; 1.130 ; dp:datapath|rf:rf1|output[0]   ; dp:datapath|entrada1_alu[0]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.395      ;
; 1.149 ; dp:datapath|alu:alu1|output[3] ; HEX5[6]~reg0                   ; clk          ; clk         ; 0.000        ; -0.007     ; 1.408      ;
; 1.154 ; dp:datapath|alu:alu1|output[3] ; HEX4[3]~reg0                   ; clk          ; clk         ; 0.000        ; -0.007     ; 1.413      ;
; 1.154 ; dp:datapath|alu:alu1|output[3] ; HEX4[5]~reg0                   ; clk          ; clk         ; 0.000        ; -0.007     ; 1.413      ;
; 1.156 ; dp:datapath|alu:alu1|output[3] ; HEX4[4]~reg0                   ; clk          ; clk         ; 0.000        ; -0.007     ; 1.415      ;
; 1.158 ; dp:datapath|alu:alu1|output[1] ; output[1]~reg0                 ; clk          ; clk         ; 0.000        ; -0.007     ; 1.417      ;
; 1.161 ; dp:datapath|alu:alu1|output[3] ; output[3]~reg0                 ; clk          ; clk         ; 0.000        ; -0.007     ; 1.420      ;
; 1.199 ; dp:datapath|entrada1_alu[1]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.465      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX0[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX0[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX0[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX0[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX0[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX0[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX0[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX0[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX1[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX1[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX1[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX1[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX1[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX1[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX1[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX1[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX4[0]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX4[0]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX4[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX4[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX4[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX4[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX4[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX4[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX4[4]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX4[4]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX4[5]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX4[5]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX4[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX4[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX5[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX5[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX5[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX5[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX5[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX5[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX5[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX5[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|enable_RF      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|enable_RF      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|select_OP[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|select_OP[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|select_OP[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|select_OP[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|select_RF[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|select_RF[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acc1|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acc1|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acc1|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acc1|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acc1|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acc1|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acc1|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acc1|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|alu:alu1|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|alu:alu1|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|alu:alu1|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|alu:alu1|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|alu:alu1|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|alu:alu1|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|alu:alu1|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|alu:alu1|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|entrada1_alu[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|entrada1_alu[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|entrada1_alu[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|entrada1_alu[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|entrada1_alu[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|entrada1_alu[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|entrada1_alu[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|entrada1_alu[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|entrada2_alu[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|entrada2_alu[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|entrada2_alu[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|entrada2_alu[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|entrada2_alu[2]    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 2.266  ; 2.266  ; Rise       ; clk             ;
; start     ; clk        ; -0.006 ; -0.006 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.943 ; -0.943 ; Rise       ; clk             ;
; start     ; clk        ; 0.381  ; 0.381  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX0[*]    ; clk        ; 6.876 ; 6.876 ; Rise       ; clk             ;
;  HEX0[1]   ; clk        ; 6.335 ; 6.335 ; Rise       ; clk             ;
;  HEX0[2]   ; clk        ; 6.358 ; 6.358 ; Rise       ; clk             ;
;  HEX0[3]   ; clk        ; 6.361 ; 6.361 ; Rise       ; clk             ;
;  HEX0[6]   ; clk        ; 6.876 ; 6.876 ; Rise       ; clk             ;
; HEX1[*]    ; clk        ; 6.556 ; 6.556 ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 6.348 ; 6.348 ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 6.546 ; 6.546 ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 6.556 ; 6.556 ; Rise       ; clk             ;
;  HEX1[6]   ; clk        ; 6.338 ; 6.338 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 6.821 ; 6.821 ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 6.543 ; 6.543 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 6.332 ; 6.332 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 6.571 ; 6.571 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 6.821 ; 6.821 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 6.338 ; 6.338 ; Rise       ; clk             ;
;  HEX4[5]   ; clk        ; 6.350 ; 6.350 ; Rise       ; clk             ;
;  HEX4[6]   ; clk        ; 6.349 ; 6.349 ; Rise       ; clk             ;
; HEX5[*]    ; clk        ; 6.821 ; 6.821 ; Rise       ; clk             ;
;  HEX5[1]   ; clk        ; 6.795 ; 6.795 ; Rise       ; clk             ;
;  HEX5[2]   ; clk        ; 6.325 ; 6.325 ; Rise       ; clk             ;
;  HEX5[3]   ; clk        ; 6.326 ; 6.326 ; Rise       ; clk             ;
;  HEX5[6]   ; clk        ; 6.821 ; 6.821 ; Rise       ; clk             ;
; output[*]  ; clk        ; 6.565 ; 6.565 ; Rise       ; clk             ;
;  output[0] ; clk        ; 6.353 ; 6.353 ; Rise       ; clk             ;
;  output[1] ; clk        ; 6.374 ; 6.374 ; Rise       ; clk             ;
;  output[2] ; clk        ; 6.361 ; 6.361 ; Rise       ; clk             ;
;  output[3] ; clk        ; 6.565 ; 6.565 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX0[*]    ; clk        ; 6.335 ; 6.335 ; Rise       ; clk             ;
;  HEX0[1]   ; clk        ; 6.335 ; 6.335 ; Rise       ; clk             ;
;  HEX0[2]   ; clk        ; 6.358 ; 6.358 ; Rise       ; clk             ;
;  HEX0[3]   ; clk        ; 6.361 ; 6.361 ; Rise       ; clk             ;
;  HEX0[6]   ; clk        ; 6.876 ; 6.876 ; Rise       ; clk             ;
; HEX1[*]    ; clk        ; 6.338 ; 6.338 ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 6.348 ; 6.348 ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 6.546 ; 6.546 ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 6.556 ; 6.556 ; Rise       ; clk             ;
;  HEX1[6]   ; clk        ; 6.338 ; 6.338 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 6.332 ; 6.332 ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 6.543 ; 6.543 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 6.332 ; 6.332 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 6.571 ; 6.571 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 6.821 ; 6.821 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 6.338 ; 6.338 ; Rise       ; clk             ;
;  HEX4[5]   ; clk        ; 6.350 ; 6.350 ; Rise       ; clk             ;
;  HEX4[6]   ; clk        ; 6.349 ; 6.349 ; Rise       ; clk             ;
; HEX5[*]    ; clk        ; 6.325 ; 6.325 ; Rise       ; clk             ;
;  HEX5[1]   ; clk        ; 6.795 ; 6.795 ; Rise       ; clk             ;
;  HEX5[2]   ; clk        ; 6.325 ; 6.325 ; Rise       ; clk             ;
;  HEX5[3]   ; clk        ; 6.326 ; 6.326 ; Rise       ; clk             ;
;  HEX5[6]   ; clk        ; 6.821 ; 6.821 ; Rise       ; clk             ;
; output[*]  ; clk        ; 6.353 ; 6.353 ; Rise       ; clk             ;
;  output[0] ; clk        ; 6.353 ; 6.353 ; Rise       ; clk             ;
;  output[1] ; clk        ; 6.374 ; 6.374 ; Rise       ; clk             ;
;  output[2] ; clk        ; 6.361 ; 6.361 ; Rise       ; clk             ;
;  output[3] ; clk        ; 6.565 ; 6.565 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.091 ; -0.536        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -76.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.091 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada_acc[0]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.121      ;
; -0.091 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada_acc[1]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.121      ;
; -0.091 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada_acc[2]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.121      ;
; -0.091 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada_acc[3]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.121      ;
; -0.019 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada_rf[0]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada_rf[1]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada_rf[2]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada_rf[3]      ; clk          ; clk         ; 1.000        ; -0.001     ; 1.050      ;
; -0.013 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|out1[0]     ; clk          ; clk         ; 1.000        ; 0.001      ; 1.046      ;
; -0.013 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|out1[1]     ; clk          ; clk         ; 1.000        ; 0.001      ; 1.046      ;
; -0.013 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|out1[2]     ; clk          ; clk         ; 1.000        ; 0.001      ; 1.046      ;
; -0.013 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|out1[3]     ; clk          ; clk         ; 1.000        ; 0.001      ; 1.046      ;
; -0.011 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|out0[0]     ; clk          ; clk         ; 1.000        ; 0.001      ; 1.044      ;
; -0.011 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|out0[1]     ; clk          ; clk         ; 1.000        ; 0.001      ; 1.044      ;
; -0.011 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|out0[2]     ; clk          ; clk         ; 1.000        ; 0.001      ; 1.044      ;
; -0.011 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|out0[3]     ; clk          ; clk         ; 1.000        ; 0.001      ; 1.044      ;
; 0.011  ; ctrl:controller|state.s3       ; ctrl:controller|enable_RF      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.022      ;
; 0.011  ; ctrl:controller|state.s3       ; ctrl:controller|select_OP[0]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.022      ;
; 0.011  ; ctrl:controller|state.s3       ; ctrl:controller|select_OP[1]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.022      ;
; 0.015  ; ctrl:controller|OPCODE[1]      ; ctrl:controller|select_RF[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 1.019      ;
; 0.016  ; ctrl:controller|select_OP[1]   ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.015      ;
; 0.017  ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada_acc[0]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.013      ;
; 0.017  ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada_acc[1]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.013      ;
; 0.017  ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada_acc[2]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.013      ;
; 0.017  ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada_acc[3]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.013      ;
; 0.039  ; dp:datapath|alu:alu1|output[1] ; HEX5[2]~reg0                   ; clk          ; clk         ; 1.000        ; -0.007     ; 0.986      ;
; 0.039  ; dp:datapath|entrada1_alu[2]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.993      ;
; 0.040  ; dp:datapath|alu:alu1|output[1] ; HEX5[3]~reg0                   ; clk          ; clk         ; 1.000        ; -0.007     ; 0.985      ;
; 0.055  ; ctrl:controller|OPCODE[1]      ; ctrl:controller|enable_RF      ; clk          ; clk         ; 1.000        ; 0.002      ; 0.979      ;
; 0.065  ; ctrl:controller|select_OP[1]   ; dp:datapath|alu:alu1|output[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.966      ;
; 0.069  ; dp:datapath|entrada1_alu[0]    ; dp:datapath|alu:alu1|output[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.963      ;
; 0.076  ; ctrl:controller|OPCODE[0]      ; ctrl:controller|imm[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 0.956      ;
; 0.076  ; ctrl:controller|OPCODE[0]      ; ctrl:controller|imm[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 0.956      ;
; 0.076  ; dp:datapath|alu:alu1|output[3] ; HEX5[2]~reg0                   ; clk          ; clk         ; 1.000        ; -0.007     ; 0.949      ;
; 0.077  ; dp:datapath|alu:alu1|output[3] ; HEX5[3]~reg0                   ; clk          ; clk         ; 1.000        ; -0.007     ; 0.948      ;
; 0.077  ; ctrl:controller|state.s0       ; ctrl:controller|imm[0]         ; clk          ; clk         ; 1.000        ; 0.001      ; 0.956      ;
; 0.077  ; ctrl:controller|state.s0       ; ctrl:controller|imm[1]         ; clk          ; clk         ; 1.000        ; 0.001      ; 0.956      ;
; 0.079  ; ctrl:controller|state.s3       ; ctrl:controller|PC[0]          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.953      ;
; 0.079  ; ctrl:controller|state.s3       ; ctrl:controller|PC[1]          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.953      ;
; 0.088  ; ctrl:controller|OPCODE[1]      ; ctrl:controller|imm[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 0.944      ;
; 0.088  ; ctrl:controller|OPCODE[1]      ; ctrl:controller|imm[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 0.944      ;
; 0.089  ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada_rf[0]      ; clk          ; clk         ; 1.000        ; -0.001     ; 0.942      ;
; 0.089  ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada_rf[1]      ; clk          ; clk         ; 1.000        ; -0.001     ; 0.942      ;
; 0.089  ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada_rf[2]      ; clk          ; clk         ; 1.000        ; -0.001     ; 0.942      ;
; 0.089  ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada_rf[3]      ; clk          ; clk         ; 1.000        ; -0.001     ; 0.942      ;
; 0.101  ; ctrl:controller|select_OP[0]   ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.930      ;
; 0.102  ; ctrl:controller|select_OP[1]   ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.929      ;
; 0.104  ; ctrl:controller|state.s3       ; ctrl:controller|imm[0]         ; clk          ; clk         ; 1.000        ; -0.001     ; 0.927      ;
; 0.104  ; ctrl:controller|state.s3       ; ctrl:controller|imm[1]         ; clk          ; clk         ; 1.000        ; -0.001     ; 0.927      ;
; 0.115  ; ctrl:controller|select_OP[1]   ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.916      ;
; 0.120  ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|out1[0]     ; clk          ; clk         ; 1.000        ; 0.001      ; 0.913      ;
; 0.120  ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|out1[1]     ; clk          ; clk         ; 1.000        ; 0.001      ; 0.913      ;
; 0.120  ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|out1[2]     ; clk          ; clk         ; 1.000        ; 0.001      ; 0.913      ;
; 0.120  ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|out1[3]     ; clk          ; clk         ; 1.000        ; 0.001      ; 0.913      ;
; 0.121  ; dp:datapath|alu:alu1|output[1] ; HEX5[1]~reg0                   ; clk          ; clk         ; 1.000        ; -0.006     ; 0.905      ;
; 0.121  ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|out0[0]     ; clk          ; clk         ; 1.000        ; 0.001      ; 0.912      ;
; 0.121  ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|out0[1]     ; clk          ; clk         ; 1.000        ; 0.001      ; 0.912      ;
; 0.121  ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|out0[2]     ; clk          ; clk         ; 1.000        ; 0.001      ; 0.912      ;
; 0.121  ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|out0[3]     ; clk          ; clk         ; 1.000        ; 0.001      ; 0.912      ;
; 0.123  ; dp:datapath|entrada1_alu[1]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.909      ;
; 0.125  ; ctrl:controller|state.s1       ; ctrl:controller|OPCODE[1]      ; clk          ; clk         ; 1.000        ; -0.001     ; 0.906      ;
; 0.125  ; ctrl:controller|state.s1       ; ctrl:controller|OPCODE[0]      ; clk          ; clk         ; 1.000        ; -0.001     ; 0.906      ;
; 0.125  ; ctrl:controller|state.s1       ; ctrl:controller|ADDRESS[0]     ; clk          ; clk         ; 1.000        ; -0.001     ; 0.906      ;
; 0.125  ; ctrl:controller|state.s1       ; ctrl:controller|ADDRESS[1]     ; clk          ; clk         ; 1.000        ; -0.001     ; 0.906      ;
; 0.135  ; dp:datapath|entrada2_alu[0]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.897      ;
; 0.144  ; ctrl:controller|OPCODE[0]      ; ctrl:controller|select_RF[0]   ; clk          ; clk         ; 1.000        ; 0.002      ; 0.890      ;
; 0.147  ; dp:datapath|entrada1_alu[0]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.885      ;
; 0.153  ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada1_alu[1]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.878      ;
; 0.153  ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada1_alu[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.878      ;
; 0.156  ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada1_alu[0]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.875      ;
; 0.157  ; dp:datapath|alu:alu1|output[2] ; HEX5[2]~reg0                   ; clk          ; clk         ; 1.000        ; -0.007     ; 0.868      ;
; 0.157  ; ctrl:controller|select_OP[0]   ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.874      ;
; 0.158  ; dp:datapath|alu:alu1|output[2] ; HEX5[3]~reg0                   ; clk          ; clk         ; 1.000        ; -0.007     ; 0.867      ;
; 0.158  ; dp:datapath|alu:alu1|output[3] ; HEX5[1]~reg0                   ; clk          ; clk         ; 1.000        ; -0.006     ; 0.868      ;
; 0.169  ; dp:datapath|entrada2_alu[0]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.863      ;
; 0.169  ; dp:datapath|entrada2_alu[1]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.863      ;
; 0.171  ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada2_alu[1]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.860      ;
; 0.173  ; ctrl:controller|select_OP[0]   ; dp:datapath|alu:alu1|output[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.858      ;
; 0.180  ; dp:datapath|entrada2_alu[2]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.852      ;
; 0.180  ; dp:datapath|entrada1_alu[1]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.852      ;
; 0.181  ; dp:datapath|entrada1_alu[0]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.851      ;
; 0.184  ; ctrl:controller|OPCODE[0]      ; ctrl:controller|enable_RF      ; clk          ; clk         ; 1.000        ; 0.002      ; 0.850      ;
; 0.196  ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|output[0]   ; clk          ; clk         ; 1.000        ; 0.001      ; 0.837      ;
; 0.196  ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|output[1]   ; clk          ; clk         ; 1.000        ; 0.001      ; 0.837      ;
; 0.196  ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|output[2]   ; clk          ; clk         ; 1.000        ; 0.001      ; 0.837      ;
; 0.196  ; ctrl:controller|enable_RF      ; dp:datapath|rf:rf1|output[3]   ; clk          ; clk         ; 1.000        ; 0.001      ; 0.837      ;
; 0.201  ; dp:datapath|entrada2_alu[2]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.831      ;
; 0.203  ; dp:datapath|entrada2_alu[1]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.829      ;
; 0.204  ; dp:datapath|entrada2_alu[0]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.828      ;
; 0.204  ; dp:datapath|entrada1_alu[2]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.828      ;
; 0.206  ; ctrl:controller|state.s1       ; ctrl:controller|PC[0]          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.826      ;
; 0.206  ; ctrl:controller|state.s1       ; ctrl:controller|PC[1]          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.826      ;
; 0.209  ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada2_alu[2]    ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.214  ; dp:datapath|entrada1_alu[1]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.818      ;
; 0.216  ; ctrl:controller|PC[0]          ; ctrl:controller|PC[1]          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.816      ;
; 0.216  ; dp:datapath|entrada1_alu[3]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.815      ;
; 0.216  ; dp:datapath|entrada1_alu[0]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.816      ;
; 0.217  ; dp:datapath|entrada2_alu[0]    ; dp:datapath|alu:alu1|output[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.815      ;
; 0.224  ; ctrl:controller|select_OP[0]   ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.807      ;
; 0.239  ; dp:datapath|alu:alu1|output[2] ; HEX5[1]~reg0                   ; clk          ; clk         ; 1.000        ; -0.006     ; 0.787      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ctrl:controller|state.s0       ; ctrl:controller|state.s0       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ctrl:controller|select_RF[0]   ; ctrl:controller|select_RF[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; dp:datapath|entrada_acc[2]     ; dp:datapath|acc:acc1|output[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.239 ; dp:datapath|acc:acc1|output[3] ; dp:datapath|entrada2_alu[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.256 ; ctrl:controller|select_OP[0]   ; HEX0[2]~reg0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.299 ; ctrl:controller|select_OP[1]   ; dp:datapath|entrada1_alu[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.451      ;
; 0.311 ; dp:datapath|acc:acc1|output[2] ; dp:datapath|entrada2_alu[2]    ; clk          ; clk         ; 0.000        ; 0.001      ; 0.464      ;
; 0.316 ; dp:datapath|rf:rf1|out1[0]     ; dp:datapath|rf:rf1|output[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.468      ;
; 0.318 ; ctrl:controller|ADDRESS[1]     ; ctrl:controller|imm[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.320 ; dp:datapath|rf:rf1|out0[2]     ; dp:datapath|rf:rf1|output[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.472      ;
; 0.322 ; ctrl:controller|ADDRESS[0]     ; ctrl:controller|imm[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; dp:datapath|rf:rf1|out1[3]     ; dp:datapath|rf:rf1|output[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; dp:datapath|rf:rf1|out1[1]     ; dp:datapath|rf:rf1|output[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.326 ; ctrl:controller|state.s2       ; ctrl:controller|PC[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.330 ; dp:datapath|alu:alu1|output[0] ; dp:datapath|entrada_rf[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.334 ; ctrl:controller|state.s2       ; ctrl:controller|state.s3       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.334 ; ctrl:controller|PC[1]          ; ctrl:controller|OPCODE[1]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.485      ;
; 0.336 ; ctrl:controller|PC[1]          ; ctrl:controller|ADDRESS[0]     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.487      ;
; 0.336 ; dp:datapath|alu:alu1|output[0] ; dp:datapath|entrada_acc[0]     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.487      ;
; 0.336 ; dp:datapath|alu:alu1|output[0] ; HEX4[1]~reg0                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.487      ;
; 0.337 ; ctrl:controller|PC[1]          ; ctrl:controller|ADDRESS[1]     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.488      ;
; 0.345 ; ctrl:controller|imm[0]         ; dp:datapath|entrada1_alu[0]    ; clk          ; clk         ; 0.000        ; 0.001      ; 0.498      ;
; 0.346 ; ctrl:controller|state.s3       ; ctrl:controller|imm[1]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.497      ;
; 0.348 ; ctrl:controller|state.s3       ; ctrl:controller|imm[0]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.499      ;
; 0.354 ; ctrl:controller|imm[0]         ; dp:datapath|entrada1_alu[2]    ; clk          ; clk         ; 0.000        ; 0.001      ; 0.507      ;
; 0.361 ; ctrl:controller|select_OP[1]   ; HEX1[3]~reg0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; ctrl:controller|select_OP[1]   ; HEX1[2]~reg0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; ctrl:controller|PC[0]          ; ctrl:controller|OPCODE[0]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.514      ;
; 0.365 ; ctrl:controller|select_OP[1]   ; HEX1[1]~reg0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; ctrl:controller|select_OP[1]   ; HEX1[6]~reg0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.375 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada1_alu[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.380 ; ctrl:controller|select_OP[0]   ; dp:datapath|entrada2_alu[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; ctrl:controller|state.s2       ; ctrl:controller|PC[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.388 ; dp:datapath|alu:alu1|output[2] ; HEX4[1]~reg0                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.539      ;
; 0.406 ; ctrl:controller|state.s1       ; ctrl:controller|state.s2       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.558      ;
; 0.410 ; dp:datapath|entrada_acc[0]     ; dp:datapath|acc:acc1|output[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.563      ;
; 0.414 ; ctrl:controller|PC[1]          ; ctrl:controller|PC[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.566      ;
; 0.416 ; dp:datapath|entrada_acc[3]     ; dp:datapath|acc:acc1|output[3] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.570      ;
; 0.418 ; dp:datapath|alu:alu1|output[1] ; dp:datapath|entrada_rf[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.570      ;
; 0.419 ; dp:datapath|entrada_acc[1]     ; dp:datapath|acc:acc1|output[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.572      ;
; 0.419 ; dp:datapath|entrada_rf[1]      ; dp:datapath|rf:rf1|out0[1]     ; clk          ; clk         ; 0.000        ; 0.002      ; 0.573      ;
; 0.419 ; dp:datapath|entrada_rf[2]      ; dp:datapath|rf:rf1|out0[2]     ; clk          ; clk         ; 0.000        ; 0.002      ; 0.573      ;
; 0.419 ; dp:datapath|entrada_rf[2]      ; dp:datapath|rf:rf1|out1[2]     ; clk          ; clk         ; 0.000        ; 0.002      ; 0.573      ;
; 0.420 ; ctrl:controller|state.s0       ; ctrl:controller|state.s1       ; clk          ; clk         ; 0.000        ; 0.002      ; 0.574      ;
; 0.421 ; dp:datapath|entrada_rf[1]      ; dp:datapath|rf:rf1|out1[1]     ; clk          ; clk         ; 0.000        ; 0.002      ; 0.575      ;
; 0.425 ; dp:datapath|alu:alu1|output[2] ; dp:datapath|entrada_acc[2]     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.576      ;
; 0.425 ; dp:datapath|rf:rf1|output[3]   ; dp:datapath|entrada1_alu[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.576      ;
; 0.426 ; dp:datapath|entrada_rf[3]      ; dp:datapath|rf:rf1|out0[3]     ; clk          ; clk         ; 0.000        ; 0.002      ; 0.580      ;
; 0.427 ; dp:datapath|alu:alu1|output[1] ; dp:datapath|entrada_acc[1]     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.578      ;
; 0.427 ; dp:datapath|alu:alu1|output[3] ; dp:datapath|entrada_rf[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.427 ; dp:datapath|entrada_rf[3]      ; dp:datapath|rf:rf1|out1[3]     ; clk          ; clk         ; 0.000        ; 0.002      ; 0.581      ;
; 0.432 ; ctrl:controller|select_OP[0]   ; HEX0[1]~reg0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.584      ;
; 0.432 ; ctrl:controller|select_OP[0]   ; HEX0[3]~reg0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.584      ;
; 0.433 ; ctrl:controller|select_OP[0]   ; HEX0[6]~reg0                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.585      ;
; 0.434 ; dp:datapath|rf:rf1|output[1]   ; dp:datapath|entrada1_alu[1]    ; clk          ; clk         ; 0.000        ; -0.002     ; 0.584      ;
; 0.437 ; ctrl:controller|OPCODE[0]      ; ctrl:controller|select_OP[0]   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.591      ;
; 0.437 ; dp:datapath|alu:alu1|output[3] ; dp:datapath|entrada_acc[3]     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.588      ;
; 0.437 ; dp:datapath|rf:rf1|out0[1]     ; dp:datapath|rf:rf1|output[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.439 ; dp:datapath|rf:rf1|out0[0]     ; dp:datapath|rf:rf1|output[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.591      ;
; 0.448 ; dp:datapath|rf:rf1|out1[2]     ; dp:datapath|rf:rf1|output[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.449 ; dp:datapath|alu:alu1|output[0] ; HEX4[3]~reg0                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.595      ;
; 0.451 ; dp:datapath|rf:rf1|out0[3]     ; dp:datapath|rf:rf1|output[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.603      ;
; 0.454 ; dp:datapath|alu:alu1|output[0] ; HEX4[4]~reg0                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.600      ;
; 0.454 ; dp:datapath|alu:alu1|output[0] ; HEX4[5]~reg0                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.600      ;
; 0.459 ; dp:datapath|alu:alu1|output[1] ; HEX4[1]~reg0                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.610      ;
; 0.464 ; ctrl:controller|imm[0]         ; dp:datapath|alu:alu1|output[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.617      ;
; 0.465 ; dp:datapath|acc:acc1|output[0] ; dp:datapath|entrada2_alu[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.470 ; ctrl:controller|PC[0]          ; ctrl:controller|OPCODE[1]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.621      ;
; 0.473 ; dp:datapath|rf:rf1|output[2]   ; dp:datapath|entrada1_alu[2]    ; clk          ; clk         ; 0.000        ; -0.002     ; 0.623      ;
; 0.474 ; ctrl:controller|imm[0]         ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.627      ;
; 0.478 ; dp:datapath|alu:alu1|output[2] ; HEX5[6]~reg0                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.624      ;
; 0.479 ; ctrl:controller|PC[0]          ; ctrl:controller|ADDRESS[0]     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.630      ;
; 0.480 ; dp:datapath|alu:alu1|output[2] ; output[2]~reg0                 ; clk          ; clk         ; 0.000        ; -0.006     ; 0.626      ;
; 0.480 ; ctrl:controller|PC[0]          ; ctrl:controller|ADDRESS[1]     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.631      ;
; 0.481 ; dp:datapath|alu:alu1|output[2] ; HEX4[6]~reg0                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.627      ;
; 0.490 ; ctrl:controller|imm[1]         ; dp:datapath|entrada1_alu[1]    ; clk          ; clk         ; 0.000        ; 0.001      ; 0.643      ;
; 0.490 ; ctrl:controller|select_OP[1]   ; dp:datapath|alu:alu1|output[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.641      ;
; 0.492 ; dp:datapath|entrada1_alu[3]    ; dp:datapath|alu:alu1|output[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.643      ;
; 0.492 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|output[1]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.645      ;
; 0.493 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|output[0]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.646      ;
; 0.494 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|output[3]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.647      ;
; 0.495 ; ctrl:controller|select_RF[0]   ; dp:datapath|rf:rf1|output[2]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.648      ;
; 0.496 ; ctrl:controller|select_OP[1]   ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.647      ;
; 0.503 ; dp:datapath|alu:alu1|output[0] ; HEX4[6]~reg0                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.649      ;
; 0.505 ; dp:datapath|alu:alu1|output[0] ; HEX4[2]~reg0                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.651      ;
; 0.509 ; dp:datapath|alu:alu1|output[0] ; HEX4[0]~reg0                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.655      ;
; 0.511 ; dp:datapath|entrada_rf[0]      ; dp:datapath|rf:rf1|out1[0]     ; clk          ; clk         ; 0.000        ; 0.002      ; 0.665      ;
; 0.512 ; dp:datapath|entrada_rf[0]      ; dp:datapath|rf:rf1|out0[0]     ; clk          ; clk         ; 0.000        ; 0.002      ; 0.666      ;
; 0.514 ; dp:datapath|entrada2_alu[1]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.518 ; ctrl:controller|OPCODE[1]      ; ctrl:controller|select_OP[1]   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.672      ;
; 0.518 ; dp:datapath|alu:alu1|output[2] ; dp:datapath|entrada_rf[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.528 ; dp:datapath|entrada1_alu[1]    ; dp:datapath|alu:alu1|output[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; dp:datapath|rf:rf1|output[0]   ; dp:datapath|entrada1_alu[0]    ; clk          ; clk         ; 0.000        ; -0.002     ; 0.679      ;
; 0.531 ; dp:datapath|alu:alu1|output[3] ; HEX4[3]~reg0                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.677      ;
; 0.533 ; dp:datapath|alu:alu1|output[3] ; HEX4[5]~reg0                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.679      ;
; 0.537 ; dp:datapath|alu:alu1|output[3] ; HEX4[4]~reg0                   ; clk          ; clk         ; 0.000        ; -0.006     ; 0.683      ;
; 0.539 ; dp:datapath|entrada1_alu[2]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; dp:datapath|entrada2_alu[2]    ; dp:datapath|alu:alu1|output[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; dp:datapath|alu:alu1|output[0] ; output[0]~reg0                 ; clk          ; clk         ; 0.000        ; -0.006     ; 0.687      ;
; 0.542 ; ctrl:controller|state.s3       ; ctrl:controller|state.s1       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX0[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX0[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX0[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX0[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX0[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX0[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX0[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX0[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX1[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX1[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX1[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX1[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX1[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX1[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX1[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX1[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX4[0]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX4[0]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX4[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX4[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX4[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX4[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX4[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX4[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX4[4]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX4[4]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX4[5]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX4[5]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX4[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX4[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX5[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX5[1]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX5[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX5[2]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX5[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX5[3]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; HEX5[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; HEX5[6]~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|ADDRESS[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|OPCODE[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|OPCODE[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|PC[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|PC[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|enable_RF      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|enable_RF      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|imm[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|imm[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|select_OP[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|select_OP[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|select_OP[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|select_OP[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|select_RF[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|select_RF[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ctrl:controller|state.s3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl:controller|state.s3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acc1|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acc1|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acc1|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acc1|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acc1|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acc1|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|acc:acc1|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|acc:acc1|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|alu:alu1|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|alu:alu1|output[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|alu:alu1|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|alu:alu1|output[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|alu:alu1|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|alu:alu1|output[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|alu:alu1|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|alu:alu1|output[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|entrada1_alu[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|entrada1_alu[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|entrada1_alu[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|entrada1_alu[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|entrada1_alu[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|entrada1_alu[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|entrada1_alu[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|entrada1_alu[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|entrada2_alu[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|entrada2_alu[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|entrada2_alu[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dp:datapath|entrada2_alu[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dp:datapath|entrada2_alu[2]    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 0.871  ; 0.871  ; Rise       ; clk             ;
; start     ; clk        ; -0.325 ; -0.325 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.197 ; -0.197 ; Rise       ; clk             ;
; start     ; clk        ; 0.511  ; 0.511  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX0[*]    ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  HEX0[1]   ; clk        ; 3.623 ; 3.623 ; Rise       ; clk             ;
;  HEX0[2]   ; clk        ; 3.644 ; 3.644 ; Rise       ; clk             ;
;  HEX0[3]   ; clk        ; 3.646 ; 3.646 ; Rise       ; clk             ;
;  HEX0[6]   ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
; HEX1[*]    ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 3.711 ; 3.711 ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
;  HEX1[6]   ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 3.712 ; 3.712 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 3.735 ; 3.735 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 3.626 ; 3.626 ; Rise       ; clk             ;
;  HEX4[5]   ; clk        ; 3.637 ; 3.637 ; Rise       ; clk             ;
;  HEX4[6]   ; clk        ; 3.637 ; 3.637 ; Rise       ; clk             ;
; HEX5[*]    ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
;  HEX5[1]   ; clk        ; 3.832 ; 3.832 ; Rise       ; clk             ;
;  HEX5[2]   ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  HEX5[3]   ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  HEX5[6]   ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
; output[*]  ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  output[0] ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  output[1] ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  output[2] ; clk        ; 3.648 ; 3.648 ; Rise       ; clk             ;
;  output[3] ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX0[*]    ; clk        ; 3.623 ; 3.623 ; Rise       ; clk             ;
;  HEX0[1]   ; clk        ; 3.623 ; 3.623 ; Rise       ; clk             ;
;  HEX0[2]   ; clk        ; 3.644 ; 3.644 ; Rise       ; clk             ;
;  HEX0[3]   ; clk        ; 3.646 ; 3.646 ; Rise       ; clk             ;
;  HEX0[6]   ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
; HEX1[*]    ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 3.711 ; 3.711 ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
;  HEX1[6]   ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 3.712 ; 3.712 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 3.735 ; 3.735 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 3.626 ; 3.626 ; Rise       ; clk             ;
;  HEX4[5]   ; clk        ; 3.637 ; 3.637 ; Rise       ; clk             ;
;  HEX4[6]   ; clk        ; 3.637 ; 3.637 ; Rise       ; clk             ;
; HEX5[*]    ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  HEX5[1]   ; clk        ; 3.832 ; 3.832 ; Rise       ; clk             ;
;  HEX5[2]   ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  HEX5[3]   ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  HEX5[6]   ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
; output[*]  ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  output[0] ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  output[1] ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  output[2] ; clk        ; 3.648 ; 3.648 ; Rise       ; clk             ;
;  output[3] ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.187  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -1.187  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -48.502 ; 0.0   ; 0.0      ; 0.0     ; -76.38              ;
;  clk             ; -48.502 ; 0.000 ; N/A      ; N/A     ; -76.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; 2.266  ; 2.266  ; Rise       ; clk             ;
; start     ; clk        ; -0.006 ; -0.006 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.197 ; -0.197 ; Rise       ; clk             ;
; start     ; clk        ; 0.511  ; 0.511  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX0[*]    ; clk        ; 6.876 ; 6.876 ; Rise       ; clk             ;
;  HEX0[1]   ; clk        ; 6.335 ; 6.335 ; Rise       ; clk             ;
;  HEX0[2]   ; clk        ; 6.358 ; 6.358 ; Rise       ; clk             ;
;  HEX0[3]   ; clk        ; 6.361 ; 6.361 ; Rise       ; clk             ;
;  HEX0[6]   ; clk        ; 6.876 ; 6.876 ; Rise       ; clk             ;
; HEX1[*]    ; clk        ; 6.556 ; 6.556 ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 6.348 ; 6.348 ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 6.546 ; 6.546 ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 6.556 ; 6.556 ; Rise       ; clk             ;
;  HEX1[6]   ; clk        ; 6.338 ; 6.338 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 6.821 ; 6.821 ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 6.543 ; 6.543 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 6.332 ; 6.332 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 6.571 ; 6.571 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 6.821 ; 6.821 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 6.338 ; 6.338 ; Rise       ; clk             ;
;  HEX4[5]   ; clk        ; 6.350 ; 6.350 ; Rise       ; clk             ;
;  HEX4[6]   ; clk        ; 6.349 ; 6.349 ; Rise       ; clk             ;
; HEX5[*]    ; clk        ; 6.821 ; 6.821 ; Rise       ; clk             ;
;  HEX5[1]   ; clk        ; 6.795 ; 6.795 ; Rise       ; clk             ;
;  HEX5[2]   ; clk        ; 6.325 ; 6.325 ; Rise       ; clk             ;
;  HEX5[3]   ; clk        ; 6.326 ; 6.326 ; Rise       ; clk             ;
;  HEX5[6]   ; clk        ; 6.821 ; 6.821 ; Rise       ; clk             ;
; output[*]  ; clk        ; 6.565 ; 6.565 ; Rise       ; clk             ;
;  output[0] ; clk        ; 6.353 ; 6.353 ; Rise       ; clk             ;
;  output[1] ; clk        ; 6.374 ; 6.374 ; Rise       ; clk             ;
;  output[2] ; clk        ; 6.361 ; 6.361 ; Rise       ; clk             ;
;  output[3] ; clk        ; 6.565 ; 6.565 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; HEX0[*]    ; clk        ; 3.623 ; 3.623 ; Rise       ; clk             ;
;  HEX0[1]   ; clk        ; 3.623 ; 3.623 ; Rise       ; clk             ;
;  HEX0[2]   ; clk        ; 3.644 ; 3.644 ; Rise       ; clk             ;
;  HEX0[3]   ; clk        ; 3.646 ; 3.646 ; Rise       ; clk             ;
;  HEX0[6]   ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
; HEX1[*]    ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
;  HEX1[1]   ; clk        ; 3.634 ; 3.634 ; Rise       ; clk             ;
;  HEX1[2]   ; clk        ; 3.711 ; 3.711 ; Rise       ; clk             ;
;  HEX1[3]   ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
;  HEX1[6]   ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
; HEX4[*]    ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  HEX4[0]   ; clk        ; 3.712 ; 3.712 ; Rise       ; clk             ;
;  HEX4[1]   ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  HEX4[2]   ; clk        ; 3.735 ; 3.735 ; Rise       ; clk             ;
;  HEX4[3]   ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  HEX4[4]   ; clk        ; 3.626 ; 3.626 ; Rise       ; clk             ;
;  HEX4[5]   ; clk        ; 3.637 ; 3.637 ; Rise       ; clk             ;
;  HEX4[6]   ; clk        ; 3.637 ; 3.637 ; Rise       ; clk             ;
; HEX5[*]    ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  HEX5[1]   ; clk        ; 3.832 ; 3.832 ; Rise       ; clk             ;
;  HEX5[2]   ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  HEX5[3]   ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  HEX5[6]   ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
; output[*]  ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  output[0] ; clk        ; 3.639 ; 3.639 ; Rise       ; clk             ;
;  output[1] ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  output[2] ; clk        ; 3.648 ; 3.648 ; Rise       ; clk             ;
;  output[3] ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 236      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 236      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 38    ; 38   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri Nov 30 22:36:30 2018
Info: Command: quartus_sta processador -c processador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.187       -48.502 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -76.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.091
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.091        -0.536 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -76.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 301 megabytes
    Info: Processing ended: Fri Nov 30 22:36:31 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


