Fitter report for UltraSound
Fri Nov 08 21:34:32 2019
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Incremental Compilation Routing Preservation
 12. Pin-Out File
 13. Fitter Resource Usage Summary
 14. Fitter Partition Statistics
 15. Input Pins
 16. Output Pins
 17. Bidir Pins
 18. Dual Purpose and Dedicated Pins
 19. I/O Bank Usage
 20. All Package Pins
 21. PLL Summary
 22. PLL Usage
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Other Routing Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Estimated Delay Added for Hold Timing Summary
 44. Estimated Delay Added for Hold Timing Details
 45. Fitter Messages
 46. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 08 21:34:31 2019          ;
; Quartus II 32-bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Full Version ;
; Revision Name                      ; UltraSound                                     ;
; Top-level Entity Name              ; ultrasound                                     ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE115F29C7                                  ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 51,562 / 114,480 ( 45 % )                      ;
;     Total combinational functions  ; 39,075 / 114,480 ( 34 % )                      ;
;     Dedicated logic registers      ; 33,791 / 114,480 ( 30 % )                      ;
; Total registers                    ; 33803                                          ;
; Total pins                         ; 23 / 529 ( 4 % )                               ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 1,122,928 / 3,981,312 ( 28 % )                 ;
; Embedded Multiplier 9-bit elements ; 180 / 532 ( 34 % )                             ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                 ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7       ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.60        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  43.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; ENET0_GTX_CLK    ; Missing drive strength and slew rate ;
; ENET0_MDC        ; Missing drive strength and slew rate ;
; ENET0_RST_N      ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[0] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[1] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[2] ; Missing drive strength and slew rate ;
; ENET0_TX_DATA[3] ; Missing drive strength and slew rate ;
; ENET0_TX_EN      ; Missing drive strength and slew rate ;
; ENET0_CONFIG     ; Missing drive strength and slew rate ;
; TX_ERR           ; Missing drive strength and slew rate ;
; RX_ERR           ; Missing drive strength and slew rate ;
; ENET0_MDIO       ; Missing drive strength and slew rate ;
+------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                  ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                     ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; controller:controller_inst|ctrl_outram_q1[0]                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|q_a[0]                                                                                                                                                                                                                                ; PORTADATAOUT     ;                       ;
; controller:controller_inst|ctrl_outram_q1[1]                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|q_a[1]                                                                                                                                                                                                                                ; PORTADATAOUT     ;                       ;
; controller:controller_inst|ctrl_outram_q1[2]                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|q_a[2]                                                                                                                                                                                                                                ; PORTADATAOUT     ;                       ;
; controller:controller_inst|ctrl_outram_q1[3]                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|q_a[3]                                                                                                                                                                                                                                ; PORTADATAOUT     ;                       ;
; controller:controller_inst|ctrl_outram_q1[4]                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|q_a[4]                                                                                                                                                                                                                                ; PORTADATAOUT     ;                       ;
; controller:controller_inst|ctrl_outram_q1[5]                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|q_a[5]                                                                                                                                                                                                                                ; PORTADATAOUT     ;                       ;
; controller:controller_inst|ctrl_outram_q1[6]                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|q_a[6]                                                                                                                                                                                                                                ; PORTADATAOUT     ;                       ;
; controller:controller_inst|ctrl_outram_q1[7]                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|q_a[7]                                                                                                                                                                                                                                ; PORTADATAOUT     ;                       ;
; controller:controller_inst|ctrl_outram_q1[8]                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|q_a[8]                                                                                                                                                                                                                                ; PORTADATAOUT     ;                       ;
; controller:controller_inst|ctrl_outram_q1[9]                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|q_a[9]                                                                                                                                                                                                                                ; PORTADATAOUT     ;                       ;
; controller:controller_inst|ctrl_outram_q1[10]                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|q_a[10]                                                                                                                                                                                                                               ; PORTADATAOUT     ;                       ;
; controller:controller_inst|ctrl_outram_q1[11]                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|q_a[11]                                                                                                                                                                                                                               ; PORTADATAOUT     ;                       ;
; controller:controller_inst|ctrl_outram_q1[12]                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|q_a[12]                                                                                                                                                                                                                               ; PORTADATAOUT     ;                       ;
; controller:controller_inst|ctrl_outram_q1[13]                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|q_a[13]                                                                                                                                                                                                                               ; PORTADATAOUT     ;                       ;
; controller:controller_inst|ctrl_outram_q1[14]                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|q_a[14]                                                                                                                                                                                                                               ; PORTADATAOUT     ;                       ;
; controller:controller_inst|ctrl_outram_q1[15]                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|q_a[15]                                                                                                                                                                                                                               ; PORTADATAOUT     ;                       ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_out[0]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|q_b[0]                                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_out[1]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|q_b[1]                                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_out[2]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|q_b[2]                                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_out[3]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|q_b[3]                                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_out[4]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|q_b[4]                                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_out[5]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|q_b[5]                                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_out[6]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|q_b[6]                                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_out[7]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|q_b[7]                                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_out[8]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|q_b[8]                                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_out[9]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|q_b[9]                                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_out[10]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|q_b[10]                                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_out[11]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|q_b[11]                                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_out[12]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|q_b[12]                                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_out[13]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|q_b[13]                                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_out[14]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|q_b[14]                                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_out[15]                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|q_b[15]                                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i6g1:auto_generated|q_b[0] ; PORTBDATAOUT     ;                       ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i6g1:auto_generated|q_b[1] ; PORTBDATAOUT     ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                   ;
+---------------------+----------------+--------------+--------------------+---------------+----------------------------+
; Name                ; Ignored Entity ; Ignored From ; Ignored To         ; Ignored Value ; Ignored Source             ;
+---------------------+----------------+--------------+--------------------+---------------+----------------------------+
; Location            ;                ;              ; AD_CLK_OUT         ; PIN_D23       ; QSF Assignment             ;
; Location            ;                ;              ; AD_MODE            ; PIN_C9        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[0]       ; PIN_N4        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[100]     ; PIN_AC17      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[101]     ; PIN_AD21      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[102]     ; PIN_AE18      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[103]     ; PIN_AD17      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[104]     ; PIN_AA17      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[105]     ; PIN_AA16      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[106]     ; PIN_AC15      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[107]     ; PIN_AA14      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[108]     ; PIN_AB12      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[109]     ; PIN_AA12      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[10]      ; PIN_G3        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[110]     ; PIN_AA10      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[111]     ; PIN_AC10      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[112]     ; PIN_D26       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[113]     ; PIN_E25       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[114]     ; PIN_F21       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[115]     ; PIN_G19       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[116]     ; PIN_G16       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[117]     ; PIN_J17       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[118]     ; PIN_J19       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[119]     ; PIN_K22       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[11]      ; PIN_F3        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[120]     ; PIN_L22       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[121]     ; PIN_M24       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[122]     ; PIN_T22       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[123]     ; PIN_U22       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[124]     ; PIN_V22       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[125]     ; PIN_W22       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[126]     ; PIN_Y24       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[127]     ; PIN_AA23      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[12]      ; PIN_E3        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[13]      ; PIN_E4        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[14]      ; PIN_J5        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[15]      ; PIN_L6        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[16]      ; PIN_D10       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[17]      ; PIN_C10       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[18]      ; PIN_D11       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[19]      ; PIN_C11       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[1]       ; PIN_M3        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[20]      ; PIN_C12       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[21]      ; PIN_C13       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[22]      ; PIN_C14       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[23]      ; PIN_D14       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[24]      ; PIN_F15       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[25]      ; PIN_E15       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[26]      ; PIN_D16       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[27]      ; PIN_E17       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[28]      ; PIN_E18       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[29]      ; PIN_C19       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[2]       ; PIN_M4        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[30]      ; PIN_D19       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[31]      ; PIN_C20       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[32]      ; PIN_AF4       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[33]      ; PIN_AD3       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[34]      ; PIN_AC3       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[35]      ; PIN_AB2       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[36]      ; PIN_AA4       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[37]      ; PIN_AA3       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[38]      ; PIN_Y3        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[39]      ; PIN_Y4        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[3]       ; PIN_L3        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[40]      ; PIN_W4        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[41]      ; PIN_V4        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[42]      ; PIN_U4        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[43]      ; PIN_T4        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[44]      ; PIN_L8        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[45]      ; PIN_K7        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[46]      ; PIN_J7        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[47]      ; PIN_J4        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[48]      ; PIN_H5        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[49]      ; PIN_G4        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[4]       ; PIN_L4        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[50]      ; PIN_F5        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[51]      ; PIN_E5        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[52]      ; PIN_C3        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[53]      ; PIN_D4        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[54]      ; PIN_C4        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[55]      ; PIN_J6        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[56]      ; PIN_G6        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[57]      ; PIN_G8        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[58]      ; PIN_G7        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[59]      ; PIN_D9        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[5]       ; PIN_K3        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[60]      ; PIN_F11       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[61]      ; PIN_D12       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[62]      ; PIN_E12       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[63]      ; PIN_E14       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[64]      ; PIN_D15       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[65]      ; PIN_C16       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[66]      ; PIN_D17       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[67]      ; PIN_C18       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[68]      ; PIN_H19       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[69]      ; PIN_G20       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[6]       ; PIN_K4        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[70]      ; PIN_C21       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[71]      ; PIN_H21       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[72]      ; PIN_D22       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[73]      ; PIN_J23       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[74]      ; PIN_H24       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[75]      ; PIN_D25       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[76]      ; PIN_E26       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[77]      ; PIN_G26       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[78]      ; PIN_H26       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[79]      ; PIN_H25       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[7]       ; PIN_J3        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[80]      ; PIN_J24       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[81]      ; PIN_L24       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[82]      ; PIN_L23       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[83]      ; PIN_M25       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[84]      ; PIN_N26       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[85]      ; PIN_R24       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[86]      ; PIN_T25       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[87]      ; PIN_U25       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[88]      ; PIN_U26       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[89]      ; PIN_V25       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[8]       ; PIN_H3        ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[90]      ; PIN_V26       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[91]      ; PIN_W25       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[92]      ; PIN_W26       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[93]      ; PIN_Y25       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[94]      ; PIN_Y26       ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[95]      ; PIN_AA26      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[96]      ; PIN_AA25      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[97]      ; PIN_AB26      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[98]      ; PIN_AB25      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[99]      ; PIN_AC26      ; QSF Assignment             ;
; Location            ;                ;              ; AD_PCM_IN[9]       ; PIN_G2        ; QSF Assignment             ;
; Location            ;                ;              ; CH_EMIT_RECV_EN[0] ; PIN_E10       ; QSF Assignment             ;
; Location            ;                ;              ; CH_EMIT_RECV_EN[1] ; PIN_J10       ; QSF Assignment             ;
; Location            ;                ;              ; CH_EMIT_RECV_EN[2] ; PIN_F12       ; QSF Assignment             ;
; Location            ;                ;              ; CH_EMIT_RECV_EN[3] ; PIN_G13       ; QSF Assignment             ;
; Location            ;                ;              ; CH_EMIT_RECV_EN[4] ; PIN_D18       ; QSF Assignment             ;
; Location            ;                ;              ; CH_EMIT_RECV_EN[5] ; PIN_G21       ; QSF Assignment             ;
; Location            ;                ;              ; CH_EMIT_RECV_EN[6] ; PIN_G22       ; QSF Assignment             ;
; Location            ;                ;              ; CH_EMIT_RECV_EN[7] ; PIN_H22       ; QSF Assignment             ;
; Location            ;                ;              ; CH_FILTER_SEL      ; PIN_F14       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_BUF        ; PIN_D21       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_CLR        ; PIN_B22       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_DA[0]      ; PIN_B10       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_DA[10]     ; PIN_B19       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_DA[11]     ; PIN_A21       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_DA[1]      ; PIN_A10       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_DA[2]      ; PIN_B11       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_DA[3]      ; PIN_A11       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_DA[4]      ; PIN_A12       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_DA[5]      ; PIN_A17       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_DA[6]      ; PIN_B17       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_DA[7]      ; PIN_A18       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_DA[8]      ; PIN_B18       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_DA[9]      ; PIN_A19       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_GAIN       ; PIN_A22       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_LDAC       ; PIN_C22       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_SEL[0]     ; PIN_C24       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_SEL[1]     ; PIN_C25       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_SEL[2]     ; PIN_C26       ; QSF Assignment             ;
; Location            ;                ;              ; CH_GAIN_WR         ; PIN_B21       ; QSF Assignment             ;
; Location            ;                ;              ; CH_SEL_419         ; PIN_F14       ; QSF Assignment             ;
; Location            ;                ;              ; DA_CLK_OUT         ; PIN_AF5       ; QSF Assignment             ;
; Location            ;                ;              ; DA_CLK_OUT1        ; PIN_C23       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[0]      ; PIN_G10       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[100]    ; PIN_AE17      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[101]    ; PIN_AF17      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[102]    ; PIN_AB17      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[103]    ; PIN_AD19      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[104]    ; PIN_AB21      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[105]    ; PIN_AA21      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[106]    ; PIN_AC21      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[107]    ; PIN_AC22      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[108]    ; PIN_AD24      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[109]    ; PIN_AE24      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[10]     ; PIN_AB10      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[110]    ; PIN_AF26      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[111]    ; PIN_AE26      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[11]     ; PIN_AC11      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[12]     ; PIN_AD8       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[13]     ; PIN_AE6       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[14]     ; PIN_G5        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[15]     ; PIN_H6        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[16]     ; PIN_H4        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[17]     ; PIN_K8        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[18]     ; PIN_M8        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[19]     ; PIN_N8        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[1]      ; PIN_H10       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[20]     ; PIN_U6        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[21]     ; PIN_V7        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[22]     ; PIN_V3        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[23]     ; PIN_W7        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[24]     ; PIN_W3        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[25]     ; PIN_Y7        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[26]     ; PIN_AB9       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[27]     ; PIN_AA5       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[28]     ; PIN_A6        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[29]     ; PIN_B6        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[2]      ; PIN_J12       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[30]     ; PIN_A4        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[31]     ; PIN_B4        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[32]     ; PIN_A3        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[33]     ; PIN_B3        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[34]     ; PIN_C2        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[35]     ; PIN_D1        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[36]     ; PIN_D2        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[37]     ; PIN_E1        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[38]     ; PIN_F1        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[39]     ; PIN_F2        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[3]      ; PIN_J13       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[40]     ; PIN_G1        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[41]     ; PIN_K2        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[42]     ; PIN_L1        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[43]     ; PIN_M2        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[44]     ; PIN_M1        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[45]     ; PIN_P2        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[46]     ; PIN_P1        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[47]     ; PIN_R3        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[48]     ; PIN_R1        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[49]     ; PIN_R2        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[4]      ; PIN_U7        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[50]     ; PIN_U1        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[51]     ; PIN_U2        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[52]     ; PIN_V1        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[53]     ; PIN_V2        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[54]     ; PIN_W1        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[55]     ; PIN_W2        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[56]     ; PIN_G28       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[57]     ; PIN_F27       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[58]     ; PIN_F28       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[59]     ; PIN_E27       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[5]      ; PIN_V8        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[60]     ; PIN_E28       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[61]     ; PIN_D27       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[62]     ; PIN_D28       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[63]     ; PIN_C27       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[64]     ; PIN_B26       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[65]     ; PIN_A26       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[66]     ; PIN_B25       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[67]     ; PIN_A25       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[68]     ; PIN_B23       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[69]     ; PIN_A23       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[6]      ; PIN_W8        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[70]     ; PIN_W28       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[71]     ; PIN_V27       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[72]     ; PIN_V28       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[73]     ; PIN_U27       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[74]     ; PIN_U28       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[75]     ; PIN_R27       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[76]     ; PIN_R28       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[77]     ; PIN_R26       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[78]     ; PIN_P28       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[79]     ; PIN_P27       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[7]      ; PIN_Y13       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[80]     ; PIN_M28       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[81]     ; PIN_M27       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[82]     ; PIN_L28       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[83]     ; PIN_L27       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[84]     ; PIN_AB22      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[85]     ; PIN_AA22      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[86]     ; PIN_Y23       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[87]     ; PIN_Y22       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[88]     ; PIN_V21       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[89]     ; PIN_V23       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[8]      ; PIN_Y12       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[90]     ; PIN_T21       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[91]     ; PIN_R21       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[92]     ; PIN_R25       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[93]     ; PIN_R23       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[94]     ; PIN_R22       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[95]     ; PIN_P21       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[96]     ; PIN_P26       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[97]     ; PIN_P25       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[98]     ; PIN_AE15      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[99]     ; PIN_AE16      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT[9]      ; PIN_AA13      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[0]    ; PIN_AC1       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[10]   ; PIN_AF13      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[11]   ; PIN_AE13      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[12]   ; PIN_AE14      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[13]   ; PIN_AB14      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[14]   ; PIN_R6        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[15]   ; PIN_R5        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[16]   ; PIN_R4        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[17]   ; PIN_T3        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[18]   ; PIN_U5        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[19]   ; PIN_U3        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[1]    ; PIN_AD1       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[20]   ; PIN_V5        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[21]   ; PIN_V6        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[22]   ; PIN_Y6        ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[23]   ; PIN_AA7       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[24]   ; PIN_AA6       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[25]   ; PIN_AB3       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[26]   ; PIN_AC4       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[27]   ; PIN_AD4       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[2]    ; PIN_AE1       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[3]    ; PIN_AB5       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[4]    ; PIN_AB6       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[5]    ; PIN_AA8       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[6]    ; PIN_AB8       ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[7]    ; PIN_AE10      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[8]    ; PIN_AE11      ; QSF Assignment             ;
; Location            ;                ;              ; DA_PCM_OUT_T[9]    ; PIN_AE12      ; QSF Assignment             ;
; Location            ;                ;              ; DA_WR[0]           ; PIN_AF6       ; QSF Assignment             ;
; Location            ;                ;              ; DA_WR[1]           ; PIN_F7        ; QSF Assignment             ;
; Location            ;                ;              ; DA_WR[2]           ; PIN_K1        ; QSF Assignment             ;
; Location            ;                ;              ; DA_WR[3]           ; PIN_L2        ; QSF Assignment             ;
; Location            ;                ;              ; DA_WR[4]           ; PIN_K27       ; QSF Assignment             ;
; Location            ;                ;              ; DA_WR[5]           ; PIN_K28       ; QSF Assignment             ;
; Location            ;                ;              ; DA_WR[6]           ; PIN_AC24      ; QSF Assignment             ;
; Location            ;                ;              ; DA_WR[7]           ; PIN_AD25      ; QSF Assignment             ;
; Location            ;                ;              ; DA_WR_T[0]         ; PIN_AD5       ; QSF Assignment             ;
; Location            ;                ;              ; DA_WR_T[1]         ; PIN_AE4       ; QSF Assignment             ;
; Location            ;                ;              ; ENCODER_IN[2]      ; PIN_AB1       ; QSF Assignment             ;
; Location            ;                ;              ; ENCODER_IN[3]      ; PIN_AC5       ; QSF Assignment             ;
; Location            ;                ;              ; ENCODER_IN[4]      ; PIN_AE2       ; QSF Assignment             ;
; Location            ;                ;              ; ENCODER_IN[5]      ; PIN_AE3       ; QSF Assignment             ;
; Location            ;                ;              ; KEY                ; PIN_E7        ; QSF Assignment             ;
; Location            ;                ;              ; MODEL_SEL[0]       ; PIN_D20       ; QSF Assignment             ;
; Location            ;                ;              ; MODEL_SEL[1]       ; PIN_C17       ; QSF Assignment             ;
; Location            ;                ;              ; SYN_CLK            ; PIN_C5        ; QSF Assignment             ;
; Location            ;                ;              ; SYN_SCK            ; PIN_H17       ; QSF Assignment             ;
; Location            ;                ;              ; SYN_SDATAIN        ; PIN_E19       ; QSF Assignment             ;
; Location            ;                ;              ; SYN_SDATAOUT       ; PIN_J16       ; QSF Assignment             ;
; Location            ;                ;              ; SYN_TRIG_PULSE     ; PIN_F19       ; QSF Assignment             ;
; Location            ;                ;              ; SYN_TRIG_START     ; PIN_E21       ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_CLK_OUT         ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_MODE            ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[0]       ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[100]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[101]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[102]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[103]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[104]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[105]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[106]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[107]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[108]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[109]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[10]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[110]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[111]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[112]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[113]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[114]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[115]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[116]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[117]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[118]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[119]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[11]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[120]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[121]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[122]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[123]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[124]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[125]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[126]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[127]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[12]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[13]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[14]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[15]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[16]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[17]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[18]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[19]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[1]       ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[20]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[21]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[22]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[23]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[24]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[25]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[26]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[27]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[28]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[29]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[2]       ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[30]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[31]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[32]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[33]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[34]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[35]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[36]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[37]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[38]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[39]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[3]       ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[40]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[41]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[42]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[43]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[44]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[45]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[46]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[47]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[48]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[49]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[4]       ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[50]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[51]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[52]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[53]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[54]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[55]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[56]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[57]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[58]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[59]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[5]       ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[60]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[61]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[62]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[63]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[64]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[65]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[66]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[67]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[68]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[69]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[6]       ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[70]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[71]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[72]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[73]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[74]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[75]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[76]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[77]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[78]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[79]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[7]       ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[80]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[81]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[82]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[83]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[84]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[85]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[86]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[87]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[88]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[89]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[8]       ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[90]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[91]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[92]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[93]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[94]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[95]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[96]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[97]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[98]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[99]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; AD_PCM_IN[9]       ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_EMIT_RECV_EN[0] ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_EMIT_RECV_EN[1] ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_EMIT_RECV_EN[2] ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_EMIT_RECV_EN[3] ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_EMIT_RECV_EN[4] ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_EMIT_RECV_EN[5] ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_EMIT_RECV_EN[6] ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_EMIT_RECV_EN[7] ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_FILTER_SEL      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_BUF        ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_CLR        ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_DA[0]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_DA[10]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_DA[11]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_DA[1]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_DA[2]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_DA[3]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_DA[4]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_DA[5]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_DA[6]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_DA[7]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_DA[8]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_DA[9]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_GAIN       ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_LDAC       ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_SEL[0]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_SEL[1]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_SEL[2]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_GAIN_WR         ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; CH_SEL_419         ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_CLK_OUT         ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_CLK_OUT1        ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[0]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[100]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[101]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[102]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[103]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[104]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[105]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[106]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[107]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[108]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[109]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[10]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[110]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[111]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[11]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[12]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[13]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[14]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[15]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[16]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[17]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[18]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[19]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[1]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[20]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[21]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[22]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[23]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[24]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[25]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[26]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[27]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[28]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[29]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[2]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[30]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[31]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[32]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[33]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[34]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[35]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[36]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[37]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[38]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[39]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[3]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[40]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[41]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[42]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[43]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[44]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[45]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[46]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[47]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[48]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[49]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[4]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[50]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[51]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[52]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[53]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[54]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[55]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[56]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[57]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[58]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[59]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[5]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[60]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[61]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[62]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[63]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[64]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[65]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[66]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[67]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[68]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[69]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[6]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[70]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[71]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[72]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[73]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[74]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[75]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[76]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[77]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[78]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[79]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[7]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[80]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[81]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[82]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[83]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[84]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[85]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[86]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[87]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[88]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[89]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[8]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[90]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[91]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[92]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[93]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[94]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[95]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[96]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[97]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[98]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[99]     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT[9]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[0]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[10]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[11]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[12]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[13]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[14]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[15]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[16]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[17]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[18]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[19]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[1]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[20]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[21]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[22]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[23]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[24]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[25]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[26]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[27]   ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[2]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[3]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[4]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[5]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[6]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[7]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[8]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_PCM_OUT_T[9]    ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_WR[0]           ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_WR[1]           ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_WR[2]           ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_WR[3]           ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_WR[4]           ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_WR[5]           ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_WR[6]           ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_WR[7]           ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_WR_T[0]         ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; DA_WR_T[1]         ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; ENCODER_IN[2]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; ENCODER_IN[3]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; ENCODER_IN[4]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; ENCODER_IN[5]      ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; KEY                ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; MODEL_SEL[0]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard        ;                ;              ; MODEL_SEL[1]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard        ;                ;              ; SYN_CLK            ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; SYN_SCK            ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; SYN_SDATAIN        ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; SYN_SDATAOUT       ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; SYN_TRIG_PULSE     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; I/O Standard        ;                ;              ; SYN_TRIG_START     ; 3.3-V LVCMOS  ; QSF Assignment             ;
; DDIO_INPUT_REGISTER ; altddio_in     ;              ; input_cell_H       ; HIGH          ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER ; altddio_in     ;              ; input_cell_L       ; LOW           ; Compiler or HDL Assignment ;
+---------------------+----------------+--------------+--------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 73846 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 73846 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 370 / 59089 ( 0.63 % ) ;
;     -- Achieved     ; 370 / 59089 ( 0.63 % ) ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 72008   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 332     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 1491    ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 15      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                                ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Partition 1                    ; Partition 2                    ; # Connections ; # Requested ; # Preserved ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Top                            ; Top                            ; 302494        ; 0           ; 0           ;
; sld_hub:auto_hub               ; Top                            ; 179           ; 0           ; 0           ;
; Top                            ; sld_hub:auto_hub               ; 179           ; 0           ; 0           ;
; sld_hub:auto_hub               ; sld_hub:auto_hub               ; 1262          ; 0           ; 0           ;
; sld_signaltap:auto_signaltap_0 ; Top                            ; 194           ; 0           ; 0           ;
; Top                            ; sld_signaltap:auto_signaltap_0 ; 194           ; 0           ; 0           ;
; sld_signaltap:auto_signaltap_0 ; sld_hub:auto_hub               ; 77            ; 0           ; 0           ;
; sld_hub:auto_hub               ; sld_signaltap:auto_signaltap_0 ; 77            ; 0           ; 0           ;
; sld_signaltap:auto_signaltap_0 ; sld_signaltap:auto_signaltap_0 ; 4200          ; 0           ; 0           ;
; hard_block:auto_generated_inst ; Top                            ; 7020          ; 0           ; 0           ;
; Top                            ; hard_block:auto_generated_inst ; 7020          ; 0           ; 0           ;
; hard_block:auto_generated_inst ; sld_signaltap:auto_signaltap_0 ; 147           ; 0           ; 0           ;
; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ; 147           ; 0           ; 0           ;
; hard_block:auto_generated_inst ; hard_block:auto_generated_inst ; 16            ; 0           ; 0           ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/chenyu/RTL_work/RTL_work/UltraSound/output_files/UltraSound.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 51,562 / 114,480 ( 45 % )      ;
;     -- Combinational with no register       ; 17771                          ;
;     -- Register only                        ; 12487                          ;
;     -- Combinational with a register        ; 21304                          ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 16974                          ;
;     -- 3 input functions                    ; 17165                          ;
;     -- <=2 input functions                  ; 4936                           ;
;     -- Register only                        ; 12487                          ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 28894                          ;
;     -- arithmetic mode                      ; 10181                          ;
;                                             ;                                ;
; Total registers*                            ; 33,803 / 117,053 ( 29 % )      ;
;     -- Dedicated logic registers            ; 33,791 / 114,480 ( 30 % )      ;
;     -- I/O registers                        ; 12 / 2,573 ( < 1 % )           ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 4,093 / 7,155 ( 57 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 23 / 529 ( 4 % )               ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )                 ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                 ;
;                                             ;                                ;
; Global signals                              ; 18                             ;
; M9Ks                                        ; 154 / 432 ( 36 % )             ;
; Total block memory bits                     ; 1,122,928 / 3,981,312 ( 28 % ) ;
; Total block memory implementation bits      ; 1,419,264 / 3,981,312 ( 36 % ) ;
; Embedded Multiplier 9-bit elements          ; 180 / 532 ( 34 % )             ;
; PLLs                                        ; 2 / 4 ( 50 % )                 ;
; Global clocks                               ; 18 / 20 ( 90 % )               ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 24% / 24% / 25%                ;
; Peak interconnect usage (total/H/V)         ; 68% / 67% / 69%                ;
; Maximum fan-out                             ; 16594                          ;
; Highest non-global fan-out                  ; 6953                           ;
; Total fan-out                               ; 268799                         ;
; Average fan-out                             ; 3.22                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                      ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                     ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                     ; Low                    ; Low                            ; Low                            ;
;                                             ;                         ;                        ;                                ;                                ;
; Total logic elements                        ; 50247 / 114480 ( 44 % ) ; 219 / 114480 ( < 1 % ) ; 1096 / 114480 ( < 1 % )        ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 17586                   ; 89                     ; 96                             ; 0                              ;
;     -- Register only                        ; 11802                   ; 17                     ; 668                            ; 0                              ;
;     -- Combinational with a register        ; 20859                   ; 113                    ; 332                            ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                         ;                        ;                                ;                                ;
;     -- 4 input functions                    ; 16682                   ; 87                     ; 205                            ; 0                              ;
;     -- 3 input functions                    ; 16949                   ; 75                     ; 141                            ; 0                              ;
;     -- <=2 input functions                  ; 4814                    ; 40                     ; 82                             ; 0                              ;
;     -- Register only                        ; 11802                   ; 17                     ; 668                            ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Logic elements by mode                      ;                         ;                        ;                                ;                                ;
;     -- normal mode                          ; 28313                   ; 193                    ; 388                            ; 0                              ;
;     -- arithmetic mode                      ; 10132                   ; 9                      ; 40                             ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Total registers                             ; 32673                   ; 130                    ; 1000                           ; 0                              ;
;     -- Dedicated logic registers            ; 32661 / 114480 ( 29 % ) ; 130 / 114480 ( < 1 % ) ; 1000 / 114480 ( < 1 % )        ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 24                      ; 0                      ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Total LABs:  partially or completely used   ; 3980 / 7155 ( 56 % )    ; 20 / 7155 ( < 1 % )    ; 124 / 7155 ( 2 % )             ; 0 / 7155 ( 0 % )               ;
;                                             ;                         ;                        ;                                ;                                ;
; Virtual pins                                ; 0                       ; 0                      ; 0                              ; 0                              ;
; I/O pins                                    ; 23                      ; 0                      ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 180 / 532 ( 34 % )      ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 1106544                 ; 0                      ; 16384                          ; 0                              ;
; Total RAM block bits                        ; 1400832                 ; 0                      ; 18432                          ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )           ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )                  ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 152 / 432 ( 35 % )      ; 0 / 432 ( 0 % )        ; 2 / 432 ( < 1 % )              ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 12 / 24 ( 50 % )        ; 0 / 24 ( 0 % )         ; 1 / 24 ( 4 % )                 ; 5 / 24 ( 20 % )                ;
; Double Data Rate I/O output circuitry       ; 6 / 516 ( 1 % )         ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ; 0 / 516 ( 0 % )                ;
;                                             ;                         ;                        ;                                ;                                ;
; Connections                                 ;                         ;                        ;                                ;                                ;
;     -- Input Connections                    ; 31213                   ; 195                    ; 1227                           ; 3                              ;
;     -- Registered Input Connections         ; 30775                   ; 139                    ; 1031                           ; 0                              ;
;     -- Output Connections                   ; 805                     ; 223                    ; 1                              ; 31609                          ;
;     -- Registered Output Connections        ; 131                     ; 222                    ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Internal Connections                        ;                         ;                        ;                                ;                                ;
;     -- Total Connections                    ; 268404                  ; 1335                   ; 4806                           ; 31624                          ;
;     -- Registered Connections               ; 146543                  ; 924                    ; 2612                           ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; External Connections                        ;                         ;                        ;                                ;                                ;
;     -- Top                                  ; 210                     ; 310                    ; 511                            ; 30987                          ;
;     -- sld_hub:auto_hub                     ; 310                     ; 16                     ; 92                             ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 511                     ; 92                     ; 0                              ; 625                            ;
;     -- hard_block:auto_generated_inst       ; 30987                   ; 0                      ; 625                            ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Partition Interface                         ;                         ;                        ;                                ;                                ;
;     -- Input Ports                          ; 44                      ; 39                     ; 185                            ; 3                              ;
;     -- Output Ports                         ; 89                      ; 55                     ; 138                            ; 6                              ;
;     -- Bidir Ports                          ; 1                       ; 0                      ; 0                              ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Registered Ports                            ;                         ;                        ;                                ;                                ;
;     -- Registered Input Ports               ; 0                       ; 3                      ; 17                             ; 0                              ;
;     -- Registered Output Ports              ; 0                       ; 44                     ; 129                            ; 0                              ;
;                                             ;                         ;                        ;                                ;                                ;
; Port Connectivity                           ;                         ;                        ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                       ; 9                      ; 0                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0                       ; 1                      ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                       ; 0                      ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                       ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                       ; 1                      ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                       ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                       ; 2                      ; 40                             ; 1                              ;
;     -- Output Ports with no Fanout          ; 0                       ; 21                     ; 129                            ; 0                              ;
+---------------------------------------------+-------------------------+------------------------+--------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50         ; Y2    ; 2        ; 0            ; 36           ; 14           ; 47                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; ENCODER_IN[0]    ; N21   ; 6        ; 115          ; 42           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENCODER_IN[1]    ; U1    ; 2        ; 0            ; 30           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; ENET0_RX_CLK     ; A15   ; 7        ; 56           ; 73           ; 0            ; 1307                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[0] ; C16   ; 7        ; 62           ; 73           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[1] ; D16   ; 7        ; 62           ; 73           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[2] ; D17   ; 7        ; 81           ; 73           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DATA[3] ; C15   ; 7        ; 58           ; 73           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ENET0_RX_DV      ; C17   ; 7        ; 81           ; 73           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[0]           ; M23   ; 6        ; 115          ; 40           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[1]           ; M21   ; 6        ; 115          ; 53           ; 14           ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ENET0_CONFIG     ; P2    ; 1        ; 0            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ENET0_GTX_CLK    ; A17   ; 7        ; 60           ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_MDC        ; C20   ; 7        ; 85           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_RST_N      ; C19   ; 7        ; 83           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[0] ; C18   ; 7        ; 87           ; 73           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[1] ; D19   ; 7        ; 83           ; 73           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[2] ; A19   ; 7        ; 81           ; 73           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_DATA[3] ; B19   ; 7        ; 81           ; 73           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ENET0_TX_EN      ; A18   ; 7        ; 79           ; 73           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RX_ERR           ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX_ERR           ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                                  ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; ENET0_MDIO ; B21   ; 7        ; 87           ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|mdio_oen (inverted) ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                   ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                              ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO               ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO           ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                               ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                  ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                 ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                               ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                   ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                   ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                   ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                   ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                             ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; C18      ; DIFFIO_T50n, PADD1                    ; Use as regular IO        ; ENET0_TX_DATA[0]        ; Dual Purpose Pin          ;
; C17      ; DIFFIO_T46n, PADD3                    ; Use as regular IO        ; ENET0_RX_DV             ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T46p, PADD4, DQS2T/CQ3T,DPCLK8 ; Use as regular IO        ; ENET0_RX_DATA[2]        ; Dual Purpose Pin          ;
; A19      ; DIFFIO_T45n, PADD5                    ; Use as regular IO        ; ENET0_TX_DATA[2]        ; Dual Purpose Pin          ;
; B19      ; DIFFIO_T45p, PADD6                    ; Use as regular IO        ; ENET0_TX_DATA[3]        ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T44n, PADD7                    ; Use as regular IO        ; ENET0_TX_EN             ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T36n, PADD9                    ; Use as regular IO        ; ENET0_RX_DATA[0]        ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T36p, PADD10                   ; Use as regular IO        ; ENET0_RX_DATA[1]        ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T35n, PADD11                   ; Use as regular IO        ; ENET0_GTX_CLK           ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T32n, PADD13                   ; Use as regular IO        ; ENET0_RX_DATA[3]        ; Dual Purpose Pin          ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 56 ( 9 % )   ; 2.5V          ; --           ;
; 2        ; 2 / 63 ( 3 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 73 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 3 / 58 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 17 / 72 ( 24 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 532        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 501        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 517        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 487        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 482        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; ENET0_RX_CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; ENET0_GTX_CLK                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 442        ; 7        ; ENET0_TX_EN                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 440        ; 7        ; ENET0_TX_DATA[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 423        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 412        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A26      ; 404        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 533        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 502        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 518        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 488        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 443        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 441        ; 7        ; ENET0_TX_DATA[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; ENET0_MDIO                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 424        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 413        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 401        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 543        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 539        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 538        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 536        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 521        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 519        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 510        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 495        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 508        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 478        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 474        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 468        ; 7        ; ENET0_RX_DATA[3]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 460        ; 7        ; ENET0_RX_DATA[0]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 438        ; 7        ; ENET0_RX_DV                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 429        ; 7        ; ENET0_TX_DATA[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 435        ; 7        ; ENET0_RST_N                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 431        ; 7        ; ENET0_MDC                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C21      ; 422        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 418        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 415        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 416        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C25      ; 411        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C26      ; 400        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C27      ; 382        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 537        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 524        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 522        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 520        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 511        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 496        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 509        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 479        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 477        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 469        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 461        ; 7        ; ENET0_RX_DATA[1]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 439        ; 7        ; ENET0_RX_DATA[2]                                          ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 430        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 436        ; 7        ; ENET0_TX_DATA[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 432        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 419        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ; 402        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D23      ; 414        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D24      ; 417        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D25      ; 410        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D26      ; 383        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D27      ; 381        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D28      ; 380        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 17         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 541        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E5       ; 542        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 526        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 499        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 497        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 467        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ; 427        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ; 421        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E22      ; 403        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E25      ; 434        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E27      ; 375        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E28      ; 374        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 18         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 527        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 500        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 498        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 466        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 428        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ; 420        ; 7        ; TX_ERR                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F22      ; 409        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 395        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 379        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F27      ; 373        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 372        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 26         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 25         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 5          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 530        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 528        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 525        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 506        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 503        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 493        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 457        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 453        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 437        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 452        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ; 451        ; 7        ; RX_ERR                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G21      ; 445        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G22      ; 449        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 397        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 393        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 392        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 367        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 366        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 20         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 4          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ; 529        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 480        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 464        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 459        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 454        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 390        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 377        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 376        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 22         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 36         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 35         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 37         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 481        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 465        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J16      ; 458        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 450        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 386        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 365        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 364        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 27         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 29         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 39         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 388        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 370        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 362        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ; 361        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 49         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 48         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 32         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 31         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 21         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 43         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 42         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 40         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 384        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L23      ; 360        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 359        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 369        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ; 363        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L28      ; 357        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 51         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 50         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 34         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 33         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 46         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 355        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 354        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 353        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 44         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; ENCODER_IN[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ; 351        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 52         ; 1        ; ENET0_CONFIG                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ; 345        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P27      ; 350        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P28      ; 349        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 67         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 73         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 74         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 77         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 70         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 69         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 332        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 331        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 330        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ; 326        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 329        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 328        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 75         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 100        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 324        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ; 322        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; ENCODER_IN[1]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 79         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 71         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 72         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 90         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 89         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 103        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ; 104        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 305        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 316        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 314        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U27      ; 318        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U28      ; 317        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 84         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 83         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 82         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 81         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 108        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 107        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 110        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ; 109        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 309        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 308        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 307        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 306        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V27      ; 304        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V28      ; 303        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 88         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 87         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 112        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 111        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W8       ; 116        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 321        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 299        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 301        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W28      ; 302        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                         ;
+-------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+
; Name                          ; main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1 ; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+
; SDC pin name                  ; main_pll_inst|altpll_component|auto_generated|pll1                                 ; enet_clk_pll_inst|altpll_component|auto_generated|pll1                                         ;
; PLL mode                      ; Source Synchronous                                                                 ; Source Synchronous                                                                             ;
; Compensate clock              ; clock0                                                                             ; clock0                                                                                         ;
; Compensated input/output pins ; ENET0_MDIO, ENCODER_IN[1], ENCODER_IN[0]                                           ; --                                                                                             ;
; Switchover type               ; --                                                                                 ; --                                                                                             ;
; Input frequency 0             ; 50.0 MHz                                                                           ; 50.0 MHz                                                                                       ;
; Input frequency 1             ; --                                                                                 ; --                                                                                             ;
; Nominal PFD frequency         ; 50.0 MHz                                                                           ; 50.0 MHz                                                                                       ;
; Nominal VCO frequency         ; 599.9 MHz                                                                          ; 500.0 MHz                                                                                      ;
; VCO post scale K counter      ; 2                                                                                  ; 2                                                                                              ;
; VCO frequency control         ; Auto                                                                               ; Auto                                                                                           ;
; VCO phase shift step          ; 208 ps                                                                             ; 250 ps                                                                                         ;
; VCO multiply                  ; --                                                                                 ; --                                                                                             ;
; VCO divide                    ; --                                                                                 ; --                                                                                             ;
; Freq min lock                 ; 25.0 MHz                                                                           ; 30.0 MHz                                                                                       ;
; Freq max lock                 ; 54.18 MHz                                                                          ; 65.02 MHz                                                                                      ;
; M VCO Tap                     ; 0                                                                                  ; 0                                                                                              ;
; M Initial                     ; 1                                                                                  ; 1                                                                                              ;
; M value                       ; 12                                                                                 ; 10                                                                                             ;
; N value                       ; 1                                                                                  ; 1                                                                                              ;
; Charge pump current           ; setting 1                                                                          ; setting 1                                                                                      ;
; Loop filter resistance        ; setting 27                                                                         ; setting 27                                                                                     ;
; Loop filter capacitance       ; setting 0                                                                          ; setting 0                                                                                      ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                 ; 1.03 MHz to 1.97 MHz                                                                           ;
; Bandwidth type                ; Medium                                                                             ; Medium                                                                                         ;
; Real time reconfigurable      ; Off                                                                                ; Off                                                                                            ;
; Scan chain MIF file           ; --                                                                                 ; --                                                                                             ;
; Preserve PLL counter order    ; Off                                                                                ; Off                                                                                            ;
; PLL location                  ; PLL_3                                                                              ; PLL_1                                                                                          ;
; Inclk0 signal                 ; CLOCK_50                                                                           ; CLOCK_50                                                                                       ;
; Inclk1 signal                 ; --                                                                                 ; --                                                                                             ;
; Inclk0 signal type            ; Dedicated Pin                                                                      ; Dedicated Pin                                                                                  ;
; Inclk1 signal type            ; --                                                                                 ; --                                                                                             ;
+-------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+
; Name                                                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                  ;
+------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+
; main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[0]             ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; main_pll_inst|altpll_component|auto_generated|pll1|clk[0]     ;
; main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[1]             ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; main_pll_inst|altpll_component|auto_generated|pll1|clk[1]     ;
; main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[2]             ; clock2       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C2      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; main_pll_inst|altpll_component|auto_generated|pll1|clk[2]     ;
; main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[3]             ; clock3       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C3      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; main_pll_inst|altpll_component|auto_generated|pll1|clk[3]     ;
; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)    ; 11.25 (250 ps)   ; 50/50      ; C2      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 2.25 (250 ps)    ; 50/50      ; C0      ; 20            ; 10/10 Even ; --            ; 1       ; 0       ; enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
+------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; Logic Cells  ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                         ; Library Name ;
+---------------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ultrasound                                                                                             ; 51562 (5)    ; 33791 (2)                 ; 12 (12)       ; 1122928     ; 154  ; 180          ; 0       ; 90        ; 23   ; 0            ; 17771 (3)    ; 12487 (2)         ; 21304 (0)        ; |ultrasound                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;    |clkctrl1:clkctrl1_mac|                                                                              ; 3 (0)        ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |ultrasound|clkctrl1:clkctrl1_mac                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|                                       ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ultrasound|clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component                                                                                                                                                                                                                                                                                                                 ;              ;
;    |controller:controller_inst|                                                                         ; 8794 (8330)  ; 3018 (2713)               ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4226 (4067)  ; 427 (327)         ; 4141 (3974)      ; |ultrasound|controller:controller_inst                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |execcmd:execcmd_inst|                                                                            ; 305 (176)    ; 213 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (47)      ; 92 (64)           ; 121 (65)         ; |ultrasound|controller:controller_inst|execcmd:execcmd_inst                                                                                                                                                                                                                                                                                                                                                 ;              ;
;          |reg_dec_rate:reg_dec_rate_inst|                                                               ; 129 (129)    ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 28 (28)           ; 56 (56)          ; |ultrasound|controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst                                                                                                                                                                                                                                                                                                                  ;              ;
;       |inputram:inputram_inst|                                                                          ; 80 (0)       ; 46 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 42 (0)           ; |ultrasound|controller:controller_inst|inputram:inputram_inst                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |altsyncram:altsyncram_component|                                                              ; 80 (0)       ; 46 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 42 (0)           ; |ultrasound|controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                               ;              ;
;             |altsyncram_kjj1:auto_generated|                                                            ; 80 (0)       ; 46 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 4 (0)             ; 42 (0)           ; |ultrasound|controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated                                                                                                                                                                                                                                                                                ;              ;
;                |altsyncram_p3b2:altsyncram1|                                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1                                                                                                                                                                                                                                                    ;              ;
;                |sld_mod_ram_rom:mgl_prim2|                                                              ; 80 (57)      ; 46 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (20)      ; 4 (4)             ; 42 (33)          ; |ultrasound|controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                                      ;              ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                  ; 23 (23)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |ultrasound|controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                   ;              ;
;       |outputram:outputram_inst|                                                                        ; 79 (0)       ; 46 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 4 (0)             ; 42 (0)           ; |ultrasound|controller:controller_inst|outputram:outputram_inst                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |altsyncram:altsyncram_component|                                                              ; 79 (0)       ; 46 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 4 (0)             ; 42 (0)           ; |ultrasound|controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                             ;              ;
;             |altsyncram_lnj1:auto_generated|                                                            ; 79 (0)       ; 46 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 4 (0)             ; 42 (0)           ; |ultrasound|controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated                                                                                                                                                                                                                                                                              ;              ;
;                |altsyncram_p3b2:altsyncram1|                                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1                                                                                                                                                                                                                                                  ;              ;
;                |sld_mod_ram_rom:mgl_prim2|                                                              ; 79 (57)      ; 46 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (20)      ; 4 (4)             ; 42 (33)          ; |ultrasound|controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                                    ;              ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                  ; 22 (22)      ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |ultrasound|controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                                 ;              ;
;    |dac_tx2:dac_tx2_inst|                                                                               ; 11316 (0)    ; 6144 (0)                  ; 0 (0)         ; 0           ; 0    ; 100          ; 0       ; 50        ; 0    ; 0            ; 5168 (0)     ; 1600 (0)          ; 4548 (0)         ; |ultrasound|dac_tx2:dac_tx2_inst                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |tx_mix:tx_mixer[0].tx_mix_inst|                                                                  ; 1137 (406)   ; 618 (242)                 ; 0 (0)         ; 0           ; 0    ; 10           ; 0       ; 5         ; 0    ; 0            ; 519 (164)    ; 160 (0)           ; 458 (322)        ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |mult:mixer[0].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[0].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[1].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[1].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[2].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[2].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[3].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[3].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[4].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[4].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |pcmmux_fifo:mixer[0].ipcm_fifo|                                                               ; 79 (79)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[0].qpcm_fifo|                                                               ; 68 (68)      ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 8 (8)             ; 25 (25)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[1].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[2].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[3].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;       |tx_mix:tx_mixer[1].tx_mix_inst|                                                                  ; 1137 (406)   ; 618 (242)                 ; 0 (0)         ; 0           ; 0    ; 10           ; 0       ; 5         ; 0    ; 0            ; 519 (164)    ; 160 (0)           ; 458 (322)        ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |mult:mixer[0].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[0].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[1].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[1].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[2].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[2].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[3].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[3].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[4].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[4].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |pcmmux_fifo:mixer[0].ipcm_fifo|                                                               ; 79 (79)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[0].qpcm_fifo|                                                               ; 68 (68)      ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 8 (8)             ; 25 (25)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[1].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[2].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[3].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;       |tx_mix:tx_mixer[2].tx_mix_inst|                                                                  ; 1153 (406)   ; 618 (242)                 ; 0 (0)         ; 0           ; 0    ; 10           ; 0       ; 5         ; 0    ; 0            ; 531 (164)    ; 160 (0)           ; 462 (322)        ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |mult:mixer[0].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[0].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[1].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[1].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[2].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[2].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[3].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[3].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[4].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[4].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |pcmmux_fifo:mixer[0].ipcm_fifo|                                                               ; 79 (79)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[0].qpcm_fifo|                                                               ; 68 (68)      ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 8 (8)             ; 25 (25)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[1].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[2].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[3].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].ipcm_fifo|                                                               ; 90 (90)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 24 (24)           ; 22 (22)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].qpcm_fifo|                                                               ; 72 (72)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 8 (8)             ; 25 (25)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;       |tx_mix:tx_mixer[3].tx_mix_inst|                                                                  ; 1137 (406)   ; 618 (242)                 ; 0 (0)         ; 0           ; 0    ; 10           ; 0       ; 5         ; 0    ; 0            ; 519 (164)    ; 160 (0)           ; 458 (322)        ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |mult:mixer[0].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[0].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[1].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[1].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[2].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[2].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[3].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[3].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[4].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[4].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |pcmmux_fifo:mixer[0].ipcm_fifo|                                                               ; 79 (79)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[0].qpcm_fifo|                                                               ; 68 (68)      ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 8 (8)             ; 25 (25)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[1].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[2].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[3].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;       |tx_mix:tx_mixer[4].tx_mix_inst|                                                                  ; 1137 (406)   ; 618 (242)                 ; 0 (0)         ; 0           ; 0    ; 10           ; 0       ; 5         ; 0    ; 0            ; 519 (164)    ; 160 (0)           ; 458 (322)        ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |mult:mixer[0].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[0].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[1].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[1].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[2].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[2].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[3].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[3].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[4].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[4].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |pcmmux_fifo:mixer[0].ipcm_fifo|                                                               ; 79 (79)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[0].qpcm_fifo|                                                               ; 68 (68)      ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 8 (8)             ; 25 (25)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[1].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[2].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[3].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;       |tx_mix:tx_mixer[5].tx_mix_inst|                                                                  ; 1137 (406)   ; 618 (242)                 ; 0 (0)         ; 0           ; 0    ; 10           ; 0       ; 5         ; 0    ; 0            ; 519 (164)    ; 160 (0)           ; 458 (322)        ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |mult:mixer[0].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[0].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[1].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[1].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[2].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[2].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[3].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[3].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[4].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[4].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |pcmmux_fifo:mixer[0].ipcm_fifo|                                                               ; 79 (79)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[0].qpcm_fifo|                                                               ; 68 (68)      ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 8 (8)             ; 25 (25)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[1].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[2].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[3].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;       |tx_mix:tx_mixer[6].tx_mix_inst|                                                                  ; 1137 (406)   ; 618 (242)                 ; 0 (0)         ; 0           ; 0    ; 10           ; 0       ; 5         ; 0    ; 0            ; 519 (164)    ; 160 (0)           ; 458 (322)        ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |mult:mixer[0].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[0].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[1].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[1].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[2].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[2].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[3].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[3].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[4].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[4].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |pcmmux_fifo:mixer[0].ipcm_fifo|                                                               ; 79 (79)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[0].qpcm_fifo|                                                               ; 68 (68)      ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 8 (8)             ; 25 (25)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[1].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[2].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[3].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;       |tx_mix:tx_mixer[7].tx_mix_inst|                                                                  ; 1137 (406)   ; 618 (242)                 ; 0 (0)         ; 0           ; 0    ; 10           ; 0       ; 5         ; 0    ; 0            ; 519 (164)    ; 160 (0)           ; 458 (322)        ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |mult:mixer[0].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[0].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[1].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[1].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[2].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[2].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[3].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[3].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[4].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[4].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |pcmmux_fifo:mixer[0].ipcm_fifo|                                                               ; 79 (79)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[0].qpcm_fifo|                                                               ; 68 (68)      ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 8 (8)             ; 25 (25)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[1].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[2].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[3].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;       |tx_mix:tx_mixer[8].tx_mix_inst|                                                                  ; 1102 (372)   ; 600 (225)                 ; 0 (0)         ; 0           ; 0    ; 10           ; 0       ; 5         ; 0    ; 0            ; 502 (147)    ; 160 (0)           ; 440 (305)        ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |mult:mixer[0].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[0].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[1].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[1].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[2].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[2].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[3].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[3].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[4].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[4].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |pcmmux_fifo:mixer[0].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[0].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[1].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[2].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[3].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;       |tx_mix:tx_mixer[9].tx_mix_inst|                                                                  ; 1102 (372)   ; 600 (225)                 ; 0 (0)         ; 0           ; 0    ; 10           ; 0       ; 5         ; 0    ; 0            ; 502 (147)    ; 160 (0)           ; 440 (305)        ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst                                                                                                                                                                                                                                                                                                                                             ;              ;
;          |mult:mixer[0].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[0].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[1].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[1].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[2].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[2].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[3].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[3].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |mult:mixer[4].mult_inst|                                                                      ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[4].mult_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                         ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;          |pcmmux_fifo:mixer[0].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[0].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[1].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[1].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[2].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[2].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[3].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[3].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].ipcm_fifo|                                                               ; 82 (82)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 24 (24)           ; 19 (19)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;          |pcmmux_fifo:mixer[4].qpcm_fifo|                                                               ; 64 (64)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 8 (8)             ; 24 (24)          ; |ultrasound|dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo                                                                                                                                                                                                                                                                                                              ;              ;
;    |ddio_out1:ddio_out1_inst|                                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|ddio_out1:ddio_out1_inst                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |altddio_out:ALTDDIO_OUT_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|ddio_out1:ddio_out1_inst|altddio_out:ALTDDIO_OUT_component                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |ddio_out_rnj:auto_generated|                                                                  ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|ddio_out1:ddio_out1_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_rnj:auto_generated                                                                                                                                                                                                                                                                                                          ;              ;
;    |encoder:encoder_1|                                                                                  ; 220 (220)    ; 137 (137)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 1 (1)             ; 155 (155)        ; |ultrasound|encoder:encoder_1                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;    |encoder:encoder_2|                                                                                  ; 223 (223)    ; 137 (137)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 4 (4)             ; 147 (147)        ; |ultrasound|encoder:encoder_2                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;    |enet_clk_pll:enet_clk_pll_inst|                                                                     ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|enet_clk_pll:enet_clk_pll_inst                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |altpll:altpll_component|                                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |enet_clk_pll_altpll:auto_generated|                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated                                                                                                                                                                                                                                                                                                       ;              ;
;    |gen_key_signal:gen_key1_signal|                                                                     ; 59 (59)      ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 23 (23)          ; |ultrasound|gen_key_signal:gen_key1_signal                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;    |gen_reset:gen_enet_reset|                                                                           ; 29 (29)      ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 22 (22)          ; |ultrasound|gen_reset:gen_enet_reset                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;    |gen_reset:gen_sys_reset|                                                                            ; 30 (30)      ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 23 (23)          ; |ultrasound|gen_reset:gen_sys_reset                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;    |generic_spram:generic_spram_inst|                                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|generic_spram:generic_spram_inst                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |altsyncram:altsyncram_component|                                                                 ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|generic_spram:generic_spram_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                                ;              ;
;          |altsyncram_kcf1:auto_generated|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|generic_spram:generic_spram_inst|altsyncram:altsyncram_component|altsyncram_kcf1:auto_generated                                                                                                                                                                                                                                                                                                 ;              ;
;    |glitch_remove:glitch_remove_rx_pending|                                                             ; 31 (31)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 20 (20)          ; |ultrasound|glitch_remove:glitch_remove_rx_pending                                                                                                                                                                                                                                                                                                                                                          ;              ;
;    |glitch_remove:glitch_remove_tx_pending|                                                             ; 30 (30)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |ultrasound|glitch_remove:glitch_remove_tx_pending                                                                                                                                                                                                                                                                                                                                                          ;              ;
;    |iq_buf:iq_buf_inst|                                                                                 ; 1836 (48)    ; 27 (18)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1026 (30)    ; 1 (0)             ; 809 (18)         ; |ultrasound|iq_buf:iq_buf_inst                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |reg2ram:reg2ram_inst|                                                                            ; 1788 (1788)  ; 9 (9)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 996 (996)    ; 1 (1)             ; 791 (791)        ; |ultrasound|iq_buf:iq_buf_inst|reg2ram:reg2ram_inst                                                                                                                                                                                                                                                                                                                                                         ;              ;
;          |rowo_dpram:reg_buf|                                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|rowo_dpram:reg_buf                                                                                                                                                                                                                                                                                                                                      ;              ;
;             |altsyncram:altsyncram_component|                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|rowo_dpram:reg_buf|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                      ;              ;
;                |altsyncram_9ul1:auto_generated|                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|rowo_dpram:reg_buf|altsyncram:altsyncram_component|altsyncram_9ul1:auto_generated                                                                                                                                                                                                                                                                       ;              ;
;    |main_pll:main_pll_inst|                                                                             ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|main_pll:main_pll_inst                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |altpll:altpll_component|                                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|main_pll:main_pll_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |main_pll_altpll:auto_generated|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated                                                                                                                                                                                                                                                                                                                   ;              ;
;    |mix_freq2_mc:mix_freq2_mc_inst|                                                                     ; 14007 (2594) ; 10715 (2565)              ; 0 (0)         ; 0           ; 0    ; 80           ; 0       ; 40        ; 0    ; 0            ; 3194 (32)    ; 4019 (929)        ; 6794 (1632)      ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst|                                                    ; 390 (390)    ; 275 (275)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 94 (94)      ; 95 (95)           ; 201 (201)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[0].mix_mc[1].mix_freq2_inst|                                                    ; 264 (264)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 70 (70)      ; 69 (69)           ; 125 (125)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[1].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[1].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[0].mix_mc[2].mix_freq2_inst|                                                    ; 268 (268)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 74 (74)      ; 73 (73)           ; 121 (121)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[2].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[2].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[0].mix_mc[3].mix_freq2_inst|                                                    ; 267 (267)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 73 (73)      ; 72 (72)           ; 122 (122)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[3].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[3].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[0].mix_mc[4].mix_freq2_inst|                                                    ; 265 (265)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 71 (71)      ; 71 (71)           ; 123 (123)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[4].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[4].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[0].mix_mc[5].mix_freq2_inst|                                                    ; 272 (272)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 78 (78)      ; 78 (78)           ; 116 (116)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[5].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[5].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[0].mix_mc[6].mix_freq2_inst|                                                    ; 272 (272)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 78 (78)      ; 75 (75)           ; 119 (119)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[6].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[6].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[0].mix_mc[7].mix_freq2_inst|                                                    ; 291 (291)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 89 (89)      ; 81 (81)           ; 121 (121)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[7].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[7].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst|                                                    ; 390 (390)    ; 271 (271)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 100 (100)    ; 99 (99)           ; 191 (191)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[1].mix_mc[1].mix_freq2_inst|                                                    ; 271 (271)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 77 (77)      ; 76 (76)           ; 118 (118)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[1].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[1].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[1].mix_mc[2].mix_freq2_inst|                                                    ; 281 (281)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 87 (87)      ; 84 (84)           ; 110 (110)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[2].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[2].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[1].mix_mc[3].mix_freq2_inst|                                                    ; 271 (271)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 77 (77)      ; 75 (75)           ; 119 (119)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[3].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[3].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[1].mix_mc[4].mix_freq2_inst|                                                    ; 271 (271)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 77 (77)      ; 76 (76)           ; 118 (118)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[4].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[4].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[1].mix_mc[5].mix_freq2_inst|                                                    ; 266 (266)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 72 (72)      ; 71 (71)           ; 123 (123)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[5].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[5].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[1].mix_mc[6].mix_freq2_inst|                                                    ; 274 (274)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 79 (79)      ; 79 (79)           ; 116 (116)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[6].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[6].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[1].mix_mc[7].mix_freq2_inst|                                                    ; 283 (283)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 77 (77)      ; 72 (72)           ; 134 (134)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[7].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[7].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|                                                    ; 385 (385)    ; 271 (271)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 96 (96)      ; 85 (85)           ; 204 (204)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[2].mix_mc[1].mix_freq2_inst|                                                    ; 268 (268)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 74 (74)      ; 74 (74)           ; 120 (120)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[1].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[1].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[2].mix_mc[2].mix_freq2_inst|                                                    ; 272 (272)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 78 (78)      ; 77 (77)           ; 117 (117)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[2].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[2].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[2].mix_mc[3].mix_freq2_inst|                                                    ; 269 (269)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 75 (75)      ; 74 (74)           ; 120 (120)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[3].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[3].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[2].mix_mc[4].mix_freq2_inst|                                                    ; 271 (271)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 75 (75)      ; 77 (77)           ; 119 (119)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[4].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[4].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[2].mix_mc[5].mix_freq2_inst|                                                    ; 265 (265)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 71 (71)      ; 72 (72)           ; 122 (122)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[5].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[5].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[2].mix_mc[6].mix_freq2_inst|                                                    ; 273 (273)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 79 (79)      ; 79 (79)           ; 115 (115)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[6].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[6].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[2].mix_mc[7].mix_freq2_inst|                                                    ; 284 (284)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 77 (77)      ; 71 (71)           ; 136 (136)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[7].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[7].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|                                                    ; 383 (383)    ; 271 (271)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 92 (92)      ; 85 (85)           ; 206 (206)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[3].mix_mc[1].mix_freq2_inst|                                                    ; 265 (265)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 71 (71)      ; 71 (71)           ; 123 (123)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[1].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[1].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[3].mix_mc[2].mix_freq2_inst|                                                    ; 269 (269)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 75 (75)      ; 74 (74)           ; 120 (120)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[2].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[2].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[3].mix_mc[3].mix_freq2_inst|                                                    ; 272 (272)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 78 (78)      ; 77 (77)           ; 117 (117)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[3].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[3].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[3].mix_mc[4].mix_freq2_inst|                                                    ; 272 (272)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 78 (78)      ; 77 (77)           ; 117 (117)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[4].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[4].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[3].mix_mc[5].mix_freq2_inst|                                                    ; 270 (270)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 76 (76)      ; 75 (75)           ; 119 (119)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[5].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[5].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[3].mix_mc[6].mix_freq2_inst|                                                    ; 272 (272)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 77 (77)      ; 77 (77)           ; 118 (118)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[6].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[6].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[3].mix_mc[7].mix_freq2_inst|                                                    ; 283 (283)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 75 (75)      ; 74 (74)           ; 134 (134)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[7].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[7].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|                                                    ; 387 (387)    ; 271 (271)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 98 (98)      ; 101 (101)         ; 188 (188)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[4].mix_mc[1].mix_freq2_inst|                                                    ; 265 (265)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 71 (71)      ; 70 (70)           ; 124 (124)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[1].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[1].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[4].mix_mc[2].mix_freq2_inst|                                                    ; 270 (270)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 76 (76)      ; 75 (75)           ; 119 (119)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[2].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[2].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[4].mix_mc[3].mix_freq2_inst|                                                    ; 268 (268)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 74 (74)      ; 73 (73)           ; 121 (121)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[3].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[3].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[4].mix_mc[4].mix_freq2_inst|                                                    ; 276 (276)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 82 (82)      ; 80 (80)           ; 114 (114)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[4].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[4].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[4].mix_mc[5].mix_freq2_inst|                                                    ; 270 (270)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 76 (76)      ; 75 (75)           ; 119 (119)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[5].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[5].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[4].mix_mc[6].mix_freq2_inst|                                                    ; 268 (268)    ; 194 (194)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 74 (74)      ; 73 (73)           ; 121 (121)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[6].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[6].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;       |mix_freq2:mix_mf[4].mix_mc[7].mix_freq2_inst|                                                    ; 292 (292)    ; 195 (195)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 91 (91)      ; 78 (78)           ; 123 (123)        ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[7].mix_freq2_inst                                                                                                                                                                                                                                                                                                                     ;              ;
;          |mult:mult_inst|                                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[7].mix_freq2_inst|mult:mult_inst                                                                                                                                                                                                                                                                                                      ;              ;
;             |lpm_mult:lpm_mult_component|                                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                          ;              ;
;                |mult_ups:auto_generated|                                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated                                                                                                                                                                                                                                                  ;              ;
;    |pcm2udp:pcm2udp_inst|                                                                               ; 387 (217)    ; 84 (52)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 279 (142)    ; 2 (2)             ; 106 (73)         ; |ultrasound|pcm2udp:pcm2udp_inst                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;       |pcmmux_fifo:pcmmux_fifo_inst|                                                                    ; 170 (170)    ; 32 (32)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 137 (137)    ; 0 (0)             ; 33 (33)          ; |ultrasound|pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst                                                                                                                                                                                                                                                                                                                                               ;              ;
;          |rowo_dpram:rowo_dpram_inst|                                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst                                                                                                                                                                                                                                                                                                                    ;              ;
;             |altsyncram:altsyncram_component|                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                    ;              ;
;                |altsyncram_ttl1:auto_generated|                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated                                                                                                                                                                                                                                                     ;              ;
;    |sdio_master:sdio_master_inst|                                                                       ; 106 (106)    ; 95 (95)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 95 (95)          ; |ultrasound|sdio_master:sdio_master_inst                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;    |sdio_slave:sdio_slave_inst|                                                                         ; 98 (98)      ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 4 (4)             ; 80 (80)          ; |ultrasound|sdio_slave:sdio_slave_inst                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;    |shadow_sc:shadow_sc_inst|                                                                           ; 1901 (0)     ; 1814 (0)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 1213 (0)          ; 601 (0)          ; |ultrasound|shadow_sc:shadow_sc_inst                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |ram2reg:ram2reg_inst|                                                                            ; 1901 (1901)  ; 1814 (1814)               ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (87)      ; 1213 (1213)       ; 601 (601)        ; |ultrasound|shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst                                                                                                                                                                                                                                                                                                                                                   ;              ;
;          |generic_dpram:sc_mem|                                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem                                                                                                                                                                                                                                                                                                                              ;              ;
;             |altsyncram:altsyncram_component|                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                              ;              ;
;                |altsyncram_1ei2:auto_generated|                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated                                                                                                                                                                                                                                                               ;              ;
;    |sincos_gen:sincos_gen_inst|                                                                         ; 4459 (580)   ; 3385 (98)                 ; 0 (0)         ; 656640      ; 90   ; 0            ; 0       ; 0         ; 0    ; 0            ; 969 (354)    ; 1170 (37)         ; 2320 (331)       ; |ultrasound|sincos_gen:sincos_gen_inst                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |cic_inp:sincos_gen_inst[0].cic_inp_ipcm|                                                         ; 352 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 111 (0)           ; 196 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm                                                                                                                                                                                                                                                                                                                              ;              ;
;          |cic_inp_cic:cic_inp_cic_inst|                                                                 ; 352 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 111 (0)           ; 196 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst                                                                                                                                                                                                                                                                                                 ;              ;
;             |auk_dspip_avalon_streaming_controller_cic_121:aii_controller|                              ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller                                                                                                                                                                                                                                    ;              ;
;             |auk_dspip_avalon_streaming_sink_cic_121:aii_sink|                                          ; 49 (28)      ; 38 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (5)       ; 18 (18)           ; 21 (5)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink                                                                                                                                                                                                                                                ;              ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 21 (0)       ; 16 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                                        ;              ;
;                   |scfifo_ghh1:auto_generated|                                                          ; 21 (2)       ; 16 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated                                                                                                                                                                             ;              ;
;                      |a_dpfifo_9s81:dpfifo|                                                             ; 19 (11)      ; 15 (7)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo                                                                                                                                                        ;              ;
;                         |altsyncram_0tf1:FIFOram|                                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram                                                                                                                                ;              ;
;                         |cntr_ao7:usedw_counter|                                                        ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_ao7:usedw_counter                                                                                                                                 ;              ;
;                         |cntr_tnb:rd_ptr_msb|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                                                    ;              ;
;                         |cntr_unb:wr_ptr|                                                               ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr                                                                                                                                        ;              ;
;             |auk_dspip_avalon_streaming_source_cic_121:aii_source|                                      ; 63 (63)      ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 40 (40)           ; 22 (22)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source                                                                                                                                                                                                                                            ;              ;
;             |cic_inp_cic_core:cic_core|                                                                 ; 237 (39)     ; 204 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (16)      ; 53 (2)            ; 151 (20)         ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core                                                                                                                                                                                                                                                                       ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|                            ; 33 (17)      ; 33 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 17 (17)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|                            ; 35 (18)      ; 35 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|                            ; 36 (18)      ; 36 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_0|                                    ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_1|                                    ; 29 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 29 (29)      ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_2|                                    ; 30 (0)       ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 30 (30)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_upsample_cic_121:auk_dspip_upsample_inst|                                     ; 18 (18)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_upsample_cic_121:auk_dspip_upsample_inst                                                                                                                                                                                                                    ;              ;
;       |cic_inp:sincos_gen_inst[0].cic_inp_qpcm|                                                         ; 365 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 116 (0)           ; 190 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm                                                                                                                                                                                                                                                                                                                              ;              ;
;          |cic_inp_cic:cic_inp_cic_inst|                                                                 ; 365 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 116 (0)           ; 190 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst                                                                                                                                                                                                                                                                                                 ;              ;
;             |auk_dspip_avalon_streaming_controller_cic_121:aii_controller|                              ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller                                                                                                                                                                                                                                    ;              ;
;             |auk_dspip_avalon_streaming_sink_cic_121:aii_sink|                                          ; 48 (27)      ; 38 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (5)       ; 17 (17)           ; 21 (5)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink                                                                                                                                                                                                                                                ;              ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 21 (0)       ; 16 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                                        ;              ;
;                   |scfifo_ghh1:auto_generated|                                                          ; 21 (2)       ; 16 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated                                                                                                                                                                             ;              ;
;                      |a_dpfifo_9s81:dpfifo|                                                             ; 19 (11)      ; 15 (7)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo                                                                                                                                                        ;              ;
;                         |altsyncram_0tf1:FIFOram|                                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram                                                                                                                                ;              ;
;                         |cntr_ao7:usedw_counter|                                                        ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_ao7:usedw_counter                                                                                                                                 ;              ;
;                         |cntr_tnb:rd_ptr_msb|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                                                    ;              ;
;                         |cntr_unb:wr_ptr|                                                               ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr                                                                                                                                        ;              ;
;             |auk_dspip_avalon_streaming_source_cic_121:aii_source|                                      ; 63 (63)      ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 45 (45)           ; 17 (17)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source                                                                                                                                                                                                                                            ;              ;
;             |cic_inp_cic_core:cic_core|                                                                 ; 251 (53)     ; 204 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (30)      ; 54 (3)            ; 150 (19)         ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core                                                                                                                                                                                                                                                                       ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|                            ; 33 (17)      ; 33 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 17 (17)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|                            ; 35 (18)      ; 35 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|                            ; 36 (18)      ; 36 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_0|                                    ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_1|                                    ; 29 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 29 (29)      ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_2|                                    ; 30 (0)       ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 30 (30)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_upsample_cic_121:auk_dspip_upsample_inst|                                     ; 18 (18)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_upsample_cic_121:auk_dspip_upsample_inst                                                                                                                                                                                                                    ;              ;
;       |cic_inp:sincos_gen_inst[1].cic_inp_ipcm|                                                         ; 352 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 109 (0)           ; 197 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm                                                                                                                                                                                                                                                                                                                              ;              ;
;          |cic_inp_cic:cic_inp_cic_inst|                                                                 ; 352 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 109 (0)           ; 197 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst                                                                                                                                                                                                                                                                                                 ;              ;
;             |auk_dspip_avalon_streaming_controller_cic_121:aii_controller|                              ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller                                                                                                                                                                                                                                    ;              ;
;             |auk_dspip_avalon_streaming_sink_cic_121:aii_sink|                                          ; 48 (27)      ; 38 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (5)       ; 17 (17)           ; 21 (5)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink                                                                                                                                                                                                                                                ;              ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 21 (0)       ; 16 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                                        ;              ;
;                   |scfifo_ghh1:auto_generated|                                                          ; 21 (2)       ; 16 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated                                                                                                                                                                             ;              ;
;                      |a_dpfifo_9s81:dpfifo|                                                             ; 19 (11)      ; 15 (7)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo                                                                                                                                                        ;              ;
;                         |altsyncram_0tf1:FIFOram|                                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram                                                                                                                                ;              ;
;                         |cntr_ao7:usedw_counter|                                                        ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_ao7:usedw_counter                                                                                                                                 ;              ;
;                         |cntr_tnb:rd_ptr_msb|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                                                    ;              ;
;                         |cntr_unb:wr_ptr|                                                               ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr                                                                                                                                        ;              ;
;             |auk_dspip_avalon_streaming_source_cic_121:aii_source|                                      ; 63 (63)      ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 38 (38)           ; 24 (24)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source                                                                                                                                                                                                                                            ;              ;
;             |cic_inp_cic_core:cic_core|                                                                 ; 238 (40)     ; 204 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (17)      ; 54 (4)            ; 150 (19)         ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core                                                                                                                                                                                                                                                                       ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|                            ; 33 (17)      ; 33 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 17 (17)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|                            ; 35 (18)      ; 35 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|                            ; 36 (18)      ; 36 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 19 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 1 (1)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_0|                                    ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_1|                                    ; 29 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 29 (29)      ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_2|                                    ; 30 (0)       ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 30 (30)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_upsample_cic_121:auk_dspip_upsample_inst|                                     ; 18 (18)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_upsample_cic_121:auk_dspip_upsample_inst                                                                                                                                                                                                                    ;              ;
;       |cic_inp:sincos_gen_inst[1].cic_inp_qpcm|                                                         ; 364 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 109 (0)           ; 197 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm                                                                                                                                                                                                                                                                                                                              ;              ;
;          |cic_inp_cic:cic_inp_cic_inst|                                                                 ; 364 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 109 (0)           ; 197 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst                                                                                                                                                                                                                                                                                                 ;              ;
;             |auk_dspip_avalon_streaming_controller_cic_121:aii_controller|                              ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller                                                                                                                                                                                                                                    ;              ;
;             |auk_dspip_avalon_streaming_sink_cic_121:aii_sink|                                          ; 47 (26)      ; 38 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (4)        ; 16 (16)           ; 22 (6)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink                                                                                                                                                                                                                                                ;              ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 21 (0)       ; 16 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                                        ;              ;
;                   |scfifo_ghh1:auto_generated|                                                          ; 21 (2)       ; 16 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated                                                                                                                                                                             ;              ;
;                      |a_dpfifo_9s81:dpfifo|                                                             ; 19 (11)      ; 15 (7)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo                                                                                                                                                        ;              ;
;                         |altsyncram_0tf1:FIFOram|                                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram                                                                                                                                ;              ;
;                         |cntr_ao7:usedw_counter|                                                        ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_ao7:usedw_counter                                                                                                                                 ;              ;
;                         |cntr_tnb:rd_ptr_msb|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                                                    ;              ;
;                         |cntr_unb:wr_ptr|                                                               ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr                                                                                                                                        ;              ;
;             |auk_dspip_avalon_streaming_source_cic_121:aii_source|                                      ; 62 (62)      ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (38)           ; 24 (24)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source                                                                                                                                                                                                                                            ;              ;
;             |cic_inp_cic_core:cic_core|                                                                 ; 252 (53)     ; 204 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (30)      ; 55 (4)            ; 149 (19)         ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core                                                                                                                                                                                                                                                                       ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|                            ; 33 (17)      ; 33 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 17 (17)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|                            ; 35 (18)      ; 35 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|                            ; 36 (18)      ; 36 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_0|                                    ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_1|                                    ; 29 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 29 (29)      ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_2|                                    ; 30 (0)       ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 30 (30)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_upsample_cic_121:auk_dspip_upsample_inst|                                     ; 18 (18)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_upsample_cic_121:auk_dspip_upsample_inst                                                                                                                                                                                                                    ;              ;
;       |cic_inp:sincos_gen_inst[2].cic_inp_ipcm|                                                         ; 353 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 112 (0)           ; 194 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm                                                                                                                                                                                                                                                                                                                              ;              ;
;          |cic_inp_cic:cic_inp_cic_inst|                                                                 ; 353 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 112 (0)           ; 194 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst                                                                                                                                                                                                                                                                                                 ;              ;
;             |auk_dspip_avalon_streaming_controller_cic_121:aii_controller|                              ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller                                                                                                                                                                                                                                    ;              ;
;             |auk_dspip_avalon_streaming_sink_cic_121:aii_sink|                                          ; 48 (27)      ; 38 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (5)       ; 17 (17)           ; 21 (5)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink                                                                                                                                                                                                                                                ;              ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 21 (0)       ; 16 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                                        ;              ;
;                   |scfifo_ghh1:auto_generated|                                                          ; 21 (2)       ; 16 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated                                                                                                                                                                             ;              ;
;                      |a_dpfifo_9s81:dpfifo|                                                             ; 19 (11)      ; 15 (7)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo                                                                                                                                                        ;              ;
;                         |altsyncram_0tf1:FIFOram|                                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram                                                                                                                                ;              ;
;                         |cntr_ao7:usedw_counter|                                                        ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_ao7:usedw_counter                                                                                                                                 ;              ;
;                         |cntr_tnb:rd_ptr_msb|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                                                    ;              ;
;                         |cntr_unb:wr_ptr|                                                               ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr                                                                                                                                        ;              ;
;             |auk_dspip_avalon_streaming_source_cic_121:aii_source|                                      ; 63 (63)      ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 40 (40)           ; 22 (22)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source                                                                                                                                                                                                                                            ;              ;
;             |cic_inp_cic_core:cic_core|                                                                 ; 239 (40)     ; 204 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (17)      ; 55 (4)            ; 149 (19)         ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core                                                                                                                                                                                                                                                                       ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|                            ; 33 (17)      ; 33 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 17 (17)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|                            ; 35 (18)      ; 35 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|                            ; 36 (18)      ; 36 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_0|                                    ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_1|                                    ; 29 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 29 (29)      ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_2|                                    ; 30 (0)       ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 30 (30)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_upsample_cic_121:auk_dspip_upsample_inst|                                     ; 18 (18)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_upsample_cic_121:auk_dspip_upsample_inst                                                                                                                                                                                                                    ;              ;
;       |cic_inp:sincos_gen_inst[2].cic_inp_qpcm|                                                         ; 365 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 111 (0)           ; 195 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm                                                                                                                                                                                                                                                                                                                              ;              ;
;          |cic_inp_cic:cic_inp_cic_inst|                                                                 ; 365 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 111 (0)           ; 195 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst                                                                                                                                                                                                                                                                                                 ;              ;
;             |auk_dspip_avalon_streaming_controller_cic_121:aii_controller|                              ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller                                                                                                                                                                                                                                    ;              ;
;             |auk_dspip_avalon_streaming_sink_cic_121:aii_sink|                                          ; 48 (27)      ; 38 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (5)       ; 17 (17)           ; 21 (5)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink                                                                                                                                                                                                                                                ;              ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 21 (0)       ; 16 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                                        ;              ;
;                   |scfifo_ghh1:auto_generated|                                                          ; 21 (2)       ; 16 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated                                                                                                                                                                             ;              ;
;                      |a_dpfifo_9s81:dpfifo|                                                             ; 19 (11)      ; 15 (7)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo                                                                                                                                                        ;              ;
;                         |altsyncram_0tf1:FIFOram|                                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram                                                                                                                                ;              ;
;                         |cntr_ao7:usedw_counter|                                                        ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_ao7:usedw_counter                                                                                                                                 ;              ;
;                         |cntr_tnb:rd_ptr_msb|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                                                    ;              ;
;                         |cntr_unb:wr_ptr|                                                               ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr                                                                                                                                        ;              ;
;             |auk_dspip_avalon_streaming_source_cic_121:aii_source|                                      ; 63 (63)      ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 40 (40)           ; 22 (22)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source                                                                                                                                                                                                                                            ;              ;
;             |cic_inp_cic_core:cic_core|                                                                 ; 251 (53)     ; 204 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (30)      ; 54 (4)            ; 150 (19)         ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core                                                                                                                                                                                                                                                                       ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|                            ; 33 (17)      ; 33 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 17 (17)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|                            ; 35 (18)      ; 35 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|                            ; 36 (18)      ; 36 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 19 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 1 (1)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_0|                                    ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_1|                                    ; 29 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 29 (29)      ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_2|                                    ; 30 (0)       ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 30 (30)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_upsample_cic_121:auk_dspip_upsample_inst|                                     ; 18 (18)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_upsample_cic_121:auk_dspip_upsample_inst                                                                                                                                                                                                                    ;              ;
;       |cic_inp:sincos_gen_inst[3].cic_inp_ipcm|                                                         ; 351 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 114 (0)           ; 192 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm                                                                                                                                                                                                                                                                                                                              ;              ;
;          |cic_inp_cic:cic_inp_cic_inst|                                                                 ; 351 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 114 (0)           ; 192 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst                                                                                                                                                                                                                                                                                                 ;              ;
;             |auk_dspip_avalon_streaming_controller_cic_121:aii_controller|                              ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller                                                                                                                                                                                                                                    ;              ;
;             |auk_dspip_avalon_streaming_sink_cic_121:aii_sink|                                          ; 48 (27)      ; 38 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (5)       ; 17 (17)           ; 21 (5)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink                                                                                                                                                                                                                                                ;              ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 21 (0)       ; 16 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                                        ;              ;
;                   |scfifo_ghh1:auto_generated|                                                          ; 21 (2)       ; 16 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated                                                                                                                                                                             ;              ;
;                      |a_dpfifo_9s81:dpfifo|                                                             ; 19 (11)      ; 15 (7)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo                                                                                                                                                        ;              ;
;                         |altsyncram_0tf1:FIFOram|                                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram                                                                                                                                ;              ;
;                         |cntr_ao7:usedw_counter|                                                        ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_ao7:usedw_counter                                                                                                                                 ;              ;
;                         |cntr_tnb:rd_ptr_msb|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                                                    ;              ;
;                         |cntr_unb:wr_ptr|                                                               ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr                                                                                                                                        ;              ;
;             |auk_dspip_avalon_streaming_source_cic_121:aii_source|                                      ; 63 (63)      ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 42 (42)           ; 20 (20)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source                                                                                                                                                                                                                                            ;              ;
;             |cic_inp_cic_core:cic_core|                                                                 ; 239 (40)     ; 204 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (15)      ; 55 (4)            ; 151 (21)         ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core                                                                                                                                                                                                                                                                       ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|                            ; 33 (17)      ; 33 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 17 (17)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|                            ; 35 (18)      ; 35 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|                            ; 36 (18)      ; 36 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_0|                                    ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_1|                                    ; 29 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 29 (29)      ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_2|                                    ; 30 (0)       ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 30 (30)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_upsample_cic_121:auk_dspip_upsample_inst|                                     ; 18 (18)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_upsample_cic_121:auk_dspip_upsample_inst                                                                                                                                                                                                                    ;              ;
;       |cic_inp:sincos_gen_inst[3].cic_inp_qpcm|                                                         ; 365 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 116 (0)           ; 190 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm                                                                                                                                                                                                                                                                                                                              ;              ;
;          |cic_inp_cic:cic_inp_cic_inst|                                                                 ; 365 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 116 (0)           ; 190 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst                                                                                                                                                                                                                                                                                                 ;              ;
;             |auk_dspip_avalon_streaming_controller_cic_121:aii_controller|                              ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller                                                                                                                                                                                                                                    ;              ;
;             |auk_dspip_avalon_streaming_sink_cic_121:aii_sink|                                          ; 48 (27)      ; 38 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (5)       ; 17 (17)           ; 21 (5)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink                                                                                                                                                                                                                                                ;              ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 21 (0)       ; 16 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                                        ;              ;
;                   |scfifo_ghh1:auto_generated|                                                          ; 21 (2)       ; 16 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated                                                                                                                                                                             ;              ;
;                      |a_dpfifo_9s81:dpfifo|                                                             ; 19 (11)      ; 15 (7)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo                                                                                                                                                        ;              ;
;                         |altsyncram_0tf1:FIFOram|                                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram                                                                                                                                ;              ;
;                         |cntr_ao7:usedw_counter|                                                        ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_ao7:usedw_counter                                                                                                                                 ;              ;
;                         |cntr_tnb:rd_ptr_msb|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                                                    ;              ;
;                         |cntr_unb:wr_ptr|                                                               ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr                                                                                                                                        ;              ;
;             |auk_dspip_avalon_streaming_source_cic_121:aii_source|                                      ; 63 (63)      ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 45 (45)           ; 17 (17)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source                                                                                                                                                                                                                                            ;              ;
;             |cic_inp_cic_core:cic_core|                                                                 ; 251 (53)     ; 204 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (30)      ; 54 (3)            ; 150 (19)         ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core                                                                                                                                                                                                                                                                       ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|                            ; 33 (17)      ; 33 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 17 (17)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|                            ; 35 (18)      ; 35 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|                            ; 36 (18)      ; 36 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_0|                                    ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_1|                                    ; 29 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 29 (29)      ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_2|                                    ; 30 (0)       ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 30 (30)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_upsample_cic_121:auk_dspip_upsample_inst|                                     ; 18 (18)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_upsample_cic_121:auk_dspip_upsample_inst                                                                                                                                                                                                                    ;              ;
;       |cic_inp:sincos_gen_inst[4].cic_inp_ipcm|                                                         ; 352 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 118 (0)           ; 188 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm                                                                                                                                                                                                                                                                                                                              ;              ;
;          |cic_inp_cic:cic_inp_cic_inst|                                                                 ; 352 (0)      ; 306 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 118 (0)           ; 188 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst                                                                                                                                                                                                                                                                                                 ;              ;
;             |auk_dspip_avalon_streaming_controller_cic_121:aii_controller|                              ; 3 (3)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller                                                                                                                                                                                                                                    ;              ;
;             |auk_dspip_avalon_streaming_sink_cic_121:aii_sink|                                          ; 48 (27)      ; 38 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (5)       ; 17 (17)           ; 21 (5)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink                                                                                                                                                                                                                                                ;              ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 21 (0)       ; 16 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                                        ;              ;
;                   |scfifo_ghh1:auto_generated|                                                          ; 21 (2)       ; 16 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated                                                                                                                                                                             ;              ;
;                      |a_dpfifo_9s81:dpfifo|                                                             ; 19 (11)      ; 15 (7)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo                                                                                                                                                        ;              ;
;                         |altsyncram_0tf1:FIFOram|                                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram                                                                                                                                ;              ;
;                         |cntr_ao7:usedw_counter|                                                        ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_ao7:usedw_counter                                                                                                                                 ;              ;
;                         |cntr_tnb:rd_ptr_msb|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                                                    ;              ;
;                         |cntr_unb:wr_ptr|                                                               ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr                                                                                                                                        ;              ;
;             |auk_dspip_avalon_streaming_source_cic_121:aii_source|                                      ; 63 (63)      ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 47 (47)           ; 15 (15)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source                                                                                                                                                                                                                                            ;              ;
;             |cic_inp_cic_core:cic_core|                                                                 ; 238 (40)     ; 204 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (17)      ; 54 (3)            ; 150 (19)         ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core                                                                                                                                                                                                                                                                       ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|                            ; 33 (17)      ; 33 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 17 (17)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|                            ; 35 (18)      ; 35 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|                            ; 36 (18)      ; 36 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_0|                                    ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_1|                                    ; 29 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 29 (29)      ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_2|                                    ; 30 (0)       ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 30 (30)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_upsample_cic_121:auk_dspip_upsample_inst|                                     ; 18 (18)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_upsample_cic_121:auk_dspip_upsample_inst                                                                                                                                                                                                                    ;              ;
;       |cic_inp:sincos_gen_inst[4].cic_inp_qpcm|                                                         ; 366 (0)      ; 307 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 112 (0)           ; 195 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm                                                                                                                                                                                                                                                                                                                              ;              ;
;          |cic_inp_cic:cic_inp_cic_inst|                                                                 ; 366 (0)      ; 307 (0)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 112 (0)           ; 195 (0)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst                                                                                                                                                                                                                                                                                                 ;              ;
;             |auk_dspip_avalon_streaming_controller_cic_121:aii_controller|                              ; 4 (4)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller                                                                                                                                                                                                                                    ;              ;
;             |auk_dspip_avalon_streaming_sink_cic_121:aii_sink|                                          ; 48 (27)      ; 38 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (5)       ; 17 (17)           ; 21 (5)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink                                                                                                                                                                                                                                                ;              ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                ; 21 (0)       ; 16 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                                                                                        ;              ;
;                   |scfifo_ghh1:auto_generated|                                                          ; 21 (2)       ; 16 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 16 (1)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated                                                                                                                                                                             ;              ;
;                      |a_dpfifo_9s81:dpfifo|                                                             ; 19 (11)      ; 15 (7)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (7)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo                                                                                                                                                        ;              ;
;                         |altsyncram_0tf1:FIFOram|                                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram                                                                                                                                ;              ;
;                         |cntr_ao7:usedw_counter|                                                        ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_ao7:usedw_counter                                                                                                                                 ;              ;
;                         |cntr_tnb:rd_ptr_msb|                                                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                                                    ;              ;
;                         |cntr_unb:wr_ptr|                                                               ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr                                                                                                                                        ;              ;
;             |auk_dspip_avalon_streaming_source_cic_121:aii_source|                                      ; 63 (63)      ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 41 (41)           ; 21 (21)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source                                                                                                                                                                                                                                            ;              ;
;             |cic_inp_cic_core:cic_core|                                                                 ; 251 (53)     ; 204 (23)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (30)      ; 54 (4)            ; 150 (19)         ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core                                                                                                                                                                                                                                                                       ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|                            ; 33 (17)      ; 33 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 17 (17)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 16 (16)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_0|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|                            ; 35 (18)      ; 35 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_1|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|                            ; 36 (18)      ; 36 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 19 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2                                                                                                                                                                                                           ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:u0|                                                  ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 1 (1)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_differentiator_cic_121:auk_dspip_differentiator_2|auk_dspip_delay_cic_121:\glogic:u0                                                                                                                                                                        ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_0|                                    ; 18 (0)       ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 18 (18)      ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_0|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_1|                                    ; 29 (0)       ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 29 (29)      ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_1|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_integrator_cic_121:auk_dspip_integrator_2|                                    ; 30 (0)       ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2                                                                                                                                                                                                                   ;              ;
;                   |auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1|                   ; 30 (30)      ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_integrator_cic_121:auk_dspip_integrator_2|auk_dspip_delay_cic_121:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                                 ;              ;
;                |auk_dspip_upsample_cic_121:auk_dspip_upsample_inst|                                     ; 18 (18)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; |ultrasound|sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|auk_dspip_upsample_cic_121:auk_dspip_upsample_inst                                                                                                                                                                                                                    ;              ;
;       |sincos_mem:sincos_gen_inst[0].sincos_mem_inst|                                                   ; 71 (71)      ; 46 (46)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 1 (1)             ; 46 (46)          ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[0].sincos_mem_inst                                                                                                                                                                                                                                                                                                                        ;              ;
;          |generic_dpram:sin_mem|                                                                        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[0].sincos_mem_inst|generic_dpram:sin_mem                                                                                                                                                                                                                                                                                                  ;              ;
;             |altsyncram:altsyncram_component|                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[0].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                  ;              ;
;                |altsyncram_tei2:auto_generated|                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[0].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component|altsyncram_tei2:auto_generated                                                                                                                                                                                                                                   ;              ;
;       |sincos_mem:sincos_gen_inst[1].sincos_mem_inst|                                                   ; 70 (70)      ; 45 (45)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 1 (1)             ; 54 (54)          ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[1].sincos_mem_inst                                                                                                                                                                                                                                                                                                                        ;              ;
;          |generic_dpram:sin_mem|                                                                        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[1].sincos_mem_inst|generic_dpram:sin_mem                                                                                                                                                                                                                                                                                                  ;              ;
;             |altsyncram:altsyncram_component|                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[1].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                  ;              ;
;                |altsyncram_tei2:auto_generated|                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[1].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component|altsyncram_tei2:auto_generated                                                                                                                                                                                                                                   ;              ;
;       |sincos_mem:sincos_gen_inst[2].sincos_mem_inst|                                                   ; 70 (70)      ; 45 (45)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 1 (1)             ; 51 (51)          ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst                                                                                                                                                                                                                                                                                                                        ;              ;
;          |generic_dpram:sin_mem|                                                                        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|generic_dpram:sin_mem                                                                                                                                                                                                                                                                                                  ;              ;
;             |altsyncram:altsyncram_component|                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                  ;              ;
;                |altsyncram_tei2:auto_generated|                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component|altsyncram_tei2:auto_generated                                                                                                                                                                                                                                   ;              ;
;       |sincos_mem:sincos_gen_inst[3].sincos_mem_inst|                                                   ; 70 (70)      ; 45 (45)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 1 (1)             ; 50 (50)          ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[3].sincos_mem_inst                                                                                                                                                                                                                                                                                                                        ;              ;
;          |generic_dpram:sin_mem|                                                                        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[3].sincos_mem_inst|generic_dpram:sin_mem                                                                                                                                                                                                                                                                                                  ;              ;
;             |altsyncram:altsyncram_component|                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[3].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                  ;              ;
;                |altsyncram_tei2:auto_generated|                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[3].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component|altsyncram_tei2:auto_generated                                                                                                                                                                                                                                   ;              ;
;       |sincos_mem:sincos_gen_inst[4].sincos_mem_inst|                                                   ; 70 (70)      ; 45 (45)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 53 (53)          ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[4].sincos_mem_inst                                                                                                                                                                                                                                                                                                                        ;              ;
;          |generic_dpram:sin_mem|                                                                        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[4].sincos_mem_inst|generic_dpram:sin_mem                                                                                                                                                                                                                                                                                                  ;              ;
;             |altsyncram:altsyncram_component|                                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[4].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                  ;              ;
;                |altsyncram_tei2:auto_generated|                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[4].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component|altsyncram_tei2:auto_generated                                                                                                                                                                                                                                   ;              ;
;    |sld_hub:auto_hub|                                                                                   ; 219 (1)      ; 130 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (1)       ; 17 (0)            ; 113 (0)          ; |ultrasound|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                    ; 218 (175)    ; 130 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (74)      ; 17 (14)           ; 113 (87)         ; |ultrasound|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                                   ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                      ; 23 (23)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 10 (10)          ; |ultrasound|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                           ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)      ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |ultrasound|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                         ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                     ; 1096 (129)   ; 1000 (128)                ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (1)       ; 668 (128)         ; 332 (0)          ; |ultrasound|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 967 (0)      ; 872 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 540 (0)           ; 332 (0)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                            ;              ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 967 (298)    ; 872 (284)                 ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (14)      ; 540 (278)         ; 332 (6)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                     ;              ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 54 (52)      ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 35 (35)           ; 17 (0)           ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                      ;              ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                  ;              ;
;                   |decode_dvf:auto_generated|                                                           ; 2 (2)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                                                                        ;              ;
;                |lpm_mux:mux|                                                                            ; 17 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                          ;              ;
;                   |mux_usc:auto_generated|                                                              ; 17 (17)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_usc:auto_generated                                                                                                                                                                                   ;              ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                     ;              ;
;                |altsyncram_nu14:auto_generated|                                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nu14:auto_generated                                                                                                                                                                                                      ;              ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                      ;              ;
;             |lpm_shiftreg:status_register|                                                              ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                        ;              ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 82 (82)      ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 13 (13)           ; 36 (36)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                          ;              ;
;             |sld_ela_control:ela_control|                                                               ; 357 (1)      ; 336 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 206 (0)           ; 130 (1)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                         ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                 ;              ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 320 (0)      ; 320 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 192 (0)           ; 128 (0)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                                  ;              ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 192 (192)    ; 192 (192)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 192 (192)         ; 0 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                                       ;              ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 128 (0)      ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 128 (0)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                                   ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1                                                            ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                                             ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                                             ;              ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 32 (22)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 10 (0)            ; 1 (1)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                           ;              ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                   ;              ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 132 (10)     ; 118 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (10)      ; 0 (0)             ; 118 (0)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                    ;              ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 6 (0)        ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                          ;              ;
;                   |cntr_rgi:auto_generated|                                                             ; 6 (6)        ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_rgi:auto_generated                                                                                                                  ;              ;
;                |lpm_counter:read_pointer_counter|                                                       ; 8 (0)        ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                   ;              ;
;                   |cntr_l6j:auto_generated|                                                             ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_l6j:auto_generated                                                                                                                                           ;              ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)        ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                         ;              ;
;                   |cntr_lgi:auto_generated|                                                             ; 7 (7)        ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_lgi:auto_generated                                                                                                                                 ;              ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)        ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                            ;              ;
;                   |cntr_23j:auto_generated|                                                             ; 3 (3)        ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                                                                                    ;              ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                   ;              ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 64 (64)      ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                    ;              ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 17 (17)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                 ;              ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 19 (19)      ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |ultrasound|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                               ;              ;
;    |synchronizer:synchronizer_mac|                                                                      ; 2 (2)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ultrasound|synchronizer:synchronizer_mac                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;    |udp_arb_mux:udp_arb_mux_inst|                                                                       ; 179 (166)    ; 105 (100)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (45)      ; 10 (9)            ; 116 (112)        ; |ultrasound|udp_arb_mux:udp_arb_mux_inst                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |arbiter:arb_inst|                                                                                ; 13 (13)      ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 4 (3)            ; |ultrasound|udp_arb_mux:udp_arb_mux_inst|arbiter:arb_inst                                                                                                                                                                                                                                                                                                                                                   ;              ;
;          |priority_encoder:priority_encoder_inst|                                                       ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ultrasound|udp_arb_mux:udp_arb_mux_inst|arbiter:arb_inst|priority_encoder:priority_encoder_inst                                                                                                                                                                                                                                                                                                            ;              ;
;    |udp_mac_complete:udp_mac_complete_inst|                                                             ; 9152 (402)   ; 6802 (314)                ; 0 (0)         ; 81264       ; 17   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2348 (85)    ; 3347 (97)         ; 3457 (199)       ; |ultrasound|udp_mac_complete:udp_mac_complete_inst                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |avalon2axi:avalon2axi_inst|                                                                      ; 35 (35)      ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 29 (29)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst                                                                                                                                                                                                                                                                                                                               ;              ;
;       |eth_axis_rx:eth_axis_rx_inst|                                                                    ; 140 (140)    ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 49 (49)           ; 49 (49)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst                                                                                                                                                                                                                                                                                                                             ;              ;
;       |eth_axis_tx:eth_axis_tx_inst|                                                                    ; 191 (191)    ; 132 (132)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 56 (56)           ; 76 (76)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst                                                                                                                                                                                                                                                                                                                             ;              ;
;       |ether1:ether1_inst|                                                                              ; 4196 (0)     ; 3272 (0)                  ; 0 (0)         ; 81264       ; 17   ; 0            ; 0       ; 0         ; 0    ; 0            ; 916 (0)      ; 1663 (0)          ; 1617 (0)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst                                                                                                                                                                                                                                                                                                                                       ;              ;
;          |altera_tse_mac:altera_tse_mac_inst|                                                           ; 4196 (0)     ; 3272 (0)                  ; 0 (0)         ; 81264       ; 17   ; 0            ; 0       ; 0         ; 0    ; 0            ; 916 (0)      ; 1663 (0)          ; 1617 (0)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst                                                                                                                                                                                                                                                                                                    ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_0|                                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0                                                                                                                                                                                                                                                         ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_1|                                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1                                                                                                                                                                                                                                                         ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_2|                                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2                                                                                                                                                                                                                                                         ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_3|                                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3                                                                                                                                                                                                                                                         ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_4|                                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4                                                                                                                                                                                                                                                         ;              ;
;             |altera_tse_top_gen_host:top_gen_host_inst|                                                 ; 4181 (0)     ; 3257 (0)                  ; 0 (0)         ; 81264       ; 17   ; 0            ; 0       ; 0         ; 0    ; 0            ; 916 (0)      ; 1653 (0)          ; 1612 (1)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst                                                                                                                                                                                                                                                          ;              ;
;                |altera_tse_mac_control:U_MAC_CONTROL|                                                   ; 1851 (0)     ; 1368 (0)                  ; 0 (0)         ; 1536        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 473 (0)      ; 727 (0)           ; 651 (0)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL                                                                                                                                                                                                                     ;              ;
;                   |altera_tse_host_control:U_CTRL|                                                      ; 46 (40)      ; 27 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 9 (4)             ; 19 (19)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL                                                                                                                                                                                      ;              ;
;                      |altera_std_synchronizer:U_SYNC_1|                                                 ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_std_synchronizer:U_SYNC_1                                                                                                                                                     ;              ;
;                      |altera_std_synchronizer:U_SYNC_2|                                                 ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_std_synchronizer:U_SYNC_2                                                                                                                                                     ;              ;
;                   |altera_tse_register_map:U_REG|                                                       ; 1806 (959)   ; 1341 (688)                ; 0 (0)         ; 1536        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 455 (260)    ; 718 (209)         ; 633 (491)        ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG                                                                                                                                                                                       ;              ;
;                      |altera_std_synchronizer:U_SYNC_3|                                                 ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_3                                                                                                                                                      ;              ;
;                      |altera_std_synchronizer:U_SYNC_4|                                                 ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_4                                                                                                                                                      ;              ;
;                      |altera_std_synchronizer:U_SYNC_5|                                                 ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_5                                                                                                                                                      ;              ;
;                      |altera_tse_clock_crosser:U_SYNC_10|                                               ; 74 (68)      ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 71 (65)           ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10                                                                                                                                                    ;              ;
;                         |altera_std_synchronizer:in_to_out_synchronizer|                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_std_synchronizer:in_to_out_synchronizer                                                                                                     ;              ;
;                         |altera_std_synchronizer:out_to_in_synchronizer|                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_std_synchronizer:out_to_in_synchronizer                                                                                                     ;              ;
;                      |altera_tse_clock_crosser:U_SYNC_11|                                               ; 74 (68)      ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 71 (65)           ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11                                                                                                                                                    ;              ;
;                         |altera_std_synchronizer:in_to_out_synchronizer|                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_std_synchronizer:in_to_out_synchronizer                                                                                                     ;              ;
;                         |altera_std_synchronizer:out_to_in_synchronizer|                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_std_synchronizer:out_to_in_synchronizer                                                                                                     ;              ;
;                      |altera_tse_clock_crosser:U_SYNC_12|                                               ; 74 (68)      ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 71 (65)           ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12                                                                                                                                                    ;              ;
;                         |altera_std_synchronizer:in_to_out_synchronizer|                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_std_synchronizer:in_to_out_synchronizer                                                                                                     ;              ;
;                         |altera_std_synchronizer:out_to_in_synchronizer|                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_std_synchronizer:out_to_in_synchronizer                                                                                                     ;              ;
;                      |altera_tse_clock_crosser:U_SYNC_6|                                                ; 74 (68)      ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 71 (65)           ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6                                                                                                                                                     ;              ;
;                         |altera_std_synchronizer:in_to_out_synchronizer|                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_std_synchronizer:in_to_out_synchronizer                                                                                                      ;              ;
;                         |altera_std_synchronizer:out_to_in_synchronizer|                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_std_synchronizer:out_to_in_synchronizer                                                                                                      ;              ;
;                      |altera_tse_clock_crosser:U_SYNC_7|                                                ; 74 (68)      ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 71 (65)           ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7                                                                                                                                                     ;              ;
;                         |altera_std_synchronizer:in_to_out_synchronizer|                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_std_synchronizer:in_to_out_synchronizer                                                                                                      ;              ;
;                         |altera_std_synchronizer:out_to_in_synchronizer|                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_std_synchronizer:out_to_in_synchronizer                                                                                                      ;              ;
;                      |altera_tse_clock_crosser:U_SYNC_8|                                                ; 74 (68)      ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 71 (65)           ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8                                                                                                                                                     ;              ;
;                         |altera_std_synchronizer:in_to_out_synchronizer|                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_std_synchronizer:in_to_out_synchronizer                                                                                                      ;              ;
;                         |altera_std_synchronizer:out_to_in_synchronizer|                                ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_std_synchronizer:out_to_in_synchronizer                                                                                                      ;              ;
;                      |altera_tse_rx_counter_cntl:U_RXCNT|                                               ; 235 (187)    ; 142 (94)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 52 (13)           ; 91 (82)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT                                                                                                                                                    ;              ;
;                         |altera_std_synchronizer_bundle:U_SYNC_1|                                       ; 48 (0)       ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (0)            ; 9 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1                                                                                                            ;              ;
;                            |altera_std_synchronizer:sync[0].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[0].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[10].u|                                         ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[10].u                                                                         ;              ;
;                            |altera_std_synchronizer:sync[11].u|                                         ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[11].u                                                                         ;              ;
;                            |altera_std_synchronizer:sync[12].u|                                         ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[12].u                                                                         ;              ;
;                            |altera_std_synchronizer:sync[13].u|                                         ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[13].u                                                                         ;              ;
;                            |altera_std_synchronizer:sync[14].u|                                         ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[14].u                                                                         ;              ;
;                            |altera_std_synchronizer:sync[15].u|                                         ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[15].u                                                                         ;              ;
;                            |altera_std_synchronizer:sync[1].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[1].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[2].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[2].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[3].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[3].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[4].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[4].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[5].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[5].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[6].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[6].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[7].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[7].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[8].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[8].u                                                                          ;              ;
;                            |altera_std_synchronizer:sync[9].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[9].u                                                                          ;              ;
;                         |altera_tse_dpram_16x32:CNT_ARRAY_1|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1                                                                                                                 ;              ;
;                            |altsyncram:altsyncram_component|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component                                                                                 ;              ;
;                               |altsyncram_n6k1:auto_generated|                                          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated                                                  ;              ;
;                         |altera_tse_dpram_16x32:CNT_ARRAY_2|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2                                                                                                                 ;              ;
;                            |altsyncram:altsyncram_component|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component                                                                                 ;              ;
;                               |altsyncram_n6k1:auto_generated|                                          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated                                                  ;              ;
;                      |altera_tse_tx_counter_cntl:U_TXCNT|                                               ; 161 (161)    ; 70 (70)                   ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (91)      ; 25 (25)           ; 45 (45)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT                                                                                                                                                    ;              ;
;                         |altera_tse_dpram_8x32:U_ARRAY_1|                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1                                                                                                                    ;              ;
;                            |altsyncram:altsyncram_component|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component                                                                                    ;              ;
;                               |altsyncram_n3k1:auto_generated|                                          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated                                                     ;              ;
;                         |altera_tse_dpram_8x32:U_ARRAY_2|                                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2                                                                                                                    ;              ;
;                            |altsyncram:altsyncram_component|                                            ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component                                                                                    ;              ;
;                               |altsyncram_n3k1:auto_generated|                                          ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated                                                     ;              ;
;                |altera_tse_rgmii_module:U_RGMII|                                                        ; 42 (27)      ; 30 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 30 (15)           ; 2 (2)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII                                                                                                                                                                                                                          ;              ;
;                   |altera_tse_rgmii_in1:the_rgmii_in1|                                                  ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1                                                                                                                                                                                       ;              ;
;                      |altddio_in:altddio_in_component|                                                  ; 3 (0)        ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component                                                                                                                                                       ;              ;
;                         |ddio_in_u4e:auto_generated|                                                    ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                                                                                                                            ;              ;
;                   |altera_tse_rgmii_in4:the_rgmii_in4|                                                  ; 12 (0)       ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4                                                                                                                                                                                       ;              ;
;                      |altddio_in:altddio_in_component|                                                  ; 12 (0)       ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component                                                                                                                                                       ;              ;
;                         |ddio_in_15e:auto_generated|                                                    ; 12 (12)      ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated                                                                                                                            ;              ;
;                   |altera_tse_rgmii_out1:the_rgmii_out1|                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1                                                                                                                                                                                     ;              ;
;                      |altddio_out:altddio_out_component|                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1|altddio_out:altddio_out_component                                                                                                                                                   ;              ;
;                         |ddio_out_upb:auto_generated|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1|altddio_out:altddio_out_component|ddio_out_upb:auto_generated                                                                                                                       ;              ;
;                   |altera_tse_rgmii_out4:the_rgmii_out4|                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4                                                                                                                                                                                     ;              ;
;                      |altddio_out:altddio_out_component|                                                ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4|altddio_out:altddio_out_component                                                                                                                                                   ;              ;
;                         |ddio_out_1qb:auto_generated|                                                   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4|altddio_out:altddio_out_component|ddio_out_1qb:auto_generated                                                                                                                       ;              ;
;                |altera_tse_top_mdio:U_MDIO|                                                             ; 182 (36)     ; 152 (36)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 41 (9)            ; 112 (10)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO                                                                                                                                                                                                                               ;              ;
;                   |altera_tse_mdio:U_MDIO|                                                              ; 107 (107)    ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 26 (26)           ; 62 (62)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO                                                                                                                                                                                                        ;              ;
;                   |altera_tse_mdio_clk_gen:U_CLKGEN|                                                    ; 17 (17)      ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 9 (9)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN                                                                                                                                                                                              ;              ;
;                   |altera_tse_mdio_cntl:U_CNTL|                                                         ; 39 (39)      ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 31 (31)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL                                                                                                                                                                                                   ;              ;
;                |altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|                                            ; 2121 (5)     ; 1707 (0)                  ; 0 (0)         ; 79728       ; 13   ; 0            ; 0       ; 0         ; 0    ; 0            ; 404 (5)      ; 855 (0)           ; 862 (4)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP                                                                                                                                                                                                              ;              ;
;                   |altera_std_synchronizer:U_SYNC_1|                                                    ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                             ;              ;
;                   |altera_std_synchronizer:U_SYNC_2|                                                    ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_std_synchronizer:U_SYNC_2                                                                                                                                                                             ;              ;
;                   |altera_tse_clk_cntl:U_CLKCT|                                                         ; 8 (8)        ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT                                                                                                                                                                                  ;              ;
;                   |altera_tse_gmii_io:U_GMIF|                                                           ; 21 (21)      ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 13 (13)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF                                                                                                                                                                                    ;              ;
;                   |altera_tse_mii_rx_if:U_MRX|                                                          ; 46 (46)      ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 24 (24)           ; 20 (20)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX                                                                                                                                                                                   ;              ;
;                   |altera_tse_mii_tx_if:U_MTX|                                                          ; 14 (14)      ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 11 (11)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX                                                                                                                                                                                   ;              ;
;                   |altera_tse_top_w_fifo:U_MAC|                                                         ; 2022 (0)     ; 1616 (0)                  ; 0 (0)         ; 79728       ; 13   ; 0            ; 0       ; 0         ; 0    ; 0            ; 396 (0)      ; 809 (0)           ; 817 (0)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC                                                                                                                                                                                  ;              ;
;                      |altera_tse_rx_min_ff:U_RXFF|                                                      ; 461 (33)     ; 381 (13)                  ; 0 (0)         ; 38144       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (12)      ; 232 (4)           ; 157 (18)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF                                                                                                                                                      ;              ;
;                         |altera_std_synchronizer_bundle:U_SYNC_2|                                       ; 36 (0)       ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 35 (0)            ; 1 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2                                                                                                              ;              ;
;                            |altera_std_synchronizer:sync[0].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[0].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[10].u|                                         ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[10].u                                                                           ;              ;
;                            |altera_std_synchronizer:sync[11].u|                                         ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[11].u                                                                           ;              ;
;                            |altera_std_synchronizer:sync[1].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[1].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[2].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[2].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[3].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[3].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[4].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[4].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[5].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[5].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[6].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[6].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[7].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[7].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[8].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[8].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[9].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[9].u                                                                            ;              ;
;                         |altera_tse_a_fifo_34:RX_STATUS|                                                ; 77 (32)      ; 65 (25)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (6)       ; 28 (14)           ; 37 (12)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS                                                                                                                       ;              ;
;                            |altera_tse_altsyncram_dpm_fifo:U_RAM|                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                  ;              ;
;                               |altsyncram:altsyncram_component|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                  ;              ;
;                                  |altsyncram_o9g1:auto_generated|                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_o9g1:auto_generated                   ;              ;
;                            |altera_tse_bin_cnt:U_RD|                                                    ; 19 (19)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 6 (6)             ; 10 (10)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD                                                                                               ;              ;
;                            |altera_tse_gray_cnt:U_WRT|                                                  ; 27 (27)      ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 16 (16)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                             ;              ;
;                         |altera_tse_a_fifo_opt_1246:RX_DATA|                                            ; 316 (100)    ; 267 (51)                  ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (40)      ; 165 (6)           ; 103 (54)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA                                                                                                                   ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_1|                                    ; 36 (0)       ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1                                                                           ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[0].u                                         ;              ;
;                               |altera_std_synchronizer:sync[10].u|                                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[10].u                                        ;              ;
;                               |altera_std_synchronizer:sync[11].u|                                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[11].u                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[1].u                                         ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[2].u                                         ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[3].u                                         ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[4].u                                         ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[5].u                                         ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[6].u                                         ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[7].u                                         ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[8].u                                         ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[9].u                                         ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_2|                                    ; 36 (0)       ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2                                                                           ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[0].u                                         ;              ;
;                               |altera_std_synchronizer:sync[10].u|                                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[10].u                                        ;              ;
;                               |altera_std_synchronizer:sync[11].u|                                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[11].u                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[1].u                                         ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[2].u                                         ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[3].u                                         ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[4].u                                         ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[5].u                                         ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[6].u                                         ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[7].u                                         ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[8].u                                         ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[9].u                                         ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_3|                                    ; 36 (0)       ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3                                                                           ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[0].u                                         ;              ;
;                               |altera_std_synchronizer:sync[10].u|                                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[10].u                                        ;              ;
;                               |altera_std_synchronizer:sync[11].u|                                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[11].u                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[1].u                                         ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[2].u                                         ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[3].u                                         ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[4].u                                         ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[5].u                                         ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[6].u                                         ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[7].u                                         ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[8].u                                         ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[9].u                                         ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_4|                                    ; 36 (0)       ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 8 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4                                                                           ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[0].u                                         ;              ;
;                               |altera_std_synchronizer:sync[10].u|                                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[10].u                                        ;              ;
;                               |altera_std_synchronizer:sync[11].u|                                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[11].u                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[1].u                                         ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[2].u                                         ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[3].u                                         ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[4].u                                         ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[5].u                                         ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[6].u                                         ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[7].u                                         ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[8].u                                         ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[9].u                                         ;              ;
;                            |altera_tse_altsyncram_dpm_fifo:U_RAM|                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                              ;              ;
;                               |altsyncram:altsyncram_component|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                              ;              ;
;                                  |altsyncram_qfg1:auto_generated|                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_qfg1:auto_generated               ;              ;
;                            |altera_tse_gray_cnt:U_RD|                                                   ; 40 (40)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 11 (11)           ; 25 (25)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD                                                                                          ;              ;
;                            |altera_tse_gray_cnt:U_WRT|                                                  ; 40 (40)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 12 (12)           ; 24 (24)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT                                                                                         ;              ;
;                      |altera_tse_top_1geth:U_GETH|                                                      ; 1131 (0)     ; 852 (0)                   ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (0)      ; 362 (0)           ; 492 (0)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH                                                                                                                                                      ;              ;
;                         |altera_tse_mac_rx:U_RX|                                                        ; 445 (357)    ; 361 (306)                 ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (51)      ; 178 (156)         ; 183 (152)        ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX                                                                                                                               ;              ;
;                            |altera_std_synchronizer:U_SYNC_11|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_11                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_4|                                           ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_4                                                                                              ;              ;
;                            |altera_std_synchronizer:U_SYNC_6|                                           ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_6                                                                                              ;              ;
;                            |altera_std_synchronizer:U_SYNC_7|                                           ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_7                                                                                              ;              ;
;                            |altera_std_synchronizer:U_SYNC_9|                                           ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_9                                                                                              ;              ;
;                            |altera_tse_altshifttaps:U_SHIFTTAPS|                                        ; 10 (0)       ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS                                                                                           ;              ;
;                               |altshift_taps:shift_reg_rtl_0|                                           ; 10 (0)       ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0                                                             ;              ;
;                                  |shift_taps_unm:auto_generated|                                        ; 10 (0)       ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_unm:auto_generated                               ;              ;
;                                     |altsyncram_ce81:altsyncram2|                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_unm:auto_generated|altsyncram_ce81:altsyncram2   ;              ;
;                                     |cntr_qqf:cntr1|                                                    ; 10 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_unm:auto_generated|cntr_qqf:cntr1                ;              ;
;                                        |cmpr_qgc:cmpr4|                                                 ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_unm:auto_generated|cntr_qqf:cntr1|cmpr_qgc:cmpr4 ;              ;
;                            |altera_tse_crc328checker:U_CRC|                                             ; 63 (14)      ; 36 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (10)      ; 8 (2)             ; 28 (2)           ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC                                                                                                ;              ;
;                               |altera_tse_crc32galois8:U_GALS|                                          ; 49 (49)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 6 (6)             ; 26 (26)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS                                                                 ;              ;
;                         |altera_tse_mac_tx:U_TX|                                                        ; 351 (276)    ; 257 (201)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (75)      ; 110 (78)          ; 147 (123)        ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX                                                                                                                               ;              ;
;                            |altera_std_synchronizer:U_SYNC_1|                                           ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_1                                                                                              ;              ;
;                            |altera_std_synchronizer:U_SYNC_2|                                           ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_2                                                                                              ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_3|                                    ; 15 (0)       ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3                                                                                       ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[0].u                                                     ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[1].u                                                     ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[2].u                                                     ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[3].u                                                     ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[4].u                                                     ;              ;
;                            |altera_tse_crc328generator:U_CRC|                                           ; 54 (0)       ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 12 (0)            ; 23 (0)           ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC                                                                                              ;              ;
;                               |altera_tse_crc32ctl8:U_CTL|                                              ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL                                                                   ;              ;
;                               |altera_tse_crc32galois8:U_GALS|                                          ; 51 (51)      ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 9 (9)             ; 23 (23)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS                                                               ;              ;
;                         |altera_tse_rx_stat_extract:U_RXSTAT|                                           ; 152 (149)    ; 122 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 40 (37)           ; 84 (84)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT                                                                                                                  ;              ;
;                            |altera_std_synchronizer:U_SYNC_1|                                           ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|altera_std_synchronizer:U_SYNC_1                                                                                 ;              ;
;                         |altera_tse_tx_stat_extract:U_TXSTAT|                                           ; 183 (183)    ; 112 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 34 (34)           ; 78 (78)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT                                                                                                                  ;              ;
;                      |altera_tse_tx_min_ff:U_TXFF|                                                      ; 431 (10)     ; 383 (3)                   ; 0 (0)         ; 41472       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (6)       ; 215 (1)           ; 169 (4)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF                                                                                                                                                      ;              ;
;                         |altera_std_synchronizer_bundle:U_SYNC_1|                                       ; 36 (0)       ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 8 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1                                                                                                              ;              ;
;                            |altera_std_synchronizer:sync[0].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[0].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[10].u|                                         ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[10].u                                                                           ;              ;
;                            |altera_std_synchronizer:sync[11].u|                                         ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[11].u                                                                           ;              ;
;                            |altera_std_synchronizer:sync[1].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[1].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[2].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[2].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[3].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[3].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[4].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[4].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[5].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[5].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[6].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[6].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[7].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[7].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[8].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[8].u                                                                            ;              ;
;                            |altera_std_synchronizer:sync[9].u|                                          ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[9].u                                                                            ;              ;
;                         |altera_tse_a_fifo_13:TX_STATUS|                                                ; 82 (18)      ; 74 (10)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (2)        ; 33 (0)            ; 41 (16)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS                                                                                                                       ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_2|                                    ; 24 (0)       ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2                                                                               ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[0].u                                             ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[1].u                                             ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[2].u                                             ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[3].u                                             ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[4].u                                             ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[5].u                                             ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[6].u                                             ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[7].u                                             ;              ;
;                            |altera_tse_altsyncram_dpm_fifo:U_RAM|                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                  ;              ;
;                               |altsyncram:altsyncram_component|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                  ;              ;
;                                  |altsyncram_i6g1:auto_generated|                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i6g1:auto_generated                   ;              ;
;                            |altera_tse_gray_cnt:U_RD|                                                   ; 19 (19)      ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 15 (15)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD                                                                                              ;              ;
;                            |altera_tse_gray_cnt:U_WRT|                                                  ; 27 (27)      ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 16 (16)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                             ;              ;
;                         |altera_tse_a_fifo_opt_1246:TX_DATA|                                            ; 311 (109)    ; 270 (54)                  ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (25)      ; 153 (7)           ; 125 (77)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA                                                                                                                   ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_1|                                    ; 36 (0)       ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1                                                                           ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[0].u                                         ;              ;
;                               |altera_std_synchronizer:sync[10].u|                                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[10].u                                        ;              ;
;                               |altera_std_synchronizer:sync[11].u|                                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[11].u                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[1].u                                         ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[2].u                                         ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[3].u                                         ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[4].u                                         ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[5].u                                         ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[6].u                                         ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[7].u                                         ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[8].u                                         ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[9].u                                         ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_2|                                    ; 36 (0)       ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (0)            ; 11 (0)           ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2                                                                           ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[0].u                                         ;              ;
;                               |altera_std_synchronizer:sync[10].u|                                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[10].u                                        ;              ;
;                               |altera_std_synchronizer:sync[11].u|                                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[11].u                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[1].u                                         ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[2].u                                         ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[3].u                                         ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[4].u                                         ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[5].u                                         ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[6].u                                         ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[7].u                                         ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[8].u                                         ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[9].u                                         ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_3|                                    ; 36 (0)       ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 36 (0)            ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3                                                                           ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[0].u                                         ;              ;
;                               |altera_std_synchronizer:sync[10].u|                                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[10].u                                        ;              ;
;                               |altera_std_synchronizer:sync[11].u|                                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[11].u                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[1].u                                         ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[2].u                                         ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[3].u                                         ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[4].u                                         ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[5].u                                         ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[6].u                                         ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[7].u                                         ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[8].u                                         ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[9].u                                         ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_4|                                    ; 36 (0)       ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (0)            ; 11 (0)           ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4                                                                           ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[0].u                                         ;              ;
;                               |altera_std_synchronizer:sync[10].u|                                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[10].u                                        ;              ;
;                               |altera_std_synchronizer:sync[11].u|                                      ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[11].u                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[1].u                                         ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[2].u                                         ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[3].u                                         ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[4].u                                         ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[5].u                                         ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[6].u                                         ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[7].u                                         ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[8].u                                         ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                       ; 3 (3)        ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[9].u                                         ;              ;
;                            |altera_tse_altsyncram_dpm_fifo:U_RAM|                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                              ;              ;
;                               |altsyncram:altsyncram_component|                                         ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                              ;              ;
;                                  |altsyncram_ifg1:auto_generated|                                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_ifg1:auto_generated               ;              ;
;                            |altera_tse_gray_cnt:U_RD|                                                   ; 40 (40)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 12 (12)           ; 24 (24)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD                                                                                          ;              ;
;                            |altera_tse_gray_cnt:U_WRT|                                                  ; 40 (40)      ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 12 (12)           ; 24 (24)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT                                                                                         ;              ;
;       |icmp_reply:icmp_reply_inst|                                                                      ; 131 (131)    ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 1 (1)             ; 74 (74)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst                                                                                                                                                                                                                                                                                                                               ;              ;
;       |ip_arb_mux:ip_arb_mux_inst|                                                                      ; 124 (119)    ; 106 (104)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (15)      ; 82 (82)           ; 24 (22)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst                                                                                                                                                                                                                                                                                                                               ;              ;
;          |arbiter:arb_inst|                                                                             ; 5 (5)        ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|arbiter:arb_inst                                                                                                                                                                                                                                                                                                              ;              ;
;       |mac_reset:mac_reset_inst|                                                                        ; 91 (91)      ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 2 (2)             ; 38 (38)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |udp_complete:udp_complete_inst|                                                                  ; 3888 (6)     ; 2755 (2)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1115 (4)     ; 1397 (0)          ; 1376 (2)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst                                                                                                                                                                                                                                                                                                                           ;              ;
;          |ip_arb_mux:ip_arb_mux_inst|                                                                   ; 129 (120)    ; 110 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (14)      ; 12 (12)           ; 98 (94)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst                                                                                                                                                                                                                                                                                                ;              ;
;             |arbiter:arb_inst|                                                                          ; 9 (9)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|arbiter:arb_inst                                                                                                                                                                                                                                                                               ;              ;
;                |priority_encoder:priority_encoder_inst|                                                 ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|arbiter:arb_inst|priority_encoder:priority_encoder_inst                                                                                                                                                                                                                                        ;              ;
;          |ip_complete:ip_complete_inst|                                                                 ; 3259 (16)    ; 2292 (3)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 949 (9)      ; 1191 (0)          ; 1119 (7)         ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst                                                                                                                                                                                                                                                                                              ;              ;
;             |arp:arp_inst|                                                                              ; 2032 (524)   ; 1682 (340)                ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 336 (171)    ; 885 (122)         ; 811 (288)        ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst                                                                                                                                                                                                                                                                                 ;              ;
;                |arp_cache:arp_cache_inst|                                                               ; 853 (838)    ; 811 (811)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (27)      ; 409 (409)         ; 405 (397)        ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst                                                                                                                                                                                                                                                        ;              ;
;                   |lfsr:rd_hash|                                                                        ; 10 (10)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 2 (2)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|lfsr:rd_hash                                                                                                                                                                                                                                           ;              ;
;                   |lfsr:wr_hash|                                                                        ; 10 (10)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|lfsr:wr_hash                                                                                                                                                                                                                                           ;              ;
;                |arp_eth_rx:arp_eth_rx_inst|                                                             ; 345 (345)    ; 287 (287)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 208 (208)         ; 80 (80)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst                                                                                                                                                                                                                                                      ;              ;
;                |arp_eth_tx:arp_eth_tx_inst|                                                             ; 313 (313)    ; 244 (244)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 146 (146)         ; 98 (98)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst                                                                                                                                                                                                                                                      ;              ;
;             |eth_arb_mux:eth_arb_mux_inst|                                                              ; 142 (133)    ; 125 (121)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (12)      ; 11 (11)           ; 114 (110)        ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst                                                                                                                                                                                                                                                                 ;              ;
;                |arbiter:arb_inst|                                                                       ; 9 (9)        ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (3)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|arbiter:arb_inst                                                                                                                                                                                                                                                ;              ;
;                   |priority_encoder:priority_encoder_inst|                                              ; 1 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|arbiter:arb_inst|priority_encoder:priority_encoder_inst                                                                                                                                                                                                         ;              ;
;             |ip:ip_inst|                                                                                ; 1069 (60)    ; 482 (56)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 587 (4)      ; 295 (49)          ; 187 (7)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst                                                                                                                                                                                                                                                                                   ;              ;
;                |ip_eth_rx:ip_eth_rx_inst|                                                               ; 347 (347)    ; 178 (178)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 169 (169)    ; 106 (106)         ; 72 (72)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst                                                                                                                                                                                                                                                          ;              ;
;                |ip_eth_tx:ip_eth_tx_inst|                                                               ; 662 (662)    ; 248 (248)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 414 (414)    ; 140 (140)         ; 108 (108)        ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst                                                                                                                                                                                                                                                          ;              ;
;          |udp:udp_inst|                                                                                 ; 494 (0)      ; 351 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (0)      ; 194 (0)           ; 157 (0)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst                                                                                                                                                                                                                                                                                                              ;              ;
;             |udp_ip_rx:udp_ip_rx_inst|                                                                  ; 234 (234)    ; 177 (177)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 104 (104)         ; 73 (73)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst                                                                                                                                                                                                                                                                                     ;              ;
;             |udp_ip_tx:udp_ip_tx_inst|                                                                  ; 260 (260)    ; 174 (174)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (86)      ; 90 (90)           ; 84 (84)          ; |ultrasound|udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst                                                                                                                                                                                                                                                                                     ;              ;
+---------------------------------------------------------------------------------------------------------+--------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                   ;
+------------------+----------+---------------+---------------+-----------------------+----------+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+----------+------+
; ENET0_GTX_CLK    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_MDC        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_RST_N      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_TX_DATA[0] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_TX_DATA[1] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_TX_DATA[2] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_TX_DATA[3] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_TX_EN      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ENET0_CONFIG     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; TX_ERR           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; RX_ERR           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ENET0_MDIO       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; CLOCK_50         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; KEY[0]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; KEY[1]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; ENET0_RX_CLK     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; ENCODER_IN[1]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; ENCODER_IN[0]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; ENET0_RX_DV      ; Input    ; (2) 557 ps    ; --            ; --                    ; --       ; --   ;
; ENET0_RX_DATA[0] ; Input    ; (3) 745 ps    ; --            ; --                    ; --       ; --   ;
; ENET0_RX_DATA[3] ; Input    ; (2) 557 ps    ; --            ; --                    ; --       ; --   ;
; ENET0_RX_DATA[2] ; Input    ; --            ; (2) 557 ps    ; --                    ; --       ; --   ;
; ENET0_RX_DATA[1] ; Input    ; (3) 745 ps    ; --            ; --                    ; --       ; --   ;
+------------------+----------+---------------+---------------+-----------------------+----------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ENET0_MDIO                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[0]~feeder                                                                              ; 1                 ; 6       ;
; CLOCK_50                                                                                                                                                                                                                                                                                           ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - comb~0                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
; KEY[1]                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - gen_key_signal:gen_key1_signal|key_out~7                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[1]~0                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[2]~1                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[3]~2                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[4]~3                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[0]~4                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[5]~5                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[6]~6                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[7]~7                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[8]~8                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[9]~9                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[10]~10                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[11]~11                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[12]~12                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[13]~13                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[14]~14                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[15]~15                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[16]~16                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[17]~17                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[18]~18                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[19]~19                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[20]~20                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - gen_key_signal:gen_key1_signal|ctr[21]~21                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
; ENET0_RX_CLK                                                                                                                                                                                                                                                                                       ;                   ;         ;
; ENCODER_IN[1]                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - encoder:encoder_2|Mux0~0                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - encoder:encoder_2|state_A~0                                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - encoder_in_delay[1]~feeder                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
; ENCODER_IN[0]                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - encoder:encoder_1|Mux0~0                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - encoder:encoder_1|state_A~0                                                                                                                                                                                                                                                                 ; 1                 ; 6       ;
;      - encoder_in_delay[0]~feeder                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
; ENET0_RX_DV                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder ; 0                 ; 2       ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder ; 0                 ; 2       ;
; ENET0_RX_DATA[0]                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[0]~feeder ; 0                 ; 3       ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[0]~feeder ; 0                 ; 3       ;
; ENET0_RX_DATA[3]                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[3]~feeder ; 0                 ; 2       ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[3]~feeder ; 0                 ; 2       ;
; ENET0_RX_DATA[2]                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[2]~feeder ; 1                 ; 2       ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[2]~feeder ; 1                 ; 2       ;
; ENET0_RX_DATA[1]                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[1]~feeder ; 0                 ; 3       ;
;      - udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[1]~feeder ; 0                 ; 3       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------+
; Name                                                                                                                                                                                                                                                                                                                ; Location            ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; Input Clock 0 ; Input Clock 1 ; Input Clock 2                                                                                              ; Input Clock 3                                                                                              ; Clock Select 0                                                                                ; Clock Select 1 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                            ; PIN_Y2              ; 45      ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; CLOCK_50                                                                                                                                                                                                                                                                                                            ; PIN_Y2              ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; ENET0_RX_CLK                                                                                                                                                                                                                                                                                                        ; PIN_A15             ; 1307    ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                        ; JTAG_X1_Y37_N0      ; 605     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                        ; JTAG_X1_Y37_N0      ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|outclk                                                                                                                                                                                                                              ; LCCOMB_X1_Y36_N16   ; 714     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|wire_clkctrl1_outclk                                                                                                                                                                                                                ; CLKCTRL_G0          ; 3       ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; VCC                       ; --            ; --            ; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[1] ; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[0] ; clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|select_reg[0] ; VCC            ;
; comb~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X114_Y40_N0  ; 45      ; Async. clear                          ; yes    ; Global Clock         ; GCLK8            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|Equal102~0                                                                                                                                                                                                                                                                               ; LCCOMB_X55_Y49_N20  ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|Equal14~0                                                                                                                                                                                                                                                                                ; LCCOMB_X55_Y49_N18  ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|Equal15~0                                                                                                                                                                                                                                                                                ; LCCOMB_X41_Y38_N6   ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|Equal16~1                                                                                                                                                                                                                                                                                ; LCCOMB_X39_Y33_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|Equal30~0                                                                                                                                                                                                                                                                                ; LCCOMB_X47_Y30_N22  ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|Equal5~1                                                                                                                                                                                                                                                                                 ; LCCOMB_X38_Y39_N22  ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|addr_high[5]~1                                                                                                                                                                                                                                                                           ; LCCOMB_X39_Y37_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|always110~2                                                                                                                                                                                                                                                                              ; LCCOMB_X45_Y31_N20  ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|always141~0                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y44_N10  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|always142~3                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y42_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|always143~3                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y42_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|always166~0                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y47_N26  ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|bad_pkt_cnt[17]~59                                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y48_N4   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|ch_gain[6]~1                                                                                                                                                                                                                                                                             ; LCCOMB_X41_Y31_N8   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|cmd_udp_tx_idx[2]~0                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y40_N4   ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|comb~1                                                                                                                                                                                                                                                                                   ; LCCOMB_X33_Y46_N10  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|comb~12                                                                                                                                                                                                                                                                                  ; LCCOMB_X38_Y43_N30  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|ctrl_inram_address[5]~14                                                                                                                                                                                                                                                                 ; LCCOMB_X35_Y44_N24  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|ctrl_inram_d[15]~0                                                                                                                                                                                                                                                                       ; LCCOMB_X31_Y42_N6   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|ctrl_inram_d[7]~1                                                                                                                                                                                                                                                                        ; LCCOMB_X31_Y42_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|ctrl_outram_address[2]~24                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y44_N6   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|ctrl_outram_re                                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y44_N24  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[0][2]                                                                                                                                                                                                                                                                       ; FF_X69_Y56_N25      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[10][2]                                                                                                                                                                                                                                                                      ; FF_X68_Y61_N29      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[11][2]                                                                                                                                                                                                                                                                      ; FF_X68_Y60_N17      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[12][2]                                                                                                                                                                                                                                                                      ; FF_X68_Y62_N7       ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[12][2]~39                                                                                                                                                                                                                                                                   ; LCCOMB_X68_Y62_N28  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[13][2]                                                                                                                                                                                                                                                                      ; FF_X72_Y61_N29      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[14][2]                                                                                                                                                                                                                                                                      ; FF_X67_Y63_N13      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[15][2]                                                                                                                                                                                                                                                                      ; FF_X66_Y60_N7       ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[15][3]~31                                                                                                                                                                                                                                                                   ; LCCOMB_X54_Y56_N30  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[16][2]                                                                                                                                                                                                                                                                      ; FF_X55_Y53_N13      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[17][2]                                                                                                                                                                                                                                                                      ; FF_X54_Y51_N25      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[18][2]                                                                                                                                                                                                                                                                      ; FF_X52_Y51_N29      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[19][2]                                                                                                                                                                                                                                                                      ; FF_X53_Y48_N29      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[1][2]                                                                                                                                                                                                                                                                       ; FF_X68_Y58_N27      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[20][2]                                                                                                                                                                                                                                                                      ; FF_X50_Y46_N11      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[21][2]                                                                                                                                                                                                                                                                      ; FF_X53_Y49_N25      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[22][2]                                                                                                                                                                                                                                                                      ; FF_X52_Y48_N9       ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[23][0]~40                                                                                                                                                                                                                                                                   ; LCCOMB_X52_Y47_N2   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[23][2]                                                                                                                                                                                                                                                                      ; FF_X52_Y47_N13      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[24][2]                                                                                                                                                                                                                                                                      ; FF_X55_Y53_N15      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[25][2]                                                                                                                                                                                                                                                                      ; FF_X54_Y50_N23      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[26][2]                                                                                                                                                                                                                                                                      ; FF_X52_Y52_N11      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[27][2]                                                                                                                                                                                                                                                                      ; FF_X52_Y50_N7       ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[28][2]                                                                                                                                                                                                                                                                      ; FF_X54_Y49_N1       ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[29][2]                                                                                                                                                                                                                                                                      ; FF_X53_Y56_N13      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[2][2]                                                                                                                                                                                                                                                                       ; FF_X72_Y60_N21      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[30][2]                                                                                                                                                                                                                                                                      ; FF_X54_Y48_N15      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[31][0]~41                                                                                                                                                                                                                                                                   ; LCCOMB_X46_Y57_N26  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[31][2]                                                                                                                                                                                                                                                                      ; FF_X50_Y46_N21      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[32][2]                                                                                                                                                                                                                                                                      ; FF_X67_Y42_N1       ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[33][2]                                                                                                                                                                                                                                                                      ; FF_X66_Y45_N9       ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[33][3]~36                                                                                                                                                                                                                                                                   ; LCCOMB_X66_Y45_N26  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[34][2]                                                                                                                                                                                                                                                                      ; FF_X65_Y44_N5       ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[35][2]                                                                                                                                                                                                                                                                      ; FF_X69_Y50_N25      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[36][2]                                                                                                                                                                                                                                                                      ; FF_X69_Y45_N15      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[37][2]                                                                                                                                                                                                                                                                      ; FF_X70_Y46_N17      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[38][2]                                                                                                                                                                                                                                                                      ; FF_X65_Y50_N23      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[39][2]                                                                                                                                                                                                                                                                      ; FF_X70_Y48_N1       ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[3][2]                                                                                                                                                                                                                                                                       ; FF_X67_Y58_N13      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[40][2]                                                                                                                                                                                                                                                                      ; FF_X68_Y42_N31      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[41][2]                                                                                                                                                                                                                                                                      ; FF_X69_Y46_N11      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[41][3]~35                                                                                                                                                                                                                                                                   ; LCCOMB_X63_Y48_N8   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[42][2]                                                                                                                                                                                                                                                                      ; FF_X69_Y49_N7       ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[43][2]                                                                                                                                                                                                                                                                      ; FF_X66_Y50_N5       ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[44][2]                                                                                                                                                                                                                                                                      ; FF_X69_Y52_N31      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[45][2]                                                                                                                                                                                                                                                                      ; FF_X70_Y46_N19      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[45][3]~37                                                                                                                                                                                                                                                                   ; LCCOMB_X69_Y52_N14  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[46][2]                                                                                                                                                                                                                                                                      ; FF_X65_Y50_N21      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[47][2]                                                                                                                                                                                                                                                                      ; FF_X69_Y50_N19      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[48][2]                                                                                                                                                                                                                                                                      ; FF_X59_Y54_N29      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[49][2]                                                                                                                                                                                                                                                                      ; FF_X59_Y54_N15      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[4][2]                                                                                                                                                                                                                                                                       ; FF_X69_Y56_N3       ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[5][0]~210                                                                                                                                                                                                                                                                   ; LCCOMB_X66_Y62_N8   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[5][2]                                                                                                                                                                                                                                                                       ; FF_X65_Y57_N13      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[6][2]                                                                                                                                                                                                                                                                       ; FF_X67_Y53_N19      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[7][2]                                                                                                                                                                                                                                                                       ; FF_X62_Y60_N1       ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[8][2]                                                                                                                                                                                                                                                                       ; FF_X68_Y64_N11      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[9][1]~38                                                                                                                                                                                                                                                                    ; LCCOMB_X67_Y64_N8   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_choose_r[9][2]                                                                                                                                                                                                                                                                       ; FF_X67_Y64_N13      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[0][5]~12                                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y30_N10  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[0][5]~846                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y54_N20  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[10][2]~11                                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y61_N18  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[11][13]~63                                                                                                                                                                                                                                                                ; LCCOMB_X68_Y60_N0   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[13][15]~47                                                                                                                                                                                                                                                                ; LCCOMB_X67_Y65_N16  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[14][11]~54                                                                                                                                                                                                                                                                ; LCCOMB_X60_Y62_N6   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[16][0]~87                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y54_N28  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[17][11]~73                                                                                                                                                                                                                                                                ; LCCOMB_X56_Y58_N28  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[18][8]~81                                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y52_N14  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[19][4]~94                                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y56_N26  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[1][10]~847                                                                                                                                                                                                                                                                ; LCCOMB_X68_Y58_N22  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[20][7]~9                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y46_N0   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[21][6]~71                                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y49_N16  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[22][4]~77                                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y48_N0   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[24][9]~84                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y53_N24  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[25][2]~7                                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y50_N18  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[26][15]~79                                                                                                                                                                                                                                                                ; LCCOMB_X52_Y52_N8   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[27][12]~92                                                                                                                                                                                                                                                                ; LCCOMB_X52_Y50_N12  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[28][6]~89                                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y60_N2   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[29][13]~75                                                                                                                                                                                                                                                                ; LCCOMB_X53_Y56_N18  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[2][4]~52                                                                                                                                                                                                                                                                  ; LCCOMB_X65_Y56_N14  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[30][2]~8                                                                                                                                                                                                                                                                  ; LCCOMB_X52_Y49_N30  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[32][8]~31                                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y42_N6   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[34][10]~18                                                                                                                                                                                                                                                                ; LCCOMB_X60_Y50_N4   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[35][12]~10                                                                                                                                                                                                                                                                ; LCCOMB_X69_Y50_N22  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[36][12]~29                                                                                                                                                                                                                                                                ; LCCOMB_X69_Y45_N8   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[37][12]~23                                                                                                                                                                                                                                                                ; LCCOMB_X68_Y45_N12  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[38][12]~14                                                                                                                                                                                                                                                                ; LCCOMB_X68_Y47_N20  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[39][2]~35                                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y50_N16  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[3][2]~65                                                                                                                                                                                                                                                                  ; LCCOMB_X67_Y58_N0   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[40][0]~27                                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y44_N28  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[42][13]~16                                                                                                                                                                                                                                                                ; LCCOMB_X69_Y49_N30  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[43][11]~37                                                                                                                                                                                                                                                                ; LCCOMB_X65_Y48_N2   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[44][7]~33                                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y45_N10  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[46][2]~20                                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y56_N12  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[47][8]~40                                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y50_N4   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[48][13]~42                                                                                                                                                                                                                                                                ; LCCOMB_X61_Y54_N28  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[49][13]~68                                                                                                                                                                                                                                                                ; LCCOMB_X61_Y54_N22  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[4][14]~848                                                                                                                                                                                                                                                                ; LCCOMB_X66_Y62_N26  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[6][8]~49                                                                                                                                                                                                                                                                  ; LCCOMB_X65_Y56_N16  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[7][10]~61                                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y60_N22  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_cos_sita_r[8][3]~56                                                                                                                                                                                                                                                                  ; LCCOMB_X68_Y64_N16  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[0][12]~857                                                                                                                                                                                                                                                                ; LCCOMB_X57_Y59_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[10][0]~83                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y61_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[11][0]~97                                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y61_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[12][11]~93                                                                                                                                                                                                                                                                ; LCCOMB_X62_Y65_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[13][5]~79                                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y65_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[14][6]~87                                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y62_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[15][13]~101                                                                                                                                                                                                                                                               ; LCCOMB_X59_Y60_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[16][9]~29                                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y58_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[17][11]~21                                                                                                                                                                                                                                                                ; LCCOMB_X48_Y55_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[18][2]~13                                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y56_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[19][5]~37                                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y55_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[1][10]~855                                                                                                                                                                                                                                                                ; LCCOMB_X58_Y58_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[20][7]~27                                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y49_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[21][15]~19                                                                                                                                                                                                                                                                ; LCCOMB_X48_Y51_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[22][7]~9                                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y55_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[23][14]~33                                                                                                                                                                                                                                                                ; LCCOMB_X54_Y56_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[24][14]~25                                                                                                                                                                                                                                                                ; LCCOMB_X50_Y60_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[25][13]~17                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y57_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[26][14]~11                                                                                                                                                                                                                                                                ; LCCOMB_X46_Y60_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[27][5]~35                                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y60_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[28][14]~31                                                                                                                                                                                                                                                                ; LCCOMB_X48_Y60_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[29][7]~23                                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y61_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[2][3]~85                                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y61_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[30][8]~15                                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y57_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[31][0]~39                                                                                                                                                                                                                                                                 ; LCCOMB_X46_Y57_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[32][3]~61                                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y44_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[33][1]~53                                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y46_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[34][1]~45                                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y50_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[35][3]~69                                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y43_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[36][14]~59                                                                                                                                                                                                                                                                ; LCCOMB_X63_Y44_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[37][8]~51                                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y46_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[38][9]~41                                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y49_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[39][2]~65                                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y49_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[3][12]~99                                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y56_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[40][0]~57                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y45_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[41][1]~49                                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y45_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[42][5]~43                                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y44_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[43][11]~67                                                                                                                                                                                                                                                                ; LCCOMB_X60_Y50_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[44][4]~63                                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y41_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[45][1]~55                                                                                                                                                                                                                                                                 ; LCCOMB_X61_Y53_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[46][6]~47                                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y50_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[47][12]~71                                                                                                                                                                                                                                                                ; LCCOMB_X60_Y50_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[48][15]~73                                                                                                                                                                                                                                                                ; LCCOMB_X60_Y55_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[49][10]~103                                                                                                                                                                                                                                                               ; LCCOMB_X61_Y53_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[4][5]~856                                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y59_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[5][4]~854                                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y60_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[6][0]~81                                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y62_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[7][7]~95                                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y62_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[8][5]~89                                                                                                                                                                                                                                                                  ; LCCOMB_X61_Y65_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|dac_sin_sita_r[9][8]~75                                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y65_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|encoder1_start~0                                                                                                                                                                                                                                                                         ; LCCOMB_X40_Y26_N4   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|encoder2_div~1                                                                                                                                                                                                                                                                           ; LCCOMB_X40_Y26_N20  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|encoder_pulse_width[4]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y32_N14  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|busy                                                                                                                                                                                                                                                                ; FF_X35_Y44_N15      ; 33      ; Read enable                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_05                                                                                                                                                                                                                                                      ; FF_X39_Y44_N9       ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_07                                                                                                                                                                                                                                                      ; FF_X40_Y43_N9       ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_08                                                                                                                                                                                                                                                      ; FF_X40_Y43_N27      ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_11                                                                                                                                                                                                                                                      ; FF_X40_Y43_N1       ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|cmd_process_13                                                                                                                                                                                                                                                      ; FF_X39_Y44_N19      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|in_len[5]~1                                                                                                                                                                                                                                                         ; LCCOMB_X39_Y42_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|inram_address[6]~30                                                                                                                                                                                                                                                 ; LCCOMB_X40_Y43_N18  ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|inram_address[6]~31                                                                                                                                                                                                                                                 ; LCCOMB_X36_Y42_N24  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|outram_address[5]~22                                                                                                                                                                                                                                                ; LCCOMB_X38_Y46_N22  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|outram_address[5]~23                                                                                                                                                                                                                                                ; LCCOMB_X40_Y43_N24  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|outram_d[9]~1                                                                                                                                                                                                                                                       ; LCCOMB_X36_Y40_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|always3~0                                                                                                                                                                                                                            ; LCCOMB_X40_Y39_N24  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|always3~1                                                                                                                                                                                                                            ; LCCOMB_X40_Y43_N10  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|always5~0                                                                                                                                                                                                                            ; LCCOMB_X40_Y39_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                           ; LCCOMB_X76_Y63_N6   ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                              ; LCCOMB_X77_Y66_N6   ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                              ; LCCOMB_X76_Y64_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                              ; LCCOMB_X76_Y63_N8   ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]~13                                                                                                                                                   ; LCCOMB_X76_Y63_N28  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[9]~1                                                                                                                                                    ; LCCOMB_X76_Y63_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~3                                                                                                          ; LCCOMB_X77_Y64_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~12                                                                                                    ; LCCOMB_X77_Y64_N0   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~19                                                                                                    ; LCCOMB_X76_Y64_N18  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|iq_buf_read[7]~0                                                                                                                                                                                                                                                                         ; LCCOMB_X47_Y28_N10  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|max_slot[2]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y29_N2   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|mf_acc_shift_r[0][2]~3                                                                                                                                                                                                                                                                   ; LCCOMB_X72_Y29_N8   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|mf_acc_shift_r[0][3]                                                                                                                                                                                                                                                                     ; FF_X84_Y24_N1       ; 212     ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|mf_acc_shift_r[1][2]~2                                                                                                                                                                                                                                                                   ; LCCOMB_X74_Y31_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|mf_acc_shift_r[1][3]                                                                                                                                                                                                                                                                     ; FF_X81_Y31_N31      ; 212     ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|mf_acc_shift_r[2][2]~1                                                                                                                                                                                                                                                                   ; LCCOMB_X60_Y32_N0   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|mf_acc_shift_r[2][3]                                                                                                                                                                                                                                                                     ; FF_X54_Y32_N7       ; 212     ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|mf_acc_shift_r[3][0]~4                                                                                                                                                                                                                                                                   ; LCCOMB_X58_Y31_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|mf_acc_shift_r[3][3]                                                                                                                                                                                                                                                                     ; FF_X81_Y30_N7       ; 212     ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|mf_acc_shift_r[4][2]~0                                                                                                                                                                                                                                                                   ; LCCOMB_X50_Y32_N4   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|mf_acc_shift_r[4][3]                                                                                                                                                                                                                                                                     ; FF_X50_Y27_N25      ; 212     ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|mf_cycle_num_r[0][22]~3                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y32_N0   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|mf_cycle_num_r[1][5]~2                                                                                                                                                                                                                                                                   ; LCCOMB_X50_Y32_N26  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|mf_cycle_num_r[2][12]~1                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y32_N18  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|mf_cycle_num_r[3][18]~4                                                                                                                                                                                                                                                                  ; LCCOMB_X40_Y32_N0   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|mf_cycle_num_r[4][20]~0                                                                                                                                                                                                                                                                  ; LCCOMB_X49_Y30_N16  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|mf_iq_read                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y30_N20  ; 2658    ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|model_reg[15]~0                                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y29_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                         ; LCCOMB_X79_Y64_N10  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                            ; LCCOMB_X79_Y64_N22  ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                            ; LCCOMB_X79_Y64_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                            ; LCCOMB_X80_Y63_N8   ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]~13                                                                                                                                                 ; LCCOMB_X80_Y63_N24  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~1                                                                                                                                                  ; LCCOMB_X80_Y63_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~3                                                                                                        ; LCCOMB_X82_Y68_N2   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~11                                                                                                  ; LCCOMB_X82_Y68_N6   ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~12                                                                                                  ; LCCOMB_X82_Y68_N24  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|pcm_udp_channel_choose[1]~0                                                                                                                                                                                                                                                              ; LCCOMB_X42_Y39_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|pcm_udp_remote_ip[8]~1                                                                                                                                                                                                                                                                   ; LCCOMB_X38_Y39_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|pcm_udp_remote_port[0]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X38_Y39_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|pcm_udp_tx_th[6]~0                                                                                                                                                                                                                                                                       ; LCCOMB_X38_Y39_N20  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|pcm_udp_tx_total[19]~0                                                                                                                                                                                                                                                                   ; LCCOMB_X38_Y39_N18  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|reg_wr_shadow_sc                                                                                                                                                                                                                                                                         ; LCCOMB_X39_Y38_N26  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|sc_sin_length_r[0][1]~3                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y32_N10  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|sc_sin_length_r[1][15]~1                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y33_N12  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|sc_sin_length_r[2][13]~2                                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y34_N8   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|sc_sin_length_r[3][6]~4                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y33_N22  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|sc_sin_length_r[4][6]~0                                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y34_N30  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|shadow_read_addr[2]~15                                                                                                                                                                                                                                                                   ; LCCOMB_X45_Y31_N6   ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|shadow_read_addr[2]~17                                                                                                                                                                                                                                                                   ; LCCOMB_X45_Y31_N24  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|shadow_read_addr[2]~33                                                                                                                                                                                                                                                                   ; LCCOMB_X45_Y31_N30  ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|slot_idx[3]~15                                                                                                                                                                                                                                                                           ; LCCOMB_X43_Y30_N22  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; controller:controller_inst|slot_time[15]~0                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y29_N4   ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mix_out_r1[5]~94                                                                                                                                                                                                                                                ; LCCOMB_X68_Y56_N10  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mix_pcm_out_p[10]~1                                                                                                                                                                                                                                             ; LCCOMB_X68_Y50_N18  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X75_Y62_N8   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|capture_idx[0]~10                                                                                                                                                                                                                ; LCCOMB_X75_Y62_N2   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X68_Y56_N23      ; 67      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X68_Y56_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|capture_idx[1]~0                                                                                                                                                                                                                 ; LCCOMB_X75_Y62_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X85_Y62_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X85_Y62_N18  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[4]~10                                                                                                                                                                                                                ; LCCOMB_X85_Y62_N6   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[4]~11                                                                                                                                                                                                                ; LCCOMB_X85_Y62_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X85_Y62_N23      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X73_Y61_N4   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X82_Y56_N28  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[6]~10                                                                                                                                                                                                                ; LCCOMB_X82_Y56_N30  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[6]~11                                                                                                                                                                                                                ; LCCOMB_X82_Y56_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X73_Y61_N3       ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X83_Y61_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X74_Y62_N26  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[7]~10                                                                                                                                                                                                                ; LCCOMB_X74_Y62_N24  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[7]~11                                                                                                                                                                                                                ; LCCOMB_X74_Y62_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X83_Y61_N23      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X73_Y57_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X73_Y61_N30  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[7]~10                                                                                                                                                                                                                ; LCCOMB_X73_Y61_N20  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[7]~11                                                                                                                                                                                                                ; LCCOMB_X73_Y61_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X73_Y57_N19      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mix_out_r0[1]~32                                                                                                                                                                                                                                                ; LCCOMB_X74_Y65_N16  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mix_pcm_out_p[4]~1                                                                                                                                                                                                                                              ; LCCOMB_X74_Y65_N2   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X96_Y59_N8   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|capture_idx[0]~10                                                                                                                                                                                                                ; LCCOMB_X96_Y59_N2   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X63_Y38_N27      ; 67      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X63_Y38_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|capture_idx[6]~0                                                                                                                                                                                                                 ; LCCOMB_X96_Y59_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X75_Y65_N4   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X82_Y62_N4   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[1]~10                                                                                                                                                                                                                ; LCCOMB_X82_Y62_N16  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[1]~11                                                                                                                                                                                                                ; LCCOMB_X82_Y62_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X75_Y65_N21      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X88_Y61_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X80_Y61_N8   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[6]~10                                                                                                                                                                                                                ; LCCOMB_X80_Y61_N2   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[6]~11                                                                                                                                                                                                                ; LCCOMB_X80_Y61_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X88_Y61_N31      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X74_Y66_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X75_Y64_N16  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[1]~10                                                                                                                                                                                                                ; LCCOMB_X75_Y64_N26  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[1]~11                                                                                                                                                                                                                ; LCCOMB_X75_Y64_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X74_Y66_N1       ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X81_Y59_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X75_Y61_N30  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[4]~10                                                                                                                                                                                                                ; LCCOMB_X75_Y61_N0   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[4]~11                                                                                                                                                                                                                ; LCCOMB_X75_Y61_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X82_Y59_N19      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mix_out_r1[25]~94                                                                                                                                                                                                                                               ; LCCOMB_X82_Y65_N18  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mix_pcm_out_p[8]~1                                                                                                                                                                                                                                              ; LCCOMB_X89_Y65_N10  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X95_Y58_N8   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|capture_idx[3]~10                                                                                                                                                                                                                ; LCCOMB_X95_Y58_N2   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X82_Y65_N27      ; 67      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X86_Y65_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|capture_idx[4]~0                                                                                                                                                                                                                 ; LCCOMB_X95_Y58_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X88_Y60_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X95_Y56_N8   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[7]~10                                                                                                                                                                                                                ; LCCOMB_X95_Y56_N2   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[7]~11                                                                                                                                                                                                                ; LCCOMB_X95_Y56_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X88_Y60_N3       ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X90_Y62_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X86_Y57_N4   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[3]~10                                                                                                                                                                                                                ; LCCOMB_X86_Y57_N10  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[3]~11                                                                                                                                                                                                                ; LCCOMB_X86_Y57_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X90_Y62_N23      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X89_Y61_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X76_Y62_N28  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[1]~10                                                                                                                                                                                                                ; LCCOMB_X76_Y62_N2   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[1]~11                                                                                                                                                                                                                ; LCCOMB_X76_Y62_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X89_Y61_N27      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X84_Y61_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X84_Y59_N8   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[7]~10                                                                                                                                                                                                                ; LCCOMB_X84_Y59_N2   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[7]~11                                                                                                                                                                                                                ; LCCOMB_X84_Y59_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X84_Y61_N27      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mix_out_r1[7]~94                                                                                                                                                                                                                                                ; LCCOMB_X63_Y55_N28  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mix_pcm_out_p[3]~1                                                                                                                                                                                                                                              ; LCCOMB_X47_Y46_N22  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X72_Y56_N28  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|capture_idx[5]~10                                                                                                                                                                                                                ; LCCOMB_X72_Y56_N30  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X63_Y55_N13      ; 67      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X68_Y56_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|capture_idx[1]~0                                                                                                                                                                                                                 ; LCCOMB_X72_Y56_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X48_Y53_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X70_Y51_N0   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[7]~10                                                                                                                                                                                                                ; LCCOMB_X70_Y51_N10  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[7]~11                                                                                                                                                                                                                ; LCCOMB_X70_Y51_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X43_Y53_N27      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X49_Y47_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X54_Y47_N26  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[6]~10                                                                                                                                                                                                                ; LCCOMB_X54_Y47_N24  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[6]~11                                                                                                                                                                                                                ; LCCOMB_X54_Y47_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X48_Y47_N27      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X57_Y54_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X82_Y51_N30  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[1]~10                                                                                                                                                                                                                ; LCCOMB_X82_Y51_N28  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[1]~11                                                                                                                                                                                                                ; LCCOMB_X82_Y51_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X56_Y54_N7       ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X46_Y47_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X54_Y44_N6   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[0]~10                                                                                                                                                                                                                ; LCCOMB_X54_Y44_N4   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[0]~11                                                                                                                                                                                                                ; LCCOMB_X54_Y44_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X46_Y47_N9       ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mix_out_r1[12]~94                                                                                                                                                                                                                                               ; LCCOMB_X60_Y39_N24  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mix_pcm_out_p[9]~1                                                                                                                                                                                                                                              ; LCCOMB_X45_Y42_N28  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X59_Y42_N30  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|capture_idx[6]~10                                                                                                                                                                                                                ; LCCOMB_X59_Y42_N0   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X60_Y39_N1       ; 67      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X60_Y39_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|capture_idx[2]~0                                                                                                                                                                                                                 ; LCCOMB_X59_Y42_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X82_Y50_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X87_Y48_N30  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[1]~10                                                                                                                                                                                                                ; LCCOMB_X87_Y48_N28  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[1]~11                                                                                                                                                                                                                ; LCCOMB_X87_Y48_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X82_Y50_N23      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X63_Y36_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X63_Y37_N22  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[4]~10                                                                                                                                                                                                                ; LCCOMB_X63_Y37_N20  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[4]~11                                                                                                                                                                                                                ; LCCOMB_X63_Y37_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X63_Y36_N27      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X72_Y45_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X58_Y43_N30  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[5]~10                                                                                                                                                                                                                ; LCCOMB_X58_Y43_N20  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[5]~11                                                                                                                                                                                                                ; LCCOMB_X58_Y43_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X72_Y45_N27      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X69_Y42_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X68_Y41_N6   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[1]~10                                                                                                                                                                                                                ; LCCOMB_X68_Y41_N28  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[1]~11                                                                                                                                                                                                                ; LCCOMB_X68_Y41_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X69_Y42_N1       ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mix_out_r0[23]~32                                                                                                                                                                                                                                               ; LCCOMB_X62_Y54_N30  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mix_pcm_out_p[0]~1                                                                                                                                                                                                                                              ; LCCOMB_X40_Y50_N22  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X85_Y50_N26  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|capture_idx[3]~10                                                                                                                                                                                                                ; LCCOMB_X85_Y50_N24  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X63_Y38_N15      ; 67      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X70_Y40_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|capture_idx[7]~0                                                                                                                                                                                                                 ; LCCOMB_X85_Y50_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X49_Y53_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X55_Y50_N16  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[3]~10                                                                                                                                                                                                                ; LCCOMB_X55_Y50_N30  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[3]~11                                                                                                                                                                                                                ; LCCOMB_X55_Y50_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X48_Y53_N25      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X50_Y44_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X55_Y43_N22  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[1]~10                                                                                                                                                                                                                ; LCCOMB_X55_Y43_N24  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[1]~11                                                                                                                                                                                                                ; LCCOMB_X55_Y43_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X50_Y44_N19      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X43_Y56_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X58_Y54_N30  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[7]~10                                                                                                                                                                                                                ; LCCOMB_X58_Y54_N4   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[7]~11                                                                                                                                                                                                                ; LCCOMB_X58_Y54_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X43_Y56_N11      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X43_Y56_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X70_Y53_N22  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[1]~10                                                                                                                                                                                                                ; LCCOMB_X70_Y53_N0   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[1]~11                                                                                                                                                                                                                ; LCCOMB_X70_Y53_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X39_Y56_N9       ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mix_out_r1[11]~94                                                                                                                                                                                                                                               ; LCCOMB_X61_Y40_N16  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mix_pcm_out_p[4]~1                                                                                                                                                                                                                                              ; LCCOMB_X65_Y37_N22  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X58_Y42_N30  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|capture_idx[6]~10                                                                                                                                                                                                                ; LCCOMB_X58_Y42_N0   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X61_Y40_N1       ; 67      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X61_Y40_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|capture_idx[2]~0                                                                                                                                                                                                                 ; LCCOMB_X58_Y42_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X55_Y40_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X56_Y40_N0   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[3]~10                                                                                                                                                                                                                ; LCCOMB_X57_Y40_N4   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[3]~11                                                                                                                                                                                                                ; LCCOMB_X56_Y40_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X55_Y40_N29      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X69_Y41_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X67_Y41_N18  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[5]~10                                                                                                                                                                                                                ; LCCOMB_X67_Y41_N28  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[5]~11                                                                                                                                                                                                                ; LCCOMB_X67_Y41_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X69_Y41_N7       ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X69_Y40_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X69_Y43_N30  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[0]~10                                                                                                                                                                                                                ; LCCOMB_X69_Y43_N28  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[0]~11                                                                                                                                                                                                                ; LCCOMB_X69_Y43_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X69_Y40_N25      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X86_Y43_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X77_Y38_N2   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[4]~10                                                                                                                                                                                                                ; LCCOMB_X77_Y38_N0   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[4]~11                                                                                                                                                                                                                ; LCCOMB_X77_Y38_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X86_Y43_N27      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mix_out_r0[14]~32                                                                                                                                                                                                                                               ; LCCOMB_X72_Y35_N20  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mix_pcm_out_p[5]~1                                                                                                                                                                                                                                              ; LCCOMB_X72_Y35_N10  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X85_Y37_N24  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|capture_idx[0]~10                                                                                                                                                                                                                ; LCCOMB_X85_Y37_N26  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X70_Y40_N13      ; 67      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X70_Y40_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|capture_idx[7]~0                                                                                                                                                                                                                 ; LCCOMB_X85_Y37_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X87_Y43_N10  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X70_Y44_N6   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[1]~10                                                                                                                                                                                                                ; LCCOMB_X70_Y44_N8   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[1]~11                                                                                                                                                                                                                ; LCCOMB_X70_Y44_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X87_Y43_N27      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X66_Y36_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X73_Y50_N4   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[4]~10                                                                                                                                                                                                                ; LCCOMB_X73_Y50_N10  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[4]~11                                                                                                                                                                                                                ; LCCOMB_X73_Y50_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X66_Y36_N11      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X72_Y46_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X84_Y48_N0   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[1]~10                                                                                                                                                                                                                ; LCCOMB_X84_Y48_N14  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[1]~11                                                                                                                                                                                                                ; LCCOMB_X84_Y48_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X72_Y46_N19      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X90_Y38_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X86_Y46_N18  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[3]~10                                                                                                                                                                                                                ; LCCOMB_X86_Y46_N28  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[3]~11                                                                                                                                                                                                                ; LCCOMB_X86_Y46_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X90_Y38_N27      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mix_out_r1[27]~94                                                                                                                                                                                                                                               ; LCCOMB_X96_Y43_N4   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X95_Y43_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X95_Y43_N28  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|capture_idx[7]~10                                                                                                                                                                                                                ; LCCOMB_X95_Y43_N26  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|capture_idx[7]~11                                                                                                                                                                                                                ; LCCOMB_X95_Y43_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X96_Y43_N19      ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X94_Y46_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X88_Y46_N26  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[4]~10                                                                                                                                                                                                                ; LCCOMB_X88_Y46_N0   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[4]~11                                                                                                                                                                                                                ; LCCOMB_X88_Y46_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X94_Y46_N23      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X73_Y47_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X84_Y51_N20  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[7]~10                                                                                                                                                                                                                ; LCCOMB_X84_Y51_N26  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[7]~11                                                                                                                                                                                                                ; LCCOMB_X84_Y51_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X72_Y47_N31      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X89_Y44_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X95_Y46_N28  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[0]~10                                                                                                                                                                                                                ; LCCOMB_X95_Y46_N26  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[0]~11                                                                                                                                                                                                                ; LCCOMB_X95_Y46_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X89_Y44_N27      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X87_Y46_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X87_Y44_N30  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[4]~10                                                                                                                                                                                                                ; LCCOMB_X87_Y44_N0   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[4]~11                                                                                                                                                                                                                ; LCCOMB_X87_Y44_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X87_Y46_N31      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mix_out_r0[0]~32                                                                                                                                                                                                                                                ; LCCOMB_X96_Y49_N2   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X95_Y47_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X77_Y53_N30  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|capture_idx[3]~10                                                                                                                                                                                                                ; LCCOMB_X77_Y53_N28  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|capture_idx[3]~11                                                                                                                                                                                                                ; LCCOMB_X77_Y53_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X95_Y47_N23      ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X94_Y49_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X88_Y47_N4   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[4]~10                                                                                                                                                                                                                ; LCCOMB_X88_Y47_N2   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|capture_idx[4]~11                                                                                                                                                                                                                ; LCCOMB_X88_Y47_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X95_Y49_N19      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X88_Y53_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X91_Y53_N24  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[7]~10                                                                                                                                                                                                                ; LCCOMB_X91_Y53_N22  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|capture_idx[7]~11                                                                                                                                                                                                                ; LCCOMB_X91_Y53_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X88_Y53_N15      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X86_Y50_N10  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X86_Y51_N28  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[0]~10                                                                                                                                                                                                                ; LCCOMB_X86_Y51_N2   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|capture_idx[0]~11                                                                                                                                                                                                                ; LCCOMB_X86_Y51_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X86_Y50_N15      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                        ; LCCOMB_X95_Y52_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                        ; LCCOMB_X87_Y52_N24  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[3]~10                                                                                                                                                                                                                ; LCCOMB_X87_Y52_N2   ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|capture_idx[3]~11                                                                                                                                                                                                                ; LCCOMB_X87_Y52_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                    ; FF_X95_Y52_N23      ; 64      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; encoder:encoder_1|ab_diff[0]~2                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y26_N20  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; encoder:encoder_1|always5~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X34_Y26_N18  ; 125     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; encoder:encoder_1|encoder_total_a[21]~66                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y26_N14  ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; encoder:encoder_1|encoder_total_b[18]~66                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y26_N24  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; encoder:encoder_2|ab_diff[0]~2                                                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y24_N0   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; encoder:encoder_2|always5~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X39_Y25_N26  ; 125     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; encoder:encoder_2|encoder_cnt[31]~69                                                                                                                                                                                                                                                                                ; LCCOMB_X34_Y24_N12  ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; encoder:encoder_2|encoder_total_b[1]~66                                                                                                                                                                                                                                                                             ; LCCOMB_X39_Y25_N12  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                          ; PLL_1               ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                          ; PLL_1               ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; gen_reset:gen_enet_reset|Equal0~6                                                                                                                                                                                                                                                                                   ; LCCOMB_X34_Y21_N22  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; gen_reset:gen_sys_reset|Equal0~6                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y7_N26   ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; gen_reset:gen_sys_reset|reset_out                                                                                                                                                                                                                                                                                   ; FF_X27_Y8_N9        ; 6954    ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; gen_reset:gen_sys_reset|reset_out                                                                                                                                                                                                                                                                                   ; FF_X27_Y8_N9        ; 103     ; Async. clear                          ; yes    ; Global Clock         ; GCLK17           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; glitch_remove:glitch_remove_rx_pending|always0~0                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y42_N26  ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; glitch_remove:glitch_remove_rx_pending|ctr[12]~62                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y42_N0   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; glitch_remove:glitch_remove_tx_pending|always0~0                                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y40_N16  ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; glitch_remove:glitch_remove_tx_pending|ctr[10]~54                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y40_N22  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; iq_buf:iq_buf_inst|iq_buf_write[3]~4                                                                                                                                                                                                                                                                                ; LCCOMB_X41_Y23_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|select[1]~17                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y16_N0   ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|wr_en                                                                                                                                                                                                                                                                       ; FF_X46_Y20_N1       ; 35      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                      ; PLL_3               ; 8782    ; Clock                                 ; yes    ; Global Clock         ; GCLK13           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                      ; PLL_3               ; 16594   ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                                                      ; PLL_3               ; 5516    ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[3]                                                                                                                                                                                                                      ; PLL_3               ; 671     ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst|ShiftRight0~59                                                                                                                                                                                                                          ; LCCOMB_X84_Y24_N30  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst|ShiftRight0~70                                                                                                                                                                                                                          ; LCCOMB_X77_Y9_N10   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst|acc_clr[2]                                                                                                                                                                                                                              ; FF_X46_Y30_N21      ; 577     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst|acc_clr[3]                                                                                                                                                                                                                              ; FF_X72_Y10_N1       ; 576     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst|cycle[3]~26                                                                                                                                                                                                                             ; LCCOMB_X45_Y33_N6   ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst|cycle[3]~27                                                                                                                                                                                                                             ; LCCOMB_X45_Y33_N4   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[1].mix_freq2_inst|ipcm_acc[10]~40                                                                                                                                                                                                                         ; LCCOMB_X46_Y31_N30  ; 1600    ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[6].mix_freq2_inst|qpcm_acc[37]~40                                                                                                                                                                                                                         ; LCCOMB_X46_Y31_N22  ; 1600    ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst|ShiftRight0~59                                                                                                                                                                                                                          ; LCCOMB_X81_Y31_N26  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst|ShiftRight0~70                                                                                                                                                                                                                          ; LCCOMB_X79_Y26_N6   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst|acc_clr[2]                                                                                                                                                                                                                              ; FF_X48_Y30_N11      ; 577     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst|acc_clr[3]                                                                                                                                                                                                                              ; FF_X87_Y28_N27      ; 576     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst|cycle[17]~26                                                                                                                                                                                                                            ; LCCOMB_X49_Y35_N6   ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst|cycle[17]~27                                                                                                                                                                                                                            ; LCCOMB_X49_Y35_N0   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|ShiftRight0~1                                                                                                                                                                                                                           ; LCCOMB_X54_Y32_N28  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|ShiftRight0~70                                                                                                                                                                                                                          ; LCCOMB_X70_Y5_N2    ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|acc_clr[2]                                                                                                                                                                                                                              ; FF_X55_Y13_N31      ; 577     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|acc_clr[3]                                                                                                                                                                                                                              ; FF_X55_Y13_N21      ; 576     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|cycle[3]~26                                                                                                                                                                                                                             ; LCCOMB_X48_Y32_N26  ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|cycle[3]~27                                                                                                                                                                                                                             ; LCCOMB_X49_Y33_N2   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|new_cycle~1                                                                                                                                                                                                                             ; LCCOMB_X47_Y32_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|ShiftRight0~1                                                                                                                                                                                                                           ; LCCOMB_X81_Y30_N20  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|ShiftRight0~70                                                                                                                                                                                                                          ; LCCOMB_X63_Y28_N26  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|acc_clr[2]                                                                                                                                                                                                                              ; FF_X76_Y33_N15      ; 577     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|acc_clr[3]                                                                                                                                                                                                                              ; FF_X48_Y26_N19      ; 576     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|cycle[12]~26                                                                                                                                                                                                                            ; LCCOMB_X42_Y33_N6   ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|cycle[12]~27                                                                                                                                                                                                                            ; LCCOMB_X42_Y33_N4   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|ShiftRight0~1                                                                                                                                                                                                                           ; LCCOMB_X50_Y27_N20  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|ShiftRight0~70                                                                                                                                                                                                                          ; LCCOMB_X47_Y7_N20   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|acc_clr[2]                                                                                                                                                                                                                              ; FF_X46_Y24_N27      ; 577     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|acc_clr[3]                                                                                                                                                                                                                              ; FF_X46_Y24_N21      ; 576     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|cycle[11]~28                                                                                                                                                                                                                            ; LCCOMB_X45_Y28_N4   ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|cycle[11]~29                                                                                                                                                                                                                            ; LCCOMB_X45_Y28_N6   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|pcm_in_valid                                                                                                                                                                                                                            ; LCCOMB_X89_Y32_N18  ; 332     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; pcm2udp:pcm2udp_inst|comb~2                                                                                                                                                                                                                                                                                         ; LCCOMB_X35_Y35_N18  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|always0~0                                                                                                                                                                                                                                                         ; LCCOMB_X36_Y33_N10  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|capture_idx[1]~18                                                                                                                                                                                                                                                 ; LCCOMB_X38_Y37_N26  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|capture_idx[1]~19                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y37_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|comb~4                                                                                                                                                                                                                                                            ; LCCOMB_X63_Y38_N16  ; 5       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_read_addr[2]~33                                                                                                                                                                                                                                               ; LCCOMB_X36_Y33_N2   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_write_addr[1]~1                                                                                                                                                                                                                                               ; LCCOMB_X35_Y35_N6   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sdio_master:sdio_master_inst|always4~0                                                                                                                                                                                                                                                                              ; LCCOMB_X43_Y39_N4   ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sdio_master:sdio_master_inst|clk_counter[1]~12                                                                                                                                                                                                                                                                      ; LCCOMB_X47_Y40_N6   ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sdio_master:sdio_master_inst|tx_data[40]~2                                                                                                                                                                                                                                                                          ; LCCOMB_X43_Y39_N0   ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sdio_master:sdio_master_inst|wait_counter[4]~18                                                                                                                                                                                                                                                                     ; LCCOMB_X43_Y39_N26  ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sdio_slave:sdio_slave_inst|rx_data[38]~2                                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y52_N18  ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sdio_slave:sdio_slave_inst|rx_state~12                                                                                                                                                                                                                                                                              ; LCCOMB_X36_Y52_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sdio_slave:sdio_slave_inst|sdio_rd                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y52_N10  ; 3       ; Read enable                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sdio_slave:sdio_slave_inst|sdio_rd_p                                                                                                                                                                                                                                                                                ; FF_X36_Y52_N21      ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sdio_slave:sdio_slave_inst|sdio_wr                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y52_N30  ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sdio_slave:sdio_slave_inst|sdio_wr_p                                                                                                                                                                                                                                                                                ; FF_X36_Y52_N27      ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sdio_slave:sdio_slave_inst|tx_data[33]~1                                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y52_N14  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~100                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y52_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~101                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y52_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~102                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y52_N4   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~106                                                                                                                                                                                                                                                          ; LCCOMB_X53_Y59_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~107                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y52_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~109                                                                                                                                                                                                                                                          ; LCCOMB_X53_Y59_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~110                                                                                                                                                                                                                                                          ; LCCOMB_X53_Y59_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~111                                                                                                                                                                                                                                                          ; LCCOMB_X53_Y59_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~114                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y52_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~118                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y52_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~119                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y53_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~120                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y50_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~121                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y53_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~122                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y56_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~124                                                                                                                                                                                                                                                          ; LCCOMB_X53_Y59_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~125                                                                                                                                                                                                                                                          ; LCCOMB_X53_Y59_N4   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~126                                                                                                                                                                                                                                                          ; LCCOMB_X53_Y59_N10  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~127                                                                                                                                                                                                                                                          ; LCCOMB_X53_Y59_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~128                                                                                                                                                                                                                                                          ; LCCOMB_X53_Y59_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~129                                                                                                                                                                                                                                                          ; LCCOMB_X53_Y59_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~130                                                                                                                                                                                                                                                          ; LCCOMB_X55_Y50_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~132                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y53_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~133                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y53_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~134                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y52_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~135                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y50_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~136                                                                                                                                                                                                                                                          ; LCCOMB_X54_Y64_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~137                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y56_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~138                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y56_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~139                                                                                                                                                                                                                                                          ; LCCOMB_X54_Y64_N4   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~140                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y56_N4   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~141                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y56_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~142                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y52_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~143                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y52_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~144                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y52_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~145                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y52_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~146                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y52_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~147                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y52_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~148                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y52_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~149                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y52_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~150                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y52_N4   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~151                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y53_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~152                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y56_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~153                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y56_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~154                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y53_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~155                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y53_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~156                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y53_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~157                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y52_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~158                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y56_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~159                                                                                                                                                                                                                                                          ; LCCOMB_X53_Y59_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~160                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y56_N10  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~161                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y50_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~162                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y53_N10  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~163                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y56_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~164                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y56_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~165                                                                                                                                                                                                                                                          ; LCCOMB_X53_Y59_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~167                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y52_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~168                                                                                                                                                                                                                                                          ; LCCOMB_X55_Y50_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|select[1]~9                                                                                                                                                                                                                                                           ; LCCOMB_X54_Y45_N2   ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|Equal1~26                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y38_N8   ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|Equal1~27                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y38_N14  ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|Equal1~28                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y38_N24  ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|Equal1~29                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y38_N10  ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|Equal1~30                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y38_N16  ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                    ; LCCOMB_X98_Y23_N20  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                              ; FF_X98_Y23_N25      ; 102     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|Selector4~1                                                                                                                                                        ; LCCOMB_X101_Y23_N24 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|data_take                                                                                                                                                          ; LCCOMB_X58_Y32_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~0                                                                        ; LCCOMB_X100_Y23_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~4                                                                        ; LCCOMB_X100_Y23_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|sink_state.run1                                                                                                                                                    ; FF_X58_Y32_N31      ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                         ; LCCOMB_X97_Y23_N22  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|Equal0~8                                                                                                                                                                                  ; LCCOMB_X103_Y19_N24 ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                             ; LCCOMB_X103_Y19_N12 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                             ; LCCOMB_X103_Y19_N30 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                             ; LCCOMB_X103_Y19_N18 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                    ; LCCOMB_X101_Y22_N24 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                              ; FF_X101_Y22_N31     ; 102     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|Selector4~1                                                                                                                                                        ; LCCOMB_X101_Y22_N16 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|data_take                                                                                                                                                          ; LCCOMB_X99_Y22_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~0                                                                        ; LCCOMB_X101_Y22_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~4                                                                        ; LCCOMB_X101_Y22_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|sink_state.run1                                                                                                                                                    ; FF_X99_Y22_N27      ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                         ; LCCOMB_X98_Y23_N4   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|Equal0~8                                                                                                                                                                                  ; LCCOMB_X106_Y19_N6  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                             ; LCCOMB_X103_Y21_N16 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                             ; LCCOMB_X103_Y21_N8  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                             ; LCCOMB_X103_Y21_N20 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                    ; LCCOMB_X96_Y37_N26  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                              ; FF_X96_Y37_N11      ; 102     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|Selector4~1                                                                                                                                                        ; LCCOMB_X88_Y37_N8   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|data_take                                                                                                                                                          ; LCCOMB_X72_Y41_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~0                                                                        ; LCCOMB_X88_Y37_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~4                                                                        ; LCCOMB_X88_Y37_N26  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|sink_state.run1                                                                                                                                                    ; FF_X72_Y41_N11      ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                         ; LCCOMB_X98_Y23_N10  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|Equal0~8                                                                                                                                                                                  ; LCCOMB_X101_Y41_N2  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                             ; LCCOMB_X95_Y40_N14  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                             ; LCCOMB_X95_Y40_N30  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                             ; LCCOMB_X98_Y40_N30  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                    ; LCCOMB_X102_Y38_N6  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                              ; FF_X103_Y38_N3      ; 102     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|Selector4~1                                                                                                                                                        ; LCCOMB_X103_Y38_N18 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|data_take                                                                                                                                                          ; LCCOMB_X72_Y41_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~0                                                                        ; LCCOMB_X103_Y38_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~4                                                                        ; LCCOMB_X103_Y38_N20 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|sink_state.run1                                                                                                                                                    ; FF_X72_Y41_N13      ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                         ; LCCOMB_X98_Y38_N0   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|Equal0~8                                                                                                                                                                                  ; LCCOMB_X101_Y41_N22 ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                             ; LCCOMB_X105_Y42_N24 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                             ; LCCOMB_X106_Y42_N24 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                             ; LCCOMB_X106_Y42_N0  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                    ; LCCOMB_X98_Y36_N2   ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                              ; FF_X98_Y36_N31      ; 102     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|Selector4~1                                                                                                                                                        ; LCCOMB_X99_Y36_N28  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|data_take                                                                                                                                                          ; LCCOMB_X65_Y36_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~0                                                                        ; LCCOMB_X99_Y36_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~4                                                                        ; LCCOMB_X99_Y36_N18  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|sink_state.run1                                                                                                                                                    ; FF_X65_Y35_N1       ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                         ; LCCOMB_X98_Y36_N4   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|Equal0~8                                                                                                                                                                                  ; LCCOMB_X95_Y31_N10  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                             ; LCCOMB_X106_Y37_N12 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                             ; LCCOMB_X106_Y37_N8  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                             ; LCCOMB_X106_Y37_N16 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                    ; LCCOMB_X100_Y33_N8  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                              ; FF_X100_Y33_N31     ; 102     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|Selector4~1                                                                                                                                                        ; LCCOMB_X100_Y33_N20 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|data_take                                                                                                                                                          ; LCCOMB_X99_Y33_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~0                                                                        ; LCCOMB_X100_Y33_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~4                                                                        ; LCCOMB_X100_Y33_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|sink_state.run1                                                                                                                                                    ; FF_X99_Y33_N27      ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                         ; LCCOMB_X99_Y33_N4   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|Equal0~8                                                                                                                                                                                  ; LCCOMB_X96_Y32_N22  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                             ; LCCOMB_X101_Y32_N10 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                             ; LCCOMB_X101_Y32_N24 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                             ; LCCOMB_X101_Y32_N20 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                    ; LCCOMB_X90_Y34_N22  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                              ; FF_X90_Y34_N31      ; 102     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|Selector4~1                                                                                                                                                        ; LCCOMB_X86_Y35_N28  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|data_take                                                                                                                                                          ; LCCOMB_X76_Y34_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~0                                                                        ; LCCOMB_X86_Y35_N10  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~4                                                                        ; LCCOMB_X86_Y35_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|sink_state.run1                                                                                                                                                    ; FF_X76_Y34_N1       ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                         ; LCCOMB_X98_Y33_N18  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|Equal0~8                                                                                                                                                                                  ; LCCOMB_X95_Y34_N18  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                             ; LCCOMB_X80_Y33_N2   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                             ; LCCOMB_X80_Y33_N22  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                             ; LCCOMB_X80_Y33_N30  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                    ; LCCOMB_X98_Y33_N16  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                              ; FF_X98_Y33_N29      ; 102     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|Selector4~1                                                                                                                                                        ; LCCOMB_X97_Y33_N26  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|data_take                                                                                                                                                          ; LCCOMB_X85_Y34_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~0                                                                        ; LCCOMB_X97_Y33_N14  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~4                                                                        ; LCCOMB_X97_Y33_N10  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|sink_state.run1                                                                                                                                                    ; FF_X85_Y34_N29      ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                         ; LCCOMB_X98_Y33_N20  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|Equal0~8                                                                                                                                                                                  ; LCCOMB_X97_Y34_N16  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                             ; LCCOMB_X101_Y36_N18 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                             ; LCCOMB_X101_Y36_N2  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                             ; LCCOMB_X101_Y36_N6  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                    ; LCCOMB_X97_Y29_N14  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                              ; FF_X97_Y29_N19      ; 102     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|Selector4~1                                                                                                                                                        ; LCCOMB_X98_Y31_N4   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|data_take                                                                                                                                                          ; LCCOMB_X56_Y31_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~0                                                                        ; LCCOMB_X98_Y31_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~4                                                                        ; LCCOMB_X98_Y31_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|sink_state.run1                                                                                                                                                    ; FF_X56_Y31_N17      ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                         ; LCCOMB_X97_Y29_N22  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|Equal0~8                                                                                                                                                                                  ; LCCOMB_X98_Y27_N14  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                             ; LCCOMB_X98_Y27_N6   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                             ; LCCOMB_X98_Y27_N10  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                             ; LCCOMB_X98_Y27_N30  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                    ; LCCOMB_X101_Y28_N8  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                              ; FF_X102_Y28_N31     ; 102     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|Selector4~1                                                                                                                                                        ; LCCOMB_X101_Y28_N0  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|data_take                                                                                                                                                          ; LCCOMB_X56_Y31_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~0                                                                        ; LCCOMB_X101_Y28_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|_~4                                                                        ; LCCOMB_X102_Y28_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|sink_state.run1                                                                                                                                                    ; FF_X56_Y31_N7       ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                         ; LCCOMB_X97_Y30_N28  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|Equal0~8                                                                                                                                                                                  ; LCCOMB_X98_Y28_N2   ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                             ; LCCOMB_X102_Y28_N0  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                             ; LCCOMB_X102_Y28_N8  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                             ; LCCOMB_X105_Y27_N16 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|comb~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X41_Y38_N26  ; 3061    ; Async. clear                          ; yes    ; Global Clock         ; GCLK16           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|comb~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X41_Y38_N26  ; 81      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[0].sincos_mem_inst|always3~0                                                                                                                                                                                                                                  ; LCCOMB_X61_Y33_N28  ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[0].sincos_mem_inst|qpcm_out[3]~50                                                                                                                                                                                                                             ; LCCOMB_X61_Y33_N18  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[0].sincos_mem_inst|sin_addr[0]~8                                                                                                                                                                                                                              ; LCCOMB_X61_Y32_N30  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[1].sincos_mem_inst|always3~0                                                                                                                                                                                                                                  ; LCCOMB_X76_Y34_N12  ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[1].sincos_mem_inst|qpcm_out[8]~50                                                                                                                                                                                                                             ; LCCOMB_X72_Y41_N6   ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[1].sincos_mem_inst|sin_addr[8]~8                                                                                                                                                                                                                              ; LCCOMB_X55_Y39_N2   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|always3~0                                                                                                                                                                                                                                  ; LCCOMB_X61_Y33_N8   ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|qpcm_out[4]~50                                                                                                                                                                                                                             ; LCCOMB_X61_Y33_N12  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|sin_addr[4]~8                                                                                                                                                                                                                              ; LCCOMB_X57_Y34_N30  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[3].sincos_mem_inst|always3~0                                                                                                                                                                                                                                  ; LCCOMB_X76_Y34_N26  ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[3].sincos_mem_inst|qpcm_out[10]~50                                                                                                                                                                                                                            ; LCCOMB_X76_Y34_N30  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[3].sincos_mem_inst|sin_addr[4]~8                                                                                                                                                                                                                              ; LCCOMB_X62_Y34_N20  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[4].sincos_mem_inst|always3~0                                                                                                                                                                                                                                  ; LCCOMB_X61_Y33_N10  ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[4].sincos_mem_inst|qpcm_out[2]~50                                                                                                                                                                                                                             ; LCCOMB_X56_Y31_N30  ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[4].sincos_mem_inst|sin_addr[4]~8                                                                                                                                                                                                                              ; LCCOMB_X50_Y31_N0   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                               ; FF_X82_Y63_N27      ; 69      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                    ; LCCOMB_X80_Y68_N24  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                      ; LCCOMB_X80_Y68_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_tdo_mux_proc~0                                                                                                                                                                                                                                    ; LCCOMB_X81_Y65_N0   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                       ; LCCOMB_X81_Y68_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                      ; LCCOMB_X81_Y68_N6   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                         ; FF_X79_Y66_N25      ; 14      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                       ; LCCOMB_X80_Y65_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                                         ; FF_X79_Y66_N31      ; 9       ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                         ; FF_X79_Y65_N25      ; 14      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~14                                                                                                                                                                                                                                      ; LCCOMB_X80_Y65_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                                                                                                                                                         ; FF_X79_Y65_N31      ; 9       ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~23                                                                                                                                                                                                                                      ; LCCOMB_X80_Y65_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][4]                                                                                                                                                                                                                                         ; FF_X81_Y66_N9       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][7]                                                                                                                                                                                                                                         ; FF_X80_Y66_N15      ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~11                                                                                                                                                                                                                                        ; LCCOMB_X81_Y65_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~16                                                                                                                                                                                                                                  ; LCCOMB_X79_Y68_N2   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                                                                                                                                                                  ; LCCOMB_X79_Y68_N0   ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~10                                                                                                                                                                                                                                           ; LCCOMB_X82_Y63_N20  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                ; LCCOMB_X80_Y66_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~12                                                                                                                                                                                                                               ; LCCOMB_X80_Y66_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~22                                                                                                                                                                                                                               ; LCCOMB_X80_Y66_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~17                                                                                                                                                                                                                 ; LCCOMB_X80_Y67_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~14                                                                                                                                                                                                            ; LCCOMB_X79_Y67_N24  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~23                                                                                                                                                                                                            ; LCCOMB_X80_Y67_N18  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                    ; FF_X82_Y63_N25      ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                   ; FF_X82_Y63_N3       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                    ; FF_X80_Y67_N29      ; 16      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                             ; LCCOMB_X82_Y63_N14  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                   ; FF_X83_Y63_N29      ; 35      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                               ; LCCOMB_X84_Y65_N20  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                               ; LCCOMB_X84_Y65_N2   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                             ; FF_X83_Y65_N21      ; 5       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                            ; LCCOMB_X83_Y65_N4   ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                               ; FF_X84_Y63_N27      ; 364     ; Async. clear                          ; yes    ; Global Clock         ; GCLK5            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                          ; LCCOMB_X83_Y65_N30  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                           ; LCCOMB_X83_Y65_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                               ; LCCOMB_X82_Y67_N24  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                     ; LCCOMB_X84_Y63_N28  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_lgi:auto_generated|counter_reg_bit[4]~0                                ; LCCOMB_X82_Y67_N0   ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                   ; LCCOMB_X85_Y67_N26  ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                      ; LCCOMB_X84_Y63_N0   ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                           ; LCCOMB_X84_Y63_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~13                                                                                                                                                                     ; LCCOMB_X80_Y69_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~9                                                                                                                                                                 ; LCCOMB_X80_Y69_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                   ; LCCOMB_X83_Y66_N8   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                       ; LCCOMB_X81_Y64_N14  ; 214     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_arb_mux:udp_arb_mux_inst|arbiter:arb_inst|grant_encoded_reg[0]                                                                                                                                                                                                                                                  ; FF_X32_Y43_N23      ; 97      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_arb_mux:udp_arb_mux_inst|arbiter:arb_inst|grant_reg[1]~1                                                                                                                                                                                                                                                        ; LCCOMB_X32_Y43_N8   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_arb_mux:udp_arb_mux_inst|m_udp_payload_axis_tlast_reg~1                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y40_N28  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_arb_mux:udp_arb_mux_inst|s_udp_hdr_ready~0                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y40_N4   ; 79      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_arb_mux:udp_arb_mux_inst|store_axis_int_to_output~0                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y40_N18  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_arb_mux:udp_arb_mux_inst|store_axis_int_to_temp~0                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y40_N20  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|address[7]~6                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y32_N28  ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|always7~1                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y40_N22  ; 65      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|data_queue~16                                                                                                                                                                                                                                     ; LCCOMB_X10_Y50_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|data_queue~17                                                                                                                                                                                                                                     ; LCCOMB_X10_Y50_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|queue_head[0]~1                                                                                                                                                                                                                                   ; LCCOMB_X10_Y50_N0   ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|avalon2axi:avalon2axi_inst|queue_tail[1]~1                                                                                                                                                                                                                                   ; LCCOMB_X9_Y50_N4    ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_hdr_valid_next~0                                                                                                                                                                                                                          ; LCCOMB_X11_Y49_N14  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tlast_reg~1                                                                                                                                                                                                                  ; LCCOMB_X9_Y50_N8    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_payload_int_to_temp~0                                                                                                                                                                                                                 ; LCCOMB_X9_Y50_N28   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_0~1                                                                                                                                                                                                                           ; LCCOMB_X11_Y51_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_1~0                                                                                                                                                                                                                           ; LCCOMB_X13_Y53_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_2~0                                                                                                                                                                                                                           ; LCCOMB_X10_Y53_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_3~1                                                                                                                                                                                                                           ; LCCOMB_X14_Y54_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_4~0                                                                                                                                                                                                                           ; LCCOMB_X10_Y49_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_src_mac_5~1                                                                                                                                                                                                                           ; LCCOMB_X10_Y49_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|store_eth_type_1~2                                                                                                                                                                                                                              ; LCCOMB_X10_Y49_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|Selector27~1                                                                                                                                                                                                                                    ; LCCOMB_X26_Y60_N16  ; 98      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|m_axis_tdata_reg[4]~8                                                                                                                                                                                                                           ; LCCOMB_X23_Y59_N14  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|store_axis_int_to_output~0                                                                                                                                                                                                                      ; LCCOMB_X23_Y59_N28  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|store_axis_int_to_temp~0                                                                                                                                                                                                                        ; LCCOMB_X23_Y59_N4   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out                                                                                                                                     ; FF_X114_Y37_N3      ; 1277    ; Async. clear                          ; yes    ; Global Clock         ; GCLK6            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out                                                                                                                                     ; FF_X57_Y1_N29       ; 702     ; Async. clear                          ; yes    ; Global Clock         ; GCLK15           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out                                                                                                                                     ; FF_X57_Y1_N9        ; 216     ; Async. clear                          ; yes    ; Global Clock         ; GCLK19           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out                                                                                                                                     ; FF_X1_Y35_N1        ; 161     ; Async. clear                          ; yes    ; Global Clock         ; GCLK1            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out                                                                                                                                     ; FF_X114_Y37_N25     ; 892     ; Async. clear                          ; yes    ; Global Clock         ; GCLK9            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|Selector6~1                                                                                              ; LCCOMB_X26_Y27_N4   ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[21]~60                                                                              ; LCCOMB_X13_Y32_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_3|dreg[1]                                                                  ; FF_X7_Y33_N11       ; 198     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_ready~0                                                             ; LCCOMB_X20_Y35_N8   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_valid                                                              ; LCCOMB_X20_Y34_N28  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_ready~0                                                             ; LCCOMB_X18_Y37_N4   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_valid                                                              ; LCCOMB_X17_Y32_N30  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_ready~0                                                             ; LCCOMB_X24_Y33_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_valid                                                              ; LCCOMB_X24_Y30_N10  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_ready~0                                                              ; LCCOMB_X10_Y26_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_valid                                                               ; LCCOMB_X9_Y26_N18   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_ready~0                                                              ; LCCOMB_X10_Y27_N10  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_valid                                                               ; LCCOMB_X12_Y28_N2   ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_ready~0                                                              ; LCCOMB_X6_Y27_N8    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_valid                                                               ; LCCOMB_X10_Y27_N18  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_wren                                                               ; FF_X11_Y32_N29      ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[1]~15                                                          ; LCCOMB_X6_Y33_N8    ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[1]~16                                                          ; LCCOMB_X6_Y33_N18   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|state.STM_TYPE_RST_CNT                                                 ; FF_X6_Y33_N31       ; 35      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_wren                                                               ; FF_X17_Y26_N9       ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[22]~1                                                         ; LCCOMB_X17_Y26_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_RST_CNT                                                 ; FF_X17_Y26_N13      ; 36      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~2                                                                                                 ; LCCOMB_X27_Y28_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always10~0                                                                                                ; LCCOMB_X27_Y28_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always12~0                                                                                                ; LCCOMB_X27_Y29_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always14~4                                                                                                ; LCCOMB_X27_Y28_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always17~4                                                                                                ; LCCOMB_X27_Y28_N6   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always19~0                                                                                                ; LCCOMB_X16_Y27_N20  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always21~0                                                                                                ; LCCOMB_X16_Y27_N18  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always23~0                                                                                                ; LCCOMB_X16_Y27_N10  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always25~0                                                                                                ; LCCOMB_X26_Y28_N24  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always27~0                                                                                                ; LCCOMB_X27_Y28_N20  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always29~0                                                                                                ; LCCOMB_X18_Y27_N10  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always2~0                                                                                                 ; LCCOMB_X27_Y28_N4   ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always31~0                                                                                                ; LCCOMB_X27_Y28_N10  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always33~8                                                                                                ; LCCOMB_X18_Y27_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always35~1                                                                                                ; LCCOMB_X27_Y28_N30  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always37~5                                                                                                ; LCCOMB_X27_Y28_N2   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[0]~3                                                                                       ; LCCOMB_X28_Y29_N22  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg[8]~60                                                                                ; LCCOMB_X7_Y34_N26   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[15]~49                                                                                       ; LCCOMB_X26_Y28_N20  ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data[15]~1                                                                                                             ; LCCOMB_X29_Y28_N26  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[13]~0                                                                                                          ; LCCOMB_X29_Y28_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_phy_reg_add[9]~1                                                                                                       ; LCCOMB_X28_Y27_N20  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|run_cnt_32~1                                                                                                               ; LCCOMB_X29_Y27_N2   ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|clk_ena                                                                                                          ; FF_X30_Y30_N17      ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|mdio_oen                                                                                                                                          ; FF_X30_Y28_N1       ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|rxclk_ena                                                                                            ; FF_X12_Y32_N9       ; 373     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena                                                                                            ; FF_X27_Y24_N5       ; 249     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_pos                                                                                               ; FF_X11_Y34_N25      ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|tx_clkena_reg                                                                                         ; FF_X27_Y26_N9       ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector4~0                                                              ; LCCOMB_X14_Y38_N14  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|LessThan0~2       ; LCCOMB_X16_Y40_N0   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~2     ; LCCOMB_X19_Y39_N2   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~3  ; LCCOMB_X12_Y39_N24  ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~3 ; LCCOMB_X13_Y40_N26  ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|data_rdreq                                                               ; LCCOMB_X14_Y39_N22  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|always11~5                                        ; LCCOMB_X13_Y32_N30  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|dest_add_ok[9]                                    ; FF_X16_Y34_N9       ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_type_ok_s[0]                                  ; FF_X14_Y34_N9       ; 35      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_stat_wren                                      ; FF_X12_Y36_N5       ; 25      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_wren_int                                       ; FF_X12_Y34_N1       ; 41      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|user_length[15]~1                                 ; LCCOMB_X13_Y34_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always10~20                                       ; LCCOMB_X18_Y22_N8   ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always3~3                                         ; LCCOMB_X17_Y21_N2   ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always4~0                                         ; LCCOMB_X18_Y21_N14  ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[4]~11                                     ; LCCOMB_X18_Y21_N6   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[5]~4                                      ; LCCOMB_X18_Y21_N2   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[4]                                            ; FF_X19_Y25_N27      ; 40      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Equal8~1                             ; LCCOMB_X6_Y34_N2    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|LessThan0~4                          ; LCCOMB_X7_Y29_N2    ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Selector1~0                          ; LCCOMB_X7_Y35_N28   ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[15]~9                      ; LCCOMB_X9_Y34_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[23]~8                      ; LCCOMB_X9_Y34_N4    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[31]~7                      ; LCCOMB_X9_Y34_N22   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[39]~6                      ; LCCOMB_X6_Y34_N10   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[47]~5                      ; LCCOMB_X7_Y34_N22   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[7]~4                       ; LCCOMB_X9_Y34_N10   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_stat_val~0                       ; LCCOMB_X12_Y32_N6   ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_unicast~1                        ; LCCOMB_X7_Y34_N4    ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[15]~44                 ; LCCOMB_X7_Y35_N12   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[0]~10                      ; LCCOMB_X26_Y24_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[15]~9                      ; LCCOMB_X26_Y24_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[23]~8                      ; LCCOMB_X26_Y24_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[31]~5                      ; LCCOMB_X25_Y24_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[39]~2                      ; LCCOMB_X27_Y24_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[47]~1                      ; LCCOMB_X27_Y24_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_broadcast~0                      ; LCCOMB_X25_Y24_N4   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[15]~1                        ; LCCOMB_X21_Y24_N6   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_stat_val                         ; FF_X19_Y25_N31      ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[3]                           ; FF_X21_Y24_N5       ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[15]~1                    ; LCCOMB_X24_Y24_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[7]~10                    ; LCCOMB_X24_Y24_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|LessThan0~2      ; LCCOMB_X18_Y19_N10  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~2     ; LCCOMB_X13_Y19_N30  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~3  ; LCCOMB_X17_Y22_N0   ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~3 ; LCCOMB_X13_Y20_N6   ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~0                                                                   ; LCCOMB_X23_Y40_N4   ; 25      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~1                                                                   ; LCCOMB_X14_Y26_N0   ; 41      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~2                                                                   ; LCCOMB_X17_Y19_N0   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~5                                                                   ; LCCOMB_X17_Y21_N12  ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|gateway_ip[22]~0                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y32_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|frame_length[5]~16                                                                                                                                                                                                                                ; LCCOMB_X20_Y45_N30  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|frame_length[5]~17                                                                                                                                                                                                                                ; LCCOMB_X21_Y45_N30  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|icmp_counter[10]~18                                                                                                                                                                                                                               ; LCCOMB_X25_Y43_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|icmp_echo_03~3                                                                                                                                                                                                                                    ; LCCOMB_X25_Y43_N16  ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|unknow_rx_ip_counter[4]~58                                                                                                                                                                                                                        ; LCCOMB_X25_Y43_N6   ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|icmp_reply:icmp_reply_inst|unknow_rx_ip_counter[4]~60                                                                                                                                                                                                                        ; LCCOMB_X25_Y43_N8   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|m_ip_payload_axis_tdata_reg[5]~0                                                                                                                                                                                                                  ; LCCOMB_X20_Y45_N2   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|s_ip_hdr_ready~0                                                                                                                                                                                                                                  ; LCCOMB_X21_Y45_N20  ; 83      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|store_axis_int_to_temp~0                                                                                                                                                                                                                          ; LCCOMB_X20_Y45_N22  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[0]~1                                                                                                                                                                                                                                                                ; LCCOMB_X28_Y32_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|local_mac[43]~10                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y32_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|local_mac[8]~3                                                                                                                                                                                                                                                               ; LCCOMB_X28_Y32_N8   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|rst_rd~2                                                                                                                                                                                                                                            ; LCCOMB_X29_Y35_N4   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|rst_writedata[2]~0                                                                                                                                                                                                                                  ; LCCOMB_X40_Y39_N26  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|subnet_mask[31]~0                                                                                                                                                                                                                                                            ; LCCOMB_X28_Y32_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|arbiter:arb_inst|grant_reg[0]~0                                                                                                                                                                                    ; LCCOMB_X23_Y45_N14  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|m_ip_payload_axis_tdata_reg[4]~9                                                                                                                                                                                   ; LCCOMB_X24_Y45_N16  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|s_ip_hdr_ready~0                                                                                                                                                                                                   ; LCCOMB_X23_Y45_N20  ; 85      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|store_axis_int_to_output~0                                                                                                                                                                                         ; LCCOMB_X24_Y45_N6   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|store_axis_int_to_temp~0                                                                                                                                                                                           ; LCCOMB_X24_Y45_N2   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|always0~10                                                                                                                                                                 ; LCCOMB_X16_Y47_N10  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|always0~11                                                                                                                                                                 ; LCCOMB_X16_Y47_N26  ; 83      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~384                                                                                                                                                            ; LCCOMB_X19_Y51_N0   ; 80      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~385                                                                                                                                                            ; LCCOMB_X19_Y51_N6   ; 80      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~386                                                                                                                                                            ; LCCOMB_X19_Y51_N24  ; 80      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~387                                                                                                                                                            ; LCCOMB_X19_Y51_N10  ; 80      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~388                                                                                                                                                            ; LCCOMB_X19_Y51_N16  ; 80      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~389                                                                                                                                                            ; LCCOMB_X19_Y51_N26  ; 80      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~390                                                                                                                                                            ; LCCOMB_X19_Y51_N20  ; 80      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~391                                                                                                                                                            ; LCCOMB_X19_Y51_N18  ; 80      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|Selector11~0                                                                                                                                                             ; LCCOMB_X9_Y52_N22   ; 51      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_hlen~1                                                                                                                                                         ; LCCOMB_X14_Y52_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_htype_0~4                                                                                                                                                      ; LCCOMB_X12_Y52_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_htype_1~0                                                                                                                                                      ; LCCOMB_X12_Y52_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_oper_0~0                                                                                                                                                       ; LCCOMB_X17_Y52_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_oper_1~1                                                                                                                                                       ; LCCOMB_X17_Y52_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_plen~1                                                                                                                                                         ; LCCOMB_X12_Y52_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_ptype_0~4                                                                                                                                                      ; LCCOMB_X12_Y52_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_ptype_1~1                                                                                                                                                      ; LCCOMB_X12_Y52_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_0~0                                                                                                                                                        ; LCCOMB_X17_Y52_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_1~0                                                                                                                                                        ; LCCOMB_X14_Y52_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_2~4                                                                                                                                                        ; LCCOMB_X12_Y52_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_3~0                                                                                                                                                        ; LCCOMB_X17_Y52_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_4~5                                                                                                                                                        ; LCCOMB_X13_Y52_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_sha_5~0                                                                                                                                                        ; LCCOMB_X17_Y52_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_spa_0~0                                                                                                                                                        ; LCCOMB_X12_Y52_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_spa_1~1                                                                                                                                                        ; LCCOMB_X13_Y52_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_spa_2~0                                                                                                                                                        ; LCCOMB_X12_Y52_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_spa_3~0                                                                                                                                                        ; LCCOMB_X13_Y52_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_0~0                                                                                                                                                        ; LCCOMB_X17_Y52_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_1~0                                                                                                                                                        ; LCCOMB_X17_Y52_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_2~0                                                                                                                                                        ; LCCOMB_X17_Y52_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_3~0                                                                                                                                                        ; LCCOMB_X17_Y52_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_4~1                                                                                                                                                        ; LCCOMB_X12_Y52_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tha_5~0                                                                                                                                                        ; LCCOMB_X12_Y52_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tpa_0~2                                                                                                                                                        ; LCCOMB_X10_Y52_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tpa_1~0                                                                                                                                                        ; LCCOMB_X13_Y52_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tpa_2~5                                                                                                                                                        ; LCCOMB_X17_Y52_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|store_arp_tpa_3~0                                                                                                                                                        ; LCCOMB_X17_Y52_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|m_eth_hdr_valid_next~0                                                                                                                                                   ; LCCOMB_X25_Y55_N8   ; 214     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|m_eth_payload_axis_tdata_reg[6]~0                                                                                                                                        ; LCCOMB_X25_Y55_N0   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|store_eth_payload_int_to_temp~1                                                                                                                                          ; LCCOMB_X25_Y55_N6   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_ip_reg[31]~1                                                                                                                                                                            ; LCCOMB_X28_Y45_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_operation_reg                                                                                                                                                                           ; FF_X20_Y57_N11      ; 134     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_retry_cnt_reg[2]~8                                                                                                                                                                      ; LCCOMB_X19_Y65_N16  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_timer_reg[31]~51                                                                                                                                                                        ; LCCOMB_X19_Y65_N18  ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_timer_reg[31]~52                                                                                                                                                                        ; LCCOMB_X21_Y64_N0   ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|cache_write_request_ip_reg[18]~11                                                                                                                                                                   ; LCCOMB_X13_Y50_N4   ; 83      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|outgoing_arp_tha_reg[4]~1                                                                                                                                                                           ; LCCOMB_X24_Y51_N18  ; 131     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|always0~0                                                                                                                                                                           ; LCCOMB_X25_Y59_N30  ; 102     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|arbiter:arb_inst|grant_encoded_reg[0]~2                                                                                                                                             ; LCCOMB_X25_Y59_N4   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|m_eth_payload_axis_tdata_reg[3]~8                                                                                                                                                   ; LCCOMB_X25_Y60_N24  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|store_axis_int_to_output~0                                                                                                                                                          ; LCCOMB_X25_Y60_N2   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|store_axis_int_to_temp~0                                                                                                                                                            ; LCCOMB_X25_Y60_N28  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|Selector38~1                                                                                                                                                                 ; LCCOMB_X6_Y51_N4    ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|frame_ptr_reg[3]~2                                                                                                                                                           ; LCCOMB_X7_Y52_N4    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|m_ip_payload_axis_tdata_reg[0]~1                                                                                                                                             ; LCCOMB_X9_Y47_N14   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_dest_ip_0~0                                                                                                                                                         ; LCCOMB_X8_Y50_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_dest_ip_1~0                                                                                                                                                         ; LCCOMB_X29_Y47_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_dest_ip_2~0                                                                                                                                                         ; LCCOMB_X8_Y50_N8    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_dest_ip_3~0                                                                                                                                                         ; LCCOMB_X24_Y48_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_flags_fragment_offset_0~0                                                                                                                                           ; LCCOMB_X8_Y50_N16   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_flags_fragment_offset_1~0                                                                                                                                           ; LCCOMB_X8_Y50_N0    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_length_0~0                                                                                                                                                          ; LCCOMB_X9_Y53_N20   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_length_1~0                                                                                                                                                          ; LCCOMB_X9_Y53_N24   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_payload_int_to_temp~0                                                                                                                                               ; LCCOMB_X9_Y47_N6    ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_protocol~0                                                                                                                                                          ; LCCOMB_X14_Y47_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_source_ip_0~2                                                                                                                                                       ; LCCOMB_X23_Y46_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_source_ip_1~0                                                                                                                                                       ; LCCOMB_X8_Y50_N4    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_source_ip_2~2                                                                                                                                                       ; LCCOMB_X26_Y46_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_source_ip_3~0                                                                                                                                                       ; LCCOMB_X28_Y49_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|store_ip_version_ihl~0                                                                                                                                                       ; LCCOMB_X9_Y53_N14   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|Selector53~0                                                                                                                                                                 ; LCCOMB_X29_Y68_N10  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|frame_ptr_reg[7]~2                                                                                                                                                           ; LCCOMB_X29_Y68_N4   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|hdr_sum_reg[3]~27                                                                                                                                                            ; LCCOMB_X26_Y65_N6   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|m_eth_payload_axis_tlast_reg~1                                                                                                                                               ; LCCOMB_X25_Y64_N20  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|store_eth_payload_int_to_output~0                                                                                                                                            ; LCCOMB_X25_Y64_N10  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|store_eth_payload_int_to_temp~0                                                                                                                                              ; LCCOMB_X25_Y64_N4   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|store_ip_hdr~0                                                                                                                                                               ; LCCOMB_X26_Y67_N28  ; 187     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|outgoing_ip_hdr_valid_next~1                                                                                                                                                                          ; LCCOMB_X20_Y57_N14  ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|s_select_ip_reg~3                                                                                                                                                                                                ; LCCOMB_X8_Y52_N20   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|s_select_ip_reg~1                                                                                                                                                                                                                             ; LCCOMB_X9_Y47_N10   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|Selector21~1                                                                                                                                                                                            ; LCCOMB_X13_Y44_N16  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|frame_ptr_reg[14]~2                                                                                                                                                                                     ; LCCOMB_X16_Y44_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|m_udp_payload_axis_tdata_reg[7]~0                                                                                                                                                                       ; LCCOMB_X14_Y44_N26  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_ip_hdr~0                                                                                                                                                                                          ; LCCOMB_X16_Y46_N18  ; 79      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_dest_port_0~1                                                                                                                                                                                 ; LCCOMB_X12_Y44_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_dest_port_1~0                                                                                                                                                                                 ; LCCOMB_X12_Y44_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_length_0~0                                                                                                                                                                                    ; LCCOMB_X12_Y44_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_length_1~1                                                                                                                                                                                    ; LCCOMB_X12_Y44_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_payload_int_to_temp~0                                                                                                                                                                         ; LCCOMB_X14_Y44_N28  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_source_port_0~0                                                                                                                                                                               ; LCCOMB_X12_Y44_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_udp_source_port_1~1                                                                                                                                                                               ; LCCOMB_X12_Y44_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|Selector37~1                                                                                                                                                                                            ; LCCOMB_X23_Y41_N22  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|frame_ptr_reg[11]~2                                                                                                                                                                                     ; LCCOMB_X24_Y41_N4   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|m_ip_payload_axis_tdata_reg[1]~0                                                                                                                                                                        ; LCCOMB_X24_Y44_N30  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|store_ip_payload_int_to_temp~0                                                                                                                                                                          ; LCCOMB_X24_Y44_N18  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|store_udp_hdr~0                                                                                                                                                                                         ; LCCOMB_X26_Y41_N24  ; 124     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_rx_counter[29]~98                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y38_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|udp_tx_counter[22]~67                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y40_N8   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------+
; Name                                                                                                                                                                            ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; Input Clock 0 ; Input Clock 1 ; Input Clock 2                                                                                              ; Input Clock 3                                                                                              ; Clock Select 0                                                                                ; Clock Select 1 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------+
; CLOCK_50                                                                                                                                                                        ; PIN_Y2             ; 45      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; ENET0_RX_CLK                                                                                                                                                                    ; PIN_A15            ; 1307    ; 75                                   ; Global Clock         ; GCLK10           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                    ; JTAG_X1_Y37_N0     ; 605     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|outclk                                                                                          ; LCCOMB_X1_Y36_N16  ; 714     ; 51                                   ; Global Clock         ; GCLK2            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|wire_clkctrl1_outclk                                                                            ; CLKCTRL_G0         ; 3       ; 0                                    ; Global Clock         ; GCLK0            ; VCC                       ; --            ; --            ; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[1] ; enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[0] ; clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|select_reg[0] ; VCC            ;
; comb~0                                                                                                                                                                          ; LCCOMB_X114_Y40_N0 ; 45      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; gen_reset:gen_sys_reset|reset_out                                                                                                                                               ; FF_X27_Y8_N9       ; 103     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                  ; PLL_3              ; 8782    ; 44                                   ; Global Clock         ; GCLK13           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                  ; PLL_3              ; 16594   ; 223                                  ; Global Clock         ; GCLK14           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[2]                                                                                  ; PLL_3              ; 5516    ; 0                                    ; Global Clock         ; GCLK12           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[3]                                                                                  ; PLL_3              ; 671     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sincos_gen:sincos_gen_inst|comb~0                                                                                                                                               ; LCCOMB_X41_Y38_N26 ; 3061    ; 0                                    ; Global Clock         ; GCLK16           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                           ; FF_X84_Y63_N27     ; 364     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out ; FF_X114_Y37_N3     ; 1277    ; 0                                    ; Global Clock         ; GCLK6            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out ; FF_X57_Y1_N29      ; 702     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out ; FF_X57_Y1_N9       ; 216     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out ; FF_X1_Y35_N1       ; 161     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out ; FF_X114_Y37_N25    ; 892     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ; --            ; --            ; --                                                                                                         ; --                                                                                                         ; --                                                                                            ; --             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; gen_reset:gen_sys_reset|reset_out                                                                                                                                                                                                                                                                                                        ; 6953    ;
; controller:controller_inst|mf_iq_read                                                                                                                                                                                                                                                                                                    ; 2658    ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[2]                                                                                                                                                                                                                                             ; 1656    ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[0]                                                                                                                                                                                                                                             ; 1633    ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[1]                                                                                                                                                                                                                                             ; 1630    ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[3]                                                                                                                                                                                                                                             ; 1608    ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[1].mix_freq2_inst|ipcm_acc[10]~40                                                                                                                                                                                                                                              ; 1600    ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[6].mix_freq2_inst|qpcm_acc[37]~40                                                                                                                                                                                                                                              ; 1600    ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|acc_clr[2]                                                                                                                                                                                                                                                   ; 577     ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst|acc_clr[2]                                                                                                                                                                                                                                                   ; 577     ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst|acc_clr[2]                                                                                                                                                                                                                                                   ; 577     ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|acc_clr[2]                                                                                                                                                                                                                                                   ; 577     ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|acc_clr[2]                                                                                                                                                                                                                                                   ; 577     ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst|acc_clr[3]                                                                                                                                                                                                                                                   ; 576     ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst|acc_clr[3]                                                                                                                                                                                                                                                   ; 576     ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|acc_clr[3]                                                                                                                                                                                                                                                   ; 576     ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|acc_clr[3]                                                                                                                                                                                                                                                   ; 576     ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|acc_clr[3]                                                                                                                                                                                                                                                   ; 576     ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|select[1]                                                                                                                                                                                                                                                                                        ; 423     ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|select[4]                                                                                                                                                                                                                                                                                        ; 423     ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|select[5]                                                                                                                                                                                                                                                                                        ; 421     ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|select[2]                                                                                                                                                                                                                                                                                        ; 420     ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|select[3]                                                                                                                                                                                                                                                                                        ; 416     ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|select[0]                                                                                                                                                                                                                                                                                        ; 416     ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|rxclk_ena                                                                                                                 ; 373     ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|pcm_in_valid                                                                                                                                                                                                                                                 ; 332     ;
; ~GND                                                                                                                                                                                                                                                                                                                                     ; 289     ;
; controller:controller_inst|mf_acc_shift_r[4][0]                                                                                                                                                                                                                                                                                          ; 275     ;
; controller:controller_inst|mf_acc_shift_r[3][0]                                                                                                                                                                                                                                                                                          ; 275     ;
; controller:controller_inst|mf_acc_shift_r[0][0]                                                                                                                                                                                                                                                                                          ; 275     ;
; controller:controller_inst|mf_acc_shift_r[2][0]                                                                                                                                                                                                                                                                                          ; 275     ;
; controller:controller_inst|mf_acc_shift_r[1][0]                                                                                                                                                                                                                                                                                          ; 275     ;
; controller:controller_inst|always10~0                                                                                                                                                                                                                                                                                                    ; 273     ;
; controller:controller_inst|always20~0                                                                                                                                                                                                                                                                                                    ; 273     ;
; controller:controller_inst|mf_acc_shift_r[3][1]                                                                                                                                                                                                                                                                                          ; 262     ;
; controller:controller_inst|mf_acc_shift_r[0][1]                                                                                                                                                                                                                                                                                          ; 262     ;
; controller:controller_inst|mf_acc_shift_r[2][1]                                                                                                                                                                                                                                                                                          ; 262     ;
; controller:controller_inst|mf_acc_shift_r[1][1]                                                                                                                                                                                                                                                                                          ; 262     ;
; controller:controller_inst|mf_acc_shift_r[4][1]                                                                                                                                                                                                                                                                                          ; 262     ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena                                                                                                                 ; 249     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|rd_ptr_reg[0]                                                                                                                                                                                   ; 240     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|rd_ptr_reg[1]                                                                                                                                                                                   ; 240     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[5]                                                                                                                                                                                                                                             ; 232     ;
; controller:controller_inst|always11~0                                                                                                                                                                                                                                                                                                    ; 221     ;
; controller:controller_inst|always21~1                                                                                                                                                                                                                                                                                                    ; 221     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                            ; 214     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|m_eth_hdr_valid_next~0                                                                                                                                                                        ; 214     ;
; controller:controller_inst|mf_acc_shift_r[4][3]                                                                                                                                                                                                                                                                                          ; 212     ;
; controller:controller_inst|mf_acc_shift_r[3][3]                                                                                                                                                                                                                                                                                          ; 212     ;
; controller:controller_inst|mf_acc_shift_r[0][3]                                                                                                                                                                                                                                                                                          ; 212     ;
; controller:controller_inst|mf_acc_shift_r[2][3]                                                                                                                                                                                                                                                                                          ; 212     ;
; controller:controller_inst|mf_acc_shift_r[1][3]                                                                                                                                                                                                                                                                                          ; 212     ;
; controller:controller_inst|mf_acc_shift_r[3][2]                                                                                                                                                                                                                                                                                          ; 208     ;
; controller:controller_inst|mf_acc_shift_r[4][2]                                                                                                                                                                                                                                                                                          ; 207     ;
; controller:controller_inst|mf_acc_shift_r[0][2]                                                                                                                                                                                                                                                                                          ; 207     ;
; controller:controller_inst|mf_acc_shift_r[2][2]                                                                                                                                                                                                                                                                                          ; 207     ;
; controller:controller_inst|mf_acc_shift_r[1][2]                                                                                                                                                                                                                                                                                          ; 207     ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_3|dreg[1]                                                                                       ; 198     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|store_ip_hdr~0                                                                                                                                                                                    ; 187     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[4]                                                                                                                                                                                                                                             ; 179     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_wr                                                                                                                                                                                                                                                  ; 179     ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|rst_finish                                                                                                                                                                                                                                                               ; 154     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[7]                                                                                                                                                                                                                                             ; 143     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[9]                                                                                                                                                                                                                                             ; 141     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[6]                                                                                                                                                                                                                                             ; 137     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|outgoing_frame_valid_next~0                                                                                                                                                                                              ; 136     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[8]                                                                                                                                                                                                                                             ; 134     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_operation_reg                                                                                                                                                                                                ; 134     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|outgoing_arp_tha_reg[4]~1                                                                                                                                                                                                ; 131     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[10]                                                                                                                                                                                                                                            ; 131     ;
; controller:controller_inst|mf_choose_lb[3]                                                                                                                                                                                                                                                                                               ; 129     ;
; controller:controller_inst|mf_choose_lb[0]                                                                                                                                                                                                                                                                                               ; 129     ;
; controller:controller_inst|mf_choose_lb[1]                                                                                                                                                                                                                                                                                               ; 129     ;
; controller:controller_inst|mf_choose_lb[2]                                                                                                                                                                                                                                                                                               ; 129     ;
; controller:controller_inst|mf_choose_lb[4]                                                                                                                                                                                                                                                                                               ; 129     ;
; encoder:encoder_1|always5~0                                                                                                                                                                                                                                                                                                              ; 125     ;
; encoder:encoder_2|always5~0                                                                                                                                                                                                                                                                                                              ; 125     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|store_udp_hdr~0                                                                                                                                                                                                              ; 124     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|arbiter:arb_inst|grant_encoded_reg[0]                                                                                                                                                                    ; 117     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[11]                                                                                                                                                                                                                                            ; 117     ;
; controller:controller_inst|reg_readdata4[0]~52                                                                                                                                                                                                                                                                                           ; 116     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[16]                                                                                                                                                                                                                                       ; 114     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[13]                                                                                                                                                                                                                                       ; 114     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[10]                                                                                                                                                                                                                                       ; 114     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[8]                                                                                                                                                                                                                                        ; 114     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[9]                                                                                                                                                                                                                                        ; 114     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[6]                                                                                                                                                                                                                                        ; 114     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[7]                                                                                                                                                                                                                                        ; 114     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[4]                                                                                                                                                                                                                                        ; 114     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[5]                                                                                                                                                                                                                                        ; 114     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[17]                                                                                                                                                                                                                                       ; 113     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[14]                                                                                                                                                                                                                                       ; 113     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[15]                                                                                                                                                                                                                                       ; 113     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[12]                                                                                                                                                                                                                                       ; 113     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[11]                                                                                                                                                                                                                                       ; 113     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[18]                                                                                                                                                                                                                                       ; 112     ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[19]                                                                                                                                                                                                                                       ; 112     ;
; udp_mac_complete:udp_mac_complete_inst|address[0]~1                                                                                                                                                                                                                                                                                      ; 110     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_operation_next~0                                                                                                                                                                                             ; 103     ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                                                   ; 102     ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                                                   ; 102     ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                                                   ; 102     ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                                                   ; 102     ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                                                   ; 102     ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                                                   ; 102     ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                                                   ; 102     ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                                                   ; 102     ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                                                   ; 102     ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|stall_reg                                                                                                                                                                   ; 102     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|eth_arb_mux:eth_arb_mux_inst|always0~0                                                                                                                                                                                                ; 102     ;
; udp_mac_complete:udp_mac_complete_inst|address[1]~0                                                                                                                                                                                                                                                                                      ; 102     ;
; controller:controller_inst|reg_readdata3[16]~7                                                                                                                                                                                                                                                                                           ; 100     ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|arbiter:arb_inst|grant_encoded_reg[0]                                                                                                                                                                                                   ; 100     ;
; controller:controller_inst|reg_readdata3[16]~29                                                                                                                                                                                                                                                                                          ; 99      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|Selector27~1                                                                                                                                                                                                                                                         ; 98      ;
; udp_arb_mux:udp_arb_mux_inst|arbiter:arb_inst|grant_encoded_reg[0]                                                                                                                                                                                                                                                                       ; 97      ;
; controller:controller_inst|Equal112~1                                                                                                                                                                                                                                                                                                    ; 94      ;
; udp_mac_complete:udp_mac_complete_inst|address[3]~2                                                                                                                                                                                                                                                                                      ; 88      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_arb_mux:ip_arb_mux_inst|s_ip_hdr_ready~0                                                                                                                                                                                                                        ; 85      ;
; controller:controller_inst|Equal53~11                                                                                                                                                                                                                                                                                                    ; 84      ;
; controller:controller_inst|Equal53~10                                                                                                                                                                                                                                                                                                    ; 84      ;
; controller:controller_inst|Equal53~9                                                                                                                                                                                                                                                                                                     ; 84      ;
; controller:controller_inst|Equal53~8                                                                                                                                                                                                                                                                                                     ; 84      ;
; controller:controller_inst|Equal53~7                                                                                                                                                                                                                                                                                                     ; 84      ;
; controller:controller_inst|Equal53~6                                                                                                                                                                                                                                                                                                     ; 84      ;
; controller:controller_inst|Equal53~5                                                                                                                                                                                                                                                                                                     ; 84      ;
; controller:controller_inst|Equal53~4                                                                                                                                                                                                                                                                                                     ; 84      ;
; controller:controller_inst|Equal53~3                                                                                                                                                                                                                                                                                                     ; 84      ;
; controller:controller_inst|Equal53~1                                                                                                                                                                                                                                                                                                     ; 84      ;
; controller:controller_inst|dac_cos_sita_r[10][2]~6                                                                                                                                                                                                                                                                                       ; 84      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|always0~11                                                                                                                                                                                      ; 83      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|cache_write_request_ip_reg[18]~11                                                                                                                                                                                        ; 83      ;
; udp_mac_complete:udp_mac_complete_inst|ip_arb_mux:ip_arb_mux_inst|s_ip_hdr_ready~0                                                                                                                                                                                                                                                       ; 83      ;
; controller:controller_inst|Equal53~2                                                                                                                                                                                                                                                                                                     ; 81      ;
; controller:controller_inst|pcm_udp_tx_start~1                                                                                                                                                                                                                                                                                            ; 81      ;
; controller:controller_inst|Equal53~0                                                                                                                                                                                                                                                                                                     ; 81      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|clk_ena                                                                                                                               ; 81      ;
; sincos_gen:sincos_gen_inst|comb~0                                                                                                                                                                                                                                                                                                        ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~391                                                                                                                                                                                 ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~390                                                                                                                                                                                 ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~389                                                                                                                                                                                 ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~388                                                                                                                                                                                 ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~387                                                                                                                                                                                 ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~386                                                                                                                                                                                 ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~385                                                                                                                                                                                 ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|ip_addr_mem~384                                                                                                                                                                                 ; 80      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|rd_ptr_reg[2]                                                                                                                                                                                   ; 80      ;
; udp_arb_mux:udp_arb_mux_inst|s_udp_hdr_ready~0                                                                                                                                                                                                                                                                                           ; 79      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|store_ip_hdr~0                                                                                                                                                                                                               ; 79      ;
; sincos_gen:sincos_gen_inst|sc_cic_rate_d[0]                                                                                                                                                                                                                                                                                              ; 78      ;
; udp_mac_complete:udp_mac_complete_inst|address[4]~5                                                                                                                                                                                                                                                                                      ; 78      ;
; controller:controller_inst|Equal53~12                                                                                                                                                                                                                                                                                                    ; 76      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                    ; 69      ;
; controller:controller_inst|always166~0                                                                                                                                                                                                                                                                                                   ; 69      ;
; encoder:encoder_1|encoder_total_a[21]~66                                                                                                                                                                                                                                                                                                 ; 68      ;
; encoder:encoder_2|encoder_cnt[31]~69                                                                                                                                                                                                                                                                                                     ; 68      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 67      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 67      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 67      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 67      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 67      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 67      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 67      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 67      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[0]                                                                                                                                                                                                                                        ; 67      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|wr_en                                                                                                                                                                                                                                                                                            ; 67      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|frame_ptr_reg[0]                                                                                                                                                                              ; 67      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                         ; 66      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_tx:arp_eth_tx_inst|frame_ptr_reg[1]                                                                                                                                                                              ; 66      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 65      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 65      ;
; udp_mac_complete:udp_mac_complete_inst|always7~1                                                                                                                                                                                                                                                                                         ; 65      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                              ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|pcm_out_valid                                                                                                                                                                                                                                         ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mix_out_r0[14]~32                                                                                                                                                                                                                                                                    ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mix_out_r1[12]~94                                                                                                                                                                                                                                                                    ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mix_out_r1[11]~94                                                                                                                                                                                                                                                                    ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mix_out_r0[23]~32                                                                                                                                                                                                                                                                    ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mix_out_r1[7]~94                                                                                                                                                                                                                                                                     ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mix_out_r1[5]~94                                                                                                                                                                                                                                                                     ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mix_out_r0[1]~32                                                                                                                                                                                                                                                                     ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mix_out_r1[25]~94                                                                                                                                                                                                                                                                    ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mix_out_r1[27]~94                                                                                                                                                                                                                                                                    ; 64      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mix_out_r0[0]~32                                                                                                                                                                                                                                                                     ; 64      ;
; controller:controller_inst|always62~0                                                                                                                                                                                                                                                                                                    ; 64      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[2]                                                                                                                                                                                                                                        ; 64      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[3]                                                                                                                                                                                                                                        ; 64      ;
; udp_mac_complete:udp_mac_complete_inst|address[2]~3                                                                                                                                                                                                                                                                                      ; 64      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_writedata[1]                                                                                                                                                                                                                                        ; 64      ;
; sincos_gen:sincos_gen_inst|sc_cic_rate_d[1]                                                                                                                                                                                                                                                                                              ; 63      ;
; controller:controller_inst|always40~0                                                                                                                                                                                                                                                                                                    ; 62      ;
; controller:controller_inst|always30~0                                                                                                                                                                                                                                                                                                    ; 62      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[3]                                                                                                                                                                                                 ; 57      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[5]                                                                                                                                                                                                 ; 57      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[6]                                                                                                                                                                                                 ; 57      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[7]                                                                                                                                                                                                 ; 57      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[2]                                                                                                                                                                                                 ; 57      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[1]                                                                                                                                                                                                 ; 57      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[4]                                                                                                                                                                                                 ; 57      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[0]                                                                                                                                                                                                 ; 57      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[21]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[29]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[30]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[31]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[10]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[11]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[13]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[14]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[15]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[19]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[22]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[23]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[9]                                                                                                                                                                                                 ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[18]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[20]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[25]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[26]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[27]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[8]                                                                                                                                                                                                 ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[12]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[16]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[17]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[24]                                                                                                                                                                                                ; 56      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|q_a[28]                                                                                                                                                                                                ; 56      ;
; sincos_gen:sincos_gen_inst|sc_cic_rate_d[16]                                                                                                                                                                                                                                                                                             ; 55      ;
; sincos_gen:sincos_gen_inst|sc_cic_rate_d[12]                                                                                                                                                                                                                                                                                             ; 55      ;
; sincos_gen:sincos_gen_inst|sc_cic_rate_d[4]                                                                                                                                                                                                                                                                                              ; 55      ;
; sincos_gen:sincos_gen_inst|sc_cic_rate_d[8]                                                                                                                                                                                                                                                                                              ; 55      ;
; sincos_gen:sincos_gen_inst|sc_iqpcm_valid                                                                                                                                                                                                                                                                                                ; 54      ;
; sincos_gen:sincos_gen_inst|ShiftRight7~5                                                                                                                                                                                                                                                                                                 ; 53      ;
; sincos_gen:sincos_gen_inst|ShiftRight3~5                                                                                                                                                                                                                                                                                                 ; 53      ;
; sincos_gen:sincos_gen_inst|ShiftRight1~5                                                                                                                                                                                                                                                                                                 ; 53      ;
; sincos_gen:sincos_gen_inst|ShiftRight9~5                                                                                                                                                                                                                                                                                                 ; 53      ;
; sincos_gen:sincos_gen_inst|ShiftRight5~7                                                                                                                                                                                                                                                                                                 ; 53      ;
; controller:controller_inst|pcm_udp_channel_choose[1]                                                                                                                                                                                                                                                                                     ; 53      ;
; controller:controller_inst|pcm_udp_channel_choose[0]                                                                                                                                                                                                                                                                                     ; 53      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[15]~61                                                                                                            ; 53      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                         ; 52      ;
; sincos_gen:sincos_gen_inst|ShiftRight7~59                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight1~65                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight3~60                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight5~62                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight9~51                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight7~57                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight1~63                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight3~58                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight5~60                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight9~49                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight7~55                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight1~60                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight3~56                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight5~58                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight9~47                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight7~53                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight1~58                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight3~54                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight5~56                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight7~51                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight1~55                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight3~52                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight5~54                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight7~48                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight1~51                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight3~49                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight5~51                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight7~45                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight1~48                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight3~46                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight5~48                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight7~42                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight1~44                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight3~43                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight5~45                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight7~40                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight1~41                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight3~41                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight5~43                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight7~36                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight1~36                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight3~37                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight5~39                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight7~32                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight1~32                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight3~33                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight5~35                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight7~28                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight1~27                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight3~29                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight5~31                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight9~28                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight7~23                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight1~22                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight3~24                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight5~26                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight9~23                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight7~17                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight1~17                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight3~18                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight5~20                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight9~17                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight7~11                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight1~11                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight3~12                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight5~14                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight9~11                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight2~61                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight2~59                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight2~57                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight2~55                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight2~53                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight2~50                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight2~47                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight2~44                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight2~41                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight2~37                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight2~33                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight2~29                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight2~25                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight2~19                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight2~13                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight2~7                                                                                                                                                                                                                                                                                                 ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight0~68                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight0~66                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight0~64                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight0~61                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight0~59                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight0~55                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight0~51                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight0~48                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight0~44                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight0~39                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight0~34                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight0~29                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight0~24                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight0~19                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight0~14                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight0~8                                                                                                                                                                                                                                                                                                 ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight4~59                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight4~57                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight4~55                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight4~53                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight4~51                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight4~48                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight4~45                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight4~42                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight4~39                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight4~35                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight4~31                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight4~27                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight4~23                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight4~17                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight4~11                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight4~5                                                                                                                                                                                                                                                                                                 ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight6~62                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight6~60                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight6~58                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight6~56                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight6~54                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight6~51                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight6~48                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight6~45                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight6~42                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight6~38                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight6~34                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight6~30                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight6~26                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight6~20                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight6~14                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight6~8                                                                                                                                                                                                                                                                                                 ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight8~54                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight8~52                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight8~50                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight8~48                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight8~26                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight8~20                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight8~14                                                                                                                                                                                                                                                                                                ; 51      ;
; sincos_gen:sincos_gen_inst|ShiftRight8~8                                                                                                                                                                                                                                                                                                 ; 51      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_eth_rx:arp_eth_rx_inst|Selector11~0                                                                                                                                                                                  ; 51      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo|pcm_mux_out[11]~7                                                                                                                                                                                                                                     ; 51      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo|pcm_mux_out[10]~6                                                                                                                                                                                                                                     ; 51      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo|pcm_mux_out[9]~5                                                                                                                                                                                                                                      ; 51      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo|pcm_mux_out[8]~4                                                                                                                                                                                                                                      ; 51      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo|pcm_mux_out[7]~3                                                                                                                                                                                                                                      ; 51      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo|pcm_mux_out[6]~2                                                                                                                                                                                                                                      ; 51      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo|pcm_mux_out[5]~1                                                                                                                                                                                                                                      ; 51      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo|pcm_mux_out[4]~0                                                                                                                                                                                                                                      ; 51      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_mux_out[11]~7                                                                                                                                                                                                                                     ; 51      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_mux_out[10]~6                                                                                                                                                                                                                                     ; 51      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_mux_out[9]~5                                                                                                                                                                                                                                      ; 51      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_mux_out[8]~4                                                                                                                                                                                                                                      ; 51      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_mux_out[7]~3                                                                                                                                                                                                                                      ; 51      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_mux_out[6]~2                                                                                                                                                                                                                                      ; 51      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_mux_out[5]~1                                                                                                                                                                                                                                      ; 51      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|pcm_mux_out[4]~0                                                                                                                                                                                                                                      ; 51      ;
; controller:controller_inst|dac_choose_r[31][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[19][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[27][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[23][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[28][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[16][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[24][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[29][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[17][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[21][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[18][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[26][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[22][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[49][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[3][1]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[11][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[7][1]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[12][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[4][1]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[8][1]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[13][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[1][1]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[9][1]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[14][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[2][1]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[6][1]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[47][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[43][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[39][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[44][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[32][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[36][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[40][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[46][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[34][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[42][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[38][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[45][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[33][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[37][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[41][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[48][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[48][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[49][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[7][0]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[13][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[8][0]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[2][0]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[14][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[4][0]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[6][0]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[12][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[11][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[1][0]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[9][0]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[3][0]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[47][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[37][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[45][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[39][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[42][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[32][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[34][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[40][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[46][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[36][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[44][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[38][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[43][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[33][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[41][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[31][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[26][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[27][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[21][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[16][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[17][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[29][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[24][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[28][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[23][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[18][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[19][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[22][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[15][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[15][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[0][1]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[0][0]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[5][1]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[5][0]                                                                                                                                                                                                                                                                                            ; 50      ;
; controller:controller_inst|dac_choose_r[10][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[10][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[35][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[35][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[20][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[20][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[30][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[30][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[25][1]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|dac_choose_r[25][0]                                                                                                                                                                                                                                                                                           ; 50      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_rd                                                                                                                                                                                                                                                  ; 50      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_response_mac_reg[24]~1                                                                                                                                                                                               ; 48      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_response_mac_next[44]~0                                                                                                                                                                                              ; 48      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|outgoing_ip_hdr_valid_next~1                                                                                                                                                                                               ; 48      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|Mux20~1                                                                                                                                                                                                                                                                                          ; 48      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|Mux20~0                                                                                                                                                                                                                                                                                          ; 48      ;
; controller:controller_inst|reg_addr[14]~2                                                                                                                                                                                                                                                                                                ; 48      ;
; controller:controller_inst|reg_addr[15]~1                                                                                                                                                                                                                                                                                                ; 48      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[18]~49                                                                                                                                                                                                                                     ; 48      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[26]~48                                                                                                                                                                                                                                     ; 48      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[1]                                                ; 46      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~1                                                                                        ; 46      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_wren_int                                                            ; 46      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[2]                                                ; 45      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[0]                                                                                                                                                                                                                                      ; 45      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[1]                                                                                                                                                                                                                                      ; 45      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[2]                                                                                                                                                                                                                                      ; 45      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[3]                                                                                                                                                                                                                                      ; 45      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[4]                                                                                                                                                                                                                                      ; 45      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[15]~48                                                                                                            ; 45      ;
; controller:controller_inst|Equal114~0                                                                                                                                                                                                                                                                                                    ; 44      ;
; sdio_slave:sdio_slave_inst|rx_state.STATE_FINISH                                                                                                                                                                                                                                                                                         ; 44      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[5]                                                                                                                                                                                                                                      ; 44      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[6]                                                                                                                                                                                                                                      ; 44      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|m_eth_payload_axis_tdata_reg[7]                                                                                                                                                                                                                                      ; 44      ;
; sincos_gen:sincos_gen_inst|sc_cic_rate_d[17]                                                                                                                                                                                                                                                                                             ; 43      ;
; sincos_gen:sincos_gen_inst|sc_cic_rate_d[13]                                                                                                                                                                                                                                                                                             ; 43      ;
; sincos_gen:sincos_gen_inst|sc_cic_rate_d[14]                                                                                                                                                                                                                                                                                             ; 43      ;
; sincos_gen:sincos_gen_inst|sc_cic_rate_d[5]                                                                                                                                                                                                                                                                                              ; 43      ;
; sincos_gen:sincos_gen_inst|sc_cic_rate_d[6]                                                                                                                                                                                                                                                                                              ; 43      ;
; sincos_gen:sincos_gen_inst|sc_cic_rate_d[9]                                                                                                                                                                                                                                                                                              ; 43      ;
; sincos_gen:sincos_gen_inst|sc_cic_rate_d[10]                                                                                                                                                                                                                                                                                             ; 43      ;
; controller:controller_inst|always54~0                                                                                                                                                                                                                                                                                                    ; 42      ;
; sdio_master:sdio_master_inst|tx_data[40]~2                                                                                                                                                                                                                                                                                               ; 42      ;
; controller:controller_inst|Equal114~1                                                                                                                                                                                                                                                                                                    ; 42      ;
; sdio_slave:sdio_slave_inst|rx_data[38]~2                                                                                                                                                                                                                                                                                                 ; 42      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|frame_ptr_reg[1]                                                                                                                                                                                                                                                     ; 42      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_tx:eth_axis_tx_inst|frame_ptr_reg[0]                                                                                                                                                                                                                                                     ; 42      ;
; sdio_master:sdio_master_inst|wait_counter[4]~18                                                                                                                                                                                                                                                                                          ; 41      ;
; controller:controller_inst|Equal15~0                                                                                                                                                                                                                                                                                                     ; 40      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[4]                                                                 ; 40      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                            ; 39      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|crc_fwd                                                                ; 39      ;
; controller:controller_inst|Equal1~3                                                                                                                                                                                                                                                                                                      ; 39      ;
; controller:controller_inst|Equal23~6                                                                                                                                                                                                                                                                                                     ; 38      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|select_d[4]                                                                                                                                                                                                                                                                                ; 38      ;
; controller:controller_inst|Equal106~1                                                                                                                                                                                                                                                                                                    ; 38      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~5                                                                                        ; 37      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|select_d[1]                                                                                                                                                                                                                                                                                ; 37      ;
; ~QUARTUS_CREATED_GND~I                                                                                                                                                                                                                                                                                                                   ; 36      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                                                  ; 36      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                                                  ; 36      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                                                  ; 36      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                                                  ; 36      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                                                  ; 36      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                                                  ; 36      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                                                  ; 36      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                                                  ; 36      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                                                  ; 36      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[2]                                                                                                                                                                                                  ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[3].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[3].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[3].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[4].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[4].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[4].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[6].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[5].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[5].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[6].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[2].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[1].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[2].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[1].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[1].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[2].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[7].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[7].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[7].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[5].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[4].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[7].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[3].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[2].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[5].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[6].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[1].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[2].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[5].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[1].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[6].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[4].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[7].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[3].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[6].mix_freq2_inst|acc_in[31]                                                                                                                                                                                                                                                   ; 36      ;
; sincos_gen:sincos_gen_inst|sc_cic_rate_d[2]                                                                                                                                                                                                                                                                                              ; 36      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_RST_CNT                                                                      ; 36      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_timer_reg[31]~52                                                                                                                                                                                             ; 36      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|data_rdreq                                                                                    ; 36      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|frame_ptr_reg[0]                                                                                                                                                                                  ; 36      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|select[6]                                                                                                                                                                                                                                                                                        ; 36      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|frame_ptr_reg[0]                                                                                                                                                                                  ; 36      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                        ; 35      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                                                  ; 35      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                                                  ; 35      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                                                  ; 35      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                                                  ; 35      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                                                  ; 35      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                                                  ; 35      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                                                  ; 35      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                                                  ; 35      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                                                  ; 35      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[1]                                                                                                                                                                                                  ; 35      ;
; encoder:encoder_2|encoder_total_b[1]~66                                                                                                                                                                                                                                                                                                  ; 35      ;
; encoder:encoder_1|encoder_total_b[18]~66                                                                                                                                                                                                                                                                                                 ; 35      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_type_ok_s[0]                                                       ; 35      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_cache:arp_cache_inst|always0~10                                                                                                                                                                                      ; 35      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|state.STM_TYPE_RST_CNT                                                                      ; 35      ;
; sdio_slave:sdio_slave_inst|sdio_rd_p                                                                                                                                                                                                                                                                                                     ; 35      ;
; sdio_slave:sdio_slave_inst|sdio_wr_p                                                                                                                                                                                                                                                                                                     ; 35      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_addr[12]                                                                                                                                                                                                                                            ; 35      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|select_d[5]                                                                                                                                                                                                                                                                                ; 34      ;
; controller:controller_inst|Equal1~2                                                                                                                                                                                                                                                                                                      ; 34      ;
; controller:controller_inst|dac_choose_r[31][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[19][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[27][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[23][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[28][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[16][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[24][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[29][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[17][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[21][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[18][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[26][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[22][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[49][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[3][2]                                                                                                                                                                                                                                                                                            ; 34      ;
; controller:controller_inst|dac_choose_r[11][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[7][2]                                                                                                                                                                                                                                                                                            ; 34      ;
; controller:controller_inst|dac_choose_r[12][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[4][2]                                                                                                                                                                                                                                                                                            ; 34      ;
; controller:controller_inst|dac_choose_r[8][2]                                                                                                                                                                                                                                                                                            ; 34      ;
; controller:controller_inst|dac_choose_r[13][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[1][2]                                                                                                                                                                                                                                                                                            ; 34      ;
; controller:controller_inst|dac_choose_r[9][2]                                                                                                                                                                                                                                                                                            ; 34      ;
; controller:controller_inst|dac_choose_r[14][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[2][2]                                                                                                                                                                                                                                                                                            ; 34      ;
; controller:controller_inst|dac_choose_r[6][2]                                                                                                                                                                                                                                                                                            ; 34      ;
; controller:controller_inst|dac_choose_r[47][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[43][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[39][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[44][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[32][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[36][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[40][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[46][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[34][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[42][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[38][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[45][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[33][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[37][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[41][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[48][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[15][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[0][2]                                                                                                                                                                                                                                                                                            ; 34      ;
; controller:controller_inst|dac_choose_r[5][2]                                                                                                                                                                                                                                                                                            ; 34      ;
; controller:controller_inst|dac_choose_r[10][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[35][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[20][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[30][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; controller:controller_inst|dac_choose_r[25][2]                                                                                                                                                                                                                                                                                           ; 34      ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[3].sincos_mem_inst|always3~0                                                                                                                                                                                                                                                       ; 33      ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[1].sincos_mem_inst|always3~0                                                                                                                                                                                                                                                       ; 33      ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[0].sincos_mem_inst|always3~0                                                                                                                                                                                                                                                       ; 33      ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[4].sincos_mem_inst|always3~0                                                                                                                                                                                                                                                       ; 33      ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|always3~0                                                                                                                                                                                                                                                       ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_retry_cnt_reg[2]~19                                                                                                                                                                                          ; 33      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                                                  ; 33      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                                                  ; 33      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                                                  ; 33      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                                                  ; 33      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                                                  ; 33      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                                                  ; 33      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                                                  ; 33      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                                                  ; 33      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                                                  ; 33      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|cic_inp_cic_core:cic_core|ena_diff_s[0]                                                                                                                                                                                                  ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; sdio_master:sdio_master_inst|always3~1                                                                                                                                                                                                                                                                                                   ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL|eof_dly[5] ; 33      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|select_d[2]                                                                                                                                                                                                                                                                                ; 33      ;
; controller:controller_inst|always41~0                                                                                                                                                                                                                                                                                                    ; 33      ;
; controller:controller_inst|always31~0                                                                                                                                                                                                                                                                                                    ; 33      ;
; controller:controller_inst|encoder1_div                                                                                                                                                                                                                                                                                                  ; 33      ;
; controller:controller_inst|encoder2_div                                                                                                                                                                                                                                                                                                  ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always4~0                                                                                                                                                                                                                                             ; 33      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[18]~50                                                                                                                                                                                                                                     ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_valid                                                                                   ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_valid                                                                                   ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_valid                                                                                   ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_valid                                                                                    ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_valid                                                                                    ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_valid                                                                                    ; 33      ;
; sdio_slave:sdio_slave_inst|tx_data[33]~1                                                                                                                                                                                                                                                                                                 ; 33      ;
; udp_mac_complete:udp_mac_complete_inst|eth_axis_rx:eth_axis_rx_inst|state_reg.STATE_READ_PAYLOAD                                                                                                                                                                                                                                         ; 33      ;
; controller:controller_inst|execcmd:execcmd_inst|busy                                                                                                                                                                                                                                                                                     ; 33      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~168                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~167                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~165                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~164                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~163                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~162                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~161                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~160                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~159                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~158                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~157                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~156                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~155                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~154                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~153                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~152                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~151                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~150                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~149                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~148                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~147                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~146                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~145                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~144                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~143                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~142                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~141                                                                                                                                                                                                                                                                               ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|udp_rx_counter[29]~98                                                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[2].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[0].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[4].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[3].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[1].ipcm_fifo|always3~0                                                                                                                                                                                                                                             ; 32      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst|ShiftRight0~59                                                                                                                                                                                                                                               ; 32      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[3].mix_freq2_inst|acc_in[2]~26                                                                                                                                                                                                                                                 ; 32      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst|ShiftRight0~59                                                                                                                                                                                                                                               ; 32      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[2].mix_freq2_inst|acc_in[2]~26                                                                                                                                                                                                                                                 ; 32      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|ShiftRight0~1                                                                                                                                                                                                                                                ; 32      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|acc_in[2]~26                                                                                                                                                                                                                                                 ; 32      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|ShiftRight0~1                                                                                                                                                                                                                                                ; 32      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[6].mix_freq2_inst|acc_in[3]~27                                                                                                                                                                                                                                                 ; 32      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|ShiftRight0~1                                                                                                                                                                                                                                                ; 32      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[4].mix_freq2_inst|acc_in[3]~26                                                                                                                                                                                                                                                 ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[21]~60                                                                                                   ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg[8]~60                                                                                                     ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|local_mac[8]~3                                                                                                                                                                                                                                                                                    ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|arp_request_ip_reg[31]~1                                                                                                                                                                                                 ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|arp:arp_inst|Equal9~20                                                                                                                                                                                                                ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~140                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~139                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~138                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~137                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~136                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~135                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~134                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~133                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~132                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~130                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~129                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~128                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~127                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~126                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~125                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~124                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~121                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~120                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~119                                                                                                                                                                                                                                                                               ; 32      ;
; controller:controller_inst|ch_gain[6]~1                                                                                                                                                                                                                                                                                                  ; 32      ;
; encoder:encoder_1|always4~0                                                                                                                                                                                                                                                                                                              ; 32      ;
; encoder:encoder_2|always4~0                                                                                                                                                                                                                                                                                                              ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~118                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~114                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~111                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~110                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~109                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~107                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~106                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~102                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~101                                                                                                                                                                                                                                                                               ; 32      ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|Decoder0~100                                                                                                                                                                                                                                                                               ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|udp_tx_counter[22]~67                                                                                                                                                                                                                                                                             ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_ready~0                                                                                  ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_ready~0                                                                                  ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_ready~0                                                                                  ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|in_ready~0                                                                                   ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_ready~0                                                                                   ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_ready~0                                                                                   ; 32      ;
; controller:controller_inst|pcm_udp_remote_ip[8]~1                                                                                                                                                                                                                                                                                        ; 32      ;
; controller:controller_inst|Equal16~1                                                                                                                                                                                                                                                                                                     ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|gateway_ip[22]~0                                                                                                                                                                                                                                                                                  ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[22]~1                                                                              ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|Equal2~0                                                                                    ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|subnet_mask[31]~0                                                                                                                                                                                                                                                                                 ; 32      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|always5~0                                                                                                                                                                                                                                                 ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~2                                                                                                                      ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always10~0                                                                                                                     ; 32      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|always3~1                                                                                                                                                                                                                                                 ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_rx:ip_eth_rx_inst|Selector37~0                                                                                                                                                                                      ; 32      ;
; udp_mac_complete:udp_mac_complete_inst|local_ip[0]~1                                                                                                                                                                                                                                                                                     ; 32      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|Add0~24                                                                                                                                                                                                                                                                                          ; 32      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|Add0~22                                                                                                                                                                                                                                                                                          ; 32      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|Add0~20                                                                                                                                                                                                                                                                                          ; 32      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|Add0~18                                                                                                                                                                                                                                                                                          ; 32      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|Add0~16                                                                                                                                                                                                                                                                                          ; 32      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|Add0~14                                                                                                                                                                                                                                                                                          ; 32      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|Add0~12                                                                                                                                                                                                                                                                                          ; 32      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|Add0~10                                                                                                                                                                                                                                                                                          ; 32      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|Add0~8                                                                                                                                                                                                                                                                                           ; 32      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|Add0~6                                                                                                                                                                                                                                                                                           ; 32      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|Add0~4                                                                                                                                                                                                                                                                                           ; 32      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|Add0~2                                                                                                                                                                                                                                                                                           ; 32      ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|Add0~0                                                                                                                                                                                                                                                                                           ; 32      ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[3].sincos_mem_inst|qpcm_out[10]~50                                                                                                                                                                                                                                                 ; 31      ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[1].sincos_mem_inst|qpcm_out[8]~50                                                                                                                                                                                                                                                  ; 31      ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[0].sincos_mem_inst|qpcm_out[3]~50                                                                                                                                                                                                                                                  ; 31      ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[4].sincos_mem_inst|qpcm_out[2]~50                                                                                                                                                                                                                                                  ; 31      ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|qpcm_out[4]~50                                                                                                                                                                                                                                                  ; 31      ;
; sdio_master:sdio_master_inst|tx_data[14]~13                                                                                                                                                                                                                                                                                              ; 31      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                                         ; 31      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                                         ; 31      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                                         ; 31      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                                         ; 31      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                                         ; 31      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                                         ; 31      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                                         ; 31      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                                         ; 31      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                                         ; 31      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_valid_ctrl~0                                                                                                                                                         ; 31      ;
; controller:controller_inst|Equal30~0                                                                                                                                                                                                                                                                                                     ; 31      ;
; controller:controller_inst|reg_readdata5[25]~5                                                                                                                                                                                                                                                                                           ; 31      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[0]~55                                                                                                                                                                                                                                      ; 31      ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|Add0~2                                                                                                                                                                                                                                                                   ; 31      ;
; controller:controller_inst|Equal21~1                                                                                                                                                                                                                                                                                                     ; 31      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                                              ; 30      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                                              ; 30      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                                              ; 30      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                                              ; 30      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                                              ; 30      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                                              ; 30      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                                              ; 30      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                                              ; 30      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                                              ; 30      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|Mux1~0                                                                                                                                                                              ; 30      ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_controller_cic_121:aii_controller|source_stall_reg                                                                                                                                                            ; 30      ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[0].sincos_mem_inst|pcm_out_valid                                                                                                                                                                                                                                                   ; 30      ;
; controller:controller_inst|Equal119~1                                                                                                                                                                                                                                                                                                    ; 30      ;
; controller:controller_inst|reg_readdata5[25]~4                                                                                                                                                                                                                                                                                           ; 30      ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_readdata[0]~59                                                                                                                                                                                                                                      ; 30      ;
; controller:controller_inst|Equal10~0                                                                                                                                                                                                                                                                                                     ; 30      ;
; controller:controller_inst|Equal9~0                                                                                                                                                                                                                                                                                                      ; 30      ;
; udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|ip_complete:ip_complete_inst|ip:ip_inst|ip_eth_tx:ip_eth_tx_inst|frame_ptr_reg[3]                                                                                                                                                                                  ; 30      ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|Add0~14                                                                                                                                                                                                                                                                  ; 30      ;
; udp_mac_complete:udp_mac_complete_inst|mac_reset:mac_reset_inst|Add0~8                                                                                                                                                                                                                                                                   ; 30      ;
; controller:controller_inst|Equal14~0                                                                                                                                                                                                                                                                                                     ; 29      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[2].mix_freq2_inst|acc_in[1]~27                                                                                                                                                                                                                                                 ; 28      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[2].mix_freq2_inst|acc_in[1]~26                                                                                                                                                                                                                                                 ; 28      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[6].mix_freq2_inst|acc_in[0]~27                                                                                                                                                                                                                                                 ; 28      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[6].mix_freq2_inst|acc_in[0]~26                                                                                                                                                                                                                                                 ; 28      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[7].mix_freq2_inst|acc_in[0]~27                                                                                                                                                                                                                                                 ; 28      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[7].mix_freq2_inst|acc_in[0]~26                                                                                                                                                                                                                                                 ; 28      ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|acc_in[1]~27                                                                                                                                                                                                                                                 ; 28      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                     ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ALTSYNCRAM                                                                                                                                                                                                                                                  ; M9K  ; True Dual Port   ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; None ; M9K_X37_Y42_N0, M9K_X37_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ALTSYNCRAM                                                                                                                                                                                                                                                ; M9K  ; True Dual Port   ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 16384  ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; None ; M9K_X37_Y44_N0, M9K_X37_Y41_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; generic_spram:generic_spram_inst|altsyncram:altsyncram_component|altsyncram_kcf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                               ; M9K  ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X37_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; iq_buf:iq_buf_inst|reg2ram:reg2ram_inst|rowo_dpram:reg_buf|altsyncram:altsyncram_component|altsyncram_9ul1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 32           ; 8192         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 8192                        ; 32                          ; 8192                        ; 32                          ; 262144              ; 32   ; None ; M9K_X51_Y26_N0, M9K_X64_Y23_N0, M9K_X51_Y18_N0, M9K_X51_Y24_N0, M9K_X51_Y16_N0, M9K_X37_Y21_N0, M9K_X51_Y17_N0, M9K_X37_Y18_N0, M9K_X51_Y23_N0, M9K_X51_Y19_N0, M9K_X64_Y22_N0, M9K_X64_Y21_N0, M9K_X51_Y14_N0, M9K_X37_Y22_N0, M9K_X64_Y19_N0, M9K_X64_Y20_N0, M9K_X51_Y22_N0, M9K_X37_Y20_N0, M9K_X37_Y14_N0, M9K_X51_Y15_N0, M9K_X64_Y16_N0, M9K_X37_Y19_N0, M9K_X51_Y21_N0, M9K_X37_Y25_N0, M9K_X37_Y17_N0, M9K_X51_Y25_N0, M9K_X64_Y18_N0, M9K_X37_Y23_N0, M9K_X37_Y16_N0, M9K_X37_Y26_N0, M9K_X51_Y20_N0, M9K_X37_Y24_N0 ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; None ; M9K_X37_Y36_N0, M9K_X37_Y35_N0, M9K_X37_Y37_N0, M9K_X37_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; shadow_sc:shadow_sc_inst|ram2reg:ram2reg_inst|generic_dpram:sc_mem|altsyncram:altsyncram_component|altsyncram_1ei2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                             ; M9K  ; True Dual Port   ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X37_Y45_N0, M9K_X37_Y46_N0, M9K_X37_Y47_N0, M9K_X37_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144    ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None ; M9K_X104_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144    ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None ; M9K_X104_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144    ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None ; M9K_X78_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[1].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144    ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None ; M9K_X104_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144    ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None ; M9K_X104_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144    ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None ; M9K_X104_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144    ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None ; M9K_X78_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144    ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None ; M9K_X104_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144    ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None ; M9K_X104_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[4].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144    ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None ; M9K_X104_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[0].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component|altsyncram_tei2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M9K  ; True Dual Port   ; Dual Clocks  ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 16   ; None ; M9K_X64_Y32_N0, M9K_X78_Y28_N0, M9K_X78_Y25_N0, M9K_X78_Y29_N0, M9K_X78_Y27_N0, M9K_X64_Y24_N0, M9K_X78_Y30_N0, M9K_X64_Y30_N0, M9K_X64_Y25_N0, M9K_X64_Y31_N0, M9K_X78_Y26_N0, M9K_X64_Y26_N0, M9K_X64_Y28_N0, M9K_X64_Y27_N0, M9K_X78_Y31_N0, M9K_X64_Y29_N0                                                                                                                                                                                                                                                                 ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[1].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component|altsyncram_tei2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M9K  ; True Dual Port   ; Dual Clocks  ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 16   ; None ; M9K_X51_Y47_N0, M9K_X78_Y44_N0, M9K_X78_Y45_N0, M9K_X64_Y48_N0, M9K_X78_Y43_N0, M9K_X78_Y47_N0, M9K_X78_Y42_N0, M9K_X64_Y49_N0, M9K_X64_Y46_N0, M9K_X64_Y45_N0, M9K_X78_Y41_N0, M9K_X51_Y46_N0, M9K_X51_Y49_N0, M9K_X64_Y47_N0, M9K_X78_Y46_N0, M9K_X51_Y48_N0                                                                                                                                                                                                                                                                 ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component|altsyncram_tei2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M9K  ; True Dual Port   ; Dual Clocks  ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 16   ; None ; M9K_X51_Y40_N0, M9K_X51_Y44_N0, M9K_X51_Y39_N0, M9K_X51_Y41_N0, M9K_X64_Y40_N0, M9K_X64_Y43_N0, M9K_X64_Y41_N0, M9K_X51_Y42_N0, M9K_X64_Y42_N0, M9K_X64_Y37_N0, M9K_X51_Y35_N0, M9K_X64_Y44_N0, M9K_X51_Y36_N0, M9K_X51_Y43_N0, M9K_X64_Y36_N0, M9K_X51_Y45_N0                                                                                                                                                                                                                                                                 ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[3].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component|altsyncram_tei2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M9K  ; True Dual Port   ; Dual Clocks  ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 16   ; None ; M9K_X64_Y33_N0, M9K_X78_Y36_N0, M9K_X78_Y37_N0, M9K_X78_Y33_N0, M9K_X78_Y35_N0, M9K_X78_Y39_N0, M9K_X78_Y38_N0, M9K_X51_Y38_N0, M9K_X64_Y38_N0, M9K_X64_Y34_N0, M9K_X78_Y32_N0, M9K_X51_Y34_N0, M9K_X51_Y33_N0, M9K_X64_Y35_N0, M9K_X64_Y39_N0, M9K_X51_Y37_N0                                                                                                                                                                                                                                                                 ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[4].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component|altsyncram_tei2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; M9K  ; True Dual Port   ; Dual Clocks  ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 16   ; None ; M9K_X51_Y32_N0, M9K_X51_Y28_N0, M9K_X37_Y39_N0, M9K_X37_Y29_N0, M9K_X37_Y32_N0, M9K_X37_Y27_N0, M9K_X51_Y30_N0, M9K_X37_Y31_N0, M9K_X37_Y38_N0, M9K_X51_Y31_N0, M9K_X37_Y33_N0, M9K_X51_Y27_N0, M9K_X51_Y29_N0, M9K_X37_Y28_N0, M9K_X37_Y40_N0, M9K_X37_Y30_N0                                                                                                                                                                                                                                                                 ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_nu14:auto_generated|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 256                         ; 64                          ; 256                         ; 64                          ; 16384               ; 2    ; None ; M9K_X78_Y61_N0, M9K_X78_Y62_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None ; M9K_X15_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None ; M9K_X15_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X15_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X15_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_o9g1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 23           ; 256          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 5888   ; 256                         ; 5                           ; 256                         ; 5                           ; 1280                ; 1    ; None ; M9K_X15_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_qfg1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 14           ; 4096         ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 57344  ; 4096                        ; 9                           ; 4096                        ; 9                           ; 36864               ; 5    ; None ; M9K_X15_Y38_N0, M9K_X15_Y43_N0, M9K_X15_Y40_N0, M9K_X15_Y41_N0, M9K_X15_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_unm:auto_generated|altsyncram_ce81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 14           ; 8            ; 14           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 112    ; 14                          ; 8                           ; 14                          ; 8                           ; 112                 ; 1    ; None ; M9K_X15_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i6g1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; M9K_X15_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_ifg1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 40960  ; 4096                        ; 10                          ; 4096                        ; 10                          ; 40960               ; 5    ; None ; M9K_X15_Y21_N0, M9K_X15_Y24_N0, M9K_X15_Y22_N0, M9K_X15_Y20_N0, M9K_X15_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 90          ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 90          ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 180         ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 90          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y50_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y50_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y51_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y51_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y52_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y52_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y53_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y53_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y54_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y54_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y45_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y44_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y41_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y42_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y43_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y63_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y63_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y65_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y65_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y64_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y64_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y69_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y69_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y66_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[2].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y66_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y63_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y63_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y66_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y66_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y67_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y67_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y68_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y68_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y67_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[1].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X93_Y67_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y58_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y58_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y59_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y59_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y55_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y55_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y54_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y54_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y57_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[0].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y57_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y51_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X44_Y51_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y50_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X44_Y50_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X44_Y47_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y52_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X44_Y52_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y48_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[3].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X44_Y48_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y53_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X44_Y53_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y56_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X44_Y56_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y54_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X44_Y54_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y49_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X44_Y49_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[5].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X44_Y46_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X44_Y40_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y43_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y42_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y41_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[6].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y44_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X44_Y45_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X44_Y43_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X44_Y41_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X44_Y37_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X44_Y36_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[1].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y39_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[3].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y46_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[4].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y40_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[0].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y37_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]                   ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[7].tx_mix_inst|mult:mixer[2].mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1                ;                            ; DSPMULT_X71_Y36_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y6_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y27_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y6_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y29_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y2_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y28_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y32_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y10_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y31_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y4_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y29_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y8_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y30_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y3_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y9_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[3].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y30_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y15_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y12_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y2_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y17_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y18_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[0].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y19_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y11_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[7].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y20_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y16_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y25_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[1].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y23_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y4_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y7_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[2].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y27_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y22_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[6].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y7_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y9_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[5].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y26_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y8_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y25_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[3].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y9_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[2].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y23_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[0].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X93_Y17_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[1].mix_mc[4].mix_freq2_inst|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ups:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y33_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 80,615 / 342,891 ( 24 % ) ;
; C16 interconnects           ; 2,369 / 10,120 ( 23 % )   ;
; C4 interconnects            ; 49,664 / 209,544 ( 24 % ) ;
; Direct links                ; 11,310 / 342,891 ( 3 % )  ;
; Global clocks               ; 18 / 20 ( 90 % )          ;
; Local interconnects         ; 26,896 / 119,088 ( 23 % ) ;
; R24 interconnects           ; 3,048 / 9,963 ( 31 % )    ;
; R4 interconnects            ; 64,155 / 289,782 ( 22 % ) ;
+-----------------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.60) ; Number of LABs  (Total = 4093) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 143                            ;
; 2                                           ; 121                            ;
; 3                                           ; 114                            ;
; 4                                           ; 127                            ;
; 5                                           ; 108                            ;
; 6                                           ; 97                             ;
; 7                                           ; 91                             ;
; 8                                           ; 85                             ;
; 9                                           ; 82                             ;
; 10                                          ; 79                             ;
; 11                                          ; 91                             ;
; 12                                          ; 149                            ;
; 13                                          ; 176                            ;
; 14                                          ; 222                            ;
; 15                                          ; 353                            ;
; 16                                          ; 2055                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.15) ; Number of LABs  (Total = 4093) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 684                            ;
; 1 Clock                            ; 3126                           ;
; 1 Clock enable                     ; 1582                           ;
; 1 Sync. clear                      ; 682                            ;
; 1 Sync. load                       ; 687                            ;
; 2 Async. clears                    ; 43                             ;
; 2 Clock enables                    ; 1360                           ;
; 2 Clocks                           ; 649                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 20.19) ; Number of LABs  (Total = 4093) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 64                             ;
; 2                                            ; 115                            ;
; 3                                            ; 52                             ;
; 4                                            ; 83                             ;
; 5                                            ; 44                             ;
; 6                                            ; 95                             ;
; 7                                            ; 76                             ;
; 8                                            ; 80                             ;
; 9                                            ; 56                             ;
; 10                                           ; 77                             ;
; 11                                           ; 63                             ;
; 12                                           ; 87                             ;
; 13                                           ; 85                             ;
; 14                                           ; 80                             ;
; 15                                           ; 66                             ;
; 16                                           ; 238                            ;
; 17                                           ; 99                             ;
; 18                                           ; 157                            ;
; 19                                           ; 86                             ;
; 20                                           ; 175                            ;
; 21                                           ; 146                            ;
; 22                                           ; 172                            ;
; 23                                           ; 135                            ;
; 24                                           ; 199                            ;
; 25                                           ; 170                            ;
; 26                                           ; 185                            ;
; 27                                           ; 132                            ;
; 28                                           ; 192                            ;
; 29                                           ; 120                            ;
; 30                                           ; 169                            ;
; 31                                           ; 113                            ;
; 32                                           ; 482                            ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.60) ; Number of LABs  (Total = 4093) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 2                              ;
; 1                                               ; 232                            ;
; 2                                               ; 276                            ;
; 3                                               ; 207                            ;
; 4                                               ; 321                            ;
; 5                                               ; 361                            ;
; 6                                               ; 300                            ;
; 7                                               ; 235                            ;
; 8                                               ; 248                            ;
; 9                                               ; 287                            ;
; 10                                              ; 205                            ;
; 11                                              ; 169                            ;
; 12                                              ; 181                            ;
; 13                                              ; 177                            ;
; 14                                              ; 149                            ;
; 15                                              ; 168                            ;
; 16                                              ; 460                            ;
; 17                                              ; 18                             ;
; 18                                              ; 15                             ;
; 19                                              ; 10                             ;
; 20                                              ; 32                             ;
; 21                                              ; 7                              ;
; 22                                              ; 3                              ;
; 23                                              ; 8                              ;
; 24                                              ; 21                             ;
; 25                                              ; 0                              ;
; 26                                              ; 0                              ;
; 27                                              ; 0                              ;
; 28                                              ; 0                              ;
; 29                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 17.79) ; Number of LABs  (Total = 4093) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 43                             ;
; 3                                            ; 129                            ;
; 4                                            ; 172                            ;
; 5                                            ; 105                            ;
; 6                                            ; 107                            ;
; 7                                            ; 127                            ;
; 8                                            ; 112                            ;
; 9                                            ; 137                            ;
; 10                                           ; 145                            ;
; 11                                           ; 140                            ;
; 12                                           ; 103                            ;
; 13                                           ; 183                            ;
; 14                                           ; 153                            ;
; 15                                           ; 116                            ;
; 16                                           ; 151                            ;
; 17                                           ; 122                            ;
; 18                                           ; 148                            ;
; 19                                           ; 147                            ;
; 20                                           ; 136                            ;
; 21                                           ; 180                            ;
; 22                                           ; 72                             ;
; 23                                           ; 100                            ;
; 24                                           ; 99                             ;
; 25                                           ; 127                            ;
; 26                                           ; 90                             ;
; 27                                           ; 148                            ;
; 28                                           ; 112                            ;
; 29                                           ; 107                            ;
; 30                                           ; 109                            ;
; 31                                           ; 110                            ;
; 32                                           ; 143                            ;
; 33                                           ; 158                            ;
; 34                                           ; 14                             ;
; 35                                           ; 25                             ;
; 36                                           ; 20                             ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 21           ; 6            ; 21           ; 0            ; 0            ; 27        ; 21           ; 0            ; 27        ; 27        ; 0            ; 12           ; 0            ; 0            ; 12           ; 0            ; 12           ; 12           ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 27        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 6            ; 21           ; 6            ; 27           ; 27           ; 0         ; 6            ; 27           ; 0         ; 0         ; 27           ; 15           ; 27           ; 27           ; 15           ; 27           ; 15           ; 15           ; 27           ; 27           ; 27           ; 15           ; 27           ; 27           ; 27           ; 27           ; 27           ; 0         ; 27           ; 27           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ENET0_GTX_CLK       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_MDC           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RST_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[0]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[1]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[2]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_DATA[3]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_TX_EN         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_CONFIG        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX_ERR              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RX_ERR              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_MDIO          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENCODER_IN[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENCODER_IN[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DV         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ENET0_RX_DATA[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                             ; Destination Clock(s)                                                                                                        ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+-------------------+
; main_pll_inst|altpll_component|auto_generated|pll1|clk[1]                                                                   ; main_pll_inst|altpll_component|auto_generated|pll1|clk[0]                                                                   ; 12.1              ;
; main_pll_inst|altpll_component|auto_generated|pll1|clk[2]                                                                   ; main_pll_inst|altpll_component|auto_generated|pll1|clk[1]                                                                   ; 10.7              ;
; main_pll_inst|altpll_component|auto_generated|pll1|clk[2]                                                                   ; main_pll_inst|altpll_component|auto_generated|pll1|clk[2]                                                                   ; 10.2              ;
; ENET0_RX_CLK                                                                                                                ; ENET0_RX_CLK                                                                                                                ; 7.1               ;
; I/O                                                                                                                         ; ENET0_RX_CLK                                                                                                                ; 6.3               ;
; main_pll_inst|altpll_component|auto_generated|pll1|clk[1]                                                                   ; main_pll_inst|altpll_component|auto_generated|pll1|clk[1]                                                                   ; 6.3               ;
; main_pll_inst|altpll_component|auto_generated|pll1|clk[0]                                                                   ; main_pll_inst|altpll_component|auto_generated|pll1|clk[1]                                                                   ; 4.2               ;
; enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[0],enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[1] ; enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[0],enet_clk_pll_inst|altpll_component|auto_generated|pll1|clk[1] ; 2.5               ;
; main_pll_inst|altpll_component|auto_generated|pll1|clk[2]                                                                   ; main_pll_inst|altpll_component|auto_generated|pll1|clk[1],main_pll_inst|altpll_component|auto_generated|pll1|clk[2]         ; 2.1               ;
; altera_reserved_tck                                                                                                         ; altera_reserved_tck                                                                                                         ; 1.7               ;
+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                              ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                          ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; ENET0_RX_DATA[1]                                                                                                                                                                                                                                                                                             ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[1]                                                                                                                          ; 0.681             ;
; ENET0_RX_DATA[3]                                                                                                                                                                                                                                                                                             ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[3]                                                                                                                          ; 0.677             ;
; ENET0_RX_DATA[2]                                                                                                                                                                                                                                                                                             ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[2]                                                                                                                          ; 0.670             ;
; ENET0_RX_DATA[0]                                                                                                                                                                                                                                                                                             ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[0]                                                                                                                          ; 0.670             ;
; ENET0_RX_DV                                                                                                                                                                                                                                                                                                  ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]                                                                                                                          ; 0.636             ;
; ENET0_RX_DATA[3]                                                                                                                                                                                                                                                                                             ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[3]                                                                                                                          ; 0.629             ;
; ENET0_RX_DATA[1]                                                                                                                                                                                                                                                                                             ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[1]                                                                                                                          ; 0.604             ;
; ENET0_RX_DATA[2]                                                                                                                                                                                                                                                                                             ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[2]                                                                                                                          ; 0.594             ;
; ENET0_RX_DATA[0]                                                                                                                                                                                                                                                                                             ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[0]                                                                                                                          ; 0.594             ;
; ENET0_RX_DV                                                                                                                                                                                                                                                                                                  ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]                                                                                                                          ; 0.559             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr|counter_reg_bit[2]                                  ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                              ; 0.341             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr|counter_reg_bit[0]                                  ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                              ; 0.341             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr|counter_reg_bit[1]                                  ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                              ; 0.341             ;
; controller:controller_inst|execcmd:execcmd_inst|outram_d[14]                                                                                                                                                                                                                                                 ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a14~porta_datain_reg0                                                                                                                                                                                                                                ; 0.283             ;
; controller:controller_inst|execcmd:execcmd_inst|outram_d[10]                                                                                                                                                                                                                                                 ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a10~porta_datain_reg0                                                                                                                                                                                                                                ; 0.283             ;
; controller:controller_inst|execcmd:execcmd_inst|outram_d[13]                                                                                                                                                                                                                                                 ; controller:controller_inst|outputram:outputram_inst|altsyncram:altsyncram_component|altsyncram_lnj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a13~porta_datain_reg0                                                                                                                                                                                                                                ; 0.283             ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_write_addr[0]                                                                                                                                                                                                                                          ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|ram_block1a4~porta_address_reg0                                                                                                                                                                                                                                   ; 0.277             ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_write_addr[1]                                                                                                                                                                                                                                          ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|ram_block1a4~porta_address_reg0                                                                                                                                                                                                                                   ; 0.277             ;
; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|pcm_write_addr[2]                                                                                                                                                                                                                                          ; pcm2udp:pcm2udp_inst|pcmmux_fifo:pcmmux_fifo_inst|rowo_dpram:rowo_dpram_inst|altsyncram:altsyncram_component|altsyncram_ttl1:auto_generated|ram_block1a4~porta_address_reg0                                                                                                                                                                                                                                   ; 0.277             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[10]                                                                                                                                        ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a10~porta_datain_reg0                                                                                                              ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[11]                                                                                                                                        ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a11~porta_datain_reg0                                                                                                              ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[12]                                                                                                                                        ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a12~porta_datain_reg0                                                                                                              ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[14]                                                                                                                                        ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a14~porta_datain_reg0                                                                                                              ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[1]                                                                                                                                         ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a1~porta_datain_reg0                                                                                                               ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[2]                                                                                                                                         ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a2~porta_datain_reg0                                                                                                               ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[3]                                                                                                                                         ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a3~porta_datain_reg0                                                                                                               ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[4]                                                                                                                                         ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a4~porta_datain_reg0                                                                                                               ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[6]                                                                                                                                         ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[3].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a6~porta_datain_reg0                                                                                                               ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[1]                                                                                                                                         ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a1~porta_datain_reg0                                                                                                               ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[2]                                                                                                                                         ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a2~porta_datain_reg0                                                                                                               ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[3]                                                                                                                                         ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a3~porta_datain_reg0                                                                                                               ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[5]                                                                                                                                         ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a5~porta_datain_reg0                                                                                                               ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[6]                                                                                                                                         ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a6~porta_datain_reg0                                                                                                               ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[7]                                                                                                                                         ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a7~porta_datain_reg0                                                                                                               ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[10]                                                                                                                                        ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a10~porta_datain_reg0                                                                                                              ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[11]                                                                                                                                        ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a11~porta_datain_reg0                                                                                                              ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[14]                                                                                                                                        ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a14~porta_datain_reg0                                                                                                              ; 0.268             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|at_sink_data_int[15]                                                                                                                                        ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a15~porta_datain_reg0                                                                                                              ; 0.268             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[5] ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i6g1:auto_generated|ram_block1a1~porta_address_reg0 ; 0.264             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[4] ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i6g1:auto_generated|ram_block1a1~porta_address_reg0 ; 0.264             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[3] ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i6g1:auto_generated|ram_block1a1~porta_address_reg0 ; 0.264             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[2] ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i6g1:auto_generated|ram_block1a1~porta_address_reg0 ; 0.264             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[1] ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i6g1:auto_generated|ram_block1a1~porta_address_reg0 ; 0.264             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[0] ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i6g1:auto_generated|ram_block1a1~porta_address_reg0 ; 0.264             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[3].sincos_mem_inst|sin_addr[1]                                                                                                                                                                                                                         ; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[3].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component|altsyncram_tei2:auto_generated|ram_block1a9~porta_address_reg0                                                                                                                                                                                                                 ; 0.261             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[3].sincos_mem_inst|sin_addr[2]                                                                                                                                                                                                                         ; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[3].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component|altsyncram_tei2:auto_generated|ram_block1a9~porta_address_reg0                                                                                                                                                                                                                 ; 0.261             ;
; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[3].sincos_mem_inst|sin_addr[3]                                                                                                                                                                                                                         ; sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[3].sincos_mem_inst|generic_dpram:sin_mem|altsyncram:altsyncram_component|altsyncram_tei2:auto_generated|ram_block1a9~porta_address_reg0                                                                                                                                                                                                                 ; 0.261             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_waddr[2]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ram_block1a0~porta_address_reg0                                   ; 0.259             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_waddr[1]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ram_block1a0~porta_address_reg0                                   ; 0.259             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_waddr[0]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n3k1:auto_generated|ram_block1a0~porta_address_reg0                                   ; 0.259             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr|counter_reg_bit[2]                                  ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                              ; 0.249             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr|counter_reg_bit[2]                                  ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                              ; 0.248             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr|counter_reg_bit[0]                                  ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                              ; 0.248             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr|counter_reg_bit[1]                                  ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                              ; 0.248             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr|counter_reg_bit[0]                                  ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                              ; 0.248             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|cntr_unb:wr_ptr|counter_reg_bit[1]                                  ; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[0].cic_inp_ipcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_sink_cic_121:aii_sink|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_ghh1:auto_generated|a_dpfifo_9s81:dpfifo|altsyncram_0tf1:FIFOram|ram_block1a0~porta_address_reg0                                                                                                              ; 0.248             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[30]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a30~porta_datain_reg0                                ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[29]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a29~porta_datain_reg0                                ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[28]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a28~porta_datain_reg0                                ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[11]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a11~porta_datain_reg0                                ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[1]                                                     ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a1~porta_datain_reg0                                 ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[3]                                                     ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a3~porta_datain_reg0                                 ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[5]                                                     ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a5~porta_datain_reg0                                 ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[6]                                                     ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a6~porta_datain_reg0                                 ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[7]                                                     ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a7~porta_datain_reg0                                 ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[8]                                                     ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a8~porta_datain_reg0                                 ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[9]                                                     ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a9~porta_datain_reg0                                 ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[10]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a10~porta_datain_reg0                                ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[27]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a27~porta_datain_reg0                                ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[12]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a12~porta_datain_reg0                                ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[14]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a14~porta_datain_reg0                                ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[17]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a17~porta_datain_reg0                                ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[19]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a19~porta_datain_reg0                                ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[20]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a20~porta_datain_reg0                                ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[21]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a21~porta_datain_reg0                                ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[22]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a22~porta_datain_reg0                                ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[23]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a23~porta_datain_reg0                                ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[24]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a24~porta_datain_reg0                                ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[25]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a25~porta_datain_reg0                                ; 0.242             ;
; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[26]                                                    ; udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_n6k1:auto_generated|ram_block1a26~porta_datain_reg0                                ; 0.242             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[15]                                                                                                                                              ; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a15~portb_datain_reg0                                                                                                                                                                                                                                  ; 0.233             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[10]                                                                                                                                              ; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a10~portb_datain_reg0                                                                                                                                                                                                                                  ; 0.233             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[11]                                                                                                                                              ; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a11~portb_datain_reg0                                                                                                                                                                                                                                  ; 0.233             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[12]                                                                                                                                              ; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a12~portb_datain_reg0                                                                                                                                                                                                                                  ; 0.233             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]                                                                                                                                              ; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a13~portb_datain_reg0                                                                                                                                                                                                                                  ; 0.233             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                                                                                                               ; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a2~portb_datain_reg0                                                                                                                                                                                                                                   ; 0.233             ;
; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                                                                                                               ; controller:controller_inst|inputram:inputram_inst|altsyncram:altsyncram_component|altsyncram_kjj1:auto_generated|altsyncram_p3b2:altsyncram1|ram_block3a1~portb_datain_reg0                                                                                                                                                                                                                                   ; 0.233             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_rd                                                                                                                                                                                                                      ; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_s_ready                                                                                                                                                                                                                                                                                                                    ; 0.227             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_rd                                                                                                                                                                                                                      ; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_rd_d                                                                                                                                                                                                                                                                                                                     ; 0.224             ;
; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_wr                                                                                                                                                                                                                      ; controller:controller_inst|execcmd:execcmd_inst|reg_dec_rate:reg_dec_rate_inst|reg_m_wr_d                                                                                                                                                                                                                                                                                                                     ; 0.224             ;
; sincos_gen:sincos_gen_inst|ad_cnt[0]                                                                                                                                                                                                                                                                         ; mix_freq2_mc:mix_freq2_mc_inst|mix_freq2:mix_mf[4].mix_mc[7].mix_freq2_inst|ad_valid_d                                                                                                                                                                                                                                                                                                                        ; 0.215             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|at_source_data[5]                                                                                                                                       ; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|pcm_mux_out[3]                                                                                                                                                                                                                                                                                                             ; 0.214             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|at_source_data[5]                                                                                                                                       ; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[2].qpcm_fifo|pcm_mux_out[3]                                                                                                                                                                                                                                                                                                             ; 0.214             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|at_source_data[5]                                                                                                                                       ; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[4].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo|pcm_mux_out[3]                                                                                                                                                                                                                                                                                                             ; 0.214             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|at_source_data[5]                                                                                                                                       ; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[1].qpcm_fifo|pcm_mux_out[3]                                                                                                                                                                                                                                                                                                             ; 0.214             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|at_source_data[5]                                                                                                                                       ; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[3].qpcm_fifo|pcm_mux_out[3]                                                                                                                                                                                                                                                                                                             ; 0.214             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|at_source_data[5]                                                                                                                                       ; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[0].qpcm_fifo|pcm_mux_out[3]                                                                                                                                                                                                                                                                                                             ; 0.214             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|at_source_data[5]                                                                                                                                       ; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[2].qpcm_fifo|pcm_mux_out[3]                                                                                                                                                                                                                                                                                                             ; 0.214             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|at_source_data[5]                                                                                                                                       ; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[8].tx_mix_inst|pcmmux_fifo:mixer[4].qpcm_fifo|pcm_mux_out[3]                                                                                                                                                                                                                                                                                                             ; 0.214             ;
; sincos_gen:sincos_gen_inst|cic_inp:sincos_gen_inst[2].cic_inp_qpcm|cic_inp_cic:cic_inp_cic_inst|auk_dspip_avalon_streaming_source_cic_121:aii_source|at_source_data[5]                                                                                                                                       ; dac_tx2:dac_tx2_inst|tx_mix:tx_mixer[9].tx_mix_inst|pcmmux_fifo:mixer[1].qpcm_fifo|pcm_mux_out[3]                                                                                                                                                                                                                                                                                                             ; 0.214             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Nov 08 21:23:59 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off UltraSound -c UltraSound
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE115F29C7 for design "UltraSound"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15575): None of the inputs fed by the compensated output clock of PLL "main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1" in Source Synchronous mode are set as the compensated input
    Info (15574): Input "ENET0_MDIO" that is fed by the compensated output clock of PLL "main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "ENCODER_IN[1]" that is fed by the compensated output clock of PLL "main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "ENCODER_IN[0]" that is fed by the compensated output clock of PLL "main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1" in Source Synchronous mode has been set as a compensated input
Info (15535): Implemented PLL "main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[2] port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[3] port
Info (15535): Implemented PLL "enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 23 total pins
    Info (169086): Pin ENET0_CONFIG not assigned to an exact location on the device
    Info (169086): Pin ENCODER_IN[1] not assigned to an exact location on the device
Warning (176127): The parameters of the PLL enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|pll1 and the PLL main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged
    Info (176120): The values of the parameter "M" do not match for the PLL atoms main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1 and PLL enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1 is 12
        Info (176121): The value of the parameter "M" for the PLL atom enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|pll1 is 10
    Info (176120): The values of the parameter "Auto self-reset on loss-of-lock" do not match for the PLL atoms main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1 and PLL enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Auto self-reset on loss-of-lock" for the PLL atom main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1 is OFF
        Info (176121): The value of the parameter "Auto self-reset on loss-of-lock" for the PLL atom enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|pll1 is ON
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1 and PLL enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1 is 18456
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|pll1 is 15380
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1 and PLL enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1 is 39996
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|pll1 is 33330
Critical Warning (176598): PLL "main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_Y2"
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity altera_tse_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_tse_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_tse_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_tse_reset_synchronizer
        Info (332166):  set_false_path -to [get_pins -compatibility_mode -nocase *altera_tse_reset_synchronizer_chain*|aclr]; set_false_path -to [get_pins -compatibility_mode -nocase *altera_tse_reset_synchronizer_chain*|clrn] 
        Info (332166):  set_false_path -to [get_pins -compatibility_mode -nocase *altera_tse_reset_synchronizer_chain*|aclr]; set_false_path -to [get_pins -compatibility_mode -nocase *altera_tse_reset_synchronizer_chain*|clrn] 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Warning (332173): Ignored filter: *altera_tse_reset_synchronizer_chain*|aclr could not be matched with a pin
Warning (332048): Ignored set_false_path: Argument <to> is an empty collection
Warning (332048): Ignored set_false_path: Argument <to> is an empty collection
Info (332104): Reading SDC File: 'ultrasound.sdc'
Warning (332174): Ignored filter at ultrasound.sdc(121): main_pll_inst|altpll_component|auto_generated|pll1|clk[4] could not be matched with a pin
Warning (332049): Ignored create_generated_clock at ultrasound.sdc(121): Argument <targets> is an empty collection
    Info (332050): create_generated_clock -name da_clk_90deg -source [get_pins {main_pll_inst|altpll_component|auto_generated|pll1|inclk[0]}] -duty_cycle 50.000 -multiply_by 1 -phase 180.000 -master_clock $clk_in [get_pins {main_pll_inst|altpll_component|auto_generated|pll1|clk[4]}]
Warning (332174): Ignored filter at ultrasound.sdc(143): DA_CLK_OUT could not be matched with a port
Warning (332049): Ignored create_generated_clock at ultrasound.sdc(141): Argument <targets> is an empty collection
    Info (332050): create_generated_clock -name da_clk_out \
-source [get_pins {main_pll_inst|altpll_component|auto_generated|pll1|clk[4]}] \
-master_clock da_clk_90deg [get_ports $da_clk_pin]
Warning (332049): Ignored create_generated_clock at ultrasound.sdc(141): Argument -source is an empty collection
Warning (332174): Ignored filter at ultrasound.sdc(147): AD_CLK_OUT could not be matched with a port
Warning (332049): Ignored create_generated_clock at ultrasound.sdc(145): Argument <targets> is an empty collection
    Info (332050): create_generated_clock -name ad_clk_out \
-source [get_pins {main_pll_inst|altpll_component|auto_generated|pll1|clk[3]}] \
-master_clock ad_clk -phase 180 [get_ports $ad_clk_pin]
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at ultrasound.sdc(258): DA_PCM_OUT* could not be matched with a port
Warning (332174): Ignored filter at ultrasound.sdc(258): DA_PCM_OUT_T* could not be matched with a port
Warning (332174): Ignored filter at ultrasound.sdc(256): da_clk_out could not be matched with a clock
Warning (332049): Ignored set_output_delay at ultrasound.sdc(256): Argument <targets> is an empty collection
    Info (332050): set_output_delay -clock da_clk_out \
-max [expr $da_tsu ] \
[get_ports "$da_pcm* $da_pcm_t*"] \
-add_delay
Warning (332049): Ignored set_output_delay at ultrasound.sdc(256): Argument -clock is not an object ID
Warning (332049): Ignored set_output_delay at ultrasound.sdc(261): Argument <targets> is an empty collection
    Info (332050): set_output_delay -clock da_clk_out \
-min [expr - $da_th] \
[get_ports "$da_pcm* $da_pcm_t*"] \
-add_delay
Warning (332049): Ignored set_output_delay at ultrasound.sdc(261): Argument -clock is not an object ID
Warning (332174): Ignored filter at ultrasound.sdc(344): AD_PCM_IN* could not be matched with a port
Warning (332174): Ignored filter at ultrasound.sdc(342): ad_clk_out could not be matched with a clock
Warning (332049): Ignored set_input_delay at ultrasound.sdc(342): Argument <targets> is an empty collection
    Info (332050): set_input_delay -clock ad_clk_out \
-max [expr $ad_tco_max ] \
[get_ports "$ad_pcm*"] \
-add_delay
Warning (332049): Ignored set_input_delay at ultrasound.sdc(342): Argument -clock is not an object ID
Warning (332049): Ignored set_input_delay at ultrasound.sdc(347): Argument <targets> is an empty collection
    Info (332050): set_input_delay -clock ad_clk_out \
-min [expr $ad_tco_min ] \
[get_ports "$ad_pcm*"] \
-add_delay
Warning (332049): Ignored set_input_delay at ultrasound.sdc(347): Argument -clock is not an object ID
Info (332104): Reading SDC File: 'IP/ether1_constraints.sdc'
Warning (332174): Ignored filter at ether1_constraints.sdc(162): clk could not be matched with a port
Warning (332049): Ignored create_clock at ether1_constraints.sdc(162): Argument <targets> is an empty collection
    Info (332050): create_clock -period "$DEFAULT_SYSTEM_CLOCK_SPEED" -name altera_tse_${CLK}_$TO_THE_VARIATION_NAME [ get_ports  $CLK]
Warning (332174): Ignored filter at ether1_constraints.sdc(165): ff_tx_clk could not be matched with a port
Warning (332049): Ignored create_clock at ether1_constraints.sdc(165): Argument <targets> is an empty collection
    Info (332050): create_clock -period "$FIFO_CLOCK_FREQUENCY" -name altera_tse_${FF_TX_CLK}_$TO_THE_VARIATION_NAME [ get_ports $FF_TX_CLK]
Warning (332174): Ignored filter at ether1_constraints.sdc(166): ff_rx_clk could not be matched with a port
Warning (332049): Ignored create_clock at ether1_constraints.sdc(166): Argument <targets> is an empty collection
    Info (332050): create_clock -period "$FIFO_CLOCK_FREQUENCY" -name altera_tse_${FF_RX_CLK}_$TO_THE_VARIATION_NAME [ get_ports $FF_RX_CLK]
Warning (332174): Ignored filter at ether1_constraints.sdc(169): tx_clk could not be matched with a port
Warning (332049): Ignored create_clock at ether1_constraints.sdc(169): Argument <targets> is an empty collection
    Info (332050): create_clock -period "$TSE_CLOCK_FREQUENCY" -name altera_tse_${TX_CLK}_$TO_THE_VARIATION_NAME [ get_ports $TX_CLK]
Warning (332174): Ignored filter at ether1_constraints.sdc(170): rx_clk could not be matched with a port
Warning (332049): Ignored create_clock at ether1_constraints.sdc(170): Argument <targets> is an empty collection
    Info (332050): create_clock -period "$TSE_CLOCK_FREQUENCY" -name altera_tse_${RX_CLK}_$TO_THE_VARIATION_NAME [ get_ports $RX_CLK]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 14 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000       ad_clk
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   10.000          clk
    Info (332111):   20.000        clk_2
    Info (332111):   40.000 clk_25M_0deg
    Info (332111):    8.000 clk_125M_0deg
    Info (332111):   20.000     CLOCK_50
    Info (332111):   20.000       da_clk
    Info (332111):   40.000 rgmii_25_tx_clk
    Info (332111):    8.000 rgmii_125_tx_clk
    Info (332111):   40.000 rgmii_rx_25M_clk
    Info (332111):   40.000 rgmii_rx_25M_virtualclk
    Info (332111):    8.000 rgmii_rx_125M_clk
    Info (332111):    8.000 rgmii_rx_125M_virtualclk
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176352): Promoted node enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|clkctrl1 to use location or clock signal Global Clock CLKCTRL_G0
Info (176352): Promoted node enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|clkctrl1 to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info (176353): Automatically promoted node main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C3 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node ENET0_RX_CLK~input (placed in PIN A15 (CLK8, DIFFCLK_5n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info (176353): Automatically promoted node clkctrl1:clkctrl1_mac|clkctrl1_altclkctrl_9gi:clkctrl1_altclkctrl_9gi_component|outclk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sincos_gen:sincos_gen_inst|comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sincos_gen:sincos_gen_inst|sc_iqpcm_valid
        Info (176357): Destination node sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|sin_addr[0]
        Info (176357): Destination node sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|sin_addr[1]
        Info (176357): Destination node sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|sin_addr[2]
        Info (176357): Destination node sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|sin_addr[3]
        Info (176357): Destination node sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|sin_addr[4]
        Info (176357): Destination node sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|sin_addr[5]
        Info (176357): Destination node sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|sin_addr[6]
        Info (176357): Destination node sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|sin_addr[7]
        Info (176357): Destination node sincos_gen:sincos_gen_inst|sincos_mem:sincos_gen_inst[2].sincos_mem_inst|sin_addr[8]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node gen_reset:gen_sys_reset|reset_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_tx:udp_ip_tx_inst|s_udp_payload_axis_tready_reg
        Info (176357): Destination node udp_arb_mux:udp_arb_mux_inst|m_udp_payload_axis_tvalid_reg
        Info (176357): Destination node udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|m_udp_payload_axis_tvalid_reg
        Info (176357): Destination node controller:controller_inst|ctrl_in_udp_payload_axis_tready
        Info (176357): Destination node udp_mac_complete:udp_mac_complete_inst|rx_udp_err
        Info (176357): Destination node controller:controller_inst|ctrl_in_udp_hdr_ready
        Info (176357): Destination node udp_mac_complete:udp_mac_complete_inst|udp_complete:udp_complete_inst|udp:udp_inst|udp_ip_rx:udp_ip_rx_inst|m_udp_hdr_valid_reg
        Info (176357): Destination node controller:controller_inst|ctrl_in_valid
        Info (176357): Destination node controller:controller_inst|ctrl_out_udp_hdr_valid
        Info (176357): Destination node controller:controller_inst|ctrl_out_udp_payload_axis_tvalid
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node comb~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176466): Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DV~input" is constrained to location IOIBUF_X81_Y73_N1 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DV" is constrained to location PIN C17 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[0]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[0]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_latch_l[0]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DATA[0]~input" is constrained to location IOIBUF_X62_Y73_N15 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DATA[0]" is constrained to location PIN C16 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[3]" is constrained to location LAB_X58_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[3]" is constrained to location LAB_X58_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_latch_l[3]" is constrained to location LAB_X58_Y72_N0 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DATA[3]~input" is constrained to location IOIBUF_X58_Y73_N15 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DATA[3]" is constrained to location PIN C15 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[2]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[2]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_latch_l[2]" is constrained to location LAB_X81_Y72_N0 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DATA[2]~input" is constrained to location IOIBUF_X81_Y73_N8 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DATA[2]" is constrained to location PIN D17 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_h[1]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_cell_l[1]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing
    Info (176467): Node "udp_mac_complete:udp_mac_complete_inst|ether1:ether1_inst|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_15e:auto_generated|input_latch_l[1]" is constrained to location LAB_X62_Y72_N0 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DATA[1]~input" is constrained to location IOIBUF_X62_Y73_N22 to improve DDIO timing
    Info (176467): Node "ENET0_RX_DATA[1]" is constrained to location PIN D16 to improve DDIO timing
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 34 registers into blocks of type EC
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 2 (unused VREF, 2.5V VCCIO, 1 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  73 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  55 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 17 total pin(s) used --  55 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
Warning (15062): PLL "enet_clk_pll:enet_clk_pll_inst|altpll:altpll_component|enet_clk_pll_altpll:auto_generated|pll1" in Source Synchronous mode with compensated output clock set to clk[0] is not fully compensated because it does not feed an I/O input register
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "AD_CLK_OUT"
    Warning (15710): Ignored I/O standard assignment to node "AD_MODE"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[0]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[100]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[101]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[102]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[103]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[104]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[105]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[106]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[107]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[108]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[109]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[10]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[110]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[111]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[112]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[113]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[114]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[115]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[116]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[117]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[118]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[119]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[11]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[120]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[121]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[122]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[123]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[124]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[125]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[126]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[127]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[12]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[13]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[14]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[15]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[16]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[17]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[18]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[19]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[1]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[20]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[21]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[22]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[23]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[24]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[25]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[26]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[27]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[28]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[29]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[2]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[30]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[31]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[32]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[33]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[34]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[35]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[36]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[37]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[38]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[39]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[3]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[40]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[41]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[42]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[43]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[44]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[45]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[46]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[47]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[48]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[49]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[4]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[50]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[51]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[52]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[53]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[54]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[55]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[56]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[57]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[58]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[59]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[5]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[60]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[61]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[62]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[63]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[64]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[65]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[66]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[67]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[68]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[69]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[6]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[70]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[71]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[72]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[73]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[74]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[75]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[76]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[77]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[78]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[79]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[7]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[80]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[81]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[82]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[83]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[84]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[85]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[86]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[87]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[88]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[89]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[8]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[90]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[91]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[92]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[93]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[94]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[95]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[96]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[97]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[98]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[99]"
    Warning (15710): Ignored I/O standard assignment to node "AD_PCM_IN[9]"
    Warning (15710): Ignored I/O standard assignment to node "CH_EMIT_RECV_EN[0]"
    Warning (15710): Ignored I/O standard assignment to node "CH_EMIT_RECV_EN[1]"
    Warning (15710): Ignored I/O standard assignment to node "CH_EMIT_RECV_EN[2]"
    Warning (15710): Ignored I/O standard assignment to node "CH_EMIT_RECV_EN[3]"
    Warning (15710): Ignored I/O standard assignment to node "CH_EMIT_RECV_EN[4]"
    Warning (15710): Ignored I/O standard assignment to node "CH_EMIT_RECV_EN[5]"
    Warning (15710): Ignored I/O standard assignment to node "CH_EMIT_RECV_EN[6]"
    Warning (15710): Ignored I/O standard assignment to node "CH_EMIT_RECV_EN[7]"
    Warning (15710): Ignored I/O standard assignment to node "CH_FILTER_SEL"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_BUF"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_CLR"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_DA[0]"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_DA[10]"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_DA[11]"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_DA[1]"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_DA[2]"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_DA[3]"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_DA[4]"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_DA[5]"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_DA[6]"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_DA[7]"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_DA[8]"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_DA[9]"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_GAIN"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_LDAC"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_SEL[0]"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_SEL[1]"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_SEL[2]"
    Warning (15710): Ignored I/O standard assignment to node "CH_GAIN_WR"
    Warning (15710): Ignored I/O standard assignment to node "CH_SEL_419"
    Warning (15710): Ignored I/O standard assignment to node "DA_CLK_OUT"
    Warning (15710): Ignored I/O standard assignment to node "DA_CLK_OUT1"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[0]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[100]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[101]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[102]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[103]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[104]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[105]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[106]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[107]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[108]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[109]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[10]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[110]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[111]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[11]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[12]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[13]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[14]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[15]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[16]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[17]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[18]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[19]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[1]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[20]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[21]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[22]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[23]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[24]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[25]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[26]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[27]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[28]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[29]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[2]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[30]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[31]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[32]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[33]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[34]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[35]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[36]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[37]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[38]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[39]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[3]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[40]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[41]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[42]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[43]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[44]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[45]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[46]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[47]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[48]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[49]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[4]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[50]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[51]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[52]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[53]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[54]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[55]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[56]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[57]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[58]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[59]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[5]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[60]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[61]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[62]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[63]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[64]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[65]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[66]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[67]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[68]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[69]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[6]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[70]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[71]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[72]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[73]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[74]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[75]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[76]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[77]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[78]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[79]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[7]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[80]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[81]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[82]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[83]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[84]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[85]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[86]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[87]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[88]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[89]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[8]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[90]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[91]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[92]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[93]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[94]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[95]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[96]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[97]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[98]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[99]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT[9]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[0]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[10]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[11]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[12]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[13]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[14]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[15]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[16]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[17]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[18]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[19]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[1]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[20]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[21]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[22]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[23]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[24]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[25]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[26]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[27]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[2]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[3]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[4]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[5]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[6]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[7]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[8]"
    Warning (15710): Ignored I/O standard assignment to node "DA_PCM_OUT_T[9]"
    Warning (15710): Ignored I/O standard assignment to node "DA_WR[0]"
    Warning (15710): Ignored I/O standard assignment to node "DA_WR[1]"
    Warning (15710): Ignored I/O standard assignment to node "DA_WR[2]"
    Warning (15710): Ignored I/O standard assignment to node "DA_WR[3]"
    Warning (15710): Ignored I/O standard assignment to node "DA_WR[4]"
    Warning (15710): Ignored I/O standard assignment to node "DA_WR[5]"
    Warning (15710): Ignored I/O standard assignment to node "DA_WR[6]"
    Warning (15710): Ignored I/O standard assignment to node "DA_WR[7]"
    Warning (15710): Ignored I/O standard assignment to node "DA_WR_T[0]"
    Warning (15710): Ignored I/O standard assignment to node "DA_WR_T[1]"
    Warning (15710): Ignored I/O standard assignment to node "ENCODER_IN[2]"
    Warning (15710): Ignored I/O standard assignment to node "ENCODER_IN[3]"
    Warning (15710): Ignored I/O standard assignment to node "ENCODER_IN[4]"
    Warning (15710): Ignored I/O standard assignment to node "ENCODER_IN[5]"
    Warning (15710): Ignored I/O standard assignment to node "KEY"
    Warning (15710): Ignored I/O standard assignment to node "MODEL_SEL[0]"
    Warning (15710): Ignored I/O standard assignment to node "MODEL_SEL[1]"
    Warning (15710): Ignored I/O standard assignment to node "SYN_CLK"
    Warning (15710): Ignored I/O standard assignment to node "SYN_SCK"
    Warning (15710): Ignored I/O standard assignment to node "SYN_SDATAIN"
    Warning (15710): Ignored I/O standard assignment to node "SYN_SDATAOUT"
    Warning (15710): Ignored I/O standard assignment to node "SYN_TRIG_PULSE"
    Warning (15710): Ignored I/O standard assignment to node "SYN_TRIG_START"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AD_CLK_OUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_MODE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[100]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[101]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[102]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[103]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[104]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[105]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[106]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[107]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[108]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[109]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[110]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[111]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[112]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[113]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[114]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[115]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[116]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[117]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[118]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[119]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[120]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[121]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[122]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[123]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[124]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[125]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[126]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[127]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[36]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[37]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[38]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[39]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[40]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[41]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[42]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[43]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[44]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[45]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[46]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[47]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[48]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[49]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[50]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[51]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[52]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[53]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[54]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[55]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[56]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[57]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[58]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[59]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[60]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[61]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[62]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[63]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[64]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[65]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[66]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[67]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[68]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[69]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[70]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[71]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[72]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[73]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[74]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[75]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[76]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[77]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[78]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[79]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[80]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[81]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[82]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[83]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[84]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[85]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[86]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[87]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[88]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[89]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[90]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[91]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[92]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[93]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[94]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[95]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[96]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[97]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[98]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[99]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AD_PCM_IN[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_EMIT_RECV_EN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_EMIT_RECV_EN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_EMIT_RECV_EN[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_EMIT_RECV_EN[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_EMIT_RECV_EN[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_EMIT_RECV_EN[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_EMIT_RECV_EN[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_EMIT_RECV_EN[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_FILTER_SEL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_BUF" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_CLR" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_DA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_DA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_DA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_DA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_DA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_DA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_DA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_DA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_DA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_DA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_DA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_DA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_GAIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_LDAC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_SEL[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_SEL[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_SEL[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_GAIN_WR" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CH_SEL_419" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_CLK_OUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_CLK_OUT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[100]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[101]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[102]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[103]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[104]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[105]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[106]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[107]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[108]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[109]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[110]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[111]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[36]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[37]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[38]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[39]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[40]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[41]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[42]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[43]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[44]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[45]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[46]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[47]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[48]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[49]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[50]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[51]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[52]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[53]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[54]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[55]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[56]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[57]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[58]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[59]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[60]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[61]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[62]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[63]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[64]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[65]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[66]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[67]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[68]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[69]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[70]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[71]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[72]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[73]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[74]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[75]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[76]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[77]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[78]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[79]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[80]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[81]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[82]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[83]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[84]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[85]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[86]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[87]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[88]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[89]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[90]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[91]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[92]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[93]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[94]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[95]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[96]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[97]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[98]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[99]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_PCM_OUT_T[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_WR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_WR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_WR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_WR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_WR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_WR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_WR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_WR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_WR_T[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DA_WR_T[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENCODER_IN[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENCODER_IN[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENCODER_IN[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENCODER_IN[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MODEL_SEL[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MODEL_SEL[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SYN_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SYN_SCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SYN_SDATAIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SYN_SDATAOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SYN_TRIG_PULSE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SYN_TRIG_START" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:01:15
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:44
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:03:49
Info (170193): Fitter routing operations beginning
Info (170239): Router is attempting to preserve 0.63 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (170195): Router estimated average interconnect usage is 22% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 64% of the available device resources in the region that extends from location X58_Y12 to location X68_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:03:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:45
Warning (15062): PLL "main_pll:main_pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1" in Source Synchronous mode with compensated output clock set to clk[0] is not fully compensated because it does not feed an I/O input register
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
Info (144001): Generated suppressed messages file C:/chenyu/RTL_work/RTL_work/UltraSound/output_files/UltraSound.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 693 warnings
    Info: Peak virtual memory: 1226 megabytes
    Info: Processing ended: Fri Nov 08 21:34:46 2019
    Info: Elapsed time: 00:10:47
    Info: Total CPU time (on all processors): 00:14:32


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/chenyu/RTL_work/RTL_work/UltraSound/output_files/UltraSound.fit.smsg.


