计算机组成原理

第一章
1、什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？
计算机系统由硬件和软件两部分组成，硬件即指计算机的实体部分，如主机、外设等等。软件即由人们事先编制成具有各类特殊功能的信息组成，如RAM、ROM、磁盘、光盘、甚至纸带等。软件依赖于硬件，硬件靠软件更智能，两者相辅相成，都很重要。

2、如何理解计算机系统的层次结构？
        用编译程序翻译成汇编语言程序           用汇编程序翻译成机器语言程序   		 用机器语言解释操作系统          用微程序解释机器指令  	   由硬件直接执行微指令
高级语言--------------------------->汇编语言-------------------------->机器语言--------------------->机器指令------------------->微指令-------------------->具体操作
		     高级语言机器M4					    汇编语言机器M3    			    操作系统机器M2		       机器语言机器M1				  微指令系统M0

3、说明高级语言、汇编语言、机器语言的差别和联系。
高级语言由用户编写，只需要学习一门语言便可编程，不需要懂硬件指令，然后经过编译器翻译成汇编语言，汇编语言和机器指令一一对应，是一种符号式的程序设计语言，比机器码可读性高，但是也要去编码者了解硬件相关的知识，不同的架构有不同的指令集，然后将它和数据一起送入计算机內，由计算机将其翻译成机器能识别的机器语言(01二进制码)，机器自动运行该机器语言程序。

4、如何理解计算机组成和计算机体系结构？
计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性，包括指令集、数据类型、存储器寻址技术、I/O机理等等，大都属于抽象的属性。
计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细节。如，指令系统体现了机器的属性，这是属于计算机结构的问题，但指令的实现，即如何取指令、分析指令、取操作数、如何运算、如何送结果等等，这些都属于计算机组成问题。
因此两台机器具有相同的体系结构时，他们的计算机组成不一定相同。

5、冯•诺依曼计算机的特点是什么？
他提出了"存储程序"的概念，以此概念为基础，特点有：
•计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成。
•指令和数据以同等地位存放于存储器內，并可按地址寻访。
•指令和数据均用二进制码表示。
•指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数所在存储器中的位置。
•指令在存储器內按顺序存放。通常，指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序。
•机器以运算器为中心，输入输出设备与存储器的数据传送通过运算器。

6、画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主要技术指标。
		主机 			   |	| 外设
   M.M 		|	CPU		   |	|	
 主存储器	<==>|算术逻辑单元ALU |<==>| I/O
 			|	CPU        |	|
 		<---|  控制单元	   |--->|

主存储器M.M是存储器系统中的一类，用来存放程序和数据，它可以直接与CPU交换信息。另一类叫辅助存储器，简称辅存，又叫外存。
ALU(Arithmetic Logic Unit)叫做算术逻辑运算单元(简称算逻部件)，用来完成算术逻辑运算。CU(Control Unit)叫做控制单元，用来解释存储器中的指令，并发出各种操作命令来执行指令。ALU和CU是CPU的核心部件。
I/O设备也受CU控制，用来完成相应的输入、输出操作。

计算机硬件的主要技术指标：机器字长、存储容量、运算速度

7、解释下列概念：
主机：包括CPU和M.M
CPU：中央处理单元，包括ALU和CU
主存：主存储器，包括存储体、各种逻辑部件及控制电路等。存储体由许多存储单元组成
存储单元：每个存储单元又包含若干个存储元件，
存储元件：又称存储基元、存储元
存储基元：每个存储元件能寄存一位二进制码"0"或"1"。
存储元：
存储字：一个存储单元可存储一串二进制代码，称这串二进制代码为一个存储字，
存储字长：这串二进制代码的个数叫作存储字长。存储字长可以是8位、16位或32位等。
存储容量：包括主存容量和辅存容量。主存容量是指主存中存放的二进制代码的总数。即：存储容量=存储单元个数*存储字长。现代计算机中常用字节的个数来描述容量大小，1字节=8位二进制码。
机器字长：指CPU一次能处理数据的位数，通常与CPU的寄存器位数有关。字长越长，树的表示范围也越大，精度也越高。
指令字长：一条指令的二进制码位数。

8、解释下列英文缩写的含义：
CPU：中央处理器 Central Processing Unit
PC：程序计数器 Program Counter
IR：指令寄存器 Instruction Register
ALU：算术逻辑运算单元 Arithmetic Logic Unit
ACC：累加器 Accumulator
MQ：乘商寄存器 Multiplier-Quotient Register
X：操作数寄存器
MAR：存储器地址寄存器 Memory Address Register
MDR：存储器数据寄存器 Memory Data Register
I/O：输入/输出 Input/Output equipment
MIPS：单位时间内执行指令的平均条数 Million Instruction Per Second
CPI：执行一条指令所需要的时钟周期数(主频的倒数) Cycle Per Instruction
FLOPS：每秒浮点运算次数 Floating Point Operation Per Second

9、
10、指令和数据都存于存储器中，计算机如何区分它们？
两种方法：
1）通过不同的时间周期来区分指令和数据，即在取指令阶段取出的为指令，在执行指令阶段取出的为数据
2）通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。

第三章 总线 https://wenku.baidu.com/view/b4fbef36a32d7375a41780df.html
1、什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？
总线是连接多个部件的信息传输线，是各部件共享的传输介质。
总线传输的特点是：某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接收相同的信息。
为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线联通。

2、总线如何分类？什么是系统总线？系统总线又分几类？它们各有何作用？是单向的还是双向的？它们与机器字长、存储字长、存储单元有何关系？
分类：1）按数据传送方式：并行传输总线、串行传输总线。
	 2）并行传输总线中，按传输数据宽度：8位、16位、32位、64位等。
	 3）按总线的使用范围：计算机(包括外设)总线、测控总线、网络通信总线等。
	 4）按连接部件的不同：片内总线、系统总线、通信总线
系统总线是指CPU、主存、I/O(通过I/O接口)各大部件之间的信息传输线。
系统总线，按系统传输信息不同，分：数据总线、地址总线、控制总线。
	1）数据总线用来传输各功能部件之间的数据信息，它是双向传输总线，其位数与机器字长、存储字长有关，一般为8位、16位、32位。数据总线的条数成为数据总线带宽，它是衡量系统性能的一个重要参数。如果数据总线的宽度位8位，指令字长为16位，那么CPU在取指阶段，必须两次访问主存。
	2）地址总线主要用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址，地址总线上的代码是用来指明CPU欲访问的存储单元或I/O端口的地址，由CPU输出，是单向传输。地址线的位数与存储单元的个数有关，如地址线有20根，则对应的存储单元个数为2^20。
	3）控制总线是用来发出各种控制信号的传输线。对任一控制线而言，它的传输只能是单向的。总体来看，控制信号既有出，又有入。

3、常用的总线结构有几种？不同的总线结构对计算机的性能有什么影响？举例说明。
	1）单总线结构
		单总线结构是将CPU、主存、I/O设备都挂在一条总线上，允许I/O设备之间、I/O设备与CPU之间或I/O设备与主存之间直接交换信息。这种结构简单，也便于扩充，但所有的传送都通过这组共享总线，因此极易形成计算机系统的瓶颈。它也不允许两个以上的部件在同一时刻向总线传输信息，这就必然会影响系统工作效率的提高。计算机应用范围越扩大，其外部设备的种类和数量就越多，并且他们对数据传输的量和传输速度的要求也就越来越高。当I/O设备量很大时，总线发出的控制信号从一端逐个顺序传递到第n个设备，其传播延迟时间就会严重影响系统的工作效率。在设备需要数据量很大和传输速度要求高德时候，单总线结构无法满足需要。
	2）多总线结构
		双总线结构：将速度较低的I/O设备从单总线上分离出来，形成主存总线与I/O总线分开的结构。
		三总线结构：在双总线结构的基础上加了一条DMA总线，用于高速外设（磁盘等）与主存之间直接交换信息。还有一种三总线结构，在处理器和高速缓冲存储器Cache之间有一条局部总线，Cache连接系统总线，主存通过系统总线和Cache传输数据，扩展总线通过扩展总线接口和系统总线连接，扩展总线连接各种外设。各部件之间的交互分离，可显著提高系统工作效率。
		四总线结构：为了进一步提供I/O的性能，使其更快的响应命令，又加了一条高速总线在Cache和扩展总线之间，高速总线负责高速外设的数据传输和控制，(如高速局域网、图形工作站、多媒体SCSI等)。扩展总线依然负责比较低速的设备(如图文传真FAX、调制解调器及串行接口)。
总线结构举例：传统微机总线结构、VL-BUS局部总线结构、PCI总线结构

4、为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？那种方式对电路故障最敏感？
多个主设备同时要使用总线时，需要由总线控制器判优，按一定的优先等级顺序，确定哪个主设备能使用总线。
集中式总线控制类型：
	1）链式查询：连线简单，就三根线(BS总线忙、BR总线请求、BG总线同意)，易于扩充，对电路故障最敏感
	2）计数器定时查询：优先级设置较灵活，可预设，对故障不敏感，连线及控制过程较复杂，多了一条设备地址线，没有了BG线，由计数器向设备地址线发送信号来控制使用哪个设备
	3）独立请求方式：判优速度最快，但硬件器件用量大，连线多，成本较高。每个外设都有自己的BR，BG线。

5、解释下列概念：总线的主设备(或主模块)、总线的从设备(或从模块)、总线的传输周期和总线的通信控制。
总线的主设备：指一次总线传输期间，拥有总线控制权的设备(模块)。
总线的从设备：指一次总线传输期间，响应主设备发来的总线命令、配合主设备完成传输的设备(模块)。
总线的传输周期：总线完成一次完整而可靠的传输所需时间。
总线的通信控制：指总线传送过程中双方的时间配合方式。

6、试比较同步通信和异步通信
同步通信：由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率以最慢的为基准，效率明显下降。适合于速度差别不大的场合。
异步通信：不由统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。

7、画图说明异步通信中请求与回答有哪几种互锁关系？
	   ————
	  |\   |
请求 —— \   ——————
	 	\  ————
	     >|    |
回答 ——————	    ——
		
		不互锁

	   ————————
	  |\      >|
请求 —— \	 /  ——————
	 	\  -/————--
	     >|/       |
回答 —————-	     	——
		
		半互锁

	   ————————
	  |\      >|\
请求 —— \	 /  —\—————
	 	\  -/————-\-
	     >|/       >|
回答 —————-	     	 ——
		
		全互锁

8、为什么说半同步通信同时保留了同步通信和异步通信的特点？
所有的地址、命令、数据信号的发出时间，都严格参照系统时钟的某个前沿开始，而接收方都采用系统时钟后沿时刻来进行判断识别。同时又像异步通信那样，允许不同速度的模块和谐的工作。

9、分离式通信有何特点？主要用于什么系统？
	1）各模块欲占用总线使用权都必须提出申请
	2）在得到总线使用权后，主模块在限定的时间内向对方传送信息，采用同步方式传送，不再等待对方的回答信号
	3）各模块在准备数据传送的过程中都不占用总线，使总线可以接受其他模块的请求
	4）总线被占用时都在做有效工作，或者通过它发命令，或者通过它传送数据，不存在空闲等待时间，最充分的发挥了总线的有效占用。
从而实现了总线为多个主从模块间进行信息交叉重叠并行式传送，这对大型计算机系统是极为重要的。

10、为什么要设置总线标准？你知道目前流行的总线标准有哪些？什么叫plug and play？哪些总线有这一特点？
为了使系统设计简化、模块生产批量化，确保其性能稳定，质量可靠，实现可移化，便于维护等，设置了总线标准。
目前流行的总线标准有：ISA、EISA、VL—BUS、PCI等，
plug and play 即插即用，EISA、PCI等具有此功能。

11、画一个具有双向传送功能的总线逻辑图。
详见网址
12、


第四章 存储器 https://wenku.baidu.com/view/c2b4ab18fad6195f312ba642.html
1、解释下列概念：
主存：主存储器
辅存：辅助存储器
Cache：快速缓冲存储器
RAM：随机存储器（Random Access Memory）
SRAM：静态RAM（以触发器原理寄存信息）
DRAM：动态RAM（以电容充放电原理寄存信息）
ROM：只读寄存器（Read Only Memory）
PROM：可编程ROM（Programmable ROM）
EPROM：可擦除可编程ROM（Erasable Programmable ROM）
EEPROM：用电可擦除可编程ROM（Electrically Erasable Programmable ROM）
CDROM：只读光盘（Compact Disc ROM）
Flash Memory：快擦型存储器

2、计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。
由左至右，每位的价格越来越低，速度越来越慢，容量越来越大，CPU访问的频度也越来越少。
寄存器->缓存->主存->辅存

3、存储器的层次结构主要体现在什么地方？为什么要分这些层次，计算机如何管理这些层次？
存储器的层次结构主要体现在：Cache<->主存 和 主存<->辅存 这两个存储层次上。

Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。

主存与Cache之间的信息调度功能全部由硬件自动完成。而主存-辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬件结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间(物理地址空间)大的多的虚拟地址空间(逻辑地址空间)编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，两个层次上的调度或转换操作对于程序员来说都是透明的。

4、说明存取周期和存取时间的区别。
存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：存取周期=存取时间+恢复时间

5、什么事存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？
存储器的带宽指单位时间内从存储器进出信息的最大数量。
存储器带宽=1/200ns * 32位 = 160M 位/秒 = 20 MB/S = 5M字/秒 (1bit就是表示一位0/1,1Byte=8bit,计算机进行数据处理时，一次存取、加工和传送的数据长度称为字，一个字通常由一个或多个字节构词。2个字节组成的机器，字长为16，4个字节组成的机器，字长为32位)。

6、某机字长为32位，其存储容量是64KB，按字编址它的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。
存储容量是64KB时，按字节编址的寻址范围就是64KB，则按字寻址范围 = 64K * 8 / 32 = 16K 字
总容量 = 64KB = 64 * 1024 B = 65536 B，如果按字编址的地址数是 65536 * 8 / 32(字长) = 16384，按字节编址 65536 * 8 / 8(一个字节=8bit) = 65536，这样算出地址上限。
字地址   HB------------字节地址-------LB
0		0		1		2		3
4		4		5		6		7
...		...		...		...		...
65532	65532	65533	65534	65535

7、一个容量为16K*32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？
1K*4位，2K*8位，4K*4位，16K*1位，4K*8位，8K*8位

16K = 16*1024 B = 2^14 B，即14根地址线， 32位即32根数据线
地址线和数据线的总和 = 14 + 32 = 46根。

1K * 4: 16K * 32 / 1K * 4 = 16 * 8 = 128片
2K * 8: 16K * 32 / 2K * 8 = 8 * 4 = 32片
4K * 4: 16K * 32 / 4K * 4 = 4 * 8 = 32片
16K * 1: 16K * 32 / 16K * 1 = 1 * 32 = 32片
4K * 8: 16K * 32 / 4K * 8 = 4 * 4 = 16片
8K * 8: 16K * 32 / 8K * 8 = 2 * 4 = 8片

8、试比较静态RAM和动态RAM
目前，动态RAM的应用比静态RAM要广泛得多。原因是：
	1）在同样大小的芯片中，DRAM的集成度远高于SRAM,如DRAM得基本单元电路为一个MOS管，SRAM的基本单元电路为六个MOS管
	2）DRAM行、列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少
	3）DRAM的功耗仅为SRAM得1/6
	4）DRAM得价格仅为SRAM的1/4
因此，随着动态RAM容量不断扩大，速度不断提高，它被广泛应用于计算机的主存。

9、什么叫刷新？为什么要刷新？说明刷新有几种方法。
刷新 即 对DRAM定期进行的全部重写过程
刷新原因 因为电容泄露而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作。
三种常用的刷新方法：集中式、分散式、异步式。
集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新
分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死锁时间
异步式：是集中式和分散式的折中。
讨论： 
  1、刷新与再生的比较：       
	共同点： 
	    •动作机制一样。都是利用DRAM存储元破坏性读操作时的重写过程实现；     •操作性质一样。都是属于重写操作。
	区别： 
	    •解决的问题不一样。再生主要解决DRAM存储元破坏性读出时的信息重写问题；刷新主要解决长时间不访存时的信息衰减问题。
		•操作的时间不一样。再生紧跟在读操作之后，时间上是随机进行的；刷新以最大间隔时间为周期定时重复进行。
		•动作单位不一样。再生以存储单元为单位，每次仅重写刚被读出的一个字的所有位；刷新以行为单位，每次重写整个存储器所有芯片内部存储矩阵的同一行。
		•芯片内部I/O操作不一样。读出再生时芯片数据引脚上有读出数据输出；刷新时由于CAS信号无效，芯片数据引脚上无读出数据输出（唯RAS有效刷新，内部读）。鉴于上述区别，为避免两种操作混淆，分别叫做再生和刷新。
  2、CPU访存周期与存取周期的区别： 
    CPU访存周期是从CPU一边看到的存储器工作周期，他不一定是真正的存储器工作周期；存取周期是存储器速度指标之一，它反映了存储器真正的工作周期时间。
  3、分散刷新是在读写周期之后插入一个刷新周期，而不是在读写周期內插入一个刷新周期，但此时读写周期和刷新周期合起来构成CPU的访存周期
  4、刷新定时方式有3种，最重要、性能最好的是异步刷新方式。

10、半导体存储器芯片的译码驱动方式有几种？
线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材
重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，也是最常用的译码驱动方式。

11、画出用1024 * 4位的存储芯片组成一个容量为64K * 8位的存储器逻辑框图。要求将64K分成4个页面，每个页面分16组，指出共需多少片存储芯片。
祥见网址

12、设有一个64K * 8位的RAM芯片，试问该芯片共有多少个基本单元电路(简称存储基元)？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。
详见网址

13、
14、
15、
详见网址

16、反应主存和外存的速度指标有何不同？
主存：存取时间、存储周期、存储器带宽
外存：记录密度、平均寻址时间、数据传输率

17、

18、什么是"程序访问的局部性"？存储系统中哪一级采用了程序访问的局部性原理？
程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据很可能再次被访问，在空间上，这些被访问的程序和数据往往集中在一小片存储区，在访问顺序上，指令顺序执行比转移执行的可能性大(大约5:1)。
存储系统中Cache-主存层次采用了程序访问的局部性原理。

19、计算机中设置Cache的作用是什么？能不能把Cache的容量扩大，最后取代主存，为什么？
Cache是用来缓存CPU刚刚使用过的指令或数据，再CPU再次使用这些指令时，直接使用Cache中的，提高运算速度。引入它是为减小或消除CPU与内存之间的速度差异对系统性能带来的影响。
速度虽然快，但是成本也很高，通常用命中率来衡量Cache的效率。Cache容量越大，其CPU的命中率就越高。但是太大会增加成本，而且容量达到一定值时，命中率已不因容量的增大而有明显的提高。

20、Cache做在CPU芯片內有什么好处？将指令Cache和数据Cache分开又有什么好处？
Cache做在CPU芯片內主要有下面几个好处：
	1）可提高外部总线的利用率。因为Cache在CPU芯片內，CPU访问Cache时不必占用外部总线；
	2）Cache不占用外部总线就意味着外部总线可以更多地支持I/O设备与主存的信息传输，增强了系统的整体效率；
	3）可提高存取速度。因为Cache与CPU之间的数据通路大大缩短，故存取速度得以提高。
将指令Cache和数据Cache分开有如下好处：
	1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成；
	2）指令Cache可用ROM实现，以提高指令存取的可靠性；
	3）数据Cache对不同数据类型的支持更为灵活，既可支持整数(32位)，也可支持浮点数(64位)。
补充：Cache结构改进的第三个措施是分级实现，如二级缓存结构，即在片内Cache(L1)和主存之间再设一个片外Cache(L2)，片外缓存既可以弥补片内缓存容量不够大的缺点，又可在主存与片内缓存间起到平滑速度差的作用，加速片内缓存的调入调出速度(主存-L2-L1)。

21、
详见网址 32题

22、简要说明提高访存速度可采取哪些措施？
	1）寻找高速元件，选用存储周期短的芯片，可以提高存储器速度。
	2）采用层次结构，采用Cache，CPU将最近要用的信息先调入Cache，而Cache的速度比主存快多了，这样CPU每次只需从Cache中取出信息，从而缩短了访存时间，提高了访存速度。
	3）调整主存的结构，如采用单体多字结构或者采用多体并行机构。

23、24、25、26、27
详见网址 35题......

28、磁表面存储器和光盘存储器记录信息的原理有何不同？
磁表面存储器：通过磁头和记录介质的相对运动完成读写操作。
光盘存储器：利用激光束在记录表面上存储信息，根据激光束和反射光的强弱不同，可以实现信息的读写。

29、试从存储容量、存取速度、使用寿命和应用场合方面比较磁盘、磁带和光盘存储器。
磁盘：存储容量大，数据传输率比光盘高，等待时间短，它作为主存的后备存储器，用以存放程序的中间和最后结果。
磁带：容量也很大，造价低，记录介质也容易装卸、互换和携带，可用做硬盘的后备存储器。磁带是被磁盘逐渐替代掉的。
光盘：介质互换性好、存储容量大，存取速度低、可用于文献档案、图书管理、多媒体等方面的应用。但由于价格比较贵，尚不能替代磁带机。

30、写出1100、1101、1110、1111对应的海明码。
根据 2^k >= n+k+1, n = 4, 得 k = 3，此时检测位位于 Ci = 2^(k-1)，分别为 1，2，4位，记作C1，C2，C4，
则：1100 -> C1 C2 1 C4 1 0 0 
g1包含1，3，5，7 g1 = C1 1 1 0, 配偶或配奇原则，C1 保证 g1中的1为偶数，则C1 = 0，
g2包含2，3，6，7 g2 = C2 1 0 0， C2 = 1
g3包含4，5，6，7 g3 = C4 1 0 0， C2 = 1
所以:按配偶原则：
1100 -> C1 C2 1 C4 1 0 0  -> 0 1 1 1 100
1101 -> C1 C2 1 C4 1 0 1  -> 1 0 1 0 101
1110 -> C1 C2 1 C4 1 1 0  -> 0 0 1 0 110
1111 -> C1 C2 1 C4 1 1 1  -> 1 1 1 1 111
按配奇原则：
1100 -> C1 C2 1 C4 1 0 0  -> 1 0 1 0 100
1101 -> C1 C2 1 C4 1 0 1  -> 0 1 1 1 101
1110 -> C1 C2 1 C4 1 1 0  -> 1 1 1 1 110
1111 -> C1 C2 1 C4 1 1 1  -> 0 0 1 0 111

31、已知接收到的海明码(按配偶原则配置)为 1100100，1100111，1100000，1100001，检查上述代码是否出错？第几位出错？
根据Pi是否为0，不为0说明传送有错。P1P2P4即为出错的位置。其中4位数之间，操作为异或操作，未添加符号表示。
1100100 ->  P1 = C1 0 1 0 = 0 ->P1P2P4 = 011 第3位出错
			P2 = C2 0 0 0 = 1
			P4 = C4 1 0 0 = 1
1100111 ->  P1 = 1 0 1 1 = 1 ->P1P2P4 = 111 第7位出错
			P2 = 1 0 1 1 = 1
			P4 = 0 1 1 1 = 1 
1100000 ->  P1 = 1 0 0 0 = 1 ->P1P2P4 = 110 第6位出错
			P2 = 1 0 0 0 = 1
			P4 = 0 0 0 0 = 0 
1100001 ->  P1 = 1 0 0 1 = 0 ->P1P2P4 = 001 第1位出错，校验位出错，可以忽略
			P2 = 1 0 0 1 = 0
			P4 = 0 0 0 1 = 1 

32、已知接收到下列海明码，分别写出它们所对应的欲传送代码。
1100000(按偶性配置) -> P1 = 1 0 0 0 = 1 ->P1P2P4 = 110 第6位出错 -> 0010
					  P2 = 1 0 0 0 = 1
					  P4 = 0 0 0 0 = 0
1100010(按偶性配置) -> P1 = 1 0 0 0 = 1 ->P1P2P4 = 101 第5位出错 -> 0110
					  P2 = 1 0 1 0 = 0
					  P4 = 0 0 1 0 = 1
1101001(按偶性配置) -> P1 = 1 0 0 1 = 0 ->P1P2P4 = 000 -> 0001
					  P2 = 1 0 0 1 = 0
					  P4 = 1 0 0 1 = 0
0011001(按奇性配置) -> P1 = 0 1 0 1 = 1 ->P1P2P4 = 111 第7位出错-> 1000
					  P2 = 0 1 0 1 = 1
					  P4 = 1 0 0 1 = 1
1000000(按奇性配置) -> P1 = 1 0 0 0 = 0 ->P1P2P4 = 011 第3位出错-> 0010
					  P2 = 0 0 0 0 = 1
					  P4 = 0 0 0 0 = 1
1110001(按奇性配置) -> P1 = 1 1 0 1 = 0 ->P1P2P4 = 000 -> 1001
					  P2 = 1 1 0 1 = 0
					  P4 = 0 0 0 1 = 0

33、欲传送的二进制码为1001101，用奇校验来确定其对应的海明码，若在第六位出错，说明它的纠错过程。
1001101 2^k >= n+k+1, k = 4,
Ci = 2^(k-1), 位于1，2，4，8位 -> C1 C2 1 C4 0 0 1 C8 1 0 1
g1 = C1 1 0 1 1 1 -> C1 = 1
g2 = C2 1 0 1 0 1 -> C2 = 0
g3 = C4 0 0 1	  -> C4 = 0
g4 = C8 1 0 1	  -> C8 = 1
正确海明码 1 0 1 0 0 0 1 1 1 0 1，
若第6位出错  对应传送的海明码为 1 0 1 0 0 1 1 1 1 0 1， C2 = 1, C4 = 1, P1P2P4P8 = 0110，表示第6位出错

34、为什么海明码纠错过程中，新的检测位P4P2P1的状态即指出了编码中错误的信息位？
汉明码属于分组奇偶校验，P4P2P1=000，说明接收方生成的校验位和收到的校验位相同，否则不同说明出错。由于分组时校验位只参加一组奇偶校验，有效信息参加至少两组奇偶校验，若果校验位出错，P4P2P1的某一位将为1，刚好对应位号4、2、1；若果有效信息出错，将引起P4P2P1中至少两位为1，如B1出错，将使P4P1均为1，P2=0,P4P2P1=101

35、设有效信息位110，试用生成多项式G(x) = 11011，将其编程循环冗余校验码。
36、有一个(7,4)码，其生成多项式G(x) = x^3 + x + 1，写出代码1001的循环冗余校验码。
详见网页  41、42





































