TimeQuest Timing Analyzer report for driver_board
Thu Mar 28 15:02:02 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Hold: 'clk'
 13. Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Setup Transfers
 21. Hold Transfers
 22. Report TCCS
 23. Report RSKM
 24. Unconstrained Paths
 25. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; driver_board                                        ;
; Device Family      ; MAX II                                              ;
; Device Name        ; EPM1270T144I5                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Slow Model                                          ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-20        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 67.76 MHz ; 67.76 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -13.759 ; -3535.121     ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.379 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.289 ; -2.289        ;
+-------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                                                         ;
+---------+---------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                             ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.759 ; fiber_tx:fiber_tx|send_moduleinfo[0]  ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 14.426     ;
; -13.530 ; fiber_tx:fiber_tx|send_volt[8]        ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 14.197     ;
; -13.000 ; fiber_tx:fiber_tx|send_moduleinfo[1]  ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.667     ;
; -12.966 ; fiber_tx:fiber_tx|send_moduleinfo[8]  ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.633     ;
; -12.915 ; fiber_tx:fiber_tx|send_volt[0]        ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.582     ;
; -12.822 ; fiber_tx:fiber_tx|send_moduleinfo[9]  ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.489     ;
; -12.811 ; fiber_tx:fiber_tx|send_volt[9]        ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.478     ;
; -12.800 ; fiber_tx:fiber_tx|send_moduleinfo[2]  ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.467     ;
; -12.784 ; fiber_tx:fiber_tx|send_moduleinfo[4]  ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.451     ;
; -12.664 ; fiber_tx:fiber_tx|send_volt[4]        ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.331     ;
; -12.613 ; fiber_tx:fiber_tx|send_volt[10]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.280     ;
; -12.603 ; fiber_tx:fiber_tx|send_moduleinfo[5]  ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 13.270     ;
; -12.214 ; fiber_tx:fiber_tx|send_moduleinfo[6]  ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.881     ;
; -12.130 ; fiber_tx:fiber_tx|send_volt[7]        ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.797     ;
; -12.108 ; fiber_tx:fiber_tx|send_moduleinfo[7]  ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.775     ;
; -12.089 ; fiber_tx:fiber_tx|send_volt[11]       ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.756     ;
; -12.054 ; fiber_tx:fiber_tx|send_volt[2]        ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.721     ;
; -12.033 ; fiber_tx:fiber_tx|send_volt[1]        ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.700     ;
; -11.891 ; fiber_tx:fiber_tx|send_volt[3]        ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.558     ;
; -11.844 ; fiber_tx:fiber_tx|send_volt[5]        ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.511     ;
; -11.831 ; fiber_tx:fiber_tx|send_volt[6]        ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.498     ;
; -11.517 ; fiber_tx:fiber_tx|send_moduleinfo[12] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.184     ;
; -11.440 ; fiber_tx:fiber_tx|send_moduleinfo[3]  ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.107     ;
; -11.088 ; fiber_tx:fiber_tx|send_nums[4]        ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.755     ;
; -10.807 ; err_detect:err_detect|ByperrDelay[11] ; err_detect:err_detect|ByperrDelay[0]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 11.474     ;
; -10.807 ; err_detect:err_detect|ByperrDelay[11] ; err_detect:err_detect|ByperrDelay[1]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 11.474     ;
; -10.723 ; fiber_tx:fiber_tx|send_moduleinfo[13] ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.390     ;
; -10.696 ; work_led:work_led|time_1us_syn[0]     ; err_detect:err_detect|ByperrDelay[0]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 11.363     ;
; -10.696 ; work_led:work_led|time_1us_syn[0]     ; err_detect:err_detect|ByperrDelay[1]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 11.363     ;
; -10.464 ; fiber_tx:fiber_tx|send_nums[0]        ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.131     ;
; -10.444 ; err_detect:err_detect|ByperrDelay[10] ; err_detect:err_detect|ByperrDelay[0]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 11.111     ;
; -10.444 ; err_detect:err_detect|ByperrDelay[10] ; err_detect:err_detect|ByperrDelay[1]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 11.111     ;
; -10.295 ; fiber_tx:fiber_tx|send_nums[3]        ; fiber_tx:fiber_tx|COMM_T_reg                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 10.962     ;
; -10.169 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|RUCnt[8]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.836     ;
; -10.169 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|RUCnt[7]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.836     ;
; -10.169 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|RUCnt[5]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.836     ;
; -10.169 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|RUCnt[6]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.836     ;
; -10.169 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|RUCnt[3]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.836     ;
; -10.169 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|RUCnt[4]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.836     ;
; -10.169 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|RUCnt[2]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.836     ;
; -10.169 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|RUCnt[1]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.836     ;
; -10.169 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|RUCnt[0]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.836     ;
; -10.150 ; work_led:work_led|time_1us_syn[1]     ; err_detect:err_detect|ByperrDelay[0]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.817     ;
; -10.150 ; work_led:work_led|time_1us_syn[1]     ; err_detect:err_detect|ByperrDelay[1]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.817     ;
; -10.137 ; err_detect:err_detect|ByperrDelay[11] ; err_detect:err_detect|ByperrDelay[2]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.804     ;
; -10.137 ; err_detect:err_detect|ByperrDelay[11] ; err_detect:err_detect|ByperrDelay[3]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.804     ;
; -10.137 ; err_detect:err_detect|ByperrDelay[11] ; err_detect:err_detect|ByperrDelay[4]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.804     ;
; -10.137 ; err_detect:err_detect|ByperrDelay[11] ; err_detect:err_detect|ByperrDelay[5]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.804     ;
; -10.137 ; err_detect:err_detect|ByperrDelay[11] ; err_detect:err_detect|ByperrDelay[6]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.804     ;
; -10.137 ; err_detect:err_detect|ByperrDelay[11] ; err_detect:err_detect|ByperrDelay[7]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.804     ;
; -10.071 ; err_detect:err_detect|ByperrDelay[1]  ; err_detect:err_detect|ByperrDelay[0]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.738     ;
; -10.071 ; err_detect:err_detect|ByperrDelay[1]  ; err_detect:err_detect|ByperrDelay[1]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.738     ;
; -10.065 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|LUCnt[8]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.732     ;
; -10.065 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|LUCnt[7]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.732     ;
; -10.065 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|LUCnt[5]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.732     ;
; -10.065 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|LUCnt[6]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.732     ;
; -10.065 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|LUCnt[3]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.732     ;
; -10.065 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|LUCnt[4]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.732     ;
; -10.065 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|LUCnt[2]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.732     ;
; -10.065 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|LUCnt[1]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.732     ;
; -10.065 ; fiber_rx:fiber_rx|start_stop          ; pwm_out:pwm_out|LUCnt[0]                                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.732     ;
; -10.057 ; ads7822:ads7822|numer_cnt[0]          ; ads7822:ads7822|ad_syn[1]                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 10.724     ;
; -10.057 ; ads7822:ads7822|numer_cnt[0]          ; ads7822:ads7822|ad_syn[2]                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 10.724     ;
; -10.057 ; ads7822:ads7822|numer_cnt[0]          ; ads7822:ads7822|ad_syn[3]                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 10.724     ;
; -10.057 ; ads7822:ads7822|numer_cnt[0]          ; ads7822:ads7822|ad_syn[4]                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 10.724     ;
; -10.057 ; ads7822:ads7822|numer_cnt[0]          ; ads7822:ads7822|ad_syn[5]                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 10.724     ;
; -10.057 ; ads7822:ads7822|numer_cnt[0]          ; ads7822:ads7822|ad_syn[6]                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 10.724     ;
; -10.026 ; work_led:work_led|time_1us_syn[0]     ; err_detect:err_detect|ByperrDelay[2]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.693     ;
; -10.026 ; work_led:work_led|time_1us_syn[0]     ; err_detect:err_detect|ByperrDelay[3]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.693     ;
; -10.026 ; work_led:work_led|time_1us_syn[0]     ; err_detect:err_detect|ByperrDelay[4]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.693     ;
; -10.026 ; work_led:work_led|time_1us_syn[0]     ; err_detect:err_detect|ByperrDelay[5]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.693     ;
; -10.026 ; work_led:work_led|time_1us_syn[0]     ; err_detect:err_detect|ByperrDelay[6]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.693     ;
; -10.026 ; work_led:work_led|time_1us_syn[0]     ; err_detect:err_detect|ByperrDelay[7]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 10.693     ;
; -10.014 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_high_detect:bypok_filt|cnt_delay[5]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.681     ;
; -10.014 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_high_detect:bypok_filt|cnt_delay[6]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.681     ;
; -10.014 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_high_detect:bypok_filt|cnt_delay[3]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.681     ;
; -10.014 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_high_detect:bypok_filt|cnt_delay[4]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.681     ;
; -10.014 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_high_detect:bypok_filt|cnt_delay[0]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.681     ;
; -10.014 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_high_detect:bypok_filt|cnt_delay[1]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.681     ;
; -10.014 ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_high_detect:bypok_filt|cnt_delay[2]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.681     ;
; -9.884  ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_high_detect:bypok_filt|cnt_delay[5]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.551     ;
; -9.884  ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_high_detect:bypok_filt|cnt_delay[6]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.551     ;
; -9.884  ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_high_detect:bypok_filt|cnt_delay[3]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.551     ;
; -9.884  ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_high_detect:bypok_filt|cnt_delay[4]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.551     ;
; -9.884  ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_high_detect:bypok_filt|cnt_delay[0]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.551     ;
; -9.884  ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_high_detect:bypok_filt|cnt_delay[1]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.551     ;
; -9.884  ; fiber_rx:fiber_rx|cnt_reset_err[1]    ; err_high_detect:bypok_filt|cnt_delay[2]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.551     ;
; -9.870  ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_high_detect:bypok_filt|cnt_delay[13]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.537     ;
; -9.870  ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_high_detect:bypok_filt|cnt_delay[9]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.537     ;
; -9.870  ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_high_detect:bypok_filt|cnt_delay[7]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.537     ;
; -9.870  ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_high_detect:bypok_filt|cnt_delay[8]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 10.537     ;
; -9.870  ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_high_detect:bypok_filt|cnt_delay[10]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.537     ;
; -9.870  ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_high_detect:bypok_filt|cnt_delay[11]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.537     ;
; -9.870  ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_high_detect:bypok_filt|cnt_delay[12]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 10.537     ;
; -9.817  ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.484     ;
; -9.817  ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.484     ;
; -9.817  ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.484     ;
; -9.817  ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.484     ;
; -9.817  ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.484     ;
; -9.817  ; fiber_rx:fiber_rx|cnt_reset_err[2]    ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.484     ;
+---------+---------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.379 ; ads7822:ads7822|sample_data[6]                                   ; volt_calc:volt_calc|real_volt[6]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.600      ;
; 1.393 ; fiber_rx:fiber_rx|rx_data_syn[4]                                 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.614      ;
; 1.396 ; ads7822:ads7822|sample_data[4]                                   ; volt_calc:volt_calc|real_volt[4]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.617      ;
; 1.396 ; ads7822:ads7822|ad_syn[5]                                        ; ads7822:ads7822|sample_data[5]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.617      ;
; 1.397 ; volt_calc:volt_calc|udc_volt[3]                                  ; fiber_tx:fiber_tx|send_volt[3]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.618      ;
; 1.397 ; ads7822:ads7822|ad_syn[3]                                        ; ads7822:ads7822|sample_data[3]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.618      ;
; 1.401 ; volt_calc:volt_calc|real_volt[10]                                ; volt_calc:volt_calc|udc_volt[10]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.622      ;
; 1.402 ; volt_calc:volt_calc|udc_volt[2]                                  ; fiber_tx:fiber_tx|send_volt[2]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.623      ;
; 1.402 ; ads7822:ads7822|ad_syn[11]                                       ; ads7822:ads7822|sample_data[11]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.623      ;
; 1.410 ; ads7822:ads7822|ad_syn[8]                                        ; ads7822:ads7822|sample_data[8]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.631      ;
; 1.412 ; volt_calc:volt_calc|real_volt[9]                                 ; volt_calc:volt_calc|udc_volt[9]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.633      ;
; 1.416 ; fiber_rx:fiber_rx|rx_data_syn[2]                                 ; fiber_rx:fiber_rx|rx_data_syn[3]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.637      ;
; 1.416 ; ads7822:ads7822|ad_syn[10]                                       ; ads7822:ads7822|sample_data[10]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.637      ;
; 1.416 ; ads7822:ads7822|ad_syn[9]                                        ; ads7822:ads7822|sample_data[9]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.637      ;
; 1.420 ; fiber_rx:fiber_rx|rx_data_syn[2]                                 ; fiber_rx:fiber_rx|verify_rx:verify_rx|rx_data[1]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.641      ;
; 1.425 ; volt_calc:volt_calc|real_volt[8]                                 ; volt_calc:volt_calc|udc_volt[8]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.646      ;
; 1.658 ; pwm_out:pwm_out|RUCnt[8]                                         ; pwm_out:pwm_out|RUCnt[8]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.879      ;
; 1.658 ; pwm_out:pwm_out|LDCnt[8]                                         ; pwm_out:pwm_out|LDCnt[8]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.879      ;
; 1.659 ; ads7822:ads7822|numer_cnt[0]                                     ; ads7822:ads7822|numer_cnt[0]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.659 ; ads7822:ads7822|sample_data[0]                                   ; volt_calc:volt_calc|real_volt[0]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.659 ; fiber_rx:fiber_rx|receive_code_cnt[4]                            ; fiber_rx:fiber_rx|receive_code_cnt[4]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.659 ; err_detect:err_detect|Cnt_1ms[9]                                 ; err_detect:err_detect|Cnt_1ms[9]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.660 ; fiber_rx:fiber_rx|rx_data_syn[0]                                 ; fiber_rx:fiber_rx|rx_data_syn[1]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.881      ;
; 1.661 ; fiber_tx:fiber_tx|send_nums[5]                                   ; fiber_tx:fiber_tx|send_nums[5]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.661 ; fiber_rx:fiber_rx|HighCnt[5]                                     ; fiber_rx:fiber_rx|HighCnt[5]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.666 ; ads7822:ads7822|ad_syn[7]                                        ; ads7822:ads7822|sample_data[7]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.887      ;
; 1.666 ; div_1us:div_1us|cnt_time1ms[2]                                   ; div_1us:div_1us|cnt_time1ms[2]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.887      ;
; 1.667 ; ads7822:ads7822|ad_syn[2]                                        ; ads7822:ads7822|sample_data[2]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.888      ;
; 1.670 ; pwm_out:pwm_out|RDCnt[8]                                         ; pwm_out:pwm_out|RDCnt[8]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.670 ; pwm_out:pwm_out|LUCnt[8]                                         ; pwm_out:pwm_out|LUCnt[8]                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.670 ; fiber_rx:fiber_rx|rx_data_syn[1]                                 ; fiber_rx:fiber_rx|rx_data_syn[2]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.671 ; ads7822:ads7822|ad_syn[1]                                        ; ads7822:ads7822|sample_data[1]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.892      ;
; 1.675 ; work_led:work_led|cnt_1ms[9]                                     ; work_led:work_led|cnt_1ms[9]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.896      ;
; 1.676 ; fiber_rx:fiber_rx|fiber_delay_rx:fiber_delay_rx|delay_err_cnt[4] ; fiber_rx:fiber_rx|fiber_delay_rx:fiber_delay_rx|delay_err_cnt[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.897      ;
; 1.677 ; ads7822:ads7822|ad_trig_syn1                                     ; ads7822:ads7822|AD_Work                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.898      ;
; 1.677 ; work_led:work_led|cnt_1ms[8]                                     ; work_led:work_led|cnt_1ms[8]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.898      ;
; 1.679 ; div_1us:div_1us|cnt_time1ms[4]                                   ; div_1us:div_1us|cnt_time1ms[4]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.900      ;
; 1.680 ; volt_calc:volt_calc|real_volt[11]                                ; volt_calc:volt_calc|DCOV                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.680 ; div_1us:div_1us|cnt_time1ms[5]                                   ; div_1us:div_1us|cnt_time1ms[5]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.685 ; fiber_tx:fiber_tx|send_nums[4]                                   ; fiber_tx:fiber_tx|send_nums[4]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.906      ;
; 1.685 ; fiber_tx:fiber_tx|cnt_4m[3]                                      ; fiber_tx:fiber_tx|cnt_4m[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.906      ;
; 1.686 ; volt_calc:volt_calc|real_volt[11]                                ; volt_calc:volt_calc|DCUV                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.907      ;
; 1.687 ; volt_calc:volt_calc|real_volt[11]                                ; volt_calc:volt_calc|udc_volt[11]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.908      ;
; 1.696 ; fiber_tx:fiber_tx|cnt_4m[3]                                      ; fiber_tx:fiber_tx|cnt_4m[1]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.917      ;
; 1.702 ; work_led:work_led|cnt_1ms[0]                                     ; work_led:work_led|cnt_1ms[0]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.923      ;
; 1.748 ; ads7822:ads7822|sample_data[9]                                   ; volt_calc:volt_calc|real_volt[9]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.969      ;
; 1.748 ; fiber_rx:fiber_rx|divide_cnt[0]                                  ; fiber_rx:fiber_rx|divide_cnt[0]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.969      ;
; 1.764 ; ads7822:ads7822|sample_data[10]                                  ; volt_calc:volt_calc|real_volt[10]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.985      ;
; 1.768 ; ads7822:ads7822|sample_data[7]                                   ; volt_calc:volt_calc|real_volt[7]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.989      ;
; 1.769 ; ads7822:ads7822|sample_data[8]                                   ; volt_calc:volt_calc|real_volt[8]                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.990      ;
; 1.788 ; err_detect:err_detect|BypCon_syn[1]                              ; err_detect:err_detect|ByperrDelay[9]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.009      ;
; 1.794 ; err_detect:err_detect|BypCon_syn[1]                              ; err_detect:err_detect|ByperrDelay[14]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.015      ;
; 1.811 ; volt_calc:volt_calc|real_volt[7]                                 ; volt_calc:volt_calc|udc_volt[7]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.032      ;
; 1.908 ; ads7822:ads7822|ad_cs_reg                                        ; ads7822:ads7822|ad_cs_reg                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.911 ; ads7822:ads7822|ad_dout_syn                                      ; ads7822:ads7822|ad_syn[0]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.132      ;
; 1.916 ; fiber_rx:fiber_rx|receive_flag                                   ; fiber_rx:fiber_rx|receive_flag                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.137      ;
; 1.922 ; ads7822:ads7822|ad_syn[3]                                        ; ads7822:ads7822|ad_syn[4]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.143      ;
; 1.925 ; div_1us:div_1us|cnt_time1ms[0]                                   ; div_1us:div_1us|cnt_time1ms[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.926 ; fiber_tx:fiber_tx|send_nums[0]                                   ; fiber_tx:fiber_tx|send_nums[0]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.147      ;
; 1.926 ; work_led:work_led|cnt_1ms[5]                                     ; work_led:work_led|cnt_1ms[5]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.147      ;
; 1.927 ; ads7822:ads7822|ad_syn[5]                                        ; ads7822:ads7822|ad_syn[6]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.148      ;
; 1.929 ; ads7822:ads7822|ad_syn[8]                                        ; ads7822:ads7822|ad_syn[9]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.150      ;
; 1.930 ; pwm_out:pwm_out|LUCnt[7]                                         ; pwm_out:pwm_out|LUDIN                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.151      ;
; 1.936 ; work_led:work_led|cnt_1ms[6]                                     ; work_led:work_led|cnt_1ms[6]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.157      ;
; 1.938 ; work_led:work_led|cnt_1ms[1]                                     ; work_led:work_led|cnt_1ms[1]                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.159      ;
; 1.941 ; work_led:work_led|cnt_500ms[1]                                   ; work_led:work_led|cnt_500ms[1]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.162      ;
; 1.941 ; ads7822:ads7822|ad_syn[10]                                       ; ads7822:ads7822|ad_syn[11]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.162      ;
; 1.944 ; ads7822:ads7822|ad_syn[9]                                        ; ads7822:ads7822|ad_syn[10]                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.165      ;
; 1.945 ; work_led:work_led|cnt_500ms[4]                                   ; work_led:work_led|cnt_500ms[4]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.166      ;
; 1.945 ; work_led:work_led|cnt_500ms[2]                                   ; work_led:work_led|cnt_500ms[2]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.166      ;
; 1.946 ; div_1us:div_1us|cnt_time[2]                                      ; div_1us:div_1us|cnt_time[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.167      ;
; 1.950 ; volt_calc:volt_calc|real_volt[8]                                 ; volt_calc:volt_calc|DCUV                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.171      ;
; 1.951 ; div_1us:div_1us|cnt_time[2]                                      ; div_1us:div_1us|cnt_time[5]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.172      ;
; 1.954 ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[0]         ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.175      ;
; 1.955 ; fiber_rx:fiber_rx|divide_cnt[1]                                  ; fiber_rx:fiber_rx|divide_cnt[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.176      ;
; 1.956 ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[0]         ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.177      ;
; 1.958 ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[2]         ; fiber_rx:fiber_rx|verify_rx:verify_rx|verify_err_nums[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.179      ;
; 1.960 ; div_1us:div_1us|cnt_time1ms[9]                                   ; div_1us:div_1us|cnt_time1ms[9]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.181      ;
; 1.972 ; div_1us:div_1us|cnt_time1ms[9]                                   ; err_detect:err_detect|err_high_detect:hot2|time_1us_syn[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.193      ;
; 1.973 ; fiber_tx:fiber_tx|send_nums[2]                                   ; fiber_tx:fiber_tx|send_nums[2]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.194      ;
; 2.003 ; fiber_tx:fiber_tx|cnt_4m[0]                                      ; fiber_tx:fiber_tx|cnt_4m[0]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.224      ;
; 2.004 ; fiber_tx:fiber_tx|cnt_4m[0]                                      ; fiber_tx:fiber_tx|cnt_4m[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.225      ;
; 2.008 ; fiber_tx:fiber_tx|cnt_4m[1]                                      ; fiber_tx:fiber_tx|cnt_4m[2]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.229      ;
; 2.017 ; fiber_tx:fiber_tx|cnt_4m[0]                                      ; fiber_tx:fiber_tx|cnt_4m[1]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.238      ;
; 2.048 ; ads7822:ads7822|sample_data[11]                                  ; volt_calc:volt_calc|real_volt[11]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.269      ;
; 2.050 ; pwm_out:pwm_out|RUCnt[7]                                         ; pwm_out:pwm_out|RUDIN                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.271      ;
; 2.077 ; fiber_tx:fiber_tx|send_nums[1]                                   ; fiber_tx:fiber_tx|send_nums[1]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.298      ;
; 2.080 ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[13]     ; err_detect:err_detect|err_high_detect:udc_over|cnt_delay[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.301      ;
; 2.080 ; err_detect:err_detect|err_high_detect:udc_low|cnt_delay[13]      ; err_detect:err_detect|err_high_detect:udc_low|cnt_delay[13]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.301      ;
; 2.082 ; err_detect:err_detect|err_high_detect_unlock:hot1|cnt_delay[13]  ; err_detect:err_detect|err_high_detect_unlock:hot1|cnt_delay[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.303      ;
; 2.095 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[13]    ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[13]    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.316      ;
; 2.096 ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[13]     ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.317      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err4|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:err4|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err3|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:err3|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err2|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:err2|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:err1|cnt_delay[7]          ; err_detect:err_detect|err_high_detect:err1|cnt_delay[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[7]     ; err_detect:err_detect|err_high_detect:soft_over|cnt_delay[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[9]      ; err_detect:err_detect|err_high_detect:soft_low|cnt_delay[9]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_high_detect:bypok_filt|cnt_delay[13]                         ; err_high_detect:bypok_filt|cnt_delay[13]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; err_high_detect:bypok_filt|cnt_delay[7]                          ; err_high_detect:bypok_filt|cnt_delay[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.328      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk                             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|AD_Work         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|AD_Work         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_clk          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_clk          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_cs_reg       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_cs_reg       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_dout_syn     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_dout_syn     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[10]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[10]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[11]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[11]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[3]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[3]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[4]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[4]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[5]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[5]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[6]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[6]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[7]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[7]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[8]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[8]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_syn[9]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_syn[9]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn1    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|ad_trig_syn1    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|data_valid      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|data_valid      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[0]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[0]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[1]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[1]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[2]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[2]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[3]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[3]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[4]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[4]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|div_cnt[5]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|div_cnt[5]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[0]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[0]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[1]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[1]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[2]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[2]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[3]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[3]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[4]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[4]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[5]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|numer_cnt[5]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ads7822:ads7822|sample_data[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ads7822:ads7822|sample_data[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; div_1us:div_1us|cnt_time1ms[5]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADout     ; clk        ; 3.140 ; 3.140 ; Rise       ; clk             ;
; BypOk     ; clk        ; 9.163 ; 9.163 ; Rise       ; clk             ;
; COMM_R    ; clk        ; 3.346 ; 3.346 ; Rise       ; clk             ;
; DCOV      ; clk        ; 9.056 ; 9.056 ; Rise       ; clk             ;
; DCUV      ; clk        ; 9.398 ; 9.398 ; Rise       ; clk             ;
; ERR[*]    ; clk        ; 8.488 ; 8.488 ; Rise       ; clk             ;
;  ERR[0]   ; clk        ; 7.179 ; 7.179 ; Rise       ; clk             ;
;  ERR[1]   ; clk        ; 6.151 ; 6.151 ; Rise       ; clk             ;
;  ERR[2]   ; clk        ; 6.767 ; 6.767 ; Rise       ; clk             ;
;  ERR[3]   ; clk        ; 8.488 ; 8.488 ; Rise       ; clk             ;
; HOT_1     ; clk        ; 8.844 ; 8.844 ; Rise       ; clk             ;
; HOT_2     ; clk        ; 7.663 ; 7.663 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADout     ; clk        ; -2.586 ; -2.586 ; Rise       ; clk             ;
; BypOk     ; clk        ; -7.242 ; -7.242 ; Rise       ; clk             ;
; COMM_R    ; clk        ; -2.792 ; -2.792 ; Rise       ; clk             ;
; DCOV      ; clk        ; -6.548 ; -6.548 ; Rise       ; clk             ;
; DCUV      ; clk        ; -7.541 ; -7.541 ; Rise       ; clk             ;
; ERR[*]    ; clk        ; -4.371 ; -4.371 ; Rise       ; clk             ;
;  ERR[0]   ; clk        ; -5.811 ; -5.811 ; Rise       ; clk             ;
;  ERR[1]   ; clk        ; -4.371 ; -4.371 ; Rise       ; clk             ;
;  ERR[2]   ; clk        ; -5.349 ; -5.349 ; Rise       ; clk             ;
;  ERR[3]   ; clk        ; -7.064 ; -7.064 ; Rise       ; clk             ;
; HOT_1     ; clk        ; -5.883 ; -5.883 ; Rise       ; clk             ;
; HOT_2     ; clk        ; -5.970 ; -5.970 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADclk     ; clk        ; 9.717  ; 9.717  ; Rise       ; clk             ;
; ADcon     ; clk        ; 9.723  ; 9.723  ; Rise       ; clk             ;
; BypCon    ; clk        ; 15.042 ; 15.042 ; Rise       ; clk             ;
; COMM_T    ; clk        ; 11.045 ; 11.045 ; Rise       ; clk             ;
; LDDIN     ; clk        ; 9.583  ; 9.583  ; Rise       ; clk             ;
; LED1      ; clk        ; 15.583 ; 15.583 ; Rise       ; clk             ;
; LED3      ; clk        ; 9.728  ; 9.728  ; Rise       ; clk             ;
; LED5      ; clk        ; 9.171  ; 9.171  ; Rise       ; clk             ;
; LED7      ; clk        ; 9.820  ; 9.820  ; Rise       ; clk             ;
; LED8      ; clk        ; 11.079 ; 11.079 ; Rise       ; clk             ;
; LED9      ; clk        ; 9.335  ; 9.335  ; Rise       ; clk             ;
; LED10     ; clk        ; 9.370  ; 9.370  ; Rise       ; clk             ;
; LUDIN     ; clk        ; 9.976  ; 9.976  ; Rise       ; clk             ;
; RDDIN     ; clk        ; 9.129  ; 9.129  ; Rise       ; clk             ;
; RUDIN     ; clk        ; 8.462  ; 8.462  ; Rise       ; clk             ;
; test[*]   ; clk        ; 9.394  ; 9.394  ; Rise       ; clk             ;
;  test[0]  ; clk        ; 9.300  ; 9.300  ; Rise       ; clk             ;
;  test[1]  ; clk        ; 9.394  ; 9.394  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADclk     ; clk        ; 9.717  ; 9.717  ; Rise       ; clk             ;
; ADcon     ; clk        ; 9.723  ; 9.723  ; Rise       ; clk             ;
; BypCon    ; clk        ; 13.537 ; 13.537 ; Rise       ; clk             ;
; COMM_T    ; clk        ; 11.045 ; 11.045 ; Rise       ; clk             ;
; LDDIN     ; clk        ; 9.583  ; 9.583  ; Rise       ; clk             ;
; LED1      ; clk        ; 12.031 ; 12.031 ; Rise       ; clk             ;
; LED3      ; clk        ; 9.728  ; 9.728  ; Rise       ; clk             ;
; LED5      ; clk        ; 9.171  ; 9.171  ; Rise       ; clk             ;
; LED7      ; clk        ; 9.820  ; 9.820  ; Rise       ; clk             ;
; LED8      ; clk        ; 11.079 ; 11.079 ; Rise       ; clk             ;
; LED9      ; clk        ; 9.335  ; 9.335  ; Rise       ; clk             ;
; LED10     ; clk        ; 9.370  ; 9.370  ; Rise       ; clk             ;
; LUDIN     ; clk        ; 9.976  ; 9.976  ; Rise       ; clk             ;
; RDDIN     ; clk        ; 9.129  ; 9.129  ; Rise       ; clk             ;
; RUDIN     ; clk        ; 8.462  ; 8.462  ; Rise       ; clk             ;
; test[*]   ; clk        ; 9.300  ; 9.300  ; Rise       ; clk             ;
;  test[0]  ; clk        ; 9.300  ; 9.300  ; Rise       ; clk             ;
;  test[1]  ; clk        ; 9.394  ; 9.394  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DCOV       ; LED2        ; 10.328 ;    ;    ; 10.328 ;
; DCUV       ; LED4        ; 9.168  ;    ;    ; 9.168  ;
; HOT_2      ; LED6        ; 9.047  ;    ;    ; 9.047  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DCOV       ; LED2        ; 10.328 ;    ;    ; 10.328 ;
; DCUV       ; LED4        ; 9.168  ;    ;    ; 9.168  ;
; HOT_2      ; LED6        ; 9.047  ;    ;    ; 9.047  ;
+------------+-------------+--------+----+----+--------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 16490    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 16490    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 131   ; 131  ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 39    ; 39   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Thu Mar 28 15:02:01 2024
Info: Command: quartus_sta driver_board -c driver_board
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'driver_board.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.759
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.759           -3535.121 clk 
Info (332146): Worst-case hold slack is 1.379
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.379               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4604 megabytes
    Info: Processing ended: Thu Mar 28 15:02:02 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


