TimeQuest Timing Analyzer report for UART
Thu Dec 06 16:20:18 2018
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'inst2|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'inst2|altpll_component|pll|clk[0]'
 14. Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'inst2|altpll_component|pll|clk[0]'
 26. Fast Model Hold: 'inst2|altpll_component|pll|clk[0]'
 27. Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'
 28. Fast Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Multicorner Timing Analysis Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths
 43. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; UART                                                             ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C20F484C7                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ; < 0.1%      ;
;     4-6 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Thu Dec 06 16:20:16 2018 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                ;
+-----------------------------------+-----------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; Clock Name                        ; Type      ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                              ; Targets                               ;
+-----------------------------------+-----------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; clk                               ; Base      ; 5.000  ; 200.0 MHz ; 0.000 ; 2.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { inclk0 }                            ;
; inst2|altpll_component|pll|clk[0] ; Generated ; 5.000  ; 200.0 MHz ; 0.000 ; 2.500 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; clk    ; inst2|altpll_component|pll|inclk[0] ; { inst2|altpll_component|pll|clk[0] } ;
+-----------------------------------+-----------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+-----------+-----------------+-----------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                        ; Note ;
+-----------+-----------------+-----------------------------------+------+
; 197.9 MHz ; 197.9 MHz       ; inst2|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+-----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst2|altpll_component|pll|clk[0] ; -0.053 ; -0.057        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0] ; 1.389 ; 0.000         ;
; clk                               ; 2.369 ; 0.000         ;
+-----------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                   ;
+--------+----------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.053 ; registr_8bit:inst17|out[3] ; parser:inst12|state[0]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 5.090      ;
; -0.004 ; registr_4bit:inst18|out[2] ; control:inst13|state[0]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 5.042      ;
; -0.002 ; registr_8bit:inst17|out[1] ; parser:inst12|state[0]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 5.039      ;
; 0.047  ; registr_8bit:inst17|out[0] ; parser:inst12|state[0]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.990      ;
; 0.055  ; registr_4bit:inst18|out[0] ; control:inst13|state[1]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.982      ;
; 0.055  ; registr_4bit:inst18|out[0] ; control:inst13|state[2]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.982      ;
; 0.077  ; control:inst13|prev_key[1] ; control:inst13|state[0]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 4.961      ;
; 0.085  ; registr_8bit:inst17|out[0] ; parser:inst12|state[2]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 4.953      ;
; 0.101  ; registr_4bit:inst18|out[1] ; control:inst13|state[1]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.936      ;
; 0.101  ; registr_4bit:inst18|out[1] ; control:inst13|state[2]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.936      ;
; 0.140  ; registr_4bit:inst18|out[0] ; control:inst13|sec_l_reg[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 4.896      ;
; 0.140  ; registr_4bit:inst18|out[0] ; control:inst13|sec_l_reg[3]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 4.896      ;
; 0.140  ; registr_4bit:inst18|out[0] ; control:inst13|sec_l_reg[1]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 4.896      ;
; 0.144  ; registr_8bit:inst17|out[1] ; parser:inst12|state[2]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 4.894      ;
; 0.145  ; control:inst13|prev_key[1] ; control:inst13|state[1]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.892      ;
; 0.145  ; control:inst13|prev_key[1] ; control:inst13|state[2]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.892      ;
; 0.147  ; registr_8bit:inst17|out[3] ; parser:inst12|state[2]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 4.891      ;
; 0.153  ; registr_4bit:inst18|out[0] ; control:inst13|state[0]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 4.885      ;
; 0.172  ; registr_8bit:inst17|out[5] ; parser:inst12|state[0]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.865      ;
; 0.186  ; registr_4bit:inst18|out[1] ; control:inst13|sec_l_reg[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 4.850      ;
; 0.186  ; registr_4bit:inst18|out[1] ; control:inst13|sec_l_reg[3]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 4.850      ;
; 0.186  ; registr_4bit:inst18|out[1] ; control:inst13|sec_l_reg[1]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 4.850      ;
; 0.198  ; registr_8bit:inst17|out[4] ; parser:inst12|state[0]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.839      ;
; 0.231  ; registr_8bit:inst17|out[0] ; parser:inst12|state[1]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 4.807      ;
; 0.232  ; registr_8bit:inst17|out[3] ; parser:inst12|state[1]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 4.806      ;
; 0.236  ; registr_8bit:inst17|out[4] ; parser:inst12|state[2]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 4.802      ;
; 0.237  ; registr_4bit:inst18|out[0] ; control:inst13|min_l_reg[3]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 4.797      ;
; 0.237  ; registr_4bit:inst18|out[0] ; control:inst13|min_l_reg[1]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 4.797      ;
; 0.237  ; registr_4bit:inst18|out[0] ; control:inst13|min_l_reg[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 4.797      ;
; 0.283  ; registr_8bit:inst17|out[1] ; parser:inst12|state[1]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 4.755      ;
; 0.283  ; registr_4bit:inst18|out[1] ; control:inst13|min_l_reg[3]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 4.751      ;
; 0.283  ; registr_4bit:inst18|out[1] ; control:inst13|min_l_reg[1]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 4.751      ;
; 0.283  ; registr_4bit:inst18|out[1] ; control:inst13|min_l_reg[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 4.751      ;
; 0.297  ; registr_4bit:inst18|out[2] ; control:inst13|state[1]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.740      ;
; 0.297  ; registr_4bit:inst18|out[2] ; control:inst13|state[2]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.740      ;
; 0.309  ; registr_4bit:inst18|out[1] ; control:inst13|state[0]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 4.729      ;
; 0.321  ; registr_8bit:inst17|out[6] ; parser:inst12|state[0]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.716      ;
; 0.322  ; registr_8bit:inst17|out[7] ; parser:inst12|state[0]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.715      ;
; 0.324  ; mil_sec:inst|out[7]        ; sec:inst1|out[3]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 4.723      ;
; 0.324  ; mil_sec:inst|out[7]        ; sec:inst1|out[4]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 4.723      ;
; 0.324  ; mil_sec:inst|out[7]        ; sec:inst1|out[1]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 4.723      ;
; 0.324  ; mil_sec:inst|out[7]        ; sec:inst1|out[5]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 4.723      ;
; 0.324  ; mil_sec:inst|out[7]        ; sec:inst1|out[0]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 4.723      ;
; 0.324  ; mil_sec:inst|out[7]        ; sec:inst1|out[2]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 4.723      ;
; 0.324  ; registr_8bit:inst17|out[5] ; parser:inst12|state[2]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 4.714      ;
; 0.353  ; mil_sec:inst|count_clk[6]  ; mil_sec:inst|out[0]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.680      ;
; 0.353  ; mil_sec:inst|count_clk[6]  ; mil_sec:inst|out[1]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.680      ;
; 0.353  ; mil_sec:inst|count_clk[6]  ; mil_sec:inst|out[2]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.680      ;
; 0.353  ; mil_sec:inst|count_clk[6]  ; mil_sec:inst|out[3]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.680      ;
; 0.353  ; mil_sec:inst|count_clk[6]  ; mil_sec:inst|out[4]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.680      ;
; 0.353  ; mil_sec:inst|count_clk[6]  ; mil_sec:inst|out[5]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.680      ;
; 0.353  ; mil_sec:inst|count_clk[6]  ; mil_sec:inst|out[7]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.680      ;
; 0.353  ; mil_sec:inst|count_clk[6]  ; mil_sec:inst|out[8]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.680      ;
; 0.353  ; mil_sec:inst|count_clk[6]  ; mil_sec:inst|out[9]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.680      ;
; 0.353  ; mil_sec:inst|count_clk[6]  ; mil_sec:inst|out[6]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.680      ;
; 0.373  ; mil_sec:inst|out[4]        ; sec:inst1|out[3]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 4.674      ;
; 0.373  ; mil_sec:inst|out[4]        ; sec:inst1|out[4]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 4.674      ;
; 0.373  ; mil_sec:inst|out[4]        ; sec:inst1|out[1]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 4.674      ;
; 0.373  ; mil_sec:inst|out[4]        ; sec:inst1|out[5]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 4.674      ;
; 0.373  ; mil_sec:inst|out[4]        ; sec:inst1|out[0]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 4.674      ;
; 0.373  ; mil_sec:inst|out[4]        ; sec:inst1|out[2]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.009      ; 4.674      ;
; 0.382  ; registr_4bit:inst18|out[2] ; control:inst13|sec_l_reg[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 4.654      ;
; 0.382  ; registr_4bit:inst18|out[2] ; control:inst13|sec_l_reg[3]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 4.654      ;
; 0.382  ; registr_4bit:inst18|out[2] ; control:inst13|sec_l_reg[1]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 4.654      ;
; 0.382  ; registr_8bit:inst17|out[4] ; parser:inst12|state[1]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 4.656      ;
; 0.395  ; registr_8bit:inst17|out[6] ; parser:inst12|state[2]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 4.643      ;
; 0.397  ; mil_sec:inst|count_clk[7]  ; mil_sec:inst|out[0]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.636      ;
; 0.397  ; mil_sec:inst|count_clk[7]  ; mil_sec:inst|out[1]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.636      ;
; 0.397  ; mil_sec:inst|count_clk[7]  ; mil_sec:inst|out[2]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.636      ;
; 0.397  ; mil_sec:inst|count_clk[7]  ; mil_sec:inst|out[3]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.636      ;
; 0.397  ; mil_sec:inst|count_clk[7]  ; mil_sec:inst|out[4]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.636      ;
; 0.397  ; mil_sec:inst|count_clk[7]  ; mil_sec:inst|out[5]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.636      ;
; 0.397  ; mil_sec:inst|count_clk[7]  ; mil_sec:inst|out[7]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.636      ;
; 0.397  ; mil_sec:inst|count_clk[7]  ; mil_sec:inst|out[8]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.636      ;
; 0.397  ; mil_sec:inst|count_clk[7]  ; mil_sec:inst|out[9]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.636      ;
; 0.397  ; mil_sec:inst|count_clk[7]  ; mil_sec:inst|out[6]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.636      ;
; 0.398  ; mil_sec:inst|count_clk[12] ; mil_sec:inst|out[0]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.635      ;
; 0.398  ; mil_sec:inst|count_clk[12] ; mil_sec:inst|out[1]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.635      ;
; 0.398  ; mil_sec:inst|count_clk[12] ; mil_sec:inst|out[2]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.635      ;
; 0.398  ; mil_sec:inst|count_clk[12] ; mil_sec:inst|out[3]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.635      ;
; 0.398  ; mil_sec:inst|count_clk[12] ; mil_sec:inst|out[4]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.635      ;
; 0.398  ; mil_sec:inst|count_clk[12] ; mil_sec:inst|out[5]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.635      ;
; 0.398  ; mil_sec:inst|count_clk[12] ; mil_sec:inst|out[7]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.635      ;
; 0.398  ; mil_sec:inst|count_clk[12] ; mil_sec:inst|out[8]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.635      ;
; 0.398  ; mil_sec:inst|count_clk[12] ; mil_sec:inst|out[9]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.635      ;
; 0.398  ; mil_sec:inst|count_clk[12] ; mil_sec:inst|out[6]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.635      ;
; 0.439  ; registr_4bit:inst18|out[3] ; control:inst13|state[1]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.598      ;
; 0.439  ; registr_4bit:inst18|out[3] ; control:inst13|state[2]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.598      ;
; 0.441  ; mil_sec:inst|count_clk[13] ; mil_sec:inst|out[0]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.592      ;
; 0.441  ; mil_sec:inst|count_clk[13] ; mil_sec:inst|out[1]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.592      ;
; 0.441  ; mil_sec:inst|count_clk[13] ; mil_sec:inst|out[2]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.592      ;
; 0.441  ; mil_sec:inst|count_clk[13] ; mil_sec:inst|out[3]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.592      ;
; 0.441  ; mil_sec:inst|count_clk[13] ; mil_sec:inst|out[4]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.592      ;
; 0.441  ; mil_sec:inst|count_clk[13] ; mil_sec:inst|out[5]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.592      ;
; 0.441  ; mil_sec:inst|count_clk[13] ; mil_sec:inst|out[7]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.592      ;
; 0.441  ; mil_sec:inst|count_clk[13] ; mil_sec:inst|out[8]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.592      ;
; 0.441  ; mil_sec:inst|count_clk[13] ; mil_sec:inst|out[9]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.592      ;
; 0.441  ; mil_sec:inst|count_clk[13] ; mil_sec:inst|out[6]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.005     ; 4.592      ;
; 0.445  ; split_freq:inst3|count[0]  ; split_freq:inst3|state.NEXT_BITS ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.592      ;
; 0.446  ; split_freq:inst3|count[0]  ; split_freq:inst3|state.FIRST_BIT ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 4.591      ;
+--------+----------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                               ;
+-------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.445 ; split_freq:inst3|out[0]             ; split_freq:inst3|out[0]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; split_freq:inst3|out[1]             ; split_freq:inst3|out[1]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; split_freq:inst3|prev_data[0]       ; split_freq:inst3|prev_data[0]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; split_freq:inst3|state.FIRST_BIT    ; split_freq:inst3|state.FIRST_BIT    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; split_freq:inst3|state.COUNT_ENABLE ; split_freq:inst3|state.COUNT_ENABLE ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; split_freq:inst3|state.NEXT_BITS    ; split_freq:inst3|state.NEXT_BITS    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; split_freq:inst3|count_en[0]        ; split_freq:inst3|count_en[0]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; split_freq:inst3|out[2]             ; split_freq:inst3|out[2]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keeper:inst10|data[2]               ; keeper:inst10|data[2]               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keeper:inst10|data[6]               ; keeper:inst10|data[6]               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keeper:inst10|data[4]               ; keeper:inst10|data[4]               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keeper:inst10|data[7]               ; keeper:inst10|data[7]               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keeper:inst10|data[5]               ; keeper:inst10|data[5]               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keeper:inst10|data[3]               ; keeper:inst10|data[3]               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keeper:inst10|data[1]               ; keeper:inst10|data[1]               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; keeper:inst10|data[0]               ; keeper:inst10|data[0]               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; parser:inst12|state[2]              ; parser:inst12|state[2]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; parser:inst12|state[1]              ; parser:inst12|state[1]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; parser:inst12|reconfig_en           ; parser:inst12|reconfig_en           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; parser:inst12|out[1]                ; parser:inst12|out[1]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; parser:inst12|out[0]                ; parser:inst12|out[0]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; control:inst13|count[0]             ; control:inst13|count[0]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; control:inst13|count[1]             ; control:inst13|count[1]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; control:inst13|count[2]             ; control:inst13|count[2]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; control:inst13|state[0]             ; control:inst13|state[0]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; num_split:inst4|m[0]                ; num_split:inst4|m[0]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; control:inst13|sec_m_reg[1]         ; control:inst13|sec_m_reg[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; num_split:inst4|m[3]                ; num_split:inst4|m[3]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; num_split:inst4|l[0]                ; num_split:inst4|l[0]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; control:inst13|sec_l_reg[1]         ; control:inst13|sec_l_reg[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; control:inst13|min_l_reg[1]         ; control:inst13|min_l_reg[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; num_split_m:inst11|l[0]             ; num_split_m:inst11|l[0]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; num_split_m:inst11|m[0]             ; num_split_m:inst11|m[0]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; control:inst13|min_m_reg[1]         ; control:inst13|min_m_reg[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; num_split_m:inst11|m[3]             ; num_split_m:inst11|m[3]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; split_freq:inst3|count[12]          ; split_freq:inst3|count[12]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.637 ; control:inst13|out_sec_m[3]         ; out_m:inst8|out[0]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.923      ;
; 0.648 ; sec:inst1|out[0]                    ; num_split:inst4|temp_data[0]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.934      ;
; 0.652 ; num_split_m:inst11|l[3]             ; num_split_m:inst11|prev_l[3]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.938      ;
; 0.653 ; control:inst13|sec_l_reg[3]         ; control:inst13|out_sec_l[3]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.939      ;
; 0.658 ; control:inst13|min_l_reg[2]         ; control:inst13|out_min_l[2]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.944      ;
; 0.663 ; control:inst13|sec_l_reg[2]         ; control:inst13|out_sec_l[2]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.949      ;
; 0.667 ; num_split_m:inst11|l[1]             ; num_split_m:inst11|prev_l[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.953      ;
; 0.766 ; keeper:inst10|data[1]               ; keeper:inst10|out[1]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.052      ;
; 0.804 ; control:inst13|min_l_reg[3]         ; control:inst13|out_min_l[3]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.090      ;
; 0.806 ; registr_4bit:inst18|out[1]          ; control:inst13|prev_key[1]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.092      ;
; 0.808 ; control:inst13|count[0]             ; control:inst13|count[2]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.095      ;
; 0.810 ; registr_4bit:inst18|out[2]          ; control:inst13|prev_key[2]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.096      ;
; 0.821 ; control:inst13|out_min_l[0]         ; out_l:inst7|out[6]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.821 ; control:inst13|out_min_l[0]         ; out_l:inst7|out[1]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.823 ; control:inst13|out_min_l[0]         ; out_l:inst7|out[5]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.109      ;
; 0.823 ; num_split_m:inst11|l[0]             ; num_split_m:inst11|prev_l[0]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.109      ;
; 0.829 ; control:inst13|out_min_l[0]         ; out_l:inst7|out[3]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.115      ;
; 0.830 ; control:inst13|out_min_l[0]         ; out_l:inst7|out[4]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.116      ;
; 0.830 ; control:inst13|out_min_l[0]         ; out_l:inst7|out[2]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.116      ;
; 0.832 ; sec:inst1|out[4]                    ; num_split:inst4|temp_data[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.118      ;
; 0.862 ; control:inst13|out_min_l[2]         ; num_split_m:inst11|l[2]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.147      ;
; 0.863 ; control:inst13|out_min_l[0]         ; num_split_m:inst11|l[0]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.150      ;
; 0.866 ; keeper:inst10|data[3]               ; keeper:inst10|out[3]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.153      ;
; 0.868 ; control:inst13|min_m_reg[3]         ; control:inst13|out_min_m[3]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.155      ;
; 0.871 ; mil_sec:inst|out[0]                 ; sec:inst1|prev_mil_sec[0]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.157      ;
; 0.873 ; sec:inst1|out[2]                    ; num_split:inst4|temp_data[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.159      ;
; 0.876 ; num_split:inst4|m[1]                ; num_split_m:inst11|prev_sec_m[1]    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.161      ;
; 0.884 ; mil_sec:inst|out[6]                 ; sec:inst1|prev_mil_sec[6]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.170      ;
; 0.885 ; mil_sec:inst|out[8]                 ; sec:inst1|prev_mil_sec[8]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.171      ;
; 0.897 ; control:inst13|out_sec_m[0]         ; out_m:inst8|out[4]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.184      ;
; 0.897 ; control:inst13|out_sec_m[0]         ; out_m:inst8|out[2]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.184      ;
; 0.897 ; control:inst13|out_sec_m[0]         ; out_m:inst8|out[1]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.184      ;
; 0.901 ; control:inst13|out_sec_m[0]         ; out_m:inst8|out[5]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.188      ;
; 0.925 ; control:inst13|out_sec_l[0]         ; out_l:inst6|out[4]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.211      ;
; 0.950 ; keeper:inst10|data[7]               ; keeper:inst10|out[7]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.237      ;
; 0.951 ; split_freq:inst3|out[1]             ; split_freq:inst3|out[2]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.237      ;
; 0.968 ; mil_sec:inst|count_clk[11]          ; mil_sec:inst|count_clk[11]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; mil_sec:inst|out[4]                 ; sec:inst1|prev_mil_sec[4]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.969 ; keeper:inst10|data[4]               ; keeper:inst10|out[4]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.971 ; split_freq:inst3|count[7]           ; split_freq:inst3|count[7]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; keeper:inst10|data[0]               ; keeper:inst10|out[0]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; mil_sec:inst|count_clk[0]           ; mil_sec:inst|count_clk[0]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.976 ; split_freq:inst3|count[9]           ; split_freq:inst3|count[9]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.978 ; control:inst13|out_sec_m[2]         ; out_m:inst8|out[0]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.264      ;
; 0.980 ; split_freq:inst3|count[11]          ; split_freq:inst3|count[11]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; mil_sec:inst|out[8]                 ; mil_sec:inst|out[8]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; num_split:inst4|m[3]                ; num_split_m:inst11|prev_sec_m[3]    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.266      ;
; 0.983 ; mil_sec:inst|out[6]                 ; mil_sec:inst|out[6]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.269      ;
; 0.988 ; mil_sec:inst|out[1]                 ; mil_sec:inst|out[1]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.274      ;
; 0.988 ; mil_sec:inst|out[4]                 ; mil_sec:inst|out[4]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.274      ;
; 0.989 ; split_freq:inst3|count[2]           ; split_freq:inst3|count[2]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.275      ;
; 0.989 ; split_freq:inst3|count[5]           ; split_freq:inst3|count[5]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.275      ;
; 0.993 ; num_split_m:inst11|m[1]             ; control:inst13|min_m_reg[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.280      ;
; 0.995 ; parser:inst12|out[2]                ; registr_4bit:inst18|out[2]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.290      ;
; 1.003 ; num_split:inst4|m[2]                ; control:inst13|sec_m_reg[2]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.290      ;
; 1.007 ; num_split_m:inst11|l[1]             ; control:inst13|min_l_reg[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.294      ;
; 1.009 ; control:inst13|min_m_reg[1]         ; control:inst13|out_min_m[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.296      ;
; 1.009 ; split_freq:inst3|out[0]             ; split_freq:inst3|out[1]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.295      ;
; 1.011 ; mil_sec:inst|count_clk[8]           ; mil_sec:inst|count_clk[8]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; mil_sec:inst|count_clk[10]          ; mil_sec:inst|count_clk[10]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; sec:inst1|out[5]                    ; num_split:inst4|temp_data[5]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; num_split_m:inst11|l[1]             ; control:inst13|out_min_l[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.298      ;
; 1.011 ; split_freq:inst3|out[0]             ; split_freq:inst3|out[2]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.013 ; mil_sec:inst|out[1]                 ; sec:inst1|prev_mil_sec[1]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.299      ;
+-------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'                                                                         ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------+
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|count[0]         ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|count[0]         ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|count[1]         ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|count[1]         ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|count[2]         ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|count[2]         ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_l_reg[0]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_l_reg[0]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_l_reg[1]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_l_reg[1]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_l_reg[2]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_l_reg[2]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_l_reg[3]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_l_reg[3]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_m_reg[0]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_m_reg[0]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_m_reg[1]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_m_reg[1]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_m_reg[2]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_m_reg[2]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_m_reg[3]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_m_reg[3]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_l[0]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_l[0]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_l[1]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_l[1]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_l[2]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_l[2]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_l[3]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_l[3]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_m[0]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_m[0]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_m[1]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_m[1]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_m[2]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_m[2]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_m[3]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_m[3]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_l[0]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_l[0]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_l[1]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_l[1]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_l[2]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_l[2]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_l[3]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_l[3]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_m[0]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_m[0]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_m[1]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_m[1]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_m[2]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_m[2]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_m[3]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_m[3]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_key[0]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_key[0]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_key[1]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_key[1]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_key[2]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_key[2]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_key[3]      ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_key[3]      ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_reconfig_en ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_reconfig_en ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_l_reg[0]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_l_reg[0]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_l_reg[1]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_l_reg[1]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_l_reg[2]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_l_reg[2]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_l_reg[3]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_l_reg[3]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_m_reg[0]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_m_reg[0]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_m_reg[1]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_m_reg[1]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_m_reg[2]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_m_reg[2]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_m_reg[3]     ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_m_reg[3]     ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|state[0]         ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|state[0]         ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|state[1]         ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|state[1]         ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|state[2]         ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|state[2]         ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[0]           ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[0]           ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[1]           ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[1]           ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[2]           ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[2]           ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[3]           ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[3]           ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[4]           ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[4]           ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[5]           ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[5]           ;
; 1.389 ; 2.500        ; 1.111          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[6]           ;
; 1.389 ; 2.500        ; 1.111          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[6]           ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                               ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 2.369 ; 5.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; inclk0                              ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inclk0|combout                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inclk0|combout                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; data      ; clk        ; 8.649 ; 8.649 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; reset     ; clk        ; 7.318 ; 7.318 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; data      ; clk        ; -7.224 ; -7.224 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; reset     ; clk        ; -2.896 ; -2.896 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+-------------+------------+-------+-------+------------+-----------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-------------+------------+-------+-------+------------+-----------------------------------+
; clk         ; clk        ; 1.072 ;       ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; led[*]      ; clk        ; 7.687 ; 7.687 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[0]     ; clk        ; 6.514 ; 6.514 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[1]     ; clk        ; 6.128 ; 6.128 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[2]     ; clk        ; 6.908 ; 6.908 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[3]     ; clk        ; 7.687 ; 7.687 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; min_l[*]    ; clk        ; 4.755 ; 4.755 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[0]   ; clk        ; 4.718 ; 4.718 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[1]   ; clk        ; 4.755 ; 4.755 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[2]   ; clk        ; 4.427 ; 4.427 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[3]   ; clk        ; 4.449 ; 4.449 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[4]   ; clk        ; 4.445 ; 4.445 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[5]   ; clk        ; 4.392 ; 4.392 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[6]   ; clk        ; 4.396 ; 4.396 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; min_m[*]    ; clk        ; 4.907 ; 4.907 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[0]   ; clk        ; 4.754 ; 4.754 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[1]   ; clk        ; 4.386 ; 4.386 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[2]   ; clk        ; 4.005 ; 4.005 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[3]   ; clk        ; 4.371 ; 4.371 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[4]   ; clk        ; 4.907 ; 4.907 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[5]   ; clk        ; 4.907 ; 4.907 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[6]   ; clk        ; 4.384 ; 4.384 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; reconfig_en ; clk        ; 4.977 ; 4.977 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; sec_l[*]    ; clk        ; 4.667 ; 4.667 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[0]   ; clk        ; 4.056 ; 4.056 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[1]   ; clk        ; 4.656 ; 4.656 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[2]   ; clk        ; 4.667 ; 4.667 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[3]   ; clk        ; 4.333 ; 4.333 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[4]   ; clk        ; 4.323 ; 4.323 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[5]   ; clk        ; 4.657 ; 4.657 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[6]   ; clk        ; 4.288 ; 4.288 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; sec_m[*]    ; clk        ; 4.693 ; 4.693 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[0]   ; clk        ; 4.693 ; 4.693 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[1]   ; clk        ; 4.674 ; 4.674 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[2]   ; clk        ; 4.662 ; 4.662 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[3]   ; clk        ; 4.398 ; 4.398 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[4]   ; clk        ; 4.648 ; 4.648 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[5]   ; clk        ; 4.638 ; 4.638 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[6]   ; clk        ; 4.055 ; 4.055 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; clk         ; clk        ;       ; 1.072 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+-------------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-------------+------------+-------+-------+------------+-----------------------------------+
; clk         ; clk        ; 1.072 ;       ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; led[*]      ; clk        ; 6.128 ; 6.128 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[0]     ; clk        ; 6.514 ; 6.514 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[1]     ; clk        ; 6.128 ; 6.128 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[2]     ; clk        ; 6.908 ; 6.908 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[3]     ; clk        ; 7.687 ; 7.687 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; min_l[*]    ; clk        ; 4.392 ; 4.392 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[0]   ; clk        ; 4.718 ; 4.718 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[1]   ; clk        ; 4.755 ; 4.755 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[2]   ; clk        ; 4.427 ; 4.427 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[3]   ; clk        ; 4.449 ; 4.449 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[4]   ; clk        ; 4.445 ; 4.445 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[5]   ; clk        ; 4.392 ; 4.392 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[6]   ; clk        ; 4.396 ; 4.396 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; min_m[*]    ; clk        ; 4.005 ; 4.005 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[0]   ; clk        ; 4.754 ; 4.754 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[1]   ; clk        ; 4.386 ; 4.386 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[2]   ; clk        ; 4.005 ; 4.005 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[3]   ; clk        ; 4.371 ; 4.371 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[4]   ; clk        ; 4.907 ; 4.907 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[5]   ; clk        ; 4.907 ; 4.907 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[6]   ; clk        ; 4.384 ; 4.384 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; reconfig_en ; clk        ; 4.977 ; 4.977 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; sec_l[*]    ; clk        ; 4.056 ; 4.056 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[0]   ; clk        ; 4.056 ; 4.056 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[1]   ; clk        ; 4.656 ; 4.656 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[2]   ; clk        ; 4.667 ; 4.667 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[3]   ; clk        ; 4.333 ; 4.333 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[4]   ; clk        ; 4.323 ; 4.323 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[5]   ; clk        ; 4.657 ; 4.657 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[6]   ; clk        ; 4.288 ; 4.288 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; sec_m[*]    ; clk        ; 4.055 ; 4.055 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[0]   ; clk        ; 4.693 ; 4.693 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[1]   ; clk        ; 4.674 ; 4.674 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[2]   ; clk        ; 4.662 ; 4.662 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[3]   ; clk        ; 4.398 ; 4.398 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[4]   ; clk        ; 4.648 ; 4.648 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[5]   ; clk        ; 4.638 ; 4.638 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[6]   ; clk        ; 4.055 ; 4.055 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; clk         ; clk        ;       ; 1.072 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+-------------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0] ; 3.013 ; 0.000         ;
+-----------------------------------+-------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst2|altpll_component|pll|clk[0] ; 1.500 ; 0.000         ;
; clk                               ; 2.500 ; 0.000         ;
+-----------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                  ;
+-------+---------------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 3.013 ; registr_8bit:inst17|out[0]      ; parser:inst12|state[0]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 2.019      ;
; 3.015 ; registr_8bit:inst17|out[3]      ; parser:inst12|state[0]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 2.017      ;
; 3.026 ; registr_8bit:inst17|out[1]      ; parser:inst12|state[0]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 2.006      ;
; 3.059 ; registr_4bit:inst18|out[0]      ; control:inst13|state[1]     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 1.972      ;
; 3.059 ; registr_4bit:inst18|out[0]      ; control:inst13|state[2]     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 1.972      ;
; 3.071 ; registr_4bit:inst18|out[1]      ; control:inst13|state[1]     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 1.960      ;
; 3.071 ; registr_4bit:inst18|out[1]      ; control:inst13|state[2]     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 1.960      ;
; 3.089 ; registr_8bit:inst17|out[5]      ; parser:inst12|state[0]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 1.943      ;
; 3.098 ; registr_8bit:inst17|out[4]      ; parser:inst12|state[0]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 1.934      ;
; 3.105 ; registr_8bit:inst17|out[0]      ; parser:inst12|state[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 1.927      ;
; 3.118 ; registr_8bit:inst17|out[1]      ; parser:inst12|state[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 1.914      ;
; 3.122 ; registr_4bit:inst18|out[0]      ; control:inst13|sec_l_reg[2] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 1.908      ;
; 3.122 ; registr_4bit:inst18|out[0]      ; control:inst13|sec_l_reg[3] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 1.908      ;
; 3.122 ; registr_4bit:inst18|out[0]      ; control:inst13|sec_l_reg[1] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 1.908      ;
; 3.134 ; registr_4bit:inst18|out[1]      ; control:inst13|sec_l_reg[2] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 1.896      ;
; 3.134 ; registr_4bit:inst18|out[1]      ; control:inst13|sec_l_reg[3] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 1.896      ;
; 3.134 ; registr_4bit:inst18|out[1]      ; control:inst13|sec_l_reg[1] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 1.896      ;
; 3.135 ; registr_4bit:inst18|out[2]      ; control:inst13|state[1]     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 1.896      ;
; 3.135 ; registr_4bit:inst18|out[2]      ; control:inst13|state[2]     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 1.896      ;
; 3.136 ; control:inst13|prev_key[1]      ; control:inst13|state[1]     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 1.895      ;
; 3.136 ; control:inst13|prev_key[1]      ; control:inst13|state[2]     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 1.895      ;
; 3.142 ; registr_4bit:inst18|out[0]      ; control:inst13|min_l_reg[3] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.886      ;
; 3.142 ; registr_4bit:inst18|out[0]      ; control:inst13|min_l_reg[1] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.886      ;
; 3.142 ; registr_4bit:inst18|out[0]      ; control:inst13|min_l_reg[2] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.886      ;
; 3.147 ; registr_4bit:inst18|out[2]      ; control:inst13|state[0]     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 1.885      ;
; 3.154 ; registr_8bit:inst17|out[6]      ; parser:inst12|state[0]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 1.878      ;
; 3.154 ; registr_4bit:inst18|out[1]      ; control:inst13|min_l_reg[3] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.874      ;
; 3.154 ; registr_4bit:inst18|out[1]      ; control:inst13|min_l_reg[1] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.874      ;
; 3.154 ; registr_4bit:inst18|out[1]      ; control:inst13|min_l_reg[2] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.874      ;
; 3.164 ; registr_8bit:inst17|out[7]      ; parser:inst12|state[0]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 1.868      ;
; 3.166 ; registr_8bit:inst17|out[3]      ; parser:inst12|state[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 1.866      ;
; 3.166 ; registr_4bit:inst18|out[3]      ; control:inst13|state[1]     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 1.865      ;
; 3.166 ; registr_4bit:inst18|out[3]      ; control:inst13|state[2]     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 1.865      ;
; 3.180 ; mil_sec:inst|out[7]             ; sec:inst1|out[3]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 1.857      ;
; 3.180 ; mil_sec:inst|out[7]             ; sec:inst1|out[4]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 1.857      ;
; 3.180 ; mil_sec:inst|out[7]             ; sec:inst1|out[1]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 1.857      ;
; 3.180 ; mil_sec:inst|out[7]             ; sec:inst1|out[5]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 1.857      ;
; 3.180 ; mil_sec:inst|out[7]             ; sec:inst1|out[0]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 1.857      ;
; 3.180 ; mil_sec:inst|out[7]             ; sec:inst1|out[2]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 1.857      ;
; 3.190 ; mil_sec:inst|count_clk[6]       ; mil_sec:inst|out[0]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.838      ;
; 3.190 ; mil_sec:inst|count_clk[6]       ; mil_sec:inst|out[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.838      ;
; 3.190 ; mil_sec:inst|count_clk[6]       ; mil_sec:inst|out[2]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.838      ;
; 3.190 ; mil_sec:inst|count_clk[6]       ; mil_sec:inst|out[3]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.838      ;
; 3.190 ; mil_sec:inst|count_clk[6]       ; mil_sec:inst|out[4]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.838      ;
; 3.190 ; mil_sec:inst|count_clk[6]       ; mil_sec:inst|out[5]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.838      ;
; 3.190 ; mil_sec:inst|count_clk[6]       ; mil_sec:inst|out[7]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.838      ;
; 3.190 ; mil_sec:inst|count_clk[6]       ; mil_sec:inst|out[8]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.838      ;
; 3.190 ; mil_sec:inst|count_clk[6]       ; mil_sec:inst|out[9]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.838      ;
; 3.190 ; mil_sec:inst|count_clk[6]       ; mil_sec:inst|out[6]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.838      ;
; 3.190 ; registr_8bit:inst17|out[4]      ; parser:inst12|state[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 1.842      ;
; 3.192 ; registr_8bit:inst17|out[0]      ; parser:inst12|state[1]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 1.840      ;
; 3.197 ; mil_sec:inst|out[4]             ; sec:inst1|out[3]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 1.840      ;
; 3.197 ; mil_sec:inst|out[4]             ; sec:inst1|out[4]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 1.840      ;
; 3.197 ; mil_sec:inst|out[4]             ; sec:inst1|out[1]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 1.840      ;
; 3.197 ; mil_sec:inst|out[4]             ; sec:inst1|out[5]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 1.840      ;
; 3.197 ; mil_sec:inst|out[4]             ; sec:inst1|out[0]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 1.840      ;
; 3.197 ; mil_sec:inst|out[4]             ; sec:inst1|out[2]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 1.840      ;
; 3.198 ; registr_4bit:inst18|out[2]      ; control:inst13|sec_l_reg[2] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 1.832      ;
; 3.198 ; registr_4bit:inst18|out[2]      ; control:inst13|sec_l_reg[3] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 1.832      ;
; 3.198 ; registr_4bit:inst18|out[2]      ; control:inst13|sec_l_reg[1] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.002     ; 1.832      ;
; 3.202 ; registr_4bit:inst18|out[0]      ; control:inst13|state[0]     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 1.830      ;
; 3.203 ; mil_sec:inst|count_clk[12]      ; mil_sec:inst|out[0]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[7]       ; mil_sec:inst|out[0]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[12]      ; mil_sec:inst|out[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[7]       ; mil_sec:inst|out[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[12]      ; mil_sec:inst|out[2]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[7]       ; mil_sec:inst|out[2]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[12]      ; mil_sec:inst|out[3]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[7]       ; mil_sec:inst|out[3]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[12]      ; mil_sec:inst|out[4]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[7]       ; mil_sec:inst|out[4]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[12]      ; mil_sec:inst|out[5]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[7]       ; mil_sec:inst|out[5]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[12]      ; mil_sec:inst|out[7]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[7]       ; mil_sec:inst|out[7]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[12]      ; mil_sec:inst|out[8]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[7]       ; mil_sec:inst|out[8]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[12]      ; mil_sec:inst|out[9]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[7]       ; mil_sec:inst|out[9]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[12]      ; mil_sec:inst|out[6]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.203 ; mil_sec:inst|count_clk[7]       ; mil_sec:inst|out[6]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.825      ;
; 3.205 ; registr_8bit:inst17|out[1]      ; parser:inst12|state[1]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 1.827      ;
; 3.209 ; control:inst13|prev_key[1]      ; control:inst13|state[0]     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 1.823      ;
; 3.215 ; mil_sec:inst|count_clk[13]      ; mil_sec:inst|out[0]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.813      ;
; 3.215 ; mil_sec:inst|count_clk[13]      ; mil_sec:inst|out[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.813      ;
; 3.215 ; mil_sec:inst|count_clk[13]      ; mil_sec:inst|out[2]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.813      ;
; 3.215 ; mil_sec:inst|count_clk[13]      ; mil_sec:inst|out[3]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.813      ;
; 3.215 ; mil_sec:inst|count_clk[13]      ; mil_sec:inst|out[4]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.813      ;
; 3.215 ; mil_sec:inst|count_clk[13]      ; mil_sec:inst|out[5]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.813      ;
; 3.215 ; mil_sec:inst|count_clk[13]      ; mil_sec:inst|out[7]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.813      ;
; 3.215 ; mil_sec:inst|count_clk[13]      ; mil_sec:inst|out[8]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.813      ;
; 3.215 ; mil_sec:inst|count_clk[13]      ; mil_sec:inst|out[9]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.813      ;
; 3.215 ; mil_sec:inst|count_clk[13]      ; mil_sec:inst|out[6]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.813      ;
; 3.218 ; registr_4bit:inst18|out[2]      ; control:inst13|min_l_reg[3] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.810      ;
; 3.218 ; registr_4bit:inst18|out[2]      ; control:inst13|min_l_reg[1] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.810      ;
; 3.218 ; registr_4bit:inst18|out[2]      ; control:inst13|min_l_reg[2] ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.004     ; 1.810      ;
; 3.219 ; registr_8bit:inst17|out[5]      ; parser:inst12|state[2]      ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.000      ; 1.813      ;
; 3.224 ; control:inst13|prev_reconfig_en ; control:inst13|state[1]     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 1.807      ;
; 3.224 ; control:inst13|prev_reconfig_en ; control:inst13|state[2]     ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; -0.001     ; 1.807      ;
; 3.227 ; mil_sec:inst|out[1]             ; sec:inst1|out[3]            ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 5.000        ; 0.005      ; 1.810      ;
+-------+---------------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|altpll_component|pll|clk[0]'                                                                                                                                               ;
+-------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; split_freq:inst3|out[0]             ; split_freq:inst3|out[0]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; split_freq:inst3|out[1]             ; split_freq:inst3|out[1]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; split_freq:inst3|prev_data[0]       ; split_freq:inst3|prev_data[0]       ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; split_freq:inst3|state.FIRST_BIT    ; split_freq:inst3|state.FIRST_BIT    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; split_freq:inst3|state.COUNT_ENABLE ; split_freq:inst3|state.COUNT_ENABLE ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; split_freq:inst3|state.NEXT_BITS    ; split_freq:inst3|state.NEXT_BITS    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; split_freq:inst3|count_en[0]        ; split_freq:inst3|count_en[0]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; split_freq:inst3|out[2]             ; split_freq:inst3|out[2]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keeper:inst10|data[2]               ; keeper:inst10|data[2]               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keeper:inst10|data[6]               ; keeper:inst10|data[6]               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keeper:inst10|data[4]               ; keeper:inst10|data[4]               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keeper:inst10|data[7]               ; keeper:inst10|data[7]               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keeper:inst10|data[5]               ; keeper:inst10|data[5]               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keeper:inst10|data[3]               ; keeper:inst10|data[3]               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keeper:inst10|data[1]               ; keeper:inst10|data[1]               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; keeper:inst10|data[0]               ; keeper:inst10|data[0]               ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; parser:inst12|state[2]              ; parser:inst12|state[2]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; parser:inst12|state[1]              ; parser:inst12|state[1]              ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; parser:inst12|reconfig_en           ; parser:inst12|reconfig_en           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; parser:inst12|out[1]                ; parser:inst12|out[1]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; parser:inst12|out[0]                ; parser:inst12|out[0]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control:inst13|count[0]             ; control:inst13|count[0]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control:inst13|count[1]             ; control:inst13|count[1]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control:inst13|count[2]             ; control:inst13|count[2]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control:inst13|state[0]             ; control:inst13|state[0]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; num_split:inst4|m[0]                ; num_split:inst4|m[0]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control:inst13|sec_m_reg[1]         ; control:inst13|sec_m_reg[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; num_split:inst4|m[3]                ; num_split:inst4|m[3]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; num_split:inst4|l[0]                ; num_split:inst4|l[0]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control:inst13|sec_l_reg[1]         ; control:inst13|sec_l_reg[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control:inst13|min_l_reg[1]         ; control:inst13|min_l_reg[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; num_split_m:inst11|l[0]             ; num_split_m:inst11|l[0]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; num_split_m:inst11|m[0]             ; num_split_m:inst11|m[0]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control:inst13|min_m_reg[1]         ; control:inst13|min_m_reg[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; num_split_m:inst11|m[3]             ; num_split_m:inst11|m[3]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; split_freq:inst3|count[12]          ; split_freq:inst3|count[12]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.249 ; control:inst13|out_sec_m[3]         ; out_m:inst8|out[0]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.255 ; sec:inst1|out[0]                    ; num_split:inst4|temp_data[0]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; num_split_m:inst11|l[3]             ; num_split_m:inst11|prev_l[3]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.408      ;
; 0.259 ; control:inst13|sec_l_reg[3]         ; control:inst13|out_sec_l[3]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; control:inst13|sec_l_reg[2]         ; control:inst13|out_sec_l[2]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.412      ;
; 0.260 ; control:inst13|min_l_reg[2]         ; control:inst13|out_min_l[2]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.412      ;
; 0.266 ; num_split_m:inst11|l[1]             ; num_split_m:inst11|prev_l[1]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.418      ;
; 0.311 ; control:inst13|min_l_reg[3]         ; control:inst13|out_min_l[3]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.463      ;
; 0.314 ; keeper:inst10|data[1]               ; keeper:inst10|out[1]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.466      ;
; 0.317 ; control:inst13|out_min_l[0]         ; out_l:inst7|out[1]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.469      ;
; 0.319 ; control:inst13|out_min_l[0]         ; out_l:inst7|out[5]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.471      ;
; 0.320 ; control:inst13|out_min_l[0]         ; out_l:inst7|out[6]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.472      ;
; 0.320 ; control:inst13|count[0]             ; control:inst13|count[2]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.472      ;
; 0.326 ; control:inst13|out_min_l[0]         ; out_l:inst7|out[4]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; control:inst13|min_m_reg[3]         ; control:inst13|out_min_m[3]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.481      ;
; 0.327 ; control:inst13|out_min_l[0]         ; num_split_m:inst11|l[0]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; sec:inst1|out[4]                    ; num_split:inst4|temp_data[4]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; control:inst13|out_min_l[2]         ; num_split_m:inst11|l[2]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.480      ;
; 0.329 ; control:inst13|out_min_l[0]         ; out_l:inst7|out[3]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; control:inst13|out_min_l[0]         ; out_l:inst7|out[2]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; keeper:inst10|data[3]               ; keeper:inst10|out[3]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.484      ;
; 0.331 ; mil_sec:inst|out[0]                 ; sec:inst1|prev_mil_sec[0]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; sec:inst1|out[2]                    ; num_split:inst4|temp_data[2]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.483      ;
; 0.333 ; num_split:inst4|m[1]                ; num_split_m:inst11|prev_sec_m[1]    ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.484      ;
; 0.338 ; mil_sec:inst|out[6]                 ; sec:inst1|prev_mil_sec[6]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.490      ;
; 0.338 ; mil_sec:inst|out[8]                 ; sec:inst1|prev_mil_sec[8]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.490      ;
; 0.344 ; control:inst13|out_sec_m[0]         ; out_m:inst8|out[2]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.497      ;
; 0.344 ; control:inst13|out_sec_m[0]         ; out_m:inst8|out[1]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.497      ;
; 0.345 ; registr_4bit:inst18|out[1]          ; control:inst13|prev_key[1]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.497      ;
; 0.345 ; control:inst13|out_sec_m[0]         ; out_m:inst8|out[4]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.498      ;
; 0.348 ; control:inst13|out_sec_m[0]         ; out_m:inst8|out[5]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.501      ;
; 0.351 ; registr_4bit:inst18|out[2]          ; control:inst13|prev_key[2]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.503      ;
; 0.356 ; mil_sec:inst|count_clk[11]          ; mil_sec:inst|count_clk[11]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; mil_sec:inst|count_clk[0]           ; mil_sec:inst|count_clk[0]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; num_split_m:inst11|l[0]             ; num_split_m:inst11|prev_l[0]        ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; split_freq:inst3|count[7]           ; split_freq:inst3|count[7]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; split_freq:inst3|count[9]           ; split_freq:inst3|count[9]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; split_freq:inst3|count[11]          ; split_freq:inst3|count[11]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; mil_sec:inst|out[8]                 ; mil_sec:inst|out[8]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; control:inst13|out_sec_m[2]         ; out_m:inst8|out[0]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; keeper:inst10|data[4]               ; keeper:inst10|out[4]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; mil_sec:inst|out[6]                 ; mil_sec:inst|out[6]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; keeper:inst10|data[0]               ; keeper:inst10|out[0]                ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; split_freq:inst3|count[2]           ; split_freq:inst3|count[2]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; split_freq:inst3|count[5]           ; split_freq:inst3|count[5]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; mil_sec:inst|out[1]                 ; mil_sec:inst|out[1]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; mil_sec:inst|out[4]                 ; mil_sec:inst|out[4]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; split_freq:inst3|out[1]             ; split_freq:inst3|out[2]             ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; mil_sec:inst|count_clk[8]           ; mil_sec:inst|count_clk[8]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; mil_sec:inst|count_clk[10]          ; mil_sec:inst|count_clk[10]          ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.373 ; control:inst13|out_sec_m[1]         ; out_m:inst8|out[0]                  ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; split_freq:inst3|count[6]           ; split_freq:inst3|count[6]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; split_freq:inst3|count[8]           ; split_freq:inst3|count[8]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; control:inst13|min_l_reg[0]         ; control:inst13|out_min_l[0]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; control:inst13|min_m_reg[1]         ; control:inst13|out_min_m[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.529      ;
; 0.376 ; mil_sec:inst|out[0]                 ; mil_sec:inst|out[0]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; num_split_m:inst11|l[1]             ; control:inst13|out_min_l[1]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.530      ;
; 0.378 ; split_freq:inst3|count[1]           ; split_freq:inst3|count[1]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; mil_sec:inst|out[2]                 ; mil_sec:inst|out[2]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; mil_sec:inst|out[3]                 ; mil_sec:inst|out[3]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; mil_sec:inst|out[5]                 ; mil_sec:inst|out[5]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; mil_sec:inst|out[7]                 ; mil_sec:inst|out[7]                 ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; control:inst13|min_m_reg[0]         ; control:inst13|out_min_m[0]         ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; split_freq:inst3|count[3]           ; split_freq:inst3|count[3]           ; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
+-------+-------------------------------------+-------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|altpll_component|pll|clk[0]'                                                                         ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------+
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|count[0]         ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|count[0]         ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|count[1]         ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|count[1]         ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|count[2]         ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|count[2]         ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_l_reg[0]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_l_reg[0]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_l_reg[1]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_l_reg[1]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_l_reg[2]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_l_reg[2]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_l_reg[3]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_l_reg[3]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_m_reg[0]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_m_reg[0]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_m_reg[1]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_m_reg[1]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_m_reg[2]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_m_reg[2]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_m_reg[3]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|min_m_reg[3]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_l[0]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_l[0]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_l[1]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_l[1]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_l[2]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_l[2]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_l[3]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_l[3]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_m[0]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_m[0]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_m[1]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_m[1]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_m[2]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_m[2]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_m[3]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_min_m[3]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_l[0]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_l[0]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_l[1]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_l[1]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_l[2]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_l[2]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_l[3]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_l[3]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_m[0]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_m[0]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_m[1]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_m[1]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_m[2]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_m[2]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_m[3]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|out_sec_m[3]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_key[0]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_key[0]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_key[1]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_key[1]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_key[2]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_key[2]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_key[3]      ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_key[3]      ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_reconfig_en ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|prev_reconfig_en ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_l_reg[0]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_l_reg[0]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_l_reg[1]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_l_reg[1]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_l_reg[2]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_l_reg[2]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_l_reg[3]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_l_reg[3]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_m_reg[0]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_m_reg[0]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_m_reg[1]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_m_reg[1]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_m_reg[2]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_m_reg[2]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_m_reg[3]     ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|sec_m_reg[3]     ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|state[0]         ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|state[0]         ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|state[1]         ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|state[1]         ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|state[2]         ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; control:inst13|state[2]         ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[0]           ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[0]           ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[1]           ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[1]           ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[2]           ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[2]           ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[3]           ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[3]           ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[4]           ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[4]           ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[5]           ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[5]           ;
; 1.500 ; 2.500        ; 1.000          ; High Pulse Width ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[6]           ;
; 1.500 ; 2.500        ; 1.000          ; Low Pulse Width  ; inst2|altpll_component|pll|clk[0] ; Rise       ; keeper:inst10|data[6]           ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                               ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inclk0|combout                      ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inclk0|combout                      ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|altpll_component|pll|clk[0]   ;
; 2.500 ; 2.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 2.500 ; 2.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|altpll_component|pll|inclk[0] ;
; 2.620 ; 5.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; inclk0                              ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; data      ; clk        ; 4.584 ; 4.584 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; reset     ; clk        ; 3.395 ; 3.395 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; data      ; clk        ; -4.067 ; -4.067 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; reset     ; clk        ; -1.614 ; -1.614 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+-------------+------------+--------+--------+------------+-----------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-------------+------------+--------+--------+------------+-----------------------------------+
; clk         ; clk        ; -0.119 ;        ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; led[*]      ; clk        ; 3.244  ; 3.244  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[0]     ; clk        ; 2.746  ; 2.746  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[1]     ; clk        ; 2.592  ; 2.592  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[2]     ; clk        ; 2.820  ; 2.820  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[3]     ; clk        ; 3.244  ; 3.244  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; min_l[*]    ; clk        ; 1.900  ; 1.900  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[0]   ; clk        ; 1.882  ; 1.882  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[1]   ; clk        ; 1.900  ; 1.900  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[2]   ; clk        ; 1.783  ; 1.783  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[3]   ; clk        ; 1.802  ; 1.802  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[4]   ; clk        ; 1.799  ; 1.799  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[5]   ; clk        ; 1.754  ; 1.754  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[6]   ; clk        ; 1.753  ; 1.753  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; min_m[*]    ; clk        ; 2.024  ; 2.024  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[0]   ; clk        ; 1.902  ; 1.902  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[1]   ; clk        ; 1.756  ; 1.756  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[2]   ; clk        ; 1.588  ; 1.588  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[3]   ; clk        ; 1.737  ; 1.737  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[4]   ; clk        ; 2.024  ; 2.024  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[5]   ; clk        ; 2.020  ; 2.020  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[6]   ; clk        ; 1.749  ; 1.749  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; reconfig_en ; clk        ; 2.073  ; 2.073  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; sec_l[*]    ; clk        ; 1.862  ; 1.862  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[0]   ; clk        ; 1.629  ; 1.629  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[1]   ; clk        ; 1.855  ; 1.855  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[2]   ; clk        ; 1.862  ; 1.862  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[3]   ; clk        ; 1.729  ; 1.729  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[4]   ; clk        ; 1.727  ; 1.727  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[5]   ; clk        ; 1.856  ; 1.856  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[6]   ; clk        ; 1.693  ; 1.693  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; sec_m[*]    ; clk        ; 1.884  ; 1.884  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[0]   ; clk        ; 1.884  ; 1.884  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[1]   ; clk        ; 1.875  ; 1.875  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[2]   ; clk        ; 1.850  ; 1.850  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[3]   ; clk        ; 1.748  ; 1.748  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[4]   ; clk        ; 1.833  ; 1.833  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[5]   ; clk        ; 1.830  ; 1.830  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[6]   ; clk        ; 1.633  ; 1.633  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; clk         ; clk        ;        ; -0.119 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+-------------+------------+--------+--------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-------------+------------+--------+--------+------------+-----------------------------------+
; clk         ; clk        ; -0.119 ;        ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; led[*]      ; clk        ; 2.592  ; 2.592  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[0]     ; clk        ; 2.746  ; 2.746  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[1]     ; clk        ; 2.592  ; 2.592  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[2]     ; clk        ; 2.820  ; 2.820  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[3]     ; clk        ; 3.244  ; 3.244  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; min_l[*]    ; clk        ; 1.753  ; 1.753  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[0]   ; clk        ; 1.882  ; 1.882  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[1]   ; clk        ; 1.900  ; 1.900  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[2]   ; clk        ; 1.783  ; 1.783  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[3]   ; clk        ; 1.802  ; 1.802  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[4]   ; clk        ; 1.799  ; 1.799  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[5]   ; clk        ; 1.754  ; 1.754  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[6]   ; clk        ; 1.753  ; 1.753  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; min_m[*]    ; clk        ; 1.588  ; 1.588  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[0]   ; clk        ; 1.902  ; 1.902  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[1]   ; clk        ; 1.756  ; 1.756  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[2]   ; clk        ; 1.588  ; 1.588  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[3]   ; clk        ; 1.737  ; 1.737  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[4]   ; clk        ; 2.024  ; 2.024  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[5]   ; clk        ; 2.020  ; 2.020  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[6]   ; clk        ; 1.749  ; 1.749  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; reconfig_en ; clk        ; 2.073  ; 2.073  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; sec_l[*]    ; clk        ; 1.629  ; 1.629  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[0]   ; clk        ; 1.629  ; 1.629  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[1]   ; clk        ; 1.855  ; 1.855  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[2]   ; clk        ; 1.862  ; 1.862  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[3]   ; clk        ; 1.729  ; 1.729  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[4]   ; clk        ; 1.727  ; 1.727  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[5]   ; clk        ; 1.856  ; 1.856  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[6]   ; clk        ; 1.693  ; 1.693  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; sec_m[*]    ; clk        ; 1.633  ; 1.633  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[0]   ; clk        ; 1.884  ; 1.884  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[1]   ; clk        ; 1.875  ; 1.875  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[2]   ; clk        ; 1.850  ; 1.850  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[3]   ; clk        ; 1.748  ; 1.748  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[4]   ; clk        ; 1.833  ; 1.833  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[5]   ; clk        ; 1.830  ; 1.830  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[6]   ; clk        ; 1.633  ; 1.633  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; clk         ; clk        ;        ; -0.119 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+-------------+------------+--------+--------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; -0.053 ; 0.215 ; N/A      ; N/A     ; 1.389               ;
;  clk                               ; N/A    ; N/A   ; N/A      ; N/A     ; 2.369               ;
;  inst2|altpll_component|pll|clk[0] ; -0.053 ; 0.215 ; N/A      ; N/A     ; 1.389               ;
; Design-wide TNS                    ; -0.057 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                               ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|pll|clk[0] ; -0.057 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; data      ; clk        ; 8.649 ; 8.649 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; reset     ; clk        ; 7.318 ; 7.318 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; data      ; clk        ; -4.067 ; -4.067 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; reset     ; clk        ; -1.614 ; -1.614 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+-------------+------------+-------+-------+------------+-----------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-------------+------------+-------+-------+------------+-----------------------------------+
; clk         ; clk        ; 1.072 ;       ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; led[*]      ; clk        ; 7.687 ; 7.687 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[0]     ; clk        ; 6.514 ; 6.514 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[1]     ; clk        ; 6.128 ; 6.128 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[2]     ; clk        ; 6.908 ; 6.908 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[3]     ; clk        ; 7.687 ; 7.687 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; min_l[*]    ; clk        ; 4.755 ; 4.755 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[0]   ; clk        ; 4.718 ; 4.718 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[1]   ; clk        ; 4.755 ; 4.755 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[2]   ; clk        ; 4.427 ; 4.427 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[3]   ; clk        ; 4.449 ; 4.449 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[4]   ; clk        ; 4.445 ; 4.445 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[5]   ; clk        ; 4.392 ; 4.392 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[6]   ; clk        ; 4.396 ; 4.396 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; min_m[*]    ; clk        ; 4.907 ; 4.907 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[0]   ; clk        ; 4.754 ; 4.754 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[1]   ; clk        ; 4.386 ; 4.386 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[2]   ; clk        ; 4.005 ; 4.005 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[3]   ; clk        ; 4.371 ; 4.371 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[4]   ; clk        ; 4.907 ; 4.907 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[5]   ; clk        ; 4.907 ; 4.907 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[6]   ; clk        ; 4.384 ; 4.384 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; reconfig_en ; clk        ; 4.977 ; 4.977 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; sec_l[*]    ; clk        ; 4.667 ; 4.667 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[0]   ; clk        ; 4.056 ; 4.056 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[1]   ; clk        ; 4.656 ; 4.656 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[2]   ; clk        ; 4.667 ; 4.667 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[3]   ; clk        ; 4.333 ; 4.333 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[4]   ; clk        ; 4.323 ; 4.323 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[5]   ; clk        ; 4.657 ; 4.657 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[6]   ; clk        ; 4.288 ; 4.288 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; sec_m[*]    ; clk        ; 4.693 ; 4.693 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[0]   ; clk        ; 4.693 ; 4.693 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[1]   ; clk        ; 4.674 ; 4.674 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[2]   ; clk        ; 4.662 ; 4.662 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[3]   ; clk        ; 4.398 ; 4.398 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[4]   ; clk        ; 4.648 ; 4.648 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[5]   ; clk        ; 4.638 ; 4.638 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[6]   ; clk        ; 4.055 ; 4.055 ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; clk         ; clk        ;       ; 1.072 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+-------------+------------+-------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-------------+------------+--------+--------+------------+-----------------------------------+
; clk         ; clk        ; -0.119 ;        ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; led[*]      ; clk        ; 2.592  ; 2.592  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[0]     ; clk        ; 2.746  ; 2.746  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[1]     ; clk        ; 2.592  ; 2.592  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[2]     ; clk        ; 2.820  ; 2.820  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  led[3]     ; clk        ; 3.244  ; 3.244  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; min_l[*]    ; clk        ; 1.753  ; 1.753  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[0]   ; clk        ; 1.882  ; 1.882  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[1]   ; clk        ; 1.900  ; 1.900  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[2]   ; clk        ; 1.783  ; 1.783  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[3]   ; clk        ; 1.802  ; 1.802  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[4]   ; clk        ; 1.799  ; 1.799  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[5]   ; clk        ; 1.754  ; 1.754  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_l[6]   ; clk        ; 1.753  ; 1.753  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; min_m[*]    ; clk        ; 1.588  ; 1.588  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[0]   ; clk        ; 1.902  ; 1.902  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[1]   ; clk        ; 1.756  ; 1.756  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[2]   ; clk        ; 1.588  ; 1.588  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[3]   ; clk        ; 1.737  ; 1.737  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[4]   ; clk        ; 2.024  ; 2.024  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[5]   ; clk        ; 2.020  ; 2.020  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  min_m[6]   ; clk        ; 1.749  ; 1.749  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; reconfig_en ; clk        ; 2.073  ; 2.073  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; sec_l[*]    ; clk        ; 1.629  ; 1.629  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[0]   ; clk        ; 1.629  ; 1.629  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[1]   ; clk        ; 1.855  ; 1.855  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[2]   ; clk        ; 1.862  ; 1.862  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[3]   ; clk        ; 1.729  ; 1.729  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[4]   ; clk        ; 1.727  ; 1.727  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[5]   ; clk        ; 1.856  ; 1.856  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_l[6]   ; clk        ; 1.693  ; 1.693  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; sec_m[*]    ; clk        ; 1.633  ; 1.633  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[0]   ; clk        ; 1.884  ; 1.884  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[1]   ; clk        ; 1.875  ; 1.875  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[2]   ; clk        ; 1.850  ; 1.850  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[3]   ; clk        ; 1.748  ; 1.748  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[4]   ; clk        ; 1.833  ; 1.833  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[5]   ; clk        ; 1.830  ; 1.830  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
;  sec_m[6]   ; clk        ; 1.633  ; 1.633  ; Rise       ; inst2|altpll_component|pll|clk[0] ;
; clk         ; clk        ;        ; -0.119 ; Fall       ; inst2|altpll_component|pll|clk[0] ;
+-------------+------------+--------+--------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 3791     ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst2|altpll_component|pll|clk[0] ; inst2|altpll_component|pll|clk[0] ; 3791     ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 168   ; 168  ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 34    ; 34   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Dec 06 16:20:15 2018
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'SDC1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst2|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {inst2|altpll_component|pll|clk[0]} {inst2|altpll_component|pll|clk[0]}
Warning (332153): Family doesn't support jitter analysis.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: inst2|altpll_component|pll|clk[0] with master clock period: 5.000 found on PLL node: inst2|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.053
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.053        -0.057 inst2|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst2|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 1.389
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.389         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):     2.369         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: inst2|altpll_component|pll|clk[0] with master clock period: 5.000 found on PLL node: inst2|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info (332146): Worst-case setup slack is 3.013
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.013         0.000 inst2|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst2|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 1.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.500         0.000 inst2|altpll_component|pll|clk[0] 
    Info (332119):     2.500         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 424 megabytes
    Info: Processing ended: Thu Dec 06 16:20:18 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


