read_sverilog src/glitchy.sv
compile
write -hierarchy -format verilog -output glitchy.gate.v

quit! 
