{
    "@graph": [
        {
            "@id": "gnd:1196363374",
            "sameAs": "Kirchhoff, Michael"
        },
        {
            "@id": "gnd:2125187-3",
            "sameAs": "Technische Universit\u00e4t Ilmenau"
        },
        {
            "@id": "https://www.tib.eu/de/suchen/id/TIBKAT%3A1727947673",
            "@type": "bibo:Thesis",
            "P1053": "1 Online-Ressource (x, 215 Seiten)",
            "http://purl.org/dc/elements/1.1/contributor": "Cernat, Mihai",
            "description": "Diagramme, Illustrationen (teilweise farbig)",
            "identifier": [
                "(firstid)KXP:1727947673",
                "(ppn)1727947673"
            ],
            "publisher": "Universit\u00e4tsbibliothek",
            "title": "Realisierungsmethodik von applikationsspezifischen Softcore FPGA-L\u00f6sungen : in Abh\u00e4nigkeit von algorithmischen Anforderungen im Einsatzgebiet eingebetteter Systeme",
            "abstract": "Die vorliegende Dissertation befasst sich mit Prinzipien, Methodiken, Techniken und Realisierungen zur systematischen Entwicklung von komplexen eingebetteten Systemen unter Verwendung von Softcore Prozessoren. Die adressierte Aufgabendom\u00e4ne ist vor allem die echtzeitkritische Daten- und Bildverarbeitung. Notwendig sind neue L\u00f6sungen aufgrund immer leistungsf\u00e4higerer eingebetteter Systeme, mit deren Hilfe Aufgabenfelder bedient werden k\u00f6nnen, die bisher mit diesen Systemen nicht umsetzbar waren. Aufbauend auf den Darstellungen bereits existierender Modelle und Verfahren, wie z. B. dem V-Modell oder dem Hardware-Software Co-Design, wird eine spezielle Realisierungsmethodik f\u00fcr applikationsspezifische Softcore FPGA-L\u00f6sungen in Abh\u00e4ngigkeit von algorithmischen Anforderungen in der Aufgabendom\u00e4ne erarbeitet. In diesem Zusammenhang wird eine Softcore-Bibliothek mit an diese Dom\u00e4ne angepassten Eigenschaften konzipiert und umgesetzt. Das dabei verwendete modellbasierte Vorgehen erm\u00f6glicht durch eine hierarchische Beschreibung und Validierung eine zeit- und kosteneffiziente Entwicklung komplexer Systeme. F\u00fcr jede Abstraktionsebene werden Modelle vorgestellt, die jeweils auf dieser alle notwendigen Anforderungen zur fr\u00fchzeitigen Fehlererkennung und Fehlervermeidung sowie eine automatisierte Codegenerierung und Optimierungen sinnvoll umsetzen. Durch gezielte Festlegung einzuhaltender Kriterien und Entwicklungsschritte wird dabei in jeder Komponente der Toolchain eine bestm\u00f6gliche Kombination von zeit- und kosteneffizienter Entwicklung mit der Sicherstellung der Einhaltung harter Echtzeiteigenschaften sowie einer Maximierung der Wiederverwendbarkeit, erreicht. Dabei spielt die Anpassbarkeit der eingebetteten Systeme mit Hilfe von partieller Rekonfiguration, mit der das dynamische Austauschen von Teilen des Softcores oder sogar ganzer Softcore Prozessoren zur Laufzeit erm\u00f6glicht wird, eine wichtige Rolle. Es erfolgen ein praktischer Nachweis der Funktionalit\u00e4t der erarbeiteten Modelle sowie ausf\u00fchrliche Experimente \u00fcber die zeitlichen Anforderungen bei der partiellen Rekonfiguration von Softcore Prozessoren. Die praktischen Ergebnisse der Arbeit zeigen deutlich die Effizienz der Entwicklung von L\u00f6sungen mit der konzipierten und umgesetzten Toolchain sowie die Relevanz und Einsetzbarkeit der partiellen Rekonfiguration in diesem Gebiet.",
            "contributor": [
                "gnd:130006491",
                "gnd:13280123X"
            ],
            "dcterms:contributor": "Technische Informationsbibliothek (TIB)",
            "creator": [
                "gnd:1196363374",
                "gnd:2125187-3"
            ],
            "isPartOf": "(collectioncode)GBV-ODiss",
            "issued": "2019",
            "language": "http://id.loc.gov/vocabulary/iso639-1/de",
            "license": "open access",
            "medium": "rda:termList/RDACarrierType/1018",
            "P60163": "Ilmenau"
        }
    ],
    "@id": "urn:x-arq:DefaultGraphNode",
    "@context": {
        "sameAs": "http://www.w3.org/2002/07/owl#sameAs",
        "subject": "http://purl.org/dc/elements/1.1/subject",
        "creator": {
            "@id": "http://purl.org/dc/terms/creator",
            "@type": "@id"
        },
        "description": "http://purl.org/dc/elements/1.1/description",
        "contributor": {
            "@id": "http://purl.org/dc/terms/contributor",
            "@type": "@id"
        },
        "issued": "http://purl.org/dc/terms/issued",
        "title": "http://purl.org/dc/elements/1.1/title",
        "identifier": "http://purl.org/dc/elements/1.1/identifier",
        "language": {
            "@id": "http://purl.org/dc/terms/language",
            "@type": "@id"
        },
        "P1053": "http://iflastandards.info/ns/isbd/elements/P1053",
        "abstract": "http://purl.org/dc/terms/abstract",
        "license": "http://purl.org/dc/terms/license",
        "medium": {
            "@id": "http://purl.org/dc/terms/medium",
            "@type": "@id"
        },
        "P60163": "http://www.rdaregistry.info/Elements/u/#P60163",
        "isPartOf": "http://purl.org/dc/terms/isPartOf",
        "publisher": "http://purl.org/dc/elements/1.1/publisher",
        "umbel": "http://umbel.org/umbel#",
        "rdau": "http://www.rdaregistry.info/Elements/u/#",
        "owl": "http://www.w3.org/2002/07/owl#",
        "dcterms": "http://purl.org/dc/terms/",
        "bibo": "http://purl.org/ontology/bibo/",
        "rdam": "http://www.rdaregistry.info/Elements/m/#",
        "gnd": "http://d-nb.info/gnd/",
        "isbd": "http://iflastandards.info/ns/isbd/elements/",
        "rda": "http://rdvocab.info/",
        "doi": "https://doi.org/"
    }
}