..

.. meta:: :keywords: エンベデッド, チュートリアル, コア, 開発, embedded, tutorials, core, development, versal-acap :description: Versal ACAP、Zynq UltraScale+ MPSoC、Zynq-7000 デバイスのエンベデッド デザイン チュートリアル :xlnxdocumentclass: Document :xlnxdocumenttype: Tutorials

エンベデッド デザイン チュートリアル
===

.. toctree:: :maxdepth: 2 :caption: 简体中文 :hidden:

マスター <https://xilinx.github.io/Embedded-Design-Tutorials/master/docs-cn/index.html>

.. toctree:: :maxdepth: 3 :caption: Versal ACAP :hidden:

../Introduction/Versal-EDT/README ../Introduction/Versal-EDT/docs/1-getting-started ../Introduction/Versal-EDT/docs/2-cips-noc-ip-config ../Introduction/Versal-EDT/docs/3-debugging ../Introduction/Versal-EDT/docs/4-boot-and-config ../Introduction/Versal-EDT/docs/5-system-design-example ../Introduction/Versal-EDT/docs/6-system-design-example-HSDP ../Introduction/Versal-EDT/docs/A-creating-plm

.. toctree:: :maxdepth: 3 :caption: Zynq UltraScale+ MPSoC :hidden:

../Introduction/ZynqMPSoC-EDT/README ../Introduction/ZynqMPSoC-EDT/1-introduction ../Introduction/ZynqMPSoC-EDT/2-getting-started ../Introduction/ZynqMPSoC-EDT/3-system-configuration ../Introduction/ZynqMPSoC-EDT/4-build-sw-for-ps-subsystems ../Introduction/ZynqMPSoC-EDT/5-debugging-with-vitis-debugger ../Introduction/ZynqMPSoC-EDT/6-build-linux-sw-for-ps ../Introduction/ZynqMPSoC-EDT/7-design1-using-gpio-timer-interrupts ../Introduction/ZynqMPSoC-EDT/8-boot-and-configuration

.. toctree:: :maxdepth: 3 :caption: Zynq-7000 Devices :hidden:

../Introduction/Zynq7000-EDT/README ../Introduction/Zynq7000-EDT/1-introduction ../Introduction/Zynq7000-EDT/2-using-zynq ../Introduction/Zynq7000-EDT/3-debugging-vitis ../Introduction/Zynq7000-EDT/4-linux-for-zynq ../Introduction/Zynq7000-EDT/5-using-gp-port-zynq ../Introduction/Zynq7000-EDT/6-using-hp-port ../Introduction/Zynq7000-EDT/7-linux-booting-debug ../Introduction/Zynq7000-EDT/8-custom-ip-driver-linux

.. toctree:: :maxdepth: 3 :caption: Vitis Performance Analysis :hidden:

../SPA-UG/README ../SPA-UG/docs/1-introduction ../SPA-UG/docs/2-system-performance-modeling-project ../SPA-UG/docs/3-monitor-framework ../SPA-UG/docs/4-getting-started-with-SPM ../SPA-UG/docs/5-evaluating-software-performance ../SPA-UG/docs/6-evaluating-high-performance-ports ../SPA-UG/docs/7-evaluating-DDR-controller-settings ../SPA-UG/docs/8-evaluating-memory-hierarchy-ACP ../SPA-UG/docs/9-using-spa-with-custom-target ../SPA-UG/docs/10-end-to-end-performance-analysis ../SPA-UG/docs/A-performance-checklist

.. list-table:: :widths: 10 3 15 :header-rows: 1

* 
  - チュートリアル
  - ボード
  - 説明

* 
  - `Versal ACAP Embedded Design Tutorial (UG1305) <https://xilinx.github.io/Embedded-Design-Tutorials/master/docs/Introduction/Versal-EDT/README.html>`\__
  - Versal VMK180/VCK190
  - Versal™ VMK180/VCK190 評価ボードのエンベデッド開発にザイリンクス Vivado® Design Suite フローおよび Vitis™ 統合ソフトウェア プラットフォームを使用する方法を説明します。

* 
  - `Zynq UltraScale+ MPSoC Embedded Design Tutorial (UG1209) <https://xilinx.github.io/Embedded-Design-Tutorials/master/docs/Introduction/ZynqMPSoC-EDT/README.html>`\__
  - ZCU102 Rev 1.0/1.1
  - Zynq UltraScale+ MPSoC デバイスのエンベデッド開発にザイリンクス Vivado Design Suite フローおよび Vitis 統合ソフトウェア プラットフォームを使用する方法を説明します。

* 
  - `Zynq-7000 Embedded Design Tutorial (UG1165) <https://xilinx.github.io/Embedded-Design-Tutorials/master/docs/Introduction/Zynq7000-EDT/README.html>`\__
  - ZC702 Rev 1.0
  - Zynq-7000 SoC デバイスのエンベデッド開発にザイリンクス Vivado Design Suite フローおよび Vitis 統合ソフトウェア プラットフォームを使用する方法を説明します。

* 
  - `Vitis Software Platform User Guide: Performance Analysis (UG1145) <https://xilinx.github.io/Embedded-Design-Tutorials/master/docs/SPA-UG/README.html>`\__
  - ZC702 Rev 1.0, ZCU102 Rev 1.0/1.1
  - ハードウェアおよびソフトウェア システムの早期段階の検証に使用可能なパフォーマンス解析ツールボックスについて説明します。

.. \_Versions:

.. toctree:: :maxdepth: 2 :caption: Versions :hidden:

マスター <https://github.com/Xilinx/Embedded-Design-Tutorials/tree/master>