# Post-CFET デバイス・アーキテクチャ 論文草稿

## 要旨（Abstract）
CMOS スケーリングは Planar MOSFET から FinFET、ゲート・オール・アラウンド（GAA）、そして Complementary FET（CFET）へと進化してきた。CFET は短チャネル効果や配線ボトルネックを緩和するが、シリコン技術は材料・熱的限界に近づいている。本論文では、**Post-CFET デバイス候補**として、**二次元材料 FET、モノリシック 3D 集積、スピントロニクス／量子デバイス、原子スケール異種集積**を概観する。デバイス物理、製造課題、応用可能性を整理し、半導体工学教育における位置づけを提示する。

---

## 1. 序論
半導体産業は過去50年間にわたり、微細化とともに性能と集積度を高めてきた。Planar 構造から FinFET、GAA、CFET への進化は、電気的制御性を改善しながら Moore 則を延命させた。しかし、シリコンの移動度・リーク特性・発熱特性は限界に近づき、CFET 以降の「Post-CMOS」時代を見据える必要がある。

---

## 2. CMOS から Post-CFET への進化経路
- **Planar → FinFET → GAA → CFET**  
  進化の原動力は短チャネル効果の制御と電流駆動能力の確保である。  
- **CFET の限界**  
  配線遅延が依然として支配的であり、熱拡散・材料物性に起因する制約も顕著になりつつある。

---

## 3. Post-CFET 候補技術

### 3.1 二次元材料 FET
- 材料例：MoS₂, WS₂, 黒リン, h-BN ヘテロ構造  
- 利点：原子層チャネルによる電気的制御性、バンドギャップ可変性  
- 課題：大面積合成の不均一性、金属接触抵抗、変動性  
- 応用：超低消費電力 IoT、フレキシブルエレクトロニクス  

### 3.2 モノリシック 3D 集積（M3D）
- 概念：トランジスタ層を順次積層し、層間ビアで高密度接続  
- 利点：配線遅延の緩和、ロジック・メモリ近接化  
- 課題：発熱制御、低温プロセス要求、層間ばらつき  
- 応用：AI アクセラレータ、メモリ中心コンピューティング  

### 3.3 スピントロニクス・量子デバイス
- 例：Spin-FET、トポロジカル FET、拡張 MRAM  
- 利点：不揮発性、演算機能付きメモリ、量子相関利用  
- 課題：室温動作の実現、CMOS 互換性、書き込みエネルギー効率  
- 応用：ニューロモーフィック計算、宇宙用耐放射線システム  

### 3.4 異種原子スケール集積
- 例：2D FET + CFET、Si フォトニクス＋2D 光検出器、Si+MEMS  
- 利点：More-than-Moore 機能拡張  
- 課題：界面安定性、熱プロセス制約  
- 応用：センシング、フォトニック・インターコネクト、バイオ・宇宙応用  

---

## 4. 設計・教育的観点
Post-CFET デバイスは、電気特性のみならず熱・応力・界面散乱といった多物理制約が顕著になる。SystemDK / AITL のような **マルチフィジックス対応設計環境** が必須であり、教育においても「デバイス→回路→システム」を統合的に扱うカリキュラムが求められる。

---

## 5. 将来シナリオ
- **2030年代前半**：2D-CFET ハイブリッド、M3D-2D 統合の実証  
- **2030年代後半**：IoT/AI Edge 向け部分導入  
- **2040年代**：HPC・宇宙用途での主流化  

---

## 6. 結論
Post-CFET デバイスは、構造スケーリングから材料・システム統合スケーリングへのパラダイムシフトを象徴する。教育的観点では、次世代の半導体エンジニア育成のための重要な教材として機能する。

---

## 7. 図・表

### 図1：CMOS → CFET → Post-CFET 進化ツリー
`figures/evolution_tree.mmd` を参照

### 図2：2030–2040年代ロードマップ（概略）
`figures/roadmap.mmd` を参照

### 表1：Post-CFET 候補技術の比較マトリクス（要約）
詳細は `figures/comparison_full.md` を参照

---

## 参考文献（例）
1. IRDS, 2024 Edition  
2. 高木聡一郎ほか, “2D材料FETのCMOS限界突破可能性,” *IEDM Tech Digest*, 2023  
3. Liu et al., “Monolithic 3D Integration for Memory-Centric Computing,” *Nature Electronics*, 2022  
4. Fert et al., “Spintronics: The Future of Logic and Memory,” *Rev. Mod. Phys.*, 2019  
