<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "https://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<html xmlns="http://www.w3.org/1999/xhtml">
<head>
<meta http-equiv="Content-Type" content="text/xhtml;charset=UTF-8"/>
<meta http-equiv="X-UA-Compatible" content="IE=9"/>
<meta name="generator" content="Doxygen 1.8.15"/>
<meta name="viewport" content="width=device-width, initial-scale=1"/>
<title>SDK API Guide: SOC Properties</title>
<link href="tabs.css" rel="stylesheet" type="text/css"/>
<script type="text/javascript" src="jquery.js"></script>
<script type="text/javascript" src="dynsections.js"></script>
<link href="search/search.css" rel="stylesheet" type="text/css"/>
<script type="text/javascript" src="search/searchdata.js"></script>
<script type="text/javascript" src="search/search.js"></script>
<link href="doxygen.css" rel="stylesheet" type="text/css" />
<link href="doxygen_brcm.css" rel="stylesheet" type="text/css"/>
<link href="tabs_brcm.css" rel="stylesheet" type="text/css"/>
</head>
<body>
<div id="top"><!-- do not remove this div, it is closed by doxygen! -->
<div id="titlearea">
<table cellspacing="0" cellpadding="0">
 <tbody>
 <tr style="height: 56px;">
  <td id="projectalign" style="padding-left: 0.5em;">
   <div id="projectname">SDK API Guide
   &#160;<span id="projectnumber">Version 6.5.18</span>
   </div>
  </td>
 </tr>
 </tbody>
</table>
</div>
<!-- end header part -->
<!-- Generated by Doxygen 1.8.15 -->
<script type="text/javascript">
/* @license magnet:?xt=urn:btih:cf05388f2679ee054f2beb29a391d25f4e673ac3&amp;dn=gpl-2.0.txt GPL-v2 */
var searchBox = new SearchBox("searchBox", "search",false,'Search');
/* @license-end */
</script>
<script type="text/javascript" src="menudata.js"></script>
<script type="text/javascript" src="menu.js"></script>
<script type="text/javascript">
/* @license magnet:?xt=urn:btih:cf05388f2679ee054f2beb29a391d25f4e673ac3&amp;dn=gpl-2.0.txt GPL-v2 */
$(function() {
  initMenu('',true,false,'search.php','Search');
  $(document).ready(function() { init_search(); });
});
/* @license-end */</script>
<div id="main-nav"></div>
<!-- window showing the filter options -->
<div id="MSearchSelectWindow"
     onmouseover="return searchBox.OnSearchSelectShow()"
     onmouseout="return searchBox.OnSearchSelectHide()"
     onkeydown="return searchBox.OnSearchSelectKey(event)">
</div>

<!-- iframe showing the search results (closed by default) -->
<div id="MSearchResultsWindow">
<iframe src="javascript:void(0)" frameborder="0" 
        name="MSearchResults" id="MSearchResults">
</iframe>
</div>

</div><!-- top -->
<div class="PageDoc"><div class="header">
  <div class="headertitle">
<div class="title">SOC Properties </div>  </div>
</div><!--header-->
<div class="contents">
<div class="textblock"><a class="anchor" id=""></a>
<table class="doxtable">
<caption>SOC Properties</caption>
<tr>
<th>Define </th><th>Property </th><th>Type </th><th>Default </th><th>Description  </th></tr>
<tr>
<td>spn_STATION_MAC_ADDRESS </td><td>station_mac_address </td><td>String </td><td>00:00:00:00:01:00 </td><td>Station MAC address used for management through the switch ports itself. If using the CPU network interface, the NVRAM setting is used for MAC address assignment.  </td></tr>
<tr>
<td>spn_POLLED_IRQ_MODE </td><td>polled_irq_mode </td><td>0 </td><td>Enable polled IRQ mode (useful for board bringup and debugging). IRQs will be polled from a dedicated thread and hardware interrupts will remain disabled.  </td></tr>
<tr>
<td>spn_POLLED_IRQ_DELAY </td><td>polled_irq_delay </td><td>IPOLL_THREAD_DELAY </td><td>The priority of the IRQ poll thread as well as the minimum delay between IRQ polls can be configured if needed.  </td></tr>
<tr>
<td>spn_POLLED_IRQ_PRIORITY </td><td>polled_irq_priority </td><td>IPOLL_THREAD_PRIO </td><td>The priority of the IRQ poll thread as well as the minimum delay between IRQ polls can be configured if needed.  </td></tr>
<tr>
<td>spn_FILTER_ENABLE </td><td>filter_enable </td><td>1 </td><td>Allow filtering to be disabled in hardware if not being used. Also, tables will not be cleared which can save time in simulation.  </td></tr>
<tr>
<td>spn_BCM_NUM_COS </td><td>bcm_num_cos </td><td>(tme==1 </td><td>Initial number of CoS queues <a class="el" href="group__init.html#ga5048ba1f59aff4302df0e2643bd939ee" title="Initialize the BCM software layer for a device.">bcm_init()</a> configures the chip for.  </td></tr>
<tr>
<td>spn_BCM_FILTER_CLEAR_FE </td><td>bcm_filter_clear_fe </td><td>1 </td><td>Clear the filter table for 10/100Mb ports during initialization  </td></tr>
<tr>
<td>spn_BCM_FILTER_CLEAR_GE </td><td>bcm_filter_clear_ge </td><td>1 </td><td>Clear the filter table for 1000Mb ports during initialization  </td></tr>
<tr>
<td>spn_BCM_FILTER_CLEAR_XE </td><td>bcm_filter_clear_xe </td><td>1 </td><td>Clear the filter table for 10GE ports during initialization  </td></tr>
<tr>
<td>spn_BCM_LINKSCAN_PBMP </td><td>bcm_linkscan_pbmp </td><td>String </td><td>Linkscan: Specify ports on which bcm_init will run linkscan (default all).  </td></tr>
<tr>
<td>spn_BCM_LINKSCAN_INTERVAL </td><td>bcm_linkscan_interval </td><td>250000 </td><td>Linkscan interval in microseconds. If non-zero, <a class="el" href="group__init.html#ga5048ba1f59aff4302df0e2643bd939ee" title="Initialize the BCM software layer for a device.">bcm_init()</a> will start linkscan  </td></tr>
<tr>
<td>spn_BCM_LINKSCAN_MAXERR </td><td>bcm_linkscan_maxerr </td><td>Port </td><td>5 </td><td>The number of port update errors which will cause the bcm_linkscan module to suspend a port from update processing for the period of time set in "bcm_linkscan_errdelay".  </td></tr>
<tr>
<td>spn_BCM_LINKSCAN_ERRDELAY </td><td>bcm_linkscan_errdelay </td><td>Port </td><td>10000000 </td><td>The amount of time in microseconds for which the bcm_linkscan module will suspend a port from further update processing after "bcm_linkscan_maxerr" errors are detected. After this delay, the error state for the port is cleared and normal linkscan processing resumes on the port.  </td></tr>
<tr>
<td>spn_BCM_STAT_PBMP </td><td>bcm_stat_pbmp </td><td>String </td><td>BCM Statistics Collection: Set bitmap of ports on which stat collection will be enabled. Default is all ports.  </td></tr>
<tr>
<td>spn_INT_LINK_METADATA_PBMP </td><td>int_link_metadata_pbmp </td><td>String </td><td>INT per port metadata collection: Set bitmap of ports for which link metadata collection will be enabled in the uKernel.  </td></tr>
<tr>
<td>spn_BCM_STAT_INTERVAL </td><td>bcm_stat_interval </td><td>interval </td><td>Set stat collection interval in microseconds. Setting this to 0 will prevent counters from being started.  </td></tr>
<tr>
<td>spn_BCM_STAT_SYNC_TIMEOUT </td><td>bcm_stat_sync_timeout </td><td>10000000 </td><td>Timeout delay in microseconds before bcm_stat_sync returns BCM_E_TIMEOUT  </td></tr>
<tr>
<td>spn_BCM_STAT_FLAGS </td><td>bcm_stat_flags </td><td>COUNTER_FLAGS_DEFAULT </td><td>Flag values to be ORd together: 0x0 indicates that counter DMA should NOT be used 0x1 indicates that counter DMA should be used (default).  </td></tr>
<tr>
<td>spn_BCM_STAT_JUMBO </td><td>bcm_stat_jumbo </td><td>1518 </td><td>Threshold value for oversize (*OVR) frame size. Values over 1518 affect the *OVR statistics computation  </td></tr>
<tr>
<td>spn_CAUI_RX_CLOCK_RECOVERY_LANE </td><td>caui_rx_clock_recovery_lane </td><td>0 </td><td>Selection of recovery clock lane for CAUI port. values: 0-3  </td></tr>
<tr>
<td>spn_PREAMBLE_SOP_ONLY </td><td>preamble_sop_only </td><td>FALSE </td><td>Specified if port use 1 Byte preamble  </td></tr>
<tr>
<td>spn_BCM_TX_THREAD_PRI </td><td>bcm_tx_thread_pri </td><td>DEFAULT_TX_PRI </td><td>Specifies the priority of the BCM TX thread  </td></tr>
<tr>
<td>spn_BCM_RX_THREAD_PRI </td><td>bcm_rx_thread_pri </td><td>RX_THREAD_PRI_DFLT </td><td>Specifies the priority of the BCM RX thread  </td></tr>
<tr>
<td>spn_RX_POOL_NOF_PKTS </td><td>rx_pool_nof_pkts </td><td>BCM_RX_POOL_COUNT_DEFAULT </td><td>Specifies number of packets for BCM RX buffer allocation. This is equal to number of channels x chains per channel x descriptors per chain. For multi unit systems, the resulting value needs to be multiplied by number of units.  </td></tr>
<tr>
<td>spn_LINKSCAN_THREAD_PRI </td><td>linkscan_thread_pri </td><td>50 </td><td>Specifies the priority of the BCM Linkscan thread  </td></tr>
<tr>
<td>spn_PORTMON_THREAD_PRI </td><td>portmon_thread_pri </td><td>50 </td><td>Specifies the priority of the BCM Portmon thread  </td></tr>
<tr>
<td>spn_BST_SYNC_THREAD_PRI </td><td>bst_sync_thread_pri </td><td>50 </td><td>Specifies the priority of the bcm_bst_sync_thread  </td></tr>
<tr>
<td>spn_BHH_THREAD_PRI </td><td>bhh_thread_pri </td><td>BHH_THREAD_PRI_DFLT </td><td>Specifies the priority of the bcmBHH thread  </td></tr>
<tr>
<td>spn_IBOD_SYNC_THREAD_PRI </td><td>ibod_sync_thread_pri </td><td>50 </td><td>Specifies the priority of the bcmIbodSync thread  </td></tr>
<tr>
<td>spn_BCM_FT_REPORT_THREAD_PRI </td><td>bcm_ft_report_thread_pri </td><td>50 </td><td>Specifies the priority of the bcmFtExportDma thread  </td></tr>
<tr>
<td>spn_BFD_THREAD_PRI </td><td>bfd_thread_pri </td><td>BCM_ESW_BFD_THREAD_PRI_DFLT </td><td>Specifies the priority of the bcmBFD thread  </td></tr>
<tr>
<td>spn_SOC_DMA_MONITOR_THREAD_PRI </td><td>soc_dma_monitor_thread_pri </td><td>0 </td><td>Specifies the priority of the dma monitor thread thread(bcmDmaIntrM)  </td></tr>
<tr>
<td>spn_SOC_KNET_RX_THREAD_PRI </td><td>soc_knet_rx_thread_pri </td><td>0 </td><td>Specifies the priority of the SOC KNET RX thread  </td></tr>
<tr>
<td>spn_BCM_ESW_PSCAN_THREAD_PRI </td><td>bcm_esw_pscan_thread_pri </td><td>BCM_ESW_PSCAN_THREAD_PRI_DFLT </td><td>Specifies the priority of the bcmPSCAN thread  </td></tr>
<tr>
<td>spn_SBUS_DMA_DESC_THREAD_PRI </td><td>sbus_dma_desc_thread_pri </td><td>50 </td><td>Specifies the priority of the socdmadesc thread  </td></tr>
<tr>
<td>spn_ESM_RECOVERY_THREAD_PRI </td><td>esm_recovery_thread_pri </td><td>50 </td><td>Specifies the priority of the esm_recovery thread  </td></tr>
<tr>
<td>spn_PDMA_TIMEOUT_USEC </td><td>pdma_timeout_usec </td><td>500000 </td><td>Packet DMA abort timeout  </td></tr>
<tr>
<td>spn_CDMA_TIMEOUT_USEC </td><td>cdma_timeout_usec </td><td>10000000 </td><td>Counter DMA collection pass timeout in microseconds  </td></tr>
<tr>
<td>spn_CDMA_PIO_HOLD_ENABLE </td><td>cdma_pio_hold_enable </td><td>1 </td><td>Manually collect the HOLD register in the counter DMA thread on BCM568xx and BCM567xx devices.  </td></tr>
<tr>
<td>spn_TDMA_TIMEOUT_USEC </td><td>tdma_timeout_usec </td><td>soc-&gt;tableDmaTimeout </td><td>Table DMA operation timeout in microseconds  </td></tr>
<tr>
<td>spn_TDMA_INTR_ENABLE </td><td>tdma_intr_enable </td><td>1 </td><td>Table DMA operation should use interrupt rather than poll for completion  </td></tr>
<tr>
<td>spn_TSLAM_TIMEOUT_USEC </td><td>tslam_timeout_usec </td><td>soc-&gt;tslamDmaTimeout </td><td>Table SLAM DMA operation timeout in microseconds  </td></tr>
<tr>
<td>spn_TSLAM_INTR_ENABLE </td><td>tslam_intr_enable </td><td>1 </td><td>Table SLAM DMA operation should use interrupt rather than poll for completion  </td></tr>
<tr>
<td>spn_SCHANFIFO_TIMEOUT_USEC </td><td>schanfifo_timeout_usec </td><td>soc-&gt;schanFifoTimeout </td><td>SCHAN FIFO operation timeout in microseconds  </td></tr>
<tr>
<td>spn_SCHANFIFO_INTR_ENABLE </td><td>schanfifo_intr_enable </td><td>1 </td><td>SCHAN FIFO operation should use interrupt rather than poll for completion  </td></tr>
<tr>
<td>spn_CCMDMA_TIMEOUT_USEC </td><td>ccmdma_timeout_usec </td><td>soc-&gt;ccmDmaTimeout </td><td>CCM DMA operation timeout in microseconds  </td></tr>
<tr>
<td>spn_CCMDMA_INTR_ENABLE </td><td>ccmdma_intr_enable </td><td>1 </td><td>CCM DMA operation should use interrupt rather than poll for completion  </td></tr>
<tr>
<td>spn_DMA_DESC_TIMEOUT_USEC </td><td>dma_desc_timeout_usec </td><td>soc-&gt;sbd_dm_inf-&gt;timeout </td><td>SBUSDMA descriptor mode operation timeout in microseconds  </td></tr>
<tr>
<td>spn_DMA_ABORT_TIMEOUT_USEC </td><td>dma_abort_timeout_usec </td><td>0 </td><td>timeout for DMA abort (of all DMA types) in microseconds  </td></tr>
<tr>
<td>spn_DMA_DESC_INTR_ENABLE </td><td>dma_desc_intr_enable </td><td>1 </td><td>SBUSDMA descriptor mode operation should use interrupt rather than poll for completion  </td></tr>
<tr>
<td>spn_DCB_INTR_MITIGATE_ENABLE </td><td>dcb_intr_mitigate_enable </td><td>0 </td><td>Packet DMA interrupts should be mitigated to improve performance  </td></tr>
<tr>
<td>spn_SOC_CTR_MAXERR </td><td>soc_ctr_maxerr </td><td>5 </td><td>Maximum number of consecutive S-channel errors the counter collection code will tolerate before the counter thread gives up and exits.  </td></tr>
<tr>
<td>spn_SOC_COUNTER_CONTROL_LEVEL </td><td>soc_counter_control_level </td><td>HIGH_LEVEL </td><td>stat info will include the specific priotity and higher priorities possible values: LOW_LEVEL, MEDIUM_LEVEL, HIGH_LEVEL.  </td></tr>
<tr>
<td>spn_SOC_SKIP_RESET </td><td>soc_skip_reset </td><td>0 </td><td>Skip hardware reset (CMIC_CONFIG.RESET_CPS) when calling soc_reset(). This means that e.g. 'init soc' will NOT perform a hard reset.  </td></tr>
<tr>
<td>spn_COUNTER_THREAD_PRI </td><td>counter_thread_pri </td><td>50 </td><td>Miscellaneous thread priorities; 0 is highest and 255 is lowest  </td></tr>
<tr>
<td>spn_COUNTER_EVICT_THREAD_PRI </td><td>counter_evict_thread_pri </td><td>50 </td><td>Miscellaneous thread priorities; 0 is highest and 255 is lowest  </td></tr>
<tr>
<td>spn_COUNTER_EVICT_HOSTBUF_SIZE </td><td>counter_evict_hostbuf_size </td><td>8192 </td><td>Number of entries in host buffer used for FIFO DMA in counter eviction  </td></tr>
<tr>
<td>spn_COUNTER_EVICT_ENTRIES_MAX </td><td>counter_evict_entries_max </td><td>0 </td><td>Number of entries in host buffer after which eviction thread should yield  </td></tr>
<tr>
<td>spn_CB_ABORT_ON_ERR </td><td>cb_abort_on_err </td><td>0 </td><td>Check callback return code and abort on error.  </td></tr>
<tr>
<td>spn_LCCDRAIN_TIMEOUT_USEC </td><td>lccdrain_timeout_usec </td><td>250000 </td><td>When a link goes down for any reason, the driver waits for all packets to that port to drain from the MMU before continuing. There is a timeout in case the packet count is non-zero AND non-decrementing. This is only for devices with UniMAC and TriMAC.  </td></tr>
<tr>
<td>spn_SOC_SCOREBOARD_ENABLE </td><td>soc_scoreboard_enable </td><td>0  </td></tr>
<tr>
<td>spn_SOC_SCOREBOARD_INTERVAL </td><td>soc_scoreboard_interval </td><td>2000000  </td></tr>
<tr>
<td>spn_L3_ENABLE </td><td>l3_enable </td><td>1 </td><td>L3 switching enable  </td></tr>
<tr>
<td>spn_IPMC_ENABLE </td><td>ipmc_enable </td><td>1 </td><td>IMPC switching enable  </td></tr>
<tr>
<td>spn_IPMC_DO_VLAN </td><td>ipmc_do_vlan </td><td>1 </td><td>Include the VLAN as part of the hash key for L3 IPMC  </td></tr>
<tr>
<td>spn_IPMC_L2_USE_VLAN_VPN </td><td>ipmc_l2_use_vlan_vpn </td><td>0 </td><td>Enable broadcast domain (VLAN/VPN) hash keys lookup for L2 IPMC In absence of this config the device loopkup IPMC multicast table based on L3 ingress interface.  </td></tr>
<tr>
<td>spn_TRUNK_EXTEND </td><td>trunk_extend </td><td>1 </td><td>EXTEND maximum number of front panel trunk groups from 32 to 128  </td></tr>
<tr>
<td>spn_ARL_RESYNC_DELAY </td><td>arl_resync_delay </td><td>3000000 </td><td>Delay this long after an ARL message overrun before a lengthy ARL- resync process. Setting to 0 to disables resync, in peril of getting an inconsistent ARL message stream and/or corrupt L2 shadow table.  </td></tr>
<tr>
<td>spn_L2XMSG_AVL </td><td>l2xmsg_avl </td><td>1 on most XGS devices, 0 on BCM5660x </td><td>Enable L2X shadowing into AVL tree.  </td></tr>
<tr>
<td>spn_L2XMSG_MODE </td><td>l2xmsg_mode </td><td>L2MODE_POLL </td><td>Mode control to select L2 Table DMA mode aka L2MODE_POLL (0) or L2MOD_FIFO mechanism aka L2MODE_FIFO (1) for L2 table change notification.  </td></tr>
<tr>
<td>spn_L2XMSG_THREAD_PRI </td><td>l2xmsg_thread_pri </td><td>50 </td><td>Priority of the <em>soc_l2x_thread, that is used to synchronize shadow copy of the L2 entry with the HW table  </em></td></tr>
<tr>
<td><em>spn_L2XMSG_THREAD_USEC </em></td><td><em>l2xmsg_thread_usec </em></td><td><em>3000000 </em></td><td><em>Period between synchronizations of the software L2X shadow table with the hardware (5690 only). The thread actually runs every l2xmsg_thread_usec/l2xmsg_chunks microseconds.  </em></td></tr>
<tr>
<td><em>spn_L2XMSG_SHADOW_HIT_BITS </em></td><td><em>l2xmsg_shadow_hit_bits </em></td><td><em>1 </em></td><td><em>The l2xmsg thread will call back to the user any time an L2X address is added, removed, or changed. However, if only the hit bit changes, it will not call back unless l2xmsg_shadow_hit_bits is set to 1.  </em></td></tr>
<tr>
<td><em>spn_L2XMSG_SHADOW_HIT_SRC </em></td><td><em>l2xmsg_shadow_hit_src </em></td><td><em>0 </em></td><td><em>The l2xmsg thread will call back to the user any time an L2X address is added, removed, or changed. However, if only the source hit bit changes, it will not call back unless l2xmsg_shadow_hit_bits is set to 0 and l2xmsg_shadow_hit_src is set to 1.  </em></td></tr>
<tr>
<td><em>spn_L2XMSG_SHADOW_HIT_DST </em></td><td><em>l2xmsg_shadow_hit_dst </em></td><td><em>0 </em></td><td><em>The l2xmsg thread will call back to the user any time an L2X address is added, removed, or changed. However, if only the destination hit bit changes, it will not call back unless l2xmsg_shadow_hit_bits is set to 0 and l2xmsg_shadow_hit_dst is set to 1.  </em></td></tr>
<tr>
<td><em>spn_L2XMSG_CHUNKS </em></td><td><em>l2xmsg_chunks </em></td><td><em>8 </em></td><td><em>Synchronize the L2X table in chunks to spread out the work over time and save memory on size of DMA buffer. Must be power of 2.  </em></td></tr>
<tr>
<td><em>spn_L2XMSG_HOSTBUF_SIZE </em></td><td><em>l2xmsg_hostbuf_size </em></td><td><em>1024 </em></td><td><em>Size of the buffer that is used to drain L2 FIFO when working in the L2 FIFO mode  </em></td></tr>
<tr>
<td><em>spn_ARL_CLEAN_TIMEOUT_USEC </em></td><td><em>arl_clean_timeout_usec </em></td><td><em>5000000 </em></td><td><em>Timeout for hardware-accelerated ARL delete operations including: delete by port, delete by port+modid, delete by VLAN, delete by trunk.  </em></td></tr>
<tr>
<td><em>spn_MEM_SCAN_THREAD_PRI </em></td><td><em>mem_scan_thread_pri </em></td><td><em>50 </em></td><td><em>Specifies the priority of the memory scanning and error correction thread  </em></td></tr>
<tr>
<td><em>spn_MEM_SCAN_CHUNK_SIZE </em></td><td><em>mem_scan_chunk_size </em></td><td><em>256 </em></td><td><em>Specifies the number of table entries to be retrieved at a time during memory scanning.  </em></td></tr>
<tr>
<td><em>spn_MEM_SCAN_ENABLE </em></td><td><em>mem_scan_enable </em></td><td><em>1 </em></td><td><em>Control to automatically run background memory scan.  </em></td></tr>
<tr>
<td><em>spn_MEM_SCAN_RATE </em></td><td><em>mem_scan_rate </em></td><td><em>4096 </em></td><td><em>Specifies the memory scan rate in terms of entries per pass.  </em></td></tr>
<tr>
<td><em>spn_MEM_SCAN_INTERVAL </em></td><td><em>mem_scan_interval </em></td><td><em>10000000 </em></td><td><em>Specifies the memory scan repeat interval.  </em></td></tr>
<tr>
<td><em>spn_MEM_SCAN_NON_TCAM_ITERATIONS </em></td><td><em>mem_scan_non_tcam_iterations </em></td><td><em>2 </em></td><td><em>Specifies how many non-TCAM cycles to perform for every complete TCAM sweep in memscan.  </em></td></tr>
<tr>
<td><em>spn_SRAM_SCAN_THREAD_PRI </em></td><td><em>sram_scan_thread_pri </em></td><td><em>50 </em></td><td><em>Specifies the priority of the sram scanning and error correction thread  </em></td></tr>
<tr>
<td><em>spn_SRAM_SCAN_CHUNK_SIZE </em></td><td><em>sram_scan_chunk_size </em></td><td><em>256 </em></td><td><em>Specifies the number of table entries to be retrieved at a time during sram scanning.  </em></td></tr>
<tr>
<td><em>spn_SRAM_SCAN_ENABLE </em></td><td><em>sram_scan_enable </em></td><td><em>0 </em></td><td><em>Control to automatically run background sram scan.  </em></td></tr>
<tr>
<td><em>spn_SRAM_SCAN_RATE </em></td><td><em>sram_scan_rate </em></td><td><em>4096 </em></td><td><em>Specifies the sram scan rate in terms of entries per pass.  </em></td></tr>
<tr>
<td><em>spn_SRAM_SCAN_INTERVAL </em></td><td><em>sram_scan_interval </em></td><td><em>100000000 </em></td><td><em>Specifies the sram scan repeat interval.  </em></td></tr>
<tr>
<td><em>spn_SCHAN_TIMEOUT_USEC </em></td><td><em>schan_timeout_usec </em></td><td><em>soc-&gt;schanTimeout </em></td><td><em>S-Channel operation timeout in microseconds. Note that ARL insert/delete messages can take a while if the ARL is highly active.  </em></td></tr>
<tr>
<td><em>spn_MIIM_TIMEOUT_USEC </em></td><td><em>miim_timeout_usec </em></td><td><em>soc-&gt;miimTimeout </em></td><td><em>MIIM operation timeout in microseconds  </em></td></tr>
<tr>
<td><em>spn_BIST_TIMEOUT_MSEC </em></td><td><em>bist_timeout_msec </em></td><td><em>soc-&gt;bistTimeout </em></td><td><em>Memory Built-In-Self-Test (BIST) timeout in milliseconds  </em></td></tr>
<tr>
<td><em>spn_SCHAN_INTR_ENABLE </em></td><td><em>schan_intr_enable </em></td><td><em>1 </em></td><td><em>Normally, the system will use polling for register/memory S-Channel operations and interrupts for time-consuming operations such as ARL insert/delete. If this schan_intr_enable is set to 0, polling will be used for ALL operations.  </em></td></tr>
<tr>
<td><em>spn_SCHAN_ERROR_BLOCK_USEC </em></td><td><em>schan_error_block_usec </em></td><td><em>250000 </em></td><td><em>Length of time to block the S-Channel error interrupt after one occurs. Prevents monopolizing the CPU (use 0 to disable any blocking).  </em></td></tr>
<tr>
<td><em>spn_MIIM_INTR_ENABLE </em></td><td><em>miim_intr_enable </em></td><td><em>1 </em></td><td><em>If miim_intr_enable variable is set to 1, the system will use interrupts for MII operations since they take a while (70 usec or so). If this variable is set to 0, polling will be used for all MII operations.  </em></td></tr>
<tr>
<td><em>spn_ARL_RATE_LIMIT </em></td><td><em>arl_rate_limit </em></td><td><em>3000 </em></td><td><em>Limit the number of ARL messages/sec the software will process, to keep it from hogging the CPU. Set to 0 to disable. Does not apply to L2X shadow table (see l2xmsg_thread_usec instead).  </em></td></tr>
<tr>
<td><em>spn_MMU_SDRAM_ENABLE </em></td><td><em>mmu_sdram_enable </em></td><td><em>1 </em></td><td><em>MMU SDRAM configuration  </em></td></tr>
<tr>
<td><em>spn_DIAG_LB_PACKET_TIMEOUT </em></td><td><em>diag_lb_packet_timeout </em></td><td><em>5 </em></td><td><em>Diagnostics loopback (tr 17 through tr 24) timeout in seconds for loopback packet reception  </em></td></tr>
<tr>
<td><em>spn_DIAG_LB_FILL_RX </em></td><td><em>diag_lb_fill_rx </em></td><td><em>0 </em></td><td><em>Diagnostics loopback - if set to TRUE, all receive buffers are filled with 0xdeadbeef before DMAing into them. It is slow, but then you will know if loopback miscompares are due to skipped PCI writes.  </em></td></tr>
<tr>
<td><em>spn_DIAG_PW_THREAD_PRI </em></td><td><em>diag_pw_thread_pri </em></td><td><em>100 </em></td><td><em>Packet watcher thread priority  </em></td></tr>
<tr>
<td><em>spn_DIAG_PW_BUFFER_SIZE </em></td><td><em>diag_pw_buffer_size </em></td><td><em>-1 </em></td><td><em>When set to &gt;= 68, packet watcher will run in truncating mode, allocating smaller Rx buffers and accepting oversized packets on all Rx DMA channels.  </em></td></tr>
<tr>
<td><em>spn_CFAP_TESTS </em></td><td><em>cfap_tests </em></td><td><em>MT_PAT_CHECKER|MT_PAT_ICHECKER </em></td><td><em>Select memory tests run by cfapinit (default MT_PAT_FIVES and MT_PAT_AS)  </em></td></tr>
<tr>
<td><em>spn_PHY_ENABLE </em></td><td><em>phy_enable </em></td><td><em>1 </em></td><td><em>If phy_enable is set to 0, all ports will use the null PHY driver. This is useful for simulations on Quickturn.  </em></td></tr>
<tr>
<td><em>spn_PHY_NULL </em></td><td><em>phy_null </em></td><td><em>Port </em></td><td><em>0 </em></td><td><em>If phy_null</em>&lt;port&gt; is set to 1, the port will use the null PHY driver. This is useful for configuring direct-connect GMII links such as the chip-to-chip links on a 48-port board (example shown for 48 port board).  </td></tr>
<tr>
<td>spn_PHY_SIMUL </td><td>phy_simul </td><td>Port </td><td>0 </td><td>If phy_simul_&lt;port&gt; is set to 1, the port will use the simulation.  </td></tr>
<tr>
<td>spn_PHY_AUTOMEDIUM </td><td>phy_automedium </td><td>Port </td><td>1 </td><td>Fiber vs. copper autodetection enable.  </td></tr>
<tr>
<td>spn_PHY_FIBER_PREF </td><td>phy_fiber_pref </td><td>Port </td><td>1 </td><td>Fiber vs. copper preference When automedium is enabled, phy_fiber_pref indicates which medium to prefer if BOTH are active. Selects fiber (1) or copper (0). When automedium is disabled, phy_fiber_pref indicates which medium to use. Selects fiber (1) or copper (0).  </td></tr>
<tr>
<td>spn_PHY_FIBER_DEGLITCH_USECS </td><td>phy_fiber_deglitch_usecs </td><td>Port </td><td>0 </td><td>Fiber de-glitch: some GBICs may cause a brief fiber energy detect when inserted, even without a link. This could cause the copper link to be dropped, so an energy detect de-glitch is provided. The phy_fiber_deglitch_usecs is the de-glitch time in usec. This is only applied to BCM5421S PHY device.  </td></tr>
<tr>
<td>spn_PHY_AUTONEG_TIMEOUT </td><td>phy_autoneg_timeout </td><td>Port </td><td>250000 </td><td>Per-port parameter on maximum time to wait for PHY autoneg busy condition.  </td></tr>
<tr>
<td>spn_PHY_SERDES </td><td>phy_serdes  </td></tr>
<tr>
<td>spn_PHY_SERDES_AUTOS </td><td>phy_serdes_autos </td><td>Port </td><td>0 </td><td>Serdes Autonegotiation configuration This per-port parameter specifies what will happen if autonegotiation is on but the remote partner is not autonegotiating. If the value is zero, we will not link. If the value is non-zero, we will link.  </td></tr>
<tr>
<td>spn_PHY_5464S </td><td>phy_5464S </td><td>Port </td><td>0 </td><td>This specifies the external PHY device is BCM5464S.  </td></tr>
<tr>
<td>spn_PHY_5690 </td><td>phy_5690 </td><td>Port </td><td>FALSE </td><td>This specifies the external PHY device is BCM5690.  </td></tr>
<tr>
<td>spn_PHY_8706 </td><td>phy_8706 </td><td>Port </td><td>FALSE </td><td>This specifies the external PHY device is BCM8706 and equivalent.  </td></tr>
<tr>
<td>spn_PHY_8072 </td><td>phy_8072 </td><td>Port </td><td>FALSE </td><td>This specifies the external PHY device is BCM8072 and equivalent.  </td></tr>
<tr>
<td>spn_PHY_84740 </td><td>phy_84740 </td><td>Port </td><td>FALSE </td><td>This specifies the external PHY device is BCM84740.  </td></tr>
<tr>
<td>spn_PHY_84752 </td><td>phy_84752 </td><td>Port </td><td>FALSE </td><td>This specifies the external PHY device is BCM84752.  </td></tr>
<tr>
<td>spn_PHY_84753 </td><td>phy_84753 </td><td>Port </td><td>FALSE </td><td>This specifies the external PHY device is BCM84753.  </td></tr>
<tr>
<td>spn_PHY_84754 </td><td>phy_84754 </td><td>Port </td><td>FALSE </td><td>This specifies the external PHY device is BCM84754.  </td></tr>
<tr>
<td>spn_PHY_84064 </td><td>phy_84064 </td><td>Port </td><td>FALSE </td><td>This specifies the external PHY device is BCM84064.  </td></tr>
<tr>
<td>spn_PHY_CHAIN_LENGTH </td><td>phy_chain_length </td><td>Port </td><td>FALSE </td><td>This specifies the position of external phy in the phy chain.  </td></tr>
<tr>
<td>spn_XPHY_PRIMARY_CORE_NUM </td><td>xphy_primary_core_num </td><td>Port </td><td>FALSE </td><td>This specifies the primary core number to which it belongs to.  </td></tr>
<tr>
<td>spn_PHY_TOPOLOGY </td><td>phy_topology </td><td>Port </td><td>0xFF:-1:-1 </td><td><p class="starttd">This specifies the position of external phy in the phy chain. For Recent PHY devices, logical ports can span across multiple cores These cores could be connected to multi-core external PHYs or Single core multi-lane external PHYs This presents complex topology options. Here is the format of the new config variable: Format1: phy_topology_pport_xphyId=mdio-addr:sys_lane:line_lane Format2: phy_topology_pport_xphyId_mapX=mdio-addr:sys_lane:line_lane where: pport = physical port number xphyId = position of the external PHY in the chain mdio_addr = mdio address of the external phy sys_lane = system side physical lane number line_lane = line side physical lane number mapX = index of lane mapping for specific pport and xphyId The above mentioned config would help in figuring out the physical lane numbers associated with the logical port to enable programming where there is no logical to logical lane mapping Here is an example for format1 case that show multiple cores connected to a external phy and it corresponding topology config</p>
<hr/>
 <table class="markdownTable">
<tr class="markdownTableHead">
<th class="markdownTableHeadNone"></th><th class="markdownTableHeadNone">________  </th><th class="markdownTableHeadNone"></th></tr>
<tr class="markdownTableRowOdd">
<td class="markdownTableBodyNone"></td><td class="markdownTableBodyNone">________  </td><td class="markdownTableBodyNone"></td></tr>
<tr class="markdownTableRowEven">
<td class="markdownTableBodyNone">CORE0  </td><td class="markdownTableBodyNone"></td><td class="markdownTableBodyNone">EXTPHY   </td></tr>
<tr class="markdownTableRowOdd">
<td class="markdownTableBodyNone"></td><td class="markdownTableBodyNone">________  </td><td class="markdownTableBodyNone"></td></tr>
<tr class="markdownTableRowEven">
<td class="markdownTableBodyNone"></td><td class="markdownTableBodyNone"></td><td class="markdownTableBodyNone"></td></tr>
<tr class="markdownTableRowOdd">
<td class="markdownTableBodyNone"></td><td class="markdownTableBodyNone">________  </td><td class="markdownTableBodyNone"></td></tr>
<tr class="markdownTableRowEven">
<td class="markdownTableBodyNone">________  </td><td class="markdownTableBodyNone"></td><td class="markdownTableBodyNone"></td></tr>
</table>
<p>| | Sys side | | ________ | | | | | | Line side | |\ | |__________ | | \ | | | CORE0 |\ \ /| |__________ | | \ \ / | | | |\ \ \/ /| |__________ | | \ \/\/ | | |________|\ \/\/\/| |__________ \/\/\/| | ________ /\/\/\ | | | |/ /\/\ | | | | / /\ \ | | | |/ / \ | | | CORE0 | / \ | EXTPHY | | |/ | | | | | | | |________| | |________| |________|</p>
<p class="intertd">In the above image the physical lane swap crossed the core boundary on core1&amp;2 and there is no logical to logical mapping for lanes 4 to 11 on the system side of ExtPhy with the internal PHY. If the user wants to run the PRBS on logical lane 4 (on internal PHY core1 logical lane 0), the driver can query the DB and get the necessary physical lane information (physical lane 8 in this case). Here is an example for format2 case that show the mux mode that one core connects to a external phy and it corresponding topology config</p>
<hr/>
<p> | | ________ | |__________ | |________| |__________\ | | | |__________ - PORT1 | |________| |__________/ | | | | | CORE | | EXTPHY | | |________| |__________ | | | |__________\ | |________| |__________ - PORT2 |________| | |__________/ | | |________| Sys side Line side</p>
<p class="endtd">In the above image, port1 and port2 map 4 line lanes and 2 system lines. There is no logical to logical mapping for lanes 0 to 7 on the system side of ExtPhy with the internal PHY. Here is an example to describe the relation. The format just describes the lane bitmap related with the port. Port1: mdio-addr is supposed to 0x10 and the first physical port is supposed to 0x8 phy_topology_8_1_map1=0x10:0:0 phy_topology_8_1_map2=0x10:0:1 phy_topology_9_1_map1=0x10:1:2 phy_topology_9_1_map2=0x10:1:3 Port2: phy_topology_10_1_map1=0x10:1:4 phy_topology_10_1_map2=0x10:1:5 phy_topology_11_1_map1=0x10:1:6 phy_topology_11_1_map2=0x10:1:7   </p>
</td></tr>
<tr>
<td>spn_PHY_LANE0_L2P_MAP </td><td>phy_lane0_l2p_map </td><td>Port </td><td>0 </td><td>Specify the physical lane number corresponding to the logical lane0 .  </td></tr>
<tr>
<td>spn_PHY_AN_C72 </td><td>phy_an_c72 </td><td>Port </td><td>FALSE </td><td>This controls the clause 72 enable(1), disable(0).  </td></tr>
<tr>
<td>spn_PHY_AN_FEC </td><td>phy_an_fec </td><td>Port </td><td>FALSE </td><td>This controls the clause 91(FEC) enable(2), the clause 74(FEC) enable(1), disable(0).  </td></tr>
<tr>
<td>spn_PHY_EXT_AN_FEC </td><td>phy_ext_an_fec </td><td>Port </td><td>0 </td><td>Advertise Clause 74 (or) Clause 91 Forward Error Correction (FEC) as part of Auto-Negotiation ability for external PHYs 0 - Do not advertise FEC as Auto-Negotiation ability. 1 - Advertise FEC CL74 as Auto-Negotiation ability. 2 - Advertise FEC CL91 as Auto-Negotiation ability.  </td></tr>
<tr>
<td>spn_PHY_AN_C73 </td><td>phy_an_c73 </td><td>Port </td><td>FALSE </td><td>This controls the clause 73 auto-negotiation. Disable cl73(0), Enable cl73_and_c73bam(1), Enable cl73_wo_c73bam(2), Enable cl73_and_MSA(3), Enable MSA_ONLY(4). Enable CL73_CL37(5).  </td></tr>
<tr>
<td>spn_PHY_AN_C37 </td><td>phy_an_c37 </td><td>Port </td><td>FALSE </td><td>This controls the clause 37 auto-negotiation. Disable cl37(0), Enable cl37_and_c37bam(1), Enable cl37_wo_c37bam(2).  </td></tr>
<tr>
<td>spn_PHY_AN_ALLOW_PLL_CHANGE </td><td>phy_an_allow_pll_change </td><td>Port </td><td>FALSE </td><td>This controls if pll change allowed during AN enable(1), disable(0).  </td></tr>
<tr>
<td>spn_SERDES_AN_C73_TX_FIFO_RESET_ENABLE </td><td>serdes_an_c73_tx_fifo_reset_enable </td><td>Port </td><td>FALSE </td><td>This config enables TX FIFO RESET routine in Warpcore firmware. The routine performs a targeted reset of the tx_os8_fifo whenever the CL73 arbitration FSM enters either the TX_DISABLE or the AN_GOOD_CHECK states. When enabled this config applies to independent channel mode when CL73 AN is enabled. The config is relevant to Warpcore B0/C0/.. By default, the routine is disabled in firmware.  </td></tr>
<tr>
<td>spn_PHY_EXT_ROM_BOOT </td><td>phy_ext_rom_boot </td><td>Port </td><td>1 </td><td>This controls whether to load the external ROM microcode to the applicable PHY devices, load(1), not load(0).  </td></tr>
<tr>
<td>spn_PHY_FORCE_FIRMWARE_LOAD </td><td>phy_force_firmware_load </td><td>Port </td><td>1 </td><td>This controls whether to force firmware load during PHY init of applicable PHY devices, auto load (2) force load (1), may skip load(0) This is also used for specifying download method. Along with force(1) 2nd nibble is used to specify firmware download method. Below are the values for firmware download methods 0x01 Do not download the firmware 0x11 force download the FW through MDIO 0x21 force download(Flash) FW to EEPROM 0x12 auto download the FW throgh MDIO if the version is not same as current one.  </td></tr>
<tr>
<td>spn_PHY_LONG_XFI </td><td>phy_long_xfi </td><td>Port </td><td>1 </td><td>This indicates whether the long cable is used on the external PHY device with XFI interface, By default XFI cannot drive long distance cables. TX preemphasis needs to be adjusted if long cables are used on the XFI side.  </td></tr>
<tr>
<td>spn_PHY_HALF_POWER </td><td>phy_half_power </td><td>Port </td><td>0 </td><td>this controls half power mode for applicable PHY devices, enable(1), disable(0).  </td></tr>
<tr>
<td>spn_PHY_LOW_POWER_MODE </td><td>phy_low_power_mode </td><td>Port </td><td>7 </td><td>set BCM5488 family PHY to operate in class A/B low power mode. Accept value 0(lowest power) to 7(highest power).  </td></tr>
<tr>
<td>spn_PHY_OCTAL_PORT_FIRST </td><td>phy_octal_port_first </td><td>Port </td><td>0 </td><td>indicate which port is the first port of the octal PHY.  </td></tr>
<tr>
<td>spn_PHY_HL65_1LANE_MODE </td><td>phy_hl65_1lane_mode </td><td>Port </td><td>xgxs_ctrl </td><td>Set the given XGXS control mode in independent channel mode for Hyperlite/Hypercore/Warpcore serdes. Valid value 4,5, and 6  </td></tr>
<tr>
<td>spn_PHY_8040_SWITCH_PORT </td><td>phy_8040_switch_port </td><td>Port </td><td>PHY8040_DFLT_SWITCH_PORT </td><td>Specify switch port on BCM8040. The switch port is the port connecting to MAC side device.  </td></tr>
<tr>
<td>spn_PHY_8040_MUX_PORT0 </td><td>phy_8040_mux_port0 </td><td>Port </td><td>PHY8040_DFLT_MUX_PORT0 </td><td>Specify mux port0 on BCM8040. A mux port will connect to another PHY device.  </td></tr>
<tr>
<td>spn_PHY_8040_MUX_PORT1 </td><td>phy_8040_mux_port1 </td><td>Port </td><td>PHY8040_DFLT_MUX_PORT1 </td><td>Specify mux port1 on BCM8040. A mux port will connect to another PHY device.  </td></tr>
<tr>
<td>spn_PHY_8040_MUX_PORT2 </td><td>phy_8040_mux_port2 </td><td>Port </td><td>PHY8040_MUX_PORT_INVALID </td><td>Specify mux port2 on BCM8040. A mux port will connect to another PHY device. The port is treated as invalid if there is no PHY device connecting to  </td></tr>
<tr>
<td>spn_PHY_53314_CLK156 </td><td>phy_53314_clk156 </td><td>1 </td><td>Specify 53314 PHY device operating frequency as 156.25MHz.  </td></tr>
<tr>
<td>spn_PHY_BUS_I2C </td><td>phy_bus_i2c </td><td>Port </td><td>0 </td><td>Specify the external PHY device uses I2C bus instead of MDIO bus  </td></tr>
<tr>
<td>spn_PHY_COPPER_SFP </td><td>phy_copper_sfp </td><td>Port </td><td>0 </td><td>Specify the external PHY device is a copper SFP PHY  </td></tr>
<tr>
<td>spn_PHY_FIBER_CAPABLE </td><td>phy_fiber_capable </td><td>Port </td><td>1 </td><td>The PHY has a fiber medium in addition to a copper medium  </td></tr>
<tr>
<td>spn_PHY_OPERATIONAL_MODE </td><td>phy_operational_mode </td><td>Port </td><td>0 </td><td>Set phy operational mode (repeater/retimer/Gearbox/EBE). Value 0 =&gt; Repeater (default) Value 1 =&gt; Retimer Value 2 =&gt; Gearbox Value 3 =&gt; EBE  </td></tr>
<tr>
<td>spn_PHY_INIT_CL72 </td><td>phy_init_cl72 </td><td>Port </td><td>FALSE </td><td>Initialize external phy with CL72 enabled  </td></tr>
<tr>
<td>spn_PHY_ALT_DATAPATH_MODE </td><td>phy_alt_datapath_mode </td><td>Port </td><td>0 </td><td>Set phy datapath mode (default/alternate). Value 0 =&gt; Default Datapath (default) Value 1 =&gt; Alternate DataPath  </td></tr>
<tr>
<td>spn_PHY_PCS_REPEATER </td><td>phy_pcs_repeater </td><td>Port </td><td>0 </td><td>Bypass the PCS retimer function to provide better latency. However it requires a more clean input clock than in retimer mode  </td></tr>
<tr>
<td>spn_PHY_SYS_INTERFACE </td><td>phy_sys_interface </td><td>Port </td><td>0 </td><td>Specify the sytem side interface to be configured for the PHY  </td></tr>
<tr>
<td>spn_PHY_ULL_DATAPATH </td><td>phy_ull_datapath </td><td>Port </td><td>0 </td><td>Specify the data path mode to be configured for the PHY  </td></tr>
<tr>
<td>spn_PHY_TX_DISABLE_NO_LPMODE </td><td>phy_tx_disable_no_lpmode </td><td>Port </td><td>0 </td><td>Specify tx disable to not be wired to LPMODE pin from the PHY to the cage  </td></tr>
<tr>
<td>spn_GIG_IOV </td><td>gig_iov </td><td>Port </td><td>0 </td><td>gig port i/o voltage control on BCM5615 and similar devices  </td></tr>
<tr>
<td>spn_IF_TBI </td><td>if_tbi </td><td>Port </td><td>0 </td><td>Force the port into TBI(10-bit interface) mode  </td></tr>
<tr>
<td>spn_BCM5632_MODE </td><td>bcm5632_mode </td><td>0 </td><td>Set 10G+ stack ports to default to B5632 encapsulation instead of HiGig format  </td></tr>
<tr>
<td>spn_BCM_METER_CLEAR_FE </td><td>bcm_meter_clear_fe </td><td>1 </td><td>Reset meters for 10/100Mb ports during initialization  </td></tr>
<tr>
<td>spn_BCM_METER_CLEAR_GE </td><td>bcm_meter_clear_ge </td><td>1 </td><td>Reset meters for 1000Mb ports during initialization  </td></tr>
<tr>
<td>spn_BCM_METER_CLEAR_XE </td><td>bcm_meter_clear_xe </td><td>1 </td><td>Reset meters for 10GE ports during initialization  </td></tr>
<tr>
<td>spn_XGXS_PREEMPHASIS </td><td>xgxs_preemphasis </td><td>Port </td><td>(phyrev&gt;2 </td><td>Fusion/Uni core preemphasis, driver current and pre-driver current values 0-15 (can be changed per-port)  </td></tr>
<tr>
<td>spn_XGXS_DRIVER_CURRENT </td><td>xgxs_driver_current </td><td>Port </td><td>0xb </td><td>Configure the given driver current value for applicable XGXS serdes devices.  </td></tr>
<tr>
<td>spn_XGXS_PRE_DRIVER_CURRENT </td><td>xgxs_pre_driver_current </td><td>Port </td><td>0xb </td><td>Configure the given pre driver current value for applicable XGXS serdes devices.  </td></tr>
<tr>
<td>spn_XGXS_PLLLOCK </td><td>xgxs_plllock </td><td>Port </td><td>0x7 </td><td>Fusion PLL lock range value 0-15 (can be changed per-port)  </td></tr>
<tr>
<td>spn_XGXS_EQUALIZER </td><td>xgxs_equalizer </td><td>Port </td><td>IS_HG_PORT(unit,port </td><td>Set the specific RX equalizer control value for applicable XGXS devices  </td></tr>
<tr>
<td>spn_XGXS_OFFSET </td><td>xgxs_offset </td><td>Port </td><td>IS_HG_PORT(unit,port </td><td>Set the specific offset which is part of RX equalizer control value for applicable XGXS devices  </td></tr>
<tr>
<td>spn_XGXS_LCPLL_XTAL_REFCLK </td><td>xgxs_lcpll_xtal_refclk </td><td>0 </td><td>Use crystal input for LCPLL  </td></tr>
<tr>
<td>spn_XGXS_WCPLL_XTAL_REFCLK </td><td>xgxs_wcpll_xtal_refclk </td><td>0 </td><td>Use crystal input for WCPLL  </td></tr>
<tr>
<td>spn_XGXS_QGPLL_XTAL_REFCLK </td><td>xgxs_qgpll_xtal_refclk </td><td>0 </td><td>Use crystal input for QGPLL  </td></tr>
<tr>
<td>spn_XGXS_PHY_PLL_DIVIDER </td><td>xgxs_phy_pll_divider </td><td>0 </td><td>phy pll divider  </td></tr>
<tr>
<td>spn_XGXS_PHY_OVERSAMPLE_MODE </td><td>xgxs_phy_oversample_mode </td><td>0 </td><td>phy oversample mode  </td></tr>
<tr>
<td>spn_XGXS_LCPLL </td><td>xgxs_lcpll </td><td>Port </td><td>SAL_BOOT_QUICKTURN?0:1 </td><td>Fusion core reference clock selection External Clock = 0, Internal LCPLL = 1  </td></tr>
<tr>
<td>spn_LOAD_FIRMWARE </td><td>load_firmware </td><td>Port </td><td>2 </td><td>this property is for debug and diagnostic purpose. byte0: 0: not loading WC firmware 1: load from MDIO. default method. 2: load from parallel bus if applicable. Provide fast downloading time byte1: bit 0 0: inform uC not to perform checksum calculation(default). Save ~70ms for WC init time 1: inform uC to perform checksum calculation. byte1: bit 4 0: not to do the FW load verify 1: do the FW load verify.  </td></tr>
<tr>
<td>spn_XGXS_LCPLL_12GBPS </td><td>xgxs_lcpll_12gbps </td><td>Port </td><td>0 </td><td>Fusion core LCPLL clock speed selection - 10Gbps = 0, 12Gbps = 1  </td></tr>
<tr>
<td>spn_XGXS_PDETECT_10G </td><td>xgxs_pdetect_10g </td><td>Port </td><td>1 </td><td>Unicore 10G parallel detect (10/12 Gbps legacy speed detection)  </td></tr>
<tr>
<td>spn_XGXS_TX_LANE_MAP </td><td>xgxs_tx_lane_map </td><td>Port </td><td>0x0123 or 0x3210 for Warpcore serdes </td><td>Remap XGXS tx lanes to desired mapping. See xgxs_rx_lane_map  </td></tr>
<tr>
<td>spn_XGXS_RX_LANE_MAP </td><td>xgxs_rx_lane_map </td><td>Port </td><td>0x0123 or 0x3210 for Warpcore serdes </td><td>Remap XGXS rx lanes to desired mapping. Four bits were used for specifying each lane in the format of Lane 0 (bit 15-12), Lane 1 (bit 11-8), lane 2 (bit 7-4), and lane 3 (bit 3-0). For example, to reverse the rx lane mapping in 3, 2, 1, 0 order, set xgxs_rx_lane_map=0x3210. However for Warpcore serdes device, the format is in reversed order, that is, Lane 3 (bit 15-12), Lane 2 (bit 11-8),lane 1 (bit 7-4), and lane 0 (bit 3-0), The example above will be: set xgxs_rx_lane_map=0x0123.  </td></tr>
<tr>
<td>spn_PHY_TX_LANE_MAP </td><td>phy_tx_lane_map </td><td>Port </td><td>0x3210 - 1-to-1 map </td><td>Remap tx lanes to desired mapping. See phy_rx_lane_map.  </td></tr>
<tr>
<td>spn_PHY_CHAIN_TX_LANE_MAP_PHYSICAL </td><td>phy_chain_tx_lane_map_physical </td><td>Port </td><td>0x3210 - 1-to-1 map </td><td>Remap tx lanes to desired mapping. See phy_chain_rx_lane_map_physical.  </td></tr>
<tr>
<td>spn_PHY_XSW_LANE_MAP </td><td>phy_xsw_lane_map </td><td>Port </td><td>0x76543210 </td><td>Configure cross-switch lane mapping. Four bits are used for specifying each lane in the format of lane 0 (bits 3-0), lane 1 (bits 7-4), lane 3 (bits 11-8), etc.  </td></tr>
<tr>
<td>spn_PHY_RX_LANE_MAP </td><td>phy_rx_lane_map </td><td>Port </td><td>0x3210 - 1-to-1 map </td><td>Remap tx lanes to desired mapping. The format is in reversed order, that is, Lane 3 (bit 15-12), Lane 2 (bit 11-8),lane 1 (bit 7-4), and lane 0 (bit 3-0)  </td></tr>
<tr>
<td>spn_PHY_CHAIN_RX_LANE_MAP_PHYSICAL </td><td>phy_chain_rx_lane_map_physical </td><td>Port </td><td>0x3210 - 1-to-1 map </td><td>Remap tx lanes to desired mapping on applicable PHY devices Format: phy_chain_rx_lane_map_physical[{&lt;phys_port&gt;[&lt;phy:num&gt;]}] = VALUE &lt;phys_port&gt;: Physical port number which is corresponding to a physical lane within a Serdes or an external phy. If ommitted, this applies to all PHYs in the chain. &lt;phy_num&gt;: Serdes or phy number. If ommitted, this applies to all PHYs in the chain (internal/external) where the &lt;phys_port&gt; belongs to. 0 = internal Serdes 1 = the external phy directly attached to Serdes 2 = the external phy attached to phy1 3 = the external phy attached to phy2 etc. VALUE: The format is in reversed order, that is, bit3-0: lane 0 for physical port &lt;phys_port&gt; bit7-4: lane 1 for physical port &lt;phys_port&gt; bit11-8: lane 2 for physical port &lt;phys_port&gt; bit15-12: lane 3 for physical port &lt;phys_port&gt; etc. For Example: phy_chain_rx_lane_map_physical{1.0} = 0x2103 Internal Serdes rx lane map on physical port 1 phy_chain_rx_lane_map_physical{1.1} = 0x0123 rx lane swap for the physical physical port 1 in the innermost external phy  </td></tr>
<tr>
<td>spn_PHY_DIAG_BMP </td><td>phy_diag_bmp </td><td>Port </td><td>Bits [1:0] = 0b01 (log to memory) </td><td>BCM8806X Support Bits [1:0] = 0b00 - log to UART, 0b01 - log to memory, 0b10 - turn off logging  </td></tr>
<tr>
<td>spn_FCMAP_TRANSCEIVER_HOST_MANAGED </td><td>fcmap_transceiver_host_managed </td><td>Port </td><td>0 (Host Managed) </td><td>BCM8806X Support Host managed fiber channel transceiver. Is a Per-Port SOC property. 0 -&gt; Not Host managed (Default) 1-&gt;Host Managed.  </td></tr>
<tr>
<td>spn_ESM_SERDES_TX_LANE_MAP </td><td>esm_serdes_tx_lane_map </td><td>Port </td><td>0x3210 for esm serdes </td><td>Remap ESM serdes tx lanes to desired mapping. Four bits were used for specifying each lane in the format of Lane 3 (bit 15-12), Lane 2 (bit 11-8), lane 1 (bit 7-4), and lane 0 (bit 3-0). For ex: To reverse the rx lane mapping in 0-1-2-3 order, set esm_serdes_tx_lane_map_core0=0x0123. set esm_serdes_tx_lane_map_core1=0x0123, for core1 and so on  </td></tr>
<tr>
<td>spn_ESM_SERDES_RX_LANE_MAP </td><td>esm_serdes_rx_lane_map </td><td>Port </td><td>0x3210 for esm serdes </td><td>Remap ESM serdes rx lanes to desired mapping. Four bits were used for specifying each lane in the format of Lane 3 (bit 15-12), Lane 2 (bit 11-8), lane 1 (bit 7-4), and lane 0 (bit 3-0). For ex: To reverse the rx lane mapping in 0-1-2-3 order, set esm_serdes_rx_lane_map_core0=0x0123. set esm_serdes_rx_lane_map_core1=0x0123, for core1 and so on  </td></tr>
<tr>
<td>spn_ESM_SERDES_MASTER_CLK_SRC </td><td>esm_serdes_master_clk_src </td><td>Port </td><td>2 </td><td>Select a serdes for master clock source among/for a group of serdes devices For ex: set esm_serdes_master_clk_src=2, to select 3rd serdes(0,1,-&gt;2&lt;-)  </td></tr>
<tr>
<td>spn_ESM_SERDES_DRIVER_CURRENT </td><td>esm_serdes_driver_current </td><td>4 </td><td>ESM serdes lane TX amplitude control, default value is 4  </td></tr>
<tr>
<td>spn_ESM_SERDES_PRE_DRIVER_CURRENT </td><td>esm_serdes_pre_driver_current </td><td>4 </td><td>ESM serdes lane TX amplitude control, default value is 4  </td></tr>
<tr>
<td>spn_ESM_SERDES_PRECURSOR_TAP </td><td>esm_serdes_precursor_tap </td><td>0 </td><td>ESM serdes lane TX fir control to AFE for ESM and PentaCore only, default value is 0  </td></tr>
<tr>
<td>spn_ESM_SERDES_MAIN_TAP </td><td>esm_serdes_main_tap </td><td>40 </td><td>ESM serdes lane TX fir control to AFE for ESM and PentaCore only, default value is 40  </td></tr>
<tr>
<td>spn_ESM_SERDES_POSTCURSOR_TAP </td><td>esm_serdes_postcursor_tap </td><td>7 </td><td>ESM serdes lane TX fir control to AFE for ESM and PentaCore only, default value is 7  </td></tr>
<tr>
<td>spn_SERDES_LCPLL </td><td>serdes_lcpll </td><td>0 </td><td>Serdes reference clock selection External Clock = 0, Internal LCPLL = 1  </td></tr>
<tr>
<td>spn_SERDES_PREEMPHASIS </td><td>serdes_preemphasis </td><td>Port </td><td>preemph </td><td>Serdes core preemphasis. values 0-15 (can be changed per-port)  </td></tr>
<tr>
<td>spn_SERDES_PRE_DRIVER_CURRENT </td><td>serdes_pre_driver_current </td><td>Port </td><td>pdriver </td><td>Serdes core pre-driver current. values 0-15 (can be changed per-port)  </td></tr>
<tr>
<td>spn_SERDES_DRIVER_CURRENT </td><td>serdes_driver_current </td><td>Port </td><td>idriver </td><td>Serdes core driver current. values 0-15 (can be changed per-port)  </td></tr>
<tr>
<td>spn_SERDES_POST2_DRIVER_CURRENT </td><td>serdes_post2_driver_current </td><td>Port </td><td>postdriver </td><td>Serdes core post 2 driver current. values 0-15 (can be changed per-port)  </td></tr>
<tr>
<td>spn_SERDES_FIRMWARE_MODE </td><td>serdes_firmware_mode </td><td>Port </td><td>serdes firmware mode </td><td>Serdes micro controller firmware mode  </td></tr>
<tr>
<td>spn_SERDES_SCRAMBLER_ENABLE </td><td>serdes_scrambler_enable </td><td>Port </td><td>serdes scrambler enable </td><td>Serdes scrambler enable  </td></tr>
<tr>
<td>spn_SERDES_OS_MODE </td><td>serdes_os_mode </td><td>Port </td><td>0 </td><td>Serdes over sampling mode  </td></tr>
<tr>
<td>spn_SERDES_ENC_MODE </td><td>serdes_enc_mode </td><td>Port </td><td>0 </td><td>Serdes enocde mode  </td></tr>
<tr>
<td>spn_SERDES_PLL_DIV </td><td>serdes_pll_div </td><td>Port </td><td>0 </td><td>Serdes PLL divider value  </td></tr>
<tr>
<td>spn_SERDES_NUM_LANE </td><td>serdes_num_lane </td><td>Port </td><td>0 </td><td>Serdes number of lanes per port  </td></tr>
<tr>
<td>spn_SERDES_AUTOMEDIUM </td><td>serdes_automedium </td><td>Port </td><td>TRUE </td><td>Configure signal auto-detection between SGMII and fiber Note this only works when auto-negotiation is enabled.  </td></tr>
<tr>
<td>spn_SERDES_IF_TYPE </td><td>serdes_if_type </td><td>Port </td><td>1 </td><td>This manually select the port interface type like SFI, XFI, GMII, SGMII, XAUI, XLAUI  </td></tr>
<tr>
<td>spn_SERDES_FIBER_PREF </td><td>serdes_fiber_pref </td><td>Port </td><td>1 </td><td>This manually selects either fiber or SGMII when auto-detection is off  </td></tr>
<tr>
<td>spn_SERDES_SGMII_MASTER </td><td>serdes_sgmii_master </td><td>Port </td><td>FALSE </td><td>switch serdes SGMII master/slave mode configuration. Default is slave.  </td></tr>
<tr>
<td>spn_SERDES_QSGMII_SGMII_OVERRIDE </td><td>serdes_qsgmii_sgmii_override </td><td>Port </td><td>0 </td><td>In QSGMII serdes, this overrides the SGMII/QSGMII mode 0 = HW default (OTP/Strap Selected) , 1 = QSGMII, 2 = SGMII.  </td></tr>
<tr>
<td>spn_SERDES_2WIRE_XAUI </td><td>serdes_2wire_xaui </td><td>Port </td><td>FALSE </td><td>Enable/disable two lane XAUI interface on applicable serdes devices  </td></tr>
<tr>
<td>spn_SERDES_RX_LOS </td><td>serdes_rx_los </td><td>Port </td><td>0 </td><td>Enable serdes Loss Of Signal(LOS) function. 0 disable, 1 enable  </td></tr>
<tr>
<td>spn_SERDES_RX_LOS_INVERT </td><td>serdes_rx_los_invert </td><td>Port </td><td>0 </td><td>Invert serdes LOS signal level. 0 not invert, 1 invert  </td></tr>
<tr>
<td>spn_SERDES_TX_LOS_USEC </td><td>serdes_tx_los_usec </td><td>Port </td><td>75000 </td><td>TX serdes LOS interval to reset the LP receiver  </td></tr>
<tr>
<td>spn_SERDES_ASYMMETRIC_SPEED_MODE </td><td>serdes_asymmetric_speed_mode </td><td>Port </td><td>0 </td><td>Enable Asymmetric fixed speed mode. 1 enable  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_PLL_DIVIDER </td><td>serdes_pcs_speed_hto_pll_divider </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO pll_diviver  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_PMA_OS </td><td>serdes_pcs_speed_hto_pma_os </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO pma over sample mode  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_SCR_MODE </td><td>serdes_pcs_speed_hto_scr_mode </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO scramble mode  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_ENCODE_MODE </td><td>serdes_pcs_speed_hto_encode_mode </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO encode mode  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_CL48_CHECK_END </td><td>serdes_pcs_speed_hto_cl48_check_end </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO CL48 checkend mode  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_BLK_SYNC_END </td><td>serdes_pcs_speed_hto_blk_sync_end </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO block sync mode  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_REORDER_MODE </td><td>serdes_pcs_speed_hto_reorder_mode </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO reorder mode  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_CL36_EN </td><td>serdes_pcs_speed_hto_cl36_en </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO cl36 enable mode  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_DESCR1_MODE </td><td>serdes_pcs_speed_hto_descr1_mode </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO descramble reg1 mode  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_DEC1_MODE </td><td>serdes_pcs_speed_hto_dec1_mode </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO decode reg1 mode  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_DESKEW_MODE </td><td>serdes_pcs_speed_hto_deskew_mode </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO deskew mode  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_DESC2_MODE </td><td>serdes_pcs_speed_hto_desc2_mode </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO descramble reg2 mode  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_DESC2_BYTE_DEL </td><td>serdes_pcs_speed_hto_desc2_byte_del </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO descramble reg2 byte delete mode  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_BRCM64B66_DESCR </td><td>serdes_pcs_speed_hto_brcm64b66_descr </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO BRCM 64/66 descrmable mode  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_SGMII_MODE </td><td>serdes_pcs_speed_hto_sgmii_mode </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO SGMII mode  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_CLKCNT0 </td><td>serdes_pcs_speed_hto_clkcnt0 </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO clock counter0 value  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_CLKCNT1 </td><td>serdes_pcs_speed_hto_clkcnt1 </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO clock counter1 value  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_LPCNT0 </td><td>serdes_pcs_speed_hto_lpcnt0 </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO loop counter0 value  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_LPCNT1 </td><td>serdes_pcs_speed_hto_lpcnt1 </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO loop counter1 value  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_MAC_CGC </td><td>serdes_pcs_speed_hto_mac_cgc </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO MAC CGC value  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_PCS_REPCNT </td><td>serdes_pcs_speed_hto_pcs_repcnt </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO PCS repeat count  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_PCS_CRDTEN </td><td>serdes_pcs_speed_hto_pcs_crdten </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO PCS credit enable  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_PCS_CLKCNT </td><td>serdes_pcs_speed_hto_pcs_clkcnt </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO PCS clock count  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_PCS_CGC </td><td>serdes_pcs_speed_hto_pcs_cgc </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO PCS CGC value  </td></tr>
<tr>
<td>spn_SERDES_PCS_SPEED_HTO_CL72_ENABLE </td><td>serdes_pcs_speed_hto_cl72_enable </td><td>Port </td><td>0 </td><td>Serdes pcs speed HTO CL72 enable  </td></tr>
<tr>
<td>spn_SERDES_MIXED_RATE_ENABLE </td><td>serdes_mixed_rate_enable </td><td>Port </td><td>0 </td><td>Enable different speed rates in the same serdes. 1 enable  </td></tr>
<tr>
<td>spn_SERDES_1000X_AT_6250_VCO </td><td>serdes_1000x_at_6250_vco </td><td>Port </td><td>0 </td><td>Enable 1000X at 6.25G vco. default is running at 10.3125G 1 enable  </td></tr>
<tr>
<td>spn_SERDES_1000X_AT_25G_VCO </td><td>serdes_1000x_at_25g_vco </td><td>Port </td><td>0 </td><td>Enable 1000X at 25G vco. default is running at 20G vco 1 enable  </td></tr>
<tr>
<td>spn_SERDES_10G_AT_25G_VCO </td><td>serdes_10g_at_25g_vco </td><td>Port </td><td>0 </td><td>Enable 10GBase-R at 25G vco. default is running at 20G vco 1 enable  </td></tr>
<tr>
<td>spn_SERDES_FEC_ENABLE </td><td>serdes_fec_enable </td><td>Port </td><td>0 </td><td>Enable fec during serdes init 0 no fec, 1 cl74, 2 cl91  </td></tr>
<tr>
<td>spn_SERDES_1000X_AT_12500_VCO </td><td>serdes_1000x_at_12500_vco </td><td>Port </td><td>0 </td><td>Enable 1000X at 12.5G vco. default is running at 10.3125G vco 1 enable  </td></tr>
<tr>
<td>spn_SERDES_LANE_CONFIG </td><td>serdes_lane_config </td><td>Port </td><td>0 </td><td>serdes PMD lane configurations. suffixes and property values for each suffix: - dfe: on|off|lp - media_type: backplane|copper|optics - unreliable_los: 0|1 - cl72_auto_polarity_en: 0|1 - cl72_restart_timeout_en: 0|1 - channel_mode: force_nr|force_er for example, for logical port ce0, you can specify serdes_lane_config_dfe_ce0=on this will be implying that for logical port ce0 DFE is on  </td></tr>
<tr>
<td>spn_PORT_LP_TX_PRECODER </td><td>port_lp_tx_precoder </td><td>Port </td><td>0 </td><td>has the link partner enabled pre-coding on its TX side in other words - enable the decoding on my RX side. the configuration is per logical port. to enable the feature on my rx, the property value should be "enable". to disable the feature on my rx, the property value should be "disable". for example: port_lp_tx_precoder_ce0=enable will imply that precoding is enabled on TX side of the link partner of logical port ce0 and so decoding is enabled on RX of logical port ce0.  </td></tr>
<tr>
<td>spn_PORT_TX_PAM4_PRECODER </td><td>port_tx_pam4_precoder </td><td>Port </td><td>0 </td><td>is the precoding enabled on TX side the configuration is per logical port. to enable precoding, the property value should be "enable". to disable precoding, the property value should be "disable". for example: port_tx_pam4_precoder_ce0=enable will imply that precoding is enabled on TX side of logical port ce0  </td></tr>
<tr>
<td>spn_SERDES_TX_TAPS </td><td>serdes_tx_taps </td><td>serdes_tx_taps to specify either 3 taps or 6 taps, in nrz or pam4 signalling mode. this config is per logical port. the taps are decimal numbers, positive or negative, separated by a colon ":". the first parameter will specify whether the Tx params are suitable for nrz or pam4 signaling mode. the order will be as follows: For 3 taps mode: serdes_tx_taps_&lt;port&gt;=signaling_mode:pre:main:post For example, for ce3 in 3 taps mode, pre=8, main=50, post=12, that will be working in nrz mode, The config will be serdes_tx_taps_ce3=nrz:8:50:12 For 6 taps mode: serdes_tx_taps_&lt;port&gt;=signaling_mode:pre:main:post:pre2:post2:post3 For example, for ce9 that needs to config 6 taps mode, pre1=-10, main=60, post1=8, pre2=2, post2=-4, post3=3, that will be working in pam4 mode, serdes_tx_taps_ce9=pam4:-10:60:8:2:-4:3 if this config is not specified, then SDK will use its own default tx taps value.  </td></tr>
<tr>
<td>spn_SERDES_CORE_TX_POLARITY_FLIP_PHYSICAL </td><td>serdes_core_tx_polarity_flip_physical </td><td>0 </td><td>this config is per PM Core serdes_core_tx_polarity_flip_physical{phys_port} phys_port will be the first physical port on that core bit 0 represents the logical lane 0 tx flip bit 1 represents the logical lane 1 tx flip, etc... for example serdes_core_tx_polarity_flip_physical{5}=0xc5 the core which is used by physical port 5 have lane 0,2,6 and 7 tx flipped  </td></tr>
<tr>
<td>spn_SERDES_CORE_RX_POLARITY_FLIP_PHYSICAL </td><td>serdes_core_rx_polarity_flip_physical </td><td>0 </td><td>this config is per PM Core serdes_core_rx_polarity_flip_physical{phys_port} bit 0 represents the logical lane 0 rx flip bit 1 represents the logical lane 1 rx flip, etc... serdes_core_rx_polarity_flip_physical{9}=0x38 the core which is used by physical port 5 have lane lane 3,4 and 5 rx flipped  </td></tr>
<tr>
<td>spn_L1_PRIMARY_CLK_RECOVERY_PORT </td><td>L1_primary_clk_recovery_port </td><td>0 </td><td>Selects the primary L1 clock recovery port. Choose a non-cpu port that does not have an external phy.  </td></tr>
<tr>
<td>spn_L1_BACKUP_CLK_RECOVERY_PORT </td><td>L1_backup_clk_recovery_port </td><td>0 </td><td>Selects the backup L1 clock recovery port. Choose a non-cpu port that does not have an external phy.  </td></tr>
<tr>
<td>spn_PBMP_VALID </td><td>pbmp_valid </td><td>0 </td><td>BCM5665L and BCM5666L support The BCM5665L and BCM5666L device IDs are 0x5665, same as the BCM5665. However, these devices do not support the upper 24 FE ports. The following property must be used to invalidate them.  </td></tr>
<tr>
<td>spn_LLA_TESTS </td><td>lla_tests </td><td>0 (No patterns selected) </td><td>Configure the memory tests run during BCM5670 initialization (using MT_PAT_* flags)  </td></tr>
<tr>
<td>spn_STACK_ENABLE </td><td>stack_enable </td><td>0  </td></tr>
<tr>
<td>spn_STACK_SIMPLEX </td><td>stack_simplex </td><td>1  </td></tr>
<tr>
<td>spn_STACK_CPU_PRIORITY </td><td>stack_cpu_priority </td><td>0 </td><td>Stack master priority for stacking examples.  </td></tr>
<tr>
<td>spn_LOSSLESS_MODE </td><td>lossless_mode </td><td>0 </td><td>By default, 5670 will be configured to accept the maximum number of packets per port, but may drop them if resources are oversubscribed due to activity from other ports. If lossless mode is enabled, 5670 will instead be configured to accept packets only if sufficient processing resources are guaranteed for all ports. This may decrease overall throughput, but no accepted packets will be dropped.  </td></tr>
<tr>
<td>spn_MIRROR_5670_MODE </td><td>mirror_5670_mode </td><td>0 </td><td>Allow a BCM5675 fabric device to mirror using the same method as a BCM5670 fabric.  </td></tr>
<tr>
<td>spn_CORE_CLOCK_12G </td><td>core_clock_12G </td><td>0 </td><td>Configure a BCM5675 fabric device to to operate with a 12G core clock.  </td></tr>
<tr>
<td>spn_MMU_HOL_JITTER </td><td>mmu_hol_jitter </td><td>0 </td><td>BCM5675 HOL blocking avoidance mode (jitter and hysteresis) Set this to 1 to enable jitter for comparing low cell/packet count thresholds  </td></tr>
<tr>
<td>spn_MMU_HOL_HYSTERESIS </td><td>mmu_hol_hysteresis </td><td>0 </td><td>Set this to 1 to enable hysteresis with recommended default low thresholds  </td></tr>
<tr>
<td>spn_PHY_RESET_TIMEOUT </td><td>phy_reset_timeout </td><td>PHY_RESET_TIMEOUT_USEC </td><td>Specify IEEE MII reset timeout value for copper PHY devices  </td></tr>
<tr>
<td>spn_I2C_NVRAM_SKIP </td><td>i2c_nvram_skip </td><td>0 </td><td>24c64 EEPROM and XFP share the same I2C slave address. Set this to 1 to treat the device found at this slave address as XFP.  </td></tr>
<tr>
<td>spn_I2C_HCLK_SKIP </td><td>i2c_hclk_skip </td><td>0 </td><td>PCF8574 lpt2 and LTC4258 poe3 share the same I2C slave address. Set this to 1 to treat the device found at this slave address as POE.  </td></tr>
<tr>
<td>spn_I2C_POE_POWER </td><td>i2c_poe_power </td><td>0 </td><td>PD63000 init power setting. Set this to 1 for 100W; otherwise default of 37W is used.  </td></tr>
<tr>
<td>spn_I2C_TIMEOUT_USEC </td><td>i2c_timeout_usec </td><td>I2C_TIMEOUT </td><td>The maximum wait time for a I2C transaction to complete in interrupt-driven mode.  </td></tr>
<tr>
<td>spn_PHY_XAUI_TX_LANE_SWAP </td><td>phy_xaui_tx_lane_swap </td><td>Port </td><td>0 </td><td>Swap XGXS device tx lane 0, 1, 2, 3 to lane 3, 2, 1, 0 on 10G PHYs  </td></tr>
<tr>
<td>spn_PHY_XAUI_RX_LANE_SWAP </td><td>phy_xaui_rx_lane_swap </td><td>Port </td><td>FALSE </td><td>Swap XGXS device rx lane 0, 1, 2, 3 to lane 3, 2, 1, 0 on 10G PHYs  </td></tr>
<tr>
<td>spn_MLD_LANE_SWAP </td><td>mld_lane_swap </td><td>Port </td><td>0 </td><td>Swap MLD lane tx lane 0 through 23  </td></tr>
<tr>
<td>spn_PHY_XAUI_ACTIVE_LANE_MAP </td><td>phy_xaui_active_lane_map </td><td>Port </td><td>0x3ff </td><td>to specify 10 active lanes for 100G application  </td></tr>
<tr>
<td>spn_PHY_PCS_BYPASS </td><td>phy_pcs_bypass </td><td>Port </td><td>0 </td><td>specify port ot run at pcs bypass or not  </td></tr>
<tr>
<td>spn_SERDES_RXAUI_MODE </td><td>serdes_rxaui_mode </td><td>Port </td><td>0 </td><td>specify rxaui mode  </td></tr>
<tr>
<td>spn_SERDES_USE_PROXY_REMOVAL </td><td>serdes_use_proxy_removal </td><td>Port </td><td>1 </td><td>To disable the logic of proxy removal  </td></tr>
<tr>
<td>spn_SERDES_PCS_20G_ALIGNMENT_MARKER_RESERVED </td><td>serdes_pcs_20g_alignment_marker_reserved </td><td>Port </td><td>0 </td><td>To set customers specific alignment marker  </td></tr>
<tr>
<td>spn_PHY_XAUI_TX_POLARITY_FLIP </td><td>phy_xaui_tx_polarity_flip </td><td>Port </td><td>0 </td><td>Flip PHY lane TX polarity on applicable serdes devices Format: phy_xaui_tx_polarity_flip_logicalPort = VALUE VALUE: 1 - Flip TX polarity. 0 - Do not flip TX polarity. Each bit represents one lane. Logical lane 0 is the right most bit. Example: phy_xaui_tx_polarity_flip_xe10 = 0x5 Flip TX polarity on logical lane 0 and logical lane 2 in internal serdes. phy_xaui_tx_polarity_flip_ce0 = 0x104 TX polarity flip lanes: Lane 2 of first quad, Lane 0 of the third quad. For TSCe12, which has three quads for a logical port, the right most nibble represents the first TSCe4 quad while middle nibble represents the second (middle) TSCe4 quad.  </td></tr>
<tr>
<td>spn_PHY_XAUI_RX_POLARITY_FLIP </td><td>phy_xaui_rx_polarity_flip </td><td>Port </td><td>0 </td><td>Flip PHY lane RX polarity. Detail see phy_xaui_tx_polarity_flip for values  </td></tr>
<tr>
<td>spn_PHY_TX_POLARITY_FLIP </td><td>phy_tx_polarity_flip </td><td>Port </td><td>0 </td><td>Flip PHY lane TX polarity on applicable ext PHY devices Format: phy_tx_polarity_flip_logicalPort = VALUE VALUE: 1 - Flip TX polarity. 0 - Do not flip TX polarity. Each bit represents one lane. For Example: phy_tx_polarity_flip_ce0 = 0x5 Flip TX polarity on the first and third lane of ce0 on external phy The polarity info of one core needs to be given in a signle command.  </td></tr>
<tr>
<td>spn_PHY_RX_POLARITY_FLIP </td><td>phy_rx_polarity_flip </td><td>Port </td><td>0 </td><td>Flip PHY lane RX polarity on applicable ext PHY devices Detail see phy_tx_polarity_flip.  </td></tr>
<tr>
<td>spn_PHY_CHAIN_TX_POLARITY_FLIP_PHYSICAL </td><td>phy_chain_tx_polarity_flip_physical </td><td>Port </td><td>0 </td><td>Flip PHY lane TX polarity on applicable PHY devices Format: phy_chain_tx_polarity_flip_physical[{&lt;phys_port&gt;.&lt;phy:num&gt;}] = VALUE &lt;phys_port&gt;: Physical port number which is corresponding to a physical lane within a Serdes or an external phy. &lt;phy_num&gt;: Serdes or phy number. 0 = internal Serdes 1 = the external phy directly attached to Serdes 2 = the external phy attached to phy1 3 = the external phy attached to phy2 etc. VALUE: 1 - Flip TX polarity. 0 - Do not flip TX polarity. Should be a 1-bit VALUE For Example: phy_chain_tx_polarity_flip_physical{1.0} = 1 Internal Serdes TX polarity flip is enabled on physical port 1 phy_chain_tx_polarity_flip_physical{1.1} = 1 TX polarity flip is enabled for the physical port 1 in the innermost external phy This format does not applicable for Gearbox mode and Reverse Gearbox mode external Phys. Use phy_tx/rx_polarity_flip instead.  </td></tr>
<tr>
<td>spn_PHY_CHAIN_RX_POLARITY_FLIP_PHYSICAL </td><td>phy_chain_rx_polarity_flip_physical </td><td>Port </td><td>0 </td><td>Flip PHY lane RX polarity on applicable PHY devices Detail see phy_chain_tx_polarity_flip_physical.  </td></tr>
<tr>
<td>spn_PHY_PCS_TX_POLARITY_FLIP </td><td>phy_pcs_tx_polarity_flip </td><td>Port </td><td>0 </td><td>Flip PCS lane TX polarity. See phy_xaui_tx_polarity_flip for values  </td></tr>
<tr>
<td>spn_PHY_PCS_RX_POLARITY_FLIP </td><td>phy_pcs_rx_polarity_flip </td><td>Port </td><td>0 </td><td>Flip PCS lane RX polarity. See phy_xaui_tx_polarity_flip for values  </td></tr>
<tr>
<td>spn_ESM_SERDES_TX_POLARITY_FLIP </td><td>esm_serdes_tx_polarity_flip </td><td>Port </td><td>0 </td><td>Flip ESM serdes lane TX polarity. Each lane is represented by a single bit. For ex: Bit0 represents Lane0, Bit1 represents Lane1 value of 0x0001 - Flip TX polarity on lane 0. value of 0x0002 - Flip TX polarity on lane 1. value of 0x0004 - Flip TX polarity on lane 2. value of 0x0008 - Flip TX polarity on lane 3. value of 0x000f - Flip TX polarity on lane 3,2,1,0.  </td></tr>
<tr>
<td>spn_ESM_SERDES_RX_POLARITY_FLIP </td><td>esm_serdes_rx_polarity_flip </td><td>Port </td><td>0 </td><td>Flip ESM serdes lane RX polarity. Each lane is represented by a single bit. For ex: Bit0 represents Lane0, Bit1 represents Lane1 value of 0x0001 - Flip RX polarity on lane 0. value of 0x0002 - Flip RX polarity on lane 1. value of 0x0004 - Flip RX polarity on lane 2. value of 0x0008 - Flip RX polarity on lane 3. value of 0x000f - Flip TX polarity on lane 3,2,1,0.  </td></tr>
<tr>
<td>spn_CX4_TO_HIGIG </td><td>cx4_to_higig </td><td>Port </td><td>FALSE </td><td>Transform CX4 pinout to HiGig pinout on 5650x/5660x  </td></tr>
<tr>
<td>spn_10G_IS_CX4 </td><td>10g_is_cx4 </td><td>Port </td><td>TRUE </td><td>Set serdes device CX4 mode or HiGig mode for 10G speed. Value TRUE is CX4 mode, FALSE is HiGig mode.  </td></tr>
<tr>
<td>spn_FORCE_OPTRXLOSLVL </td><td>force_optrxloslvl </td><td>Port </td><td>TRUE </td><td>Control Active Laser Loss of light level.  </td></tr>
<tr>
<td>spn_FORCE_OPTTXENBLVL </td><td>force_opttxenblvl </td><td>Port </td><td>FALSE </td><td>The following optical controls manage to force various PHY signal on BCM8703/4/5 Control Active Optical Enable output level.  </td></tr>
<tr>
<td>spn_FORCE_OPTTXRSTLVL </td><td>force_opttxrstlvl </td><td>Port </td><td>TRUE </td><td>Control Active Optical Reset output level.  </td></tr>
<tr>
<td>spn_FORCE_OPTBIASFLTLVL </td><td>force_optbiasfltlvl </td><td>Port </td><td>TRUE </td><td>Control Active Laser Bias Fault level.  </td></tr>
<tr>
<td>spn_FORCE_OPTTEMPFLTLVL </td><td>force_opttempfltlvl </td><td>Port </td><td>TRUE </td><td>Control Active Temperature level.  </td></tr>
<tr>
<td>spn_FORCE_OPTPRFLTLVL </td><td>force_optprfltlvl </td><td>Port </td><td>TRUE </td><td>Control Active Laser Power Fault level.  </td></tr>
<tr>
<td>spn_FORCE_OPTTXFLLVL </td><td>force_opttxfllvl </td><td>Port </td><td>TRUE </td><td>Control Active TX fault level.  </td></tr>
<tr>
<td>spn_FORCE_OPTRXFLTLVL </td><td>force_optrxfltlvl </td><td>Port </td><td>TRUE </td><td>Control Active RX fault level.  </td></tr>
<tr>
<td>spn_FORCE_OPTTXONLVL </td><td>force_opttxonlvl </td><td>Port </td><td>TRUE </td><td>Control Active TX on level.  </td></tr>
<tr>
<td>spn_BYPASS_MCU </td><td>bypass_mcu </td><td>0 </td><td>BCM5665 family debug mode - bypass MCU, allows diagnostics such as loopback to be run without initializing the MCU (but requires small packet sizes and counts).  </td></tr>
<tr>
<td>spn_MDIO_EXTERNAL_MASTER </td><td>mdio_external_master </td><td>0 </td><td>Allow external MDIO master access. Otherwise, the switch device is the MDIO master.  </td></tr>
<tr>
<td>spn_PHY_LED1_MODE </td><td>phy_led1_mode </td><td>Port </td><td>0 </td><td>Per-port phy LED control values (currently only used by 546x phy driver) see 546x phy data sheets: ledN_mode are LED selector values from phy reg 0x1x[011101, 01110] led_ctrl is phy reg 0x1x[01001]  </td></tr>
<tr>
<td>spn_PHY_LED2_MODE </td><td>phy_led2_mode </td><td>Port </td><td>See description of phy_led1_mode  </td></tr>
<tr>
<td>spn_PHY_LED3_MODE </td><td>phy_led3_mode </td><td>Port </td><td>See description of phy_led1_mode  </td></tr>
<tr>
<td>spn_PHY_LED4_MODE </td><td>phy_led4_mode </td><td>Port </td><td>6 </td><td>See description of phy_led1_mode  </td></tr>
<tr>
<td>spn_PHY_LED_CTRL </td><td>phy_led_ctrl </td><td>Port </td><td>0x8 </td><td>Control the LED function on 546x phy device.  </td></tr>
<tr>
<td>spn_PHY_LED_SELECT </td><td>phy_led_select </td><td>Port </td><td>0 </td><td>select the multi-color LED display pattern on 546x phy device.  </td></tr>
<tr>
<td>spn_PHY_LED_LINK_SPEED_MODE </td><td>phy_led_link_speed_mode </td><td>Port </td><td>0 </td><td>Any LED programmed to linkspd(0) or linkspd(1) indicate the link and speed status of the copper interface. The phy has a feature that allows different interpretations of speed and link based on linkspd(0) and linkspd(1). Use this config to select one of the following modes- DEFAULT(0), LINK_LED_MODE(1) &amp; LINK_SPEED_MODE(2)  </td></tr>
<tr>
<td>spn_PHY_LED3_OUTPUT_DISABLE </td><td>phy_led3_output_disable </td><td>Port </td><td>0 </td><td>Control the behavior of an LED in the phy to access the TOP_MISC_SPARE_REG_0 to set bit 1 for LOS signal. Need to set bit 1 in this reg on the first port of the chip.  </td></tr>
<tr>
<td>spn_PHY_FIBER_DETECT </td><td>phy_fiber_detect </td><td>Port </td><td>0 </td><td>Per-port control of fiber signal detection (for 546x phys) 0 use the phy's default as signal detect 1 use PECL SD as signal detect (default on 5461) 4 use LED4 as signal detect (default on 5464) 10 use EN_10B as signal detect Negating value treats signal detect as loss of signal without needing an external inverter on the board  </td></tr>
<tr>
<td>spn_MCU_DRV_STR0 </td><td>mcu_drv_str0 </td><td>1 </td><td>BCM566x/5x: MCU_CHN::_MODE.DRV_STR_0  </td></tr>
<tr>
<td>spn_MCU_DRV_STR1 </td><td>mcu_drv_str1 </td><td>0 </td><td>BCM566x/5x: MCU_CHN::_MODE.DRV_STR_1  </td></tr>
<tr>
<td>spn_MCU_PAD_DATA_CLASS2 </td><td>mcu_pad_data_class2 </td><td>1 </td><td>BCM566x/5x: MCU_CHN::_PAD_CTL.DATA_CLASS_2  </td></tr>
<tr>
<td>spn_MCU_PAD_DATA_DRIVE </td><td>mcu_pad_data_drive </td><td>3 </td><td>BCM566x/5x: MCU_CHN::_PAD_CTL.DATA_PAD_DRIVE  </td></tr>
<tr>
<td>spn_MCU_PAD_DATA_SLEW </td><td>mcu_pad_data_slew </td><td>3 </td><td>BCM566x/5x: MCU_CHN::_PAD_CTL.DATA_PAD_SLEW  </td></tr>
<tr>
<td>spn_MCU_PAD_ADDR_CLASS2 </td><td>mcu_pad_addr_class2 </td><td>0 </td><td>BCM566x/5x: MCU_CHN::_PAD_CTL.ADDR_CLASS_2  </td></tr>
<tr>
<td>spn_MCU_PAD_ADDR_DRIVE </td><td>mcu_pad_addr_drive </td><td>3 </td><td>BCM566x/5x: MCU_CHN::_PAD_CTL.ADDR_PAD_DRIVE  </td></tr>
<tr>
<td>spn_MCU_PAD_ADDR_SLEW </td><td>mcu_pad_addr_slew </td><td>3 </td><td>BCM566x/5x: MCU_CHN::_PAD_CTL.ADDR_PAD_SLEW  </td></tr>
<tr>
<td>spn_MCU_DELAY_DQI_ADJ_DIR </td><td>mcu_delay_dqi_adj_dir </td><td>1 </td><td>BCM566x/5x: MCU_CHN::_DELAY_CTL.DQI_ADJ_DIR  </td></tr>
<tr>
<td>spn_MCU_DELAY_DQI_ADJ_VAL </td><td>mcu_delay_dqi_adj_val </td><td>3 </td><td>BCM566x/5x: MCU_CHN::_DELAY_CTL.DQI_ADJ_VAL  </td></tr>
<tr>
<td>spn_MCU_DELAY_ADDR_ADJ_DIR </td><td>mcu_delay_addr_adj_dir </td><td>1 </td><td>BCM566x/5x: MCU_CHN::_DELAY_CTL.ADDR_ADJ_DIR  </td></tr>
<tr>
<td>spn_MCU_DELAY_ADDR_ADJ_VAL </td><td>mcu_delay_addr_adj_val </td><td>0 </td><td>BCM566x/5x: MCU_CHN::_DELAY_CTL.ADDR_ADJ_VAL  </td></tr>
<tr>
<td>spn_PORT_INIT_SPEED </td><td>port_init_speed </td><td>Port </td><td>-1 </td><td>Default speed that the port will initialize with  </td></tr>
<tr>
<td>spn_PORT_MAX_SPEED </td><td>port_max_speed </td><td>Port </td><td>-1 </td><td>overwrite the default port max speed  </td></tr>
<tr>
<td>spn_PORT_INIT_DUPLEX </td><td>port_init_duplex </td><td>Port </td><td>-1 </td><td>Default duplex mode the port will initialize with  </td></tr>
<tr>
<td>spn_PORT_INIT_ADV </td><td>port_init_adv </td><td>Port </td><td>-1 </td><td>Default local advertisement settings for a port  </td></tr>
<tr>
<td>spn_PORT_INIT_AUTONEG </td><td>port_init_autoneg </td><td>Port </td><td>-1 </td><td>Default auto negotiation state of the port  </td></tr>
<tr>
<td>spn_PORT_PHY_ADDR </td><td>port_phy_addr </td><td>Port </td><td>*phy_addr </td><td>PHY address of a port. Used also to specify the MDIO address of non-switching interfaces, such as external tcams in the format port_phy_addr_ext_tcam#. Format: port_phy_addr_logicalPort = mdio_addr For example: port_phy_addr_ce0 = 0x10  </td></tr>
<tr>
<td>spn_PORT_PHY_ID0 </td><td>port_phy_id0 </td><td>Port </td><td>new_phy_id0 </td><td>First part of a uniqe PHY identifier, if not specified in register  </td></tr>
<tr>
<td>spn_PORT_PHY_ID1 </td><td>port_phy_id1 </td><td>Port </td><td>new_phy_id1 </td><td>Second part of a uniqe PHY identifier, if not specified in register  </td></tr>
<tr>
<td>spn_PORT_PHY_ADDR1 </td><td>port_phy_addr1 </td><td>Port </td><td>0 </td><td>Configures 3 additional MDIO addresses for the mux port with 8040 type phy  </td></tr>
<tr>
<td>spn_PORT_PHY_CLAUSE </td><td>port_phy_clause </td><td>Port </td><td>0 </td><td>MDIO Bus Property to select the MDIO access mechanism (CLAUSE22 / CLAUSE45)  </td></tr>
<tr>
<td>spn_PORT_PHY_PRECONDITION_BEFORE_PROBE </td><td>port_phy_precondition_before_probe </td><td>Port </td><td>0 </td><td>This controls whether to precondition this port before probing of PHY on this port for applicable PHY devices, precondition(1)/not(0).  </td></tr>
<tr>
<td>spn_MAC_LENGTH_CHECK_ENABLE </td><td>mac_length_check_enable </td><td>Port </td><td>0 </td><td>Enable MAC to check 802.3 frame length field  </td></tr>
<tr>
<td>spn_L2DELETE_CHUNKS </td><td>l2delete_chunks </td><td>L2_MEM_CHUNKS_DEFAULT </td><td>L2 table is DMAed into memory to search for entries to delete when no hardware assists are available. DMA is done in smaller parts to minimize memory use. Must be port of 2.  </td></tr>
<tr>
<td>spn_VLANDELETE_CHUNKS </td><td>vlandelete_chunks </td><td>VLAN_MEM_CHUNKS_DEFAULT </td><td>Size of chunks to read at once while iterating over VLAN XLATE memory  </td></tr>
<tr>
<td>spn_FILTER_RESIZE </td><td>filter_resize </td><td>0 </td><td>BCM5665 family filter sizes The FE port filters on 5665/50/55 may be configured for two mask/rule sizes 256 rules and 16 masks (default) 128 rules and 24 masks Use this to select the 128/24 configuration for the chip.  </td></tr>
<tr>
<td>spn_MMU_XQ_WEIGHT </td><td>mmu_xq_weight </td><td>1 </td><td>Spread the XQs across all CoSqs as dictated by the weight properties. This will allow use of all CoSqs. However, if some CoSqs are later disabled, the XQs allocated here to those disabled CoSQs will be unavailable for use. This property configures all CoSq identically. To specify the value for a single CoSq, use the suffix "_cos#". A CoSq-specific value will override an generic property value.  </td></tr>
<tr>
<td>spn_MMU_XQ_AGING </td><td>mmu_xq_aging </td><td>0 </td><td>Configure per-XQ packet aging for the various CoSQs. The shortest age allowed by H/W is 250 microseconds. The longest age allowed is 7.162 seconds (7162 msec). The maximum ratio between the longest age and the shortest(nonzero) age is 7:2. This property configures all CoSq identically. To specify the value for a single CoSq, use the suffix "_cos#". A CoSq-specific value will override an generic property value.  </td></tr>
<tr>
<td>spn_PBMP_XPORT_XE </td><td>pbmp_xport_xe </td><td>0 </td><td>On 568xx devices, the XPORT block defaults to XE ports. Uncomment the following line to change all ports to HG ports. A specific bitmap may be provided to select some XE and some HG ports, with the set bits initialized to HG ports. Note that HG and XE ports may be exchanged through the bcm_port_encap_set API.  </td></tr>
<tr>
<td>spn_PBMP_XPORT_GE </td><td>pbmp_xport_ge </td><td>0 </td><td>Some BCM56xxx devices, such as the BCM568xx series, allow the XPORTs to be configured as XE, HG, and GE ports. XPORTs set in this bitmap will be GE ports.  </td></tr>
<tr>
<td>spn_PBMP_XPORT_CPRI </td><td>pbmp_xport_cpri </td><td>0 </td><td>Some 56xxx device allow certain ports to be configured as cpri radio ports at boot up depending on the hardware capability.  </td></tr>
<tr>
<td>spn_PBMP_ROE_COMPRESSION </td><td>pbmp_roe_compression </td><td>0 </td><td>Some 56xxx device allow certain ports to be configured as roe ports.This indicates whether such ports support compression .  </td></tr>
<tr>
<td>spn_PBMP_XPORT_ROE_BACKPLANE </td><td>pbmp_xport_roe_backplane </td><td>0 </td><td>Some 56xxx device allow certain ports to be classified as roe backplane ports at boot up . These ports connects to the back plane network in radio Ethernet solution  </td></tr>
<tr>
<td>spn_PBMP_XPORT_ROE_MCU </td><td>pbmp_xport_roe_mcu </td><td>0 </td><td>Some 56xxx device allow certain ports to be classified as roe mcu ports at boot up. These ports connect to the muti protocol control unit in an radio Ethernet solution.  </td></tr>
<tr>
<td>spn_PBMP_XPORT_ROE_BBU </td><td>pbmp_xport_roe_bbu </td><td>0 </td><td>Some 56xxx device allow certain ports to be classified as roe bbu ports at boot up. These ports connects to the base band unit in a radio Ethernet solution  </td></tr>
<tr>
<td>spn_PBMP_XPORT_ROE_FRONTHAUL </td><td>pbmp_xport_roe_fronthaul </td><td>0 </td><td>Some 56xxx device allow certain ports to be classified as fronthaul ports at boot up. These ports connects to the front haul network in an radio Ethernet solution  </td></tr>
<tr>
<td>spn_PBMP_GPORT_STACK </td><td>pbmp_gport_stack </td><td>String </td><td>0x00000006 </td><td>Uncomment the following line instead to set all GE ports as regular front panel Ethernet ports.  </td></tr>
<tr>
<td>spn_PBMP_LOOPBACK </td><td>pbmp_loopback </td><td>String </td><td>0x3c000000 </td><td>pbmp_loopback is used to specify if a HIGIG/HIGIG-LITE port is configured as loopback port Uncomment the following line instead to set all HIGIG/HIGIG-LITE ports as regular front panel Ethernet ports.  </td></tr>
<tr>
<td>spn_PBMP_OVERSUBSCRIBE </td><td>pbmp_oversubscribe </td><td>String </td><td>0 </td><td>Port bitmap for ports in oversubscribe mode  </td></tr>
<tr>
<td>spn_OVERSUBSCRIBE_MODE </td><td>oversubscribe_mode </td><td>String </td><td>0 </td><td>Config to describe the system Linerate or Oversubscribe mode. 0: Linerate only (default). 1: Oversubscribe mode (all ports will be oversub). 2: Mixed mode. Check device specification for applicability. Port bitmap specified via pbmp_oversubscribe.  </td></tr>
<tr>
<td>spn_PORT_OVERSUBSCRIBE </td><td>port_oversubscribe </td><td>Port </td><td>0 </td><td>Config per Physical Port for oversubscription mode. 0: Linerate only(default) 1: Oversubscribe mode. Oversubscribe mode per Physical port takes priority over logical port oversubscribe Port bitmap. This property should be used together with the oversubscribtion mode.  </td></tr>
<tr>
<td>spn_OVERSUBSCRIBE_MIXED_SISTER_25_50_ENABLE </td><td>oversubscribe_mixed_sister_25_50_enable </td><td>String </td><td>0 </td><td>Config per device can support 25/50G Mixed Sister Speed port config. 0: 25/50G mixed-sister port config disable per device(default). 1: 25/50G mixed-sister port config enable per device. This property should be used together with the oversubscribe mode.  </td></tr>
<tr>
<td>spn_OVERSUB_SPEED_GROUP_CONSOLIDATION_ENABLE </td><td>oversub_speed_group_consolidation_enable </td><td>String </td><td>0 </td><td>Config the capability of speed group consolidation. 0: indicate to disable the capability of speed group consolidation in OS mode(default). 1: indicate to enable capability of speed group consolidation in OS mode. This property should be used together with the oversubscribe mode.  </td></tr>
<tr>
<td>spn_PBMP_LINKPHY </td><td>pbmp_linkphy </td><td>String </td><td>0 </td><td>Port bitmap for ports in LinkPHY channelization mode For BCM56450 the ports in blocks [27,32,33,34] and [28,29,30,31] can be member of this port bitmap. For example, to set ports [27,32,33,34] in LinkPHY channelization mode set pbmp_linkphy=0x708000000  </td></tr>
<tr>
<td>spn_PBMP_LINKPHY_ONE_STREAM_PER_SUBPORT </td><td>pbmp_linkphy_one_stream_per_subport </td><td>String </td><td>0 </td><td>Port bitmap for ports in LinkPHY channelization mode supporting only one stream per subport for all its subports For BCM56260. For example, to configure port 1 such that all its subports will support only one stream set pbmp_linkphy_one_stream_per_subport=0x00000002  </td></tr>
<tr>
<td>spn_PBMP_SKIP_DEFAULT_LLS </td><td>pbmp_skip_default_lls </td><td>String </td><td>0 </td><td>Port bitmap for skipping SDK default LLS tree creation mode. In this mode, the application must create a LLS tree for each port. Note:On BCM56850/BCM56860, the creation of default LLS trees will be skipped when port bitmap spn_PBMP_SKIP_DEFAULT_LLS is non-zero. User should enable MMU traffic for each port with bcmPortControlMmuTrafficEnable if use this mode.  </td></tr>
<tr>
<td>spn_MEMCMD_TIMEOUT_USEC </td><td>memcmd_timeout_usec </td><td>1000000 </td><td>Command memory controls  </td></tr>
<tr>
<td>spn_MEMCMD_INTR_ENABLE </td><td>memcmd_intr_enable </td><td>0  </td></tr>
<tr>
<td>spn_IPFIX_INTR_ENABLE </td><td>ipfix_intr_enable </td><td>soc_feature(unit,soc_feature_fifo_dma  </td></tr>
<tr>
<td>spn_FLOW_TRACKER_INTR_ENABLE </td><td>flow_tracker_intr_enable </td><td>soc_feature(unit,soc_feature_fifo_dma  </td></tr>
<tr>
<td>spn_L2MOD_DMA_INTR_ENABLE </td><td>l2mod_dma_intr_enable </td><td>1  </td></tr>
<tr>
<td>spn_SEER_EXT_TABLE_CFG </td><td>seer_ext_table_cfg </td><td>ER_SEER_CFG_NO_EXT </td><td>ER_SEER_CFG_NO_EXT ER_SEER_CFG_L2_512_EXT ER_SEER_CFG_LPM_256_EXT ER_SEER_CFG_L4_192_EXT ER_SEER_CFG_L4_96_EXT ER_SEER_CFG_LPM_256_L4_128_EXT ER_SEER_CFG_LPM_384_L4_64_EXT ER_SEER_CFG_LPM_128_L4_64_EXT ER_SEER_CFG_LPM_192_L4_32_EXT ER_SEER_CFG_LPM_448_EXT ER_SEER_CFG_LPM_896_EXT  </td></tr>
<tr>
<td>spn_SEER_EXT_TCAM_SELECT </td><td>seer_ext_tcam_select </td><td>ER_EXT_TCAM_TYPE1 </td><td>External TCAM type  </td></tr>
<tr>
<td>spn_SEER_HOST_HASH_TABLE_CFG </td><td>seer_host_hash_table_cfg </td><td>ER_SEER_HOST_HASH_CFG_L2_HALF_V4_QUART_V6_QUART </td><td>All V6  </td></tr>
<tr>
<td>spn_SEER_MVL_HASH_TABLE_CFG </td><td>seer_mvl_hash_table_cfg </td><td>ER_SEER_MVL_HASH_CFG_MVL_HALF_MYST_HALF </td><td>All MYSTATION  </td></tr>
<tr>
<td>spn_SEER_HSE_EM_LATENCY7 </td><td>seer_hse_em_latency7 </td><td>0 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_SEER_CSE_EM_LATENCY7 </td><td>seer_cse_em_latency7 </td><td>0 </td><td>CSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_PHY_XFP_CLOCK </td><td>phy_xfp_clock </td><td>Port </td><td>TRUE </td><td>8704 and 8705 XFP clock 8704 and 8705 can provide the clock for the XFPs (thus eliminating the need for an external clock. By default we enable it, but if you are not using it, it should be disabled.  </td></tr>
<tr>
<td>spn_PHY_56XXX </td><td>phy_56xxx </td><td>Port </td><td>FALSE </td><td>Per-port parameter indicating the only PHY is 56XXX SERDES directly connected to a fiber module. This is needed on boards which have resistors configuration to bypass external 5434/5464. SERDES is used automatically if no PHY is detected on the MDIO.  </td></tr>
<tr>
<td>spn_PHY_RX_LOS </td><td>phy_rx_los </td><td>Port </td><td>0 </td><td>Enable Loss Of Signal(LOS) function. 0 disable, 1 enable  </td></tr>
<tr>
<td>spn_PHY_RX_LOS_INVERT </td><td>phy_rx_los_invert </td><td>Port </td><td>0 </td><td>Invert PHYs LOS signal level. 0 not invert, 1 invert  </td></tr>
<tr>
<td>spn_PHY_MOD_ABS </td><td>phy_mod_abs </td><td>Port </td><td>0 </td><td>Enable the module absent signalling function. 0 disable, 1 enable  </td></tr>
<tr>
<td>spn_PHY_MOD_ABS_INVERT </td><td>phy_mod_abs_invert </td><td>Port </td><td>0 </td><td>Invert PHYs MOD_ABS signal level. 0 not invert, 1 invert  </td></tr>
<tr>
<td>spn_PHY_MOD_AUTO_DETECT </td><td>phy_mod_auto_detect </td><td>Port </td><td>0 </td><td>Enable module auto detection for devices that are able to detect when a module is inserted or removed. 0 disable, 1 enable  </td></tr>
<tr>
<td>spn_TCAM_RESET_USEC </td><td>tcam_reset_usec </td><td>1000000  </td></tr>
<tr>
<td>spn_E2E_64_MODULES </td><td>e2e_64_modules </td><td>1 </td><td>On BCM5660x devices, track end-to-end flow control on 64 modules of 16 ports, instead of 32 modules of 32 ports.  </td></tr>
<tr>
<td>spn_SEER_INIT_TIMEOUT_USEC </td><td>seer_init_timeout_usec </td><td>SAL_BOOT_QUICKTURN?60000000:50000 </td><td>Timeout value in microseconds for BCM5660x search engine initialization  </td></tr>
<tr>
<td>spn_PARITY_ENABLE </td><td>parity_enable </td><td>1 </td><td>Control to disable parity messages  </td></tr>
<tr>
<td>spn_PARITY_CORRECTION </td><td>parity_correction </td><td>1 </td><td>Control to disable parity correction  </td></tr>
<tr>
<td>spn_PARITY_COUNTER_CLEAR </td><td>parity_counter_clear </td><td>1 </td><td>Control to clear or restore(last value accumulated in s/w) counter on parity error  </td></tr>
<tr>
<td>spn_PLL600_SLOWCLK </td><td>pll600_slowclk </td><td>0 </td><td>Set BCM5660x external packet buffer to 500 MHz instead of 600 MHz  </td></tr>
<tr>
<td>spn_MCU_CHANNEL_BITMAP </td><td>mcu_channel_bitmap </td><td>0x3 </td><td>For MCU Channel 0 only (0x2 for Channel 1 only)  </td></tr>
<tr>
<td>spn_MCU_TCRD </td><td>mcu_tcrd </td><td>7 </td><td>BCM5660x: MCU_CHN::_TIMING_32.TCRD  </td></tr>
<tr>
<td>spn_MCU_TCWD </td><td>mcu_tcwd </td><td>8 </td><td>BCM5660x: MCU_CHN::_TIMING_32.TCWD  </td></tr>
<tr>
<td>spn_MCU_TWL </td><td>mcu_twl </td><td>6 </td><td>BCM5660x: MCU_CHN::_TIMING_32.TWL  </td></tr>
<tr>
<td>spn_MCU_DLL90_OFFSET_TX </td><td>mcu_dll90_offset_tx </td><td>MCU tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_MCU_DLL90_OFFSET3 </td><td>mcu_dll90_offset3 </td><td>MCU tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_MCU_DLL90_OFFSET2 </td><td>mcu_dll90_offset2 </td><td>MCU tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_MCU_DLL90_OFFSET1 </td><td>mcu_dll90_offset1 </td><td>MCU tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_MCU_DLL90_OFFSET0_QK </td><td>mcu_dll90_offset0_qk </td><td>MCU tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_MCU_DLL90_OFFSET_QKB </td><td>mcu_dll90_offset_qkb </td><td>MCU tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_MCU_OVRD_SM_EN </td><td>mcu_ovrd_sm_en </td><td>MCU tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_MCU_PHASE_SEL </td><td>mcu_phase_sel </td><td>MCU tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_MCU_SEL_EARLY2_3 </td><td>mcu_sel_early2_3 </td><td>MCU tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_MCU_SEL_EARLY1_3 </td><td>mcu_sel_early1_3 </td><td>MCU tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_MCU_SEL_EARLY2_2 </td><td>mcu_sel_early2_2 </td><td>MCU tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_MCU_SEL_EARLY1_2 </td><td>mcu_sel_early1_2 </td><td>MCU tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_MCU_SEL_EARLY2_1 </td><td>mcu_sel_early2_1 </td><td>MCU tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_MCU_SEL_EARLY1_1 </td><td>mcu_sel_early1_1 </td><td>MCU tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_MCU_SEL_EARLY2_0 </td><td>mcu_sel_early2_0 </td><td>MCU tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_MCU_SEL_EARLY1_0 </td><td>mcu_sel_early1_0 </td><td>MCU tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_SEER_LPM_TRAVERSE_ENTRIES </td><td>seer_lpm_traverse_entries </td><td>SOC_ER_LPM_TRAVERSE_ENTRIES_DEFAULT </td><td>This setting may be used to change the number of LPM entries caches when performing traversals of the tables. Increasing this number uses more memory for increased speed.  </td></tr>
<tr>
<td>spn_MMU_RESET_TRIES </td><td>mmu_reset_tries </td><td>10 </td><td>The maximum number of MMU/MCU initialization failures allowed before aborting on XGS devices with external packet buffers.  </td></tr>
<tr>
<td>spn_MMU_PLL_LOCK_TESTS </td><td>mmu_pll_lock_tests </td><td>100 </td><td>The number of MMU DLL lock checks performed to insure that the interface is stable on XGS devices with external packet buffers.  </td></tr>
<tr>
<td>spn_MCU_ODT_IMP_ENABLE </td><td>mcu_odt_imp_enable </td><td>1  </td></tr>
<tr>
<td>spn_DDR72_DLL90_OFFSET_TX </td><td>ddr72_dll90_offset_tx </td><td>4 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_DDR72_DLL90_OFFSET3 </td><td>ddr72_dll90_offset3 </td><td>4 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_DDR72_DLL90_OFFSET2 </td><td>ddr72_dll90_offset2 </td><td>4 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_DDR72_DLL90_OFFSET1 </td><td>ddr72_dll90_offset1 </td><td>4 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_DDR72_DLL90_OFFSET0_QK </td><td>ddr72_dll90_offset0_qk </td><td>4 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_DDR72_DLL90_OFFSET_QKB </td><td>ddr72_dll90_offset_qkb </td><td>4 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_DDR72_OVRD_SM_EN </td><td>ddr72_ovrd_sm_en </td><td>0 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_DDR72_PHASE_SEL </td><td>ddr72_phase_sel </td><td>0 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_DDR72_SEL_EARLY2_3 </td><td>ddr72_sel_early2_3 </td><td>0 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_DDR72_SEL_EARLY1_3 </td><td>ddr72_sel_early1_3 </td><td>1 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_DDR72_SEL_EARLY2_2 </td><td>ddr72_sel_early2_2 </td><td>0 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_DDR72_SEL_EARLY1_2 </td><td>ddr72_sel_early1_2 </td><td>1 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_DDR72_SEL_EARLY2_1 </td><td>ddr72_sel_early2_1 </td><td>0 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_DDR72_SEL_EARLY1_1 </td><td>ddr72_sel_early1_1 </td><td>1 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_DDR72_SEL_EARLY2_0 </td><td>ddr72_sel_early2_0 </td><td>0 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_DDR72_SEL_EARLY1_0 </td><td>ddr72_sel_early1_0 </td><td>1 </td><td>HSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_QDR36_DLL90_OFFSET_TX </td><td>qdr36_dll90_offset_tx </td><td>4 </td><td>CSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_QDR36_DLL90_OFFSET_QK </td><td>qdr36_dll90_offset_qk </td><td>4 </td><td>CSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_QDR36_DLL90_OFFSET_QKB </td><td>qdr36_dll90_offset_qkb </td><td>4 </td><td>CSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_QDR36_OVRD_SM_EN </td><td>qdr36_ovrd_sm_en </td><td>0 </td><td>CSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_QDR36_PHASE_SEL </td><td>qdr36_phase_sel </td><td>0 </td><td>CSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_QDR36_SEL_EARLY2_1 </td><td>qdr36_sel_early2_1 </td><td>0 </td><td>CSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_QDR36_SEL_EARLY1_1 </td><td>qdr36_sel_early1_1 </td><td>1 </td><td>CSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_QDR36_SEL_EARLY2_0 </td><td>qdr36_sel_early2_0 </td><td>0 </td><td>CSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_QDR36_SEL_EARLY1_0 </td><td>qdr36_sel_early1_0 </td><td>1 </td><td>CSE tuning parameters generated by extt command  </td></tr>
<tr>
<td>spn_SEER_TUNNEL_SAM </td><td>seer_tunnel_sam </td><td>BCAM tuning  </td></tr>
<tr>
<td>spn_EXT_TCAM_SHARING_MASTER </td><td>ext_tcam_sharing_master </td><td>0 </td><td>Master device of shared external TCAM  </td></tr>
<tr>
<td>spn_EXT_TCAM_SHARING_SLAVE </td><td>ext_tcam_sharing_slave </td><td>0 </td><td>Slave device of shared external TCAM  </td></tr>
<tr>
<td>spn_MEM_CLEAR_CHUNK_SIZE </td><td>mem_clear_chunk_size </td><td>4096 </td><td>The size in bytes of memory to be used when clearing a table using bulk table operations. The number of table entries cleared in one operation will vary by table entry width.  </td></tr>
<tr>
<td>spn_MEM_CLEAR_HW_ACCELERATION </td><td>mem_clear_hw_acceleration </td><td>1 </td><td>Clear tables using the fastest method supported by the device.  </td></tr>
<tr>
<td>spn_MEM_CHECK_MAX_OVERRIDE </td><td>mem_check_max_override </td><td>0 </td><td>Check for mem max override properties and reconfigure memories.  </td></tr>
<tr>
<td>spn_MEM_CHECK_NOCACHE_OVERRIDE </td><td>mem_check_nocache_override </td><td>0 </td><td>Check for mem no-cache override properties and avoid caching.  </td></tr>
<tr>
<td>spn_L2MC_IN_L2ENTRY </td><td>l2mc_in_l2entry </td><td>0 </td><td>For BCM5660x devices, determines whether the L2 multicast port bitmap should be stored within the L2 table, rather than in a separate table. May be helpful when external memory is used to increase L2 resources.  </td></tr>
<tr>
<td>spn_PHY_WAN_MODE </td><td>phy_wan_mode </td><td>Port </td><td>FALSE </td><td>8705 PHY supports both LAN and WAN mode. The default setting is LAN mode.  </td></tr>
<tr>
<td>spn_PHY_XCLKSEL_OVRD </td><td>phy_xclksel_ovrd </td><td>Port </td><td>FALSE </td><td>8705 PHY reference clock input selection. This should be set to TRUE in WAN mode.  </td></tr>
<tr>
<td>spn_PHY_TX_INVERT </td><td>phy_tx_invert </td><td>Port </td><td>FALSE </td><td>Invert PCS TX output to PMD. Supported only on BCM8705 PHY.  </td></tr>
<tr>
<td>spn_PHY_RX_INVERT </td><td>phy_rx_invert </td><td>Port </td><td>FALSE </td><td>Invert PCS RX output to PMD. Supported only on BCM8705 PHY.  </td></tr>
<tr>
<td>spn_L2_TABLE_SIZE </td><td>l2_table_size </td><td>Device maximum L2 table index </td><td>BCM5651x and BCM5632x devices allow the L2 table to be reduced to a smaller size. This value will be rounded up to provide the maximum table index corresponding to a table size which is a power of 2.  </td></tr>
<tr>
<td>spn_L3_TABLE_SIZE </td><td>l3_table_size </td><td>Device maximum L3 table index </td><td>BCM5651x and BCM5632x devices allow the L3 table to be reduced to a smaller size. This value will be rounded up to provide the maximum table index corresponding to a table size which is a power of 2.  </td></tr>
<tr>
<td>spn_STG_TABLE_SIZE </td><td>stg_table_size </td><td>Device maximum STG table index </td><td>BCM5651x and BCM5632x devices allow the STG table to be reduced to a smaller size. This value will be rounded up to provide the maximum table index corresponding to a table size which is a power of 2.  </td></tr>
<tr>
<td>spn_RCPU_VLAN </td><td>rcpu_vlan </td><td>BCM_VLAN_DEFAULT </td><td>VLAN ID to be reserved for RCPU traffic  </td></tr>
<tr>
<td>spn_RCPU_USE_OOB </td><td>rcpu_use_oob </td><td>1 </td><td>Use OOB (out of band) channel for sending/receiving rcpu packets  </td></tr>
<tr>
<td>spn_RCPU_OOB_CHANNEL </td><td>rcpu_oob_channel </td><td>0 </td><td>Channel number to use during OOB (out of band) sending/receiving RCPU packets  </td></tr>
<tr>
<td>spn_RCPU_RX_PBMP </td><td>rcpu_rx_pbmp </td><td>0 </td><td>MAC driver/unit to use rcpu_oob_channel Valid ports on which RCPU packets can be received by slave device.  </td></tr>
<tr>
<td>spn_RCPU_PORT </td><td>rcpu_port </td><td>-1 </td><td>switch port connected to slave RCPU device.  </td></tr>
<tr>
<td>spn_RCPU_MASTER_UNIT </td><td>rcpu_master_unit </td><td>0 </td><td>RCPU master unit. This is unit which is used to inject pkts to slave rcpu device.  </td></tr>
<tr>
<td>spn_RCPU_SLAVE_MODID </td><td>rcpu_slave_modid </td><td>mymodid </td><td>modid assigned to a slave RCPU unit in the system  </td></tr>
<tr>
<td>spn_RCPU_MASTER_MODID </td><td>rcpu_master_modid </td><td>mymodid </td><td>modid assigned to a master RCPU unit in the system  </td></tr>
<tr>
<td>spn_RCPU_HIGIG_PORT </td><td>rcpu_higig_port </td><td>0  </td></tr>
<tr>
<td>spn_RCPU_ONLY </td><td>rcpu_only </td><td>0 </td><td>Indication that a switch can be control through RCPU mechanism only  </td></tr>
<tr>
<td>spn_PCI2EB_OVERRIDE </td><td>pci2eb_override </td><td>0 </td><td>Indication that RCPU unit is present on a device  </td></tr>
<tr>
<td>spn_DUAL_HASH_RECURSE_DEPTH </td><td>dual_hash_recurse_depth </td><td>SOC_MEM_DUAL_HASH_RECURSE_DEPTH </td><td>Set global default maximum number of entry moves for all dual hash tables  </td></tr>
<tr>
<td>spn_DUAL_HASH_RECURSE_DEPTH_L2X </td><td>dual_hash_recurse_depth_l2x </td><td>SOC_MEM_DUAL_HASH_RECURSE_DEPTH_L2X </td><td>Set default maximum number of entry moves for dual hash L2 table  </td></tr>
<tr>
<td>spn_DUAL_HASH_RECURSE_DEPTH_VLAN </td><td>dual_hash_recurse_depth_vlan </td><td>SOC_MEM_DUAL_HASH_RECURSE_DEPTH_VLAN </td><td>Set default maximum number of entry moves for dual hash VLAN table  </td></tr>
<tr>
<td>spn_DUAL_HASH_RECURSE_DEPTH_MPLS </td><td>dual_hash_recurse_depth_mpls </td><td>SOC_MEM_DUAL_HASH_RECURSE_DEPTH_MPLS </td><td>Set default maximum number of entry moves for dual hash MPLS table  </td></tr>
<tr>
<td>spn_DUAL_HASH_RECURSE_DEPTH_EGRESS_VLAN </td><td>dual_hash_recurse_depth_egress_vlan </td><td>SOC_MEM_DUAL_HASH_RECURSE_DEPTH_EGRESS_VLAN </td><td>Set default maximum number of entry moves for dual hash egress VLAN table  </td></tr>
<tr>
<td>spn_DUAL_HASH_RECURSE_DEPTH_L3X </td><td>dual_hash_recurse_depth_l3x </td><td>SOC_MEM_DUAL_HASH_RECURSE_DEPTH_L3X </td><td>Set default maximum number of entry moves for all dual hash L3 tables  </td></tr>
<tr>
<td>spn_DUAL_HASH_RECURSE_DEPTH_DNAT_POOL </td><td>dual_hash_recurse_depth_dnat_pool </td><td>SOC_MEM_DUAL_HASH_RECURSE_DEPTH_DNAT_POOL </td><td>Set default maximum number of entry moves for dual hash DNAT Pool table  </td></tr>
<tr>
<td>spn_DUAL_HASH_RECURSE_DEPTH_ING_VP_VLAN_MEMBER </td><td>dual_hash_recurse_depth_ing_vp_vlan_member </td><td>SOC_MEM_DUAL_HASH_RECURSE_DEPTH_ING_VP_VLAN_MEMBER </td><td>Set default maximum number of entry moves for dual hash ING_VLAN_VP_MEMBERSHIP table  </td></tr>
<tr>
<td>spn_DUAL_HASH_RECURSE_DEPTH_EGR_VP_VLAN_MEMBER </td><td>dual_hash_recurse_depth_egr_vp_vlan_member </td><td>SOC_MEM_DUAL_HASH_RECURSE_DEPTH_EGR_VP_VLAN_MEMBER </td><td>Set default maximum number of entry moves for dual hash EGR_VLAN_VP_MEMBERSHIP table  </td></tr>
<tr>
<td>spn_MULTI_HASH_RECURSE_DEPTH </td><td>multi_hash_recurse_depth </td><td>SOC_MEM_MULTI_HASH_RECURSE_DEPTH </td><td>Set global default maximum number of entry moves for all dual hash tables  </td></tr>
<tr>
<td>spn_MULTI_HASH_RECURSE_DEPTH_L2 </td><td>multi_hash_recurse_depth_l2 </td><td>SOC_MEM_MULTI_HASH_RECURSE_DEPTH </td><td>Set default maximum number of entry moves for multi hash L2 table  </td></tr>
<tr>
<td>spn_MULTI_HASH_RECURSE_DEPTH_VLAN </td><td>multi_hash_recurse_depth_vlan </td><td>SOC_MEM_MULTI_HASH_RECURSE_DEPTH </td><td>Set default maximum number of entry moves for multi hash VLAN table  </td></tr>
<tr>
<td>spn_MULTI_HASH_RECURSE_DEPTH_MPLS </td><td>multi_hash_recurse_depth_mpls </td><td>SOC_MEM_MULTI_HASH_RECURSE_DEPTH </td><td>Set default maximum number of entry moves for multi hash MPLS table  </td></tr>
<tr>
<td>spn_MULTI_HASH_RECURSE_DEPTH_EGRESS_VLAN </td><td>multi_hash_recurse_depth_egress_vlan </td><td>SOC_MEM_MULTI_HASH_RECURSE_DEPTH </td><td>Set default maximum number of entry moves for multi hash egress VLAN table  </td></tr>
<tr>
<td>spn_MULTI_HASH_RECURSE_DEPTH_L3 </td><td>multi_hash_recurse_depth_l3 </td><td>SOC_MEM_MULTI_HASH_RECURSE_DEPTH </td><td>Set default maximum number of entry moves for all multi hash L3 tables  </td></tr>
<tr>
<td>spn_MULTI_HASH_RECURSE_DEPTH_EXACT_MATCH </td><td>multi_hash_recurse_depth_exact_match </td><td>SOC_MEM_MULTI_HASH_RECURSE_DEPTH </td><td>Set default maximum number of entry moves for all multi hash FPEM tables  </td></tr>
<tr>
<td>spn_MULTI_HASH_RECURSE_DEPTH_VLAN_1 </td><td>multi_hash_recurse_depth_vlan_1 </td><td>SOC_MEM_MULTI_HASH_RECURSE_DEPTH </td><td>Set default maximum number of entry moves for all multi hash Vlan Translate 1 tables  </td></tr>
<tr>
<td>spn_MULTI_HASH_RECURSE_DEPTH_VLAN_2 </td><td>multi_hash_recurse_depth_vlan_2 </td><td>SOC_MEM_MULTI_HASH_RECURSE_DEPTH </td><td>Set default maximum number of entry moves for all multi hash Vlan Translate 2 tables  </td></tr>
<tr>
<td>spn_MULTI_HASH_RECURSE_DEPTH_EGRESS_VLAN_1 </td><td>multi_hash_recurse_depth_egress_vlan_1 </td><td>SOC_MEM_MULTI_HASH_RECURSE_DEPTH </td><td>Set default maximum number of entry moves for all multi hash Egress Vlan Translate 1 tables  </td></tr>
<tr>
<td>spn_MULTI_HASH_RECURSE_DEPTH_EGRESS_VLAN_2 </td><td>multi_hash_recurse_depth_egress_vlan_2 </td><td>SOC_MEM_MULTI_HASH_RECURSE_DEPTH </td><td>Set default maximum number of entry moves for all multi hash Egress Vlan Translate 2 tables  </td></tr>
<tr>
<td>spn_MULTI_HASH_RECURSE_DEPTH_MPLS </td><td>multi_hash_recurse_depth_mpls </td><td>SOC_MEM_MULTI_HASH_RECURSE_DEPTH </td><td>Set default maximum number of entry moves for all multi hash MPLS tables  </td></tr>
<tr>
<td>spn_L3_ALPM_IPV6_128B_BKT_RSVD </td><td>l3_alpm_ipv6_128b_bkt_rsvd </td><td>0 </td><td>If ipv6_lpm_128b_enable is enabled, set to 1 to reserve equal percentage(TCAM[v4]:TCAM[v6]) of ALPM buckets for IPv6.  </td></tr>
<tr>
<td>spn_L3_ALPM_ENABLE </td><td>l3_alpm_enable </td><td>0 </td><td>Enable ALPM for L3 Prefix routes. Set to 1 for parallel search mode, 2 for combined search mode. 3 for TCAM/ALPM mode.  </td></tr>
<tr>
<td>spn_ALPM_FLEX_STAT_SUPPORT </td><td>alpm_flex_stat_support </td><td>0 </td><td>Enable flex counter support for ALPM.  </td></tr>
<tr>
<td>spn_IPV6_LPM_128B_ENABLE </td><td>ipv6_lpm_128b_enable </td><td>Varies by device </td><td>Enable IPv6 128b prefix LPM routes.  </td></tr>
<tr>
<td>spn_NUM_IPV6_LPM_128B_ENTRIES </td><td>num_ipv6_lpm_128b_entries </td><td>2048 </td><td>Configure the number of 128b prefix LPM routes.  </td></tr>
<tr>
<td>spn_L3_LPM_MODE </td><td>l3_lpm_mode </td><td>0 </td><td>Mode of operation of the route table.  </td></tr>
<tr>
<td>spn_L3_MAX_ECMP_MODE </td><td>l3_max_ecmp_mode </td><td>0 </td><td>Control the scalability of ECMP groups  </td></tr>
<tr>
<td>spn_RIOT_ENABLE </td><td>riot_enable </td><td>0 </td><td>Enables the routing into and out of tunnels.  </td></tr>
<tr>
<td>spn_RIOT_OVERLAY_L3_INTF_MEM_SIZE </td><td>riot_overlay_l3_intf_mem_size </td><td>0 </td><td>Configure size of l3 interface memory in overlay layer.  </td></tr>
<tr>
<td>spn_RIOT_OVERLAY_L3_EGRESS_MEM_SIZE </td><td>riot_overlay_l3_egress_mem_size </td><td>0 </td><td>Configure size of l3 egress memory in overlay layer.  </td></tr>
<tr>
<td>spn_RIOT_OVERLAY_ECMP_RESILIENT_HASH_SIZE </td><td>riot_overlay_ecmp_resilient_hash_size </td><td>0 </td><td>Configure size of resilient hashing ECMP in overlay layer.  </td></tr>
<tr>
<td>spn_MMU_FLOW_PERCENT </td><td>mmu_flow_percent </td><td>MMU_FLOW_PERCENT </td><td>Percentage of per-port cells usable before flow control starts  </td></tr>
<tr>
<td>spn_MMU_FLOW_FANIN </td><td>mmu_flow_fanin </td><td>MMU_FLOW_FANIN </td><td>Number of simultaneous senders to each port for flow control purposes  </td></tr>
<tr>
<td>spn_MMU_RED_DROP_PERCENT </td><td>mmu_red_drop_percent </td><td>MMU_RED_DROP_PERCENT </td><td>Percentage of per-port/per-cos packets used before red packets will be dropped  </td></tr>
<tr>
<td>spn_MMU_YELLOW_DROP_PERCENT </td><td>mmu_yellow_drop_percent </td><td>MMU_YELLOW_DROP_PERCENT </td><td>Percentage of per-port/per-cos packets used before yellow packets will be dropped  </td></tr>
<tr>
<td>spn_MMU_STATIC_BYTES </td><td>mmu_static_bytes </td><td>MMU_STATIC_BYTES </td><td>Per-port/per-cos static reserved limit. Rounded up from bytes to next cell size. Remaining cells are put in dynamic pool. If 0, then mmu_static_percent is used.  </td></tr>
<tr>
<td>spn_MMU_STATIC_PERCENT </td><td>mmu_static_percent </td><td>MMU_STATIC_PERCENT </td><td>Percentage of per-port/per-cos cells to use as static reserved limit. Remaining cells are put in dynamic pool. Only used if mmu_static_bytes is 0.  </td></tr>
<tr>
<td>spn_MMU_RESET_BYTES </td><td>mmu_reset_bytes </td><td>MMU_RESET_BYTES </td><td>(1536 * 2) offset from dynamic cell set limits for reset (enable) limits. Rounded up from bytes to next cell size.  </td></tr>
<tr>
<td>spn_MMU_OVERCOMMIT </td><td>mmu_overcommit </td><td>MMU_OVERCOMMIT </td><td>Non-stack port overcommit factor for dynamic pool  </td></tr>
<tr>
<td>spn_MMU_OVERCOMMIT_STACK </td><td>mmu_overcommit_stack </td><td>MMU_OVERCOMMIT_STACK </td><td>Stack port overcommit factor for dynamic pool  </td></tr>
<tr>
<td>spn_L3_IPMC_VALID_AS_HIT </td><td>l3_ipmc_valid_as_hit </td><td>1 </td><td>On BCM56601 C0 devices, the valid bit of the L3 IPMC table may be used instead as a hit bit. In such a case, an invalid entry is judged by empty L2 and L3 port bitmaps.  </td></tr>
<tr>
<td>spn_EXT_SRAM_TUNING </td><td>ext_sram_tuning </td><td>ESM SRAM tuning result generated by extt command  </td></tr>
<tr>
<td>spn_EXT_SRAM_TUNING_STATS </td><td>ext_sram_tuning_stats </td><td>ESM SRAM tuning statistics generated by extt command  </td></tr>
<tr>
<td>spn_EXT_SRAM_TUNING2_STATS </td><td>ext_sram_tuning2_stats </td><td>ESM SRAM tuning statistics generated by extt2 command  </td></tr>
<tr>
<td>spn_EXT_SRAM_PVT </td><td>ext_sram_pvt </td><td>ESM SRAM tuning result generated by extt command  </td></tr>
<tr>
<td>spn_EXT_TCAM_TUNING </td><td>ext_tcam_tuning </td><td>ESM TCAM tuning result generated by extt command  </td></tr>
<tr>
<td>spn_EXT_TCAM_TUNING_STATS </td><td>ext_tcam_tuning_stats </td><td>ESM TCAM tuning statistics generated by extt command  </td></tr>
<tr>
<td>spn_EXT_TCAM_PVT </td><td>ext_tcam_pvt </td><td>ESM TCAM tuning result generated by extt command  </td></tr>
<tr>
<td>spn_EXT_L2_USE_HARDWARE_REPLACE_THRESHOLD </td><td>ext_l2_use_hardware_replace_threshold </td><td>10000 </td><td>For ESM based L2 memory, transition to using hardware based replace mechanism after this threshold for the number of entries to process is reached.  </td></tr>
<tr>
<td>spn_EXT_L2_SHADOW_DISABLE </td><td>ext_l2_shadow_disable </td><td>0 </td><td>Disable copying External L2 table into shadow copy  </td></tr>
<tr>
<td>spn_EXT_L2_FWD_TABLE_SIZE </td><td>ext_l2_fwd_table_size </td><td>0 </td><td>72-bit(tr2)/80-bit(tr3) external L2 forward table  </td></tr>
<tr>
<td>spn_EXT_L2_WIDE_FWD_TABLE_SIZE </td><td>ext_l2_wide_fwd_table_size </td><td>0 </td><td>80-bit external wide L2 forward table  </td></tr>
<tr>
<td>spn_EXT_IP4_FWD_TABLE_SIZE </td><td>ext_ip4_fwd_table_size </td><td>0 </td><td>72-bit(tr2)/80-bit(tr3)/var(Arad) external IPv4 forward table  </td></tr>
<tr>
<td>spn_EXT_IP4_HOST_FWD_TABLE_SIZE </td><td>ext_ip4_host_fwd_table_size </td><td>0 </td><td>80-bit external IPv4 host forward table  </td></tr>
<tr>
<td>spn_EXT_IP4_HOST_WIDE_FWD_TABLE_SIZE </td><td>ext_ip4_host_wide_fwd_table_size </td><td>0 </td><td>80-bit external IPv4 host wide forward table  </td></tr>
<tr>
<td>spn_EXT_IP6U_FWD_TABLE_SIZE </td><td>ext_ip6u_fwd_table_size </td><td>0 </td><td>72-bit(tr2)/80-bit(tr3) external IPv6 64-bit prefix length forward table  </td></tr>
<tr>
<td>spn_EXT_IP6_FWD_TABLE_SIZE </td><td>ext_ip6_fwd_table_size </td><td>0 </td><td>144-bit(tr2)/160-bit(tr3)/var(Arad) external IPv6 128-bit/var(Arad) prefix length forward table  </td></tr>
<tr>
<td>spn_EXT_IP6_HOST_FWD_TABLE_SIZE </td><td>ext_ip6_host_fwd_table_size </td><td>0 </td><td>160-bit(tr3) external IPv6 128-bit host forward table  </td></tr>
<tr>
<td>spn_EXT_IP6_HOST_WIDE_FWD_TABLE_SIZE </td><td>ext_ip6_host_wide_fwd_table_size </td><td>0 </td><td>160-bit(tr3) external IPv6 128-bit host wide forward table  </td></tr>
<tr>
<td>spn_EXT_L2_ACL_TABLE_SIZE </td><td>ext_l2_acl_table_size </td><td>0 </td><td>288-bit external L2 ACL table  </td></tr>
<tr>
<td>spn_EXT_L2_ACL_TABLE_POLICY_WIDTH </td><td>ext_l2_acl_table_policy_width </td><td>0 </td><td>288-bit external L2 ACL table policy width(multiples of 35 bits). Allowed values are 1, 2, 3, 4, 6  </td></tr>
<tr>
<td>spn_EXT_L2_ACL_TABLE_SCACHE_SIZE </td><td>ext_l2_acl_table_scache_size </td><td>0xffffffff </td><td>Number of entries in the 288-bit external L2 ACL table to reserve for use as warm-start scache. If a value is not specified, no entries are reserved, and the regular external scache is used for level-2 warm start. If a value is specified, that number of entries are reserved for use as the level-2 warm start scache. If the value specified is 0, an optimal number of reserved entries is calculated such that the reserved space will hold all usable entries.  </td></tr>
<tr>
<td>spn_EXT_IP4_ACL_TABLE_SIZE </td><td>ext_ip4_acl_table_size </td><td>0 </td><td>288-bit external IPv4 ACL table  </td></tr>
<tr>
<td>spn_EXT_IP4_ACL_TABLE_POLICY_WIDTH </td><td>ext_ip4_acl_table_policy_width </td><td>0 </td><td>288-bit external IPv4 ACL table policy width(multiples of 35 bits).Allowed values are 1, 2, 3, 4, 6  </td></tr>
<tr>
<td>spn_EXT_IP4_ACL_TABLE_SCACHE_SIZE </td><td>ext_ip4_acl_table_scache_size </td><td>0 </td><td>Number of entries in the 288-bit external IPv4 ACL table to reserve for use as warm-start scache. If a value is not specified, no entries are reserved, and the regular external scache is used for level-2 warm start. If a value is specified, that number of entries are reserved for use as the level-2 warm start scache. If the value specified is 0, an optimal number of reserved entries is calculated such that the reserved space will hold all usable entries.  </td></tr>
<tr>
<td>spn_EXT_IP6S_ACL_TABLE_SIZE </td><td>ext_ip6s_acl_table_size </td><td>0 </td><td>360-bit external IPv6 ACL table  </td></tr>
<tr>
<td>spn_EXT_IP6S_ACL_TABLE_POLICY_WIDTH </td><td>ext_ip6s_acl_table_policy_width </td><td>0 </td><td>360-bit external IPv6 ACL table policy width(multiples of 35 bits). Allowed values are 1, 2, 3, 4, 6  </td></tr>
<tr>
<td>spn_EXT_IP6S_ACL_TABLE_SCACHE_SIZE </td><td>ext_ip6s_acl_table_scache_size </td><td>0 </td><td>Number of entries in the 360-bit external IPv6 ACL table to reserve for use as warm-start scache. If a value is not specified, no entries are reserved, and the regular external scache is used for level-2 warm start. If a value is specified, that number of entries are reserved for use as the level-2 warm start scache. If the value specified is 0, an optimal number of reserved entries is calculated such that the reserved space will hold all usable entries.  </td></tr>
<tr>
<td>spn_EXT_IP6F_ACL_TABLE_SIZE </td><td>ext_ip6f_acl_table_size </td><td>0 </td><td>432-bit external IPv6 ACL table  </td></tr>
<tr>
<td>spn_EXT_IP6F_ACL_TABLE_POLICY_WIDTH </td><td>ext_ip6f_acl_table_policy_width </td><td>0 </td><td>432-bit external IPv6 ACL table policy width(multiples of 35 bits). Allowed values are 1, 2, 3, 4, 6  </td></tr>
<tr>
<td>spn_EXT_IP6F_ACL_TABLE_SCACHE_SIZE </td><td>ext_ip6f_acl_table_scache_size </td><td>0 </td><td>Number of entries in the 432-bit external IPv6 ACL table to reserve for use as warm-start scache. If a value is not specified, no entries are reserved, and the regular external scache is used for level-2 warm start. If a value is specified, that number of entries are reserved for use as the level-2 warm start scache. If the value specified is 0, an optimal number of reserved entries is calculated such that the reserved space will hold all usable entries.  </td></tr>
<tr>
<td>spn_EXT_L2C_ACL_TABLE_SIZE </td><td>ext_l2c_acl_table_size </td><td>0 </td><td>144-bit external L2 ACL table  </td></tr>
<tr>
<td>spn_EXT_L2C_ACL_TABLE_POLICY_WIDTH </td><td>ext_l2c_acl_table_policy_width </td><td>0 </td><td>144-bit external L2 ACL table policy width(multiples of 35 bits). Allowed values are 1, 2, 3, 4, 6  </td></tr>
<tr>
<td>spn_EXT_L2C_ACL_TABLE_SCACHE_SIZE </td><td>ext_l2c_acl_table_scache_size </td><td>0 </td><td>Number of entries in the 144-bit external L2 ACL table to reserve for use as warm-start scache. If a value is not specified, no entries are reserved, and the regular external scache is used for level-2 warm start. If a value is specified, that number of entries are reserved for use as the level-2 warm start scache. If the value specified is 0, an optimal number of reserved entries is calculated such that the reserved space will hold all usable entries.  </td></tr>
<tr>
<td>spn_EXT_IP4C_ACL_TABLE_SIZE </td><td>ext_ip4c_acl_table_size </td><td>0 </td><td>144-bit external IPv4 ACL table  </td></tr>
<tr>
<td>spn_EXT_IP4C_ACL_TABLE_POLICY_WIDTH </td><td>ext_ip4c_acl_table_policy_width </td><td>0 </td><td>144-bit external IPv4 ACL table policy width(multiples of 35 bits). Allowed values are 1, 2, 3, 4, 6  </td></tr>
<tr>
<td>spn_EXT_IP4C_ACL_TABLE_SCACHE_SIZE </td><td>ext_ip4c_acl_table_scache_size </td><td>0 </td><td>Number of entries in the 144-bit external IPv4 ACL table to reserve for use as warm-start scache. If a value is not specified, no entries are reserved, and the regular external scache is used for level-2 warm start. If a value is specified, that number of entries are reserved for use as the level-2 warm start scache. If the value specified is 0, an optimal number of reserved entries is calculated such that the reserved space will hold all usable entries.  </td></tr>
<tr>
<td>spn_EXT_IP6C_ACL_TABLE_SIZE </td><td>ext_ip6c_acl_table_size </td><td>0 </td><td>144-bit external IPv6 ACL table  </td></tr>
<tr>
<td>spn_EXT_IP6C_ACL_TABLE_POLICY_WIDTH </td><td>ext_ip6c_acl_table_policy_width </td><td>0 </td><td>144-bit external IPv6 ACL table policy width(multiples of 35 bits). Allowed values are 1, 2, 3, 4, 6  </td></tr>
<tr>
<td>spn_EXT_IP6C_ACL_TABLE_SCACHE_SIZE </td><td>ext_ip6c_acl_table_scache_size </td><td>0 </td><td>Number of entries in the 144-bit external IPv6 ACL table to reserve for use as warm-start scache. If a value is not specified, no entries are reserved, and the regular external scache is used for level-2 warm start. If a value is specified, that number of entries are reserved for use as the level-2 warm start scache. If the value specified is 0, an optimal number of reserved entries is calculated such that the reserved space will hold all usable entries.  </td></tr>
<tr>
<td>spn_EXT_L2IP4_ACL_TABLE_SIZE </td><td>ext_l2ip4_acl_table_size </td><td>0 </td><td>432-bit external L2 + IPv4 ACL table  </td></tr>
<tr>
<td>spn_EXT_L2IP4_ACL_TABLE_POLICY_WIDTH </td><td>ext_l2ip4_acl_table_policy_width </td><td>0 </td><td>432-bit external L2 + IPv4 ACL table policy width(multiples of 35 bits). Allowed values are 1, 2, 3, 4, 6  </td></tr>
<tr>
<td>spn_EXT_L2IP4_ACL_TABLE_SCACHE_SIZE </td><td>ext_l2ip4_acl_table_scache_size </td><td>0 </td><td>Number of entries in the 432-bit external L2 + IPv4 ACL table to reserve for use as warm-start scache. If a value is not specified, no entries are reserved, and the regular external scache is used for level-2 warm start. If a value is specified, that number of entries are reserved for use as the level-2 warm start scache. If the value specified is 0, an optimal number of reserved entries is calculated such that the reserved space will hold all usable entries.  </td></tr>
<tr>
<td>spn_EXT_L2IP6_ACL_TABLE_SIZE </td><td>ext_l2ip6_acl_table_size </td><td>0 </td><td>432-bit external L2 + IPv6 ACL table  </td></tr>
<tr>
<td>spn_EXT_L2IP6_ACL_TABLE_POLICY_WIDTH </td><td>ext_l2ip6_acl_table_policy_width </td><td>0 </td><td>432-bit external L2 + IPv6 ACL table policy width(multiples of 35 bits). Allowed values are 1, 2, 3, 4, 6  </td></tr>
<tr>
<td>spn_EXT_L2IP6_ACL_TABLE_SCACHE_SIZE </td><td>ext_l2ip6_acl_table_scache_size </td><td>0 </td><td>Number of entries in the 432-bit external L2 + IPv6 ACL table to reserve for use as warm-start scache. If a value is not specified, no entries are reserved, and the regular external scache is used for level-2 warm start. If a value is specified, that number of entries are reserved for use as the level-2 warm start scache. If the value specified is 0, an optimal number of reserved entries is calculated such that the reserved space will hold all usable entries.  </td></tr>
<tr>
<td>spn_EXT_ACL80_TABLE_SIZE </td><td>ext_acl80_table_size </td><td>0 </td><td>80-bit external ACL table  </td></tr>
<tr>
<td>spn_EXT_ACL160_TABLE_SIZE </td><td>ext_acl160_table_size </td><td>0 </td><td>160-bit external ACL table  </td></tr>
<tr>
<td>spn_EXT_ACL320_TABLE_SIZE </td><td>ext_acl320_table_size </td><td>0 </td><td>320-bit external ACL table  </td></tr>
<tr>
<td>spn_EXT_ACL480_TABLE_SIZE </td><td>ext_acl480_table_size </td><td>0 </td><td>480-bit external ACL table  </td></tr>
<tr>
<td>spn_EXT_L2_TABLE_DUPLICATED </td><td>ext_l2_table_duplicated </td><td>0 </td><td>External L2 forward table is duplicated  </td></tr>
<tr>
<td>spn_EXT_IP4_TABLE_DUPLICATED </td><td>ext_ip4_table_duplicated </td><td>0 </td><td>External IPv4 forward table is duplicated  </td></tr>
<tr>
<td>spn_EXT_IP6U_TABLE_DUPLICATED </td><td>ext_ip6u_table_duplicated </td><td>0 </td><td>External IPV6 64 bit prefix forward table is duplicated  </td></tr>
<tr>
<td>spn_EXT_IP6_TABLE_DUPLICATED </td><td>ext_ip6_table_duplicated </td><td>0 </td><td>External IPV6 128 bit forward table is duplicated  </td></tr>
<tr>
<td>spn_EXT_TCAM_FREQ </td><td>ext_tcam_freq </td><td>500 </td><td>ESM TCAM operating frequency  </td></tr>
<tr>
<td>spn_EXT_TCAM_MODE </td><td>ext_tcam_mode </td><td>0 </td><td>ESM TCAM mode, 0 for 6 cycles per packet, 1 for 4 cycles per packet  </td></tr>
<tr>
<td>spn_EXT_TCAM_DEV_TYPE </td><td>ext_tcam_dev_type  </td></tr>
<tr>
<td>spn_EXT_TCAM_BANKS </td><td>ext_tcam_banks </td><td>1 </td><td>Number of TCAM banks in the ESM TCAM module  </td></tr>
<tr>
<td>spn_EXT_SRAM_FREQ </td><td>ext_sram_freq </td><td>334 </td><td>ESM SRAM operating frequency  </td></tr>
<tr>
<td>spn_EXT_SRAM_MODE </td><td>ext_sram_mode </td><td>1 </td><td>ESM SRAM mode, 0 for 1.5 clock latency, 1 for 2 clock latency  </td></tr>
<tr>
<td>spn_EXT_SRAM_SPEED </td><td>ext_sram_speed </td><td>1  </td></tr>
<tr>
<td>spn_EXT_SRAM0_PRESENT </td><td>ext_sram0_present </td><td>1  </td></tr>
<tr>
<td>spn_EXT_SRAM1_PRESENT </td><td>ext_sram1_present </td><td>1  </td></tr>
<tr>
<td>spn_EXT_AD_MODE </td><td>ext_ad_mode </td><td>0 </td><td>External associated data mode: 1: 250 MHz, L2 table in ES0 2: 250 MHz, L2 table in ES1 3: 250 MHz, L3 table in ES0 4: 250 MHz, L3 table in ES1 5: 250 MHz, L2 and L3 table in ES0 6: 250 MHz, L2 and L3 table in ES1 7: 334 MHz, ACL table in ES0 8: 334 MHz, ACL table in ES1 9: 250 MHz, ACL table in both ES0 and ES1 10: 250 MHz, L2 and ACL table in both ES0 and ES1 11: 250 MHz, L3 and ACL table in both ES0 and ES1 12: 334 MHz, L2 and L3 and ACL table in both ES0 and ES1  </td></tr>
<tr>
<td>spn_EXT_IP6_FWD_KEY </td><td>ext_ip6_fwd_key </td><td>-1 </td><td>External IPv6 forwarding search key selection 0 for 72-bit, 1 for 144-bit  </td></tr>
<tr>
<td>spn_EXT_L2_ACL_KEY </td><td>ext_l2_acl_key </td><td>-1 </td><td>External ACL search key selection for L2 packet 0 for disable, 1 for 288-bit, 2 for 144-bit  </td></tr>
<tr>
<td>spn_EXT_IP4_ACL_KEY </td><td>ext_ip4_acl_key </td><td>-1 </td><td>External ACL search key selection for IPv4 packet 0 for disable, 1 for 288-bit, 2 for 144-bit, 3 for using both L2 and IP4 key, 4 for using L2 key  </td></tr>
<tr>
<td>spn_EXT_IP6_ACL_KEY </td><td>ext_ip6_acl_key </td><td>-1 </td><td>External ACL search key selection for IPV6 packet 0 for disable, 1 for 360-bit, 2 for 432-bit, 3 for 144-bit, 4 for using both L2 and IP6 key, 5 for using L2 key  </td></tr>
<tr>
<td>spn_EXT_LOOKUP_ON_XPORT </td><td>ext_lookup_on_xport </td><td>0 </td><td>On BCM5662x devices, enable external TCAM lookup on XPORT block (back-panel ports) instead of XGPORT block (front-panel ports)  </td></tr>
<tr>
<td>spn_EXT_IP4_UC_RPF_FWD_TABLE_SIZE </td><td>ext_ip4_uc_rpf_fwd_table_size </td><td>0 </td><td>External IPv4 Unicast with RPF forward table size  </td></tr>
<tr>
<td>spn_EXT_IP4_MC_FWD_TABLE_SIZE </td><td>ext_ip4_mc_fwd_table_size </td><td>0 </td><td>External IPv4 Multicast forward table size  </td></tr>
<tr>
<td>spn_EXT_IP6_UC_RPF_FWD_TABLE_SIZE </td><td>ext_ip6_uc_rpf_fwd_table_size </td><td>0 </td><td>External IPv6 Unicast with RPF forward table size  </td></tr>
<tr>
<td>spn_EXT_IP6_MC_FWD_TABLE_SIZE </td><td>ext_ip6_mc_fwd_table_size </td><td>0 </td><td>External IPv6 Multicast forward table size  </td></tr>
<tr>
<td>spn_EXT_TRILL_UC_FWD_TABLE_SIZE </td><td>ext_trill_uc_fwd_table_size </td><td>0 </td><td>External Trill Unicast forward table size  </td></tr>
<tr>
<td>spn_EXT_TRILL_MC_FWD_TABLE_SIZE </td><td>ext_trill_mc_fwd_table_size </td><td>0 </td><td>External Trill Multicast forward table size  </td></tr>
<tr>
<td>spn_EXT_PHY_AUTODETECT_EN </td><td>ext_phy_autodetect_en </td><td>-1 </td><td>To enable/disable the SGMII Slave Autodetect function 0x0 = Disable SGMII Slave Auto-detect function 0x1 = Enable SGMII Slave Auto-detect function  </td></tr>
<tr>
<td>spn_EXT_PHY_SERDES_FIBER_IFACE </td><td>ext_phy_serdes_fiber_iface </td><td>-1 </td><td>Select Fiber Interface when SGMII Slave Autodetect is disabled 0x0 = 1000Base-X, 0x1 = 100Base-FX, 0x2 = SGMII-Slave.  </td></tr>
<tr>
<td>spn_EXT_MPLS_FWD_TABLE_SIZE </td><td>ext_mpls_fwd_table_size </td><td>0 </td><td>External Mpls label forward table size  </td></tr>
<tr>
<td>spn_EXT_COUP_MPLS_FWD_TABLE_SIZE </td><td>ext_coup_mpls_fwd_table_size </td><td>0 </td><td>External coupling Mpls label forward table size  </td></tr>
<tr>
<td>spn_EXT_TP2P_MIM_FWD_TABLE_SIZE </td><td>ext_tp2p_mim_fwd_table_size </td><td>0 </td><td>External Transparent P2P mim (Mac in Mac) forward table size  </td></tr>
<tr>
<td>spn_EXT_TP2P_MPLS_FWD_TABLE_SIZE </td><td>ext_tp2p_mpls_fwd_table_size </td><td>0 </td><td>External Transparent P2P mpls forward table size  </td></tr>
<tr>
<td>spn_EXT_TP2P_VLAN_FWD_TABLE_SIZE </td><td>ext_tp2p_vlan_fwd_table_size </td><td>0 </td><td>External Transparent P2P vlan forward table size  </td></tr>
<tr>
<td>spn_PHY_SGMII_AUTONEG </td><td>phy_sgmii_autoneg </td><td>Port </td><td>FALSE </td><td>Enable SGMII autonegotiation between the serdes and PHY if the serdes supports SGMII autonegotiation.  </td></tr>
<tr>
<td>spn_RCPU_DOT1PRI_COS0 </td><td>rcpu_dot1pri_cos0 </td><td>0 </td><td>Priority assigned to CoS number 0 on a remote unit in RCPU system  </td></tr>
<tr>
<td>spn_RCPU_DOT1PRI_COS1 </td><td>rcpu_dot1pri_cos1 </td><td>0 </td><td>Priority assigned to CoS number 1 on a remote unit in RCPU system  </td></tr>
<tr>
<td>spn_RCPU_DOT1PRI_COS2 </td><td>rcpu_dot1pri_cos2 </td><td>0 </td><td>Priority assigned to CoS number 2 on a remote unit in RCPU system  </td></tr>
<tr>
<td>spn_RCPU_DOT1PRI_COS3 </td><td>rcpu_dot1pri_cos3 </td><td>0 </td><td>Priority assigned to CoS number 3 on a remote unit in RCPU system  </td></tr>
<tr>
<td>spn_RCPU_DOT1PRI_COS4 </td><td>rcpu_dot1pri_cos4 </td><td>0 </td><td>Priority assigned to CoS number 4 on a remote unit in RCPU system  </td></tr>
<tr>
<td>spn_RCPU_DOT1PRI_COS5 </td><td>rcpu_dot1pri_cos5 </td><td>0 </td><td>Priority assigned to CoS number 5 on a remote unit in RCPU system  </td></tr>
<tr>
<td>spn_RCPU_DOT1PRI_COS6 </td><td>rcpu_dot1pri_cos6 </td><td>0 </td><td>Priority assigned to CoS number 6 on a remote unit in RCPU system  </td></tr>
<tr>
<td>spn_RCPU_DOT1PRI_COS7 </td><td>rcpu_dot1pri_cos7 </td><td>0 </td><td>Priority assigned to CoS number 7 on a remote unit in RCPU system  </td></tr>
<tr>
<td>spn_RCPU_MH_TC_COS0 </td><td>rcpu_mh_tc_cos0 </td><td>0 </td><td>Module Header Traffic Class value for CoS number 0  </td></tr>
<tr>
<td>spn_RCPU_MH_TC_COS1 </td><td>rcpu_mh_tc_cos1 </td><td>0 </td><td>Module Header Traffic Class value for CoS number 1  </td></tr>
<tr>
<td>spn_RCPU_MH_TC_COS2 </td><td>rcpu_mh_tc_cos2 </td><td>0 </td><td>Module Header Traffic Class value for CoS number 2  </td></tr>
<tr>
<td>spn_RCPU_MH_TC_COS3 </td><td>rcpu_mh_tc_cos3 </td><td>0 </td><td>Module Header Traffic Class value for CoS number 3  </td></tr>
<tr>
<td>spn_RCPU_MH_TC_COS4 </td><td>rcpu_mh_tc_cos4 </td><td>0 </td><td>Module Header Traffic Class value for CoS number 4  </td></tr>
<tr>
<td>spn_RCPU_MH_TC_COS5 </td><td>rcpu_mh_tc_cos5 </td><td>0 </td><td>Module Header Traffic Class value for CoS number 5  </td></tr>
<tr>
<td>spn_RCPU_MH_TC_COS6 </td><td>rcpu_mh_tc_cos6 </td><td>0 </td><td>Module Header Traffic Class value for CoS number 6  </td></tr>
<tr>
<td>spn_RCPU_MH_TC_COS7 </td><td>rcpu_mh_tc_cos7 </td><td>0 </td><td>Module Header Traffic Class value for CoS number 7  </td></tr>
<tr>
<td>spn_RCPU_CPU_TC_COS0 </td><td>rcpu_cpu_tc_cos0 </td><td>0 </td><td>CPU Traffic Class to be added to the remote CPU packet for CoS number 0  </td></tr>
<tr>
<td>spn_RCPU_CPU_TC_COS1 </td><td>rcpu_cpu_tc_cos1 </td><td>0 </td><td>CPU Traffic Class to be added to the remote CPU packet for CoS number 1  </td></tr>
<tr>
<td>spn_RCPU_CPU_TC_COS2 </td><td>rcpu_cpu_tc_cos2 </td><td>0 </td><td>CPU Traffic Class to be added to the remote CPU packet for CoS number 2  </td></tr>
<tr>
<td>spn_RCPU_CPU_TC_COS3 </td><td>rcpu_cpu_tc_cos3 </td><td>0 </td><td>CPU Traffic Class to be added to the remote CPU packet for CoS number 3  </td></tr>
<tr>
<td>spn_RCPU_CPU_TC_COS4 </td><td>rcpu_cpu_tc_cos4 </td><td>0 </td><td>CPU Traffic Class to be added to the remote CPU packet for CoS number 4  </td></tr>
<tr>
<td>spn_RCPU_CPU_TC_COS5 </td><td>rcpu_cpu_tc_cos5 </td><td>0 </td><td>CPU Traffic Class to be added to the remote CPU packet for CoS number 5  </td></tr>
<tr>
<td>spn_RCPU_CPU_TC_COS6 </td><td>rcpu_cpu_tc_cos6 </td><td>0 </td><td>CPU Traffic Class to be added to the remote CPU packet for CoS number 6  </td></tr>
<tr>
<td>spn_RCPU_CPU_TC_COS7 </td><td>rcpu_cpu_tc_cos7 </td><td>0 </td><td>CPU Traffic Class to be added to the remote CPU packet for CoS number 7  </td></tr>
<tr>
<td>spn_RCPU_CPU_QUEUE </td><td>rcpu_cpu_queue </td><td>CPU queue ID to be used for RCPU packets  </td></tr>
<tr>
<td>spn_RCPU_MH_SRC_PID_ENABLE </td><td>rcpu_mh_src_pid_enable </td><td>0 </td><td>Pick up the Module Header SRC_PID value from the PBE bus for RCPU packets  </td></tr>
<tr>
<td>spn_RCPU_MH_CPU_COS_ENABLE </td><td>rcpu_mh_cpu_cos_enable </td><td>0 </td><td>Add CPU Traffic Class to the RCPU packet  </td></tr>
<tr>
<td>spn_RCPU_MH_TC_MAP_ENABLE </td><td>rcpu_mh_tc_map_enable </td><td>0 </td><td>Add Module Header Traffic Class to the RCPU packet  </td></tr>
<tr>
<td>spn_RCPU_DOT1PRI_MAP_ENABLE </td><td>rcpu_dot1pri_map_enable </td><td>0 </td><td>CoS Priority is enable on RCPU packet  </td></tr>
<tr>
<td>spn_LMD_ENABLE_PBMP </td><td>lmd_enable_pbmp </td><td>0 </td><td>On BCM5651x devices, select which of the 10G ports should be run in single-lane serdes mode at 1/4 speed. This bitmap consists of four bits corresponding to the 10G ports.  </td></tr>
<tr>
<td>spn_IPFIX_HOSTBUF_SIZE </td><td>ipfix_hostbuf_size </td><td>1024 </td><td>Number of IPFIX export entries allocated for the FIFO DMA host buffer  </td></tr>
<tr>
<td>spn_IPFIX_THREAD_PRI </td><td>ipfix_thread_pri </td><td>50 </td><td>IPFIX export FIFO thread priorities; 0 is highest and 255 is lowest  </td></tr>
<tr>
<td>spn_GPORT_RSV_MASK </td><td>gport_rsv_mask </td><td>Port </td><td>0x070 </td><td>Set the Receive Status Vector (RSV) mask for the Unimac  </td></tr>
<tr>
<td>spn_POST_INIT_ENABLE </td><td>post_init_enable </td><td>1 </td><td>Enable post initialization for FE ports on BCM56024 and BCM56018  </td></tr>
<tr>
<td>spn_MODULE_64PORTS </td><td>module_64ports </td><td>0 </td><td>Device that can support more than 32 ports per single modid will operate in configuration where all ports are mapped to the base modid  </td></tr>
<tr>
<td>spn_MODULE_NUM_MODIDS </td><td>module_num_modids </td><td>1 </td><td>Configure the number of module id used by the device  </td></tr>
<tr>
<td>spn_GPORT </td><td>bcm_use_gport </td><td>FALSE </td><td>All API will return port numbers in GPORT encodings  </td></tr>
<tr>
<td>spn_HIGIG2_MULTICAST_VLAN_RANGE </td><td>higig2_multicast_vlan_range </td><td>4096 </td><td>Multicast ranges The HiGig2 header format concatenates the broadcast, multicast, and IP multicast indices into one generic multicast index. The mapping between the individual indices and the combined index is specified by these. The default values are indicated. This value sets the allowed range of broadcast indices in the HiGig2 header for stack ports.  </td></tr>
<tr>
<td>spn_HIGIG2_MULTICAST_L2_RANGE </td><td>higig2_multicast_l2_range </td><td>4096 </td><td>Multicast ranges This value sets the allowed range of multicast indices in the HiGig2 header for stack ports.  </td></tr>
<tr>
<td>spn_HIGIG2_MULTICAST_L3_RANGE </td><td>higig2_multicast_l3_range </td><td>4096 </td><td>Multicast ranges This value sets the allowed range of IP multicast indices in the HiGig2 header for stack ports.  </td></tr>
<tr>
<td>spn_HIGIG2_HDR_MODE </td><td>higig2_hdr_mode </td><td>Port </td><td>0 </td><td>Make all HG ports default to HiGig2.  </td></tr>
<tr>
<td>spn_COSQ_CONTROL_BURST_NODE_SELECT </td><td>cosq_control_burst_node_select </td><td>0 </td><td>Used to select gport node or child of gport node for configuring burst for minimum or maximum rate using bcm_cosq_control_set/bcm_cosq_control_get. Set to 1, Burst will be configured for child of gport node. Set to 0 (default),Burst will be configured for gport node.  </td></tr>
<tr>
<td>spn_BIST_ENABLE </td><td>bist_enable </td><td>0  </td></tr>
<tr>
<td>spn_EXT_RAM_ROWS </td><td>ext_ram_rows </td><td>8192 </td><td>Define number of rows of external ram (ddr) devices used  </td></tr>
<tr>
<td>spn_DISCARD_MTU_SIZE </td><td>discard_mtu_size </td><td>0 </td><td>Used by DNX devices only  </td></tr>
<tr>
<td>spn_MULTICAST_L2_RANGE </td><td>multicast_l2_range </td><td>4096 </td><td>In BCM568xx and BCM567xx devices, some L2 and L3 multicast information is stored in a shared resource. This value describes the number of resource entries devoted to L2 multicast.  </td></tr>
<tr>
<td>spn_MULTICAST_L3_RANGE </td><td>multicast_l3_range </td><td>4096 </td><td>In BCM568xx and BCM567xx devices, some L2 and L3 multicast information is stored in a shared resource. This value describes the number of resource entries devoted to IP multicast.  </td></tr>
<tr>
<td>spn_MULTICAST_DESTINATION_ENCODING </td><td>multicast_destination_encoding </td><td>0 </td><td>Destination (and CUD) encoding in the ingress Multicast table.  </td></tr>
<tr>
<td>spn_TSLAM_DMA_ENABLE </td><td>tslam_dma_enable </td><td>1 </td><td>Enable/Disable SLAM DMA  </td></tr>
<tr>
<td>spn_TABLE_DMA_ENABLE </td><td>table_dma_enable </td><td>1 </td><td>Enable/Disable TABLE DMA  </td></tr>
<tr>
<td>spn_CCM_DMA_ENABLE </td><td>ccm_dma_enable </td><td>0 </td><td>Enable/Disable CCM DMA  </td></tr>
<tr>
<td>spn_RATE_I2C_DIVISOR </td><td>rate_i2c_divisor </td><td>Varies by device </td><td>I2C clock rate divisor  </td></tr>
<tr>
<td>spn_RATE_I2C_DIVIDEND </td><td>rate_i2c_dividend </td><td>Varies by device </td><td>I2C clock rate dividend  </td></tr>
<tr>
<td>spn_RATE_STDMA_DIVISOR </td><td>rate_stdma_divisor </td><td>Varies by device </td><td>Statistics DMA clock rate divisor  </td></tr>
<tr>
<td>spn_RATE_STDMA_DIVIDEND </td><td>rate_stdma_dividend </td><td>Varies by device </td><td>Statistics DMA clock rate dividend  </td></tr>
<tr>
<td>spn_RATE_EXT_MDIO_DIVISOR </td><td>rate_ext_mdio_divisor </td><td>Varies by device </td><td>External MDIO clock rate divisor  </td></tr>
<tr>
<td>spn_RATE_EXT_MDIO_DIVIDEND </td><td>rate_ext_mdio_dividend </td><td>Varies by device </td><td>External MDIO clock rate dividend  </td></tr>
<tr>
<td>spn_RATE_INT_MDIO_DIVISOR </td><td>rate_int_mdio_divisor </td><td>Varies by device </td><td>Internal MDIO clock rate divisor  </td></tr>
<tr>
<td>spn_RATE_INT_MDIO_DIVIDEND </td><td>rate_int_mdio_dividend </td><td>Varies by device </td><td>Internal MDIO clock rate dividend  </td></tr>
<tr>
<td>spn_RATE_EXT_DOWNLOAD_MDIO_DIVISOR </td><td>rate_ext_download_mdio_divisor </td><td>Port </td><td>Varies by device / bus </td><td>External MDIO clock rate divisor during f/w download  </td></tr>
<tr>
<td>spn_RATE_EXT_DOWNLOAD_MDIO_DIVIDEND </td><td>rate_ext_download_mdio_dividend </td><td>Port </td><td>Varies by device / bus </td><td>External MDIO clock rate dividend during f/w download  </td></tr>
<tr>
<td>spn_BCM_OAM_THREAD_PRI </td><td>bcm_oam_thread_pri </td><td>OAM_THREAD_PRI_DFLT </td><td>Specifiers the priority of the OAM thread  </td></tr>
<tr>
<td>spn_SS_IGNORE_PBMP </td><td>ss_ignore_pbmp </td><td>String </td><td>Specifies the port bitmap of the ports on which system snake should be skipped.  </td></tr>
<tr>
<td>spn_SWITCH_BYPASS_MODE </td><td>switch_bypass_mode </td><td>0 </td><td>On BCM5682x, BCM5672x and BCM56960 devices, some of the switching logic may be skipped to decrease traffic latency. On BCM5682x and BCM5672x, the three modes available are: 0 - normal operation 1 - Skip L3 switch logic 2 - Skip L3 and FP switch logic On BCM56960, the switch latency bypass modes availabe are: 0 - normal operation 1 - balanced latency L2 + L3 2 - low latency L2 3 - EFP Bypass  </td></tr>
<tr>
<td>spn_DIAG_SHELL_USE_SLAM </td><td>diag_shell_use_slam </td><td>0 </td><td>Use a bulk memory operation when writing multiple table entries in the CLI.  </td></tr>
<tr>
<td>spn_RLINK_L2_REMOTE_MAX </td><td>rlink_l2_remote_max </td><td>-1  </td></tr>
<tr>
<td>spn_RLINK_L2_LOCAL_MAX </td><td>rlink_l2_local_max </td><td>-1  </td></tr>
<tr>
<td>spn_RLINK_LINK_REMOTE_MAX </td><td>rlink_link_remote_max </td><td>-1  </td></tr>
<tr>
<td>spn_RLINK_LINK_LOCAL_MAX </td><td>rlink_link_local_max </td><td>-1  </td></tr>
<tr>
<td>spn_RLINK_AUTH_REMOTE_MAX </td><td>rlink_auth_remote_max </td><td>-1  </td></tr>
<tr>
<td>spn_RLINK_AUTH_LOCAL_MAX </td><td>rlink_auth_local_max </td><td>-1  </td></tr>
<tr>
<td>spn_RLINK_RX0_REMOTE_MAX </td><td>rlink_rx0_remote_max  </td></tr>
<tr>
<td>spn_RLINK_RX1_REMOTE_MAX </td><td>rlink_rx1_remote_max  </td></tr>
<tr>
<td>spn_RLINK_RX2_REMOTE_MAX </td><td>rlink_rx2_remote_max  </td></tr>
<tr>
<td>spn_RLINK_RX3_REMOTE_MAX </td><td>rlink_rx3_remote_max  </td></tr>
<tr>
<td>spn_RLINK_RX4_REMOTE_MAX </td><td>rlink_rx4_remote_max  </td></tr>
<tr>
<td>spn_RLINK_RX5_REMOTE_MAX </td><td>rlink_rx5_remote_max  </td></tr>
<tr>
<td>spn_RLINK_RX6_REMOTE_MAX </td><td>rlink_rx6_remote_max  </td></tr>
<tr>
<td>spn_RLINK_RX7_REMOTE_MAX </td><td>rlink_rx7_remote_max  </td></tr>
<tr>
<td>spn_RLINK_OAM_REMOTE_MAX </td><td>rlink_oam_remote_max </td><td>-1 </td><td>Specifies the max number of queued notifications in server side  </td></tr>
<tr>
<td>spn_RLINK_OAM_LOCAL_MAX </td><td>rlink_oam_local_max </td><td>-1 </td><td>Specifies the max number of queued notifications in client side  </td></tr>
<tr>
<td>spn_DPORT_MAP_ENABLE </td><td>dport_map_enable </td><td>TRUE </td><td>Enable diag shell port mapping. Port names will be assigned in dport order, and the BCM shell will list multiple ports in dport order regardless of the internal port numbering.  </td></tr>
<tr>
<td>spn_DPORT_MAP_INDEXED </td><td>dport_map_indexed </td><td>TRUE </td><td>Port names for each port type (fe, ge, etc.) will increment by one starting at zero, e.g. if a switch has four xe ports with dport numbers 24, 25, 26, and 27, they will be named xe0, xe1, xe2, and xe3. In non-indexed mode the ports would be named xe24, xe25, xe26, and xe27.  </td></tr>
<tr>
<td>spn_DPORT_MAP_DIRECT </td><td>dport_map_direct </td><td>FALSE </td><td>Traditionally, specifying a raw number instead of a port name in the diag shell will be parsed as if port numbers are counted from 1 up to the number of enabled ports. Typically this would mean that for a gigabit switch, port 1 would correspond to ge0, and so forth. Setting this flag causes raw port numbers to be parsed as internal port numbers.  </td></tr>
<tr>
<td>spn_DPORT_MAP_PORT </td><td>dport_map_port </td><td>Port </td><td>-1 </td><td>Map dport number &lt;dport&gt; to internal port number &lt;port&gt;. dport_map_port_&lt;port&gt;=&lt;dport&gt;  </td></tr>
<tr>
<td>spn_PORTMON_INTERVAL </td><td>portmon_interval </td><td>0 </td><td>Interval (in usecs) at which the port monitor thread will run. The port monitor can be used to handle workarounds which are required only with specific equipment configurations.  </td></tr>
<tr>
<td>spn_SERDES_SHADOW_DRIVER </td><td>serdes_shadow_driver </td><td>Port </td><td>FALSE </td><td>Select whether to always attach the corresponding Serdes shadow driver for Raptor and Raven devices. Note that when deciding which driver to attach, MDIO accesses are also verified independently and checked for corruption. If corruption is detected, the shadow driver is attached regardless of this property. To always attach the shadow driver for a port: serdes_shadow_driver_&lt;port&gt;=1  </td></tr>
<tr>
<td>spn_BCM56725_16X16 </td><td>bcm56725_16x16 </td><td>0 </td><td>Configure a BCM56725 device for 16-16G ports, instead of the default 8-21G + 4-16G ports  </td></tr>
<tr>
<td>spn_BCM56822_8X16 </td><td>bcm56822_8x16 </td><td>0 </td><td>Configure a BCM56822 device for 8-16G + 12-10G + 4-1G ports, instead of the default 4-21G + 2-16G + 12-10G + 4-1G ports  </td></tr>
<tr>
<td>spn_BCM56821_20X12 </td><td>bcm56821_20x12 </td><td>0 </td><td>Configure a BCM56821 device for 20-12G + 4-1G ports, instead of the default 8-16G + 12-10G + 4-1G ports  </td></tr>
<tr>
<td>spn_SKIP_L2_USER_ENTRY </td><td>skip_L2_USER_ENTRY </td><td>0 </td><td>L2 Caching of BPDU MAC addresses will be turned off  </td></tr>
<tr>
<td>spn_FLEX_XGPORT </td><td>flex_xgport </td><td>flexible_xgport </td><td>Enable Bigmac and Unimac on the XGPORT blocks of BCM56626 and BCM56628  </td></tr>
<tr>
<td>spn_BCM56629_40GE </td><td>bcm56629_40ge </td><td>0 </td><td>Enable the 40GE mode of BCM56629  </td></tr>
<tr>
<td>spn_BCM56639_28G_7X10 </td><td>bcm56639_28g_7x10 </td><td>0 </td><td>Enable the 28GE and 7x10G HiGig mode of BCM56639  </td></tr>
<tr>
<td>spn_BCM56638_8X12 </td><td>bcm56638_8x12 </td><td>0 </td><td>Enable the 8x12G HiGig mode (with loopback) of BCM56638  </td></tr>
<tr>
<td>spn_BCM56638_4X12_2X24 </td><td>bcm56638_4x12_2x24 </td><td>0 </td><td>Enable the 4x12G and 2x24G HiGig mode (with loopback) of BCM56638  </td></tr>
<tr>
<td>spn_BCM56636_24G_6X12 </td><td>bcm56636_24g_6x12 </td><td>0 </td><td>Enable the 24GE and 6x12G HiGig mode (with loopback) of BCM56636  </td></tr>
<tr>
<td>spn_BCM56636_2X12_2X24 </td><td>bcm56636_2x12_2x24 </td><td>0 </td><td>Enable the 24GE and 2x12G HiGig and 2x24G HiGig mode (with loopback) of BCM56636  </td></tr>
<tr>
<td>spn_BCM56634_48G_4X12 </td><td>bcm56634_48g_4x12 </td><td>0 </td><td>Enable the 48GE and 4x12G HiGig mode (with loopback) of BCM56634  </td></tr>
<tr>
<td>spn_BCM56634_48G_2X24 </td><td>bcm56634_48g_2x24 </td><td>0 </td><td>Enable the 48GE and 2x24G HiGig mode (with loopback) of BCM56634  </td></tr>
<tr>
<td>spn_BCM56538_48G_4X12 </td><td>bcm56538_48g_4x12 </td><td>0 </td><td>Enable the 48GE and 4x12G HiGig mode (with loopback) of BCM56538  </td></tr>
<tr>
<td>spn_BCM56538_48G_2X24 </td><td>bcm56538_48g_2x24 </td><td>0 </td><td>Enable the 48GE and 2x24G HiGig mode (with loopback) of BCM56538  </td></tr>
<tr>
<td>spn_BCM56630_2X12_2X24 </td><td>bcm56630_2x12_2x24 </td><td>0 </td><td>Enable the 24GE and 2x12G HiGig and 2x24G HiGig mode (with loopback) of BCM56630  </td></tr>
<tr>
<td>spn_BCM56521_2X12_2X24 </td><td>bcm56521_2x12_2x24 </td><td>0 </td><td>Enable the 24GE and 2x12G HiGig and 2x24G HiGig mode (with loopback) of BCM56521  </td></tr>
<tr>
<td>spn_BCM56524_2X12_2X24 </td><td>bcm56524_2x12_2x24 </td><td>0 </td><td>Enable the 24GE and 2x12G HiGig and 2x24G HiGig mode (with loopback) of BCM56524  </td></tr>
<tr>
<td>spn_BCM56534_2X12_2X24 </td><td>bcm56534_2x12_2x24 </td><td>0 </td><td>Enable the 24GE and 2x12G HiGig and 2x24G HiGig mode (with loopback) of BCM56534  </td></tr>
<tr>
<td>spn_BCM56526_2X12_4X16 </td><td>bcm56526_2x12_4x16 </td><td>0 </td><td>Enable the 28GE and 2x12G HiGig and 4x16G HiGig mode (with loopback) of BCM56526  </td></tr>
<tr>
<td>spn_BCM5614X_CONFIG </td><td>bcm5614x_config </td><td>0  </td></tr>
<tr>
<td>spn_BCM5615X_CONFIG </td><td>bcm5615x_config </td><td>0  </td></tr>
<tr>
<td>spn_BCM5614X_HYPERCORE_MIXED_MODE </td><td>bcm5614x_hypercore_mixed_mode </td><td>0 </td><td>Enable mixed mode speed (10G+1G, 1G+10G) on XQPorts of hypercore in BCM5614x  </td></tr>
<tr>
<td>spn_BCM5644X_CONFIG </td><td>bcm5644x_config </td><td>0  </td></tr>
<tr>
<td>spn_HIGIG_MAX_SPEED </td><td>higig_max_speed </td><td>0 </td><td>Enable the 12G HiGig mode on BCM56630, BCM56521, BCM56522, BCM56524 or BCM56534 by setting the value to 12000  </td></tr>
<tr>
<td>spn_FRONT_PANEL_ESM </td><td>front_panel_esm </td><td>TRUE  </td></tr>
<tr>
<td>spn_SKIP_L2_VLAN_INIT </td><td>skip_l2_vlan_init </td><td>0 </td><td>L2 and VLAN module initialization will be skipped  </td></tr>
<tr>
<td>spn_BCM_XLATE_PORT_ENABLE </td><td>bcm_xlate_port_enable </td><td>TRUE </td><td>Convenience variable that can be used to turn off both physical and system port mapping. This variable overrides the dedicated variables described above.  </td></tr>
<tr>
<td>spn_BCM_XLATE_API_PORT_ENABLE </td><td>bcm_xlate_api_port_enable </td><td>TRUE </td><td>Enable translation of physical port numbers within the BCM layer. This feature allows a new device to emulate an older similar device even if the physical port map is different. Note that translation support must be compiled in as well.  </td></tr>
<tr>
<td>spn_BCM_XLATE_SYSPORT_ENABLE </td><td>bcm_xlate_sysport_enable </td><td>FALSE </td><td>Enable translation of system port numbers to physical port numbers in hardware (if supported by the switch device). This feature may be used to complement the BCM API translation feature, but can also be used to limit the use of module IDs on devices with 32 or fewer ports in case some physical port numbers reside beyond 31.  </td></tr>
<tr>
<td>spn_BCM_XLATE_PORT_MAP </td><td>bcm_xlate_port_map </td><td>String </td><td>String identification of port mapping function to be used.  </td></tr>
<tr>
<td>spn_BCM_XLATE_PORT </td><td>bcm_xlate_port </td><td>Port </td><td>-1 </td><td>Indication if the port should be remapped given a mapping function  </td></tr>
<tr>
<td>spn_FLEX_PORT_PHY_ADDR </td><td>flex_port_phy_addr </td><td>Port </td><td>0 </td><td>Configure the PHY address(es) for the flex-ports  </td></tr>
<tr>
<td>spn_HELP_CLI_ENABLE </td><td>help_cli_enable </td><td>1 </td><td>Display the usage information for a CLI command when "help &amp;lt;cmd&amp;gt;", "? &amp;lt;cmd&amp;gt;", or "&amp;lt;cmd&amp;gt; {unrecognized parameters}" is entered. To suppress the usage message, set this property to 0.  </td></tr>
<tr>
<td>spn_MEMLIST_ENABLE </td><td>memlist_enable </td><td>1 </td><td>Display table information when the "listmem" CLI command is used. To suppress the table listing, set this property to 0.  </td></tr>
<tr>
<td>spn_REGLIST_ENABLE </td><td>reglist_enable </td><td>1 </td><td>Display register information when the "listreg" CLI command is used. To suppress the register listing, set this property to 0.  </td></tr>
<tr>
<td>spn_SERDES_LANE0_RESET </td><td>serdes_lane0_reset </td><td>1 </td><td>Enable lane0 IEEE MII reset on Hyperlite/Hypercore serdes.  </td></tr>
<tr>
<td>spn_PBMP_FE_100FX </td><td>pbmp_fe_100fx </td><td>0 </td><td>FE 100FX Selection  </td></tr>
<tr>
<td>spn_PORTMAP </td><td>portmap </td><td>Port String </td><td>Specifies the Logical to physical port mapping and bandwidth allocation. portmap_&lt;port&gt;=&lt;physical port number&gt;:&lt;bandwidth in Gb&gt; [:&lt;OSG.0xf - Oversub Speed Group&gt;][:&lt;phy lane config or number of lanes per port or i - inactive port or m - management port&gt;][:&lt;i - inactive port&gt;] [:&lt;queue config&gt;]. Applicable to BCM56840, BCM56740, BCM56850 and BCM56960 device family. portmap_&lt;port&gt;=&lt;physical port number&gt;:&lt;bandwidth in Gb&gt; [:&lt;phy lane config&gt;][:&lt;fallback phy for 100G auto-negotiation&gt;] [:&lt;queue config&gt;][:i - inactive port or m - management port or l - lanes&gt;]. [:&lt;number of lanes for management or Front-panel and HiGig port&gt;] :l option applies only to BCM56860 and cannot be used for inactive ports i.e. cannot be used with :i. Valid Phy lane configs: 442/244/343. Valid fallback phy options: 0/1/2. Applicable to BCM56860 device family. Example: portmap_1 = 1:100:343 portmap_1 = 1:40:2  </td></tr>
<tr>
<td>spn_PORTGROUP </td><td>portgroup </td><td>Port </td><td>Specifies the number of lanes used by each port in the flex port group. portgroup_&lt;port group&gt;=&lt;number of lanes&gt;. Applicable to BCM566xx and BCM565xx device family Example: portgroup_&lt;port_group&gt; = 1 - Lane independent mode. Each lane is an independent port, for qsgmii the valid speeds are 10/100/1000M, 2.5G. portgroup_&lt;port_group&gt; = 4 - For QSGMII, it means only lane 0 and lane 4 are valid ports that can operate at 10/100/1000M, 2.5G speeds. Lanes 1,2,3 and 5,6,7 are disabled for QSGMII.  </td></tr>
<tr>
<td>spn_BACKPLANE_SERDES_ENCODING </td><td>backplane_serdes_encoding </td><td>2 </td><td>backplane serdes encoding. Supported on DNX fabric only. This property can be defined per port. The following values supported for DFE: 0: 8b9b Legacy FEC encoding 1: 8b10b encoding 2: 64b66b FEC encoding 3: 64b66b BEC encoding. 4: 64b66b encoding  </td></tr>
<tr>
<td>spn_TCAM_BIST_ENABLE </td><td>tcam_bist_enable </td><td>0 </td><td>Used by DNX only  </td></tr>
<tr>
<td>spn_UCODE_PORT </td><td>ucode_port </td><td>Port String </td><td>Used by DNX only  </td></tr>
<tr>
<td>spn_TCAM_BANK_BLOCK_OWNER </td><td>tcam_bank_block_owner </td><td>0 </td><td>Used by DNX only  </td></tr>
<tr>
<td>spn_L2_AGE_CYCLES </td><td>l2_age_cycles </td><td>L2_AGE_CYCLES_INTERVAL_DEFAULT </td><td>L2 Aging Cycles Indicates the number of cycles in an L2 aging interval. This value affects the number of L2 entries to be processed by the aging engine during a run. A value of 1 results in processing the entire L2 table during an age run cycle.  </td></tr>
<tr>
<td>spn_L2_SW_AGING_INTERVAL </td><td>l2_sw_aging_interval </td><td>10 </td><td>L2 s/w aging cycle recurrence interval in seconds  </td></tr>
<tr>
<td>spn_L2AGE_THREAD_PRI </td><td>l2age_thread_pri </td><td>50 </td><td>Priority of the s/w based L2 aging thread  </td></tr>
<tr>
<td>spn_RUN_L2_SW_AGING </td><td>run_l2_sw_aging </td><td>0 </td><td>Run s/w based L2 aging thread by default  </td></tr>
<tr>
<td>spn_L2_OVERFLOW_EVENT </td><td>l2_overflow_event </td><td>0 </td><td>Enable L2 overflow event processing by default  </td></tr>
<tr>
<td>spn_MEM_CACHE_ENABLE </td><td>mem_cache_enable </td><td>0 </td><td>Enable/Disable Memory table cache  </td></tr>
<tr>
<td>spn_MEM_NOCACHE </td><td>mem_nocache </td><td>0 </td><td>Disable Memory table cache  </td></tr>
<tr>
<td>spn_L2CACHE_MAX </td><td>l2cache_max_idx </td><td>L2CACHE_MAX_IDX_DEFAULT </td><td>Defines the maximum number of l2 cache entries  </td></tr>
<tr>
<td>spn_PORT_IS_SCI </td><td>port_is_sci </td><td>Port </td><td>0  </td></tr>
<tr>
<td>spn_PORT_IS_SFI </td><td>port_is_sfi </td><td>Port </td><td>0  </td></tr>
<tr>
<td>spn_FLEX_STAT_SHARE_ENABLE </td><td>flex_stat_share_enable </td><td>0 </td><td>Once enabled, it will allow sharing flex statid across accounting objects. SDK will provide cumulative count for accounting objects sharing statid. User has to take great precaution in not sharing statid across conflicting accounting objects. Currently this config variable enables sharing statid for port module only.  </td></tr>
<tr>
<td>spn_DIAG_CHASSIS </td><td>diag_chassis </td><td>0  </td></tr>
<tr>
<td>spn_DIAG_SERDES_MASK </td><td>diag_serdes_mask </td><td>0x3FFFF  </td></tr>
<tr>
<td>spn_DIAG_NODES_MASK </td><td>diag_nodes_mask </td><td>-1  </td></tr>
<tr>
<td>spn_DIAG_SLAVE_FC </td><td>diag_slave_fc </td><td>0  </td></tr>
<tr>
<td>spn_DIAG_SLOT </td><td>diag_slot </td><td>slot  </td></tr>
<tr>
<td>spn_DIAG_COSQ_INIT </td><td>diag_cosq_init </td><td>0  </td></tr>
<tr>
<td>spn_DIAG_EASY_RELOAD </td><td>diag_easy_reload </td><td>0  </td></tr>
<tr>
<td>spn_DIAG_DISABLE_INTERRUPTS </td><td>diag_disable_interrupts </td><td>0  </td></tr>
<tr>
<td>spn_MACSEC_ENABLE </td><td>macsec_enable </td><td>Port </td><td>0 </td><td>Specifies to enable or disable MACSEC feature on the specified port. MACSEC feature might be provided by a PHY device attached to switch port. (Default is to disable MACSEC)  </td></tr>
<tr>
<td>spn_MACSEC_DEV_ADDR </td><td>macsec_dev_addr </td><td>Port </td><td>-1 </td><td>specifies the MDIO address for the MACSEC PHY device.  </td></tr>
<tr>
<td>spn_MACSEC_PORT_INDEX </td><td>macsec_port_index </td><td>Port </td><td>-1 </td><td>specifies Port index within the multi-port MACSEC PHY device.  </td></tr>
<tr>
<td>spn_MACSEC_FIXED_LATENCY_ENABLE </td><td>macsec_fixed_latency_enable </td><td>Port </td><td>-1 </td><td>Specifies to enable MACSEC fixed latency mode.  </td></tr>
<tr>
<td>spn_MACSEC_SWITCH_SIDE_POLICY </td><td>macsec_switch_side_policy </td><td>Port </td><td>0 </td><td>Specifies the policy of line-side and switch-side MACs 0 : Follow-on mode, switch-side follows the setting of line-side 1 : Fixed mode, switch-side settings are specified by user 2 : Duplex Gateway mode, for working with half-duplex link partners  </td></tr>
<tr>
<td>spn_DIAG_TABS </td><td>diag_tabs </td><td>8 </td><td>Tab width for diagnostics (especially 'show counters')  </td></tr>
<tr>
<td>spn_DIAG_COMMA </td><td>diag_comma </td><td>\sc','\ec </td><td>ASCII comma character for show counters Use 44 for comma, 46 for period, 0 for none  </td></tr>
<tr>
<td>spn_SRP_ACK_AGING_ON </td><td>SRP_ACK_AGING_ON </td><td>String  </td></tr>
<tr>
<td>spn_EAV_SRP_INTERVAL </td><td>EAV_SRP_INTERVAL </td><td>String  </td></tr>
<tr>
<td>spn_EAV_DISCOVERY_SRC_MAC </td><td>EAV_DISCOVERY_SRC_MAC </td><td>String  </td></tr>
<tr>
<td>spn_EAV_TIMESYNC_MONITOR_PBMP </td><td>EAV_TIMESYNC_MONITOR_PBMP </td><td>String  </td></tr>
<tr>
<td>spn_EAV_DISCOVERY_MASTER </td><td>EAV_DISCOVERY_MASTER </td><td>String  </td></tr>
<tr>
<td>spn_EAV_TIMESYNC_INTERVAL </td><td>EAV_TIMESYNC_INTERVAL </td><td>String  </td></tr>
<tr>
<td>spn_EAV_TIMESYNC_SPECIAL_LOOP_PBMP </td><td>EAV_TIMESYNC_SPECIAL_LOOP_PBMP </td><td>String  </td></tr>
<tr>
<td>spn_EAV_TIMESYNC_DISABLE_PDELAY </td><td>EAV_TIMESYNC_DISABLE_PDELAY </td><td>String  </td></tr>
<tr>
<td>spn_DIAG_EMULATOR_PARTIAL_INIT </td><td>diag_emulator_partial_init </td><td>0  </td></tr>
<tr>
<td>spn_PCI_OVERRIDE_DEV </td><td>pci_override_dev </td><td>String </td><td>0x5605 </td><td>PCI device ID override allows you to pretend you are running on a different chip (e.g. force 56504 driver to run on 56514) NOTE: this one is actually in sysconf.c, not the driver.  </td></tr>
<tr>
<td>spn_PCI_OVERRIDE_REV </td><td>pci_override_rev </td><td>String </td><td>1 </td><td>PCI revision ID override allows you to pretend you are running on a different revision of a chip (e.g. force 56504 A0 driver to run on 56504 B0) NOTE: this one is actually in sysconf.c, not the driver.  </td></tr>
<tr>
<td>spn_DIAG_ASSIGN_SYSPORT </td><td>diag_assign_sysport </td><td>0  </td></tr>
<tr>
<td>spn_DEFIP_CAM_TM </td><td>defip_cam_tm </td><td>0x10  </td></tr>
<tr>
<td>spn_FP_CAM_TM </td><td>fp_cam_tm </td><td>0x10  </td></tr>
<tr>
<td>spn_VFP_CAM_TM </td><td>vfp_cam_tm </td><td>0x10  </td></tr>
<tr>
<td>spn_EFP_CAM_TM </td><td>efp_cam_tm </td><td>0x10  </td></tr>
<tr>
<td>spn_EMULATION_REGS </td><td>emulation_regs </td><td>0  </td></tr>
<tr>
<td>spn_OTP_MEM_REPAIR_REG </td><td>otp_mem_repair_reg </td><td>0  </td></tr>
<tr>
<td>spn_OTP_MEM_REPAIR_VAL </td><td>otp_mem_repair_val </td><td>0  </td></tr>
<tr>
<td>spn_FIFO_DELAY_VALUE </td><td>fifo_delay_value </td><td>(15*MILLISECOND_USEC  </td></tr>
<tr>
<td>spn_BCM5664X_WRR_GRANULARITY_1 </td><td>bcm5664x_wrr_granularity_1 </td><td>0  </td></tr>
<tr>
<td>spn_BCM56840_CONFIG </td><td>bcm56840_config </td><td>10  </td></tr>
<tr>
<td>spn_BCM56640_CONFIG </td><td>bcm56640_config </td><td>0  </td></tr>
<tr>
<td>spn_BCM56640_1X100_1X127 </td><td>bcm56640_1x100_1x127 </td><td>0 </td><td>Enable 1x100GE + 1xHG[127] mode for BCM56640  </td></tr>
<tr>
<td>spn_BCM56640_1X100_4X32 </td><td>bcm56640_1x100_4x32 </td><td>0 </td><td>Enable 1x100GE + 4xHG[32] mode for BCM56640  </td></tr>
<tr>
<td>spn_BCM56640_1X100_8X16 </td><td>bcm56640_1x100_8x16 </td><td>0 </td><td>Enable 1x100GE + 8xHGduo[16] mode for BCM56640  </td></tr>
<tr>
<td>spn_BCM56640_1X100_3X42 </td><td>bcm56640_1x100_3x42 </td><td>0 </td><td>Enable 1x100GE + 3xFlex.HG[42] mode for BCM56640  </td></tr>
<tr>
<td>spn_BCM56640_3X42_1X127 </td><td>bcm56640_3x42_1x127 </td><td>0 </td><td>Enable 3xFlex.HG[42] + 1xHG[127] mode for BCM56640  </td></tr>
<tr>
<td>spn_BCM56640_3X42_4X32 </td><td>bcm56640_3x42_4x32 </td><td>0 </td><td>Enable 3xFlex.HG[42] + 4xHG[32] mode for BCM56640  </td></tr>
<tr>
<td>spn_BCM56640_3X42_8X16 </td><td>bcm56640_3x42_8x16 </td><td>0 </td><td>Enable 3xFlex.HG[42] + 8xHGduo[16] mode for BCM56640  </td></tr>
<tr>
<td>spn_BCM56640_3X40_3X42 </td><td>bcm56640_3x40_3x42 </td><td>0 </td><td>Enable 3xFlex.40GE + 3xFlex.HG[42] mode for BCM56640, BCM56045  </td></tr>
<tr>
<td>spn_BCM56640_3X42_3X40 </td><td>bcm56640_3x42_3x40 </td><td>0 </td><td>Enable 3xFlex.HG[42] + 3xFlex.40GE mode for BCM56640, BCM56045  </td></tr>
<tr>
<td>spn_BCM56640_3X40_2X42 </td><td>bcm56640_3x40_2x42 </td><td>0 </td><td>Enable 3xFlex.40GE + 2Flex.HG[42] mode for BCM56046  </td></tr>
<tr>
<td>spn_BCM56640_3X42_2X40 </td><td>bcm56640_3x42_2x40 </td><td>0 </td><td>Enable 3xFlex.HG[42] + 2xFlex.40GE mode for BCM56046  </td></tr>
<tr>
<td>spn_BCM56640_8X10 </td><td>bcm56640_8x10 </td><td>0 </td><td>Enable 48xGE + 8xXFI mode  </td></tr>
<tr>
<td>spn_BCM56640_1X40_4X42 </td><td>bcm56640_1x40_4x42 </td><td>0 </td><td>Enable 48xGE (or 28xGE) + 1x40GE + 4xHG[42] mode for BCM56643, BCM56648 (or BCM56649)  </td></tr>
<tr>
<td>spn_BCM56640_4X10_1X127 </td><td>bcm56640_4x10_1x127 </td><td>0 </td><td>Enable 48xGE (or 28xGE) + 4xXFI + 1xHG[127] mode for BCM56643, BCM56648 (or BCM56649)  </td></tr>
<tr>
<td>spn_BCM56640_4X10_4X42 </td><td>bcm56640_4x10_4x42 </td><td>0 </td><td>Enable 36xGE (or 28xGE) + 4xXFI + 2xHG[42] + 2xFlex.HG[42] mode for BCM56643, BCM56648 (or BCM56649)  </td></tr>
<tr>
<td>spn_BCM56643_4X10_4X42 </td><td>bcm56643_4x10_4x42 </td><td>0 </td><td>Enable 36xGE (or 28xGE) + 4xXFI + 2xFlex.HG[42] + 2xHG[42] + mode for BCM56643, BCM56648 (or BCM56649)  </td></tr>
<tr>
<td>spn_BCM56644_24G </td><td>bcm56644_24g </td><td>0 </td><td>Enable 24GE(line rate encap) + 2xHG[25] + 2xHG[25] mode for BCM56644  </td></tr>
<tr>
<td>spn_BCM56540_4X10_2X42 </td><td>bcm56540_4x10_2x42 </td><td>0 </td><td>Enable 48xGE (or 28xGE) + 4xXFI + 2xHG[42] mode for BCM56540, BCM56545 (or BCM56541, BCM56546)  </td></tr>
<tr>
<td>spn_BCM56540_8X10 </td><td>bcm56540_8x10 </td><td>0 </td><td>Enable 48xGE (or 28xGE) + 8xXFI mode for BCM56540, BCM56545 (or BCM56541, BCM56546)  </td></tr>
<tr>
<td>spn_BCM56545_24G </td><td>bcm56545_24g </td><td>0 </td><td>Enable 24xGE + 4xXAUI + 2xXFI + 2xHG[12] mode for BCM56545  </td></tr>
<tr>
<td>spn_BCM56542_2X10_2X42_2X21 </td><td>bcm56542_2x10_2x42_2x21 </td><td>0 </td><td>Enable 28xGE + 2xF.XAUI/2x10GE + 2xF.HG[42] + 2xF.HG[21] mode for BCM56542  </td></tr>
<tr>
<td>spn_BCM56544_10X10_4X10 </td><td>bcm56544_10x10_4x10 </td><td>0 </td><td>Enable 10xFlex.XAUI + 4xXFI mode for BCM56544  </td></tr>
<tr>
<td>spn_BCM56544_10X10_2X42 </td><td>bcm56544_10x10_2x42 </td><td>0 </td><td>Enable 10xFlex.XAUI + 2xHG[42] mode for BCM56544  </td></tr>
<tr>
<td>spn_BCM56544_4X10_12X10 </td><td>bcm56544_4x10_12x10 </td><td>0 </td><td>Enable 4xXAUI + 12xXFI mode for BCM56544  </td></tr>
<tr>
<td>spn_BCM56545_4X11_2X42 </td><td>bcm56545_4x11_2x42 </td><td>0 </td><td>Enable 48xGE (or 28xGE) + 4xXFI + 2xHG[42] + mode for BCM56545K  </td></tr>
<tr>
<td>spn_BCM56545_1X40_2X42 </td><td>bcm56545_1x40_2x42 </td><td>0 </td><td>Enable 48xGE (or 28xGE) + 1x40 + 2xHG[42] + mode for BCM56545K  </td></tr>
<tr>
<td>spn_BCM56545_4X11_4X42 </td><td>bcm56545_4x11_4x42 </td><td>0 </td><td>Enable 48xGE (or 28xGE) + 4xXFI + 4xHG[42] + mode for BCM56545K  </td></tr>
<tr>
<td>spn_BCM56547_3X42 </td><td>bcm56547_3x42 </td><td>0 </td><td>Enable 10xF.QSGMII + 3xF.HG[42] + 1GE mode for BCM56547  </td></tr>
<tr>
<td>spn_BCM56547_2X42 </td><td>bcm56547_2x42 </td><td>0 </td><td>Enable 12xF.QSGMII + 2xF.HG[42] + 1GE mode for BCM56547  </td></tr>
<tr>
<td>spn_BCM56344_2X10 </td><td>bcm56344_2x10 </td><td>0 </td><td>Enable 12xF.QSGMII + 2xFlex[4x10] + 1GE mode for BCM56344  </td></tr>
<tr>
<td>spn_BCM56346_4X10_2X21 </td><td>bcm56346_4X10_2x21 </td><td>0 </td><td>Enable 7xF.QSGMII + Flex[4x10] + 2xHGd[21] mode for BCM56346  </td></tr>
<tr>
<td>spn_BCM56345_4X10_2X21 </td><td>bcm56345_4X10_2x21 </td><td>0 </td><td>Enable 12xF.QSGMII + Flex[4x10] + 2xHGd[21] mode for BCM56345  </td></tr>
<tr>
<td>spn_BCM56345_2X21 </td><td>bcm56345_2x21 </td><td>0 </td><td>Enable 12xF.QSGMII + 2xHGd[21] mode for BCM56345  </td></tr>
<tr>
<td>spn_BCM56340_4X10 </td><td>bcm56340_4x10 </td><td>0 </td><td>Enable 12xF.QSGMII + Flex[4x10] + 2xHG[21] + 1GE mode for BCM56340  </td></tr>
<tr>
<td>spn_BCM56340_2X10 </td><td>bcm56340_2x10 </td><td>0 </td><td>Enable 12xF.QSGMII + 2xFlex[4x10] + 1GE mode for BCM56340  </td></tr>
<tr>
<td>spn_BCM56340_CONFIG </td><td>bcm56340_config </td><td>0  </td></tr>
<tr>
<td>spn_BCM5645X_CONFIG </td><td>bcm5645x_config </td><td>0  </td></tr>
<tr>
<td>spn_TCAM_DAC_VALUE </td><td>tcam_dac_value </td><td>4  </td></tr>
<tr>
<td>spn_TCAM_PTR_DIST </td><td>tcam_ptr_dist </td><td>2  </td></tr>
<tr>
<td>spn_EXT_TCAM_USE_MIDL </td><td>ext_tcam_use_midl </td><td>1  </td></tr>
<tr>
<td>spn_BCM53400_INIT_PORT_CONFIG </td><td>bcm53400_init_port_config </td><td>1 </td><td>Greyhound(bcm 53400) could support varities of port configurations including SKU options and flexible port configuration in TSCx for some SKUs. SKU options and flexible port configuration on TSCx could be configured via bcm53400_init_port_config=&lt;sku option&gt; and the extended suffix <em>tsc[x]. i.e. bcm53400_init_port_config_tsc&lt;# of TSC 0-5&gt; = &lt;SINGLE/XAUI/RXAUI&gt; SINGLE: Initialize 4 GE/XE ports in TSCx. XAUI: Initialize 1 XAUI port in TSCx. RXAUI: Initialize 2 RXAUI ports in TSCx. Note: The Value or String will be valid only when the configurations (sku options and port configurations in TSCx) are listed in the Data sheet.  </em></td></tr>
<tr>
<td><em>spn_CABLE_DIAG_HW </em></td><td><em>cable_diag_hw </em></td><td><em>PHY_5464_CABLE_DIAG_HW </em></td><td><em>Enable hardware cable diagnostic function on 546x PHY devices  </em></td></tr>
<tr>
<td><em>spn_LRP_BYPASS </em></td><td><em>lrp_bypass </em></td><td><em>1  </em></td></tr>
<tr>
<td><em>spn_SPI_LOOPBACK </em></td><td><em>spi_loopback </em></td><td><em>0  </em></td></tr>
<tr>
<td><em>spn_DDR_TRAIN_NUM_ADDRS </em></td><td><em>ddr_train_num_addrs </em></td><td><em>100  </em></td></tr>
<tr>
<td><em>spn_SEED </em></td><td><em>seed </em></td><td><em>0xa8e3  </em></td></tr>
<tr>
<td><em>spn_WIDE_SRAM0_X18 </em></td><td><em>wide_sram0_x18 </em></td><td><em>0  </em></td></tr>
<tr>
<td><em>spn_NP0_ADDR_WIDTH </em></td><td><em>np0_addr_width </em></td><td><em>21  </em></td></tr>
<tr>
<td><em>spn_NP0_DATA_WIDTH </em></td><td><em>np0_data_width </em></td><td><em>36  </em></td></tr>
<tr>
<td><em>spn_NP1_ADDR_WIDTH </em></td><td><em>np1_addr_width </em></td><td><em>21  </em></td></tr>
<tr>
<td><em>spn_NP1_DATA_WIDTH </em></td><td><em>np1_data_width </em></td><td><em>36  </em></td></tr>
<tr>
<td><em>spn_WP_ADDR_WIDTH </em></td><td><em>wp_addr_width </em></td><td><em>21  </em></td></tr>
<tr>
<td><em>spn_WP_DATA_WIDTH </em></td><td><em>wp_data_width </em></td><td><em>36  </em></td></tr>
<tr>
<td><em>spn_WIDE_SRAM1_X18 </em></td><td><em>wide_sram1_x18 </em></td><td><em>0  </em></td></tr>
<tr>
<td><em>spn_CONFIG_QUEUE </em></td><td><em>config_queue </em></td><td><em>0 </em></td><td><em>This configuration allows specification/override source queue config. Valid only on BCM 8803x series. The parameter is per queue so has to be used in conjunction with Queue id The value is comma seperated set of following parameters in a single line {max_pages},{de1_threshold},{de2_threshold}, {fc_treshold},{min_data_pages},{min_hdr_pages} Example: config_queue100=100,80,75,60,10,10  </em></td></tr>
<tr>
<td><em>spn_LINE_PR_BUFFER_PROFILE </em></td><td><em>line_pr_buffer_profile </em></td><td><em>0 </em></td><td><em>This configuration applies universal PR buffer profile . Valid only on BCM 8803x series. Valid values are 1 (Config uses CLPORT and XTPORT) 2 (Config uses CLPORT only) This config is required if Hotswap feature is used  </em></td></tr>
<tr>
<td><em>spn_LINE_CLIENT_CALENDAR </em></td><td><em>line_client_calendar </em></td><td><em>0 </em></td><td><em>This configuration allows override for PT Line side Client Calendar. Valid only on BCM 8803x series. The value is a comma seperated list of Client calendar entries Each entry ranges from 0-6, 6 specifies that slot is to be skipped Maximum number of entries is 255  </em></td></tr>
<tr>
<td><em>spn_LINE_PORT_CALENDAR </em></td><td><em>line_port_calendar </em></td><td><em>0 </em></td><td><em>This configuration allows override for PT Line side Port Calendar. Valid only on BCM 8803x series. The value is a comma seperated list of Port calendar entries Each entry ranges from 0-51, -1 specifies that slot is to be skipped Maximum number of entries is 255  </em></td></tr>
<tr>
<td><em>spn_FABRIC_CLIENT_CALENDAR </em></td><td><em>fabric_client_calendar </em></td><td><em>0 </em></td><td><em>This configuration allows override for PT Fabric side Client Calendar. Valid only on BCM 8803x series. The value is a comma seperated list of Client calendar entries Each entry ranges from 0-5, -1 specifies that slot is to be skipped Maximum number of entries is 255  </em></td></tr>
<tr>
<td><em>spn_FABRIC_PORT_CALENDAR </em></td><td><em>fabric_port_calendar </em></td><td><em>0 </em></td><td><em>This configuration allows override for PT Fabric side Port Calendar. Valid only on BCM 8803x series. The value is a comma seperated list of Port calendar entries Each entry ranges from 0-11, -1 specifies that slot is to be skipped Maximum number of entries is 255  </em></td></tr>
<tr>
<td><em>spn_TX_FIFO_SIZE </em></td><td><em>tx_fifo_size </em></td><td><em>0 </em></td><td><em>This configuration allows override for PT Port FIFO Allocation. Valid only on BCM 8803x series. This is typically per port configuration, unless all the ports are the same type Each entry is the number of 32B pages, There is a total of 102 such pages These are typically allocated to each port according to the speed SDK automatically allocates if this parameter is omitted  </em></td></tr>
<tr>
<td><em>spn_WDRR_WEIGHT_QUEUE </em></td><td><em>wdrr_weight_queue </em></td><td><em>0 </em></td><td><em>This configuration allows override for WDRR weight assigned to queues This config is per queue, if the given queue is source queue, the weight is applied to HPTE WDRR If the given queue is destination queue, the weight is applied to IPTE WDRR Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_XL_INGRESS_SQUEUE </em></td><td><em>xl_ingress_squeue </em></td><td><em>0 </em></td><td><em>This configuration allows override for Ingress Source Queues allocated to XLPORT. Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_XL_INGRESS_DQUEUE </em></td><td><em>xl_ingress_dqueue </em></td><td><em>0 </em></td><td><em>This configuration allows override for Ingress Destination Queues allocated to XLPORT. Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_XL_EGRESS_SQUEUE </em></td><td><em>xl_egress_squeue </em></td><td><em>0 </em></td><td><em>This configuration allows override for Egress Source Queues allocated to XLPORT. Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_XL_EGRESS_DQUEUE </em></td><td><em>xl_egress_dqueue </em></td><td><em>0 </em></td><td><em>This configuration allows override for Egress Destination Queues allocated to XLPORT. Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_CMIC_INGRESS_SQUEUE </em></td><td><em>cmic_ingress_squeue </em></td><td><em>0 </em></td><td><em>This configuration allows override for Ingress Source Queues allocated to CMIC Port. Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_CMIC_INGRESS_DQUEUE </em></td><td><em>cmic_ingress_dqueue </em></td><td><em>0 </em></td><td><em>This configuration allows override for Ingress Destination Queues allocated to CMIC Port. Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_CMIC_EGRESS_SQUEUE </em></td><td><em>cmic_egress_squeue </em></td><td><em>0 </em></td><td><em>This configuration allows override for Egress Source Queues allocated to CMIC Port. Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_CMIC_EGRESS_DQUEUE </em></td><td><em>cmic_egress_dqueue </em></td><td><em>0 </em></td><td><em>This configuration allows override for Egress Destination Queues allocated to CMIC Port. Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_SPRI0_QID </em></td><td><em>spri0_qid </em></td><td><em>0 </em></td><td><em>This configuration allows override for Strict Priority Queue0 Max of 2 strict priority queues are allowed Queue0 and Queue1 Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_SPRI1_QID </em></td><td><em>spri1_qid </em></td><td><em>0 </em></td><td><em>This configuration allows override for Strict Priority Queue1 Max of 2 strict priority queues are allowed Queue0 and Queue1 Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_INGRESS_TO_EGRESS_REDIRECT_QID0 </em></td><td><em>ingress_to_egress_redirect_qid0 </em></td><td><em>0 </em></td><td><em>This configuration allows override for ingress redirect queues Max of 2 redirects are allowed Queue0 and Queue1 Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_INGRESS_TO_EGRESS_REDIRECT_QID1 </em></td><td><em>ingress_to_egress_redirect_qid1 </em></td><td><em>0 </em></td><td><em>This configuration allows override for ingress redirect queues Max of 2 redirects are allowed Queue0 and Queue1 Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_EGRESS_TO_INGRESS_REDIRECT_QID0 </em></td><td><em>egress_to_ingress_redirect_qid0 </em></td><td><em>0 </em></td><td><em>This configuration allows override for egress redirect queues Max of 2 redirects are allowed Queue0 and Queue1 Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_EGRESS_TO_INGRESS_REDIRECT_QID1 </em></td><td><em>egress_to_ingress_redirect_qid1 </em></td><td><em>0 </em></td><td><em>This configuration allows override for egress redirect queues Max of 2 redirects are allowed Queue0 and Queue1 Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_INGRESS_BUBBLE_QID </em></td><td><em>ingress_bubble_qid </em></td><td><em>0 </em></td><td><em>This configuration allows override for ingress bubble queues Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_EGRESS_BUBBLE_QID </em></td><td><em>egress_bubble_qid </em></td><td><em>0 </em></td><td><em>This configuration allows override for egress bubble queues Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_APP_QUEUES_START </em></td><td><em>app_queues_start </em></td><td><em>0 </em></td><td><em>This configuration allows allocation of application specific queues Queue range is 0-255 Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_APP_QUEUES_NUM </em></td><td><em>app_queues_num </em></td><td><em>0 </em></td><td><em>This configuration specifies the number of application specific queues Only usable with app_queue_start Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_NUM_PAGES_RESERVED </em></td><td><em>num_pages_reserved </em></td><td><em>0 </em></td><td><em>This configuration allows override for NUM_PAGES_RESERVED global parameter. Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_TOTAL_BUFF_MAX_PAGES </em></td><td><em>total_buff_max_pages </em></td><td><em>0 </em></td><td><em>This configuration allows override for TOTAL_BUFF_MAX_PAGES global parameter. Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_TOTAL_BUFF_HYSTERESIS_DELTA </em></td><td><em>total_buff_hysteresis_delta </em></td><td><em>0 </em></td><td><em>This configuration allows override for TOTAL_BUFF_HYSTERESIS_DELTA global parameter Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_TOTAL_BUFF_DROP_THRES_DE1 </em></td><td><em>total_buff_drop_thres_de1 </em></td><td><em>0 </em></td><td><em>This configuration allows override for TOTAL_BUFF_DROP_THRES_DE1 global parameter Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_TOTAL_BUFF_DROP_THRES_DE2 </em></td><td><em>total_buff_drop_thres_de2 </em></td><td><em>0 </em></td><td><em>This configuration allows override for TOTAL_BUFF_DROP_THRES_DE2 global parameter Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_INGRESS_MAX_PAGES </em></td><td><em>ingress_max_pages </em></td><td><em>0 </em></td><td><em>This configuration allows override for INGRESS_MAX_PAGES global parameter Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_INGRESS_HYSTERESIS_DELTA </em></td><td><em>ingress_hysteresis_delta </em></td><td><em>0 </em></td><td><em>This configuration allows override for INGRESS_HYSTERESIS_DELTA global parameter Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_INGRESS_DROP_THRES_DE1 </em></td><td><em>ingress_drop_thres_de1 </em></td><td><em>0 </em></td><td><em>This configuration allows override for INGRESS_DROP_THRES_DE1 global parameter Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_INGRESS_DROP_THRES_DE2 </em></td><td><em>ingress_drop_thres_de2 </em></td><td><em>0 </em></td><td><em>This configuration allows override for INGRESS_DROP_THRES_DE2 global parameter Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_EGRESS_HYSTERESIS_DELTA </em></td><td><em>egress_hysteresis_delta </em></td><td><em>0 </em></td><td><em>This configuration allows override for EGRESS_HYSTERESIS_DELTA global parameter Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_EGRESS_MAX_PAGES </em></td><td><em>egress_max_pages </em></td><td><em>0 </em></td><td><em>This configuration allows override for EGRESS_MAX_PAGES global parameter Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_EGRESS_DROP_THRES_DE1 </em></td><td><em>egress_drop_thres_de1 </em></td><td><em>0 </em></td><td><em>This configuration allows override for EGRESS_DROP_THRES_DE1 global parameter Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_EGRESS_DROP_THRES_DE2 </em></td><td><em>egress_drop_thres_de2 </em></td><td><em>0 </em></td><td><em>This configuration allows override for EGRESS_DROP_THRES_DE2 global parameter Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_FC_TOTAL_BUFFER_XOFF_THRESH </em></td><td><em>fc_total_buffer_xoff_thresh </em></td><td><em>0 </em></td><td><em>This configuration allows override for FC_TOTAL_BUFFER_XOFF_THRESH global parameter Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_FC_INGRESS_XOFF_THRESH </em></td><td><em>fc_ingress_xoff_thresh </em></td><td><em>0 </em></td><td><em>This configuration allows override for FC_INGRESS_XOFF_THRESH global parameter Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_FC_EGRESS_XOFF_THRESH </em></td><td><em>fc_egress_xoff_thresh </em></td><td><em>0 </em></td><td><em>This configuration allows override for FC_EGRESS_XOFF_THRESH global parameter Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_PER_QUEUE_DROP_HYSTERESIS_DELTA </em></td><td><em>per_queue_drop_hysteresis_delta </em></td><td><em>0 </em></td><td><em>This configuration allows override for PER_QUEUE_DROP_HYSTERESIS_DELTA global parameter Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_FC_ENABLE </em></td><td><em>fc_enable </em></td><td><em>0 </em></td><td><em>This configuration allows enable/disable of Flow control global config Valid only on BCM 8803x series.  </em></td></tr>
<tr>
<td><em>spn_IPV6_ENABLE </em></td><td><em>ipv6_enable </em></td><td><em>0 </em></td><td><em>This configuration enables IPv6 feature. Requires microcode that supports IPv6 Cannot coexist with Mac-in-Mac feature  </em></td></tr>
<tr>
<td><em>spn_VLAN_XLATE_MEM_ENTRIES </em></td><td><em>vlan_xlate_mem_entries </em></td><td><em>32768 </em></td><td><em>Number of widest VLAN xlate mem entries.  </em></td></tr>
<tr>
<td><em>spn_L2_MEM_ENTRIES </em></td><td><em>l2_mem_entries </em></td><td><em>65536 </em></td><td><em>Number of widest l2 mem entries.  </em></td></tr>
<tr>
<td><em>spn_L3_MEM_ENTRIES </em></td><td><em>l3_mem_entries </em></td><td><em>32768 </em></td><td><em>Number of widest l3 mem entries.  </em></td></tr>
<tr>
<td><em>spn_EGR_VLAN_XLATE_MEM_ENTRIES </em></td><td><em>egr_vlan_xlate_mem_entries </em></td><td><em>16384 </em></td><td><em>Number of widest egress VLAN xlate mem entries.  </em></td></tr>
<tr>
<td><em>spn_MPLS_MEM_ENTRIES </em></td><td><em>mpls_mem_entries </em></td><td><em>32768 </em></td><td><em>Number of widest MPLS mem entries.  </em></td></tr>
<tr>
<td><em>spn_VLAN_XLATE_1_MEM_ENTRIES </em></td><td><em>vlan_xlate_1_mem_entries </em></td><td><em>32768 </em></td><td><em>Number of VLAN_XLATE_1 mem entries.  </em></td></tr>
<tr>
<td><em>spn_VLAN_XLATE_2_MEM_ENTRIES </em></td><td><em>vlan_xlate_2_mem_entries </em></td><td><em>32768 </em></td><td><em>Number of VLAN_XLATE_2 mem entries.  </em></td></tr>
<tr>
<td><em>spn_EGR_VLAN_XLATE_1_MEM_ENTRIES </em></td><td><em>egr_vlan_xlate_1_mem_entries </em></td><td><em>16384 </em></td><td><em>Number of EGR_VLAN_XLATE_1 mem entries.  </em></td></tr>
<tr>
<td><em>spn_EGR_VLAN_XLATE_2_MEM_ENTRIES </em></td><td><em>egr_vlan_xlate_2_mem_entries </em></td><td><em>16384 </em></td><td><em>Number of EGR_VLAN_XLATE_2 mem entries.  </em></td></tr>
<tr>
<td><em>spn_FPEM_MEM_ENTRIES </em></td><td><em>fpem_mem_entries </em></td><td><em>0 </em></td><td><em>Number of FPEM mem entries.  </em></td></tr>
<tr>
<td><em>spn_OAM_PCP_VALUE_EXTRACT_FROM_PACKET </em></td><td><em>oam_pcp_value_extract_from_packet </em></td><td><em>0 </em></td><td><em>Two modes of using OAM-PCP in ingress: 0 - Do not take value from packet. PCP is taken from TC value, according to cos profile on the LIF 1 - Take value from packet.  </em></td></tr>
<tr>
<td><em>spn_OAMP_FIFO_DMA_ENABLE </em></td><td><em>oamp_fifo_dma_enable </em></td><td><em>0 </em></td><td><em>Enables FIFO dma mode  </em></td></tr>
<tr>
<td><em>spn_OAMP_FIFO_DMA_BUFFER_SIZE </em></td><td><em>oamp_fifo_dma_buffer_size </em></td><td><em>0 </em></td><td><em>Size of the host memory allocated by the CPU. Value 0 indicates that the size will be determined by the threshold  </em></td></tr>
<tr>
<td><em>spn_OAMP_FIFO_DMA_TIMEOUT </em></td><td><em>oamp_fifo_dma_timeout </em></td><td><em>0 </em></td><td><em>The amount of time in microseconds that passes from the first write by the DMA until a timeout based interrupt is triggered. Value 0 disables timeout based interrupts.  </em></td></tr>
<tr>
<td><em>spn_OAMP_FIFO_DMA_THRESHOLD </em></td><td><em>oamp_fifo_dma_threshold </em></td><td><em>64 </em></td><td><em>The number of writes by the DMA until a threshold based interrupt is triggered.  </em></td></tr>
<tr>
<td><em>spn_OAMP_FIFO_DMA_REPORT_INTERFACE_ENABLE </em></td><td><em>oamp_fifo_dma_report_interface_enable </em></td><td><em>0 </em></td><td><em>Enables FIFO report interface dma mode  </em></td></tr>
<tr>
<td><em>spn_OAMP_FIFO_DMA_REPORT_INTERFACE_BUFFER_SIZE </em></td><td><em>oamp_fifo_dma_report_interface_buffer_size </em></td><td><em>0 </em></td><td><em>Size of the host memory allocated by the CPU. Value 0 indicates that the size will be determined by the threshold  </em></td></tr>
<tr>
<td><em>spn_OAMP_FIFO_DMA_REPORT_INTERFACE_TIMEOUT </em></td><td><em>oamp_fifo_dma_report_interface_timeout </em></td><td><em>0 </em></td><td><em>The amount of time in microseconds that passes from the first write by the DMA until a timeout based interrupt is triggered. Value 0 disables timeout based interrupts.  </em></td></tr>
<tr>
<td><em>spn_OAMP_FIFO_DMA_REPORT_INTERFACE_THRESHOLD </em></td><td><em>oamp_fifo_dma_report_interface_threshold </em></td><td><em>64 </em></td><td><em>The number of writes by the DMA until a threshold based interrupt is triggered.  </em></td></tr>
<tr>
<td><em>spn_OAMP_FIFO_DMA_EVENT_INTERFACE_ENABLE </em></td><td><em>oamp_fifo_dma_event_interface_enable </em></td><td><em>0 </em></td><td><em>Enables event interface FIFO dma mode  </em></td></tr>
<tr>
<td><em>spn_OAMP_FIFO_DMA_EVENT_INTERFACE_BUFFER_SIZE </em></td><td><em>oamp_fifo_dma_event_interface_buffer_size </em></td><td><em>0 </em></td><td><em>Size of the host memory allocated by the CPU. Value 0 indicates that the size will be determined by the threshold  </em></td></tr>
<tr>
<td><em>spn_OAMP_FIFO_DMA_EVENT_INTERFACE_TIMEOUT </em></td><td><em>oamp_fifo_dma_event_interface_timeout </em></td><td><em>0 </em></td><td><em>The amount of time in microseconds that passes from the first write by the DMA until a timeout based interrupt is triggered. Value 0 disables timeout based interrupts.  </em></td></tr>
<tr>
<td><em>spn_OAMP_FIFO_DMA_EVENT_INTERFACE_THRESHOLD </em></td><td><em>oamp_fifo_dma_event_interface_threshold </em></td><td><em>64 </em></td><td><em>The number of writes by the DMA until a threshold based interrupt is triggered.  </em></td></tr>
<tr>
<td><em>spn_LEARNING_FIFO_DMA_BUFFER_SIZE </em></td><td><em>learning_fifo_dma_buffer_size </em></td><td><em>0 </em></td><td><em>Size of the host memory allocated by the CPU. Value 0 indicates that the size will be determined by the threshold  </em></td></tr>
<tr>
<td><em>spn_LEARNING_FIFO_DMA_TIMEOUT </em></td><td><em>learning_fifo_dma_timeout </em></td><td><em>0 </em></td><td><em>The amount of time in microseconds that passes from the first write by the DMA until a timeout based interrupt is triggered. Value 0 disables timeout based interrupts.  </em></td></tr>
<tr>
<td><em>spn_LEARNING_FIFO_DMA_THRESHOLD </em></td><td><em>learning_fifo_dma_threshold </em></td><td><em>64 </em></td><td><em>The number of writes by the DMA until a threshold based interrupt is triggered.  </em></td></tr>
<tr>
<td><em>spn_RFC2544_REFLECTOR_MAC_SWAP_PORT </em></td><td><em>RFC2544_reflector_mac_swap_port </em></td><td><em>0 </em></td><td><em>Port used for L2 Reflector (swap DA with SA)  </em></td></tr>
<tr>
<td><em>spn_RFC2544_REFLECTOR_MAC_AND_IP_SWAP_PORT </em></td><td><em>RFC2544_reflector_mac_and_ip_swap_port </em></td><td><em>0 </em></td><td><em>Port used for L3 Reflector (swap DA with SA, SIP with DIP)  </em></td></tr>
<tr>
<td><em>spn_V4MC_STR_SEL </em></td><td><em>v4mc_str_sel </em></td><td><em>0  </em></td></tr>
<tr>
<td><em>spn_V4UC_STR_SEL </em></td><td><em>v4uc_str_sel </em></td><td><em>0  </em></td></tr>
<tr>
<td><em>spn_SMAC_PYLD_PERCENT </em></td><td><em>smac_pyld_percent </em></td><td><em>300  </em></td></tr>
<tr>
<td><em>spn_DMAC_PYLD_PERCENT </em></td><td><em>dmac_pyld_percent </em></td><td><em>300  </em></td></tr>
<tr>
<td><em>spn_IPV4_SA_PYLD_PERCENT </em></td><td><em>ipv4_sa_pyld_percent </em></td><td><em>300  </em></td></tr>
<tr>
<td><em>spn_IPV4_DA_PYLD_PERCENT </em></td><td><em>ipv4_da_pyld_percent </em></td><td><em>300  </em></td></tr>
<tr>
<td><em>spn_IPV4MC_SG_PYLD_PERCENT </em></td><td><em>ipv4mc_sg_pyld_percent </em></td><td><em>200  </em></td></tr>
<tr>
<td><em>spn_IPV4MC_G_PYLD_PERCENT </em></td><td><em>ipv4mc_g_pyld_percent </em></td><td><em>200  </em></td></tr>
<tr>
<td><em>spn_IPV6_SA_PYLD_PERCENT </em></td><td><em>ipv6_sa_pyld_percent </em></td><td><em>0  </em></td></tr>
<tr>
<td><em>spn_IPV6_SA_LPM_PYLD_PERCENT </em></td><td><em>ipv6_sa_lpm_pyld_percent </em></td><td><em>0  </em></td></tr>
<tr>
<td><em>spn_IPV6_DA_PYLD_PERCENT </em></td><td><em>ipv6_da_pyld_percent </em></td><td><em>0  </em></td></tr>
<tr>
<td><em>spn_IPV6_DA_LPM_PYLD_PERCENT </em></td><td><em>ipv6_da_lpm_pyld_percent </em></td><td><em>0  </em></td></tr>
<tr>
<td><em>spn_IPV6_MC_PYLD_PERCENT </em></td><td><em>ipv6_mc_pyld_percent </em></td><td><em>0  </em></td></tr>
<tr>
<td><em>spn_IPV6_MC_EM_PERCENT </em></td><td><em>ipv6_mc_em_percent </em></td><td><em>0  </em></td></tr>
<tr>
<td><em>spn_INGR_COUNTER_PERCENT </em></td><td><em>ingr_counter_percent </em></td><td><em>3  </em></td></tr>
<tr>
<td><em>spn_EGR_COUNTER_PERCENT </em></td><td><em>egr_counter_percent </em></td><td><em>3  </em></td></tr>
<tr>
<td><em>spn_EXC_COUNTER_PERCENT </em></td><td><em>exc_counter_percent </em></td><td><em>30  </em></td></tr>
<tr>
<td><em>spn_IGMP_PROXY_MODE </em></td><td><em>igmp_proxy_mode </em></td><td><em>0  </em></td></tr>
<tr>
<td><em>spn_DIAG_HG_AS_GE </em></td><td><em>diag_hg_as_ge </em></td><td><em>0  </em></td></tr>
<tr>
<td><em>spn_DIAG_HG_AS_XE </em></td><td><em>diag_hg_as_xe </em></td><td><em>0  </em></td></tr>
<tr>
<td><em>spn_TB_FLOW_ID_SIZE </em></td><td><em>tb_flow_id_size </em></td><td><em>2560 </em></td><td><em>ThunderBolt flow ID size for user config flow ID &gt; tb_flow_id_size will be reserved for internal use  </em></td></tr>
<tr>
<td><em>spn_BOARD_NAME </em></td><td><em>board_name </em></td><td><em>String </em></td><td><em>Board driver name  </em></td></tr>
<tr>
<td><em>spn_BOARD_FLAGS </em></td><td><em>board_flags </em></td><td><em>0 </em></td><td><em>Board driver start flags  </em></td></tr>
<tr>
<td><em>spn_PBMP_WAN_PORT </em></td><td><em>pbmp_wan_port </em></td><td><em>0 </em></td><td><em>WAN ports select  </em></td></tr>
<tr>
<td><em>spn_DUAL_IMP_ENABLE </em></td><td><em>dual_imp_enable </em></td><td><em>0 </em></td><td><em>Dual IMP ports enable  </em></td></tr>
<tr>
<td><em>spn_AUTO_ENABLE_MAC_LOW_POWER </em></td><td><em>auto_enable_mac_low_power </em></td><td><em>0 </em></td><td><em>Auto enable MAC Low Power mode  </em></td></tr>
<tr>
<td><em>spn_FIELD_ATOMIC_UPDATE </em></td><td><em>field_atomic_update </em></td><td><em>0 </em></td><td><em>Configure field processor for atomic updates  </em></td></tr>
<tr>
<td><em>spn_FIELD_CLASS_ID_SIZE </em></td><td><em>field_class_id_size </em></td><td><em>0 </em></td><td><em>Field Class ID size. Units: bits.  </em></td></tr>
<tr>
<td><em>spn_HIGIG_DESTPORT_MASK </em></td><td><em>higig_destport_mask </em></td><td><em>0xff </em></td><td><em>Define the bitmask for destination port data in the module/port info field  </em></td></tr>
<tr>
<td><em>spn_STABLE_LOCATION </em></td><td><em>stable_location </em></td><td><em>0 </em></td><td><em>Specify the stable cache option for Warm Boot operations  </em></td></tr>
<tr>
<td><em>spn_STABLE_FLAGS </em></td><td><em>stable_flags </em></td><td><em>0 </em></td><td><em>Specify the stable cache flags to configure Warm Boot operations  </em></td></tr>
<tr>
<td><em>spn_STABLE_SIZE </em></td><td><em>stable_size </em></td><td><em>0 </em></td><td><em>Specify the stable cache size in bytes used for Warm boot operations  </em></td></tr>
<tr>
<td><em>spn_STABLE_FILENAME </em></td><td><em>stable_filename </em></td><td><em>String </em></td><td><em>If the stable cache location is BCM_SWITCH_STABLE_APPLICATION, the local file system will be used to save the stable cache data with this filename  </em></td></tr>
<tr>
<td><em>spn_SW_STATE_MAX_SIZE </em></td><td><em>sw_state_max_size </em></td><td><em>400000000 </em></td><td><em>This property determines the size of memory that is preallocated to the SDK SW state  </em></td></tr>
<tr>
<td><em>spn_HA_HW_JOURNAL_SIZE </em></td><td><em>ha_hw_journal_size </em></td><td><em>10000000 </em></td><td><em>This property determines the size of the HW WAL Journal used for storing the HW ops for a single transaction in Crash Recovery mode  </em></td></tr>
<tr>
<td><em>spn_HA_SW_JOURNAL_SIZE </em></td><td><em>ha_sw_journal_size </em></td><td><em>10000000 </em></td><td><em>This property determines the size of the SW Roll Back Journal used for storing the SW ops for a single transaction in Crash Recovery mode  </em></td></tr>
<tr>
<td><em>spn_HA_CRASH_RECOVERY </em></td><td><em>ha_crash_recovery </em></td><td><em>0 </em></td><td><em>This property determines the operation mode for crash recovery feature Allowed values - 0:off 1:API 2:on-demand  </em></td></tr>
<tr>
<td><em>spn_PHY_1588_TS_DIVIDER </em></td><td><em>phy_1588_ts_divider </em></td><td><em>Port </em></td><td><em>4 </em></td><td><em>NSE SYNC_IN divider  </em></td></tr>
<tr>
<td><em>spn_PHY_1588_DPLL_K1 </em></td><td><em>phy_1588_dpll_k1 </em></td><td><em>Port </em></td><td><em>0 </em></td><td><em>IEEE1588 DPLL coeff. K1  </em></td></tr>
<tr>
<td><em>spn_PHY_1588_DPLL_K2 </em></td><td><em>phy_1588_dpll_k2 </em></td><td><em>Port </em></td><td><em>0 </em></td><td><em>IEEE1588 DPLL coeff. K2  </em></td></tr>
<tr>
<td><em>spn_PHY_1588_DPLL_K3 </em></td><td><em>phy_1588_dpll_k3 </em></td><td><em>Port </em></td><td><em>0 </em></td><td><em>IEEE1588 DPLL coeff. K3  </em></td></tr>
<tr>
<td><em>spn_PHY_1588_DPLL_PHASE_INITIAL_LO </em></td><td><em>phy_1588_dpll_phase_initial_lo </em></td><td><em>Port </em></td><td><em>0 </em></td><td><em>Initial phase values for the IEEE1588 DPLL, lower 32 bits  </em></td></tr>
<tr>
<td><em>spn_PHY_1588_DPLL_PHASE_INITIAL_HI </em></td><td><em>phy_1588_dpll_phase_initial_hi </em></td><td><em>Port </em></td><td><em>0 </em></td><td><em>Initial phase values for the IEEE1588 DPLL, upper 32 bits  </em></td></tr>
<tr>
<td><em>spn_PHY_1588_DPLL_FREQUENCY_LOCK </em></td><td><em>phy_1588_dpll_frequency_lock </em></td><td><em>Port </em></td><td><em>0 </em></td><td><em>IEEE1588 DPLL mode, 0 - phase lock, 1 - frequency lock  </em></td></tr>
<tr>
<td><em>spn_BROADSYNC_ENABLE_CLK </em></td><td><em>broadsync_enable_clk </em></td><td><em>Port </em></td><td><em>0 </em></td><td><em>broadsync clock enable, 0 - disable, 1 - enable  </em></td></tr>
<tr>
<td><em>spn_ARAD_20MHZ_BS </em></td><td><em>arad_20mhz_bs </em></td><td><em>Port </em></td><td><em>0 </em></td><td><em>AR+ 20MHz bs pll out clock enable, 0 - disable, 1 - enable  </em></td></tr>
<tr>
<td><em>spn_SERDES_TXPI_MODE </em></td><td><em>serdes_txpi_mode </em></td><td><em>Port </em></td><td><em>0 </em></td><td><em>Serdes TX Phase Interpolator configure, 0 - disable (default), 1 - enable with external PD (Phase detector), 2 - enable with normal mode  </em></td></tr>
<tr>
<td><em>spn_TXPI_SDM_SCHEME </em></td><td><em>txpi_sdm_scheme </em></td><td><em>Port </em></td><td><em>0 </em></td><td><em>TX Phase Interpolator SDM (Sigma-Delta Modulator) scheme type for Portmacro core: 0 - 1st order scheme with floor. It follows the traditional TXPI SDM implementation. 1 - 1st order scheme with rounding. It is a new implementation that supposed to solve frequent updates introduced by the 1st order floor implementation. 2 - 2nd order scheme with rounding. It is a new implementation that supposed to solve the issue of low frequency phase nose introduced by the 1st order implementation.  </em></td></tr>
<tr>
<td><em>spn_PORT_PHY_MODE_REVERSE </em></td><td><em>port_phy_mode_reverse </em></td><td><em>Port </em></td><td><em>0 </em></td><td><em>Phy operating in the reverse direction. To set reverse mode for phy84728 and phy8706 set port_phy_mode_reverse_phy84728 and set port_phy_mode_reverse_phy8706  </em></td></tr>
<tr>
<td><em>spn_DEVICE_EB_VLI </em></td><td><em>device_eb_vli </em></td><td><em>0 </em></td><td><em>Device Interconnect Mode (PCI-EB3/VLI). Currently used for BCM88732 0 = PCI, 1 = EB3/VLI  </em></td></tr>
<tr>
<td><em>spn_BCM88732_USE_OOB </em></td><td><em>bcm88732_use_oob </em></td><td><em>0 </em></td><td><em>BCM88732(Shadow) Flow Control Mode 0 = InBand(IB), 1 = OutofBand(OOB) Default is OOB for Shadow  </em></td></tr>
<tr>
<td><em>spn_BCM88732_DEVICE_MODE </em></td><td><em>bcm88732_device_mode </em></td><td><em>0 </em></td><td><em>BCM88732(Shadow) Device Mode 0 = XGS, 1 = PETRAB  </em></td></tr>
<tr>
<td><em>spn_BCM88732_2X40_2X40 </em></td><td><em>bcm88732_2x40_2x40 </em></td><td><em>0 </em></td><td><em>Shadow Port Configuration Front Panel ports:2X40G Switch Panel ports(Interlaken):2X40  </em></td></tr>
<tr>
<td><em>spn_BCM88732_2X40_1X40 </em></td><td><em>bcm88732_2x40_1x40 </em></td><td><em>0 </em></td><td><em>Shadow Port Configuration Front Panel ports:2x40G Switch Panel ports(Interlaken):1x40G  </em></td></tr>
<tr>
<td><em>spn_BCM88732_8X10_1X40 </em></td><td><em>bcm88732_8x10_1x40 </em></td><td><em>0 </em></td><td><em>Shadow Port Configuration Front Panel ports:8x10G Switch Panel ports(Interlaken):1x40G  </em></td></tr>
<tr>
<td><em>spn_BCM88732_8X10_2X40 </em></td><td><em>bcm88732_8x10_2x40 </em></td><td><em>0 </em></td><td><em>Shadow Port Configuration Front Panel ports:8x10G Switch Panel ports(Interlaken):2x40G  </em></td></tr>
<tr>
<td><em>spn_BCM88732_1X40_4X10 </em></td><td><em>bcm88732_1x40_4x10 </em></td><td><em>0 </em></td><td><em>Shadow Port Configuration Front Panel ports:1X40G(XLAUI) Switch Panel(XAUI) ports:4X10G  </em></td></tr>
<tr>
<td><em>spn_BCM88732_4X10_4X10 </em></td><td><em>bcm88732_4x10_4x10 </em></td><td><em>0 </em></td><td><em>Shadow Port Configuration Front Panel ports:4x10G(XFI/SFI) Switch Panel ports(XAUI):4x10G  </em></td></tr>
<tr>
<td><em>spn_BCM88732_2X40_2X40E </em></td><td><em>bcm88732_2x40_2x40E </em></td><td><em>0 </em></td><td><em>Shadow Port Configuration Front Panel ports:2x40G Switch Panel ports(Interlaken):2x40G  </em></td></tr>
<tr>
<td><em>spn_BCM88732_2X40_8X12 </em></td><td><em>bcm88732_2x40_8x12 </em></td><td><em>0 </em></td><td><em>Shadow Port Configuration Front Panel ports:2x40G Switch Panel ports:8x12G  </em></td></tr>
<tr>
<td><em>spn_BCM88732_8X10_8X12 </em></td><td><em>bcm88732_8x10_8x12 </em></td><td><em>0 </em></td><td><em>Shadow Port Configuration Front Panel ports:8x10G Switch Panel ports:8x12G  </em></td></tr>
<tr>
<td><em>spn_BCM88732_1X40_4X10_8X12 </em></td><td><em>bcm88732_1x40_4x10_8x12 </em></td><td><em>0 </em></td><td><em>Shadow Port Configuration Front Panel ports:1x40G,4x10G Switch Panel ports:8x12G  </em></td></tr>
<tr>
<td><em>spn_BCM88732_4X10_1X40_8X12 </em></td><td><em>bcm88732_4x10_1x40_8x12 </em></td><td><em>0 </em></td><td><em>Shadow Port Configuration Front Panel ports:4x10G,1x40G Switch Panel ports:8x12G  </em></td></tr>
<tr>
<td><em>spn_BCM88732_8X10_4X12 </em></td><td><em>bcm88732_8x10_4x12 </em></td><td><em>0 </em></td><td><em>Shadow Port Configuration Front Panel ports:1x40G Switch Panel ports:4x12G  </em></td></tr>
<tr>
<td><em>spn_BCM88732_8X10_2X12 </em></td><td><em>bcm88732_8x10_2x12 </em></td><td><em>0 </em></td><td><em>Shadow Port Configuration Front Panel ports:8x10G Switch Panel ports:2x12G  </em></td></tr>
<tr>
<td><em>spn_BCM88732_6X10_2X12 </em></td><td><em>bcm88732_6x10_2x12 </em></td><td><em>0 </em></td><td><em>Shadow Port Configuration Front Panel ports:6x10G Switch Panel ports:2x12G  </em></td></tr>
<tr>
<td><em>spn_BCM88732_2X40_8X10 </em></td><td><em>bcm88732_2x40_8x10 </em></td><td><em>0 </em></td><td><em>Shadow Port Configuration Front Panel ports:2X40G Switch Panel ports(XFI):8x10  </em></td></tr>
<tr>
<td><em>spn_BCM88732_8X10_8X10 </em></td><td><em>bcm88732_8x10_8x10 </em></td><td><em>0 </em></td><td><em>Shadow Port Configuration Front Panel ports:8X10G Switch Panel ports(XFI):8x10  </em></td></tr>
<tr>
<td><em>spn_CMC </em></td><td><em>cmc </em></td><td><em>0 </em></td><td><em>CMC in CMICm used by the microController suffix with _pci _uc0 etc..  </em></td></tr>
<tr>
<td><em>spn_PCI_CMCS_NUM </em></td><td><em>pci_cmcs_num </em></td><td><em>0 </em></td><td><em>Number of CMC used by the PCI Host  </em></td></tr>
<tr>
<td><em>spn_PCI_CMC </em></td><td><em>pci_cmc </em></td><td><em>0 </em></td><td><em>CMC in CMICm used by the PCI Host  </em></td></tr>
<tr>
<td><em>spn_FSCHAN_ENABLE </em></td><td><em>fschan_enable </em></td><td><em>1 </em></td><td><em>Enable Fast SCHAN present in CMICm  </em></td></tr>
<tr>
<td><em>spn_PBMP_EXT_MEM </em></td><td><em>pbmp_ext_mem </em></td><td><em>0 </em></td><td><em>On 5644x devices MMU, the ports can have its packet buffer either the Internal memory or the External DRAM. Set the following pbmp to configure specific ports for external memory.  </em></td></tr>
<tr>
<td><em>spn_FCMAP_ENABLE </em></td><td><em>fcmap_enable </em></td><td><em>Port </em></td><td><em>0 </em></td><td><em>Specifies to enable or disable FCMAP feature on the specified port. FCMAP feature might be provided by a PHY device attached to switch port. (Default is to disable FCMAP)  </em></td></tr>
<tr>
<td><em>spn_FCMAP_DEV_ADDR </em></td><td><em>fcmap_dev_addr </em></td><td><em>Port </em></td><td><em>-1 </em></td><td><em>specifies the MDIO address for the FCMAP PHY device.  </em></td></tr>
<tr>
<td><em>spn_FCMAP_PORT_INDEX </em></td><td><em>fcmap_port_index </em></td><td><em>Port </em></td><td><em>-1 </em></td><td><em>specifies Port index within the multi-port FCMAP PHY device.  </em></td></tr>
<tr>
<td><em>spn_MMU_PFC_CLASS_PROFILE </em></td><td><em>mmu_pfc_class_profile </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>Specifies PFC class profile, used in conjuction with profile id, e.g. mmu_pfc_class_profile_0  </em></td></tr>
<tr>
<td><em>spn_PFC_PRIORITY </em></td><td><em>pfc_priority </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute  </em></td></tr>
<tr>
<td><em>spn_COS_LIST </em></td><td><em>cos_list </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute, comma seperated values specifying the COS(s) controlled by other attributes e.g. pfc_priority0.cos_list=0,1,2  </em></td></tr>
<tr>
<td><em>spn_OPTIMIZED </em></td><td><em>optimized </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute, comma seperated values specifying if PFC priorities are optimized 0: non-optimized, 1: optimized.  </em></td></tr>
<tr>
<td><em>spn_BUF </em></td><td><em>buf </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool prefix  </em></td></tr>
<tr>
<td><em>spn_MAP </em></td><td><em>map </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool prefix  </em></td></tr>
<tr>
<td><em>spn_PRI </em></td><td><em>pri </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool object name  </em></td></tr>
<tr>
<td><em>spn_DEVICE </em></td><td><em>device </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool object name  </em></td></tr>
<tr>
<td><em>spn_POOL </em></td><td><em>pool </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool object name  </em></td></tr>
<tr>
<td><em>spn_INGPORTPOOL </em></td><td><em>ingportpool </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool object name  </em></td></tr>
<tr>
<td><em>spn_PORT </em></td><td><em>port </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool object name  </em></td></tr>
<tr>
<td><em>spn_PRIGROUP </em></td><td><em>prigroup </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool object name  </em></td></tr>
<tr>
<td><em>spn_QUEUE </em></td><td><em>queue </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool object name  </em></td></tr>
<tr>
<td><em>spn_MQUEUE </em></td><td><em>mqueue </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool object name  </em></td></tr>
<tr>
<td><em>spn_RQEQUEUE </em></td><td><em>rqequeue </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool object name  </em></td></tr>
<tr>
<td><em>spn_QGROUP </em></td><td><em>qgroup </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_EQUEUE </em></td><td><em>equeue </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool object name  </em></td></tr>
<tr>
<td><em>spn_SIZE </em></td><td><em>size </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_NUMQ </em></td><td><em>numq </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_YELLOW_SIZE </em></td><td><em>yellow_size </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_RED_SIZE </em></td><td><em>red_size </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_GUARANTEE </em></td><td><em>guarantee </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_HEADROOM </em></td><td><em>headroom </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_QGROUP_ID </em></td><td><em>qgroup_id </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_QGROUP_GUARANTEE </em></td><td><em>qgroup_guarantee </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_QGROUP_GUARANTEE_ENABLE </em></td><td><em>qgroup_guarantee_enable </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_USER_DELAY </em></td><td><em>user_delay </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_SWITCH_DELAY </em></td><td><em>switch_delay </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_POOL_SCALE </em></td><td><em>pool_scale </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_POOL_LIMIT </em></td><td><em>pool_limit </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_POOL_RESUME </em></td><td><em>pool_resume </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_POOL_FLOOR </em></td><td><em>pool_floor </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_YELLOW_LIMIT </em></td><td><em>yellow_limit </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_YELLOW_RESUME </em></td><td><em>yellow_resume </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_RED_LIMIT </em></td><td><em>red_limit </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_RED_RESUME </em></td><td><em>red_resume </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_DEVICE_HEADROOM_ENABLE </em></td><td><em>device_headroom_enable </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_PORT_GUARANTEE_ENABLE </em></td><td><em>port_guarantee_enable </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_PORT_MAX_ENABLE </em></td><td><em>port_max_enable </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_FLOW_CONTROL_ENABLE </em></td><td><em>flow_control_enable </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_DISCARD_ENABLE </em></td><td><em>discard_enable </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_COLOR_DISCARD_ENABLE </em></td><td><em>color_discard_enable </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_PKT_SIZE </em></td><td><em>pkt_size </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_PKT </em></td><td><em>pkt </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name, This is special case where the unit are considered as packets instead of cells  </em></td></tr>
<tr>
<td><em>spn_EXTMEM </em></td><td><em>extmem </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>MMU config tool attribute name  </em></td></tr>
<tr>
<td><em>spn_UC_MSG_CTRL_0 </em></td><td><em>uc_msg_ctrl_0 </em></td><td><em>String </em></td><td><em>1 </em></td><td><em>UC0 Messaging control  </em></td></tr>
<tr>
<td><em>spn_UC_MSG_CTRL_1 </em></td><td><em>uc_msg_ctrl_1 </em></td><td><em>String </em></td><td><em>1 </em></td><td><em>UC1 Messaging control  </em></td></tr>
<tr>
<td><em>spn_UC_MSG_THREAD_PRI </em></td><td><em>uc_msg_thread_pri </em></td><td><em>50 </em></td><td><em>UC Messaging thread priority  </em></td></tr>
<tr>
<td><em>spn_UC_MSG_CTL_TIMEOUT </em></td><td><em>uc_msg_ctl_timeout </em></td><td><em>1000000 </em></td><td><em>UC Messaging ctl mutex timeout in microsecs  </em></td></tr>
<tr>
<td><em>spn_UC_MSG_QUEUE_TIMEOUT </em></td><td><em>uc_msg_queue_timeout </em></td><td><em>20000000 </em></td><td><em>UC Messaging send queue timeout in microsecs  </em></td></tr>
<tr>
<td><em>spn_UC_MSG_SEND_TIMEOUT </em></td><td><em>uc_msg_send_timeout </em></td><td><em>10000000 </em></td><td><em>UC Messaging send timeout in microsecs  </em></td></tr>
<tr>
<td><em>spn_UC_MSG_SEND_RETRY_DELAY </em></td><td><em>uc_msg_send_retry_delay </em></td><td><em>100 </em></td><td><em>UC Messaging send retry delay in microseconds  </em></td></tr>
<tr>
<td><em>spn_UC_MSG_TX_BEACON_TIMEOUT </em></td><td><em>uc_msg_tx_beacon_timeout </em></td><td><em>20000000 </em></td><td><em>TX beacon messaging timeout in microsecs  </em></td></tr>
<tr>
<td><em>spn_NUM_QUEUES </em></td><td><em>num_queues </em></td><td><em>In 5644x, 48 queues will be shared across host CPU and other micro controllers, this variable can be configured suffix with _pci _uc0 etc..  </em></td></tr>
<tr>
<td><em>spn_MCS_HOSTMEM_SIZE </em></td><td><em>mcs_hostmem_size </em></td><td><em>In supported devices, Part of Host Memory can be allocated and provided to the uC for its internal usage This variable specifies Size in KB. Suffix with _uc0 _uc1 etc.  </em></td></tr>
<tr>
<td><em>spn_UC_VALID_BMP </em></td><td><em>uc_valid_bmp </em></td><td><em>0 </em></td><td><em>Valid Micro controllers bit map  </em></td></tr>
<tr>
<td><em>spn_MMU_MAX_QUEUES </em></td><td><em>mmu_max_queues </em></td><td><em>0 </em></td><td><em>MMU configuration of maximum number of queues  </em></td></tr>
<tr>
<td><em>spn_MMU_MAX_NODES </em></td><td><em>mmu_max_nodes </em></td><td><em>0 </em></td><td><em>MMU configuration of maximum number of aggregate nodes  </em></td></tr>
<tr>
<td><em>spn_MMU_SUBSCRIBER_NUM_COS_LEVEL </em></td><td><em>mmu_subscriber_num_cos_level </em></td><td><em>0 </em></td><td><em>CoS levels per subscriber  </em></td></tr>
<tr>
<td><em>spn_MMU_EXT_QUEUES_ENABLED </em></td><td><em>mmu_ext_queues_enabled </em></td><td><em>0 </em></td><td><em>Enable Extended Queues  </em></td></tr>
<tr>
<td><em>spn_MMU_MAX_CLASSIC_QUEUES </em></td><td><em>mmu_max_classic_queues </em></td><td><em>0 </em></td><td><em>MMU configuration of maximum number of classic queues  </em></td></tr>
<tr>
<td><em>spn_MMU_NUM_DMVOQ_QUEUES </em></td><td><em>mmu_num_dmvoq_queues </em></td><td><em>0 </em></td><td><em>MMU configuration of number of dmvoq queues  </em></td></tr>
<tr>
<td><em>spn_MMU_NUM_SUBSCRIBER_QUEUES </em></td><td><em>mmu_num_subscriber_queues </em></td><td><em>0 </em></td><td><em>MMU configuration of number of subscriber queues  </em></td></tr>
<tr>
<td><em>spn_BFD_COSQ </em></td><td><em>bfd_cosq </em></td><td><em>47 </em></td><td><em>BFD CoS queue  </em></td></tr>
<tr>
<td><em>spn_PTP_COSQ </em></td><td><em>ptp_cosq </em></td><td><em>47 </em></td><td><em>PTP CoS queue  </em></td></tr>
<tr>
<td><em>spn_BFD_ENCAP_MEMORY_SIZE </em></td><td><em>bfd_encap_memory_size </em></td><td><em>1024 </em></td><td><em>Memory allocated for BFD encapsulation data (in bytes)  </em></td></tr>
<tr>
<td><em>spn_BFD_SIMPLE_PASSWORD_KEYS </em></td><td><em>bfd_simple_password_keys </em></td><td><em>0 </em></td><td><em>Number of BFD simple password authentication keys  </em></td></tr>
<tr>
<td><em>spn_BFD_SHA1_KEYS </em></td><td><em>bfd_sha1_keys </em></td><td><em>0 </em></td><td><em>Number of BFD SHA1 authentication keys  </em></td></tr>
<tr>
<td><em>spn_BFD_NUM_SESSIONS </em></td><td><em>bfd_num_sessions </em></td><td><em>0 </em></td><td><em>Number of BFD sessions  </em></td></tr>
<tr>
<td><em>spn_BFD_FEATURE_ENABLE </em></td><td><em>bfd_feature_enable </em></td><td><em>1 </em></td><td><em>Enable BFD Feature with bit map fields, lower bits will take precedence, 1st LSB bit is Multi Hop as default, 2nd LSB bit is Micro/Trunk and 3rd LSB bit is Echo mode Feature. Value 0 will disable all the features.   </em></td></tr>
<tr>
<td><em>spn_BFD_SESSION_DOWN_EVENT_ON_CREATE </em></td><td><em>bfd_session_down_event_on_create </em></td><td><em>0 </em></td><td><em>If this config property is enabled (set to 1), there would be a state change event (State would be down for the endpoint) received after the session is created if we do not receive any packets from the peer within detection_multiplier * 1 seconds. Default value is 0 (disabled)   </em></td></tr>
<tr>
<td><em>spn_BFD_USE_ENDPOINT_ID_AS_DISCRIMINATOR </em></td><td><em>bfd_use_endpoint_id_as_discriminator </em></td><td><em>0 </em></td><td><em>Enable/Disable the configuration of using endpoint index itself as local discriminator for BFD endpoints.If the config property is enabled (set to 1), any value passed in local_discriminator field in endpoint info will be ignored and endpoint index would be used instead. The default value of the config property is 0 (disabled)   </em></td></tr>
<tr>
<td><em>spn_BFD_REMOTE_DISCRIMINATOR </em></td><td><em>bfd_remote_discriminator </em></td><td><em>0 </em></td><td><em>If the config property is enabled (set to 1), configuring remote discriminator value is always same, not overriding with the learned BFD My discriminator value. The default value of the config property is 0 (disabled)   </em></td></tr>
<tr>
<td><em>spn_BFD_CONTROL_PLANE_INDEPENDENCE </em></td><td><em>bfd_control_plane_independence </em></td><td><em>1 </em></td><td><em>If the config property is enabled by default (set to 1), if bfd_control_plane_independence is 0, Fw transmit BFD packets with C bit 0, otherwise C bit 1. The default value of the config property is 1 (enabled)   </em></td></tr>
<tr>
<td><em>spn_BFD_IPV6_SOURCE_CPU_PORT </em></td><td><em>bfd_ipv6_source_cpu_port </em></td><td><em>0 </em></td><td><em>When configured provides value for BFD IPV6 source CPU port used for transmission of packets. The default value of the config property is 0   </em></td></tr>
<tr>
<td><em>spn_BFD_IFP_LOOKUP_ENABLE </em></td><td><em>bfd_ifp_lookup_enable </em></td><td><em>0 </em></td><td><em>When this property is configured, IFP will be used for bfd look up instead of HW tables look up. The default value of the config property is 0   </em></td></tr>
<tr>
<td><em>spn_PTP_SYNTH_1_K1 </em></td><td><em>ptp_synth_1_k1 </em></td><td><em>56294995 </em></td><td><em>PTP frequency synthesizer DFPLL value for state 1 and k1 filter parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_SYNTH_1_K1K2 </em></td><td><em>ptp_synth_1_k1k2 </em></td><td><em>0 </em></td><td><em>PTP frequency synthesizer DFPLL value for state 1 and k1k2 filter parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_SYNTH_1_K1K3 </em></td><td><em>ptp_synth_1_k1k3 </em></td><td><em>0 </em></td><td><em>PTP frequency synthesizer DFPLL value for state 1 and k1k3 filter parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_SYNTH_1_K4 </em></td><td><em>ptp_synth_1_k4 </em></td><td><em>0 </em></td><td><em>PTP frequency synthesizer DFPLL value for state 1 and k4 filter parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_SYNTH_1_VALID_THRESH </em></td><td><em>ptp_synth_1_valid_thresh </em></td><td><em>1000 </em></td><td><em>PTP frequency synthesizer DFPLL value for state 1 and valid_thresh parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_SYNTH_1_INVALID_THRESH </em></td><td><em>ptp_synth_1_invalid_thresh </em></td><td><em>1000 </em></td><td><em>PTP frequency synthesizer DFPLL value for state 1 and invalid_thresh parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_SYNTH_2_K1 </em></td><td><em>ptp_synth_2_k1 </em></td><td><em>562949953 </em></td><td><em>PTP frequency synthesizer DFPLL value for state 2 and k1 filter parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_SYNTH_2_K1K2 </em></td><td><em>ptp_synth_2_k1k2 </em></td><td><em>450360 </em></td><td><em>PTP frequency synthesizer DFPLL value for state 2 and k1k2 filter parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_SYNTH_2_K1K3 </em></td><td><em>ptp_synth_2_k1k3 </em></td><td><em>0 </em></td><td><em>PTP frequency synthesizer DFPLL value for state 2 and k1k3 filter parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_SYNTH_2_K4 </em></td><td><em>ptp_synth_2_k4 </em></td><td><em>0 </em></td><td><em>PTP frequency synthesizer DFPLL value for state 2 and k4 filter parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_SYNTH_2_VALID_THRESH </em></td><td><em>ptp_synth_2_valid_thresh </em></td><td><em>1000 </em></td><td><em>PTP frequency synthesizer DFPLL value for state 2 and valid_thresh parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_SYNTH_2_INVALID_THRESH </em></td><td><em>ptp_synth_2_invalid_thresh </em></td><td><em>1000 </em></td><td><em>PTP frequency synthesizer DFPLL value for for state 2 and invalid_thresh parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_SYNTH_VALID_INPUT_THRESH </em></td><td><em>ptp_synth_valid_input_thresh </em></td><td><em>3 </em></td><td><em>PTP frequency synthesizer DFPLL value for valid_input parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_SYNTH_NOMINAL_PERIOD </em></td><td><em>ptp_synth_nominal_period </em></td><td><em>125000 </em></td><td><em>PTP frequency synthesizer DFPLL value for nominal_period parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BACKPLANE_1_K1 </em></td><td><em>ptp_backplane_1_k1 </em></td><td><em>130000 </em></td><td><em>PTP backplane DFPLL value for state 1 and k1 filter parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BACKPLANE_1_K1K2 </em></td><td><em>ptp_backplane_1_k1k2 </em></td><td><em>0 </em></td><td><em>PTP backplane DFPLL value for state 1 and k1k2 filter parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BACKPLANE_1_K1K3 </em></td><td><em>ptp_backplane_1_k1k3 </em></td><td><em>0 </em></td><td><em>PTP backplane DFPLL value for state 1 and k1k3 filter parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BACKPLANE_1_K4 </em></td><td><em>ptp_backplane_1_k4 </em></td><td><em>0 </em></td><td><em>PTP backplane DFPLL value for state 1 and k4 filter parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BACKPLANE_1_VALID_THRESH </em></td><td><em>ptp_backplane_1_valid_thresh </em></td><td><em>10 </em></td><td><em>PTP backplane DFPLL value for state 1 and valid_thresh parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BACKPLANE_1_INVALID_THRESH </em></td><td><em>ptp_backplane_1_invalid_thresh </em></td><td><em>10 </em></td><td><em>PTP backplane DFPLL value for state 1 and invalid_thresh parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BACKPLANE_2_K1 </em></td><td><em>ptp_backplane_2_k1 </em></td><td><em>14390 </em></td><td><em>PTP backplane DFPLL value for state 2 and k1 filter parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BACKPLANE_2_K1K2 </em></td><td><em>ptp_backplane_2_k1k2 </em></td><td><em>255 </em></td><td><em>PTP backplane DFPLL value for state 2 and k1k2 filter parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BACKPLANE_2_K1K3 </em></td><td><em>ptp_backplane_2_k1k3 </em></td><td><em>0 </em></td><td><em>PTP backplane DFPLL value for state 2 and k1k3 filter parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BACKPLANE_2_K4 </em></td><td><em>ptp_backplane_2_k4 </em></td><td><em>0 </em></td><td><em>PTP backplane DFPLL value for state 2 and k4 filter parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BACKPLANE_2_VALID_THRESH </em></td><td><em>ptp_backplane_2_valid_thresh </em></td><td><em>10 </em></td><td><em>PTP backplane DFPLL value for state 2 and valid_thresh parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BACKPLANE_2_INVALID_THRESH </em></td><td><em>ptp_backplane_2_invalid_thresh </em></td><td><em>10 </em></td><td><em>PTP backplane DFPLL value for state 2 and invalid_thresh parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BACKPLANE_VALID_INPUT_THRESH </em></td><td><em>ptp_backplane_valid_input_thresh </em></td><td><em>3 </em></td><td><em>PTP backplane DFPLL value for valid_input parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BACKPLANE_NOMINAL_PERIOD </em></td><td><em>ptp_backplane_nominal_period </em></td><td><em>250000 </em></td><td><em>PTP backplane DFPLL value for nominal_period parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_TS_PLL_FREF </em></td><td><em>ptp_ts_pll_fref </em></td><td><em>25000000 </em></td><td><em>PTP Timestamping PLL value for fref parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_TS_PLL_PDIV </em></td><td><em>ptp_ts_pll_pdiv </em></td><td><em>1 </em></td><td><em>PTP Timestamping PLL value for pdiv parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_TS_PLL_N </em></td><td><em>ptp_ts_pll_n </em></td><td><em>160 </em></td><td><em>PTP Timestamping PLL value for n parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_TS_PLL_MNDIV </em></td><td><em>ptp_ts_pll_mndiv </em></td><td><em>16 </em></td><td><em>pPTP Timestamping PLL value for mndiv ch0 parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_TS_PLL_MNDIV1 </em></td><td><em>ptp_ts_pll_mndiv1 </em></td><td><em>16 </em></td><td><em>pPTP Timestamping PLL value for mndiv ch1 parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_TS_KA </em></td><td><em>ptp_ts_ka </em></td><td><em>2 </em></td><td><em>PTP Timestamping PLL value for ka parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_TS_KI </em></td><td><em>ptp_ts_ki </em></td><td><em>2 </em></td><td><em>PTP Timestamping PLL value for k1 parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_TS_KP </em></td><td><em>ptp_ts_kp </em></td><td><em>6 </em></td><td><em>PTP Timestamping PLL value for kp parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_TS_VCO_DIV2 </em></td><td><em>ptp_ts_vco_div2 </em></td><td><em>0 </em></td><td><em>PTP Timestamping PLL value for vco_div2 parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BS_FREF </em></td><td><em>ptp_bs_fref </em></td><td><em>25000000 </em></td><td><em>PTP BroadSync/10 MHz PLL value for fref parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BS_PDIV </em></td><td><em>ptp_bs_pdiv </em></td><td><em>2 </em></td><td><em>PTP BroadSync/10 MHz PLL value for pdiv parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BS_NDIV_INT </em></td><td><em>ptp_bs_ndiv_int </em></td><td><em>320 </em></td><td><em>PTP BroadSync/10 MHz PLL value for ndiv parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BS_NDIV_FRAC </em></td><td><em>ptp_bs_ndiv_frac </em></td><td><em>0 </em></td><td><em>PTP BroadSync/10 MHz PLL value for ndiv_frac parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BS_MNDIV </em></td><td><em>ptp_bs_mndiv </em></td><td><em>200 </em></td><td><em>PTP BroadSync/10 MHz PLL value for mndiv parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BS_KA </em></td><td><em>ptp_bs_ka </em></td><td><em>1 </em></td><td><em>PTP BroadSync/10 MHz PLL value for ka parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BS_KI </em></td><td><em>ptp_bs_ki </em></td><td><em>1 </em></td><td><em>PTP BroadSync/10 MHz PLL value for k1 parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BS_KP </em></td><td><em>ptp_bs_kp </em></td><td><em>5 </em></td><td><em>PTP BroadSync/10 MHz PLL value for kp parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BS_CLK_DUR_HIGH </em></td><td><em>ptp_bs_clk_dur_high </em></td><td><em>1 </em></td><td><em>PTP BroadSync/10 MHz PLL value for clk_dur_high parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BS_CLK_DUR_LOW </em></td><td><em>ptp_bs_clk_dur_low </em></td><td><em>1 </em></td><td><em>PTP BroadSync/10 MHz PLL value for clk_dur_low parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BS_HB_DUR_HIGH </em></td><td><em>ptp_bs_hb_dur_high </em></td><td><em>1 </em></td><td><em>PTP BroadSync/10 MHz PLL value for hb_dur_high parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BS_HB_DUR_LOW </em></td><td><em>ptp_bs_hb_dur_low </em></td><td><em>2499 </em></td><td><em>PTP BroadSync/10 MHz PLL value for hb_dur_low parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_BS_VCO_DIV2 </em></td><td><em>ptp_bs_vco_div2 </em></td><td><em>1 </em></td><td><em>PTP BroadSync/10 MHz PLL value for vco_div2 parameter  </em></td></tr>
<tr>
<td><em>spn_PTP_SERVO_OSC_TYPE </em></td><td><em>ptp_servo_osc_type </em></td><td><em>3 </em></td><td><em>PTP servo oscillator type  </em></td></tr>
<tr>
<td><em>spn_PTP_SERVO_TRANSPORT_TYPE </em></td><td><em>ptp_servo_transport_type </em></td><td><em>2 </em></td><td><em>PTP servo transport type  </em></td></tr>
<tr>
<td><em>spn_PTP_SERVO_PHASE_MODE </em></td><td><em>ptp_servo_phase_mode </em></td><td><em>3 </em></td><td><em>PTP servo phase mode  </em></td></tr>
<tr>
<td><em>spn_PTP_SERVO_BRIDGE_TIME </em></td><td><em>ptp_servo_bridge_time </em></td><td><em>300 </em></td><td><em>PTP servo bridge time  </em></td></tr>
<tr>
<td><em>spn_WARMBOOT_EVENT_HANDLER_ENABLE </em></td><td><em>warmboot_event_handler_enable </em></td><td><em>0 </em></td><td><em>Register Warm Boot event handler callback routine  </em></td></tr>
<tr>
<td><em>spn_CES_PORT_TDM_PROTO </em></td><td><em>ces_port_tdm_proto </em></td><td><em>String </em></td><td><em>0 </em></td><td><em>Selects the TDM protocol to be used on all of the CES TDM ports. Valid protocols are either T1 or E1, the default is T1.  </em></td></tr>
<tr>
<td><em>spn_CES_MII_MAC </em></td><td><em>ces_mii_mac </em></td><td><em>String </em></td><td><em>00:F1:F2:F3:F4:F5 </em></td><td><em>Sets the MAC address of the CES MII. If this is not specified then a default MAC of 00:F1:F2:F3:F4:F5 is used.  </em></td></tr>
<tr>
<td><em>spn_CES_MII_PORT_NUMBER </em></td><td><em>ces_mii_port_number </em></td><td><em>0 </em></td><td><em>Sets the CES MII port number. Default value is 0  </em></td></tr>
<tr>
<td><em>spn_CES_IPV4_ADDRESS </em></td><td><em>ces_ipv4_address </em></td><td><em>String </em></td><td><em>0.0.0.0 </em></td><td><em>Sets the CES IPv4 address. Default value is 0  </em></td></tr>
<tr>
<td><em>spn_CES_IPV6_ADDRESS </em></td><td><em>ces_ipv6_address </em></td><td><em>String </em></td><td><em>Sets the CES IPv6 address. Default value is 0  </em></td></tr>
<tr>
<td><em>spn_CES_SYSTEM_CLOCK_RATE </em></td><td><em>ces_system_clock_rate </em></td><td><em>25000000 </em></td><td><em>Specifies the CES system clock rate in Hz. Default value is 25000000  </em></td></tr>
<tr>
<td><em>spn_CES_PLL_REFERENCE_CLOCK_RATE </em></td><td><em>ces_pll_reference_clock_rate </em></td><td><em>25000000 </em></td><td><em>Specifies the CES PLL reference clock rate in Hz. Default value is 25000000  </em></td></tr>
<tr>
<td><em>spn_CES_COMMON_REF_CLOCK_RATE </em></td><td><em>ces_common_ref_clock_rate </em></td><td><em>1544000 </em></td><td><em>Specifies the CES common reference clock rate in Hz. Default value is 1544000  </em></td></tr>
<tr>
<td><em>spn_DDR3_MEM_GRADE </em></td><td><em>ddr3_mem_grade </em></td><td><em>Memory Grade written in Hex Value. eg. 10-10-10 grade = 0x101010  </em></td></tr>
<tr>
<td><em>spn_DDR3_CLOCK_MHZ </em></td><td><em>ddr3_clock_mhz </em></td><td><em>Memory Speed in MHz  </em></td></tr>
<tr>
<td><em>spn_DDR3_PLL_MHZ </em></td><td><em>ddr3_pll_mhz </em></td><td><em>PLL Freq in MHz, For Underclocking  </em></td></tr>
<tr>
<td><em>spn_DDR3_REFRESH_INTVL_OVERRIDE </em></td><td><em>ddr3_refresh_intvl_override </em></td><td><em>To Override the DDR Refresh Interval  </em></td></tr>
<tr>
<td><em>spn_DDR3_AUTO_TUNE </em></td><td><em>ddr3_auto_tune </em></td><td><em>Autorun Shmoo Tuning on Init  </em></td></tr>
<tr>
<td><em>spn_DDR3_TUNE_RD_DATA_DLY </em></td><td><em>ddr3_tune_rd_data_dly </em></td><td><em>Following properties are used to store DDR3 Auto Tuning Values. Restores these values only if Auto-Tune is Off  </em></td></tr>
<tr>
<td><em>spn_DDR3_TUNE_RD_EN </em></td><td><em>ddr3_tune_rd_en  </em></td></tr>
<tr>
<td><em>spn_DDR3_TUNE_RD_DQ_WL0_RP </em></td><td><em>ddr3_tune_rd_dq_wl0_rp  </em></td></tr>
<tr>
<td><em>spn_DDR3_TUNE_RD_DQ_WL1_RP </em></td><td><em>ddr3_tune_rd_dq_wl1_rp  </em></td></tr>
<tr>
<td><em>spn_DDR3_TUNE_RD_DQ_WL0_RN </em></td><td><em>ddr3_tune_rd_dq_wl0_rn  </em></td></tr>
<tr>
<td><em>spn_DDR3_TUNE_RD_DQ_WL1_RN </em></td><td><em>ddr3_tune_rd_dq_wl1_rn  </em></td></tr>
<tr>
<td><em>spn_DDR3_TUNE_RD_DQS </em></td><td><em>ddr3_tune_rd_dqs  </em></td></tr>
<tr>
<td><em>spn_DDR3_TUNE_VREF </em></td><td><em>ddr3_tune_vref  </em></td></tr>
<tr>
<td><em>spn_DDR3_TUNE_WR_DQ </em></td><td><em>ddr3_tune_wr_dq  </em></td></tr>
<tr>
<td><em>spn_DDR3_TUNE_WR_DQ_WL0 </em></td><td><em>ddr3_tune_wr_dq_wl0  </em></td></tr>
<tr>
<td><em>spn_DDR3_TUNE_WR_DQ_WL1 </em></td><td><em>ddr3_tune_wr_dq_wl1  </em></td></tr>
<tr>
<td><em>spn_DDR3_TUNE_ADDRC </em></td><td><em>ddr3_tune_addrc  </em></td></tr>
<tr>
<td><em>spn_DDR3_TREAD_ENB </em></td><td><em>ddr3_tread_enb </em></td><td><em>Following properties are for DDR3 Tuning Overrides  </em></td></tr>
<tr>
<td><em>spn_DDR3_BANK_UNAVAIL_RD </em></td><td><em>ddr3_bank_unavail_rd  </em></td></tr>
<tr>
<td><em>spn_DDR3_BANK_UNAVAIL_WR </em></td><td><em>ddr3_bank_unavail_wr  </em></td></tr>
<tr>
<td><em>spn_DDR3_TRP_READ </em></td><td><em>ddr3_trp_read  </em></td></tr>
<tr>
<td><em>spn_DDR3_TRP_WRITE </em></td><td><em>ddr3_trp_write  </em></td></tr>
<tr>
<td><em>spn_DDR3_ROUND_ROBIN_READ </em></td><td><em>ddr3_round_robin_read  </em></td></tr>
<tr>
<td><em>spn_DDR3_ROUND_ROBIN_WRITE </em></td><td><em>ddr3_round_robin_write  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_DQ_WR_MIN_VDL </em></td><td><em>combo28_tune_dq_wr_min_vdl </em></td><td><em>Following properties are used to store COMBO28 Auto Tuning Values. Restores these values only if Auto-Tune is Off Write data min delay - bit0 - bit 7  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_DQ_WR_MIN_VDL_DBI </em></td><td><em>combo28_tune_dq_wr_min_vdl_dbi </em></td><td><em>Write data min delay - DBI Bit  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_DQ_WR_MIN_VDL_EDC </em></td><td><em>combo28_tune_dq_wr_min_vdl_edc </em></td><td><em>Write data min delay - EDC Bit  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_DQ_WR_MAX_VDL_DATA </em></td><td><em>combo28_tune_dq_wr_max_vdl_data </em></td><td><em>Write data max delay - Non-DQS Bits  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_DQ_WR_MAX_VDL_DQS </em></td><td><em>combo28_tune_dq_wr_max_vdl_dqs </em></td><td><em>Write data max delay - DQS Bit  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_DQ_RD_MIN_VDL </em></td><td><em>combo28_tune_dq_rd_min_vdl </em></td><td><em>Read data min delay - bit0 - bit 7  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_DQ_RD_MIN_VDL_DBI </em></td><td><em>combo28_tune_dq_rd_min_vdl_dbi </em></td><td><em>Read data min delay - DBI Bit  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_DQ_RD_MIN_VDL_EDC </em></td><td><em>combo28_tune_dq_rd_min_vdl_edc </em></td><td><em>Read data min delay - EDC Bit  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_DQ_RD_MAX_VDL_DQSP </em></td><td><em>combo28_tune_dq_rd_max_vdl_dqsp </em></td><td><em>Read data max delay - DQSP Bit  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_DQ_RD_MAX_VDL_DQSN </em></td><td><em>combo28_tune_dq_rd_max_vdl_dqsn </em></td><td><em>Read data max delay - DQSN Bit  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_DQ_REN_FIFO_CONFIG </em></td><td><em>combo28_tune_dq_ren_fifo_config </em></td><td><em>REN FIFO configuration per DQ macro  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_DQ_EDCEN_FIFO_CONFIG </em></td><td><em>combo28_tune_dq_edcen_fifo_config </em></td><td><em>EDCEN FIFO configuration per DQ macro  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_DQ_READ_MAX_VDL_FSM </em></td><td><em>combo28_tune_dq_read_max_vdl_fsm </em></td><td><em>Read FSM max delay  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_DQ_VREF_DAC_CONFIG </em></td><td><em>combo28_tune_dq_vref_dac_config </em></td><td><em>Vref DAC configuration per DQ macro  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_DQ_MACRO_RESERVED_REG </em></td><td><em>combo28_tune_dq_macro_reserved_reg </em></td><td><em>Reserved reg per DQ macro  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_AQ_L_MAX_VDL_ADDR </em></td><td><em>combo28_tune_aq_l_max_vdl_addr </em></td><td><em>Address max delay - Address/Command Bits of Lower Macro  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_AQ_L_MAX_VDL_CTRL </em></td><td><em>combo28_tune_aq_l_max_vdl_ctrl </em></td><td><em>Address max delay - Control Bits of Lower Macro  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_AQ_L_MACRO_RESERVED_REG </em></td><td><em>combo28_tune_aq_l_macro_reserved_reg </em></td><td><em>Reserved reg - Control Bits of Lower Macro  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_AQ_U_MAX_VDL_ADDR </em></td><td><em>combo28_tune_aq_u_max_vdl_addr </em></td><td><em>Address max delay - Address/Command Bits of Upper Macro  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_AQ_U_MAX_VDL_CTRL </em></td><td><em>combo28_tune_aq_u_max_vdl_ctrl </em></td><td><em>Address max delay - Control Bits of Upper Macro  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_AQ_U_MACRO_RESERVED_REG </em></td><td><em>combo28_tune_aq_u_macro_reserved_reg </em></td><td><em>Reserved reg - Control Bits of Upper Macro  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_COMMON_MACRO_RESERVED_REG </em></td><td><em>combo28_tune_common_macro_reserved_reg </em></td><td><em>Reserved reg - common Macro  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_CONTROL_REGS_READ_CLOCK_CONFIG </em></td><td><em>combo28_tune_control_regs_read_clock_config </em></td><td><em>Clock configuration for reads  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_CONTROL_REGS_INPUT_SHIFT_CTRL </em></td><td><em>combo28_tune_control_regs_input_shift_ctrl </em></td><td><em>Shift register configuration for inputs  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_CONTROL_REGS_REN_FIFO_CENTRAL_INITIALIZER </em></td><td><em>combo28_tune_control_regs_ren_fifo_central_initializer </em></td><td><em>REN FIFO configuration initializer  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_CONTROL_REGS_EDCEN_FIFO_CENTRAL_INIT </em></td><td><em>combo28_tune_control_regs_edcen_fifo_central_init </em></td><td><em>EDCEN FIFO configuration initializer  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_CONTROL_REGS_SHARED_VREF_DAC_CONFIG </em></td><td><em>combo28_tune_control_regs_shared_vref_dac_config </em></td><td><em>Shared Vref DAC configuration - AQ &amp; Common macros  </em></td></tr>
<tr>
<td><em>spn_COMBO28_TUNE_CONTROL_REGS_RESERVED_REG </em></td><td><em>combo28_tune_control_regs_reserved_reg </em></td><td><em>Reserved reg - control macro  </em></td></tr>
<tr>
<td><em>spn_GLOBAL_METER_CONTROL </em></td><td><em>global_meter_control </em></td><td><em>1 </em></td><td><em>Enable Service Meter  </em></td></tr>
<tr>
<td><em>spn_RCPU_SRC_MAC </em></td><td><em>rcpu_src_mac </em></td><td><em>String </em></td><td><em>00:aa:bb:22:33:00 </em></td><td><em>Sets the MAC address of RCPU master. If this is not specified then a default MAC of 00:aa:bb:22:33:00 is used. Note local CPU MAC address is used in case of OOB RCPU master even this property is specified.  </em></td></tr>
<tr>
<td><em>spn_RCPU_LMAC </em></td><td><em>rcpu_lmac </em></td><td><em>String </em></td><td><em>00:00:11:22:33::00 </em></td><td><em>Sets the MAC address used by RCPU slave units. If this is not specified then a default MAC of 00:00:11:22:33:00 is used. And the last octet is replaced with unit number.  </em></td></tr>
<tr>
<td><em>spn_PHY_CLOCK_ENABLE </em></td><td><em>phy_clock_enable </em></td><td><em>Port </em></td><td><em>0 </em></td><td><em>This controls whether to extract the recovered clock or not. (same as SyncE)  </em></td></tr>
<tr>
<td><em>spn_MDIO_OUTPUT_DELAY </em></td><td><em>mdio_output_delay </em></td><td><em>-1 </em></td><td><em>Number of clock delay between the rising edge of MDC and the starting data of MDIO  </em></td></tr>
<tr>
<td><em>spn_MDIO_IO_VOLTAGE </em></td><td><em>mdio_io_voltage </em></td><td><em>0 </em></td><td><em>MDIO IO voltage select. 0: 1.2 V, 1: 2.5 V, 2: 3.3 V  </em></td></tr>
<tr>
<td><em>spn_PHY_PORT_PRIMARY_AND_OFFSET </em></td><td><em>phy_port_primary_and_offset </em></td><td><em>Port </em></td><td><em>Specifies the base port and phy index of a multi slice phy chip. phy_port_primary_and_offset</em>&lt;port&gt;=0xPPOO 0xPP=primary port number 0xOO=offset of the slice For example,for ports ge0-ge3 Primary Port number is 02 (base port) phy_port_primary_and_offset_ge0=0x0200 primary port number=0x02 offset=00 phy_port_primary_and_offset_ge1=0x0201 primary port number=0x02 offset=01 phy_port_primary_and_offset_ge2=0x0202 primary port number=0x02 offset=02 phy_port_primary_and_offset_ge3=0x0203 primary port number=0x02 offset=03  </td></tr>
<tr>
<td>spn_PHY_MDI_PAIR_MAP </td><td>phy_mdi_pair_map </td><td>Port </td><td>Specifies the mapping of physical pairs in an MDI interface. Value 0 means do not change pair mapping  </td></tr>
<tr>
<td>spn_VLAN_QUEUE_ENABLE </td><td>vlan_queue_enable </td><td>0 </td><td>Enable VLAN queues  </td></tr>
<tr>
<td>spn_VLAN_QUEUE_LEVELS_MAX </td><td>vlan_queue_levels_max </td><td>64 </td><td>Maximum levels for VLAN queues  </td></tr>
<tr>
<td>spn_COS_MODE </td><td>cos_mode </td><td>0 </td><td>cos mode. Supported on 88640 device 0: Simple mode. Hierarchy setup by SDK 1: Flexible mode. Hierarchy setup by application 2: Hybrid mode. Hierarchy setup by SDK and application can add to it  </td></tr>
<tr>
<td>spn_CREDIT_SIZE </td><td>credit_size </td><td>credit worth size. Configuration units are in bytes. Supported on 88640 and 88650 devices  </td></tr>
<tr>
<td>spn_SCHEDULER_FABRIC_LINKS_ADAPTATION_ENABLE </td><td>scheduler_fabric_links_adaptation_enable </td><td>0 </td><td>If set, the link state sent to the scheduler is masked by the accessability of the local FAP and by the all-reachable vector  </td></tr>
<tr>
<td>spn_MULTICAST_SCHEDULER_MODE </td><td>multicast_scheduler_mode </td><td>0 </td><td>multicast fabric enhanced mode. Supported on 88640 device 0: Traffic Class only mode 1: {Traffic class, group} mode  </td></tr>
<tr>
<td>spn_MULTICAST_NBR_FULL_DBUFF </td><td>multicast_nbr_full_dbuff </td><td>Number of multicast full Dbuffs. Supported on 88640 device  </td></tr>
<tr>
<td>spn_MULTICAST_NBR_MINI_DBUFF </td><td>multicast_nbr_mini_dbuff </td><td>Number of multicast mini Dbuffs. Supported on 88640 device  </td></tr>
<tr>
<td>spn_PORT_EGRESS_COS_MODE </td><td>port_egress_cos_mode </td><td>0 </td><td>port egress cos mode. Global configuration. Supported on 88640 device 0: 2 unicast and 2 multicast queues per port. 1: 8 unicast and 8 multicast queues per port. Not to be initially supported  </td></tr>
<tr>
<td>spn_PORT_EGRESS_SCHEDULER_CONFGURATION </td><td>port_egress_scheduler_confguration </td><td>0 </td><td>port egress scheduler configuration. Supported on 88640 device 0: OFFP port scheduler Configuration A. 1: OFFP port scheduler Configuration B..  </td></tr>
<tr>
<td>spn_PORT_EGRESS_RECYCLING_SCHEDULER_CONFIGURATION </td><td>port_egress_recycling_scheduler_configuration </td><td>Port egress recycling scheduler configuration. Supported on 88640 and 88650 device 0: Strict Priority Scheduler. 1: Round Robin Scheduler.  </td></tr>
<tr>
<td>spn_DTM_FLOW_MAPPING_MODE_REGION </td><td>dtm_flow_mapping_mode_region </td><td>1 </td><td>this property is prefixed by the core (<em>core&lt;id&gt;) and region number ("&lt;/em&gt;#"). The value that is assigned to this property configures the region mode 0: queue connectors only (InterDigitated = FALSE, OddEven = TRUE) 1: queue connectors, SE (InterDigitated =TRUE, OddEven = TRUE) 2: queue connectors, SE (InterDigitated =TRUE, OddEven = FALSE)  </em></td></tr>
<tr>
<td><em>spn_DTM_FLOW_NOF_REMOTE_CORES_REGION </em></td><td><em>dtm_flow_nof_remote_cores_region </em></td><td><em>this property is prefixed by the core id (<em>core#) and region number ("&lt;/em&gt;#"). The value that is assigned to this property configures the number of symmetric connections in E2E scheme  </em></em></td></tr>
<tr>
<td><em><em>spn_DTM_QUEUE_MAPPING_MODE_REGION </em></em></td><td><em><em>dtm_queue_mapping_mode_region </em></em></td><td><em><em>this property is prefixed by the region number ("_#"). The value that is assigned to this property configures the queue region mode 0: queue region corresponding to connector region with attribute InterDigitated = FALSE 1: queue region corresponding to connector region with attribute InterDigitated = TRUE  </em></em></td></tr>
<tr>
<td><em><em>spn_PORT_NIF_TYPE </em></em></td><td><em><em>port_nif_type </em></em></td><td><em><em>Following properties are valid on Petra only  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_DEVICE_MODE </em></em></td><td><em><em>fabric_device_mode </em></em></td><td><em><em>String </em></em></td><td><em><em>SINGLE_STAGE_FE2 </em></em></td><td><em><em>SINGLE_STAGE_FE2, MULTI_STAGE_FE2, MULTI_STAGE_FE13, or REPEATER  </em></em></td></tr>
<tr>
<td><em><em>spn_IS_DUAL_MODE </em></em></td><td><em><em>is_dual_mode </em></em></td><td><em><em>FALSE </em></em></td><td><em><em>Specify Single (0) or Dual (1) context mode  </em></em></td></tr>
<tr>
<td><em><em>spn_SINGLE_DTQ </em></em></td><td><em><em>single_dtq </em></em></td><td><em><em>1 </em></em></td><td><em><em>Specify whether the device will operate with a single DTQ or number of DTQs will be according to pipes mapping  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_NUM_PIPES </em></em></td><td><em><em>fabric_num_pipes </em></em></td><td><em><em>1 </em></em></td><td><em><em>Specify number of fabric pipes  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_PIPE_MAP </em></em></td><td><em><em>fabric_pipe_map </em></em></td><td><em><em>0 </em></em></td><td><em><em>Specify mapping of uc,mc and number of priortiy to fabric pipe  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_LINK_FIFO_SIZE_RX </em></em></td><td><em><em>fabric_link_fifo_size_rx </em></em></td><td><em><em>Specify fabric FIFO depth in RX stage  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_LINK_FIFO_SIZE_MID </em></em></td><td><em><em>fabric_link_fifo_size_mid </em></em></td><td><em><em>Specify fabric FIFO depth in MIDDLE stage  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_LINK_FIFO_SIZE_TX </em></em></td><td><em><em>fabric_link_fifo_size_tx </em></em></td><td><em><em>Specify fabric FIFO depth in TX stage  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_LOCAL_ROUTING_ENABLE </em></em></td><td><em><em>fabric_local_routing_enable </em></em></td><td><em><em>0 </em></em></td><td><em><em>Whether local routing from FE1 to FE3 is enabled For generations before Ramon, this SoC property is used without suffix and enables local routing for Unicast traffic only. For Ramon: - to enable local routing for Unicast traffic, use fabric_local_routing_enable_uc - to enable local routing for Multicast traffic, use fabric_local_routing_enable_mc - to enable local routing for both Unicast and Multicast traffic, use fabric_local_routing_enable  </em></em></td></tr>
<tr>
<td><em><em>spn_SYSTEM_CONTAINS_MULTIPLE_PIPE_DEVICE </em></em></td><td><em><em>system_contains_multiple_pipe_device </em></em></td><td><em><em>1 </em></em></td><td><em><em>Whether there is a device in multi-pipe mode in system  </em></em></td></tr>
<tr>
<td><em><em>spn_SYSTEM_IS_VCS_128_IN_SYSTEM </em></em></td><td><em><em>system_is_vcs_128_in_system </em></em></td><td><em><em>0 </em></em></td><td><em><em>Whether there is a device in VCS128 mode in system  </em></em></td></tr>
<tr>
<td><em><em>spn_SYSTEM_IS_DUAL_MODE_IN_SYSTEM </em></em></td><td><em><em>system_is_dual_mode_in_system </em></em></td><td><em><em>FALSE </em></em></td><td><em><em>Whether there is a device in the in dual mode system.  </em></em></td></tr>
<tr>
<td><em><em>spn_SYSTEM_IS_SINGLE_MODE_IN_SYSTEM </em></em></td><td><em><em>system_is_single_mode_in_system </em></em></td><td><em><em>FALSE </em></em></td><td><em><em>Whether there is a device in the in single mode system.  </em></em></td></tr>
<tr>
<td><em><em>spn_SYSTEM_IS_FE600_IN_SYSTEM </em></em></td><td><em><em>system_is_fe600_in_system </em></em></td><td><em><em>FALSE </em></em></td><td><em><em>Whether there is an FE600 device in the system.  </em></em></td></tr>
<tr>
<td><em><em>spn_SYSTEM_IS_PETRA_B_IN_SYSTEM </em></em></td><td><em><em>system_is_petra_b_in_system </em></em></td><td><em><em>TRUE </em></em></td><td><em><em>Whether there is a Petra B device in the system.  </em></em></td></tr>
<tr>
<td><em><em>spn_SYSTEM_IS_ARAD_IN_SYSTEM </em></em></td><td><em><em>system_is_arad_in_system </em></em></td><td><em><em>TRUE </em></em></td><td><em><em>Whether there is a Arad or Arad Plus device in the system.  </em></em></td></tr>
<tr>
<td><em><em>spn_SYSTEM_REF_CORE_CLOCK </em></em></td><td><em><em>system_ref_core_clock </em></em></td><td><em><em>250 </em></em></td><td><em><em>225 - 666 System reference core clock. If there are FE600 devices in the system it must match their frequency. If there are Peter-A devices in the system it must match their frequency or 2/3 of their frequency  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_MERGE_CELLS </em></em></td><td><em><em>fabric_merge_cells </em></em></td><td><em><em>FALSE </em></em></td><td><em><em>BCM88X4X has a mode to send successive 128B cell on the link. The BCM88X5X can merge this to a single 256B that is processed more efficiently. This mode is set if all VSC128 link are sourced by BCM88X4X.  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_MULTICAST_MODE </em></em></td><td><em><em>fabric_multicast_mode </em></em></td><td><em><em>String </em></em></td><td><em><em>DIRECT </em></em></td><td><em><em>DIRECT or INDIRECT. Indirect mode is used when the maximal FAP module ID is higher than 127. In this case the per-multicast destination IDs bitmap doesn't represent module IDs, rather FAP group IDs, or internal FAP IDs.  </em></em></td></tr>
<tr>
<td><em><em>spn_MC_TABLE_ENABLE_TDM_PRIORITY </em></em></td><td><em><em>mc_table_enable_TDM_priority </em></em></td><td><em><em>0 </em></em></td><td><em><em>The multicast table access can be configured to work at a round robin between all requestors or to give priority to the secondary pipe when used for TDM. 0 - use round robin mode between all requesting queries when accessing table. 1 - use strict priority to secondary pipe, to be used in TDM/Non-TDM pipe splitting.  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_LOAD_BALANCING_MODE </em></em></td><td><em><em>fabric_load_balancing_mode </em></em></td><td><em><em>String </em></em></td><td><em><em>NORMAL_LOAD_BALANCE </em></em></td><td><em><em>Select load balancing mode: NORMAL_LOAD_BALANCE, DESTINATION_UNREACHABLE, or BALANCED_INPUT  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_MAC_BUCKET_FILL_RATE </em></em></td><td><em><em>fabric_mac_bucket_fill_rate </em></em></td><td><em><em>0 </em></em></td><td><em><em>Number of good cells that add a token to the bucket. Value is set to 2^fabric_mac_bucket_fill_rate. Range valid for BCM88750: 0-11  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_CELL_FORMAT </em></em></td><td><em><em>fabric_cell_format </em></em></td><td><em><em>Port String </em></em></td><td><em><em>VSC256 </em></em></td><td><em><em>Per port cell format VSC128 or VSC256  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_CELL_FIFO_DMA_ENABLE </em></em></td><td><em><em>fabric_cell_fifo_dma_enable </em></em></td><td><em><em>0 </em></em></td><td><em><em>Enables fabric cell FIFO dma mode  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_CELL_FIFO_DMA_BUFFER_SIZE </em></em></td><td><em><em>fabric_cell_fifo_dma_buffer_size </em></em></td><td><em><em>20480 </em></em></td><td><em><em>Size of the host memory stored allocated by the CPU  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_CELL_FIFO_DMA_TIMEOUT </em></em></td><td><em><em>fabric_cell_fifo_dma_timeout </em></em></td><td><em><em>1000 </em></em></td><td><em><em>The amount of time in microseconds that passes from the first write by the DMA until a timeout based interrupt is triggered. Value 0 disables timeout based interrupts.  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_CELL_FIFO_DMA_THRESHOLD </em></em></td><td><em><em>fabric_cell_fifo_dma_threshold </em></em></td><td><em><em>2 </em></em></td><td><em><em>The number of writes by the DMA until a threshold based interrupt is triggered.  </em></em></td></tr>
<tr>
<td><em><em>spn_EGRESS_FABRIC_DROP_THRESHOLD_MULTICAST_LOW </em></em></td><td><em><em>egress_fabric_drop_threshold_multicast_low </em></em></td><td><em><em>Drop multicast best effort according to Delete-FIFO available resources (number of packet descriptors which can be added to Delete-FIFO).  </em></em></td></tr>
<tr>
<td><em><em>spn_EGRESS_FABRIC_DROP_THRESHOLD_MULTICAST </em></em></td><td><em><em>egress_fabric_drop_threshold_multicast </em></em></td><td><em><em>Drop multicast according to Delete-FIFO available resources (number of packet descriptors which can be added to Delete-FIFO).  </em></em></td></tr>
<tr>
<td><em><em>spn_EGRESS_FABRIC_DROP_THRESHOLD_ALL_EXCEPT_TDM </em></em></td><td><em><em>egress_fabric_drop_threshold_all_except_tdm </em></em></td><td><em><em>Drop all traffic except TDM according to Delete-FIFO available resources (number of packet descriptors which can be added to Delete-FIFO).  </em></em></td></tr>
<tr>
<td><em><em>spn_EGRESS_FABRIC_DROP_THRESHOLD_ALL </em></em></td><td><em><em>egress_fabric_drop_threshold_all </em></em></td><td><em><em>Drop all traffic according to Delete-FIFO available resources (number of packet descriptors which can be added to Delete-FIFO).  </em></em></td></tr>
<tr>
<td><em><em>spn_PORT_INIT_CL72 </em></em></td><td><em><em>port_init_cl72 </em></em></td><td><em><em>Port </em></em></td><td><em><em>FALSE </em></em></td><td><em><em>Initialize port with CL72 enabled  </em></em></td></tr>
<tr>
<td><em><em>spn_REPEATER_LINK_DEST </em></em></td><td><em><em>repeater_link_dest </em></em></td><td><em><em>Port </em></em></td><td><em><em>In repeater mode: set destination for link  </em></em></td></tr>
<tr>
<td><em><em>spn_REPEATER_LINK_ENABLE </em></em></td><td><em><em>repeater_link_enable </em></em></td><td><em><em>Port </em></em></td><td><em><em>0 </em></em></td><td><em><em>If set, the link is connected to a fabric in a repeater mode.  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_TDM_FRAGMENT </em></em></td><td><em><em>fabric_tdm_fragment </em></em></td><td><em><em>0x180 </em></em></td><td><em><em>Used to define the fragment number used for TDM identification  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_TDM_OVER_PRIMARY_PIPE </em></em></td><td><em><em>fabric_tdm_over_primary_pipe </em></em></td><td><em><em>0 </em></em></td><td><em><em>Allows single pipe device to send TDM traffic over the fabric primary pipe.  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_TDM_PRIORITY_MIN </em></em></td><td><em><em>fabric_tdm_priority_min </em></em></td><td><em><em>3 </em></em></td><td><em><em>Configures a specific fabric priority (and all higher priorities) as TDM  </em></em></td></tr>
<tr>
<td><em><em>spn_VCS128_UNICAST_PRIORITY </em></em></td><td><em><em>vcs128_unicast_priority </em></em></td><td><em><em>2 </em></em></td><td><em><em>Defines the priority for VCS128 unicast cells  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_OPTIMIZE_PARTIAL_LINKS </em></em></td><td><em><em>fabric_optimize_partial_links </em></em></td><td><em><em>FALSE </em></em></td><td><em><em>If the BCM88750 is connected with links 0 - 11, 16 - 27, 32 - 43, 48 - 59, 64 - 75, 80 - 91, 96 - 107, 112 - 123 (first 12 in every 16 links group), and the secondary switch is used, then its secondary TX FIFOs can use the memory of the unused links, thus increasing their capacity by 33 percent to 144 entries.  </em></em></td></tr>
<tr>
<td><em><em>spn_FE_MC_ID_RANGE </em></em></td><td><em><em>fe_mc_id_range </em></em></td><td><em><em>String </em></em></td><td><em><em>Set range of MC IDs  </em></em></td></tr>
<tr>
<td><em><em>spn_SECONDARY_IS_MULTICAST </em></em></td><td><em><em>secondary_is_multicast </em></em></td><td><em><em>FALSE </em></em></td><td><em><em>Map all incoming multicast traffic to the secondary switch  </em></em></td></tr>
<tr>
<td><em><em>spn_FE_MC_PRIORITY_MAP_ENABLE </em></em></td><td><em><em>fe_mc_priority_map_enable </em></em></td><td><em><em>FALSE </em></em></td><td><em><em>Enable mapping internal multicast priority from priority field.  </em></em></td></tr>
<tr>
<td><em><em>spn_SRD_TX_DRV_HV_DISABLE </em></em></td><td><em><em>srd_tx_drv_hv_disable </em></em></td><td><em><em>1 </em></em></td><td><em><em>High voltage driver strap. If 0, connected to 1.4V supply; if 1, connected to 1V mode.  </em></em></td></tr>
<tr>
<td><em><em>spn_STAG_ENABLE </em></em></td><td><em><em>stag_enable </em></em></td><td><em><em>Port </em></em></td><td><em><em>If True, then Packets coming from this TM Port have a Statistic Tag header. The Statistic Header position is defined globally according to the pb_itm_stag_set API. Relevant only if the header type is TM.  </em></em></td></tr>
<tr>
<td><em><em>spn_FIRST_HEADER_SIZE </em></em></td><td><em><em>first_header_size </em></em></td><td><em><em>Port </em></em></td><td><em><em>If True, then Packets coming from this TM Port have a first header to strip before any processing. For example, in the Fat Pipe processing a Sequence Number header (2 Bytes) must be stripped. For injected packets, the PTCH Header must be removed (4 Bytes). Units: Bytes. Range: 0 - 63.  </em></em></td></tr>
<tr>
<td><em><em>spn_POST_HEADERS_SIZE </em></em></td><td><em><em>post_headers_size </em></em></td><td><em><em>Port </em></em></td><td><em><em>0 </em></em></td><td><em><em>If True, then ITMH packets arriving from this port have their header stripped length according to the SOC property  </em></em></td></tr>
<tr>
<td><em><em>spn_FLOW_CONTROL_TYPE </em></em></td><td><em><em>flow_control_type </em></em></td><td><em><em>Port String </em></em></td><td><em><em>Flow control type: NONE LL: Link-level. CB2: Class-Based Flow Control (2 classes). CB8: Class-Based Flow Control (8 classes).  </em></em></td></tr>
<tr>
<td><em><em>spn_SNOOP_ENABLE </em></em></td><td><em><em>snoop_enable </em></em></td><td><em><em>Port </em></em></td><td><em><em>If True, then Packets coming from this TM Port are snooped according to the ITMH. Snoop action command  </em></em></td></tr>
<tr>
<td><em><em>spn_MIRROR_PROFILE </em></em></td><td><em><em>mirror_profile </em></em></td><td><em><em>Port </em></em></td><td><em><em>Inbound mirroring action command (i.e., its profile) for this PP Port. Range: 0 - 15. Relevant only if the header type is not Ethernet.  </em></em></td></tr>
<tr>
<td><em><em>spn_TM_INGRESS_SHAPING_ENABLE </em></em></td><td><em><em>tm_ingress_shaping_enable </em></em></td><td><em><em>Port </em></em></td><td><em><em>If True, then TM Packets can come with an Ingress Shaping header before the ITMH. Relevant only if the header type is TM.  </em></em></td></tr>
<tr>
<td><em><em>spn_TM_PPH_PPH_PRESENT_ENABLE </em></em></td><td><em><em>tm_pph_pph_present_enable </em></em></td><td><em><em>Port </em></em></td><td><em><em>If True, then TM Packets can come with a PPH header after the ITMH (the PPH-present bit in the ITMH can be set). Relevant only if the header type is TM.  </em></em></td></tr>
<tr>
<td><em><em>spn_LOCAL_TO_TM_PORT </em></em></td><td><em><em>local_to_tm_port </em></em></td><td><em><em>Port </em></em></td><td><em><em>bcm local port to BCM88X4X tm port mapping.  </em></em></td></tr>
<tr>
<td><em><em>spn_LOCAL_TO_PP_PORT </em></em></td><td><em><em>local_to_pp_port </em></em></td><td><em><em>Port </em></em></td><td><em><em>bcm local port to BCM88X4X pp port mapping.  </em></em></td></tr>
<tr>
<td><em><em>spn_SYSTEM_CELL_FORMAT </em></em></td><td><em><em>system_cell_format </em></em></td><td><em><em>String </em></em></td><td><em><em>System cell format. Allowed values: FCS: Fixed cell size VSC128: Variable cell size 128B  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_SEGMENTATION_ENABLE </em></em></td><td><em><em>fabric_segmentation_enable </em></em></td><td><em><em>If TRUE, fabric segmentation will be performed to improve the fabric performance.  </em></em></td></tr>
<tr>
<td><em><em>spn_SYSTEM_FTMH_LOAD_BALANCING_EXT_MODE </em></em></td><td><em><em>system_ftmh_load_balancing_ext_mode </em></em></td><td><em><em>String </em></em></td><td><em><em>FTMH load balancing mode. Valid values: DISABLED 8B_LB_KEY_8B_STACKING_ROUTE_HISTORY: load balancing key and an 8-bit stacking route history bitmap. 16B_STACKING_ROUTE_HISTORY: stacking route history. STANDBY_MC_LB: supported in ARAD+.  </em></em></td></tr>
<tr>
<td><em><em>spn_FAP_DEVICE_MODE </em></em></td><td><em><em>fap_device_mode </em></em></td><td><em><em>String </em></em></td><td><em><em>Fap device mode: TM: only traffic management features are enabled. PP: packet processing mode. TDM_OPTIMIZED: TDM Cells traffic mode with an Optimized FTMH Header format. If set, all the devices this device can communicate with must be configured with the same mode. Invalid for ARAD. TDM_STANDARD: TDM Cells traffic mode with a Standard FTMH Header format. In this mode, the device can communicate with devices (other devices should be configured in TM/PP/TDM_STANDARD mode). Invalid for ARAD.  </em></em></td></tr>
<tr>
<td><em><em>spn_FAP_TDM_BYPASS </em></em></td><td><em><em>fap_tdm_bypass </em></em></td><td><em><em>String </em></em></td><td><em><em>0 </em></em></td><td><em><em>supported on ARAD device. If non 0 TDM packets bypass Queuing is enabled operation when in hybrid mode (i.e both data packets and TDM packets). TDM_OPTIMIZED: TDM Cells traffic mode with an Optimized FTMH Header format. If set, all the devices this device can communicate with must be configured with the same mode. TDM_STANDARD: TDM Cells traffic mode with a Standard FTMH Header format. In this mode, the device can communicate with devices (other devices should be configured in TM/PP/TDM_STANDARD mode).  </em></em></td></tr>
<tr>
<td><em><em>spn_FAP_TDM_PACKET </em></em></td><td><em><em>fap_tdm_packet </em></em></td><td><em><em>String </em></em></td><td><em><em>0 </em></em></td><td><em><em>if this soc property is 0, configuring ports to TDM packet mode traffic is not allowed.  </em></em></td></tr>
<tr>
<td><em><em>spn_TDM_SOURCE_FAP_ID_OFFSET </em></em></td><td><em><em>tdm_source_fap_id_offset </em></em></td><td><em><em>Supported on ARAD devices.Used to support sending TDM (OTN/CBR) packets from multiple FAPs to a FAP which supports a smaller size of such packets. Like when sending packets from Arad to Petra. The packet source FAP ID will be set tothe ID of the source FAP plus the offset specified here. The resulting value needs to be different than all FAP IDs and different then all other source FAP IDs.  </em></em></td></tr>
<tr>
<td><em><em>spn_SYSTEM_HAS_FAP20 </em></em></td><td><em><em>system_has_fap20 </em></em></td><td><em><em>If TRUE, fap20 devices exist in the system. This imposes certain limitations on the device behavior (e.g. fabric cells must be fixed size, fap20-compatible fabric header must be used etc.).  </em></em></td></tr>
<tr>
<td><em><em>spn_SYSTEM_HAS_FAP21 </em></em></td><td><em><em>system_has_fap21 </em></em></td><td><em><em>If TRUE, fap21 devices exist in the system. This imposes certain limitations on the device behavior (e.g. fabric cells must be fixed size etc.).  </em></em></td></tr>
<tr>
<td><em><em>spn_SYSTEM_HAS_PETRA_REV_A </em></em></td><td><em><em>system_has_petra_rev_a </em></em></td><td><em><em>If TRUE, Petra Rev-A devices exist in the system. This imposes certain limitations on the device behavior (e.g. PPH is in Petra-A compatible mode).  </em></em></td></tr>
<tr>
<td><em><em>spn_SYSTEM_IS_FE1600_IN_SYSTEM </em></em></td><td><em><em>system_is_fe1600_in_system </em></em></td><td><em><em>FALSE </em></em></td><td><em><em>Whether there is an FE1600 device in the system.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_PRESENT </em></em></td><td><em><em>ext_ram_present </em></em></td><td><em><em>Per DRAM interface, defines if exists and needs to be configured. Note: The following number of DRAM interfaces can be configured: 2, 3, 4, 6  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_TYPE </em></em></td><td><em><em>ext_ram_type </em></em></td><td><em><em>String </em></em></td><td><em><em>DRAM type. Values: DDR2/DDR3/GDDR3.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_PACKET_CRC_ENABLE </em></em></td><td><em><em>ext_ram_packet_crc_enable </em></em></td><td><em><em>If set, a 16b CRC is appended to the end of the packet in the DRAM (aligned to the last two bytes of a 32B word).  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_BANKS </em></em></td><td><em><em>ext_ram_banks </em></em></td><td><em><em>Number of Banks.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_COLUMNS </em></em></td><td><em><em>ext_ram_columns </em></em></td><td><em><em>Number of DRAM columns. Possible values: 256/512/1024/2048/4096/8192  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_TOTAL_SIZE </em></em></td><td><em><em>ext_ram_total_size </em></em></td><td><em><em>Summarized DRAM size of all DRAM interfaces. Units: Mbytes.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_AUTO_TUNE </em></em></td><td><em><em>ext_ram_auto_tune </em></em></td><td><em><em>Autorun Shmoo Tuning on Init  </em></em></td></tr>
<tr>
<td><em><em>spn_USER_BUFFER_SIZE </em></em></td><td><em><em>user_buffer_size </em></em></td><td><em><em>Total buffer size allocated for User buffer. Units: Mbytes.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_DBUFF_SIZE </em></em></td><td><em><em>ext_ram_dbuff_size </em></em></td><td><em><em>The size of a single data buffer in the DRAM Allowed values: 256/512/1024/2048  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_FREQ </em></em></td><td><em><em>ext_ram_freq </em></em></td><td><em><em>DRAM frequency  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_AP_BIT_POS </em></em></td><td><em><em>ext_ram_ap_bit_pos </em></em></td><td><em><em>Auto precharge bit position. Determines the position of the Auto Precharge bit in the address going to the DRAM  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_BURST_SIZE </em></em></td><td><em><em>ext_ram_burst_size </em></em></td><td><em><em>Dram burst size. May be 16 or 32 bytes. Must be set according to the dram's burst size  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_C_CAS_LATENCY </em></em></td><td><em><em>ext_ram_c_cas_latency </em></em></td><td><em><em>Column Address Strobe latency. The period (clocks) between READ command and valid read data presented on the data out pins of the dram.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_C_WR_LATENCY </em></em></td><td><em><em>ext_ram_c_wr_latency </em></em></td><td><em><em>The period (clocks) between WRITE command and write data set on the dram data in pins.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_RC </em></em></td><td><em><em>ext_ram_t_rc </em></em></td><td><em><em>String </em></em></td><td><em><em>Refresh Cycle. Period (ps) between the active to the active/auto refresh commands. By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_RFC </em></em></td><td><em><em>ext_ram_t_rfc </em></em></td><td><em><em>String </em></em></td><td><em><em>Row Refresh Cycle. Auto refresh command period. The minimal period (ps) between the refresh command and the next active command. By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_RAS </em></em></td><td><em><em>ext_ram_t_ras </em></em></td><td><em><em>String </em></em></td><td><em><em>Row Address Strobe. The minimal period (ps) needed to access a certain row of data in RAM between the data request and the precharge command. By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add",
                     "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks)   </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_RAS_ENABLE </em></em></td><td><em><em>ext_ram_t_ras_enable </em></em></td><td><em><em>String </em></em></td><td><em><em>The ext_ram_t_ras_enable is used to control if the value of t_ras config to hw, the default value sets to 0 if ext_ram_t_ras_enable is 1, the driver will use ext_ram_t_ras value, otherwise it will set to 0!  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_FAW </em></em></td><td><em><em>ext_ram_t_faw </em></em></td><td><em><em>String </em></em></td><td><em><em>Four Active Window. No more than four banks may be activated in a rolling window. By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_RCD_RD </em></em></td><td><em><em>ext_ram_t_rcd_rd </em></em></td><td><em><em>String </em></em></td><td><em><em>Row address to Column address Delay. The minimal period (ps) needed between RAS and CAS. It is the time required between row activation and read access to the column of the given memory block. By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_RCD_WR </em></em></td><td><em><em>ext_ram_t_rcd_wr </em></em></td><td><em><em>String </em></em></td><td><em><em>Row address to Column address Delay. The minimal period (ps) needed between RAS and CAS. It is the time required between row activation and write access to the column of the given memory block. By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_RRD </em></em></td><td><em><em>ext_ram_t_rrd </em></em></td><td><em><em>String </em></em></td><td><em><em>RAS To RAS delay. Active bank a to active bank command. By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_RP </em></em></td><td><em><em>ext_ram_t_rp </em></em></td><td><em><em>String </em></em></td><td><em><em>Row Precharge. The minimal period between pre-charge action of a certain Row and the next consecutive action to the same bank/row. By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_WR </em></em></td><td><em><em>ext_ram_t_wr </em></em></td><td><em><em>String </em></em></td><td><em><em>Write Recovery Time. Specifies the period (ps) that must elapse after the completion of a valid write operation, before a pre-charge command can be issued. By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_REF </em></em></td><td><em><em>ext_ram_t_ref </em></em></td><td><em><em>String </em></em></td><td><em><em>Average periodic refresh interval. By default this period is stated in terms of picoseconds. To state The value 0 disables the auto refresh mechanism. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_WTR </em></em></td><td><em><em>ext_ram_t_wtr </em></em></td><td><em><em>String </em></em></td><td><em><em>Write To Read Delay. The minimal period (ps) that must elapse between the last valid write operation and the next read command to the same internal bank of the DDR device. By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_RTP </em></em></td><td><em><em>ext_ram_t_rtp </em></em></td><td><em><em>String </em></em></td><td><em><em>Read To Precharge Delay. By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_JEDEC </em></em></td><td><em><em>ext_ram_jedec </em></em></td><td><em><em>String </em></em></td><td><em><em>Jedec - Joint Electron Devices Engineering Council.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_RRD_L </em></em></td><td><em><em>ext_ram_t_rrd_l </em></em></td><td><em><em>String </em></em></td><td><em><em>RAS To RAS delay (Same). ACTIVATE to ACTIVATE Command delay to same bank group (tRRD_L). By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks).  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_RRD_S </em></em></td><td><em><em>ext_ram_t_rrd_s </em></em></td><td><em><em>String </em></em></td><td><em><em>RAS To RAS delay (Diff). ACTIVATE to ACTIVATE Command delay to different bank group (tRRD_S). By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks).  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_32AW </em></em></td><td><em><em>ext_ram_t_32aw </em></em></td><td><em><em>String </em></em></td><td><em><em>Thirty two bank activate window. No more than 32 banks may be activated in a rolling t32AW window. (t32AW). By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks).  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_RTP_L </em></em></td><td><em><em>ext_ram_t_rtp_l </em></em></td><td><em><em>String </em></em></td><td><em><em>READ to PRECHARGE command delay same bank with bank groups enabled (tRTP_L). By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks).  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_RTP_S </em></em></td><td><em><em>ext_ram_t_rtp_s </em></em></td><td><em><em>String </em></em></td><td><em><em>READ to PRECHARGE command delay different bank with bank groups enabled (tRTP_S). By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks).  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_WTR_L </em></em></td><td><em><em>ext_ram_t_wtr_l </em></em></td><td><em><em>String </em></em></td><td><em><em>Write To Read Delay (Same). The minimal period that must elapse between the last valid write operation and the next read command to the same internal bank of the DDR device (tWTR_L). By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks).  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_WTR_S </em></em></td><td><em><em>ext_ram_t_wtr_s </em></em></td><td><em><em>String </em></em></td><td><em><em>Write To Read Delay (Diff). The minimal period that must elapse between the last valid write operation and the next read command to the different internal bank of the DDR device (tWTR_S). By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks).  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_CCD_L </em></em></td><td><em><em>ext_ram_t_ccd_l </em></em></td><td><em><em>String </em></em></td><td><em><em>RD/WR bank A to RD/WR bank B command delay same bank group (tCCD_L). By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks).  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_CCD_S </em></em></td><td><em><em>ext_ram_t_ccd_s </em></em></td><td><em><em>String </em></em></td><td><em><em>RD/WR bank A to RD/WR bank B command delay different bank group (tCCD_S). By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks).  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_ZQCS </em></em></td><td><em><em>ext_ram_t_zqcs </em></em></td><td><em><em>String </em></em></td><td><em><em>Normal operation Short calibration time (tZQCS). By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks).  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_CRC_ALERT </em></em></td><td><em><em>ext_ram_t_crc_alert </em></em></td><td><em><em>String </em></em></td><td><em><em>CRC error to ALERT_n latency (tCRC_ALERT.) By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks).  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_RST </em></em></td><td><em><em>ext_ram_t_rst </em></em></td><td><em><em>String </em></em></td><td><em><em>Number of clocks to wait after reset (tRST). By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks).  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_AL </em></em></td><td><em><em>ext_ram_t_al </em></em></td><td><em><em>String </em></em></td><td><em><em>Additive latency add to user (tAL). By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks).  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_CRC_RD_LATENCY </em></em></td><td><em><em>ext_ram_t_crc_rd_latency </em></em></td><td><em><em>String </em></em></td><td><em><em>CRC Read Latency (tCRCRL). By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks).  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_T_CRC_WR_LATENCY </em></em></td><td><em><em>ext_ram_t_crc_wr_latency </em></em></td><td><em><em>String </em></em></td><td><em><em>CRC Write Latency (tCRCWL). By default this period is stated in terms of picoseconds. To state it in terms of number of clocks add "c" suffix to the value (e.g. 1000 is 1000 ps, and 1000c is 1000 clocks).  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_INIT_WAIT_PERIOD </em></em></td><td><em><em>ext_ram_init_wait_period </em></em></td><td><em><em>String </em></em></td><td><em><em>Wait period (Clocks) between commands during INIT sequence. Range: 0-0x3ff. Default: 0x3ff.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_GEAR_DOWN_MODE </em></em></td><td><em><em>ext_ram_gear_down_mode </em></em></td><td><em><em>String </em></em></td><td><em><em>Dram Gear down mode. Valid values: 0 - Enable, 1 - Disable. Default: 0x0.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_ABI </em></em></td><td><em><em>ext_ram_abi </em></em></td><td><em><em>String </em></em></td><td><em><em>Dram Address bus inversion. Valid values: 0 - Enable, 1 - Disable. Default: 0x0.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_WRITE_DBI </em></em></td><td><em><em>ext_ram_write_dbi </em></em></td><td><em><em>String </em></em></td><td><em><em>Data bus inversion on write direction. Valid values: 0 - Enable, 1 - Disable. Default: 0x0.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_READ_DBI </em></em></td><td><em><em>ext_ram_read_dbi </em></em></td><td><em><em>String </em></em></td><td><em><em>Data bus inversion on read direction. Valid values: 0 - Enable, 1 - Disable. Default: 0x0.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_CMD_PAR_LATENCY </em></em></td><td><em><em>ext_ram_cmd_par_latency </em></em></td><td><em><em>String </em></em></td><td><em><em>Command parity latency. Valid values: 0 - Enable, 1 - Disable. Default: 0x0.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_WRITE_CRC </em></em></td><td><em><em>ext_ram_write_crc </em></em></td><td><em><em>String </em></em></td><td><em><em>Enable write CRC Valid values: 0 - Enable, 1 - Disable. Default: 0x0.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_READ_CRC </em></em></td><td><em><em>ext_ram_read_crc </em></em></td><td><em><em>String </em></em></td><td><em><em>Enable read CRC (DDR4 does not support read CRC) Valid values: 0 - Enable, 1 - Disable. Default: 0x0.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_ADDR_BANK_SWAP </em></em></td><td><em><em>ext_ram_addr_bank_swap </em></em></td><td><em><em>String </em></em></td><td><em><em>Dram Addr Bank Swap. Format: ext_ram_addr_bank_swap_dramX_bitY=M. Means, In dram X, swap addr/bank bit Y and M. Default: No swapping.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_DQ_SWAP </em></em></td><td><em><em>ext_ram_dq_swap </em></em></td><td><em><em>String </em></em></td><td><em><em>Dram DQ Swap. Format: ext_ram_dq_swap_dramX_byteY_bitZ=M. Means, In dram X, Byte Y swap DQ Z and M. Default: No swapping.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_DDR2_MRS0_WR1 </em></em></td><td><em><em>ext_ram_ddr2_mrs0_wr1 </em></em></td><td><em><em>DDR2 - MRS0 (1st write)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_DDR2_MRS0_WR2 </em></em></td><td><em><em>ext_ram_ddr2_mrs0_wr2 </em></em></td><td><em><em>DDR2 - MRS0 (2nd write)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_DDR2_EMR0_WR1 </em></em></td><td><em><em>ext_ram_ddr2_emr0_wr1 </em></em></td><td><em><em>DDR2 - EMR0 (1st write)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_DDR2_EMR0_WR2 </em></em></td><td><em><em>ext_ram_ddr2_emr0_wr2 </em></em></td><td><em><em>DDR2 - EMR0 (2nd write)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_DDR2_EMR0_WR3 </em></em></td><td><em><em>ext_ram_ddr2_emr0_wr3 </em></em></td><td><em><em>DDR2 - EMR0 (3rd write)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_DDR2_EMR1_WR1 </em></em></td><td><em><em>ext_ram_ddr2_emr1_wr1 </em></em></td><td><em><em>DDR2 - EMR1 (1st write)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_DDR2_EMR2_WR1 </em></em></td><td><em><em>ext_ram_ddr2_emr2_wr1 </em></em></td><td><em><em>DDR2 - EMR2 (1st write)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_DDR3_MRS0_WR1 </em></em></td><td><em><em>ext_ram_ddr3_mrs0_wr1 </em></em></td><td><em><em>DDR3 - MRS0 (1st write)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_DDR3_MRS0_WR2 </em></em></td><td><em><em>ext_ram_ddr3_mrs0_wr2 </em></em></td><td><em><em>DDR3 - MRS0 (2nd write)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_DDR3_MRS1_WR1 </em></em></td><td><em><em>ext_ram_ddr3_mrs1_wr1 </em></em></td><td><em><em>DDR3 - MRS1 (1st write)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_DDR3_MRS2_WR1 </em></em></td><td><em><em>ext_ram_ddr3_mrs2_wr1 </em></em></td><td><em><em>DDR3 - MRS2 (1st write)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_DDR3_MRS3_WR1 </em></em></td><td><em><em>ext_ram_ddr3_mrs3_wr1 </em></em></td><td><em><em>DDR3 - MRS3 (1st write)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_GDDR3_MRS0_WR1 </em></em></td><td><em><em>ext_ram_gddr3_mrs0_wr1 </em></em></td><td><em><em>GDD3 - MRS0 (1st write)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_GDDR3_EMR0_WR1 </em></em></td><td><em><em>ext_ram_gddr3_emr0_wr1 </em></em></td><td><em><em>GDD3 - EMR0 (1st write)  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_PLL_R </em></em></td><td><em><em>ext_ram_pll_r </em></em></td><td><em><em>Petra-B DRAM PLL. Must be set for Petra-B revision A1 and above. In this case, the PETRA_HW_PLL_PARAMS structure of the dram HW_ADJUSTMENTS configuration is ignored The DRAM frequency is derived from the following formula: F-out = F-Ref*(2*(f+1)/[(r+1)*2^q]), where F-out is twice the DRAM frequency. Limitations: 75MHz &lt;= F-ref &lt;= 175MHz 25MHz &lt;= F-ref/r+1 &lt;= 45MHz 1600MHz &lt;= F-vco &lt;= 3200MHz Valid range for r: 0-7.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_PLL_F </em></em></td><td><em><em>ext_ram_pll_f </em></em></td><td><em><em>Range: 17 - 63.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_RAM_PLL_Q </em></em></td><td><em><em>ext_ram_pll_q </em></em></td><td><em><em>Range: 1 - 4.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_QDR_PROTECTION_TYPE </em></em></td><td><em><em>ext_qdr_protection_type </em></em></td><td><em><em>String </em></em></td><td><em><em>Select Parity or ECC protection type. Values: PARITY/ECC.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_QDR_USE_CORE_CLOCK_FREQ </em></em></td><td><em><em>ext_qdr_use_core_clock_freq </em></em></td><td><em><em>If TRUE, the 250 MHz Core clock is used as QDR reference clock. Otherwise (lower frequency) - QDR clock is used. In the later case, pll configuration must be set.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_QDR_TYPE </em></em></td><td><em><em>ext_qdr_type </em></em></td><td><em><em>String </em></em></td><td><em><em>QDR type. Allowed values: QDR: QDR type 2. This is the default QDR type and can typically be used also for QDR type 2-plus and QDR type 3 QDR2P: QDR type 2-plus. Choosing this value may be needed if using this QDR type QDR3: QDR type 3. Choosing this value may be needed if using this QDR type NONE: No QDR is used.  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_QDR_PLL_M </em></em></td><td><em><em>ext_qdr_pll_m </em></em></td><td><em><em>QDR Pll configuration as derived from the QDR reference clock. Note: this field is only relevant if is_core_clock_freq is FALSE - ignored otherwise. CAUTION: it is a misconfiguration to use QDR clock, configured to the Core clock frequency (250 MHz) or above!  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_QDR_PLL_N </em></em></td><td><em><em>ext_qdr_pll_n </em></em></td><td><em><em>Pll-N  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_QDR_PLL_P </em></em></td><td><em><em>ext_qdr_pll_p </em></em></td><td><em><em>Pll-P  </em></em></td></tr>
<tr>
<td><em><em>spn_EXT_QDR_SIZE_MBIT </em></em></td><td><em><em>ext_qdr_size_mbit </em></em></td><td><em><em>Total QDR SRAM memory size Units: Mbits.  </em></em></td></tr>
<tr>
<td><em><em>spn_MPLS_ELSP_LABEL_RANGE_MIN </em></em></td><td><em><em>mpls_elsp_label_range_min </em></em></td><td><em><em>MPLS ELSP Minimum label range  </em></em></td></tr>
<tr>
<td><em><em>spn_MPLS_ELSP_LABEL_RANGE_MAX </em></em></td><td><em><em>mpls_elsp_label_range_max </em></em></td><td><em><em>MPLS ELSP Maximum label range  </em></em></td></tr>
<tr>
<td><em><em>spn_FABRIC_REF_CLOCK </em></em></td><td><em><em>fabric_ref_clock </em></em></td><td><em><em>The reference clock that feeds the Fabric CMU-s. Units: KHz. If m/n are not forced to zero, only the below values are valid: 12500/156250/200000/212500/218750/312500  </em></em></td></tr>
<tr>
<td><em><em>spn_FORCE_CLK_M_N_DIVISORS_ZERO </em></em></td><td><em><em>force_clk_m_n_divisors_zero </em></em></td><td><em><em>Force m/n divisors, when referring serdes rate from reference clock. Add suffix <em>fabric0/_combo0/_nif0 to choose which clock domain to configure.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_CORE_CLOCK_SPEED </em></em></em></td><td><em><em><em>core_clock_speed </em></em></em></td><td><em><em><em>Number of ticks the 88640 and 88650 devices clock ticks per second (about a tick every 4.00 nanoseconds).Default value 88640: 250. Default value 88650: 600. Units: MHz. Range for 88640: 150 - 300. For 88650: 150-900  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_ENABLE </em></em></em></td><td><em><em><em>stat_if_enable </em></em></em></td><td><em><em><em>Enable statistics interface  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_RATE </em></em></em></td><td><em><em><em>stat_if_rate </em></em></em></td><td><em><em><em>0x0 </em></em></em></td><td><em><em><em>Statistics interface rate in Mbps If Value is '0' the statistics port rate will be used. Default: 0.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_REPORT_ENQUEUE_ENABLE </em></em></em></td><td><em><em><em>stat_if_report_enqueue_enable </em></em></em></td><td><em><em><em>Enable statistics reports on EnQueue. Valid valued: 0/1. Default: '1'.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_REPORT_DEQUEUE_ENABLE </em></em></em></td><td><em><em><em>stat_if_report_dequeue_enable </em></em></em></td><td><em><em><em>Enable statistics reports on DeQueue. Valid valued: 0/1. Default: '1'.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_PHASE </em></em></em></td><td><em><em><em>stat_if_phase </em></em></em></td><td><em><em><em>Statistics interface phase. Valid valued: 0/90/180/270.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_IDLE_REPORTS_PRESENT </em></em></em></td><td><em><em><em>stat_if_idle_reports_present </em></em></em></td><td><em><em><em>TRUE </em></em></em></td><td><em><em><em>If False, no idle period and set to 0 (StBillNullPrd &amp; StQszIdlePrd) otherwise, to the maximum value Valid valued: TRUE/FALSE  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_REPORT_MULTICAST_SINGLE_COPY </em></em></em></td><td><em><em><em>stat_if_report_multicast_single_copy </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>If True, then only a single copy per multicast packet (for ingress replication multicast packets) is reported. Otherwise, all the packets are reported.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_PKT_SIZE </em></em></em></td><td><em><em><em>stat_if_pkt_size </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>65B </em></em></em></td><td><em><em><em>Statistics-Report (packet) size. Valid valued: 65B/126B/248B/492B (Queue-Size), 64B/128B/256B/512B/1024B (Billing).  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_SELECTIVE_REPORT_QUEUE_MIN </em></em></em></td><td><em><em><em>stat_if_selective_report_queue_min </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Selective report Queue range Reports will be generated for traffic transferred through these queues Valid valued: 0-96K-1  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_SELECTIVE_REPORT_QUEUE_MAX </em></em></em></td><td><em><em><em>stat_if_selective_report_queue_max </em></em></em></td><td><em><em><em>98303 </em></em></em></td><td><em><em><em>Selective report Queue range Reports will be generated for traffic transferred through these queues Valid valued: 0-96K-1  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_SCRUBBER_QUEUE_MIN </em></em></em></td><td><em><em><em>stat_if_scrubber_queue_min </em></em></em></td><td><em><em><em>98303 </em></em></em></td><td><em><em><em>Scrubber Queue range Valid valued: 0/96K-1  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_SCRUBBER_QUEUE_MAX </em></em></em></td><td><em><em><em>stat_if_scrubber_queue_max </em></em></em></td><td><em><em><em>98303 </em></em></em></td><td><em><em><em>Scrubber Queue range Valid valued: 0/96K-1  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_SCRUBBER_RATE_MIN </em></em></em></td><td><em><em><em>stat_if_scrubber_rate_min </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Scrubber Rate Valid valued: more than 0  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_SCRUBBER_RATE_MAX </em></em></em></td><td><em><em><em>stat_if_scrubber_rate_max </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Scrubber Rate Valid valued: more than 0  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_SCRUBBER_BUFFER_DESCR_TH </em></em></em></td><td><em><em><em>stat_if_scrubber_buffer_descr_th </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>-1 </em></em></em></td><td><em><em><em>Buffer descriptor threshold -1 - ignore threshold  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_SCRUBBER_BDB_TH </em></em></em></td><td><em><em><em>stat_if_scrubber_bdb_th </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>-1 </em></em></em></td><td><em><em><em>Buffer descriptor buffers (BDBs) threshold -1 - ignore threshold  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_SCRUBBER_UC_DRAM_BUFFER_TH </em></em></em></td><td><em><em><em>stat_if_scrubber_uc_dram_buffer_th </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>-1 </em></em></em></td><td><em><em><em>unicast DRAM buffers threshold -1 - ignore threshold  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_SCRUBBER_ENABLE </em></em></em></td><td><em><em><em>stat_if_scrubber_enable </em></em></em></td><td><em><em><em>If set, enable Statistics interface Scrubber functionality.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_REPORT_MODE </em></em></em></td><td><em><em><em>stat_if_report_mode </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>Statistics report mode. Valid values: BILLING/FAP20V/QSIZE.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_REPORT_FAP20V_MODE </em></em></em></td><td><em><em><em>stat_if_report_fap20v_mode </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>Select between Packet-size and Queue-size formats. Valid values: QUEUE/PACKET.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_REPORT_FAP20V_FABRIC_MC </em></em></em></td><td><em><em><em>stat_if_report_fap20v_fabric_mc </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>Multicast report format for the Fabric Multicast: report of the copies with their Queue number or with their Multicast-Ids. Valid only if the mode is PACKET. Valid values: QUEUE_NUM/MC_ID.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_REPORT_FAP20V_ING_MC </em></em></em></td><td><em><em><em>stat_if_report_fap20v_ing_mc </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>Multicast report format for the Ingress Replication Multicast: report of the copies with their Queue number or with their Multicast-Ids. Valid only if the mode is PKT_SIZE. Valid values: QUEUE_NUM/MC_ID.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_REPORT_FAP20V_COUNT_SNOOP </em></em></em></td><td><em><em><em>stat_if_report_fap20v_count_snoop </em></em></em></td><td><em><em><em>Applicable for Petra-B only. TRUE - snoop/mirror packets are also counted in the Copy-Count  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_REPORT_ORIGINAL_PKT_SIZE </em></em></em></td><td><em><em><em>stat_if_report_original_pkt_size </em></em></em></td><td><em><em><em>If True, then the reported packet size is the one at the packet reception. Otherwise, the reported packet size is the one after the header editing.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_REPORT_FAP20V_ING_MC_REPORT_SINGLE </em></em></em></td><td><em><em><em>stat_if_report_fap20v_ing_mc_report_single </em></em></em></td><td><em><em><em>If True, then only a single copy per multicast packet (for ingress replication multicast packets) is reported. Otherwise, all the packets are reported.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_REPORT_FAP20V_SINGLE_COPY_REPORTED </em></em></em></td><td><em><em><em>stat_if_report_fap20v_single_copy_reported </em></em></em></td><td><em><em><em>If True, then only a single copy per multicast packet (for ingress replication multicast packets) is reported. Otherwise, all the packets are reported.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_REPORT_FAP20V_CNM_REPORT </em></em></em></td><td><em><em><em>stat_if_report_fap20v_cnm_report </em></em></em></td><td><em><em><em>If TRUE, CNM (Congestion Notification Message) packet statistics are reported. Valid only if the FAP20V mode is PACKET.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_REPORT_BILLING_MODE </em></em></em></td><td><em><em><em>stat_if_report_billing_mode </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>Billing mode for the egress report. Valid values: EGR_Q_NB: Egress queue number presentation in the egress report. CUD: Copy-Unique-Data (Out-LIF) presentation in the egress report. VSI_VLAN: Egress statistics according to the VSI (VLAN). BOTH_LIFS: Both In-LIF and Out-LIF presentations in the egress  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_SYNC_RATE </em></em></em></td><td><em><em><em>stat_if_sync_rate </em></em></em></td><td><em><em><em>Statistics interface sync period in nanoseconds. Defines maximal period between consecutive sync patterns transmitted on the statistics interface. Zero disables sync patterns transmission. Maximum value: 0xffffffff.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_PARITY_ENABLE </em></em></em></td><td><em><em><em>stat_if_parity_enable </em></em></em></td><td><em><em><em>If TRUE, parity checking is enabled. Reports with parity-errors are discarded. The parity indications are on expense of some other fields, as described in the statistics report format documentation.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_TC_SOURCE </em></em></em></td><td><em><em><em>stat_if_tc_source </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Traffic Class source in the Statistic-Reports  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_CORE_MODE </em></em></em></td><td><em><em><em>stat_if_core_mode </em></em></em></td><td><em><em><em>If set to DEDICATED, then each core works with a seperate statistics interface If set to UNIFIED, then both cores with the same statistics interface  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_REPORT_SIZE </em></em></em></td><td><em><em><em>stat_if_report_size </em></em></em></td><td><em><em><em>Determines the report size when working in SIF queue size mode, can choose between 61b, the arad format, or 64b, the jericho format  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_REPORTS_PER_PACKET </em></em></em></td><td><em><em><em>stat_if_reports_per_packet </em></em></em></td><td><em><em><em>Determines the number of statistics reports provided in each packet outputted by the statistics interface, options are: 8/16/32/64/128  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_BILLING_INGRESS_QUEUE_STAMP_ENABLE </em></em></em></td><td><em><em><em>stat_if_billing_ingress_queue_stamp_enable </em></em></em></td><td><em><em><em>Determines whether the ingress reports should be stamped with the queue number Valid options are 0/1  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_BILLING_INGRESS_DROP_REASON_ENABLE </em></em></em></td><td><em><em><em>stat_if_billing_ingress_drop_reason_enable </em></em></em></td><td><em><em><em>Enables drop reason field in ingress reports Valid options are 0/1  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STAT_IF_BILLING_FILTER_REPORTS </em></em></em></td><td><em><em><em>stat_if_billing_filter_reports </em></em></em></td><td><em><em><em>Enables filtering in reports generation in billing mode must be used with egress/ingress suffix Valid options are 0/1  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STREAMING_IF_MULTI_PORT_MODE </em></em></em></td><td><em><em><em>streaming_if_multi_port_mode </em></em></em></td><td><em><em><em>If set, the CPU streaming IF is in Multi-Port Mode. Otherwise, the CPU is in Single-Port Mode.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STREAMING_IF_ENABLE_TIMEOUTCNT </em></em></em></td><td><em><em><em>streaming_if_enable_timeoutcnt </em></em></em></td><td><em><em><em>If set, the CSI time-out counter is activated and the CSI will send a read reply command back to the CPU after timeout_prd cycles, if no read reply was received from the Petra blocks.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STREAMING_IF_TIMEOUT_PRD </em></em></em></td><td><em><em><em>streaming_if_timeout_prd </em></em></em></td><td><em><em><em>Number of cycles the CSI waits for a read reply from the Petra blocks before issuing a read reply command.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STREAMING_IF_QUIET_MODE </em></em></em></td><td><em><em><em>streaming_if_quiet_mode </em></em></em></td><td><em><em><em>If set, the CSI will not send a reply command for write requests. As for read requests, the CSI will send a 32b reply command containing the read data only.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STREAMING_IF_DISCARD_BAD_PARITY </em></em></em></td><td><em><em><em>streaming_if_discard_bad_parity </em></em></em></td><td><em><em><em>If set, the CSI does not discard data received with a parity error and treats it as valid data. Default is to set this register to assist in the bring-up phase. The application should clear this register after the CPU interface is working.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STREAMING_IF_DISCARD_PKT_STREAMING </em></em></em></td><td><em><em><em>streaming_if_discard_pkt_streaming </em></em></em></td><td><em><em><em>If set, disables transmitting packets over the streaming interface. These packets can be read through the cpu_asynchronous_packet_data address.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COMBO_NIF </em></em></em></td><td><em><em><em>combo_nif </em></em></em></td><td><em><em><em>Out of total of 15 SerDes quartets, two (one per internal NIF Group consisting of 4 MALs) may be assigned to either Network or Fabric interfaces. If TRUE, combo is used towards the network. Else, it is used towards the fabric. Use suffix 0 for combo-A or 1 for combo-B.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_NIF_REF_CLOCK </em></em></em></td><td><em><em><em>nif_ref_clock </em></em></em></td><td><em><em><em>The reference clock that feeds the NIF CMU-s. Units: KHz. If m/n are not forced to zero, only the below values are valid: 12500/156250/200000/212500/218750/312500  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COMBO_REF_CLOCK </em></em></em></td><td><em><em><em>combo_ref_clock </em></em></em></td><td><em><em><em>The reference clock that feeds the Combo CMU-s. The combo CMU-s can be dedicated to either NIF or fabric - refer to the &lsquo;shared_quartet&rsquo; configuration in the operation mode. Units: KHz. If m/n are not forced to zero, only the below values are valid: 12500/156250/200000/212500/218750/312500  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_LANES_SWAP </em></em></em></td><td><em><em><em>lanes_swap </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Enable/Disable Rx/Tx lanes swap. Note: This is applicable for XAUI/RXAUI interfaces only Default: disabled.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SPAUI_LINK_PARTNER_DOUBLE_SIZE_BUS </em></em></em></td><td><em><em><em>spaui_link_partner_double_size_bus </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>If TRUE - the link partner<code>s bus size is 64 bits length. If FALSE - the link partner</code>s bus size is 32 bits length.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SPAUI_IS_DOUBLE_SIZE_SOP_ODD_ONLY </em></em></em></td><td><em><em><em>spaui_is_double_size_sop_odd_only </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Relevant only if link_partner_double_size_bus is set, ignored otherwise. If TRUE - the SOP will be only in odd position.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SPAUI_IS_DOUBLE_SIZE_SOP_EVEN_ONLY </em></em></em></td><td><em><em><em>spaui_is_double_size_sop_even_only </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Relevant only if link_partner_double_size_bus is set, ignored otherwise. If TRUE - the SOP will be only in even position.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SPAUI_PREAMBLE_SIZE </em></em></em></td><td><em><em><em>spaui_preamble_size </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Preamble size  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SPAUI_PREAMBLE_SKIP_SOP </em></em></em></td><td><em><em><em>spaui_preamble_skip_sop </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>If set, /S/ character will not be inserted at the beginning of a packet.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SPAUI_IPG_DIC_MODE </em></em></em></td><td><em><em><em>spaui_ipg_dic_mode </em></em></em></td><td><em><em><em>Port String </em></em></em></td><td><em><em><em>Deficit Idle Count mode. Valid values: AVERAGE/MIN.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SPAUI_IPG_SIZE </em></em></em></td><td><em><em><em>spaui_ipg_size </em></em></em></td><td><em><em><em>Port String </em></em></em></td><td><em><em><em>Inter Packet Gap size in bytes. Range: 1 - 255.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SPAUI_CRC_MODE </em></em></em></td><td><em><em><em>spaui_crc_mode </em></em></em></td><td><em><em><em>Port String </em></em></em></td><td><em><em><em>24/32 Byte CRC mode configuration. Valid values: 32b/24b/NONE.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SPAUI_CHAN_BCT_CHANNEL_BYTE_NDX </em></em></em></td><td><em><em><em>spaui_chan_bct_channel_byte_ndx </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Index of the byte containing the CH (Channel) field inside the first column of the preamble. Possible values are 0 (if no SOP in preamble), 1, 2, 3. Range: 0 - 3.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SPAUI_CHAN_BCT_SIZE </em></em></em></td><td><em><em><em>spaui_chan_bct_size </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Burst Control Tag Size. Range: 0 - 2.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SPAUI_CHAN_IS_BURST_INTERLEAVING </em></em></em></td><td><em><em><em>spaui_chan_is_burst_interleaving </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>If TRUE, the channelized interface will function in burst interleaving mode. Otherwise - in full packet mode. Note: if TRUE, the bct_size must be set to &lsquo;2&rsquo;  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn</em> </em></em></td><td><em><em>Defines the response to local/remote fault indication.  </em></em></td></tr>
<tr>
<td><em><em>spn_SPAUI_CHAN_FAULT_RESPONSE_LOCAL </em></em></td><td><em><em>spaui_chan_fault_response_local </em></em></td><td><em><em>Port String </em></em></td><td><em><em>Response to local fault indication. Valid values: DATA_AND_IDLE: Continue sending data, send Idles DATA_AND_RF: Continue sending data, send Remote Fault Indication. DATA_AND_LF: Continue sending data, send Local Fault Indication. NO_DATA_IDLE: Stop sending data, send Idles. NO_DATA_RF: Stop sending data, send Remote Fault Indication. NO_DATA_LF: Stop sending data, send Local Fault Indication.  </em></em></td></tr>
<tr>
<td><em><em>spn_SPAUI_CHAN_FAULT_RESPONSE_REMOTE </em></em></td><td><em><em>spaui_chan_fault_response_remote </em></em></td><td><em><em>Port String </em></em></td><td><em><em>Response to remote fault indication. Valid values: DATA_AND_IDLE: Continue sending data, send Idles DATA_AND_RF: Continue sending data, send Remote Fault Indication. DATA_AND_LF: Continue sending data, send Local Fault Indication. NO_DATA_IDLE: Stop sending data, send Idles. NO_DATA_RF: Stop sending data, send Remote Fault Indication. NO_DATA_LF: Stop sending data, send Local Fault Indication.  </em></em></td></tr>
<tr>
<td><em><em>spn_GMII_ENABLE_RX </em></em></td><td><em><em>gmii_enable_rx </em></em></td><td><em><em>Port </em></em></td><td><em><em>If TRUE, the appropriate SGMII interface is enabled.  </em></em></td></tr>
<tr>
<td><em><em>spn_GMII_ENABLE_TX </em></em></td><td><em><em>gmii_enable_tx </em></em></td><td><em><em>Port </em></em></td><td><em><em>If TRUE, the appropriate SGMII interface is enabled.  </em></em></td></tr>
<tr>
<td><em><em>spn_GMII_MODE </em></em></td><td><em><em>gmii_mode </em></em></td><td><em><em>Port </em></em></td><td><em><em>1000BASE-X or SGMII.  </em></em></td></tr>
<tr>
<td><em><em>spn_PORT_GMII_MODE </em></em></td><td><em><em>port_gmii_mode </em></em></td><td><em><em>Port </em></em></td><td><em><em>0 </em></em></td><td><em><em>Used to indicate the mode port macro is operating in. port_gmii_mode{physical port number} The given physical port number has to be the first physical port residing on the port macro. Default value is 0. For BCM56370 based devices following applies: Value of 0 indicates PM4x10Q is in Ethernet mode Value of 1 indicates PM4x10Q is in QSGMII mode Value of 2 indicates PM4x10Q is in USGMII mode  </em></em></td></tr>
<tr>
<td><em><em>spn_PMQ_PORT_TX_ERR_DETECT_RECOVER </em></em></td><td><em><em>pmq_port_tx_err_detect_recover </em></em></td><td><em><em>0 </em></em></td><td><em><em>Default value is 0. Used to control tx error detection and correction for PM4x10Q ports in USXGMII mode on BCM5637x family of devices ( A0 and A1 revision) Following values are valid: 0: Do not enable detection and recovery 1: Enable detection and skip recovery 2: Enable detection and return error 3: Enable both detection and recovery  </em></em></td></tr>
<tr>
<td><em><em>spn_GMII_RATE </em></em></td><td><em><em>gmii_rate </em></em></td><td><em><em>Port </em></em></td><td><em><em>SGMII link-rate - explicit, or auto-negotiation  </em></em></td></tr>
<tr>
<td><em><em>spn_ILKN_NUM_LANES </em></em></td><td><em><em>ilkn_num_lanes </em></em></td><td><em><em>Port </em></em></td><td><em><em>Number of lanes in the Interlaken interface. For ILKN-A; Range: 8 - 24. For ILKN-B; Range: 4 - 12  </em></em></td></tr>
<tr>
<td><em><em>spn_ILKN_LANES </em></em></td><td><em><em>ilkn_lanes </em></em></td><td><em><em>Port </em></em></td><td><em><em>When a bit is set, the equivalent lane (PHY) is used for the corresponding port.  </em></em></td></tr>
<tr>
<td><em><em>spn_ILKN_LANE_MAP </em></em></td><td><em><em>ilkn_lane_map </em></em></td><td><em><em>Port </em></em></td><td><em><em>straightforward </em></em></td><td><em><em>ILKN lanes swap. This swap is logical and relates to ILKN protocol lane numbering (diffrent than phy_tx_lane_map\phy_rx_lane_map). Format: ilkn_lane_map_lane&lt;num&gt;<em>&lt;logical_port&gt;=&lt;mapping&gt; The default mapping mode is the straightforward mapping, i.e., 0 to 0, 1 to 1, etc. To easily support reverse-order mapping the following convention can be used: ilkn_lane_map_1=reversed From Jericho2, the format of this property is: ilkn_lane_map</em>&lt;ilkn_id&gt;<em>lane&lt;num&gt;=&lt;ilkn lane id&gt;, lane number is the Serdes logical lane number.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_CAUI_NUM_LANES </em></em></em></td><td><em><em><em>caui_num_lanes </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>10 </em></em></em></td><td><em><em><em>Number of lanes in the caui interface. For caui-A; Range: 10 - 12. For caui; Range: 10 - 12  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_INVALID_LANE_ID </em></em></em></td><td><em><em><em>ilkn_invalid_lane_id </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>If defined, identifies the invalid lane. Ignored otherwise. For ILKN-A; Range: 0 - 23. For ILKN-B; Range: 0 - 11  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_IS_BURST_INTERLEAVING </em></em></em></td><td><em><em><em>ilkn_is_burst_interleaving </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>If TRUE, the channelized interface functions in burst interleaving mode. Otherwise - in full packet mode. Note: when configuring FAT-PIPE over ILKN, ILKN must be configured to work as interleaved (is_burst_interleaving == TRUE)  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_COUNTERS_MODE </em></em></em></td><td><em><em><em>ilkn_counters_mode </em></em></em></td><td><em><em><em>STAT_PER_PHYSICAL_PORT </em></em></em></td><td><em><em><em>ILKN interface statistics mecanism can count packets per port channel, burst per port channel or per physical port Avaliable modes: PACKET_PER_CHANNEL BURST_PER_CHANNEL STAT_PER_PHYSICAL_PORT  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FAT_PIPE_MODE </em></em></em></td><td><em><em><em>fat_pipe_mode </em></em></em></td><td><em><em><em>Allowed values: DISABLED 3x4: Fat-Pipe Enabled on (at maximum) 3 Fat-pipe interfaces A-C, (at maximum) 4 FAP ports per interface 2x6: Fat-Pipe Enabled on (at maximum) 2 Fat-pipe interfaces A-B, (at maximum) 6 FAP ports per interface 1x12: Fat-Pipe Enabled on 1 Fat-pipe interface A, (at maximum) 12 FAP ports per interface  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FAT_PIPE_BASE_PORT </em></em></em></td><td><em><em><em>fat_pipe_base_port </em></em></em></td><td><em><em><em>If the Fat-pipe is enabled, the FAP Port index of the base port of the Fat-pipe. Range: 1 - 12. If the Fat-pipe is disabled, this field is ignored. Use suffix "_idN" to configure fat-pipe N (0-2)  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FAT_PIPE_NUM_PORTS </em></em></em></td><td><em><em><em>fat_pipe_num_ports </em></em></em></td><td><em><em><em>If the Fat-pipe is enabled, the number of Fat-pipe consecutive OFP ports, and accordingly Network Interfaces, that comprise the Fat-pipe. If the Fat-pipe is enabled, the number of Fat-pipe consecutive OFP ports, and accordingly Network Interfaces, that comprise the Fat-pipe. According to the NIF_FATP_MODE: For 3x4: Range: 1 - 4. For 2x6: Range: 1 - 6. For 1x12: Range: 1 - 12. If the Fat-pipe is disabled, this field is ignored. Use suffix "_idN" to configure fat-pipe N (0-2)  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_EXTERNAL_LOOKUP_MAL </em></em></em></td><td><em><em><em>external_lookup_mal </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>If enabled, the MAL consumed by the ELK interface. The appropriate MAL cannot be used for NIF configuration. Valid values: 0/12/14  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SYNC_ETH_IS_MALG_B_ENABLED </em></em></em></td><td><em><em><em>sync_eth_is_malg_b_enabled </em></em></em></td><td><em><em><em>If TRUE, the Synchronous Ethernet pins of MALG-B can be used (4 SYNCE signals in total). Otherwise, only 2 SYNCE signals can be used. Note: If TRUE, not fully compatible with Petra-A pinout (override VSS pins).  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SYNC_ETH_MODE </em></em></em></td><td><em><em><em>sync_eth_mode </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>Synchronous Ethernet Signal Mode. Valid values: TWO_DIFF_CLK: Synchronous Ethernet signal - differential (two signals per clock) recovered clock, two differential outputs FOUR_CLK: Synchronous Ethernet signal - recovered clock, four outputs - two from each MAL group. Each clock may be connected to any NIF in the same MAL group. TWO_CLK_AND_VALID: Synchronous Ethernet signal - recovered clock accompanied by a valid indication, two clk+valid outputs  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SYNC_ETH_CLK_TO_NIF_ID </em></em></em></td><td><em><em><em>sync_eth_clk_to_nif_id </em></em></em></td><td><em><em><em>Note: the actual source is a single SerDes lane in the specified NIF port. Use suffix "_clkN" to configure click id N  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SYNC_ETH_CLK_DIVIDER </em></em></em></td><td><em><em><em>sync_eth_clk_divider </em></em></em></td><td><em><em><em>Clock Divider for the selected recovered clock. Valid values: 20/40/80. Use suffix "_clkN" to configure click id N  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SYNC_ETH_CLK_SQUELCH_ENABLE </em></em></em></td><td><em><em><em>sync_eth_clk_squelch_enable </em></em></em></td><td><em><em><em>If TRUE, automatic squelch function is enabled for the recovered clock. This function powers down the clock output whenever the link is not synced, i.e. the clock is invalid (even if the VALID indication is not present on the pin). Use suffix "_clkN" to configure click id N  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SYNC_ETH_CLK_TO_PORT_ID_CLK </em></em></em></td><td><em><em><em>sync_eth_clk_to_port_id_clk </em></em></em></td><td><em><em><em>Specify the SerDes lane that will drive the recovered clock (master-0, slave-1)  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MDIO_CLOCK_FREQ_KHZ </em></em></em></td><td><em><em><em>mdio_clock_freq_khz </em></em></em></td><td><em><em><em>MDIO frequency. Units: KHz.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_SERDES_QRTT_ACTIVE </em></em></em></td><td><em><em><em>pb_serdes_qrtt_active </em></em></em></td><td><em><em><em>If TRUE, the specified quartet CMU in the SerDes star is activated. Notes: 1. If any CMU is expected to be used at some stage in the future, it must be activated on init (the ACTIVE CMU structure). 2. Not activating a CMU (if not expected to be used at any point) improves the device power consumption. Suffix "_N" denots quartet N.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SERDES_QRTT_ACTIVE </em></em></em></td><td><em><em><em>serdes_qrtt_active </em></em></em></td><td><em><em><em>If TRUE, the specified quartet in the SerDes is activated. Notes: 1. If any of the ports in the quartet are expected to be used at some stage in the future, it must be activated on init. 2. Not activating a quartet (if not expected to be used at any point) improves the device power consumption. Suffix "_N" denots quartet N.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_SERDES_QRTT_MAX_EXPECTED_RATE </em></em></em></td><td><em><em><em>pb_serdes_qrtt_max_expected_rate </em></em></em></td><td><em><em><em>The maximal expected rate for any lane in the quartet. Must be identical for all lanes per-quartet. Suffix _N denots quartet N. Range: 1000 - 6250. Units: Mbps. If m/n divisors are forced to zero (see soc parameter force_clk_m_n_divisors_zero), any value is allowed If m/n are not forced to zero, only the below values are valid: 1000000/1041670/1171880/1250000/1302030/1333330/1562500/ 2343750/2500000/2604160/2666670/2083330/3000000/3125000/ 3750000/4000000/4166670/4687500/5000000/5208330/5333330/ 5833330/6000000/6250000/4375000/5468750/4250000  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_SERDES_LANE_RATE </em></em></em></td><td><em><em><em>pb_serdes_lane_rate </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Per-SerDes Lane rate configuration parameters. Range: 1000 - 6250. Units: Mbps. If m/n divisors are forced to zero (see soc parameter force_clk_m_n_divisors_zero), any value is allowed If m/n are not forced to zero, only the below values are valid: 1000000/1041670/1171880/1250000/1302030/1333330/1562500/ 2343750/2500000/2604160/2666670/2083330/3000000/3125000/ 3750000/4000000/4166670/4687500/5000000/5208330/5333330/ 5833330/6000000/6250000/4375000/5468750/4250000  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_SERDES_LANE_TX_PHYS_AMP </em></em></em></td><td><em><em><em>pb_serdes_lane_tx_phys_amp </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Transmitter amplitude value- internal representation. An amplification factor for the entire transmit waveform. Range: 0 - 31.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_SERDES_LANE_TX_PHYS_MAIN </em></em></em></td><td><em><em><em>pb_serdes_lane_tx_phys_main </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Transmitter main value - internal representation. A weight value for the non-emphasized bits. Range: 0 - 31.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_SERDES_LANE_TX_PHYS_PRE </em></em></em></td><td><em><em><em>pb_serdes_lane_tx_phys_pre </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Transmitter pre-emphasis value - internal representation. A weight value for the Pre-Curser emphasis. Range: 0 - 7.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_SERDES_LANE_TX_PHYS_POST </em></em></em></td><td><em><em><em>pb_serdes_lane_tx_phys_post </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Transmitter post-emphasis value - internal representation. A weight value for the Post-Curser emphasis. Range: 0 - 15.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_SERDES_LANE_TX_PHYS_MEDIA_TYPE </em></em></em></td><td><em><em><em>pb_serdes_lane_tx_phys_media_type </em></em></em></td><td><em><em><em>Port String </em></em></em></td><td><em><em><em>TX physical parameters are derived from the selected media type. Used only if the conf_mode is 'MEDIA_TYPE' - ignored otherwise. Allowed values: CHIP2CHIP: The 2 communicating chips lay on the same board, therefore very minor Loss is expected. SHORT_BACKPLANE: The 2 communicating chips lay on a short back-plane or connected through a connector. LONG_BACKPLANE: The 2 communicating chips lay on a long back-plane, this derives a relatively high Loss.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_SERDES_LANE_RX_PHYS_ZCNT </em></em></em></td><td><em><em><em>pb_serdes_lane_rx_phys_zcnt </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Receiver zcnt value- internal representation.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_SERDES_LANE_RX_PHYS_Z1CNT </em></em></em></td><td><em><em><em>pb_serdes_lane_rx_phys_z1cnt </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Receiver z1cnt value- internal representation.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_SERDES_LANE_RX_PHYS_DFELTH </em></em></em></td><td><em><em><em>pb_serdes_lane_rx_phys_dfelth </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Receiver dfelth value- internal representation.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_SERDES_LANE_RX_PHYS_TLTH </em></em></em></td><td><em><em><em>pb_serdes_lane_rx_phys_tlth </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Receiver tlth value- internal representation.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_SERDES_LANE_RX_PHYS_G1CNT </em></em></em></td><td><em><em><em>pb_serdes_lane_rx_phys_g1cnt </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Receiver g1cnt value- internal representation.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_SERDES_LANE_POWER_STATE </em></em></em></td><td><em><em><em>pb_serdes_lane_power_state </em></em></em></td><td><em><em><em>Port String </em></em></em></td><td><em><em><em>Per-SerDes Lane power state configuration parameters. Note: if enabled, the configuration is set for both direction (receive and transmit). To set different configuration per-direction - either set FALSE here and configure using dedicated API, or override one of the directions using dedicated API. Allowed values: DOWN UP UP_AND_RELOCK: SerDes is powered up. When setting this state, the SerDes is validated after power-up. If needed. a re-lock sequence is performed to verify SerDes is active. Note: this is the recommended value for powering-up the SerDes.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_SERDES_LANE_SWAP_POLARITY_TX </em></em></em></td><td><em><em><em>pb_serdes_lane_swap_polarity_tx </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>If TRUE, polarity is swapped (TX).  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_SERDES_LANE_SWAP_POLARITY_RX </em></em></em></td><td><em><em><em>pb_serdes_lane_swap_polarity_rx </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>If TRUE, polarity is swapped (RX).  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_EGR_MC_16K_GROUPS </em></em></em></td><td><em><em><em>egr_mc_16k_groups </em></em></em></td><td><em><em><em>This configuration affects the maximal number of Egress MC groups that can be opened. Can only be enabled (TRUE) when working with FE600 (not FE200 or mesh). If TRUE, up to 16K Egress MC groups can be opened. Otherwise - up to 8K. The configuration must be consistant with the FE600 device configuration. Note! If enabled, the FAP-IDs range in the system is limited to 0 - 511.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FABRIC_CONNECT_MODE </em></em></em></td><td><em><em><em>fabric_connect_mode </em></em></em></td><td><em><em><em>The way the device is connected to fabric. Valid values: FE: Indicate FAP Fabric interface is connected to FE device. BACK2BACK: Indicates FAP Fabric interface is connected to another FAP device. Total are 2 FAP devices in the system. No FE devices. MESH: Indicate FAP Fabric interface is connected to another 2 FAP. Total are 3, 4, ... FAP devices in the system. No FE devices. MULT_STAGE_FE: Indicate FAP Fabric interface is connected to FE device, and that the system is multistage system. SINGLE_FAP: Indicate single FAP in the system, without other FAPs or FEs.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FABRIC_FTMH_OUTLIF_EXTENSION </em></em></em></td><td><em><em><em>fabric_ftmh_outlif_extension </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>FTMH Header configuration: always allow, never allow, allow only when the packet is multicast. Allowed values: ALWAYS/IF_MC/NEVER  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_STACKING_ENABLE </em></em></em></td><td><em><em><em>stacking_enable </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>tacking is enabled in the system.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FTMH_DSP_EXTENSION_ADD </em></em></em></td><td><em><em><em>ftmh_dsp_extension_add </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>Determine if FTMH Destination System Port Extension is added to all Ethernet packets. Allowed values: TRUE/FALSE. Default: FALSE  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_DEVICE_TM_DOMAIN </em></em></em></td><td><em><em><em>device_tm_domain </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>TM Domain of this device. Default: 0  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PEER_TM_DOMAIN </em></em></em></td><td><em><em><em>peer_tm_domain </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Per Port. Sets the TM Domin the port is connected to.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_EXTERNAL_HEADER_SIZE </em></em></em></td><td><em><em><em>external_header_size </em></em></em></td><td><em><em><em>External header size appended by external PP. This is used to calculate credit discount.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FLOW_MAPPING_QUEUE_BASE </em></em></em></td><td><em><em><em>flow_mapping_queue_base </em></em></em></td><td><em><em><em>Base queue for packets with explicit flow (does not affect packets with destination id in the header). Default: 0.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FLOW_MAPING_ADD_DELETE </em></em></em></td><td><em><em><em>flow_maping_add_delete </em></em></em></td><td><em><em><em>Explicit flow should be added or deleted from flow_mapping_queue_base value to get the final flow value. 1 =&gt; add, 2 =&gt; delete  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MULTICAST_INGRESS_GROUP_ID_RANGE_MIN </em></em></em></td><td><em><em><em>multicast_ingress_group_id_range_min </em></em></em></td><td><em><em><em>start of the ingress multicast group id range, from which bcm_multicast_create allocates when the BCM_MULTICAST_WITH_ID flag not set. Manually using legal multicast IDs not in the range may be less efficient.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MULTICAST_INGRESS_GROUP_ID_RANGE_MAX </em></em></em></td><td><em><em><em>multicast_ingress_group_id_range_max </em></em></em></td><td><em><em><em>end of the ingress multicast group id range, from which bcm_multicast_create allocates when the BCM_MULTICAST_WITH_ID flag not set. Manually using legal multicast IDs not in the range may be less efficient.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MULTICAST_EGRESS_GROUP_ID_RANGE_MIN </em></em></em></td><td><em><em><em>multicast_egress_group_id_range_min </em></em></em></td><td><em><em><em>start of the egress multicast group id range, from which bcm_multicast_create allocates when the BCM_MULTICAST_WITH_ID flag not set. Manually using legal multicast IDs not in the range may be less efficient.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MULTICAST_EGRESS_GROUP_ID_RANGE_MAX </em></em></em></td><td><em><em><em>multicast_egress_group_id_range_max </em></em></em></td><td><em><em><em>end of the egress multicast group id range, from which bcm_multicast_create allocates when the BCM_MULTICAST_WITH_ID flag not set. Manually using legal multicast IDs not in the range may be less efficient.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MULTICAST_EGRESS_BITMAP_RESERVE </em></em></em></td><td><em><em><em>multicast_egress_bitmap_reserve </em></em></em></td><td><em><em><em>If TRUE, egress bitmap reserved for multicast(4K)  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BIER_NOF_BFR_ENTRIES </em></em></em></td><td><em><em><em>bier_nof_bfr_entries </em></em></em></td><td><em><em><em>specifies the size of BFR entries available in the system for BIER  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SYSTEM_PPH_EEP_EXT </em></em></em></td><td><em><em><em>system_pph_eep_ext </em></em></em></td><td><em><em><em>If TRUE, EEP extension is added to PPH header. This field is valid only when working in petra-B mode (is_petra_rev_a_in_system == FALSE), and PP is enabled.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SYSTEM_STAG_ENCONDING_ENABLE_MODE </em></em></em></td><td><em><em><em>system_stag_enconding_enable_mode </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>Statistics tag mode. Allowed values: DISABLED EN_NO_VSQ: The Statistics Tag is enabled with no use of the VSQ pointer. In the Statistics Interface, the dequeue information is not available. It still can be used in Billing mode. EN_WITH_VSQ: The Statistics Tag is enabled and the use of the VSQ pointer is enabled. In the Statistics Interface, the dequeue information is not available. It still can be used in Billing mode.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SYSTEM_STAG_ENCONDING_OFFSET_4BIT </em></em></em></td><td><em><em><em>system_stag_enconding_offset_4bit </em></em></em></td><td><em><em><em>Offset of the statistics tag header data from the base header, in 4 bit (nibble) units. Range: 5 - 63. The format of the Statistic-Tag is {VSQ-Pointer (8b, optional), Statistic-Tag(18b)} Note: the offset points to the LSB of the Statistic-Tag  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_TM_PORT_HEADER_TYPE </em></em></em></td><td><em><em><em>tm_port_header_type </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>Port header type. Allowed values: ETH: Port header processing type: Ethernet. Supported direction: incoming / outgoing. Switching and TM functions are based on Ethernet packet processing. Incoming and outgoing outermost header is Ethernet. RAW: Port header processing type: Raw. Supported direction: incoming / outgoing. Simple static switching; entire packet is payload. No header is assumed. TM: Port header processing type: TM. Supported direction: incoming / outgoing. Designed to enable use of the TM features of the Incoming/Outgoing packets have an outermost Incoming/Outgoing-TM-Header (ITMH/OTMH). PROG: Port header processing type: programmable. Supported direction: incoming. User programmable ingress prcessing. There are 4 programmable types that define the different starting program for classification of the packet. CPU: Port header processing type: CPU. Supported direction: Outgoing. Designed to support CPU protocol processing. Outgoing packet has a Fabric-TM-Header (FTMH). STACKING: Port header processing type: Stacking. Supported direction: Incoming / Outgoing. Designed to support use of stacking ports with a Fabric-TM-Header(FTMH) format. TDM: Port header processing type: TDM. Supported direction: Incoming / Outgoing. Designed to support use of TDM processing with a regular Fabric-TM-Header(FTMH) format. Defines port to be TDM Packet mode port TDM_RAW: Port header processing type: TDM_RAW. Supported direction: Incoming. Designed to support use of TDM ports with simple static switching; entire packet is payload. No header is assumed. Defines port to be TDM Packet mode port. INJECTED: Port header processing type: Both. Supported direction: Incoming only. Designed to support use of injected packets with PTCH Header as a first header. Output: FTMH (6B) + Out-LIF Extension (2B) + PPH. XGS_HQoS: Port header processing type: Raw. Supported direction: incoming / outgoing. Designed to support higig headers for working with XGS devices and HQoS Queing model. XGS_DiffServ: Port header processing type: Raw. Supported direction: incoming / outgoing. Designed to support higig headers for working with XGS devices and DiffServ Queing model. XGS_MAC_EXT: Port header processing type: Raw. Supported direction: incoming / outgoing. Designed to support higig headers for working with XGS devices as MAC extension. RCH_0: standardized recycle header type 0. Supported direction: incoming / outgoing. Defined on recycle port. When defined, a standardized recycle header (RCH) will be prepended on the packet. After recycle, RCH header is terminated, packet is L3 forwarded using first pass InRIF. RCH_1: standardized recycle header type 1. Supported direction: incoming / outgoing. Defined on recycle port. When defined, a standardized recycle header (RCH) will be prepended on the packet. After recycle, RCH header is terminated, packet is L3 forwarded using first pass Out-RIF.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_TM_PORT_ITMH_EXT_ENABLE </em></em></em></td><td><em><em><em>tm_port_itmh_ext_enable </em></em></em></td><td><em><em><em>If TRUE, an extension added to its ITMH.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_TM_PORT_OTMH_SRC_EXT_ENABLE </em></em></em></td><td><em><em><em>tm_port_otmh_src_ext_enable </em></em></em></td><td><em><em><em>If TRUE, source extension added to its OTMH.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_TM_PORT_OTMH_DEST_EXT_ENABLE </em></em></em></td><td><em><em><em>tm_port_otmh_dest_ext_enable </em></em></em></td><td><em><em><em>If TRUE, destination extension added to its OTMH.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_NUM_ERP_TM_PORTS </em></em></em></td><td><em><em><em>num_erp_tm_ports </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>TM Egress Replication port. Range: 0-1.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_NUM_OLP_TM_PORTS </em></em></em></td><td><em><em><em>num_olp_tm_ports </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>Offload processor port. Range: 0-1.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_NUM_RECYCLE_TM_PORTS </em></em></em></td><td><em><em><em>num_recycle_tm_ports </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Recycle ports  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_NUM_OAMP_PORTS </em></em></em></td><td><em><em><em>num_oamp_ports </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>OAM processor port enable  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM886XX_OAM_DEFAULT_PROFILE </em></em></em></td><td><em><em><em>bcm886xx_oam_default_profile </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>If set driver reserve bcmPortClassFieldIngressPacketProcessing 2 bits to support OAM default profile. In case feature is set then the number of bcmPortClassFieldIngressPacketProcessing is divided by 4.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_OAM_PCP_MODE </em></em></em></td><td><em><em><em>oam_pcp_mode </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>oam packet count per priority mode. Mode: 0/1. 0 - disabled, 1 - enabled and reserves one bit from OutLIF profile.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM886XX_OAM_DEFAULT_PROFILE_EGRESS </em></em></em></td><td><em><em><em>bcm886xx_oam_default_profile_egress </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>If set driver reserve bcmPortClassFieldEgressPacketProcessing 2 bits to support OAM default profile. In case feature is set then the number of bcmPortClassFieldEgressPacketProcessing is divided by 4.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_OAM_CLASSIFIER_ADVANCED_MODE </em></em></em></td><td><em><em><em>oam_classifier_advanced_mode </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>If set oam classifier of Arad+ works in advanced mode, otherwise classifier works in simple mode which is similar to Arad. Value 1 enables adding up to 2 meps with different direction on same lif. Value 2 enables adding multiple meps with different direction on same lif. (only Arad+)  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BFD_ENCAPSULATION_MODE </em></em></em></td><td><em><em><em>bfd_encapsulation_mode </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>setting bfd pwe (mode 0) or bfd cc mplstp mode (mode 1).  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BFD_SUPPORTED_FLAGS_BITFIELD </em></em></em></td><td><em><em><em>bfd_supported_flags_bitfield </em></em></em></td><td><em><em><em>0x32 </em></em></em></td><td><em><em><em>The 6 bit value represent the flags supported: Set to 1 for each Flag that should be supported in the order which they appear in the packet (P,F,C,A,D,M).  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BFD_MASK_FLAGS_BITFIELD </em></em></em></td><td><em><em><em>bfd_mask_flags_bitfield </em></em></em></td><td><em><em><em>0x8 </em></em></em></td><td><em><em><em>BFD Flag masking - the 6 bit value represent the flags to be masked: Set to 1 for each flag in the order which they appear in the packet (P,F,C,A,D,M)  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLSTP_CC_CHANNEL_TYPE </em></em></em></td><td><em><em><em>mplstp_cc_channel_type </em></em></em></td><td><em><em><em>0x0022 </em></em></em></td><td><em><em><em>User defined G-ACH for BFD-CC packets, oam  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLSTP_CV_CHANNEL_TYPE </em></em></em></td><td><em><em><em>mplstp_cv_channel_type </em></em></em></td><td><em><em><em>0x0023 </em></em></em></td><td><em><em><em>User defined G-ACH for BFD-CV packets, oam  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLSTP_BFD_CONTROL_CHANNEL_TYPE </em></em></em></td><td><em><em><em>mplstp_bfd_control_channel_type </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>User defined G-ACH for BFD control, oam  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLSTP_PW_ACH_CHANNEL_TYPE </em></em></em></td><td><em><em><em>mplstp_pw_ach_channel_type </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>User defined PW-ACH, oam  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLSTP_DLM_CHANNEL_TYPE </em></em></em></td><td><em><em><em>mplstp_dlm_channel_type </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>User defined G-ACH for DLM, oam  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLSTP_ILM_CHANNEL_TYPE </em></em></em></td><td><em><em><em>mplstp_ilm_channel_type </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>User defined G-ACH for ILM, oam  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLSTP_DM_CHANNEL_TYPE </em></em></em></td><td><em><em><em>mplstp_dm_channel_type </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>User defined G-ACH for DM, oam  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLSTP_IPV4_CHANNEL_TYPE </em></em></em></td><td><em><em><em>mplstp_ipv4_channel_type </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>User defined G-ACH for MPLSTP-IPV4, oam  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLSTP_ON_DEMAND_CV_CHANNEL_TYPE </em></em></em></td><td><em><em><em>mplstp_on_demand_cv_channel_type </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>User defined G-ACH for on demand CV control, oam  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLSTP_PWE_OAM_CHANNEL_TYPE </em></em></em></td><td><em><em><em>mplstp_pwe_oam_channel_type </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>User defined G-ACH PWE-OAM , oam  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLSTP_IPV6_CHANNEL_TYPE </em></em></em></td><td><em><em><em>mplstp_ipv6_channel_type </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>User defined G-ACH for MPLS-TP-IPV6, oam  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLSTP_FAULT_OAM_CHANNEL_TYPE </em></em></em></td><td><em><em><em>mplstp_fault_oam_channel_type </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>User defined G-ACH OAM fault, oam  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLSTP_G8113_CHANNEL_TYPE </em></em></em></td><td><em><em><em>mplstp_g8113_channel_type </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>User defined G-ACH for G8113, oam  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_OAM_RCY_PORT </em></em></em></td><td><em><em><em>oam_rcy_port </em></em></em></td><td><em><em><em>-1 </em></em></em></td><td><em><em><em>Recycling port to be used for OAM  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_TM_PORT_OTMH_OUTLIF_EXT_MODE </em></em></em></td><td><em><em><em>tm_port_otmh_outlif_ext_mode </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>Configures outlif extenstion on otmh. Allowed values: NEVER: Outlif extension is never added. IF_MC: Outlif extension is added only for MC. ALWAYS: Outlif extension is always added. DOUBLE_TAG: Two hop scheduling. Change the PRGE program to Double-Tag(special mode for recycle ports) and not regular OTMH. EXTENDED: Extended CUD. Change the PRGE program to Extended CUD(OTMH program with 24bit CUD extension) and not regular OTMH.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_SOURCE </em></em></em></td><td><em><em><em>counter_engine_source </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>INGRESS_FIELD </em></em></em></td><td><em><em><em>Selects the source for counter engine commands on Dune Packet Processors. Use port mode to differentiate between counter engines, not ports. Possible extension _LSB or _MSB for: INGRESS_FIELD, EGRESS_VSI, EGRESS_OUT_LIF, EGRESS_TM Allowed values: INGRESS_FIELD: Ingress PP counter 0. INGRESS_FIELD_0: Ingress PP counter 0. INGRESS_FIELD_1: Ingress PP counter 1. INGRESS_VOQ: IIngress VOQ. INGRESS_STAG: Ingress Statistics tag. INGRESS_VSQ: Ingress VSQ. INGRESS_CNM: ngress CNM ID. INGRESS_LATENCY: ingress latency. EGRESS_FIELD: Egress PP. EGRESS_VSI: Egress VSI - counter 0 (ARAD only). EGRESS_VSI_0: Egress VSI - counter 0 (ARAD only). EGRESS_VSI_1: Egress VSI - counter 1(ARAD only). EGRESS_OUT_LIF: Egress OutLIF counter 0 (ARAD only). EGRESS_OUT_LIF_0: Egress OutLIF counter 0 (ARAD only). EGRESS_OUT_LIF_1: Egress OutLIF counter 1 (ARAD only). EGRESS_TM: Egress TM counter 0(ARAD only). EGRESS_TM_0: Egress TM counter 0(ARAD only). EGRESS_TM_1: Egress TM counter 1(ARAD only). INGRESS_OAM: Ingress OAM (ARAD only). EGRESS_OAM: Egress OAM (ARAD only).  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_STATISTICS </em></em></em></td><td><em><em><em>counter_engine_statistics </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>FWD </em></em></em></td><td><em><em><em>Selects the counter engine statistics mode on Dune Packet Processors. Various statistics can be kept according to source and statistics mode. Certain statistics sets may only work with certain sources. Uses port mode to differentiate between counter engines, not ports. Allowed values: FWD: forwarded. FWD_COLOR: forwarded green, forwarded yellow. FWD_DROP: forwarded, dropped. GREEN_NOT_GREEN: fwd grn, fwd yel, drop grn, drop not grn. FULL_COLOR: fwd grn, fwd yel, drop grn, drop yel, drop red. NOTE: default for ingress sources = FWD_DROP, for egress sources = FWD  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_STAG_LOW_BIT </em></em></em></td><td><em><em><em>counter_engine_stag_low_bit </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Least significant bit of statistics tag to use as counter index on Dune Packet Processor counter engine, when source is statistics tag. Uses port mode to differentiate between counter engines, not ports. Default is bit zero.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_VOQ_MIN_QUEUE </em></em></em></td><td><em><em><em>counter_engine_voq_min_queue </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Selects first queue for inclusion in statistics on Dune Packet Processor counter engine, when the engine source is VOQ. Uses port mode to differentiate between counter engines, not ports. First such counter engine defaults to min queue zero. If more than one engine uses VOQ source, default is contiguous queues.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_MAP_ENABLE </em></em></em></td><td><em><em><em>counter_engine_map_enable </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>If set, the counter offsets inside the Counter-Set (according to the color and the forwarded/drop indication) is configurable, according to counter_engine_map.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_MAP_SIZE </em></em></em></td><td><em><em><em>counter_engine_map_size </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>If counter_engine_map_enable is set, this SOC property indicates the Counter-Set size (number of counters).  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_MAP_FWD_GREEN_OFFSET </em></em></em></td><td><em><em><em>counter_engine_map_fwd_green_offset </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Counter offset inside the Counter-Set for the forward green counter. Applicable if counter_engine_map_enable is enabled.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_MAP_FWD_YELLOW_OFFSET </em></em></em></td><td><em><em><em>counter_engine_map_fwd_yellow_offset </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Counter offset inside the Counter-Set for the forward yellow counter. Applicable if counter_engine_map_enable is enabled.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_MAP_FWD_RED_OFFSET </em></em></em></td><td><em><em><em>counter_engine_map_fwd_red_offset </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Counter offset inside the Counter-Set for the forward red counter. Applicable if counter_engine_map_enable is enabled.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_MAP_FWD_BLACK_OFFSET </em></em></em></td><td><em><em><em>counter_engine_map_fwd_black_offset </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Counter offset inside the Counter-Set for the forward black counter. Applicable if counter_engine_map_enable is enabled.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_MAP_DROP_GREEN_OFFSET </em></em></em></td><td><em><em><em>counter_engine_map_drop_green_offset </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Counter offset inside the Counter-Set for the drop green counter. Applicable if counter_engine_map_enable is enabled.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_MAP_DROP_YELLOW_OFFSET </em></em></em></td><td><em><em><em>counter_engine_map_drop_yellow_offset </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Counter offset inside the Counter-Set for the drop yellow counter. Applicable if counter_engine_map_enable is enabled.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_MAP_DROP_RED_OFFSET </em></em></em></td><td><em><em><em>counter_engine_map_drop_red_offset </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Counter offset inside the Counter-Set for the drop red counter. Applicable if counter_engine_map_enable is enabled.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_MAP_DROP_BLACK_OFFSET </em></em></em></td><td><em><em><em>counter_engine_map_drop_black_offset </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Counter offset inside the Counter-Set for the drop black counter. Applicable if counter_engine_map_enable is enabled.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_VOQ_QUEUE_SET_SIZE </em></em></em></td><td><em><em><em>counter_engine_voq_queue_set_size </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>Selects number of queues per counter set on Dune Packet Processor counter engine, when the engine source is VOQ. Uses port mode to differentiate between counter engines, not ports. First such counter engine defaults to 1 queue per counter set. If more than one processor uses VOQ source, later processors default to same setting as the immediately previous one in VOQ mode.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_OOB_TYPE </em></em></em></td><td><em><em><em>fc_oob_type </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Flow Control Out-Of-Band port type. Values: 0 =&gt; not used/unknown, 1 =&gt; spi, 2 =&gt; Interlaken, 3 =&gt; HCFC, 4 =&gt; COE, 5 =&gt; E2E. COE and E2E are supported by Jericho For Dune devices the port range is [0-1]  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_OOB_MODE </em></em></em></td><td><em><em><em>fc_oob_mode </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Flow Control Out-Of-Band port mode. Values: 0 =&gt; disable, 0x1 =&gt; enable Rx flow control, 0x2 =&gt; enable Tx flow control. Depending on h/w capability both enable Rx flow control and enable TX flow control could be specified. This is a bitwise definition. This allows the user to specify the mode via a single entry. For Dune devices the port range is [0-1]  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_OOB_CALENDER_LENGTH </em></em></em></td><td><em><em><em>fc_oob_calender_length </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Flow Control Out-Of-Band calender length. For Dune devices the port range is [0-1]  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_OOB_CALENDER_REP_COUNT </em></em></em></td><td><em><em><em>fc_oob_calender_rep_count </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>Flow Control Out-Of-Band repeat count. For Dune devices the port range is [0-1]  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_INBAND_INTLKN_TYPE </em></em></em></td><td><em><em><em>fc_inband_intlkn_type </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Flow Control InBand(interlaken) port type. Values: 0 =&gt; not used/unknown, 1 =&gt; Interlaken, 2 =&gt; COE, 3 =&gt; HCFC.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_INBAND_INTLKN_MODE </em></em></em></td><td><em><em><em>fc_inband_intlkn_mode </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Flow Control InBand(interlaken) port mode. Values: 0 =&gt; disable, 0x1 =&gt; enable Rx flow control, 0x2 =&gt; enable Tx flow control. depending on h/w capability both enable Rx flow control and enable TX flow control could be specified. This is a bitwise definition. This allows the user to specify the mode via a single entry. For Dune devices the port range is [0-1]  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_INBAND_INTLKN_CALENDER_LENGTH </em></em></em></td><td><em><em><em>fc_inband_intlkn_calender_length </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Flow Control InBand(interlaken) calender length. For Dune devices the port range is [0-1]  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_INBAND_INTLKN_CALENDER_REP_COUNT </em></em></em></td><td><em><em><em>fc_inband_intlkn_calender_rep_count </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>Flow Control InBand(interlaken) repeat count. For Dune devices the port range is [0-1]  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_INBAND_INTLKN_CALENDER_LLFC_MODE </em></em></em></td><td><em><em><em>fc_inband_intlkn_calender_llfc_mode </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Flow Control InBand(interlaken) LLFC calender entries. Values: 0 =&gt; disabled, , 1 =&gt; calender 0, 2 =&gt; calender 0, 16, ... For Dune devices the port range is [0-1]  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_INBAND_INTLKN_LLFC_MUB_ENABLE_MASK </em></em></em></td><td><em><em><em>fc_inband_intlkn_llfc_mub_enable_mask </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Flow Control InBand(interlaken) LLFC multi use bits mask. This is a 6 bit value. Values: 0 =&gt; disabled, non-zero =&gt; represents mask For Dune devices the port range is [0-1]  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_INBAND_INTLKN_CHANNEL_MUB_ENABLE_MASK </em></em></em></td><td><em><em><em>fc_inband_intlkn_channel_mub_enable_mask </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Flow Control InBand(interlaken) Channel multi use bits mask. This is a 6 bit value. Values: 0 =&gt; disabled, non-zero =&gt; represents mask For Dune devices the port range is [0-1]  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_CALENDAR_E2E_STATUS_NOF_ENTRIES </em></em></em></td><td><em><em><em>fc_calendar_e2e_status_nof_entries </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>8B </em></em></em></td><td><em><em><em>PP E2E FC status size Valid value: 8B/16B/32B/48B/64B  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_CALENDAR_PAUSE_RESOLUTION </em></em></em></td><td><em><em><em>fc_calendar_pause_resolution </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>PP COE Pause counter rate. Unit: usec.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_CALENDAR_INDICATION_INVERT </em></em></em></td><td><em><em><em>fc_calendar_indication_invert </em></em></em></td><td><em><em><em>FALSE </em></em></em></td><td><em><em><em>PP E2E FC polarity.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_CALENDAR_COE_MODE </em></em></em></td><td><em><em><em>fc_calendar_coe_mode </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>PAUSE </em></em></em></td><td><em><em><em>PP COE Mode Valid value: PAUSE/PFC  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_COE_MAC_ADDRESS </em></em></em></td><td><em><em><em>fc_coe_mac_address </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>01:80:C2:00:00:01 </em></em></em></td><td><em><em><em>Set the mac address of COE FC packet (48 bits)  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_COE_ETHERTYPE </em></em></em></td><td><em><em><em>fc_coe_ethertype </em></em></em></td><td><em><em><em>0x8808 </em></em></em></td><td><em><em><em>set EtherType of COE FC packet.(16bits)  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_COE_DATA_OFFSET </em></em></em></td><td><em><em><em>fc_coe_data_offset </em></em></em></td><td><em><em><em>2 </em></em></em></td><td><em><em><em>define offset in bytes from after Ethernet Frame for COE FC data. Valid range = [0-31]  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_COE_CALENDER_LENGTH </em></em></em></td><td><em><em><em>fc_coe_calender_length </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>256 </em></em></em></td><td><em><em><em>Flow Control COE calender length. Port range is [0-1]  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PHY_CLOCK_ENABLE </em></em></em></td><td><em><em><em>phy_clock_enable </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>This controls whether to extract the recovered clock or not. (same as SyncE)  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM_TUNNEL_TERM_COMPATIBLE_MODE </em></em></em></td><td><em><em><em>bcm_tunnel_term_compatible_mode </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Enable Tunnel Termination for protocol types, compatible for all devices. Setting the compatible mode ignores protocol match and sets protocol mask to zero.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLS_TUNNEL_TERM_LABEL_RANGE_MIN </em></em></em></td><td><em><em><em>mpls_tunnel_term_label_range_min </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>this property is prefixed by the range number ("&lt;/em&gt;#"). The value that is assigned to this property configures the label range start 0: First label in range number 0 1: First label in range number 1 2: First label in range number 2  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLS_TUNNEL_TERM_LABEL_RANGE_MAX </em></em></em></td><td><em><em><em>mpls_tunnel_term_label_range_max </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>this property is prefixed by the range number ("_#"). The value that is assigned to this property configures the label range end 0: Last label in range number 0 1: Last label in range number 1 2: Last label in range number 2  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_EGRESS_ENCAP_IP_TUNNEL_RANGE_MIN </em></em></em></td><td><em><em><em>egress_encap_ip_tunnel_range_min </em></em></em></td><td><em><em><em>4095 </em></em></em></td><td><em><em><em>Set the start range of the egress encapsulation ip tunnel  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_EGRESS_ENCAP_IP_TUNNEL_RANGE_MAX </em></em></em></td><td><em><em><em>egress_encap_ip_tunnel_range_max </em></em></em></td><td><em><em><em>4095 </em></em></em></td><td><em><em><em>Set the end range of the egress encapsulation ip tunnel  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_EGRESS_MULTICAST_DIRECT_BITMAP_MIN </em></em></em></td><td><em><em><em>egress_multicast_direct_bitmap_min </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Set the start range of the egress multicast bitmap type  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_EGRESS_MULTICAST_DIRECT_BITMAP_MAX </em></em></em></td><td><em><em><em>egress_multicast_direct_bitmap_max </em></em></em></td><td><em><em><em>4095 </em></em></em></td><td><em><em><em>Set the end range of the egress multicast bitmap type  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MULTICAST_NOF_INGRESS_BITMAP </em></em></em></td><td><em><em><em>multicast_nof_ingress_bitmap </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Set the nof ingress multicast bitmap ids  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MULTICAST_NOF_EGRESS_BITMAP </em></em></em></td><td><em><em><em>multicast_nof_egress_bitmap </em></em></em></td><td><em><em><em>8192 </em></em></em></td><td><em><em><em>Set the nof egress multicast bitmap ids  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PORT_PRIORITIES </em></em></em></td><td><em><em><em>port_priorities </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>2 </em></em></em></td><td><em><em><em>Set the number of Outgoing local port queue-pairs (1/2/8) per port  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PORT_PRIORITIES_SCH </em></em></em></td><td><em><em><em>port_priorities_sch </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>2 </em></em></em></td><td><em><em><em>Set the number of SCH HRs (1/2/4/8) per port  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_EGRESS_SHARED_RESOURCES_MODE </em></em></em></td><td><em><em><em>egress_shared_resources_mode </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>Strict </em></em></em></td><td><em><em><em>Set the shared multicast resource mode Strict Discrete  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_VOQ_MAPPING_MODE </em></em></em></td><td><em><em><em>voq_mapping_mode </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>INDIRECT </em></em></em></td><td><em><em><em>Mapping VOQs to Destination-Device and PP-DSP modes DIRECT INDIRECT  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MULTICAST_ID_OFFSET </em></em></em></td><td><em><em><em>multicast_id_offset </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Define the 4 multicast ID offsets for the four incoming interfaces. Add suffix <em>nif/_recycling/_cpu/_olp to choose which offset incoming interface to configure.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_OTM_PORT_PACKET_RATE </em></em></em></em></td><td><em><em><em><em>otm_port_packet_rate </em></em></em></em></td><td><em><em><em><em>Port String </em></em></em></em></td><td><em><em><em><em>DATA </em></em></em></em></td><td><em><em><em><em>Define outgoing port rate mode in data rate or packet rate. The configuration is per port. Valid values: DATA PACKET  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_NUMBER_OF_TRUNKS </em></em></em></em></td><td><em><em><em><em>number_of_trunks </em></em></em></em></td><td><em><em><em><em>String </em></em></em></em></td><td><em><em><em><em>1024 </em></em></em></em></td><td><em><em><em><em>Set the number of LAGs: 1024, 512, 256, 128 or 64  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_TRUNK_RESOLVE_USE_LB_KEY_MSB_STACK </em></em></em></em></td><td><em><em><em><em>trunk_resolve_use_lb_key_msb_stack </em></em></em></em></td><td><em><em><em><em>String </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Using the lb-key's MSB in stack trunk resolutions. To use the MSB, set the property to '1'.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_TRUNK_RESOLVE_USE_LB_KEY_MSB_SMOOTH_DIVISION </em></em></em></em></td><td><em><em><em><em>trunk_resolve_use_lb_key_msb_smooth_division </em></em></em></em></td><td><em><em><em><em>String </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Using the lb-key's MSB in smooth-division trunk resolutions. To use the MSB, set the property to '1'.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_OTM_BASE_Q_PAIR </em></em></em></em></td><td><em><em><em><em>otm_base_q_pair </em></em></em></em></td><td><em><em><em><em>Port </em></em></em></em></td><td><em><em><em><em>Explicity control local port to OTM-queue base pair assignment. Range: 0-255  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_PORT_BASE_HR </em></em></em></em></td><td><em><em><em><em>port_base_hr </em></em></em></em></td><td><em><em><em><em>Port </em></em></em></em></td><td><em><em><em><em>Explicity control local port to base hr assignment. Range: 0-255  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_QUEUE_LEVEL_INTERFACE </em></em></em></em></td><td><em><em><em><em>queue_level_interface </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>enable / disable queue level interface. 0: disable 1: enable  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_BCM886XX_AUXILIARY_TABLE_MODE </em></em></em></em></td><td><em><em><em><em>bcm886xx_auxiliary_table_mode </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Specify the "Auxiliary table" mode (0/1/2). Valid values: 0: Private VLAN support 1: Split horizon mode 2: Mac-In-Mac support  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_BCM886XX_PORT_EXTEND_P2P </em></em></em></em></td><td><em><em><em><em>bcm886xx_port_extend_p2p </em></em></em></em></td><td><em><em><em><em>Port </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>bcm886xx_port_extend_p2p</em>&lt;port&gt;. 0/1 (Disable / Enable look up on this port). Valid values: 0 1  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PHY_LR_INITIAL_MODE </em></em></em></td><td><em><em><em>phy_lr_initial_mode </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>-1 </em></em></em></td><td><em><em><em>Initial settings. Not including the settings in CTRL/ADVA  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PHY_LR_INITIAL_CTRL </em></em></em></td><td><em><em><em>phy_lr_initial_ctrl </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>-1 </em></em></em></td><td><em><em><em>Initial speed, pairs, LDS(Autoneg), master/slave, unidirectional settings  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PHY_LR_INITIAL_ADVA </em></em></em></td><td><em><em><em>phy_lr_initial_adva </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>-1 </em></em></em></td><td><em><em><em>Initial advertised ability  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SYSTEM_SET_DMA_LOW_ENDIANESS </em></em></em></td><td><em><em><em>system_set_dma_low_endianess </em></em></em></td><td><em><em><em>FALSE </em></em></em></td><td><em><em><em>select wether to set memory/table DMA access to use low endianess in host memory  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MMU_LOSSLESS </em></em></em></td><td><em><em><em>mmu_lossless </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>Set the default MMU lossless behavior  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MMU_LOSSLESS_PBMP </em></em></em></td><td><em><em><em>mmu_lossless_pbmp </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Select ports to apply MMU lossless configuration (valid only if mmu_lossless=1). This property is only required for specific chips that have limited MMU lossless ports, such as BCM5354x. For example, enable MMU lossless mode on port 4~7. mmu_lossless=1 mmu_lossless_pbmp=0xf0  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SA_AUTH_ENABLED </em></em></em></td><td><em><em><em>sa_auth_enabled </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Select whether to enable/disable SA authentication on the device  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_ENABLE_TX </em></em></em></td><td><em><em><em>ilkn_retransmit_enable_tx </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>FALSE </em></em></em></td><td><em><em><em>Retransmission enable Tx  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_ENABLE_RX </em></em></em></td><td><em><em><em>ilkn_retransmit_enable_rx </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>FALSE </em></em></em></td><td><em><em><em>Retransmission enable Rx  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_BUFFER_SIZE </em></em></em></td><td><em><em><em>ilkn_retransmit_buffer_size </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>255 </em></em></em></td><td><em><em><em>Retransmission Buffer size in entries of 128 Bytes. Range: 1-255  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_NUM_REQUESTS_RESENT </em></em></em></td><td><em><em><em>ilkn_retransmit_num_requests_resent </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Number of times a retransmit request is resent for a specific sequence number before indicating a fatal error. Range: 0 - 14  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_NUM_SN_REPETITIONS_TX </em></em></em></td><td><em><em><em>ilkn_retransmit_num_sn_repetitions_tx </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>Number of Sequence Number repetitions Tx If 1, then the sequence number is always increased by 1. If 2, each sequence number is put on 2 consecutive packets Valid values: 1/2/4/8  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_NUM_SN_REPETITIONS_RX </em></em></em></td><td><em><em><em>ilkn_retransmit_num_sn_repetitions_rx </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>Number of Sequence Number repetitions Rx. If 1, then the sequence number is always increased by 1. If 2, each sequence number is put on 2 consecutive packets Valid values: 1/2/4/8  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_RX_TIMEOUT_WORDS </em></em></em></td><td><em><em><em>ilkn_retransmit_rx_timeout_words </em></em></em></td><td><em><em><em>Number of ILKN words to wait before considering the request as failed. Range: 0 - 0xFFFF  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_RX_TIMEOUT_SN </em></em></em></td><td><em><em><em>ilkn_retransmit_rx_timeout_sn </em></em></em></td><td><em><em><em>Number of Sequence numbers to wait after a Retransmit request before considering the request as failed. Range: 0 - 0xFF  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_RX_IGNORE </em></em></em></td><td><em><em><em>ilkn_retransmit_rx_ignore </em></em></em></td><td><em><em><em>Number of ILKN words to ignore if consecutive errors are received. Range: 0 - 0xFFFF  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_RX_WATCHDOG </em></em></em></td><td><em><em><em>ilkn_retransmit_rx_watchdog </em></em></em></td><td><em><em><em>Number of ILKN words received from the error event and before the packet is received again for the Watchdog on the retransmit logic. Range: 0 - 0xFFFF  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_RX_RESET_WHEN_ERROR_ENABLE </em></em></em></td><td><em><em><em>ilkn_retransmit_rx_reset_when_error_enable </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>If set enable reset of rx retransmit logic in case of error.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_RX_RESET_WHEN_ALLIGNED_ERROR_ENABLE </em></em></em></td><td><em><em><em>ilkn_retransmit_rx_reset_when_alligned_error_enable </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>If set and ilkn_rx_retransmit_reset_when_error is set, the rx retransmit logic will be restarted in case that allignment is lost.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_RX_RESET_WHEN_RETRY_ERROR_ENABLE </em></em></em></td><td><em><em><em>ilkn_retransmit_rx_reset_when_retry_error_enable </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>If set and ilkn_rx_retransmit_reset_when_error is set, the rx retransmit logic will be restarted in case that retry error occures.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_RX_RESET_WHEN_WRAP_AFTER_DISC_ERROR_ENABLE </em></em></em></td><td><em><em><em>ilkn_retransmit_rx_reset_when_wrap_after_disc_error_enable </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>If set and ilkn_rx_retransmit_reset_when_error is set, the rx retransmit logic will be restarted in case that too many bursts received after the discontinuity event.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_RX_RESET_WHEN_WRAP_BEFORE_DISC_ERROR_ENABLE </em></em></em></td><td><em><em><em>ilkn_retransmit_rx_reset_when_wrap_before_disc_error_enable </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>If set and ilkn_rx_retransmit_reset_when_error is set, the rx retransmit logic will be restarted in case the expected sequence number is received before the discontinuity event.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_RX_RESET_WHEN_TIMOUT_ERROR_ENABLE </em></em></em></td><td><em><em><em>ilkn_retransmit_rx_reset_when_timout_error_enable </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>If set and ilkn_rx_retransmit_reset_when_error is set, the rx retransmit logic will be restarted in case that timout error occures.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_TX_WAIT_FOR_SEQ_NUM_CHANGE_ENABLE </em></em></em></td><td><em><em><em>ilkn_retransmit_tx_wait_for_seq_num_change_enable </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>If set, when retransmit starts, the TX will wait to detect sequence number change in the data from the buffer before retransmitting.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_RETRANSMIT_TX_IGNORE_REQUESTS_WHEN_FIFO_ALMOST_EMPTY </em></em></em></td><td><em><em><em>ilkn_retransmit_tx_ignore_requests_when_fifo_almost_empty </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>-If set, the TX will ignore incoming retransmit request when there are less bursts in the FIFO bursts than bursts per sequence number;  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_DRAM0_CLAMSHELL_ENABLE </em></em></em></td><td><em><em><em>dram0_clamshell_enable </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>FALSE </em></em></em></td><td><em><em><em>If set, DRAM interface swap its HW PIN pairs during init. Note: Only one of DRAMs can have its PIN swapped. Valid values: FALSE/TRUE  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_DRAM_CRC_DEL_BUFFER_MAX_RECLAIMS </em></em></em></td><td><em><em><em>dram_crc_del_buffer_max_reclaims </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>The Max number of crc error per DRAM buffer before that interrupt application delete this buffer. Range: 0 - 0xFFFFFFFF  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_DRAM1_CLAMSHELL_ENABLE </em></em></em></td><td><em><em><em>dram1_clamshell_enable </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>FALSE </em></em></em></td><td><em><em><em>If set, DRAM interface swap its HW PIN pairs during init. Note: Only one of DRAMs can have its PIN swapped. Valid values: FALSE/TRUE  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SYSTEM_RED_ENABLE </em></em></em></td><td><em><em><em>system_red_enable </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Set System-Red functionality. Note: In BCM88650 device if Set, number of system ports is limited to 4K  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BHH_NUM_SESSIONS </em></em></em></td><td><em><em><em>bhh_num_sessions </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Number of BHH sessions  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLS_OAM_NUM_SESSIONS </em></em></em></td><td><em><em><em>mpls_oam_num_sessions </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Total number of MPLS OAM sessions. This would be the total number of BHH and MPLS LM/DM sessions that can be run in both firmware and any other OLP This property would also decide if we allocate 8 hardware indexes for each MPLS OAM session or one hardware index  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BHH_COSQ </em></em></em></td><td><em><em><em>bhh_cosq </em></em></em></td><td><em><em><em>46 </em></em></em></td><td><em><em><em>BHH cosq  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BHH_CARRIER_CODE </em></em></em></td><td><em><em><em>bhh_carrier_code </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>ITU-T Carrier Code (ICC) to use in BHH LB ICC-based MIP ID. Length is six bytes, must be specified using a mac address like format, e.g 00:11:22:33:44:55  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BHH_NODE_ID </em></em></em></td><td><em><em><em>bhh_node_id </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Node ID to use in BHH LB ICC-based MIP ID  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BHH_NUM_LM_ENABLED_SECTION_MEPS </em></em></em></td><td><em><em><em>bhh_num_lm_enabled_section_meps </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Number of LM enabled BHH section meps  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SIMPLE_VLAN_TRANSLATION_ENABLE </em></em></em></td><td><em><em><em>simple_vlan_translation_enable </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>Enable will set device to support only simple vlan translation i.e.: lookup of port or portxvlan or portxvlanxvlan. In this mode, assume a minimal usage of the vlan translation, for example,parallel lookups of portxvlan with portxvlanxvlan will be disabled. Set this mode for MPLS-core device  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLS_TERMINATION_LABEL_INDEX_ENABLE </em></em></em></td><td><em><em><em>mpls_termination_label_index_enable </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>MPLS termination with known stack (e.g. adding 2nd label) enables termination of label only on the required location, in the MPLS stack and not over all different,locations in the MPLS stack. In this mode, no need to duplicate MPLS entries  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FAST_REROUTE_LABELS_ENABLE </em></em></em></td><td><em><em><em>fast_reroute_labels_enable </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Enable indicates device supports fast reroute (FRR) labels. Disable this mode provides the ability to add up to 64K label entries (and not 32K).  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MMU_SHAPER_REFRESH_INTERVAL </em></em></em></td><td><em><em><em>mmu_shaper_refresh_interval </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Enable flexibility of setting shaper refresh interval.The configuration is a mutiplier factor of 1.95usec. The supported factors are 1, 2 and 4 based on number of queues. i.e 1024 or fewer queues: 1.95 usec, 3.096 usec and 7.8125 usec 1025 to 2048 queues: 3.096 usec and 7.8125 usec 2048 to 4096 queues: 7.8125 usec.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM886XX_OCB_ENABLE </em></em></em></td><td><em><em><em>bcm886xx_ocb_enable </em></em></em></td><td><em><em><em>TRUE </em></em></em></td><td><em><em><em>Enable the OCB (On-Chip Buffer). Enabled by default.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM886XX_OCB_DATABUFFER_SIZE </em></em></em></td><td><em><em><em>bcm886xx_ocb_databuffer_size </em></em></em></td><td><em><em><em>128 </em></em></em></td><td><em><em><em>The size of a single data buffer in the OCB. Allowed values: 128/256/512/1024 Bytes. Default: 128 Bytes.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SERDES_NIF_CLK_FREQ </em></em></em></td><td><em><em><em>serdes_nif_clk_freq </em></em></em></td><td><em><em><em>0=125MHz, 1=156.25MHz </em></em></em></td><td><em><em><em>Reference clock frequency for the Network Interface SerDeses. Default: 125.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SERDES_FABRIC_CLK_FREQ </em></em></em></td><td><em><em><em>serdes_fabric_clk_freq </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>Reference clock frequency for the Fabric SerDeses . 0=125MHz, 1=156.25MHz  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_SPI_INDICATION_INVERT </em></em></em></td><td><em><em><em>fc_spi_indication_invert </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>FALSE </em></em></em></td><td><em><em><em>This option controls the meaning of '0'/'1' in the of Calendar FC indications per interface (2). If unset (default), use the standard FC indication. If set, use an inverted FC indication.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_INTLKN_INDICATION_INVERT </em></em></em></td><td><em><em><em>fc_intlkn_indication_invert </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>FALSE </em></em></em></td><td><em><em><em>This option controls the meaning of '0'/'1' in the of Calendar FC indications per interface (2). If unset (default), use the standard FC indication. If set, use an inverted FC indication.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_METAFRAME_SYNC_PERIOD </em></em></em></td><td><em><em><em>ilkn_metaframe_sync_period </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>2048 </em></em></em></td><td><em><em><em>The maximal interval, in words, between meta-frame sync words (see section 5.4.3 of Interlaken spec 1.1). Units: words (67-bit blocks). Default: 2K. Range: 64 - 16K.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_INTERFACE_STATUS_IGNORE </em></em></em></td><td><em><em><em>ilkn_interface_status_ignore </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Enable\Disable ILKN status message check.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_ILKN_INTERFACE_STATUS_OOB_IGNORE </em></em></em></td><td><em><em><em>ilkn_interface_status_oob_ignore </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>1 </em></em></em></td><td><em><em><em>Enable\Disable ILKN status message sent through an out-of-band interface.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_DEFAULT_TRAP_STRENGTH </em></em></em></td><td><em><em><em>default_trap_strength </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Trap strength used when drop / trap packets to CPU.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_DEFAULT_SNOOP_STRENGTH </em></em></em></td><td><em><em><em>default_snoop_strength </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Snoop strength used when snoop packets to CPU  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_OAM_TRAP_STRENGTH_PASSIVE </em></em></em></td><td><em><em><em>oam_trap_strength_passive </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Specify the trap strength that should be used for passive OAM trap. If this is not specified, the strength from spn_DEFAULT_TRAP_STRENGTH would be used for passive traps.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_OAM_TRAP_STRENGTH_LEVEL </em></em></em></td><td><em><em><em>oam_trap_strength_level </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Specify the trap strength that should be used for level OAM trap. If this is not specified, the strength from spn_DEFAULT_TRAP_STRENGTH would be used for level traps.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_OAM_TRAP_STRENGTH_INJECTED </em></em></em></td><td><em><em><em>oam_trap_strength_injected </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Specify the trap strength that should be used for injected OAM packets. If this is not specified, the strength from spn_DEFAULT_TRAP_STRENGTH would be used.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_OAM_DEFAULT_TRAP_STRENGTH </em></em></em></td><td><em><em><em>oam_default_trap_strength </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Specify the oam default trap strength that should be used for OAM trap. If this is not specified, the strength from spn_DEFAULT_TRAP_STRENGTH would be used for oam traps.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_OAM_FORWARD_TRAP_STRENGTH </em></em></em></td><td><em><em><em>oam_forward_trap_strength </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Specify the forward trap strength that should be used for forward OAM trap. If this is not specified, the strength from spn_DEFAULT_TRAP_STRENGTH would be used.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM886XX_PDM_MODE </em></em></em></td><td><em><em><em>bcm886xx_pdm_mode </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>PDM Mode. 0: simple (default), 1: extended (mandatory for LLFC-VSQ, PFC-VSQ, or ST-VSQ)  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_SYNTH_DRAM_FREQ </em></em></em></td><td><em><em><em>synth_dram_freq </em></em></em></td><td><em><em><em>25 </em></em></em></td><td><em><em><em>received external synthesizer clock frequency default value: 25MHz  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM886XX_OCB_REPARTITION </em></em></em></td><td><em><em><em>bcm886xx_ocb_repartition </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Repartition of the OCB memory pointers. 0: 800nicast and 20% Multicast, 1: Unicast-Only default value: 0  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM56333_PBMP_GE_LINERATE </em></em></em></td><td><em><em><em>bcm56333_pbmp_ge_linerate </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>choose GE port between guarantee line rate vs less than line rate on 56333.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PBMP_ESM_ELIGIBLE </em></em></em></td><td><em><em><em>pbmp_esm_eligible </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>On 56640 devices bitmap of ports which participate in ESM searches  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PORT_SCHED_HSP </em></em></em></td><td><em><em><em>port_sched_hsp </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>use HSP scheduler for the port. On TD2/TD2+ chip, only the lowest 16 MMU port numbers on each pipe can be configured to reside in the HSP scheduler. Port that enabled in the HSP scheduler, reserves an additional MMU port with offset of 36.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM8823X_4X20_1 </em></em></em></td><td><em><em><em>bcm8823x_4x20_1 </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Select BCM8823X TDM table for mode: 4*20G Xport, 1G CPU  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM8823X_4X10_2X20_1 </em></em></em></td><td><em><em><em>bcm8823x_4x10_2x20_1 </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Select BCM8823X TDM table for mode: 4*10G Xport, 2*20G Requeue, 1G CPU  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM8823X_2X20_2X20_1 </em></em></em></td><td><em><em><em>bcm8823x_2x20_2x20_1 </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Select BCM8823X TDM table for mode: 2*20G Xport, 2*20G Requeue, 1G CPU  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM8823X_2X24_1 </em></em></em></td><td><em><em><em>bcm8823x_2x24_1 </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Select BCM8823X TDM table for mode: 2*24G Xport, 1G CPU  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM8823X_2X24_2X20_1 </em></em></em></td><td><em><em><em>bcm8823x_2x24_2x20_1 </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Select BCM8823X TDM table for mode: 2*24G and 2*20G Xport, 1G CPU Below are the values to set based on the interface speeds Value IF0 IF1 IF2 IF3 1: 24 24 20 20 2: 24 20 24 20 3: 24 20 20 24 4: 20 24 24 20 5: 20 24 20 24 6: 20 20 24 24  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM8823X_4X11_1X25_1X11 </em></em></em></td><td><em><em><em>bcm8823x_4x11_1x25_1x11 </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Select BCM8823X TDM table for mode: 4x11G Xport + 25G Requeue0 + 11G Requeue1  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM8823X_4X11_1X12_1X24 </em></em></em></td><td><em><em><em>bcm8823x_4x11_1x12_1x24 </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Select BCM8823X TDM table for mode: 4x11G Xport + 12G Requeue0 + 24G Requeue1  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM8823X_4X11_1X11_1X25 </em></em></em></td><td><em><em><em>bcm8823x_4x11_1x11_1x25 </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Select BCM8823X TDM table for mode: 4x11G Xport + 11G Requeue0 + 25G Requeue1  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM8823X_4X11_2X18 </em></em></em></td><td><em><em><em>bcm8823x_4x11_2x18 </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Select BCM8823X TDM table for mode: 4x11G Xport + 2x18G Requeue  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_L3_VRRP_MAX_VID </em></em></em></td><td><em><em><em>l3_vrrp_max_vid </em></em></em></td><td><em><em><em>4096 </em></em></em></td><td><em><em><em>L3 VRRP max VID. Support VRID configuration on VLANs: 0 - l3_vrrp_max_vid. This affects maximal number of VRIDs to support on each VLAN. Possible values are: 4K, 2K, 1K, 512 and 256.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_L3_VRRP_IPV6_DISTINCT </em></em></em></td><td><em><em><em>l3_vrrp_ipv6_distinct </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>L3 VRRP IPV6 distinct. Whether to to enable separate VRID configuration for IPv4 and IPv6.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MMU_DYNAMIC_SCHED_UPDATE </em></em></em></td><td><em><em><em>mmu_dynamic_sched_update </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Option to enable dynamic update of scheduler mode  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MMU_QUEUE_FLUSH_TIMEOUT </em></em></em></td><td><em><em><em>mmu_queue_flush_timeout </em></em></em></td><td><em><em><em>20000 </em></em></em></td><td><em><em><em>Timeout delay in microseconds for queue flush complete  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_POLICER_INGRESS_COUNT </em></em></em></td><td><em><em><em>policer_ingress_count </em></em></em></td><td><em><em><em>64 </em></em></em></td><td><em><em><em>Number of policers to allocate for ingress processing. Valid values: 0, 32K, 64K, 128K  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_POLICER_EGRESS_COUNT </em></em></em></td><td><em><em><em>policer_egress_count </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Number of policers to allocate for egress processing. Valid values: 0, 32K, 64K  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_POLICER_INGRESS_SHARING_MODE </em></em></em></td><td><em><em><em>policer_ingress_sharing_mode </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Sharing mode to allocate meters for ingress processing. Valid values: 0 = NONE (No sharing. One meter may be applied per packet), 1 = SERIAL (Policers are arranged in pairs. The result of the first meter is fed into the second meter), 2 = PARALLEL (Policers are arranged in pairs. The final meter result is the worst-case result of the two meters)  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_POLICER_EGRESS_SHARING_MODE </em></em></em></td><td><em><em><em>policer_egress_sharing_mode </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Sharing mode to allocate meters for egress processing. Valid values: 0 = NONE (No sharing. One meter may be applied per packet), 1 = SERIAL (Policers are arranged in pairs. The result of the first meter is fed into the second meter), 2 = PARALLEL (Policers are arranged in pairs. The final meter result is the worst-case result of the two meters)  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_FC_OOB_TX_FREQ_RATIO </em></em></em></td><td><em><em><em>fc_oob_tx_freq_ratio </em></em></em></td><td><em><em><em>Port </em></em></em></td><td><em><em><em>4 </em></em></em></td><td><em><em><em>Sets the Flow Control OOB TX Speed relatively to the Core Clock. Possible values: 1 - Same as Core Clock 2 - Core Clock / 2 4 - Core Clock / 4 8 - Core Clock / 8  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_IPV4_NUM_VRFS </em></em></em></td><td><em><em><em>ipv4_num_vrfs </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Number of Virtual Routing and Forwarding ID for the device. Available VRF are 0,1,... ipv4_num_vrfs-1. Set to 0 when routing is disabled.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_IPV4_NUM_ROUTES </em></em></em></td><td><em><em><em>ipv4_num_routes </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Number of IPv4 route entries to be supported in subnet database. This is the total number for all VRFs in device.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM886XX_IPV4_SLICE1_SIZE </em></em></em></td><td><em><em><em>bcm886xx_ipv4_slice1_size </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Number of bits to consider in first memory.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM886XX_IPV4_SLICE2_SIZE </em></em></em></td><td><em><em><em>bcm886xx_ipv4_slice2_size </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Number of bits to consider in second memory.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM886XX_IPV4_SLICE3_SIZE </em></em></em></td><td><em><em><em>bcm886xx_ipv4_slice3_size </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Number of bits to consider in third memory.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM886XX_IPV4_SLICE4_SIZE </em></em></em></td><td><em><em><em>bcm886xx_ipv4_slice4_size </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Number of bits to consider in 4th memory.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM886XX_IPV4_SLICE5_SIZE </em></em></em></td><td><em><em><em>bcm886xx_ipv4_slice5_size </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Number of bits to consider in 5th memory.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_BCM886XX_IPV4_SLICE6_SIZE </em></em></em></td><td><em><em><em>bcm886xx_ipv4_slice6_size </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Number of bits to consider in 6th memory.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_VLAN_MATCH_CRITERIA_MODE </em></em></em></td><td><em><em><em>vlan_match_criteria_mode </em></em></em></td><td><em><em><em>default </em></em></em></td><td><em><em><em>default pcp_lookup - PCP lookup: If set PCP is taking into account as part of Logical L2 interface, when set Mac termination is disabled pon_pcp_ethertype - PCP and ETHERTYPE lookup: Whether to permit the use of PCP and Ethernet type in the AC matching lookup.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_VLAN_MATCH_DB_MODE </em></em></em></td><td><em><em><em>vlan_match_db_mode </em></em></em></td><td><em><em><em>String </em></em></em></td><td><em><em><em>default </em></em></em></td><td><em><em><em>default full_db - set db mode for Logical L2 interfaces lookups. Full DB: support up to 64K entries of vlan translation, when set Mac termination is disabled  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PORT_SCHED_DYNAMIC </em></em></em></td><td><em><em><em>port_sched_dynamic </em></em></em></td><td><em><em><em>default </em></em></em></td><td><em><em><em>default Enable Triumph3 synamic scheduler mode change  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MPLS_CONTEXT </em></em></em></td><td><em><em><em>mpls_context </em></em></em></td><td><em><em><em>global </em></em></em></td><td><em><em><em>Possible values: global port interface port_and_interface  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_DPLL_PARAMS </em></em></em></td><td><em><em><em>dpll_params </em></em></em></td><td><em><em><em>Set default parameters for the DPLL command. Comma-Separated-Values. DevSel, CPOL, CPHA, AddrBitOrder, DataBitOrder, AddrWidth, UseBrstBit, UseRwBit  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_FORMAT </em></em></em></td><td><em><em><em>counter_engine_format </em></em></em></td><td><em><em><em>Port String </em></em></em></td><td><em><em><em>PACKETS_AND_BYTES </em></em></em></td><td><em><em><em>Selects the format of the counter engine commands. Uses port mode to differentiate between counter engines(not ports) Allowed values: PACKETS : Count only Packets BYTES : Count only bytes PACKETS_AND_BYTES: Count Packets and bytes LATENCY: Count ingress latency MAX_QUEUE_SIZE  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_REPLICATED_PACKETS </em></em></em></td><td><em><em><em>counter_engine_replicated_packets </em></em></em></td><td><em><em><em>Port String </em></em></em></td><td><em><em><em>ALL_COPIES </em></em></em></td><td><em><em><em>Indicate which packets are counted: Allowed values: ALL_COPIES : Count all packets, including replicated packets FWD_COPIES : count only forwarded packets, including Multicast replicated packets , but not snooped-mirrored packets ONE_COPY : only one replication per incoming packet  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_COUNTER_ENGINE_SAMPLING_INTERVAL </em></em></em></td><td><em><em><em>counter_engine_sampling_interval </em></em></em></td><td><em><em><em>300 </em></em></em></td><td><em><em><em>Define the sampling rate to read the near-to-overflow counters from a prefetch FIFO. interval in microseconds  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_POLICER_RESULT_MAP </em></em></em></td><td><em><em><em>policer_result_map </em></em></em></td><td><em><em><em>NONE </em></em></em></td><td><em><em><em>Map the policer result. Allowed values: INGR: Meter result affect ingress TM only, does not affect egress TM and remark. EGR: Meter result affect egress TM and remark, does not affect ingress TM. INGR_EGR: Meter result affect both ingress TM, egress TM and remark. NONE: No affect for metering.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_POLICER_RESULT_PARALLEL_COLOR_MAP </em></em></em></td><td><em><em><em>policer_result_parallel_color_map </em></em></em></td><td><em><em><em>Set the color result function in policer parallel mode. Possible values: BEST / WORST (default).  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_POLICER_RESULT_PARALLEL_BUCKET_UPDATE </em></em></em></td><td><em><em><em>policer_result_parallel_bucket_update </em></em></em></td><td><em><em><em>Indicate in policer parallel mode which bucket to update. Possible values: CONSTANT, TRANSPARENT, DEFERRED.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_RATE_COLOR_BLIND </em></em></em></td><td><em><em><em>rate_color_blind </em></em></em></td><td><em><em><em>If set, the Ethernet policer is blind (no influence of the input color).  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_XGS_COMPATABILITY_STAMP_CUD </em></em></em></td><td><em><em><em>xgs_compatability_stamp_cud </em></em></em></td><td><em><em><em>False </em></em></em></td><td><em><em><em>stamp the CUD in special location for HG packets. Allowed values: True: stamp the CUD in PPD REP_ID field. False: regular stamping of CUD to FTMH.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_TRILL_MODE </em></em></em></td><td><em><em><em>trill_mode </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Trill mode: 0: disabled 1: fine-grained (single customer-tag) 2: coarse-grained (double customer-tag)  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_TRILL_MC_PRUNE_MODE </em></em></em></td><td><em><em><em>trill_mc_prune_mode </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Trill multicast prunning mod. Key for multicast database is tree-name,esadi-bit,&lt;VSI&gt;: 0: no pruninig. Key is tree-name,esadi-bit. 1: VSI pruning. Ket is tree-name,esadi-bit,VSI  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_PB_QSGMII_ALT_MAPPING </em></em></em></td><td><em><em><em>pb_qsgmii_alt_mapping </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>QSGMII Alternative Serdes mapping. Can be enabled per MAL, and will cause the following mapping: MAL 5 &ndash;&gt; Serdes Lane 1 MAL 6 &ndash;&gt; Serdes Lane 7 MAL 7 &ndash;&gt; Serdes Lane 3  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_CUSTOM_FEATURE </em></em></em></td><td><em><em><em>custom_feature </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>Customer-specific features. Is used with a propery name suffix per feature. features will likely be specific to a certain device type.  </em></em></em></td></tr>
<tr>
<td><em><em><em>spn_MAINTENANCE_DEFAULT_OVERRIDE </em></em></em></td><td><em><em><em>maintenance_default_override </em></em></em></td><td><em><em><em>0 </em></em></em></td><td><em><em><em>maintenance default override. Will be used for overrides as maintenance_default_override_&lt;stream&gt;<em>&lt;override&gt; with a suffix per feature.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_ACTION_TYPE_SIGNATURE_STAMPING </em></em></em></em></td><td><em><em><em><em>action_type_signature_stamping </em></em></em></em></td><td><em><em><em><em>FORWARDING_ACTION </em></em></em></em></td><td><em><em><em><em>Determines if the action signature is taken from the queue (QUEUE_SIGNATURE) or from the packet header (FORWARDING_ACTION) possible values are: FORWARDING_ACTION, QUEUE_SIGNATURE  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_IP4_HOST_EXTENSION_TABLE_ENABLE </em></em></em></em></td><td><em><em><em><em>ip4_host_extension_table_enable </em></em></em></em></td><td><em><em><em><em>TRUE </em></em></em></em></td><td><em><em><em><em>Enable the IPv4 Host extension table  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_PON_APPLICATION_SUPPORT_ENABLED </em></em></em></em></td><td><em><em><em><em>pon_application_support_enabled </em></em></em></em></td><td><em><em><em><em>Port </em></em></em></em></td><td><em><em><em><em>FALSE </em></em></em></em></td><td><em><em><em><em>Select if a port is PON port and PON applications are loaded.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_MAX_VP_LAGS </em></em></em></em></td><td><em><em><em><em>max_vp_lags </em></em></em></em></td><td><em><em><em><em>The maximum number of virtual port trunk groups (default is the maximum number supported by the device).  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_VLAN_TRANSLATION_INITIAL_VLAN_ENABLE </em></em></em></em></td><td><em><em><em><em>vlan_translation_initial_vlan_enable </em></em></em></em></td><td><em><em><em><em>Port </em></em></em></em></td><td><em><em><em><em>1 </em></em></em></em></td><td><em><em><em><em>If set, Initial-VID is supported. In that case BCM_VLAN_PORT_MATCH_PORT_INITIAL_VLAN can be used and different between Untagged packets and tagged packet.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_MPLS_CONTEXT_SPECIFIC_LABEL_ENABLE </em></em></em></em></td><td><em><em><em><em>mpls_context_specific_label_enable </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Enable indicates device supports Upstream assignment label on MPLS packets  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_EGRESS_ENCAP_BANK_PHASE </em></em></em></em></td><td><em><em><em><em>egress_encap_bank_phase </em></em></em></em></td><td><em><em><em><em>Port </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>This property is prefixed by the bank number ("&lt;/em&gt;#") 0-15. The value that is assigned to this property configures the bank phase access (1-4) Supported values: 0: Access phase is dynamic allocated. 1: Access phase for MPLS Tunnel, Data. 2: Access phase for MPLS tunnel, IP tunnel, I-SID, Out-RIF, Trill, Data. 3: Access phase for Link Layer, Data. 4: Access phase for Data. 5: Access phase for PWE, MPLS Tunnel, Data. Access phase number same as 1. Egress encap bank must be synchronize with Ingress. 6: Access phase for AC, Data. Access phase number same as 4. Egress encap bank must be synchronize with Ingress.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_CES_DISABLE </em></em></em></em></td><td><em><em><em><em>ces_disable </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>To Disable CES if it is enabled in Bond Optons. Cant be used to Enable CES if it is not enabled in the Bond Option.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_EGRESS_QUEUE </em></em></em></em></td><td><em><em><em><em>egress_queue </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>mapping Egress Queue to ILKN channel e.g. egress_queue_2 = ILKN0.4 or egress_queue_core0_2 = ILKN0.4, Where "2" is egress queue 2, and ILKN0.4 means ILKN interface #0, channel 4.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_BCM886XX_IPV6_TUNNEL_ENABLE </em></em></em></em></td><td><em><em><em><em>bcm886xx_ipv6_tunnel_enable </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>enable/disable ip-tunnel termination &amp; encapsulation. Values: 0/1  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_BCM886XX_ERSPAN_TUNNEL_ENABLE </em></em></em></em></td><td><em><em><em><em>bcm886xx_erspan_tunnel_enable </em></em></em></em></td><td><em><em><em><em>1 </em></em></em></em></td><td><em><em><em><em>enable/disable ERSPAN-tunnel encapsulation. Values: 0/1  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_BCM886XX_RSPAN_TUNNEL_ENABLE </em></em></em></em></td><td><em><em><em><em>bcm886xx_rspan_tunnel_enable </em></em></em></em></td><td><em><em><em><em>1 </em></em></em></em></td><td><em><em><em><em>enable/disable RSPAN-tunnel encapsulation. Values: 0/1  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_BCM886XX_IP4_TUNNEL_TERMINATION_MODE </em></em></em></em></td><td><em><em><em><em>bcm886xx_ip4_tunnel_termination_mode </em></em></em></em></td><td><em><em><em><em>3 </em></em></em></em></td><td><em><em><em><em>IPv4 tunnel lookup mode :0:none 1:dip_sip termination 2: dip_termination 3: both dip_sip and dip termination 4: dip_sip_port_next_protocol termination 5: dip_sip_port_next_protocol and dip termination. In modes 4 and 5, port lookup is done by looking at the LSBs [0..3] of bcmPortClassFieldIngressVlanTranslation 6: dip sip vrf termination  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_BCM886XX_ETHER_IP_ENABLE </em></em></em></em></td><td><em><em><em><em>bcm886xx_ether_ip_enable </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>enable/disable etherIP (RFC 3378) support  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_EXT_ACL_RESULT_SIZE </em></em></em></em></td><td><em><em><em><em>ext_acl_result_size </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Result size of the External lookups. Unit: bytes.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_EXT_FWD_ALGORITHM_LPM </em></em></em></em></td><td><em><em><em><em>ext_fwd_algorithm_lpm </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Set External LPM forwarding algorithem type Value Options: 0/1. 0 - TCAM, 1 - Netroute, 2 - LPM. Default: 0.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_EXT_INTERFACE_MODE </em></em></em></em></td><td><em><em><em><em>ext_interface_mode </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Set External lookup interface mode. Change External lookup interface configuration. Value Options: 0/1. 0 - Normal mode, 1 - 2 CAUI (100 Gb) ports + External lookup mode (Arad). Default: 0.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_ECMP_RESILIENT_HASH_SIZE </em></em></em></em></td><td><em><em><em><em>ecmp_resilient_hash_size </em></em></em></em></td><td><em><em><em><em>The number of entries in the resilient hash table used by ECMP. The remaining entries are used by LAG resilient hashing. By default, the table is split evenly between ECMP and LAG resilient hashing. Valid values are 0, 32768, and 65536.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_RESILIENT_HASH_ENABLE </em></em></em></em></td><td><em><em><em><em>resilient_hash_enable </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Enable resilient hashing.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_LLS_NUM_L2UC </em></em></em></em></td><td><em><em><em><em>lls_num_l2uc </em></em></em></em></td><td><em><em><em><em>8 </em></em></em></em></td><td><em><em><em><em>The default number of unicast queues at L2 for LLS setup.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_PHY_AUX_VOLTAGE_ENABLE </em></em></em></em></td><td><em><em><em><em>phy_aux_voltage_enable </em></em></em></em></td><td><em><em><em><em>Port </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>This controls whether to enable the auxiliary ouput voltage from the applicable PHY devices. enable(1), disable(0).  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_REPLICATION_ELIGIBLE_PBMP </em></em></em></em></td><td><em><em><em><em>replication_eligible_pbmp </em></em></em></em></td><td><em><em><em><em>A bitmap of ports eligible for packet replication. The default value is a bitmap of valid ports. This configuration property is applicable to devices on which the hardware resource for packet replication needs to be statically allocated to replication groups during initialization. On such devices, decreasing the number of ports eligible for replication would increase the number of replication groups supported.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_MMU_STRICT_PRI_VECTOR_MODE </em></em></em></em></td><td><em><em><em><em>mmu_strict_pri_vector_mode </em></em></em></em></td><td><em><em><em><em>1 </em></em></em></em></td><td><em><em><em><em>Option to enable/disable strict priority vector mode  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_L2_CPU_FIFO_DMA_THRESHOLD </em></em></em></em></td><td><em><em><em><em>l2_cpu_fifo_dma_threshold </em></em></em></em></td><td><em><em><em><em>64 </em></em></em></em></td><td><em><em><em><em>Number of writes by the DMA until a threshold based interrupt is triggered.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_L2_CPU_FIFO_DMA_TIMEOUT </em></em></em></em></td><td><em><em><em><em>l2_cpu_fifo_dma_timeout </em></em></em></em></td><td><em><em><em><em>1000000 </em></em></em></em></td><td><em><em><em><em>Amount of time in microseconds that passes from the first write by the DMA until a timeout based interrupt is triggered. Value 0 disables timeout based interrupts.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_L2_LEARN_LIMIT_MODE </em></em></em></em></td><td><em><em><em><em>l2_learn_limit_mode </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Option to Set L2 learn limit mode. Support modes: per VLAN - Default settings , per VLAN_PORT , per PON port and Tunnel-ID.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_DIAG_L2_DISABLE </em></em></em></em></td><td><em><em><em><em>diag_l2_disable </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Disable l2 application configurations.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_L2_LEARN_LIF_RANGE_BASE </em></em></em></em></td><td><em><em><em><em>l2_learn_lif_range_base </em></em></em></em></td><td><em><em><em><em>Port String </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>In-LIF range base for L2 MACT limits.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_PHY_FCMAP_PASSTHROUGH </em></em></em></em></td><td><em><em><em><em>phy_fcmap_passthrough </em></em></em></em></td><td><em><em><em><em>Port </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>This controls whether the FCMAP passthrough mode is enabled or not  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_PFC_DEADLOCK_SEQ_CONTROL </em></em></em></em></td><td><em><em><em><em>pfc_deadlock_seq_control </em></em></em></em></td><td><em><em><em><em>Port </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Set PFC Deadlock event process sequence, only support on Tomahawk. 0-SDK call user callback function after set PFC XOFF, 1-SDK call user callback function before set PFC XOFF  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_FC_INBAND_MODE </em></em></em></em></td><td><em><em><em><em>fc_inband_mode </em></em></em></em></td><td><em><em><em><em>Port </em></em></em></em></td><td><em><em><em><em>1 </em></em></em></em></td><td><em><em><em><em>Set Flow Control mode per port per direction (RX / TX). Supported modes are: 0=DISABLE (TX default), 1=LLFC (RX default), 2=PFC, 3=SAFC.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_BCM886XX_L2GRE_ENABLE </em></em></em></em></td><td><em><em><em><em>bcm886xx_l2gre_enable </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>enable/disable L2GRE support  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_BCM886XX_VXLAN_ENABLE </em></em></em></em></td><td><em><em><em><em>bcm886xx_vxlan_enable </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>enable/disable VXLAN support  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_BCM886XX_VXLAN_TUNNEL_LOOKUP_MODE </em></em></em></em></td><td><em><em><em><em>bcm886xx_vxlan_tunnel_lookup_mode </em></em></em></em></td><td><em><em><em><em>2 </em></em></em></em></td><td><em><em><em><em>lookup modes for vxlan: 1: sip_dip_separated 2: sip_dip_joined 3: Up to 3 lookups: first: dip lookup in ISEM returns my-vtep-index. Second: my-vtep-index, sip, vrf lookup in ISEM to terminate the tunnel. Third: An additional dip sip vrf joined in TCAM can be configured to terminate the tunnel in case the second lookup didn't hit Second and third lookup are performed only when DIP lookup hits  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_BCM886XX_L2GRE_TUNNEL_LOOKUP_MODE </em></em></em></em></td><td><em><em><em><em>bcm886xx_l2gre_tunnel_lookup_mode </em></em></em></em></td><td><em><em><em><em>2 </em></em></em></em></td><td><em><em><em><em>lookup modes for l2gre: 1: sip_dip_separated 2: sip_dip_joined  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_BCM886XX_INTRA_DC_ROUTER_ENABLE </em></em></em></em></td><td><em><em><em><em>bcm886xx_intra_dc_router_enable </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>enable intra DC router  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_BCM886XX_LOGICAL_INTERFACE_BRIDGE_FILTER_ENABLE </em></em></em></em></td><td><em><em><em><em>bcm886xx_logical_interface_bridge_filter_enable </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>bcm886xx_logical_interface_bridge_filter_enable. If set, then Incoming logical interface can set or unset Same-interface filter. In BCM88660, in case feature is set the number of bcmPortClassFieldIngressPacketProcessing is divided by 2.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_LOGICAL_PORT_L2_BRIDGE </em></em></em></em></td><td><em><em><em><em>logical_port_l2_bridge </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Set LIF ID for Simple Bridge default LIF settings. By default all ports are set with default_lif_simple. Default settings set VSI = VLAN. Valid values : 0-64K  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_LOGICAL_PORT_DROP </em></em></em></em></td><td><em><em><em><em>logical_port_drop </em></em></em></em></td><td><em><em><em><em>-1 </em></em></em></em></td><td><em><em><em><em>Set LIF ID for drop LIF settings. Drop LIF is used when user set bcmVlanTranslateIngressHitDrop for a specific port. Valid values: 0-64K. ID = -1 means do not allocate. In case LIF is not allocated bcmVlanTranslateIngressHitDrop is not supported .  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_KNET_FILTER_PERSIST </em></em></em></em></td><td><em><em><em><em>knet_filter_persist </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Do not create default KNET Rx filter and preserve existing KNET filters during BCM API initialization and shutdown.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_ILKN_RETRANSMIT_CALENDAR_MODE_RX </em></em></em></em></td><td><em><em><em><em>ilkn_retransmit_calendar_mode_rx </em></em></em></em></td><td><em><em><em><em>Port </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Set the retransmit calendar mode on the RX direction. This property can be set for each ILKN channel by using a port suffix. Optional values are: 0 - the calendar is disabled. 1 - the calendar will handle re-transmit on the same interface. 2 - the calendar will handle re-transmit on both interfaces.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_ILKN_RETRANSMIT_CALENDAR_MODE_TX </em></em></em></em></td><td><em><em><em><em>ilkn_retransmit_calendar_mode_tx </em></em></em></em></td><td><em><em><em><em>Port </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Set the retransmit calendar mode on the TX direction. This property can be set for each ILKN channel by using a port suffix. Optional values are: 0 - the calendar is disabled. 1 - the calendar will handle re-transmit on the same interface. 2 - the calendar will handle re-transmit on both interfaces.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_CONGESTION_POINT_MODE </em></em></em></em></td><td><em><em><em><em>congestion_point_mode </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>The operation mode of the CNM mechanism. This property cannot be changed during run-time. Optional values are: 0 - Dune PP 1 - External PP 2 - Sampling mode 3 - HiGig  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_VOQ_TO_CMQ_MAPPING_MODE </em></em></em></em></td><td><em><em><em><em>voq_to_cmq_mapping_mode </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>The mapping mode between VOQs to Congestion Manages Queues. This property also affects the number of ports that can be monitored by the CNM mechanism. Optional values are: 0 - Each VOQ in the range of selected VOQs is mapped to a CMQ, which means supporting 8 TCs per port 1 - Only odd VOQs are mapped to a CMQ, a total of 4 CMQs per port 2 - Only even VOQs are mapped to a CMQ, a total of 4 CMQs per port  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_BCM886XX_FCOE_SWITCH_MODE </em></em></em></em></td><td><em><em><em><em>bcm886xx_fcoe_switch_mode </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>values: 0 :NONE, 1:transit_switch 2: FCF  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_BCM886XX_FCOE_NUM_VRF </em></em></em></em></td><td><em><em><em><em>bcm886xx_fcoe_num_vrf </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>vrf-id to use for FCoE  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_BCM886XX_FCOE_MAX_ROUTES </em></em></em></em></td><td><em><em><em><em>bcm886xx_fcoe_max_routes </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>max routes for FCoE  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_886XX_IPV4_TUNNEL_DONT_FRAGMENT </em></em></em></em></td><td><em><em><em><em>886xx_ipv4_tunnel_dont_fragment </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>0: don't enable DF control in ipv4 tunne, 1: enable DF control, in 886xx this may affect number of qos-maps  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_EVB_ENABLE </em></em></em></em></td><td><em><em><em><em>evb_enable </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Enable EVB support  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_L3_SOURCE_BIND_MODE </em></em></em></em></td><td><em><em><em><em>l3_source_bind_mode </em></em></em></em></td><td><em><em><em><em>String </em></em></em></em></td><td><em><em><em><em>DISABLE </em></em></em></em></td><td><em><em><em><em>DISABLE - Disable this function IPV4 - Enable IPV4 source bind IPV6 - Enable IPV6 source bind. IP - Enable IPV4 and IPV6 source bind.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_L3_SOURCE_BIND_SUBNET_MODE </em></em></em></em></td><td><em><em><em><em>l3_source_bind_subnet_mode </em></em></em></em></td><td><em><em><em><em>String </em></em></em></em></td><td><em><em><em><em>DISABLE </em></em></em></em></td><td><em><em><em><em>DISABLE - Disable IP anti-spoofing subnet function. IPV4 - Enable IPv4 anti-spoofing subnet function. IPV6 - Enable IPv6 anti-spoofing subnet function. IP - Enable IPV4 and IPV6 anti-spoofing subnet function.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_IPMC_INDEPENDENT_MODE </em></em></em></em></td><td><em><em><em><em>ipmc_independent_mode </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Enable IPMC independent mode.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_IPMC_REDUCED_TABLE_SIZE </em></em></em></em></td><td><em><em><em><em>ipmc_reduced_table_size </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Enable IPMC to operate at half of supported capacity.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_HIGIG_FRC_TM_SYSTEM_PORT_ENCODING </em></em></em></em></td><td><em><em><em><em>higig_frc_tm_system_port_encoding </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>System port encoding in System that support XGS Diffserv, HQoS. Supported modes: 0 - 7_modid_8_port : System port is extracted from FRC.MODID 7b and FRC.PORT 8b 1 - 8_modid_7_port : System port is extracted from FRC.MODID 8b and FRC.PORT 7b  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_8865X_IPV4_TUNNEL_DF_ENABLE </em></em></em></em></td><td><em><em><em><em>8865x_ipv4_tunnel_df_enable </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>0: don't enable DF control in ipv4 tunne, 1: enable DF control, in 886xx this may affect number of qos-maps  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_MPLS_ECN_MODE </em></em></em></em></td><td><em><em><em><em>mpls_ecn_mode </em></em></em></em></td><td><em><em><em><em>2 </em></em></em></em></td><td><em><em><em><em>ECN for MPLS is in disabled, 1-bit mode or 2-bits mode 0 - ECN disabled 1 - 1-bit mode 2 - 2-bits mode.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_IP_ECN_MODE </em></em></em></em></td><td><em><em><em><em>ip_ecn_mode </em></em></em></em></td><td><em><em><em><em>1 </em></em></em></em></td><td><em><em><em><em>ECN mode for IP 0 - Disabled 1 - Enabled  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_PON_TPID_TUNNEL_ID </em></em></em></em></td><td><em><em><em><em>pon_tpid_tunnel_id </em></em></em></em></td><td><em><em><em><em>0x8100 </em></em></em></em></td><td><em><em><em><em>16b value. Tpid of PON tunnel tag.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_MIM_NUM_VSIS </em></em></em></em></td><td><em><em><em><em>mim_num_vsis </em></em></em></em></td><td><em><em><em><em>4096 </em></em></em></em></td><td><em><em><em><em>Maximal number of MAC-In-MAC VSIs. In case maximal number is 32768 then Ingress VLAN translate action is disabled. Supported values: 4096 - 4K MAC-In-MAC VSIs 32768 - 32K MAC-In-MAC VSIs. No ingress VLAN translate action.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_CREDIT_WORTH_RESOLUTION </em></em></em></em></td><td><em><em><em><em>credit_worth_resolution </em></em></em></em></td><td><em><em><em><em>String </em></em></em></em></td><td><em><em><em><em>auto </em></em></em></em></td><td><em><em><em><em>Set the credit worth resolution of the device. Lower resolution will support wider range of port rates. Higher resolution will offer better control of the exact port rate. When using ILKN/CAUI interfaces, higher resolution will limit the max port rate Supported values and corresponding max port rates: low - up to 400G medium - up to 200G high - up to 50G auto - will be set automatically during init according to interfaces in-use  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_MPLS_TP_MYMAC_RESERVED_ADDRESS </em></em></em></em></td><td><em><em><em><em>mpls_tp_mymac_reserved_address </em></em></em></em></td><td><em><em><em><em>1 </em></em></em></em></td><td><em><em><em><em>In case set, Device will support My-MAC termination of reserved MC Ethernet for MPLS TP (01-00-5E-90-00-00). By default: It is enabled. For BCM 886XX default is disabled. In BCM 886xx Trill and MPLS TP mymac reserved address do not coexist  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_PON_TLS_DATABASE </em></em></em></em></td><td><em><em><em><em>pon_tls_database </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>TLS database mode: 0: Default (SEM), 1: TCAM.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_PORT_RX_FCS_ERROR_EARLY_DISCARD </em></em></em></em></td><td><em><em><em><em>port_rx_fcs_error_early_discard </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>when set to 1, any frame received with an error is discarded in the core and not forwarded to the client interface. when set to 0, error frames are forwarded to the client interface. Receive MAC counters (GRPOK, GRPKT, GRBYT etc) will be incremented for CRC error packets irrespective of this setting. Note:It is recommended to set this variable to 1 only when store and forward operation is enabled on the core  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_EXTENDER_CONTROL_BRIDGE_ENABLE </em></em></em></em></td><td><em><em><em><em>extender_control_bridge_enable </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>If set, the device supports being a Control Bridge device.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_EXTENDER_TRANSIT_ENABLE </em></em></em></em></td><td><em><em><em><em>extender_transit_enable </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>If set, the device supports being a Transit-PE device.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_PREPEND_TAG_BYTES </em></em></em></em></td><td><em><em><em><em>prepend_tag_bytes </em></em></em></em></td><td><em><em><em><em>String </em></em></em></em></td><td><em><em><em><em>4B </em></em></em></em></td><td><em><em><em><em>Prepend tag to be 4 bytes or 8 bytes. Default: 4B.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_PREPEND_TAG_OFFSET </em></em></em></em></td><td><em><em><em><em>prepend_tag_offset </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>The Prepend Tag is located at (12 + 2*offset) bytes from the start of the packet. Default: 0  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_PBMP_SUBPORT </em></em></em></em></td><td><em><em><em><em>pbmp_subport </em></em></em></em></td><td><em><em><em><em>String </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Port bitmap for ports that support subport feature. This specifies subport feature to be enabled with any mode of vlan tag based or LinkPHY channel/stream based.  </em></em></em></em></td></tr>
<tr>
<td><em><em><em><em>spn_NUM_SUBPORTS </em></em></em></em></td><td><em><em><em><em>num_subports </em></em></em></em></td><td><em><em><em><em>Port </em></em></em></em></td><td><em><em><em><em>0 </em></em></em></em></td><td><em><em><em><em>Maximum number of subports or packet processing ports per physical port. This can be used to distribute the total number of available subports across physical ports(cascaded port) suffix with .portX, .geX or <em>geX.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_NUM_SUBPORT_COS </em></em></em></em></em></td><td><em><em><em><em><em>num_subport_cos </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Maximum number of cos levels supported by subport or packet processing port. This can be used to specify subport cos levels per physical port(cascaded port) suffix with .portX, .geX or _geX.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PACKET_PADDING_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>packet_padding_size </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>packets less than this size are padded to get to this size.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXTENDER_CONTROL_BRIDGE_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>extender_control_bridge_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set, the device supports being a Control Bridge device.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXTENDER_TRANSIT_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>extender_transit_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set, the device supports being a Transit-PE device.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PREPEND_TAG_BYTES </em></em></em></em></em></td><td><em><em><em><em><em>prepend_tag_bytes </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>4B </em></em></em></em></em></td><td><em><em><em><em><em>Prepend tag to be 4 bytes or 8 bytes. Default: 4B.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PREPEND_TAG_OFFSET </em></em></em></em></em></td><td><em><em><em><em><em>prepend_tag_offset </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>The Prepend Tag is located at (12 + 2*offset) bytes from the start of the packet. Default: 0  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DEFAULT_LOGICAL_INTERFACE_OUT_ECH </em></em></em></em></em></td><td><em><em><em><em><em>default_logical_interface_out_ech </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Set OutLIF ID for NOP operation on Out-E-Channel. Must be set in case Extender application is set. ID = -1 means do not allocate. Valid values: 0-64K.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BLOCK_TRAP_STRENGTH </em></em></em></em></em></td><td><em><em><em><em><em>block_trap_strength </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Block trap strengths.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TRUNK_HASH_FORMAT </em></em></em></em></em></td><td><em><em><em><em><em>trunk_hash_format </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>Trunk hash format. Possible values: NORMAL (default) / INVERTED / DUPLICATED.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM886XX_NEXT_HOP_MAC_EXTENSION_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>bcm886xx_next_hop_mac_extension_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set, the ARP table (next Hop MAC address) is extended. In BCM 886XX ARP table extend from 32K to 256K, In BCM 88650 in case soc property is set System headers for PP packets always contain 5Bytes Learn extension header. ARP table extension do not coexist with MIM application  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MMU_MULTI_PACKETS_PER_CELL </em></em></em></em></em></td><td><em><em><em><em><em>mmu_multi_packets_per_cell </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable buffer packing mode for storing multiple packets bound to the same queue in a single external data buffer cell.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_IPMC_PIM_MODE </em></em></em></em></em></td><td><em><em><em><em><em>ipmc_pim_mode </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>0x1: PIM-SM 0x2:PIM-BIDIR () 0x4:PIM-DS ()  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_IPMC_VPN_LOOKUP_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>ipmc_vpn_lookup_enable </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>1: for IPMC packet with VRF !=0 (VPN) forwarding is according to VRF, G 0: for IPMC packet forwarding is according to &lt;RIF,G,SIP&gt; regardless the VRF value  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_IPMC_PIM_BIDIR_CHECK_DB </em></em></em></em></em></td><td><em><em><em><em><em>ipmc_pim_bidir_check_db </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>in which Database to perform the PIM-BIDIR Group check - 0: Exact-match - 1: TCAM - 2: both  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_SCHEDULER_COMPENSATION_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>scheduler_compensation_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable Scheduler compensation  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LOW_POWER </em></em></em></em></em></td><td><em><em><em><em><em>low_power </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable all of the low power modes that the device/sw combination supported. 1 means enabling low power mode; 0 means disabling low power mode.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LOGICAL_PORT_MIM </em></em></em></em></em></td><td><em><em><em><em><em>logical_port_mim </em></em></em></em></em></td><td><em><em><em><em><em>2(InLif) 4096(OutLIF) </em></em></em></em></em></td><td><em><em><em><em><em>Set InLIF and OutLIF ID for default MIM-L2-LIF settings. By default all MacinMac ports are set with default logical_port_mim. Default settings set B-VSI = B-VLAN. Valid values : 0-64K  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM886XX_VLAN_TRANSLATE_MODE </em></em></em></em></em></td><td><em><em><em><em><em>bcm886xx_vlan_translate_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Vlan translation mode. 0: normal 1: advanced mode. Enable vlan edit settings with enhanced user control  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_VMAC_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>vmac_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Option to enable/disable vmac function  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_VMAC_ENCODING_VALUE </em></em></em></em></em></td><td><em><em><em><em><em>vmac_encoding_value </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>0x0 </em></em></em></em></em></td><td><em><em><em><em><em>Set the VMAC address value (48 bits)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_VMAC_ENCODING_MASK </em></em></em></em></em></td><td><em><em><em><em><em>vmac_encoding_mask </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>0x0 </em></em></em></em></em></td><td><em><em><em><em><em>Set the mask of VMAC address  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM886XX_QOS_L3_L2_MARKING </em></em></em></em></em></td><td><em><em><em><em><em>bcm886xx_qos_l3_l2_marking </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set driver reserve bcmPortClassFieldIngressPacketProcessing bit to support QOS L3 egress marking. In case feature is set then the number of bcmPortClassFieldIngressPacketProcessing is divided by 2. Default value is 0 - disable the feature.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM886XX_L3_INGRESS_URPF_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>bcm886xx_l3_ingress_urpf_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set device can support Urpf mode per L3 ingress interface. In BCM88660 in case feature is set the number of bcmPortClassFieldIngressPacketProcessing is divided by 2.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_1588_MAC_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>ext_1588_mac_enable </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set, indicate that external MAC is connected to the port. when external MAC is connected to the port, 1588 CF stamping (adding residence time) is not done by the device, the residence time addition is done by the external MAC.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM88660_1588_48B_STAMPING_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>bcm88660_1588_48b_stamping_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set, 48 bits stamping is used for 1588 packets. otherwise 32 bit stamping is used (supported only for Arad+)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MPLS_ENTROPY_LABEL_INDICATOR_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>mpls_entropy_label_indicator_enable </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>If set , device supports ELI special Entropy Label Indicator capabilities in MPLS networks. In BCM 886xx it is supported by default.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MPLS_EGRESS_LABEL_ENTROPY_INDICATOR_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>mpls_egress_label_entropy_indicator_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set , device supports Adding ELI special Entropy Label Indicator when initiating a MPLS tunnel.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PORT_UC_MC_ACCOUNTING_COMBINE </em></em></em></em></em></td><td><em><em><em><em><em>port_uc_mc_accounting_combine </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>0: Separate port use-count, port limit and port resume for UC and MC. 1: Combined port use-count, port limit and port resume for UC and MC.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_POLICER_COLOR_RESOLUTION_MODE </em></em></em></em></em></td><td><em><em><em><em><em>policer_color_resolution_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>0: A red result from both modules implies that DP=3. 1: A red result from the policer implies that DP=2, while a red result from rate (Ethernet policer) implies DP=3. This allows to distinguish between an Ethernet meter drop and a regular meter drop.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM886XX_MPLS_TERMINATION_KEY_MODE </em></em></em></em></em></td><td><em><em><em><em><em>bcm886xx_mpls_termination_key_mode </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>If set then the MPLS BOS bit is not used as a key for MPLS tunnel termination. 0: key is &lt;label,Is-BOS&gt; 1: key is label only.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM88XXX_SYSTEM_RESOURCE_MANAGEMENT </em></em></em></em></em></td><td><em><em><em><em><em>bcm88xxx_system_resource_management </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>0: Global 1: Local  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LOCAL_SWITCHING_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>local_switching_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable or disable local switching feature  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_VOLTAGE_MODE </em></em></em></em></em></td><td><em><em><em><em><em>ext_voltage_mode </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>HSTL_1.5V </em></em></em></em></em></td><td><em><em><em><em><em>Set voltage mode for oob interfaces HSTL_1.5V 3.3V HSTL_1.5V_VDDO_DIV_2 HSTL_1.8V  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_SOC_FAMILY </em></em></em></em></em></td><td><em><em><em><em><em>soc_family </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>Map a chip to a family. This is used in order to map several chips which require similar soc properties to a family, and than use the family as the property suffix. E.g, map chip X and Y to family Z, and than one can define property.Z than will be recognized by both X and Y.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ILKN_RETRANSMIT_RX_RESET_UPON_WATCHDOG_ERROR_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>ilkn_retransmit_rx_reset_upon_watchdog_error_enable </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Enable/Disable ILKN reset when watchdog error occurs 0: Disable 1: Enable  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ILKN_RETRANSMIT_RESERVED_CHANNEL_ID </em></em></em></em></em></td><td><em><em><em><em><em>ilkn_retransmit_reserved_channel_id </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>The channel ID reserved for retransmit request.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ILKN_RETRANSMIT_SN_BITS </em></em></em></em></em></td><td><em><em><em><em><em>ilkn_retransmit_sn_bits </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>8 </em></em></em></em></em></td><td><em><em><em><em><em>Nubmer of bits from MULTIPLE USE field that are used for re-transmit burst numbering Valid range is 5/6/7/8  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ILKN_RETRANSMIT_RX_DISCONTINUITY_EVENT_TIMEOUT </em></em></em></em></em></td><td><em><em><em><em><em>ilkn_retransmit_rx_discontinuity_event_timeout </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Time after ignore_crc24_delay time within which receiver should detect a Jump in sequence number units in micro-secs (usec)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ILKN_RETRANSMIT_PEER_TX_BUFFER_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>ilkn_retransmit_peer_tx_buffer_size </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Maximum number of Interlaken data words for which receiver waits for last good sequence detection after jump is detected  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM886XX_MPLS_TERMINATION_DATABASE_MODE </em></em></em></em></em></td><td><em><em><em><em><em>bcm886xx_mpls_termination_database_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>MPLS termination databases mode. Default mode when mpls_termination_label_index_enable=0 is 0. Default mode when mpls_termiantino_label_index_enable=1 is 2. 0: MPLS_1 refers to label namespaces L1,L2. MPLS_1 is located in SEM-B. Valid only in case mpls_termination_label_index_enable=0. 1: MPLS_1 refers to label namespaces L1,L2. MPLS_1 is located in SEM-A. Valid only in case mpls_termination_label_index_enable=0. Note: In this mode MPLS and bcmVlanPortDoubleLookupEnable are supported on the same-port. 2: MPLS_x refers to label namespace Lx. MPLS_1,_3 is located in SEM-B, MPLS_2 is located in SEM-A. Valid only in case mpls_termination_label_index_enable=1. 3: MPLS_x refers to label namespace Lx. MPLS_1,_3 is located in SEM-A, MPLS_2 is located in SEM-B. Valid only in case mpls_termination_label_index_enable=1. Note: In this mode MPLS and bcmVlanPortDoubleLookupEnable are supported on the same-port. 4: MPLS_x refers to label namespace Lx. MPLS_1,_2 is located in SEM-B, MPLS_3 is located in SEM-A. Valid only in case mpls_termination_label_index_enable=1. 5: MPLS_x refers to label namespace Lx. MPLS_1,_2 is located in SEM-A, MPLS_3 is located in SEM-B. Valid only in case mpls_termination_label_index_enable=1. Note: In this mode MPLS and bcmVlanPortDoubleLookupEnable are supported on the same-port. 6: MPLS_1 refers to label namespace L1,L2 and located in SEM-A. MPLS_2 refers to label namespace L3 and located in SEM-B. Valid only in case mpls_termination_label_index_enable=1. Note: In this mode MPLS and bcmVlanPortDoubleLookupEnable are supported on the same-port. 7: MPLS_1 refers to label namespace L1,L2 and located in SEM-B. MPLS_2 refers to label namespace L3 and located in SEM-A. Valid only in case mpls_termination_label_index_enable=1. 8: MPLS_1 refers to label namespace L1,L3 and located in SEM-A. MPLS_2 refers to label namespace L2 and located in SEM-B. Valid only in case mpls_termination_label_index_enable=1. Note: In this mode MPLS and bcmVlanPortDoubleLookupEnable are supported on the same-port. 9: MPLS_1 refers to label namespace L1,L3 and located in SEM-B. MPLS_2 refers to label namespace L2 and located in SEM-A. Valid only in case mpls_termination_label_index_enable=1. 10: MPLS_1 refers to label namespace L1 and located in SEM-A. MPLS_2 refers to label namespace L2 and located in SEM-B. Tunnel termination lookups are done at the TT stage only. Valid only in case mpls_termination_label_index_enable=1 and BCM88x6x and above.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_POWER_DOWN_TIMEOUT </em></em></em></em></em></td><td><em><em><em><em><em>power_down_timeout </em></em></em></em></em></td><td><em><em><em><em><em>600 </em></em></em></em></em></td><td><em><em><em><em><em>Timeout delay in seconds before entering power down state  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L3_MULTIPLE_MYMAC_TERMINATION_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>l3_multiple_mymac_termination_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set then device support multiple MyMAC termination. VRRP and multiple mymac termination do not co-exist on the same device. Therefore, when enabling this soc property, l3_vrrp_max_vid and l3_vrrp_ipv6_distinct must be set to 0.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L3_MULTIPLE_MYMAC_TERMINATION_MODE </em></em></em></em></em></td><td><em><em><em><em><em>l3_multiple_mymac_termination_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>0 - dont distinct between L3 protocols , 1 - distinct between IPV4 and other L3 packets  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PROFILE_PG_1HDRM_8SHARED </em></em></em></em></em></td><td><em><em><em><em><em>profile_pg_1hdrm_8shared </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>0 - profile priority group with 1 shared profile and 8 headroom profiles, 1 - profile priority group with 8 shared profiles and 1 headroom profile  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_CORE_CLOCK_FREQUENCY </em></em></em></em></em></td><td><em><em><em><em><em>core_clock_frequency </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Core clock frequency applied to switch chip, any unsupported frequency will be ignored  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM_TDM_FREQUENCY </em></em></em></em></em></td><td><em><em><em><em><em>bcm_tdm_frequency </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Tdm frequency to be used for the switch chip, any unsupported frequency will be ignored  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM_TDM_IO_BANDWIDTH </em></em></em></em></em></td><td><em><em><em><em><em>bcm_tdm_io_bandwidth </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Max io Bandwidth to be used for the switch chip, any unsupported frequency will be ignored  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_CORE_CLOCK_TO_PM_CLOCK_FACTOR </em></em></em></em></em></td><td><em><em><em><em><em>core_clock_to_pm_clock_factor </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Defines the clock factor between portmacro and core. When set overwrite the factor set in device.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LED_INTENSITY </em></em></em></em></em></td><td><em><em><em><em><em>led_intensity </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Percentage of port LED intensity. Valid value 0~100  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_TCAM_TX_LANE_SWAP </em></em></em></em></em></td><td><em><em><em><em><em>ext_tcam_tx_lane_swap </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable external TCAM lane swap for TX during ETU init  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_TCAM_RX_LANE_SWAP </em></em></em></em></em></td><td><em><em><em><em><em>ext_tcam_rx_lane_swap </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable external TCAM lane swap for RX during ETU init  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_TCAM_REQUEST_RESPONSE_LATENCY </em></em></em></em></em></td><td><em><em><em><em><em>ext_tcam_request_response_latency </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>External TCAM request response latency  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LPM_SCALING_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>lpm_scaling_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>1: Allow adding 64B IPV6 LPM entries in unreserved paired TCAM. 0: Do not allow adding 64B IPV6 LPM entries in paired TCAM.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LPM_IPV6_128B_RESERVED </em></em></em></em></em></td><td><em><em><em><em><em>lpm_ipv6_128b_reserved </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>1: num_ipv6_lpm_128b_entries number of entries are reserved exclusively for 128B V6 LPM entries 0: Do not reserve any entries for 128B V6 entries and use the whole of paired TCAMs for either 128B V6, 64B V6, V4 entries. Ignored if lpm_scaling_enable is 0.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LPM_MEM_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>lpm_mem_size </em></em></em></em></em></td><td><em><em><em><em><em>Configures size of lpm memory for UTT devices Default size is chip specific.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_IFP_MEM_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>ifp_mem_size </em></em></em></em></em></td><td><em><em><em><em><em>Configures size of IFP memory for UTT devices Default size is chip specific.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_IFP_NUM_LOOKUPS </em></em></em></em></em></td><td><em><em><em><em><em>ifp_num_lookups </em></em></em></em></em></td><td><em><em><em><em><em>Configures number of IFP lookup for UTT devices Default value is chip specific.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_IFP_LOOKUP_DEPTH </em></em></em></em></em></td><td><em><em><em><em><em>ifp_lookup_depth </em></em></em></em></em></td><td><em><em><em><em><em>Configures depth of each IFP lookup for UTT devices Lookup specfic value can be specified using suffix "&lt;/em&gt;#". This is an optional parameter. Default value is chip specific.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_RX_FAST_LOS_LINK </em></em></em></em></em></td><td><em><em><em><em><em>rx_fast_los_link </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>FALSE </em></em></em></em></em></td><td><em><em><em><em><em>Enables accelerated linkscan mode on specified port.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_RX_FAST_LOS_USEC </em></em></em></em></em></td><td><em><em><em><em><em>rx_fast_los_usec </em></em></em></em></em></td><td><em><em><em><em><em>100000 </em></em></em></em></em></td><td><em><em><em><em><em>Indicates the linkscan time interval in usecs during accelerated mode.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_RX_FAST_LOS_POLL_COUNT_MAX </em></em></em></em></em></td><td><em><em><em><em><em>rx_fast_los_poll_count_max </em></em></em></em></em></td><td><em><em><em><em><em>10 </em></em></em></em></em></td><td><em><em><em><em><em>Indicates the maximum number of times linkscan will poll in accelerated mode without a status change in any accelerated mode ports.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MMU_CONFIG_OVERRIDE </em></em></em></em></em></td><td><em><em><em><em><em>mmu_config_override </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Set the default MMU configuration  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ILKN_TDM_DEDICATED_QUEUING </em></em></em></em></em></td><td><em><em><em><em><em>ilkn_tdm_dedicated_queuing </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Sets TDM dedicated queuing mode for ILKN 0 - TDM dedicated queuing is disabled 1 - TDM dedicated queuing is enabled  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EB2_2BYTES_BIG_ENDIAN </em></em></em></em></em></td><td><em><em><em><em><em>eb2_2bytes_big_endian </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Device Interconnect Mode (PCI-EB2). 0 = PCI, 1 = EB2  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TRILL_DESIGNATED_VLAN_CHECK_DISABLE </em></em></em></em></em></td><td><em><em><em><em><em>trill_designated_vlan_check_disable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Disable, enable designated VLAN check. In case of disable bcmPortControlTrillDesignatedVlan is not applicable. By default: feature is enabled  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EB2_2BYTES_BIG_ENDIAN </em></em></em></em></em></td><td><em><em><em><em><em>eb2_2bytes_big_endian </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Device Interconnect Mode (PCI-EB2). 0 = PCI, 1 = EB2  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_VLAN_TRANSLATION_MATCH_IPV4 </em></em></em></em></em></td><td><em><em><em><em><em>vlan_translation_match_ipv4 </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable/Disable vlan translation match for IPv4 frames based on 5-tuple information.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FIELD_PRESEL_MGMT_ADVANCED_MODE </em></em></em></em></em></td><td><em><em><em><em><em>field_presel_mgmt_advanced_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set presel managemnet works in advanced mode, otherwise works in simple mode Advanced mode enables managing the program selectors insertion/deletion in PSL table in atomic operation.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ITMH_PROGRAMMABLE_MODE_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>itmh_programmable_mode_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set ITMH proceesing works in programmable mode, otherwise works in simple mode  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ITMH_ARAD_MODE_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>itmh_arad_mode_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set ITMH processing works in ARAD mode, itmh_programmable_mode_enable needs to be set to 0 in order for this property to work  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L3_DISABLE_ADD_TO_ARL </em></em></em></em></em></td><td><em><em><em><em><em>l3_disable_add_to_arl </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Disable and restrict user to create l2 entry as part of l3 interface create  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_TCAM0_TX_DRIVER_CURRENT </em></em></em></em></em></td><td><em><em><em><em><em>ext_tcam0_tx_driver_current </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Triumph3 external TCAM 0 Serdes Tx/Ctx driver current  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_TCAM0_TX_POSTCURSOR_TAP </em></em></em></em></em></td><td><em><em><em><em><em>ext_tcam0_tx_postcursor_tap </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Triumph3 external TCAM 0 Serdes Tx/Ctx postcursor tap  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_TCAM0_TX_MAIN_TAP </em></em></em></em></em></td><td><em><em><em><em><em>ext_tcam0_tx_main_tap </em></em></em></em></em></td><td><em><em><em><em><em>0x3f </em></em></em></em></em></td><td><em><em><em><em><em>Triumph3 external TCAM 0 Serdes Tx/Ctx main tap  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_TCAM0_RX_GAIN </em></em></em></em></em></td><td><em><em><em><em><em>ext_tcam0_rx_gain </em></em></em></em></em></td><td><em><em><em><em><em>0x0 </em></em></em></em></em></td><td><em><em><em><em><em>Triumph3 external TCAM 0 Serdes Rx/Crx gain  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_TCAM1_TX_DRIVER_CURRENT </em></em></em></em></em></td><td><em><em><em><em><em>ext_tcam1_tx_driver_current </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Triumph3 external TCAM 1 Serdes Tx/Ctx driver current  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_TCAM1_TX_POSTCURSOR_TAP </em></em></em></em></em></td><td><em><em><em><em><em>ext_tcam1_tx_postcursor_tap </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Triumph3 external TCAM 1 Serdes Tx/Ctx postcursor tap  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_TCAM1_TX_MAIN_TAP </em></em></em></em></em></td><td><em><em><em><em><em>ext_tcam1_tx_main_tap </em></em></em></em></em></td><td><em><em><em><em><em>0x3f </em></em></em></em></em></td><td><em><em><em><em><em>Triumph3 external TCAM 1 Serdes Tx/Ctx main tap  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_TCAM1_RX_GAIN </em></em></em></em></em></td><td><em><em><em><em><em>ext_tcam1_rx_gain </em></em></em></em></em></td><td><em><em><em><em><em>0x0 </em></em></em></em></em></td><td><em><em><em><em><em>Triumph3 external TCAM 1 Serdes Rx/Crx gain  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM886XX_ROO_HOST_ARP_MSBS </em></em></em></em></em></td><td><em><em><em><em><em>bcm886xx_roo_host_arp_msbs </em></em></em></em></em></td><td><em><em><em><em><em>0x0 </em></em></em></em></em></td><td><em><em><em><em><em>Set 2 MSBs value of ARP-pointer in Host-table Routing over overlay format.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM886XX_ROO_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>bcm886xx_roo_enable </em></em></em></em></em></td><td><em><em><em><em><em>0x0 </em></em></em></em></em></td><td><em><em><em><em><em>If set, enable Native Routing over Overlay (ROO) in device  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM886XX_IPV6_EXT_HDR_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>bcm886xx_ipv6_ext_hdr_enable </em></em></em></em></em></td><td><em><em><em><em><em>0x0 </em></em></em></em></em></td><td><em><em><em><em><em>If set, enable processing of IPv6 extension headers  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_SPLIT_HORIZON_FORWARDING_GROUPS_MODE </em></em></em></em></em></td><td><em><em><em><em><em>split_horizon_forwarding_groups_mode </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>0 - Use 0-1 range for lif orientation No inlif profile and outlif profile bits are occupied 1 - Use 0-1 range for lif orientation in AC lifs and 0-3 range for orientation in other lif types 0/1bit is occupied in AC/OTHER inlif profile; 1/2bits are occupied in AC/OTHER outlif profile 2 - Use 0-3 range for lif orientation 1bits is occupied in inlif profile; 2bits are occupied in outlif profile 3 - Use 0-1 range for lif orientation 0bit is occupied in inlif profile; 1bit is occupied in outlif profile  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_RESERVE_MULTICAST_RESOURCES </em></em></em></em></em></td><td><em><em><em><em><em>reserve_multicast_resources </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>1: Some of last entries of MMU_REPL_HEAD_TBL are reserved. The number of reserved entries equals to the number of ports in the valid PBMP. When there are not enough entries during deleting a port from a replication group, the reserved entries will be used as a swap space to configure the replication info of the group. After the port is deleted, there will be enough entries to configure the replication info of the group. Then, the reserved entires will be in free status again. 0: The entires are not reserved.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DEFAULT_LOGICAL_INTERFACE_IP_TUNNEL_OVERLAY_MC </em></em></em></em></em></td><td><em><em><em><em><em>default_logical_interface_ip_tunnel_overlay_mc </em></em></em></em></em></td><td><em><em><em><em><em>0x0 </em></em></em></em></em></td><td><em><em><em><em><em>32b value. In-LIF-ID of IP-LIF-dummy for termination of IP-Overlay bud multicast traffic.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DEFAULT_LOGICAL_INTERFACE_MPLS_1_LABEL_BUD_MULTICAST </em></em></em></em></em></td><td><em><em><em><em><em>default_logical_interface_mpls_1_label_bud_multicast </em></em></em></em></em></td><td><em><em><em><em><em>0x0 </em></em></em></em></em></td><td><em><em><em><em><em>16b value. In-LIF-ID of MPLS-LIF-dummy for termination of MPLS 1 label bud multicast supporting DataoIPoMPLSoE packets.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DEFAULT_LOGICAL_INTERFACE_MPLS_2_LABELS_BUD_MULTICAST </em></em></em></em></em></td><td><em><em><em><em><em>default_logical_interface_mpls_2_labels_bud_multicast </em></em></em></em></em></td><td><em><em><em><em><em>0x0 </em></em></em></em></em></td><td><em><em><em><em><em>16b value. In-LIF-ID of MPLS-LIF-dummy for termination of MPLS 2 labels bud multicast supporting DataoIPoMPLSoMPLSoE packets.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM56849_56X2POINT5_8X10 </em></em></em></em></em></td><td><em><em><em><em><em>bcm56849_56x2point5_8x10 </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>0 - Enable the 60x1GE/2.5GE and 2x40XE mode of BCM56849. 1 - Enable the 56x1GE/2.5GE and 8x10XE mode of BCM56849. By default 56x1GE/2.5GE and 8x10XE mode will be used.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L2X_AGE_ONLY_ON_HITSA </em></em></em></em></em></td><td><em><em><em><em><em>l2x_age_only_on_hitsa </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set, aging is done based on HITSA only, not considering HITDA. Config property valid only for BCM56640 and BCM56340  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ING_SHARE_FLEX_COUNTER_POOL </em></em></em></em></em></td><td><em><em><em><em><em>ing_share_flex_counter_pool </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>Specifies ingress objects sharing same pool or using exclusive pool. Example: ing_share_flex_counter_pool=split(vlan,vfi) make vlan, vfi use exclusive pool. ing_share_flex_counter_pool=share(vlan,vfi) make vlan, vfi use same pool. An object can appear in both share case and split case, but in each case it can appear one time at most. Use token between each groups and use comma between each objects. eg: ing_share_flex_counter_pool=split(A,B,C);share(C,D); Some objects may use the same HW table, so only the first one will take effect. All valid object name: port, vlan, vlanxlate, vfi, l3intf, vrf, policy, mplsvclabel, mplsswitchlabel, mplsfrrlabel, l3host, trill, mimlookupid, l2gre, extpolicy, vxlan, vsan, fcoe, l3route, niv, ipmc.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_RPC_SERVER_THREAD_COUNT </em></em></em></em></em></td><td><em><em><em><em><em>rpc_server_thread_count </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Number of RPC Server Threads, RPC Server threads handle the requests from RPC Clients concurrently. By default the number of threads are set to 1.   </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM886XX_INGRESS_PROTECTION_COUPLED_MODE </em></em></em></em></em></td><td><em><em><em><em><em>bcm886xx_ingress_protection_coupled_mode </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Ingress Protection Coupling mode. 0: Decoupled mode 1: Coupled mode  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM886XX_EGRESS_PROTECTION_COUPLED_MODE </em></em></em></em></em></td><td><em><em><em><em><em>bcm886xx_egress_protection_coupled_mode </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Egress Protection Coupling mode. 0: Decoupled mode 1: Coupled mode  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM886XX_FEC_ACCELERATED_REROUTE_MODE </em></em></em></em></em></td><td><em><em><em><em><em>bcm886xx_fec_accelerated_reroute_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>FEC accelerated failover reroute mode. 0: Standard path reroute mode 1: Accelerated reroute mode  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FABRIC_PCP_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>fabric_pcp_enable </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Packet Cell Packing (PCP) enable. 0: Disable PCP 1: Enable PCP  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LPM_LAYOUT_PREFIX_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>lpm_layout_prefix_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>1: Allow defining LPM prefix layout in unpaired TCAM during initialization stage. 0: Do not defining LPM prefix layout in unpaired TCAM during initialization stage.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LPM_LAYOUT </em></em></em></em></em></td><td><em><em><em><em><em>lpm_layout </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>LPM could support LPM free space layout for different prefixes. Specifies the IP version, VRF type, prefix length and prefix count. via string lpm_layout_prefix&lt;# of idx 0-64&gt;=&lt;IP ver&gt;:&lt;VRF type&gt;:&lt;prefix length&gt;:&lt;prefix count&gt;. i.e. lpm_layout_prefix&lt;1-64&gt; = &lt;4/6&gt;:&lt;0/1/2&gt;:&lt;0~32/0~64/&gt;:&lt;number&gt; IP version: IPv4 or IPv6 VRF type: 0 for specific VRF, 1 for BCM_L3_VRF_OVERRIDE, 2 for BCM_L3_VRF_GLOBAL Prefix length: for IPv4, its range is 0~32, for IPv6, its range is 0~64 Prefix count: total route number should not greater than L3_DEFIP memory capacity This property does not support for Warmboot.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_RESERVE_MIM_DEFAULT_SVP </em></em></em></em></em></td><td><em><em><em><em><em>reserve_mim_default_svp </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Few devices(BCM56334_B0) can forward MIM missed look up packets to a predefined default port. This property is used to reserve that specific MIM port. At present it is only valid for 56334_B0.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DEVICE_CORE_MODE </em></em></em></em></em></td><td><em><em><em><em><em>device_core_mode </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>A mode representing if a devices cores are configured symmetrically, asymmetrically, or for single core only. possiable values: SYMMETRIC ASYMMETRIC SINGLE_CORE  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_COSQ_ADMISSION_PREFERENCE </em></em></em></em></em></td><td><em><em><em><em><em>cosq_admission_preference </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>A configuration of higher preference to addmitance tests or to resource reservation. If admit tests have higher precedence, they will drop packets even if they are with in the guarenteed/reserved range. The configuration is either for all drop precendences, or for a specific one when its number (0-3) is specified as a postfix. possiable values: ADMIT_OVER_GUARANTEE GUARANTEE_OVER_ADMIT  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TRILL_TRANSPARENT_SERVICE </em></em></em></em></em></td><td><em><em><em><em><em>trill_transparent_service </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Trill transparent service enable the Trill campus to carry customer VLAN information for remote processing: 0: disabled 1: enabled  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FABRIC_LINKS_TO_CORE_MAPPING_MODE </em></em></em></em></em></td><td><em><em><em><em><em>fabric_links_to_core_mapping_mode </em></em></em></em></em></td><td><em><em><em><em><em>SHARED </em></em></em></em></em></td><td><em><em><em><em><em>Fabric Receive Adapter supports two modes for mapping the fabric links to egress core: Possible values: SHARED - Both cores are reachable through all links. DEDICATED - Each egress core receive data cells from a specific set of fabric links- Egress core 0 is reachable only through links 0-17 and egress core 1 is reachable only through links 18-35.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FABRIC_LOGICAL_PORT_BASE </em></em></em></em></em></td><td><em><em><em><em><em>fabric_logical_port_base </em></em></em></em></em></td><td><em><em><em><em><em>256 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property signifies the first fabric logical port id. All logical port ids of the fabric ports will be defined from this value up.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_INGRESS_CONGESTION_MANAGEMENT </em></em></em></em></em></td><td><em><em><em><em><em>ingress_congestion_management </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>The allocation of the total cores resources between source and queue based reservation depends on one of two guarantee modes: strict and loose. ingress_congestion_management_guarantee_mode={STRICT,LOOSE} default: STRICT Each DP has its own thresholds for source based (dynamic) and for queue based (pools 0,1 and headroom). ingress_congestion_management_{source,queue,all}_threshold_percentage_color_[0-3]=[0-100] default: 100,85,75,0 ingress_congestion_management_{ocb_only,dram_mix}_{pool_{0,1},headroom}=size default: 0 ingress_congestion_management_min_resource_percentage_dynamic=[0-80] default: 20  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_INGRESS_CONGESTION_MANAGEMENT_STAG_MAX_ID </em></em></em></em></em></td><td><em><em><em><em><em>ingress_congestion_management_stag_max_id </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>The allowed maximum ID of ST-VSQs  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_INGRESS_CONGESTION_MANAGEMENT_PKT_HEADER_COMPENSATION_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>ingress_congestion_management_pkt_header_compensation_enable </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Enable header-compansation  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_INGRESS_CONGESTION_MANAGEMENT_TM_PORT_MAX_ID </em></em></em></em></em></td><td><em><em><em><em><em>ingress_congestion_management_tm_port_max_id </em></em></em></em></em></td><td><em><em><em><em><em>255 </em></em></em></em></em></td><td><em><em><em><em><em>the maximal ID for TM-ports, if 0 then the any-value is legal.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TDM_EGRESS_PRIORITY </em></em></em></em></em></td><td><em><em><em><em><em>tdm_egress_priority </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Select egress queue for TDM traffic.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TDM_EGRESS_DP </em></em></em></em></em></td><td><em><em><em><em><em>tdm_egress_dp </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Select egress drop precedence TDM traffic.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PHY_FEC_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>phy_fec_enable </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable or disable FEC.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MPLS_TERMINATION_PWE_VCCV_TYPE4_MODE </em></em></em></em></em></td><td><em><em><em><em><em>mpls_termination_pwe_vccv_type4_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set, PWE-GAL DB in MPLS termination stage is supported on device.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FABRIC_MESH_MULTICAST_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>fabric_mesh_multicast_enable </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Enable fabric multicast in Mesh systems  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ASF_MEM_PROFILE </em></em></em></em></em></td><td><em><em><em><em><em>asf_mem_profile </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>BCM56960/BCM56970 : MMU Cell Buffer Allocation Profile to support ASF (cut-thru) Forwarding 0: No cut-through support 1: Similar speed profile (Default) 2: Extreme speed profile  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MPLS_TERMINATION_EXPLICIT_NULL_LABEL_LOOKUP_MODE </em></em></em></em></em></td><td><em><em><em><em><em>mpls_termination_explicit_null_label_lookup_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set, device support Explicit NULL label TCAM lookup at the VT stage.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DEFAULT_LOGICAL_INTERFACE_MPLS_TERMINATION_EXPLICIT_NULL </em></em></em></em></em></td><td><em><em><em><em><em>default_logical_interface_mpls_termination_explicit_null </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>In-LIF-ID of MPLS-LIF-dummy for termination of Explicit NULL label.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L3_DISABLED_ON_LIF_MODE </em></em></em></em></em></td><td><em><em><em><em><em>l3_disabled_on_lif_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>L3 routing disable mode on incoming logical port 0: None 1: Combinational mode 2: Separate mode  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L3_DISABLED_BIT_ON_LIF </em></em></em></em></em></td><td><em><em><em><em><em>l3_disabled_bit_on_lif </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>L3 routing disable bits in profile of incoming logical port,valid when l3_disabled_on_lif_mode != 0 Bit 0:1 &mdash;bit nmuber for IPv4 Bit 2:3 &mdash;bit nmuber for IPv6  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BFD_ECHO_ENABLED </em></em></em></em></em></td><td><em><em><em><em><em>bfd_echo_enabled </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>enable bfd echo functionality.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_ILKN_REVERSE </em></em></em></em></em></td><td><em><em><em><em><em>ext_ilkn_reverse </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>External lookup (elk) ILKN lanes swap. If set, reverse the lanes numbering order on elk device side. This swap is logical and relates to ILKN protocol lane numbering.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PORT_RAW_MPLS_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>port_raw_mpls_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>enable raw mpls port configuration on device  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_OAM_DM_NTP_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>oam_dm_ntp_enable </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Enable support for NTP format in OAM DM messages  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BFD_IPV4_SINGLE_HOP_EXTENDED </em></em></em></em></em></td><td><em><em><em><em><em>bfd_ipv4_single_hop_extended </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable support for bfd ipv4 single hop extended mode  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MICRO_BFD_SUPPORT_MODE </em></em></em></em></em></td><td><em><em><em><em><em>micro_bfd_support_mode </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>NONE </em></em></em></em></em></td><td><em><em><em><em><em>Enable support for micro bfd May be set to NONE, IPv4, IPv6 or IPv4_AND_IPv6  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EGR_SHARE_FLEX_COUNTER_POOL </em></em></em></em></em></td><td><em><em><em><em><em>egr_share_flex_counter_pool </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>Specifies egress objects sharing same pool or using exclusive pool. Example: egr_share_flex_counter_pool=split(vlan,vfi) make egr_vlan, egr_vfi use exclusive pool. egr_share_flex_counter_pool=share(vlan,vfi) make egr_vlan, egr_vfi use same pool. An object can appear in both share case and split case, but in each case it can appear one time at most. Use token between each groups and use comma between each objects. eg: egr_share_flex_counter_pool=split(A,B,C);share(C,D); Some objects may use the same HW table, so only the first one will take effect. All valid egress object name: port, vlan, vlanxlate, vfi, l3intf, mimlookupid, l2gre, vxlan, l3nat, niv, wlan, mim.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L3_INTF_VLAN_SPLIT_EGRESS </em></em></em></em></em></td><td><em><em><em><em><em>l3_intf_vlan_split_egress </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Specifies egress objects can different egress properties. Acceptable values: 0 &ndash; bcm_l3_intf_t objects with the same l3a_vid can NOT have different egress properties (e.g. l3a_mtu, l3a_mac_addr). However, Strict Mode URPF and ICMP redirected to cpu are guaranteed to work. 1 &ndash; bcm_l3_intf_t objects with the same l3a_vid can have different (split) egress personalities, e.g. l3a_mtu, l3a_mac_addr. However, Strict Mode URPF and ICMP redirected to cpu are not guaranteed to work.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXACT_MATCH_TABLES_SHADOW_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>exact_match_tables_shadow_enable </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Enable the use of SW shadow for exact match tables.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PDMA_CONTINUOUS_MODE_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>pdma_continuous_mode_enable </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Enable support for packet I/O continuous DMA mode  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ECN_DM_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>ecn_dm_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable ECN Delay Measurement  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_OAM_MAID_48_BYTES_EXTERNAL_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>oam_maid_48_bytes_external_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable 48 bytes OAM MAID using external FPGA  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_OAM_MAID_11_BYTES_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>oam_maid_11_bytes_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable 11 bytes OAM MAID  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_OAM_ONE_DM_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>oam_one_dm_enable </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Enable 1dm OAM packets handling  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L2_ENTRY_USED_AS_MY_STATION </em></em></em></em></em></td><td><em><em><em><em><em>l2_entry_used_as_my_station </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set, enable L2_ENTRY and L2_USER_ENTRY my station hit.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MCS_LOAD_UC0 </em></em></em></em></em></td><td><em><em><em><em><em>mcs_load_uc0 </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable SDK to load the ARM core 0 image.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MCS_LOAD_UC1 </em></em></em></em></em></td><td><em><em><em><em><em>mcs_load_uc1 </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable SDK to load the ARM core 1 image.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ROBUST_HASH_SEED_VLAN </em></em></em></em></em></td><td><em><em><em><em><em>robust_hash_seed_vlan </em></em></em></em></em></td><td><em><em><em><em><em>16777213 </em></em></em></em></em></td><td><em><em><em><em><em>Set random seed to configure remapping structures for robust hash vlan translate table.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ROBUST_HASH_SEED_VLAN_1 </em></em></em></em></em></td><td><em><em><em><em><em>robust_hash_seed_vlan_1 </em></em></em></em></em></td><td><em><em><em><em><em>16777213 </em></em></em></em></em></td><td><em><em><em><em><em>Set random seed to configure remapping structures for robust hash vlan translate 1 table.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ROBUST_HASH_SEED_VLAN_2 </em></em></em></em></em></td><td><em><em><em><em><em>robust_hash_seed_vlan_2 </em></em></em></em></em></td><td><em><em><em><em><em>16777213 </em></em></em></em></em></td><td><em><em><em><em><em>Set random seed to configure remapping structures for robust hash vlan translate 2 table.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ROBUST_HASH_SEED_EGRESS_VLAN </em></em></em></em></em></td><td><em><em><em><em><em>robust_hash_seed_egress_vlan </em></em></em></em></em></td><td><em><em><em><em><em>16777213 </em></em></em></em></em></td><td><em><em><em><em><em>Set random seed to configure remapping structures for robust hash egress vlan translate table.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ROBUST_HASH_SEED_EGRESS_VLAN_1 </em></em></em></em></em></td><td><em><em><em><em><em>robust_hash_seed_egress_vlan_1 </em></em></em></em></em></td><td><em><em><em><em><em>16777213 </em></em></em></em></em></td><td><em><em><em><em><em>Set random seed to configure remapping structures for robust hash egress vlan translate table.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ROBUST_HASH_SEED_EGRESS_VLAN_2 </em></em></em></em></em></td><td><em><em><em><em><em>robust_hash_seed_egress_vlan_2 </em></em></em></em></em></td><td><em><em><em><em><em>16777213 </em></em></em></em></em></td><td><em><em><em><em><em>Set random seed to configure remapping structures for robust hash egress vlan translate table.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ROBUST_HASH_SEED_MPLS </em></em></em></em></em></td><td><em><em><em><em><em>robust_hash_seed_mpls </em></em></em></em></em></td><td><em><em><em><em><em>16777213 </em></em></em></em></em></td><td><em><em><em><em><em>Set random seed to configure remapping structures for robust hash MPLS table.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ROBUST_HASH_SEED_L2 </em></em></em></em></em></td><td><em><em><em><em><em>robust_hash_seed_l2 </em></em></em></em></em></td><td><em><em><em><em><em>16777213 </em></em></em></em></em></td><td><em><em><em><em><em>Set random seed to configure remapping structures for robust hash L2 table.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ROBUST_HASH_SEED_L3 </em></em></em></em></em></td><td><em><em><em><em><em>robust_hash_seed_l3 </em></em></em></em></em></td><td><em><em><em><em><em>16777213 </em></em></em></em></em></td><td><em><em><em><em><em>Set random seed to configure remapping structures for robust hash L3 table.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ROBUST_HASH_SEED_EXACT_MATCH </em></em></em></em></em></td><td><em><em><em><em><em>robust_hash_seed_exact_match </em></em></em></em></em></td><td><em><em><em><em><em>16777213 </em></em></em></em></em></td><td><em><em><em><em><em>Set random seed to configure remapping structures for robust hash Exact Match table.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ROBUST_HASH_SEED_SUBPORT_ID_TO_SGPP_MAP </em></em></em></em></em></td><td><em><em><em><em><em>robust_hash_seed_subport_id_to_sgpp_map </em></em></em></em></em></td><td><em><em><em><em><em>16777213 </em></em></em></em></em></td><td><em><em><em><em><em>Set random seed to configure remapping structures for robust hash subport id sgpp map table.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ROBUST_HASH_SEED_ING_DNAT_ADDRESS </em></em></em></em></em></td><td><em><em><em><em><em>robust_hash_seed_ing_dnat_address </em></em></em></em></em></td><td><em><em><em><em><em>16777213 </em></em></em></em></em></td><td><em><em><em><em><em>Set random seed to configure remapping structures for robust hash L3 table.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ROBUST_HASH_SEED_L3_TUNNEL </em></em></em></em></em></td><td><em><em><em><em><em>robust_hash_seed_l3_tunnel </em></em></em></em></em></td><td><em><em><em><em><em>16777213 </em></em></em></em></em></td><td><em><em><em><em><em>Set random seed to configure remapping structures for robust hash L3 Tunnel table.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM886XX_RX_USE_HW_TRAP_ID </em></em></em></em></em></td><td><em><em><em><em><em>bcm886xx_rx_use_hw_trap_id </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Exopose HW id in traps  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EMBEDDED_NH_VP_SUPPORT </em></em></em></em></em></td><td><em><em><em><em><em>embedded_nh_vp_support </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>BCM5696x : VP support in embedded nexthop 0 (FALSE): embedded nexthop (l3_egress) information in bcm_l3_host_t can only use BCM_GPORT_MODPORT or BCM_GPORT_TRUNK (i.e. a DGLP) as the destination 1 (TRUE): embedded nexthop (l3_egress) information in bcm_l3_host_t can use other types of GPORTs (e.g. BCM_GPORT_NIV as the destinations (if supported by a given device; on the devices that do not support this feature, the property will be silently ignored)). The tradeoff is that on some of the devices the number of distinct destination MAC addresses or other parameters might be limited.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_20G_OVERSUB_PORT_FLEXPORT_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>20g_oversub_port_flexport_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable flex port on 20G oversub port.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ROBUST_HASH_SEED_INGRESS_VP_VLAN </em></em></em></em></em></td><td><em><em><em><em><em>robust_hash_seed_ingress_vp_vlan </em></em></em></em></em></td><td><em><em><em><em><em>16777213 </em></em></em></em></em></td><td><em><em><em><em><em>Set random seed to configure remapping structures for robust hash Ingress VP VLAN Membership table.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ROBUST_HASH_SEED_EGRESS_VP_VLAN </em></em></em></em></em></td><td><em><em><em><em><em>robust_hash_seed_egress_vp_vlan </em></em></em></em></em></td><td><em><em><em><em><em>16777213 </em></em></em></em></em></td><td><em><em><em><em><em>Set random seed to configure remapping structures for robust hash Egress VP VLAN Membership table.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_NUMBER_OF_INRIF_MAC_TERMINATION_COMBINATIONS </em></em></em></em></em></td><td><em><em><em><em><em>number_of_inrif_mac_termination_combinations </em></em></em></em></em></td><td><em><em><em><em><em>16 </em></em></em></em></em></td><td><em><em><em><em><em>The number of inrif mac termination combinations. Legal values 0 - 16  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_OAM_STATISTICS_PER_MEP_ENABLED </em></em></em></em></em></td><td><em><em><em><em><em>oam_statistics_per_mep_enabled </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable OAM statistics per mep ID.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L3_ECMP_LEVELS </em></em></em></em></em></td><td><em><em><em><em><em>l3_ecmp_levels </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>BCM56960: Set number of ECMP Levels/ECMP mode. 1: One Level or Single Level Mode 2: Two Levels or Hierarchical Mode  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PUBLIC_IP_FRWRD_TABLE_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>public_ip_frwrd_table_size </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>The size of public forwarding table in number of entries.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PRIVATE_IP_FRWRD_TABLE_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>private_ip_frwrd_table_size </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>The size of private forwarding table in number of entries.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PMF_KAPS_LARGE_DB_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>pmf_kaps_large_db_size </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>The size of direct access DB in number of entries.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BFD_IPV6_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>bfd_ipv6_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable BFD over IPv6 support. 0 : Disable 1 : BFD IPV6 enabled with UC support 2 : BFD IPV6 enabled without UC support  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BFD_IPV6_TRAP_PORT </em></em></em></em></em></td><td><em><em><em><em><em>bfd_ipv6_trap_port </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>BFD over IPv6 trap port.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_HA_HW_JOURNAL_MODE </em></em></em></em></em></td><td><em><em><em><em><em>ha_hw_journal_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>HW journal working mode. Allowed values: 0-2. 0 : Disabled 1 : Commit After Each Api 2 : Commit Upon User Request  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_HA_HW_JOURNAL_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>ha_hw_journal_size </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>HW Journal Size.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BFD_EXTENDED_IPV4_SRC_IP </em></em></em></em></em></td><td><em><em><em><em><em>bfd_extended_ipv4_src_ip </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable configuring of SIP for BFD over IPv4.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_SLOW_MAX_RATE_LEVEL </em></em></em></em></em></td><td><em><em><em><em><em>slow_max_rate_level </em></em></em></em></em></td><td><em><em><em><em><em>LOW </em></em></em></em></em></td><td><em><em><em><em><em>Configuring maximum slow rate level, options are LOW/NORMAL/HIGH  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_L2IP4_ACL_TABLE_MASTER_KEY_TYPE </em></em></em></em></em></td><td><em><em><em><em><em>ext_l2ip4_acl_table_master_key_type </em></em></em></em></em></td><td><em><em><em><em><em>Specifies the master keys for TCAM_PARTITION_ACL_L2IP4 Acceptable values: 0 &ndash; The default value, use the original master key 1 &ndash; Use the new master key, some qualifiers may be different with the original master key(i.e. OuterVlan, SGLP ,DGLP, EtherType and so on), more lookup status are supported  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_L2IP6_ACL_TABLE_MASTER_KEY_TYPE </em></em></em></em></em></td><td><em><em><em><em><em>ext_l2ip6_acl_table_master_key_type </em></em></em></em></em></td><td><em><em><em><em><em>Specifies the master keys for TCAM_PARTITION_ACL_L2IP6 Acceptable values: 0 &ndash; The default value, use the original master key 1 &ndash; Use the new master key, some qualifiers may be different with the original master key(i.e. EtherType, SGLP, DGLP, IP6FlowLable and so on), more lookup status are supported  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_RIF_ID_MAX </em></em></em></em></em></td><td><em><em><em><em><em>rif_id_max </em></em></em></em></em></td><td><em><em><em><em><em>4096 </em></em></em></em></em></td><td><em><em><em><em><em>Indicates the maximum number of RIF ids can be allocated in the EEDB bank entries. valid range 0- 32*1024-1.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_INLIF_TABLE_DEFRAG_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>inlif_table_defrag_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Indicates if defragment of Inlif table is enabled.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EEDB_DEFRAG_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>eedb_defrag_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Indicates if defragment of EEDB table is enabled.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM886XX_VXLAN_VPN_LOOKUP_MODE </em></em></em></em></em></td><td><em><em><em><em><em>bcm886xx_vxlan_vpn_lookup_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Option to enable/disable VXLAN VDC support  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM886XX_L2GRE_VPN_LOOKUP_MODE </em></em></em></em></em></td><td><em><em><em><em><em>bcm886xx_l2gre_vpn_lookup_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Option to enable/disable L2GRE VDC support  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EVPN_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>evpn_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable EVPN application  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ROO_EXTENSION_LABEL_ENCAPSULATION </em></em></em></em></em></td><td><em><em><em><em><em>roo_extension_label_encapsulation </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable three label encapsulation over ROO  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BCM886XX_PPH_LEARN_EXTENSION_DISABLE </em></em></em></em></em></td><td><em><em><em><em><em>bcm886xx_pph_learn_extension_disable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set, never add the PPH learn extension (unless explictly required in FP action).  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FIELD_IP_FIRST_FRAGMENT_PARSED </em></em></em></em></em></td><td><em><em><em><em><em>field_ip_first_fragment_parsed </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If True, the parsing indicates if it is the first fragment (if fragmented) of the IP packet. If False, the parsing indicates whether the IP packet is fragmented.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ETH_LM_DM_NUM_SESSIONS </em></em></em></em></em></td><td><em><em><em><em><em>eth_lm_dm_num_sessions </em></em></em></em></em></td><td><em><em><em><em><em>128 </em></em></em></em></em></td><td><em><em><em><em><em>Number of ETH_LM_DM sessions  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ETH_LM_DM_COSQ </em></em></em></em></em></td><td><em><em><em><em><em>eth_lm_dm_cosq </em></em></em></em></em></td><td><em><em><em><em><em>45 </em></em></em></em></em></td><td><em><em><em><em><em>ETH_LM_DM cosq  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FCOE_NPV_BRIDGE_MODE </em></em></em></em></em></td><td><em><em><em><em><em>fcoe_npv_bridge_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>In FCoE, NPV switch, if true, packets that ingress from the N_PORT are treated as bridge and packets that ingress from the NP_PORT are treated as router  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LINK_DELAY_10MBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>link_delay_10mbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Link delay for 10 MbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LINK_DELAY_100MBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>link_delay_100mbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Link delay for 100 MbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LINK_DELAY_1GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>link_delay_1gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>510 </em></em></em></em></em></td><td><em><em><em><em><em>Link delay for 1 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LINK_DELAY_2_5GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>link_delay_2_5gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Link delay for 2.5 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LINK_DELAY_10GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>link_delay_10gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>230 </em></em></em></em></em></td><td><em><em><em><em><em>Link delay for 10 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LINK_DELAY_25GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>link_delay_25gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Link delay for 25 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LINK_DELAY_40GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>link_delay_40gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Link delay for 40 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LINK_DELAY_50GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>link_delay_50gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Link delay for 50 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LINK_DELAY_100GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>link_delay_100gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Link delay for 100 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LINK_DELAY_NS </em></em></em></em></em></td><td><em><em><em><em><em>link_delay_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Link delay for otherwise unspecified speed (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_ADJUST_10MBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_adjust_10mbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp osts adjust for 10 MbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_ADJUST_100MBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_adjust_100mbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp osts adjust for 100 MbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_ADJUST_1GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_adjust_1gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>510 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp osts adjust for 1 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_ADJUST_2_5GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_adjust_2_5gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp osts adjust for 2.5 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_ADJUST_10GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_adjust_10gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>230 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp osts adjust for 10 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_ADJUST_25GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_adjust_25gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp osts adjust for 25 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_ADJUST_50GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_adjust_50gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp osts adjust for 50 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_ADJUST_40GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_adjust_40gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp osts adjust for 40 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_ADJUST_100GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_adjust_100gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp osts adjust for 100 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_ADJUST_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_adjust_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp osts adjust for otherwise unspecified speed (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_TSTS_ADJUST_10MBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_tsts_adjust_10mbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp tsts adjust for 10 MbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_TSTS_ADJUST_100MBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_tsts_adjust_100mbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp tsts adjust osts for 100 MbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_TSTS_ADJUST_1GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_tsts_adjust_1gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp tsts adjust for 1 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_TSTS_ADJUST_2_5GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_tsts_adjust_2_5gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp tsts adjust for 2.5 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_TSTS_ADJUST_10GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_tsts_adjust_10gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp tsts adjust for 10 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_TSTS_ADJUST_25GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_tsts_adjust_25gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp tsts adjust for 25 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_TSTS_ADJUST_50GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_tsts_adjust_50gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp tsts adjust for 50 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_TSTS_ADJUST_40GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_tsts_adjust_40gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp tsts adjust for 40 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_TSTS_ADJUST_100GBE_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_tsts_adjust_100gbe_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp tsts adjust for 100 GbE port (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TIMESTAMP_TSTS_ADJUST_NS </em></em></em></em></em></td><td><em><em><em><em><em>timestamp_tsts_adjust_ns </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Timestamp tsts adjust for otherwise unspecified speed (ns)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PORT_FLEX_SPEED_MAX </em></em></em></em></em></td><td><em><em><em><em><em>port_flex_speed_max </em></em></em></em></em></td><td><em><em><em><em><em>42000 </em></em></em></em></em></td><td><em><em><em><em><em>Indicates the maximum speed that any port can be set to in a device. On TD2+ port_flex_speed_max_x and port_flex_speed_max_y may be used to specify per pipe. They default to -1 if undefined and port_flex_speed_max is used instead.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_IPMC_L2_SSM_MODE </em></em></em></em></em></td><td><em><em><em><em><em>ipmc_l2_ssm_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>IPMC source specific lookup for bridged packets 0 - disable 1 - enable using TCAM 2 - enable using KAPS 3 - enable using ELK  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_SAT_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>sat_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable SAT for Saber2 device. If SAT is enabled, Saber2 port 5 is reserved automatically.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MULTICAST_PER_TRUNK_REPLICATION </em></em></em></em></em></td><td><em><em><em><em><em>multicast_per_trunk_replication </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Per trunk multicast replication mode  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_CTRL_VDL_AD00 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_ctrl_vdl_ad00 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>DDR interface signal AD VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_CTRL_VDL_AD04 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_ctrl_vdl_ad04 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>DDR interface signal AD VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_CTRL_VDL_AD08 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_ctrl_vdl_ad08 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>DDR interface signal AD VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_CTRL_VDL_AD12 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_ctrl_vdl_ad12 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>DDR interface signal AD VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_CTRL_VDL_BA </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_ctrl_vdl_ba </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>DDR interface signal BA VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_CTRL_VDL_AUX </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_ctrl_vdl_aux </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>DDR interface signal AUX VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_CTRL_VDL_CS </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_ctrl_vdl_cs </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>DDR interface signal CS VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_CTRL_VDL_PAR </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_ctrl_vdl_par </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>DDR interface signal PAR VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_CTRL_VDL_RAS_N </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_ctrl_vdl_ras_n </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>DDR interface signal RAS_N VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_CTRL_VDL_CAS_N </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_ctrl_vdl_cas_n </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>DDR interface signal CAS_N VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_CTRL_VDL_CKE </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_ctrl_vdl_cke </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>DDR interface signal CKE0 VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_CTRL_VDL_RST_N </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_ctrl_vdl_rst_n </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>DDR interface signal RST_N VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_CTRL_VDL_ODT </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_ctrl_vdl_odt </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>DDR interface signal ODT0 VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_CTRL_VDL_WE_N </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_ctrl_vdl_we_n </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>DDR interface signal WEN_N VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_CTRL_VREF_DAC </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_ctrl_vref_dac </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>VREF DAC Control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_WR_VDL_DQSP </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_wr_vdl_dqsp </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Write channel DQS VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_WR_VDL_DQSN </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_wr_vdl_dqsn </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Write channel DQS VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_WR_VDL_DQ0_BL0 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_wr_vdl_dq0_bl0 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Write channel DQ VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_WR_VDL_DQ4_BL0 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_wr_vdl_dq4_bl0 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Write channel DQ VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_WR_VDL_DQ0_BL1 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_wr_vdl_dq0_bl1 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Write channel DQ VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_WR_VDL_DQ4_BL1 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_wr_vdl_dq4_bl1 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Write channel DQ VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_WR_VDL_DQ0_BL2 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_wr_vdl_dq0_bl2 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Write channel DQ VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_WR_VDL_DQ4_BL2 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_wr_vdl_dq4_bl2 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Write channel DQ VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_WR_VDL_DQ0_BL3 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_wr_vdl_dq0_bl3 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Write channel DQ VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_WR_VDL_DQ4_BL3 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_wr_vdl_dq4_bl3 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Write channel DQ VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_WR_VDL_DM </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_wr_vdl_dm </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Write channel DM VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_WR_VDL_EDC </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_wr_vdl_edc </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Write channel EDC VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_WR_CHAN_DLY_CYC </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_wr_chan_dly_cyc </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Write leveling bit-clock cycle delay control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQSP </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqsp </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQSP VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQSN </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqsn </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQSN VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQP0_BL0 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqp0_bl0 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQ0-P VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQP4_BL0 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqp4_bl0 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQ0-P VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQP0_BL1 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqp0_bl1 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQ0-P VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQP4_BL1 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqp4_bl1 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQ0-P VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQP0_BL2 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqp0_bl2 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQ0-P VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQP4_BL2 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqp4_bl2 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQ0-P VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQP0_BL3 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqp0_bl3 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQ0-P VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQP4_BL3 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqp4_bl3 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQ0-P VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQN0_BL0 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqn0_bl0 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQ0-N VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQN4_BL0 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqn4_bl0 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQ0-N VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQN0_BL1 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqn0_bl1 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQ0-N VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQN4_BL1 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqn4_bl1 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQ0-N VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQN0_BL2 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqn0_bl2 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQ0-N VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQN4_BL2 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqn4_bl2 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQ0-N VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQN0_BL3 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqn0_bl3 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQ0-N VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DQN4_BL3 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dqn4_bl3 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DQ0-N VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DMP </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dmp </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DM-P VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_VDL_DMN </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_vdl_dmn </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel DM-N VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_EN_VDL_CS0 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_en_vdl_cs0 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel CS_N[0] read enable VDL control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_EN_VDL_CS1 </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_en_vdl_cs1 </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel CS_N[1] read enable VDL control register (used for reads when only cs1_n is active)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_EN_DLY_CYC </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_en_dly_cyc </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read enable bit-clock cycle delay control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DDR3_TUNE_RD_CONTROL </em></em></em></em></em></td><td><em><em><em><em><em>ddr3_tune_rd_control </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Read channel datapath control register  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_USE_TRUNK_AS_INGRESS_MC_DESTINATION </em></em></em></em></em></td><td><em><em><em><em><em>use_trunk_as_ingress_mc_destination </em></em></em></em></em></td><td><em><em><em><em><em>for BCM88650 is 0 (unset), for BCM88660 and higher is 1 (set) </em></em></em></em></em></td><td><em><em><em><em><em>If set, For ingress-MC, trunk-id should be specified as destination. If unset, when a trunk MC destinations is wanted for ingress-MC, The destinations are specified by listing all trunk member-ports as MC destinations. In this case, pruning is applied by the HW to ensure that a single replica is egressed for a trunk destination. for BCM88650 seting this feature will in effect disable using egress MC with trunk destinations for BCM88660 and above seting this feature will NOT cause such an effect Default value for BCM88650 is 0 (unset), for BCM88660 and higher is 1 (set)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BHH_DATA_COLLECTION_MODE </em></em></em></em></em></td><td><em><em><em><em><em>bhh_data_collection_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Indicate Raw data collection or Processed Stats collection mode for BHH LM/DM Set to 1 for Processed stats collection Set to 2 for Raw data collection  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MPLS_LMDM_DATA_COLLECTION_MODE </em></em></em></em></em></td><td><em><em><em><em><em>mpls_lmdm_data_collection_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Indicate Raw data collection or Processed Stats collection mode for MPLS LM/DM Set to 1 for Processed stats collection Set to 2 for Raw data collection  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ETH_LMDM_DATA_COLLECTION_MODE </em></em></em></em></em></td><td><em><em><em><em><em>eth_lmdm_data_collection_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Indicate Raw data collection or Processed Stats collection mode for Ethernet LM/DM Set to 1 for Processed stats collection Set to 2 for Raw data collection  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BHH_PM_RAW_DATA_BUFFERS </em></em></em></em></em></td><td><em><em><em><em><em>bhh_pm_raw_data_buffers </em></em></em></em></em></td><td><em><em><em><em><em>4 </em></em></em></em></em></td><td><em><em><em><em><em>Indicate the number of buffers allocated for collecting the BHH Raw samples in SDK Range is 2 to 8. Default is 4  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MPLS_LMDM_PM_RAW_DATA_BUFFERS </em></em></em></em></em></td><td><em><em><em><em><em>mpls_lmdm_pm_raw_data_buffers </em></em></em></em></em></td><td><em><em><em><em><em>4 </em></em></em></em></em></td><td><em><em><em><em><em>Indicate the number of buffers allocated for collecting the MPLS LM/DM Raw samples in SDK Range is 2 to 8. Default is 4  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ETH_LMDM_PM_RAW_DATA_BUFFERS </em></em></em></em></em></td><td><em><em><em><em><em>eth_lmdm_pm_raw_data_buffers </em></em></em></em></em></td><td><em><em><em><em><em>4 </em></em></em></em></em></td><td><em><em><em><em><em>Indicate the number of buffers allocated for collecting the Ethernet LM/DM Raw samples in SDK Range is 2 to 8. Default is 4  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_RUNTIME_PERFORMANCE_OPTIMIZE_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>runtime_performance_optimize_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Soc property to control optimization. The specific optimization is indicated by suffix: runtime_performance_optimize_enable&lt;<em>suffix&gt; and is set to either 1 or 0. List of suffixes (currently only one): sched_allocation Soc property to control time optimization of execution time of port setup operations (e.g., <a class="el" href="group__cosq.html#ga1e39d43de41a0d2695526624b4bc4e8c" title="Configure/retrieve scheduling policy.">bcm_cosq_gport_sched_set()</a>). Activation of this option results in requiring about 58 Mbytes of memory per unit. Example: runtime_performance_optimize_enable_sched_allocation.BCM88675=1  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PORT_FLEX_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>port_flex_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Port </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Indicates that the port module(macro) on which this physical port resides is flex enable or not. For BCM56860 based devices, the following applies: This property is per port macro. For port macros consisting of multiple smaller port macros, enabling flex on that port macro also enables flex on the smaller port macros. port_flex_enable{physical port number}=1 or 0 Valid values are 0 or 1. Default value is 0. The given physical port number has to be the first physical port residing on the port macro.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PORT_FLEX_MAX_PORTS </em></em></em></em></em></em></td><td><em><em><em><em><em><em>port_flex_max_ports </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Port </em></em></em></em></em></em></td><td><em><em><em><em><em><em>4 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Indicates the maximum number of ports that the core could flex to. port_flex_max_ports{core number or physical port number}=1, 2 or 4 Valid values are 1, 2 or 4. Default value is 4. The given physical port number has to be the first physical port residing on the port macro.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FABRIC_PORT_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>fabric_port_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>BCM5696X : 0 =&gt; Disable support for Ethernet to HiGig2 transformation 1 =&gt; Enable support for Ethernet to HiGig2 transformation Ethernet to HiGig2 transformation involves two steps - Encapsulation change from IEEE to HiGig2 and - Port speed change from Ethernet port speeds to HiGig2 port speeds When fabric_port_enable=0, encapsulation changes are still permitted, but Ethernet to HiGig2 speed change is disallowed. If the initial portmap contains HiGig2 ports then fabric_port_enable config is ignored  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PORT_PHY_LANE_MASK </em></em></em></em></em></em></td><td><em><em><em><em><em><em>port_phy_lane_mask </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Port </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This SOC property is used to map any lanes of a PHY to any physical port of a switch. This SOC property is per port This should be set to 0x0 (default) if user does not want to specify any lane mask for a switch port. This should be set to 0xF if user wants to map 4 lanes from lane 0 (0 - 3) of a PHY to a switch port. This should be set to 0xF0 if user wants to map 4 lanes from lane 4 (4 - 7) of a PHY to a switch port. This should be set to 0xF00 if user wants to map 4 lanes from lane 8 (8 - 11) of a PHY to a switch port. This should be set to 0x33 if user wants to map 4 different lanes (0, 1, 4 and 5) of a PHY to a switch port. This should be set to 0x590 if user wants to map 4 different lanes (4, 7, 8 and 10) of a PHY to a switch port.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PHY_GEARBOX_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>phy_gearbox_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Port </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Setting this property to 1 enables the gearbox data path mode on select PHY devices.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PHY_PIN_COMPATIBILITY_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>phy_pin_compatibility_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Port </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Setting this property to 1 enables backward pin-compatibility on select PHY devices.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PHY_AUTONEG_MASTER_LANE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>phy_autoneg_master_lane </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Port </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This SOC property is used to select the auto-negotiation master lane for a port. The auto-negotiation master lane selection should be done by the user prior to enabling auto-negotiation.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_BCM5616X_INIT_PORT_CONFIG </em></em></em></em></em></em></td><td><em><em><em><em><em><em>bcm5616x_init_port_config </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>There are various Hurricane3 SKU options defined in the datasheet. These SKU options determine initial port configurations. This SOC property is used to specify the SKU option. i.e. bcm5616x_init_port_config = &lt;sku option&gt;. Default value is 1. The value will be valid when the SKU option is defined in the datasheet. Furthermore, Serdes interface of QTC blocks in Hurricane3 can be selected as QSGMII or SGMII mode via bcm5616x_init_port_config_qtc&lt;# of QTC, 0-1&gt; = &lt;QSGMII/SGMII&gt; Default string is QSGMII. Valid strings are QSGMII and SGMII. The TSC configuration also can be configured of SKUs, 56163 and 53443, via bcm5616x_init_port_config_tsc&lt;# of TSC, 0-1&gt; = &lt;SINGLE/XAUI&gt; SINGLE: Initialize 4 GE/XE ports in TSCx. XAUI: Initialize 1 XAUI port in TSCx.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_EXT_TCAM_RESULT_SIZE_SEGMENT </em></em></em></em></em></em></td><td><em><em><em><em><em><em>ext_tcam_result_size_segment </em></em></em></em></em></em></td><td><em><em><em><em><em><em>External TCAM result size, allows to modify each external tcam result size. The total size of the external result should not be changed. The size of each segment updates the corresponding qualifier bcmFieldQualifyExternalValue#. Default values according to the device property.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_LINKPHY_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>linkphy_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>BCM56450 : 0 =&gt; LinkPHY is disabled at init time for the ports in port bitmap represented by existing SOC property "pbmp_linkphy". 1 =&gt; LinkPHY is enabled at init time for the ports in port bitmap represented by existing SOC property "pbmp_linkphy".  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_USE_FABRIC_LINKS_FOR_ILKN_NIF </em></em></em></em></em></em></td><td><em><em><em><em><em><em>use_fabric_links_for_ilkn_nif </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This soc property is used to direct ILKN interface to fabric links (only relevant for ILKN in PML1). When enabled, all 16 dedicated fabric links cannot be used for fabric connection. 0 =&gt; Disable. ILKN PML1 will be directed to NIF serdes 1 =&gt; Enable. ILKN PML1 will be directed to fabric serdes  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_ENHANCED_SER_CORRECTION_EVENT_REPORT </em></em></em></em></em></em></td><td><em><em><em><em><em><em>enhanced_ser_correction_event_report </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This soc property is used to enable enhanced SER correction event report mechanism (i.e. parity correction/ECC 1-bit correction/ECC 2-bit correction event are identified). 0 =&gt; Use the traditional SER correction event report mechanism: Report event with SOC_SWITCH_EVENT_DATA_ERROR_CORRECTED type for both parity and ECC error correction(including 1-bit and 2-bit). 1 =&gt; Use enhanced SER correction event report mechanism: Report event with SOC_SWITCH_EVENT_DATA_ERROR_ECC_1BIT_CORRECTED type for ECC 1-bit error correction. Report event with SOC_SWITCH_EVENT_DATA_ERROR_ECC_2BIT_CORRECTED type for ECC 2-bit error correction. Report event with SOC_SWITCH_EVENT_DATA_ERROR_PARITY_CORRECTED type for parity error correction.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_DPP_CLOCK_RATIO </em></em></em></em></em></em></td><td><em><em><em><em><em><em>dpp_clock_ratio </em></em></em></em></em></em></td><td><em><em><em><em><em><em>-1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>DPP clock ratio applied to switch chip, any unsupported ratio will be ignored  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_DLB_HGT_LAG_SELECTION </em></em></em></em></em></em></td><td><em><em><em><em><em><em>dlb_hgt_lag_selection </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Select either trunk or higig trunk that supports DLB 0: higig trunk 1: trunk  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_SAME_SPEED_INTF_DO_NOT_OVERWRITE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>same_speed_intf_do_not_overwrite </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This soc property is used to enable whether overwrite the speed when the new speed/interface is same as current 0 =&gt; Overwrite the speed no matter the new spseed and interface 1 =&gt; Do not overwrite the speed if the new speed/interface is same as current  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_SERVICE_QUEUE_DYNAMIC_CONFIG </em></em></em></em></em></em></td><td><em><em><em><em><em><em>service_queue_dynamic_config </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>TRUE =&gt; Support a. Changing service queue configuration with traffic. b. Allows multiple SERVICE_QUEUE_MAP table entries can share same egress Service Queue Group. FALSE =&gt; Default Setting Note: Hw limites number of port profile indexes to be 8. i.e. Max 8 unique combination of PORT_OFFSETS can be mapped. However, due to software use of memory profile indexing, one of these profile is used as a work entry. Thus we are limite to maximum of 7 unique port profiles.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_MEM_PARITY_ENABLE_SKIP </em></em></em></em></em></em></td><td><em><em><em><em><em><em>mem_parity_enable_skip </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Soc property to skip enabling of parity/ecc per memory. The specific memory to be skipped is indicated by table name: mem_parity_enable_skip_table_name Example: mem_parity_enable_skip_VLAN_TAB=1  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_BHH_LM_DM_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>bhh_lm_dm_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Enable/Disable BHH LM/DM processing on 5664x. If 0, BHH LM/DM feature is disabled. If 1, BHH LM/DM feature is enabled, reserves UDF objects for internal use.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_BHH_UDF_MODE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>bhh_udf_mode </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Use udf/field API for BHH LM/DM UDF reservation on 5664x. If 0, use bcm_field_xxx to reserve UDF for BHH LM/DM. If 1, use bcm_udf_xxx to reserve UDF for BHH LM/DM.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_ILKN_BURST_MAX </em></em></em></em></em></em></td><td><em><em><em><em><em><em>ilkn_burst_max </em></em></em></em></em></em></td><td><em><em><em><em><em><em>256 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This soc property is used to set ILKN burst max value supported values are 128 and 256  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_ILKN_BURST_SHORT </em></em></em></em></em></em></td><td><em><em><em><em><em><em>ilkn_burst_short </em></em></em></em></em></em></td><td><em><em><em><em><em><em>32 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This soc property is used to set ILKN burst short value value should be a multiplier of 32 and not bigger than ilkn_burst_max /2  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_HQOS_MAPPING_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>hqos_mapping_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This soc property is used to enable mapping of many system ports to a single destination (modport) Relevant only in DIRECT mapping mode value should be 0 or 1  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_BS_POLL_INTERVAL </em></em></em></em></em></em></td><td><em><em><em><em><em><em>bs_poll_interval </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1000 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Set the debug buffer polling interval in uSec for BroadSync. Default being 1000 uSec.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_SW_TIMESTAMP_FIFO_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>sw_timestamp_fifo_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Get 1588 timestamps from HW register or SW FIFO. If 1(default), timestamps are controlled by soc_feature_timestamp_counter and timestamps are obtained from SW FIFO. If 0, get timestamps directly from HW register.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PHY_BOOT_MASTER </em></em></em></em></em></em></td><td><em><em><em><em><em><em>phy_boot_master </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Port String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Specifies the boot master and chip master ports of a MT2 quad if the defaults are unacceptable. If the defaults are valid this config should not be set. The default boot master ports are 0 and 4 of a MT2 chip and the default chip master port is 0. To indicate that a ports is only a boot master use phy_boot_master</em>&lt;p&gt;=1 . To indicate that a ports is a boot master and a chip master use phy_boot_master_&lt;p&gt;=1:c . There should be only one boot master per quad and one chip master per chip which should also be a bootmaster.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MDIO_FIRMWARE_DOWNLOAD_MASTER </em></em></em></em></em></td><td><em><em><em><em><em>mdio_firmware_download_master </em></em></em></em></em></td><td><em><em><em><em><em>Varies by device </em></em></em></em></em></td><td><em><em><em><em><em>Specifies the Logical Port that corresponds to the MT2 PHY that does the, public to provate MDIO transaction copying. Setting this config variable is mandatory for the proper operation of a MT2 system. A value of -1 means download to every chip. A value of -2 means download once per every bus. The first chip on each bus should be wired for copying from pbulic to private bus and all the chips on that bus should be chained via the private bus.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PDMA_DESCRIPTOR_PREFETCH_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>pdma_descriptor_prefetch_enable </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Enable support for packet DMA descriptor prefetch mode. This feature enables descriptors contiguous in memory to be prefetched and thus increase packet dma throughput. This feature is specific to cmicx based devices.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PHY_PREEMPHASIS </em></em></em></em></em></td><td><em><em><em><em><em>phy_preemphasis </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0x007F7F7F </em></em></em></em></em></td><td><em><em><em><em><em>Configure the given preemphasis value for applicable external phy devices.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PHY_DRIVER_CURRENT </em></em></em></em></em></td><td><em><em><em><em><em>phy_driver_current </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0xF </em></em></em></em></em></td><td><em><em><em><em><em>Configure the given driver current value for applicable external phy devices.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ANCILLARY_BANDWIDTH_MODE </em></em></em></em></em></td><td><em><em><em><em><em>ancillary_bandwidth_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Set the Extra Ancillary Bandwidth mode (bcm56850) Valid values: 0 = Regular mode(default) 1 = Extra-CPU-Bandwidth mode 1 = Extra-LOOPBACK-Bandwidth mode(reserved) 3 = Extra-CPU-LOOPBACK-Bandwidth mode(reserved)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_RIOT_OVERLAY_L3_INTF_MEM_ALLOC_MODE </em></em></em></em></em></td><td><em><em><em><em><em>riot_overlay_l3_intf_mem_alloc_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Configure allocation mode of overlay egress L3 interface. Valid values: 0 = allocate from low portion (default) 1 = allocate from high portion  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_RIOT_OVERLAY_L3_EGRESS_MEM_ALLOC_MODE </em></em></em></em></em></td><td><em><em><em><em><em>riot_overlay_l3_egress_mem_alloc_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Configure allocation mode of overlay egress object. Valid values: 0 = allocate from low portion (default) 1 = allocate from high portion  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_USE_ALL_SPLITHORIZON_GROUPS </em></em></em></em></em></td><td><em><em><em><em><em>use_all_splithorizon_groups </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>The config property used to override default reservation of split horizon groups. By default the access side ports of L2 tunneling applications are part of split horizon group 0. Starting from BCM5656x family of devices by default the network side ports of L2 tunneling applications are part of split horizon group 1. The valid values for the config variable are 0 and 1. 0 =&gt; Indicates the default behaviour; Application cannot configure prune properties on reserved split horizon groups 1 =&gt; Indicates that no split horizon groups will be reserved by default. Application can configure the prune properties of all the groups. Also in this mode, the application must specify a valid split-horizon group while adding ports to various virtual port applications.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BHH_BASE_ENDPOINT_ID </em></em></em></em></em></td><td><em><em><em><em><em>bhh_base_endpoint_id </em></em></em></em></em></td><td><em><em><em><em><em>512 </em></em></em></em></em></td><td><em><em><em><em><em>This will be used to specify starting endpoint ID for BHH protocol on FP based OAM devices Default is 512  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BHH_BASE_GROUP_ID </em></em></em></em></em></td><td><em><em><em><em><em>bhh_base_group_id </em></em></em></em></em></td><td><em><em><em><em><em>256 </em></em></em></em></em></td><td><em><em><em><em><em>This will be used to specify starting OAM group ID for BHH protocol on FP based OAM devices Default is 256  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PHY_MLD_MAP </em></em></em></em></em></td><td><em><em><em><em><em>phy_mld_map </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0xff9876543210 </em></em></em></em></em></td><td><em><em><em><em><em>This per-physical port property is used to specify the mode-lane configuration. For BCM56860 based devices, Each nibble-index is the TSC lane number (0..11) and the nibble value is the 100GE port lane number(0..9). A nibble value of "f" indicates the TSC lane is not used. Supported 100GE lane distributions: - TSC 100g 4-4-2 mode: phy_mld_map{x} = 0xff9876543210 - TSC 100g 3-4-3 mode: phy_mld_map{x} = 0xf9876543f210 - TSC 100g 2-4-4 mode: phy_mld_map{x} = 0x98765432ff10  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PHY_AN_CORE_NUM </em></em></em></em></em></td><td><em><em><em><em><em>phy_an_core_num </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>This per-physical port property specifies the master core number that is used for autonegotiation. Valid values are 0, 1, 2.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FIELD_SCACHE_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>field_scache_size </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This will be used to specify warmboot scache size needed for field module Default value is 0  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FP_COMPRESSION_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>fp_compression_enable </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>This will be used to specify compression feature enable/disable for Tomahawk IFP Default value is 1 which means enabled.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BHH_ENCAP_MAX_LENGTH </em></em></em></em></em></td><td><em><em><em><em><em>bhh_encap_max_length </em></em></em></em></em></td><td><em><em><em><em><em>76 </em></em></em></em></em></td><td><em><em><em><em><em>The max length in bytes of a BHH PDU's encapsulation Default value is 76 which includes OLP Tx header(34) + L2 header(22) + 4 MPLS labels (16) + ACH header(4).  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MPLS_ENCAP_INVALID_VALUE </em></em></em></em></em></td><td><em><em><em><em><em>mpls_encap_invalid_value </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Configure the default invalid value for egress mpls labels Valid values: 0 - 1048575  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MPLS_ENCAPSULATION_ACTION_SWAP_OR_PUSH_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>mpls_encapsulation_action_swap_or_push_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable MPLS egress encapsulation switch and push actions on same OutLif  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_VPWS_TAGGED_MODE </em></em></em></em></em></td><td><em><em><em><em><em>vpws_tagged_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable VPWS tagged mode termination  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_IPMC_L3MCASTL2_MODE </em></em></em></em></em></td><td><em><em><em><em><em>ipmc_l3mcastl2_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>In case of an IPv4 MC packet with IPMC disable allows a per RIF program selection instead of global RIF setting using the bcmSwitchL3McastL2 switch control. 0 = Disable 1 = Enable  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EGRESS_MEMBERSHIP_MODE </em></em></em></em></em></td><td><em><em><em><em><em>egress_membership_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Egress Membership mode. 0: VSI 1: VLAN  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_VXLAN_TUNNEL_TERM_IN_SEM_VRF_NOF_BITS </em></em></em></em></em></td><td><em><em><em><em><em>vxlan_tunnel_term_in_sem_vrf_nof_bits </em></em></em></em></em></td><td><em><em><em><em><em>12 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used in vxlan termination according to DIP SIP VRF, using my-vtep-index, enabled using bcm886xx_vxlan_tunnel_lookup_mode = 3. It defines the number of bits available for VRF in IP tunnel termination lookup: my-vtep-index, SIP, VRF lookup. Max value is number of VRF in the device. Note that number of bits for VRFs + number of bits for my-vtep-index must be &lt;= 15.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_VXLAN_TUNNEL_TERM_IN_SEM_MY_VTEP_INDEX_NOF_BITS </em></em></em></em></em></td><td><em><em><em><em><em>vxlan_tunnel_term_in_sem_my_vtep_index_nof_bits </em></em></em></em></em></td><td><em><em><em><em><em>3 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used in vxlan termination according to DIP SIP VRF, using my-vtep-index, enabled using bcm886xx_vxlan_tunnel_lookup_mode = 3. It defines the number of bits available for my-vtep-index in IP tunnel termination lookup: my-vtep-index, SIP, VRF lookup. Max value is 4. Note that number of bits for VRFs + number of bits for my-vtep-index must be &lt;= 15.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MIRROR_STAMP_SYS_ON_DSP_EXT </em></em></em></em></em></td><td><em><em><em><em><em>mirror_stamp_sys_on_dsp_ext </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to enable stamping of the DSP-Ext field in mirror/snooped packets with the system port DSP. FTMH Extension must be enabled. Default value is 0 which means disabled.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TRUNCATE_DELTA_IN_PP_COUNTER </em></em></em></em></em></td><td><em><em><em><em><em>truncate_delta_in_pp_counter </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to Enable/Disable truncate (IRPP editing) for counter processor Default value is 0 which means disabled.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_RCY_CHANNELIZED_SHARED_CONTEXT_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>rcy_channelized_shared_context_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to enable allocating seperate recycling termination context (in pp port) for each channel on a channelized interface which should be recycled  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MPLS_EGRESS_LABEL_EXTENDED_ENCAPSULATION_MODE </em></em></em></em></em></td><td><em><em><em><em><em>mpls_egress_label_extended_encapsulation_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable MPLS extended encapsulation.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PDMA_DV_FREE_COUNT </em></em></em></em></em></td><td><em><em><em><em><em>pdma_dv_free_count </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property defines the number of free DMA Vectors the SOC DMA driver will cache to avoid calling alloc/free routines The value can vary between 32 to 512.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PDMA_DV_FREE_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>pdma_dv_free_size </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property defines the number of DCBs(dma control blocks) in the DMA vector. the value can vary between 160 to 640. This value has to be greater than pdma_dv_free_count property User has to make sure that enough memory is available to allocate these DCBs.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LINK_BONDING_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>link_bonding_enable </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>link bonding enable  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LB_BUFFER_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>lb_buffer_size </em></em></em></em></em></td><td><em><em><em><em><em>8 </em></em></em></em></em></td><td><em><em><em><em><em>The size of total ingress data buffer in the OCB for link bonding. Allowed values: 0/2/4/6/8 MB. Default: 8 MBytes.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LB_INGRESS_BUFFER_SIZE_SINGLE </em></em></em></em></em></td><td><em><em><em><em><em>lb_ingress_buffer_size_single </em></em></em></em></em></td><td><em><em><em><em><em>256 </em></em></em></em></em></td><td><em><em><em><em><em>The size of one ingress data buffer in the OCB for link bonding. Allowed values: 128/256. Default: 256 Bytes.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LB_MODEM_FIFO_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>lb_modem_fifo_size </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Number of FIFO per Modem  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LB_LBG_FIFO_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>lb_lbg_fifo_size </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Number of FIFO per Link Bonding Group  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_NIV_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>niv_enable </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>This soc_property is used to enable/disable NIV feature at init time. Example: niv_enable = 1 - NIV will be enabled at init time if the device supports NIV. This is the default value of the config property. niv_enable = 0 - NIV will be disabled at init time if the device supports NIV.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_OAM_CCM_MAX_GROUPS </em></em></em></em></em></td><td><em><em><em><em><em>oam_ccm_max_groups </em></em></em></em></em></td><td><em><em><em><em><em>256 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to specify number of Max Groups for CCM EApp Default value is 256.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_OAM_CCM_MAX_MEPS </em></em></em></em></em></td><td><em><em><em><em><em>oam_ccm_max_meps </em></em></em></em></em></td><td><em><em><em><em><em>256 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to specify number of Max MEPs for CCM EApp Default value is 256.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_IP4_DOUBLE_CAPACITY_FWD_TABLE_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>ext_ip4_double_capacity_fwd_table_size </em></em></em></em></em></td><td><em><em><em><em><em>External IPv4 double capacity forward table size  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ENHANCED_FIB_SCALE_PREFIX_LENGTH </em></em></em></em></em></td><td><em><em><em><em><em>enhanced_fib_scale_prefix_length </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc_property is used to select a specific route prefix length that can be stored in the LEM. Possible values: 0(disabled)/4/8/12/16/20/24/28.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_OAM_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>oam_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable OAM features CFM,Y1731 and Y1711  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BFD_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>bfd_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable BFD features  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DMA_DESC_AGGREGATOR_CHAIN_LENGTH_MAX </em></em></em></em></em></td><td><em><em><em><em><em>dma_desc_aggregator_chain_length_max </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is the max number of descriptors in a single chain.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DMA_DESC_AGGREGATOR_BUFF_SIZE_KB </em></em></em></em></em></td><td><em><em><em><em><em>dma_desc_aggregator_buff_size_kb </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is the total size of the DMA memory double-buffer.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DMA_DESC_AGGREGATOR_TIMEOUT_USEC </em></em></em></em></em></td><td><em><em><em><em><em>dma_desc_aggregator_timeout_usec </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is the timeout between the creation of a new descriptor chain and its commit to HW.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DMA_DESC_AGGREGATOR_ENABLE_SPECIFIC </em></em></em></em></em></td><td><em><em><em><em><em>dma_desc_aggregator_enable_specific </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property enables descriptor DMA for a specific memory, <em>MEM suffix.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_BHH_CONSOLIDATED_FINAL_EVENT </em></em></em></em></em></em></td><td><em><em><em><em><em><em>bhh_consolidated_final_event </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>During occurrence of conflicting events - TimeOut and State change, only final event(Either TimeOut (or) State change) will be communicated to SDK. Other events will not be affected by this.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_MPLS_LM_DM_BASE_ENDPOINT_ID </em></em></em></em></em></em></td><td><em><em><em><em><em><em>mpls_lm_dm_base_endpoint_id </em></em></em></em></em></em></td><td><em><em><em><em><em><em>768 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Specify starting endpoint id for MPLS LM/DM endpoint in FP based OAM devices.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_TRAP_LIF_MTU_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>trap_lif_mtu_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Specify if ETPP LIF MTU feature is enabled. When enabled allows to create bcmRxTrapEgTxMtuFilter trap which allows to map LIF to specific MTU filter value  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_LOGICAL_PORT_ROUTING_PRESERVE_DSCP </em></em></em></em></em></em></td><td><em><em><em><em><em><em>logical_port_routing_preserve_dscp </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>If set, enables per LIF control of preserve DSCP remark after routing. If enabled, reserves one bit each from InLIF profile and OutLIF profile. DSCP is preserved if both InLIF and OutLIF decides to preserve it  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_OAM_RCY_PORT_UP </em></em></em></em></em></em></td><td><em><em><em><em><em><em>oam_rcy_port_up </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This soc property will be used to define the rcy port which will be used in LBM up-mep. In case of dual cored device (Jericho) the soc property should be used with suffix: oam_rcy_port_up_0 for core 0, oam_rcy_port_up_1 for core 1  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_TDM_QUEUING_FORCE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>tdm_queuing_force </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>tdm_queuing_force</em>&lt;port&gt; = 0 | 1, if set TDM queuing is on for this port, which mean this port will be handled like a TDM interlave port with high priority  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PWE_TERMINATION_PORT_MODE_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>pwe_termination_port_mode_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Each port can have its' own namespace for PWE label termination(termination lookup key is &lt;port+label&gt;)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MPLS_BIND_PWE_WITH_MPLS_ONE_CALL </em></em></em></em></em></td><td><em><em><em><em><em>mpls_bind_pwe_with_mpls_one_call </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Indicate the mode for PWE binded with MPLS EEDB entry creation (one call or more)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_SERDES_CL37_SGMII_RESTART_COUNT </em></em></em></em></em></td><td><em><em><em><em><em>serdes_cl37_sgmii_restart_count </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>2 </em></em></em></em></em></td><td><em><em><em><em><em>Number of linkscan intervals to wait before applying the AN restart while switching between SGMII-CL37 vice versa  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_STAT_IF_ETPP_COUNTER_MODE </em></em></em></em></em></td><td><em><em><em><em><em>stat_if_etpp_counter_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>stat_if_etpp_counter_mode_&lt;counterNumber&gt; = EGRESS_VSI/EGRESS_OUT_LIF/EGRESS_PORT. &lt;counterNumber&gt; = be 0 or 1 for two stat_if counters.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_STAT_IF_SCRUBBER_SRAM_PDBS_TH </em></em></em></em></em></td><td><em><em><em><em><em>stat_if_scrubber_sram_pdbs_th </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>SRAM packet descriptor buffers (PDBs) threshold -1 - ignore threshold  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_STAT_IF_SCRUBBER_SRAM_BUFFERS_TH </em></em></em></em></em></td><td><em><em><em><em><em>stat_if_scrubber_sram_buffers_th </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>SRAM buffers threshold -1 - ignore threshold  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ENHANCED_FIB_SCALE_PREFIX_LENGTH_IPV6_LONG </em></em></em></em></em></td><td><em><em><em><em><em>enhanced_fib_scale_prefix_length_ipv6_long </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc_property is used to select a specific IPv6 route long prefix length that can be stored in the LEM. Possible values: 0(disabled)/8/12/../56/60/64.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ENHANCED_FIB_SCALE_PREFIX_LENGTH_IPV6_SHORT </em></em></em></em></em></td><td><em><em><em><em><em>enhanced_fib_scale_prefix_length_ipv6_short </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc_property is used to select a specific IPv6 route short prefix length that can be stored in the LEM. Its value must be 12/8/4 bits shorter than enhanced_fib_scale_prefix_length_ipv6_long.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_QOS_POLICER_COLOR_MAPPING_PCP </em></em></em></em></em></td><td><em><em><em><em><em>qos_policer_color_mapping_pcp </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set driver reserve bcmPortClassFieldEgressPacketProcessing 2 bits to support DP profile. In case feature is set then the number of bcmPortClassFieldEgressPacketProcessing is divided by 4.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FIELD_KEY_ALLOCATION_MSB_BALANCE_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>field_key_allocation_msb_balance_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>When set, the Ingress PMF key allocation algorithm, performs a balanced distrubution between LSB and MSB instructions. When disabled the allocation performs the old method.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PMF_VSI_PROFILE_FULL_RANGE </em></em></em></em></em></td><td><em><em><em><em><em>pmf_vsi_profile_full_range </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>When set, all 4 bits of the VSI profile are used for the pmf, also disables L2CP traps. When disabled 2 LSB bits are used for the L2CP vsi profile and 2 MSB bits are used for the pmf vsi profile.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EGRESS_OBJECT_MAC_DA_REPLACE </em></em></em></em></em></td><td><em><em><em><em><em>egress_object_mac_da_replace </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>If set and when MPLS egress object is replaced/converted to L3 object using BCM_L3_REPLACE flag, MAC DA in the L3 object will be configred with new value instead of using MAC DA from MPLS egress object. If is not set and when MPLS egress object is replaced/converted to L3 object using BCM_L3_REPLACE flag, MAC DA in the L3 object will be configred with MAC DA from MPLS egress object (default).  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LPM_ATOMIC_WRITE </em></em></em></em></em></td><td><em><em><em><em><em>lpm_atomic_write </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>1: Provide LPM atomicity during entry update operations for IPv4 routes. 0: IPv4 entries gets overwritten during entry udpate (add or delete) operations.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PHY_MGBASET_802P3BZ_PRIORITY </em></em></em></em></em></td><td><em><em><em><em><em>phy_mgbaset_802p3bz_priority </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>BRCM MGBASE-T or IEEE 802.3bz Mode selection for speeds 2.5G/5G 1: IEEE 802.3bz 5GBase-T &amp; 2.5GBase-T. 0: MGBASE-T, Broadcom 5GBase-T &amp; 2.5GBase-T.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_KBP_MESSAGE_BROADCAST_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>kbp_message_broadcast_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>1: Enable KBP broadcast at transport layer. 0: Disable KBP broadcast at transport layer.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ILKN_BURST_MIN </em></em></em></em></em></td><td><em><em><em><em><em>ilkn_burst_min </em></em></em></em></em></td><td><em><em><em><em><em>ilkn_burst_short </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to set ILKN burst min value, value must be greater than or equal to BURSTSHORT and less than or equal to half of the BURSTMAX (in bytes).  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_UDP_TUNNEL_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>udp_tunnel_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to enable UDPoIP tunnel support. 0: UDPoIP tunnel support disabled. 1: Enable UDPoIP tunnel initiation, Egress PRGE support and Parsing.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_STAT_IF_ETPP_MODE </em></em></em></em></em></td><td><em><em><em><em><em>stat_if_etpp_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to set the ETPP counter generation mode 0 - Arad compatible mode. Take 16 lsb from lifs 1 - JerichoModeA - pointers = lifs, no additional data on msb  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FC_OOB_ILKN_PAD_SYNC_ON_DATA_PIN </em></em></em></em></em></td><td><em><em><em><em><em>fc_oob_ilkn_pad_sync_on_data_pin </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to decide which pin carries the OOB ILKN SYNC signal. 0: Use pin FC_x_SYNC. 1: Use pin FC_x_STAT[1]  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_VLAN_AUTO_STACK </em></em></em></em></em></td><td><em><em><em><em><em>vlan_auto_stack </em></em></em></em></em></td><td><em><em><em><em><em>0. </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to turn on/off vlan auto stack. Note: It will override the preprocessor macro BCM_VLAN_NO_AUTO_STACK. vlan_auto_stack = 1: turn on vlan auto stack. vlan_auto_stack = 2: turn off vlan atuo stack. vlan_auto_stack = 0: the soc property does not take effect.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_NOF_L2CP_EGRESS_PROFILES_MAX </em></em></em></em></em></td><td><em><em><em><em><em>nof_l2cp_egress_profiles_max </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Max number of egress l2cp profiles available, legal values are 1/2/4. An unexpected value will be translated to one of the three values. It is available on the devices of BCM88470 and above only.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_VLAN_XLATE_MEM_BANKS </em></em></em></em></em></td><td><em><em><em><em><em>vlan_xlate_mem_banks </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Number of minimum VLAN xlate mem banks. Applicable for devices supporting ISM.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L2_MEM_BANKS </em></em></em></em></em></td><td><em><em><em><em><em>l2_mem_banks </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Number of minimum l2 mem banks. Applicable for devices supporting ISM.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L3_MEM_BANKS </em></em></em></em></em></td><td><em><em><em><em><em>l3_mem_banks </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Number of minimum l3 mem banks. Applicable for devices supporting ISM.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EGR_VLAN_XLATE_MEM_BANKS </em></em></em></em></em></td><td><em><em><em><em><em>egr_vlan_xlate_mem_banks </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Number of minimum egress VLAN xlate mem banks. Applicable for devices supporting ISM.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MPLS_MEM_BANKS </em></em></em></em></em></td><td><em><em><em><em><em>mpls_mem_banks </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Number of minimum MPLS mem banks. Applicable for devices supporting ISM.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_SERDES_RX_LARGE_SWING </em></em></em></em></em></td><td><em><em><em><em><em>serdes_rx_large_swing </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable large swing on the receiver input voltage. 0 disable, 1 enable  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L3_ALPM_HIT_SKIP </em></em></em></em></em></td><td><em><em><em><em><em>l3_alpm_hit_skip </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to skip hit bits maintenance in ALPM mode. 1: Do not maintain the HIT bits to achieve performance gain.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LOGICAL_INTERFACE_OUT_TTL_INHERITANCE </em></em></em></em></em></td><td><em><em><em><em><em>logical_interface_out_ttl_inheritance </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Enable Ingress inheritance of TTL per Outgoing Logical interface. 0 disaable, 1 enable  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LOGICAL_INTERFACE_OUT_QOS_INHERITANCE </em></em></em></em></em></td><td><em><em><em><em><em>logical_interface_out_qos_inheritance </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Enable Ingress inheritance of DSCP-EXP per Outgoing Logical interface. 0 disaable, 1 enable  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BUFFER_STATS_COLLECT_TYPE </em></em></em></em></em></td><td><em><em><em><em><em>buffer_stats_collect_type </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Flags to enable pstats or oob stats. only one can be enabled at a time. TH only supports 0 and 1. 0x0 None: disable both oob stats and pstats 0x1 OOB STATS: only enable out-of-band stats 0x2 PSTATS: only enable packetized statistic  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BUFFER_STATS_COLLECT_MODE </em></em></em></em></em></td><td><em><em><em><em><em>buffer_stats_collect_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Flags to denote pstats and oob stats mode. TH only supports 0. 0x0 Instantaneous mode 0x1 Max use count mode with HW clear on Read  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MULTI_HASH_RECURSE_DEPTH_EXACT_MATCH </em></em></em></em></em></td><td><em><em><em><em><em>multi_hash_recurse_depth_exact_match </em></em></em></em></em></td><td><em><em><em><em><em>SOC_MEM_MULTI_HASH_RECURSE_DEPTH </em></em></em></em></em></td><td><em><em><em><em><em>Set default maximum number of entry moves for all multi hash FPEM tables  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_OAM_HIERARCHICAL_LOSS_MEASUREMENT_BY_MDL_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>oam_hierarchical_loss_measurement_by_mdl_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable OAM hierarchical loss measurement by MDL (level). Supports counting for two endpoints with different levels on the same LIF. 0 = Disabled (default). 1 = Enabled. O-EM1 table will be logically split while keys with your-disc-valid == 1 will be used to store the counter of the higher level MEP. CAUTION: OEM1 BFD entries (classified by your-discriminator) could collide with CFM entries.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LAWFUL_INTERCEPTION_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>lawful_interception_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>enable/disable Lawful Interception.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOW_INIT_MODE </em></em></em></em></em></td><td><em><em><em><em><em>flow_init_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable/Disable Flex flows Vs Legacy VXLAN module. flow_init_mode = 0 loads Legacy VXLAN module on sdk initialization. flow_init_mode = 1 loads flex flow module on sdk initialization.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PHY_INIT_SPEED </em></em></em></em></em></td><td><em><em><em><em><em>phy_init_speed </em></em></em></em></em></td><td><em><em><em><em><em>Port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Default speed that the external PHY will initialize with  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_STACKING_EXTENSION_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>stacking_extension_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable stacking FTMH extension of 2 bytes.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_OAM_USE_DOUBLE_OUTLIF_INJECTION </em></em></em></em></em></td><td><em><em><em><em><em>oam_use_double_outlif_injection </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable double pointer pwe injection  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_SW_AUTONEG_POLLING_INTERVAL </em></em></em></em></em></td><td><em><em><em><em><em>sw_autoneg_polling_interval </em></em></em></em></em></td><td><em><em><em><em><em>50 </em></em></em></em></em></td><td><em><em><em><em><em>Software Autoneg Polling Interval in msec  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TAS_CALENDAR_AUTO_ADJUST_FOR_TXOVERRUN </em></em></em></em></em></td><td><em><em><em><em><em>tas_calendar_auto_adjust_for_txoverrun </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Time Aware Scheduling (TAS) calendar entries auto adjustment to avoid TX overrun. 1: enable the auto adjustment. 0: disable the auto adjustment. Available suffix: <em>port&lt;#&gt; Optional to specify the designated port(zero-based BCM API port number).  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_TAS_CALENDAR_AUTO_ADJUST_FOR_HOLDADVANCE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>tas_calendar_auto_adjust_for_holdadvance </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Time Aware Scheduling (TAS) calendar entries auto adjustment to reflect holdAdvance parameter defined in 802.1Qbu. 1: enable the auto adjustment. 0: disable the auto adjustment. Available suffix: _port&lt;#&gt; Optional to specify the designated port(zero-based BCM API port number).  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FLOW_TYPE_FOR_CUT_THROUGH_CONTROL </em></em></em></em></em></em></td><td><em><em><em><em><em><em>flow_type_for_cut_through_control </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Select which flow type applies per-flow cut-through control (force store and forward). 1 : Seamless Redundancy flow 2 : Time-Sensitive Networking flow By default, Seamless Redundancy flow is selected. Note that this property only selects the flow type that supports per-flow cut through control. Per-flow cut through control is achieved using the corresponding flow configuration API.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_TAS_CALENDAR_AUTO_ADJUST_REF_MAXSDU </em></em></em></em></em></em></td><td><em><em><em><em><em><em>tas_calendar_auto_adjust_ref_maxsdu </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1522 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Time Aware Scheduling (TAS): Specify the queueMaxSDU value to compute the delay parameters (gate close response time) when spn_TAS_CALENDAR_AUTO_ADJUST_FOR_TXOVERRUN is enabled. Value: SDU size in bytes Available suffix: _port&lt;#&gt;_cos&lt;#&gt; Optional to specify the designated port(zero-based BCM API port number) and the traffic class associated with the port by suffix. If below properties are configured, tas_calendar_auto_adjust_ref_maxsdu = 512 tas_calendar_auto_adjust_ref_maxsdu_port2 = 256 tas_calendar_auto_adjust_ref_maxsdu_port2_cos0 = 128 tas_calendar_auto_adjust_ref_maxsdu_port2_cos2 = 128 Other traffic class which is not specified like cos1,cos3-7 on port 2 will deploy the value=256 The queueMaxDSU value of the ports other than port 2 will take 512. NOTE: If tas_calendar_auto_adjust_ref_maxsdu is not specified when tas_calendar_auto_adjust_for_txoverrun = 1, default value will be 1522.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_SR_PRP_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>sr_prp_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Seamless Redundancy: Enable PRP support with selected loopback port. To enable PRP, specify an appropriate logical port ID (excluding CPU port and reserved ports) as the loopback port for the PRP feature. Default value is 0 (PRP disabled).  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_XFLOW_MACSEC_SKIP_DECRYPT_PKT_PARSER </em></em></em></em></em></em></td><td><em><em><em><em><em><em>xflow_macsec_skip_decrypt_pkt_parser </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Decrpt packet parsing will be turned off  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_XFLOW_MACSEC_SECURE_CHAN_TO_NUM_SECURE_ASSOC </em></em></em></em></em></em></td><td><em><em><em><em><em><em>xflow_macsec_secure_chan_to_num_secure_assoc </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This config property describes the number of Secure Associations associated with a Secure Channel. Default would be 1. This can be set to 4 to have 4 SA belonging to 1 SC. Any other value other than 1 or 4 will result in error.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_XFLOW_MACSEC_DECRYPT_PAD_THRESHOLD </em></em></em></em></em></em></td><td><em><em><em><em><em><em>xflow_macsec_decrypt_pad_threshold </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Packets smaller than the threshold value are padded to this size. This must be set to a value &gt;= 60. The CRC bytes are not included. The value is in bytes.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_XFLOW_MACSEC_DECRYPT_SECTAG_C1E0_ERROR </em></em></em></em></em></em></td><td><em><em><em><em><em><em>xflow_macsec_decrypt_sectag_c1e0_error </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Treat the macsec packet having the C bit of the Sectag (or clear bit) set and the E bit of Sectag (or encrypt bit) unset as an error packet. The default is to treat such packets the same as the macsec packet having both the C bit of the Sectag and the E bit of the Sectag unset.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_XFLOW_MACSEC_DECRYPT_FAIL_SWITCH_TO_CPU </em></em></em></em></em></em></td><td><em><em><em><em><em><em>xflow_macsec_decrypt_fail_switch_to_cpu </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Packets are switched to CPU. Default is all decrypt SOP error packets will be dropped inside MACsec engine.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_XFLOW_MACSEC_ENCRYPT_FAIL_SWITCH_TO_CPU </em></em></em></em></em></em></td><td><em><em><em><em><em><em>xflow_macsec_encrypt_fail_switch_to_cpu </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Packets are switched to CPU. Default is all encrypt SOP error packets will be dropped inside MACsec engine.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_MPLS_OAM_EGRESS_LABEL_TTL </em></em></em></em></em></em></td><td><em><em><em><em><em><em>mpls_oam_egress_label_ttl </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Added support to config MPLS oam egress label ttl field To avoid change in existing behavior, a new config property mpls_oam_egress_label_ttl is added  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_SERDES_NIF_CLK_BINDING </em></em></em></em></em></em></td><td><em><em><em><em><em><em>serdes_nif_clk_binding </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Enable binding NBIs PLLs. When this feature is enabled, the input to PML0 and/or PML1 PLLs will be taken from PMH PLL output. This feature is relevant for QAX when using ILKN port on more than one NBI block. Note: if both Soc Properties serdes_nif_clk_freq_in0/1 and serdes_nif_clk_binding_in0/1 are used, an error will be returned.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_ILKN_FIRST_PACKET_SW_BYPASS </em></em></em></em></em></em></td><td><em><em><em><em><em><em>ilkn_first_packet_sw_bypass </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>SW bypass for ILKN first packet issue. To activate the SW bypass, set ilkn_first_packet_sw_bypass to 1. NOTES: 1. SW linkscan must be activated with this SOC property! 2. This SOC property is not required for ILKN KBP ports as the KBP apps will bypass the first packet issue.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PON_PP_PORT_MAPPING_BYPASS </em></em></em></em></em></em></td><td><em><em><em><em><em><em>pon_pp_port_mapping_bypass </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Disable tunnel ID, PON port to PON PP port mapping. 1 - tunnel ID, PON port to PON PP port mapping is disabled. 0 - tunnel ID, PON port to PON PP port mapping is enabled.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_INIT_PORT_CONFIG_OPTION </em></em></em></em></em></em></td><td><em><em><em><em><em><em>init_port_config_option </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Specifies initial port configuration based on SKU option ID. init_port_config_option=&lt;SKU option ID&gt; This property is valid only when the SKU option ID is defined in the device datasheet.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_RESERVE_NH_FOR_ECMP </em></em></em></em></em></em></td><td><em><em><em><em><em><em>reserve_nh_for_ecmp </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This soc property is used to enable/disable the reservation of NextHop tables. The number of entries it reserves is equal to the number of ECMP Groups. NOTES: 1. It is a WAR for H/W bug. 2. When it is enabled, Black Hole(0) and L2CPU(1) entries will also be moved after reserved entries. 3. Interaction with spn_RIOT_OVERLAY_L3_EGRESS_MEM_ALLOC_MODE and spn_RIOT_OVERLAY_L3_EGRESS_MEM_SIZE: No matter spn_RIOT_OVERLAY_L3_EGRESS_MEM_ALLOC_MODE is enabled or disabled, spn_RIOT_OVERLAY_L3_EGRESS_MEM_SIZE which define the size of overlay can be ensured. Only underlay entries (equal the number of ECMP Groups) will be wasted. spn_RIOT_OVERLAY_L3_EGRESS_MEM_SIZE should be less than the actual size after reservation. 4. On BCM56960, when it is enabled, no need to call bcm_l3_egress_create with BCM_L3_FLAGS2_NO_ECMP_OVERLAP flag.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_ADD_PTCH2_HEADER </em></em></em></em></em></em></td><td><em><em><em><em><em><em>add_ptch2_header </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0=disable 1=enable. This SOC property will allocate the existing prge program ARAD_EGR_PROG_EDITOR_PROG_MIM_PTCH2. This program does not remove the network headers and adds PTCH to packet.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FORCE_BRIDGE_FORWARDING </em></em></em></em></em></em></td><td><em><em><em><em><em><em>force_bridge_forwarding </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0=disable 1=enable. This SOC property will allocate the existing TT program PROG_TT_BRIDGE_STAR_2ND_PROG with program selection- ptc_tt_profile = RPF port.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PARSER_MODE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>parser_mode </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0=basic 1=advanced optimized scheme. When advanced optimized scheme is used then: a. The amount of resources in parser are controlled via soc-properties. b. The field HeaderFormat (Packet format code) is changed in regards to MPLS flows and HeaderFormatExtension (Parser leaf context) is introduced for better pre-selector and qualifiers in Field Processor APIs. c. Introduce the capability of load-balancing for MPLS flows cases (non-terminated, partial-terminated and full-terminated) speculative and non speculative which are not supported in basic parser mode.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_ITPP_NETWORK_HEADERS_TERMINATION </em></em></em></em></em></em></td><td><em><em><em><em><em><em>itpp_network_headers_termination </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This SOC property will enable ITPP network headers termination. This mode can not support when UDH exist. Support only on QAX and above. 0=disable 1=enable.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_EGRESS_ACL_TWO_PASS_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>egress_acl_two_pass_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Enable 2-pass egress ACL processing. When enabled, packets routed to egress ACL recycle port will have network header terminated, a new Ethernet header is built, origin system header is kept and zero-padded to 48 bytes, then recycled for 2nd pass processing 0=disable 1=enable.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_MPLS_SWITCH_IPV4_IPV6_INDEPENDENT_CONTROL </em></em></em></em></em></em></td><td><em><em><em><em><em><em>mpls_switch_ipv4_ipv6_independent_control </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0=disable 1=enable. By default, IPv4 and IPv6 packets are enabled for MPLS tunnels. This config variable provides option to override the default values.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_BCM56972_RIOT_32X100 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>bcm56972_riot_32x100 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Configure a BCM56972 device for 32-100G ports with RIOT, instead of the default 36-100G ports  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_DPR_CLOCK_FREQUENCY </em></em></em></em></em></em></td><td><em><em><em><em><em><em>dpr_clock_frequency </em></em></em></em></em></em></td><td><em><em><em><em><em><em>-1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>DPR clock frequency applied to switch chip, any unsupported frequency will be ignored.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_MMU_PORT_NUM_MC_QUEUE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>mmu_port_num_mc_queue </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>2 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Number of unicast and multicast queues per port mmu_port_num_mc_queue = 0 (12 unicast, 0 multicast) mmu_port_num_mc_queue = 1 (10 unicast, 2 multicast) mmu_port_num_mc_queue = 2 (8 unicast, 4 multicast) mmu_port_num_mc_queue = 3 (6 unicast, 6 multicast)  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_INPUT_PRI_TO_PRIORITY_GROUP_PROFILE_IDX </em></em></em></em></em></em></td><td><em><em><em><em><em><em>input_pri_to_priority_group_profile_idx </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>MMU Config Tool attribute name Profile index(per port) to indicate which profile to use for input priority to priority group mapping  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PRIORITY_GROUP_PROFILE_IDX </em></em></em></em></em></em></td><td><em><em><em><em><em><em>priority_group_profile_idx </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>MMU Config Tool attribute name Profile index(per port) to indicate which profile to use for priority group to pool mapping  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_MAPPROFILE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>mapprofile </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>MMU Config Tool object name Profile mapping structure  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PROFILE_VALID </em></em></em></em></em></em></td><td><em><em><em><em><em><em>profile_valid </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>MMU Config Tool attribute name Indicates if a profile is valid not not. 0=Not valid, 1=Valid  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_INPUT_PRI_TO_PRIORITY_GROUP_UC </em></em></em></em></em></em></td><td><em><em><em><em><em><em>input_pri_to_priority_group_uc </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>MMU Config Tool attribute name Specify input priority(0-15) to priority group mapping (0-7) for Unicast  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_INPUT_PRI_TO_PRIORITY_GROUP_MC </em></em></em></em></em></em></td><td><em><em><em><em><em><em>input_pri_to_priority_group_mc </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>MMU Config Tool attribute name Specify input priority(0-15) to priority group mapping (0-7) for Multicast  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PRIORITY_GROUP_TO_SERVICE_POOL </em></em></em></em></em></em></td><td><em><em><em><em><em><em>priority_group_to_service_pool </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>MMU Config Tool attribute name Specify priority group (0-7) to service pool mapping (0-3)  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PRIORITY_GROUP_TO_HEADROOM_POOL </em></em></em></em></em></em></td><td><em><em><em><em><em><em>priority_group_to_headroom_pool </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>MMU Config Tool attribute name Specify priority group (0-7) to headroom pool mapping (0-3)  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PFCCLASS_TO_PRIORITY_GROUP </em></em></em></em></em></em></td><td><em><em><em><em><em><em>pfcclass_to_priority_group </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>MMU Config Tool attribute name Specify PFC class (0-7) to priority group mapping(0-7)  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PRIORITY_GROUP_LOSSLESS </em></em></em></em></em></em></td><td><em><em><em><em><em><em>priority_group_lossless </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>MMU Config Tool attribute name Specify if a priority group(per port) is lossless. 0=lossy 1=lossless  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_GUARANTEE_MC </em></em></em></em></em></em></td><td><em><em><em><em><em><em>guarantee_mc </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>MMU Config Tool attribute name Specify min guarantee for multicast  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_SCHEDULER_PROFILE_MAP </em></em></em></em></em></em></td><td><em><em><em><em><em><em>scheduler_profile_map </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Scheduler profile attribute name  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_SCHEDULER_PROFILE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>scheduler_profile </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Scheduler profile attribute name  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_NUM_UNICAST_QUEUE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>num_unicast_queue </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Cos to queue mapping. number of unicast queues  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_NUM_MULTICAST_QUEUE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>num_multicast_queue </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Cos to queue mapping. number of multicast queues  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_SCHED_STRICT_PRIORITY </em></em></em></em></em></em></td><td><em><em><em><em><em><em>sched_strict_priority </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Cos to queue mapping. Strict priority scheduling  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FLOW_CONTROL_ONLY_UNICAST </em></em></em></em></em></em></td><td><em><em><em><em><em><em>flow_control_only_unicast </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Cos to queue mapping. Only unicast is flow controlled  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_L3_ECMP_GROUP_FIRST_LKUP_MEM_SIZE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>l3_ecmp_group_first_lkup_mem_size </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Configures size of L3 ECMP_GROUP memory in fist lookup. It is used to decide the size of L3_ECMP_GROUP memories that are available for first ECMP lookup. Internally, the size rounds up to multiple of 512.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_L3_ECMP_MEMBER_FIRST_LKUP_MEM_SIZE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>l3_ecmp_member_first_lkup_mem_size </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Configures size of L3 ECMP memory in first lookup. It is used to decide the size of L3_ECMP memories that are available for first ECMP lookup. Internally, the size rounds up to multiple of 4096 in BCM5687x class of devices and 1024 in BCM5637x/BCM5657x. On BCM5687x this value defaults to half the ECMP member table size. On BCM5637x/BCM5657x, since only 3 out of 4 banks can be used when ECMP works in 2 levels, this defaults to size of one bank (1024).  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FP_EVEN_INDEX_FOR_INGRESS_FLOW_METER </em></em></em></em></em></em></td><td><em><em><em><em><em><em>fp_even_index_for_ingress_flow_meter </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Enable or Disable allocating even based meter indexes for flow mode metering for stage ingress. 0=Disable, 1=Enable.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_XFLOW_MACSEC_SECURE_CHAN_TO_NUM_SECURE_ASSOC </em></em></em></em></em></em></td><td><em><em><em><em><em><em>xflow_macsec_secure_chan_to_num_secure_assoc </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This config property describes the number of Secure Associations associated with a Secure Channel. Default would be 1. This can be set to 4 to have 4 SA belonging to 1 SC. Any other value other than 1 or 4 will result in error.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_DRAM_AUTO_CALIBRATION_UPDATE_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>dram_auto_calibration_update_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This soc property is used to set dram auto calibration update to enable - relevant only for GDDR5 0 - disable dram auto calibration update 1 - enable dram auto calibration update this is enabled by default  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_EXT_RAM_PHY_CDR_TH_EXTENDED_EN </em></em></em></em></em></em></td><td><em><em><em><em><em><em>ext_ram_phy_cdr_th_extended_en </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Sets the CDR to work in an extended-threshold, i.e. reduced jitter mode: Default value: 1 (enabled) Backward compatible value, against BRCM recommendation: 0 (disabled)  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_EXT_RAM_CMD_REDUCED_DELAY_EN </em></em></em></em></em></em></td><td><em><em><em><em><em><em>ext_ram_cmd_reduced_delay_en </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Defines the DDR Chip Select (CS) and DDR Clock Enable (CKE) delay mode to reduced delay and extended setup margins: Default value: 1 (enabled) Backward compatible value, against BRCM recommendation: 0 (disabled)  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_LANE_TO_SERDES_MAP </em></em></em></em></em></em></td><td><em><em><em><em><em><em>lane_to_serdes_map </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Pair serdes rx and tx with a lane number. Usage: lane_to_serdes_map</em>&lt;nif\fabric&gt;<em>lane&lt;lane_id&gt;=rx&lt;srd_rx_id&gt;:tx&lt;srd_tx_id&gt; lane_to_serdes_map</em>&lt;nif\fabric&gt;<em>lane&lt;lane_id&gt;=rx&lt;srd_rx_id&gt;:tx&lt;srd_tx_id&gt;  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_APPL_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>appl_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Reference application enable property. This is not a standard soc property, used to enable or disable reference applications. Default value: 1 (enabled) appl_enable</em>&lt;appl_name&gt;=0/1  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_APPL_PARAM </em></em></em></em></em></td><td><em><em><em><em><em>appl_param </em></em></em></em></em></td><td><em><em><em><em><em>Reference application parametrs. This is not a standard soc property, used to pass arguments to reference application. appl_param_&lt;param_name&gt;=value  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PKTDMA_POLL_MODE_CHANNEL_BITMAP </em></em></em></em></em></td><td><em><em><em><em><em>pktdma_poll_mode_channel_bitmap </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property indicates a channel bitmap which uses packet dma poll mode. Bit n is for channel n. The bit value 1 means poll mode, 0 means interrupt mode. Default value is 0x0. Example: pktdma_poll_mode_channel_bitmap=0x02 means channel 1 uses poll mode.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_TCAM_CONNECT_MODE </em></em></em></em></em></td><td><em><em><em><em><em>ext_tcam_connect_mode </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>Define the connection mode which connecting with BCM52311 and beyond Valid values: Single: Single Host Dual Port mode Dual: Dual Host Quad Port mode - In this mode the even unit is responsible for the initializing work.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_TCAM_START_LANE </em></em></em></em></em></td><td><em><em><em><em><em>ext_tcam_start_lane </em></em></em></em></em></td><td><em><em><em><em><em>Define the start lane number on Optimus Prime side for each OP port. Also define the switch core to Optimus Port port mapping. Use suffix "_portN" to configure each port. In Single Host Dual Port mode, only port1 and port2 is acceptable. In Dual Host Quad Port mode, four ports are all acceptable. Example: ext_tcam_start_lane_port1=18:core1 means the start lane number of Optimus Prime port 1 is 18, connecting with switch core 1  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_TCAM_SERDES_TX_TAPS </em></em></em></em></em></td><td><em><em><em><em><em>ext_tcam_serdes_tx_taps </em></em></em></em></em></td><td><em><em><em><em><em>ext_tcam_serdes_tx_taps to specify either 3 taps or 6 taps, in nrz or pam4 signalling mode per lane on KBP side. this config is per lane id. the taps are decimal numbers, positive or negative, separated by a colon ":". the first parameter will specify whether the Tx params are suitable for nrz or pam4 signaling mode. the order will be as follows: For 3 taps mode: ext_tcam_serdes_tx_taps_lane&lt;id&gt;=signaling_mode:pre:main:post For example, for lane 0 taps mode, pre=8, main=50, post=12, that will be working in nrz mode, The config will be ext_tcam_serdes_tx_taps_lane0=nrz:8:50:12 For 6 taps mode: ext_tcam_serdes_tx_taps_lane&lt;id&gt;=signaling_mode:pre:main:post:pre2:post2:post3 For example, for lane 8 that needs to config 6 taps mode, pre1=-10, main=60, post1=8, pre2=2, post2=-4, post3=3, that will be working in pam4 mode, ext_tcam_serdes_tx_taps_lane8=pam4:-10:60:8:2:-4:3 if this config is not specified, then SDK will use its own default tx taps value.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PVT_MON_CORRECTION_FACTOR </em></em></em></em></em></td><td><em><em><em><em><em>pvt_mon_correction_factor </em></em></em></em></em></td><td><em><em><em><em><em>The correction factor for the PVT MON SW WA. The unit is degrees Celsius. The value can be positive or negative. Default value is 0  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_VLAN_ACTION_DUMMY_VP_RESERVED </em></em></em></em></em></td><td><em><em><em><em><em>vlan_action_dummy_vp_reserved </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property indicates if the dummy VP for VLAN_XLATE action feature is enabled. Value 1 means enable mode, 0 means disable mode. Default value is 0  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_SW_TEMP_THRESHOLD </em></em></em></em></em></td><td><em><em><em><em><em>sw_temp_threshold </em></em></em></em></em></td><td><em><em><em><em><em>110 </em></em></em></em></em></td><td><em><em><em><em><em>Temperature threshold to trigger the high temperature interrupt. Should be no more than 110C.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_IPFIX_OBSERVATION_DOMAIN_ID </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_ipfix_observation_domain_id </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Ipfix observation domain Id for an observation domain (usually a switch)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_EXPORT_FIFO_INTR_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_export_fifo_intr_enable </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Interrupt vs polled mode for flowtracker FIFO dma export  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_EXPORT_FIFO_THREAD_PRI </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_export_fifo_thread_pri </em></em></em></em></em></td><td><em><em><em><em><em>50 </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker export FIFO thread priority; 0 is highest and 255 is lowest  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_EXPORT_FIFO_HOSTBUF_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_export_fifo_hostbuf_size </em></em></em></em></em></td><td><em><em><em><em><em>1024 </em></em></em></em></em></td><td><em><em><em><em><em>Number of flowtracker export entries allocated for the FIFO DMA host buffer  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_NUM_UNIQUE_USER_ENTRY_KEYS </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_num_unique_user_entry_keys </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Number of unique flowtracker user entry keys.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_SOC_MEM_BULK_SCHAN_OP_MODE </em></em></em></em></em></td><td><em><em><em><em><em>soc_mem_bulk_schan_op_mode </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>FIFO </em></em></em></em></em></td><td><em><em><em><em><em>Specifies S-Channel method/engine used for SOC memory bulk operations soc_mem_bulk_XXX(). FIFO - S-Channel FIFO engine is SBUS master. PIO - S-Channel PIO engine is SBUS master. FIFO engine is the recommended as default SBUS master for better performance. PIO mode is useful for debugging and performance comparison.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>1 - enable flow tracker(FTv1) embedded app 2 - enable flow tracker(FTv2) embedded app default value: 0 (disabled)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_MAX_FLOW_GROUPS </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_max_flow_groups </em></em></em></em></em></td><td><em><em><em><em><em>255 </em></em></em></em></em></td><td><em><em><em><em><em>Maximum number of flow groups monitored by flowtracker embedded app default value: 255  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_MAX_FLOWS </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_max_flows </em></em></em></em></em></td><td><em><em><em><em><em>4096 </em></em></em></em></em></td><td><em><em><em><em><em>Maximum number of flows that can be learnt. In multi-pipe devices, the flow limit is equally distributed among all the pipes, per pipe flow limit can be imposed by suffixing with <em>pipe&lt;pipe_num&gt; default value: 16K  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FLOWTRACKER_MAX_COUNTERS_PER_FLOW </em></em></em></em></em></em></td><td><em><em><em><em><em><em>flowtracker_max_counters_per_flow </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Maximum number of counters that can be assigned to a single flow. Valid values currently supported are 1, 2 and 4. default value: 1  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FLOWTRACKER_MAX_EXPORT_PKT_LENGTH </em></em></em></em></em></em></td><td><em><em><em><em><em><em>flowtracker_max_export_pkt_length </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1500 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Maximum length of an export packet in bytes that will be sent by Flowtracker embedded app default value: 1500  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FLOWTRACKER_ELEPHANT_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>flowtracker_elephant_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Enable elephant monitoring, 0 - Disable, 1 - Enable  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FLOWTRACKER_ELEPHANT_SCAN_INTERVAL_USECS </em></em></em></em></em></em></td><td><em><em><em><em><em><em>flowtracker_elephant_scan_interval_usecs </em></em></em></em></em></em></td><td><em><em><em><em><em><em>50000 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Interval at which the flow table is scanned to detect elephant flows.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FLOWTRACKER_FLOW_START_TIMESTAMP_IE_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>flowtracker_flow_start_timestamp_ie_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Enables the tracking the flow start timestamp information element, 0 - Disable, 1 - Enable.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FLOWTRACKER_EXPORT_INTERVAL_USECS </em></em></em></em></em></em></td><td><em><em><em><em><em><em>flowtracker_export_interval_usecs </em></em></em></em></em></em></td><td><em><em><em><em><em><em>100000 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Export interval of the active flows in usecs  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FLOWTRACKER_ELEPHANT_EXPECTED_QUEUE_DRAIN_TIME_USECS </em></em></em></em></em></em></td><td><em><em><em><em><em><em>flowtracker_elephant_expected_queue_drain_time_usecs </em></em></em></em></em></em></td><td><em><em><em><em><em><em>100 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Expected time required to drain the egress COS queues. Used to prevent re-ordering when demoting elephant flows to mice  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FLOWTRACKER_ENTERPRISE_NUMBER </em></em></em></em></em></em></td><td><em><em><em><em><em><em>flowtracker_enterprise_number </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Enterprise number to be used when exporting template sets containing enterprise specific information elements  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FLOWTRACKER_DROP_MONITOR_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>flowtracker_drop_monitor_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Drop monitoring, 0 - Disable, 1 - Enable  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FLOWTRACKER_HOSTMEM_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>flowtracker_hostmem_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Enable host memory access 0 - Disable, 1 - Enable  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FLOWTRACKER_FSP_REINJECT_MAX_LENGTH </em></em></em></em></em></em></td><td><em><em><em><em><em><em>flowtracker_fsp_reinject_max_length </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1500 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Maximum length of the reinjected FSP packet. Packets larger than this number are truncated prior to re-injection  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FLOWTRACKER_SCAN_INTERVAL_USECS </em></em></em></em></em></em></td><td><em><em><em><em><em><em>flowtracker_scan_interval_usecs </em></em></em></em></em></em></td><td><em><em><em><em><em><em>100000 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Interval at which the flow table is scanned to collect counter information in micro seconds. Minimum value allowed is 100000 micro seconds  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_TELEMETRY_MAX_PORTS_MONITOR </em></em></em></em></em></em></td><td><em><em><em><em><em><em>telemetry_max_ports_monitor </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Maximum number of ports that can be monitored simultaneously by ST app  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PCIE_HOST_INTF_TIMEOUT_USEC </em></em></em></em></em></em></td><td><em><em><em><em><em><em>pcie_host_intf_timeout_usec </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0x5000000 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>PCIE host interface timeout in microseconds timeout value is based on 250 MHz clock 1 usc = 0x100, Default is 50 msec  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PCIE_HOST_INTF_TIMEOUT_PURGE_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>pcie_host_intf_timeout_purge_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Enable Purge operation as soon as PCIE timeout is detected.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_BCM886XX_LOGICAL_INTERFACE_SAME_FILTER_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>bcm886xx_logical_interface_same_filter_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>If set, then incoming logical interface can set or unset Same-interface filtering according to logical-interface ID while incoming and outgoing port-ID will be ignored.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_DISABLE_LAG_OTM_CHECK </em></em></em></em></em></em></td><td><em><em><em><em><em><em>disable_lag_otm_check </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Disables OTM-Port restriction on LAG creation. Allows TM-Port to be a member of multiple LAGs Should never be used.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_BCM886XX_IP6_TUNNEL_ENCAPSULATION_MODE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>bcm886xx_ip6_tunnel_encapsulation_mode </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>IPv6 tunnel encapsulation mode: 0: Disable. 1: Legacy mode. Limited number tunnels (depends on the PRGE-data size), allocates EEDB and PRGE-data entries per Tunnel. 2: Normal mode. Scalable solution, allocates 2xEEDB entries per Tunnel, Limited number of SIP supported (according to PRGE-data). 3: Large mode. Large solution (depends on the KAPs large-direct table size), allocates EEDB and PRGE-data entries per Tunnel.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_BCM886XX_IP6_TUNNEL_TERMINATION_MODE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>bcm886xx_ip6_tunnel_termination_mode </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>IPv6 tunnel termination mode: 0: Disable. 1: Legacy mode. DIP lookup only. 2: Normal mode. (DIP, VRF, Next-protocol, Port-property) or (DIP, SIP, VRF, Next-protocol, Port-property) lookup. Note: including DIP, SIP in the lookup key require cascading lookup and occupy VT TCAM resource.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_IP6_TUNNEL_TERM_IN_TCAM_VRF_NOF_BITS </em></em></em></em></em></em></td><td><em><em><em><em><em><em>ip6_tunnel_term_in_tcam_vrf_nof_bits </em></em></em></em></em></em></td><td><em><em><em><em><em><em>10 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This soc property is used in IPv6 tunnel termination according to (DIP, VRF, Next-protocol, Port-property) enabled using bcm886xx_ip6_tunnel_termination_mode = 2. It defines the number of bits available for VRF in IPv6 tunnel termination.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_BCM_RATE_BCAST_INDEX </em></em></em></em></em></em></td><td><em><em><em><em><em><em>bcm_rate_bcast_index </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>The storm control meter index to be used for broadcast packets. Valid range 0 to 3. If out of range value is provided, will fallback to default value  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_BCM_RATE_MCAST_INDEX </em></em></em></em></em></em></td><td><em><em><em><em><em><em>bcm_rate_mcast_index </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>The storm control meter index to be used for multicast packets Valid range 0 to 3. If out of range value is provided, will fallback to default value  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_BCM_RATE_UNKNOWN_MCAST_INDEX </em></em></em></em></em></em></td><td><em><em><em><em><em><em>bcm_rate_unknown_mcast_index </em></em></em></em></em></em></td><td><em><em><em><em><em><em>2 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>The storm control meter index to be used for unknown multicast packets Valid range 0 to 3. If out of range value is provided, will fallback to default value  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_BCM_RATE_DLF_INDEX </em></em></em></em></em></em></td><td><em><em><em><em><em><em>bcm_rate_dlf_index </em></em></em></em></em></em></td><td><em><em><em><em><em><em>3 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>The storm control meter index to be used for destination lookup failure packets Valid range 0 to 3. If out of range value is provided, will fallback to default value  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_EXT_RAM_DBUFF_MMC_OPTIMIZED_DISTRIBUTION_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>ext_ram_dbuff_mmc_optimized_distribution_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This soc property is relevant only for Jericho. It sets the distribution of Mini MC buffers between cores to be optimized - meaning equal distribution as possible between cores  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PROTOCOL_VLAN_COUPLED_MODE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>protocol_vlan_coupled_mode </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>To set the couple mode in bcm_port_untagged_vlan_set. mode = 0 is legacy couple mode. Port-based VLAN and protocol-based VLAN can be used at the same time and work right. But port-based vlan supports at max 127 ports with different default vlan. mode = 1 is decouple mode, it supports all ports(&gt;128) based default vlan. But protocol-based vlan is suggested to abandon or use VFP instead.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_WARMBOOT_KNET_SHUTDOWN_MODE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>warmboot_knet_shutdown_mode </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This soc property is to indicate if shutdown KNET during doing warmboot. 0-shutdown by default 1-no shutdown  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_MAX_MTU_SIZE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>max_mtu_size </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Default MTU size supported by device </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This soc property is used to specify max mtu size for the device. If this is not specified, the defalut mtu size supported by the device is used as max mtu  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_BCM886XX_IP4_TUNNEL_ENCAPSULATION_MODE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>bcm886xx_ip4_tunnel_encapsulation_mode </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>IPv4 tunnel encapsulation mode: 0: Disable. 1: Legacy mode. Limited number tunnels (depends on the EEDB table size), allocates EEDB entries per Tunnel. 2: Large mode. Scalable solution, allocates KAPS large direct entries per Tunnel.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PPPOE_MODE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>PPPoE_mode </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>PPPoE mode: 0: disabled 1: enable PPPoE termination and encapsulation  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_TRUNK_RESILIENT_HASH_TABLE_SIZE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>trunk_resilient_hash_table_size </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Specifices the number of entries to be reserved in flowset table for resilient hashing load balancing mode front panel trunk groups. The remaining entries in this table are used by resilient hashing load balancing mode HiGig trunk groups.If this property is not configured, then the table entries are split evenly between resilient hashing load balancing mode front panel trunk groups and HiGig trunk groups. Valid values for this property are: 0, 32K, 64K. Default: 32K.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_CPRI_PORT_INIT_SPEED_ID </em></em></em></em></em></em></td><td><em><em><em><em><em><em>cpri_port_init_speed_id </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1228.8 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Initial speed for CPRI port Speeds 0: 1228.8 1: 2457.6 2: 3072.0 3: 4915.2 4: 6144.0 5: 9830.4 6: 10137.6 7: 12165.12 8: 24330.24  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_RSVD4_PORT_INIT_SPEED_ID </em></em></em></em></em></em></td><td><em><em><em><em><em><em>rsvd4_port_init_speed_id </em></em></em></em></em></em></td><td><em><em><em><em><em><em>4 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Initial speed for rsvd4 port Speeds 4: 3072.0 8: 6144.0  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_ROE_STUFFING_BIT </em></em></em></em></em></em></td><td><em><em><em><em><em><em>roe_stuffing_bit </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1bit value for Stuffing bit  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_ROE_RESERVED_BIT </em></em></em></em></em></em></td><td><em><em><em><em><em><em>roe_reserved_bit </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1bit value for Reserved bit  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_SERDES_SCRAMBLER_SEED </em></em></em></em></em></em></td><td><em><em><em><em><em><em>serdes_scrambler_seed </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>scramblar seed for CPRI and RSVD4 mode  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_OAMP_MEP_DB_FULL_ENTRY_THRESHOLD </em></em></em></em></em></em></td><td><em><em><em><em><em><em>oamp_mep_db_full_entry_threshold </em></em></em></em></em></em></td><td><em><em><em><em><em><em>2048 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Configure the mep db full entry threshold. MEP IDs up to and including the theshold will be utilized by 1/4 entries MEP IDs above the theshold will be utilized by full entries  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_OAMP_RMEP_DB_FULL_ENTRY_THRESHOLD </em></em></em></em></em></em></td><td><em><em><em><em><em><em>oamp_rmep_db_full_entry_threshold </em></em></em></em></em></em></td><td><em><em><em><em><em><em>32768 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Configure the rmep db full entry threshold. RMEP IDs up to and including the theshold will be utilized by 1/2 entries RMEP IDs above the theshold will be utilized by full entries  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_GRACEFUL_LAG_MODIFICATION_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>graceful_lag_modification_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Enable graceful lag modification.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_IPMC_LOOKUP_MODEL </em></em></em></em></em></em></td><td><em><em><em><em><em><em>ipmc_lookup_model </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>This soc property indicates which ipmc lookup model is used. 0=legacy private and public model legacy model LPM lookup key: &lt;[VRF], Group, SIP, InRIF&gt; 1=new model. new model LPM lookup key: &lt;[InRIF], VRF, Group, SIP&gt;  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PORT_FEC </em></em></em></em></em></em></td><td><em><em><em><em><em><em>port_fec </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Enable FEC and set FEC type. This config is per logical port. Each FEC type is encoded by a number. The options are: 0 - no fec. 1 - cl-74/Base-R. 64/66b KR FEC for DNX fabric. 2 - cl-91/RS-FEC 3 - rs-544. Use 1xN RS FEC architecture. 4 - rs-272. Use 1xN RS FEC architecture. 5 - rs-206. 64/66b 5T RS FEC for DNX fabric. 6 - rs-108. 64/66b 5T low latency RS FEC for DNX fabric. 7 - rs-545. 64/66b 15T RS FEC for DNX fabric 8 - rs-304. 64/66b 15T low latency RS FEC for DNX fabric. 9 - rs-544-2xN. Use 2xN RS FEC architecture. 10 - rs-272-2xN. Use 2xN RS FEC architecture.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FLEX_STAT_COMPRESSION_SHARE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>flex_stat_compression_share </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>When flex_stat_compression_share config property is set user is allowed to share flex counter compression tables across different flex counter group mode ids whose packet attribute types and values are same or subset. Valid Values: 0 (Disable) - compression table sharing is disabled (default) 1 (Enable) - compression table sharing is enabled  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_OAM_CCM_COUNTING_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>oam_ccm_counting_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Enable/disable counting of CCM packets, excluding CCMs with dual ended LM for BCM88270 devices  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_OAM_SLM_LM_MODE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>oam_slm_lm_mode </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Enable LM or SLM mode for BCM88270 devices. 0 for LM and 1 for SLM.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_SYSTEM_HEADERS_MODE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>system_headers_mode </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0x1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>System headers mode the device supports, possible values: 0x0 - Jericho-mode - used for Jericho/QMX/QAX/QUX mode 0x1 - Jericho2-mode - used for Jericho 2 mode  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FIELD_CLASS_ID_SIZE_0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>field_class_id_size_0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0x0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Field class ID size 0 is used to determine UDH_0 size in J1 mode and also the udh_egress_offset. Default: 0x0.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FIELD_CLASS_ID_SIZE_0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>field_class_id_size_0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0x0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Field class ID size 0 is used to determine UDH_0 size in J1 mode and also the udh_egress_offset_0/1. Default: 0x0.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FIELD_CLASS_ID_SIZE_1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>field_class_id_size_1 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0x0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Field class ID size 1 is used to determine UDH_1 size in J1 mode. Default: 0x0.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FIELD_CLASS_ID_SIZE_2 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>field_class_id_size_2 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0x0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Field class ID size 2 is used to determine UDH_0 size in J1 mode. Default: 0x0.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FIELD_CLASS_ID_SIZE_3 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>field_class_id_size_3 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0x0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Field class ID size 3 is used to determine UDH_1 size in J1 mode. Default: 0x0.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_BCM5626X_CONFIG </em></em></em></em></em></em></td><td><em><em><em><em><em><em>bcm5626x_config </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_BCM5627X_CONFIG </em></em></em></em></em></em></td><td><em><em><em><em><em><em>bcm5627x_config </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_EXT_IP4_PUBLIC_FWD_TABLE_SIZE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>ext_ip4_public_fwd_table_size </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>External IPv4 Unicast public forward table size.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_EXT_IP4_UC_RPF_PUBLIC_FWD_TABLE_SIZE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>ext_ip4_uc_rpf_public_fwd_table_size </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>External IPv4 Unicast with RPF public forward table size.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_EXT_IP6_PUBLIC_FWD_TABLE_SIZE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>ext_ip6_public_fwd_table_size </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>External IPv6 Unicast public forward table size.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_EXT_IP6_UC_RPF_PUBLIC_FWD_TABLE_SIZE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>ext_ip6_uc_rpf_public_fwd_table_size </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>External IPv6 Unicast with RPF public forward table size.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PBMP_OVERSUBSCRIBE_MIXED_SISTER_25_50_INIT </em></em></em></em></em></em></td><td><em><em><em><em><em><em>pbmp_oversubscribe_mixed_sister_25_50_init </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Port bitmap for 25G ports use 50G TDM calendar during initialization. It refers to logical port number. This SOC property only apply to TH2 and other devices which use new type flex port API(bcm_port_resource_multi_set).  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_IFP_INPORTS_SUPPORT_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>ifp_inports_support_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Property to explicitly enable InPorts Qualifier support in Ingress Field Module.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_PMF_KAPS_MGMT_ADVANCED_MODE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>pmf_kaps_mgmt_advanced_mode </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Large direct lookup advanced mode.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_GLOBAL_METER_COMPRESSION_SHARE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>global_meter_compression_share </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>When global_meter_compression_share config property is set, SDK allows sharing of global meter compression tables across different policer group mode ids. Valid values are: 0 (Disable) - compression table sharing is disabled (default) 1 (Enable) - compression table sharing is enabled for policer group mode ids whose packet attribute types and values are same or subset.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_FLEX_STAT_COMPACTION_SUPPORT </em></em></em></em></em></em></td><td><em><em><em><em><em><em>flex_stat_compaction_support </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>The config property need to be set to be able to use the new APIs that help in association of counter pool id with accounting object and help in compaction. After the config property is set the Customer can use API <a class="el" href="group__stat.html#gaf52a246096333a6d6eb8a3dd966f237b" title="Associate an accounting object to customized group mode with user configured pool id.">bcm_stat_custom_group_id_create()</a> to map any,accounting object to any pool and use API bcm_stat_flex_counter_id_move() to move. counters within and across pools to help in compaction . In this mode SDK will not maintain any static allocation of pools to accounting objects. Valid Values: 0 (Disable) - flexible pool allocation and compaction is disabled (default) 1 (Enable) - flexible pool allocation and compaction is enabled  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_GLOBAL_METER_COMPACTION_SUPPORT </em></em></em></em></em></em></td><td><em><em><em><em><em><em>global_meter_compaction_support </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Property to allow flexible allocation of pools to policer groups and movement of policer group within or across pool (for the purpose of compaction). Valid values are 0 (Disable) - flexible pool allocation and compaction are disabled (default) 1 (Enable) - flexible pool allocation and compaction are enabled.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_VXLAN_UDP_DEST_PORT </em></em></em></em></em></em></td><td><em><em><em><em><em><em>vxlan_udp_dest_port </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0x5555 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>User can configure a non-default (non-IETF 4789) VXLAN UDP destination port.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_KBP_MAX_NUM_RANGES </em></em></em></em></em></em></td><td><em><em><em><em><em><em>kbp_max_num_ranges </em></em></em></em></em></em></td><td><em><em><em><em><em><em>64 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Specifies number of ACL qualify ranges in ELK.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_IP6_VXLAN_MSHG_ENABLE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>ip6_vxlan_mshg_enable </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Enable/Disable egress multiple split horizon group check enhancement for IPv6 VxLAN. ip6_vxlan_mshg_enable = 0 disable ipv6 vxlan egress MSHG check enhancement. ip6_vxlan_mshg_enable = 1 enable ipv6 vxlan egress MSHG check enhancement.  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_EXT_TCAM_LUT_WRITE_MODE </em></em></em></em></em></em></td><td><em><em><em><em><em><em>ext_tcam_lut_write_mode </em></em></em></em></em></em></td><td><em><em><em><em><em><em>String </em></em></em></em></em></em></td><td><em><em><em><em><em><em>MDIO </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Define how to configure LUT entry while connecting with BCM52311 and beyond Valid values: MDIO: Configure LUT entry via MDIO registers, this is the default value ROP: Configure LUT entry via ROP packets  </em></em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em><em>spn_HOST_MEMORY_ADDRESS_REMAP_ENTRIES_RESERVED_CMC </em></em></em></em></em></em></td><td><em><em><em><em><em><em>host_memory_address_remap_entries_reserved_cmc </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Port </em></em></em></em></em></em></td><td><em><em><em><em><em><em>0x0 </em></em></em></em></em></em></td><td><em><em><em><em><em><em>Defines which entries in the remap table per cmc is reserved (for Arm) and cannot be used by SDK. value is a bitmap, each bit represent an entry of the table example: host_memory_address_remap_entries_cmc</em>&lt;cmc_index&gt;=0x12  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_WARMBOOT_SUPPORT </em></em></em></em></em></td><td><em><em><em><em><em>warmboot_support </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This property determines if warmboot is supported  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_IP4_MC_BRIDGE_FWD_TABLE_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>ext_ip4_mc_bridge_fwd_table_size </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>External IPv4 Multicase source specific lookup for bridged packets forward table size.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FIELD_EGRESS_ENABLE_IP_ACL_ON_BRIDGE </em></em></em></em></em></td><td><em><em><em><em><em>field_egress_enable_ip_acl_on_bridge </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable IP ACL on bridged packets for egress PMF  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L2XLRN_INTR_EN </em></em></em></em></em></td><td><em><em><em><em><em>l2xlrn_intr_en </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This property will be used to enable interrupts for learn cache mechanism. When interrupts are enabled, the CPU will be interrupted based on the threshold valuep rogrammed in the learn cache control register. Valid values: 0 (polled mode) or 1 (interrupt mode)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L2XLRN_THREAD_PRI </em></em></em></em></em></td><td><em><em><em><em><em>l2xlrn_thread_pri </em></em></em></em></em></td><td><em><em><em><em><em>50 </em></em></em></em></em></td><td><em><em><em><em><em>Priority of learn thread on BCM5698x. This thread is used for L2 learning This thread should always run, otherwise L2 learning will stop Range 0(highest) - 255(lowest)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L2XLRN_THREAD_INTERVAL </em></em></em></em></em></td><td><em><em><em><em><em>l2xlrn_thread_interval </em></em></em></em></em></td><td><em><em><em><em><em>1000000 </em></em></em></em></em></td><td><em><em><em><em><em>Interval in microseconds for L2 learn thread in polled mode.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L2XLRN_INTR_THRESHOLD </em></em></em></em></em></td><td><em><em><em><em><em>l2xlrn_intr_threshold </em></em></em></em></em></td><td><em><em><em><em><em>8 </em></em></em></em></em></td><td><em><em><em><em><em>Generate an interrupt for learning, depending on the fill level of the cache. Valid only in interrupt mode (that is, when interrupts are enabled). In polled mode, this value will be ignored. Range: 1 to 15  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L2XLRN_CLEAR_ON_READ </em></em></em></em></em></td><td><em><em><em><em><em>l2xlrn_clear_on_read </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>When enabled, entries are removed from learn cache immediately following a read operation. Valid values: 0 (disable) or 1 (enable)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_HOST_AS_ROUTE_DISABLE </em></em></em></em></em></td><td><em><em><em><em><em>host_as_route_disable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to enable/disable HOST AS ROUTE feature which allows the entry to be automatically added to the route table if the host table is either full or there is a hash collision by calling bcm_l3_host_add API with BCM_L3_HOST_AS_ROUTE flag. 0 = Enable HOST AS ROUTE(default). 1 = Disable HOST AS ROUTE.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_GENERAL_CASCADE_MODE </em></em></em></em></em></td><td><em><em><em><em><em>general_cascade_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>When enabled, all free subports are added in general pp port pbm and can be used for special purpose like OAM application. Valid values: 0 (disable) or 1 (enable)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L3_ALPM2_DEFAULT_ROUTE_DATA_MODE </em></em></em></em></em></td><td><em><em><em><em><em>l3_alpm2_default_route_data_mode </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Default ALPM route data mode: 1 (default) for full data mode and 0 for reduced data mode.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_VPLAG_VP_ALLOC_MODE </em></em></em></em></em></td><td><em><em><em><em><em>vplag_vp_alloc_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to control vplag vp allocation Set to 0(default) to control vplag vp allocation from low end Set to 1 to control vplag vp allocation from high end.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_TCAM_SERDES_PCIE_INIT </em></em></em></em></em></td><td><em><em><em><em><em>ext_tcam_serdes_pcie_init </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to bring up KBP serdes via PCIe. This feature is only relevant for BCM52311 and beyond. Set to 0(default) to bring up KBP serdes via MDIO. Set to 1 to bring up KBP serdes via PCIe.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LB_PORT_USE_UC_QUEUES </em></em></em></em></em></td><td><em><em><em><em><em>lb_port_use_uc_queues </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property defines whether SOBMH packets sent to loopback ports use unicast or multicast queues. The value is 0 to use multicast queues and 1 to use unicast queues.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FIELD_INGRESS_DEFAULT_PGM_LOAD_DISABLE </em></em></em></em></em></td><td><em><em><em><em><em>field_ingress_default_pgm_load_disable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Disable loading of ingress field default programs. Used with following suffixes: _raw Program is used when tm_port_header_type is RAW/DSA_RAW/RAW_DSA/TDM_RAW _xgs Program is used when tm_port_header_type is XGS_HQoS/XGS_DiffServ _stack Program is used when tm_port_header_type is TDM/STACKING _prog Program is used when tm_port_header_type is PROG _mirror_raw Program is used when tm_port_header_type is MIRROR_RAW  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_IFA_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>ifa_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>enable In-band Flow Analyzer embedded app default value: 0 (disabled)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DLB_FLOW_MONITOR_EN </em></em></em></em></em></td><td><em><em><em><em><em>dlb_flow_monitor_en </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Turn on/off DLB flow monitoring. When set to a non-zero value, DLB flow monitoring feature is enabled. DLB id of 0 is not available when DLB monitoring is enabled. Currently supported on BCM5698x only. Valid values are: 0 (disabled) or non-zero (enabled). Default value is 0 (disabled)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_XFLOW_MACSEC_OLP_VLAN </em></em></em></em></em></td><td><em><em><em><em><em>xflow_macsec_olp_vlan </em></em></em></em></em></td><td><em><em><em><em><em>VLAN reserved for MACSEC OLP use only.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_SEAMLESS_BFD_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>seamless_bfd_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable/Disable seamless BFD feature support (RFC7880).By default, it is disabled  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_SBFD_RCY_PORT </em></em></em></em></em></td><td><em><em><em><em><em>sbfd_rcy_port </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property will be used to define the rcy port which will be used in SBFD reflector. In case of dual cored device (Jericho) the soc property should be used with suffix: sbfd_rcy_port_0 for core 0, sbfd_rcy_port_1 for core 1  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TELEMETRY_EXPORT_MAX_PACKET_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>telemetry_export_max_packet_size </em></em></em></em></em></td><td><em><em><em><em><em>1500 </em></em></em></em></em></td><td><em><em><em><em><em>Maximum size of the packet sent by telemetry application. default value: 1500 bytes  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TELEMETRY_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>telemetry_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>enable Telemetry embedded app default value: 0 (disabled)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FAILOVER_FIXED_NH_OFFSET_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>failover_fixed_nh_offset_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable Tomahawk3-like L3/MPLS failover (protection switching) with fixed next hop offset from primary NH on EGR_L3_NEXT_HOP table. Set value 1 to enabled the feature and half of EGR_L3_NEXT_HOP is reserved for possible failover usage. Default value is 0 which disable the fixed next hop offset failover.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLEX_STAT_ATTRIBUTES_CLASS </em></em></em></em></em></td><td><em><em><em><em><em>flex_stat_attributes_class </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable grouping of different flex stat attributes together as a class Default value is 0 which disables this feature.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_INT_TURNAROUND_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>int_turnaround_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable INT Turnaround embedded app default value: 0 (disabled)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_CHIP_DEBUG_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_chip_debug_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>enable Chip debug functionality. The counters for multiple similar objects will be counted together across the chip. default value: 0 (disabled)   </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_VRRP_SCALING_TCAM </em></em></em></em></em></td><td><em><em><em><em><em>vrrp_scaling_tcam </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Indicates whether VRRP scaling is enabled/disabled default value: 0 (disabled)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_USE_SMALL_BANKS_MODE_VRRP </em></em></em></em></em></td><td><em><em><em><em><em>use_small_banks_mode_vrrp </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Indicates what size of TCAM banks is allocated for VRRP (0 = any, 1 = small, 2 = big) default value: 0 (disabled)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MIRROR_COPY_COUNTING_DISABLE </em></em></em></em></em></td><td><em><em><em><em><em>mirror_copy_counting_disable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to disable the mirror copy counting on all pool nums To disable a specific pool num, use the suffix "_poolx". x represents the pool num default value is 0 (mirror copy counting is enabled).  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_SUM_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>sum_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable SUM embedded app default value: 0 (disabled)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_EXPORT_INTERVAL_SECS </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_export_interval_secs </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Export interval of the active flows in seconds  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L3_ALPM2_BNK_THRESHOLD </em></em></em></em></em></td><td><em><em><em><em><em>l3_alpm2_bnk_threshold </em></em></em></em></em></td><td><em><em><em><em><em>95 </em></em></em></em></em></td><td><em><em><em><em><em>ALPM Level3 bank usage threshold when bucket defragmentation or expansion is required during insert. Return FULL if exceeds this threshold. Default value is 95 percent.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_IPEP_CLOCK_GATING_DISABLE </em></em></em></em></em></td><td><em><em><em><em><em>ipep_clock_gating_disable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to disable IP-EP clock gating for BCM5677x devices This needs to be set if visibility feature is being used Example: ipep_clock_gating_disable=0 -&gt; Default, enables clock gating during init for power saving ipep_clock_gating_disable=1 -&gt; Disables IPEP clock gating during init, MUST for visibility feature.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_LC_PLL_EXT_CLOCK </em></em></em></em></em></td><td><em><em><em><em><em>lc_pll_ext_clock </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>LC_PLL clock source selection. Usage : lc_pll_ext_clock.X=Y X is the index number of LC_PLL pin. For LC_PLL0, X is ignored. Y is the property value. Default value 0 means the source is from internal. Nonzero value means the source is from external and specifies the frequency in MHz. The supported external clock source frequency depends on chip design.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_OAM_PAUSE_L2_LEARN_ON_TABLE_WRITE </em></em></em></em></em></td><td><em><em><em><em><em>oam_pause_l2_learn_on_table_write </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>This property is used to enable or disable a special mode that will pause L2 hardware learning when tables are being written, and resume learning after table write operation completes. This is only applicable when OAM is enabled. 0 (Disable) - Do not pause L2 hardware learning when any tables are being written. 1 (Enable) - To pause L2 hardware learning when tables are being written.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_INT_TURNAROUND_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>int_turnaround_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable INT Turnaround embedded app default value: 0 (disabled)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_CHIP_DEBUG_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_chip_debug_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>enable Chip debug functionality. The counters for multiple similar objects will be counted together across the chip. default value: 0 (disabled)   </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_OUTLIF_LOGICAL_TO_PHYSICAL_PHASE_MAP </em></em></em></em></em></td><td><em><em><em><em><em>outlif_logical_to_physical_phase_map </em></em></em></em></em></td><td><em><em><em><em><em>-1 </em></em></em></em></em></td><td><em><em><em><em><em>Map outlif logical phase to physical phase. The suffix for this property is the logical phase, and the value is the physical phase. Every logical phase and every physical phase must be configured.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DRAM_PHY_TUNE_MODE_ON_INIT </em></em></em></em></em></td><td><em><em><em><em><em>dram_phy_tune_mode_on_init </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Dram tuning mode during init  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_RAM_COMMAND_ADDRESS_PARITY </em></em></em></em></em></td><td><em><em><em><em><em>ext_ram_command_address_parity </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>command address parity  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_RAM_DQ_WRITE_PARITY </em></em></em></em></em></td><td><em><em><em><em><em>ext_ram_dq_write_parity </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>dq write parity  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_RAM_DQ_READ_PARITY </em></em></em></em></em></td><td><em><em><em><em><em>ext_ram_dq_read_parity </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>dq read parity  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_RAM_READ_LATENCY </em></em></em></em></em></td><td><em><em><em><em><em>ext_ram_read_latency </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>read latency  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_RAM_ENABLED_BITMAP </em></em></em></em></em></td><td><em><em><em><em><em>ext_ram_enabled_bitmap </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>bitmap that represents enabled Drams  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_RAM_T_RTW </em></em></em></em></em></td><td><em><em><em><em><em>ext_ram_t_rtw </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Read To Write command delay  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_RAM_T_CCD_R </em></em></em></em></em></td><td><em><em><em><em><em>ext_ram_t_ccd_r </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>RD SID A to RD SID B command delay  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_RAM_WRITE_LATENCY </em></em></em></em></em></td><td><em><em><em><em><em>ext_ram_write_latency </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>write latency  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_RAM_PARITY_LATENCY </em></em></em></em></em></td><td><em><em><em><em><em>ext_ram_parity_latency </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>parity latency  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DELETED_BUFFERS_FILE_PATH </em></em></em></em></em></td><td><em><em><em><em><em>deleted_buffers_file_path </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>path to file containing deleted buffers  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TRUNK_GROUP_MAX_MEMBERS </em></em></em></em></em></td><td><em><em><em><em><em>trunk_group_max_members </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>max number of members in trunk group possible suffix is pool nubmer  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MDB_PROFILE </em></em></em></em></em></td><td><em><em><em><em><em>mdb_profile </em></em></em></em></em></td><td><em><em><em><em><em>Default </em></em></em></em></em></td><td><em><em><em><em><em>The MDB profile controls the allocation of HW resources to different tables. Supported profiles: Default, Default-Per, MAX L2, MAX L3, L2L3 VPN, ROO, Transport.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MDB_KAPS_A_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>mdb_kaps_a_size </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>The KAPS A size. The ratio between this value and mdb_kaps_b_size determines the allocation of dynamic resources available to the KAPS in MDB.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MDB_KAPS_B_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>mdb_kaps_b_size </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>The KAPS B size. The ratio between this value and mdb_kaps_a_size determines the allocation of dynamic resources available to the KAPS in MDB.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_HBM_TUNE </em></em></em></em></em></td><td><em><em><em><em><em>hbm_tune </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Set of values defined by the suffix, which gather the HBM tuning data Used to restore Hbm Tuning Values  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_QUARANTINE_MECHANISM_ALLOWED_ERRORS </em></em></em></em></em></td><td><em><em><em><em><em>quarantine_mechanism_allowed_errors </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>The number of allowed errors a single buffer can have before being deleted by the Quarantine Mechanism Value of 0 means that a buffer will never be deleted - the Quarantine Mechanism is deactivated  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_IN_LIF_PROFILE_EGRESS_ALLOCATE </em></em></em></em></em></td><td><em><em><em><em><em>in_lif_profile_egress_allocate </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Number of values to allocate for egress in_lif_profile attribute  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PROTOCOL_TRAPS_MODE </em></em></em></em></em></td><td><em><em><em><em><em>protocol_traps_mode </em></em></em></em></em></td><td><em><em><em><em><em>The way the protocol traps are doing the indexing in the protocol prifle table. Valid values: IN_LIF: Use IN_LIF as the indexing for the protocol trap table. IN_PORT: Use IN_PORT as the indexing for the protocol trap table.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DRAM_TEMPERATURE_MONITOR_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>dram_temperature_monitor_enable </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Enable/disable SDK DRAM temperature monitor  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DRAM_TEMPERATURE_THRESHOLD_RESTORE_TRAFFIC </em></em></em></em></em></td><td><em><em><em><em><em>dram_temperature_threshold_restore_traffic </em></em></em></em></em></td><td><em><em><em><em><em>85 </em></em></em></em></em></td><td><em><em><em><em><em>Dram temperature restore traffic threshold. When going below this temperature from above, the traffic redirect to the DRAM  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DRAM_LOW_TEMPERATURE_THRESHOLD_RESTORE_TRAFFIC </em></em></em></em></em></td><td><em><em><em><em><em>dram_low_temperature_threshold_restore_traffic </em></em></em></em></em></td><td><em><em><em><em><em>10 </em></em></em></em></em></td><td><em><em><em><em><em>Dram temperature restore traffic threshold. When going above this temperature from below, the traffic redirects to the DRAM  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DRAM_TEMPERATURE_THRESHOLD_STOP_TRAFFIC </em></em></em></em></em></td><td><em><em><em><em><em>dram_temperature_threshold_stop_traffic </em></em></em></em></em></td><td><em><em><em><em><em>90 </em></em></em></em></em></td><td><em><em><em><em><em>Dram temperature stop traffic threshold. When going beyond this temperature from below, SDK stop redirect traffic to the DRAM  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DRAM_LOW_TEMPERATURE_THRESHOLD_STOP_TRAFFIC </em></em></em></em></em></td><td><em><em><em><em><em>dram_low_temperature_threshold_stop_traffic </em></em></em></em></em></td><td><em><em><em><em><em>5 </em></em></em></em></em></td><td><em><em><em><em><em>Dram temperature stop traffic threshold. When going below this temperature from above, SDK stop redirect traffic to the DRAM  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DRAM_TEMPERATURE_THRESHOLD_POWER_DOWN </em></em></em></em></em></td><td><em><em><em><em><em>dram_temperature_threshold_power_down </em></em></em></em></em></td><td><em><em><em><em><em>95 </em></em></em></em></em></td><td><em><em><em><em><em>Dram temperature power down threshold. When going beyond this temperature from below, DRAM is shut down  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DRAM_LOW_TEMPERATURE_THRESHOLD_POWER_DOWN </em></em></em></em></em></td><td><em><em><em><em><em>dram_low_temperature_threshold_power_down </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Dram temperature power down threshold. When going beyond this temperature from above, DRAM is shut down  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_IPV4_FWD_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>ext_ipv4_fwd_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable external IPv4 forwarding appl.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_IPV6_FWD_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>ext_ipv6_fwd_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable external IPv6 forwarding appl.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PMF_SEXEM3_STAGE </em></em></em></em></em></td><td><em><em><em><em><em>pmf_sexem3_stage </em></em></em></em></em></td><td><em><em><em><em><em>IPMF3 </em></em></em></em></em></td><td><em><em><em><em><em>Decide which PMF stage will have access to SEXEM3. Valid values: IPMF2: Ingress PMF 2 will be able to perform a lookup in EXEM3. IPMF3: Ingress PMF 3 will be able to perform a lookup in EXEM3.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PMF_MAP_STAGE </em></em></em></em></em></td><td><em><em><em><em><em>pmf_map_stage </em></em></em></em></em></td><td><em><em><em><em><em>IPMF1 </em></em></em></em></em></td><td><em><em><em><em><em>Decide which PMF stage will have access to MAP. Valid values: IPMF1: Ingress PMF 1/Ingress PMF 2 will be able to perform a lookup in MAP. IPMF3: Ingress PMF 3 will be able to perform a lookup in MAP.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PMF_MAPS_PAYLOAD_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>pmf_maps_payload_size </em></em></em></em></em></td><td><em><em><em><em><em>30 </em></em></em></em></em></td><td><em><em><em><em><em>Select the payload size of the PMF MAP DB Valid values: 30: Each entry will be 30b of size, also address resolution will work in 30b granularity 60: Each entry will be 60b of size, also address resolution will work in 60b granularity 120: Each entry will be 120b of size, also address resolution will work in 120b granularity  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PMF_IN_LIF_PROFILE_NOF_BITS </em></em></em></em></em></td><td><em><em><em><em><em>pmf_in_lif_profile_nof_bits </em></em></em></em></em></td><td><em><em><em><em><em>2 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to determine how many bits in the In-Lif profile will be used by PMF  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PMF_IN_RIF_PROFILE_NOF_BITS </em></em></em></em></em></td><td><em><em><em><em><em>pmf_in_rif_profile_nof_bits </em></em></em></em></em></td><td><em><em><em><em><em>2 </em></em></em></em></em></td><td><em><em><em><em><em>This soc property is used to determine how many bits in the In-Rif profile will be used by PMF  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_OUTLIF_PHYSICAL_PHASE_DATA_GRANULARITY </em></em></em></em></em></td><td><em><em><em><em><em>outlif_physical_phase_data_granularity </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Assign a data granularity to each outlif physical phase. The suffix for this property is the physical phase, and the value is the data granularity. Valid data granularity values are 30/60/120. Every physical phase must be configured. See related soc property outlif_logical_to_physical_phase_map.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_DIAG_SHELL_EXIT_DO_NOTHING </em></em></em></em></em></td><td><em><em><em><em><em>diag_shell_exit_do_nothing </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Do nothing when exit diag shell without "clean" option  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MAXIMAL_PORT_BANDWIDTH </em></em></em></em></em></td><td><em><em><em><em><em>maximal_port_bandwidth </em></em></em></em></em></td><td><em><em><em><em><em>Maximal speed of NIF port </em></em></em></em></em></td><td><em><em><em><em><em>Maximal bandwidh in Mbits-per-second a single port can have  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MDB_PROFILE_KAPS_CFG </em></em></em></em></em></td><td><em><em><em><em><em>mdb_profile_kaps_cfg </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Select a KAPS database configuration based on the MDB profile. This configuration controls the resource allocation between the two KAPS databases. The minimum value is 1, the maximum value depends on the number of possible allocations based on the MDB profile. See related soc property mdb_profile.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_BFD_USE_LOCAL_DISCRIMINATOR_AS_SESSION_ID </em></em></em></em></em></td><td><em><em><em><em><em>bfd_use_local_discriminator_as_session_id </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable/Disable the configuration of using local discriminator as session ID for BFD endpoints.If the config property is enabled (set to 1), value passed in local_discriminator field in endpoint info will be used as BFD session ID in the FW. The default value of the config property is 0 (disabled).   </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_INDIRECT_MEM_ACCESS_TIMEOUT_USEC </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_indirect_mem_access_timeout_usec </em></em></em></em></em></td><td><em><em><em><em><em>soc-&gt;ftIndirectMemAccessTimeout </em></em></em></em></em></td><td><em><em><em><em><em>Indirect flowtracker memory access operation timeout in microseconds  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_SESSION_DATA_MEM_BANKS </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_session_data_mem_banks </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>Specifies the number of session data memory banks allocated to flowtracker stages. If this config is not specified or there is any un-allocated resource left, it will be allocated to IFT by default. flowtracker_session_data_mem_banks = &lt;no. of ift banks&gt;:&lt;no. of mft banks&gt;:&lt;no. of eft banks&gt; For Example: flowtracker_session_data_mem_banks = 2:1:1 flowtracker_session_data_mem_banks = :1:2 flowtracker_session_data_mem_banks = :: flowtracker_session_data_mem_banks = ::2  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_ALU16_MEM_BANKS </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_alu16_mem_banks </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>Specifies the number of alu16 memory banks allocated to flowtracker stages. If this config is not specified or there is any un-allocated resource left, it will be allocated to IFT by default. flowtracker_alu16_mem_banks = &lt;no. of ift alu16&gt;:&lt;no. of mft alu16&gt;:&lt;no. of eft alu16&gt; For Example: flowtracker_alu16_mem_banks = 4:2:2 flowtracker_alu16_mem_banks = :2:3 flowtracker_alu16_mem_banks = :: flowtracker_alu16_mem_banks = ::4  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_ALU32_MEM_BANKS </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_alu32_mem_banks </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>Specifies the number of alu32 memory banks allocated to flowtracker stages. If this config is not specified or there is any un-allocated resource left, it will be allocated to IFT by default. flowtracker_alu32_mem_banks = &lt;no. of ift alu32&gt;:&lt;no. of mft alu32&gt;:&lt;no. of eft alu32&gt; For Example: flowtracker_alu32_mem_banks = 6:4:2 flowtracker_alu32_mem_banks = :4:4 flowtracker_alu32_mem_banks = :: flowtracker_alu32_mem_banks = ::8  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_LOAD8_MEM_BANKS </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_load8_mem_banks </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>Specifies the number of load8 memory banks allocated to flowtracker stages. If this config is not specified or there is any un-allocated resource left, it will be allocated to IFT by default. flowtracker_load8_mem_banks = &lt;no. of ift load8&gt;:&lt;no. of mft load8&gt;:&lt;no. of eft load8&gt; For Example: flowtracker_load8_mem_banks = 2:2:4 flowtracker_load8_mem_banks = :1:2 flowtracker_load8_mem_banks = :: flowtracker_load8_mem_banks = :4:  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_LOAD16_MEM_BANKS </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_load16_mem_banks </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>Specifies the number of load16 memory banks allocated to flowtracker stages. If this config is not specified or there is any un-allocated resource left, it will be allocated to IFT by default. flowtracker_load16_mem_banks = &lt;no. of ift load16&gt;:&lt;no. of mft load16&gt;:&lt;no. of eft load16&gt; For Example: flowtracker_load16_mem_banks = 6:6:4 flowtracker_load16_mem_banks = :2:2 flowtracker_load16_mem_banks = :: flowtracker_load16_mem_banks = :1:  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_TIMESTAMP_MEM_ENGINES </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_timestamp_mem_engines </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>Specifies the number of timestamp memory engines allocated to flowtracker stages. If this config is not specified or there is any un-allocated resource left, it will be allocated to IFT by default. flowtracker_timestamp_mem_engines = &lt;no. of ift timestamp engines&gt;:&lt;no. of mft timestamp engines&gt;:&lt;no. of eft timestamp engines&gt; For Example: flowtracker_timestamp_mem_engines = 2:1:1 flowtracker_timestamp_mem_engines = :2:2 flowtracker_timestamp_mem_engines = :: flowtracker_timestamp_mem_engines = :1:  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_CHIP_DELAY_OFFSET </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_chip_delay_offset </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Specifies offset to be added in flowtracker unconditional chip delay computation.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_CHIP_DELAY_GRANULARITY </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_chip_delay_granularity </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Specifies granularity for flowtracker unconditional chip delay computation.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_E2E_DELAY_OFFSET </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_e2e_delay_offset </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Specifies offset to be added in flowtracker unconditional end to end delay computation.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_E2E_DELAY_GRANULARITY </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_e2e_delay_granularity </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Specifies granularity for flowtracker unconditional end to end delay computation.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_IPAT_DELAY_OFFSET </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_ipat_delay_offset </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Specifies offset to be added in flowtracker unconditional inter packet arrival delay computation.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_IPAT_DELAY_GRANULARITY </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_ipat_delay_granularity </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Specifies granularity for flowtracker unconditional inter packet arrival delay computation.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_IPDT_DELAY_OFFSET </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_ipdt_delay_offset </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Specifies offset to be added in flowtracker unconditional inter packet departure delay computation.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLOWTRACKER_IPDT_DELAY_GRANULARITY </em></em></em></em></em></td><td><em><em><em><em><em>flowtracker_ipdt_delay_granularity </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Specifies granularity for flowtracker unconditional inter packet departure delay computation.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PROGRAMMABILITY_UCODE_RELATIVE_PATH </em></em></em></em></em></td><td><em><em><em><em><em>programmability_ucode_relative_path </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Define the relative path to the ucode txt file, relative to bcm.user executable. default value is the standard_1 ucode  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PROGRAMMABILITY_IMAGE_NAME </em></em></em></em></em></td><td><em><em><em><em><em>programmability_image_name </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Define the device image, default value is standard_1  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TDM_MODE </em></em></em></em></em></td><td><em><em><em><em><em>tdm_mode </em></em></em></em></em></td><td><em><em><em><em><em>String </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>supported on J2C device. TDM_NONE: no TDM traffic is allowed TDM_OPTIMIZED: TDM BYPASS only traffic mode with an Optimized FTMH Header format. If set, all the devices this device can communicate with must be configured with the same mode. TDM_STANDARD: TDM BYPASS only traffic mode with a Standard FTMH Header format. In this mode, the device can communicate with devices (other devices should be configured in either TDM_STANDARD or TDM_PACKET mode). TDM_PACKET: TDM PACKET only traffic mode with a Standard FTMH Header format. In this mode, the device can communicate with devices (other devices should be configured in either TDM_STANDARD or TDM_PACKET mode).  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PCIE_HOT_SWAP_TIMEOUT_USEC </em></em></em></em></em></td><td><em><em><em><em><em>pcie_hot_swap_timeout_usec </em></em></em></em></em></td><td><em><em><em><em><em>10 </em></em></em></em></em></td><td><em><em><em><em><em>PCIE hot swap timeout in microseconds for IDLE/READY condition  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_QCM_FLOW_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>qcm_flow_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable QCMv2(Flow Tracking and Queue Congestion Monitoring) embedded app default value: 0 (disabled)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_QCM_MAX_FLOWS </em></em></em></em></em></td><td><em><em><em><em><em>qcm_max_flows </em></em></em></em></em></td><td><em><em><em><em><em>1000 </em></em></em></em></em></td><td><em><em><em><em><em>Maximum number of flows that can be learnt. default value: 1K  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_TSFIFO_AVAILABLE_FLAG </em></em></em></em></em></td><td><em><em><em><em><em>tsfifo_available_flag </em></em></em></em></em></td><td><em><em><em><em><em>1 </em></em></em></em></em></td><td><em><em><em><em><em>Enable TS FIFO host control  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLEXE_DEVICE_MODE </em></em></em></em></em></td><td><em><em><em><em><em>flexe_device_mode </em></em></em></em></em></td><td><em><em><em><em><em>Configure the device FlexE mode. Valid values: DISABLED: Indicate FlexE feature is disabled in the device. CENTRALIZED: Indicate FlexE feature is enabled and the device works under centralized mode. DISTRIBUTED: Indicate FlexE feature is enabled and the device works under distributed mode.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_FLEX_STAT_PORT_GROUP_SUPPORT </em></em></em></em></em></td><td><em><em><em><em><em>flex_stat_port_group_support </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable grouping ports together and assigning single stat identifier. Default value is 0 which disables this feature.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_EXT_PHY_FREQ_REF_LCPLL0 </em></em></em></em></em></td><td><em><em><em><em><em>ext_phy_freq_ref_lcpll0 </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Source reference frequency selection for External Phy. Reference clock is provided by LCPLL0 test p/n Parameter value is the reference frequency to ext phy in Hz e.g. 125000000  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PORT_SCH_PRIORITY_PROPAGATION_ENABLE </em></em></em></em></em></td><td><em><em><em><em><em>port_sch_priority_propagation_enable </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable ports to be created with priority propagation enabled  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MMU_PFC_GROUP_OPTIMIZED_MTU_SIZE </em></em></em></em></em></td><td><em><em><em><em><em>mmu_pfc_group_optimized_mtu_size </em></em></em></em></em></td><td><em><em><em><em><em>9416 </em></em></em></em></em></td><td><em><em><em><em><em>Specify the maximum MTU size for PFC optimized groups.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MY_STATION_FORWARD_DOMAIN_TYPE_DECOUPLED </em></em></em></em></em></td><td><em><em><em><em><em>my_station_forward_domain_type_decoupled </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Whether <a class="el" href="structbcm__l2__station__s.html#a93b274dcca4e0110888227b6c932bc53">bcm_l2_station_t.forward_domain_type</a> is explicitly managed by users or not. 0: forward_domain_type setting is coupled with forward domain (VFI or VLAN) and thus managed implicitly. 1: forward_domain_type setting is decoupled from forward domain (VFI or VLAN) and needs to set explicitly. By default 0 is selected, thus providing backward compatibility. However value of 1 is suggested.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_PKTIO_DRIVER_TYPE </em></em></em></em></em></td><td><em><em><em><em><em>pktio_driver_type </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Select packet I/O driver by specifying driver type. Value: 0: classic (default type). Use bcm_tx/bcm_rx API set. 1: streamlined. Use bcm_pktio API set. Valid only for devices that support streamlined packet I/O driver.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_L2_PORT_TPID_CLASS_MODE </em></em></em></em></em></td><td><em><em><em><em><em>l2_port_tpid_class_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>LLVP-Classification Table access mode: 0 - default, access index contains llvp profile (3b) from port and is-priority-tag(1b). 1 - access index contains llvp profile (4b)  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_MIM_DECOUPLED_MODE </em></em></em></em></em></td><td><em><em><em><em><em>mim_decoupled_mode </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>In the decoupled mode, VFI and Source VP(SVP) can be derived seperately and VLAN can be assigned per VFI. mim_decoupled_mode = 0 Disable the MIM(Mac-In-Mac) decoupled mode. Default MIM operation mode applies. mim_decoupled_mode = 1 Enable the MIM(Mac-In-Mac) decoupled mode on applicable devices.  </em></em></em></em></em></td></tr>
<tr>
<td><em><em><em><em><em>spn_ALPM_BKT_SHARE_BNK_USAGE_THRES </em></em></em></em></em></td><td><em><em><em><em><em>alpm_bkt_share_bnk_usage_thres </em></em></em></em></em></td><td><em><em><em><em><em>0 </em></em></em></em></em></td><td><em><em><em><em><em>Enable TD3 ALPM maximum VRF bucket sharing between IPv4 and IPv6, when bucket used by one IP type exceeds half of total buckets and bank usage within used buckets is below this threshold (in %). For example, alpm_bkt_share_bnk_usage_thres=50 means bank_usage_thres=50%. This property will be ignored if l3_alpm_ipv6_128b_bkt_rsvd = 1 in IPv6_128b mode. By default it is disabled (0).  </em></em></em></em></em></td></tr>
</table>
</div></div><!-- PageDoc -->
</div><!-- contents -->
<div class="footer-brcm-wrapper">
<table class="footer-brcm">
	<tbody><tr>
		<td class="footer-brcm"><img src="BRCM_Red+Black_noTag_RGB.png" align="left"></td>
		<td class="footer-brcm"><small><b>Proprietary and Confidential &copy; 2019 Broadcom</b></small>
			<div class="footer-brcm">Broadcom Incorporated reserves the right to make changes without further notice to any products or data herein to improve reliability, function, or design.
Information furnished by Broadcom Incorporated is believed to be accurate and reliable. However, Broadcom Incorporated does not assume any liability arising
out of the application or use of this information, nor the application or use of any product or circuit described herein, neither does it convey any license
under its patent rights nor the rights of others.
			</div>
		</td>
	</tr>
</tbody></table>
</div>
</body>
</html>
