

================================================================
== Vivado HLS Report for 'conv_1d_cl_array_ap_int_16_1u_array_ap_fixed_24_16_0_0_0_8u_config2_s'
================================================================
* Date:           Wed Aug 14 16:23:19 2024

* Version:        2020.1 (Build 2897737 on Wed May 27 20:21:37 MDT 2020)
* Project:        Encoder_prj
* Solution:       solution1
* Product family: artix7
* Target device:  xc7a200tl-ffg1156-2L


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  | 10.00 ns | 7.414 ns |   1.25 ns  |
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |      396|      792| 3.960 us | 7.920 us |  396|  792|   none  |
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                     |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |      Loop Name      |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +---------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- ReadInputWidth     |      395|      791|  6 ~ 12  |          -|          -|    66|    no    |
        | + KernelShiftWidth  |        2|        2|         1|          1|          1|     2|    yes   |
        | + ReuseLoop         |        5|        5|         4|          1|          1|     3|    yes   |
        +---------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+--------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |   LUT  | URAM|
+-----------------+---------+-------+--------+--------+-----+
|DSP              |        -|      8|       -|       -|    -|
|Expression       |        -|      -|       0|    2568|    -|
|FIFO             |        -|      -|       -|       -|    -|
|Instance         |        -|      -|       -|       -|    -|
|Memory           |        0|      -|      63|       3|    -|
|Multiplexer      |        -|      -|       -|     278|    -|
|Register         |        0|      -|     957|      32|    -|
+-----------------+---------+-------+--------+--------+-----+
|Total            |        0|      8|    1020|    2881|    0|
+-----------------+---------+-------+--------+--------+-----+
|Available        |      730|    740|  269200|  134600|    0|
+-----------------+---------+-------+--------+--------+-----+
|Utilization (%)  |        0|      1|   ~0   |       2|    0|
+-----------------+---------+-------+--------+--------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP48E: 
    +-----------------------------------+-------------------------------+-----------+
    |              Instance             |             Module            | Expression|
    +-----------------------------------+-------------------------------+-----------+
    |Encoder_mul_mul_16s_7s_23_1_1_U11  |Encoder_mul_mul_16s_7s_23_1_1  |  i0 * i1  |
    |Encoder_mul_mul_16s_8s_24_1_1_U4   |Encoder_mul_mul_16s_8s_24_1_1  |  i0 * i1  |
    |Encoder_mul_mul_16s_8s_24_1_1_U5   |Encoder_mul_mul_16s_8s_24_1_1  |  i0 * i1  |
    |Encoder_mul_mul_16s_8s_24_1_1_U6   |Encoder_mul_mul_16s_8s_24_1_1  |  i0 * i1  |
    |Encoder_mul_mul_16s_8s_24_1_1_U7   |Encoder_mul_mul_16s_8s_24_1_1  |  i0 * i1  |
    |Encoder_mul_mul_16s_8s_24_1_1_U8   |Encoder_mul_mul_16s_8s_24_1_1  |  i0 * i1  |
    |Encoder_mul_mul_16s_8s_24_1_1_U9   |Encoder_mul_mul_16s_8s_24_1_1  |  i0 * i1  |
    |Encoder_mul_mul_16s_8s_24_1_1_U10  |Encoder_mul_mul_16s_8s_24_1_1  |  i0 * i1  |
    +-----------------------------------+-------------------------------+-----------+

    * Memory: 
    +--------+----------------------------------------------------------------------------+---------+----+----+-----+------+-----+------+-------------+
    | Memory |                                   Module                                   | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +--------+----------------------------------------------------------------------------+---------+----+----+-----+------+-----+------+-------------+
    |w2_V_U  |conv_1d_cl_array_ap_int_16_1u_array_ap_fixed_24_16_0_0_0_8u_config2_s_w2_V  |        0|  63|   3|    0|     3|   63|     1|          189|
    +--------+----------------------------------------------------------------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total   |                                                                            |        0|  63|   3|    0|     3|   63|     1|          189|
    +--------+----------------------------------------------------------------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------------+----------+-------+---+----+------------+------------+
    |         Variable Name        | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------------+----------+-------+---+----+------------+------------+
    |acc_0_V_fu_862_p2             |     +    |      0|  0|  31|          24|          24|
    |acc_1_V_fu_1052_p2            |     +    |      0|  0|  31|          24|          24|
    |acc_2_V_fu_1242_p2            |     +    |      0|  0|  31|          24|          24|
    |acc_3_V_fu_1432_p2            |     +    |      0|  0|  31|          24|          24|
    |acc_4_V_fu_1622_p2            |     +    |      0|  0|  31|          24|          24|
    |acc_5_V_fu_1812_p2            |     +    |      0|  0|  31|          24|          24|
    |acc_6_V_fu_2002_p2            |     +    |      0|  0|  31|          24|          24|
    |acc_7_V_fu_2199_p2            |     +    |      0|  0|  31|          24|          24|
    |add_ln1192_512_fu_1038_p2     |     +    |      0|  0|  32|          25|          25|
    |add_ln1192_513_fu_1228_p2     |     +    |      0|  0|  32|          25|          25|
    |add_ln1192_514_fu_1418_p2     |     +    |      0|  0|  32|          25|          25|
    |add_ln1192_515_fu_1608_p2     |     +    |      0|  0|  32|          25|          25|
    |add_ln1192_516_fu_1798_p2     |     +    |      0|  0|  32|          25|          25|
    |add_ln1192_517_fu_1988_p2     |     +    |      0|  0|  32|          25|          25|
    |add_ln1192_518_fu_2185_p2     |     +    |      0|  0|  32|          25|          25|
    |add_ln1192_fu_848_p2          |     +    |      0|  0|  32|          25|          25|
    |add_ln389_fu_2272_p2          |     +    |      0|  0|  39|          32|           1|
    |add_ln391_fu_2283_p2          |     +    |      0|  0|  39|          32|           1|
    |i_iw_1_fu_449_p2              |     +    |      0|  0|  15|           7|           1|
    |i_iw_fu_461_p2                |     +    |      0|  0|  10|           2|           1|
    |in_index_fu_548_p2            |     +    |      0|  0|  10|           1|           2|
    |and_ln360_fu_525_p2           |    and   |      0|  0|   2|           1|           1|
    |and_ln785_512_fu_953_p2       |    and   |      0|  0|   2|           1|           1|
    |and_ln785_513_fu_1143_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln785_514_fu_1333_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln785_515_fu_1523_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln785_516_fu_1713_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln785_517_fu_1903_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln785_518_fu_2099_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln785_fu_763_p2           |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1536_fu_788_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1537_fu_882_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1538_fu_978_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1539_fu_1072_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1540_fu_1168_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1541_fu_1262_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1542_fu_1358_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1543_fu_1452_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1544_fu_1548_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1545_fu_1642_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1546_fu_1738_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1547_fu_1832_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1548_fu_1928_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1549_fu_2022_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1550_fu_2125_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1551_fu_2219_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln786_1_fu_959_p2         |    and   |      0|  0|  24|          24|          24|
    |and_ln786_2_fu_1149_p2        |    and   |      0|  0|  24|          24|          24|
    |and_ln786_3_fu_1339_p2        |    and   |      0|  0|  24|          24|          24|
    |and_ln786_4_fu_1529_p2        |    and   |      0|  0|  24|          24|          24|
    |and_ln786_5_fu_1719_p2        |    and   |      0|  0|  24|          24|          24|
    |and_ln786_6_fu_1909_p2        |    and   |      0|  0|  24|          24|          24|
    |and_ln786_7_fu_2105_p2        |    and   |      0|  0|  24|          24|          24|
    |and_ln786_fu_769_p2           |    and   |      0|  0|  24|          24|          24|
    |ap_block_state9               |    and   |      0|  0|   2|           1|           1|
    |ap_condition_286              |    and   |      0|  0|   2|           1|           1|
    |io_acc_block_signal_op359     |    and   |      0|  0|   2|           1|           1|
    |icmp_ln166_fu_455_p2          |   icmp   |      0|  0|   9|           2|           3|
    |icmp_ln360_1_fu_519_p2        |   icmp   |      0|  0|  18|          31|           1|
    |icmp_ln360_fu_499_p2          |   icmp   |      0|  0|  18|          32|           2|
    |icmp_ln384_fu_2267_p2         |   icmp   |      0|  0|  18|          32|           7|
    |icmp_ln43_fu_554_p2           |   icmp   |      0|  0|   9|           2|           3|
    |icmp_ln64_fu_2308_p2          |   icmp   |      0|  0|  11|           7|           7|
    |icmp_ln7_1_fu_537_p2          |   icmp   |      0|  0|   8|           2|           1|
    |icmp_ln7_fu_531_p2            |   icmp   |      0|  0|   8|           2|           1|
    |ap_block_state1               |    or    |      0|  0|   2|           1|           1|
    |or_ln340_1_fu_983_p2          |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2048_fu_810_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2049_fu_900_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2050_fu_1000_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2051_fu_1090_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2052_fu_1190_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2053_fu_1280_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2054_fu_1380_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2055_fu_1470_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2056_fu_1570_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2057_fu_1660_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2058_fu_1760_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2059_fu_1850_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2060_fu_1950_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2061_fu_2040_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2062_fu_2147_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2063_fu_2237_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2064_fu_804_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2065_fu_994_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2066_fu_1184_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2067_fu_1374_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2068_fu_1564_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2069_fu_1754_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2070_fu_1944_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2071_fu_2141_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2_fu_1173_p2         |    or    |      0|  0|   2|           1|           1|
    |or_ln340_3_fu_1363_p2         |    or    |      0|  0|   2|           1|           1|
    |or_ln340_420_fu_1553_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln340_522_fu_1743_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln340_6_fu_1933_p2         |    or    |      0|  0|   2|           1|           1|
    |or_ln340_7_fu_2130_p2         |    or    |      0|  0|   2|           1|           1|
    |or_ln340_fu_793_p2            |    or    |      0|  0|   2|           1|           1|
    |or_ln785_1_fu_935_p2          |    or    |      0|  0|  24|          24|          24|
    |or_ln785_218_fu_1125_p2       |    or    |      0|  0|  24|          24|          24|
    |or_ln785_3_fu_1315_p2         |    or    |      0|  0|  24|          24|          24|
    |or_ln785_4_fu_1505_p2         |    or    |      0|  0|  24|          24|          24|
    |or_ln785_5_fu_1695_p2         |    or    |      0|  0|  24|          24|          24|
    |or_ln785_6_fu_1885_p2         |    or    |      0|  0|  24|          24|          24|
    |or_ln785_7_fu_2080_p2         |    or    |      0|  0|  24|          24|          24|
    |or_ln785_fu_745_p2            |    or    |      0|  0|  24|          24|          24|
    |acc_0_V_63_fu_914_p3          |  select  |      0|  0|  25|           1|          25|
    |acc_1_V_63_fu_1104_p3         |  select  |      0|  0|  25|           1|          25|
    |acc_2_V_63_fu_1294_p3         |  select  |      0|  0|  25|           1|          25|
    |acc_3_V_63_fu_1484_p3         |  select  |      0|  0|  25|           1|          25|
    |acc_4_V_63_fu_1674_p3         |  select  |      0|  0|  25|           1|          25|
    |acc_5_V_63_fu_1864_p3         |  select  |      0|  0|  25|           1|          25|
    |acc_6_V_63_fu_2054_p3         |  select  |      0|  0|  25|           1|          25|
    |acc_7_V_63_fu_2251_p3         |  select  |      0|  0|  25|           1|          25|
    |select_ln180_fu_471_p3        |  select  |      0|  0|  16|           1|          16|
    |select_ln340_1024_fu_906_p3   |  select  |      0|  0|  24|           1|          23|
    |select_ln340_1025_fu_1096_p3  |  select  |      0|  0|  24|           1|          23|
    |select_ln340_1026_fu_1286_p3  |  select  |      0|  0|  24|           1|          23|
    |select_ln340_1027_fu_1476_p3  |  select  |      0|  0|  24|           1|          23|
    |select_ln340_1028_fu_1666_p3  |  select  |      0|  0|  24|           1|          23|
    |select_ln340_1029_fu_1856_p3  |  select  |      0|  0|  24|           1|          23|
    |select_ln340_1030_fu_2046_p3  |  select  |      0|  0|  24|           1|          23|
    |select_ln340_1031_fu_2243_p3  |  select  |      0|  0|  24|           1|          23|
    |select_ln340_1_fu_1006_p3     |  select  |      0|  0|  24|           1|          23|
    |select_ln340_2048_fu_832_p3   |  select  |      0|  0|  24|           1|          24|
    |select_ln340_2050_fu_1022_p3  |  select  |      0|  0|  24|           1|          24|
    |select_ln340_2052_fu_1212_p3  |  select  |      0|  0|  24|           1|          24|
    |select_ln340_2054_fu_1402_p3  |  select  |      0|  0|  24|           1|          24|
    |select_ln340_2056_fu_1592_p3  |  select  |      0|  0|  24|           1|          24|
    |select_ln340_2058_fu_1782_p3  |  select  |      0|  0|  24|           1|          24|
    |select_ln340_2060_fu_1972_p3  |  select  |      0|  0|  24|           1|          24|
    |select_ln340_2062_fu_2169_p3  |  select  |      0|  0|  24|           1|          24|
    |select_ln340_2_fu_1196_p3     |  select  |      0|  0|  24|           1|          23|
    |select_ln340_3_fu_1386_p3     |  select  |      0|  0|  24|           1|          23|
    |select_ln340_4_fu_1576_p3     |  select  |      0|  0|  24|           1|          23|
    |select_ln340_5_fu_1766_p3     |  select  |      0|  0|  24|           1|          23|
    |select_ln340_6_fu_1956_p3     |  select  |      0|  0|  24|           1|          23|
    |select_ln340_7_fu_2153_p3     |  select  |      0|  0|  24|           1|          23|
    |select_ln340_fu_816_p3        |  select  |      0|  0|  24|           1|          23|
    |select_ln388_1_fu_1014_p3     |  select  |      0|  0|  25|           1|          25|
    |select_ln388_2_fu_1204_p3     |  select  |      0|  0|  25|           1|          25|
    |select_ln388_3_fu_1394_p3     |  select  |      0|  0|  25|           1|          25|
    |select_ln388_4_fu_1584_p3     |  select  |      0|  0|  25|           1|          25|
    |select_ln388_5_fu_1774_p3     |  select  |      0|  0|  25|           1|          25|
    |select_ln388_6_fu_1964_p3     |  select  |      0|  0|  25|           1|          25|
    |select_ln388_7_fu_2161_p3     |  select  |      0|  0|  25|           1|          25|
    |select_ln388_fu_824_p3        |  select  |      0|  0|  25|           1|          25|
    |select_ln391_fu_2288_p3       |  select  |      0|  0|  32|           1|           2|
    |select_ln7_1_fu_645_p3        |  select  |      0|  0|  16|           1|          16|
    |select_ln7_fu_638_p3          |  select  |      0|  0|  16|           1|          16|
    |tmp_data_0_V_19_fu_922_p3     |  select  |      0|  0|  24|           1|          24|
    |tmp_data_1_V_fu_1112_p3       |  select  |      0|  0|  24|           1|          24|
    |tmp_data_2_V_fu_1302_p3       |  select  |      0|  0|  24|           1|          24|
    |tmp_data_3_V_fu_1492_p3       |  select  |      0|  0|  24|           1|          24|
    |tmp_data_4_V_fu_1682_p3       |  select  |      0|  0|  24|           1|          24|
    |tmp_data_5_V_fu_1872_p3       |  select  |      0|  0|  24|           1|          24|
    |tmp_data_6_V_fu_2062_p3       |  select  |      0|  0|  24|           1|          24|
    |tmp_data_7_V_fu_2259_p3       |  select  |      0|  0|  24|           1|          24|
    |ap_enable_pp1                 |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_1024_fu_888_p2      |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_1025_fu_1078_p2     |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_1026_fu_1268_p2     |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_1027_fu_1458_p2     |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_1028_fu_1648_p2     |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_1029_fu_1838_p2     |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_1030_fu_2028_p2     |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_1031_fu_2225_p2     |    xor   |      0|  0|   2|           1|           1|
    |xor_ln340_1032_fu_799_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_1033_fu_1179_p2     |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_1034_fu_1369_p2     |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_1035_fu_1559_p2     |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_1036_fu_1749_p2     |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_1037_fu_1939_p2     |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_1038_fu_2136_p2     |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_512_fu_894_p2       |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_513_fu_1084_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_514_fu_1274_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_515_fu_1464_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_516_fu_1654_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_517_fu_1844_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_518_fu_2034_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_519_fu_2231_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_fu_989_p2           |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_1_fu_948_p2         |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_2_fu_1138_p2        |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_319_fu_1328_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_4_fu_1518_p2        |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_5_fu_1708_p2        |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_6_fu_1898_p2        |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_7_fu_2094_p2        |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_fu_758_p2           |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_1024_fu_782_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_1025_fu_972_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_1026_fu_1162_p2     |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_1027_fu_1352_p2     |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_1028_fu_1542_p2     |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_1029_fu_1732_p2     |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_1030_fu_1922_p2     |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_1031_fu_2119_p2     |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_1_fu_1066_p2        |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_2_fu_1256_p2        |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_3_fu_1446_p2        |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_4_fu_1636_p2        |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_5_fu_1826_p2        |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_6_fu_2016_p2        |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_7_fu_2213_p2        |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_fu_876_p2           |    xor   |      0|  0|   2|           1|           2|
    +------------------------------+----------+-------+---+----+------------+------------+
    |Total                         |          |      0|  0|2568|        1122|        2160|
    +------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------------------+----+-----------+-----+-----------+
    |                   Name                  | LUT| Input Size| Bits| Total Bits|
    +-----------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                                |  38|          7|    1|          7|
    |ap_done                                  |   9|          2|    1|          2|
    |ap_enable_reg_pp1_iter3                  |   9|          2|    1|          2|
    |ap_phi_mux_in_index21_phi_fu_336_p4      |   9|          2|    2|          4|
    |ap_phi_mux_storemerge_i_i_phi_fu_434_p4  |  15|          3|   32|         96|
    |data_V_data_V_blk_n                      |   9|          2|    1|          2|
    |i_iw_0_i22_reg_309                       |   9|          2|    7|         14|
    |i_iw_0_i_i_i_reg_321                     |   9|          2|    2|          4|
    |in_index21_reg_332                       |   9|          2|    2|          4|
    |pX                                       |   9|          2|   32|         64|
    |real_start                               |   9|          2|    1|          2|
    |res_V_data_0_V_blk_n                     |   9|          2|    1|          2|
    |res_V_data_1_V_blk_n                     |   9|          2|    1|          2|
    |res_V_data_2_V_blk_n                     |   9|          2|    1|          2|
    |res_V_data_3_V_blk_n                     |   9|          2|    1|          2|
    |res_V_data_4_V_blk_n                     |   9|          2|    1|          2|
    |res_V_data_5_V_blk_n                     |   9|          2|    1|          2|
    |res_V_data_6_V_blk_n                     |   9|          2|    1|          2|
    |res_V_data_7_V_blk_n                     |   9|          2|    1|          2|
    |tmp_data_0_V_1419_reg_343                |   9|          2|   24|         48|
    |tmp_data_1_V_1117_reg_354                |   9|          2|   24|         48|
    |tmp_data_2_V_1115_reg_365                |   9|          2|   24|         48|
    |tmp_data_3_V_1113_reg_376                |   9|          2|   24|         48|
    |tmp_data_4_V_811_reg_387                 |   9|          2|   24|         48|
    |tmp_data_5_V_89_reg_398                  |   9|          2|   24|         48|
    |tmp_data_6_V_87_reg_409                  |   9|          2|   24|         48|
    |tmp_data_7_V_85_reg_420                  |   9|          2|   24|         48|
    +-----------------------------------------+----+-----------+-----+-----------+
    |Total                                    | 278|         60|  282|        601|
    +-----------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-----------------------------------+----+----+-----+-----------+
    |                Name               | FF | LUT| Bits| Const Bits|
    +-----------------------------------+----+----+-----+-----------+
    |and_ln360_reg_2412                 |   1|   0|    1|          0|
    |ap_CS_fsm                          |   6|   0|    6|          0|
    |ap_done_reg                        |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0            |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1            |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2            |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter3            |   1|   0|    1|          0|
    |i_iw_0_i22_reg_309                 |   7|   0|    7|          0|
    |i_iw_0_i_i_i_reg_321               |   2|   0|    2|          0|
    |i_iw_1_reg_2380                    |   7|   0|    7|          0|
    |icmp_ln360_reg_2401                |   1|   0|    1|          0|
    |icmp_ln43_reg_2436                 |   1|   0|    1|          0|
    |icmp_ln7_1_reg_2421                |   1|   0|    1|          0|
    |icmp_ln7_1_reg_2421_pp1_iter1_reg  |   1|   0|    1|          0|
    |icmp_ln7_reg_2416                  |   1|   0|    1|          0|
    |icmp_ln7_reg_2416_pp1_iter1_reg    |   1|   0|    1|          0|
    |in_index21_reg_332                 |   2|   0|    2|          0|
    |in_index_reg_2431                  |   2|   0|    2|          0|
    |kernel_data_V_3_0                  |  16|   0|   16|          0|
    |kernel_data_V_3_1                  |  16|   0|   16|          0|
    |kernel_data_V_3_2                  |  16|   0|   16|          0|
    |kernel_data_V_3_2_load_reg_2375    |  16|   0|   16|          0|
    |mul_ln1118_512_reg_2494            |  24|   0|   24|          0|
    |mul_ln1118_513_reg_2508            |  24|   0|   24|          0|
    |mul_ln1118_514_reg_2522            |  24|   0|   24|          0|
    |mul_ln1118_515_reg_2536            |  24|   0|   24|          0|
    |mul_ln1118_516_reg_2550            |  24|   0|   24|          0|
    |mul_ln1118_517_reg_2564            |  24|   0|   24|          0|
    |mul_ln1118_518_reg_2578            |  23|   0|   23|          0|
    |mul_ln1118_reg_2480                |  24|   0|   24|          0|
    |pX                                 |  32|   0|   32|          0|
    |pX_load_reg_2406                   |  32|   0|   32|          0|
    |sX                                 |  32|   0|   32|          0|
    |sX_load_reg_2396                   |  32|   0|   32|          0|
    |start_once_reg                     |   1|   0|    1|          0|
    |tmp_4097_reg_2487                  |   1|   0|    1|          0|
    |tmp_4102_reg_2501                  |   1|   0|    1|          0|
    |tmp_4107_reg_2515                  |   1|   0|    1|          0|
    |tmp_4112_reg_2529                  |   1|   0|    1|          0|
    |tmp_4117_reg_2543                  |   1|   0|    1|          0|
    |tmp_4122_reg_2557                  |   1|   0|    1|          0|
    |tmp_4127_reg_2571                  |   1|   0|    1|          0|
    |tmp_4132_reg_2584                  |   1|   0|    1|          0|
    |tmp_513_reg_2445                   |   8|   0|    8|          0|
    |tmp_514_reg_2450                   |   8|   0|    8|          0|
    |tmp_515_reg_2455                   |   8|   0|    8|          0|
    |tmp_516_reg_2460                   |   8|   0|    8|          0|
    |tmp_517_reg_2465                   |   8|   0|    8|          0|
    |tmp_518_reg_2470                   |   8|   0|    8|          0|
    |tmp_519_reg_2475                   |   7|   0|    7|          0|
    |tmp_data_0_V_1419_reg_343          |  24|   0|   24|          0|
    |tmp_data_0_V_19_reg_2591           |  24|   0|   24|          0|
    |tmp_data_0_V_reg_2370              |  16|   0|   16|          0|
    |tmp_data_1_V_1117_reg_354          |  24|   0|   24|          0|
    |tmp_data_1_V_reg_2597              |  24|   0|   24|          0|
    |tmp_data_2_V_1115_reg_365          |  24|   0|   24|          0|
    |tmp_data_2_V_reg_2603              |  24|   0|   24|          0|
    |tmp_data_3_V_1113_reg_376          |  24|   0|   24|          0|
    |tmp_data_3_V_reg_2609              |  24|   0|   24|          0|
    |tmp_data_4_V_811_reg_387           |  24|   0|   24|          0|
    |tmp_data_4_V_reg_2615              |  24|   0|   24|          0|
    |tmp_data_5_V_89_reg_398            |  24|   0|   24|          0|
    |tmp_data_5_V_reg_2621              |  24|   0|   24|          0|
    |tmp_data_6_V_87_reg_409            |  24|   0|   24|          0|
    |tmp_data_6_V_reg_2627              |  24|   0|   24|          0|
    |tmp_data_7_V_85_reg_420            |  24|   0|   24|          0|
    |tmp_data_7_V_reg_2633              |  24|   0|   24|          0|
    |trunc_ln56_reg_2440                |   8|   0|    8|          0|
    |icmp_ln43_reg_2436                 |  64|  32|    1|          0|
    +-----------------------------------+----+----+-----+-----------+
    |Total                              | 957|  32|  894|          0|
    +-----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+----------------------------------------------------------------------------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  |                                   Source Object                                  |    C Type    |
+-----------------------+-----+-----+------------+----------------------------------------------------------------------------------+--------------+
|ap_clk                 |  in |    1| ap_ctrl_hs | conv_1d_cl<array<ap_int<16>, 1u>, array<ap_fixed<24, 16, 0, 0, 0>, 8u>, config2> | return value |
|ap_rst                 |  in |    1| ap_ctrl_hs | conv_1d_cl<array<ap_int<16>, 1u>, array<ap_fixed<24, 16, 0, 0, 0>, 8u>, config2> | return value |
|ap_start               |  in |    1| ap_ctrl_hs | conv_1d_cl<array<ap_int<16>, 1u>, array<ap_fixed<24, 16, 0, 0, 0>, 8u>, config2> | return value |
|start_full_n           |  in |    1| ap_ctrl_hs | conv_1d_cl<array<ap_int<16>, 1u>, array<ap_fixed<24, 16, 0, 0, 0>, 8u>, config2> | return value |
|ap_done                | out |    1| ap_ctrl_hs | conv_1d_cl<array<ap_int<16>, 1u>, array<ap_fixed<24, 16, 0, 0, 0>, 8u>, config2> | return value |
|ap_continue            |  in |    1| ap_ctrl_hs | conv_1d_cl<array<ap_int<16>, 1u>, array<ap_fixed<24, 16, 0, 0, 0>, 8u>, config2> | return value |
|ap_idle                | out |    1| ap_ctrl_hs | conv_1d_cl<array<ap_int<16>, 1u>, array<ap_fixed<24, 16, 0, 0, 0>, 8u>, config2> | return value |
|ap_ready               | out |    1| ap_ctrl_hs | conv_1d_cl<array<ap_int<16>, 1u>, array<ap_fixed<24, 16, 0, 0, 0>, 8u>, config2> | return value |
|start_out              | out |    1| ap_ctrl_hs | conv_1d_cl<array<ap_int<16>, 1u>, array<ap_fixed<24, 16, 0, 0, 0>, 8u>, config2> | return value |
|start_write            | out |    1| ap_ctrl_hs | conv_1d_cl<array<ap_int<16>, 1u>, array<ap_fixed<24, 16, 0, 0, 0>, 8u>, config2> | return value |
|data_V_data_V_dout     |  in |   16|   ap_fifo  |                                   data_V_data_V                                  |    pointer   |
|data_V_data_V_empty_n  |  in |    1|   ap_fifo  |                                   data_V_data_V                                  |    pointer   |
|data_V_data_V_read     | out |    1|   ap_fifo  |                                   data_V_data_V                                  |    pointer   |
|res_V_data_0_V_din     | out |   24|   ap_fifo  |                                  res_V_data_0_V                                  |    pointer   |
|res_V_data_0_V_full_n  |  in |    1|   ap_fifo  |                                  res_V_data_0_V                                  |    pointer   |
|res_V_data_0_V_write   | out |    1|   ap_fifo  |                                  res_V_data_0_V                                  |    pointer   |
|res_V_data_1_V_din     | out |   24|   ap_fifo  |                                  res_V_data_1_V                                  |    pointer   |
|res_V_data_1_V_full_n  |  in |    1|   ap_fifo  |                                  res_V_data_1_V                                  |    pointer   |
|res_V_data_1_V_write   | out |    1|   ap_fifo  |                                  res_V_data_1_V                                  |    pointer   |
|res_V_data_2_V_din     | out |   24|   ap_fifo  |                                  res_V_data_2_V                                  |    pointer   |
|res_V_data_2_V_full_n  |  in |    1|   ap_fifo  |                                  res_V_data_2_V                                  |    pointer   |
|res_V_data_2_V_write   | out |    1|   ap_fifo  |                                  res_V_data_2_V                                  |    pointer   |
|res_V_data_3_V_din     | out |   24|   ap_fifo  |                                  res_V_data_3_V                                  |    pointer   |
|res_V_data_3_V_full_n  |  in |    1|   ap_fifo  |                                  res_V_data_3_V                                  |    pointer   |
|res_V_data_3_V_write   | out |    1|   ap_fifo  |                                  res_V_data_3_V                                  |    pointer   |
|res_V_data_4_V_din     | out |   24|   ap_fifo  |                                  res_V_data_4_V                                  |    pointer   |
|res_V_data_4_V_full_n  |  in |    1|   ap_fifo  |                                  res_V_data_4_V                                  |    pointer   |
|res_V_data_4_V_write   | out |    1|   ap_fifo  |                                  res_V_data_4_V                                  |    pointer   |
|res_V_data_5_V_din     | out |   24|   ap_fifo  |                                  res_V_data_5_V                                  |    pointer   |
|res_V_data_5_V_full_n  |  in |    1|   ap_fifo  |                                  res_V_data_5_V                                  |    pointer   |
|res_V_data_5_V_write   | out |    1|   ap_fifo  |                                  res_V_data_5_V                                  |    pointer   |
|res_V_data_6_V_din     | out |   24|   ap_fifo  |                                  res_V_data_6_V                                  |    pointer   |
|res_V_data_6_V_full_n  |  in |    1|   ap_fifo  |                                  res_V_data_6_V                                  |    pointer   |
|res_V_data_6_V_write   | out |    1|   ap_fifo  |                                  res_V_data_6_V                                  |    pointer   |
|res_V_data_7_V_din     | out |   24|   ap_fifo  |                                  res_V_data_7_V                                  |    pointer   |
|res_V_data_7_V_full_n  |  in |    1|   ap_fifo  |                                  res_V_data_7_V                                  |    pointer   |
|res_V_data_7_V_write   | out |    1|   ap_fifo  |                                  res_V_data_7_V                                  |    pointer   |
+-----------------------+-----+-----+------------+----------------------------------------------------------------------------------+--------------+

