<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:28:37.2837</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.09.12</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0120911</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>내장된 전기 구성요소를 갖는 하이브리드 기판의 적층 방법 및 반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF STACKING HYBRID  SUBSTRATES WITH EMBEDDED ELECTRIC COMPONENTS</inventionTitleEng><openDate>2024.04.08</openDate><openNumber>10-2024-0046016</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.17</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/552</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/16</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명에 따른 반도체 장치가 제1 RDL 기판을 가지며, 제1 전도성 필라가 제1 RDL 기판의 제1 표면 위에 형성된다. 제1 전기 구성요소가 제1 RDL 기판의 제1 표면 위에 배치된다. 하이브리드 기판이 제1 RDL 기판에 접합된다. 인캡슐런트가 하이브리드 기판 및 제1 RDL 기판 주위에 배치되며, 제1 전기 구성요소 및 제1 전도성 필러는 인캡슐런트 내에 내장된다. 제2 RDL 기판 위에 형성된 제2 전도성 필라 및 제2 RDL 기판 위에 배치된 제2 전기 구성요소를 갖는 제2 RDL 기판이 하이브리드 기판에 접합된다. 제2 RDL이 제1 RDL 기판의 제2 표면 위에 형성될 수 있다. 제3 전기 구성요소가 제1 RDL 기판의 제2 표면 위에 배치된다. 차폐 프레임이 제3 전기 구성요소 위에 배치된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서, 상기 반도체 장치는: 제1 재분배층(RDL) 기판; 제1 RDL 기판의 제1 표면 위에 형성된 복수의 제1 전도성 필라; 제1 RDL 기판의 제1 표면 위에 배치된 제1 전기 구성요소; 제1 RDL 기판에 접합된 하이브리드 기판; 및 하이브리드 기판 및 제1 RDL 기판 주위에 증착된 인캡슐런트를 포함하며, 제1 전기 구성요소 및 제1 전도성 필러는 인캡슐런트 내에 내장되는, 반도체 장치. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 하이브리드 기판은: 코어 기판; 코어 기판의 제1 표면 위에 형성된 제1 RDL; 제1 RDL 위에 형성된 복수의 제2 전도성 필라; 및 코어 기판의 제1 표면 맞은편에 있는 코어 기판의 제2 표면 위에 형성된 제2 RDL을 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 추가로: 제2 RDL 기판; 제2 RDL 기판 위에 형성된 복수의 제2 전도성 필라; 및 제2 전도성 필라 사이의 제2 RDL 기판 위에 배치된 제2 전기 구성요소를 포함하며, 하이브리드 기판은 제2 RDL 기판에 접합되는, 반도체 장치. </claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, RDL 기판의 제1 표면 맞은편에 있는 제1 RDL 기판의 제2 표면 위에 형성된 제2 RDL을 추가로 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 추가로: RDL 기판의 제1 표면 맞은편에 있는 제1 RDL 기판의 제2 표면 위에 배치된 제2 전기 구성요소; 및 제2 전기 구성요소 위에 배치된 차폐 프레임을 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>6. 반도체 장치로서, 상기 반도체 장치는: 제1 재분배층(RDL) 기판; 제1 RDL 기판 위에 형성된 복수의 제1 전도성 필라; 제1 RDL 기판 위에 배치된 제1 전기 구성요소; 제1 RDL 기판에 접합된 하이브리드 기판을 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 하이브리드 기판 및 제1 RDL 기판 주위에 증착된 인캡슐런트를 추가로 포함하며, 제1 전기 구성요소 및 제1 전도성 필러는 인캡슐런트 내에 내장되는, 반도체 장치. </claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 상기 하이브리드 기판은: 코어 기판; 코어 기판의 제1 표면 위에 형성된 제1 RDL; 제1 RDL 위에 형성된 복수의 제2 전도성 필라; 및 코어 기판의 제1 표면 맞은편에 있는 코어 기판의 제2 표면 위에 형성된 제2 RDL을 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>9. 제6항에 있어서, 추가로: 제2 RDL 기판; 제2 RDL 기판 위에 형성된 복수의 제2 전도성 필라; 및 제2 전도성 필라 사이의 제2 RDL 기판 위에 배치된 제2 전기 구성요소를 포함하며, 하이브리드 기판은 제2 RDL 기판에 접합되는, 반도체 장치. </claim></claimInfo><claimInfo><claim>10. 제6항에 있어서, 추가로: RDL 기판의 제1 표면 맞은편에 있는 제1 RDL 기판의 제2 표면 위에 배치된 제2 전기 구성요소; 및 제2 전기 구성요소 위에 배치된 차폐 프레임을 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>11. 반도체 장치 제조 방법으로서, 상기 방법은: 제1 재분배층(RDL) 기판을 제공하는 단계; 제1 RDL 기판 위에 복수의 제1 전도성 필라를 형성하는 단계; 제1 RDL 기판 위에 제1 전기 구성요소를 배치하는 단계; 하이브리드 기판을 제공하는 단계; 및 하이브리드 기판을 제1 RDL 기판에 접합하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 인캡슐런트를 하이브리드 기판 및 제1 RDL 기판 주위에 증착시키는 방법을 추가로 포함하며, 제1 전기 구성요소 및 제1 전도성 필러는 인캡슐런트 내에 내장되는, 방법. </claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 하이브리드 기판을 제공하는 단계는: 코어 기판을 제공하는 단계; 코어 기판의 제1 표면 위에 제1 RDL을 형성하는 단계; 제1 RDL 위에 복수의 제2 전도성 필라를 형성하는 단계; 및 코어 기판의 제1 표면 맞은편에 있는 코어 기판의 제2 표면 위에 제2 RDL을 형성하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, RDL 기판을 제공하는 단계는: 캐리어를 제공하는 단계; 캐리어의 표면 위에 RDL을 형성하는 단계; 및 하이브리드 기판을 RDL 기판에 접합한 후에 캐리어를 제거하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 추가로: 제2 RDL 기판을 제공하는 단계; 제2 RDL 기판 위에 복수의 제2 전도성 필라를 형성하는 단계; 제2 전도성 필라 사이의 제2 RDL 기판 위에 제2 전기 구성요소를 배치하는 단계, 및 하이브리드 기판을 제2 RDL 기판에 접합하는 단계를 포함하는, 방법. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국, 장수 프로빈스, 쟝...</address><code> </code><country> </country><engName>LIN, Yaojian</engName><name>린 야오지안</name></inventorInfo><inventorInfo><address>싱가포르, ******, *...</address><code> </code><country> </country><engName>CHUA, Linda Pei Ee</engName><name>츄아 린다 페이 예</name></inventorInfo><inventorInfo><address>싱가포르, ******, 비...</address><code> </code><country> </country><engName>FANG, Ching Meng</engName><name>팡 칭 멩</name></inventorInfo><inventorInfo><address>싱가포트, ******, 비엘...</address><code> </code><country> </country><engName>GOH, Hin Hwa</engName><name>고 힌 화</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.28</priorityApplicationDate><priorityApplicationNumber>17/936,037</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.09.12</receiptDate><receiptNumber>1-1-2023-1005967-07</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2023.09.13</receiptDate><receiptNumber>9-1-2023-9010224-94</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.09.17</receiptDate><receiptNumber>1-1-2025-1064435-15</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.09.17</receiptDate><receiptNumber>1-1-2025-1064443-81</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230120911.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938b5340e96337e0564d18114caad2a5261b32cee471c9a0ac6fa1233f723b7249fefa0405c09895c247f5feea3fc86ff1cafc211bf87c0ea6</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf0b3e12f88ad972e9ce8017fd7a6ca45e2c176d60038f270d58a0189d9fd1c7126a1e2f92ae0befe06496656725e37a87d10d5b263efca9c8</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>