Fitter report for screen03
Thu May 15 15:39:58 2014
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Interconnect Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Thu May 15 15:39:58 2014         ;
; Quartus II 32-bit Version          ; 12.0 Build 263 08/02/2012 SP 2 SJ Web Edition ;
; Revision Name                      ; screen03                                      ;
; Top-level Entity Name              ; screen03                                      ;
; Family                             ; Cyclone IV E                                  ;
; Device                             ; EP4CE22F17C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 508 / 22,320 ( 2 % )                          ;
;     Total combinational functions  ; 484 / 22,320 ( 2 % )                          ;
;     Dedicated logic registers      ; 193 / 22,320 ( < 1 % )                        ;
; Total registers                    ; 193                                           ;
; Total pins                         ; 36 / 154 ( 23 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 262,144 / 608,256 ( 43 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                               ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL         ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; GPIO00   ; Missing drive strength ;
; GPIO01   ; Missing drive strength ;
; GPIO02   ; Missing drive strength ;
; GPIO07   ; Missing drive strength ;
; GPIO06   ; Missing drive strength ;
; GPIO05   ; Missing drive strength ;
; GPIO04   ; Missing drive strength ;
+----------+------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; GPIO017    ; PIN_E6        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 801 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 801 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 787     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 14      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/dev/FPGA/screen03/screen03.pin.


+--------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                        ;
+---------------------------------------------+----------------------------------------+
; Resource                                    ; Usage                                  ;
+---------------------------------------------+----------------------------------------+
; Total logic elements                        ; 508 / 22,320 ( 2 % )                   ;
;     -- Combinational with no register       ; 315                                    ;
;     -- Register only                        ; 24                                     ;
;     -- Combinational with a register        ; 169                                    ;
;                                             ;                                        ;
; Logic element usage by number of LUT inputs ;                                        ;
;     -- 4 input functions                    ; 156                                    ;
;     -- 3 input functions                    ; 127                                    ;
;     -- <=2 input functions                  ; 201                                    ;
;     -- Register only                        ; 24                                     ;
;                                             ;                                        ;
; Logic elements by mode                      ;                                        ;
;     -- normal mode                          ; 289                                    ;
;     -- arithmetic mode                      ; 195                                    ;
;                                             ;                                        ;
; Total registers*                            ; 193 / 23,018 ( < 1 % )                 ;
;     -- Dedicated logic registers            ; 193 / 22,320 ( < 1 % )                 ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )                        ;
;                                             ;                                        ;
; Total LABs:  partially or completely used   ; 39 / 1,395 ( 3 % )                     ;
; User inserted logic elements                ; 0                                      ;
; Virtual pins                                ; 0                                      ;
; I/O pins                                    ; 36 / 154 ( 23 % )                      ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )                         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                          ;
;                                             ;                                        ;
; Global signals                              ; 7                                      ;
; M9Ks                                        ; 32 / 66 ( 48 % )                       ;
; Total block memory bits                     ; 262,144 / 608,256 ( 43 % )             ;
; Total block memory implementation bits      ; 294,912 / 608,256 ( 48 % )             ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )                        ;
; PLLs                                        ; 2 / 4 ( 50 % )                         ;
; Global clocks                               ; 7 / 20 ( 35 % )                        ;
; JTAGs                                       ; 0 / 1 ( 0 % )                          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 2%                           ;
; Peak interconnect usage (total/H/V)         ; 6% / 6% / 7%                           ;
; Maximum fan-out node                        ; input_proc_6:inst7|screenPixCounter[0] ;
; Maximum fan-out                             ; 79                                     ;
; Highest non-global fan-out signal           ; input_proc_6:inst7|screenPixCounter[0] ;
; Highest non-global fan-out                  ; 79                                     ;
; Total fan-out                               ; 3008                                   ;
; Average fan-out                             ; 3.70                                   ;
+---------------------------------------------+----------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 508 / 22320 ( 2 % )   ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 315                   ; 0                              ;
;     -- Register only                        ; 24                    ; 0                              ;
;     -- Combinational with a register        ; 169                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 156                   ; 0                              ;
;     -- 3 input functions                    ; 127                   ; 0                              ;
;     -- <=2 input functions                  ; 201                   ; 0                              ;
;     -- Register only                        ; 24                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 289                   ; 0                              ;
;     -- arithmetic mode                      ; 195                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 193                   ; 0                              ;
;     -- Dedicated logic registers            ; 193 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 39 / 1395 ( 3 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 36                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 262144                ; 0                              ;
; Total RAM block bits                        ; 294912                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 32 / 66 ( 48 % )      ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 5 / 24 ( 20 % )       ; 2 / 24 ( 8 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 41                    ; 2                              ;
;     -- Registered Input Connections         ; 41                    ; 0                              ;
;     -- Output Connections                   ; 2                     ; 41                             ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 3031                  ; 52                             ;
;     -- Registered Connections               ; 1565                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 43                             ;
;     -- hard_block:auto_generated_inst       ; 43                    ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 29                    ; 2                              ;
;     -- Output Ports                         ; 7                     ; 2                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50    ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO011     ; A6    ; 8        ; 16           ; 34           ; 0            ; 49                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO013     ; D6    ; 8        ; 9            ; 34           ; 7            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO015     ; C6    ; 8        ; 18           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO0_IN[1] ; B8    ; 8        ; 25           ; 34           ; 21           ; 61                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[0]    ; F13   ; 6        ; 53           ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[10]   ; P11   ; 4        ; 38           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[11]   ; R10   ; 4        ; 34           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[12]   ; N12   ; 4        ; 47           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[13]   ; P9    ; 4        ; 38           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[14]   ; N9    ; 4        ; 29           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[15]   ; N11   ; 4        ; 43           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[16]   ; L16   ; 5        ; 53           ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[17]   ; K16   ; 5        ; 53           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[18]   ; R16   ; 5        ; 53           ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[19]   ; L15   ; 5        ; 53           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[1]    ; T15   ; 4        ; 45           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[20]   ; P15   ; 5        ; 53           ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[21]   ; P16   ; 5        ; 53           ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[22]   ; R14   ; 4        ; 49           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[23]   ; N16   ; 5        ; 53           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[2]    ; T14   ; 4        ; 45           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[3]    ; T13   ; 4        ; 40           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[4]    ; R13   ; 4        ; 40           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[5]    ; T12   ; 4        ; 36           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[6]    ; R12   ; 4        ; 36           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[7]    ; T11   ; 4        ; 36           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[8]    ; T10   ; 4        ; 34           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO1[9]    ; R11   ; 4        ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; GPIO00 ; D3    ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO01 ; C3    ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO02 ; A2    ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO04 ; B3    ; 8        ; 3            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO05 ; B4    ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO06 ; A4    ; 8        ; 9            ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GPIO07 ; B5    ; 8        ; 11           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                     ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO             ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                    ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                   ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                               ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; GPIO011                 ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                       ; Use as regular IO        ; GPIO07                  ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                       ; Use as regular IO        ; GPIO013                 ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                      ; Use as regular IO        ; GPIO06                  ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                      ; Use as regular IO        ; GPIO05                  ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7             ; Use as regular IO        ; GPIO04                  ; Dual Purpose Pin          ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 16 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 25 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 16 / 20 ( 80 % ) ; 3.3V          ; --           ;
; 5        ; 7 / 18 ( 39 % )  ; 3.3V          ; --           ;
; 6        ; 2 / 13 ( 15 % )  ; 3.3V          ; --           ;
; 7        ; 0 / 24 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 11 / 24 ( 46 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; GPIO02                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 236        ; 8        ; GPIO06                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 225        ; 8        ; GPIO011                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 188        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 179        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 191        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; GPIO04                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; GPIO05                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; GPIO07                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 221        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 212        ; 8        ; GPIO0_IN[1]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 189        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 187        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 180        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 245        ; 8        ; GPIO01                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; GPIO015                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 200        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 174        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 173        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 10         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; GPIO00                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 234        ; 8        ; GPIO013                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 201        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 178        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 170        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 169        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 227        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 218        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 205        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 184        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 183        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 197        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; GPIO1[0]                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 163        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 159        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 29         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 144        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 143        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 36         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 140        ; 5        ; GPIO1[17]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 38         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 40         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 79         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 134        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 138        ; 5        ; GPIO1[19]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; GPIO1[16]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 68         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 81         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 43         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 52         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 63         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 93         ; 4        ; GPIO1[14]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; GPIO1[15]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; GPIO1[12]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 133        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 132        ; 5        ; GPIO1[23]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 50         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 53         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 105        ; 4        ; GPIO1[13]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; GPIO1[10]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 127        ; 5        ; GPIO1[20]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; GPIO1[21]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 60         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 71         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 73         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 76         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; GPIO1[11]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; GPIO1[9]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; GPIO1[6]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; GPIO1[4]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; GPIO1[22]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; GPIO1[18]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ; 55         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 61         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 72         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 74         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 77         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; GPIO1[8]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; GPIO1[7]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; GPIO1[5]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; GPIO1[3]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; GPIO1[2]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; GPIO1[1]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                        ;
+-------------------------------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------+
; Name                          ; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 ; altpll_video_in:inst6|altpll:altpll_component|altpll_video_in_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------+
; SDC pin name                  ; inst|altpll_component|auto_generated|pll1                               ; inst6|altpll_component|auto_generated|pll1                                               ;
; PLL mode                      ; Normal                                                                  ; Normal                                                                                   ;
; Compensate clock              ; clock0                                                                  ; clock0                                                                                   ;
; Compensated input/output pins ; --                                                                      ; --                                                                                       ;
; Switchover type               ; --                                                                      ; --                                                                                       ;
; Input frequency 0             ; 50.0 MHz                                                                ; 12.6 MHz                                                                                 ;
; Input frequency 1             ; --                                                                      ; --                                                                                       ;
; Nominal PFD frequency         ; 50.0 MHz                                                                ; 12.6 MHz                                                                                 ;
; Nominal VCO frequency         ; 599.9 MHz                                                               ; 504.0 MHz                                                                                ;
; VCO post scale K counter      ; 2                                                                       ; 2                                                                                        ;
; VCO frequency control         ; Auto                                                                    ; Auto                                                                                     ;
; VCO phase shift step          ; 208 ps                                                                  ; 248 ps                                                                                   ;
; VCO multiply                  ; --                                                                      ; --                                                                                       ;
; VCO divide                    ; --                                                                      ; --                                                                                       ;
; Freq min lock                 ; 25.0 MHz                                                                ; 7.5 MHz                                                                                  ;
; Freq max lock                 ; 54.18 MHz                                                               ; 16.25 MHz                                                                                ;
; M VCO Tap                     ; 0                                                                       ; 0                                                                                        ;
; M Initial                     ; 1                                                                       ; 1                                                                                        ;
; M value                       ; 12                                                                      ; 40                                                                                       ;
; N value                       ; 1                                                                       ; 1                                                                                        ;
; Charge pump current           ; setting 1                                                               ; setting 1                                                                                ;
; Loop filter resistance        ; setting 27                                                              ; setting 20                                                                               ;
; Loop filter capacitance       ; setting 0                                                               ; setting 0                                                                                ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                      ; 450 kHz to 590 kHz                                                                       ;
; Bandwidth type                ; Medium                                                                  ; Medium                                                                                   ;
; Real time reconfigurable      ; Off                                                                     ; Off                                                                                      ;
; Scan chain MIF file           ; --                                                                      ; --                                                                                       ;
; Preserve PLL counter order    ; Off                                                                     ; Off                                                                                      ;
; PLL location                  ; PLL_4                                                                   ; PLL_3                                                                                    ;
; Inclk0 signal                 ; CLOCK_50                                                                ; GPIO0_IN[1]                                                                              ;
; Inclk1 signal                 ; --                                                                      ; --                                                                                       ;
; Inclk0 signal type            ; Dedicated Pin                                                           ; Dedicated Pin                                                                            ;
; Inclk1 signal type            ; --                                                                      ; --                                                                                       ;
+-------------------------------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+--------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift  ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+--------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]                  ; clock0       ; 2    ; 25  ; 4.0 MHz          ; 0 (0 ps)     ; 0.30 (208 ps)    ; 50/50      ; C0      ; 150           ; 75/75 Even ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[0]  ;
; altpll_video_in:inst6|altpll:altpll_component|altpll_video_in_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 12.6 MHz         ; 45 (9921 ps) ; 1.13 (248 ps)    ; 25/75      ; C0      ; 40            ; 10/30 Even ; --            ; 6       ; 0       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+--------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                ; Library Name ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |screen03                                        ; 508 (0)     ; 193 (0)                   ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 36   ; 0            ; 315 (0)      ; 24 (0)            ; 169 (0)          ; |screen03                                                                                                                                          ;              ;
;    |altpll0:inst|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |screen03|altpll0:inst                                                                                                                             ;              ;
;       |altpll:altpll_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |screen03|altpll0:inst|altpll:altpll_component                                                                                                     ;              ;
;          |altpll0_altpll:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |screen03|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated                                                                       ;              ;
;    |altpll_video_in:inst6|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |screen03|altpll_video_in:inst6                                                                                                                    ;              ;
;       |altpll:altpll_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |screen03|altpll_video_in:inst6|altpll:altpll_component                                                                                            ;              ;
;          |altpll_video_in_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |screen03|altpll_video_in:inst6|altpll:altpll_component|altpll_video_in_altpll:auto_generated                                                      ;              ;
;    |half_tone_gen:inst2|                         ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |screen03|half_tone_gen:inst2                                                                                                                      ;              ;
;    |input_proc_6:inst7|                          ; 327 (266)   ; 110 (110)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 217 (156)    ; 20 (20)           ; 90 (90)          ; |screen03|input_proc_6:inst7                                                                                                                       ;              ;
;       |lpm_divide:Div0|                          ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |screen03|input_proc_6:inst7|lpm_divide:Div0                                                                                                       ;              ;
;          |lpm_divide_qim:auto_generated|         ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |screen03|input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated                                                                         ;              ;
;             |sign_div_unsign_ilh:divider|        ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |screen03|input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider                                             ;              ;
;                |alt_u_div_o6f:divider|           ; 61 (60)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (60)      ; 0 (0)             ; 0 (0)            ; |screen03|input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider                       ;              ;
;                   |add_sub_8pc:add_sub_1|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |screen03|input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|add_sub_8pc:add_sub_1 ;              ;
;    |output_proc_2:inst1|                         ; 150 (150)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 2 (2)             ; 76 (76)          ; |screen03|output_proc_2:inst1                                                                                                                      ;              ;
;    |screen_buffer:inst5|                         ; 28 (0)      ; 4 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 2 (0)             ; 2 (0)            ; |screen03|screen_buffer:inst5                                                                                                                      ;              ;
;       |altsyncram:altsyncram_component|          ; 28 (0)      ; 4 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 2 (0)             ; 2 (0)            ; |screen03|screen_buffer:inst5|altsyncram:altsyncram_component                                                                                      ;              ;
;          |altsyncram_4pj1:auto_generated|        ; 28 (4)      ; 4 (4)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 2 (2)             ; 2 (2)            ; |screen03|screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated                                                       ;              ;
;             |decode_f8a:rden_decode_b|           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |screen03|screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_f8a:rden_decode_b                              ;              ;
;             |decode_msa:wren_decode_a|           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |screen03|screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_msa:wren_decode_a                              ;              ;
;             |mux_6nb:mux3|                       ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |screen03|screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3                                          ;              ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; GPIO00      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO015     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO01      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO02      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO07      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO06      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO05      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO04      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK_50    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO0_IN[1] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; GPIO011     ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; GPIO013     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO1[15]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO1[23]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO1[14]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO1[22]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO1[13]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO1[21]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO1[12]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO1[20]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO1[11]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO1[19]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO1[10]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO1[18]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO1[9]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO1[17]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO1[8]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO1[16]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO1[7]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO1[6]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO1[5]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO1[4]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO1[3]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO1[2]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; GPIO1[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; GPIO1[0]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                  ;
+---------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------+-------------------+---------+
; GPIO015                                           ;                   ;         ;
; CLOCK_50                                          ;                   ;         ;
; GPIO0_IN[1]                                       ;                   ;         ;
; GPIO011                                           ;                   ;         ;
;      - input_proc_6:inst7|wrPix                   ; 0                 ; 0       ;
;      - input_proc_6:inst7|pixCounter[1]           ; 0                 ; 0       ;
;      - input_proc_6:inst7|pixCounter[2]           ; 0                 ; 0       ;
;      - input_proc_6:inst7|pixCounter[3]           ; 0                 ; 0       ;
;      - input_proc_6:inst7|pixCounter[4]           ; 0                 ; 0       ;
;      - input_proc_6:inst7|pixCounter[5]           ; 0                 ; 0       ;
;      - input_proc_6:inst7|pixCounter[6]           ; 0                 ; 0       ;
;      - input_proc_6:inst7|pixCounter[8]           ; 0                 ; 0       ;
;      - input_proc_6:inst7|pixCounter[9]           ; 0                 ; 0       ;
;      - input_proc_6:inst7|pixCounter[7]           ; 0                 ; 0       ;
;      - input_proc_6:inst7|pixCounter[0]           ; 0                 ; 0       ;
;      - input_proc_6:inst7|pixCounter[10]          ; 0                 ; 0       ;
;      - input_proc_6:inst7|pixCounter[11]          ; 0                 ; 0       ;
;      - input_proc_6:inst7|pixCounter[12]          ; 0                 ; 0       ;
;      - input_proc_6:inst7|pixCounter[13]          ; 0                 ; 0       ;
;      - input_proc_6:inst7|pixCounter[14]          ; 0                 ; 0       ;
;      - input_proc_6:inst7|screenPixCounter[0]     ; 0                 ; 0       ;
;      - input_proc_6:inst7|screenPixCounter[1]     ; 0                 ; 0       ;
;      - input_proc_6:inst7|screenPixCounter[2]     ; 0                 ; 0       ;
;      - input_proc_6:inst7|screenPixCounter[3]     ; 0                 ; 0       ;
;      - input_proc_6:inst7|screenPixCounter[4]     ; 0                 ; 0       ;
;      - input_proc_6:inst7|screenPixCounter[5]     ; 0                 ; 0       ;
;      - input_proc_6:inst7|screenPixCounter[6]     ; 0                 ; 0       ;
;      - input_proc_6:inst7|screenPixCounter[7]     ; 0                 ; 0       ;
;      - input_proc_6:inst7|screenPixCounter[8]     ; 0                 ; 0       ;
;      - input_proc_6:inst7|screenPixCounter[9]     ; 0                 ; 0       ;
;      - input_proc_6:inst7|screenPixCounter[10]    ; 0                 ; 0       ;
;      - input_proc_6:inst7|screenPixCounter[11]    ; 0                 ; 0       ;
;      - input_proc_6:inst7|screenPixCounter[12]    ; 0                 ; 0       ;
;      - input_proc_6:inst7|screenPixCounter[13]    ; 0                 ; 0       ;
;      - input_proc_6:inst7|screenPixCounter[14]    ; 0                 ; 0       ;
;      - input_proc_6:inst7|addr[13]~33             ; 1                 ; 0       ;
;      - input_proc_6:inst7|pixData[3]~0            ; 0                 ; 0       ;
;      - input_proc_6:inst7|screenPixCounter[13]~45 ; 1                 ; 0       ;
;      - input_proc_6:inst7|lineMem[2][9]~1         ; 0                 ; 0       ;
;      - input_proc_6:inst7|lineMem[3][9]~2         ; 0                 ; 0       ;
;      - input_proc_6:inst7|lineMem[0][9]~3         ; 0                 ; 0       ;
;      - input_proc_6:inst7|lineMem[1][9]~4         ; 0                 ; 0       ;
; GPIO013                                           ;                   ;         ;
;      - input_proc_6:inst7|lineCounter[0]          ; 0                 ; 6       ;
;      - input_proc_6:inst7|lineCounter[1]          ; 0                 ; 6       ;
;      - input_proc_6:inst7|lineCounter[7]          ; 0                 ; 6       ;
;      - input_proc_6:inst7|lineCounter[9]          ; 0                 ; 6       ;
;      - input_proc_6:inst7|lineCounter[8]          ; 0                 ; 6       ;
;      - input_proc_6:inst7|lineCounter[10]         ; 0                 ; 6       ;
;      - input_proc_6:inst7|lineCounter[2]          ; 0                 ; 6       ;
;      - input_proc_6:inst7|lineCounter[3]          ; 0                 ; 6       ;
;      - input_proc_6:inst7|lineCounter[4]          ; 0                 ; 6       ;
;      - input_proc_6:inst7|lineCounter[5]          ; 0                 ; 6       ;
;      - input_proc_6:inst7|lineCounter[6]          ; 0                 ; 6       ;
; GPIO1[15]                                         ;                   ;         ;
;      - input_proc_6:inst7|Add0~14                 ; 1                 ; 6       ;
; GPIO1[23]                                         ;                   ;         ;
;      - input_proc_6:inst7|Add0~14                 ; 1                 ; 6       ;
; GPIO1[14]                                         ;                   ;         ;
;      - input_proc_6:inst7|Add0~12                 ; 0                 ; 6       ;
; GPIO1[22]                                         ;                   ;         ;
;      - input_proc_6:inst7|Add0~12                 ; 0                 ; 6       ;
; GPIO1[13]                                         ;                   ;         ;
;      - input_proc_6:inst7|Add0~10                 ; 1                 ; 6       ;
; GPIO1[21]                                         ;                   ;         ;
;      - input_proc_6:inst7|Add0~10                 ; 1                 ; 6       ;
; GPIO1[12]                                         ;                   ;         ;
;      - input_proc_6:inst7|Add0~8                  ; 0                 ; 6       ;
; GPIO1[20]                                         ;                   ;         ;
;      - input_proc_6:inst7|Add0~8                  ; 1                 ; 6       ;
; GPIO1[11]                                         ;                   ;         ;
;      - input_proc_6:inst7|Add0~6                  ; 1                 ; 6       ;
; GPIO1[19]                                         ;                   ;         ;
;      - input_proc_6:inst7|Add0~6                  ; 0                 ; 6       ;
; GPIO1[10]                                         ;                   ;         ;
;      - input_proc_6:inst7|Add0~4                  ; 0                 ; 6       ;
; GPIO1[18]                                         ;                   ;         ;
;      - input_proc_6:inst7|Add0~4                  ; 0                 ; 6       ;
; GPIO1[9]                                          ;                   ;         ;
;      - input_proc_6:inst7|Add0~2                  ; 0                 ; 6       ;
; GPIO1[17]                                         ;                   ;         ;
;      - input_proc_6:inst7|Add0~2                  ; 0                 ; 6       ;
; GPIO1[8]                                          ;                   ;         ;
;      - input_proc_6:inst7|Add0~0                  ; 0                 ; 6       ;
; GPIO1[16]                                         ;                   ;         ;
;      - input_proc_6:inst7|Add0~0                  ; 1                 ; 6       ;
; GPIO1[7]                                          ;                   ;         ;
;      - input_proc_6:inst7|Add1~14                 ; 0                 ; 6       ;
; GPIO1[6]                                          ;                   ;         ;
;      - input_proc_6:inst7|Add1~12                 ; 0                 ; 6       ;
; GPIO1[5]                                          ;                   ;         ;
;      - input_proc_6:inst7|Add1~10                 ; 1                 ; 6       ;
; GPIO1[4]                                          ;                   ;         ;
;      - input_proc_6:inst7|Add1~8                  ; 1                 ; 6       ;
; GPIO1[3]                                          ;                   ;         ;
;      - input_proc_6:inst7|Add1~6                  ; 1                 ; 6       ;
; GPIO1[2]                                          ;                   ;         ;
;      - input_proc_6:inst7|Add1~4                  ; 1                 ; 6       ;
; GPIO1[1]                                          ;                   ;         ;
;      - input_proc_6:inst7|Add1~2                  ; 0                 ; 6       ;
; GPIO1[0]                                          ;                   ;         ;
;      - input_proc_6:inst7|Add1~0                  ; 1                 ; 6       ;
+---------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                         ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                     ; PIN_R8             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; GPIO011                                                                                                                      ; PIN_A6             ; 11      ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; GPIO011                                                                                                                      ; PIN_A6             ; 39      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; GPIO013                                                                                                                      ; PIN_D6             ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; GPIO0_IN[1]                                                                                                                  ; PIN_B8             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; GPIO0_IN[1]                                                                                                                  ; PIN_B8             ; 60      ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]                                          ; PLL_4              ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; altpll_video_in:inst6|altpll:altpll_component|altpll_video_in_altpll:auto_generated|wire_pll1_clk[0]                         ; PLL_3              ; 39      ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; input_proc_6:inst7|addr[13]~33                                                                                               ; LCCOMB_X20_Y30_N14 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; input_proc_6:inst7|lineMem[0][9]~3                                                                                           ; LCCOMB_X16_Y30_N26 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; input_proc_6:inst7|lineMem[1][9]~4                                                                                           ; LCCOMB_X19_Y30_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; input_proc_6:inst7|lineMem[2][9]~1                                                                                           ; LCCOMB_X16_Y30_N24 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; input_proc_6:inst7|lineMem[3][9]~2                                                                                           ; LCCOMB_X15_Y30_N18 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; input_proc_6:inst7|pixData[3]~0                                                                                              ; LCCOMB_X17_Y30_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; input_proc_6:inst7|screenPixCounter[13]~45                                                                                   ; LCCOMB_X17_Y31_N0  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; input_proc_6:inst7|wrPix                                                                                                     ; FF_X17_Y33_N19     ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; output_proc_2:inst1|Equal2~0                                                                                                 ; LCCOMB_X21_Y19_N0  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_proc_2:inst1|LessThan0~4                                                                                              ; LCCOMB_X21_Y19_N6  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_proc_2:inst1|VS                                                                                                       ; LCCOMB_X24_Y19_N28 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; output_proc_2:inst1|always0~4                                                                                                ; LCCOMB_X24_Y20_N6  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; output_proc_2:inst1|blankScreenCounter[10]~14                                                                                ; LCCOMB_X25_Y20_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_proc_2:inst1|clockPix                                                                                                 ; FF_X26_Y19_N13     ; 61      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; output_proc_2:inst1|clockPix                                                                                                 ; FF_X26_Y19_N13     ; 18      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; output_proc_2:inst1|pixCounter[13]~22                                                                                        ; LCCOMB_X23_Y20_N6  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; output_proc_2:inst1|rdPix                                                                                                    ; FF_X21_Y19_N15     ; 36      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_f8a:rden_decode_b|w_anode336w[2]   ; LCCOMB_X23_Y19_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_f8a:rden_decode_b|w_anode359w[2]~0 ; LCCOMB_X23_Y19_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_f8a:rden_decode_b|w_anode359w[2]~1 ; LCCOMB_X23_Y19_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_f8a:rden_decode_b|w_anode359w[2]~2 ; LCCOMB_X23_Y19_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_msa:wren_decode_a|w_anode298w[2]   ; LCCOMB_X25_Y24_N30 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_msa:wren_decode_a|w_anode319w[2]~0 ; LCCOMB_X25_Y24_N0  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_msa:wren_decode_a|w_anode319w[2]~1 ; LCCOMB_X25_Y24_N24 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_msa:wren_decode_a|w_anode319w[2]~2 ; LCCOMB_X25_Y24_N28 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                 ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; GPIO011                                                                                              ; PIN_A6         ; 11      ; 2                                    ; Global Clock         ; GCLK11           ; --                        ;
; GPIO0_IN[1]                                                                                          ; PIN_B8         ; 60      ; 3                                    ; Global Clock         ; GCLK10           ; --                        ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]                  ; PLL_4          ; 2       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; altpll_video_in:inst6|altpll:altpll_component|altpll_video_in_altpll:auto_generated|wire_pll1_clk[0] ; PLL_3          ; 39      ; 30                                   ; Global Clock         ; GCLK13           ; --                        ;
; input_proc_6:inst7|wrPix                                                                             ; FF_X17_Y33_N19 ; 32      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; output_proc_2:inst1|clockPix                                                                         ; FF_X26_Y19_N13 ; 61      ; 1                                    ; Global Clock         ; GCLK14           ; --                        ;
; output_proc_2:inst1|rdPix                                                                            ; FF_X21_Y19_N15 ; 36      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                    ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; input_proc_6:inst7|screenPixCounter[0]                                                                                                                  ; 79      ;
; input_proc_6:inst7|screenPixCounter[1]                                                                                                                  ; 59      ;
; GPIO011~input                                                                                                                                           ; 38      ;
; output_proc_2:inst1|addr[3]                                                                                                                             ; 32      ;
; output_proc_2:inst1|addr[2]                                                                                                                             ; 32      ;
; output_proc_2:inst1|addr[1]                                                                                                                             ; 32      ;
; output_proc_2:inst1|addr[0]                                                                                                                             ; 32      ;
; input_proc_6:inst7|addr[3]                                                                                                                              ; 32      ;
; input_proc_6:inst7|addr[2]                                                                                                                              ; 32      ;
; input_proc_6:inst7|addr[1]                                                                                                                              ; 32      ;
; input_proc_6:inst7|addr[0]                                                                                                                              ; 32      ;
; output_proc_2:inst1|addr[12]                                                                                                                            ; 32      ;
; output_proc_2:inst1|addr[11]                                                                                                                            ; 32      ;
; output_proc_2:inst1|addr[10]                                                                                                                            ; 32      ;
; output_proc_2:inst1|addr[9]                                                                                                                             ; 32      ;
; output_proc_2:inst1|addr[8]                                                                                                                             ; 32      ;
; output_proc_2:inst1|addr[7]                                                                                                                             ; 32      ;
; output_proc_2:inst1|addr[6]                                                                                                                             ; 32      ;
; output_proc_2:inst1|addr[5]                                                                                                                             ; 32      ;
; output_proc_2:inst1|addr[4]                                                                                                                             ; 32      ;
; input_proc_6:inst7|addr[12]                                                                                                                             ; 32      ;
; input_proc_6:inst7|addr[11]                                                                                                                             ; 32      ;
; input_proc_6:inst7|addr[10]                                                                                                                             ; 32      ;
; input_proc_6:inst7|addr[9]                                                                                                                              ; 32      ;
; input_proc_6:inst7|addr[8]                                                                                                                              ; 32      ;
; input_proc_6:inst7|addr[7]                                                                                                                              ; 32      ;
; input_proc_6:inst7|addr[6]                                                                                                                              ; 32      ;
; input_proc_6:inst7|addr[5]                                                                                                                              ; 32      ;
; input_proc_6:inst7|addr[4]                                                                                                                              ; 32      ;
; output_proc_2:inst1|Equal2~0                                                                                                                            ; 25      ;
; input_proc_6:inst7|addr[13]~33                                                                                                                          ; 20      ;
; output_proc_2:inst1|clockPix                                                                                                                            ; 17      ;
; output_proc_2:inst1|always0~4                                                                                                                           ; 16      ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_msa:wren_decode_a|w_anode319w[2]~2                            ; 16      ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_msa:wren_decode_a|w_anode298w[2]                              ; 16      ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_msa:wren_decode_a|w_anode319w[2]~1                            ; 16      ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_msa:wren_decode_a|w_anode319w[2]~0                            ; 16      ;
; output_proc_2:inst1|LessThan0~4                                                                                                                         ; 15      ;
; output_proc_2:inst1|pixCounter[13]~22                                                                                                                   ; 15      ;
; input_proc_6:inst7|screenPixCounter[13]~45                                                                                                              ; 15      ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|out_address_reg_b[0]                                                 ; 12      ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|out_address_reg_b[1]                                                 ; 12      ;
; GPIO013~input                                                                                                                                           ; 11      ;
; input_proc_6:inst7|lineMem[1][9]~4                                                                                                                      ; 10      ;
; input_proc_6:inst7|lineMem[0][9]~3                                                                                                                      ; 10      ;
; input_proc_6:inst7|lineMem[3][9]~2                                                                                                                      ; 10      ;
; input_proc_6:inst7|lineMem[2][9]~1                                                                                                                      ; 10      ;
; output_proc_2:inst1|blankScreenCounter[10]~14                                                                                                           ; 10      ;
; input_proc_6:inst7|Add7~0                                                                                                                               ; 10      ;
; output_proc_2:inst1|blankScreenCounter[14]~1                                                                                                            ; 10      ;
; output_proc_2:inst1|Equal3~4                                                                                                                            ; 10      ;
; output_proc_2:inst1|blankScreenCounter[14]~11                                                                                                           ; 8       ;
; input_proc_6:inst7|pixData[3]~0                                                                                                                         ; 8       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_f8a:rden_decode_b|w_anode359w[2]~2                            ; 8       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_f8a:rden_decode_b|w_anode336w[2]                              ; 8       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_f8a:rden_decode_b|w_anode359w[2]~1                            ; 8       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|decode_f8a:rden_decode_b|w_anode359w[2]~0                            ; 8       ;
; input_proc_6:inst7|lineCounter[0]                                                                                                                       ; 7       ;
; output_proc_2:inst1|counterX[6]                                                                                                                         ; 7       ;
; input_proc_6:inst7|lineCounter[1]                                                                                                                       ; 7       ;
; output_proc_2:inst1|counterX[0]                                                                                                                         ; 6       ;
; output_proc_2:inst1|counterX[5]                                                                                                                         ; 6       ;
; output_proc_2:inst1|counterX[4]                                                                                                                         ; 6       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_6~6                               ; 6       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_5~6                               ; 6       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_4~6                               ; 6       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_3~6                               ; 6       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_2~6                               ; 6       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_1~6                               ; 6       ;
; output_proc_2:inst1|blankScreenCounter[14]~6                                                                                                            ; 5       ;
; output_proc_2:inst1|blankScreenCounter[14]~5                                                                                                            ; 5       ;
; output_proc_2:inst1|counterY[7]                                                                                                                         ; 5       ;
; output_proc_2:inst1|counterY[6]                                                                                                                         ; 5       ;
; output_proc_2:inst1|counterY[5]                                                                                                                         ; 5       ;
; output_proc_2:inst1|counterY[3]                                                                                                                         ; 5       ;
; output_proc_2:inst1|counterY[2]                                                                                                                         ; 5       ;
; output_proc_2:inst1|counterY[1]                                                                                                                         ; 5       ;
; output_proc_2:inst1|counterY[0]                                                                                                                         ; 5       ;
; half_tone_gen:inst2|frame                                                                                                                               ; 5       ;
; output_proc_2:inst1|counterX[3]                                                                                                                         ; 5       ;
; output_proc_2:inst1|counterX[1]                                                                                                                         ; 5       ;
; output_proc_2:inst1|addr[13]                                                                                                                            ; 5       ;
; output_proc_2:inst1|addr[14]                                                                                                                            ; 5       ;
; input_proc_6:inst7|lineMem[2][9]~0                                                                                                                      ; 4       ;
; input_proc_6:inst7|Mux29~3                                                                                                                              ; 4       ;
; input_proc_6:inst7|Mux29~2                                                                                                                              ; 4       ;
; input_proc_6:inst7|pixData[0]                                                                                                                           ; 4       ;
; input_proc_6:inst7|pixData[4]                                                                                                                           ; 4       ;
; input_proc_6:inst7|pixData[1]                                                                                                                           ; 4       ;
; input_proc_6:inst7|pixData[5]                                                                                                                           ; 4       ;
; input_proc_6:inst7|pixData[2]                                                                                                                           ; 4       ;
; input_proc_6:inst7|pixData[6]                                                                                                                           ; 4       ;
; input_proc_6:inst7|pixData[3]                                                                                                                           ; 4       ;
; input_proc_6:inst7|pixData[7]                                                                                                                           ; 4       ;
; output_proc_2:inst1|counterY[8]                                                                                                                         ; 4       ;
; output_proc_2:inst1|counterY[4]                                                                                                                         ; 4       ;
; output_proc_2:inst1|Equal0~5                                                                                                                            ; 4       ;
; output_proc_2:inst1|counterX[2]                                                                                                                         ; 4       ;
; input_proc_6:inst7|Add6~16                                                                                                                              ; 4       ;
; input_proc_6:inst7|Add6~14                                                                                                                              ; 4       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_8~4                               ; 4       ;
; input_proc_6:inst7|Add6~12                                                                                                                              ; 4       ;
; input_proc_6:inst7|Add6~10                                                                                                                              ; 4       ;
; input_proc_6:inst7|Add6~8                                                                                                                               ; 4       ;
; input_proc_6:inst7|Add6~6                                                                                                                               ; 4       ;
; input_proc_6:inst7|Add6~4                                                                                                                               ; 4       ;
; input_proc_6:inst7|Add6~2                                                                                                                               ; 4       ;
; input_proc_6:inst7|Add6~0                                                                                                                               ; 4       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_7~6                               ; 4       ;
; input_proc_6:inst7|Add1~18                                                                                                                              ; 4       ;
; input_proc_6:inst7|Add1~16                                                                                                                              ; 4       ;
; input_proc_6:inst7|pixCounter[1]                                                                                                                        ; 4       ;
; input_proc_6:inst7|pixCounter[14]                                                                                                                       ; 4       ;
; input_proc_6:inst7|addr[13]                                                                                                                             ; 4       ;
; input_proc_6:inst7|addr[14]                                                                                                                             ; 4       ;
; input_proc_6:inst7|lineMem[3][9]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[2][9]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[3][8]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[2][8]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[1][9]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[0][9]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[1][8]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[0][8]                                                                                                                        ; 3       ;
; input_proc_6:inst7|Mux31~3                                                                                                                              ; 3       ;
; input_proc_6:inst7|lineMem[1][0]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[0][0]                                                                                                                        ; 3       ;
; input_proc_6:inst7|Mux31~2                                                                                                                              ; 3       ;
; input_proc_6:inst7|lineMem[3][0]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[2][0]                                                                                                                        ; 3       ;
; input_proc_6:inst7|Mux30~1                                                                                                                              ; 3       ;
; input_proc_6:inst7|lineMem[1][1]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[0][1]                                                                                                                        ; 3       ;
; input_proc_6:inst7|Mux30~0                                                                                                                              ; 3       ;
; input_proc_6:inst7|lineMem[3][1]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[2][1]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[1][2]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[0][2]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[3][2]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[2][2]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[1][4]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[0][4]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[3][4]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[2][4]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[1][3]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[0][3]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[3][3]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[2][3]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[1][6]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[0][6]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[3][6]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[2][6]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[1][5]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[0][5]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[3][5]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[2][5]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[1][7]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[0][7]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[3][7]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineMem[2][7]                                                                                                                        ; 3       ;
; input_proc_6:inst7|always0~7                                                                                                                            ; 3       ;
; input_proc_6:inst7|always0~3                                                                                                                            ; 3       ;
; output_proc_2:inst1|blankScreenCounter[6]                                                                                                               ; 3       ;
; output_proc_2:inst1|blankScreenCounter[5]                                                                                                               ; 3       ;
; output_proc_2:inst1|always0~2                                                                                                                           ; 3       ;
; output_proc_2:inst1|always0~1                                                                                                                           ; 3       ;
; output_proc_2:inst1|always0~0                                                                                                                           ; 3       ;
; output_proc_2:inst1|counterY[10]                                                                                                                        ; 3       ;
; output_proc_2:inst1|counterY[9]                                                                                                                         ; 3       ;
; output_proc_2:inst1|LessThan0~2                                                                                                                         ; 3       ;
; output_proc_2:inst1|Equal0~1                                                                                                                            ; 3       ;
; output_proc_2:inst1|counterX[14]                                                                                                                        ; 3       ;
; output_proc_2:inst1|counterX[13]                                                                                                                        ; 3       ;
; output_proc_2:inst1|counterX[12]                                                                                                                        ; 3       ;
; output_proc_2:inst1|counterX[11]                                                                                                                        ; 3       ;
; output_proc_2:inst1|Equal0~0                                                                                                                            ; 3       ;
; output_proc_2:inst1|counterX[10]                                                                                                                        ; 3       ;
; output_proc_2:inst1|counterX[9]                                                                                                                         ; 3       ;
; output_proc_2:inst1|counterX[8]                                                                                                                         ; 3       ;
; output_proc_2:inst1|counterX[7]                                                                                                                         ; 3       ;
; input_proc_6:inst7|Add1~14                                                                                                                              ; 3       ;
; input_proc_6:inst7|Add1~12                                                                                                                              ; 3       ;
; input_proc_6:inst7|Add1~10                                                                                                                              ; 3       ;
; input_proc_6:inst7|Add1~8                                                                                                                               ; 3       ;
; input_proc_6:inst7|Add1~6                                                                                                                               ; 3       ;
; input_proc_6:inst7|Add1~4                                                                                                                               ; 3       ;
; input_proc_6:inst7|pixCounter[8]                                                                                                                        ; 3       ;
; input_proc_6:inst7|pixCounter[6]                                                                                                                        ; 3       ;
; input_proc_6:inst7|pixCounter[9]                                                                                                                        ; 3       ;
; input_proc_6:inst7|pixCounter[7]                                                                                                                        ; 3       ;
; input_proc_6:inst7|pixCounter[5]                                                                                                                        ; 3       ;
; input_proc_6:inst7|pixCounter[4]                                                                                                                        ; 3       ;
; input_proc_6:inst7|pixCounter[3]                                                                                                                        ; 3       ;
; input_proc_6:inst7|pixCounter[2]                                                                                                                        ; 3       ;
; input_proc_6:inst7|pixCounter[0]                                                                                                                        ; 3       ;
; input_proc_6:inst7|lineCounter[2]                                                                                                                       ; 3       ;
; input_proc_6:inst7|lineCounter[3]                                                                                                                       ; 3       ;
; input_proc_6:inst7|lineCounter[4]                                                                                                                       ; 3       ;
; input_proc_6:inst7|lineCounter[5]                                                                                                                       ; 3       ;
; input_proc_6:inst7|lineCounter[6]                                                                                                                       ; 3       ;
; input_proc_6:inst7|lineCounter[7]                                                                                                                       ; 3       ;
; input_proc_6:inst7|lineCounter[8]                                                                                                                       ; 3       ;
; input_proc_6:inst7|screenPixCounter[2]                                                                                                                  ; 3       ;
; input_proc_6:inst7|Mux31~4                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux27~4                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux28~4                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux24~4                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux10~2                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux7~2                                                                                                                               ; 2       ;
; input_proc_6:inst7|Mux8~2                                                                                                                               ; 2       ;
; input_proc_6:inst7|Mux4~2                                                                                                                               ; 2       ;
; input_proc_6:inst7|th[0]                                                                                                                                ; 2       ;
; input_proc_6:inst7|th[1]                                                                                                                                ; 2       ;
; input_proc_6:inst7|th[2]                                                                                                                                ; 2       ;
; input_proc_6:inst7|th[3]                                                                                                                                ; 2       ;
; input_proc_6:inst7|th[4]                                                                                                                                ; 2       ;
; input_proc_6:inst7|LessThan5~4                                                                                                                          ; 2       ;
; input_proc_6:inst7|Mux40~1                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux40~0                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux41~1                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux41~0                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux39~1                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux37~1                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux37~0                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux38~1                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux38~0                                                                                                                              ; 2       ;
; input_proc_6:inst7|LessThan5~0                                                                                                                          ; 2       ;
; input_proc_6:inst7|Mux34~1                                                                                                                              ; 2       ;
; input_proc_6:inst7|LessThan4~3                                                                                                                          ; 2       ;
; input_proc_6:inst7|LessThan4~2                                                                                                                          ; 2       ;
; input_proc_6:inst7|LessThan3~4                                                                                                                          ; 2       ;
; input_proc_6:inst7|Mux21~1                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux21~0                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux20~1                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux20~0                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux19~1                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux17~1                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux17~0                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux18~1                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux18~0                                                                                                                              ; 2       ;
; input_proc_6:inst7|LessThan3~0                                                                                                                          ; 2       ;
; input_proc_6:inst7|Mux14~1                                                                                                                              ; 2       ;
; input_proc_6:inst7|LessThan2~3                                                                                                                          ; 2       ;
; input_proc_6:inst7|Mux22~1                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux23~1                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux22~0                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux23~0                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux27~3                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux27~2                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux28~3                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux28~2                                                                                                                              ; 2       ;
; input_proc_6:inst7|LessThan2~2                                                                                                                          ; 2       ;
; input_proc_6:inst7|Mux25~1                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux25~0                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux26~3                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux26~2                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux24~3                                                                                                                              ; 2       ;
; input_proc_6:inst7|Mux24~2                                                                                                                              ; 2       ;
; output_proc_2:inst1|blankScreenCounter[14]                                                                                                              ; 2       ;
; output_proc_2:inst1|blankScreenCounter[2]                                                                                                               ; 2       ;
; output_proc_2:inst1|blankScreenCounter[1]                                                                                                               ; 2       ;
; output_proc_2:inst1|blankScreenCounter[0]                                                                                                               ; 2       ;
; output_proc_2:inst1|blankScreenCounter[3]                                                                                                               ; 2       ;
; output_proc_2:inst1|blankScreenCounter[4]                                                                                                               ; 2       ;
; output_proc_2:inst1|blankScreenCounter[8]                                                                                                               ; 2       ;
; output_proc_2:inst1|blankScreenCounter[7]                                                                                                               ; 2       ;
; output_proc_2:inst1|blankScreenCounter[9]                                                                                                               ; 2       ;
; output_proc_2:inst1|blankScreenCounter[13]                                                                                                              ; 2       ;
; output_proc_2:inst1|blankScreenCounter[12]                                                                                                              ; 2       ;
; output_proc_2:inst1|blankScreenCounter[11]                                                                                                              ; 2       ;
; output_proc_2:inst1|blankScreenCounter[10]                                                                                                              ; 2       ;
; output_proc_2:inst1|VS                                                                                                                                  ; 2       ;
; output_proc_2:inst1|screenSaving                                                                                                                        ; 2       ;
; output_proc_2:inst1|Equal3~1                                                                                                                            ; 2       ;
; output_proc_2:inst1|counterY[14]                                                                                                                        ; 2       ;
; output_proc_2:inst1|counterY[13]                                                                                                                        ; 2       ;
; output_proc_2:inst1|counterY[12]                                                                                                                        ; 2       ;
; output_proc_2:inst1|counterY[11]                                                                                                                        ; 2       ;
; output_proc_2:inst1|Equal3~0                                                                                                                            ; 2       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3|result_node[0]~15                                       ; 2       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3|result_node[4]~13                                       ; 2       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3|result_node[1]~11                                       ; 2       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3|result_node[5]~9                                        ; 2       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3|result_node[2]~7                                        ; 2       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3|result_node[6]~5                                        ; 2       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3|result_node[3]~3                                        ; 2       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3|result_node[7]~1                                        ; 2       ;
; output_proc_2:inst1|pixClk~0                                                                                                                            ; 2       ;
; output_proc_2:inst1|LessThan0~3                                                                                                                         ; 2       ;
; output_proc_2:inst1|Equal0~3                                                                                                                            ; 2       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_6~0                               ; 2       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_5~0                               ; 2       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_4~0                               ; 2       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_3~0                               ; 2       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_2~0                               ; 2       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_1~0                               ; 2       ;
; input_proc_6:inst7|Add1~2                                                                                                                               ; 2       ;
; output_proc_2:inst1|pixCounter[14]                                                                                                                      ; 2       ;
; output_proc_2:inst1|pixCounter[13]                                                                                                                      ; 2       ;
; output_proc_2:inst1|pixCounter[12]                                                                                                                      ; 2       ;
; output_proc_2:inst1|pixCounter[11]                                                                                                                      ; 2       ;
; output_proc_2:inst1|pixCounter[10]                                                                                                                      ; 2       ;
; output_proc_2:inst1|pixCounter[9]                                                                                                                       ; 2       ;
; output_proc_2:inst1|pixCounter[8]                                                                                                                       ; 2       ;
; output_proc_2:inst1|pixCounter[7]                                                                                                                       ; 2       ;
; output_proc_2:inst1|pixCounter[6]                                                                                                                       ; 2       ;
; output_proc_2:inst1|pixCounter[5]                                                                                                                       ; 2       ;
; output_proc_2:inst1|pixCounter[4]                                                                                                                       ; 2       ;
; output_proc_2:inst1|pixCounter[3]                                                                                                                       ; 2       ;
; output_proc_2:inst1|pixCounter[2]                                                                                                                       ; 2       ;
; input_proc_6:inst7|pixCounter[13]                                                                                                                       ; 2       ;
; input_proc_6:inst7|pixCounter[12]                                                                                                                       ; 2       ;
; input_proc_6:inst7|pixCounter[11]                                                                                                                       ; 2       ;
; input_proc_6:inst7|pixCounter[10]                                                                                                                       ; 2       ;
; input_proc_6:inst7|lineCounter[9]                                                                                                                       ; 2       ;
; input_proc_6:inst7|lineCounter[10]                                                                                                                      ; 2       ;
; input_proc_6:inst7|Add2~26                                                                                                                              ; 2       ;
; input_proc_6:inst7|screenPixCounter[3]                                                                                                                  ; 2       ;
; input_proc_6:inst7|screenPixCounter[4]                                                                                                                  ; 2       ;
; input_proc_6:inst7|screenPixCounter[5]                                                                                                                  ; 2       ;
; input_proc_6:inst7|screenPixCounter[6]                                                                                                                  ; 2       ;
; input_proc_6:inst7|screenPixCounter[7]                                                                                                                  ; 2       ;
; input_proc_6:inst7|screenPixCounter[8]                                                                                                                  ; 2       ;
; input_proc_6:inst7|screenPixCounter[9]                                                                                                                  ; 2       ;
; input_proc_6:inst7|screenPixCounter[10]                                                                                                                 ; 2       ;
; input_proc_6:inst7|screenPixCounter[11]                                                                                                                 ; 2       ;
; input_proc_6:inst7|screenPixCounter[12]                                                                                                                 ; 2       ;
; input_proc_6:inst7|screenPixCounter[13]                                                                                                                 ; 2       ;
; input_proc_6:inst7|screenPixCounter[14]                                                                                                                 ; 2       ;
; GPIO1[0]~input                                                                                                                                          ; 1       ;
; GPIO1[1]~input                                                                                                                                          ; 1       ;
; GPIO1[2]~input                                                                                                                                          ; 1       ;
; GPIO1[3]~input                                                                                                                                          ; 1       ;
; GPIO1[4]~input                                                                                                                                          ; 1       ;
; GPIO1[5]~input                                                                                                                                          ; 1       ;
; GPIO1[6]~input                                                                                                                                          ; 1       ;
; GPIO1[7]~input                                                                                                                                          ; 1       ;
; GPIO1[16]~input                                                                                                                                         ; 1       ;
; GPIO1[8]~input                                                                                                                                          ; 1       ;
; GPIO1[17]~input                                                                                                                                         ; 1       ;
; GPIO1[9]~input                                                                                                                                          ; 1       ;
; GPIO1[18]~input                                                                                                                                         ; 1       ;
; GPIO1[10]~input                                                                                                                                         ; 1       ;
; GPIO1[19]~input                                                                                                                                         ; 1       ;
; GPIO1[11]~input                                                                                                                                         ; 1       ;
; GPIO1[20]~input                                                                                                                                         ; 1       ;
; GPIO1[12]~input                                                                                                                                         ; 1       ;
; GPIO1[21]~input                                                                                                                                         ; 1       ;
; GPIO1[13]~input                                                                                                                                         ; 1       ;
; GPIO1[22]~input                                                                                                                                         ; 1       ;
; GPIO1[14]~input                                                                                                                                         ; 1       ;
; GPIO1[23]~input                                                                                                                                         ; 1       ;
; GPIO1[15]~input                                                                                                                                         ; 1       ;
; GPIO0_IN[1]~input                                                                                                                                       ; 1       ;
; CLOCK_50~input                                                                                                                                          ; 1       ;
; input_proc_6:inst7|th[0]~1                                                                                                                              ; 1       ;
; input_proc_6:inst7|lineMem[1][0]~8                                                                                                                      ; 1       ;
; input_proc_6:inst7|lineMem[0][0]~7                                                                                                                      ; 1       ;
; input_proc_6:inst7|lineMem[3][0]~6                                                                                                                      ; 1       ;
; input_proc_6:inst7|lineMem[2][0]~5                                                                                                                      ; 1       ;
; input_proc_6:inst7|lineCounter[0]~30                                                                                                                    ; 1       ;
; input_proc_6:inst7|addr[0]~34                                                                                                                           ; 1       ;
; half_tone_gen:inst2|frame~0                                                                                                                             ; 1       ;
; output_proc_2:inst1|clockPix~0                                                                                                                          ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[25]~76                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[22]~75                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[19]~74                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[16]~73                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[13]~72                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[10]~71                      ; 1       ;
; input_proc_6:inst7|LessThan4~8                                                                                                                          ; 1       ;
; input_proc_6:inst7|Mux29~4                                                                                                                              ; 1       ;
; input_proc_6:inst7|Mux26~4                                                                                                                              ; 1       ;
; input_proc_6:inst7|LessThan2~8                                                                                                                          ; 1       ;
; input_proc_6:inst7|Mux9~2                                                                                                                               ; 1       ;
; input_proc_6:inst7|Mux6~2                                                                                                                               ; 1       ;
; input_proc_6:inst7|Mux1~0                                                                                                                               ; 1       ;
; input_proc_6:inst7|Mux0~0                                                                                                                               ; 1       ;
; input_proc_6:inst7|th~0                                                                                                                                 ; 1       ;
; output_proc_2:inst1|pixCounter[13]~21                                                                                                                   ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|add_sub_8pc:add_sub_1|carry_eqn[1]~0 ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[24]~70                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[25]~69                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[21]~68                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[21]~67                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[22]~66                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[18]~65                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[18]~64                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[19]~63                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[15]~62                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[15]~61                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[16]~60                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[12]~59                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[12]~58                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[13]~57                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[9]~56                       ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[9]~55                       ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[10]~54                      ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[6]~53                       ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[6]~52                       ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[7]~51                       ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[7]~50                       ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[3]~49                       ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|StageOut[4]~48                       ; 1       ;
; output_proc_2:inst1|blankScreenCounter[14]~26                                                                                                           ; 1       ;
; output_proc_2:inst1|blankScreenCounter~25                                                                                                               ; 1       ;
; output_proc_2:inst1|blankScreenCounter~24                                                                                                               ; 1       ;
; output_proc_2:inst1|blankScreenCounter~23                                                                                                               ; 1       ;
; output_proc_2:inst1|blankScreenCounter~22                                                                                                               ; 1       ;
; output_proc_2:inst1|blankScreenCounter~21                                                                                                               ; 1       ;
; output_proc_2:inst1|blankScreenCounter~20                                                                                                               ; 1       ;
; output_proc_2:inst1|blankScreenCounter~19                                                                                                               ; 1       ;
; output_proc_2:inst1|blankScreenCounter[6]~18                                                                                                            ; 1       ;
; output_proc_2:inst1|blankScreenCounter[6]~17                                                                                                            ; 1       ;
; output_proc_2:inst1|blankScreenCounter[5]~16                                                                                                            ; 1       ;
; output_proc_2:inst1|blankScreenCounter[5]~15                                                                                                            ; 1       ;
; output_proc_2:inst1|blankScreenCounter[10]~13                                                                                                           ; 1       ;
; output_proc_2:inst1|blankScreenCounter~12                                                                                                               ; 1       ;
; output_proc_2:inst1|blankScreenCounter[13]~10                                                                                                           ; 1       ;
; output_proc_2:inst1|blankScreenCounter[12]~9                                                                                                            ; 1       ;
; output_proc_2:inst1|blankScreenCounter[11]~8                                                                                                            ; 1       ;
; output_proc_2:inst1|blankScreenCounter[10]~7                                                                                                            ; 1       ;
; output_proc_2:inst1|blankScreenCounter[14]~4                                                                                                            ; 1       ;
; output_proc_2:inst1|blankScreenCounter[14]~3                                                                                                            ; 1       ;
; output_proc_2:inst1|blankScreenCounter[14]~2                                                                                                            ; 1       ;
; input_proc_6:inst7|LessThan5~8                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan5~7                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan5~6                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan5~5                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan9~3                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan5~3                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan5~2                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan5~1                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan9~2                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan9~1                                                                                                                          ; 1       ;
; input_proc_6:inst7|Mux39~0                                                                                                                              ; 1       ;
; input_proc_6:inst7|LessThan9~0                                                                                                                          ; 1       ;
; input_proc_6:inst7|Mux35~1                                                                                                                              ; 1       ;
; input_proc_6:inst7|Mux35~0                                                                                                                              ; 1       ;
; input_proc_6:inst7|Mux36~1                                                                                                                              ; 1       ;
; input_proc_6:inst7|Mux36~0                                                                                                                              ; 1       ;
; input_proc_6:inst7|Mux34~0                                                                                                                              ; 1       ;
; input_proc_6:inst7|LessThan4~7                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan4~6                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan4~5                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan4~4                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan8~2                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan8~1                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan8~0                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan3~8                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan3~7                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan3~6                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan3~5                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan7~3                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan3~3                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan3~2                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan3~1                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan7~2                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan7~1                                                                                                                          ; 1       ;
; input_proc_6:inst7|Mux19~0                                                                                                                              ; 1       ;
; input_proc_6:inst7|LessThan7~0                                                                                                                          ; 1       ;
; input_proc_6:inst7|Mux15~1                                                                                                                              ; 1       ;
; input_proc_6:inst7|Mux15~0                                                                                                                              ; 1       ;
; input_proc_6:inst7|Mux16~1                                                                                                                              ; 1       ;
; input_proc_6:inst7|Mux16~0                                                                                                                              ; 1       ;
; input_proc_6:inst7|Mux14~0                                                                                                                              ; 1       ;
; input_proc_6:inst7|LessThan2~7                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan2~6                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan2~5                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan2~4                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan6~2                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan6~1                                                                                                                          ; 1       ;
; input_proc_6:inst7|LessThan6~0                                                                                                                          ; 1       ;
; input_proc_6:inst7|Equal1~0                                                                                                                             ; 1       ;
; input_proc_6:inst7|always0~6                                                                                                                            ; 1       ;
; input_proc_6:inst7|always0~5                                                                                                                            ; 1       ;
; input_proc_6:inst7|always0~4                                                                                                                            ; 1       ;
; input_proc_6:inst7|always0~2                                                                                                                            ; 1       ;
; input_proc_6:inst7|always0~1                                                                                                                            ; 1       ;
; input_proc_6:inst7|always0~0                                                                                                                            ; 1       ;
; output_proc_2:inst1|screenSaving~0                                                                                                                      ; 1       ;
; output_proc_2:inst1|LessThan6~2                                                                                                                         ; 1       ;
; output_proc_2:inst1|LessThan6~1                                                                                                                         ; 1       ;
; output_proc_2:inst1|LessThan6~0                                                                                                                         ; 1       ;
; output_proc_2:inst1|blankScreenCounter[14]~0                                                                                                            ; 1       ;
; output_proc_2:inst1|always0~3                                                                                                                           ; 1       ;
; output_proc_2:inst1|counterY~3                                                                                                                          ; 1       ;
; output_proc_2:inst1|counterY~2                                                                                                                          ; 1       ;
; output_proc_2:inst1|counterY~1                                                                                                                          ; 1       ;
; output_proc_2:inst1|counterY~0                                                                                                                          ; 1       ;
; output_proc_2:inst1|Equal3~3                                                                                                                            ; 1       ;
; output_proc_2:inst1|Equal3~2                                                                                                                            ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|address_reg_b[0]                                                     ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|address_reg_b[1]                                                     ; 1       ;
; output_proc_2:inst1|VS~1                                                                                                                                ; 1       ;
; output_proc_2:inst1|VS~0                                                                                                                                ; 1       ;
; output_proc_2:inst1|counterX~3                                                                                                                          ; 1       ;
; output_proc_2:inst1|counterX~2                                                                                                                          ; 1       ;
; output_proc_2:inst1|counterX~1                                                                                                                          ; 1       ;
; output_proc_2:inst1|counterX~0                                                                                                                          ; 1       ;
; half_tone_gen:inst2|pix_data[0]~3                                                                                                                       ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3|result_node[0]~14                                       ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3|result_node[4]~12                                       ; 1       ;
; half_tone_gen:inst2|pix_data[1]~2                                                                                                                       ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3|result_node[1]~10                                       ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3|result_node[5]~8                                        ; 1       ;
; half_tone_gen:inst2|pix_data[2]~1                                                                                                                       ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3|result_node[2]~6                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3|result_node[6]~4                                        ; 1       ;
; half_tone_gen:inst2|pix_data[3]~0                                                                                                                       ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3|result_node[3]~2                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|mux_6nb:mux3|result_node[7]~0                                        ; 1       ;
; output_proc_2:inst1|pixClk~1                                                                                                                            ; 1       ;
; output_proc_2:inst1|LessThan4~0                                                                                                                         ; 1       ;
; output_proc_2:inst1|Equal0~4                                                                                                                            ; 1       ;
; output_proc_2:inst1|Equal0~2                                                                                                                            ; 1       ;
; output_proc_2:inst1|pixCounter[14]~45                                                                                                                   ; 1       ;
; output_proc_2:inst1|pixCounter[13]~44                                                                                                                   ; 1       ;
; output_proc_2:inst1|pixCounter[13]~43                                                                                                                   ; 1       ;
; output_proc_2:inst1|pixCounter[12]~42                                                                                                                   ; 1       ;
; output_proc_2:inst1|pixCounter[12]~41                                                                                                                   ; 1       ;
; output_proc_2:inst1|pixCounter[11]~40                                                                                                                   ; 1       ;
; output_proc_2:inst1|pixCounter[11]~39                                                                                                                   ; 1       ;
; output_proc_2:inst1|pixCounter[10]~38                                                                                                                   ; 1       ;
; output_proc_2:inst1|pixCounter[10]~37                                                                                                                   ; 1       ;
; output_proc_2:inst1|pixCounter[9]~36                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[9]~35                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[8]~34                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[8]~33                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[7]~32                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[7]~31                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[6]~30                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[6]~29                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[5]~28                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[5]~27                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[4]~26                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[4]~25                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[3]~24                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[3]~23                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[2]~20                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[2]~19                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[1]~18                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[1]~17                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[0]~16                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[0]~15                                                                                                                    ; 1       ;
; output_proc_2:inst1|pixCounter[0]                                                                                                                       ; 1       ;
; output_proc_2:inst1|pixCounter[1]                                                                                                                       ; 1       ;
; input_proc_6:inst7|Add6~15                                                                                                                              ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_8~3                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_8~1                               ; 1       ;
; input_proc_6:inst7|Add6~13                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add6~11                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add6~9                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add6~7                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add6~5                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add6~3                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add6~1                                                                                                                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_7~5                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_7~3                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_7~2                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_7~1                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_7~0                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_6~5                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_6~3                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_6~2                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_6~1                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_5~5                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_5~3                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_5~2                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_5~1                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_4~5                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_4~3                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_4~2                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_4~1                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_3~5                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_3~3                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_3~2                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_3~1                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_2~5                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_2~3                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_2~2                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_2~1                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_1~5                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_1~3                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_1~2                               ; 1       ;
; input_proc_6:inst7|lpm_divide:Div0|lpm_divide_qim:auto_generated|sign_div_unsign_ilh:divider|alt_u_div_o6f:divider|op_1~1                               ; 1       ;
; input_proc_6:inst7|Add1~17                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add1~15                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add1~13                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add1~11                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add1~9                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add1~7                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add1~5                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add1~3                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add1~1                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add1~0                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add0~16                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add0~15                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add0~14                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add0~13                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add0~12                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add0~11                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add0~10                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add0~9                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add0~8                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add0~7                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add0~6                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add0~5                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add0~4                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add0~3                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add0~2                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add0~1                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add0~0                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add5~10                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add5~9                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add5~8                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add5~7                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add5~6                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add5~5                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add5~4                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add5~3                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add5~2                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add5~1                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add5~0                                                                                                                               ; 1       ;
; input_proc_6:inst7|pixCounter[14]~43                                                                                                                    ; 1       ;
; input_proc_6:inst7|pixCounter[13]~42                                                                                                                    ; 1       ;
; input_proc_6:inst7|pixCounter[13]~41                                                                                                                    ; 1       ;
; input_proc_6:inst7|pixCounter[12]~40                                                                                                                    ; 1       ;
; input_proc_6:inst7|pixCounter[12]~39                                                                                                                    ; 1       ;
; input_proc_6:inst7|pixCounter[11]~38                                                                                                                    ; 1       ;
; input_proc_6:inst7|pixCounter[11]~37                                                                                                                    ; 1       ;
; input_proc_6:inst7|pixCounter[10]~36                                                                                                                    ; 1       ;
; input_proc_6:inst7|pixCounter[10]~35                                                                                                                    ; 1       ;
; input_proc_6:inst7|pixCounter[9]~34                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[9]~33                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[8]~32                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[8]~31                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[7]~30                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[7]~29                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[6]~28                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[6]~27                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[5]~26                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[5]~25                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[4]~24                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[4]~23                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[3]~22                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[3]~21                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[2]~20                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[2]~19                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[1]~18                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[1]~17                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[0]~16                                                                                                                     ; 1       ;
; input_proc_6:inst7|pixCounter[0]~15                                                                                                                     ; 1       ;
; input_proc_6:inst7|lineCounter[10]~28                                                                                                                   ; 1       ;
; input_proc_6:inst7|lineCounter[9]~27                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[9]~26                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[8]~25                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[8]~24                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[7]~23                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[7]~22                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[6]~21                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[6]~20                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[5]~19                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[5]~18                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[4]~17                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[4]~16                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[3]~15                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[3]~14                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[2]~13                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[2]~12                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[1]~11                                                                                                                    ; 1       ;
; input_proc_6:inst7|lineCounter[1]~10                                                                                                                    ; 1       ;
; input_proc_6:inst7|screenPixCounter[14]~43                                                                                                              ; 1       ;
; input_proc_6:inst7|screenPixCounter[13]~42                                                                                                              ; 1       ;
; input_proc_6:inst7|screenPixCounter[13]~41                                                                                                              ; 1       ;
; input_proc_6:inst7|screenPixCounter[12]~40                                                                                                              ; 1       ;
; input_proc_6:inst7|screenPixCounter[12]~39                                                                                                              ; 1       ;
; input_proc_6:inst7|screenPixCounter[11]~38                                                                                                              ; 1       ;
; input_proc_6:inst7|screenPixCounter[11]~37                                                                                                              ; 1       ;
; input_proc_6:inst7|screenPixCounter[10]~36                                                                                                              ; 1       ;
; input_proc_6:inst7|screenPixCounter[10]~35                                                                                                              ; 1       ;
; input_proc_6:inst7|screenPixCounter[9]~34                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[9]~33                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[8]~32                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[8]~31                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[7]~30                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[7]~29                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[6]~28                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[6]~27                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[5]~26                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[5]~25                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[4]~24                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[4]~23                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[3]~22                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[3]~21                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[2]~20                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[2]~19                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[1]~18                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[1]~17                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[0]~16                                                                                                               ; 1       ;
; input_proc_6:inst7|screenPixCounter[0]~15                                                                                                               ; 1       ;
; output_proc_2:inst1|Add1~28                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~27                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~26                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~25                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~24                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~23                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~22                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~21                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~20                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~19                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~18                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~17                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~16                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~15                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~14                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~13                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~12                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~11                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~10                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add1~9                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add1~8                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add1~7                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add1~6                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add1~5                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add1~4                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add1~3                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add1~2                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add1~1                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add1~0                                                                                                                              ; 1       ;
; output_proc_2:inst1|addr[14]~31                                                                                                                         ; 1       ;
; output_proc_2:inst1|addr[13]~30                                                                                                                         ; 1       ;
; output_proc_2:inst1|addr[13]~29                                                                                                                         ; 1       ;
; output_proc_2:inst1|addr[12]~28                                                                                                                         ; 1       ;
; output_proc_2:inst1|addr[12]~27                                                                                                                         ; 1       ;
; output_proc_2:inst1|addr[11]~26                                                                                                                         ; 1       ;
; output_proc_2:inst1|addr[11]~25                                                                                                                         ; 1       ;
; output_proc_2:inst1|addr[10]~24                                                                                                                         ; 1       ;
; output_proc_2:inst1|addr[10]~23                                                                                                                         ; 1       ;
; output_proc_2:inst1|addr[9]~22                                                                                                                          ; 1       ;
; output_proc_2:inst1|addr[9]~21                                                                                                                          ; 1       ;
; output_proc_2:inst1|addr[8]~20                                                                                                                          ; 1       ;
; output_proc_2:inst1|addr[8]~19                                                                                                                          ; 1       ;
; output_proc_2:inst1|addr[7]~18                                                                                                                          ; 1       ;
; output_proc_2:inst1|addr[7]~17                                                                                                                          ; 1       ;
; output_proc_2:inst1|addr[6]~16                                                                                                                          ; 1       ;
; output_proc_2:inst1|addr[6]~15                                                                                                                          ; 1       ;
; output_proc_2:inst1|addr[5]~14                                                                                                                          ; 1       ;
; output_proc_2:inst1|addr[5]~13                                                                                                                          ; 1       ;
; output_proc_2:inst1|addr[4]~12                                                                                                                          ; 1       ;
; output_proc_2:inst1|addr[4]~11                                                                                                                          ; 1       ;
; output_proc_2:inst1|Add4~16                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add4~15                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add4~14                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add4~13                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add4~12                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add4~11                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add4~10                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add4~9                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add4~8                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add4~7                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add4~6                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add4~5                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add4~4                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add4~3                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add4~2                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add4~1                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add4~0                                                                                                                              ; 1       ;
; altpll_video_in:inst6|altpll:altpll_component|altpll_video_in_altpll:auto_generated|wire_pll1_fbout                                                     ; 1       ;
; input_proc_6:inst7|addr[14]~31                                                                                                                          ; 1       ;
; input_proc_6:inst7|addr[13]~30                                                                                                                          ; 1       ;
; input_proc_6:inst7|addr[13]~29                                                                                                                          ; 1       ;
; input_proc_6:inst7|addr[12]~28                                                                                                                          ; 1       ;
; input_proc_6:inst7|addr[12]~27                                                                                                                          ; 1       ;
; input_proc_6:inst7|addr[11]~26                                                                                                                          ; 1       ;
; input_proc_6:inst7|addr[11]~25                                                                                                                          ; 1       ;
; input_proc_6:inst7|addr[10]~24                                                                                                                          ; 1       ;
; input_proc_6:inst7|addr[10]~23                                                                                                                          ; 1       ;
; input_proc_6:inst7|addr[9]~22                                                                                                                           ; 1       ;
; input_proc_6:inst7|addr[9]~21                                                                                                                           ; 1       ;
; input_proc_6:inst7|addr[8]~20                                                                                                                           ; 1       ;
; input_proc_6:inst7|addr[8]~19                                                                                                                           ; 1       ;
; input_proc_6:inst7|addr[7]~18                                                                                                                           ; 1       ;
; input_proc_6:inst7|addr[7]~17                                                                                                                           ; 1       ;
; input_proc_6:inst7|addr[6]~16                                                                                                                           ; 1       ;
; input_proc_6:inst7|addr[6]~15                                                                                                                           ; 1       ;
; input_proc_6:inst7|addr[5]~14                                                                                                                           ; 1       ;
; input_proc_6:inst7|addr[5]~13                                                                                                                           ; 1       ;
; input_proc_6:inst7|addr[4]~12                                                                                                                           ; 1       ;
; input_proc_6:inst7|addr[4]~11                                                                                                                           ; 1       ;
; input_proc_6:inst7|Add3~16                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add3~15                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add3~14                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add3~13                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add3~12                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add3~11                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add3~10                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add3~9                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add3~8                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add3~7                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add3~6                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add3~5                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add3~4                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add3~3                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add3~2                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add3~1                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add3~0                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add2~25                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add2~24                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add2~23                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add2~22                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add2~21                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add2~20                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add2~19                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add2~18                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add2~17                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add2~16                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add2~15                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add2~14                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add2~13                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add2~12                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add2~11                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add2~10                                                                                                                              ; 1       ;
; input_proc_6:inst7|Add2~9                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add2~8                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add2~7                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add2~6                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add2~5                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add2~4                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add2~3                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add2~2                                                                                                                               ; 1       ;
; input_proc_6:inst7|Add2~1                                                                                                                               ; 1       ;
; output_proc_2:inst1|Add3~28                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~27                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~26                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~25                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~24                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~23                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~22                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~21                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~20                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~19                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~18                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~17                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~16                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~15                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~14                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~13                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~12                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~11                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~10                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add3~9                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add3~8                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add3~7                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add3~6                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add3~5                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add3~4                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add3~3                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add3~2                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add3~1                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add3~0                                                                                                                              ; 1       ;
; altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_fbout                                                                      ; 1       ;
; output_proc_2:inst1|Add2~28                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~27                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~26                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~25                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~24                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~23                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~22                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~21                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~20                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~19                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~18                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~17                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~16                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~15                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~14                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~13                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~12                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~11                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~10                                                                                                                             ; 1       ;
; output_proc_2:inst1|Add2~9                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add2~8                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add2~7                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add2~6                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add2~5                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add2~4                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add2~3                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add2~2                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add2~1                                                                                                                              ; 1       ;
; output_proc_2:inst1|Add2~0                                                                                                                              ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a24                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a0                                                         ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a16                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a8                                                         ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a28                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a4                                                         ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a12                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a20                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a25                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a1                                                         ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a17                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a9                                                         ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a29                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a5                                                         ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a13                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a21                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a26                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a2                                                         ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a18                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a10                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a30                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a6                                                         ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a14                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a22                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a27                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a3                                                         ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a19                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a11                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a31                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a7                                                         ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a15                                                        ; 1       ;
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a23                                                        ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                          ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32   ; None ; M9K_X33_Y14_N0, M9K_X33_Y22_N0, M9K_X33_Y21_N0, M9K_X33_Y29_N0, M9K_X33_Y24_N0, M9K_X33_Y28_N0, M9K_X33_Y20_N0, M9K_X33_Y23_N0, M9K_X22_Y14_N0, M9K_X22_Y18_N0, M9K_X22_Y17_N0, M9K_X22_Y27_N0, M9K_X22_Y19_N0, M9K_X22_Y24_N0, M9K_X22_Y21_N0, M9K_X22_Y25_N0, M9K_X22_Y15_N0, M9K_X22_Y22_N0, M9K_X22_Y16_N0, M9K_X22_Y28_N0, M9K_X33_Y25_N0, M9K_X33_Y15_N0, M9K_X33_Y17_N0, M9K_X33_Y26_N0, M9K_X22_Y23_N0, M9K_X22_Y29_N0, M9K_X22_Y20_N0, M9K_X22_Y26_N0, M9K_X33_Y27_N0, M9K_X33_Y18_N0, M9K_X33_Y16_N0, M9K_X33_Y19_N0 ;
+-----------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 1,525 / 71,559 ( 2 % ) ;
; C16 interconnects          ; 65 / 2,597 ( 3 % )     ;
; C4 interconnects           ; 794 / 46,848 ( 2 % )   ;
; Direct links               ; 171 / 71,559 ( < 1 % ) ;
; Global clocks              ; 7 / 20 ( 35 % )        ;
; Local interconnects        ; 252 / 24,624 ( 1 % )   ;
; R24 interconnects          ; 70 / 2,496 ( 3 % )     ;
; R4 interconnects           ; 902 / 62,424 ( 1 % )   ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.03) ; Number of LABs  (Total = 39) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 4                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 24                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.03) ; Number of LABs  (Total = 39) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 1                            ;
; 1 Clock                            ; 20                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. clear                      ; 4                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.44) ; Number of LABs  (Total = 39) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 5                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 0                            ;
; 16                                           ; 4                            ;
; 17                                           ; 3                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 4                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.82) ; Number of LABs  (Total = 39) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 2                            ;
; 3                                               ; 0                            ;
; 4                                               ; 2                            ;
; 5                                               ; 5                            ;
; 6                                               ; 1                            ;
; 7                                               ; 0                            ;
; 8                                               ; 1                            ;
; 9                                               ; 6                            ;
; 10                                              ; 2                            ;
; 11                                              ; 1                            ;
; 12                                              ; 5                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 2                            ;
; 16                                              ; 1                            ;
; 17                                              ; 0                            ;
; 18                                              ; 2                            ;
; 19                                              ; 1                            ;
; 20                                              ; 1                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.46) ; Number of LABs  (Total = 39) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 4                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 4                            ;
; 17                                           ; 1                            ;
; 18                                           ; 4                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 36        ; 0            ; 36        ; 0            ; 0            ; 36        ; 36        ; 0            ; 36        ; 36        ; 0            ; 0            ; 0            ; 0            ; 29           ; 0            ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 36        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 36           ; 0         ; 36           ; 36           ; 0         ; 0         ; 36           ; 0         ; 0         ; 36           ; 36           ; 36           ; 36           ; 7            ; 36           ; 36           ; 7            ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 0         ; 36           ; 36           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; GPIO00             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO015            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO01             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO02             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO07             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO06             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO05             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO04             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO0_IN[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO011            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO013            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[15]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[23]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[14]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[22]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[13]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[21]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[12]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[20]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[11]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[19]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[10]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[18]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[17]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[16]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO1[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                        ;
+---------------------------------------------------+------------------------------+-------------------+
; Source Clock(s)                                   ; Destination Clock(s)         ; Delay Added in ns ;
+---------------------------------------------------+------------------------------+-------------------+
; GPIO0_IN[1]                                       ; input_proc_6:inst7|wrPix     ; 206.2             ;
; output_proc_2:inst1|clockPix                      ; output_proc_2:inst1|rdPix    ; 30.6              ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; input_proc_6:inst7|wrPix     ; 28.9              ;
; output_proc_2:inst1|clockPix                      ; output_proc_2:inst1|clockPix ; 11.0              ;
+---------------------------------------------------+------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                              ;
+----------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                  ; Destination Register                                                                                                ; Delay Added in ns ;
+----------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------+
; output_proc_2:inst1|counterY[0]  ; output_proc_2:inst1|counterY[0]                                                                                     ; 1.821             ;
; output_proc_2:inst1|counterY[0]  ; output_proc_2:inst1|blankScreenCounter[6]                                                                           ; 1.714             ;
; output_proc_2:inst1|counterY[0]  ; output_proc_2:inst1|blankScreenCounter[5]                                                                           ; 1.713             ;
; output_proc_2:inst1|counterY[0]  ; output_proc_2:inst1|blankScreenCounter[10]                                                                          ; 1.704             ;
; output_proc_2:inst1|counterY[0]  ; output_proc_2:inst1|blankScreenCounter[11]                                                                          ; 1.704             ;
; output_proc_2:inst1|counterY[0]  ; output_proc_2:inst1|blankScreenCounter[12]                                                                          ; 1.704             ;
; output_proc_2:inst1|counterY[0]  ; output_proc_2:inst1|blankScreenCounter[13]                                                                          ; 1.704             ;
; output_proc_2:inst1|counterY[0]  ; output_proc_2:inst1|blankScreenCounter[2]                                                                           ; 1.476             ;
; output_proc_2:inst1|counterY[1]  ; output_proc_2:inst1|blankScreenCounter[6]                                                                           ; 1.443             ;
; output_proc_2:inst1|counterY[2]  ; output_proc_2:inst1|blankScreenCounter[6]                                                                           ; 1.443             ;
; output_proc_2:inst1|counterY[3]  ; output_proc_2:inst1|blankScreenCounter[6]                                                                           ; 1.443             ;
; output_proc_2:inst1|counterY[1]  ; output_proc_2:inst1|blankScreenCounter[5]                                                                           ; 1.442             ;
; output_proc_2:inst1|counterY[2]  ; output_proc_2:inst1|blankScreenCounter[5]                                                                           ; 1.442             ;
; output_proc_2:inst1|counterY[3]  ; output_proc_2:inst1|blankScreenCounter[5]                                                                           ; 1.442             ;
; output_proc_2:inst1|counterY[1]  ; output_proc_2:inst1|blankScreenCounter[10]                                                                          ; 1.433             ;
; output_proc_2:inst1|counterY[1]  ; output_proc_2:inst1|blankScreenCounter[11]                                                                          ; 1.433             ;
; output_proc_2:inst1|counterY[1]  ; output_proc_2:inst1|blankScreenCounter[12]                                                                          ; 1.433             ;
; output_proc_2:inst1|counterY[1]  ; output_proc_2:inst1|blankScreenCounter[13]                                                                          ; 1.433             ;
; output_proc_2:inst1|counterY[2]  ; output_proc_2:inst1|blankScreenCounter[10]                                                                          ; 1.433             ;
; output_proc_2:inst1|counterY[2]  ; output_proc_2:inst1|blankScreenCounter[11]                                                                          ; 1.433             ;
; output_proc_2:inst1|counterY[2]  ; output_proc_2:inst1|blankScreenCounter[12]                                                                          ; 1.433             ;
; output_proc_2:inst1|counterY[2]  ; output_proc_2:inst1|blankScreenCounter[13]                                                                          ; 1.433             ;
; output_proc_2:inst1|counterY[3]  ; output_proc_2:inst1|blankScreenCounter[10]                                                                          ; 1.433             ;
; output_proc_2:inst1|counterY[3]  ; output_proc_2:inst1|blankScreenCounter[11]                                                                          ; 1.433             ;
; output_proc_2:inst1|counterY[3]  ; output_proc_2:inst1|blankScreenCounter[12]                                                                          ; 1.433             ;
; output_proc_2:inst1|counterY[3]  ; output_proc_2:inst1|blankScreenCounter[13]                                                                          ; 1.433             ;
; output_proc_2:inst1|counterY[0]  ; output_proc_2:inst1|blankScreenCounter[0]                                                                           ; 1.422             ;
; output_proc_2:inst1|counterY[0]  ; output_proc_2:inst1|blankScreenCounter[1]                                                                           ; 1.422             ;
; output_proc_2:inst1|counterY[0]  ; output_proc_2:inst1|blankScreenCounter[3]                                                                           ; 1.422             ;
; output_proc_2:inst1|counterY[0]  ; output_proc_2:inst1|blankScreenCounter[4]                                                                           ; 1.422             ;
; output_proc_2:inst1|counterY[0]  ; output_proc_2:inst1|blankScreenCounter[7]                                                                           ; 1.419             ;
; output_proc_2:inst1|counterY[0]  ; output_proc_2:inst1|blankScreenCounter[8]                                                                           ; 1.419             ;
; output_proc_2:inst1|counterY[0]  ; output_proc_2:inst1|blankScreenCounter[9]                                                                           ; 1.419             ;
; input_proc_6:inst7|pixData[5]    ; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a29~porta_datain_reg0  ; 1.368             ;
; input_proc_6:inst7|pixData[6]    ; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a30~porta_datain_reg0  ; 1.359             ;
; input_proc_6:inst7|pixData[4]    ; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a28~porta_datain_reg0  ; 1.358             ;
; input_proc_6:inst7|pixData[4]    ; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a12~porta_datain_reg0  ; 1.349             ;
; input_proc_6:inst7|addr[2]       ; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a29~porta_address_reg0 ; 1.290             ;
; input_proc_6:inst7|addr[1]       ; screen_buffer:inst5|altsyncram:altsyncram_component|altsyncram_4pj1:auto_generated|ram_block1a29~porta_address_reg0 ; 1.290             ;
; output_proc_2:inst1|counterY[0]  ; output_proc_2:inst1|blankScreenCounter[14]                                                                          ; 1.287             ;
; output_proc_2:inst1|counterY[4]  ; output_proc_2:inst1|blankScreenCounter[6]                                                                           ; 1.251             ;
; output_proc_2:inst1|counterY[7]  ; output_proc_2:inst1|blankScreenCounter[6]                                                                           ; 1.251             ;
; output_proc_2:inst1|counterY[5]  ; output_proc_2:inst1|blankScreenCounter[6]                                                                           ; 1.251             ;
; output_proc_2:inst1|counterY[6]  ; output_proc_2:inst1|blankScreenCounter[6]                                                                           ; 1.251             ;
; output_proc_2:inst1|counterY[14] ; output_proc_2:inst1|blankScreenCounter[6]                                                                           ; 1.251             ;
; output_proc_2:inst1|counterY[8]  ; output_proc_2:inst1|blankScreenCounter[6]                                                                           ; 1.251             ;
; output_proc_2:inst1|counterY[9]  ; output_proc_2:inst1|blankScreenCounter[6]                                                                           ; 1.251             ;
; output_proc_2:inst1|counterY[10] ; output_proc_2:inst1|blankScreenCounter[6]                                                                           ; 1.251             ;
; output_proc_2:inst1|counterY[11] ; output_proc_2:inst1|blankScreenCounter[6]                                                                           ; 1.251             ;
; output_proc_2:inst1|counterY[12] ; output_proc_2:inst1|blankScreenCounter[6]                                                                           ; 1.251             ;
; output_proc_2:inst1|counterY[13] ; output_proc_2:inst1|blankScreenCounter[6]                                                                           ; 1.251             ;
; output_proc_2:inst1|counterY[4]  ; output_proc_2:inst1|blankScreenCounter[5]                                                                           ; 1.250             ;
; output_proc_2:inst1|counterY[7]  ; output_proc_2:inst1|blankScreenCounter[5]                                                                           ; 1.250             ;
; output_proc_2:inst1|counterY[5]  ; output_proc_2:inst1|blankScreenCounter[5]                                                                           ; 1.250             ;
; output_proc_2:inst1|counterY[6]  ; output_proc_2:inst1|blankScreenCounter[5]                                                                           ; 1.250             ;
; output_proc_2:inst1|counterY[14] ; output_proc_2:inst1|blankScreenCounter[5]                                                                           ; 1.250             ;
; output_proc_2:inst1|counterY[8]  ; output_proc_2:inst1|blankScreenCounter[5]                                                                           ; 1.250             ;
; output_proc_2:inst1|counterY[9]  ; output_proc_2:inst1|blankScreenCounter[5]                                                                           ; 1.250             ;
; output_proc_2:inst1|counterY[10] ; output_proc_2:inst1|blankScreenCounter[5]                                                                           ; 1.250             ;
; output_proc_2:inst1|counterY[11] ; output_proc_2:inst1|blankScreenCounter[5]                                                                           ; 1.250             ;
; output_proc_2:inst1|counterY[12] ; output_proc_2:inst1|blankScreenCounter[5]                                                                           ; 1.250             ;
; output_proc_2:inst1|counterY[13] ; output_proc_2:inst1|blankScreenCounter[5]                                                                           ; 1.250             ;
; output_proc_2:inst1|counterY[4]  ; output_proc_2:inst1|blankScreenCounter[10]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[4]  ; output_proc_2:inst1|blankScreenCounter[11]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[4]  ; output_proc_2:inst1|blankScreenCounter[12]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[4]  ; output_proc_2:inst1|blankScreenCounter[13]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[7]  ; output_proc_2:inst1|blankScreenCounter[10]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[7]  ; output_proc_2:inst1|blankScreenCounter[11]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[7]  ; output_proc_2:inst1|blankScreenCounter[12]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[7]  ; output_proc_2:inst1|blankScreenCounter[13]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[5]  ; output_proc_2:inst1|blankScreenCounter[10]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[5]  ; output_proc_2:inst1|blankScreenCounter[11]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[5]  ; output_proc_2:inst1|blankScreenCounter[12]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[5]  ; output_proc_2:inst1|blankScreenCounter[13]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[6]  ; output_proc_2:inst1|blankScreenCounter[10]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[6]  ; output_proc_2:inst1|blankScreenCounter[11]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[6]  ; output_proc_2:inst1|blankScreenCounter[12]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[6]  ; output_proc_2:inst1|blankScreenCounter[13]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[14] ; output_proc_2:inst1|blankScreenCounter[10]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[14] ; output_proc_2:inst1|blankScreenCounter[11]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[14] ; output_proc_2:inst1|blankScreenCounter[12]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[14] ; output_proc_2:inst1|blankScreenCounter[13]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[8]  ; output_proc_2:inst1|blankScreenCounter[10]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[8]  ; output_proc_2:inst1|blankScreenCounter[11]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[8]  ; output_proc_2:inst1|blankScreenCounter[12]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[8]  ; output_proc_2:inst1|blankScreenCounter[13]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[9]  ; output_proc_2:inst1|blankScreenCounter[10]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[9]  ; output_proc_2:inst1|blankScreenCounter[11]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[9]  ; output_proc_2:inst1|blankScreenCounter[12]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[9]  ; output_proc_2:inst1|blankScreenCounter[13]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[10] ; output_proc_2:inst1|blankScreenCounter[10]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[10] ; output_proc_2:inst1|blankScreenCounter[11]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[10] ; output_proc_2:inst1|blankScreenCounter[12]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[10] ; output_proc_2:inst1|blankScreenCounter[13]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[11] ; output_proc_2:inst1|blankScreenCounter[10]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[11] ; output_proc_2:inst1|blankScreenCounter[11]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[11] ; output_proc_2:inst1|blankScreenCounter[12]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[11] ; output_proc_2:inst1|blankScreenCounter[13]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[12] ; output_proc_2:inst1|blankScreenCounter[10]                                                                          ; 1.241             ;
; output_proc_2:inst1|counterY[12] ; output_proc_2:inst1|blankScreenCounter[11]                                                                          ; 1.241             ;
+----------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu May 15 15:39:35 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off screen03 -c screen03
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "screen03"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 25, and phase shift of 0 degrees (0 ps) for altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] port
Info (15535): Implemented PLL "altpll_video_in:inst6|altpll:altpll_component|altpll_video_in_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 45 degrees (9921 ps) for altpll_video_in:inst6|altpll:altpll_component|altpll_video_in_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'screen03.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node altpll_video_in:inst6|altpll:altpll_component|altpll_video_in_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node GPIO0_IN[1]~input (placed in PIN B8 (CLK11, DIFFCLK_4p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info (176353): Automatically promoted node GPIO011~input (placed in PIN A6 (DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node input_proc_6:inst7|wrPix
        Info (176357): Destination node input_proc_6:inst7|pixCounter[1]
        Info (176357): Destination node input_proc_6:inst7|pixCounter[2]
        Info (176357): Destination node input_proc_6:inst7|pixCounter[3]
        Info (176357): Destination node input_proc_6:inst7|pixCounter[4]
        Info (176357): Destination node input_proc_6:inst7|pixCounter[5]
        Info (176357): Destination node input_proc_6:inst7|pixCounter[6]
        Info (176357): Destination node input_proc_6:inst7|pixCounter[8]
        Info (176357): Destination node input_proc_6:inst7|pixCounter[9]
        Info (176357): Destination node input_proc_6:inst7|pixCounter[7]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node output_proc_2:inst1|clockPix 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node output_proc_2:inst1|pixClk~0
        Info (176357): Destination node output_proc_2:inst1|counterY[4]
        Info (176357): Destination node output_proc_2:inst1|counterY[8]
        Info (176357): Destination node output_proc_2:inst1|counterY[9]
        Info (176357): Destination node output_proc_2:inst1|counterY[10]
        Info (176357): Destination node output_proc_2:inst1|counterY[11]
        Info (176357): Destination node output_proc_2:inst1|counterY[12]
        Info (176357): Destination node output_proc_2:inst1|counterY[13]
        Info (176357): Destination node output_proc_2:inst1|counterY[14]
        Info (176357): Destination node output_proc_2:inst1|counterY[1]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node output_proc_2:inst1|rdPix 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node input_proc_6:inst7|wrPix 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "GPIO017" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 29 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin GPIO015 uses I/O standard 3.3-V LVTTL at C6
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin GPIO0_IN[1] uses I/O standard 3.3-V LVTTL at B8
    Info (169178): Pin GPIO011 uses I/O standard 3.3-V LVTTL at A6
    Info (169178): Pin GPIO013 uses I/O standard 3.3-V LVTTL at D6
    Info (169178): Pin GPIO1[15] uses I/O standard 3.3-V LVTTL at N11
    Info (169178): Pin GPIO1[23] uses I/O standard 3.3-V LVTTL at N16
    Info (169178): Pin GPIO1[14] uses I/O standard 3.3-V LVTTL at N9
    Info (169178): Pin GPIO1[22] uses I/O standard 3.3-V LVTTL at R14
    Info (169178): Pin GPIO1[13] uses I/O standard 3.3-V LVTTL at P9
    Info (169178): Pin GPIO1[21] uses I/O standard 3.3-V LVTTL at P16
    Info (169178): Pin GPIO1[12] uses I/O standard 3.3-V LVTTL at N12
    Info (169178): Pin GPIO1[20] uses I/O standard 3.3-V LVTTL at P15
    Info (169178): Pin GPIO1[11] uses I/O standard 3.3-V LVTTL at R10
    Info (169178): Pin GPIO1[19] uses I/O standard 3.3-V LVTTL at L15
    Info (169178): Pin GPIO1[10] uses I/O standard 3.3-V LVTTL at P11
    Info (169178): Pin GPIO1[18] uses I/O standard 3.3-V LVTTL at R16
    Info (169178): Pin GPIO1[9] uses I/O standard 3.3-V LVTTL at R11
    Info (169178): Pin GPIO1[17] uses I/O standard 3.3-V LVTTL at K16
    Info (169178): Pin GPIO1[8] uses I/O standard 3.3-V LVTTL at T10
    Info (169178): Pin GPIO1[16] uses I/O standard 3.3-V LVTTL at L16
    Info (169178): Pin GPIO1[7] uses I/O standard 3.3-V LVTTL at T11
    Info (169178): Pin GPIO1[6] uses I/O standard 3.3-V LVTTL at R12
    Info (169178): Pin GPIO1[5] uses I/O standard 3.3-V LVTTL at T12
    Info (169178): Pin GPIO1[4] uses I/O standard 3.3-V LVTTL at R13
    Info (169178): Pin GPIO1[3] uses I/O standard 3.3-V LVTTL at T13
    Info (169178): Pin GPIO1[2] uses I/O standard 3.3-V LVTTL at T14
    Info (169178): Pin GPIO1[1] uses I/O standard 3.3-V LVTTL at T15
    Info (169178): Pin GPIO1[0] uses I/O standard 3.3-V LVTTL at F13
Info: Quartus II 32-bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 417 megabytes
    Info: Processing ended: Thu May 15 15:39:59 2014
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:20


