TimeQuest Timing Analyzer report for reg_count_top
Tue Sep 05 16:20:38 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'mclk'
 13. Slow 1200mV 85C Model Setup: 'clock_pulse:clkpulse|delay1'
 14. Slow 1200mV 85C Model Setup: 'clkdiv:divider|q[17]'
 15. Slow 1200mV 85C Model Hold: 'clkdiv:divider|q[17]'
 16. Slow 1200mV 85C Model Hold: 'mclk'
 17. Slow 1200mV 85C Model Hold: 'clock_pulse:clkpulse|delay1'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'mclk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_pulse:clkpulse|delay1'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clkdiv:divider|q[17]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'mclk'
 33. Slow 1200mV 0C Model Setup: 'clock_pulse:clkpulse|delay1'
 34. Slow 1200mV 0C Model Setup: 'clkdiv:divider|q[17]'
 35. Slow 1200mV 0C Model Hold: 'clkdiv:divider|q[17]'
 36. Slow 1200mV 0C Model Hold: 'mclk'
 37. Slow 1200mV 0C Model Hold: 'clock_pulse:clkpulse|delay1'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'mclk'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_pulse:clkpulse|delay1'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'clkdiv:divider|q[17]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'mclk'
 52. Fast 1200mV 0C Model Setup: 'clock_pulse:clkpulse|delay1'
 53. Fast 1200mV 0C Model Setup: 'clkdiv:divider|q[17]'
 54. Fast 1200mV 0C Model Hold: 'mclk'
 55. Fast 1200mV 0C Model Hold: 'clkdiv:divider|q[17]'
 56. Fast 1200mV 0C Model Hold: 'clock_pulse:clkpulse|delay1'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'mclk'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_pulse:clkpulse|delay1'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'clkdiv:divider|q[17]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; reg_count_top                                                     ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; clkdiv:divider|q[17]        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkdiv:divider|q[17] }        ;
; clock_pulse:clkpulse|delay1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_pulse:clkpulse|delay1 } ;
; mclk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { mclk }                        ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                         ;
+------------+-----------------+-----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note                                                          ;
+------------+-----------------+-----------------------------+---------------------------------------------------------------+
; 295.07 MHz ; 250.0 MHz       ; mclk                        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 421.94 MHz ; 402.09 MHz      ; clock_pulse:clkpulse|delay1 ; limit due to minimum period restriction (tmin)                ;
; 870.32 MHz ; 402.09 MHz      ; clkdiv:divider|q[17]        ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; mclk                        ; -2.389 ; -34.913       ;
; clock_pulse:clkpulse|delay1 ; -1.370 ; -8.537        ;
; clkdiv:divider|q[17]        ; -0.149 ; -0.149        ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clkdiv:divider|q[17]        ; -0.019 ; -0.019        ;
; mclk                        ; 0.033  ; 0.000         ;
; clock_pulse:clkpulse|delay1 ; 0.493  ; 0.000         ;
+-----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; mclk                        ; -3.000 ; -34.227       ;
; clock_pulse:clkpulse|delay1 ; -1.487 ; -11.896       ;
; clkdiv:divider|q[17]        ; -1.487 ; -4.461        ;
+-----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mclk'                                                                                                  ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.389 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 3.295      ;
; -2.359 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 3.265      ;
; -2.243 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 3.149      ;
; -2.233 ; x7seg:disp7seg|clkdiv[2]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.095     ; 3.139      ;
; -2.230 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 3.136      ;
; -2.213 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 3.119      ;
; -2.147 ; x7seg:disp7seg|clkdiv[1]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.095     ; 3.053      ;
; -2.132 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 3.038      ;
; -2.121 ; x7seg:disp7seg|clkdiv[4]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.095     ; 3.027      ;
; -2.115 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 3.021      ;
; -2.097 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 3.003      ;
; -2.084 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.990      ;
; -2.084 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.990      ;
; -2.067 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.973      ;
; -2.054 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.960      ;
; -1.993 ; x7seg:disp7seg|clkdiv[3]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.899      ;
; -1.987 ; x7seg:disp7seg|clkdiv[0]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.893      ;
; -1.986 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.892      ;
; -1.986 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.892      ;
; -1.978 ; x7seg:disp7seg|clkdiv[9]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.884      ;
; -1.974 ; x7seg:disp7seg|clkdiv[6]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.880      ;
; -1.969 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.875      ;
; -1.969 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.875      ;
; -1.951 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[12] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.857      ;
; -1.938 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.844      ;
; -1.938 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.844      ;
; -1.938 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.844      ;
; -1.921 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.827      ;
; -1.908 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.814      ;
; -1.908 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.814      ;
; -1.848 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.754      ;
; -1.847 ; x7seg:disp7seg|clkdiv[5]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.753      ;
; -1.840 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.746      ;
; -1.840 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.746      ;
; -1.826 ; x7seg:disp7seg|clkdiv[8]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.732      ;
; -1.823 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.729      ;
; -1.823 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.729      ;
; -1.820 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.726      ;
; -1.805 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[10] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.711      ;
; -1.792 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.698      ;
; -1.792 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.698      ;
; -1.792 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.698      ;
; -1.791 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.697      ;
; -1.775 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[11] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.681      ;
; -1.762 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.668      ;
; -1.762 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.668      ;
; -1.762 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.668      ;
; -1.759 ; x7seg:disp7seg|clkdiv[7]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.665      ;
; -1.702 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.608      ;
; -1.701 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.607      ;
; -1.694 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.600      ;
; -1.694 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.600      ;
; -1.677 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.583      ;
; -1.677 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[12] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.583      ;
; -1.674 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.580      ;
; -1.673 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.579      ;
; -1.659 ; x7seg:disp7seg|clkdiv[10] ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.081     ; 2.579      ;
; -1.658 ; x7seg:disp7seg|clkdiv[11] ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.081     ; 2.578      ;
; -1.646 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.552      ;
; -1.646 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.552      ;
; -1.646 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[11] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.552      ;
; -1.645 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[8]  ; mclk         ; mclk        ; 1.000        ; -0.081     ; 2.565      ;
; -1.645 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.551      ;
; -1.631 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.081     ; 2.551      ;
; -1.616 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.522      ;
; -1.616 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.522      ;
; -1.616 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[12] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.522      ;
; -1.615 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[9]  ; mclk         ; mclk        ; 1.000        ; -0.081     ; 2.535      ;
; -1.615 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.521      ;
; -1.556 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.462      ;
; -1.555 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.461      ;
; -1.554 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.460      ;
; -1.548 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.454      ;
; -1.548 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[11] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.454      ;
; -1.531 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[12] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.437      ;
; -1.531 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[10] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.437      ;
; -1.528 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.434      ;
; -1.527 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.433      ;
; -1.527 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.433      ;
; -1.500 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.406      ;
; -1.500 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[11] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.406      ;
; -1.499 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[6]  ; mclk         ; mclk        ; 1.000        ; -0.081     ; 2.419      ;
; -1.499 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.405      ;
; -1.490 ; x7seg:disp7seg|clkdiv[12] ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.081     ; 2.410      ;
; -1.486 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[9]  ; mclk         ; mclk        ; 1.000        ; -0.081     ; 2.406      ;
; -1.485 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.081     ; 2.405      ;
; -1.485 ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.081     ; 2.405      ;
; -1.470 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.376      ;
; -1.470 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[12] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.376      ;
; -1.470 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[10] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.376      ;
; -1.469 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[7]  ; mclk         ; mclk        ; 1.000        ; -0.081     ; 2.389      ;
; -1.469 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.375      ;
; -1.455 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.081     ; 2.375      ;
; -1.410 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.316      ;
; -1.409 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.315      ;
; -1.408 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.314      ;
; -1.402 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[11] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.308      ;
; -1.388 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[9]  ; mclk         ; mclk        ; 1.000        ; -0.081     ; 2.308      ;
; -1.387 ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.081     ; 2.307      ;
; -1.385 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[10] ; mclk         ; mclk        ; 1.000        ; -0.095     ; 2.291      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_pulse:clkpulse|delay1'                                                                                                                  ;
+--------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.370 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 2.291      ;
; -1.336 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 2.257      ;
; -1.306 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 2.227      ;
; -1.240 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 2.161      ;
; -1.225 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 2.146      ;
; -1.224 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 2.145      ;
; -1.190 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 2.111      ;
; -1.175 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 2.096      ;
; -1.160 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 2.081      ;
; -1.145 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 2.066      ;
; -1.096 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 2.017      ;
; -1.094 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 2.015      ;
; -1.079 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 2.000      ;
; -1.078 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.999      ;
; -1.058 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.979      ;
; -1.044 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.965      ;
; -1.036 ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.957      ;
; -1.029 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.950      ;
; -1.014 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.935      ;
; -1.006 ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.927      ;
; -0.999 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.920      ;
; -0.950 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.871      ;
; -0.948 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.869      ;
; -0.943 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.864      ;
; -0.933 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.854      ;
; -0.932 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[1] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.853      ;
; -0.916 ; reg_count:regcount|reg:R|q[6] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.837      ;
; -0.912 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.833      ;
; -0.365 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.286      ;
; -0.363 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[0] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.284      ;
; -0.359 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.280      ;
; -0.353 ; reg_count:regcount|reg:R|q[6] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.274      ;
; -0.346 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[1] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.267      ;
; -0.337 ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.258      ;
; -0.331 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 1.252      ;
; 0.012  ; reg_count:regcount|reg:R|q[7] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.080     ; 0.909      ;
+--------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkdiv:divider|q[17]'                                                                                                              ;
+--------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+
; -0.149 ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay3 ; clkdiv:divider|q[17]        ; clkdiv:divider|q[17] ; 1.000        ; -0.053     ; 1.117      ;
; 0.090  ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay1 ; clkdiv:divider|q[17] ; 0.500        ; 0.931      ; 1.613      ;
; 0.590  ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay1 ; clkdiv:divider|q[17] ; 1.000        ; 0.931      ; 1.613      ;
+--------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkdiv:divider|q[17]'                                                                                                               ;
+--------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+
; -0.019 ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay1 ; clkdiv:divider|q[17] ; 0.000        ; 0.993      ; 1.457      ;
; 0.450  ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay1 ; clkdiv:divider|q[17] ; -0.500       ; 0.993      ; 1.426      ;
; 0.751  ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay3 ; clkdiv:divider|q[17]        ; clkdiv:divider|q[17] ; 0.000        ; 0.053      ; 1.016      ;
+--------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mclk'                                                                                                          ;
+-------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+
; 0.033 ; clkdiv:divider|q[17]      ; clkdiv:divider|q[17]      ; clkdiv:divider|q[17] ; mclk        ; 0.000        ; 2.595      ; 3.121      ;
; 0.355 ; clkdiv:divider|q[17]      ; clkdiv:divider|q[17]      ; clkdiv:divider|q[17] ; mclk        ; -0.500       ; 2.595      ; 2.943      ;
; 0.465 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[0]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 0.758      ;
; 0.509 ; x7seg:disp7seg|clkdiv[19] ; x7seg:disp7seg|clkdiv[19] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 0.802      ;
; 0.741 ; x7seg:disp7seg|clkdiv[17] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.034      ;
; 0.762 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[10] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[8]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[12] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; x7seg:disp7seg|clkdiv[16] ; x7seg:disp7seg|clkdiv[16] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[2]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[4]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[5]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[6]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; x7seg:disp7seg|clkdiv[13] ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; x7seg:disp7seg|clkdiv[14] ; x7seg:disp7seg|clkdiv[14] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; x7seg:disp7seg|clkdiv[15] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; x7seg:disp7seg|clkdiv[18] ; x7seg:disp7seg|clkdiv[18] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[3]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.058      ;
; 0.783 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[1]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.076      ;
; 1.017 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[1]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.310      ;
; 1.102 ; x7seg:disp7seg|clkdiv[17] ; x7seg:disp7seg|clkdiv[18] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.395      ;
; 1.111 ; x7seg:disp7seg|clkdiv[17] ; x7seg:disp7seg|clkdiv[19] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.404      ;
; 1.116 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[5]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[3]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; x7seg:disp7seg|clkdiv[16] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; x7seg:disp7seg|clkdiv[14] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; x7seg:disp7seg|clkdiv[18] ; x7seg:disp7seg|clkdiv[19] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.412      ;
; 1.124 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[8]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[6]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; x7seg:disp7seg|clkdiv[15] ; x7seg:disp7seg|clkdiv[16] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[12] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; x7seg:disp7seg|clkdiv[13] ; x7seg:disp7seg|clkdiv[14] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[10] ; mclk                 ; mclk        ; 0.000        ; 0.079      ; 1.416      ;
; 1.126 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[2]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[4]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.419      ;
; 1.133 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; x7seg:disp7seg|clkdiv[15] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; x7seg:disp7seg|clkdiv[13] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.079      ; 1.425      ;
; 1.135 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[5]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[3]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.428      ;
; 1.247 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[12] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[14] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[8]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[6]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[4]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; x7seg:disp7seg|clkdiv[16] ; x7seg:disp7seg|clkdiv[18] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; x7seg:disp7seg|clkdiv[14] ; x7seg:disp7seg|clkdiv[16] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[10] ; mclk                 ; mclk        ; 0.000        ; 0.079      ; 1.540      ;
; 1.256 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[5]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; x7seg:disp7seg|clkdiv[16] ; x7seg:disp7seg|clkdiv[19] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; x7seg:disp7seg|clkdiv[14] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.079      ; 1.549      ;
; 1.264 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[8]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.557      ;
; 1.265 ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[14] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.558      ;
; 1.265 ; x7seg:disp7seg|clkdiv[15] ; x7seg:disp7seg|clkdiv[18] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.558      ;
; 1.265 ; x7seg:disp7seg|clkdiv[13] ; x7seg:disp7seg|clkdiv[16] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.558      ;
; 1.265 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[12] ; mclk                 ; mclk        ; 0.000        ; 0.079      ; 1.556      ;
; 1.266 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[6]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.559      ;
; 1.266 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[4]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.559      ;
; 1.266 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[10] ; mclk                 ; mclk        ; 0.000        ; 0.079      ; 1.557      ;
; 1.273 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.566      ;
; 1.274 ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.567      ;
; 1.274 ; x7seg:disp7seg|clkdiv[15] ; x7seg:disp7seg|clkdiv[19] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.567      ;
; 1.274 ; x7seg:disp7seg|clkdiv[13] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.567      ;
; 1.274 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.079      ; 1.565      ;
; 1.275 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.568      ;
; 1.275 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[5]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.568      ;
; 1.275 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.079      ; 1.566      ;
; 1.350 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[2]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.643      ;
; 1.366 ; x7seg:disp7seg|clkdiv[16] ; clkdiv:divider|q[17]      ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.659      ;
; 1.383 ; x7seg:disp7seg|clkdiv[15] ; clkdiv:divider|q[17]      ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.676      ;
; 1.387 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[14] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.680      ;
; 1.388 ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[16] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.681      ;
; 1.388 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[8]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.681      ;
; 1.388 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[6]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; x7seg:disp7seg|clkdiv[14] ; x7seg:disp7seg|clkdiv[18] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[12] ; mclk                 ; mclk        ; 0.000        ; 0.079      ; 1.680      ;
; 1.390 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[10] ; mclk                 ; mclk        ; 0.000        ; 0.079      ; 1.681      ;
; 1.396 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.689      ;
; 1.397 ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.690      ;
; 1.397 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.690      ;
; 1.397 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.690      ;
; 1.398 ; x7seg:disp7seg|clkdiv[14] ; x7seg:disp7seg|clkdiv[19] ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.691      ;
; 1.398 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.079      ; 1.689      ;
; 1.399 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[3]  ; mclk                 ; mclk        ; 0.000        ; 0.081      ; 1.692      ;
; 1.399 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.079      ; 1.690      ;
+-------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_pulse:clkpulse|delay1'                                                                                                                  ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.493 ; reg_count:regcount|reg:R|q[7] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 0.785      ;
; 0.746 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.038      ;
; 0.748 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.040      ;
; 0.750 ; reg_count:regcount|reg:R|q[6] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.042      ;
; 0.763 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[1] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.055      ;
; 0.767 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.059      ;
; 0.789 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[0] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.081      ;
; 1.101 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.393      ;
; 1.102 ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.394      ;
; 1.109 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.401      ;
; 1.111 ; reg_count:regcount|reg:R|q[6] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.403      ;
; 1.118 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.410      ;
; 1.127 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[1] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.420      ;
; 1.136 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.429      ;
; 1.232 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.524      ;
; 1.233 ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.525      ;
; 1.241 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.533      ;
; 1.249 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.541      ;
; 1.258 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.550      ;
; 1.267 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.559      ;
; 1.268 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.560      ;
; 1.276 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.568      ;
; 1.277 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.569      ;
; 1.372 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.664      ;
; 1.389 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.681      ;
; 1.398 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.690      ;
; 1.407 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.699      ;
; 1.408 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.700      ;
; 1.416 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.708      ;
; 1.529 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.821      ;
; 1.547 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.080      ; 1.839      ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mclk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; mclk  ; Rise       ; mclk                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; clkdiv:divider|q[17]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[9]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[0]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[1]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[2]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[3]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[4]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[5]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[6]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[7]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[8]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[9]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; clkdiv:divider|q[17]       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[10]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[11]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[12]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[13]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[14]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[15]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[16]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[17]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[18]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[19]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; clkdiv:divider|q[17]       ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[10]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[11]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[12]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[13]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[14]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[15]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[16]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[17]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[18]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[19]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[0]   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[1]   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[2]   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[3]   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[4]   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[5]   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[6]   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[7]   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[8]   ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[9]   ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[10]|clk    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[11]|clk    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[12]|clk    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[13]|clk    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[14]|clk    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[15]|clk    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[16]|clk    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[17]|clk    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[18]|clk    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[19]|clk    ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; divider|q[17]|clk          ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[0]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[1]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[2]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[3]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[4]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[5]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[6]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[7]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[8]|clk     ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[9]|clk     ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|o               ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~inputclkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|i               ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~inputclkctrl|inclk[0] ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~inputclkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|o               ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[0]|clk     ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[1]|clk     ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[2]|clk     ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[3]|clk     ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[4]|clk     ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[5]|clk     ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[6]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_pulse:clkpulse|delay1'                                                              ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[7]  ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[0]  ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[1]  ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[2]  ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[3]  ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[4]  ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[5]  ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[6]  ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[7]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[0]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[1]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[2]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[3]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[4]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[5]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[6]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[7]  ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp|dataa            ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp|combout          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[0]|clk            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[1]|clk            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[2]|clk            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[3]|clk            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[4]|clk            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[5]|clk            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[6]|clk            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[7]|clk            ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp~clkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|delay1|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|delay1|q              ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp~clkctrl|inclk[0] ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp~clkctrl|outclk   ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[0]|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[1]|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[2]|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[3]|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[4]|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[5]|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[6]|clk            ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[7]|clk            ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp|combout          ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp|dataa            ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkdiv:divider|q[17]'                                                           ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay3 ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay1 ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay2 ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay3 ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay1 ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay2 ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay3 ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay1|clk         ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay2|clk         ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; divider|q[17]|q             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; divider|q[17]|q             ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay1|clk         ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay2|clk         ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay3|clk         ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; btn_clk   ; clkdiv:divider|q[17]        ; 0.834  ; 0.962  ; Rise       ; clkdiv:divider|q[17]        ;
; btn_sel   ; clock_pulse:clkpulse|delay1 ; -0.170 ; -0.044 ; Rise       ; clock_pulse:clkpulse|delay1 ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; btn_clk   ; clkdiv:divider|q[17]        ; -0.513 ; -0.649 ; Rise       ; clkdiv:divider|q[17]        ;
; btn_sel   ; clock_pulse:clkpulse|delay1 ; 0.732  ; 0.544  ; Rise       ; clock_pulse:clkpulse|delay1 ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port  ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+------------+-----------------------------+--------+--------+------------+-----------------------------+
; a_to_g[*]  ; clock_pulse:clkpulse|delay1 ; 11.140 ; 10.926 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[0] ; clock_pulse:clkpulse|delay1 ; 10.643 ; 10.802 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[1] ; clock_pulse:clkpulse|delay1 ; 10.517 ; 10.424 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[2] ; clock_pulse:clkpulse|delay1 ; 10.924 ; 10.816 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[3] ; clock_pulse:clkpulse|delay1 ; 10.566 ; 10.403 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[4] ; clock_pulse:clkpulse|delay1 ; 10.838 ; 10.687 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[5] ; clock_pulse:clkpulse|delay1 ; 11.140 ; 10.926 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[6] ; clock_pulse:clkpulse|delay1 ; 10.514 ; 10.420 ; Rise       ; clock_pulse:clkpulse|delay1 ;
; a_to_g[*]  ; mclk                        ; 12.927 ; 12.713 ; Rise       ; mclk                        ;
;  a_to_g[0] ; mclk                        ; 12.473 ; 12.589 ; Rise       ; mclk                        ;
;  a_to_g[1] ; mclk                        ; 12.288 ; 12.211 ; Rise       ; mclk                        ;
;  a_to_g[2] ; mclk                        ; 12.695 ; 12.603 ; Rise       ; mclk                        ;
;  a_to_g[3] ; mclk                        ; 12.353 ; 12.190 ; Rise       ; mclk                        ;
;  a_to_g[4] ; mclk                        ; 12.625 ; 12.435 ; Rise       ; mclk                        ;
;  a_to_g[5] ; mclk                        ; 12.927 ; 12.713 ; Rise       ; mclk                        ;
;  a_to_g[6] ; mclk                        ; 12.303 ; 12.207 ; Rise       ; mclk                        ;
; an[*]      ; mclk                        ; 12.034 ; 11.926 ; Rise       ; mclk                        ;
;  an[0]     ; mclk                        ; 10.414 ; 10.063 ; Rise       ; mclk                        ;
;  an[1]     ; mclk                        ; 10.962 ; 11.304 ; Rise       ; mclk                        ;
;  an[2]     ; mclk                        ; 12.034 ; 11.926 ; Rise       ; mclk                        ;
;  an[3]     ; mclk                        ; 10.271 ; 10.671 ; Rise       ; mclk                        ;
+------------+-----------------------------+--------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port  ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+------------+-----------------------------+--------+--------+------------+-----------------------------+
; a_to_g[*]  ; clock_pulse:clkpulse|delay1 ; 9.299  ; 9.136  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[0] ; clock_pulse:clkpulse|delay1 ; 9.450  ; 9.558  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[1] ; clock_pulse:clkpulse|delay1 ; 9.308  ; 9.154  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[2] ; clock_pulse:clkpulse|delay1 ; 9.711  ; 9.511  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[3] ; clock_pulse:clkpulse|delay1 ; 9.299  ; 9.136  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[4] ; clock_pulse:clkpulse|delay1 ; 9.535  ; 9.426  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[5] ; clock_pulse:clkpulse|delay1 ; 9.880  ; 9.654  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[6] ; clock_pulse:clkpulse|delay1 ; 9.305  ; 9.151  ; Rise       ; clock_pulse:clkpulse|delay1 ;
; a_to_g[*]  ; mclk                        ; 10.980 ; 10.820 ; Rise       ; mclk                        ;
;  a_to_g[0] ; mclk                        ; 11.128 ; 11.239 ; Rise       ; mclk                        ;
;  a_to_g[1] ; mclk                        ; 10.988 ; 10.834 ; Rise       ; mclk                        ;
;  a_to_g[2] ; mclk                        ; 11.379 ; 11.191 ; Rise       ; mclk                        ;
;  a_to_g[3] ; mclk                        ; 10.980 ; 10.820 ; Rise       ; mclk                        ;
;  a_to_g[4] ; mclk                        ; 11.218 ; 11.109 ; Rise       ; mclk                        ;
;  a_to_g[5] ; mclk                        ; 11.560 ; 11.420 ; Rise       ; mclk                        ;
;  a_to_g[6] ; mclk                        ; 10.984 ; 10.830 ; Rise       ; mclk                        ;
; an[*]      ; mclk                        ; 9.442  ; 9.242  ; Rise       ; mclk                        ;
;  an[0]     ; mclk                        ; 9.469  ; 9.242  ; Rise       ; mclk                        ;
;  an[1]     ; mclk                        ; 10.131 ; 10.203 ; Rise       ; mclk                        ;
;  an[2]     ; mclk                        ; 11.017 ; 11.201 ; Rise       ; mclk                        ;
;  an[3]     ; mclk                        ; 9.442  ; 9.720  ; Rise       ; mclk                        ;
+------------+-----------------------------+--------+--------+------------+-----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                          ;
+------------+-----------------+-----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note                                                          ;
+------------+-----------------+-----------------------------+---------------------------------------------------------------+
; 327.12 MHz ; 250.0 MHz       ; mclk                        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 467.51 MHz ; 402.09 MHz      ; clock_pulse:clkpulse|delay1 ; limit due to minimum period restriction (tmin)                ;
; 951.47 MHz ; 402.09 MHz      ; clkdiv:divider|q[17]        ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; mclk                        ; -2.057 ; -29.791       ;
; clock_pulse:clkpulse|delay1 ; -1.139 ; -6.919        ;
; clkdiv:divider|q[17]        ; -0.051 ; -0.051        ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+-----------------------------+-------+---------------+
; Clock                       ; Slack ; End Point TNS ;
+-----------------------------+-------+---------------+
; clkdiv:divider|q[17]        ; 0.024 ; 0.000         ;
; mclk                        ; 0.135 ; 0.000         ;
; clock_pulse:clkpulse|delay1 ; 0.457 ; 0.000         ;
+-----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; mclk                        ; -3.000 ; -34.227       ;
; clock_pulse:clkpulse|delay1 ; -1.487 ; -11.896       ;
; clkdiv:divider|q[17]        ; -1.487 ; -4.461        ;
+-----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mclk'                                                                                                   ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.057 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.974      ;
; -2.018 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.935      ;
; -1.931 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.848      ;
; -1.892 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.809      ;
; -1.863 ; x7seg:disp7seg|clkdiv[2]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.780      ;
; -1.862 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.779      ;
; -1.823 ; x7seg:disp7seg|clkdiv[1]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.740      ;
; -1.805 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.722      ;
; -1.782 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.699      ;
; -1.772 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.689      ;
; -1.766 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.683      ;
; -1.764 ; x7seg:disp7seg|clkdiv[4]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.681      ;
; -1.736 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.653      ;
; -1.735 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.652      ;
; -1.725 ; x7seg:disp7seg|clkdiv[9]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.642      ;
; -1.697 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.614      ;
; -1.695 ; x7seg:disp7seg|clkdiv[3]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.612      ;
; -1.679 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[12] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.596      ;
; -1.656 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.573      ;
; -1.656 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.573      ;
; -1.646 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.563      ;
; -1.646 ; x7seg:disp7seg|clkdiv[0]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.563      ;
; -1.645 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.562      ;
; -1.640 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.557      ;
; -1.637 ; x7seg:disp7seg|clkdiv[6]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.554      ;
; -1.610 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.527      ;
; -1.609 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.526      ;
; -1.609 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.526      ;
; -1.571 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.488      ;
; -1.570 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.487      ;
; -1.569 ; x7seg:disp7seg|clkdiv[5]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.486      ;
; -1.553 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[10] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.470      ;
; -1.530 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.447      ;
; -1.530 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.447      ;
; -1.526 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.443      ;
; -1.526 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.443      ;
; -1.520 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.437      ;
; -1.519 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.436      ;
; -1.514 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[11] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.431      ;
; -1.509 ; x7seg:disp7seg|clkdiv[8]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.426      ;
; -1.501 ; x7seg:disp7seg|clkdiv[7]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.418      ;
; -1.484 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.401      ;
; -1.483 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.400      ;
; -1.483 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.400      ;
; -1.482 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.399      ;
; -1.445 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.362      ;
; -1.444 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.361      ;
; -1.444 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.361      ;
; -1.443 ; x7seg:disp7seg|clkdiv[11] ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.072     ; 2.373      ;
; -1.414 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[8]  ; mclk         ; mclk        ; 1.000        ; -0.072     ; 2.344      ;
; -1.404 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.321      ;
; -1.404 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[12] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.321      ;
; -1.400 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.317      ;
; -1.400 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.317      ;
; -1.400 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.317      ;
; -1.399 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.316      ;
; -1.394 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.311      ;
; -1.393 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.310      ;
; -1.375 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[9]  ; mclk         ; mclk        ; 1.000        ; -0.072     ; 2.305      ;
; -1.364 ; x7seg:disp7seg|clkdiv[10] ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.072     ; 2.294      ;
; -1.358 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[11] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.275      ;
; -1.357 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.274      ;
; -1.357 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.274      ;
; -1.356 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.273      ;
; -1.343 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.072     ; 2.273      ;
; -1.319 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[12] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.236      ;
; -1.318 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.235      ;
; -1.318 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.235      ;
; -1.317 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.234      ;
; -1.288 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[6]  ; mclk         ; mclk        ; 1.000        ; -0.072     ; 2.218      ;
; -1.278 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[12] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.195      ;
; -1.278 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[10] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.195      ;
; -1.274 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.191      ;
; -1.274 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.191      ;
; -1.274 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.191      ;
; -1.273 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.190      ;
; -1.273 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.190      ;
; -1.273 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.190      ;
; -1.268 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[11] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.185      ;
; -1.267 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.184      ;
; -1.249 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[7]  ; mclk         ; mclk        ; 1.000        ; -0.072     ; 2.179      ;
; -1.231 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.148      ;
; -1.231 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[11] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.148      ;
; -1.230 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.147      ;
; -1.221 ; x7seg:disp7seg|clkdiv[12] ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.072     ; 2.151      ;
; -1.219 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[9]  ; mclk         ; mclk        ; 1.000        ; -0.072     ; 2.149      ;
; -1.218 ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.072     ; 2.148      ;
; -1.217 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.072     ; 2.147      ;
; -1.193 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[10] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.110      ;
; -1.192 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.109      ;
; -1.192 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[12] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.109      ;
; -1.191 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.108      ;
; -1.178 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.072     ; 2.108      ;
; -1.162 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[4]  ; mclk         ; mclk        ; 1.000        ; -0.072     ; 2.092      ;
; -1.152 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[10] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.069      ;
; -1.148 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.065      ;
; -1.148 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[12] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.065      ;
; -1.148 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.065      ;
; -1.147 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.064      ;
; -1.147 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.085     ; 2.064      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_pulse:clkpulse|delay1'                                                                                                                   ;
+--------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.139 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 2.069      ;
; -1.089 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 2.019      ;
; -1.050 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.980      ;
; -1.014 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.944      ;
; -1.013 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.943      ;
; -1.002 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.932      ;
; -0.963 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.893      ;
; -0.950 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.880      ;
; -0.924 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.854      ;
; -0.911 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.841      ;
; -0.888 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.818      ;
; -0.887 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.817      ;
; -0.877 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.807      ;
; -0.876 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.806      ;
; -0.868 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.798      ;
; -0.837 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.767      ;
; -0.830 ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.760      ;
; -0.824 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.754      ;
; -0.798 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.728      ;
; -0.791 ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.721      ;
; -0.785 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.715      ;
; -0.762 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.692      ;
; -0.761 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[1] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.691      ;
; -0.751 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.681      ;
; -0.750 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.680      ;
; -0.749 ; reg_count:regcount|reg:R|q[6] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.679      ;
; -0.745 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.675      ;
; -0.742 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.672      ;
; -0.231 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.161      ;
; -0.230 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[0] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.160      ;
; -0.225 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.155      ;
; -0.220 ; reg_count:regcount|reg:R|q[6] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.150      ;
; -0.216 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[1] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.146      ;
; -0.207 ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.137      ;
; -0.203 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 1.133      ;
; 0.104  ; reg_count:regcount|reg:R|q[7] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.072     ; 0.826      ;
+--------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkdiv:divider|q[17]'                                                                                                               ;
+--------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+
; -0.051 ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay3 ; clkdiv:divider|q[17]        ; clkdiv:divider|q[17] ; 1.000        ; -0.048     ; 1.025      ;
; 0.158  ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay1 ; clkdiv:divider|q[17] ; 0.500        ; 0.855      ; 1.449      ;
; 0.576  ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay1 ; clkdiv:divider|q[17] ; 1.000        ; 0.855      ; 1.531      ;
+--------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkdiv:divider|q[17]'                                                                                                               ;
+-------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+
; 0.024 ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay1 ; clkdiv:divider|q[17] ; 0.000        ; 0.911      ; 1.380      ;
; 0.420 ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay1 ; clkdiv:divider|q[17] ; -0.500       ; 0.911      ; 1.276      ;
; 0.691 ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay3 ; clkdiv:divider|q[17]        ; clkdiv:divider|q[17] ; 0.000        ; 0.048      ; 0.934      ;
+-------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mclk'                                                                                                           ;
+-------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+
; 0.135 ; clkdiv:divider|q[17]      ; clkdiv:divider|q[17]      ; clkdiv:divider|q[17] ; mclk        ; 0.000        ; 2.384      ; 2.974      ;
; 0.311 ; clkdiv:divider|q[17]      ; clkdiv:divider|q[17]      ; clkdiv:divider|q[17] ; mclk        ; -0.500       ; 2.384      ; 2.650      ;
; 0.417 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[0]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.684      ;
; 0.470 ; x7seg:disp7seg|clkdiv[19] ; x7seg:disp7seg|clkdiv[19] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.737      ;
; 0.692 ; x7seg:disp7seg|clkdiv[17] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.959      ;
; 0.707 ; x7seg:disp7seg|clkdiv[16] ; x7seg:disp7seg|clkdiv[16] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[10] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[12] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; x7seg:disp7seg|clkdiv[13] ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[5]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[6]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[8]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; x7seg:disp7seg|clkdiv[14] ; x7seg:disp7seg|clkdiv[14] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; x7seg:disp7seg|clkdiv[15] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[2]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[4]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; x7seg:disp7seg|clkdiv[18] ; x7seg:disp7seg|clkdiv[18] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[3]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.979      ;
; 0.731 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[1]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 0.998      ;
; 0.907 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[1]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.174      ;
; 1.009 ; x7seg:disp7seg|clkdiv[17] ; x7seg:disp7seg|clkdiv[18] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.276      ;
; 1.026 ; x7seg:disp7seg|clkdiv[17] ; x7seg:disp7seg|clkdiv[19] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.293      ;
; 1.027 ; x7seg:disp7seg|clkdiv[13] ; x7seg:disp7seg|clkdiv[14] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[6]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[8]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; x7seg:disp7seg|clkdiv[15] ; x7seg:disp7seg|clkdiv[16] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; x7seg:disp7seg|clkdiv[16] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[12] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[10] ; mclk                 ; mclk        ; 0.000        ; 0.069      ; 1.293      ;
; 1.030 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[2]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[4]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.297      ;
; 1.032 ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; x7seg:disp7seg|clkdiv[14] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[5]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[3]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.300      ;
; 1.034 ; x7seg:disp7seg|clkdiv[18] ; x7seg:disp7seg|clkdiv[19] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.301      ;
; 1.042 ; x7seg:disp7seg|clkdiv[13] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.309      ;
; 1.043 ; x7seg:disp7seg|clkdiv[15] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.310      ;
; 1.044 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.069      ; 1.308      ;
; 1.045 ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[5]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[3]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.313      ;
; 1.123 ; x7seg:disp7seg|clkdiv[16] ; x7seg:disp7seg|clkdiv[18] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.390      ;
; 1.126 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[12] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.393      ;
; 1.127 ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[14] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.394      ;
; 1.127 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[8]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.394      ;
; 1.128 ; x7seg:disp7seg|clkdiv[14] ; x7seg:disp7seg|clkdiv[16] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.395      ;
; 1.128 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[4]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.395      ;
; 1.128 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[6]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.395      ;
; 1.130 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[10] ; mclk                 ; mclk        ; 0.000        ; 0.069      ; 1.394      ;
; 1.149 ; x7seg:disp7seg|clkdiv[13] ; x7seg:disp7seg|clkdiv[16] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[8]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; x7seg:disp7seg|clkdiv[15] ; x7seg:disp7seg|clkdiv[18] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.417      ;
; 1.151 ; x7seg:disp7seg|clkdiv[16] ; x7seg:disp7seg|clkdiv[19] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[14] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[12] ; mclk                 ; mclk        ; 0.000        ; 0.069      ; 1.415      ;
; 1.152 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[4]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[6]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[10] ; mclk                 ; mclk        ; 0.000        ; 0.069      ; 1.416      ;
; 1.154 ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.421      ;
; 1.154 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.421      ;
; 1.154 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.421      ;
; 1.155 ; x7seg:disp7seg|clkdiv[14] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.422      ;
; 1.155 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.422      ;
; 1.155 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[5]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.422      ;
; 1.157 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.069      ; 1.421      ;
; 1.164 ; x7seg:disp7seg|clkdiv[13] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.431      ;
; 1.164 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.431      ;
; 1.165 ; x7seg:disp7seg|clkdiv[15] ; x7seg:disp7seg|clkdiv[19] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.432      ;
; 1.166 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.069      ; 1.430      ;
; 1.167 ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.434      ;
; 1.167 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.069      ; 1.431      ;
; 1.168 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.435      ;
; 1.168 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[5]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.435      ;
; 1.211 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[2]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.478      ;
; 1.248 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[14] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.515      ;
; 1.249 ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[16] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.516      ;
; 1.250 ; x7seg:disp7seg|clkdiv[14] ; x7seg:disp7seg|clkdiv[18] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.517      ;
; 1.250 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[6]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.517      ;
; 1.250 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[8]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.517      ;
; 1.252 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[12] ; mclk                 ; mclk        ; 0.000        ; 0.069      ; 1.516      ;
; 1.252 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[10] ; mclk                 ; mclk        ; 0.000        ; 0.069      ; 1.516      ;
; 1.258 ; x7seg:disp7seg|clkdiv[16] ; clkdiv:divider|q[17]      ; mclk                 ; mclk        ; 0.000        ; 0.073      ; 1.526      ;
; 1.271 ; x7seg:disp7seg|clkdiv[13] ; x7seg:disp7seg|clkdiv[18] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.538      ;
; 1.273 ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[16] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[14] ; mclk                 ; mclk        ; 0.000        ; 0.069      ; 1.537      ;
; 1.274 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[6]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.541      ;
; 1.274 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[8]  ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.541      ;
; 1.274 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[12] ; mclk                 ; mclk        ; 0.000        ; 0.069      ; 1.538      ;
; 1.274 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[10] ; mclk                 ; mclk        ; 0.000        ; 0.069      ; 1.538      ;
; 1.276 ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.543      ;
; 1.276 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.072      ; 1.543      ;
+-------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_pulse:clkpulse|delay1'                                                                                                                   ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.457 ; reg_count:regcount|reg:R|q[7] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 0.724      ;
; 0.692 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 0.959      ;
; 0.694 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 0.961      ;
; 0.697 ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 0.964      ;
; 0.700 ; reg_count:regcount|reg:R|q[6] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 0.967      ;
; 0.706 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[1] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 0.973      ;
; 0.712 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 0.979      ;
; 0.735 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[0] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.002      ;
; 1.013 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.280      ;
; 1.014 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.281      ;
; 1.019 ; reg_count:regcount|reg:R|q[6] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.286      ;
; 1.021 ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.288      ;
; 1.028 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[1] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.297      ;
; 1.045 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.313      ;
; 1.109 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.376      ;
; 1.118 ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.385      ;
; 1.122 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.389      ;
; 1.135 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.402      ;
; 1.136 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.403      ;
; 1.150 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.417      ;
; 1.151 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.418      ;
; 1.152 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.419      ;
; 1.167 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.434      ;
; 1.168 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.435      ;
; 1.231 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.498      ;
; 1.244 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.511      ;
; 1.272 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.539      ;
; 1.273 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.540      ;
; 1.274 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.541      ;
; 1.289 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.556      ;
; 1.366 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.633      ;
; 1.395 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.072      ; 1.662      ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mclk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; mclk  ; Rise       ; mclk                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; clkdiv:divider|q[17]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[9]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[0]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[1]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[2]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[3]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[4]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[5]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[6]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[7]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[8]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[9]   ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; clkdiv:divider|q[17]       ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[10]  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[11]  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[12]  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[13]  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[14]  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[15]  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[16]  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[17]  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[18]  ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[19]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; clkdiv:divider|q[17]       ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[10]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[11]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[12]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[13]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[14]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[15]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[16]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[17]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[18]  ;
; 0.322  ; 0.506        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[19]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[0]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[1]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[2]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[3]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[4]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[5]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[6]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[7]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[8]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[9]   ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[10]|clk    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[11]|clk    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[12]|clk    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[13]|clk    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[14]|clk    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[15]|clk    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[16]|clk    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[17]|clk    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[18]|clk    ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[19]|clk    ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; divider|q[17]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[0]|clk     ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[1]|clk     ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[2]|clk     ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[3]|clk     ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[4]|clk     ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[5]|clk     ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[6]|clk     ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[7]|clk     ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[8]|clk     ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[9]|clk     ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|o               ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~inputclkctrl|inclk[0] ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|i               ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~inputclkctrl|inclk[0] ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~inputclkctrl|outclk   ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|o               ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[0]|clk     ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[1]|clk     ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[2]|clk     ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[3]|clk     ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[4]|clk     ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[5]|clk     ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[6]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_pulse:clkpulse|delay1'                                                               ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[7]  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[0]  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[1]  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[2]  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[3]  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[4]  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[5]  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[6]  ;
; 0.211  ; 0.427        ; 0.216          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[7]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[0]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[1]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[2]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[3]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[4]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[5]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[6]  ;
; 0.387  ; 0.571        ; 0.184          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[7]  ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp|dataa            ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp~clkctrl|inclk[0] ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp~clkctrl|outclk   ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp|combout          ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[0]|clk            ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[1]|clk            ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[2]|clk            ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[3]|clk            ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[4]|clk            ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[5]|clk            ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[6]|clk            ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|delay1|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|delay1|q              ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[0]|clk            ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[1]|clk            ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[2]|clk            ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[3]|clk            ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[4]|clk            ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[5]|clk            ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[6]|clk            ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[7]|clk            ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp|combout          ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp~clkctrl|inclk[0] ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp~clkctrl|outclk   ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp|dataa            ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkdiv:divider|q[17]'                                                            ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay3 ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay1 ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay2 ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay3 ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay1 ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay2 ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay3 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay1|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay2|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; divider|q[17]|q             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; divider|q[17]|q             ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay1|clk         ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay2|clk         ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay3|clk         ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+-----------+-----------------------------+--------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+-------+------------+-----------------------------+
; btn_clk   ; clkdiv:divider|q[17]        ; 0.778  ; 0.953 ; Rise       ; clkdiv:divider|q[17]        ;
; btn_sel   ; clock_pulse:clkpulse|delay1 ; -0.167 ; 0.079 ; Rise       ; clock_pulse:clkpulse|delay1 ;
+-----------+-----------------------------+--------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; btn_clk   ; clkdiv:divider|q[17]        ; -0.487 ; -0.665 ; Rise       ; clkdiv:divider|q[17]        ;
; btn_sel   ; clock_pulse:clkpulse|delay1 ; 0.681  ; 0.399  ; Rise       ; clock_pulse:clkpulse|delay1 ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port  ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+------------+-----------------------------+--------+--------+------------+-----------------------------+
; a_to_g[*]  ; clock_pulse:clkpulse|delay1 ; 10.239 ; 9.937  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[0] ; clock_pulse:clkpulse|delay1 ; 9.754  ; 9.896  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[1] ; clock_pulse:clkpulse|delay1 ; 9.698  ; 9.446  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[2] ; clock_pulse:clkpulse|delay1 ; 10.099 ; 9.834  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[3] ; clock_pulse:clkpulse|delay1 ; 9.685  ; 9.521  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[4] ; clock_pulse:clkpulse|delay1 ; 9.875  ; 9.802  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[5] ; clock_pulse:clkpulse|delay1 ; 10.239 ; 9.937  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[6] ; clock_pulse:clkpulse|delay1 ; 9.696  ; 9.498  ; Rise       ; clock_pulse:clkpulse|delay1 ;
; a_to_g[*]  ; mclk                        ; 11.974 ; 11.684 ; Rise       ; mclk                        ;
;  a_to_g[0] ; mclk                        ; 11.499 ; 11.674 ; Rise       ; mclk                        ;
;  a_to_g[1] ; mclk                        ; 11.442 ; 11.235 ; Rise       ; mclk                        ;
;  a_to_g[2] ; mclk                        ; 11.813 ; 11.612 ; Rise       ; mclk                        ;
;  a_to_g[3] ; mclk                        ; 11.424 ; 11.275 ; Rise       ; mclk                        ;
;  a_to_g[4] ; mclk                        ; 11.653 ; 11.516 ; Rise       ; mclk                        ;
;  a_to_g[5] ; mclk                        ; 11.974 ; 11.684 ; Rise       ; mclk                        ;
;  a_to_g[6] ; mclk                        ; 11.410 ; 11.276 ; Rise       ; mclk                        ;
; an[*]      ; mclk                        ; 10.985 ; 10.810 ; Rise       ; mclk                        ;
;  an[0]     ; mclk                        ; 9.686  ; 9.064  ; Rise       ; mclk                        ;
;  an[1]     ; mclk                        ; 9.879  ; 10.524 ; Rise       ; mclk                        ;
;  an[2]     ; mclk                        ; 10.985 ; 10.810 ; Rise       ; mclk                        ;
;  an[3]     ; mclk                        ; 9.247  ; 9.941  ; Rise       ; mclk                        ;
+------------+-----------------------------+--------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port  ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+------------+-----------------------------+--------+--------+------------+-----------------------------+
; a_to_g[*]  ; clock_pulse:clkpulse|delay1 ; 8.460  ; 8.269  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[0] ; clock_pulse:clkpulse|delay1 ; 8.552  ; 8.688  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[1] ; clock_pulse:clkpulse|delay1 ; 8.474  ; 8.280  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[2] ; clock_pulse:clkpulse|delay1 ; 8.856  ; 8.602  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[3] ; clock_pulse:clkpulse|delay1 ; 8.460  ; 8.269  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[4] ; clock_pulse:clkpulse|delay1 ; 8.667  ; 8.534  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[5] ; clock_pulse:clkpulse|delay1 ; 9.029  ; 8.725  ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[6] ; clock_pulse:clkpulse|delay1 ; 8.471  ; 8.276  ; Rise       ; clock_pulse:clkpulse|delay1 ;
; a_to_g[*]  ; mclk                        ; 9.994  ; 9.798  ; Rise       ; mclk                        ;
;  a_to_g[0] ; mclk                        ; 10.081 ; 10.221 ; Rise       ; mclk                        ;
;  a_to_g[1] ; mclk                        ; 10.004 ; 9.810  ; Rise       ; mclk                        ;
;  a_to_g[2] ; mclk                        ; 10.388 ; 10.132 ; Rise       ; mclk                        ;
;  a_to_g[3] ; mclk                        ; 9.994  ; 9.798  ; Rise       ; mclk                        ;
;  a_to_g[4] ; mclk                        ; 10.199 ; 10.062 ; Rise       ; mclk                        ;
;  a_to_g[5] ; mclk                        ; 10.558 ; 10.358 ; Rise       ; mclk                        ;
;  a_to_g[6] ; mclk                        ; 10.001 ; 9.806  ; Rise       ; mclk                        ;
; an[*]      ; mclk                        ; 8.489  ; 8.314  ; Rise       ; mclk                        ;
;  an[0]     ; mclk                        ; 8.756  ; 8.314  ; Rise       ; mclk                        ;
;  an[1]     ; mclk                        ; 9.306  ; 9.287  ; Rise       ; mclk                        ;
;  an[2]     ; mclk                        ; 9.833  ; 10.306 ; Rise       ; mclk                        ;
;  an[3]     ; mclk                        ; 8.489  ; 9.007  ; Rise       ; mclk                        ;
+------------+-----------------------------+--------+--------+------------+-----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; mclk                        ; -0.484 ; -4.081        ;
; clock_pulse:clkpulse|delay1 ; -0.022 ; -0.040        ;
; clkdiv:divider|q[17]        ; 0.299  ; 0.000         ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; mclk                        ; -0.103 ; -0.103        ;
; clkdiv:divider|q[17]        ; -0.064 ; -0.064        ;
; clock_pulse:clkpulse|delay1 ; 0.198  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; mclk                        ; -3.000 ; -25.375       ;
; clock_pulse:clkpulse|delay1 ; -1.000 ; -8.000        ;
; clkdiv:divider|q[17]        ; -1.000 ; -3.000        ;
+-----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mclk'                                                                                                   ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.484 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.427      ;
; -0.448 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.391      ;
; -0.440 ; x7seg:disp7seg|clkdiv[2]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.383      ;
; -0.436 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.379      ;
; -0.416 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.359      ;
; -0.395 ; x7seg:disp7seg|clkdiv[1]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.338      ;
; -0.389 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.332      ;
; -0.388 ; x7seg:disp7seg|clkdiv[4]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.331      ;
; -0.380 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.323      ;
; -0.372 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.315      ;
; -0.368 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.311      ;
; -0.368 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.311      ;
; -0.358 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.301      ;
; -0.348 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.291      ;
; -0.326 ; x7seg:disp7seg|clkdiv[3]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.269      ;
; -0.322 ; x7seg:disp7seg|clkdiv[0]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.265      ;
; -0.321 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.264      ;
; -0.320 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.263      ;
; -0.320 ; x7seg:disp7seg|clkdiv[6]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.263      ;
; -0.312 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.255      ;
; -0.311 ; x7seg:disp7seg|clkdiv[9]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.254      ;
; -0.304 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.247      ;
; -0.304 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.247      ;
; -0.300 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.243      ;
; -0.300 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.243      ;
; -0.300 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.243      ;
; -0.291 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.234      ;
; -0.290 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.233      ;
; -0.280 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.223      ;
; -0.258 ; x7seg:disp7seg|clkdiv[5]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.201      ;
; -0.253 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.196      ;
; -0.252 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.195      ;
; -0.251 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.194      ;
; -0.250 ; x7seg:disp7seg|clkdiv[8]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.193      ;
; -0.244 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[12] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.187      ;
; -0.236 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.179      ;
; -0.236 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.179      ;
; -0.236 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.179      ;
; -0.232 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.175      ;
; -0.232 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.175      ;
; -0.232 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.175      ;
; -0.232 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.175      ;
; -0.223 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.166      ;
; -0.223 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.166      ;
; -0.222 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.165      ;
; -0.212 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[11] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.155      ;
; -0.203 ; x7seg:disp7seg|clkdiv[7]  ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.146      ;
; -0.185 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.128      ;
; -0.184 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.127      ;
; -0.184 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.127      ;
; -0.183 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.126      ;
; -0.176 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[10] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.119      ;
; -0.169 ; x7seg:disp7seg|clkdiv[10] ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.036     ; 1.120      ;
; -0.168 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.111      ;
; -0.168 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.111      ;
; -0.168 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.111      ;
; -0.168 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[12] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.111      ;
; -0.164 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.107      ;
; -0.164 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.107      ;
; -0.164 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.107      ;
; -0.164 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[11] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.107      ;
; -0.156 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.036     ; 1.107      ;
; -0.155 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.098      ;
; -0.155 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.098      ;
; -0.154 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.097      ;
; -0.154 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[12] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.097      ;
; -0.137 ; x7seg:disp7seg|clkdiv[11] ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.036     ; 1.088      ;
; -0.137 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[9]  ; mclk         ; mclk        ; 1.000        ; -0.037     ; 1.087      ;
; -0.117 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[11] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.060      ;
; -0.116 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.059      ;
; -0.116 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.059      ;
; -0.115 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.058      ;
; -0.115 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.058      ;
; -0.101 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[8]  ; mclk         ; mclk        ; 1.000        ; -0.037     ; 1.051      ;
; -0.100 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.043      ;
; -0.100 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.043      ;
; -0.100 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[12] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.043      ;
; -0.100 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[10] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.043      ;
; -0.096 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.039      ;
; -0.096 ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.039      ;
; -0.096 ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[11] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.039      ;
; -0.094 ; x7seg:disp7seg|clkdiv[12] ; clkdiv:divider|q[17]      ; mclk         ; mclk        ; 1.000        ; -0.036     ; 1.045      ;
; -0.092 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.036     ; 1.043      ;
; -0.089 ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.036     ; 1.040      ;
; -0.089 ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[9]  ; mclk         ; mclk        ; 1.000        ; -0.037     ; 1.039      ;
; -0.088 ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.036     ; 1.039      ;
; -0.087 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.030      ;
; -0.087 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[12] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.030      ;
; -0.086 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[16] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.029      ;
; -0.086 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[10] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.029      ;
; -0.085 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[18] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 1.028      ;
; -0.069 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[7]  ; mclk         ; mclk        ; 1.000        ; -0.037     ; 1.019      ;
; -0.048 ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[15] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 0.991      ;
; -0.048 ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[11] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 0.991      ;
; -0.047 ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[17] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 0.990      ;
; -0.047 ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[13] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 0.990      ;
; -0.042 ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[9]  ; mclk         ; mclk        ; 1.000        ; -0.037     ; 0.992      ;
; -0.040 ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[19] ; mclk         ; mclk        ; 1.000        ; -0.036     ; 0.991      ;
; -0.033 ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[6]  ; mclk         ; mclk        ; 1.000        ; -0.037     ; 0.983      ;
; -0.032 ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[14] ; mclk         ; mclk        ; 1.000        ; -0.044     ; 0.975      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_pulse:clkpulse|delay1'                                                                                                                   ;
+--------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.022 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.973      ;
; -0.018 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.969      ;
; -0.011 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.962      ;
; 0.027  ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.924      ;
; 0.046  ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.905      ;
; 0.050  ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.901      ;
; 0.053  ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.898      ;
; 0.057  ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.894      ;
; 0.057  ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.894      ;
; 0.057  ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.894      ;
; 0.095  ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.856      ;
; 0.095  ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.856      ;
; 0.114  ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.837      ;
; 0.116  ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.835      ;
; 0.118  ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.833      ;
; 0.120  ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.831      ;
; 0.121  ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.830      ;
; 0.125  ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.826      ;
; 0.125  ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.826      ;
; 0.125  ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.826      ;
; 0.133  ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.818      ;
; 0.163  ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.788      ;
; 0.163  ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.788      ;
; 0.171  ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.780      ;
; 0.193  ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[1] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.758      ;
; 0.193  ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.758      ;
; 0.200  ; reg_count:regcount|reg:R|q[6] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.751      ;
; 0.201  ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.750      ;
; 0.399  ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[0] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.552      ;
; 0.399  ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.552      ;
; 0.404  ; reg_count:regcount|reg:R|q[6] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.547      ;
; 0.406  ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.545      ;
; 0.410  ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[1] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.541      ;
; 0.413  ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.538      ;
; 0.417  ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.534      ;
; 0.572  ; reg_count:regcount|reg:R|q[7] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 1.000        ; -0.036     ; 0.379      ;
+--------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkdiv:divider|q[17]'                                                                                                              ;
+-------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+
; 0.299 ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay1 ; clkdiv:divider|q[17] ; 0.500        ; 0.400      ; 0.703      ;
; 0.535 ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay3 ; clkdiv:divider|q[17]        ; clkdiv:divider|q[17] ; 1.000        ; -0.023     ; 0.449      ;
; 0.880 ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay1 ; clkdiv:divider|q[17] ; 1.000        ; 0.400      ; 0.622      ;
+-------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mclk'                                                                                                            ;
+--------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+
; -0.103 ; clkdiv:divider|q[17]      ; clkdiv:divider|q[17]      ; clkdiv:divider|q[17] ; mclk        ; 0.000        ; 1.178      ; 1.284      ;
; 0.193  ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[0]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.314      ;
; 0.205  ; x7seg:disp7seg|clkdiv[19] ; x7seg:disp7seg|clkdiv[19] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.325      ;
; 0.296  ; x7seg:disp7seg|clkdiv[17] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.416      ;
; 0.304  ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[8]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[10] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; x7seg:disp7seg|clkdiv[16] ; x7seg:disp7seg|clkdiv[16] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[2]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[4]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[5]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[6]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[12] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; x7seg:disp7seg|clkdiv[13] ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; x7seg:disp7seg|clkdiv[15] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; x7seg:disp7seg|clkdiv[18] ; x7seg:disp7seg|clkdiv[18] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[3]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; x7seg:disp7seg|clkdiv[14] ; x7seg:disp7seg|clkdiv[14] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.427      ;
; 0.311  ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[1]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.432      ;
; 0.397  ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[1]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.518      ;
; 0.453  ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; x7seg:disp7seg|clkdiv[16] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; x7seg:disp7seg|clkdiv[17] ; x7seg:disp7seg|clkdiv[18] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[5]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[3]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.575      ;
; 0.455  ; x7seg:disp7seg|clkdiv[18] ; x7seg:disp7seg|clkdiv[19] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; x7seg:disp7seg|clkdiv[14] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.576      ;
; 0.457  ; x7seg:disp7seg|clkdiv[17] ; x7seg:disp7seg|clkdiv[19] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.577      ;
; 0.462  ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[8]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.583      ;
; 0.462  ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[10] ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.583      ;
; 0.463  ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[6]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.584      ;
; 0.464  ; x7seg:disp7seg|clkdiv[15] ; x7seg:disp7seg|clkdiv[16] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[12] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; x7seg:disp7seg|clkdiv[13] ; x7seg:disp7seg|clkdiv[14] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[2]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[4]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.585      ;
; 0.465  ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.586      ;
; 0.465  ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.586      ;
; 0.466  ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.587      ;
; 0.467  ; x7seg:disp7seg|clkdiv[15] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; x7seg:disp7seg|clkdiv[13] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[5]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.588      ;
; 0.467  ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[3]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.588      ;
; 0.516  ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[10] ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.637      ;
; 0.517  ; x7seg:disp7seg|clkdiv[16] ; x7seg:disp7seg|clkdiv[18] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[12] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[8]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.638      ;
; 0.517  ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[6]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.638      ;
; 0.517  ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[4]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.638      ;
; 0.518  ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[14] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.638      ;
; 0.519  ; x7seg:disp7seg|clkdiv[14] ; x7seg:disp7seg|clkdiv[16] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.639      ;
; 0.519  ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.640      ;
; 0.520  ; x7seg:disp7seg|clkdiv[16] ; x7seg:disp7seg|clkdiv[19] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.641      ;
; 0.520  ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.641      ;
; 0.520  ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[5]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.641      ;
; 0.521  ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.641      ;
; 0.522  ; x7seg:disp7seg|clkdiv[14] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.642      ;
; 0.528  ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[12] ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.649      ;
; 0.528  ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[10] ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.649      ;
; 0.529  ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[8]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.650      ;
; 0.530  ; x7seg:disp7seg|clkdiv[15] ; x7seg:disp7seg|clkdiv[18] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.650      ;
; 0.530  ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[14] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.650      ;
; 0.530  ; x7seg:disp7seg|clkdiv[13] ; x7seg:disp7seg|clkdiv[16] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.650      ;
; 0.530  ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[6]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.651      ;
; 0.530  ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[4]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.651      ;
; 0.531  ; x7seg:disp7seg|clkdiv[9]  ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.652      ;
; 0.531  ; x7seg:disp7seg|clkdiv[7]  ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.652      ;
; 0.532  ; x7seg:disp7seg|clkdiv[5]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.653      ;
; 0.533  ; x7seg:disp7seg|clkdiv[15] ; x7seg:disp7seg|clkdiv[19] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.653      ;
; 0.533  ; x7seg:disp7seg|clkdiv[11] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.653      ;
; 0.533  ; x7seg:disp7seg|clkdiv[13] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.653      ;
; 0.533  ; x7seg:disp7seg|clkdiv[3]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.654      ;
; 0.533  ; x7seg:disp7seg|clkdiv[1]  ; x7seg:disp7seg|clkdiv[5]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.654      ;
; 0.535  ; x7seg:disp7seg|clkdiv[16] ; clkdiv:divider|q[17]      ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.656      ;
; 0.548  ; x7seg:disp7seg|clkdiv[15] ; clkdiv:divider|q[17]      ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.669      ;
; 0.549  ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[2]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.670      ;
; 0.552  ; x7seg:disp7seg|clkdiv[0]  ; x7seg:disp7seg|clkdiv[3]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.673      ;
; 0.559  ; clkdiv:divider|q[17]      ; clkdiv:divider|q[17]      ; clkdiv:divider|q[17] ; mclk        ; -0.500       ; 1.178      ; 1.446      ;
; 0.582  ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[12] ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.703      ;
; 0.583  ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[14] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.703      ;
; 0.583  ; x7seg:disp7seg|clkdiv[14] ; clkdiv:divider|q[17]      ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.704      ;
; 0.583  ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[8]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.704      ;
; 0.583  ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[6]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.704      ;
; 0.583  ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[10] ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.704      ;
; 0.584  ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[16] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.704      ;
; 0.585  ; x7seg:disp7seg|clkdiv[14] ; x7seg:disp7seg|clkdiv[18] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.705      ;
; 0.585  ; x7seg:disp7seg|clkdiv[8]  ; x7seg:disp7seg|clkdiv[13] ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.706      ;
; 0.586  ; x7seg:disp7seg|clkdiv[10] ; x7seg:disp7seg|clkdiv[15] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.706      ;
; 0.586  ; x7seg:disp7seg|clkdiv[4]  ; x7seg:disp7seg|clkdiv[9]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.707      ;
; 0.586  ; x7seg:disp7seg|clkdiv[2]  ; x7seg:disp7seg|clkdiv[7]  ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.707      ;
; 0.586  ; x7seg:disp7seg|clkdiv[6]  ; x7seg:disp7seg|clkdiv[11] ; mclk                 ; mclk        ; 0.000        ; 0.037      ; 0.707      ;
; 0.587  ; x7seg:disp7seg|clkdiv[12] ; x7seg:disp7seg|clkdiv[17] ; mclk                 ; mclk        ; 0.000        ; 0.036      ; 0.707      ;
+--------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkdiv:divider|q[17]'                                                                                                                ;
+--------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+
; -0.064 ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay1 ; clkdiv:divider|q[17] ; 0.000        ; 0.427      ; 0.562      ;
; 0.291  ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay3 ; clkdiv:divider|q[17]        ; clkdiv:divider|q[17] ; 0.000        ; 0.023      ; 0.398      ;
; 0.497  ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay2 ; clock_pulse:clkpulse|delay1 ; clkdiv:divider|q[17] ; -0.500       ; 0.427      ; 0.623      ;
+--------+-----------------------------+-----------------------------+-----------------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_pulse:clkpulse|delay1'                                                                                                                   ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.198 ; reg_count:regcount|reg:R|q[7] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.318      ;
; 0.298 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.419      ;
; 0.301 ; reg_count:regcount|reg:R|q[6] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.421      ;
; 0.305 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[1] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.425      ;
; 0.308 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.428      ;
; 0.318 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[0] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.438      ;
; 0.447 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.568      ;
; 0.454 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.574      ;
; 0.457 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.577      ;
; 0.459 ; reg_count:regcount|reg:R|q[6] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.580      ;
; 0.465 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[1] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.586      ;
; 0.468 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[2] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.589      ;
; 0.510 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; reg_count:regcount|reg:R|q[5] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.631      ;
; 0.513 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.633      ;
; 0.517 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.637      ;
; 0.520 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.640      ;
; 0.523 ; reg_count:regcount|reg:R|q[4] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.643      ;
; 0.531 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[3] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.652      ;
; 0.534 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[4] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.655      ;
; 0.576 ; reg_count:regcount|reg:R|q[3] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.696      ;
; 0.583 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.703      ;
; 0.586 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.706      ;
; 0.597 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[5] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.717      ;
; 0.598 ; reg_count:regcount|reg:R|q[2] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.718      ;
; 0.600 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[6] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.720      ;
; 0.649 ; reg_count:regcount|reg:R|q[1] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.769      ;
; 0.663 ; reg_count:regcount|reg:R|q[0] ; reg_count:regcount|reg:R|q[7] ; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 0.000        ; 0.036      ; 0.783      ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mclk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; mclk  ; Rise       ; mclk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; clkdiv:divider|q[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[9]   ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[10]  ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[11]  ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[12]  ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[13]  ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[14]  ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[15]  ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[16]  ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[17]  ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[18]  ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[19]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; clkdiv:divider|q[17]       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[0]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[1]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[2]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[3]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[4]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[5]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[6]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[7]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[8]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[9]   ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[10]|clk    ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[11]|clk    ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[12]|clk    ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[13]|clk    ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[14]|clk    ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[15]|clk    ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[16]|clk    ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[17]|clk    ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[18]|clk    ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[19]|clk    ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[0]|clk     ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[1]|clk     ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[2]|clk     ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[3]|clk     ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[4]|clk     ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[5]|clk     ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[6]|clk     ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[7]|clk     ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[8]|clk     ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; disp7seg|clkdiv[9]|clk     ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; divider|q[17]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|i               ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; clkdiv:divider|q[17]       ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[0]   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[10]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[11]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[12]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[13]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[14]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[15]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[16]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[17]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[18]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[19]  ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[1]   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[2]   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[3]   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[4]   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[5]   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[6]   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[7]   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[8]   ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; mclk  ; Rise       ; x7seg:disp7seg|clkdiv[9]   ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|o               ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[0]|clk     ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[10]|clk    ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[11]|clk    ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[12]|clk    ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[13]|clk    ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[14]|clk    ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; disp7seg|clkdiv[15]|clk    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_pulse:clkpulse|delay1'                                                               ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[7]  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[0]  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[1]  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[2]  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[3]  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[4]  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[5]  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[6]  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[7]  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[0]  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[1]  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[2]  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[3]  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[4]  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[5]  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[6]  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; reg_count:regcount|reg:R|q[7]  ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[0]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[1]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[2]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[3]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[4]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[5]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[6]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[7]|clk            ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp~clkctrl|inclk[0] ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp~clkctrl|outclk   ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp|combout          ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp|dataa            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|delay1|q              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|delay1|q              ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp|combout          ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp|dataa            ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp~clkctrl|inclk[0] ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; clkpulse|outp~clkctrl|outclk   ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[0]|clk            ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[1]|clk            ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[2]|clk            ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[3]|clk            ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[4]|clk            ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[5]|clk            ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[6]|clk            ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; clock_pulse:clkpulse|delay1 ; Rise       ; regcount|R|q[7]|clk            ;
+--------+--------------+----------------+------------------+-----------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkdiv:divider|q[17]'                                                            ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay3 ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay1 ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay2 ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay3 ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay1 ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay2 ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clock_pulse:clkpulse|delay3 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay1|clk         ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay2|clk         ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; divider|q[17]|q             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkdiv:divider|q[17] ; Rise       ; divider|q[17]|q             ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay1|clk         ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay2|clk         ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clkdiv:divider|q[17] ; Rise       ; clkpulse|delay3|clk         ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+-----------+-----------------------------+--------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+-------+------------+-----------------------------+
; btn_clk   ; clkdiv:divider|q[17]        ; 0.394  ; 0.731 ; Rise       ; clkdiv:divider|q[17]        ;
; btn_sel   ; clock_pulse:clkpulse|delay1 ; -0.011 ; 0.252 ; Rise       ; clock_pulse:clkpulse|delay1 ;
+-----------+-----------------------------+--------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; btn_clk   ; clkdiv:divider|q[17]        ; -0.259 ; -0.605 ; Rise       ; clkdiv:divider|q[17]        ;
; btn_sel   ; clock_pulse:clkpulse|delay1 ; 0.242  ; -0.055 ; Rise       ; clock_pulse:clkpulse|delay1 ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port  ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; a_to_g[*]  ; clock_pulse:clkpulse|delay1 ; 5.188 ; 5.232 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[0] ; clock_pulse:clkpulse|delay1 ; 5.094 ; 5.076 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[1] ; clock_pulse:clkpulse|delay1 ; 4.863 ; 4.961 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[2] ; clock_pulse:clkpulse|delay1 ; 5.057 ; 5.168 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[3] ; clock_pulse:clkpulse|delay1 ; 4.947 ; 4.950 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[4] ; clock_pulse:clkpulse|delay1 ; 5.094 ; 5.063 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[5] ; clock_pulse:clkpulse|delay1 ; 5.188 ; 5.232 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[6] ; clock_pulse:clkpulse|delay1 ; 4.911 ; 4.959 ; Rise       ; clock_pulse:clkpulse|delay1 ;
; a_to_g[*]  ; mclk                        ; 6.161 ; 6.211 ; Rise       ; mclk                        ;
;  a_to_g[0] ; mclk                        ; 6.133 ; 6.061 ; Rise       ; mclk                        ;
;  a_to_g[1] ; mclk                        ; 5.915 ; 5.946 ; Rise       ; mclk                        ;
;  a_to_g[2] ; mclk                        ; 6.109 ; 6.105 ; Rise       ; mclk                        ;
;  a_to_g[3] ; mclk                        ; 5.944 ; 5.932 ; Rise       ; mclk                        ;
;  a_to_g[4] ; mclk                        ; 6.031 ; 6.115 ; Rise       ; mclk                        ;
;  a_to_g[5] ; mclk                        ; 6.161 ; 6.211 ; Rise       ; mclk                        ;
;  a_to_g[6] ; mclk                        ; 5.939 ; 5.942 ; Rise       ; mclk                        ;
; an[*]      ; mclk                        ; 5.859 ; 5.896 ; Rise       ; mclk                        ;
;  an[0]     ; mclk                        ; 4.700 ; 4.937 ; Rise       ; mclk                        ;
;  an[1]     ; mclk                        ; 5.432 ; 5.126 ; Rise       ; mclk                        ;
;  an[2]     ; mclk                        ; 5.859 ; 5.896 ; Rise       ; mclk                        ;
;  an[3]     ; mclk                        ; 5.039 ; 4.795 ; Rise       ; mclk                        ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port  ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; a_to_g[*]  ; clock_pulse:clkpulse|delay1 ; 4.225 ; 4.240 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[0] ; clock_pulse:clkpulse|delay1 ; 4.414 ; 4.367 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[1] ; clock_pulse:clkpulse|delay1 ; 4.233 ; 4.251 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[2] ; clock_pulse:clkpulse|delay1 ; 4.400 ; 4.435 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[3] ; clock_pulse:clkpulse|delay1 ; 4.225 ; 4.240 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[4] ; clock_pulse:clkpulse|delay1 ; 4.358 ; 4.404 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[5] ; clock_pulse:clkpulse|delay1 ; 4.472 ; 4.512 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[6] ; clock_pulse:clkpulse|delay1 ; 4.231 ; 4.249 ; Rise       ; clock_pulse:clkpulse|delay1 ;
; a_to_g[*]  ; mclk                        ; 5.142 ; 5.155 ; Rise       ; mclk                        ;
;  a_to_g[0] ; mclk                        ; 5.327 ; 5.283 ; Rise       ; mclk                        ;
;  a_to_g[1] ; mclk                        ; 5.147 ; 5.162 ; Rise       ; mclk                        ;
;  a_to_g[2] ; mclk                        ; 5.314 ; 5.347 ; Rise       ; mclk                        ;
;  a_to_g[3] ; mclk                        ; 5.142 ; 5.155 ; Rise       ; mclk                        ;
;  a_to_g[4] ; mclk                        ; 5.275 ; 5.319 ; Rise       ; mclk                        ;
;  a_to_g[5] ; mclk                        ; 5.390 ; 5.420 ; Rise       ; mclk                        ;
;  a_to_g[6] ; mclk                        ; 5.145 ; 5.159 ; Rise       ; mclk                        ;
; an[*]      ; mclk                        ; 4.328 ; 4.419 ; Rise       ; mclk                        ;
;  an[0]     ; mclk                        ; 4.328 ; 4.553 ; Rise       ; mclk                        ;
;  an[1]     ; mclk                        ; 4.771 ; 4.876 ; Rise       ; mclk                        ;
;  an[2]     ; mclk                        ; 5.653 ; 5.360 ; Rise       ; mclk                        ;
;  an[3]     ; mclk                        ; 4.652 ; 4.419 ; Rise       ; mclk                        ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+------------------------------+---------+--------+----------+---------+---------------------+
; Clock                        ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack             ; -2.389  ; -0.103 ; N/A      ; N/A     ; -3.000              ;
;  clkdiv:divider|q[17]        ; -0.149  ; -0.064 ; N/A      ; N/A     ; -1.487              ;
;  clock_pulse:clkpulse|delay1 ; -1.370  ; 0.198  ; N/A      ; N/A     ; -1.487              ;
;  mclk                        ; -2.389  ; -0.103 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS              ; -43.599 ; -0.167 ; 0.0      ; 0.0     ; -50.584             ;
;  clkdiv:divider|q[17]        ; -0.149  ; -0.064 ; N/A      ; N/A     ; -4.461              ;
;  clock_pulse:clkpulse|delay1 ; -8.537  ; 0.000  ; N/A      ; N/A     ; -11.896             ;
;  mclk                        ; -34.913 ; -0.103 ; N/A      ; N/A     ; -34.227             ;
+------------------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+-----------+-----------------------------+--------+-------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall  ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+-------+------------+-----------------------------+
; btn_clk   ; clkdiv:divider|q[17]        ; 0.834  ; 0.962 ; Rise       ; clkdiv:divider|q[17]        ;
; btn_sel   ; clock_pulse:clkpulse|delay1 ; -0.011 ; 0.252 ; Rise       ; clock_pulse:clkpulse|delay1 ;
+-----------+-----------------------------+--------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+
; btn_clk   ; clkdiv:divider|q[17]        ; -0.259 ; -0.605 ; Rise       ; clkdiv:divider|q[17]        ;
; btn_sel   ; clock_pulse:clkpulse|delay1 ; 0.732  ; 0.544  ; Rise       ; clock_pulse:clkpulse|delay1 ;
+-----------+-----------------------------+--------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+------------+-----------------------------+--------+--------+------------+-----------------------------+
; Data Port  ; Clock Port                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference             ;
+------------+-----------------------------+--------+--------+------------+-----------------------------+
; a_to_g[*]  ; clock_pulse:clkpulse|delay1 ; 11.140 ; 10.926 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[0] ; clock_pulse:clkpulse|delay1 ; 10.643 ; 10.802 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[1] ; clock_pulse:clkpulse|delay1 ; 10.517 ; 10.424 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[2] ; clock_pulse:clkpulse|delay1 ; 10.924 ; 10.816 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[3] ; clock_pulse:clkpulse|delay1 ; 10.566 ; 10.403 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[4] ; clock_pulse:clkpulse|delay1 ; 10.838 ; 10.687 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[5] ; clock_pulse:clkpulse|delay1 ; 11.140 ; 10.926 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[6] ; clock_pulse:clkpulse|delay1 ; 10.514 ; 10.420 ; Rise       ; clock_pulse:clkpulse|delay1 ;
; a_to_g[*]  ; mclk                        ; 12.927 ; 12.713 ; Rise       ; mclk                        ;
;  a_to_g[0] ; mclk                        ; 12.473 ; 12.589 ; Rise       ; mclk                        ;
;  a_to_g[1] ; mclk                        ; 12.288 ; 12.211 ; Rise       ; mclk                        ;
;  a_to_g[2] ; mclk                        ; 12.695 ; 12.603 ; Rise       ; mclk                        ;
;  a_to_g[3] ; mclk                        ; 12.353 ; 12.190 ; Rise       ; mclk                        ;
;  a_to_g[4] ; mclk                        ; 12.625 ; 12.435 ; Rise       ; mclk                        ;
;  a_to_g[5] ; mclk                        ; 12.927 ; 12.713 ; Rise       ; mclk                        ;
;  a_to_g[6] ; mclk                        ; 12.303 ; 12.207 ; Rise       ; mclk                        ;
; an[*]      ; mclk                        ; 12.034 ; 11.926 ; Rise       ; mclk                        ;
;  an[0]     ; mclk                        ; 10.414 ; 10.063 ; Rise       ; mclk                        ;
;  an[1]     ; mclk                        ; 10.962 ; 11.304 ; Rise       ; mclk                        ;
;  an[2]     ; mclk                        ; 12.034 ; 11.926 ; Rise       ; mclk                        ;
;  an[3]     ; mclk                        ; 10.271 ; 10.671 ; Rise       ; mclk                        ;
+------------+-----------------------------+--------+--------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; Data Port  ; Clock Port                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference             ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+
; a_to_g[*]  ; clock_pulse:clkpulse|delay1 ; 4.225 ; 4.240 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[0] ; clock_pulse:clkpulse|delay1 ; 4.414 ; 4.367 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[1] ; clock_pulse:clkpulse|delay1 ; 4.233 ; 4.251 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[2] ; clock_pulse:clkpulse|delay1 ; 4.400 ; 4.435 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[3] ; clock_pulse:clkpulse|delay1 ; 4.225 ; 4.240 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[4] ; clock_pulse:clkpulse|delay1 ; 4.358 ; 4.404 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[5] ; clock_pulse:clkpulse|delay1 ; 4.472 ; 4.512 ; Rise       ; clock_pulse:clkpulse|delay1 ;
;  a_to_g[6] ; clock_pulse:clkpulse|delay1 ; 4.231 ; 4.249 ; Rise       ; clock_pulse:clkpulse|delay1 ;
; a_to_g[*]  ; mclk                        ; 5.142 ; 5.155 ; Rise       ; mclk                        ;
;  a_to_g[0] ; mclk                        ; 5.327 ; 5.283 ; Rise       ; mclk                        ;
;  a_to_g[1] ; mclk                        ; 5.147 ; 5.162 ; Rise       ; mclk                        ;
;  a_to_g[2] ; mclk                        ; 5.314 ; 5.347 ; Rise       ; mclk                        ;
;  a_to_g[3] ; mclk                        ; 5.142 ; 5.155 ; Rise       ; mclk                        ;
;  a_to_g[4] ; mclk                        ; 5.275 ; 5.319 ; Rise       ; mclk                        ;
;  a_to_g[5] ; mclk                        ; 5.390 ; 5.420 ; Rise       ; mclk                        ;
;  a_to_g[6] ; mclk                        ; 5.145 ; 5.159 ; Rise       ; mclk                        ;
; an[*]      ; mclk                        ; 4.328 ; 4.419 ; Rise       ; mclk                        ;
;  an[0]     ; mclk                        ; 4.328 ; 4.553 ; Rise       ; mclk                        ;
;  an[1]     ; mclk                        ; 4.771 ; 4.876 ; Rise       ; mclk                        ;
;  an[2]     ; mclk                        ; 5.653 ; 5.360 ; Rise       ; mclk                        ;
;  an[3]     ; mclk                        ; 4.652 ; 4.419 ; Rise       ; mclk                        ;
+------------+-----------------------------+-------+-------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; a_to_g[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a_to_g[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a_to_g[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a_to_g[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a_to_g[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a_to_g[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a_to_g[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dp            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; btn_sel                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; a_to_g[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; an[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; an[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dp            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; a_to_g[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; an[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; an[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dp            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; a_to_g[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; a_to_g[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; an[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; an[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dp            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clkdiv:divider|q[17]        ; clkdiv:divider|q[17]        ; 1        ; 0        ; 0        ; 0        ;
; clock_pulse:clkpulse|delay1 ; clkdiv:divider|q[17]        ; 1        ; 1        ; 0        ; 0        ;
; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 36       ; 0        ; 0        ; 0        ;
; clkdiv:divider|q[17]        ; mclk                        ; 1        ; 1        ; 0        ; 0        ;
; mclk                        ; mclk                        ; 227      ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clkdiv:divider|q[17]        ; clkdiv:divider|q[17]        ; 1        ; 0        ; 0        ; 0        ;
; clock_pulse:clkpulse|delay1 ; clkdiv:divider|q[17]        ; 1        ; 1        ; 0        ; 0        ;
; clock_pulse:clkpulse|delay1 ; clock_pulse:clkpulse|delay1 ; 36       ; 0        ; 0        ; 0        ;
; clkdiv:divider|q[17]        ; mclk                        ; 1        ; 1        ; 0        ; 0        ;
; mclk                        ; mclk                        ; 227      ; 0        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 9     ; 9    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 78    ; 78   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Sep 05 16:20:37 2023
Info: Command: quartus_sta reg_count_top -c reg_count_top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'reg_count_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_pulse:clkpulse|delay1 clock_pulse:clkpulse|delay1
    Info (332105): create_clock -period 1.000 -name clkdiv:divider|q[17] clkdiv:divider|q[17]
    Info (332105): create_clock -period 1.000 -name mclk mclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.389
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.389       -34.913 mclk 
    Info (332119):    -1.370        -8.537 clock_pulse:clkpulse|delay1 
    Info (332119):    -0.149        -0.149 clkdiv:divider|q[17] 
Info (332146): Worst-case hold slack is -0.019
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.019        -0.019 clkdiv:divider|q[17] 
    Info (332119):     0.033         0.000 mclk 
    Info (332119):     0.493         0.000 clock_pulse:clkpulse|delay1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -34.227 mclk 
    Info (332119):    -1.487       -11.896 clock_pulse:clkpulse|delay1 
    Info (332119):    -1.487        -4.461 clkdiv:divider|q[17] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.057
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.057       -29.791 mclk 
    Info (332119):    -1.139        -6.919 clock_pulse:clkpulse|delay1 
    Info (332119):    -0.051        -0.051 clkdiv:divider|q[17] 
Info (332146): Worst-case hold slack is 0.024
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.024         0.000 clkdiv:divider|q[17] 
    Info (332119):     0.135         0.000 mclk 
    Info (332119):     0.457         0.000 clock_pulse:clkpulse|delay1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -34.227 mclk 
    Info (332119):    -1.487       -11.896 clock_pulse:clkpulse|delay1 
    Info (332119):    -1.487        -4.461 clkdiv:divider|q[17] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.484
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.484        -4.081 mclk 
    Info (332119):    -0.022        -0.040 clock_pulse:clkpulse|delay1 
    Info (332119):     0.299         0.000 clkdiv:divider|q[17] 
Info (332146): Worst-case hold slack is -0.103
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.103        -0.103 mclk 
    Info (332119):    -0.064        -0.064 clkdiv:divider|q[17] 
    Info (332119):     0.198         0.000 clock_pulse:clkpulse|delay1 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -25.375 mclk 
    Info (332119):    -1.000        -8.000 clock_pulse:clkpulse|delay1 
    Info (332119):    -1.000        -3.000 clkdiv:divider|q[17] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4586 megabytes
    Info: Processing ended: Tue Sep 05 16:20:38 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


