# 積體電路設計實驗 (IC Lab)
## 概述
- 課程名稱：積體電路設計實驗
- 選修年度：111下
- 授課教師：李鎮宜副校長
- 開課單位：電子碩     
- 永久課號：EEIE30041
- 學分數：4.00
- 必/選修：選修

課程比較有名的名稱是 交大ICLab。是在批批踢和 Dcard 看板上出現頻率比較高的一門課。最著名的就是不人性的作業 loading 與紮實程度。修課的同學大部分為電類碩士生，接下來是電機系大四的同學。還有為數不少其他科系對於IC設計有興趣的同學，希望通過修過這一門課方便找相關工作。課程設計目的是帶修課同學粗略的跑過一次 Design Flow，當然比較著重在前端的部分。開課的李鎮宜副校長在第一堂課就有特別提醒(警告)沒有準備好的同學最好不要貿然接受這 12 Lab+ Midterm/Final Project 的洗禮。最後一堂課李教授還有特別恭喜所有同學已經具備初步 IC 設計的能力，我覺得挺感動的。在那些為了 deadline 而搔頭並熬夜的煎熬，還是非常值得的。

## 上課模式

除了第一堂課和最後一堂課之外，李教授是不會到課堂上授課的。上課會由數個助教負責。


#### 單元列表

Week | Course Content
--------|:-----
01| Introduction (Environment Setting)
02| Verilog Combination Syntax
03| Sequential Logic Design (1/2) + generate syntax
04| Testbench Programming Syntax
05| Sequential Logic Design (2/2)
06| Memory & coding style & nLint
07| Design Compiler + IP Design (DesignWare) with genvar
09| Synthesis & Static Time Analysis + Cross Clock Domain
10| Low power design
11| SystemVerilog for design
12| SystemVerilog for verification
13| Formal Verification (Bonus)
14| APR: From RTL to GDSII
15| APR: IR-Drop Analysis

期中考的範圍為 1 ~ 3，期末考則為 4 ~ 6。
## 評分方式

其實這個部分用兩個字就可以概括: **黑箱**

只有公布期中考成績。作業成績，期末考成績以及評分的比例都沒有公布，老師直接把成績送到教務處，等於完全沒有討論的空間(不過都不知道成績也不知怎麼討論)。很有可能自己是怎麼被當掉的都不知道。我個人是每次作業都有準時交，期中考88分，最後學期成績95分。我也不知道我做對了什麼，做錯了什麼。只能說一切隨緣?!

## 結語
我實在很難說服自己這是一堂很棒的課。可能是這堂課的內容本來就比較容易，再加上老師對於教學感覺也不是很重視，倒置我覺得我實在沒有花很多時間在上面。期中考期末考也都是稍微看一下講義就能考出不差的成績。作業的部分也都挺簡單的，沒有任何的程式作業。我覺得地老師的教學態度可以再認真負責一些，準時上船影片，作業題目多出一些變化題讓同學練習還有設計一些程式作業都能幫助同學們學習無線通訊園裡的內容。當然這本來就不是一們很難的課，如果你希望學到東西的可以再思考看看，如果你覺得想賺輕鬆的三學分，那門課真的蠻適合你的。
