# 1 名词解释

| 名词 | 解释 |
| :--- | :--- |
| HDL | Hardware Description Language，硬件描述语言。 |
| RTL | Register Transfer Level，寄存器传输级。 |
| VCD | Value Change Dump，波形记录数据库。 |
| SDF | Standard Delay Format，标准延时格式，是工业界普遍接受的一种延时描述格式。 |
| SDPD | State Dependent Path Delay，状态依赖路径延时。 |
| Strong | Verilog默认的信号强度。 |
| False Path | 有实际物理连接的路径，但实际工作时信号不会沿此路径传播。 |
| Spec | 全称specification，可以理解为芯片规格说明书。主要描述芯片设计总体架构、规格参数、模块划分、使用的总线以及各模块详细定义等内容。 |
| UVM | Universal Verification Methodology，通用验证方法学。UVM是一个以SystemVerilog为主体的验证平台开发框架，验证工程师利用其可重用组件可以构建具有标准化层次结构和接口的功能验证环境。 |
| MSB | Most Significant Bit，最高有效位。 |
| LSB | Least Significant Bit，最低有效位。 |
| ICG | Intergrated Clock Gating，集成式时钟门控。在芯片实际工作过程中，有些信号或者功能并不需要一直开启，可以在它们不用时将其时钟信号关闭。这样信号不再翻转，从而能够有效减少动态功耗。 |
| PPA | Performance性能、Power功耗、Area尺寸。 |
| CBB | Common Building Blocks，共用基础模块。 |
| 上升延时 | 信号从10%电平上升到90%电平所需要的时间。 |
| 分布延时 | 将延时标注在电路中每个门上的延时描述方式。 |
| 环境约束 | 对电路工作的外在环境，如电路的工作电压、工作温度、工艺变化以及电路与周边其他电路的关系所做的约束。 |
| 等效门 | 是描述与制造技术无关的电路设计复杂程度的度量单位。通常情况下，会选取一个基准的逻辑门(NAND/NOR)并定义它为一个等效门。然后将设计中的其他逻辑门、回路等通过某种方式转化为等效的基准门数量，以此来衡量设计的复杂度。 |
| 时钟抖动 | 时钟抖动jitter是指两个时钟周期之间存在的差值，此误差在时钟发生器内部产生，和晶振或者PLL内部电路有关。 |

# 2 简答题

1. 什么是同步逻辑和异步逻辑？
	- 同步时序逻辑电路：各触发器的时钟端全部连接在一起，并接在系统时钟端。只有当时钟脉冲到来时，电路的状态才能改变。
	- 异步时序逻辑电路：电路中没有统一的时钟，不仅有带时钟的触发器，还有不带时钟的触发器。外部输入的变化直接引起电路状态的改变。
2. 时序设计的实质是？
	- 满足每一个触发器的建立/保持时间的要求。
3. 建立时间与保持时间的概念？
	- 建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。
	- 保持时间：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的最小时间。
4. 为什么触发器要满足建立时间和保持时间？
	- 因为触发器内部数据的形成需要一定的时间，如果不满足建立和保持时间，触发器将进入亚稳态，触发器的输出将不稳定。
5. 为什么两级触发器可以防止亚稳态传播？
	- 两级触发器并不能消除亚稳态，它只是减少了出现亚稳态的概率，将其减小到了一个几乎可以忽略不计的程度。
	- 触发器进入亚稳态的时间可以用参数MTBF（Mean Time Between Failures，平均故障间隔时间）来描述。
	- 两级触发器可以极大地提高MTBF的值，将亚稳态控制在实际应用可以接受范围内的要求。
6. 什么是系统最快时钟频率？
	- 最小时钟周期：$$T_{min} = T_{co} + T_{delay} + T_{setup}$$
	- 最快时钟频率：$F_{max} = 1 / T_{min}$
	- 其中：$T_{co} = T_{hold} + T_{setup}$
	- $T_{co}$和$T_{se}$是由具体的器件工艺决定的，故设计电路时只能改变组合逻辑的延迟时间$T_{delay}$，所以说缩短触发器间组合逻辑的延时时间是提高同步电路速度的关键所在。
7. 流水线设计思想是怎样的？
	- 缩短最长延时路径，提高电路的工作效率。
	- 将较大的组合逻辑分解为较小的N块，通过适当的方法平均分配组合逻辑，然后在中间插入触发器，并和原触发器使用相同的时钟。这样就可以避免在两个触发器之间出现过大的延时，消除速度瓶颈，以此提高工作效率。
	- 但是流水线设计会使硬件面积稍有增加，简而言之就是“空间换时间”。
8. 时序约束的概念？
	- 时序约束主要包括周期约束、偏移约束和静态时序路径约束三种。通过附加时序约束可以综合布线工具调整映射和布局布线，使设计达到时序要求。
9. 多位异步信号如何进行同步
	- 对于一位的异步信号可以使用“一位同步器”进行同步，也就是两级触发器。
	- 对于多位异步信号，可以采用握手信号/异步FIFO/根据具体电路结构采用其他方法。
10. 锁存器Latch和触发器Flip-Flop的区别？
	- 电平敏感的存储器件称为锁存器。
	- 由交叉耦合的门构成的双稳态存储元件称为触发器，分为上升沿触发和下降沿触发。可以认为是两个不同电平敏感的锁存器串联而成，前一个锁存器决定了触发器的建立时间，后一个锁存器则决定了保持时间。
11. HDL语言的层次概念？
	- 系统级 - 算法级 - RTL级 - 门级 - 开关级
