---
title: Objectifs
---
# Objectifs

-   Expliquer la différence entre un langage descriptif de
    matériel et un langage de programmation
-   Expliquer les mécanismes d'assignation de signaux et la
    notion de concurrence
-   Faire la distinction entre une description d'entité et une architecture
-   Faire la distinction entre un modèle structural et un modèle
    comportemental
-   Faire la distinction entre un signal et une variable
-   Se familiariser avec les principaux types utilisés en descriptions
    de circuits
-   Préparer une description (modèle) de circuit en langage VHDL
-   Préparer un banc d'essai permettant de tester un modèle de circuit
-   Simuler un modèle VHDL au moyen d'un banc d'essai et
    interpréter les résultats
-   Élaborer une description complète en VHDL pour un système simple


