package ib_model.examples.is1_3l_32n;

import ib_model.*;

network is1_3l_32n
{
    @display("bgb=1353,581");
    submodules:
        H_1_U1: HCA {
            parameters:
                srcLid = 1;
                @display("p=332,501");
        }
        H_10_U1: HCA {
            parameters:
                srcLid = 10;
                @display("p=961,517");
        }
        H_11_U1: HCA {
            parameters:
                srcLid = 11;
                @display("p=857,517");
        }
        H_12_U1: HCA {
            parameters:
                srcLid = 12;
                @display("p=886,517");
        }
        H_13_U1: HCA {
            parameters:
                srcLid = 13;
                @display("p=761,523");
        }
        H_14_U1: HCA {
            parameters:
                srcLid = 14;
                @display("p=707,501");
        }
        H_15_U1: HCA {
            parameters:
                srcLid = 15;
                @display("p=722,523");
        }
        H_16_U1: HCA {
            parameters:
                srcLid = 16;
                @display("p=795,512");
        }
        H_17_U1: HCA {
            parameters:
                srcLid = 17;
                @display("p=1285,519");
        }
        H_18_U1: HCA {
            parameters:
                srcLid = 18;
                @display("p=1256,523");
        }
        H_19_U1: HCA {
            parameters:
                srcLid = 19;
                @display("p=1198,523");
        }
        H_2_U1: HCA {
            parameters:
                srcLid = 2;
                @display("p=304,508");
        }
        H_20_U1: HCA {
            parameters:
                srcLid = 20;
                @display("p=1227,524");
        }
        H_21_U1: HCA {
            parameters:
                srcLid = 21;
                @display("p=1028,519");
        }
        H_22_U1: HCA {
            parameters:
                srcLid = 22;
                @display("p=1050,519");
        }
        H_23_U1: HCA {
            parameters:
                srcLid = 23;
                @display("p=1120,519");
        }
        H_24_U1: HCA {
            parameters:
                srcLid = 24;
                @display("p=1086,519");
        }
        H_25_U1: HCA {
            parameters:
                srcLid = 25;
                @display("p=644,493");
        }
        H_26_U1: HCA {
            parameters:
                srcLid = 26;
                @display("p=581,505");
        }
        H_27_U1: HCA {
            parameters:
                srcLid = 27;
                @display("p=566,481");
        }
        H_28_U1: HCA {
            parameters:
                srcLid = 28;
                @display("p=610,504");
        }
        H_29_U1: HCA {
            parameters:
                srcLid = 29;
                @display("p=425,509");
        }
        H_3_U1: HCA {
            parameters:
                srcLid = 3;
                @display("p=361,508");
        }
        H_30_U1: HCA {
            parameters:
                srcLid = 30;
                @display("p=478,517");
        }
        H_31_U1: HCA {
            parameters:
                srcLid = 31;
                @display("p=449,517");
        }
        H_32_U1: HCA {
            parameters:
                srcLid = 32;
                @display("p=497,517");
        }
        H_4_U1: HCA {
            parameters:
                srcLid = 4;
                @display("p=288,500");
        }
        H_5_U1: HCA {
            parameters:
                srcLid = 5;
                @display("p=164,500");
        }
        H_6_U1: HCA {
            parameters:
                srcLid = 6;
                @display("p=135,500");
        }
        H_7_U1: HCA {
            parameters:
                srcLid = 7;
                @display("p=117,509");
        }
        H_8_U1: HCA {
            parameters:
                srcLid = 8;
                @display("p=178,509");
        }
        H_9_U1: HCA {
            parameters:
                srcLid = 9;
                @display("p=925,531");
        }
        SW_L0_0_0_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=857,116");
            gates:
                port[8];
        }
        SW_L0_0_1_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=678,125");
            gates:
                port[8];
        }
        SW_L0_1_0_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=1045,116");
            gates:
                port[8];
        }
        SW_L0_1_1_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=478,125");
            gates:
                port[8];
        }
        SW_L1_0_0_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=288,320");
            gates:
                port[8];
        }
        SW_L1_0_1_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=395,320");
            gates:
                port[8];
        }
        SW_L1_1_0_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=790,312");
            gates:
                port[8];
        }
        SW_L1_1_1_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=881,307");
            gates:
                port[8];
        }
        SW_L1_2_0_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=1055,307");
            gates:
                port[8];
        }
        SW_L1_2_1_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=1181,307");
            gates:
                port[8];
        }
        SW_L1_3_0_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=512,320");
            gates:
                port[8];
        }
        SW_L1_3_1_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=626,326");
            gates:
                port[8];
        }
        SW_L2_0_0_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=333,470");
            gates:
                port[8];
        }
        SW_L2_0_1_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=151,478");
            gates:
                port[8];
        }
        SW_L2_1_0_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=901,470");
            gates:
                port[8];
        }
        SW_L2_1_1_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=761,465");
            gates:
                port[8];
        }
        SW_L2_2_0_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=1232,478");
            gates:
                port[8];
        }
        SW_L2_2_1_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=1055,465");
            gates:
                port[8];
        }
        SW_L2_3_0_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=610,470");
            gates:
                port[8];
        }
        SW_L2_3_1_U1: Switch {
            parameters:
                numSwitchPorts = 8;
                @display("p=463,470");
            gates:
                port[8];
        }
    connections:
        H_1_U1.port <--> IB4XQDRWire <--> SW_L2_0_0_U1.port[0];
        H_10_U1.port <--> IB4XQDRWire <--> SW_L2_1_0_U1.port[1];
        H_11_U1.port <--> IB4XQDRWire <--> SW_L2_1_0_U1.port[2];
        H_12_U1.port <--> IB4XQDRWire <--> SW_L2_1_0_U1.port[3];
        H_13_U1.port <--> IB4XQDRWire <--> SW_L2_1_1_U1.port[0];
        H_14_U1.port <--> IB4XQDRWire <--> SW_L2_1_1_U1.port[1];
        H_15_U1.port <--> IB4XQDRWire <--> SW_L2_1_1_U1.port[2];
        H_16_U1.port <--> IB4XQDRWire <--> SW_L2_1_1_U1.port[3];
        H_17_U1.port <--> IB4XQDRWire <--> SW_L2_2_0_U1.port[0];
        H_18_U1.port <--> IB4XQDRWire <--> SW_L2_2_0_U1.port[1];
        H_19_U1.port <--> IB4XQDRWire <--> SW_L2_2_0_U1.port[2];
        H_2_U1.port <--> IB4XQDRWire <--> SW_L2_0_0_U1.port[1];
        H_20_U1.port <--> IB4XQDRWire <--> SW_L2_2_0_U1.port[3];
        H_21_U1.port <--> IB4XQDRWire <--> SW_L2_2_1_U1.port[0];
        H_22_U1.port <--> IB4XQDRWire <--> SW_L2_2_1_U1.port[1];
        H_23_U1.port <--> IB4XQDRWire <--> SW_L2_2_1_U1.port[2];
        H_24_U1.port <--> IB4XQDRWire <--> SW_L2_2_1_U1.port[3];
        H_25_U1.port <--> IB4XQDRWire <--> SW_L2_3_0_U1.port[0];
        H_26_U1.port <--> IB4XQDRWire <--> SW_L2_3_0_U1.port[1];
        H_27_U1.port <--> IB4XQDRWire <--> SW_L2_3_0_U1.port[2];
        H_28_U1.port <--> IB4XQDRWire <--> SW_L2_3_0_U1.port[3];
        H_29_U1.port <--> IB4XQDRWire <--> SW_L2_3_1_U1.port[0];
        H_3_U1.port <--> IB4XQDRWire <--> SW_L2_0_0_U1.port[2];
        H_30_U1.port <--> IB4XQDRWire <--> SW_L2_3_1_U1.port[1];
        H_31_U1.port <--> IB4XQDRWire <--> SW_L2_3_1_U1.port[2];
        H_32_U1.port <--> IB4XQDRWire <--> SW_L2_3_1_U1.port[3];
        H_4_U1.port <--> IB4XQDRWire <--> SW_L2_0_0_U1.port[3];
        H_5_U1.port <--> IB4XQDRWire <--> SW_L2_0_1_U1.port[0];
        H_6_U1.port <--> IB4XQDRWire <--> SW_L2_0_1_U1.port[1];
        H_7_U1.port <--> IB4XQDRWire <--> SW_L2_0_1_U1.port[2];
        H_8_U1.port <--> IB4XQDRWire <--> SW_L2_0_1_U1.port[3];
        H_9_U1.port <--> IB4XQDRWire <--> SW_L2_1_0_U1.port[0];
        SW_L0_0_0_U1.port[0] <--> IB4XQDRWire <--> SW_L1_0_0_U1.port[4];
        SW_L0_0_0_U1.port[1] <--> IB4XQDRWire <--> SW_L1_0_0_U1.port[5];
        SW_L0_0_0_U1.port[2] <--> IB4XQDRWire <--> SW_L1_1_0_U1.port[4];
        SW_L0_0_0_U1.port[3] <--> IB4XQDRWire <--> SW_L1_1_0_U1.port[5];
        SW_L0_0_0_U1.port[4] <--> IB4XQDRWire <--> SW_L1_2_0_U1.port[4];
        SW_L0_0_0_U1.port[5] <--> IB4XQDRWire <--> SW_L1_2_0_U1.port[5];
        SW_L0_0_0_U1.port[6] <--> IB4XQDRWire <--> SW_L1_3_0_U1.port[4];
        SW_L0_0_0_U1.port[7] <--> IB4XQDRWire <--> SW_L1_3_0_U1.port[5];
        SW_L0_0_1_U1.port[0] <--> IB4XQDRWire <--> SW_L1_0_1_U1.port[4];
        SW_L0_0_1_U1.port[1] <--> IB4XQDRWire <--> SW_L1_0_1_U1.port[5];
        SW_L0_0_1_U1.port[2] <--> IB4XQDRWire <--> SW_L1_1_1_U1.port[4];
        SW_L0_0_1_U1.port[3] <--> IB4XQDRWire <--> SW_L1_1_1_U1.port[5];
        SW_L0_0_1_U1.port[4] <--> IB4XQDRWire <--> SW_L1_2_1_U1.port[4];
        SW_L0_0_1_U1.port[5] <--> IB4XQDRWire <--> SW_L1_2_1_U1.port[5];
        SW_L0_0_1_U1.port[6] <--> IB4XQDRWire <--> SW_L1_3_1_U1.port[4];
        SW_L0_0_1_U1.port[7] <--> IB4XQDRWire <--> SW_L1_3_1_U1.port[5];
        SW_L0_1_0_U1.port[0] <--> IB4XQDRWire <--> SW_L1_0_0_U1.port[6];
        SW_L0_1_0_U1.port[1] <--> IB4XQDRWire <--> SW_L1_0_0_U1.port[7];
        SW_L0_1_0_U1.port[2] <--> IB4XQDRWire <--> SW_L1_1_0_U1.port[6];
        SW_L0_1_0_U1.port[3] <--> IB4XQDRWire <--> SW_L1_1_0_U1.port[7];
        SW_L0_1_0_U1.port[4] <--> IB4XQDRWire <--> SW_L1_2_0_U1.port[6];
        SW_L0_1_0_U1.port[5] <--> IB4XQDRWire <--> SW_L1_2_0_U1.port[7];
        SW_L0_1_0_U1.port[6] <--> IB4XQDRWire <--> SW_L1_3_0_U1.port[6];
        SW_L0_1_0_U1.port[7] <--> IB4XQDRWire <--> SW_L1_3_0_U1.port[7];
        SW_L0_1_1_U1.port[0] <--> IB4XQDRWire <--> SW_L1_0_1_U1.port[6];
        SW_L0_1_1_U1.port[1] <--> IB4XQDRWire <--> SW_L1_0_1_U1.port[7];
        SW_L0_1_1_U1.port[2] <--> IB4XQDRWire <--> SW_L1_1_1_U1.port[6];
        SW_L0_1_1_U1.port[3] <--> IB4XQDRWire <--> SW_L1_1_1_U1.port[7];
        SW_L0_1_1_U1.port[4] <--> IB4XQDRWire <--> SW_L1_2_1_U1.port[6];
        SW_L0_1_1_U1.port[5] <--> IB4XQDRWire <--> SW_L1_2_1_U1.port[7];
        SW_L0_1_1_U1.port[6] <--> IB4XQDRWire <--> SW_L1_3_1_U1.port[6];
        SW_L0_1_1_U1.port[7] <--> IB4XQDRWire <--> SW_L1_3_1_U1.port[7];
        SW_L1_0_0_U1.port[0] <--> IB4XQDRWire <--> SW_L2_0_0_U1.port[4];
        SW_L1_0_0_U1.port[1] <--> IB4XQDRWire <--> SW_L2_0_0_U1.port[5];
        SW_L1_0_0_U1.port[2] <--> IB4XQDRWire <--> SW_L2_0_1_U1.port[4];
        SW_L1_0_0_U1.port[3] <--> IB4XQDRWire <--> SW_L2_0_1_U1.port[5];
        SW_L1_0_1_U1.port[0] <--> IB4XQDRWire <--> SW_L2_0_0_U1.port[6];
        SW_L1_0_1_U1.port[1] <--> IB4XQDRWire <--> SW_L2_0_0_U1.port[7];
        SW_L1_0_1_U1.port[2] <--> IB4XQDRWire <--> SW_L2_0_1_U1.port[6];
        SW_L1_0_1_U1.port[3] <--> IB4XQDRWire <--> SW_L2_0_1_U1.port[7];
        SW_L1_1_0_U1.port[0] <--> IB4XQDRWire <--> SW_L2_1_0_U1.port[4];
        SW_L1_1_0_U1.port[1] <--> IB4XQDRWire <--> SW_L2_1_0_U1.port[5];
        SW_L1_1_0_U1.port[2] <--> IB4XQDRWire <--> SW_L2_1_1_U1.port[4];
        SW_L1_1_0_U1.port[3] <--> IB4XQDRWire <--> SW_L2_1_1_U1.port[5];
        SW_L1_1_1_U1.port[0] <--> IB4XQDRWire <--> SW_L2_1_0_U1.port[6];
        SW_L1_1_1_U1.port[1] <--> IB4XQDRWire <--> SW_L2_1_0_U1.port[7];
        SW_L1_1_1_U1.port[2] <--> IB4XQDRWire <--> SW_L2_1_1_U1.port[6];
        SW_L1_1_1_U1.port[3] <--> IB4XQDRWire <--> SW_L2_1_1_U1.port[7];
        SW_L1_2_0_U1.port[0] <--> IB4XQDRWire <--> SW_L2_2_0_U1.port[4];
        SW_L1_2_0_U1.port[1] <--> IB4XQDRWire <--> SW_L2_2_0_U1.port[5];
        SW_L1_2_0_U1.port[2] <--> IB4XQDRWire <--> SW_L2_2_1_U1.port[4];
        SW_L1_2_0_U1.port[3] <--> IB4XQDRWire <--> SW_L2_2_1_U1.port[5];
        SW_L1_2_1_U1.port[0] <--> IB4XQDRWire <--> SW_L2_2_0_U1.port[6];
        SW_L1_2_1_U1.port[1] <--> IB4XQDRWire <--> SW_L2_2_0_U1.port[7];
        SW_L1_2_1_U1.port[2] <--> IB4XQDRWire <--> SW_L2_2_1_U1.port[6];
        SW_L1_2_1_U1.port[3] <--> IB4XQDRWire <--> SW_L2_2_1_U1.port[7];
        SW_L1_3_0_U1.port[0] <--> IB4XQDRWire <--> SW_L2_3_0_U1.port[4];
        SW_L1_3_0_U1.port[1] <--> IB4XQDRWire <--> SW_L2_3_0_U1.port[5];
        SW_L1_3_0_U1.port[2] <--> IB4XQDRWire <--> SW_L2_3_1_U1.port[4];
        SW_L1_3_0_U1.port[3] <--> IB4XQDRWire <--> SW_L2_3_1_U1.port[5];
        SW_L1_3_1_U1.port[0] <--> IB4XQDRWire <--> SW_L2_3_0_U1.port[6];
        SW_L1_3_1_U1.port[1] <--> IB4XQDRWire <--> SW_L2_3_0_U1.port[7];
        SW_L1_3_1_U1.port[2] <--> IB4XQDRWire <--> SW_L2_3_1_U1.port[6];
        SW_L1_3_1_U1.port[3] <--> IB4XQDRWire <--> SW_L2_3_1_U1.port[7];
}

