+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                        ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; camera_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                  ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; camera_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                 ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; camera_fifo_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe8                                                                                                ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; camera_fifo_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; camera_fifo_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe5                                                                                                ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; camera_fifo_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; camera_fifo_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                        ; 42    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; camera_fifo_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; camera_fifo_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; camera_fifo_inst|dcfifo_component|auto_generated                                                                                                                 ; 21    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; camera_fifo_inst                                                                                                                                                 ; 21    ; 1              ; 0            ; 1              ; 18     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_gen_inst                                                                                                                                                     ; 20    ; 0              ; 1            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                     ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst|dcfifo_component|auto_generated|wrempty_eq_comp                                                                                                    ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst|dcfifo_component|auto_generated|rdfull_eq_comp                                                                                                     ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                    ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst|dcfifo_component|auto_generated|ws_brp                                                                                                             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                           ; 42    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst|dcfifo_component|auto_generated                                                                                                                    ; 21    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; vga_fifo_inst                                                                                                                                                    ; 21    ; 2              ; 0            ; 2              ; 30     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|rst_controller_001|alt_rst_sync_uq1                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|rst_controller_001                                                                                                                                            ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|rst_controller|alt_rst_req_sync_uq1                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|rst_controller|alt_rst_sync_uq1                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|rst_controller                                                                                                                                                ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|irq_mapper                                                                                                                                                    ; 6     ; 28             ; 2            ; 28             ; 32     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter_008                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter_007                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter_006                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter_005                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                       ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter_004                                                                                                                       ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter_003                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter_002                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter_001                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|avalon_st_adapter                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|new_sdram_controller_0_s1_to_nios2_gen2_0_data_master_rsp_width_adapter|uncompressor                                                        ; 49    ; 4              ; 0            ; 4              ; 40     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|new_sdram_controller_0_s1_to_nios2_gen2_0_data_master_rsp_width_adapter                                                                     ; 111   ; 3              ; 0            ; 3              ; 124    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|nios2_gen2_0_data_master_to_new_sdram_controller_0_s1_cmd_width_adapter                                                                     ; 129   ; 3              ; 0            ; 3              ; 106    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|rsp_mux_002                                                                                                                                 ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                       ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|rsp_mux_001|arb                                                                                                                             ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|rsp_mux_001                                                                                                                                 ; 249   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                           ; 36    ; 18             ; 0            ; 18             ; 18     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|rsp_mux|arb                                                                                                                                 ; 13    ; 0              ; 4            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|rsp_mux                                                                                                                                     ; 1110  ; 0              ; 0            ; 0              ; 132    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|rsp_demux_008                                                                                                                               ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|rsp_demux_007                                                                                                                               ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|rsp_demux_006                                                                                                                               ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|rsp_demux_005                                                                                                                               ; 127   ; 4              ; 2            ; 4              ; 247    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|rsp_demux_004                                                                                                                               ; 109   ; 4              ; 2            ; 4              ; 211    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|rsp_demux_003                                                                                                                               ; 127   ; 4              ; 2            ; 4              ; 247    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|rsp_demux_002                                                                                                                               ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|rsp_demux_001                                                                                                                               ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|rsp_demux                                                                                                                                   ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_mux_008                                                                                                                                 ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_mux_007                                                                                                                                 ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_mux_006                                                                                                                                 ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_mux_005|arb                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_mux_005                                                                                                                                 ; 249   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_mux_004|arb                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_mux_004                                                                                                                                 ; 213   ; 0              ; 0            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_mux_003|arb                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_mux_003                                                                                                                                 ; 249   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_mux_002                                                                                                                                 ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_mux_001                                                                                                                                 ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_mux                                                                                                                                     ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_demux_002                                                                                                                               ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_demux_001                                                                                                                               ; 127   ; 4              ; 2            ; 4              ; 247    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|cmd_demux                                                                                                                                   ; 134   ; 81             ; 2            ; 81             ; 1108   ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|new_sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter                                         ; 108   ; 3              ; 5            ; 3              ; 106    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|new_sdram_controller_0_s1_burst_adapter                                                                                                     ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_011|the_default_decode                                                                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_011                                                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_010|the_default_decode                                                                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_010                                                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_009|the_default_decode                                                                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_009                                                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_008|the_default_decode                                                                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_008                                                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_007|the_default_decode                                                                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_007                                                                                                                                  ; 99    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_006|the_default_decode                                                                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_006                                                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_005|the_default_decode                                                                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_005                                                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_004|the_default_decode                                                                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_004                                                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_003|the_default_decode                                                                                                               ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_003                                                                                                                                  ; 117   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_002|the_default_decode                                                                                                               ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_002                                                                                                                                  ; 99    ; 13             ; 6            ; 13             ; 106    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_001|the_default_decode                                                                                                               ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router_001                                                                                                                                  ; 117   ; 0              ; 6            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router|the_default_decode                                                                                                                   ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|router                                                                                                                                      ; 117   ; 0              ; 6            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|pio_1_s1_agent_rsp_fifo                                                                                                                     ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|pio_1_s1_agent|uncompressor                                                                                                                 ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|pio_1_s1_agent                                                                                                                              ; 316   ; 39             ; 46           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                   ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                                               ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|timer_0_s1_agent                                                                                                                            ; 316   ; 39             ; 46           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|pio_0_s1_agent_rsp_fifo                                                                                                                     ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|pio_0_s1_agent|uncompressor                                                                                                                 ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|pio_0_s1_agent                                                                                                                              ; 316   ; 39             ; 46           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|onchip_memory2_0_s1_agent_rsp_fifo                                                                                                          ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|onchip_memory2_0_s1_agent|uncompressor                                                                                                      ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|onchip_memory2_0_s1_agent                                                                                                                   ; 316   ; 39             ; 46           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|new_sdram_controller_0_s1_agent_rdata_fifo                                                                                                  ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|new_sdram_controller_0_s1_agent_rsp_fifo                                                                                                    ; 139   ; 39             ; 0            ; 39             ; 98     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|new_sdram_controller_0_s1_agent|uncompressor                                                                                                ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|new_sdram_controller_0_s1_agent                                                                                                             ; 248   ; 22             ; 30           ; 22             ; 272    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                 ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent|uncompressor                                                                                             ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent                                                                                                          ; 316   ; 39             ; 46           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|i2c_0_csr_agent_rsp_fifo                                                                                                                    ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|i2c_0_csr_agent|uncompressor                                                                                                                ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|i2c_0_csr_agent                                                                                                                             ; 316   ; 39             ; 46           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                   ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|sysid_qsys_0_control_slave_agent|uncompressor                                                                                               ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|sysid_qsys_0_control_slave_agent                                                                                                            ; 316   ; 39             ; 46           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                ; 157   ; 39             ; 0            ; 39             ; 116    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent|uncompressor                                                                                            ; 49    ; 1              ; 0            ; 1              ; 47     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent                                                                                                         ; 316   ; 39             ; 46           ; 39             ; 343    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|mm_bridge_0_m0_agent                                                                                                                        ; 165   ; 39             ; 87           ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|nios2_gen2_0_instruction_master_agent                                                                                                       ; 202   ; 39             ; 92           ; 39             ; 149    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|nios2_gen2_0_data_master_agent                                                                                                              ; 202   ; 39             ; 92           ; 39             ; 149    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|pio_1_s1_translator                                                                                                                         ; 116   ; 6              ; 34           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|timer_0_s1_translator                                                                                                                       ; 100   ; 22             ; 49           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|pio_0_s1_translator                                                                                                                         ; 116   ; 6              ; 34           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|onchip_memory2_0_s1_translator                                                                                                              ; 116   ; 7              ; 19           ; 7              ; 87     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|new_sdram_controller_0_s1_translator                                                                                                        ; 81    ; 4              ; 8            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_translator                                                                                                     ; 116   ; 5              ; 24           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|i2c_0_csr_translator                                                                                                                        ; 116   ; 6              ; 29           ; 6              ; 72     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|sysid_qsys_0_control_slave_translator                                                                                                       ; 116   ; 6              ; 32           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator                                                                                                    ; 116   ; 5              ; 35           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|mm_bridge_0_m0_translator                                                                                                                   ; 82    ; 10             ; 2            ; 10             ; 75     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|nios2_gen2_0_instruction_master_translator                                                                                                  ; 111   ; 57             ; 0            ; 57             ; 109    ; 57              ; 57            ; 57              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0|nios2_gen2_0_data_master_translator                                                                                                         ; 111   ; 18             ; 0            ; 18             ; 109    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_interconnect_0                                                                                                                                             ; 411   ; 0              ; 0            ; 0              ; 399    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|timer_0                                                                                                                                                       ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|sysid_qsys_0                                                                                                                                                  ; 3     ; 15             ; 2            ; 15             ; 32     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|pio_1                                                                                                                                                         ; 46    ; 0              ; 24           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|pio_0                                                                                                                                                         ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|onchip_memory2_0|the_altsyncram|auto_generated|mux2                                                                                                           ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|onchip_memory2_0|the_altsyncram|auto_generated|decode3                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|onchip_memory2_0|the_altsyncram|auto_generated                                                                                                                ; 53    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|onchip_memory2_0                                                                                                                                              ; 57    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_debug_slave_wrapper|the_NIOS_nios2_gen2_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_debug_slave_wrapper|the_NIOS_nios2_gen2_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_debug_slave_wrapper                                                            ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_ocimem|NIOS_nios2_gen2_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_ocimem|NIOS_nios2_gen2_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_ocimem                                                                   ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_avalon_reg                                                               ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_oci_im                                                                   ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_oci_pib                                                                  ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_oci_fifo|the_NIOS_nios2_gen2_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_oci_fifo|the_NIOS_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_oci_fifo|the_NIOS_nios2_gen2_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_oci_fifo                                                                 ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_oci_dtrace|NIOS_nios2_gen2_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_oci_dtrace                                                               ; 112   ; 0              ; 101          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_oci_itrace                                                               ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_oci_dbrk                                                                 ; 97    ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_oci_xbrk                                                                 ; 63    ; 5              ; 60           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_oci_break                                                                ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci|the_NIOS_nios2_gen2_0_cpu_nios2_oci_debug                                                                ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_nios2_oci                                                                                                          ; 174   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|NIOS_nios2_gen2_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|NIOS_nios2_gen2_0_cpu_register_bank_b                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|NIOS_nios2_gen2_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|NIOS_nios2_gen2_0_cpu_register_bank_a                                                                                                        ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu|the_NIOS_nios2_gen2_0_cpu_test_bench                                                                                                         ; 315   ; 3              ; 281          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0|cpu                                                                                                                                              ; 149   ; 1              ; 28           ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|nios2_gen2_0                                                                                                                                                  ; 149   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|new_sdram_controller_0|the_NIOS_new_sdram_controller_0_input_efifo_module                                                                                     ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|new_sdram_controller_0                                                                                                                                        ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u2|mm_bridge_0                                                                                                                                                   ; 76    ; 2              ; 0            ; 2              ; 72     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0|the_NIOS_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0|the_NIOS_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0|the_NIOS_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0|the_NIOS_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0|the_NIOS_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0|the_NIOS_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0|the_NIOS_jtag_uart_0_scfifo_r|rfifo|auto_generated                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0|the_NIOS_jtag_uart_0_scfifo_r                                                                                                                     ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0|the_NIOS_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0|the_NIOS_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0|the_NIOS_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0|the_NIOS_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                  ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0|the_NIOS_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0|the_NIOS_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0|the_NIOS_jtag_uart_0_scfifo_w|wfifo|auto_generated                                                                                                ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0|the_NIOS_jtag_uart_0_scfifo_w                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|jtag_uart_0                                                                                                                                                   ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|i2c_0|u_rxfifo|the_dp_ram|auto_generated                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|i2c_0|u_rxfifo                                                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|i2c_0|u_txfifo|the_dp_ram|auto_generated                                                                                                                      ; 16    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|i2c_0|u_txfifo                                                                                                                                                ; 15    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|i2c_0|u_txout                                                                                                                                                 ; 29    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|i2c_0|u_clk_cnt                                                                                                                                               ; 65    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|i2c_0|u_condt_gen                                                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|i2c_0|u_condt_det                                                                                                                                             ; 9     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|i2c_0|u_spksupp                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|i2c_0|u_txshifter                                                                                                                                             ; 20    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|i2c_0|u_rxshifter                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|i2c_0|u_mstfsm                                                                                                                                                ; 26    ; 0              ; 7            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|i2c_0|u_csr                                                                                                                                                   ; 81    ; 10             ; 37           ; 10             ; 106    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2|i2c_0                                                                                                                                                         ; 60    ; 18             ; 0            ; 18             ; 35     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2                                                                                                                                                               ; 66    ; 35             ; 0            ; 35             ; 74     ; 35              ; 35            ; 35              ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u1                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pll_sys_inst                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
