TimeQuest Timing Analyzer report for TEI_GRUPO17
Wed Jul 30 19:04:56 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'CLK'
 33. Slow 1200mV 0C Model Hold: 'CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Output Enable Times
 42. Minimum Output Enable Times
 43. Output Disable Times
 44. Minimum Output Disable Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'CLK'
 52. Fast 1200mV 0C Model Hold: 'CLK'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Slow Corner Signal Integrity Metrics
 75. Fast Corner Signal Integrity Metrics
 76. Setup Transfers
 77. Hold Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths
 81. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TEI_GRUPO17                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 210.3 MHz ; 210.3 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -3.755 ; -96.730            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -48.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.755 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.034      ;
; -3.754 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.033      ;
; -3.750 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.029      ;
; -3.736 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.015      ;
; -3.735 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.014      ;
; -3.731 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.010      ;
; -3.469 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.748      ;
; -3.468 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.747      ;
; -3.464 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.743      ;
; -3.352 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.632      ;
; -3.347 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.627      ;
; -3.347 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.627      ;
; -3.331 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.611      ;
; -3.331 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.611      ;
; -3.331 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.611      ;
; -3.317 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.597      ;
; -3.310 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.590      ;
; -3.310 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.590      ;
; -3.275 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.554      ;
; -3.274 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.553      ;
; -3.270 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.549      ;
; -3.260 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.539      ;
; -3.259 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.538      ;
; -3.257 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.283      ; 4.535      ;
; -3.256 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.283      ; 4.534      ;
; -3.255 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.534      ;
; -3.252 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.283      ; 4.530      ;
; -3.244 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.524      ;
; -3.223 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.503      ;
; -3.223 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.503      ;
; -3.215 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.495      ;
; -3.214 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.494      ;
; -3.211 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.491      ;
; -3.210 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.490      ;
; -3.201 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.484      ;
; -3.200 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.483      ;
; -3.196 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.479      ;
; -3.190 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.470      ;
; -3.190 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.470      ;
; -3.182 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.465      ;
; -3.181 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.464      ;
; -3.177 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.460      ;
; -3.154 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.434      ;
; -3.153 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.433      ;
; -3.153 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.430      ;
; -3.152 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.429      ;
; -3.149 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.429      ;
; -3.148 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.425      ;
; -3.088 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.368      ;
; -3.087 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.367      ;
; -3.083 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.363      ;
; -3.011 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.294      ;
; -3.010 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.293      ;
; -3.006 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.289      ;
; -3.005 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.282      ;
; -3.004 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.281      ;
; -3.000 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.277      ;
; -2.991 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.272      ;
; -2.990 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.271      ;
; -2.986 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.267      ;
; -2.985 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.283      ; 4.263      ;
; -2.984 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.283      ; 4.262      ;
; -2.980 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.283      ; 4.258      ;
; -2.976 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.283      ; 4.254      ;
; -2.975 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.283      ; 4.253      ;
; -2.972 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.253      ;
; -2.971 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.283      ; 4.249      ;
; -2.971 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.252      ;
; -2.967 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.248      ;
; -2.930 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.207      ;
; -2.929 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.206      ;
; -2.925 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.202      ;
; -2.908 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.191      ;
; -2.907 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.190      ;
; -2.903 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.288      ; 4.186      ;
; -2.862 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.142      ;
; -2.862 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.142      ;
; -2.812 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.092      ;
; -2.743 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.024      ;
; -2.742 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.023      ;
; -2.739 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.020      ;
; -2.738 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.019      ;
; -2.738 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.019      ;
; -2.734 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.015      ;
; -2.702 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.619      ;
; -2.678 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.284      ; 3.957      ;
; -2.677 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.284      ; 3.956      ;
; -2.673 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.284      ; 3.952      ;
; -2.645 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.562      ;
; -2.644 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.561      ;
; -2.606 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.284      ; 3.885      ;
; -2.605 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.284      ; 3.884      ;
; -2.601 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.284      ; 3.880      ;
; -2.600 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4 ; CLK          ; CLK         ; 1.000        ; -0.424     ; 3.171      ;
; -2.600 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4 ; CLK          ; CLK         ; 1.000        ; -0.424     ; 3.171      ;
; -2.593 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4  ; CLK          ; CLK         ; 1.000        ; -0.426     ; 3.162      ;
; -2.593 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4 ; CLK          ; CLK         ; 1.000        ; -0.426     ; 3.162      ;
; -2.593 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4 ; CLK          ; CLK         ; 1.000        ; -0.426     ; 3.162      ;
; -2.593 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4 ; CLK          ; CLK         ; 1.000        ; -0.426     ; 3.162      ;
; -2.575 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4 ; CLK          ; CLK         ; 1.000        ; -0.424     ; 3.146      ;
+--------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.937 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.161      ;
; 1.020 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.606      ;
; 1.021 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.607      ;
; 1.024 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.610      ;
; 1.091 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.677      ;
; 1.092 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.678      ;
; 1.095 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.681      ;
; 1.263 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.845      ;
; 1.264 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.846      ;
; 1.267 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.849      ;
; 1.321 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.906      ;
; 1.329 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.913      ;
; 1.349 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.934      ;
; 1.350 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.935      ;
; 1.389 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.973      ;
; 1.391 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.975      ;
; 1.413 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.997      ;
; 1.415 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.650      ;
; 1.452 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.036      ;
; 1.453 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.037      ;
; 1.462 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.046      ;
; 1.480 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.715      ;
; 1.485 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.069      ;
; 1.487 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.071      ;
; 1.490 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.073      ;
; 1.491 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.074      ;
; 1.494 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.077      ;
; 1.513 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.748      ;
; 1.523 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.758      ;
; 1.536 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.119      ;
; 1.537 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.120      ;
; 1.540 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.123      ;
; 1.549 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.135      ;
; 1.576 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.158      ;
; 1.577 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.159      ;
; 1.580 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.162      ;
; 1.581 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.167      ;
; 1.584 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.170      ;
; 1.585 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.171      ;
; 1.588 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.174      ;
; 1.589 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.175      ;
; 1.614 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.849      ;
; 1.650 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.231      ;
; 1.653 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.239      ;
; 1.653 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.234      ;
; 1.655 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.241      ;
; 1.656 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.242      ;
; 1.658 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.244      ;
; 1.661 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.247      ;
; 1.664 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.245      ;
; 1.666 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.252      ;
; 1.667 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.250      ;
; 1.668 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.251      ;
; 1.670 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.893      ;
; 1.671 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.254      ;
; 1.703 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.285      ;
; 1.704 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.286      ;
; 1.707 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.289      ;
; 1.723 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.306      ;
; 1.724 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.307      ;
; 1.727 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.310      ;
; 1.767 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.353      ;
; 1.768 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.354      ;
; 1.771 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.357      ;
; 1.772 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.995      ;
; 1.774 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.997      ;
; 1.774 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                  ; CLK          ; CLK         ; 0.000        ; -0.287     ; 1.644      ;
; 1.791 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 0.000        ; -0.286     ; 1.662      ;
; 1.791 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 0.000        ; -0.286     ; 1.662      ;
; 1.791 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 0.000        ; -0.286     ; 1.662      ;
; 1.791 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 0.000        ; -0.286     ; 1.662      ;
; 1.797 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.380      ;
; 1.798 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.381      ;
; 1.801 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.384      ;
; 1.804 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.390      ;
; 1.805 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.391      ;
; 1.808 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.394      ;
; 1.808 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.392      ;
; 1.837 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.421      ;
; 1.839 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.423      ;
; 1.863 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.098      ;
; 1.864 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.447      ;
; 1.865 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.448      ;
; 1.868 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.451      ;
; 1.870 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.453      ;
; 1.871 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.454      ;
; 1.873 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.456      ;
; 1.874 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.457      ;
; 1.874 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.457      ;
; 1.877 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.460      ;
; 1.886 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; CLK          ; CLK         ; 0.000        ; -0.288     ; 1.755      ;
; 1.886 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; CLK          ; CLK         ; 0.000        ; -0.288     ; 1.755      ;
; 1.886 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 0.000        ; -0.288     ; 1.755      ;
; 1.886 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 0.000        ; -0.288     ; 1.755      ;
; 1.900 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.135      ;
; 1.973 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; CLK          ; CLK         ; 0.000        ; -0.288     ; 1.842      ;
; 1.973 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; CLK          ; CLK         ; 0.000        ; -0.288     ; 1.842      ;
; 1.973 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 0.000        ; -0.288     ; 1.842      ;
; 1.973 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 0.000        ; -0.288     ; 1.842      ;
+-------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst1|clk                                                    ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst2|clk                                                    ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst|clk                                                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst1|inst4|clk                                                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst2|inst4|clk                                                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst3|inst4|clk                                                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst4|inst4|clk                                                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst5|inst4|clk                                                    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst6|inst4|clk                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 3.822 ; 4.376 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 2.466 ; 2.868 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 2.459 ; 2.866 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 1.906 ; 2.322 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 1.907 ; 2.320 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 1.902 ; 2.318 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 2.181 ; 2.586 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 2.124 ; 2.560 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 2.466 ; 2.868 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 2.277 ; 2.693 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 1.936 ; 2.353 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 1.738 ; 2.167 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 1.914 ; 2.331 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 1.700 ; 2.114 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 4.024 ; 4.458 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 2.377 ; 2.548 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 4.134 ; 4.556 ; Rise       ; CLK             ;
; START     ; CLK        ; 2.304 ; 2.460 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 2.103 ; 2.572 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 3.083 ; 3.596 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.886 ; 3.351 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 3.025 ; 3.530 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 3.083 ; 3.596 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -3.285 ; -3.754 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -1.187 ; -1.588 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.369 ; -1.777 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.513 ; -1.922 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.328 ; -1.740 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.353 ; -1.767 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.337 ; -1.747 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.383 ; -1.792 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.603 ; -2.012 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.495 ; -1.893 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -1.187 ; -1.588 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -1.366 ; -1.776 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.377 ; -1.787 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -1.337 ; -1.751 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -3.249 ; -3.666 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.231 ; -1.378 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -2.455 ; -2.899 ; Rise       ; CLK             ;
; START     ; CLK        ; -1.572 ; -1.796 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.725 ; -2.173 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.588 ; -2.006 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.630 ; -2.047 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.588 ; -2.006 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.649 ; -2.070 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; CarryOUT   ; CLK        ; 9.199  ; 9.409  ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 10.201 ; 10.131 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 8.003  ; 7.957  ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 7.875  ; 7.833  ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 9.071  ; 9.110  ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 8.293  ; 8.279  ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 8.822  ; 8.837  ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 8.667  ; 8.721  ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 9.436  ; 9.463  ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 8.979  ; 8.909  ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 9.659  ; 9.655  ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 10.072 ; 10.016 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 10.032 ; 10.029 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 10.201 ; 10.131 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 6.897  ; 6.832  ; Rise       ; CLK             ;
; FIN        ; CLK        ; 6.763  ; 6.690  ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 9.490  ; 9.468  ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 7.599  ; 7.491  ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 6.561  ; 6.558  ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 6.795  ; 6.874  ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 7.100  ; 7.205  ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 5.587  ; 5.678  ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.710  ; 5.743  ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 6.055  ; 6.179  ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 5.712  ; 5.743  ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.483  ; 5.519  ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.981  ; 6.040  ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 5.242  ; 5.274  ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.488  ; 5.559  ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 5.711  ; 5.733  ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 7.100  ; 7.205  ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.662  ; 5.682  ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 6.925  ; 7.044  ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 5.989  ; 6.092  ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.965  ; 5.971  ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.748  ; 5.813  ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 5.453  ; 5.501  ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.684  ; 5.758  ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 5.806  ; 5.837  ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 5.918  ; 5.931  ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.409  ; 5.425  ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 5.580  ; 5.593  ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 5.132  ; 5.175  ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.606  ; 5.654  ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.989  ; 6.092  ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.768  ; 5.831  ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 7.485  ; 7.402  ; Rise       ; CLK             ;
; regA[*]    ; CLK        ; 6.375  ; 6.418  ; Rise       ; CLK             ;
;  regA[0]   ; CLK        ; 5.694  ; 5.716  ; Rise       ; CLK             ;
;  regA[1]   ; CLK        ; 6.091  ; 6.107  ; Rise       ; CLK             ;
;  regA[2]   ; CLK        ; 5.416  ; 5.442  ; Rise       ; CLK             ;
;  regA[3]   ; CLK        ; 5.625  ; 5.635  ; Rise       ; CLK             ;
;  regA[4]   ; CLK        ; 5.961  ; 5.996  ; Rise       ; CLK             ;
;  regA[5]   ; CLK        ; 5.583  ; 5.607  ; Rise       ; CLK             ;
;  regA[6]   ; CLK        ; 5.323  ; 5.342  ; Rise       ; CLK             ;
;  regA[7]   ; CLK        ; 6.375  ; 6.418  ; Rise       ; CLK             ;
;  regA[8]   ; CLK        ; 5.530  ; 5.575  ; Rise       ; CLK             ;
;  regA[9]   ; CLK        ; 5.517  ; 5.581  ; Rise       ; CLK             ;
;  regA[10]  ; CLK        ; 5.247  ; 5.305  ; Rise       ; CLK             ;
;  regA[11]  ; CLK        ; 5.517  ; 5.596  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 5.961 ; 5.972 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 5.299 ; 5.347 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 5.538 ; 5.520 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 5.847 ; 5.908 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 6.854 ; 6.968 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 5.473 ; 5.490 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 5.328 ; 5.426 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 5.299 ; 5.347 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 5.780 ; 5.804 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 5.878 ; 5.907 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 6.075 ; 6.161 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 6.363 ; 6.389 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 5.772 ; 5.795 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 6.196 ; 6.174 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 6.177 ; 6.222 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 6.268 ; 6.299 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 5.995 ; 5.982 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 6.847 ; 6.737 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 6.103 ; 6.067 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 6.337 ; 6.363 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 5.132 ; 5.163 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 5.461 ; 5.548 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.579 ; 5.610 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 5.911 ; 6.030 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 5.582 ; 5.611 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.364 ; 5.398 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.838 ; 5.895 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 5.132 ; 5.163 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.364 ; 5.432 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 5.582 ; 5.603 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 6.964 ; 7.068 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.533 ; 5.552 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 6.796 ; 6.913 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 5.024 ; 5.064 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.823 ; 5.828 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.616 ; 5.678 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 5.332 ; 5.377 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.554 ; 5.625 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 5.674 ; 5.704 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 5.782 ; 5.794 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.290 ; 5.305 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 5.453 ; 5.465 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 5.024 ; 5.064 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.479 ; 5.525 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.847 ; 5.945 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.637 ; 5.698 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 6.708 ; 6.612 ; Rise       ; CLK             ;
; regA[*]    ; CLK        ; 5.134 ; 5.189 ; Rise       ; CLK             ;
;  regA[0]   ; CLK        ; 5.567 ; 5.588 ; Rise       ; CLK             ;
;  regA[1]   ; CLK        ; 5.945 ; 5.960 ; Rise       ; CLK             ;
;  regA[2]   ; CLK        ; 5.297 ; 5.321 ; Rise       ; CLK             ;
;  regA[3]   ; CLK        ; 5.501 ; 5.510 ; Rise       ; CLK             ;
;  regA[4]   ; CLK        ; 5.821 ; 5.853 ; Rise       ; CLK             ;
;  regA[5]   ; CLK        ; 5.455 ; 5.479 ; Rise       ; CLK             ;
;  regA[6]   ; CLK        ; 5.208 ; 5.225 ; Rise       ; CLK             ;
;  regA[7]   ; CLK        ; 6.220 ; 6.261 ; Rise       ; CLK             ;
;  regA[8]   ; CLK        ; 5.406 ; 5.449 ; Rise       ; CLK             ;
;  regA[9]   ; CLK        ; 5.394 ; 5.455 ; Rise       ; CLK             ;
;  regA[10]  ; CLK        ; 5.134 ; 5.189 ; Rise       ; CLK             ;
;  regA[11]  ; CLK        ; 5.394 ; 5.469 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 6.384 ;    ;    ; 6.515 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 6.223 ;    ;    ; 6.336 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.627 ; 6.627 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.896 ; 6.896 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.846 ; 6.846 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.627 ; 6.627 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.896 ; 6.896 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.896 ; 6.896 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.896 ; 6.896 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.127 ; 7.127 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.151 ; 7.151 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.647 ; 6.647 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.876 ; 6.876 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.647 ; 6.647 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.846 ; 6.846 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.033 ; 6.033 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.291 ; 6.291 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.243 ; 6.243 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.033 ; 6.033 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.291 ; 6.291 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.291 ; 6.291 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.291 ; 6.291 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.514 ; 6.514 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.537 ; 6.537 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.053 ; 6.053 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.273 ; 6.273 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.053 ; 6.053 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.243 ; 6.243 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.622     ; 6.713     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.881     ; 6.972     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.834     ; 6.925     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.622     ; 6.713     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.881     ; 6.972     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.881     ; 6.972     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.881     ; 6.972     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.115     ; 7.206     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.138     ; 7.229     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.642     ; 6.733     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.864     ; 6.955     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.642     ; 6.733     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.834     ; 6.925     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.065     ; 6.073     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.315     ; 6.323     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.270     ; 6.278     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.065     ; 6.073     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.315     ; 6.323     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.315     ; 6.323     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.315     ; 6.323     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.539     ; 6.547     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.562     ; 6.570     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.085     ; 6.093     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.300     ; 6.308     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.085     ; 6.093     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.270     ; 6.278     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 236.18 MHz ; 236.18 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.234 ; -83.116           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -48.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.234 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.494      ;
; -3.233 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.493      ;
; -3.230 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.490      ;
; -3.216 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.476      ;
; -3.215 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.475      ;
; -3.212 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.472      ;
; -2.981 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.241      ;
; -2.980 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.240      ;
; -2.977 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.237      ;
; -2.953 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.214      ;
; -2.953 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.214      ;
; -2.919 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.180      ;
; -2.857 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.118      ;
; -2.857 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.118      ;
; -2.856 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.117      ;
; -2.848 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.109      ;
; -2.848 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.109      ;
; -2.835 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.096      ;
; -2.807 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.068      ;
; -2.807 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.068      ;
; -2.801 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.061      ;
; -2.800 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.060      ;
; -2.797 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.057      ;
; -2.795 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.055      ;
; -2.794 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.054      ;
; -2.791 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.051      ;
; -2.790 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.049      ;
; -2.789 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.048      ;
; -2.786 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.045      ;
; -2.773 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.034      ;
; -2.739 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.000      ;
; -2.736 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.997      ;
; -2.731 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.992      ;
; -2.727 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.988      ;
; -2.727 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.988      ;
; -2.727 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.988      ;
; -2.721 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.985      ;
; -2.713 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.977      ;
; -2.709 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.973      ;
; -2.707 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.971      ;
; -2.699 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.963      ;
; -2.697 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.958      ;
; -2.695 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.959      ;
; -2.689 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.950      ;
; -2.687 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.946      ;
; -2.685 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.946      ;
; -2.679 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.938      ;
; -2.675 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.934      ;
; -2.623 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.884      ;
; -2.615 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.876      ;
; -2.611 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.872      ;
; -2.568 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.827      ;
; -2.565 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.829      ;
; -2.565 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.824      ;
; -2.565 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.824      ;
; -2.557 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.821      ;
; -2.553 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.817      ;
; -2.535 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.794      ;
; -2.535 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 3.797      ;
; -2.527 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.786      ;
; -2.527 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.786      ;
; -2.527 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 3.789      ;
; -2.523 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.782      ;
; -2.523 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.267      ; 3.785      ;
; -2.519 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.778      ;
; -2.517 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 3.779      ;
; -2.515 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.774      ;
; -2.509 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 3.771      ;
; -2.508 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.769      ;
; -2.508 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.769      ;
; -2.505 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.267      ; 3.767      ;
; -2.497 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.756      ;
; -2.489 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.748      ;
; -2.485 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.744      ;
; -2.474 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.266      ; 3.735      ;
; -2.469 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.733      ;
; -2.461 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.725      ;
; -2.457 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.269      ; 3.721      ;
; -2.324 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 3.586      ;
; -2.317 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 3.579      ;
; -2.316 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 3.578      ;
; -2.314 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.267      ; 3.576      ;
; -2.312 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.267      ; 3.574      ;
; -2.311 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.267      ; 3.573      ;
; -2.285 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.210      ;
; -2.277 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.202      ;
; -2.271 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.265      ; 3.531      ;
; -2.270 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4  ; CLK          ; CLK         ; 1.000        ; -0.392     ; 2.873      ;
; -2.270 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4 ; CLK          ; CLK         ; 1.000        ; -0.392     ; 2.873      ;
; -2.270 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4 ; CLK          ; CLK         ; 1.000        ; -0.392     ; 2.873      ;
; -2.270 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4 ; CLK          ; CLK         ; 1.000        ; -0.392     ; 2.873      ;
; -2.270 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.265      ; 3.530      ;
; -2.269 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.194      ;
; -2.267 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4 ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.872      ;
; -2.267 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4 ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.872      ;
; -2.267 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.265      ; 3.527      ;
; -2.260 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.265      ; 3.520      ;
; -2.252 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.265      ; 3.512      ;
; -2.250 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4 ; CLK          ; CLK         ; 1.000        ; -0.391     ; 2.854      ;
; -2.250 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4 ; CLK          ; CLK         ; 1.000        ; -0.391     ; 2.854      ;
+--------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.852 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.056      ;
; 0.921 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.460      ;
; 0.922 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.461      ;
; 0.926 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.465      ;
; 0.988 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.527      ;
; 0.989 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.528      ;
; 0.993 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.532      ;
; 1.113 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.648      ;
; 1.117 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.652      ;
; 1.118 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.653      ;
; 1.190 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.728      ;
; 1.204 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.742      ;
; 1.208 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.746      ;
; 1.215 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.753      ;
; 1.235 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.773      ;
; 1.237 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.775      ;
; 1.266 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.480      ;
; 1.277 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.815      ;
; 1.301 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.839      ;
; 1.302 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.840      ;
; 1.319 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.533      ;
; 1.322 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.860      ;
; 1.337 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.873      ;
; 1.344 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.880      ;
; 1.344 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.882      ;
; 1.346 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.884      ;
; 1.347 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.883      ;
; 1.378 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.592      ;
; 1.384 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.920      ;
; 1.385 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.921      ;
; 1.389 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.392      ; 1.925      ;
; 1.396 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.610      ;
; 1.397 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.932      ;
; 1.401 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.936      ;
; 1.402 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.937      ;
; 1.405 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.944      ;
; 1.407 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.946      ;
; 1.412 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.951      ;
; 1.415 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.954      ;
; 1.433 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.972      ;
; 1.434 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.973      ;
; 1.473 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.687      ;
; 1.485 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.024      ;
; 1.487 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.026      ;
; 1.492 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.031      ;
; 1.494 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.033      ;
; 1.497 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.031      ;
; 1.501 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.035      ;
; 1.505 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.391      ; 2.040      ;
; 1.510 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.044      ;
; 1.512 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.391      ; 2.047      ;
; 1.515 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.054      ;
; 1.515 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.051      ;
; 1.515 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.391      ; 2.050      ;
; 1.522 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.058      ;
; 1.524 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.063      ;
; 1.525 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.061      ;
; 1.529 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.732      ;
; 1.548 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.084      ;
; 1.555 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.091      ;
; 1.558 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.094      ;
; 1.589 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.128      ;
; 1.596 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.135      ;
; 1.599 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                  ; CLK          ; CLK         ; 0.000        ; -0.268     ; 1.475      ;
; 1.599 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.138      ;
; 1.621 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.824      ;
; 1.624 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 0.000        ; 0.059      ; 1.827      ;
; 1.625 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.161      ;
; 1.632 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 0.000        ; -0.267     ; 1.509      ;
; 1.632 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 0.000        ; -0.267     ; 1.509      ;
; 1.632 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 0.000        ; -0.267     ; 1.509      ;
; 1.632 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 0.000        ; -0.267     ; 1.509      ;
; 1.632 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.168      ;
; 1.635 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.171      ;
; 1.642 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.180      ;
; 1.645 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.183      ;
; 1.647 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.185      ;
; 1.649 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.185      ;
; 1.651 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.190      ;
; 1.652 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.191      ;
; 1.653 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.189      ;
; 1.656 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.195      ;
; 1.666 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.202      ;
; 1.698 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.234      ;
; 1.702 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.238      ;
; 1.704 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.918      ;
; 1.705 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.919      ;
; 1.705 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.241      ;
; 1.708 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.244      ;
; 1.709 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.245      ;
; 1.712 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.248      ;
; 1.726 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; CLK          ; CLK         ; 0.000        ; -0.269     ; 1.601      ;
; 1.726 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; CLK          ; CLK         ; 0.000        ; -0.269     ; 1.601      ;
; 1.726 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 0.000        ; -0.269     ; 1.601      ;
; 1.726 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 0.000        ; -0.269     ; 1.601      ;
; 1.770 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.391      ; 2.305      ;
; 1.777 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.391      ; 2.312      ;
; 1.780 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.994      ;
; 1.780 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.391      ; 2.315      ;
+-------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst1|clk                                                    ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst2|clk                                                    ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst|clk                                                     ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst5|inst4|clk                                                          ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst|inst10|inst4|clk                                                    ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst|inst11|inst4|clk                                                    ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst|inst8|inst4|clk                                                     ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst|inst9|inst4|clk                                                     ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst2|inst2|inst4|clk                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 3.399 ; 3.773 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 2.154 ; 2.478 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 2.145 ; 2.478 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 1.636 ; 1.982 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 1.629 ; 1.978 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 1.635 ; 1.978 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 1.891 ; 2.211 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 1.841 ; 2.198 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 2.154 ; 2.469 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 1.985 ; 2.316 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 1.657 ; 2.010 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 1.485 ; 1.844 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 1.646 ; 1.990 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 1.440 ; 1.795 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.586 ; 3.919 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 2.205 ; 2.364 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 3.595 ; 4.046 ; Rise       ; CLK             ;
; START     ; CLK        ; 2.153 ; 2.257 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.822 ; 2.195 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 2.721 ; 3.079 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.558 ; 2.866 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 2.664 ; 3.023 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 2.721 ; 3.079 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -2.917 ; -3.222 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.995 ; -1.326 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.154 ; -1.503 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.294 ; -1.626 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.115 ; -1.465 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.137 ; -1.495 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.126 ; -1.475 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.166 ; -1.516 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.376 ; -1.714 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.275 ; -1.606 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.995 ; -1.326 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -1.153 ; -1.502 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.162 ; -1.513 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -1.125 ; -1.477 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.866 ; -3.214 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.144 ; -1.328 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -2.111 ; -2.518 ; Rise       ; CLK             ;
; START     ; CLK        ; -1.480 ; -1.648 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.488 ; -1.847 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.348 ; -1.701 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.406 ; -1.734 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.348 ; -1.701 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.415 ; -1.749 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 8.594 ; 8.671 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 9.391 ; 9.299 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 7.467 ; 7.401 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 7.355 ; 7.301 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 8.565 ; 8.561 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 7.714 ; 7.691 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 8.171 ; 8.155 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 8.031 ; 8.047 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 8.736 ; 8.710 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 8.315 ; 8.227 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 8.916 ; 8.884 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 9.324 ; 9.215 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 9.233 ; 9.201 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 9.391 ; 9.299 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 6.468 ; 6.409 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 6.339 ; 6.252 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 8.766 ; 8.716 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 7.118 ; 6.978 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 6.151 ; 6.128 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 6.344 ; 6.438 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 6.794 ; 6.830 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 5.286 ; 5.332 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.425 ; 5.403 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 5.728 ; 5.755 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 5.411 ; 5.410 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.206 ; 5.215 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.657 ; 5.676 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 4.982 ; 4.978 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.205 ; 5.241 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 5.417 ; 5.391 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 6.794 ; 6.830 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.375 ; 5.351 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 6.642 ; 6.705 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 5.661 ; 5.698 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.660 ; 5.591 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.450 ; 5.450 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 5.181 ; 5.178 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.397 ; 5.392 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 5.496 ; 5.481 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 5.612 ; 5.569 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.127 ; 5.115 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 5.292 ; 5.261 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 4.874 ; 4.875 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.312 ; 5.303 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.661 ; 5.698 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.464 ; 5.469 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 6.932 ; 6.926 ; Rise       ; CLK             ;
; regA[*]    ; CLK        ; 6.020 ; 6.026 ; Rise       ; CLK             ;
;  regA[0]   ; CLK        ; 5.398 ; 5.365 ; Rise       ; CLK             ;
;  regA[1]   ; CLK        ; 5.770 ; 5.722 ; Rise       ; CLK             ;
;  regA[2]   ; CLK        ; 5.138 ; 5.131 ; Rise       ; CLK             ;
;  regA[3]   ; CLK        ; 5.339 ; 5.299 ; Rise       ; CLK             ;
;  regA[4]   ; CLK        ; 5.635 ; 5.630 ; Rise       ; CLK             ;
;  regA[5]   ; CLK        ; 5.293 ; 5.275 ; Rise       ; CLK             ;
;  regA[6]   ; CLK        ; 5.056 ; 5.039 ; Rise       ; CLK             ;
;  regA[7]   ; CLK        ; 6.020 ; 6.026 ; Rise       ; CLK             ;
;  regA[8]   ; CLK        ; 5.252 ; 5.240 ; Rise       ; CLK             ;
;  regA[9]   ; CLK        ; 5.232 ; 5.265 ; Rise       ; CLK             ;
;  regA[10]  ; CLK        ; 4.980 ; 4.995 ; Rise       ; CLK             ;
;  regA[11]  ; CLK        ; 5.229 ; 5.274 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 5.646 ; 5.605 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 5.037 ; 5.033 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 5.243 ; 5.199 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 5.534 ; 5.549 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 6.567 ; 6.645 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 5.189 ; 5.179 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 5.042 ; 5.101 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 5.037 ; 5.033 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 5.483 ; 5.442 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 5.568 ; 5.555 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 5.742 ; 5.754 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 6.026 ; 5.954 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 5.466 ; 5.439 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 5.854 ; 5.793 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 5.842 ; 5.839 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 5.926 ; 5.888 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 5.671 ; 5.629 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 6.445 ; 6.300 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 5.783 ; 5.729 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 5.959 ; 6.023 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 4.884 ; 4.880 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 5.173 ; 5.216 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.306 ; 5.284 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 5.598 ; 5.624 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 5.294 ; 5.292 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.099 ; 5.107 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.527 ; 5.545 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 4.884 ; 4.880 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.096 ; 5.129 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 5.300 ; 5.275 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 6.670 ; 6.708 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.258 ; 5.234 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 6.525 ; 6.588 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 4.777 ; 4.778 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.531 ; 5.465 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.331 ; 5.330 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 5.072 ; 5.069 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.280 ; 5.275 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 5.378 ; 5.363 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 5.490 ; 5.447 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.021 ; 5.009 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 5.179 ; 5.148 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 4.777 ; 4.778 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.198 ; 5.189 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.533 ; 5.568 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.347 ; 5.351 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 6.244 ; 6.236 ; Rise       ; CLK             ;
; regA[*]    ; CLK        ; 4.880 ; 4.893 ; Rise       ; CLK             ;
;  regA[0]   ; CLK        ; 5.284 ; 5.252 ; Rise       ; CLK             ;
;  regA[1]   ; CLK        ; 5.638 ; 5.592 ; Rise       ; CLK             ;
;  regA[2]   ; CLK        ; 5.031 ; 5.024 ; Rise       ; CLK             ;
;  regA[3]   ; CLK        ; 5.227 ; 5.188 ; Rise       ; CLK             ;
;  regA[4]   ; CLK        ; 5.509 ; 5.503 ; Rise       ; CLK             ;
;  regA[5]   ; CLK        ; 5.178 ; 5.161 ; Rise       ; CLK             ;
;  regA[6]   ; CLK        ; 4.953 ; 4.935 ; Rise       ; CLK             ;
;  regA[7]   ; CLK        ; 5.880 ; 5.886 ; Rise       ; CLK             ;
;  regA[8]   ; CLK        ; 5.140 ; 5.129 ; Rise       ; CLK             ;
;  regA[9]   ; CLK        ; 5.122 ; 5.153 ; Rise       ; CLK             ;
;  regA[10]  ; CLK        ; 4.880 ; 4.893 ; Rise       ; CLK             ;
;  regA[11]  ; CLK        ; 5.119 ; 5.161 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 6.063 ;    ;    ; 6.166 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 5.915 ;    ;    ; 6.006 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.179 ; 6.181 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.427 ; 6.429 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.388 ; 6.390 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.179 ; 6.181 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.427 ; 6.429 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.427 ; 6.429 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.427 ; 6.429 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.645 ; 6.647 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.667 ; 6.669 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.199 ; 6.201 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.418 ; 6.420 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.199 ; 6.201 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.388 ; 6.390 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.439 ; 5.439 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.678 ; 5.678 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.640 ; 5.640 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.439 ; 5.439 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.678 ; 5.678 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.678 ; 5.678 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.678 ; 5.678 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.887 ; 5.887 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.909 ; 5.909 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.459 ; 5.459 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.670 ; 5.670 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.459 ; 5.459 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.640 ; 5.640 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.216     ; 6.216     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.452     ; 6.452     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.406     ; 6.406     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.216     ; 6.216     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.452     ; 6.452     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.452     ; 6.452     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.452     ; 6.452     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.652     ; 6.652     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.672     ; 6.672     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.236     ; 6.236     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.436     ; 6.436     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.236     ; 6.236     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.406     ; 6.406     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.427     ; 5.528     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.655     ; 5.756     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.610     ; 5.711     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.427     ; 5.528     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.655     ; 5.756     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.655     ; 5.756     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.655     ; 5.756     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.846     ; 5.947     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.866     ; 5.967     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.447     ; 5.548     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.640     ; 5.741     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.447     ; 5.548     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.610     ; 5.711     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.664 ; -34.811           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -50.784                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.664 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.805      ;
; -1.659 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.800      ;
; -1.656 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.797      ;
; -1.655 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.796      ;
; -1.650 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.791      ;
; -1.647 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.788      ;
; -1.507 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.648      ;
; -1.502 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.643      ;
; -1.499 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.640      ;
; -1.443 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.585      ;
; -1.429 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.571      ;
; -1.421 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.563      ;
; -1.419 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.561      ;
; -1.417 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.557      ;
; -1.412 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.552      ;
; -1.410 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.553      ;
; -1.409 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.549      ;
; -1.407 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.549      ;
; -1.405 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.548      ;
; -1.405 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.547      ;
; -1.405 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.547      ;
; -1.403 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.544      ;
; -1.402 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.545      ;
; -1.398 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.539      ;
; -1.395 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.536      ;
; -1.394 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.537      ;
; -1.389 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.532      ;
; -1.387 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.528      ;
; -1.386 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.528      ;
; -1.386 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.529      ;
; -1.383 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.525      ;
; -1.382 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.523      ;
; -1.381 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.523      ;
; -1.379 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.520      ;
; -1.378 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.520      ;
; -1.373 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.515      ;
; -1.370 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.512      ;
; -1.370 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.512      ;
; -1.365 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.507      ;
; -1.364 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.506      ;
; -1.362 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.504      ;
; -1.362 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.504      ;
; -1.354 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.493      ;
; -1.349 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.488      ;
; -1.346 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.485      ;
; -1.337 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.479      ;
; -1.315 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.457      ;
; -1.313 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.455      ;
; -1.310 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.452      ;
; -1.305 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.447      ;
; -1.302 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.444      ;
; -1.297 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.440      ;
; -1.292 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.435      ;
; -1.289 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.432      ;
; -1.272 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.411      ;
; -1.268 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.409      ;
; -1.267 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.406      ;
; -1.264 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.403      ;
; -1.263 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.404      ;
; -1.262 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.403      ;
; -1.260 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.401      ;
; -1.257 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.398      ;
; -1.254 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.395      ;
; -1.244 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.384      ;
; -1.243 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.383      ;
; -1.243 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.386      ;
; -1.239 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.379      ;
; -1.238 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.378      ;
; -1.238 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.381      ;
; -1.236 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.376      ;
; -1.235 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.375      ;
; -1.235 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.378      ;
; -1.222 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.361      ;
; -1.217 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.356      ;
; -1.214 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.353      ;
; -1.144 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.087      ;
; -1.130 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.272      ;
; -1.122 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.263      ;
; -1.121 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.262      ;
; -1.117 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.258      ;
; -1.116 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.257      ;
; -1.114 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.255      ;
; -1.113 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.254      ;
; -1.108 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.250      ;
; -1.106 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.248      ;
; -1.081 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.222      ;
; -1.076 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.217      ;
; -1.074 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.215      ;
; -1.073 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.214      ;
; -1.069 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.210      ;
; -1.066 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.207      ;
; -1.029 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4 ; CLK          ; CLK         ; 1.000        ; -0.233     ; 1.783      ;
; -1.029 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4 ; CLK          ; CLK         ; 1.000        ; -0.233     ; 1.783      ;
; -1.027 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4  ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.779      ;
; -1.027 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4 ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.779      ;
; -1.027 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4 ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.779      ;
; -1.027 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4 ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.779      ;
; -1.022 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4 ; CLK          ; CLK         ; 1.000        ; -0.233     ; 1.776      ;
; -1.022 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4 ; CLK          ; CLK         ; 1.000        ; -0.233     ; 1.776      ;
; -1.012 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.955      ;
+--------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.494 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.617      ;
; 0.528 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.849      ;
; 0.531 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.852      ;
; 0.532 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.853      ;
; 0.568 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.889      ;
; 0.571 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.892      ;
; 0.572 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.893      ;
; 0.656 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.975      ;
; 0.659 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.978      ;
; 0.660 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.979      ;
; 0.702 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.022      ;
; 0.705 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.024      ;
; 0.717 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.037      ;
; 0.721 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.041      ;
; 0.740 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.868      ;
; 0.749 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.068      ;
; 0.750 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.069      ;
; 0.757 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.076      ;
; 0.771 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.090      ;
; 0.783 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.102      ;
; 0.785 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.104      ;
; 0.786 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.105      ;
; 0.786 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.105      ;
; 0.787 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.106      ;
; 0.792 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.111      ;
; 0.793 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.921      ;
; 0.794 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.113      ;
; 0.798 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.117      ;
; 0.798 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.926      ;
; 0.801 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.120      ;
; 0.802 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.121      ;
; 0.808 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.129      ;
; 0.820 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.139      ;
; 0.823 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.142      ;
; 0.824 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.143      ;
; 0.840 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.968      ;
; 0.843 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.164      ;
; 0.843 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.164      ;
; 0.844 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.165      ;
; 0.847 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.975      ;
; 0.847 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.168      ;
; 0.848 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.169      ;
; 0.872 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.191      ;
; 0.875 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.997      ;
; 0.875 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.194      ;
; 0.876 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.195      ;
; 0.880 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.201      ;
; 0.885 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.206      ;
; 0.886 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.203      ;
; 0.890 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.207      ;
; 0.891 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.208      ;
; 0.907 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.228      ;
; 0.909 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.230      ;
; 0.909 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.228      ;
; 0.913 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.234      ;
; 0.913 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.232      ;
; 0.914 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.235      ;
; 0.914 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.233      ;
; 0.915 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.234      ;
; 0.918 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.237      ;
; 0.919 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.238      ;
; 0.933 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.055      ;
; 0.935 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.256      ;
; 0.936 ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.058      ;
; 0.936 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.255      ;
; 0.938 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.259      ;
; 0.939 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.258      ;
; 0.939 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.260      ;
; 0.940 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.259      ;
; 0.948 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.269      ;
; 0.951 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.272      ;
; 0.952 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.273      ;
; 0.954 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.273      ;
; 0.974 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.904      ;
; 0.974 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.904      ;
; 0.974 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.904      ;
; 0.974 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.904      ;
; 0.976 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.295      ;
; 0.979 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.298      ;
; 0.980 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.299      ;
; 0.980 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.299      ;
; 0.982 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                  ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.911      ;
; 0.982 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.301      ;
; 0.983 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.302      ;
; 0.984 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.303      ;
; 0.985 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.304      ;
; 0.986 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.305      ;
; 0.989 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.308      ;
; 0.990 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.309      ;
; 1.003 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.131      ;
; 1.007 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4        ; CLK          ; CLK         ; 0.000        ; -0.156     ; 0.935      ;
; 1.007 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4        ; CLK          ; CLK         ; 0.000        ; -0.156     ; 0.935      ;
; 1.007 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4       ; CLK          ; CLK         ; 0.000        ; -0.156     ; 0.935      ;
; 1.007 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4       ; CLK          ; CLK         ; 0.000        ; -0.156     ; 0.935      ;
; 1.027 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.155      ;
; 1.062 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.381      ;
; 1.066 ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.194      ;
; 1.066 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.385      ;
; 1.067 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.386      ;
+-------+-------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst1|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst2|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst6|inst1|inst|clk                                                     ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst5|inst4|clk                                                          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst10|inst4|clk                                                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst11|inst4|clk                                                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst1|inst4|clk                                                    ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst2|inst4|clk                                                    ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst3|inst4|clk                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.100 ; 2.868 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 1.397 ; 2.017 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 1.397 ; 2.017 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 1.067 ; 1.647 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 1.062 ; 1.639 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 1.082 ; 1.662 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 1.218 ; 1.817 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 1.195 ; 1.808 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 1.367 ; 2.000 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 1.291 ; 1.916 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 1.089 ; 1.679 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 0.998 ; 1.571 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 1.079 ; 1.657 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 0.957 ; 1.525 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 2.248 ; 2.933 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 1.388 ; 1.711 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 2.384 ; 2.891 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.309 ; 1.682 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.195 ; 1.835 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 1.704 ; 2.407 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 1.614 ; 2.289 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 1.672 ; 2.368 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 1.704 ; 2.407 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.803 ; -2.516 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.686 ; -1.245 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.772 ; -1.336 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.852 ; -1.418 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.747 ; -1.307 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.768 ; -1.330 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.768 ; -1.319 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.781 ; -1.346 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.911 ; -1.494 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.856 ; -1.452 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.686 ; -1.245 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.783 ; -1.343 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.776 ; -1.343 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.759 ; -1.312 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.814 ; -2.447 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.746 ; -0.998 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.430 ; -1.993 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.947 ; -1.321 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.983 ; -1.607 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.899 ; -1.469 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.938 ; -1.524 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -0.899 ; -1.469 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -0.933 ; -1.511 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 5.199 ; 5.512 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 5.869 ; 5.887 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 4.658 ; 4.739 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 4.608 ; 4.702 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 5.431 ; 5.555 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 4.871 ; 4.922 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 5.136 ; 5.181 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 5.066 ; 5.131 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 5.416 ; 5.515 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 5.175 ; 5.210 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 5.569 ; 5.618 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 5.828 ; 5.886 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 5.769 ; 5.819 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 5.869 ; 5.887 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 4.048 ; 4.053 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 3.955 ; 3.942 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 5.468 ; 5.506 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 4.436 ; 4.448 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 3.869 ; 3.910 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 4.046 ; 4.032 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 4.325 ; 4.512 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 3.312 ; 3.431 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 3.346 ; 3.474 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 3.604 ; 3.750 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 3.358 ; 3.516 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 3.234 ; 3.360 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 3.515 ; 3.660 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 3.090 ; 3.189 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 3.235 ; 3.359 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 3.356 ; 3.468 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 4.325 ; 4.512 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 3.332 ; 3.460 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 4.236 ; 4.428 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 3.570 ; 3.712 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 3.468 ; 3.585 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 3.380 ; 3.496 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 3.218 ; 3.322 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 3.360 ; 3.483 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 3.409 ; 3.547 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 3.458 ; 3.603 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 3.182 ; 3.278 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 3.275 ; 3.365 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 3.028 ; 3.107 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 3.290 ; 3.399 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 3.570 ; 3.712 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 3.374 ; 3.524 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 4.474 ; 4.331 ; Rise       ; CLK             ;
; regA[*]    ; CLK        ; 3.752 ; 3.917 ; Rise       ; CLK             ;
;  regA[0]   ; CLK        ; 3.334 ; 3.461 ; Rise       ; CLK             ;
;  regA[1]   ; CLK        ; 3.567 ; 3.689 ; Rise       ; CLK             ;
;  regA[2]   ; CLK        ; 3.188 ; 3.281 ; Rise       ; CLK             ;
;  regA[3]   ; CLK        ; 3.300 ; 3.411 ; Rise       ; CLK             ;
;  regA[4]   ; CLK        ; 3.484 ; 3.618 ; Rise       ; CLK             ;
;  regA[5]   ; CLK        ; 3.272 ; 3.368 ; Rise       ; CLK             ;
;  regA[6]   ; CLK        ; 3.129 ; 3.221 ; Rise       ; CLK             ;
;  regA[7]   ; CLK        ; 3.752 ; 3.917 ; Rise       ; CLK             ;
;  regA[8]   ; CLK        ; 3.272 ; 3.378 ; Rise       ; CLK             ;
;  regA[9]   ; CLK        ; 3.289 ; 3.418 ; Rise       ; CLK             ;
;  regA[10]  ; CLK        ; 3.111 ; 3.199 ; Rise       ; CLK             ;
;  regA[11]  ; CLK        ; 3.287 ; 3.425 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 3.473 ; 3.589 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 3.109 ; 3.200 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 3.235 ; 3.283 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 3.392 ; 3.541 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 4.179 ; 4.336 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 3.199 ; 3.301 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 3.139 ; 3.243 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 3.109 ; 3.200 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 3.372 ; 3.484 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 3.431 ; 3.562 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 3.547 ; 3.665 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 3.703 ; 3.843 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 3.348 ; 3.461 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 3.580 ; 3.635 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 3.594 ; 3.729 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 3.639 ; 3.759 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 3.484 ; 3.528 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 3.982 ; 4.025 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 3.558 ; 3.589 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 3.740 ; 3.689 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 3.027 ; 3.124 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 3.239 ; 3.354 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 3.271 ; 3.394 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 3.520 ; 3.660 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 3.283 ; 3.435 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 3.166 ; 3.288 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 3.433 ; 3.573 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 3.027 ; 3.124 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 3.163 ; 3.283 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 3.282 ; 3.391 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 4.247 ; 4.430 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 3.257 ; 3.380 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 4.161 ; 4.348 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 2.965 ; 3.041 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 3.387 ; 3.500 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 3.304 ; 3.416 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 3.149 ; 3.248 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 3.285 ; 3.404 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 3.334 ; 3.467 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 3.381 ; 3.521 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 3.114 ; 3.207 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 3.202 ; 3.289 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 2.965 ; 3.041 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 3.218 ; 3.323 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 3.485 ; 3.622 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 3.299 ; 3.444 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 4.007 ; 3.836 ; Rise       ; CLK             ;
; regA[*]    ; CLK        ; 3.044 ; 3.130 ; Rise       ; CLK             ;
;  regA[0]   ; CLK        ; 3.261 ; 3.384 ; Rise       ; CLK             ;
;  regA[1]   ; CLK        ; 3.483 ; 3.600 ; Rise       ; CLK             ;
;  regA[2]   ; CLK        ; 3.119 ; 3.208 ; Rise       ; CLK             ;
;  regA[3]   ; CLK        ; 3.228 ; 3.336 ; Rise       ; CLK             ;
;  regA[4]   ; CLK        ; 3.403 ; 3.533 ; Rise       ; CLK             ;
;  regA[5]   ; CLK        ; 3.198 ; 3.291 ; Rise       ; CLK             ;
;  regA[6]   ; CLK        ; 3.062 ; 3.151 ; Rise       ; CLK             ;
;  regA[7]   ; CLK        ; 3.662 ; 3.821 ; Rise       ; CLK             ;
;  regA[8]   ; CLK        ; 3.200 ; 3.301 ; Rise       ; CLK             ;
;  regA[9]   ; CLK        ; 3.216 ; 3.340 ; Rise       ; CLK             ;
;  regA[10]  ; CLK        ; 3.044 ; 3.130 ; Rise       ; CLK             ;
;  regA[11]  ; CLK        ; 3.214 ; 3.346 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 3.807 ;    ;    ; 4.158 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 3.712 ;    ;    ; 4.057 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.606 ; 4.603 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.757 ; 4.754 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.727 ; 4.724 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.606 ; 4.603 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.757 ; 4.754 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.757 ; 4.754 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.757 ; 4.754 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.888 ; 4.885 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.905 ; 4.902 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.626 ; 4.623 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.757 ; 4.754 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.626 ; 4.623 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.727 ; 4.724 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.538 ; 3.538 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.684 ; 3.684 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.655 ; 3.655 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.538 ; 3.538 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.684 ; 3.684 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.684 ; 3.684 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.684 ; 3.684 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.810 ; 3.810 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.826 ; 3.826 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.558 ; 3.558 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.685 ; 3.685 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.558 ; 3.558 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.655 ; 3.655 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.737     ; 4.737     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.900     ; 4.900     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.869     ; 4.869     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.737     ; 4.737     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.900     ; 4.900     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.900     ; 4.900     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.900     ; 4.900     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.041     ; 5.041     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.057     ; 5.057     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.757     ; 4.757     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.899     ; 4.899     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.757     ; 4.757     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.869     ; 4.869     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.635     ; 3.701     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.792     ; 3.858     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.762     ; 3.828     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.635     ; 3.701     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.792     ; 3.858     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.792     ; 3.858     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.792     ; 3.858     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.928     ; 3.994     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.944     ; 4.010     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.655     ; 3.721     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.792     ; 3.858     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.655     ; 3.721     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.762     ; 3.828     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.755  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -3.755  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -96.73  ; 0.0   ; 0.0      ; 0.0     ; -50.784             ;
;  CLK             ; -96.730 ; 0.000 ; N/A      ; N/A     ; -50.784             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 3.822 ; 4.376 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 2.466 ; 2.868 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 2.459 ; 2.866 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 1.906 ; 2.322 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 1.907 ; 2.320 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 1.902 ; 2.318 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 2.181 ; 2.586 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 2.124 ; 2.560 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 2.466 ; 2.868 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 2.277 ; 2.693 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 1.936 ; 2.353 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 1.738 ; 2.167 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 1.914 ; 2.331 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 1.700 ; 2.114 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 4.024 ; 4.458 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 2.377 ; 2.548 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 4.134 ; 4.556 ; Rise       ; CLK             ;
; START     ; CLK        ; 2.304 ; 2.460 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 2.103 ; 2.572 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 3.083 ; 3.596 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.886 ; 3.351 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 3.025 ; 3.530 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 3.083 ; 3.596 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.803 ; -2.516 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.686 ; -1.245 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.772 ; -1.336 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.852 ; -1.418 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.747 ; -1.307 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.768 ; -1.330 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.768 ; -1.319 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.781 ; -1.346 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.911 ; -1.494 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.856 ; -1.452 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.686 ; -1.245 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.783 ; -1.343 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.776 ; -1.343 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.759 ; -1.312 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.814 ; -2.447 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.746 ; -0.998 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.430 ; -1.993 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.947 ; -1.321 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.983 ; -1.607 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.899 ; -1.469 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.938 ; -1.524 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -0.899 ; -1.469 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -0.933 ; -1.511 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; CarryOUT   ; CLK        ; 9.199  ; 9.409  ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 10.201 ; 10.131 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 8.003  ; 7.957  ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 7.875  ; 7.833  ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 9.071  ; 9.110  ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 8.293  ; 8.279  ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 8.822  ; 8.837  ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 8.667  ; 8.721  ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 9.436  ; 9.463  ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 8.979  ; 8.909  ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 9.659  ; 9.655  ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 10.072 ; 10.016 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 10.032 ; 10.029 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 10.201 ; 10.131 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 6.897  ; 6.832  ; Rise       ; CLK             ;
; FIN        ; CLK        ; 6.763  ; 6.690  ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 9.490  ; 9.468  ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 7.599  ; 7.491  ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 6.561  ; 6.558  ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 6.795  ; 6.874  ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 7.100  ; 7.205  ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 5.587  ; 5.678  ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.710  ; 5.743  ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 6.055  ; 6.179  ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 5.712  ; 5.743  ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.483  ; 5.519  ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.981  ; 6.040  ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 5.242  ; 5.274  ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.488  ; 5.559  ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 5.711  ; 5.733  ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 7.100  ; 7.205  ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.662  ; 5.682  ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 6.925  ; 7.044  ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 5.989  ; 6.092  ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.965  ; 5.971  ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.748  ; 5.813  ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 5.453  ; 5.501  ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.684  ; 5.758  ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 5.806  ; 5.837  ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 5.918  ; 5.931  ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.409  ; 5.425  ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 5.580  ; 5.593  ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 5.132  ; 5.175  ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.606  ; 5.654  ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.989  ; 6.092  ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.768  ; 5.831  ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 7.485  ; 7.402  ; Rise       ; CLK             ;
; regA[*]    ; CLK        ; 6.375  ; 6.418  ; Rise       ; CLK             ;
;  regA[0]   ; CLK        ; 5.694  ; 5.716  ; Rise       ; CLK             ;
;  regA[1]   ; CLK        ; 6.091  ; 6.107  ; Rise       ; CLK             ;
;  regA[2]   ; CLK        ; 5.416  ; 5.442  ; Rise       ; CLK             ;
;  regA[3]   ; CLK        ; 5.625  ; 5.635  ; Rise       ; CLK             ;
;  regA[4]   ; CLK        ; 5.961  ; 5.996  ; Rise       ; CLK             ;
;  regA[5]   ; CLK        ; 5.583  ; 5.607  ; Rise       ; CLK             ;
;  regA[6]   ; CLK        ; 5.323  ; 5.342  ; Rise       ; CLK             ;
;  regA[7]   ; CLK        ; 6.375  ; 6.418  ; Rise       ; CLK             ;
;  regA[8]   ; CLK        ; 5.530  ; 5.575  ; Rise       ; CLK             ;
;  regA[9]   ; CLK        ; 5.517  ; 5.581  ; Rise       ; CLK             ;
;  regA[10]  ; CLK        ; 5.247  ; 5.305  ; Rise       ; CLK             ;
;  regA[11]  ; CLK        ; 5.517  ; 5.596  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 3.473 ; 3.589 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 3.109 ; 3.200 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 3.235 ; 3.283 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 3.392 ; 3.541 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 4.179 ; 4.336 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 3.199 ; 3.301 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 3.139 ; 3.243 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 3.109 ; 3.200 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 3.372 ; 3.484 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 3.431 ; 3.562 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 3.547 ; 3.665 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 3.703 ; 3.843 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 3.348 ; 3.461 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 3.580 ; 3.635 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 3.594 ; 3.729 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 3.639 ; 3.759 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 3.484 ; 3.528 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 3.982 ; 4.025 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 3.558 ; 3.589 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 3.740 ; 3.689 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 3.027 ; 3.124 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 3.239 ; 3.354 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 3.271 ; 3.394 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 3.520 ; 3.660 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 3.283 ; 3.435 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 3.166 ; 3.288 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 3.433 ; 3.573 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 3.027 ; 3.124 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 3.163 ; 3.283 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 3.282 ; 3.391 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 4.247 ; 4.430 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 3.257 ; 3.380 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 4.161 ; 4.348 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 2.965 ; 3.041 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 3.387 ; 3.500 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 3.304 ; 3.416 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 3.149 ; 3.248 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 3.285 ; 3.404 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 3.334 ; 3.467 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 3.381 ; 3.521 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 3.114 ; 3.207 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 3.202 ; 3.289 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 2.965 ; 3.041 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 3.218 ; 3.323 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 3.485 ; 3.622 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 3.299 ; 3.444 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 4.007 ; 3.836 ; Rise       ; CLK             ;
; regA[*]    ; CLK        ; 3.044 ; 3.130 ; Rise       ; CLK             ;
;  regA[0]   ; CLK        ; 3.261 ; 3.384 ; Rise       ; CLK             ;
;  regA[1]   ; CLK        ; 3.483 ; 3.600 ; Rise       ; CLK             ;
;  regA[2]   ; CLK        ; 3.119 ; 3.208 ; Rise       ; CLK             ;
;  regA[3]   ; CLK        ; 3.228 ; 3.336 ; Rise       ; CLK             ;
;  regA[4]   ; CLK        ; 3.403 ; 3.533 ; Rise       ; CLK             ;
;  regA[5]   ; CLK        ; 3.198 ; 3.291 ; Rise       ; CLK             ;
;  regA[6]   ; CLK        ; 3.062 ; 3.151 ; Rise       ; CLK             ;
;  regA[7]   ; CLK        ; 3.662 ; 3.821 ; Rise       ; CLK             ;
;  regA[8]   ; CLK        ; 3.200 ; 3.301 ; Rise       ; CLK             ;
;  regA[9]   ; CLK        ; 3.216 ; 3.340 ; Rise       ; CLK             ;
;  regA[10]  ; CLK        ; 3.044 ; 3.130 ; Rise       ; CLK             ;
;  regA[11]  ; CLK        ; 3.214 ; 3.346 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 6.384 ;    ;    ; 6.515 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 3.712 ;    ;    ; 4.057 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ERROR         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIN           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PAUSA         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IenVI_UA      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CarryOUT      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Ienb_UC       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OenVC_UC      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FINDET        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DATA[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; START                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RECARGAR                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CONTINUAR               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_F                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UP_DOWN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; CarryOUT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Ienb_UC       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OenVC_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; FINDET        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; OregA[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-09 s                  ; 3.13e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-09 s                 ; 3.13e-09 s                 ; Yes                       ; Yes                       ;
; OregA[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; OregA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregB[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; OregB[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregB[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregB[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; regA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; regA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; regA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; regA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; regA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CarryOUT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Ienb_UC       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OenVC_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FINDET        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; OregA[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; OregA[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; OregA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregB[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; OregB[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregB[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregB[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; regA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; regA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; regA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; regA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; regA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 836      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 836      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 96    ; 96   ;
; Unconstrained Output Ports      ; 56    ; 56   ;
; Unconstrained Output Port Paths ; 290   ; 290  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Jul 30 19:04:55 2025
Info: Command: quartus_sta TEI_GRUPO17 -c TEI_GRUPO17
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TEI_GRUPO17.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.755
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.755             -96.730 CLK 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.234
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.234             -83.116 CLK 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.664
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.664             -34.811 CLK 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.784 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4623 megabytes
    Info: Processing ended: Wed Jul 30 19:04:56 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


