0.7
2020.2
Apr 18 2022
16:05:34
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.sim/sim_1/behav/xsim/glbl.v,1649976174,verilog,,,,glbl,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sim_1/new/TB_byte_to_mem.sv,1672207721,systemVerilog,,,,TB_byte_to_mem,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sim_1/new/TB_device.sv,1672216559,systemVerilog,,,,TB_device,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sim_1/new/TB_one_hot.sv,1672148458,systemVerilog,,,,TB_one_hot,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/imports/sources_1/counter_with_inc.sv,1666929584,systemVerilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/imports/sources_1/master_state_enum.sv,,counter_with_inc,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/imports/sources_1/data_sync.v,1665972349,verilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/imports/sources_1/uart_basic.v,,data_sync,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/imports/sources_1/device.sv,1672217774,systemVerilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/new/main_fsm.sv,,device,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/imports/sources_1/master_state_enum.sv,1669002076,systemVerilog,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/imports/sources_1/device.sv;D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/new/main_fsm.sv,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/imports/sources_1/device.sv,,master_state_enum,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/imports/sources_1/uart_basic.v,1665972349,verilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/imports/sources_1/uart_baud_tick_gen.v,,uart_basic,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/imports/sources_1/uart_baud_tick_gen.v,1665972349,verilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/imports/sources_1/uart_rx.v,,uart_baud_tick_gen,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/imports/sources_1/uart_rx.v,1665972349,verilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/imports/sources_1/uart_tx.v,,uart_rx,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/imports/sources_1/uart_tx.v,1665972349,verilog,,,,uart_tx,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/new/DRAM.sv,1672206427,systemVerilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/new/byte_to_mem.sv,,DRAM,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/new/byte_to_mem.sv,1672216099,systemVerilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/imports/sources_1/counter_with_inc.sv,,byte_to_mem,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/new/main_fsm.sv,1672217903,systemVerilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sim_1/new/TB_device.sv,,main_fsm,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sources_1/new/one_hot_counter.sv,1672147924,systemVerilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_3/Tarea_3.srcs/sim_1/new/TB_one_hot.sv,,one_hot_counter,,uvm,,,,,,
