# **Sommaire :**

- **[Introduction aux Syst√®mes Embarqu√©s](#1-introduction-aux-syst√®mes-embarqu√©s)**
   - **[Architecture G√©n√©rale](#architecture-g√©n√©rale)**
   -  **[Caract√©ristiques d‚Äôun Syst√®me Embarqu√©](#caract√©ristiques-dun-syst√®me-embarqu√©)**
   -  **[Cycle de D√©veloppement](#cycle-de-d√©veloppement)**
   -  **[Domaines d‚ÄôApplication](#domaines-dapplication)**


- **[Manipulation des Bits](#2-manipulation-des-bits)**
   - **[Repr√©sentation Binaire d‚Äôun Octet](#repr√©sentation-binaire-dun-octet-char-)**
   - **[Op√©rations bit √† bit (bitwise)](#op√©rations-bit-√†-bit-bitwise)**
   - **[Op√©rations courantes sur un bit pr√©cis](#op√©rations-courantes-sur-un-bit-pr√©cis)**
   - **[D√©calages de bits](#d√©calages-de-bits)**
   - **[Rotation des bits](#rotations-de-bits)**
   - **[Masques de bits (bit masks)](#masques-de-bits-bit-masks)**
- **[Microcontr√¥leur PIC18F](#3-microcontr√¥leur-pic18f)**
   - **[Architecture du Microcontr√¥leur](#architecture-du-microcontr√¥leur-pic18f45k22)**
   - **[Pins du Microcontr√¥leur](#pins-du-microcontr√¥leur-pic18f45k22)**
- **[Ports d‚ÄôEntr√©e/Sortie (E/S)](#4-ports-dentr√©esortie-es)**
   - **[Registres de Contr√¥le](#registres-de-contr√¥le)**
   - **[Registres associ√©s au PORTA](#registres-associ√©s-au-porta)**
   - **[Registres associ√©s au PORTB](#registres-associ√©s-au-portb)**
   - **[Registres associ√©s au PORTC](#registres-associ√©s-au-portc)**
   - **[Registres associ√©s au PORTD](#registres-associ√©s-au-portd)**
   - **[Registres associ√©s au PORTE](#registres-associ√©s-au-porte)**
<!--
- **[Gestion des Interruptions](#5-gestion-des-interruptions)**
- **[Gestion des Timers](#6-gestion-des-timers)**
-->
---

<h3 align="center"><a href="https://github.com/mohamedtalhaouii/Programmation-C" target="_blank">Lien de Programmation en C</a></h3>

---

<h3 align="center"><a href="https://github.com/mohamedtalhaouii/Programmation-Cpp" target="_blank">Lien de Programmation en C++</a></h3>

---

## **1. Introduction aux Syst√®mes Embarqu√©s**

Un **syst√®me embarqu√©** est un syst√®me √©lectronique et informatique int√©gr√© dans un dispositif plus large, d√©di√© √† une t√¢che pr√©cise.
Il combine : **microcontr√¥leur**, **logiciel embarqu√©**, **interfaces**, **capteurs** et **actionneurs**.

![embededd](https://github.com/user-attachments/assets/f6afe0d5-a655-4da9-972d-964ff238b188)


- ### **Architecture G√©n√©rale**
   - **Microcontr√¥leur / Microprocesseur :**
      - Unit√© centrale d‚Äôex√©cution (CPU)
      - Utilise m√©moire **RAM**, **Flash**, **EEPROM**
   
   - **M√©moire :**
      - Programme (Flash)
      - Donn√©es (RAM)
      - Stockage non volatile (EEPROM)
   
   - **Interfaces d‚ÄôE/S :**
      - GPIO, ADC, DAC
      - UART, SPI, I2C
      - Timers, PWM
   
   - **Capteurs & Actionneurs :**
      - **Capteurs :** temp√©rature, lumi√®re, mouvement‚Ä¶
      - **Actionneurs :** moteurs, relais, √©crans, LEDs‚Ä¶


- ### **Caract√©ristiques d‚Äôun Syst√®me Embarqu√©**

   * **Temps r√©el** : respecter des d√©lais stricts
   * **Contraintes de ressources** : m√©moire limit√©e, faible consommation
   * **Fiabilit√© & robustesse** : fonctionnement continu
   * **Optimisation** : code compact, √©nergie faible
   * **Autonomie** : batterie, capteurs int√©gr√©s


- ### **Cycle de D√©veloppement**

   - **Analyse du besoin**
   - **Conception (hardware + software)**
   - **Programmation (C, C++, assembleur, RTOS)**
   - **Tests & validation (unitaires, temps r√©el, consommation)**
   - **D√©ploiement**
   - **Maintenance / mises √† jour**


- ### **Domaines d‚ÄôApplication**

   * Automobile (ESP, ABS, ECU)
   * A√©ronautique
   * Domotique et IoT
   * Robotique
   * M√©dical
   * T√©l√©communications
   * Industrie 4.0

---

## **2. Manipulation des Bits**

- ### Repr√©sentation Binaire d‚Äôun Octet (char) :
Un type `char` est cod√© sur 8 bits, num√©rot√©s de b0 √† b7.
 b7 | b6 | b5 | b4 | b3 | b2 | b1 | b0 |
 -- | -- | -- | -- | -- | -- | -- | -- |
 **MSB** |  |  |  |  |  |  | **LSB** |

> - `LSB` : bit de poids Faible
> - `MSB` : bit de poids Fort
- ### **Op√©rations bit √† bit (bitwise)**

| Op√©ration          | Symbole | Code             | Description                                                                 |
| ------------------ | ------- | ---------------- | --------------------------------------------------------------------------- |
| **AND bit √† bit**  | `&`     | `a = x & y`      | Compare bit par bit. Le r√©sultat vaut **1 seulement si les deux bits = 1**. |
| **OR bit √† bit**   | `\|`    | `a = x \| y`     | Compare bit par bit. Le r√©sultat vaut **1 si au moins un bit = 1**.         |
| **XOR bit √† bit**  | `^`     | `a = x ^ y`      | R√©sultat vaut **1 si les bits sont diff√©rents**.                            |
| **NOT (n√©gation)** | `~`     | `a = ~x`         | Inverse tous les bits (0‚Üí1, 1‚Üí0).                                           |


- ### **Op√©rations courantes sur un bit pr√©cis**

| Op√©ration                        | Code                        | Description                       |
| -------------------------------- | --------------------------- | --------------------------------- |
| **Mettre un bit √† 1 (SET)**      | `x \|= (1 << n)`            | Active le bit *n*.                |
| **Mettre un bit √† 0 (CLEAR)**    | `x &= ~(1 << n)`            | D√©sactive le bit *n*.             |
| **Inversion d‚Äôun bit (TOGGLE)**  | `x ^= (1 << n)`             | Compl√©mente le bit n : 0 ‚Üî 1.     |
| **Extraction d‚Äôun bit**          | `(x >> n) & 1`              | Extrait l‚Äô√©tat du bit (0 ou 1).   |
| **Test logique d‚Äôun bit (TEST)** | `if (x & (1 << n))`         | Vrai si le bit *n* vaut 1.        |
| **Copier la valeur d‚Äôun bit**    | `bit = (x & (1 << n)) != 0` | Copie la valeur du bit n dans une variable.  |
| **√âchange de deux bits (SWAP)**  | `char bi = (x >> i) & 1;`<br> `char bj = (x >> j) & 1;`<br> `x = (x & ~((1 << i) \| (1 << j))) \| (bi << j) \| (bj << i);` | √âchange les valeurs des bits *i* et *j*. |




- ### **D√©calages de bits**

| Op√©ration             | Symbole | Code     | Description                                                                          |
| --------------------- | ------- | -------- | ------------------------------------------------------------------------------------ |
| **D√©calage √† Gauche** | `<<`    | `x << n` | D√©cale les bits vers la gauche (‚âà $`x \times 2^{n}`$).                               |
| **D√©calage √† Droite** | `>>`    | `x >> n` | D√©cale les bits vers la droite (‚âà $`\left\lfloor \dfrac{x}{2^{n}} \right\rfloor`$).  |



- ### **Rotations de bits**

| Op√©ration             | Code                         | Description                                                            |
| --------------------- | ---------------------------- | ---------------------------------------------------------------------- |
| **Rotation √† Gauche** | `(x << n) \| (x >> (8 - n))` | D√©calage circulaire vers la gauche (valeur conserv√©e modulo $`2^8`$)   |
| **Rotation √† Droite** | `(x >> n) \| (x << (8 - n))` | D√©calage circulaire vers la droite (valeur conserv√©e modulo $`2^8`$)   |

> - Les rotations conservent tous les bits, contrairement aux d√©calages.
> - Pour un `char`, on consid√®re **8 bits** (adapter 8 selon la taille du type).

- ### **Masques de bits (bit masks)**

| Op√©ration                          | Code             | Description                                  |
| ---------------------------------- | ---------------- | ------------------------------------- |
| **Cr√©er un masque**                | `mask = 1 << n` | Masque avec seulement le bit n actif. |
| **Garder seulement certains bits** | `x & mask`       | Filtre tout sauf les bits du masque.  |
| **Mettre certains bits √† 1**       | `x \| mask`      | Force les bits du masque √† 1.         |
| **Mettre certains bits √† 0**       | `x & ~mask`      | Force les bits du masque √† 0.         |


> `|=` ‚Üí mettre √† **1**

> `&=~` ‚Üí mettre √† **0**

> `^=` ‚Üí **toggle**

> `&` ‚Üí tester

> `<<` / `>>` ‚Üí d√©caler

---

## **3. Microcontr√¥leur PIC18F**
Le **PIC18F** fait partie de la famille des microcontr√¥leurs 8 bits de Microchip, con√ßus pour les syst√®mes embarqu√©s n√©cessitant **performance**, **faible consommation**, et **contr√¥le bas niveau**.


- ### **Architecture du Microcontr√¥leur PIC18F45K22**
![arch_pic](https://github.com/user-attachments/assets/7c2701f0-caba-4d97-b3a2-a83eb048764c)


Il repose sur deux caract√©ristiques cl√©s :

**1. Architecture Harvard (Au Niveau de la M√©moire) :**
  * S√©paration entre **m√©moire programme** et **m√©moire donn√©es**
  * Acc√®s parall√®les permettant **plus de rapidit√©**
  * Pipeline mat√©riel pour ex√©cuter certaines instructions en un seul cycle

![arch_mem_pic](https://github.com/user-attachments/assets/7c8c3a9f-9458-432b-9d27-180e6de747bd)


**2. Architecture RISC (Au Niveau du Processeur) :**
  * Ensemble d‚Äôinstructions r√©duit, simple et optimis√©
  * **Ex√©cution rapide** : la majorit√© des instructions en **1 cycle**
  * Id√©al pour le contr√¥le temps r√©el et les applications industrielles


> **Le PIC18F se distingue √©galement par :**
  > - Des **ports d‚ÄôE/S configurables** (digital/analogique)
  > - Une gestion avanc√©e des **interruptions**
  > - Plusieurs **Timers 8/16 bits**
  > - Interfaces int√©gr√©es : **UART, SPI, I¬≤C, PWM**
  > - Convertisseur **ADC 10 ou 12 bits** selon mod√®le


- ### **Pins du Microcontr√¥leur PIC18F45K22**

![pic18f](https://github.com/user-attachments/assets/f27b1d27-621b-4148-b83b-737ff575455a)


Voici un tableau clair regroupant les broches essentielles :

| **Pin** | **Nom**          | **Fonction principale**   |
| ------- | ---------------- | ------------------------- |
| 1       | MCLR / Vpp / RE3 | Reset + programmation     |
| 2       | RA0 / AN0        | E/S digitale + ADC        |
| 3       | RA1 / AN1        | E/S digitale + ADC        |
| 4       | RA2 / AN2        | E/S digitale + ADC        |
| 5       | RA3 / AN3        | E/S digitale + ADC        |
| 6       | RA4              | E/S digitale (open-drain) |
| 7       | RA5 / AN4 / SS   | ADC + SPI Slave Select    |
| 8       | RE0 / AN5        | ADC                       |
| 9       | RE1 / AN6        | ADC                       |
| 10      | RE2 / AN7        | ADC                       |
| 11      | Vdd              | Alimentation +5V          |
| 12      | Vss              | Masse                     |
| 13      | RA7              | Horloge externe (OSC1)    |
| 14      | RA6              | Horloge externe (OSC2)    |
| 15      | RC0              | Timer                     |
| 16      | RC1 / CCP2       | PWM                       |
| 17      | RC2 / CCP1       | PWM                       |
| 18      | RC3 / SCL / SCK  | I¬≤C / SPI Clock           |
| 19      | RD0              | E/S digitale              |
| 20      | RD1              | E/S digitale              |
| 21      | RD2              | E/S digitale              |
| 22      | RD3              | E/S digitale              |
| 23      | RC4 / SDA / SDI  | I¬≤C / SPI data            |
| 24      | RC5 / SDO        | SPI                       |
| 25      | RC6 / TX         | UART Transmission         |
| 26      | RC7 / RX         | UART R√©ception            |
| 27      | RD4              | E/S digitale              |
| 28      | RD5              | E/S digitale              |
| 29      | RD6              | E/S digitale              |
| 30      | RD7              | E/S digitale              |
| 31      | Vss              | Masse (-)                 |
| 32      | Vdd              | Alimentation (+)          |
| 33      | RB0 / INT0       | Interruption externe      |
| 34      | RB1 / INT1       | Interruption              |
| 35      | RB2 / INT2       | Interruption              |
| 36      | RB3 / CCP2       | PWM / Capture             |
| 37      | RB4              | E/S digitale              |
| 38      | RB5              | E/S digitale              |
| 39      | RB6 / PGC        | Programmation ICSP        |
| 40      | RB7 / PGD        | Programmation ICSP        |





> **ADC = ‚ÄúAnalog Digital Converter‚Äù**
> - Il sert √† **convertir une tension analogique** (0 √† 5 V) en une **valeur num√©rique** (0 √† 1023 pour un ADC 10 bits).



> **PGC = ‚ÄúProgram Clock (Horloge de programmation)‚Äù**
> - Donne le timing

> **PGD = ‚ÄúProgram Data (Donn√©es de programmation)‚Äù**
   > - Transporte les valeurs 0/1 pour programmer la m√©moire Flash

> **Rxx = ‚ÄúRegistres / Pins (RA0, RB5, RC6, etc.)‚Äù**
> * **R = Register (PORT)**
> * **A/B/C/D/E = le port**
> * **num√©ro = le bit/pin**


> **CCP = ‚ÄúCapture / Compare / PWM‚Äù**
> - **Capture :** Mesurer la dur√©e d‚Äôun signal, une fr√©quence‚Ä¶
> - **Compare :** D√©clencher un √©v√©nement √† un moment pr√©cis.
> - **PWM :** G√©n√©rer un signal PWM (moteurs, servos, LED dimming‚Ä¶)


> **MCLR = ‚ÄúMaster Clear (Broche Reset)‚Äù**
> * R√©initialiser (red√©marrer) le PIC
> * Activer le mode programmation (Vpp ‚âà 12 V)
> * Utilis√© par Pickit/ICD

---

## **4. Ports d‚ÄôEntr√©e/Sortie (E/S)**

- ### Registres de Contr√¥le

| Registre    | Fonction                                         | Configuration                                    |
| ----------- | ------------------------------------------------ | ------------------------------------------------ |
| **PORTx**   | Lecture/√âcriture logique des broches             | Entr√©e / Sortie                                  |
| **LATx**    | Registre tampon (Latch) pour une √©criture stable | Sortie uniquement                                |
| **TRISx**   | Direction du Port                                | 1 = Entr√©e<br>0 = Sortie                         |
| **ANSELx**  | S√©lection du Mode Analogique ou Num√©rique        | 1 = Entr√©e Analogique<br>0 = Num√©rique (Digital) |
| **SLRCONx** | Contr√¥le du Slew Rate (r√©duction des EMI)        | Sortie                                           |

> - Une broche configur√©e avec `ANSELx = 1` est forc√©ment une entr√©e analogique ‚Üí `TRISx` doit √™tre √† 1.
> - Pour toute entr√©e/sortie digitale, `ANSELx` doit √™tre √† 0.


- ### Registres associ√©s au PORTA

| Nom          | Bit 7   | Bit 6      | Bit 5  | Bit 4  | Bit 3       | Bit 2     | Bit 1     | Bit 0  |
| ------------ | ------- | ---------- | ------ | ------ | ----------- | --------- | --------- | ------ |
| **ANSELA**   | ‚Äî       | ‚Äî          | ANSA5  | ‚Äî      | ANSA3       | ANSA2     | ANSA1     | ANSA0  |
| **CM1CON0**  | C1ON    | C1OUT      | C1OE   | C1POL  | C1SP        | C1R       | C1CH<1:0> |        |
| **CM2CON0**  | C2ON    | C2OUT      | C2OE   | C2POL  | C2SP        | C2R       | C2CH<1:0> |        |
| **LATA**     | LATA7   | LATA6      | LATA5  | LATA4  | LATA3       | LATA2     | LATA1     | LATA0  |
| **VREFCON1** | DACEN   | DACLPS     | DACOE  | ‚Äî      | DACPSS<1:0> | ‚Äî         | ‚Äî         | DACNSS |
| **VREFCON2** | ‚Äî       | ‚Äî          | ‚Äî      | ‚Äî      | DACR<4:0>   |           |           |        |
| **HLVDCON**  | VDIRMAG | BGVST      | IRVST  | HLVDEN | HLVDC<3:0>  |           |           |        |
| **PORTA**    | RA7     | RA6        | RA5    | RA4    | RA3         | RA2       | RA1       | RA0    |
| **SLRCON**   | ‚Äî       | ‚Äî          | ‚Äî      | SLRE   | SLRD        | SLRC      | SLRB      | SLRA   |
| **SRCON0**   | SRLEN   | SRCLK<2:0> | SRQEN  | SRNQEN | SRPS        | SRPR      |           |        |
| **SSP1CON1** | WCOL    | SSPOV      | SSPEN  | CKP    | SSPM<3:0>   |           |           |        |
| **T0CON**    | TMR0ON  | T08BIT     | T0CS   | T0SE   | PSA         | T0PS<2:0> |           |        |
| **TRISA**    | TRISA7  | TRISA6     | TRISA5 | TRISA4 | TRISA3      | TRISA2    | TRISA1    | TRISA0 |

> - ‚Äî = emplacements non impl√©ment√©s, lus comme ‚Äò0‚Äô.
> - **`<n:m>` ‚Üí on prend tous les bits du bit n jusqu‚Äôau bit m, inclus.**
>    - `n` = bit le plus significatif (√† gauche) du champ
>    - `m` = bit le moins significatif (√† droite) du champ

- ### Registres associ√©s au PORTB

Voici la **r√©√©criture du tableau en fran√ßais**, en format texte clair (Markdown) :

| Nom         | Bit 7       | Bit 6       | Bit 5       | Bit 4   | Bit 3       | Bit 2      | Bit 1       | Bit 0  |
| ----------- | ----------- | ----------- | ----------- | ------- | ----------- | ---------- | ----------- | ------ |
| **ANSELB**  | ‚Äî           | ‚Äî           | ANSB5       | ANSB4   | ANSB3       | ANSB2      | ANSB1       | ANSB0  |
| **ECCP2AS** | CCP2ASE     | CCP2AS<2:0> |             |         | PSS2AC<1:0> |            | PSS2BD<1:0> |        |
| **CCP2CON** | P2M<1:0>    |             | DC2B<1:0>   |         |             | CCP2M<3:0> |             |        |
| **ECCP3AS** | CCP3ASE     | CCP3AS<2:0> |             |         | PSS3AC<1:0> |            | PSS3BD<1:0> |        |
| **CCP3CON** | P3M<1:0>    |             | DC3B<1:0>   |         |             | CCP3M<3:0> |             |        |
| **INTCON**  | GIE/GIEH    | PEIE/GIEL   | TMR0IE      | INT0IE  | RBIE        | TMR0IF     | INT0IF      | RBIF   |
| **INTCON2** | RBPU        | INTEDG0     | INTEDG1     | INTEDG2 | ‚Äî           | TMR0IP     | ‚Äî           | RBIP   |
| **INTCON3** | INT2IP      | INT1IP      | ‚Äî           | INT2IE  | INT1IE      | ‚Äî          | INT2IF      | INT1IF |
| **IOCB**    | IOCB7       | IOCB6       | IOCB5       | IOCB4   | ‚Äî           | ‚Äî          | ‚Äî           | ‚Äî      |
| **LATB**    | LATB7       | LATB6       | LATB5       | LATB4   | LATB3       | LATB2      | LATB1       | LATB0  |
| **PORTB**   | RB7         | RB6         | RB5         | RB4     | RB3         | RB2        | RB1         | RB0    |
| **SLRCON**  | ‚Äî           | ‚Äî           | ‚Äî           | SLRE(1) | SLRD(1)     | SLRC       | SLRB        | SLRA   |
| **T1GCON**  | TMR1GE      | T1GPOL      | T1GTM       | T1GSPM  | $`T1GGO/\bar{DONE}`$  | T1GVAL     | T1GSS<1:0>  |        |
| **T3CON**   | TMR3CS<1:0> |             | T3CKPS<1:0> |         | T3SOSCEN    | $`\bar{T3SYNC}`$     | T3RD16      | TMR3ON |
| **T5CON**   | TMR5GE      | T5GPOL      | T5GTM       | T5GSPM  | $`T5GGO/\bar{DONE}`$  | T5GVAL     | T5GSS<1:0>  |        |
| **TRISB**   | TRISB7      | TRISB6      | TRISB5      | TRISB4  | TRISB3      | TRISB2     | TRISB1      | TRISB0 |
| **WPUB**    | WPUB7       | WPUB6       | WPUB5       | WPUB4   | WPUB3       | WPUB2      | WPUB1       | WPUB0  |

> - ‚Äî = emplacements non impl√©ment√©s, lus comme ‚Äò0‚Äô.
> - Les **bits gris√©s ne sont pas utilis√©s pour PORTB**.
> - **`<n:m>` ‚Üí on prend tous les bits du bit n jusqu‚Äôau bit m, inclus.**
>    - `n` = bit le plus significatif (√† gauche) du champ
>    - `m` = bit le moins significatif (√† droite) du champ



- ### Registres associ√©s au PORTC

| Nom          | Bit 7       | Bit 6       | Bit 5       | Bit 4   | Bit 3       | Bit 2      | Bit 1       | Bit 0  |
| ------------ | ----------- | ----------- | ----------- | ------- | ----------- | ---------- | ----------- | ------ |
| **ANSELC**   | ANSC7       | ANSC6       | ANSC5       | ANSC4   | ANSC3       | ANSC2      | ‚Äî           | ‚Äî      |
| **ECCP1AS**  | CCP1ASE     | CCP1AS<2:0> |             |         | PSS1AC<1:0> |            | PSS1BD<1:0> |        |
| **CCP1CON**  | P1M<1:0>    |             | DC1B<1:0>   |         |             | CCP1M<3:0> |             |        |
| **ECCP2AS**  | CCP2ASE     | CCP2AS<2:0> |             |         | PSS2AC<1:0> |            | PSS2BD<1:0> |        |
| **CCP2CON**  | P2M<1:0>    |             | DC2B<1:0>   |         |             | CCP2M<3:0> |             |        |
| **CTMUCONH** | CTMUEN      | ‚Äî           | CTMUSIDL    | TGEN    | EDGEN       | EDGSEQEN   | IDISSEN     | CTTRIG |
| **LATC**     | LATC7       | LATC6       | LATC5       | LATC4   | LATC3       | LATC2      | LATC1       | LATC0  |
| **PORTC**    | RC7         | RC6         | RC5         | RC4     | RC3         | RC2        | RC1         | RC0    |
| **RCSTA1**   | SPEN        | RX9         | SREN        | CREN    | ADDEN       | FERR       | OERR        | RX9D   |
| **SLRCON**   | ‚Äî           | ‚Äî           | ‚Äî           | SLRE(1) | SLRD(1)     | SLRC       | SLRB        | SLRA   |
| **SSP1CON1** | WCOL        | SSPOV       | SSPEN       | CKP     | SSPM<3:0>   |            |             |        |
| **T1CON**    | TMR1CS<1:0> |             | T1CKPS<1:0> |         | T1SOSCEN    | $`\bar{T1SYNC}`$     | T1RD16      | TMR1ON |
| **T3CON**    | TMR3CS<1:0> |             | T3CKPS<1:0> |         | T3SOSCEN    | $`\bar{T3SYNC}`$     | T3RD16      | TMR3ON |
| **T3GCON**   | TMR3GE      | T3GPOL      | T3GTM       | T3GSPM  | $`T3GGO/\bar{DONE}`$  | T3GVAL     | T3GSS<1:0>  |        |
| **T5CON**    | TMR5CS<1:0> |             | T5CKPS<1:0> |         | T5SOSCEN    | $`\bar{T5SYNC}`$     | T5RD16      | TMR5ON |
| **TRISC**    | TRISC7      | TRISC6      | TRISC5      | TRISC4  | TRISC3      | TRISC2     | TRISC1      | TRISC0 |
| **TXSTA1**   | CSRC        | TX9         | TXEN        | SYNC    | SENDB       | BRGH       | TRMT        | TX9D   |

> - ‚Äî = **emplacements non impl√©ment√©s, lus comme ‚Äò0‚Äô**.
> - Les **bits gris√©s ne sont pas utilis√©s pour PORTC**.
> - **`<n:m>` ‚Üí on prend tous les bits du bit n jusqu‚Äôau bit m, inclus.**
>    - `n` = bit le plus significatif (√† gauche) du champ
>    - `m` = bit le moins significatif (√† droite) du champ

- ### Registres associ√©s au PORTD

| Nom          | Bit 7    | Bit 6  | Bit 5     | Bit 4  | Bit 3     | Bit 2      | Bit 1  | Bit 0  |
| ------------ | -------- | ------ | --------- | ------ | --------- | ---------- | ------ | ------ |
| **ANSELD¬π**  | ANSD7    | ANSD6  | ANSD5     | ANSD4  | ANSD3     | ANSD2      | ANSD1  | ANSD0  |
| **BAUDCON2** | ABDOVF   | RCIDL  | DTRXP     | CKTXP  | BRG16     | ‚Äî          | WUE    | ABDEN  |
| **CCP1CON**  | P1M<1:0> |        | DC1B<1:0> |        |           | CCP1M<3:0> |        |        |
| **CCP2CON**  | P2M<1:0> |        | DC2B<1:0> |        |           | CCP2M<3:0> |        |        |
| **CCP4CON**  | ‚Äî        | ‚Äî      | DC4B<1:0> |        |           | CCP4M<3:0> |        |        |
| **LATD¬π**    | LATD7    | LATD6  | LATD5     | LATD4  | LATD3     | LATD2      | LATD1  | LATD0  |
| **PORTD¬π**   | RD7      | RD6    | RD5       | RD4    | RD3       | RD2        | RD1    | RD0    |
| **RCSTA2**   | SPEN     | RX9    | SREN      | CREN   | ADDEN     | FERR       | OERR   | RX9D   |
| **SLRCON¬π**  | ‚Äî        | ‚Äî      | ‚Äî         | SLRE   | SLRD      | SLRC       | SLRB   | SLRA   |
| **SSP2CON1** | WCOL     | SSPOV  | SSPEN     | CKP    | SSPM<3:0> |            |        |        |
| **TRISD¬π**   | TRISD7   | TRISD6 | TRISD5    | TRISD4 | TRISD3    | TRISD2     | TRISD1 | TRISD0 |

> - ‚Äî = **emplacements non impl√©ment√©s, lus comme ‚Äò0‚Äô**.
> - **`<n:m>` ‚Üí on prend tous les bits du bit n jusqu‚Äôau bit m, inclus.**
>    - `n` = bit le plus significatif (√† gauche) du champ
>    - `m` = bit le moins significatif (√† droite) du champ

- ### Registres associ√©s au PORTE

| Nom         | Bit 7 | Bit 6   | Bit 5   | Bit 4   | Bit 3 | Bit 2   | Bit 1   | Bit 0   |
| ----------- | ----- | ------- | ------- | ------- | ----- | ------- | ------- | ------- |
| **ANSELE¬π** | ‚Äî     | ‚Äî       | ‚Äî       | ‚Äî       | ‚Äî     | ANSE2   | ANSE1   | ANSE0   |
| **INTCON2** | $`\bar{RBPU}`$  | INTEDG0 | INTEDG1 | INTEDG2 | ‚Äî     | TMR0IP  | ‚Äî       | RBIP    |
| **LATE**   | ‚Äî     | ‚Äî       | ‚Äî       | ‚Äî       | ‚Äî     | LATE2   | LATE1   | LATE0   |
| **PORTE**   | ‚Äî     | ‚Äî       | ‚Äî       | ‚Äî       | RE3   | RE2    | RE1    | RE0    |
| **SLRCON**  | ‚Äî     | ‚Äî       | ‚Äî       | SLRE   | SLRD | SLRC    | SLRB    | SLRA    |
| **TRISE**   | WPUE3 | ‚Äî       | ‚Äî       | ‚Äî       | ‚Äî     | TRISE2 | TRISE1 | TRISE0 |

> - ‚Äî = **emplacements non impl√©ment√©s, lus comme ‚Äò0‚Äô**.
> - Les **bits gris√©s ne sont pas utilis√©s pour PORTC**.



<!--
---

## **5. Gestion des Interruptions**

---

## **6. Gestion des Timers**

-->
---

<h3 align="center"> üßëüèª‚Äçüíª | Made By : <a href="https://github.com/t4lhawi" target="_blank">Mohamed Talhaoui</a></h3>
