### hhhhMIPS

本项目的成果是在龙芯提供的 FPGA 实验平台上设计并实现基于 MIPS 32 的 CPU，并使用实验板上的周边硬件，成为一个片上系统。 不仅支持大赛要求的57 条指令以及其他复杂运算等32条指令，还完成了CP0和TLB的设计以及实现了对异常和 冲突的处理。能够运行功能、性能测试。

| cpu_clk : sys_clk | cpu_clk : sys_clk | 97MHz : 100MHz | 50MHz : 100MHz | $T_{gs132}/T_{mycpu}$ |
| ----------------- | ----------------- | -------------- | -------------- | ------------------- |
| 1                 | bitcount          | 525B4          | 13CF7FA        | 61.57986198         |
| 2                 | bubble_sort       | 1A466F         | 7BDD47E        | 75.42607611         |
| 3                 | coremark          | 57AEB1         | 10CE6772       | 49.06805308         |
| 4                 | crc32             | 3292B6         | AA1AA5C        | 53.81647607         |
| 5                 | dhrystone         | F38DD          | 1FC00D8        | 33.37269859         |
| 6                 | quick_sort        | 1E9378         | 719615A        | 59.43803373         |
| 7                 | select_sort       | 1B23C5         | 6E0009A        | 64.84967579         |
| 8                 | sha               | 1C8341         | 74B8B20        | 65.49862919         |
| 9                 | stream_copy       | 1BFAE          | 853B00         | 76.18616826         |
| 10                | stringsearch      | 2267AE         | 50A1BCC        | 37.49770752         |

| 功能分 | 100.000 |
| ------ | ------- |
| 性能分 | 55.849  |

实验报告:[design.pdf](design.pdf)