TimeQuest Timing Analyzer report for SEC_FILTER
Wed May 11 11:36:15 2022
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; SEC_FILTER                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.9%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; SDC File List                                      ;
+----------------+--------+--------------------------+
; SDC File Path  ; Status ; Read at                  ;
+----------------+--------+--------------------------+
; SEC_FILTER.sdc ; OK     ; Wed May 11 11:36:14 2022 ;
+----------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 8.000  ; 125.0 MHz ; 0.000 ; 4.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 153.75 MHz ; 153.75 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 1.496 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 3.480 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                      ;
+-------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 1.496 ; data_reg2[2]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[3]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[4]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[5]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[6]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[7]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[8]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[9]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[10]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[11]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[12]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[17]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[14]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[17]~_Duplicate_1 ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[16]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[17]~_Duplicate_2 ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[0]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.496 ; data_reg2[1]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.523      ;
; 1.497 ; data_reg2[2]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[3]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[4]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[5]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[6]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[7]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[8]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[9]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[10]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[11]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[12]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[17]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[14]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[17]~_Duplicate_1 ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[16]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[17]~_Duplicate_2 ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[0]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.497 ; data_reg2[1]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.522      ;
; 1.535 ; dout_mux_reg2[0]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.484      ;
; 1.535 ; dout_mux_reg2[1]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.484      ;
; 1.535 ; dout_mux_reg2[2]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.484      ;
; 1.535 ; dout_mux_reg2[3]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.484      ;
; 1.535 ; dout_mux_reg2[4]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.484      ;
; 1.535 ; dout_mux_reg2[5]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.484      ;
; 1.535 ; dout_mux_reg2[6]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.484      ;
; 1.535 ; dout_mux_reg2[7]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.484      ;
; 1.535 ; dout_mux_reg2[8]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.484      ;
; 1.535 ; dout_mux_reg2[9]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.484      ;
; 1.535 ; dout_mux_reg2[10]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.484      ;
; 1.535 ; dout_mux_reg2[11]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.484      ;
; 1.535 ; dout_mux_reg2[12]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.484      ;
; 1.535 ; dout_mux_reg2[13]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.484      ;
; 1.535 ; dout_mux_reg2[14]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.484      ;
; 1.535 ; dout_mux_reg2[15]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.484      ;
; 1.536 ; dout_mux_reg2[0]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.483      ;
; 1.536 ; dout_mux_reg2[1]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.483      ;
; 1.536 ; dout_mux_reg2[2]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.483      ;
; 1.536 ; dout_mux_reg2[3]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.483      ;
; 1.536 ; dout_mux_reg2[4]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.483      ;
; 1.536 ; dout_mux_reg2[5]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.483      ;
; 1.536 ; dout_mux_reg2[6]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.483      ;
; 1.536 ; dout_mux_reg2[7]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.483      ;
; 1.536 ; dout_mux_reg2[8]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.483      ;
; 1.536 ; dout_mux_reg2[9]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.483      ;
; 1.536 ; dout_mux_reg2[10]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.483      ;
; 1.536 ; dout_mux_reg2[11]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.483      ;
; 1.536 ; dout_mux_reg2[12]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.483      ;
; 1.536 ; dout_mux_reg2[13]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.483      ;
; 1.536 ; dout_mux_reg2[14]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.483      ;
; 1.536 ; dout_mux_reg2[15]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.483      ;
; 1.612 ; data_reg2[2]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[3]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[4]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[5]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[6]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[7]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[8]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[9]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[10]              ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[11]              ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[12]              ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[17]              ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[14]              ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[17]~_Duplicate_1 ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[16]              ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[17]~_Duplicate_2 ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[0]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.612 ; data_reg2[1]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.407      ;
; 1.613 ; data_reg2[2]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.406      ;
; 1.613 ; data_reg2[3]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.406      ;
; 1.613 ; data_reg2[4]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.406      ;
; 1.613 ; data_reg2[5]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.406      ;
; 1.613 ; data_reg2[6]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.406      ;
; 1.613 ; data_reg2[7]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.406      ;
; 1.613 ; data_reg2[8]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.406      ;
; 1.613 ; data_reg2[9]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.406      ;
; 1.613 ; data_reg2[10]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.406      ;
; 1.613 ; data_reg2[11]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.406      ;
; 1.613 ; data_reg2[12]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.406      ;
; 1.613 ; data_reg2[17]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.406      ;
; 1.613 ; data_reg2[14]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.406      ;
; 1.613 ; data_reg2[17]~_Duplicate_1 ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.024      ; 6.406      ;
+-------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; CONTROL:dut1|state.S2            ; CONTROL:dut1|state.S2            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CONTROL:dut1|state.S0            ; CONTROL:dut1|state.S0            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; CONTROL:dut1|fin_count           ; CONTROL:dut1|fin_count           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.372 ; ce_Reg_reg2                      ; ce_Reg_reg3                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.591      ;
; 0.372 ; REG_MUX:regMux|reg_array[10][3]  ; REG_MUX:regMux|reg_array[11][3]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; REG_MUX:regMux|reg_array[15][5]  ; REG_MUX:regMux|reg_array[16][5]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; REG_MUX:regMux|reg_array[12][8]  ; REG_MUX:regMux|reg_array[13][8]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; REG_MUX:regMux|reg_array[8][9]   ; REG_MUX:regMux|reg_array[9][9]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; REG_MUX:regMux|reg_array[6][9]   ; REG_MUX:regMux|reg_array[7][9]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; REG_MUX:regMux|reg_array[13][10] ; REG_MUX:regMux|reg_array[14][10] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; REG_MUX:regMux|reg_array[10][11] ; REG_MUX:regMux|reg_array[11][11] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; REG_MUX:regMux|reg_array[6][13]  ; REG_MUX:regMux|reg_array[7][13]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; REG_MUX:regMux|reg_array[15][15] ; REG_MUX:regMux|reg_array[16][15] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.592      ;
; 0.373 ; REG_MUX:regMux|reg_array[13][2]  ; REG_MUX:regMux|reg_array[14][2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; REG_MUX:regMux|reg_array[12][3]  ; REG_MUX:regMux|reg_array[13][3]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; REG_MUX:regMux|reg_array[4][3]   ; REG_MUX:regMux|reg_array[5][3]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; REG_MUX:regMux|reg_array[4][5]   ; REG_MUX:regMux|reg_array[5][5]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; REG_MUX:regMux|reg_array[0][7]   ; REG_MUX:regMux|reg_array[1][7]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; REG_MUX:regMux|reg_array[15][9]  ; REG_MUX:regMux|reg_array[16][9]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; REG_MUX:regMux|reg_array[3][10]  ; REG_MUX:regMux|reg_array[4][10]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; REG_MUX:regMux|reg_array[12][11] ; REG_MUX:regMux|reg_array[13][11] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; REG_MUX:regMux|reg_array[6][14]  ; REG_MUX:regMux|reg_array[7][14]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.374 ; REG_MUX:regMux|reg_array[5][0]   ; REG_MUX:regMux|reg_array[6][0]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.594      ;
; 0.374 ; REG_MUX:regMux|reg_array[0][1]   ; REG_MUX:regMux|reg_array[1][1]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.594      ;
; 0.374 ; REG_MUX:regMux|reg_array[3][2]   ; REG_MUX:regMux|reg_array[4][2]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.594      ;
; 0.374 ; REG_MUX:regMux|reg_array[8][5]   ; REG_MUX:regMux|reg_array[9][5]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.594      ;
; 0.374 ; REG_MUX:regMux|reg_array[4][9]   ; REG_MUX:regMux|reg_array[5][9]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.594      ;
; 0.374 ; REG_MUX:regMux|reg_array[6][10]  ; REG_MUX:regMux|reg_array[7][10]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.594      ;
; 0.374 ; REG_MUX:regMux|reg_array[4][11]  ; REG_MUX:regMux|reg_array[5][11]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.594      ;
; 0.375 ; ce_Reg_reg                       ; ce_Reg_reg2                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; ROM:rom|data[9]                  ; data_reg[9]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.595      ;
; 0.375 ; REG_MUX:regMux|reg_array[12][4]  ; REG_MUX:regMux|reg_array[13][4]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.595      ;
; 0.375 ; REG_MUX:regMux|reg_array[3][14]  ; REG_MUX:regMux|reg_array[4][14]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.595      ;
; 0.375 ; REG_MUX:regMux|reg_array[10][15] ; REG_MUX:regMux|reg_array[11][15] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.595      ;
; 0.376 ; REG_MUX:regMux|reg_array[13][6]  ; REG_MUX:regMux|reg_array[14][6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.595      ;
; 0.377 ; REG_MUX:regMux|reg_array[10][10] ; REG_MUX:regMux|reg_array[11][10] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.597      ;
; 0.378 ; REG_MUX:regMux|reg_array[13][3]  ; REG_MUX:regMux|reg_array[14][3]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.598      ;
; 0.378 ; REG_MUX:regMux|reg_array[6][4]   ; REG_MUX:regMux|reg_array[7][4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.598      ;
; 0.378 ; REG_MUX:regMux|reg_array[1][7]   ; REG_MUX:regMux|reg_array[2][7]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.598      ;
; 0.378 ; REG_MUX:regMux|reg_array[1][9]   ; REG_MUX:regMux|reg_array[2][9]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.598      ;
; 0.378 ; REG_MUX:regMux|reg_array[13][11] ; REG_MUX:regMux|reg_array[14][11] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.598      ;
; 0.379 ; REG_MUX:regMux|reg_array[8][0]   ; REG_MUX:regMux|reg_array[9][0]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; REG_MUX:regMux|reg_array[7][0]   ; REG_MUX:regMux|reg_array[8][0]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; REG_MUX:regMux|reg_array[6][0]   ; REG_MUX:regMux|reg_array[7][0]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; REG_MUX:regMux|reg_array[13][1]  ; REG_MUX:regMux|reg_array[14][1]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; REG_MUX:regMux|reg_array[5][3]   ; REG_MUX:regMux|reg_array[6][3]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; REG_MUX:regMux|reg_array[9][4]   ; REG_MUX:regMux|reg_array[10][4]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; REG_MUX:regMux|reg_array[1][5]   ; REG_MUX:regMux|reg_array[2][5]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; REG_MUX:regMux|reg_array[9][8]   ; REG_MUX:regMux|reg_array[10][8]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; REG_MUX:regMux|reg_array[6][8]   ; REG_MUX:regMux|reg_array[7][8]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; REG_MUX:regMux|reg_array[8][10]  ; REG_MUX:regMux|reg_array[9][10]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; REG_MUX:regMux|reg_array[7][10]  ; REG_MUX:regMux|reg_array[8][10]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; REG_MUX:regMux|reg_array[5][11]  ; REG_MUX:regMux|reg_array[6][11]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; REG_MUX:regMux|reg_array[8][12]  ; REG_MUX:regMux|reg_array[9][12]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; REG_MUX:regMux|reg_array[5][15]  ; REG_MUX:regMux|reg_array[6][15]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.599      ;
; 0.379 ; CONTROL:dut1|state.S2            ; ce_Acc_reg                       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.599      ;
; 0.380 ; MULT_ACC:multAcc|acc_out[30]     ; dout[15]~reg0                    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; REG_MUX:regMux|reg_array[9][0]   ; REG_MUX:regMux|reg_array[10][0]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; REG_MUX:regMux|reg_array[1][1]   ; REG_MUX:regMux|reg_array[2][1]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; REG_MUX:regMux|reg_array[10][2]  ; REG_MUX:regMux|reg_array[11][2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; REG_MUX:regMux|reg_array[1][3]   ; REG_MUX:regMux|reg_array[2][3]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; REG_MUX:regMux|reg_array[9][5]   ; REG_MUX:regMux|reg_array[10][5]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; REG_MUX:regMux|reg_array[13][7]  ; REG_MUX:regMux|reg_array[14][7]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; REG_MUX:regMux|reg_array[9][9]   ; REG_MUX:regMux|reg_array[10][9]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; REG_MUX:regMux|reg_array[4][10]  ; REG_MUX:regMux|reg_array[5][10]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; REG_MUX:regMux|reg_array[1][11]  ; REG_MUX:regMux|reg_array[2][11]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; REG_MUX:regMux|reg_array[10][12] ; REG_MUX:regMux|reg_array[11][12] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; REG_MUX:regMux|reg_array[9][13]  ; REG_MUX:regMux|reg_array[10][13] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; REG_MUX:regMux|reg_array[1][13]  ; REG_MUX:regMux|reg_array[2][13]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; REG_MUX:regMux|reg_array[7][14]  ; REG_MUX:regMux|reg_array[8][14]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; REG_MUX:regMux|reg_array[1][15]  ; REG_MUX:regMux|reg_array[2][15]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.381 ; MULT_ACC:multAcc|acc_out[33]     ; dout[18]~reg0                    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; MULT_ACC:multAcc|acc_out[31]     ; dout[16]~reg0                    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; MULT_ACC:multAcc|acc_out[28]     ; dout[13]~reg0                    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; REG_MUX:regMux|reg_array[9][2]   ; REG_MUX:regMux|reg_array[10][2]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; REG_MUX:regMux|reg_array[7][4]   ; REG_MUX:regMux|reg_array[8][4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; REG_MUX:regMux|reg_array[10][6]  ; REG_MUX:regMux|reg_array[11][6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; REG_MUX:regMux|reg_array[9][6]   ; REG_MUX:regMux|reg_array[10][6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; REG_MUX:regMux|reg_array[5][7]   ; REG_MUX:regMux|reg_array[6][7]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; REG_MUX:regMux|reg_array[13][9]  ; REG_MUX:regMux|reg_array[14][9]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; REG_MUX:regMux|reg_array[4][14]  ; REG_MUX:regMux|reg_array[5][14]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.601      ;
; 0.381 ; REG_MUX:regMux|reg_array[13][15] ; REG_MUX:regMux|reg_array[14][15] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.601      ;
; 0.382 ; REG_MUX:regMux|reg_array[9][12]  ; REG_MUX:regMux|reg_array[10][12] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.602      ;
; 0.389 ; CONTROL:dut1|state.S3            ; CONTROL:dut1|state.S0            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.609      ;
; 0.390 ; CONTROL:dut1|state.S0            ; CONTROL:dut1|state.S1            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.610      ;
; 0.393 ; REG_MUX:regMux|reg_array[6][12]  ; REG_MUX:regMux|reg_array[7][12]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.613      ;
; 0.394 ; MULT_ACC:multAcc|acc_out[25]     ; dout[10]~reg0                    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.614      ;
; 0.400 ; CONTROL:dut1|addr[1]             ; addr_reg[1]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.619      ;
; 0.485 ; MULT_ACC:multAcc|acc_out[29]     ; dout[14]~reg0                    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.705      ;
; 0.486 ; MULT_ACC:multAcc|acc_out[32]     ; dout[17]~reg0                    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.706      ;
; 0.495 ; CONTROL:dut1|addr[0]             ; addr_reg[0]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.714      ;
; 0.499 ; ROM:rom|data[8]                  ; data_reg[8]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.719      ;
; 0.501 ; ROM:rom|data[4]                  ; data_reg[4]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.721      ;
; 0.501 ; CONTROL:dut1|addr[4]             ; addr_reg[4]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.720      ;
; 0.502 ; ROM:rom|data[11]                 ; data_reg[11]                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.722      ;
; 0.504 ; ROM:rom|data[17]                 ; data_reg[17]                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.724      ;
; 0.506 ; REG_MUX:regMux|reg_array[3][4]   ; REG_MUX:regMux|reg_array[4][4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.726      ;
; 0.506 ; REG_MUX:regMux|reg_array[10][7]  ; REG_MUX:regMux|reg_array[11][7]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.726      ;
; 0.509 ; ROM:rom|data[3]                  ; data_reg[3]                      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.729      ;
; 0.509 ; REG_MUX:regMux|reg_array[12][13] ; REG_MUX:regMux|reg_array[13][13] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.729      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 16
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 10.760 ns




+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 174.95 MHz ; 174.95 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 2.284 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 3.531 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+-------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 2.284 ; data_reg2[2]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[3]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[4]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[5]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[6]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[7]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[8]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[9]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[10]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[11]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[12]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[17]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[14]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[17]~_Duplicate_1 ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[16]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[17]~_Duplicate_2 ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[0]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.284 ; data_reg2[1]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.742      ;
; 2.303 ; dout_mux_reg2[0]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.723      ;
; 2.303 ; dout_mux_reg2[1]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.723      ;
; 2.303 ; dout_mux_reg2[2]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.723      ;
; 2.303 ; dout_mux_reg2[3]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.723      ;
; 2.303 ; dout_mux_reg2[4]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.723      ;
; 2.303 ; dout_mux_reg2[5]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.723      ;
; 2.303 ; dout_mux_reg2[6]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.723      ;
; 2.303 ; dout_mux_reg2[7]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.723      ;
; 2.303 ; dout_mux_reg2[8]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.723      ;
; 2.303 ; dout_mux_reg2[9]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.723      ;
; 2.303 ; dout_mux_reg2[10]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.723      ;
; 2.303 ; dout_mux_reg2[11]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.723      ;
; 2.303 ; dout_mux_reg2[12]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.723      ;
; 2.303 ; dout_mux_reg2[13]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.723      ;
; 2.303 ; dout_mux_reg2[14]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.723      ;
; 2.303 ; dout_mux_reg2[15]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.723      ;
; 2.318 ; data_reg2[2]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[3]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[4]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[5]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[6]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[7]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[8]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[9]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[10]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[11]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[12]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[17]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[14]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[17]~_Duplicate_1 ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[16]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[17]~_Duplicate_2 ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[0]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.318 ; data_reg2[1]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.708      ;
; 2.337 ; dout_mux_reg2[0]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.689      ;
; 2.337 ; dout_mux_reg2[1]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.689      ;
; 2.337 ; dout_mux_reg2[2]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.689      ;
; 2.337 ; dout_mux_reg2[3]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.689      ;
; 2.337 ; dout_mux_reg2[4]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.689      ;
; 2.337 ; dout_mux_reg2[5]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.689      ;
; 2.337 ; dout_mux_reg2[6]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.689      ;
; 2.337 ; dout_mux_reg2[7]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.689      ;
; 2.337 ; dout_mux_reg2[8]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.689      ;
; 2.337 ; dout_mux_reg2[9]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.689      ;
; 2.337 ; dout_mux_reg2[10]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.689      ;
; 2.337 ; dout_mux_reg2[11]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.689      ;
; 2.337 ; dout_mux_reg2[12]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.689      ;
; 2.337 ; dout_mux_reg2[13]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.689      ;
; 2.337 ; dout_mux_reg2[14]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.689      ;
; 2.337 ; dout_mux_reg2[15]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.689      ;
; 2.384 ; data_reg2[2]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[3]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[4]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[5]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[6]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[7]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[8]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[9]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[10]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[11]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[12]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[17]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[14]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[17]~_Duplicate_1 ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[16]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[17]~_Duplicate_2 ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[0]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.384 ; data_reg2[1]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.642      ;
; 2.403 ; dout_mux_reg2[0]           ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.623      ;
; 2.403 ; dout_mux_reg2[1]           ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.623      ;
; 2.403 ; dout_mux_reg2[2]           ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.623      ;
; 2.403 ; dout_mux_reg2[3]           ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.623      ;
; 2.403 ; dout_mux_reg2[4]           ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.623      ;
; 2.403 ; dout_mux_reg2[5]           ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.623      ;
; 2.403 ; dout_mux_reg2[6]           ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.623      ;
; 2.403 ; dout_mux_reg2[7]           ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.623      ;
; 2.403 ; dout_mux_reg2[8]           ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.623      ;
; 2.403 ; dout_mux_reg2[9]           ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.623      ;
; 2.403 ; dout_mux_reg2[10]          ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.623      ;
; 2.403 ; dout_mux_reg2[11]          ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.623      ;
; 2.403 ; dout_mux_reg2[12]          ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.623      ;
; 2.403 ; dout_mux_reg2[13]          ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.031      ; 5.623      ;
+-------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; CONTROL:dut1|state.S2            ; CONTROL:dut1|state.S2            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; CONTROL:dut1|fin_count           ; CONTROL:dut1|fin_count           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; CONTROL:dut1|state.S0            ; CONTROL:dut1|state.S0            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.337 ; ce_Reg_reg2                      ; ce_Reg_reg3                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.537      ;
; 0.337 ; REG_MUX:regMux|reg_array[12][8]  ; REG_MUX:regMux|reg_array[13][8]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.537      ;
; 0.337 ; REG_MUX:regMux|reg_array[6][9]   ; REG_MUX:regMux|reg_array[7][9]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.537      ;
; 0.337 ; REG_MUX:regMux|reg_array[13][10] ; REG_MUX:regMux|reg_array[14][10] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.537      ;
; 0.337 ; REG_MUX:regMux|reg_array[15][15] ; REG_MUX:regMux|reg_array[16][15] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.537      ;
; 0.338 ; REG_MUX:regMux|reg_array[10][3]  ; REG_MUX:regMux|reg_array[11][3]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; REG_MUX:regMux|reg_array[15][5]  ; REG_MUX:regMux|reg_array[16][5]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; REG_MUX:regMux|reg_array[4][5]   ; REG_MUX:regMux|reg_array[5][5]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; REG_MUX:regMux|reg_array[0][7]   ; REG_MUX:regMux|reg_array[1][7]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; REG_MUX:regMux|reg_array[8][9]   ; REG_MUX:regMux|reg_array[9][9]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; REG_MUX:regMux|reg_array[12][11] ; REG_MUX:regMux|reg_array[13][11] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; REG_MUX:regMux|reg_array[10][11] ; REG_MUX:regMux|reg_array[11][11] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; REG_MUX:regMux|reg_array[6][13]  ; REG_MUX:regMux|reg_array[7][13]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; REG_MUX:regMux|reg_array[6][14]  ; REG_MUX:regMux|reg_array[7][14]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.538      ;
; 0.339 ; REG_MUX:regMux|reg_array[5][0]   ; REG_MUX:regMux|reg_array[6][0]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; REG_MUX:regMux|reg_array[0][1]   ; REG_MUX:regMux|reg_array[1][1]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; REG_MUX:regMux|reg_array[13][2]  ; REG_MUX:regMux|reg_array[14][2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; REG_MUX:regMux|reg_array[12][3]  ; REG_MUX:regMux|reg_array[13][3]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; REG_MUX:regMux|reg_array[4][3]   ; REG_MUX:regMux|reg_array[5][3]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; REG_MUX:regMux|reg_array[8][5]   ; REG_MUX:regMux|reg_array[9][5]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; REG_MUX:regMux|reg_array[15][9]  ; REG_MUX:regMux|reg_array[16][9]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; REG_MUX:regMux|reg_array[4][9]   ; REG_MUX:regMux|reg_array[5][9]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; REG_MUX:regMux|reg_array[6][10]  ; REG_MUX:regMux|reg_array[7][10]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; REG_MUX:regMux|reg_array[3][10]  ; REG_MUX:regMux|reg_array[4][10]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.340 ; ce_Reg_reg                       ; ce_Reg_reg2                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.540      ;
; 0.340 ; ROM:rom|data[9]                  ; data_reg[9]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.540      ;
; 0.340 ; REG_MUX:regMux|reg_array[3][2]   ; REG_MUX:regMux|reg_array[4][2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; REG_MUX:regMux|reg_array[13][6]  ; REG_MUX:regMux|reg_array[14][6]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.540      ;
; 0.340 ; REG_MUX:regMux|reg_array[4][11]  ; REG_MUX:regMux|reg_array[5][11]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.540      ;
; 0.340 ; REG_MUX:regMux|reg_array[10][15] ; REG_MUX:regMux|reg_array[11][15] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.540      ;
; 0.341 ; REG_MUX:regMux|reg_array[3][14]  ; REG_MUX:regMux|reg_array[4][14]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.541      ;
; 0.342 ; REG_MUX:regMux|reg_array[12][4]  ; REG_MUX:regMux|reg_array[13][4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.541      ;
; 0.342 ; REG_MUX:regMux|reg_array[10][10] ; REG_MUX:regMux|reg_array[11][10] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.542      ;
; 0.342 ; REG_MUX:regMux|reg_array[8][12]  ; REG_MUX:regMux|reg_array[9][12]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.542      ;
; 0.342 ; REG_MUX:regMux|reg_array[5][15]  ; REG_MUX:regMux|reg_array[6][15]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.542      ;
; 0.343 ; REG_MUX:regMux|reg_array[13][3]  ; REG_MUX:regMux|reg_array[14][3]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; REG_MUX:regMux|reg_array[1][7]   ; REG_MUX:regMux|reg_array[2][7]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; REG_MUX:regMux|reg_array[1][9]   ; REG_MUX:regMux|reg_array[2][9]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; REG_MUX:regMux|reg_array[4][10]  ; REG_MUX:regMux|reg_array[5][10]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; REG_MUX:regMux|reg_array[13][11] ; REG_MUX:regMux|reg_array[14][11] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.543      ;
; 0.343 ; REG_MUX:regMux|reg_array[1][15]  ; REG_MUX:regMux|reg_array[2][15]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.543      ;
; 0.344 ; MULT_ACC:multAcc|acc_out[33]     ; dout[18]~reg0                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; REG_MUX:regMux|reg_array[8][0]   ; REG_MUX:regMux|reg_array[9][0]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; REG_MUX:regMux|reg_array[7][0]   ; REG_MUX:regMux|reg_array[8][0]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; REG_MUX:regMux|reg_array[6][0]   ; REG_MUX:regMux|reg_array[7][0]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; REG_MUX:regMux|reg_array[13][1]  ; REG_MUX:regMux|reg_array[14][1]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; REG_MUX:regMux|reg_array[1][1]   ; REG_MUX:regMux|reg_array[2][1]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; REG_MUX:regMux|reg_array[5][3]   ; REG_MUX:regMux|reg_array[6][3]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; REG_MUX:regMux|reg_array[6][4]   ; REG_MUX:regMux|reg_array[7][4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.543      ;
; 0.344 ; REG_MUX:regMux|reg_array[1][5]   ; REG_MUX:regMux|reg_array[2][5]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; REG_MUX:regMux|reg_array[9][8]   ; REG_MUX:regMux|reg_array[10][8]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; REG_MUX:regMux|reg_array[6][8]   ; REG_MUX:regMux|reg_array[7][8]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; REG_MUX:regMux|reg_array[9][9]   ; REG_MUX:regMux|reg_array[10][9]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; REG_MUX:regMux|reg_array[8][10]  ; REG_MUX:regMux|reg_array[9][10]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; REG_MUX:regMux|reg_array[7][10]  ; REG_MUX:regMux|reg_array[8][10]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; REG_MUX:regMux|reg_array[5][11]  ; REG_MUX:regMux|reg_array[6][11]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; CONTROL:dut1|state.S2            ; ce_Acc_reg                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.544      ;
; 0.345 ; MULT_ACC:multAcc|acc_out[30]     ; dout[15]~reg0                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; REG_MUX:regMux|reg_array[9][0]   ; REG_MUX:regMux|reg_array[10][0]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; REG_MUX:regMux|reg_array[9][4]   ; REG_MUX:regMux|reg_array[10][4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; REG_MUX:regMux|reg_array[9][5]   ; REG_MUX:regMux|reg_array[10][5]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; REG_MUX:regMux|reg_array[10][6]  ; REG_MUX:regMux|reg_array[11][6]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; REG_MUX:regMux|reg_array[9][6]   ; REG_MUX:regMux|reg_array[10][6]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; REG_MUX:regMux|reg_array[1][11]  ; REG_MUX:regMux|reg_array[2][11]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; REG_MUX:regMux|reg_array[9][13]  ; REG_MUX:regMux|reg_array[10][13] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; REG_MUX:regMux|reg_array[1][13]  ; REG_MUX:regMux|reg_array[2][13]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; REG_MUX:regMux|reg_array[7][14]  ; REG_MUX:regMux|reg_array[8][14]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.545      ;
; 0.346 ; MULT_ACC:multAcc|acc_out[31]     ; dout[16]~reg0                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; MULT_ACC:multAcc|acc_out[28]     ; dout[13]~reg0                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; REG_MUX:regMux|reg_array[10][2]  ; REG_MUX:regMux|reg_array[11][2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; REG_MUX:regMux|reg_array[9][2]   ; REG_MUX:regMux|reg_array[10][2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; REG_MUX:regMux|reg_array[1][3]   ; REG_MUX:regMux|reg_array[2][3]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; REG_MUX:regMux|reg_array[13][7]  ; REG_MUX:regMux|reg_array[14][7]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; REG_MUX:regMux|reg_array[13][9]  ; REG_MUX:regMux|reg_array[14][9]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; REG_MUX:regMux|reg_array[10][12] ; REG_MUX:regMux|reg_array[11][12] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; REG_MUX:regMux|reg_array[4][14]  ; REG_MUX:regMux|reg_array[5][14]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; REG_MUX:regMux|reg_array[13][15] ; REG_MUX:regMux|reg_array[14][15] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; CONTROL:dut1|state.S3            ; CONTROL:dut1|state.S0            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.546      ;
; 0.347 ; REG_MUX:regMux|reg_array[7][4]   ; REG_MUX:regMux|reg_array[8][4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; REG_MUX:regMux|reg_array[5][7]   ; REG_MUX:regMux|reg_array[6][7]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.547      ;
; 0.347 ; REG_MUX:regMux|reg_array[9][12]  ; REG_MUX:regMux|reg_array[10][12] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.547      ;
; 0.347 ; CONTROL:dut1|state.S0            ; CONTROL:dut1|state.S1            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.547      ;
; 0.357 ; MULT_ACC:multAcc|acc_out[25]     ; dout[10]~reg0                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.557      ;
; 0.357 ; REG_MUX:regMux|reg_array[6][12]  ; REG_MUX:regMux|reg_array[7][12]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.557      ;
; 0.361 ; CONTROL:dut1|addr[1]             ; addr_reg[1]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.561      ;
; 0.437 ; MULT_ACC:multAcc|acc_out[32]     ; dout[17]~reg0                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.637      ;
; 0.437 ; MULT_ACC:multAcc|acc_out[29]     ; dout[14]~reg0                    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.637      ;
; 0.443 ; CONTROL:dut1|addr[0]             ; addr_reg[0]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.643      ;
; 0.450 ; CONTROL:dut1|addr[4]             ; addr_reg[4]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.650      ;
; 0.459 ; ROM:rom|data[8]                  ; data_reg[8]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.659      ;
; 0.461 ; ROM:rom|data[4]                  ; data_reg[4]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.661      ;
; 0.462 ; ROM:rom|data[11]                 ; data_reg[11]                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.662      ;
; 0.464 ; ROM:rom|data[17]                 ; data_reg[17]                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.664      ;
; 0.464 ; REG_MUX:regMux|reg_array[2][0]   ; REG_MUX:regMux|reg_array[3][0]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.664      ;
; 0.464 ; REG_MUX:regMux|reg_array[3][3]   ; REG_MUX:regMux|reg_array[4][3]   ; clk          ; clk         ; 0.000        ; 0.056      ; 0.664      ;
; 0.464 ; REG_MUX:regMux|reg_array[12][6]  ; REG_MUX:regMux|reg_array[13][6]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.664      ;
; 0.464 ; REG_MUX:regMux|reg_array[16][7]  ; dout_mux_reg[7]                  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.664      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 16
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 11.328 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.278 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 3.412 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+-------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 4.278 ; data_reg2[2]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[3]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[4]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[5]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[6]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[7]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[8]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[9]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[10]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[11]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[12]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[17]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[14]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[17]~_Duplicate_1 ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[16]              ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[17]~_Duplicate_2 ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[0]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.278 ; data_reg2[1]               ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.714      ;
; 4.282 ; data_reg2[2]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[3]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[4]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[5]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[6]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[7]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[8]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[9]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[10]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[11]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[12]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[17]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[14]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[17]~_Duplicate_1 ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[16]              ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[17]~_Duplicate_2 ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[0]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.282 ; data_reg2[1]               ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.710      ;
; 4.322 ; dout_mux_reg2[0]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.670      ;
; 4.322 ; dout_mux_reg2[1]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.670      ;
; 4.322 ; dout_mux_reg2[2]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.670      ;
; 4.322 ; dout_mux_reg2[3]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.670      ;
; 4.322 ; dout_mux_reg2[4]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.670      ;
; 4.322 ; dout_mux_reg2[5]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.670      ;
; 4.322 ; dout_mux_reg2[6]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.670      ;
; 4.322 ; dout_mux_reg2[7]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.670      ;
; 4.322 ; dout_mux_reg2[8]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.670      ;
; 4.322 ; dout_mux_reg2[9]           ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.670      ;
; 4.322 ; dout_mux_reg2[10]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.670      ;
; 4.322 ; dout_mux_reg2[11]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.670      ;
; 4.322 ; dout_mux_reg2[12]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.670      ;
; 4.322 ; dout_mux_reg2[13]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.670      ;
; 4.322 ; dout_mux_reg2[14]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.670      ;
; 4.322 ; dout_mux_reg2[15]          ; MULT_ACC:multAcc|acc_out[33] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.670      ;
; 4.326 ; dout_mux_reg2[0]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.666      ;
; 4.326 ; dout_mux_reg2[1]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.666      ;
; 4.326 ; dout_mux_reg2[2]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.666      ;
; 4.326 ; dout_mux_reg2[3]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.666      ;
; 4.326 ; dout_mux_reg2[4]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.666      ;
; 4.326 ; dout_mux_reg2[5]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.666      ;
; 4.326 ; dout_mux_reg2[6]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.666      ;
; 4.326 ; dout_mux_reg2[7]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.666      ;
; 4.326 ; dout_mux_reg2[8]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.666      ;
; 4.326 ; dout_mux_reg2[9]           ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.666      ;
; 4.326 ; dout_mux_reg2[10]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.666      ;
; 4.326 ; dout_mux_reg2[11]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.666      ;
; 4.326 ; dout_mux_reg2[12]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.666      ;
; 4.326 ; dout_mux_reg2[13]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.666      ;
; 4.326 ; dout_mux_reg2[14]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.666      ;
; 4.326 ; dout_mux_reg2[15]          ; MULT_ACC:multAcc|acc_out[32] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.666      ;
; 4.346 ; data_reg2[2]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[3]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[4]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[5]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[6]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[7]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[8]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[9]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[10]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[11]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[12]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[17]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[14]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[17]~_Duplicate_1 ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[16]              ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[17]~_Duplicate_2 ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[0]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.346 ; data_reg2[1]               ; MULT_ACC:multAcc|acc_out[31] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.646      ;
; 4.350 ; data_reg2[2]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.642      ;
; 4.350 ; data_reg2[3]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.642      ;
; 4.350 ; data_reg2[4]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.642      ;
; 4.350 ; data_reg2[5]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.642      ;
; 4.350 ; data_reg2[6]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.642      ;
; 4.350 ; data_reg2[7]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.642      ;
; 4.350 ; data_reg2[8]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.642      ;
; 4.350 ; data_reg2[9]               ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.642      ;
; 4.350 ; data_reg2[10]              ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.642      ;
; 4.350 ; data_reg2[11]              ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.642      ;
; 4.350 ; data_reg2[12]              ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.642      ;
; 4.350 ; data_reg2[17]              ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.642      ;
; 4.350 ; data_reg2[14]              ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.642      ;
; 4.350 ; data_reg2[17]~_Duplicate_1 ; MULT_ACC:multAcc|acc_out[30] ; clk          ; clk         ; 8.000        ; 0.005      ; 3.642      ;
+-------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; CONTROL:dut1|state.S2            ; CONTROL:dut1|state.S2            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CONTROL:dut1|fin_count           ; CONTROL:dut1|fin_count           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CONTROL:dut1|state.S0            ; CONTROL:dut1|state.S0            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; ce_Reg_reg2                      ; ce_Reg_reg3                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; REG_MUX:regMux|reg_array[10][3]  ; REG_MUX:regMux|reg_array[11][3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; REG_MUX:regMux|reg_array[4][3]   ; REG_MUX:regMux|reg_array[5][3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; REG_MUX:regMux|reg_array[13][2]  ; REG_MUX:regMux|reg_array[14][2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; REG_MUX:regMux|reg_array[15][5]  ; REG_MUX:regMux|reg_array[16][5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; REG_MUX:regMux|reg_array[4][5]   ; REG_MUX:regMux|reg_array[5][5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; REG_MUX:regMux|reg_array[0][7]   ; REG_MUX:regMux|reg_array[1][7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; REG_MUX:regMux|reg_array[12][8]  ; REG_MUX:regMux|reg_array[13][8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; REG_MUX:regMux|reg_array[15][9]  ; REG_MUX:regMux|reg_array[16][9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; REG_MUX:regMux|reg_array[8][9]   ; REG_MUX:regMux|reg_array[9][9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; REG_MUX:regMux|reg_array[6][9]   ; REG_MUX:regMux|reg_array[7][9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; REG_MUX:regMux|reg_array[13][10] ; REG_MUX:regMux|reg_array[14][10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; REG_MUX:regMux|reg_array[3][10]  ; REG_MUX:regMux|reg_array[4][10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; REG_MUX:regMux|reg_array[12][11] ; REG_MUX:regMux|reg_array[13][11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; REG_MUX:regMux|reg_array[10][11] ; REG_MUX:regMux|reg_array[11][11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; REG_MUX:regMux|reg_array[6][13]  ; REG_MUX:regMux|reg_array[7][13]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; REG_MUX:regMux|reg_array[6][14]  ; REG_MUX:regMux|reg_array[7][14]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; REG_MUX:regMux|reg_array[15][15] ; REG_MUX:regMux|reg_array[16][15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; REG_MUX:regMux|reg_array[5][0]   ; REG_MUX:regMux|reg_array[6][0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; REG_MUX:regMux|reg_array[0][1]   ; REG_MUX:regMux|reg_array[1][1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; REG_MUX:regMux|reg_array[13][3]  ; REG_MUX:regMux|reg_array[14][3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; REG_MUX:regMux|reg_array[12][3]  ; REG_MUX:regMux|reg_array[13][3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; REG_MUX:regMux|reg_array[8][5]   ; REG_MUX:regMux|reg_array[9][5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; ce_Reg_reg                       ; ce_Reg_reg2                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; REG_MUX:regMux|reg_array[3][2]   ; REG_MUX:regMux|reg_array[4][2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; REG_MUX:regMux|reg_array[4][9]   ; REG_MUX:regMux|reg_array[5][9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; REG_MUX:regMux|reg_array[10][10] ; REG_MUX:regMux|reg_array[11][10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; REG_MUX:regMux|reg_array[6][10]  ; REG_MUX:regMux|reg_array[7][10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; REG_MUX:regMux|reg_array[4][11]  ; REG_MUX:regMux|reg_array[5][11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; REG_MUX:regMux|reg_array[8][12]  ; REG_MUX:regMux|reg_array[9][12]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; ROM:rom|data[9]                  ; data_reg[9]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; REG_MUX:regMux|reg_array[6][0]   ; REG_MUX:regMux|reg_array[7][0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; REG_MUX:regMux|reg_array[5][3]   ; REG_MUX:regMux|reg_array[6][3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; REG_MUX:regMux|reg_array[12][4]  ; REG_MUX:regMux|reg_array[13][4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; REG_MUX:regMux|reg_array[9][4]   ; REG_MUX:regMux|reg_array[10][4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; REG_MUX:regMux|reg_array[6][4]   ; REG_MUX:regMux|reg_array[7][4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; REG_MUX:regMux|reg_array[13][6]  ; REG_MUX:regMux|reg_array[14][6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; REG_MUX:regMux|reg_array[1][7]   ; REG_MUX:regMux|reg_array[2][7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; REG_MUX:regMux|reg_array[13][11] ; REG_MUX:regMux|reg_array[14][11] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; REG_MUX:regMux|reg_array[3][14]  ; REG_MUX:regMux|reg_array[4][14]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; REG_MUX:regMux|reg_array[10][15] ; REG_MUX:regMux|reg_array[11][15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; REG_MUX:regMux|reg_array[9][0]   ; REG_MUX:regMux|reg_array[10][0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[8][0]   ; REG_MUX:regMux|reg_array[9][0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[7][0]   ; REG_MUX:regMux|reg_array[8][0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[13][1]  ; REG_MUX:regMux|reg_array[14][1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[1][3]   ; REG_MUX:regMux|reg_array[2][3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; REG_MUX:regMux|reg_array[9][5]   ; REG_MUX:regMux|reg_array[10][5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[1][5]   ; REG_MUX:regMux|reg_array[2][5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[9][6]   ; REG_MUX:regMux|reg_array[10][6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[9][8]   ; REG_MUX:regMux|reg_array[10][8]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[6][8]   ; REG_MUX:regMux|reg_array[7][8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[9][9]   ; REG_MUX:regMux|reg_array[10][9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[1][9]   ; REG_MUX:regMux|reg_array[2][9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[8][10]  ; REG_MUX:regMux|reg_array[9][10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[7][10]  ; REG_MUX:regMux|reg_array[8][10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[5][11]  ; REG_MUX:regMux|reg_array[6][11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[1][11]  ; REG_MUX:regMux|reg_array[2][11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[1][13]  ; REG_MUX:regMux|reg_array[2][13]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[5][15]  ; REG_MUX:regMux|reg_array[6][15]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; REG_MUX:regMux|reg_array[1][15]  ; REG_MUX:regMux|reg_array[2][15]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; CONTROL:dut1|state.S2            ; ce_Acc_reg                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; MULT_ACC:multAcc|acc_out[33]     ; dout[18]~reg0                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; REG_MUX:regMux|reg_array[1][1]   ; REG_MUX:regMux|reg_array[2][1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; REG_MUX:regMux|reg_array[10][2]  ; REG_MUX:regMux|reg_array[11][2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; REG_MUX:regMux|reg_array[9][2]   ; REG_MUX:regMux|reg_array[10][2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; REG_MUX:regMux|reg_array[7][4]   ; REG_MUX:regMux|reg_array[8][4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; REG_MUX:regMux|reg_array[10][6]  ; REG_MUX:regMux|reg_array[11][6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; REG_MUX:regMux|reg_array[13][9]  ; REG_MUX:regMux|reg_array[14][9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; REG_MUX:regMux|reg_array[4][10]  ; REG_MUX:regMux|reg_array[5][10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; REG_MUX:regMux|reg_array[7][14]  ; REG_MUX:regMux|reg_array[8][14]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; REG_MUX:regMux|reg_array[4][14]  ; REG_MUX:regMux|reg_array[5][14]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; MULT_ACC:multAcc|acc_out[31]     ; dout[16]~reg0                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; MULT_ACC:multAcc|acc_out[30]     ; dout[15]~reg0                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; MULT_ACC:multAcc|acc_out[28]     ; dout[13]~reg0                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; REG_MUX:regMux|reg_array[13][7]  ; REG_MUX:regMux|reg_array[14][7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; REG_MUX:regMux|reg_array[5][7]   ; REG_MUX:regMux|reg_array[6][7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; REG_MUX:regMux|reg_array[10][12] ; REG_MUX:regMux|reg_array[11][12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; REG_MUX:regMux|reg_array[9][13]  ; REG_MUX:regMux|reg_array[10][13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; REG_MUX:regMux|reg_array[13][15] ; REG_MUX:regMux|reg_array[14][15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; REG_MUX:regMux|reg_array[9][12]  ; REG_MUX:regMux|reg_array[10][12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.207 ; MULT_ACC:multAcc|acc_out[25]     ; dout[10]~reg0                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; REG_MUX:regMux|reg_array[6][12]  ; REG_MUX:regMux|reg_array[7][12]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.209 ; CONTROL:dut1|state.S3            ; CONTROL:dut1|state.S0            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; CONTROL:dut1|addr[1]             ; addr_reg[1]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; CONTROL:dut1|state.S0            ; CONTROL:dut1|state.S1            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.330      ;
; 0.255 ; ROM:rom|data[8]                  ; data_reg[8]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.376      ;
; 0.257 ; ROM:rom|data[4]                  ; data_reg[4]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.378      ;
; 0.257 ; ROM:rom|data[11]                 ; data_reg[11]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.378      ;
; 0.258 ; MULT_ACC:multAcc|acc_out[32]     ; dout[17]~reg0                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.378      ;
; 0.258 ; ROM:rom|data[17]                 ; data_reg[17]                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.379      ;
; 0.259 ; MULT_ACC:multAcc|acc_out[29]     ; dout[14]~reg0                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.379      ;
; 0.260 ; REG_MUX:regMux|reg_array[3][4]   ; REG_MUX:regMux|reg_array[4][4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.380      ;
; 0.260 ; REG_MUX:regMux|reg_array[10][7]  ; REG_MUX:regMux|reg_array[11][7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.380      ;
; 0.261 ; ROM:rom|data[3]                  ; data_reg[3]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.382      ;
; 0.262 ; REG_MUX:regMux|reg_array[12][13] ; REG_MUX:regMux|reg_array[13][13] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.382      ;
; 0.262 ; REG_MUX:regMux|reg_array[13][14] ; REG_MUX:regMux|reg_array[14][14] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.385      ;
; 0.262 ; CONTROL:dut1|addr[0]             ; addr_reg[0]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.382      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 16
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 12.994 ns




+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.496 ; 0.187 ; N/A      ; N/A     ; 3.412               ;
;  clk             ; 1.496 ; 0.187 ; N/A      ; N/A     ; 3.412               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; val_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dout[18]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; val_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[8]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[9]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[10]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[11]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[12]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[13]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[14]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; din[15]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; val_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; dout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; dout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; dout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; dout[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; dout[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; dout[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; dout[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; dout[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; dout[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; dout[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; dout[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; dout[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; dout[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; dout[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; dout[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; dout[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; dout[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; dout[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; dout[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; val_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; dout[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; dout[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dout[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dout[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; dout[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dout[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; dout[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; dout[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; dout[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dout[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; dout[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dout[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dout[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dout[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; dout[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dout[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; val_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; dout[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dout[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dout[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dout[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dout[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dout[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; dout[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; dout[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dout[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 22186    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 22186    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 23    ; 23   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; din[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[4]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[5]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[6]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[7]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[8]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[9]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[10]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[11]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[12]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[13]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[14]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[15]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; val_in     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dout[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[16]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[17]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[18]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; val_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; din[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[4]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[5]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[6]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[7]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[8]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[9]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[10]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[11]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[12]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[13]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[14]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din[15]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; val_in     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dout[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[16]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[17]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dout[18]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; val_out     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Wed May 11 11:36:12 2022
Info: Command: quartus_sta SEC_FILTER -c SEC_FILTER
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'SEC_FILTER.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 1.496
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.496               0.000 clk 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.480
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.480               0.000 clk 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 16
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 10.760 ns
    Info (332114): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.284
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.284               0.000 clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.531
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.531               0.000 clk 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 16
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 11.328 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 4.278
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.278               0.000 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.412
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.412               0.000 clk 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 16
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 12.994 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4747 megabytes
    Info: Processing ended: Wed May 11 11:36:15 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


