\documentclass[12pt]{article}
\usepackage[cp1251]{inputenc}
\usepackage[russian]{babel}
\usepackage[T1]{fontenc} %cm-super
\usepackage{indentfirst}

\usepackage[left=2cm,right=2cm,
top=1cm,bottom=0.5cm,bindingoffset=0cm]{geometry} % поля

\title{Отчет по диссертации\\
<<Исследование методов генерации программ для тестирования модулей
управления памяти микропроцессоров>>}

\author{Корныхин Евгений Валерьевич}

\date{научный руководитель: д.ф.~-~м.н. Петренко Александр
Константинович}

\begin{document}
\maketitle

\paragraph{Постановка задачи}

Системное функциональное тестирование микропроцессоров выполняется с
использованием множества программ на языке ассемблера
(\emph{тестовых программ}). Среди всевозможных методов
автоматической генерации тестовых программ выделяются методы,
транслирующие заранее подготовленные \emph{тестовые шаблоны} в
тестовые программы. Тестовые шаблоны представляют собой
декларативное описание тестовых программ, включающее требования на
последовательность инструкций, на аргументы инструкций, на состояние
микропроцессора (тестовые ситуации). Такие тестовые шаблоны могут
быть получены систематически на основе модели микропроцессора, что
делает актуальным их использование для обеспечения качественного
тестирования. Для тестирования модулей управления памяти (MMU)
микропроцессоров тестовые шаблоны включают в себя требования на
успешность обращения к управляемым ими буферами (кэш-попадания и
кэш-промахи).

Среди существующих методов построения тестовых программ для тестовых
шаблонов можно выделить методы, использующие \emph{разрешение
ограничений} (в зарубежной литературе этот термин называется
\emph{constraints}). Предлагаемые в литературе (среди открытых
источников) методы для построения и разрешения ограничений,
описывающих кэш-попадания и кэш-промахи, либо являются
немасштабируемыми, либо плохо переносимыми на разные архитектуры
микропроцессоров.

Поэтому была поставлена задача исследования и разработки методов
построения тестовых программ для тестовых шаблонов, нацеленных на
тестирование модулей управления памяти микропроцессоров с улучшением
показателей масштабируемости и переносимости.

\paragraph{Результаты}

Основные научные результаты, полученные в рамках диссертационной
работы, состоят в следующем:

\begin{enumerate}
\item предложена модель модулей управления памятью (выделяются
\emph{кэширующие буферы} и \emph{таблицы} и на них определяются
отношения);
\item предложен метод генерации ограничений (т.н. метод
\emph{совместной генерации ограничений}) для тестовых шаблонов,
нацеленных на тестирование инструкций обращения к памяти; метод
использует данное начальное состояние микропроцессора и строит
тестовую программу, не меняющую состояние MMU; метод не является
полным, однако его корректность в диссертации доказана;
\item предложен метод \emph{зеркальной генерации} ограничений для тестовых
шаблонов, нацеленных на тестирование инструкций обращения к памяти;
метод не использует данное начальное состояние микропроцессора; в
отличие от метода совместной генерации метод зеркальной генерации
является полным для важных стратегий вытеснения (критерий полноты
приведен в диссертации), кроме того в диссертации доказана
корректность этого метода;
\item предложен метод описания стратегий вытеснения в кэширующих буферах в виде
ограничений \emph{перебором диапазонов вытеснения};
\item предложен метод описания стратегий вытеснения в кэширующих буферах в виде
ограничений \emph{с использованием функций полезности};
\item предложено новое определение стратегии вытеснения PseudoLRU
\emph{на ветвях бинарного дерева}.
\end{enumerate}

Кроме рассмотрения общего случая в диссертации приведены классы
тестовых шаблонов, для которых достаточно использовать более простые
ограничения. Предложенные методы генерации ограничений для тестовых
шаблонов (методы совместной и зеркальной генерации ограничений) не
фиксируют способ построения ограничений, описывающих стратегии
вытеснения. В диссертации приведены сведения о том, какие методы
генерации ограничений для шаблонов и для стратегий вытеснения
сочетаются лучше других в зависимости от структуры шаблонов и модели
микропроцессора.

\paragraph{Эксперименты}

Был написан прототип генератора тестовых программ для
микропроцессора архитектуры MIPS. Были проведены эксперименты,
показавшие, что использование совместной генерации на произвольных
начальных данных дает возможность построить тестовые программы для
35-40\% тестовых шаблонов; на подготовленных начальных данных
применением совместной генерации удается достичь 55-60\% покрытия
для тестовых шаблонов. Зеркальным методом (в силу его полноты)
удалось построить тестовые программы для всех совместных тестовых
шаблонов.

Кроме того в диссертации построены модели модулей управления памятью
для таких архитектур микропроцессоров как PowerPC, Alpha и Pentium.
Это дает возможность применить предлагаемые в диссертации методы
построения генераторов тестовых программ и для этих архитектур.

\paragraph{Публикации}
Основные результаты диссертации докладывались на следующих
конференциях и семинарах:
\begin{enumerate}
\item Второй весенний коллоквиум молодых исследователей в области программной
инженерии (SYRCoSE: Spring Young Researchers Colloquium on Software
Engineering, г. Санкт-Петербург, 2008 г.);
\item XVI Международная конференция студентов, аспирантов и молодых учёных
<<Ломоносов>> (г.Москва, 2009 г.);
\item XVI Всероссийская межвузовская научно-техническая конференция студентов
и аспирантов <<Микроэлектроника и информатика - 2009>> (г.Москва,
Зеленоград, 2009 г.);
\item Третий весенний коллоквиум молодых исследователей в области программной
инженерии (SYRCoSE: Spring Young Researchers Colloquium on Software
Engineering, г. Москва, 2009 г.);
\item IV летняя международная школа аспирантов по научным
вычислениям (г.Москва, 2009 г.);
%\item EWDTS-2009
\item Семинарах Института системного программирования РАН (г. Москва, 2009
г.).
\end{enumerate}

Публикации в научных журналах и сборниках:
\begin{enumerate}

\item Корныхин E. Генерация тестовых данных для тестирования
механизмов кэширования и трансляции адресов микропроцессоров //
Программирование, т.36(1), 2010 (готовится к печати);

\item Корныхин Е. Генерация тестовых данных для системного функционального
тестирования FIFO-кэш-памяти микропроцессоров // Вычислительные
методы и программирование, т.10, 2009;

\item Корныхин Е. Генерация тестовых данных для тестирования арифметических операций центральных
процессоров // Труды Института Системного Программирования РАН,
т.15, 2008;

\item Корныхин E. Генерация тестовых данных для
системного функционального тестирования микропроцессоров с учетом
кэширования и трансляции адресов // Труды Института Системного
Программирования РАН, 2009;

\item Kornikhin E. Test Data Generation
for Arithmetic Subsystem of CPUs MIPS64 // Proc. of Spring Young
Researchers Colloqium on Software Engineering, 2008;

\item Корныхин
E. Система генерации тестовых программ с использованием ограничений
ТЕСЛА // Сборник тезисов конференции Ломоносов, 2009;

\item Корныхин
E. Система генерации тестовых данных для системного функционального
тестирования микропроцессоров ТЕСЛА // Сборник тезисом конференции
<<Микроэлектроника и информатика>>, 2009;

\item Kornikhin E. Test
Data Generation for LRU Cache-Memory testing // Proc. of Spring
Young Researchers Colloqium on Software Engineering, 2009;

\item Kornikhin E. SMT-based Test Program Generation for Cache-memory
Testing // Proc. of the 7th IEEE EAST-WEST DESIGN \& TEST SYMPOSIUM,
2009.
\end{enumerate}

\vspace{5cm}

18 сентября 2009 года

Корныхин Е.В.

\end{document}
