Fitter report for TOP
Tue Feb 14 22:43:28 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Tue Feb 14 22:43:28 2012         ;
; Quartus II 32-bit Version          ; 11.1 Build 216 11/23/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; TOP                                           ;
; Top-level Entity Name              ; TOP                                           ;
; Family                             ; Cyclone III                                   ;
; Device                             ; EP3C16F484C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 732 / 15,408 ( 5 % )                          ;
;     Total combinational functions  ; 530 / 15,408 ( 3 % )                          ;
;     Dedicated logic registers      ; 518 / 15,408 ( 3 % )                          ;
; Total registers                    ; 518                                           ;
; Total pins                         ; 20 / 347 ( 6 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                               ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; aluOut[0]  ; Missing drive strength and slew rate ;
; aluOut[1]  ; Missing drive strength and slew rate ;
; aluOut[2]  ; Missing drive strength and slew rate ;
; aluOut[3]  ; Missing drive strength and slew rate ;
; aluOut[4]  ; Missing drive strength and slew rate ;
; aluOut[5]  ; Missing drive strength and slew rate ;
; aluOut[6]  ; Missing drive strength and slew rate ;
; aluOut[7]  ; Missing drive strength and slew rate ;
; aluOut[8]  ; Missing drive strength and slew rate ;
; aluOut[9]  ; Missing drive strength and slew rate ;
; aluOut[10] ; Missing drive strength and slew rate ;
; aluOut[11] ; Missing drive strength and slew rate ;
; aluOut[12] ; Missing drive strength and slew rate ;
; aluOut[13] ; Missing drive strength and slew rate ;
; aluOut[14] ; Missing drive strength and slew rate ;
; aluOut[15] ; Missing drive strength and slew rate ;
; aluOut[16] ; Missing drive strength and slew rate ;
; aluOut[17] ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1100 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1100 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1090    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/quartus_workspace/TOP2/TOP.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 732 / 15,408 ( 5 % ) ;
;     -- Combinational with no register       ; 214                  ;
;     -- Register only                        ; 202                  ;
;     -- Combinational with a register        ; 316                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 300                  ;
;     -- 3 input functions                    ; 148                  ;
;     -- <=2 input functions                  ; 82                   ;
;     -- Register only                        ; 202                  ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 501                  ;
;     -- arithmetic mode                      ; 29                   ;
;                                             ;                      ;
; Total registers*                            ; 518 / 17,068 ( 3 % ) ;
;     -- Dedicated logic registers            ; 518 / 15,408 ( 3 % ) ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )    ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 55 / 963 ( 6 % )     ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 20 / 347 ( 6 % )     ;
;     -- Clock pins                           ; 0 / 8 ( 0 % )        ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
; Global signals                              ; 1                    ;
; M9Ks                                        ; 0 / 56 ( 0 % )       ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 1 / 20 ( 5 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%         ;
; Peak interconnect usage (total/H/V)         ; 13% / 12% / 14%      ;
; Maximum fan-out node                        ; clk~input            ;
; Maximum fan-out                             ; 518                  ;
; Highest non-global fan-out signal           ; clk~input            ;
; Highest non-global fan-out                  ; 518                  ;
; Total fan-out                               ; 3712                 ;
; Average fan-out                             ; 2.86                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 732 / 15408 ( 4 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 214                 ; 0                              ;
;     -- Register only                        ; 202                 ; 0                              ;
;     -- Combinational with a register        ; 316                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 300                 ; 0                              ;
;     -- 3 input functions                    ; 148                 ; 0                              ;
;     -- <=2 input functions                  ; 82                  ; 0                              ;
;     -- Register only                        ; 202                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 501                 ; 0                              ;
;     -- arithmetic mode                      ; 29                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 518                 ; 0                              ;
;     -- Dedicated logic registers            ; 518 / 15408 ( 3 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 55 / 963 ( 5 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 20                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3707                ; 5                              ;
;     -- Registered Connections               ; 1204                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 0                              ;
;     -- Output Ports                         ; 18                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk  ; J6    ; 1        ; 0            ; 24           ; 0            ; 518                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst  ; H5    ; 1        ; 0            ; 27           ; 0            ; 197                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; aluOut[0]  ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; aluOut[10] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; aluOut[11] ; V11   ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; aluOut[12] ; Y10   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; aluOut[13] ; J4    ; 1        ; 0            ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; aluOut[14] ; K16   ; 6        ; 41           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; aluOut[15] ; J16   ; 6        ; 41           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; aluOut[16] ; T11   ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; aluOut[17] ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; aluOut[1]  ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; aluOut[2]  ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; aluOut[3]  ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; aluOut[4]  ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; aluOut[5]  ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; aluOut[6]  ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; aluOut[7]  ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; aluOut[8]  ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; aluOut[9]  ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13         ; Use as regular IO        ; aluOut[10]              ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 33 ( 52 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 3 / 46 ( 7 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 4 / 43 ( 9 % )   ; 2.5V          ; --           ;
; 7        ; 1 / 47 ( 2 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; aluOut[9]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; aluOut[8]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; aluOut[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; aluOut[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; aluOut[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; aluOut[10]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; aluOut[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; aluOut[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; aluOut[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; aluOut[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; aluOut[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; aluOut[13]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; aluOut[15]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; aluOut[17]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; aluOut[14]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; aluOut[16]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; aluOut[11]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; aluOut[12]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                            ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name  ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------+--------------+
; |TOP                       ; 732 (36)    ; 518 (18)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 20   ; 0            ; 214 (18)     ; 202 (18)          ; 316 (0)          ; |TOP                 ;              ;
;    |AC_IR:mux|             ; 76 (76)     ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 29 (29)           ; 43 (43)          ; |TOP|AC_IR:mux       ;              ;
;    |ALU:alu1|              ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 19 (19)          ; |TOP|ALU:alu1        ;              ;
;    |ControlBlock:cb|       ; 96 (96)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 27 (27)          ; |TOP|ControlBlock:cb ;              ;
;    |MAR:mar1|              ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 25 (25)          ; |TOP|MAR:mar1        ;              ;
;    |Memory:mem|            ; 302 (302)   ; 252 (252)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 100 (100)         ; 152 (152)        ; |TOP|Memory:mem      ;              ;
;    |PC_MD:mux1|            ; 54 (54)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 49 (49)          ; |TOP|PC_MD:mux1      ;              ;
;    |Stack:stack1|          ; 99 (99)     ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 54 (54)           ; 38 (38)          ; |TOP|Stack:stack1    ;              ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; aluOut[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aluOut[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk        ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; rst        ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                         ;
+------------------------------------------+-------------------+---------+
; Source Pin / Fanout                      ; Pad To Core Index ; Setting ;
+------------------------------------------+-------------------+---------+
; clk                                      ;                   ;         ;
;      - aluOut[0]~reg0                    ; 1                 ; 0       ;
;      - aluOut[1]~reg0                    ; 1                 ; 0       ;
;      - aluOut[2]~reg0                    ; 0                 ; 0       ;
;      - aluOut[3]~reg0                    ; 1                 ; 0       ;
;      - aluOut[4]~reg0                    ; 1                 ; 0       ;
;      - aluOut[5]~reg0                    ; 1                 ; 0       ;
;      - aluOut[6]~reg0                    ; 1                 ; 0       ;
;      - aluOut[7]~reg0                    ; 1                 ; 0       ;
;      - aluOut[8]~reg0                    ; 1                 ; 0       ;
;      - aluOut[9]~reg0                    ; 1                 ; 0       ;
;      - aluOut[10]~reg0                   ; 1                 ; 0       ;
;      - aluOut[11]~reg0                   ; 1                 ; 0       ;
;      - aluOut[12]~reg0                   ; 1                 ; 0       ;
;      - aluOut[13]~reg0                   ; 0                 ; 0       ;
;      - aluOut[14]~reg0                   ; 1                 ; 0       ;
;      - aluOut[15]~reg0                   ; 1                 ; 0       ;
;      - aluOut[16]~reg0                   ; 1                 ; 0       ;
;      - aluOut[17]~reg0                   ; 1                 ; 0       ;
;      - AC_IR:mux|out_data[17]            ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[16]            ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[15]            ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[14]            ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[13]            ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[12]            ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[11]            ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[10]            ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[9]             ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[8]             ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[7]             ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[6]             ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[5]             ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[4]             ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[3]             ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[2]             ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[1]             ; 0                 ; 0       ;
;      - AC_IR:mux|out_data[0]             ; 0                 ; 0       ;
;      - ControlBlock:cb|stack_read        ; 1                 ; 0       ;
;      - PC_MD:mux1|out_data[12]           ; 0                 ; 0       ;
;      - PC_MD:mux1|out_data[11]           ; 0                 ; 0       ;
;      - PC_MD:mux1|out_data[10]           ; 1                 ; 0       ;
;      - PC_MD:mux1|out_data[9]            ; 1                 ; 0       ;
;      - PC_MD:mux1|out_data[8]            ; 1                 ; 0       ;
;      - PC_MD:mux1|out_data[7]            ; 1                 ; 0       ;
;      - PC_MD:mux1|out_data[6]            ; 1                 ; 0       ;
;      - PC_MD:mux1|out_data[5]            ; 1                 ; 0       ;
;      - PC_MD:mux1|out_data[4]            ; 1                 ; 0       ;
;      - PC_MD:mux1|out_data[3]            ; 1                 ; 0       ;
;      - PC_MD:mux1|out_data[2]            ; 1                 ; 0       ;
;      - PC_MD:mux1|out_data[1]            ; 1                 ; 0       ;
;      - PC_MD:mux1|out_data[0]            ; 0                 ; 0       ;
;      - ControlBlock:cb|alu_enable        ; 0                 ; 0       ;
;      - ControlBlock:cb|ac_read           ; 0                 ; 0       ;
;      - ControlBlock:cb|ir_read           ; 0                 ; 0       ;
;      - ControlBlock:cb|ac_write          ; 0                 ; 0       ;
;      - PC_MD:mux1|MD[17]                 ; 1                 ; 0       ;
;      - ControlBlock:cb|md_read           ; 0                 ; 0       ;
;      - ControlBlock:cb|pc_read           ; 0                 ; 0       ;
;      - ControlBlock:cb|md_write          ; 0                 ; 0       ;
;      - ControlBlock:cb|count[3]          ; 0                 ; 0       ;
;      - ControlBlock:cb|count[2]          ; 0                 ; 0       ;
;      - ControlBlock:cb|count[1]          ; 0                 ; 0       ;
;      - ControlBlock:cb|count[0]          ; 0                 ; 0       ;
;      - PC_MD:mux1|MD[16]                 ; 1                 ; 0       ;
;      - PC_MD:mux1|MD[15]                 ; 1                 ; 0       ;
;      - PC_MD:mux1|MD[14]                 ; 1                 ; 0       ;
;      - PC_MD:mux1|MD[13]                 ; 0                 ; 0       ;
;      - PC_MD:mux1|MD[12]                 ; 0                 ; 0       ;
;      - PC_MD:mux1|MD[11]                 ; 0                 ; 0       ;
;      - PC_MD:mux1|MD[10]                 ; 0                 ; 0       ;
;      - PC_MD:mux1|MD[9]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|MD[8]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|MD[7]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|MD[6]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|MD[5]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|MD[4]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|MD[3]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|MD[2]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|MD[1]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|MD[0]                  ; 0                 ; 0       ;
;      - ControlBlock:cb|ir_write          ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[17]        ; 0                 ; 0       ;
;      - Stack:stack1|SP[1]                ; 1                 ; 0       ;
;      - Memory:mem|out_dat_add[16]        ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[15]        ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[14]        ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[13]        ; 0                 ; 0       ;
;      - ControlBlock:cb|inc_pc            ; 0                 ; 0       ;
;      - ControlBlock:cb|pc_write          ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[12]        ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[11]        ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[10]        ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[9]         ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[8]         ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[7]         ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[6]         ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[5]         ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[4]         ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[3]         ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[2]         ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[1]         ; 0                 ; 0       ;
;      - Memory:mem|out_dat_add[0]         ; 0                 ; 0       ;
;      - ControlBlock:cb|mem_write         ; 0                 ; 0       ;
;      - ControlBlock:cb|mem_read          ; 0                 ; 0       ;
;      - ControlBlock:cb|ma_read           ; 0                 ; 0       ;
;      - ControlBlock:cb|ma_write          ; 0                 ; 0       ;
;      - Stack:stack1|out_stack_data[0]    ; 1                 ; 0       ;
;      - Stack:stack1|out_stack_data[1]    ; 1                 ; 0       ;
;      - Stack:stack1|out_stack_data[2]    ; 1                 ; 0       ;
;      - Stack:stack1|out_stack_data[3]    ; 1                 ; 0       ;
;      - Stack:stack1|out_stack_data[4]    ; 1                 ; 0       ;
;      - Stack:stack1|out_stack_data[5]    ; 1                 ; 0       ;
;      - Stack:stack1|out_stack_data[6]    ; 1                 ; 0       ;
;      - Stack:stack1|out_stack_data[7]    ; 1                 ; 0       ;
;      - Stack:stack1|out_stack_data[8]    ; 1                 ; 0       ;
;      - Stack:stack1|out_stack_data[9]    ; 0                 ; 0       ;
;      - Stack:stack1|out_stack_data[10]   ; 0                 ; 0       ;
;      - Stack:stack1|out_stack_data[11]   ; 0                 ; 0       ;
;      - Stack:stack1|out_stack_data[12]   ; 0                 ; 0       ;
;      - Stack:stack1|out_stack_data[13]   ; 0                 ; 0       ;
;      - Stack:stack1|out_stack_data[14]   ; 0                 ; 0       ;
;      - Stack:stack1|out_stack_data[15]   ; 1                 ; 0       ;
;      - Stack:stack1|out_stack_data[16]   ; 1                 ; 0       ;
;      - Stack:stack1|out_stack_data[17]   ; 0                 ; 0       ;
;      - Stack:stack1|SP[0]                ; 0                 ; 0       ;
;      - PC_MD:mux1|PC[0]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|PC[1]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|PC[2]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|PC[3]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|PC[4]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|PC[5]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|PC[6]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|PC[7]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|PC[8]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|PC[9]                  ; 0                 ; 0       ;
;      - PC_MD:mux1|PC[10]                 ; 0                 ; 0       ;
;      - PC_MD:mux1|PC[11]                 ; 0                 ; 0       ;
;      - PC_MD:mux1|PC[12]                 ; 0                 ; 0       ;
;      - ControlBlock:cb|aluop[1]          ; 0                 ; 0       ;
;      - ControlBlock:cb|aluop[2]          ; 0                 ; 0       ;
;      - ControlBlock:cb|aluop[0]          ; 0                 ; 0       ;
;      - PC_MD:mux1|out_data[13]           ; 0                 ; 0       ;
;      - PC_MD:mux1|out_data[14]           ; 0                 ; 0       ;
;      - PC_MD:mux1|out_data[15]           ; 0                 ; 0       ;
;      - PC_MD:mux1|out_data[16]           ; 0                 ; 0       ;
;      - PC_MD:mux1|out_data[17]           ; 0                 ; 0       ;
;      - AC_IR:mux|AC[0]                   ; 0                 ; 0       ;
;      - AC_IR:mux|IR[0]                   ; 0                 ; 0       ;
;      - Stack:stack1|Stack~18             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~54             ; 1                 ; 0       ;
;      - Stack:stack1|Stack~36             ; 1                 ; 0       ;
;      - Stack:stack1|Stack~0              ; 0                 ; 0       ;
;      - ControlBlock:cb|md_write_mem      ; 0                 ; 0       ;
;      - AC_IR:mux|opcode[2]               ; 0                 ; 0       ;
;      - AC_IR:mux|opcode[1]               ; 0                 ; 0       ;
;      - AC_IR:mux|opcode[0]               ; 0                 ; 0       ;
;      - Stack:stack1|Stack~37             ; 1                 ; 0       ;
;      - Stack:stack1|Stack~55             ; 1                 ; 0       ;
;      - Stack:stack1|Stack~19             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~1              ; 0                 ; 0       ;
;      - AC_IR:mux|AC[1]                   ; 0                 ; 0       ;
;      - AC_IR:mux|IR[1]                   ; 0                 ; 0       ;
;      - Stack:stack1|Stack~20             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~56             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~38             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~2              ; 0                 ; 0       ;
;      - AC_IR:mux|AC[2]                   ; 0                 ; 0       ;
;      - AC_IR:mux|IR[2]                   ; 0                 ; 0       ;
;      - Stack:stack1|Stack~39             ; 1                 ; 0       ;
;      - Stack:stack1|Stack~57             ; 1                 ; 0       ;
;      - Stack:stack1|Stack~21             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~3              ; 0                 ; 0       ;
;      - AC_IR:mux|AC[3]                   ; 0                 ; 0       ;
;      - AC_IR:mux|IR[3]                   ; 0                 ; 0       ;
;      - Stack:stack1|Stack~22             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~58             ; 1                 ; 0       ;
;      - Stack:stack1|Stack~40             ; 1                 ; 0       ;
;      - Stack:stack1|Stack~4              ; 0                 ; 0       ;
;      - AC_IR:mux|AC[4]                   ; 0                 ; 0       ;
;      - AC_IR:mux|IR[4]                   ; 1                 ; 0       ;
;      - Stack:stack1|Stack~41             ; 1                 ; 0       ;
;      - Stack:stack1|Stack~59             ; 1                 ; 0       ;
;      - Stack:stack1|Stack~23             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~5              ; 0                 ; 0       ;
;      - AC_IR:mux|AC[5]                   ; 0                 ; 0       ;
;      - AC_IR:mux|IR[5]                   ; 1                 ; 0       ;
;      - Stack:stack1|Stack~24             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~60             ; 1                 ; 0       ;
;      - Stack:stack1|Stack~42             ; 1                 ; 0       ;
;      - Stack:stack1|Stack~6              ; 0                 ; 0       ;
;      - AC_IR:mux|AC[6]                   ; 0                 ; 0       ;
;      - AC_IR:mux|IR[6]                   ; 1                 ; 0       ;
;      - Stack:stack1|Stack~43             ; 1                 ; 0       ;
;      - Stack:stack1|Stack~61             ; 1                 ; 0       ;
;      - Stack:stack1|Stack~25             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~7              ; 0                 ; 0       ;
;      - AC_IR:mux|AC[7]                   ; 0                 ; 0       ;
;      - AC_IR:mux|IR[7]                   ; 1                 ; 0       ;
;      - Stack:stack1|Stack~26             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~62             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~44             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~8              ; 0                 ; 0       ;
;      - AC_IR:mux|AC[8]                   ; 0                 ; 0       ;
;      - AC_IR:mux|IR[8]                   ; 1                 ; 0       ;
;      - Stack:stack1|Stack~27             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~63             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~45             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~9              ; 0                 ; 0       ;
;      - AC_IR:mux|AC[9]                   ; 0                 ; 0       ;
;      - AC_IR:mux|IR[9]                   ; 1                 ; 0       ;
;      - Stack:stack1|Stack~28             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~64             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~46             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~10             ; 0                 ; 0       ;
;      - AC_IR:mux|AC[10]                  ; 1                 ; 0       ;
;      - AC_IR:mux|IR[10]                  ; 0                 ; 0       ;
;      - Stack:stack1|Stack~29             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~65             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~47             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~11             ; 0                 ; 0       ;
;      - AC_IR:mux|AC[11]                  ; 1                 ; 0       ;
;      - AC_IR:mux|IR[11]                  ; 0                 ; 0       ;
;      - Stack:stack1|Stack~30             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~66             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~48             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~12             ; 0                 ; 0       ;
;      - AC_IR:mux|AC[12]                  ; 1                 ; 0       ;
;      - AC_IR:mux|IR[12]                  ; 0                 ; 0       ;
;      - Stack:stack1|Stack~31             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~67             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~49             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~13             ; 0                 ; 0       ;
;      - AC_IR:mux|AC[13]                  ; 1                 ; 0       ;
;      - AC_IR:mux|IR[13]                  ; 1                 ; 0       ;
;      - Stack:stack1|Stack~32             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~68             ; 1                 ; 0       ;
;      - Stack:stack1|Stack~50             ; 1                 ; 0       ;
;      - Stack:stack1|Stack~14             ; 0                 ; 0       ;
;      - AC_IR:mux|AC[14]                  ; 0                 ; 0       ;
;      - AC_IR:mux|IR[14]                  ; 1                 ; 0       ;
;      - Stack:stack1|Stack~33             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~69             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~51             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~15             ; 0                 ; 0       ;
;      - AC_IR:mux|AC[15]                  ; 1                 ; 0       ;
;      - AC_IR:mux|IR[15]                  ; 0                 ; 0       ;
;      - Stack:stack1|Stack~34             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~70             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~52             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~16             ; 0                 ; 0       ;
;      - AC_IR:mux|AC[16]                  ; 1                 ; 0       ;
;      - AC_IR:mux|IR[16]                  ; 0                 ; 0       ;
;      - Stack:stack1|Stack~35             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~71             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~53             ; 0                 ; 0       ;
;      - Stack:stack1|Stack~17             ; 0                 ; 0       ;
;      - AC_IR:mux|AC[17]                  ; 1                 ; 0       ;
;      - AC_IR:mux|IR[17]                  ; 0                 ; 0       ;
;      - ControlBlock:cb|stack_write       ; 0                 ; 0       ;
;      - Memory:mem|Mem[6][0]              ; 0                 ; 0       ;
;      - MAR:mar1|MAR_out[1]               ; 0                 ; 0       ;
;      - Memory:mem|Mem[5][0]              ; 0                 ; 0       ;
;      - MAR:mar1|MAR_out[0]               ; 0                 ; 0       ;
;      - Memory:mem|Mem[4][0]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][0]              ; 0                 ; 0       ;
;      - MAR:mar1|MAR_out[2]               ; 0                 ; 0       ;
;      - Memory:mem|Mem[9][0]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[10][0]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[8][0]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[11][0]             ; 0                 ; 0       ;
;      - MAR:mar1|MAR_out[3]               ; 0                 ; 0       ;
;      - Memory:mem|Mem[1][0]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[2][0]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[0][0]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][0]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[12][0]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[10][1]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[9][1]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[8][1]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[11][1]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[5][1]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[6][1]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[4][1]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][1]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[2][1]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[1][1]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[0][1]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][1]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[12][1]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[6][2]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[5][2]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[4][2]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][2]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[9][2]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[10][2]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[8][2]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[11][2]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[1][2]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[2][2]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[0][2]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][2]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[12][2]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[10][3]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[9][3]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[8][3]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[11][3]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[5][3]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[6][3]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[4][3]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][3]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[2][3]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[1][3]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[0][3]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][3]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[12][3]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[6][4]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[5][4]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[4][4]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][4]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[9][4]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[10][4]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[8][4]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[11][4]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[1][4]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[2][4]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[0][4]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][4]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[12][4]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[10][5]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[9][5]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[8][5]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[11][5]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[5][5]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[6][5]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[4][5]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][5]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[2][5]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[1][5]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[0][5]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][5]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[12][5]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[6][6]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[5][6]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[4][6]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][6]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[9][6]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[10][6]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[8][6]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[11][6]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[1][6]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[2][6]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[0][6]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][6]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[12][6]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[10][7]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[9][7]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[8][7]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[11][7]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[5][7]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[6][7]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[4][7]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][7]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[2][7]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[1][7]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[0][7]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][7]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[12][7]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[6][8]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[5][8]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[4][8]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][8]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[9][8]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[10][8]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[8][8]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[11][8]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[1][8]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[2][8]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[0][8]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][8]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[12][8]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[10][9]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[9][9]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[8][9]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[11][9]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[5][9]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[6][9]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[4][9]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][9]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[2][9]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[1][9]              ; 0                 ; 0       ;
;      - Memory:mem|Mem[0][9]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][9]              ; 1                 ; 0       ;
;      - Memory:mem|Mem[12][9]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[6][10]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[5][10]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[4][10]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][10]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[9][10]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[10][10]            ; 1                 ; 0       ;
;      - Memory:mem|Mem[8][10]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[11][10]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[1][10]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[2][10]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[0][10]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][10]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[12][10]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[10][11]            ; 1                 ; 0       ;
;      - Memory:mem|Mem[9][11]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[8][11]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[11][11]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[5][11]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[6][11]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[4][11]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][11]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[2][11]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[1][11]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[0][11]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][11]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[12][11]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[6][12]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[5][12]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[4][12]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][12]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[9][12]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[10][12]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[8][12]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[11][12]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[1][12]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[2][12]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[0][12]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][12]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[12][12]            ; 1                 ; 0       ;
;      - Memory:mem|Mem[10][13]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[9][13]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[8][13]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[11][13]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[5][13]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[6][13]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[4][13]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][13]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[2][13]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[1][13]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[0][13]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][13]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[12][13]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[6][14]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[5][14]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[4][14]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][14]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[9][14]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[10][14]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[8][14]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[11][14]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[1][14]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[2][14]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[0][14]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][14]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[12][14]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[10][15]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[9][15]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[8][15]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[11][15]            ; 1                 ; 0       ;
;      - Memory:mem|Mem[5][15]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[6][15]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[4][15]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][15]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[2][15]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[1][15]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[0][15]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][15]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[12][15]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[6][16]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[5][16]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[4][16]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][16]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[9][16]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[10][16]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[8][16]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[11][16]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[1][16]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[2][16]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[0][16]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][16]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[12][16]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[10][17]            ; 0                 ; 0       ;
;      - Memory:mem|Mem[9][17]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[8][17]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[11][17]            ; 1                 ; 0       ;
;      - Memory:mem|Mem[5][17]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[6][17]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[4][17]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[7][17]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[2][17]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[1][17]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[0][17]             ; 1                 ; 0       ;
;      - Memory:mem|Mem[3][17]             ; 0                 ; 0       ;
;      - Memory:mem|Mem[12][17]            ; 0                 ; 0       ;
;      - MAR:mar1|MAR_out[4]               ; 0                 ; 0       ;
;      - MAR:mar1|MAR_out[5]               ; 0                 ; 0       ;
;      - MAR:mar1|MAR_out[6]               ; 0                 ; 0       ;
;      - MAR:mar1|MAR_out[7]               ; 0                 ; 0       ;
;      - MAR:mar1|MAR_out[8]               ; 0                 ; 0       ;
;      - MAR:mar1|MAR_out[9]               ; 0                 ; 0       ;
;      - MAR:mar1|MAR_out[10]              ; 0                 ; 0       ;
;      - MAR:mar1|MAR_out[11]              ; 0                 ; 0       ;
;      - MAR:mar1|MAR_out[12]              ; 0                 ; 0       ;
;      - MAR:mar1|MAR[1]                   ; 0                 ; 0       ;
;      - MAR:mar1|MAR[0]                   ; 0                 ; 0       ;
;      - MAR:mar1|MAR[2]                   ; 0                 ; 0       ;
;      - MAR:mar1|MAR[3]                   ; 1                 ; 0       ;
;      - MAR:mar1|MAR[4]                   ; 0                 ; 0       ;
;      - MAR:mar1|MAR[5]                   ; 0                 ; 0       ;
;      - MAR:mar1|MAR[6]                   ; 0                 ; 0       ;
;      - MAR:mar1|MAR[7]                   ; 0                 ; 0       ;
;      - MAR:mar1|MAR[8]                   ; 1                 ; 0       ;
;      - MAR:mar1|MAR[9]                   ; 0                 ; 0       ;
;      - MAR:mar1|MAR[10]                  ; 0                 ; 0       ;
;      - MAR:mar1|MAR[11]                  ; 0                 ; 0       ;
;      - MAR:mar1|MAR[12]                  ; 0                 ; 0       ;
; rst                                      ;                   ;         ;
;      - AC_IR:mux|out_data[17]            ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[16]            ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[15]            ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[14]            ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[13]            ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[12]            ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[11]            ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[10]            ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[9]             ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[8]             ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[7]             ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[6]             ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[5]             ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[4]             ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[3]             ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[2]             ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[1]             ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[0]             ; 0                 ; 6       ;
;      - ControlBlock:cb|stack_read        ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data[12]           ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data[11]           ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data[10]           ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data[9]            ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data[8]            ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data[7]            ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data[6]            ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data[5]            ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data[4]            ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data[3]            ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data[2]            ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data[1]            ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data[0]            ; 0                 ; 6       ;
;      - ControlBlock:cb|alu_enable        ; 0                 ; 6       ;
;      - ControlBlock:cb|ac_read           ; 0                 ; 6       ;
;      - ControlBlock:cb|ir_read           ; 0                 ; 6       ;
;      - ControlBlock:cb|ac_write          ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[17]                 ; 0                 ; 6       ;
;      - ControlBlock:cb|md_read           ; 0                 ; 6       ;
;      - ControlBlock:cb|pc_read           ; 0                 ; 6       ;
;      - ControlBlock:cb|md_write          ; 0                 ; 6       ;
;      - ControlBlock:cb|count[3]          ; 0                 ; 6       ;
;      - ControlBlock:cb|count[2]          ; 0                 ; 6       ;
;      - ControlBlock:cb|count[1]          ; 0                 ; 6       ;
;      - ControlBlock:cb|count[0]          ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[16]                 ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[15]                 ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[14]                 ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[13]                 ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[12]                 ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[11]                 ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[10]                 ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[9]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[8]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[7]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[6]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[5]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[4]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[3]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[2]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[1]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[0]                  ; 0                 ; 6       ;
;      - ControlBlock:cb|ir_write          ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[17]        ; 0                 ; 6       ;
;      - Stack:stack1|SP[1]                ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[16]        ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[15]        ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[14]        ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[13]        ; 0                 ; 6       ;
;      - ControlBlock:cb|inc_pc            ; 0                 ; 6       ;
;      - ControlBlock:cb|pc_write          ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[12]        ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[11]        ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[10]        ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[9]         ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[8]         ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[7]         ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[6]         ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[5]         ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[4]         ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[3]         ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[2]         ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[1]         ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[0]         ; 0                 ; 6       ;
;      - ControlBlock:cb|mem_write         ; 0                 ; 6       ;
;      - ControlBlock:cb|mem_read          ; 0                 ; 6       ;
;      - ControlBlock:cb|ma_read           ; 0                 ; 6       ;
;      - ControlBlock:cb|ma_write          ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[0]    ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[1]    ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[2]    ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[3]    ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[4]    ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[5]    ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[6]    ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[7]    ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[8]    ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[9]    ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[10]   ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[11]   ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[12]   ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[13]   ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[14]   ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[15]   ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[16]   ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[17]   ; 0                 ; 6       ;
;      - Stack:stack1|SP[0]                ; 0                 ; 6       ;
;      - PC_MD:mux1|PC[0]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|PC[1]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|PC[2]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|PC[3]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|PC[4]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|PC[5]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|PC[6]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|PC[7]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|PC[8]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|PC[9]                  ; 0                 ; 6       ;
;      - PC_MD:mux1|PC[10]                 ; 0                 ; 6       ;
;      - PC_MD:mux1|PC[11]                 ; 0                 ; 6       ;
;      - PC_MD:mux1|PC[12]                 ; 0                 ; 6       ;
;      - AC_IR:mux|out_data[0]~1           ; 0                 ; 6       ;
;      - Stack:stack1|out_stack_data[12]~0 ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data[14]~1         ; 0                 ; 6       ;
;      - AC_IR:mux|opcode[2]               ; 0                 ; 6       ;
;      - AC_IR:mux|opcode[1]               ; 0                 ; 6       ;
;      - AC_IR:mux|opcode[0]               ; 0                 ; 6       ;
;      - ControlBlock:cb|aluop[0]~9        ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data~15            ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data~16            ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data~17            ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data~18            ; 0                 ; 6       ;
;      - PC_MD:mux1|out_data~19            ; 0                 ; 6       ;
;      - AC_IR:mux|IR~0                    ; 0                 ; 6       ;
;      - AC_IR:mux|AC[3]~0                 ; 0                 ; 6       ;
;      - AC_IR:mux|IR[16]~2                ; 0                 ; 6       ;
;      - PC_MD:mux1|MD[13]~1               ; 0                 ; 6       ;
;      - PC_MD:mux1|PC[8]~16               ; 0                 ; 6       ;
;      - ControlBlock:cb|md_write_mem~3    ; 0                 ; 6       ;
;      - AC_IR:mux|AC~1                    ; 0                 ; 6       ;
;      - AC_IR:mux|IR~3                    ; 0                 ; 6       ;
;      - AC_IR:mux|AC~2                    ; 0                 ; 6       ;
;      - AC_IR:mux|IR~4                    ; 0                 ; 6       ;
;      - AC_IR:mux|IR~5                    ; 0                 ; 6       ;
;      - AC_IR:mux|AC~3                    ; 0                 ; 6       ;
;      - AC_IR:mux|IR~6                    ; 0                 ; 6       ;
;      - AC_IR:mux|AC~4                    ; 0                 ; 6       ;
;      - AC_IR:mux|IR~7                    ; 0                 ; 6       ;
;      - AC_IR:mux|IR~8                    ; 0                 ; 6       ;
;      - AC_IR:mux|IR~9                    ; 0                 ; 6       ;
;      - AC_IR:mux|IR~10                   ; 0                 ; 6       ;
;      - AC_IR:mux|IR~11                   ; 0                 ; 6       ;
;      - AC_IR:mux|IR~12                   ; 0                 ; 6       ;
;      - AC_IR:mux|IR~13                   ; 0                 ; 6       ;
;      - AC_IR:mux|IR~14                   ; 0                 ; 6       ;
;      - AC_IR:mux|IR~15                   ; 0                 ; 6       ;
;      - AC_IR:mux|IR~16                   ; 0                 ; 6       ;
;      - AC_IR:mux|IR~17                   ; 0                 ; 6       ;
;      - AC_IR:mux|IR~18                   ; 0                 ; 6       ;
;      - AC_IR:mux|IR~19                   ; 0                 ; 6       ;
;      - ControlBlock:cb|stack_write~0     ; 0                 ; 6       ;
;      - Memory:mem|out_dat_add[2]~8       ; 0                 ; 6       ;
;      - Memory:mem|Mem~0                  ; 0                 ; 6       ;
;      - Memory:mem|Mem[6][2]~6            ; 0                 ; 6       ;
;      - MAR:mar1|MAR_out~0                ; 0                 ; 6       ;
;      - MAR:mar1|MAR[3]~0                 ; 0                 ; 6       ;
;      - Memory:mem|Mem[5][9]~8            ; 0                 ; 6       ;
;      - MAR:mar1|MAR_out~1                ; 0                 ; 6       ;
;      - Memory:mem|Mem[4][8]~10           ; 0                 ; 6       ;
;      - Memory:mem|Mem[7][3]~12           ; 0                 ; 6       ;
;      - MAR:mar1|MAR_out~2                ; 0                 ; 6       ;
;      - Memory:mem|Mem[9][9]~15           ; 0                 ; 6       ;
;      - Memory:mem|Mem[10][17]~16         ; 0                 ; 6       ;
;      - Memory:mem|Mem[8][17]~18          ; 0                 ; 6       ;
;      - MAR:mar1|MAR_out~3                ; 0                 ; 6       ;
;      - Memory:mem|Mem[1][14]~21          ; 0                 ; 6       ;
;      - Memory:mem|Mem[2][16]~22          ; 0                 ; 6       ;
;      - Memory:mem|Mem[0][4]~23           ; 0                 ; 6       ;
;      - Memory:mem|Mem[3][11]~25          ; 0                 ; 6       ;
;      - Memory:mem|Mem[12][17]~26         ; 0                 ; 6       ;
;      - Memory:mem|Mem~27                 ; 0                 ; 6       ;
;      - Memory:mem|Mem~28                 ; 0                 ; 6       ;
;      - Memory:mem|Mem~29                 ; 0                 ; 6       ;
;      - Memory:mem|Mem~30                 ; 0                 ; 6       ;
;      - Memory:mem|Mem~31                 ; 0                 ; 6       ;
;      - Memory:mem|Mem~32                 ; 0                 ; 6       ;
;      - Memory:mem|Mem~33                 ; 0                 ; 6       ;
;      - Memory:mem|Mem~34                 ; 0                 ; 6       ;
;      - Memory:mem|Mem~35                 ; 0                 ; 6       ;
;      - MAR:mar1|MAR_out~4                ; 0                 ; 6       ;
;      - MAR:mar1|MAR_out~5                ; 0                 ; 6       ;
;      - MAR:mar1|MAR_out~6                ; 0                 ; 6       ;
;      - MAR:mar1|MAR_out~7                ; 0                 ; 6       ;
;      - MAR:mar1|MAR_out~8                ; 0                 ; 6       ;
;      - MAR:mar1|MAR_out~9                ; 0                 ; 6       ;
;      - MAR:mar1|MAR_out~10               ; 0                 ; 6       ;
;      - MAR:mar1|MAR_out~11               ; 0                 ; 6       ;
;      - MAR:mar1|MAR_out~12               ; 0                 ; 6       ;
;      - MAR:mar1|MAR[3]~1                 ; 0                 ; 6       ;
+------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                             ;
+-----------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                              ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; AC_IR:mux|AC[3]~0                 ; LCCOMB_X21_Y16_N0  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AC_IR:mux|IR[16]~2                ; LCCOMB_X21_Y16_N20 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AC_IR:mux|out_data[0]~1           ; LCCOMB_X21_Y16_N6  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ALU:alu1|out[17]~0                ; LCCOMB_X20_Y21_N10 ; 18      ; Latch enable              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; ControlBlock:cb|aluop[0]~9        ; LCCOMB_X20_Y21_N0  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ControlBlock:cb|count[3]          ; FF_X22_Y20_N1      ; 38      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; ControlBlock:cb|inc_pc            ; FF_X21_Y20_N7      ; 15      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; ControlBlock:cb|stack_read        ; FF_X20_Y18_N3      ; 22      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; MAR:mar1|MAR[3]~0                 ; LCCOMB_X19_Y15_N28 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MAR:mar1|MAR[3]~1                 ; LCCOMB_X19_Y15_N6  ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[0][4]~23           ; LCCOMB_X23_Y17_N28 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[10][17]~17         ; LCCOMB_X24_Y18_N10 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[11][17]~19         ; LCCOMB_X24_Y18_N4  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[12][17]~26         ; LCCOMB_X20_Y16_N30 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[1][14]~21          ; LCCOMB_X23_Y17_N26 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[2][16]~22          ; LCCOMB_X23_Y14_N14 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[3][11]~25          ; LCCOMB_X23_Y17_N30 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[4][8]~10           ; LCCOMB_X21_Y15_N30 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[5][9]~8            ; LCCOMB_X23_Y17_N14 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[6][2]~6            ; LCCOMB_X22_Y14_N6  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[7][3]~12           ; LCCOMB_X23_Y17_N8  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[8][17]~18          ; LCCOMB_X23_Y17_N6  ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Memory:mem|Mem[9][9]~15           ; LCCOMB_X23_Y17_N12 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Memory:mem|out_dat_add[2]~8       ; LCCOMB_X24_Y15_N26 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PC_MD:mux1|MD[13]~1               ; LCCOMB_X24_Y15_N12 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PC_MD:mux1|PC[8]~16               ; LCCOMB_X24_Y15_N8  ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; PC_MD:mux1|out_data[14]~2         ; LCCOMB_X24_Y15_N10 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Stack:stack1|Stack~108            ; LCCOMB_X20_Y20_N24 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Stack:stack1|Stack~109            ; LCCOMB_X20_Y20_N18 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Stack:stack1|Stack~110            ; LCCOMB_X20_Y20_N28 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Stack:stack1|Stack~111            ; LCCOMB_X20_Y20_N14 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Stack:stack1|out_stack_data[12]~0 ; LCCOMB_X20_Y20_N22 ; 22      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clk                               ; PIN_J6             ; 518     ; Clock                     ; no     ; --                   ; --               ; --                        ;
; rst                               ; PIN_H5             ; 197     ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
+-----------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                    ;
+--------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name               ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ALU:alu1|out[17]~0 ; LCCOMB_X20_Y21_N10 ; 18      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
+--------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------+
; Non-Global High Fan-Out Signals             ;
+-----------------------------------+---------+
; Name                              ; Fan-Out ;
+-----------------------------------+---------+
; clk~input                         ; 518     ;
; rst~input                         ; 197     ;
; MAR:mar1|MAR_out[0]               ; 90      ;
; MAR:mar1|MAR_out[1]               ; 89      ;
; MAR:mar1|MAR_out[3]               ; 40      ;
; ControlBlock:cb|count[0]          ; 39      ;
; ControlBlock:cb|count[3]          ; 38      ;
; ControlBlock:cb|count[1]          ; 36      ;
; ControlBlock:cb|count[2]          ; 35      ;
; Stack:stack1|SP[0]                ; 30      ;
; MAR:mar1|MAR_out[2]               ; 29      ;
; Stack:stack1|SP[1]                ; 24      ;
; AC_IR:mux|opcode[2]               ; 23      ;
; ControlBlock:cb|md_write_mem      ; 23      ;
; Stack:stack1|out_stack_data[12]~0 ; 22      ;
; ControlBlock:cb|md_read           ; 22      ;
; ControlBlock:cb|ac_read           ; 22      ;
; ControlBlock:cb|stack_read        ; 22      ;
; AC_IR:mux|opcode[1]               ; 19      ;
; Memory:mem|Mem[12][17]~26         ; 18      ;
; Memory:mem|Mem[3][11]~25          ; 18      ;
; Memory:mem|Mem[0][4]~23           ; 18      ;
; Memory:mem|Mem[2][16]~22          ; 18      ;
; Memory:mem|Mem[1][14]~21          ; 18      ;
; Memory:mem|Mem[11][17]~19         ; 18      ;
; Memory:mem|Mem[8][17]~18          ; 18      ;
; Memory:mem|Mem[10][17]~17         ; 18      ;
; Memory:mem|Mem[9][9]~15           ; 18      ;
; Memory:mem|Mem[7][3]~12           ; 18      ;
; Memory:mem|Mem[4][8]~10           ; 18      ;
; Memory:mem|Mem[5][9]~8            ; 18      ;
; Memory:mem|Mem[6][2]~6            ; 18      ;
; Memory:mem|out_dat_add[2]~8       ; 18      ;
; PC_MD:mux1|MD[13]~1               ; 18      ;
; Stack:stack1|Stack~111            ; 18      ;
; Stack:stack1|Stack~110            ; 18      ;
; Stack:stack1|Stack~109            ; 18      ;
; Stack:stack1|Stack~108            ; 18      ;
; AC_IR:mux|IR[16]~2                ; 18      ;
; AC_IR:mux|AC[3]~0                 ; 18      ;
; PC_MD:mux1|out_data[14]~2         ; 18      ;
; AC_IR:mux|out_data[0]~1           ; 18      ;
; ALU:alu1|Add0~10                  ; 18      ;
; AC_IR:mux|opcode[0]               ; 17      ;
; ALU:alu1|Mux1~0                   ; 16      ;
; ALU:alu1|Add0~11                  ; 16      ;
; ControlBlock:cb|inc_pc            ; 15      ;
; ALU:alu1|out[12]                  ; 14      ;
; ALU:alu1|out[8]                   ; 14      ;
; ALU:alu1|out[6]                   ; 14      ;
; ALU:alu1|out[5]                   ; 14      ;
; ALU:alu1|out[4]                   ; 14      ;
; ALU:alu1|out[3]                   ; 14      ;
; ALU:alu1|out[2]                   ; 14      ;
; ALU:alu1|out[1]                   ; 14      ;
; ALU:alu1|out[0]                   ; 14      ;
; Stack:stack1|Add0~0               ; 14      ;
; ALU:alu1|out[11]                  ; 13      ;
; ALU:alu1|out[10]                  ; 13      ;
; ALU:alu1|out[9]                   ; 13      ;
; ALU:alu1|out[7]                   ; 13      ;
; MAR:mar1|MAR[3]~1                 ; 13      ;
; MAR:mar1|MAR[3]~0                 ; 13      ;
; PC_MD:mux1|PC[8]~16               ; 13      ;
; ALU:alu1|out[17]                  ; 12      ;
; ALU:alu1|out[16]                  ; 12      ;
; ALU:alu1|out[15]                  ; 12      ;
; ALU:alu1|out[14]                  ; 12      ;
; ALU:alu1|out[13]                  ; 12      ;
; AC_IR:mux|IR~13                   ; 12      ;
; AC_IR:mux|IR~12                   ; 12      ;
; AC_IR:mux|IR~11                   ; 12      ;
; AC_IR:mux|IR~9                    ; 12      ;
; ControlBlock:cb|aluop[1]          ; 12      ;
; AC_IR:mux|IR~16                   ; 11      ;
; AC_IR:mux|IR~15                   ; 11      ;
; AC_IR:mux|IR~14                   ; 11      ;
; ControlBlock:cb|aluop[0]          ; 11      ;
; AC_IR:mux|IR~18                   ; 10      ;
; AC_IR:mux|IR~10                   ; 10      ;
; AC_IR:mux|IR~7                    ; 10      ;
; AC_IR:mux|IR~5                    ; 10      ;
; AC_IR:mux|IR~8                    ; 9       ;
; AC_IR:mux|IR~6                    ; 9       ;
; AC_IR:mux|IR~3                    ; 9       ;
; ControlBlock:cb|aluop[2]          ; 9       ;
; Memory:mem|Mem[10][17]~13         ; 8       ;
; AC_IR:mux|IR~19                   ; 8       ;
; AC_IR:mux|IR~17                   ; 8       ;
; ControlBlock:cb|stack_write       ; 7       ;
; AC_IR:mux|IR~0                    ; 7       ;
; ControlBlock:cb|Equal1~0          ; 7       ;
; AC_IR:mux|IR~4                    ; 6       ;
; AC_IR:mux|AC~2                    ; 6       ;
; ControlBlock:cb|aluop~3           ; 6       ;
; Memory:mem|Mem[12][17]~4          ; 5       ;
; Memory:mem|Mem~0                  ; 5       ;
; ControlBlock:cb|Mux2~3            ; 5       ;
; ControlBlock:cb|aluop[2]~4        ; 5       ;
; Memory:mem|Mem~35                 ; 4       ;
; Memory:mem|Mem~33                 ; 4       ;
; Memory:mem|Mem[12][17]~9          ; 4       ;
; ControlBlock:cb|Equal1~1          ; 4       ;
; ControlBlock:cb|ma_read           ; 4       ;
; ControlBlock:cb|md_write          ; 4       ;
; ControlBlock:cb|ir_read           ; 4       ;
; ControlBlock:cb|ac_write          ; 4       ;
; Memory:mem|Mem~28                 ; 3       ;
; AC_IR:mux|AC~3                    ; 3       ;
; AC_IR:mux|AC~1                    ; 3       ;
; ControlBlock:cb|Mux0~1            ; 3       ;
; ControlBlock:cb|md_write_mem~1    ; 3       ;
; ControlBlock:cb|Decoder0~1        ; 3       ;
; ControlBlock:cb|aluop[0]~9        ; 3       ;
; ControlBlock:cb|Selector4~0       ; 3       ;
; ControlBlock:cb|md_write_mem~0    ; 3       ;
; ControlBlock:cb|mem_read          ; 3       ;
; ControlBlock:cb|mem_write         ; 3       ;
; ControlBlock:cb|pc_read           ; 3       ;
; ControlBlock:cb|aluop[2]~19       ; 2       ;
; Memory:mem|Mem~34                 ; 2       ;
; Memory:mem|Mem~29                 ; 2       ;
; Memory:mem|Mem~27                 ; 2       ;
; Memory:mem|Mem[10][17]~16         ; 2       ;
; Memory:mem|Mem[6][2]~5            ; 2       ;
; Memory:mem|Mem[10][17]~3          ; 2       ;
; Memory:mem|Mem[10][17]~2          ; 2       ;
; Memory:mem|Mem[10][17]~1          ; 2       ;
; AC_IR:mux|AC~4                    ; 2       ;
; ControlBlock:cb|Mux4~0            ; 2       ;
; ControlBlock:cb|Equal1~2          ; 2       ;
; ControlBlock:cb|md_write_mem~3    ; 2       ;
; ControlBlock:cb|md_write_mem~2    ; 2       ;
; ControlBlock:cb|Selector0~0       ; 2       ;
; AC_IR:mux|IR[17]                  ; 2       ;
; AC_IR:mux|IR[16]                  ; 2       ;
; AC_IR:mux|IR[15]                  ; 2       ;
; ControlBlock:cb|Decoder0~0        ; 2       ;
; ControlBlock:cb|Mux12~0           ; 2       ;
; output2[17]~17                    ; 2       ;
; output2[16]~16                    ; 2       ;
; output2[15]~15                    ; 2       ;
; output2[14]~14                    ; 2       ;
; output2[13]~13                    ; 2       ;
; output2[12]~12                    ; 2       ;
; output2[11]~11                    ; 2       ;
; output2[10]~10                    ; 2       ;
; output2[9]~9                      ; 2       ;
; output2[8]~8                      ; 2       ;
; output2[7]~7                      ; 2       ;
; output2[6]~6                      ; 2       ;
; output2[5]~5                      ; 2       ;
; output2[4]~4                      ; 2       ;
; output2[3]~3                      ; 2       ;
; output2[2]~2                      ; 2       ;
; output2[1]~1                      ; 2       ;
; output2[0]~0                      ; 2       ;
; ControlBlock:cb|ma_write          ; 2       ;
; ControlBlock:cb|pc_write          ; 2       ;
; ControlBlock:cb|ir_write          ; 2       ;
; PC_MD:mux1|PC[12]                 ; 2       ;
; PC_MD:mux1|PC[11]                 ; 2       ;
; PC_MD:mux1|PC[10]                 ; 2       ;
; PC_MD:mux1|PC[9]                  ; 2       ;
; PC_MD:mux1|PC[8]                  ; 2       ;
; PC_MD:mux1|PC[7]                  ; 2       ;
; PC_MD:mux1|PC[6]                  ; 2       ;
; PC_MD:mux1|PC[5]                  ; 2       ;
; PC_MD:mux1|PC[4]                  ; 2       ;
; PC_MD:mux1|PC[3]                  ; 2       ;
; PC_MD:mux1|PC[2]                  ; 2       ;
; PC_MD:mux1|PC[1]                  ; 2       ;
; PC_MD:mux1|PC[0]                  ; 2       ;
; AC_IR:mux|out_data[17]            ; 2       ;
; AC_IR:mux|out_data[16]            ; 2       ;
; AC_IR:mux|out_data[15]            ; 2       ;
; AC_IR:mux|out_data[14]            ; 2       ;
; AC_IR:mux|out_data[13]            ; 2       ;
; AC_IR:mux|out_data[12]            ; 2       ;
; AC_IR:mux|out_data[11]            ; 2       ;
; AC_IR:mux|out_data[10]            ; 2       ;
; AC_IR:mux|out_data[9]             ; 2       ;
; AC_IR:mux|out_data[8]             ; 2       ;
; AC_IR:mux|out_data[7]             ; 2       ;
; AC_IR:mux|out_data[6]             ; 2       ;
; AC_IR:mux|out_data[5]             ; 2       ;
; AC_IR:mux|out_data[4]             ; 2       ;
; AC_IR:mux|out_data[3]             ; 2       ;
; AC_IR:mux|out_data[2]             ; 2       ;
; AC_IR:mux|out_data[1]             ; 2       ;
; ControlBlock:cb|alu_enable        ; 2       ;
; AC_IR:mux|out_data[0]             ; 2       ;
; Stack:stack1|SP[0]~_wirecell      ; 1       ;
; ControlBlock:cb|Mux13~6           ; 1       ;
; ControlBlock:cb|Mux13~5           ; 1       ;
; ControlBlock:cb|Mux8~7            ; 1       ;
; ControlBlock:cb|Mux5~8            ; 1       ;
; ControlBlock:cb|Mux5~7            ; 1       ;
; ControlBlock:cb|Mux2~5            ; 1       ;
; ControlBlock:cb|alu_enable~4      ; 1       ;
; ALU:alu1|Add0~83                  ; 1       ;
; ALU:alu1|Add0~82                  ; 1       ;
; ControlBlock:cb|Mux15~2           ; 1       ;
; ControlBlock:cb|Mux15~1           ; 1       ;
; ControlBlock:cb|Mux15~0           ; 1       ;
; ControlBlock:cb|Mux13~4           ; 1       ;
; MAR:mar1|MAR_out~12               ; 1       ;
; MAR:mar1|MAR[12]                  ; 1       ;
; MAR:mar1|MAR_out~11               ; 1       ;
; MAR:mar1|MAR[11]                  ; 1       ;
; MAR:mar1|MAR_out~10               ; 1       ;
; MAR:mar1|MAR[10]                  ; 1       ;
; MAR:mar1|MAR_out~9                ; 1       ;
; MAR:mar1|MAR[9]                   ; 1       ;
; MAR:mar1|MAR_out~8                ; 1       ;
; MAR:mar1|MAR[8]                   ; 1       ;
; MAR:mar1|MAR_out~7                ; 1       ;
; MAR:mar1|MAR[7]                   ; 1       ;
; MAR:mar1|MAR_out~6                ; 1       ;
; MAR:mar1|MAR[6]                   ; 1       ;
; MAR:mar1|MAR_out~5                ; 1       ;
; MAR:mar1|MAR[5]                   ; 1       ;
; MAR:mar1|MAR_out~4                ; 1       ;
; MAR:mar1|MAR[4]                   ; 1       ;
; Memory:mem|Mem~32                 ; 1       ;
; Memory:mem|Mem~31                 ; 1       ;
; Memory:mem|Mem~30                 ; 1       ;
; ControlBlock:cb|Mux8~6            ; 1       ;
; ControlBlock:cb|Mux8~5            ; 1       ;
; ControlBlock:cb|Mux8~4            ; 1       ;
; ControlBlock:cb|Mux8~3            ; 1       ;
; ControlBlock:cb|Mux8~2            ; 1       ;
; ControlBlock:cb|Selector1~0       ; 1       ;
; Memory:mem|Mem[3][11]~24          ; 1       ;
; Memory:mem|Mem[1][14]~20          ; 1       ;
; MAR:mar1|MAR_out~3                ; 1       ;
; MAR:mar1|MAR[3]                   ; 1       ;
; Memory:mem|Mem[9][9]~14           ; 1       ;
; MAR:mar1|MAR_out~2                ; 1       ;
; MAR:mar1|MAR[2]                   ; 1       ;
; Memory:mem|Mem[7][3]~11           ; 1       ;
; MAR:mar1|MAR_out~1                ; 1       ;
; MAR:mar1|MAR[0]                   ; 1       ;
; Memory:mem|Mem[5][9]~7            ; 1       ;
; MAR:mar1|MAR_out~0                ; 1       ;
; MAR:mar1|MAR[1]                   ; 1       ;
; MAR:mar1|MAR_out[12]              ; 1       ;
; MAR:mar1|MAR_out[11]              ; 1       ;
; MAR:mar1|MAR_out[10]              ; 1       ;
; MAR:mar1|MAR_out[9]               ; 1       ;
; MAR:mar1|MAR_out[8]               ; 1       ;
; MAR:mar1|MAR_out[7]               ; 1       ;
; MAR:mar1|MAR_out[6]               ; 1       ;
; MAR:mar1|MAR_out[5]               ; 1       ;
; MAR:mar1|MAR_out[4]               ; 1       ;
; Memory:mem|out_dat_add~144        ; 1       ;
; Memory:mem|Mem[12][17]            ; 1       ;
; Memory:mem|out_dat_add~143        ; 1       ;
; Memory:mem|out_dat_add~142        ; 1       ;
; Memory:mem|Mem[3][17]             ; 1       ;
; Memory:mem|out_dat_add~141        ; 1       ;
; Memory:mem|Mem[0][17]             ; 1       ;
; Memory:mem|Mem[1][17]             ; 1       ;
; Memory:mem|Mem[2][17]             ; 1       ;
; Memory:mem|out_dat_add~140        ; 1       ;
; Memory:mem|Mem[7][17]             ; 1       ;
; Memory:mem|out_dat_add~139        ; 1       ;
; Memory:mem|Mem[4][17]             ; 1       ;
; Memory:mem|Mem[6][17]             ; 1       ;
; Memory:mem|Mem[5][17]             ; 1       ;
; Memory:mem|out_dat_add~138        ; 1       ;
; Memory:mem|Mem[11][17]            ; 1       ;
; Memory:mem|out_dat_add~137        ; 1       ;
; Memory:mem|Mem[8][17]             ; 1       ;
; Memory:mem|Mem[9][17]             ; 1       ;
; Memory:mem|Mem[10][17]            ; 1       ;
; Memory:mem|out_dat_add~136        ; 1       ;
; Memory:mem|Mem[12][16]            ; 1       ;
; Memory:mem|out_dat_add~135        ; 1       ;
; Memory:mem|out_dat_add~134        ; 1       ;
; Memory:mem|Mem[3][16]             ; 1       ;
; Memory:mem|out_dat_add~133        ; 1       ;
; Memory:mem|Mem[0][16]             ; 1       ;
; Memory:mem|Mem[2][16]             ; 1       ;
; Memory:mem|Mem[1][16]             ; 1       ;
; Memory:mem|out_dat_add~132        ; 1       ;
; Memory:mem|Mem[11][16]            ; 1       ;
; Memory:mem|out_dat_add~131        ; 1       ;
; Memory:mem|Mem[8][16]             ; 1       ;
; Memory:mem|Mem[10][16]            ; 1       ;
; Memory:mem|Mem[9][16]             ; 1       ;
; Memory:mem|out_dat_add~130        ; 1       ;
; Memory:mem|Mem[7][16]             ; 1       ;
; Memory:mem|out_dat_add~129        ; 1       ;
; Memory:mem|Mem[4][16]             ; 1       ;
; Memory:mem|Mem[5][16]             ; 1       ;
; Memory:mem|Mem[6][16]             ; 1       ;
; Memory:mem|out_dat_add~128        ; 1       ;
; Memory:mem|Mem[12][15]            ; 1       ;
; Memory:mem|out_dat_add~127        ; 1       ;
; Memory:mem|out_dat_add~126        ; 1       ;
; Memory:mem|Mem[3][15]             ; 1       ;
; Memory:mem|out_dat_add~125        ; 1       ;
; Memory:mem|Mem[0][15]             ; 1       ;
; Memory:mem|Mem[1][15]             ; 1       ;
; Memory:mem|Mem[2][15]             ; 1       ;
; Memory:mem|out_dat_add~124        ; 1       ;
; Memory:mem|Mem[7][15]             ; 1       ;
; Memory:mem|out_dat_add~123        ; 1       ;
; Memory:mem|Mem[4][15]             ; 1       ;
; Memory:mem|Mem[6][15]             ; 1       ;
; Memory:mem|Mem[5][15]             ; 1       ;
; Memory:mem|out_dat_add~122        ; 1       ;
; Memory:mem|Mem[11][15]            ; 1       ;
; Memory:mem|out_dat_add~121        ; 1       ;
; Memory:mem|Mem[8][15]             ; 1       ;
; Memory:mem|Mem[9][15]             ; 1       ;
; Memory:mem|Mem[10][15]            ; 1       ;
; Memory:mem|out_dat_add~120        ; 1       ;
; Memory:mem|Mem[12][14]            ; 1       ;
; Memory:mem|out_dat_add~119        ; 1       ;
; Memory:mem|out_dat_add~118        ; 1       ;
; Memory:mem|Mem[3][14]             ; 1       ;
; Memory:mem|out_dat_add~117        ; 1       ;
; Memory:mem|Mem[0][14]             ; 1       ;
; Memory:mem|Mem[2][14]             ; 1       ;
; Memory:mem|Mem[1][14]             ; 1       ;
; Memory:mem|out_dat_add~116        ; 1       ;
; Memory:mem|Mem[11][14]            ; 1       ;
; Memory:mem|out_dat_add~115        ; 1       ;
; Memory:mem|Mem[8][14]             ; 1       ;
; Memory:mem|Mem[10][14]            ; 1       ;
; Memory:mem|Mem[9][14]             ; 1       ;
; Memory:mem|out_dat_add~114        ; 1       ;
; Memory:mem|Mem[7][14]             ; 1       ;
; Memory:mem|out_dat_add~113        ; 1       ;
; Memory:mem|Mem[4][14]             ; 1       ;
; Memory:mem|Mem[5][14]             ; 1       ;
; Memory:mem|Mem[6][14]             ; 1       ;
; Memory:mem|out_dat_add~112        ; 1       ;
; Memory:mem|Mem[12][13]            ; 1       ;
; Memory:mem|out_dat_add~111        ; 1       ;
; Memory:mem|out_dat_add~110        ; 1       ;
; Memory:mem|Mem[3][13]             ; 1       ;
; Memory:mem|out_dat_add~109        ; 1       ;
; Memory:mem|Mem[0][13]             ; 1       ;
; Memory:mem|Mem[1][13]             ; 1       ;
; Memory:mem|Mem[2][13]             ; 1       ;
; Memory:mem|out_dat_add~108        ; 1       ;
; Memory:mem|Mem[7][13]             ; 1       ;
; Memory:mem|out_dat_add~107        ; 1       ;
; Memory:mem|Mem[4][13]             ; 1       ;
; Memory:mem|Mem[6][13]             ; 1       ;
; Memory:mem|Mem[5][13]             ; 1       ;
; Memory:mem|out_dat_add~106        ; 1       ;
; Memory:mem|Mem[11][13]            ; 1       ;
; Memory:mem|out_dat_add~105        ; 1       ;
; Memory:mem|Mem[8][13]             ; 1       ;
; Memory:mem|Mem[9][13]             ; 1       ;
; Memory:mem|Mem[10][13]            ; 1       ;
; Memory:mem|out_dat_add~104        ; 1       ;
; Memory:mem|Mem[12][12]            ; 1       ;
; Memory:mem|out_dat_add~103        ; 1       ;
; Memory:mem|out_dat_add~102        ; 1       ;
; Memory:mem|Mem[3][12]             ; 1       ;
; Memory:mem|out_dat_add~101        ; 1       ;
; Memory:mem|Mem[0][12]             ; 1       ;
; Memory:mem|Mem[2][12]             ; 1       ;
; Memory:mem|Mem[1][12]             ; 1       ;
; Memory:mem|out_dat_add~100        ; 1       ;
; Memory:mem|Mem[11][12]            ; 1       ;
; Memory:mem|out_dat_add~99         ; 1       ;
; Memory:mem|Mem[8][12]             ; 1       ;
; Memory:mem|Mem[10][12]            ; 1       ;
; Memory:mem|Mem[9][12]             ; 1       ;
; Memory:mem|out_dat_add~98         ; 1       ;
; Memory:mem|Mem[7][12]             ; 1       ;
; Memory:mem|out_dat_add~97         ; 1       ;
; Memory:mem|Mem[4][12]             ; 1       ;
; Memory:mem|Mem[5][12]             ; 1       ;
; Memory:mem|Mem[6][12]             ; 1       ;
; Memory:mem|out_dat_add~96         ; 1       ;
; Memory:mem|Mem[12][11]            ; 1       ;
; Memory:mem|out_dat_add~95         ; 1       ;
; Memory:mem|out_dat_add~94         ; 1       ;
; Memory:mem|Mem[3][11]             ; 1       ;
; Memory:mem|out_dat_add~93         ; 1       ;
; Memory:mem|Mem[0][11]             ; 1       ;
; Memory:mem|Mem[1][11]             ; 1       ;
; Memory:mem|Mem[2][11]             ; 1       ;
; Memory:mem|out_dat_add~92         ; 1       ;
; Memory:mem|Mem[7][11]             ; 1       ;
; Memory:mem|out_dat_add~91         ; 1       ;
; Memory:mem|Mem[4][11]             ; 1       ;
; Memory:mem|Mem[6][11]             ; 1       ;
; Memory:mem|Mem[5][11]             ; 1       ;
; Memory:mem|out_dat_add~90         ; 1       ;
; Memory:mem|Mem[11][11]            ; 1       ;
; Memory:mem|out_dat_add~89         ; 1       ;
; Memory:mem|Mem[8][11]             ; 1       ;
; Memory:mem|Mem[9][11]             ; 1       ;
; Memory:mem|Mem[10][11]            ; 1       ;
; Memory:mem|out_dat_add~88         ; 1       ;
; Memory:mem|Mem[12][10]            ; 1       ;
; Memory:mem|out_dat_add~87         ; 1       ;
; Memory:mem|out_dat_add~86         ; 1       ;
; Memory:mem|Mem[3][10]             ; 1       ;
; Memory:mem|out_dat_add~85         ; 1       ;
; Memory:mem|Mem[0][10]             ; 1       ;
; Memory:mem|Mem[2][10]             ; 1       ;
; Memory:mem|Mem[1][10]             ; 1       ;
; Memory:mem|out_dat_add~84         ; 1       ;
; Memory:mem|Mem[11][10]            ; 1       ;
; Memory:mem|out_dat_add~83         ; 1       ;
; Memory:mem|Mem[8][10]             ; 1       ;
; Memory:mem|Mem[10][10]            ; 1       ;
; Memory:mem|Mem[9][10]             ; 1       ;
; Memory:mem|out_dat_add~82         ; 1       ;
; Memory:mem|Mem[7][10]             ; 1       ;
; Memory:mem|out_dat_add~81         ; 1       ;
; Memory:mem|Mem[4][10]             ; 1       ;
; Memory:mem|Mem[5][10]             ; 1       ;
; Memory:mem|Mem[6][10]             ; 1       ;
; Memory:mem|out_dat_add~80         ; 1       ;
; Memory:mem|Mem[12][9]             ; 1       ;
; Memory:mem|out_dat_add~79         ; 1       ;
; Memory:mem|out_dat_add~78         ; 1       ;
; Memory:mem|Mem[3][9]              ; 1       ;
; Memory:mem|out_dat_add~77         ; 1       ;
; Memory:mem|Mem[0][9]              ; 1       ;
; Memory:mem|Mem[1][9]              ; 1       ;
; Memory:mem|Mem[2][9]              ; 1       ;
; Memory:mem|out_dat_add~76         ; 1       ;
; Memory:mem|Mem[7][9]              ; 1       ;
; Memory:mem|out_dat_add~75         ; 1       ;
; Memory:mem|Mem[4][9]              ; 1       ;
; Memory:mem|Mem[6][9]              ; 1       ;
; Memory:mem|Mem[5][9]              ; 1       ;
; Memory:mem|out_dat_add~74         ; 1       ;
; Memory:mem|Mem[11][9]             ; 1       ;
; Memory:mem|out_dat_add~73         ; 1       ;
; Memory:mem|Mem[8][9]              ; 1       ;
; Memory:mem|Mem[9][9]              ; 1       ;
; Memory:mem|Mem[10][9]             ; 1       ;
; Memory:mem|out_dat_add~72         ; 1       ;
; Memory:mem|Mem[12][8]             ; 1       ;
; Memory:mem|out_dat_add~71         ; 1       ;
; Memory:mem|out_dat_add~70         ; 1       ;
; Memory:mem|Mem[3][8]              ; 1       ;
; Memory:mem|out_dat_add~69         ; 1       ;
; Memory:mem|Mem[0][8]              ; 1       ;
; Memory:mem|Mem[2][8]              ; 1       ;
; Memory:mem|Mem[1][8]              ; 1       ;
; Memory:mem|out_dat_add~68         ; 1       ;
; Memory:mem|Mem[11][8]             ; 1       ;
; Memory:mem|out_dat_add~67         ; 1       ;
; Memory:mem|Mem[8][8]              ; 1       ;
; Memory:mem|Mem[10][8]             ; 1       ;
; Memory:mem|Mem[9][8]              ; 1       ;
; Memory:mem|out_dat_add~66         ; 1       ;
; Memory:mem|Mem[7][8]              ; 1       ;
; Memory:mem|out_dat_add~65         ; 1       ;
; Memory:mem|Mem[4][8]              ; 1       ;
; Memory:mem|Mem[5][8]              ; 1       ;
; Memory:mem|Mem[6][8]              ; 1       ;
; Memory:mem|out_dat_add~64         ; 1       ;
; Memory:mem|Mem[12][7]             ; 1       ;
; Memory:mem|out_dat_add~63         ; 1       ;
; Memory:mem|out_dat_add~62         ; 1       ;
; Memory:mem|Mem[3][7]              ; 1       ;
; Memory:mem|out_dat_add~61         ; 1       ;
; Memory:mem|Mem[0][7]              ; 1       ;
; Memory:mem|Mem[1][7]              ; 1       ;
; Memory:mem|Mem[2][7]              ; 1       ;
; Memory:mem|out_dat_add~60         ; 1       ;
; Memory:mem|Mem[7][7]              ; 1       ;
; Memory:mem|out_dat_add~59         ; 1       ;
; Memory:mem|Mem[4][7]              ; 1       ;
; Memory:mem|Mem[6][7]              ; 1       ;
; Memory:mem|Mem[5][7]              ; 1       ;
; Memory:mem|out_dat_add~58         ; 1       ;
; Memory:mem|Mem[11][7]             ; 1       ;
; Memory:mem|out_dat_add~57         ; 1       ;
; Memory:mem|Mem[8][7]              ; 1       ;
; Memory:mem|Mem[9][7]              ; 1       ;
; Memory:mem|Mem[10][7]             ; 1       ;
; Memory:mem|out_dat_add~56         ; 1       ;
; Memory:mem|Mem[12][6]             ; 1       ;
; Memory:mem|out_dat_add~55         ; 1       ;
; Memory:mem|out_dat_add~54         ; 1       ;
; Memory:mem|Mem[3][6]              ; 1       ;
; Memory:mem|out_dat_add~53         ; 1       ;
; Memory:mem|Mem[0][6]              ; 1       ;
; Memory:mem|Mem[2][6]              ; 1       ;
; Memory:mem|Mem[1][6]              ; 1       ;
; Memory:mem|out_dat_add~52         ; 1       ;
; Memory:mem|Mem[11][6]             ; 1       ;
; Memory:mem|out_dat_add~51         ; 1       ;
; Memory:mem|Mem[8][6]              ; 1       ;
; Memory:mem|Mem[10][6]             ; 1       ;
; Memory:mem|Mem[9][6]              ; 1       ;
; Memory:mem|out_dat_add~50         ; 1       ;
; Memory:mem|Mem[7][6]              ; 1       ;
; Memory:mem|out_dat_add~49         ; 1       ;
; Memory:mem|Mem[4][6]              ; 1       ;
; Memory:mem|Mem[5][6]              ; 1       ;
; Memory:mem|Mem[6][6]              ; 1       ;
; Memory:mem|out_dat_add~48         ; 1       ;
; Memory:mem|Mem[12][5]             ; 1       ;
; Memory:mem|out_dat_add~47         ; 1       ;
; Memory:mem|out_dat_add~46         ; 1       ;
; Memory:mem|Mem[3][5]              ; 1       ;
; Memory:mem|out_dat_add~45         ; 1       ;
; Memory:mem|Mem[0][5]              ; 1       ;
; Memory:mem|Mem[1][5]              ; 1       ;
; Memory:mem|Mem[2][5]              ; 1       ;
; Memory:mem|out_dat_add~44         ; 1       ;
; Memory:mem|Mem[7][5]              ; 1       ;
; Memory:mem|out_dat_add~43         ; 1       ;
; Memory:mem|Mem[4][5]              ; 1       ;
; Memory:mem|Mem[6][5]              ; 1       ;
; Memory:mem|Mem[5][5]              ; 1       ;
; Memory:mem|out_dat_add~42         ; 1       ;
; Memory:mem|Mem[11][5]             ; 1       ;
; Memory:mem|out_dat_add~41         ; 1       ;
; Memory:mem|Mem[8][5]              ; 1       ;
; Memory:mem|Mem[9][5]              ; 1       ;
; Memory:mem|Mem[10][5]             ; 1       ;
; Memory:mem|out_dat_add~40         ; 1       ;
; Memory:mem|Mem[12][4]             ; 1       ;
; Memory:mem|out_dat_add~39         ; 1       ;
; Memory:mem|out_dat_add~38         ; 1       ;
; Memory:mem|Mem[3][4]              ; 1       ;
; Memory:mem|out_dat_add~37         ; 1       ;
; Memory:mem|Mem[0][4]              ; 1       ;
; Memory:mem|Mem[2][4]              ; 1       ;
; Memory:mem|Mem[1][4]              ; 1       ;
; Memory:mem|out_dat_add~36         ; 1       ;
; Memory:mem|Mem[11][4]             ; 1       ;
; Memory:mem|out_dat_add~35         ; 1       ;
; Memory:mem|Mem[8][4]              ; 1       ;
; Memory:mem|Mem[10][4]             ; 1       ;
; Memory:mem|Mem[9][4]              ; 1       ;
; Memory:mem|out_dat_add~34         ; 1       ;
; Memory:mem|Mem[7][4]              ; 1       ;
; Memory:mem|out_dat_add~33         ; 1       ;
; Memory:mem|Mem[4][4]              ; 1       ;
; Memory:mem|Mem[5][4]              ; 1       ;
; Memory:mem|Mem[6][4]              ; 1       ;
; Memory:mem|out_dat_add~32         ; 1       ;
; Memory:mem|Mem[12][3]             ; 1       ;
; Memory:mem|out_dat_add~31         ; 1       ;
; Memory:mem|out_dat_add~30         ; 1       ;
; Memory:mem|Mem[3][3]              ; 1       ;
; Memory:mem|out_dat_add~29         ; 1       ;
; Memory:mem|Mem[0][3]              ; 1       ;
; Memory:mem|Mem[1][3]              ; 1       ;
; Memory:mem|Mem[2][3]              ; 1       ;
; Memory:mem|out_dat_add~28         ; 1       ;
; Memory:mem|Mem[7][3]              ; 1       ;
; Memory:mem|out_dat_add~27         ; 1       ;
; Memory:mem|Mem[4][3]              ; 1       ;
; Memory:mem|Mem[6][3]              ; 1       ;
; Memory:mem|Mem[5][3]              ; 1       ;
; Memory:mem|out_dat_add~26         ; 1       ;
; Memory:mem|Mem[11][3]             ; 1       ;
; Memory:mem|out_dat_add~25         ; 1       ;
; Memory:mem|Mem[8][3]              ; 1       ;
; Memory:mem|Mem[9][3]              ; 1       ;
; Memory:mem|Mem[10][3]             ; 1       ;
; Memory:mem|out_dat_add~24         ; 1       ;
; Memory:mem|Mem[12][2]             ; 1       ;
; Memory:mem|out_dat_add~23         ; 1       ;
; Memory:mem|out_dat_add~22         ; 1       ;
; Memory:mem|Mem[3][2]              ; 1       ;
; Memory:mem|out_dat_add~21         ; 1       ;
; Memory:mem|Mem[0][2]              ; 1       ;
; Memory:mem|Mem[2][2]              ; 1       ;
; Memory:mem|Mem[1][2]              ; 1       ;
; Memory:mem|out_dat_add~20         ; 1       ;
; Memory:mem|Mem[11][2]             ; 1       ;
; Memory:mem|out_dat_add~19         ; 1       ;
; Memory:mem|Mem[8][2]              ; 1       ;
; Memory:mem|Mem[10][2]             ; 1       ;
; Memory:mem|Mem[9][2]              ; 1       ;
; Memory:mem|out_dat_add~18         ; 1       ;
; Memory:mem|Mem[7][2]              ; 1       ;
; Memory:mem|out_dat_add~17         ; 1       ;
; Memory:mem|Mem[4][2]              ; 1       ;
; Memory:mem|Mem[5][2]              ; 1       ;
; Memory:mem|Mem[6][2]              ; 1       ;
; Memory:mem|out_dat_add~16         ; 1       ;
; Memory:mem|Mem[12][1]             ; 1       ;
; Memory:mem|out_dat_add~15         ; 1       ;
; Memory:mem|out_dat_add~14         ; 1       ;
; Memory:mem|Mem[3][1]              ; 1       ;
; Memory:mem|out_dat_add~13         ; 1       ;
; Memory:mem|Mem[0][1]              ; 1       ;
; Memory:mem|Mem[1][1]              ; 1       ;
; Memory:mem|Mem[2][1]              ; 1       ;
; Memory:mem|out_dat_add~12         ; 1       ;
; Memory:mem|Mem[7][1]              ; 1       ;
; Memory:mem|out_dat_add~11         ; 1       ;
; Memory:mem|Mem[4][1]              ; 1       ;
; Memory:mem|Mem[6][1]              ; 1       ;
; Memory:mem|Mem[5][1]              ; 1       ;
; Memory:mem|out_dat_add~10         ; 1       ;
; Memory:mem|Mem[11][1]             ; 1       ;
; Memory:mem|out_dat_add~9          ; 1       ;
; Memory:mem|Mem[8][1]              ; 1       ;
; Memory:mem|Mem[9][1]              ; 1       ;
; Memory:mem|Mem[10][1]             ; 1       ;
; ControlBlock:cb|Mux1~3            ; 1       ;
; ControlBlock:cb|Mux1~2            ; 1       ;
; ControlBlock:cb|Mux1~1            ; 1       ;
; ControlBlock:cb|Mux1~0            ; 1       ;
; ControlBlock:cb|Selector6~1       ; 1       ;
; ControlBlock:cb|Selector6~0       ; 1       ;
; Memory:mem|out_dat_add~7          ; 1       ;
; Memory:mem|Mem[12][0]             ; 1       ;
; Memory:mem|out_dat_add~6          ; 1       ;
; Memory:mem|out_dat_add~5          ; 1       ;
; Memory:mem|Mem[3][0]              ; 1       ;
; Memory:mem|out_dat_add~4          ; 1       ;
; Memory:mem|Mem[0][0]              ; 1       ;
; Memory:mem|Mem[2][0]              ; 1       ;
; Memory:mem|Mem[1][0]              ; 1       ;
; Memory:mem|out_dat_add~3          ; 1       ;
; Memory:mem|Mem[11][0]             ; 1       ;
; Memory:mem|out_dat_add~2          ; 1       ;
; Memory:mem|Mem[8][0]              ; 1       ;
; Memory:mem|Mem[10][0]             ; 1       ;
; Memory:mem|Mem[9][0]              ; 1       ;
; Memory:mem|out_dat_add~1          ; 1       ;
; Memory:mem|Mem[7][0]              ; 1       ;
; Memory:mem|out_dat_add~0          ; 1       ;
; Memory:mem|Mem[4][0]              ; 1       ;
; Memory:mem|Mem[5][0]              ; 1       ;
; Memory:mem|Mem[6][0]              ; 1       ;
; ControlBlock:cb|stack_write~1     ; 1       ;
; ControlBlock:cb|stack_write~0     ; 1       ;
; ControlBlock:cb|Selector4~2       ; 1       ;
; ControlBlock:cb|Selector4~1       ; 1       ;
; PC_MD:mux1|MD~18                  ; 1       ;
; PC_MD:mux1|MD~17                  ; 1       ;
; PC_MD:mux1|MD~16                  ; 1       ;
; PC_MD:mux1|MD~15                  ; 1       ;
; PC_MD:mux1|MD~14                  ; 1       ;
; PC_MD:mux1|MD~13                  ; 1       ;
; PC_MD:mux1|MD~12                  ; 1       ;
; PC_MD:mux1|MD~11                  ; 1       ;
; PC_MD:mux1|MD~10                  ; 1       ;
; PC_MD:mux1|MD~9                   ; 1       ;
; PC_MD:mux1|MD~8                   ; 1       ;
; PC_MD:mux1|MD~7                   ; 1       ;
; PC_MD:mux1|MD~6                   ; 1       ;
; PC_MD:mux1|MD~5                   ; 1       ;
; PC_MD:mux1|MD~4                   ; 1       ;
; PC_MD:mux1|MD~3                   ; 1       ;
; PC_MD:mux1|MD~2                   ; 1       ;
; ControlBlock:cb|Mux3~2            ; 1       ;
; ControlBlock:cb|Mux3~1            ; 1       ;
; ControlBlock:cb|Mux3~0            ; 1       ;
; ControlBlock:cb|Mux4~2            ; 1       ;
; ControlBlock:cb|Mux4~1            ; 1       ;
; ControlBlock:cb|Mux5~6            ; 1       ;
; ControlBlock:cb|Mux5~5            ; 1       ;
; ControlBlock:cb|Mux5~4            ; 1       ;
; ControlBlock:cb|Mux2~4            ; 1       ;
; ControlBlock:cb|Mux2~2            ; 1       ;
; ControlBlock:cb|Mux14~3           ; 1       ;
; ControlBlock:cb|Mux14~2           ; 1       ;
; ControlBlock:cb|Mux14~1           ; 1       ;
; ControlBlock:cb|Mux14~0           ; 1       ;
; ControlBlock:cb|Selector2~1       ; 1       ;
; ControlBlock:cb|Selector2~0       ; 1       ;
; ControlBlock:cb|md_write_mem~6    ; 1       ;
; ControlBlock:cb|md_write_mem~5    ; 1       ;
; ControlBlock:cb|md_write_mem~4    ; 1       ;
; ControlBlock:cb|Mux7~0            ; 1       ;
; ControlBlock:cb|Selector5~1       ; 1       ;
; ControlBlock:cb|Selector5~0       ; 1       ;
; PC_MD:mux1|PC[8]~15               ; 1       ;
; PC_MD:mux1|MD~0                   ; 1       ;
; Stack:stack1|Add1~0               ; 1       ;
; Stack:stack1|SP~0                 ; 1       ;
; ControlBlock:cb|Mux0~6            ; 1       ;
; ControlBlock:cb|Mux0~5            ; 1       ;
; ControlBlock:cb|Mux0~4            ; 1       ;
; ControlBlock:cb|Mux0~3            ; 1       ;
; ControlBlock:cb|Mux0~2            ; 1       ;
; ControlBlock:cb|Mux0~0            ; 1       ;
; ControlBlock:cb|Selector0~1       ; 1       ;
; ControlBlock:cb|Mux6~3            ; 1       ;
; ControlBlock:cb|Mux6~2            ; 1       ;
; ControlBlock:cb|Mux6~1            ; 1       ;
; ControlBlock:cb|Mux6~0            ; 1       ;
; AC_IR:mux|IR[16]~1                ; 1       ;
; AC_IR:mux|out_data~18             ; 1       ;
; AC_IR:mux|AC[17]                  ; 1       ;
; PC_MD:mux1|out_data~19            ; 1       ;
; Stack:stack1|Stack~107            ; 1       ;
; Stack:stack1|Stack~17             ; 1       ;
; Stack:stack1|Stack~106            ; 1       ;
; Stack:stack1|Stack~53             ; 1       ;
; Stack:stack1|Stack~71             ; 1       ;
; Stack:stack1|Stack~35             ; 1       ;
; AC_IR:mux|out_data~17             ; 1       ;
; AC_IR:mux|AC[16]                  ; 1       ;
; PC_MD:mux1|out_data~18            ; 1       ;
; Stack:stack1|Stack~105            ; 1       ;
; Stack:stack1|Stack~16             ; 1       ;
; Stack:stack1|Stack~104            ; 1       ;
; Stack:stack1|Stack~52             ; 1       ;
; Stack:stack1|Stack~70             ; 1       ;
; Stack:stack1|Stack~34             ; 1       ;
; AC_IR:mux|out_data~16             ; 1       ;
; AC_IR:mux|AC[15]                  ; 1       ;
; PC_MD:mux1|out_data~17            ; 1       ;
; Stack:stack1|Stack~103            ; 1       ;
; Stack:stack1|Stack~15             ; 1       ;
; Stack:stack1|Stack~102            ; 1       ;
; Stack:stack1|Stack~51             ; 1       ;
; Stack:stack1|Stack~69             ; 1       ;
; Stack:stack1|Stack~33             ; 1       ;
; AC_IR:mux|out_data~15             ; 1       ;
; AC_IR:mux|IR[14]                  ; 1       ;
; AC_IR:mux|AC[14]                  ; 1       ;
; PC_MD:mux1|out_data~16            ; 1       ;
; Stack:stack1|Stack~101            ; 1       ;
; Stack:stack1|Stack~14             ; 1       ;
; Stack:stack1|Stack~100            ; 1       ;
; Stack:stack1|Stack~50             ; 1       ;
; Stack:stack1|Stack~68             ; 1       ;
; Stack:stack1|Stack~32             ; 1       ;
; AC_IR:mux|out_data~14             ; 1       ;
; AC_IR:mux|IR[13]                  ; 1       ;
; AC_IR:mux|AC[13]                  ; 1       ;
; PC_MD:mux1|out_data~15            ; 1       ;
; Stack:stack1|Stack~99             ; 1       ;
; Stack:stack1|Stack~13             ; 1       ;
; Stack:stack1|Stack~98             ; 1       ;
; Stack:stack1|Stack~49             ; 1       ;
; Stack:stack1|Stack~67             ; 1       ;
; Stack:stack1|Stack~31             ; 1       ;
; AC_IR:mux|out_data~13             ; 1       ;
; AC_IR:mux|IR[12]                  ; 1       ;
; AC_IR:mux|AC[12]                  ; 1       ;
; PC_MD:mux1|out_data~14            ; 1       ;
; Stack:stack1|Stack~97             ; 1       ;
; Stack:stack1|Stack~12             ; 1       ;
; Stack:stack1|Stack~96             ; 1       ;
; Stack:stack1|Stack~48             ; 1       ;
; Stack:stack1|Stack~66             ; 1       ;
; Stack:stack1|Stack~30             ; 1       ;
; AC_IR:mux|out_data~12             ; 1       ;
; AC_IR:mux|IR[11]                  ; 1       ;
; AC_IR:mux|AC[11]                  ; 1       ;
; PC_MD:mux1|out_data~13            ; 1       ;
; Stack:stack1|Stack~95             ; 1       ;
; Stack:stack1|Stack~11             ; 1       ;
; Stack:stack1|Stack~94             ; 1       ;
; Stack:stack1|Stack~47             ; 1       ;
; Stack:stack1|Stack~65             ; 1       ;
; Stack:stack1|Stack~29             ; 1       ;
; AC_IR:mux|out_data~11             ; 1       ;
; AC_IR:mux|IR[10]                  ; 1       ;
; AC_IR:mux|AC[10]                  ; 1       ;
; PC_MD:mux1|out_data~12            ; 1       ;
; Stack:stack1|Stack~93             ; 1       ;
; Stack:stack1|Stack~10             ; 1       ;
; Stack:stack1|Stack~92             ; 1       ;
; Stack:stack1|Stack~46             ; 1       ;
; Stack:stack1|Stack~64             ; 1       ;
; Stack:stack1|Stack~28             ; 1       ;
; AC_IR:mux|out_data~10             ; 1       ;
; AC_IR:mux|IR[9]                   ; 1       ;
; AC_IR:mux|AC[9]                   ; 1       ;
; PC_MD:mux1|out_data~11            ; 1       ;
; Stack:stack1|Stack~91             ; 1       ;
; Stack:stack1|Stack~9              ; 1       ;
; Stack:stack1|Stack~90             ; 1       ;
; Stack:stack1|Stack~45             ; 1       ;
; Stack:stack1|Stack~63             ; 1       ;
; Stack:stack1|Stack~27             ; 1       ;
; AC_IR:mux|out_data~9              ; 1       ;
; AC_IR:mux|IR[8]                   ; 1       ;
; AC_IR:mux|AC[8]                   ; 1       ;
; PC_MD:mux1|out_data~10            ; 1       ;
; Stack:stack1|Stack~89             ; 1       ;
; Stack:stack1|Stack~8              ; 1       ;
; Stack:stack1|Stack~88             ; 1       ;
; Stack:stack1|Stack~44             ; 1       ;
; Stack:stack1|Stack~62             ; 1       ;
; Stack:stack1|Stack~26             ; 1       ;
; AC_IR:mux|out_data~8              ; 1       ;
; AC_IR:mux|IR[7]                   ; 1       ;
; AC_IR:mux|AC[7]                   ; 1       ;
; PC_MD:mux1|out_data~9             ; 1       ;
; Stack:stack1|Stack~87             ; 1       ;
; Stack:stack1|Stack~7              ; 1       ;
; Stack:stack1|Stack~86             ; 1       ;
; Stack:stack1|Stack~25             ; 1       ;
; Stack:stack1|Stack~61             ; 1       ;
; Stack:stack1|Stack~43             ; 1       ;
; AC_IR:mux|out_data~7              ; 1       ;
; AC_IR:mux|IR[6]                   ; 1       ;
; AC_IR:mux|AC[6]                   ; 1       ;
; PC_MD:mux1|out_data~8             ; 1       ;
; Stack:stack1|Stack~85             ; 1       ;
; Stack:stack1|Stack~6              ; 1       ;
; Stack:stack1|Stack~84             ; 1       ;
; Stack:stack1|Stack~42             ; 1       ;
; Stack:stack1|Stack~60             ; 1       ;
; Stack:stack1|Stack~24             ; 1       ;
; AC_IR:mux|out_data~6              ; 1       ;
; AC_IR:mux|IR[5]                   ; 1       ;
; AC_IR:mux|AC[5]                   ; 1       ;
; PC_MD:mux1|out_data~7             ; 1       ;
; Stack:stack1|Stack~83             ; 1       ;
; Stack:stack1|Stack~5              ; 1       ;
; Stack:stack1|Stack~82             ; 1       ;
; Stack:stack1|Stack~23             ; 1       ;
; Stack:stack1|Stack~59             ; 1       ;
; Stack:stack1|Stack~41             ; 1       ;
; AC_IR:mux|out_data~5              ; 1       ;
; AC_IR:mux|IR[4]                   ; 1       ;
; AC_IR:mux|AC[4]                   ; 1       ;
; PC_MD:mux1|out_data~6             ; 1       ;
; Stack:stack1|Stack~81             ; 1       ;
; Stack:stack1|Stack~4              ; 1       ;
; Stack:stack1|Stack~80             ; 1       ;
; Stack:stack1|Stack~40             ; 1       ;
; Stack:stack1|Stack~58             ; 1       ;
; Stack:stack1|Stack~22             ; 1       ;
; AC_IR:mux|out_data~4              ; 1       ;
; AC_IR:mux|IR[3]                   ; 1       ;
; AC_IR:mux|AC[3]                   ; 1       ;
; PC_MD:mux1|out_data~5             ; 1       ;
; Stack:stack1|Stack~79             ; 1       ;
; Stack:stack1|Stack~3              ; 1       ;
; Stack:stack1|Stack~78             ; 1       ;
; Stack:stack1|Stack~21             ; 1       ;
; Stack:stack1|Stack~57             ; 1       ;
; Stack:stack1|Stack~39             ; 1       ;
; AC_IR:mux|out_data~3              ; 1       ;
; AC_IR:mux|IR[2]                   ; 1       ;
; AC_IR:mux|AC[2]                   ; 1       ;
; PC_MD:mux1|out_data~4             ; 1       ;
; Stack:stack1|Stack~77             ; 1       ;
; Stack:stack1|Stack~2              ; 1       ;
; Stack:stack1|Stack~76             ; 1       ;
; Stack:stack1|Stack~38             ; 1       ;
; Stack:stack1|Stack~56             ; 1       ;
; Stack:stack1|Stack~20             ; 1       ;
; AC_IR:mux|out_data~2              ; 1       ;
; AC_IR:mux|IR[1]                   ; 1       ;
; AC_IR:mux|AC[1]                   ; 1       ;
; PC_MD:mux1|out_data~3             ; 1       ;
; Stack:stack1|Stack~75             ; 1       ;
; Stack:stack1|Stack~1              ; 1       ;
; Stack:stack1|Stack~74             ; 1       ;
; Stack:stack1|Stack~19             ; 1       ;
; Stack:stack1|Stack~55             ; 1       ;
; Stack:stack1|Stack~37             ; 1       ;
; ControlBlock:cb|aluop[1]~18       ; 1       ;
; ControlBlock:cb|aluop[1]~17       ; 1       ;
; ControlBlock:cb|aluop[1]~16       ; 1       ;
; ControlBlock:cb|aluop~15          ; 1       ;
; ControlBlock:cb|aluop[0]~14       ; 1       ;
; ControlBlock:cb|aluop[0]~13       ; 1       ;
; ControlBlock:cb|aluop[0]~12       ; 1       ;
; ControlBlock:cb|aluop[0]~11       ; 1       ;
; ControlBlock:cb|aluop[0]~10       ; 1       ;
; ControlBlock:cb|aluop[2]~8        ; 1       ;
; ControlBlock:cb|aluop[2]~7        ; 1       ;
; ControlBlock:cb|aluop[2]~6        ; 1       ;
; ControlBlock:cb|aluop[2]~5        ; 1       ;
; ControlBlock:cb|Mux12~2           ; 1       ;
; ControlBlock:cb|Mux12~1           ; 1       ;
; PC_MD:mux1|out_data[14]~1         ; 1       ;
; PC_MD:mux1|out_data~0             ; 1       ;
; Stack:stack1|Stack~73             ; 1       ;
; Stack:stack1|Stack~0              ; 1       ;
; Stack:stack1|Stack~72             ; 1       ;
; Stack:stack1|Stack~36             ; 1       ;
; Stack:stack1|Stack~54             ; 1       ;
; Stack:stack1|Stack~18             ; 1       ;
; AC_IR:mux|out_data~0              ; 1       ;
; AC_IR:mux|IR[0]                   ; 1       ;
; AC_IR:mux|AC[0]                   ; 1       ;
; ALU:alu1|Add0~81                  ; 1       ;
; ALU:alu1|Add0~78                  ; 1       ;
; PC_MD:mux1|out_data[17]           ; 1       ;
; ALU:alu1|Add0~77                  ; 1       ;
; ALU:alu1|Add0~74                  ; 1       ;
; PC_MD:mux1|out_data[16]           ; 1       ;
; ALU:alu1|Add0~73                  ; 1       ;
; ALU:alu1|Add0~72                  ; 1       ;
; PC_MD:mux1|out_data[15]           ; 1       ;
; ALU:alu1|Add0~69                  ; 1       ;
; ALU:alu1|Add0~68                  ; 1       ;
; PC_MD:mux1|out_data[14]           ; 1       ;
; ALU:alu1|Add0~65                  ; 1       ;
; ALU:alu1|Add0~64                  ; 1       ;
; PC_MD:mux1|out_data[13]           ; 1       ;
; ALU:alu1|Add0~61                  ; 1       ;
; ALU:alu1|Add0~60                  ; 1       ;
; ALU:alu1|Add0~57                  ; 1       ;
; ALU:alu1|Add0~56                  ; 1       ;
; ALU:alu1|Add0~53                  ; 1       ;
; ALU:alu1|Add0~52                  ; 1       ;
; ALU:alu1|Add0~49                  ; 1       ;
; ALU:alu1|Add0~48                  ; 1       ;
; ALU:alu1|Add0~45                  ; 1       ;
; ALU:alu1|Add0~44                  ; 1       ;
; ALU:alu1|Add0~41                  ; 1       ;
; ALU:alu1|Add0~40                  ; 1       ;
; ALU:alu1|Add0~37                  ; 1       ;
; ALU:alu1|Add0~36                  ; 1       ;
; ALU:alu1|Add0~33                  ; 1       ;
; ALU:alu1|Add0~32                  ; 1       ;
; ALU:alu1|Add0~29                  ; 1       ;
; ALU:alu1|Add0~28                  ; 1       ;
; ALU:alu1|Add0~25                  ; 1       ;
; ALU:alu1|Add0~24                  ; 1       ;
; ALU:alu1|Add0~21                  ; 1       ;
; ALU:alu1|Add0~20                  ; 1       ;
; ALU:alu1|Add0~17                  ; 1       ;
; ALU:alu1|Add0~16                  ; 1       ;
; ALU:alu1|Add0~13                  ; 1       ;
; ALU:alu1|Add0~12                  ; 1       ;
; aluOut[17]~reg0                   ; 1       ;
; aluOut[16]~reg0                   ; 1       ;
; aluOut[15]~reg0                   ; 1       ;
; aluOut[14]~reg0                   ; 1       ;
; aluOut[13]~reg0                   ; 1       ;
; aluOut[12]~reg0                   ; 1       ;
; aluOut[11]~reg0                   ; 1       ;
; aluOut[10]~reg0                   ; 1       ;
; aluOut[9]~reg0                    ; 1       ;
; aluOut[8]~reg0                    ; 1       ;
; aluOut[7]~reg0                    ; 1       ;
; aluOut[6]~reg0                    ; 1       ;
; aluOut[5]~reg0                    ; 1       ;
; aluOut[4]~reg0                    ; 1       ;
; aluOut[3]~reg0                    ; 1       ;
; aluOut[2]~reg0                    ; 1       ;
; aluOut[1]~reg0                    ; 1       ;
; aluOut[0]~reg0                    ; 1       ;
; Memory:mem|out_dat_add[17]        ; 1       ;
; Memory:mem|out_dat_add[16]        ; 1       ;
; Memory:mem|out_dat_add[15]        ; 1       ;
; Memory:mem|out_dat_add[14]        ; 1       ;
; Memory:mem|out_dat_add[13]        ; 1       ;
; PC_MD:mux1|PC[12]~39              ; 1       ;
; Memory:mem|out_dat_add[12]        ; 1       ;
; PC_MD:mux1|PC[11]~38              ; 1       ;
; PC_MD:mux1|PC[11]~37              ; 1       ;
; Memory:mem|out_dat_add[11]        ; 1       ;
; PC_MD:mux1|PC[10]~36              ; 1       ;
; PC_MD:mux1|PC[10]~35              ; 1       ;
; Memory:mem|out_dat_add[10]        ; 1       ;
; PC_MD:mux1|PC[9]~34               ; 1       ;
; PC_MD:mux1|PC[9]~33               ; 1       ;
; Memory:mem|out_dat_add[9]         ; 1       ;
; PC_MD:mux1|PC[8]~32               ; 1       ;
; PC_MD:mux1|PC[8]~31               ; 1       ;
; Memory:mem|out_dat_add[8]         ; 1       ;
; PC_MD:mux1|PC[7]~30               ; 1       ;
; PC_MD:mux1|PC[7]~29               ; 1       ;
; Memory:mem|out_dat_add[7]         ; 1       ;
; PC_MD:mux1|PC[6]~28               ; 1       ;
; PC_MD:mux1|PC[6]~27               ; 1       ;
; Memory:mem|out_dat_add[6]         ; 1       ;
; PC_MD:mux1|PC[5]~26               ; 1       ;
; PC_MD:mux1|PC[5]~25               ; 1       ;
; Memory:mem|out_dat_add[5]         ; 1       ;
; PC_MD:mux1|PC[4]~24               ; 1       ;
; PC_MD:mux1|PC[4]~23               ; 1       ;
; Memory:mem|out_dat_add[4]         ; 1       ;
; PC_MD:mux1|PC[3]~22               ; 1       ;
; PC_MD:mux1|PC[3]~21               ; 1       ;
; Memory:mem|out_dat_add[3]         ; 1       ;
; PC_MD:mux1|PC[2]~20               ; 1       ;
; PC_MD:mux1|PC[2]~19               ; 1       ;
; Memory:mem|out_dat_add[2]         ; 1       ;
; PC_MD:mux1|PC[1]~18               ; 1       ;
; PC_MD:mux1|PC[1]~17               ; 1       ;
; Memory:mem|out_dat_add[1]         ; 1       ;
; PC_MD:mux1|PC[0]~14               ; 1       ;
; PC_MD:mux1|PC[0]~13               ; 1       ;
; Memory:mem|out_dat_add[0]         ; 1       ;
; PC_MD:mux1|MD[17]                 ; 1       ;
; PC_MD:mux1|MD[16]                 ; 1       ;
; PC_MD:mux1|MD[15]                 ; 1       ;
; PC_MD:mux1|MD[14]                 ; 1       ;
; PC_MD:mux1|MD[13]                 ; 1       ;
; PC_MD:mux1|MD[12]                 ; 1       ;
; PC_MD:mux1|MD[11]                 ; 1       ;
+-----------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 1,355 / 47,787 ( 3 % ) ;
; C16 interconnects          ; 14 / 1,804 ( < 1 % )   ;
; C4 interconnects           ; 901 / 31,272 ( 3 % )   ;
; Direct links               ; 93 / 47,787 ( < 1 % )  ;
; Global clocks              ; 1 / 20 ( 5 % )         ;
; Local interconnects        ; 211 / 15,408 ( 1 % )   ;
; R24 interconnects          ; 28 / 1,775 ( 2 % )     ;
; R4 interconnects           ; 986 / 41,310 ( 2 % )   ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.31) ; Number of LABs  (Total = 55) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 3                            ;
; 10                                          ; 2                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 3                            ;
; 14                                          ; 1                            ;
; 15                                          ; 6                            ;
; 16                                          ; 31                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.27) ; Number of LABs  (Total = 55) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 55                           ;
; 1 Clock enable                     ; 25                           ;
; 1 Sync. clear                      ; 19                           ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 24                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 22.69) ; Number of LABs  (Total = 55) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 7                            ;
; 19                                           ; 4                            ;
; 20                                           ; 2                            ;
; 21                                           ; 3                            ;
; 22                                           ; 3                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 5                            ;
; 27                                           ; 1                            ;
; 28                                           ; 3                            ;
; 29                                           ; 1                            ;
; 30                                           ; 4                            ;
; 31                                           ; 4                            ;
; 32                                           ; 7                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 11.65) ; Number of LABs  (Total = 55) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 2                            ;
; 2                                                ; 1                            ;
; 3                                                ; 1                            ;
; 4                                                ; 1                            ;
; 5                                                ; 1                            ;
; 6                                                ; 1                            ;
; 7                                                ; 2                            ;
; 8                                                ; 4                            ;
; 9                                                ; 3                            ;
; 10                                               ; 6                            ;
; 11                                               ; 1                            ;
; 12                                               ; 4                            ;
; 13                                               ; 6                            ;
; 14                                               ; 4                            ;
; 15                                               ; 5                            ;
; 16                                               ; 8                            ;
; 17                                               ; 1                            ;
; 18                                               ; 3                            ;
; 19                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 21.95) ; Number of LABs  (Total = 55) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 3                            ;
; 13                                           ; 5                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 5                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 2                            ;
; 31                                           ; 5                            ;
; 32                                           ; 13                           ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 12           ; 0            ; 12           ; 0            ; 0            ; 20        ; 12           ; 0            ; 20        ; 20        ; 0            ; 18           ; 0            ; 0            ; 2            ; 0            ; 18           ; 2            ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 20        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 8            ; 20           ; 8            ; 20           ; 20           ; 0         ; 8            ; 20           ; 0         ; 0         ; 20           ; 2            ; 20           ; 20           ; 18           ; 20           ; 2            ; 18           ; 20           ; 20           ; 20           ; 2            ; 20           ; 20           ; 20           ; 20           ; 20           ; 0         ; 20           ; 20           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; aluOut[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aluOut[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                 ;
+------------------------------------+----------------------+-------------------+
; Source Clock(s)                    ; Destination Clock(s) ; Delay Added in ns ;
+------------------------------------+----------------------+-------------------+
; clk                                ; clk                  ; 32.8              ;
; ControlBlock:cb|alu_enable,clk     ; clk                  ; 25.1              ;
; I/O,ControlBlock:cb|alu_enable,clk ; clk                  ; 2.2               ;
+------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                               ;
+----------------------------+----------------------------+-------------------+
; Source Register            ; Destination Register       ; Delay Added in ns ;
+----------------------------+----------------------------+-------------------+
; ControlBlock:cb|alu_enable ; ControlBlock:cb|alu_enable ; 2.149             ;
; clk                        ; Memory:mem|Mem[12][12]     ; 1.602             ;
; clk                        ; Memory:mem|out_dat_add[9]  ; 1.537             ;
; clk                        ; Memory:mem|Mem[3][13]      ; 1.504             ;
; clk                        ; Memory:mem|Mem[7][17]      ; 1.431             ;
; clk                        ; Memory:mem|Mem[4][15]      ; 1.398             ;
; clk                        ; Memory:mem|Mem[7][3]       ; 1.307             ;
; clk                        ; Memory:mem|out_dat_add[4]  ; 1.292             ;
; clk                        ; Memory:mem|Mem[11][8]      ; 1.276             ;
; clk                        ; Memory:mem|Mem[9][13]      ; 1.219             ;
; clk                        ; Memory:mem|Mem[8][13]      ; 1.203             ;
; clk                        ; Memory:mem|Mem[5][14]      ; 1.188             ;
; clk                        ; Memory:mem|Mem[11][3]      ; 1.172             ;
; clk                        ; Memory:mem|Mem[8][3]       ; 1.143             ;
; clk                        ; AC_IR:mux|AC[16]           ; 1.116             ;
; clk                        ; Memory:mem|Mem[4][14]      ; 1.116             ;
; clk                        ; PC_MD:mux1|MD[14]          ; 1.099             ;
; clk                        ; Memory:mem|Mem[7][12]      ; 1.060             ;
; clk                        ; Memory:mem|Mem[1][2]       ; 1.047             ;
; clk                        ; Memory:mem|Mem[0][0]       ; 1.042             ;
; clk                        ; Memory:mem|Mem[3][17]      ; 1.030             ;
; clk                        ; Memory:mem|Mem[2][14]      ; 1.025             ;
; clk                        ; Memory:mem|Mem[0][10]      ; 1.012             ;
; clk                        ; PC_MD:mux1|PC[3]           ; 0.982             ;
; clk                        ; Memory:mem|Mem[11][15]     ; 0.979             ;
; clk                        ; AC_IR:mux|AC[3]            ; 0.932             ;
; clk                        ; Memory:mem|Mem[3][1]       ; 0.930             ;
; clk                        ; Memory:mem|Mem[8][16]      ; 0.920             ;
; clk                        ; Memory:mem|Mem[3][9]       ; 0.913             ;
; clk                        ; aluOut[12]~reg0            ; 0.902             ;
; clk                        ; Memory:mem|Mem[3][8]       ; 0.890             ;
; ALU:alu1|out[14]           ; AC_IR:mux|AC[14]           ; 0.872             ;
; ALU:alu1|out[14]           ; AC_IR:mux|IR[14]           ; 0.872             ;
; ALU:alu1|out[14]           ; Memory:mem|Mem[4][14]      ; 0.872             ;
; ALU:alu1|out[14]           ; Memory:mem|Mem[9][14]      ; 0.872             ;
; ALU:alu1|out[14]           ; Memory:mem|Mem[1][14]      ; 0.872             ;
; ALU:alu1|out[14]           ; Memory:mem|Mem[3][14]      ; 0.872             ;
; ALU:alu1|out[14]           ; Memory:mem|Mem[6][14]      ; 0.872             ;
; ALU:alu1|out[14]           ; Memory:mem|Mem[7][14]      ; 0.872             ;
; ALU:alu1|out[14]           ; Memory:mem|Mem[8][14]      ; 0.872             ;
; ALU:alu1|out[14]           ; Memory:mem|Mem[2][14]      ; 0.872             ;
; ALU:alu1|out[14]           ; Memory:mem|Mem[0][14]      ; 0.872             ;
; clk                        ; Memory:mem|Mem[0][2]       ; 0.872             ;
; ALU:alu1|out[4]            ; Memory:mem|Mem[5][4]       ; 0.866             ;
; ALU:alu1|out[4]            ; Memory:mem|Mem[4][4]       ; 0.866             ;
; ALU:alu1|out[4]            ; Memory:mem|Mem[9][4]       ; 0.866             ;
; ALU:alu1|out[4]            ; Memory:mem|Mem[1][4]       ; 0.866             ;
; ALU:alu1|out[4]            ; Memory:mem|Mem[3][4]       ; 0.866             ;
; ALU:alu1|out[4]            ; AC_IR:mux|IR[4]            ; 0.866             ;
; ALU:alu1|out[4]            ; Memory:mem|Mem[8][4]       ; 0.866             ;
; ALU:alu1|out[4]            ; Memory:mem|Mem[2][4]       ; 0.866             ;
; ALU:alu1|out[4]            ; Memory:mem|Mem[0][4]       ; 0.866             ;
; ALU:alu1|out[12]           ; Memory:mem|Mem[12][12]     ; 0.855             ;
; MAR:mar1|MAR_out[3]        ; Memory:mem|out_dat_add[1]  ; 0.854             ;
; MAR:mar1|MAR_out[3]        ; Memory:mem|out_dat_add[3]  ; 0.854             ;
; MAR:mar1|MAR_out[3]        ; Memory:mem|out_dat_add[7]  ; 0.854             ;
; MAR:mar1|MAR_out[3]        ; Memory:mem|out_dat_add[5]  ; 0.854             ;
; MAR:mar1|MAR_out[2]        ; Memory:mem|out_dat_add[0]  ; 0.854             ;
; MAR:mar1|MAR_out[2]        ; Memory:mem|out_dat_add[2]  ; 0.854             ;
; MAR:mar1|MAR_out[2]        ; Memory:mem|out_dat_add[8]  ; 0.854             ;
; MAR:mar1|MAR_out[2]        ; Memory:mem|out_dat_add[6]  ; 0.854             ;
; MAR:mar1|MAR_out[2]        ; Memory:mem|out_dat_add[4]  ; 0.854             ;
; ALU:alu1|out[11]           ; AC_IR:mux|AC[11]           ; 0.839             ;
; ALU:alu1|out[11]           ; AC_IR:mux|IR[11]           ; 0.839             ;
; ALU:alu1|out[11]           ; Memory:mem|Mem[9][11]      ; 0.839             ;
; ALU:alu1|out[11]           ; Memory:mem|Mem[8][11]      ; 0.839             ;
; ALU:alu1|out[11]           ; Memory:mem|Mem[5][11]      ; 0.839             ;
; ALU:alu1|out[11]           ; Memory:mem|Mem[7][11]      ; 0.839             ;
; ALU:alu1|out[11]           ; Memory:mem|Mem[2][11]      ; 0.839             ;
; ALU:alu1|out[11]           ; Memory:mem|Mem[3][11]      ; 0.839             ;
; ALU:alu1|out[11]           ; Memory:mem|Mem[6][11]      ; 0.839             ;
; ALU:alu1|out[11]           ; Memory:mem|Mem[4][11]      ; 0.839             ;
; ALU:alu1|out[11]           ; Memory:mem|Mem[1][11]      ; 0.839             ;
; ALU:alu1|out[11]           ; Memory:mem|Mem[0][11]      ; 0.839             ;
; MAR:mar1|MAR_out[2]        ; Memory:mem|out_dat_add[16] ; 0.829             ;
; MAR:mar1|MAR_out[2]        ; Memory:mem|out_dat_add[14] ; 0.829             ;
; MAR:mar1|MAR_out[2]        ; Memory:mem|out_dat_add[12] ; 0.829             ;
; MAR:mar1|MAR_out[2]        ; Memory:mem|out_dat_add[10] ; 0.829             ;
; clk                        ; Memory:mem|Mem[6][15]      ; 0.813             ;
; clk                        ; Stack:stack1|Stack~7       ; 0.810             ;
; clk                        ; AC_IR:mux|IR[10]           ; 0.805             ;
; clk                        ; Memory:mem|Mem[12][16]     ; 0.799             ;
; ALU:alu1|out[14]           ; Memory:mem|Mem[5][14]      ; 0.798             ;
; clk                        ; Stack:stack1|Stack~53      ; 0.782             ;
; clk                        ; Memory:mem|Mem[12][11]     ; 0.780             ;
; clk                        ; MAR:mar1|MAR[11]           ; 0.780             ;
; clk                        ; Memory:mem|Mem[12][14]     ; 0.776             ;
; clk                        ; PC_MD:mux1|MD[7]           ; 0.776             ;
; clk                        ; MAR:mar1|MAR[10]           ; 0.771             ;
; clk                        ; Stack:stack1|Stack~58      ; 0.761             ;
; ALU:alu1|out[17]           ; AC_IR:mux|IR[17]           ; 0.754             ;
; ALU:alu1|out[17]           ; AC_IR:mux|AC[17]           ; 0.754             ;
; ALU:alu1|out[17]           ; Memory:mem|Mem[9][17]      ; 0.754             ;
; ALU:alu1|out[17]           ; Memory:mem|Mem[5][17]      ; 0.754             ;
; ALU:alu1|out[17]           ; Memory:mem|Mem[2][17]      ; 0.754             ;
; ALU:alu1|out[17]           ; Memory:mem|Mem[3][17]      ; 0.754             ;
; ALU:alu1|out[17]           ; Memory:mem|Mem[1][17]      ; 0.754             ;
; ALU:alu1|out[17]           ; Memory:mem|Mem[0][17]      ; 0.754             ;
; clk                        ; Memory:mem|Mem[2][3]       ; 0.754             ;
; clk                        ; MAR:mar1|MAR[3]            ; 0.748             ;
+----------------------------+----------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Feb 14 22:43:21 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off TOP -c TOP
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "TOP"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 8 pins of 20 total pins
    Info (169086): Pin aluOut[10] not assigned to an exact location on the device
    Info (169086): Pin aluOut[11] not assigned to an exact location on the device
    Info (169086): Pin aluOut[12] not assigned to an exact location on the device
    Info (169086): Pin aluOut[13] not assigned to an exact location on the device
    Info (169086): Pin aluOut[14] not assigned to an exact location on the device
    Info (169086): Pin aluOut[15] not assigned to an exact location on the device
    Info (169086): Pin aluOut[16] not assigned to an exact location on the device
    Info (169086): Pin aluOut[17] not assigned to an exact location on the device
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "alu1|out[0]|combout" is a latch
    Warning (335094): Node "alu1|out[17]|combout" is a latch
    Warning (335094): Node "alu1|out[15]|combout" is a latch
    Warning (335094): Node "alu1|out[16]|combout" is a latch
    Warning (335094): Node "alu1|out[2]|combout" is a latch
    Warning (335094): Node "alu1|out[14]|combout" is a latch
    Warning (335094): Node "alu1|out[1]|combout" is a latch
    Warning (335094): Node "alu1|out[3]|combout" is a latch
    Warning (335094): Node "alu1|out[13]|combout" is a latch
    Warning (335094): Node "alu1|out[12]|combout" is a latch
    Warning (335094): Node "alu1|out[11]|combout" is a latch
    Warning (335094): Node "alu1|out[4]|combout" is a latch
    Warning (335094): Node "alu1|out[5]|combout" is a latch
    Warning (335094): Node "alu1|out[6]|combout" is a latch
    Warning (335094): Node "alu1|out[7]|combout" is a latch
    Warning (335094): Node "alu1|out[8]|combout" is a latch
    Warning (335094): Node "alu1|out[9]|combout" is a latch
    Warning (335094): Node "alu1|out[10]|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TOP.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.020
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node ALU:alu1|out[17]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 8 (unused VREF, 2.5V VCCIO, 0 input, 8 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 16 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info: Quartus II 32-bit Fitter was successful. 0 errors, 24 warnings
    Info: Peak virtual memory: 390 megabytes
    Info: Processing ended: Tue Feb 14 22:43:28 2012
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:08


