TimeQuest Timing Analyzer report for iir
Fri Oct 09 21:06:53 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Hold: 'sys_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'sys_clk'
 29. Slow 1200mV 0C Model Hold: 'sys_clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'sys_clk'
 44. Fast 1200mV 0C Model Hold: 'sys_clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; iir                                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; sys_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 82.8 MHz ; 82.8 MHz        ; sys_clk    ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+---------+-----------------+
; Clock   ; Slack   ; End Point TNS   ;
+---------+---------+-----------------+
; sys_clk ; -11.077 ; -263.637        ;
+---------+---------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.724 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sys_clk ; -4.000 ; -133.726                       ;
+---------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                  ;
+---------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -11.077 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; 0.219      ; 12.048     ;
; -10.984 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; 0.218      ; 11.954     ;
; -10.858 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; 0.218      ; 11.828     ;
; -10.842 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; 0.219      ; 11.813     ;
; -10.777 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.218      ; 11.747     ;
; -10.762 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.219      ; 11.733     ;
; -10.672 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.218      ; 11.642     ;
; -10.656 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.219      ; 11.627     ;
; -10.651 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.219      ; 11.622     ;
; -10.619 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.219      ; 11.590     ;
; -10.562 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.223     ;
; -10.562 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.223     ;
; -10.562 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.223     ;
; -10.562 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.223     ;
; -10.562 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.223     ;
; -10.562 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.223     ;
; -10.562 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.223     ;
; -10.562 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.223     ;
; -10.562 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.223     ;
; -10.562 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.223     ;
; -10.562 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.223     ;
; -10.562 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.223     ;
; -10.558 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.218      ; 11.528     ;
; -10.526 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.218      ; 11.496     ;
; -10.495 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.156     ;
; -10.495 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.156     ;
; -10.495 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.156     ;
; -10.495 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.156     ;
; -10.495 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.156     ;
; -10.495 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.156     ;
; -10.495 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.156     ;
; -10.495 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.156     ;
; -10.495 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.156     ;
; -10.495 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.156     ;
; -10.495 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.156     ;
; -10.495 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.156     ;
; -10.486 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.219      ; 11.457     ;
; -10.442 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.103     ;
; -10.442 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.103     ;
; -10.442 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.103     ;
; -10.442 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.103     ;
; -10.442 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.103     ;
; -10.442 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.103     ;
; -10.442 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.103     ;
; -10.442 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.103     ;
; -10.442 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.103     ;
; -10.442 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.103     ;
; -10.442 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.103     ;
; -10.442 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.103     ;
; -10.393 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.218      ; 11.363     ;
; -10.376 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.037     ;
; -10.376 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.037     ;
; -10.376 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.037     ;
; -10.376 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.037     ;
; -10.376 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.037     ;
; -10.376 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.037     ;
; -10.376 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.037     ;
; -10.376 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.037     ;
; -10.376 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.037     ;
; -10.376 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.037     ;
; -10.376 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.037     ;
; -10.376 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 11.037     ;
; -10.376 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.218      ; 11.346     ;
; -10.361 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.219      ; 11.332     ;
; -10.288 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][6]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.218      ; 11.258     ;
; -10.274 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][6]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.219      ; 11.245     ;
; -10.217 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][2]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.218      ; 11.187     ;
; -10.202 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][2]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.219      ; 11.173     ;
; -10.175 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][3]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.219      ; 11.146     ;
; -10.082 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][3]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.218      ; 11.052     ;
; -10.078 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.739     ;
; -10.078 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.739     ;
; -10.078 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.739     ;
; -10.078 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.739     ;
; -10.078 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.739     ;
; -10.078 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.739     ;
; -10.078 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.739     ;
; -10.078 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.739     ;
; -10.078 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.739     ;
; -10.078 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.739     ;
; -10.078 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.739     ;
; -10.078 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.739     ;
; -10.041 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.702     ;
; -10.041 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.702     ;
; -10.041 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.702     ;
; -10.041 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.702     ;
; -10.041 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.702     ;
; -10.041 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.702     ;
; -10.041 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.702     ;
; -10.041 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.702     ;
; -10.041 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.702     ;
; -10.041 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.702     ;
; -10.041 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.702     ;
; -10.041 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.702     ;
; -10.017 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][1]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.219      ; 10.988     ;
; -9.997  ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.658     ;
; -9.997  ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.658     ;
; -9.997  ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.658     ;
; -9.997  ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.658     ;
; -9.997  ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.091     ; 10.658     ;
+---------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                                           ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.724 ; trans:u_trans|data_q[1]~_Duplicate_1    ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.016      ;
; 1.004 ; trans:u_trans|data_mult[1]              ; trans:u_trans|data_q[1]~_Duplicate_1    ; sys_clk      ; sys_clk     ; 0.000        ; -0.397     ; 0.819      ;
; 1.544 ; trans:u_trans|data_q[1]~_Duplicate_1    ; zero:u_zero|Xin_reg[0][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.046     ; 1.277      ;
; 1.592 ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ; zero:u_zero|Xin_reg[1][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.047     ; 1.324      ;
; 2.116 ; trans:u_trans|data_mult[1]              ; trans:u_trans|data_q[1]                 ; sys_clk      ; sys_clk     ; 0.000        ; -0.525     ; 1.370      ;
; 2.292 ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][4]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.522     ; 1.549      ;
; 2.314 ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; pole:u_pole|Yin_reg[1][11]              ; sys_clk      ; sys_clk     ; 0.000        ; -0.522     ; 1.571      ;
; 2.323 ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][3]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.522     ; 1.580      ;
; 2.343 ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][0]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.522     ; 1.600      ;
; 2.345 ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.522     ; 1.602      ;
; 2.345 ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][6]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.522     ; 1.602      ;
; 2.362 ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; pole:u_pole|Yin_reg[1][10]              ; sys_clk      ; sys_clk     ; 0.000        ; -0.522     ; 1.619      ;
; 2.516 ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][7]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.522     ; 1.773      ;
; 2.546 ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][9]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.522     ; 1.803      ;
; 2.807 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.765      ;
; 2.807 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.765      ;
; 2.807 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.765      ;
; 2.807 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.765      ;
; 2.807 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.765      ;
; 2.807 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.765      ;
; 2.807 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.765      ;
; 2.807 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.765      ;
; 2.807 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.765      ;
; 2.807 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.765      ;
; 2.807 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.765      ;
; 2.807 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.765      ;
; 2.853 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.811      ;
; 2.853 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.811      ;
; 2.853 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.811      ;
; 2.853 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.811      ;
; 2.853 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.811      ;
; 2.853 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.811      ;
; 2.853 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.811      ;
; 2.853 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.811      ;
; 2.853 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.811      ;
; 2.853 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.811      ;
; 2.853 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.811      ;
; 2.853 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.811      ;
; 2.886 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.844      ;
; 2.886 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.844      ;
; 2.886 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.844      ;
; 2.886 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.844      ;
; 2.886 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.844      ;
; 2.886 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.844      ;
; 2.886 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.844      ;
; 2.886 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.844      ;
; 2.886 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.844      ;
; 2.886 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.844      ;
; 2.886 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.844      ;
; 2.886 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.844      ;
; 2.899 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.749      ; 3.860      ;
; 2.905 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.863      ;
; 2.905 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.863      ;
; 2.905 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.863      ;
; 2.905 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.863      ;
; 2.905 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.863      ;
; 2.905 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.863      ;
; 2.905 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.863      ;
; 2.905 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.863      ;
; 2.905 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.863      ;
; 2.905 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.863      ;
; 2.905 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.863      ;
; 2.905 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 3.863      ;
; 2.906 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.749      ; 3.867      ;
; 2.942 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.749      ; 3.903      ;
; 2.951 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.749      ; 3.912      ;
; 2.959 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.749      ; 3.920      ;
; 2.961 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.749      ; 3.922      ;
; 2.967 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.749      ; 3.928      ;
; 2.974 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.749      ; 3.935      ;
; 3.014 ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][5]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.522     ; 2.271      ;
; 3.021 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.749      ; 3.982      ;
; 3.031 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.749      ; 3.992      ;
; 3.035 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.749      ; 3.996      ;
; 3.057 ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][2]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.522     ; 2.314      ;
; 3.076 ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][8]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.522     ; 2.333      ;
; 3.092 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.050      ;
; 3.092 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.050      ;
; 3.092 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.050      ;
; 3.092 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.050      ;
; 3.092 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.050      ;
; 3.092 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.050      ;
; 3.092 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.050      ;
; 3.092 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.050      ;
; 3.092 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.050      ;
; 3.092 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.050      ;
; 3.092 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.050      ;
; 3.092 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.050      ;
; 3.107 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.065      ;
; 3.107 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.065      ;
; 3.107 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.065      ;
; 3.107 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.065      ;
; 3.107 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.065      ;
; 3.107 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.065      ;
; 3.107 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.065      ;
; 3.107 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.065      ;
; 3.107 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.065      ;
; 3.107 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.065      ;
; 3.107 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.065      ;
; 3.107 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.746      ; 4.065      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; trans:u_trans|data_q[1]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[1][1]               ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; trans:u_trans|data_mult[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; trans:u_trans|data_q[1]~_Duplicate_1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ;
; -0.029 ; 0.372        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; trans:u_trans|data_q[1]                 ;
; -0.029 ; 0.372        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[1][1]               ;
; -0.028 ; 0.373        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][0]               ;
; -0.028 ; 0.373        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][10]              ;
; -0.028 ; 0.373        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][11]              ;
; -0.028 ; 0.373        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][1]               ;
; -0.028 ; 0.373        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][2]               ;
; -0.028 ; 0.373        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][3]               ;
; -0.028 ; 0.373        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][4]               ;
; -0.028 ; 0.373        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][5]               ;
; -0.028 ; 0.373        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][6]               ;
; -0.028 ; 0.373        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][7]               ;
; -0.028 ; 0.373        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][8]               ;
; -0.028 ; 0.373        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][9]               ;
; -0.027 ; 0.374        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]               ;
; 0.025  ; 0.426        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]               ;
; 0.025  ; 0.426        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]              ;
; 0.025  ; 0.426        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]              ;
; 0.025  ; 0.426        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]               ;
; 0.025  ; 0.426        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]               ;
; 0.025  ; 0.426        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]               ;
; 0.025  ; 0.426        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]               ;
; 0.025  ; 0.426        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]               ;
; 0.025  ; 0.426        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]               ;
; 0.025  ; 0.426        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]               ;
; 0.025  ; 0.426        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]               ;
; 0.025  ; 0.426        ; 0.401          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]               ;
; 0.155  ; 0.556        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]               ;
; 0.155  ; 0.556        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]              ;
; 0.155  ; 0.556        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]              ;
; 0.155  ; 0.556        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]               ;
; 0.155  ; 0.556        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]               ;
; 0.155  ; 0.556        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]               ;
; 0.155  ; 0.556        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]               ;
; 0.155  ; 0.556        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]               ;
; 0.155  ; 0.556        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]               ;
; 0.155  ; 0.556        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]               ;
; 0.155  ; 0.556        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]               ;
; 0.155  ; 0.556        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]               ;
; 0.208  ; 0.609        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][0]               ;
; 0.208  ; 0.609        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][10]              ;
; 0.208  ; 0.609        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][11]              ;
; 0.208  ; 0.609        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][1]               ;
; 0.208  ; 0.609        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][2]               ;
; 0.208  ; 0.609        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][3]               ;
; 0.208  ; 0.609        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][4]               ;
; 0.208  ; 0.609        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][5]               ;
; 0.208  ; 0.609        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][6]               ;
; 0.208  ; 0.609        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][7]               ;
; 0.208  ; 0.609        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][8]               ;
; 0.208  ; 0.609        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][9]               ;
; 0.208  ; 0.609        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]               ;
; 0.209  ; 0.610        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; trans:u_trans|data_q[1]                 ;
; 0.209  ; 0.610        ; 0.401          ; High Pulse Width ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[1][1]               ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1  ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 1.093 ; 1.327 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 0.803 ; 0.635 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ad_clk    ; sys_clk    ; 5.783  ; 5.691  ; Rise       ; sys_clk         ;
; data_out  ; sys_clk    ; 17.660 ; 17.506 ; Rise       ; sys_clk         ;
; ad_clk    ; sys_clk    ; 5.783  ; 5.691  ; Fall       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ad_clk    ; sys_clk    ; 5.604  ; 5.517  ; Rise       ; sys_clk         ;
; data_out  ; sys_clk    ; 11.015 ; 10.827 ; Rise       ; sys_clk         ;
; ad_clk    ; sys_clk    ; 5.604  ; 5.517  ; Fall       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; sys_rst_n  ; data_out    ;    ; 6.853 ; 7.215 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; sys_rst_n  ; data_out    ;    ; 6.629 ; 6.981 ;    ;
+------------+-------------+----+-------+-------+----+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 90.71 MHz ; 90.71 MHz       ; sys_clk    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+---------+----------------+
; Clock   ; Slack   ; End Point TNS  ;
+---------+---------+----------------+
; sys_clk ; -10.024 ; -237.749       ;
+---------+---------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.667 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -4.000 ; -133.305                      ;
+---------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                   ;
+---------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -10.024 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.996     ;
; -9.967  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.939     ;
; -9.814  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.786     ;
; -9.786  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.758     ;
; -9.757  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.729     ;
; -9.708  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.680     ;
; -9.669  ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.357     ;
; -9.669  ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.357     ;
; -9.669  ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.357     ;
; -9.669  ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.357     ;
; -9.669  ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.357     ;
; -9.669  ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.357     ;
; -9.669  ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.357     ;
; -9.669  ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.357     ;
; -9.669  ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.357     ;
; -9.669  ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.357     ;
; -9.669  ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.357     ;
; -9.669  ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.357     ;
; -9.646  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.618     ;
; -9.627  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.599     ;
; -9.623  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.595     ;
; -9.608  ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.296     ;
; -9.608  ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.296     ;
; -9.608  ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.296     ;
; -9.608  ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.296     ;
; -9.608  ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.296     ;
; -9.608  ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.296     ;
; -9.608  ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.296     ;
; -9.608  ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.296     ;
; -9.608  ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.296     ;
; -9.608  ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.296     ;
; -9.608  ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.296     ;
; -9.608  ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.296     ;
; -9.607  ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.295     ;
; -9.607  ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.295     ;
; -9.607  ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.295     ;
; -9.607  ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.295     ;
; -9.607  ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.295     ;
; -9.607  ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.295     ;
; -9.607  ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.295     ;
; -9.607  ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.295     ;
; -9.607  ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.295     ;
; -9.607  ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.295     ;
; -9.607  ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.295     ;
; -9.607  ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.295     ;
; -9.589  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.561     ;
; -9.570  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.542     ;
; -9.566  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.538     ;
; -9.501  ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.189     ;
; -9.501  ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.189     ;
; -9.501  ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.189     ;
; -9.501  ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.189     ;
; -9.501  ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.189     ;
; -9.501  ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.189     ;
; -9.501  ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.189     ;
; -9.501  ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.189     ;
; -9.501  ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.189     ;
; -9.501  ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.189     ;
; -9.501  ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.189     ;
; -9.501  ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 10.189     ;
; -9.479  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.451     ;
; -9.422  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.394     ;
; -9.394  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.366     ;
; -9.337  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.309     ;
; -9.290  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][6]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.262     ;
; -9.254  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][2]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.226     ;
; -9.233  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][6]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.205     ;
; -9.207  ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][3]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.179     ;
; -9.206  ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.206  ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.894      ;
; -9.197  ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][2]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.203      ; 10.169     ;
; -9.167  ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.855      ;
; -9.167  ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.855      ;
; -9.167  ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.855      ;
; -9.167  ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.855      ;
; -9.167  ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.855      ;
; -9.167  ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.855      ;
; -9.167  ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 9.855      ;
+---------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                            ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.667 ; trans:u_trans|data_q[1]~_Duplicate_1    ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.934      ;
; 0.942 ; trans:u_trans|data_mult[1]              ; trans:u_trans|data_q[1]~_Duplicate_1    ; sys_clk      ; sys_clk     ; 0.000        ; -0.378     ; 0.759      ;
; 1.410 ; trans:u_trans|data_q[1]~_Duplicate_1    ; zero:u_zero|Xin_reg[0][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.059     ; 1.150      ;
; 1.453 ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ; zero:u_zero|Xin_reg[1][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.059     ; 1.193      ;
; 1.948 ; trans:u_trans|data_mult[1]              ; trans:u_trans|data_q[1]                 ; sys_clk      ; sys_clk     ; 0.000        ; -0.511     ; 1.236      ;
; 2.103 ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][4]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.509     ; 1.393      ;
; 2.123 ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; pole:u_pole|Yin_reg[1][11]              ; sys_clk      ; sys_clk     ; 0.000        ; -0.509     ; 1.413      ;
; 2.133 ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][3]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.509     ; 1.423      ;
; 2.151 ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][0]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.508     ; 1.442      ;
; 2.151 ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][6]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.509     ; 1.441      ;
; 2.155 ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.509     ; 1.445      ;
; 2.169 ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; pole:u_pole|Yin_reg[1][10]              ; sys_clk      ; sys_clk     ; 0.000        ; -0.509     ; 1.459      ;
; 2.304 ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][7]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.509     ; 1.594      ;
; 2.331 ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][9]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.509     ; 1.621      ;
; 2.459 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.363      ;
; 2.459 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.363      ;
; 2.459 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.363      ;
; 2.459 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.363      ;
; 2.459 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.363      ;
; 2.459 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.363      ;
; 2.459 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.363      ;
; 2.459 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.363      ;
; 2.459 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.363      ;
; 2.459 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.363      ;
; 2.459 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.363      ;
; 2.459 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.363      ;
; 2.498 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.402      ;
; 2.498 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.402      ;
; 2.498 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.402      ;
; 2.498 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.402      ;
; 2.498 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.402      ;
; 2.498 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.402      ;
; 2.498 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.402      ;
; 2.498 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.402      ;
; 2.498 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.402      ;
; 2.498 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.402      ;
; 2.498 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.402      ;
; 2.498 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.402      ;
; 2.527 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.431      ;
; 2.527 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.431      ;
; 2.527 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.431      ;
; 2.527 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.431      ;
; 2.527 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.431      ;
; 2.527 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.431      ;
; 2.527 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.431      ;
; 2.527 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.431      ;
; 2.527 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.431      ;
; 2.527 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.431      ;
; 2.527 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.431      ;
; 2.527 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.431      ;
; 2.535 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.712      ; 3.442      ;
; 2.541 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.712      ; 3.448      ;
; 2.543 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.447      ;
; 2.543 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.447      ;
; 2.543 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.447      ;
; 2.543 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.447      ;
; 2.543 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.447      ;
; 2.543 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.447      ;
; 2.543 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.447      ;
; 2.543 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.447      ;
; 2.543 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.447      ;
; 2.543 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.447      ;
; 2.543 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.447      ;
; 2.543 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.447      ;
; 2.579 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.712      ; 3.486      ;
; 2.579 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.712      ; 3.486      ;
; 2.583 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.712      ; 3.490      ;
; 2.593 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.712      ; 3.500      ;
; 2.599 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.712      ; 3.506      ;
; 2.605 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.712      ; 3.512      ;
; 2.641 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.712      ; 3.548      ;
; 2.657 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.712      ; 3.564      ;
; 2.659 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.712      ; 3.566      ;
; 2.710 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.614      ;
; 2.710 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.614      ;
; 2.710 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.614      ;
; 2.710 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.614      ;
; 2.710 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.614      ;
; 2.710 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.614      ;
; 2.710 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.614      ;
; 2.710 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.614      ;
; 2.710 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.614      ;
; 2.710 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.614      ;
; 2.710 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.614      ;
; 2.710 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.614      ;
; 2.724 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.628      ;
; 2.724 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.628      ;
; 2.724 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.628      ;
; 2.724 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.628      ;
; 2.724 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.628      ;
; 2.724 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.628      ;
; 2.724 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.628      ;
; 2.724 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.628      ;
; 2.724 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.628      ;
; 2.724 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.628      ;
; 2.724 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.628      ;
; 2.724 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.628      ;
; 2.738 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.642      ;
; 2.738 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.642      ;
; 2.738 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.709      ; 3.642      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; trans:u_trans|data_q[1]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period       ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[1][1]               ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; trans:u_trans|data_mult[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; trans:u_trans|data_q[1]~_Duplicate_1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ;
; 0.000  ; 0.382        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; trans:u_trans|data_q[1]                 ;
; 0.000  ; 0.382        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]               ;
; 0.001  ; 0.383        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][0]               ;
; 0.001  ; 0.383        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][10]              ;
; 0.001  ; 0.383        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][11]              ;
; 0.001  ; 0.383        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][1]               ;
; 0.001  ; 0.383        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][2]               ;
; 0.001  ; 0.383        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][3]               ;
; 0.001  ; 0.383        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][4]               ;
; 0.001  ; 0.383        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][5]               ;
; 0.001  ; 0.383        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][6]               ;
; 0.001  ; 0.383        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][7]               ;
; 0.001  ; 0.383        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][8]               ;
; 0.001  ; 0.383        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][9]               ;
; 0.001  ; 0.383        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[1][1]               ;
; 0.061  ; 0.443        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]               ;
; 0.061  ; 0.443        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]              ;
; 0.061  ; 0.443        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]              ;
; 0.061  ; 0.443        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]               ;
; 0.061  ; 0.443        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]               ;
; 0.061  ; 0.443        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]               ;
; 0.061  ; 0.443        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]               ;
; 0.061  ; 0.443        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]               ;
; 0.061  ; 0.443        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]               ;
; 0.061  ; 0.443        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]               ;
; 0.061  ; 0.443        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]               ;
; 0.061  ; 0.443        ; 0.382          ; Low Pulse Width  ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]               ;
; 0.163  ; 0.545        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]               ;
; 0.163  ; 0.545        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]              ;
; 0.163  ; 0.545        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]              ;
; 0.163  ; 0.545        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]               ;
; 0.163  ; 0.545        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]               ;
; 0.163  ; 0.545        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]               ;
; 0.163  ; 0.545        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]               ;
; 0.163  ; 0.545        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]               ;
; 0.163  ; 0.545        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]               ;
; 0.163  ; 0.545        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]               ;
; 0.163  ; 0.545        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]               ;
; 0.163  ; 0.545        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]               ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1  ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; trans:u_trans|data_mult[1]              ;
; 0.226  ; 0.608        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][0]               ;
; 0.226  ; 0.608        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][10]              ;
; 0.226  ; 0.608        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][11]              ;
; 0.226  ; 0.608        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][1]               ;
; 0.226  ; 0.608        ; 0.382          ; High Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][2]               ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 1.005 ; 1.379 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 0.749 ; 0.501 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ad_clk    ; sys_clk    ; 5.347  ; 5.125  ; Rise       ; sys_clk         ;
; data_out  ; sys_clk    ; 16.103 ; 15.858 ; Rise       ; sys_clk         ;
; ad_clk    ; sys_clk    ; 5.347  ; 5.125  ; Fall       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ad_clk    ; sys_clk    ; 5.161 ; 4.948 ; Rise       ; sys_clk         ;
; data_out  ; sys_clk    ; 9.971 ; 9.695 ; Rise       ; sys_clk         ;
; ad_clk    ; sys_clk    ; 5.161 ; 4.948 ; Fall       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; sys_rst_n  ; data_out    ;    ; 6.183 ; 6.703 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; sys_rst_n  ; data_out    ;    ; 5.962 ; 6.463 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -4.179 ; -92.509         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.278 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -48.566                       ;
+---------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                  ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -4.179 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 5.142      ;
; -4.163 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 5.126      ;
; -4.141 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 5.104      ;
; -4.138 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 5.101      ;
; -4.122 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 5.085      ;
; -4.100 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 5.063      ;
; -4.080 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 5.043      ;
; -4.039 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 5.002      ;
; -4.024 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.855      ;
; -4.024 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.855      ;
; -4.024 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.855      ;
; -4.024 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.855      ;
; -4.024 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.855      ;
; -4.024 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.855      ;
; -4.024 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.855      ;
; -4.024 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.855      ;
; -4.024 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.855      ;
; -4.024 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.855      ;
; -4.024 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.855      ;
; -4.024 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.855      ;
; -4.004 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 4.967      ;
; -3.963 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 4.926      ;
; -3.958 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 4.921      ;
; -3.954 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 4.917      ;
; -3.948 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.779      ;
; -3.948 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.779      ;
; -3.948 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.779      ;
; -3.948 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.779      ;
; -3.948 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.779      ;
; -3.948 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.779      ;
; -3.948 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.779      ;
; -3.948 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.779      ;
; -3.948 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.779      ;
; -3.948 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.779      ;
; -3.948 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.779      ;
; -3.948 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.779      ;
; -3.926 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][6]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 4.889      ;
; -3.923 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 4.886      ;
; -3.917 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 4.880      ;
; -3.913 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][4]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 4.876      ;
; -3.909 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.740      ;
; -3.909 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.740      ;
; -3.909 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.740      ;
; -3.909 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.740      ;
; -3.909 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.740      ;
; -3.909 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.740      ;
; -3.909 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.740      ;
; -3.909 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.740      ;
; -3.909 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.740      ;
; -3.909 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.740      ;
; -3.909 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.740      ;
; -3.909 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.740      ;
; -3.885 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][6]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 4.848      ;
; -3.882 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 4.845      ;
; -3.875 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][2]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 4.838      ;
; -3.849 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.680      ;
; -3.849 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.680      ;
; -3.849 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.680      ;
; -3.849 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.680      ;
; -3.849 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.680      ;
; -3.849 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.680      ;
; -3.849 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.680      ;
; -3.849 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.680      ;
; -3.849 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.680      ;
; -3.849 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.680      ;
; -3.849 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.680      ;
; -3.849 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.680      ;
; -3.848 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.848 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.679      ;
; -3.834 ; zero:u_zero|Xin_reg[1][1]  ; pole:u_pole|Yin_reg[0][2]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 4.797      ;
; -3.786 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.617      ;
; -3.786 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.617      ;
; -3.786 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.617      ;
; -3.786 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.617      ;
; -3.786 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.617      ;
; -3.786 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.617      ;
; -3.786 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.617      ;
; -3.786 ; pole:u_pole|Yin_reg[0][7]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.617      ;
; -3.786 ; pole:u_pole|Yin_reg[0][8]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.617      ;
; -3.786 ; pole:u_pole|Yin_reg[0][9]  ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.617      ;
; -3.786 ; pole:u_pole|Yin_reg[0][10] ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.617      ;
; -3.786 ; pole:u_pole|Yin_reg[0][11] ; pole:u_pole|Yin_reg[0][5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.617      ;
; -3.781 ; zero:u_zero|Xin_reg[0][1]  ; pole:u_pole|Yin_reg[0][3]  ; sys_clk      ; sys_clk     ; 1.000        ; 0.091      ; 4.744      ;
; -3.751 ; pole:u_pole|Yin_reg[0][0]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.582      ;
; -3.751 ; pole:u_pole|Yin_reg[0][1]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.582      ;
; -3.751 ; pole:u_pole|Yin_reg[0][2]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.582      ;
; -3.751 ; pole:u_pole|Yin_reg[0][3]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.582      ;
; -3.751 ; pole:u_pole|Yin_reg[0][4]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.582      ;
; -3.751 ; pole:u_pole|Yin_reg[0][5]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.582      ;
; -3.751 ; pole:u_pole|Yin_reg[0][6]  ; pole:u_pole|Yin_reg[0][7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.582      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                            ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.278 ; trans:u_trans|data_q[1]~_Duplicate_1    ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.398      ;
; 0.396 ; trans:u_trans|data_mult[1]              ; trans:u_trans|data_q[1]~_Duplicate_1    ; sys_clk      ; sys_clk     ; 0.000        ; -0.155     ; 0.325      ;
; 0.642 ; trans:u_trans|data_q[1]~_Duplicate_1    ; zero:u_zero|Xin_reg[0][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.002     ; 0.517      ;
; 0.659 ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1  ; zero:u_zero|Xin_reg[1][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.002     ; 0.534      ;
; 0.875 ; trans:u_trans|data_mult[1]              ; trans:u_trans|data_q[1]                 ; sys_clk      ; sys_clk     ; 0.000        ; -0.194     ; 0.558      ;
; 0.960 ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][4]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.194     ; 0.643      ;
; 0.963 ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; pole:u_pole|Yin_reg[1][11]              ; sys_clk      ; sys_clk     ; 0.000        ; -0.194     ; 0.646      ;
; 0.970 ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][3]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.194     ; 0.653      ;
; 0.974 ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][6]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.194     ; 0.657      ;
; 0.978 ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][1]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.194     ; 0.661      ;
; 0.985 ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][0]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.193     ; 0.669      ;
; 0.987 ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; pole:u_pole|Yin_reg[1][10]              ; sys_clk      ; sys_clk     ; 0.000        ; -0.194     ; 0.670      ;
; 1.067 ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][7]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.194     ; 0.750      ;
; 1.076 ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][9]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.194     ; 0.759      ;
; 1.202 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.578      ;
; 1.202 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.578      ;
; 1.202 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.578      ;
; 1.202 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.578      ;
; 1.202 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.578      ;
; 1.202 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.578      ;
; 1.202 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.578      ;
; 1.202 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.578      ;
; 1.202 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.578      ;
; 1.202 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.578      ;
; 1.202 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.578      ;
; 1.202 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.578      ;
; 1.220 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.596      ;
; 1.220 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.596      ;
; 1.220 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.596      ;
; 1.220 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.596      ;
; 1.220 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.596      ;
; 1.220 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.596      ;
; 1.220 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.596      ;
; 1.220 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.596      ;
; 1.220 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.596      ;
; 1.220 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.596      ;
; 1.220 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.596      ;
; 1.220 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.596      ;
; 1.239 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.615      ;
; 1.239 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.615      ;
; 1.239 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.615      ;
; 1.239 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.615      ;
; 1.239 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.615      ;
; 1.239 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.615      ;
; 1.239 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.615      ;
; 1.239 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.615      ;
; 1.239 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.615      ;
; 1.239 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.615      ;
; 1.239 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.615      ;
; 1.239 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.615      ;
; 1.249 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.625      ;
; 1.249 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.625      ;
; 1.249 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.625      ;
; 1.249 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.625      ;
; 1.249 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.625      ;
; 1.249 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.625      ;
; 1.249 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.625      ;
; 1.249 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.625      ;
; 1.249 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.625      ;
; 1.249 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.625      ;
; 1.249 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.625      ;
; 1.249 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.625      ;
; 1.260 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.293      ; 1.637      ;
; 1.260 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.293      ; 1.637      ;
; 1.278 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.293      ; 1.655      ;
; 1.280 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.293      ; 1.657      ;
; 1.284 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.293      ; 1.661      ;
; 1.291 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.293      ; 1.668      ;
; 1.292 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.293      ; 1.669      ;
; 1.295 ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][5]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.194     ; 0.978      ;
; 1.295 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.293      ; 1.672      ;
; 1.304 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1 ; sys_clk      ; sys_clk     ; 0.000        ; 0.293      ; 1.681      ;
; 1.306 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.293      ; 1.683      ;
; 1.314 ; trans:u_trans|data_q[1]                 ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.293      ; 1.691      ;
; 1.319 ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][2]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.194     ; 1.002      ;
; 1.333 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.709      ;
; 1.333 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.709      ;
; 1.333 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.709      ;
; 1.333 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.709      ;
; 1.333 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.709      ;
; 1.333 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.709      ;
; 1.333 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.709      ;
; 1.333 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.709      ;
; 1.333 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.709      ;
; 1.333 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.709      ;
; 1.333 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.709      ;
; 1.333 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.709      ;
; 1.334 ; pole:u_pole|Yin_reg[1][0]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.710      ;
; 1.334 ; pole:u_pole|Yin_reg[1][1]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.710      ;
; 1.334 ; pole:u_pole|Yin_reg[1][2]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.710      ;
; 1.334 ; pole:u_pole|Yin_reg[1][3]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.710      ;
; 1.334 ; pole:u_pole|Yin_reg[1][4]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.710      ;
; 1.334 ; pole:u_pole|Yin_reg[1][5]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.710      ;
; 1.334 ; pole:u_pole|Yin_reg[1][6]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.710      ;
; 1.334 ; pole:u_pole|Yin_reg[1][7]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.710      ;
; 1.334 ; pole:u_pole|Yin_reg[1][8]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.710      ;
; 1.334 ; pole:u_pole|Yin_reg[1][9]               ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.710      ;
; 1.334 ; pole:u_pole|Yin_reg[1][10]              ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.710      ;
; 1.334 ; pole:u_pole|Yin_reg[1][11]              ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1  ; sys_clk      ; sys_clk     ; 0.000        ; 0.292      ; 1.710      ;
; 1.334 ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1  ; pole:u_pole|Yin_reg[1][8]               ; sys_clk      ; sys_clk     ; 0.000        ; -0.194     ; 1.017      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                                               ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; sys_clk ; Rise       ; sys_clk                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][10]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][11]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][6]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][7]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][8]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][9]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; trans:u_trans|data_mult[1]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; trans:u_trans|data_q[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; trans:u_trans|data_q[1]~_Duplicate_1                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[1][1]                                       ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]~_Duplicate_1                          ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]~_Duplicate_1                         ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]~_Duplicate_1                         ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]~_Duplicate_1                          ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]~_Duplicate_1                          ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]~_Duplicate_1                          ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]~_Duplicate_1                          ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]~_Duplicate_1                          ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]~_Duplicate_1                          ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]~_Duplicate_1                          ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]~_Duplicate_1                          ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]~_Duplicate_1                          ;
; -0.089 ; 0.090        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][0]                                       ;
; -0.089 ; 0.090        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][10]                                      ;
; -0.089 ; 0.090        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][11]                                      ;
; -0.089 ; 0.090        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][1]                                       ;
; -0.089 ; 0.090        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][2]                                       ;
; -0.089 ; 0.090        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][3]                                       ;
; -0.089 ; 0.090        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][4]                                       ;
; -0.089 ; 0.090        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][5]                                       ;
; -0.089 ; 0.090        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][6]                                       ;
; -0.089 ; 0.090        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][7]                                       ;
; -0.089 ; 0.090        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][8]                                       ;
; -0.089 ; 0.090        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[1][9]                                       ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; trans:u_trans|data_mult[1]                                      ;
; -0.088 ; 0.091        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]                                       ;
; -0.088 ; 0.091        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[1][1]                                       ;
; -0.087 ; 0.092        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; trans:u_trans|data_q[1]                                         ;
; -0.079 ; 0.100        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][0]                                       ;
; -0.079 ; 0.100        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][10]                                      ;
; -0.079 ; 0.100        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][11]                                      ;
; -0.079 ; 0.100        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][1]                                       ;
; -0.079 ; 0.100        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][2]                                       ;
; -0.079 ; 0.100        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][3]                                       ;
; -0.079 ; 0.100        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][4]                                       ;
; -0.079 ; 0.100        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][5]                                       ;
; -0.079 ; 0.100        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][6]                                       ;
; -0.079 ; 0.100        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][7]                                       ;
; -0.079 ; 0.100        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][8]                                       ;
; -0.079 ; 0.100        ; 0.179          ; Low Pulse Width ; sys_clk ; Rise       ; pole:u_pole|Yin_reg[0][9]                                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; trans:u_trans|data_q[1]~_Duplicate_1                            ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; zero:u_zero|Xin_reg[0][1]~_Duplicate_1                          ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][0]~_Duplicate_1|clk                           ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][10]~_Duplicate_1|clk                          ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][11]~_Duplicate_1|clk                          ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][1]~_Duplicate_1|clk                           ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][2]~_Duplicate_1|clk                           ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][3]~_Duplicate_1|clk                           ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][4]~_Duplicate_1|clk                           ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][5]~_Duplicate_1|clk                           ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][6]~_Duplicate_1|clk                           ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][7]~_Duplicate_1|clk                           ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][8]~_Duplicate_1|clk                           ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|Yin_reg[0][9]~_Duplicate_1|clk                           ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_trans|data_mult[1]|clk                                        ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_pole|u_multY1|lpm_mult_component|auto_generated|mac_mult1|clk ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; sys_clk ; Rise       ; u_trans|data_q[1]~_Duplicate_1|clk                              ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 0.567 ; 0.816 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 0.260 ; -0.034 ; Rise       ; sys_clk         ;
+-----------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ad_clk    ; sys_clk    ; 3.104 ; 2.822 ; Rise       ; sys_clk         ;
; data_out  ; sys_clk    ; 7.893 ; 7.977 ; Rise       ; sys_clk         ;
; ad_clk    ; sys_clk    ; 3.104 ; 2.822 ; Fall       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ad_clk    ; sys_clk    ; 3.028 ; 2.741 ; Rise       ; sys_clk         ;
; data_out  ; sys_clk    ; 4.929 ; 5.021 ; Rise       ; sys_clk         ;
; ad_clk    ; sys_clk    ; 3.028 ; 2.741 ; Fall       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; sys_rst_n  ; data_out    ;    ; 3.415 ; 3.645 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; sys_rst_n  ; data_out    ;    ; 3.311 ; 3.546 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -11.077  ; 0.278 ; N/A      ; N/A     ; -4.000              ;
;  sys_clk         ; -11.077  ; 0.278 ; N/A      ; N/A     ; -4.000              ;
; Design-wide TNS  ; -263.637 ; 0.0   ; 0.0      ; 0.0     ; -133.726            ;
;  sys_clk         ; -263.637 ; 0.000 ; N/A      ; N/A     ; -133.726            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 1.093 ; 1.379 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sys_rst_n ; sys_clk    ; 0.803 ; 0.635 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ad_clk    ; sys_clk    ; 5.783  ; 5.691  ; Rise       ; sys_clk         ;
; data_out  ; sys_clk    ; 17.660 ; 17.506 ; Rise       ; sys_clk         ;
; ad_clk    ; sys_clk    ; 5.783  ; 5.691  ; Fall       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ad_clk    ; sys_clk    ; 3.028 ; 2.741 ; Rise       ; sys_clk         ;
; data_out  ; sys_clk    ; 4.929 ; 5.021 ; Rise       ; sys_clk         ;
; ad_clk    ; sys_clk    ; 3.028 ; 2.741 ; Fall       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; sys_rst_n  ; data_out    ;    ; 6.853 ; 7.215 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; sys_rst_n  ; data_out    ;    ; 3.311 ; 3.546 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ad_clk        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_oe         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad_clk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ad_oe         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad_clk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ad_oe         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad_clk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ad_oe         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 137957   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 137957   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 44    ; 44   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 29    ; 29   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Fri Oct 09 21:06:51 2020
Info: Command: quartus_sta iir -c iir
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'iir.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.077
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.077            -263.637 sys_clk 
Info (332146): Worst-case hold slack is 0.724
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.724               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -133.726 sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.024
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.024            -237.749 sys_clk 
Info (332146): Worst-case hold slack is 0.667
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.667               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -133.305 sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.179             -92.509 sys_clk 
Info (332146): Worst-case hold slack is 0.278
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.278               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.566 sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4688 megabytes
    Info: Processing ended: Fri Oct 09 21:06:53 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


