<models>
  <module name="CAPTUREE2_VPR">
    <input_ports>
      <port is_clock="1" name="CLK"/>
      <port clock="CLK"  name="CAP"/>
    </input_ports>
    <output_ports>
    </output_ports>
    
  </module>
</models>