V 51
K 167868331100 ofd64
Y 0
D 0 0 1700 1100
Z 1
i 180
N 66
J 645 590 2
J 645 420 2
J 690 420 9
J 690 590 11
J 645 760 2
J 690 760 11
J 645 930 2
J 690 930 11
J 690 1020 9
J 1425 1020 7
S 1 4
L 655 590 20 0 3 0 1 0 Q2
S 2 3
L 655 420 20 0 3 0 1 0 Q3
B 3 4
B 4 6
S 5 6
L 655 760 20 0 3 0 1 0 Q1
B 6 8
S 7 8
L 655 930 20 0 3 0 1 0 Q0
B 8 9
B 9 10
L 1295 1025 30 0 3 0 1 0 Q[3:0]
N 155
J 525 450 2
J 520 450 2
S 2 1
N 108
J 525 930 2
J 320 930 9
J 525 760 2
J 320 760 11
J 525 590 2
J 320 590 11
J 525 420 2
J 320 420 11
J 320 275 9
J 220 275 7
S 2 1
L 330 930 20 0 3 0 1 0 D0
B 4 2
S 4 3
L 330 760 20 0 3 0 1 0 D1
B 6 4
S 6 5
L 330 590 20 0 3 0 1 0 D2
B 8 6
S 8 7
L 330 420 20 0 3 0 1 0 D3
B 9 8
B 10 9
L 225 280 30 0 3 0 1 0 D[3:0]
N 122
J 525 910 2
J 370 910 9
J 525 740 2
J 370 740 11
J 525 570 2
J 370 570 11
J 525 400 2
J 370 400 11
J 370 230 9
J 220 230 7
S 2 1
L 380 910 20 0 3 0 1 0 F0
B 4 2
S 4 3
L 380 740 20 0 3 0 1 0 F1
B 6 4
S 6 5
L 380 570 20 0 3 0 1 0 F2
B 8 6
S 8 7
L 380 400 20 0 3 0 1 0 F3
B 9 8
B 10 9
L 225 235 30 0 3 0 1 0 F[3:0]
N 139
J 525 890 2
J 410 890 3
J 525 720 2
J 410 720 5
J 525 550 2
J 410 550 5
J 225 210 1
J 410 210 3
J 410 380 5
J 525 380 2
S 2 1
S 4 2
S 4 3
S 6 4
S 6 5
S 9 6
S 7 8
L 235 210 10 0 3 0 1 0 CE
S 8 9
S 9 10
N 126
J 525 530 2
J 525 870 2
J 430 870 3
J 525 700 2
J 430 700 5
J 430 530 5
J 225 190 1
J 315 170 2
J 300 170 3
J 300 190 5
J 430 190 3
J 430 360 5
J 525 360 2
S 6 1
S 3 2
S 5 3
S 5 4
S 6 5
S 12 6
S 7 10
L 235 190 10 0 3 0 1 0 C
S 9 8
S 9 10
S 10 11
S 11 12
S 12 13
N 127
J 525 340 2
J 385 170 2
J 450 170 3
J 450 340 5
J 525 680 2
J 525 850 2
J 450 850 3
J 450 680 5
J 450 510 5
J 525 510 2
S 4 1
S 2 3
L 395 170 14 0 3 0 1 1 C
S 3 4
S 4 9
S 8 5
S 7 6
S 8 7
S 9 8
S 9 10
N 144
J 525 480 2
J 525 310 2
J 225 150 1
J 470 150 3
J 470 310 5
J 470 480 5
J 525 650 2
J 470 650 5
J 470 820 3
J 525 820 2
S 6 1
S 5 2
S 3 4
L 235 150 10 0 3 0 1 0 CLR
S 4 5
S 5 6
S 6 8
S 8 7
S 8 9
S 9 10
I 129 OFDDRCPE_33 1 525 810 0 1 '
C 66 7 4 0
C 149 2 7 0
C 122 1 8 0
C 108 1 1 0
C 144 10 6 0
C 139 1 2 0
C 127 6 11 0
C 126 2 10 0
I 177 OFDDRCPE_33 1 525 640 0 1 '
C 66 5 4 0
C 151 1 7 0
C 122 3 8 0
C 108 3 1 0
C 144 7 6 0
C 139 3 2 0
C 127 5 11 0
C 126 4 10 0
I 178 OFDDRCPE_33 1 525 470 0 1 '
C 66 1 4 0
C 153 2 7 0
C 122 5 8 0
C 108 5 1 0
C 144 1 6 0
C 139 5 2 0
C 127 10 11 0
C 126 1 10 0
N 149
J 520 960 2
J 525 960 2
S 1 2
N 151
J 525 790 2
J 520 790 2
S 2 1
N 153
J 520 620 2
J 525 620 2
S 1 2
I 154 virtex2p:GND 1 480 470 3 1 '
C 155 2 4 0
I 152 virtex2p:GND 1 480 640 3 1 '
C 153 1 4 0
I 150 virtex2p:GND 1 480 810 3 1 '
C 151 2 4 0
I 125 virtex2p:INV 1 315 160 0 1 '
C 127 2 1 0
C 126 8 2 0
I 69 virtex:BSHEETL 1 1260 0 0 1 '
I 123 virtex2p:GND 1 480 980 3 1 '
C 149 1 4 0
T 1580 0 25 0 3 Page 24
Q 11 0 0
T 1570 50 10 0 9 1
T 1560 30 10 0 3 A
T 30 30 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 30 40 10 0 3 drawn by KS
T 1445 50 10 0 9 16th December 2003
T 1570 80 30 0 3 JRG
Q 14 0 0
T 1440 100 10 0 9 VIRTEX Family OFDDR4  Macro
T 1575 70 10 0 9 4-Bit Output DDR Flip-Flop w/Asynchronous Clear and Clock Enabl
+ e
T 45 1010 30 0 3 the F byte goes out first (on C falling edge)
Q 14 0 0
T 45 1035 30 0 3 the D byte goes out last (on C rising edge)
Q 14 0 0
I 179 OFDDRCPE_33 1 525 300 0 1 '
C 66 2 4 0
C 155 1 7 0
C 122 7 8 0
C 108 7 1 0
C 144 2 6 0
C 139 10 2 0
C 127 1 11 0
C 126 13 10 0
E
