#ifndef __PCIEHWIOREGS_H__
#define __PCIEHWIOREGS_H__
/*
===========================================================================
*/
/**
  @file PcieHwioRegs.h
  @brief Auto-generated HWIO interface include file.

  Reference chip release:
    SDM845 (Napali) [napali_v1.0_p3q1r50.0.0_MTO_partitioned_rtl]
 
  This file contains HWIO register definitions for the following modules:
    PCIE_0_CM_PCIE
    PCIE_0_PCIE_USB3_UNI_PCS_MISC
    PCIE_0_PCIE_USB3_UNI_PCS
    PCIE_0_PCIE20_DBI
    PCIE_0_PCIE20_ELBI
    PCIE_0_PCIE20_MHI
    PCIE_0_PCIE20_PARF
    PCIE_0_QSERDES_COM
    PCIE_0_QSERDES_RX
    PCIE_0_QSERDES_TX
    PCIE_GEN3_CM_PCIE
    PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS
    PCIE_GEN3_PCIE20_DBI
    PCIE_GEN3_PCIE20_ELBI
    PCIE_GEN3_PCIE20_MHI
    PCIE_GEN3_PCIE20_PARF
    PCIE_GEN3_QHP_COM_HP_PCIE_COM
    PCIE_GEN3_QHP_L0_HP_PCIE_LANE
    PCIE_GEN3_QHP_L1_HP_PCIE_LANE

  'Include' filters applied: 
  'Exclude' filters applied: 
*/
/*
  ===========================================================================

  Copyright (c) 2017 Qualcomm Technologies Incorporated.
  All Rights Reserved.
  Qualcomm Confidential and Proprietary

  Export of this technology or software is regulated by the U.S. Government.
  Diversion contrary to U.S. law prohibited.

  All ideas, data and information contained in or disclosed by
  this document are confidential and proprietary information of
  Qualcomm Technologies Incorporated and all rights therein are expressly reserved.
  By accepting this material the recipient agrees that this material
  and the information contained therein are held in confidence and in
  trust and will not be used, copied, reproduced in whole or in part,
  nor its contents revealed in any manner to others without the express
  written permission of Qualcomm Technologies Incorporated.

  ===========================================================================

  $Header: //components/rel/boot.xf/2.1/QcomPkg/SDM670Pkg/Library/PcieConfigLib/PcieHwioRegs.h#1 $
  $DateTime: 2017/09/18 09:26:13 $
  $Author: pwbldsvc $

                              EDIT HISTORY

 when       who      what, where, why
 --------   ---      ----------------------------------------------------------
 04/24/17   tselvam  Update the OFFS macro values for all PHY regions
 04/10/17   tselvam  First checkin as part of SDM845 porting

  ===========================================================================
*/

#include <msmhwiobase.h>

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_CM_PCIE
 *--------------------------------------------------------------------------*/

#define PCIE_0_CM_PCIE_REG_BASE (PCIE_0_PCIE20_WRAPPER_AHB_BASE      + 0x00006000)
#define PCIE_0_CM_PCIE_REG_BASE_OFFS 0x00006000

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_PCIE_USB3_UNI_PCS_MISC
 *--------------------------------------------------------------------------*/

#define PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE                    (PCIE_0_PCIE20_WRAPPER_AHB_BASE      + 0x00006600)
#define PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_SIZE                    0x70
#define PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS               0x00000000

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ADDR                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000000)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_OFFS                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_RMSK                                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_DEBUG_BUS_IDX0_BMSK                                   0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE0_INDEX_DEBUG_BUS_IDX0_SHFT                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ADDR                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000004)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_OFFS                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_RMSK                                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_DEBUG_BUS_IDX1_BMSK                                   0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE1_INDEX_DEBUG_BUS_IDX1_SHFT                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ADDR                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000008)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_OFFS                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_RMSK                                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_DEBUG_BUS_IDX2_BMSK                                   0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE2_INDEX_DEBUG_BUS_IDX2_SHFT                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ADDR                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_OFFS                                           (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_RMSK                                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_DEBUG_BUS_IDX3_BMSK                                   0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_BYTE3_INDEX_DEBUG_BUS_IDX3_SHFT                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_ADDR                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000010)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_OFFS                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_RMSK                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_PLACEHOLDER_STATUS_BMSK                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PLACEHOLDER_STATUS_PLACEHOLDER_STATUS_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_ADDR                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000014)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_OFFS                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_RMSK                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_BMSK                                 0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_ADDR                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000018)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_OFFS                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_RMSK                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_BMSK                                 0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_ADDR                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_OFFS                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_RMSK                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_BMSK                                 0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_ADDR                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000020)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_OFFS                                              (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_RMSK                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_BMSK                                 0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_ADDR                                                 (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000024)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_OFFS                                                 (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_RMSK                                                        0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_OSC_DTCT_STATUS_BMSK                                        0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_STATUS_OSC_DTCT_STATUS_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000028)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_RMSK                                                      0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_TEST_ANALOG_EN_BMSK                              0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_TEST_ANALOG_EN_SHFT                               0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_BMSK                         0x30
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_SHFT                          0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_BMSK                              0xc
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_SHFT                              0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_MODE_BMSK                                         0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_OSC_DTCT_MODE_SHFT                                         0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_RSVD2_BMSK                                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG1_RSVD2_SHFT                                                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_RMSK                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OSC_DTCT_OSC_CLK_ANA_DIV_SEL_BMSK                         0xc0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OSC_DTCT_OSC_CLK_ANA_DIV_SEL_SHFT                          0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_BMSK                             0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_SHFT                              0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000030)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_RMSK                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_OSC_DTCT_STARTUP_TIME_BMSK                                0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG3_OSC_DTCT_STARTUP_TIME_SHFT                                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000034)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_RMSK                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_7_0_BMSK                         0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_7_0_SHFT                          0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000038)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_RMSK                                                      0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_BMSK                           0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_SHFT                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_RMSK                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_BMSK                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_SHFT                               0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000040)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_RMSK                                                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_8_8_BMSK                          0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_8_8_SHFT                          0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ADDR                                        (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000044)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_OFFS                                        (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_RMSK                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_MX_BMSK                            0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_MX_SHFT                             0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_BMSK                               0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_SHFT                                0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_RSVD_BMSK                                         0x30
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_RSVD_SHFT                                          0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_OP_BMSK                       0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_OP_SHFT                       0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_P2_BMSK                       0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_P2_SHFT                       0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_L1SS_BMSK                     0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_L1SS_SHFT                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_INT_AUX_CLK_GEN_EN_BMSK                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG1_PCIE_INT_AUX_CLK_GEN_EN_SHFT                       0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ADDR                                        (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000048)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_OFFS                                        (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000048)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_RMSK                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_LOW_FILTER_BMSK                  0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_LOW_FILTER_SHFT                   0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_HIGH_FILTER_BMSK                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_HIGH_FILTER_SHFT                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_ADDR                                         (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_OFFS                                         (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_RMSK                                                0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_INT_AUX_CLK_STATUS_BMSK                             0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCIE_INT_AUX_CLK_STATUS_INT_AUX_CLK_STATUS_SHFT                             0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ADDR                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000050)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OFFS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_RMSK                                                0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_M2_BMSK                0x30
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_M2_SHFT                 0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_M2_BMSK                     0xc
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_M2_SHFT                     0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_MODE_M2_BMSK                                0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_MODE_M2_SHFT                                0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_RSVD2_BMSK                                           0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG1_RSVD2_SHFT                                           0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ADDR                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000054)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_OFFS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_RMSK                                                0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_M2_BMSK                    0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_M2_SHFT                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ADDR                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000058)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_OFFS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_RMSK                                                0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_OSC_DTCT_STARTUP_TIME_M2_BMSK                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG3_OSC_DTCT_STARTUP_TIME_M2_SHFT                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ADDR                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_OFFS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_RMSK                                                0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_M2_7_0_BMSK                0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_M2_7_0_SHFT                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ADDR                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000060)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_OFFS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_RMSK                                                0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_M2_BMSK                  0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_M2_SHFT                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ADDR                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000064)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_OFFS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_RMSK                                                0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_M2_BMSK                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_M2_SHFT                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ADDR                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x00000068)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_OFFS                                          (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x00000068)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_RMSK                                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_M2_8_8_BMSK                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_OSC_DTCT_MODE2_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_M2_8_8_SHFT                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE      + 0x0000006c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_MISC_REG_BASE_OFFS + 0x0000006c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_RMSK                                                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_PINF_RTB_DEPTH_BMSK                                        0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_MISC_PCS_MISC_CONFIG1_PINF_RTB_DEPTH_SHFT                                        0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_PCIE_USB3_UNI_PCS
 *--------------------------------------------------------------------------*/

#define PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE                                        (PCIE_0_PCIE20_WRAPPER_AHB_BASE      + 0x00006800)
#define PCIE_0_PCIE_USB3_UNI_PCS_REG_SIZE                                        0x218
#define PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS                                   0x00000000

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_ADDR                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000000)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_OFFS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_RMSK                                                                        0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_RSVD_BMSK                                                                   0xfe
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_RSVD_SHFT                                                                    0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_SW_RESET_BMSK                                                                0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SW_RESET_SW_RESET_SHFT                                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000004)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_RSVD_BMSK                                                         0xfc
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_RSVD_SHFT                                                          0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_BMSK                                             0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_SHFT                                             0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_SW_PWRDN_B_BMSK                                                    0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_DOWN_CONTROL_SW_PWRDN_B_SHFT                                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000008)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_RMSK                                                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_RSVD_BMSK                                                              0xf8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_RSVD_SHFT                                                               0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_SYSCLK_EN_BMSK                                                          0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_SYSCLK_EN_SHFT                                                          0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_PCS_START_BMSK                                                          0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_PCS_START_SHFT                                                          0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_SERDES_START_BMSK                                                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_START_CONTROL_SERDES_START_SHFT                                                       0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_ADDR                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_OFFS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_RMSK                                                                        0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_TX_LARGE_AMP_V0_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_TX_LARGE_AMP_V0_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_TX_IDLE_LVL_V0_BMSK                                                         0x60
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_TX_IDLE_LVL_V0_SHFT                                                          0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_TXMGN_V0_BMSK                                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V0_TXMGN_V0_SHFT                                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_ADDR                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000010)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_OFFS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_RMSK                                                                        0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_TX_LARGE_AMP_V1_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_TX_LARGE_AMP_V1_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_TX_IDLE_LVL_V1_BMSK                                                         0x60
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_TX_IDLE_LVL_V1_SHFT                                                          0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_TXMGN_V1_BMSK                                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V1_TXMGN_V1_SHFT                                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_ADDR                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000014)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_OFFS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_RMSK                                                                        0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_TX_LARGE_AMP_V2_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_TX_LARGE_AMP_V2_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_TX_IDLE_LVL_V2_BMSK                                                         0x60
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_TX_IDLE_LVL_V2_SHFT                                                          0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_TXMGN_V2_BMSK                                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V2_TXMGN_V2_SHFT                                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_ADDR                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000018)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_OFFS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_RMSK                                                                        0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_TX_LARGE_AMP_V3_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_TX_LARGE_AMP_V3_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_TX_IDLE_LVL_V3_BMSK                                                         0x60
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_TX_IDLE_LVL_V3_SHFT                                                          0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_TXMGN_V3_BMSK                                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V3_TXMGN_V3_SHFT                                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_ADDR                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_OFFS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_RMSK                                                                        0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_TX_LARGE_AMP_V4_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_TX_LARGE_AMP_V4_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_TX_IDLE_LVL_V4_BMSK                                                         0x60
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_TX_IDLE_LVL_V4_SHFT                                                          0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_TXMGN_V4_BMSK                                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_V4_TXMGN_V4_SHFT                                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_ADDR                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000020)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_OFFS                                                                  (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_RMSK                                                                        0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_TX_LARGE_AMP_LS_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_TX_LARGE_AMP_LS_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_TX_IDLE_LVL_LS_BMSK                                                         0x60
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_TX_IDLE_LVL_LS_SHFT                                                          0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_TXMGN_LS_BMSK                                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXMGN_LS_TXMGN_LS_SHFT                                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000024)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_RMSK                                                                0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_TXDEEMPH_M6DB_V0_BMSK                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V0_TXDEEMPH_M6DB_V0_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000028)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_RMSK                                                              0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_TXDEEMPH_M3P5DB_V0_BMSK                                           0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V0_TXDEEMPH_M3P5DB_V0_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_RMSK                                                                0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_TXDEEMPH_M6DB_V1_BMSK                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V1_TXDEEMPH_M6DB_V1_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000030)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_RMSK                                                              0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_TXDEEMPH_M3P5DB_V1_BMSK                                           0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V1_TXDEEMPH_M3P5DB_V1_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000034)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_RMSK                                                                0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_TXDEEMPH_M6DB_V2_BMSK                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V2_TXDEEMPH_M6DB_V2_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000038)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_RMSK                                                              0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_TXDEEMPH_M3P5DB_V2_BMSK                                           0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V2_TXDEEMPH_M3P5DB_V2_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_RMSK                                                                0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_TXDEEMPH_M6DB_V3_BMSK                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V3_TXDEEMPH_M6DB_V3_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000040)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_RMSK                                                              0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_TXDEEMPH_M3P5DB_V3_BMSK                                           0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V3_TXDEEMPH_M3P5DB_V3_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000044)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_RMSK                                                                0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_TXDEEMPH_M6DB_V4_BMSK                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_V4_TXDEEMPH_M6DB_V4_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000048)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000048)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_RMSK                                                              0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_TXDEEMPH_M3P5DB_V4_BMSK                                           0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_V4_TXDEEMPH_M3P5DB_V4_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_RMSK                                                                0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_TXDEEMPH_M6DB_LS_BMSK                                               0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M6DB_LS_TXDEEMPH_M6DB_LS_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000050)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_RMSK                                                              0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_TXDEEMPH_M3P5DB_LS_BMSK                                           0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXDEEMPH_M3P5DB_LS_TXDEEMPH_M3P5DB_LS_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000054)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_RMSK                                                           0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_OFF_MODE_SEL_BMSK                                   0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_OFF_MODE_SEL_SHFT                                    0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_CAPSEL_BMSK                                             0x18
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_CAPSEL_SHFT                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_SW_EN_BMSK                                           0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_SW_EN_SHFT                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_LVL_BMSK                                             0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_LVL_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000058)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_BMSK                                        0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_SHFT                                         0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_EIOS_DTCT_CFG_BMSK                                                 0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_EIOS_DTCT_CFG_SHFT                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_ON_EIOS_EN_BMSK                                            0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_ON_EIOS_EN_SHFT                                            0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G2S_EN_BMSK                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G2S_EN_SHFT                                           0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G1S_EN_BMSK                                           0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G1S_EN_SHFT                                           0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ADDR                                                           (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_OFFS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RMSK                                                                 0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RATE1_SLEW_CNTRL_BMSK                                                0x38
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RATE1_SLEW_CNTRL_SHFT                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RATE0_SLEW_CNTRL_BMSK                                                 0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RATE_SLEW_CNTRL_RATE0_SLEW_CNTRL_SHFT                                                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000060)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_RMSK                                                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_L1SS_EN_BMSK                                       0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_L1SS_EN_SHFT                                        0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PLL_ON_IN_L1P1_EN_BMSK                                           0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PLL_ON_IN_L1P1_EN_SHFT                                            0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_RXELECIDLE_LOW_ON_L1SS_EXIT_EN_BMSK                              0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_RXELECIDLE_LOW_ON_L1SS_EXIT_EN_SHFT                               0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PU0_P0SU1_RXCLKS_ON_BMSK                                         0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PU0_P0SU1_RXCLKS_ON_SHFT                                          0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SW_BEACON_RX_EN_BMSK                                              0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SW_BEACON_RX_EN_SHFT                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SW_BEACON_TX_EN_BMSK                                              0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_SW_BEACON_TX_EN_SHFT                                              0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_P2U3_CM_CTRL_BMSK                                                 0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_P2U3_CM_CTRL_SHFT                                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PU0_P1U2P2U3_WO_IDLE_EN_BMSK                                      0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG1_PU0_P1U2P2U3_WO_IDLE_EN_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000064)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_RMSK                                                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_EP_REFCLK_WAKEUP_IN_P2_EN_BMSK                                   0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_EP_REFCLK_WAKEUP_IN_P2_EN_SHFT                                    0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_PHYCLK_REQ_N_CFG_BMSK                                            0x70
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_PHYCLK_REQ_N_CFG_SHFT                                             0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_SYSCLK_OFF_IN_P2U3_EN_BMSK                                        0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_SYSCLK_OFF_IN_P2U3_EN_SHFT                                        0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_PLL_ON_IN_P2_EN_BMSK                                              0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_PLL_ON_IN_P2_EN_SHFT                                              0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_P2U3_CLKREQ_SEL_BMSK                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG2_P2U3_CLKREQ_SEL_SHFT                                              0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000068)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000068)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RMSK                                                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_EBM1_SKP_ADD_STS_EN_BMSK                                         0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_EBM1_SKP_ADD_STS_EN_SHFT                                          0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_CM_DSBL_ON_RXTERM_LOW_BMSK                                    0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_CM_DSBL_ON_RXTERM_LOW_SHFT                                     0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_U2_CM_CTRL_BMSK                                                  0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_U2_CM_CTRL_SHFT                                                   0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_SS_DET_EN_BMSK                                                0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_SS_DET_EN_SHFT                                                 0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_SS_WD_TIME_BMSK                                                0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG3_RX_SS_WD_TIME_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000006c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000006c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_RMSK                                                             0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLKREQ_IGNORE_IN_P1_BMSK                                        0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLKREQ_IGNORE_IN_P1_SHFT                                         0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLK_ON_IN_P2_EN_BMSK                                             0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLK_ON_IN_P2_EN_SHFT                                             0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLK_ON_IN_L1SS_EN_BMSK                                           0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PCLK_ON_IN_L1SS_EN_SHFT                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PLL_ON_IN_L1P2_EN_BMSK                                            0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_PLL_ON_IN_L1P2_EN_SHFT                                            0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_RXELECIDLE_DSBL_CAPTURE_EN_BMSK                                   0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_POWER_STATE_CONFIG4_RXELECIDLE_DSBL_CAPTURE_EN_SHFT                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR                                                      (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000070)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_OFFS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000070)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_RMSK                                                            0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_RCVR_DTCT_DLY_P1U2_L_BMSK                                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_L_RCVR_DTCT_DLY_P1U2_L_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR                                                      (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000074)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_OFFS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000074)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RMSK                                                            0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RSVD_BMSK                                                       0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RSVD_SHFT                                                        0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RCVR_DTCT_DLY_P1U2_H_BMSK                                        0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_P1U2_H_RCVR_DTCT_DLY_P1U2_H_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000078)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000078)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_RCVR_DTCT_DLY_U3_L_BMSK                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_L_RCVR_DTCT_DLY_U3_L_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000007c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000007c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RSVD_BMSK                                                         0xfc
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RSVD_SHFT                                                          0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RCVR_DTCT_DLY_U3_H_BMSK                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RCVR_DTCT_DLY_U3_H_RCVR_DTCT_DLY_U3_H_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000080)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000080)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_RMSK                                                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_L_BMSK                                         0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_L_SHFT                                          0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000084)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000084)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_RMSK                                                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_LOCK_COUNT_VAL_L_BMSK                                            0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG2_LOCK_COUNT_VAL_L_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000088)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000088)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_RMSK                                                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_KEEP_VAL_BMSK                                               0xc0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_KEEP_VAL_SHFT                                                0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_COUNT_VAL_H_BMSK                                            0x30
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_COUNT_VAL_H_SHFT                                             0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_HOLDOFF_TIME_H_BMSK                                          0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG3_LOCK_HOLDOFF_TIME_H_SHFT                                          0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000008c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000008c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_RMSK                                                                0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_TSYNC_DLY_TIME_BMSK                                                 0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_TSYNC_DLY_TIME_SHFT                                                  0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ACTIVE_RSYNC_TIME_BMSK                                               0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TSYNC_RSYNC_TIME_ACTIVE_RSYNC_TIME_SHFT                                               0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ADDR                                                    (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000090)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_OFFS                                                    (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_RMSK                                                          0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_SIGDET_LOW_2_IDLE_TIME_BMSK                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_LOW_2_IDLE_TIME_SIGDET_LOW_2_IDLE_TIME_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ADDR                                                      (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000094)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_OFFS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_RMSK                                                            0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_BEACON_2_IDLE_TIME_L_BMSK                                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_L_BEACON_2_IDLE_TIME_L_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ADDR                                                      (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000098)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_OFFS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000098)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_RMSK                                                            0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_RSVD_BMSK                                                       0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_RSVD_SHFT                                                        0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_BEACON_2_IDLE_TIME_H_BMSK                                        0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BEACON_2_IDLE_TIME_H_BEACON_2_IDLE_TIME_H_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR                                               (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000009c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_OFFS                                               (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000009c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_RMSK                                                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_PWRUP_RESET_DLY_TIME_SYSCLK_BMSK                         0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_SYSCLK_PWRUP_RESET_DLY_TIME_SYSCLK_SHFT                          0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR                                               (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_OFFS                                               (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_RMSK                                                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_PWRUP_RESET_DLY_TIME_AUXCLK_BMSK                         0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PWRUP_RESET_DLY_TIME_AUXCLK_PWRUP_RESET_DLY_TIME_AUXCLK_SHFT                          0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ADDR                                                 (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000a4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_OFFS                                                 (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000a4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_RMSK                                                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_LP_WAKEUP_DLY_TIME_AUXCLK_BMSK                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_LP_WAKEUP_DLY_TIME_AUXCLK_SHFT                              0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000a8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000a8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_RMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_PLL_LOCK_CHK_DLY_TIME_BMSK                                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_PLL_LOCK_CHK_DLY_TIME_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ADDR                                                   (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000ac)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_OFFS                                                   (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000ac)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_RMSK                                                         0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_RSVD_BMSK                                                    0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_RSVD_SHFT                                                     0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_LFPS_DET_HIGH_COUNT_VAL_BMSK                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_DET_HIGH_COUNT_VAL_LFPS_DET_HIGH_COUNT_VAL_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ADDR                                                   (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000b0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_OFFS                                                   (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000b0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_RMSK                                                         0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_RXEQTRAINING_LOCK_TIME_BMSK                                  0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_RXEQTRAINING_LOCK_TIME_SHFT                                   0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_LFPS_TX_END_CNT_START_BMSK                                    0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_ECSTART_EQTLOCK_LFPS_TX_END_CNT_START_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ADDR                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000b4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_OFFS                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000b4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_RMSK                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_LFPS_TX_END_CNT_U3_START_BMSK                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_TX_END_CNT_P2U3_START_LFPS_TX_END_CNT_U3_START_SHFT                              0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ADDR                                                    (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000b8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_OFFS                                                    (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000b8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_RMSK                                                          0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_RXEQTRAINING_WAIT_TIME_BMSK                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_WAIT_TIME_RXEQTRAINING_WAIT_TIME_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000bc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000bc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_RMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_RXEQTRAINING_RUN_TIME_BMSK                                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXEQTRAINING_RUN_TIME_RXEQTRAINING_RUN_TIME_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ADDR                                                    (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000c0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_OFFS                                                    (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000c0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_RMSK                                                          0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_RSVD_BMSK                                                     0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_RSVD_SHFT                                                      0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_TXONESZEROS_RUN_LENGTH_BMSK                                    0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TXONESZEROS_RUN_LENGTH_TXONESZEROS_RUN_LENGTH_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000c4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000c4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_ANA_CTRL_BMSK                                                         0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_ANA_CTRL_SHFT                                                          0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_BYPASS_EN_BMSK                                                         0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_BYPASS_EN_SHFT                                                         0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_BKGRND_CAL_EN_BMSK                                                     0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_BKGRND_CAL_EN_SHFT                                                     0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_CAL_ON_STRTUP_EN_BMSK                                                  0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_CAL_ON_STRTUP_EN_SHFT                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_MAN_MODE_BMSK                                                          0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL1_FLL_MAN_MODE_SHFT                                                          0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000c8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000c8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_PER_AUTO_MODE_BMSK                                                    0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_PER_AUTO_MODE_SHFT                                                     0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_AO_AUTO_MODE_BMSK                                                     0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_AO_AUTO_MODE_SHFT                                                      0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_CAL_DONE_MASK_BMSK                                                    0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_CAL_DONE_MASK_SHFT                                                     0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_ANA_EN_FORCE_SET_BMSK                                                 0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_ANA_EN_FORCE_SET_SHFT                                                  0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_DIG_EN_FORCE_CLR_BMSK                                                  0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_DIG_EN_FORCE_CLR_SHFT                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_DIV_BMSK                                                               0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNTRL2_FLL_DIV_SHFT                                                               0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000cc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000cc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_RMSK                                                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_FLL_CNT_VAL_L_BMSK                                                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_L_FLL_CNT_VAL_L_SHFT                                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ADDR                                                         (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000d0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_OFFS                                                         (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000d0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_RMSK                                                               0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_USE_CNT_VAL_TOL_FORGND_BMSK                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_USE_CNT_VAL_TOL_FORGND_SHFT                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_TOL_BMSK                                               0x70
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_TOL_SHFT                                                0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_H_BMSK                                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_H_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ADDR                                                              (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000d4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_OFFS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000d4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_RMSK                                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_FLL_MAN_CODE_BMSK                                                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FLL_MAN_CODE_FLL_MAN_CODE_SHFT                                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ADDR                                                      (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000d8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_OFFS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000d8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_RMSK                                                            0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_PER_EN_BMSK                                      0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_PER_EN_SHFT                                       0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_SIGDET_ON_WITH_NO_AUTO_LFPS_P2U3_BMSK                           0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_SIGDET_ON_WITH_NO_AUTO_LFPS_P2U3_SHFT                            0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_AO_BMSK                                          0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_AUTO_RX_SIGDET_AO_SHFT                                           0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EVENT_SEL_BMSK                                       0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EVENT_SEL_SHFT                                        0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_CM_CTRL_BMSK                                          0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_CM_CTRL_SHFT                                          0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ALFPS_RCVR_DTCT_TEST_EN_BMSK                                     0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ALFPS_RCVR_DTCT_TEST_EN_SHFT                                     0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ALFPS_DTCT_EN_BMSK                                               0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ALFPS_DTCT_EN_SHFT                                               0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EN_BMSK                                               0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL_ARCVR_DTCT_EN_SHFT                                               0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000dc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000dc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_RMSK                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_RSVD_BMSK                                                       0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_RSVD_SHFT                                                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_LFPS_RXTERM_IRQ_CLEAR_BMSK                                      0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_CLEAR_LFPS_RXTERM_IRQ_CLEAR_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ADDR                                                      (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000e0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_OFFS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000e0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_RMSK                                                            0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ARCVR_DTCT_EN_PERIOD_BMSK                                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_EN_PERIOD_ARCVR_DTCT_EN_PERIOD_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ADDR                                                         (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000e4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_OFFS                                                         (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000e4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_RMSK                                                               0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_RSVD_BMSK                                                          0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_RSVD_SHFT                                                           0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ARCVR_DTCT_CM_DLY_BMSK                                              0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ARCVR_DTCT_CM_DLY_ARCVR_DTCT_CM_DLY_SHFT                                              0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000e8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000e8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_RSVD_BMSK                                                         0xc0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_RSVD_SHFT                                                          0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ALFPS_DEGLITCH_VAL_BMSK                                           0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ALFPS_DEGLITCH_VAL_ALFPS_DEGLITCH_VAL_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ADDR                                                            (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000ec)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_OFFS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000ec)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_RMSK                                                                  0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXSWING_BMSK                                                       0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXSWING_SHFT                                                        0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXMARGIN_BMSK                                                      0x70
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXMARGIN_SHFT                                                       0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXDEEMPH_BMSK                                                       0xc
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_TXDEEMPH_SHFT                                                       0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_POWERDOWN_BMSK                                                      0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL1_SW_POWERDOWN_SHFT                                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ADDR                                                            (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000f0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_OFFS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000f0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_RMSK                                                                  0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RATE_BMSK                                                          0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RATE_SHFT                                                           0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXCM_DISABLE_BMSK                                                  0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXCM_DISABLE_SHFT                                                   0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RXELECIDLE_DISABLE_BMSK                                            0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RXELECIDLE_DISABLE_SHFT                                             0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_PCLKREQ_N_BMSK                                                     0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_PCLKREQ_N_SHFT                                                      0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXCOMPLIANCE_BMSK                                                   0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXCOMPLIANCE_SHFT                                                   0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXDETECTRX_LOOPBACK_BMSK                                            0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXDETECTRX_LOOPBACK_SHFT                                            0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RXPOLARITY_BMSK                                                     0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_RXPOLARITY_SHFT                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXELECIDLE_BMSK                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL2_SW_TXELECIDLE_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ADDR                                                            (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000f4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_OFFS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000f4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_RMSK                                                                  0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_RSVD_BMSK                                                             0xe0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_RSVD_SHFT                                                              0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_RXTERMINATION_BMSK                                                 0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_RXTERMINATION_SHFT                                                  0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_RXEQTRAINING_BMSK                                                   0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_RXEQTRAINING_SHFT                                                   0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_TXONESZEROS_BMSK                                                    0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_TXONESZEROS_SHFT                                                    0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_EBUFMODE_BMSK                                                       0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_EBUFMODE_SHFT                                                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_PHYMODE_BMSK                                                        0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_SW_CTRL3_SW_PHYMODE_SHFT                                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ADDR                                                            (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000f8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_OFFS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000f8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_RMSK                                                                  0x95
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXSWING_MX_BMSK                                                    0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXSWING_MX_SHFT                                                     0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXMGN_MX_BMSK                                                      0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXMGN_MX_SHFT                                                       0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXDEEMPH_MX_BMSK                                                    0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_TXDEEMPH_MX_SHFT                                                    0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_POWERDOWN_MX_BMSK                                                   0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL1_SW_POWERDOWN_MX_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ADDR                                                            (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000000fc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_OFFS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000000fc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_RMSK                                                                  0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RATE_MX_BMSK                                                       0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RATE_MX_SHFT                                                        0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXCM_DISABLE_MX_BMSK                                               0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXCM_DISABLE_MX_SHFT                                                0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RXELECIDLE_DISABLE_MX_BMSK                                         0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RXELECIDLE_DISABLE_MX_SHFT                                          0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_PCLKREQ_N_MX_BMSK                                                  0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_PCLKREQ_N_MX_SHFT                                                   0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXCOMPLIANCE_MX_BMSK                                                0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXCOMPLIANCE_MX_SHFT                                                0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXDTCTRX_LPB_MX_BMSK                                                0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXDTCTRX_LPB_MX_SHFT                                                0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RXPOLARITY_MX_BMSK                                                  0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_RXPOLARITY_MX_SHFT                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXELECIDLE_MX_BMSK                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL2_SW_TXELECIDLE_MX_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ADDR                                                            (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000100)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_OFFS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_RMSK                                                                  0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_RSVD_BMSK                                                             0xe0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_RSVD_SHFT                                                              0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_RXTERMINATION_MX_BMSK                                              0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_RXTERMINATION_MX_SHFT                                               0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_RXEQTRAINING_MX_BMSK                                                0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_RXEQTRAINING_MX_SHFT                                                0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_TXONESZEROS_MX_BMSK                                                 0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_TXONESZEROS_MX_SHFT                                                 0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_EBUFMODE_MX_BMSK                                                    0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_EBUFMODE_MX_SHFT                                                    0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_PHYMODE_MX_BMSK                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_INSIG_MX_CTRL3_SW_PHYMODE_MX_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ADDR                                                           (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000104)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_OFFS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000104)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_RMSK                                                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_RXELECIDLE_BMSK                                                    0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_RXELECIDLE_SHFT                                                    0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PHYCLK_REQ_N_BMSK                                                  0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PHYCLK_REQ_N_SHFT                                                  0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PCLKACK_N_BMSK                                                     0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PCLKACK_N_SHFT                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PHYSTATUS_BMSK                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_SW_CTRL1_SW_PHYSTATUS_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ADDR                                                           (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000108)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_OFFS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000108)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_RMSK                                                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_BMSK                                                 0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_SHFT                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PHYCLK_REQ_N_MX_BMSK                                               0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PHYCLK_REQ_N_MX_SHFT                                               0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PCLKACK_N_MX_BMSK                                                  0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PCLKACK_N_MX_SHFT                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_BMSK                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000010c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000010c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_RMSK                                                           0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_CLK_DEBUG_BYPASS_SEL_BMSK                                      0x1e
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_CLK_DEBUG_BYPASS_SEL_SHFT                                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_CLK_DEBUG_BYPASS_EN_BMSK                                        0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CLK_DEBUG_BYPASS_CTRL_CLK_DEBUG_BYPASS_EN_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_ADDR                                                              (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000110)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_OFFS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000110)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_RMSK                                                                     0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_FORCE_REC_DETECTED_BMSK                                                  0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_FORCE_REC_DETECTED_SHFT                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_PCS_PCLK_SEL_BMSK                                                        0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_PCS_PCLK_SEL_SHFT                                                        0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_BIST_MODE_BMSK                                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_BIST_MODE_SHFT                                                           0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_FORCE_RX_SIGDET_BMSK                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL_FORCE_RX_SIGDET_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000114)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000114)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_RMSK                                                                    0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_FORCE_RX_SIGDET_LFPS_BMSK                                               0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_FORCE_RX_SIGDET_LFPS_SHFT                                               0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_FORCE_LFPS_DET_LPBCK_BMSK                                               0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_FORCE_LFPS_DET_LPBCK_SHFT                                               0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_DSBL_EBUF_QUAL_BMSK                                                     0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL2_DSBL_EBUF_QUAL_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000118)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000118)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_RMSK                                                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX3_BMSK                                                    0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX3_SHFT                                                     0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX2_BMSK                                                    0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX2_SHFT                                                     0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX1_BMSK                                                    0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX1_SHFT                                                     0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX0_BMSK                                                    0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_DEBUG_CLK_IDX0_SHFT                                                     0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS3_BMSK                                                 0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS3_SHFT                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS2_BMSK                                                 0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS2_SHFT                                                 0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS1_BMSK                                                 0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS1_SHFT                                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS0_BMSK                                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL3_USE_CLK_DEBUG_BUS0_SHFT                                                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000011c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000011c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_RMSK                                                                   0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_DEBUG_BUS_IDX0_BMSK                                                    0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL4_DEBUG_BUS_IDX0_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000120)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000120)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_RMSK                                                                   0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_DEBUG_BUS_IDX1_BMSK                                                    0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL5_DEBUG_BUS_IDX1_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000124)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000124)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_RMSK                                                                   0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_DEBUG_BUS_IDX2_BMSK                                                    0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL6_DEBUG_BUS_IDX2_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000128)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000128)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_RMSK                                                                   0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_DEBUG_BUS_IDX3_BMSK                                                    0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_TEST_CONTROL7_DEBUG_BUS_IDX3_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ADDR                                                         (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000012c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_OFFS                                                         (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000012c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_RMSK                                                                0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_COMRST_FORCE_CLKREQ_LOW_L1SS_BMSK                                   0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_COMRST_FORCE_CLKREQ_LOW_L1SS_SHFT                                   0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_COMRST_AUTO_ENTER_P2_BMSK                                           0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_COMRST_AUTO_ENTER_P2_SHFT                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_FORCE_COM_RESET_ACK_BMSK                                            0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_FORCE_COM_RESET_ACK_SHFT                                            0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_FORCE_COM_RESET_REQ_BMSK                                            0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_CONTROL_FORCE_COM_RESET_REQ_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_ADDR                                                                 (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000130)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_OFFS                                                                 (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000130)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_RMSK                                                                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_RSVD_BMSK                                                                  0xc0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_RSVD_SHFT                                                                   0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_BMSK                                                  0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_SHFT                                                   0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_RX_ERR_EN_BMSK                                                        0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_RX_ERR_EN_SHFT                                                         0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_GEN_SHORT_PATTERN_BMSK                                                 0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_GEN_SHORT_PATTERN_SHFT                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_PAT_SEL_BMSK                                                           0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_PAT_SEL_SHFT                                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_TXRX_EN_BMSK                                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_TXRX_EN_SHFT                                                           0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_TX_EN_BMSK                                                             0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CTRL_BIST_TX_EN_SHFT                                                             0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000134)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000134)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_PRBS_POLY0_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY0_PRBS_POLY0_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000138)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000138)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_PRBS_POLY1_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_POLY1_PRBS_POLY1_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000013c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000013c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_PRBS_SEED0_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED0_PRBS_SEED0_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000140)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000140)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_PRBS_SEED1_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PRBS_SEED1_PRBS_SEED1_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ADDR                                                            (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000144)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_OFFS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000144)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_RMSK                                                                  0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_RSVD_BMSK                                                             0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_RSVD_SHFT                                                              0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT3_K_BMSK                                                      0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT3_K_SHFT                                                      0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT2_K_BMSK                                                      0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT2_K_SHFT                                                      0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT1_K_BMSK                                                      0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT1_K_SHFT                                                      0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT0_K_BMSK                                                      0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT_CTRL_FIXED_PAT0_K_SHFT                                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000148)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000148)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_FIXED_PAT0_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT0_FIXED_PAT0_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000014c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000014c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_FIXED_PAT1_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT1_FIXED_PAT1_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000150)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000150)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_FIXED_PAT2_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT2_FIXED_PAT2_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000154)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000154)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_FIXED_PAT3_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_FIXED_PAT3_FIXED_PAT3_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000158)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000158)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_RMSK                                                              0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_COM_CLK_SWITCH_EN_BMSK                                            0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_CLK_SWITCH_CTRL_COM_CLK_SWITCH_EN_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000015c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000015c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_RMSK                                                                 0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ELECIDLE_DLY_SEL_BMSK                                                0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ELECIDLE_DLY_SEL_ELECIDLE_DLY_SEL_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_ADDR                                                                    (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000160)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_OFFS                                                                    (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000160)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_RMSK                                                                          0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_RSVD_BMSK                                                                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SPARE1_RSVD_SHFT                                                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_ADDR                                                 (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000164)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_OFFS                                                 (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000164)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_RMSK                                                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_BMSK                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_SHFT                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_ADDR                                                 (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000168)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_OFFS                                                 (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000168)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_RMSK                                                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_BMSK                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_SHFT                                     0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_ADDR                                                           (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000016c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_OFFS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000016c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_RMSK                                                                  0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_BMSK                                              0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_SHFT                                              0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_BMSK                                            0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_SHFT                                            0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_BMSK                                          0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_SHFT                                          0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_CHECK_DONE_BMSK                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_BIST_CHK_STATUS_BIST_CHECK_DONE_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_ADDR                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000170)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_OFFS                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000170)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_RMSK                                                    0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_CLR_IRQ_BUSY_BMSK                                       0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_CLR_IRQ_BUSY_SHFT                                       0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_LFPS_DETECT_IRQ_BMSK                                    0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_LFPS_DETECT_IRQ_SHFT                                    0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_RCVR_DETECT_IRQ_BMSK                                    0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_RXTERM_IRQ_SOURCE_STATUS_RCVR_DETECT_IRQ_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_ADDR                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000174)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_OFFS                                                                (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000174)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_RMSK                                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_ACTIVE_STATE_STATUS_BMSK                                                  0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_ACTIVE_STATE_STATUS_SHFT                                                   0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_PHYSTATUS_BMSK                                                            0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_PHYSTATUS_SHFT                                                             0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_PCS_POWERDOWN_BMSK                                                        0x30
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_PCS_POWERDOWN_SHFT                                                         0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_FREEZE_POWERDOWN_BMSK                                                      0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_FREEZE_POWERDOWN_SHFT                                                      0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_POWER_STATE_BMSK                                                           0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS_POWER_STATE_SHFT                                                           0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_ADDR                                                               (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000178)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_OFFS                                                               (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000178)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_RMSK                                                                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_POWERPRESENT_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_POWERPRESENT_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_RX_EQUALIZATION_IN_PROGRESS_BMSK                                         0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_RX_EQUALIZATION_IN_PROGRESS_SHFT                                          0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_PCS_LFPS_DET_BMSK                                                        0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_PCS_LFPS_DET_SHFT                                                         0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_FLL_CLK_EN_BMSK                                                          0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_FLL_CLK_EN_SHFT                                                           0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_L1SS_MODE_BMSK                                                            0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_L1SS_MODE_SHFT                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_RX_SAMPLER_CAL_IN_PROGRESS_BMSK                                           0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_RX_SAMPLER_CAL_IN_PROGRESS_SHFT                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_REC_DETECT_DONE_BMSK                                                      0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_REC_DETECT_DONE_SHFT                                                      0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_REC_DETECT_OUTCOME_BMSK                                                   0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS2_REC_DETECT_OUTCOME_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_ADDR                                                               (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000017c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_OFFS                                                               (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000017c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_RMSK                                                                      0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_RX_SAMPLER_CAL_DONE_BMSK                                                  0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_RX_SAMPLER_CAL_DONE_SHFT                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_PIPE_CLK_EN_BMSK                                                          0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_PIPE_CLK_EN_SHFT                                                          0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_PCS_RATE_BMSK                                                             0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_PCS_RATE_SHFT                                                             0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_SYSCLK_ENABLED_BMSK                                                       0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS3_SYSCLK_ENABLED_SHFT                                                       0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000180)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000180)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_RMSK                                                                 0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_INITIATED_BMSK                                             0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_INITIATED_SHFT                                             0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_ACK_BMSK                                                   0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_ACK_SHFT                                                   0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_REQ_BMSK                                                   0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COM_RESET_STATUS_COM_RESET_REQ_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_ADDR                                                           (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000184)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_OFFS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000184)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_RMSK                                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_SYSCLK_ACTIVE_BMSK                                                    0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_STATUS_SYSCLK_ACTIVE_SHFT                                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_ADDR                                                              (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000188)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_OFFS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000188)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_RMSK                                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_STEP_7_0_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID0_STEP_7_0_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_ADDR                                                              (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000018c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_OFFS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000018c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_RMSK                                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_STEP_15_8_BMSK                                                          0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID1_STEP_15_8_SHFT                                                           0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_ADDR                                                              (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000190)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_OFFS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000190)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_RMSK                                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_MINOR_7_0_BMSK                                                          0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID2_MINOR_7_0_SHFT                                                           0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_ADDR                                                              (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000194)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_OFFS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000194)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_RMSK                                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_MAJOR_BMSK                                                              0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_MAJOR_SHFT                                                               0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_MINOR_11_8_BMSK                                                          0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REVISION_ID3_MINOR_11_8_SHFT                                                          0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000198)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000198)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_BMSK                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000019c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000019c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_BMSK                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001a0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001a0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_BMSK                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001a4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001a4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_BMSK                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001a8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_OFFS                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001a8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_RMSK                                                   0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_BMSK                     0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_LP_WAKEUP_DLY_TIME_AUXCLK_MSB_SHFT                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001ac)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001ac)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_RMSK                                                                 0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_CLR_OSC_DTCT_STATUS_BMSK                                             0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_CLR_OSC_DTCT_STATUS_SHFT                                             0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_P2U3_EXIT_PLL_EN_WAIT_BMSK                                           0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_P2U3_EXIT_PLL_EN_WAIT_SHFT                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_L1SS_EXIT_PLL_EN_WAIT_BMSK                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_L1SS_EXIT_PLL_EN_WAIT_SHFT                                           0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_PWRUP_PLL_EN_WAIT_BMSK                                               0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_OSC_DTCT_ACTIONS_PWRUP_PLL_EN_WAIT_SHFT                                               0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ADDR                                                              (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001b0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_OFFS                                                              (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001b0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_RMSK                                                                     0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_PRE_L1SS_MASK_SIGDET_EN_BMSK                                             0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_PRE_L1SS_MASK_SIGDET_EN_SHFT                                             0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_P2_MASK_DSBL_SIGDET_BMSK                                                 0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_P2_MASK_DSBL_SIGDET_SHFT                                                 0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_PRE_P2_MASK_SIGDET_EN_BMSK                                               0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_PRE_P2_MASK_SIGDET_EN_SHFT                                               0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_P2_MASK_SIGDET_EN_BMSK                                                   0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_CNTRL_P2_MASK_SIGDET_EN_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ADDR                                                            (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001b4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_OFFS                                                            (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001b4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_RMSK                                                                   0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_FORCE_IDAC_INITIAL_CAL_BMSK                                            0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_FORCE_IDAC_INITIAL_CAL_SHFT                                            0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_FORCE_IDAC_RECAL_BMSK                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_IDAC_CAL_CNTRL_FORCE_IDAC_RECAL_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ADDR                                                           (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001b8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_OFFS                                                           (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001b8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_RMSK                                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_CMN_ACK_OUT_SEL_BMSK                                                  0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_CMN_ACK_OUT_SEL_CMN_ACK_OUT_SEL_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ADDR                                              (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001bc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_OFFS                                              (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001bc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_RMSK                                                    0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_PLL_LOCK_CHK_DLY_TIME_SYSCLK_BMSK                       0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PLL_LOCK_CHK_DLY_TIME_SYSCLK_PLL_LOCK_CHK_DLY_TIME_SYSCLK_SHFT                        0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ADDR                                                    (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001c0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_OFFS                                                    (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001c0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_RMSK                                                           0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ALFPS_DTCT_EN_BMSK                                             0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ALFPS_DTCT_EN_SHFT                                             0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ARCVR_DTCT_EN_BMSK                                             0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_STATUS_ARCVR_DTCT_EN_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001c4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001c4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_RMSK                                                           0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_ALWAYS_ON_EN_BMSK                                        0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_ALWAYS_ON_EN_SHFT                                         0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_DLY_EN_BMSK                                           0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_DLY_EN_SHFT                                            0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_PRE_PLL_LOCK_EN_BMSK                                  0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_PRE_PLL_LOCK_EN_SHFT                                   0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_DLY_EN_BMSK                                          0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_DLY_EN_SHFT                                          0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_PRE_PLL_LOCK_EN_BMSK                                 0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_PRE_PLL_LOCK_EN_SHFT                                 0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_DLY_EN_BMSK                                          0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_DLY_EN_SHFT                                          0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_PRE_PLL_LOCK_EN_BMSK                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_PRE_PLL_LOCK_EN_SHFT                                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ADDR                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001c8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_OFFS                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001c8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_RMSK                                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_BMSK                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_EPCLK_PRE_PLL_LOCK_DLY_SYSCLK_SHFT                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001cc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_OFFS                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001cc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_RMSK                                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_BMSK                     0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_SHFT                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001d0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001d0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_RMSK                                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_EPCLK_DLY_COUNT_VAL_7_0_BMSK                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_L_EPCLK_DLY_COUNT_VAL_7_0_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001d4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001d4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_RMSK                                                            0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_EPCLK_DLY_COUNT_VAL_11_8_BMSK                                   0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_EPCLK_DLY_COUNT_VAL_H_EPCLK_DLY_COUNT_VAL_11_8_SHFT                                   0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ADDR                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001d8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_OFFS                                                             (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001d8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RMSK                                                                   0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_LP_BMSK                                                  0xf0
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_LP_SHFT                                                   0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_NORMAL_BMSK                                               0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_LVL_RX_SIGDET_LVL_NORMAL_SHFT                                               0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ADDR                                           (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001dc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_OFFS                                           (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001dc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_RMSK                                                 0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_L1SS_WAKEUP_DLY_TIME_AUXCLK_7_0_BMSK                 0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_LSB_L1SS_WAKEUP_DLY_TIME_AUXCLK_7_0_SHFT                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR                                           (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001e0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_OFFS                                           (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001e0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_RMSK                                                 0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_L1SS_WAKEUP_DLY_TIME_AUXCLK_12_8_BMSK                0x1f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_L1SS_WAKEUP_DLY_TIME_AUXCLK_MSB_L1SS_WAKEUP_DLY_TIME_AUXCLK_12_8_SHFT                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001e4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001e4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_RMSK                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_MASK_RXELECIDLE_BMSK                                  0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_MASK_RXELECIDLE_SHFT                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_IGNORE_PIPE_SIGS_BMSK                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_AUTONOMOUS_MODE_CTRL2_AUTO_MODE_IGNORE_PIPE_SIGS_SHFT                                 0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ADDR                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001e8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_OFFS                                                     (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001e8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_RMSK                                                            0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_RXTERMINATION_DLY_SEL_BMSK                                      0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RXTERMINATION_DLY_SEL_RXTERMINATION_DLY_SEL_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001ec)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001ec)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_LFPS_PER_TIMER_VAL_BMSK                                           0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LFPS_PER_TIMER_VAL_LFPS_PER_TIMER_VAL_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ADDR                                                  (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001f0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_OFFS                                                  (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001f0)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_RMSK                                                        0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_SIGDET_STARTUP_TIMER_VAL_BMSK                               0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_SIGDET_STARTUP_TIMER_VAL_SIGDET_STARTUP_TIMER_VAL_SHFT                                0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ADDR                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001f4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_OFFS                                                       (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001f4)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_RMSK                                                             0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN2_LOCK_WDT_EN_BMSK                                            0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN2_LOCK_WDT_EN_SHFT                                             0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN1_LOCK_WDT_EN_BMSK                                            0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN1_LOCK_WDT_EN_SHFT                                             0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN12_LOCK_WDT_VAL_BMSK                                          0x3f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_LOCK_DETECT_CONFIG4_GEN12_LOCK_WDT_VAL_SHFT                                           0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ADDR                                                      (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001f8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_OFFS                                                      (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001f8)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_RMSK                                                             0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_RX_SIGDET_HIGH_COUNT_VAL_BMSK                                    0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_RX_SIGDET_DTCT_CNTRL_RX_SIGDET_HIGH_COUNT_VAL_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_ADDR                                                               (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x000001fc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_OFFS                                                               (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x000001fc)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_RMSK                                                                      0xf
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_DISPARITY_ERROR_BMSK                                                      0x8
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_DISPARITY_ERROR_SHFT                                                      0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_ELASTIC_BUFFER_OFLOW_BMSK                                                 0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_ELASTIC_BUFFER_OFLOW_SHFT                                                 0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_ELASTIC_BUFFER_UFLOW_BMSK                                                 0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_ELASTIC_BUFFER_UFLOW_SHFT                                                 0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_DEC_ERR_BMSK                                                              0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_DEC_ERR_SHFT                                                              0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ADDR                                                         (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000200)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_OFFS                                                         (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000200)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_RMSK                                                                0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_STATUS4_CLEAR_BMSK                                                  0x1
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_PCS_STATUS4_CLEAR_STATUS4_CLEAR_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_ADDR                                                    (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000204)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_OFFS                                                    (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000204)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_RMSK                                                          0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_DEC_ERR_CNT_OFLOW_BMSK                                        0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_DEC_ERR_CNT_OFLOW_SHFT                                         0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_DEC_ERR_CNT_BMSK                                              0x7f
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_DEC_ERROR_COUNT_STATUS_DEC_ERR_CNT_SHFT                                               0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_ADDR                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000208)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_OFFS                                                          (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000208)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_RMSK                                                                0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_COMMA_POS_BMSK                                                      0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_COMMA_POS_STATUS_COMMA_POS_SHFT                                                       0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x0000020c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x0000020c)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_SW_REFGEN_REQ_MX_BMSK                                             0x80
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_SW_REFGEN_REQ_MX_SHFT                                              0x7
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_SW_REFGEN_REQ_BMSK                                                0x40
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_SW_REFGEN_REQ_SHFT                                                 0x6
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_EN_BMSK                              0x20
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_EN_SHFT                               0x5
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_MODE_BMSK                            0x10
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_MODE_SHFT                             0x4
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_L1SS_BMSK                                           0xc
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_L1SS_SHFT                                           0x2
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_P2U3_BMSK                                           0x3
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_P2U3_SHFT                                           0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000210)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000210)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_REFGEN_REQ_BIAS_SETTLE_TIMER_M1_BMSK                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG2_REFGEN_REQ_BIAS_SETTLE_TIMER_M1_SHFT                               0x0

#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ADDR                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE      + 0x00000214)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_OFFS                                                        (PCIE_0_PCIE_USB3_UNI_PCS_REG_BASE_OFFS + 0x00000214)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_RMSK                                                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ADDR, HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_RMSK)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ADDR, m)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ADDR,v)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_ADDR,m,v,HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_IN)
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_REFGEN_REQ_BIAS_SETTLE_TIMER_M2_BMSK                              0xff
#define HWIO_PCIE_0_PCIE_USB3_UNI_PCS_REFGEN_REQ_CONFIG3_REFGEN_REQ_BIAS_SETTLE_TIMER_M2_SHFT                               0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_PCIE20_DBI
 *--------------------------------------------------------------------------*/

#define PCIE_0_PCIE20_DBI_REG_BASE                                                                                    (PCIE_0_PCIE20_WRAPPER_AXI_BASE      + 0x00000000)
#define PCIE_0_PCIE20_DBI_REG_SIZE                                                                                    0xF1D
#define PCIE_0_PCIE20_DBI_REG_BASE_OFFS                                                                               0x00000000

#define HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_ADDR                                                                     (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000000)
#define HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_OFFS                                                                     (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_RMSK                                                                     0xffffffff
#define HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_ADDR, HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_RMSK)
#define HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_ADDR,m,v,HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_IN)
#define HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_DEVICE_ID_BMSK                                                           0xffff0000
#define HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_DEVICE_ID_SHFT                                                                 0x10
#define HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_VENDOR_ID_BMSK                                                               0xffff
#define HWIO_PCIE_0_TYPE1_DEV_ID_VEND_ID_REG_VENDOR_ID_SHFT                                                                  0x0

#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_ADDR                                                                     (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000004)
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_OFFS                                                                     (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_RMSK                                                                     0xffb9fdff
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_ADDR, HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_RMSK)
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_ADDR,m,v,HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_IN)
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_DETECTED_PARITY_ERROR_BMSK                                               0x80000000
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_DETECTED_PARITY_ERROR_SHFT                                                     0x1f
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_SIGNALED_SYS_ERROR_BMSK                                                  0x40000000
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_SIGNALED_SYS_ERROR_SHFT                                                        0x1e
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_RCVD_MASTER_ABORT_BMSK                                                   0x20000000
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_RCVD_MASTER_ABORT_SHFT                                                         0x1d
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_RCVD_TARGET_ABORT_BMSK                                                   0x10000000
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_RCVD_TARGET_ABORT_SHFT                                                         0x1c
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT_BMSK                                                0x8000000
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT_SHFT                                                     0x1b
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_DEV_SEL_TIMING_BMSK                                                       0x6000000
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_DEV_SEL_TIMING_SHFT                                                            0x19
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_MASTER_DPE_BMSK                                                           0x1000000
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_MASTER_DPE_SHFT                                                                0x18
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_FAST_B2B_CAP_BMSK                                                          0x800000
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_FAST_B2B_CAP_SHFT                                                              0x17
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_FAST_66MHZ_CAP_BMSK                                                        0x200000
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_FAST_66MHZ_CAP_SHFT                                                            0x15
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_CAP_LIST_BMSK                                                              0x100000
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_CAP_LIST_SHFT                                                                  0x14
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_INT_STATUS_BMSK                                                             0x80000
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_INT_STATUS_SHFT                                                                0x13
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_RESERV_BMSK                                                                 0x1f800
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_RESERV_SHFT                                                                     0xb
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_INT_EN_BMSK                                                                   0x400
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_INT_EN_SHFT                                                                     0xa
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_SERREN_BMSK                                                                   0x100
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_SERREN_SHFT                                                                     0x8
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_IDSEL_BMSK                                                                     0x80
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_IDSEL_SHFT                                                                      0x7
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_PERREN_BMSK                                                                    0x40
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_PERREN_SHFT                                                                     0x6
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_VGAPS_BMSK                                                                     0x20
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_VGAPS_SHFT                                                                      0x5
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_MWI_EN_BMSK                                                                    0x10
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_MWI_EN_SHFT                                                                     0x4
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_SCO_BMSK                                                                        0x8
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_SCO_SHFT                                                                        0x3
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_BME_BMSK                                                                        0x4
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_BME_SHFT                                                                        0x2
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_MSE_BMSK                                                                        0x2
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_MSE_SHFT                                                                        0x1
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_IO_EN_BMSK                                                                      0x1
#define HWIO_PCIE_0_TYPE1_STATUS_COMMAND_REG_IO_EN_SHFT                                                                      0x0

#define HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000008)
#define HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_ADDR, HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_RMSK)
#define HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_ADDR,m,v,HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_IN)
#define HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_BASE_CLASS_CODE_BMSK                                                  0xff000000
#define HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_BASE_CLASS_CODE_SHFT                                                        0x18
#define HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_SUBCLASS_CODE_BMSK                                                      0xff0000
#define HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_SUBCLASS_CODE_SHFT                                                          0x10
#define HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_PROGRAM_INTERFACE_BMSK                                                    0xff00
#define HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_PROGRAM_INTERFACE_SHFT                                                       0x8
#define HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_REVISION_ID_BMSK                                                            0xff
#define HWIO_PCIE_0_TYPE1_CLASS_CODE_REV_ID_REG_REVISION_ID_SHFT                                                             0x0

#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_OFFS                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR, HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_RMSK)
#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR,m,v,HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_IN)
#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_BIST_BMSK                                             0xff000000
#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_BIST_SHFT                                                   0x18
#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_MULTI_FUNC_BMSK                                         0x800000
#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_MULTI_FUNC_SHFT                                             0x17
#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_HEADER_TYPE_BMSK                                        0x7f0000
#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_HEADER_TYPE_SHFT                                            0x10
#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER_BMSK                                 0xff00
#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER_SHFT                                    0x8
#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE_BMSK                                        0xff
#define HWIO_PCIE_0_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE_SHFT                                         0x0

#define HWIO_PCIE_0_BAR0_REG_ADDR                                                                                     (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000010)
#define HWIO_PCIE_0_BAR0_REG_OFFS                                                                                     (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_0_BAR0_REG_RMSK                                                                                     0xffffffff
#define HWIO_PCIE_0_BAR0_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_BAR0_REG_ADDR, HWIO_PCIE_0_BAR0_REG_RMSK)
#define HWIO_PCIE_0_BAR0_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_BAR0_REG_ADDR, m)
#define HWIO_PCIE_0_BAR0_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_BAR0_REG_ADDR,v)
#define HWIO_PCIE_0_BAR0_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_BAR0_REG_ADDR,m,v,HWIO_PCIE_0_BAR0_REG_IN)
#define HWIO_PCIE_0_BAR0_REG_BAR0_START_BMSK                                                                          0xfffffff0
#define HWIO_PCIE_0_BAR0_REG_BAR0_START_SHFT                                                                                 0x4
#define HWIO_PCIE_0_BAR0_REG_BAR0_PREFETCH_BMSK                                                                              0x8
#define HWIO_PCIE_0_BAR0_REG_BAR0_PREFETCH_SHFT                                                                              0x3
#define HWIO_PCIE_0_BAR0_REG_BAR0_TYPE_BMSK                                                                                  0x6
#define HWIO_PCIE_0_BAR0_REG_BAR0_TYPE_SHFT                                                                                  0x1
#define HWIO_PCIE_0_BAR0_REG_BAR0_MEM_IO_BMSK                                                                                0x1
#define HWIO_PCIE_0_BAR0_REG_BAR0_MEM_IO_SHFT                                                                                0x0

#define HWIO_PCIE_0_BAR1_REG_ADDR                                                                                     (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000014)
#define HWIO_PCIE_0_BAR1_REG_OFFS                                                                                     (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_0_BAR1_REG_RMSK                                                                                     0xffffffff
#define HWIO_PCIE_0_BAR1_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_BAR1_REG_ADDR, HWIO_PCIE_0_BAR1_REG_RMSK)
#define HWIO_PCIE_0_BAR1_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_BAR1_REG_ADDR, m)
#define HWIO_PCIE_0_BAR1_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_BAR1_REG_ADDR,v)
#define HWIO_PCIE_0_BAR1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_BAR1_REG_ADDR,m,v,HWIO_PCIE_0_BAR1_REG_IN)
#define HWIO_PCIE_0_BAR1_REG_BAR1_START_BMSK                                                                          0xfffffff0
#define HWIO_PCIE_0_BAR1_REG_BAR1_START_SHFT                                                                                 0x4
#define HWIO_PCIE_0_BAR1_REG_BAR1_PREFETCH_BMSK                                                                              0x8
#define HWIO_PCIE_0_BAR1_REG_BAR1_PREFETCH_SHFT                                                                              0x3
#define HWIO_PCIE_0_BAR1_REG_BAR1_TYPE_BMSK                                                                                  0x6
#define HWIO_PCIE_0_BAR1_REG_BAR1_TYPE_SHFT                                                                                  0x1
#define HWIO_PCIE_0_BAR1_REG_BAR1_MEM_IO_BMSK                                                                                0x1
#define HWIO_PCIE_0_BAR1_REG_BAR1_MEM_IO_SHFT                                                                                0x0

#define HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000018)
#define HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_OFFS                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR, HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_RMSK)
#define HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR, m)
#define HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR,v)
#define HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR,m,v,HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_IN)
#define HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SEC_LAT_TIMER_BMSK                                      0xff000000
#define HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SEC_LAT_TIMER_SHFT                                            0x18
#define HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SUB_BUS_BMSK                                              0xff0000
#define HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SUB_BUS_SHFT                                                  0x10
#define HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SEC_BUS_BMSK                                                0xff00
#define HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SEC_BUS_SHFT                                                   0x8
#define HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_PRIM_BUS_BMSK                                                 0xff
#define HWIO_PCIE_0_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_PRIM_BUS_SHFT                                                  0x0

#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_RMSK                                                                0xf97fffff
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR, HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_RMSK)
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR, m)
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR,v)
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR,m,v,HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_IN)
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_DPE_BMSK                                                   0x80000000
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_DPE_SHFT                                                         0x1f
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_SYS_ERR_BMSK                                          0x40000000
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_SYS_ERR_SHFT                                                0x1e
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_MSTR_ABRT_BMSK                                        0x20000000
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_MSTR_ABRT_SHFT                                              0x1d
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_TRGT_ABRT_BMSK                                        0x10000000
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_TRGT_ABRT_SHFT                                              0x1c
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_SIG_TRGT_ABRT_BMSK                                          0x8000000
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_SIG_TRGT_ABRT_SHFT                                               0x1b
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_MDPE_BMSK                                                   0x1000000
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_MDPE_SHFT                                                        0x18
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RESERV_BMSK                                                  0x7f0000
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RESERV_SHFT                                                      0x10
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_LIMIT_BMSK                                                           0xf000
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_LIMIT_SHFT                                                              0xc
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_RESERV1_BMSK                                                          0xe00
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_RESERV1_SHFT                                                            0x9
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_DECODE_BIT8_BMSK                                                      0x100
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_DECODE_BIT8_SHFT                                                        0x8
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_BASE_BMSK                                                              0xf0
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_BASE_SHFT                                                               0x4
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_RESERV_BMSK                                                             0xe
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_RESERV_SHFT                                                             0x1
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_DECODE_BMSK                                                             0x1
#define HWIO_PCIE_0_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_DECODE_SHFT                                                             0x0

#define HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000020)
#define HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_ADDR, HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_RMSK)
#define HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_ADDR, m)
#define HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_ADDR,v)
#define HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_ADDR,m,v,HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_IN)
#define HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_MEM_LIMIT_BMSK                                                             0xfff00000
#define HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_MEM_LIMIT_SHFT                                                                   0x14
#define HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_MEM_LIMIT_RESERV_BMSK                                                         0xf0000
#define HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_MEM_LIMIT_RESERV_SHFT                                                            0x10
#define HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_MEM_BASE_BMSK                                                                  0xfff0
#define HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_MEM_BASE_SHFT                                                                     0x4
#define HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_MEM_BASE_RESERV_BMSK                                                              0xf
#define HWIO_PCIE_0_MEM_LIMIT_MEM_BASE_REG_MEM_BASE_RESERV_SHFT                                                              0x0

#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000024)
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_OFFS                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_RMSK                                                             0xffffffff
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR, HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_RMSK)
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR, m)
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR,v)
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR,m,v,HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_IN)
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_LIMIT_BMSK                                              0xfff00000
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_LIMIT_SHFT                                                    0x14
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_RESERV1_BMSK                                                   0xe0000
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_RESERV1_SHFT                                                      0x11
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_LIMIT_DECODE_BMSK                                          0x10000
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_LIMIT_DECODE_SHFT                                             0x10
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_BASE_BMSK                                                   0xfff0
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_BASE_SHFT                                                      0x4
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_RESERV_BMSK                                                        0xe
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_RESERV_SHFT                                                        0x1
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_DECODE_BMSK                                                    0x1
#define HWIO_PCIE_0_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_DECODE_SHFT                                                    0x0

#define HWIO_PCIE_0_PREF_BASE_UPPER_REG_ADDR                                                                          (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000028)
#define HWIO_PCIE_0_PREF_BASE_UPPER_REG_OFFS                                                                          (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_0_PREF_BASE_UPPER_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_0_PREF_BASE_UPPER_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_PREF_BASE_UPPER_REG_ADDR, HWIO_PCIE_0_PREF_BASE_UPPER_REG_RMSK)
#define HWIO_PCIE_0_PREF_BASE_UPPER_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PREF_BASE_UPPER_REG_ADDR, m)
#define HWIO_PCIE_0_PREF_BASE_UPPER_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PREF_BASE_UPPER_REG_ADDR,v)
#define HWIO_PCIE_0_PREF_BASE_UPPER_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PREF_BASE_UPPER_REG_ADDR,m,v,HWIO_PCIE_0_PREF_BASE_UPPER_REG_IN)
#define HWIO_PCIE_0_PREF_BASE_UPPER_REG_PREF_MEM_BASE_UPPER_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_PREF_BASE_UPPER_REG_PREF_MEM_BASE_UPPER_SHFT                                                             0x0

#define HWIO_PCIE_0_PREF_LIMIT_UPPER_REG_ADDR                                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_0_PREF_LIMIT_UPPER_REG_OFFS                                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_0_PREF_LIMIT_UPPER_REG_RMSK                                                                         0xffffffff
#define HWIO_PCIE_0_PREF_LIMIT_UPPER_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_PREF_LIMIT_UPPER_REG_ADDR, HWIO_PCIE_0_PREF_LIMIT_UPPER_REG_RMSK)
#define HWIO_PCIE_0_PREF_LIMIT_UPPER_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PREF_LIMIT_UPPER_REG_ADDR, m)
#define HWIO_PCIE_0_PREF_LIMIT_UPPER_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PREF_LIMIT_UPPER_REG_ADDR,v)
#define HWIO_PCIE_0_PREF_LIMIT_UPPER_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PREF_LIMIT_UPPER_REG_ADDR,m,v,HWIO_PCIE_0_PREF_LIMIT_UPPER_REG_IN)
#define HWIO_PCIE_0_PREF_LIMIT_UPPER_REG_PREF_MEM_LIMIT_UPPER_BMSK                                                    0xffffffff
#define HWIO_PCIE_0_PREF_LIMIT_UPPER_REG_PREF_MEM_LIMIT_UPPER_SHFT                                                           0x0

#define HWIO_PCIE_0_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_ADDR                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000030)
#define HWIO_PCIE_0_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_OFFS                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_0_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_RMSK                                                             0xffffffff
#define HWIO_PCIE_0_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_ADDR, HWIO_PCIE_0_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_RMSK)
#define HWIO_PCIE_0_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_ADDR, m)
#define HWIO_PCIE_0_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_IO_LIMIT_UPPER_BMSK                                              0xffff0000
#define HWIO_PCIE_0_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_IO_LIMIT_UPPER_SHFT                                                    0x10
#define HWIO_PCIE_0_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_IO_BASE_UPPER_BMSK                                                   0xffff
#define HWIO_PCIE_0_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_IO_BASE_UPPER_SHFT                                                      0x0

#define HWIO_PCIE_0_TYPE1_CAP_PTR_REG_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000034)
#define HWIO_PCIE_0_TYPE1_CAP_PTR_REG_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_0_TYPE1_CAP_PTR_REG_RMSK                                                                                  0xff
#define HWIO_PCIE_0_TYPE1_CAP_PTR_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE1_CAP_PTR_REG_ADDR, HWIO_PCIE_0_TYPE1_CAP_PTR_REG_RMSK)
#define HWIO_PCIE_0_TYPE1_CAP_PTR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE1_CAP_PTR_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE1_CAP_PTR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE1_CAP_PTR_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE1_CAP_PTR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE1_CAP_PTR_REG_ADDR,m,v,HWIO_PCIE_0_TYPE1_CAP_PTR_REG_IN)
#define HWIO_PCIE_0_TYPE1_CAP_PTR_REG_CAP_POINTER_BMSK                                                                      0xff
#define HWIO_PCIE_0_TYPE1_CAP_PTR_REG_CAP_POINTER_SHFT                                                                       0x0

#define HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000038)
#define HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_RMSK                                                                       0xfffff801
#define HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_ADDR, HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_RMSK)
#define HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_ADDR,m,v,HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_IN)
#define HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_EXP_ROM_BASE_ADDRESS_BMSK                                                  0xfffff800
#define HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_EXP_ROM_BASE_ADDRESS_SHFT                                                         0xb
#define HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_ROM_BAR_ENABLE_BMSK                                                               0x1
#define HWIO_PCIE_0_TYPE1_EXP_ROM_BASE_REG_ROM_BAR_ENABLE_SHFT                                                               0x0

#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_OFFS                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_RMSK                                                             0xffffffff
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR, HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_RMSK)
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR, m)
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR,v)
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR,m,v,HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_IN)
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_BRIDGE_CTRL_RESERV_BMSK                                          0xff800000
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_BRIDGE_CTRL_RESERV_SHFT                                                0x17
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_SBR_BMSK                                                           0x400000
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_SBR_SHFT                                                               0x16
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_MSTR_ABORT_MODE_BMSK                                               0x200000
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_MSTR_ABORT_MODE_SHFT                                                   0x15
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_VGA_16B_DEC_BMSK                                                   0x100000
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_VGA_16B_DEC_SHFT                                                       0x14
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_VGA_EN_BMSK                                                         0x80000
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_VGA_EN_SHFT                                                            0x13
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ISA_EN_BMSK                                                         0x40000
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ISA_EN_SHFT                                                            0x12
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_SERR_EN_BMSK                                                        0x20000
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_SERR_EN_SHFT                                                           0x11
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_PERE_BMSK                                                           0x10000
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_PERE_SHFT                                                              0x10
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_INT_PIN_BMSK                                                         0xff00
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_INT_PIN_SHFT                                                            0x8
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_INT_LINE_BMSK                                                          0xff
#define HWIO_PCIE_0_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_INT_LINE_SHFT                                                           0x0

#define HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_ADDR                                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000001dc)
#define HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_OFFS                                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000001dc)
#define HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_RMSK                                                                         0xffffffff
#define HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_ADDR, HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_RMSK)
#define HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_ADDR, m)
#define HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_ADDR,v)
#define HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_ADDR,m,v,HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_IN)
#define HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_NEXT_OFFSET_BMSK                                                             0xfff00000
#define HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_NEXT_OFFSET_SHFT                                                                   0x14
#define HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_CAP_VERSION_BMSK                                                                0xf0000
#define HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_CAP_VERSION_SHFT                                                                   0x10
#define HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_EXTENDED_CAP_ID_BMSK                                                             0xffff
#define HWIO_PCIE_0_L1SUB_CAP_HEADER_REG_EXTENDED_CAP_ID_SHFT                                                                0x0

#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_ADDR                                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000001e0)
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_OFFS                                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000001e0)
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_RMSK                                                                           0xfbff1f
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_L1SUB_CAPABILITY_REG_ADDR, HWIO_PCIE_0_L1SUB_CAPABILITY_REG_RMSK)
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_L1SUB_CAPABILITY_REG_ADDR, m)
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_L1SUB_CAPABILITY_REG_ADDR,v)
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_L1SUB_CAPABILITY_REG_ADDR,m,v,HWIO_PCIE_0_L1SUB_CAPABILITY_REG_IN)
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_PWR_ON_VALUE_SUPPORT_BMSK                                                      0xf80000
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_PWR_ON_VALUE_SUPPORT_SHFT                                                          0x13
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_PWR_ON_SCALE_SUPPORT_BMSK                                                       0x30000
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_PWR_ON_SCALE_SUPPORT_SHFT                                                          0x10
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_COMM_MODE_SUPPORT_BMSK                                                           0xff00
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_COMM_MODE_SUPPORT_SHFT                                                              0x8
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_L1_PMSUB_SUPPORT_BMSK                                                              0x10
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_L1_PMSUB_SUPPORT_SHFT                                                               0x4
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_L1_1_ASPM_SUPPORT_BMSK                                                              0x8
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_L1_1_ASPM_SUPPORT_SHFT                                                              0x3
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_L1_2_ASPM_SUPPORT_BMSK                                                              0x4
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_L1_2_ASPM_SUPPORT_SHFT                                                              0x2
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_L1_1_PCIPM_SUPPORT_BMSK                                                             0x2
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_L1_1_PCIPM_SUPPORT_SHFT                                                             0x1
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_L1_2_PCIPM_SUPPORT_BMSK                                                             0x1
#define HWIO_PCIE_0_L1SUB_CAPABILITY_REG_L1_2_PCIPM_SUPPORT_SHFT                                                             0x0

#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_ADDR                                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000001e4)
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_OFFS                                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000001e4)
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_RMSK                                                                           0xe3ffff0f
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_L1SUB_CONTROL1_REG_ADDR, HWIO_PCIE_0_L1SUB_CONTROL1_REG_RMSK)
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_L1SUB_CONTROL1_REG_ADDR, m)
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_L1SUB_CONTROL1_REG_ADDR,v)
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_L1SUB_CONTROL1_REG_ADDR,m,v,HWIO_PCIE_0_L1SUB_CONTROL1_REG_IN)
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_L1_2_TH_SCA_BMSK                                                               0xe0000000
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_L1_2_TH_SCA_SHFT                                                                     0x1d
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_L1_2_TH_VAL_BMSK                                                                0x3ff0000
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_L1_2_TH_VAL_SHFT                                                                     0x10
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_T_COMMON_MODE_BMSK                                                                 0xff00
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_T_COMMON_MODE_SHFT                                                                    0x8
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_L1_1_ASPM_EN_BMSK                                                                     0x8
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_L1_1_ASPM_EN_SHFT                                                                     0x3
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_L1_2_ASPM_EN_BMSK                                                                     0x4
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_L1_2_ASPM_EN_SHFT                                                                     0x2
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_L1_1_PCIPM_EN_BMSK                                                                    0x2
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_L1_1_PCIPM_EN_SHFT                                                                    0x1
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_L1_2_PCIPM_EN_BMSK                                                                    0x1
#define HWIO_PCIE_0_L1SUB_CONTROL1_REG_L1_2_PCIPM_EN_SHFT                                                                    0x0

#define HWIO_PCIE_0_L1SUB_CONTROL2_REG_ADDR                                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000001e8)
#define HWIO_PCIE_0_L1SUB_CONTROL2_REG_OFFS                                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000001e8)
#define HWIO_PCIE_0_L1SUB_CONTROL2_REG_RMSK                                                                                 0xfb
#define HWIO_PCIE_0_L1SUB_CONTROL2_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_L1SUB_CONTROL2_REG_ADDR, HWIO_PCIE_0_L1SUB_CONTROL2_REG_RMSK)
#define HWIO_PCIE_0_L1SUB_CONTROL2_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_L1SUB_CONTROL2_REG_ADDR, m)
#define HWIO_PCIE_0_L1SUB_CONTROL2_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_L1SUB_CONTROL2_REG_ADDR,v)
#define HWIO_PCIE_0_L1SUB_CONTROL2_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_L1SUB_CONTROL2_REG_ADDR,m,v,HWIO_PCIE_0_L1SUB_CONTROL2_REG_IN)
#define HWIO_PCIE_0_L1SUB_CONTROL2_REG_T_POWER_ON_VALUE_BMSK                                                                0xf8
#define HWIO_PCIE_0_L1SUB_CONTROL2_REG_T_POWER_ON_VALUE_SHFT                                                                 0x3
#define HWIO_PCIE_0_L1SUB_CONTROL2_REG_T_POWER_ON_SCALE_BMSK                                                                 0x3
#define HWIO_PCIE_0_L1SUB_CONTROL2_REG_T_POWER_ON_SCALE_SHFT                                                                 0x0

#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_ADDR                                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000040)
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_OFFS                                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_RMSK                                                                           0xffefffff
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_ADDR, HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_RMSK)
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_ADDR, m)
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_ADDR,v)
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_ADDR,m,v,HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_IN)
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_PME_SUPPORT_BMSK                                                               0xf8000000
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_PME_SUPPORT_SHFT                                                                     0x1b
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_D2_SUPPORT_BMSK                                                                 0x4000000
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_D2_SUPPORT_SHFT                                                                      0x1a
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_D1_SUPPORT_BMSK                                                                 0x2000000
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_D1_SUPPORT_SHFT                                                                      0x19
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_AUX_CURR_BMSK                                                                   0x1c00000
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_AUX_CURR_SHFT                                                                        0x16
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_DSI_BMSK                                                                         0x200000
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_DSI_SHFT                                                                             0x15
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_PME_CLK_BMSK                                                                      0x80000
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_PME_CLK_SHFT                                                                         0x13
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_PM_SPEC_VER_BMSK                                                                  0x70000
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_PM_SPEC_VER_SHFT                                                                     0x10
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER_BMSK                                                               0xff00
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER_SHFT                                                                  0x8
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_PM_CAP_ID_BMSK                                                                       0xff
#define HWIO_PCIE_0_CAP_ID_NXT_PTR_REG_PM_CAP_ID_SHFT                                                                        0x0

#define HWIO_PCIE_0_CON_STATUS_REG_ADDR                                                                               (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000044)
#define HWIO_PCIE_0_CON_STATUS_REG_OFFS                                                                               (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_0_CON_STATUS_REG_RMSK                                                                               0xffc0ff0b
#define HWIO_PCIE_0_CON_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_CON_STATUS_REG_ADDR, HWIO_PCIE_0_CON_STATUS_REG_RMSK)
#define HWIO_PCIE_0_CON_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_CON_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_CON_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_CON_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_CON_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_CON_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_CON_STATUS_REG_IN)
#define HWIO_PCIE_0_CON_STATUS_REG_DATA_REG_ADD_INFO_BMSK                                                             0xff000000
#define HWIO_PCIE_0_CON_STATUS_REG_DATA_REG_ADD_INFO_SHFT                                                                   0x18
#define HWIO_PCIE_0_CON_STATUS_REG_BUS_PWR_CLK_CON_EN_BMSK                                                              0x800000
#define HWIO_PCIE_0_CON_STATUS_REG_BUS_PWR_CLK_CON_EN_SHFT                                                                  0x17
#define HWIO_PCIE_0_CON_STATUS_REG_B2_B3_SUPPORT_BMSK                                                                   0x400000
#define HWIO_PCIE_0_CON_STATUS_REG_B2_B3_SUPPORT_SHFT                                                                       0x16
#define HWIO_PCIE_0_CON_STATUS_REG_PME_STATUS_BMSK                                                                        0x8000
#define HWIO_PCIE_0_CON_STATUS_REG_PME_STATUS_SHFT                                                                           0xf
#define HWIO_PCIE_0_CON_STATUS_REG_DATA_SCALE_BMSK                                                                        0x6000
#define HWIO_PCIE_0_CON_STATUS_REG_DATA_SCALE_SHFT                                                                           0xd
#define HWIO_PCIE_0_CON_STATUS_REG_DATA_SELECT_BMSK                                                                       0x1e00
#define HWIO_PCIE_0_CON_STATUS_REG_DATA_SELECT_SHFT                                                                          0x9
#define HWIO_PCIE_0_CON_STATUS_REG_PME_ENABLE_BMSK                                                                         0x100
#define HWIO_PCIE_0_CON_STATUS_REG_PME_ENABLE_SHFT                                                                           0x8
#define HWIO_PCIE_0_CON_STATUS_REG_NO_SOFT_RST_BMSK                                                                          0x8
#define HWIO_PCIE_0_CON_STATUS_REG_NO_SOFT_RST_SHFT                                                                          0x3
#define HWIO_PCIE_0_CON_STATUS_REG_POWER_STATE_BMSK                                                                          0x3
#define HWIO_PCIE_0_CON_STATUS_REG_POWER_STATE_SHFT                                                                          0x0

#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000070)
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_OFFS                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000070)
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RMSK                                                   0x7fffffff
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR, HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RMSK)
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR, m)
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR,v)
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR,m,v,HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_IN)
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVD_BMSK                                              0x40000000
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVD_SHFT                                                    0x1e
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM_BMSK                                  0x3e000000
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM_SHFT                                        0x19
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP_BMSK                                      0x1000000
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP_SHFT                                           0x18
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE_BMSK                                  0xf00000
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE_SHFT                                      0x14
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG_BMSK                                         0xf0000
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG_SHFT                                            0x10
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR_BMSK                                     0xff00
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR_SHFT                                        0x8
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID_BMSK                                             0xff
#define HWIO_PCIE_0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID_SHFT                                              0x0

#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000074)
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000074)
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_RMSK                                                                      0x10008fff
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_ADDR, HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_RMSK)
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_ADDR, m)
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_ADDR,v)
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_ADDR,m,v,HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_IN)
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_PCIE_CAP_FLR_CAP_BMSK                                                     0x10000000
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_PCIE_CAP_FLR_CAP_SHFT                                                           0x1c
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT_BMSK                                           0x8000
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT_SHFT                                              0xf
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L1_ACCPT_LATENCY_BMSK                                              0xe00
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L1_ACCPT_LATENCY_SHFT                                                0x9
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L0S_ACCPT_LATENCY_BMSK                                             0x1c0
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L0S_ACCPT_LATENCY_SHFT                                               0x6
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP_BMSK                                                      0x20
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP_SHFT                                                       0x5
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT_BMSK                                              0x18
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT_SHFT                                               0x3
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE_BMSK                                                   0x7
#define HWIO_PCIE_0_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE_SHFT                                                   0x0

#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000078)
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000078)
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_RMSK                                                                   0x3fffff
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_ADDR, HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_RMSK)
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_ADDR, m)
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_OUT(v)      \
        out_dword(HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_ADDR,v)
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_ADDR,m,v,HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_IN)
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING_BMSK                                            0x200000
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING_SHFT                                                0x15
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED_BMSK                                       0x100000
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED_SHFT                                           0x14
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_BMSK                                  0x80000
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_SHFT                                     0x13
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED_BMSK                                        0x40000
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED_SHFT                                           0x12
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED_BMSK                                    0x20000
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED_SHFT                                       0x11
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED_BMSK                                         0x10000
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED_SHFT                                            0x10
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_INITIATE_FLR_BMSK                                               0x8000
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_INITIATE_FLR_SHFT                                                  0xf
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE_BMSK                                          0x7000
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE_SHFT                                             0xc
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP_BMSK                                                 0x800
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP_SHFT                                                   0xb
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN_BMSK                                             0x400
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN_SHFT                                               0xa
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN_BMSK                                             0x200
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN_SHFT                                               0x9
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN_BMSK                                                  0x100
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN_SHFT                                                    0x8
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_BMSK                                          0xe0
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_SHFT                                           0x5
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER_BMSK                                                 0x10
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER_SHFT                                                  0x4
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN_BMSK                                          0x8
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN_SHFT                                          0x3
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN_BMSK                                           0x4
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN_SHFT                                           0x2
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_BMSK                                       0x2
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_SHFT                                       0x1
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN_BMSK                                            0x1
#define HWIO_PCIE_0_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN_SHFT                                            0x0

#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000007c)
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000007c)
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_RMSK                                                                        0xff7fffff
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_LINK_CAPABILITIES_REG_ADDR, HWIO_PCIE_0_LINK_CAPABILITIES_REG_RMSK)
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_LINK_CAPABILITIES_REG_ADDR, m)
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_LINK_CAPABILITIES_REG_ADDR,v)
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_LINK_CAPABILITIES_REG_ADDR,m,v,HWIO_PCIE_0_LINK_CAPABILITIES_REG_IN)
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM_BMSK                                                      0xff000000
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM_SHFT                                                            0x18
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE_BMSK                                             0x400000
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE_SHFT                                                 0x16
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP_BMSK                                                 0x200000
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP_SHFT                                                     0x15
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP_BMSK                                              0x100000
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP_SHFT                                                  0x14
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_BMSK                                        0x80000
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_SHFT                                           0x13
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN_BMSK                                                  0x40000
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN_SHFT                                                     0x12
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY_BMSK                                                  0x38000
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY_SHFT                                                      0xf
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY_BMSK                                                  0x7000
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY_SHFT                                                     0xc
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_BMSK                                       0xc00
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_SHFT                                         0xa
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH_BMSK                                                     0x3f0
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH_SHFT                                                       0x4
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED_BMSK                                                       0xf
#define HWIO_PCIE_0_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED_SHFT                                                       0x0

#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000080)
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000080)
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_RMSK                                                                 0xf9ff0dfb
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_ADDR, HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_RMSK)
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_IN)
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUOT_BW_STATUS_BMSK                                    0x80000000
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUOT_BW_STATUS_SHFT                                          0x1f
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS_BMSK                                     0x40000000
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS_SHFT                                           0x1e
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE_BMSK                                             0x20000000
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE_SHFT                                                   0x1d
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG_BMSK                                        0x10000000
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG_SHFT                                              0x1c
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING_BMSK                                           0x8000000
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING_SHFT                                                0x1b
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH_BMSK                                         0x1f00000
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH_SHFT                                              0x14
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED_BMSK                                                0xf0000
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED_SHFT                                                   0x10
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN_BMSK                                         0x800
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN_SHFT                                           0xb
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN_BMSK                                          0x400
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN_SHFT                                            0xa
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN_BMSK                                            0x100
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN_SHFT                                              0x8
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH_BMSK                                               0x80
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH_SHFT                                                0x7
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG_BMSK                                            0x40
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG_SHFT                                             0x6
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK_BMSK                                                 0x20
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK_SHFT                                                  0x5
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE_BMSK                                                 0x10
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE_SHFT                                                  0x4
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB_BMSK                                                           0x8
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB_SHFT                                                           0x3
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_BMSK                                  0x3
#define HWIO_PCIE_0_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_SHFT                                  0x0

#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000008c)
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_OFFS                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000008c)
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_RMSK                                                              0x1001f
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR, HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_RMSK)
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR, m)
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR,v)
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR,m,v,HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_IN)
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_BMSK                                   0x10000
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_SHFT                                      0x10
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_EN_BMSK                                   0x10
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_EN_SHFT                                    0x4
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_PME_INT_EN_BMSK                                              0x8
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_PME_INT_EN_SHFT                                              0x3
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_FATAL_ERR_EN_BMSK                                 0x4
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_FATAL_ERR_EN_SHFT                                 0x2
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_NON_FATAL_ERR_EN_BMSK                             0x2
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_NON_FATAL_ERR_EN_SHFT                             0x1
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_CORR_ERR_EN_BMSK                                  0x1
#define HWIO_PCIE_0_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_CORR_ERR_EN_SHFT                                  0x0

#define HWIO_PCIE_0_ROOT_STATUS_REG_ADDR                                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000090)
#define HWIO_PCIE_0_ROOT_STATUS_REG_OFFS                                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_0_ROOT_STATUS_REG_RMSK                                                                                 0x3ffff
#define HWIO_PCIE_0_ROOT_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_ROOT_STATUS_REG_ADDR, HWIO_PCIE_0_ROOT_STATUS_REG_RMSK)
#define HWIO_PCIE_0_ROOT_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_ROOT_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_ROOT_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_ROOT_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_ROOT_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_ROOT_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_ROOT_STATUS_REG_IN)
#define HWIO_PCIE_0_ROOT_STATUS_REG_PCIE_CAP_PME_PENDING_BMSK                                                            0x20000
#define HWIO_PCIE_0_ROOT_STATUS_REG_PCIE_CAP_PME_PENDING_SHFT                                                               0x11
#define HWIO_PCIE_0_ROOT_STATUS_REG_PCIE_CAP_PME_STATUS_BMSK                                                             0x10000
#define HWIO_PCIE_0_ROOT_STATUS_REG_PCIE_CAP_PME_STATUS_SHFT                                                                0x10
#define HWIO_PCIE_0_ROOT_STATUS_REG_PCIE_CAP_PME_REQ_ID_BMSK                                                              0xffff
#define HWIO_PCIE_0_ROOT_STATUS_REG_PCIE_CAP_PME_REQ_ID_SHFT                                                                 0x0

#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_ADDR                                                                     (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000094)
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_OFFS                                                                     (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_RMSK                                                                        0xc3fff
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_ADDR, HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_RMSK)
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_ADDR, m)
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_OBFF_SUPPORT_BMSK                                                  0xc0000
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_OBFF_SUPPORT_SHFT                                                     0x12
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1_BMSK                                            0x2000
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1_SHFT                                               0xd
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0_BMSK                                            0x1000
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0_SHFT                                               0xc
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP_BMSK                                                        0x800
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP_SHFT                                                          0xb
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR_BMSK                                              0x400
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR_SHFT                                                0xa
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP_BMSK                                                0x200
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP_SHFT                                                  0x9
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP_BMSK                                              0x100
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP_SHFT                                                0x8
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP_BMSK                                               0x80
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP_SHFT                                                0x7
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP_BMSK                                              0x40
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP_SHFT                                               0x6
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_BMSK                                              0x20
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_SHFT                                               0x5
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_BMSK                                      0x10
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_SHFT                                       0x4
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE_BMSK                                                 0xf
#define HWIO_PCIE_0_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE_SHFT                                                 0x0

#define HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000098)
#define HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_OFFS                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000098)
#define HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_RMSK                                                                0x43f
#define HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR, HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_RMSK)
#define HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR, m)
#define HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR,v)
#define HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR,m,v,HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_IN)
#define HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_LTR_EN_BMSK                                                0x400
#define HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_LTR_EN_SHFT                                                  0xa
#define HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_BMSK                                 0x20
#define HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_SHFT                                  0x5
#define HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_BMSK                                    0x10
#define HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SHFT                                     0x4
#define HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE_BMSK                                       0xf
#define HWIO_PCIE_0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE_SHFT                                       0x0

#define HWIO_PCIE_0_LINK_CAPABILITIES2_REG_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000009c)
#define HWIO_PCIE_0_LINK_CAPABILITIES2_REG_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000009c)
#define HWIO_PCIE_0_LINK_CAPABILITIES2_REG_RMSK                                                                            0x1fe
#define HWIO_PCIE_0_LINK_CAPABILITIES2_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_LINK_CAPABILITIES2_REG_ADDR, HWIO_PCIE_0_LINK_CAPABILITIES2_REG_RMSK)
#define HWIO_PCIE_0_LINK_CAPABILITIES2_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_LINK_CAPABILITIES2_REG_ADDR, m)
#define HWIO_PCIE_0_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT_BMSK                                                0x100
#define HWIO_PCIE_0_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT_SHFT                                                  0x8
#define HWIO_PCIE_0_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_BMSK                                          0xfe
#define HWIO_PCIE_0_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_SHFT                                           0x1

#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_ADDR                                                               (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_OFFS                                                               (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_RMSK                                                                 0x3fffff
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_ADDR, HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_RMSK)
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_ADDR, m)
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_ADDR,v)
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_ADDR,m,v,HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_IN)
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ_BMSK                                            0x200000
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ_SHFT                                                0x15
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3_BMSK                                              0x100000
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3_SHFT                                                  0x14
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2_BMSK                                               0x80000
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2_SHFT                                                  0x13
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1_BMSK                                               0x40000
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1_SHFT                                                  0x12
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_BMSK                                                  0x20000
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_SHFT                                                     0x11
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS_BMSK                                         0x10000
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS_SHFT                                            0x10
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET_BMSK                                        0xf000
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET_SHFT                                           0xc
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS_BMSK                                            0x800
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS_SHFT                                              0xb
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_BMSK                                 0x400
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_SHFT                                   0xa
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN_BMSK                                                 0x380
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN_SHFT                                                   0x7
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS_BMSK                                             0x40
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS_SHFT                                              0x6
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE_BMSK                                      0x20
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE_SHFT                                       0x5
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE_BMSK                                           0x10
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE_SHFT                                            0x4
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED_BMSK                                           0xf
#define HWIO_PCIE_0_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED_SHFT                                           0x0

#define HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_ADDR                                                                          (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000100)
#define HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_OFFS                                                                          (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_ADDR, HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_RMSK)
#define HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_ADDR, m)
#define HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_ADDR,v)
#define HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_ADDR,m,v,HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_IN)
#define HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_NEXT_OFFSET_BMSK                                                              0xfff00000
#define HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_NEXT_OFFSET_SHFT                                                                    0x14
#define HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_CAP_VERSION_BMSK                                                                 0xf0000
#define HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_CAP_VERSION_SHFT                                                                    0x10
#define HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_CAP_ID_BMSK                                                                       0xffff
#define HWIO_PCIE_0_AER_EXT_CAP_HDR_REG_CAP_ID_SHFT                                                                          0x0

#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000104)
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000104)
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_RMSK                                                                         0x15ff030
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_ADDR, HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_RMSK)
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_IN)
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_ATOMIC_EGRESS_BLOCKED_ERR_STATUS_BMSK                                        0x1000000
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_ATOMIC_EGRESS_BLOCKED_ERR_STATUS_SHFT                                             0x18
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_INTERNAL_ERR_STATUS_BMSK                                                      0x400000
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_INTERNAL_ERR_STATUS_SHFT                                                          0x16
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_UNSUPPORTED_REQ_ERR_STATUS_BMSK                                               0x100000
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_UNSUPPORTED_REQ_ERR_STATUS_SHFT                                                   0x14
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_ECRC_ERR_STATUS_BMSK                                                           0x80000
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_ECRC_ERR_STATUS_SHFT                                                              0x13
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_MALF_TLP_ERR_STATUS_BMSK                                                       0x40000
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_MALF_TLP_ERR_STATUS_SHFT                                                          0x12
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_REC_OVERFLOW_ERR_STATUS_BMSK                                                   0x20000
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_REC_OVERFLOW_ERR_STATUS_SHFT                                                      0x11
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_UNEXP_CMPLT_ERR_STATUS_BMSK                                                    0x10000
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_UNEXP_CMPLT_ERR_STATUS_SHFT                                                       0x10
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_CMPLT_ABORT_ERR_STATUS_BMSK                                                     0x8000
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_CMPLT_ABORT_ERR_STATUS_SHFT                                                        0xf
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_CMPLT_TIMEOUT_ERR_STATUS_BMSK                                                   0x4000
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_CMPLT_TIMEOUT_ERR_STATUS_SHFT                                                      0xe
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_FC_PROTOCOL_ERR_STATUS_BMSK                                                     0x2000
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_FC_PROTOCOL_ERR_STATUS_SHFT                                                        0xd
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_POIS_TLP_ERR_STATUS_BMSK                                                        0x1000
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_POIS_TLP_ERR_STATUS_SHFT                                                           0xc
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_SUR_DWN_ERR_STATUS_BMSK                                                           0x20
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_SUR_DWN_ERR_STATUS_SHFT                                                            0x5
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_DL_PROTOCOL_ERR_STATUS_BMSK                                                       0x10
#define HWIO_PCIE_0_UNCORR_ERR_STATUS_REG_DL_PROTOCOL_ERR_STATUS_SHFT                                                        0x4

#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_ADDR                                                                          (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000108)
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_OFFS                                                                          (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000108)
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_RMSK                                                                           0x15ff030
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_UNCORR_ERR_MASK_REG_ADDR, HWIO_PCIE_0_UNCORR_ERR_MASK_REG_RMSK)
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_UNCORR_ERR_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_UNCORR_ERR_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_UNCORR_ERR_MASK_REG_ADDR,m,v,HWIO_PCIE_0_UNCORR_ERR_MASK_REG_IN)
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_ATOMIC_EGRESS_BLOCKED_ERR_MASK_BMSK                                            0x1000000
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_ATOMIC_EGRESS_BLOCKED_ERR_MASK_SHFT                                                 0x18
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_INTERNAL_ERR_MASK_BMSK                                                          0x400000
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_INTERNAL_ERR_MASK_SHFT                                                              0x16
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_UNSUPPORTED_REQ_ERR_MASK_BMSK                                                   0x100000
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_UNSUPPORTED_REQ_ERR_MASK_SHFT                                                       0x14
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_ECRC_ERR_MASK_BMSK                                                               0x80000
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_ECRC_ERR_MASK_SHFT                                                                  0x13
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_MALF_TLP_ERR_MASK_BMSK                                                           0x40000
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_MALF_TLP_ERR_MASK_SHFT                                                              0x12
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_REC_OVERFLOW_ERR_MASK_BMSK                                                       0x20000
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_REC_OVERFLOW_ERR_MASK_SHFT                                                          0x11
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_UNEXP_CMPLT_ERR_MASK_BMSK                                                        0x10000
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_UNEXP_CMPLT_ERR_MASK_SHFT                                                           0x10
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_CMPLT_ABORT_ERR_MASK_BMSK                                                         0x8000
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_CMPLT_ABORT_ERR_MASK_SHFT                                                            0xf
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_CMPLT_TIMEOUT_ERR_MASK_BMSK                                                       0x4000
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_CMPLT_TIMEOUT_ERR_MASK_SHFT                                                          0xe
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_FC_PROTOCOL_ERR_MASK_BMSK                                                         0x2000
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_FC_PROTOCOL_ERR_MASK_SHFT                                                            0xd
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_POIS_TLP_ERR_MASK_BMSK                                                            0x1000
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_POIS_TLP_ERR_MASK_SHFT                                                               0xc
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_SUR_DWN_ERR_MASK_BMSK                                                               0x20
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_SUR_DWN_ERR_MASK_SHFT                                                                0x5
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_DL_PROTOCOL_ERR_MASK_BMSK                                                           0x10
#define HWIO_PCIE_0_UNCORR_ERR_MASK_REG_DL_PROTOCOL_ERR_MASK_SHFT                                                            0x4

#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_ADDR                                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000010c)
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_OFFS                                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000010c)
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_RMSK                                                                            0x15ff030
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_UNCORR_ERR_SEV_REG_ADDR, HWIO_PCIE_0_UNCORR_ERR_SEV_REG_RMSK)
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_UNCORR_ERR_SEV_REG_ADDR, m)
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_UNCORR_ERR_SEV_REG_ADDR,v)
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_UNCORR_ERR_SEV_REG_ADDR,m,v,HWIO_PCIE_0_UNCORR_ERR_SEV_REG_IN)
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY_BMSK                                         0x1000000
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY_SHFT                                              0x18
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_INTERNAL_ERR_SEVERITY_BMSK                                                       0x400000
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_INTERNAL_ERR_SEVERITY_SHFT                                                           0x16
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_UNSUPPORTED_REQ_ERR_SEVERITY_BMSK                                                0x100000
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_UNSUPPORTED_REQ_ERR_SEVERITY_SHFT                                                    0x14
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_ECRC_ERR_SEVERITY_BMSK                                                            0x80000
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_ECRC_ERR_SEVERITY_SHFT                                                               0x13
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_MALF_TLP_ERR_SEVERITY_BMSK                                                        0x40000
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_MALF_TLP_ERR_SEVERITY_SHFT                                                           0x12
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_REC_OVERFLOW_ERR_SEVERITY_BMSK                                                    0x20000
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_REC_OVERFLOW_ERR_SEVERITY_SHFT                                                       0x11
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_UNEXP_CMPLT_ERR_SEVERITY_BMSK                                                     0x10000
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_UNEXP_CMPLT_ERR_SEVERITY_SHFT                                                        0x10
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_CMPLT_ABORT_ERR_SEVERITY_BMSK                                                      0x8000
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_CMPLT_ABORT_ERR_SEVERITY_SHFT                                                         0xf
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_CMPLT_TIMEOUT_ERR_SEVERITY_BMSK                                                    0x4000
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_CMPLT_TIMEOUT_ERR_SEVERITY_SHFT                                                       0xe
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_FC_PROTOCOL_ERR_SEVERITY_BMSK                                                      0x2000
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_FC_PROTOCOL_ERR_SEVERITY_SHFT                                                         0xd
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_POIS_TLP_ERR_SEVERITY_BMSK                                                         0x1000
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_POIS_TLP_ERR_SEVERITY_SHFT                                                            0xc
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_SUR_DWN_ERR_SEVERITY_BMSK                                                            0x20
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_SUR_DWN_ERR_SEVERITY_SHFT                                                             0x5
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_DL_PROTOCOL_ERR_SEVERITY_BMSK                                                        0x10
#define HWIO_PCIE_0_UNCORR_ERR_SEV_REG_DL_PROTOCOL_ERR_SEVERITY_SHFT                                                         0x4

#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_ADDR                                                                          (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000110)
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_OFFS                                                                          (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000110)
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_RMSK                                                                              0x71c1
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_CORR_ERR_STATUS_REG_ADDR, HWIO_PCIE_0_CORR_ERR_STATUS_REG_RMSK)
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_CORR_ERR_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_CORR_ERR_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_CORR_ERR_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_CORR_ERR_STATUS_REG_IN)
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_CORRECTED_INT_ERR_STATUS_BMSK                                                     0x4000
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_CORRECTED_INT_ERR_STATUS_SHFT                                                        0xe
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_ADVISORY_NON_FATAL_ERR_STATUS_BMSK                                                0x2000
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_ADVISORY_NON_FATAL_ERR_STATUS_SHFT                                                   0xd
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_RPL_TIMER_TIMEOUT_STATUS_BMSK                                                     0x1000
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_RPL_TIMER_TIMEOUT_STATUS_SHFT                                                        0xc
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_REPLAY_NO_ROLEOVER_STATUS_BMSK                                                     0x100
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_REPLAY_NO_ROLEOVER_STATUS_SHFT                                                       0x8
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_BAD_DLLP_STATUS_BMSK                                                                0x80
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_BAD_DLLP_STATUS_SHFT                                                                 0x7
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_BAD_TLP_STATUS_BMSK                                                                 0x40
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_BAD_TLP_STATUS_SHFT                                                                  0x6
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_RX_ERR_STATUS_BMSK                                                                   0x1
#define HWIO_PCIE_0_CORR_ERR_STATUS_REG_RX_ERR_STATUS_SHFT                                                                   0x0

#define HWIO_PCIE_0_CORR_ERR_MASK_REG_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000114)
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000114)
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_RMSK                                                                                0x71c1
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_CORR_ERR_MASK_REG_ADDR, HWIO_PCIE_0_CORR_ERR_MASK_REG_RMSK)
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_CORR_ERR_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_CORR_ERR_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_CORR_ERR_MASK_REG_ADDR,m,v,HWIO_PCIE_0_CORR_ERR_MASK_REG_IN)
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_CORRECTED_INT_ERR_MASK_BMSK                                                         0x4000
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_CORRECTED_INT_ERR_MASK_SHFT                                                            0xe
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_ADVISORY_NON_FATAL_ERR_MASK_BMSK                                                    0x2000
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_ADVISORY_NON_FATAL_ERR_MASK_SHFT                                                       0xd
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_RPL_TIMER_TIMEOUT_MASK_BMSK                                                         0x1000
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_RPL_TIMER_TIMEOUT_MASK_SHFT                                                            0xc
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_REPLAY_NO_ROLEOVER_MASK_BMSK                                                         0x100
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_REPLAY_NO_ROLEOVER_MASK_SHFT                                                           0x8
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_BAD_DLLP_MASK_BMSK                                                                    0x80
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_BAD_DLLP_MASK_SHFT                                                                     0x7
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_BAD_TLP_MASK_BMSK                                                                     0x40
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_BAD_TLP_MASK_SHFT                                                                      0x6
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_RX_ERR_MASK_BMSK                                                                       0x1
#define HWIO_PCIE_0_CORR_ERR_MASK_REG_RX_ERR_MASK_SHFT                                                                       0x0

#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_ADDR                                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000118)
#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_OFFS                                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000118)
#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_RMSK                                                                              0x1ff
#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_ADDR, HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_RMSK)
#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_ADDR, m)
#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_ADDR,v)
#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_ADDR,m,v,HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_IN)
#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_ECRC_CHECK_EN_BMSK                                                                0x100
#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_ECRC_CHECK_EN_SHFT                                                                  0x8
#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_ECRC_CHECK_CAP_BMSK                                                                0x80
#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_ECRC_CHECK_CAP_SHFT                                                                 0x7
#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_ECRC_GEN_EN_BMSK                                                                   0x40
#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_ECRC_GEN_EN_SHFT                                                                    0x6
#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_ECRC_GEN_CAP_BMSK                                                                  0x20
#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_ECRC_GEN_CAP_SHFT                                                                   0x5
#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_FIRST_ERR_POINTER_BMSK                                                             0x1f
#define HWIO_PCIE_0_ADV_ERR_CAP_CTRL_REG_FIRST_ERR_POINTER_SHFT                                                              0x0

#define HWIO_PCIE_0_HDR_LOG_REG_0_ADDR                                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000011c)
#define HWIO_PCIE_0_HDR_LOG_REG_0_OFFS                                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000011c)
#define HWIO_PCIE_0_HDR_LOG_REG_0_RMSK                                                                                0xffffffff
#define HWIO_PCIE_0_HDR_LOG_REG_0_IN          \
        in_dword_masked(HWIO_PCIE_0_HDR_LOG_REG_0_ADDR, HWIO_PCIE_0_HDR_LOG_REG_0_RMSK)
#define HWIO_PCIE_0_HDR_LOG_REG_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_HDR_LOG_REG_0_ADDR, m)
#define HWIO_PCIE_0_HDR_LOG_REG_0_FIRST_DWORD_BMSK                                                                    0xffffffff
#define HWIO_PCIE_0_HDR_LOG_REG_0_FIRST_DWORD_SHFT                                                                           0x0

#define HWIO_PCIE_0_HDR_LOG_REG_1_ADDR                                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000120)
#define HWIO_PCIE_0_HDR_LOG_REG_1_OFFS                                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000120)
#define HWIO_PCIE_0_HDR_LOG_REG_1_RMSK                                                                                0xffffffff
#define HWIO_PCIE_0_HDR_LOG_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_HDR_LOG_REG_1_ADDR, HWIO_PCIE_0_HDR_LOG_REG_1_RMSK)
#define HWIO_PCIE_0_HDR_LOG_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_HDR_LOG_REG_1_ADDR, m)
#define HWIO_PCIE_0_HDR_LOG_REG_1_SECOND_DWORD_BMSK                                                                   0xffffffff
#define HWIO_PCIE_0_HDR_LOG_REG_1_SECOND_DWORD_SHFT                                                                          0x0

#define HWIO_PCIE_0_HDR_LOG_REG_2_ADDR                                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000124)
#define HWIO_PCIE_0_HDR_LOG_REG_2_OFFS                                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000124)
#define HWIO_PCIE_0_HDR_LOG_REG_2_RMSK                                                                                0xffffffff
#define HWIO_PCIE_0_HDR_LOG_REG_2_IN          \
        in_dword_masked(HWIO_PCIE_0_HDR_LOG_REG_2_ADDR, HWIO_PCIE_0_HDR_LOG_REG_2_RMSK)
#define HWIO_PCIE_0_HDR_LOG_REG_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_HDR_LOG_REG_2_ADDR, m)
#define HWIO_PCIE_0_HDR_LOG_REG_2_THIRD_DWORD_BMSK                                                                    0xffffffff
#define HWIO_PCIE_0_HDR_LOG_REG_2_THIRD_DWORD_SHFT                                                                           0x0

#define HWIO_PCIE_0_HDR_LOG_REG_3_ADDR                                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000128)
#define HWIO_PCIE_0_HDR_LOG_REG_3_OFFS                                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000128)
#define HWIO_PCIE_0_HDR_LOG_REG_3_RMSK                                                                                0xffffffff
#define HWIO_PCIE_0_HDR_LOG_REG_3_IN          \
        in_dword_masked(HWIO_PCIE_0_HDR_LOG_REG_3_ADDR, HWIO_PCIE_0_HDR_LOG_REG_3_RMSK)
#define HWIO_PCIE_0_HDR_LOG_REG_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_HDR_LOG_REG_3_ADDR, m)
#define HWIO_PCIE_0_HDR_LOG_REG_3_FOURTH_DWORD_BMSK                                                                   0xffffffff
#define HWIO_PCIE_0_HDR_LOG_REG_3_FOURTH_DWORD_SHFT                                                                          0x0

#define HWIO_PCIE_0_ROOT_ERR_CMD_REG_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000012c)
#define HWIO_PCIE_0_ROOT_ERR_CMD_REG_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000012c)
#define HWIO_PCIE_0_ROOT_ERR_CMD_REG_RMSK                                                                                    0x7
#define HWIO_PCIE_0_ROOT_ERR_CMD_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_ROOT_ERR_CMD_REG_ADDR, HWIO_PCIE_0_ROOT_ERR_CMD_REG_RMSK)
#define HWIO_PCIE_0_ROOT_ERR_CMD_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_ROOT_ERR_CMD_REG_ADDR, m)
#define HWIO_PCIE_0_ROOT_ERR_CMD_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_ROOT_ERR_CMD_REG_ADDR,v)
#define HWIO_PCIE_0_ROOT_ERR_CMD_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_ROOT_ERR_CMD_REG_ADDR,m,v,HWIO_PCIE_0_ROOT_ERR_CMD_REG_IN)
#define HWIO_PCIE_0_ROOT_ERR_CMD_REG_FATAL_ERR_REPORTING_EN_BMSK                                                             0x4
#define HWIO_PCIE_0_ROOT_ERR_CMD_REG_FATAL_ERR_REPORTING_EN_SHFT                                                             0x2
#define HWIO_PCIE_0_ROOT_ERR_CMD_REG_NON_FATAL_ERR_REPORTING_EN_BMSK                                                         0x2
#define HWIO_PCIE_0_ROOT_ERR_CMD_REG_NON_FATAL_ERR_REPORTING_EN_SHFT                                                         0x1
#define HWIO_PCIE_0_ROOT_ERR_CMD_REG_CORR_ERR_REPORTING_EN_BMSK                                                              0x1
#define HWIO_PCIE_0_ROOT_ERR_CMD_REG_CORR_ERR_REPORTING_EN_SHFT                                                              0x0

#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_ADDR                                                                          (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000130)
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_OFFS                                                                          (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000130)
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_RMSK                                                                          0xf800007f
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_ROOT_ERR_STATUS_REG_ADDR, HWIO_PCIE_0_ROOT_ERR_STATUS_REG_RMSK)
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_ROOT_ERR_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_ROOT_ERR_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_ROOT_ERR_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_ROOT_ERR_STATUS_REG_IN)
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_ADV_ERR_INT_MSG_NUM_BMSK                                                      0xf8000000
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_ADV_ERR_INT_MSG_NUM_SHFT                                                            0x1b
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_FATAL_ERR_MSG_RX_BMSK                                                               0x40
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_FATAL_ERR_MSG_RX_SHFT                                                                0x6
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_NON_FATAL_ERR_MSG_RX_BMSK                                                           0x20
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_NON_FATAL_ERR_MSG_RX_SHFT                                                            0x5
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_FIRST_UNCORR_FATAL_BMSK                                                             0x10
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_FIRST_UNCORR_FATAL_SHFT                                                              0x4
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_MUL_ERR_FATAL_NON_FATAL_RX_BMSK                                                      0x8
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_MUL_ERR_FATAL_NON_FATAL_RX_SHFT                                                      0x3
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_ERR_FATAL_NON_FATAL_RX_BMSK                                                          0x4
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_ERR_FATAL_NON_FATAL_RX_SHFT                                                          0x2
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_MUL_ERR_COR_RX_BMSK                                                                  0x2
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_MUL_ERR_COR_RX_SHFT                                                                  0x1
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_ERR_COR_RX_BMSK                                                                      0x1
#define HWIO_PCIE_0_ROOT_ERR_STATUS_REG_ERR_COR_RX_SHFT                                                                      0x0

#define HWIO_PCIE_0_ERR_SRC_ID_REG_ADDR                                                                               (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000134)
#define HWIO_PCIE_0_ERR_SRC_ID_REG_OFFS                                                                               (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000134)
#define HWIO_PCIE_0_ERR_SRC_ID_REG_RMSK                                                                               0xffffffff
#define HWIO_PCIE_0_ERR_SRC_ID_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_ERR_SRC_ID_REG_ADDR, HWIO_PCIE_0_ERR_SRC_ID_REG_RMSK)
#define HWIO_PCIE_0_ERR_SRC_ID_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_ERR_SRC_ID_REG_ADDR, m)
#define HWIO_PCIE_0_ERR_SRC_ID_REG_ERR_FATAL_NON_FATAL_SOURCE_ID_BMSK                                                 0xffff0000
#define HWIO_PCIE_0_ERR_SRC_ID_REG_ERR_FATAL_NON_FATAL_SOURCE_ID_SHFT                                                       0x10
#define HWIO_PCIE_0_ERR_SRC_ID_REG_ERR_COR_SOURCE_ID_BMSK                                                                 0xffff
#define HWIO_PCIE_0_ERR_SRC_ID_REG_ERR_COR_SOURCE_ID_SHFT                                                                    0x0

#define HWIO_PCIE_0_TLP_PREFIX_LOG_REG_ADDR                                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000138)
#define HWIO_PCIE_0_TLP_PREFIX_LOG_REG_OFFS                                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000138)
#define HWIO_PCIE_0_TLP_PREFIX_LOG_REG_RMSK                                                                           0xffffffff
#define HWIO_PCIE_0_TLP_PREFIX_LOG_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TLP_PREFIX_LOG_REG_ADDR, HWIO_PCIE_0_TLP_PREFIX_LOG_REG_RMSK)
#define HWIO_PCIE_0_TLP_PREFIX_LOG_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TLP_PREFIX_LOG_REG_ADDR, m)
#define HWIO_PCIE_0_TLP_PREFIX_LOG_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TLP_PREFIX_LOG_REG_ADDR,v)
#define HWIO_PCIE_0_TLP_PREFIX_LOG_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TLP_PREFIX_LOG_REG_ADDR,m,v,HWIO_PCIE_0_TLP_PREFIX_LOG_REG_IN)
#define HWIO_PCIE_0_TLP_PREFIX_LOG_REG_TLP_PREFIX_LOG_REG_BMSK                                                        0xffffffff
#define HWIO_PCIE_0_TLP_PREFIX_LOG_REG_TLP_PREFIX_LOG_REG_SHFT                                                               0x0

#define HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_ADDR                                                                          (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000148)
#define HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_OFFS                                                                          (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000148)
#define HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_ADDR, HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_RMSK)
#define HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_ADDR, m)
#define HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_ADDR,v)
#define HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_ADDR,m,v,HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_IN)
#define HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_TPH_REQ_NEXT_PTR_BMSK                                                         0xfff00000
#define HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_TPH_REQ_NEXT_PTR_SHFT                                                               0x14
#define HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_TPH_REQ_CAP_VER_BMSK                                                             0xf0000
#define HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_TPH_REQ_CAP_VER_SHFT                                                                0x10
#define HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_PCIE_EXT_CAP_ID_BMSK                                                              0xffff
#define HWIO_PCIE_0_TPH_EXT_CAP_HDR_REG_PCIE_EXT_CAP_ID_SHFT                                                                 0x0

#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_ADDR                                                                          (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000014c)
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_OFFS                                                                          (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000014c)
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_ADDR, HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_RMSK)
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_ADDR, m)
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_ADDR,v)
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_ADDR,m,v,HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_IN)
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_RSVDP_27_BMSK                                                                 0xf8000000
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_RSVDP_27_SHFT                                                                       0x1b
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_SIZE_BMSK                                                 0x7ff0000
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_SIZE_SHFT                                                      0x10
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_RSVDP_11_BMSK                                                                     0xf800
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_RSVDP_11_SHFT                                                                        0xb
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_1_BMSK                                                    0x400
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_1_SHFT                                                      0xa
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_0_BMSK                                                    0x200
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_0_SHFT                                                      0x9
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_TPH_REQ_EXTENDED_TPH_BMSK                                                          0x100
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_TPH_REQ_EXTENDED_TPH_SHFT                                                            0x8
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_RSVDP_3_BMSK                                                                        0xf8
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_RSVDP_3_SHFT                                                                         0x3
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_TPH_REQ_DEVICE_SPEC_BMSK                                                             0x4
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_TPH_REQ_DEVICE_SPEC_SHFT                                                             0x2
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_INT_VEC_BMSK                                                             0x2
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_INT_VEC_SHFT                                                             0x1
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_TPH_REQ_NO_ST_MODE_BMSK                                                              0x1
#define HWIO_PCIE_0_TPH_REQ_CAP_REG_REG_TPH_REQ_NO_ST_MODE_SHFT                                                              0x0

#define HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000150)
#define HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000150)
#define HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_ADDR, HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_RMSK)
#define HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_ADDR, m)
#define HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_ADDR,v)
#define HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_ADDR,m,v,HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_IN)
#define HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_RSVDP_10_BMSK                                                             0xfffffc00
#define HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_RSVDP_10_SHFT                                                                    0xa
#define HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_TPH_REQ_CTRL_REQ_EN_BMSK                                                       0x300
#define HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_TPH_REQ_CTRL_REQ_EN_SHFT                                                         0x8
#define HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_RSVDP_3_BMSK                                                                    0xf8
#define HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_RSVDP_3_SHFT                                                                     0x3
#define HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_TPH_REQ_ST_MODE_SELECT_BMSK                                                      0x7
#define HWIO_PCIE_0_TPH_REQ_CONTROL_REG_REG_TPH_REQ_ST_MODE_SELECT_SHFT                                                      0x0

#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000050)
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_RMSK                                                                  0x1ffffff
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR, HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_RMSK)
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR, m)
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR,v)
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR,m,v,HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_IN)
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT_BMSK                                                  0x1000000
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT_SHFT                                                       0x18
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP_BMSK                                           0x800000
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP_SHFT                                               0x17
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN_BMSK                                           0x700000
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN_SHFT                                               0x14
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP_BMSK                                           0xe0000
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP_SHFT                                              0x11
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE_BMSK                                                     0x10000
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE_SHFT                                                        0x10
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET_BMSK                                             0xff00
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET_SHFT                                                0x8
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID_BMSK                                                        0xff
#define HWIO_PCIE_0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID_SHFT                                                         0x0

#define HWIO_PCIE_0_MSI_LOWER_32_ADDR                                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000054)
#define HWIO_PCIE_0_MSI_LOWER_32_OFFS                                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_0_MSI_LOWER_32_RMSK                                                                                 0xfffffffc
#define HWIO_PCIE_0_MSI_LOWER_32_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_LOWER_32_ADDR, HWIO_PCIE_0_MSI_LOWER_32_RMSK)
#define HWIO_PCIE_0_MSI_LOWER_32_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_LOWER_32_ADDR, m)
#define HWIO_PCIE_0_MSI_LOWER_32_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_LOWER_32_ADDR,v)
#define HWIO_PCIE_0_MSI_LOWER_32_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_LOWER_32_ADDR,m,v,HWIO_PCIE_0_MSI_LOWER_32_IN)
#define HWIO_PCIE_0_MSI_LOWER_32_PCI_MSI_LOWER_32_BMSK                                                                0xfffffffc
#define HWIO_PCIE_0_MSI_LOWER_32_PCI_MSI_LOWER_32_SHFT                                                                       0x2

#define HWIO_PCIE_0_MSI_UPPER_32_ADDR                                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000058)
#define HWIO_PCIE_0_MSI_UPPER_32_OFFS                                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_0_MSI_UPPER_32_RMSK                                                                                 0xffffffff
#define HWIO_PCIE_0_MSI_UPPER_32_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_UPPER_32_ADDR, HWIO_PCIE_0_MSI_UPPER_32_RMSK)
#define HWIO_PCIE_0_MSI_UPPER_32_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_UPPER_32_ADDR, m)
#define HWIO_PCIE_0_MSI_UPPER_32_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_UPPER_32_ADDR,v)
#define HWIO_PCIE_0_MSI_UPPER_32_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_UPPER_32_ADDR,m,v,HWIO_PCIE_0_MSI_UPPER_32_IN)
#define HWIO_PCIE_0_MSI_UPPER_32_PCI_MSI_UPPER_32_BMSK                                                                0xffffffff
#define HWIO_PCIE_0_MSI_UPPER_32_PCI_MSI_UPPER_32_SHFT                                                                       0x0

#define HWIO_PCIE_0_MSI_DATA_REG_ADDR                                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_0_MSI_DATA_REG_OFFS                                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_0_MSI_DATA_REG_RMSK                                                                                 0xffffffff
#define HWIO_PCIE_0_MSI_DATA_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_DATA_REG_ADDR, HWIO_PCIE_0_MSI_DATA_REG_RMSK)
#define HWIO_PCIE_0_MSI_DATA_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_DATA_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_DATA_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_DATA_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_DATA_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_DATA_REG_ADDR,m,v,HWIO_PCIE_0_MSI_DATA_REG_IN)
#define HWIO_PCIE_0_MSI_DATA_REG_MSI_DATA_REG_BMSK                                                                    0xffffffff
#define HWIO_PCIE_0_MSI_DATA_REG_MSI_DATA_REG_SHFT                                                                           0x0

#define HWIO_PCIE_0_MSI_MASK_REG_ADDR                                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000060)
#define HWIO_PCIE_0_MSI_MASK_REG_OFFS                                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_0_MSI_MASK_REG_RMSK                                                                                 0xffffffff
#define HWIO_PCIE_0_MSI_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_MASK_REG_ADDR, HWIO_PCIE_0_MSI_MASK_REG_RMSK)
#define HWIO_PCIE_0_MSI_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_MASK_REG_ADDR,m,v,HWIO_PCIE_0_MSI_MASK_REG_IN)
#define HWIO_PCIE_0_MSI_MASK_REG_MSI_MASK_REG_BMSK                                                                    0xffffffff
#define HWIO_PCIE_0_MSI_MASK_REG_MSI_MASK_REG_SHFT                                                                           0x0

#define HWIO_PCIE_0_MSI_PENDING_BIT_REG_ADDR                                                                          (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000064)
#define HWIO_PCIE_0_MSI_PENDING_BIT_REG_OFFS                                                                          (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_0_MSI_PENDING_BIT_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_0_MSI_PENDING_BIT_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_PENDING_BIT_REG_ADDR, HWIO_PCIE_0_MSI_PENDING_BIT_REG_RMSK)
#define HWIO_PCIE_0_MSI_PENDING_BIT_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_PENDING_BIT_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_PENDING_BIT_REG_PCI_MSI_PENDING_BIT_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_MSI_PENDING_BIT_REG_PCI_MSI_PENDING_BIT_SHFT                                                             0x0

#define HWIO_PCIE_0_LTR_CAP_HDR_REG_ADDR                                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000001d4)
#define HWIO_PCIE_0_LTR_CAP_HDR_REG_OFFS                                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000001d4)
#define HWIO_PCIE_0_LTR_CAP_HDR_REG_RMSK                                                                              0xffffffff
#define HWIO_PCIE_0_LTR_CAP_HDR_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_LTR_CAP_HDR_REG_ADDR, HWIO_PCIE_0_LTR_CAP_HDR_REG_RMSK)
#define HWIO_PCIE_0_LTR_CAP_HDR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_LTR_CAP_HDR_REG_ADDR, m)
#define HWIO_PCIE_0_LTR_CAP_HDR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_LTR_CAP_HDR_REG_ADDR,v)
#define HWIO_PCIE_0_LTR_CAP_HDR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_LTR_CAP_HDR_REG_ADDR,m,v,HWIO_PCIE_0_LTR_CAP_HDR_REG_IN)
#define HWIO_PCIE_0_LTR_CAP_HDR_REG_NEXT_OFFSET_BMSK                                                                  0xfff00000
#define HWIO_PCIE_0_LTR_CAP_HDR_REG_NEXT_OFFSET_SHFT                                                                        0x14
#define HWIO_PCIE_0_LTR_CAP_HDR_REG_CAP_VERSION_BMSK                                                                     0xf0000
#define HWIO_PCIE_0_LTR_CAP_HDR_REG_CAP_VERSION_SHFT                                                                        0x10
#define HWIO_PCIE_0_LTR_CAP_HDR_REG_CAP_ID_BMSK                                                                           0xffff
#define HWIO_PCIE_0_LTR_CAP_HDR_REG_CAP_ID_SHFT                                                                              0x0

#define HWIO_PCIE_0_LTR_LATENCY_REG_ADDR                                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000001d8)
#define HWIO_PCIE_0_LTR_LATENCY_REG_OFFS                                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000001d8)
#define HWIO_PCIE_0_LTR_LATENCY_REG_RMSK                                                                              0x1fff1fff
#define HWIO_PCIE_0_LTR_LATENCY_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_LTR_LATENCY_REG_ADDR, HWIO_PCIE_0_LTR_LATENCY_REG_RMSK)
#define HWIO_PCIE_0_LTR_LATENCY_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_LTR_LATENCY_REG_ADDR, m)
#define HWIO_PCIE_0_LTR_LATENCY_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_LTR_LATENCY_REG_ADDR,v)
#define HWIO_PCIE_0_LTR_LATENCY_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_LTR_LATENCY_REG_ADDR,m,v,HWIO_PCIE_0_LTR_LATENCY_REG_IN)
#define HWIO_PCIE_0_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_SCALE_BMSK                                                       0x1c000000
#define HWIO_PCIE_0_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_SCALE_SHFT                                                             0x1a
#define HWIO_PCIE_0_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_BMSK                                                              0x3ff0000
#define HWIO_PCIE_0_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_SHFT                                                                   0x10
#define HWIO_PCIE_0_LTR_LATENCY_REG_MAX_SNOOP_LAT_SCALE_BMSK                                                              0x1c00
#define HWIO_PCIE_0_LTR_LATENCY_REG_MAX_SNOOP_LAT_SCALE_SHFT                                                                 0xa
#define HWIO_PCIE_0_LTR_LATENCY_REG_MAX_SNOOP_LAT_BMSK                                                                     0x3ff
#define HWIO_PCIE_0_LTR_LATENCY_REG_MAX_SNOOP_LAT_SHFT                                                                       0x0

#define HWIO_PCIE_0_ACK_LATENCY_TIMER_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000700)
#define HWIO_PCIE_0_ACK_LATENCY_TIMER_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000700)
#define HWIO_PCIE_0_ACK_LATENCY_TIMER_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_ACK_LATENCY_TIMER_IN          \
        in_dword_masked(HWIO_PCIE_0_ACK_LATENCY_TIMER_ADDR, HWIO_PCIE_0_ACK_LATENCY_TIMER_RMSK)
#define HWIO_PCIE_0_ACK_LATENCY_TIMER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_ACK_LATENCY_TIMER_ADDR, m)
#define HWIO_PCIE_0_ACK_LATENCY_TIMER_OUT(v)      \
        out_dword(HWIO_PCIE_0_ACK_LATENCY_TIMER_ADDR,v)
#define HWIO_PCIE_0_ACK_LATENCY_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_ACK_LATENCY_TIMER_ADDR,m,v,HWIO_PCIE_0_ACK_LATENCY_TIMER_IN)
#define HWIO_PCIE_0_ACK_LATENCY_TIMER_REPLAY_TIME_LIMIT_BMSK                                                          0xffff0000
#define HWIO_PCIE_0_ACK_LATENCY_TIMER_REPLAY_TIME_LIMIT_SHFT                                                                0x10
#define HWIO_PCIE_0_ACK_LATENCY_TIMER_ROUND_TRIP_LATENCY_TIME_LIMIT_BMSK                                                  0xffff
#define HWIO_PCIE_0_ACK_LATENCY_TIMER_ROUND_TRIP_LATENCY_TIME_LIMIT_SHFT                                                     0x0

#define HWIO_PCIE_0_VENDOR_SPEC_DLLP_REG_ADDR                                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000704)
#define HWIO_PCIE_0_VENDOR_SPEC_DLLP_REG_OFFS                                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000704)
#define HWIO_PCIE_0_VENDOR_SPEC_DLLP_REG_RMSK                                                                         0xffffffff
#define HWIO_PCIE_0_VENDOR_SPEC_DLLP_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_VENDOR_SPEC_DLLP_REG_ADDR, HWIO_PCIE_0_VENDOR_SPEC_DLLP_REG_RMSK)
#define HWIO_PCIE_0_VENDOR_SPEC_DLLP_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VENDOR_SPEC_DLLP_REG_ADDR, m)
#define HWIO_PCIE_0_VENDOR_SPEC_DLLP_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_VENDOR_SPEC_DLLP_REG_ADDR,v)
#define HWIO_PCIE_0_VENDOR_SPEC_DLLP_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VENDOR_SPEC_DLLP_REG_ADDR,m,v,HWIO_PCIE_0_VENDOR_SPEC_DLLP_REG_IN)
#define HWIO_PCIE_0_VENDOR_SPEC_DLLP_REG_VENDOR_SPEC_DLLP_BMSK                                                        0xffffffff
#define HWIO_PCIE_0_VENDOR_SPEC_DLLP_REG_VENDOR_SPEC_DLLP_SHFT                                                               0x0

#define HWIO_PCIE_0_PORT_FORCE_REG_ADDR                                                                               (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000708)
#define HWIO_PCIE_0_PORT_FORCE_REG_OFFS                                                                               (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000708)
#define HWIO_PCIE_0_PORT_FORCE_REG_RMSK                                                                               0xff3f0fff
#define HWIO_PCIE_0_PORT_FORCE_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_PORT_FORCE_REG_ADDR, HWIO_PCIE_0_PORT_FORCE_REG_RMSK)
#define HWIO_PCIE_0_PORT_FORCE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PORT_FORCE_REG_ADDR, m)
#define HWIO_PCIE_0_PORT_FORCE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PORT_FORCE_REG_ADDR,v)
#define HWIO_PCIE_0_PORT_FORCE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PORT_FORCE_REG_ADDR,m,v,HWIO_PCIE_0_PORT_FORCE_REG_IN)
#define HWIO_PCIE_0_PORT_FORCE_REG_CPL_SENT_COUNT_BMSK                                                                0xff000000
#define HWIO_PCIE_0_PORT_FORCE_REG_CPL_SENT_COUNT_SHFT                                                                      0x18
#define HWIO_PCIE_0_PORT_FORCE_REG_LINK_STATE_BMSK                                                                      0x3f0000
#define HWIO_PCIE_0_PORT_FORCE_REG_LINK_STATE_SHFT                                                                          0x10
#define HWIO_PCIE_0_PORT_FORCE_REG_FORCED_LTSSM_BMSK                                                                       0xf00
#define HWIO_PCIE_0_PORT_FORCE_REG_FORCED_LTSSM_SHFT                                                                         0x8
#define HWIO_PCIE_0_PORT_FORCE_REG_LINK_NUM_BMSK                                                                            0xff
#define HWIO_PCIE_0_PORT_FORCE_REG_LINK_NUM_SHFT                                                                             0x0

#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_ADDR                                                                          (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000070c)
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_OFFS                                                                          (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000070c)
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_RMSK                                                                          0x7fffffff
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_ADDR, HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_RMSK)
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_ADDR, m)
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_ADDR,v)
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_ADDR,m,v,HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_IN)
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_ENTER_ASPM_BMSK                                                               0x40000000
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_ENTER_ASPM_SHFT                                                                     0x1e
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_L1_ENTRANCE_LATENCY_BMSK                                                      0x38000000
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_L1_ENTRANCE_LATENCY_SHFT                                                            0x1b
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_L0_ENTRANCE_LATENCY_BMSK                                                       0x7000000
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_L0_ENTRANCE_LATENCY_SHFT                                                            0x18
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_COMMON_CLK_N_FTS_BMSK                                                           0xff0000
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_COMMON_CLK_N_FTS_SHFT                                                               0x10
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_ACK_N_FTS_BMSK                                                                    0xff00
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_ACK_N_FTS_SHFT                                                                       0x8
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_ACK_FREQ_BMSK                                                                       0xff
#define HWIO_PCIE_0_ACK_F_ASPM_CTRL_REG_ACK_FREQ_SHFT                                                                        0x0

#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_ADDR                                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000710)
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_OFFS                                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000710)
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_RMSK                                                                            0xf3f0fef
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_PORT_LINK_CTRL_REG_ADDR, HWIO_PCIE_0_PORT_LINK_CTRL_REG_RMSK)
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PORT_LINK_CTRL_REG_ADDR, m)
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PORT_LINK_CTRL_REG_ADDR,v)
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PORT_LINK_CTRL_REG_ADDR,m,v,HWIO_PCIE_0_PORT_LINK_CTRL_REG_IN)
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_TRANSMIT_LANE_REVERSALE_ENABLE_BMSK                                             0x8000000
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_TRANSMIT_LANE_REVERSALE_ENABLE_SHFT                                                  0x1b
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_EXTENDED_SYNCH_BMSK                                                             0x4000000
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_EXTENDED_SYNCH_SHFT                                                                  0x1a
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_CORRUPT_LCRC_ENABLE_BMSK                                                        0x2000000
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_CORRUPT_LCRC_ENABLE_SHFT                                                             0x19
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_BEACON_ENABLE_BMSK                                                              0x1000000
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_BEACON_ENABLE_SHFT                                                                   0x18
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_LINK_CAPABLE_BMSK                                                                0x3f0000
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_LINK_CAPABLE_SHFT                                                                    0x10
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_LINK_RATE_BMSK                                                                      0xf00
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_LINK_RATE_SHFT                                                                        0x8
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_FAST_LINK_MODE_BMSK                                                                  0x80
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_FAST_LINK_MODE_SHFT                                                                   0x7
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_LINK_DISABLE_BMSK                                                                    0x40
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_LINK_DISABLE_SHFT                                                                     0x6
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_DLL_LINK_EN_BMSK                                                                     0x20
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_DLL_LINK_EN_SHFT                                                                      0x5
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_RESET_ASSERT_BMSK                                                                     0x8
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_RESET_ASSERT_SHFT                                                                     0x3
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_LOOPBACK_ENABLE_BMSK                                                                  0x4
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_LOOPBACK_ENABLE_SHFT                                                                  0x2
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_SCRAMBLE_DISABLE_BMSK                                                                 0x2
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_SCRAMBLE_DISABLE_SHFT                                                                 0x1
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_VENDOR_SPECIFIC_DLLP_REQ_BMSK                                                         0x1
#define HWIO_PCIE_0_PORT_LINK_CTRL_REG_VENDOR_SPECIFIC_DLLP_REQ_SHFT                                                         0x0

#define HWIO_PCIE_0_LANE_SKEW_REG_ADDR                                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000714)
#define HWIO_PCIE_0_LANE_SKEW_REG_OFFS                                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000714)
#define HWIO_PCIE_0_LANE_SKEW_REG_RMSK                                                                                0x83ffffff
#define HWIO_PCIE_0_LANE_SKEW_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_LANE_SKEW_REG_ADDR, HWIO_PCIE_0_LANE_SKEW_REG_RMSK)
#define HWIO_PCIE_0_LANE_SKEW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_LANE_SKEW_REG_ADDR, m)
#define HWIO_PCIE_0_LANE_SKEW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_LANE_SKEW_REG_ADDR,v)
#define HWIO_PCIE_0_LANE_SKEW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_LANE_SKEW_REG_ADDR,m,v,HWIO_PCIE_0_LANE_SKEW_REG_IN)
#define HWIO_PCIE_0_LANE_SKEW_REG_DISABLE_LANE_TO_LANE_DESKEW_BMSK                                                    0x80000000
#define HWIO_PCIE_0_LANE_SKEW_REG_DISABLE_LANE_TO_LANE_DESKEW_SHFT                                                          0x1f
#define HWIO_PCIE_0_LANE_SKEW_REG_ACK_NAK_DISABLE_BMSK                                                                 0x2000000
#define HWIO_PCIE_0_LANE_SKEW_REG_ACK_NAK_DISABLE_SHFT                                                                      0x19
#define HWIO_PCIE_0_LANE_SKEW_REG_FLOW_CTRL_DISABLE_BMSK                                                               0x1000000
#define HWIO_PCIE_0_LANE_SKEW_REG_FLOW_CTRL_DISABLE_SHFT                                                                    0x18
#define HWIO_PCIE_0_LANE_SKEW_REG_INSERT_LANE_SKEW_BMSK                                                                 0xffffff
#define HWIO_PCIE_0_LANE_SKEW_REG_INSERT_LANE_SKEW_SHFT                                                                      0x0

#define HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000718)
#define HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000718)
#define HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_RMSK                                                                      0x1fffc0ff
#define HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_IN          \
        in_dword_masked(HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_ADDR, HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_RMSK)
#define HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_ADDR, m)
#define HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_OUT(v)      \
        out_dword(HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_ADDR,v)
#define HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_ADDR,m,v,HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_IN)
#define HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_UPDATE_FREQ_TIMER_BMSK                                                    0x1f000000
#define HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_UPDATE_FREQ_TIMER_SHFT                                                          0x18
#define HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_ACK_NAK_BMSK                                                      0xf80000
#define HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_ACK_NAK_SHFT                                                          0x13
#define HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_REPLAY_TIMER_BMSK                                                  0x7c000
#define HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_REPLAY_TIMER_SHFT                                                      0xe
#define HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_MAX_FUNC_NUM_BMSK                                                               0xff
#define HWIO_PCIE_0_TIMER_CTRL_MAX_FUNC_NUM_MAX_FUNC_NUM_SHFT                                                                0x0

#define HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000071c)
#define HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000071c)
#define HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_ADDR, HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_RMSK)
#define HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_ADDR, m)
#define HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_ADDR,v)
#define HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_ADDR,m,v,HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_IN)
#define HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_MASK_RADM_1_BMSK                                                        0xffff0000
#define HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_MASK_RADM_1_SHFT                                                              0x10
#define HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_DISABLE_FC_WD_TIMER_BMSK                                                    0x8000
#define HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_DISABLE_FC_WD_TIMER_SHFT                                                       0xf
#define HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_EIDLE_TIMER_BMSK                                                            0x7800
#define HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_EIDLE_TIMER_SHFT                                                               0xb
#define HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_SKP_INT_VAL_BMSK                                                             0x7ff
#define HWIO_PCIE_0_SYMBOL_TIMER_FILTER_1_REG_SKP_INT_VAL_SHFT                                                               0x0

#define HWIO_PCIE_0_FILTER_MASK_REG_2_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000720)
#define HWIO_PCIE_0_FILTER_MASK_REG_2_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000720)
#define HWIO_PCIE_0_FILTER_MASK_REG_2_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_FILTER_MASK_REG_2_IN          \
        in_dword_masked(HWIO_PCIE_0_FILTER_MASK_REG_2_ADDR, HWIO_PCIE_0_FILTER_MASK_REG_2_RMSK)
#define HWIO_PCIE_0_FILTER_MASK_REG_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_FILTER_MASK_REG_2_ADDR, m)
#define HWIO_PCIE_0_FILTER_MASK_REG_2_OUT(v)      \
        out_dword(HWIO_PCIE_0_FILTER_MASK_REG_2_ADDR,v)
#define HWIO_PCIE_0_FILTER_MASK_REG_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_FILTER_MASK_REG_2_ADDR,m,v,HWIO_PCIE_0_FILTER_MASK_REG_2_IN)
#define HWIO_PCIE_0_FILTER_MASK_REG_2_MASK_RADM_2_BMSK                                                                0xffffffff
#define HWIO_PCIE_0_FILTER_MASK_REG_2_MASK_RADM_2_SHFT                                                                       0x0

#define HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000724)
#define HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OFFS                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000724)
#define HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_RMSK                                                       0xffffffff
#define HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR, HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_RMSK)
#define HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR, m)
#define HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR,v)
#define HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR,m,v,HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_IN)
#define HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_RSVDP_1_BMSK                                               0xfffffffe
#define HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_RSVDP_1_SHFT                                                      0x1
#define HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OB_RD_SPLIT_BURST_EN_BMSK                                         0x1
#define HWIO_PCIE_0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OB_RD_SPLIT_BURST_EN_SHFT                                         0x0

#define HWIO_PCIE_0_DEBUG_REG_0_ADDR                                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000728)
#define HWIO_PCIE_0_DEBUG_REG_0_OFFS                                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000728)
#define HWIO_PCIE_0_DEBUG_REG_0_RMSK                                                                                  0xffffffff
#define HWIO_PCIE_0_DEBUG_REG_0_IN          \
        in_dword_masked(HWIO_PCIE_0_DEBUG_REG_0_ADDR, HWIO_PCIE_0_DEBUG_REG_0_RMSK)
#define HWIO_PCIE_0_DEBUG_REG_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DEBUG_REG_0_ADDR, m)
#define HWIO_PCIE_0_DEBUG_REG_0_DEB_REG_0_BMSK                                                                        0xffffffff
#define HWIO_PCIE_0_DEBUG_REG_0_DEB_REG_0_SHFT                                                                               0x0

#define HWIO_PCIE_0_DEBUG_REG_1_ADDR                                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000072c)
#define HWIO_PCIE_0_DEBUG_REG_1_OFFS                                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000072c)
#define HWIO_PCIE_0_DEBUG_REG_1_RMSK                                                                                  0xffffffff
#define HWIO_PCIE_0_DEBUG_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_DEBUG_REG_1_ADDR, HWIO_PCIE_0_DEBUG_REG_1_RMSK)
#define HWIO_PCIE_0_DEBUG_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DEBUG_REG_1_ADDR, m)
#define HWIO_PCIE_0_DEBUG_REG_1_DEB_REG_1_BMSK                                                                        0xffffffff
#define HWIO_PCIE_0_DEBUG_REG_1_DEB_REG_1_SHFT                                                                               0x0

#define HWIO_PCIE_0_TX_P_FC_CREDIT_STATUS_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000730)
#define HWIO_PCIE_0_TX_P_FC_CREDIT_STATUS_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000730)
#define HWIO_PCIE_0_TX_P_FC_CREDIT_STATUS_RMSK                                                                           0xfffff
#define HWIO_PCIE_0_TX_P_FC_CREDIT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_TX_P_FC_CREDIT_STATUS_ADDR, HWIO_PCIE_0_TX_P_FC_CREDIT_STATUS_RMSK)
#define HWIO_PCIE_0_TX_P_FC_CREDIT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TX_P_FC_CREDIT_STATUS_ADDR, m)
#define HWIO_PCIE_0_TX_P_FC_CREDIT_STATUS_TX_P_HEADER_FC_CREDIT_BMSK                                                     0xff000
#define HWIO_PCIE_0_TX_P_FC_CREDIT_STATUS_TX_P_HEADER_FC_CREDIT_SHFT                                                         0xc
#define HWIO_PCIE_0_TX_P_FC_CREDIT_STATUS_TX_P_DATA_FC_CREDIT_BMSK                                                         0xfff
#define HWIO_PCIE_0_TX_P_FC_CREDIT_STATUS_TX_P_DATA_FC_CREDIT_SHFT                                                           0x0

#define HWIO_PCIE_0_TX_NP_FC_CREDIT_STATUS_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000734)
#define HWIO_PCIE_0_TX_NP_FC_CREDIT_STATUS_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000734)
#define HWIO_PCIE_0_TX_NP_FC_CREDIT_STATUS_RMSK                                                                          0xfffff
#define HWIO_PCIE_0_TX_NP_FC_CREDIT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_TX_NP_FC_CREDIT_STATUS_ADDR, HWIO_PCIE_0_TX_NP_FC_CREDIT_STATUS_RMSK)
#define HWIO_PCIE_0_TX_NP_FC_CREDIT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TX_NP_FC_CREDIT_STATUS_ADDR, m)
#define HWIO_PCIE_0_TX_NP_FC_CREDIT_STATUS_TX_NP_HEADER_FC_CREDIT_BMSK                                                   0xff000
#define HWIO_PCIE_0_TX_NP_FC_CREDIT_STATUS_TX_NP_HEADER_FC_CREDIT_SHFT                                                       0xc
#define HWIO_PCIE_0_TX_NP_FC_CREDIT_STATUS_TX_NP_DATA_FC_CREDIT_BMSK                                                       0xfff
#define HWIO_PCIE_0_TX_NP_FC_CREDIT_STATUS_TX_NP_DATA_FC_CREDIT_SHFT                                                         0x0

#define HWIO_PCIE_0_TX_CPL_FC_CREDIT_STATUS_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000738)
#define HWIO_PCIE_0_TX_CPL_FC_CREDIT_STATUS_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000738)
#define HWIO_PCIE_0_TX_CPL_FC_CREDIT_STATUS_RMSK                                                                         0xfffff
#define HWIO_PCIE_0_TX_CPL_FC_CREDIT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_TX_CPL_FC_CREDIT_STATUS_ADDR, HWIO_PCIE_0_TX_CPL_FC_CREDIT_STATUS_RMSK)
#define HWIO_PCIE_0_TX_CPL_FC_CREDIT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TX_CPL_FC_CREDIT_STATUS_ADDR, m)
#define HWIO_PCIE_0_TX_CPL_FC_CREDIT_STATUS_TX_CPL_HEADER_FC_CREDIT_BMSK                                                 0xff000
#define HWIO_PCIE_0_TX_CPL_FC_CREDIT_STATUS_TX_CPL_HEADER_FC_CREDIT_SHFT                                                     0xc
#define HWIO_PCIE_0_TX_CPL_FC_CREDIT_STATUS_TX_CPL_DATA_FC_CREDIT_BMSK                                                     0xfff
#define HWIO_PCIE_0_TX_CPL_FC_CREDIT_STATUS_TX_CPL_DATA_FC_CREDIT_SHFT                                                       0x0

#define HWIO_PCIE_0_Q_STATUS_ADDR                                                                                     (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000073c)
#define HWIO_PCIE_0_Q_STATUS_OFFS                                                                                     (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000073c)
#define HWIO_PCIE_0_Q_STATUS_RMSK                                                                                     0x9fff0007
#define HWIO_PCIE_0_Q_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_Q_STATUS_ADDR, HWIO_PCIE_0_Q_STATUS_RMSK)
#define HWIO_PCIE_0_Q_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_Q_STATUS_ADDR, m)
#define HWIO_PCIE_0_Q_STATUS_OUT(v)      \
        out_dword(HWIO_PCIE_0_Q_STATUS_ADDR,v)
#define HWIO_PCIE_0_Q_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_Q_STATUS_ADDR,m,v,HWIO_PCIE_0_Q_STATUS_IN)
#define HWIO_PCIE_0_Q_STATUS_TIMER_MOD_FLOW_CONTROL_EN_BMSK                                                           0x80000000
#define HWIO_PCIE_0_Q_STATUS_TIMER_MOD_FLOW_CONTROL_EN_SHFT                                                                 0x1f
#define HWIO_PCIE_0_Q_STATUS_TIMER_MOD_FLOW_CONTROL_BMSK                                                              0x1fff0000
#define HWIO_PCIE_0_Q_STATUS_TIMER_MOD_FLOW_CONTROL_SHFT                                                                    0x10
#define HWIO_PCIE_0_Q_STATUS_RX_QUEUE_NON_EMPTY_BMSK                                                                         0x4
#define HWIO_PCIE_0_Q_STATUS_RX_QUEUE_NON_EMPTY_SHFT                                                                         0x2
#define HWIO_PCIE_0_Q_STATUS_TX_RETRY_BUFFER_NE_BMSK                                                                         0x2
#define HWIO_PCIE_0_Q_STATUS_TX_RETRY_BUFFER_NE_SHFT                                                                         0x1
#define HWIO_PCIE_0_Q_STATUS_RX_TLP_FC_CREDIT_NON_RETURN_BMSK                                                                0x1
#define HWIO_PCIE_0_Q_STATUS_RX_TLP_FC_CREDIT_NON_RETURN_SHFT                                                                0x0

#define HWIO_PCIE_0_VC_TX_ARBI_REG_1_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000740)
#define HWIO_PCIE_0_VC_TX_ARBI_REG_1_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000740)
#define HWIO_PCIE_0_VC_TX_ARBI_REG_1_RMSK                                                                             0xffffffff
#define HWIO_PCIE_0_VC_TX_ARBI_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_VC_TX_ARBI_REG_1_ADDR, HWIO_PCIE_0_VC_TX_ARBI_REG_1_RMSK)
#define HWIO_PCIE_0_VC_TX_ARBI_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC_TX_ARBI_REG_1_ADDR, m)
#define HWIO_PCIE_0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_3_BMSK                                                             0xff000000
#define HWIO_PCIE_0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_3_SHFT                                                                   0x18
#define HWIO_PCIE_0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_2_BMSK                                                               0xff0000
#define HWIO_PCIE_0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_2_SHFT                                                                   0x10
#define HWIO_PCIE_0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_1_BMSK                                                                 0xff00
#define HWIO_PCIE_0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_1_SHFT                                                                    0x8
#define HWIO_PCIE_0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_0_BMSK                                                                   0xff
#define HWIO_PCIE_0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_0_SHFT                                                                    0x0

#define HWIO_PCIE_0_VC_TX_ARBI_REG_2_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000744)
#define HWIO_PCIE_0_VC_TX_ARBI_REG_2_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000744)
#define HWIO_PCIE_0_VC_TX_ARBI_REG_2_RMSK                                                                             0xffffffff
#define HWIO_PCIE_0_VC_TX_ARBI_REG_2_IN          \
        in_dword_masked(HWIO_PCIE_0_VC_TX_ARBI_REG_2_ADDR, HWIO_PCIE_0_VC_TX_ARBI_REG_2_RMSK)
#define HWIO_PCIE_0_VC_TX_ARBI_REG_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC_TX_ARBI_REG_2_ADDR, m)
#define HWIO_PCIE_0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_7_BMSK                                                             0xff000000
#define HWIO_PCIE_0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_7_SHFT                                                                   0x18
#define HWIO_PCIE_0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_6_BMSK                                                               0xff0000
#define HWIO_PCIE_0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_6_SHFT                                                                   0x10
#define HWIO_PCIE_0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_5_BMSK                                                                 0xff00
#define HWIO_PCIE_0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_5_SHFT                                                                    0x8
#define HWIO_PCIE_0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_4_BMSK                                                                   0xff
#define HWIO_PCIE_0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_4_SHFT                                                                    0x0

#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_ADDR                                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000748)
#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_OFFS                                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000748)
#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_RMSK                                                                              0xc0efffff
#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC0_P_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC0_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC0_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC0_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC0_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC0_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_VC_ORDERING_RX_Q_BMSK                                                             0x80000000
#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_VC_ORDERING_RX_Q_SHFT                                                                   0x1f
#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_TLP_TYPE_ORDERING_VC0_BMSK                                                        0x40000000
#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_TLP_TYPE_ORDERING_VC0_SHFT                                                              0x1e
#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_VC0_P_TLP_Q_MODE_BMSK                                                               0xe00000
#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_VC0_P_TLP_Q_MODE_SHFT                                                                   0x15
#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_VC0_P_HEADER_CREDIT_BMSK                                                             0xff000
#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_VC0_P_HEADER_CREDIT_SHFT                                                                 0xc
#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_VC0_P_DATA_CREDIT_BMSK                                                                 0xfff
#define HWIO_PCIE_0_VC0_P_RX_Q_CTRL_VC0_P_DATA_CREDIT_SHFT                                                                   0x0

#define HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000074c)
#define HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000074c)
#define HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_RMSK                                                                               0xefffff
#define HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_VC0_NP_TLP_Q_MODE_BMSK                                                             0xe00000
#define HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_VC0_NP_TLP_Q_MODE_SHFT                                                                 0x15
#define HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_VC0_NP_HEADER_CREDIT_BMSK                                                           0xff000
#define HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_VC0_NP_HEADER_CREDIT_SHFT                                                               0xc
#define HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_VC0_NP_DATA_CREDIT_BMSK                                                               0xfff
#define HWIO_PCIE_0_VC0_NP_RX_Q_CTRL_VC0_NP_DATA_CREDIT_SHFT                                                                 0x0

#define HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000750)
#define HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000750)
#define HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_RMSK                                                                              0xefffff
#define HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_VC0_CPL_TLP_Q_MODE_BMSK                                                           0xe00000
#define HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_VC0_CPL_TLP_Q_MODE_SHFT                                                               0x15
#define HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_VC0_CPL_HEADER_CREDIT_BMSK                                                         0xff000
#define HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_VC0_CPL_HEADER_CREDIT_SHFT                                                             0xc
#define HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_VC0_CPL_DATA_CREDIT_BMSK                                                             0xfff
#define HWIO_PCIE_0_VC0_CPL_RX_Q_CTRL_VC0_CPL_DATA_CREDIT_SHFT                                                               0x0

#define HWIO_PCIE_0_VC1_P_RX_Q_CTRL_ADDR                                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000754)
#define HWIO_PCIE_0_VC1_P_RX_Q_CTRL_OFFS                                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000754)
#define HWIO_PCIE_0_VC1_P_RX_Q_CTRL_RMSK                                                                              0xffffffff
#define HWIO_PCIE_0_VC1_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC1_P_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC1_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC1_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC1_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC1_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC1_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC1_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC1_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC1_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC1_P_RX_Q_CTRL_VC1_P_RX_Q_CTRL_BMSK                                                              0xffffffff
#define HWIO_PCIE_0_VC1_P_RX_Q_CTRL_VC1_P_RX_Q_CTRL_SHFT                                                                     0x0

#define HWIO_PCIE_0_VC1_NP_RX_Q_CTRL_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000758)
#define HWIO_PCIE_0_VC1_NP_RX_Q_CTRL_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000758)
#define HWIO_PCIE_0_VC1_NP_RX_Q_CTRL_RMSK                                                                             0xffffffff
#define HWIO_PCIE_0_VC1_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC1_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC1_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC1_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC1_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC1_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC1_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC1_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC1_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC1_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC1_NP_RX_Q_CTRL_VC1_NP_RX_Q_CTRL_BMSK                                                            0xffffffff
#define HWIO_PCIE_0_VC1_NP_RX_Q_CTRL_VC1_NP_RX_Q_CTRL_SHFT                                                                   0x0

#define HWIO_PCIE_0_VC1_CPL_RX_Q_CTRL_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000075c)
#define HWIO_PCIE_0_VC1_CPL_RX_Q_CTRL_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000075c)
#define HWIO_PCIE_0_VC1_CPL_RX_Q_CTRL_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_VC1_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC1_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC1_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC1_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC1_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC1_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC1_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC1_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC1_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC1_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC1_CPL_RX_Q_CTRL_VC1_CPL_RX_Q_CTRL_BMSK                                                          0xffffffff
#define HWIO_PCIE_0_VC1_CPL_RX_Q_CTRL_VC1_CPL_RX_Q_CTRL_SHFT                                                                 0x0

#define HWIO_PCIE_0_VC2_P_RX_Q_CTRL_ADDR                                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000760)
#define HWIO_PCIE_0_VC2_P_RX_Q_CTRL_OFFS                                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000760)
#define HWIO_PCIE_0_VC2_P_RX_Q_CTRL_RMSK                                                                              0xffffffff
#define HWIO_PCIE_0_VC2_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC2_P_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC2_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC2_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC2_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC2_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC2_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC2_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC2_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC2_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC2_P_RX_Q_CTRL_VC2_P_RX_Q_CTRL_BMSK                                                              0xffffffff
#define HWIO_PCIE_0_VC2_P_RX_Q_CTRL_VC2_P_RX_Q_CTRL_SHFT                                                                     0x0

#define HWIO_PCIE_0_VC2_NP_RX_Q_CTRL_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000764)
#define HWIO_PCIE_0_VC2_NP_RX_Q_CTRL_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000764)
#define HWIO_PCIE_0_VC2_NP_RX_Q_CTRL_RMSK                                                                             0xffffffff
#define HWIO_PCIE_0_VC2_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC2_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC2_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC2_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC2_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC2_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC2_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC2_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC2_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC2_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC2_NP_RX_Q_CTRL_VC2_NP_RX_Q_CTRL_BMSK                                                            0xffffffff
#define HWIO_PCIE_0_VC2_NP_RX_Q_CTRL_VC2_NP_RX_Q_CTRL_SHFT                                                                   0x0

#define HWIO_PCIE_0_VC2_CPL_RX_Q_CTRL_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000768)
#define HWIO_PCIE_0_VC2_CPL_RX_Q_CTRL_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000768)
#define HWIO_PCIE_0_VC2_CPL_RX_Q_CTRL_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_VC2_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC2_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC2_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC2_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC2_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC2_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC2_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC2_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC2_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC2_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC2_CPL_RX_Q_CTRL_VC2_CPL_RX_Q_CTRL_BMSK                                                          0xffffffff
#define HWIO_PCIE_0_VC2_CPL_RX_Q_CTRL_VC2_CPL_RX_Q_CTRL_SHFT                                                                 0x0

#define HWIO_PCIE_0_VC3_P_RX_Q_CTRL_ADDR                                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000076c)
#define HWIO_PCIE_0_VC3_P_RX_Q_CTRL_OFFS                                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000076c)
#define HWIO_PCIE_0_VC3_P_RX_Q_CTRL_RMSK                                                                              0xffffffff
#define HWIO_PCIE_0_VC3_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC3_P_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC3_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC3_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC3_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC3_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC3_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC3_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC3_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC3_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC3_P_RX_Q_CTRL_VC3_P_RX_Q_CTRL_BMSK                                                              0xffffffff
#define HWIO_PCIE_0_VC3_P_RX_Q_CTRL_VC3_P_RX_Q_CTRL_SHFT                                                                     0x0

#define HWIO_PCIE_0_VC3_NP_RX_Q_CTRL_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000770)
#define HWIO_PCIE_0_VC3_NP_RX_Q_CTRL_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000770)
#define HWIO_PCIE_0_VC3_NP_RX_Q_CTRL_RMSK                                                                             0xffffffff
#define HWIO_PCIE_0_VC3_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC3_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC3_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC3_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC3_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC3_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC3_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC3_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC3_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC3_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC3_NP_RX_Q_CTRL_VC3_NP_RX_Q_CTRL_BMSK                                                            0xffffffff
#define HWIO_PCIE_0_VC3_NP_RX_Q_CTRL_VC3_NP_RX_Q_CTRL_SHFT                                                                   0x0

#define HWIO_PCIE_0_VC3_CPL_RX_Q_CTRL_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000774)
#define HWIO_PCIE_0_VC3_CPL_RX_Q_CTRL_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000774)
#define HWIO_PCIE_0_VC3_CPL_RX_Q_CTRL_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_VC3_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC3_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC3_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC3_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC3_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC3_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC3_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC3_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC3_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC3_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC3_CPL_RX_Q_CTRL_VC3_CPL_RX_Q_CTRL_BMSK                                                          0xffffffff
#define HWIO_PCIE_0_VC3_CPL_RX_Q_CTRL_VC3_CPL_RX_Q_CTRL_SHFT                                                                 0x0

#define HWIO_PCIE_0_VC4_P_RX_Q_CTRL_ADDR                                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000778)
#define HWIO_PCIE_0_VC4_P_RX_Q_CTRL_OFFS                                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000778)
#define HWIO_PCIE_0_VC4_P_RX_Q_CTRL_RMSK                                                                              0xffffffff
#define HWIO_PCIE_0_VC4_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC4_P_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC4_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC4_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC4_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC4_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC4_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC4_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC4_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC4_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC4_P_RX_Q_CTRL_VC4_P_RX_Q_CTRL_BMSK                                                              0xffffffff
#define HWIO_PCIE_0_VC4_P_RX_Q_CTRL_VC4_P_RX_Q_CTRL_SHFT                                                                     0x0

#define HWIO_PCIE_0_VC4_NP_RX_Q_CTRL_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000077c)
#define HWIO_PCIE_0_VC4_NP_RX_Q_CTRL_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000077c)
#define HWIO_PCIE_0_VC4_NP_RX_Q_CTRL_RMSK                                                                             0xffffffff
#define HWIO_PCIE_0_VC4_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC4_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC4_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC4_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC4_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC4_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC4_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC4_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC4_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC4_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC4_NP_RX_Q_CTRL_VC4_NP_RX_Q_CTRL_BMSK                                                            0xffffffff
#define HWIO_PCIE_0_VC4_NP_RX_Q_CTRL_VC4_NP_RX_Q_CTRL_SHFT                                                                   0x0

#define HWIO_PCIE_0_VC4_CPL_RX_Q_CTRL_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000780)
#define HWIO_PCIE_0_VC4_CPL_RX_Q_CTRL_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000780)
#define HWIO_PCIE_0_VC4_CPL_RX_Q_CTRL_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_VC4_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC4_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC4_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC4_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC4_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC4_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC4_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC4_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC4_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC4_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC4_CPL_RX_Q_CTRL_VC4_CPL_RX_Q_CTRL_BMSK                                                          0xffffffff
#define HWIO_PCIE_0_VC4_CPL_RX_Q_CTRL_VC4_CPL_RX_Q_CTRL_SHFT                                                                 0x0

#define HWIO_PCIE_0_VC5_P_RX_Q_CTRL_ADDR                                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000784)
#define HWIO_PCIE_0_VC5_P_RX_Q_CTRL_OFFS                                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000784)
#define HWIO_PCIE_0_VC5_P_RX_Q_CTRL_RMSK                                                                              0xffffffff
#define HWIO_PCIE_0_VC5_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC5_P_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC5_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC5_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC5_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC5_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC5_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC5_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC5_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC5_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC5_P_RX_Q_CTRL_VC5_P_RX_Q_CTRL_BMSK                                                              0xffffffff
#define HWIO_PCIE_0_VC5_P_RX_Q_CTRL_VC5_P_RX_Q_CTRL_SHFT                                                                     0x0

#define HWIO_PCIE_0_VC5_NP_RX_Q_CTRL_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000788)
#define HWIO_PCIE_0_VC5_NP_RX_Q_CTRL_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000788)
#define HWIO_PCIE_0_VC5_NP_RX_Q_CTRL_RMSK                                                                             0xffffffff
#define HWIO_PCIE_0_VC5_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC5_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC5_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC5_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC5_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC5_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC5_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC5_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC5_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC5_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC5_NP_RX_Q_CTRL_VC5_NP_RX_Q_CTRL_BMSK                                                            0xffffffff
#define HWIO_PCIE_0_VC5_NP_RX_Q_CTRL_VC5_NP_RX_Q_CTRL_SHFT                                                                   0x0

#define HWIO_PCIE_0_VC5_CPL_RX_Q_CTRL_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000078c)
#define HWIO_PCIE_0_VC5_CPL_RX_Q_CTRL_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000078c)
#define HWIO_PCIE_0_VC5_CPL_RX_Q_CTRL_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_VC5_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC5_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC5_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC5_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC5_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC5_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC5_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC5_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC5_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC5_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC5_CPL_RX_Q_CTRL_VC5_CPL_RX_Q_CTRL_BMSK                                                          0xffffffff
#define HWIO_PCIE_0_VC5_CPL_RX_Q_CTRL_VC5_CPL_RX_Q_CTRL_SHFT                                                                 0x0

#define HWIO_PCIE_0_VC6_P_RX_Q_CTRL_ADDR                                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000790)
#define HWIO_PCIE_0_VC6_P_RX_Q_CTRL_OFFS                                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000790)
#define HWIO_PCIE_0_VC6_P_RX_Q_CTRL_RMSK                                                                              0xffffffff
#define HWIO_PCIE_0_VC6_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC6_P_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC6_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC6_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC6_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC6_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC6_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC6_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC6_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC6_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC6_P_RX_Q_CTRL_VC6_P_RX_Q_CTRL_BMSK                                                              0xffffffff
#define HWIO_PCIE_0_VC6_P_RX_Q_CTRL_VC6_P_RX_Q_CTRL_SHFT                                                                     0x0

#define HWIO_PCIE_0_VC6_NP_RX_Q_CTRL_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000794)
#define HWIO_PCIE_0_VC6_NP_RX_Q_CTRL_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000794)
#define HWIO_PCIE_0_VC6_NP_RX_Q_CTRL_RMSK                                                                             0xffffffff
#define HWIO_PCIE_0_VC6_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC6_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC6_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC6_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC6_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC6_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC6_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC6_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC6_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC6_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC6_NP_RX_Q_CTRL_VC6_NP_RX_Q_CTRL_BMSK                                                            0xffffffff
#define HWIO_PCIE_0_VC6_NP_RX_Q_CTRL_VC6_NP_RX_Q_CTRL_SHFT                                                                   0x0

#define HWIO_PCIE_0_VC6_CPL_RX_Q_CTRL_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000798)
#define HWIO_PCIE_0_VC6_CPL_RX_Q_CTRL_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000798)
#define HWIO_PCIE_0_VC6_CPL_RX_Q_CTRL_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_VC6_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC6_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC6_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC6_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC6_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC6_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC6_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC6_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC6_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC6_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC6_CPL_RX_Q_CTRL_VC6_CPL_RX_Q_CTRL_BMSK                                                          0xffffffff
#define HWIO_PCIE_0_VC6_CPL_RX_Q_CTRL_VC6_CPL_RX_Q_CTRL_SHFT                                                                 0x0

#define HWIO_PCIE_0_VC7_P_RX_Q_CTRL_ADDR                                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000079c)
#define HWIO_PCIE_0_VC7_P_RX_Q_CTRL_OFFS                                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000079c)
#define HWIO_PCIE_0_VC7_P_RX_Q_CTRL_RMSK                                                                              0xffffffff
#define HWIO_PCIE_0_VC7_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC7_P_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC7_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC7_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC7_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC7_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC7_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC7_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC7_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC7_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC7_P_RX_Q_CTRL_VC7_P_RX_Q_CTRL_BMSK                                                              0xffffffff
#define HWIO_PCIE_0_VC7_P_RX_Q_CTRL_VC7_P_RX_Q_CTRL_SHFT                                                                     0x0

#define HWIO_PCIE_0_VC7_NP_RX_Q_CTRL_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000007a0)
#define HWIO_PCIE_0_VC7_NP_RX_Q_CTRL_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000007a0)
#define HWIO_PCIE_0_VC7_NP_RX_Q_CTRL_RMSK                                                                             0xffffffff
#define HWIO_PCIE_0_VC7_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC7_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC7_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC7_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC7_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC7_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC7_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC7_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC7_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC7_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC7_NP_RX_Q_CTRL_VC7_NP_RX_Q_CTRL_BMSK                                                            0xffffffff
#define HWIO_PCIE_0_VC7_NP_RX_Q_CTRL_VC7_NP_RX_Q_CTRL_SHFT                                                                   0x0

#define HWIO_PCIE_0_VC7_CPL_RX_Q_CTRL_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000007a4)
#define HWIO_PCIE_0_VC7_CPL_RX_Q_CTRL_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000007a4)
#define HWIO_PCIE_0_VC7_CPL_RX_Q_CTRL_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_VC7_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_VC7_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_0_VC7_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_VC7_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_VC7_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_VC7_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_VC7_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_VC7_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_VC7_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_VC7_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_VC7_CPL_RX_Q_CTRL_VC7_CPL_RX_Q_CTRL_BMSK                                                          0xffffffff
#define HWIO_PCIE_0_VC7_CPL_RX_Q_CTRL_VC7_CPL_RX_Q_CTRL_SHFT                                                                 0x0

#define HWIO_PCIE_0_GEN2_CTRL_REG_ADDR                                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000080c)
#define HWIO_PCIE_0_GEN2_CTRL_REG_OFFS                                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000080c)
#define HWIO_PCIE_0_GEN2_CTRL_REG_RMSK                                                                                  0x1fffff
#define HWIO_PCIE_0_GEN2_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_GEN2_CTRL_REG_ADDR, HWIO_PCIE_0_GEN2_CTRL_REG_RMSK)
#define HWIO_PCIE_0_GEN2_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_GEN2_CTRL_REG_ADDR, m)
#define HWIO_PCIE_0_GEN2_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_GEN2_CTRL_REG_ADDR,v)
#define HWIO_PCIE_0_GEN2_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_GEN2_CTRL_REG_ADDR,m,v,HWIO_PCIE_0_GEN2_CTRL_REG_IN)
#define HWIO_PCIE_0_GEN2_CTRL_REG_SEL_DEEMPHASIS_BMSK                                                                   0x100000
#define HWIO_PCIE_0_GEN2_CTRL_REG_SEL_DEEMPHASIS_SHFT                                                                       0x14
#define HWIO_PCIE_0_GEN2_CTRL_REG_CONFIG_TX_COMP_RX_BMSK                                                                 0x80000
#define HWIO_PCIE_0_GEN2_CTRL_REG_CONFIG_TX_COMP_RX_SHFT                                                                    0x13
#define HWIO_PCIE_0_GEN2_CTRL_REG_CONFIG_PHY_TX_CHANGE_BMSK                                                              0x40000
#define HWIO_PCIE_0_GEN2_CTRL_REG_CONFIG_PHY_TX_CHANGE_SHFT                                                                 0x12
#define HWIO_PCIE_0_GEN2_CTRL_REG_DIRECT_SPEED_CHANGE_BMSK                                                               0x20000
#define HWIO_PCIE_0_GEN2_CTRL_REG_DIRECT_SPEED_CHANGE_SHFT                                                                  0x11
#define HWIO_PCIE_0_GEN2_CTRL_REG_NUM_OF_LANES_BMSK                                                                      0x1ff00
#define HWIO_PCIE_0_GEN2_CTRL_REG_NUM_OF_LANES_SHFT                                                                          0x8
#define HWIO_PCIE_0_GEN2_CTRL_REG_FAST_TRAINING_SEQ_BMSK                                                                    0xff
#define HWIO_PCIE_0_GEN2_CTRL_REG_FAST_TRAINING_SEQ_SHFT                                                                     0x0

#define HWIO_PCIE_0_PHY_STATUS_REG_ADDR                                                                               (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000810)
#define HWIO_PCIE_0_PHY_STATUS_REG_OFFS                                                                               (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000810)
#define HWIO_PCIE_0_PHY_STATUS_REG_RMSK                                                                               0xffffffff
#define HWIO_PCIE_0_PHY_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_PHY_STATUS_REG_ADDR, HWIO_PCIE_0_PHY_STATUS_REG_RMSK)
#define HWIO_PCIE_0_PHY_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PHY_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_PHY_STATUS_REG_PHY_STATUS_BMSK                                                                    0xffffffff
#define HWIO_PCIE_0_PHY_STATUS_REG_PHY_STATUS_SHFT                                                                           0x0

#define HWIO_PCIE_0_PHY_CONTROL_REG_ADDR                                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000814)
#define HWIO_PCIE_0_PHY_CONTROL_REG_OFFS                                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000814)
#define HWIO_PCIE_0_PHY_CONTROL_REG_RMSK                                                                              0xffffffff
#define HWIO_PCIE_0_PHY_CONTROL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_PHY_CONTROL_REG_ADDR, HWIO_PCIE_0_PHY_CONTROL_REG_RMSK)
#define HWIO_PCIE_0_PHY_CONTROL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PHY_CONTROL_REG_ADDR, m)
#define HWIO_PCIE_0_PHY_CONTROL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PHY_CONTROL_REG_ADDR,v)
#define HWIO_PCIE_0_PHY_CONTROL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PHY_CONTROL_REG_ADDR,m,v,HWIO_PCIE_0_PHY_CONTROL_REG_IN)
#define HWIO_PCIE_0_PHY_CONTROL_REG_PHY_CONTROL_BMSK                                                                  0xffffffff
#define HWIO_PCIE_0_PHY_CONTROL_REG_PHY_CONTROL_SHFT                                                                         0x0

#define HWIO_PCIE_0_AXI_MASTER_CTRL_REG_0_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000818)
#define HWIO_PCIE_0_AXI_MASTER_CTRL_REG_0_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000818)
#define HWIO_PCIE_0_AXI_MASTER_CTRL_REG_0_RMSK                                                                            0xff07
#define HWIO_PCIE_0_AXI_MASTER_CTRL_REG_0_IN          \
        in_dword_masked(HWIO_PCIE_0_AXI_MASTER_CTRL_REG_0_ADDR, HWIO_PCIE_0_AXI_MASTER_CTRL_REG_0_RMSK)
#define HWIO_PCIE_0_AXI_MASTER_CTRL_REG_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_AXI_MASTER_CTRL_REG_0_ADDR, m)
#define HWIO_PCIE_0_AXI_MASTER_CTRL_REG_0_REMOTE_MAX_BRIDGE_TAG_BMSK                                                      0xff00
#define HWIO_PCIE_0_AXI_MASTER_CTRL_REG_0_REMOTE_MAX_BRIDGE_TAG_SHFT                                                         0x8
#define HWIO_PCIE_0_AXI_MASTER_CTRL_REG_0_REMOTE_READ_REQ_SIZE_BMSK                                                          0x7
#define HWIO_PCIE_0_AXI_MASTER_CTRL_REG_0_REMOTE_READ_REQ_SIZE_SHFT                                                          0x0

#define HWIO_PCIE_0_AXI_MASTER_CTRL_REG_1_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000081c)
#define HWIO_PCIE_0_AXI_MASTER_CTRL_REG_1_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000081c)
#define HWIO_PCIE_0_AXI_MASTER_CTRL_REG_1_RMSK                                                                               0x1
#define HWIO_PCIE_0_AXI_MASTER_CTRL_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_AXI_MASTER_CTRL_REG_1_ADDR, HWIO_PCIE_0_AXI_MASTER_CTRL_REG_1_RMSK)
#define HWIO_PCIE_0_AXI_MASTER_CTRL_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_AXI_MASTER_CTRL_REG_1_ADDR, m)
#define HWIO_PCIE_0_AXI_MASTER_CTRL_REG_1_RESIZE_MASTER_RESPONSE_BMSK                                                        0x1
#define HWIO_PCIE_0_AXI_MASTER_CTRL_REG_1_RESIZE_MASTER_RESPONSE_SHFT                                                        0x0

#define HWIO_PCIE_0_MSI_CTRL_ADDR_REG_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000820)
#define HWIO_PCIE_0_MSI_CTRL_ADDR_REG_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000820)
#define HWIO_PCIE_0_MSI_CTRL_ADDR_REG_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_ADDR_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_ADDR_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_ADDR_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_ADDR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_ADDR_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_ADDR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_ADDR_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_ADDR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_ADDR_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_ADDR_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_ADDR_REG_MSI_CTRL_ADDR_BMSK                                                              0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_ADDR_REG_MSI_CTRL_ADDR_SHFT                                                                     0x0

#define HWIO_PCIE_0_MSI_CTRL_UPPER_ADDR_REG_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000824)
#define HWIO_PCIE_0_MSI_CTRL_UPPER_ADDR_REG_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000824)
#define HWIO_PCIE_0_MSI_CTRL_UPPER_ADDR_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_UPPER_ADDR_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_UPPER_ADDR_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_UPPER_ADDR_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_UPPER_ADDR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_UPPER_ADDR_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_UPPER_ADDR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_UPPER_ADDR_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_UPPER_ADDR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_UPPER_ADDR_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_UPPER_ADDR_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_UPPER_ADDR_REG_MSI_CTRL_UPPER_ADDR_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_UPPER_ADDR_REG_MSI_CTRL_UPPER_ADDR_SHFT                                                         0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_0_EN_REG_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000828)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_EN_REG_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000828)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_EN_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_0_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_0_EN_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_0_EN_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_0_EN_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_0_EN_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_0_EN_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_0_EN_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_EN_REG_MSI_CTRL_INT_0_EN_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_0_EN_REG_MSI_CTRL_INT_0_EN_SHFT                                                             0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_0_MASK_REG_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000082c)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_MASK_REG_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000082c)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_MASK_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_0_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_0_MASK_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_0_MASK_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_0_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_0_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_0_MASK_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_0_MASK_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_MASK_REG_MSI_CTRL_INT_0_MASK_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_0_MASK_REG_MSI_CTRL_INT_0_MASK_SHFT                                                         0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_0_STATUS_REG_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000830)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_STATUS_REG_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000830)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_STATUS_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_0_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_0_STATUS_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_0_STATUS_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_0_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_0_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_0_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_0_STATUS_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_0_STATUS_REG_MSI_CTRL_INT_0_STATUS_BMSK                                              0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_0_STATUS_REG_MSI_CTRL_INT_0_STATUS_SHFT                                                     0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_1_EN_REG_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000834)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_EN_REG_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000834)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_EN_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_1_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_1_EN_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_1_EN_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_1_EN_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_1_EN_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_1_EN_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_1_EN_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_EN_REG_MSI_CTRL_INT_1_EN_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_1_EN_REG_MSI_CTRL_INT_1_EN_SHFT                                                             0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_1_MASK_REG_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000838)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_MASK_REG_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000838)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_MASK_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_1_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_1_MASK_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_1_MASK_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_1_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_1_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_1_MASK_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_1_MASK_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_MASK_REG_MSI_CTRL_INT_1_MASK_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_1_MASK_REG_MSI_CTRL_INT_1_MASK_SHFT                                                         0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_1_STATUS_REG_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000083c)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_STATUS_REG_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000083c)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_STATUS_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_1_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_1_STATUS_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_1_STATUS_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_1_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_1_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_1_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_1_STATUS_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_1_STATUS_REG_MSI_CTRL_INT_1_STATUS_BMSK                                              0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_1_STATUS_REG_MSI_CTRL_INT_1_STATUS_SHFT                                                     0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_2_EN_REG_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000840)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_EN_REG_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000840)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_EN_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_2_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_2_EN_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_2_EN_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_2_EN_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_2_EN_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_2_EN_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_2_EN_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_EN_REG_MSI_CTRL_INT_2_EN_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_2_EN_REG_MSI_CTRL_INT_2_EN_SHFT                                                             0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_2_MASK_REG_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000844)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_MASK_REG_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000844)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_MASK_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_2_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_2_MASK_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_2_MASK_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_2_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_2_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_2_MASK_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_2_MASK_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_MASK_REG_MSI_CTRL_INT_2_MASK_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_2_MASK_REG_MSI_CTRL_INT_2_MASK_SHFT                                                         0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_2_STATUS_REG_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000848)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_STATUS_REG_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000848)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_STATUS_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_2_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_2_STATUS_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_2_STATUS_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_2_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_2_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_2_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_2_STATUS_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_2_STATUS_REG_MSI_CTRL_INT_2_STATUS_BMSK                                              0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_2_STATUS_REG_MSI_CTRL_INT_2_STATUS_SHFT                                                     0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_3_EN_REG_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000084c)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_EN_REG_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000084c)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_EN_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_3_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_3_EN_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_3_EN_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_3_EN_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_3_EN_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_3_EN_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_3_EN_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_EN_REG_MSI_CTRL_INT_3_EN_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_3_EN_REG_MSI_CTRL_INT_3_EN_SHFT                                                             0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_3_MASK_REG_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000850)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_MASK_REG_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000850)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_MASK_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_3_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_3_MASK_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_3_MASK_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_3_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_3_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_3_MASK_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_3_MASK_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_MASK_REG_MSI_CTRL_INT_3_MASK_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_3_MASK_REG_MSI_CTRL_INT_3_MASK_SHFT                                                         0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_3_STATUS_REG_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000854)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_STATUS_REG_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000854)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_STATUS_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_3_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_3_STATUS_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_3_STATUS_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_3_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_3_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_3_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_3_STATUS_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_3_STATUS_REG_MSI_CTRL_INT_3_STATUS_BMSK                                              0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_3_STATUS_REG_MSI_CTRL_INT_3_STATUS_SHFT                                                     0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_4_EN_REG_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000858)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_EN_REG_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000858)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_EN_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_4_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_4_EN_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_4_EN_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_4_EN_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_4_EN_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_4_EN_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_4_EN_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_EN_REG_MSI_CTRL_INT_4_EN_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_4_EN_REG_MSI_CTRL_INT_4_EN_SHFT                                                             0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_4_MASK_REG_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000085c)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_MASK_REG_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000085c)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_MASK_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_4_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_4_MASK_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_4_MASK_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_4_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_4_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_4_MASK_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_4_MASK_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_MASK_REG_MSI_CTRL_INT_4_MASK_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_4_MASK_REG_MSI_CTRL_INT_4_MASK_SHFT                                                         0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_4_STATUS_REG_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000860)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_STATUS_REG_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000860)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_STATUS_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_4_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_4_STATUS_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_4_STATUS_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_4_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_4_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_4_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_4_STATUS_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_4_STATUS_REG_MSI_CTRL_INT_4_STATUS_BMSK                                              0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_4_STATUS_REG_MSI_CTRL_INT_4_STATUS_SHFT                                                     0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_5_EN_REG_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000864)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_EN_REG_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000864)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_EN_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_5_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_5_EN_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_5_EN_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_5_EN_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_5_EN_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_5_EN_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_5_EN_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_EN_REG_MSI_CTRL_INT_5_EN_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_5_EN_REG_MSI_CTRL_INT_5_EN_SHFT                                                             0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_5_MASK_REG_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000868)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_MASK_REG_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000868)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_MASK_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_5_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_5_MASK_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_5_MASK_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_5_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_5_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_5_MASK_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_5_MASK_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_MASK_REG_MSI_CTRL_INT_5_MASK_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_5_MASK_REG_MSI_CTRL_INT_5_MASK_SHFT                                                         0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_5_STATUS_REG_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000086c)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_STATUS_REG_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000086c)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_STATUS_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_5_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_5_STATUS_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_5_STATUS_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_5_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_5_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_5_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_5_STATUS_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_5_STATUS_REG_MSI_CTRL_INT_5_STATUS_BMSK                                              0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_5_STATUS_REG_MSI_CTRL_INT_5_STATUS_SHFT                                                     0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_6_EN_REG_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000870)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_EN_REG_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000870)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_EN_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_6_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_6_EN_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_6_EN_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_6_EN_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_6_EN_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_6_EN_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_6_EN_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_EN_REG_MSI_CTRL_INT_6_EN_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_6_EN_REG_MSI_CTRL_INT_6_EN_SHFT                                                             0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_6_MASK_REG_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000874)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_MASK_REG_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000874)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_MASK_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_6_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_6_MASK_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_6_MASK_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_6_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_6_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_6_MASK_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_6_MASK_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_MASK_REG_MSI_CTRL_INT_6_MASK_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_6_MASK_REG_MSI_CTRL_INT_6_MASK_SHFT                                                         0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_6_STATUS_REG_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000878)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_STATUS_REG_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000878)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_STATUS_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_6_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_6_STATUS_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_6_STATUS_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_6_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_6_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_6_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_6_STATUS_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_6_STATUS_REG_MSI_CTRL_INT_6_STATUS_BMSK                                              0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_6_STATUS_REG_MSI_CTRL_INT_6_STATUS_SHFT                                                     0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_7_EN_REG_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000087c)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_EN_REG_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000087c)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_EN_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_7_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_7_EN_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_7_EN_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_7_EN_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_7_EN_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_7_EN_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_7_EN_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_EN_REG_MSI_CTRL_INT_7_EN_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_7_EN_REG_MSI_CTRL_INT_7_EN_SHFT                                                             0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_7_MASK_REG_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000880)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_MASK_REG_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000880)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_MASK_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_7_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_7_MASK_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_7_MASK_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_7_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_7_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_7_MASK_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_7_MASK_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_MASK_REG_MSI_CTRL_INT_7_MASK_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_7_MASK_REG_MSI_CTRL_INT_7_MASK_SHFT                                                         0x0

#define HWIO_PCIE_0_MSI_CTRL_INT_7_STATUS_REG_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000884)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_STATUS_REG_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000884)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_STATUS_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_7_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_7_STATUS_REG_ADDR, HWIO_PCIE_0_MSI_CTRL_INT_7_STATUS_REG_RMSK)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_CTRL_INT_7_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_CTRL_INT_7_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_CTRL_INT_7_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_MSI_CTRL_INT_7_STATUS_REG_IN)
#define HWIO_PCIE_0_MSI_CTRL_INT_7_STATUS_REG_MSI_CTRL_INT_7_STATUS_BMSK                                              0xffffffff
#define HWIO_PCIE_0_MSI_CTRL_INT_7_STATUS_REG_MSI_CTRL_INT_7_STATUS_SHFT                                                     0x0

#define HWIO_PCIE_0_MSI_GPIO_IO_REG_ADDR                                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000888)
#define HWIO_PCIE_0_MSI_GPIO_IO_REG_OFFS                                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000888)
#define HWIO_PCIE_0_MSI_GPIO_IO_REG_RMSK                                                                              0xffffffff
#define HWIO_PCIE_0_MSI_GPIO_IO_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MSI_GPIO_IO_REG_ADDR, HWIO_PCIE_0_MSI_GPIO_IO_REG_RMSK)
#define HWIO_PCIE_0_MSI_GPIO_IO_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MSI_GPIO_IO_REG_ADDR, m)
#define HWIO_PCIE_0_MSI_GPIO_IO_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MSI_GPIO_IO_REG_ADDR,v)
#define HWIO_PCIE_0_MSI_GPIO_IO_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MSI_GPIO_IO_REG_ADDR,m,v,HWIO_PCIE_0_MSI_GPIO_IO_REG_IN)
#define HWIO_PCIE_0_MSI_GPIO_IO_REG_MSI_GPIO_REG_BMSK                                                                 0xffffffff
#define HWIO_PCIE_0_MSI_GPIO_IO_REG_MSI_GPIO_REG_SHFT                                                                        0x0

#define HWIO_PCIE_0_GEN3_RELATED_REG_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000890)
#define HWIO_PCIE_0_GEN3_RELATED_REG_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000890)
#define HWIO_PCIE_0_GEN3_RELATED_REG_RMSK                                                                             0xffffffff
#define HWIO_PCIE_0_GEN3_RELATED_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_GEN3_RELATED_REG_ADDR, HWIO_PCIE_0_GEN3_RELATED_REG_RMSK)
#define HWIO_PCIE_0_GEN3_RELATED_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_GEN3_RELATED_REG_ADDR, m)
#define HWIO_PCIE_0_GEN3_RELATED_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_GEN3_RELATED_REG_ADDR,v)
#define HWIO_PCIE_0_GEN3_RELATED_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_GEN3_RELATED_REG_ADDR,m,v,HWIO_PCIE_0_GEN3_RELATED_REG_IN)
#define HWIO_PCIE_0_GEN3_RELATED_REG_GEN3_RELATED_REG_BMSK                                                            0xffffffff
#define HWIO_PCIE_0_GEN3_RELATED_REG_GEN3_RELATED_REG_SHFT                                                                   0x0

#define HWIO_PCIE_0_GEN3_EQ_LOCAL_FS_LF_REG_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000894)
#define HWIO_PCIE_0_GEN3_EQ_LOCAL_FS_LF_REG_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000894)
#define HWIO_PCIE_0_GEN3_EQ_LOCAL_FS_LF_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_GEN3_EQ_LOCAL_FS_LF_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_GEN3_EQ_LOCAL_FS_LF_REG_ADDR, HWIO_PCIE_0_GEN3_EQ_LOCAL_FS_LF_REG_RMSK)
#define HWIO_PCIE_0_GEN3_EQ_LOCAL_FS_LF_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_GEN3_EQ_LOCAL_FS_LF_REG_ADDR, m)
#define HWIO_PCIE_0_GEN3_EQ_LOCAL_FS_LF_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_GEN3_EQ_LOCAL_FS_LF_REG_ADDR,v)
#define HWIO_PCIE_0_GEN3_EQ_LOCAL_FS_LF_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_GEN3_EQ_LOCAL_FS_LF_REG_ADDR,m,v,HWIO_PCIE_0_GEN3_EQ_LOCAL_FS_LF_REG_IN)
#define HWIO_PCIE_0_GEN3_EQ_LOCAL_FS_LF_REG_GEN3_EQ_LOCAL_FS_LF_REG_BMSK                                              0xffffffff
#define HWIO_PCIE_0_GEN3_EQ_LOCAL_FS_LF_REG_GEN3_EQ_LOCAL_FS_LF_REG_SHFT                                                     0x0

#define HWIO_PCIE_0_GEN3_EQ_PSET_COEF_MAP_0_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000898)
#define HWIO_PCIE_0_GEN3_EQ_PSET_COEF_MAP_0_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000898)
#define HWIO_PCIE_0_GEN3_EQ_PSET_COEF_MAP_0_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_GEN3_EQ_PSET_COEF_MAP_0_IN          \
        in_dword_masked(HWIO_PCIE_0_GEN3_EQ_PSET_COEF_MAP_0_ADDR, HWIO_PCIE_0_GEN3_EQ_PSET_COEF_MAP_0_RMSK)
#define HWIO_PCIE_0_GEN3_EQ_PSET_COEF_MAP_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_GEN3_EQ_PSET_COEF_MAP_0_ADDR, m)
#define HWIO_PCIE_0_GEN3_EQ_PSET_COEF_MAP_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_GEN3_EQ_PSET_COEF_MAP_0_ADDR,v)
#define HWIO_PCIE_0_GEN3_EQ_PSET_COEF_MAP_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_GEN3_EQ_PSET_COEF_MAP_0_ADDR,m,v,HWIO_PCIE_0_GEN3_EQ_PSET_COEF_MAP_0_IN)
#define HWIO_PCIE_0_GEN3_EQ_PSET_COEF_MAP_0_GEN3_EQ_PSET_COEF_MAP_0_BMSK                                              0xffffffff
#define HWIO_PCIE_0_GEN3_EQ_PSET_COEF_MAP_0_GEN3_EQ_PSET_COEF_MAP_0_SHFT                                                     0x0

#define HWIO_PCIE_0_GEN3_EQ_PSET_INDEX_REG_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000089c)
#define HWIO_PCIE_0_GEN3_EQ_PSET_INDEX_REG_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000089c)
#define HWIO_PCIE_0_GEN3_EQ_PSET_INDEX_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_GEN3_EQ_PSET_INDEX_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_GEN3_EQ_PSET_INDEX_REG_ADDR, HWIO_PCIE_0_GEN3_EQ_PSET_INDEX_REG_RMSK)
#define HWIO_PCIE_0_GEN3_EQ_PSET_INDEX_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_GEN3_EQ_PSET_INDEX_REG_ADDR, m)
#define HWIO_PCIE_0_GEN3_EQ_PSET_INDEX_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_GEN3_EQ_PSET_INDEX_REG_ADDR,v)
#define HWIO_PCIE_0_GEN3_EQ_PSET_INDEX_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_GEN3_EQ_PSET_INDEX_REG_ADDR,m,v,HWIO_PCIE_0_GEN3_EQ_PSET_INDEX_REG_IN)
#define HWIO_PCIE_0_GEN3_EQ_PSET_INDEX_REG_GEN3_EQ_PSET_INDEX_REG_BMSK                                                0xffffffff
#define HWIO_PCIE_0_GEN3_EQ_PSET_INDEX_REG_GEN3_EQ_PSET_INDEX_REG_SHFT                                                       0x0

#define HWIO_PCIE_0_DUMMY_TYPE1_PF_HIDDEN_REG_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008a0)
#define HWIO_PCIE_0_DUMMY_TYPE1_PF_HIDDEN_REG_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008a0)
#define HWIO_PCIE_0_DUMMY_TYPE1_PF_HIDDEN_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_DUMMY_TYPE1_PF_HIDDEN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DUMMY_TYPE1_PF_HIDDEN_REG_ADDR, HWIO_PCIE_0_DUMMY_TYPE1_PF_HIDDEN_REG_RMSK)
#define HWIO_PCIE_0_DUMMY_TYPE1_PF_HIDDEN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DUMMY_TYPE1_PF_HIDDEN_REG_ADDR, m)
#define HWIO_PCIE_0_DUMMY_TYPE1_PF_HIDDEN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DUMMY_TYPE1_PF_HIDDEN_REG_ADDR,v)
#define HWIO_PCIE_0_DUMMY_TYPE1_PF_HIDDEN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DUMMY_TYPE1_PF_HIDDEN_REG_ADDR,m,v,HWIO_PCIE_0_DUMMY_TYPE1_PF_HIDDEN_REG_IN)
#define HWIO_PCIE_0_DUMMY_TYPE1_PF_HIDDEN_REG_PF_HIDDEN_REG_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_DUMMY_TYPE1_PF_HIDDEN_REG_PF_HIDDEN_REG_SHFT                                                             0x0

#define HWIO_PCIE_0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008a4)
#define HWIO_PCIE_0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_OFFS                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008a4)
#define HWIO_PCIE_0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR, HWIO_PCIE_0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_RMSK)
#define HWIO_PCIE_0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_IN)
#define HWIO_PCIE_0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_BMSK                          0xffffffff
#define HWIO_PCIE_0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_SHFT                                 0x0

#define HWIO_PCIE_0_GEN3_EQ_CONTROL_REG_ADDR                                                                          (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008a8)
#define HWIO_PCIE_0_GEN3_EQ_CONTROL_REG_OFFS                                                                          (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008a8)
#define HWIO_PCIE_0_GEN3_EQ_CONTROL_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_0_GEN3_EQ_CONTROL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_GEN3_EQ_CONTROL_REG_ADDR, HWIO_PCIE_0_GEN3_EQ_CONTROL_REG_RMSK)
#define HWIO_PCIE_0_GEN3_EQ_CONTROL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_GEN3_EQ_CONTROL_REG_ADDR, m)
#define HWIO_PCIE_0_GEN3_EQ_CONTROL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_GEN3_EQ_CONTROL_REG_ADDR,v)
#define HWIO_PCIE_0_GEN3_EQ_CONTROL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_GEN3_EQ_CONTROL_REG_ADDR,m,v,HWIO_PCIE_0_GEN3_EQ_CONTROL_REG_IN)
#define HWIO_PCIE_0_GEN3_EQ_CONTROL_REG_GEN3_EQ_CONTROL_REG_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_GEN3_EQ_CONTROL_REG_GEN3_EQ_CONTROL_REG_SHFT                                                             0x0

#define HWIO_PCIE_0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR                                                               (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008ac)
#define HWIO_PCIE_0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_OFFS                                                               (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008ac)
#define HWIO_PCIE_0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_RMSK                                                               0xffffffff
#define HWIO_PCIE_0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR, HWIO_PCIE_0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_RMSK)
#define HWIO_PCIE_0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR, m)
#define HWIO_PCIE_0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR,v)
#define HWIO_PCIE_0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR,m,v,HWIO_PCIE_0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_IN)
#define HWIO_PCIE_0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_BMSK                                0xffffffff
#define HWIO_PCIE_0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_SHFT                                       0x0

#define HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008b8)
#define HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008b8)
#define HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_RMSK                                                                        0x873fffff
#define HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_ADDR, HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_RMSK)
#define HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_ADDR, m)
#define HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_ADDR,v)
#define HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_ADDR,m,v,HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_IN)
#define HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_PIPE_LOOPBACK_BMSK                                                          0x80000000
#define HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_PIPE_LOOPBACK_SHFT                                                                0x1f
#define HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_RXSTATUS_VALUE_BMSK                                                          0x7000000
#define HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_RXSTATUS_VALUE_SHFT                                                               0x18
#define HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_RXSTATUS_LANE_BMSK                                                            0x3f0000
#define HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_RXSTATUS_LANE_SHFT                                                                0x10
#define HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_LPBK_RXVALID_BMSK                                                               0xffff
#define HWIO_PCIE_0_PIPE_LOOPBACK_CONTROL_LPBK_RXVALID_SHFT                                                                  0x0

#define HWIO_PCIE_0_MISC_CONTROL_1_REG_ADDR                                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008bc)
#define HWIO_PCIE_0_MISC_CONTROL_1_REG_OFFS                                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008bc)
#define HWIO_PCIE_0_MISC_CONTROL_1_REG_RMSK                                                                                  0x1
#define HWIO_PCIE_0_MISC_CONTROL_1_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_MISC_CONTROL_1_REG_ADDR, HWIO_PCIE_0_MISC_CONTROL_1_REG_RMSK)
#define HWIO_PCIE_0_MISC_CONTROL_1_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_MISC_CONTROL_1_REG_ADDR, m)
#define HWIO_PCIE_0_MISC_CONTROL_1_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_MISC_CONTROL_1_REG_ADDR,v)
#define HWIO_PCIE_0_MISC_CONTROL_1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_MISC_CONTROL_1_REG_ADDR,m,v,HWIO_PCIE_0_MISC_CONTROL_1_REG_IN)
#define HWIO_PCIE_0_MISC_CONTROL_1_REG_DBI_RO_WR_EN_BMSK                                                                     0x1
#define HWIO_PCIE_0_MISC_CONTROL_1_REG_DBI_RO_WR_EN_SHFT                                                                     0x0

#define HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008cc)
#define HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008cc)
#define HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_ADDR, HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_RMSK)
#define HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_ADDR, m)
#define HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_ADDR,v)
#define HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_ADDR,m,v,HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_IN)
#define HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_RSVD_I_8_BMSK                                                              0xff000000
#define HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_RSVD_I_8_SHFT                                                                    0x18
#define HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_RSVDP_1_BMSK                                                                 0xfffffe
#define HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_RSVDP_1_SHFT                                                                      0x1
#define HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_AUTO_FLUSH_EN_BMSK                                                                0x1
#define HWIO_PCIE_0_LINK_FLUSH_CONTROL_REG_AUTO_FLUSH_EN_SHFT                                                                0x0

#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008d0)
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_OFFS                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008d0)
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR, HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RMSK)
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR, m)
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR,v)
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR,m,v,HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_IN)
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_16_BMSK                                                     0xffff0000
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_16_SHFT                                                           0x10
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_MAP_BMSK                                          0xfc00
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_MAP_SHFT                                             0xa
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_3_BMSK                                                           0x3f8
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_3_SHFT                                                             0x3
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_VENDORID_BMSK                                        0x4
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_VENDORID_SHFT                                        0x2
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_1_BMSK                                                             0x2
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_1_SHFT                                                             0x1
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_GLOBAL_BMSK                                          0x1
#define HWIO_PCIE_0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_GLOBAL_SHFT                                          0x0

#define HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008d4)
#define HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008d4)
#define HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_RMSK                                                                             0x1ff
#define HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_ADDR, HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_RMSK)
#define HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_ADDR, m)
#define HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_ADDR,v)
#define HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_ADDR,m,v,HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_IN)
#define HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_LINK_TIMEOUT_ENABLE_DEFAULT_BMSK                                                 0x100
#define HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_LINK_TIMEOUT_ENABLE_DEFAULT_SHFT                                                   0x8
#define HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_LINK_TIMEOUT_PERIOD_DEFAULT_BMSK                                                  0xff
#define HWIO_PCIE_0_AMBA_LINK_TIMEOUT_REG_LINK_TIMEOUT_PERIOD_DEFAULT_SHFT                                                   0x0

#define HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008d8)
#define HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008d8)
#define HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_IN          \
        in_dword_masked(HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_ADDR, HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_RMSK)
#define HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_OUT(v)      \
        out_dword(HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_ADDR,m,v,HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_IN)
#define HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_RSVDP_2_BMSK                                                               0xfffffffc
#define HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_RSVDP_2_SHFT                                                                      0x2
#define HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_BMSK                                                                    0x2
#define HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_SHFT                                                                    0x1
#define HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_AX_MSTR_NP_PASS_P_BMSK                                                            0x1
#define HWIO_PCIE_0_AMBA_ORDERING_CTRL_OFF_AX_MSTR_NP_PASS_P_SHFT                                                            0x0

#define HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008dc)
#define HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008dc)
#define HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_IN          \
        in_dword_masked(HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_ADDR, HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_RMSK)
#define HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_ADDR, m)
#define HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_OUT(v)      \
        out_dword(HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_ADDR,v)
#define HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_ADDR,m,v,HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_IN)
#define HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_AMBA_ORDRMGR_WDOG_EN_BMSK                                                   0x80000000
#define HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_AMBA_ORDRMGR_WDOG_EN_SHFT                                                         0x1f
#define HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_RSVDP_16_BMSK                                                               0x7fff0000
#define HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_RSVDP_16_SHFT                                                                     0x10
#define HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_AMBA_ORDRMGR_WDOG_BMSK                                                          0xffff
#define HWIO_PCIE_0_AMBA_ORDRMGR_WDOG_OFF_AMBA_ORDRMGR_WDOG_SHFT                                                             0x0

#define HWIO_PCIE_0_PL_LAST_REG_ADDR                                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008fc)
#define HWIO_PCIE_0_PL_LAST_REG_OFFS                                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008fc)
#define HWIO_PCIE_0_PL_LAST_REG_RMSK                                                                                  0xffffffff
#define HWIO_PCIE_0_PL_LAST_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_PL_LAST_REG_ADDR, HWIO_PCIE_0_PL_LAST_REG_RMSK)
#define HWIO_PCIE_0_PL_LAST_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PL_LAST_REG_ADDR, m)
#define HWIO_PCIE_0_PL_LAST_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PL_LAST_REG_ADDR,v)
#define HWIO_PCIE_0_PL_LAST_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PL_LAST_REG_ADDR,m,v,HWIO_PCIE_0_PL_LAST_REG_IN)
#define HWIO_PCIE_0_PL_LAST_REG_PL_LAST_REG_BMSK                                                                      0xffffffff
#define HWIO_PCIE_0_PL_LAST_REG_PL_LAST_REG_SHFT                                                                             0x0

#define HWIO_PCIE_0_IATU_VIEWPORT_REG_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000900)
#define HWIO_PCIE_0_IATU_VIEWPORT_REG_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000900)
#define HWIO_PCIE_0_IATU_VIEWPORT_REG_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_IATU_VIEWPORT_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_IATU_VIEWPORT_REG_ADDR, HWIO_PCIE_0_IATU_VIEWPORT_REG_RMSK)
#define HWIO_PCIE_0_IATU_VIEWPORT_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_IATU_VIEWPORT_REG_ADDR, m)
#define HWIO_PCIE_0_IATU_VIEWPORT_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_IATU_VIEWPORT_REG_ADDR,v)
#define HWIO_PCIE_0_IATU_VIEWPORT_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_IATU_VIEWPORT_REG_ADDR,m,v,HWIO_PCIE_0_IATU_VIEWPORT_REG_IN)
#define HWIO_PCIE_0_IATU_VIEWPORT_REG_REGION_DIR_BMSK                                                                 0x80000000
#define HWIO_PCIE_0_IATU_VIEWPORT_REG_REGION_DIR_SHFT                                                                       0x1f
#define HWIO_PCIE_0_IATU_VIEWPORT_REG_VP_RSVD_BMSK                                                                    0x7fffffe0
#define HWIO_PCIE_0_IATU_VIEWPORT_REG_VP_RSVD_SHFT                                                                           0x5
#define HWIO_PCIE_0_IATU_VIEWPORT_REG_REGION_INDEX_BMSK                                                                     0x1f
#define HWIO_PCIE_0_IATU_VIEWPORT_REG_REGION_INDEX_SHFT                                                                      0x0

#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000904)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_OFFS                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000904)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_RMSK                                                          0x1f307ff
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR, HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_RMSK)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_IN)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_FUNC_NUM_BMSK                                                 0x1f00000
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_FUNC_NUM_SHFT                                                      0x14
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_AT_BMSK                                                         0x30000
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_AT_SHFT                                                            0x10
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ATTR_BMSK                                                         0x600
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ATTR_SHFT                                                           0x9
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TD_BMSK                                                           0x100
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TD_SHFT                                                             0x8
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TC_BMSK                                                            0xe0
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TC_SHFT                                                             0x5
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TYPE_BMSK                                                          0x1f
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TYPE_SHFT                                                           0x0

#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000908)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_OFFS                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000908)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_RMSK                                                         0xfb3dc7ff
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR, HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_RMSK)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_IN)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_REGION_EN_BMSK                                               0x80000000
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_REGION_EN_SHFT                                                     0x1f
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MATCH_MODE_BMSK                                              0x40000000
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MATCH_MODE_SHFT                                                    0x1e
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_INVERT_MODE_BMSK                                             0x20000000
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_INVERT_MODE_SHFT                                                   0x1d
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_CFG_SHIFT_MODE_BMSK                                          0x10000000
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_CFG_SHIFT_MODE_SHFT                                                0x1c
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_DMA_BYPASSS_MODE_BMSK                                         0x8000000
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_DMA_BYPASSS_MODE_SHFT                                              0x1b
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_RESP_CODE_BMSK                                                0x3000000
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_RESP_CODE_SHFT                                                     0x18
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MC_MATCH_EN_BMSK                                               0x200000
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MC_MATCH_EN_SHFT                                                   0x15
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_VF_MATCH_EN_BMSK                                               0x100000
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_VF_MATCH_EN_SHFT                                                   0x14
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_FUNC_BYPASS_BMSK                                                0x80000
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_FUNC_BYPASS_SHFT                                                   0x13
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_AT_MATCH_EN_BMSK                                                0x40000
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_AT_MATCH_EN_SHFT                                                   0x12
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ATTR_MATCH_EN_BMSK                                              0x10000
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ATTR_MATCH_EN_SHFT                                                 0x10
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_TD_MATCH_EN_BMSK                                                 0x8000
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_TD_MATCH_EN_SHFT                                                    0xf
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_TC_MATCH_EN_BMSK                                                 0x4000
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_TC_MATCH_EN_SHFT                                                    0xe
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_BAR_NUMBER_BMSK                                                   0x700
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_BAR_NUMBER_SHFT                                                     0x8
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MSG_CODE_BMSK                                                      0xff
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MSG_CODE_SHFT                                                       0x0

#define HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000090c)
#define HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_OFFS                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000090c)
#define HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_RMSK                                                         0xffffffff
#define HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_LWR_BASE_RW_BMSK                                             0xfffff000
#define HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_LWR_BASE_RW_SHFT                                                    0xc
#define HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_LWR_BASE_HW_BMSK                                                  0xfff
#define HWIO_PCIE_0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_LWR_BASE_HW_SHFT                                                    0x0

#define HWIO_PCIE_0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000910)
#define HWIO_PCIE_0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_OFFS                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000910)
#define HWIO_PCIE_0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_RMSK                                                       0xffffffff
#define HWIO_PCIE_0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_UPPER_BASE_RW_BMSK                                         0xffffffff
#define HWIO_PCIE_0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_UPPER_BASE_RW_SHFT                                                0x0

#define HWIO_PCIE_0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000914)
#define HWIO_PCIE_0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_OFFS                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000914)
#define HWIO_PCIE_0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_LIMIT_ADDR_HW_BMSK                                              0xffffffff
#define HWIO_PCIE_0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_LIMIT_ADDR_HW_SHFT                                                     0x0

#define HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000918)
#define HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_OFFS                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000918)
#define HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_RMSK                                                       0xffffffff
#define HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_LWR_TARGET_RW_BMSK                                         0xfffff000
#define HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_LWR_TARGET_RW_SHFT                                                0xc
#define HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_LWR_TARGET_HW_BMSK                                              0xfff
#define HWIO_PCIE_0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_LWR_TARGET_HW_SHFT                                                0x0

#define HWIO_PCIE_0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR                                                     (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000091c)
#define HWIO_PCIE_0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_OFFS                                                     (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000091c)
#define HWIO_PCIE_0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_RMSK                                                     0xffffffff
#define HWIO_PCIE_0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_UPPER_TARGET_RW_BMSK                                     0xffffffff
#define HWIO_PCIE_0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_UPPER_TARGET_RW_SHFT                                            0x0

#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000920)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_OFFS                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000920)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_RMSK                                                         0x80000001
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR, HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_RMSK)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_IN)
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_VF_ACTIVE_BMSK                                               0x80000000
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_VF_ACTIVE_SHFT                                                     0x1f
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_VF_NUMBER_BMSK                                                      0x1
#define HWIO_PCIE_0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_VF_NUMBER_SHFT                                                      0x0

#define HWIO_PCIE_0_DMA_CTRL_REG_ADDR                                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000978)
#define HWIO_PCIE_0_DMA_CTRL_REG_OFFS                                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000978)
#define HWIO_PCIE_0_DMA_CTRL_REG_RMSK                                                                                    0xf000f
#define HWIO_PCIE_0_DMA_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_CTRL_REG_ADDR, HWIO_PCIE_0_DMA_CTRL_REG_RMSK)
#define HWIO_PCIE_0_DMA_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_CTRL_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_CTRL_REG_NUM_DMA_RD_CHAN_BMSK                                                                    0xf0000
#define HWIO_PCIE_0_DMA_CTRL_REG_NUM_DMA_RD_CHAN_SHFT                                                                       0x10
#define HWIO_PCIE_0_DMA_CTRL_REG_NUM_DMA_WR_CHAN_BMSK                                                                        0xf
#define HWIO_PCIE_0_DMA_CTRL_REG_NUM_DMA_WR_CHAN_SHFT                                                                        0x0

#define HWIO_PCIE_0_DMA_WRITE_ENGINE_EN_ADDR                                                                          (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000097c)
#define HWIO_PCIE_0_DMA_WRITE_ENGINE_EN_OFFS                                                                          (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000097c)
#define HWIO_PCIE_0_DMA_WRITE_ENGINE_EN_RMSK                                                                                 0x1
#define HWIO_PCIE_0_DMA_WRITE_ENGINE_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_ENGINE_EN_ADDR, HWIO_PCIE_0_DMA_WRITE_ENGINE_EN_RMSK)
#define HWIO_PCIE_0_DMA_WRITE_ENGINE_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_ENGINE_EN_ADDR, m)
#define HWIO_PCIE_0_DMA_WRITE_ENGINE_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_WRITE_ENGINE_EN_ADDR,v)
#define HWIO_PCIE_0_DMA_WRITE_ENGINE_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_WRITE_ENGINE_EN_ADDR,m,v,HWIO_PCIE_0_DMA_WRITE_ENGINE_EN_IN)
#define HWIO_PCIE_0_DMA_WRITE_ENGINE_EN_DMA_WRITE_ENGINE_BMSK                                                                0x1
#define HWIO_PCIE_0_DMA_WRITE_ENGINE_EN_DMA_WRITE_ENGINE_SHFT                                                                0x0

#define HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000980)
#define HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000980)
#define HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_RMSK                                                                       0x80000007
#define HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_ADDR, HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_RMSK)
#define HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_ADDR,m,v,HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_IN)
#define HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_WR_STOP_BMSK                                                               0x80000000
#define HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_WR_STOP_SHFT                                                                     0x1f
#define HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_WR_DOORBELL_NUM_BMSK                                                              0x7
#define HWIO_PCIE_0_DMA_WRITE_DOORBELL_REG_WR_DOORBELL_NUM_SHFT                                                              0x0

#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000988)
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_OFFS                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000988)
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_RMSK                                                            0xfffff
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR, HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_RMSK)
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR,m,v,HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_IN)
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL3_WEIGHT_BMSK                                      0xf8000
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL3_WEIGHT_SHFT                                          0xf
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL2_WEIGHT_BMSK                                       0x7c00
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL2_WEIGHT_SHFT                                          0xa
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL1_WEIGHT_BMSK                                        0x3e0
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL1_WEIGHT_SHFT                                          0x5
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL0_WEIGHT_BMSK                                         0x1f
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL0_WEIGHT_SHFT                                          0x0

#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000098c)
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_OFFS                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000098c)
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_RMSK                                                           0xfffff
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR, HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_RMSK)
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR,m,v,HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_IN)
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL7_WEIGHT_BMSK                                     0xf8000
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL7_WEIGHT_SHFT                                         0xf
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL6_WEIGHT_BMSK                                      0x7c00
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL6_WEIGHT_SHFT                                         0xa
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL5_WEIGHT_BMSK                                       0x3e0
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL5_WEIGHT_SHFT                                         0x5
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL4_WEIGHT_BMSK                                        0x1f
#define HWIO_PCIE_0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL4_WEIGHT_SHFT                                         0x0

#define HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000998)
#define HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000998)
#define HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_RMSK                                                                        0x8fff
#define HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_ADDR, HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_RMSK)
#define HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_ADDR,m,v,HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_IN)
#define HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_DMA_WR_P_TIMER_DISABLE_BMSK                                                 0x8000
#define HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_DMA_WR_P_TIMER_DISABLE_SHFT                                                    0xf
#define HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_DMA_WR_P_TIMER_LIMIT_BMSK                                                    0xfff
#define HWIO_PCIE_0_DMA_WRITE_P_REQ_TIMER_REG_DMA_WR_P_TIMER_LIMIT_SHFT                                                      0x0

#define HWIO_PCIE_0_DMA_READ_ENGINE_EN_ADDR                                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000099c)
#define HWIO_PCIE_0_DMA_READ_ENGINE_EN_OFFS                                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000099c)
#define HWIO_PCIE_0_DMA_READ_ENGINE_EN_RMSK                                                                                  0x1
#define HWIO_PCIE_0_DMA_READ_ENGINE_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_ENGINE_EN_ADDR, HWIO_PCIE_0_DMA_READ_ENGINE_EN_RMSK)
#define HWIO_PCIE_0_DMA_READ_ENGINE_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_ENGINE_EN_ADDR, m)
#define HWIO_PCIE_0_DMA_READ_ENGINE_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_READ_ENGINE_EN_ADDR,v)
#define HWIO_PCIE_0_DMA_READ_ENGINE_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_READ_ENGINE_EN_ADDR,m,v,HWIO_PCIE_0_DMA_READ_ENGINE_EN_IN)
#define HWIO_PCIE_0_DMA_READ_ENGINE_EN_DMA_READ_ENGINE_BMSK                                                                  0x1
#define HWIO_PCIE_0_DMA_READ_ENGINE_EN_DMA_READ_ENGINE_SHFT                                                                  0x0

#define HWIO_PCIE_0_DMA_READ_DOORBELL_REG_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009a0)
#define HWIO_PCIE_0_DMA_READ_DOORBELL_REG_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009a0)
#define HWIO_PCIE_0_DMA_READ_DOORBELL_REG_RMSK                                                                        0x80000007
#define HWIO_PCIE_0_DMA_READ_DOORBELL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_DOORBELL_REG_ADDR, HWIO_PCIE_0_DMA_READ_DOORBELL_REG_RMSK)
#define HWIO_PCIE_0_DMA_READ_DOORBELL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_DOORBELL_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_READ_DOORBELL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_READ_DOORBELL_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_READ_DOORBELL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_READ_DOORBELL_REG_ADDR,m,v,HWIO_PCIE_0_DMA_READ_DOORBELL_REG_IN)
#define HWIO_PCIE_0_DMA_READ_DOORBELL_REG_RD_STOP_BMSK                                                                0x80000000
#define HWIO_PCIE_0_DMA_READ_DOORBELL_REG_RD_STOP_SHFT                                                                      0x1f
#define HWIO_PCIE_0_DMA_READ_DOORBELL_REG_RD_DOORBELL_NUM_BMSK                                                               0x7
#define HWIO_PCIE_0_DMA_READ_DOORBELL_REG_RD_DOORBELL_NUM_SHFT                                                               0x0

#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR                                                          (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009a8)
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_OFFS                                                          (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009a8)
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_RMSK                                                             0xfffff
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR, HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_RMSK)
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR,m,v,HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_IN)
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL3_WEIGHT_BMSK                                        0xf8000
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL3_WEIGHT_SHFT                                            0xf
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL2_WEIGHT_BMSK                                         0x7c00
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL2_WEIGHT_SHFT                                            0xa
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL1_WEIGHT_BMSK                                          0x3e0
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL1_WEIGHT_SHFT                                            0x5
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL0_WEIGHT_BMSK                                           0x1f
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL0_WEIGHT_SHFT                                            0x0

#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009ac)
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_OFFS                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009ac)
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_RMSK                                                            0xfffff
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR, HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_RMSK)
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR,m,v,HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_IN)
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL7_WEIGHT_BMSK                                       0xf8000
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL7_WEIGHT_SHFT                                           0xf
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL6_WEIGHT_BMSK                                        0x7c00
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL6_WEIGHT_SHFT                                           0xa
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL5_WEIGHT_BMSK                                         0x3e0
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL5_WEIGHT_SHFT                                           0x5
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL4_WEIGHT_BMSK                                          0x1f
#define HWIO_PCIE_0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL4_WEIGHT_SHFT                                           0x0

#define HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_ADDR                                                                     (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009bc)
#define HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_OFFS                                                                     (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009bc)
#define HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_RMSK                                                                       0xff00ff
#define HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_ADDR, HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_RMSK)
#define HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_IN)
#define HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_WR_ABORT_INT_STATUS_BMSK                                                   0xff0000
#define HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_WR_ABORT_INT_STATUS_SHFT                                                       0x10
#define HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_WR_DONE_INT_STATUS_BMSK                                                        0xff
#define HWIO_PCIE_0_DMA_WRITE_INT_STATUS_REG_WR_DONE_INT_STATUS_SHFT                                                         0x0

#define HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009c4)
#define HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009c4)
#define HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_RMSK                                                                          0x10001
#define HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_ADDR, HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_RMSK)
#define HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_ADDR,m,v,HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_IN)
#define HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_WR_ABORT_INT_MASK_BMSK                                                        0x10000
#define HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_WR_ABORT_INT_MASK_SHFT                                                           0x10
#define HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_WR_DONE_INT_MASK_BMSK                                                             0x1
#define HWIO_PCIE_0_DMA_WRITE_INT_MASK_REG_WR_DONE_INT_MASK_SHFT                                                             0x0

#define HWIO_PCIE_0_DMA_WRITE_INT_CLEAR_REG_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009c8)
#define HWIO_PCIE_0_DMA_WRITE_INT_CLEAR_REG_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009c8)
#define HWIO_PCIE_0_DMA_WRITE_INT_CLEAR_REG_RMSK                                                                         0x10001
#define HWIO_PCIE_0_DMA_WRITE_INT_CLEAR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_WRITE_INT_CLEAR_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_WRITE_INT_CLEAR_REG_WR_ABORT_INT_CLEAR_BMSK                                                      0x10000
#define HWIO_PCIE_0_DMA_WRITE_INT_CLEAR_REG_WR_ABORT_INT_CLEAR_SHFT                                                         0x10
#define HWIO_PCIE_0_DMA_WRITE_INT_CLEAR_REG_WR_DONE_INT_CLEAR_BMSK                                                           0x1
#define HWIO_PCIE_0_DMA_WRITE_INT_CLEAR_REG_WR_DONE_INT_CLEAR_SHFT                                                           0x0

#define HWIO_PCIE_0_DMA_WRITE_ERR_STATUS_REG_ADDR                                                                     (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009cc)
#define HWIO_PCIE_0_DMA_WRITE_ERR_STATUS_REG_OFFS                                                                     (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009cc)
#define HWIO_PCIE_0_DMA_WRITE_ERR_STATUS_REG_RMSK                                                                        0x10001
#define HWIO_PCIE_0_DMA_WRITE_ERR_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_ERR_STATUS_REG_ADDR, HWIO_PCIE_0_DMA_WRITE_ERR_STATUS_REG_RMSK)
#define HWIO_PCIE_0_DMA_WRITE_ERR_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_ERR_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_WRITE_ERR_STATUS_REG_LINKLIST_ELEMENT_FETCH_ERR_DETECT_BMSK                                      0x10000
#define HWIO_PCIE_0_DMA_WRITE_ERR_STATUS_REG_LINKLIST_ELEMENT_FETCH_ERR_DETECT_SHFT                                         0x10
#define HWIO_PCIE_0_DMA_WRITE_ERR_STATUS_REG_APP_READ_ERR_DETECT_BMSK                                                        0x1
#define HWIO_PCIE_0_DMA_WRITE_ERR_STATUS_REG_APP_READ_ERR_DETECT_SHFT                                                        0x0

#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009d0)
#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_LOW_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009d0)
#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_LOW_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR, HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_LOW_REG_RMSK)
#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR,m,v,HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_LOW_REG_IN)
#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_LOW_REG_DMA_WRITE_DONE_LOW_REG_BMSK                                           0xffffffff
#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_LOW_REG_DMA_WRITE_DONE_LOW_REG_SHFT                                                  0x0

#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009d4)
#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_HIGH_REG_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009d4)
#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_HIGH_REG_RMSK                                                                 0xffffffff
#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR, HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_HIGH_REG_RMSK)
#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR,m,v,HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_HIGH_REG_IN)
#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_HIGH_REG_DMA_WRITE_DONE_HIGH_REG_BMSK                                         0xffffffff
#define HWIO_PCIE_0_DMA_WRITE_DONE_IMWR_HIGH_REG_DMA_WRITE_DONE_HIGH_REG_SHFT                                                0x0

#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009d8)
#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_LOW_REG_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009d8)
#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_LOW_REG_RMSK                                                                 0xffffffff
#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR, HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_LOW_REG_RMSK)
#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR,m,v,HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_LOW_REG_IN)
#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_LOW_REG_DMA_WRITE_ABORT_LOW_REG_BMSK                                         0xffffffff
#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_LOW_REG_DMA_WRITE_ABORT_LOW_REG_SHFT                                                0x0

#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009dc)
#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_HIGH_REG_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009dc)
#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_HIGH_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR, HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_HIGH_REG_RMSK)
#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR,m,v,HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_HIGH_REG_IN)
#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_HIGH_REG_DMA_WRITE_ABORT_HIGH_REG_BMSK                                       0xffffffff
#define HWIO_PCIE_0_DMA_WRITE_ABORT_IMWR_HIGH_REG_DMA_WRITE_ABORT_HIGH_REG_SHFT                                              0x0

#define HWIO_PCIE_0_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009e0)
#define HWIO_PCIE_0_DMA_WRITE_CH01_IMWR_DATA_REG_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009e0)
#define HWIO_PCIE_0_DMA_WRITE_CH01_IMWR_DATA_REG_RMSK                                                                     0xffff
#define HWIO_PCIE_0_DMA_WRITE_CH01_IMWR_DATA_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR, HWIO_PCIE_0_DMA_WRITE_CH01_IMWR_DATA_REG_RMSK)
#define HWIO_PCIE_0_DMA_WRITE_CH01_IMWR_DATA_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_WRITE_CH01_IMWR_DATA_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_WRITE_CH01_IMWR_DATA_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR,m,v,HWIO_PCIE_0_DMA_WRITE_CH01_IMWR_DATA_REG_IN)
#define HWIO_PCIE_0_DMA_WRITE_CH01_IMWR_DATA_REG_WR_CHANNEL_0_DATA_BMSK                                                   0xffff
#define HWIO_PCIE_0_DMA_WRITE_CH01_IMWR_DATA_REG_WR_CHANNEL_0_DATA_SHFT                                                      0x0

#define HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a00)
#define HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_OFFS                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a00)
#define HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_RMSK                                                                0x10001
#define HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR, HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_RMSK)
#define HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR,m,v,HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_IN)
#define HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_WR_CHANNEL_LLLAIE_BMSK                                              0x10000
#define HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_WR_CHANNEL_LLLAIE_SHFT                                                 0x10
#define HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_WR_CHANNEL_LLRAIE_BMSK                                                  0x1
#define HWIO_PCIE_0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_WR_CHANNEL_LLRAIE_SHFT                                                  0x0

#define HWIO_PCIE_0_DMA_READ_INT_STATUS_REG_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a10)
#define HWIO_PCIE_0_DMA_READ_INT_STATUS_REG_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a10)
#define HWIO_PCIE_0_DMA_READ_INT_STATUS_REG_RMSK                                                                        0xff00ff
#define HWIO_PCIE_0_DMA_READ_INT_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_INT_STATUS_REG_ADDR, HWIO_PCIE_0_DMA_READ_INT_STATUS_REG_RMSK)
#define HWIO_PCIE_0_DMA_READ_INT_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_INT_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_READ_INT_STATUS_REG_RD_ABORT_INT_STATUS_BMSK                                                    0xff0000
#define HWIO_PCIE_0_DMA_READ_INT_STATUS_REG_RD_ABORT_INT_STATUS_SHFT                                                        0x10
#define HWIO_PCIE_0_DMA_READ_INT_STATUS_REG_RD_DONE_INT_STATUS_BMSK                                                         0xff
#define HWIO_PCIE_0_DMA_READ_INT_STATUS_REG_RD_DONE_INT_STATUS_SHFT                                                          0x0

#define HWIO_PCIE_0_DMA_READ_INT_MASK_REG_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a18)
#define HWIO_PCIE_0_DMA_READ_INT_MASK_REG_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a18)
#define HWIO_PCIE_0_DMA_READ_INT_MASK_REG_RMSK                                                                           0x10001
#define HWIO_PCIE_0_DMA_READ_INT_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_INT_MASK_REG_ADDR, HWIO_PCIE_0_DMA_READ_INT_MASK_REG_RMSK)
#define HWIO_PCIE_0_DMA_READ_INT_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_INT_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_READ_INT_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_READ_INT_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_READ_INT_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_READ_INT_MASK_REG_ADDR,m,v,HWIO_PCIE_0_DMA_READ_INT_MASK_REG_IN)
#define HWIO_PCIE_0_DMA_READ_INT_MASK_REG_RD_ABORT_INT_MASK_BMSK                                                         0x10000
#define HWIO_PCIE_0_DMA_READ_INT_MASK_REG_RD_ABORT_INT_MASK_SHFT                                                            0x10
#define HWIO_PCIE_0_DMA_READ_INT_MASK_REG_RD_DONE_INT_MASK_BMSK                                                              0x1
#define HWIO_PCIE_0_DMA_READ_INT_MASK_REG_RD_DONE_INT_MASK_SHFT                                                              0x0

#define HWIO_PCIE_0_DMA_READ_INT_CLEAR_REG_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a1c)
#define HWIO_PCIE_0_DMA_READ_INT_CLEAR_REG_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a1c)
#define HWIO_PCIE_0_DMA_READ_INT_CLEAR_REG_RMSK                                                                          0x10001
#define HWIO_PCIE_0_DMA_READ_INT_CLEAR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_READ_INT_CLEAR_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_READ_INT_CLEAR_REG_RD_ABORT_INT_CLEAR_BMSK                                                       0x10000
#define HWIO_PCIE_0_DMA_READ_INT_CLEAR_REG_RD_ABORT_INT_CLEAR_SHFT                                                          0x10
#define HWIO_PCIE_0_DMA_READ_INT_CLEAR_REG_RD_DONE_INT_CLEAR_BMSK                                                            0x1
#define HWIO_PCIE_0_DMA_READ_INT_CLEAR_REG_RD_DONE_INT_CLEAR_SHFT                                                            0x0

#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_LOW_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a24)
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_LOW_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a24)
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_LOW_REG_RMSK                                                                     0x10001
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_ERR_STATUS_LOW_REG_ADDR, HWIO_PCIE_0_DMA_READ_ERR_STATUS_LOW_REG_RMSK)
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_ERR_STATUS_LOW_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_LOW_REG_LINK_LIST_ELEMENT_FETCH_ERR_DETECT_BMSK                                  0x10000
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_LOW_REG_LINK_LIST_ELEMENT_FETCH_ERR_DETECT_SHFT                                     0x10
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_LOW_REG_APP_WR_ERR_DETECT_BMSK                                                       0x1
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_LOW_REG_APP_WR_ERR_DETECT_SHFT                                                       0x0

#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_HIGH_REG_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a28)
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_HIGH_REG_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a28)
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_HIGH_REG_RMSK                                                                  0x1010201
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_ERR_STATUS_HIGH_REG_ADDR, HWIO_PCIE_0_DMA_READ_ERR_STATUS_HIGH_REG_RMSK)
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_ERR_STATUS_HIGH_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_HIGH_REG_DATA_POISIONING_BMSK                                                  0x1000000
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_HIGH_REG_DATA_POISIONING_SHFT                                                       0x18
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_HIGH_REG_CPL_TIMEOUT_BMSK                                                        0x10000
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_HIGH_REG_CPL_TIMEOUT_SHFT                                                           0x10
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_HIGH_REG_CPL_ABORT_BMSK                                                            0x200
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_HIGH_REG_CPL_ABORT_SHFT                                                              0x9
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_HIGH_REG_UNSUPPORTED_REQ_BMSK                                                        0x1
#define HWIO_PCIE_0_DMA_READ_ERR_STATUS_HIGH_REG_UNSUPPORTED_REQ_SHFT                                                        0x0

#define HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a34)
#define HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_OFFS                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a34)
#define HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_RMSK                                                                 0x10001
#define HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR, HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_RMSK)
#define HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR,m,v,HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_IN)
#define HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_RD_CHANNEL_LLLAIE_BMSK                                               0x10000
#define HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_RD_CHANNEL_LLLAIE_SHFT                                                  0x10
#define HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_RD_CHANNEL_LLRAIE_BMSK                                                   0x1
#define HWIO_PCIE_0_DMA_READ_LINKED_LIST_ERR_EN_REG_RD_CHANNEL_LLRAIE_SHFT                                                   0x0

#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_LOW_REG_ADDR                                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a3c)
#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_LOW_REG_OFFS                                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a3c)
#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_LOW_REG_RMSK                                                                   0xffffffff
#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_DONE_IMWR_LOW_REG_ADDR, HWIO_PCIE_0_DMA_READ_DONE_IMWR_LOW_REG_RMSK)
#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_DONE_IMWR_LOW_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_READ_DONE_IMWR_LOW_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_READ_DONE_IMWR_LOW_REG_ADDR,m,v,HWIO_PCIE_0_DMA_READ_DONE_IMWR_LOW_REG_IN)
#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_LOW_REG_DMA_READ_DONE_LOW_REG_BMSK                                             0xffffffff
#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_LOW_REG_DMA_READ_DONE_LOW_REG_SHFT                                                    0x0

#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_HIGH_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a40)
#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_HIGH_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a40)
#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_HIGH_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_DONE_IMWR_HIGH_REG_ADDR, HWIO_PCIE_0_DMA_READ_DONE_IMWR_HIGH_REG_RMSK)
#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_DONE_IMWR_HIGH_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_READ_DONE_IMWR_HIGH_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_READ_DONE_IMWR_HIGH_REG_ADDR,m,v,HWIO_PCIE_0_DMA_READ_DONE_IMWR_HIGH_REG_IN)
#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_HIGH_REG_DMA_READ_DONE_HIGH_REG_BMSK                                           0xffffffff
#define HWIO_PCIE_0_DMA_READ_DONE_IMWR_HIGH_REG_DMA_READ_DONE_HIGH_REG_SHFT                                                  0x0

#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_LOW_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a44)
#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_LOW_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a44)
#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_LOW_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_ABORT_IMWR_LOW_REG_ADDR, HWIO_PCIE_0_DMA_READ_ABORT_IMWR_LOW_REG_RMSK)
#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_ABORT_IMWR_LOW_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_READ_ABORT_IMWR_LOW_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_READ_ABORT_IMWR_LOW_REG_ADDR,m,v,HWIO_PCIE_0_DMA_READ_ABORT_IMWR_LOW_REG_IN)
#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_LOW_REG_DMA_READ_ABORT_LOW_REG_BMSK                                           0xffffffff
#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_LOW_REG_DMA_READ_ABORT_LOW_REG_SHFT                                                  0x0

#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a48)
#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_HIGH_REG_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a48)
#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_HIGH_REG_RMSK                                                                 0xffffffff
#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR, HWIO_PCIE_0_DMA_READ_ABORT_IMWR_HIGH_REG_RMSK)
#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR,m,v,HWIO_PCIE_0_DMA_READ_ABORT_IMWR_HIGH_REG_IN)
#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_HIGH_REG_DMA_READ_ABORT_HIGH_REG_BMSK                                         0xffffffff
#define HWIO_PCIE_0_DMA_READ_ABORT_IMWR_HIGH_REG_DMA_READ_ABORT_HIGH_REG_SHFT                                                0x0

#define HWIO_PCIE_0_DMA_READ_CH01_IMWR_DATA_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a4c)
#define HWIO_PCIE_0_DMA_READ_CH01_IMWR_DATA_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a4c)
#define HWIO_PCIE_0_DMA_READ_CH01_IMWR_DATA_REG_RMSK                                                                      0xffff
#define HWIO_PCIE_0_DMA_READ_CH01_IMWR_DATA_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_CH01_IMWR_DATA_REG_ADDR, HWIO_PCIE_0_DMA_READ_CH01_IMWR_DATA_REG_RMSK)
#define HWIO_PCIE_0_DMA_READ_CH01_IMWR_DATA_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_READ_CH01_IMWR_DATA_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_READ_CH01_IMWR_DATA_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_READ_CH01_IMWR_DATA_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_READ_CH01_IMWR_DATA_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_READ_CH01_IMWR_DATA_REG_ADDR,m,v,HWIO_PCIE_0_DMA_READ_CH01_IMWR_DATA_REG_IN)
#define HWIO_PCIE_0_DMA_READ_CH01_IMWR_DATA_REG_RD_CHANNEL_0_DATA_BMSK                                                    0xffff
#define HWIO_PCIE_0_DMA_READ_CH01_IMWR_DATA_REG_RD_CHANNEL_0_DATA_SHFT                                                       0x0

#define HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_ADDR                                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a6c)
#define HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_OFFS                                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a6c)
#define HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_RMSK                                                                         0x80000007
#define HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_ADDR, HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_RMSK)
#define HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_ADDR, m)
#define HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_ADDR,v)
#define HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_ADDR,m,v,HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_IN)
#define HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_CHANNEL_DIR_BMSK                                                             0x80000000
#define HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_CHANNEL_DIR_SHFT                                                                   0x1f
#define HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_CHANNEL_NUM_BMSK                                                                    0x7
#define HWIO_PCIE_0_DMA_VIEWPORT_SEL_REG_CHANNEL_NUM_SHFT                                                                    0x0

#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_ADDR                                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a70)
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_OFFS                                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a70)
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_RMSK                                                                   0xff01f37f
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_ADDR, HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_IN)
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_AT_BMSK                                                            0xc0000000
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_AT_SHFT                                                                  0x1e
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_TC_BMSK                                                            0x38000000
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_TC_SHFT                                                                  0x1b
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_TD_BMSK                                                             0x4000000
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_TD_SHFT                                                                  0x1a
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_RO_BMSK                                                             0x2000000
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_RO_SHFT                                                                  0x19
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_NS_BMSK                                                                 0x1000000
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_NS_SHFT                                                                      0x18
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_FUNC_NUM_BMSK                                                         0x1f000
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_FUNC_NUM_SHFT                                                             0xc
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_LLE_BMSK                                                                    0x200
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_LLE_SHFT                                                                      0x9
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_CCS_BMSK                                                                    0x100
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_CCS_SHFT                                                                      0x8
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_CS_BMSK                                                                      0x60
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_CS_SHFT                                                                       0x5
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_RIE_BMSK                                                                     0x10
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_RIE_SHFT                                                                      0x4
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_LIE_BMSK                                                                      0x8
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_LIE_SHFT                                                                      0x3
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_LLP_BMSK                                                                      0x4
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_LLP_SHFT                                                                      0x2
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_TCB_BMSK                                                                      0x2
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_TCB_SHFT                                                                      0x1
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_CB_BMSK                                                                       0x1
#define HWIO_PCIE_0_DMA_CH_CONTROL1_REG_WRCH_0_CB_SHFT                                                                       0x0

#define HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_ADDR                                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a74)
#define HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_OFFS                                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a74)
#define HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_RMSK                                                                        0x1ff
#define HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_ADDR, HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_IN)
#define HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_DMA_VF_BMSK                                                                 0x1fe
#define HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_DMA_VF_SHFT                                                                   0x1
#define HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_DMA_VF_EN_BMSK                                                                0x1
#define HWIO_PCIE_0_DMA_CH_CONTROL2_REG_WRCH_0_DMA_VF_EN_SHFT                                                                0x0

#define HWIO_PCIE_0_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a78)
#define HWIO_PCIE_0_DMA_TRANSFER_SIZE_REG_WRCH_0_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a78)
#define HWIO_PCIE_0_DMA_TRANSFER_SIZE_REG_WRCH_0_RMSK                                                                 0xffffffff
#define HWIO_PCIE_0_DMA_TRANSFER_SIZE_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR, HWIO_PCIE_0_DMA_TRANSFER_SIZE_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_DMA_TRANSFER_SIZE_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_DMA_TRANSFER_SIZE_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_DMA_TRANSFER_SIZE_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_DMA_TRANSFER_SIZE_REG_WRCH_0_IN)
#define HWIO_PCIE_0_DMA_TRANSFER_SIZE_REG_WRCH_0_DMA_TRANSFER_SIZE_BMSK                                               0xffffffff
#define HWIO_PCIE_0_DMA_TRANSFER_SIZE_REG_WRCH_0_DMA_TRANSFER_SIZE_SHFT                                                      0x0

#define HWIO_PCIE_0_DMA_SAR_LOW_REG_WRCH_0_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a7c)
#define HWIO_PCIE_0_DMA_SAR_LOW_REG_WRCH_0_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a7c)
#define HWIO_PCIE_0_DMA_SAR_LOW_REG_WRCH_0_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_DMA_SAR_LOW_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_SAR_LOW_REG_WRCH_0_ADDR, HWIO_PCIE_0_DMA_SAR_LOW_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_DMA_SAR_LOW_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_SAR_LOW_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_DMA_SAR_LOW_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_SAR_LOW_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_DMA_SAR_LOW_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_SAR_LOW_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_DMA_SAR_LOW_REG_WRCH_0_IN)
#define HWIO_PCIE_0_DMA_SAR_LOW_REG_WRCH_0_SRC_ADDR_REG_LOW_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_DMA_SAR_LOW_REG_WRCH_0_SRC_ADDR_REG_LOW_SHFT                                                             0x0

#define HWIO_PCIE_0_DMA_SAR_HIGH_REG_WRCH_0_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a80)
#define HWIO_PCIE_0_DMA_SAR_HIGH_REG_WRCH_0_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a80)
#define HWIO_PCIE_0_DMA_SAR_HIGH_REG_WRCH_0_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_DMA_SAR_HIGH_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_SAR_HIGH_REG_WRCH_0_ADDR, HWIO_PCIE_0_DMA_SAR_HIGH_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_DMA_SAR_HIGH_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_SAR_HIGH_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_DMA_SAR_HIGH_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_SAR_HIGH_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_DMA_SAR_HIGH_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_SAR_HIGH_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_DMA_SAR_HIGH_REG_WRCH_0_IN)
#define HWIO_PCIE_0_DMA_SAR_HIGH_REG_WRCH_0_SRC_ADDR_REG_HIGH_BMSK                                                    0xffffffff
#define HWIO_PCIE_0_DMA_SAR_HIGH_REG_WRCH_0_SRC_ADDR_REG_HIGH_SHFT                                                           0x0

#define HWIO_PCIE_0_DMA_DAR_LOW_REG_WRCH_0_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a84)
#define HWIO_PCIE_0_DMA_DAR_LOW_REG_WRCH_0_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a84)
#define HWIO_PCIE_0_DMA_DAR_LOW_REG_WRCH_0_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_DMA_DAR_LOW_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_DAR_LOW_REG_WRCH_0_ADDR, HWIO_PCIE_0_DMA_DAR_LOW_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_DMA_DAR_LOW_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_DAR_LOW_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_DMA_DAR_LOW_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_DAR_LOW_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_DMA_DAR_LOW_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_DAR_LOW_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_DMA_DAR_LOW_REG_WRCH_0_IN)
#define HWIO_PCIE_0_DMA_DAR_LOW_REG_WRCH_0_SRC_ADDR_REG_LOW_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_DMA_DAR_LOW_REG_WRCH_0_SRC_ADDR_REG_LOW_SHFT                                                             0x0

#define HWIO_PCIE_0_DMA_DAR_HIGH_REG_WRCH_0_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a88)
#define HWIO_PCIE_0_DMA_DAR_HIGH_REG_WRCH_0_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a88)
#define HWIO_PCIE_0_DMA_DAR_HIGH_REG_WRCH_0_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_DMA_DAR_HIGH_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_DAR_HIGH_REG_WRCH_0_ADDR, HWIO_PCIE_0_DMA_DAR_HIGH_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_DMA_DAR_HIGH_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_DAR_HIGH_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_DMA_DAR_HIGH_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_DAR_HIGH_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_DMA_DAR_HIGH_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_DAR_HIGH_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_DMA_DAR_HIGH_REG_WRCH_0_IN)
#define HWIO_PCIE_0_DMA_DAR_HIGH_REG_WRCH_0_SRC_ADDR_REG_HIGH_BMSK                                                    0xffffffff
#define HWIO_PCIE_0_DMA_DAR_HIGH_REG_WRCH_0_SRC_ADDR_REG_HIGH_SHFT                                                           0x0

#define HWIO_PCIE_0_DMA_LLP_LOW_REG_WRCH_0_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a8c)
#define HWIO_PCIE_0_DMA_LLP_LOW_REG_WRCH_0_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a8c)
#define HWIO_PCIE_0_DMA_LLP_LOW_REG_WRCH_0_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_DMA_LLP_LOW_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_LLP_LOW_REG_WRCH_0_ADDR, HWIO_PCIE_0_DMA_LLP_LOW_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_DMA_LLP_LOW_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_LLP_LOW_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_DMA_LLP_LOW_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_LLP_LOW_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_DMA_LLP_LOW_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_LLP_LOW_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_DMA_LLP_LOW_REG_WRCH_0_IN)
#define HWIO_PCIE_0_DMA_LLP_LOW_REG_WRCH_0_LLP_LOW_BMSK                                                               0xffffffff
#define HWIO_PCIE_0_DMA_LLP_LOW_REG_WRCH_0_LLP_LOW_SHFT                                                                      0x0

#define HWIO_PCIE_0_DMA_LLP_HIGH_REG_WRCH_0_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a90)
#define HWIO_PCIE_0_DMA_LLP_HIGH_REG_WRCH_0_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a90)
#define HWIO_PCIE_0_DMA_LLP_HIGH_REG_WRCH_0_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_DMA_LLP_HIGH_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_DMA_LLP_HIGH_REG_WRCH_0_ADDR, HWIO_PCIE_0_DMA_LLP_HIGH_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_DMA_LLP_HIGH_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_DMA_LLP_HIGH_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_DMA_LLP_HIGH_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_DMA_LLP_HIGH_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_DMA_LLP_HIGH_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_DMA_LLP_HIGH_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_DMA_LLP_HIGH_REG_WRCH_0_IN)
#define HWIO_PCIE_0_DMA_LLP_HIGH_REG_WRCH_0_LLP_HIGH_BMSK                                                             0xffffffff
#define HWIO_PCIE_0_DMA_LLP_HIGH_REG_WRCH_0_LLP_HIGH_SHFT                                                                    0x0

#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_ADDR                                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000b30)
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_OFFS                                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000b30)
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_RMSK                                                                           0x9fff9fff
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_PL_LTR_LATENCY_REG_ADDR, HWIO_PCIE_0_PL_LTR_LATENCY_REG_RMSK)
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PL_LTR_LATENCY_REG_ADDR, m)
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PL_LTR_LATENCY_REG_ADDR,v)
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PL_LTR_LATENCY_REG_ADDR,m,v,HWIO_PCIE_0_PL_LTR_LATENCY_REG_IN)
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_REQUIRE_BMSK                                                  0x80000000
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_REQUIRE_SHFT                                                        0x1f
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_SCALE_BMSK                                                    0x1c000000
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_SCALE_SHFT                                                          0x1a
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_VALUE_BMSK                                                     0x3ff0000
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_VALUE_SHFT                                                          0x10
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_REQUIRE_BMSK                                                         0x8000
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_REQUIRE_SHFT                                                            0xf
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_SCALE_BMSK                                                           0x1c00
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_SCALE_SHFT                                                              0xa
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_VALUE_BMSK                                                            0x3ff
#define HWIO_PCIE_0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_VALUE_SHFT                                                              0x0

#define HWIO_PCIE_0_AUX_CLK_FREQ_REG_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000b40)
#define HWIO_PCIE_0_AUX_CLK_FREQ_REG_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000b40)
#define HWIO_PCIE_0_AUX_CLK_FREQ_REG_RMSK                                                                                  0x3ff
#define HWIO_PCIE_0_AUX_CLK_FREQ_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_AUX_CLK_FREQ_REG_ADDR, HWIO_PCIE_0_AUX_CLK_FREQ_REG_RMSK)
#define HWIO_PCIE_0_AUX_CLK_FREQ_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_AUX_CLK_FREQ_REG_ADDR, m)
#define HWIO_PCIE_0_AUX_CLK_FREQ_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_AUX_CLK_FREQ_REG_ADDR,v)
#define HWIO_PCIE_0_AUX_CLK_FREQ_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_AUX_CLK_FREQ_REG_ADDR,m,v,HWIO_PCIE_0_AUX_CLK_FREQ_REG_IN)
#define HWIO_PCIE_0_AUX_CLK_FREQ_REG_AUX_CLK_FREQ_BMSK                                                                     0x3ff
#define HWIO_PCIE_0_AUX_CLK_FREQ_REG_AUX_CLK_FREQ_SHFT                                                                       0x0

#define HWIO_PCIE_0_L1_SUBSTATES_REG_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000b44)
#define HWIO_PCIE_0_L1_SUBSTATES_REG_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000b44)
#define HWIO_PCIE_0_L1_SUBSTATES_REG_RMSK                                                                                   0xff
#define HWIO_PCIE_0_L1_SUBSTATES_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_L1_SUBSTATES_REG_ADDR, HWIO_PCIE_0_L1_SUBSTATES_REG_RMSK)
#define HWIO_PCIE_0_L1_SUBSTATES_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_L1_SUBSTATES_REG_ADDR, m)
#define HWIO_PCIE_0_L1_SUBSTATES_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_L1_SUBSTATES_REG_ADDR,v)
#define HWIO_PCIE_0_L1_SUBSTATES_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_L1_SUBSTATES_REG_ADDR,m,v,HWIO_PCIE_0_L1_SUBSTATES_REG_IN)
#define HWIO_PCIE_0_L1_SUBSTATES_REG_L1SUB_T_PCLKACK_BMSK                                                                   0xc0
#define HWIO_PCIE_0_L1_SUBSTATES_REG_L1SUB_T_PCLKACK_SHFT                                                                    0x6
#define HWIO_PCIE_0_L1_SUBSTATES_REG_L1SUB_T_L1_2_BMSK                                                                      0x3c
#define HWIO_PCIE_0_L1_SUBSTATES_REG_L1SUB_T_L1_2_SHFT                                                                       0x2
#define HWIO_PCIE_0_L1_SUBSTATES_REG_L1SUB_T_POWER_OFF_BMSK                                                                  0x3
#define HWIO_PCIE_0_L1_SUBSTATES_REG_L1SUB_T_POWER_OFF_SHFT                                                                  0x0

#define HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_ADDR                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000000)
#define HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_OFFS                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_ADDR, HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_PCI_TYPE0_DEVICE_ID_BMSK                                          0xffff0000
#define HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_PCI_TYPE0_DEVICE_ID_SHFT                                                0x10
#define HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_PCI_TYPE0_VENDOR_ID_BMSK                                              0xffff
#define HWIO_PCIE_0_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_PCI_TYPE0_VENDOR_ID_SHFT                                                 0x0

#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_ADDR                                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000004)
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_OFFS                                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_RMSK                                                                   0xffb9fdff
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_ADDR, HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_DETECTED_PARITY_ERR_BMSK                                               0x80000000
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_DETECTED_PARITY_ERR_SHFT                                                     0x1f
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_SIGNALED_SYS_ERR_BMSK                                                  0x40000000
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_SIGNALED_SYS_ERR_SHFT                                                        0x1e
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_RCVD_MASTER_ABORT_BMSK                                                 0x20000000
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_RCVD_MASTER_ABORT_SHFT                                                       0x1d
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_RCVD_TARGET_ABORT_BMSK                                                 0x10000000
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_RCVD_TARGET_ABORT_SHFT                                                       0x1c
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_SIGNALED_TARGET_ABORT_BMSK                                              0x8000000
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_SIGNALED_TARGET_ABORT_SHFT                                                   0x1b
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_DEV_SEL_TIMING_BMSK                                                     0x6000000
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_DEV_SEL_TIMING_SHFT                                                          0x19
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_MASTER_DPE_BMSK                                                         0x1000000
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_MASTER_DPE_SHFT                                                              0x18
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_FAST_B2B_CAP_BMSK                                                        0x800000
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_FAST_B2B_CAP_SHFT                                                            0x17
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_FAST_66MHZ_CAP_BMSK                                                      0x200000
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_FAST_66MHZ_CAP_SHFT                                                          0x15
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_CAP_LIST_BMSK                                                            0x100000
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_CAP_LIST_SHFT                                                                0x14
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_INT_STATUS_BMSK                                                           0x80000
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_INT_STATUS_SHFT                                                              0x13
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE_RESERV_BMSK                                                      0x1f800
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE_RESERV_SHFT                                                          0xb
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_INT_EN_BMSK                                                       0x400
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_INT_EN_SHFT                                                         0xa
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_SERREN_BMSK                                                       0x100
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_SERREN_SHFT                                                         0x8
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE_IDSEL_STEPPING_BMSK                                                 0x80
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE_IDSEL_STEPPING_SHFT                                                  0x7
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_PARITY_ERR_EN_BMSK                                                 0x40
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_PARITY_ERR_EN_SHFT                                                  0x6
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE_VGA_PALETTE_SNOOP_BMSK                                              0x20
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE_VGA_PALETTE_SNOOP_SHFT                                               0x5
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE_MWI_ENABLE_BMSK                                                     0x10
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE_MWI_ENABLE_SHFT                                                      0x4
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_SPECIAL_CYCLE_OPERATION_BMSK                                        0x8
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_SPECIAL_CYCLE_OPERATION_SHFT                                        0x3
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_BUS_MASTER_EN_BMSK                                                  0x4
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_BUS_MASTER_EN_SHFT                                                  0x2
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_MEM_SPACE_EN_BMSK                                                   0x2
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_MEM_SPACE_EN_SHFT                                                   0x1
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_IO_EN_BMSK                                                          0x1
#define HWIO_PCIE_0_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_IO_EN_SHFT                                                          0x0

#define HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_ADDR                                                               (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000008)
#define HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_OFFS                                                               (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_RMSK                                                               0xffffffff
#define HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_ADDR, HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_RMSK)
#define HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_IN)
#define HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_BASE_CLASS_CODE_BMSK                                               0xff000000
#define HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_BASE_CLASS_CODE_SHFT                                                     0x18
#define HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_SUBCLASS_CODE_BMSK                                                   0xff0000
#define HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_SUBCLASS_CODE_SHFT                                                       0x10
#define HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_PROGRAM_INTERFACE_BMSK                                                 0xff00
#define HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_PROGRAM_INTERFACE_SHFT                                                    0x8
#define HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_REVISION_ID_BMSK                                                         0xff
#define HWIO_PCIE_0_TYPE0_CLASS_CODE_REVISION_ID_1_REVISION_ID_SHFT                                                          0x0

#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_ADDR                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_OFFS                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_RMSK                                         0xffffffff
#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_ADDR, HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_BIST_BMSK                                    0xff000000
#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_BIST_SHFT                                          0x18
#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_MULTI_FUNC_BMSK                                0x800000
#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_MULTI_FUNC_SHFT                                    0x17
#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_HEADER_TYPE_BMSK                               0x7f0000
#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_HEADER_TYPE_SHFT                                   0x10
#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_LATENCY_MASTER_TIMER_BMSK                        0xff00
#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_LATENCY_MASTER_TIMER_SHFT                           0x8
#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_CACHE_LINE_SIZE_BMSK                               0xff
#define HWIO_PCIE_0_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_CACHE_LINE_SIZE_SHFT                                0x0

#define HWIO_PCIE_0_TYPE0_BAR0_REG_1_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000010)
#define HWIO_PCIE_0_TYPE0_BAR0_REG_1_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_0_TYPE0_BAR0_REG_1_RMSK                                                                             0xffffffff
#define HWIO_PCIE_0_TYPE0_BAR0_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_BAR0_REG_1_ADDR, HWIO_PCIE_0_TYPE0_BAR0_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_BAR0_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_BAR0_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_BAR0_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_BAR0_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_BAR0_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_BAR0_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_BAR0_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_BAR0_REG_1_BAR0_START_BMSK                                                                  0xfffffff0
#define HWIO_PCIE_0_TYPE0_BAR0_REG_1_BAR0_START_SHFT                                                                         0x4
#define HWIO_PCIE_0_TYPE0_BAR0_REG_1_BAR0_PREFETCH_BMSK                                                                      0x8
#define HWIO_PCIE_0_TYPE0_BAR0_REG_1_BAR0_PREFETCH_SHFT                                                                      0x3
#define HWIO_PCIE_0_TYPE0_BAR0_REG_1_BAR0_TYPE_BMSK                                                                          0x6
#define HWIO_PCIE_0_TYPE0_BAR0_REG_1_BAR0_TYPE_SHFT                                                                          0x1
#define HWIO_PCIE_0_TYPE0_BAR0_REG_1_BAR0_MEM_IO_BMSK                                                                        0x1
#define HWIO_PCIE_0_TYPE0_BAR0_REG_1_BAR0_MEM_IO_SHFT                                                                        0x0

#define HWIO_PCIE_0_TYPE0_BAR1_REG_1_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000014)
#define HWIO_PCIE_0_TYPE0_BAR1_REG_1_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_0_TYPE0_BAR1_REG_1_RMSK                                                                             0xffffffff
#define HWIO_PCIE_0_TYPE0_BAR1_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_BAR1_REG_1_ADDR, HWIO_PCIE_0_TYPE0_BAR1_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_BAR1_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_BAR1_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_BAR1_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_BAR1_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_BAR1_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_BAR1_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_BAR1_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_BAR1_REG_1_BAR1_START_BMSK                                                                  0xfffffff0
#define HWIO_PCIE_0_TYPE0_BAR1_REG_1_BAR1_START_SHFT                                                                         0x4
#define HWIO_PCIE_0_TYPE0_BAR1_REG_1_BAR1_PREFETCH_BMSK                                                                      0x8
#define HWIO_PCIE_0_TYPE0_BAR1_REG_1_BAR1_PREFETCH_SHFT                                                                      0x3
#define HWIO_PCIE_0_TYPE0_BAR1_REG_1_BAR1_TYPE_BMSK                                                                          0x6
#define HWIO_PCIE_0_TYPE0_BAR1_REG_1_BAR1_TYPE_SHFT                                                                          0x1
#define HWIO_PCIE_0_TYPE0_BAR1_REG_1_BAR1_MEM_IO_BMSK                                                                        0x1
#define HWIO_PCIE_0_TYPE0_BAR1_REG_1_BAR1_MEM_IO_SHFT                                                                        0x0

#define HWIO_PCIE_0_TYPE0_BAR2_REG_1_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000018)
#define HWIO_PCIE_0_TYPE0_BAR2_REG_1_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_0_TYPE0_BAR2_REG_1_RMSK                                                                             0xffffffff
#define HWIO_PCIE_0_TYPE0_BAR2_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_BAR2_REG_1_ADDR, HWIO_PCIE_0_TYPE0_BAR2_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_BAR2_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_BAR2_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_BAR2_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_BAR2_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_BAR2_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_BAR2_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_BAR2_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_BAR2_REG_1_BAR2_START_BMSK                                                                  0xfffffff0
#define HWIO_PCIE_0_TYPE0_BAR2_REG_1_BAR2_START_SHFT                                                                         0x4
#define HWIO_PCIE_0_TYPE0_BAR2_REG_1_BAR2_PREFETCH_BMSK                                                                      0x8
#define HWIO_PCIE_0_TYPE0_BAR2_REG_1_BAR2_PREFETCH_SHFT                                                                      0x3
#define HWIO_PCIE_0_TYPE0_BAR2_REG_1_BAR2_TYPE_BMSK                                                                          0x6
#define HWIO_PCIE_0_TYPE0_BAR2_REG_1_BAR2_TYPE_SHFT                                                                          0x1
#define HWIO_PCIE_0_TYPE0_BAR2_REG_1_BAR2_MEM_IO_BMSK                                                                        0x1
#define HWIO_PCIE_0_TYPE0_BAR2_REG_1_BAR2_MEM_IO_SHFT                                                                        0x0

#define HWIO_PCIE_0_TYPE0_BAR3_REG_1_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_0_TYPE0_BAR3_REG_1_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_0_TYPE0_BAR3_REG_1_RMSK                                                                             0xffffffff
#define HWIO_PCIE_0_TYPE0_BAR3_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_BAR3_REG_1_ADDR, HWIO_PCIE_0_TYPE0_BAR3_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_BAR3_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_BAR3_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_BAR3_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_BAR3_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_BAR3_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_BAR3_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_BAR3_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_BAR3_REG_1_BAR3_START_BMSK                                                                  0xfffffff0
#define HWIO_PCIE_0_TYPE0_BAR3_REG_1_BAR3_START_SHFT                                                                         0x4
#define HWIO_PCIE_0_TYPE0_BAR3_REG_1_BAR3_PREFETCH_BMSK                                                                      0x8
#define HWIO_PCIE_0_TYPE0_BAR3_REG_1_BAR3_PREFETCH_SHFT                                                                      0x3
#define HWIO_PCIE_0_TYPE0_BAR3_REG_1_BAR3_TYPE_BMSK                                                                          0x6
#define HWIO_PCIE_0_TYPE0_BAR3_REG_1_BAR3_TYPE_SHFT                                                                          0x1
#define HWIO_PCIE_0_TYPE0_BAR3_REG_1_BAR3_MEM_IO_BMSK                                                                        0x1
#define HWIO_PCIE_0_TYPE0_BAR3_REG_1_BAR3_MEM_IO_SHFT                                                                        0x0

#define HWIO_PCIE_0_TYPE0_BAR4_REG_1_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000020)
#define HWIO_PCIE_0_TYPE0_BAR4_REG_1_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_0_TYPE0_BAR4_REG_1_RMSK                                                                             0xffffffff
#define HWIO_PCIE_0_TYPE0_BAR4_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_BAR4_REG_1_ADDR, HWIO_PCIE_0_TYPE0_BAR4_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_BAR4_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_BAR4_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_BAR4_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_BAR4_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_BAR4_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_BAR4_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_BAR4_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_BAR4_REG_1_BAR4_START_BMSK                                                                  0xfffffff0
#define HWIO_PCIE_0_TYPE0_BAR4_REG_1_BAR4_START_SHFT                                                                         0x4
#define HWIO_PCIE_0_TYPE0_BAR4_REG_1_BAR4_PREFETCH_BMSK                                                                      0x8
#define HWIO_PCIE_0_TYPE0_BAR4_REG_1_BAR4_PREFETCH_SHFT                                                                      0x3
#define HWIO_PCIE_0_TYPE0_BAR4_REG_1_BAR4_TYPE_BMSK                                                                          0x6
#define HWIO_PCIE_0_TYPE0_BAR4_REG_1_BAR4_TYPE_SHFT                                                                          0x1
#define HWIO_PCIE_0_TYPE0_BAR4_REG_1_BAR4_MEM_IO_BMSK                                                                        0x1
#define HWIO_PCIE_0_TYPE0_BAR4_REG_1_BAR4_MEM_IO_SHFT                                                                        0x0

#define HWIO_PCIE_0_TYPE0_BAR5_REG_1_ADDR                                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000024)
#define HWIO_PCIE_0_TYPE0_BAR5_REG_1_OFFS                                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_0_TYPE0_BAR5_REG_1_RMSK                                                                             0xffffffff
#define HWIO_PCIE_0_TYPE0_BAR5_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_BAR5_REG_1_ADDR, HWIO_PCIE_0_TYPE0_BAR5_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_BAR5_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_BAR5_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_BAR5_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_BAR5_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_BAR5_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_BAR5_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_BAR5_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_BAR5_REG_1_BAR5_START_BMSK                                                                  0xfffffff0
#define HWIO_PCIE_0_TYPE0_BAR5_REG_1_BAR5_START_SHFT                                                                         0x4
#define HWIO_PCIE_0_TYPE0_BAR5_REG_1_BAR5_PREFETCH_BMSK                                                                      0x8
#define HWIO_PCIE_0_TYPE0_BAR5_REG_1_BAR5_PREFETCH_SHFT                                                                      0x3
#define HWIO_PCIE_0_TYPE0_BAR5_REG_1_BAR5_TYPE_BMSK                                                                          0x6
#define HWIO_PCIE_0_TYPE0_BAR5_REG_1_BAR5_TYPE_SHFT                                                                          0x1
#define HWIO_PCIE_0_TYPE0_BAR5_REG_1_BAR5_MEM_IO_BMSK                                                                        0x1
#define HWIO_PCIE_0_TYPE0_BAR5_REG_1_BAR5_MEM_IO_SHFT                                                                        0x0

#define HWIO_PCIE_0_TYPE0_CARDBUS_CIS_PTR_REG_1_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000028)
#define HWIO_PCIE_0_TYPE0_CARDBUS_CIS_PTR_REG_1_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_0_TYPE0_CARDBUS_CIS_PTR_REG_1_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_TYPE0_CARDBUS_CIS_PTR_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_CARDBUS_CIS_PTR_REG_1_ADDR, HWIO_PCIE_0_TYPE0_CARDBUS_CIS_PTR_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_CARDBUS_CIS_PTR_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_CARDBUS_CIS_PTR_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_CARDBUS_CIS_PTR_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_CARDBUS_CIS_PTR_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_CARDBUS_CIS_PTR_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_CARDBUS_CIS_PTR_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_CARDBUS_CIS_PTR_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_CARDBUS_CIS_PTR_REG_1_CARDBUS_CIS_POINTER_BMSK                                              0xffffffff
#define HWIO_PCIE_0_TYPE0_CARDBUS_CIS_PTR_REG_1_CARDBUS_CIS_POINTER_SHFT                                                     0x0

#define HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_ADDR                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_OFFS                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_ADDR, HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_SUBSYS_DEV_ID_BMSK                                   0xffff0000
#define HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_SUBSYS_DEV_ID_SHFT                                         0x10
#define HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_SUBSYS_VENDOR_ID_BMSK                                    0xffff
#define HWIO_PCIE_0_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_SUBSYS_VENDOR_ID_SHFT                                       0x0

#define HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000030)
#define HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_RMSK                                                                0xfffff801
#define HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_ADDR, HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_EXP_ROM_BASE_ADDRESS_BMSK                                           0xfffff800
#define HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_EXP_ROM_BASE_ADDRESS_SHFT                                                  0xb
#define HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_ROM_BAR_ENABLE_BMSK                                                        0x1
#define HWIO_PCIE_0_TYPE0_EXP_ROM_BASE_ADDR_REG_1_ROM_BAR_ENABLE_SHFT                                                        0x0

#define HWIO_PCIE_0_TYPE0_PCI_CAP_PTR_REG_1_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000034)
#define HWIO_PCIE_0_TYPE0_PCI_CAP_PTR_REG_1_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_0_TYPE0_PCI_CAP_PTR_REG_1_RMSK                                                                            0xff
#define HWIO_PCIE_0_TYPE0_PCI_CAP_PTR_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PCI_CAP_PTR_REG_1_ADDR, HWIO_PCIE_0_TYPE0_PCI_CAP_PTR_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_PCI_CAP_PTR_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PCI_CAP_PTR_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PCI_CAP_PTR_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PCI_CAP_PTR_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PCI_CAP_PTR_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PCI_CAP_PTR_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_PCI_CAP_PTR_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_PCI_CAP_PTR_REG_1_CAP_POINTER_BMSK                                                                0xff
#define HWIO_PCIE_0_TYPE0_PCI_CAP_PTR_REG_1_CAP_POINTER_SHFT                                                                 0x0

#define HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_ADDR                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000038)
#define HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_OFFS                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_RMSK                                                           0xfffff801
#define HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_ADDR, HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_IN)
#define HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_EXP_ROM_BASE_ADDRESS_BMSK                                      0xfffff800
#define HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_EXP_ROM_BASE_ADDRESS_SHFT                                             0xb
#define HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_ROM_BAR_ENABLE_BMSK                                                   0x1
#define HWIO_PCIE_0_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_ROM_BAR_ENABLE_SHFT                                                   0x0

#define HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_ADDR                               (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_OFFS                               (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_RMSK                                   0xffff
#define HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_ADDR, HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_INT_PIN_BMSK                           0xff00
#define HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_INT_PIN_SHFT                              0x8
#define HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_INT_LINE_BMSK                            0xff
#define HWIO_PCIE_0_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_INT_LINE_SHFT                             0x0

#define HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000001dc)
#define HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000001dc)
#define HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_RMSK                                                                 0xffffffff
#define HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_ADDR, HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_NEXT_OFFSET_BMSK                                                     0xfff00000
#define HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_NEXT_OFFSET_SHFT                                                           0x14
#define HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_CAP_VERSION_BMSK                                                        0xf0000
#define HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_CAP_VERSION_SHFT                                                           0x10
#define HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_EXTENDED_CAP_ID_BMSK                                                     0xffff
#define HWIO_PCIE_0_TYPE0_L1SUB_CAP_HEADER_REG_1_EXTENDED_CAP_ID_SHFT                                                        0x0

#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000001e0)
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000001e0)
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_RMSK                                                                   0xfbff1f
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_ADDR, HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_PWR_ON_VALUE_SUPPORT_BMSK                                              0xf80000
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_PWR_ON_VALUE_SUPPORT_SHFT                                                  0x13
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_PWR_ON_SCALE_SUPPORT_BMSK                                               0x30000
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_PWR_ON_SCALE_SUPPORT_SHFT                                                  0x10
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_COMM_MODE_SUPPORT_BMSK                                                   0xff00
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_COMM_MODE_SUPPORT_SHFT                                                      0x8
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_L1_PMSUB_SUPPORT_BMSK                                                      0x10
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_L1_PMSUB_SUPPORT_SHFT                                                       0x4
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_L1_1_ASPM_SUPPORT_BMSK                                                      0x8
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_L1_1_ASPM_SUPPORT_SHFT                                                      0x3
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_L1_2_ASPM_SUPPORT_BMSK                                                      0x4
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_L1_2_ASPM_SUPPORT_SHFT                                                      0x2
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_L1_1_PCIPM_SUPPORT_BMSK                                                     0x2
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_L1_1_PCIPM_SUPPORT_SHFT                                                     0x1
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_L1_2_PCIPM_SUPPORT_BMSK                                                     0x1
#define HWIO_PCIE_0_TYPE0_L1SUB_CAPABILITY_REG_1_L1_2_PCIPM_SUPPORT_SHFT                                                     0x0

#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_ADDR                                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000001e4)
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_OFFS                                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000001e4)
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_RMSK                                                                   0xe3ffff0f
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_ADDR, HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_L1_2_TH_SCA_BMSK                                                       0xe0000000
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_L1_2_TH_SCA_SHFT                                                             0x1d
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_L1_2_TH_VAL_BMSK                                                        0x3ff0000
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_L1_2_TH_VAL_SHFT                                                             0x10
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_T_COMMON_MODE_BMSK                                                         0xff00
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_T_COMMON_MODE_SHFT                                                            0x8
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_L1_1_ASPM_EN_BMSK                                                             0x8
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_L1_1_ASPM_EN_SHFT                                                             0x3
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_L1_2_ASPM_EN_BMSK                                                             0x4
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_L1_2_ASPM_EN_SHFT                                                             0x2
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_L1_1_PCIPM_EN_BMSK                                                            0x2
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_L1_1_PCIPM_EN_SHFT                                                            0x1
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_L1_2_PCIPM_EN_BMSK                                                            0x1
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL1_REG_1_L1_2_PCIPM_EN_SHFT                                                            0x0

#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_ADDR                                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000001e8)
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_OFFS                                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000001e8)
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_RMSK                                                                         0xfb
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_ADDR, HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_T_POWER_ON_VALUE_BMSK                                                        0xf8
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_T_POWER_ON_VALUE_SHFT                                                         0x3
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_T_POWER_ON_SCALE_BMSK                                                         0x3
#define HWIO_PCIE_0_TYPE0_L1SUB_CONTROL2_REG_1_T_POWER_ON_SCALE_SHFT                                                         0x0

#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_ADDR                                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000040)
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_OFFS                                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_RMSK                                                                   0xffefffff
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_ADDR, HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_PME_SUPPORT_BMSK                                                       0xf8000000
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_PME_SUPPORT_SHFT                                                             0x1b
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_D2_SUPPORT_BMSK                                                         0x4000000
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_D2_SUPPORT_SHFT                                                              0x1a
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_D1_SUPPORT_BMSK                                                         0x2000000
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_D1_SUPPORT_SHFT                                                              0x19
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_AUX_CURR_BMSK                                                           0x1c00000
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_AUX_CURR_SHFT                                                                0x16
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_DSI_BMSK                                                                 0x200000
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_DSI_SHFT                                                                     0x15
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_PME_CLK_BMSK                                                              0x80000
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_PME_CLK_SHFT                                                                 0x13
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_PM_SPEC_VER_BMSK                                                          0x70000
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_PM_SPEC_VER_SHFT                                                             0x10
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_PM_NEXT_POINTER_BMSK                                                       0xff00
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_PM_NEXT_POINTER_SHFT                                                          0x8
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_PM_CAP_ID_BMSK                                                               0xff
#define HWIO_PCIE_0_TYPE0_CAP_ID_NXT_PTR_REG_1_PM_CAP_ID_SHFT                                                                0x0

#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000044)
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_RMSK                                                                       0xffc0ff0b
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_ADDR, HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_DATA_REG_ADD_INFO_BMSK                                                     0xff000000
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_DATA_REG_ADD_INFO_SHFT                                                           0x18
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_BUS_PWR_CLK_CON_EN_BMSK                                                      0x800000
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_BUS_PWR_CLK_CON_EN_SHFT                                                          0x17
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_B2_B3_SUPPORT_BMSK                                                           0x400000
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_B2_B3_SUPPORT_SHFT                                                               0x16
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_PME_STATUS_BMSK                                                                0x8000
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_PME_STATUS_SHFT                                                                   0xf
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_DATA_SCALE_BMSK                                                                0x6000
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_DATA_SCALE_SHFT                                                                   0xd
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_DATA_SELECT_BMSK                                                               0x1e00
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_DATA_SELECT_SHFT                                                                  0x9
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_PME_ENABLE_BMSK                                                                 0x100
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_PME_ENABLE_SHFT                                                                   0x8
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_NO_SOFT_RST_BMSK                                                                  0x8
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_NO_SOFT_RST_SHFT                                                                  0x3
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_POWER_STATE_BMSK                                                                  0x3
#define HWIO_PCIE_0_TYPE0_CON_STATUS_REG_1_POWER_STATE_SHFT                                                                  0x0

#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_ADDR                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000070)
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_OFFS                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000070)
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_RMSK                                           0x7fffffff
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_ADDR, HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_RSVD_BMSK                                      0x40000000
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_RSVD_SHFT                                            0x1e
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_INT_MSG_NUM_BMSK                          0x3e000000
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_INT_MSG_NUM_SHFT                                0x19
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_SLOT_IMP_BMSK                              0x1000000
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_SLOT_IMP_SHFT                                   0x18
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_DEV_PORT_TYPE_BMSK                          0xf00000
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_DEV_PORT_TYPE_SHFT                              0x14
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_CAP_REG_BMSK                                 0xf0000
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_CAP_REG_SHFT                                    0x10
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_CAP_NEXT_PTR_BMSK                             0xff00
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_CAP_NEXT_PTR_SHFT                                0x8
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_CAP_ID_BMSK                                     0xff
#define HWIO_PCIE_0_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_CAP_ID_SHFT                                      0x0

#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_ADDR                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000074)
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_OFFS                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000074)
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_RMSK                                                              0x10008fff
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_ADDR, HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_FLR_CAP_BMSK                                             0x10000000
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_FLR_CAP_SHFT                                                   0x1c
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_ROLE_BASED_ERR_REPORT_BMSK                                   0x8000
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_ROLE_BASED_ERR_REPORT_SHFT                                      0xf
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_EP_L1_ACCPT_LATENCY_BMSK                                      0xe00
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_EP_L1_ACCPT_LATENCY_SHFT                                        0x9
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_EP_L0S_ACCPT_LATENCY_BMSK                                     0x1c0
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_EP_L0S_ACCPT_LATENCY_SHFT                                       0x6
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_EXT_TAG_SUPP_BMSK                                              0x20
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_EXT_TAG_SUPP_SHFT                                               0x5
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_PHANTOM_FUNC_SUPPORT_BMSK                                      0x18
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_PHANTOM_FUNC_SUPPORT_SHFT                                       0x3
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_MAX_PAYLOAD_SIZE_BMSK                                           0x7
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_MAX_PAYLOAD_SIZE_SHFT                                           0x0

#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_ADDR                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000078)
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_OFFS                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000078)
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_RMSK                                                           0x3fffff
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_ADDR, HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_RMSK)
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_IN)
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_TRANS_PENDING_BMSK                                    0x200000
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_TRANS_PENDING_SHFT                                        0x15
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_AUX_POWER_DETECTED_BMSK                               0x100000
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_AUX_POWER_DETECTED_SHFT                                   0x14
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_BMSK                          0x80000
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_SHFT                             0x13
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_FATAL_ERR_DETECTED_BMSK                                0x40000
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_FATAL_ERR_DETECTED_SHFT                                   0x12
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_NON_FATAL_ERR_DETECTED_BMSK                            0x20000
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_NON_FATAL_ERR_DETECTED_SHFT                               0x11
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_CORR_ERR_DETECTED_BMSK                                 0x10000
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_CORR_ERR_DETECTED_SHFT                                    0x10
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_INITIATE_FLR_BMSK                                       0x8000
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_INITIATE_FLR_SHFT                                          0xf
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_MAX_READ_REQ_SIZE_BMSK                                  0x7000
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_MAX_READ_REQ_SIZE_SHFT                                     0xc
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_EN_NO_SNOOP_BMSK                                         0x800
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_EN_NO_SNOOP_SHFT                                           0xb
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_AUX_POWER_PM_EN_BMSK                                     0x400
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_AUX_POWER_PM_EN_SHFT                                       0xa
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_PHANTOM_FUNC_EN_BMSK                                     0x200
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_PHANTOM_FUNC_EN_SHFT                                       0x9
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_EXT_TAG_EN_BMSK                                          0x100
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_EXT_TAG_EN_SHFT                                            0x8
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_BMSK                                  0xe0
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_SHFT                                   0x5
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_EN_REL_ORDER_BMSK                                         0x10
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_EN_REL_ORDER_SHFT                                          0x4
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_UNSUPPORT_REQ_REP_EN_BMSK                                  0x8
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_UNSUPPORT_REQ_REP_EN_SHFT                                  0x3
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_FATAL_ERR_REPORT_EN_BMSK                                   0x4
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_FATAL_ERR_REPORT_EN_SHFT                                   0x2
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_BMSK                               0x2
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_SHFT                               0x1
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_CORR_ERR_REPORT_EN_BMSK                                    0x1
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_CORR_ERR_REPORT_EN_SHFT                                    0x0

#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000007c)
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000007c)
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_RMSK                                                                0xff7fffff
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_ADDR, HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_PORT_NUM_BMSK                                              0xff000000
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_PORT_NUM_SHFT                                                    0x18
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_ASPM_OPT_COMPLIANCE_BMSK                                     0x400000
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_ASPM_OPT_COMPLIANCE_SHFT                                         0x16
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_LINK_BW_NOT_CAP_BMSK                                         0x200000
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_LINK_BW_NOT_CAP_SHFT                                             0x15
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_DLL_ACTIVE_REP_CAP_BMSK                                      0x100000
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_DLL_ACTIVE_REP_CAP_SHFT                                          0x14
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_BMSK                                0x80000
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_SHFT                                   0x13
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_CLOCK_POWER_MAN_BMSK                                          0x40000
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_CLOCK_POWER_MAN_SHFT                                             0x12
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_L1_EXIT_LATENCY_BMSK                                          0x38000
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_L1_EXIT_LATENCY_SHFT                                              0xf
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_L0S_EXIT_LATENCY_BMSK                                          0x7000
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_L0S_EXIT_LATENCY_SHFT                                             0xc
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_BMSK                               0xc00
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_SHFT                                 0xa
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_MAX_LINK_WIDTH_BMSK                                             0x3f0
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_MAX_LINK_WIDTH_SHFT                                               0x4
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_MAX_LINK_SPEED_BMSK                                               0xf
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_MAX_LINK_SPEED_SHFT                                               0x0

#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_ADDR                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000080)
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_OFFS                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000080)
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_RMSK                                                         0xf9ff0dfb
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_ADDR, HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_AUOT_BW_STATUS_BMSK                            0x80000000
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_AUOT_BW_STATUS_SHFT                                  0x1f
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_BW_MAN_STATUS_BMSK                             0x40000000
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_BW_MAN_STATUS_SHFT                                   0x1e
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_DLL_ACTIVE_BMSK                                     0x20000000
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_DLL_ACTIVE_SHFT                                           0x1d
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_SLOT_CLK_CONFIG_BMSK                                0x10000000
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_SLOT_CLK_CONFIG_SHFT                                      0x1c
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_TRAINING_BMSK                                   0x8000000
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_TRAINING_SHFT                                        0x1b
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_NEGO_LINK_WIDTH_BMSK                                 0x1f00000
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_NEGO_LINK_WIDTH_SHFT                                      0x14
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_SPEED_BMSK                                        0xf0000
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_SPEED_SHFT                                           0x10
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_AUTO_BW_INT_EN_BMSK                                 0x800
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_AUTO_BW_INT_EN_SHFT                                   0xb
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_BW_MAN_INT_EN_BMSK                                  0x400
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_BW_MAN_INT_EN_SHFT                                    0xa
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_EN_CLK_POWER_MAN_BMSK                                    0x100
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_EN_CLK_POWER_MAN_SHFT                                      0x8
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_EXTENDED_SYNCH_BMSK                                       0x80
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_EXTENDED_SYNCH_SHFT                                        0x7
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_COMMON_CLK_CONFIG_BMSK                                    0x40
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_COMMON_CLK_CONFIG_SHFT                                     0x6
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_RETRAIN_LINK_BMSK                                         0x20
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_RETRAIN_LINK_SHFT                                          0x5
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_DISABLE_BMSK                                         0x10
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_DISABLE_SHFT                                          0x4
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_RCB_BMSK                                                   0x8
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_RCB_SHFT                                                   0x3
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_BMSK                          0x3
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_SHFT                          0x0

#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_ADDR                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000094)
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_OFFS                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_RMSK                                                                0xc3fff
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_ADDR, HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_OBFF_SUPPORT_BMSK                                          0xc0000
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_OBFF_SUPPORT_SHFT                                             0x12
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_TPH_CMPLT_SUPPORT_1_BMSK                                    0x2000
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_TPH_CMPLT_SUPPORT_1_SHFT                                       0xd
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_TPH_CMPLT_SUPPORT_0_BMSK                                    0x1000
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_TPH_CMPLT_SUPPORT_0_SHFT                                       0xc
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_LTR_SUPP_BMSK                                                0x800
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_LTR_SUPP_SHFT                                                  0xb
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_NO_RO_EN_PR2PR_PAR_BMSK                                      0x400
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_NO_RO_EN_PR2PR_PAR_SHFT                                        0xa
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_128_CAS_CPL_SUPP_BMSK                                        0x200
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_128_CAS_CPL_SUPP_SHFT                                          0x9
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_64_ATOMIC_CPL_SUPP_BMSK                                      0x100
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_64_ATOMIC_CPL_SUPP_SHFT                                        0x8
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_32_ATOMIC_CPL_SUPP_BMSK                                       0x80
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_32_ATOMIC_CPL_SUPP_SHFT                                        0x7
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_ATOMIC_ROUTING_SUPP_BMSK                                      0x40
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_ATOMIC_ROUTING_SUPP_SHFT                                       0x6
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_ARI_FORWARD_SUPPORT_BMSK                                      0x20
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_ARI_FORWARD_SUPPORT_SHFT                                       0x5
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_BMSK                              0x10
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_SHFT                               0x4
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_CPL_TIMEOUT_RANGE_BMSK                                         0xf
#define HWIO_PCIE_0_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_CPL_TIMEOUT_RANGE_SHFT                                         0x0

#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR                                               (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000008c)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_OFFS                                               (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000008c)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_RMSK                                                  0x1001f
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR, HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_IN)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_BMSK                       0x10000
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_SHFT                          0x10
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_EN_BMSK                       0x10
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_EN_SHFT                        0x4
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_PME_INT_EN_BMSK                                  0x8
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_PME_INT_EN_SHFT                                  0x3
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_FATAL_ERR_EN_BMSK                     0x4
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_FATAL_ERR_EN_SHFT                     0x2
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_NON_FATAL_ERR_EN_BMSK                 0x2
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_NON_FATAL_ERR_EN_SHFT                 0x1
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_CORR_ERR_EN_BMSK                      0x1
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_CORR_ERR_EN_SHFT                      0x0

#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000090)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_RMSK                                                                     0x3ffff
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_ADDR, HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_IN)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_PCIE_CAP_PME_PENDING_BMSK                                                0x20000
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_PCIE_CAP_PME_PENDING_SHFT                                                   0x11
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_PCIE_CAP_PME_STATUS_BMSK                                                 0x10000
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_PCIE_CAP_PME_STATUS_SHFT                                                    0x10
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_PCIE_CAP_PME_REQ_ID_BMSK                                                  0xffff
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_STATUS_REG_PCIE_CAP_PME_REQ_ID_SHFT                                                     0x0

#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_ADDR                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000098)
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_OFFS                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000098)
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_RMSK                                                        0x43f
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_ADDR, HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_PCIE_CAP_LTR_EN_BMSK                                        0x400
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_PCIE_CAP_LTR_EN_SHFT                                          0xa
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_BMSK                         0x20
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_SHFT                          0x5
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_PCIE_CAP_CPL_TIMEOUT_DISABLE_BMSK                            0x10
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_PCIE_CAP_CPL_TIMEOUT_DISABLE_SHFT                             0x4
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_PCIE_CAP_CPL_TIMEOUT_VALUE_BMSK                               0xf
#define HWIO_PCIE_0_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_PCIE_CAP_CPL_TIMEOUT_VALUE_SHFT                               0x0

#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES2_REG_1_ADDR                                                               (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000009c)
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES2_REG_1_OFFS                                                               (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000009c)
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES2_REG_1_RMSK                                                                    0x1fe
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES2_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES2_REG_1_ADDR, HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES2_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES2_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES2_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES2_REG_1_PCIE_CAP_CROSS_LINK_SUPPORT_BMSK                                        0x100
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES2_REG_1_PCIE_CAP_CROSS_LINK_SUPPORT_SHFT                                          0x8
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES2_REG_1_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_BMSK                                  0xfe
#define HWIO_PCIE_0_TYPE0_LINK_CAPABILITIES2_REG_1_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_SHFT                                   0x1

#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_ADDR                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_OFFS                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_RMSK                                                         0x3fffff
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_ADDR, HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_LINK_EQ_REQ_BMSK                                    0x200000
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_LINK_EQ_REQ_SHFT                                        0x15
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_EQ_CPL_P3_BMSK                                      0x100000
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_EQ_CPL_P3_SHFT                                          0x14
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_EQ_CPL_P2_BMSK                                       0x80000
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_EQ_CPL_P2_SHFT                                          0x13
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_EQ_CPL_P1_BMSK                                       0x40000
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_EQ_CPL_P1_SHFT                                          0x12
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_EQ_CPL_BMSK                                          0x20000
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_EQ_CPL_SHFT                                             0x11
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_CURR_DEEMPHASIS_BMSK                                 0x10000
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_CURR_DEEMPHASIS_SHFT                                    0x10
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_COMPLIANCE_PRESET_BMSK                                0xf000
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_COMPLIANCE_PRESET_SHFT                                   0xc
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_COMPLIANCE_SOS_BMSK                                    0x800
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_COMPLIANCE_SOS_SHFT                                      0xb
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_BMSK                         0x400
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_SHFT                           0xa
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_TX_MARGIN_BMSK                                         0x380
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_TX_MARGIN_SHFT                                           0x7
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_SEL_DEEMPHASIS_BMSK                                     0x40
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_SEL_DEEMPHASIS_SHFT                                      0x6
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_HW_AUTO_SPEED_DISABLE_BMSK                              0x20
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_HW_AUTO_SPEED_DISABLE_SHFT                               0x5
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_ENTER_COMPLIANCE_BMSK                                   0x10
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_ENTER_COMPLIANCE_SHFT                                    0x4
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_TARGET_LINK_SPEED_BMSK                                   0xf
#define HWIO_PCIE_0_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_TARGET_LINK_SPEED_SHFT                                   0x0

#define HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000100)
#define HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_ADDR, HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_NEXT_OFFSET_BMSK                                                      0xfff00000
#define HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_NEXT_OFFSET_SHFT                                                            0x14
#define HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_CAP_VERSION_BMSK                                                         0xf0000
#define HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_CAP_VERSION_SHFT                                                            0x10
#define HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_CAP_ID_BMSK                                                               0xffff
#define HWIO_PCIE_0_TYPE0_AER_EXT_CAP_HDR_REG_1_CAP_ID_SHFT                                                                  0x0

#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000104)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000104)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_RMSK                                                                 0x15ff030
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_ADDR, HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_ATOMIC_EGRESS_BLOCKED_ERR_STATUS_BMSK                                0x1000000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_ATOMIC_EGRESS_BLOCKED_ERR_STATUS_SHFT                                     0x18
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_INTERNAL_ERR_STATUS_BMSK                                              0x400000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_INTERNAL_ERR_STATUS_SHFT                                                  0x16
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_UNSUPPORTED_REQ_ERR_STATUS_BMSK                                       0x100000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_UNSUPPORTED_REQ_ERR_STATUS_SHFT                                           0x14
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_ECRC_ERR_STATUS_BMSK                                                   0x80000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_ECRC_ERR_STATUS_SHFT                                                      0x13
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_MALF_TLP_ERR_STATUS_BMSK                                               0x40000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_MALF_TLP_ERR_STATUS_SHFT                                                  0x12
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_REC_OVERFLOW_ERR_STATUS_BMSK                                           0x20000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_REC_OVERFLOW_ERR_STATUS_SHFT                                              0x11
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_UNEXP_CMPLT_ERR_STATUS_BMSK                                            0x10000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_UNEXP_CMPLT_ERR_STATUS_SHFT                                               0x10
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_CMPLT_ABORT_ERR_STATUS_BMSK                                             0x8000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_CMPLT_ABORT_ERR_STATUS_SHFT                                                0xf
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_CMPLT_TIMEOUT_ERR_STATUS_BMSK                                           0x4000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_CMPLT_TIMEOUT_ERR_STATUS_SHFT                                              0xe
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_FC_PROTOCOL_ERR_STATUS_BMSK                                             0x2000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_FC_PROTOCOL_ERR_STATUS_SHFT                                                0xd
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_POIS_TLP_ERR_STATUS_BMSK                                                0x1000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_POIS_TLP_ERR_STATUS_SHFT                                                   0xc
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_SUR_DWN_ERR_STATUS_BMSK                                                   0x20
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_SUR_DWN_ERR_STATUS_SHFT                                                    0x5
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_DL_PROTOCOL_ERR_STATUS_BMSK                                               0x10
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_STATUS_REG_1_DL_PROTOCOL_ERR_STATUS_SHFT                                                0x4

#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000108)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000108)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_RMSK                                                                   0x15ff030
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_ADDR, HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_ATOMIC_EGRESS_BLOCKED_ERR_MASK_BMSK                                    0x1000000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_ATOMIC_EGRESS_BLOCKED_ERR_MASK_SHFT                                         0x18
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_INTERNAL_ERR_MASK_BMSK                                                  0x400000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_INTERNAL_ERR_MASK_SHFT                                                      0x16
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_UNSUPPORTED_REQ_ERR_MASK_BMSK                                           0x100000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_UNSUPPORTED_REQ_ERR_MASK_SHFT                                               0x14
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_ECRC_ERR_MASK_BMSK                                                       0x80000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_ECRC_ERR_MASK_SHFT                                                          0x13
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_MALF_TLP_ERR_MASK_BMSK                                                   0x40000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_MALF_TLP_ERR_MASK_SHFT                                                      0x12
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_REC_OVERFLOW_ERR_MASK_BMSK                                               0x20000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_REC_OVERFLOW_ERR_MASK_SHFT                                                  0x11
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_UNEXP_CMPLT_ERR_MASK_BMSK                                                0x10000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_UNEXP_CMPLT_ERR_MASK_SHFT                                                   0x10
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_CMPLT_ABORT_ERR_MASK_BMSK                                                 0x8000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_CMPLT_ABORT_ERR_MASK_SHFT                                                    0xf
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_CMPLT_TIMEOUT_ERR_MASK_BMSK                                               0x4000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_CMPLT_TIMEOUT_ERR_MASK_SHFT                                                  0xe
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_FC_PROTOCOL_ERR_MASK_BMSK                                                 0x2000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_FC_PROTOCOL_ERR_MASK_SHFT                                                    0xd
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_POIS_TLP_ERR_MASK_BMSK                                                    0x1000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_POIS_TLP_ERR_MASK_SHFT                                                       0xc
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_SUR_DWN_ERR_MASK_BMSK                                                       0x20
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_SUR_DWN_ERR_MASK_SHFT                                                        0x5
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_DL_PROTOCOL_ERR_MASK_BMSK                                                   0x10
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_MASK_REG_1_DL_PROTOCOL_ERR_MASK_SHFT                                                    0x4

#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_ADDR                                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000010c)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_OFFS                                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000010c)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_RMSK                                                                    0x15ff030
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_ADDR, HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY_BMSK                                 0x1000000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY_SHFT                                      0x18
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_INTERNAL_ERR_SEVERITY_BMSK                                               0x400000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_INTERNAL_ERR_SEVERITY_SHFT                                                   0x16
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_UNSUPPORTED_REQ_ERR_SEVERITY_BMSK                                        0x100000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_UNSUPPORTED_REQ_ERR_SEVERITY_SHFT                                            0x14
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_ECRC_ERR_SEVERITY_BMSK                                                    0x80000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_ECRC_ERR_SEVERITY_SHFT                                                       0x13
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_MALF_TLP_ERR_SEVERITY_BMSK                                                0x40000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_MALF_TLP_ERR_SEVERITY_SHFT                                                   0x12
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_REC_OVERFLOW_ERR_SEVERITY_BMSK                                            0x20000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_REC_OVERFLOW_ERR_SEVERITY_SHFT                                               0x11
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_UNEXP_CMPLT_ERR_SEVERITY_BMSK                                             0x10000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_UNEXP_CMPLT_ERR_SEVERITY_SHFT                                                0x10
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_CMPLT_ABORT_ERR_SEVERITY_BMSK                                              0x8000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_CMPLT_ABORT_ERR_SEVERITY_SHFT                                                 0xf
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_CMPLT_TIMEOUT_ERR_SEVERITY_BMSK                                            0x4000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_CMPLT_TIMEOUT_ERR_SEVERITY_SHFT                                               0xe
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_FC_PROTOCOL_ERR_SEVERITY_BMSK                                              0x2000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_FC_PROTOCOL_ERR_SEVERITY_SHFT                                                 0xd
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_POIS_TLP_ERR_SEVERITY_BMSK                                                 0x1000
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_POIS_TLP_ERR_SEVERITY_SHFT                                                    0xc
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_SUR_DWN_ERR_SEVERITY_BMSK                                                    0x20
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_SUR_DWN_ERR_SEVERITY_SHFT                                                     0x5
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_DL_PROTOCOL_ERR_SEVERITY_BMSK                                                0x10
#define HWIO_PCIE_0_TYPE0_UNCORR_ERR_SEV_REG_1_DL_PROTOCOL_ERR_SEVERITY_SHFT                                                 0x4

#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000110)
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000110)
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_RMSK                                                                      0x71c1
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_ADDR, HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_CORRECTED_INT_ERR_STATUS_BMSK                                             0x4000
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_CORRECTED_INT_ERR_STATUS_SHFT                                                0xe
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_ADVISORY_NON_FATAL_ERR_STATUS_BMSK                                        0x2000
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_ADVISORY_NON_FATAL_ERR_STATUS_SHFT                                           0xd
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_RPL_TIMER_TIMEOUT_STATUS_BMSK                                             0x1000
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_RPL_TIMER_TIMEOUT_STATUS_SHFT                                                0xc
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_REPLAY_NO_ROLEOVER_STATUS_BMSK                                             0x100
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_REPLAY_NO_ROLEOVER_STATUS_SHFT                                               0x8
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_BAD_DLLP_STATUS_BMSK                                                        0x80
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_BAD_DLLP_STATUS_SHFT                                                         0x7
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_BAD_TLP_STATUS_BMSK                                                         0x40
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_BAD_TLP_STATUS_SHFT                                                          0x6
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_RX_ERR_STATUS_BMSK                                                           0x1
#define HWIO_PCIE_0_TYPE0_CORR_ERR_STATUS_REG_1_RX_ERR_STATUS_SHFT                                                           0x0

#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000114)
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000114)
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_RMSK                                                                        0x71c1
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_ADDR, HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_CORRECTED_INT_ERR_MASK_BMSK                                                 0x4000
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_CORRECTED_INT_ERR_MASK_SHFT                                                    0xe
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_ADVISORY_NON_FATAL_ERR_MASK_BMSK                                            0x2000
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_ADVISORY_NON_FATAL_ERR_MASK_SHFT                                               0xd
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_RPL_TIMER_TIMEOUT_MASK_BMSK                                                 0x1000
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_RPL_TIMER_TIMEOUT_MASK_SHFT                                                    0xc
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_REPLAY_NO_ROLEOVER_MASK_BMSK                                                 0x100
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_REPLAY_NO_ROLEOVER_MASK_SHFT                                                   0x8
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_BAD_DLLP_MASK_BMSK                                                            0x80
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_BAD_DLLP_MASK_SHFT                                                             0x7
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_BAD_TLP_MASK_BMSK                                                             0x40
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_BAD_TLP_MASK_SHFT                                                              0x6
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_RX_ERR_MASK_BMSK                                                               0x1
#define HWIO_PCIE_0_TYPE0_CORR_ERR_MASK_REG_1_RX_ERR_MASK_SHFT                                                               0x0

#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000118)
#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000118)
#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_RMSK                                                                      0x1ff
#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ADDR, HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ECRC_CHECK_EN_BMSK                                                        0x100
#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ECRC_CHECK_EN_SHFT                                                          0x8
#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ECRC_CHECK_CAP_BMSK                                                        0x80
#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ECRC_CHECK_CAP_SHFT                                                         0x7
#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ECRC_GEN_EN_BMSK                                                           0x40
#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ECRC_GEN_EN_SHFT                                                            0x6
#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ECRC_GEN_CAP_BMSK                                                          0x20
#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ECRC_GEN_CAP_SHFT                                                           0x5
#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_FIRST_ERR_POINTER_BMSK                                                     0x1f
#define HWIO_PCIE_0_TYPE0_ADV_ERR_CAP_CTRL_REG_1_FIRST_ERR_POINTER_SHFT                                                      0x0

#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_0_1_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000011c)
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_0_1_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000011c)
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_0_1_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_0_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_HDR_LOG_REG_0_1_ADDR, HWIO_PCIE_0_TYPE0_HDR_LOG_REG_0_1_RMSK)
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_0_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_HDR_LOG_REG_0_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_0_1_FIRST_DWORD_BMSK                                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_0_1_FIRST_DWORD_SHFT                                                                   0x0

#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_1_1_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000120)
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_1_1_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000120)
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_1_1_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_1_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_HDR_LOG_REG_1_1_ADDR, HWIO_PCIE_0_TYPE0_HDR_LOG_REG_1_1_RMSK)
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_1_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_HDR_LOG_REG_1_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_1_1_SECOND_DWORD_BMSK                                                           0xffffffff
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_1_1_SECOND_DWORD_SHFT                                                                  0x0

#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_2_1_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000124)
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_2_1_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000124)
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_2_1_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_2_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_HDR_LOG_REG_2_1_ADDR, HWIO_PCIE_0_TYPE0_HDR_LOG_REG_2_1_RMSK)
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_2_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_HDR_LOG_REG_2_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_2_1_THIRD_DWORD_BMSK                                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_2_1_THIRD_DWORD_SHFT                                                                   0x0

#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_3_1_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000128)
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_3_1_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000128)
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_3_1_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_3_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_HDR_LOG_REG_3_1_ADDR, HWIO_PCIE_0_TYPE0_HDR_LOG_REG_3_1_RMSK)
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_3_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_HDR_LOG_REG_3_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_3_1_FOURTH_DWORD_BMSK                                                           0xffffffff
#define HWIO_PCIE_0_TYPE0_HDR_LOG_REG_3_1_FOURTH_DWORD_SHFT                                                                  0x0

#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000012c)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000012c)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_RMSK                                                                        0x7
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_ADDR, HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_IN)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_FATAL_ERR_REPORTING_EN_BMSK                                                 0x4
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_FATAL_ERR_REPORTING_EN_SHFT                                                 0x2
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_NON_FATAL_ERR_REPORTING_EN_BMSK                                             0x2
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_NON_FATAL_ERR_REPORTING_EN_SHFT                                             0x1
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_CORR_ERR_REPORTING_EN_BMSK                                                  0x1
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_CMD_REG_CORR_ERR_REPORTING_EN_SHFT                                                  0x0

#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ADDR                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000130)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_OFFS                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000130)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_RMSK                                                              0xf800007f
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ADDR, HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_IN)
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ADV_ERR_INT_MSG_NUM_BMSK                                          0xf8000000
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ADV_ERR_INT_MSG_NUM_SHFT                                                0x1b
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_FATAL_ERR_MSG_RX_BMSK                                                   0x40
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_FATAL_ERR_MSG_RX_SHFT                                                    0x6
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_NON_FATAL_ERR_MSG_RX_BMSK                                               0x20
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_NON_FATAL_ERR_MSG_RX_SHFT                                                0x5
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_FIRST_UNCORR_FATAL_BMSK                                                 0x10
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_FIRST_UNCORR_FATAL_SHFT                                                  0x4
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_MUL_ERR_FATAL_NON_FATAL_RX_BMSK                                          0x8
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_MUL_ERR_FATAL_NON_FATAL_RX_SHFT                                          0x3
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ERR_FATAL_NON_FATAL_RX_BMSK                                              0x4
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ERR_FATAL_NON_FATAL_RX_SHFT                                              0x2
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_MUL_ERR_COR_RX_BMSK                                                      0x2
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_MUL_ERR_COR_RX_SHFT                                                      0x1
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ERR_COR_RX_BMSK                                                          0x1
#define HWIO_PCIE_0_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ERR_COR_RX_SHFT                                                          0x0

#define HWIO_PCIE_0_TYPE0_DUMMY_ERR_SRC_ID_REG_ADDR                                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000134)
#define HWIO_PCIE_0_TYPE0_DUMMY_ERR_SRC_ID_REG_OFFS                                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000134)
#define HWIO_PCIE_0_TYPE0_DUMMY_ERR_SRC_ID_REG_RMSK                                                                   0xffffffff
#define HWIO_PCIE_0_TYPE0_DUMMY_ERR_SRC_ID_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DUMMY_ERR_SRC_ID_REG_ADDR, HWIO_PCIE_0_TYPE0_DUMMY_ERR_SRC_ID_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DUMMY_ERR_SRC_ID_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DUMMY_ERR_SRC_ID_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DUMMY_ERR_SRC_ID_REG_ERR_FATAL_NON_FATAL_SOURCE_ID_BMSK                                     0xffff0000
#define HWIO_PCIE_0_TYPE0_DUMMY_ERR_SRC_ID_REG_ERR_FATAL_NON_FATAL_SOURCE_ID_SHFT                                           0x10
#define HWIO_PCIE_0_TYPE0_DUMMY_ERR_SRC_ID_REG_ERR_COR_SOURCE_ID_BMSK                                                     0xffff
#define HWIO_PCIE_0_TYPE0_DUMMY_ERR_SRC_ID_REG_ERR_COR_SOURCE_ID_SHFT                                                        0x0

#define HWIO_PCIE_0_TYPE0_TLP_PREFIX_LOG_REG_1_ADDR                                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000138)
#define HWIO_PCIE_0_TYPE0_TLP_PREFIX_LOG_REG_1_OFFS                                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000138)
#define HWIO_PCIE_0_TYPE0_TLP_PREFIX_LOG_REG_1_RMSK                                                                   0xffffffff
#define HWIO_PCIE_0_TYPE0_TLP_PREFIX_LOG_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_TLP_PREFIX_LOG_REG_1_ADDR, HWIO_PCIE_0_TYPE0_TLP_PREFIX_LOG_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_TLP_PREFIX_LOG_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_TLP_PREFIX_LOG_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_TLP_PREFIX_LOG_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_TLP_PREFIX_LOG_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_TLP_PREFIX_LOG_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_TLP_PREFIX_LOG_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_TLP_PREFIX_LOG_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_TLP_PREFIX_LOG_REG_1_TLP_PREFIX_LOG_REG_BMSK                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_TLP_PREFIX_LOG_REG_1_TLP_PREFIX_LOG_REG_SHFT                                                       0x0

#define HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000148)
#define HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000148)
#define HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_ADDR, HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_IN)
#define HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_TPH_REQ_NEXT_PTR_BMSK                                                   0xfff00000
#define HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_TPH_REQ_NEXT_PTR_SHFT                                                         0x14
#define HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_TPH_REQ_CAP_VER_BMSK                                                       0xf0000
#define HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_TPH_REQ_CAP_VER_SHFT                                                          0x10
#define HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_PCIE_EXT_CAP_ID_BMSK                                                        0xffff
#define HWIO_PCIE_0_TYPE0_TPH_EXT_CAP_HDR_REG_PCIE_EXT_CAP_ID_SHFT                                                           0x0

#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000014c)
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000014c)
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_ADDR, HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_IN)
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_RSVDP_27_BMSK                                                           0xf8000000
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_RSVDP_27_SHFT                                                                 0x1b
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_SIZE_BMSK                                           0x7ff0000
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_SIZE_SHFT                                                0x10
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_RSVDP_11_BMSK                                                               0xf800
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_RSVDP_11_SHFT                                                                  0xb
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_1_BMSK                                              0x400
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_1_SHFT                                                0xa
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_0_BMSK                                              0x200
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_0_SHFT                                                0x9
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_EXTENDED_TPH_BMSK                                                    0x100
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_EXTENDED_TPH_SHFT                                                      0x8
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_RSVDP_3_BMSK                                                                  0xf8
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_RSVDP_3_SHFT                                                                   0x3
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_DEVICE_SPEC_BMSK                                                       0x4
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_DEVICE_SPEC_SHFT                                                       0x2
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_INT_VEC_BMSK                                                       0x2
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_INT_VEC_SHFT                                                       0x1
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_NO_ST_MODE_BMSK                                                        0x1
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_NO_ST_MODE_SHFT                                                        0x0

#define HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000150)
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000150)
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_ADDR, HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_IN)
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_RSVDP_10_BMSK                                                       0xfffffc00
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_RSVDP_10_SHFT                                                              0xa
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_TPH_REQ_CTRL_REQ_EN_BMSK                                                 0x300
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_TPH_REQ_CTRL_REQ_EN_SHFT                                                   0x8
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_RSVDP_3_BMSK                                                              0xf8
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_RSVDP_3_SHFT                                                               0x3
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_TPH_REQ_ST_MODE_SELECT_BMSK                                                0x7
#define HWIO_PCIE_0_TYPE0_TPH_REQ_CONTROL_REG_REG_TPH_REQ_ST_MODE_SELECT_SHFT                                                0x0

#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_ADDR                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000050)
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_OFFS                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_RMSK                                                          0x1ffffff
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_ADDR, HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_PVM_SUPPORT_BMSK                                          0x1000000
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_PVM_SUPPORT_SHFT                                               0x18
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_64_BIT_ADDR_CAP_BMSK                                   0x800000
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_64_BIT_ADDR_CAP_SHFT                                       0x17
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_MULTIPLE_MSG_EN_BMSK                                   0x700000
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_MULTIPLE_MSG_EN_SHFT                                       0x14
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_MULTIPLE_MSG_CAP_BMSK                                   0xe0000
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_MULTIPLE_MSG_CAP_SHFT                                      0x11
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_ENABLE_BMSK                                             0x10000
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_ENABLE_SHFT                                                0x10
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_CAP_NEXT_OFFSET_BMSK                                     0xff00
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_CAP_NEXT_OFFSET_SHFT                                        0x8
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_CAP_ID_BMSK                                                0xff
#define HWIO_PCIE_0_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_CAP_ID_SHFT                                                 0x0

#define HWIO_PCIE_0_TYPE0_MSI_LOWER_32_1_ADDR                                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000054)
#define HWIO_PCIE_0_TYPE0_MSI_LOWER_32_1_OFFS                                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_0_TYPE0_MSI_LOWER_32_1_RMSK                                                                         0xfffffffc
#define HWIO_PCIE_0_TYPE0_MSI_LOWER_32_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_LOWER_32_1_ADDR, HWIO_PCIE_0_TYPE0_MSI_LOWER_32_1_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_LOWER_32_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_LOWER_32_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_LOWER_32_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_LOWER_32_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_LOWER_32_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_LOWER_32_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_LOWER_32_1_IN)
#define HWIO_PCIE_0_TYPE0_MSI_LOWER_32_1_PCI_MSI_LOWER_32_BMSK                                                        0xfffffffc
#define HWIO_PCIE_0_TYPE0_MSI_LOWER_32_1_PCI_MSI_LOWER_32_SHFT                                                               0x2

#define HWIO_PCIE_0_TYPE0_MSI_UPPER_32_1_ADDR                                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000058)
#define HWIO_PCIE_0_TYPE0_MSI_UPPER_32_1_OFFS                                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_0_TYPE0_MSI_UPPER_32_1_RMSK                                                                         0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_UPPER_32_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_UPPER_32_1_ADDR, HWIO_PCIE_0_TYPE0_MSI_UPPER_32_1_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_UPPER_32_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_UPPER_32_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_UPPER_32_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_UPPER_32_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_UPPER_32_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_UPPER_32_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_UPPER_32_1_IN)
#define HWIO_PCIE_0_TYPE0_MSI_UPPER_32_1_PCI_MSI_UPPER_32_BMSK                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_UPPER_32_1_PCI_MSI_UPPER_32_SHFT                                                               0x0

#define HWIO_PCIE_0_TYPE0_MSI_DATA_REG_1_ADDR                                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_0_TYPE0_MSI_DATA_REG_1_OFFS                                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_0_TYPE0_MSI_DATA_REG_1_RMSK                                                                         0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_DATA_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_DATA_REG_1_ADDR, HWIO_PCIE_0_TYPE0_MSI_DATA_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_DATA_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_DATA_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_DATA_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_DATA_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_DATA_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_DATA_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_DATA_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_MSI_DATA_REG_1_MSI_DATA_REG_BMSK                                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_DATA_REG_1_MSI_DATA_REG_SHFT                                                                   0x0

#define HWIO_PCIE_0_TYPE0_MSI_MASK_REG_1_ADDR                                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000060)
#define HWIO_PCIE_0_TYPE0_MSI_MASK_REG_1_OFFS                                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_0_TYPE0_MSI_MASK_REG_1_RMSK                                                                         0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_MASK_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_MASK_REG_1_ADDR, HWIO_PCIE_0_TYPE0_MSI_MASK_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_MASK_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_MASK_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_MASK_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_MASK_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_MASK_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_MASK_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_MASK_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_MSI_MASK_REG_1_MSI_MASK_REG_BMSK                                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_MASK_REG_1_MSI_MASK_REG_SHFT                                                                   0x0

#define HWIO_PCIE_0_TYPE0_MSI_PENDING_BIT_REG_1_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000064)
#define HWIO_PCIE_0_TYPE0_MSI_PENDING_BIT_REG_1_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_0_TYPE0_MSI_PENDING_BIT_REG_1_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_PENDING_BIT_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_PENDING_BIT_REG_1_ADDR, HWIO_PCIE_0_TYPE0_MSI_PENDING_BIT_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_PENDING_BIT_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_PENDING_BIT_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_PENDING_BIT_REG_1_PCI_MSI_PENDING_BIT_BMSK                                              0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_PENDING_BIT_REG_1_PCI_MSI_PENDING_BIT_SHFT                                                     0x0

#define HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000001d4)
#define HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000001d4)
#define HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_ADDR, HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_NEXT_OFFSET_BMSK                                                          0xfff00000
#define HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_NEXT_OFFSET_SHFT                                                                0x14
#define HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_CAP_VERSION_BMSK                                                             0xf0000
#define HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_CAP_VERSION_SHFT                                                                0x10
#define HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_CAP_ID_BMSK                                                                   0xffff
#define HWIO_PCIE_0_TYPE0_LTR_CAP_HDR_REG_1_CAP_ID_SHFT                                                                      0x0

#define HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000001d8)
#define HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000001d8)
#define HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_RMSK                                                                      0x1fff1fff
#define HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_ADDR, HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_ADDR,v)
#define HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_ADDR,m,v,HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_IN)
#define HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_MAX_NO_SNOOP_LAT_SCALE_BMSK                                               0x1c000000
#define HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_MAX_NO_SNOOP_LAT_SCALE_SHFT                                                     0x1a
#define HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_MAX_NO_SNOOP_LAT_BMSK                                                      0x3ff0000
#define HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_MAX_NO_SNOOP_LAT_SHFT                                                           0x10
#define HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_MAX_SNOOP_LAT_SCALE_BMSK                                                      0x1c00
#define HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_MAX_SNOOP_LAT_SCALE_SHFT                                                         0xa
#define HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_MAX_SNOOP_LAT_BMSK                                                             0x3ff
#define HWIO_PCIE_0_TYPE0_LTR_LATENCY_REG_1_MAX_SNOOP_LAT_SHFT                                                               0x0

#define HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000700)
#define HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000700)
#define HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_ADDR, HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_RMSK)
#define HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_ADDR, m)
#define HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_ADDR,v)
#define HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_ADDR,m,v,HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_IN)
#define HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_REPLAY_TIME_LIMIT_BMSK                                                    0xffff0000
#define HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_REPLAY_TIME_LIMIT_SHFT                                                          0x10
#define HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_ROUND_TRIP_LATENCY_TIME_LIMIT_BMSK                                            0xffff
#define HWIO_PCIE_0_TYPE0_ACK_LATENCY_TIMER_ROUND_TRIP_LATENCY_TIME_LIMIT_SHFT                                               0x0

#define HWIO_PCIE_0_TYPE0_VENDOR_SPEC_DLLP_REG_ADDR                                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000704)
#define HWIO_PCIE_0_TYPE0_VENDOR_SPEC_DLLP_REG_OFFS                                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000704)
#define HWIO_PCIE_0_TYPE0_VENDOR_SPEC_DLLP_REG_RMSK                                                                   0xffffffff
#define HWIO_PCIE_0_TYPE0_VENDOR_SPEC_DLLP_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VENDOR_SPEC_DLLP_REG_ADDR, HWIO_PCIE_0_TYPE0_VENDOR_SPEC_DLLP_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_VENDOR_SPEC_DLLP_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VENDOR_SPEC_DLLP_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VENDOR_SPEC_DLLP_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VENDOR_SPEC_DLLP_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VENDOR_SPEC_DLLP_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VENDOR_SPEC_DLLP_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_VENDOR_SPEC_DLLP_REG_IN)
#define HWIO_PCIE_0_TYPE0_VENDOR_SPEC_DLLP_REG_VENDOR_SPEC_DLLP_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_TYPE0_VENDOR_SPEC_DLLP_REG_VENDOR_SPEC_DLLP_SHFT                                                         0x0

#define HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_ADDR                                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000708)
#define HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_OFFS                                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000708)
#define HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_RMSK                                                                         0xff3f0fff
#define HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_ADDR, HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_IN)
#define HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_CPL_SENT_COUNT_BMSK                                                          0xff000000
#define HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_CPL_SENT_COUNT_SHFT                                                                0x18
#define HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_LINK_STATE_BMSK                                                                0x3f0000
#define HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_LINK_STATE_SHFT                                                                    0x10
#define HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_FORCED_LTSSM_BMSK                                                                 0xf00
#define HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_FORCED_LTSSM_SHFT                                                                   0x8
#define HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_LINK_NUM_BMSK                                                                      0xff
#define HWIO_PCIE_0_TYPE0_PORT_FORCE_REG_LINK_NUM_SHFT                                                                       0x0

#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000070c)
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000070c)
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_RMSK                                                                    0x7fffffff
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_ADDR, HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_IN)
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_ENTER_ASPM_BMSK                                                         0x40000000
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_ENTER_ASPM_SHFT                                                               0x1e
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_L1_ENTRANCE_LATENCY_BMSK                                                0x38000000
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_L1_ENTRANCE_LATENCY_SHFT                                                      0x1b
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_L0_ENTRANCE_LATENCY_BMSK                                                 0x7000000
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_L0_ENTRANCE_LATENCY_SHFT                                                      0x18
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_COMMON_CLK_N_FTS_BMSK                                                     0xff0000
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_COMMON_CLK_N_FTS_SHFT                                                         0x10
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_ACK_N_FTS_BMSK                                                              0xff00
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_ACK_N_FTS_SHFT                                                                 0x8
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_ACK_FREQ_BMSK                                                                 0xff
#define HWIO_PCIE_0_TYPE0_ACK_F_ASPM_CTRL_REG_ACK_FREQ_SHFT                                                                  0x0

#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_ADDR                                                                     (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000710)
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_OFFS                                                                     (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000710)
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_RMSK                                                                      0xf3f0fef
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_ADDR, HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_IN)
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_TRANSMIT_LANE_REVERSALE_ENABLE_BMSK                                       0x8000000
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_TRANSMIT_LANE_REVERSALE_ENABLE_SHFT                                            0x1b
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_EXTENDED_SYNCH_BMSK                                                       0x4000000
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_EXTENDED_SYNCH_SHFT                                                            0x1a
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_CORRUPT_LCRC_ENABLE_BMSK                                                  0x2000000
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_CORRUPT_LCRC_ENABLE_SHFT                                                       0x19
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_BEACON_ENABLE_BMSK                                                        0x1000000
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_BEACON_ENABLE_SHFT                                                             0x18
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_LINK_CAPABLE_BMSK                                                          0x3f0000
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_LINK_CAPABLE_SHFT                                                              0x10
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_LINK_RATE_BMSK                                                                0xf00
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_LINK_RATE_SHFT                                                                  0x8
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_FAST_LINK_MODE_BMSK                                                            0x80
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_FAST_LINK_MODE_SHFT                                                             0x7
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_LINK_DISABLE_BMSK                                                              0x40
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_LINK_DISABLE_SHFT                                                               0x6
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_DLL_LINK_EN_BMSK                                                               0x20
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_DLL_LINK_EN_SHFT                                                                0x5
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_RESET_ASSERT_BMSK                                                               0x8
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_RESET_ASSERT_SHFT                                                               0x3
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_LOOPBACK_ENABLE_BMSK                                                            0x4
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_LOOPBACK_ENABLE_SHFT                                                            0x2
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_SCRAMBLE_DISABLE_BMSK                                                           0x2
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_SCRAMBLE_DISABLE_SHFT                                                           0x1
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_VENDOR_SPECIFIC_DLLP_REQ_BMSK                                                   0x1
#define HWIO_PCIE_0_TYPE0_PORT_LINK_CTRL_REG_VENDOR_SPECIFIC_DLLP_REQ_SHFT                                                   0x0

#define HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_ADDR                                                                          (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000714)
#define HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_OFFS                                                                          (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000714)
#define HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_RMSK                                                                          0x83ffffff
#define HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_ADDR, HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_IN)
#define HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_DISABLE_LANE_TO_LANE_DESKEW_BMSK                                              0x80000000
#define HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_DISABLE_LANE_TO_LANE_DESKEW_SHFT                                                    0x1f
#define HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_ACK_NAK_DISABLE_BMSK                                                           0x2000000
#define HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_ACK_NAK_DISABLE_SHFT                                                                0x19
#define HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_FLOW_CTRL_DISABLE_BMSK                                                         0x1000000
#define HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_FLOW_CTRL_DISABLE_SHFT                                                              0x18
#define HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_INSERT_LANE_SKEW_BMSK                                                           0xffffff
#define HWIO_PCIE_0_TYPE0_LANE_SKEW_REG_INSERT_LANE_SKEW_SHFT                                                                0x0

#define HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000718)
#define HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000718)
#define HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_RMSK                                                                0x1fffc0ff
#define HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_ADDR, HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_RMSK)
#define HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_ADDR, m)
#define HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_ADDR,v)
#define HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_ADDR,m,v,HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_IN)
#define HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_UPDATE_FREQ_TIMER_BMSK                                              0x1f000000
#define HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_UPDATE_FREQ_TIMER_SHFT                                                    0x18
#define HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_ACK_NAK_BMSK                                                0xf80000
#define HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_ACK_NAK_SHFT                                                    0x13
#define HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_REPLAY_TIMER_BMSK                                            0x7c000
#define HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_REPLAY_TIMER_SHFT                                                0xe
#define HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_MAX_FUNC_NUM_BMSK                                                         0xff
#define HWIO_PCIE_0_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_MAX_FUNC_NUM_SHFT                                                          0x0

#define HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_ADDR                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000071c)
#define HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_OFFS                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000071c)
#define HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_ADDR, HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_IN)
#define HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_MASK_RADM_1_BMSK                                                  0xffff0000
#define HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_MASK_RADM_1_SHFT                                                        0x10
#define HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_DISABLE_FC_WD_TIMER_BMSK                                              0x8000
#define HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_DISABLE_FC_WD_TIMER_SHFT                                                 0xf
#define HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_EIDLE_TIMER_BMSK                                                      0x7800
#define HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_EIDLE_TIMER_SHFT                                                         0xb
#define HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_SKP_INT_VAL_BMSK                                                       0x7ff
#define HWIO_PCIE_0_TYPE0_SYMBOL_TIMER_FILTER_1_REG_SKP_INT_VAL_SHFT                                                         0x0

#define HWIO_PCIE_0_TYPE0_FILTER_MASK_REG_2_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000720)
#define HWIO_PCIE_0_TYPE0_FILTER_MASK_REG_2_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000720)
#define HWIO_PCIE_0_TYPE0_FILTER_MASK_REG_2_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_FILTER_MASK_REG_2_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_FILTER_MASK_REG_2_ADDR, HWIO_PCIE_0_TYPE0_FILTER_MASK_REG_2_RMSK)
#define HWIO_PCIE_0_TYPE0_FILTER_MASK_REG_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_FILTER_MASK_REG_2_ADDR, m)
#define HWIO_PCIE_0_TYPE0_FILTER_MASK_REG_2_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_FILTER_MASK_REG_2_ADDR,v)
#define HWIO_PCIE_0_TYPE0_FILTER_MASK_REG_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_FILTER_MASK_REG_2_ADDR,m,v,HWIO_PCIE_0_TYPE0_FILTER_MASK_REG_2_IN)
#define HWIO_PCIE_0_TYPE0_FILTER_MASK_REG_2_MASK_RADM_2_BMSK                                                          0xffffffff
#define HWIO_PCIE_0_TYPE0_FILTER_MASK_REG_2_MASK_RADM_2_SHFT                                                                 0x0

#define HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000724)
#define HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OFFS                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000724)
#define HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR, HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_IN)
#define HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_RSVDP_1_BMSK                                         0xfffffffe
#define HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_RSVDP_1_SHFT                                                0x1
#define HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OB_RD_SPLIT_BURST_EN_BMSK                                   0x1
#define HWIO_PCIE_0_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OB_RD_SPLIT_BURST_EN_SHFT                                   0x0

#define HWIO_PCIE_0_TYPE0_DEBUG_REG_0_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000728)
#define HWIO_PCIE_0_TYPE0_DEBUG_REG_0_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000728)
#define HWIO_PCIE_0_TYPE0_DEBUG_REG_0_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_DEBUG_REG_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DEBUG_REG_0_ADDR, HWIO_PCIE_0_TYPE0_DEBUG_REG_0_RMSK)
#define HWIO_PCIE_0_TYPE0_DEBUG_REG_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DEBUG_REG_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DEBUG_REG_0_DEB_REG_0_BMSK                                                                  0xffffffff
#define HWIO_PCIE_0_TYPE0_DEBUG_REG_0_DEB_REG_0_SHFT                                                                         0x0

#define HWIO_PCIE_0_TYPE0_DEBUG_REG_1_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000072c)
#define HWIO_PCIE_0_TYPE0_DEBUG_REG_1_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000072c)
#define HWIO_PCIE_0_TYPE0_DEBUG_REG_1_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_DEBUG_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DEBUG_REG_1_ADDR, HWIO_PCIE_0_TYPE0_DEBUG_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_DEBUG_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DEBUG_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DEBUG_REG_1_DEB_REG_1_BMSK                                                                  0xffffffff
#define HWIO_PCIE_0_TYPE0_DEBUG_REG_1_DEB_REG_1_SHFT                                                                         0x0

#define HWIO_PCIE_0_TYPE0_TX_P_FC_CREDIT_STATUS_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000730)
#define HWIO_PCIE_0_TYPE0_TX_P_FC_CREDIT_STATUS_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000730)
#define HWIO_PCIE_0_TYPE0_TX_P_FC_CREDIT_STATUS_RMSK                                                                     0xfffff
#define HWIO_PCIE_0_TYPE0_TX_P_FC_CREDIT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_TX_P_FC_CREDIT_STATUS_ADDR, HWIO_PCIE_0_TYPE0_TX_P_FC_CREDIT_STATUS_RMSK)
#define HWIO_PCIE_0_TYPE0_TX_P_FC_CREDIT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_TX_P_FC_CREDIT_STATUS_ADDR, m)
#define HWIO_PCIE_0_TYPE0_TX_P_FC_CREDIT_STATUS_TX_P_HEADER_FC_CREDIT_BMSK                                               0xff000
#define HWIO_PCIE_0_TYPE0_TX_P_FC_CREDIT_STATUS_TX_P_HEADER_FC_CREDIT_SHFT                                                   0xc
#define HWIO_PCIE_0_TYPE0_TX_P_FC_CREDIT_STATUS_TX_P_DATA_FC_CREDIT_BMSK                                                   0xfff
#define HWIO_PCIE_0_TYPE0_TX_P_FC_CREDIT_STATUS_TX_P_DATA_FC_CREDIT_SHFT                                                     0x0

#define HWIO_PCIE_0_TYPE0_TX_NP_FC_CREDIT_STATUS_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000734)
#define HWIO_PCIE_0_TYPE0_TX_NP_FC_CREDIT_STATUS_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000734)
#define HWIO_PCIE_0_TYPE0_TX_NP_FC_CREDIT_STATUS_RMSK                                                                    0xfffff
#define HWIO_PCIE_0_TYPE0_TX_NP_FC_CREDIT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_TX_NP_FC_CREDIT_STATUS_ADDR, HWIO_PCIE_0_TYPE0_TX_NP_FC_CREDIT_STATUS_RMSK)
#define HWIO_PCIE_0_TYPE0_TX_NP_FC_CREDIT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_TX_NP_FC_CREDIT_STATUS_ADDR, m)
#define HWIO_PCIE_0_TYPE0_TX_NP_FC_CREDIT_STATUS_TX_NP_HEADER_FC_CREDIT_BMSK                                             0xff000
#define HWIO_PCIE_0_TYPE0_TX_NP_FC_CREDIT_STATUS_TX_NP_HEADER_FC_CREDIT_SHFT                                                 0xc
#define HWIO_PCIE_0_TYPE0_TX_NP_FC_CREDIT_STATUS_TX_NP_DATA_FC_CREDIT_BMSK                                                 0xfff
#define HWIO_PCIE_0_TYPE0_TX_NP_FC_CREDIT_STATUS_TX_NP_DATA_FC_CREDIT_SHFT                                                   0x0

#define HWIO_PCIE_0_TYPE0_TX_CPL_FC_CREDIT_STATUS_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000738)
#define HWIO_PCIE_0_TYPE0_TX_CPL_FC_CREDIT_STATUS_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000738)
#define HWIO_PCIE_0_TYPE0_TX_CPL_FC_CREDIT_STATUS_RMSK                                                                   0xfffff
#define HWIO_PCIE_0_TYPE0_TX_CPL_FC_CREDIT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_TX_CPL_FC_CREDIT_STATUS_ADDR, HWIO_PCIE_0_TYPE0_TX_CPL_FC_CREDIT_STATUS_RMSK)
#define HWIO_PCIE_0_TYPE0_TX_CPL_FC_CREDIT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_TX_CPL_FC_CREDIT_STATUS_ADDR, m)
#define HWIO_PCIE_0_TYPE0_TX_CPL_FC_CREDIT_STATUS_TX_CPL_HEADER_FC_CREDIT_BMSK                                           0xff000
#define HWIO_PCIE_0_TYPE0_TX_CPL_FC_CREDIT_STATUS_TX_CPL_HEADER_FC_CREDIT_SHFT                                               0xc
#define HWIO_PCIE_0_TYPE0_TX_CPL_FC_CREDIT_STATUS_TX_CPL_DATA_FC_CREDIT_BMSK                                               0xfff
#define HWIO_PCIE_0_TYPE0_TX_CPL_FC_CREDIT_STATUS_TX_CPL_DATA_FC_CREDIT_SHFT                                                 0x0

#define HWIO_PCIE_0_TYPE0_Q_STATUS_ADDR                                                                               (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000073c)
#define HWIO_PCIE_0_TYPE0_Q_STATUS_OFFS                                                                               (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000073c)
#define HWIO_PCIE_0_TYPE0_Q_STATUS_RMSK                                                                               0x9fff0007
#define HWIO_PCIE_0_TYPE0_Q_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_Q_STATUS_ADDR, HWIO_PCIE_0_TYPE0_Q_STATUS_RMSK)
#define HWIO_PCIE_0_TYPE0_Q_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_Q_STATUS_ADDR, m)
#define HWIO_PCIE_0_TYPE0_Q_STATUS_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_Q_STATUS_ADDR,v)
#define HWIO_PCIE_0_TYPE0_Q_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_Q_STATUS_ADDR,m,v,HWIO_PCIE_0_TYPE0_Q_STATUS_IN)
#define HWIO_PCIE_0_TYPE0_Q_STATUS_TIMER_MOD_FLOW_CONTROL_EN_BMSK                                                     0x80000000
#define HWIO_PCIE_0_TYPE0_Q_STATUS_TIMER_MOD_FLOW_CONTROL_EN_SHFT                                                           0x1f
#define HWIO_PCIE_0_TYPE0_Q_STATUS_TIMER_MOD_FLOW_CONTROL_BMSK                                                        0x1fff0000
#define HWIO_PCIE_0_TYPE0_Q_STATUS_TIMER_MOD_FLOW_CONTROL_SHFT                                                              0x10
#define HWIO_PCIE_0_TYPE0_Q_STATUS_RX_QUEUE_NON_EMPTY_BMSK                                                                   0x4
#define HWIO_PCIE_0_TYPE0_Q_STATUS_RX_QUEUE_NON_EMPTY_SHFT                                                                   0x2
#define HWIO_PCIE_0_TYPE0_Q_STATUS_TX_RETRY_BUFFER_NE_BMSK                                                                   0x2
#define HWIO_PCIE_0_TYPE0_Q_STATUS_TX_RETRY_BUFFER_NE_SHFT                                                                   0x1
#define HWIO_PCIE_0_TYPE0_Q_STATUS_RX_TLP_FC_CREDIT_NON_RETURN_BMSK                                                          0x1
#define HWIO_PCIE_0_TYPE0_Q_STATUS_RX_TLP_FC_CREDIT_NON_RETURN_SHFT                                                          0x0

#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_1_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000740)
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_1_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000740)
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_1_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_1_ADDR, HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_3_BMSK                                                       0xff000000
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_3_SHFT                                                             0x18
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_2_BMSK                                                         0xff0000
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_2_SHFT                                                             0x10
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_1_BMSK                                                           0xff00
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_1_SHFT                                                              0x8
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_0_BMSK                                                             0xff
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_0_SHFT                                                              0x0

#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_2_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000744)
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_2_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000744)
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_2_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_2_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_2_ADDR, HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_2_RMSK)
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_2_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_7_BMSK                                                       0xff000000
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_7_SHFT                                                             0x18
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_6_BMSK                                                         0xff0000
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_6_SHFT                                                             0x10
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_5_BMSK                                                           0xff00
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_5_SHFT                                                              0x8
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_4_BMSK                                                             0xff
#define HWIO_PCIE_0_TYPE0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_4_SHFT                                                              0x0

#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000748)
#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000748)
#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_RMSK                                                                        0xc0efffff
#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_VC_ORDERING_RX_Q_BMSK                                                       0x80000000
#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_VC_ORDERING_RX_Q_SHFT                                                             0x1f
#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_TLP_TYPE_ORDERING_VC0_BMSK                                                  0x40000000
#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_TLP_TYPE_ORDERING_VC0_SHFT                                                        0x1e
#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_VC0_P_TLP_Q_MODE_BMSK                                                         0xe00000
#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_VC0_P_TLP_Q_MODE_SHFT                                                             0x15
#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_VC0_P_HEADER_CREDIT_BMSK                                                       0xff000
#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_VC0_P_HEADER_CREDIT_SHFT                                                           0xc
#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_VC0_P_DATA_CREDIT_BMSK                                                           0xfff
#define HWIO_PCIE_0_TYPE0_VC0_P_RX_Q_CTRL_VC0_P_DATA_CREDIT_SHFT                                                             0x0

#define HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000074c)
#define HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000074c)
#define HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_RMSK                                                                         0xefffff
#define HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_VC0_NP_TLP_Q_MODE_BMSK                                                       0xe00000
#define HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_VC0_NP_TLP_Q_MODE_SHFT                                                           0x15
#define HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_VC0_NP_HEADER_CREDIT_BMSK                                                     0xff000
#define HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_VC0_NP_HEADER_CREDIT_SHFT                                                         0xc
#define HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_VC0_NP_DATA_CREDIT_BMSK                                                         0xfff
#define HWIO_PCIE_0_TYPE0_VC0_NP_RX_Q_CTRL_VC0_NP_DATA_CREDIT_SHFT                                                           0x0

#define HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000750)
#define HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000750)
#define HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_RMSK                                                                        0xefffff
#define HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_VC0_CPL_TLP_Q_MODE_BMSK                                                     0xe00000
#define HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_VC0_CPL_TLP_Q_MODE_SHFT                                                         0x15
#define HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_VC0_CPL_HEADER_CREDIT_BMSK                                                   0xff000
#define HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_VC0_CPL_HEADER_CREDIT_SHFT                                                       0xc
#define HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_VC0_CPL_DATA_CREDIT_BMSK                                                       0xfff
#define HWIO_PCIE_0_TYPE0_VC0_CPL_RX_Q_CTRL_VC0_CPL_DATA_CREDIT_SHFT                                                         0x0

#define HWIO_PCIE_0_TYPE0_VC1_P_RX_Q_CTRL_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000754)
#define HWIO_PCIE_0_TYPE0_VC1_P_RX_Q_CTRL_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000754)
#define HWIO_PCIE_0_TYPE0_VC1_P_RX_Q_CTRL_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_VC1_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC1_P_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC1_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC1_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC1_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC1_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC1_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC1_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC1_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC1_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC1_P_RX_Q_CTRL_VC1_P_RX_Q_CTRL_BMSK                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_VC1_P_RX_Q_CTRL_VC1_P_RX_Q_CTRL_SHFT                                                               0x0

#define HWIO_PCIE_0_TYPE0_VC1_NP_RX_Q_CTRL_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000758)
#define HWIO_PCIE_0_TYPE0_VC1_NP_RX_Q_CTRL_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000758)
#define HWIO_PCIE_0_TYPE0_VC1_NP_RX_Q_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_TYPE0_VC1_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC1_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC1_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC1_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC1_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC1_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC1_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC1_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC1_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC1_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC1_NP_RX_Q_CTRL_VC1_NP_RX_Q_CTRL_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_VC1_NP_RX_Q_CTRL_VC1_NP_RX_Q_CTRL_SHFT                                                             0x0

#define HWIO_PCIE_0_TYPE0_VC1_CPL_RX_Q_CTRL_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000075c)
#define HWIO_PCIE_0_TYPE0_VC1_CPL_RX_Q_CTRL_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000075c)
#define HWIO_PCIE_0_TYPE0_VC1_CPL_RX_Q_CTRL_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_VC1_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC1_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC1_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC1_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC1_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC1_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC1_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC1_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC1_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC1_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC1_CPL_RX_Q_CTRL_VC1_CPL_RX_Q_CTRL_BMSK                                                    0xffffffff
#define HWIO_PCIE_0_TYPE0_VC1_CPL_RX_Q_CTRL_VC1_CPL_RX_Q_CTRL_SHFT                                                           0x0

#define HWIO_PCIE_0_TYPE0_VC2_P_RX_Q_CTRL_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000760)
#define HWIO_PCIE_0_TYPE0_VC2_P_RX_Q_CTRL_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000760)
#define HWIO_PCIE_0_TYPE0_VC2_P_RX_Q_CTRL_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_VC2_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC2_P_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC2_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC2_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC2_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC2_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC2_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC2_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC2_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC2_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC2_P_RX_Q_CTRL_VC2_P_RX_Q_CTRL_BMSK                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_VC2_P_RX_Q_CTRL_VC2_P_RX_Q_CTRL_SHFT                                                               0x0

#define HWIO_PCIE_0_TYPE0_VC2_NP_RX_Q_CTRL_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000764)
#define HWIO_PCIE_0_TYPE0_VC2_NP_RX_Q_CTRL_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000764)
#define HWIO_PCIE_0_TYPE0_VC2_NP_RX_Q_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_TYPE0_VC2_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC2_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC2_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC2_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC2_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC2_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC2_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC2_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC2_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC2_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC2_NP_RX_Q_CTRL_VC2_NP_RX_Q_CTRL_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_VC2_NP_RX_Q_CTRL_VC2_NP_RX_Q_CTRL_SHFT                                                             0x0

#define HWIO_PCIE_0_TYPE0_VC2_CPL_RX_Q_CTRL_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000768)
#define HWIO_PCIE_0_TYPE0_VC2_CPL_RX_Q_CTRL_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000768)
#define HWIO_PCIE_0_TYPE0_VC2_CPL_RX_Q_CTRL_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_VC2_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC2_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC2_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC2_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC2_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC2_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC2_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC2_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC2_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC2_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC2_CPL_RX_Q_CTRL_VC2_CPL_RX_Q_CTRL_BMSK                                                    0xffffffff
#define HWIO_PCIE_0_TYPE0_VC2_CPL_RX_Q_CTRL_VC2_CPL_RX_Q_CTRL_SHFT                                                           0x0

#define HWIO_PCIE_0_TYPE0_VC3_P_RX_Q_CTRL_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000076c)
#define HWIO_PCIE_0_TYPE0_VC3_P_RX_Q_CTRL_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000076c)
#define HWIO_PCIE_0_TYPE0_VC3_P_RX_Q_CTRL_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_VC3_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC3_P_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC3_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC3_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC3_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC3_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC3_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC3_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC3_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC3_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC3_P_RX_Q_CTRL_VC3_P_RX_Q_CTRL_BMSK                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_VC3_P_RX_Q_CTRL_VC3_P_RX_Q_CTRL_SHFT                                                               0x0

#define HWIO_PCIE_0_TYPE0_VC3_NP_RX_Q_CTRL_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000770)
#define HWIO_PCIE_0_TYPE0_VC3_NP_RX_Q_CTRL_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000770)
#define HWIO_PCIE_0_TYPE0_VC3_NP_RX_Q_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_TYPE0_VC3_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC3_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC3_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC3_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC3_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC3_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC3_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC3_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC3_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC3_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC3_NP_RX_Q_CTRL_VC3_NP_RX_Q_CTRL_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_VC3_NP_RX_Q_CTRL_VC3_NP_RX_Q_CTRL_SHFT                                                             0x0

#define HWIO_PCIE_0_TYPE0_VC3_CPL_RX_Q_CTRL_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000774)
#define HWIO_PCIE_0_TYPE0_VC3_CPL_RX_Q_CTRL_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000774)
#define HWIO_PCIE_0_TYPE0_VC3_CPL_RX_Q_CTRL_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_VC3_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC3_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC3_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC3_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC3_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC3_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC3_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC3_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC3_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC3_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC3_CPL_RX_Q_CTRL_VC3_CPL_RX_Q_CTRL_BMSK                                                    0xffffffff
#define HWIO_PCIE_0_TYPE0_VC3_CPL_RX_Q_CTRL_VC3_CPL_RX_Q_CTRL_SHFT                                                           0x0

#define HWIO_PCIE_0_TYPE0_VC4_P_RX_Q_CTRL_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000778)
#define HWIO_PCIE_0_TYPE0_VC4_P_RX_Q_CTRL_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000778)
#define HWIO_PCIE_0_TYPE0_VC4_P_RX_Q_CTRL_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_VC4_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC4_P_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC4_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC4_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC4_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC4_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC4_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC4_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC4_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC4_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC4_P_RX_Q_CTRL_VC4_P_RX_Q_CTRL_BMSK                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_VC4_P_RX_Q_CTRL_VC4_P_RX_Q_CTRL_SHFT                                                               0x0

#define HWIO_PCIE_0_TYPE0_VC4_NP_RX_Q_CTRL_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000077c)
#define HWIO_PCIE_0_TYPE0_VC4_NP_RX_Q_CTRL_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000077c)
#define HWIO_PCIE_0_TYPE0_VC4_NP_RX_Q_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_TYPE0_VC4_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC4_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC4_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC4_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC4_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC4_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC4_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC4_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC4_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC4_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC4_NP_RX_Q_CTRL_VC4_NP_RX_Q_CTRL_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_VC4_NP_RX_Q_CTRL_VC4_NP_RX_Q_CTRL_SHFT                                                             0x0

#define HWIO_PCIE_0_TYPE0_VC4_CPL_RX_Q_CTRL_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000780)
#define HWIO_PCIE_0_TYPE0_VC4_CPL_RX_Q_CTRL_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000780)
#define HWIO_PCIE_0_TYPE0_VC4_CPL_RX_Q_CTRL_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_VC4_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC4_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC4_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC4_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC4_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC4_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC4_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC4_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC4_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC4_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC4_CPL_RX_Q_CTRL_VC4_CPL_RX_Q_CTRL_BMSK                                                    0xffffffff
#define HWIO_PCIE_0_TYPE0_VC4_CPL_RX_Q_CTRL_VC4_CPL_RX_Q_CTRL_SHFT                                                           0x0

#define HWIO_PCIE_0_TYPE0_VC5_P_RX_Q_CTRL_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000784)
#define HWIO_PCIE_0_TYPE0_VC5_P_RX_Q_CTRL_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000784)
#define HWIO_PCIE_0_TYPE0_VC5_P_RX_Q_CTRL_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_VC5_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC5_P_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC5_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC5_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC5_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC5_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC5_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC5_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC5_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC5_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC5_P_RX_Q_CTRL_VC5_P_RX_Q_CTRL_BMSK                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_VC5_P_RX_Q_CTRL_VC5_P_RX_Q_CTRL_SHFT                                                               0x0

#define HWIO_PCIE_0_TYPE0_VC5_NP_RX_Q_CTRL_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000788)
#define HWIO_PCIE_0_TYPE0_VC5_NP_RX_Q_CTRL_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000788)
#define HWIO_PCIE_0_TYPE0_VC5_NP_RX_Q_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_TYPE0_VC5_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC5_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC5_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC5_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC5_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC5_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC5_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC5_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC5_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC5_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC5_NP_RX_Q_CTRL_VC5_NP_RX_Q_CTRL_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_VC5_NP_RX_Q_CTRL_VC5_NP_RX_Q_CTRL_SHFT                                                             0x0

#define HWIO_PCIE_0_TYPE0_VC5_CPL_RX_Q_CTRL_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000078c)
#define HWIO_PCIE_0_TYPE0_VC5_CPL_RX_Q_CTRL_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000078c)
#define HWIO_PCIE_0_TYPE0_VC5_CPL_RX_Q_CTRL_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_VC5_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC5_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC5_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC5_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC5_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC5_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC5_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC5_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC5_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC5_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC5_CPL_RX_Q_CTRL_VC5_CPL_RX_Q_CTRL_BMSK                                                    0xffffffff
#define HWIO_PCIE_0_TYPE0_VC5_CPL_RX_Q_CTRL_VC5_CPL_RX_Q_CTRL_SHFT                                                           0x0

#define HWIO_PCIE_0_TYPE0_VC6_P_RX_Q_CTRL_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000790)
#define HWIO_PCIE_0_TYPE0_VC6_P_RX_Q_CTRL_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000790)
#define HWIO_PCIE_0_TYPE0_VC6_P_RX_Q_CTRL_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_VC6_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC6_P_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC6_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC6_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC6_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC6_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC6_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC6_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC6_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC6_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC6_P_RX_Q_CTRL_VC6_P_RX_Q_CTRL_BMSK                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_VC6_P_RX_Q_CTRL_VC6_P_RX_Q_CTRL_SHFT                                                               0x0

#define HWIO_PCIE_0_TYPE0_VC6_NP_RX_Q_CTRL_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000794)
#define HWIO_PCIE_0_TYPE0_VC6_NP_RX_Q_CTRL_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000794)
#define HWIO_PCIE_0_TYPE0_VC6_NP_RX_Q_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_TYPE0_VC6_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC6_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC6_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC6_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC6_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC6_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC6_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC6_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC6_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC6_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC6_NP_RX_Q_CTRL_VC6_NP_RX_Q_CTRL_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_VC6_NP_RX_Q_CTRL_VC6_NP_RX_Q_CTRL_SHFT                                                             0x0

#define HWIO_PCIE_0_TYPE0_VC6_CPL_RX_Q_CTRL_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000798)
#define HWIO_PCIE_0_TYPE0_VC6_CPL_RX_Q_CTRL_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000798)
#define HWIO_PCIE_0_TYPE0_VC6_CPL_RX_Q_CTRL_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_VC6_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC6_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC6_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC6_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC6_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC6_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC6_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC6_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC6_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC6_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC6_CPL_RX_Q_CTRL_VC6_CPL_RX_Q_CTRL_BMSK                                                    0xffffffff
#define HWIO_PCIE_0_TYPE0_VC6_CPL_RX_Q_CTRL_VC6_CPL_RX_Q_CTRL_SHFT                                                           0x0

#define HWIO_PCIE_0_TYPE0_VC7_P_RX_Q_CTRL_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000079c)
#define HWIO_PCIE_0_TYPE0_VC7_P_RX_Q_CTRL_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000079c)
#define HWIO_PCIE_0_TYPE0_VC7_P_RX_Q_CTRL_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_VC7_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC7_P_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC7_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC7_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC7_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC7_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC7_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC7_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC7_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC7_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC7_P_RX_Q_CTRL_VC7_P_RX_Q_CTRL_BMSK                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_VC7_P_RX_Q_CTRL_VC7_P_RX_Q_CTRL_SHFT                                                               0x0

#define HWIO_PCIE_0_TYPE0_VC7_NP_RX_Q_CTRL_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000007a0)
#define HWIO_PCIE_0_TYPE0_VC7_NP_RX_Q_CTRL_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000007a0)
#define HWIO_PCIE_0_TYPE0_VC7_NP_RX_Q_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_TYPE0_VC7_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC7_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC7_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC7_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC7_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC7_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC7_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC7_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC7_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC7_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC7_NP_RX_Q_CTRL_VC7_NP_RX_Q_CTRL_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_VC7_NP_RX_Q_CTRL_VC7_NP_RX_Q_CTRL_SHFT                                                             0x0

#define HWIO_PCIE_0_TYPE0_VC7_CPL_RX_Q_CTRL_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000007a4)
#define HWIO_PCIE_0_TYPE0_VC7_CPL_RX_Q_CTRL_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000007a4)
#define HWIO_PCIE_0_TYPE0_VC7_CPL_RX_Q_CTRL_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_VC7_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC7_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_0_TYPE0_VC7_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_0_TYPE0_VC7_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_VC7_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_VC7_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_VC7_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_VC7_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_VC7_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_0_TYPE0_VC7_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_0_TYPE0_VC7_CPL_RX_Q_CTRL_VC7_CPL_RX_Q_CTRL_BMSK                                                    0xffffffff
#define HWIO_PCIE_0_TYPE0_VC7_CPL_RX_Q_CTRL_VC7_CPL_RX_Q_CTRL_SHFT                                                           0x0

#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_ADDR                                                                          (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000080c)
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_OFFS                                                                          (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000080c)
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_RMSK                                                                            0x3fffff
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_ADDR, HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_IN)
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_GEN1_EI_INFERENCE_BMSK                                                          0x200000
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_GEN1_EI_INFERENCE_SHFT                                                              0x15
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_SEL_DEEMPHASIS_BMSK                                                             0x100000
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_SEL_DEEMPHASIS_SHFT                                                                 0x14
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_CONFIG_TX_COMP_RX_BMSK                                                           0x80000
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_CONFIG_TX_COMP_RX_SHFT                                                              0x13
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_CONFIG_PHY_TX_CHANGE_BMSK                                                        0x40000
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_CONFIG_PHY_TX_CHANGE_SHFT                                                           0x12
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_DIRECT_SPEED_CHANGE_BMSK                                                         0x20000
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_DIRECT_SPEED_CHANGE_SHFT                                                            0x11
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_NUM_OF_LANES_BMSK                                                                0x1ff00
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_NUM_OF_LANES_SHFT                                                                    0x8
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_FAST_TRAINING_SEQ_BMSK                                                              0xff
#define HWIO_PCIE_0_TYPE0_GEN2_CTRL_REG_FAST_TRAINING_SEQ_SHFT                                                               0x0

#define HWIO_PCIE_0_TYPE0_PHY_STATUS_REG_ADDR                                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000810)
#define HWIO_PCIE_0_TYPE0_PHY_STATUS_REG_OFFS                                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000810)
#define HWIO_PCIE_0_TYPE0_PHY_STATUS_REG_RMSK                                                                         0xffffffff
#define HWIO_PCIE_0_TYPE0_PHY_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PHY_STATUS_REG_ADDR, HWIO_PCIE_0_TYPE0_PHY_STATUS_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_PHY_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PHY_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PHY_STATUS_REG_PHY_STATUS_BMSK                                                              0xffffffff
#define HWIO_PCIE_0_TYPE0_PHY_STATUS_REG_PHY_STATUS_SHFT                                                                     0x0

#define HWIO_PCIE_0_TYPE0_PHY_CONTROL_REG_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000814)
#define HWIO_PCIE_0_TYPE0_PHY_CONTROL_REG_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000814)
#define HWIO_PCIE_0_TYPE0_PHY_CONTROL_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_PHY_CONTROL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PHY_CONTROL_REG_ADDR, HWIO_PCIE_0_TYPE0_PHY_CONTROL_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_PHY_CONTROL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PHY_CONTROL_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PHY_CONTROL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PHY_CONTROL_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PHY_CONTROL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PHY_CONTROL_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_PHY_CONTROL_REG_IN)
#define HWIO_PCIE_0_TYPE0_PHY_CONTROL_REG_PHY_CONTROL_BMSK                                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_PHY_CONTROL_REG_PHY_CONTROL_SHFT                                                                   0x0

#define HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_0_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000818)
#define HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_0_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000818)
#define HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_0_RMSK                                                                      0xff07
#define HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_0_ADDR, HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_0_RMSK)
#define HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_0_REMOTE_MAX_BRIDGE_TAG_BMSK                                                0xff00
#define HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_0_REMOTE_MAX_BRIDGE_TAG_SHFT                                                   0x8
#define HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_0_REMOTE_READ_REQ_SIZE_BMSK                                                    0x7
#define HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_0_REMOTE_READ_REQ_SIZE_SHFT                                                    0x0

#define HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_1_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000081c)
#define HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_1_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000081c)
#define HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_1_RMSK                                                                         0x1
#define HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_1_ADDR, HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_1_RMSK)
#define HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_1_ADDR, m)
#define HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_1_RESIZE_MASTER_RESPONSE_BMSK                                                  0x1
#define HWIO_PCIE_0_TYPE0_AXI_MASTER_CTRL_REG_1_RESIZE_MASTER_RESPONSE_SHFT                                                  0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_ADDR_REG_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000820)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_ADDR_REG_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000820)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_ADDR_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_ADDR_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_ADDR_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_ADDR_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_ADDR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_ADDR_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_ADDR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_ADDR_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_ADDR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_ADDR_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_ADDR_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_ADDR_REG_MSI_CTRL_ADDR_BMSK                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_ADDR_REG_MSI_CTRL_ADDR_SHFT                                                               0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_UPPER_ADDR_REG_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000824)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_UPPER_ADDR_REG_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000824)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_UPPER_ADDR_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_UPPER_ADDR_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_UPPER_ADDR_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_UPPER_ADDR_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_UPPER_ADDR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_UPPER_ADDR_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_UPPER_ADDR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_UPPER_ADDR_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_UPPER_ADDR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_UPPER_ADDR_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_UPPER_ADDR_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_UPPER_ADDR_REG_MSI_CTRL_UPPER_ADDR_BMSK                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_UPPER_ADDR_REG_MSI_CTRL_UPPER_ADDR_SHFT                                                   0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_EN_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000828)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_EN_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000828)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_EN_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_EN_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_EN_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_EN_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_EN_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_EN_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_EN_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_EN_REG_MSI_CTRL_INT_0_EN_BMSK                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_EN_REG_MSI_CTRL_INT_0_EN_SHFT                                                       0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_MASK_REG_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000082c)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_MASK_REG_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000082c)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_MASK_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_MASK_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_MASK_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_MASK_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_MASK_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_MASK_REG_MSI_CTRL_INT_0_MASK_BMSK                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_MASK_REG_MSI_CTRL_INT_0_MASK_SHFT                                                   0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_STATUS_REG_ADDR                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000830)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_STATUS_REG_OFFS                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000830)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_STATUS_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_STATUS_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_STATUS_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_STATUS_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_STATUS_REG_MSI_CTRL_INT_0_STATUS_BMSK                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_0_STATUS_REG_MSI_CTRL_INT_0_STATUS_SHFT                                               0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_EN_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000834)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_EN_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000834)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_EN_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_EN_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_EN_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_EN_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_EN_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_EN_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_EN_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_EN_REG_MSI_CTRL_INT_1_EN_BMSK                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_EN_REG_MSI_CTRL_INT_1_EN_SHFT                                                       0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_MASK_REG_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000838)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_MASK_REG_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000838)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_MASK_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_MASK_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_MASK_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_MASK_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_MASK_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_MASK_REG_MSI_CTRL_INT_1_MASK_BMSK                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_MASK_REG_MSI_CTRL_INT_1_MASK_SHFT                                                   0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_STATUS_REG_ADDR                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000083c)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_STATUS_REG_OFFS                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000083c)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_STATUS_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_STATUS_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_STATUS_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_STATUS_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_STATUS_REG_MSI_CTRL_INT_1_STATUS_BMSK                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_1_STATUS_REG_MSI_CTRL_INT_1_STATUS_SHFT                                               0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_EN_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000840)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_EN_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000840)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_EN_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_EN_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_EN_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_EN_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_EN_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_EN_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_EN_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_EN_REG_MSI_CTRL_INT_2_EN_BMSK                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_EN_REG_MSI_CTRL_INT_2_EN_SHFT                                                       0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_MASK_REG_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000844)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_MASK_REG_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000844)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_MASK_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_MASK_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_MASK_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_MASK_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_MASK_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_MASK_REG_MSI_CTRL_INT_2_MASK_BMSK                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_MASK_REG_MSI_CTRL_INT_2_MASK_SHFT                                                   0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_STATUS_REG_ADDR                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000848)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_STATUS_REG_OFFS                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000848)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_STATUS_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_STATUS_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_STATUS_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_STATUS_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_STATUS_REG_MSI_CTRL_INT_2_STATUS_BMSK                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_2_STATUS_REG_MSI_CTRL_INT_2_STATUS_SHFT                                               0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_EN_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000084c)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_EN_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000084c)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_EN_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_EN_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_EN_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_EN_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_EN_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_EN_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_EN_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_EN_REG_MSI_CTRL_INT_3_EN_BMSK                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_EN_REG_MSI_CTRL_INT_3_EN_SHFT                                                       0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_MASK_REG_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000850)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_MASK_REG_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000850)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_MASK_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_MASK_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_MASK_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_MASK_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_MASK_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_MASK_REG_MSI_CTRL_INT_3_MASK_BMSK                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_MASK_REG_MSI_CTRL_INT_3_MASK_SHFT                                                   0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_STATUS_REG_ADDR                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000854)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_STATUS_REG_OFFS                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000854)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_STATUS_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_STATUS_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_STATUS_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_STATUS_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_STATUS_REG_MSI_CTRL_INT_3_STATUS_BMSK                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_3_STATUS_REG_MSI_CTRL_INT_3_STATUS_SHFT                                               0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_EN_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000858)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_EN_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000858)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_EN_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_EN_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_EN_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_EN_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_EN_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_EN_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_EN_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_EN_REG_MSI_CTRL_INT_4_EN_BMSK                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_EN_REG_MSI_CTRL_INT_4_EN_SHFT                                                       0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_MASK_REG_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000085c)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_MASK_REG_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000085c)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_MASK_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_MASK_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_MASK_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_MASK_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_MASK_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_MASK_REG_MSI_CTRL_INT_4_MASK_BMSK                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_MASK_REG_MSI_CTRL_INT_4_MASK_SHFT                                                   0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_STATUS_REG_ADDR                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000860)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_STATUS_REG_OFFS                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000860)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_STATUS_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_STATUS_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_STATUS_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_STATUS_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_STATUS_REG_MSI_CTRL_INT_4_STATUS_BMSK                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_4_STATUS_REG_MSI_CTRL_INT_4_STATUS_SHFT                                               0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_EN_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000864)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_EN_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000864)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_EN_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_EN_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_EN_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_EN_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_EN_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_EN_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_EN_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_EN_REG_MSI_CTRL_INT_5_EN_BMSK                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_EN_REG_MSI_CTRL_INT_5_EN_SHFT                                                       0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_MASK_REG_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000868)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_MASK_REG_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000868)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_MASK_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_MASK_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_MASK_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_MASK_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_MASK_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_MASK_REG_MSI_CTRL_INT_5_MASK_BMSK                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_MASK_REG_MSI_CTRL_INT_5_MASK_SHFT                                                   0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_STATUS_REG_ADDR                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000086c)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_STATUS_REG_OFFS                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000086c)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_STATUS_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_STATUS_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_STATUS_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_STATUS_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_STATUS_REG_MSI_CTRL_INT_5_STATUS_BMSK                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_5_STATUS_REG_MSI_CTRL_INT_5_STATUS_SHFT                                               0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_EN_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000870)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_EN_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000870)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_EN_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_EN_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_EN_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_EN_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_EN_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_EN_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_EN_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_EN_REG_MSI_CTRL_INT_6_EN_BMSK                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_EN_REG_MSI_CTRL_INT_6_EN_SHFT                                                       0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_MASK_REG_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000874)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_MASK_REG_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000874)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_MASK_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_MASK_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_MASK_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_MASK_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_MASK_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_MASK_REG_MSI_CTRL_INT_6_MASK_BMSK                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_MASK_REG_MSI_CTRL_INT_6_MASK_SHFT                                                   0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_STATUS_REG_ADDR                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000878)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_STATUS_REG_OFFS                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000878)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_STATUS_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_STATUS_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_STATUS_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_STATUS_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_STATUS_REG_MSI_CTRL_INT_6_STATUS_BMSK                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_6_STATUS_REG_MSI_CTRL_INT_6_STATUS_SHFT                                               0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_EN_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000087c)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_EN_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000087c)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_EN_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_EN_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_EN_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_EN_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_EN_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_EN_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_EN_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_EN_REG_MSI_CTRL_INT_7_EN_BMSK                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_EN_REG_MSI_CTRL_INT_7_EN_SHFT                                                       0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_MASK_REG_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000880)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_MASK_REG_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000880)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_MASK_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_MASK_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_MASK_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_MASK_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_MASK_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_MASK_REG_MSI_CTRL_INT_7_MASK_BMSK                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_MASK_REG_MSI_CTRL_INT_7_MASK_SHFT                                                   0x0

#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_STATUS_REG_ADDR                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000884)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_STATUS_REG_OFFS                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000884)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_STATUS_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_STATUS_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_STATUS_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_STATUS_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_STATUS_REG_MSI_CTRL_INT_7_STATUS_BMSK                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_CTRL_INT_7_STATUS_REG_MSI_CTRL_INT_7_STATUS_SHFT                                               0x0

#define HWIO_PCIE_0_TYPE0_MSI_GPIO_IO_REG_ADDR                                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000888)
#define HWIO_PCIE_0_TYPE0_MSI_GPIO_IO_REG_OFFS                                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000888)
#define HWIO_PCIE_0_TYPE0_MSI_GPIO_IO_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_GPIO_IO_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_GPIO_IO_REG_ADDR, HWIO_PCIE_0_TYPE0_MSI_GPIO_IO_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MSI_GPIO_IO_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MSI_GPIO_IO_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MSI_GPIO_IO_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MSI_GPIO_IO_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MSI_GPIO_IO_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MSI_GPIO_IO_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MSI_GPIO_IO_REG_IN)
#define HWIO_PCIE_0_TYPE0_MSI_GPIO_IO_REG_MSI_GPIO_REG_BMSK                                                           0xffffffff
#define HWIO_PCIE_0_TYPE0_MSI_GPIO_IO_REG_MSI_GPIO_REG_SHFT                                                                  0x0

#define HWIO_PCIE_0_TYPE0_GEN3_RELATED_REG_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000890)
#define HWIO_PCIE_0_TYPE0_GEN3_RELATED_REG_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000890)
#define HWIO_PCIE_0_TYPE0_GEN3_RELATED_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_0_TYPE0_GEN3_RELATED_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_GEN3_RELATED_REG_ADDR, HWIO_PCIE_0_TYPE0_GEN3_RELATED_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_GEN3_RELATED_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_GEN3_RELATED_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_GEN3_RELATED_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_GEN3_RELATED_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_GEN3_RELATED_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_GEN3_RELATED_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_GEN3_RELATED_REG_IN)
#define HWIO_PCIE_0_TYPE0_GEN3_RELATED_REG_GEN3_RELATED_REG_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_GEN3_RELATED_REG_GEN3_RELATED_REG_SHFT                                                             0x0

#define HWIO_PCIE_0_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000894)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000894)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_ADDR, HWIO_PCIE_0_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_IN)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_GEN3_EQ_LOCAL_FS_LF_REG_BMSK                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_GEN3_EQ_LOCAL_FS_LF_REG_SHFT                                               0x0

#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000898)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000898)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_ADDR, HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_RMSK)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_IN)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_GEN3_EQ_PSET_COEF_MAP_0_BMSK                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_GEN3_EQ_PSET_COEF_MAP_0_SHFT                                               0x0

#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_INDEX_REG_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000089c)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_INDEX_REG_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000089c)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_INDEX_REG_RMSK                                                                 0xffffffff
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_INDEX_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_INDEX_REG_ADDR, HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_INDEX_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_INDEX_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_INDEX_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_INDEX_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_INDEX_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_INDEX_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_INDEX_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_INDEX_REG_IN)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_INDEX_REG_GEN3_EQ_PSET_INDEX_REG_BMSK                                          0xffffffff
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_PSET_INDEX_REG_GEN3_EQ_PSET_INDEX_REG_SHFT                                                 0x0

#define HWIO_PCIE_0_TYPE0_PF_HIDDEN_REG_ADDR                                                                          (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008a0)
#define HWIO_PCIE_0_TYPE0_PF_HIDDEN_REG_OFFS                                                                          (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008a0)
#define HWIO_PCIE_0_TYPE0_PF_HIDDEN_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_0_TYPE0_PF_HIDDEN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PF_HIDDEN_REG_ADDR, HWIO_PCIE_0_TYPE0_PF_HIDDEN_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_PF_HIDDEN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PF_HIDDEN_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PF_HIDDEN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PF_HIDDEN_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PF_HIDDEN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PF_HIDDEN_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_PF_HIDDEN_REG_IN)
#define HWIO_PCIE_0_TYPE0_PF_HIDDEN_REG_PF_HIDDEN_REG_BMSK                                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_PF_HIDDEN_REG_PF_HIDDEN_REG_SHFT                                                                   0x0

#define HWIO_PCIE_0_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008a4)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_OFFS                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008a4)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR, HWIO_PCIE_0_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_IN)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_BMSK                    0xffffffff
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_SHFT                           0x0

#define HWIO_PCIE_0_TYPE0_GEN3_EQ_CONTROL_REG_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008a8)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_CONTROL_REG_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008a8)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_CONTROL_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_CONTROL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_GEN3_EQ_CONTROL_REG_ADDR, HWIO_PCIE_0_TYPE0_GEN3_EQ_CONTROL_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_CONTROL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_GEN3_EQ_CONTROL_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_CONTROL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_GEN3_EQ_CONTROL_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_CONTROL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_GEN3_EQ_CONTROL_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_GEN3_EQ_CONTROL_REG_IN)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_CONTROL_REG_GEN3_EQ_CONTROL_REG_BMSK                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_CONTROL_REG_GEN3_EQ_CONTROL_REG_SHFT                                                       0x0

#define HWIO_PCIE_0_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR                                                         (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008ac)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_OFFS                                                         (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008ac)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_RMSK                                                         0xffffffff
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR, HWIO_PCIE_0_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_IN)
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_BMSK                          0xffffffff
#define HWIO_PCIE_0_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_SHFT                                 0x0

#define HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008b8)
#define HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008b8)
#define HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_RMSK                                                                  0x873fffff
#define HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_ADDR, HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_RMSK)
#define HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_ADDR,m,v,HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_IN)
#define HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_PIPE_LOOPBACK_BMSK                                                    0x80000000
#define HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_PIPE_LOOPBACK_SHFT                                                          0x1f
#define HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_RXSTATUS_VALUE_BMSK                                                    0x7000000
#define HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_RXSTATUS_VALUE_SHFT                                                         0x18
#define HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_RXSTATUS_LANE_BMSK                                                      0x3f0000
#define HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_RXSTATUS_LANE_SHFT                                                          0x10
#define HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_LPBK_RXVALID_BMSK                                                         0xffff
#define HWIO_PCIE_0_TYPE0_PIPE_LOOPBACK_CONTROL_LPBK_RXVALID_SHFT                                                            0x0

#define HWIO_PCIE_0_TYPE0_MISC_CONTROL_1_REG_ADDR                                                                     (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008bc)
#define HWIO_PCIE_0_TYPE0_MISC_CONTROL_1_REG_OFFS                                                                     (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008bc)
#define HWIO_PCIE_0_TYPE0_MISC_CONTROL_1_REG_RMSK                                                                            0x1
#define HWIO_PCIE_0_TYPE0_MISC_CONTROL_1_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MISC_CONTROL_1_REG_ADDR, HWIO_PCIE_0_TYPE0_MISC_CONTROL_1_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_MISC_CONTROL_1_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_MISC_CONTROL_1_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_MISC_CONTROL_1_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_MISC_CONTROL_1_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_MISC_CONTROL_1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_MISC_CONTROL_1_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_MISC_CONTROL_1_REG_IN)
#define HWIO_PCIE_0_TYPE0_MISC_CONTROL_1_REG_DBI_RO_WR_EN_BMSK                                                               0x1
#define HWIO_PCIE_0_TYPE0_MISC_CONTROL_1_REG_DBI_RO_WR_EN_SHFT                                                               0x0

#define HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008cc)
#define HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008cc)
#define HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_RMSK                                                                 0xffffffff
#define HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_ADDR, HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_IN)
#define HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_RSVD_I_8_BMSK                                                        0xff000000
#define HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_RSVD_I_8_SHFT                                                              0x18
#define HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_RSVDP_1_BMSK                                                           0xfffffe
#define HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_RSVDP_1_SHFT                                                                0x1
#define HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_AUTO_FLUSH_EN_BMSK                                                          0x1
#define HWIO_PCIE_0_TYPE0_LINK_FLUSH_CONTROL_REG_AUTO_FLUSH_EN_SHFT                                                          0x0

#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008d0)
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_OFFS                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008d0)
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RMSK                                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR, HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_IN)
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_16_BMSK                                               0xffff0000
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_16_SHFT                                                     0x10
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_MAP_BMSK                                    0xfc00
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_MAP_SHFT                                       0xa
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_3_BMSK                                                     0x3f8
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_3_SHFT                                                       0x3
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_VENDORID_BMSK                                  0x4
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_VENDORID_SHFT                                  0x2
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_1_BMSK                                                       0x2
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_1_SHFT                                                       0x1
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_GLOBAL_BMSK                                    0x1
#define HWIO_PCIE_0_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_GLOBAL_SHFT                                    0x0

#define HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_ADDR                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008d4)
#define HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_OFFS                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008d4)
#define HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_RMSK                                                                 0x1ff
#define HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_ADDR, HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_IN)
#define HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_LINK_TIMEOUT_ENABLE_DEFAULT_BMSK                                     0x100
#define HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_LINK_TIMEOUT_ENABLE_DEFAULT_SHFT                                       0x8
#define HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_LINK_TIMEOUT_PERIOD_DEFAULT_BMSK                                      0xff
#define HWIO_PCIE_0_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_LINK_TIMEOUT_PERIOD_DEFAULT_SHFT                                       0x0

#define HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008d8)
#define HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008d8)
#define HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_RMSK                                                                 0xffffffff
#define HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_ADDR, HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_RMSK)
#define HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_ADDR,m,v,HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_IN)
#define HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_RSVDP_2_BMSK                                                         0xfffffffc
#define HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_RSVDP_2_SHFT                                                                0x2
#define HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_BMSK                                                              0x2
#define HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_SHFT                                                              0x1
#define HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_AX_MSTR_NP_PASS_P_BMSK                                                      0x1
#define HWIO_PCIE_0_TYPE0_AMBA_ORDERING_CTRL_OFF_AX_MSTR_NP_PASS_P_SHFT                                                      0x0

#define HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008dc)
#define HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008dc)
#define HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_ADDR, HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_RMSK)
#define HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_ADDR, m)
#define HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_ADDR,v)
#define HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_ADDR,m,v,HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_IN)
#define HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_AMBA_ORDRMGR_WDOG_EN_BMSK                                             0x80000000
#define HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_AMBA_ORDRMGR_WDOG_EN_SHFT                                                   0x1f
#define HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_RSVDP_16_BMSK                                                         0x7fff0000
#define HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_RSVDP_16_SHFT                                                               0x10
#define HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_AMBA_ORDRMGR_WDOG_BMSK                                                    0xffff
#define HWIO_PCIE_0_TYPE0_AMBA_ORDRMGR_WDOG_OFF_AMBA_ORDRMGR_WDOG_SHFT                                                       0x0

#define HWIO_PCIE_0_TYPE0_PL_LAST_REG_ADDR                                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000008fc)
#define HWIO_PCIE_0_TYPE0_PL_LAST_REG_OFFS                                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000008fc)
#define HWIO_PCIE_0_TYPE0_PL_LAST_REG_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_PL_LAST_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_LAST_REG_ADDR, HWIO_PCIE_0_TYPE0_PL_LAST_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_PL_LAST_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_LAST_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PL_LAST_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PL_LAST_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PL_LAST_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PL_LAST_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_PL_LAST_REG_IN)
#define HWIO_PCIE_0_TYPE0_PL_LAST_REG_PL_LAST_REG_BMSK                                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_PL_LAST_REG_PL_LAST_REG_SHFT                                                                       0x0

#define HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_ADDR                                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000900)
#define HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_OFFS                                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000900)
#define HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_ADDR, HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_IN)
#define HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_REGION_DIR_BMSK                                                           0x80000000
#define HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_REGION_DIR_SHFT                                                                 0x1f
#define HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_VP_RSVD_BMSK                                                              0x7fffffe0
#define HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_VP_RSVD_SHFT                                                                     0x5
#define HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_REGION_INDEX_BMSK                                                               0x1f
#define HWIO_PCIE_0_TYPE0_IATU_VIEWPORT_REG_REGION_INDEX_SHFT                                                                0x0

#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000904)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_OFFS                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000904)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_RMSK                                                    0x1f307ff
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR, HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_RMSK)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_IN)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_FUNC_NUM_BMSK                                           0x1f00000
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_FUNC_NUM_SHFT                                                0x14
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_AT_BMSK                                                   0x30000
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_AT_SHFT                                                      0x10
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ATTR_BMSK                                                   0x600
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ATTR_SHFT                                                     0x9
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TD_BMSK                                                     0x100
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TD_SHFT                                                       0x8
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TC_BMSK                                                      0xe0
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TC_SHFT                                                       0x5
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TYPE_BMSK                                                    0x1f
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TYPE_SHFT                                                     0x0

#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000908)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_OFFS                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000908)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_RMSK                                                   0xfb3dc7ff
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR, HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_RMSK)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_IN)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_REGION_EN_BMSK                                         0x80000000
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_REGION_EN_SHFT                                               0x1f
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MATCH_MODE_BMSK                                        0x40000000
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MATCH_MODE_SHFT                                              0x1e
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_INVERT_MODE_BMSK                                       0x20000000
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_INVERT_MODE_SHFT                                             0x1d
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_CFG_SHIFT_MODE_BMSK                                    0x10000000
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_CFG_SHIFT_MODE_SHFT                                          0x1c
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_DMA_BYPASSS_MODE_BMSK                                   0x8000000
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_DMA_BYPASSS_MODE_SHFT                                        0x1b
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_RESP_CODE_BMSK                                          0x3000000
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_RESP_CODE_SHFT                                               0x18
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MC_MATCH_EN_BMSK                                         0x200000
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MC_MATCH_EN_SHFT                                             0x15
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_VF_MATCH_EN_BMSK                                         0x100000
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_VF_MATCH_EN_SHFT                                             0x14
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_FUNC_BYPASS_BMSK                                          0x80000
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_FUNC_BYPASS_SHFT                                             0x13
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_AT_MATCH_EN_BMSK                                          0x40000
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_AT_MATCH_EN_SHFT                                             0x12
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ATTR_MATCH_EN_BMSK                                        0x10000
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ATTR_MATCH_EN_SHFT                                           0x10
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_TD_MATCH_EN_BMSK                                           0x8000
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_TD_MATCH_EN_SHFT                                              0xf
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_TC_MATCH_EN_BMSK                                           0x4000
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_TC_MATCH_EN_SHFT                                              0xe
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_BAR_NUMBER_BMSK                                             0x700
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_BAR_NUMBER_SHFT                                               0x8
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MSG_CODE_BMSK                                                0xff
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MSG_CODE_SHFT                                                 0x0

#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000090c)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_OFFS                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000090c)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_LWR_BASE_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_LWR_BASE_RW_SHFT                                              0xc
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_LWR_BASE_HW_BMSK                                            0xfff
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_LWR_BASE_HW_SHFT                                              0x0

#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000910)
#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_OFFS                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000910)
#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_UPPER_BASE_RW_BMSK                                   0xffffffff
#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_UPPER_BASE_RW_SHFT                                          0x0

#define HWIO_PCIE_0_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR                                                      (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000914)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_OFFS                                                      (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000914)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_0_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_LIMIT_ADDR_HW_BMSK                                        0xffffffff
#define HWIO_PCIE_0_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_LIMIT_ADDR_HW_SHFT                                               0x0

#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000918)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_OFFS                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000918)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_LWR_TARGET_RW_BMSK                                   0xfffff000
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_LWR_TARGET_RW_SHFT                                          0xc
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_LWR_TARGET_HW_BMSK                                        0xfff
#define HWIO_PCIE_0_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_LWR_TARGET_HW_SHFT                                          0x0

#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR                                               (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000091c)
#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_OFFS                                               (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000091c)
#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_RMSK                                               0xffffffff
#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_UPPER_TARGET_RW_BMSK                               0xffffffff
#define HWIO_PCIE_0_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_UPPER_TARGET_RW_SHFT                                      0x0

#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000920)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_OFFS                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000920)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_RMSK                                                   0x80000001
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR, HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_RMSK)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_IN)
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_VF_ACTIVE_BMSK                                         0x80000000
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_VF_ACTIVE_SHFT                                               0x1f
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_VF_NUMBER_BMSK                                                0x1
#define HWIO_PCIE_0_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_VF_NUMBER_SHFT                                                0x0

#define HWIO_PCIE_0_TYPE0_DMA_CTRL_REG_ADDR                                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000978)
#define HWIO_PCIE_0_TYPE0_DMA_CTRL_REG_OFFS                                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000978)
#define HWIO_PCIE_0_TYPE0_DMA_CTRL_REG_RMSK                                                                              0xf000f
#define HWIO_PCIE_0_TYPE0_DMA_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_CTRL_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_CTRL_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_CTRL_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_CTRL_REG_NUM_DMA_RD_CHAN_BMSK                                                              0xf0000
#define HWIO_PCIE_0_TYPE0_DMA_CTRL_REG_NUM_DMA_RD_CHAN_SHFT                                                                 0x10
#define HWIO_PCIE_0_TYPE0_DMA_CTRL_REG_NUM_DMA_WR_CHAN_BMSK                                                                  0xf
#define HWIO_PCIE_0_TYPE0_DMA_CTRL_REG_NUM_DMA_WR_CHAN_SHFT                                                                  0x0

#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ENGINE_EN_ADDR                                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000097c)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ENGINE_EN_OFFS                                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000097c)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ENGINE_EN_RMSK                                                                           0x1
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ENGINE_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_ENGINE_EN_ADDR, HWIO_PCIE_0_TYPE0_DMA_WRITE_ENGINE_EN_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ENGINE_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_ENGINE_EN_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ENGINE_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_WRITE_ENGINE_EN_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ENGINE_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_WRITE_ENGINE_EN_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_WRITE_ENGINE_EN_IN)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ENGINE_EN_DMA_WRITE_ENGINE_BMSK                                                          0x1
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ENGINE_EN_DMA_WRITE_ENGINE_SHFT                                                          0x0

#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000980)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000980)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_RMSK                                                                 0x80000007
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_WR_STOP_BMSK                                                         0x80000000
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_WR_STOP_SHFT                                                               0x1f
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_WR_DOORBELL_NUM_BMSK                                                        0x7
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DOORBELL_REG_WR_DOORBELL_NUM_SHFT                                                        0x0

#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000988)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_OFFS                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000988)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_RMSK                                                      0xfffff
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL3_WEIGHT_BMSK                                0xf8000
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL3_WEIGHT_SHFT                                    0xf
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL2_WEIGHT_BMSK                                 0x7c00
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL2_WEIGHT_SHFT                                    0xa
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL1_WEIGHT_BMSK                                  0x3e0
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL1_WEIGHT_SHFT                                    0x5
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL0_WEIGHT_BMSK                                   0x1f
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL0_WEIGHT_SHFT                                    0x0

#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000098c)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_OFFS                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000098c)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_RMSK                                                     0xfffff
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL7_WEIGHT_BMSK                               0xf8000
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL7_WEIGHT_SHFT                                   0xf
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL6_WEIGHT_BMSK                                0x7c00
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL6_WEIGHT_SHFT                                   0xa
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL5_WEIGHT_BMSK                                 0x3e0
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL5_WEIGHT_SHFT                                   0x5
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL4_WEIGHT_BMSK                                  0x1f
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL4_WEIGHT_SHFT                                   0x0

#define HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_ADDR                                                              (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000998)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_OFFS                                                              (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000998)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_RMSK                                                                  0x8fff
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_DMA_WR_P_TIMER_DISABLE_BMSK                                           0x8000
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_DMA_WR_P_TIMER_DISABLE_SHFT                                              0xf
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_DMA_WR_P_TIMER_LIMIT_BMSK                                              0xfff
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_DMA_WR_P_TIMER_LIMIT_SHFT                                                0x0

#define HWIO_PCIE_0_TYPE0_DMA_READ_ENGINE_EN_ADDR                                                                     (PCIE_0_PCIE20_DBI_REG_BASE      + 0x0000099c)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ENGINE_EN_OFFS                                                                     (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x0000099c)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ENGINE_EN_RMSK                                                                            0x1
#define HWIO_PCIE_0_TYPE0_DMA_READ_ENGINE_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_ENGINE_EN_ADDR, HWIO_PCIE_0_TYPE0_DMA_READ_ENGINE_EN_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ENGINE_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_ENGINE_EN_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ENGINE_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_READ_ENGINE_EN_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ENGINE_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_READ_ENGINE_EN_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_READ_ENGINE_EN_IN)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ENGINE_EN_DMA_READ_ENGINE_BMSK                                                            0x1
#define HWIO_PCIE_0_TYPE0_DMA_READ_ENGINE_EN_DMA_READ_ENGINE_SHFT                                                            0x0

#define HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009a0)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009a0)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_RMSK                                                                  0x80000007
#define HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_RD_STOP_BMSK                                                          0x80000000
#define HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_RD_STOP_SHFT                                                                0x1f
#define HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_RD_DOORBELL_NUM_BMSK                                                         0x7
#define HWIO_PCIE_0_TYPE0_DMA_READ_DOORBELL_REG_RD_DOORBELL_NUM_SHFT                                                         0x0

#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR                                                    (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009a8)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_OFFS                                                    (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009a8)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_RMSK                                                       0xfffff
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL3_WEIGHT_BMSK                                  0xf8000
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL3_WEIGHT_SHFT                                      0xf
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL2_WEIGHT_BMSK                                   0x7c00
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL2_WEIGHT_SHFT                                      0xa
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL1_WEIGHT_BMSK                                    0x3e0
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL1_WEIGHT_SHFT                                      0x5
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL0_WEIGHT_BMSK                                     0x1f
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL0_WEIGHT_SHFT                                      0x0

#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009ac)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_OFFS                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009ac)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_RMSK                                                      0xfffff
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL7_WEIGHT_BMSK                                 0xf8000
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL7_WEIGHT_SHFT                                     0xf
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL6_WEIGHT_BMSK                                  0x7c00
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL6_WEIGHT_SHFT                                     0xa
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL5_WEIGHT_BMSK                                   0x3e0
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL5_WEIGHT_SHFT                                     0x5
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL4_WEIGHT_BMSK                                    0x1f
#define HWIO_PCIE_0_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL4_WEIGHT_SHFT                                     0x0

#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_ADDR                                                               (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009bc)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_OFFS                                                               (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009bc)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_RMSK                                                                 0xff00ff
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_WR_ABORT_INT_STATUS_BMSK                                             0xff0000
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_WR_ABORT_INT_STATUS_SHFT                                                 0x10
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_WR_DONE_INT_STATUS_BMSK                                                  0xff
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_STATUS_REG_WR_DONE_INT_STATUS_SHFT                                                   0x0

#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009c4)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009c4)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_RMSK                                                                    0x10001
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_WR_ABORT_INT_MASK_BMSK                                                  0x10000
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_WR_ABORT_INT_MASK_SHFT                                                     0x10
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_WR_DONE_INT_MASK_BMSK                                                       0x1
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_MASK_REG_WR_DONE_INT_MASK_SHFT                                                       0x0

#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_CLEAR_REG_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009c8)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_CLEAR_REG_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009c8)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_CLEAR_REG_RMSK                                                                   0x10001
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_CLEAR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_CLEAR_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_CLEAR_REG_WR_ABORT_INT_CLEAR_BMSK                                                0x10000
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_CLEAR_REG_WR_ABORT_INT_CLEAR_SHFT                                                   0x10
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_CLEAR_REG_WR_DONE_INT_CLEAR_BMSK                                                     0x1
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_INT_CLEAR_REG_WR_DONE_INT_CLEAR_SHFT                                                     0x0

#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ERR_STATUS_REG_ADDR                                                               (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009cc)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ERR_STATUS_REG_OFFS                                                               (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009cc)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ERR_STATUS_REG_RMSK                                                                  0x10001
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ERR_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_ERR_STATUS_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_WRITE_ERR_STATUS_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ERR_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_ERR_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ERR_STATUS_REG_LINKLIST_ELEMENT_FETCH_ERR_DETECT_BMSK                                0x10000
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ERR_STATUS_REG_LINKLIST_ELEMENT_FETCH_ERR_DETECT_SHFT                                   0x10
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ERR_STATUS_REG_APP_READ_ERR_DETECT_BMSK                                                  0x1
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ERR_STATUS_REG_APP_READ_ERR_DETECT_SHFT                                                  0x0

#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009d0)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_OFFS                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009d0)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_DMA_WRITE_DONE_LOW_REG_BMSK                                     0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_DMA_WRITE_DONE_LOW_REG_SHFT                                            0x0

#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009d4)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_OFFS                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009d4)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_RMSK                                                           0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_DMA_WRITE_DONE_HIGH_REG_BMSK                                   0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_DMA_WRITE_DONE_HIGH_REG_SHFT                                          0x0

#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009d8)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_OFFS                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009d8)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_RMSK                                                           0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_DMA_WRITE_ABORT_LOW_REG_BMSK                                   0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_DMA_WRITE_ABORT_LOW_REG_SHFT                                          0x0

#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR                                                          (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009dc)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_OFFS                                                          (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009dc)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_RMSK                                                          0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_DMA_WRITE_ABORT_HIGH_REG_BMSK                                 0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_DMA_WRITE_ABORT_HIGH_REG_SHFT                                        0x0

#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x000009e0)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_OFFS                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x000009e0)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_RMSK                                                               0xffff
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_WR_CHANNEL_0_DATA_BMSK                                             0xffff
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_WR_CHANNEL_0_DATA_SHFT                                                0x0

#define HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a00)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_OFFS                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a00)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_RMSK                                                          0x10001
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_WR_CHANNEL_LLLAIE_BMSK                                        0x10000
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_WR_CHANNEL_LLLAIE_SHFT                                           0x10
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_WR_CHANNEL_LLRAIE_BMSK                                            0x1
#define HWIO_PCIE_0_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_WR_CHANNEL_LLRAIE_SHFT                                            0x0

#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_STATUS_REG_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a10)
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_STATUS_REG_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a10)
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_STATUS_REG_RMSK                                                                  0xff00ff
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_INT_STATUS_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_READ_INT_STATUS_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_INT_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_STATUS_REG_RD_ABORT_INT_STATUS_BMSK                                              0xff0000
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_STATUS_REG_RD_ABORT_INT_STATUS_SHFT                                                  0x10
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_STATUS_REG_RD_DONE_INT_STATUS_BMSK                                                   0xff
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_STATUS_REG_RD_DONE_INT_STATUS_SHFT                                                    0x0

#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_ADDR                                                                  (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a18)
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_OFFS                                                                  (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a18)
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_RMSK                                                                     0x10001
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_RD_ABORT_INT_MASK_BMSK                                                   0x10000
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_RD_ABORT_INT_MASK_SHFT                                                      0x10
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_RD_DONE_INT_MASK_BMSK                                                        0x1
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_MASK_REG_RD_DONE_INT_MASK_SHFT                                                        0x0

#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_CLEAR_REG_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a1c)
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_CLEAR_REG_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a1c)
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_CLEAR_REG_RMSK                                                                    0x10001
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_CLEAR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_READ_INT_CLEAR_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_CLEAR_REG_RD_ABORT_INT_CLEAR_BMSK                                                 0x10000
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_CLEAR_REG_RD_ABORT_INT_CLEAR_SHFT                                                    0x10
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_CLEAR_REG_RD_DONE_INT_CLEAR_BMSK                                                      0x1
#define HWIO_PCIE_0_TYPE0_DMA_READ_INT_CLEAR_REG_RD_DONE_INT_CLEAR_SHFT                                                      0x0

#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_ADDR                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a24)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_OFFS                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a24)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_RMSK                                                               0x10001
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_LINK_LIST_ELEMENT_FETCH_ERR_DETECT_BMSK                            0x10000
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_LINK_LIST_ELEMENT_FETCH_ERR_DETECT_SHFT                               0x10
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_APP_WR_ERR_DETECT_BMSK                                                 0x1
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_APP_WR_ERR_DETECT_SHFT                                                 0x0

#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_ADDR                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a28)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_OFFS                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a28)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_RMSK                                                            0x1010201
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_DATA_POISIONING_BMSK                                            0x1000000
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_DATA_POISIONING_SHFT                                                 0x18
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_CPL_TIMEOUT_BMSK                                                  0x10000
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_CPL_TIMEOUT_SHFT                                                     0x10
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_CPL_ABORT_BMSK                                                      0x200
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_CPL_ABORT_SHFT                                                        0x9
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_UNSUPPORTED_REQ_BMSK                                                  0x1
#define HWIO_PCIE_0_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_UNSUPPORTED_REQ_SHFT                                                  0x0

#define HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR                                                        (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a34)
#define HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_OFFS                                                        (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a34)
#define HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_RMSK                                                           0x10001
#define HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_RD_CHANNEL_LLLAIE_BMSK                                         0x10000
#define HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_RD_CHANNEL_LLLAIE_SHFT                                            0x10
#define HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_RD_CHANNEL_LLRAIE_BMSK                                             0x1
#define HWIO_PCIE_0_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_RD_CHANNEL_LLRAIE_SHFT                                             0x0

#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_ADDR                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a3c)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_OFFS                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a3c)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_RMSK                                                             0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_DMA_READ_DONE_LOW_REG_BMSK                                       0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_DMA_READ_DONE_LOW_REG_SHFT                                              0x0

#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_ADDR                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a40)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_OFFS                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a40)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_DMA_READ_DONE_HIGH_REG_BMSK                                     0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_DMA_READ_DONE_HIGH_REG_SHFT                                            0x0

#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_ADDR                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a44)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_OFFS                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a44)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_DMA_READ_ABORT_LOW_REG_BMSK                                     0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_DMA_READ_ABORT_LOW_REG_SHFT                                            0x0

#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a48)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_OFFS                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a48)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_RMSK                                                           0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_DMA_READ_ABORT_HIGH_REG_BMSK                                   0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_DMA_READ_ABORT_HIGH_REG_SHFT                                          0x0

#define HWIO_PCIE_0_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_ADDR                                                            (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a4c)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_OFFS                                                            (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a4c)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_RMSK                                                                0xffff
#define HWIO_PCIE_0_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_RD_CHANNEL_0_DATA_BMSK                                              0xffff
#define HWIO_PCIE_0_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_RD_CHANNEL_0_DATA_SHFT                                                 0x0

#define HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_ADDR                                                                   (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a6c)
#define HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_OFFS                                                                   (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a6c)
#define HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_RMSK                                                                   0x80000007
#define HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_ADDR, HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_IN)
#define HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_CHANNEL_DIR_BMSK                                                       0x80000000
#define HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_CHANNEL_DIR_SHFT                                                             0x1f
#define HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_CHANNEL_NUM_BMSK                                                              0x7
#define HWIO_PCIE_0_TYPE0_DMA_VIEWPORT_SEL_REG_CHANNEL_NUM_SHFT                                                              0x0

#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_ADDR                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a70)
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_OFFS                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a70)
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_RMSK                                                             0xff01f37f
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_ADDR, HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_IN)
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_AT_BMSK                                                      0xc0000000
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_AT_SHFT                                                            0x1e
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_TC_BMSK                                                      0x38000000
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_TC_SHFT                                                            0x1b
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_TD_BMSK                                                       0x4000000
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_TD_SHFT                                                            0x1a
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_RO_BMSK                                                       0x2000000
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_RO_SHFT                                                            0x19
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_NS_BMSK                                                           0x1000000
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_NS_SHFT                                                                0x18
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_FUNC_NUM_BMSK                                                   0x1f000
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_FUNC_NUM_SHFT                                                       0xc
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_LLE_BMSK                                                              0x200
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_LLE_SHFT                                                                0x9
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_CCS_BMSK                                                              0x100
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_CCS_SHFT                                                                0x8
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_CS_BMSK                                                                0x60
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_CS_SHFT                                                                 0x5
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_RIE_BMSK                                                               0x10
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_RIE_SHFT                                                                0x4
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_LIE_BMSK                                                                0x8
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_LIE_SHFT                                                                0x3
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_LLP_BMSK                                                                0x4
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_LLP_SHFT                                                                0x2
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_TCB_BMSK                                                                0x2
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_TCB_SHFT                                                                0x1
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_CB_BMSK                                                                 0x1
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_CB_SHFT                                                                 0x0

#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_ADDR                                                             (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a74)
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_OFFS                                                             (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a74)
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_RMSK                                                                  0x1ff
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_ADDR, HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_IN)
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_DMA_VF_BMSK                                                           0x1fe
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_DMA_VF_SHFT                                                             0x1
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_DMA_VF_EN_BMSK                                                          0x1
#define HWIO_PCIE_0_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_DMA_VF_EN_SHFT                                                          0x0

#define HWIO_PCIE_0_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR                                                           (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a78)
#define HWIO_PCIE_0_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_OFFS                                                           (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a78)
#define HWIO_PCIE_0_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_RMSK                                                           0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR, HWIO_PCIE_0_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_IN)
#define HWIO_PCIE_0_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_DMA_TRANSFER_SIZE_BMSK                                         0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_DMA_TRANSFER_SIZE_SHFT                                                0x0

#define HWIO_PCIE_0_TYPE0_DMA_SAR_LOW_REG_WRCH_0_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a7c)
#define HWIO_PCIE_0_TYPE0_DMA_SAR_LOW_REG_WRCH_0_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a7c)
#define HWIO_PCIE_0_TYPE0_DMA_SAR_LOW_REG_WRCH_0_RMSK                                                                 0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_SAR_LOW_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_SAR_LOW_REG_WRCH_0_ADDR, HWIO_PCIE_0_TYPE0_DMA_SAR_LOW_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_SAR_LOW_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_SAR_LOW_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_SAR_LOW_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_SAR_LOW_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_SAR_LOW_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_SAR_LOW_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_SAR_LOW_REG_WRCH_0_IN)
#define HWIO_PCIE_0_TYPE0_DMA_SAR_LOW_REG_WRCH_0_SRC_ADDR_REG_LOW_BMSK                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_SAR_LOW_REG_WRCH_0_SRC_ADDR_REG_LOW_SHFT                                                       0x0

#define HWIO_PCIE_0_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a80)
#define HWIO_PCIE_0_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a80)
#define HWIO_PCIE_0_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_ADDR, HWIO_PCIE_0_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_IN)
#define HWIO_PCIE_0_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_SRC_ADDR_REG_HIGH_BMSK                                              0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_SRC_ADDR_REG_HIGH_SHFT                                                     0x0

#define HWIO_PCIE_0_TYPE0_DMA_DAR_LOW_REG_WRCH_0_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a84)
#define HWIO_PCIE_0_TYPE0_DMA_DAR_LOW_REG_WRCH_0_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a84)
#define HWIO_PCIE_0_TYPE0_DMA_DAR_LOW_REG_WRCH_0_RMSK                                                                 0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_DAR_LOW_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_DAR_LOW_REG_WRCH_0_ADDR, HWIO_PCIE_0_TYPE0_DMA_DAR_LOW_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_DAR_LOW_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_DAR_LOW_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_DAR_LOW_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_DAR_LOW_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_DAR_LOW_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_DAR_LOW_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_DAR_LOW_REG_WRCH_0_IN)
#define HWIO_PCIE_0_TYPE0_DMA_DAR_LOW_REG_WRCH_0_SRC_ADDR_REG_LOW_BMSK                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_DAR_LOW_REG_WRCH_0_SRC_ADDR_REG_LOW_SHFT                                                       0x0

#define HWIO_PCIE_0_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a88)
#define HWIO_PCIE_0_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a88)
#define HWIO_PCIE_0_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_ADDR, HWIO_PCIE_0_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_IN)
#define HWIO_PCIE_0_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_SRC_ADDR_REG_HIGH_BMSK                                              0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_SRC_ADDR_REG_HIGH_SHFT                                                     0x0

#define HWIO_PCIE_0_TYPE0_DMA_LLP_LOW_REG_WRCH_0_ADDR                                                                 (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a8c)
#define HWIO_PCIE_0_TYPE0_DMA_LLP_LOW_REG_WRCH_0_OFFS                                                                 (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a8c)
#define HWIO_PCIE_0_TYPE0_DMA_LLP_LOW_REG_WRCH_0_RMSK                                                                 0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_LLP_LOW_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_LLP_LOW_REG_WRCH_0_ADDR, HWIO_PCIE_0_TYPE0_DMA_LLP_LOW_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_LLP_LOW_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_LLP_LOW_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_LLP_LOW_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_LLP_LOW_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_LLP_LOW_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_LLP_LOW_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_LLP_LOW_REG_WRCH_0_IN)
#define HWIO_PCIE_0_TYPE0_DMA_LLP_LOW_REG_WRCH_0_LLP_LOW_BMSK                                                         0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_LLP_LOW_REG_WRCH_0_LLP_LOW_SHFT                                                                0x0

#define HWIO_PCIE_0_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_ADDR                                                                (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000a90)
#define HWIO_PCIE_0_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_OFFS                                                                (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000a90)
#define HWIO_PCIE_0_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_ADDR, HWIO_PCIE_0_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_RMSK)
#define HWIO_PCIE_0_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_0_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_0_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_0_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_IN)
#define HWIO_PCIE_0_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_LLP_HIGH_BMSK                                                       0xffffffff
#define HWIO_PCIE_0_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_LLP_HIGH_SHFT                                                              0x0

#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_ADDR                                                                     (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000b30)
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_OFFS                                                                     (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000b30)
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_RMSK                                                                     0x9fff9fff
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_ADDR, HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_IN)
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_REQUIRE_BMSK                                            0x80000000
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_REQUIRE_SHFT                                                  0x1f
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_SCALE_BMSK                                              0x1c000000
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_SCALE_SHFT                                                    0x1a
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_VALUE_BMSK                                               0x3ff0000
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_VALUE_SHFT                                                    0x10
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_REQUIRE_BMSK                                                   0x8000
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_REQUIRE_SHFT                                                      0xf
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_SCALE_BMSK                                                     0x1c00
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_SCALE_SHFT                                                        0xa
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_VALUE_BMSK                                                      0x3ff
#define HWIO_PCIE_0_TYPE0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_VALUE_SHFT                                                        0x0

#define HWIO_PCIE_0_TYPE0_AUX_CLK_FREQ_REG_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000b40)
#define HWIO_PCIE_0_TYPE0_AUX_CLK_FREQ_REG_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000b40)
#define HWIO_PCIE_0_TYPE0_AUX_CLK_FREQ_REG_RMSK                                                                            0x3ff
#define HWIO_PCIE_0_TYPE0_AUX_CLK_FREQ_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_AUX_CLK_FREQ_REG_ADDR, HWIO_PCIE_0_TYPE0_AUX_CLK_FREQ_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_AUX_CLK_FREQ_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_AUX_CLK_FREQ_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_AUX_CLK_FREQ_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_AUX_CLK_FREQ_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_AUX_CLK_FREQ_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_AUX_CLK_FREQ_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_AUX_CLK_FREQ_REG_IN)
#define HWIO_PCIE_0_TYPE0_AUX_CLK_FREQ_REG_AUX_CLK_FREQ_BMSK                                                               0x3ff
#define HWIO_PCIE_0_TYPE0_AUX_CLK_FREQ_REG_AUX_CLK_FREQ_SHFT                                                                 0x0

#define HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_ADDR                                                                       (PCIE_0_PCIE20_DBI_REG_BASE      + 0x00000b44)
#define HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_OFFS                                                                       (PCIE_0_PCIE20_DBI_REG_BASE_OFFS + 0x00000b44)
#define HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_RMSK                                                                             0xff
#define HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_IN          \
        in_dword_masked(HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_ADDR, HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_RMSK)
#define HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_ADDR, m)
#define HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_OUT(v)      \
        out_dword(HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_ADDR,v)
#define HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_ADDR,m,v,HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_IN)
#define HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_L1SUB_T_PCLKACK_BMSK                                                             0xc0
#define HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_L1SUB_T_PCLKACK_SHFT                                                              0x6
#define HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_L1SUB_T_L1_2_BMSK                                                                0x3c
#define HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_L1SUB_T_L1_2_SHFT                                                                 0x2
#define HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_L1SUB_T_POWER_OFF_BMSK                                                            0x3
#define HWIO_PCIE_0_TYPE0_L1_SUBSTATES_REG_L1SUB_T_POWER_OFF_SHFT                                                            0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_PCIE20_ELBI
 *--------------------------------------------------------------------------*/

#define PCIE_0_PCIE20_ELBI_REG_BASE                                        (PCIE_0_PCIE20_WRAPPER_AXI_BASE      + 0x00000f20)
#define PCIE_0_PCIE20_ELBI_REG_SIZE                                        0xA8
#define PCIE_0_PCIE20_ELBI_REG_BASE_OFFS                                   0x00000000

#define HWIO_PCIE_0_PCIE20_ELBI_VERSION_ADDR                               (PCIE_0_PCIE20_ELBI_REG_BASE      + 0x00000000)
#define HWIO_PCIE_0_PCIE20_ELBI_VERSION_OFFS                               (PCIE_0_PCIE20_ELBI_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_0_PCIE20_ELBI_VERSION_RMSK                                    0xfff
#define HWIO_PCIE_0_PCIE20_ELBI_VERSION_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ELBI_VERSION_ADDR, HWIO_PCIE_0_PCIE20_ELBI_VERSION_RMSK)
#define HWIO_PCIE_0_PCIE20_ELBI_VERSION_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ELBI_VERSION_ADDR, m)
#define HWIO_PCIE_0_PCIE20_ELBI_VERSION_IP_CAT_VERSION_BMSK                     0xfff
#define HWIO_PCIE_0_PCIE20_ELBI_VERSION_IP_CAT_VERSION_SHFT                       0x0

#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_ADDR                              (PCIE_0_PCIE20_ELBI_REG_BASE      + 0x00000004)
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_OFFS                              (PCIE_0_PCIE20_ELBI_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_RMSK                                  0xfff0
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_ADDR, HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_IN)
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_APPS_PM_XMT_PME_BMSK                  0xf000
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_APPS_PM_XMT_PME_SHFT                     0xc
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_OUTBAND_PWRUP_CMD_BMSK                 0xf00
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_OUTBAND_PWRUP_CMD_SHFT                   0x8
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_CLK_PM_EN_BMSK                          0x80
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_CLK_PM_EN_SHFT                           0x7
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_INIT_RST_BMSK                           0x40
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_INIT_RST_SHFT                            0x6
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_UNLOCK_MSG_BMSK                         0x20
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_UNLOCK_MSG_SHFT                          0x5
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_PME_TURNOFF_MSG_BMSK                    0x10
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CTRL_PME_TURNOFF_MSG_SHFT                     0x4

#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_ADDR                              (PCIE_0_PCIE20_ELBI_REG_BASE      + 0x00000008)
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_OFFS                              (PCIE_0_PCIE20_ELBI_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_RMSK                                0x1fff17
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_ADDR, HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_RMSK)
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_PM_CURNT_STATE_BMSK                 0x1c0000
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_PM_CURNT_STATE_SHFT                     0x12
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_XMLH_LTSSM_STATE_BMSK                0x3f000
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_XMLH_LTSSM_STATE_SHFT                    0xc
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_XMLH_IN_RL0S_BMSK                      0x800
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_XMLH_IN_RL0S_SHFT                        0xb
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_XMLH_LINK_UP_BMSK                      0x400
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_XMLH_LINK_UP_SHFT                        0xa
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_CFG_HW_AUTO_SP_DIS_BMSK                0x200
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_CFG_HW_AUTO_SP_DIS_SHFT                  0x9
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_CPL_TIMEOUT_BMSK                       0x100
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_CPL_TIMEOUT_SHFT                         0x8
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_RADMX_RSP_CMPSR_ERR_BMSK                0x10
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_RADMX_RSP_CMPSR_ERR_SHFT                 0x4
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_BLK_TLP_BMSK                             0x4
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_BLK_TLP_SHFT                             0x2
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_PME_TO_ACK_BMSK                          0x2
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_PME_TO_ACK_SHFT                          0x1
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_LINK_REQ_RST_NOT_BMSK                    0x1
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_LINK_REQ_RST_NOT_SHFT                    0x0
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_LINK_REQ_RST_NOT_CORE_REQUESTING_RESET_FVAL        0x0
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_STTS_LINK_REQ_RST_NOT_ACTIVE_FVAL             0x1

#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CLR_ADDR                               (PCIE_0_PCIE20_ELBI_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CLR_OFFS                               (PCIE_0_PCIE20_ELBI_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CLR_RMSK                                    0x132
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CLR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_ELBI_SYS_CLR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CLR_CPL_TIMEOUT_BMSK                        0x100
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CLR_CPL_TIMEOUT_SHFT                          0x8
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CLR_GM_RSP_CMPSR_ERR_BMSK                    0x20
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CLR_GM_RSP_CMPSR_ERR_SHFT                     0x5
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CLR_RADMX_RSP_CMPSR_ERR_BMSK                 0x10
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CLR_RADMX_RSP_CMPSR_ERR_SHFT                  0x4
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CLR_PME_TO_ACK_BMSK                           0x2
#define HWIO_PCIE_0_PCIE20_ELBI_SYS_CLR_PME_TO_ACK_SHFT                           0x1

#define HWIO_PCIE_0_PCIE20_ELBI_TESTBUS_CTRL_ADDR                          (PCIE_0_PCIE20_ELBI_REG_BASE      + 0x00000020)
#define HWIO_PCIE_0_PCIE20_ELBI_TESTBUS_CTRL_OFFS                          (PCIE_0_PCIE20_ELBI_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_0_PCIE20_ELBI_TESTBUS_CTRL_RMSK                                 0x7
#define HWIO_PCIE_0_PCIE20_ELBI_TESTBUS_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ELBI_TESTBUS_CTRL_ADDR, HWIO_PCIE_0_PCIE20_ELBI_TESTBUS_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE20_ELBI_TESTBUS_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ELBI_TESTBUS_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE20_ELBI_TESTBUS_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_ELBI_TESTBUS_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE20_ELBI_TESTBUS_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_ELBI_TESTBUS_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE20_ELBI_TESTBUS_CTRL_IN)
#define HWIO_PCIE_0_PCIE20_ELBI_TESTBUS_CTRL_DIAG_CTRL_BUS_BMSK                   0x7
#define HWIO_PCIE_0_PCIE20_ELBI_TESTBUS_CTRL_DIAG_CTRL_BUS_SHFT                   0x0

#define HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_n_ADDR(n)                       (PCIE_0_PCIE20_ELBI_REG_BASE      + 0x00000030 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_n_OFFS(n)                       (PCIE_0_PCIE20_ELBI_REG_BASE_OFFS + 0x00000030 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_n_RMSK                          0xffffffff
#define HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_n_MAXn                                   1
#define HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_n_ADDR(n), HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_n_RMSK)
#define HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_n_BUS_BMSK                      0xffffffff
#define HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_n_BUS_SHFT                             0x0

#define HWIO_PCIE_0_PCIE20_ELBI_TB_DIAG_n_ADDR(n)                          (PCIE_0_PCIE20_ELBI_REG_BASE      + 0x00000040 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_ELBI_TB_DIAG_n_OFFS(n)                          (PCIE_0_PCIE20_ELBI_REG_BASE_OFFS + 0x00000040 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_ELBI_TB_DIAG_n_RMSK                             0xffffffff
#define HWIO_PCIE_0_PCIE20_ELBI_TB_DIAG_n_MAXn                                     19
#define HWIO_PCIE_0_PCIE20_ELBI_TB_DIAG_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ELBI_TB_DIAG_n_ADDR(n), HWIO_PCIE_0_PCIE20_ELBI_TB_DIAG_n_RMSK)
#define HWIO_PCIE_0_PCIE20_ELBI_TB_DIAG_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ELBI_TB_DIAG_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_ELBI_TB_DIAG_n_BUS_BMSK                         0xffffffff
#define HWIO_PCIE_0_PCIE20_ELBI_TB_DIAG_n_BUS_SHFT                                0x0

#define HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_EI_ADDR                         (PCIE_0_PCIE20_ELBI_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_EI_OFFS                         (PCIE_0_PCIE20_ELBI_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_EI_RMSK                             0xffff
#define HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_EI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_EI_ADDR, HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_EI_RMSK)
#define HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_EI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_EI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_EI_BUS_BMSK                         0xffff
#define HWIO_PCIE_0_PCIE20_ELBI_DEBUG_INFO_EI_BUS_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_ELBI_CS2_ENABLE_ADDR                            (PCIE_0_PCIE20_ELBI_REG_BASE      + 0x000000a4)
#define HWIO_PCIE_0_PCIE20_ELBI_CS2_ENABLE_OFFS                            (PCIE_0_PCIE20_ELBI_REG_BASE_OFFS + 0x000000a4)
#define HWIO_PCIE_0_PCIE20_ELBI_CS2_ENABLE_RMSK                                   0x1
#define HWIO_PCIE_0_PCIE20_ELBI_CS2_ENABLE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ELBI_CS2_ENABLE_ADDR, HWIO_PCIE_0_PCIE20_ELBI_CS2_ENABLE_RMSK)
#define HWIO_PCIE_0_PCIE20_ELBI_CS2_ENABLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ELBI_CS2_ENABLE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_ELBI_CS2_ENABLE_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_ELBI_CS2_ENABLE_ADDR,v)
#define HWIO_PCIE_0_PCIE20_ELBI_CS2_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_ELBI_CS2_ENABLE_ADDR,m,v,HWIO_PCIE_0_PCIE20_ELBI_CS2_ENABLE_IN)
#define HWIO_PCIE_0_PCIE20_ELBI_CS2_ENABLE_ENABLE_BMSK                            0x1
#define HWIO_PCIE_0_PCIE20_ELBI_CS2_ENABLE_ENABLE_SHFT                            0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_PCIE20_MHI
 *--------------------------------------------------------------------------*/

#define PCIE_0_PCIE20_MHI_REG_BASE                                                      (PCIE_0_PCIE20_WRAPPER_AHB_BASE      + 0x00007000)
#define PCIE_0_PCIE20_MHI_REG_SIZE                                                      0x1000
#define PCIE_0_PCIE20_MHI_REG_BASE_OFFS                                                 0x00000000

#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_ADDR                             (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000000)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_OFFS                             (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_RMSK                                    0x7
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_ADDR, HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_IN)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_MMIO_WR_STATUS_BMSK                     0x4
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_MMIO_WR_STATUS_SHFT                     0x2
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_CRDB_STATUS_BMSK                        0x2
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_CRDB_STATUS_SHFT                        0x1
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_MHICTRL_STATUS_BMSK                     0x1
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_MHICTRL_STATUS_SHFT                     0x0

#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_ADDR                             (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000004)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_OFFS                             (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_RMSK                                    0x7
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_ADDR, HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_IN)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_MMIO_WR_STATUS_BMSK                     0x4
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_MMIO_WR_STATUS_SHFT                     0x2
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_CRDB_STATUS_BMSK                        0x2
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_CRDB_STATUS_SHFT                        0x1
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_MHICTRL_STATUS_BMSK                     0x1
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_MHICTRL_STATUS_SHFT                     0x0

#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_ADDR(n)                             (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000008 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_OFFS(n)                             (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000008 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_RMSK                                0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_MAXn                                         3
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_ADDR(n), HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_INI(n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_STATUS_BMSK                         0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_STATUS_SHFT                                0x0

#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_ADDR(n)                             (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000018 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_OFFS(n)                             (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000018 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_RMSK                                0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_MAXn                                         3
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_ADDR(n), HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_INI(n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_STATUS_BMSK                         0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_STATUS_SHFT                                0x0

#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_A7_n_ADDR(n)                             (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000028 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_A7_n_OFFS(n)                             (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000028 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_A7_n_RMSK                                0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_A7_n_MAXn                                         3
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_A7_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_A7_n_ADDR(n), HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_A7_n_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_A7_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_A7_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_A7_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_A7_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_A7_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_A7_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_A7_n_INI(n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_A7_n_STATUS_BMSK                         0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_STATUS_A7_n_STATUS_SHFT                                0x0

#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_A7_n_ADDR(n)                             (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000038 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_A7_n_OFFS(n)                             (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000038 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_A7_n_RMSK                                0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_A7_n_MAXn                                         3
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_A7_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_A7_n_ADDR(n), HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_A7_n_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_A7_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_A7_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_A7_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_A7_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_A7_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_A7_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_A7_n_INI(n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_A7_n_STATUS_BMSK                         0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_STATUS_A7_n_STATUS_SHFT                                0x0

#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_ADDR                              (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000048)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_OFFS                              (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000048)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_RMSK                                     0x7
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_ADDR, HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_IN)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_MMIO_WR_CLEAR_BMSK                       0x4
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_MMIO_WR_CLEAR_SHFT                       0x2
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_CRDB_CLEAR_BMSK                          0x2
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_CRDB_CLEAR_SHFT                          0x1
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_MHICTRL_CLEAR_BMSK                       0x1
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_MHICTRL_CLEAR_SHFT                       0x0

#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_ADDR                              (PCIE_0_PCIE20_MHI_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_OFFS                              (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_RMSK                                     0x7
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_ADDR, HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_IN)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_MMIO_WR_CLEAR_BMSK                       0x4
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_MMIO_WR_CLEAR_SHFT                       0x2
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_CRDB_CLEAR_BMSK                          0x2
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_CRDB_CLEAR_SHFT                          0x1
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_MHICTRL_CLEAR_BMSK                       0x1
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_MHICTRL_CLEAR_SHFT                       0x0

#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_ADDR(n)                              (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000050 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_OFFS(n)                              (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000050 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_RMSK                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_MAXn                                          3
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_ADDR(n), HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_INI(n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_CLEAR_BMSK                           0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_CLEAR_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_ADDR(n)                              (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000060 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_OFFS(n)                              (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000060 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_RMSK                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_MAXn                                          3
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_ADDR(n), HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_INI(n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_CLEAR_BMSK                           0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_CLEAR_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_ADDR(n)                              (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000070 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_OFFS(n)                              (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000070 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_RMSK                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_MAXn                                          3
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_ADDR(n), HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_INI(n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_CLEAR_BMSK                           0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_CLEAR_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_ADDR(n)                              (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000080 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_OFFS(n)                              (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000080 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_RMSK                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_MAXn                                          3
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_ADDR(n), HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_INI(n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_CLEAR_BMSK                           0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_CLEAR_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_ADDR                               (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000090)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_OFFS                               (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_RMSK                                      0x7
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_ADDR, HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_IN)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_MMIO_WR_MASK_BMSK                         0x4
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_MMIO_WR_MASK_SHFT                         0x2
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_CRDB_MASK_BMSK                            0x2
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_CRDB_MASK_SHFT                            0x1
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_MHICTRL_MASK_BMSK                         0x1
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_MHICTRL_MASK_SHFT                         0x0

#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_ADDR                               (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000094)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_OFFS                               (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_RMSK                                      0x7
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_ADDR, HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_IN)
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_MMIO_WR_MASK_BMSK                         0x4
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_MMIO_WR_MASK_SHFT                         0x2
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_CRDB_MASK_BMSK                            0x2
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_CRDB_MASK_SHFT                            0x1
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_MHICTRL_MASK_BMSK                         0x1
#define HWIO_PCIE_0_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_MHICTRL_MASK_SHFT                         0x0

#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_Q6_n_ADDR(n)                               (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000098 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_Q6_n_OFFS(n)                               (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000098 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_Q6_n_RMSK                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_Q6_n_MAXn                                           3
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_Q6_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_Q6_n_ADDR(n), HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_Q6_n_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_Q6_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_Q6_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_Q6_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_Q6_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_Q6_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_Q6_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_Q6_n_INI(n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_Q6_n_MASK_BMSK                             0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_Q6_n_MASK_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_Q6_n_ADDR(n)                               (PCIE_0_PCIE20_MHI_REG_BASE      + 0x000000a8 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_Q6_n_OFFS(n)                               (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x000000a8 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_Q6_n_RMSK                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_Q6_n_MAXn                                           3
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_Q6_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_Q6_n_ADDR(n), HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_Q6_n_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_Q6_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_Q6_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_Q6_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_Q6_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_Q6_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_Q6_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_Q6_n_INI(n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_Q6_n_MASK_BMSK                             0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_Q6_n_MASK_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_A7_n_ADDR(n)                               (PCIE_0_PCIE20_MHI_REG_BASE      + 0x000000b8 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_A7_n_OFFS(n)                               (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x000000b8 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_A7_n_RMSK                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_A7_n_MAXn                                           3
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_A7_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_A7_n_ADDR(n), HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_A7_n_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_A7_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_A7_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_A7_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_A7_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_A7_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_A7_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_A7_n_INI(n))
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_A7_n_MASK_BMSK                             0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_CHDB_INT_MASK_A7_n_MASK_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_A7_n_ADDR(n)                               (PCIE_0_PCIE20_MHI_REG_BASE      + 0x000000c8 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_A7_n_OFFS(n)                               (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x000000c8 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_A7_n_RMSK                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_A7_n_MAXn                                           3
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_A7_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_A7_n_ADDR(n), HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_A7_n_RMSK)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_A7_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_A7_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_A7_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_A7_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_A7_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_A7_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_A7_n_INI(n))
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_A7_n_MASK_BMSK                             0xffffffff
#define HWIO_PCIE_0_PCIE20_MHI_ERDB_INT_MASK_A7_n_MASK_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE20_MHIREGLEN_ADDR                                               (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000100)
#define HWIO_PCIE_0_PCIE20_MHIREGLEN_OFFS                                               (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_0_PCIE20_MHIREGLEN_RMSK                                               0xffffffff
#define HWIO_PCIE_0_PCIE20_MHIREGLEN_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHIREGLEN_ADDR, HWIO_PCIE_0_PCIE20_MHIREGLEN_RMSK)
#define HWIO_PCIE_0_PCIE20_MHIREGLEN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHIREGLEN_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHIREGLEN_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHIREGLEN_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHIREGLEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHIREGLEN_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHIREGLEN_IN)
#define HWIO_PCIE_0_PCIE20_MHIREGLEN_MHIREGLEN_BMSK                                     0xffffffff
#define HWIO_PCIE_0_PCIE20_MHIREGLEN_MHIREGLEN_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE20_MHIVER_ADDR                                                  (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000108)
#define HWIO_PCIE_0_PCIE20_MHIVER_OFFS                                                  (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000108)
#define HWIO_PCIE_0_PCIE20_MHIVER_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_MHIVER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHIVER_ADDR, HWIO_PCIE_0_PCIE20_MHIVER_RMSK)
#define HWIO_PCIE_0_PCIE20_MHIVER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHIVER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHIVER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHIVER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHIVER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHIVER_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHIVER_IN)
#define HWIO_PCIE_0_PCIE20_MHIVER_MHIVER_BMSK                                           0xffffffff
#define HWIO_PCIE_0_PCIE20_MHIVER_MHIVER_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE20_MHICFG_ADDR                                                  (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000110)
#define HWIO_PCIE_0_PCIE20_MHICFG_OFFS                                                  (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000110)
#define HWIO_PCIE_0_PCIE20_MHICFG_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_MHICFG_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHICFG_ADDR, HWIO_PCIE_0_PCIE20_MHICFG_RMSK)
#define HWIO_PCIE_0_PCIE20_MHICFG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHICFG_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHICFG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHICFG_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHICFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHICFG_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHICFG_IN)
#define HWIO_PCIE_0_PCIE20_MHICFG_NHWER_BMSK                                            0xff000000
#define HWIO_PCIE_0_PCIE20_MHICFG_NHWER_SHFT                                                  0x18
#define HWIO_PCIE_0_PCIE20_MHICFG_NER_BMSK                                                0xff0000
#define HWIO_PCIE_0_PCIE20_MHICFG_NER_SHFT                                                    0x10
#define HWIO_PCIE_0_PCIE20_MHICFG_NHWCH_BMSK                                                0xff00
#define HWIO_PCIE_0_PCIE20_MHICFG_NHWCH_SHFT                                                   0x8
#define HWIO_PCIE_0_PCIE20_MHICFG_NCH_BMSK                                                    0xff
#define HWIO_PCIE_0_PCIE20_MHICFG_NCH_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE20_CHDBOFF_ADDR                                                 (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000118)
#define HWIO_PCIE_0_PCIE20_CHDBOFF_OFFS                                                 (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000118)
#define HWIO_PCIE_0_PCIE20_CHDBOFF_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_CHDBOFF_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CHDBOFF_ADDR, HWIO_PCIE_0_PCIE20_CHDBOFF_RMSK)
#define HWIO_PCIE_0_PCIE20_CHDBOFF_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CHDBOFF_ADDR, m)
#define HWIO_PCIE_0_PCIE20_CHDBOFF_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_CHDBOFF_ADDR,v)
#define HWIO_PCIE_0_PCIE20_CHDBOFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_CHDBOFF_ADDR,m,v,HWIO_PCIE_0_PCIE20_CHDBOFF_IN)
#define HWIO_PCIE_0_PCIE20_CHDBOFF_CHDBOFF_BMSK                                         0xffffffff
#define HWIO_PCIE_0_PCIE20_CHDBOFF_CHDBOFF_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE20_ERDBOFF_ADDR                                                 (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000120)
#define HWIO_PCIE_0_PCIE20_ERDBOFF_OFFS                                                 (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000120)
#define HWIO_PCIE_0_PCIE20_ERDBOFF_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_ERDBOFF_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ERDBOFF_ADDR, HWIO_PCIE_0_PCIE20_ERDBOFF_RMSK)
#define HWIO_PCIE_0_PCIE20_ERDBOFF_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ERDBOFF_ADDR, m)
#define HWIO_PCIE_0_PCIE20_ERDBOFF_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_ERDBOFF_ADDR,v)
#define HWIO_PCIE_0_PCIE20_ERDBOFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_ERDBOFF_ADDR,m,v,HWIO_PCIE_0_PCIE20_ERDBOFF_IN)
#define HWIO_PCIE_0_PCIE20_ERDBOFF_ERDBOFF_BMSK                                         0xffffffff
#define HWIO_PCIE_0_PCIE20_ERDBOFF_ERDBOFF_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE20_BHIOFF_ADDR                                                  (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000128)
#define HWIO_PCIE_0_PCIE20_BHIOFF_OFFS                                                  (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000128)
#define HWIO_PCIE_0_PCIE20_BHIOFF_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_BHIOFF_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHIOFF_ADDR, HWIO_PCIE_0_PCIE20_BHIOFF_RMSK)
#define HWIO_PCIE_0_PCIE20_BHIOFF_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHIOFF_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHIOFF_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHIOFF_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHIOFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHIOFF_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHIOFF_IN)
#define HWIO_PCIE_0_PCIE20_BHIOFF_BHIOFF_BMSK                                           0xffffffff
#define HWIO_PCIE_0_PCIE20_BHIOFF_BHIOFF_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE20_DEBUGOFF_ADDR                                                (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000130)
#define HWIO_PCIE_0_PCIE20_DEBUGOFF_OFFS                                                (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000130)
#define HWIO_PCIE_0_PCIE20_DEBUGOFF_RMSK                                                0xffffffff
#define HWIO_PCIE_0_PCIE20_DEBUGOFF_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_DEBUGOFF_ADDR, HWIO_PCIE_0_PCIE20_DEBUGOFF_RMSK)
#define HWIO_PCIE_0_PCIE20_DEBUGOFF_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_DEBUGOFF_ADDR, m)
#define HWIO_PCIE_0_PCIE20_DEBUGOFF_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_DEBUGOFF_ADDR,v)
#define HWIO_PCIE_0_PCIE20_DEBUGOFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_DEBUGOFF_ADDR,m,v,HWIO_PCIE_0_PCIE20_DEBUGOFF_IN)
#define HWIO_PCIE_0_PCIE20_DEBUGOFF_DEBUGOFF_BMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE20_DEBUGOFF_DEBUGOFF_SHFT                                              0x0

#define HWIO_PCIE_0_PCIE20_MHICTRL_ADDR                                                 (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000138)
#define HWIO_PCIE_0_PCIE20_MHICTRL_OFFS                                                 (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000138)
#define HWIO_PCIE_0_PCIE20_MHICTRL_RMSK                                                     0xff02
#define HWIO_PCIE_0_PCIE20_MHICTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHICTRL_ADDR, HWIO_PCIE_0_PCIE20_MHICTRL_RMSK)
#define HWIO_PCIE_0_PCIE20_MHICTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHICTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHICTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHICTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHICTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHICTRL_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHICTRL_IN)
#define HWIO_PCIE_0_PCIE20_MHICTRL_MHISTATE_BMSK                                            0xff00
#define HWIO_PCIE_0_PCIE20_MHICTRL_MHISTATE_SHFT                                               0x8
#define HWIO_PCIE_0_PCIE20_MHICTRL_RESET_BMSK                                                  0x2
#define HWIO_PCIE_0_PCIE20_MHICTRL_RESET_SHFT                                                  0x1

#define HWIO_PCIE_0_PCIE20_MHISTATUS_ADDR                                               (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000148)
#define HWIO_PCIE_0_PCIE20_MHISTATUS_OFFS                                               (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000148)
#define HWIO_PCIE_0_PCIE20_MHISTATUS_RMSK                                                   0xff05
#define HWIO_PCIE_0_PCIE20_MHISTATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHISTATUS_ADDR, HWIO_PCIE_0_PCIE20_MHISTATUS_RMSK)
#define HWIO_PCIE_0_PCIE20_MHISTATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHISTATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHISTATUS_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHISTATUS_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHISTATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHISTATUS_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHISTATUS_IN)
#define HWIO_PCIE_0_PCIE20_MHISTATUS_MHISTATE_BMSK                                          0xff00
#define HWIO_PCIE_0_PCIE20_MHISTATUS_MHISTATE_SHFT                                             0x8
#define HWIO_PCIE_0_PCIE20_MHISTATUS_SYSERR_BMSK                                               0x4
#define HWIO_PCIE_0_PCIE20_MHISTATUS_SYSERR_SHFT                                               0x2
#define HWIO_PCIE_0_PCIE20_MHISTATUS_READY_BMSK                                                0x1
#define HWIO_PCIE_0_PCIE20_MHISTATUS_READY_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE20_MHIERROR_ADDR                                                (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000150)
#define HWIO_PCIE_0_PCIE20_MHIERROR_OFFS                                                (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000150)
#define HWIO_PCIE_0_PCIE20_MHIERROR_RMSK                                                0xffffffff
#define HWIO_PCIE_0_PCIE20_MHIERROR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHIERROR_ADDR, HWIO_PCIE_0_PCIE20_MHIERROR_RMSK)
#define HWIO_PCIE_0_PCIE20_MHIERROR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHIERROR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHIERROR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHIERROR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHIERROR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHIERROR_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHIERROR_IN)
#define HWIO_PCIE_0_PCIE20_MHIERROR_MHIERROR_BMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE20_MHIERROR_MHIERROR_SHFT                                              0x0

#define HWIO_PCIE_0_PCIE20_CCABAP_LOWER_ADDR                                            (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000158)
#define HWIO_PCIE_0_PCIE20_CCABAP_LOWER_OFFS                                            (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000158)
#define HWIO_PCIE_0_PCIE20_CCABAP_LOWER_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_CCABAP_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CCABAP_LOWER_ADDR, HWIO_PCIE_0_PCIE20_CCABAP_LOWER_RMSK)
#define HWIO_PCIE_0_PCIE20_CCABAP_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CCABAP_LOWER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_CCABAP_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_CCABAP_LOWER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_CCABAP_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_CCABAP_LOWER_ADDR,m,v,HWIO_PCIE_0_PCIE20_CCABAP_LOWER_IN)
#define HWIO_PCIE_0_PCIE20_CCABAP_LOWER_CCABAP_LOWER_BMSK                               0xffffffff
#define HWIO_PCIE_0_PCIE20_CCABAP_LOWER_CCABAP_LOWER_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE20_CCABAP_UPPER_ADDR                                            (PCIE_0_PCIE20_MHI_REG_BASE      + 0x0000015c)
#define HWIO_PCIE_0_PCIE20_CCABAP_UPPER_OFFS                                            (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x0000015c)
#define HWIO_PCIE_0_PCIE20_CCABAP_UPPER_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_CCABAP_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CCABAP_UPPER_ADDR, HWIO_PCIE_0_PCIE20_CCABAP_UPPER_RMSK)
#define HWIO_PCIE_0_PCIE20_CCABAP_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CCABAP_UPPER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_CCABAP_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_CCABAP_UPPER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_CCABAP_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_CCABAP_UPPER_ADDR,m,v,HWIO_PCIE_0_PCIE20_CCABAP_UPPER_IN)
#define HWIO_PCIE_0_PCIE20_CCABAP_UPPER_CCABAP_UPPER_BMSK                               0xffffffff
#define HWIO_PCIE_0_PCIE20_CCABAP_UPPER_CCABAP_UPPER_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE20_ECABAP_LOWER_ADDR                                            (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000160)
#define HWIO_PCIE_0_PCIE20_ECABAP_LOWER_OFFS                                            (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000160)
#define HWIO_PCIE_0_PCIE20_ECABAP_LOWER_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_ECABAP_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ECABAP_LOWER_ADDR, HWIO_PCIE_0_PCIE20_ECABAP_LOWER_RMSK)
#define HWIO_PCIE_0_PCIE20_ECABAP_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ECABAP_LOWER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_ECABAP_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_ECABAP_LOWER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_ECABAP_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_ECABAP_LOWER_ADDR,m,v,HWIO_PCIE_0_PCIE20_ECABAP_LOWER_IN)
#define HWIO_PCIE_0_PCIE20_ECABAP_LOWER_ECABAP_LOWER_BMSK                               0xffffffff
#define HWIO_PCIE_0_PCIE20_ECABAP_LOWER_ECABAP_LOWER_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE20_ECABAP_UPPER_ADDR                                            (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000164)
#define HWIO_PCIE_0_PCIE20_ECABAP_UPPER_OFFS                                            (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000164)
#define HWIO_PCIE_0_PCIE20_ECABAP_UPPER_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_ECABAP_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ECABAP_UPPER_ADDR, HWIO_PCIE_0_PCIE20_ECABAP_UPPER_RMSK)
#define HWIO_PCIE_0_PCIE20_ECABAP_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ECABAP_UPPER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_ECABAP_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_ECABAP_UPPER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_ECABAP_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_ECABAP_UPPER_ADDR,m,v,HWIO_PCIE_0_PCIE20_ECABAP_UPPER_IN)
#define HWIO_PCIE_0_PCIE20_ECABAP_UPPER_ECABAP_UPPER_BMSK                               0xffffffff
#define HWIO_PCIE_0_PCIE20_ECABAP_UPPER_ECABAP_UPPER_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE20_CRCBAP_LOWER_ADDR                                            (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000168)
#define HWIO_PCIE_0_PCIE20_CRCBAP_LOWER_OFFS                                            (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000168)
#define HWIO_PCIE_0_PCIE20_CRCBAP_LOWER_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_CRCBAP_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CRCBAP_LOWER_ADDR, HWIO_PCIE_0_PCIE20_CRCBAP_LOWER_RMSK)
#define HWIO_PCIE_0_PCIE20_CRCBAP_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CRCBAP_LOWER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_CRCBAP_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_CRCBAP_LOWER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_CRCBAP_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_CRCBAP_LOWER_ADDR,m,v,HWIO_PCIE_0_PCIE20_CRCBAP_LOWER_IN)
#define HWIO_PCIE_0_PCIE20_CRCBAP_LOWER_CRCBAP_LOWER_BMSK                               0xffffffff
#define HWIO_PCIE_0_PCIE20_CRCBAP_LOWER_CRCBAP_LOWER_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE20_CRCBAP_UPPER_ADDR                                            (PCIE_0_PCIE20_MHI_REG_BASE      + 0x0000016c)
#define HWIO_PCIE_0_PCIE20_CRCBAP_UPPER_OFFS                                            (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x0000016c)
#define HWIO_PCIE_0_PCIE20_CRCBAP_UPPER_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_CRCBAP_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CRCBAP_UPPER_ADDR, HWIO_PCIE_0_PCIE20_CRCBAP_UPPER_RMSK)
#define HWIO_PCIE_0_PCIE20_CRCBAP_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CRCBAP_UPPER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_CRCBAP_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_CRCBAP_UPPER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_CRCBAP_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_CRCBAP_UPPER_ADDR,m,v,HWIO_PCIE_0_PCIE20_CRCBAP_UPPER_IN)
#define HWIO_PCIE_0_PCIE20_CRCBAP_UPPER_CRCBAP_UPPER_BMSK                               0xffffffff
#define HWIO_PCIE_0_PCIE20_CRCBAP_UPPER_CRCBAP_UPPER_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE20_CRDB_LOWER_ADDR                                              (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000170)
#define HWIO_PCIE_0_PCIE20_CRDB_LOWER_OFFS                                              (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000170)
#define HWIO_PCIE_0_PCIE20_CRDB_LOWER_RMSK                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_CRDB_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CRDB_LOWER_ADDR, HWIO_PCIE_0_PCIE20_CRDB_LOWER_RMSK)
#define HWIO_PCIE_0_PCIE20_CRDB_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CRDB_LOWER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_CRDB_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_CRDB_LOWER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_CRDB_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_CRDB_LOWER_ADDR,m,v,HWIO_PCIE_0_PCIE20_CRDB_LOWER_IN)
#define HWIO_PCIE_0_PCIE20_CRDB_LOWER_CRDB_LOWER_BMSK                                   0xffffffff
#define HWIO_PCIE_0_PCIE20_CRDB_LOWER_CRDB_LOWER_SHFT                                          0x0

#define HWIO_PCIE_0_PCIE20_CRDB_UPPER_ADDR                                              (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000174)
#define HWIO_PCIE_0_PCIE20_CRDB_UPPER_OFFS                                              (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000174)
#define HWIO_PCIE_0_PCIE20_CRDB_UPPER_RMSK                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_CRDB_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CRDB_UPPER_ADDR, HWIO_PCIE_0_PCIE20_CRDB_UPPER_RMSK)
#define HWIO_PCIE_0_PCIE20_CRDB_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CRDB_UPPER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_CRDB_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_CRDB_UPPER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_CRDB_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_CRDB_UPPER_ADDR,m,v,HWIO_PCIE_0_PCIE20_CRDB_UPPER_IN)
#define HWIO_PCIE_0_PCIE20_CRDB_UPPER_CRDB_UPPER_BMSK                                   0xffffffff
#define HWIO_PCIE_0_PCIE20_CRDB_UPPER_CRDB_UPPER_SHFT                                          0x0

#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_LOWER_ADDR                                       (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000180)
#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_LOWER_OFFS                                       (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000180)
#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_LOWER_RMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHICTRLBASE_LOWER_ADDR, HWIO_PCIE_0_PCIE20_MHICTRLBASE_LOWER_RMSK)
#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHICTRLBASE_LOWER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHICTRLBASE_LOWER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHICTRLBASE_LOWER_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHICTRLBASE_LOWER_IN)
#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_LOWER_MHICTRLBASE_LOWER_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_LOWER_MHICTRLBASE_LOWER_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_UPPER_ADDR                                       (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000184)
#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_UPPER_OFFS                                       (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000184)
#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_UPPER_RMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHICTRLBASE_UPPER_ADDR, HWIO_PCIE_0_PCIE20_MHICTRLBASE_UPPER_RMSK)
#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHICTRLBASE_UPPER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHICTRLBASE_UPPER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHICTRLBASE_UPPER_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHICTRLBASE_UPPER_IN)
#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_UPPER_MHICTRLBASE_UPPER_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_MHICTRLBASE_UPPER_MHICTRLBASE_UPPER_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_LOWER_ADDR                                      (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000188)
#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_LOWER_OFFS                                      (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000188)
#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_LOWER_RMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_LOWER_ADDR, HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_LOWER_RMSK)
#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_LOWER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_LOWER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_LOWER_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_LOWER_IN)
#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_LOWER_MHICTRLLIMIT_LOWER_BMSK                   0xffffffff
#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_LOWER_MHICTRLLIMIT_LOWER_SHFT                          0x0

#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_UPPER_ADDR                                      (PCIE_0_PCIE20_MHI_REG_BASE      + 0x0000018c)
#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_UPPER_OFFS                                      (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x0000018c)
#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_UPPER_RMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_UPPER_ADDR, HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_UPPER_RMSK)
#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_UPPER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_UPPER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_UPPER_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_UPPER_IN)
#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_UPPER_MHICTRLLIMIT_UPPER_BMSK                   0xffffffff
#define HWIO_PCIE_0_PCIE20_MHICTRLLIMIT_UPPER_MHICTRLLIMIT_UPPER_SHFT                          0x0

#define HWIO_PCIE_0_PCIE20_MHIDATABASE_LOWER_ADDR                                       (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000198)
#define HWIO_PCIE_0_PCIE20_MHIDATABASE_LOWER_OFFS                                       (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000198)
#define HWIO_PCIE_0_PCIE20_MHIDATABASE_LOWER_RMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE20_MHIDATABASE_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHIDATABASE_LOWER_ADDR, HWIO_PCIE_0_PCIE20_MHIDATABASE_LOWER_RMSK)
#define HWIO_PCIE_0_PCIE20_MHIDATABASE_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHIDATABASE_LOWER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHIDATABASE_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHIDATABASE_LOWER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHIDATABASE_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHIDATABASE_LOWER_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHIDATABASE_LOWER_IN)
#define HWIO_PCIE_0_PCIE20_MHIDATABASE_LOWER_MHIDATABASE_LOWER_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_MHIDATABASE_LOWER_MHIDATABASE_LOWER_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_MHIDATABASE_UPPER_ADDR                                       (PCIE_0_PCIE20_MHI_REG_BASE      + 0x0000019c)
#define HWIO_PCIE_0_PCIE20_MHIDATABASE_UPPER_OFFS                                       (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x0000019c)
#define HWIO_PCIE_0_PCIE20_MHIDATABASE_UPPER_RMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE20_MHIDATABASE_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHIDATABASE_UPPER_ADDR, HWIO_PCIE_0_PCIE20_MHIDATABASE_UPPER_RMSK)
#define HWIO_PCIE_0_PCIE20_MHIDATABASE_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHIDATABASE_UPPER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHIDATABASE_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHIDATABASE_UPPER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHIDATABASE_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHIDATABASE_UPPER_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHIDATABASE_UPPER_IN)
#define HWIO_PCIE_0_PCIE20_MHIDATABASE_UPPER_MHIDATABASE_UPPER_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_MHIDATABASE_UPPER_MHIDATABASE_UPPER_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_LOWER_ADDR                                      (PCIE_0_PCIE20_MHI_REG_BASE      + 0x000001a0)
#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_LOWER_OFFS                                      (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x000001a0)
#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_LOWER_RMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHIDATALIMIT_LOWER_ADDR, HWIO_PCIE_0_PCIE20_MHIDATALIMIT_LOWER_RMSK)
#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHIDATALIMIT_LOWER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHIDATALIMIT_LOWER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHIDATALIMIT_LOWER_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHIDATALIMIT_LOWER_IN)
#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_LOWER_MHIDATALIMIT_LOWER_BMSK                   0xffffffff
#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_LOWER_MHIDATALIMIT_LOWER_SHFT                          0x0

#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_UPPER_ADDR                                      (PCIE_0_PCIE20_MHI_REG_BASE      + 0x000001a4)
#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_UPPER_OFFS                                      (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x000001a4)
#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_UPPER_RMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHIDATALIMIT_UPPER_ADDR, HWIO_PCIE_0_PCIE20_MHIDATALIMIT_UPPER_RMSK)
#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_MHIDATALIMIT_UPPER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_MHIDATALIMIT_UPPER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_MHIDATALIMIT_UPPER_ADDR,m,v,HWIO_PCIE_0_PCIE20_MHIDATALIMIT_UPPER_IN)
#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_UPPER_MHIDATALIMIT_UPPER_BMSK                   0xffffffff
#define HWIO_PCIE_0_PCIE20_MHIDATALIMIT_UPPER_MHIDATALIMIT_UPPER_SHFT                          0x0

#define HWIO_PCIE_0_PCIE20_BHI_VERSION_LOWER_ADDR                                       (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000200)
#define HWIO_PCIE_0_PCIE20_BHI_VERSION_LOWER_OFFS                                       (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000200)
#define HWIO_PCIE_0_PCIE20_BHI_VERSION_LOWER_RMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_VERSION_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_VERSION_LOWER_ADDR, HWIO_PCIE_0_PCIE20_BHI_VERSION_LOWER_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_VERSION_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_VERSION_LOWER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHI_VERSION_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_VERSION_LOWER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHI_VERSION_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_VERSION_LOWER_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHI_VERSION_LOWER_IN)
#define HWIO_PCIE_0_PCIE20_BHI_VERSION_LOWER_BHI_VERSION_LOWER_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_VERSION_LOWER_BHI_VERSION_LOWER_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_BHI_VERSION_UPPER_ADDR                                       (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000204)
#define HWIO_PCIE_0_PCIE20_BHI_VERSION_UPPER_OFFS                                       (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000204)
#define HWIO_PCIE_0_PCIE20_BHI_VERSION_UPPER_RMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_VERSION_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_VERSION_UPPER_ADDR, HWIO_PCIE_0_PCIE20_BHI_VERSION_UPPER_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_VERSION_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_VERSION_UPPER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHI_VERSION_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_VERSION_UPPER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHI_VERSION_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_VERSION_UPPER_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHI_VERSION_UPPER_IN)
#define HWIO_PCIE_0_PCIE20_BHI_VERSION_UPPER_BHI_VERSION_UPPER_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_VERSION_UPPER_BHI_VERSION_UPPER_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_LOWER_ADDR                                       (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000208)
#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_LOWER_OFFS                                       (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000208)
#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_LOWER_RMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_IMGADDR_LOWER_ADDR, HWIO_PCIE_0_PCIE20_BHI_IMGADDR_LOWER_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_IMGADDR_LOWER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_IMGADDR_LOWER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_IMGADDR_LOWER_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHI_IMGADDR_LOWER_IN)
#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_LOWER_BHI_IMGADDR_LOWER_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_LOWER_BHI_IMGADDR_LOWER_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_UPPER_ADDR                                       (PCIE_0_PCIE20_MHI_REG_BASE      + 0x0000020c)
#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_UPPER_OFFS                                       (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x0000020c)
#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_UPPER_RMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_IMGADDR_UPPER_ADDR, HWIO_PCIE_0_PCIE20_BHI_IMGADDR_UPPER_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_IMGADDR_UPPER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_IMGADDR_UPPER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_IMGADDR_UPPER_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHI_IMGADDR_UPPER_IN)
#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_UPPER_BHI_IMGADDR_UPPER_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_IMGADDR_UPPER_BHI_IMGADDR_UPPER_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_BHI_IMGSIZE_ADDR                                             (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000210)
#define HWIO_PCIE_0_PCIE20_BHI_IMGSIZE_OFFS                                             (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000210)
#define HWIO_PCIE_0_PCIE20_BHI_IMGSIZE_RMSK                                             0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_IMGSIZE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_IMGSIZE_ADDR, HWIO_PCIE_0_PCIE20_BHI_IMGSIZE_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_IMGSIZE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_IMGSIZE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHI_IMGSIZE_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_IMGSIZE_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHI_IMGSIZE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_IMGSIZE_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHI_IMGSIZE_IN)
#define HWIO_PCIE_0_PCIE20_BHI_IMGSIZE_BHI_IMGSIZE_BMSK                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_IMGSIZE_BHI_IMGSIZE_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE20_BHI_IMGTXDB_ADDR                                             (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000218)
#define HWIO_PCIE_0_PCIE20_BHI_IMGTXDB_OFFS                                             (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000218)
#define HWIO_PCIE_0_PCIE20_BHI_IMGTXDB_RMSK                                             0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_IMGTXDB_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_IMGTXDB_ADDR, HWIO_PCIE_0_PCIE20_BHI_IMGTXDB_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_IMGTXDB_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_IMGTXDB_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHI_IMGTXDB_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_IMGTXDB_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHI_IMGTXDB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_IMGTXDB_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHI_IMGTXDB_IN)
#define HWIO_PCIE_0_PCIE20_BHI_IMGTXDB_BHI_IMGTXDB_BMSK                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_IMGTXDB_BHI_IMGTXDB_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE20_BHI_INTVEC_ADDR                                              (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000220)
#define HWIO_PCIE_0_PCIE20_BHI_INTVEC_OFFS                                              (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000220)
#define HWIO_PCIE_0_PCIE20_BHI_INTVEC_RMSK                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_INTVEC_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_INTVEC_ADDR, HWIO_PCIE_0_PCIE20_BHI_INTVEC_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_INTVEC_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_INTVEC_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHI_INTVEC_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_INTVEC_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHI_INTVEC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_INTVEC_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHI_INTVEC_IN)
#define HWIO_PCIE_0_PCIE20_BHI_INTVEC_BHI_INTVEC_BMSK                                   0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_INTVEC_BHI_INTVEC_SHFT                                          0x0

#define HWIO_PCIE_0_PCIE20_BHI_EXECENV_ADDR                                             (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000228)
#define HWIO_PCIE_0_PCIE20_BHI_EXECENV_OFFS                                             (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000228)
#define HWIO_PCIE_0_PCIE20_BHI_EXECENV_RMSK                                             0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_EXECENV_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_EXECENV_ADDR, HWIO_PCIE_0_PCIE20_BHI_EXECENV_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_EXECENV_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_EXECENV_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHI_EXECENV_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_EXECENV_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHI_EXECENV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_EXECENV_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHI_EXECENV_IN)
#define HWIO_PCIE_0_PCIE20_BHI_EXECENV_BHI_EXECENV_BMSK                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_EXECENV_BHI_EXECENV_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE20_BHI_STATUS_ADDR                                              (PCIE_0_PCIE20_MHI_REG_BASE      + 0x0000022c)
#define HWIO_PCIE_0_PCIE20_BHI_STATUS_OFFS                                              (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x0000022c)
#define HWIO_PCIE_0_PCIE20_BHI_STATUS_RMSK                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_STATUS_ADDR, HWIO_PCIE_0_PCIE20_BHI_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHI_STATUS_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_STATUS_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHI_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_STATUS_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHI_STATUS_IN)
#define HWIO_PCIE_0_PCIE20_BHI_STATUS_BHI_STATUS_BMSK                                   0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_STATUS_BHI_STATUS_SHFT                                          0x0

#define HWIO_PCIE_0_PCIE20_BHI_ERRCODE_ADDR                                             (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000230)
#define HWIO_PCIE_0_PCIE20_BHI_ERRCODE_OFFS                                             (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000230)
#define HWIO_PCIE_0_PCIE20_BHI_ERRCODE_RMSK                                             0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_ERRCODE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_ERRCODE_ADDR, HWIO_PCIE_0_PCIE20_BHI_ERRCODE_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_ERRCODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_ERRCODE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHI_ERRCODE_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_ERRCODE_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHI_ERRCODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_ERRCODE_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHI_ERRCODE_IN)
#define HWIO_PCIE_0_PCIE20_BHI_ERRCODE_BHI_ERRCODE_BMSK                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_ERRCODE_BHI_ERRCODE_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG1_ADDR                                             (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000234)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG1_OFFS                                             (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000234)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG1_RMSK                                             0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_ERRDBG1_ADDR, HWIO_PCIE_0_PCIE20_BHI_ERRDBG1_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_ERRDBG1_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_ERRDBG1_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_ERRDBG1_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHI_ERRDBG1_IN)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG1_BHI_ERRDBG_BMSK                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG1_BHI_ERRDBG_SHFT                                         0x0

#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG2_ADDR                                             (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000238)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG2_OFFS                                             (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000238)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG2_RMSK                                             0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_ERRDBG2_ADDR, HWIO_PCIE_0_PCIE20_BHI_ERRDBG2_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_ERRDBG2_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_ERRDBG2_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_ERRDBG2_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHI_ERRDBG2_IN)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG2_BHI_ERRDBG_BMSK                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG2_BHI_ERRDBG_SHFT                                         0x0

#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG3_ADDR                                             (PCIE_0_PCIE20_MHI_REG_BASE      + 0x0000023c)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG3_OFFS                                             (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x0000023c)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG3_RMSK                                             0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_ERRDBG3_ADDR, HWIO_PCIE_0_PCIE20_BHI_ERRDBG3_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_ERRDBG3_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_ERRDBG3_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_ERRDBG3_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHI_ERRDBG3_IN)
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG3_BHI_ERRDBG_BMSK                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_ERRDBG3_BHI_ERRDBG_SHFT                                         0x0

#define HWIO_PCIE_0_PCIE20_BHI_SERIALNUM_ADDR                                           (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000240)
#define HWIO_PCIE_0_PCIE20_BHI_SERIALNUM_OFFS                                           (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000240)
#define HWIO_PCIE_0_PCIE20_BHI_SERIALNUM_RMSK                                           0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_SERIALNUM_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_SERIALNUM_ADDR, HWIO_PCIE_0_PCIE20_BHI_SERIALNUM_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_SERIALNUM_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_SERIALNUM_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHI_SERIALNUM_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_SERIALNUM_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHI_SERIALNUM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_SERIALNUM_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHI_SERIALNUM_IN)
#define HWIO_PCIE_0_PCIE20_BHI_SERIALNUM_BHI_SERIALNUM_BMSK                             0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_SERIALNUM_BHI_SERIALNUM_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE20_BHI_SBLANTIROLLVER_ADDR                                      (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000244)
#define HWIO_PCIE_0_PCIE20_BHI_SBLANTIROLLVER_OFFS                                      (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000244)
#define HWIO_PCIE_0_PCIE20_BHI_SBLANTIROLLVER_RMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_SBLANTIROLLVER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_SBLANTIROLLVER_ADDR, HWIO_PCIE_0_PCIE20_BHI_SBLANTIROLLVER_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_SBLANTIROLLVER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_SBLANTIROLLVER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHI_SBLANTIROLLVER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_SBLANTIROLLVER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHI_SBLANTIROLLVER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_SBLANTIROLLVER_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHI_SBLANTIROLLVER_IN)
#define HWIO_PCIE_0_PCIE20_BHI_SBLANTIROLLVER_BHI_SBLANTIROLLVER_BMSK                   0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_SBLANTIROLLVER_BHI_SBLANTIROLLVER_SHFT                          0x0

#define HWIO_PCIE_0_PCIE20_BHI_NUMSEG_ADDR                                              (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000248)
#define HWIO_PCIE_0_PCIE20_BHI_NUMSEG_OFFS                                              (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000248)
#define HWIO_PCIE_0_PCIE20_BHI_NUMSEG_RMSK                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_NUMSEG_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_NUMSEG_ADDR, HWIO_PCIE_0_PCIE20_BHI_NUMSEG_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_NUMSEG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_NUMSEG_ADDR, m)
#define HWIO_PCIE_0_PCIE20_BHI_NUMSEG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_NUMSEG_ADDR,v)
#define HWIO_PCIE_0_PCIE20_BHI_NUMSEG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_NUMSEG_ADDR,m,v,HWIO_PCIE_0_PCIE20_BHI_NUMSEG_IN)
#define HWIO_PCIE_0_PCIE20_BHI_NUMSEG_BHI_NUMSEG_BMSK                                   0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_NUMSEG_BHI_NUMSEG_SHFT                                          0x0

#define HWIO_PCIE_0_PCIE20_BHI_MSMHWID_n_ADDR(n)                                        (PCIE_0_PCIE20_MHI_REG_BASE      + 0x0000024c + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_BHI_MSMHWID_n_OFFS(n)                                        (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x0000024c + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_BHI_MSMHWID_n_RMSK                                           0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_MSMHWID_n_MAXn                                                    5
#define HWIO_PCIE_0_PCIE20_BHI_MSMHWID_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_MSMHWID_n_ADDR(n), HWIO_PCIE_0_PCIE20_BHI_MSMHWID_n_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_MSMHWID_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_MSMHWID_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_BHI_MSMHWID_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_MSMHWID_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_BHI_MSMHWID_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_MSMHWID_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_BHI_MSMHWID_n_INI(n))
#define HWIO_PCIE_0_PCIE20_BHI_MSMHWID_n_BHI_MSMHWID_BMSK                               0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_MSMHWID_n_BHI_MSMHWID_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE20_BHI_OEMPKHASH_n_ADDR(n)                                      (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000264 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_BHI_OEMPKHASH_n_OFFS(n)                                      (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000264 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_BHI_OEMPKHASH_n_RMSK                                         0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_OEMPKHASH_n_MAXn                                                 23
#define HWIO_PCIE_0_PCIE20_BHI_OEMPKHASH_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_OEMPKHASH_n_ADDR(n), HWIO_PCIE_0_PCIE20_BHI_OEMPKHASH_n_RMSK)
#define HWIO_PCIE_0_PCIE20_BHI_OEMPKHASH_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_BHI_OEMPKHASH_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_BHI_OEMPKHASH_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_BHI_OEMPKHASH_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_BHI_OEMPKHASH_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_BHI_OEMPKHASH_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_BHI_OEMPKHASH_n_INI(n))
#define HWIO_PCIE_0_PCIE20_BHI_OEMPKHASH_n_BHI_OEMPKHASH_BMSK                           0xffffffff
#define HWIO_PCIE_0_PCIE20_BHI_OEMPKHASH_n_BHI_OEMPKHASH_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE20_CHDB_LOWER_n_ADDR(n)                                         (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000400 + 0x8 * (n))
#define HWIO_PCIE_0_PCIE20_CHDB_LOWER_n_OFFS(n)                                         (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000400 + 0x8 * (n))
#define HWIO_PCIE_0_PCIE20_CHDB_LOWER_n_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_CHDB_LOWER_n_MAXn                                                   127
#define HWIO_PCIE_0_PCIE20_CHDB_LOWER_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CHDB_LOWER_n_ADDR(n), HWIO_PCIE_0_PCIE20_CHDB_LOWER_n_RMSK)
#define HWIO_PCIE_0_PCIE20_CHDB_LOWER_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CHDB_LOWER_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_CHDB_LOWER_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_CHDB_LOWER_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_CHDB_LOWER_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_CHDB_LOWER_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_CHDB_LOWER_n_INI(n))
#define HWIO_PCIE_0_PCIE20_CHDB_LOWER_n_CHDB_LOWER_BMSK                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_CHDB_LOWER_n_CHDB_LOWER_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE20_CHDB_UPPER_n_ADDR(n)                                         (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000404 + 0x8 * (n))
#define HWIO_PCIE_0_PCIE20_CHDB_UPPER_n_OFFS(n)                                         (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000404 + 0x8 * (n))
#define HWIO_PCIE_0_PCIE20_CHDB_UPPER_n_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_CHDB_UPPER_n_MAXn                                                   127
#define HWIO_PCIE_0_PCIE20_CHDB_UPPER_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CHDB_UPPER_n_ADDR(n), HWIO_PCIE_0_PCIE20_CHDB_UPPER_n_RMSK)
#define HWIO_PCIE_0_PCIE20_CHDB_UPPER_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_CHDB_UPPER_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_CHDB_UPPER_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_CHDB_UPPER_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_CHDB_UPPER_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_CHDB_UPPER_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_CHDB_UPPER_n_INI(n))
#define HWIO_PCIE_0_PCIE20_CHDB_UPPER_n_CHDB_UPPER_BMSK                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_CHDB_UPPER_n_CHDB_UPPER_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE20_ERDB_LOWER_n_ADDR(n)                                         (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000800 + 0x8 * (n))
#define HWIO_PCIE_0_PCIE20_ERDB_LOWER_n_OFFS(n)                                         (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000800 + 0x8 * (n))
#define HWIO_PCIE_0_PCIE20_ERDB_LOWER_n_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_ERDB_LOWER_n_MAXn                                                   127
#define HWIO_PCIE_0_PCIE20_ERDB_LOWER_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ERDB_LOWER_n_ADDR(n), HWIO_PCIE_0_PCIE20_ERDB_LOWER_n_RMSK)
#define HWIO_PCIE_0_PCIE20_ERDB_LOWER_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ERDB_LOWER_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_ERDB_LOWER_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_ERDB_LOWER_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_ERDB_LOWER_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_ERDB_LOWER_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_ERDB_LOWER_n_INI(n))
#define HWIO_PCIE_0_PCIE20_ERDB_LOWER_n_ERDB_LOWER_BMSK                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_ERDB_LOWER_n_ERDB_LOWER_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE20_ERDB_UPPER_n_ADDR(n)                                         (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000804 + 0x8 * (n))
#define HWIO_PCIE_0_PCIE20_ERDB_UPPER_n_OFFS(n)                                         (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000804 + 0x8 * (n))
#define HWIO_PCIE_0_PCIE20_ERDB_UPPER_n_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_ERDB_UPPER_n_MAXn                                                   127
#define HWIO_PCIE_0_PCIE20_ERDB_UPPER_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ERDB_UPPER_n_ADDR(n), HWIO_PCIE_0_PCIE20_ERDB_UPPER_n_RMSK)
#define HWIO_PCIE_0_PCIE20_ERDB_UPPER_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_ERDB_UPPER_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_ERDB_UPPER_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_ERDB_UPPER_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_ERDB_UPPER_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_ERDB_UPPER_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_ERDB_UPPER_n_INI(n))
#define HWIO_PCIE_0_PCIE20_ERDB_UPPER_n_ERDB_UPPER_BMSK                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_ERDB_UPPER_n_ERDB_UPPER_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR                         (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c00)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_OFFS                         (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c00)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_RMSK                         0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_CNT_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_CNT_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR                          (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c04)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_OFFS                          (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c04)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_RMSK                          0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_CNT_BMSK                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_CNT_SHFT                             0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR                       (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c08)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_OFFS                       (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c08)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_RMSK                       0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_CNT_BMSK                   0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_CNT_SHFT                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR                          (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c0c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_OFFS                          (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c0c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_RMSK                          0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_CNT_BMSK                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_CNT_SHFT                             0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR                         (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c10)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_OFFS                         (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c10)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_RMSK                         0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_CNT_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_CNT_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR                  (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c14)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_OFFS                  (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c14)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_RMSK                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_CNT_BMSK              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_CNT_SHFT                     0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR              (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c18)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_OFFS              (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c18)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_RMSK              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_CNT_BMSK          0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_CNT_SHFT                 0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR               (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c1c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_OFFS               (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c1c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_RMSK               0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_CNT_BMSK           0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_CNT_SHFT                  0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR                         (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c20)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_OFFS                         (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c20)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_RMSK                         0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_CNT_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_CNT_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR                        (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c24)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_OFFS                        (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c24)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_RMSK                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_CNT_BMSK                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_CNT_SHFT                           0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR                        (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c28)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_OFFS                        (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c28)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_RMSK                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_CNT_BMSK                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_CNT_SHFT                           0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR                       (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c2c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_OFFS                       (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c2c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_RMSK                       0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_CNT_BMSK                   0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_CNT_SHFT                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR                       (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c30)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_OFFS                       (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c30)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_RMSK                       0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_CNT_BMSK                   0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_CNT_SHFT                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR                    (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c34)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_OFFS                    (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c34)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_RMSK                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_CNT_BMSK                0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_CNT_SHFT                       0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR                          (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c38)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_OFFS                          (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c38)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_RMSK                          0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_CNT_BMSK                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_CNT_SHFT                             0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR                            (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c3c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_OFFS                            (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c3c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_RMSK                            0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_CNT_BMSK                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_CNT_SHFT                               0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR                               (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c40)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_OFFS                               (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c40)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_RMSK                               0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_CNT_BMSK                           0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_CNT_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR                               (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c44)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_OFFS                               (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c44)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_RMSK                               0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_CNT_BMSK                           0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_CNT_SHFT                                  0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR                              (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c48)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_OFFS                              (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c48)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_RMSK                              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_CNT_BMSK                          0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_CNT_SHFT                                 0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR                       (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c4c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_OFFS                       (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c4c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_RMSK                       0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_CNT_BMSK                   0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_CNT_SHFT                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR                (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c50)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_OFFS                (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c50)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_RMSK                0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_CNT_BMSK            0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_CNT_SHFT                   0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR                       (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c54)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_OFFS                       (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c54)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_RMSK                       0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_CNT_BMSK                   0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_CNT_SHFT                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR                  (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c58)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_OFFS                  (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c58)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_RMSK                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_CNT_BMSK              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_CNT_SHFT                     0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR               (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c5c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_OFFS               (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c5c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_RMSK               0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_CNT_BMSK           0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_CNT_SHFT                  0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR                        (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c60)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_OFFS                        (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c60)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_RMSK                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_CNT_BMSK                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_CNT_SHFT                           0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR                         (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c64)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_OFFS                         (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c64)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_RMSK                         0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_CNT_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_CNT_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR                            (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c68)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_OFFS                            (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c68)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_RMSK                            0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_CNT_BMSK                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_CNT_SHFT                               0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR                            (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c6c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_OFFS                            (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c6c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_RMSK                            0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_CNT_BMSK                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_CNT_SHFT                               0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR                         (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c70)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_OFFS                         (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c70)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_RMSK                         0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_CNT_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_CNT_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR                           (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c74)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_OFFS                           (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c74)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_RMSK                           0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_CNT_BMSK                       0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_CNT_SHFT                              0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR                       (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c78)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_OFFS                       (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c78)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_RMSK                       0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_CNT_BMSK                   0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_CNT_SHFT                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR                            (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c7c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_OFFS                            (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c7c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_RMSK                            0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_CNT_BMSK                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_CNT_SHFT                               0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR                         (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c80)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_OFFS                         (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c80)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_RMSK                         0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_CNT_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_CNT_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR                      (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c84)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_OFFS                      (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c84)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_RMSK                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_CNT_BMSK                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_CNT_SHFT                         0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR                      (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c88)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_OFFS                      (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c88)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_RMSK                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_CNT_BMSK                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_CNT_SHFT                         0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR                   (PCIE_0_PCIE20_MHI_REG_BASE      + 0x00000c8c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_OFFS                   (PCIE_0_PCIE20_MHI_REG_BASE_OFFS + 0x00000c8c)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_RMSK                   0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_CNT_BMSK               0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_CNT_SHFT                      0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_PCIE20_PARF
 *--------------------------------------------------------------------------*/

#define PCIE_0_PCIE20_PARF_REG_BASE                                                                           (PCIE_0_PCIE20_WRAPPER_AHB_BASE      + 0x00000000)
#define PCIE_0_PCIE20_PARF_REG_SIZE                                                                           0x2000
#define PCIE_0_PCIE20_PARF_REG_BASE_OFFS                                                                      0x00000000

#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ADDR                                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000000)
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_OFFS                                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_RMSK                                                                 0xffff7fff
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ADDR, HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_IN)
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE3_BMSK                                          0x80000000
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE3_SHFT                                                0x1f
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE3_DISABLE_ECAM_BLOCKER_RANGE_3_FVAL                    0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE3_ENABLE_ECAM_BLOCKER_RANGE_3_FVAL                     0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE2_BMSK                                          0x40000000
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE2_SHFT                                                0x1e
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE2_DISABLE_ECAM_BLOCKER_RANGE_2_FVAL                    0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE2_ENABLE_ECAM_BLOCKER_RANGE_2_FVAL                     0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_MAC_PHY_POWERDOWN_IN_P2_D_MUX_EN_BMSK                                0x20000000
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_MAC_PHY_POWERDOWN_IN_P2_D_MUX_EN_SHFT                                      0x1d
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_MAC_PHY_POWERDOWN_IN_P2_D_MUX_EN_EN_DISABLE_MUX_FVAL                        0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_MAC_PHY_POWERDOWN_IN_P2_D_MUX_EN_EN_ENABLE_MUX_FVAL                         0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_AUX_PIPE_MUX_OUTPUT_PIPE_DIS_BMSK                                    0x10000000
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_AUX_PIPE_MUX_OUTPUT_PIPE_DIS_SHFT                                          0x1c
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_AUX_PIPE_MUX_OUTPUT_PIPE_DIS_ENABLE_SELA_USE_FVAL                           0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_AUX_PIPE_MUX_OUTPUT_PIPE_DIS_DISABLE_SELA_USE_FVAL                          0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ECAM_REMOVE_OFFSET_EN_BMSK                                            0x8000000
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ECAM_REMOVE_OFFSET_EN_SHFT                                                 0x1b
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ECAM_REMOVE_OFFSET_EN_DISABLE_REMOVE_OFFSET_FVAL                            0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ECAM_REMOVE_OFFSET_EN_ENABLE_REMOVE_OFFSET_FVAL                             0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_BMSK                                                  0x4000000
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_SHFT                                                       0x1a
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_DISABLE_ECAM_BLOCKER_FVAL                                   0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_ENABLE_ECAM_BLOCKER_FVAL                                    0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_HW_EVENT_RESET_BMSK                                                   0x2000000
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_HW_EVENT_RESET_SHFT                                                        0x19
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_HW_EVENT_CGC_OPEN_BMSK                                                0x1000000
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_HW_EVENT_CGC_OPEN_SHFT                                                     0x18
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_TESTBUS_SELECTOR_BMSK                                                  0xff0000
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_TESTBUS_SELECTOR_SHFT                                                      0x10
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_PHY_P2_IN_L1_DIS_BMSK                                                    0x4000
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_PHY_P2_IN_L1_DIS_SHFT                                                       0xe
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_PHY_P2_IN_L1_DIS_ENABLE_P2_WHEN_IN_L1_FVAL                                  0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_PHY_P2_IN_L1_DIS_DISABLE_P2_WHEN_IN_L1_FVAL                                 0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_MST_WAKEUP_EN_BMSK                                                       0x2000
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_MST_WAKEUP_EN_SHFT                                                          0xd
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_MST_WAKEUP_EN_DISABLE_MASTER_WAKEUP_FVAL                                    0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_MST_WAKEUP_EN_ENABLE_MASTER_WAKEUP_FVAL                                     0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_SLV_WAKEUP_EN_BMSK                                                       0x1000
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_SLV_WAKEUP_EN_SHFT                                                          0xc
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_SLV_WAKEUP_EN_DISABLE_SLV_WAKEUP_FVAL                                       0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_SLV_WAKEUP_EN_ENABLE_SLV_WAKEUP_FVAL                                        0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_SLV_DBI_WAKE_DISABLE_BMSK                                                 0x800
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_SLV_DBI_WAKE_DISABLE_SHFT                                                   0xb
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_SLV_DBI_WAKE_DISABLE_DISABLE_WAKE_FVAL                                      0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_SLV_DBI_WAKE_DISABLE_ENABLE_WAKE_FVAL                                       0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_MSTR_ACLK_CGC_DIS_BMSK                                                    0x400
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_MSTR_ACLK_CGC_DIS_SHFT                                                      0xa
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_MSTR_ACLK_CGC_DIS_CGC_ENABLED_FVAL                                          0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_MSTR_ACLK_CGC_DIS_DISABLE_CGC_FVAL                                          0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_SLV_ACLK_CGC_DIS_BMSK                                                     0x200
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_SLV_ACLK_CGC_DIS_SHFT                                                       0x9
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_SLV_ACLK_CGC_DIS_CGC_ENABLED_FVAL                                           0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_SLV_ACLK_CGC_DIS_DISABLE_CGC_FVAL                                           0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ACLK_REQ_OVERRIDE_BMSK                                                    0x100
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ACLK_REQ_OVERRIDE_SHFT                                                      0x8
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ACLK_REQ_OVERRIDE_USE_HW_VALUE_FVAL                                         0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ACLK_REQ_OVERRIDE_OVERRIDE_HW_VALUE_FVAL                                    0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ACLK_REQ_BMSK                                                              0x80
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ACLK_REQ_SHFT                                                               0x7
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ACLK_REQ_ACLK_NOT_REQUESTED_FVAL                                            0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_ACLK_REQ_ACLK_REQUESTED_FVAL                                                0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_CORE_CLK_CGC_DIS_BMSK                                                      0x40
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_CORE_CLK_CGC_DIS_SHFT                                                       0x6
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_CORE_CLK_CGC_DIS_CGC_ENABLED_FVAL                                           0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_CORE_CLK_CGC_DIS_DISABLE_CGC_FVAL                                           0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_AUX_CLK_MUX_DIS_BMSK                                                       0x20
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_AUX_CLK_MUX_DIS_SHFT                                                        0x5
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_AUX_CLK_MUX_DIS_MUX_ENABLED_FVAL                                            0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_AUX_CLK_MUX_DIS_DISABLE_MUX_FVAL                                            0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_AUX_PWR_DET_BMSK                                                           0x10
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_AUX_PWR_DET_SHFT                                                            0x4
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_AUX_PWR_DET_AUXILIARY_POWER_IS_OFF_FVAL                                     0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_AUX_PWR_DET_AUXILIARY_POWER_IS_ON_FVAL                                      0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_CORE_CLK_2AUX_CLK_MUX_DIS_BMSK                                              0x8
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_CORE_CLK_2AUX_CLK_MUX_DIS_SHFT                                              0x3
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_CORE_CLK_2AUX_CLK_MUX_DIS_ENABLE_CORE_CLK2AUX_CLK_MUX_IN_L1_FVAL            0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_CORE_CLK_2AUX_CLK_MUX_DIS_DISABLE_CORE_CLK2AUX_CLK_MUX_IN_L1_FVAL           0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_L23_CLK_RMV_DIS_BMSK                                                        0x4
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_L23_CLK_RMV_DIS_SHFT                                                        0x2
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_L23_CLK_RMV_DIS_ENABLE_CLOCK_REMOVAL_FVAL                                   0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_L23_CLK_RMV_DIS_DISABLE_CLOCK_REMOVAL_FVAL                                  0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_L1_CLK_RMV_DIS_BMSK                                                         0x2
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_L1_CLK_RMV_DIS_SHFT                                                         0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_L1_CLK_RMV_DIS_ENABLE_CLOCK_REMOVAL_FVAL                                    0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_L1_CLK_RMV_DIS_DISABLE_CLOCK_REMOVAL_FVAL                                   0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_CLK_RST_MDL_EN_BMSK                                                         0x1
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_CLK_RST_MDL_EN_SHFT                                                         0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_CLK_RST_MDL_EN_DISABLE_CLOCKS_RESETS_FVAL                                   0x0
#define HWIO_PCIE_0_PCIE20_PARF_SYS_CTRL_CLK_RST_MDL_EN_ENABLE_CLOCKS_RESETS_FVAL                                    0x1

#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_ADDR                                                                  (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000010)
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_OFFS                                                                  (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_RMSK                                                                        0x73
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_ADDR, HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_MST_WKP_BLOCK_BMSK                                                          0x40
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_MST_WKP_BLOCK_SHFT                                                           0x6
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_MST_WKP_BLOCK_PASSED_FVAL                                                    0x0
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_MST_WKP_BLOCK_BLOCKED_FVAL                                                   0x1
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_SLV_WKP_BLOCK_BMSK                                                          0x20
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_SLV_WKP_BLOCK_SHFT                                                           0x5
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_SLV_WKP_BLOCK_PASSED_FVAL                                                    0x0
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_SLV_WKP_BLOCK_BLOCKED_FVAL                                                   0x1
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_DBI_WKP_BLOCK_BMSK                                                          0x10
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_DBI_WKP_BLOCK_SHFT                                                           0x4
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_DBI_WKP_BLOCK_PASSED_FVAL                                                    0x0
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_DBI_WKP_BLOCK_BLOCKED_FVAL                                                   0x1
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_RMVL_DBNCR_BLOCK_BMSK                                                        0x2
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_RMVL_DBNCR_BLOCK_SHFT                                                        0x1
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_RMVL_DBNCR_BLOCK_PASSED_FVAL                                                 0x0
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_RMVL_DBNCR_BLOCK_BLOCKED_FVAL                                                0x1
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_INSR_DBNCR_BLOCK_BMSK                                                        0x1
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_INSR_DBNCR_BLOCK_SHFT                                                        0x0
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_INSR_DBNCR_BLOCK_PASSED_FVAL                                                 0x0
#define HWIO_PCIE_0_PCIE20_PARF_DB_CTRL_INSR_DBNCR_BLOCK_BLOCKED_FVAL                                                0x1

#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_INSR_ADDR                                                           (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000014)
#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_INSR_OFFS                                                           (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_INSR_RMSK                                                           0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_INSR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_INSR_ADDR, HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_INSR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_INSR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_INSR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_INSR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_INSR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_INSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_INSR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_INSR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_INSR_INSR_DBNCR_VAL_BMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_INSR_INSR_DBNCR_VAL_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_RMVL_ADDR                                                           (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000018)
#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_RMVL_OFFS                                                           (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_RMVL_RMSK                                                           0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_RMVL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_RMVL_ADDR, HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_RMVL_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_RMVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_RMVL_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_RMVL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_RMVL_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_RMVL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_RMVL_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_RMVL_IN)
#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_RMVL_RMVL_DBNCR_VAL_BMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_PREDET_DB_RMVL_RMVL_DBNCR_VAL_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_ADDR                                                              (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_OFFS                                                              (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_RMSK                                                                0xffffff
#define HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_ADDR, HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_IN)
#define HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_MST_DBNCR_VAL_BMSK                                                  0xff0000
#define HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_MST_DBNCR_VAL_SHFT                                                      0x10
#define HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_SLV_DBNCR_VAL_BMSK                                                    0xff00
#define HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_SLV_DBNCR_VAL_SHFT                                                       0x8
#define HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_DBI_DBNCR_VAL_BMSK                                                      0xff
#define HWIO_PCIE_0_PCIE20_PARF_WKP_DB_RMVL_DBI_DBNCR_VAL_SHFT                                                       0x0

#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_ADDR                                                                  (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000020)
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_OFFS                                                                  (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_RMSK                                                                        0x3f
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_ADDR, HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_IN)
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_REQ_NOT_ENTR_L1_BMSK                                                        0x20
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_REQ_NOT_ENTR_L1_SHFT                                                         0x5
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_PM_XMT_PME_BMSK                                                             0x10
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_PM_XMT_PME_SHFT                                                              0x4
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_OUTBAND_PWRUP_CMD_BMSK                                                       0x8
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_OUTBAND_PWRUP_CMD_SHFT                                                       0x3
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_READY_ENTR_L23_BMSK                                                          0x4
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_READY_ENTR_L23_SHFT                                                          0x2
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_READY_ENTR_L23_NOT_READY_FVAL                                                0x0
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_READY_ENTR_L23_READY_FVAL                                                    0x1
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_REQ_EXIT_L1_BMSK                                                             0x2
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_REQ_EXIT_L1_SHFT                                                             0x1
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_REQ_EXIT_L1_DEASSERT_EXIT_REQUEST_FVAL                                       0x0
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_REQ_EXIT_L1_ASSERT_EXIT_REQUEST_FVAL                                         0x1
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_REQ_ENTR_L1_BMSK                                                             0x1
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_REQ_ENTR_L1_SHFT                                                             0x0
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_REQ_ENTR_L1_DEASSERT_ENTER_REQUEST_FVAL                                      0x0
#define HWIO_PCIE_0_PCIE20_PARF_PM_CTRL_REQ_ENTR_L1_ASSERT_ENTER_REQUEST_FVAL                                        0x1

#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_ADDR                                                                  (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000024)
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_OFFS                                                                  (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_RMSK                                                                  0xfffffff8
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PM_STTS_ADDR, HWIO_PCIE_0_PCIE20_PARF_PM_STTS_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PM_STTS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_LINK_REQ_RST_NOT_BMSK                                                 0x80000000
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_LINK_REQ_RST_NOT_SHFT                                                       0x1f
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_XMLH_LINK_UP_BMSK                                                     0x40000000
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_XMLH_LINK_UP_SHFT                                                           0x1e
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_DSTATE_0_BMSK                                                      0x20000000
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_DSTATE_0_SHFT                                                            0x1d
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_DSTATE_0_D0_FVAL                                                          0x0
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_DSTATE_0_D3_FVAL                                                          0x1
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PHYSTATUS_BMSK                                                        0x10000000
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PHYSTATUS_SHFT                                                              0x1c
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_UNUSED_BMSK                                                            0xff80000
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_UNUSED_SHFT                                                                 0x13
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_DSTATE_BMSK                                                           0x70000
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_DSTATE_SHFT                                                              0x10
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_PME_EN_BMSK                                                            0xf000
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_PME_EN_SHFT                                                               0xc
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PHYCLK_REQ_N_BMSK                                                          0x800
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PHYCLK_REQ_N_SHFT                                                            0xb
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_L1SS_CLKREQN_OE_BMSK                                                       0x400
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_L1SS_CLKREQN_OE_SHFT                                                         0xa
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_L1SS_CLKREQN_IN_BMSK                                                       0x200
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_L1SS_CLKREQN_IN_SHFT                                                         0x9
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_LINKST_IN_L1SUB_BMSK                                                    0x100
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_LINKST_IN_L1SUB_SHFT                                                      0x8
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_LINKST_IN_L0S_BMSK                                                       0x80
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_LINKST_IN_L0S_SHFT                                                        0x7
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_LINKST_L2_EXIT_BMSK                                                      0x40
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_LINKST_L2_EXIT_SHFT                                                       0x6
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_LINKST_IN_L2_BMSK                                                        0x20
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_LINKST_IN_L2_SHFT                                                         0x5
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_LINKST_IN_L1_BMSK                                                        0x10
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_LINKST_IN_L1_SHFT                                                         0x4
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_STATUS_BMSK                                                               0x8
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_PM_STATUS_SHFT                                                               0x3

#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_ADDR                                                                (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000028)
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_OFFS                                                                (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_RMSK                                                                    0x1fff
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_ADDR, HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_LINK_TIMEOUT_FLUSH_NOT_BMSK                                             0x1000
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_LINK_TIMEOUT_FLUSH_NOT_SHFT                                                0xc
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_CFG_BUS_MASTER_EN_BMSK                                                   0x800
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_CFG_BUS_MASTER_EN_SHFT                                                     0xb
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_RADM_PM_TURNOFF_BMSK                                                     0x400
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_RADM_PM_TURNOFF_SHFT                                                       0xa
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_CURNT_STATE_BMSK                                                         0x380
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_CURNT_STATE_SHFT                                                           0x7
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_AUX_PM_EN_BMSK                                                            0x40
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_AUX_PM_EN_SHFT                                                             0x6
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_AUX_CLK_ACTIVE_BMSK                                                       0x20
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_AUX_CLK_ACTIVE_SHFT                                                        0x5
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_MAC_PHY_PCLKREQ_N_BMSK                                                    0x10
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_MAC_PHY_PCLKREQ_N_SHFT                                                     0x4
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_PHY_MAC_PCLKACK_N_BMSK                                                     0x8
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_PHY_MAC_PCLKACK_N_SHFT                                                     0x3
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_MAC_PHY_RXELECIDLE_DIS_BMSK                                                0x4
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_MAC_PHY_RXELECIDLE_DIS_SHFT                                                0x2
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_MAC_PHY_POWERDOWN_BMSK                                                     0x3
#define HWIO_PCIE_0_PCIE20_PARF_PM_STTS_1_MAC_PHY_POWERDOWN_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_ADDR                                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000030)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_OFFS                                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_RMSK                                                                        0x3
#define HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_ADDR, HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_IN)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_TX2RX_LOOPBACK_EN_BMSK                                                      0x2
#define HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_TX2RX_LOOPBACK_EN_SHFT                                                      0x1
#define HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_TX2RX_LOOPBACK_EN_NORMAL_MODE_FVAL                                          0x0
#define HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_TX2RX_LOOPBACK_EN_TX2RX_LOOPBACK_FVAL                                       0x1
#define HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_COMMON_CLOCKS_BMSK                                                          0x1
#define HWIO_PCIE_0_PCIE20_PARF_PCS_CTRL_COMMON_CLOCKS_SHFT                                                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_ADDR                                                               (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000034)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_OFFS                                                               (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_RMSK                                                                 0x3f3f3f
#define HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_ADDR, HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_IN)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_TX_DEEMPH_GEN1_BMSK                                                  0x3f0000
#define HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_TX_DEEMPH_GEN1_SHFT                                                      0x10
#define HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_TX_DEEMPH_GEN2_3_5DB_BMSK                                              0x3f00
#define HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_TX_DEEMPH_GEN2_3_5DB_SHFT                                                 0x8
#define HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_TX_DEEMPH_GEN2_6DB_BMSK                                                  0x3f
#define HWIO_PCIE_0_PCIE20_PARF_PCS_DEEMPH_TX_DEEMPH_GEN2_6DB_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_ADDR                                                                (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000038)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_OFFS                                                                (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_RMSK                                                                    0x7f7f
#define HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_ADDR, HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_IN)
#define HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_TX_SWING_FULL_BMSK                                                      0x7f00
#define HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_TX_SWING_FULL_SHFT                                                         0x8
#define HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_TX_SWING_LOW_BMSK                                                         0x7f
#define HWIO_PCIE_0_PCIE20_PARF_PCS_SWING_TX_SWING_LOW_SHFT                                                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_ADDR                                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000040)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_OFFS                                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_RMSK                                                                   0x1f1f17
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_ADDR, HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_IN)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_PHY_TX0_TERM_OFFST_BMSK                                                0x1f0000
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_PHY_TX0_TERM_OFFST_SHFT                                                    0x10
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_PHY_LOS_LEVEL_BMSK                                                       0x1f00
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_PHY_LOS_LEVEL_SHFT                                                          0x8
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_PHY_RTUNE_REQ_BMSK                                                         0x10
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_PHY_RTUNE_REQ_SHFT                                                          0x4
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_PHY_TEST_BURNIN_BMSK                                                        0x4
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_PHY_TEST_BURNIN_SHFT                                                        0x2
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_PHY_TEST_BYPASS_BMSK                                                        0x2
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_PHY_TEST_BYPASS_SHFT                                                        0x1
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_PHY_TEST_PWR_DOWN_BMSK                                                      0x1
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_PHY_TEST_PWR_DOWN_SHFT                                                      0x0
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_PHY_TEST_PWR_DOWN_PHY_POWER_ON_FVAL                                         0x0
#define HWIO_PCIE_0_PCIE20_PARF_PHY_CTRL_PHY_TEST_PWR_DOWN_PHY_POWER_DOWN_FVAL                                       0x1

#define HWIO_PCIE_0_PCIE20_PARF_PHY_STTS_ADDR                                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000044)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_STTS_OFFS                                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_STTS_RMSK                                                                       0x10
#define HWIO_PCIE_0_PCIE20_PARF_PHY_STTS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PHY_STTS_ADDR, HWIO_PCIE_0_PCIE20_PARF_PHY_STTS_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_STTS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PHY_STTS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_STTS_PHY_RTUNE_ACK_BMSK                                                         0x10
#define HWIO_PCIE_0_PCIE20_PARF_PHY_STTS_PHY_RTUNE_ACK_SHFT                                                          0x4

#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_ADDR                                                               (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_OFFS                                                               (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_RMSK                                                                  0x1117f
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_ADDR, HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_IN)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_REF_SSP_EN_BMSK                                                       0x10000
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_REF_SSP_EN_SHFT                                                          0x10
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_REF_SSP_EN_NO_REFCLK_FVAL                                                 0x0
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_REF_SSP_EN_REFCLK_STABLE_FVAL                                             0x1
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_REF_USE_PAD_BMSK                                                       0x1000
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_REF_USE_PAD_SHFT                                                          0xc
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_REF_USE_PAD_REFCLK_FROM_ALT_FVAL                                          0x0
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_REF_USE_PAD_REFCLK_FROM_PAD_FVAL                                          0x1
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_REFCLK_DIV2_BMSK                                                        0x100
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_REFCLK_DIV2_SHFT                                                          0x8
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_REFCLK_DIV2_DON_T_DIVIDE_FVAL                                             0x0
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_REFCLK_DIV2_DIVIDE_REFCLK_FVAL                                            0x1
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_MPLL_MULTIPLIER_BMSK                                                     0x7f
#define HWIO_PCIE_0_PCIE20_PARF_PHY_REFCLK_MPLL_MULTIPLIER_SHFT                                                      0x0

#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_ADDR                                                               (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000054)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_OFFS                                                               (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_RMSK                                                               0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_ADDR, HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_IN)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_NS_AWCACHE_BMSK                                                    0xf0000000
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_NS_AWCACHE_SHFT                                                          0x1c
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_NS_ARCACHE_BMSK                                                     0xf000000
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_NS_ARCACHE_SHFT                                                          0x18
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_NS_AWNOALLOCATE_BMSK                                                 0x800000
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_NS_AWNOALLOCATE_SHFT                                                     0x17
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_NS_AWMEMTYPE_BMSK                                                    0x700000
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_NS_AWMEMTYPE_SHFT                                                        0x14
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_NS_ARNOALLOCATE_BMSK                                                  0x80000
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_NS_ARNOALLOCATE_SHFT                                                     0x13
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_NS_ARMEMTYPE_BMSK                                                     0x70000
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_NS_ARMEMTYPE_SHFT                                                        0x10
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_AWCACHE_BMSK                                                           0xf000
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_AWCACHE_SHFT                                                              0xc
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_ARCACHE_BMSK                                                            0xf00
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_ARCACHE_SHFT                                                              0x8
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_AWNOALLOCATE_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_AWNOALLOCATE_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_AWMEMTYPE_BMSK                                                           0x70
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_AWMEMTYPE_SHFT                                                            0x4
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_ARNOALLOCATE_BMSK                                                         0x8
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_ARNOALLOCATE_SHFT                                                         0x3
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_ARMEMTYPE_BMSK                                                            0x7
#define HWIO_PCIE_0_PCIE20_PARF_AXI_CONFIG_ARMEMTYPE_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_ADDR(n)                                                               (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000058 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_OFFS(n)                                                               (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000058 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_RMSK                                                                  0x8000007f
#define HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_MAXn                                                                          31
#define HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_ADDR(n), HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_INI(n))
#define HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_EN_BMSK                                                               0x80000000
#define HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_EN_SHFT                                                                     0x1f
#define HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_SEL_BMSK                                                                    0x7f
#define HWIO_PCIE_0_PCIE20_PARF_HW_EV_n_SEL_SHFT                                                                     0x0

#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_ADDR                                                          (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000000dc)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_OFFS                                                          (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000000dc)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_RMSK                                                            0xfff0ff
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_ADDR, HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_IN)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_VAL_AORDEREDRD_BMSK                                             0x800000
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_VAL_AORDEREDRD_SHFT                                                 0x17
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_VAL_AORDEREDWR_BMSK                                             0x400000
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_VAL_AORDEREDWR_SHFT                                                 0x16
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_AORDEREDWR_RD_WAIT_BMSK                                         0x200000
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_AORDEREDWR_RD_WAIT_SHFT                                             0x15
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_EN_MSG_ON_ADDR_BMSK                                             0x100000
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_EN_MSG_ON_ADDR_SHFT                                                 0x14
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_BRESP_TRANS_BYP_BMSK                                             0xff000
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_BRESP_TRANS_BYP_SHFT                                                 0xc
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_AIDO_DIS_BMSK                                                       0x80
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_AIDO_DIS_SHFT                                                        0x7
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_AIDO_VAL_BMSK                                                       0x40
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_AIDO_VAL_SHFT                                                        0x6
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_DBI_WR_STALL_RESET_BMSK                                             0x20
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_DBI_WR_STALL_RESET_SHFT                                              0x5
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_DBI_WR_STALL_BYPASS_BMSK                                            0x10
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_DBI_WR_STALL_BYPASS_SHFT                                             0x4
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_STATUS_BMSK                                                          0xf
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_BRIDGE_CTRL_STATUS_SHFT                                                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_SLV_BASE_ADDR_ADDR                                                            (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000000e0)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_BASE_ADDR_OFFS                                                            (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000000e0)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_BASE_ADDR_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_SLV_BASE_ADDR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SLV_BASE_ADDR_ADDR, HWIO_PCIE_0_PCIE20_PARF_SLV_BASE_ADDR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_BASE_ADDR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SLV_BASE_ADDR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_BASE_ADDR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_SLV_BASE_ADDR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_BASE_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_SLV_BASE_ADDR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_SLV_BASE_ADDR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_BASE_ADDR_SLV_BASE_ADDR_BMSK                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_SLV_BASE_ADDR_SLV_BASE_ADDR_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE20_PARF_TEST_BUS_ADDR                                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000000e4)
#define HWIO_PCIE_0_PCIE20_PARF_TEST_BUS_OFFS                                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000000e4)
#define HWIO_PCIE_0_PCIE20_PARF_TEST_BUS_RMSK                                                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_TEST_BUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_TEST_BUS_ADDR, HWIO_PCIE_0_PCIE20_PARF_TEST_BUS_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_TEST_BUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_TEST_BUS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_TEST_BUS_PCIE20_TEST_BUS_BMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_TEST_BUS_PCIE20_TEST_BUS_SHFT                                                        0x0

#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_ADDR(n)                                                          (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000128 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_OFFS(n)                                                          (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000128 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_RMSK                                                             0x81f11fff
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_MAXn                                                                     15
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_ADDR(n), HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_INI(n))
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_EN_BMSK                                                          0x80000000
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_EN_SHFT                                                                0x1f
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_MSG_MSGDNMSG_BMSK                                                 0x1000000
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_MSG_MSGDNMSG_SHFT                                                      0x18
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_ATU_BYPASS_BMSK                                                    0x800000
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_ATU_BYPASS_SHFT                                                        0x17
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_MSG_TC_BMSK                                                        0x700000
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_MSG_TC_SHFT                                                            0x14
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_MSG_EP_BMSK                                                         0x10000
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_MSG_EP_SHFT                                                            0x10
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_MSG_TYPE_BMSK                                                        0x1f00
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_MSG_TYPE_SHFT                                                           0x8
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_MSG_CODE_BMSK                                                          0xff
#define HWIO_PCIE_0_PCIE20_PARF_MSG_PARAMS_n_MSG_CODE_SHFT                                                           0x0

#define HWIO_PCIE_0_PCIE20_PARF_VERSION_ADDR                                                                  (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000170)
#define HWIO_PCIE_0_PCIE20_PARF_VERSION_OFFS                                                                  (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000170)
#define HWIO_PCIE_0_PCIE20_PARF_VERSION_RMSK                                                                       0xfff
#define HWIO_PCIE_0_PCIE20_PARF_VERSION_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_VERSION_ADDR, HWIO_PCIE_0_PCIE20_PARF_VERSION_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_VERSION_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_VERSION_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_VERSION_IP_CAT_VERSION_BMSK                                                        0xfff
#define HWIO_PCIE_0_PCIE20_PARF_VERSION_IP_CAT_VERSION_SHFT                                                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_ADDR                                                     (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000174)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_OFFS                                                     (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000174)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_RMSK                                                           0x1f
#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_ADDR, HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_IN)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_BYPASS_BMSK                                                    0x10
#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_BYPASS_SHFT                                                     0x4
#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_MSTR_AXI_LOGIC_RESET_BMSK                                       0x8
#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_MSTR_AXI_LOGIC_RESET_SHFT                                       0x3
#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_AHB_LOGIC_RESET_BMSK                                            0x4
#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_AHB_LOGIC_RESET_SHFT                                            0x2
#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_MSTR_AXI_CLK_EN_BMSK                                            0x2
#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_MSTR_AXI_CLK_EN_SHFT                                            0x1
#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_AHB_CLK_EN_BMSK                                                 0x1
#define HWIO_PCIE_0_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_AHB_CLK_EN_SHFT                                                 0x0

#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_LOWER_ADDR                                                      (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000178)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_LOWER_OFFS                                                      (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000178)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_LOWER_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_LOWER_ADDR, HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_LOWER_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_LOWER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_LOWER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_LOWER_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_LOWER_IN)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_LOWER_VAL_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_LOWER_VAL_SHFT                                                         0x0

#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_UPPER_ADDR                                                      (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000017c)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_UPPER_OFFS                                                      (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000017c)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_UPPER_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_UPPER_ADDR, HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_UPPER_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_UPPER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_UPPER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_UPPER_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_UPPER_IN)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_UPPER_VAL_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BASE_ADDR_UPPER_VAL_SHFT                                                         0x0

#define HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR                                                  (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000180)
#define HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_OFFS                                                  (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000180)
#define HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR, HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_IN)
#define HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_RESET_BMSK                                            0x80000000
#define HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_RESET_SHFT                                                  0x1f
#define HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_CNT_MAX_BMSK                                          0x7fffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_CNT_MAX_SHFT                                                 0x0

#define HWIO_PCIE_0_PCIE20_PARF_LTR_MSG_GEN_ADDR                                                              (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000184)
#define HWIO_PCIE_0_PCIE20_PARF_LTR_MSG_GEN_OFFS                                                              (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000184)
#define HWIO_PCIE_0_PCIE20_PARF_LTR_MSG_GEN_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_LTR_MSG_GEN_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_LTR_MSG_GEN_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_LTR_MSG_GEN_LATENCY_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_LTR_MSG_GEN_LATENCY_SHFT                                                             0x0

#define HWIO_PCIE_0_PCIE20_PARF_MSI_GEN_ADDR                                                                  (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000188)
#define HWIO_PCIE_0_PCIE20_PARF_MSI_GEN_OFFS                                                                  (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000188)
#define HWIO_PCIE_0_PCIE20_PARF_MSI_GEN_RMSK                                                                        0x1f
#define HWIO_PCIE_0_PCIE20_PARF_MSI_GEN_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_MSI_GEN_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_MSI_GEN_VECTOR_BMSK                                                                 0x1f
#define HWIO_PCIE_0_PCIE20_PARF_MSI_GEN_VECTOR_SHFT                                                                  0x0

#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_ADDR                                                     (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000018c)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_OFFS                                                     (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000018c)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_RMSK                                                          0x3ff
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_ADDR, HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_IN)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_RD_LIMIT_BMSK                                                 0x3e0
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_RD_LIMIT_SHFT                                                   0x5
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_WR_LIMIT_BMSK                                                  0x1f
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_WR_LIMIT_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_ADDR                                                             (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000190)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_OFFS                                                             (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000190)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_RMSK                                                                   0x1f
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_SEL_BIT_BMSK                                             0x10
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_SEL_BIT_SHFT                                              0x4
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_SEL_BIT_NON_L1SUB_TIMEOUT_EN_INT_FVAL                     0x0
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_SEL_BIT_L1SUB_TIMEOUT_EN_INT_FVAL                         0x1
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_RADM_PM_TURNOFF_BMSK                                                    0x8
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_RADM_PM_TURNOFF_SHFT                                                    0x3
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_CFG_BUS_MASTER_EN_BMSK                                                  0x4
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_CFG_BUS_MASTER_EN_SHFT                                                  0x2
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_PM_DSTATE_CHANGE_BIT_BMSK                                               0x2
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_PM_DSTATE_CHANGE_BIT_SHFT                                               0x1
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_BIT_BMSK                                                  0x1
#define HWIO_PCIE_0_PCIE20_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_BIT_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE20_PARF_MHI_BAR_KB_SIZE_ADDR                                                          (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000194)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BAR_KB_SIZE_OFFS                                                          (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000194)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BAR_KB_SIZE_RMSK                                                          0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BAR_KB_SIZE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MHI_BAR_KB_SIZE_ADDR, HWIO_PCIE_0_PCIE20_PARF_MHI_BAR_KB_SIZE_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BAR_KB_SIZE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MHI_BAR_KB_SIZE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BAR_KB_SIZE_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_MHI_BAR_KB_SIZE_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BAR_KB_SIZE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_MHI_BAR_KB_SIZE_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_MHI_BAR_KB_SIZE_IN)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BAR_KB_SIZE_SIZE_KB_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MHI_BAR_KB_SIZE_SIZE_KB_SHFT                                                         0x0

#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_ADDR                                                              (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000198)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_OFFS                                                              (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000198)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_ADDR, HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_IN)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_EDB_END_BMSK                                                      0xff000000
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_EDB_END_SHFT                                                            0x18
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_EDB_BASE_BMSK                                                       0xff0000
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_EDB_BASE_SHFT                                                           0x10
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_CDB_END_BMSK                                                          0xff00
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_CDB_END_SHFT                                                             0x8
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_CDB_BASE_BMSK                                                           0xff
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_DBS_CDB_BASE_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_ADDR                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000019c)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_OFFS                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000019c)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_ADDR, HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_IN)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_ADDR_LOWER_BMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_ADDR_LOWER_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_ADDR                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000001a0)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_OFFS                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000001a0)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_ADDR, HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_IN)
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_ADDR_LOWER_BMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_ADDR_LOWER_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR                                               (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000001a4)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_OFFS                                               (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000001a4)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_RMSK                                                      0x1
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR, HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_IN)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_EN_BMSK                                                   0x1
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_EN_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR                                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000001a8)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_OFFS                                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000001a8)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_RMSK                                                    0xc000003f
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR, HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_IN)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_EN_BMSK                                                 0x80000000
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_EN_SHFT                                                       0x1f
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_CHECK_RELAXED_ORDERING_EN_BMSK                          0x40000000
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_CHECK_RELAXED_ORDERING_EN_SHFT                                0x1e
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR_BIT_INDEX_BMSK                                           0x3f
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR_BIT_INDEX_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_ADDR                                                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000001b0)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_OFFS                                                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000001b0)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_RMSK                                                                         0xf3f
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_LTSSM_ADDR, HWIO_PCIE_0_PCIE20_PARF_LTSSM_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_LTSSM_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_LTSSM_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_LTSSM_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_LTSSM_IN)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_FLUSH_MODE_BMSK                                                              0x800
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_FLUSH_MODE_SHFT                                                                0xb
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_SW_CLR_FLUSH_MODE_BMSK                                                       0x400
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_SW_CLR_FLUSH_MODE_SHFT                                                         0xa
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_LINK_DOWN_AFFECT_LTSSM_DIS_BMSK                                              0x200
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_LINK_DOWN_AFFECT_LTSSM_DIS_SHFT                                                0x9
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_LTSSM_EN_BMSK                                                                0x100
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_LTSSM_EN_SHFT                                                                  0x8
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_LTSSM_STATE_BMSK                                                              0x3f
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_LTSSM_STATE_SHFT                                                               0x0

#define HWIO_PCIE_0_PCIE20_PARF_SLV_DBI_ELBI_ADDR                                                             (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000001b4)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_DBI_ELBI_OFFS                                                             (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000001b4)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_DBI_ELBI_RMSK                                                                  0xfff
#define HWIO_PCIE_0_PCIE20_PARF_SLV_DBI_ELBI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SLV_DBI_ELBI_ADDR, HWIO_PCIE_0_PCIE20_PARF_SLV_DBI_ELBI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_DBI_ELBI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SLV_DBI_ELBI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_DBI_ELBI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_SLV_DBI_ELBI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_DBI_ELBI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_SLV_DBI_ELBI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_SLV_DBI_ELBI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_DBI_ELBI_ADDR_BASE_BMSK                                                        0xfff
#define HWIO_PCIE_0_PCIE20_PARF_SLV_DBI_ELBI_ADDR_BASE_SHFT                                                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_ADDR                                                      (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000001c8)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_OFFS                                                      (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000001c8)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_RMSK                                                            0x1f
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_RD_STATE_BMSK                                                   0x18
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_RD_STATE_SHFT                                                    0x3
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_WR_STATE_BMSK                                                    0x7
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_WR_STATE_SHFT                                                    0x0

#define HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_ADDR                                                           (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000001d8)
#define HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_OFFS                                                           (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000001d8)
#define HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_RMSK                                                           0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_ADDR, HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_IN)
#define HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_SPARE_1_BMSK                                                   0xffff0000
#define HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_SPARE_1_SHFT                                                         0x10
#define HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_SPARE_0_BMSK                                                       0xffff
#define HWIO_PCIE_0_PCIE20_PARF_SPARE_0_1_BITS_SPARE_0_SHFT                                                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_RELEASE_VERSION_ADDR                                                          (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000001dc)
#define HWIO_PCIE_0_PCIE20_PARF_RELEASE_VERSION_OFFS                                                          (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000001dc)
#define HWIO_PCIE_0_PCIE20_PARF_RELEASE_VERSION_RMSK                                                          0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_RELEASE_VERSION_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_RELEASE_VERSION_ADDR, HWIO_PCIE_0_PCIE20_PARF_RELEASE_VERSION_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_RELEASE_VERSION_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_RELEASE_VERSION_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_RELEASE_VERSION_RELEASE_VER_BMSK                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_RELEASE_VERSION_RELEASE_VER_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_SET_ADDR                                                      (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000001e0)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_SET_OFFS                                                      (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000001e0)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_SET_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_SET_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_SET_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_SET_CFG_MSI_PENDING_SET_BMSK                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_SET_CFG_MSI_PENDING_SET_SHFT                                         0x0

#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_CLEAR_ADDR                                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000001e4)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_CLEAR_OFFS                                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000001e4)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_CLEAR_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_CLEAR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_CLEAR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_CLEAR_CFG_MSI_PENDING_CLEAR_BMSK                              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_CLEAR_CFG_MSI_PENDING_CLEAR_SHFT                                     0x0

#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_ADDR                                                          (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000001e8)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_OFFS                                                          (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000001e8)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_RMSK                                                          0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_ADDR, HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_CFG_MSI_PENDING_BMSK                                          0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_PENDING_CFG_MSI_PENDING_SHFT                                                 0x0

#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_ADDR                                                             (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000001ec)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_OFFS                                                             (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000001ec)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_RMSK                                                             0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_ADDR, HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_CFG_MSI_MASK_BMSK                                                0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_CFG_MSI_MASK_SHFT                                                       0x0

#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_ADDR                                                  (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000001f0)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_OFFS                                                  (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000001f0)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_ADDR, HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_CFG_MSI_MASK_INT_STATUS_BMSK                          0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_CFG_MSI_MASK_INT_STATUS_SHFT                                 0x0

#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_ADDR                                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000001f4)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_OFFS                                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000001f4)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_ADDR, HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_IN)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_CFG_MSI_MASK_INT_MASK_BMSK                              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_CFG_MSI_MASK_INT_MASK_SHFT                                     0x0

#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_CLEAR_ADDR                                                   (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000001f8)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_CLEAR_OFFS                                                   (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000001f8)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_CLEAR_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_CLEAR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_CLEAR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_CLEAR_CFG_MSI_MASK_INT_CLEAR_BMSK                            0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_MSI_MASK_INT_CLEAR_CFG_MSI_MASK_INT_CLEAR_SHFT                                   0x0

#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_ADDR                                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000210)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_OFFS                                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000210)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_RMSK                                                                 0xf3ffffff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_ADDR, HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_IN)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_PARF_SLV_SECOND_CGC_EN_OPTION_BMSK                                   0x80000000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_PARF_SLV_SECOND_CGC_EN_OPTION_SHFT                                         0x1f
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_PARF_MSTR_SECOND_CGC_EN_OPTION_BMSK                                  0x40000000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_PARF_MSTR_SECOND_CGC_EN_OPTION_SHFT                                        0x1e
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_PARF_ADD_APP_REQ_EXIT_L1_BMSK                                        0x20000000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_PARF_ADD_APP_REQ_EXIT_L1_SHFT                                              0x1d
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_PARF_ADD_APP_XFER_PENDING_BMSK                                       0x10000000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_PARF_ADD_APP_XFER_PENDING_SHFT                                             0x1c
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_CFG_AGGR_MSI_INT_MODE_BMSK                                            0x2000000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_CFG_AGGR_MSI_INT_MODE_SHFT                                                 0x19
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_DIFF_MID_WAIT_BRESP_FIX_DIS_BMSK                                      0x1000000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_DIFF_MID_WAIT_BRESP_FIX_DIS_SHFT                                           0x18
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_FLUSH_INT_WAIT_QSB_CLK_FIX_DIS_BMSK                                    0x800000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_FLUSH_INT_WAIT_QSB_CLK_FIX_DIS_SHFT                                        0x17
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_MSG_NO_PAYLOAD_DATA_FIX_DIS_BMSK                                       0x400000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_MSG_NO_PAYLOAD_DATA_FIX_DIS_SHFT                                           0x16
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_LATCH_APP_REQ_EXIT_L1_FIX_EN_BMSK                                      0x300000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_LATCH_APP_REQ_EXIT_L1_FIX_EN_SHFT                                          0x14
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_INT_PME_LEGACY_OR_L1SUB_TIMEOUT_FIX_EN_BMSK                             0x80000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_INT_PME_LEGACY_OR_L1SUB_TIMEOUT_FIX_EN_SHFT                                0x13
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_UPD_MSTR_WR_HALT_ADDR_FIX_EN_BMSK                                       0x40000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_UPD_MSTR_WR_HALT_ADDR_FIX_EN_SHFT                                          0x12
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_FIRST_RAM_CLK_MASK_FIX_EN_BMSK                                          0x20000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_FIRST_RAM_CLK_MASK_FIX_EN_SHFT                                             0x11
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_NOC_MSTR_AWREADY_FIX_EN_BMSK                                            0x10000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_NOC_MSTR_AWREADY_FIX_EN_SHFT                                               0x10
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_SLV_WAKEUP_VALID_FIX_EN_BMSK                                             0x8000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_SLV_WAKEUP_VALID_FIX_EN_SHFT                                                0xf
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_TESTBUS_SWITCH_BMSK                                                      0x4000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_TESTBUS_SWITCH_SHFT                                                         0xe
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_BRIDGE_FLUSH_INT_CNT_EN_BMSK                                             0x2000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_BRIDGE_FLUSH_INT_CNT_EN_SHFT                                                0xd
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_MSTR_WR_DMA_NS_BMSK                                                      0x1000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_MSTR_WR_DMA_NS_SHFT                                                         0xc
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_MSTR_RD_DMA_NS_BMSK                                                       0x800
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_MSTR_RD_DMA_NS_SHFT                                                         0xb
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_DEBUG_CNT_CLK_EN_MSTR_BMSK                                                0x400
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_DEBUG_CNT_CLK_EN_MSTR_SHFT                                                  0xa
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_DEBUG_CNT_CLK_EN_BMSK                                                     0x200
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_DEBUG_CNT_CLK_EN_SHFT                                                       0x9
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_SLV_AMISC_INFO_ATU_BYPASS_BMSK                                            0x180
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_SLV_AMISC_INFO_ATU_BYPASS_SHFT                                              0x7
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_USE_LANE_FLIP_EN_BMSK                                                      0x60
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_USE_LANE_FLIP_EN_SHFT                                                       0x5
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_SNPS_CLKREQ_SECOND_FIX_BMSK                                                0x10
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_SNPS_CLKREQ_SECOND_FIX_SHFT                                                 0x4
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_ATU_ZERO_RESERVED_BITS_FIX_BMSK                                             0x8
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_ATU_ZERO_RESERVED_BITS_FIX_SHFT                                             0x3
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_USE_CFG_L1SUB_EN_BMSK                                                       0x4
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_USE_CFG_L1SUB_EN_SHFT                                                       0x2
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_REQ_EXIT_L1SS_MSI_LTR_EN_BMSK                                               0x2
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_REQ_EXIT_L1SS_MSI_LTR_EN_SHFT                                               0x1
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_LTR_MSI_HREADY_LOW_EN_BMSK                                                  0x1
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_LTR_MSI_HREADY_LOW_EN_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE20_PARF_LTR_MSI_EXIT_L1SS_ADDR                                                        (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000214)
#define HWIO_PCIE_0_PCIE20_PARF_LTR_MSI_EXIT_L1SS_OFFS                                                        (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000214)
#define HWIO_PCIE_0_PCIE20_PARF_LTR_MSI_EXIT_L1SS_RMSK                                                               0x3
#define HWIO_PCIE_0_PCIE20_PARF_LTR_MSI_EXIT_L1SS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_LTR_MSI_EXIT_L1SS_ADDR, HWIO_PCIE_0_PCIE20_PARF_LTR_MSI_EXIT_L1SS_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_LTR_MSI_EXIT_L1SS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_LTR_MSI_EXIT_L1SS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_LTR_MSI_EXIT_L1SS_MSI_EXIT_L1SS_BMSK                                                 0x2
#define HWIO_PCIE_0_PCIE20_PARF_LTR_MSI_EXIT_L1SS_MSI_EXIT_L1SS_SHFT                                                 0x1
#define HWIO_PCIE_0_PCIE20_PARF_LTR_MSI_EXIT_L1SS_LTR_MSG_EXIT_L1SS_BMSK                                             0x1
#define HWIO_PCIE_0_PCIE20_PARF_LTR_MSI_EXIT_L1SS_LTR_MSG_EXIT_L1SS_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE20_PARF_INT_MASK_ADDR                                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000218)
#define HWIO_PCIE_0_PCIE20_PARF_INT_MASK_OFFS                                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000218)
#define HWIO_PCIE_0_PCIE20_PARF_INT_MASK_RMSK                                                                       0x17
#define HWIO_PCIE_0_PCIE20_PARF_INT_MASK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_INT_MASK_ADDR, HWIO_PCIE_0_PCIE20_PARF_INT_MASK_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_INT_MASK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_INT_MASK_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_INT_MASK_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_INT_MASK_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_INT_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_INT_MASK_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_INT_MASK_IN)
#define HWIO_PCIE_0_PCIE20_PARF_INT_MASK_PHY_RESET_REQ_ASYNC_INT_MASK_BMSK                                          0x10
#define HWIO_PCIE_0_PCIE20_PARF_INT_MASK_PHY_RESET_REQ_ASYNC_INT_MASK_SHFT                                           0x4
#define HWIO_PCIE_0_PCIE20_PARF_INT_MASK_PCIE20_INT_BRIDGE_FLUSH_MASK_BMSK                                           0x4
#define HWIO_PCIE_0_PCIE20_PARF_INT_MASK_PCIE20_INT_BRIDGE_FLUSH_MASK_SHFT                                           0x2
#define HWIO_PCIE_0_PCIE20_PARF_INT_MASK_AMBA_ORDR_MGR_WDT_MASK_BMSK                                                 0x2
#define HWIO_PCIE_0_PCIE20_PARF_INT_MASK_AMBA_ORDR_MGR_WDT_MASK_SHFT                                                 0x1
#define HWIO_PCIE_0_PCIE20_PARF_INT_MASK_RADM_QOVERFLOW_MASK_BMSK                                                    0x1
#define HWIO_PCIE_0_PCIE20_PARF_INT_MASK_RADM_QOVERFLOW_MASK_SHFT                                                    0x0

#define HWIO_PCIE_0_PCIE20_PARF_INT_CLEAR_ADDR                                                                (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000021c)
#define HWIO_PCIE_0_PCIE20_PARF_INT_CLEAR_OFFS                                                                (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000021c)
#define HWIO_PCIE_0_PCIE20_PARF_INT_CLEAR_RMSK                                                                       0xb
#define HWIO_PCIE_0_PCIE20_PARF_INT_CLEAR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_INT_CLEAR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_INT_CLEAR_PHY_RESET_REQ_SYNC_INT_CLEAR_BMSK                                          0x8
#define HWIO_PCIE_0_PCIE20_PARF_INT_CLEAR_PHY_RESET_REQ_SYNC_INT_CLEAR_SHFT                                          0x3
#define HWIO_PCIE_0_PCIE20_PARF_INT_CLEAR_AMBA_ORDR_MGR_WDT_CLEAR_BMSK                                               0x2
#define HWIO_PCIE_0_PCIE20_PARF_INT_CLEAR_AMBA_ORDR_MGR_WDT_CLEAR_SHFT                                               0x1
#define HWIO_PCIE_0_PCIE20_PARF_INT_CLEAR_RADM_QOVERFLOW_CLEAR_BMSK                                                  0x1
#define HWIO_PCIE_0_PCIE20_PARF_INT_CLEAR_RADM_QOVERFLOW_CLEAR_SHFT                                                  0x0

#define HWIO_PCIE_0_PCIE20_PARF_INT_STATUS_ADDR                                                               (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000220)
#define HWIO_PCIE_0_PCIE20_PARF_INT_STATUS_OFFS                                                               (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000220)
#define HWIO_PCIE_0_PCIE20_PARF_INT_STATUS_RMSK                                                                     0x1b
#define HWIO_PCIE_0_PCIE20_PARF_INT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_INT_STATUS_ADDR, HWIO_PCIE_0_PCIE20_PARF_INT_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_INT_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_INT_STATUS_PHY_RESET_REQ_ASYNC_INT_STS_BMSK                                         0x10
#define HWIO_PCIE_0_PCIE20_PARF_INT_STATUS_PHY_RESET_REQ_ASYNC_INT_STS_SHFT                                          0x4
#define HWIO_PCIE_0_PCIE20_PARF_INT_STATUS_PHY_RESET_REQ_SYNC_INT_STS_BMSK                                           0x8
#define HWIO_PCIE_0_PCIE20_PARF_INT_STATUS_PHY_RESET_REQ_SYNC_INT_STS_SHFT                                           0x3
#define HWIO_PCIE_0_PCIE20_PARF_INT_STATUS_AMBA_ORDR_MGR_WDT_BMSK                                                    0x2
#define HWIO_PCIE_0_PCIE20_PARF_INT_STATUS_AMBA_ORDR_MGR_WDT_SHFT                                                    0x1
#define HWIO_PCIE_0_PCIE20_PARF_INT_STATUS_RADM_QOVERFLOW_BMSK                                                       0x1
#define HWIO_PCIE_0_PCIE20_PARF_INT_STATUS_RADM_QOVERFLOW_SHFT                                                       0x0

#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_ADDR                                                                (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000224)
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_OFFS                                                                (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000224)
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_RMSK                                                                0xfffffffe
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_ADDR, HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_BMSK                                                   0x80000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_SHFT                                                         0x1f
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_7_BMSK                                             0x40000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_7_SHFT                                                   0x1e
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_6_BMSK                                             0x20000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_6_SHFT                                                   0x1d
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_5_BMSK                                             0x10000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_5_SHFT                                                   0x1c
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_4_BMSK                                              0x8000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_4_SHFT                                                   0x1b
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_3_BMSK                                              0x4000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_3_SHFT                                                   0x1a
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_2_BMSK                                              0x2000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_2_SHFT                                                   0x19
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_1_BMSK                                              0x1000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_1_SHFT                                                   0x18
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_0_BMSK                                               0x800000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_0_SHFT                                                   0x17
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_EDMA_INT_BMSK                                                0x400000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_EDMA_INT_SHFT                                                    0x16
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INTA_BMSK                                                        0x200000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INTA_SHFT                                                            0x15
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INTB_BMSK                                                        0x100000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INTB_SHFT                                                            0x14
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INTC_BMSK                                                         0x80000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INTC_SHFT                                                            0x13
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INTD_BMSK                                                         0x40000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INTD_SHFT                                                            0x12
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_PLS_PME_BMSK                                                  0x20000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_PLS_PME_SHFT                                                     0x11
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_PME_LEGACY_BMSK                                               0x10000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_PME_LEGACY_SHFT                                                  0x10
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_PLS_ERR_BMSK                                                   0x8000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_PLS_ERR_SHFT                                                      0xf
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_AER_LEGACY_BMSK                                                0x4000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_AER_LEGACY_SHFT                                                   0xe
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_PLS_LINK_UP_BMSK                                               0x2000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_PLS_LINK_UP_SHFT                                                  0xd
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_LINK_REQ_RST_FLUSH_BMSK                                        0x1000
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_LINK_REQ_RST_FLUSH_SHFT                                           0xc
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_CFG_WRITE_BMSK                                                  0x800
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_CFG_WRITE_SHFT                                                    0xb
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MMIO_WRITE_BMSK                                                 0x400
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MMIO_WRITE_SHFT                                                   0xa
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_L1SS_IDLE_TO_BMSK                                               0x200
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_L1SS_IDLE_TO_SHFT                                                 0x9
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_DSTATE_CHANGE_BMSK                                              0x100
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_DSTATE_CHANGE_SHFT                                                0x8
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MHI_A7_BMSK                                                      0x80
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MHI_A7_SHFT                                                       0x7
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MHI_Q6_BMSK                                                      0x40
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_MHI_Q6_SHFT                                                       0x6
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_LTR_BMSK                                                         0x20
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_LTR_SHFT                                                          0x5
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_DEBUG_BMSK                                                       0x10
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_INT_DEBUG_SHFT                                                        0x4
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_RADM_TURNOFF_BMSK                                                     0x8
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_RADM_TURNOFF_SHFT                                                     0x3
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_CFG_BUS_MASTER_EN_BMSK                                                0x4
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_CFG_BUS_MASTER_EN_SHFT                                                0x2
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_SMLH_REQ_RST_LINK_DOWN_BMSK                                           0x2
#define HWIO_PCIE_0_PCIE20_INT_ALL_STATUS_PCIE_SMLH_REQ_RST_LINK_DOWN_SHFT                                           0x1

#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_ADDR                                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000228)
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_OFFS                                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000228)
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_RMSK                                                                 0xfffffffe
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_BMSK                                                    0x80000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_SHFT                                                          0x1f
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_7_BMSK                                              0x40000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_7_SHFT                                                    0x1e
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_6_BMSK                                              0x20000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_6_SHFT                                                    0x1d
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_5_BMSK                                              0x10000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_5_SHFT                                                    0x1c
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_4_BMSK                                               0x8000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_4_SHFT                                                    0x1b
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_3_BMSK                                               0x4000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_3_SHFT                                                    0x1a
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_2_BMSK                                               0x2000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_2_SHFT                                                    0x19
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_1_BMSK                                               0x1000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_1_SHFT                                                    0x18
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_0_BMSK                                                0x800000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_0_SHFT                                                    0x17
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_EDMA_INT_BMSK                                                 0x400000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_EDMA_INT_SHFT                                                     0x16
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INTA_BMSK                                                         0x200000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INTA_SHFT                                                             0x15
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INTB_BMSK                                                         0x100000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INTB_SHFT                                                             0x14
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INTC_BMSK                                                          0x80000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INTC_SHFT                                                             0x13
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INTD_BMSK                                                          0x40000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INTD_SHFT                                                             0x12
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_PLS_PME_BMSK                                                   0x20000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_PLS_PME_SHFT                                                      0x11
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_PME_LEGACY_BMSK                                                0x10000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_PME_LEGACY_SHFT                                                   0x10
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_PLS_ERR_BMSK                                                    0x8000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_PLS_ERR_SHFT                                                       0xf
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_AER_LEGACY_BMSK                                                 0x4000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_AER_LEGACY_SHFT                                                    0xe
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_PLS_LINK_UP_BMSK                                                0x2000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_PLS_LINK_UP_SHFT                                                   0xd
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_LINK_REQ_RST_FLUSH_BMSK                                         0x1000
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_LINK_REQ_RST_FLUSH_SHFT                                            0xc
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_CFG_WRITE_BMSK                                                   0x800
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_CFG_WRITE_SHFT                                                     0xb
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MMIO_WRITE_BMSK                                                  0x400
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MMIO_WRITE_SHFT                                                    0xa
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_L1SS_IDLE_TO_BMSK                                                0x200
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_L1SS_IDLE_TO_SHFT                                                  0x9
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_DSTATE_CHANGE_BMSK                                               0x100
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_DSTATE_CHANGE_SHFT                                                 0x8
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MHI_A7_BMSK                                                       0x80
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MHI_A7_SHFT                                                        0x7
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MHI_Q6_BMSK                                                       0x40
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_MHI_Q6_SHFT                                                        0x6
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_LTR_BMSK                                                          0x20
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_LTR_SHFT                                                           0x5
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_DEBUG_BMSK                                                        0x10
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_INT_DEBUG_SHFT                                                         0x4
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_RADM_TURNOFF_BMSK                                                      0x8
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_RADM_TURNOFF_SHFT                                                      0x3
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_CFG_BUS_MASTER_EN_BMSK                                                 0x4
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_CFG_BUS_MASTER_EN_SHFT                                                 0x2
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_SMLH_REQ_RST_LINK_DOWN_BMSK                                            0x2
#define HWIO_PCIE_0_PCIE20_INT_ALL_CLEAR_PCIE_SMLH_REQ_RST_LINK_DOWN_SHFT                                            0x1

#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_ADDR                                                                  (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000022c)
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_OFFS                                                                  (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000022c)
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_RMSK                                                                  0xfffffffe
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_INT_ALL_MASK_ADDR, HWIO_PCIE_0_PCIE20_INT_ALL_MASK_RMSK)
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_INT_ALL_MASK_ADDR, m)
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_INT_ALL_MASK_ADDR,v)
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_INT_ALL_MASK_ADDR,m,v,HWIO_PCIE_0_PCIE20_INT_ALL_MASK_IN)
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_BMSK                                                     0x80000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_SHFT                                                           0x1f
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_7_BMSK                                               0x40000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_7_SHFT                                                     0x1e
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_6_BMSK                                               0x20000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_6_SHFT                                                     0x1d
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_5_BMSK                                               0x10000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_5_SHFT                                                     0x1c
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_4_BMSK                                                0x8000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_4_SHFT                                                     0x1b
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_3_BMSK                                                0x4000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_3_SHFT                                                     0x1a
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_2_BMSK                                                0x2000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_2_SHFT                                                     0x19
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_1_BMSK                                                0x1000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_1_SHFT                                                     0x18
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_0_BMSK                                                 0x800000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_0_SHFT                                                     0x17
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_EDMA_INT_BMSK                                                  0x400000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_EDMA_INT_SHFT                                                      0x16
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INTA_BMSK                                                          0x200000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INTA_SHFT                                                              0x15
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INTB_BMSK                                                          0x100000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INTB_SHFT                                                              0x14
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INTC_BMSK                                                           0x80000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INTC_SHFT                                                              0x13
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INTD_BMSK                                                           0x40000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INTD_SHFT                                                              0x12
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_PLS_PME_BMSK                                                    0x20000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_PLS_PME_SHFT                                                       0x11
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_PME_LEGACY_BMSK                                                 0x10000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_PME_LEGACY_SHFT                                                    0x10
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_PLS_ERR_BMSK                                                     0x8000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_PLS_ERR_SHFT                                                        0xf
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_AER_LEGACY_BMSK                                                  0x4000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_AER_LEGACY_SHFT                                                     0xe
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_PLS_LINK_UP_BMSK                                                 0x2000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_PLS_LINK_UP_SHFT                                                    0xd
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_LINK_REQ_RST_FLUSH_BMSK                                          0x1000
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_LINK_REQ_RST_FLUSH_SHFT                                             0xc
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_CFG_WRITE_BMSK                                                    0x800
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_CFG_WRITE_SHFT                                                      0xb
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MMIO_WRITE_BMSK                                                   0x400
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MMIO_WRITE_SHFT                                                     0xa
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_L1SS_IDLE_TO_BMSK                                                 0x200
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_L1SS_IDLE_TO_SHFT                                                   0x9
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_DSTATE_CHANGE_BMSK                                                0x100
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_DSTATE_CHANGE_SHFT                                                  0x8
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MHI_A7_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MHI_A7_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MHI_Q6_BMSK                                                        0x40
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_MHI_Q6_SHFT                                                         0x6
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_LTR_BMSK                                                           0x20
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_LTR_SHFT                                                            0x5
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_DEBUG_BMSK                                                         0x10
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_INT_DEBUG_SHFT                                                          0x4
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_RADM_TURNOFF_BMSK                                                       0x8
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_RADM_TURNOFF_SHFT                                                       0x3
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_CFG_BUS_MASTER_EN_BMSK                                                  0x4
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_CFG_BUS_MASTER_EN_SHFT                                                  0x2
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_SMLH_REQ_RST_LINK_DOWN_BMSK                                             0x2
#define HWIO_PCIE_0_PCIE20_INT_ALL_MASK_PCIE_SMLH_REQ_RST_LINK_DOWN_SHFT                                             0x1

#define HWIO_PCIE_0_PCIE20_STATUS_ADDR                                                                        (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000230)
#define HWIO_PCIE_0_PCIE20_STATUS_OFFS                                                                        (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000230)
#define HWIO_PCIE_0_PCIE20_STATUS_RMSK                                                                             0x1ff
#define HWIO_PCIE_0_PCIE20_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_STATUS_ADDR, HWIO_PCIE_0_PCIE20_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE20_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_STATUS_FLUSH_COMPLETED_BMSK                                                             0x100
#define HWIO_PCIE_0_PCIE20_STATUS_FLUSH_COMPLETED_SHFT                                                               0x8
#define HWIO_PCIE_0_PCIE20_STATUS_RADM_Q_NOT_EMPTY_BMSK                                                             0x80
#define HWIO_PCIE_0_PCIE20_STATUS_RADM_Q_NOT_EMPTY_SHFT                                                              0x7
#define HWIO_PCIE_0_PCIE20_STATUS_SMLH_REQ_RST_NOT_BMSK                                                             0x40
#define HWIO_PCIE_0_PCIE20_STATUS_SMLH_REQ_RST_NOT_SHFT                                                              0x6
#define HWIO_PCIE_0_PCIE20_STATUS_RADM_XFER_PENDING_BMSK                                                            0x20
#define HWIO_PCIE_0_PCIE20_STATUS_RADM_XFER_PENDING_SHFT                                                             0x5
#define HWIO_PCIE_0_PCIE20_STATUS_EDMA_XFER_PENDING_BMSK                                                            0x10
#define HWIO_PCIE_0_PCIE20_STATUS_EDMA_XFER_PENDING_SHFT                                                             0x4
#define HWIO_PCIE_0_PCIE20_STATUS_BRIDGE_SLV_XFER_PENDING_BMSK                                                       0x8
#define HWIO_PCIE_0_PCIE20_STATUS_BRIDGE_SLV_XFER_PENDING_SHFT                                                       0x3
#define HWIO_PCIE_0_PCIE20_STATUS_PHY_RESET_ACK_STS_BMSK                                                             0x4
#define HWIO_PCIE_0_PCIE20_STATUS_PHY_RESET_ACK_STS_SHFT                                                             0x2
#define HWIO_PCIE_0_PCIE20_STATUS_PHY_RESET_REQ_STS_BMSK                                                             0x2
#define HWIO_PCIE_0_PCIE20_STATUS_PHY_RESET_REQ_STS_SHFT                                                             0x1
#define HWIO_PCIE_0_PCIE20_STATUS_BRIDGE_FLUSH_NOT_BMSK                                                              0x1
#define HWIO_PCIE_0_PCIE20_STATUS_BRIDGE_FLUSH_NOT_SHFT                                                              0x0

#define HWIO_PCIE_0_PCIE20_PARF_SID_OFFSET_ADDR                                                               (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000234)
#define HWIO_PCIE_0_PCIE20_PARF_SID_OFFSET_OFFS                                                               (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000234)
#define HWIO_PCIE_0_PCIE20_PARF_SID_OFFSET_RMSK                                                                   0xffff
#define HWIO_PCIE_0_PCIE20_PARF_SID_OFFSET_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SID_OFFSET_ADDR, HWIO_PCIE_0_PCIE20_PARF_SID_OFFSET_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_SID_OFFSET_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SID_OFFSET_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_SID_OFFSET_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_SID_OFFSET_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_SID_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_SID_OFFSET_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_SID_OFFSET_IN)
#define HWIO_PCIE_0_PCIE20_PARF_SID_OFFSET_OFFSET_BMSK                                                            0xffff
#define HWIO_PCIE_0_PCIE20_PARF_SID_OFFSET_OFFSET_SHFT                                                               0x0

#define HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_ADDR                                                              (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000238)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_OFFS                                                              (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000238)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_RMSK                                                                    0x1f
#define HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_ADDR, HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_IN)
#define HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_PHY_RESET_REQ_INT_SEL_BMSK                                              0x18
#define HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_PHY_RESET_REQ_INT_SEL_SHFT                                               0x3
#define HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_PHY_RESET_REQ_LINK_DOWN_BMSK                                             0x4
#define HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_PHY_RESET_REQ_LINK_DOWN_SHFT                                             0x2
#define HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_PHY_RESET_ACK_SW_EN_BMSK                                                 0x2
#define HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_PHY_RESET_ACK_SW_EN_SHFT                                                 0x1
#define HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_PHY_RESET_ACK_SW_BMSK                                                    0x1
#define HWIO_PCIE_0_PCIE20_PARF_PHY_RST_REQ_PHY_RESET_ACK_SW_SHFT                                                    0x0

#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_ADDR                                                        (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000024c)
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_OFFS                                                        (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000024c)
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_RMSK                                                              0x1f
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_ADDR, HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_DISABLE_BDF_TRANSLATE_BMSK                                        0x10
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_DISABLE_BDF_TRANSLATE_SHFT                                         0x4
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_DEFAULT_TRANSLATE_VALUE_BMSK                                       0xf
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_CFG_DEFAULT_TRANSLATE_VALUE_SHFT                                       0x0

#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_n_ADDR(n)                                                       (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000250 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_n_OFFS(n)                                                       (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000250 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_n_RMSK                                                              0xffff
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_n_MAXn                                                                  15
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_n_ADDR(n), HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_n_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_n_INI(n))
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_n_BDF_VALUE_BMSK                                                    0xffff
#define HWIO_PCIE_0_PCIE20_PARF_BDF_TRANSLATE_n_BDF_VALUE_SHFT                                                       0x0

#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_ADDR                                                          (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000002b0)
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_OFFS                                                          (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000002b0)
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_RMSK                                                                0x3f
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_ADDR, HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_IN)
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_STS_BMSK                                         0x20
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_STS_SHFT                                          0x5
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_STS_BMSK                                         0x10
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_STS_SHFT                                          0x4
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_VALUE_BMSK                                        0x8
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_VALUE_SHFT                                        0x3
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_VALUE_BMSK                                        0x4
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_VALUE_SHFT                                        0x2
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_ENABLE_BMSK                                       0x2
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_ENABLE_SHFT                                       0x1
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_ENABLE_BMSK                                       0x1
#define HWIO_PCIE_0_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_ENABLE_SHFT                                       0x0

#define HWIO_PCIE_0_PCIE20_PARF_MISC_INFO_ADDR                                                                (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000002b4)
#define HWIO_PCIE_0_PCIE20_PARF_MISC_INFO_OFFS                                                                (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000002b4)
#define HWIO_PCIE_0_PCIE20_PARF_MISC_INFO_RMSK                                                                    0x1fff
#define HWIO_PCIE_0_PCIE20_PARF_MISC_INFO_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MISC_INFO_ADDR, HWIO_PCIE_0_PCIE20_PARF_MISC_INFO_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_MISC_INFO_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MISC_INFO_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_MISC_INFO_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_MISC_INFO_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_MISC_INFO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_MISC_INFO_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_MISC_INFO_IN)
#define HWIO_PCIE_0_PCIE20_PARF_MISC_INFO_MSTR_RMISC_INFO_BMSK                                                    0x1fff
#define HWIO_PCIE_0_PCIE20_PARF_MISC_INFO_MSTR_RMISC_INFO_SHFT                                                       0x0

#define HWIO_PCIE_0_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR                                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000002b8)
#define HWIO_PCIE_0_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_OFFS                                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000002b8)
#define HWIO_PCIE_0_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_RMSK                                                           0x1
#define HWIO_PCIE_0_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR, HWIO_PCIE_0_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_IN)
#define HWIO_PCIE_0_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_REQ_NOT_ENTR_L1_BMSK                                           0x1
#define HWIO_PCIE_0_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_REQ_NOT_ENTR_L1_SHFT                                           0x0

#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_ADDR                                                               (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000002bc)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_OFFS                                                               (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000002bc)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_RMSK                                                                    0x3ff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_ADDR, HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_IN)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_SLV_WAKEUP_L1_BMSK                                                      0x300
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_SLV_WAKEUP_L1_SHFT                                                        0x8
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_AHB_WRITE_FIX_ENABLE_BMSK                                                0x80
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_AHB_WRITE_FIX_ENABLE_SHFT                                                 0x7
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_AHB_ERROR_FIX_ENABLE_BMSK                                                0x40
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_AHB_ERROR_FIX_ENABLE_SHFT                                                 0x6
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_MSTR_ACLK_GATED_IN_L0_BMSK                                               0x20
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_MSTR_ACLK_GATED_IN_L0_SHFT                                                0x5
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_AHB_CGC_OPEN_BMSK                                                        0x10
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_AHB_CGC_OPEN_SHFT                                                         0x4
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_MAC_PHY_PCLKREQ_SAMPL_FIX_DIS_BMSK                                        0x8
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_MAC_PHY_PCLKREQ_SAMPL_FIX_DIS_SHFT                                        0x3
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_NOC_MSTR_AWREADY_FIX2_EN_BMSK                                             0x4
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_NOC_MSTR_AWREADY_FIX2_EN_SHFT                                             0x2
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_RC_B_CHNL_WR_RESP_Q_OVERFLOW_FIX_DIS_BMSK                                 0x2
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_RC_B_CHNL_WR_RESP_Q_OVERFLOW_FIX_DIS_SHFT                                 0x1
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_RC_L1_ASPM_ENTRY_DEADLOCK_FIX_DIS_BMSK                                    0x1
#define HWIO_PCIE_0_PCIE20_PARF_CFG_BITS_2_RC_L1_ASPM_ENTRY_DEADLOCK_FIX_DIS_SHFT                                    0x0

#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_MSB_CTRL_ADDR                                                        (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000002c0)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_MSB_CTRL_OFFS                                                        (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000002c0)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_MSB_CTRL_RMSK                                                               0x3
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_MSB_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_MSB_CTRL_ADDR, HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_MSB_CTRL_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_MSB_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_MSB_CTRL_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_MSB_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_MSB_CTRL_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_MSB_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_MSB_CTRL_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_MSB_CTRL_IN)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_MSB_CTRL_SLV_ADDR_MSB_CTRL_BMSK                                             0x3
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_MSB_CTRL_SLV_ADDR_MSB_CTRL_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_n_ADDR(n)                                                            (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000002d0 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_n_OFFS(n)                                                            (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000002d0 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_n_RMSK                                                               0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_n_MAXn                                                                       15
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_n_ADDR(n), HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_n_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_n_INI(n))
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_n_MSG_ADDR_BMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_n_MSG_ADDR_SHFT                                                             0x0

#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_HI_n_ADDR(n)                                                         (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000310 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_HI_n_OFFS(n)                                                         (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000310 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_HI_n_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_HI_n_MAXn                                                                    15
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_HI_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_HI_n_ADDR(n), HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_HI_n_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_HI_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_HI_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_HI_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_HI_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_HI_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_HI_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_HI_n_INI(n))
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_HI_n_MSG_ADDR_HI_BMSK                                                0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MSG_ADDR_HI_n_MSG_ADDR_HI_SHFT                                                       0x0

#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_ADDR                                                            (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000350)
#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_OFFS                                                            (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000350)
#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_ADDR, HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_DBI_BASE_ADDR_BMSK                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_DBI_BASE_ADDR_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_HI_ADDR                                                         (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000354)
#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_HI_OFFS                                                         (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000354)
#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_HI_RMSK                                                         0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_HI_DBI_BASE_ADDR_HI_BMSK                                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_DBI_BASE_ADDR_HI_DBI_BASE_ADDR_HI_SHFT                                               0x0

#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_ADDR                                                      (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000358)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_OFFS                                                      (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000358)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_RMSK                                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_ADDR, HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_IN)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_SLV_ADDR_SPACE_SIZE_BMSK                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_SLV_ADDR_SPACE_SIZE_SHFT                                         0x0

#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR                                                   (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000035c)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_OFFS                                                   (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000035c)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_SLV_ADDR_SPACE_SIZE_HI_BMSK                            0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_SLV_ADDR_SPACE_SIZE_HI_SHFT                                   0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR                                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000360)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_OFFS                                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000360)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR_BASE_BMSK                                          0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR_BASE_SHFT                                                 0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000364)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_OFFS                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000364)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR_BASE_HI_BMSK                                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR_BASE_HI_SHFT                                           0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR                                                   (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000368)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_OFFS                                                   (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000368)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR_BASE_BMSK                                         0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR_BASE_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR                                                (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000036c)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_OFFS                                                (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000036c)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_RMSK                                                0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR_BASE_HI_BMSK                                   0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR_BASE_HI_SHFT                                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR                                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000370)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_OFFS                                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000370)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_RMSK                                                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR_BASE_BMSK                                          0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR_BASE_SHFT                                                 0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000374)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_OFFS                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000374)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR_BASE_HI_BMSK                                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR_BASE_HI_SHFT                                           0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR                                                   (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000378)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_OFFS                                                   (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000378)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR_BASE_BMSK                                         0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR_BASE_SHFT                                                0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR                                                (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000037c)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_OFFS                                                (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000037c)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_RMSK                                                0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR_BASE_HI_BMSK                                   0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR_BASE_HI_SHFT                                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_ADDR                                                                (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000380)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_OFFS                                                                (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000380)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_ADDR, HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_IN)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_BASE_BMSK                                                           0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_BASE_SHFT                                                                  0x0

#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_HI_ADDR                                                             (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000384)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_HI_OFFS                                                             (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000384)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_HI_RMSK                                                             0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_HI_BASE_HI_BMSK                                                     0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BASE_HI_BASE_HI_SHFT                                                            0x0

#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000388)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_OFFS                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000388)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR, HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_IN)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR_BASE_BMSK                                       0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR_BASE_SHFT                                              0x0

#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR                                              (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000038c)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_OFFS                                              (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000038c)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_RMSK                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR_BASE_HI_BMSK                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR_BASE_HI_SHFT                                        0x0

#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR                                                (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000390)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_OFFS                                                (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000390)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_RMSK                                                0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR, HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_IN)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR_LIMIT_BMSK                                     0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR_LIMIT_SHFT                                            0x0

#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR                                             (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000394)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_OFFS                                             (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000394)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_RMSK                                             0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR_LIMIT_HI_BMSK                               0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR_LIMIT_HI_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR                                                  (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000398)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_OFFS                                                  (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000398)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR_BASE_BMSK                                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR_BASE_SHFT                                               0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR                                               (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000039c)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_OFFS                                               (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000039c)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_RMSK                                               0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR_BASE_HI_BMSK                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR_BASE_HI_SHFT                                         0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000003a0)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_OFFS                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000003a0)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR_LIMIT_BMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR_LIMIT_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR                                              (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000003a4)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_OFFS                                              (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000003a4)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_RMSK                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR_LIMIT_HI_BMSK                                0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR_LIMIT_HI_SHFT                                       0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR                                                  (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000003a8)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_OFFS                                                  (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000003a8)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR_BASE_BMSK                                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR_BASE_SHFT                                               0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR                                               (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000003ac)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_OFFS                                               (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000003ac)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_RMSK                                               0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR_BASE_HI_BMSK                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR_BASE_HI_SHFT                                         0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000003b0)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_OFFS                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000003b0)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR_LIMIT_BMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR_LIMIT_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR                                              (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000003b4)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_OFFS                                              (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000003b4)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_RMSK                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR_LIMIT_HI_BMSK                                0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR_LIMIT_HI_SHFT                                       0x0

#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_ADDR                                                              (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000003c0)
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_OFFS                                                              (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000003c0)
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_RMSK                                                                    0x3f
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_ADDR, HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_IN)
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_CFG_AER_RC_ERR_MSI_BMSK                                                 0x20
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_CFG_AER_RC_ERR_MSI_SHFT                                                  0x5
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_CFG_SYS_ERR_RC_BMSK                                                     0x10
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_CFG_SYS_ERR_RC_SHFT                                                      0x4
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_RADM_CORRECTABLE_ERR_BMSK                                                0x8
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_RADM_CORRECTABLE_ERR_SHFT                                                0x3
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_RADM_NONFATAL_ERR_BMSK                                                   0x4
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_RADM_NONFATAL_ERR_SHFT                                                   0x2
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_RADM_FATAL_ERR_BMSK                                                      0x2
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_RADM_FATAL_ERR_SHFT                                                      0x1
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_RADM_QOVERFLOW_BMSK                                                      0x1
#define HWIO_PCIE_0_PCIE20_PARF_CORE_ERRORS_RADM_QOVERFLOW_SHFT                                                      0x0

#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_ADDR                                                   (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000003c4)
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_OFFS                                                   (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000003c4)
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_RMSK                                                      0x1ffff
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_ADDR, HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_IN)
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_BRESP_BMSK                            0x18000
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_BRESP_SHFT                                0xf
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_BRESP_EN_BMSK                          0x4000
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_BRESP_EN_SHFT                             0xe
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_BRESP_BMSK                        0x3000
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_BRESP_SHFT                           0xc
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_BRESP_EN_BMSK                      0x800
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_BRESP_EN_SHFT                        0xb
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RDATA_EN_BMSK                           0x400
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RDATA_EN_SHFT                             0xa
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RDATA_EN_BMSK                      0x200
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RDATA_EN_SHFT                        0x9
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_CRS_VALUE_BMSK                                              0x1c0
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_CRS_VALUE_SHFT                                                0x6
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RRESP_BMSK                               0x30
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RRESP_SHFT                                0x4
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RRESP_EN_BMSK                             0x8
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RRESP_EN_SHFT                             0x3
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RRESP_BMSK                           0x6
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RRESP_SHFT                           0x1
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RRESP_EN_BMSK                        0x1
#define HWIO_PCIE_0_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RRESP_EN_SHFT                        0x0

#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_ADDR                                                                  (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000003c8)
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_OFFS                                                                  (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000003c8)
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_RMSK                                                                  0xfffffffe
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_ADDR, HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_RMSK)
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_ADDR,v)
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_ADDR,m,v,HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_IN)
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_BMSK                                                     0x80000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_SHFT                                                           0x1f
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_7_BMSK                                               0x40000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_7_SHFT                                                     0x1e
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_6_BMSK                                               0x20000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_6_SHFT                                                     0x1d
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_5_BMSK                                               0x10000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_5_SHFT                                                     0x1c
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_4_BMSK                                                0x8000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_4_SHFT                                                     0x1b
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_3_BMSK                                                0x4000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_3_SHFT                                                     0x1a
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_2_BMSK                                                0x2000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_2_SHFT                                                     0x19
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_1_BMSK                                                0x1000000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_1_SHFT                                                     0x18
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_0_BMSK                                                 0x800000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_0_SHFT                                                     0x17
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_EDMA_INT_BMSK                                                  0x400000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_EDMA_INT_SHFT                                                      0x16
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INTA_BMSK                                                          0x200000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INTA_SHFT                                                              0x15
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INTB_BMSK                                                          0x100000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INTB_SHFT                                                              0x14
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INTC_BMSK                                                           0x80000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INTC_SHFT                                                              0x13
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INTD_BMSK                                                           0x40000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INTD_SHFT                                                              0x12
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_PLS_PME_BMSK                                                    0x20000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_PLS_PME_SHFT                                                       0x11
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_PME_LEGACY_BMSK                                                 0x10000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_PME_LEGACY_SHFT                                                    0x10
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_PLS_ERR_BMSK                                                     0x8000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_PLS_ERR_SHFT                                                        0xf
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_AER_LEGACY_BMSK                                                  0x4000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_AER_LEGACY_SHFT                                                     0xe
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_PLS_LINK_UP_BMSK                                                 0x2000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_PLS_LINK_UP_SHFT                                                    0xd
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_LINK_REQ_RST_FLUSH_BMSK                                          0x1000
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_LINK_REQ_RST_FLUSH_SHFT                                             0xc
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_CFG_WRITE_BMSK                                                    0x800
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_CFG_WRITE_SHFT                                                      0xb
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MMIO_WRITE_BMSK                                                   0x400
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MMIO_WRITE_SHFT                                                     0xa
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_L1SS_IDLE_TO_BMSK                                                 0x200
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_L1SS_IDLE_TO_SHFT                                                   0x9
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_DSTATE_CHANGE_BMSK                                                0x100
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_DSTATE_CHANGE_SHFT                                                  0x8
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MHI_A7_BMSK                                                        0x80
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MHI_A7_SHFT                                                         0x7
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MHI_Q6_BMSK                                                        0x40
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_MHI_Q6_SHFT                                                         0x6
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_LTR_BMSK                                                           0x20
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_LTR_SHFT                                                            0x5
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_DEBUG_BMSK                                                         0x10
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_INT_DEBUG_SHFT                                                          0x4
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_RADM_TURNOFF_BMSK                                                       0x8
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_RADM_TURNOFF_SHFT                                                       0x3
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_CFG_BUS_MASTER_EN_BMSK                                                  0x4
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_CFG_BUS_MASTER_EN_SHFT                                                  0x2
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_SMLH_REQ_RST_LINK_DOWN_BMSK                                             0x2
#define HWIO_PCIE_0_PCIE20_INT_ALL_TYPE_PCIE_SMLH_REQ_RST_LINK_DOWN_SHFT                                             0x1

#define HWIO_PCIE_0_PCIE20_PARF_INT_ALL_SOURCE_ADDR                                                           (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000003cc)
#define HWIO_PCIE_0_PCIE20_PARF_INT_ALL_SOURCE_OFFS                                                           (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000003cc)
#define HWIO_PCIE_0_PCIE20_PARF_INT_ALL_SOURCE_RMSK                                                           0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_INT_ALL_SOURCE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_INT_ALL_SOURCE_ADDR, HWIO_PCIE_0_PCIE20_PARF_INT_ALL_SOURCE_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_INT_ALL_SOURCE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_INT_ALL_SOURCE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_INT_ALL_SOURCE_INT_SRC_BMSK                                                   0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_INT_ALL_SOURCE_INT_SRC_SHFT                                                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_ADDR                                                     (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000003d0)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_OFFS                                                     (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000003d0)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_RMSK                                                     0xc00000ff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_ADDR, HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_IN)
#define HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_TPH_REQ_EN_STATUS_BMSK                                   0xc0000000
#define HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_TPH_REQ_EN_STATUS_SHFT                                         0x1e
#define HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_TRANSLATION_TABLE_BMSK                                         0xff
#define HWIO_PCIE_0_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_TRANSLATION_TABLE_SHFT                                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_ADDR                                                         (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000003d4)
#define HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_OFFS                                                         (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000003d4)
#define HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_RMSK                                                                0xf
#define HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_ADDR, HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_IN)
#define HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_RD_NO_SNOOP_OVERIDE_EN_BMSK                                         0x8
#define HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_RD_NO_SNOOP_OVERIDE_EN_SHFT                                         0x3
#define HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_RD_NO_SNOOP_OVERIDE_VALUE_BMSK                                      0x4
#define HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_RD_NO_SNOOP_OVERIDE_VALUE_SHFT                                      0x2
#define HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_WR_NO_SNOOP_OVERIDE_EN_BMSK                                         0x2
#define HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_WR_NO_SNOOP_OVERIDE_EN_SHFT                                         0x1
#define HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_WR_NO_SNOOP_OVERIDE_VALUE_BMSK                                      0x1
#define HWIO_PCIE_0_PCIE20_PARF_NO_SNOOP_OVERIDE_WR_NO_SNOOP_OVERIDE_VALUE_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_ADDR(n)                                           (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000400 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_OFFS(n)                                           (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000400 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_RMSK                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_MAXn                                                      35
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_ADDR(n), HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_VALUE_BMSK                                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_VALUE_SHFT                                               0x0

#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_ADDR                                            (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000490)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_OFFS                                            (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000490)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_RMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_ADDR, HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_VALUE_BMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_VALUE_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_ADDR                                                          (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000494)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_OFFS                                                          (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000494)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_RMSK                                                                 0x7
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_ADDR, HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_IN)
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_MODE_BMSK                                                            0x4
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_MODE_SHFT                                                            0x2
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_COUNTER_CLEAR_BMSK                                                   0x2
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_COUNTER_CLEAR_SHFT                                                   0x1
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_EN_BMSK                                                              0x1
#define HWIO_PCIE_0_PCIE20_PARF_LTSSM_DEBUG_CFG_EN_SHFT                                                              0x0

#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR                                                  (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004a0)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_OFFS                                                  (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004a0)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_RMSK                                                         0x3
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR, HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_IN)
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_NO_SNOOP_CHANGE_HALT_EN_BMSK                                 0x2
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_NO_SNOOP_CHANGE_HALT_EN_SHFT                                 0x1
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_BDF_CHANGE_HALT_EN_BMSK                                      0x1
#define HWIO_PCIE_0_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_BDF_CHANGE_HALT_EN_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_ADDR                                          (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004b0)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_OFFS                                          (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004b0)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_RMSK                                                 0x1
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_ADDR, HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_ECAM_INT_STATUS_BMSK                                 0x1
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_ECAM_INT_STATUS_SHFT                                 0x0

#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_ADDR                                            (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004b4)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_OFFS                                            (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004b4)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_RMSK                                                   0x1
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_ADDR, HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_IN)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_ECAM_INT_MASK_BMSK                                     0x1
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_ECAM_INT_MASK_SHFT                                     0x0

#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_CLR_ADDR                                             (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004b8)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_CLR_OFFS                                             (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004b8)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_CLR_RMSK                                                    0x1
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_CLR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_CLR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_CLR_ECAM_INT_CLR_BMSK                                       0x1
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_CLR_ECAM_INT_CLR_SHFT                                       0x0

#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ADDR                                             (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004c0)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_OFFS                                             (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004c0)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_RMSK                                             0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ADDR, HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ECAM_BLOCKED_ADDR_LO_BMSK                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ECAM_BLOCKED_ADDR_LO_SHFT                               0x0

#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ADDR                                             (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004c4)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_OFFS                                             (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004c4)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_RMSK                                             0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ECAM_BLOCKED_ADDR_HI_BMSK                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ECAM_BLOCKED_ADDR_HI_SHFT                               0x0

#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ADDR                                                (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004c8)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_OFFS                                                (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004c8)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_RMSK                                                  0xffffff
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ADDR, HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_AWRITE_BMSK                                           0x800000
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_AWRITE_SHFT                                               0x17
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_APROT_BMSK                                            0x700000
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_APROT_SHFT                                                0x14
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ACACHE_BMSK                                            0xf0000
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ACACHE_SHFT                                               0x10
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ALOCK_BMSK                                              0xc000
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ALOCK_SHFT                                                 0xe
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ABURST_BMSK                                             0x3000
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ABURST_SHFT                                                0xc
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ASIZE_BMSK                                               0xe00
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ASIZE_SHFT                                                 0x9
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ALEN_BMSK                                                0x1e0
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ALEN_SHFT                                                  0x5
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_AID_BMSK                                                  0x1f
#define HWIO_PCIE_0_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_AID_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_ADDR                                           (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004d0)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_OFFS                                           (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004d0)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_RMSK                                                 0x3f
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_ADDR, HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_L1SS_SLEEP_MHI_FWD_DIS_BMSK                          0x20
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_L1SS_SLEEP_MHI_FWD_DIS_SHFT                           0x5
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_L1SS_SLEEP_MHI_FWD_EN_BMSK                           0x10
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_L1SS_SLEEP_MHI_FWD_EN_SHFT                            0x4
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_REF_GEN_REQ_ON_BMSK                                   0x8
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_REF_GEN_REQ_ON_SHFT                                   0x3
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_PHY_AUX_CLK_REQ_ON_BMSK                               0x4
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_PHY_AUX_CLK_REQ_ON_SHFT                               0x2
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_MSTR_CLK_BACK_SWITCH_DONE_BMSK                        0x2
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_MSTR_CLK_BACK_SWITCH_DONE_SHFT                        0x1
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_MSTR_CLK_TO_AUX_SWITCH_DONE_BMSK                      0x1
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_MSTR_CLK_TO_AUX_SWITCH_DONE_SHFT                      0x0

#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR                                              (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004d4)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_OFFS                                              (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004d4)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_RMSK                                                  0x7f31
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR, HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_IN)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_DB_PRIORITY_BMSK                                      0x4000
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_DB_PRIORITY_SHFT                                         0xe
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_REF_GEN_REQ_VALUE_BMSK                    0x2000
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_REF_GEN_REQ_VALUE_SHFT                       0xd
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_REF_GEN_REQ_EN_BMSK                       0x1000
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_REF_GEN_REQ_EN_SHFT                          0xc
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_PERIOD_PHY_AUX_CLK_REQ_AFTER_SWITCH_BMSK               0xf00
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_PERIOD_PHY_AUX_CLK_REQ_AFTER_SWITCH_SHFT                 0x8
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_PHY_AUX_CLK_REQ_VALUE_BMSK                  0x20
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_PHY_AUX_CLK_REQ_VALUE_SHFT                   0x5
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_PHY_AUX_CLK_REQ_EN_BMSK                     0x10
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_PHY_AUX_CLK_REQ_EN_SHFT                      0x4
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_L1SS_SLEEP_MODE_BMSK                                     0x1
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_L1SS_SLEEP_MODE_SHFT                                     0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR                                                  (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004e0)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_OFFS                                                  (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004e0)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR_BASE_BMSK                                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR_BASE_SHFT                                               0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR                                               (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004e4)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_OFFS                                               (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004e4)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_RMSK                                               0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR_BASE_HI_BMSK                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR_BASE_HI_SHFT                                         0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004e8)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_OFFS                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004e8)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR_LIMIT_BMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR_LIMIT_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR                                              (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004ec)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_OFFS                                              (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004ec)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_RMSK                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR_LIMIT_HI_BMSK                                0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR_LIMIT_HI_SHFT                                       0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR                                                  (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004f0)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_OFFS                                                  (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004f0)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_RMSK                                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR_BASE_BMSK                                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR_BASE_SHFT                                               0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR                                               (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004f4)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_OFFS                                               (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004f4)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_RMSK                                               0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR_BASE_HI_BMSK                                  0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR_BASE_HI_SHFT                                         0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004f8)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_OFFS                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004f8)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_RMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR_LIMIT_BMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR_LIMIT_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR                                              (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000004fc)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_OFFS                                              (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000004fc)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_RMSK                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR, HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_IN)
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR_LIMIT_HI_BMSK                                0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR_LIMIT_HI_SHFT                                       0x0

#define HWIO_PCIE_0_PCIE20_INT_ALL_2_STATUS_ADDR                                                              (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000500)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_STATUS_OFFS                                                              (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000500)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_STATUS_RMSK                                                                     0xf
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_INT_ALL_2_STATUS_ADDR, HWIO_PCIE_0_PCIE20_INT_ALL_2_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_INT_ALL_2_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_STATUS_ECAM_BLOCKED_INT_BMSK                                                    0x8
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_STATUS_ECAM_BLOCKED_INT_SHFT                                                    0x3
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_BMSK                                 0x4
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_SHFT                                 0x2
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_BMSK                                 0x2
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_SHFT                                 0x1
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_BMSK                                     0x1
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_SHFT                                     0x0

#define HWIO_PCIE_0_PCIE20_INT_ALL_2_CLEAR_ADDR                                                               (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000504)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_CLEAR_OFFS                                                               (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000504)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_CLEAR_RMSK                                                                      0xf
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_CLEAR_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_INT_ALL_2_CLEAR_ADDR,v)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_CLEAR_ECAM_BLOCKED_INT_BMSK                                                     0x8
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_CLEAR_ECAM_BLOCKED_INT_SHFT                                                     0x3
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_BMSK                                  0x4
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_SHFT                                  0x2
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_BMSK                                  0x2
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_SHFT                                  0x1
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_BMSK                                      0x1
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_SHFT                                      0x0

#define HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_ADDR                                                                (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000508)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_OFFS                                                                (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000508)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_RMSK                                                                       0xf
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_ADDR, HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_RMSK)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_ADDR, m)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_ADDR,v)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_ADDR,m,v,HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_IN)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_ECAM_BLOCKED_INT_BMSK                                                      0x8
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_ECAM_BLOCKED_INT_SHFT                                                      0x3
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_BMSK                                   0x4
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_SHFT                                   0x2
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_BMSK                                   0x2
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_SHFT                                   0x1
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_BMSK                                       0x1
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_SHFT                                       0x0

#define HWIO_PCIE_0_PCIE20_INT_ALL_2_TYPE_ADDR                                                                (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000050c)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_TYPE_OFFS                                                                (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000050c)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_TYPE_RMSK                                                                       0xf
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_TYPE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_INT_ALL_2_TYPE_ADDR, HWIO_PCIE_0_PCIE20_INT_ALL_2_TYPE_RMSK)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_TYPE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_INT_ALL_2_TYPE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_TYPE_ECAM_BLOCKED_INT_BMSK                                                      0x8
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_TYPE_ECAM_BLOCKED_INT_SHFT                                                      0x3
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_BMSK                                   0x4
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_SHFT                                   0x2
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_BMSK                                   0x2
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_SHFT                                   0x1
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_BMSK                                       0x1
#define HWIO_PCIE_0_PCIE20_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_SHFT                                       0x0

#define HWIO_PCIE_0_PCIE20_PARF_INT_ALL_2_SOURCE_ADDR                                                         (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000510)
#define HWIO_PCIE_0_PCIE20_PARF_INT_ALL_2_SOURCE_OFFS                                                         (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000510)
#define HWIO_PCIE_0_PCIE20_PARF_INT_ALL_2_SOURCE_RMSK                                                         0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_INT_ALL_2_SOURCE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_INT_ALL_2_SOURCE_ADDR, HWIO_PCIE_0_PCIE20_PARF_INT_ALL_2_SOURCE_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_INT_ALL_2_SOURCE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_INT_ALL_2_SOURCE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_INT_ALL_2_SOURCE_INT_SRC_BMSK                                                 0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_INT_ALL_2_SOURCE_INT_SRC_SHFT                                                        0x0

#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_ADDR                                                  (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000514)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_OFFS                                                  (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000514)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_RMSK                                                       0x3ff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_ADDR, HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_BRESP_CNT_BMSK                                             0x3e0
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_BRESP_CNT_SHFT                                               0x5
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_BID_BMSK                                                    0x1c
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_BID_SHFT                                                     0x2
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_BRESP_BMSK                                                   0x3
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_BRESP_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR                                                 (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000518)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_OFFS                                                 (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000518)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_RMSK                                                  0x3ffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR, HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_IN)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_WID_BMSK                                              0x3c00000
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_WID_SHFT                                                   0x16
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWPROT_BMSK                                            0x380000
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWPROT_SHFT                                                0x13
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWCACHE_BMSK                                            0x78000
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWCACHE_SHFT                                                0xf
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWLOCK_BMSK                                              0x6000
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWLOCK_SHFT                                                 0xd
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWBURST_BMSK                                             0x1800
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWBURST_SHFT                                                0xb
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWLEN_BMSK                                                0x780
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWLEN_SHFT                                                  0x7
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWSIZE_BMSK                                                0x70
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWSIZE_SHFT                                                 0x4
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWID_BMSK                                                   0xf
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWID_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR                                          (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000051c)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_OFFS                                          (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000051c)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_RMSK                                            0x1fffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR, HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_IN)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_BDF_BMSK                                        0x1fffe0
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_BDF_SHFT                                             0x5
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_TLP_RO_BMSK                                         0x10
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_TLP_RO_SHFT                                          0x4
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_TLP_NS_BMSK                                          0x8
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_TLP_NS_SHFT                                          0x3
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_DMA_STATE_BMSK                                       0x7
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_DMA_STATE_SHFT                                       0x0

#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_ADDR                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000520)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_OFFS                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000520)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_RMSK                                          0x3f
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_ADDR, HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_IN)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_RID_SEL_BMSK                                  0x20
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_RID_SEL_SHFT                                   0x5
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_RID_BMSK                                      0x1c
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_RID_SHFT                                       0x2
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_RRESP_BMSK                                     0x3
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_RRESP_SHFT                                     0x0

#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_ADDR                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000524)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_OFFS                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000524)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_RMSK                                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_ADDR, HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_DEBUG_ADDR_LOW_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_DEBUG_ADDR_LOW_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_ADDR                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000528)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_OFFS                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000528)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_RMSK                                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_ADDR, HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_DEBUG_ADDR_HIGH_BMSK                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_DEBUG_ADDR_HIGH_SHFT                           0x0

#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_ADDR                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000052c)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_OFFS                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000052c)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_RMSK                                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_ADDR, HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_IN)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_DEBUG_DATA_LOW_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_DEBUG_DATA_LOW_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_ADDR                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000530)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_OFFS                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000530)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_RMSK                                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_ADDR, HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_IN)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_DEBUG_DATA_HIGH_BMSK                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_DEBUG_DATA_HIGH_SHFT                           0x0

#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_ADDR                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000534)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_OFFS                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000534)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_RMSK                                          0x3f
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_ADDR, HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_IN)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_BID_SEL_BMSK                                  0x20
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_BID_SEL_SHFT                                   0x5
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_BID_BMSK                                      0x1c
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_BID_SHFT                                       0x2
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_BRESP_BMSK                                     0x3
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_BRESP_SHFT                                     0x0

#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_ADDR                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000538)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_OFFS                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000538)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_RMSK                                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_ADDR, HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_DEBUG_ADDR_LOW_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_DEBUG_ADDR_LOW_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_ADDR                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x0000053c)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_OFFS                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x0000053c)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_RMSK                                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_ADDR, HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_DEBUG_ADDR_HIGH_BMSK                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_DEBUG_ADDR_HIGH_SHFT                           0x0

#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_ADDR                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000540)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_OFFS                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000540)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_RMSK                                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_ADDR, HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_DEBUG_DATA_LOW_BMSK                     0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_DEBUG_DATA_LOW_SHFT                            0x0

#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_ADDR                                    (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000544)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_OFFS                                    (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000544)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_RMSK                                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_ADDR, HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_DEBUG_DATA_HIGH_BMSK                    0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_DEBUG_DATA_HIGH_SHFT                           0x0

#define HWIO_PCIE_0_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_ADDR                                                     (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000550)
#define HWIO_PCIE_0_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_OFFS                                                     (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000550)
#define HWIO_PCIE_0_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_RMSK                                                     0xffffffff
#define HWIO_PCIE_0_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_ADDR, HWIO_PCIE_0_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_RD_ID2ID_ERROR_BMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_RD_ID2ID_ERROR_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR                                                   (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000554)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_OFFS                                                   (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000554)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_RMSK                                                   0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR, HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_IN)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_PROG_MISC_INFO5_BMSK                                   0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_PROG_MISC_INFO5_SHFT                                          0x0

#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_ORDER_ADDR                                                        (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000558)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_ORDER_OFFS                                                        (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000558)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_ORDER_RMSK                                                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_ORDER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_ORDER_ADDR, HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_ORDER_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_ORDER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_ORDER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_ORDER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_ORDER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_ORDER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_ORDER_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_ORDER_IN)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_ORDER_RD_PROG_ORDER_BMSK                                          0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_RD_PROG_ORDER_RD_PROG_ORDER_SHFT                                                 0x0

#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_8_11_n_ADDR(n)                                                        (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00000560 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_8_11_n_OFFS(n)                                                        (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00000560 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_8_11_n_RMSK                                                           0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_8_11_n_MAXn                                                                   15
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_8_11_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_8_11_n_ADDR(n), HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_8_11_n_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_8_11_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_8_11_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_8_11_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_8_11_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_8_11_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_8_11_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_8_11_n_INI(n))
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_8_11_n_MSG_HDR_8_11_BMSK                                              0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_8_11_n_MSG_HDR_8_11_SHFT                                                     0x0

#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_12_15_n_ADDR(n)                                                       (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000005a0 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_12_15_n_OFFS(n)                                                       (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000005a0 + 0x4 * (n))
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_12_15_n_RMSK                                                          0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_12_15_n_MAXn                                                                  15
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_12_15_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_12_15_n_ADDR(n), HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_12_15_n_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_12_15_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_12_15_n_ADDR(n), mask)
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_12_15_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_12_15_n_ADDR(n),val)
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_12_15_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_12_15_n_ADDR(n),mask,val,HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_12_15_n_INI(n))
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_12_15_n_MSG_HDR_12_15_BMSK                                            0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_MSG_HDR_12_15_n_MSG_HDR_12_15_SHFT                                                   0x0

#define HWIO_PCIE_0_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_ADDR                                                     (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000005e0)
#define HWIO_PCIE_0_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_OFFS                                                     (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000005e0)
#define HWIO_PCIE_0_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_RMSK                                                     0xffffffff
#define HWIO_PCIE_0_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_ADDR, HWIO_PCIE_0_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_RMSK)
#define HWIO_PCIE_0_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_ADDR, m)
#define HWIO_PCIE_0_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_WR_ID2ID_ERROR_BMSK                                      0xffffffff
#define HWIO_PCIE_0_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_WR_ID2ID_ERROR_SHFT                                             0x0

#define HWIO_PCIE_0_PCIE20_PARF_Q2A_WR_PROG_ORDER_ADDR                                                        (PCIE_0_PCIE20_PARF_REG_BASE      + 0x000005e4)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_WR_PROG_ORDER_OFFS                                                        (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x000005e4)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_WR_PROG_ORDER_RMSK                                                        0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_WR_PROG_ORDER_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_Q2A_WR_PROG_ORDER_ADDR, HWIO_PCIE_0_PCIE20_PARF_Q2A_WR_PROG_ORDER_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_WR_PROG_ORDER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_Q2A_WR_PROG_ORDER_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_WR_PROG_ORDER_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_Q2A_WR_PROG_ORDER_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_WR_PROG_ORDER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_Q2A_WR_PROG_ORDER_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_Q2A_WR_PROG_ORDER_IN)
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_WR_PROG_ORDER_WR_PROG_ORDER_BMSK                                          0xffffffff
#define HWIO_PCIE_0_PCIE20_PARF_Q2A_WR_PROG_ORDER_WR_PROG_ORDER_SHFT                                                 0x0

#define HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_ADDR                                                              (PCIE_0_PCIE20_PARF_REG_BASE      + 0x00001000)
#define HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_OFFS                                                              (PCIE_0_PCIE20_PARF_REG_BASE_OFFS + 0x00001000)
#define HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_RMSK                                                                     0xf
#define HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_IN          \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_ADDR, HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_RMSK)
#define HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_ADDR, m)
#define HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_OUT(v)      \
        out_dword(HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_ADDR,v)
#define HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_ADDR,m,v,HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_IN)
#define HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_DEVICE_TYPE_BMSK                                                         0xf
#define HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_DEVICE_TYPE_SHFT                                                         0x0
#define HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_DEVICE_TYPE_EP_FVAL                                                      0x0
#define HWIO_PCIE_0_PCIE20_PARF_DEVICE_TYPE_DEVICE_TYPE_RC_FVAL                                                      0x4

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_QSERDES_COM
 *--------------------------------------------------------------------------*/

#define PCIE_0_QSERDES_COM_REG_BASE                          (PCIE_0_PCIE20_WRAPPER_AHB_BASE      + 0x00006000)
#define PCIE_0_QSERDES_COM_REG_SIZE                          0x18C
#define PCIE_0_QSERDES_COM_REG_BASE_OFFS                     0x00000000

#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_ADDR                                                  (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000000)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_OFFS                                                  (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_ADDR, HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_IN)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_ATB_SEL_7_0_BMSK                                            0xff
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL1_ATB_SEL_7_0_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_ADDR                                                  (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000004)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_OFFS                                                  (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_RMSK                                                         0x7
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_ADDR, HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_IN)
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_ATB_SEL_10_8_BMSK                                            0x7
#define HWIO_PCIE_0_QSERDES_COM_ATB_SEL2_ATB_SEL_10_8_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_ADDR                                               (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000008)
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_OFFS                                               (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_RMSK                                                      0x1
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_ADDR, HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_IN)
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_PLL_FREQ_UPDATE_BMSK                                      0x1
#define HWIO_PCIE_0_QSERDES_COM_FREQ_UPDATE_PLL_FREQ_UPDATE_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_ADDR                                                  (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_OFFS                                                  (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_BG_TIMER_ADDR, HWIO_PCIE_0_QSERDES_COM_BG_TIMER_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_BG_TIMER_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_BG_TIMER_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_BG_TIMER_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_BG_TIMER_IN)
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_BYPASS_BMSK                                     0x80
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_BYPASS_SHFT                                      0x7
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_TIME_BMSK                                       0x70
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_TIME_SHFT                                        0x4
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_BMSK                                         0x8
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_SHFT                                         0x3
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_RSVD_BMSK                                                    0x4
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_RSVD_SHFT                                                    0x2
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_BIAS_WAIT_TIME_BMSK                                          0x3
#define HWIO_PCIE_0_QSERDES_COM_BG_TIMER_BIAS_WAIT_TIME_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_ADDR                                             (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000010)
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_OFFS                                             (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_RMSK                                                    0x3
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_ADDR, HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_IN)
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_SSC_CENTER_BMSK                                         0x2
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_SSC_CENTER_SHFT                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_SSC_EN_BMSK                                             0x1
#define HWIO_PCIE_0_QSERDES_COM_SSC_EN_CENTER_SSC_EN_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_ADDR                                              (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000014)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_OFFS                                              (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_RMSK                                                    0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_ADDR, HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_IN)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_SSC_ADJPER_7_0_BMSK                                     0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER1_SSC_ADJPER_7_0_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_ADDR                                              (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000018)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_OFFS                                              (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_RMSK                                                     0x3
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_ADDR, HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_IN)
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_SSC_ADJPER_9_8_BMSK                                      0x3
#define HWIO_PCIE_0_QSERDES_COM_SSC_ADJ_PER2_SSC_ADJPER_9_8_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_ADDR                                                  (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_OFFS                                                  (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_PER1_ADDR, HWIO_PCIE_0_QSERDES_COM_SSC_PER1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_PER1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_SSC_PER1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SSC_PER1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SSC_PER1_IN)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_SSC_PER_7_0_BMSK                                            0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER1_SSC_PER_7_0_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_ADDR                                                  (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000020)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_OFFS                                                  (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_PER2_ADDR, HWIO_PCIE_0_QSERDES_COM_SSC_PER2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_PER2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_SSC_PER2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SSC_PER2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SSC_PER2_IN)
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_SSC_PER_15_8_BMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_PER2_SSC_PER_15_8_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_ADDR                                            (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000024)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_OFFS                                            (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_ADDR, HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_SSC_STEPSIZE_7_0_BMSK                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE1_SSC_STEPSIZE_7_0_SHFT                                  0x0

#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_ADDR                                            (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000028)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_OFFS                                            (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_ADDR, HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_IN)
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_SSC_STEPSIZE_15_8_BMSK                                0xff
#define HWIO_PCIE_0_QSERDES_COM_SSC_STEP_SIZE2_SSC_STEPSIZE_15_8_SHFT                                 0x0

#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_ADDR                                                  (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_OFFS                                                  (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_POST_DIV_ADDR, HWIO_PCIE_0_QSERDES_COM_POST_DIV_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_POST_DIV_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_POST_DIV_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_POST_DIV_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_POST_DIV_IN)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_PLL_POSTDIV_7_0_BMSK                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_PLL_POSTDIV_7_0_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_ADDR                                              (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000030)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_OFFS                                              (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_RMSK                                                    0x11
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_ADDR, HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_IN)
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_MUX_BMSK                                    0x10
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_MUX_SHFT                                     0x4
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_8_8_BMSK                                     0x1
#define HWIO_PCIE_0_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_8_8_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR                                       (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000034)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OFFS                                       (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_RMSK                                             0x7f
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR, HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_IN)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_RX_DRIVE_R_BMSK                           0x40
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_RX_DRIVE_R_SHFT                            0x6
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_RX_DRIVE_L_BMSK                           0x20
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_RX_DRIVE_L_SHFT                            0x5
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_BMSK                            0x10
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_SHFT                             0x4
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_BMSK                                  0x8
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_SHFT                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_BMSK                                  0x4
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_SHFT                                  0x2
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_BMSK                                  0x2
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_SHFT                                  0x1
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_BMSK                                      0x1
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_ADDR                                               (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000038)
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_OFFS                                               (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_ADDR, HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_CLKDRVIDLE_EN_BMSK                                       0x80
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_CLKDRVIDLE_EN_SHFT                                        0x7
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_BMSK                                 0x40
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_SHFT                                  0x6
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_BMSK                              0x20
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_SHFT                               0x5
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_CLK_EP_EN_BMSK                                           0x10
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_CLK_EP_EN_SHFT                                            0x4
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PLL_TXCLK_EN_MUX_BMSK                                     0x8
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PLL_TXCLK_EN_MUX_SHFT                                     0x3
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PLL_TXCLK_EN_BMSK                                         0x4
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PLL_TXCLK_EN_SHFT                                         0x2
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PLL_RXCLK_EN_MUX_BMSK                                     0x2
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PLL_RXCLK_EN_MUX_SHFT                                     0x1
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PLL_RXCLK_EN_BMSK                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_CLK_ENABLE1_PLL_RXCLK_EN_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_ADDR                                              (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_OFFS                                              (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_RMSK                                                     0xf
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_ADDR, HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_IN)
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_BMSK                                     0x8
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_SHFT                                     0x3
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_CM_BMSK                                           0x4
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_CM_SHFT                                           0x2
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_BMSK                                    0x2
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_SHFT                                    0x1
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_BMSK                                      0x1
#define HWIO_PCIE_0_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR                                         (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000040)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_OFFS                                         (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_RMSK                                                0xf
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR, HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_IN)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_BMSK                          0x8
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_SHFT                          0x3
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_BMSK                               0x4
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_SHFT                               0x2
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_BMSK                              0x2
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_SHFT                              0x1
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_BMSK                               0x1
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_SHFT                               0x0

#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_ADDR                                                    (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000044)
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_OFFS                                                    (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_RMSK                                                           0x3
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_EN_ADDR, HWIO_PCIE_0_QSERDES_COM_PLL_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_PLL_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_PLL_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_PLL_EN_IN)
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_PLL_EN_MUX_BMSK                                                0x2
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_PLL_EN_MUX_SHFT                                                0x1
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_PLL_EN_BMSK                                                    0x1
#define HWIO_PCIE_0_QSERDES_COM_PLL_EN_PLL_EN_SHFT                                                    0x0

#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_ADDR                                                  (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000048)
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_OFFS                                                  (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000048)
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_ADDR, HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_IN)
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_PLL_IVCO_BMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_COM_PLL_IVCO_PLL_IVCO_SHFT                                                0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_ADDR                                                (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_OFFS                                                (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_RMSK                                                      0x3f
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_IN)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_IETRIM_BMSK                                               0x3f
#define HWIO_PCIE_0_QSERDES_COM_CMN_IETRIM_IETRIM_SHFT                                                0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_ADDR                                                (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000050)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_OFFS                                                (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_RMSK                                                      0x3f
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_IN)
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_IPTRIM_BMSK                                               0x3f
#define HWIO_PCIE_0_QSERDES_COM_CMN_IPTRIM_IPTRIM_SHFT                                                0x0

#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR                                      (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000054)
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OFFS                                      (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_RMSK                                            0x3f
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR, HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_IN)
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_BMSK                   0x20
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_SHFT                    0x5
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_BMSK                       0x18
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_SHFT                        0x3
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_BMSK                         0x4
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_SHFT                         0x2
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_BMSK                        0x2
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_SHFT                        0x1
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_BMSK                            0x1
#define HWIO_PCIE_0_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR                                    (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000058)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_OFFS                                    (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_RMSK                                           0x1
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR, HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_BMSK                        0x1
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_SHFT                        0x0

#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_ADDR                                                (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_OFFS                                                (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_RMSK                                                      0xff
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_ADDR, HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_IN)
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_CLK_EP_DIV_BMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_COM_CLK_EP_DIV_CLK_EP_DIV_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_ADDR                                             (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000060)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_OFFS                                             (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_RMSK                                                   0x3f
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_BMSK                                  0x3f
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_ADDR                                             (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000064)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_OFFS                                             (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_RMSK                                                   0x3f
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_BMSK                                  0x3f
#define HWIO_PCIE_0_QSERDES_COM_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000068)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000068)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_RMSK                                                 0x1f
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_BMSK                                 0x1f
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_SHFT                                  0x0

#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000006c)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000006c)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_RMSK                                                 0x1f
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_BMSK                                 0x1f
#define HWIO_PCIE_0_QSERDES_COM_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_SHFT                                  0x0

#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000070)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000070)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_RMSK                                                 0x3f
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_BMSK                                 0x3f
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_SHFT                                  0x0

#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000074)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000074)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_RMSK                                                 0x3f
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_BMSK                                 0x3f
#define HWIO_PCIE_0_QSERDES_COM_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_SHFT                                  0x0

#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_ADDR                                                 (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000078)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_OFFS                                                 (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000078)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_RMSK                                                       0x7f
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_ADDR, HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_IN)
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PLL_STABLE_TIME_BMSK                                       0x60
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PLL_STABLE_TIME_SHFT                                        0x5
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_MASH_RESET_MUX_BMSK                                        0x10
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_MASH_RESET_MUX_SHFT                                         0x4
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_MASH_RESET_BMSK                                             0x8
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_MASH_RESET_SHFT                                             0x3
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PLL_CPLIN_BMSK                                              0x4
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PLL_CPLIN_SHFT                                              0x2
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PLL_DIV_FFEN_BMSK                                           0x2
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PLL_DIV_FFEN_SHFT                                           0x1
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PLL_DIV_ORD_BMSK                                            0x1
#define HWIO_PCIE_0_QSERDES_COM_PLL_CNTRL_PLL_DIV_ORD_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR                                       (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000007c)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OFFS                                       (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_RMSK                                              0x1
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR, HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_IN)
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_BMSK                          0x1
#define HWIO_PCIE_0_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_SHFT                          0x0

#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_ADDR                                             (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000080)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_OFFS                                             (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000080)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_ADDR, HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_IN)
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_CML_SYSCLK_SEL_BMSK                                    0xe0
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_CML_SYSCLK_SEL_SHFT                                     0x5
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_BMSK                                   0x10
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_SHFT                                    0x4
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_SEL_BMSK                                         0xc
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_SEL_SHFT                                         0x2
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_MUX_BMSK                                      0x2
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_MUX_SHFT                                      0x1
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_BMSK                                          0x1
#define HWIO_PCIE_0_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_ADDR                                            (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000084)
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_OFFS                                            (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000084)
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_RMSK                                                   0x1
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_ADDR, HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_IN)
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_BMSK                                0x1
#define HWIO_PCIE_0_QSERDES_COM_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_SHFT                                0x0

#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_ADDR                                             (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000088)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_OFFS                                             (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000088)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_RMSK                                                   0x7f
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_ADDR, HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_IN)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_FORCE_C_READY_BMSK                                     0x40
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_FORCE_C_READY_SHFT                                      0x6
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_TSYNC_SEL_BMSK                                         0x20
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_TSYNC_SEL_SHFT                                          0x5
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_DISABLE_CLKGATE_BMSK                                   0x10
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_DISABLE_CLKGATE_SHFT                                    0x4
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_BMSK                                 0x8
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_SHFT                                 0x3
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_RSM_START_MUX_BMSK                                      0x4
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_RSM_START_MUX_SHFT                                      0x2
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_RSM_START_BMSK                                          0x2
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_RSM_START_SHFT                                          0x1
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_FORCE_PLLLOCK_BMSK                                      0x1
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL_FORCE_PLLLOCK_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_ADDR                                            (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000008c)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_OFFS                                            (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000008c)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_ADDR, HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_IN)
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_MUX_BMSK                                  0x80
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_MUX_SHFT                                   0x7
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_BMSK                                      0x40
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_SHFT                                       0x6
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_BIAS_BMSK                                  0x20
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_BIAS_SHFT                                   0x5
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_BMSK                         0x10
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_SHFT                          0x4
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_BMSK                                 0xc
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_SHFT                                 0x2
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_TSYNC_MUX_BMSK                                         0x2
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_TSYNC_MUX_SHFT                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_TSYNC_BMSK                                             0x1
#define HWIO_PCIE_0_QSERDES_COM_RESETSM_CNTRL2_TSYNC_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_ADDR                                               (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000090)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_OFFS                                               (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_ADDR, HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_IN)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_2_BMSK                                       0x80
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_2_SHFT                                        0x7
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_2_BMSK                                       0x40
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_2_SHFT                                        0x6
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_MUX_BMSK                                      0x20
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_MUX_SHFT                                       0x5
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_BMSK                                          0x10
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_SHFT                                           0x4
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_BMSK                                          0xc
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_SHFT                                          0x2
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_BMSK                                          0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_ADDR                                              (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000094)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_OFFS                                              (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_RMSK                                                     0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_ADDR, HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_IN)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_BMSK                                  0x2
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_SHFT                                  0x1
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_BYP_PLLLOCK_BMSK                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP_CFG_BYP_PLLLOCK_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000098)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000098)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_BMSK                           0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000009c)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000009c)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_BMSK                          0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_RMSK                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_PLLLOCK_CMP_MODE0_17_16_BMSK                          0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE0_PLLLOCK_CMP_MODE0_17_16_SHFT                          0x0

#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000a4)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000a4)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_BMSK                           0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000a8)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000a8)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_BMSK                          0xff
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000ac)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000ac)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_RMSK                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_PLLLOCK_CMP_MODE1_17_16_BMSK                          0x3
#define HWIO_PCIE_0_QSERDES_COM_LOCK_CMP3_MODE1_PLLLOCK_CMP_MODE1_17_16_SHFT                          0x0

#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000b0)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000b0)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_DEC_START_MODE0_7_0_BMSK                             0xff
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE0_DEC_START_MODE0_7_0_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000b4)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000b4)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_DEC_START_MODE1_7_0_BMSK                             0xff
#define HWIO_PCIE_0_QSERDES_COM_DEC_START_MODE1_DEC_START_MODE1_7_0_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR                                     (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000b8)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_OFFS                                     (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000b8)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_RMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_BMSK                  0xff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_SHFT                   0x0

#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR                                     (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000bc)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_OFFS                                     (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000bc)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_RMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_BMSK                 0xff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_SHFT                  0x0

#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR                                     (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000c0)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_OFFS                                     (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000c0)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_RMSK                                            0xf
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_BMSK                 0xf
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_SHFT                 0x0

#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR                                     (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000c4)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_OFFS                                     (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000c4)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_RMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_BMSK                  0xff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_SHFT                   0x0

#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR                                     (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000c8)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_OFFS                                     (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000c8)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_RMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_BMSK                 0xff
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_SHFT                  0x0

#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR                                     (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000cc)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_OFFS                                     (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000cc)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_RMSK                                            0xf
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_BMSK                 0xf
#define HWIO_PCIE_0_QSERDES_COM_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_SHFT                 0x0

#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_ADDR                                         (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000d0)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_OFFS                                         (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000d0)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_ADDR, HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_IN)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_BMSK                             0xff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_ADDR                                              (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000d4)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_OFFS                                              (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000d4)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_RMSK                                                     0x7
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_ADDR, HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_IN)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_BMSK                               0x4
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_SHFT                               0x2
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_MUX_BMSK                                    0x2
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_MUX_SHFT                                    0x1
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_BMSK                                        0x1
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_SHFT                                        0x0

#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR                                     (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000d8)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OFFS                                     (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000d8)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_RMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_BMSK                  0xff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_SHFT                   0x0

#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR                                     (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000dc)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OFFS                                     (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000dc)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_RMSK                                            0xf
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_BMSK                  0xf
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_SHFT                  0x0

#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR                                     (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000e0)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OFFS                                     (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000e0)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_RMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_BMSK                  0xff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_SHFT                   0x0

#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR                                     (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000e4)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OFFS                                     (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000e4)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_RMSK                                            0xf
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_BMSK                  0xf
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_SHFT                  0x0

#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR                                       (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000e8)
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OFFS                                       (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000e8)
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_RMSK                                             0x1f
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR, HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_BMSK                       0x18
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_SHFT                        0x3
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_BMSK                            0x4
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_SHFT                            0x2
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_BMSK                        0x2
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_SHFT                        0x1
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_BMSK                              0x1
#define HWIO_PCIE_0_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_ADDR                                             (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000ec)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_OFFS                                             (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000ec)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_RMSK                                                   0x1f
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_BMSK                                  0x10
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_SHFT                                   0x4
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_BMSK                                   0x8
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_SHFT                                   0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_BMSK                                   0x4
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_SHFT                                   0x2
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_BMSK                                    0x2
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_SHFT                                    0x1
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_BMSK                                        0x1
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_SHFT                                        0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_ADDR                                              (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000f0)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_OFFS                                              (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000f0)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_RMSK                                                    0x45
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_BMSK                                   0x40
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_SHFT                                    0x6
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0B_BMSK                                       0x4
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0B_SHFT                                       0x2
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0A_BMSK                                       0x1
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0A_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000f4)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000f4)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_BMSK                           0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000f8)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000f8)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_RMSK                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_BMSK                            0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x000000fc)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x000000fc)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_BMSK                           0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000100)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_RMSK                                                  0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_BMSK                            0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR                                         (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000104)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_OFFS                                         (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000104)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_BMSK                          0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR                                         (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000108)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_OFFS                                         (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000108)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_RMSK                                                0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_BMSK                           0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR                                          (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000010c)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_OFFS                                          (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000010c)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_RMSK                                                0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_BMSK                            0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_SHFT                             0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR                                          (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000110)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_OFFS                                          (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000110)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_RMSK                                                 0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_BMSK                             0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_SHFT                             0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR                                          (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000114)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_OFFS                                          (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000114)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_RMSK                                                0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_BMSK                            0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_SHFT                             0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR                                          (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000118)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_OFFS                                          (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000118)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_RMSK                                                 0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_BMSK                             0x3
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_SHFT                             0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000011c)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000011c)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_BMSK                           0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000120)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000120)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_ADDR, HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_IN)
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_BMSK                          0xff
#define HWIO_PCIE_0_QSERDES_COM_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_ADDR                                                (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000124)
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_OFFS                                                (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000124)
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_RMSK                                                      0xff
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_REFGEN_READY_BMSK                                         0x80
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_REFGEN_READY_SHFT                                          0x7
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_FREEZEIO_D_BMSK                                           0x40
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_FREEZEIO_D_SHFT                                            0x6
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_SWITCH_TO_REFCLK_DONE_BMSK                                0x20
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_SWITCH_TO_REFCLK_DONE_SHFT                                 0x5
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_SWITCH_TO_CORECLK_DONE_BMSK                               0x10
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_SWITCH_TO_CORECLK_DONE_SHFT                                0x4
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_BMSK                                 0x8
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_SHFT                                 0x3
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_PLL_UNLOCKED_BMSK                                          0x4
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_PLL_UNLOCKED_SHFT                                          0x2
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_PLL_LOCKED_BMSK                                            0x2
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_PLL_LOCKED_SHFT                                            0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_PLL_FREQ_DONE_BMSK                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_STATUS_PLL_FREQ_DONE_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_ADDR                                           (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000128)
#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_OFFS                                           (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000128)
#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_RMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_ADDR, HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_RESETSM_BMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_COM_RESET_SM_STATUS_RESETSM_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR                                       (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000012c)
#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_OFFS                                       (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000012c)
#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_RMSK                                             0x7f
#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR, HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_RESTRIM_CODE_BMSK                                0x7f
#define HWIO_PCIE_0_QSERDES_COM_RESTRIM_CODE_STATUS_RESTRIM_CODE_SHFT                                 0x0

#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR                                       (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000130)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_OFFS                                       (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000130)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_RMSK                                             0xff
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR, HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_BMSK                       0xff
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_SHFT                        0x0

#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR                                       (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000134)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_OFFS                                       (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000134)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_RMSK                                              0x3
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR, HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_BMSK                        0x3
#define HWIO_PCIE_0_QSERDES_COM_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_SHFT                        0x0

#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_ADDR                                                (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000138)
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_OFFS                                                (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000138)
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_RMSK                                                      0x3f
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_ADDR, HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_IN)
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_TSYNC_EN_MUX_BMSK                                         0x20
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_TSYNC_EN_MUX_SHFT                                          0x5
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_TSYNC_EN_BMSK                                             0x10
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_TSYNC_EN_SHFT                                              0x4
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_BMSK                                   0x8
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_SHFT                                   0x3
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SWINGSEL_BMSK                                    0x6
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SWINGSEL_SHFT                                    0x1
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SYSCLKSEL_BMSK                                   0x1
#define HWIO_PCIE_0_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SYSCLKSEL_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_ADDR                                                 (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000013c)
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_OFFS                                                 (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000013c)
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_RMSK                                                       0xff
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_ADDR, HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_IN)
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_HSCLK_DIVSEL_MODE1_BMSK                                    0xf0
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_HSCLK_DIVSEL_MODE1_SHFT                                     0x4
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_HSCLK_DIVSEL_MODE0_BMSK                                     0xf
#define HWIO_PCIE_0_QSERDES_COM_HSCLK_SEL_HSCLK_DIVSEL_MODE0_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR                                  (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000140)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_OFFS                                  (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000140)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_RMSK                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR, HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_BMSK                      0xff
#define HWIO_PCIE_0_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_SHFT                       0x0

#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_ADDR                                                (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000144)
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_OFFS                                                (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000144)
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_RMSK                                                       0x1
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_ADDR, HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_IN)
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_PLL_ANALOG_BMSK                                            0x1
#define HWIO_PCIE_0_QSERDES_COM_PLL_ANALOG_PLL_ANALOG_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_ADDR                                         (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000148)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_OFFS                                         (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000148)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_ADDR, HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_IN)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_BMSK                            0xff
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_SHFT                             0x0

#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_ADDR                                         (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000014c)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_OFFS                                         (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_ADDR, HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_IN)
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_BMSK                            0xff
#define HWIO_PCIE_0_QSERDES_COM_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_SHFT                             0x0

#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_ADDR                                                  (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000150)
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_OFFS                                                  (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000150)
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_RMSK                                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SW_RESET_ADDR, HWIO_PCIE_0_QSERDES_COM_SW_RESET_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SW_RESET_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_SW_RESET_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SW_RESET_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SW_RESET_IN)
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_SW_RESET_BMSK                                                0x1
#define HWIO_PCIE_0_QSERDES_COM_SW_RESET_SW_RESET_SHFT                                                0x0

#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_ADDR                                               (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000154)
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_OFFS                                               (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000154)
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_RMSK                                                     0x3f
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_ADDR, HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_IN)
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_BMSK                               0x20
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_SHFT                                0x5
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_BMSK                               0x10
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_SHFT                                0x4
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_MUX_BMSK                                       0x8
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_MUX_SHFT                                       0x3
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_BMSK                                           0x4
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_SHFT                                           0x2
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_MUX_BMSK                                        0x2
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_MUX_SHFT                                        0x1
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_BMSK                                            0x1
#define HWIO_PCIE_0_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_ADDR                                            (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000158)
#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_OFFS                                            (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000158)
#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_RMSK                                                   0x1
#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_ADDR, HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_C_READY_BMSK                                           0x1
#define HWIO_PCIE_0_QSERDES_COM_C_READY_STATUS_C_READY_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_ADDR                                                (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000015c)
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_OFFS                                                (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000015c)
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_RMSK                                                      0x7f
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_IN)
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_SSC_STEP_DIV2_LSB_BMSK                                    0x40
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_SSC_STEP_DIV2_LSB_SHFT                                     0x6
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_FRAC_START_DIV2_LSB_MODE1_BMSK                            0x20
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_FRAC_START_DIV2_LSB_MODE1_SHFT                             0x5
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_FRAC_START_DIV2_LSB_MODE0_BMSK                            0x10
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_FRAC_START_DIV2_LSB_MODE0_SHFT                             0x4
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_PSM_SWITCH_CORECLK_BMSK                                    0x8
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_PSM_SWITCH_CORECLK_SHFT                                    0x3
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_PSM_SWITCH_AUXCLK_BMSK                                     0x4
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_PSM_SWITCH_AUXCLK_SHFT                                     0x2
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_PLL_FBCLK_SEL_BMSK                                         0x2
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_PLL_FBCLK_SEL_SHFT                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_CLK_BIAS_REFSEL_BMSK                                       0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_CONFIG_CLK_BIAS_REFSEL_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR                                         (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000160)
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_OFFS                                         (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000160)
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_RMSK                                                0x7
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_IN)
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_BMSK                             0x4
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_SHFT                             0x2
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_BMSK                                0x2
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_SHFT                                0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_CODE_BMSK                                  0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_CODE_SHFT                                  0x0

#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR                                          (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000164)
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_OFFS                                          (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000164)
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_RMSK                                                 0xf
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR, HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_IN)
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_BMSK                         0xc
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_SHFT                         0x2
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_BMSK                         0x3
#define HWIO_PCIE_0_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_SHFT                         0x0

#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_ADDR                                                (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000168)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_OFFS                                                (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000168)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_RMSK                                                      0xff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_ADDR, HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_ADDR                                                (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000016c)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_OFFS                                                (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000016c)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_RMSK                                                      0xff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_ADDR, HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                       0xff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                        0x0

#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_ADDR                                                (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000170)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_OFFS                                                (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000170)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_RMSK                                                      0xff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_ADDR, HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                      0xff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_ADDR                                                (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000174)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_OFFS                                                (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000174)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_RMSK                                                      0xff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_ADDR, HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                      0xff
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_ADDR                                             (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000178)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_OFFS                                             (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000178)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_RMSK                                                    0xf
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_ADDR, HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_IN)
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_DEBUG_BUS_SEL_BMSK                                      0xf
#define HWIO_PCIE_0_QSERDES_COM_DEBUG_BUS_SEL_DEBUG_BUS_SEL_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_ADDR                                                 (PCIE_0_QSERDES_COM_REG_BASE      + 0x0000017c)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_OFFS                                                 (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x0000017c)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_RMSK                                                       0x7f
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_IN)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_DIS_CG_RATE_CHANGE_BMSK                                    0x40
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_DIS_CG_RATE_CHANGE_SHFT                                     0x6
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_DIS_CG_SYSGLITCH_BMSK                                      0x20
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_DIS_CG_SYSGLITCH_SHFT                                       0x5
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PLL_RESET_MUX_BMSK                                         0x10
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PLL_RESET_MUX_SHFT                                          0x4
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PLL_RESET_BMSK                                              0x8
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PLL_RESET_SHFT                                              0x3
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_MUX_BMSK                                     0x4
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_MUX_SHFT                                     0x2
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_BMSK                                         0x2
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_SHFT                                         0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_BMSK                          0x1
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_SHFT                          0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_ADDR                                                 (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000180)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_OFFS                                                 (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000180)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_RMSK                                                       0xff
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_IN)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_RSVD_BMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_COM_CMN_MISC2_RSVD_SHFT                                                   0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_ADDR                                                  (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000184)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_OFFS                                                  (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000184)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_MODE_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_MODE_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_MODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CMN_MODE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CMN_MODE_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CMN_MODE_IN)
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_CMN_MODE_BMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_COM_CMN_MODE_CMN_MODE_SHFT                                                0x0

#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_ADDR                                              (PCIE_0_QSERDES_COM_REG_BASE      + 0x00000188)
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_OFFS                                              (PCIE_0_QSERDES_COM_REG_BASE_OFFS + 0x00000188)
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_RMSK                                                     0x7
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_ADDR, HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_RMSK)
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_ADDR,m,v,HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_IN)
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_CMN_VREG_SEL_BMSK                                        0x7
#define HWIO_PCIE_0_QSERDES_COM_CMN_VREG_SEL_CMN_VREG_SEL_SHFT                                        0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_QSERDES_RX
 *--------------------------------------------------------------------------*/

#define PCIE_0_QSERDES_RX_REG_BASE                               (PCIE_0_PCIE20_WRAPPER_AHB_BASE      + 0x00006400)
#define PCIE_0_QSERDES_RX_REG_SIZE                               0x1FC
#define PCIE_0_QSERDES_RX_REG_BASE_OFFS                          0x00000000

#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_ADDR                                            (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000000)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_OFFS                                            (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_RMSK                                                  0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_BMSK                                0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_SHFT                                 0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ADDR                                         (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000004)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_OFFS                                         (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_RMSK                                               0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_BMSK                          0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_ADDR                                                 (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000008)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_OFFS                                                 (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_RMSK                                                       0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_UCDR_FO_GAIN_BMSK                                          0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_GAIN_UCDR_FO_GAIN_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_ADDR                                            (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_OFFS                                            (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_RMSK                                                  0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_BMSK                                0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_SHFT                                 0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ADDR                                         (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000010)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_OFFS                                         (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_RMSK                                               0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_BMSK                          0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_ADDR                                                 (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000014)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_OFFS                                                 (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_RMSK                                                       0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_UCDR_SO_GAIN_BMSK                                          0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_GAIN_UCDR_SO_GAIN_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ADDR                                        (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000018)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_OFFS                                        (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_RMSK                                              0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_BMSK                        0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_SHFT                         0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ADDR                                     (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_OFFS                                     (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_RMSK                                           0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_BMSK                  0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_SHFT                   0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_ADDR                                             (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000020)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_OFFS                                             (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_RMSK                                                   0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_BMSK                                  0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ADDR                                        (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000024)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_OFFS                                        (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_RMSK                                              0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_BMSK                        0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_SHFT                         0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ADDR                                     (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000028)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_OFFS                                     (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_RMSK                                           0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_BMSK                  0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_SHFT                   0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_ADDR                                             (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_OFFS                                             (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_RMSK                                                   0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_BMSK                                  0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ADDR                                        (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000030)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_OFFS                                        (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_RMSK                                              0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_BMSK                        0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_SHFT                         0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR                                (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000034)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_OFFS                                (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_RMSK                                      0x7f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_BMSK                          0x40
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_SHFT                           0x6
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_BMSK                   0x3f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_SHFT                    0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR                                          (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000038)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_OFFS                                          (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_RMSK                                                0xff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                            0xff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                             0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ADDR                                      (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_OFFS                                      (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_RMSK                                            0xff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_BMSK                  0xff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_SHFT                   0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ADDR                                     (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000040)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_OFFS                                     (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_RMSK                                            0xf
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_BMSK                 0xf
#define HWIO_PCIE_0_QSERDES_RX_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_SHFT                 0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_ADDR                                             (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000044)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_OFFS                                             (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_SB2_EN_BMSK                                            0x80
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_SB2_EN_SHFT                                             0x7
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_BMSK                           0x40
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_SHFT                            0x6
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_BMSK                           0x20
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_SHFT                            0x5
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_BMSK                           0x10
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_SHFT                            0x4
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_BMSK                             0x8
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_SHFT                             0x3
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_BMSK                               0x4
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_SHFT                               0x2
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_BMSK                                   0x2
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_SHFT                                   0x1
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_BMSK                               0x1
#define HWIO_PCIE_0_QSERDES_RX_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_SHFT                               0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_ADDR                                             (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000048)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_OFFS                                             (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000048)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_RMSK                                                   0x3f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_DIV6PD_THRESH1_BMSK                                    0x3f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH1_DIV6PD_THRESH1_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_ADDR                                             (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_OFFS                                             (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_RMSK                                                   0x3f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_DIV6PD_THRESH2_BMSK                                    0x3f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_THRESH2_DIV6PD_THRESH2_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_ADDR                                               (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000050)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_OFFS                                               (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_RMSK                                                     0x1f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_DIV6PD_GAIN1_BMSK                                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN1_DIV6PD_GAIN1_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_ADDR                                               (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000054)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_OFFS                                               (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_RMSK                                                     0x1f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_ADDR, HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_IN)
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_DIV6PD_GAIN2_BMSK                                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_UCDR_SB2_GAIN2_DIV6PD_GAIN2_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_ADDR                                                  (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000058)
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_OFFS                                                  (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_RMSK                                                        0x3f
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_ADDR, HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_IN)
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_AUX_OFFSET_BMSK                                             0x3f
#define HWIO_PCIE_0_QSERDES_RX_AUX_CONTROL_AUX_OFFSET_SHFT                                              0x0

#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ADDR                                       (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_OFFS                                       (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_RMSK                                             0x7f
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ADDR, HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_IN)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_BMSK                             0x70
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_SHFT                              0x4
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_AUXDATA_TFINE_BMSK                                0xf
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA_TCOARSE_TFINE_AUXDATA_TFINE_SHFT                                0x0

#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR                                             (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000060)
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_OFFS                                             (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR, HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_IN)
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_EN_BMSK                                        0x80
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_EN_SHFT                                         0x7
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_BMSK                                    0x40
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_SHFT                                     0x6
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXCLK_EN_BMSK                                         0x20
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXCLK_EN_SHFT                                          0x5
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_BMSK                                     0x10
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_SHFT                                      0x4
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_BMSK                                    0x8
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_SHFT                                    0x3
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_BMSK                                   0x4
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_SHFT                                   0x2
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_SEL_BMSK                                        0x2
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_AUXDATA_SEL_SHFT                                        0x1
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_RCLK_SEL_BMSK                                           0x1
#define HWIO_PCIE_0_QSERDES_RX_RCLK_AUXDATA_SEL_RCLK_SEL_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_ADDR                                               (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000064)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_OFFS                                               (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_RMSK                                                      0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_ADDR, HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_IN)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_AC_JTAG_EN_BMSK                                           0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_ENABLE_AC_JTAG_EN_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_ADDR                                                (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000068)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_OFFS                                                (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000068)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_RMSK                                                       0x3
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_ADDR, HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_IN)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_AC_JTAG_INITP_MUX_BMSK                                     0x2
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_AC_JTAG_INITP_MUX_SHFT                                     0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_AC_JTAG_INITP_BMSK                                         0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITP_AC_JTAG_INITP_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_ADDR                                                (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000006c)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_OFFS                                                (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000006c)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_RMSK                                                       0x3
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_ADDR, HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_IN)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_AC_JTAG_INITN_MUX_BMSK                                     0x2
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_AC_JTAG_INITN_MUX_SHFT                                     0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_AC_JTAG_INITN_BMSK                                         0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_INITN_AC_JTAG_INITN_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_ADDR                                                  (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000070)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_OFFS                                                  (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000070)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_RMSK                                                         0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_ADDR, HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_IN)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_AC_JTAG_LVL_BMSK                                             0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_LVL_AC_JTAG_LVL_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_ADDR                                                 (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000074)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_OFFS                                                 (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000074)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_RMSK                                                        0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_ADDR, HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_IN)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_AC_JTAG_MODE_BMSK                                           0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_MODE_AC_JTAG_MODE_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_ADDR                                                (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000078)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_OFFS                                                (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000078)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_RMSK                                                       0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_ADDR, HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_IN)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_AC_JTAG_RESET_BMSK                                         0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_RESET_AC_JTAG_RESET_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_ADDR                                                   (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000007c)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_OFFS                                                   (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000007c)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RMSK                                                         0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND3_BMSK                                        0xc0
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND3_SHFT                                         0x6
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND2_BMSK                                        0x30
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND2_SHFT                                         0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND1_BMSK                                         0xc
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND1_SHFT                                         0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND0_BMSK                                         0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_BW_RX_TERM_BW_BAND0_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_ADDR                                                (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000080)
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_OFFS                                                (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000080)
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RMSK                                                      0x7f
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_POL_INV_BMSK                                           0x40
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_POL_INV_SHFT                                            0x6
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_Q_EN_MUX_BMSK                                          0x20
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_Q_EN_MUX_SHFT                                           0x5
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_Q_EN_BMSK                                              0x10
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_Q_EN_SHFT                                               0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_I_EN_MUX_BMSK                                           0x8
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_I_EN_MUX_SHFT                                           0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_I_EN_BMSK                                               0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RX_I_EN_SHFT                                               0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RCVR_EN_MUX_BMSK                                           0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RCVR_EN_MUX_SHFT                                           0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RCVR_EN_BMSK                                               0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_RCVR_IQ_EN_RCVR_EN_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR                                         (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000084)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_OFFS                                         (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000084)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_RMSK                                               0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IDAC_I_BMSK                                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_I_DC_OFFSETS_IDAC_I_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ADDR                                      (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000088)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_OFFS                                      (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000088)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_RMSK                                            0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_BMSK                                    0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR                                         (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000008c)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_OFFS                                         (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000008c)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_RMSK                                               0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_BMSK                                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ADDR                                      (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000090)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_OFFS                                      (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_RMSK                                            0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_BMSK                                    0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR                                         (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000094)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_OFFS                                         (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_RMSK                                               0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IDAC_A_BMSK                                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_A_DC_OFFSETS_IDAC_A_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ADDR                                      (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000098)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_OFFS                                      (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000098)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_RMSK                                            0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_BMSK                                    0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_ADDR                                                   (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000009c)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_OFFS                                                   (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000009c)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_RMSK                                                         0x7f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_BMSK                                    0x40
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_SHFT                                     0x6
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IDAC_MUX_BMSK                                                0x20
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IDAC_MUX_SHFT                                                 0x5
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_BYPASS_BMSK                                         0x10
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_BYPASS_SHFT                                          0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_EN_MUX_BMSK                                          0x8
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_EN_MUX_SHFT                                          0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_EN_BMSK                                              0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_IDAC_CAL_EN_SHFT                                              0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_BMSK                                  0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_SHFT                                  0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_BMSK                                      0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_ADDR                                              (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_OFFS                                              (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_RMSK                                                    0x3f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_IDAC_ENABLE_BMSK                                        0x3f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ENABLES_IDAC_ENABLE_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_ADDR                                                 (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000a4)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_OFFS                                                 (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000a4)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_RMSK                                                       0x3f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_IDAC_SIGN_BMSK                                             0x3f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_SIGN_IDAC_SIGN_SHFT                                              0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR                                            (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000a8)
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_OFFS                                            (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000a8)
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_RMSK                                                   0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_BMSK                                      0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_SHFT                                      0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_RX_HIGHZ_BMSK                                          0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_HIGHZ_HIGHRATE_RX_HIGHZ_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR                           (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000ac)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OFFS                           (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000ac)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK                                 0x3f
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_BMSK                0x20
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_SHFT                 0x5
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_BMSK                    0x10
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_SHFT                     0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_BMSK                 0x8
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_SHFT                 0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_BMSK                     0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_SHFT                     0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_BMSK                 0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_SHFT                 0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_BMSK                     0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_SHFT                     0x0

#define HWIO_PCIE_0_QSERDES_RX_DFE_1_ADDR                                                        (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000b0)
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_OFFS                                                        (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000b0)
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_RMSK                                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_1_ADDR, HWIO_PCIE_0_QSERDES_RX_DFE_1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_DFE_1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_DFE_1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_DFE_1_IN)
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_TAP1CODE_MAN_VAL_BMSK                                             0xf8
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_TAP1CODE_MAN_VAL_SHFT                                              0x3
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_KTAP1_BMSK                                                         0x7
#define HWIO_PCIE_0_QSERDES_RX_DFE_1_KTAP1_SHFT                                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_DFE_2_ADDR                                                        (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000b4)
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_OFFS                                                        (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000b4)
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_RMSK                                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_2_ADDR, HWIO_PCIE_0_QSERDES_RX_DFE_2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_DFE_2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_DFE_2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_DFE_2_IN)
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_TAP2CODE_MAN_VAL_BMSK                                             0xf8
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_TAP2CODE_MAN_VAL_SHFT                                              0x3
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_KTAP2_BMSK                                                         0x7
#define HWIO_PCIE_0_QSERDES_RX_DFE_2_KTAP2_SHFT                                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_DFE_3_ADDR                                                        (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000b8)
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_OFFS                                                        (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000b8)
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_RMSK                                                              0x3f
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_3_ADDR, HWIO_PCIE_0_QSERDES_RX_DFE_3_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_3_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_DFE_3_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_DFE_3_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_DFE_3_IN)
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP2ADP_MODE_BMSK                                                 0x20
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP2ADP_MODE_SHFT                                                  0x5
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP2ADP_EN_BMSK                                                   0x10
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP2ADP_EN_SHFT                                                    0x4
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP2ADP_FLIP_SIGN_BMSK                                             0x8
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP2ADP_FLIP_SIGN_SHFT                                             0x3
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP1ADP_MODE_BMSK                                                  0x4
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP1ADP_MODE_SHFT                                                  0x2
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP1ADP_EN_BMSK                                                    0x2
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP1ADP_EN_SHFT                                                    0x1
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP1ADP_FLIP_SIGN_BMSK                                             0x1
#define HWIO_PCIE_0_QSERDES_RX_DFE_3_TAP1ADP_FLIP_SIGN_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_ADDR                                               (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000bc)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_OFFS                                               (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000bc)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_RMSK                                                     0x7f
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_ADDR, HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_IN)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_VGA_UNROLL_BMSK                                          0x40
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_VGA_UNROLL_SHFT                                           0x6
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_MODE_BMSK                                         0x20
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_MODE_SHFT                                          0x5
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_EN_BMSK                                           0x10
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_EN_SHFT                                            0x4
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_BMSK                                     0x8
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_SHFT                                     0x3
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_KVGA_BMSK                                                 0x7
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL1_KVGA_SHFT                                                 0x0

#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_ADDR                                               (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000c0)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_OFFS                                               (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000c0)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_RMSK                                                      0xf
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_ADDR, HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_IN)
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_BMSK                                      0xf
#define HWIO_PCIE_0_QSERDES_RX_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_ADDR                                                       (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000c4)
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_OFFS                                                       (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000c4)
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_RMSK                                                             0x1f
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_GM_CAL_ADDR, HWIO_PCIE_0_QSERDES_RX_GM_CAL_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_GM_CAL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_GM_CAL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_GM_CAL_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_GM_CAL_IN)
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_TRAN_RCVR_GMCAL_RES_BMSK                                         0x1e
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_TRAN_RCVR_GMCAL_RES_SHFT                                          0x1
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_TRAN_RX_GMCAL_EN_BMSK                                             0x1
#define HWIO_PCIE_0_QSERDES_RX_GM_CAL_TRAN_RX_GMCAL_EN_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR                                              (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000c8)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_OFFS                                              (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000c8)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_RMSK                                                    0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_RX_EQ_GAIN2_LSB_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_LSB_RX_EQ_GAIN2_LSB_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR                                              (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000cc)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_OFFS                                              (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000cc)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_RMSK                                                    0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_RX_EQ_GAIN2_MSB_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_GAIN2_MSB_RX_EQ_GAIN2_MSB_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR                                        (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000d0)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OFFS                                        (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000d0)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RMSK                                               0x7
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_BMSK                            0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_SHFT                            0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_BMSK                               0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_SHFT                               0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_BMSK                                   0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR                                        (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000d4)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_OFFS                                        (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000d4)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_RMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_CORE_EQADP_MASK_BMSK                              0x80
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_CORE_EQADP_MASK_SHFT                               0x7
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_BMSK                                 0x40
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_SHFT                                  0x6
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_BMSK                                     0x20
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_SHFT                                      0x5
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQ_GAIN2_MUX_BMSK                                 0x10
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQ_GAIN2_MUX_SHFT                                  0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_BMSK                                      0xf
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR                                        (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000d8)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_OFFS                                        (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000d8)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_RMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_CORE_EQADP_FORCE_MASK_BMSK                        0x80
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_CORE_EQADP_FORCE_MASK_SHFT                         0x7
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_KEQ_BMSK                                          0x70
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_KEQ_SHFT                                           0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_BMSK                               0x8
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_SHFT                               0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_MUX_BMSK                                0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_MUX_SHFT                                0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_BMSK                                    0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_SHFT                                    0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR                                        (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000dc)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_OFFS                                        (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000dc)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_RMSK                                              0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_MUX_BMSK                           0x10
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_MUX_SHFT                            0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_BMSK                                0xf
#define HWIO_PCIE_0_QSERDES_RX_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_SHFT                                0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR                                          (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000e0)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_OFFS                                          (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000e0)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_RMSK                                                0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR                                         (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000e4)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_OFFS                                         (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000e4)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_RMSK                                                0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_BMSK                                   0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_ADDR                                         (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000e8)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_OFFS                                         (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000e8)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_RMSK                                               0x7f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_BMSK                             0x7f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_ADDR                                          (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000ec)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_OFFS                                          (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000ec)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_RMSK                                                0x7f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_BMSK                                0x40
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_SHFT                                 0x6
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_BMSK                           0x3f
#define HWIO_PCIE_0_QSERDES_RX_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR                                             (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000f0)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_OFFS                                             (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000f0)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_BMSK                                  0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR                                             (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000f4)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_OFFS                                             (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000f4)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_BMSK                                  0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR                                  (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000f8)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFS                                  (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000f8)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK                                        0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_BMSK                       0x80
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_SHFT                        0x7
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_BMSK                                0x70
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_SHFT                                 0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_BMSK                     0x8
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_SHFT                     0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_BMSK                          0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_SHFT                          0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_BMSK                        0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_SHFT                        0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_BMSK                            0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR                                     (PCIE_0_QSERDES_RX_REG_BASE      + 0x000000fc)
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFS                                     (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000000fc)
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_RMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_DCOFFSET_FORCE_MASK_BMSK                  0x80
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_DCOFFSET_FORCE_MASK_SHFT                   0x7
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_DCOFFSET_MASK_BMSK                        0x40
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_CORE_DCOFFSET_MASK_SHFT                         0x6
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_MUX_BMSK                    0x20
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_MUX_SHFT                     0x5
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_BMSK                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_SHFT                         0x0

#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_ADDR                                               (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000100)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_OFFS                                               (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_ADDR, HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_IN)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_BMSK                                  0x80
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_SHFT                                   0x7
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_CORE_RX_SIGDET_BMSK                                      0x60
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_CORE_RX_SIGDET_SHFT                                       0x5
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                      0x10
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                       0x4
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_LP_EN_MUX_BMSK                                     0x8
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_LP_EN_MUX_SHFT                                     0x3
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_LP_EN_BMSK                                         0x4
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_LP_EN_SHFT                                         0x2
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                        0x2
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                        0x1
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_EN_BMSK                                            0x1
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_ENABLES_SIGDET_EN_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_ADDR                                                 (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000104)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_OFFS                                                 (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000104)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_RMSK                                                       0xff
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_ADDR, HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_IN)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_SIGDET_CAP_CTRL_BMSK                                       0xf0
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_SIGDET_CAP_CTRL_SHFT                                        0x4
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                         0xf
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_ADDR                                                   (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000108)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_OFFS                                                   (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000108)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_RMSK                                                         0x3f
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_ADDR, HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_IN)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_SIGDET_UFS_MODE_BMSK                                         0x20
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_SIGDET_UFS_MODE_SHFT                                          0x5
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_SIGDET_LVL_MUX_BMSK                                          0x10
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_SIGDET_LVL_MUX_SHFT                                           0x4
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_SIGDET_LVL_BMSK                                               0xf
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_LVL_SIGDET_LVL_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR                                        (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000010c)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_OFFS                                        (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000010c)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_RMSK                                              0x1f
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR, HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_IN)
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                         0x1e
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                          0x1
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                           0x1
#define HWIO_PCIE_0_QSERDES_RX_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_ADDR                                                      (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000110)
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_OFFS                                                      (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000110)
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RMSK                                                            0x3f
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_BAND_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_BAND_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_BAND_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_BAND_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_BAND_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_BAND_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_UNMODIFIED_MUX_BMSK                                     0x20
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_UNMODIFIED_MUX_SHFT                                      0x5
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_10_HALF_BMSK                                            0x10
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_10_HALF_SHFT                                             0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_01_HALF_BMSK                                             0x8
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_01_HALF_SHFT                                             0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_MUX_BMSK                                                 0x4
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_MUX_SHFT                                                 0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_BMSK                                                     0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_BAND_RX_BAND_SHFT                                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR                                             (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000114)
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_OFFS                                             (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000114)
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_RMSK                                                    0x7
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR, HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_IN)
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_DN_BMSK                                             0x4
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_DN_SHFT                                             0x2
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_UP_BMSK                                             0x2
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_UP_SHFT                                             0x1
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                         0x1
#define HWIO_PCIE_0_QSERDES_RX_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_ADDR                                           (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000118)
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_OFFS                                           (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000118)
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_RMSK                                                  0x3
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_ADDR, HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_IN)
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_BMSK                           0x2
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_SHFT                           0x1
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_BMSK                               0x1
#define HWIO_PCIE_0_QSERDES_RX_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_SHFT                               0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_ADDR                                            (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000011c)
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_OFFS                                            (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000011c)
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_SVS_MODE_MUX_BMSK                                     0x80
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_SVS_MODE_MUX_SHFT                                      0x7
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_SVS_MODE_BMSK                                         0x40
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_SVS_MODE_SHFT                                          0x6
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_RX_CLOCK_EDGE_BMSK                                    0x20
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_RX_CLOCK_EDGE_SHFT                                     0x5
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_RXINTERFACE_MODE_BMSK                                 0x1f
#define HWIO_PCIE_0_QSERDES_RX_RX_INTERFACE_MODE_RXINTERFACE_MODE_SHFT                                  0x0

#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_ADDR                                              (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000120)
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_OFFS                                              (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000120)
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_RMSK                                                    0xff
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_ADDR, HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_IN)
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_JITTERGENMODE_BMSK                                      0xff
#define HWIO_PCIE_0_QSERDES_RX_JITTER_GEN_MODE_JITTERGENMODE_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_ADDR                                                      (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000124)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_OFFS                                                      (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000124)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_RMSK                                                            0x1f
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_ADDR, HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_IN)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_BUJ_AMPLITUDE_BMSK                                              0x1f
#define HWIO_PCIE_0_QSERDES_RX_BUJ_AMP_BUJ_AMPLITUDE_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_ADDR                                                      (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000128)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_OFFS                                                      (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000128)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_RMSK                                                            0xff
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_ADDR, HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_IN)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_SJ_AMPLITUDE1_BMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP1_SJ_AMPLITUDE1_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_ADDR                                                      (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000012c)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_OFFS                                                      (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000012c)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_RMSK                                                            0xff
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_ADDR, HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_IN)
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_SJ_AMPLITUDE2_BMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_SJ_AMP2_SJ_AMPLITUDE2_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_ADDR                                                      (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000130)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_OFFS                                                      (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000130)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_RMSK                                                            0xff
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SJ_PER1_ADDR, HWIO_PCIE_0_QSERDES_RX_SJ_PER1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SJ_PER1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_SJ_PER1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SJ_PER1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SJ_PER1_IN)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_SJ_PERIOD1_BMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER1_SJ_PERIOD1_SHFT                                                  0x0

#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_ADDR                                                      (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000134)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_OFFS                                                      (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000134)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_RMSK                                                            0xff
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SJ_PER2_ADDR, HWIO_PCIE_0_QSERDES_RX_SJ_PER2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SJ_PER2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_SJ_PER2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SJ_PER2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SJ_PER2_IN)
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_SJ_PERIOD2_BMSK                                                 0xff
#define HWIO_PCIE_0_QSERDES_RX_SJ_PER2_SJ_PERIOD2_SHFT                                                  0x0

#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_ADDR                                               (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000138)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_OFFS                                               (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000138)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_ADDR, HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_IN)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_BUJ_STEPFREQ1_BMSK                                       0xff
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ1_BUJ_STEPFREQ1_SHFT                                        0x0

#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_ADDR                                               (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000013c)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_OFFS                                               (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000013c)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_ADDR, HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_IN)
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_BUJ_STEPFREQ2_BMSK                                       0xff
#define HWIO_PCIE_0_QSERDES_RX_BUJ_STEP_FREQ2_BUJ_STEPFREQ2_SHFT                                        0x0

#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_ADDR                                                  (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000140)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_OFFS                                                  (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000140)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_ADDR, HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_IN)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_PPMOFFSET1_BMSK                                             0xff
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET1_PPMOFFSET1_SHFT                                              0x0

#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_ADDR                                                  (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000144)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_OFFS                                                  (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000144)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_RMSK                                                        0xff
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_ADDR, HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_IN)
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_PPMOFFSET2_BMSK                                             0xff
#define HWIO_PCIE_0_QSERDES_RX_PPM_OFFSET2_PPMOFFSET2_SHFT                                              0x0

#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR                                             (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000148)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_OFFS                                             (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000148)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR, HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_IN)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_BMSK                                  0xff
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR                                             (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000014c)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_OFFS                                             (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000014c)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR, HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_IN)
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_BMSK                                  0xff
#define HWIO_PCIE_0_QSERDES_RX_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ADDR                                       (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000150)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_OFFS                                       (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000150)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RMSK                                             0x3f
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_GEAR_MUX_BMSK                             0x20
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_GEAR_MUX_SHFT                              0x5
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_GEAR_BMSK                                 0x1c
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_GEAR_SHFT                                  0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_EN_MUX_BMSK                                0x2
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_EN_MUX_SHFT                                0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_EN_BMSK                                    0x1
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_ENABLE_AND_DATA_RX_PWM_EN_SHFT                                    0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ADDR                                   (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000154)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_OFFS                                   (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000154)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_RMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_RX_PWM_GEAR1_COUNT_BMSK                      0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR1_TIMEOUT_COUNT_RX_PWM_GEAR1_COUNT_SHFT                       0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ADDR                                   (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000158)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_OFFS                                   (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000158)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_RMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_RX_PWM_GEAR2_COUNT_BMSK                      0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR2_TIMEOUT_COUNT_RX_PWM_GEAR2_COUNT_SHFT                       0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ADDR                                   (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000015c)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_OFFS                                   (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000015c)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_RMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_RX_PWM_GEAR3_COUNT_BMSK                      0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR3_TIMEOUT_COUNT_RX_PWM_GEAR3_COUNT_SHFT                       0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ADDR                                   (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000160)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_OFFS                                   (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000160)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_RMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_RX_PWM_GEAR4_COUNT_BMSK                      0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_PWM_GEAR4_TIMEOUT_COUNT_RX_PWM_GEAR4_COUNT_SHFT                       0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_ADDR                                                   (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000164)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_OFFS                                                   (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000164)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_RMSK                                                         0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_RX_MODE_00_BMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_00_RX_MODE_00_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_ADDR                                                   (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000168)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_OFFS                                                   (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000168)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_RMSK                                                         0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_RX_MODE_01_BMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_01_RX_MODE_01_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_ADDR                                                   (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000016c)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_OFFS                                                   (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000016c)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_RMSK                                                         0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_IN)
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_RX_MODE_10_BMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_RX_MODE_10_RX_MODE_10_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ADDR                                         (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000170)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_OFFS                                         (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000170)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ADDR, HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                      0xff
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                       0x0

#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_ADDR                                                     (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000174)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_OFFS                                                     (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000174)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_RMSK                                                           0xff
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_ADDR, HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_PI_CTRL1_STATUS_BMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL1_PI_CTRL1_STATUS_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_ADDR                                                     (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000178)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_OFFS                                                     (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000178)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_RMSK                                                           0xff
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_ADDR, HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_PI_CTRL2_STATUS_BMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_RX_PI_CTRL2_PI_CTRL2_STATUS_SHFT                                            0x0

#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_ADDR                                                      (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000017c)
#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_OFFS                                                      (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000017c)
#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_RMSK                                                             0x3
#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PI_QUAD_ADDR, HWIO_PCIE_0_QSERDES_RX_PI_QUAD_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_PI_QUAD_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_PI_QUAD_STATUS_BMSK                                              0x3
#define HWIO_PCIE_0_QSERDES_RX_PI_QUAD_PI_QUAD_STATUS_SHFT                                              0x0

#define HWIO_PCIE_0_QSERDES_RX_IDATA1_ADDR                                                       (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000180)
#define HWIO_PCIE_0_QSERDES_RX_IDATA1_OFFS                                                       (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000180)
#define HWIO_PCIE_0_QSERDES_RX_IDATA1_RMSK                                                             0xff
#define HWIO_PCIE_0_QSERDES_RX_IDATA1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDATA1_ADDR, HWIO_PCIE_0_QSERDES_RX_IDATA1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDATA1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDATA1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDATA1_IDATA1_STATUS_BMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_RX_IDATA1_IDATA1_STATUS_SHFT                                                0x0

#define HWIO_PCIE_0_QSERDES_RX_IDATA2_ADDR                                                       (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000184)
#define HWIO_PCIE_0_QSERDES_RX_IDATA2_OFFS                                                       (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000184)
#define HWIO_PCIE_0_QSERDES_RX_IDATA2_RMSK                                                             0xff
#define HWIO_PCIE_0_QSERDES_RX_IDATA2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDATA2_ADDR, HWIO_PCIE_0_QSERDES_RX_IDATA2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDATA2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDATA2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDATA2_IDATA2_STATUS_BMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_RX_IDATA2_IDATA2_STATUS_SHFT                                                0x0

#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_ADDR                                                    (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000188)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_OFFS                                                    (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000188)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_RMSK                                                          0xff
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_ADDR, HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_AUXDATA1_STATUS_BMSK                                          0xff
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA1_AUXDATA1_STATUS_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_ADDR                                                    (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000018c)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_OFFS                                                    (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000018c)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_RMSK                                                           0x3
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_ADDR, HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_AUXDATA2_STATUS_BMSK                                           0x3
#define HWIO_PCIE_0_QSERDES_RX_AUX_DATA2_AUXDATA2_STATUS_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_ADDR                                                 (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000190)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_OFFS                                                 (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000190)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_RMSK                                                        0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_ADDR, HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_AC_JTAG_OUTP_STATUS_BMSK                                    0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTP_AC_JTAG_OUTP_STATUS_SHFT                                    0x0

#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_ADDR                                                 (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000194)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_OFFS                                                 (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000194)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_RMSK                                                        0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_ADDR, HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_AC_JTAG_OUTN_STATUS_BMSK                                    0x1
#define HWIO_PCIE_0_QSERDES_RX_AC_JTAG_OUTN_AC_JTAG_OUTN_STATUS_SHFT                                    0x0

#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_ADDR                                                    (PCIE_0_QSERDES_RX_REG_BASE      + 0x00000198)
#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_OFFS                                                    (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x00000198)
#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_RMSK                                                           0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_ADDR, HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_RX_SIGDET_OUT_STATUS_BMSK                                      0x3
#define HWIO_PCIE_0_QSERDES_RX_RX_SIGDET_RX_SIGDET_OUT_STATUS_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_ADDR                                                (PCIE_0_QSERDES_RX_REG_BASE      + 0x0000019c)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_OFFS                                                (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x0000019c)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_RMSK                                                      0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_IDAC_I_STATUS_BMSK                                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_I_IDAC_I_STATUS_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_ADDR                                             (PCIE_0_QSERDES_RX_REG_BASE      + 0x000001a0)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_OFFS                                             (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000001a0)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_RMSK                                                   0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_IDAC_IB_STATUS_BMSK                                    0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_IBAR_IDAC_IB_STATUS_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_ADDR                                                (PCIE_0_QSERDES_RX_REG_BASE      + 0x000001a4)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_OFFS                                                (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000001a4)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_RMSK                                                      0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_IDAC_Q_STATUS_BMSK                                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_Q_IDAC_Q_STATUS_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_ADDR                                             (PCIE_0_QSERDES_RX_REG_BASE      + 0x000001a8)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_OFFS                                             (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000001a8)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_RMSK                                                   0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_IDAC_QB_STATUS_BMSK                                    0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_QBAR_IDAC_QB_STATUS_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_ADDR                                                (PCIE_0_QSERDES_RX_REG_BASE      + 0x000001ac)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_OFFS                                                (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000001ac)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_RMSK                                                      0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_IDAC_A_STATUS_BMSK                                        0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_A_IDAC_A_STATUS_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_ADDR                                             (PCIE_0_QSERDES_RX_REG_BASE      + 0x000001b0)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_OFFS                                             (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000001b0)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_RMSK                                                   0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_IDAC_AB_STATUS_BMSK                                    0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_ABAR_IDAC_AB_STATUS_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_ADDR                                            (PCIE_0_QSERDES_RX_REG_BASE      + 0x000001b4)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_OFFS                                            (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000001b4)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_RMSK                                                  0x1f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_BMSK                             0x10
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_SHFT                              0x4
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_BMSK                                0x8
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_SHFT                                0x3
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_BMSK                                    0x7
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_SHFT                                    0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_ADDR                                         (PCIE_0_QSERDES_RX_REG_BASE      + 0x000001b8)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_OFFS                                         (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000001b8)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_RMSK                                               0x3f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_BMSK                              0x20
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_SHFT                               0x5
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_BMSK                               0x10
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_SHFT                                0x4
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_BMSK                               0x8
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_SHFT                               0x3
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_BMSK                                0x4
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_SHFT                                0x2
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_BMSK                               0x2
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_SHFT                               0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_BMSK                                0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_SHFT                                0x0

#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_ADDR                                        (PCIE_0_QSERDES_RX_REG_BASE      + 0x000001bc)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_OFFS                                        (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000001bc)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_RMSK                                              0x3f
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_ADDR, HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_BMSK                          0x20
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_SHFT                           0x5
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_BMSK                           0x10
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_SHFT                            0x4
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_BMSK                           0x8
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_SHFT                           0x3
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_BMSK                            0x4
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_SHFT                            0x2
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_BMSK                           0x2
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_SHFT                           0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_BMSK                            0x1
#define HWIO_PCIE_0_QSERDES_RX_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_ADDR                                                  (PCIE_0_QSERDES_RX_REG_BASE      + 0x000001c0)
#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_OFFS                                                  (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000001c0)
#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_RMSK                                                         0xf
#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_ADDR, HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_READ_EQCODE_STATUS_BMSK                                      0xf
#define HWIO_PCIE_0_QSERDES_RX_READ_EQCODE_READ_EQCODE_STATUS_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_ADDR                                              (PCIE_0_QSERDES_RX_REG_BASE      + 0x000001c4)
#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_OFFS                                              (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000001c4)
#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_RMSK                                                    0x1f
#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_ADDR, HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_BMSK                             0x1f
#define HWIO_PCIE_0_QSERDES_RX_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_ADDR                                         (PCIE_0_QSERDES_RX_REG_BASE      + 0x000001c8)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_OFFS                                         (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000001c8)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_ADDR, HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_BMSK                           0xff
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_SHFT                            0x0

#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_ADDR                                        (PCIE_0_QSERDES_RX_REG_BASE      + 0x000001cc)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_OFFS                                        (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000001cc)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_RMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_ADDR, HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_BMSK                         0xff
#define HWIO_PCIE_0_QSERDES_RX_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_SHFT                          0x0

#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_ADDR                                                (PCIE_0_QSERDES_RX_REG_BASE      + 0x000001d0)
#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_OFFS                                                (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000001d0)
#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_RMSK                                                       0xf
#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_ADDR, HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_READ_VGACODE_BMSK                                          0xf
#define HWIO_PCIE_0_QSERDES_RX_VGA_READ_CODE_READ_VGACODE_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_ADDR                                           (PCIE_0_QSERDES_RX_REG_BASE      + 0x000001d4)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_OFFS                                           (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000001d4)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_RMSK                                                 0x1f
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_ADDR, HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_READ_TAP1CODE_BMSK                                   0x1f
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP1_READ_CODE_READ_TAP1CODE_SHFT                                    0x0

#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_ADDR                                           (PCIE_0_QSERDES_RX_REG_BASE      + 0x000001d8)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_OFFS                                           (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000001d8)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_RMSK                                                 0x1f
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_ADDR, HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_READ_TAP2CODE_BMSK                                   0x1f
#define HWIO_PCIE_0_QSERDES_RX_DFE_TAP2_READ_CODE_READ_TAP2CODE_SHFT                                    0x0

#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ADDR                                       (PCIE_0_QSERDES_RX_REG_BASE      + 0x000001dc)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_OFFS                                       (PCIE_0_QSERDES_RX_REG_BASE_OFFS + 0x000001dc)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_RMSK                                             0xff
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ADDR, HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_RMSK)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                      0xff
#define HWIO_PCIE_0_QSERDES_RX_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                       0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_QSERDES_TX
 *--------------------------------------------------------------------------*/

#define PCIE_0_QSERDES_TX_REG_BASE                           (PCIE_0_PCIE20_WRAPPER_AHB_BASE      + 0x00006200)
#define PCIE_0_QSERDES_TX_REG_SIZE                           0x128
#define PCIE_0_QSERDES_TX_REG_BASE_OFFS                      0x00000000

#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_ADDR                                         (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000000)
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_OFFS                                         (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_BIST_ERROR_INJECT_BMSK                             0x80
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_BIST_ERROR_INJECT_SHFT                              0x7
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_BIST_LANE_NUMBER_BMSK                              0x60
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_BIST_LANE_NUMBER_SHFT                               0x5
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_BISTMODE_BMSK                                      0x1f
#define HWIO_PCIE_0_QSERDES_TX_BIST_MODE_LANENO_BISTMODE_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_ADDR                                              (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000004)
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_OFFS                                              (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_RMSK                                                     0x3
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_BIST_INVERT_RX_BMSK                                      0x2
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_BIST_INVERT_RX_SHFT                                      0x1
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_BIST_INVERT_TX_BMSK                                      0x1
#define HWIO_PCIE_0_QSERDES_TX_BIST_INVERT_BIST_INVERT_TX_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_ADDR                                            (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000008)
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_OFFS                                            (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_RMSK                                                  0x3f
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_ADDR, HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_IN)
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_BMSK                                0x20
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_SHFT                                 0x5
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_GATED_CLK_EN_BMSK                                     0x10
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_GATED_CLK_EN_SHFT                                      0x4
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_BMSK                               0x8
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_SHFT                               0x3
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE1_BMSK                                   0x4
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE1_SHFT                                   0x2
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_BMSK                               0x2
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_SHFT                               0x1
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE0_BMSK                                   0x1
#define HWIO_PCIE_0_QSERDES_TX_CLKBUF_ENABLE_CLKBUF_EN_LANE0_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_ADDR                                         (PCIE_0_QSERDES_TX_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_OFFS                                         (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_RMSK                                               0x3f
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_BMSK                          0x20
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_SHFT                           0x5
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_BMSK                              0x1f
#define HWIO_PCIE_0_QSERDES_TX_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_SHFT                               0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_ADDR                                            (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000010)
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_OFFS                                            (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_RMSK                                                   0x7
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_TX_POST2_EMPH_BMSK                                     0x7
#define HWIO_PCIE_0_QSERDES_TX_TX_POST2_EMPH_TX_POST2_EMPH_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_ADDR                                       (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000014)
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_OFFS                                       (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_RMSK                                             0x3f
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_TX_BOOST_LVL_DN_BMSK                             0x38
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_TX_BOOST_LVL_DN_SHFT                              0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_TX_BOOST_LVL_UP_BMSK                              0x7
#define HWIO_PCIE_0_QSERDES_TX_TX_BOOST_LVL_UP_DN_TX_BOOST_LVL_UP_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ADDR                                    (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000018)
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_OFFS                                    (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_RMSK                                           0x7
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_BMSK                           0x4
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_SHFT                           0x2
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_BMSK                               0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_SHFT                               0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_ADDR                                               (PCIE_0_QSERDES_TX_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFS                                               (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_RMSK                                                     0x3f
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_TX_DRV_LVL_MUX_BMSK                                      0x20
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_TX_DRV_LVL_MUX_SHFT                                       0x5
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_TX_DRV_LVL_BMSK                                          0x1f
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_TX_DRV_LVL_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_ADDR                                        (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000020)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_OFFS                                        (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_RMSK                                               0xf
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_BMSK                             0xf
#define HWIO_PCIE_0_QSERDES_TX_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_SHFT                             0x0

#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_ADDR                                           (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000024)
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_OFFS                                           (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_RMSK                                                  0x3
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_ADDR, HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_IN)
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                               0x2
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                               0x1
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                   0x1
#define HWIO_PCIE_0_QSERDES_TX_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ADDR                                   (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000028)
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_OFFS                                   (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_RMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ADDR, HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_IN)
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_BOOST_EN_MUX_BMSK                            0x80
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_BOOST_EN_MUX_SHFT                             0x7
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_BOOST_EN_BMSK                                0x40
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_BOOST_EN_SHFT                                 0x6
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_LDO_EN_MUX_BMSK                              0x20
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_LDO_EN_MUX_SHFT                               0x5
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_LDO_EN_BMSK                                  0x10
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_LDO_EN_SHFT                                   0x4
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_BMSK                             0x8
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_SHFT                             0x3
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_STALL_EN_BMSK                                 0x4
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_STALL_EN_SHFT                                 0x2
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_BMSK                               0x2
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_SHFT                               0x1
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_PRE_EN_BMSK                                   0x1
#define HWIO_PCIE_0_QSERDES_TX_PRE_STALL_LDO_BOOST_EN_PRE_EN_SHFT                                   0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_ADDR                                                  (PCIE_0_QSERDES_TX_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_OFFS                                                  (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_RMSK                                                         0x7
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_BAND_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_BAND_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_BAND_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_TX_BAND_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_BAND_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_BAND_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_TX_BAND_MUX_BMSK                                             0x4
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_TX_BAND_MUX_SHFT                                             0x2
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_TX_BAND_BMSK                                                 0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_BAND_TX_BAND_SHFT                                                 0x0

#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_ADDR                                                (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000030)
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_OFFS                                                (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_RMSK                                                       0xf
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_ADDR, HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_IN)
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_SLEW_CNTL_MUX_BMSK                                         0x8
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_SLEW_CNTL_MUX_SHFT                                         0x3
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_SLEW_CNTL_BMSK                                             0x7
#define HWIO_PCIE_0_QSERDES_TX_SLEW_CNTL_SLEW_CNTL_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_ADDR                                         (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000034)
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_OFFS                                         (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_RMSK                                               0x3f
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_ADDR, HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_IN)
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_TX_CLKDIV_PHASE_BMSK                               0x30
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_TX_CLKDIV_PHASE_SHFT                                0x4
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_TX_PWM_PHASE_BMSK                                   0xc
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_TX_PWM_PHASE_SHFT                                   0x2
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_SEL_20B_10B_BMSK                                    0x2
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_SEL_20B_10B_SHFT                                    0x1
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_SEL_10B_8B_BMSK                                     0x1
#define HWIO_PCIE_0_QSERDES_TX_INTERFACE_SELECT_SEL_10B_8B_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_ADDR                                                   (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000038)
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_OFFS                                                   (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_RMSK                                                         0xff
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_LPB_EN_ADDR, HWIO_PCIE_0_QSERDES_TX_LPB_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_LPB_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_LPB_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_LPB_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_LPB_EN_IN)
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_PLACEHOLDER_CHAIN_INPUT_BMSK                                 0x80
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_PLACEHOLDER_CHAIN_INPUT_SHFT                                  0x7
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_LINE_LPB_EN_MUX_BMSK                                         0x40
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_LINE_LPB_EN_MUX_SHFT                                          0x6
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_LINE_LPB_EN_BMSK                                             0x20
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_LINE_LPB_EN_SHFT                                              0x5
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_TX_RCLK_LPB_EN_BMSK                                          0x10
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_TX_RCLK_LPB_EN_SHFT                                           0x4
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_SER_LPB_EN_MUX_BMSK                                           0x8
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_SER_LPB_EN_MUX_SHFT                                           0x3
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_SER_LPB_EN_BMSK                                               0x4
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_SER_LPB_EN_SHFT                                               0x2
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_PAR_LPB_EN_BMSK                                               0x2
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_PAR_LPB_EN_SHFT                                               0x1
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_RCLK_LPB_EN_BMSK                                              0x1
#define HWIO_PCIE_0_QSERDES_TX_LPB_EN_RCLK_LPB_EN_SHFT                                              0x0

#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_ADDR                                         (PCIE_0_QSERDES_TX_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_OFFS                                         (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_ADDR, HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_IN)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_BMSK                          0x80
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_SHFT                           0x7
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_RES_CODE_LANE_TX_BMSK                              0x7f
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_TX_RES_CODE_LANE_TX_SHFT                               0x0

#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_ADDR                                         (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000040)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_OFFS                                         (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_RMSK                                               0xff
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_ADDR, HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_IN)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_BMSK                          0x80
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_SHFT                           0x7
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_RES_CODE_LANE_RX_BMSK                              0x7f
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_RX_RES_CODE_LANE_RX_SHFT                               0x0

#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ADDR                                  (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000044)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_OFFS                                  (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_RMSK                                        0x3f
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ADDR, HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_IN)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_BMSK                0x3f
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_SHFT                 0x0

#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ADDR                                  (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000048)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_OFFS                                  (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000048)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_RMSK                                        0x3f
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ADDR, HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_IN)
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_BMSK                0x3f
#define HWIO_PCIE_0_QSERDES_TX_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_SHFT                 0x0

#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_ADDR                                             (PCIE_0_QSERDES_TX_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_OFFS                                             (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_ADDR, HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_IN)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_PERL_LENGTH1_BMSK                                      0xff
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH1_PERL_LENGTH1_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_ADDR                                             (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000050)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_OFFS                                             (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_RMSK                                                   0xff
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_ADDR, HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_IN)
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_PERL_LENGTH2_BMSK                                      0xff
#define HWIO_PCIE_0_QSERDES_TX_PERL_LENGTH2_PERL_LENGTH2_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR                                        (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000054)
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_OFFS                                        (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_RMSK                                              0x3f
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR, HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_IN)
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_BMSK                           0x20
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_SHFT                            0x5
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_BMSK                               0x10
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_SHFT                                0x4
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_BMSK                         0x8
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_SHFT                         0x3
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_BMSK                             0x4
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_SHFT                             0x2
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_BMSK                          0x2
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_SHFT                          0x1
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_BMSK                              0x1
#define HWIO_PCIE_0_QSERDES_TX_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_ADDR                                            (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000058)
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_OFFS                                            (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_RMSK                                                   0xf
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_ADDR, HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_IN)
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_DEBUGBUS_SEL_BMSK                                      0xf
#define HWIO_PCIE_0_QSERDES_TX_DEBUG_BUS_SEL_DEBUGBUS_SEL_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_ADDR                                      (PCIE_0_QSERDES_TX_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_OFFS                                      (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_RMSK                                            0x3f
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_ADDR, HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_IN)
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                    0x20
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                     0x5
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_BMSK                        0x10
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_SHFT                         0x4
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_BMSK                             0x8
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_SHFT                             0x3
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_BMSK                                 0x4
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_SHFT                                 0x2
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_BMSK                             0x2
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_SHFT                             0x1
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_BMSK                                 0x1
#define HWIO_PCIE_0_QSERDES_TX_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_SHFT                                 0x0

#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_ADDR                                            (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000060)
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_OFFS                                            (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_RMSK                                                  0x1f
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_ADDR, HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_IN)
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_DRVR_EN_BMSK                                          0x10
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_DRVR_EN_SHFT                                           0x4
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_BMSK                                0x8
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_SHFT                                0x3
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_BMSK                                    0x4
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_SHFT                                    0x2
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_BMSK                                0x2
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_SHFT                                0x1
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_BMSK                                    0x1
#define HWIO_PCIE_0_QSERDES_TX_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_SHFT                                    0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_ADDR                                               (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000064)
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_OFFS                                               (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_RMSK                                                      0xf
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE1_MUX_BMSK                                 0x8
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE1_MUX_SHFT                                 0x3
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE1_BMSK                                     0x4
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE1_SHFT                                     0x2
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE0_MUX_BMSK                                 0x2
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE0_MUX_SHFT                                 0x1
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE0_BMSK                                     0x1
#define HWIO_PCIE_0_QSERDES_TX_TX_POL_INV_TX_POL_INV_LANE0_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR                               (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000068)
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_OFFS                               (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000068)
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RMSK                                     0x7f
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR, HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IN)
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_BMSK                        0x40
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_SHFT                         0x6
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_BMSK                            0x30
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_SHFT                             0x4
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                          0x8
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                          0x3
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                              0x4
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                              0x2
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_BMSK                       0x2
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_SHFT                       0x1
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_BMSK                           0x1
#define HWIO_PCIE_0_QSERDES_TX_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_SHFT                           0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_ADDR                                            (PCIE_0_QSERDES_TX_REG_BASE      + 0x0000006c)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_OFFS                                            (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x0000006c)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_BIST_PATTERN1_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN1_BIST_PATTERN1_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_ADDR                                            (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000070)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_OFFS                                            (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000070)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_BIST_PATTERN2_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN2_BIST_PATTERN2_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_ADDR                                            (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000074)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_OFFS                                            (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000074)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_BIST_PATTERN3_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN3_BIST_PATTERN3_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_ADDR                                            (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000078)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_OFFS                                            (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000078)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_BIST_PATTERN4_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN4_BIST_PATTERN4_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_ADDR                                            (PCIE_0_QSERDES_TX_REG_BASE      + 0x0000007c)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_OFFS                                            (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x0000007c)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_BIST_PATTERN5_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN5_BIST_PATTERN5_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_ADDR                                            (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000080)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_OFFS                                            (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000080)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_BIST_PATTERN6_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN6_BIST_PATTERN6_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_ADDR                                            (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000084)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_OFFS                                            (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000084)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_BIST_PATTERN7_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN7_BIST_PATTERN7_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_ADDR                                            (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000088)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_OFFS                                            (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000088)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_RMSK                                                  0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_IN)
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_BIST_PATTERN8_BMSK                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_PATTERN8_BIST_PATTERN8_SHFT                                     0x0

#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_ADDR                                              (PCIE_0_QSERDES_TX_REG_BASE      + 0x0000008c)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_OFFS                                              (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x0000008c)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_RMSK                                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_ADDR, HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_IN)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_LANE_MODE1_BMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_1_LANE_MODE1_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_ADDR                                              (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000090)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_OFFS                                              (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_RMSK                                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_ADDR, HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_IN)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_LANE_MODE2_BMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_2_LANE_MODE2_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_ADDR                                              (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000094)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_OFFS                                              (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_RMSK                                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_ADDR, HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_IN)
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_LANE_MODE3_BMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_TX_LANE_MODE_3_LANE_MODE3_SHFT                                          0x0

#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_ADDR                                                 (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000098)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_OFFS                                                 (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000098)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_RMSK                                                       0xff
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_ADDR, HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_IN)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_ATB_SEL1_BMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL1_ATB_SEL1_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_ADDR                                                 (PCIE_0_QSERDES_TX_REG_BASE      + 0x0000009c)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_OFFS                                                 (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x0000009c)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_RMSK                                                        0x1
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_ADDR, HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_IN)
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_ATB_SEL2_BMSK                                               0x1
#define HWIO_PCIE_0_QSERDES_TX_ATB_SEL2_ATB_SEL2_SHFT                                               0x0

#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_ADDR                                           (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_OFFS                                           (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_RMSK                                                  0xf
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_ADDR, HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_IN)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_RCV_DET_LVL_MUX_BMSK                                  0x8
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_RCV_DET_LVL_MUX_SHFT                                  0x3
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_RCV_DET_LVL_BMSK                                      0x7
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_RCV_DET_LVL_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_ADDR                                         (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000a4)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_OFFS                                         (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000a4)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_RMSK                                               0x3f
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_ADDR, HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_IN)
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_RCV_DET_LVL_2_BMSK                                 0x38
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_RCV_DET_LVL_2_SHFT                                  0x3
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_RCV_DET_LVL_1_BMSK                                  0x7
#define HWIO_PCIE_0_QSERDES_TX_RCV_DETECT_LVL_2_RCV_DET_LVL_1_SHFT                                  0x0

#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_ADDR                                               (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000a8)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_OFFS                                               (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000a8)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_ADDR, HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_IN)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_PRBS_SEED1_BMSK                                          0xff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED1_PRBS_SEED1_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_ADDR                                               (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000ac)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_OFFS                                               (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000ac)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_ADDR, HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_IN)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_PRBS_SEED2_BMSK                                          0xff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED2_PRBS_SEED2_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_ADDR                                               (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000b0)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_OFFS                                               (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000b0)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_ADDR, HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_IN)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_PRBS_SEED3_BMSK                                          0xff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED3_PRBS_SEED3_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_ADDR                                               (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000b4)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_OFFS                                               (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000b4)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_RMSK                                                     0xff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_ADDR, HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_IN)
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_PRBS_SEED4_BMSK                                          0xff
#define HWIO_PCIE_0_QSERDES_TX_PRBS_SEED4_PRBS_SEED4_SHFT                                           0x0

#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_ADDR                                                (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000b8)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_OFFS                                                (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000b8)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_RMSK                                                      0x7f
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RESET_GEN_ADDR, HWIO_PCIE_0_QSERDES_TX_RESET_GEN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RESET_GEN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_RESET_GEN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RESET_GEN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RESET_GEN_IN)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_RESET_GEN_BMSK                                            0x7f
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_RESET_GEN_SHFT                                             0x0

#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_ADDR                                          (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000bc)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_OFFS                                          (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000bc)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_RMSK                                                 0x3
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_ADDR, HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_IN)
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_TSYNC_MUX_BMSK                                       0x2
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_TSYNC_MUX_SHFT                                       0x1
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_RSYNC_MUX_BMSK                                       0x1
#define HWIO_PCIE_0_QSERDES_TX_RESET_GEN_MUXES_RSYNC_MUX_SHFT                                       0x0

#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR                                         (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000c0)
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_OFFS                                         (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000c0)
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_RMSK                                                0x3
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR, HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_IN)
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_EMP_EN_MUX_BMSK                                     0x2
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_EMP_EN_MUX_SHFT                                     0x1
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_EMP_EN_BMSK                                         0x1
#define HWIO_PCIE_0_QSERDES_TX_TRAN_DRVR_EMP_EN_EMP_EN_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_ADDR                                        (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000c4)
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_OFFS                                        (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000c4)
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_RMSK                                               0xf
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_ADDR, HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_IN)
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_TXINTERFACE_MODE_BMSK                              0xf
#define HWIO_PCIE_0_QSERDES_TX_TX_INTERFACE_MODE_TXINTERFACE_MODE_SHFT                              0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_ADDR                                                 (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000c8)
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_OFFS                                                 (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000c8)
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_RMSK                                                       0x3f
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_TX_PWM_GEAR_MUX_BMSK                                       0x20
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_TX_PWM_GEAR_MUX_SHFT                                        0x5
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_TX_PWM_GEAR_BMSK                                           0x1c
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_TX_PWM_GEAR_SHFT                                            0x2
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_TX_PWM_EN_MUX_BMSK                                          0x2
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_TX_PWM_EN_MUX_SHFT                                          0x1
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_TX_PWM_EN_BMSK                                              0x1
#define HWIO_PCIE_0_QSERDES_TX_PWM_CTRL_TX_PWM_EN_SHFT                                              0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_ADDR                                      (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000cc)
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_OFFS                                      (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000cc)
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_RMSK                                             0x3
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_TX_PWM_NDATA_MUX_BMSK                            0x2
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_TX_PWM_NDATA_MUX_SHFT                            0x1
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_TX_PWM_NDATA_BMSK                                0x1
#define HWIO_PCIE_0_QSERDES_TX_PWM_ENCODED_OR_DATA_TX_PWM_NDATA_SHFT                                0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ADDR                                 (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000d0)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_OFFS                                 (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000d0)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_RMSK                                       0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_TX_PWM_DIVGEAR1_BMSK                       0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND2_TX_PWM_DIVGEAR1_SHFT                        0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ADDR                                 (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000d4)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_OFFS                                 (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000d4)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_RMSK                                       0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_TX_PWM_DIVGEAR2_BMSK                       0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND2_TX_PWM_DIVGEAR2_SHFT                        0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ADDR                                 (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000d8)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_OFFS                                 (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000d8)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_RMSK                                       0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_TX_PWM_DIVGEAR3_BMSK                       0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND2_TX_PWM_DIVGEAR3_SHFT                        0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ADDR                                 (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000dc)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_OFFS                                 (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000dc)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_RMSK                                       0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_TX_PWM_DIVGEAR4_BMSK                       0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND2_TX_PWM_DIVGEAR4_SHFT                        0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ADDR                               (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000e0)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_OFFS                               (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000e0)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_RMSK                                     0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_TX_PWM_DIVGEAR1A_BMSK                    0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_1_DIVIDER_BAND0_1_TX_PWM_DIVGEAR1A_SHFT                     0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ADDR                               (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000e4)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_OFFS                               (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000e4)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_RMSK                                     0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_TX_PWM_DIVGEAR2A_BMSK                    0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_2_DIVIDER_BAND0_1_TX_PWM_DIVGEAR2A_SHFT                     0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ADDR                               (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000e8)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_OFFS                               (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000e8)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_RMSK                                     0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_TX_PWM_DIVGEAR3A_BMSK                    0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_3_DIVIDER_BAND0_1_TX_PWM_DIVGEAR3A_SHFT                     0x0

#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ADDR                               (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000ec)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_OFFS                               (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000ec)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_RMSK                                     0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ADDR, HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_IN)
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_TX_PWM_DIVGEAR4A_BMSK                    0xff
#define HWIO_PCIE_0_QSERDES_TX_PWM_GEAR_4_DIVIDER_BAND0_1_TX_PWM_DIVGEAR4A_SHFT                     0x0

#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_ADDR                                              (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000f0)
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_OFFS                                              (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000f0)
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_RMSK                                                    0xff
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_ADDR, HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_IN)
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_VMODE_CTRL1_BMSK                                        0xff
#define HWIO_PCIE_0_QSERDES_TX_VMODE_CTRL1_VMODE_CTRL1_SHFT                                         0x0

#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ADDR                                     (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000f4)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_OFFS                                     (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000f4)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_RMSK                                           0xff
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ADDR, HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_OUT(v)      \
        out_dword(HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                  0xff
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                   0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_ADDR                                              (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000f8)
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_OFFS                                              (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000f8)
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_RMSK                                                     0xf
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_PLACEHOLDER_CHAIN_OUTPUT_BMSK                            0x8
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_PLACEHOLDER_CHAIN_OUTPUT_SHFT                            0x3
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_BIST_STATUS_RO_BMSK                                      0x7
#define HWIO_PCIE_0_QSERDES_TX_BIST_STATUS_BIST_STATUS_RO_SHFT                                      0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_ADDR                                        (PCIE_0_QSERDES_TX_REG_BASE      + 0x000000fc)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_OFFS                                        (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x000000fc)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_RMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_BMSK                     0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_SHFT                      0x0

#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_ADDR                                        (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000100)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_OFFS                                        (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_RMSK                                              0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_ADDR, HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_BMSK                     0xff
#define HWIO_PCIE_0_QSERDES_TX_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_SHFT                      0x0

#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ADDR                                   (PCIE_0_QSERDES_TX_REG_BASE      + 0x00000104)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_OFFS                                   (PCIE_0_QSERDES_TX_REG_BASE_OFFS + 0x00000104)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_RMSK                                         0xff
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_IN          \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ADDR, HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_RMSK)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                  0xff
#define HWIO_PCIE_0_QSERDES_TX_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                   0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_GEN3_CM_PCIE
 *--------------------------------------------------------------------------*/

#define PCIE_GEN3_CM_PCIE_REG_BASE (PCIE_GEN3_PCIE20_WRAPPER_AHB_W_PHY_BASE      + 0x00002000)
#define PCIE_GEN3_CM_PCIE_REG_BASE_OFFS 0x00002000

/*----------------------------------------------------------------------------
 * MODULE: PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS
 *--------------------------------------------------------------------------*/

#define PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE                                            (PCIE_GEN3_PCIE20_WRAPPER_AHB_W_PHY_BASE      + 0x00003800)
#define PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_SIZE                                            0x2DC
#define PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS                                       0x00000000

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SW_RESET_ADDR                                                          (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000000)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SW_RESET_OFFS                                                          (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SW_RESET_RMSK                                                                 0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SW_RESET_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_SW_RESET_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_SW_RESET_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SW_RESET_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_SW_RESET_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SW_RESET_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_SW_RESET_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SW_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_SW_RESET_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_SW_RESET_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SW_RESET_SW_RESET_BMSK                                                        0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SW_RESET_SW_RESET_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000004)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_RMSK                                                       0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_BMSK                                     0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_SHFT                                     0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_SW_PWRDN_B_BMSK                                            0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_DOWN_CONTROL_SW_PWRDN_B_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_START_CONTROL_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000008)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_START_CONTROL_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_START_CONTROL_RMSK                                                            0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_START_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_START_CONTROL_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_START_CONTROL_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_START_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_START_CONTROL_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_START_CONTROL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_START_CONTROL_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_START_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_START_CONTROL_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_START_CONTROL_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_START_CONTROL_PCS_START_BMSK                                                  0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_START_CONTROL_PCS_START_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_ADDR                                                          (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_OFFS                                                          (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RMSK                                                                0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_LOCAL_FS_BMSK                                                       0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_LOCAL_FS_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_ADDR                                                          (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000010)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_OFFS                                                          (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RMSK                                                                0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_LOCAL_LF_BMSK                                                       0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_LOCAL_LF_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RS_ADDR                                                       (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000014)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RS_OFFS                                                       (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RS_RMSK                                                             0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RS_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RS_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RS_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RS_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RS_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RS_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RS_LOCAL_FS_RS_BMSK                                                 0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_FS_RS_LOCAL_FS_RS_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RS_ADDR                                                       (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000018)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RS_OFFS                                                       (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RS_RMSK                                                             0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RS_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RS_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RS_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RS_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RS_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RS_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RS_LOCAL_LF_RS_BMSK                                                 0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCAL_LF_RS_LOCAL_LF_RS_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_ADDR                                                        (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_OFFS                                                        (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_GEN3_MGN_ADJUST_RS_BMSK                                           0xf0
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_GEN3_MGN_ADJUST_RS_SHFT                                            0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_MGN_ADJUST_BMSK                                                    0xf
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_ADJUST_MGN_ADJUST_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_ADDR                                                        (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000020)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_OFFS                                                        (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_GEN3_TXSWING_SEL_BMSK                                             0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_GEN3_TXSWING_SEL_SHFT                                              0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_GEN3_TXSWING_SOURCE_BMSK                                          0x40
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_GEN3_TXSWING_SOURCE_SHFT                                           0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_EQ_SCALER_BMSK                                                    0x30
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_EQ_SCALER_SHFT                                                     0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_TXDEEMPH_0DB_EN_BMSK                                               0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_TXDEEMPH_0DB_EN_SHFT                                               0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_RSVD_BMSK                                                          0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_RSVD_SHFT                                                          0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_TXMGN_ACK_MASK_BMSK                                                0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_TXMGN_ACK_MASK_SHFT                                                0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_TXMGN_UPDATE_BMSK                                                  0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_MGN_CONFIG_TXMGN_UPDATE_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_ADDR                                                         (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000024)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_OFFS                                                         (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_RMSK                                                               0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_RXEQ_GEN3_RX_ACTIVE_SEL_BMSK                                       0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_RXEQ_GEN3_RX_ACTIVE_SEL_SHFT                                        0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_GEN3_LOCK_WDT_RXEQ_DSBL_BMSK                                       0x40
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_GEN3_LOCK_WDT_RXEQ_DSBL_SHFT                                        0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_SW_DFE_RESET_BMSK                                                  0x20
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_SW_DFE_RESET_SHFT                                                   0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_DFE_RESET_ON_ABORT_EN_BMSK                                         0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_DFE_RESET_ON_ABORT_EN_SHFT                                          0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_DFE_TRAIN_EN_OFF_SYNCH_EN_BMSK                                      0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_DFE_TRAIN_EN_OFF_SYNCH_EN_SHFT                                      0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_RXEQEVAL_MASK_EN_BMSK                                               0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_RXEQEVAL_MASK_EN_SHFT                                               0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_POST_INCDEC_MAP_BMSK                                                0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_POST_INCDEC_MAP_SHFT                                                0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_PRE_INCDEC_MAP_BMSK                                                 0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG_PRE_INCDEC_MAP_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_ADDR                                                        (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000028)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_OFFS                                                        (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_RMSK                                                               0xf
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_DFE_RESET_ON_RETRAIN_EN_BMSK                                       0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_DFE_RESET_ON_RETRAIN_EN_SHFT                                       0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_DFE_RESET_ON_PHASE3_START_EN_BMSK                                  0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_DFE_RESET_ON_PHASE3_START_EN_SHFT                                  0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_USE_RXEQINPHASE0123_BMSK                                           0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_USE_RXEQINPHASE0123_SHFT                                           0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_EARLY_TRAINING_EN_BMSK                                             0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_EQ_CONFIG2_EARLY_TRAINING_EN_SHFT                                             0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M3P5DB_ADDR                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M3P5DB_OFFS                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M3P5DB_RMSK                                                    0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M3P5DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M3P5DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M3P5DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M3P5DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M3P5DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M3P5DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M3P5DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M3P5DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M3P5DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M3P5DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M3P5DB_TXMGN_MAIN_V0_M3P5DB_BMSK                               0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M3P5DB_TXMGN_MAIN_V0_M3P5DB_SHFT                                0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M3P5DB_ADDR                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000030)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M3P5DB_OFFS                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M3P5DB_RMSK                                                    0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M3P5DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M3P5DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M3P5DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M3P5DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M3P5DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M3P5DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M3P5DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M3P5DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M3P5DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M3P5DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M3P5DB_TXMGN_MAIN_V1_M3P5DB_BMSK                               0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M3P5DB_TXMGN_MAIN_V1_M3P5DB_SHFT                                0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M3P5DB_ADDR                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000034)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M3P5DB_OFFS                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M3P5DB_RMSK                                                    0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M3P5DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M3P5DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M3P5DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M3P5DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M3P5DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M3P5DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M3P5DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M3P5DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M3P5DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M3P5DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M3P5DB_TXMGN_MAIN_V2_M3P5DB_BMSK                               0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M3P5DB_TXMGN_MAIN_V2_M3P5DB_SHFT                                0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M3P5DB_ADDR                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000038)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M3P5DB_OFFS                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M3P5DB_RMSK                                                    0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M3P5DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M3P5DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M3P5DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M3P5DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M3P5DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M3P5DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M3P5DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M3P5DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M3P5DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M3P5DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M3P5DB_TXMGN_MAIN_V3_M3P5DB_BMSK                               0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M3P5DB_TXMGN_MAIN_V3_M3P5DB_SHFT                                0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M3P5DB_ADDR                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M3P5DB_OFFS                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M3P5DB_RMSK                                                    0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M3P5DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M3P5DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M3P5DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M3P5DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M3P5DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M3P5DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M3P5DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M3P5DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M3P5DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M3P5DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M3P5DB_TXMGN_MAIN_V4_M3P5DB_BMSK                               0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M3P5DB_TXMGN_MAIN_V4_M3P5DB_SHFT                                0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M3P5DB_ADDR                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000040)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M3P5DB_OFFS                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M3P5DB_RMSK                                                    0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M3P5DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M3P5DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M3P5DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M3P5DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M3P5DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M3P5DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M3P5DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M3P5DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M3P5DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M3P5DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M3P5DB_TXMGN_POST_V0_M3P5DB_BMSK                               0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M3P5DB_TXMGN_POST_V0_M3P5DB_SHFT                                0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M3P5DB_ADDR                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000044)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M3P5DB_OFFS                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M3P5DB_RMSK                                                    0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M3P5DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M3P5DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M3P5DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M3P5DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M3P5DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M3P5DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M3P5DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M3P5DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M3P5DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M3P5DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M3P5DB_TXMGN_POST_V1_M3P5DB_BMSK                               0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M3P5DB_TXMGN_POST_V1_M3P5DB_SHFT                                0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M3P5DB_ADDR                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000048)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M3P5DB_OFFS                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000048)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M3P5DB_RMSK                                                    0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M3P5DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M3P5DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M3P5DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M3P5DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M3P5DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M3P5DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M3P5DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M3P5DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M3P5DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M3P5DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M3P5DB_TXMGN_POST_V2_M3P5DB_BMSK                               0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M3P5DB_TXMGN_POST_V2_M3P5DB_SHFT                                0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M3P5DB_ADDR                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M3P5DB_OFFS                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M3P5DB_RMSK                                                    0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M3P5DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M3P5DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M3P5DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M3P5DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M3P5DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M3P5DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M3P5DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M3P5DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M3P5DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M3P5DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M3P5DB_TXMGN_POST_V3_M3P5DB_BMSK                               0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M3P5DB_TXMGN_POST_V3_M3P5DB_SHFT                                0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M3P5DB_ADDR                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000050)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M3P5DB_OFFS                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M3P5DB_RMSK                                                    0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M3P5DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M3P5DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M3P5DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M3P5DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M3P5DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M3P5DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M3P5DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M3P5DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M3P5DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M3P5DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M3P5DB_TXMGN_POST_V4_M3P5DB_BMSK                               0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M3P5DB_TXMGN_POST_V4_M3P5DB_SHFT                                0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M6DB_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000054)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M6DB_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M6DB_RMSK                                                      0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M6DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M6DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M6DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M6DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M6DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M6DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M6DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M6DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M6DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M6DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M6DB_TXMGN_MAIN_V0_M6DB_BMSK                                   0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_M6DB_TXMGN_MAIN_V0_M6DB_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M6DB_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000058)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M6DB_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M6DB_RMSK                                                      0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M6DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M6DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M6DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M6DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M6DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M6DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M6DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M6DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M6DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M6DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M6DB_TXMGN_MAIN_V1_M6DB_BMSK                                   0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_M6DB_TXMGN_MAIN_V1_M6DB_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M6DB_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M6DB_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M6DB_RMSK                                                      0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M6DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M6DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M6DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M6DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M6DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M6DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M6DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M6DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M6DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M6DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M6DB_TXMGN_MAIN_V2_M6DB_BMSK                                   0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_M6DB_TXMGN_MAIN_V2_M6DB_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M6DB_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000060)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M6DB_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M6DB_RMSK                                                      0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M6DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M6DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M6DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M6DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M6DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M6DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M6DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M6DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M6DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M6DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M6DB_TXMGN_MAIN_V3_M6DB_BMSK                                   0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_M6DB_TXMGN_MAIN_V3_M6DB_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M6DB_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000064)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M6DB_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M6DB_RMSK                                                      0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M6DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M6DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M6DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M6DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M6DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M6DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M6DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M6DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M6DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M6DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M6DB_TXMGN_MAIN_V4_M6DB_BMSK                                   0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_M6DB_TXMGN_MAIN_V4_M6DB_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M6DB_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000068)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M6DB_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000068)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M6DB_RMSK                                                      0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M6DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M6DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M6DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M6DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M6DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M6DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M6DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M6DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M6DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M6DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M6DB_TXMGN_POST_V0_M6DB_BMSK                                   0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V0_M6DB_TXMGN_POST_V0_M6DB_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M6DB_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000006c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M6DB_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000006c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M6DB_RMSK                                                      0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M6DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M6DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M6DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M6DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M6DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M6DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M6DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M6DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M6DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M6DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M6DB_TXMGN_POST_V1_M6DB_BMSK                                   0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V1_M6DB_TXMGN_POST_V1_M6DB_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M6DB_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000070)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M6DB_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000070)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M6DB_RMSK                                                      0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M6DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M6DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M6DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M6DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M6DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M6DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M6DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M6DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M6DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M6DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M6DB_TXMGN_POST_V2_M6DB_BMSK                                   0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V2_M6DB_TXMGN_POST_V2_M6DB_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M6DB_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000074)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M6DB_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000074)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M6DB_RMSK                                                      0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M6DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M6DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M6DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M6DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M6DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M6DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M6DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M6DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M6DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M6DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M6DB_TXMGN_POST_V3_M6DB_BMSK                                   0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V3_M6DB_TXMGN_POST_V3_M6DB_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M6DB_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000078)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M6DB_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000078)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M6DB_RMSK                                                      0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M6DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M6DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M6DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M6DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M6DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M6DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M6DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M6DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M6DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M6DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M6DB_TXMGN_POST_V4_M6DB_BMSK                                   0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_POST_V4_M6DB_TXMGN_POST_V4_M6DB_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_0DB_ADDR                                                 (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000007c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_0DB_OFFS                                                 (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000007c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_0DB_RMSK                                                       0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_0DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_0DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_0DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_0DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_0DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_0DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_0DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_0DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_0DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_0DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_0DB_TXMGN_MAIN_V0_0DB_BMSK                                     0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_0DB_TXMGN_MAIN_V0_0DB_SHFT                                      0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_0DB_ADDR                                                 (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000080)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_0DB_OFFS                                                 (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000080)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_0DB_RMSK                                                       0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_0DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_0DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_0DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_0DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_0DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_0DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_0DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_0DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_0DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_0DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_0DB_TXMGN_MAIN_V1_0DB_BMSK                                     0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_0DB_TXMGN_MAIN_V1_0DB_SHFT                                      0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_0DB_ADDR                                                 (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000084)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_0DB_OFFS                                                 (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000084)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_0DB_RMSK                                                       0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_0DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_0DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_0DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_0DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_0DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_0DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_0DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_0DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_0DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_0DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_0DB_TXMGN_MAIN_V2_0DB_BMSK                                     0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_0DB_TXMGN_MAIN_V2_0DB_SHFT                                      0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_0DB_ADDR                                                 (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000088)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_0DB_OFFS                                                 (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000088)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_0DB_RMSK                                                       0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_0DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_0DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_0DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_0DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_0DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_0DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_0DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_0DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_0DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_0DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_0DB_TXMGN_MAIN_V3_0DB_BMSK                                     0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_0DB_TXMGN_MAIN_V3_0DB_SHFT                                      0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_0DB_ADDR                                                 (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000008c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_0DB_OFFS                                                 (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000008c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_0DB_RMSK                                                       0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_0DB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_0DB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_0DB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_0DB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_0DB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_0DB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_0DB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_0DB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_0DB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_0DB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_0DB_TXMGN_MAIN_V4_0DB_BMSK                                     0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_0DB_TXMGN_MAIN_V4_0DB_SHFT                                      0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_RS_ADDR                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000090)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_RS_OFFS                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_RS_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_RS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_RS_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_RS_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_RS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_RS_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_RS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_RS_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_RS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_RS_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_RS_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_RS_TXMGN_MAIN_V0_RS_BMSK                                       0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V0_RS_TXMGN_MAIN_V0_RS_SHFT                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_RS_ADDR                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000094)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_RS_OFFS                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_RS_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_RS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_RS_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_RS_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_RS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_RS_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_RS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_RS_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_RS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_RS_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_RS_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_RS_TXMGN_MAIN_V1_RS_BMSK                                       0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V1_RS_TXMGN_MAIN_V1_RS_SHFT                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_RS_ADDR                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000098)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_RS_OFFS                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000098)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_RS_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_RS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_RS_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_RS_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_RS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_RS_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_RS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_RS_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_RS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_RS_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_RS_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_RS_TXMGN_MAIN_V2_RS_BMSK                                       0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V2_RS_TXMGN_MAIN_V2_RS_SHFT                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_RS_ADDR                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000009c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_RS_OFFS                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000009c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_RS_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_RS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_RS_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_RS_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_RS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_RS_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_RS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_RS_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_RS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_RS_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_RS_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_RS_TXMGN_MAIN_V3_RS_BMSK                                       0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V3_RS_TXMGN_MAIN_V3_RS_SHFT                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_RS_ADDR                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_RS_OFFS                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_RS_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_RS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_RS_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_RS_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_RS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_RS_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_RS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_RS_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_RS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_RS_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_RS_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_RS_TXMGN_MAIN_V4_RS_BMSK                                       0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TXMGN_MAIN_V4_RS_TXMGN_MAIN_V4_RS_SHFT                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_MAIN_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000a4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_MAIN_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000a4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_MAIN_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_MAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_MAIN_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_MAIN_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_MAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_MAIN_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_MAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_MAIN_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_MAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_MAIN_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_MAIN_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_MAIN_PRESET_P0_MAIN_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_MAIN_PRESET_P0_MAIN_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_MAIN_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000a8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_MAIN_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000a8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_MAIN_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_MAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_MAIN_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_MAIN_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_MAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_MAIN_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_MAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_MAIN_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_MAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_MAIN_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_MAIN_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_MAIN_PRESET_P1_MAIN_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_MAIN_PRESET_P1_MAIN_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_MAIN_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000ac)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_MAIN_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000ac)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_MAIN_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_MAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_MAIN_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_MAIN_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_MAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_MAIN_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_MAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_MAIN_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_MAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_MAIN_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_MAIN_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_MAIN_PRESET_P2_MAIN_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_MAIN_PRESET_P2_MAIN_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_MAIN_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000b0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_MAIN_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000b0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_MAIN_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_MAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_MAIN_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_MAIN_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_MAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_MAIN_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_MAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_MAIN_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_MAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_MAIN_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_MAIN_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_MAIN_PRESET_P3_MAIN_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_MAIN_PRESET_P3_MAIN_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_MAIN_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000b4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_MAIN_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000b4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_MAIN_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_MAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_MAIN_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_MAIN_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_MAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_MAIN_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_MAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_MAIN_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_MAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_MAIN_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_MAIN_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_MAIN_PRESET_P4_MAIN_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_MAIN_PRESET_P4_MAIN_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_MAIN_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000b8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_MAIN_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000b8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_MAIN_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_MAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_MAIN_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_MAIN_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_MAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_MAIN_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_MAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_MAIN_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_MAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_MAIN_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_MAIN_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_MAIN_PRESET_P5_MAIN_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_MAIN_PRESET_P5_MAIN_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_MAIN_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000bc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_MAIN_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000bc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_MAIN_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_MAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_MAIN_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_MAIN_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_MAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_MAIN_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_MAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_MAIN_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_MAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_MAIN_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_MAIN_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_MAIN_PRESET_P6_MAIN_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_MAIN_PRESET_P6_MAIN_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_MAIN_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000c0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_MAIN_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000c0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_MAIN_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_MAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_MAIN_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_MAIN_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_MAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_MAIN_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_MAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_MAIN_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_MAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_MAIN_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_MAIN_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_MAIN_PRESET_P7_MAIN_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_MAIN_PRESET_P7_MAIN_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_MAIN_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000c4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_MAIN_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000c4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_MAIN_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_MAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_MAIN_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_MAIN_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_MAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_MAIN_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_MAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_MAIN_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_MAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_MAIN_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_MAIN_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_MAIN_PRESET_P8_MAIN_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_MAIN_PRESET_P8_MAIN_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_MAIN_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000c8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_MAIN_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000c8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_MAIN_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_MAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_MAIN_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_MAIN_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_MAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_MAIN_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_MAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_MAIN_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_MAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_MAIN_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_MAIN_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_MAIN_PRESET_P9_MAIN_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_MAIN_PRESET_P9_MAIN_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_MAIN_ADDR                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000cc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_MAIN_OFFS                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000cc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_MAIN_RMSK                                                         0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_MAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_MAIN_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_MAIN_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_MAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_MAIN_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_MAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_MAIN_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_MAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_MAIN_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_MAIN_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_MAIN_PRESET_P10_MAIN_BMSK                                         0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_MAIN_PRESET_P10_MAIN_SHFT                                          0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_PRE_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000d0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_PRE_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000d0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_PRE_RMSK                                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_PRE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_PRE_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_PRE_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_PRE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_PRE_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_PRE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_PRE_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_PRE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_PRE_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_PRE_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_PRE_PRESET_P0_PRE_BMSK                                             0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_PRE_PRESET_P0_PRE_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_PRE_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000d4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_PRE_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000d4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_PRE_RMSK                                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_PRE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_PRE_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_PRE_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_PRE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_PRE_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_PRE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_PRE_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_PRE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_PRE_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_PRE_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_PRE_PRESET_P1_PRE_BMSK                                             0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_PRE_PRESET_P1_PRE_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_PRE_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000d8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_PRE_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000d8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_PRE_RMSK                                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_PRE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_PRE_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_PRE_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_PRE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_PRE_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_PRE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_PRE_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_PRE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_PRE_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_PRE_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_PRE_PRESET_P2_PRE_BMSK                                             0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_PRE_PRESET_P2_PRE_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_PRE_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000dc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_PRE_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000dc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_PRE_RMSK                                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_PRE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_PRE_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_PRE_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_PRE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_PRE_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_PRE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_PRE_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_PRE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_PRE_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_PRE_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_PRE_PRESET_P3_PRE_BMSK                                             0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_PRE_PRESET_P3_PRE_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_PRE_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000e0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_PRE_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000e0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_PRE_RMSK                                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_PRE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_PRE_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_PRE_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_PRE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_PRE_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_PRE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_PRE_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_PRE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_PRE_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_PRE_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_PRE_PRESET_P4_PRE_BMSK                                             0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_PRE_PRESET_P4_PRE_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_PRE_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000e4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_PRE_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000e4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_PRE_RMSK                                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_PRE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_PRE_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_PRE_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_PRE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_PRE_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_PRE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_PRE_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_PRE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_PRE_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_PRE_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_PRE_PRESET_P5_PRE_BMSK                                             0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_PRE_PRESET_P5_PRE_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_PRE_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000e8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_PRE_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000e8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_PRE_RMSK                                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_PRE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_PRE_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_PRE_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_PRE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_PRE_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_PRE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_PRE_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_PRE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_PRE_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_PRE_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_PRE_PRESET_P6_PRE_BMSK                                             0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_PRE_PRESET_P6_PRE_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_PRE_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000ec)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_PRE_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000ec)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_PRE_RMSK                                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_PRE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_PRE_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_PRE_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_PRE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_PRE_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_PRE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_PRE_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_PRE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_PRE_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_PRE_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_PRE_PRESET_P7_PRE_BMSK                                             0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_PRE_PRESET_P7_PRE_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_PRE_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000f0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_PRE_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000f0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_PRE_RMSK                                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_PRE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_PRE_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_PRE_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_PRE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_PRE_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_PRE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_PRE_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_PRE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_PRE_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_PRE_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_PRE_PRESET_P8_PRE_BMSK                                             0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_PRE_PRESET_P8_PRE_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_PRE_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000f4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_PRE_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000f4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_PRE_RMSK                                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_PRE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_PRE_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_PRE_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_PRE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_PRE_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_PRE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_PRE_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_PRE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_PRE_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_PRE_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_PRE_PRESET_P9_PRE_BMSK                                             0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_PRE_PRESET_P9_PRE_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_PRE_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000f8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_PRE_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000f8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_PRE_RMSK                                                          0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_PRE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_PRE_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_PRE_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_PRE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_PRE_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_PRE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_PRE_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_PRE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_PRE_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_PRE_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_PRE_PRESET_P10_PRE_BMSK                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_PRE_PRESET_P10_PRE_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_POST_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000000fc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_POST_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000000fc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_POST_RMSK                                                          0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_POST_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_POST_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_POST_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_POST_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_POST_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_POST_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_POST_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_POST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_POST_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_POST_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_POST_PRESET_P0_POST_BMSK                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P0_POST_PRESET_P0_POST_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_POST_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000100)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_POST_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_POST_RMSK                                                          0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_POST_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_POST_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_POST_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_POST_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_POST_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_POST_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_POST_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_POST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_POST_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_POST_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_POST_PRESET_P1_POST_BMSK                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P1_POST_PRESET_P1_POST_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_POST_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000104)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_POST_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000104)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_POST_RMSK                                                          0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_POST_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_POST_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_POST_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_POST_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_POST_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_POST_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_POST_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_POST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_POST_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_POST_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_POST_PRESET_P2_POST_BMSK                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P2_POST_PRESET_P2_POST_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_POST_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000108)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_POST_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000108)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_POST_RMSK                                                          0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_POST_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_POST_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_POST_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_POST_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_POST_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_POST_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_POST_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_POST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_POST_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_POST_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_POST_PRESET_P3_POST_BMSK                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P3_POST_PRESET_P3_POST_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_POST_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000010c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_POST_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000010c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_POST_RMSK                                                          0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_POST_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_POST_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_POST_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_POST_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_POST_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_POST_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_POST_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_POST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_POST_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_POST_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_POST_PRESET_P4_POST_BMSK                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P4_POST_PRESET_P4_POST_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_POST_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000110)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_POST_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000110)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_POST_RMSK                                                          0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_POST_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_POST_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_POST_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_POST_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_POST_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_POST_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_POST_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_POST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_POST_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_POST_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_POST_PRESET_P5_POST_BMSK                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P5_POST_PRESET_P5_POST_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_POST_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000114)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_POST_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000114)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_POST_RMSK                                                          0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_POST_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_POST_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_POST_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_POST_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_POST_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_POST_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_POST_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_POST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_POST_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_POST_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_POST_PRESET_P6_POST_BMSK                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P6_POST_PRESET_P6_POST_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_POST_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000118)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_POST_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000118)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_POST_RMSK                                                          0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_POST_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_POST_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_POST_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_POST_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_POST_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_POST_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_POST_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_POST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_POST_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_POST_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_POST_PRESET_P7_POST_BMSK                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P7_POST_PRESET_P7_POST_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_POST_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000011c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_POST_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000011c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_POST_RMSK                                                          0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_POST_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_POST_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_POST_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_POST_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_POST_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_POST_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_POST_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_POST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_POST_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_POST_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_POST_PRESET_P8_POST_BMSK                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P8_POST_PRESET_P8_POST_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_POST_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000120)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_POST_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000120)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_POST_RMSK                                                          0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_POST_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_POST_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_POST_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_POST_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_POST_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_POST_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_POST_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_POST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_POST_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_POST_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_POST_PRESET_P9_POST_BMSK                                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P9_POST_PRESET_P9_POST_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_POST_ADDR                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000124)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_POST_OFFS                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000124)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_POST_RMSK                                                         0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_POST_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_POST_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_POST_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_POST_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_POST_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_POST_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_POST_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_POST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_POST_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_POST_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_POST_PRESET_P10_POST_BMSK                                         0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_P10_POST_PRESET_P10_POST_SHFT                                          0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_MAIN_ADDR                                           (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000128)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_MAIN_OFFS                                           (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000128)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_MAIN_RMSK                                                 0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_MAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_MAIN_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_MAIN_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_MAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_MAIN_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_MAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_MAIN_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_MAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_MAIN_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_MAIN_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_MAIN_L0_PRESET_OVERRIDE_MAIN_BMSK                         0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_MAIN_L0_PRESET_OVERRIDE_MAIN_SHFT                          0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_PRE_ADDR                                            (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000012c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_PRE_OFFS                                            (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000012c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_PRE_RMSK                                                  0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_PRE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_PRE_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_PRE_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_PRE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_PRE_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_PRE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_PRE_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_PRE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_PRE_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_PRE_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_PRE_L0_PRESET_OVERRIDE_PRE_BMSK                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_PRE_L0_PRESET_OVERRIDE_PRE_SHFT                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_POST_ADDR                                           (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000130)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_POST_OFFS                                           (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000130)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_POST_RMSK                                                 0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_POST_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_POST_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_POST_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_POST_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_POST_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_POST_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_POST_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_POST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_POST_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_POST_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_POST_L0_PRESET_OVERRIDE_POST_BMSK                         0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_OVERRIDE_POST_L0_PRESET_OVERRIDE_POST_SHFT                          0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_MAIN_ADDR                                           (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000134)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_MAIN_OFFS                                           (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000134)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_MAIN_RMSK                                                 0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_MAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_MAIN_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_MAIN_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_MAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_MAIN_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_MAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_MAIN_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_MAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_MAIN_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_MAIN_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_MAIN_L1_PRESET_OVERRIDE_MAIN_BMSK                         0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_MAIN_L1_PRESET_OVERRIDE_MAIN_SHFT                          0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_PRE_ADDR                                            (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000138)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_PRE_OFFS                                            (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000138)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_PRE_RMSK                                                  0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_PRE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_PRE_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_PRE_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_PRE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_PRE_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_PRE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_PRE_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_PRE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_PRE_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_PRE_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_PRE_L1_PRESET_OVERRIDE_PRE_BMSK                           0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_PRE_L1_PRESET_OVERRIDE_PRE_SHFT                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_POST_ADDR                                           (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000013c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_POST_OFFS                                           (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000013c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_POST_RMSK                                                 0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_POST_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_POST_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_POST_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_POST_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_POST_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_POST_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_POST_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_POST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_POST_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_POST_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_POST_L1_PRESET_OVERRIDE_POST_BMSK                         0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_OVERRIDE_POST_L1_PRESET_OVERRIDE_POST_SHFT                          0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000140)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000140)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_RMSK                                                       0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_L1_PRESET_OVERRIDE_EN_BMSK                                 0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_L1_PRESET_OVERRIDE_EN_SHFT                                 0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_L0_PRESET_OVERRIDE_EN_BMSK                                 0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRESET_OVERRIDE_EN_L0_PRESET_OVERRIDE_EN_SHFT                                 0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_L_ADDR                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000144)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_L_OFFS                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000144)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_L_RMSK                                                        0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_L_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_L_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_L_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_L_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_L_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_L_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_L_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_L_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_L_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_L_L0_PRESET_DSBL_L_BMSK                                       0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_L_L0_PRESET_DSBL_L_SHFT                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_H_ADDR                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000148)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_H_OFFS                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000148)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_H_RMSK                                                         0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_H_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_H_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_H_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_H_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_H_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_H_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_H_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_H_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_H_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_H_L0_PRESET_DSBL_H_BMSK                                        0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRESET_DSBL_H_L0_PRESET_DSBL_H_SHFT                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_L_ADDR                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000014c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_L_OFFS                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000014c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_L_RMSK                                                        0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_L_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_L_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_L_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_L_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_L_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_L_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_L_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_L_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_L_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_L_L1_PRESET_DSBL_L_BMSK                                       0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_L_L1_PRESET_DSBL_L_SHFT                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_H_ADDR                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000150)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_H_OFFS                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000150)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_H_RMSK                                                         0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_H_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_H_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_H_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_H_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_H_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_H_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_H_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_H_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_H_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_H_L1_PRESET_DSBL_H_BMSK                                        0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRESET_DSBL_H_L1_PRESET_DSBL_H_SHFT                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000154)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000154)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_BMSK                                0xf0
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_SHFT                                 0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_EIOS_DTCT_CFG_BMSK                                         0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_EIOS_DTCT_CFG_SHFT                                         0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_RX_IDLE_ON_EIOS_EN_BMSK                                    0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_RX_IDLE_ON_EIOS_EN_SHFT                                    0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G2S_EN_BMSK                                   0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G2S_EN_SHFT                                   0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G1S_EN_BMSK                                   0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL_RX_IDLE_DTCT_G1S_EN_SHFT                                   0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_ADDR                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000158)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_OFFS                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000158)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_SIGDET_MASK_AFTER_EIOS_TIME_BMSK                         0xf0
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_SIGDET_MASK_AFTER_EIOS_TIME_SHFT                          0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_SIGDET_MASK_AFTER_EIOS_EN_BMSK                            0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_SIGDET_MASK_AFTER_EIOS_EN_SHFT                            0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_CMRT_START_SEL_BMSK                                       0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_CMRT_START_SEL_SHFT                                       0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_GEN3_EIOS_DTCT_CFG_BMSK                                   0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_GEN3_EIOS_DTCT_CFG_SHFT                                   0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_GEN3_RX_IDLE_ON_EIOS_EN_BMSK                              0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RX_IDLE_DTCT_CNTRL2_GEN3_RX_IDLE_ON_EIOS_EN_SHFT                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000015c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000015c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_P0_TXELECIDLE_HIGH_LANE_OFF_EN_BMSK                       0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_P0_TXELECIDLE_HIGH_LANE_OFF_EN_SHFT                        0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_RXELECIDLE_DSBL_CAPTURE_EN_BMSK                           0x40
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_RXELECIDLE_DSBL_CAPTURE_EN_SHFT                            0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_GEN1_DIV_SEL_BMSK                                         0x20
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_GEN1_DIV_SEL_SHFT                                          0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_AUXCLK_USED_IN_P2_EN_BMSK                                 0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_AUXCLK_USED_IN_P2_EN_SHFT                                  0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_AUXCLK_USED_IN_L1SS_EN_BMSK                                0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_AUXCLK_USED_IN_L1SS_EN_SHFT                                0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_RXELECIDLE_LOW_ON_L1SS_EXIT_EN_BMSK                        0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_RXELECIDLE_LOW_ON_L1SS_EXIT_EN_SHFT                        0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_TXCM_DSBL_CAPTURE_EN_BMSK                                  0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_TXCM_DSBL_CAPTURE_EN_SHFT                                  0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_FORCE_OTHERS_INVLD_EN_BMSK                                 0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG_FORCE_OTHERS_INVLD_EN_SHFT                                 0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_ADDR                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000160)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_OFFS                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000160)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_P2_MASK_SIGDET_EN_BMSK                                   0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_P2_MASK_SIGDET_EN_SHFT                                    0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_PRE_P2_MASK_SIGDET_EN_BMSK                               0x40
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_PRE_P2_MASK_SIGDET_EN_SHFT                                0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_GEN3_P0_SPS_STATE_BMSK                                   0x30
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_GEN3_P0_SPS_STATE_SHFT                                    0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_GEN2_P0_SPS_STATE_BMSK                                    0xc
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_GEN2_P0_SPS_STATE_SHFT                                    0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_GEN1_P0_SPS_STATE_BMSK                                    0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG2_GEN1_P0_SPS_STATE_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_ADDR                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000164)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_OFFS                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000164)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_RMSK                                                     0x77
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_P2_SPS_STATE_BMSK                                        0x70
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_P2_SPS_STATE_SHFT                                         0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_P1_SPS_STATE_BMSK                                         0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG3_P1_SPS_STATE_SHFT                                         0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_ADDR                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000168)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_OFFS                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000168)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_RMSK                                                     0x77
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_P0S_RX_OFF_SPS_STATE_BMSK                                0x70
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_P0S_RX_OFF_SPS_STATE_SHFT                                 0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_P0S_RX_ACT_SPS_STATE_BMSK                                 0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG4_P0S_RX_ACT_SPS_STATE_SHFT                                 0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_ADDR                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000016c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_OFFS                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000016c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_PHYCLK_REQ_N_DRV_EN_BMSK                                 0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_PHYCLK_REQ_N_DRV_EN_SHFT                                  0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_PRE_L1SS_MASK_SIGDET_EN_BMSK                             0x40
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_PRE_L1SS_MASK_SIGDET_EN_SHFT                              0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_SKIP_L1SS_WKUP_DLY_EN_BMSK                               0x20
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_SKIP_L1SS_WKUP_DLY_EN_SHFT                                0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_AUXCLK_USED_AT_STARTUP_EN_BMSK                           0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_AUXCLK_USED_AT_STARTUP_EN_SHFT                            0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_P2_CLKREQ_IN_N_GATING_EN_BMSK                             0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_P2_CLKREQ_IN_N_GATING_EN_SHFT                             0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_L1SS_SPS_STATE_BMSK                                       0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG5_L1SS_SPS_STATE_SHFT                                       0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_ADDR                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000170)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_OFFS                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000170)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_CMRT_EN_BMSK                                             0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_CMRT_EN_SHFT                                              0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_CMRT_COUNT_INCR_BMSK                                     0x60
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_CMRT_COUNT_INCR_SHFT                                      0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_CMRT_VAL_BMSK                                            0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_POWER_STATE_CONFIG6_CMRT_VAL_SHFT                                             0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_ADDR                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000174)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_OFFS                                                  (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000174)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_RMSK                                                        0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_RX_ACTIVE_ON_P1_TO_P0_EN_BMSK                               0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_RX_ACTIVE_ON_P1_TO_P0_EN_SHFT                                0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_GEN3_EBUF_DEPTH_SEL_BMSK                                    0x40
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_GEN3_EBUF_DEPTH_SEL_SHFT                                     0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_GEN12_EBUF_DEPTH_SEL_BMSK                                   0x20
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_GEN12_EBUF_DEPTH_SEL_SHFT                                    0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_GEN3_PINF_RTB_SYNC_MODE_BMSK                                0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_GEN3_PINF_RTB_SYNC_MODE_SHFT                                 0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_GEN12_PINF_RTB_SYNC_MODE_BMSK                                0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_GEN12_PINF_RTB_SYNC_MODE_SHFT                                0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_GEN3_RTB_SYNC_MODE_BMSK                                      0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_GEN3_RTB_SYNC_MODE_SHFT                                      0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_GEN12_RTB_SYNC_MODE_BMSK                                     0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_GEN12_RTB_SYNC_MODE_SHFT                                     0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_GEN12_RXVALID_ALIGN_EN_BMSK                                  0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_TX_RX_CONFIG_GEN12_RXVALID_ALIGN_EN_SHFT                                  0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_ADDR                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000178)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_OFFS                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000178)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_BMSK                                   0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_SHFT                                    0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_LANE_TRANS_OFF_SPS_STATE_BMSK                            0x70
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_LANE_TRANS_OFF_SPS_STATE_SHFT                             0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_BMSK                                    0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_SHFT                                    0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_LANE_OFF_SPS_STATE_BMSK                                   0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_LANE_OFF_CONFIG_LANE_OFF_SPS_STATE_SHFT                                   0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_L_ADDR                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000017c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_L_OFFS                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000017c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_L_RMSK                                                         0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_L_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_L_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_L_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_L_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_L_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_L_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_L_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_L_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_L_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_L_RCVR_DTCT_DLY_L_BMSK                                         0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_L_RCVR_DTCT_DLY_L_SHFT                                          0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_H_ADDR                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000180)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_H_OFFS                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000180)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_H_RMSK                                                          0xf
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_H_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_H_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_H_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_H_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_H_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_H_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_H_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_H_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_H_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_H_RCVR_DTCT_DLY_H_BMSK                                          0xf
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RCVR_DTCT_DLY_H_RCVR_DTCT_DLY_H_SHFT                                          0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG1_ADDR                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000184)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG1_OFFS                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000184)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG1_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG1_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG1_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG1_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG1_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG1_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG1_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_BMSK                                   0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_ADDR                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000188)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_OFFS                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000188)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_LOCK_KEEP_VAL_BMSK                                       0xc0
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_LOCK_KEEP_VAL_SHFT                                        0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_LOCK_COUNT_VAL_BMSK                                      0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG2_LOCK_COUNT_VAL_SHFT                                       0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_ADDR                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000018c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_OFFS                                               (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000018c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_GEN2_LOCK_WDT_COUNT_INCR_BMSK                            0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_GEN2_LOCK_WDT_COUNT_INCR_SHFT                             0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_GEN1_LOCK_WDT_COUNT_INCR_BMSK                            0x40
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_GEN1_LOCK_WDT_COUNT_INCR_SHFT                             0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_GEN2_LOCK_WDT_EN_BMSK                                    0x20
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_GEN2_LOCK_WDT_EN_SHFT                                     0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_GEN1_LOCK_WDT_EN_BMSK                                    0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_GEN1_LOCK_WDT_EN_SHFT                                     0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_GEN12_LOCK_WDT_VAL_BMSK                                   0xf
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_LOCK_DETECT_CONFIG3_GEN12_LOCK_WDT_VAL_SHFT                                   0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG1_ADDR                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000190)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG1_OFFS                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000190)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG1_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG1_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG1_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG1_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG1_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG1_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG1_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG1_GEN3_ALIGN_HOLDOFF_TIME_L_BMSK                          0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG1_GEN3_ALIGN_HOLDOFF_TIME_L_SHFT                           0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_ADDR                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000194)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_OFFS                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000194)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_GEN3_EIEOS_DTCT_VAL_BMSK                                0xf0
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_GEN3_EIEOS_DTCT_VAL_SHFT                                 0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_GEN3_DROP_VLD_ON_UNALIGNED_EIEOS_EN_BMSK                 0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_GEN3_DROP_VLD_ON_UNALIGNED_EIEOS_EN_SHFT                 0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_GEN3_KEEP_VLD_IN_LPBK_EN_BMSK                            0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_GEN3_KEEP_VLD_IN_LPBK_EN_SHFT                            0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_GEN3_ALIGN_HOLDOFF_TIME_H_BMSK                           0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG2_GEN3_ALIGN_HOLDOFF_TIME_H_SHFT                           0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_ADDR                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000198)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_OFFS                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000198)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_GEN3_LOCK_WDT_VAL_BMSK                                  0xf0
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_GEN3_LOCK_WDT_VAL_SHFT                                   0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_GEN3_LOCK_WDT_EN_BMSK                                    0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_GEN3_LOCK_WDT_EN_SHFT                                    0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_GEN3_BLK_ALIGN_CTRL_EN_BMSK                              0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_GEN3_BLK_ALIGN_CTRL_EN_SHFT                              0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_GEN3_DROP_VLD_ON_INVLD_HDR_EN2_BMSK                      0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_GEN3_DROP_VLD_ON_INVLD_HDR_EN2_SHFT                      0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_GEN3_DROP_VLD_ON_INVLD_HDR_EN1_BMSK                      0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG3_GEN3_DROP_VLD_ON_INVLD_HDR_EN1_SHFT                      0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG4_ADDR                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000019c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG4_OFFS                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000019c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG4_RMSK                                                     0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG4_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG4_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG4_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG4_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG4_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG4_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG4_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG4_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG4_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG4_GEN3_LOCK_WDT_COUNT_INCR_BMSK                            0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_ALIGN_DETECT_CONFIG4_GEN3_LOCK_WDT_COUNT_INCR_SHFT                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SIGDET_LOW_2_IDLE_TIME_ADDR                                            (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001a0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SIGDET_LOW_2_IDLE_TIME_OFFS                                            (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001a0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SIGDET_LOW_2_IDLE_TIME_RMSK                                                  0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SIGDET_LOW_2_IDLE_TIME_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_SIGDET_LOW_2_IDLE_TIME_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_SIGDET_LOW_2_IDLE_TIME_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SIGDET_LOW_2_IDLE_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_SIGDET_LOW_2_IDLE_TIME_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SIGDET_LOW_2_IDLE_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_SIGDET_LOW_2_IDLE_TIME_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SIGDET_LOW_2_IDLE_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_SIGDET_LOW_2_IDLE_TIME_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_SIGDET_LOW_2_IDLE_TIME_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SIGDET_LOW_2_IDLE_TIME_SIGDET_LOW_2_IDLE_TIME_BMSK                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_SIGDET_LOW_2_IDLE_TIME_SIGDET_LOW_2_IDLE_TIME_SHFT                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQ_STARTUP_TIME_ADDR                                                 (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001a4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQ_STARTUP_TIME_OFFS                                                 (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001a4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQ_STARTUP_TIME_RMSK                                                       0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQ_STARTUP_TIME_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQ_STARTUP_TIME_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQ_STARTUP_TIME_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQ_STARTUP_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQ_STARTUP_TIME_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQ_STARTUP_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQ_STARTUP_TIME_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQ_STARTUP_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQ_STARTUP_TIME_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQ_STARTUP_TIME_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQ_STARTUP_TIME_GEN3_RXEQ_STARTUP_TIME_BMSK                                0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQ_STARTUP_TIME_GEN3_RXEQ_STARTUP_TIME_SHFT                                 0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQEVAL_TIME_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001a8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQEVAL_TIME_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001a8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQEVAL_TIME_RMSK                                                           0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQEVAL_TIME_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQEVAL_TIME_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQEVAL_TIME_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQEVAL_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQEVAL_TIME_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQEVAL_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQEVAL_TIME_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQEVAL_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQEVAL_TIME_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQEVAL_TIME_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQEVAL_TIME_GEN3_RXEQEVAL_TIME_BMSK                                        0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_RXEQEVAL_TIME_GEN3_RXEQEVAL_TIME_SHFT                                         0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PWRUP_RESET_DLY_TIME_ADDR                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001ac)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PWRUP_RESET_DLY_TIME_OFFS                                              (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001ac)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PWRUP_RESET_DLY_TIME_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PWRUP_RESET_DLY_TIME_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PWRUP_RESET_DLY_TIME_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PWRUP_RESET_DLY_TIME_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PWRUP_RESET_DLY_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PWRUP_RESET_DLY_TIME_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PWRUP_RESET_DLY_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PWRUP_RESET_DLY_TIME_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PWRUP_RESET_DLY_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PWRUP_RESET_DLY_TIME_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PWRUP_RESET_DLY_TIME_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PWRUP_RESET_DLY_TIME_PWRUP_RESET_DLY_TIME_BMSK                               0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PWRUP_RESET_DLY_TIME_PWRUP_RESET_DLY_TIME_SHFT                                0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_LSB_ADDR                                            (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001b0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_LSB_OFFS                                            (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001b0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_LSB_RMSK                                                  0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_LSB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_LSB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_LSB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_LSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_LSB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_LSB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_LSB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_LSB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_LSB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_LSB_P2_WAKEUP_DLY_TIME_LSB_BMSK                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_LSB_P2_WAKEUP_DLY_TIME_LSB_SHFT                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_ADDR                                            (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001b4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_OFFS                                            (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001b4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_RMSK                                                  0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_P2_WAKEUP_DLY_TIME_COUNT_BMSK                         0xf0
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_P2_WAKEUP_DLY_TIME_COUNT_SHFT                          0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_P2_WAKEUP_DLY_TIME_MSB_BMSK                            0xf
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_P2_WAKEUP_DLY_TIME_MSB_P2_WAKEUP_DLY_TIME_MSB_SHFT                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_LSB_ADDR                                          (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001b8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_LSB_OFFS                                          (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001b8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_LSB_RMSK                                                0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_LSB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_LSB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_LSB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_LSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_LSB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_LSB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_LSB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_LSB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_LSB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_LSB_L1P1_WAKEUP_DLY_TIME_LSB_BMSK                       0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_LSB_L1P1_WAKEUP_DLY_TIME_LSB_SHFT                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_ADDR                                          (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001bc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_OFFS                                          (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001bc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_RMSK                                                0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_L1P1_WAKEUP_DLY_TIME_COUNT_BMSK                     0xf0
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_L1P1_WAKEUP_DLY_TIME_COUNT_SHFT                      0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_L1P1_WAKEUP_DLY_TIME_MSB_BMSK                        0xf
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P1_WAKEUP_DLY_TIME_MSB_L1P1_WAKEUP_DLY_TIME_MSB_SHFT                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_LSB_ADDR                                          (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001c0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_LSB_OFFS                                          (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001c0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_LSB_RMSK                                                0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_LSB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_LSB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_LSB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_LSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_LSB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_LSB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_LSB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_LSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_LSB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_LSB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_LSB_L1P2_WAKEUP_DLY_TIME_LSB_BMSK                       0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_LSB_L1P2_WAKEUP_DLY_TIME_LSB_SHFT                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_ADDR                                          (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001c4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_OFFS                                          (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001c4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_RMSK                                                0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_L1P2_WAKEUP_DLY_TIME_COUNT_BMSK                     0xf0
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_L1P2_WAKEUP_DLY_TIME_COUNT_SHFT                      0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_L1P2_WAKEUP_DLY_TIME_MSB_BMSK                        0xf
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1P2_WAKEUP_DLY_TIME_MSB_L1P2_WAKEUP_DLY_TIME_MSB_SHFT                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001c8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001c8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_SW_TXSWING_BMSK                                               0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_SW_TXSWING_SHFT                                                0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_SW_TXMARGIN_BMSK                                              0x70
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_SW_TXMARGIN_SHFT                                               0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_SW_RATE_BMSK                                                   0xc
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_SW_RATE_SHFT                                                   0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_SW_POWERDOWN_BMSK                                              0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL1_SW_POWERDOWN_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001cc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001cc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_SW_RXPOLARITY_BMSK                                            0xc0
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_SW_RXPOLARITY_SHFT                                             0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_SW_TXDETECTRX_LOOPBACK_BMSK                                   0x30
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_SW_TXDETECTRX_LOOPBACK_SHFT                                    0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_SW_TXCOMPLIANCE_BMSK                                           0xc
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_SW_TXCOMPLIANCE_SHFT                                           0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_SW_TXELECIDLE_BMSK                                             0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL2_SW_TXELECIDLE_SHFT                                             0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001d0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001d0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_RMSK                                                          0x8f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_SW_L1D_BMSK                                                   0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_SW_L1D_SHFT                                                    0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_SW_CLKREQ_IN_N_BMSK                                            0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_SW_CLKREQ_IN_N_SHFT                                            0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_SW_TXCM_DISABLE_BMSK                                           0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_SW_TXCM_DISABLE_SHFT                                           0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_SW_RXELECIDLE_DISABLE_BMSK                                     0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_SW_RXELECIDLE_DISABLE_SHFT                                     0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_SW_PCLKREQ_N_BMSK                                              0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL3_SW_PCLKREQ_N_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001d4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001d4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_SW_RXEQINPROGRESS_BMSK                                        0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_SW_RXEQINPROGRESS_SHFT                                         0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_SW_INVALIDREQUEST_BMSK                                        0x40
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_SW_INVALIDREQUEST_SHFT                                         0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_SW_RXEQEVAL_BMSK                                              0x20
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_SW_RXEQEVAL_SHFT                                               0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_SW_BLOCKALIGNCONTROL_BMSK                                     0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_SW_BLOCKALIGNCONTROL_SHFT                                      0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_SW_TXDATAVALID_BMSK                                            0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_SW_TXDATAVALID_SHFT                                            0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_SW_TXSYNCHEADER_BMSK                                           0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_SW_TXSYNCHEADER_SHFT                                           0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_SW_TXSTARTBLOCK_BMSK                                           0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL4_SW_TXSTARTBLOCK_SHFT                                           0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL5_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001d8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL5_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001d8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL5_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL5_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL5_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL5_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL5_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL5_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL5_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL5_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL5_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL5_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL5_SW_TXDEEMPH_L_BMSK                                            0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL5_SW_TXDEEMPH_L_SHFT                                             0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL6_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001dc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL6_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001dc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL6_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL6_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL6_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL6_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL6_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL6_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL6_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL6_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL6_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL6_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL6_SW_TXDEEMPH_M_BMSK                                            0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL6_SW_TXDEEMPH_M_SHFT                                             0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001e0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001e0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_SW_LOCALPSETINDEX_BMSK                                        0xf0
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_SW_LOCALPSETINDEX_SHFT                                         0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_SW_GETLOCALPSETCOEF_BMSK                                       0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_SW_GETLOCALPSETCOEF_SHFT                                       0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_SW_RXEQINPHASE0123_BMSK                                        0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_SW_RXEQINPHASE0123_SHFT                                        0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_SW_TXDEEMPH_H_BMSK                                             0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_SW_CTRL7_SW_TXDEEMPH_H_SHFT                                             0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001e4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001e4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_RMSK                                                          0x95
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_SW_TXSWING_MX_BMSK                                            0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_SW_TXSWING_MX_SHFT                                             0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_SW_TXMGN_MX_BMSK                                              0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_SW_TXMGN_MX_SHFT                                               0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_SW_RATE_MX_BMSK                                                0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_SW_RATE_MX_SHFT                                                0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_SW_POWERDOWN_MX_BMSK                                           0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL1_SW_POWERDOWN_MX_SHFT                                           0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001e8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001e8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_SW_RXPOLARITY_MX_BMSK                                         0xc0
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_SW_RXPOLARITY_MX_SHFT                                          0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_SW_TXDTCTRX_LPB_MX_BMSK                                       0x30
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_SW_TXDTCTRX_LPB_MX_SHFT                                        0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_SW_TXCOMPLIANCE_MX_BMSK                                        0xc
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_SW_TXCOMPLIANCE_MX_SHFT                                        0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_SW_TXELECIDLE_MX_BMSK                                          0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL2_SW_TXELECIDLE_MX_SHFT                                          0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001ec)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001ec)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_RMSK                                                          0x8f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_SW_L1D_MX_BMSK                                                0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_SW_L1D_MX_SHFT                                                 0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_SW_CLKREQ_IN_N_MX_BMSK                                         0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_SW_CLKREQ_IN_N_MX_SHFT                                         0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_SW_TXCM_DISABLE_MX_BMSK                                        0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_SW_TXCM_DISABLE_MX_SHFT                                        0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_SW_RXELECIDLE_DISABLE_MX_BMSK                                  0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_SW_RXELECIDLE_DISABLE_MX_SHFT                                  0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_SW_PCLKREQ_N_MX_BMSK                                           0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL3_SW_PCLKREQ_N_MX_SHFT                                           0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001f0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001f0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_RMSK                                                          0xfb
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_SW_RXEQINPROGRESS_MX_BMSK                                     0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_SW_RXEQINPROGRESS_MX_SHFT                                      0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_SW_INVALIDREQUEST_MX_BMSK                                     0x40
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_SW_INVALIDREQUEST_MX_SHFT                                      0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_SW_RXEQEVAL_MX_BMSK                                           0x20
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_SW_RXEQEVAL_MX_SHFT                                            0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_SW_BLOCKALIGNCONTROL_MX_BMSK                                  0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_SW_BLOCKALIGNCONTROL_MX_SHFT                                   0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_SW_TXDATAVALID_MX_BMSK                                         0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_SW_TXDATAVALID_MX_SHFT                                         0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_SW_TXSYNCHEADER_MX_BMSK                                        0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_SW_TXSYNCHEADER_MX_SHFT                                        0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_SW_TXSTARTBLOCK_MX_BMSK                                        0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL4_SW_TXSTARTBLOCK_MX_SHFT                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL5_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001f4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL5_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001f4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL5_RMSK                                                           0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL5_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL5_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL5_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL5_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL5_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL5_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL5_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL5_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL5_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL5_SW_TXDEEMPH_MX_BMSK                                            0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL5_SW_TXDEEMPH_MX_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001f8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001f8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_RMSK                                                          0x8c
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_SW_LOCALPSETINDEX_MX_BMSK                                     0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_SW_LOCALPSETINDEX_MX_SHFT                                      0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_SW_GETLOCALPSETCOEF_MX_BMSK                                    0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_SW_GETLOCALPSETCOEF_MX_SHFT                                    0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_SW_RXEQINPHASE0123_MX_BMSK                                     0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_INSIG_MX_CTRL7_SW_RXEQINPHASE0123_MX_SHFT                                     0x2

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_ADDR                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000001fc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_OFFS                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000001fc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_RMSK                                                         0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_SW_PHYCLK_REQ_N_BMSK                                         0x20
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_SW_PHYCLK_REQ_N_SHFT                                          0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_SW_PCLKACK_N_BMSK                                            0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_SW_PCLKACK_N_SHFT                                             0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_SW_PHYSTATUS_BMSK                                             0xc
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_SW_PHYSTATUS_SHFT                                             0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_SW_RXELECIDLE_BMSK                                            0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL1_SW_RXELECIDLE_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_ADDR                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000200)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_OFFS                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000200)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_RMSK                                                         0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_SW_LEFDC_PRE_BMSK                                            0xf0
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_SW_LEFDC_PRE_SHFT                                             0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_SW_LEFDC_POST_BMSK                                            0xf
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_SW_CTRL2_SW_LEFDC_POST_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_ADDR                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000204)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_OFFS                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000204)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_RMSK                                                         0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_SW_PHYCLK_REQ_N_MX_BMSK                                      0x20
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_SW_PHYCLK_REQ_N_MX_SHFT                                       0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_SW_PCLKACK_N_MX_BMSK                                         0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_SW_PCLKACK_N_MX_SHFT                                          0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_BMSK                                          0xc
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_SHFT                                          0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_BMSK                                         0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_SHFT                                         0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_ADDR                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000208)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_OFFS                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000208)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_RMSK                                                          0xf
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_SW_LEFDC_PRE_MX_BMSK                                          0xc
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_SW_LEFDC_PRE_MX_SHFT                                          0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_SW_LEFDC_POST_MX_BMSK                                         0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_OUTSIG_MX_CTRL2_SW_LEFDC_POST_MX_SHFT                                         0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_ADDR                                                      (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000020c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_OFFS                                                      (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000020c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_PCLK_ON_IN_L1SS_EN_BMSK                                         0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_PCLK_ON_IN_L1SS_EN_SHFT                                          0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_PLL_ON_IN_L1SS_EN_BMSK                                          0x40
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_PLL_ON_IN_L1SS_EN_SHFT                                           0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_PCLK_ON_IN_P2_EN_BMSK                                           0x20
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_PCLK_ON_IN_P2_EN_SHFT                                            0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_PLL_ON_IN_P2_EN_BMSK                                            0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_PLL_ON_IN_P2_EN_SHFT                                             0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_FORCE_REC_DETECTED_BMSK                                          0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_FORCE_REC_DETECTED_SHFT                                          0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_PCS_PCLK_SEL_BMSK                                                0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_PCS_PCLK_SEL_SHFT                                                0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_BIST_MODE_BMSK                                                   0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_BIST_MODE_SHFT                                                   0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_FORCE_RX_SIGDET_BMSK                                             0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL_FORCE_RX_SIGDET_SHFT                                             0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000210)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000210)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_RMSK                                                           0x9f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_SW_L1D_UL_BMSK                                                 0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_SW_L1D_UL_SHFT                                                  0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_PRE_DEBUG_BUS_IDX10_BMSK                                       0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL2_PRE_DEBUG_BUS_IDX10_SHFT                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000214)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000214)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_RMSK                                                           0x9f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_RX_ERR_CNT_CLR_BMSK                                            0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_RX_ERR_CNT_CLR_SHFT                                             0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_PRE_DEBUG_BUS_IDX32_BMSK                                       0x1f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL3_PRE_DEBUG_BUS_IDX32_SHFT                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL4_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000218)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL4_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000218)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL4_RMSK                                                           0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL4_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL4_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL4_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL4_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL4_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL4_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL4_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL4_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL4_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL4_DEBUG_BUS_IDX0_BMSK                                            0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL4_DEBUG_BUS_IDX0_SHFT                                             0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL5_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000021c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL5_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000021c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL5_RMSK                                                           0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL5_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL5_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL5_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL5_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL5_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL5_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL5_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL5_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL5_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL5_DEBUG_BUS_IDX1_BMSK                                            0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL5_DEBUG_BUS_IDX1_SHFT                                             0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL6_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000220)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL6_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000220)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL6_RMSK                                                           0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL6_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL6_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL6_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL6_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL6_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL6_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL6_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL6_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL6_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL6_DEBUG_BUS_IDX2_BMSK                                            0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL6_DEBUG_BUS_IDX2_SHFT                                             0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL7_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000224)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL7_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000224)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL7_RMSK                                                           0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL7_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL7_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL7_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL7_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL7_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL7_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL7_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL7_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL7_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL7_DEBUG_BUS_IDX3_BMSK                                            0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL7_DEBUG_BUS_IDX3_SHFT                                             0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000228)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000228)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_CLK_ON_TX_SEL_BMSK                                             0xe0
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_CLK_ON_TX_SEL_SHFT                                              0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_CLK_ON_TX_EN_BMSK                                              0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_CLK_ON_TX_EN_SHFT                                               0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_USE_CLK_DEBUG_BUS1_BMSK                                         0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_USE_CLK_DEBUG_BUS1_SHFT                                         0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_USE_CLK_DEBUG_BUS0_BMSK                                         0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_USE_CLK_DEBUG_BUS0_SHFT                                         0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_DEBUG_CLK_IDX1_BMSK                                             0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_DEBUG_CLK_IDX1_SHFT                                             0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_DEBUG_CLK_IDX0_BMSK                                             0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_TEST_CONTROL8_DEBUG_CLK_IDX0_SHFT                                             0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_ADDR                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000022c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_OFFS                                                   (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000022c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_RMSK                                                         0x33
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_L1_BIST_TX_EN_BMSK                                           0x20
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_L1_BIST_TX_EN_SHFT                                            0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_L0_BIST_TX_EN_BMSK                                           0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_L0_BIST_TX_EN_SHFT                                            0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_L1_BIST_TXRX_EN_BMSK                                          0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_L1_BIST_TXRX_EN_SHFT                                          0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_L0_BIST_TXRX_EN_BMSK                                          0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_BIST_START_CTRL_L0_BIST_TXRX_EN_SHFT                                          0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000230)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000230)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_L1_BIST_CHK_ERR_CNT_CLR_BMSK                                   0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_L1_BIST_CHK_ERR_CNT_CLR_SHFT                                    0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_L1_BIST_RX_ERR_EN_BMSK                                         0x40
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_L1_BIST_RX_ERR_EN_SHFT                                          0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_L1_BIST_GEN_SHORT_PATTERN_BMSK                                 0x20
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_L1_BIST_GEN_SHORT_PATTERN_SHFT                                  0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_L1_BIST_PAT_SEL_BMSK                                           0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_L1_BIST_PAT_SEL_SHFT                                            0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_L0_BIST_CHK_ERR_CNT_CLR_BMSK                                    0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_L0_BIST_CHK_ERR_CNT_CLR_SHFT                                    0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_L0_BIST_RX_ERR_EN_BMSK                                          0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_L0_BIST_RX_ERR_EN_SHFT                                          0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_L0_BIST_GEN_SHORT_PATTERN_BMSK                                  0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_L0_BIST_GEN_SHORT_PATTERN_SHFT                                  0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_L0_BIST_PAT_SEL_BMSK                                            0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L10_BIST_CTRL_L0_BIST_PAT_SEL_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY0_ADDR                                                        (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000234)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY0_OFFS                                                        (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000234)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY0_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY0_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY0_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY0_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY0_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY0_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY0_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY0_PRBS_POLY0_BMSK                                                   0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY0_PRBS_POLY0_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY1_ADDR                                                        (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000238)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY1_OFFS                                                        (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000238)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY1_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY1_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY1_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY1_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY1_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY1_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY1_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY1_PRBS_POLY1_BMSK                                                   0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PRBS_POLY1_PRBS_POLY1_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED0_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000023c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED0_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000023c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED0_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED0_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED0_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED0_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED0_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED0_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED0_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED0_L0_PRBS_SEED0_BMSK                                             0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED0_L0_PRBS_SEED0_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED1_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000240)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED1_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000240)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED1_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED1_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED1_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED1_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED1_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED1_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED1_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED1_L0_PRBS_SEED1_BMSK                                             0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_PRBS_SEED1_L0_PRBS_SEED1_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED0_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000244)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED0_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000244)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED0_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED0_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED0_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED0_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED0_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED0_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED0_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED0_L1_PRBS_SEED0_BMSK                                             0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED0_L1_PRBS_SEED0_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED1_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000248)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED1_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000248)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED1_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED1_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED1_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED1_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED1_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED1_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED1_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED1_L1_PRBS_SEED1_BMSK                                             0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_PRBS_SEED1_L1_PRBS_SEED1_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_ADDR                                                 (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000024c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_OFFS                                                 (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000024c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_RMSK                                                       0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_L0_FIXED_PAT_SYNC_HDR_BMSK                                 0x30
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_L0_FIXED_PAT_SYNC_HDR_SHFT                                  0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_L0_FIXED_PAT3_K_BMSK                                        0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_L0_FIXED_PAT3_K_SHFT                                        0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_L0_FIXED_PAT2_K_BMSK                                        0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_L0_FIXED_PAT2_K_SHFT                                        0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_L0_FIXED_PAT1_K_BMSK                                        0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_L0_FIXED_PAT1_K_SHFT                                        0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_L0_FIXED_PAT0_K_BMSK                                        0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT_CTRL_L0_FIXED_PAT0_K_SHFT                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT0_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000250)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT0_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000250)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT0_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT0_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT0_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT0_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT0_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT0_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT0_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT0_L0_FIXED_PAT0_0_BMSK                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT0_L0_FIXED_PAT0_0_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT1_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000254)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT1_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000254)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT1_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT1_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT1_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT1_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT1_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT1_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT1_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT1_L0_FIXED_PAT1_1_BMSK                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT1_L0_FIXED_PAT1_1_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT2_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000258)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT2_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000258)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT2_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT2_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT2_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT2_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT2_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT2_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT2_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT2_L0_FIXED_PAT2_2_BMSK                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT2_L0_FIXED_PAT2_2_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT3_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000025c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT3_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000025c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT3_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT3_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT3_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT3_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT3_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT3_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT3_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT3_L0_FIXED_PAT3_3_BMSK                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_FIXED_PAT3_L0_FIXED_PAT3_3_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_ADDR                                                 (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000260)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_OFFS                                                 (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000260)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_RMSK                                                       0x3f
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_L1_FIXED_PAT_SYNC_HDR_BMSK                                 0x30
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_L1_FIXED_PAT_SYNC_HDR_SHFT                                  0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_L1_FIXED_PAT3_K_BMSK                                        0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_L1_FIXED_PAT3_K_SHFT                                        0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_L1_FIXED_PAT2_K_BMSK                                        0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_L1_FIXED_PAT2_K_SHFT                                        0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_L1_FIXED_PAT1_K_BMSK                                        0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_L1_FIXED_PAT1_K_SHFT                                        0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_L1_FIXED_PAT0_K_BMSK                                        0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT_CTRL_L1_FIXED_PAT0_K_SHFT                                        0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT0_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000264)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT0_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000264)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT0_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT0_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT0_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT0_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT0_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT0_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT0_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT0_L1_FIXED_PAT0_4_BMSK                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT0_L1_FIXED_PAT0_4_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT1_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000268)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT1_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000268)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT1_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT1_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT1_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT1_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT1_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT1_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT1_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT1_L1_FIXED_PAT1_5_BMSK                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT1_L1_FIXED_PAT1_5_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT2_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000026c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT2_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000026c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT2_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT2_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT2_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT2_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT2_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT2_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT2_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT2_L1_FIXED_PAT2_6_BMSK                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT2_L1_FIXED_PAT2_6_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT3_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000270)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT3_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000270)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT3_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT3_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT3_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT3_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT3_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT3_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT3_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT3_L1_FIXED_PAT3_7_BMSK                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_FIXED_PAT3_L1_FIXED_PAT3_7_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT8_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000274)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT8_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000274)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT8_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT8_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT8_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT8_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT8_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT8_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT8_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT8_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT8_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT8_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT8_G3_FIXED_PAT8_BMSK                                             0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT8_G3_FIXED_PAT8_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT9_ADDR                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000278)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT9_OFFS                                                     (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000278)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT9_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT9_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT9_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT9_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT9_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT9_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT9_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT9_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT9_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT9_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT9_G3_FIXED_PAT9_BMSK                                             0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT9_G3_FIXED_PAT9_SHFT                                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT10_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000027c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT10_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000027c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT10_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT10_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT10_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT10_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT10_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT10_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT10_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT10_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT10_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT10_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT10_G3_FIXED_PAT10_BMSK                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT10_G3_FIXED_PAT10_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT11_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000280)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT11_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000280)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT11_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT11_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT11_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT11_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT11_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT11_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT11_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT11_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT11_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT11_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT11_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT11_G3_FIXED_PAT11_BMSK                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT11_G3_FIXED_PAT11_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT12_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000284)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT12_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000284)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT12_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT12_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT12_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT12_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT12_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT12_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT12_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT12_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT12_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT12_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT12_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT12_G3_FIXED_PAT12_BMSK                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT12_G3_FIXED_PAT12_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT13_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000288)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT13_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000288)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT13_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT13_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT13_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT13_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT13_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT13_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT13_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT13_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT13_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT13_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT13_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT13_G3_FIXED_PAT13_BMSK                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT13_G3_FIXED_PAT13_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT14_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000028c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT14_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000028c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT14_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT14_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT14_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT14_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT14_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT14_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT14_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT14_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT14_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT14_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT14_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT14_G3_FIXED_PAT14_BMSK                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT14_G3_FIXED_PAT14_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT15_ADDR                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000290)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT15_OFFS                                                    (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000290)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT15_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT15_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT15_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT15_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT15_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT15_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT15_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT15_ADDR,v)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT15_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT15_ADDR,m,v,HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT15_IN)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT15_G3_FIXED_PAT15_BMSK                                           0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_G3_FIXED_PAT15_G3_FIXED_PAT15_SHFT                                            0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_L_ADDR                                             (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000294)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_L_OFFS                                             (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000294)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_L_RMSK                                                   0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_L_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_L_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_L_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_L_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_L_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_L_L0_BIST_CHK_ERR_CNT_L_BMSK                             0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_L_L0_BIST_CHK_ERR_CNT_L_SHFT                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_H_ADDR                                             (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x00000298)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_H_OFFS                                             (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x00000298)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_H_RMSK                                                   0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_H_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_H_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_H_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_H_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_H_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_H_L0_BIST_CHK_ERR_CNT_H_BMSK                             0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_ERR_CNT_H_L0_BIST_CHK_ERR_CNT_H_SHFT                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_L_ADDR                                             (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x0000029c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_L_OFFS                                             (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x0000029c)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_L_RMSK                                                   0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_L_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_L_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_L_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_L_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_L_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_L_L1_BIST_CHK_ERR_CNT_L_BMSK                             0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_L_L1_BIST_CHK_ERR_CNT_L_SHFT                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_H_ADDR                                             (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000002a0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_H_OFFS                                             (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000002a0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_H_RMSK                                                   0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_H_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_H_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_H_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_H_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_H_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_H_L1_BIST_CHK_ERR_CNT_H_BMSK                             0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_ERR_CNT_H_L1_BIST_CHK_ERR_CNT_H_SHFT                              0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_STATUS_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000002a4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_STATUS_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000002a4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_STATUS_RMSK                                                       0xf
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_STATUS_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_STATUS_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_STATUS_L0_BIST_CHK_HEADER_SEL_BMSK                                0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_STATUS_L0_BIST_CHK_HEADER_SEL_SHFT                                0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_STATUS_L0_BIST_HEADER_NOT_FOUND_BMSK                              0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_STATUS_L0_BIST_HEADER_NOT_FOUND_SHFT                              0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_STATUS_L0_BIST_PAT_DATA_NOT_FOUND_BMSK                            0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_STATUS_L0_BIST_PAT_DATA_NOT_FOUND_SHFT                            0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_STATUS_L0_BIST_CHECK_DONE_BMSK                                    0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L0_BIST_CHK_STATUS_L0_BIST_CHECK_DONE_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_STATUS_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000002a8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_STATUS_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000002a8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_STATUS_RMSK                                                       0xf
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_STATUS_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_STATUS_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_STATUS_L1_BIST_CHK_HEADER_SEL_BMSK                                0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_STATUS_L1_BIST_CHK_HEADER_SEL_SHFT                                0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_STATUS_L1_BIST_HEADER_NOT_FOUND_BMSK                              0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_STATUS_L1_BIST_HEADER_NOT_FOUND_SHFT                              0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_STATUS_L1_BIST_PAT_DATA_NOT_FOUND_BMSK                            0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_STATUS_L1_BIST_PAT_DATA_NOT_FOUND_SHFT                            0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_STATUS_L1_BIST_CHECK_DONE_BMSK                                    0x1
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_L1_BIST_CHK_STATUS_L1_BIST_CHECK_DONE_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_ADDR                                                        (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000002ac)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_OFFS                                                        (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000002ac)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_ACTIVE_STATE_STATUS_BMSK                                          0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_ACTIVE_STATE_STATUS_SHFT                                           0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_PHYSTATUS_BMSK                                                    0x40
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_PHYSTATUS_SHFT                                                     0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_PCS_POWERDOWN_BMSK                                                0x30
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_PCS_POWERDOWN_SHFT                                                 0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_FREEZE_POWERDOWN_BMSK                                              0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_FREEZE_POWERDOWN_SHFT                                              0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_POWER_STATE_BMSK                                                   0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS_POWER_STATE_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_ADDR                                                       (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000002b0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_OFFS                                                       (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000002b0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_RMSK                                                             0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_PCLKREQ_N_BMSK                                                   0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_PCLKREQ_N_SHFT                                                    0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_PCLKACK_N_BMSK                                                   0x40
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_PCLKACK_N_SHFT                                                    0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_RXELECIDLE_DISABLE_WENT_HIGH_BMSK                                0x20
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_RXELECIDLE_DISABLE_WENT_HIGH_SHFT                                 0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_TXCOMMONMODE_DISABLE_WENT_HIGH_BMSK                              0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_TXCOMMONMODE_DISABLE_WENT_HIGH_SHFT                               0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_CLKREQ_IN_N_BMSK                                                  0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_CLKREQ_IN_N_SHFT                                                  0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_REC_DETECT_DONE_BMSK                                              0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_REC_DETECT_DONE_SHFT                                              0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_REC_DETECT_OUTCOME_BMSK                                           0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS2_REC_DETECT_OUTCOME_SHFT                                           0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS3_ADDR                                                       (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000002b4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS3_OFFS                                                       (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000002b4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS3_RMSK                                                             0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS3_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS3_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS3_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS3_PCLK_GATING_STATE_BMSK                                           0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS3_PCLK_GATING_STATE_SHFT                                            0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS3_PCS_CLOCK_SOURCE_BMSK                                            0x60
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS3_PCS_CLOCK_SOURCE_SHFT                                             0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS3_QHP_SERDES_PWR_ST_REQ_ACTV_BMSK                                  0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS3_QHP_SERDES_PWR_ST_REQ_ACTV_SHFT                                   0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS3_QHP_SERDES_PWR_STATE_REQ_BMSK                                     0xf
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS3_QHP_SERDES_PWR_STATE_REQ_SHFT                                     0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_ADDR                                                       (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000002b8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_OFFS                                                       (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000002b8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_RMSK                                                             0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_PCS_TX_ACTIVE_OR_BMSK                                            0x80
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_PCS_TX_ACTIVE_OR_SHFT                                             0x7
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_PCS_RX_ACTIVE_OR_BMSK                                            0x40
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_PCS_RX_ACTIVE_OR_SHFT                                             0x6
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_RXVALID_OR_BMSK                                                  0x20
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_RXVALID_OR_SHFT                                                   0x5
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_RXPOLARITY_OR_BMSK                                               0x10
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_RXPOLARITY_OR_SHFT                                                0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_DFE_TRAIN_EN_OR_BMSK                                              0x8
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_DFE_TRAIN_EN_OR_SHFT                                              0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_RXEQINPHASE0123_BMSK                                              0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_RXEQINPHASE0123_SHFT                                              0x2
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_PCS_LANE_OFF_BMSK                                                 0x3
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_PCS_STATUS4_PCS_LANE_OFF_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID0_ADDR                                                      (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000002bc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID0_OFFS                                                      (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000002bc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID0_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID0_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID0_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID0_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID0_STEP_7_0_BMSK                                                   0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID0_STEP_7_0_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID1_ADDR                                                      (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000002c0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID1_OFFS                                                      (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000002c0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID1_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID1_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID1_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID1_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID1_STEP_15_8_BMSK                                                  0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID1_STEP_15_8_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID2_ADDR                                                      (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000002c4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID2_OFFS                                                      (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000002c4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID2_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID2_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID2_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID2_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID2_MINOR_7_0_BMSK                                                  0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID2_MINOR_7_0_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID3_ADDR                                                      (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000002c8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID3_OFFS                                                      (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000002c8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID3_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID3_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID3_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID3_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID3_MAJOR_BMSK                                                      0xf0
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID3_MAJOR_SHFT                                                       0x4
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID3_MINOR_11_8_BMSK                                                  0xf
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_REVISION_ID3_MINOR_11_8_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_0_STATUS_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000002cc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_0_STATUS_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000002cc)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_0_STATUS_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_0_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_0_STATUS_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_0_STATUS_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_0_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_0_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_BMSK                                   0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_1_STATUS_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000002d0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_1_STATUS_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000002d0)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_1_STATUS_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_1_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_1_STATUS_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_1_STATUS_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_1_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_1_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_BMSK                                   0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_2_STATUS_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000002d4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_2_STATUS_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000002d4)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_2_STATUS_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_2_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_2_STATUS_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_2_STATUS_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_2_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_2_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_BMSK                                   0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_SHFT                                    0x0

#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_3_STATUS_ADDR                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE      + 0x000002d8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_3_STATUS_OFFS                                                (PCIE_GEN3_HP_PCIE_PHY_HP_PCIE_PCS_REG_BASE_OFFS + 0x000002d8)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_3_STATUS_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_3_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_3_STATUS_ADDR, HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_3_STATUS_RMSK)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_3_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_3_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_BMSK                                   0xff
#define HWIO_PCIE_GEN3_HP_PCIE_PHY_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_SHFT                                    0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_GEN3_PCIE20_DBI
 *--------------------------------------------------------------------------*/

#define PCIE_GEN3_PCIE20_DBI_REG_BASE                                                                                    (PCIE_GEN3_PCIE_WRAPPER_AXI_BASE      + 0x00000000)
#define PCIE_GEN3_PCIE20_DBI_REG_SIZE                                                                                    0xF1D
#define PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS                                                                               0x00000000

#define HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_ADDR                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000000)
#define HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_OFFS                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_RMSK                                                                     0xffffffff
#define HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_ADDR, HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_IN)
#define HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_DEVICE_ID_BMSK                                                           0xffff0000
#define HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_DEVICE_ID_SHFT                                                                 0x10
#define HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_VENDOR_ID_BMSK                                                               0xffff
#define HWIO_PCIE_GEN3_TYPE1_DEV_ID_VEND_ID_REG_VENDOR_ID_SHFT                                                                  0x0

#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_ADDR                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000004)
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_OFFS                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_RMSK                                                                     0xffb9fdff
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_ADDR, HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_IN)
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_DETECTED_PARITY_ERROR_BMSK                                               0x80000000
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_DETECTED_PARITY_ERROR_SHFT                                                     0x1f
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_SIGNALED_SYS_ERROR_BMSK                                                  0x40000000
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_SIGNALED_SYS_ERROR_SHFT                                                        0x1e
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_RCVD_MASTER_ABORT_BMSK                                                   0x20000000
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_RCVD_MASTER_ABORT_SHFT                                                         0x1d
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_RCVD_TARGET_ABORT_BMSK                                                   0x10000000
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_RCVD_TARGET_ABORT_SHFT                                                         0x1c
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT_BMSK                                                0x8000000
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT_SHFT                                                     0x1b
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_DEV_SEL_TIMING_BMSK                                                       0x6000000
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_DEV_SEL_TIMING_SHFT                                                            0x19
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_MASTER_DPE_BMSK                                                           0x1000000
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_MASTER_DPE_SHFT                                                                0x18
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_FAST_B2B_CAP_BMSK                                                          0x800000
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_FAST_B2B_CAP_SHFT                                                              0x17
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_FAST_66MHZ_CAP_BMSK                                                        0x200000
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_FAST_66MHZ_CAP_SHFT                                                            0x15
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_CAP_LIST_BMSK                                                              0x100000
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_CAP_LIST_SHFT                                                                  0x14
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_INT_STATUS_BMSK                                                             0x80000
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_INT_STATUS_SHFT                                                                0x13
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_RESERV_BMSK                                                                 0x1f800
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_RESERV_SHFT                                                                     0xb
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_INT_EN_BMSK                                                                   0x400
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_INT_EN_SHFT                                                                     0xa
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_SERREN_BMSK                                                                   0x100
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_SERREN_SHFT                                                                     0x8
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_IDSEL_BMSK                                                                     0x80
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_IDSEL_SHFT                                                                      0x7
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_PERREN_BMSK                                                                    0x40
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_PERREN_SHFT                                                                     0x6
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_VGAPS_BMSK                                                                     0x20
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_VGAPS_SHFT                                                                      0x5
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_MWI_EN_BMSK                                                                    0x10
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_MWI_EN_SHFT                                                                     0x4
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_SCO_BMSK                                                                        0x8
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_SCO_SHFT                                                                        0x3
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_BME_BMSK                                                                        0x4
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_BME_SHFT                                                                        0x2
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_MSE_BMSK                                                                        0x2
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_MSE_SHFT                                                                        0x1
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_IO_EN_BMSK                                                                      0x1
#define HWIO_PCIE_GEN3_TYPE1_STATUS_COMMAND_REG_IO_EN_SHFT                                                                      0x0

#define HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000008)
#define HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_ADDR, HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_IN)
#define HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_BASE_CLASS_CODE_BMSK                                                  0xff000000
#define HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_BASE_CLASS_CODE_SHFT                                                        0x18
#define HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_SUBCLASS_CODE_BMSK                                                      0xff0000
#define HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_SUBCLASS_CODE_SHFT                                                          0x10
#define HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_PROGRAM_INTERFACE_BMSK                                                    0xff00
#define HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_PROGRAM_INTERFACE_SHFT                                                       0x8
#define HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_REVISION_ID_BMSK                                                            0xff
#define HWIO_PCIE_GEN3_TYPE1_CLASS_CODE_REV_ID_REG_REVISION_ID_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_OFFS                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_RMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR, HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_IN)
#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_BIST_BMSK                                             0xff000000
#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_BIST_SHFT                                                   0x18
#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_MULTI_FUNC_BMSK                                         0x800000
#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_MULTI_FUNC_SHFT                                             0x17
#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_HEADER_TYPE_BMSK                                        0x7f0000
#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_HEADER_TYPE_SHFT                                            0x10
#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER_BMSK                                 0xff00
#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER_SHFT                                    0x8
#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE_BMSK                                        0xff
#define HWIO_PCIE_GEN3_TYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE_SHFT                                         0x0

#define HWIO_PCIE_GEN3_BAR0_REG_ADDR                                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000010)
#define HWIO_PCIE_GEN3_BAR0_REG_OFFS                                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_GEN3_BAR0_REG_RMSK                                                                                     0xffffffff
#define HWIO_PCIE_GEN3_BAR0_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_BAR0_REG_ADDR, HWIO_PCIE_GEN3_BAR0_REG_RMSK)
#define HWIO_PCIE_GEN3_BAR0_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_BAR0_REG_ADDR, m)
#define HWIO_PCIE_GEN3_BAR0_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_BAR0_REG_ADDR,v)
#define HWIO_PCIE_GEN3_BAR0_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_BAR0_REG_ADDR,m,v,HWIO_PCIE_GEN3_BAR0_REG_IN)
#define HWIO_PCIE_GEN3_BAR0_REG_BAR0_START_BMSK                                                                          0xfffffff0
#define HWIO_PCIE_GEN3_BAR0_REG_BAR0_START_SHFT                                                                                 0x4
#define HWIO_PCIE_GEN3_BAR0_REG_BAR0_PREFETCH_BMSK                                                                              0x8
#define HWIO_PCIE_GEN3_BAR0_REG_BAR0_PREFETCH_SHFT                                                                              0x3
#define HWIO_PCIE_GEN3_BAR0_REG_BAR0_TYPE_BMSK                                                                                  0x6
#define HWIO_PCIE_GEN3_BAR0_REG_BAR0_TYPE_SHFT                                                                                  0x1
#define HWIO_PCIE_GEN3_BAR0_REG_BAR0_MEM_IO_BMSK                                                                                0x1
#define HWIO_PCIE_GEN3_BAR0_REG_BAR0_MEM_IO_SHFT                                                                                0x0

#define HWIO_PCIE_GEN3_BAR1_REG_ADDR                                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000014)
#define HWIO_PCIE_GEN3_BAR1_REG_OFFS                                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_GEN3_BAR1_REG_RMSK                                                                                     0xffffffff
#define HWIO_PCIE_GEN3_BAR1_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_BAR1_REG_ADDR, HWIO_PCIE_GEN3_BAR1_REG_RMSK)
#define HWIO_PCIE_GEN3_BAR1_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_BAR1_REG_ADDR, m)
#define HWIO_PCIE_GEN3_BAR1_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_BAR1_REG_ADDR,v)
#define HWIO_PCIE_GEN3_BAR1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_BAR1_REG_ADDR,m,v,HWIO_PCIE_GEN3_BAR1_REG_IN)
#define HWIO_PCIE_GEN3_BAR1_REG_BAR1_START_BMSK                                                                          0xfffffff0
#define HWIO_PCIE_GEN3_BAR1_REG_BAR1_START_SHFT                                                                                 0x4
#define HWIO_PCIE_GEN3_BAR1_REG_BAR1_PREFETCH_BMSK                                                                              0x8
#define HWIO_PCIE_GEN3_BAR1_REG_BAR1_PREFETCH_SHFT                                                                              0x3
#define HWIO_PCIE_GEN3_BAR1_REG_BAR1_TYPE_BMSK                                                                                  0x6
#define HWIO_PCIE_GEN3_BAR1_REG_BAR1_TYPE_SHFT                                                                                  0x1
#define HWIO_PCIE_GEN3_BAR1_REG_BAR1_MEM_IO_BMSK                                                                                0x1
#define HWIO_PCIE_GEN3_BAR1_REG_BAR1_MEM_IO_SHFT                                                                                0x0

#define HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000018)
#define HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_OFFS                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_RMSK                                                    0xffffffff
#define HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR, HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_RMSK)
#define HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_IN)
#define HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SEC_LAT_TIMER_BMSK                                      0xff000000
#define HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SEC_LAT_TIMER_SHFT                                            0x18
#define HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SUB_BUS_BMSK                                              0xff0000
#define HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SUB_BUS_SHFT                                                  0x10
#define HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SEC_BUS_BMSK                                                0xff00
#define HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SEC_BUS_SHFT                                                   0x8
#define HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_PRIM_BUS_BMSK                                                 0xff
#define HWIO_PCIE_GEN3_SEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_PRIM_BUS_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_RMSK                                                                0xf97fffff
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR, HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_RMSK)
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR, m)
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR,v)
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR,m,v,HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_IN)
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_DPE_BMSK                                                   0x80000000
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_DPE_SHFT                                                         0x1f
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_SYS_ERR_BMSK                                          0x40000000
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_SYS_ERR_SHFT                                                0x1e
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_MSTR_ABRT_BMSK                                        0x20000000
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_MSTR_ABRT_SHFT                                              0x1d
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_TRGT_ABRT_BMSK                                        0x10000000
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_TRGT_ABRT_SHFT                                              0x1c
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_SIG_TRGT_ABRT_BMSK                                          0x8000000
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_SIG_TRGT_ABRT_SHFT                                               0x1b
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_MDPE_BMSK                                                   0x1000000
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_MDPE_SHFT                                                        0x18
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RESERV_BMSK                                                  0x7f0000
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RESERV_SHFT                                                      0x10
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_LIMIT_BMSK                                                           0xf000
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_LIMIT_SHFT                                                              0xc
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_RESERV1_BMSK                                                          0xe00
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_RESERV1_SHFT                                                            0x9
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_DECODE_BIT8_BMSK                                                      0x100
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_DECODE_BIT8_SHFT                                                        0x8
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_BASE_BMSK                                                              0xf0
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_BASE_SHFT                                                               0x4
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_RESERV_BMSK                                                             0xe
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_RESERV_SHFT                                                             0x1
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_DECODE_BMSK                                                             0x1
#define HWIO_PCIE_GEN3_SEC_STAT_IO_LIMIT_IO_BASE_REG_IO_DECODE_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000020)
#define HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_ADDR, HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_RMSK)
#define HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_ADDR,m,v,HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_IN)
#define HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_MEM_LIMIT_BMSK                                                             0xfff00000
#define HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_MEM_LIMIT_SHFT                                                                   0x14
#define HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_MEM_LIMIT_RESERV_BMSK                                                         0xf0000
#define HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_MEM_LIMIT_RESERV_SHFT                                                            0x10
#define HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_MEM_BASE_BMSK                                                                  0xfff0
#define HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_MEM_BASE_SHFT                                                                     0x4
#define HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_MEM_BASE_RESERV_BMSK                                                              0xf
#define HWIO_PCIE_GEN3_MEM_LIMIT_MEM_BASE_REG_MEM_BASE_RESERV_SHFT                                                              0x0

#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000024)
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_OFFS                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_RMSK                                                             0xffffffff
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR, HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_RMSK)
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR, m)
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR,v)
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR,m,v,HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_IN)
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_LIMIT_BMSK                                              0xfff00000
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_LIMIT_SHFT                                                    0x14
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_RESERV1_BMSK                                                   0xe0000
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_RESERV1_SHFT                                                      0x11
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_LIMIT_DECODE_BMSK                                          0x10000
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_LIMIT_DECODE_SHFT                                             0x10
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_BASE_BMSK                                                   0xfff0
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_BASE_SHFT                                                      0x4
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_RESERV_BMSK                                                        0xe
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_RESERV_SHFT                                                        0x1
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_DECODE_BMSK                                                    0x1
#define HWIO_PCIE_GEN3_PREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_DECODE_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_PREF_BASE_UPPER_REG_ADDR                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000028)
#define HWIO_PCIE_GEN3_PREF_BASE_UPPER_REG_OFFS                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_GEN3_PREF_BASE_UPPER_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_GEN3_PREF_BASE_UPPER_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PREF_BASE_UPPER_REG_ADDR, HWIO_PCIE_GEN3_PREF_BASE_UPPER_REG_RMSK)
#define HWIO_PCIE_GEN3_PREF_BASE_UPPER_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PREF_BASE_UPPER_REG_ADDR, m)
#define HWIO_PCIE_GEN3_PREF_BASE_UPPER_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PREF_BASE_UPPER_REG_ADDR,v)
#define HWIO_PCIE_GEN3_PREF_BASE_UPPER_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PREF_BASE_UPPER_REG_ADDR,m,v,HWIO_PCIE_GEN3_PREF_BASE_UPPER_REG_IN)
#define HWIO_PCIE_GEN3_PREF_BASE_UPPER_REG_PREF_MEM_BASE_UPPER_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_PREF_BASE_UPPER_REG_PREF_MEM_BASE_UPPER_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_PREF_LIMIT_UPPER_REG_ADDR                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_GEN3_PREF_LIMIT_UPPER_REG_OFFS                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_GEN3_PREF_LIMIT_UPPER_REG_RMSK                                                                         0xffffffff
#define HWIO_PCIE_GEN3_PREF_LIMIT_UPPER_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PREF_LIMIT_UPPER_REG_ADDR, HWIO_PCIE_GEN3_PREF_LIMIT_UPPER_REG_RMSK)
#define HWIO_PCIE_GEN3_PREF_LIMIT_UPPER_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PREF_LIMIT_UPPER_REG_ADDR, m)
#define HWIO_PCIE_GEN3_PREF_LIMIT_UPPER_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PREF_LIMIT_UPPER_REG_ADDR,v)
#define HWIO_PCIE_GEN3_PREF_LIMIT_UPPER_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PREF_LIMIT_UPPER_REG_ADDR,m,v,HWIO_PCIE_GEN3_PREF_LIMIT_UPPER_REG_IN)
#define HWIO_PCIE_GEN3_PREF_LIMIT_UPPER_REG_PREF_MEM_LIMIT_UPPER_BMSK                                                    0xffffffff
#define HWIO_PCIE_GEN3_PREF_LIMIT_UPPER_REG_PREF_MEM_LIMIT_UPPER_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_ADDR                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000030)
#define HWIO_PCIE_GEN3_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_OFFS                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_GEN3_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_RMSK                                                             0xffffffff
#define HWIO_PCIE_GEN3_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_ADDR, HWIO_PCIE_GEN3_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_RMSK)
#define HWIO_PCIE_GEN3_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_ADDR, m)
#define HWIO_PCIE_GEN3_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_IO_LIMIT_UPPER_BMSK                                              0xffff0000
#define HWIO_PCIE_GEN3_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_IO_LIMIT_UPPER_SHFT                                                    0x10
#define HWIO_PCIE_GEN3_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_IO_BASE_UPPER_BMSK                                                   0xffff
#define HWIO_PCIE_GEN3_IO_LIMIT_UPPER_IO_BASE_UPPER_REG_IO_BASE_UPPER_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_TYPE1_CAP_PTR_REG_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000034)
#define HWIO_PCIE_GEN3_TYPE1_CAP_PTR_REG_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_GEN3_TYPE1_CAP_PTR_REG_RMSK                                                                                  0xff
#define HWIO_PCIE_GEN3_TYPE1_CAP_PTR_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE1_CAP_PTR_REG_ADDR, HWIO_PCIE_GEN3_TYPE1_CAP_PTR_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE1_CAP_PTR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE1_CAP_PTR_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE1_CAP_PTR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE1_CAP_PTR_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE1_CAP_PTR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE1_CAP_PTR_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE1_CAP_PTR_REG_IN)
#define HWIO_PCIE_GEN3_TYPE1_CAP_PTR_REG_CAP_POINTER_BMSK                                                                      0xff
#define HWIO_PCIE_GEN3_TYPE1_CAP_PTR_REG_CAP_POINTER_SHFT                                                                       0x0

#define HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000038)
#define HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_RMSK                                                                       0xfffff801
#define HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_ADDR, HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_IN)
#define HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_EXP_ROM_BASE_ADDRESS_BMSK                                                  0xfffff800
#define HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_EXP_ROM_BASE_ADDRESS_SHFT                                                         0xb
#define HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_ROM_BAR_ENABLE_BMSK                                                               0x1
#define HWIO_PCIE_GEN3_TYPE1_EXP_ROM_BASE_REG_ROM_BAR_ENABLE_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_OFFS                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_RMSK                                                             0xffffffff
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR, HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_RMSK)
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR, m)
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR,v)
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR,m,v,HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_IN)
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_BRIDGE_CTRL_RESERV_BMSK                                          0xff800000
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_BRIDGE_CTRL_RESERV_SHFT                                                0x17
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_SBR_BMSK                                                           0x400000
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_SBR_SHFT                                                               0x16
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_MSTR_ABORT_MODE_BMSK                                               0x200000
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_MSTR_ABORT_MODE_SHFT                                                   0x15
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_VGA_16B_DEC_BMSK                                                   0x100000
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_VGA_16B_DEC_SHFT                                                       0x14
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_VGA_EN_BMSK                                                         0x80000
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_VGA_EN_SHFT                                                            0x13
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ISA_EN_BMSK                                                         0x40000
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_ISA_EN_SHFT                                                            0x12
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_SERR_EN_BMSK                                                        0x20000
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_SERR_EN_SHFT                                                           0x11
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_PERE_BMSK                                                           0x10000
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_PERE_SHFT                                                              0x10
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_INT_PIN_BMSK                                                         0xff00
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_INT_PIN_SHFT                                                            0x8
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_INT_LINE_BMSK                                                          0xff
#define HWIO_PCIE_GEN3_BRIDGE_CTRL_INT_PIN_INT_LINE_REG_INT_LINE_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_ADDR                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000001dc)
#define HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_OFFS                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000001dc)
#define HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_RMSK                                                                         0xffffffff
#define HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_ADDR, HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_RMSK)
#define HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_ADDR, m)
#define HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_ADDR,v)
#define HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_ADDR,m,v,HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_IN)
#define HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_NEXT_OFFSET_BMSK                                                             0xfff00000
#define HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_NEXT_OFFSET_SHFT                                                                   0x14
#define HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_CAP_VERSION_BMSK                                                                0xf0000
#define HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_CAP_VERSION_SHFT                                                                   0x10
#define HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_EXTENDED_CAP_ID_BMSK                                                             0xffff
#define HWIO_PCIE_GEN3_L1SUB_CAP_HEADER_REG_EXTENDED_CAP_ID_SHFT                                                                0x0

#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_ADDR                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000001e0)
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_OFFS                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000001e0)
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_RMSK                                                                           0xfbff1f
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_ADDR, HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_RMSK)
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_ADDR, m)
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_ADDR,v)
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_ADDR,m,v,HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_IN)
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_PWR_ON_VALUE_SUPPORT_BMSK                                                      0xf80000
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_PWR_ON_VALUE_SUPPORT_SHFT                                                          0x13
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_PWR_ON_SCALE_SUPPORT_BMSK                                                       0x30000
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_PWR_ON_SCALE_SUPPORT_SHFT                                                          0x10
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_COMM_MODE_SUPPORT_BMSK                                                           0xff00
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_COMM_MODE_SUPPORT_SHFT                                                              0x8
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_L1_PMSUB_SUPPORT_BMSK                                                              0x10
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_L1_PMSUB_SUPPORT_SHFT                                                               0x4
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_L1_1_ASPM_SUPPORT_BMSK                                                              0x8
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_L1_1_ASPM_SUPPORT_SHFT                                                              0x3
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_L1_2_ASPM_SUPPORT_BMSK                                                              0x4
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_L1_2_ASPM_SUPPORT_SHFT                                                              0x2
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_L1_1_PCIPM_SUPPORT_BMSK                                                             0x2
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_L1_1_PCIPM_SUPPORT_SHFT                                                             0x1
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_L1_2_PCIPM_SUPPORT_BMSK                                                             0x1
#define HWIO_PCIE_GEN3_L1SUB_CAPABILITY_REG_L1_2_PCIPM_SUPPORT_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_ADDR                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000001e4)
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_OFFS                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000001e4)
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_RMSK                                                                           0xe3ffff0f
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_ADDR, HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_RMSK)
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_ADDR, m)
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_ADDR,v)
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_ADDR,m,v,HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_IN)
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_L1_2_TH_SCA_BMSK                                                               0xe0000000
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_L1_2_TH_SCA_SHFT                                                                     0x1d
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_L1_2_TH_VAL_BMSK                                                                0x3ff0000
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_L1_2_TH_VAL_SHFT                                                                     0x10
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_T_COMMON_MODE_BMSK                                                                 0xff00
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_T_COMMON_MODE_SHFT                                                                    0x8
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_L1_1_ASPM_EN_BMSK                                                                     0x8
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_L1_1_ASPM_EN_SHFT                                                                     0x3
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_L1_2_ASPM_EN_BMSK                                                                     0x4
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_L1_2_ASPM_EN_SHFT                                                                     0x2
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_L1_1_PCIPM_EN_BMSK                                                                    0x2
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_L1_1_PCIPM_EN_SHFT                                                                    0x1
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_L1_2_PCIPM_EN_BMSK                                                                    0x1
#define HWIO_PCIE_GEN3_L1SUB_CONTROL1_REG_L1_2_PCIPM_EN_SHFT                                                                    0x0

#define HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_ADDR                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000001e8)
#define HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_OFFS                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000001e8)
#define HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_RMSK                                                                                 0xfb
#define HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_ADDR, HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_RMSK)
#define HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_ADDR, m)
#define HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_ADDR,v)
#define HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_ADDR,m,v,HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_IN)
#define HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_T_POWER_ON_VALUE_BMSK                                                                0xf8
#define HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_T_POWER_ON_VALUE_SHFT                                                                 0x3
#define HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_T_POWER_ON_SCALE_BMSK                                                                 0x3
#define HWIO_PCIE_GEN3_L1SUB_CONTROL2_REG_T_POWER_ON_SCALE_SHFT                                                                 0x0

#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_ADDR                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000040)
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_OFFS                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_RMSK                                                                           0xffefffff
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_ADDR, HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_RMSK)
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_ADDR, m)
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_ADDR,v)
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_ADDR,m,v,HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_IN)
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_PME_SUPPORT_BMSK                                                               0xf8000000
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_PME_SUPPORT_SHFT                                                                     0x1b
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_D2_SUPPORT_BMSK                                                                 0x4000000
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_D2_SUPPORT_SHFT                                                                      0x1a
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_D1_SUPPORT_BMSK                                                                 0x2000000
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_D1_SUPPORT_SHFT                                                                      0x19
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_AUX_CURR_BMSK                                                                   0x1c00000
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_AUX_CURR_SHFT                                                                        0x16
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_DSI_BMSK                                                                         0x200000
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_DSI_SHFT                                                                             0x15
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_PME_CLK_BMSK                                                                      0x80000
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_PME_CLK_SHFT                                                                         0x13
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_PM_SPEC_VER_BMSK                                                                  0x70000
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_PM_SPEC_VER_SHFT                                                                     0x10
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER_BMSK                                                               0xff00
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_PM_NEXT_POINTER_SHFT                                                                  0x8
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_PM_CAP_ID_BMSK                                                                       0xff
#define HWIO_PCIE_GEN3_CAP_ID_NXT_PTR_REG_PM_CAP_ID_SHFT                                                                        0x0

#define HWIO_PCIE_GEN3_CON_STATUS_REG_ADDR                                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000044)
#define HWIO_PCIE_GEN3_CON_STATUS_REG_OFFS                                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_GEN3_CON_STATUS_REG_RMSK                                                                               0xffc0ff0b
#define HWIO_PCIE_GEN3_CON_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_CON_STATUS_REG_ADDR, HWIO_PCIE_GEN3_CON_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_CON_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_CON_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_CON_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_CON_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_CON_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_CON_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_CON_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_CON_STATUS_REG_DATA_REG_ADD_INFO_BMSK                                                             0xff000000
#define HWIO_PCIE_GEN3_CON_STATUS_REG_DATA_REG_ADD_INFO_SHFT                                                                   0x18
#define HWIO_PCIE_GEN3_CON_STATUS_REG_BUS_PWR_CLK_CON_EN_BMSK                                                              0x800000
#define HWIO_PCIE_GEN3_CON_STATUS_REG_BUS_PWR_CLK_CON_EN_SHFT                                                                  0x17
#define HWIO_PCIE_GEN3_CON_STATUS_REG_B2_B3_SUPPORT_BMSK                                                                   0x400000
#define HWIO_PCIE_GEN3_CON_STATUS_REG_B2_B3_SUPPORT_SHFT                                                                       0x16
#define HWIO_PCIE_GEN3_CON_STATUS_REG_PME_STATUS_BMSK                                                                        0x8000
#define HWIO_PCIE_GEN3_CON_STATUS_REG_PME_STATUS_SHFT                                                                           0xf
#define HWIO_PCIE_GEN3_CON_STATUS_REG_DATA_SCALE_BMSK                                                                        0x6000
#define HWIO_PCIE_GEN3_CON_STATUS_REG_DATA_SCALE_SHFT                                                                           0xd
#define HWIO_PCIE_GEN3_CON_STATUS_REG_DATA_SELECT_BMSK                                                                       0x1e00
#define HWIO_PCIE_GEN3_CON_STATUS_REG_DATA_SELECT_SHFT                                                                          0x9
#define HWIO_PCIE_GEN3_CON_STATUS_REG_PME_ENABLE_BMSK                                                                         0x100
#define HWIO_PCIE_GEN3_CON_STATUS_REG_PME_ENABLE_SHFT                                                                           0x8
#define HWIO_PCIE_GEN3_CON_STATUS_REG_NO_SOFT_RST_BMSK                                                                          0x8
#define HWIO_PCIE_GEN3_CON_STATUS_REG_NO_SOFT_RST_SHFT                                                                          0x3
#define HWIO_PCIE_GEN3_CON_STATUS_REG_POWER_STATE_BMSK                                                                          0x3
#define HWIO_PCIE_GEN3_CON_STATUS_REG_POWER_STATE_SHFT                                                                          0x0

#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000070)
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_OFFS                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000070)
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RMSK                                                   0x7fffffff
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR, HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RMSK)
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR,m,v,HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_IN)
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVD_BMSK                                              0x40000000
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVD_SHFT                                                    0x1e
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM_BMSK                                  0x3e000000
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM_SHFT                                        0x19
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP_BMSK                                      0x1000000
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP_SHFT                                           0x18
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE_BMSK                                  0xf00000
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE_SHFT                                      0x14
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG_BMSK                                         0xf0000
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG_SHFT                                            0x10
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR_BMSK                                     0xff00
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR_SHFT                                        0x8
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID_BMSK                                             0xff
#define HWIO_PCIE_GEN3_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID_SHFT                                              0x0

#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000074)
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000074)
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_RMSK                                                                      0x10008fff
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_ADDR, HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_RMSK)
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_ADDR,m,v,HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_IN)
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_PCIE_CAP_FLR_CAP_BMSK                                                     0x10000000
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_PCIE_CAP_FLR_CAP_SHFT                                                           0x1c
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT_BMSK                                           0x8000
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT_SHFT                                              0xf
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L1_ACCPT_LATENCY_BMSK                                              0xe00
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L1_ACCPT_LATENCY_SHFT                                                0x9
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L0S_ACCPT_LATENCY_BMSK                                             0x1c0
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_PCIE_CAP_EP_L0S_ACCPT_LATENCY_SHFT                                               0x6
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP_BMSK                                                      0x20
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP_SHFT                                                       0x5
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT_BMSK                                              0x18
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT_SHFT                                               0x3
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE_BMSK                                                   0x7
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000078)
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000078)
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_RMSK                                                                   0x3fffff
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_ADDR, HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_RMSK)
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_ADDR,v)
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_ADDR,m,v,HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_IN)
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING_BMSK                                            0x200000
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING_SHFT                                                0x15
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED_BMSK                                       0x100000
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED_SHFT                                           0x14
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_BMSK                                  0x80000
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_SHFT                                     0x13
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED_BMSK                                        0x40000
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED_SHFT                                           0x12
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED_BMSK                                    0x20000
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED_SHFT                                       0x11
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED_BMSK                                         0x10000
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED_SHFT                                            0x10
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_INITIATE_FLR_BMSK                                               0x8000
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_INITIATE_FLR_SHFT                                                  0xf
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE_BMSK                                          0x7000
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE_SHFT                                             0xc
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP_BMSK                                                 0x800
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP_SHFT                                                   0xb
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN_BMSK                                             0x400
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN_SHFT                                               0xa
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN_BMSK                                             0x200
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN_SHFT                                               0x9
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN_BMSK                                                  0x100
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN_SHFT                                                    0x8
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_BMSK                                          0xe0
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_SHFT                                           0x5
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER_BMSK                                                 0x10
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER_SHFT                                                  0x4
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN_BMSK                                          0x8
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN_SHFT                                          0x3
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN_BMSK                                           0x4
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN_SHFT                                           0x2
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_BMSK                                       0x2
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_SHFT                                       0x1
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN_BMSK                                            0x1
#define HWIO_PCIE_GEN3_DEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN_SHFT                                            0x0

#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000007c)
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000007c)
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_RMSK                                                                        0xff7fffff
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_ADDR, HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_RMSK)
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_ADDR, m)
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_ADDR,v)
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_ADDR,m,v,HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_IN)
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM_BMSK                                                      0xff000000
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM_SHFT                                                            0x18
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE_BMSK                                             0x400000
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE_SHFT                                                 0x16
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP_BMSK                                                 0x200000
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP_SHFT                                                     0x15
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP_BMSK                                              0x100000
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP_SHFT                                                  0x14
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_BMSK                                        0x80000
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_SHFT                                           0x13
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN_BMSK                                                  0x40000
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN_SHFT                                                     0x12
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY_BMSK                                                  0x38000
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY_SHFT                                                      0xf
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY_BMSK                                                  0x7000
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY_SHFT                                                     0xc
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_BMSK                                       0xc00
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_SHFT                                         0xa
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH_BMSK                                                     0x3f0
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH_SHFT                                                       0x4
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED_BMSK                                                       0xf
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000080)
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000080)
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_RMSK                                                                 0xf9ff0dfb
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_ADDR, HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUOT_BW_STATUS_BMSK                                    0x80000000
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUOT_BW_STATUS_SHFT                                          0x1f
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS_BMSK                                     0x40000000
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS_SHFT                                           0x1e
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE_BMSK                                             0x20000000
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE_SHFT                                                   0x1d
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG_BMSK                                        0x10000000
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG_SHFT                                              0x1c
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING_BMSK                                           0x8000000
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING_SHFT                                                0x1b
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH_BMSK                                         0x1f00000
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH_SHFT                                              0x14
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED_BMSK                                                0xf0000
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED_SHFT                                                   0x10
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN_BMSK                                         0x800
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN_SHFT                                           0xb
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN_BMSK                                          0x400
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN_SHFT                                            0xa
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN_BMSK                                            0x100
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN_SHFT                                              0x8
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH_BMSK                                               0x80
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH_SHFT                                                0x7
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG_BMSK                                            0x40
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG_SHFT                                             0x6
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK_BMSK                                                 0x20
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK_SHFT                                                  0x5
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE_BMSK                                                 0x10
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE_SHFT                                                  0x4
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB_BMSK                                                           0x8
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB_SHFT                                                           0x3
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_BMSK                                  0x3
#define HWIO_PCIE_GEN3_LINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_SHFT                                  0x0

#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000008c)
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_OFFS                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000008c)
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_RMSK                                                              0x1001f
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR, HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_RMSK)
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR, m)
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR,v)
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR,m,v,HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_IN)
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_BMSK                                   0x10000
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_SHFT                                      0x10
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_EN_BMSK                                   0x10
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_EN_SHFT                                    0x4
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_PME_INT_EN_BMSK                                              0x8
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_PME_INT_EN_SHFT                                              0x3
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_FATAL_ERR_EN_BMSK                                 0x4
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_FATAL_ERR_EN_SHFT                                 0x2
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_NON_FATAL_ERR_EN_BMSK                             0x2
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_NON_FATAL_ERR_EN_SHFT                             0x1
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_CORR_ERR_EN_BMSK                                  0x1
#define HWIO_PCIE_GEN3_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_CORR_ERR_EN_SHFT                                  0x0

#define HWIO_PCIE_GEN3_ROOT_STATUS_REG_ADDR                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000090)
#define HWIO_PCIE_GEN3_ROOT_STATUS_REG_OFFS                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_GEN3_ROOT_STATUS_REG_RMSK                                                                                 0x3ffff
#define HWIO_PCIE_GEN3_ROOT_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_ROOT_STATUS_REG_ADDR, HWIO_PCIE_GEN3_ROOT_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_ROOT_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_ROOT_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_ROOT_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_ROOT_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_ROOT_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_ROOT_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_ROOT_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_ROOT_STATUS_REG_PCIE_CAP_PME_PENDING_BMSK                                                            0x20000
#define HWIO_PCIE_GEN3_ROOT_STATUS_REG_PCIE_CAP_PME_PENDING_SHFT                                                               0x11
#define HWIO_PCIE_GEN3_ROOT_STATUS_REG_PCIE_CAP_PME_STATUS_BMSK                                                             0x10000
#define HWIO_PCIE_GEN3_ROOT_STATUS_REG_PCIE_CAP_PME_STATUS_SHFT                                                                0x10
#define HWIO_PCIE_GEN3_ROOT_STATUS_REG_PCIE_CAP_PME_REQ_ID_BMSK                                                              0xffff
#define HWIO_PCIE_GEN3_ROOT_STATUS_REG_PCIE_CAP_PME_REQ_ID_SHFT                                                                 0x0

#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_ADDR                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000094)
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_OFFS                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_RMSK                                                                        0xc3fff
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_ADDR, HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_RMSK)
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_OBFF_SUPPORT_BMSK                                                  0xc0000
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_OBFF_SUPPORT_SHFT                                                     0x12
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1_BMSK                                            0x2000
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1_SHFT                                               0xd
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0_BMSK                                            0x1000
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0_SHFT                                               0xc
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP_BMSK                                                        0x800
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP_SHFT                                                          0xb
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR_BMSK                                              0x400
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR_SHFT                                                0xa
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP_BMSK                                                0x200
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP_SHFT                                                  0x9
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP_BMSK                                              0x100
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP_SHFT                                                0x8
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP_BMSK                                               0x80
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP_SHFT                                                0x7
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP_BMSK                                              0x40
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP_SHFT                                               0x6
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_BMSK                                              0x20
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_SHFT                                               0x5
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_BMSK                                      0x10
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_SHFT                                       0x4
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE_BMSK                                                 0xf
#define HWIO_PCIE_GEN3_DEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000098)
#define HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_OFFS                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000098)
#define HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_RMSK                                                                0x43f
#define HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR, HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_RMSK)
#define HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR,m,v,HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_IN)
#define HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_LTR_EN_BMSK                                                0x400
#define HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_LTR_EN_SHFT                                                  0xa
#define HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_BMSK                                 0x20
#define HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_SHFT                                  0x5
#define HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_BMSK                                    0x10
#define HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SHFT                                     0x4
#define HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE_BMSK                                       0xf
#define HWIO_PCIE_GEN3_DEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE_SHFT                                       0x0

#define HWIO_PCIE_GEN3_LINK_CAPABILITIES2_REG_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000009c)
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES2_REG_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000009c)
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES2_REG_RMSK                                                                            0x1fe
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES2_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_LINK_CAPABILITIES2_REG_ADDR, HWIO_PCIE_GEN3_LINK_CAPABILITIES2_REG_RMSK)
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES2_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_LINK_CAPABILITIES2_REG_ADDR, m)
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT_BMSK                                                0x100
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT_SHFT                                                  0x8
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_BMSK                                          0xfe
#define HWIO_PCIE_GEN3_LINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_SHFT                                           0x1

#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_ADDR                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_OFFS                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_RMSK                                                                 0x3fffff
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_ADDR, HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_RMSK)
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_ADDR, m)
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_ADDR,v)
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_ADDR,m,v,HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_IN)
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ_BMSK                                            0x200000
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ_SHFT                                                0x15
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3_BMSK                                              0x100000
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3_SHFT                                                  0x14
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2_BMSK                                               0x80000
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2_SHFT                                                  0x13
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1_BMSK                                               0x40000
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1_SHFT                                                  0x12
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_BMSK                                                  0x20000
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_SHFT                                                     0x11
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS_BMSK                                         0x10000
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS_SHFT                                            0x10
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET_BMSK                                        0xf000
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET_SHFT                                           0xc
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS_BMSK                                            0x800
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS_SHFT                                              0xb
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_BMSK                                 0x400
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_SHFT                                   0xa
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN_BMSK                                                 0x380
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN_SHFT                                                   0x7
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS_BMSK                                             0x40
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS_SHFT                                              0x6
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE_BMSK                                      0x20
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE_SHFT                                       0x5
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE_BMSK                                           0x10
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE_SHFT                                            0x4
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED_BMSK                                           0xf
#define HWIO_PCIE_GEN3_LINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED_SHFT                                           0x0

#define HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_ADDR                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000100)
#define HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_OFFS                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_ADDR, HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_RMSK)
#define HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_ADDR, m)
#define HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_ADDR,v)
#define HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_ADDR,m,v,HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_IN)
#define HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_NEXT_OFFSET_BMSK                                                              0xfff00000
#define HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_NEXT_OFFSET_SHFT                                                                    0x14
#define HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_CAP_VERSION_BMSK                                                                 0xf0000
#define HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_CAP_VERSION_SHFT                                                                    0x10
#define HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_CAP_ID_BMSK                                                                       0xffff
#define HWIO_PCIE_GEN3_AER_EXT_CAP_HDR_REG_CAP_ID_SHFT                                                                          0x0

#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000104)
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000104)
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_RMSK                                                                         0x15ff030
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_ADDR, HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_ATOMIC_EGRESS_BLOCKED_ERR_STATUS_BMSK                                        0x1000000
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_ATOMIC_EGRESS_BLOCKED_ERR_STATUS_SHFT                                             0x18
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_INTERNAL_ERR_STATUS_BMSK                                                      0x400000
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_INTERNAL_ERR_STATUS_SHFT                                                          0x16
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_UNSUPPORTED_REQ_ERR_STATUS_BMSK                                               0x100000
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_UNSUPPORTED_REQ_ERR_STATUS_SHFT                                                   0x14
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_ECRC_ERR_STATUS_BMSK                                                           0x80000
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_ECRC_ERR_STATUS_SHFT                                                              0x13
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_MALF_TLP_ERR_STATUS_BMSK                                                       0x40000
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_MALF_TLP_ERR_STATUS_SHFT                                                          0x12
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_REC_OVERFLOW_ERR_STATUS_BMSK                                                   0x20000
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_REC_OVERFLOW_ERR_STATUS_SHFT                                                      0x11
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_UNEXP_CMPLT_ERR_STATUS_BMSK                                                    0x10000
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_UNEXP_CMPLT_ERR_STATUS_SHFT                                                       0x10
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_CMPLT_ABORT_ERR_STATUS_BMSK                                                     0x8000
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_CMPLT_ABORT_ERR_STATUS_SHFT                                                        0xf
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_CMPLT_TIMEOUT_ERR_STATUS_BMSK                                                   0x4000
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_CMPLT_TIMEOUT_ERR_STATUS_SHFT                                                      0xe
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_FC_PROTOCOL_ERR_STATUS_BMSK                                                     0x2000
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_FC_PROTOCOL_ERR_STATUS_SHFT                                                        0xd
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_POIS_TLP_ERR_STATUS_BMSK                                                        0x1000
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_POIS_TLP_ERR_STATUS_SHFT                                                           0xc
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_SUR_DWN_ERR_STATUS_BMSK                                                           0x20
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_SUR_DWN_ERR_STATUS_SHFT                                                            0x5
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_DL_PROTOCOL_ERR_STATUS_BMSK                                                       0x10
#define HWIO_PCIE_GEN3_UNCORR_ERR_STATUS_REG_DL_PROTOCOL_ERR_STATUS_SHFT                                                        0x4

#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_ADDR                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000108)
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_OFFS                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000108)
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_RMSK                                                                           0x15ff030
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_ADDR, HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_IN)
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_ATOMIC_EGRESS_BLOCKED_ERR_MASK_BMSK                                            0x1000000
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_ATOMIC_EGRESS_BLOCKED_ERR_MASK_SHFT                                                 0x18
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_INTERNAL_ERR_MASK_BMSK                                                          0x400000
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_INTERNAL_ERR_MASK_SHFT                                                              0x16
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_UNSUPPORTED_REQ_ERR_MASK_BMSK                                                   0x100000
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_UNSUPPORTED_REQ_ERR_MASK_SHFT                                                       0x14
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_ECRC_ERR_MASK_BMSK                                                               0x80000
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_ECRC_ERR_MASK_SHFT                                                                  0x13
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_MALF_TLP_ERR_MASK_BMSK                                                           0x40000
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_MALF_TLP_ERR_MASK_SHFT                                                              0x12
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_REC_OVERFLOW_ERR_MASK_BMSK                                                       0x20000
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_REC_OVERFLOW_ERR_MASK_SHFT                                                          0x11
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_UNEXP_CMPLT_ERR_MASK_BMSK                                                        0x10000
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_UNEXP_CMPLT_ERR_MASK_SHFT                                                           0x10
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_CMPLT_ABORT_ERR_MASK_BMSK                                                         0x8000
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_CMPLT_ABORT_ERR_MASK_SHFT                                                            0xf
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_CMPLT_TIMEOUT_ERR_MASK_BMSK                                                       0x4000
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_CMPLT_TIMEOUT_ERR_MASK_SHFT                                                          0xe
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_FC_PROTOCOL_ERR_MASK_BMSK                                                         0x2000
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_FC_PROTOCOL_ERR_MASK_SHFT                                                            0xd
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_POIS_TLP_ERR_MASK_BMSK                                                            0x1000
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_POIS_TLP_ERR_MASK_SHFT                                                               0xc
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_SUR_DWN_ERR_MASK_BMSK                                                               0x20
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_SUR_DWN_ERR_MASK_SHFT                                                                0x5
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_DL_PROTOCOL_ERR_MASK_BMSK                                                           0x10
#define HWIO_PCIE_GEN3_UNCORR_ERR_MASK_REG_DL_PROTOCOL_ERR_MASK_SHFT                                                            0x4

#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_ADDR                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000010c)
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_OFFS                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000010c)
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_RMSK                                                                            0x15ff030
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_ADDR, HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_RMSK)
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_ADDR, m)
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_ADDR,v)
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_ADDR,m,v,HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_IN)
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY_BMSK                                         0x1000000
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY_SHFT                                              0x18
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_INTERNAL_ERR_SEVERITY_BMSK                                                       0x400000
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_INTERNAL_ERR_SEVERITY_SHFT                                                           0x16
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_UNSUPPORTED_REQ_ERR_SEVERITY_BMSK                                                0x100000
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_UNSUPPORTED_REQ_ERR_SEVERITY_SHFT                                                    0x14
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_ECRC_ERR_SEVERITY_BMSK                                                            0x80000
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_ECRC_ERR_SEVERITY_SHFT                                                               0x13
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_MALF_TLP_ERR_SEVERITY_BMSK                                                        0x40000
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_MALF_TLP_ERR_SEVERITY_SHFT                                                           0x12
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_REC_OVERFLOW_ERR_SEVERITY_BMSK                                                    0x20000
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_REC_OVERFLOW_ERR_SEVERITY_SHFT                                                       0x11
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_UNEXP_CMPLT_ERR_SEVERITY_BMSK                                                     0x10000
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_UNEXP_CMPLT_ERR_SEVERITY_SHFT                                                        0x10
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_CMPLT_ABORT_ERR_SEVERITY_BMSK                                                      0x8000
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_CMPLT_ABORT_ERR_SEVERITY_SHFT                                                         0xf
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_CMPLT_TIMEOUT_ERR_SEVERITY_BMSK                                                    0x4000
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_CMPLT_TIMEOUT_ERR_SEVERITY_SHFT                                                       0xe
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_FC_PROTOCOL_ERR_SEVERITY_BMSK                                                      0x2000
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_FC_PROTOCOL_ERR_SEVERITY_SHFT                                                         0xd
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_POIS_TLP_ERR_SEVERITY_BMSK                                                         0x1000
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_POIS_TLP_ERR_SEVERITY_SHFT                                                            0xc
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_SUR_DWN_ERR_SEVERITY_BMSK                                                            0x20
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_SUR_DWN_ERR_SEVERITY_SHFT                                                             0x5
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_DL_PROTOCOL_ERR_SEVERITY_BMSK                                                        0x10
#define HWIO_PCIE_GEN3_UNCORR_ERR_SEV_REG_DL_PROTOCOL_ERR_SEVERITY_SHFT                                                         0x4

#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_ADDR                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000110)
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_OFFS                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000110)
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_RMSK                                                                              0x71c1
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_ADDR, HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_CORRECTED_INT_ERR_STATUS_BMSK                                                     0x4000
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_CORRECTED_INT_ERR_STATUS_SHFT                                                        0xe
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_ADVISORY_NON_FATAL_ERR_STATUS_BMSK                                                0x2000
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_ADVISORY_NON_FATAL_ERR_STATUS_SHFT                                                   0xd
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_RPL_TIMER_TIMEOUT_STATUS_BMSK                                                     0x1000
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_RPL_TIMER_TIMEOUT_STATUS_SHFT                                                        0xc
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_REPLAY_NO_ROLEOVER_STATUS_BMSK                                                     0x100
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_REPLAY_NO_ROLEOVER_STATUS_SHFT                                                       0x8
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_BAD_DLLP_STATUS_BMSK                                                                0x80
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_BAD_DLLP_STATUS_SHFT                                                                 0x7
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_BAD_TLP_STATUS_BMSK                                                                 0x40
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_BAD_TLP_STATUS_SHFT                                                                  0x6
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_RX_ERR_STATUS_BMSK                                                                   0x1
#define HWIO_PCIE_GEN3_CORR_ERR_STATUS_REG_RX_ERR_STATUS_SHFT                                                                   0x0

#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000114)
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000114)
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_RMSK                                                                                0x71c1
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_ADDR, HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_IN)
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_CORRECTED_INT_ERR_MASK_BMSK                                                         0x4000
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_CORRECTED_INT_ERR_MASK_SHFT                                                            0xe
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_ADVISORY_NON_FATAL_ERR_MASK_BMSK                                                    0x2000
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_ADVISORY_NON_FATAL_ERR_MASK_SHFT                                                       0xd
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_RPL_TIMER_TIMEOUT_MASK_BMSK                                                         0x1000
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_RPL_TIMER_TIMEOUT_MASK_SHFT                                                            0xc
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_REPLAY_NO_ROLEOVER_MASK_BMSK                                                         0x100
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_REPLAY_NO_ROLEOVER_MASK_SHFT                                                           0x8
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_BAD_DLLP_MASK_BMSK                                                                    0x80
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_BAD_DLLP_MASK_SHFT                                                                     0x7
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_BAD_TLP_MASK_BMSK                                                                     0x40
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_BAD_TLP_MASK_SHFT                                                                      0x6
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_RX_ERR_MASK_BMSK                                                                       0x1
#define HWIO_PCIE_GEN3_CORR_ERR_MASK_REG_RX_ERR_MASK_SHFT                                                                       0x0

#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_ADDR                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000118)
#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_OFFS                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000118)
#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_RMSK                                                                              0x1ff
#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_ADDR, HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_RMSK)
#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_ADDR,m,v,HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_IN)
#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_ECRC_CHECK_EN_BMSK                                                                0x100
#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_ECRC_CHECK_EN_SHFT                                                                  0x8
#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_ECRC_CHECK_CAP_BMSK                                                                0x80
#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_ECRC_CHECK_CAP_SHFT                                                                 0x7
#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_ECRC_GEN_EN_BMSK                                                                   0x40
#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_ECRC_GEN_EN_SHFT                                                                    0x6
#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_ECRC_GEN_CAP_BMSK                                                                  0x20
#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_ECRC_GEN_CAP_SHFT                                                                   0x5
#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_FIRST_ERR_POINTER_BMSK                                                             0x1f
#define HWIO_PCIE_GEN3_ADV_ERR_CAP_CTRL_REG_FIRST_ERR_POINTER_SHFT                                                              0x0

#define HWIO_PCIE_GEN3_HDR_LOG_REG_0_ADDR                                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000011c)
#define HWIO_PCIE_GEN3_HDR_LOG_REG_0_OFFS                                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000011c)
#define HWIO_PCIE_GEN3_HDR_LOG_REG_0_RMSK                                                                                0xffffffff
#define HWIO_PCIE_GEN3_HDR_LOG_REG_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HDR_LOG_REG_0_ADDR, HWIO_PCIE_GEN3_HDR_LOG_REG_0_RMSK)
#define HWIO_PCIE_GEN3_HDR_LOG_REG_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HDR_LOG_REG_0_ADDR, m)
#define HWIO_PCIE_GEN3_HDR_LOG_REG_0_FIRST_DWORD_BMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_HDR_LOG_REG_0_FIRST_DWORD_SHFT                                                                           0x0

#define HWIO_PCIE_GEN3_HDR_LOG_REG_1_ADDR                                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000120)
#define HWIO_PCIE_GEN3_HDR_LOG_REG_1_OFFS                                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000120)
#define HWIO_PCIE_GEN3_HDR_LOG_REG_1_RMSK                                                                                0xffffffff
#define HWIO_PCIE_GEN3_HDR_LOG_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HDR_LOG_REG_1_ADDR, HWIO_PCIE_GEN3_HDR_LOG_REG_1_RMSK)
#define HWIO_PCIE_GEN3_HDR_LOG_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HDR_LOG_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_HDR_LOG_REG_1_SECOND_DWORD_BMSK                                                                   0xffffffff
#define HWIO_PCIE_GEN3_HDR_LOG_REG_1_SECOND_DWORD_SHFT                                                                          0x0

#define HWIO_PCIE_GEN3_HDR_LOG_REG_2_ADDR                                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000124)
#define HWIO_PCIE_GEN3_HDR_LOG_REG_2_OFFS                                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000124)
#define HWIO_PCIE_GEN3_HDR_LOG_REG_2_RMSK                                                                                0xffffffff
#define HWIO_PCIE_GEN3_HDR_LOG_REG_2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HDR_LOG_REG_2_ADDR, HWIO_PCIE_GEN3_HDR_LOG_REG_2_RMSK)
#define HWIO_PCIE_GEN3_HDR_LOG_REG_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HDR_LOG_REG_2_ADDR, m)
#define HWIO_PCIE_GEN3_HDR_LOG_REG_2_THIRD_DWORD_BMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_HDR_LOG_REG_2_THIRD_DWORD_SHFT                                                                           0x0

#define HWIO_PCIE_GEN3_HDR_LOG_REG_3_ADDR                                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000128)
#define HWIO_PCIE_GEN3_HDR_LOG_REG_3_OFFS                                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000128)
#define HWIO_PCIE_GEN3_HDR_LOG_REG_3_RMSK                                                                                0xffffffff
#define HWIO_PCIE_GEN3_HDR_LOG_REG_3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_HDR_LOG_REG_3_ADDR, HWIO_PCIE_GEN3_HDR_LOG_REG_3_RMSK)
#define HWIO_PCIE_GEN3_HDR_LOG_REG_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_HDR_LOG_REG_3_ADDR, m)
#define HWIO_PCIE_GEN3_HDR_LOG_REG_3_FOURTH_DWORD_BMSK                                                                   0xffffffff
#define HWIO_PCIE_GEN3_HDR_LOG_REG_3_FOURTH_DWORD_SHFT                                                                          0x0

#define HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000012c)
#define HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000012c)
#define HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_RMSK                                                                                    0x7
#define HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_ADDR, HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_RMSK)
#define HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_ADDR, m)
#define HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_ADDR,v)
#define HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_ADDR,m,v,HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_IN)
#define HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_FATAL_ERR_REPORTING_EN_BMSK                                                             0x4
#define HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_FATAL_ERR_REPORTING_EN_SHFT                                                             0x2
#define HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_NON_FATAL_ERR_REPORTING_EN_BMSK                                                         0x2
#define HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_NON_FATAL_ERR_REPORTING_EN_SHFT                                                         0x1
#define HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_CORR_ERR_REPORTING_EN_BMSK                                                              0x1
#define HWIO_PCIE_GEN3_ROOT_ERR_CMD_REG_CORR_ERR_REPORTING_EN_SHFT                                                              0x0

#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_ADDR                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000130)
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_OFFS                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000130)
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_RMSK                                                                          0xf800007f
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_ADDR, HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_ADV_ERR_INT_MSG_NUM_BMSK                                                      0xf8000000
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_ADV_ERR_INT_MSG_NUM_SHFT                                                            0x1b
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_FATAL_ERR_MSG_RX_BMSK                                                               0x40
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_FATAL_ERR_MSG_RX_SHFT                                                                0x6
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_NON_FATAL_ERR_MSG_RX_BMSK                                                           0x20
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_NON_FATAL_ERR_MSG_RX_SHFT                                                            0x5
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_FIRST_UNCORR_FATAL_BMSK                                                             0x10
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_FIRST_UNCORR_FATAL_SHFT                                                              0x4
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_MUL_ERR_FATAL_NON_FATAL_RX_BMSK                                                      0x8
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_MUL_ERR_FATAL_NON_FATAL_RX_SHFT                                                      0x3
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_ERR_FATAL_NON_FATAL_RX_BMSK                                                          0x4
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_ERR_FATAL_NON_FATAL_RX_SHFT                                                          0x2
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_MUL_ERR_COR_RX_BMSK                                                                  0x2
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_MUL_ERR_COR_RX_SHFT                                                                  0x1
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_ERR_COR_RX_BMSK                                                                      0x1
#define HWIO_PCIE_GEN3_ROOT_ERR_STATUS_REG_ERR_COR_RX_SHFT                                                                      0x0

#define HWIO_PCIE_GEN3_ERR_SRC_ID_REG_ADDR                                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000134)
#define HWIO_PCIE_GEN3_ERR_SRC_ID_REG_OFFS                                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000134)
#define HWIO_PCIE_GEN3_ERR_SRC_ID_REG_RMSK                                                                               0xffffffff
#define HWIO_PCIE_GEN3_ERR_SRC_ID_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_ERR_SRC_ID_REG_ADDR, HWIO_PCIE_GEN3_ERR_SRC_ID_REG_RMSK)
#define HWIO_PCIE_GEN3_ERR_SRC_ID_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_ERR_SRC_ID_REG_ADDR, m)
#define HWIO_PCIE_GEN3_ERR_SRC_ID_REG_ERR_FATAL_NON_FATAL_SOURCE_ID_BMSK                                                 0xffff0000
#define HWIO_PCIE_GEN3_ERR_SRC_ID_REG_ERR_FATAL_NON_FATAL_SOURCE_ID_SHFT                                                       0x10
#define HWIO_PCIE_GEN3_ERR_SRC_ID_REG_ERR_COR_SOURCE_ID_BMSK                                                                 0xffff
#define HWIO_PCIE_GEN3_ERR_SRC_ID_REG_ERR_COR_SOURCE_ID_SHFT                                                                    0x0

#define HWIO_PCIE_GEN3_TLP_PREFIX_LOG_REG_ADDR                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000138)
#define HWIO_PCIE_GEN3_TLP_PREFIX_LOG_REG_OFFS                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000138)
#define HWIO_PCIE_GEN3_TLP_PREFIX_LOG_REG_RMSK                                                                           0xffffffff
#define HWIO_PCIE_GEN3_TLP_PREFIX_LOG_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TLP_PREFIX_LOG_REG_ADDR, HWIO_PCIE_GEN3_TLP_PREFIX_LOG_REG_RMSK)
#define HWIO_PCIE_GEN3_TLP_PREFIX_LOG_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TLP_PREFIX_LOG_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TLP_PREFIX_LOG_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TLP_PREFIX_LOG_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TLP_PREFIX_LOG_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TLP_PREFIX_LOG_REG_ADDR,m,v,HWIO_PCIE_GEN3_TLP_PREFIX_LOG_REG_IN)
#define HWIO_PCIE_GEN3_TLP_PREFIX_LOG_REG_TLP_PREFIX_LOG_REG_BMSK                                                        0xffffffff
#define HWIO_PCIE_GEN3_TLP_PREFIX_LOG_REG_TLP_PREFIX_LOG_REG_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_ADDR                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000148)
#define HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_OFFS                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000148)
#define HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_ADDR, HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_RMSK)
#define HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_ADDR,m,v,HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_IN)
#define HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_TPH_REQ_NEXT_PTR_BMSK                                                         0xfff00000
#define HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_TPH_REQ_NEXT_PTR_SHFT                                                               0x14
#define HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_TPH_REQ_CAP_VER_BMSK                                                             0xf0000
#define HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_TPH_REQ_CAP_VER_SHFT                                                                0x10
#define HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_PCIE_EXT_CAP_ID_BMSK                                                              0xffff
#define HWIO_PCIE_GEN3_TPH_EXT_CAP_HDR_REG_PCIE_EXT_CAP_ID_SHFT                                                                 0x0

#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_ADDR                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000014c)
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_OFFS                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000014c)
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_ADDR, HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_RMSK)
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_ADDR,m,v,HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_IN)
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_RSVDP_27_BMSK                                                                 0xf8000000
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_RSVDP_27_SHFT                                                                       0x1b
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_SIZE_BMSK                                                 0x7ff0000
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_SIZE_SHFT                                                      0x10
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_RSVDP_11_BMSK                                                                     0xf800
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_RSVDP_11_SHFT                                                                        0xb
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_1_BMSK                                                    0x400
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_1_SHFT                                                      0xa
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_0_BMSK                                                    0x200
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_0_SHFT                                                      0x9
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_TPH_REQ_EXTENDED_TPH_BMSK                                                          0x100
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_TPH_REQ_EXTENDED_TPH_SHFT                                                            0x8
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_RSVDP_3_BMSK                                                                        0xf8
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_RSVDP_3_SHFT                                                                         0x3
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_TPH_REQ_DEVICE_SPEC_BMSK                                                             0x4
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_TPH_REQ_DEVICE_SPEC_SHFT                                                             0x2
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_INT_VEC_BMSK                                                             0x2
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_INT_VEC_SHFT                                                             0x1
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_TPH_REQ_NO_ST_MODE_BMSK                                                              0x1
#define HWIO_PCIE_GEN3_TPH_REQ_CAP_REG_REG_TPH_REQ_NO_ST_MODE_SHFT                                                              0x0

#define HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000150)
#define HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000150)
#define HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_ADDR, HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_RMSK)
#define HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_ADDR,m,v,HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_IN)
#define HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_RSVDP_10_BMSK                                                             0xfffffc00
#define HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_RSVDP_10_SHFT                                                                    0xa
#define HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_TPH_REQ_CTRL_REQ_EN_BMSK                                                       0x300
#define HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_TPH_REQ_CTRL_REQ_EN_SHFT                                                         0x8
#define HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_RSVDP_3_BMSK                                                                    0xf8
#define HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_RSVDP_3_SHFT                                                                     0x3
#define HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_TPH_REQ_ST_MODE_SELECT_BMSK                                                      0x7
#define HWIO_PCIE_GEN3_TPH_REQ_CONTROL_REG_REG_TPH_REQ_ST_MODE_SELECT_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000050)
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_RMSK                                                                  0x1ffffff
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR, HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_RMSK)
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR,m,v,HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_IN)
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT_BMSK                                                  0x1000000
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT_SHFT                                                       0x18
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP_BMSK                                           0x800000
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP_SHFT                                               0x17
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN_BMSK                                           0x700000
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN_SHFT                                               0x14
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP_BMSK                                           0xe0000
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP_SHFT                                              0x11
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE_BMSK                                                     0x10000
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE_SHFT                                                        0x10
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET_BMSK                                             0xff00
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET_SHFT                                                0x8
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID_BMSK                                                        0xff
#define HWIO_PCIE_GEN3_PCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_MSI_LOWER_32_ADDR                                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000054)
#define HWIO_PCIE_GEN3_MSI_LOWER_32_OFFS                                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_GEN3_MSI_LOWER_32_RMSK                                                                                 0xfffffffc
#define HWIO_PCIE_GEN3_MSI_LOWER_32_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_LOWER_32_ADDR, HWIO_PCIE_GEN3_MSI_LOWER_32_RMSK)
#define HWIO_PCIE_GEN3_MSI_LOWER_32_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_LOWER_32_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_LOWER_32_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_LOWER_32_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_LOWER_32_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_LOWER_32_ADDR,m,v,HWIO_PCIE_GEN3_MSI_LOWER_32_IN)
#define HWIO_PCIE_GEN3_MSI_LOWER_32_PCI_MSI_LOWER_32_BMSK                                                                0xfffffffc
#define HWIO_PCIE_GEN3_MSI_LOWER_32_PCI_MSI_LOWER_32_SHFT                                                                       0x2

#define HWIO_PCIE_GEN3_MSI_UPPER_32_ADDR                                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000058)
#define HWIO_PCIE_GEN3_MSI_UPPER_32_OFFS                                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_GEN3_MSI_UPPER_32_RMSK                                                                                 0xffffffff
#define HWIO_PCIE_GEN3_MSI_UPPER_32_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_UPPER_32_ADDR, HWIO_PCIE_GEN3_MSI_UPPER_32_RMSK)
#define HWIO_PCIE_GEN3_MSI_UPPER_32_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_UPPER_32_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_UPPER_32_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_UPPER_32_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_UPPER_32_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_UPPER_32_ADDR,m,v,HWIO_PCIE_GEN3_MSI_UPPER_32_IN)
#define HWIO_PCIE_GEN3_MSI_UPPER_32_PCI_MSI_UPPER_32_BMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_MSI_UPPER_32_PCI_MSI_UPPER_32_SHFT                                                                       0x0

#define HWIO_PCIE_GEN3_MSI_DATA_REG_ADDR                                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_GEN3_MSI_DATA_REG_OFFS                                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_GEN3_MSI_DATA_REG_RMSK                                                                                 0xffffffff
#define HWIO_PCIE_GEN3_MSI_DATA_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_DATA_REG_ADDR, HWIO_PCIE_GEN3_MSI_DATA_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_DATA_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_DATA_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_DATA_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_DATA_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_DATA_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_DATA_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_DATA_REG_IN)
#define HWIO_PCIE_GEN3_MSI_DATA_REG_MSI_DATA_REG_BMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_MSI_DATA_REG_MSI_DATA_REG_SHFT                                                                           0x0

#define HWIO_PCIE_GEN3_MSI_MASK_REG_ADDR                                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000060)
#define HWIO_PCIE_GEN3_MSI_MASK_REG_OFFS                                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_GEN3_MSI_MASK_REG_RMSK                                                                                 0xffffffff
#define HWIO_PCIE_GEN3_MSI_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_MASK_REG_ADDR, HWIO_PCIE_GEN3_MSI_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_MASK_REG_IN)
#define HWIO_PCIE_GEN3_MSI_MASK_REG_MSI_MASK_REG_BMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_MSI_MASK_REG_MSI_MASK_REG_SHFT                                                                           0x0

#define HWIO_PCIE_GEN3_MSI_PENDING_BIT_REG_ADDR                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000064)
#define HWIO_PCIE_GEN3_MSI_PENDING_BIT_REG_OFFS                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_GEN3_MSI_PENDING_BIT_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_GEN3_MSI_PENDING_BIT_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_PENDING_BIT_REG_ADDR, HWIO_PCIE_GEN3_MSI_PENDING_BIT_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_PENDING_BIT_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_PENDING_BIT_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_PENDING_BIT_REG_PCI_MSI_PENDING_BIT_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_PENDING_BIT_REG_PCI_MSI_PENDING_BIT_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_ADDR                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000001d4)
#define HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_OFFS                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000001d4)
#define HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_RMSK                                                                              0xffffffff
#define HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_ADDR, HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_RMSK)
#define HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_ADDR, m)
#define HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_ADDR,v)
#define HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_ADDR,m,v,HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_IN)
#define HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_NEXT_OFFSET_BMSK                                                                  0xfff00000
#define HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_NEXT_OFFSET_SHFT                                                                        0x14
#define HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_CAP_VERSION_BMSK                                                                     0xf0000
#define HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_CAP_VERSION_SHFT                                                                        0x10
#define HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_CAP_ID_BMSK                                                                           0xffff
#define HWIO_PCIE_GEN3_LTR_CAP_HDR_REG_CAP_ID_SHFT                                                                              0x0

#define HWIO_PCIE_GEN3_LTR_LATENCY_REG_ADDR                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000001d8)
#define HWIO_PCIE_GEN3_LTR_LATENCY_REG_OFFS                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000001d8)
#define HWIO_PCIE_GEN3_LTR_LATENCY_REG_RMSK                                                                              0x1fff1fff
#define HWIO_PCIE_GEN3_LTR_LATENCY_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_LTR_LATENCY_REG_ADDR, HWIO_PCIE_GEN3_LTR_LATENCY_REG_RMSK)
#define HWIO_PCIE_GEN3_LTR_LATENCY_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_LTR_LATENCY_REG_ADDR, m)
#define HWIO_PCIE_GEN3_LTR_LATENCY_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_LTR_LATENCY_REG_ADDR,v)
#define HWIO_PCIE_GEN3_LTR_LATENCY_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_LTR_LATENCY_REG_ADDR,m,v,HWIO_PCIE_GEN3_LTR_LATENCY_REG_IN)
#define HWIO_PCIE_GEN3_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_SCALE_BMSK                                                       0x1c000000
#define HWIO_PCIE_GEN3_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_SCALE_SHFT                                                             0x1a
#define HWIO_PCIE_GEN3_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_BMSK                                                              0x3ff0000
#define HWIO_PCIE_GEN3_LTR_LATENCY_REG_MAX_NO_SNOOP_LAT_SHFT                                                                   0x10
#define HWIO_PCIE_GEN3_LTR_LATENCY_REG_MAX_SNOOP_LAT_SCALE_BMSK                                                              0x1c00
#define HWIO_PCIE_GEN3_LTR_LATENCY_REG_MAX_SNOOP_LAT_SCALE_SHFT                                                                 0xa
#define HWIO_PCIE_GEN3_LTR_LATENCY_REG_MAX_SNOOP_LAT_BMSK                                                                     0x3ff
#define HWIO_PCIE_GEN3_LTR_LATENCY_REG_MAX_SNOOP_LAT_SHFT                                                                       0x0

#define HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000700)
#define HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000700)
#define HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_RMSK                                                                            0xffffffff
#define HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_ADDR, HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_RMSK)
#define HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_ADDR, m)
#define HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_ADDR,v)
#define HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_ADDR,m,v,HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_IN)
#define HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_REPLAY_TIME_LIMIT_BMSK                                                          0xffff0000
#define HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_REPLAY_TIME_LIMIT_SHFT                                                                0x10
#define HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_ROUND_TRIP_LATENCY_TIME_LIMIT_BMSK                                                  0xffff
#define HWIO_PCIE_GEN3_ACK_LATENCY_TIMER_ROUND_TRIP_LATENCY_TIME_LIMIT_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_VENDOR_SPEC_DLLP_REG_ADDR                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000704)
#define HWIO_PCIE_GEN3_VENDOR_SPEC_DLLP_REG_OFFS                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000704)
#define HWIO_PCIE_GEN3_VENDOR_SPEC_DLLP_REG_RMSK                                                                         0xffffffff
#define HWIO_PCIE_GEN3_VENDOR_SPEC_DLLP_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VENDOR_SPEC_DLLP_REG_ADDR, HWIO_PCIE_GEN3_VENDOR_SPEC_DLLP_REG_RMSK)
#define HWIO_PCIE_GEN3_VENDOR_SPEC_DLLP_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VENDOR_SPEC_DLLP_REG_ADDR, m)
#define HWIO_PCIE_GEN3_VENDOR_SPEC_DLLP_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VENDOR_SPEC_DLLP_REG_ADDR,v)
#define HWIO_PCIE_GEN3_VENDOR_SPEC_DLLP_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VENDOR_SPEC_DLLP_REG_ADDR,m,v,HWIO_PCIE_GEN3_VENDOR_SPEC_DLLP_REG_IN)
#define HWIO_PCIE_GEN3_VENDOR_SPEC_DLLP_REG_VENDOR_SPEC_DLLP_BMSK                                                        0xffffffff
#define HWIO_PCIE_GEN3_VENDOR_SPEC_DLLP_REG_VENDOR_SPEC_DLLP_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_PORT_FORCE_REG_ADDR                                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000708)
#define HWIO_PCIE_GEN3_PORT_FORCE_REG_OFFS                                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000708)
#define HWIO_PCIE_GEN3_PORT_FORCE_REG_RMSK                                                                               0xff3f0fff
#define HWIO_PCIE_GEN3_PORT_FORCE_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PORT_FORCE_REG_ADDR, HWIO_PCIE_GEN3_PORT_FORCE_REG_RMSK)
#define HWIO_PCIE_GEN3_PORT_FORCE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PORT_FORCE_REG_ADDR, m)
#define HWIO_PCIE_GEN3_PORT_FORCE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PORT_FORCE_REG_ADDR,v)
#define HWIO_PCIE_GEN3_PORT_FORCE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PORT_FORCE_REG_ADDR,m,v,HWIO_PCIE_GEN3_PORT_FORCE_REG_IN)
#define HWIO_PCIE_GEN3_PORT_FORCE_REG_CPL_SENT_COUNT_BMSK                                                                0xff000000
#define HWIO_PCIE_GEN3_PORT_FORCE_REG_CPL_SENT_COUNT_SHFT                                                                      0x18
#define HWIO_PCIE_GEN3_PORT_FORCE_REG_LINK_STATE_BMSK                                                                      0x3f0000
#define HWIO_PCIE_GEN3_PORT_FORCE_REG_LINK_STATE_SHFT                                                                          0x10
#define HWIO_PCIE_GEN3_PORT_FORCE_REG_FORCED_LTSSM_BMSK                                                                       0xf00
#define HWIO_PCIE_GEN3_PORT_FORCE_REG_FORCED_LTSSM_SHFT                                                                         0x8
#define HWIO_PCIE_GEN3_PORT_FORCE_REG_LINK_NUM_BMSK                                                                            0xff
#define HWIO_PCIE_GEN3_PORT_FORCE_REG_LINK_NUM_SHFT                                                                             0x0

#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_ADDR                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000070c)
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_OFFS                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000070c)
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_RMSK                                                                          0x7fffffff
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_ADDR, HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_RMSK)
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_ADDR,m,v,HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_IN)
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_ENTER_ASPM_BMSK                                                               0x40000000
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_ENTER_ASPM_SHFT                                                                     0x1e
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_L1_ENTRANCE_LATENCY_BMSK                                                      0x38000000
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_L1_ENTRANCE_LATENCY_SHFT                                                            0x1b
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_L0_ENTRANCE_LATENCY_BMSK                                                       0x7000000
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_L0_ENTRANCE_LATENCY_SHFT                                                            0x18
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_COMMON_CLK_N_FTS_BMSK                                                           0xff0000
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_COMMON_CLK_N_FTS_SHFT                                                               0x10
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_ACK_N_FTS_BMSK                                                                    0xff00
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_ACK_N_FTS_SHFT                                                                       0x8
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_ACK_FREQ_BMSK                                                                       0xff
#define HWIO_PCIE_GEN3_ACK_F_ASPM_CTRL_REG_ACK_FREQ_SHFT                                                                        0x0

#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_ADDR                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000710)
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_OFFS                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000710)
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_RMSK                                                                            0xf3f0fef
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_ADDR, HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_RMSK)
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_ADDR,m,v,HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_IN)
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_TRANSMIT_LANE_REVERSALE_ENABLE_BMSK                                             0x8000000
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_TRANSMIT_LANE_REVERSALE_ENABLE_SHFT                                                  0x1b
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_EXTENDED_SYNCH_BMSK                                                             0x4000000
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_EXTENDED_SYNCH_SHFT                                                                  0x1a
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_CORRUPT_LCRC_ENABLE_BMSK                                                        0x2000000
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_CORRUPT_LCRC_ENABLE_SHFT                                                             0x19
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_BEACON_ENABLE_BMSK                                                              0x1000000
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_BEACON_ENABLE_SHFT                                                                   0x18
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_LINK_CAPABLE_BMSK                                                                0x3f0000
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_LINK_CAPABLE_SHFT                                                                    0x10
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_LINK_RATE_BMSK                                                                      0xf00
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_LINK_RATE_SHFT                                                                        0x8
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_FAST_LINK_MODE_BMSK                                                                  0x80
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_FAST_LINK_MODE_SHFT                                                                   0x7
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_LINK_DISABLE_BMSK                                                                    0x40
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_LINK_DISABLE_SHFT                                                                     0x6
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_DLL_LINK_EN_BMSK                                                                     0x20
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_DLL_LINK_EN_SHFT                                                                      0x5
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_RESET_ASSERT_BMSK                                                                     0x8
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_RESET_ASSERT_SHFT                                                                     0x3
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_LOOPBACK_ENABLE_BMSK                                                                  0x4
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_LOOPBACK_ENABLE_SHFT                                                                  0x2
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_SCRAMBLE_DISABLE_BMSK                                                                 0x2
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_SCRAMBLE_DISABLE_SHFT                                                                 0x1
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_VENDOR_SPECIFIC_DLLP_REQ_BMSK                                                         0x1
#define HWIO_PCIE_GEN3_PORT_LINK_CTRL_REG_VENDOR_SPECIFIC_DLLP_REQ_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_LANE_SKEW_REG_ADDR                                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000714)
#define HWIO_PCIE_GEN3_LANE_SKEW_REG_OFFS                                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000714)
#define HWIO_PCIE_GEN3_LANE_SKEW_REG_RMSK                                                                                0x83ffffff
#define HWIO_PCIE_GEN3_LANE_SKEW_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_LANE_SKEW_REG_ADDR, HWIO_PCIE_GEN3_LANE_SKEW_REG_RMSK)
#define HWIO_PCIE_GEN3_LANE_SKEW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_LANE_SKEW_REG_ADDR, m)
#define HWIO_PCIE_GEN3_LANE_SKEW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_LANE_SKEW_REG_ADDR,v)
#define HWIO_PCIE_GEN3_LANE_SKEW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_LANE_SKEW_REG_ADDR,m,v,HWIO_PCIE_GEN3_LANE_SKEW_REG_IN)
#define HWIO_PCIE_GEN3_LANE_SKEW_REG_DISABLE_LANE_TO_LANE_DESKEW_BMSK                                                    0x80000000
#define HWIO_PCIE_GEN3_LANE_SKEW_REG_DISABLE_LANE_TO_LANE_DESKEW_SHFT                                                          0x1f
#define HWIO_PCIE_GEN3_LANE_SKEW_REG_ACK_NAK_DISABLE_BMSK                                                                 0x2000000
#define HWIO_PCIE_GEN3_LANE_SKEW_REG_ACK_NAK_DISABLE_SHFT                                                                      0x19
#define HWIO_PCIE_GEN3_LANE_SKEW_REG_FLOW_CTRL_DISABLE_BMSK                                                               0x1000000
#define HWIO_PCIE_GEN3_LANE_SKEW_REG_FLOW_CTRL_DISABLE_SHFT                                                                    0x18
#define HWIO_PCIE_GEN3_LANE_SKEW_REG_INSERT_LANE_SKEW_BMSK                                                                 0xffffff
#define HWIO_PCIE_GEN3_LANE_SKEW_REG_INSERT_LANE_SKEW_SHFT                                                                      0x0

#define HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000718)
#define HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000718)
#define HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_RMSK                                                                      0x1fffc0ff
#define HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_ADDR, HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_RMSK)
#define HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_ADDR, m)
#define HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_ADDR,v)
#define HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_ADDR,m,v,HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_IN)
#define HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_UPDATE_FREQ_TIMER_BMSK                                                    0x1f000000
#define HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_UPDATE_FREQ_TIMER_SHFT                                                          0x18
#define HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_ACK_NAK_BMSK                                                      0xf80000
#define HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_ACK_NAK_SHFT                                                          0x13
#define HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_REPLAY_TIMER_BMSK                                                  0x7c000
#define HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_REPLAY_TIMER_SHFT                                                      0xe
#define HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_MAX_FUNC_NUM_BMSK                                                               0xff
#define HWIO_PCIE_GEN3_TIMER_CTRL_MAX_FUNC_NUM_MAX_FUNC_NUM_SHFT                                                                0x0

#define HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000071c)
#define HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000071c)
#define HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_ADDR, HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_RMSK)
#define HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_ADDR, m)
#define HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_ADDR,v)
#define HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_ADDR,m,v,HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_IN)
#define HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_MASK_RADM_1_BMSK                                                        0xffff0000
#define HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_MASK_RADM_1_SHFT                                                              0x10
#define HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_DISABLE_FC_WD_TIMER_BMSK                                                    0x8000
#define HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_DISABLE_FC_WD_TIMER_SHFT                                                       0xf
#define HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_EIDLE_TIMER_BMSK                                                            0x7800
#define HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_EIDLE_TIMER_SHFT                                                               0xb
#define HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_SKP_INT_VAL_BMSK                                                             0x7ff
#define HWIO_PCIE_GEN3_SYMBOL_TIMER_FILTER_1_REG_SKP_INT_VAL_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_FILTER_MASK_REG_2_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000720)
#define HWIO_PCIE_GEN3_FILTER_MASK_REG_2_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000720)
#define HWIO_PCIE_GEN3_FILTER_MASK_REG_2_RMSK                                                                            0xffffffff
#define HWIO_PCIE_GEN3_FILTER_MASK_REG_2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_FILTER_MASK_REG_2_ADDR, HWIO_PCIE_GEN3_FILTER_MASK_REG_2_RMSK)
#define HWIO_PCIE_GEN3_FILTER_MASK_REG_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_FILTER_MASK_REG_2_ADDR, m)
#define HWIO_PCIE_GEN3_FILTER_MASK_REG_2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_FILTER_MASK_REG_2_ADDR,v)
#define HWIO_PCIE_GEN3_FILTER_MASK_REG_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_FILTER_MASK_REG_2_ADDR,m,v,HWIO_PCIE_GEN3_FILTER_MASK_REG_2_IN)
#define HWIO_PCIE_GEN3_FILTER_MASK_REG_2_MASK_RADM_2_BMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_FILTER_MASK_REG_2_MASK_RADM_2_SHFT                                                                       0x0

#define HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000724)
#define HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OFFS                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000724)
#define HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_RMSK                                                       0xffffffff
#define HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR, HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_RMSK)
#define HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR,m,v,HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_IN)
#define HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_RSVDP_1_BMSK                                               0xfffffffe
#define HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_RSVDP_1_SHFT                                                      0x1
#define HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OB_RD_SPLIT_BURST_EN_BMSK                                         0x1
#define HWIO_PCIE_GEN3_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OB_RD_SPLIT_BURST_EN_SHFT                                         0x0

#define HWIO_PCIE_GEN3_DEBUG_REG_0_ADDR                                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000728)
#define HWIO_PCIE_GEN3_DEBUG_REG_0_OFFS                                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000728)
#define HWIO_PCIE_GEN3_DEBUG_REG_0_RMSK                                                                                  0xffffffff
#define HWIO_PCIE_GEN3_DEBUG_REG_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DEBUG_REG_0_ADDR, HWIO_PCIE_GEN3_DEBUG_REG_0_RMSK)
#define HWIO_PCIE_GEN3_DEBUG_REG_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DEBUG_REG_0_ADDR, m)
#define HWIO_PCIE_GEN3_DEBUG_REG_0_DEB_REG_0_BMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_DEBUG_REG_0_DEB_REG_0_SHFT                                                                               0x0

#define HWIO_PCIE_GEN3_DEBUG_REG_1_ADDR                                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000072c)
#define HWIO_PCIE_GEN3_DEBUG_REG_1_OFFS                                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000072c)
#define HWIO_PCIE_GEN3_DEBUG_REG_1_RMSK                                                                                  0xffffffff
#define HWIO_PCIE_GEN3_DEBUG_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DEBUG_REG_1_ADDR, HWIO_PCIE_GEN3_DEBUG_REG_1_RMSK)
#define HWIO_PCIE_GEN3_DEBUG_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DEBUG_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_DEBUG_REG_1_DEB_REG_1_BMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_DEBUG_REG_1_DEB_REG_1_SHFT                                                                               0x0

#define HWIO_PCIE_GEN3_TX_P_FC_CREDIT_STATUS_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000730)
#define HWIO_PCIE_GEN3_TX_P_FC_CREDIT_STATUS_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000730)
#define HWIO_PCIE_GEN3_TX_P_FC_CREDIT_STATUS_RMSK                                                                           0xfffff
#define HWIO_PCIE_GEN3_TX_P_FC_CREDIT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TX_P_FC_CREDIT_STATUS_ADDR, HWIO_PCIE_GEN3_TX_P_FC_CREDIT_STATUS_RMSK)
#define HWIO_PCIE_GEN3_TX_P_FC_CREDIT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TX_P_FC_CREDIT_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_TX_P_FC_CREDIT_STATUS_TX_P_HEADER_FC_CREDIT_BMSK                                                     0xff000
#define HWIO_PCIE_GEN3_TX_P_FC_CREDIT_STATUS_TX_P_HEADER_FC_CREDIT_SHFT                                                         0xc
#define HWIO_PCIE_GEN3_TX_P_FC_CREDIT_STATUS_TX_P_DATA_FC_CREDIT_BMSK                                                         0xfff
#define HWIO_PCIE_GEN3_TX_P_FC_CREDIT_STATUS_TX_P_DATA_FC_CREDIT_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_TX_NP_FC_CREDIT_STATUS_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000734)
#define HWIO_PCIE_GEN3_TX_NP_FC_CREDIT_STATUS_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000734)
#define HWIO_PCIE_GEN3_TX_NP_FC_CREDIT_STATUS_RMSK                                                                          0xfffff
#define HWIO_PCIE_GEN3_TX_NP_FC_CREDIT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TX_NP_FC_CREDIT_STATUS_ADDR, HWIO_PCIE_GEN3_TX_NP_FC_CREDIT_STATUS_RMSK)
#define HWIO_PCIE_GEN3_TX_NP_FC_CREDIT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TX_NP_FC_CREDIT_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_TX_NP_FC_CREDIT_STATUS_TX_NP_HEADER_FC_CREDIT_BMSK                                                   0xff000
#define HWIO_PCIE_GEN3_TX_NP_FC_CREDIT_STATUS_TX_NP_HEADER_FC_CREDIT_SHFT                                                       0xc
#define HWIO_PCIE_GEN3_TX_NP_FC_CREDIT_STATUS_TX_NP_DATA_FC_CREDIT_BMSK                                                       0xfff
#define HWIO_PCIE_GEN3_TX_NP_FC_CREDIT_STATUS_TX_NP_DATA_FC_CREDIT_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_TX_CPL_FC_CREDIT_STATUS_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000738)
#define HWIO_PCIE_GEN3_TX_CPL_FC_CREDIT_STATUS_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000738)
#define HWIO_PCIE_GEN3_TX_CPL_FC_CREDIT_STATUS_RMSK                                                                         0xfffff
#define HWIO_PCIE_GEN3_TX_CPL_FC_CREDIT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TX_CPL_FC_CREDIT_STATUS_ADDR, HWIO_PCIE_GEN3_TX_CPL_FC_CREDIT_STATUS_RMSK)
#define HWIO_PCIE_GEN3_TX_CPL_FC_CREDIT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TX_CPL_FC_CREDIT_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_TX_CPL_FC_CREDIT_STATUS_TX_CPL_HEADER_FC_CREDIT_BMSK                                                 0xff000
#define HWIO_PCIE_GEN3_TX_CPL_FC_CREDIT_STATUS_TX_CPL_HEADER_FC_CREDIT_SHFT                                                     0xc
#define HWIO_PCIE_GEN3_TX_CPL_FC_CREDIT_STATUS_TX_CPL_DATA_FC_CREDIT_BMSK                                                     0xfff
#define HWIO_PCIE_GEN3_TX_CPL_FC_CREDIT_STATUS_TX_CPL_DATA_FC_CREDIT_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_Q_STATUS_ADDR                                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000073c)
#define HWIO_PCIE_GEN3_Q_STATUS_OFFS                                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000073c)
#define HWIO_PCIE_GEN3_Q_STATUS_RMSK                                                                                     0x9fff0007
#define HWIO_PCIE_GEN3_Q_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_Q_STATUS_ADDR, HWIO_PCIE_GEN3_Q_STATUS_RMSK)
#define HWIO_PCIE_GEN3_Q_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_Q_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_Q_STATUS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_Q_STATUS_ADDR,v)
#define HWIO_PCIE_GEN3_Q_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_Q_STATUS_ADDR,m,v,HWIO_PCIE_GEN3_Q_STATUS_IN)
#define HWIO_PCIE_GEN3_Q_STATUS_TIMER_MOD_FLOW_CONTROL_EN_BMSK                                                           0x80000000
#define HWIO_PCIE_GEN3_Q_STATUS_TIMER_MOD_FLOW_CONTROL_EN_SHFT                                                                 0x1f
#define HWIO_PCIE_GEN3_Q_STATUS_TIMER_MOD_FLOW_CONTROL_BMSK                                                              0x1fff0000
#define HWIO_PCIE_GEN3_Q_STATUS_TIMER_MOD_FLOW_CONTROL_SHFT                                                                    0x10
#define HWIO_PCIE_GEN3_Q_STATUS_RX_QUEUE_NON_EMPTY_BMSK                                                                         0x4
#define HWIO_PCIE_GEN3_Q_STATUS_RX_QUEUE_NON_EMPTY_SHFT                                                                         0x2
#define HWIO_PCIE_GEN3_Q_STATUS_TX_RETRY_BUFFER_NE_BMSK                                                                         0x2
#define HWIO_PCIE_GEN3_Q_STATUS_TX_RETRY_BUFFER_NE_SHFT                                                                         0x1
#define HWIO_PCIE_GEN3_Q_STATUS_RX_TLP_FC_CREDIT_NON_RETURN_BMSK                                                                0x1
#define HWIO_PCIE_GEN3_Q_STATUS_RX_TLP_FC_CREDIT_NON_RETURN_SHFT                                                                0x0

#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_1_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000740)
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_1_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000740)
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_1_RMSK                                                                             0xffffffff
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC_TX_ARBI_REG_1_ADDR, HWIO_PCIE_GEN3_VC_TX_ARBI_REG_1_RMSK)
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC_TX_ARBI_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_3_BMSK                                                             0xff000000
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_3_SHFT                                                                   0x18
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_2_BMSK                                                               0xff0000
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_2_SHFT                                                                   0x10
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_1_BMSK                                                                 0xff00
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_1_SHFT                                                                    0x8
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_0_BMSK                                                                   0xff
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_0_SHFT                                                                    0x0

#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_2_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000744)
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_2_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000744)
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_2_RMSK                                                                             0xffffffff
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC_TX_ARBI_REG_2_ADDR, HWIO_PCIE_GEN3_VC_TX_ARBI_REG_2_RMSK)
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC_TX_ARBI_REG_2_ADDR, m)
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_7_BMSK                                                             0xff000000
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_7_SHFT                                                                   0x18
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_6_BMSK                                                               0xff0000
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_6_SHFT                                                                   0x10
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_5_BMSK                                                                 0xff00
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_5_SHFT                                                                    0x8
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_4_BMSK                                                                   0xff
#define HWIO_PCIE_GEN3_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_4_SHFT                                                                    0x0

#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_ADDR                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000748)
#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_OFFS                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000748)
#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_RMSK                                                                              0xc0efffff
#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_VC_ORDERING_RX_Q_BMSK                                                             0x80000000
#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_VC_ORDERING_RX_Q_SHFT                                                                   0x1f
#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_TLP_TYPE_ORDERING_VC0_BMSK                                                        0x40000000
#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_TLP_TYPE_ORDERING_VC0_SHFT                                                              0x1e
#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_VC0_P_TLP_Q_MODE_BMSK                                                               0xe00000
#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_VC0_P_TLP_Q_MODE_SHFT                                                                   0x15
#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_VC0_P_HEADER_CREDIT_BMSK                                                             0xff000
#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_VC0_P_HEADER_CREDIT_SHFT                                                                 0xc
#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_VC0_P_DATA_CREDIT_BMSK                                                                 0xfff
#define HWIO_PCIE_GEN3_VC0_P_RX_Q_CTRL_VC0_P_DATA_CREDIT_SHFT                                                                   0x0

#define HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000074c)
#define HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000074c)
#define HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_RMSK                                                                               0xefffff
#define HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_VC0_NP_TLP_Q_MODE_BMSK                                                             0xe00000
#define HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_VC0_NP_TLP_Q_MODE_SHFT                                                                 0x15
#define HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_VC0_NP_HEADER_CREDIT_BMSK                                                           0xff000
#define HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_VC0_NP_HEADER_CREDIT_SHFT                                                               0xc
#define HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_VC0_NP_DATA_CREDIT_BMSK                                                               0xfff
#define HWIO_PCIE_GEN3_VC0_NP_RX_Q_CTRL_VC0_NP_DATA_CREDIT_SHFT                                                                 0x0

#define HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000750)
#define HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000750)
#define HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_RMSK                                                                              0xefffff
#define HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_VC0_CPL_TLP_Q_MODE_BMSK                                                           0xe00000
#define HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_VC0_CPL_TLP_Q_MODE_SHFT                                                               0x15
#define HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_VC0_CPL_HEADER_CREDIT_BMSK                                                         0xff000
#define HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_VC0_CPL_HEADER_CREDIT_SHFT                                                             0xc
#define HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_VC0_CPL_DATA_CREDIT_BMSK                                                             0xfff
#define HWIO_PCIE_GEN3_VC0_CPL_RX_Q_CTRL_VC0_CPL_DATA_CREDIT_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_VC1_P_RX_Q_CTRL_ADDR                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000754)
#define HWIO_PCIE_GEN3_VC1_P_RX_Q_CTRL_OFFS                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000754)
#define HWIO_PCIE_GEN3_VC1_P_RX_Q_CTRL_RMSK                                                                              0xffffffff
#define HWIO_PCIE_GEN3_VC1_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC1_P_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC1_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC1_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC1_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC1_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC1_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC1_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC1_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC1_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC1_P_RX_Q_CTRL_VC1_P_RX_Q_CTRL_BMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_VC1_P_RX_Q_CTRL_VC1_P_RX_Q_CTRL_SHFT                                                                     0x0

#define HWIO_PCIE_GEN3_VC1_NP_RX_Q_CTRL_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000758)
#define HWIO_PCIE_GEN3_VC1_NP_RX_Q_CTRL_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000758)
#define HWIO_PCIE_GEN3_VC1_NP_RX_Q_CTRL_RMSK                                                                             0xffffffff
#define HWIO_PCIE_GEN3_VC1_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC1_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC1_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC1_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC1_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC1_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC1_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC1_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC1_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC1_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC1_NP_RX_Q_CTRL_VC1_NP_RX_Q_CTRL_BMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_VC1_NP_RX_Q_CTRL_VC1_NP_RX_Q_CTRL_SHFT                                                                   0x0

#define HWIO_PCIE_GEN3_VC1_CPL_RX_Q_CTRL_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000075c)
#define HWIO_PCIE_GEN3_VC1_CPL_RX_Q_CTRL_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000075c)
#define HWIO_PCIE_GEN3_VC1_CPL_RX_Q_CTRL_RMSK                                                                            0xffffffff
#define HWIO_PCIE_GEN3_VC1_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC1_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC1_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC1_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC1_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC1_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC1_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC1_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC1_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC1_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC1_CPL_RX_Q_CTRL_VC1_CPL_RX_Q_CTRL_BMSK                                                          0xffffffff
#define HWIO_PCIE_GEN3_VC1_CPL_RX_Q_CTRL_VC1_CPL_RX_Q_CTRL_SHFT                                                                 0x0

#define HWIO_PCIE_GEN3_VC2_P_RX_Q_CTRL_ADDR                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000760)
#define HWIO_PCIE_GEN3_VC2_P_RX_Q_CTRL_OFFS                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000760)
#define HWIO_PCIE_GEN3_VC2_P_RX_Q_CTRL_RMSK                                                                              0xffffffff
#define HWIO_PCIE_GEN3_VC2_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC2_P_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC2_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC2_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC2_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC2_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC2_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC2_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC2_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC2_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC2_P_RX_Q_CTRL_VC2_P_RX_Q_CTRL_BMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_VC2_P_RX_Q_CTRL_VC2_P_RX_Q_CTRL_SHFT                                                                     0x0

#define HWIO_PCIE_GEN3_VC2_NP_RX_Q_CTRL_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000764)
#define HWIO_PCIE_GEN3_VC2_NP_RX_Q_CTRL_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000764)
#define HWIO_PCIE_GEN3_VC2_NP_RX_Q_CTRL_RMSK                                                                             0xffffffff
#define HWIO_PCIE_GEN3_VC2_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC2_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC2_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC2_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC2_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC2_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC2_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC2_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC2_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC2_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC2_NP_RX_Q_CTRL_VC2_NP_RX_Q_CTRL_BMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_VC2_NP_RX_Q_CTRL_VC2_NP_RX_Q_CTRL_SHFT                                                                   0x0

#define HWIO_PCIE_GEN3_VC2_CPL_RX_Q_CTRL_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000768)
#define HWIO_PCIE_GEN3_VC2_CPL_RX_Q_CTRL_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000768)
#define HWIO_PCIE_GEN3_VC2_CPL_RX_Q_CTRL_RMSK                                                                            0xffffffff
#define HWIO_PCIE_GEN3_VC2_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC2_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC2_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC2_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC2_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC2_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC2_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC2_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC2_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC2_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC2_CPL_RX_Q_CTRL_VC2_CPL_RX_Q_CTRL_BMSK                                                          0xffffffff
#define HWIO_PCIE_GEN3_VC2_CPL_RX_Q_CTRL_VC2_CPL_RX_Q_CTRL_SHFT                                                                 0x0

#define HWIO_PCIE_GEN3_VC3_P_RX_Q_CTRL_ADDR                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000076c)
#define HWIO_PCIE_GEN3_VC3_P_RX_Q_CTRL_OFFS                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000076c)
#define HWIO_PCIE_GEN3_VC3_P_RX_Q_CTRL_RMSK                                                                              0xffffffff
#define HWIO_PCIE_GEN3_VC3_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC3_P_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC3_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC3_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC3_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC3_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC3_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC3_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC3_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC3_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC3_P_RX_Q_CTRL_VC3_P_RX_Q_CTRL_BMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_VC3_P_RX_Q_CTRL_VC3_P_RX_Q_CTRL_SHFT                                                                     0x0

#define HWIO_PCIE_GEN3_VC3_NP_RX_Q_CTRL_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000770)
#define HWIO_PCIE_GEN3_VC3_NP_RX_Q_CTRL_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000770)
#define HWIO_PCIE_GEN3_VC3_NP_RX_Q_CTRL_RMSK                                                                             0xffffffff
#define HWIO_PCIE_GEN3_VC3_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC3_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC3_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC3_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC3_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC3_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC3_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC3_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC3_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC3_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC3_NP_RX_Q_CTRL_VC3_NP_RX_Q_CTRL_BMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_VC3_NP_RX_Q_CTRL_VC3_NP_RX_Q_CTRL_SHFT                                                                   0x0

#define HWIO_PCIE_GEN3_VC3_CPL_RX_Q_CTRL_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000774)
#define HWIO_PCIE_GEN3_VC3_CPL_RX_Q_CTRL_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000774)
#define HWIO_PCIE_GEN3_VC3_CPL_RX_Q_CTRL_RMSK                                                                            0xffffffff
#define HWIO_PCIE_GEN3_VC3_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC3_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC3_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC3_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC3_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC3_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC3_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC3_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC3_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC3_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC3_CPL_RX_Q_CTRL_VC3_CPL_RX_Q_CTRL_BMSK                                                          0xffffffff
#define HWIO_PCIE_GEN3_VC3_CPL_RX_Q_CTRL_VC3_CPL_RX_Q_CTRL_SHFT                                                                 0x0

#define HWIO_PCIE_GEN3_VC4_P_RX_Q_CTRL_ADDR                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000778)
#define HWIO_PCIE_GEN3_VC4_P_RX_Q_CTRL_OFFS                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000778)
#define HWIO_PCIE_GEN3_VC4_P_RX_Q_CTRL_RMSK                                                                              0xffffffff
#define HWIO_PCIE_GEN3_VC4_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC4_P_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC4_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC4_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC4_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC4_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC4_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC4_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC4_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC4_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC4_P_RX_Q_CTRL_VC4_P_RX_Q_CTRL_BMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_VC4_P_RX_Q_CTRL_VC4_P_RX_Q_CTRL_SHFT                                                                     0x0

#define HWIO_PCIE_GEN3_VC4_NP_RX_Q_CTRL_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000077c)
#define HWIO_PCIE_GEN3_VC4_NP_RX_Q_CTRL_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000077c)
#define HWIO_PCIE_GEN3_VC4_NP_RX_Q_CTRL_RMSK                                                                             0xffffffff
#define HWIO_PCIE_GEN3_VC4_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC4_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC4_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC4_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC4_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC4_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC4_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC4_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC4_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC4_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC4_NP_RX_Q_CTRL_VC4_NP_RX_Q_CTRL_BMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_VC4_NP_RX_Q_CTRL_VC4_NP_RX_Q_CTRL_SHFT                                                                   0x0

#define HWIO_PCIE_GEN3_VC4_CPL_RX_Q_CTRL_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000780)
#define HWIO_PCIE_GEN3_VC4_CPL_RX_Q_CTRL_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000780)
#define HWIO_PCIE_GEN3_VC4_CPL_RX_Q_CTRL_RMSK                                                                            0xffffffff
#define HWIO_PCIE_GEN3_VC4_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC4_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC4_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC4_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC4_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC4_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC4_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC4_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC4_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC4_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC4_CPL_RX_Q_CTRL_VC4_CPL_RX_Q_CTRL_BMSK                                                          0xffffffff
#define HWIO_PCIE_GEN3_VC4_CPL_RX_Q_CTRL_VC4_CPL_RX_Q_CTRL_SHFT                                                                 0x0

#define HWIO_PCIE_GEN3_VC5_P_RX_Q_CTRL_ADDR                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000784)
#define HWIO_PCIE_GEN3_VC5_P_RX_Q_CTRL_OFFS                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000784)
#define HWIO_PCIE_GEN3_VC5_P_RX_Q_CTRL_RMSK                                                                              0xffffffff
#define HWIO_PCIE_GEN3_VC5_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC5_P_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC5_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC5_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC5_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC5_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC5_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC5_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC5_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC5_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC5_P_RX_Q_CTRL_VC5_P_RX_Q_CTRL_BMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_VC5_P_RX_Q_CTRL_VC5_P_RX_Q_CTRL_SHFT                                                                     0x0

#define HWIO_PCIE_GEN3_VC5_NP_RX_Q_CTRL_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000788)
#define HWIO_PCIE_GEN3_VC5_NP_RX_Q_CTRL_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000788)
#define HWIO_PCIE_GEN3_VC5_NP_RX_Q_CTRL_RMSK                                                                             0xffffffff
#define HWIO_PCIE_GEN3_VC5_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC5_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC5_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC5_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC5_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC5_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC5_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC5_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC5_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC5_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC5_NP_RX_Q_CTRL_VC5_NP_RX_Q_CTRL_BMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_VC5_NP_RX_Q_CTRL_VC5_NP_RX_Q_CTRL_SHFT                                                                   0x0

#define HWIO_PCIE_GEN3_VC5_CPL_RX_Q_CTRL_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000078c)
#define HWIO_PCIE_GEN3_VC5_CPL_RX_Q_CTRL_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000078c)
#define HWIO_PCIE_GEN3_VC5_CPL_RX_Q_CTRL_RMSK                                                                            0xffffffff
#define HWIO_PCIE_GEN3_VC5_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC5_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC5_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC5_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC5_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC5_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC5_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC5_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC5_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC5_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC5_CPL_RX_Q_CTRL_VC5_CPL_RX_Q_CTRL_BMSK                                                          0xffffffff
#define HWIO_PCIE_GEN3_VC5_CPL_RX_Q_CTRL_VC5_CPL_RX_Q_CTRL_SHFT                                                                 0x0

#define HWIO_PCIE_GEN3_VC6_P_RX_Q_CTRL_ADDR                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000790)
#define HWIO_PCIE_GEN3_VC6_P_RX_Q_CTRL_OFFS                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000790)
#define HWIO_PCIE_GEN3_VC6_P_RX_Q_CTRL_RMSK                                                                              0xffffffff
#define HWIO_PCIE_GEN3_VC6_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC6_P_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC6_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC6_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC6_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC6_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC6_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC6_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC6_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC6_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC6_P_RX_Q_CTRL_VC6_P_RX_Q_CTRL_BMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_VC6_P_RX_Q_CTRL_VC6_P_RX_Q_CTRL_SHFT                                                                     0x0

#define HWIO_PCIE_GEN3_VC6_NP_RX_Q_CTRL_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000794)
#define HWIO_PCIE_GEN3_VC6_NP_RX_Q_CTRL_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000794)
#define HWIO_PCIE_GEN3_VC6_NP_RX_Q_CTRL_RMSK                                                                             0xffffffff
#define HWIO_PCIE_GEN3_VC6_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC6_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC6_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC6_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC6_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC6_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC6_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC6_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC6_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC6_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC6_NP_RX_Q_CTRL_VC6_NP_RX_Q_CTRL_BMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_VC6_NP_RX_Q_CTRL_VC6_NP_RX_Q_CTRL_SHFT                                                                   0x0

#define HWIO_PCIE_GEN3_VC6_CPL_RX_Q_CTRL_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000798)
#define HWIO_PCIE_GEN3_VC6_CPL_RX_Q_CTRL_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000798)
#define HWIO_PCIE_GEN3_VC6_CPL_RX_Q_CTRL_RMSK                                                                            0xffffffff
#define HWIO_PCIE_GEN3_VC6_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC6_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC6_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC6_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC6_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC6_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC6_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC6_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC6_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC6_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC6_CPL_RX_Q_CTRL_VC6_CPL_RX_Q_CTRL_BMSK                                                          0xffffffff
#define HWIO_PCIE_GEN3_VC6_CPL_RX_Q_CTRL_VC6_CPL_RX_Q_CTRL_SHFT                                                                 0x0

#define HWIO_PCIE_GEN3_VC7_P_RX_Q_CTRL_ADDR                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000079c)
#define HWIO_PCIE_GEN3_VC7_P_RX_Q_CTRL_OFFS                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000079c)
#define HWIO_PCIE_GEN3_VC7_P_RX_Q_CTRL_RMSK                                                                              0xffffffff
#define HWIO_PCIE_GEN3_VC7_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC7_P_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC7_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC7_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC7_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC7_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC7_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC7_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC7_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC7_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC7_P_RX_Q_CTRL_VC7_P_RX_Q_CTRL_BMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_VC7_P_RX_Q_CTRL_VC7_P_RX_Q_CTRL_SHFT                                                                     0x0

#define HWIO_PCIE_GEN3_VC7_NP_RX_Q_CTRL_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000007a0)
#define HWIO_PCIE_GEN3_VC7_NP_RX_Q_CTRL_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000007a0)
#define HWIO_PCIE_GEN3_VC7_NP_RX_Q_CTRL_RMSK                                                                             0xffffffff
#define HWIO_PCIE_GEN3_VC7_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC7_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC7_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC7_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC7_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC7_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC7_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC7_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC7_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC7_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC7_NP_RX_Q_CTRL_VC7_NP_RX_Q_CTRL_BMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_VC7_NP_RX_Q_CTRL_VC7_NP_RX_Q_CTRL_SHFT                                                                   0x0

#define HWIO_PCIE_GEN3_VC7_CPL_RX_Q_CTRL_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000007a4)
#define HWIO_PCIE_GEN3_VC7_CPL_RX_Q_CTRL_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000007a4)
#define HWIO_PCIE_GEN3_VC7_CPL_RX_Q_CTRL_RMSK                                                                            0xffffffff
#define HWIO_PCIE_GEN3_VC7_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_VC7_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_VC7_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_VC7_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_VC7_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_VC7_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_VC7_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_VC7_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_VC7_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_VC7_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_VC7_CPL_RX_Q_CTRL_VC7_CPL_RX_Q_CTRL_BMSK                                                          0xffffffff
#define HWIO_PCIE_GEN3_VC7_CPL_RX_Q_CTRL_VC7_CPL_RX_Q_CTRL_SHFT                                                                 0x0

#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_ADDR                                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000080c)
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_OFFS                                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000080c)
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_RMSK                                                                                  0x1fffff
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_GEN2_CTRL_REG_ADDR, HWIO_PCIE_GEN3_GEN2_CTRL_REG_RMSK)
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_GEN2_CTRL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_GEN2_CTRL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_GEN2_CTRL_REG_ADDR,m,v,HWIO_PCIE_GEN3_GEN2_CTRL_REG_IN)
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_SEL_DEEMPHASIS_BMSK                                                                   0x100000
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_SEL_DEEMPHASIS_SHFT                                                                       0x14
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_CONFIG_TX_COMP_RX_BMSK                                                                 0x80000
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_CONFIG_TX_COMP_RX_SHFT                                                                    0x13
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_CONFIG_PHY_TX_CHANGE_BMSK                                                              0x40000
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_CONFIG_PHY_TX_CHANGE_SHFT                                                                 0x12
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_DIRECT_SPEED_CHANGE_BMSK                                                               0x20000
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_DIRECT_SPEED_CHANGE_SHFT                                                                  0x11
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_NUM_OF_LANES_BMSK                                                                      0x1ff00
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_NUM_OF_LANES_SHFT                                                                          0x8
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_FAST_TRAINING_SEQ_BMSK                                                                    0xff
#define HWIO_PCIE_GEN3_GEN2_CTRL_REG_FAST_TRAINING_SEQ_SHFT                                                                     0x0

#define HWIO_PCIE_GEN3_PHY_STATUS_REG_ADDR                                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000810)
#define HWIO_PCIE_GEN3_PHY_STATUS_REG_OFFS                                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000810)
#define HWIO_PCIE_GEN3_PHY_STATUS_REG_RMSK                                                                               0xffffffff
#define HWIO_PCIE_GEN3_PHY_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PHY_STATUS_REG_ADDR, HWIO_PCIE_GEN3_PHY_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_PHY_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PHY_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_PHY_STATUS_REG_PHY_STATUS_BMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_PHY_STATUS_REG_PHY_STATUS_SHFT                                                                           0x0

#define HWIO_PCIE_GEN3_PHY_CONTROL_REG_ADDR                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000814)
#define HWIO_PCIE_GEN3_PHY_CONTROL_REG_OFFS                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000814)
#define HWIO_PCIE_GEN3_PHY_CONTROL_REG_RMSK                                                                              0xffffffff
#define HWIO_PCIE_GEN3_PHY_CONTROL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PHY_CONTROL_REG_ADDR, HWIO_PCIE_GEN3_PHY_CONTROL_REG_RMSK)
#define HWIO_PCIE_GEN3_PHY_CONTROL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PHY_CONTROL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_PHY_CONTROL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PHY_CONTROL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_PHY_CONTROL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PHY_CONTROL_REG_ADDR,m,v,HWIO_PCIE_GEN3_PHY_CONTROL_REG_IN)
#define HWIO_PCIE_GEN3_PHY_CONTROL_REG_PHY_CONTROL_BMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_PHY_CONTROL_REG_PHY_CONTROL_SHFT                                                                         0x0

#define HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_0_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000818)
#define HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_0_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000818)
#define HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_0_RMSK                                                                            0xff07
#define HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_0_ADDR, HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_0_RMSK)
#define HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_0_ADDR, m)
#define HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_0_REMOTE_MAX_BRIDGE_TAG_BMSK                                                      0xff00
#define HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_0_REMOTE_MAX_BRIDGE_TAG_SHFT                                                         0x8
#define HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_0_REMOTE_READ_REQ_SIZE_BMSK                                                          0x7
#define HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_0_REMOTE_READ_REQ_SIZE_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_1_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000081c)
#define HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_1_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000081c)
#define HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_1_RMSK                                                                               0x1
#define HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_1_ADDR, HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_1_RMSK)
#define HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_1_RESIZE_MASTER_RESPONSE_BMSK                                                        0x1
#define HWIO_PCIE_GEN3_AXI_MASTER_CTRL_REG_1_RESIZE_MASTER_RESPONSE_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_ADDR_REG_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000820)
#define HWIO_PCIE_GEN3_MSI_CTRL_ADDR_REG_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000820)
#define HWIO_PCIE_GEN3_MSI_CTRL_ADDR_REG_RMSK                                                                            0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_ADDR_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_ADDR_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_ADDR_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_ADDR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_ADDR_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_ADDR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_ADDR_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_ADDR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_ADDR_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_ADDR_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_ADDR_REG_MSI_CTRL_ADDR_BMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_ADDR_REG_MSI_CTRL_ADDR_SHFT                                                                     0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_UPPER_ADDR_REG_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000824)
#define HWIO_PCIE_GEN3_MSI_CTRL_UPPER_ADDR_REG_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000824)
#define HWIO_PCIE_GEN3_MSI_CTRL_UPPER_ADDR_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_UPPER_ADDR_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_UPPER_ADDR_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_UPPER_ADDR_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_UPPER_ADDR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_UPPER_ADDR_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_UPPER_ADDR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_UPPER_ADDR_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_UPPER_ADDR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_UPPER_ADDR_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_UPPER_ADDR_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_UPPER_ADDR_REG_MSI_CTRL_UPPER_ADDR_BMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_UPPER_ADDR_REG_MSI_CTRL_UPPER_ADDR_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_EN_REG_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000828)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_EN_REG_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000828)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_EN_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_0_EN_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_0_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_0_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_0_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_0_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_0_EN_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_EN_REG_MSI_CTRL_INT_0_EN_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_EN_REG_MSI_CTRL_INT_0_EN_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_MASK_REG_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000082c)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_MASK_REG_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000082c)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_MASK_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_0_MASK_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_0_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_0_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_0_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_0_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_0_MASK_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_MASK_REG_MSI_CTRL_INT_0_MASK_BMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_MASK_REG_MSI_CTRL_INT_0_MASK_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_STATUS_REG_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000830)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_STATUS_REG_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000830)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_STATUS_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_0_STATUS_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_0_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_0_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_0_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_0_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_0_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_STATUS_REG_MSI_CTRL_INT_0_STATUS_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_0_STATUS_REG_MSI_CTRL_INT_0_STATUS_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_EN_REG_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000834)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_EN_REG_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000834)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_EN_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_1_EN_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_1_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_1_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_1_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_1_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_1_EN_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_EN_REG_MSI_CTRL_INT_1_EN_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_EN_REG_MSI_CTRL_INT_1_EN_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_MASK_REG_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000838)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_MASK_REG_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000838)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_MASK_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_1_MASK_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_1_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_1_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_1_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_1_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_1_MASK_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_MASK_REG_MSI_CTRL_INT_1_MASK_BMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_MASK_REG_MSI_CTRL_INT_1_MASK_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_STATUS_REG_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000083c)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_STATUS_REG_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000083c)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_STATUS_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_1_STATUS_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_1_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_1_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_1_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_1_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_1_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_STATUS_REG_MSI_CTRL_INT_1_STATUS_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_1_STATUS_REG_MSI_CTRL_INT_1_STATUS_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_EN_REG_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000840)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_EN_REG_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000840)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_EN_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_2_EN_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_2_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_2_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_2_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_2_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_2_EN_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_EN_REG_MSI_CTRL_INT_2_EN_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_EN_REG_MSI_CTRL_INT_2_EN_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_MASK_REG_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000844)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_MASK_REG_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000844)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_MASK_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_2_MASK_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_2_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_2_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_2_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_2_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_2_MASK_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_MASK_REG_MSI_CTRL_INT_2_MASK_BMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_MASK_REG_MSI_CTRL_INT_2_MASK_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_STATUS_REG_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000848)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_STATUS_REG_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000848)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_STATUS_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_2_STATUS_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_2_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_2_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_2_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_2_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_2_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_STATUS_REG_MSI_CTRL_INT_2_STATUS_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_2_STATUS_REG_MSI_CTRL_INT_2_STATUS_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_EN_REG_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000084c)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_EN_REG_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000084c)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_EN_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_3_EN_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_3_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_3_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_3_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_3_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_3_EN_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_EN_REG_MSI_CTRL_INT_3_EN_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_EN_REG_MSI_CTRL_INT_3_EN_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_MASK_REG_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000850)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_MASK_REG_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000850)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_MASK_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_3_MASK_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_3_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_3_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_3_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_3_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_3_MASK_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_MASK_REG_MSI_CTRL_INT_3_MASK_BMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_MASK_REG_MSI_CTRL_INT_3_MASK_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_STATUS_REG_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000854)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_STATUS_REG_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000854)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_STATUS_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_3_STATUS_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_3_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_3_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_3_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_3_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_3_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_STATUS_REG_MSI_CTRL_INT_3_STATUS_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_3_STATUS_REG_MSI_CTRL_INT_3_STATUS_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_EN_REG_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000858)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_EN_REG_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000858)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_EN_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_4_EN_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_4_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_4_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_4_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_4_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_4_EN_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_EN_REG_MSI_CTRL_INT_4_EN_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_EN_REG_MSI_CTRL_INT_4_EN_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_MASK_REG_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000085c)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_MASK_REG_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000085c)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_MASK_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_4_MASK_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_4_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_4_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_4_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_4_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_4_MASK_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_MASK_REG_MSI_CTRL_INT_4_MASK_BMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_MASK_REG_MSI_CTRL_INT_4_MASK_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_STATUS_REG_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000860)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_STATUS_REG_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000860)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_STATUS_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_4_STATUS_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_4_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_4_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_4_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_4_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_4_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_STATUS_REG_MSI_CTRL_INT_4_STATUS_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_4_STATUS_REG_MSI_CTRL_INT_4_STATUS_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_EN_REG_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000864)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_EN_REG_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000864)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_EN_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_5_EN_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_5_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_5_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_5_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_5_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_5_EN_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_EN_REG_MSI_CTRL_INT_5_EN_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_EN_REG_MSI_CTRL_INT_5_EN_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_MASK_REG_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000868)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_MASK_REG_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000868)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_MASK_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_5_MASK_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_5_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_5_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_5_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_5_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_5_MASK_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_MASK_REG_MSI_CTRL_INT_5_MASK_BMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_MASK_REG_MSI_CTRL_INT_5_MASK_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_STATUS_REG_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000086c)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_STATUS_REG_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000086c)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_STATUS_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_5_STATUS_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_5_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_5_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_5_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_5_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_5_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_STATUS_REG_MSI_CTRL_INT_5_STATUS_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_5_STATUS_REG_MSI_CTRL_INT_5_STATUS_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_EN_REG_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000870)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_EN_REG_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000870)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_EN_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_6_EN_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_6_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_6_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_6_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_6_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_6_EN_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_EN_REG_MSI_CTRL_INT_6_EN_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_EN_REG_MSI_CTRL_INT_6_EN_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_MASK_REG_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000874)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_MASK_REG_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000874)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_MASK_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_6_MASK_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_6_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_6_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_6_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_6_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_6_MASK_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_MASK_REG_MSI_CTRL_INT_6_MASK_BMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_MASK_REG_MSI_CTRL_INT_6_MASK_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_STATUS_REG_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000878)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_STATUS_REG_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000878)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_STATUS_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_6_STATUS_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_6_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_6_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_6_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_6_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_6_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_STATUS_REG_MSI_CTRL_INT_6_STATUS_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_6_STATUS_REG_MSI_CTRL_INT_6_STATUS_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_EN_REG_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000087c)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_EN_REG_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000087c)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_EN_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_7_EN_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_7_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_7_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_7_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_7_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_7_EN_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_EN_REG_MSI_CTRL_INT_7_EN_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_EN_REG_MSI_CTRL_INT_7_EN_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_MASK_REG_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000880)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_MASK_REG_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000880)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_MASK_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_7_MASK_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_7_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_7_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_7_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_7_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_7_MASK_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_MASK_REG_MSI_CTRL_INT_7_MASK_BMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_MASK_REG_MSI_CTRL_INT_7_MASK_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_STATUS_REG_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000884)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_STATUS_REG_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000884)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_STATUS_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_7_STATUS_REG_ADDR, HWIO_PCIE_GEN3_MSI_CTRL_INT_7_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_CTRL_INT_7_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_CTRL_INT_7_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_CTRL_INT_7_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_CTRL_INT_7_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_STATUS_REG_MSI_CTRL_INT_7_STATUS_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_MSI_CTRL_INT_7_STATUS_REG_MSI_CTRL_INT_7_STATUS_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_MSI_GPIO_IO_REG_ADDR                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000888)
#define HWIO_PCIE_GEN3_MSI_GPIO_IO_REG_OFFS                                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000888)
#define HWIO_PCIE_GEN3_MSI_GPIO_IO_REG_RMSK                                                                              0xffffffff
#define HWIO_PCIE_GEN3_MSI_GPIO_IO_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_GPIO_IO_REG_ADDR, HWIO_PCIE_GEN3_MSI_GPIO_IO_REG_RMSK)
#define HWIO_PCIE_GEN3_MSI_GPIO_IO_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MSI_GPIO_IO_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MSI_GPIO_IO_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MSI_GPIO_IO_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MSI_GPIO_IO_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MSI_GPIO_IO_REG_ADDR,m,v,HWIO_PCIE_GEN3_MSI_GPIO_IO_REG_IN)
#define HWIO_PCIE_GEN3_MSI_GPIO_IO_REG_MSI_GPIO_REG_BMSK                                                                 0xffffffff
#define HWIO_PCIE_GEN3_MSI_GPIO_IO_REG_MSI_GPIO_REG_SHFT                                                                        0x0

#define HWIO_PCIE_GEN3_GEN3_RELATED_REG_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000890)
#define HWIO_PCIE_GEN3_GEN3_RELATED_REG_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000890)
#define HWIO_PCIE_GEN3_GEN3_RELATED_REG_RMSK                                                                             0xffffffff
#define HWIO_PCIE_GEN3_GEN3_RELATED_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_GEN3_RELATED_REG_ADDR, HWIO_PCIE_GEN3_GEN3_RELATED_REG_RMSK)
#define HWIO_PCIE_GEN3_GEN3_RELATED_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_GEN3_RELATED_REG_ADDR, m)
#define HWIO_PCIE_GEN3_GEN3_RELATED_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_GEN3_RELATED_REG_ADDR,v)
#define HWIO_PCIE_GEN3_GEN3_RELATED_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_GEN3_RELATED_REG_ADDR,m,v,HWIO_PCIE_GEN3_GEN3_RELATED_REG_IN)
#define HWIO_PCIE_GEN3_GEN3_RELATED_REG_GEN3_RELATED_REG_BMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_GEN3_RELATED_REG_GEN3_RELATED_REG_SHFT                                                                   0x0

#define HWIO_PCIE_GEN3_GEN3_EQ_LOCAL_FS_LF_REG_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000894)
#define HWIO_PCIE_GEN3_GEN3_EQ_LOCAL_FS_LF_REG_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000894)
#define HWIO_PCIE_GEN3_GEN3_EQ_LOCAL_FS_LF_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_GEN3_EQ_LOCAL_FS_LF_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_GEN3_EQ_LOCAL_FS_LF_REG_ADDR, HWIO_PCIE_GEN3_GEN3_EQ_LOCAL_FS_LF_REG_RMSK)
#define HWIO_PCIE_GEN3_GEN3_EQ_LOCAL_FS_LF_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_GEN3_EQ_LOCAL_FS_LF_REG_ADDR, m)
#define HWIO_PCIE_GEN3_GEN3_EQ_LOCAL_FS_LF_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_GEN3_EQ_LOCAL_FS_LF_REG_ADDR,v)
#define HWIO_PCIE_GEN3_GEN3_EQ_LOCAL_FS_LF_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_GEN3_EQ_LOCAL_FS_LF_REG_ADDR,m,v,HWIO_PCIE_GEN3_GEN3_EQ_LOCAL_FS_LF_REG_IN)
#define HWIO_PCIE_GEN3_GEN3_EQ_LOCAL_FS_LF_REG_GEN3_EQ_LOCAL_FS_LF_REG_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_GEN3_EQ_LOCAL_FS_LF_REG_GEN3_EQ_LOCAL_FS_LF_REG_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_COEF_MAP_0_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000898)
#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_COEF_MAP_0_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000898)
#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_COEF_MAP_0_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_COEF_MAP_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_GEN3_EQ_PSET_COEF_MAP_0_ADDR, HWIO_PCIE_GEN3_GEN3_EQ_PSET_COEF_MAP_0_RMSK)
#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_COEF_MAP_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_GEN3_EQ_PSET_COEF_MAP_0_ADDR, m)
#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_COEF_MAP_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_GEN3_EQ_PSET_COEF_MAP_0_ADDR,v)
#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_COEF_MAP_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_GEN3_EQ_PSET_COEF_MAP_0_ADDR,m,v,HWIO_PCIE_GEN3_GEN3_EQ_PSET_COEF_MAP_0_IN)
#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_COEF_MAP_0_GEN3_EQ_PSET_COEF_MAP_0_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_COEF_MAP_0_GEN3_EQ_PSET_COEF_MAP_0_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_INDEX_REG_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000089c)
#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_INDEX_REG_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000089c)
#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_INDEX_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_INDEX_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_GEN3_EQ_PSET_INDEX_REG_ADDR, HWIO_PCIE_GEN3_GEN3_EQ_PSET_INDEX_REG_RMSK)
#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_INDEX_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_GEN3_EQ_PSET_INDEX_REG_ADDR, m)
#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_INDEX_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_GEN3_EQ_PSET_INDEX_REG_ADDR,v)
#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_INDEX_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_GEN3_EQ_PSET_INDEX_REG_ADDR,m,v,HWIO_PCIE_GEN3_GEN3_EQ_PSET_INDEX_REG_IN)
#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_INDEX_REG_GEN3_EQ_PSET_INDEX_REG_BMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_GEN3_EQ_PSET_INDEX_REG_GEN3_EQ_PSET_INDEX_REG_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_DUMMY_TYPE1_PF_HIDDEN_REG_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008a0)
#define HWIO_PCIE_GEN3_DUMMY_TYPE1_PF_HIDDEN_REG_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008a0)
#define HWIO_PCIE_GEN3_DUMMY_TYPE1_PF_HIDDEN_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_DUMMY_TYPE1_PF_HIDDEN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DUMMY_TYPE1_PF_HIDDEN_REG_ADDR, HWIO_PCIE_GEN3_DUMMY_TYPE1_PF_HIDDEN_REG_RMSK)
#define HWIO_PCIE_GEN3_DUMMY_TYPE1_PF_HIDDEN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DUMMY_TYPE1_PF_HIDDEN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DUMMY_TYPE1_PF_HIDDEN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DUMMY_TYPE1_PF_HIDDEN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DUMMY_TYPE1_PF_HIDDEN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DUMMY_TYPE1_PF_HIDDEN_REG_ADDR,m,v,HWIO_PCIE_GEN3_DUMMY_TYPE1_PF_HIDDEN_REG_IN)
#define HWIO_PCIE_GEN3_DUMMY_TYPE1_PF_HIDDEN_REG_PF_HIDDEN_REG_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_DUMMY_TYPE1_PF_HIDDEN_REG_PF_HIDDEN_REG_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008a4)
#define HWIO_PCIE_GEN3_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_OFFS                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008a4)
#define HWIO_PCIE_GEN3_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_RMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR, HWIO_PCIE_GEN3_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_BMSK                          0xffffffff
#define HWIO_PCIE_GEN3_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_SHFT                                 0x0

#define HWIO_PCIE_GEN3_GEN3_EQ_CONTROL_REG_ADDR                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008a8)
#define HWIO_PCIE_GEN3_GEN3_EQ_CONTROL_REG_OFFS                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008a8)
#define HWIO_PCIE_GEN3_GEN3_EQ_CONTROL_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_GEN3_GEN3_EQ_CONTROL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_GEN3_EQ_CONTROL_REG_ADDR, HWIO_PCIE_GEN3_GEN3_EQ_CONTROL_REG_RMSK)
#define HWIO_PCIE_GEN3_GEN3_EQ_CONTROL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_GEN3_EQ_CONTROL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_GEN3_EQ_CONTROL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_GEN3_EQ_CONTROL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_GEN3_EQ_CONTROL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_GEN3_EQ_CONTROL_REG_ADDR,m,v,HWIO_PCIE_GEN3_GEN3_EQ_CONTROL_REG_IN)
#define HWIO_PCIE_GEN3_GEN3_EQ_CONTROL_REG_GEN3_EQ_CONTROL_REG_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_GEN3_EQ_CONTROL_REG_GEN3_EQ_CONTROL_REG_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008ac)
#define HWIO_PCIE_GEN3_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_OFFS                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008ac)
#define HWIO_PCIE_GEN3_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_RMSK                                                               0xffffffff
#define HWIO_PCIE_GEN3_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR, HWIO_PCIE_GEN3_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_RMSK)
#define HWIO_PCIE_GEN3_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR, m)
#define HWIO_PCIE_GEN3_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR,v)
#define HWIO_PCIE_GEN3_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR,m,v,HWIO_PCIE_GEN3_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_IN)
#define HWIO_PCIE_GEN3_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_BMSK                                0xffffffff
#define HWIO_PCIE_GEN3_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_SHFT                                       0x0

#define HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008b8)
#define HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008b8)
#define HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_RMSK                                                                        0x873fffff
#define HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_ADDR, HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_RMSK)
#define HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_ADDR, m)
#define HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_ADDR,v)
#define HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_ADDR,m,v,HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_IN)
#define HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_PIPE_LOOPBACK_BMSK                                                          0x80000000
#define HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_PIPE_LOOPBACK_SHFT                                                                0x1f
#define HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_RXSTATUS_VALUE_BMSK                                                          0x7000000
#define HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_RXSTATUS_VALUE_SHFT                                                               0x18
#define HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_RXSTATUS_LANE_BMSK                                                            0x3f0000
#define HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_RXSTATUS_LANE_SHFT                                                                0x10
#define HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_LPBK_RXVALID_BMSK                                                               0xffff
#define HWIO_PCIE_GEN3_PIPE_LOOPBACK_CONTROL_LPBK_RXVALID_SHFT                                                                  0x0

#define HWIO_PCIE_GEN3_MISC_CONTROL_1_REG_ADDR                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008bc)
#define HWIO_PCIE_GEN3_MISC_CONTROL_1_REG_OFFS                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008bc)
#define HWIO_PCIE_GEN3_MISC_CONTROL_1_REG_RMSK                                                                                  0x1
#define HWIO_PCIE_GEN3_MISC_CONTROL_1_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_MISC_CONTROL_1_REG_ADDR, HWIO_PCIE_GEN3_MISC_CONTROL_1_REG_RMSK)
#define HWIO_PCIE_GEN3_MISC_CONTROL_1_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_MISC_CONTROL_1_REG_ADDR, m)
#define HWIO_PCIE_GEN3_MISC_CONTROL_1_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_MISC_CONTROL_1_REG_ADDR,v)
#define HWIO_PCIE_GEN3_MISC_CONTROL_1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_MISC_CONTROL_1_REG_ADDR,m,v,HWIO_PCIE_GEN3_MISC_CONTROL_1_REG_IN)
#define HWIO_PCIE_GEN3_MISC_CONTROL_1_REG_DBI_RO_WR_EN_BMSK                                                                     0x1
#define HWIO_PCIE_GEN3_MISC_CONTROL_1_REG_DBI_RO_WR_EN_SHFT                                                                     0x0

#define HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008cc)
#define HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008cc)
#define HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_ADDR, HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_RMSK)
#define HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_ADDR,m,v,HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_IN)
#define HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_RSVD_I_8_BMSK                                                              0xff000000
#define HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_RSVD_I_8_SHFT                                                                    0x18
#define HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_RSVDP_1_BMSK                                                                 0xfffffe
#define HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_RSVDP_1_SHFT                                                                      0x1
#define HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_AUTO_FLUSH_EN_BMSK                                                                0x1
#define HWIO_PCIE_GEN3_LINK_FLUSH_CONTROL_REG_AUTO_FLUSH_EN_SHFT                                                                0x0

#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008d0)
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_OFFS                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008d0)
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR, HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_RMSK)
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR, m)
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR,v)
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR,m,v,HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_IN)
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_16_BMSK                                                     0xffff0000
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_16_SHFT                                                           0x10
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_MAP_BMSK                                          0xfc00
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_MAP_SHFT                                             0xa
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_3_BMSK                                                           0x3f8
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_3_SHFT                                                             0x3
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_VENDORID_BMSK                                        0x4
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_VENDORID_SHFT                                        0x2
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_1_BMSK                                                             0x2
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_1_SHFT                                                             0x1
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_GLOBAL_BMSK                                          0x1
#define HWIO_PCIE_GEN3_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_GLOBAL_SHFT                                          0x0

#define HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008d4)
#define HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008d4)
#define HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_RMSK                                                                             0x1ff
#define HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_ADDR, HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_RMSK)
#define HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_ADDR, m)
#define HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_ADDR,v)
#define HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_ADDR,m,v,HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_IN)
#define HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_LINK_TIMEOUT_ENABLE_DEFAULT_BMSK                                                 0x100
#define HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_LINK_TIMEOUT_ENABLE_DEFAULT_SHFT                                                   0x8
#define HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_LINK_TIMEOUT_PERIOD_DEFAULT_BMSK                                                  0xff
#define HWIO_PCIE_GEN3_AMBA_LINK_TIMEOUT_REG_LINK_TIMEOUT_PERIOD_DEFAULT_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008d8)
#define HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008d8)
#define HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_ADDR, HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_RMSK)
#define HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_ADDR,m,v,HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_IN)
#define HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_RSVDP_2_BMSK                                                               0xfffffffc
#define HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_RSVDP_2_SHFT                                                                      0x2
#define HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_BMSK                                                                    0x2
#define HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_SHFT                                                                    0x1
#define HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_AX_MSTR_NP_PASS_P_BMSK                                                            0x1
#define HWIO_PCIE_GEN3_AMBA_ORDERING_CTRL_OFF_AX_MSTR_NP_PASS_P_SHFT                                                            0x0

#define HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008dc)
#define HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008dc)
#define HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_ADDR, HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_RMSK)
#define HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_ADDR, m)
#define HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_ADDR,v)
#define HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_ADDR,m,v,HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_IN)
#define HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_AMBA_ORDRMGR_WDOG_EN_BMSK                                                   0x80000000
#define HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_AMBA_ORDRMGR_WDOG_EN_SHFT                                                         0x1f
#define HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_RSVDP_16_BMSK                                                               0x7fff0000
#define HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_RSVDP_16_SHFT                                                                     0x10
#define HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_AMBA_ORDRMGR_WDOG_BMSK                                                          0xffff
#define HWIO_PCIE_GEN3_AMBA_ORDRMGR_WDOG_OFF_AMBA_ORDRMGR_WDOG_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_PL_LAST_REG_ADDR                                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008fc)
#define HWIO_PCIE_GEN3_PL_LAST_REG_OFFS                                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008fc)
#define HWIO_PCIE_GEN3_PL_LAST_REG_RMSK                                                                                  0xffffffff
#define HWIO_PCIE_GEN3_PL_LAST_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PL_LAST_REG_ADDR, HWIO_PCIE_GEN3_PL_LAST_REG_RMSK)
#define HWIO_PCIE_GEN3_PL_LAST_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PL_LAST_REG_ADDR, m)
#define HWIO_PCIE_GEN3_PL_LAST_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PL_LAST_REG_ADDR,v)
#define HWIO_PCIE_GEN3_PL_LAST_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PL_LAST_REG_ADDR,m,v,HWIO_PCIE_GEN3_PL_LAST_REG_IN)
#define HWIO_PCIE_GEN3_PL_LAST_REG_PL_LAST_REG_BMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_PL_LAST_REG_PL_LAST_REG_SHFT                                                                             0x0

#define HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000900)
#define HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000900)
#define HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_RMSK                                                                            0xffffffff
#define HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_ADDR, HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_RMSK)
#define HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_ADDR, m)
#define HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_ADDR,v)
#define HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_ADDR,m,v,HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_IN)
#define HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_REGION_DIR_BMSK                                                                 0x80000000
#define HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_REGION_DIR_SHFT                                                                       0x1f
#define HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_VP_RSVD_BMSK                                                                    0x7fffffe0
#define HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_VP_RSVD_SHFT                                                                           0x5
#define HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_REGION_INDEX_BMSK                                                                     0x1f
#define HWIO_PCIE_GEN3_IATU_VIEWPORT_REG_REGION_INDEX_SHFT                                                                      0x0

#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000904)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_OFFS                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000904)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_RMSK                                                          0x1f307ff
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR, HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_RMSK)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_IN)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_FUNC_NUM_BMSK                                                 0x1f00000
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_FUNC_NUM_SHFT                                                      0x14
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_AT_BMSK                                                         0x30000
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_AT_SHFT                                                            0x10
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ATTR_BMSK                                                         0x600
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ATTR_SHFT                                                           0x9
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TD_BMSK                                                           0x100
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TD_SHFT                                                             0x8
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TC_BMSK                                                            0xe0
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TC_SHFT                                                             0x5
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TYPE_BMSK                                                          0x1f
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TYPE_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000908)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_OFFS                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000908)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_RMSK                                                         0xfb3dc7ff
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR, HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_RMSK)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_IN)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_REGION_EN_BMSK                                               0x80000000
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_REGION_EN_SHFT                                                     0x1f
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MATCH_MODE_BMSK                                              0x40000000
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MATCH_MODE_SHFT                                                    0x1e
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_INVERT_MODE_BMSK                                             0x20000000
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_INVERT_MODE_SHFT                                                   0x1d
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_CFG_SHIFT_MODE_BMSK                                          0x10000000
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_CFG_SHIFT_MODE_SHFT                                                0x1c
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_DMA_BYPASSS_MODE_BMSK                                         0x8000000
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_DMA_BYPASSS_MODE_SHFT                                              0x1b
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_RESP_CODE_BMSK                                                0x3000000
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_RESP_CODE_SHFT                                                     0x18
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MC_MATCH_EN_BMSK                                               0x200000
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MC_MATCH_EN_SHFT                                                   0x15
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_VF_MATCH_EN_BMSK                                               0x100000
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_VF_MATCH_EN_SHFT                                                   0x14
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_FUNC_BYPASS_BMSK                                                0x80000
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_FUNC_BYPASS_SHFT                                                   0x13
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_AT_MATCH_EN_BMSK                                                0x40000
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_AT_MATCH_EN_SHFT                                                   0x12
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ATTR_MATCH_EN_BMSK                                              0x10000
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ATTR_MATCH_EN_SHFT                                                 0x10
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_TD_MATCH_EN_BMSK                                                 0x8000
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_TD_MATCH_EN_SHFT                                                    0xf
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_TC_MATCH_EN_BMSK                                                 0x4000
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_TC_MATCH_EN_SHFT                                                    0xe
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_BAR_NUMBER_BMSK                                                   0x700
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_BAR_NUMBER_SHFT                                                     0x8
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MSG_CODE_BMSK                                                      0xff
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MSG_CODE_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000090c)
#define HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_OFFS                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000090c)
#define HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_RMSK                                                         0xffffffff
#define HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_LWR_BASE_RW_BMSK                                             0xfffff000
#define HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_LWR_BASE_RW_SHFT                                                    0xc
#define HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_LWR_BASE_HW_BMSK                                                  0xfff
#define HWIO_PCIE_GEN3_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_LWR_BASE_HW_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000910)
#define HWIO_PCIE_GEN3_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_OFFS                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000910)
#define HWIO_PCIE_GEN3_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_RMSK                                                       0xffffffff
#define HWIO_PCIE_GEN3_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_GEN3_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_GEN3_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_GEN3_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_GEN3_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_GEN3_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_GEN3_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_UPPER_BASE_RW_BMSK                                         0xffffffff
#define HWIO_PCIE_GEN3_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_UPPER_BASE_RW_SHFT                                                0x0

#define HWIO_PCIE_GEN3_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000914)
#define HWIO_PCIE_GEN3_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_OFFS                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000914)
#define HWIO_PCIE_GEN3_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_RMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_GEN3_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_GEN3_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_GEN3_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_GEN3_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_GEN3_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_GEN3_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_LIMIT_ADDR_HW_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_LIMIT_ADDR_HW_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000918)
#define HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_OFFS                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000918)
#define HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_RMSK                                                       0xffffffff
#define HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_LWR_TARGET_RW_BMSK                                         0xfffff000
#define HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_LWR_TARGET_RW_SHFT                                                0xc
#define HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_LWR_TARGET_HW_BMSK                                              0xfff
#define HWIO_PCIE_GEN3_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_LWR_TARGET_HW_SHFT                                                0x0

#define HWIO_PCIE_GEN3_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000091c)
#define HWIO_PCIE_GEN3_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_OFFS                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000091c)
#define HWIO_PCIE_GEN3_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_RMSK                                                     0xffffffff
#define HWIO_PCIE_GEN3_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_GEN3_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_GEN3_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_GEN3_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_GEN3_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_GEN3_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_GEN3_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_UPPER_TARGET_RW_BMSK                                     0xffffffff
#define HWIO_PCIE_GEN3_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_UPPER_TARGET_RW_SHFT                                            0x0

#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000920)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_OFFS                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000920)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_RMSK                                                         0x80000001
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR, HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_RMSK)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_IN)
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_VF_ACTIVE_BMSK                                               0x80000000
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_VF_ACTIVE_SHFT                                                     0x1f
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_VF_NUMBER_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_VF_NUMBER_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_DMA_CTRL_REG_ADDR                                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000978)
#define HWIO_PCIE_GEN3_DMA_CTRL_REG_OFFS                                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000978)
#define HWIO_PCIE_GEN3_DMA_CTRL_REG_RMSK                                                                                    0xf000f
#define HWIO_PCIE_GEN3_DMA_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_CTRL_REG_ADDR, HWIO_PCIE_GEN3_DMA_CTRL_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_CTRL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_CTRL_REG_NUM_DMA_RD_CHAN_BMSK                                                                    0xf0000
#define HWIO_PCIE_GEN3_DMA_CTRL_REG_NUM_DMA_RD_CHAN_SHFT                                                                       0x10
#define HWIO_PCIE_GEN3_DMA_CTRL_REG_NUM_DMA_WR_CHAN_BMSK                                                                        0xf
#define HWIO_PCIE_GEN3_DMA_CTRL_REG_NUM_DMA_WR_CHAN_SHFT                                                                        0x0

#define HWIO_PCIE_GEN3_DMA_WRITE_ENGINE_EN_ADDR                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000097c)
#define HWIO_PCIE_GEN3_DMA_WRITE_ENGINE_EN_OFFS                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000097c)
#define HWIO_PCIE_GEN3_DMA_WRITE_ENGINE_EN_RMSK                                                                                 0x1
#define HWIO_PCIE_GEN3_DMA_WRITE_ENGINE_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_ENGINE_EN_ADDR, HWIO_PCIE_GEN3_DMA_WRITE_ENGINE_EN_RMSK)
#define HWIO_PCIE_GEN3_DMA_WRITE_ENGINE_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_ENGINE_EN_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_WRITE_ENGINE_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_WRITE_ENGINE_EN_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_WRITE_ENGINE_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_WRITE_ENGINE_EN_ADDR,m,v,HWIO_PCIE_GEN3_DMA_WRITE_ENGINE_EN_IN)
#define HWIO_PCIE_GEN3_DMA_WRITE_ENGINE_EN_DMA_WRITE_ENGINE_BMSK                                                                0x1
#define HWIO_PCIE_GEN3_DMA_WRITE_ENGINE_EN_DMA_WRITE_ENGINE_SHFT                                                                0x0

#define HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000980)
#define HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000980)
#define HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_RMSK                                                                       0x80000007
#define HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_ADDR, HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_IN)
#define HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_WR_STOP_BMSK                                                               0x80000000
#define HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_WR_STOP_SHFT                                                                     0x1f
#define HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_WR_DOORBELL_NUM_BMSK                                                              0x7
#define HWIO_PCIE_GEN3_DMA_WRITE_DOORBELL_REG_WR_DOORBELL_NUM_SHFT                                                              0x0

#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000988)
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_OFFS                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000988)
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_RMSK                                                            0xfffff
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR, HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_IN)
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL3_WEIGHT_BMSK                                      0xf8000
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL3_WEIGHT_SHFT                                          0xf
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL2_WEIGHT_BMSK                                       0x7c00
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL2_WEIGHT_SHFT                                          0xa
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL1_WEIGHT_BMSK                                        0x3e0
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL1_WEIGHT_SHFT                                          0x5
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL0_WEIGHT_BMSK                                         0x1f
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL0_WEIGHT_SHFT                                          0x0

#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000098c)
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_OFFS                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000098c)
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_RMSK                                                           0xfffff
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR, HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_IN)
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL7_WEIGHT_BMSK                                     0xf8000
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL7_WEIGHT_SHFT                                         0xf
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL6_WEIGHT_BMSK                                      0x7c00
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL6_WEIGHT_SHFT                                         0xa
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL5_WEIGHT_BMSK                                       0x3e0
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL5_WEIGHT_SHFT                                         0x5
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL4_WEIGHT_BMSK                                        0x1f
#define HWIO_PCIE_GEN3_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL4_WEIGHT_SHFT                                         0x0

#define HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000998)
#define HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000998)
#define HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_RMSK                                                                        0x8fff
#define HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_ADDR, HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_IN)
#define HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_DMA_WR_P_TIMER_DISABLE_BMSK                                                 0x8000
#define HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_DMA_WR_P_TIMER_DISABLE_SHFT                                                    0xf
#define HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_DMA_WR_P_TIMER_LIMIT_BMSK                                                    0xfff
#define HWIO_PCIE_GEN3_DMA_WRITE_P_REQ_TIMER_REG_DMA_WR_P_TIMER_LIMIT_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_DMA_READ_ENGINE_EN_ADDR                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000099c)
#define HWIO_PCIE_GEN3_DMA_READ_ENGINE_EN_OFFS                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000099c)
#define HWIO_PCIE_GEN3_DMA_READ_ENGINE_EN_RMSK                                                                                  0x1
#define HWIO_PCIE_GEN3_DMA_READ_ENGINE_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_ENGINE_EN_ADDR, HWIO_PCIE_GEN3_DMA_READ_ENGINE_EN_RMSK)
#define HWIO_PCIE_GEN3_DMA_READ_ENGINE_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_ENGINE_EN_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_READ_ENGINE_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_READ_ENGINE_EN_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_READ_ENGINE_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_READ_ENGINE_EN_ADDR,m,v,HWIO_PCIE_GEN3_DMA_READ_ENGINE_EN_IN)
#define HWIO_PCIE_GEN3_DMA_READ_ENGINE_EN_DMA_READ_ENGINE_BMSK                                                                  0x1
#define HWIO_PCIE_GEN3_DMA_READ_ENGINE_EN_DMA_READ_ENGINE_SHFT                                                                  0x0

#define HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009a0)
#define HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009a0)
#define HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_RMSK                                                                        0x80000007
#define HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_ADDR, HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_IN)
#define HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_RD_STOP_BMSK                                                                0x80000000
#define HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_RD_STOP_SHFT                                                                      0x1f
#define HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_RD_DOORBELL_NUM_BMSK                                                               0x7
#define HWIO_PCIE_GEN3_DMA_READ_DOORBELL_REG_RD_DOORBELL_NUM_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009a8)
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_OFFS                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009a8)
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_RMSK                                                             0xfffff
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR, HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_IN)
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL3_WEIGHT_BMSK                                        0xf8000
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL3_WEIGHT_SHFT                                            0xf
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL2_WEIGHT_BMSK                                         0x7c00
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL2_WEIGHT_SHFT                                            0xa
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL1_WEIGHT_BMSK                                          0x3e0
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL1_WEIGHT_SHFT                                            0x5
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL0_WEIGHT_BMSK                                           0x1f
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL0_WEIGHT_SHFT                                            0x0

#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009ac)
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_OFFS                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009ac)
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_RMSK                                                            0xfffff
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR, HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_IN)
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL7_WEIGHT_BMSK                                       0xf8000
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL7_WEIGHT_SHFT                                           0xf
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL6_WEIGHT_BMSK                                        0x7c00
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL6_WEIGHT_SHFT                                           0xa
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL5_WEIGHT_BMSK                                         0x3e0
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL5_WEIGHT_SHFT                                           0x5
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL4_WEIGHT_BMSK                                          0x1f
#define HWIO_PCIE_GEN3_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL4_WEIGHT_SHFT                                           0x0

#define HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_ADDR                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009bc)
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_OFFS                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009bc)
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_RMSK                                                                       0xff00ff
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_ADDR, HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_WR_ABORT_INT_STATUS_BMSK                                                   0xff0000
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_WR_ABORT_INT_STATUS_SHFT                                                       0x10
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_WR_DONE_INT_STATUS_BMSK                                                        0xff
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_STATUS_REG_WR_DONE_INT_STATUS_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009c4)
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009c4)
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_RMSK                                                                          0x10001
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_ADDR, HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_IN)
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_WR_ABORT_INT_MASK_BMSK                                                        0x10000
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_WR_ABORT_INT_MASK_SHFT                                                           0x10
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_WR_DONE_INT_MASK_BMSK                                                             0x1
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_MASK_REG_WR_DONE_INT_MASK_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_DMA_WRITE_INT_CLEAR_REG_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009c8)
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_CLEAR_REG_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009c8)
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_CLEAR_REG_RMSK                                                                         0x10001
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_CLEAR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_WRITE_INT_CLEAR_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_CLEAR_REG_WR_ABORT_INT_CLEAR_BMSK                                                      0x10000
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_CLEAR_REG_WR_ABORT_INT_CLEAR_SHFT                                                         0x10
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_CLEAR_REG_WR_DONE_INT_CLEAR_BMSK                                                           0x1
#define HWIO_PCIE_GEN3_DMA_WRITE_INT_CLEAR_REG_WR_DONE_INT_CLEAR_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_DMA_WRITE_ERR_STATUS_REG_ADDR                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009cc)
#define HWIO_PCIE_GEN3_DMA_WRITE_ERR_STATUS_REG_OFFS                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009cc)
#define HWIO_PCIE_GEN3_DMA_WRITE_ERR_STATUS_REG_RMSK                                                                        0x10001
#define HWIO_PCIE_GEN3_DMA_WRITE_ERR_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_ERR_STATUS_REG_ADDR, HWIO_PCIE_GEN3_DMA_WRITE_ERR_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_WRITE_ERR_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_ERR_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_WRITE_ERR_STATUS_REG_LINKLIST_ELEMENT_FETCH_ERR_DETECT_BMSK                                      0x10000
#define HWIO_PCIE_GEN3_DMA_WRITE_ERR_STATUS_REG_LINKLIST_ELEMENT_FETCH_ERR_DETECT_SHFT                                         0x10
#define HWIO_PCIE_GEN3_DMA_WRITE_ERR_STATUS_REG_APP_READ_ERR_DETECT_BMSK                                                        0x1
#define HWIO_PCIE_GEN3_DMA_WRITE_ERR_STATUS_REG_APP_READ_ERR_DETECT_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009d0)
#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_LOW_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009d0)
#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_LOW_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR, HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_LOW_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_LOW_REG_IN)
#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_LOW_REG_DMA_WRITE_DONE_LOW_REG_BMSK                                           0xffffffff
#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_LOW_REG_DMA_WRITE_DONE_LOW_REG_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009d4)
#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_HIGH_REG_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009d4)
#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_HIGH_REG_RMSK                                                                 0xffffffff
#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR, HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_HIGH_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_HIGH_REG_IN)
#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_HIGH_REG_DMA_WRITE_DONE_HIGH_REG_BMSK                                         0xffffffff
#define HWIO_PCIE_GEN3_DMA_WRITE_DONE_IMWR_HIGH_REG_DMA_WRITE_DONE_HIGH_REG_SHFT                                                0x0

#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009d8)
#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_LOW_REG_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009d8)
#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_LOW_REG_RMSK                                                                 0xffffffff
#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR, HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_LOW_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_LOW_REG_IN)
#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_LOW_REG_DMA_WRITE_ABORT_LOW_REG_BMSK                                         0xffffffff
#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_LOW_REG_DMA_WRITE_ABORT_LOW_REG_SHFT                                                0x0

#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009dc)
#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_HIGH_REG_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009dc)
#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_HIGH_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR, HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_HIGH_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_HIGH_REG_IN)
#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_HIGH_REG_DMA_WRITE_ABORT_HIGH_REG_BMSK                                       0xffffffff
#define HWIO_PCIE_GEN3_DMA_WRITE_ABORT_IMWR_HIGH_REG_DMA_WRITE_ABORT_HIGH_REG_SHFT                                              0x0

#define HWIO_PCIE_GEN3_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009e0)
#define HWIO_PCIE_GEN3_DMA_WRITE_CH01_IMWR_DATA_REG_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009e0)
#define HWIO_PCIE_GEN3_DMA_WRITE_CH01_IMWR_DATA_REG_RMSK                                                                     0xffff
#define HWIO_PCIE_GEN3_DMA_WRITE_CH01_IMWR_DATA_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR, HWIO_PCIE_GEN3_DMA_WRITE_CH01_IMWR_DATA_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_WRITE_CH01_IMWR_DATA_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_WRITE_CH01_IMWR_DATA_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_WRITE_CH01_IMWR_DATA_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_WRITE_CH01_IMWR_DATA_REG_IN)
#define HWIO_PCIE_GEN3_DMA_WRITE_CH01_IMWR_DATA_REG_WR_CHANNEL_0_DATA_BMSK                                                   0xffff
#define HWIO_PCIE_GEN3_DMA_WRITE_CH01_IMWR_DATA_REG_WR_CHANNEL_0_DATA_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a00)
#define HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_OFFS                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a00)
#define HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_RMSK                                                                0x10001
#define HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR, HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_IN)
#define HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_WR_CHANNEL_LLLAIE_BMSK                                              0x10000
#define HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_WR_CHANNEL_LLLAIE_SHFT                                                 0x10
#define HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_WR_CHANNEL_LLRAIE_BMSK                                                  0x1
#define HWIO_PCIE_GEN3_DMA_WRITE_LINKED_LIST_ERR_EN_REG_WR_CHANNEL_LLRAIE_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_DMA_READ_INT_STATUS_REG_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a10)
#define HWIO_PCIE_GEN3_DMA_READ_INT_STATUS_REG_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a10)
#define HWIO_PCIE_GEN3_DMA_READ_INT_STATUS_REG_RMSK                                                                        0xff00ff
#define HWIO_PCIE_GEN3_DMA_READ_INT_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_INT_STATUS_REG_ADDR, HWIO_PCIE_GEN3_DMA_READ_INT_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_READ_INT_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_INT_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_READ_INT_STATUS_REG_RD_ABORT_INT_STATUS_BMSK                                                    0xff0000
#define HWIO_PCIE_GEN3_DMA_READ_INT_STATUS_REG_RD_ABORT_INT_STATUS_SHFT                                                        0x10
#define HWIO_PCIE_GEN3_DMA_READ_INT_STATUS_REG_RD_DONE_INT_STATUS_BMSK                                                         0xff
#define HWIO_PCIE_GEN3_DMA_READ_INT_STATUS_REG_RD_DONE_INT_STATUS_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a18)
#define HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a18)
#define HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_RMSK                                                                           0x10001
#define HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_ADDR, HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_IN)
#define HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_RD_ABORT_INT_MASK_BMSK                                                         0x10000
#define HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_RD_ABORT_INT_MASK_SHFT                                                            0x10
#define HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_RD_DONE_INT_MASK_BMSK                                                              0x1
#define HWIO_PCIE_GEN3_DMA_READ_INT_MASK_REG_RD_DONE_INT_MASK_SHFT                                                              0x0

#define HWIO_PCIE_GEN3_DMA_READ_INT_CLEAR_REG_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a1c)
#define HWIO_PCIE_GEN3_DMA_READ_INT_CLEAR_REG_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a1c)
#define HWIO_PCIE_GEN3_DMA_READ_INT_CLEAR_REG_RMSK                                                                          0x10001
#define HWIO_PCIE_GEN3_DMA_READ_INT_CLEAR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_READ_INT_CLEAR_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_READ_INT_CLEAR_REG_RD_ABORT_INT_CLEAR_BMSK                                                       0x10000
#define HWIO_PCIE_GEN3_DMA_READ_INT_CLEAR_REG_RD_ABORT_INT_CLEAR_SHFT                                                          0x10
#define HWIO_PCIE_GEN3_DMA_READ_INT_CLEAR_REG_RD_DONE_INT_CLEAR_BMSK                                                            0x1
#define HWIO_PCIE_GEN3_DMA_READ_INT_CLEAR_REG_RD_DONE_INT_CLEAR_SHFT                                                            0x0

#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_LOW_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a24)
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_LOW_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a24)
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_LOW_REG_RMSK                                                                     0x10001
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_LOW_REG_ADDR, HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_LOW_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_LOW_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_LOW_REG_LINK_LIST_ELEMENT_FETCH_ERR_DETECT_BMSK                                  0x10000
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_LOW_REG_LINK_LIST_ELEMENT_FETCH_ERR_DETECT_SHFT                                     0x10
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_LOW_REG_APP_WR_ERR_DETECT_BMSK                                                       0x1
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_LOW_REG_APP_WR_ERR_DETECT_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_HIGH_REG_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a28)
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_HIGH_REG_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a28)
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_HIGH_REG_RMSK                                                                  0x1010201
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_HIGH_REG_ADDR, HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_HIGH_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_HIGH_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_HIGH_REG_DATA_POISIONING_BMSK                                                  0x1000000
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_HIGH_REG_DATA_POISIONING_SHFT                                                       0x18
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_HIGH_REG_CPL_TIMEOUT_BMSK                                                        0x10000
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_HIGH_REG_CPL_TIMEOUT_SHFT                                                           0x10
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_HIGH_REG_CPL_ABORT_BMSK                                                            0x200
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_HIGH_REG_CPL_ABORT_SHFT                                                              0x9
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_HIGH_REG_UNSUPPORTED_REQ_BMSK                                                        0x1
#define HWIO_PCIE_GEN3_DMA_READ_ERR_STATUS_HIGH_REG_UNSUPPORTED_REQ_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a34)
#define HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_OFFS                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a34)
#define HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_RMSK                                                                 0x10001
#define HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR, HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_IN)
#define HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_RD_CHANNEL_LLLAIE_BMSK                                               0x10000
#define HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_RD_CHANNEL_LLLAIE_SHFT                                                  0x10
#define HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_RD_CHANNEL_LLRAIE_BMSK                                                   0x1
#define HWIO_PCIE_GEN3_DMA_READ_LINKED_LIST_ERR_EN_REG_RD_CHANNEL_LLRAIE_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_LOW_REG_ADDR                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a3c)
#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_LOW_REG_OFFS                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a3c)
#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_LOW_REG_RMSK                                                                   0xffffffff
#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_LOW_REG_ADDR, HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_LOW_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_LOW_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_LOW_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_LOW_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_LOW_REG_IN)
#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_LOW_REG_DMA_READ_DONE_LOW_REG_BMSK                                             0xffffffff
#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_LOW_REG_DMA_READ_DONE_LOW_REG_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_HIGH_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a40)
#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_HIGH_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a40)
#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_HIGH_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_HIGH_REG_ADDR, HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_HIGH_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_HIGH_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_HIGH_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_HIGH_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_HIGH_REG_IN)
#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_HIGH_REG_DMA_READ_DONE_HIGH_REG_BMSK                                           0xffffffff
#define HWIO_PCIE_GEN3_DMA_READ_DONE_IMWR_HIGH_REG_DMA_READ_DONE_HIGH_REG_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_LOW_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a44)
#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_LOW_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a44)
#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_LOW_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_LOW_REG_ADDR, HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_LOW_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_LOW_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_LOW_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_LOW_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_LOW_REG_IN)
#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_LOW_REG_DMA_READ_ABORT_LOW_REG_BMSK                                           0xffffffff
#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_LOW_REG_DMA_READ_ABORT_LOW_REG_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a48)
#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_HIGH_REG_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a48)
#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_HIGH_REG_RMSK                                                                 0xffffffff
#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR, HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_HIGH_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_HIGH_REG_IN)
#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_HIGH_REG_DMA_READ_ABORT_HIGH_REG_BMSK                                         0xffffffff
#define HWIO_PCIE_GEN3_DMA_READ_ABORT_IMWR_HIGH_REG_DMA_READ_ABORT_HIGH_REG_SHFT                                                0x0

#define HWIO_PCIE_GEN3_DMA_READ_CH01_IMWR_DATA_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a4c)
#define HWIO_PCIE_GEN3_DMA_READ_CH01_IMWR_DATA_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a4c)
#define HWIO_PCIE_GEN3_DMA_READ_CH01_IMWR_DATA_REG_RMSK                                                                      0xffff
#define HWIO_PCIE_GEN3_DMA_READ_CH01_IMWR_DATA_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_CH01_IMWR_DATA_REG_ADDR, HWIO_PCIE_GEN3_DMA_READ_CH01_IMWR_DATA_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_READ_CH01_IMWR_DATA_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_READ_CH01_IMWR_DATA_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_READ_CH01_IMWR_DATA_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_READ_CH01_IMWR_DATA_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_READ_CH01_IMWR_DATA_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_READ_CH01_IMWR_DATA_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_READ_CH01_IMWR_DATA_REG_IN)
#define HWIO_PCIE_GEN3_DMA_READ_CH01_IMWR_DATA_REG_RD_CHANNEL_0_DATA_BMSK                                                    0xffff
#define HWIO_PCIE_GEN3_DMA_READ_CH01_IMWR_DATA_REG_RD_CHANNEL_0_DATA_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_ADDR                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a6c)
#define HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_OFFS                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a6c)
#define HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_RMSK                                                                         0x80000007
#define HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_ADDR, HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_RMSK)
#define HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_ADDR,m,v,HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_IN)
#define HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_CHANNEL_DIR_BMSK                                                             0x80000000
#define HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_CHANNEL_DIR_SHFT                                                                   0x1f
#define HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_CHANNEL_NUM_BMSK                                                                    0x7
#define HWIO_PCIE_GEN3_DMA_VIEWPORT_SEL_REG_CHANNEL_NUM_SHFT                                                                    0x0

#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_ADDR                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a70)
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_OFFS                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a70)
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_RMSK                                                                   0xff01f37f
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_DMA_AT_BMSK                                                            0xc0000000
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_DMA_AT_SHFT                                                                  0x1e
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_DMA_TC_BMSK                                                            0x38000000
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_DMA_TC_SHFT                                                                  0x1b
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_DMA_TD_BMSK                                                             0x4000000
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_DMA_TD_SHFT                                                                  0x1a
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_DMA_RO_BMSK                                                             0x2000000
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_DMA_RO_SHFT                                                                  0x19
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_NS_BMSK                                                                 0x1000000
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_NS_SHFT                                                                      0x18
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_DMA_FUNC_NUM_BMSK                                                         0x1f000
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_DMA_FUNC_NUM_SHFT                                                             0xc
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_LLE_BMSK                                                                    0x200
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_LLE_SHFT                                                                      0x9
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_CCS_BMSK                                                                    0x100
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_CCS_SHFT                                                                      0x8
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_CS_BMSK                                                                      0x60
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_CS_SHFT                                                                       0x5
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_RIE_BMSK                                                                     0x10
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_RIE_SHFT                                                                      0x4
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_LIE_BMSK                                                                      0x8
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_LIE_SHFT                                                                      0x3
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_LLP_BMSK                                                                      0x4
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_LLP_SHFT                                                                      0x2
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_TCB_BMSK                                                                      0x2
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_TCB_SHFT                                                                      0x1
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_CB_BMSK                                                                       0x1
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL1_REG_WRCH_0_CB_SHFT                                                                       0x0

#define HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_ADDR                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a74)
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_OFFS                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a74)
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_RMSK                                                                        0x1ff
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_DMA_VF_BMSK                                                                 0x1fe
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_DMA_VF_SHFT                                                                   0x1
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_DMA_VF_EN_BMSK                                                                0x1
#define HWIO_PCIE_GEN3_DMA_CH_CONTROL2_REG_WRCH_0_DMA_VF_EN_SHFT                                                                0x0

#define HWIO_PCIE_GEN3_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a78)
#define HWIO_PCIE_GEN3_DMA_TRANSFER_SIZE_REG_WRCH_0_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a78)
#define HWIO_PCIE_GEN3_DMA_TRANSFER_SIZE_REG_WRCH_0_RMSK                                                                 0xffffffff
#define HWIO_PCIE_GEN3_DMA_TRANSFER_SIZE_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_DMA_TRANSFER_SIZE_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_DMA_TRANSFER_SIZE_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_TRANSFER_SIZE_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_TRANSFER_SIZE_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_DMA_TRANSFER_SIZE_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_DMA_TRANSFER_SIZE_REG_WRCH_0_DMA_TRANSFER_SIZE_BMSK                                               0xffffffff
#define HWIO_PCIE_GEN3_DMA_TRANSFER_SIZE_REG_WRCH_0_DMA_TRANSFER_SIZE_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_DMA_SAR_LOW_REG_WRCH_0_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a7c)
#define HWIO_PCIE_GEN3_DMA_SAR_LOW_REG_WRCH_0_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a7c)
#define HWIO_PCIE_GEN3_DMA_SAR_LOW_REG_WRCH_0_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_DMA_SAR_LOW_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_SAR_LOW_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_DMA_SAR_LOW_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_DMA_SAR_LOW_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_SAR_LOW_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_SAR_LOW_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_SAR_LOW_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_SAR_LOW_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_SAR_LOW_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_DMA_SAR_LOW_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_DMA_SAR_LOW_REG_WRCH_0_SRC_ADDR_REG_LOW_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_DMA_SAR_LOW_REG_WRCH_0_SRC_ADDR_REG_LOW_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_DMA_SAR_HIGH_REG_WRCH_0_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a80)
#define HWIO_PCIE_GEN3_DMA_SAR_HIGH_REG_WRCH_0_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a80)
#define HWIO_PCIE_GEN3_DMA_SAR_HIGH_REG_WRCH_0_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_DMA_SAR_HIGH_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_SAR_HIGH_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_DMA_SAR_HIGH_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_DMA_SAR_HIGH_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_SAR_HIGH_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_SAR_HIGH_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_SAR_HIGH_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_SAR_HIGH_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_SAR_HIGH_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_DMA_SAR_HIGH_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_DMA_SAR_HIGH_REG_WRCH_0_SRC_ADDR_REG_HIGH_BMSK                                                    0xffffffff
#define HWIO_PCIE_GEN3_DMA_SAR_HIGH_REG_WRCH_0_SRC_ADDR_REG_HIGH_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_DMA_DAR_LOW_REG_WRCH_0_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a84)
#define HWIO_PCIE_GEN3_DMA_DAR_LOW_REG_WRCH_0_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a84)
#define HWIO_PCIE_GEN3_DMA_DAR_LOW_REG_WRCH_0_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_DMA_DAR_LOW_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_DAR_LOW_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_DMA_DAR_LOW_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_DMA_DAR_LOW_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_DAR_LOW_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_DAR_LOW_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_DAR_LOW_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_DAR_LOW_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_DAR_LOW_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_DMA_DAR_LOW_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_DMA_DAR_LOW_REG_WRCH_0_SRC_ADDR_REG_LOW_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_DMA_DAR_LOW_REG_WRCH_0_SRC_ADDR_REG_LOW_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_DMA_DAR_HIGH_REG_WRCH_0_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a88)
#define HWIO_PCIE_GEN3_DMA_DAR_HIGH_REG_WRCH_0_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a88)
#define HWIO_PCIE_GEN3_DMA_DAR_HIGH_REG_WRCH_0_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_DMA_DAR_HIGH_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_DAR_HIGH_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_DMA_DAR_HIGH_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_DMA_DAR_HIGH_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_DAR_HIGH_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_DAR_HIGH_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_DAR_HIGH_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_DAR_HIGH_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_DAR_HIGH_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_DMA_DAR_HIGH_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_DMA_DAR_HIGH_REG_WRCH_0_SRC_ADDR_REG_HIGH_BMSK                                                    0xffffffff
#define HWIO_PCIE_GEN3_DMA_DAR_HIGH_REG_WRCH_0_SRC_ADDR_REG_HIGH_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_DMA_LLP_LOW_REG_WRCH_0_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a8c)
#define HWIO_PCIE_GEN3_DMA_LLP_LOW_REG_WRCH_0_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a8c)
#define HWIO_PCIE_GEN3_DMA_LLP_LOW_REG_WRCH_0_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_DMA_LLP_LOW_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_LLP_LOW_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_DMA_LLP_LOW_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_DMA_LLP_LOW_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_LLP_LOW_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_LLP_LOW_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_LLP_LOW_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_LLP_LOW_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_LLP_LOW_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_DMA_LLP_LOW_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_DMA_LLP_LOW_REG_WRCH_0_LLP_LOW_BMSK                                                               0xffffffff
#define HWIO_PCIE_GEN3_DMA_LLP_LOW_REG_WRCH_0_LLP_LOW_SHFT                                                                      0x0

#define HWIO_PCIE_GEN3_DMA_LLP_HIGH_REG_WRCH_0_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a90)
#define HWIO_PCIE_GEN3_DMA_LLP_HIGH_REG_WRCH_0_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a90)
#define HWIO_PCIE_GEN3_DMA_LLP_HIGH_REG_WRCH_0_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_DMA_LLP_HIGH_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_LLP_HIGH_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_DMA_LLP_HIGH_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_DMA_LLP_HIGH_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_DMA_LLP_HIGH_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_DMA_LLP_HIGH_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_DMA_LLP_HIGH_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_DMA_LLP_HIGH_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_DMA_LLP_HIGH_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_DMA_LLP_HIGH_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_DMA_LLP_HIGH_REG_WRCH_0_LLP_HIGH_BMSK                                                             0xffffffff
#define HWIO_PCIE_GEN3_DMA_LLP_HIGH_REG_WRCH_0_LLP_HIGH_SHFT                                                                    0x0

#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_ADDR                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000b30)
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_OFFS                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000b30)
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_RMSK                                                                           0x9fff9fff
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_ADDR, HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_RMSK)
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_ADDR, m)
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_ADDR,v)
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_ADDR,m,v,HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_IN)
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_REQUIRE_BMSK                                                  0x80000000
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_REQUIRE_SHFT                                                        0x1f
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_SCALE_BMSK                                                    0x1c000000
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_SCALE_SHFT                                                          0x1a
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_VALUE_BMSK                                                     0x3ff0000
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_VALUE_SHFT                                                          0x10
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_SNOOP_LATENCY_REQUIRE_BMSK                                                         0x8000
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_SNOOP_LATENCY_REQUIRE_SHFT                                                            0xf
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_SNOOP_LATENCY_SCALE_BMSK                                                           0x1c00
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_SNOOP_LATENCY_SCALE_SHFT                                                              0xa
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_SNOOP_LATENCY_VALUE_BMSK                                                            0x3ff
#define HWIO_PCIE_GEN3_PL_LTR_LATENCY_REG_SNOOP_LATENCY_VALUE_SHFT                                                              0x0

#define HWIO_PCIE_GEN3_AUX_CLK_FREQ_REG_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000b40)
#define HWIO_PCIE_GEN3_AUX_CLK_FREQ_REG_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000b40)
#define HWIO_PCIE_GEN3_AUX_CLK_FREQ_REG_RMSK                                                                                  0x3ff
#define HWIO_PCIE_GEN3_AUX_CLK_FREQ_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_AUX_CLK_FREQ_REG_ADDR, HWIO_PCIE_GEN3_AUX_CLK_FREQ_REG_RMSK)
#define HWIO_PCIE_GEN3_AUX_CLK_FREQ_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_AUX_CLK_FREQ_REG_ADDR, m)
#define HWIO_PCIE_GEN3_AUX_CLK_FREQ_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_AUX_CLK_FREQ_REG_ADDR,v)
#define HWIO_PCIE_GEN3_AUX_CLK_FREQ_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_AUX_CLK_FREQ_REG_ADDR,m,v,HWIO_PCIE_GEN3_AUX_CLK_FREQ_REG_IN)
#define HWIO_PCIE_GEN3_AUX_CLK_FREQ_REG_AUX_CLK_FREQ_BMSK                                                                     0x3ff
#define HWIO_PCIE_GEN3_AUX_CLK_FREQ_REG_AUX_CLK_FREQ_SHFT                                                                       0x0

#define HWIO_PCIE_GEN3_L1_SUBSTATES_REG_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000b44)
#define HWIO_PCIE_GEN3_L1_SUBSTATES_REG_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000b44)
#define HWIO_PCIE_GEN3_L1_SUBSTATES_REG_RMSK                                                                                   0xff
#define HWIO_PCIE_GEN3_L1_SUBSTATES_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_L1_SUBSTATES_REG_ADDR, HWIO_PCIE_GEN3_L1_SUBSTATES_REG_RMSK)
#define HWIO_PCIE_GEN3_L1_SUBSTATES_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_L1_SUBSTATES_REG_ADDR, m)
#define HWIO_PCIE_GEN3_L1_SUBSTATES_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_L1_SUBSTATES_REG_ADDR,v)
#define HWIO_PCIE_GEN3_L1_SUBSTATES_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_L1_SUBSTATES_REG_ADDR,m,v,HWIO_PCIE_GEN3_L1_SUBSTATES_REG_IN)
#define HWIO_PCIE_GEN3_L1_SUBSTATES_REG_L1SUB_T_PCLKACK_BMSK                                                                   0xc0
#define HWIO_PCIE_GEN3_L1_SUBSTATES_REG_L1SUB_T_PCLKACK_SHFT                                                                    0x6
#define HWIO_PCIE_GEN3_L1_SUBSTATES_REG_L1SUB_T_L1_2_BMSK                                                                      0x3c
#define HWIO_PCIE_GEN3_L1_SUBSTATES_REG_L1SUB_T_L1_2_SHFT                                                                       0x2
#define HWIO_PCIE_GEN3_L1_SUBSTATES_REG_L1SUB_T_POWER_OFF_BMSK                                                                  0x3
#define HWIO_PCIE_GEN3_L1_SUBSTATES_REG_L1SUB_T_POWER_OFF_SHFT                                                                  0x0

#define HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_ADDR                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000000)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_OFFS                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_RMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_PCI_TYPE0_DEVICE_ID_BMSK                                          0xffff0000
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_PCI_TYPE0_DEVICE_ID_SHFT                                                0x10
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_PCI_TYPE0_VENDOR_ID_BMSK                                              0xffff
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_ID_VENDOR_ID_REG_1_PCI_TYPE0_VENDOR_ID_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_ADDR                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000004)
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_OFFS                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_RMSK                                                                   0xffb9fdff
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_DETECTED_PARITY_ERR_BMSK                                               0x80000000
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_DETECTED_PARITY_ERR_SHFT                                                     0x1f
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_SIGNALED_SYS_ERR_BMSK                                                  0x40000000
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_SIGNALED_SYS_ERR_SHFT                                                        0x1e
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_RCVD_MASTER_ABORT_BMSK                                                 0x20000000
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_RCVD_MASTER_ABORT_SHFT                                                       0x1d
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_RCVD_TARGET_ABORT_BMSK                                                 0x10000000
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_RCVD_TARGET_ABORT_SHFT                                                       0x1c
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_SIGNALED_TARGET_ABORT_BMSK                                              0x8000000
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_SIGNALED_TARGET_ABORT_SHFT                                                   0x1b
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_DEV_SEL_TIMING_BMSK                                                     0x6000000
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_DEV_SEL_TIMING_SHFT                                                          0x19
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_MASTER_DPE_BMSK                                                         0x1000000
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_MASTER_DPE_SHFT                                                              0x18
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_FAST_B2B_CAP_BMSK                                                        0x800000
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_FAST_B2B_CAP_SHFT                                                            0x17
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_FAST_66MHZ_CAP_BMSK                                                      0x200000
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_FAST_66MHZ_CAP_SHFT                                                          0x15
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_CAP_LIST_BMSK                                                            0x100000
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_CAP_LIST_SHFT                                                                0x14
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_INT_STATUS_BMSK                                                           0x80000
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_INT_STATUS_SHFT                                                              0x13
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE_RESERV_BMSK                                                      0x1f800
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE_RESERV_SHFT                                                          0xb
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_INT_EN_BMSK                                                       0x400
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_INT_EN_SHFT                                                         0xa
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_SERREN_BMSK                                                       0x100
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_SERREN_SHFT                                                         0x8
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE_IDSEL_STEPPING_BMSK                                                 0x80
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE_IDSEL_STEPPING_SHFT                                                  0x7
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_PARITY_ERR_EN_BMSK                                                 0x40
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_PARITY_ERR_EN_SHFT                                                  0x6
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE_VGA_PALETTE_SNOOP_BMSK                                              0x20
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE_VGA_PALETTE_SNOOP_SHFT                                               0x5
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE_MWI_ENABLE_BMSK                                                     0x10
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE_MWI_ENABLE_SHFT                                                      0x4
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_SPECIAL_CYCLE_OPERATION_BMSK                                        0x8
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_SPECIAL_CYCLE_OPERATION_SHFT                                        0x3
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_BUS_MASTER_EN_BMSK                                                  0x4
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_BUS_MASTER_EN_SHFT                                                  0x2
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_MEM_SPACE_EN_BMSK                                                   0x2
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_MEM_SPACE_EN_SHFT                                                   0x1
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_IO_EN_BMSK                                                          0x1
#define HWIO_PCIE_GEN3_TYPE0_STATUS_COMMAND_REG_1_PCI_TYPE0_IO_EN_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_ADDR                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000008)
#define HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_OFFS                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_RMSK                                                               0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_ADDR, HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_BASE_CLASS_CODE_BMSK                                               0xff000000
#define HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_BASE_CLASS_CODE_SHFT                                                     0x18
#define HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_SUBCLASS_CODE_BMSK                                                   0xff0000
#define HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_SUBCLASS_CODE_SHFT                                                       0x10
#define HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_PROGRAM_INTERFACE_BMSK                                                 0xff00
#define HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_PROGRAM_INTERFACE_SHFT                                                    0x8
#define HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_REVISION_ID_BMSK                                                         0xff
#define HWIO_PCIE_GEN3_TYPE0_CLASS_CODE_REVISION_ID_1_REVISION_ID_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_ADDR                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_OFFS                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_RMSK                                         0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_BIST_BMSK                                    0xff000000
#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_BIST_SHFT                                          0x18
#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_MULTI_FUNC_BMSK                                0x800000
#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_MULTI_FUNC_SHFT                                    0x17
#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_HEADER_TYPE_BMSK                               0x7f0000
#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_HEADER_TYPE_SHFT                                   0x10
#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_LATENCY_MASTER_TIMER_BMSK                        0xff00
#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_LATENCY_MASTER_TIMER_SHFT                           0x8
#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_CACHE_LINE_SIZE_BMSK                               0xff
#define HWIO_PCIE_GEN3_TYPE0_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG_1_CACHE_LINE_SIZE_SHFT                                0x0

#define HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000010)
#define HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_RMSK                                                                             0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_BAR0_START_BMSK                                                                  0xfffffff0
#define HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_BAR0_START_SHFT                                                                         0x4
#define HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_BAR0_PREFETCH_BMSK                                                                      0x8
#define HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_BAR0_PREFETCH_SHFT                                                                      0x3
#define HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_BAR0_TYPE_BMSK                                                                          0x6
#define HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_BAR0_TYPE_SHFT                                                                          0x1
#define HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_BAR0_MEM_IO_BMSK                                                                        0x1
#define HWIO_PCIE_GEN3_TYPE0_BAR0_REG_1_BAR0_MEM_IO_SHFT                                                                        0x0

#define HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000014)
#define HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_RMSK                                                                             0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_BAR1_START_BMSK                                                                  0xfffffff0
#define HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_BAR1_START_SHFT                                                                         0x4
#define HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_BAR1_PREFETCH_BMSK                                                                      0x8
#define HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_BAR1_PREFETCH_SHFT                                                                      0x3
#define HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_BAR1_TYPE_BMSK                                                                          0x6
#define HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_BAR1_TYPE_SHFT                                                                          0x1
#define HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_BAR1_MEM_IO_BMSK                                                                        0x1
#define HWIO_PCIE_GEN3_TYPE0_BAR1_REG_1_BAR1_MEM_IO_SHFT                                                                        0x0

#define HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000018)
#define HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_RMSK                                                                             0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_BAR2_START_BMSK                                                                  0xfffffff0
#define HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_BAR2_START_SHFT                                                                         0x4
#define HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_BAR2_PREFETCH_BMSK                                                                      0x8
#define HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_BAR2_PREFETCH_SHFT                                                                      0x3
#define HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_BAR2_TYPE_BMSK                                                                          0x6
#define HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_BAR2_TYPE_SHFT                                                                          0x1
#define HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_BAR2_MEM_IO_BMSK                                                                        0x1
#define HWIO_PCIE_GEN3_TYPE0_BAR2_REG_1_BAR2_MEM_IO_SHFT                                                                        0x0

#define HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_RMSK                                                                             0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_BAR3_START_BMSK                                                                  0xfffffff0
#define HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_BAR3_START_SHFT                                                                         0x4
#define HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_BAR3_PREFETCH_BMSK                                                                      0x8
#define HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_BAR3_PREFETCH_SHFT                                                                      0x3
#define HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_BAR3_TYPE_BMSK                                                                          0x6
#define HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_BAR3_TYPE_SHFT                                                                          0x1
#define HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_BAR3_MEM_IO_BMSK                                                                        0x1
#define HWIO_PCIE_GEN3_TYPE0_BAR3_REG_1_BAR3_MEM_IO_SHFT                                                                        0x0

#define HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000020)
#define HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_RMSK                                                                             0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_BAR4_START_BMSK                                                                  0xfffffff0
#define HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_BAR4_START_SHFT                                                                         0x4
#define HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_BAR4_PREFETCH_BMSK                                                                      0x8
#define HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_BAR4_PREFETCH_SHFT                                                                      0x3
#define HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_BAR4_TYPE_BMSK                                                                          0x6
#define HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_BAR4_TYPE_SHFT                                                                          0x1
#define HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_BAR4_MEM_IO_BMSK                                                                        0x1
#define HWIO_PCIE_GEN3_TYPE0_BAR4_REG_1_BAR4_MEM_IO_SHFT                                                                        0x0

#define HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_ADDR                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000024)
#define HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_OFFS                                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_RMSK                                                                             0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_BAR5_START_BMSK                                                                  0xfffffff0
#define HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_BAR5_START_SHFT                                                                         0x4
#define HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_BAR5_PREFETCH_BMSK                                                                      0x8
#define HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_BAR5_PREFETCH_SHFT                                                                      0x3
#define HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_BAR5_TYPE_BMSK                                                                          0x6
#define HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_BAR5_TYPE_SHFT                                                                          0x1
#define HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_BAR5_MEM_IO_BMSK                                                                        0x1
#define HWIO_PCIE_GEN3_TYPE0_BAR5_REG_1_BAR5_MEM_IO_SHFT                                                                        0x0

#define HWIO_PCIE_GEN3_TYPE0_CARDBUS_CIS_PTR_REG_1_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000028)
#define HWIO_PCIE_GEN3_TYPE0_CARDBUS_CIS_PTR_REG_1_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_GEN3_TYPE0_CARDBUS_CIS_PTR_REG_1_RMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_CARDBUS_CIS_PTR_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_CARDBUS_CIS_PTR_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_CARDBUS_CIS_PTR_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_CARDBUS_CIS_PTR_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_CARDBUS_CIS_PTR_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_CARDBUS_CIS_PTR_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_CARDBUS_CIS_PTR_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_CARDBUS_CIS_PTR_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_CARDBUS_CIS_PTR_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_CARDBUS_CIS_PTR_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_CARDBUS_CIS_PTR_REG_1_CARDBUS_CIS_POINTER_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_CARDBUS_CIS_PTR_REG_1_CARDBUS_CIS_POINTER_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_ADDR                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_OFFS                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_RMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_SUBSYS_DEV_ID_BMSK                                   0xffff0000
#define HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_SUBSYS_DEV_ID_SHFT                                         0x10
#define HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_SUBSYS_VENDOR_ID_BMSK                                    0xffff
#define HWIO_PCIE_GEN3_TYPE0_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG_1_SUBSYS_VENDOR_ID_SHFT                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000030)
#define HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_RMSK                                                                0xfffff801
#define HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_EXP_ROM_BASE_ADDRESS_BMSK                                           0xfffff800
#define HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_EXP_ROM_BASE_ADDRESS_SHFT                                                  0xb
#define HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_ROM_BAR_ENABLE_BMSK                                                        0x1
#define HWIO_PCIE_GEN3_TYPE0_EXP_ROM_BASE_ADDR_REG_1_ROM_BAR_ENABLE_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_TYPE0_PCI_CAP_PTR_REG_1_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000034)
#define HWIO_PCIE_GEN3_TYPE0_PCI_CAP_PTR_REG_1_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_GEN3_TYPE0_PCI_CAP_PTR_REG_1_RMSK                                                                            0xff
#define HWIO_PCIE_GEN3_TYPE0_PCI_CAP_PTR_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PCI_CAP_PTR_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_PCI_CAP_PTR_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PCI_CAP_PTR_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PCI_CAP_PTR_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PCI_CAP_PTR_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PCI_CAP_PTR_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PCI_CAP_PTR_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PCI_CAP_PTR_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PCI_CAP_PTR_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_PCI_CAP_PTR_REG_1_CAP_POINTER_BMSK                                                                0xff
#define HWIO_PCIE_GEN3_TYPE0_PCI_CAP_PTR_REG_1_CAP_POINTER_SHFT                                                                 0x0

#define HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_ADDR                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000038)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_OFFS                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_RMSK                                                           0xfffff801
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_EXP_ROM_BASE_ADDRESS_BMSK                                      0xfffff800
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_EXP_ROM_BASE_ADDRESS_SHFT                                             0xb
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_ROM_BAR_ENABLE_BMSK                                                   0x1
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_TYPE1_EXP_ROM_BASE_REG_ROM_BAR_ENABLE_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_ADDR                               (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_OFFS                               (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_RMSK                                   0xffff
#define HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_INT_PIN_BMSK                           0xff00
#define HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_INT_PIN_SHFT                              0x8
#define HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_INT_LINE_BMSK                            0xff
#define HWIO_PCIE_GEN3_TYPE0_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG_1_INT_LINE_SHFT                             0x0

#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000001dc)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000001dc)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_RMSK                                                                 0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_NEXT_OFFSET_BMSK                                                     0xfff00000
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_NEXT_OFFSET_SHFT                                                           0x14
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_CAP_VERSION_BMSK                                                        0xf0000
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_CAP_VERSION_SHFT                                                           0x10
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_EXTENDED_CAP_ID_BMSK                                                     0xffff
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAP_HEADER_REG_1_EXTENDED_CAP_ID_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000001e0)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000001e0)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_RMSK                                                                   0xfbff1f
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_PWR_ON_VALUE_SUPPORT_BMSK                                              0xf80000
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_PWR_ON_VALUE_SUPPORT_SHFT                                                  0x13
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_PWR_ON_SCALE_SUPPORT_BMSK                                               0x30000
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_PWR_ON_SCALE_SUPPORT_SHFT                                                  0x10
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_COMM_MODE_SUPPORT_BMSK                                                   0xff00
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_COMM_MODE_SUPPORT_SHFT                                                      0x8
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_L1_PMSUB_SUPPORT_BMSK                                                      0x10
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_L1_PMSUB_SUPPORT_SHFT                                                       0x4
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_L1_1_ASPM_SUPPORT_BMSK                                                      0x8
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_L1_1_ASPM_SUPPORT_SHFT                                                      0x3
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_L1_2_ASPM_SUPPORT_BMSK                                                      0x4
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_L1_2_ASPM_SUPPORT_SHFT                                                      0x2
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_L1_1_PCIPM_SUPPORT_BMSK                                                     0x2
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_L1_1_PCIPM_SUPPORT_SHFT                                                     0x1
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_L1_2_PCIPM_SUPPORT_BMSK                                                     0x1
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CAPABILITY_REG_1_L1_2_PCIPM_SUPPORT_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_ADDR                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000001e4)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_OFFS                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000001e4)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_RMSK                                                                   0xe3ffff0f
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_L1_2_TH_SCA_BMSK                                                       0xe0000000
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_L1_2_TH_SCA_SHFT                                                             0x1d
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_L1_2_TH_VAL_BMSK                                                        0x3ff0000
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_L1_2_TH_VAL_SHFT                                                             0x10
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_T_COMMON_MODE_BMSK                                                         0xff00
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_T_COMMON_MODE_SHFT                                                            0x8
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_L1_1_ASPM_EN_BMSK                                                             0x8
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_L1_1_ASPM_EN_SHFT                                                             0x3
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_L1_2_ASPM_EN_BMSK                                                             0x4
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_L1_2_ASPM_EN_SHFT                                                             0x2
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_L1_1_PCIPM_EN_BMSK                                                            0x2
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_L1_1_PCIPM_EN_SHFT                                                            0x1
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_L1_2_PCIPM_EN_BMSK                                                            0x1
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL1_REG_1_L1_2_PCIPM_EN_SHFT                                                            0x0

#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_ADDR                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000001e8)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_OFFS                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000001e8)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_RMSK                                                                         0xfb
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_T_POWER_ON_VALUE_BMSK                                                        0xf8
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_T_POWER_ON_VALUE_SHFT                                                         0x3
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_T_POWER_ON_SCALE_BMSK                                                         0x3
#define HWIO_PCIE_GEN3_TYPE0_L1SUB_CONTROL2_REG_1_T_POWER_ON_SCALE_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_ADDR                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000040)
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_OFFS                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_RMSK                                                                   0xffefffff
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_PME_SUPPORT_BMSK                                                       0xf8000000
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_PME_SUPPORT_SHFT                                                             0x1b
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_D2_SUPPORT_BMSK                                                         0x4000000
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_D2_SUPPORT_SHFT                                                              0x1a
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_D1_SUPPORT_BMSK                                                         0x2000000
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_D1_SUPPORT_SHFT                                                              0x19
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_AUX_CURR_BMSK                                                           0x1c00000
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_AUX_CURR_SHFT                                                                0x16
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_DSI_BMSK                                                                 0x200000
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_DSI_SHFT                                                                     0x15
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_PME_CLK_BMSK                                                              0x80000
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_PME_CLK_SHFT                                                                 0x13
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_PM_SPEC_VER_BMSK                                                          0x70000
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_PM_SPEC_VER_SHFT                                                             0x10
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_PM_NEXT_POINTER_BMSK                                                       0xff00
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_PM_NEXT_POINTER_SHFT                                                          0x8
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_PM_CAP_ID_BMSK                                                               0xff
#define HWIO_PCIE_GEN3_TYPE0_CAP_ID_NXT_PTR_REG_1_PM_CAP_ID_SHFT                                                                0x0

#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000044)
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_RMSK                                                                       0xffc0ff0b
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_DATA_REG_ADD_INFO_BMSK                                                     0xff000000
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_DATA_REG_ADD_INFO_SHFT                                                           0x18
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_BUS_PWR_CLK_CON_EN_BMSK                                                      0x800000
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_BUS_PWR_CLK_CON_EN_SHFT                                                          0x17
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_B2_B3_SUPPORT_BMSK                                                           0x400000
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_B2_B3_SUPPORT_SHFT                                                               0x16
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_PME_STATUS_BMSK                                                                0x8000
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_PME_STATUS_SHFT                                                                   0xf
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_DATA_SCALE_BMSK                                                                0x6000
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_DATA_SCALE_SHFT                                                                   0xd
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_DATA_SELECT_BMSK                                                               0x1e00
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_DATA_SELECT_SHFT                                                                  0x9
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_PME_ENABLE_BMSK                                                                 0x100
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_PME_ENABLE_SHFT                                                                   0x8
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_NO_SOFT_RST_BMSK                                                                  0x8
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_NO_SOFT_RST_SHFT                                                                  0x3
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_POWER_STATE_BMSK                                                                  0x3
#define HWIO_PCIE_GEN3_TYPE0_CON_STATUS_REG_1_POWER_STATE_SHFT                                                                  0x0

#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_ADDR                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000070)
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_OFFS                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000070)
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_RMSK                                           0x7fffffff
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_RSVD_BMSK                                      0x40000000
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_RSVD_SHFT                                            0x1e
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_INT_MSG_NUM_BMSK                          0x3e000000
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_INT_MSG_NUM_SHFT                                0x19
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_SLOT_IMP_BMSK                              0x1000000
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_SLOT_IMP_SHFT                                   0x18
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_DEV_PORT_TYPE_BMSK                          0xf00000
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_DEV_PORT_TYPE_SHFT                              0x14
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_CAP_REG_BMSK                                 0xf0000
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_CAP_REG_SHFT                                    0x10
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_CAP_NEXT_PTR_BMSK                             0xff00
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_CAP_NEXT_PTR_SHFT                                0x8
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_CAP_ID_BMSK                                     0xff
#define HWIO_PCIE_GEN3_TYPE0_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_1_PCIE_CAP_ID_SHFT                                      0x0

#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_ADDR                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000074)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_OFFS                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000074)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_RMSK                                                              0x10008fff
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_FLR_CAP_BMSK                                             0x10000000
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_FLR_CAP_SHFT                                                   0x1c
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_ROLE_BASED_ERR_REPORT_BMSK                                   0x8000
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_ROLE_BASED_ERR_REPORT_SHFT                                      0xf
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_EP_L1_ACCPT_LATENCY_BMSK                                      0xe00
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_EP_L1_ACCPT_LATENCY_SHFT                                        0x9
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_EP_L0S_ACCPT_LATENCY_BMSK                                     0x1c0
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_EP_L0S_ACCPT_LATENCY_SHFT                                       0x6
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_EXT_TAG_SUPP_BMSK                                              0x20
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_EXT_TAG_SUPP_SHFT                                               0x5
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_PHANTOM_FUNC_SUPPORT_BMSK                                      0x18
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_PHANTOM_FUNC_SUPPORT_SHFT                                       0x3
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_MAX_PAYLOAD_SIZE_BMSK                                           0x7
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES_REG_1_PCIE_CAP_MAX_PAYLOAD_SIZE_SHFT                                           0x0

#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_ADDR                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000078)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_OFFS                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000078)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_RMSK                                                           0x3fffff
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_ADDR, HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_TRANS_PENDING_BMSK                                    0x200000
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_TRANS_PENDING_SHFT                                        0x15
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_AUX_POWER_DETECTED_BMSK                               0x100000
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_AUX_POWER_DETECTED_SHFT                                   0x14
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_BMSK                          0x80000
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_SHFT                             0x13
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_FATAL_ERR_DETECTED_BMSK                                0x40000
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_FATAL_ERR_DETECTED_SHFT                                   0x12
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_NON_FATAL_ERR_DETECTED_BMSK                            0x20000
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_NON_FATAL_ERR_DETECTED_SHFT                               0x11
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_CORR_ERR_DETECTED_BMSK                                 0x10000
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_CORR_ERR_DETECTED_SHFT                                    0x10
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_INITIATE_FLR_BMSK                                       0x8000
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_INITIATE_FLR_SHFT                                          0xf
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_MAX_READ_REQ_SIZE_BMSK                                  0x7000
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_MAX_READ_REQ_SIZE_SHFT                                     0xc
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_EN_NO_SNOOP_BMSK                                         0x800
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_EN_NO_SNOOP_SHFT                                           0xb
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_AUX_POWER_PM_EN_BMSK                                     0x400
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_AUX_POWER_PM_EN_SHFT                                       0xa
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_PHANTOM_FUNC_EN_BMSK                                     0x200
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_PHANTOM_FUNC_EN_SHFT                                       0x9
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_EXT_TAG_EN_BMSK                                          0x100
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_EXT_TAG_EN_SHFT                                            0x8
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_BMSK                                  0xe0
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_SHFT                                   0x5
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_EN_REL_ORDER_BMSK                                         0x10
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_EN_REL_ORDER_SHFT                                          0x4
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_UNSUPPORT_REQ_REP_EN_BMSK                                  0x8
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_UNSUPPORT_REQ_REP_EN_SHFT                                  0x3
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_FATAL_ERR_REPORT_EN_BMSK                                   0x4
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_FATAL_ERR_REPORT_EN_SHFT                                   0x2
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_BMSK                               0x2
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_SHFT                               0x1
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_CORR_ERR_REPORT_EN_BMSK                                    0x1
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL_DEVICE_STATUS_1_PCIE_CAP_CORR_ERR_REPORT_EN_SHFT                                    0x0

#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000007c)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000007c)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_RMSK                                                                0xff7fffff
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_PORT_NUM_BMSK                                              0xff000000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_PORT_NUM_SHFT                                                    0x18
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_ASPM_OPT_COMPLIANCE_BMSK                                     0x400000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_ASPM_OPT_COMPLIANCE_SHFT                                         0x16
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_LINK_BW_NOT_CAP_BMSK                                         0x200000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_LINK_BW_NOT_CAP_SHFT                                             0x15
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_DLL_ACTIVE_REP_CAP_BMSK                                      0x100000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_DLL_ACTIVE_REP_CAP_SHFT                                          0x14
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_BMSK                                0x80000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_SHFT                                   0x13
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_CLOCK_POWER_MAN_BMSK                                          0x40000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_CLOCK_POWER_MAN_SHFT                                             0x12
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_L1_EXIT_LATENCY_BMSK                                          0x38000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_L1_EXIT_LATENCY_SHFT                                              0xf
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_L0S_EXIT_LATENCY_BMSK                                          0x7000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_L0S_EXIT_LATENCY_SHFT                                             0xc
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_BMSK                               0xc00
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_SHFT                                 0xa
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_MAX_LINK_WIDTH_BMSK                                             0x3f0
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_MAX_LINK_WIDTH_SHFT                                               0x4
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_MAX_LINK_SPEED_BMSK                                               0xf
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES_REG_1_PCIE_CAP_MAX_LINK_SPEED_SHFT                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_ADDR                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000080)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_OFFS                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000080)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_RMSK                                                         0xf9ff0dfb
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_AUOT_BW_STATUS_BMSK                            0x80000000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_AUOT_BW_STATUS_SHFT                                  0x1f
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_BW_MAN_STATUS_BMSK                             0x40000000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_BW_MAN_STATUS_SHFT                                   0x1e
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_DLL_ACTIVE_BMSK                                     0x20000000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_DLL_ACTIVE_SHFT                                           0x1d
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_SLOT_CLK_CONFIG_BMSK                                0x10000000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_SLOT_CLK_CONFIG_SHFT                                      0x1c
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_TRAINING_BMSK                                   0x8000000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_TRAINING_SHFT                                        0x1b
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_NEGO_LINK_WIDTH_BMSK                                 0x1f00000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_NEGO_LINK_WIDTH_SHFT                                      0x14
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_SPEED_BMSK                                        0xf0000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_SPEED_SHFT                                           0x10
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_AUTO_BW_INT_EN_BMSK                                 0x800
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_AUTO_BW_INT_EN_SHFT                                   0xb
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_BW_MAN_INT_EN_BMSK                                  0x400
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_BW_MAN_INT_EN_SHFT                                    0xa
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_EN_CLK_POWER_MAN_BMSK                                    0x100
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_EN_CLK_POWER_MAN_SHFT                                      0x8
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_EXTENDED_SYNCH_BMSK                                       0x80
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_EXTENDED_SYNCH_SHFT                                        0x7
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_COMMON_CLK_CONFIG_BMSK                                    0x40
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_COMMON_CLK_CONFIG_SHFT                                     0x6
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_RETRAIN_LINK_BMSK                                         0x20
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_RETRAIN_LINK_SHFT                                          0x5
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_DISABLE_BMSK                                         0x10
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_LINK_DISABLE_SHFT                                          0x4
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_RCB_BMSK                                                   0x8
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_RCB_SHFT                                                   0x3
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_BMSK                          0x3
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL_LINK_STATUS_REG_1_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_SHFT                          0x0

#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_ADDR                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000094)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_OFFS                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_RMSK                                                                0xc3fff
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_OBFF_SUPPORT_BMSK                                          0xc0000
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_OBFF_SUPPORT_SHFT                                             0x12
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_TPH_CMPLT_SUPPORT_1_BMSK                                    0x2000
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_TPH_CMPLT_SUPPORT_1_SHFT                                       0xd
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_TPH_CMPLT_SUPPORT_0_BMSK                                    0x1000
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_TPH_CMPLT_SUPPORT_0_SHFT                                       0xc
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_LTR_SUPP_BMSK                                                0x800
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_LTR_SUPP_SHFT                                                  0xb
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_NO_RO_EN_PR2PR_PAR_BMSK                                      0x400
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_NO_RO_EN_PR2PR_PAR_SHFT                                        0xa
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_128_CAS_CPL_SUPP_BMSK                                        0x200
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_128_CAS_CPL_SUPP_SHFT                                          0x9
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_64_ATOMIC_CPL_SUPP_BMSK                                      0x100
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_64_ATOMIC_CPL_SUPP_SHFT                                        0x8
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_32_ATOMIC_CPL_SUPP_BMSK                                       0x80
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_32_ATOMIC_CPL_SUPP_SHFT                                        0x7
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_ATOMIC_ROUTING_SUPP_BMSK                                      0x40
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_ATOMIC_ROUTING_SUPP_SHFT                                       0x6
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_ARI_FORWARD_SUPPORT_BMSK                                      0x20
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_ARI_FORWARD_SUPPORT_SHFT                                       0x5
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_BMSK                              0x10
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_SHFT                               0x4
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_CPL_TIMEOUT_RANGE_BMSK                                         0xf
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CAPABILITIES2_REG_1_PCIE_CAP_CPL_TIMEOUT_RANGE_SHFT                                         0x0

#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000008c)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_OFFS                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000008c)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_RMSK                                                  0x1001f
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_BMSK                       0x10000
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_SHFT                          0x10
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_EN_BMSK                       0x10
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_EN_SHFT                        0x4
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_PME_INT_EN_BMSK                                  0x8
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_PME_INT_EN_SHFT                                  0x3
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_FATAL_ERR_EN_BMSK                     0x4
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_FATAL_ERR_EN_SHFT                     0x2
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_NON_FATAL_ERR_EN_BMSK                 0x2
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_NON_FATAL_ERR_EN_SHFT                 0x1
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_CORR_ERR_EN_BMSK                      0x1
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_CORR_ERR_EN_SHFT                      0x0

#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000090)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_RMSK                                                                     0x3ffff
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_PCIE_CAP_PME_PENDING_BMSK                                                0x20000
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_PCIE_CAP_PME_PENDING_SHFT                                                   0x11
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_PCIE_CAP_PME_STATUS_BMSK                                                 0x10000
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_PCIE_CAP_PME_STATUS_SHFT                                                    0x10
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_PCIE_CAP_PME_REQ_ID_BMSK                                                  0xffff
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_STATUS_REG_PCIE_CAP_PME_REQ_ID_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_ADDR                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000098)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_OFFS                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000098)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_RMSK                                                        0x43f
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_PCIE_CAP_LTR_EN_BMSK                                        0x400
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_PCIE_CAP_LTR_EN_SHFT                                          0xa
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_BMSK                         0x20
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_SHFT                          0x5
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_PCIE_CAP_CPL_TIMEOUT_DISABLE_BMSK                            0x10
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_PCIE_CAP_CPL_TIMEOUT_DISABLE_SHFT                             0x4
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_PCIE_CAP_CPL_TIMEOUT_VALUE_BMSK                               0xf
#define HWIO_PCIE_GEN3_TYPE0_DEVICE_CONTROL2_DEVICE_STATUS2_REG_1_PCIE_CAP_CPL_TIMEOUT_VALUE_SHFT                               0x0

#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES2_REG_1_ADDR                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000009c)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES2_REG_1_OFFS                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000009c)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES2_REG_1_RMSK                                                                    0x1fe
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES2_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES2_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES2_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES2_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES2_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES2_REG_1_PCIE_CAP_CROSS_LINK_SUPPORT_BMSK                                        0x100
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES2_REG_1_PCIE_CAP_CROSS_LINK_SUPPORT_SHFT                                          0x8
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES2_REG_1_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_BMSK                                  0xfe
#define HWIO_PCIE_GEN3_TYPE0_LINK_CAPABILITIES2_REG_1_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_SHFT                                   0x1

#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_ADDR                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_OFFS                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_RMSK                                                         0x3fffff
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_LINK_EQ_REQ_BMSK                                    0x200000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_LINK_EQ_REQ_SHFT                                        0x15
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_EQ_CPL_P3_BMSK                                      0x100000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_EQ_CPL_P3_SHFT                                          0x14
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_EQ_CPL_P2_BMSK                                       0x80000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_EQ_CPL_P2_SHFT                                          0x13
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_EQ_CPL_P1_BMSK                                       0x40000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_EQ_CPL_P1_SHFT                                          0x12
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_EQ_CPL_BMSK                                          0x20000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_EQ_CPL_SHFT                                             0x11
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_CURR_DEEMPHASIS_BMSK                                 0x10000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_CURR_DEEMPHASIS_SHFT                                    0x10
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_COMPLIANCE_PRESET_BMSK                                0xf000
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_COMPLIANCE_PRESET_SHFT                                   0xc
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_COMPLIANCE_SOS_BMSK                                    0x800
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_COMPLIANCE_SOS_SHFT                                      0xb
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_BMSK                         0x400
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_SHFT                           0xa
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_TX_MARGIN_BMSK                                         0x380
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_TX_MARGIN_SHFT                                           0x7
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_SEL_DEEMPHASIS_BMSK                                     0x40
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_SEL_DEEMPHASIS_SHFT                                      0x6
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_HW_AUTO_SPEED_DISABLE_BMSK                              0x20
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_HW_AUTO_SPEED_DISABLE_SHFT                               0x5
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_ENTER_COMPLIANCE_BMSK                                   0x10
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_ENTER_COMPLIANCE_SHFT                                    0x4
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_TARGET_LINK_SPEED_BMSK                                   0xf
#define HWIO_PCIE_GEN3_TYPE0_LINK_CONTROL2_LINK_STATUS2_REG_1_PCIE_CAP_TARGET_LINK_SPEED_SHFT                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000100)
#define HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_RMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_NEXT_OFFSET_BMSK                                                      0xfff00000
#define HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_NEXT_OFFSET_SHFT                                                            0x14
#define HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_CAP_VERSION_BMSK                                                         0xf0000
#define HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_CAP_VERSION_SHFT                                                            0x10
#define HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_CAP_ID_BMSK                                                               0xffff
#define HWIO_PCIE_GEN3_TYPE0_AER_EXT_CAP_HDR_REG_1_CAP_ID_SHFT                                                                  0x0

#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000104)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000104)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_RMSK                                                                 0x15ff030
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_ATOMIC_EGRESS_BLOCKED_ERR_STATUS_BMSK                                0x1000000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_ATOMIC_EGRESS_BLOCKED_ERR_STATUS_SHFT                                     0x18
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_INTERNAL_ERR_STATUS_BMSK                                              0x400000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_INTERNAL_ERR_STATUS_SHFT                                                  0x16
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_UNSUPPORTED_REQ_ERR_STATUS_BMSK                                       0x100000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_UNSUPPORTED_REQ_ERR_STATUS_SHFT                                           0x14
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_ECRC_ERR_STATUS_BMSK                                                   0x80000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_ECRC_ERR_STATUS_SHFT                                                      0x13
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_MALF_TLP_ERR_STATUS_BMSK                                               0x40000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_MALF_TLP_ERR_STATUS_SHFT                                                  0x12
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_REC_OVERFLOW_ERR_STATUS_BMSK                                           0x20000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_REC_OVERFLOW_ERR_STATUS_SHFT                                              0x11
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_UNEXP_CMPLT_ERR_STATUS_BMSK                                            0x10000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_UNEXP_CMPLT_ERR_STATUS_SHFT                                               0x10
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_CMPLT_ABORT_ERR_STATUS_BMSK                                             0x8000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_CMPLT_ABORT_ERR_STATUS_SHFT                                                0xf
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_CMPLT_TIMEOUT_ERR_STATUS_BMSK                                           0x4000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_CMPLT_TIMEOUT_ERR_STATUS_SHFT                                              0xe
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_FC_PROTOCOL_ERR_STATUS_BMSK                                             0x2000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_FC_PROTOCOL_ERR_STATUS_SHFT                                                0xd
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_POIS_TLP_ERR_STATUS_BMSK                                                0x1000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_POIS_TLP_ERR_STATUS_SHFT                                                   0xc
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_SUR_DWN_ERR_STATUS_BMSK                                                   0x20
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_SUR_DWN_ERR_STATUS_SHFT                                                    0x5
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_DL_PROTOCOL_ERR_STATUS_BMSK                                               0x10
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_STATUS_REG_1_DL_PROTOCOL_ERR_STATUS_SHFT                                                0x4

#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000108)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000108)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_RMSK                                                                   0x15ff030
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_ATOMIC_EGRESS_BLOCKED_ERR_MASK_BMSK                                    0x1000000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_ATOMIC_EGRESS_BLOCKED_ERR_MASK_SHFT                                         0x18
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_INTERNAL_ERR_MASK_BMSK                                                  0x400000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_INTERNAL_ERR_MASK_SHFT                                                      0x16
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_UNSUPPORTED_REQ_ERR_MASK_BMSK                                           0x100000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_UNSUPPORTED_REQ_ERR_MASK_SHFT                                               0x14
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_ECRC_ERR_MASK_BMSK                                                       0x80000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_ECRC_ERR_MASK_SHFT                                                          0x13
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_MALF_TLP_ERR_MASK_BMSK                                                   0x40000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_MALF_TLP_ERR_MASK_SHFT                                                      0x12
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_REC_OVERFLOW_ERR_MASK_BMSK                                               0x20000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_REC_OVERFLOW_ERR_MASK_SHFT                                                  0x11
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_UNEXP_CMPLT_ERR_MASK_BMSK                                                0x10000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_UNEXP_CMPLT_ERR_MASK_SHFT                                                   0x10
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_CMPLT_ABORT_ERR_MASK_BMSK                                                 0x8000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_CMPLT_ABORT_ERR_MASK_SHFT                                                    0xf
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_CMPLT_TIMEOUT_ERR_MASK_BMSK                                               0x4000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_CMPLT_TIMEOUT_ERR_MASK_SHFT                                                  0xe
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_FC_PROTOCOL_ERR_MASK_BMSK                                                 0x2000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_FC_PROTOCOL_ERR_MASK_SHFT                                                    0xd
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_POIS_TLP_ERR_MASK_BMSK                                                    0x1000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_POIS_TLP_ERR_MASK_SHFT                                                       0xc
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_SUR_DWN_ERR_MASK_BMSK                                                       0x20
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_SUR_DWN_ERR_MASK_SHFT                                                        0x5
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_DL_PROTOCOL_ERR_MASK_BMSK                                                   0x10
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_MASK_REG_1_DL_PROTOCOL_ERR_MASK_SHFT                                                    0x4

#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_ADDR                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000010c)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_OFFS                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000010c)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_RMSK                                                                    0x15ff030
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY_BMSK                                 0x1000000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_ATOMIC_EGRESS_BLOCKED_ERR_SEVERITY_SHFT                                      0x18
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_INTERNAL_ERR_SEVERITY_BMSK                                               0x400000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_INTERNAL_ERR_SEVERITY_SHFT                                                   0x16
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_UNSUPPORTED_REQ_ERR_SEVERITY_BMSK                                        0x100000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_UNSUPPORTED_REQ_ERR_SEVERITY_SHFT                                            0x14
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_ECRC_ERR_SEVERITY_BMSK                                                    0x80000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_ECRC_ERR_SEVERITY_SHFT                                                       0x13
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_MALF_TLP_ERR_SEVERITY_BMSK                                                0x40000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_MALF_TLP_ERR_SEVERITY_SHFT                                                   0x12
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_REC_OVERFLOW_ERR_SEVERITY_BMSK                                            0x20000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_REC_OVERFLOW_ERR_SEVERITY_SHFT                                               0x11
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_UNEXP_CMPLT_ERR_SEVERITY_BMSK                                             0x10000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_UNEXP_CMPLT_ERR_SEVERITY_SHFT                                                0x10
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_CMPLT_ABORT_ERR_SEVERITY_BMSK                                              0x8000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_CMPLT_ABORT_ERR_SEVERITY_SHFT                                                 0xf
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_CMPLT_TIMEOUT_ERR_SEVERITY_BMSK                                            0x4000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_CMPLT_TIMEOUT_ERR_SEVERITY_SHFT                                               0xe
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_FC_PROTOCOL_ERR_SEVERITY_BMSK                                              0x2000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_FC_PROTOCOL_ERR_SEVERITY_SHFT                                                 0xd
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_POIS_TLP_ERR_SEVERITY_BMSK                                                 0x1000
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_POIS_TLP_ERR_SEVERITY_SHFT                                                    0xc
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_SUR_DWN_ERR_SEVERITY_BMSK                                                    0x20
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_SUR_DWN_ERR_SEVERITY_SHFT                                                     0x5
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_DL_PROTOCOL_ERR_SEVERITY_BMSK                                                0x10
#define HWIO_PCIE_GEN3_TYPE0_UNCORR_ERR_SEV_REG_1_DL_PROTOCOL_ERR_SEVERITY_SHFT                                                 0x4

#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000110)
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000110)
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_RMSK                                                                      0x71c1
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_CORRECTED_INT_ERR_STATUS_BMSK                                             0x4000
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_CORRECTED_INT_ERR_STATUS_SHFT                                                0xe
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_ADVISORY_NON_FATAL_ERR_STATUS_BMSK                                        0x2000
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_ADVISORY_NON_FATAL_ERR_STATUS_SHFT                                           0xd
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_RPL_TIMER_TIMEOUT_STATUS_BMSK                                             0x1000
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_RPL_TIMER_TIMEOUT_STATUS_SHFT                                                0xc
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_REPLAY_NO_ROLEOVER_STATUS_BMSK                                             0x100
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_REPLAY_NO_ROLEOVER_STATUS_SHFT                                               0x8
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_BAD_DLLP_STATUS_BMSK                                                        0x80
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_BAD_DLLP_STATUS_SHFT                                                         0x7
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_BAD_TLP_STATUS_BMSK                                                         0x40
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_BAD_TLP_STATUS_SHFT                                                          0x6
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_RX_ERR_STATUS_BMSK                                                           0x1
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_STATUS_REG_1_RX_ERR_STATUS_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000114)
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000114)
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_RMSK                                                                        0x71c1
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_CORRECTED_INT_ERR_MASK_BMSK                                                 0x4000
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_CORRECTED_INT_ERR_MASK_SHFT                                                    0xe
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_ADVISORY_NON_FATAL_ERR_MASK_BMSK                                            0x2000
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_ADVISORY_NON_FATAL_ERR_MASK_SHFT                                               0xd
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_RPL_TIMER_TIMEOUT_MASK_BMSK                                                 0x1000
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_RPL_TIMER_TIMEOUT_MASK_SHFT                                                    0xc
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_REPLAY_NO_ROLEOVER_MASK_BMSK                                                 0x100
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_REPLAY_NO_ROLEOVER_MASK_SHFT                                                   0x8
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_BAD_DLLP_MASK_BMSK                                                            0x80
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_BAD_DLLP_MASK_SHFT                                                             0x7
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_BAD_TLP_MASK_BMSK                                                             0x40
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_BAD_TLP_MASK_SHFT                                                              0x6
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_RX_ERR_MASK_BMSK                                                               0x1
#define HWIO_PCIE_GEN3_TYPE0_CORR_ERR_MASK_REG_1_RX_ERR_MASK_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000118)
#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000118)
#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_RMSK                                                                      0x1ff
#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ECRC_CHECK_EN_BMSK                                                        0x100
#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ECRC_CHECK_EN_SHFT                                                          0x8
#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ECRC_CHECK_CAP_BMSK                                                        0x80
#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ECRC_CHECK_CAP_SHFT                                                         0x7
#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ECRC_GEN_EN_BMSK                                                           0x40
#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ECRC_GEN_EN_SHFT                                                            0x6
#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ECRC_GEN_CAP_BMSK                                                          0x20
#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_ECRC_GEN_CAP_SHFT                                                           0x5
#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_FIRST_ERR_POINTER_BMSK                                                     0x1f
#define HWIO_PCIE_GEN3_TYPE0_ADV_ERR_CAP_CTRL_REG_1_FIRST_ERR_POINTER_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_0_1_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000011c)
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_0_1_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000011c)
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_0_1_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_0_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_0_1_ADDR, HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_0_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_0_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_0_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_0_1_FIRST_DWORD_BMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_0_1_FIRST_DWORD_SHFT                                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_1_1_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000120)
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_1_1_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000120)
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_1_1_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_1_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_1_1_ADDR, HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_1_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_1_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_1_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_1_1_SECOND_DWORD_BMSK                                                           0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_1_1_SECOND_DWORD_SHFT                                                                  0x0

#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_2_1_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000124)
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_2_1_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000124)
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_2_1_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_2_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_2_1_ADDR, HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_2_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_2_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_2_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_2_1_THIRD_DWORD_BMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_2_1_THIRD_DWORD_SHFT                                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_3_1_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000128)
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_3_1_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000128)
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_3_1_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_3_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_3_1_ADDR, HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_3_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_3_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_3_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_3_1_FOURTH_DWORD_BMSK                                                           0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_HDR_LOG_REG_3_1_FOURTH_DWORD_SHFT                                                                  0x0

#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000012c)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000012c)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_RMSK                                                                        0x7
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_FATAL_ERR_REPORTING_EN_BMSK                                                 0x4
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_FATAL_ERR_REPORTING_EN_SHFT                                                 0x2
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_NON_FATAL_ERR_REPORTING_EN_BMSK                                             0x2
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_NON_FATAL_ERR_REPORTING_EN_SHFT                                             0x1
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_CORR_ERR_REPORTING_EN_BMSK                                                  0x1
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_CMD_REG_CORR_ERR_REPORTING_EN_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ADDR                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000130)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_OFFS                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000130)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_RMSK                                                              0xf800007f
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ADV_ERR_INT_MSG_NUM_BMSK                                          0xf8000000
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ADV_ERR_INT_MSG_NUM_SHFT                                                0x1b
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_FATAL_ERR_MSG_RX_BMSK                                                   0x40
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_FATAL_ERR_MSG_RX_SHFT                                                    0x6
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_NON_FATAL_ERR_MSG_RX_BMSK                                               0x20
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_NON_FATAL_ERR_MSG_RX_SHFT                                                0x5
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_FIRST_UNCORR_FATAL_BMSK                                                 0x10
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_FIRST_UNCORR_FATAL_SHFT                                                  0x4
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_MUL_ERR_FATAL_NON_FATAL_RX_BMSK                                          0x8
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_MUL_ERR_FATAL_NON_FATAL_RX_SHFT                                          0x3
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ERR_FATAL_NON_FATAL_RX_BMSK                                              0x4
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ERR_FATAL_NON_FATAL_RX_SHFT                                              0x2
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_MUL_ERR_COR_RX_BMSK                                                      0x2
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_MUL_ERR_COR_RX_SHFT                                                      0x1
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ERR_COR_RX_BMSK                                                          0x1
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ROOT_ERR_STATUS_REG_ERR_COR_RX_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ERR_SRC_ID_REG_ADDR                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000134)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ERR_SRC_ID_REG_OFFS                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000134)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ERR_SRC_ID_REG_RMSK                                                                   0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ERR_SRC_ID_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DUMMY_ERR_SRC_ID_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DUMMY_ERR_SRC_ID_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ERR_SRC_ID_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DUMMY_ERR_SRC_ID_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ERR_SRC_ID_REG_ERR_FATAL_NON_FATAL_SOURCE_ID_BMSK                                     0xffff0000
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ERR_SRC_ID_REG_ERR_FATAL_NON_FATAL_SOURCE_ID_SHFT                                           0x10
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ERR_SRC_ID_REG_ERR_COR_SOURCE_ID_BMSK                                                     0xffff
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_ERR_SRC_ID_REG_ERR_COR_SOURCE_ID_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_TYPE0_TLP_PREFIX_LOG_REG_1_ADDR                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000138)
#define HWIO_PCIE_GEN3_TYPE0_TLP_PREFIX_LOG_REG_1_OFFS                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000138)
#define HWIO_PCIE_GEN3_TYPE0_TLP_PREFIX_LOG_REG_1_RMSK                                                                   0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_TLP_PREFIX_LOG_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_TLP_PREFIX_LOG_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_TLP_PREFIX_LOG_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_TLP_PREFIX_LOG_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_TLP_PREFIX_LOG_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_TLP_PREFIX_LOG_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_TLP_PREFIX_LOG_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_TLP_PREFIX_LOG_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_TLP_PREFIX_LOG_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_TLP_PREFIX_LOG_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_TLP_PREFIX_LOG_REG_1_TLP_PREFIX_LOG_REG_BMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_TLP_PREFIX_LOG_REG_1_TLP_PREFIX_LOG_REG_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000148)
#define HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000148)
#define HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_TPH_REQ_NEXT_PTR_BMSK                                                   0xfff00000
#define HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_TPH_REQ_NEXT_PTR_SHFT                                                         0x14
#define HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_TPH_REQ_CAP_VER_BMSK                                                       0xf0000
#define HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_TPH_REQ_CAP_VER_SHFT                                                          0x10
#define HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_PCIE_EXT_CAP_ID_BMSK                                                        0xffff
#define HWIO_PCIE_GEN3_TYPE0_TPH_EXT_CAP_HDR_REG_PCIE_EXT_CAP_ID_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000014c)
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000014c)
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_RSVDP_27_BMSK                                                           0xf8000000
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_RSVDP_27_SHFT                                                                 0x1b
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_SIZE_BMSK                                           0x7ff0000
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_SIZE_SHFT                                                0x10
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_RSVDP_11_BMSK                                                               0xf800
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_RSVDP_11_SHFT                                                                  0xb
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_1_BMSK                                              0x400
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_1_SHFT                                                0xa
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_0_BMSK                                              0x200
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_0_SHFT                                                0x9
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_EXTENDED_TPH_BMSK                                                    0x100
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_EXTENDED_TPH_SHFT                                                      0x8
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_RSVDP_3_BMSK                                                                  0xf8
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_RSVDP_3_SHFT                                                                   0x3
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_DEVICE_SPEC_BMSK                                                       0x4
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_DEVICE_SPEC_SHFT                                                       0x2
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_INT_VEC_BMSK                                                       0x2
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_CAP_INT_VEC_SHFT                                                       0x1
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_NO_ST_MODE_BMSK                                                        0x1
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CAP_REG_REG_TPH_REQ_NO_ST_MODE_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000150)
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000150)
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_RSVDP_10_BMSK                                                       0xfffffc00
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_RSVDP_10_SHFT                                                              0xa
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_TPH_REQ_CTRL_REQ_EN_BMSK                                                 0x300
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_TPH_REQ_CTRL_REQ_EN_SHFT                                                   0x8
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_RSVDP_3_BMSK                                                              0xf8
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_RSVDP_3_SHFT                                                               0x3
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_TPH_REQ_ST_MODE_SELECT_BMSK                                                0x7
#define HWIO_PCIE_GEN3_TYPE0_TPH_REQ_CONTROL_REG_REG_TPH_REQ_ST_MODE_SELECT_SHFT                                                0x0

#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_ADDR                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000050)
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_OFFS                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_RMSK                                                          0x1ffffff
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_PVM_SUPPORT_BMSK                                          0x1000000
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_PVM_SUPPORT_SHFT                                               0x18
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_64_BIT_ADDR_CAP_BMSK                                   0x800000
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_64_BIT_ADDR_CAP_SHFT                                       0x17
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_MULTIPLE_MSG_EN_BMSK                                   0x700000
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_MULTIPLE_MSG_EN_SHFT                                       0x14
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_MULTIPLE_MSG_CAP_BMSK                                   0xe0000
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_MULTIPLE_MSG_CAP_SHFT                                      0x11
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_ENABLE_BMSK                                             0x10000
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_ENABLE_SHFT                                                0x10
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_CAP_NEXT_OFFSET_BMSK                                     0xff00
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_CAP_NEXT_OFFSET_SHFT                                        0x8
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_CAP_ID_BMSK                                                0xff
#define HWIO_PCIE_GEN3_TYPE0_PCI_MSI_CAP_ID_NEXT_CTRL_REG_1_PCI_MSI_CAP_ID_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_LOWER_32_1_ADDR                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000054)
#define HWIO_PCIE_GEN3_TYPE0_MSI_LOWER_32_1_OFFS                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_GEN3_TYPE0_MSI_LOWER_32_1_RMSK                                                                         0xfffffffc
#define HWIO_PCIE_GEN3_TYPE0_MSI_LOWER_32_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_LOWER_32_1_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_LOWER_32_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_LOWER_32_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_LOWER_32_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_LOWER_32_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_LOWER_32_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_LOWER_32_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_LOWER_32_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_LOWER_32_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_LOWER_32_1_PCI_MSI_LOWER_32_BMSK                                                        0xfffffffc
#define HWIO_PCIE_GEN3_TYPE0_MSI_LOWER_32_1_PCI_MSI_LOWER_32_SHFT                                                               0x2

#define HWIO_PCIE_GEN3_TYPE0_MSI_UPPER_32_1_ADDR                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000058)
#define HWIO_PCIE_GEN3_TYPE0_MSI_UPPER_32_1_OFFS                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_GEN3_TYPE0_MSI_UPPER_32_1_RMSK                                                                         0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_UPPER_32_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_UPPER_32_1_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_UPPER_32_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_UPPER_32_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_UPPER_32_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_UPPER_32_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_UPPER_32_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_UPPER_32_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_UPPER_32_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_UPPER_32_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_UPPER_32_1_PCI_MSI_UPPER_32_BMSK                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_UPPER_32_1_PCI_MSI_UPPER_32_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_DATA_REG_1_ADDR                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_GEN3_TYPE0_MSI_DATA_REG_1_OFFS                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_GEN3_TYPE0_MSI_DATA_REG_1_RMSK                                                                         0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_DATA_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_DATA_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_DATA_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_DATA_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_DATA_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_DATA_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_DATA_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_DATA_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_DATA_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_DATA_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_DATA_REG_1_MSI_DATA_REG_BMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_DATA_REG_1_MSI_DATA_REG_SHFT                                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_MASK_REG_1_ADDR                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000060)
#define HWIO_PCIE_GEN3_TYPE0_MSI_MASK_REG_1_OFFS                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_GEN3_TYPE0_MSI_MASK_REG_1_RMSK                                                                         0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_MASK_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_MASK_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_MASK_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_MASK_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_MASK_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_MASK_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_MASK_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_MASK_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_MASK_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_MASK_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_MASK_REG_1_MSI_MASK_REG_BMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_MASK_REG_1_MSI_MASK_REG_SHFT                                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_PENDING_BIT_REG_1_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000064)
#define HWIO_PCIE_GEN3_TYPE0_MSI_PENDING_BIT_REG_1_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_GEN3_TYPE0_MSI_PENDING_BIT_REG_1_RMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_PENDING_BIT_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_PENDING_BIT_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_PENDING_BIT_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_PENDING_BIT_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_PENDING_BIT_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_PENDING_BIT_REG_1_PCI_MSI_PENDING_BIT_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_PENDING_BIT_REG_1_PCI_MSI_PENDING_BIT_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000001d4)
#define HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000001d4)
#define HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_NEXT_OFFSET_BMSK                                                          0xfff00000
#define HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_NEXT_OFFSET_SHFT                                                                0x14
#define HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_CAP_VERSION_BMSK                                                             0xf0000
#define HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_CAP_VERSION_SHFT                                                                0x10
#define HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_CAP_ID_BMSK                                                                   0xffff
#define HWIO_PCIE_GEN3_TYPE0_LTR_CAP_HDR_REG_1_CAP_ID_SHFT                                                                      0x0

#define HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000001d8)
#define HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000001d8)
#define HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_RMSK                                                                      0x1fff1fff
#define HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_IN)
#define HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_MAX_NO_SNOOP_LAT_SCALE_BMSK                                               0x1c000000
#define HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_MAX_NO_SNOOP_LAT_SCALE_SHFT                                                     0x1a
#define HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_MAX_NO_SNOOP_LAT_BMSK                                                      0x3ff0000
#define HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_MAX_NO_SNOOP_LAT_SHFT                                                           0x10
#define HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_MAX_SNOOP_LAT_SCALE_BMSK                                                      0x1c00
#define HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_MAX_SNOOP_LAT_SCALE_SHFT                                                         0xa
#define HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_MAX_SNOOP_LAT_BMSK                                                             0x3ff
#define HWIO_PCIE_GEN3_TYPE0_LTR_LATENCY_REG_1_MAX_SNOOP_LAT_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000700)
#define HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000700)
#define HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_ADDR, HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_IN)
#define HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_REPLAY_TIME_LIMIT_BMSK                                                    0xffff0000
#define HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_REPLAY_TIME_LIMIT_SHFT                                                          0x10
#define HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_ROUND_TRIP_LATENCY_TIME_LIMIT_BMSK                                            0xffff
#define HWIO_PCIE_GEN3_TYPE0_ACK_LATENCY_TIMER_ROUND_TRIP_LATENCY_TIME_LIMIT_SHFT                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_VENDOR_SPEC_DLLP_REG_ADDR                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000704)
#define HWIO_PCIE_GEN3_TYPE0_VENDOR_SPEC_DLLP_REG_OFFS                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000704)
#define HWIO_PCIE_GEN3_TYPE0_VENDOR_SPEC_DLLP_REG_RMSK                                                                   0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VENDOR_SPEC_DLLP_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VENDOR_SPEC_DLLP_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_VENDOR_SPEC_DLLP_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VENDOR_SPEC_DLLP_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VENDOR_SPEC_DLLP_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VENDOR_SPEC_DLLP_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VENDOR_SPEC_DLLP_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VENDOR_SPEC_DLLP_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VENDOR_SPEC_DLLP_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VENDOR_SPEC_DLLP_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_VENDOR_SPEC_DLLP_REG_VENDOR_SPEC_DLLP_BMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VENDOR_SPEC_DLLP_REG_VENDOR_SPEC_DLLP_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_ADDR                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000708)
#define HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_OFFS                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000708)
#define HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_RMSK                                                                         0xff3f0fff
#define HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_CPL_SENT_COUNT_BMSK                                                          0xff000000
#define HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_CPL_SENT_COUNT_SHFT                                                                0x18
#define HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_LINK_STATE_BMSK                                                                0x3f0000
#define HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_LINK_STATE_SHFT                                                                    0x10
#define HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_FORCED_LTSSM_BMSK                                                                 0xf00
#define HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_FORCED_LTSSM_SHFT                                                                   0x8
#define HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_LINK_NUM_BMSK                                                                      0xff
#define HWIO_PCIE_GEN3_TYPE0_PORT_FORCE_REG_LINK_NUM_SHFT                                                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000070c)
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000070c)
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_RMSK                                                                    0x7fffffff
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_ENTER_ASPM_BMSK                                                         0x40000000
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_ENTER_ASPM_SHFT                                                               0x1e
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_L1_ENTRANCE_LATENCY_BMSK                                                0x38000000
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_L1_ENTRANCE_LATENCY_SHFT                                                      0x1b
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_L0_ENTRANCE_LATENCY_BMSK                                                 0x7000000
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_L0_ENTRANCE_LATENCY_SHFT                                                      0x18
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_COMMON_CLK_N_FTS_BMSK                                                     0xff0000
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_COMMON_CLK_N_FTS_SHFT                                                         0x10
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_ACK_N_FTS_BMSK                                                              0xff00
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_ACK_N_FTS_SHFT                                                                 0x8
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_ACK_FREQ_BMSK                                                                 0xff
#define HWIO_PCIE_GEN3_TYPE0_ACK_F_ASPM_CTRL_REG_ACK_FREQ_SHFT                                                                  0x0

#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_ADDR                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000710)
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_OFFS                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000710)
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_RMSK                                                                      0xf3f0fef
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_TRANSMIT_LANE_REVERSALE_ENABLE_BMSK                                       0x8000000
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_TRANSMIT_LANE_REVERSALE_ENABLE_SHFT                                            0x1b
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_EXTENDED_SYNCH_BMSK                                                       0x4000000
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_EXTENDED_SYNCH_SHFT                                                            0x1a
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_CORRUPT_LCRC_ENABLE_BMSK                                                  0x2000000
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_CORRUPT_LCRC_ENABLE_SHFT                                                       0x19
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_BEACON_ENABLE_BMSK                                                        0x1000000
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_BEACON_ENABLE_SHFT                                                             0x18
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_LINK_CAPABLE_BMSK                                                          0x3f0000
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_LINK_CAPABLE_SHFT                                                              0x10
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_LINK_RATE_BMSK                                                                0xf00
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_LINK_RATE_SHFT                                                                  0x8
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_FAST_LINK_MODE_BMSK                                                            0x80
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_FAST_LINK_MODE_SHFT                                                             0x7
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_LINK_DISABLE_BMSK                                                              0x40
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_LINK_DISABLE_SHFT                                                               0x6
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_DLL_LINK_EN_BMSK                                                               0x20
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_DLL_LINK_EN_SHFT                                                                0x5
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_RESET_ASSERT_BMSK                                                               0x8
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_RESET_ASSERT_SHFT                                                               0x3
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_LOOPBACK_ENABLE_BMSK                                                            0x4
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_LOOPBACK_ENABLE_SHFT                                                            0x2
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_SCRAMBLE_DISABLE_BMSK                                                           0x2
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_SCRAMBLE_DISABLE_SHFT                                                           0x1
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_VENDOR_SPECIFIC_DLLP_REQ_BMSK                                                   0x1
#define HWIO_PCIE_GEN3_TYPE0_PORT_LINK_CTRL_REG_VENDOR_SPECIFIC_DLLP_REQ_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_ADDR                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000714)
#define HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_OFFS                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000714)
#define HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_RMSK                                                                          0x83ffffff
#define HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_DISABLE_LANE_TO_LANE_DESKEW_BMSK                                              0x80000000
#define HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_DISABLE_LANE_TO_LANE_DESKEW_SHFT                                                    0x1f
#define HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_ACK_NAK_DISABLE_BMSK                                                           0x2000000
#define HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_ACK_NAK_DISABLE_SHFT                                                                0x19
#define HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_FLOW_CTRL_DISABLE_BMSK                                                         0x1000000
#define HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_FLOW_CTRL_DISABLE_SHFT                                                              0x18
#define HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_INSERT_LANE_SKEW_BMSK                                                           0xffffff
#define HWIO_PCIE_GEN3_TYPE0_LANE_SKEW_REG_INSERT_LANE_SKEW_SHFT                                                                0x0

#define HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000718)
#define HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000718)
#define HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_RMSK                                                                0x1fffc0ff
#define HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_ADDR, HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_IN)
#define HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_UPDATE_FREQ_TIMER_BMSK                                              0x1f000000
#define HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_UPDATE_FREQ_TIMER_SHFT                                                    0x18
#define HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_ACK_NAK_BMSK                                                0xf80000
#define HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_ACK_NAK_SHFT                                                    0x13
#define HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_REPLAY_TIMER_BMSK                                            0x7c000
#define HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_TIMER_MOD_REPLAY_TIMER_SHFT                                                0xe
#define HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_MAX_FUNC_NUM_BMSK                                                         0xff
#define HWIO_PCIE_GEN3_TYPE0_TIMER_CTRL_MAX_FUNC_NUM_MAX_FUNC_NUM_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_ADDR                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000071c)
#define HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_OFFS                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000071c)
#define HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_MASK_RADM_1_BMSK                                                  0xffff0000
#define HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_MASK_RADM_1_SHFT                                                        0x10
#define HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_DISABLE_FC_WD_TIMER_BMSK                                              0x8000
#define HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_DISABLE_FC_WD_TIMER_SHFT                                                 0xf
#define HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_EIDLE_TIMER_BMSK                                                      0x7800
#define HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_EIDLE_TIMER_SHFT                                                         0xb
#define HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_SKP_INT_VAL_BMSK                                                       0x7ff
#define HWIO_PCIE_GEN3_TYPE0_SYMBOL_TIMER_FILTER_1_REG_SKP_INT_VAL_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_TYPE0_FILTER_MASK_REG_2_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000720)
#define HWIO_PCIE_GEN3_TYPE0_FILTER_MASK_REG_2_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000720)
#define HWIO_PCIE_GEN3_TYPE0_FILTER_MASK_REG_2_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_FILTER_MASK_REG_2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_FILTER_MASK_REG_2_ADDR, HWIO_PCIE_GEN3_TYPE0_FILTER_MASK_REG_2_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_FILTER_MASK_REG_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_FILTER_MASK_REG_2_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_FILTER_MASK_REG_2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_FILTER_MASK_REG_2_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_FILTER_MASK_REG_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_FILTER_MASK_REG_2_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_FILTER_MASK_REG_2_IN)
#define HWIO_PCIE_GEN3_TYPE0_FILTER_MASK_REG_2_MASK_RADM_2_BMSK                                                          0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_FILTER_MASK_REG_2_MASK_RADM_2_SHFT                                                                 0x0

#define HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000724)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OFFS                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000724)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_RMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_RSVDP_1_BMSK                                         0xfffffffe
#define HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_RSVDP_1_SHFT                                                0x1
#define HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OB_RD_SPLIT_BURST_EN_BMSK                                   0x1
#define HWIO_PCIE_GEN3_TYPE0_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_REG_OB_RD_SPLIT_BURST_EN_SHFT                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_0_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000728)
#define HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_0_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000728)
#define HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_0_RMSK                                                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_0_ADDR, HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_0_DEB_REG_0_BMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_0_DEB_REG_0_SHFT                                                                         0x0

#define HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_1_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000072c)
#define HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_1_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000072c)
#define HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_1_RMSK                                                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_1_DEB_REG_1_BMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DEBUG_REG_1_DEB_REG_1_SHFT                                                                         0x0

#define HWIO_PCIE_GEN3_TYPE0_TX_P_FC_CREDIT_STATUS_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000730)
#define HWIO_PCIE_GEN3_TYPE0_TX_P_FC_CREDIT_STATUS_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000730)
#define HWIO_PCIE_GEN3_TYPE0_TX_P_FC_CREDIT_STATUS_RMSK                                                                     0xfffff
#define HWIO_PCIE_GEN3_TYPE0_TX_P_FC_CREDIT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_TX_P_FC_CREDIT_STATUS_ADDR, HWIO_PCIE_GEN3_TYPE0_TX_P_FC_CREDIT_STATUS_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_TX_P_FC_CREDIT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_TX_P_FC_CREDIT_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_TX_P_FC_CREDIT_STATUS_TX_P_HEADER_FC_CREDIT_BMSK                                               0xff000
#define HWIO_PCIE_GEN3_TYPE0_TX_P_FC_CREDIT_STATUS_TX_P_HEADER_FC_CREDIT_SHFT                                                   0xc
#define HWIO_PCIE_GEN3_TYPE0_TX_P_FC_CREDIT_STATUS_TX_P_DATA_FC_CREDIT_BMSK                                                   0xfff
#define HWIO_PCIE_GEN3_TYPE0_TX_P_FC_CREDIT_STATUS_TX_P_DATA_FC_CREDIT_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_TYPE0_TX_NP_FC_CREDIT_STATUS_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000734)
#define HWIO_PCIE_GEN3_TYPE0_TX_NP_FC_CREDIT_STATUS_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000734)
#define HWIO_PCIE_GEN3_TYPE0_TX_NP_FC_CREDIT_STATUS_RMSK                                                                    0xfffff
#define HWIO_PCIE_GEN3_TYPE0_TX_NP_FC_CREDIT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_TX_NP_FC_CREDIT_STATUS_ADDR, HWIO_PCIE_GEN3_TYPE0_TX_NP_FC_CREDIT_STATUS_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_TX_NP_FC_CREDIT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_TX_NP_FC_CREDIT_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_TX_NP_FC_CREDIT_STATUS_TX_NP_HEADER_FC_CREDIT_BMSK                                             0xff000
#define HWIO_PCIE_GEN3_TYPE0_TX_NP_FC_CREDIT_STATUS_TX_NP_HEADER_FC_CREDIT_SHFT                                                 0xc
#define HWIO_PCIE_GEN3_TYPE0_TX_NP_FC_CREDIT_STATUS_TX_NP_DATA_FC_CREDIT_BMSK                                                 0xfff
#define HWIO_PCIE_GEN3_TYPE0_TX_NP_FC_CREDIT_STATUS_TX_NP_DATA_FC_CREDIT_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_TX_CPL_FC_CREDIT_STATUS_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000738)
#define HWIO_PCIE_GEN3_TYPE0_TX_CPL_FC_CREDIT_STATUS_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000738)
#define HWIO_PCIE_GEN3_TYPE0_TX_CPL_FC_CREDIT_STATUS_RMSK                                                                   0xfffff
#define HWIO_PCIE_GEN3_TYPE0_TX_CPL_FC_CREDIT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_TX_CPL_FC_CREDIT_STATUS_ADDR, HWIO_PCIE_GEN3_TYPE0_TX_CPL_FC_CREDIT_STATUS_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_TX_CPL_FC_CREDIT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_TX_CPL_FC_CREDIT_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_TX_CPL_FC_CREDIT_STATUS_TX_CPL_HEADER_FC_CREDIT_BMSK                                           0xff000
#define HWIO_PCIE_GEN3_TYPE0_TX_CPL_FC_CREDIT_STATUS_TX_CPL_HEADER_FC_CREDIT_SHFT                                               0xc
#define HWIO_PCIE_GEN3_TYPE0_TX_CPL_FC_CREDIT_STATUS_TX_CPL_DATA_FC_CREDIT_BMSK                                               0xfff
#define HWIO_PCIE_GEN3_TYPE0_TX_CPL_FC_CREDIT_STATUS_TX_CPL_DATA_FC_CREDIT_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_ADDR                                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000073c)
#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_OFFS                                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000073c)
#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_RMSK                                                                               0x9fff0007
#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_Q_STATUS_ADDR, HWIO_PCIE_GEN3_TYPE0_Q_STATUS_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_Q_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_Q_STATUS_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_Q_STATUS_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_Q_STATUS_IN)
#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_TIMER_MOD_FLOW_CONTROL_EN_BMSK                                                     0x80000000
#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_TIMER_MOD_FLOW_CONTROL_EN_SHFT                                                           0x1f
#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_TIMER_MOD_FLOW_CONTROL_BMSK                                                        0x1fff0000
#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_TIMER_MOD_FLOW_CONTROL_SHFT                                                              0x10
#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_RX_QUEUE_NON_EMPTY_BMSK                                                                   0x4
#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_RX_QUEUE_NON_EMPTY_SHFT                                                                   0x2
#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_TX_RETRY_BUFFER_NE_BMSK                                                                   0x2
#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_TX_RETRY_BUFFER_NE_SHFT                                                                   0x1
#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_RX_TLP_FC_CREDIT_NON_RETURN_BMSK                                                          0x1
#define HWIO_PCIE_GEN3_TYPE0_Q_STATUS_RX_TLP_FC_CREDIT_NON_RETURN_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_1_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000740)
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_1_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000740)
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_1_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_3_BMSK                                                       0xff000000
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_3_SHFT                                                             0x18
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_2_BMSK                                                         0xff0000
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_2_SHFT                                                             0x10
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_1_BMSK                                                           0xff00
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_1_SHFT                                                              0x8
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_0_BMSK                                                             0xff
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_1_WRR_WEIGHT_VC_0_SHFT                                                              0x0

#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_2_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000744)
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_2_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000744)
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_2_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_2_ADDR, HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_2_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_2_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_7_BMSK                                                       0xff000000
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_7_SHFT                                                             0x18
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_6_BMSK                                                         0xff0000
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_6_SHFT                                                             0x10
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_5_BMSK                                                           0xff00
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_5_SHFT                                                              0x8
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_4_BMSK                                                             0xff
#define HWIO_PCIE_GEN3_TYPE0_VC_TX_ARBI_REG_2_WRR_WEIGHT_VC_4_SHFT                                                              0x0

#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000748)
#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000748)
#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_RMSK                                                                        0xc0efffff
#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_VC_ORDERING_RX_Q_BMSK                                                       0x80000000
#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_VC_ORDERING_RX_Q_SHFT                                                             0x1f
#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_TLP_TYPE_ORDERING_VC0_BMSK                                                  0x40000000
#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_TLP_TYPE_ORDERING_VC0_SHFT                                                        0x1e
#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_VC0_P_TLP_Q_MODE_BMSK                                                         0xe00000
#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_VC0_P_TLP_Q_MODE_SHFT                                                             0x15
#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_VC0_P_HEADER_CREDIT_BMSK                                                       0xff000
#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_VC0_P_HEADER_CREDIT_SHFT                                                           0xc
#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_VC0_P_DATA_CREDIT_BMSK                                                           0xfff
#define HWIO_PCIE_GEN3_TYPE0_VC0_P_RX_Q_CTRL_VC0_P_DATA_CREDIT_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000074c)
#define HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000074c)
#define HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_RMSK                                                                         0xefffff
#define HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_VC0_NP_TLP_Q_MODE_BMSK                                                       0xe00000
#define HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_VC0_NP_TLP_Q_MODE_SHFT                                                           0x15
#define HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_VC0_NP_HEADER_CREDIT_BMSK                                                     0xff000
#define HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_VC0_NP_HEADER_CREDIT_SHFT                                                         0xc
#define HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_VC0_NP_DATA_CREDIT_BMSK                                                         0xfff
#define HWIO_PCIE_GEN3_TYPE0_VC0_NP_RX_Q_CTRL_VC0_NP_DATA_CREDIT_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000750)
#define HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000750)
#define HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_RMSK                                                                        0xefffff
#define HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_VC0_CPL_TLP_Q_MODE_BMSK                                                     0xe00000
#define HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_VC0_CPL_TLP_Q_MODE_SHFT                                                         0x15
#define HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_VC0_CPL_HEADER_CREDIT_BMSK                                                   0xff000
#define HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_VC0_CPL_HEADER_CREDIT_SHFT                                                       0xc
#define HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_VC0_CPL_DATA_CREDIT_BMSK                                                       0xfff
#define HWIO_PCIE_GEN3_TYPE0_VC0_CPL_RX_Q_CTRL_VC0_CPL_DATA_CREDIT_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_TYPE0_VC1_P_RX_Q_CTRL_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000754)
#define HWIO_PCIE_GEN3_TYPE0_VC1_P_RX_Q_CTRL_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000754)
#define HWIO_PCIE_GEN3_TYPE0_VC1_P_RX_Q_CTRL_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC1_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC1_P_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC1_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC1_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC1_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC1_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC1_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC1_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC1_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC1_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC1_P_RX_Q_CTRL_VC1_P_RX_Q_CTRL_BMSK                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC1_P_RX_Q_CTRL_VC1_P_RX_Q_CTRL_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_VC1_NP_RX_Q_CTRL_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000758)
#define HWIO_PCIE_GEN3_TYPE0_VC1_NP_RX_Q_CTRL_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000758)
#define HWIO_PCIE_GEN3_TYPE0_VC1_NP_RX_Q_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC1_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC1_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC1_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC1_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC1_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC1_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC1_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC1_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC1_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC1_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC1_NP_RX_Q_CTRL_VC1_NP_RX_Q_CTRL_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC1_NP_RX_Q_CTRL_VC1_NP_RX_Q_CTRL_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_TYPE0_VC1_CPL_RX_Q_CTRL_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000075c)
#define HWIO_PCIE_GEN3_TYPE0_VC1_CPL_RX_Q_CTRL_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000075c)
#define HWIO_PCIE_GEN3_TYPE0_VC1_CPL_RX_Q_CTRL_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC1_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC1_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC1_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC1_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC1_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC1_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC1_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC1_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC1_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC1_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC1_CPL_RX_Q_CTRL_VC1_CPL_RX_Q_CTRL_BMSK                                                    0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC1_CPL_RX_Q_CTRL_VC1_CPL_RX_Q_CTRL_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_TYPE0_VC2_P_RX_Q_CTRL_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000760)
#define HWIO_PCIE_GEN3_TYPE0_VC2_P_RX_Q_CTRL_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000760)
#define HWIO_PCIE_GEN3_TYPE0_VC2_P_RX_Q_CTRL_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC2_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC2_P_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC2_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC2_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC2_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC2_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC2_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC2_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC2_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC2_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC2_P_RX_Q_CTRL_VC2_P_RX_Q_CTRL_BMSK                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC2_P_RX_Q_CTRL_VC2_P_RX_Q_CTRL_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_VC2_NP_RX_Q_CTRL_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000764)
#define HWIO_PCIE_GEN3_TYPE0_VC2_NP_RX_Q_CTRL_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000764)
#define HWIO_PCIE_GEN3_TYPE0_VC2_NP_RX_Q_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC2_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC2_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC2_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC2_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC2_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC2_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC2_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC2_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC2_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC2_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC2_NP_RX_Q_CTRL_VC2_NP_RX_Q_CTRL_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC2_NP_RX_Q_CTRL_VC2_NP_RX_Q_CTRL_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_TYPE0_VC2_CPL_RX_Q_CTRL_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000768)
#define HWIO_PCIE_GEN3_TYPE0_VC2_CPL_RX_Q_CTRL_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000768)
#define HWIO_PCIE_GEN3_TYPE0_VC2_CPL_RX_Q_CTRL_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC2_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC2_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC2_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC2_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC2_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC2_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC2_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC2_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC2_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC2_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC2_CPL_RX_Q_CTRL_VC2_CPL_RX_Q_CTRL_BMSK                                                    0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC2_CPL_RX_Q_CTRL_VC2_CPL_RX_Q_CTRL_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_TYPE0_VC3_P_RX_Q_CTRL_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000076c)
#define HWIO_PCIE_GEN3_TYPE0_VC3_P_RX_Q_CTRL_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000076c)
#define HWIO_PCIE_GEN3_TYPE0_VC3_P_RX_Q_CTRL_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC3_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC3_P_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC3_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC3_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC3_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC3_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC3_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC3_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC3_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC3_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC3_P_RX_Q_CTRL_VC3_P_RX_Q_CTRL_BMSK                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC3_P_RX_Q_CTRL_VC3_P_RX_Q_CTRL_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_VC3_NP_RX_Q_CTRL_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000770)
#define HWIO_PCIE_GEN3_TYPE0_VC3_NP_RX_Q_CTRL_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000770)
#define HWIO_PCIE_GEN3_TYPE0_VC3_NP_RX_Q_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC3_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC3_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC3_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC3_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC3_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC3_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC3_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC3_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC3_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC3_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC3_NP_RX_Q_CTRL_VC3_NP_RX_Q_CTRL_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC3_NP_RX_Q_CTRL_VC3_NP_RX_Q_CTRL_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_TYPE0_VC3_CPL_RX_Q_CTRL_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000774)
#define HWIO_PCIE_GEN3_TYPE0_VC3_CPL_RX_Q_CTRL_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000774)
#define HWIO_PCIE_GEN3_TYPE0_VC3_CPL_RX_Q_CTRL_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC3_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC3_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC3_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC3_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC3_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC3_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC3_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC3_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC3_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC3_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC3_CPL_RX_Q_CTRL_VC3_CPL_RX_Q_CTRL_BMSK                                                    0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC3_CPL_RX_Q_CTRL_VC3_CPL_RX_Q_CTRL_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_TYPE0_VC4_P_RX_Q_CTRL_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000778)
#define HWIO_PCIE_GEN3_TYPE0_VC4_P_RX_Q_CTRL_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000778)
#define HWIO_PCIE_GEN3_TYPE0_VC4_P_RX_Q_CTRL_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC4_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC4_P_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC4_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC4_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC4_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC4_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC4_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC4_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC4_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC4_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC4_P_RX_Q_CTRL_VC4_P_RX_Q_CTRL_BMSK                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC4_P_RX_Q_CTRL_VC4_P_RX_Q_CTRL_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_VC4_NP_RX_Q_CTRL_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000077c)
#define HWIO_PCIE_GEN3_TYPE0_VC4_NP_RX_Q_CTRL_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000077c)
#define HWIO_PCIE_GEN3_TYPE0_VC4_NP_RX_Q_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC4_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC4_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC4_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC4_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC4_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC4_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC4_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC4_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC4_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC4_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC4_NP_RX_Q_CTRL_VC4_NP_RX_Q_CTRL_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC4_NP_RX_Q_CTRL_VC4_NP_RX_Q_CTRL_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_TYPE0_VC4_CPL_RX_Q_CTRL_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000780)
#define HWIO_PCIE_GEN3_TYPE0_VC4_CPL_RX_Q_CTRL_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000780)
#define HWIO_PCIE_GEN3_TYPE0_VC4_CPL_RX_Q_CTRL_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC4_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC4_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC4_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC4_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC4_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC4_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC4_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC4_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC4_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC4_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC4_CPL_RX_Q_CTRL_VC4_CPL_RX_Q_CTRL_BMSK                                                    0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC4_CPL_RX_Q_CTRL_VC4_CPL_RX_Q_CTRL_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_TYPE0_VC5_P_RX_Q_CTRL_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000784)
#define HWIO_PCIE_GEN3_TYPE0_VC5_P_RX_Q_CTRL_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000784)
#define HWIO_PCIE_GEN3_TYPE0_VC5_P_RX_Q_CTRL_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC5_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC5_P_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC5_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC5_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC5_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC5_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC5_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC5_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC5_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC5_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC5_P_RX_Q_CTRL_VC5_P_RX_Q_CTRL_BMSK                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC5_P_RX_Q_CTRL_VC5_P_RX_Q_CTRL_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_VC5_NP_RX_Q_CTRL_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000788)
#define HWIO_PCIE_GEN3_TYPE0_VC5_NP_RX_Q_CTRL_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000788)
#define HWIO_PCIE_GEN3_TYPE0_VC5_NP_RX_Q_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC5_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC5_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC5_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC5_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC5_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC5_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC5_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC5_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC5_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC5_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC5_NP_RX_Q_CTRL_VC5_NP_RX_Q_CTRL_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC5_NP_RX_Q_CTRL_VC5_NP_RX_Q_CTRL_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_TYPE0_VC5_CPL_RX_Q_CTRL_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000078c)
#define HWIO_PCIE_GEN3_TYPE0_VC5_CPL_RX_Q_CTRL_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000078c)
#define HWIO_PCIE_GEN3_TYPE0_VC5_CPL_RX_Q_CTRL_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC5_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC5_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC5_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC5_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC5_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC5_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC5_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC5_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC5_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC5_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC5_CPL_RX_Q_CTRL_VC5_CPL_RX_Q_CTRL_BMSK                                                    0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC5_CPL_RX_Q_CTRL_VC5_CPL_RX_Q_CTRL_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_TYPE0_VC6_P_RX_Q_CTRL_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000790)
#define HWIO_PCIE_GEN3_TYPE0_VC6_P_RX_Q_CTRL_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000790)
#define HWIO_PCIE_GEN3_TYPE0_VC6_P_RX_Q_CTRL_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC6_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC6_P_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC6_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC6_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC6_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC6_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC6_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC6_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC6_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC6_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC6_P_RX_Q_CTRL_VC6_P_RX_Q_CTRL_BMSK                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC6_P_RX_Q_CTRL_VC6_P_RX_Q_CTRL_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_VC6_NP_RX_Q_CTRL_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000794)
#define HWIO_PCIE_GEN3_TYPE0_VC6_NP_RX_Q_CTRL_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000794)
#define HWIO_PCIE_GEN3_TYPE0_VC6_NP_RX_Q_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC6_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC6_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC6_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC6_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC6_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC6_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC6_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC6_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC6_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC6_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC6_NP_RX_Q_CTRL_VC6_NP_RX_Q_CTRL_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC6_NP_RX_Q_CTRL_VC6_NP_RX_Q_CTRL_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_TYPE0_VC6_CPL_RX_Q_CTRL_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000798)
#define HWIO_PCIE_GEN3_TYPE0_VC6_CPL_RX_Q_CTRL_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000798)
#define HWIO_PCIE_GEN3_TYPE0_VC6_CPL_RX_Q_CTRL_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC6_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC6_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC6_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC6_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC6_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC6_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC6_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC6_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC6_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC6_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC6_CPL_RX_Q_CTRL_VC6_CPL_RX_Q_CTRL_BMSK                                                    0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC6_CPL_RX_Q_CTRL_VC6_CPL_RX_Q_CTRL_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_TYPE0_VC7_P_RX_Q_CTRL_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000079c)
#define HWIO_PCIE_GEN3_TYPE0_VC7_P_RX_Q_CTRL_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000079c)
#define HWIO_PCIE_GEN3_TYPE0_VC7_P_RX_Q_CTRL_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC7_P_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC7_P_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC7_P_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC7_P_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC7_P_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC7_P_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC7_P_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC7_P_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC7_P_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC7_P_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC7_P_RX_Q_CTRL_VC7_P_RX_Q_CTRL_BMSK                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC7_P_RX_Q_CTRL_VC7_P_RX_Q_CTRL_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_VC7_NP_RX_Q_CTRL_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000007a0)
#define HWIO_PCIE_GEN3_TYPE0_VC7_NP_RX_Q_CTRL_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000007a0)
#define HWIO_PCIE_GEN3_TYPE0_VC7_NP_RX_Q_CTRL_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC7_NP_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC7_NP_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC7_NP_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC7_NP_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC7_NP_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC7_NP_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC7_NP_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC7_NP_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC7_NP_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC7_NP_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC7_NP_RX_Q_CTRL_VC7_NP_RX_Q_CTRL_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC7_NP_RX_Q_CTRL_VC7_NP_RX_Q_CTRL_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_TYPE0_VC7_CPL_RX_Q_CTRL_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000007a4)
#define HWIO_PCIE_GEN3_TYPE0_VC7_CPL_RX_Q_CTRL_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000007a4)
#define HWIO_PCIE_GEN3_TYPE0_VC7_CPL_RX_Q_CTRL_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC7_CPL_RX_Q_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC7_CPL_RX_Q_CTRL_ADDR, HWIO_PCIE_GEN3_TYPE0_VC7_CPL_RX_Q_CTRL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_VC7_CPL_RX_Q_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_VC7_CPL_RX_Q_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_VC7_CPL_RX_Q_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_VC7_CPL_RX_Q_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_VC7_CPL_RX_Q_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_VC7_CPL_RX_Q_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_VC7_CPL_RX_Q_CTRL_IN)
#define HWIO_PCIE_GEN3_TYPE0_VC7_CPL_RX_Q_CTRL_VC7_CPL_RX_Q_CTRL_BMSK                                                    0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_VC7_CPL_RX_Q_CTRL_VC7_CPL_RX_Q_CTRL_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_ADDR                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000080c)
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_OFFS                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000080c)
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_RMSK                                                                            0x3fffff
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_GEN1_EI_INFERENCE_BMSK                                                          0x200000
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_GEN1_EI_INFERENCE_SHFT                                                              0x15
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_SEL_DEEMPHASIS_BMSK                                                             0x100000
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_SEL_DEEMPHASIS_SHFT                                                                 0x14
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_CONFIG_TX_COMP_RX_BMSK                                                           0x80000
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_CONFIG_TX_COMP_RX_SHFT                                                              0x13
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_CONFIG_PHY_TX_CHANGE_BMSK                                                        0x40000
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_CONFIG_PHY_TX_CHANGE_SHFT                                                           0x12
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_DIRECT_SPEED_CHANGE_BMSK                                                         0x20000
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_DIRECT_SPEED_CHANGE_SHFT                                                            0x11
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_NUM_OF_LANES_BMSK                                                                0x1ff00
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_NUM_OF_LANES_SHFT                                                                    0x8
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_FAST_TRAINING_SEQ_BMSK                                                              0xff
#define HWIO_PCIE_GEN3_TYPE0_GEN2_CTRL_REG_FAST_TRAINING_SEQ_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_PHY_STATUS_REG_ADDR                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000810)
#define HWIO_PCIE_GEN3_TYPE0_PHY_STATUS_REG_OFFS                                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000810)
#define HWIO_PCIE_GEN3_TYPE0_PHY_STATUS_REG_RMSK                                                                         0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_PHY_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PHY_STATUS_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_PHY_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PHY_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PHY_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PHY_STATUS_REG_PHY_STATUS_BMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_PHY_STATUS_REG_PHY_STATUS_SHFT                                                                     0x0

#define HWIO_PCIE_GEN3_TYPE0_PHY_CONTROL_REG_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000814)
#define HWIO_PCIE_GEN3_TYPE0_PHY_CONTROL_REG_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000814)
#define HWIO_PCIE_GEN3_TYPE0_PHY_CONTROL_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_PHY_CONTROL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PHY_CONTROL_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_PHY_CONTROL_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PHY_CONTROL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PHY_CONTROL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PHY_CONTROL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PHY_CONTROL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PHY_CONTROL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PHY_CONTROL_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PHY_CONTROL_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_PHY_CONTROL_REG_PHY_CONTROL_BMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_PHY_CONTROL_REG_PHY_CONTROL_SHFT                                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_0_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000818)
#define HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_0_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000818)
#define HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_0_RMSK                                                                      0xff07
#define HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_0_ADDR, HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_0_REMOTE_MAX_BRIDGE_TAG_BMSK                                                0xff00
#define HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_0_REMOTE_MAX_BRIDGE_TAG_SHFT                                                   0x8
#define HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_0_REMOTE_READ_REQ_SIZE_BMSK                                                    0x7
#define HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_0_REMOTE_READ_REQ_SIZE_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_1_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000081c)
#define HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_1_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000081c)
#define HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_1_RMSK                                                                         0x1
#define HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_1_ADDR, HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_1_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_1_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_1_RESIZE_MASTER_RESPONSE_BMSK                                                  0x1
#define HWIO_PCIE_GEN3_TYPE0_AXI_MASTER_CTRL_REG_1_RESIZE_MASTER_RESPONSE_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_ADDR_REG_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000820)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_ADDR_REG_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000820)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_ADDR_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_ADDR_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_ADDR_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_ADDR_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_ADDR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_ADDR_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_ADDR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_ADDR_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_ADDR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_ADDR_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_ADDR_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_ADDR_REG_MSI_CTRL_ADDR_BMSK                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_ADDR_REG_MSI_CTRL_ADDR_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_UPPER_ADDR_REG_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000824)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_UPPER_ADDR_REG_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000824)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_UPPER_ADDR_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_UPPER_ADDR_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_UPPER_ADDR_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_UPPER_ADDR_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_UPPER_ADDR_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_UPPER_ADDR_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_UPPER_ADDR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_UPPER_ADDR_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_UPPER_ADDR_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_UPPER_ADDR_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_UPPER_ADDR_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_UPPER_ADDR_REG_MSI_CTRL_UPPER_ADDR_BMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_UPPER_ADDR_REG_MSI_CTRL_UPPER_ADDR_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_EN_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000828)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_EN_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000828)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_EN_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_EN_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_EN_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_EN_REG_MSI_CTRL_INT_0_EN_BMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_EN_REG_MSI_CTRL_INT_0_EN_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_MASK_REG_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000082c)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_MASK_REG_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000082c)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_MASK_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_MASK_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_MASK_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_MASK_REG_MSI_CTRL_INT_0_MASK_BMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_MASK_REG_MSI_CTRL_INT_0_MASK_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_STATUS_REG_ADDR                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000830)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_STATUS_REG_OFFS                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000830)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_STATUS_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_STATUS_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_STATUS_REG_MSI_CTRL_INT_0_STATUS_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_0_STATUS_REG_MSI_CTRL_INT_0_STATUS_SHFT                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_EN_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000834)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_EN_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000834)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_EN_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_EN_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_EN_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_EN_REG_MSI_CTRL_INT_1_EN_BMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_EN_REG_MSI_CTRL_INT_1_EN_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_MASK_REG_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000838)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_MASK_REG_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000838)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_MASK_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_MASK_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_MASK_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_MASK_REG_MSI_CTRL_INT_1_MASK_BMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_MASK_REG_MSI_CTRL_INT_1_MASK_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_STATUS_REG_ADDR                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000083c)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_STATUS_REG_OFFS                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000083c)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_STATUS_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_STATUS_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_STATUS_REG_MSI_CTRL_INT_1_STATUS_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_1_STATUS_REG_MSI_CTRL_INT_1_STATUS_SHFT                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_EN_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000840)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_EN_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000840)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_EN_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_EN_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_EN_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_EN_REG_MSI_CTRL_INT_2_EN_BMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_EN_REG_MSI_CTRL_INT_2_EN_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_MASK_REG_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000844)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_MASK_REG_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000844)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_MASK_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_MASK_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_MASK_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_MASK_REG_MSI_CTRL_INT_2_MASK_BMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_MASK_REG_MSI_CTRL_INT_2_MASK_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_STATUS_REG_ADDR                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000848)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_STATUS_REG_OFFS                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000848)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_STATUS_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_STATUS_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_STATUS_REG_MSI_CTRL_INT_2_STATUS_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_2_STATUS_REG_MSI_CTRL_INT_2_STATUS_SHFT                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_EN_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000084c)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_EN_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000084c)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_EN_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_EN_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_EN_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_EN_REG_MSI_CTRL_INT_3_EN_BMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_EN_REG_MSI_CTRL_INT_3_EN_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_MASK_REG_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000850)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_MASK_REG_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000850)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_MASK_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_MASK_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_MASK_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_MASK_REG_MSI_CTRL_INT_3_MASK_BMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_MASK_REG_MSI_CTRL_INT_3_MASK_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_STATUS_REG_ADDR                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000854)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_STATUS_REG_OFFS                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000854)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_STATUS_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_STATUS_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_STATUS_REG_MSI_CTRL_INT_3_STATUS_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_3_STATUS_REG_MSI_CTRL_INT_3_STATUS_SHFT                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_EN_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000858)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_EN_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000858)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_EN_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_EN_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_EN_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_EN_REG_MSI_CTRL_INT_4_EN_BMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_EN_REG_MSI_CTRL_INT_4_EN_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_MASK_REG_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000085c)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_MASK_REG_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000085c)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_MASK_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_MASK_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_MASK_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_MASK_REG_MSI_CTRL_INT_4_MASK_BMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_MASK_REG_MSI_CTRL_INT_4_MASK_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_STATUS_REG_ADDR                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000860)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_STATUS_REG_OFFS                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000860)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_STATUS_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_STATUS_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_STATUS_REG_MSI_CTRL_INT_4_STATUS_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_4_STATUS_REG_MSI_CTRL_INT_4_STATUS_SHFT                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_EN_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000864)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_EN_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000864)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_EN_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_EN_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_EN_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_EN_REG_MSI_CTRL_INT_5_EN_BMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_EN_REG_MSI_CTRL_INT_5_EN_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_MASK_REG_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000868)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_MASK_REG_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000868)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_MASK_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_MASK_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_MASK_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_MASK_REG_MSI_CTRL_INT_5_MASK_BMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_MASK_REG_MSI_CTRL_INT_5_MASK_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_STATUS_REG_ADDR                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000086c)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_STATUS_REG_OFFS                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000086c)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_STATUS_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_STATUS_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_STATUS_REG_MSI_CTRL_INT_5_STATUS_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_5_STATUS_REG_MSI_CTRL_INT_5_STATUS_SHFT                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_EN_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000870)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_EN_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000870)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_EN_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_EN_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_EN_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_EN_REG_MSI_CTRL_INT_6_EN_BMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_EN_REG_MSI_CTRL_INT_6_EN_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_MASK_REG_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000874)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_MASK_REG_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000874)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_MASK_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_MASK_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_MASK_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_MASK_REG_MSI_CTRL_INT_6_MASK_BMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_MASK_REG_MSI_CTRL_INT_6_MASK_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_STATUS_REG_ADDR                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000878)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_STATUS_REG_OFFS                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000878)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_STATUS_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_STATUS_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_STATUS_REG_MSI_CTRL_INT_6_STATUS_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_6_STATUS_REG_MSI_CTRL_INT_6_STATUS_SHFT                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_EN_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000087c)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_EN_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000087c)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_EN_REG_RMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_EN_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_EN_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_EN_REG_MSI_CTRL_INT_7_EN_BMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_EN_REG_MSI_CTRL_INT_7_EN_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_MASK_REG_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000880)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_MASK_REG_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000880)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_MASK_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_MASK_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_MASK_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_MASK_REG_MSI_CTRL_INT_7_MASK_BMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_MASK_REG_MSI_CTRL_INT_7_MASK_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_STATUS_REG_ADDR                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000884)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_STATUS_REG_OFFS                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000884)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_STATUS_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_STATUS_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_STATUS_REG_MSI_CTRL_INT_7_STATUS_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_CTRL_INT_7_STATUS_REG_MSI_CTRL_INT_7_STATUS_SHFT                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_MSI_GPIO_IO_REG_ADDR                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000888)
#define HWIO_PCIE_GEN3_TYPE0_MSI_GPIO_IO_REG_OFFS                                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000888)
#define HWIO_PCIE_GEN3_TYPE0_MSI_GPIO_IO_REG_RMSK                                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_GPIO_IO_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_GPIO_IO_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MSI_GPIO_IO_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MSI_GPIO_IO_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MSI_GPIO_IO_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MSI_GPIO_IO_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MSI_GPIO_IO_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MSI_GPIO_IO_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MSI_GPIO_IO_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MSI_GPIO_IO_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MSI_GPIO_IO_REG_MSI_GPIO_REG_BMSK                                                           0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_MSI_GPIO_IO_REG_MSI_GPIO_REG_SHFT                                                                  0x0

#define HWIO_PCIE_GEN3_TYPE0_GEN3_RELATED_REG_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000890)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_RELATED_REG_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000890)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_RELATED_REG_RMSK                                                                       0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_GEN3_RELATED_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_GEN3_RELATED_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_GEN3_RELATED_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_RELATED_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_GEN3_RELATED_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_RELATED_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_GEN3_RELATED_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_RELATED_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_GEN3_RELATED_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_GEN3_RELATED_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_RELATED_REG_GEN3_RELATED_REG_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_GEN3_RELATED_REG_GEN3_RELATED_REG_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000894)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000894)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_GEN3_EQ_LOCAL_FS_LF_REG_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_LOCAL_FS_LF_REG_GEN3_EQ_LOCAL_FS_LF_REG_SHFT                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000898)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000898)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_ADDR, HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_GEN3_EQ_PSET_COEF_MAP_0_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_COEF_MAP_0_GEN3_EQ_PSET_COEF_MAP_0_SHFT                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_INDEX_REG_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000089c)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_INDEX_REG_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000089c)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_INDEX_REG_RMSK                                                                 0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_INDEX_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_INDEX_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_INDEX_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_INDEX_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_INDEX_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_INDEX_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_INDEX_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_INDEX_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_INDEX_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_INDEX_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_INDEX_REG_GEN3_EQ_PSET_INDEX_REG_BMSK                                          0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_PSET_INDEX_REG_GEN3_EQ_PSET_INDEX_REG_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_TYPE0_PF_HIDDEN_REG_ADDR                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008a0)
#define HWIO_PCIE_GEN3_TYPE0_PF_HIDDEN_REG_OFFS                                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008a0)
#define HWIO_PCIE_GEN3_TYPE0_PF_HIDDEN_REG_RMSK                                                                          0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_PF_HIDDEN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PF_HIDDEN_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_PF_HIDDEN_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PF_HIDDEN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PF_HIDDEN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PF_HIDDEN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PF_HIDDEN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PF_HIDDEN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PF_HIDDEN_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PF_HIDDEN_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_PF_HIDDEN_REG_PF_HIDDEN_REG_BMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_PF_HIDDEN_REG_PF_HIDDEN_REG_SHFT                                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008a4)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_OFFS                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008a4)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_RMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_BMSK                    0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_GEN3_EQ_COEFF_LEGALITY_STATUS_REG_SHFT                           0x0

#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_CONTROL_REG_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008a8)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_CONTROL_REG_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008a8)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_CONTROL_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_CONTROL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_CONTROL_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_CONTROL_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_CONTROL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_CONTROL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_CONTROL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_CONTROL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_CONTROL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_CONTROL_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_CONTROL_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_CONTROL_REG_GEN3_EQ_CONTROL_REG_BMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_CONTROL_REG_GEN3_EQ_CONTROL_REG_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008ac)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_OFFS                                                         (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008ac)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_RMSK                                                         0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_BMSK                          0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_GEN3_EQ_FB_MODE_DIR_CHANGE_REG_SHFT                                 0x0

#define HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008b8)
#define HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008b8)
#define HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_RMSK                                                                  0x873fffff
#define HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_ADDR, HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_IN)
#define HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_PIPE_LOOPBACK_BMSK                                                    0x80000000
#define HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_PIPE_LOOPBACK_SHFT                                                          0x1f
#define HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_RXSTATUS_VALUE_BMSK                                                    0x7000000
#define HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_RXSTATUS_VALUE_SHFT                                                         0x18
#define HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_RXSTATUS_LANE_BMSK                                                      0x3f0000
#define HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_RXSTATUS_LANE_SHFT                                                          0x10
#define HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_LPBK_RXVALID_BMSK                                                         0xffff
#define HWIO_PCIE_GEN3_TYPE0_PIPE_LOOPBACK_CONTROL_LPBK_RXVALID_SHFT                                                            0x0

#define HWIO_PCIE_GEN3_TYPE0_MISC_CONTROL_1_REG_ADDR                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008bc)
#define HWIO_PCIE_GEN3_TYPE0_MISC_CONTROL_1_REG_OFFS                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008bc)
#define HWIO_PCIE_GEN3_TYPE0_MISC_CONTROL_1_REG_RMSK                                                                            0x1
#define HWIO_PCIE_GEN3_TYPE0_MISC_CONTROL_1_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MISC_CONTROL_1_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_MISC_CONTROL_1_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_MISC_CONTROL_1_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_MISC_CONTROL_1_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_MISC_CONTROL_1_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_MISC_CONTROL_1_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_MISC_CONTROL_1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_MISC_CONTROL_1_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_MISC_CONTROL_1_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_MISC_CONTROL_1_REG_DBI_RO_WR_EN_BMSK                                                               0x1
#define HWIO_PCIE_GEN3_TYPE0_MISC_CONTROL_1_REG_DBI_RO_WR_EN_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008cc)
#define HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008cc)
#define HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_RMSK                                                                 0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_RSVD_I_8_BMSK                                                        0xff000000
#define HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_RSVD_I_8_SHFT                                                              0x18
#define HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_RSVDP_1_BMSK                                                           0xfffffe
#define HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_RSVDP_1_SHFT                                                                0x1
#define HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_AUTO_FLUSH_EN_BMSK                                                          0x1
#define HWIO_PCIE_GEN3_TYPE0_LINK_FLUSH_CONTROL_REG_AUTO_FLUSH_EN_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008d0)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_OFFS                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008d0)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RMSK                                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_16_BMSK                                               0xffff0000
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_16_SHFT                                                     0x10
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_MAP_BMSK                                    0xfc00
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_MAP_SHFT                                       0xa
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_3_BMSK                                                     0x3f8
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_3_SHFT                                                       0x3
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_VENDORID_BMSK                                  0x4
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_VENDORID_SHFT                                  0x2
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_1_BMSK                                                       0x2
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_RSVDP_1_SHFT                                                       0x1
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_GLOBAL_BMSK                                    0x1
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ERROR_RESPONSE_DEFAULT_REG_AMBA_ERROR_RESPONSE_GLOBAL_SHFT                                    0x0

#define HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_ADDR                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008d4)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_OFFS                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008d4)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_RMSK                                                                 0x1ff
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_LINK_TIMEOUT_ENABLE_DEFAULT_BMSK                                     0x100
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_LINK_TIMEOUT_ENABLE_DEFAULT_SHFT                                       0x8
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_LINK_TIMEOUT_PERIOD_DEFAULT_BMSK                                      0xff
#define HWIO_PCIE_GEN3_TYPE0_DUMMY_AMBA_LINK_TIMEOUT_REG_LINK_TIMEOUT_PERIOD_DEFAULT_SHFT                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008d8)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008d8)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_RMSK                                                                 0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_ADDR, HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_IN)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_RSVDP_2_BMSK                                                         0xfffffffc
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_RSVDP_2_SHFT                                                                0x2
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_BMSK                                                              0x2
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_AX_SNP_EN_SHFT                                                              0x1
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_AX_MSTR_NP_PASS_P_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDERING_CTRL_OFF_AX_MSTR_NP_PASS_P_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008dc)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008dc)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_RMSK                                                                  0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_ADDR, HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_IN)
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_AMBA_ORDRMGR_WDOG_EN_BMSK                                             0x80000000
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_AMBA_ORDRMGR_WDOG_EN_SHFT                                                   0x1f
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_RSVDP_16_BMSK                                                         0x7fff0000
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_RSVDP_16_SHFT                                                               0x10
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_AMBA_ORDRMGR_WDOG_BMSK                                                    0xffff
#define HWIO_PCIE_GEN3_TYPE0_AMBA_ORDRMGR_WDOG_OFF_AMBA_ORDRMGR_WDOG_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_PL_LAST_REG_ADDR                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000008fc)
#define HWIO_PCIE_GEN3_TYPE0_PL_LAST_REG_OFFS                                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000008fc)
#define HWIO_PCIE_GEN3_TYPE0_PL_LAST_REG_RMSK                                                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_PL_LAST_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_LAST_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_PL_LAST_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PL_LAST_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_LAST_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PL_LAST_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PL_LAST_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PL_LAST_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PL_LAST_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PL_LAST_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_PL_LAST_REG_PL_LAST_REG_BMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_PL_LAST_REG_PL_LAST_REG_SHFT                                                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_ADDR                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000900)
#define HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_OFFS                                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000900)
#define HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_REGION_DIR_BMSK                                                           0x80000000
#define HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_REGION_DIR_SHFT                                                                 0x1f
#define HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_VP_RSVD_BMSK                                                              0x7fffffe0
#define HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_VP_RSVD_SHFT                                                                     0x5
#define HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_REGION_INDEX_BMSK                                                               0x1f
#define HWIO_PCIE_GEN3_TYPE0_IATU_VIEWPORT_REG_REGION_INDEX_SHFT                                                                0x0

#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000904)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_OFFS                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000904)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_RMSK                                                    0x1f307ff
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR, HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_FUNC_NUM_BMSK                                           0x1f00000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_FUNC_NUM_SHFT                                                0x14
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_AT_BMSK                                                   0x30000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_AT_SHFT                                                      0x10
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ATTR_BMSK                                                   0x600
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_ATTR_SHFT                                                     0x9
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TD_BMSK                                                     0x100
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TD_SHFT                                                       0x8
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TC_BMSK                                                      0xe0
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TC_SHFT                                                       0x5
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TYPE_BMSK                                                    0x1f
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_1_OUTBOUND_0_TYPE_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000908)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_OFFS                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000908)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_RMSK                                                   0xfb3dc7ff
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR, HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_REGION_EN_BMSK                                         0x80000000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_REGION_EN_SHFT                                               0x1f
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MATCH_MODE_BMSK                                        0x40000000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MATCH_MODE_SHFT                                              0x1e
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_INVERT_MODE_BMSK                                       0x20000000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_INVERT_MODE_SHFT                                             0x1d
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_CFG_SHIFT_MODE_BMSK                                    0x10000000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_CFG_SHIFT_MODE_SHFT                                          0x1c
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_DMA_BYPASSS_MODE_BMSK                                   0x8000000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_DMA_BYPASSS_MODE_SHFT                                        0x1b
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_RESP_CODE_BMSK                                          0x3000000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_RESP_CODE_SHFT                                               0x18
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MC_MATCH_EN_BMSK                                         0x200000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MC_MATCH_EN_SHFT                                             0x15
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_VF_MATCH_EN_BMSK                                         0x100000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_VF_MATCH_EN_SHFT                                             0x14
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_FUNC_BYPASS_BMSK                                          0x80000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_FUNC_BYPASS_SHFT                                             0x13
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_AT_MATCH_EN_BMSK                                          0x40000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_AT_MATCH_EN_SHFT                                             0x12
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ATTR_MATCH_EN_BMSK                                        0x10000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_ATTR_MATCH_EN_SHFT                                           0x10
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_TD_MATCH_EN_BMSK                                           0x8000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_TD_MATCH_EN_SHFT                                              0xf
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_TC_MATCH_EN_BMSK                                           0x4000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_TC_MATCH_EN_SHFT                                              0xe
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_BAR_NUMBER_BMSK                                             0x700
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_BAR_NUMBER_SHFT                                               0x8
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MSG_CODE_BMSK                                                0xff
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_2_OUTBOUND_0_MSG_CODE_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000090c)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_OFFS                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000090c)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_RMSK                                                   0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_LWR_BASE_RW_BMSK                                       0xfffff000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_LWR_BASE_RW_SHFT                                              0xc
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_LWR_BASE_HW_BMSK                                            0xfff
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_BASE_ADDR_REG_OUTBOUND_0_LWR_BASE_HW_SHFT                                              0x0

#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000910)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_OFFS                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000910)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_RMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_UPPER_BASE_RW_BMSK                                   0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_BASE_ADDR_REG_OUTBOUND_0_UPPER_BASE_RW_SHFT                                          0x0

#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000914)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_OFFS                                                      (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000914)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_RMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_GEN3_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_LIMIT_ADDR_HW_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LIMIT_ADDR_REG_OUTBOUND_0_LIMIT_ADDR_HW_SHFT                                               0x0

#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000918)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_OFFS                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000918)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_RMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_LWR_TARGET_RW_BMSK                                   0xfffff000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_LWR_TARGET_RW_SHFT                                          0xc
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_LWR_TARGET_HW_BMSK                                        0xfff
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_LWR_TARGET_ADDR_REG_OUTBOUND_0_LWR_TARGET_HW_SHFT                                          0x0

#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000091c)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_OFFS                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000091c)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_RMSK                                               0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR, HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_UPPER_TARGET_RW_BMSK                               0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_UPPER_TARGET_ADDR_REG_OUTBOUND_0_UPPER_TARGET_RW_SHFT                                      0x0

#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000920)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_OFFS                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000920)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_RMSK                                                   0x80000001
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR, HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_VF_ACTIVE_BMSK                                         0x80000000
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_VF_ACTIVE_SHFT                                               0x1f
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_VF_NUMBER_BMSK                                                0x1
#define HWIO_PCIE_GEN3_TYPE0_PL_IATU_REGION_CTRL_REG_3_OUTBOUND_0_VF_NUMBER_SHFT                                                0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_CTRL_REG_ADDR                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000978)
#define HWIO_PCIE_GEN3_TYPE0_DMA_CTRL_REG_OFFS                                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000978)
#define HWIO_PCIE_GEN3_TYPE0_DMA_CTRL_REG_RMSK                                                                              0xf000f
#define HWIO_PCIE_GEN3_TYPE0_DMA_CTRL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_CTRL_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_CTRL_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_CTRL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_CTRL_REG_NUM_DMA_RD_CHAN_BMSK                                                              0xf0000
#define HWIO_PCIE_GEN3_TYPE0_DMA_CTRL_REG_NUM_DMA_RD_CHAN_SHFT                                                                 0x10
#define HWIO_PCIE_GEN3_TYPE0_DMA_CTRL_REG_NUM_DMA_WR_CHAN_BMSK                                                                  0xf
#define HWIO_PCIE_GEN3_TYPE0_DMA_CTRL_REG_NUM_DMA_WR_CHAN_SHFT                                                                  0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ENGINE_EN_ADDR                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000097c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ENGINE_EN_OFFS                                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000097c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ENGINE_EN_RMSK                                                                           0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ENGINE_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ENGINE_EN_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ENGINE_EN_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ENGINE_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ENGINE_EN_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ENGINE_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ENGINE_EN_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ENGINE_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ENGINE_EN_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ENGINE_EN_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ENGINE_EN_DMA_WRITE_ENGINE_BMSK                                                          0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ENGINE_EN_DMA_WRITE_ENGINE_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000980)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000980)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_RMSK                                                                 0x80000007
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_WR_STOP_BMSK                                                         0x80000000
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_WR_STOP_SHFT                                                               0x1f
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_WR_DOORBELL_NUM_BMSK                                                        0x7
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DOORBELL_REG_WR_DOORBELL_NUM_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000988)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_OFFS                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000988)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_RMSK                                                      0xfffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL3_WEIGHT_BMSK                                0xf8000
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL3_WEIGHT_SHFT                                    0xf
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL2_WEIGHT_BMSK                                 0x7c00
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL2_WEIGHT_SHFT                                    0xa
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL1_WEIGHT_BMSK                                  0x3e0
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL1_WEIGHT_SHFT                                    0x5
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL0_WEIGHT_BMSK                                   0x1f
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_LOW_REG_WRITE_CHANNEL0_WEIGHT_SHFT                                    0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000098c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_OFFS                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000098c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_RMSK                                                     0xfffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL7_WEIGHT_BMSK                               0xf8000
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL7_WEIGHT_SHFT                                   0xf
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL6_WEIGHT_BMSK                                0x7c00
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL6_WEIGHT_SHFT                                   0xa
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL5_WEIGHT_BMSK                                 0x3e0
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL5_WEIGHT_SHFT                                   0x5
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL4_WEIGHT_BMSK                                  0x1f
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CHANNEL_ARB_WEIGHT_HIGH_REG_WRITE_CHANNEL4_WEIGHT_SHFT                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_ADDR                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000998)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_OFFS                                                              (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000998)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_RMSK                                                                  0x8fff
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_DMA_WR_P_TIMER_DISABLE_BMSK                                           0x8000
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_DMA_WR_P_TIMER_DISABLE_SHFT                                              0xf
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_DMA_WR_P_TIMER_LIMIT_BMSK                                              0xfff
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_P_REQ_TIMER_REG_DMA_WR_P_TIMER_LIMIT_SHFT                                                0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ENGINE_EN_ADDR                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x0000099c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ENGINE_EN_OFFS                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x0000099c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ENGINE_EN_RMSK                                                                            0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ENGINE_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_ENGINE_EN_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_READ_ENGINE_EN_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ENGINE_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_ENGINE_EN_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ENGINE_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_READ_ENGINE_EN_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ENGINE_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_READ_ENGINE_EN_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_READ_ENGINE_EN_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ENGINE_EN_DMA_READ_ENGINE_BMSK                                                            0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ENGINE_EN_DMA_READ_ENGINE_SHFT                                                            0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009a0)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009a0)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_RMSK                                                                  0x80000007
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_RD_STOP_BMSK                                                          0x80000000
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_RD_STOP_SHFT                                                                0x1f
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_RD_DOORBELL_NUM_BMSK                                                         0x7
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DOORBELL_REG_RD_DOORBELL_NUM_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009a8)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_OFFS                                                    (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009a8)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_RMSK                                                       0xfffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL3_WEIGHT_BMSK                                  0xf8000
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL3_WEIGHT_SHFT                                      0xf
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL2_WEIGHT_BMSK                                   0x7c00
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL2_WEIGHT_SHFT                                      0xa
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL1_WEIGHT_BMSK                                    0x3e0
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL1_WEIGHT_SHFT                                      0x5
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL0_WEIGHT_BMSK                                     0x1f
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_LOW_REG_READ_CHANNEL0_WEIGHT_SHFT                                      0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009ac)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_OFFS                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009ac)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_RMSK                                                      0xfffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL7_WEIGHT_BMSK                                 0xf8000
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL7_WEIGHT_SHFT                                     0xf
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL6_WEIGHT_BMSK                                  0x7c00
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL6_WEIGHT_SHFT                                     0xa
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL5_WEIGHT_BMSK                                   0x3e0
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL5_WEIGHT_SHFT                                     0x5
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL4_WEIGHT_BMSK                                    0x1f
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CHANNEL_ARB_WEIGHT_HIGH_REG_READ_CHANNEL4_WEIGHT_SHFT                                     0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_ADDR                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009bc)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_OFFS                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009bc)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_RMSK                                                                 0xff00ff
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_WR_ABORT_INT_STATUS_BMSK                                             0xff0000
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_WR_ABORT_INT_STATUS_SHFT                                                 0x10
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_WR_DONE_INT_STATUS_BMSK                                                  0xff
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_STATUS_REG_WR_DONE_INT_STATUS_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009c4)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009c4)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_RMSK                                                                    0x10001
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_WR_ABORT_INT_MASK_BMSK                                                  0x10000
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_WR_ABORT_INT_MASK_SHFT                                                     0x10
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_WR_DONE_INT_MASK_BMSK                                                       0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_MASK_REG_WR_DONE_INT_MASK_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_CLEAR_REG_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009c8)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_CLEAR_REG_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009c8)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_CLEAR_REG_RMSK                                                                   0x10001
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_CLEAR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_CLEAR_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_CLEAR_REG_WR_ABORT_INT_CLEAR_BMSK                                                0x10000
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_CLEAR_REG_WR_ABORT_INT_CLEAR_SHFT                                                   0x10
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_CLEAR_REG_WR_DONE_INT_CLEAR_BMSK                                                     0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_INT_CLEAR_REG_WR_DONE_INT_CLEAR_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ERR_STATUS_REG_ADDR                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009cc)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ERR_STATUS_REG_OFFS                                                               (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009cc)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ERR_STATUS_REG_RMSK                                                                  0x10001
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ERR_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ERR_STATUS_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ERR_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ERR_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ERR_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ERR_STATUS_REG_LINKLIST_ELEMENT_FETCH_ERR_DETECT_BMSK                                0x10000
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ERR_STATUS_REG_LINKLIST_ELEMENT_FETCH_ERR_DETECT_SHFT                                   0x10
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ERR_STATUS_REG_APP_READ_ERR_DETECT_BMSK                                                  0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ERR_STATUS_REG_APP_READ_ERR_DETECT_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009d0)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_OFFS                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009d0)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_RMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_DMA_WRITE_DONE_LOW_REG_BMSK                                     0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_LOW_REG_DMA_WRITE_DONE_LOW_REG_SHFT                                            0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009d4)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_OFFS                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009d4)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_RMSK                                                           0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_DMA_WRITE_DONE_HIGH_REG_BMSK                                   0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_DONE_IMWR_HIGH_REG_DMA_WRITE_DONE_HIGH_REG_SHFT                                          0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009d8)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_OFFS                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009d8)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_RMSK                                                           0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_DMA_WRITE_ABORT_LOW_REG_BMSK                                   0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_LOW_REG_DMA_WRITE_ABORT_LOW_REG_SHFT                                          0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009dc)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_OFFS                                                          (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009dc)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_RMSK                                                          0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_DMA_WRITE_ABORT_HIGH_REG_BMSK                                 0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_ABORT_IMWR_HIGH_REG_DMA_WRITE_ABORT_HIGH_REG_SHFT                                        0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x000009e0)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_OFFS                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x000009e0)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_RMSK                                                               0xffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_WR_CHANNEL_0_DATA_BMSK                                             0xffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_CH01_IMWR_DATA_REG_WR_CHANNEL_0_DATA_SHFT                                                0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a00)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_OFFS                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a00)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_RMSK                                                          0x10001
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_WR_CHANNEL_LLLAIE_BMSK                                        0x10000
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_WR_CHANNEL_LLLAIE_SHFT                                           0x10
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_WR_CHANNEL_LLRAIE_BMSK                                            0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_WRITE_LINKED_LIST_ERR_EN_REG_WR_CHANNEL_LLRAIE_SHFT                                            0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_STATUS_REG_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a10)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_STATUS_REG_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a10)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_STATUS_REG_RMSK                                                                  0xff00ff
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_STATUS_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_STATUS_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_STATUS_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_STATUS_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_STATUS_REG_RD_ABORT_INT_STATUS_BMSK                                              0xff0000
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_STATUS_REG_RD_ABORT_INT_STATUS_SHFT                                                  0x10
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_STATUS_REG_RD_DONE_INT_STATUS_BMSK                                                   0xff
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_STATUS_REG_RD_DONE_INT_STATUS_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_ADDR                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a18)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_OFFS                                                                  (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a18)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_RMSK                                                                     0x10001
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_RD_ABORT_INT_MASK_BMSK                                                   0x10000
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_RD_ABORT_INT_MASK_SHFT                                                      0x10
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_RD_DONE_INT_MASK_BMSK                                                        0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_MASK_REG_RD_DONE_INT_MASK_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_CLEAR_REG_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a1c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_CLEAR_REG_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a1c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_CLEAR_REG_RMSK                                                                    0x10001
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_CLEAR_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_CLEAR_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_CLEAR_REG_RD_ABORT_INT_CLEAR_BMSK                                                 0x10000
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_CLEAR_REG_RD_ABORT_INT_CLEAR_SHFT                                                    0x10
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_CLEAR_REG_RD_DONE_INT_CLEAR_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_INT_CLEAR_REG_RD_DONE_INT_CLEAR_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_ADDR                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a24)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_OFFS                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a24)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_RMSK                                                               0x10001
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_LINK_LIST_ELEMENT_FETCH_ERR_DETECT_BMSK                            0x10000
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_LINK_LIST_ELEMENT_FETCH_ERR_DETECT_SHFT                               0x10
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_APP_WR_ERR_DETECT_BMSK                                                 0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_LOW_REG_APP_WR_ERR_DETECT_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_ADDR                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a28)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_OFFS                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a28)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_RMSK                                                            0x1010201
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_DATA_POISIONING_BMSK                                            0x1000000
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_DATA_POISIONING_SHFT                                                 0x18
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_CPL_TIMEOUT_BMSK                                                  0x10000
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_CPL_TIMEOUT_SHFT                                                     0x10
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_CPL_ABORT_BMSK                                                      0x200
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_CPL_ABORT_SHFT                                                        0x9
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_UNSUPPORTED_REQ_BMSK                                                  0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ERR_STATUS_HIGH_REG_UNSUPPORTED_REQ_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a34)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_OFFS                                                        (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a34)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_RMSK                                                           0x10001
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_RD_CHANNEL_LLLAIE_BMSK                                         0x10000
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_RD_CHANNEL_LLLAIE_SHFT                                            0x10
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_RD_CHANNEL_LLRAIE_BMSK                                             0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_LINKED_LIST_ERR_EN_REG_RD_CHANNEL_LLRAIE_SHFT                                             0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_ADDR                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a3c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_OFFS                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a3c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_RMSK                                                             0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_DMA_READ_DONE_LOW_REG_BMSK                                       0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_LOW_REG_DMA_READ_DONE_LOW_REG_SHFT                                              0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_ADDR                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a40)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_OFFS                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a40)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_RMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_DMA_READ_DONE_HIGH_REG_BMSK                                     0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_DONE_IMWR_HIGH_REG_DMA_READ_DONE_HIGH_REG_SHFT                                            0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_ADDR                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a44)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_OFFS                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a44)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_RMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_DMA_READ_ABORT_LOW_REG_BMSK                                     0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_LOW_REG_DMA_READ_ABORT_LOW_REG_SHFT                                            0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a48)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_OFFS                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a48)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_RMSK                                                           0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_DMA_READ_ABORT_HIGH_REG_BMSK                                   0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_ABORT_IMWR_HIGH_REG_DMA_READ_ABORT_HIGH_REG_SHFT                                          0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_ADDR                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a4c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_OFFS                                                            (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a4c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_RMSK                                                                0xffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_RD_CHANNEL_0_DATA_BMSK                                              0xffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_READ_CH01_IMWR_DATA_REG_RD_CHANNEL_0_DATA_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_ADDR                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a6c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_OFFS                                                                   (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a6c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_RMSK                                                                   0x80000007
#define HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_CHANNEL_DIR_BMSK                                                       0x80000000
#define HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_CHANNEL_DIR_SHFT                                                             0x1f
#define HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_CHANNEL_NUM_BMSK                                                              0x7
#define HWIO_PCIE_GEN3_TYPE0_DMA_VIEWPORT_SEL_REG_CHANNEL_NUM_SHFT                                                              0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_ADDR                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a70)
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_OFFS                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a70)
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_RMSK                                                             0xff01f37f
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_AT_BMSK                                                      0xc0000000
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_AT_SHFT                                                            0x1e
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_TC_BMSK                                                      0x38000000
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_TC_SHFT                                                            0x1b
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_TD_BMSK                                                       0x4000000
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_TD_SHFT                                                            0x1a
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_RO_BMSK                                                       0x2000000
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_RO_SHFT                                                            0x19
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_NS_BMSK                                                           0x1000000
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_NS_SHFT                                                                0x18
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_FUNC_NUM_BMSK                                                   0x1f000
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_DMA_FUNC_NUM_SHFT                                                       0xc
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_LLE_BMSK                                                              0x200
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_LLE_SHFT                                                                0x9
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_CCS_BMSK                                                              0x100
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_CCS_SHFT                                                                0x8
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_CS_BMSK                                                                0x60
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_CS_SHFT                                                                 0x5
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_RIE_BMSK                                                               0x10
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_RIE_SHFT                                                                0x4
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_LIE_BMSK                                                                0x8
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_LIE_SHFT                                                                0x3
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_LLP_BMSK                                                                0x4
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_LLP_SHFT                                                                0x2
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_TCB_BMSK                                                                0x2
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_TCB_SHFT                                                                0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_CB_BMSK                                                                 0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL1_REG_WRCH_0_CB_SHFT                                                                 0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_ADDR                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a74)
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_OFFS                                                             (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a74)
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_RMSK                                                                  0x1ff
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_DMA_VF_BMSK                                                           0x1fe
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_DMA_VF_SHFT                                                             0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_DMA_VF_EN_BMSK                                                          0x1
#define HWIO_PCIE_GEN3_TYPE0_DMA_CH_CONTROL2_REG_WRCH_0_DMA_VF_EN_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a78)
#define HWIO_PCIE_GEN3_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_OFFS                                                           (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a78)
#define HWIO_PCIE_GEN3_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_RMSK                                                           0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_DMA_TRANSFER_SIZE_BMSK                                         0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_TRANSFER_SIZE_REG_WRCH_0_DMA_TRANSFER_SIZE_SHFT                                                0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_LOW_REG_WRCH_0_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a7c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_LOW_REG_WRCH_0_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a7c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_LOW_REG_WRCH_0_RMSK                                                                 0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_LOW_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_SAR_LOW_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_SAR_LOW_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_LOW_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_SAR_LOW_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_LOW_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_SAR_LOW_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_LOW_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_SAR_LOW_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_SAR_LOW_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_LOW_REG_WRCH_0_SRC_ADDR_REG_LOW_BMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_LOW_REG_WRCH_0_SRC_ADDR_REG_LOW_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a80)
#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a80)
#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_SRC_ADDR_REG_HIGH_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_SAR_HIGH_REG_WRCH_0_SRC_ADDR_REG_HIGH_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_LOW_REG_WRCH_0_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a84)
#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_LOW_REG_WRCH_0_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a84)
#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_LOW_REG_WRCH_0_RMSK                                                                 0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_LOW_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_DAR_LOW_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_DAR_LOW_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_LOW_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_DAR_LOW_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_LOW_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_DAR_LOW_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_LOW_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_DAR_LOW_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_DAR_LOW_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_LOW_REG_WRCH_0_SRC_ADDR_REG_LOW_BMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_LOW_REG_WRCH_0_SRC_ADDR_REG_LOW_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a88)
#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a88)
#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_SRC_ADDR_REG_HIGH_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_DAR_HIGH_REG_WRCH_0_SRC_ADDR_REG_HIGH_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_LOW_REG_WRCH_0_ADDR                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a8c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_LOW_REG_WRCH_0_OFFS                                                                 (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a8c)
#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_LOW_REG_WRCH_0_RMSK                                                                 0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_LOW_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_LLP_LOW_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_LLP_LOW_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_LOW_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_LLP_LOW_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_LOW_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_LLP_LOW_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_LOW_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_LLP_LOW_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_LLP_LOW_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_LOW_REG_WRCH_0_LLP_LOW_BMSK                                                         0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_LOW_REG_WRCH_0_LLP_LOW_SHFT                                                                0x0

#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_ADDR                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000a90)
#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_OFFS                                                                (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000a90)
#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_ADDR, HWIO_PCIE_GEN3_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_IN)
#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_LLP_HIGH_BMSK                                                       0xffffffff
#define HWIO_PCIE_GEN3_TYPE0_DMA_LLP_HIGH_REG_WRCH_0_LLP_HIGH_SHFT                                                              0x0

#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_ADDR                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000b30)
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_OFFS                                                                     (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000b30)
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_RMSK                                                                     0x9fff9fff
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_REQUIRE_BMSK                                            0x80000000
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_REQUIRE_SHFT                                                  0x1f
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_SCALE_BMSK                                              0x1c000000
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_SCALE_SHFT                                                    0x1a
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_VALUE_BMSK                                               0x3ff0000
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_NO_SNOOP_LATENCY_VALUE_SHFT                                                    0x10
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_REQUIRE_BMSK                                                   0x8000
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_REQUIRE_SHFT                                                      0xf
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_SCALE_BMSK                                                     0x1c00
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_SCALE_SHFT                                                        0xa
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_VALUE_BMSK                                                      0x3ff
#define HWIO_PCIE_GEN3_TYPE0_PL_LTR_LATENCY_REG_SNOOP_LATENCY_VALUE_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_TYPE0_AUX_CLK_FREQ_REG_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000b40)
#define HWIO_PCIE_GEN3_TYPE0_AUX_CLK_FREQ_REG_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000b40)
#define HWIO_PCIE_GEN3_TYPE0_AUX_CLK_FREQ_REG_RMSK                                                                            0x3ff
#define HWIO_PCIE_GEN3_TYPE0_AUX_CLK_FREQ_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_AUX_CLK_FREQ_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_AUX_CLK_FREQ_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_AUX_CLK_FREQ_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_AUX_CLK_FREQ_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_AUX_CLK_FREQ_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_AUX_CLK_FREQ_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_AUX_CLK_FREQ_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_AUX_CLK_FREQ_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_AUX_CLK_FREQ_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_AUX_CLK_FREQ_REG_AUX_CLK_FREQ_BMSK                                                               0x3ff
#define HWIO_PCIE_GEN3_TYPE0_AUX_CLK_FREQ_REG_AUX_CLK_FREQ_SHFT                                                                 0x0

#define HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_ADDR                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE      + 0x00000b44)
#define HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_OFFS                                                                       (PCIE_GEN3_PCIE20_DBI_REG_BASE_OFFS + 0x00000b44)
#define HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_RMSK                                                                             0xff
#define HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_ADDR, HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_RMSK)
#define HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_ADDR, m)
#define HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_ADDR,v)
#define HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_ADDR,m,v,HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_IN)
#define HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_L1SUB_T_PCLKACK_BMSK                                                             0xc0
#define HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_L1SUB_T_PCLKACK_SHFT                                                              0x6
#define HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_L1SUB_T_L1_2_BMSK                                                                0x3c
#define HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_L1SUB_T_L1_2_SHFT                                                                 0x2
#define HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_L1SUB_T_POWER_OFF_BMSK                                                            0x3
#define HWIO_PCIE_GEN3_TYPE0_L1_SUBSTATES_REG_L1SUB_T_POWER_OFF_SHFT                                                            0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_GEN3_PCIE20_ELBI
 *--------------------------------------------------------------------------*/

#define PCIE_GEN3_PCIE20_ELBI_REG_BASE                                        (PCIE_GEN3_PCIE_WRAPPER_AXI_BASE      + 0x00000f20)
#define PCIE_GEN3_PCIE20_ELBI_REG_SIZE                                        0xA8
#define PCIE_GEN3_PCIE20_ELBI_REG_BASE_OFFS                                   0x00000000

#define HWIO_PCIE_GEN3_PCIE20_ELBI_VERSION_ADDR                               (PCIE_GEN3_PCIE20_ELBI_REG_BASE      + 0x00000000)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_VERSION_OFFS                               (PCIE_GEN3_PCIE20_ELBI_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_VERSION_RMSK                                    0xfff
#define HWIO_PCIE_GEN3_PCIE20_ELBI_VERSION_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ELBI_VERSION_ADDR, HWIO_PCIE_GEN3_PCIE20_ELBI_VERSION_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_VERSION_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ELBI_VERSION_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_VERSION_IP_CAT_VERSION_BMSK                     0xfff
#define HWIO_PCIE_GEN3_PCIE20_ELBI_VERSION_IP_CAT_VERSION_SHFT                       0x0

#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_ADDR                              (PCIE_GEN3_PCIE20_ELBI_REG_BASE      + 0x00000004)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_OFFS                              (PCIE_GEN3_PCIE20_ELBI_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_RMSK                                  0xfff0
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_ADDR, HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_IN)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_APPS_PM_XMT_PME_BMSK                  0xf000
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_APPS_PM_XMT_PME_SHFT                     0xc
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_OUTBAND_PWRUP_CMD_BMSK                 0xf00
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_OUTBAND_PWRUP_CMD_SHFT                   0x8
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_CLK_PM_EN_BMSK                          0x80
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_CLK_PM_EN_SHFT                           0x7
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_INIT_RST_BMSK                           0x40
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_INIT_RST_SHFT                            0x6
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_UNLOCK_MSG_BMSK                         0x20
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_UNLOCK_MSG_SHFT                          0x5
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_PME_TURNOFF_MSG_BMSK                    0x10
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CTRL_PME_TURNOFF_MSG_SHFT                     0x4

#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_ADDR                              (PCIE_GEN3_PCIE20_ELBI_REG_BASE      + 0x00000008)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_OFFS                              (PCIE_GEN3_PCIE20_ELBI_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_RMSK                                0x1fff17
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_ADDR, HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_PM_CURNT_STATE_BMSK                 0x1c0000
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_PM_CURNT_STATE_SHFT                     0x12
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_XMLH_LTSSM_STATE_BMSK                0x3f000
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_XMLH_LTSSM_STATE_SHFT                    0xc
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_XMLH_IN_RL0S_BMSK                      0x800
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_XMLH_IN_RL0S_SHFT                        0xb
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_XMLH_LINK_UP_BMSK                      0x400
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_XMLH_LINK_UP_SHFT                        0xa
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_CFG_HW_AUTO_SP_DIS_BMSK                0x200
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_CFG_HW_AUTO_SP_DIS_SHFT                  0x9
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_CPL_TIMEOUT_BMSK                       0x100
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_CPL_TIMEOUT_SHFT                         0x8
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_RADMX_RSP_CMPSR_ERR_BMSK                0x10
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_RADMX_RSP_CMPSR_ERR_SHFT                 0x4
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_BLK_TLP_BMSK                             0x4
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_BLK_TLP_SHFT                             0x2
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_PME_TO_ACK_BMSK                          0x2
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_PME_TO_ACK_SHFT                          0x1
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_LINK_REQ_RST_NOT_BMSK                    0x1
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_LINK_REQ_RST_NOT_SHFT                    0x0
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_LINK_REQ_RST_NOT_CORE_REQUESTING_RESET_FVAL        0x0
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_STTS_LINK_REQ_RST_NOT_ACTIVE_FVAL             0x1

#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CLR_ADDR                               (PCIE_GEN3_PCIE20_ELBI_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CLR_OFFS                               (PCIE_GEN3_PCIE20_ELBI_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CLR_RMSK                                    0x132
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CLR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CLR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CLR_CPL_TIMEOUT_BMSK                        0x100
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CLR_CPL_TIMEOUT_SHFT                          0x8
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CLR_GM_RSP_CMPSR_ERR_BMSK                    0x20
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CLR_GM_RSP_CMPSR_ERR_SHFT                     0x5
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CLR_RADMX_RSP_CMPSR_ERR_BMSK                 0x10
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CLR_RADMX_RSP_CMPSR_ERR_SHFT                  0x4
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CLR_PME_TO_ACK_BMSK                           0x2
#define HWIO_PCIE_GEN3_PCIE20_ELBI_SYS_CLR_PME_TO_ACK_SHFT                           0x1

#define HWIO_PCIE_GEN3_PCIE20_ELBI_TESTBUS_CTRL_ADDR                          (PCIE_GEN3_PCIE20_ELBI_REG_BASE      + 0x00000020)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_TESTBUS_CTRL_OFFS                          (PCIE_GEN3_PCIE20_ELBI_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_TESTBUS_CTRL_RMSK                                 0x7
#define HWIO_PCIE_GEN3_PCIE20_ELBI_TESTBUS_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ELBI_TESTBUS_CTRL_ADDR, HWIO_PCIE_GEN3_PCIE20_ELBI_TESTBUS_CTRL_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_TESTBUS_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ELBI_TESTBUS_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_TESTBUS_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_ELBI_TESTBUS_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_TESTBUS_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_ELBI_TESTBUS_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_ELBI_TESTBUS_CTRL_IN)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_TESTBUS_CTRL_DIAG_CTRL_BUS_BMSK                   0x7
#define HWIO_PCIE_GEN3_PCIE20_ELBI_TESTBUS_CTRL_DIAG_CTRL_BUS_SHFT                   0x0

#define HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_n_ADDR(n)                       (PCIE_GEN3_PCIE20_ELBI_REG_BASE      + 0x00000030 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_n_OFFS(n)                       (PCIE_GEN3_PCIE20_ELBI_REG_BASE_OFFS + 0x00000030 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_n_RMSK                          0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_n_MAXn                                   1
#define HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_n_BUS_BMSK                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_n_BUS_SHFT                             0x0

#define HWIO_PCIE_GEN3_PCIE20_ELBI_TB_DIAG_n_ADDR(n)                          (PCIE_GEN3_PCIE20_ELBI_REG_BASE      + 0x00000040 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_ELBI_TB_DIAG_n_OFFS(n)                          (PCIE_GEN3_PCIE20_ELBI_REG_BASE_OFFS + 0x00000040 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_ELBI_TB_DIAG_n_RMSK                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_ELBI_TB_DIAG_n_MAXn                                     19
#define HWIO_PCIE_GEN3_PCIE20_ELBI_TB_DIAG_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ELBI_TB_DIAG_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_ELBI_TB_DIAG_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_TB_DIAG_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ELBI_TB_DIAG_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_TB_DIAG_n_BUS_BMSK                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_ELBI_TB_DIAG_n_BUS_SHFT                                0x0

#define HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_EI_ADDR                         (PCIE_GEN3_PCIE20_ELBI_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_EI_OFFS                         (PCIE_GEN3_PCIE20_ELBI_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_EI_RMSK                             0xffff
#define HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_EI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_EI_ADDR, HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_EI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_EI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_EI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_EI_BUS_BMSK                         0xffff
#define HWIO_PCIE_GEN3_PCIE20_ELBI_DEBUG_INFO_EI_BUS_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_ELBI_CS2_ENABLE_ADDR                            (PCIE_GEN3_PCIE20_ELBI_REG_BASE      + 0x000000a4)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_CS2_ENABLE_OFFS                            (PCIE_GEN3_PCIE20_ELBI_REG_BASE_OFFS + 0x000000a4)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_CS2_ENABLE_RMSK                                   0x1
#define HWIO_PCIE_GEN3_PCIE20_ELBI_CS2_ENABLE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ELBI_CS2_ENABLE_ADDR, HWIO_PCIE_GEN3_PCIE20_ELBI_CS2_ENABLE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_CS2_ENABLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ELBI_CS2_ENABLE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_CS2_ENABLE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_ELBI_CS2_ENABLE_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_CS2_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_ELBI_CS2_ENABLE_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_ELBI_CS2_ENABLE_IN)
#define HWIO_PCIE_GEN3_PCIE20_ELBI_CS2_ENABLE_ENABLE_BMSK                            0x1
#define HWIO_PCIE_GEN3_PCIE20_ELBI_CS2_ENABLE_ENABLE_SHFT                            0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_GEN3_PCIE20_MHI
 *--------------------------------------------------------------------------*/

#define PCIE_GEN3_PCIE20_MHI_REG_BASE                                                      (PCIE_GEN3_PCIE20_WRAPPER_AHB_W_PHY_BASE      + 0x00004000)
#define PCIE_GEN3_PCIE20_MHI_REG_SIZE                                                      0x1000
#define PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS                                                 0x00000000

#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_ADDR                             (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000000)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_OFFS                             (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_RMSK                                    0x7
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_ADDR, HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_MMIO_WR_STATUS_BMSK                     0x4
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_MMIO_WR_STATUS_SHFT                     0x2
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_CRDB_STATUS_BMSK                        0x2
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_CRDB_STATUS_SHFT                        0x1
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_MHICTRL_STATUS_BMSK                     0x1
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_Q6_MHICTRL_STATUS_SHFT                     0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_ADDR                             (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000004)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_OFFS                             (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_RMSK                                    0x7
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_ADDR, HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_MMIO_WR_STATUS_BMSK                     0x4
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_MMIO_WR_STATUS_SHFT                     0x2
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_CRDB_STATUS_BMSK                        0x2
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_CRDB_STATUS_SHFT                        0x1
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_MHICTRL_STATUS_BMSK                     0x1
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_STATUS_A7_MHICTRL_STATUS_SHFT                     0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_ADDR(n)                             (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000008 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_OFFS(n)                             (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000008 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_RMSK                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_MAXn                                         3
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_STATUS_BMSK                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_Q6_n_STATUS_SHFT                                0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_ADDR(n)                             (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000018 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_OFFS(n)                             (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000018 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_RMSK                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_MAXn                                         3
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_STATUS_BMSK                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_Q6_n_STATUS_SHFT                                0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_A7_n_ADDR(n)                             (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000028 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_A7_n_OFFS(n)                             (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000028 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_A7_n_RMSK                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_A7_n_MAXn                                         3
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_A7_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_A7_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_A7_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_A7_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_A7_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_A7_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_A7_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_A7_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_A7_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_A7_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_A7_n_STATUS_BMSK                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_STATUS_A7_n_STATUS_SHFT                                0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_A7_n_ADDR(n)                             (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000038 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_A7_n_OFFS(n)                             (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000038 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_A7_n_RMSK                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_A7_n_MAXn                                         3
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_A7_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_A7_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_A7_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_A7_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_A7_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_A7_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_A7_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_A7_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_A7_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_A7_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_A7_n_STATUS_BMSK                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_STATUS_A7_n_STATUS_SHFT                                0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_ADDR                              (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000048)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_OFFS                              (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000048)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_RMSK                                     0x7
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_ADDR, HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_MMIO_WR_CLEAR_BMSK                       0x4
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_MMIO_WR_CLEAR_SHFT                       0x2
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_CRDB_CLEAR_BMSK                          0x2
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_CRDB_CLEAR_SHFT                          0x1
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_MHICTRL_CLEAR_BMSK                       0x1
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_Q6_MHICTRL_CLEAR_SHFT                       0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_ADDR                              (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_OFFS                              (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_RMSK                                     0x7
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_ADDR, HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_MMIO_WR_CLEAR_BMSK                       0x4
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_MMIO_WR_CLEAR_SHFT                       0x2
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_CRDB_CLEAR_BMSK                          0x2
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_CRDB_CLEAR_SHFT                          0x1
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_MHICTRL_CLEAR_BMSK                       0x1
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_CLEAR_A7_MHICTRL_CLEAR_SHFT                       0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_ADDR(n)                              (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000050 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_OFFS(n)                              (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000050 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_RMSK                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_MAXn                                          3
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_CLEAR_BMSK                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_Q6_n_CLEAR_SHFT                                  0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_ADDR(n)                              (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000060 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_OFFS(n)                              (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000060 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_RMSK                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_MAXn                                          3
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_CLEAR_BMSK                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_Q6_n_CLEAR_SHFT                                  0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_ADDR(n)                              (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000070 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_OFFS(n)                              (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000070 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_RMSK                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_MAXn                                          3
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_CLEAR_BMSK                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_CLEAR_A7_n_CLEAR_SHFT                                  0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_ADDR(n)                              (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000080 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_OFFS(n)                              (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000080 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_RMSK                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_MAXn                                          3
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_CLEAR_BMSK                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_CLEAR_A7_n_CLEAR_SHFT                                  0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_ADDR                               (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000090)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_OFFS                               (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_RMSK                                      0x7
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_ADDR, HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_MMIO_WR_MASK_BMSK                         0x4
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_MMIO_WR_MASK_SHFT                         0x2
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_CRDB_MASK_BMSK                            0x2
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_CRDB_MASK_SHFT                            0x1
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_MHICTRL_MASK_BMSK                         0x1
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_Q6_MHICTRL_MASK_SHFT                         0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_ADDR                               (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000094)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_OFFS                               (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_RMSK                                      0x7
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_ADDR, HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_MMIO_WR_MASK_BMSK                         0x4
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_MMIO_WR_MASK_SHFT                         0x2
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_CRDB_MASK_BMSK                            0x2
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_CRDB_MASK_SHFT                            0x1
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_MHICTRL_MASK_BMSK                         0x1
#define HWIO_PCIE_GEN3_PCIE20_MHI_MMIO_CTRL_INT_MASK_A7_MHICTRL_MASK_SHFT                         0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_Q6_n_ADDR(n)                               (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000098 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_Q6_n_OFFS(n)                               (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000098 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_Q6_n_RMSK                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_Q6_n_MAXn                                           3
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_Q6_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_Q6_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_Q6_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_Q6_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_Q6_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_Q6_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_Q6_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_Q6_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_Q6_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_Q6_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_Q6_n_MASK_BMSK                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_Q6_n_MASK_SHFT                                    0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_Q6_n_ADDR(n)                               (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x000000a8 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_Q6_n_OFFS(n)                               (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x000000a8 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_Q6_n_RMSK                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_Q6_n_MAXn                                           3
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_Q6_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_Q6_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_Q6_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_Q6_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_Q6_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_Q6_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_Q6_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_Q6_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_Q6_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_Q6_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_Q6_n_MASK_BMSK                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_Q6_n_MASK_SHFT                                    0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_A7_n_ADDR(n)                               (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x000000b8 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_A7_n_OFFS(n)                               (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x000000b8 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_A7_n_RMSK                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_A7_n_MAXn                                           3
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_A7_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_A7_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_A7_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_A7_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_A7_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_A7_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_A7_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_A7_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_A7_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_A7_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_A7_n_MASK_BMSK                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_CHDB_INT_MASK_A7_n_MASK_SHFT                                    0x0

#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_A7_n_ADDR(n)                               (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x000000c8 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_A7_n_OFFS(n)                               (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x000000c8 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_A7_n_RMSK                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_A7_n_MAXn                                           3
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_A7_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_A7_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_A7_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_A7_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_A7_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_A7_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_A7_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_A7_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_A7_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_A7_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_A7_n_MASK_BMSK                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHI_ERDB_INT_MASK_A7_n_MASK_SHFT                                    0x0

#define HWIO_PCIE_GEN3_PCIE20_MHIREGLEN_ADDR                                               (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000100)
#define HWIO_PCIE_GEN3_PCIE20_MHIREGLEN_OFFS                                               (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_GEN3_PCIE20_MHIREGLEN_RMSK                                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHIREGLEN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHIREGLEN_ADDR, HWIO_PCIE_GEN3_PCIE20_MHIREGLEN_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHIREGLEN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHIREGLEN_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHIREGLEN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHIREGLEN_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHIREGLEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHIREGLEN_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHIREGLEN_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHIREGLEN_MHIREGLEN_BMSK                                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHIREGLEN_MHIREGLEN_SHFT                                            0x0

#define HWIO_PCIE_GEN3_PCIE20_MHIVER_ADDR                                                  (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000108)
#define HWIO_PCIE_GEN3_PCIE20_MHIVER_OFFS                                                  (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000108)
#define HWIO_PCIE_GEN3_PCIE20_MHIVER_RMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHIVER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHIVER_ADDR, HWIO_PCIE_GEN3_PCIE20_MHIVER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHIVER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHIVER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHIVER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHIVER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHIVER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHIVER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHIVER_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHIVER_MHIVER_BMSK                                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHIVER_MHIVER_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_PCIE20_MHICFG_ADDR                                                  (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000110)
#define HWIO_PCIE_GEN3_PCIE20_MHICFG_OFFS                                                  (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000110)
#define HWIO_PCIE_GEN3_PCIE20_MHICFG_RMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHICFG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHICFG_ADDR, HWIO_PCIE_GEN3_PCIE20_MHICFG_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHICFG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHICFG_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHICFG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHICFG_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHICFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHICFG_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHICFG_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHICFG_NHWER_BMSK                                            0xff000000
#define HWIO_PCIE_GEN3_PCIE20_MHICFG_NHWER_SHFT                                                  0x18
#define HWIO_PCIE_GEN3_PCIE20_MHICFG_NER_BMSK                                                0xff0000
#define HWIO_PCIE_GEN3_PCIE20_MHICFG_NER_SHFT                                                    0x10
#define HWIO_PCIE_GEN3_PCIE20_MHICFG_NHWCH_BMSK                                                0xff00
#define HWIO_PCIE_GEN3_PCIE20_MHICFG_NHWCH_SHFT                                                   0x8
#define HWIO_PCIE_GEN3_PCIE20_MHICFG_NCH_BMSK                                                    0xff
#define HWIO_PCIE_GEN3_PCIE20_MHICFG_NCH_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_PCIE20_CHDBOFF_ADDR                                                 (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000118)
#define HWIO_PCIE_GEN3_PCIE20_CHDBOFF_OFFS                                                 (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000118)
#define HWIO_PCIE_GEN3_PCIE20_CHDBOFF_RMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CHDBOFF_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CHDBOFF_ADDR, HWIO_PCIE_GEN3_PCIE20_CHDBOFF_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_CHDBOFF_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CHDBOFF_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_CHDBOFF_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_CHDBOFF_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_CHDBOFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_CHDBOFF_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_CHDBOFF_IN)
#define HWIO_PCIE_GEN3_PCIE20_CHDBOFF_CHDBOFF_BMSK                                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CHDBOFF_CHDBOFF_SHFT                                                0x0

#define HWIO_PCIE_GEN3_PCIE20_ERDBOFF_ADDR                                                 (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000120)
#define HWIO_PCIE_GEN3_PCIE20_ERDBOFF_OFFS                                                 (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000120)
#define HWIO_PCIE_GEN3_PCIE20_ERDBOFF_RMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_ERDBOFF_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ERDBOFF_ADDR, HWIO_PCIE_GEN3_PCIE20_ERDBOFF_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_ERDBOFF_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ERDBOFF_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_ERDBOFF_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_ERDBOFF_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_ERDBOFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_ERDBOFF_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_ERDBOFF_IN)
#define HWIO_PCIE_GEN3_PCIE20_ERDBOFF_ERDBOFF_BMSK                                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_ERDBOFF_ERDBOFF_SHFT                                                0x0

#define HWIO_PCIE_GEN3_PCIE20_BHIOFF_ADDR                                                  (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000128)
#define HWIO_PCIE_GEN3_PCIE20_BHIOFF_OFFS                                                  (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000128)
#define HWIO_PCIE_GEN3_PCIE20_BHIOFF_RMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHIOFF_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHIOFF_ADDR, HWIO_PCIE_GEN3_PCIE20_BHIOFF_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHIOFF_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHIOFF_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHIOFF_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHIOFF_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHIOFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHIOFF_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHIOFF_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHIOFF_BHIOFF_BMSK                                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHIOFF_BHIOFF_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_PCIE20_DEBUGOFF_ADDR                                                (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000130)
#define HWIO_PCIE_GEN3_PCIE20_DEBUGOFF_OFFS                                                (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000130)
#define HWIO_PCIE_GEN3_PCIE20_DEBUGOFF_RMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_DEBUGOFF_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_DEBUGOFF_ADDR, HWIO_PCIE_GEN3_PCIE20_DEBUGOFF_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_DEBUGOFF_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_DEBUGOFF_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_DEBUGOFF_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_DEBUGOFF_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_DEBUGOFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_DEBUGOFF_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_DEBUGOFF_IN)
#define HWIO_PCIE_GEN3_PCIE20_DEBUGOFF_DEBUGOFF_BMSK                                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_DEBUGOFF_DEBUGOFF_SHFT                                              0x0

#define HWIO_PCIE_GEN3_PCIE20_MHICTRL_ADDR                                                 (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000138)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRL_OFFS                                                 (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000138)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRL_RMSK                                                     0xff02
#define HWIO_PCIE_GEN3_PCIE20_MHICTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHICTRL_ADDR, HWIO_PCIE_GEN3_PCIE20_MHICTRL_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHICTRL_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHICTRL_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHICTRL_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHICTRL_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRL_MHISTATE_BMSK                                            0xff00
#define HWIO_PCIE_GEN3_PCIE20_MHICTRL_MHISTATE_SHFT                                               0x8
#define HWIO_PCIE_GEN3_PCIE20_MHICTRL_RESET_BMSK                                                  0x2
#define HWIO_PCIE_GEN3_PCIE20_MHICTRL_RESET_SHFT                                                  0x1

#define HWIO_PCIE_GEN3_PCIE20_MHISTATUS_ADDR                                               (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000148)
#define HWIO_PCIE_GEN3_PCIE20_MHISTATUS_OFFS                                               (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000148)
#define HWIO_PCIE_GEN3_PCIE20_MHISTATUS_RMSK                                                   0xff05
#define HWIO_PCIE_GEN3_PCIE20_MHISTATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHISTATUS_ADDR, HWIO_PCIE_GEN3_PCIE20_MHISTATUS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHISTATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHISTATUS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHISTATUS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHISTATUS_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHISTATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHISTATUS_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHISTATUS_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHISTATUS_MHISTATE_BMSK                                          0xff00
#define HWIO_PCIE_GEN3_PCIE20_MHISTATUS_MHISTATE_SHFT                                             0x8
#define HWIO_PCIE_GEN3_PCIE20_MHISTATUS_SYSERR_BMSK                                               0x4
#define HWIO_PCIE_GEN3_PCIE20_MHISTATUS_SYSERR_SHFT                                               0x2
#define HWIO_PCIE_GEN3_PCIE20_MHISTATUS_READY_BMSK                                                0x1
#define HWIO_PCIE_GEN3_PCIE20_MHISTATUS_READY_SHFT                                                0x0

#define HWIO_PCIE_GEN3_PCIE20_MHIERROR_ADDR                                                (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000150)
#define HWIO_PCIE_GEN3_PCIE20_MHIERROR_OFFS                                                (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000150)
#define HWIO_PCIE_GEN3_PCIE20_MHIERROR_RMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHIERROR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHIERROR_ADDR, HWIO_PCIE_GEN3_PCIE20_MHIERROR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHIERROR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHIERROR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHIERROR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHIERROR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHIERROR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHIERROR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHIERROR_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHIERROR_MHIERROR_BMSK                                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHIERROR_MHIERROR_SHFT                                              0x0

#define HWIO_PCIE_GEN3_PCIE20_CCABAP_LOWER_ADDR                                            (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000158)
#define HWIO_PCIE_GEN3_PCIE20_CCABAP_LOWER_OFFS                                            (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000158)
#define HWIO_PCIE_GEN3_PCIE20_CCABAP_LOWER_RMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CCABAP_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CCABAP_LOWER_ADDR, HWIO_PCIE_GEN3_PCIE20_CCABAP_LOWER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_CCABAP_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CCABAP_LOWER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_CCABAP_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_CCABAP_LOWER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_CCABAP_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_CCABAP_LOWER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_CCABAP_LOWER_IN)
#define HWIO_PCIE_GEN3_PCIE20_CCABAP_LOWER_CCABAP_LOWER_BMSK                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CCABAP_LOWER_CCABAP_LOWER_SHFT                                      0x0

#define HWIO_PCIE_GEN3_PCIE20_CCABAP_UPPER_ADDR                                            (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x0000015c)
#define HWIO_PCIE_GEN3_PCIE20_CCABAP_UPPER_OFFS                                            (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x0000015c)
#define HWIO_PCIE_GEN3_PCIE20_CCABAP_UPPER_RMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CCABAP_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CCABAP_UPPER_ADDR, HWIO_PCIE_GEN3_PCIE20_CCABAP_UPPER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_CCABAP_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CCABAP_UPPER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_CCABAP_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_CCABAP_UPPER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_CCABAP_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_CCABAP_UPPER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_CCABAP_UPPER_IN)
#define HWIO_PCIE_GEN3_PCIE20_CCABAP_UPPER_CCABAP_UPPER_BMSK                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CCABAP_UPPER_CCABAP_UPPER_SHFT                                      0x0

#define HWIO_PCIE_GEN3_PCIE20_ECABAP_LOWER_ADDR                                            (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000160)
#define HWIO_PCIE_GEN3_PCIE20_ECABAP_LOWER_OFFS                                            (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000160)
#define HWIO_PCIE_GEN3_PCIE20_ECABAP_LOWER_RMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_ECABAP_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ECABAP_LOWER_ADDR, HWIO_PCIE_GEN3_PCIE20_ECABAP_LOWER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_ECABAP_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ECABAP_LOWER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_ECABAP_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_ECABAP_LOWER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_ECABAP_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_ECABAP_LOWER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_ECABAP_LOWER_IN)
#define HWIO_PCIE_GEN3_PCIE20_ECABAP_LOWER_ECABAP_LOWER_BMSK                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_ECABAP_LOWER_ECABAP_LOWER_SHFT                                      0x0

#define HWIO_PCIE_GEN3_PCIE20_ECABAP_UPPER_ADDR                                            (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000164)
#define HWIO_PCIE_GEN3_PCIE20_ECABAP_UPPER_OFFS                                            (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000164)
#define HWIO_PCIE_GEN3_PCIE20_ECABAP_UPPER_RMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_ECABAP_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ECABAP_UPPER_ADDR, HWIO_PCIE_GEN3_PCIE20_ECABAP_UPPER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_ECABAP_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ECABAP_UPPER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_ECABAP_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_ECABAP_UPPER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_ECABAP_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_ECABAP_UPPER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_ECABAP_UPPER_IN)
#define HWIO_PCIE_GEN3_PCIE20_ECABAP_UPPER_ECABAP_UPPER_BMSK                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_ECABAP_UPPER_ECABAP_UPPER_SHFT                                      0x0

#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_LOWER_ADDR                                            (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000168)
#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_LOWER_OFFS                                            (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000168)
#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_LOWER_RMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CRCBAP_LOWER_ADDR, HWIO_PCIE_GEN3_PCIE20_CRCBAP_LOWER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CRCBAP_LOWER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_CRCBAP_LOWER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_CRCBAP_LOWER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_CRCBAP_LOWER_IN)
#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_LOWER_CRCBAP_LOWER_BMSK                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_LOWER_CRCBAP_LOWER_SHFT                                      0x0

#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_UPPER_ADDR                                            (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x0000016c)
#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_UPPER_OFFS                                            (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x0000016c)
#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_UPPER_RMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CRCBAP_UPPER_ADDR, HWIO_PCIE_GEN3_PCIE20_CRCBAP_UPPER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CRCBAP_UPPER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_CRCBAP_UPPER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_CRCBAP_UPPER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_CRCBAP_UPPER_IN)
#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_UPPER_CRCBAP_UPPER_BMSK                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CRCBAP_UPPER_CRCBAP_UPPER_SHFT                                      0x0

#define HWIO_PCIE_GEN3_PCIE20_CRDB_LOWER_ADDR                                              (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000170)
#define HWIO_PCIE_GEN3_PCIE20_CRDB_LOWER_OFFS                                              (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000170)
#define HWIO_PCIE_GEN3_PCIE20_CRDB_LOWER_RMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CRDB_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CRDB_LOWER_ADDR, HWIO_PCIE_GEN3_PCIE20_CRDB_LOWER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_CRDB_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CRDB_LOWER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_CRDB_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_CRDB_LOWER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_CRDB_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_CRDB_LOWER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_CRDB_LOWER_IN)
#define HWIO_PCIE_GEN3_PCIE20_CRDB_LOWER_CRDB_LOWER_BMSK                                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CRDB_LOWER_CRDB_LOWER_SHFT                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_CRDB_UPPER_ADDR                                              (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000174)
#define HWIO_PCIE_GEN3_PCIE20_CRDB_UPPER_OFFS                                              (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000174)
#define HWIO_PCIE_GEN3_PCIE20_CRDB_UPPER_RMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CRDB_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CRDB_UPPER_ADDR, HWIO_PCIE_GEN3_PCIE20_CRDB_UPPER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_CRDB_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CRDB_UPPER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_CRDB_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_CRDB_UPPER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_CRDB_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_CRDB_UPPER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_CRDB_UPPER_IN)
#define HWIO_PCIE_GEN3_PCIE20_CRDB_UPPER_CRDB_UPPER_BMSK                                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CRDB_UPPER_CRDB_UPPER_SHFT                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_LOWER_ADDR                                       (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000180)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_LOWER_OFFS                                       (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000180)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_LOWER_RMSK                                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_LOWER_ADDR, HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_LOWER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_LOWER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_LOWER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_LOWER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_LOWER_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_LOWER_MHICTRLBASE_LOWER_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_LOWER_MHICTRLBASE_LOWER_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_UPPER_ADDR                                       (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000184)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_UPPER_OFFS                                       (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000184)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_UPPER_RMSK                                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_UPPER_ADDR, HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_UPPER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_UPPER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_UPPER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_UPPER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_UPPER_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_UPPER_MHICTRLBASE_UPPER_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLBASE_UPPER_MHICTRLBASE_UPPER_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_LOWER_ADDR                                      (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000188)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_LOWER_OFFS                                      (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000188)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_LOWER_RMSK                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_LOWER_ADDR, HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_LOWER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_LOWER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_LOWER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_LOWER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_LOWER_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_LOWER_MHICTRLLIMIT_LOWER_BMSK                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_LOWER_MHICTRLLIMIT_LOWER_SHFT                          0x0

#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_UPPER_ADDR                                      (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x0000018c)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_UPPER_OFFS                                      (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x0000018c)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_UPPER_RMSK                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_UPPER_ADDR, HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_UPPER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_UPPER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_UPPER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_UPPER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_UPPER_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_UPPER_MHICTRLLIMIT_UPPER_BMSK                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHICTRLLIMIT_UPPER_MHICTRLLIMIT_UPPER_SHFT                          0x0

#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_LOWER_ADDR                                       (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000198)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_LOWER_OFFS                                       (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000198)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_LOWER_RMSK                                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_LOWER_ADDR, HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_LOWER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_LOWER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_LOWER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_LOWER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_LOWER_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_LOWER_MHIDATABASE_LOWER_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_LOWER_MHIDATABASE_LOWER_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_UPPER_ADDR                                       (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x0000019c)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_UPPER_OFFS                                       (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x0000019c)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_UPPER_RMSK                                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_UPPER_ADDR, HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_UPPER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_UPPER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_UPPER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_UPPER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_UPPER_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_UPPER_MHIDATABASE_UPPER_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHIDATABASE_UPPER_MHIDATABASE_UPPER_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_LOWER_ADDR                                      (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x000001a0)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_LOWER_OFFS                                      (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x000001a0)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_LOWER_RMSK                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_LOWER_ADDR, HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_LOWER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_LOWER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_LOWER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_LOWER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_LOWER_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_LOWER_MHIDATALIMIT_LOWER_BMSK                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_LOWER_MHIDATALIMIT_LOWER_SHFT                          0x0

#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_UPPER_ADDR                                      (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x000001a4)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_UPPER_OFFS                                      (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x000001a4)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_UPPER_RMSK                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_UPPER_ADDR, HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_UPPER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_UPPER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_UPPER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_UPPER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_UPPER_IN)
#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_UPPER_MHIDATALIMIT_UPPER_BMSK                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_MHIDATALIMIT_UPPER_MHIDATALIMIT_UPPER_SHFT                          0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_LOWER_ADDR                                       (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000200)
#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_LOWER_OFFS                                       (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000200)
#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_LOWER_RMSK                                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_LOWER_ADDR, HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_LOWER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_LOWER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_LOWER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_LOWER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_LOWER_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_LOWER_BHI_VERSION_LOWER_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_LOWER_BHI_VERSION_LOWER_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_UPPER_ADDR                                       (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000204)
#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_UPPER_OFFS                                       (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000204)
#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_UPPER_RMSK                                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_UPPER_ADDR, HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_UPPER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_UPPER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_UPPER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_UPPER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_UPPER_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_UPPER_BHI_VERSION_UPPER_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_VERSION_UPPER_BHI_VERSION_UPPER_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_LOWER_ADDR                                       (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000208)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_LOWER_OFFS                                       (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000208)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_LOWER_RMSK                                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_LOWER_ADDR, HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_LOWER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_LOWER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_LOWER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_LOWER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_LOWER_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_LOWER_BHI_IMGADDR_LOWER_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_LOWER_BHI_IMGADDR_LOWER_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_UPPER_ADDR                                       (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x0000020c)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_UPPER_OFFS                                       (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x0000020c)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_UPPER_RMSK                                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_UPPER_ADDR, HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_UPPER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_UPPER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_UPPER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_UPPER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_UPPER_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_UPPER_BHI_IMGADDR_UPPER_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGADDR_UPPER_BHI_IMGADDR_UPPER_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGSIZE_ADDR                                             (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000210)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGSIZE_OFFS                                             (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000210)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGSIZE_RMSK                                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGSIZE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_IMGSIZE_ADDR, HWIO_PCIE_GEN3_PCIE20_BHI_IMGSIZE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGSIZE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_IMGSIZE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGSIZE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_IMGSIZE_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGSIZE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_IMGSIZE_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHI_IMGSIZE_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGSIZE_BHI_IMGSIZE_BMSK                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGSIZE_BHI_IMGSIZE_SHFT                                        0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGTXDB_ADDR                                             (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000218)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGTXDB_OFFS                                             (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000218)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGTXDB_RMSK                                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGTXDB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_IMGTXDB_ADDR, HWIO_PCIE_GEN3_PCIE20_BHI_IMGTXDB_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGTXDB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_IMGTXDB_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGTXDB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_IMGTXDB_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGTXDB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_IMGTXDB_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHI_IMGTXDB_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGTXDB_BHI_IMGTXDB_BMSK                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_IMGTXDB_BHI_IMGTXDB_SHFT                                        0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_INTVEC_ADDR                                              (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000220)
#define HWIO_PCIE_GEN3_PCIE20_BHI_INTVEC_OFFS                                              (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000220)
#define HWIO_PCIE_GEN3_PCIE20_BHI_INTVEC_RMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_INTVEC_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_INTVEC_ADDR, HWIO_PCIE_GEN3_PCIE20_BHI_INTVEC_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_INTVEC_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_INTVEC_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHI_INTVEC_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_INTVEC_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHI_INTVEC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_INTVEC_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHI_INTVEC_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHI_INTVEC_BHI_INTVEC_BMSK                                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_INTVEC_BHI_INTVEC_SHFT                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_EXECENV_ADDR                                             (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000228)
#define HWIO_PCIE_GEN3_PCIE20_BHI_EXECENV_OFFS                                             (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000228)
#define HWIO_PCIE_GEN3_PCIE20_BHI_EXECENV_RMSK                                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_EXECENV_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_EXECENV_ADDR, HWIO_PCIE_GEN3_PCIE20_BHI_EXECENV_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_EXECENV_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_EXECENV_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHI_EXECENV_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_EXECENV_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHI_EXECENV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_EXECENV_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHI_EXECENV_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHI_EXECENV_BHI_EXECENV_BMSK                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_EXECENV_BHI_EXECENV_SHFT                                        0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_STATUS_ADDR                                              (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x0000022c)
#define HWIO_PCIE_GEN3_PCIE20_BHI_STATUS_OFFS                                              (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x0000022c)
#define HWIO_PCIE_GEN3_PCIE20_BHI_STATUS_RMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_STATUS_ADDR, HWIO_PCIE_GEN3_PCIE20_BHI_STATUS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHI_STATUS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_STATUS_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHI_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_STATUS_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHI_STATUS_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHI_STATUS_BHI_STATUS_BMSK                                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_STATUS_BHI_STATUS_SHFT                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRCODE_ADDR                                             (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000230)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRCODE_OFFS                                             (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000230)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRCODE_RMSK                                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRCODE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_ERRCODE_ADDR, HWIO_PCIE_GEN3_PCIE20_BHI_ERRCODE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRCODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_ERRCODE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRCODE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_ERRCODE_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRCODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_ERRCODE_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHI_ERRCODE_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRCODE_BHI_ERRCODE_BMSK                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRCODE_BHI_ERRCODE_SHFT                                        0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG1_ADDR                                             (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000234)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG1_OFFS                                             (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000234)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG1_RMSK                                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG1_ADDR, HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG1_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG1_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG1_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG1_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG1_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG1_BHI_ERRDBG_BMSK                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG1_BHI_ERRDBG_SHFT                                         0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG2_ADDR                                             (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000238)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG2_OFFS                                             (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000238)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG2_RMSK                                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG2_ADDR, HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG2_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG2_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG2_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG2_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG2_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG2_BHI_ERRDBG_BMSK                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG2_BHI_ERRDBG_SHFT                                         0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG3_ADDR                                             (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x0000023c)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG3_OFFS                                             (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x0000023c)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG3_RMSK                                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG3_ADDR, HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG3_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG3_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG3_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG3_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG3_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG3_BHI_ERRDBG_BMSK                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_ERRDBG3_BHI_ERRDBG_SHFT                                         0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_SERIALNUM_ADDR                                           (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000240)
#define HWIO_PCIE_GEN3_PCIE20_BHI_SERIALNUM_OFFS                                           (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000240)
#define HWIO_PCIE_GEN3_PCIE20_BHI_SERIALNUM_RMSK                                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_SERIALNUM_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_SERIALNUM_ADDR, HWIO_PCIE_GEN3_PCIE20_BHI_SERIALNUM_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_SERIALNUM_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_SERIALNUM_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHI_SERIALNUM_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_SERIALNUM_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHI_SERIALNUM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_SERIALNUM_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHI_SERIALNUM_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHI_SERIALNUM_BHI_SERIALNUM_BMSK                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_SERIALNUM_BHI_SERIALNUM_SHFT                                    0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_SBLANTIROLLVER_ADDR                                      (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000244)
#define HWIO_PCIE_GEN3_PCIE20_BHI_SBLANTIROLLVER_OFFS                                      (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000244)
#define HWIO_PCIE_GEN3_PCIE20_BHI_SBLANTIROLLVER_RMSK                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_SBLANTIROLLVER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_SBLANTIROLLVER_ADDR, HWIO_PCIE_GEN3_PCIE20_BHI_SBLANTIROLLVER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_SBLANTIROLLVER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_SBLANTIROLLVER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHI_SBLANTIROLLVER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_SBLANTIROLLVER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHI_SBLANTIROLLVER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_SBLANTIROLLVER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHI_SBLANTIROLLVER_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHI_SBLANTIROLLVER_BHI_SBLANTIROLLVER_BMSK                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_SBLANTIROLLVER_BHI_SBLANTIROLLVER_SHFT                          0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_NUMSEG_ADDR                                              (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000248)
#define HWIO_PCIE_GEN3_PCIE20_BHI_NUMSEG_OFFS                                              (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000248)
#define HWIO_PCIE_GEN3_PCIE20_BHI_NUMSEG_RMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_NUMSEG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_NUMSEG_ADDR, HWIO_PCIE_GEN3_PCIE20_BHI_NUMSEG_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_NUMSEG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_NUMSEG_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_BHI_NUMSEG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_NUMSEG_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_BHI_NUMSEG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_NUMSEG_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_BHI_NUMSEG_IN)
#define HWIO_PCIE_GEN3_PCIE20_BHI_NUMSEG_BHI_NUMSEG_BMSK                                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_NUMSEG_BHI_NUMSEG_SHFT                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_MSMHWID_n_ADDR(n)                                        (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x0000024c + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_BHI_MSMHWID_n_OFFS(n)                                        (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x0000024c + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_BHI_MSMHWID_n_RMSK                                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_MSMHWID_n_MAXn                                                    5
#define HWIO_PCIE_GEN3_PCIE20_BHI_MSMHWID_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_MSMHWID_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_BHI_MSMHWID_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_MSMHWID_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_MSMHWID_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_BHI_MSMHWID_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_MSMHWID_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_BHI_MSMHWID_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_MSMHWID_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_BHI_MSMHWID_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_BHI_MSMHWID_n_BHI_MSMHWID_BMSK                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_MSMHWID_n_BHI_MSMHWID_SHFT                                      0x0

#define HWIO_PCIE_GEN3_PCIE20_BHI_OEMPKHASH_n_ADDR(n)                                      (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000264 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_BHI_OEMPKHASH_n_OFFS(n)                                      (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000264 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_BHI_OEMPKHASH_n_RMSK                                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_OEMPKHASH_n_MAXn                                                 23
#define HWIO_PCIE_GEN3_PCIE20_BHI_OEMPKHASH_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_OEMPKHASH_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_BHI_OEMPKHASH_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_BHI_OEMPKHASH_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_BHI_OEMPKHASH_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_BHI_OEMPKHASH_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_BHI_OEMPKHASH_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_BHI_OEMPKHASH_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_BHI_OEMPKHASH_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_BHI_OEMPKHASH_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_BHI_OEMPKHASH_n_BHI_OEMPKHASH_BMSK                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_BHI_OEMPKHASH_n_BHI_OEMPKHASH_SHFT                                  0x0

#define HWIO_PCIE_GEN3_PCIE20_CHDB_LOWER_n_ADDR(n)                                         (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000400 + 0x8 * (n))
#define HWIO_PCIE_GEN3_PCIE20_CHDB_LOWER_n_OFFS(n)                                         (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000400 + 0x8 * (n))
#define HWIO_PCIE_GEN3_PCIE20_CHDB_LOWER_n_RMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CHDB_LOWER_n_MAXn                                                   127
#define HWIO_PCIE_GEN3_PCIE20_CHDB_LOWER_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CHDB_LOWER_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_CHDB_LOWER_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_CHDB_LOWER_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CHDB_LOWER_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_CHDB_LOWER_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_CHDB_LOWER_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_CHDB_LOWER_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_CHDB_LOWER_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_CHDB_LOWER_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_CHDB_LOWER_n_CHDB_LOWER_BMSK                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CHDB_LOWER_n_CHDB_LOWER_SHFT                                        0x0

#define HWIO_PCIE_GEN3_PCIE20_CHDB_UPPER_n_ADDR(n)                                         (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000404 + 0x8 * (n))
#define HWIO_PCIE_GEN3_PCIE20_CHDB_UPPER_n_OFFS(n)                                         (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000404 + 0x8 * (n))
#define HWIO_PCIE_GEN3_PCIE20_CHDB_UPPER_n_RMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CHDB_UPPER_n_MAXn                                                   127
#define HWIO_PCIE_GEN3_PCIE20_CHDB_UPPER_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CHDB_UPPER_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_CHDB_UPPER_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_CHDB_UPPER_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_CHDB_UPPER_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_CHDB_UPPER_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_CHDB_UPPER_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_CHDB_UPPER_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_CHDB_UPPER_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_CHDB_UPPER_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_CHDB_UPPER_n_CHDB_UPPER_BMSK                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_CHDB_UPPER_n_CHDB_UPPER_SHFT                                        0x0

#define HWIO_PCIE_GEN3_PCIE20_ERDB_LOWER_n_ADDR(n)                                         (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000800 + 0x8 * (n))
#define HWIO_PCIE_GEN3_PCIE20_ERDB_LOWER_n_OFFS(n)                                         (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000800 + 0x8 * (n))
#define HWIO_PCIE_GEN3_PCIE20_ERDB_LOWER_n_RMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_ERDB_LOWER_n_MAXn                                                   127
#define HWIO_PCIE_GEN3_PCIE20_ERDB_LOWER_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ERDB_LOWER_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_ERDB_LOWER_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_ERDB_LOWER_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ERDB_LOWER_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_ERDB_LOWER_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_ERDB_LOWER_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_ERDB_LOWER_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_ERDB_LOWER_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_ERDB_LOWER_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_ERDB_LOWER_n_ERDB_LOWER_BMSK                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_ERDB_LOWER_n_ERDB_LOWER_SHFT                                        0x0

#define HWIO_PCIE_GEN3_PCIE20_ERDB_UPPER_n_ADDR(n)                                         (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000804 + 0x8 * (n))
#define HWIO_PCIE_GEN3_PCIE20_ERDB_UPPER_n_OFFS(n)                                         (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000804 + 0x8 * (n))
#define HWIO_PCIE_GEN3_PCIE20_ERDB_UPPER_n_RMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_ERDB_UPPER_n_MAXn                                                   127
#define HWIO_PCIE_GEN3_PCIE20_ERDB_UPPER_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ERDB_UPPER_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_ERDB_UPPER_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_ERDB_UPPER_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_ERDB_UPPER_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_ERDB_UPPER_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_ERDB_UPPER_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_ERDB_UPPER_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_ERDB_UPPER_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_ERDB_UPPER_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_ERDB_UPPER_n_ERDB_UPPER_BMSK                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_ERDB_UPPER_n_ERDB_UPPER_SHFT                                        0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR                         (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c00)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_OFFS                         (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c00)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_RMSK                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_CNT_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_CNT_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR                          (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c04)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_OFFS                          (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c04)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_RMSK                          0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_CNT_BMSK                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L2_CNT_SHFT                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR                       (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c08)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_OFFS                       (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c08)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_RMSK                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_CNT_BMSK                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_CNT_SHFT                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR                          (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c0c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_OFFS                          (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c0c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_RMSK                          0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_CNT_BMSK                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L1_CNT_SHFT                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR                         (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c10)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_OFFS                         (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c10)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_RMSK                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_CNT_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_CNT_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR                  (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c14)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_OFFS                  (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c14)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_RMSK                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_CNT_BMSK              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_CNT_SHFT                     0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR              (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c18)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_OFFS              (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c18)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_RMSK              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_CNT_BMSK          0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_CNT_SHFT                 0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR               (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c1c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_OFFS               (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c1c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_RMSK               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_CNT_BMSK           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_CNT_SHFT                  0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR                         (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c20)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_OFFS                         (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c20)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_RMSK                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_CNT_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_CNT_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR                        (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c24)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_OFFS                        (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c24)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_RMSK                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_CNT_BMSK                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_CNT_SHFT                           0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR                        (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c28)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_OFFS                        (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c28)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_RMSK                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_CNT_BMSK                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_CNT_SHFT                           0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR                       (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c2c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_OFFS                       (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c2c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_RMSK                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_CNT_BMSK                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_CNT_SHFT                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR                       (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c30)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_OFFS                       (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c30)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_RMSK                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_CNT_BMSK                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_CNT_SHFT                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR                    (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c34)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_OFFS                    (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c34)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_RMSK                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_CNT_BMSK                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_CNT_SHFT                       0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR                          (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c38)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_OFFS                          (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c38)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_RMSK                          0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_CNT_BMSK                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_CNT_SHFT                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR                            (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c3c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_OFFS                            (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c3c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_RMSK                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_CNT_BMSK                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_UNEXP_CPL_ERR_CNT_SHFT                               0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR                               (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c40)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_OFFS                               (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c40)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_RMSK                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_CNT_BMSK                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_CA_ERR_CNT_SHFT                                  0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR                               (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c44)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_OFFS                               (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c44)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_RMSK                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_CNT_BMSK                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_UR_ERR_CNT_SHFT                                  0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR                              (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c48)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_OFFS                              (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c48)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_RMSK                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_CNT_BMSK                          0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_CPL_MLF_ERR_CNT_SHFT                                 0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR                       (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c4c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_OFFS                       (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c4c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_RMSK                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_CNT_BMSK                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_CNT_SHFT                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR                (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c50)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_OFFS                (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c50)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_RMSK                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_CNT_BMSK            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_CNT_SHFT                   0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR                       (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c54)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_OFFS                       (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c54)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_RMSK                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_CNT_BMSK                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_CNT_SHFT                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR                  (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c58)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_OFFS                  (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c58)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_RMSK                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_CNT_BMSK              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_CNT_SHFT                     0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR               (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c5c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_OFFS               (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c5c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_RMSK               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_CNT_BMSK           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_CNT_SHFT                  0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR                        (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c60)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_OFFS                        (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c60)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_RMSK                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_CNT_BMSK                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_CNT_SHFT                           0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR                         (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c64)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_OFFS                         (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c64)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_RMSK                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_CNT_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_CNT_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR                            (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c68)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_OFFS                            (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c68)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_RMSK                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_CNT_BMSK                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RDLH_PROT_ERR_CNT_SHFT                               0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR                            (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c6c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_OFFS                            (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c6c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_RMSK                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_CNT_BMSK                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RMLH_RCVD_ERR_CNT_SHFT                               0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR                         (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c70)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_OFFS                         (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c70)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_RMSK                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_CNT_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_CNT_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR                           (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c74)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_OFFS                           (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c74)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_RMSK                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_CNT_BMSK                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_QOVERFLOW_CNT_SHFT                              0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR                       (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c78)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_OFFS                       (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c78)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_RMSK                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_CNT_BMSK                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_CNT_SHFT                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR                            (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c7c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_OFFS                            (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c7c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_RMSK                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_CNT_BMSK                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_ECRC_ERR_CNT_SHFT                               0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR                         (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c80)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_OFFS                         (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c80)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_RMSK                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_CNT_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_CNT_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR                      (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c84)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_OFFS                      (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c84)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_RMSK                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_CNT_BMSK                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_CNT_SHFT                         0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR                      (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c88)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_OFFS                      (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c88)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_RMSK                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_CNT_BMSK                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_CNT_SHFT                         0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR                   (PCIE_GEN3_PCIE20_MHI_REG_BASE      + 0x00000c8c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_OFFS                   (PCIE_GEN3_PCIE20_MHI_REG_BASE_OFFS + 0x00000c8c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_RMSK                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_CNT_BMSK               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_CNT_SHFT                      0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_GEN3_PCIE20_PARF
 *--------------------------------------------------------------------------*/

#define PCIE_GEN3_PCIE20_PARF_REG_BASE                                                                           (PCIE_GEN3_PCIE20_WRAPPER_AHB_W_PHY_BASE      + 0x00000000)
#define PCIE_GEN3_PCIE20_PARF_REG_SIZE                                                                           0x2000
#define PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS                                                                      0x00000000

#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ADDR                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000000)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_OFFS                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_RMSK                                                                 0xffff7fff
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE3_BMSK                                          0x80000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE3_SHFT                                                0x1f
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE3_DISABLE_ECAM_BLOCKER_RANGE_3_FVAL                    0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE3_ENABLE_ECAM_BLOCKER_RANGE_3_FVAL                     0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE2_BMSK                                          0x40000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE2_SHFT                                                0x1e
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE2_DISABLE_ECAM_BLOCKER_RANGE_2_FVAL                    0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE2_ENABLE_ECAM_BLOCKER_RANGE_2_FVAL                     0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_MAC_PHY_POWERDOWN_IN_P2_D_MUX_EN_BMSK                                0x20000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_MAC_PHY_POWERDOWN_IN_P2_D_MUX_EN_SHFT                                      0x1d
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_MAC_PHY_POWERDOWN_IN_P2_D_MUX_EN_EN_DISABLE_MUX_FVAL                        0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_MAC_PHY_POWERDOWN_IN_P2_D_MUX_EN_EN_ENABLE_MUX_FVAL                         0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_AUX_PIPE_MUX_OUTPUT_PIPE_DIS_BMSK                                    0x10000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_AUX_PIPE_MUX_OUTPUT_PIPE_DIS_SHFT                                          0x1c
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_AUX_PIPE_MUX_OUTPUT_PIPE_DIS_ENABLE_SELA_USE_FVAL                           0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_AUX_PIPE_MUX_OUTPUT_PIPE_DIS_DISABLE_SELA_USE_FVAL                          0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ECAM_REMOVE_OFFSET_EN_BMSK                                            0x8000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ECAM_REMOVE_OFFSET_EN_SHFT                                                 0x1b
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ECAM_REMOVE_OFFSET_EN_DISABLE_REMOVE_OFFSET_FVAL                            0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ECAM_REMOVE_OFFSET_EN_ENABLE_REMOVE_OFFSET_FVAL                             0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_BMSK                                                  0x4000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_SHFT                                                       0x1a
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_DISABLE_ECAM_BLOCKER_FVAL                                   0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ECAM_BLOCKER_EN_ENABLE_ECAM_BLOCKER_FVAL                                    0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_HW_EVENT_RESET_BMSK                                                   0x2000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_HW_EVENT_RESET_SHFT                                                        0x19
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_HW_EVENT_CGC_OPEN_BMSK                                                0x1000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_HW_EVENT_CGC_OPEN_SHFT                                                     0x18
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_TESTBUS_SELECTOR_BMSK                                                  0xff0000
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_TESTBUS_SELECTOR_SHFT                                                      0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_PHY_P2_IN_L1_DIS_BMSK                                                    0x4000
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_PHY_P2_IN_L1_DIS_SHFT                                                       0xe
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_PHY_P2_IN_L1_DIS_ENABLE_P2_WHEN_IN_L1_FVAL                                  0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_PHY_P2_IN_L1_DIS_DISABLE_P2_WHEN_IN_L1_FVAL                                 0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_MST_WAKEUP_EN_BMSK                                                       0x2000
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_MST_WAKEUP_EN_SHFT                                                          0xd
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_MST_WAKEUP_EN_DISABLE_MASTER_WAKEUP_FVAL                                    0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_MST_WAKEUP_EN_ENABLE_MASTER_WAKEUP_FVAL                                     0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_SLV_WAKEUP_EN_BMSK                                                       0x1000
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_SLV_WAKEUP_EN_SHFT                                                          0xc
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_SLV_WAKEUP_EN_DISABLE_SLV_WAKEUP_FVAL                                       0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_SLV_WAKEUP_EN_ENABLE_SLV_WAKEUP_FVAL                                        0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_SLV_DBI_WAKE_DISABLE_BMSK                                                 0x800
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_SLV_DBI_WAKE_DISABLE_SHFT                                                   0xb
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_SLV_DBI_WAKE_DISABLE_DISABLE_WAKE_FVAL                                      0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_SLV_DBI_WAKE_DISABLE_ENABLE_WAKE_FVAL                                       0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_MSTR_ACLK_CGC_DIS_BMSK                                                    0x400
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_MSTR_ACLK_CGC_DIS_SHFT                                                      0xa
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_MSTR_ACLK_CGC_DIS_CGC_ENABLED_FVAL                                          0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_MSTR_ACLK_CGC_DIS_DISABLE_CGC_FVAL                                          0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_SLV_ACLK_CGC_DIS_BMSK                                                     0x200
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_SLV_ACLK_CGC_DIS_SHFT                                                       0x9
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_SLV_ACLK_CGC_DIS_CGC_ENABLED_FVAL                                           0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_SLV_ACLK_CGC_DIS_DISABLE_CGC_FVAL                                           0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ACLK_REQ_OVERRIDE_BMSK                                                    0x100
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ACLK_REQ_OVERRIDE_SHFT                                                      0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ACLK_REQ_OVERRIDE_USE_HW_VALUE_FVAL                                         0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ACLK_REQ_OVERRIDE_OVERRIDE_HW_VALUE_FVAL                                    0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ACLK_REQ_BMSK                                                              0x80
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ACLK_REQ_SHFT                                                               0x7
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ACLK_REQ_ACLK_NOT_REQUESTED_FVAL                                            0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_ACLK_REQ_ACLK_REQUESTED_FVAL                                                0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_CORE_CLK_CGC_DIS_BMSK                                                      0x40
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_CORE_CLK_CGC_DIS_SHFT                                                       0x6
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_CORE_CLK_CGC_DIS_CGC_ENABLED_FVAL                                           0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_CORE_CLK_CGC_DIS_DISABLE_CGC_FVAL                                           0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_AUX_CLK_MUX_DIS_BMSK                                                       0x20
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_AUX_CLK_MUX_DIS_SHFT                                                        0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_AUX_CLK_MUX_DIS_MUX_ENABLED_FVAL                                            0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_AUX_CLK_MUX_DIS_DISABLE_MUX_FVAL                                            0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_AUX_PWR_DET_BMSK                                                           0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_AUX_PWR_DET_SHFT                                                            0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_AUX_PWR_DET_AUXILIARY_POWER_IS_OFF_FVAL                                     0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_AUX_PWR_DET_AUXILIARY_POWER_IS_ON_FVAL                                      0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_CORE_CLK_2AUX_CLK_MUX_DIS_BMSK                                              0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_CORE_CLK_2AUX_CLK_MUX_DIS_SHFT                                              0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_CORE_CLK_2AUX_CLK_MUX_DIS_ENABLE_CORE_CLK2AUX_CLK_MUX_IN_L1_FVAL            0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_CORE_CLK_2AUX_CLK_MUX_DIS_DISABLE_CORE_CLK2AUX_CLK_MUX_IN_L1_FVAL           0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_L23_CLK_RMV_DIS_BMSK                                                        0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_L23_CLK_RMV_DIS_SHFT                                                        0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_L23_CLK_RMV_DIS_ENABLE_CLOCK_REMOVAL_FVAL                                   0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_L23_CLK_RMV_DIS_DISABLE_CLOCK_REMOVAL_FVAL                                  0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_L1_CLK_RMV_DIS_BMSK                                                         0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_L1_CLK_RMV_DIS_SHFT                                                         0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_L1_CLK_RMV_DIS_ENABLE_CLOCK_REMOVAL_FVAL                                    0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_L1_CLK_RMV_DIS_DISABLE_CLOCK_REMOVAL_FVAL                                   0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_CLK_RST_MDL_EN_BMSK                                                         0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_CLK_RST_MDL_EN_SHFT                                                         0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_CLK_RST_MDL_EN_DISABLE_CLOCKS_RESETS_FVAL                                   0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SYS_CTRL_CLK_RST_MDL_EN_ENABLE_CLOCKS_RESETS_FVAL                                    0x1

#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_ADDR                                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000010)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_OFFS                                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_RMSK                                                                        0x73
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_MST_WKP_BLOCK_BMSK                                                          0x40
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_MST_WKP_BLOCK_SHFT                                                           0x6
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_MST_WKP_BLOCK_PASSED_FVAL                                                    0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_MST_WKP_BLOCK_BLOCKED_FVAL                                                   0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_SLV_WKP_BLOCK_BMSK                                                          0x20
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_SLV_WKP_BLOCK_SHFT                                                           0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_SLV_WKP_BLOCK_PASSED_FVAL                                                    0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_SLV_WKP_BLOCK_BLOCKED_FVAL                                                   0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_DBI_WKP_BLOCK_BMSK                                                          0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_DBI_WKP_BLOCK_SHFT                                                           0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_DBI_WKP_BLOCK_PASSED_FVAL                                                    0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_DBI_WKP_BLOCK_BLOCKED_FVAL                                                   0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_RMVL_DBNCR_BLOCK_BMSK                                                        0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_RMVL_DBNCR_BLOCK_SHFT                                                        0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_RMVL_DBNCR_BLOCK_PASSED_FVAL                                                 0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_RMVL_DBNCR_BLOCK_BLOCKED_FVAL                                                0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_INSR_DBNCR_BLOCK_BMSK                                                        0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_INSR_DBNCR_BLOCK_SHFT                                                        0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_INSR_DBNCR_BLOCK_PASSED_FVAL                                                 0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_DB_CTRL_INSR_DBNCR_BLOCK_BLOCKED_FVAL                                                0x1

#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_INSR_ADDR                                                           (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000014)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_INSR_OFFS                                                           (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_INSR_RMSK                                                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_INSR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_INSR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_INSR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_INSR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_INSR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_INSR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_INSR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_INSR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_INSR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_INSR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_INSR_INSR_DBNCR_VAL_BMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_INSR_INSR_DBNCR_VAL_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_RMVL_ADDR                                                           (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000018)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_RMVL_OFFS                                                           (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_RMVL_RMSK                                                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_RMVL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_RMVL_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_RMVL_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_RMVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_RMVL_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_RMVL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_RMVL_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_RMVL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_RMVL_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_RMVL_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_RMVL_RMVL_DBNCR_VAL_BMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_PREDET_DB_RMVL_RMVL_DBNCR_VAL_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_ADDR                                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_OFFS                                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_RMSK                                                                0xffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_MST_DBNCR_VAL_BMSK                                                  0xff0000
#define HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_MST_DBNCR_VAL_SHFT                                                      0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_SLV_DBNCR_VAL_BMSK                                                    0xff00
#define HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_SLV_DBNCR_VAL_SHFT                                                       0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_DBI_DBNCR_VAL_BMSK                                                      0xff
#define HWIO_PCIE_GEN3_PCIE20_PARF_WKP_DB_RMVL_DBI_DBNCR_VAL_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_ADDR                                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000020)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_OFFS                                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_RMSK                                                                        0x3f
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_REQ_NOT_ENTR_L1_BMSK                                                        0x20
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_REQ_NOT_ENTR_L1_SHFT                                                         0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_PM_XMT_PME_BMSK                                                             0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_PM_XMT_PME_SHFT                                                              0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_OUTBAND_PWRUP_CMD_BMSK                                                       0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_OUTBAND_PWRUP_CMD_SHFT                                                       0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_READY_ENTR_L23_BMSK                                                          0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_READY_ENTR_L23_SHFT                                                          0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_READY_ENTR_L23_NOT_READY_FVAL                                                0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_READY_ENTR_L23_READY_FVAL                                                    0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_REQ_EXIT_L1_BMSK                                                             0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_REQ_EXIT_L1_SHFT                                                             0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_REQ_EXIT_L1_DEASSERT_EXIT_REQUEST_FVAL                                       0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_REQ_EXIT_L1_ASSERT_EXIT_REQUEST_FVAL                                         0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_REQ_ENTR_L1_BMSK                                                             0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_REQ_ENTR_L1_SHFT                                                             0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_REQ_ENTR_L1_DEASSERT_ENTER_REQUEST_FVAL                                      0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_CTRL_REQ_ENTR_L1_ASSERT_ENTER_REQUEST_FVAL                                        0x1

#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_ADDR                                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000024)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_OFFS                                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_RMSK                                                                  0xfffffffc
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_LINK_REQ_RST_NOT_BMSK                                                 0x80000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_LINK_REQ_RST_NOT_SHFT                                                       0x1f
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_XMLH_LINK_UP_BMSK                                                     0x40000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_XMLH_LINK_UP_SHFT                                                           0x1e
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_DSTATE_0_BMSK                                                      0x20000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_DSTATE_0_SHFT                                                            0x1d
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_DSTATE_0_D0_FVAL                                                          0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_DSTATE_0_D3_FVAL                                                          0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PHYSTATUS_BMSK                                                        0x10000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PHYSTATUS_SHFT                                                              0x1c
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_UNUSED_BMSK                                                            0xff80000
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_UNUSED_SHFT                                                                 0x13
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_DSTATE_BMSK                                                           0x70000
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_DSTATE_SHFT                                                              0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_PME_EN_BMSK                                                            0xf000
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_PME_EN_SHFT                                                               0xc
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PHYCLK_REQ_N_BMSK                                                          0x800
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PHYCLK_REQ_N_SHFT                                                            0xb
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_L1SS_CLKREQN_OE_BMSK                                                       0x400
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_L1SS_CLKREQN_OE_SHFT                                                         0xa
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_L1SS_CLKREQN_IN_BMSK                                                       0x200
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_L1SS_CLKREQN_IN_SHFT                                                         0x9
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_LINKST_IN_L1SUB_BMSK                                                    0x100
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_LINKST_IN_L1SUB_SHFT                                                      0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_LINKST_IN_L0S_BMSK                                                       0x80
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_LINKST_IN_L0S_SHFT                                                        0x7
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_LINKST_L2_EXIT_BMSK                                                      0x40
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_LINKST_L2_EXIT_SHFT                                                       0x6
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_LINKST_IN_L2_BMSK                                                        0x20
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_LINKST_IN_L2_SHFT                                                         0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_LINKST_IN_L1_BMSK                                                        0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_LINKST_IN_L1_SHFT                                                         0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_STATUS_BMSK                                                               0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_PM_STATUS_SHFT                                                               0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_SURPRISE_DOWN_ERR_BMSK                                                       0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_SURPRISE_DOWN_ERR_SHFT                                                       0x2

#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_ADDR                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000028)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_OFFS                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_RMSK                                                                    0x1fff
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_LINK_TIMEOUT_FLUSH_NOT_BMSK                                             0x1000
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_LINK_TIMEOUT_FLUSH_NOT_SHFT                                                0xc
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_CFG_BUS_MASTER_EN_BMSK                                                   0x800
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_CFG_BUS_MASTER_EN_SHFT                                                     0xb
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_RADM_PM_TURNOFF_BMSK                                                     0x400
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_RADM_PM_TURNOFF_SHFT                                                       0xa
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_CURNT_STATE_BMSK                                                         0x380
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_CURNT_STATE_SHFT                                                           0x7
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_AUX_PM_EN_BMSK                                                            0x40
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_AUX_PM_EN_SHFT                                                             0x6
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_AUX_CLK_ACTIVE_BMSK                                                       0x20
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_AUX_CLK_ACTIVE_SHFT                                                        0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_MAC_PHY_PCLKREQ_N_BMSK                                                    0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_MAC_PHY_PCLKREQ_N_SHFT                                                     0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_PHY_MAC_PCLKACK_N_BMSK                                                     0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_PHY_MAC_PCLKACK_N_SHFT                                                     0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_MAC_PHY_RXELECIDLE_DIS_BMSK                                                0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_MAC_PHY_RXELECIDLE_DIS_SHFT                                                0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_MAC_PHY_POWERDOWN_BMSK                                                     0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_PM_STTS_1_MAC_PHY_POWERDOWN_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_ADDR                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000030)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_OFFS                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_RMSK                                                                        0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_TX2RX_LOOPBACK_EN_BMSK                                                      0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_TX2RX_LOOPBACK_EN_SHFT                                                      0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_TX2RX_LOOPBACK_EN_NORMAL_MODE_FVAL                                          0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_TX2RX_LOOPBACK_EN_TX2RX_LOOPBACK_FVAL                                       0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_COMMON_CLOCKS_BMSK                                                          0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_CTRL_COMMON_CLOCKS_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_ADDR                                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000034)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_OFFS                                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_RMSK                                                                 0x3f3f3f
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_TX_DEEMPH_GEN1_BMSK                                                  0x3f0000
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_TX_DEEMPH_GEN1_SHFT                                                      0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_TX_DEEMPH_GEN2_3_5DB_BMSK                                              0x3f00
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_TX_DEEMPH_GEN2_3_5DB_SHFT                                                 0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_TX_DEEMPH_GEN2_6DB_BMSK                                                  0x3f
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_DEEMPH_TX_DEEMPH_GEN2_6DB_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_ADDR                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000038)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_OFFS                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_RMSK                                                                    0x7f7f
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_TX_SWING_FULL_BMSK                                                      0x7f00
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_TX_SWING_FULL_SHFT                                                         0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_TX_SWING_LOW_BMSK                                                         0x7f
#define HWIO_PCIE_GEN3_PCIE20_PARF_PCS_SWING_TX_SWING_LOW_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_ADDR                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000040)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_OFFS                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_RMSK                                                                   0x1f1f17
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_PHY_TX0_TERM_OFFST_BMSK                                                0x1f0000
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_PHY_TX0_TERM_OFFST_SHFT                                                    0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_PHY_LOS_LEVEL_BMSK                                                       0x1f00
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_PHY_LOS_LEVEL_SHFT                                                          0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_PHY_RTUNE_REQ_BMSK                                                         0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_PHY_RTUNE_REQ_SHFT                                                          0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_PHY_TEST_BURNIN_BMSK                                                        0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_PHY_TEST_BURNIN_SHFT                                                        0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_PHY_TEST_BYPASS_BMSK                                                        0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_PHY_TEST_BYPASS_SHFT                                                        0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_PHY_TEST_PWR_DOWN_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_PHY_TEST_PWR_DOWN_SHFT                                                      0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_PHY_TEST_PWR_DOWN_PHY_POWER_ON_FVAL                                         0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_CTRL_PHY_TEST_PWR_DOWN_PHY_POWER_DOWN_FVAL                                       0x1

#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_STTS_ADDR                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000044)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_STTS_OFFS                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_STTS_RMSK                                                                       0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_STTS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PHY_STTS_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_PHY_STTS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_STTS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PHY_STTS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_STTS_PHY_RTUNE_ACK_BMSK                                                         0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_STTS_PHY_RTUNE_ACK_SHFT                                                          0x4

#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_ADDR                                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_OFFS                                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_RMSK                                                                  0x1117f
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_REF_SSP_EN_BMSK                                                       0x10000
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_REF_SSP_EN_SHFT                                                          0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_REF_SSP_EN_NO_REFCLK_FVAL                                                 0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_REF_SSP_EN_REFCLK_STABLE_FVAL                                             0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_REF_USE_PAD_BMSK                                                       0x1000
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_REF_USE_PAD_SHFT                                                          0xc
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_REF_USE_PAD_REFCLK_FROM_ALT_FVAL                                          0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_REF_USE_PAD_REFCLK_FROM_PAD_FVAL                                          0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_REFCLK_DIV2_BMSK                                                        0x100
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_REFCLK_DIV2_SHFT                                                          0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_REFCLK_DIV2_DON_T_DIVIDE_FVAL                                             0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_REFCLK_DIV2_DIVIDE_REFCLK_FVAL                                            0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_MPLL_MULTIPLIER_BMSK                                                     0x7f
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_REFCLK_MPLL_MULTIPLIER_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_ADDR                                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000054)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_OFFS                                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_RMSK                                                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_NS_AWCACHE_BMSK                                                    0xf0000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_NS_AWCACHE_SHFT                                                          0x1c
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_NS_ARCACHE_BMSK                                                     0xf000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_NS_ARCACHE_SHFT                                                          0x18
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_NS_AWNOALLOCATE_BMSK                                                 0x800000
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_NS_AWNOALLOCATE_SHFT                                                     0x17
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_NS_AWMEMTYPE_BMSK                                                    0x700000
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_NS_AWMEMTYPE_SHFT                                                        0x14
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_NS_ARNOALLOCATE_BMSK                                                  0x80000
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_NS_ARNOALLOCATE_SHFT                                                     0x13
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_NS_ARMEMTYPE_BMSK                                                     0x70000
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_NS_ARMEMTYPE_SHFT                                                        0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_AWCACHE_BMSK                                                           0xf000
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_AWCACHE_SHFT                                                              0xc
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_ARCACHE_BMSK                                                            0xf00
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_ARCACHE_SHFT                                                              0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_AWNOALLOCATE_BMSK                                                        0x80
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_AWNOALLOCATE_SHFT                                                         0x7
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_AWMEMTYPE_BMSK                                                           0x70
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_AWMEMTYPE_SHFT                                                            0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_ARNOALLOCATE_BMSK                                                         0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_ARNOALLOCATE_SHFT                                                         0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_ARMEMTYPE_BMSK                                                            0x7
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_CONFIG_ARMEMTYPE_SHFT                                                            0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_ADDR(n)                                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000058 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_OFFS(n)                                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000058 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_RMSK                                                                  0x8000007f
#define HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_MAXn                                                                          31
#define HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_EN_BMSK                                                               0x80000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_EN_SHFT                                                                     0x1f
#define HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_SEL_BMSK                                                                    0x7f
#define HWIO_PCIE_GEN3_PCIE20_PARF_HW_EV_n_SEL_SHFT                                                                     0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_ADDR                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000000dc)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_OFFS                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000000dc)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_RMSK                                                            0xfff0ff
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_VAL_AORDEREDRD_BMSK                                             0x800000
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_VAL_AORDEREDRD_SHFT                                                 0x17
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_VAL_AORDEREDWR_BMSK                                             0x400000
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_VAL_AORDEREDWR_SHFT                                                 0x16
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_AORDEREDWR_RD_WAIT_BMSK                                         0x200000
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_AORDEREDWR_RD_WAIT_SHFT                                             0x15
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_EN_MSG_ON_ADDR_BMSK                                             0x100000
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_EN_MSG_ON_ADDR_SHFT                                                 0x14
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_BRESP_TRANS_BYP_BMSK                                             0xff000
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_BRESP_TRANS_BYP_SHFT                                                 0xc
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_AIDO_DIS_BMSK                                                       0x80
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_AIDO_DIS_SHFT                                                        0x7
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_AIDO_VAL_BMSK                                                       0x40
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_AIDO_VAL_SHFT                                                        0x6
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_DBI_WR_STALL_RESET_BMSK                                             0x20
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_DBI_WR_STALL_RESET_SHFT                                              0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_DBI_WR_STALL_BYPASS_BMSK                                            0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_DBI_WR_STALL_BYPASS_SHFT                                             0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_STATUS_BMSK                                                          0xf
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_BRIDGE_CTRL_STATUS_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_BASE_ADDR_ADDR                                                            (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000000e0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_BASE_ADDR_OFFS                                                            (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000000e0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_BASE_ADDR_RMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_BASE_ADDR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_BASE_ADDR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_SLV_BASE_ADDR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_BASE_ADDR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_BASE_ADDR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_BASE_ADDR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_BASE_ADDR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_BASE_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_BASE_ADDR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_SLV_BASE_ADDR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_BASE_ADDR_SLV_BASE_ADDR_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_BASE_ADDR_SLV_BASE_ADDR_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_TEST_BUS_ADDR                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000000e4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_TEST_BUS_OFFS                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000000e4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_TEST_BUS_RMSK                                                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_TEST_BUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_TEST_BUS_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_TEST_BUS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_TEST_BUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_TEST_BUS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_TEST_BUS_PCIE20_TEST_BUS_BMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_TEST_BUS_PCIE20_TEST_BUS_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_ADDR(n)                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000128 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_OFFS(n)                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000128 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_RMSK                                                             0x81f11fff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_MAXn                                                                     15
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_EN_BMSK                                                          0x80000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_EN_SHFT                                                                0x1f
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_MSG_MSGDNMSG_BMSK                                                 0x1000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_MSG_MSGDNMSG_SHFT                                                      0x18
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_ATU_BYPASS_BMSK                                                    0x800000
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_ATU_BYPASS_SHFT                                                        0x17
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_MSG_TC_BMSK                                                        0x700000
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_MSG_TC_SHFT                                                            0x14
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_MSG_EP_BMSK                                                         0x10000
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_MSG_EP_SHFT                                                            0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_MSG_TYPE_BMSK                                                        0x1f00
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_MSG_TYPE_SHFT                                                           0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_MSG_CODE_BMSK                                                          0xff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_PARAMS_n_MSG_CODE_SHFT                                                           0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_VERSION_ADDR                                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000170)
#define HWIO_PCIE_GEN3_PCIE20_PARF_VERSION_OFFS                                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000170)
#define HWIO_PCIE_GEN3_PCIE20_PARF_VERSION_RMSK                                                                       0xfff
#define HWIO_PCIE_GEN3_PCIE20_PARF_VERSION_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_VERSION_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_VERSION_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_VERSION_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_VERSION_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_VERSION_IP_CAT_VERSION_BMSK                                                        0xfff
#define HWIO_PCIE_GEN3_PCIE20_PARF_VERSION_IP_CAT_VERSION_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_ADDR                                                     (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000174)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_OFFS                                                     (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000174)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_RMSK                                                           0x1f
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_BYPASS_BMSK                                                    0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_BYPASS_SHFT                                                     0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_MSTR_AXI_LOGIC_RESET_BMSK                                       0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_MSTR_AXI_LOGIC_RESET_SHFT                                       0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_AHB_LOGIC_RESET_BMSK                                            0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_AHB_LOGIC_RESET_SHFT                                            0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_MSTR_AXI_CLK_EN_BMSK                                            0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_MSTR_AXI_CLK_EN_SHFT                                            0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_AHB_CLK_EN_BMSK                                                 0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_CLOCK_RESET_CTRL_AHB_CLK_EN_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_LOWER_ADDR                                                      (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000178)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_LOWER_OFFS                                                      (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000178)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_LOWER_RMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_LOWER_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_LOWER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_LOWER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_LOWER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_LOWER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_LOWER_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_LOWER_VAL_BMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_LOWER_VAL_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_UPPER_ADDR                                                      (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000017c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_UPPER_OFFS                                                      (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000017c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_UPPER_RMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_UPPER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_UPPER_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_UPPER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_UPPER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_UPPER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_UPPER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_UPPER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_UPPER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_UPPER_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_UPPER_VAL_BMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BASE_ADDR_UPPER_VAL_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000180)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_OFFS                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000180)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_RMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_RESET_BMSK                                            0x80000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_RESET_SHFT                                                  0x1f
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_CNT_MAX_BMSK                                          0x7fffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SUB_AHB_CLK_MAX_TIMER_CNT_MAX_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSG_GEN_ADDR                                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000184)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSG_GEN_OFFS                                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000184)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSG_GEN_RMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSG_GEN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSG_GEN_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSG_GEN_LATENCY_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSG_GEN_LATENCY_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_ADDR                                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000188)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_OFFS                                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000188)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_RMSK                                                                        0x1f
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_VECTOR_BMSK                                                                 0x1f
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_VECTOR_SHFT                                                                  0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_ADDR                                                     (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000018c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_OFFS                                                     (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000018c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_RMSK                                                         0x3fff
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_RD_LIMIT_BMSK                                                0x3f80
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_RD_LIMIT_SHFT                                                   0x7
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_WR_LIMIT_BMSK                                                  0x7f
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_OUTST_LIMIT_WR_LIMIT_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_ADDR                                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000190)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_OFFS                                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000190)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_RMSK                                                                   0x1f
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_SEL_BIT_BMSK                                             0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_SEL_BIT_SHFT                                              0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_SEL_BIT_NON_L1SUB_TIMEOUT_EN_INT_FVAL                     0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_SEL_BIT_L1SUB_TIMEOUT_EN_INT_FVAL                         0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_RADM_PM_TURNOFF_BMSK                                                    0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_RADM_PM_TURNOFF_SHFT                                                    0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_CFG_BUS_MASTER_EN_BMSK                                                  0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_CFG_BUS_MASTER_EN_SHFT                                                  0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_PM_DSTATE_CHANGE_BIT_BMSK                                               0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_PM_DSTATE_CHANGE_BIT_SHFT                                               0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_BIT_BMSK                                                  0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_BIT_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BAR_KB_SIZE_ADDR                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000194)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BAR_KB_SIZE_OFFS                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000194)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BAR_KB_SIZE_RMSK                                                          0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BAR_KB_SIZE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BAR_KB_SIZE_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BAR_KB_SIZE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BAR_KB_SIZE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BAR_KB_SIZE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BAR_KB_SIZE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BAR_KB_SIZE_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BAR_KB_SIZE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BAR_KB_SIZE_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BAR_KB_SIZE_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BAR_KB_SIZE_SIZE_KB_BMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_BAR_KB_SIZE_SIZE_KB_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_ADDR                                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000198)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_OFFS                                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000198)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_RMSK                                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_EDB_END_BMSK                                                      0xff000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_EDB_END_SHFT                                                            0x18
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_EDB_BASE_BMSK                                                       0xff0000
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_EDB_BASE_SHFT                                                           0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_CDB_END_BMSK                                                          0xff00
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_CDB_END_SHFT                                                             0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_CDB_BASE_BMSK                                                           0xff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_DBS_CDB_BASE_SHFT                                                            0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_ADDR                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000019c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_OFFS                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000019c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_RMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_ADDR_LOWER_BMSK                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_CDB_TARGET_LOWER_ADDR_LOWER_SHFT                                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_ADDR                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000001a0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_OFFS                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000001a0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_RMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_ADDR_LOWER_BMSK                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MHI_IPA_EDB_TARGET_LOWER_ADDR_LOWER_SHFT                                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000001a4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_OFFS                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000001a4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_RMSK                                                      0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_EN_BMSK                                                   0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_RD_HALT_NO_WRITES_EN_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR                                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000001a8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_OFFS                                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000001a8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_RMSK                                                    0xc000003f
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_EN_BMSK                                                 0x80000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_EN_SHFT                                                       0x1f
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_CHECK_RELAXED_ORDERING_EN_BMSK                          0x40000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_CHECK_RELAXED_ORDERING_EN_SHFT                                0x1e
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR_BIT_INDEX_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR_BIT_INDEX_SHFT                                            0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_ADDR                                                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000001b0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_OFFS                                                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000001b0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_RMSK                                                                         0xf3f
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_FLUSH_MODE_BMSK                                                              0x800
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_FLUSH_MODE_SHFT                                                                0xb
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_SW_CLR_FLUSH_MODE_BMSK                                                       0x400
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_SW_CLR_FLUSH_MODE_SHFT                                                         0xa
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_LINK_DOWN_AFFECT_LTSSM_DIS_BMSK                                              0x200
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_LINK_DOWN_AFFECT_LTSSM_DIS_SHFT                                                0x9
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_LTSSM_EN_BMSK                                                                0x100
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_LTSSM_EN_SHFT                                                                  0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_LTSSM_STATE_BMSK                                                              0x3f
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_LTSSM_STATE_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_DBI_ELBI_ADDR                                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000001b4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_DBI_ELBI_OFFS                                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000001b4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_DBI_ELBI_RMSK                                                                  0xfff
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_DBI_ELBI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_DBI_ELBI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_SLV_DBI_ELBI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_DBI_ELBI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_DBI_ELBI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_DBI_ELBI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_DBI_ELBI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_DBI_ELBI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_DBI_ELBI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_SLV_DBI_ELBI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_DBI_ELBI_ADDR_BASE_BMSK                                                        0xfff
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_DBI_ELBI_ADDR_BASE_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_ADDR                                                      (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000001c8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_OFFS                                                      (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000001c8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_RMSK                                                            0x1f
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_RD_STATE_BMSK                                                   0x18
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_RD_STATE_SHFT                                                    0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_WR_STATE_BMSK                                                    0x7
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_DEBUG_WR_STATE_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_ADDR                                                           (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000001d8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_OFFS                                                           (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000001d8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_RMSK                                                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_SPARE_1_BMSK                                                   0xffff0000
#define HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_SPARE_1_SHFT                                                         0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_SPARE_0_BMSK                                                       0xffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_SPARE_0_1_BITS_SPARE_0_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_RELEASE_VERSION_ADDR                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000001dc)
#define HWIO_PCIE_GEN3_PCIE20_PARF_RELEASE_VERSION_OFFS                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000001dc)
#define HWIO_PCIE_GEN3_PCIE20_PARF_RELEASE_VERSION_RMSK                                                          0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_RELEASE_VERSION_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_RELEASE_VERSION_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_RELEASE_VERSION_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_RELEASE_VERSION_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_RELEASE_VERSION_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_RELEASE_VERSION_RELEASE_VER_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_RELEASE_VERSION_RELEASE_VER_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_SET_ADDR                                                      (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000001e0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_SET_OFFS                                                      (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000001e0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_SET_RMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_SET_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_SET_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_SET_CFG_MSI_PENDING_SET_BMSK                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_SET_CFG_MSI_PENDING_SET_SHFT                                         0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_CLEAR_ADDR                                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000001e4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_CLEAR_OFFS                                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000001e4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_CLEAR_RMSK                                                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_CLEAR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_CLEAR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_CLEAR_CFG_MSI_PENDING_CLEAR_BMSK                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_CLEAR_CFG_MSI_PENDING_CLEAR_SHFT                                     0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_ADDR                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000001e8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_OFFS                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000001e8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_RMSK                                                          0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_CFG_MSI_PENDING_BMSK                                          0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_PENDING_CFG_MSI_PENDING_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_ADDR                                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000001ec)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_OFFS                                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000001ec)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_RMSK                                                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_CFG_MSI_MASK_BMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_CFG_MSI_MASK_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_ADDR                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000001f0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_OFFS                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000001f0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_RMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_CFG_MSI_MASK_INT_STATUS_BMSK                          0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_STATUS_CFG_MSI_MASK_INT_STATUS_SHFT                                 0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_ADDR                                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000001f4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_OFFS                                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000001f4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_RMSK                                                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_CFG_MSI_MASK_INT_MASK_BMSK                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_MASK_CFG_MSI_MASK_INT_MASK_SHFT                                     0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_CLEAR_ADDR                                                   (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000001f8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_CLEAR_OFFS                                                   (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000001f8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_CLEAR_RMSK                                                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_CLEAR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_CLEAR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_CLEAR_CFG_MSI_MASK_INT_CLEAR_BMSK                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_MSI_MASK_INT_CLEAR_CFG_MSI_MASK_INT_CLEAR_SHFT                                   0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_ADDR                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000210)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_OFFS                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000210)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_RMSK                                                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_PARF_SLV_SECOND_CGC_EN_OPTION_BMSK                                   0x80000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_PARF_SLV_SECOND_CGC_EN_OPTION_SHFT                                         0x1f
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_PARF_MSTR_SECOND_CGC_EN_OPTION_BMSK                                  0x40000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_PARF_MSTR_SECOND_CGC_EN_OPTION_SHFT                                        0x1e
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_PARF_ADD_APP_REQ_EXIT_L1_BMSK                                        0x20000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_PARF_ADD_APP_REQ_EXIT_L1_SHFT                                              0x1d
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_PARF_ADD_APP_XFER_PENDING_BMSK                                       0x10000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_PARF_ADD_APP_XFER_PENDING_SHFT                                             0x1c
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_PARF_SLV_THIRD_CGC_EN_OPTION_BMSK                                     0x8000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_PARF_SLV_THIRD_CGC_EN_OPTION_SHFT                                          0x1b
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_PARF_MSTR_THIRD_CGC_EN_OPTION_BMSK                                    0x4000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_PARF_MSTR_THIRD_CGC_EN_OPTION_SHFT                                         0x1a
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_CFG_AGGR_MSI_INT_MODE_BMSK                                            0x2000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_CFG_AGGR_MSI_INT_MODE_SHFT                                                 0x19
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_DIFF_MID_WAIT_BRESP_FIX_DIS_BMSK                                      0x1000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_DIFF_MID_WAIT_BRESP_FIX_DIS_SHFT                                           0x18
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_FLUSH_INT_WAIT_QSB_CLK_FIX_DIS_BMSK                                    0x800000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_FLUSH_INT_WAIT_QSB_CLK_FIX_DIS_SHFT                                        0x17
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_MSG_NO_PAYLOAD_DATA_FIX_DIS_BMSK                                       0x400000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_MSG_NO_PAYLOAD_DATA_FIX_DIS_SHFT                                           0x16
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_LATCH_APP_REQ_EXIT_L1_FIX_EN_BMSK                                      0x300000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_LATCH_APP_REQ_EXIT_L1_FIX_EN_SHFT                                          0x14
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_INT_PME_LEGACY_OR_L1SUB_TIMEOUT_FIX_EN_BMSK                             0x80000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_INT_PME_LEGACY_OR_L1SUB_TIMEOUT_FIX_EN_SHFT                                0x13
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_UPD_MSTR_WR_HALT_ADDR_FIX_EN_BMSK                                       0x40000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_UPD_MSTR_WR_HALT_ADDR_FIX_EN_SHFT                                          0x12
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_FIRST_RAM_CLK_MASK_FIX_EN_BMSK                                          0x20000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_FIRST_RAM_CLK_MASK_FIX_EN_SHFT                                             0x11
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_NOC_MSTR_AWREADY_FIX_EN_BMSK                                            0x10000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_NOC_MSTR_AWREADY_FIX_EN_SHFT                                               0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_SLV_WAKEUP_VALID_FIX_EN_BMSK                                             0x8000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_SLV_WAKEUP_VALID_FIX_EN_SHFT                                                0xf
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_TESTBUS_SWITCH_BMSK                                                      0x4000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_TESTBUS_SWITCH_SHFT                                                         0xe
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_BRIDGE_FLUSH_INT_CNT_EN_BMSK                                             0x2000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_BRIDGE_FLUSH_INT_CNT_EN_SHFT                                                0xd
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_MSTR_WR_DMA_NS_BMSK                                                      0x1000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_MSTR_WR_DMA_NS_SHFT                                                         0xc
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_MSTR_RD_DMA_NS_BMSK                                                       0x800
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_MSTR_RD_DMA_NS_SHFT                                                         0xb
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_DEBUG_CNT_CLK_EN_MSTR_BMSK                                                0x400
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_DEBUG_CNT_CLK_EN_MSTR_SHFT                                                  0xa
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_DEBUG_CNT_CLK_EN_BMSK                                                     0x200
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_DEBUG_CNT_CLK_EN_SHFT                                                       0x9
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_SLV_AMISC_INFO_ATU_BYPASS_BMSK                                            0x180
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_SLV_AMISC_INFO_ATU_BYPASS_SHFT                                              0x7
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_USE_LANE_FLIP_EN_BMSK                                                      0x60
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_USE_LANE_FLIP_EN_SHFT                                                       0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_SNPS_CLKREQ_SECOND_FIX_BMSK                                                0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_SNPS_CLKREQ_SECOND_FIX_SHFT                                                 0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_ATU_ZERO_RESERVED_BITS_FIX_BMSK                                             0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_ATU_ZERO_RESERVED_BITS_FIX_SHFT                                             0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_USE_CFG_L1SUB_EN_BMSK                                                       0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_USE_CFG_L1SUB_EN_SHFT                                                       0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_REQ_EXIT_L1SS_MSI_LTR_EN_BMSK                                               0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_REQ_EXIT_L1SS_MSI_LTR_EN_SHFT                                               0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_LTR_MSI_HREADY_LOW_EN_BMSK                                                  0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_LTR_MSI_HREADY_LOW_EN_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSI_EXIT_L1SS_ADDR                                                        (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000214)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSI_EXIT_L1SS_OFFS                                                        (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000214)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSI_EXIT_L1SS_RMSK                                                               0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSI_EXIT_L1SS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSI_EXIT_L1SS_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSI_EXIT_L1SS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSI_EXIT_L1SS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSI_EXIT_L1SS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSI_EXIT_L1SS_MSI_EXIT_L1SS_BMSK                                                 0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSI_EXIT_L1SS_MSI_EXIT_L1SS_SHFT                                                 0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSI_EXIT_L1SS_LTR_MSG_EXIT_L1SS_BMSK                                             0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTR_MSI_EXIT_L1SS_LTR_MSG_EXIT_L1SS_SHFT                                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_ADDR                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000218)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_OFFS                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000218)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_RMSK                                                                       0x17
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_PHY_RESET_REQ_ASYNC_INT_MASK_BMSK                                          0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_PHY_RESET_REQ_ASYNC_INT_MASK_SHFT                                           0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_PCIE20_INT_BRIDGE_FLUSH_MASK_BMSK                                           0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_PCIE20_INT_BRIDGE_FLUSH_MASK_SHFT                                           0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_AMBA_ORDR_MGR_WDT_MASK_BMSK                                                 0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_AMBA_ORDR_MGR_WDT_MASK_SHFT                                                 0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_RADM_QOVERFLOW_MASK_BMSK                                                    0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_MASK_RADM_QOVERFLOW_MASK_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_CLEAR_ADDR                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000021c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_CLEAR_OFFS                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000021c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_CLEAR_RMSK                                                                       0xb
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_CLEAR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_INT_CLEAR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_CLEAR_PHY_RESET_REQ_SYNC_INT_CLEAR_BMSK                                          0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_CLEAR_PHY_RESET_REQ_SYNC_INT_CLEAR_SHFT                                          0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_CLEAR_AMBA_ORDR_MGR_WDT_CLEAR_BMSK                                               0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_CLEAR_AMBA_ORDR_MGR_WDT_CLEAR_SHFT                                               0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_CLEAR_RADM_QOVERFLOW_CLEAR_BMSK                                                  0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_CLEAR_RADM_QOVERFLOW_CLEAR_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_STATUS_ADDR                                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000220)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_STATUS_OFFS                                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000220)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_STATUS_RMSK                                                                     0x1b
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_INT_STATUS_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_INT_STATUS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_INT_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_STATUS_PHY_RESET_REQ_ASYNC_INT_STS_BMSK                                         0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_STATUS_PHY_RESET_REQ_ASYNC_INT_STS_SHFT                                          0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_STATUS_PHY_RESET_REQ_SYNC_INT_STS_BMSK                                           0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_STATUS_PHY_RESET_REQ_SYNC_INT_STS_SHFT                                           0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_STATUS_AMBA_ORDR_MGR_WDT_BMSK                                                    0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_STATUS_AMBA_ORDR_MGR_WDT_SHFT                                                    0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_STATUS_RADM_QOVERFLOW_BMSK                                                       0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_STATUS_RADM_QOVERFLOW_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_ADDR                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000224)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_OFFS                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000224)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_RMSK                                                                0xfffffffe
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_ADDR, HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_BMSK                                                   0x80000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_SHFT                                                         0x1f
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_7_BMSK                                             0x40000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_7_SHFT                                                   0x1e
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_6_BMSK                                             0x20000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_6_SHFT                                                   0x1d
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_5_BMSK                                             0x10000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_5_SHFT                                                   0x1c
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_4_BMSK                                              0x8000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_4_SHFT                                                   0x1b
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_3_BMSK                                              0x4000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_3_SHFT                                                   0x1a
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_2_BMSK                                              0x2000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_2_SHFT                                                   0x19
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_1_BMSK                                              0x1000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_1_SHFT                                                   0x18
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_0_BMSK                                               0x800000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MSI_DEV_0_SHFT                                                   0x17
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_EDMA_INT_BMSK                                                0x400000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_EDMA_INT_SHFT                                                    0x16
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INTA_BMSK                                                        0x200000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INTA_SHFT                                                            0x15
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INTB_BMSK                                                        0x100000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INTB_SHFT                                                            0x14
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INTC_BMSK                                                         0x80000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INTC_SHFT                                                            0x13
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INTD_BMSK                                                         0x40000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INTD_SHFT                                                            0x12
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_PLS_PME_BMSK                                                  0x20000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_PLS_PME_SHFT                                                     0x11
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_PME_LEGACY_BMSK                                               0x10000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_PME_LEGACY_SHFT                                                  0x10
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_PLS_ERR_BMSK                                                   0x8000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_PLS_ERR_SHFT                                                      0xf
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_AER_LEGACY_BMSK                                                0x4000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_AER_LEGACY_SHFT                                                   0xe
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_PLS_LINK_UP_BMSK                                               0x2000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_PLS_LINK_UP_SHFT                                                  0xd
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_LINK_REQ_RST_FLUSH_BMSK                                        0x1000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_LINK_REQ_RST_FLUSH_SHFT                                           0xc
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_CFG_WRITE_BMSK                                                  0x800
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_CFG_WRITE_SHFT                                                    0xb
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MMIO_WRITE_BMSK                                                 0x400
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MMIO_WRITE_SHFT                                                   0xa
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_L1SS_IDLE_TO_BMSK                                               0x200
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_L1SS_IDLE_TO_SHFT                                                 0x9
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_DSTATE_CHANGE_BMSK                                              0x100
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_DSTATE_CHANGE_SHFT                                                0x8
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MHI_A7_BMSK                                                      0x80
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MHI_A7_SHFT                                                       0x7
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MHI_Q6_BMSK                                                      0x40
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_MHI_Q6_SHFT                                                       0x6
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_LTR_BMSK                                                         0x20
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_LTR_SHFT                                                          0x5
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_DEBUG_BMSK                                                       0x10
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_INT_DEBUG_SHFT                                                        0x4
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_RADM_TURNOFF_BMSK                                                     0x8
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_RADM_TURNOFF_SHFT                                                     0x3
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_CFG_BUS_MASTER_EN_BMSK                                                0x4
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_CFG_BUS_MASTER_EN_SHFT                                                0x2
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_SMLH_REQ_RST_LINK_DOWN_BMSK                                           0x2
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_STATUS_PCIE_SMLH_REQ_RST_LINK_DOWN_SHFT                                           0x1

#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_ADDR                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000228)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_OFFS                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000228)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_RMSK                                                                 0xfffffffe
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_BMSK                                                    0x80000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_SHFT                                                          0x1f
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_7_BMSK                                              0x40000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_7_SHFT                                                    0x1e
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_6_BMSK                                              0x20000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_6_SHFT                                                    0x1d
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_5_BMSK                                              0x10000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_5_SHFT                                                    0x1c
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_4_BMSK                                               0x8000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_4_SHFT                                                    0x1b
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_3_BMSK                                               0x4000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_3_SHFT                                                    0x1a
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_2_BMSK                                               0x2000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_2_SHFT                                                    0x19
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_1_BMSK                                               0x1000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_1_SHFT                                                    0x18
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_0_BMSK                                                0x800000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_0_SHFT                                                    0x17
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_EDMA_INT_BMSK                                                 0x400000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_EDMA_INT_SHFT                                                     0x16
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INTA_BMSK                                                         0x200000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INTA_SHFT                                                             0x15
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INTB_BMSK                                                         0x100000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INTB_SHFT                                                             0x14
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INTC_BMSK                                                          0x80000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INTC_SHFT                                                             0x13
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INTD_BMSK                                                          0x40000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INTD_SHFT                                                             0x12
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_PLS_PME_BMSK                                                   0x20000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_PLS_PME_SHFT                                                      0x11
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_PME_LEGACY_BMSK                                                0x10000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_PME_LEGACY_SHFT                                                   0x10
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_PLS_ERR_BMSK                                                    0x8000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_PLS_ERR_SHFT                                                       0xf
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_AER_LEGACY_BMSK                                                 0x4000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_AER_LEGACY_SHFT                                                    0xe
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_PLS_LINK_UP_BMSK                                                0x2000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_PLS_LINK_UP_SHFT                                                   0xd
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_LINK_REQ_RST_FLUSH_BMSK                                         0x1000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_LINK_REQ_RST_FLUSH_SHFT                                            0xc
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_CFG_WRITE_BMSK                                                   0x800
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_CFG_WRITE_SHFT                                                     0xb
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MMIO_WRITE_BMSK                                                  0x400
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MMIO_WRITE_SHFT                                                    0xa
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_L1SS_IDLE_TO_BMSK                                                0x200
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_L1SS_IDLE_TO_SHFT                                                  0x9
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_DSTATE_CHANGE_BMSK                                               0x100
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_DSTATE_CHANGE_SHFT                                                 0x8
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MHI_A7_BMSK                                                       0x80
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MHI_A7_SHFT                                                        0x7
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MHI_Q6_BMSK                                                       0x40
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_MHI_Q6_SHFT                                                        0x6
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_LTR_BMSK                                                          0x20
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_LTR_SHFT                                                           0x5
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_DEBUG_BMSK                                                        0x10
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_INT_DEBUG_SHFT                                                         0x4
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_RADM_TURNOFF_BMSK                                                      0x8
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_RADM_TURNOFF_SHFT                                                      0x3
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_CFG_BUS_MASTER_EN_BMSK                                                 0x4
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_CFG_BUS_MASTER_EN_SHFT                                                 0x2
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_SMLH_REQ_RST_LINK_DOWN_BMSK                                            0x2
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_CLEAR_PCIE_SMLH_REQ_RST_LINK_DOWN_SHFT                                            0x1

#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_ADDR                                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000022c)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_OFFS                                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000022c)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_RMSK                                                                  0xfffffffe
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_ADDR, HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_IN)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_BMSK                                                     0x80000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_SHFT                                                           0x1f
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_7_BMSK                                               0x40000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_7_SHFT                                                     0x1e
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_6_BMSK                                               0x20000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_6_SHFT                                                     0x1d
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_5_BMSK                                               0x10000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_5_SHFT                                                     0x1c
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_4_BMSK                                                0x8000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_4_SHFT                                                     0x1b
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_3_BMSK                                                0x4000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_3_SHFT                                                     0x1a
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_2_BMSK                                                0x2000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_2_SHFT                                                     0x19
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_1_BMSK                                                0x1000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_1_SHFT                                                     0x18
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_0_BMSK                                                 0x800000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MSI_DEV_0_SHFT                                                     0x17
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_EDMA_INT_BMSK                                                  0x400000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_EDMA_INT_SHFT                                                      0x16
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INTA_BMSK                                                          0x200000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INTA_SHFT                                                              0x15
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INTB_BMSK                                                          0x100000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INTB_SHFT                                                              0x14
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INTC_BMSK                                                           0x80000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INTC_SHFT                                                              0x13
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INTD_BMSK                                                           0x40000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INTD_SHFT                                                              0x12
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_PLS_PME_BMSK                                                    0x20000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_PLS_PME_SHFT                                                       0x11
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_PME_LEGACY_BMSK                                                 0x10000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_PME_LEGACY_SHFT                                                    0x10
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_PLS_ERR_BMSK                                                     0x8000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_PLS_ERR_SHFT                                                        0xf
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_AER_LEGACY_BMSK                                                  0x4000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_AER_LEGACY_SHFT                                                     0xe
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_PLS_LINK_UP_BMSK                                                 0x2000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_PLS_LINK_UP_SHFT                                                    0xd
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_LINK_REQ_RST_FLUSH_BMSK                                          0x1000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_LINK_REQ_RST_FLUSH_SHFT                                             0xc
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_CFG_WRITE_BMSK                                                    0x800
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_CFG_WRITE_SHFT                                                      0xb
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MMIO_WRITE_BMSK                                                   0x400
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MMIO_WRITE_SHFT                                                     0xa
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_L1SS_IDLE_TO_BMSK                                                 0x200
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_L1SS_IDLE_TO_SHFT                                                   0x9
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_DSTATE_CHANGE_BMSK                                                0x100
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_DSTATE_CHANGE_SHFT                                                  0x8
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MHI_A7_BMSK                                                        0x80
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MHI_A7_SHFT                                                         0x7
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MHI_Q6_BMSK                                                        0x40
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_MHI_Q6_SHFT                                                         0x6
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_LTR_BMSK                                                           0x20
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_LTR_SHFT                                                            0x5
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_DEBUG_BMSK                                                         0x10
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_INT_DEBUG_SHFT                                                          0x4
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_RADM_TURNOFF_BMSK                                                       0x8
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_RADM_TURNOFF_SHFT                                                       0x3
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_CFG_BUS_MASTER_EN_BMSK                                                  0x4
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_CFG_BUS_MASTER_EN_SHFT                                                  0x2
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_SMLH_REQ_RST_LINK_DOWN_BMSK                                             0x2
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_MASK_PCIE_SMLH_REQ_RST_LINK_DOWN_SHFT                                             0x1

#define HWIO_PCIE_GEN3_PCIE20_STATUS_ADDR                                                                        (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000230)
#define HWIO_PCIE_GEN3_PCIE20_STATUS_OFFS                                                                        (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000230)
#define HWIO_PCIE_GEN3_PCIE20_STATUS_RMSK                                                                            0x7fff
#define HWIO_PCIE_GEN3_PCIE20_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_STATUS_ADDR, HWIO_PCIE_GEN3_PCIE20_STATUS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_STATUS_MSTR_ACLK_ACTIVE_BMSK                                                           0x4000
#define HWIO_PCIE_GEN3_PCIE20_STATUS_MSTR_ACLK_ACTIVE_SHFT                                                              0xe
#define HWIO_PCIE_GEN3_PCIE20_STATUS_SLV_ACLK_ACTIVE_BMSK                                                            0x2000
#define HWIO_PCIE_GEN3_PCIE20_STATUS_SLV_ACLK_ACTIVE_SHFT                                                               0xd
#define HWIO_PCIE_GEN3_PCIE20_STATUS_BRIDGE_DBI_XFER_PENDING_BMSK                                                    0x1000
#define HWIO_PCIE_GEN3_PCIE20_STATUS_BRIDGE_DBI_XFER_PENDING_SHFT                                                       0xc
#define HWIO_PCIE_GEN3_PCIE20_STATUS_EN_AUX_CLK_G_BMSK                                                                0x800
#define HWIO_PCIE_GEN3_PCIE20_STATUS_EN_AUX_CLK_G_SHFT                                                                  0xb
#define HWIO_PCIE_GEN3_PCIE20_STATUS_EN_RADM_CLK_G_BMSK                                                               0x400
#define HWIO_PCIE_GEN3_PCIE20_STATUS_EN_RADM_CLK_G_SHFT                                                                 0xa
#define HWIO_PCIE_GEN3_PCIE20_STATUS_RADM_IDLE_BMSK                                                                   0x200
#define HWIO_PCIE_GEN3_PCIE20_STATUS_RADM_IDLE_SHFT                                                                     0x9
#define HWIO_PCIE_GEN3_PCIE20_STATUS_FLUSH_COMPLETED_BMSK                                                             0x100
#define HWIO_PCIE_GEN3_PCIE20_STATUS_FLUSH_COMPLETED_SHFT                                                               0x8
#define HWIO_PCIE_GEN3_PCIE20_STATUS_RADM_Q_NOT_EMPTY_BMSK                                                             0x80
#define HWIO_PCIE_GEN3_PCIE20_STATUS_RADM_Q_NOT_EMPTY_SHFT                                                              0x7
#define HWIO_PCIE_GEN3_PCIE20_STATUS_SMLH_REQ_RST_NOT_BMSK                                                             0x40
#define HWIO_PCIE_GEN3_PCIE20_STATUS_SMLH_REQ_RST_NOT_SHFT                                                              0x6
#define HWIO_PCIE_GEN3_PCIE20_STATUS_RADM_XFER_PENDING_BMSK                                                            0x20
#define HWIO_PCIE_GEN3_PCIE20_STATUS_RADM_XFER_PENDING_SHFT                                                             0x5
#define HWIO_PCIE_GEN3_PCIE20_STATUS_EDMA_XFER_PENDING_BMSK                                                            0x10
#define HWIO_PCIE_GEN3_PCIE20_STATUS_EDMA_XFER_PENDING_SHFT                                                             0x4
#define HWIO_PCIE_GEN3_PCIE20_STATUS_BRIDGE_SLV_XFER_PENDING_BMSK                                                       0x8
#define HWIO_PCIE_GEN3_PCIE20_STATUS_BRIDGE_SLV_XFER_PENDING_SHFT                                                       0x3
#define HWIO_PCIE_GEN3_PCIE20_STATUS_PHY_RESET_ACK_STS_BMSK                                                             0x4
#define HWIO_PCIE_GEN3_PCIE20_STATUS_PHY_RESET_ACK_STS_SHFT                                                             0x2
#define HWIO_PCIE_GEN3_PCIE20_STATUS_PHY_RESET_REQ_STS_BMSK                                                             0x2
#define HWIO_PCIE_GEN3_PCIE20_STATUS_PHY_RESET_REQ_STS_SHFT                                                             0x1
#define HWIO_PCIE_GEN3_PCIE20_STATUS_BRIDGE_FLUSH_NOT_BMSK                                                              0x1
#define HWIO_PCIE_GEN3_PCIE20_STATUS_BRIDGE_FLUSH_NOT_SHFT                                                              0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_SID_OFFSET_ADDR                                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000234)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SID_OFFSET_OFFS                                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000234)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SID_OFFSET_RMSK                                                                   0xffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_SID_OFFSET_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SID_OFFSET_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_SID_OFFSET_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SID_OFFSET_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SID_OFFSET_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SID_OFFSET_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_SID_OFFSET_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SID_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_SID_OFFSET_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_SID_OFFSET_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SID_OFFSET_OFFSET_BMSK                                                            0xffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_SID_OFFSET_OFFSET_SHFT                                                               0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_ADDR                                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000238)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_OFFS                                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000238)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_RMSK                                                                    0x1f
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_PHY_RESET_REQ_INT_SEL_BMSK                                              0x18
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_PHY_RESET_REQ_INT_SEL_SHFT                                               0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_PHY_RESET_REQ_LINK_DOWN_BMSK                                             0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_PHY_RESET_REQ_LINK_DOWN_SHFT                                             0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_PHY_RESET_ACK_SW_EN_BMSK                                                 0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_PHY_RESET_ACK_SW_EN_SHFT                                                 0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_PHY_RESET_ACK_SW_BMSK                                                    0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_PHY_RST_REQ_PHY_RESET_ACK_SW_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_ADDR                                                        (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000024c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_OFFS                                                        (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000024c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_RMSK                                                              0x1f
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_DISABLE_BDF_TRANSLATE_BMSK                                        0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_DISABLE_BDF_TRANSLATE_SHFT                                         0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_DEFAULT_TRANSLATE_VALUE_BMSK                                       0xf
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_CFG_DEFAULT_TRANSLATE_VALUE_SHFT                                       0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_n_ADDR(n)                                                       (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000250 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_n_OFFS(n)                                                       (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000250 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_n_RMSK                                                              0xffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_n_MAXn                                                                  15
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_n_BDF_VALUE_BMSK                                                    0xffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BDF_TRANSLATE_n_BDF_VALUE_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_ADDR                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000002b0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_OFFS                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000002b0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_RMSK                                                                0x3f
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_STS_BMSK                                         0x20
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_STS_SHFT                                          0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_STS_BMSK                                         0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_STS_SHFT                                          0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_VALUE_BMSK                                        0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_VALUE_SHFT                                        0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_VALUE_BMSK                                        0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_VALUE_SHFT                                        0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_ENABLE_BMSK                                       0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_ENABLE_SHFT                                       0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_ENABLE_BMSK                                       0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_ENABLE_SHFT                                       0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MISC_INFO_ADDR                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000002b4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MISC_INFO_OFFS                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000002b4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MISC_INFO_RMSK                                                                    0x1fff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MISC_INFO_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MISC_INFO_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_MISC_INFO_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MISC_INFO_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MISC_INFO_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MISC_INFO_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MISC_INFO_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MISC_INFO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_MISC_INFO_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_MISC_INFO_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MISC_INFO_MSTR_RMISC_INFO_BMSK                                                    0x1fff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MISC_INFO_MSTR_RMISC_INFO_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR                                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000002b8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_OFFS                                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000002b8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_RMSK                                                           0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_REQ_NOT_ENTR_L1_BMSK                                           0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSTR1_REQ_NOT_ENTR_L1_REQ_NOT_ENTR_L1_SHFT                                           0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_ADDR                                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000002bc)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_OFFS                                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000002bc)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_RMSK                                                                   0xffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_RADM_CLK_GATING_DISABLE_BMSK                                           0x8000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_RADM_CLK_GATING_DISABLE_SHFT                                              0xf
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_AUX_CLK_GATING_DISABLE_BMSK                                            0x4000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_AUX_CLK_GATING_DISABLE_SHFT                                               0xe
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_MHI_CS_FIX_EN_BMSK                                                     0x2000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_MHI_CS_FIX_EN_SHFT                                                        0xd
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_PHY_CLK_REQ_SW_CTRL_BMSK                                               0x1000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_PHY_CLK_REQ_SW_CTRL_SHFT                                                  0xc
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_PHY_CLK_REQ_N_BMSK                                                      0x800
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_PHY_CLK_REQ_N_SHFT                                                        0xb
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_APP_CLK_REQ_N_BMSK                                                      0x400
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_APP_CLK_REQ_N_SHFT                                                        0xa
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_SLV_WAKEUP_L1_BMSK                                                      0x300
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_SLV_WAKEUP_L1_SHFT                                                        0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_AHB_WRITE_FIX_ENABLE_BMSK                                                0x80
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_AHB_WRITE_FIX_ENABLE_SHFT                                                 0x7
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_AHB_ERROR_FIX_ENABLE_BMSK                                                0x40
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_AHB_ERROR_FIX_ENABLE_SHFT                                                 0x6
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_MSTR_ACLK_GATED_IN_L0_BMSK                                               0x20
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_MSTR_ACLK_GATED_IN_L0_SHFT                                                0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_AHB_CGC_OPEN_BMSK                                                        0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_AHB_CGC_OPEN_SHFT                                                         0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_MAC_PHY_PCLKREQ_SAMPL_FIX_DIS_BMSK                                        0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_MAC_PHY_PCLKREQ_SAMPL_FIX_DIS_SHFT                                        0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_NOC_MSTR_AWREADY_FIX2_EN_BMSK                                             0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_NOC_MSTR_AWREADY_FIX2_EN_SHFT                                             0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_RC_B_CHNL_WR_RESP_Q_OVERFLOW_FIX_DIS_BMSK                                 0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_RC_B_CHNL_WR_RESP_Q_OVERFLOW_FIX_DIS_SHFT                                 0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_RC_L1_ASPM_ENTRY_DEADLOCK_FIX_DIS_BMSK                                    0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_BITS_2_RC_L1_ASPM_ENTRY_DEADLOCK_FIX_DIS_SHFT                                    0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_MSB_CTRL_ADDR                                                        (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000002c0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_MSB_CTRL_OFFS                                                        (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000002c0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_MSB_CTRL_RMSK                                                               0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_MSB_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_MSB_CTRL_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_MSB_CTRL_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_MSB_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_MSB_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_MSB_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_MSB_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_MSB_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_MSB_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_MSB_CTRL_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_MSB_CTRL_SLV_ADDR_MSB_CTRL_BMSK                                             0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_MSB_CTRL_SLV_ADDR_MSB_CTRL_SHFT                                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_n_ADDR(n)                                                            (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000002d0 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_n_OFFS(n)                                                            (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000002d0 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_n_RMSK                                                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_n_MAXn                                                                       15
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_n_MSG_ADDR_BMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_n_MSG_ADDR_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_HI_n_ADDR(n)                                                         (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000310 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_HI_n_OFFS(n)                                                         (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000310 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_HI_n_RMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_HI_n_MAXn                                                                    15
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_HI_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_HI_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_HI_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_HI_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_HI_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_HI_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_HI_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_HI_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_HI_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_HI_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_HI_n_MSG_ADDR_HI_BMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_ADDR_HI_n_MSG_ADDR_HI_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_ADDR                                                            (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000350)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_OFFS                                                            (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000350)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_RMSK                                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_DBI_BASE_ADDR_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_DBI_BASE_ADDR_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_HI_ADDR                                                         (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000354)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_HI_OFFS                                                         (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000354)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_HI_RMSK                                                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_HI_DBI_BASE_ADDR_HI_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_DBI_BASE_ADDR_HI_DBI_BASE_ADDR_HI_SHFT                                               0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_ADDR                                                      (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000358)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_OFFS                                                      (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000358)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_RMSK                                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_SLV_ADDR_SPACE_SIZE_BMSK                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_SLV_ADDR_SPACE_SIZE_SHFT                                         0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR                                                   (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000035c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_OFFS                                                   (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000035c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_RMSK                                                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_SLV_ADDR_SPACE_SIZE_HI_BMSK                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLV_ADDR_SPACE_SIZE_HI_SLV_ADDR_SPACE_SIZE_HI_SHFT                                   0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR                                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000360)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_OFFS                                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000360)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_RMSK                                                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR_BASE_BMSK                                          0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR_BASE_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000364)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_OFFS                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000364)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_RMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR_BASE_HI_BMSK                                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR_BASE_HI_SHFT                                           0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR                                                   (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000368)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_OFFS                                                   (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000368)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_RMSK                                                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR_BASE_BMSK                                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR_BASE_SHFT                                                0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000036c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_OFFS                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000036c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_RMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR_BASE_HI_BMSK                                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR_BASE_HI_SHFT                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR                                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000370)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_OFFS                                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000370)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_RMSK                                                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR_BASE_BMSK                                          0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR_BASE_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000374)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_OFFS                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000374)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_RMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR_BASE_HI_BMSK                                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR_BASE_HI_SHFT                                           0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR                                                   (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000378)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_OFFS                                                   (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000378)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_RMSK                                                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR_BASE_BMSK                                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR_BASE_SHFT                                                0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000037c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_OFFS                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000037c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_RMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR_BASE_HI_BMSK                                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR_BASE_HI_SHFT                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_ADDR                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000380)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_OFFS                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000380)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_RMSK                                                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_BASE_BMSK                                                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_BASE_SHFT                                                                  0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_HI_ADDR                                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000384)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_HI_OFFS                                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000384)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_HI_RMSK                                                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_HI_BASE_HI_BMSK                                                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BASE_HI_BASE_HI_SHFT                                                            0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000388)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_OFFS                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000388)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_RMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR_BASE_BMSK                                       0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR_BASE_SHFT                                              0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000038c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_OFFS                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000038c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_RMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR_BASE_HI_BMSK                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR_BASE_HI_SHFT                                        0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000390)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_OFFS                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000390)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_RMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR_LIMIT_BMSK                                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR_LIMIT_SHFT                                            0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000394)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_OFFS                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000394)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_RMSK                                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR_LIMIT_HI_BMSK                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR_LIMIT_HI_SHFT                                      0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000398)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_OFFS                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000398)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_RMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR_BASE_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR_BASE_SHFT                                               0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000039c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_OFFS                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000039c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_RMSK                                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR_BASE_HI_BMSK                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR_BASE_HI_SHFT                                         0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000003a0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_OFFS                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000003a0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_RMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR_LIMIT_BMSK                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR_LIMIT_SHFT                                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000003a4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_OFFS                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000003a4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_RMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR_LIMIT_HI_BMSK                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR_LIMIT_HI_SHFT                                       0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000003a8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_OFFS                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000003a8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_RMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR_BASE_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR_BASE_SHFT                                               0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000003ac)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_OFFS                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000003ac)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_RMSK                                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR_BASE_HI_BMSK                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR_BASE_HI_SHFT                                         0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000003b0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_OFFS                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000003b0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_RMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR_LIMIT_BMSK                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR_LIMIT_SHFT                                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000003b4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_OFFS                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000003b4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_RMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR_LIMIT_HI_BMSK                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR_LIMIT_HI_SHFT                                       0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_ADDR                                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000003c0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_OFFS                                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000003c0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_RMSK                                                                    0x3f
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_CFG_AER_RC_ERR_MSI_BMSK                                                 0x20
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_CFG_AER_RC_ERR_MSI_SHFT                                                  0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_CFG_SYS_ERR_RC_BMSK                                                     0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_CFG_SYS_ERR_RC_SHFT                                                      0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_RADM_CORRECTABLE_ERR_BMSK                                                0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_RADM_CORRECTABLE_ERR_SHFT                                                0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_RADM_NONFATAL_ERR_BMSK                                                   0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_RADM_NONFATAL_ERR_SHFT                                                   0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_RADM_FATAL_ERR_BMSK                                                      0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_RADM_FATAL_ERR_SHFT                                                      0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_RADM_QOVERFLOW_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_CORE_ERRORS_RADM_QOVERFLOW_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_ADDR                                                   (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000003c4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_OFFS                                                   (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000003c4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_RMSK                                                      0x1ffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_BRESP_BMSK                            0x18000
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_BRESP_SHFT                                0xf
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_BRESP_EN_BMSK                          0x4000
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_BRESP_EN_SHFT                             0xe
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_BRESP_BMSK                        0x3000
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_BRESP_SHFT                           0xc
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_BRESP_EN_BMSK                      0x800
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_BRESP_EN_SHFT                        0xb
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RDATA_EN_BMSK                           0x400
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RDATA_EN_SHFT                             0xa
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RDATA_EN_BMSK                      0x200
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RDATA_EN_SHFT                        0x9
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_CRS_VALUE_BMSK                                              0x1c0
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_CRS_VALUE_SHFT                                                0x6
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RRESP_BMSK                               0x30
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RRESP_SHFT                                0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RRESP_EN_BMSK                             0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RRESP_EN_SHFT                             0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RRESP_BMSK                           0x6
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RRESP_SHFT                           0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RRESP_EN_BMSK                        0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RRESP_EN_SHFT                        0x0

#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_ADDR                                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000003c8)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_OFFS                                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000003c8)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_RMSK                                                                  0xfffffffe
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_ADDR, HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_IN)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_BMSK                                                     0x80000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_SHFT                                                           0x1f
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_7_BMSK                                               0x40000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_7_SHFT                                                     0x1e
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_6_BMSK                                               0x20000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_6_SHFT                                                     0x1d
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_5_BMSK                                               0x10000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_5_SHFT                                                     0x1c
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_4_BMSK                                                0x8000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_4_SHFT                                                     0x1b
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_3_BMSK                                                0x4000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_3_SHFT                                                     0x1a
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_2_BMSK                                                0x2000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_2_SHFT                                                     0x19
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_1_BMSK                                                0x1000000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_1_SHFT                                                     0x18
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_0_BMSK                                                 0x800000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MSI_DEV_0_SHFT                                                     0x17
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_EDMA_INT_BMSK                                                  0x400000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_EDMA_INT_SHFT                                                      0x16
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INTA_BMSK                                                          0x200000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INTA_SHFT                                                              0x15
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INTB_BMSK                                                          0x100000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INTB_SHFT                                                              0x14
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INTC_BMSK                                                           0x80000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INTC_SHFT                                                              0x13
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INTD_BMSK                                                           0x40000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INTD_SHFT                                                              0x12
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_PLS_PME_BMSK                                                    0x20000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_PLS_PME_SHFT                                                       0x11
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_PME_LEGACY_BMSK                                                 0x10000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_PME_LEGACY_SHFT                                                    0x10
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_PLS_ERR_BMSK                                                     0x8000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_PLS_ERR_SHFT                                                        0xf
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_AER_LEGACY_BMSK                                                  0x4000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_AER_LEGACY_SHFT                                                     0xe
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_PLS_LINK_UP_BMSK                                                 0x2000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_PLS_LINK_UP_SHFT                                                    0xd
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_LINK_REQ_RST_FLUSH_BMSK                                          0x1000
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_LINK_REQ_RST_FLUSH_SHFT                                             0xc
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_CFG_WRITE_BMSK                                                    0x800
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_CFG_WRITE_SHFT                                                      0xb
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MMIO_WRITE_BMSK                                                   0x400
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MMIO_WRITE_SHFT                                                     0xa
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_L1SS_IDLE_TO_BMSK                                                 0x200
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_L1SS_IDLE_TO_SHFT                                                   0x9
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_DSTATE_CHANGE_BMSK                                                0x100
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_DSTATE_CHANGE_SHFT                                                  0x8
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MHI_A7_BMSK                                                        0x80
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MHI_A7_SHFT                                                         0x7
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MHI_Q6_BMSK                                                        0x40
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_MHI_Q6_SHFT                                                         0x6
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_LTR_BMSK                                                           0x20
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_LTR_SHFT                                                            0x5
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_DEBUG_BMSK                                                         0x10
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_INT_DEBUG_SHFT                                                          0x4
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_RADM_TURNOFF_BMSK                                                       0x8
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_RADM_TURNOFF_SHFT                                                       0x3
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_CFG_BUS_MASTER_EN_BMSK                                                  0x4
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_CFG_BUS_MASTER_EN_SHFT                                                  0x2
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_SMLH_REQ_RST_LINK_DOWN_BMSK                                             0x2
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_TYPE_PCIE_SMLH_REQ_RST_LINK_DOWN_SHFT                                             0x1

#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_SOURCE_ADDR                                                           (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000003cc)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_SOURCE_OFFS                                                           (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000003cc)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_SOURCE_RMSK                                                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_SOURCE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_SOURCE_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_SOURCE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_SOURCE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_SOURCE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_SOURCE_INT_SRC_BMSK                                                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_SOURCE_INT_SRC_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_ADDR                                                     (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000003d0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_OFFS                                                     (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000003d0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_RMSK                                                     0xc00000ff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_TPH_REQ_EN_STATUS_BMSK                                   0xc0000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_TPH_REQ_EN_STATUS_SHFT                                         0x1e
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_TRANSLATION_TABLE_BMSK                                         0xff
#define HWIO_PCIE_GEN3_PCIE20_PARF_CFG_TPH_AXUSER_TRANS_TRANSLATION_TABLE_SHFT                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_ADDR                                                         (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000003d4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_OFFS                                                         (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000003d4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_RMSK                                                                0xf
#define HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_RD_NO_SNOOP_OVERIDE_EN_BMSK                                         0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_RD_NO_SNOOP_OVERIDE_EN_SHFT                                         0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_RD_NO_SNOOP_OVERIDE_VALUE_BMSK                                      0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_RD_NO_SNOOP_OVERIDE_VALUE_SHFT                                      0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_WR_NO_SNOOP_OVERIDE_EN_BMSK                                         0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_WR_NO_SNOOP_OVERIDE_EN_SHFT                                         0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_WR_NO_SNOOP_OVERIDE_VALUE_BMSK                                      0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_NO_SNOOP_OVERIDE_WR_NO_SNOOP_OVERIDE_VALUE_SHFT                                      0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_ADDR(n)                                           (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000400 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_OFFS(n)                                           (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000400 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_RMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_MAXn                                                      35
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_VALUE_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_VALUE_SHFT                                               0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_ADDR                                            (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000490)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_OFFS                                            (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000490)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_RMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_VALUE_BMSK                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_VALUE_SHFT                                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_ADDR                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000494)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_OFFS                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000494)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_RMSK                                                                 0x7
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_MODE_BMSK                                                            0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_MODE_SHFT                                                            0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_COUNTER_CLEAR_BMSK                                                   0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_COUNTER_CLEAR_SHFT                                                   0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_EN_BMSK                                                              0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_LTSSM_DEBUG_CFG_EN_SHFT                                                              0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004a0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_OFFS                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004a0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_RMSK                                                         0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_NO_SNOOP_CHANGE_HALT_EN_BMSK                                 0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_NO_SNOOP_CHANGE_HALT_EN_SHFT                                 0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_BDF_CHANGE_HALT_EN_BMSK                                      0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_AXI_MSTR_WR_NS_BDF_HALT_BDF_CHANGE_HALT_EN_SHFT                                      0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_ADDR                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004b0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_OFFS                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004b0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_RMSK                                                 0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_ECAM_INT_STATUS_BMSK                                 0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_STATUS_ECAM_INT_STATUS_SHFT                                 0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_ADDR                                            (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004b4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_OFFS                                            (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004b4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_RMSK                                                   0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_ECAM_INT_MASK_BMSK                                     0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_MASK_ECAM_INT_MASK_SHFT                                     0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_CLR_ADDR                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004b8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_CLR_OFFS                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004b8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_CLR_RMSK                                                    0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_CLR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_CLR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_CLR_ECAM_INT_CLR_BMSK                                       0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_INT_CLR_ECAM_INT_CLR_SHFT                                       0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ADDR                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004c0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_OFFS                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004c0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_RMSK                                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ECAM_BLOCKED_ADDR_LO_BMSK                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ECAM_BLOCKED_ADDR_LO_SHFT                               0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ADDR                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004c4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_OFFS                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004c4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_RMSK                                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ECAM_BLOCKED_ADDR_HI_BMSK                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ECAM_BLOCKED_ADDR_HI_SHFT                               0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ADDR                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004c8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_OFFS                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004c8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_RMSK                                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_AWRITE_BMSK                                         0x80000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_AWRITE_SHFT                                               0x1f
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_APROTNS_BMSK                                        0x40000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_APROTNS_SHFT                                              0x1e
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_APRIV_BMSK                                          0x20000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_APRIV_SHFT                                                0x1d
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ABURST_BMSK                                         0x10000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ABURST_SHFT                                               0x1c
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ASIZE_BMSK                                           0xe000000
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ASIZE_SHFT                                                0x19
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ALEN_BMSK                                            0x1e00000
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_ALEN_SHFT                                                 0x15
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_AID_BMSK                                              0x1fffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_ECAM_BLOCKED_XACTION_ATTR_AID_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_ADDR                                           (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004d0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_OFFS                                           (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004d0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_RMSK                                                 0x3f
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_L1SS_SLEEP_MHI_FWD_DIS_BMSK                          0x20
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_L1SS_SLEEP_MHI_FWD_DIS_SHFT                           0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_L1SS_SLEEP_MHI_FWD_EN_BMSK                           0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_L1SS_SLEEP_MHI_FWD_EN_SHFT                            0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_REF_GEN_REQ_ON_BMSK                                   0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_REF_GEN_REQ_ON_SHFT                                   0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_PHY_AUX_CLK_REQ_ON_BMSK                               0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_PHY_AUX_CLK_REQ_ON_SHFT                               0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_MSTR_CLK_BACK_SWITCH_DONE_BMSK                        0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_MSTR_CLK_BACK_SWITCH_DONE_SHFT                        0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_MSTR_CLK_TO_AUX_SWITCH_DONE_BMSK                      0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_MSTR_CLK_TO_AUX_SWITCH_DONE_SHFT                      0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004d4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_OFFS                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004d4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_RMSK                                                  0x7f31
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_DB_PRIORITY_BMSK                                      0x4000
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_DB_PRIORITY_SHFT                                         0xe
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_REF_GEN_REQ_VALUE_BMSK                    0x2000
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_REF_GEN_REQ_VALUE_SHFT                       0xd
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_REF_GEN_REQ_EN_BMSK                       0x1000
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_REF_GEN_REQ_EN_SHFT                          0xc
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_PERIOD_PHY_AUX_CLK_REQ_AFTER_SWITCH_BMSK               0xf00
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_PERIOD_PHY_AUX_CLK_REQ_AFTER_SWITCH_SHFT                 0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_PHY_AUX_CLK_REQ_VALUE_BMSK                  0x20
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_PHY_AUX_CLK_REQ_VALUE_SHFT                   0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_PHY_AUX_CLK_REQ_EN_BMSK                     0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_PHY_AUX_CLK_REQ_EN_SHFT                      0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_L1SS_SLEEP_MODE_BMSK                                     0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_L1SS_SLEEP_MODE_SHFT                                     0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004e0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_OFFS                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004e0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_RMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR_BASE_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR_BASE_SHFT                                               0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004e4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_OFFS                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004e4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_RMSK                                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR_BASE_HI_BMSK                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR_BASE_HI_SHFT                                         0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004e8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_OFFS                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004e8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_RMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR_LIMIT_BMSK                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR_LIMIT_SHFT                                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004ec)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_OFFS                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004ec)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_RMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR_LIMIT_HI_BMSK                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR_LIMIT_HI_SHFT                                       0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004f0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_OFFS                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004f0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_RMSK                                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR_BASE_BMSK                                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR_BASE_SHFT                                               0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004f4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_OFFS                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004f4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_RMSK                                               0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR_BASE_HI_BMSK                                  0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR_BASE_HI_SHFT                                         0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004f8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_OFFS                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004f8)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_RMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR_LIMIT_BMSK                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR_LIMIT_SHFT                                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000004fc)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_OFFS                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000004fc)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_RMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR_LIMIT_HI_BMSK                                0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR_LIMIT_HI_SHFT                                       0x0

#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_ADDR                                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000500)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_OFFS                                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000500)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_RMSK                                                                   0x7ff
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_ADDR, HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_EQUALIZATION_REQ_BMSK                                                  0x400
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_EQUALIZATION_REQ_SHFT                                                    0xa
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_SLOT_EML_CONTROL_CHANGED_BMSK                                          0x200
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_SLOT_EML_CONTROL_CHANGED_SHFT                                            0x9
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_SLOT_PWR_CTRLER_CTRL_CHANGED_BMSK                                      0x100
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_SLOT_PWR_CTRLER_CTRL_CHANGED_SHFT                                        0x8
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_SLOT_ATTEN_IND_CHANGED_BMSK                                             0x80
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_SLOT_ATTEN_IND_CHANGED_SHFT                                              0x7
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_SLOT_PWR_IND_CHANGED_BMSK                                               0x40
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_SLOT_PWR_IND_CHANGED_SHFT                                                0x6
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_HP_MSI_BMSK                                                             0x20
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_HP_MSI_SHFT                                                              0x5
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_HP_INT_BMSK                                                             0x10
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_HP_INT_SHFT                                                              0x4
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_ECAM_BLOCKED_INT_BMSK                                                    0x8
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_ECAM_BLOCKED_INT_SHFT                                                    0x3
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_BMSK                                 0x4
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_SHFT                                 0x2
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_BMSK                                 0x2
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_SHFT                                 0x1
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_BMSK                                     0x1
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_SHFT                                     0x0

#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_ADDR                                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000504)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_OFFS                                                               (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000504)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_RMSK                                                                    0x7ff
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_EQUALIZATION_REQ_BMSK                                                   0x400
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_EQUALIZATION_REQ_SHFT                                                     0xa
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_SLOT_EML_CONTROL_CHANGED_BMSK                                           0x200
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_SLOT_EML_CONTROL_CHANGED_SHFT                                             0x9
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_SLOT_PWR_CTRLER_CTRL_CHANGED_BMSK                                       0x100
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_SLOT_PWR_CTRLER_CTRL_CHANGED_SHFT                                         0x8
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_SLOT_ATTEN_IND_CHANGED_BMSK                                              0x80
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_SLOT_ATTEN_IND_CHANGED_SHFT                                               0x7
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_SLOT_PWR_IND_CHANGED_BMSK                                                0x40
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_SLOT_PWR_IND_CHANGED_SHFT                                                 0x6
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_HP_MSI_BMSK                                                              0x20
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_HP_MSI_SHFT                                                               0x5
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_HP_INT_BMSK                                                              0x10
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_HP_INT_SHFT                                                               0x4
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_ECAM_BLOCKED_INT_BMSK                                                     0x8
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_ECAM_BLOCKED_INT_SHFT                                                     0x3
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_BMSK                                  0x4
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_SHFT                                  0x2
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_BMSK                                  0x2
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_SHFT                                  0x1
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_BMSK                                      0x1
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_SHFT                                      0x0

#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_ADDR                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000508)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_OFFS                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000508)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_RMSK                                                                     0x7ff
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_ADDR, HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_IN)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_EQUALIZATION_REQ_BMSK                                                    0x400
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_EQUALIZATION_REQ_SHFT                                                      0xa
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_SLOT_EML_CONTROL_CHANGED_BMSK                                            0x200
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_SLOT_EML_CONTROL_CHANGED_SHFT                                              0x9
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_SLOT_PWR_CTRLER_CTRL_CHANGED_BMSK                                        0x100
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_SLOT_PWR_CTRLER_CTRL_CHANGED_SHFT                                          0x8
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_SLOT_ATTEN_IND_CHANGED_BMSK                                               0x80
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_SLOT_ATTEN_IND_CHANGED_SHFT                                                0x7
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_SLOT_PWR_IND_CHANGED_BMSK                                                 0x40
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_SLOT_PWR_IND_CHANGED_SHFT                                                  0x6
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_HP_MSI_BMSK                                                               0x20
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_HP_MSI_SHFT                                                                0x5
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_HP_INT_BMSK                                                               0x10
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_HP_INT_SHFT                                                                0x4
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_ECAM_BLOCKED_INT_BMSK                                                      0x8
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_ECAM_BLOCKED_INT_SHFT                                                      0x3
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_BMSK                                   0x4
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_SHFT                                   0x2
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_BMSK                                   0x2
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_SHFT                                   0x1
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_BMSK                                       0x1
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_SHFT                                       0x0

#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_ADDR                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000050c)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_OFFS                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000050c)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_RMSK                                                                     0x7ff
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_ADDR, HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_IN)
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_EQUALIZATION_REQ_BMSK                                                    0x400
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_EQUALIZATION_REQ_SHFT                                                      0xa
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_SLOT_EML_CONTROL_CHANGED_BMSK                                            0x200
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_SLOT_EML_CONTROL_CHANGED_SHFT                                              0x9
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_SLOT_PWR_CTRLER_CTRL_CHANGED_BMSK                                        0x100
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_SLOT_PWR_CTRLER_CTRL_CHANGED_SHFT                                          0x8
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_SLOT_ATTEN_IND_CHANGED_BMSK                                               0x80
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_SLOT_ATTEN_IND_CHANGED_SHFT                                                0x7
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_SLOT_PWR_IND_CHANGED_BMSK                                                 0x40
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_SLOT_PWR_IND_CHANGED_SHFT                                                  0x6
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_HP_MSI_BMSK                                                               0x20
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_HP_MSI_SHFT                                                                0x5
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_HP_INT_BMSK                                                               0x10
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_HP_INT_SHFT                                                                0x4
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_ECAM_BLOCKED_INT_BMSK                                                      0x8
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_ECAM_BLOCKED_INT_SHFT                                                      0x3
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_BMSK                                   0x4
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_SHFT                                   0x2
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_BMSK                                   0x2
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_SHFT                                   0x1
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_BMSK                                       0x1
#define HWIO_PCIE_GEN3_PCIE20_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_SHFT                                       0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_2_SOURCE_ADDR                                                         (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000510)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_2_SOURCE_OFFS                                                         (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000510)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_2_SOURCE_RMSK                                                         0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_2_SOURCE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_2_SOURCE_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_2_SOURCE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_2_SOURCE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_2_SOURCE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_2_SOURCE_INT_SRC_BMSK                                                 0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_INT_ALL_2_SOURCE_INT_SRC_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_ADDR                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000514)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_OFFS                                                  (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000514)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_RMSK                                                       0x3ff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_BRESP_CNT_BMSK                                             0x3e0
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_BRESP_CNT_SHFT                                               0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_BID_BMSK                                                    0x1c
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_BID_SHFT                                                     0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_BRESP_BMSK                                                   0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_DB_BRESP_ERR_BRESP_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000518)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_OFFS                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000518)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_RMSK                                                  0x3ffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_WID_BMSK                                              0x3c00000
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_WID_SHFT                                                   0x16
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWPROT_BMSK                                            0x380000
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWPROT_SHFT                                                0x13
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWCACHE_BMSK                                            0x78000
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWCACHE_SHFT                                                0xf
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWLOCK_BMSK                                              0x6000
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWLOCK_SHFT                                                 0xd
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWBURST_BMSK                                             0x1800
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWBURST_SHFT                                                0xb
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWLEN_BMSK                                                0x780
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWLEN_SHFT                                                  0x7
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWSIZE_BMSK                                                0x70
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWSIZE_SHFT                                                 0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWID_BMSK                                                   0xf
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWID_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000051c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_OFFS                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000051c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_RMSK                                            0x1fffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_BDF_BMSK                                        0x1fffe0
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_BDF_SHFT                                             0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_TLP_RO_BMSK                                         0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_TLP_RO_SHFT                                          0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_TLP_NS_BMSK                                          0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_TLP_NS_SHFT                                          0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_DMA_STATE_BMSK                                       0x7
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_DMA_STATE_SHFT                                       0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_ADDR                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000520)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_OFFS                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000520)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_RMSK                                          0x3f
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_RID_SEL_BMSK                                  0x20
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_RID_SEL_SHFT                                   0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_RID_BMSK                                      0x1c
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_RID_SHFT                                       0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_RRESP_BMSK                                     0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_0_RRESP_SHFT                                     0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_ADDR                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000524)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_OFFS                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000524)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_RMSK                                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_DEBUG_ADDR_LOW_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_1_DEBUG_ADDR_LOW_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_ADDR                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000528)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_OFFS                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000528)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_RMSK                                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_DEBUG_ADDR_HIGH_BMSK                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_2_DEBUG_ADDR_HIGH_SHFT                           0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_ADDR                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000052c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_OFFS                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000052c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_RMSK                                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_DEBUG_DATA_LOW_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_3_DEBUG_DATA_LOW_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_ADDR                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000530)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_OFFS                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000530)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_RMSK                                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_DEBUG_DATA_HIGH_BMSK                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_RD_4_DEBUG_DATA_HIGH_SHFT                           0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_ADDR                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000534)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_OFFS                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000534)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_RMSK                                          0x3f
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_BID_SEL_BMSK                                  0x20
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_BID_SEL_SHFT                                   0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_BID_BMSK                                      0x1c
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_BID_SHFT                                       0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_BRESP_BMSK                                     0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_0_BRESP_SHFT                                     0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_ADDR                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000538)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_OFFS                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000538)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_RMSK                                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_DEBUG_ADDR_LOW_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_1_DEBUG_ADDR_LOW_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_ADDR                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000053c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_OFFS                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000053c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_RMSK                                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_DEBUG_ADDR_HIGH_BMSK                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_2_DEBUG_ADDR_HIGH_SHFT                           0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_ADDR                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000540)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_OFFS                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000540)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_RMSK                                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_DEBUG_DATA_LOW_BMSK                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_3_DEBUG_DATA_LOW_SHFT                            0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_ADDR                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000544)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_OFFS                                    (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000544)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_RMSK                                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_DEBUG_DATA_HIGH_BMSK                    0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_L1SS_SLEEP_NO_MHI_ACCESS_HANDLER_WR_4_DEBUG_DATA_HIGH_SHFT                           0x0

#define HWIO_PCIE_GEN3_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_ADDR                                                     (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000550)
#define HWIO_PCIE_GEN3_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_OFFS                                                     (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000550)
#define HWIO_PCIE_GEN3_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_RMSK                                                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_ADDR, HWIO_PCIE_GEN3_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_RD_ID2ID_ERROR_BMSK                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_Q2A_RD_ID2ID_ERROR_STATUS_RD_ID2ID_ERROR_SHFT                                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR                                                   (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000554)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_OFFS                                                   (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000554)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_RMSK                                                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_PROG_MISC_INFO5_BMSK                                   0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_MISC_INFO5_PROG_MISC_INFO5_SHFT                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_ORDER_ADDR                                                        (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000558)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_ORDER_OFFS                                                        (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000558)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_ORDER_RMSK                                                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_ORDER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_ORDER_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_ORDER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_ORDER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_ORDER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_ORDER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_ORDER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_ORDER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_ORDER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_ORDER_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_ORDER_RD_PROG_ORDER_BMSK                                          0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_RD_PROG_ORDER_RD_PROG_ORDER_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_8_11_n_ADDR(n)                                                        (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000560 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_8_11_n_OFFS(n)                                                        (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000560 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_8_11_n_RMSK                                                           0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_8_11_n_MAXn                                                                   15
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_8_11_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_8_11_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_8_11_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_8_11_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_8_11_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_8_11_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_8_11_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_8_11_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_8_11_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_8_11_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_8_11_n_MSG_HDR_8_11_BMSK                                              0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_8_11_n_MSG_HDR_8_11_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_12_15_n_ADDR(n)                                                       (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000005a0 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_12_15_n_OFFS(n)                                                       (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000005a0 + 0x4 * (n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_12_15_n_RMSK                                                          0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_12_15_n_MAXn                                                                  15
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_12_15_n_INI(n)        \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_12_15_n_ADDR(n), HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_12_15_n_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_12_15_n_INMI(n,mask)    \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_12_15_n_ADDR(n), mask)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_12_15_n_OUTI(n,val)    \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_12_15_n_ADDR(n),val)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_12_15_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_12_15_n_ADDR(n),mask,val,HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_12_15_n_INI(n))
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_12_15_n_MSG_HDR_12_15_BMSK                                            0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSG_HDR_12_15_n_MSG_HDR_12_15_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_ADDR                                                     (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000005e0)
#define HWIO_PCIE_GEN3_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_OFFS                                                     (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000005e0)
#define HWIO_PCIE_GEN3_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_RMSK                                                     0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_ADDR, HWIO_PCIE_GEN3_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_WR_ID2ID_ERROR_BMSK                                      0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_Q2A_WR_ID2ID_ERROR_STATUS_WR_ID2ID_ERROR_SHFT                                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_WR_PROG_ORDER_ADDR                                                        (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000005e4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_WR_PROG_ORDER_OFFS                                                        (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000005e4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_WR_PROG_ORDER_RMSK                                                        0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_WR_PROG_ORDER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_WR_PROG_ORDER_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_WR_PROG_ORDER_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_WR_PROG_ORDER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_WR_PROG_ORDER_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_WR_PROG_ORDER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_WR_PROG_ORDER_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_WR_PROG_ORDER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_WR_PROG_ORDER_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_WR_PROG_ORDER_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_WR_PROG_ORDER_WR_PROG_ORDER_BMSK                                          0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_Q2A_WR_PROG_ORDER_WR_PROG_ORDER_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_STATUS_ADDR                                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000005f0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_STATUS_OFFS                                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000005f0)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_STATUS_RMSK                                                                     0xf
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_INTA_STATUS_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_INTA_STATUS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_INTA_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_STATUS_AER_INT_BMSK                                                             0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_STATUS_AER_INT_SHFT                                                             0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_STATUS_PME_INT_BMSK                                                             0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_STATUS_PME_INT_SHFT                                                             0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_STATUS_HP_INT_BMSK                                                              0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_STATUS_HP_INT_SHFT                                                              0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_STATUS_INTA_BMSK                                                                0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_STATUS_INTA_SHFT                                                                0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_ADDR                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x000005f4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_OFFS                                                                (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x000005f4)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_RMSK                                                                       0xf
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_AER_INT_BMSK                                                               0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_AER_INT_SHFT                                                               0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_PME_INT_BMSK                                                               0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_PME_INT_SHFT                                                               0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_HP_INT_BMSK                                                                0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_HP_INT_SHFT                                                                0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_INTA_BMSK                                                                  0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_INTA_MASK_INTA_SHFT                                                                  0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_ADDR                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000600)
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_OFFS                                                                 (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000600)
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_RMSK                                                                       0xff
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_SYS_EML_INTERLOCK_ENGAGED_BMSK                                             0x80
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_SYS_EML_INTERLOCK_ENGAGED_SHFT                                              0x7
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_SYS_PRE_DET_STATE_BMSK                                                     0x40
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_SYS_PRE_DET_STATE_SHFT                                                      0x6
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_SYS_MRL_SENSOR_STATE_BMSK                                                  0x20
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_SYS_MRL_SENSOR_STATE_SHFT                                                   0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_SYS_CMD_CPLED_INT_BMSK                                                     0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_SYS_CMD_CPLED_INT_SHFT                                                      0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_SYS_PRE_DET_CHANGED_BMSK                                                    0x8
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_SYS_PRE_DET_CHANGED_SHFT                                                    0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_SYS_MRL_SENSOR_CHANGED_BMSK                                                 0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_SYS_MRL_SENSOR_CHANGED_SHFT                                                 0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_SYS_PWR_FAULT_DET_BMSK                                                      0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_SYS_PWR_FAULT_DET_SHFT                                                      0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_SYS_ATTEN_PRESS_BMSK                                                        0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_SYS_ATTEN_PRESS_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_STATUS_ADDR                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000604)
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_STATUS_OFFS                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000604)
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_STATUS_RMSK                                                                0x3f
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_STATUS_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_STATUS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_STATUS_SLOT_EML_CONTROL_BMSK                                               0x20
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_STATUS_SLOT_EML_CONTROL_SHFT                                                0x5
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_STATUS_SLOT_PWR_CTRLER_CTRL_BMSK                                           0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_STATUS_SLOT_PWR_CTRLER_CTRL_SHFT                                            0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_STATUS_SLOT_PWR_IND_BMSK                                                    0xc
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_STATUS_SLOT_PWR_IND_SHFT                                                    0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_STATUS_SLOT_ATTEN_IND_BMSK                                                  0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_HOT_PLUG_STATUS_SLOT_ATTEN_IND_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_ADDR                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000608)
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_OFFS                                                          (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000608)
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_RMSK                                                                0x1f
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_ADDR, HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_IN)
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_HW_RELEASE_DBI_TRAFFIC_BMSK                                         0x10
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_HW_RELEASE_DBI_TRAFFIC_SHFT                                          0x4
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_HW_RELEASE_NON_DBI_TRAFFIC_BMSK                                      0x8
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_HW_RELEASE_NON_DBI_TRAFFIC_SHFT                                      0x3
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_BLOCK_DBI_EN_BMSK                                                    0x4
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_BLOCK_DBI_EN_SHFT                                                    0x2
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_HW_AUTO_RELEASE_EN_BMSK                                              0x2
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_HW_AUTO_RELEASE_EN_SHFT                                              0x1
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_HW_AUTO_BLOCK_EN_BMSK                                                0x1
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_HW_AUTO_BLOCK_EN_SHFT                                                0x0

#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_CMD_ADDR                                                      (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000060c)
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_CMD_OFFS                                                      (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000060c)
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_CMD_RMSK                                                             0x7
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_CMD_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_CMD_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_CMD_SW_BLOCK_TRAFFIC_BMSK                                            0x4
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_CMD_SW_BLOCK_TRAFFIC_SHFT                                            0x2
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_CMD_SW_RELEASE_ALL_TRAFFIC_BMSK                                      0x2
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_CMD_SW_RELEASE_ALL_TRAFFIC_SHFT                                      0x1
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_CMD_SW_RELEASE_DBI_TRAFFIC_BMSK                                      0x1
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_CMD_SW_RELEASE_DBI_TRAFFIC_SHFT                                      0x0

#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_STATUS_ADDR                                                   (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000610)
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_STATUS_OFFS                                                   (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000610)
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_STATUS_RMSK                                                         0x7f
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_STATUS_ADDR, HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_STATUS_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_ECAM_BLOCK_DBI_BMSK                                0x40
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_ECAM_BLOCK_DBI_SHFT                                 0x6
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_ECAM_BLOCK_NON_DBI_BMSK                            0x20
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_ECAM_BLOCK_NON_DBI_SHFT                             0x5
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_STATE_BMSK                                         0x1f
#define HWIO_PCIE_GEN3_PCIE20_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_STATE_SHFT                                          0x0

#define HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_ADDR                                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00000614)
#define HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_OFFS                                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00000614)
#define HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_RMSK                                                             0xffffffff
#define HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_ADDR, HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_IN)
#define HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_AXI_RRESP_TRANSLATION_BMSK                                       0xff000000
#define HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_AXI_RRESP_TRANSLATION_SHFT                                             0x18
#define HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_AXI_RMISC_INFO_CPL_STAT_BMSK                                       0xff0000
#define HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_AXI_RMISC_INFO_CPL_STAT_SHFT                                           0x10
#define HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_AXI_BMISC_INFO_CPL_STAT_BMSK                                         0xff00
#define HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_AXI_BMISC_INFO_CPL_STAT_SHFT                                            0x8
#define HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_AXI_BRESP_TRANSLATION_BMSK                                             0xff
#define HWIO_PCIE_GEN3_PCIE20_AXI_RESP_CPL_STAT_AXI_BRESP_TRANSLATION_SHFT                                              0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_ADDR                                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00001000)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_OFFS                                                              (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00001000)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_RMSK                                                                     0xf
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_DEVICE_TYPE_BMSK                                                         0xf
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_DEVICE_TYPE_SHFT                                                         0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_DEVICE_TYPE_EP_FVAL                                                      0x0
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEVICE_TYPE_DEVICE_TYPE_RC_FVAL                                                      0x4

#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_ADDR                                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00001004)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_OFFS                                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00001004)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_RMSK                                                                    0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_MSI_HALT_DISABLE_BMSK                                                   0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_MSI_HALT_DISABLE_SHFT                                                   0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_MSI_FLUSH_INT_DISABLE_BMSK                                              0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_DEBUG_CONFIG_MSI_FLUSH_INT_DISABLE_SHFT                                              0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_ADDR                                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x00001008)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_OFFS                                                             (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x00001008)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_RMSK                                                                    0x7
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_AER_MSI_BMSK                                                            0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_AER_MSI_SHFT                                                            0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_PME_MSI_BMSK                                                            0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_PME_MSI_SHFT                                                            0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_HP_MSI_BMSK                                                             0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_GEN_MASK_HP_MSI_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_ADDR                                                       (PCIE_GEN3_PCIE20_PARF_REG_BASE      + 0x0000100c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_OFFS                                                       (PCIE_GEN3_PCIE20_PARF_REG_BASE_OFFS + 0x0000100c)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_RMSK                                                          0x3ffff
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_ADDR, HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_RMSK)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_ADDR, m)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_ADDR,v)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_ADDR,m,v,HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_IN)
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_BURST_BMSK                                                    0x30000
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_BURST_SHFT                                                       0x10
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_LOCK_BMSK                                                      0xc000
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_LOCK_SHFT                                                         0xe
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_CACHE_BMSK                                                     0x3c00
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_CACHE_SHFT                                                        0xa
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_PROT_BMSK                                                       0x380
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_PROT_SHFT                                                         0x7
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_SHORT_BDF_BMSK                                                   0x78
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_SHORT_BDF_SHFT                                                    0x3
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_RO_BMSK                                                           0x4
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_RO_SHFT                                                           0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_NOSNOOP_BMSK                                                      0x2
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_NOSNOOP_SHFT                                                      0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_TPH_BMSK                                                          0x1
#define HWIO_PCIE_GEN3_PCIE20_PARF_MSI_AXI_ATTRIBUTES_TPH_SHFT                                                          0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_GEN3_QHP_COM_HP_PCIE_COM
 *--------------------------------------------------------------------------*/

#define PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE                                                 (PCIE_GEN3_PCIE20_WRAPPER_AHB_W_PHY_BASE      + 0x00002000)
#define PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_SIZE                                                 0x26C
#define PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS                                            0x00000000

#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL1_ADDR                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000000)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL1_OFFS                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL1_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_ATB_SEL1_ADDR, HWIO_PCIE_GEN3_QHP_COM_ATB_SEL1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_ATB_SEL1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_ATB_SEL1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_ATB_SEL1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_ATB_SEL1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL1_ATB_SEL_7_0_BMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL1_ATB_SEL_7_0_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL2_ADDR                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000004)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL2_OFFS                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL2_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_ATB_SEL2_ADDR, HWIO_PCIE_GEN3_QHP_COM_ATB_SEL2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_ATB_SEL2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_ATB_SEL2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_ATB_SEL2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_ATB_SEL2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL2_ATB_SEL_15_8_BMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL2_ATB_SEL_15_8_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL3_ADDR                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000008)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL3_OFFS                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL3_RMSK                                                                  0x7
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_ATB_SEL3_ADDR, HWIO_PCIE_GEN3_QHP_COM_ATB_SEL3_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_ATB_SEL3_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_ATB_SEL3_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_ATB_SEL3_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_ATB_SEL3_IN)
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL3_ATB_SEL_18_16_BMSK                                                    0x7
#define HWIO_PCIE_GEN3_QHP_COM_ATB_SEL3_ATB_SEL_18_16_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_COM_FREQ_UPDATE_ADDR                                                        (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_GEN3_QHP_COM_FREQ_UPDATE_OFFS                                                        (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_GEN3_QHP_COM_FREQ_UPDATE_RMSK                                                               0x1
#define HWIO_PCIE_GEN3_QHP_COM_FREQ_UPDATE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_FREQ_UPDATE_ADDR, HWIO_PCIE_GEN3_QHP_COM_FREQ_UPDATE_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_FREQ_UPDATE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_FREQ_UPDATE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_FREQ_UPDATE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_FREQ_UPDATE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_FREQ_UPDATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_FREQ_UPDATE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_FREQ_UPDATE_IN)
#define HWIO_PCIE_GEN3_QHP_COM_FREQ_UPDATE_PLL_FREQ_UPDATE_BMSK                                               0x1
#define HWIO_PCIE_GEN3_QHP_COM_FREQ_UPDATE_PLL_FREQ_UPDATE_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_ADDR                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000010)
#define HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_OFFS                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_ADDR, HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_IN)
#define HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_SYSCLK_WAKE_BYPASS_BMSK                                              0x80
#define HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_SYSCLK_WAKE_BYPASS_SHFT                                               0x7
#define HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_SYSCLK_WAKE_TIME_BMSK                                                0x70
#define HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_SYSCLK_WAKE_TIME_SHFT                                                 0x4
#define HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_REFCLK_FREQ_SEL_BMSK                                                  0x8
#define HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_REFCLK_FREQ_SEL_SHFT                                                  0x3
#define HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_BG_WAIT_TIME_BMSK                                                     0x7
#define HWIO_PCIE_GEN3_QHP_COM_BG_TIMER_BG_WAIT_TIME_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_ADDR                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000014)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_OFFS                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_RMSK                                                             0x3
#define HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_ADDR, HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_SSC_CENTER_BMSK                                                  0x2
#define HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_SSC_CENTER_SHFT                                                  0x1
#define HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_SSC_EN_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_QHP_COM_SSC_EN_CENTER_SSC_EN_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER1_ADDR                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000018)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER1_OFFS                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER1_RMSK                                                             0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER1_ADDR, HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER1_SSC_ADJPER_7_0_BMSK                                              0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER1_SSC_ADJPER_7_0_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER2_ADDR                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER2_OFFS                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER2_RMSK                                                              0x3
#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER2_ADDR, HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER2_SSC_ADJPER_9_8_BMSK                                               0x3
#define HWIO_PCIE_GEN3_QHP_COM_SSC_ADJ_PER2_SSC_ADJPER_9_8_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER1_ADDR                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000020)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER1_OFFS                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER1_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_PER1_ADDR, HWIO_PCIE_GEN3_QHP_COM_SSC_PER1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_PER1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SSC_PER1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SSC_PER1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SSC_PER1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER1_SSC_PER_7_0_BMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER1_SSC_PER_7_0_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER2_ADDR                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000024)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER2_OFFS                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER2_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_PER2_ADDR, HWIO_PCIE_GEN3_QHP_COM_SSC_PER2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_PER2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SSC_PER2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SSC_PER2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SSC_PER2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER2_SSC_PER_15_8_BMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_PER2_SSC_PER_15_8_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_ADDR                                                     (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000028)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_OFFS                                                     (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_SSC_STEPSIZE_7_0_BMSK                                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_SSC_STEPSIZE_7_0_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_ADDR                                                     (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_OFFS                                                     (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_SSC_STEPSIZE_15_8_BMSK                                         0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_SSC_STEPSIZE_15_8_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_ADDR                                                     (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000030)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_OFFS                                                     (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_RMSK                                                            0x1
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_ADDR, HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_SSC_STEPSIZE_16_16_BMSK                                         0x1
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_SSC_STEPSIZE_16_16_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1_ADDR                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000034)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1_OFFS                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1_SSC_STEPSIZE_MODE1_7_0_BMSK                              0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE1_SSC_STEPSIZE_MODE1_7_0_SHFT                               0x0

#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1_ADDR                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000038)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1_OFFS                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1_SSC_STEPSIZE_MODE1_15_8_BMSK                             0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE1_SSC_STEPSIZE_MODE1_15_8_SHFT                              0x0

#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE1_ADDR                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE1_OFFS                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE1_RMSK                                                      0x1
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE1_SSC_STEPSIZE_MODE1_16_16_BMSK                             0x1
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE1_SSC_STEPSIZE_MODE1_16_16_SHFT                             0x0

#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE2_ADDR                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000040)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE2_OFFS                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE2_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE2_SSC_STEPSIZE_MODE2_7_0_BMSK                              0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE1_MODE2_SSC_STEPSIZE_MODE2_7_0_SHFT                               0x0

#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE2_ADDR                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000044)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE2_OFFS                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE2_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE2_SSC_STEPSIZE_MODE2_15_8_BMSK                             0xff
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE2_MODE2_SSC_STEPSIZE_MODE2_15_8_SHFT                              0x0

#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE2_ADDR                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000048)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE2_OFFS                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000048)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE2_RMSK                                                      0x1
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE2_SSC_STEPSIZE_MODE2_16_16_BMSK                             0x1
#define HWIO_PCIE_GEN3_QHP_COM_SSC_STEP_SIZE3_MODE2_SSC_STEPSIZE_MODE2_16_16_SHFT                             0x0

#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_ADDR                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_OFFS                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_POST_DIV_ADDR, HWIO_PCIE_GEN3_QHP_COM_POST_DIV_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_POST_DIV_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_POST_DIV_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_POST_DIV_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_POST_DIV_IN)
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_PLL_POSTDIV_7_0_BMSK                                                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_PLL_POSTDIV_7_0_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_ADDR                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000050)
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_OFFS                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_RMSK                                                              0x3
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_ADDR, HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_IN)
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_PLL_POSTDIV_MUX_BMSK                                              0x2
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_PLL_POSTDIV_MUX_SHFT                                              0x1
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_PLL_POSTDIV_8_8_BMSK                                              0x1
#define HWIO_PCIE_GEN3_QHP_COM_POST_DIV_MUX_PLL_POSTDIV_8_8_SHFT                                              0x0

#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_ADDR                                                (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000054)
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_OFFS                                                (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_RMSK                                                      0x7f
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_ADDR, HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_IN)
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_RX_DRIVE_R_BMSK                                    0x40
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_RX_DRIVE_R_SHFT                                     0x6
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_RX_DRIVE_L_BMSK                                    0x20
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_RX_DRIVE_L_SHFT                                     0x5
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_BMSK                                     0x10
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_SHFT                                      0x4
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_BMSK                                           0x8
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_SHFT                                           0x3
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_BMSK                                           0x4
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_SHFT                                           0x2
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_BMSK                                           0x2
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_SHFT                                           0x1
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_BMSK                                               0x1
#define HWIO_PCIE_GEN3_QHP_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_ADDR                                                        (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000058)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_OFFS                                                        (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_CLKDRVIDLE_EN_BMSK                                                0x80
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_CLKDRVIDLE_EN_SHFT                                                 0x7
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_BMSK                                          0x40
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_SHFT                                           0x6
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_BMSK                                       0x20
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_SHFT                                        0x5
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_CLK_EP_EN_BMSK                                                    0x10
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_CLK_EP_EN_SHFT                                                     0x4
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_PLL_TXCLK_EN_MUX_BMSK                                              0x8
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_PLL_TXCLK_EN_MUX_SHFT                                              0x3
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_PLL_TXCLK_EN_BMSK                                                  0x4
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_PLL_TXCLK_EN_SHFT                                                  0x2
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_PLL_RXCLK_EN_MUX_BMSK                                              0x2
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_PLL_RXCLK_EN_MUX_SHFT                                              0x1
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_PLL_RXCLK_EN_BMSK                                                  0x1
#define HWIO_PCIE_GEN3_QHP_COM_CLK_ENABLE1_PLL_RXCLK_EN_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_ADDR                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_OFFS                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_RMSK                                                             0x3f
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_MUX_BMSK                                     0x20
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_MUX_SHFT                                      0x5
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_BMSK                                         0x10
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_SHFT                                          0x4
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_BMSK                                              0x8
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_SHFT                                              0x3
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_SYSCLK_CM_BMSK                                                    0x4
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_SYSCLK_CM_SHFT                                                    0x2
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_BMSK                                             0x2
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_SHFT                                             0x1
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_BMSK                                               0x1
#define HWIO_PCIE_GEN3_QHP_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_ADDR                                                  (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000060)
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_OFFS                                                  (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_RMSK                                                         0x7
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_ADDR, HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_BMSK                                        0x4
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_SHFT                                        0x2
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_BMSK                                       0x2
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_SHFT                                       0x1
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_BMSK                                        0x1
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_COM_PLL_EN_ADDR                                                             (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000064)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_EN_OFFS                                                             (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_EN_RMSK                                                                    0x3
#define HWIO_PCIE_GEN3_QHP_COM_PLL_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_EN_ADDR, HWIO_PCIE_GEN3_QHP_COM_PLL_EN_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_EN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_PLL_EN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_PLL_EN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_PLL_EN_IN)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_EN_PLL_EN_MUX_BMSK                                                         0x2
#define HWIO_PCIE_GEN3_QHP_COM_PLL_EN_PLL_EN_MUX_SHFT                                                         0x1
#define HWIO_PCIE_GEN3_QHP_COM_PLL_EN_PLL_EN_BMSK                                                             0x1
#define HWIO_PCIE_GEN3_QHP_COM_PLL_EN_PLL_EN_SHFT                                                             0x0

#define HWIO_PCIE_GEN3_QHP_COM_PLL_IVCO_ADDR                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000068)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_IVCO_OFFS                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000068)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_IVCO_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_PLL_IVCO_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_IVCO_ADDR, HWIO_PCIE_GEN3_QHP_COM_PLL_IVCO_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_IVCO_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_IVCO_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_IVCO_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_PLL_IVCO_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_IVCO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_PLL_IVCO_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_PLL_IVCO_IN)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_IVCO_PLL_IVCO_BMSK                                                        0xff
#define HWIO_PCIE_GEN3_QHP_COM_PLL_IVCO_PLL_IVCO_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000006c)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000006c)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_BMSK                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000070)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000070)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_BMSK                                   0xff
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE0_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000074)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE0_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000074)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE0_RMSK                                                           0x3
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE0_PLLLOCK_CMP_MODE0_17_16_BMSK                                   0x3
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE0_PLLLOCK_CMP_MODE0_17_16_SHFT                                   0x0

#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000078)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000078)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_BMSK                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000007c)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000007c)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_BMSK                                   0xff
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE1_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000080)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE1_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000080)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE1_RMSK                                                           0x3
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE1_PLLLOCK_CMP_MODE1_17_16_BMSK                                   0x3
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE1_PLLLOCK_CMP_MODE1_17_16_SHFT                                   0x0

#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE2_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000084)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE2_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000084)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE2_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE2_PLLLOCK_CMP_MODE2_7_0_BMSK                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP1_MODE2_PLLLOCK_CMP_MODE2_7_0_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE2_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000088)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE2_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000088)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE2_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE2_PLLLOCK_CMP_MODE2_15_8_BMSK                                   0xff
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP2_MODE2_PLLLOCK_CMP_MODE2_15_8_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE2_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000008c)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE2_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000008c)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE2_RMSK                                                           0x3
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE2_PLLLOCK_CMP_MODE2_17_16_BMSK                                   0x3
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP3_MODE2_PLLLOCK_CMP_MODE2_17_16_SHFT                                   0x0

#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_ADDR                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000090)
#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_OFFS                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_RMSK                                                     0x3f
#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_BMSK                            0x20
#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_SHFT                             0x5
#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_BMSK                                0x18
#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_SHFT                                 0x3
#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_BMSK                                  0x4
#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_SHFT                                  0x2
#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_BMSK                                 0x2
#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_SHFT                                 0x1
#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_BMSK                                     0x1
#define HWIO_PCIE_GEN3_QHP_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_DET_COMP_STATUS_ADDR                                             (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000094)
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_DET_COMP_STATUS_OFFS                                             (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_DET_COMP_STATUS_RMSK                                                    0x1
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_DET_COMP_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SYSCLK_DET_COMP_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_COM_SYSCLK_DET_COMP_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_DET_COMP_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SYSCLK_DET_COMP_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_BMSK                                 0x1
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_SHFT                                 0x0

#define HWIO_PCIE_GEN3_QHP_COM_BGV_TRIM_ADDR                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000098)
#define HWIO_PCIE_GEN3_QHP_COM_BGV_TRIM_OFFS                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000098)
#define HWIO_PCIE_GEN3_QHP_COM_BGV_TRIM_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_BGV_TRIM_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BGV_TRIM_ADDR, HWIO_PCIE_GEN3_QHP_COM_BGV_TRIM_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_BGV_TRIM_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BGV_TRIM_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_BGV_TRIM_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_BGV_TRIM_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_BGV_TRIM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_BGV_TRIM_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_BGV_TRIM_IN)
#define HWIO_PCIE_GEN3_QHP_COM_BGV_TRIM_BGV_TRIM_BMSK                                                        0xff
#define HWIO_PCIE_GEN3_QHP_COM_BGV_TRIM_BGV_TRIM_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_QHP_COM_BGT_TRIM_ADDR                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000009c)
#define HWIO_PCIE_GEN3_QHP_COM_BGT_TRIM_OFFS                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000009c)
#define HWIO_PCIE_GEN3_QHP_COM_BGT_TRIM_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_BGT_TRIM_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BGT_TRIM_ADDR, HWIO_PCIE_GEN3_QHP_COM_BGT_TRIM_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_BGT_TRIM_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BGT_TRIM_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_BGT_TRIM_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_BGT_TRIM_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_BGT_TRIM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_BGT_TRIM_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_BGT_TRIM_IN)
#define HWIO_PCIE_GEN3_QHP_COM_BGT_TRIM_BGT_TRIM_BMSK                                                        0xff
#define HWIO_PCIE_GEN3_QHP_COM_BGT_TRIM_BGT_TRIM_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_QHP_COM_CLK_IETRIM_ADDR                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_IETRIM_OFFS                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_IETRIM_RMSK                                                               0x3f
#define HWIO_PCIE_GEN3_QHP_COM_CLK_IETRIM_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CLK_IETRIM_ADDR, HWIO_PCIE_GEN3_QHP_COM_CLK_IETRIM_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_IETRIM_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CLK_IETRIM_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_IETRIM_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CLK_IETRIM_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_IETRIM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CLK_IETRIM_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CLK_IETRIM_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_IETRIM_CLK_IETRIM_BMSK                                                    0x3f
#define HWIO_PCIE_GEN3_QHP_COM_CLK_IETRIM_CLK_IETRIM_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_CLK_IPTRIM_ADDR                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000a4)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_IPTRIM_OFFS                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000a4)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_IPTRIM_RMSK                                                               0x3f
#define HWIO_PCIE_GEN3_QHP_COM_CLK_IPTRIM_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CLK_IPTRIM_ADDR, HWIO_PCIE_GEN3_QHP_COM_CLK_IPTRIM_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_IPTRIM_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CLK_IPTRIM_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_IPTRIM_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CLK_IPTRIM_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_IPTRIM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CLK_IPTRIM_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CLK_IPTRIM_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_IPTRIM_CLK_IPTRIM_BMSK                                                    0x3f
#define HWIO_PCIE_GEN3_QHP_COM_CLK_IPTRIM_CLK_IPTRIM_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE0_ADDR                                                   (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000a8)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE0_OFFS                                                   (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000a8)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE0_RMSK                                                         0xff
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE0_CLK_EP_DIV_MODE0_BMSK                                        0xff
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE0_CLK_EP_DIV_MODE0_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE1_ADDR                                                   (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000ac)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE1_OFFS                                                   (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000ac)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE1_RMSK                                                         0xff
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE1_CLK_EP_DIV_MODE1_BMSK                                        0xff
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE1_CLK_EP_DIV_MODE1_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE2_ADDR                                                   (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000b0)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE2_OFFS                                                   (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000b0)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE2_RMSK                                                         0xff
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE2_CLK_EP_DIV_MODE2_BMSK                                        0xff
#define HWIO_PCIE_GEN3_QHP_COM_CLK_EP_DIV_MODE2_CLK_EP_DIV_MODE2_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE0_ADDR                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000b4)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE0_OFFS                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000b4)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE0_RMSK                                                            0x3f
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE1_ADDR                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000b8)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE1_OFFS                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000b8)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE1_RMSK                                                            0x3f
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE2_ADDR                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000bc)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE2_OFFS                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000bc)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE2_RMSK                                                            0x3f
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE2_PLL_CPCTRL_MODE2_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_QHP_COM_CP_CTRL_MODE2_PLL_CPCTRL_MODE2_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000c0)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000c0)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0_RMSK                                                          0x1f
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_BMSK                                          0x1f
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000c4)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000c4)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1_RMSK                                                          0x1f
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_BMSK                                          0x1f
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE2_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000c8)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE2_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000c8)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE2_RMSK                                                          0x1f
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE2_PLL_RCTRL_MODE2_BMSK                                          0x1f
#define HWIO_PCIE_GEN3_QHP_COM_PLL_RCTRL_MODE2_PLL_RCTRL_MODE2_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000cc)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000cc)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_BMSK                                          0x3f
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000d0)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000d0)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_BMSK                                          0x3f
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE2_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000d4)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE2_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000d4)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE2_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE2_PLL_CCTRL_MODE2_BMSK                                          0x3f
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CCTRL_MODE2_PLL_CCTRL_MODE2_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_ADDR                                                          (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000d8)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_OFFS                                                          (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000d8)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_RMSK                                                                0x7f
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_ADDR, HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_IN)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_PLL_STABLE_TIME_BMSK                                                0x60
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_PLL_STABLE_TIME_SHFT                                                 0x5
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_MASH_RESET_MUX_BMSK                                                 0x10
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_MASH_RESET_MUX_SHFT                                                  0x4
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_MASH_RESET_BMSK                                                      0x8
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_MASH_RESET_SHFT                                                      0x3
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_PLL_CPLIN_BMSK                                                       0x4
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_PLL_CPLIN_SHFT                                                       0x2
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_PLL_DIV_FFEN_BMSK                                                    0x2
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_PLL_DIV_FFEN_SHFT                                                    0x1
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_PLL_DIV_ORD_BMSK                                                     0x1
#define HWIO_PCIE_GEN3_QHP_COM_PLL_CNTRL_PLL_DIV_ORD_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_ADDR                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000dc)
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_OFFS                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000dc)
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_ADDR, HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_CML_SYSCLK_SEL_BMSK                                             0xe0
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_CML_SYSCLK_SEL_SHFT                                              0x5
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_BMSK                                            0x10
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_SHFT                                             0x4
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_SYSCLK_SEL_BMSK                                                  0xc
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_SYSCLK_SEL_SHFT                                                  0x2
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_SYSCLK_EN_MUX_BMSK                                               0x2
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_SYSCLK_EN_MUX_SHFT                                               0x1
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_SYSCLK_EN_BMSK                                                   0x1
#define HWIO_PCIE_GEN3_QHP_COM_SYSCLK_EN_SEL_SYSCLK_EN_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_QHP_COM_CML_SYSCLK_SEL_ADDR                                                     (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000e0)
#define HWIO_PCIE_GEN3_QHP_COM_CML_SYSCLK_SEL_OFFS                                                     (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000e0)
#define HWIO_PCIE_GEN3_QHP_COM_CML_SYSCLK_SEL_RMSK                                                            0x1
#define HWIO_PCIE_GEN3_QHP_COM_CML_SYSCLK_SEL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CML_SYSCLK_SEL_ADDR, HWIO_PCIE_GEN3_QHP_COM_CML_SYSCLK_SEL_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CML_SYSCLK_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CML_SYSCLK_SEL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CML_SYSCLK_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CML_SYSCLK_SEL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CML_SYSCLK_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CML_SYSCLK_SEL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CML_SYSCLK_SEL_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_BMSK                                         0x1
#define HWIO_PCIE_GEN3_QHP_COM_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_ADDR                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000e4)
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_OFFS                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000e4)
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_RMSK                                                            0x7f
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_ADDR, HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_IN)
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_FORCE_C_READY_BMSK                                              0x40
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_FORCE_C_READY_SHFT                                               0x6
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_TSYNC_SEL_BMSK                                                  0x20
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_TSYNC_SEL_SHFT                                                   0x5
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_DISABLE_CLKGATE_BMSK                                            0x10
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_DISABLE_CLKGATE_SHFT                                             0x4
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_BMSK                                          0x8
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_SHFT                                          0x3
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_RSM_START_MUX_BMSK                                               0x4
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_RSM_START_MUX_SHFT                                               0x2
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_RSM_START_BMSK                                                   0x2
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_RSM_START_SHFT                                                   0x1
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_FORCE_PLLLOCK_BMSK                                               0x1
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL_FORCE_PLLLOCK_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_ADDR                                                     (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000e8)
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_OFFS                                                     (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000e8)
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_RMSK                                                           0x7f
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_ADDR, HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_BMSK                                  0x40
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_SHFT                                   0x6
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_BYPASS_RSM_RESTRIM_BMSK                                        0x20
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_BYPASS_RSM_RESTRIM_SHFT                                         0x5
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_BYPASS_RSM_BANDGAP_BMSK                                        0x10
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_BYPASS_RSM_BANDGAP_SHFT                                         0x4
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_BMSK                                          0xc
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_SHFT                                          0x2
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_TSYNC_MUX_BMSK                                                  0x2
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_TSYNC_MUX_SHFT                                                  0x1
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_TSYNC_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_QHP_COM_RESETSM_CNTRL2_TSYNC_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_ADDR                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000ec)
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_OFFS                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000ec)
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_RMSK                                                             0xff
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_RESTRIM_CMN_BYPASS_CODE_BMSK                                     0xfe
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_RESTRIM_CMN_BYPASS_CODE_SHFT                                      0x1
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_BYPASS_CMN_RESTRIM_BMSK                                           0x1
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL_BYPASS_CMN_RESTRIM_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL2_ADDR                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000f0)
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL2_OFFS                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000f0)
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL2_RMSK                                                            0x7f
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL2_ADDR, HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL2_RESTRIM_OFFSET_CODE_BMSK                                        0x7f
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CTRL2_RESTRIM_OFFSET_CODE_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_COM_RESCODE_DIV_NUM_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000f4)
#define HWIO_PCIE_GEN3_QHP_COM_RESCODE_DIV_NUM_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000f4)
#define HWIO_PCIE_GEN3_QHP_COM_RESCODE_DIV_NUM_RMSK                                                          0x7f
#define HWIO_PCIE_GEN3_QHP_COM_RESCODE_DIV_NUM_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_RESCODE_DIV_NUM_ADDR, HWIO_PCIE_GEN3_QHP_COM_RESCODE_DIV_NUM_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_RESCODE_DIV_NUM_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_RESCODE_DIV_NUM_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_RESCODE_DIV_NUM_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_RESCODE_DIV_NUM_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_RESCODE_DIV_NUM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_RESCODE_DIV_NUM_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_RESCODE_DIV_NUM_IN)
#define HWIO_PCIE_GEN3_QHP_COM_RESCODE_DIV_NUM_RESCODE_DIV_NUMERATOR_BMSK                                    0x7f
#define HWIO_PCIE_GEN3_QHP_COM_RESCODE_DIV_NUM_RESCODE_DIV_NUMERATOR_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_ADDR                                                        (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000f8)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_OFFS                                                        (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000f8)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_ADDR, HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_IN)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_PLLLOCK_RNG_2_BMSK                                                0x80
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_PLLLOCK_RNG_2_SHFT                                                 0x7
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_PLLLOCK_CNT_2_BMSK                                                0x40
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_PLLLOCK_CNT_2_SHFT                                                 0x6
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_PLLLOCK_EN_MUX_BMSK                                               0x20
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_PLLLOCK_EN_MUX_SHFT                                                0x5
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_PLLLOCK_EN_BMSK                                                   0x10
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_PLLLOCK_EN_SHFT                                                    0x4
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_PLLLOCK_RNG_BMSK                                                   0xc
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_PLLLOCK_RNG_SHFT                                                   0x2
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_PLLLOCK_CNT_BMSK                                                   0x3
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_EN_PLLLOCK_CNT_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_ADDR                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000000fc)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_OFFS                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000000fc)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_RMSK                                                              0x3
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_ADDR, HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_IN)
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_BMSK                                           0x2
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_SHFT                                           0x1
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_BYP_PLLLOCK_BMSK                                                  0x1
#define HWIO_PCIE_GEN3_QHP_COM_LOCK_CMP_CFG_BYP_PLLLOCK_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE0_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000100)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE0_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE0_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE0_DEC_START_MODE0_7_0_BMSK                                      0xff
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE0_DEC_START_MODE0_7_0_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE0_ADDR                                                (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000104)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE0_OFFS                                                (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000104)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE0_RMSK                                                       0x1
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE0_DEC_START_MODE0_8_8_BMSK                                   0x1
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE0_DEC_START_MODE0_8_8_SHFT                                   0x0

#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE1_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000108)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE1_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000108)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE1_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE1_DEC_START_MODE1_7_0_BMSK                                      0xff
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE1_DEC_START_MODE1_7_0_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE1_ADDR                                                (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000010c)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE1_OFFS                                                (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000010c)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE1_RMSK                                                       0x1
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE1_DEC_START_MODE1_8_8_BMSK                                   0x1
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE1_DEC_START_MODE1_8_8_SHFT                                   0x0

#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE2_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000110)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE2_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000110)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE2_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE2_DEC_START_MODE2_7_0_BMSK                                      0xff
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MODE2_DEC_START_MODE2_7_0_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE2_ADDR                                                (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000114)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE2_OFFS                                                (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000114)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE2_RMSK                                                       0x1
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE2_DEC_START_MODE2_8_8_BMSK                                   0x1
#define HWIO_PCIE_GEN3_QHP_COM_DEC_START_MSB_MODE2_DEC_START_MODE2_8_8_SHFT                                   0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_ADDR                                                (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000118)
#define HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_OFFS                                                (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000118)
#define HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_RMSK                                                      0x1f
#define HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_BMSK                                0x18
#define HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_SHFT                                 0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_BMSK                                     0x4
#define HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_SHFT                                     0x2
#define HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_BMSK                                 0x2
#define HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_SHFT                                 0x1
#define HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_BMSK                                       0x1
#define HWIO_PCIE_GEN3_QHP_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000011c)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000011c)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_BMSK                           0xff
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_SHFT                            0x0

#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000120)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000120)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_BMSK                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_SHFT                           0x0

#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000124)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000124)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0_RMSK                                                     0xf
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_BMSK                          0xf
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_SHFT                          0x0

#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000128)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000128)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_BMSK                           0xff
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_SHFT                            0x0

#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000012c)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000012c)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_BMSK                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_SHFT                           0x0

#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000130)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000130)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1_RMSK                                                     0xf
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_BMSK                          0xf
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_SHFT                          0x0

#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE2_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000134)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE2_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000134)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE2_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE2_DIV_FRAC_START_MODE2_7_0_BMSK                           0xff
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START1_MODE2_DIV_FRAC_START_MODE2_7_0_SHFT                            0x0

#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE2_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000138)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE2_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000138)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE2_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE2_DIV_FRAC_START_MODE2_15_8_BMSK                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START2_MODE2_DIV_FRAC_START_MODE2_15_8_SHFT                           0x0

#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE2_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000013c)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE2_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000013c)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE2_RMSK                                                     0xf
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE2_DIV_FRAC_START_MODE2_19_16_BMSK                          0xf
#define HWIO_PCIE_GEN3_QHP_COM_DIV_FRAC_START3_MODE2_DIV_FRAC_START_MODE2_19_16_SHFT                          0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL1_ADDR                                                   (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000140)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL1_OFFS                                                   (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000140)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL1_RMSK                                                         0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL1_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_BMSK                                     0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL2_ADDR                                                   (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000144)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL2_OFFS                                                   (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000144)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL2_RMSK                                                          0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL2_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_BMSK                                      0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_INITVAL_ADDR                                                  (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000148)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_INITVAL_OFFS                                                  (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000148)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_INITVAL_RMSK                                                        0xff
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_BMSK                                      0xff
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_ADDR                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000014c)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_OFFS                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000014c)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_RMSK                                                              0xf
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_ADDR, HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_IN)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_P_GAIN_SIGN_FLIP_BMSK                                             0x8
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_P_GAIN_SIGN_FLIP_SHFT                                             0x3
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_BMSK                                        0x4
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_SHFT                                        0x2
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_INTEGLOOP_EN_MUX_BMSK                                             0x2
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_INTEGLOOP_EN_MUX_SHFT                                             0x1
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_INTEGLOOP_EN_BMSK                                                 0x1
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_EN_INTEGLOOP_EN_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000150)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000150)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_BMSK                           0xff
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_SHFT                            0x0

#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE0_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000154)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE0_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000154)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE0_RMSK                                                     0xf
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_BMSK                           0xf
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_SHFT                           0x0

#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000158)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000158)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_BMSK                           0xff
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_SHFT                            0x0

#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE1_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000015c)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE1_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000015c)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE1_RMSK                                                     0xf
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_BMSK                           0xf
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_SHFT                           0x0

#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE2_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000160)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE2_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000160)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE2_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE2_INTEGLOOP_GAIN_MODE2_7_0_BMSK                           0xff
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN0_MODE2_INTEGLOOP_GAIN_MODE2_7_0_SHFT                            0x0

#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE2_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000164)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE2_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000164)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE2_RMSK                                                     0xf
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE2_INTEGLOOP_GAIN_MODE2_11_8_BMSK                           0xf
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_GAIN1_MODE2_INTEGLOOP_GAIN_MODE2_11_8_SHFT                           0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL1_ADDR                                                   (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000168)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL1_OFFS                                                   (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000168)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL1_RMSK                                                         0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL1_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_BMSK                                     0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL2_ADDR                                                   (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000016c)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL2_OFFS                                                   (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000016c)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL2_RMSK                                                          0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL2_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_BMSK                                      0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_ADDR                                                  (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000170)
#define HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_OFFS                                                  (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000170)
#define HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_RMSK                                                         0x3
#define HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_ADDR, HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_RESTRIM_EN_MUX_BMSK                                          0x2
#define HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_RESTRIM_EN_MUX_SHFT                                          0x1
#define HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_RESTRIM_EN_BMSK                                              0x1
#define HWIO_PCIE_GEN3_QHP_COM_RES_TRIM_CONTROL2_RESTRIM_EN_SHFT                                              0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_ADDR                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000174)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_OFFS                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000174)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_BIN_VCOCAL_FORCE_DONE_BMSK                                      0x80
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_BIN_VCOCAL_FORCE_DONE_SHFT                                       0x7
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_VCOCAL_TYPE_SEL_BMSK                                            0x40
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_VCOCAL_TYPE_SEL_SHFT                                             0x6
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_BMSK                                           0x20
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_SHFT                                            0x5
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE2_BMSK                                           0x10
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE2_SHFT                                            0x4
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_BMSK                                            0x8
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_SHFT                                            0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_BMSK                                            0x4
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_SHFT                                            0x2
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_BMSK                                             0x2
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_SHFT                                             0x1
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_BMSK                                                 0x1
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_ADDR                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000178)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_OFFS                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000178)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_RMSK                                                             0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_BMSK                                            0xc0
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_SHFT                                             0x6
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_MAP_LANE_PS0C_BMSK                                               0x30
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_MAP_LANE_PS0C_SHFT                                                0x4
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_MAP_LANE_PS0B_BMSK                                                0xc
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_MAP_LANE_PS0B_SHFT                                                0x2
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_MAP_LANE_PS0A_BMSK                                                0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_MAP_MAP_LANE_PS0A_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE0_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000017c)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE0_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000017c)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE0_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_BMSK                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE0_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000180)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE0_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000180)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE0_RMSK                                                           0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_BMSK                                     0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE1_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000184)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE1_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000184)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE1_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_BMSK                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE1_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000188)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE1_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000188)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE1_RMSK                                                           0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_BMSK                                     0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE2_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000018c)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE2_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000018c)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE2_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE2_PLL_VCOTUNE_MODE2_7_0_BMSK                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE1_MODE2_PLL_VCOTUNE_MODE2_7_0_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE2_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000190)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE2_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000190)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE2_RMSK                                                           0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE2_PLL_VCOTUNE_MODE2_9_8_BMSK                                     0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE2_MODE2_PLL_VCOTUNE_MODE2_9_8_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL1_ADDR                                                  (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000194)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL1_OFFS                                                  (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000194)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL1_RMSK                                                        0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL1_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_BMSK                                   0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL2_ADDR                                                  (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000198)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL2_OFFS                                                  (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000198)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL2_RMSK                                                         0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL2_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_BMSK                                    0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER1_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000019c)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER1_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000019c)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER1_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER1_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_BMSK                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER2_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001a0)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER2_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001a0)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER2_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER2_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_BMSK                                   0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001a4)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001a4)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_RMSK                                                          0x1f
#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_FREEZE_CODE_BMSK                                              0x10
#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_FREEZE_CODE_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_ADC_FROM_ATB_BMSK                                              0x8
#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_ADC_FROM_ATB_SHFT                                              0x3
#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_ADC_ATB_MUXSEL_BMSK                                            0x4
#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_ADC_ATB_MUXSEL_SHFT                                            0x2
#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_ADC_SIGN_POL_FLIP_BMSK                                         0x2
#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_ADC_SIGN_POL_FLIP_SHFT                                         0x1
#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_ADC_EN_BMSK                                                    0x1
#define HWIO_PCIE_GEN3_QHP_COM_ADC_FILTER_CTRL_ADC_EN_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_COM_ADC_CLK_DIV_ADDR                                                        (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001a8)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CLK_DIV_OFFS                                                        (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001a8)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CLK_DIV_RMSK                                                              0x1f
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CLK_DIV_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_ADC_CLK_DIV_ADDR, HWIO_PCIE_GEN3_QHP_COM_ADC_CLK_DIV_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CLK_DIV_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_ADC_CLK_DIV_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CLK_DIV_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_ADC_CLK_DIV_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CLK_DIV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_ADC_CLK_DIV_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_ADC_CLK_DIV_IN)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CLK_DIV_ADC_CLK_DIV_BMSK                                                  0x1f
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CLK_DIV_ADC_CLK_DIV_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT1_STATUS_ADDR                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001ac)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT1_STATUS_OFFS                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001ac)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT1_STATUS_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT1_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT1_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT1_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT1_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT1_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT1_STATUS_ADC_CODE_OUT_7_0_BMSK                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT1_STATUS_ADC_CODE_OUT_7_0_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT2_STATUS_ADDR                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001b0)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT2_STATUS_OFFS                                               (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001b0)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT2_STATUS_RMSK                                                      0x3
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT2_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT2_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT2_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT2_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT2_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT2_STATUS_ADC_CODE_OUT_9_8_BMSK                                     0x3
#define HWIO_PCIE_GEN3_QHP_COM_ADC_CODE_OUT2_STATUS_ADC_CODE_OUT_9_8_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_ADDR                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001b4)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_OFFS                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001b4)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_RMSK                                                               0x7f
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_FREEZEIO_D_BMSK                                                    0x40
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_FREEZEIO_D_SHFT                                                     0x6
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_SWITCH_TO_REFCLK_DONE_BMSK                                         0x20
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_SWITCH_TO_REFCLK_DONE_SHFT                                          0x5
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_SWITCH_TO_CORECLK_DONE_BMSK                                        0x10
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_SWITCH_TO_CORECLK_DONE_SHFT                                         0x4
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_BMSK                                          0x8
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_SHFT                                          0x3
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_PLL_UNLOCKED_BMSK                                                   0x4
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_PLL_UNLOCKED_SHFT                                                   0x2
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_PLL_LOCKED_BMSK                                                     0x2
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_PLL_LOCKED_SHFT                                                     0x1
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_PLL_FREQ_DONE_BMSK                                                  0x1
#define HWIO_PCIE_GEN3_QHP_COM_CMN_STATUS_PLL_FREQ_DONE_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_COM_RESET_SM_STATUS_ADDR                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001b8)
#define HWIO_PCIE_GEN3_QHP_COM_RESET_SM_STATUS_OFFS                                                    (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001b8)
#define HWIO_PCIE_GEN3_QHP_COM_RESET_SM_STATUS_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_COM_RESET_SM_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_RESET_SM_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_COM_RESET_SM_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_RESET_SM_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_RESET_SM_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_RESET_SM_STATUS_RESETSM_BMSK                                                  0xff
#define HWIO_PCIE_GEN3_QHP_COM_RESET_SM_STATUS_RESETSM_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CODE_STATUS_ADDR                                                (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001bc)
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CODE_STATUS_OFFS                                                (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001bc)
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CODE_STATUS_RMSK                                                      0x7f
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CODE_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CODE_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CODE_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CODE_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CODE_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CODE_STATUS_RESTRIM_CODE_BMSK                                         0x7f
#define HWIO_PCIE_GEN3_QHP_COM_RESTRIM_CODE_STATUS_RESTRIM_CODE_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE1_STATUS_ADDR                                                (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001c0)
#define HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE1_STATUS_OFFS                                                (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001c0)
#define HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE1_STATUS_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE1_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE1_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE1_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE1_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE1_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_BMSK                                0xff
#define HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_SHFT                                 0x0

#define HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE2_STATUS_ADDR                                                (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001c4)
#define HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE2_STATUS_OFFS                                                (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001c4)
#define HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE2_STATUS_RMSK                                                       0x3
#define HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE2_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE2_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE2_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE2_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE2_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_BMSK                                 0x3
#define HWIO_PCIE_GEN3_QHP_COM_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_SHFT                                 0x0

#define HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_ADDR                                                            (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001c8)
#define HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_OFFS                                                            (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001c8)
#define HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_RMSK                                                                   0x7
#define HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_BANDGAP_EN_MUX_BMSK                                                    0x4
#define HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_BANDGAP_EN_MUX_SHFT                                                    0x2
#define HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_BANDGAP_EN_BMSK                                                        0x2
#define HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_BANDGAP_EN_SHFT                                                        0x1
#define HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_BANDGAP_BYPASS_BMSK                                                    0x1
#define HWIO_PCIE_GEN3_QHP_COM_BG_CTRL_BANDGAP_BYPASS_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_ADDR                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001cc)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_OFFS                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001cc)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_RMSK                                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_ADDR, HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_VREG_CLK_SRC_SEL_BMSK                                              0xc0
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_VREG_CLK_SRC_SEL_SHFT                                               0x6
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_TSYNC_EN_MUX_BMSK                                                  0x20
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_TSYNC_EN_MUX_SHFT                                                   0x5
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_TSYNC_EN_BMSK                                                      0x10
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_TSYNC_EN_SHFT                                                       0x4
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_BMSK                                            0x8
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_SHFT                                            0x3
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_SYSCLK_TX_SWINGSEL_BMSK                                             0x6
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_SYSCLK_TX_SWINGSEL_SHFT                                             0x1
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_EP_REFCLK_SEL_BMSK                                                  0x1
#define HWIO_PCIE_GEN3_QHP_COM_CLK_SELECT_EP_REFCLK_SEL_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_ADDR                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001d0)
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_OFFS                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001d0)
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_RMSK                                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_ADDR, HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_HSCLK_DIVSEL_MODE1_BMSK                                            0xf0
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_HSCLK_DIVSEL_MODE1_SHFT                                             0x4
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_HSCLK_DIVSEL_MODE0_BMSK                                             0xf
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL1_HSCLK_DIVSEL_MODE0_SHFT                                             0x0

#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL2_ADDR                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001d4)
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL2_OFFS                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001d4)
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL2_RMSK                                                                0xf
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL2_ADDR, HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL2_HSCLK_DIVSEL_MODE2_BMSK                                             0xf
#define HWIO_PCIE_GEN3_QHP_COM_HSCLK_SEL2_HSCLK_DIVSEL_MODE2_SHFT                                             0x0

#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_BINCODE_STATUS_ADDR                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001d8)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_BINCODE_STATUS_OFFS                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001d8)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_BINCODE_STATUS_RMSK                                                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_BINCODE_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_BINCODE_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_BINCODE_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_BINCODE_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_BINCODE_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_BMSK                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_SHFT                                0x0

#define HWIO_PCIE_GEN3_QHP_COM_PLL_ANALOG_ADDR                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001dc)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_ANALOG_OFFS                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001dc)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_ANALOG_RMSK                                                                0x1
#define HWIO_PCIE_GEN3_QHP_COM_PLL_ANALOG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_ANALOG_ADDR, HWIO_PCIE_GEN3_QHP_COM_PLL_ANALOG_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_ANALOG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_PLL_ANALOG_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_ANALOG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_PLL_ANALOG_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_ANALOG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_PLL_ANALOG_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_PLL_ANALOG_IN)
#define HWIO_PCIE_GEN3_QHP_COM_PLL_ANALOG_PLL_ANALOG_BMSK                                                     0x1
#define HWIO_PCIE_GEN3_QHP_COM_PLL_ANALOG_PLL_ANALOG_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_ADDR                                                        (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001e0)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_OFFS                                                        (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001e0)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_ADDR, HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_CORE_CLK_DIV_BMSK                                                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_CORE_CLK_DIV_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_COM_SW_RESET_ADDR                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001e4)
#define HWIO_PCIE_GEN3_QHP_COM_SW_RESET_OFFS                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001e4)
#define HWIO_PCIE_GEN3_QHP_COM_SW_RESET_RMSK                                                                  0x1
#define HWIO_PCIE_GEN3_QHP_COM_SW_RESET_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SW_RESET_ADDR, HWIO_PCIE_GEN3_QHP_COM_SW_RESET_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SW_RESET_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SW_RESET_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SW_RESET_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SW_RESET_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SW_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SW_RESET_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SW_RESET_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SW_RESET_SW_RESET_BMSK                                                         0x1
#define HWIO_PCIE_GEN3_QHP_COM_SW_RESET_SW_RESET_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_ADDR                                                        (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001e8)
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_OFFS                                                        (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001e8)
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_RMSK                                                              0x7f
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_ADDR, HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE2_BMSK                                        0x40
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE2_SHFT                                         0x6
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_BMSK                                        0x20
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_SHFT                                         0x5
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_BMSK                                        0x10
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_SHFT                                         0x4
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_CORECLK_EN_MUX_BMSK                                                0x8
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_CORECLK_EN_MUX_SHFT                                                0x3
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_CORECLK_EN_BMSK                                                    0x4
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_CORECLK_EN_SHFT                                                    0x2
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_AUXCLK_EN_MUX_BMSK                                                 0x2
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_AUXCLK_EN_MUX_SHFT                                                 0x1
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_AUXCLK_EN_BMSK                                                     0x1
#define HWIO_PCIE_GEN3_QHP_COM_CORE_CLK_EN_AUXCLK_EN_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_QHP_COM_C_READY_STATUS_ADDR                                                     (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001ec)
#define HWIO_PCIE_GEN3_QHP_COM_C_READY_STATUS_OFFS                                                     (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001ec)
#define HWIO_PCIE_GEN3_QHP_COM_C_READY_STATUS_RMSK                                                            0x1
#define HWIO_PCIE_GEN3_QHP_COM_C_READY_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_C_READY_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_COM_C_READY_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_C_READY_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_C_READY_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_C_READY_STATUS_C_READY_BMSK                                                    0x1
#define HWIO_PCIE_GEN3_QHP_COM_C_READY_STATUS_C_READY_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_ADDR                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001f0)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_OFFS                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001f0)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_RMSK                                                               0x7f
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_ADDR, HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_BIAS_EN_CTRL_BY_PSM_BMSK                                           0x40
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_BIAS_EN_CTRL_BY_PSM_SHFT                                            0x6
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_SYSCLK_EN_CTRL_BY_PSM_BMSK                                         0x20
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_SYSCLK_EN_CTRL_BY_PSM_SHFT                                          0x5
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_LANE_SYNC_MODE_BMSK                                                0x10
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_LANE_SYNC_MODE_SHFT                                                 0x4
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_PSM_SWITCH_CORECLK_BMSK                                             0x8
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_PSM_SWITCH_CORECLK_SHFT                                             0x3
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_PSM_SWITCH_AUXCLK_BMSK                                              0x4
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_PSM_SWITCH_AUXCLK_SHFT                                              0x2
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_CLKGEN_MODE_BMSK                                                    0x3
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_CLKGEN_MODE_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_ADDR                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001f4)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_OFFS                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001f4)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_RMSK                                                             0x1f
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_ADDR, HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_CMN_VREG_SEL_BMSK                                                0x1c
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_CMN_VREG_SEL_SHFT                                                 0x2
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_PLL_FBCLK_SEL_BMSK                                                0x2
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_PLL_FBCLK_SEL_SHFT                                                0x1
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_CLK_BIAS_REFSEL_BMSK                                              0x1
#define HWIO_PCIE_GEN3_QHP_COM_CMN_CONFIG_2_CLK_BIAS_REFSEL_SHFT                                              0x0

#define HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_ADDR                                                  (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001f8)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_OFFS                                                  (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001f8)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_RMSK                                                         0xf
#define HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_ADDR, HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_BMSK                                      0x8
#define HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_SHFT                                      0x3
#define HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_BMSK                                         0x4
#define HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_SHFT                                         0x2
#define HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_CMN_RATE_CODE_BMSK                                           0x3
#define HWIO_PCIE_GEN3_QHP_COM_CMN_RATE_OVERRIDE_CMN_RATE_CODE_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_ADDR                                                   (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x000001fc)
#define HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_OFFS                                                   (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x000001fc)
#define HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_RMSK                                                         0x3f
#define HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_ADDR, HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_IN)
#define HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE2_BMSK                                 0x30
#define HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE2_SHFT                                  0x4
#define HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_BMSK                                  0xc
#define HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_SHFT                                  0x2
#define HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_BMSK                                  0x3
#define HWIO_PCIE_GEN3_QHP_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_SHFT                                  0x0

#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS0_ADDR                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000200)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS0_OFFS                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000200)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS0_RMSK                                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS0_ADDR, HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS1_ADDR                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000204)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS1_OFFS                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000204)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS1_RMSK                                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS1_ADDR, HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                                0xff
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS2_ADDR                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000208)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS2_OFFS                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000208)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS2_RMSK                                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS2_ADDR, HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS3_ADDR                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000020c)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS3_OFFS                                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000020c)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS3_RMSK                                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS3_ADDR, HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS3_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS3_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS_SEL_ADDR                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000210)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS_SEL_OFFS                                                      (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000210)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS_SEL_RMSK                                                             0xf
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS_SEL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS_SEL_ADDR, HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS_SEL_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS_SEL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS_SEL_IN)
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS_SEL_DEBUG_BUS_SEL_BMSK                                               0xf
#define HWIO_PCIE_GEN3_QHP_COM_DEBUG_BUS_SEL_DEBUG_BUS_SEL_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_ADDR                                                          (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000214)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_OFFS                                                          (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000214)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_RMSK                                                                0x7f
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_ADDR, HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_DIS_CG_RATE_CHANGE_BMSK                                             0x40
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_DIS_CG_RATE_CHANGE_SHFT                                              0x6
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_DIS_CG_SYSGLITCH_BMSK                                               0x20
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_DIS_CG_SYSGLITCH_SHFT                                                0x5
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_PLL_RESET_MUX_BMSK                                                  0x10
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_PLL_RESET_MUX_SHFT                                                   0x4
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_PLL_RESET_BMSK                                                       0x8
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_PLL_RESET_SHFT                                                       0x3
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_PLL_VREG_READY_MUX_BMSK                                              0x4
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_PLL_VREG_READY_MUX_SHFT                                              0x2
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_PLL_VREG_READY_BMSK                                                  0x2
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_PLL_VREG_READY_SHFT                                                  0x1
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_BMSK                                   0x1
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_SHFT                                   0x0

#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_ADDR                                                          (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000218)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_OFFS                                                          (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000218)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_RMSK                                                                0xff
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_ADDR, HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_RSVD_BMSK                                                           0x80
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_RSVD_SHFT                                                            0x7
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_RESCODE_MAX_CAP_BMSK                                                0x7f
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MISC2_RESCODE_MAX_CAP_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1_ADDR                                                  (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000021c)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1_OFFS                                                  (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000021c)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1_RMSK                                                        0xff
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_BMSK                                     0xff
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE2_ADDR                                                  (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000220)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE2_OFFS                                                  (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000220)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE2_RMSK                                                        0xff
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE2_CORE_CLK_DIV_MODE2_BMSK                                     0xff
#define HWIO_PCIE_GEN3_QHP_COM_CORECLK_DIV_MODE2_CORE_CLK_DIV_MODE2_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_COM_CMN_MODE_ADDR                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000224)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MODE_OFFS                                                           (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000224)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MODE_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MODE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CMN_MODE_ADDR, HWIO_PCIE_GEN3_QHP_COM_CMN_MODE_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_CMN_MODE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MODE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_CMN_MODE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_CMN_MODE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_CMN_MODE_IN)
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MODE_CMN_MODE_BMSK                                                        0xff
#define HWIO_PCIE_GEN3_QHP_COM_CMN_MODE_CMN_MODE_SHFT                                                         0x0

#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_ADDR                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000228)
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_OFFS                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000228)
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_RMSK                                                             0x3f
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_ADDR, HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_VREGCLK_DIV_MODE1_BMSK                                           0x38
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_VREGCLK_DIV_MODE1_SHFT                                            0x3
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_VREGCLK_DIV_MODE0_BMSK                                            0x7
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV1_VREGCLK_DIV_MODE0_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV2_ADDR                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000022c)
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV2_OFFS                                                       (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000022c)
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV2_RMSK                                                              0x7
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV2_ADDR, HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV2_VREGCLK_DIV_MODE2_BMSK                                            0x7
#define HWIO_PCIE_GEN3_QHP_COM_VREGCLK_DIV2_VREGCLK_DIV_MODE2_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE0_STATUS_ADDR                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000230)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE0_STATUS_OFFS                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000230)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE0_STATUS_RMSK                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE0_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE0_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE0_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE0_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE0_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE0_STATUS_PSM_VCOCAL_CODE_MODE0_7_0_BMSK                     0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE0_STATUS_PSM_VCOCAL_CODE_MODE0_7_0_SHFT                      0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE0_STATUS_ADDR                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000234)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE0_STATUS_OFFS                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000234)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE0_STATUS_RMSK                                                0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE0_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE0_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE0_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE0_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE0_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE0_STATUS_PSM_VCOCAL_CODE_MODE0_9_8_BMSK                      0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE0_STATUS_PSM_VCOCAL_CODE_MODE0_9_8_SHFT                      0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE1_STATUS_ADDR                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000238)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE1_STATUS_OFFS                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000238)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE1_STATUS_RMSK                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE1_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE1_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE1_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE1_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE1_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE1_STATUS_PSM_VCOCAL_CODE_MODE1_7_0_BMSK                     0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE1_STATUS_PSM_VCOCAL_CODE_MODE1_7_0_SHFT                      0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE1_STATUS_ADDR                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000023c)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE1_STATUS_OFFS                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000023c)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE1_STATUS_RMSK                                                0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE1_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE1_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE1_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE1_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE1_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE1_STATUS_PSM_VCOCAL_CODE_MODE1_9_8_BMSK                      0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE1_STATUS_PSM_VCOCAL_CODE_MODE1_9_8_SHFT                      0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE2_STATUS_ADDR                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000240)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE2_STATUS_OFFS                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000240)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE2_STATUS_RMSK                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE2_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE2_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE2_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE2_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE2_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE2_STATUS_PSM_VCOCAL_CODE_MODE2_7_0_BMSK                     0xff
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE1_MODE2_STATUS_PSM_VCOCAL_CODE_MODE2_7_0_SHFT                      0x0

#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE2_STATUS_ADDR                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000244)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE2_STATUS_OFFS                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000244)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE2_STATUS_RMSK                                                0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE2_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE2_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE2_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE2_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE2_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE2_STATUS_PSM_VCOCAL_CODE_MODE2_9_8_BMSK                      0x3
#define HWIO_PCIE_GEN3_QHP_COM_VCO_CAL_CODE2_MODE2_STATUS_PSM_VCOCAL_CODE_MODE2_9_8_SHFT                      0x0

#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_P_PATH_GAIN_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000248)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_P_PATH_GAIN_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000248)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_P_PATH_GAIN_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_P_PATH_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_P_PATH_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_P_PATH_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_P_PATH_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_P_PATH_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_P_PATH_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_P_PATH_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_P_PATH_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_P_PATH_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_P_PATH_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_P_PATH_GAIN_INTEGLOOP_P_GAIN_BMSK                                   0xff
#define HWIO_PCIE_GEN3_QHP_COM_INTEGLOOP_P_PATH_GAIN_INTEGLOOP_P_GAIN_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000024c)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE0_OFFS                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000024c)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE0_RMSK                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_7_0_BMSK                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_7_0_SHFT                  0x0

#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000250)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE0_OFFS                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000250)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE0_RMSK                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_15_8_BMSK                0xff
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_15_8_SHFT                 0x0

#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000254)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE1_OFFS                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000254)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE1_RMSK                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_7_0_BMSK                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_7_0_SHFT                  0x0

#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000258)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE1_OFFS                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000258)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE1_RMSK                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_15_8_BMSK                0xff
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_15_8_SHFT                 0x0

#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE2_ADDR                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x0000025c)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE2_OFFS                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x0000025c)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE2_RMSK                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE2_BIN_VCOCAL_MEAS_CNT_MODE2_7_0_BMSK                 0xff
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE1_MODE2_BIN_VCOCAL_MEAS_CNT_MODE2_7_0_SHFT                  0x0

#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE2_ADDR                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000260)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE2_OFFS                                         (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000260)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE2_RMSK                                               0xff
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE2_BIN_VCOCAL_MEAS_CNT_MODE2_15_8_BMSK                0xff
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_CMP_CODE2_MODE2_BIN_VCOCAL_MEAS_CNT_MODE2_15_8_SHFT                 0x0

#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000264)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000264)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_ADDR, HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_IN)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_BIN_VCOCAL_HSCLK_SEL_MODE1_BMSK                         0xf0
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_BIN_VCOCAL_HSCLK_SEL_MODE1_SHFT                          0x4
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_BIN_VCOCAL_HSCLK_SEL_MODE0_BMSK                          0xf
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL1_BIN_VCOCAL_HSCLK_SEL_MODE0_SHFT                          0x0

#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL2_ADDR                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE      + 0x00000268)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL2_OFFS                                              (PCIE_GEN3_QHP_COM_HP_PCIE_COM_REG_BASE_OFFS + 0x00000268)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL2_RMSK                                                     0xf
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL2_ADDR, HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL2_RMSK)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL2_IN)
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL2_BIN_VCOCAL_HSCLK_SEL_MODE2_BMSK                          0xf
#define HWIO_PCIE_GEN3_QHP_COM_BIN_VCOCAL_HSCLK_SEL2_BIN_VCOCAL_HSCLK_SEL_MODE2_SHFT                          0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_GEN3_QHP_L0_HP_PCIE_LANE
 *--------------------------------------------------------------------------*/

#define PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE                                                (PCIE_GEN3_PCIE20_WRAPPER_AHB_W_PHY_BASE      + 0x00002800)
#define PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_SIZE                                                0x2F0
#define PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS                                           0x00000000

#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL1_ADDR                                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000000)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL1_OFFS                                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL1_RMSK                                                                0xff
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_ATB_SEL1_ADDR, HWIO_PCIE_GEN3_QHP_L0_ATB_SEL1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_ATB_SEL1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_ATB_SEL1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_ATB_SEL1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_ATB_SEL1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL1_ATB_SEL_7_0_BMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL1_ATB_SEL_7_0_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL2_ADDR                                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000004)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL2_OFFS                                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL2_RMSK                                                                0xff
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_ATB_SEL2_ADDR, HWIO_PCIE_GEN3_QHP_L0_ATB_SEL2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_ATB_SEL2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_ATB_SEL2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_ATB_SEL2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_ATB_SEL2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL2_ATB_SEL_15_8_BMSK                                                   0xff
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL2_ATB_SEL_15_8_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL3_ADDR                                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000008)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL3_OFFS                                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL3_RMSK                                                                 0x1
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_ATB_SEL3_ADDR, HWIO_PCIE_GEN3_QHP_L0_ATB_SEL3_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_ATB_SEL3_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_ATB_SEL3_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_ATB_SEL3_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_ATB_SEL3_IN)
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL3_ATB_SEL_16_16_BMSK                                                   0x1
#define HWIO_PCIE_GEN3_QHP_L0_ATB_SEL3_ATB_SEL_16_16_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_ADDR                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_OFFS                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_RMSK                                                              0x3f
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_ADDR, HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_UFS_MODE_BMSK                                                     0x20
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_UFS_MODE_SHFT                                                      0x5
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_TXVAL_VALID_INIT_BMSK                                             0x10
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_TXVAL_VALID_INIT_SHFT                                              0x4
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_TXVAL_VALID_MUX_BMSK                                               0x8
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_TXVAL_VALID_MUX_SHFT                                               0x3
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_TXVAL_VALID_BMSK                                                   0x4
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_TXVAL_VALID_SHFT                                                   0x2
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_USB3P1_MODE_BMSK                                                   0x2
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_USB3P1_MODE_SHFT                                                   0x1
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_KR_PCIGEN3_MODE_BMSK                                               0x1
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL0_KR_PCIGEN3_MODE_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL1_ADDR                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000010)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL1_OFFS                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL1_RMSK                                                              0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL1_ADDR, HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL1_TX_RESCODE_OFFSET_BMSK                                            0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL1_TX_RESCODE_OFFSET_SHFT                                             0x0

#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_ADDR                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000014)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_OFFS                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_RMSK                                                              0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_ADDR, HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_EQ_BYPASS_BMSK                                                    0x10
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_EQ_BYPASS_SHFT                                                     0x4
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_TX_DRVR_BOOST_EN_BMSK                                              0x8
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_TX_DRVR_BOOST_EN_SHFT                                              0x3
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_TX_DRVR_BOOST_GEAR_BMSK                                            0x7
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_CTRL2_TX_DRVR_BOOST_GEAR_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_ADDR                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000018)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_OFFS                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_RMSK                                                              0xf
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_ADDR, HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_PRE_EN_BMSK                                                       0x8
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_PRE_EN_SHFT                                                       0x3
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_POST_EN_BMSK                                                      0x4
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_POST_EN_SHFT                                                      0x2
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_MAIN_EN_MUX_BMSK                                                  0x2
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_MAIN_EN_MUX_SHFT                                                  0x1
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_MAIN_EN_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_TAP_EN_MAIN_EN_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_RMSK                                                            0x7f
#define HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_ADDR, HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_IN)
#define HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_TX_MARGINING_MUX_BMSK                                           0x40
#define HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_TX_MARGINING_MUX_SHFT                                            0x6
#define HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_TX_MARGINING_BMSK                                               0x3f
#define HWIO_PCIE_GEN3_QHP_L0_TX_MARGINING_TX_MARGINING_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L0_TX_PRE_ADDR                                                            (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000020)
#define HWIO_PCIE_GEN3_QHP_L0_TX_PRE_OFFS                                                            (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_GEN3_QHP_L0_TX_PRE_RMSK                                                                  0x7f
#define HWIO_PCIE_GEN3_QHP_L0_TX_PRE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_TX_PRE_ADDR, HWIO_PCIE_GEN3_QHP_L0_TX_PRE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_TX_PRE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_TX_PRE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_TX_PRE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_TX_PRE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_TX_PRE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_TX_PRE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_TX_PRE_IN)
#define HWIO_PCIE_GEN3_QHP_L0_TX_PRE_TX_PRE_MUX_BMSK                                                       0x40
#define HWIO_PCIE_GEN3_QHP_L0_TX_PRE_TX_PRE_MUX_SHFT                                                        0x6
#define HWIO_PCIE_GEN3_QHP_L0_TX_PRE_TX_PRE_BMSK                                                           0x3f
#define HWIO_PCIE_GEN3_QHP_L0_TX_PRE_TX_PRE_SHFT                                                            0x0

#define HWIO_PCIE_GEN3_QHP_L0_TX_POST_ADDR                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000024)
#define HWIO_PCIE_GEN3_QHP_L0_TX_POST_OFFS                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_GEN3_QHP_L0_TX_POST_RMSK                                                                 0x7f
#define HWIO_PCIE_GEN3_QHP_L0_TX_POST_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_TX_POST_ADDR, HWIO_PCIE_GEN3_QHP_L0_TX_POST_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_TX_POST_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_TX_POST_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_TX_POST_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_TX_POST_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_TX_POST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_TX_POST_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_TX_POST_IN)
#define HWIO_PCIE_GEN3_QHP_L0_TX_POST_TX_POST_MUX_BMSK                                                     0x40
#define HWIO_PCIE_GEN3_QHP_L0_TX_POST_TX_POST_MUX_SHFT                                                      0x6
#define HWIO_PCIE_GEN3_QHP_L0_TX_POST_TX_POST_BMSK                                                         0x3f
#define HWIO_PCIE_GEN3_QHP_L0_TX_POST_TX_POST_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN1_ADDR                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000028)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN1_OFFS                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN1_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN1_ADDR, HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN1_BIST_PATTERN_7_0_BMSK                                          0xff
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN1_BIST_PATTERN_7_0_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN2_ADDR                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN2_OFFS                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN2_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN2_ADDR, HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN2_BIST_PATTERN_15_8_BMSK                                         0xff
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN2_BIST_PATTERN_15_8_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN3_ADDR                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000030)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN3_OFFS                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN3_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN3_ADDR, HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN3_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN3_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN3_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN3_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN3_IN)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN3_BIST_PATTERN_23_16_BMSK                                        0xff
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN3_BIST_PATTERN_23_16_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN4_ADDR                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000034)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN4_OFFS                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN4_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN4_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN4_ADDR, HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN4_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN4_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN4_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN4_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN4_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN4_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN4_IN)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN4_BIST_PATTERN_31_24_BMSK                                        0xff
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN4_BIST_PATTERN_31_24_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN5_ADDR                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000038)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN5_OFFS                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN5_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN5_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN5_ADDR, HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN5_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN5_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN5_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN5_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN5_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN5_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN5_IN)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN5_BIST_PATTERN_39_32_BMSK                                        0xff
#define HWIO_PCIE_GEN3_QHP_L0_BIST_PATTERN5_BIST_PATTERN_39_32_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_ADDR                                             (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_OFFS                                             (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_RMSK                                                   0xff
#define HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_ADDR, HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_IN)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_BIST_RX_PRBS_SWAP_BMSK                                 0x80
#define HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_BIST_RX_PRBS_SWAP_SHFT                                  0x7
#define HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_BIST_TX_PRBS_SWAP_BMSK                                 0x40
#define HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_BIST_TX_PRBS_SWAP_SHFT                                  0x6
#define HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_BIST_LANE_NUMBER_BMSK                                  0x30
#define HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_BIST_LANE_NUMBER_SHFT                                   0x4
#define HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_BISTMODE_BMSK                                           0xf
#define HWIO_PCIE_GEN3_QHP_L0_BIST_MODE_LANENO_SWAP_BISTMODE_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_ADDR                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000040)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_OFFS                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_RMSK                                                 0xf
#define HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_ADDR, HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_IN)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_BIST_AUXMODE_BMSK                                    0x8
#define HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_BIST_AUXMODE_SHFT                                    0x3
#define HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_BIST_ERR_INJECT_BMSK                                 0x4
#define HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_BIST_ERR_INJECT_SHFT                                 0x2
#define HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_BIST_INVERT_TX_BMSK                                  0x2
#define HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_BIST_INVERT_TX_SHFT                                  0x1
#define HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_BIST_INVERT_RX_BMSK                                  0x1
#define HWIO_PCIE_GEN3_QHP_L0_BIST_INV_ERR_INJ_AUXMODE_BIST_INVERT_RX_SHFT                                  0x0

#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED1_ADDR                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000044)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED1_OFFS                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED1_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED1_ADDR, HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED1_PRBS_SEED_7_0_BMSK                                                0xff
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED1_PRBS_SEED_7_0_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED2_ADDR                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000048)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED2_OFFS                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000048)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED2_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED2_ADDR, HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED2_PRBS_SEED_15_8_BMSK                                               0xff
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED2_PRBS_SEED_15_8_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED3_ADDR                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED3_OFFS                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED3_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED3_ADDR, HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED3_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED3_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED3_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED3_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED3_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED3_PRBS_SEED_23_16_BMSK                                              0xff
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED3_PRBS_SEED_23_16_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED4_ADDR                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000050)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED4_OFFS                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED4_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED4_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED4_ADDR, HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED4_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED4_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED4_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED4_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED4_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED4_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED4_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED4_PRBS_SEED_31_24_BMSK                                              0xff
#define HWIO_PCIE_GEN3_QHP_L0_PRBS_SEED4_PRBS_SEED_31_24_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH1_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000054)
#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH1_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH1_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH1_ADDR, HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH1_PERL_LENGTH_7_0_BMSK                                            0xff
#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH1_PERL_LENGTH_7_0_SHFT                                             0x0

#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH2_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000058)
#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH2_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH2_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH2_ADDR, HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH2_PERL_LENGTH_15_8_BMSK                                           0xff
#define HWIO_PCIE_GEN3_QHP_L0_PERL_LENGTH2_PERL_LENGTH_15_8_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L0_RCV_DETECT_LVL_ADDR                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_GEN3_QHP_L0_RCV_DETECT_LVL_OFFS                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_GEN3_QHP_L0_RCV_DETECT_LVL_RMSK                                                           0x7
#define HWIO_PCIE_GEN3_QHP_L0_RCV_DETECT_LVL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RCV_DETECT_LVL_ADDR, HWIO_PCIE_GEN3_QHP_L0_RCV_DETECT_LVL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RCV_DETECT_LVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RCV_DETECT_LVL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RCV_DETECT_LVL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RCV_DETECT_LVL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RCV_DETECT_LVL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RCV_DETECT_LVL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RCV_DETECT_LVL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RCV_DETECT_LVL_RECDETECT_LVL_BMSK                                             0x7
#define HWIO_PCIE_GEN3_QHP_L0_RCV_DETECT_LVL_RECDETECT_LVL_SHFT                                             0x0

#define HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000060)
#define HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_RMSK                                                            0x3f
#define HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_ADDR, HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_IN)
#define HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_TX_BAND_MODE2_BMSK                                              0x30
#define HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_TX_BAND_MODE2_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_TX_BAND_MODE1_BMSK                                               0xc
#define HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_TX_BAND_MODE1_SHFT                                               0x2
#define HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_TX_BAND_MODE0_BMSK                                               0x3
#define HWIO_PCIE_GEN3_QHP_L0_TX_BAND_MODE_TX_BAND_MODE0_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_ADDR                                                         (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000064)
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_OFFS                                                         (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_RMSK                                                               0x7f
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_ADDR, HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_IN)
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_SERDES_MODE_BMSK                                                   0x40
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_SERDES_MODE_SHFT                                                    0x6
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_LANE_SYNC_MODE_BMSK                                                0x20
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_LANE_SYNC_MODE_SHFT                                                 0x5
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_LANE_MODE_4_0_BMSK                                                 0x1f
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_LANE_MODE_4_0_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_2_ADDR                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000068)
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_2_OFFS                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000068)
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_2_RMSK                                                             0x1f
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_2_ADDR, HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_2_LANE_MODE_9_5_BMSK                                               0x1f
#define HWIO_PCIE_GEN3_QHP_L0_LANE_MODE_2_LANE_MODE_9_5_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_ADDR                                                            (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000006c)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_OFFS                                                            (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000006c)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_RMSK                                                                  0xff
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_LPB_EN_ADDR, HWIO_PCIE_GEN3_QHP_L0_LPB_EN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_LPB_EN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_LPB_EN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_LPB_EN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_LPB_EN_IN)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_TX_RCLK_LPB_EN_MUX_BMSK                                               0x80
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_TX_RCLK_LPB_EN_MUX_SHFT                                                0x7
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_TX_RCLK_LPB_EN_BMSK                                                   0x40
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_TX_RCLK_LPB_EN_SHFT                                                    0x6
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_EN_SERLPB_MUX_BMSK                                                    0x20
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_EN_SERLPB_MUX_SHFT                                                     0x5
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_EN_SERLPB_BMSK                                                        0x10
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_EN_SERLPB_SHFT                                                         0x4
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_PAR_LPB_EN_MUX_BMSK                                                    0x8
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_PAR_LPB_EN_MUX_SHFT                                                    0x3
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_PAR_LPB_EN_BMSK                                                        0x4
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_PAR_LPB_EN_SHFT                                                        0x2
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_EN_RCLK_LPB_MUX_BMSK                                                   0x2
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_EN_RCLK_LPB_MUX_SHFT                                                   0x1
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_EN_RCLK_LPB_BMSK                                                       0x1
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN_EN_RCLK_LPB_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_ADDR                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000070)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_OFFS                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000070)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_RMSK                                                                  0x3
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_ADDR, HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_EN_LINELPB_MUX_BMSK                                                   0x2
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_EN_LINELPB_MUX_SHFT                                                   0x1
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_EN_LINELPB_BMSK                                                       0x1
#define HWIO_PCIE_GEN3_QHP_L0_LPB_EN1_EN_LINELPB_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_ADDR                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000074)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_OFFS                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000074)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_RMSK                                                                  0xf
#define HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_ADDR, HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_LINE_LPB_MAPTO_PAR_OR_LINE_BMSK                                       0x8
#define HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_LINE_LPB_MAPTO_PAR_OR_LINE_SHFT                                       0x3
#define HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_RCLK_LPB_SEL_BMSK                                                     0x7
#define HWIO_PCIE_GEN3_QHP_L0_LPB_SEL_RCLK_LPB_SEL_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_ADDR                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000078)
#define HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_OFFS                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000078)
#define HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_RMSK                                               0xf
#define HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_ADDR, HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                                   0x8
#define HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                                   0x3
#define HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                                       0x4
#define HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                                       0x2
#define HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_EN_RECDETECT_MUX_BMSK                              0x2
#define HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_EN_RECDETECT_MUX_SHFT                              0x1
#define HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_EN_RECDETECT_BMSK                                  0x1
#define HWIO_PCIE_GEN3_QHP_L0_PARRATE_REC_DETECT_IDLE_EN_EN_RECDETECT_SHFT                                  0x0

#define HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_ADDR                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000007c)
#define HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_OFFS                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000007c)
#define HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_RMSK                                                           0x3f
#define HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_ADDR, HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_PARALLEL_RATE_MODE2_BMSK                                       0x30
#define HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_PARALLEL_RATE_MODE2_SHFT                                        0x4
#define HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_PARALLEL_RATE_MODE1_BMSK                                        0xc
#define HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_PARALLEL_RATE_MODE1_SHFT                                        0x2
#define HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_PARALLEL_RATE_MODE0_BMSK                                        0x3
#define HWIO_PCIE_GEN3_QHP_L0_PARALLEL_RATE_PARALLEL_RATE_MODE0_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_ADDR                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000080)
#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_OFFS                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000080)
#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_RMSK                                                           0x1f
#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_ADDR, HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_IN)
#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_CLKBUF_EN_SW_MUX_BMSK                                          0x10
#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_CLKBUF_EN_SW_MUX_SHFT                                           0x4
#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_CLKBUF_EN_SW_BMSK                                               0x8
#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_CLKBUF_EN_SW_SHFT                                               0x3
#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_CLKBUF_EN_PS2_BMSK                                              0x4
#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_CLKBUF_EN_PS2_SHFT                                              0x2
#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_CLKBUF_EN_PS1B_BMSK                                             0x2
#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_CLKBUF_EN_PS1B_SHFT                                             0x1
#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_CLKBUF_EN_PS1A_BMSK                                             0x1
#define HWIO_PCIE_GEN3_QHP_L0_CLKBUF_ENABLE_CLKBUF_EN_PS1A_SHFT                                             0x0

#define HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_ADDR                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000084)
#define HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_OFFS                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000084)
#define HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_RMSK                                                           0x3
#define HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_ADDR, HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                                        0x2
#define HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                                        0x1
#define HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                            0x1
#define HWIO_PCIE_GEN3_QHP_L0_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_ADDR                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000088)
#define HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_OFFS                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000088)
#define HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_RMSK                                                        0xf
#define HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_ADDR, HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_MUX_BMSK                                      0x8
#define HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_MUX_SHFT                                      0x3
#define HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_BMSK                                          0x4
#define HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_SHFT                                          0x2
#define HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_SERDES_BYP_EN_MUX_BMSK                                      0x2
#define HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_SERDES_BYP_EN_MUX_SHFT                                      0x1
#define HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_SERDES_BYP_EN_BMSK                                          0x1
#define HWIO_PCIE_GEN3_QHP_L0_SERDES_BYP_EN_OUT_SERDES_BYP_EN_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_ADDR                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000008c)
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_OFFS                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000008c)
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_RMSK                                        0xff
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_ADDR, HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_IN)
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TCLK_EN_MUX_BMSK                            0x80
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TCLK_EN_MUX_SHFT                             0x7
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TCLK_EN_BMSK                                0x40
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TCLK_EN_SHFT                                 0x6
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_HIGHZ_MUX_BMSK                           0x20
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_HIGHZ_MUX_SHFT                            0x5
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_HIGHZ_BMSK                               0x10
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_HIGHZ_SHFT                                0x4
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                 0x8
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                 0x3
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TRANSCEIVER_BIAS_EN_BMSK                     0x4
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TRANSCEIVER_BIAS_EN_SHFT                     0x2
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_EN_MUX_BMSK                               0x2
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_EN_MUX_SHFT                               0x1
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_EN_BMSK                                   0x1
#define HWIO_PCIE_GEN3_QHP_L0_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_EN_SHFT                                   0x0

#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_ADDR                                                         (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000090)
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_OFFS                                                         (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_RMSK                                                               0x7f
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_ADDR, HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_RX_RESET_MUX_BMSK                                                  0x40
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_RX_RESET_MUX_SHFT                                                   0x6
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_RX_RESET_BMSK                                                      0x20
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_RX_RESET_SHFT                                                       0x5
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_JITTERGEN_RESET_BMSK                                               0x10
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_JITTERGEN_RESET_SHFT                                                0x4
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_CDR_RESET_BMSK                                                      0x8
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_CDR_RESET_SHFT                                                      0x3
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_TXBIST_RESET_BMSK                                                   0x4
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_TXBIST_RESET_SHFT                                                   0x2
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_RXBIST_RESET_BMSK                                                   0x2
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_RXBIST_RESET_SHFT                                                   0x1
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_SW_RESET_BMSK                                                       0x1
#define HWIO_PCIE_GEN3_QHP_L0_RESET_GEN_SW_RESET_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000094)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_RMSK                                                            0x7f
#define HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_ADDR, HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_DEBUG_CLK_SEL_BMSK                                              0x60
#define HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_DEBUG_CLK_SEL_SHFT                                               0x5
#define HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_DEBUGBUS_SEL_BMSK                                               0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DEBUGBUS_SEL_DEBUGBUS_SEL_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_ADDR                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000098)
#define HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_OFFS                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000098)
#define HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_RMSK                                                       0x7
#define HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_ADDR, HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_DISABLE_CLKGATE_FUNCTIONAL_BMSK                            0x4
#define HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_DISABLE_CLKGATE_FUNCTIONAL_SHFT                            0x2
#define HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_DISABLE_B2T_CLKGATE_BMSK                                   0x2
#define HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_DISABLE_B2T_CLKGATE_SHFT                                   0x1
#define HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_DISABLE_CLKGATE_BMSK                                       0x1
#define HWIO_PCIE_GEN3_QHP_L0_DISABLE_CLK_GATING_DISABLE_CLKGATE_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_ADDR                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000009c)
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_OFFS                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000009c)
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_ADDR, HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_IN)
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_TSYNC_REQ_BMSK                                                0x80
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_TSYNC_REQ_SHFT                                                 0x7
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_CMN_RXCLK_EN_BMSK                                             0x40
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_CMN_RXCLK_EN_SHFT                                              0x6
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_CMN_TXCLK_EN_BMSK                                             0x20
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_CMN_TXCLK_EN_SHFT                                              0x5
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_LANE_READY_BMSK                                               0x10
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_LANE_READY_SHFT                                                0x4
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_CMN_RATE_BMSK                                                  0xc
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_CMN_RATE_SHFT                                                  0x2
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_CMN_EN_BMSK                                                    0x2
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_CMN_EN_SHFT                                                    0x1
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_CMN_START_BMSK                                                 0x1
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD0_CMN_START_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_ADDR                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_OFFS                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_ADDR, HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_PWR_STATE_UPDATE_MUX_BMSK                                     0x80
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_PWR_STATE_UPDATE_MUX_SHFT                                      0x7
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_PWR_STATE_UPDATE_BMSK                                         0x40
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_PWR_STATE_UPDATE_SHFT                                          0x6
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_PWR_STATE_BMSK                                                0x3c
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_PWR_STATE_SHFT                                                 0x2
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_CMN_RATE_UPDATE_BMSK                                           0x2
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_CMN_RATE_UPDATE_SHFT                                           0x1
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_CTRL_OUT_MUX_BMSK                                              0x1
#define HWIO_PCIE_GEN3_QHP_L0_CTRL_OUT_OVRD1_CTRL_OUT_MUX_SHFT                                              0x0

#define HWIO_PCIE_GEN3_QHP_L0_BIST_STATUS_ADDR                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000a4)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_STATUS_OFFS                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000a4)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_STATUS_RMSK                                                              0xf
#define HWIO_PCIE_GEN3_QHP_L0_BIST_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L0_BIST_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_STATUS_BIST_TOGGLE_STATUS_BMSK                                           0x8
#define HWIO_PCIE_GEN3_QHP_L0_BIST_STATUS_BIST_TOGGLE_STATUS_SHFT                                           0x3
#define HWIO_PCIE_GEN3_QHP_L0_BIST_STATUS_BIST_SYNC_STATUS_BMSK                                             0x4
#define HWIO_PCIE_GEN3_QHP_L0_BIST_STATUS_BIST_SYNC_STATUS_SHFT                                             0x2
#define HWIO_PCIE_GEN3_QHP_L0_BIST_STATUS_BIST_MATCH_STATUS_BMSK                                            0x2
#define HWIO_PCIE_GEN3_QHP_L0_BIST_STATUS_BIST_MATCH_STATUS_SHFT                                            0x1
#define HWIO_PCIE_GEN3_QHP_L0_BIST_STATUS_BIST_ERR_STATUS_BMSK                                              0x1
#define HWIO_PCIE_GEN3_QHP_L0_BIST_STATUS_BIST_ERR_STATUS_SHFT                                              0x0

#define HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT1_STATUS_ADDR                                              (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000a8)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT1_STATUS_OFFS                                              (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000a8)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT1_STATUS_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT1_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT1_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT1_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT1_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT1_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT1_STATUS_BIST_ERR_CNT_7_0_BMSK                                   0xff
#define HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT1_STATUS_BIST_ERR_CNT_7_0_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT2_STATUS_ADDR                                              (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000ac)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT2_STATUS_OFFS                                              (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000ac)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT2_STATUS_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT2_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT2_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT2_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT2_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT2_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT2_STATUS_BIST_ERR_CNT_15_8_BMSK                                  0xff
#define HWIO_PCIE_GEN3_QHP_L0_BIST_ERR_CNT2_STATUS_BIST_ERR_CNT_15_8_SHFT                                   0x0

#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS1_ADDR                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000b0)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS1_OFFS                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000b0)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS1_RMSK                                                       0xff
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS1_ADDR, HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS1_DEBUG_BUS_7_0_BMSK                                         0xff
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS1_DEBUG_BUS_7_0_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS2_ADDR                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000b4)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS2_OFFS                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000b4)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS2_RMSK                                                       0xff
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS2_ADDR, HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS2_DEBUG_BUS_15_8_BMSK                                        0xff
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS2_DEBUG_BUS_15_8_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS3_ADDR                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000b8)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS3_OFFS                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000b8)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS3_RMSK                                                       0xff
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS3_ADDR, HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS3_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS3_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS3_DEBUG_BUS_23_16_BMSK                                       0xff
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS3_DEBUG_BUS_23_16_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS4_ADDR                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000bc)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS4_OFFS                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000bc)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS4_RMSK                                                       0xff
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS4_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS4_ADDR, HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS4_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS4_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS4_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS4_DEBUG_BUS_31_24_BMSK                                       0xff
#define HWIO_PCIE_GEN3_QHP_L0_DEBUG_BUS_STATUS4_DEBUG_BUS_31_24_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_ADDR                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000c0)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_OFFS                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000c0)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_CML_GEAR_MODE0_BMSK                                           0x38
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_CML_GEAR_MODE0_SHFT                                            0x3
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_CML2CMOS_IBOOST_MODE0_BMSK                                     0x7
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE0_CML2CMOS_IBOOST_MODE0_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_ADDR                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000c4)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_OFFS                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000c4)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_CML_GEAR_MODE1_BMSK                                           0x38
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_CML_GEAR_MODE1_SHFT                                            0x3
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_CML2CMOS_IBOOST_MODE1_BMSK                                     0x7
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE1_CML2CMOS_IBOOST_MODE1_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_ADDR                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000c8)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_OFFS                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000c8)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_CML_GEAR_MODE2_BMSK                                           0x38
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_CML_GEAR_MODE2_SHFT                                            0x3
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_CML2CMOS_IBOOST_MODE2_BMSK                                     0x7
#define HWIO_PCIE_GEN3_QHP_L0_CML_CTRL_MODE2_CML2CMOS_IBOOST_MODE2_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE0_ADDR                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000cc)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE0_OFFS                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000cc)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE0_RMSK                                                        0x7
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE0_PREAMPGEAR_MODE0_BMSK                                       0x7
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE0_PREAMPGEAR_MODE0_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1_ADDR                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000d0)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1_OFFS                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000d0)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1_RMSK                                                        0x7
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1_PREAMPGEAR_MODE1_BMSK                                       0x7
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE1_PREAMPGEAR_MODE1_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2_ADDR                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000d4)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2_OFFS                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000d4)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2_RMSK                                                        0x7
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2_PREAMPGEAR_MODE2_BMSK                                       0x7
#define HWIO_PCIE_GEN3_QHP_L0_PREAMP_CTRL_MODE2_PREAMPGEAR_MODE2_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000d8)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000d8)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_MIXER_LOADB_MODE0_BMSK                                      0x3c
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_MIXER_LOADB_MODE0_SHFT                                       0x2
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_MIXER_DATARATE_MODE0_BMSK                                    0x3
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE0_MIXER_DATARATE_MODE0_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000dc)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000dc)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_MIXER_LOADB_MODE1_BMSK                                      0x3c
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_MIXER_LOADB_MODE1_SHFT                                       0x2
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_MIXER_DATARATE_MODE1_BMSK                                    0x3
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE1_MIXER_DATARATE_MODE1_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000e0)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000e0)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_MIXER_LOADB_MODE2_BMSK                                      0x3c
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_MIXER_LOADB_MODE2_SHFT                                       0x2
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_MIXER_DATARATE_MODE2_BMSK                                    0x3
#define HWIO_PCIE_GEN3_QHP_L0_MIXER_CTRL_MODE2_MIXER_DATARATE_MODE2_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH1_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000e4)
#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH1_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000e4)
#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH1_RMSK                                                            0x1f
#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH1_ADDR, HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH1_MAIN_THRESH1_BMSK                                               0x1f
#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH1_MAIN_THRESH1_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH2_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000e8)
#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH2_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000e8)
#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH2_RMSK                                                            0x1f
#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH2_ADDR, HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH2_MAIN_THRESH2_BMSK                                               0x1f
#define HWIO_PCIE_GEN3_QHP_L0_MAIN_THRESH2_MAIN_THRESH2_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH1_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000ec)
#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH1_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000ec)
#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH1_RMSK                                                            0x1f
#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_POST_THRESH1_ADDR, HWIO_PCIE_GEN3_QHP_L0_POST_THRESH1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_POST_THRESH1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_POST_THRESH1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_POST_THRESH1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_POST_THRESH1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH1_POST_THRESH1_BMSK                                               0x1f
#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH1_POST_THRESH1_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH2_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000f0)
#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH2_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000f0)
#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH2_RMSK                                                            0x1f
#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_POST_THRESH2_ADDR, HWIO_PCIE_GEN3_QHP_L0_POST_THRESH2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_POST_THRESH2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_POST_THRESH2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_POST_THRESH2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_POST_THRESH2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH2_POST_THRESH2_BMSK                                               0x1f
#define HWIO_PCIE_GEN3_QHP_L0_POST_THRESH2_POST_THRESH2_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH1_ADDR                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000f4)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH1_OFFS                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000f4)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH1_RMSK                                                             0x3f
#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH1_ADDR, HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH1_PRE_THRESH1_BMSK                                                 0x3f
#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH1_PRE_THRESH1_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH2_ADDR                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000f8)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH2_OFFS                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000f8)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH2_RMSK                                                             0x3f
#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH2_ADDR, HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH2_PRE_THRESH2_BMSK                                                 0x3f
#define HWIO_PCIE_GEN3_QHP_L0_PRE_THRESH2_PRE_THRESH2_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE_ADDR                                                   (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000000fc)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE_OFFS                                                   (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000fc)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE_RMSK                                                         0x3f
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE_ADDR, HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE_IN)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE_CTLE_THRESH_DFE_BMSK                                         0x3f
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_DFE_CTLE_THRESH_DFE_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_VGA_THRESH_DFE_ADDR                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000100)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_THRESH_DFE_OFFS                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_THRESH_DFE_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_QHP_L0_VGA_THRESH_DFE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_VGA_THRESH_DFE_ADDR, HWIO_PCIE_GEN3_QHP_L0_VGA_THRESH_DFE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_THRESH_DFE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_VGA_THRESH_DFE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_THRESH_DFE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_VGA_THRESH_DFE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_THRESH_DFE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_VGA_THRESH_DFE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_VGA_THRESH_DFE_IN)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_THRESH_DFE_VGA_THRESH_DFE_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_QHP_L0_VGA_THRESH_DFE_VGA_THRESH_DFE_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_ADDR                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000104)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_OFFS                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000104)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_RMSK                                                             0xff
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_ADDR, HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_IN)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_CTLE_MODE_BMSK                                                   0xc0
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_CTLE_MODE_SHFT                                                    0x6
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_CTLE_THRESH_BMSK                                                 0x3f
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_THRESH_CTLE_THRESH_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000108)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000108)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_ADDR, HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_DFE_FREEZE_EN_MUX_BMSK                                          0x80
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_DFE_FREEZE_EN_MUX_SHFT                                           0x7
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_FREEZE_DFE_BMSK                                                 0x40
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_FREEZE_DFE_SHFT                                                  0x6
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_TXADAPTSW_EN_BMSK                                               0x20
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_TXADAPTSW_EN_SHFT                                                0x5
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_DFE_EN_MODE2_BMSK                                               0x10
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_DFE_EN_MODE2_SHFT                                                0x4
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_DFE_EN_MODE1_BMSK                                                0x8
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_DFE_EN_MODE1_SHFT                                                0x3
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_DFE_EN_MODE0_BMSK                                                0x4
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_DFE_EN_MODE0_SHFT                                                0x2
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_RXEQ_GLB_ADAPT_MODE_BMSK                                         0x3
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN0_RXEQ_GLB_ADAPT_MODE_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000010c)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000010c)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_RMSK                                                            0x7f
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_ADDR, HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_DFE_TRACKING_EN_MUX_BMSK                                        0x40
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_DFE_TRACKING_EN_MUX_SHFT                                         0x6
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_DFE_TAP5_EN_BMSK                                                0x20
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_DFE_TAP5_EN_SHFT                                                 0x5
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_DFE_TAP4_EN_BMSK                                                0x10
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_DFE_TAP4_EN_SHFT                                                 0x4
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_DFE_TAP3_EN_BMSK                                                 0x8
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_DFE_TAP3_EN_SHFT                                                 0x3
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_DFE_TAP2_EN_BMSK                                                 0x4
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_DFE_TAP2_EN_SHFT                                                 0x2
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_DFE_TAP1_EN_BMSK                                                 0x2
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_DFE_TAP1_EN_SHFT                                                 0x1
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_VGA_ADAPT_EN_BMSK                                                0x1
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN1_VGA_ADAPT_EN_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000110)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000110)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_ADDR, HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_FORCE_DFE_TAP_EN_BMSK                                           0x80
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_FORCE_DFE_TAP_EN_SHFT                                            0x7
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_DFE_TRAIN_EN_MUX_BMSK                                           0x40
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_DFE_TRAIN_EN_MUX_SHFT                                            0x6
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_DFE_TRAIN_EN_BMSK                                               0x20
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_DFE_TRAIN_EN_SHFT                                                0x5
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_EDAC_ADAPT_EN_BMSK                                              0x10
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_EDAC_ADAPT_EN_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_PHPRE_ADAPT_EN_BMSK                                              0x8
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_PHPRE_ADAPT_EN_SHFT                                              0x3
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_AMPPRE_ADAPT_EN_BMSK                                             0x4
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_AMPPRE_ADAPT_EN_SHFT                                             0x2
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_OFFSET_ADAPT_EN_BMSK                                             0x2
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_OFFSET_ADAPT_EN_SHFT                                             0x1
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_EQ_ADAPT_EN_BMSK                                                 0x1
#define HWIO_PCIE_GEN3_QHP_L0_RXENGINE_EN2_EQ_ADAPT_EN_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME_ADDR                                                   (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000114)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME_OFFS                                                   (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000114)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME_RMSK                                                         0x7f
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME_ADDR, HWIO_PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME_IN)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME_CTLE_TRAIN_TIME_BMSK                                         0x7f
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_TRAIN_TIME_CTLE_TRAIN_TIME_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000118)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000118)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME_ADDR, HWIO_PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME_IN)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME_CTLE_DFE_OVRLP_TIME_BMSK                                 0xff
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_DFE_OVRLP_TIME_CTLE_DFE_OVRLP_TIME_SHFT                                  0x0

#define HWIO_PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000011c)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000011c)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME_RMSK                                                         0xf
#define HWIO_PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME_ADDR, HWIO_PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME_DFE_REFRESH_TIME_BMSK                                        0xf
#define HWIO_PCIE_GEN3_QHP_L0_DFE_REFRESH_TIME_DFE_REFRESH_TIME_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME_ADDR                                                   (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000120)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME_OFFS                                                   (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000120)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME_RMSK                                                         0xff
#define HWIO_PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME_ADDR, HWIO_PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME_DFE_ENABLE_TIME_BMSK                                         0xff
#define HWIO_PCIE_GEN3_QHP_L0_DFE_ENABLE_TIME_DFE_ENABLE_TIME_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_ADDR                                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000124)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_OFFS                                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000124)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_RMSK                                                                0xff
#define HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_VGA_GAIN_TRACKING_BMSK                                              0xf0
#define HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_VGA_GAIN_TRACKING_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_VGA_GAIN_TRAINING_BMSK                                               0xf
#define HWIO_PCIE_GEN3_QHP_L0_VGA_GAIN_VGA_GAIN_TRAINING_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_ADDR                                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000128)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_OFFS                                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000128)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_RMSK                                                                0xff
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_DFE_GAIN_TRACKING_BMSK                                              0xf0
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_DFE_GAIN_TRACKING_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_DFE_GAIN_TRAINING_BMSK                                               0xf
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_DFE_GAIN_TRAINING_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_ADDR                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000012c)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_OFFS                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000012c)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_RMSK                                                           0x3f
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_ADDR, HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_VGA_GAIN_SIGN_BMSK                                             0x20
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_VGA_GAIN_SIGN_SHFT                                              0x5
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_DFE_TAP5_GAIN_SIGN_BMSK                                        0x10
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_DFE_TAP5_GAIN_SIGN_SHFT                                         0x4
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_DFE_TAP4_GAIN_SIGN_BMSK                                         0x8
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_DFE_TAP4_GAIN_SIGN_SHFT                                         0x3
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_DFE_TAP3_GAIN_SIGN_BMSK                                         0x4
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_DFE_TAP3_GAIN_SIGN_SHFT                                         0x2
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_DFE_TAP2_GAIN_SIGN_BMSK                                         0x2
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_DFE_TAP2_GAIN_SIGN_SHFT                                         0x1
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_DFE_TAP1_GAIN_SIGN_BMSK                                         0x1
#define HWIO_PCIE_GEN3_QHP_L0_DFE_GAIN_SIGN_DFE_TAP1_GAIN_SIGN_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_ADDR                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000130)
#define HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_OFFS                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000130)
#define HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_RMSK                                                                 0x1f
#define HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_EQ_GAIN_SIGN_BMSK                                                    0x10
#define HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_EQ_GAIN_SIGN_SHFT                                                     0x4
#define HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_EQ_GAIN_BMSK                                                          0xf
#define HWIO_PCIE_GEN3_QHP_L0_EQ_GAIN_EQ_GAIN_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_ADDR                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000134)
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_OFFS                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000134)
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_RMSK                                                             0x1f
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_OFFSET_GAIN_SIGN_BMSK                                            0x10
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_OFFSET_GAIN_SIGN_SHFT                                             0x4
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_OFFSET_GAIN_BMSK                                                  0xf
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_GAIN_OFFSET_GAIN_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_ADDR                                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000138)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_OFFS                                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000138)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_RMSK                                                                0x1f
#define HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_PRE_GAIN_SIGN_BMSK                                                  0x10
#define HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_PRE_GAIN_SIGN_SHFT                                                   0x4
#define HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_PRE_GAIN_BMSK                                                        0xf
#define HWIO_PCIE_GEN3_QHP_L0_PRE_GAIN_PRE_GAIN_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_VGA_INITVAL_ADDR                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000013c)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_INITVAL_OFFS                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000013c)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_INITVAL_RMSK                                                             0x3f
#define HWIO_PCIE_GEN3_QHP_L0_VGA_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_VGA_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L0_VGA_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_VGA_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_VGA_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_VGA_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_VGA_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_VGA_INITVAL_VGA_INITVAL_BMSK                                                 0x3f
#define HWIO_PCIE_GEN3_QHP_L0_VGA_INITVAL_VGA_INITVAL_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP1_INITVAL_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000140)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP1_INITVAL_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000140)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP1_INITVAL_RMSK                                                        0x7f
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP1_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP1_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L0_DFE_TAP1_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP1_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP1_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP1_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP1_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP1_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP1_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DFE_TAP1_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP1_INITVAL_DFE_TAP1_INITVAL_BMSK                                       0x7f
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP1_INITVAL_DFE_TAP1_INITVAL_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP2_INITVAL_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000144)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP2_INITVAL_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000144)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP2_INITVAL_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP2_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP2_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L0_DFE_TAP2_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP2_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP2_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP2_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP2_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP2_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP2_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DFE_TAP2_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP2_INITVAL_DFE_TAP2_INITVAL_BMSK                                       0x3f
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP2_INITVAL_DFE_TAP2_INITVAL_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP3_INITVAL_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000148)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP3_INITVAL_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000148)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP3_INITVAL_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP3_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP3_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L0_DFE_TAP3_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP3_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP3_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP3_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP3_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP3_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP3_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DFE_TAP3_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP3_INITVAL_DFE_TAP3_INITVAL_BMSK                                       0x3f
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP3_INITVAL_DFE_TAP3_INITVAL_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP4_INITVAL_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000014c)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP4_INITVAL_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000014c)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP4_INITVAL_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP4_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP4_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L0_DFE_TAP4_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP4_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP4_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP4_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP4_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP4_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP4_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DFE_TAP4_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP4_INITVAL_DFE_TAP4_INITVAL_BMSK                                       0x3f
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP4_INITVAL_DFE_TAP4_INITVAL_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP5_INITVAL_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000150)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP5_INITVAL_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000150)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP5_INITVAL_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP5_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP5_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L0_DFE_TAP5_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP5_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP5_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP5_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP5_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP5_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DFE_TAP5_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DFE_TAP5_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP5_INITVAL_DFE_TAP5_INITVAL_BMSK                                       0x3f
#define HWIO_PCIE_GEN3_QHP_L0_DFE_TAP5_INITVAL_DFE_TAP5_INITVAL_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_EQ_INITVAL_ADDR                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000154)
#define HWIO_PCIE_GEN3_QHP_L0_EQ_INITVAL_OFFS                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000154)
#define HWIO_PCIE_GEN3_QHP_L0_EQ_INITVAL_RMSK                                                              0x3f
#define HWIO_PCIE_GEN3_QHP_L0_EQ_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_EQ_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L0_EQ_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_EQ_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_EQ_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_EQ_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_EQ_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_EQ_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_EQ_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_EQ_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_EQ_INITVAL_EQ_INITVAL_BMSK                                                   0x3f
#define HWIO_PCIE_GEN3_QHP_L0_EQ_INITVAL_EQ_INITVAL_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_INITVAL_ADDR                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000158)
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_INITVAL_OFFS                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000158)
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_INITVAL_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_OFFSET_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L0_OFFSET_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_OFFSET_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_OFFSET_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_OFFSET_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_OFFSET_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_INITVAL_OFFSET_INITVAL_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_QHP_L0_OFFSET_INITVAL_OFFSET_INITVAL_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L0_PRE_INITVAL_ADDR                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000015c)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_INITVAL_OFFS                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000015c)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_INITVAL_RMSK                                                             0x3f
#define HWIO_PCIE_GEN3_QHP_L0_PRE_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PRE_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L0_PRE_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PRE_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PRE_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PRE_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PRE_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PRE_INITVAL_PRE_INITVAL_BMSK                                                 0x3f
#define HWIO_PCIE_GEN3_QHP_L0_PRE_INITVAL_PRE_INITVAL_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L0_EDAC_INITVAL_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000160)
#define HWIO_PCIE_GEN3_QHP_L0_EDAC_INITVAL_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000160)
#define HWIO_PCIE_GEN3_QHP_L0_EDAC_INITVAL_RMSK                                                            0x7f
#define HWIO_PCIE_GEN3_QHP_L0_EDAC_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_EDAC_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L0_EDAC_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_EDAC_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_EDAC_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_EDAC_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_EDAC_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_EDAC_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_EDAC_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_EDAC_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_EDAC_INITVAL_EDAC_INITVAL_BMSK                                               0x7f
#define HWIO_PCIE_GEN3_QHP_L0_EDAC_INITVAL_EDAC_INITVAL_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L0_CTLE_SATVAL_ADDR                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000164)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_SATVAL_OFFS                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000164)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_SATVAL_RMSK                                                             0x3f
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_SATVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CTLE_SATVAL_ADDR, HWIO_PCIE_GEN3_QHP_L0_CTLE_SATVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_SATVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CTLE_SATVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_SATVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_CTLE_SATVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_SATVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_CTLE_SATVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_CTLE_SATVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_SATVAL_SATVAL_EQ_BMSK                                                   0x3f
#define HWIO_PCIE_GEN3_QHP_L0_CTLE_SATVAL_SATVAL_EQ_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_ADDR                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000168)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_OFFS                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000168)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_RMSK                                                             0x7f
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_ADDR, HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_OFFSET_INITB_BMSK                                                0x40
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_OFFSET_INITB_SHFT                                                 0x6
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_EQ_INITB_BMSK                                                    0x20
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_EQ_INITB_SHFT                                                     0x5
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_DFE_TAP5_INITB_BMSK                                              0x10
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_DFE_TAP5_INITB_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_DFE_TAP4_INITB_BMSK                                               0x8
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_DFE_TAP4_INITB_SHFT                                               0x3
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_DFE_TAP3_INITB_BMSK                                               0x4
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_DFE_TAP3_INITB_SHFT                                               0x2
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_DFE_TAP2_INITB_BMSK                                               0x2
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_DFE_TAP2_INITB_SHFT                                               0x1
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_DFE_TAP1_INITB_BMSK                                               0x1
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB0_DFE_TAP1_INITB_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_ADDR                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000016c)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_OFFS                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000016c)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_RMSK                                                             0xff
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_ADDR, HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_RXEQ_CTRL_MODE_BMSK                                              0xf0
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_RXEQ_CTRL_MODE_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_INITB_VGA_CTLE_EDAC_MUX_BMSK                                      0x8
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_INITB_VGA_CTLE_EDAC_MUX_SHFT                                      0x3
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_INITB_VGA_CTLE_EDAC_BMSK                                          0x4
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_INITB_VGA_CTLE_EDAC_SHFT                                          0x2
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_PHPRE_INITB_BMSK                                                  0x2
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_PHPRE_INITB_SHFT                                                  0x1
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_AMPPRE_INITB_BMSK                                                 0x1
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_INITB1_AMPPRE_INITB_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV1_ADDR                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000170)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV1_OFFS                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000170)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV1_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV1_ADDR, HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV1_RXEQ_CLK_DIV_7_0_BMSK                                          0xff
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV1_RXEQ_CLK_DIV_7_0_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV2_ADDR                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000174)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV2_OFFS                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000174)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV2_RMSK                                                            0x3
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV2_ADDR, HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV2_RXEQ_CLK_DIV_9_8_BMSK                                           0x3
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CLK_DIV2_RXEQ_CLK_DIV_9_8_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000178)
#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000178)
#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1_RMSK                                                        0xff
#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1_ADDR, HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1_RCVRDONE_THRESH_7_0_BMSK                                    0xff
#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH1_RCVRDONE_THRESH_7_0_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH2_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000017c)
#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH2_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000017c)
#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH2_RMSK                                                        0x7f
#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH2_ADDR, HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH2_RCVRDONE_THRESH_14_8_BMSK                                   0x7f
#define HWIO_PCIE_GEN3_QHP_L0_RCVRDONE_THRESH2_RCVRDONE_THRESH_14_8_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_ADDR                                                         (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000180)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_OFFS                                                         (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000180)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_RMSK                                                               0xff
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_DISABLE_OFFSET_TRACKING_BMSK                                       0x80
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_DISABLE_OFFSET_TRACKING_SHFT                                        0x7
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_VGA_TRACKING_EN_BMSK                                               0x40
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_VGA_TRACKING_EN_SHFT                                                0x6
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_SEQ_TRACK_DFE_BMSK                                                 0x20
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_SEQ_TRACK_DFE_SHFT                                                  0x5
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_RCVRDONE_DISABLE_BMSK                                              0x10
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_RCVRDONE_DISABLE_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_RCVRDONE_FORCEBIT_BMSK                                              0x8
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_RCVRDONE_FORCEBIT_SHFT                                              0x3
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_BYPASS_ADAPTATION_DONE_BMSK                                         0x4
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_BYPASS_ADAPTATION_DONE_SHFT                                         0x2
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_EQ_SEL_BMSK                                                         0x2
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_EQ_SEL_SHFT                                                         0x1
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_PRE_SEL_BMSK                                                        0x1
#define HWIO_PCIE_GEN3_QHP_L0_RXEQ_CTRL_PRE_SEL_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_ADDR                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000184)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_OFFS                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000184)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_UCDR_STEP_BY_TWO_MODE0_BMSK                               0x80
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_UCDR_STEP_BY_TWO_MODE0_SHFT                                0x7
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_UCDR_FO_GAIN_MODE0_BMSK                                   0x7f
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE0_UCDR_FO_GAIN_MODE0_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_ADDR                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000188)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_OFFS                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000188)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_UCDR_STEP_BY_TWO_MODE1_BMSK                               0x80
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_UCDR_STEP_BY_TWO_MODE1_SHFT                                0x7
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_UCDR_FO_GAIN_MODE1_BMSK                                   0x7f
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE1_UCDR_FO_GAIN_MODE1_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_ADDR                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000018c)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_OFFS                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000018c)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_UCDR_STEP_BY_TWO_MODE2_BMSK                               0x80
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_UCDR_STEP_BY_TWO_MODE2_SHFT                                0x7
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_UCDR_FO_GAIN_MODE2_BMSK                                   0x7f
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_GAIN_MODE2_UCDR_FO_GAIN_MODE2_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0_ADDR                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000190)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0_OFFS                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000190)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0_RMSK                                                      0x7f
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0_UCDR_SO_GAIN_MODE0_BMSK                                   0x7f
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE0_UCDR_SO_GAIN_MODE0_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1_ADDR                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000194)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1_OFFS                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000194)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1_RMSK                                                      0x7f
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1_UCDR_SO_GAIN_MODE1_BMSK                                   0x7f
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE1_UCDR_SO_GAIN_MODE1_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2_ADDR                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000198)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2_OFFS                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000198)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2_RMSK                                                      0x7f
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2_UCDR_SO_GAIN_MODE2_BMSK                                   0x7f
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_GAIN_MODE2_UCDR_SO_GAIN_MODE2_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_ADDR                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000019c)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_OFFS                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000019c)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_ADDR, HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_IN)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_UCDR_ENABLE_MUX_BMSK                                          0x80
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_UCDR_ENABLE_MUX_SHFT                                           0x7
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_UCDR_ENABLE_BMSK                                              0x40
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_UCDR_ENABLE_SHFT                                               0x6
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_UCDR_SO_SATURATION_BMSK                                       0x3f
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_SO_CONFIG_UCDR_SO_SATURATION_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_TO_SO_DELAY_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001a0)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_TO_SO_DELAY_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001a0)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_TO_SO_DELAY_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_TO_SO_DELAY_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_TO_SO_DELAY_ADDR, HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_TO_SO_DELAY_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_TO_SO_DELAY_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_TO_SO_DELAY_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_TO_SO_DELAY_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_TO_SO_DELAY_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_TO_SO_DELAY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_TO_SO_DELAY_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_TO_SO_DELAY_IN)
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                                 0xff
#define HWIO_PCIE_GEN3_QHP_L0_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                                  0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_BAND_ADDR                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001a4)
#define HWIO_PCIE_GEN3_QHP_L0_RX_BAND_OFFS                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001a4)
#define HWIO_PCIE_GEN3_QHP_L0_RX_BAND_RMSK                                                                 0x3f
#define HWIO_PCIE_GEN3_QHP_L0_RX_BAND_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_BAND_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_BAND_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_BAND_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_BAND_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_BAND_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_BAND_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_BAND_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_BAND_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_BAND_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_BAND_RX_BAND_MODE2_BMSK                                                   0x30
#define HWIO_PCIE_GEN3_QHP_L0_RX_BAND_RX_BAND_MODE2_SHFT                                                    0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_BAND_RX_BAND_MODE1_BMSK                                                    0xc
#define HWIO_PCIE_GEN3_QHP_L0_RX_BAND_RX_BAND_MODE1_SHFT                                                    0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_BAND_RX_BAND_MODE0_BMSK                                                    0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_BAND_RX_BAND_MODE0_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_ADDR                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001a8)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_OFFS                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001a8)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_RMSK                                                               0x3
#define HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_ADDR, HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_IN)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_EN_APATH_BMSK                                                      0x2
#define HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_EN_APATH_SHFT                                                      0x1
#define HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_EN_AUXPI_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_QHP_L0_AUX_ENABLE_EN_AUXPI_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_QHP_L0_AUX_CONTROL_ADDR                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001ac)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_CONTROL_OFFS                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001ac)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_CONTROL_RMSK                                                             0x3f
#define HWIO_PCIE_GEN3_QHP_L0_AUX_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_AUX_CONTROL_ADDR, HWIO_PCIE_GEN3_QHP_L0_AUX_CONTROL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_AUX_CONTROL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_CONTROL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_AUX_CONTROL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_AUX_CONTROL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_AUX_CONTROL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_CONTROL_AUX_OFFSET_BMSK                                                  0x3f
#define HWIO_PCIE_GEN3_QHP_L0_AUX_CONTROL_AUX_OFFSET_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_ADDR                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001b0)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_OFFS                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001b0)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_RMSK                                                                 0x7f
#define HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_ADDR, HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_IN)
#define HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_AUX_SIGN_BMSK                                                        0x40
#define HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_AUX_SIGN_SHFT                                                         0x6
#define HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_AUX_DAC_BMSK                                                         0x3f
#define HWIO_PCIE_GEN3_QHP_L0_AUX_DAC_AUX_DAC_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001b4)
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001b4)
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_AC_JTAG_RESET_BMSK                                              0x80
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_AC_JTAG_RESET_SHFT                                               0x7
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_AC_JTAG_MODE_BMSK                                               0x40
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_AC_JTAG_MODE_SHFT                                                0x6
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_AC_JTAG_LVL_BMSK                                                0x20
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_AC_JTAG_LVL_SHFT                                                 0x5
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_AC_JTAG_INITN_MUX_BMSK                                          0x10
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_AC_JTAG_INITN_MUX_SHFT                                           0x4
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_AC_JTAG_INITN_BMSK                                               0x8
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_AC_JTAG_INITN_SHFT                                               0x3
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_AC_JTAG_INITP_MUX_BMSK                                           0x4
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_AC_JTAG_INITP_MUX_SHFT                                           0x2
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_AC_JTAG_INITP_BMSK                                               0x2
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_AC_JTAG_INITP_SHFT                                               0x1
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_AC_JTAG_EN_BMSK                                                  0x1
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_CTRL_AC_JTAG_EN_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_ADDR                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001b8)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_OFFS                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001b8)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_EN_IQ_PI_MUX_BMSK                                              0x80
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_EN_IQ_PI_MUX_SHFT                                               0x7
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_EN_IQ_PI_BMSK                                                  0x40
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_EN_IQ_PI_SHFT                                                   0x6
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_EN_SAMPCAL_IPATH_MUX_BMSK                                      0x20
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_EN_SAMPCAL_IPATH_MUX_SHFT                                       0x5
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_EN_SAMPCAL_IPATH_BMSK                                          0x10
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_EN_SAMPCAL_IPATH_SHFT                                           0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_EN_RCVR_MUX_BMSK                                                0x8
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_EN_RCVR_MUX_SHFT                                                0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_EN_RCVR_BMSK                                                    0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_EN_RCVR_SHFT                                                    0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_EN_DESERIALIZER_MUX_BMSK                                        0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_EN_DESERIALIZER_MUX_SHFT                                        0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_EN_DESERIALIZER_BMSK                                            0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH0_EN_DESERIALIZER_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_ADDR                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001bc)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_OFFS                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001bc)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_SAMPCAL_DEBUG_MODE_MOVE_BMSK                                   0x80
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_SAMPCAL_DEBUG_MODE_MOVE_SHFT                                    0x7
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_SAMPCAL_DEBUG_MODE_BMSK                                        0x40
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_SAMPCAL_DEBUG_MODE_SHFT                                         0x6
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_RCLK_EN_MUX_BMSK                                               0x20
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_RCLK_EN_MUX_SHFT                                                0x5
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_RCLK_EN_BMSK                                                   0x10
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_RCLK_EN_SHFT                                                    0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_EN_SAMPCAL_EPATH_MUX_BMSK                                       0x8
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_EN_SAMPCAL_EPATH_MUX_SHFT                                       0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_EN_SAMPCAL_EPATH_BMSK                                           0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_EN_SAMPCAL_EPATH_SHFT                                           0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_EN_SAMPCAL_QPATH_MUX_BMSK                                       0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_EN_SAMPCAL_QPATH_MUX_SHFT                                       0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_EN_SAMPCAL_QPATH_BMSK                                           0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_EN_SAMPCAL_QPATH_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001c0)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001c0)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_RMSK                                                     0x7f
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_CDR_PD_SEL_MODE0_BMSK                                    0x60
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_CDR_PD_SEL_MODE0_SHFT                                     0x5
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_EN_DLL_MODE0_BMSK                                        0x10
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_EN_DLL_MODE0_SHFT                                         0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_EN_IQ_DCC_MODE0_BMSK                                      0x8
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_EN_IQ_DCC_MODE0_SHFT                                      0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_EN_IQCAL_MODE0_BMSK                                       0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_EN_IQCAL_MODE0_SHFT                                       0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_EN_QPATH_MODE0_BMSK                                       0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_EN_QPATH_MODE0_SHFT                                       0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_EN_EPATH_MODE0_BMSK                                       0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE0_EN_EPATH_MODE0_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001c4)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001c4)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_RMSK                                                     0x7f
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_CDR_PD_SEL_MODE1_BMSK                                    0x60
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_CDR_PD_SEL_MODE1_SHFT                                     0x5
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_EN_DLL_MODE1_BMSK                                        0x10
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_EN_DLL_MODE1_SHFT                                         0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_EN_IQ_DCC_MODE1_BMSK                                      0x8
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_EN_IQ_DCC_MODE1_SHFT                                      0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_EN_IQCAL_MODE1_BMSK                                       0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_EN_IQCAL_MODE1_SHFT                                       0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_EN_QPATH_MODE1_BMSK                                       0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_EN_QPATH_MODE1_SHFT                                       0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_EN_EPATH_MODE1_BMSK                                       0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE1_EN_EPATH_MODE1_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001c8)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001c8)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_RMSK                                                     0x7f
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_CDR_PD_SEL_MODE2_BMSK                                    0x60
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_CDR_PD_SEL_MODE2_SHFT                                     0x5
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_EN_DLL_MODE2_BMSK                                        0x10
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_EN_DLL_MODE2_SHFT                                         0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_EN_IQ_DCC_MODE2_BMSK                                      0x8
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_EN_IQ_DCC_MODE2_SHFT                                      0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_EN_IQCAL_MODE2_BMSK                                       0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_EN_IQCAL_MODE2_SHFT                                       0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_EN_QPATH_MODE2_BMSK                                       0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_EN_QPATH_MODE2_SHFT                                       0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_EN_EPATH_MODE2_BMSK                                       0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_RCVR_PATH1_MODE2_EN_EPATH_MODE2_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001cc)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001cc)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_RMSK                                                     0x1f
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_ADDR, HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_CAL_ISAMP0_MUX_BMSK                                      0x10
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_CAL_ISAMP0_MUX_SHFT                                       0x4
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_CAL_ISAMP0_BMSK                                           0xf
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0_CAL_ISAMP0_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_ADDR                                              (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001d0)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_OFFS                                              (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001d0)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_RMSK                                                    0x1f
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_ADDR, HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_CAL_IBSAMP0_MUX_BMSK                                    0x10
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_CAL_IBSAMP0_MUX_SHFT                                     0x4
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_CAL_IBSAMP0_BMSK                                         0xf
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I0B_CAL_IBSAMP0_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001d4)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001d4)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_RMSK                                                     0x1f
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_ADDR, HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_CAL_ISAMP1_MUX_BMSK                                      0x10
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_CAL_ISAMP1_MUX_SHFT                                       0x4
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_CAL_ISAMP1_BMSK                                           0xf
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1_CAL_ISAMP1_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_ADDR                                              (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001d8)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_OFFS                                              (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001d8)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_RMSK                                                    0x1f
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_ADDR, HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_CAL_IBSAMP1_MUX_BMSK                                    0x10
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_CAL_IBSAMP1_MUX_SHFT                                     0x4
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_CAL_IBSAMP1_BMSK                                         0xf
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_I1B_CAL_IBSAMP1_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_ADDR                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001dc)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_OFFS                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001dc)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_RMSK                                                      0x1f
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_ADDR, HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_CAL_QSAMP0_MUX_BMSK                                       0x10
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_CAL_QSAMP0_MUX_SHFT                                        0x4
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_CAL_QSAMP0_BMSK                                            0xf
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_Q_CAL_QSAMP0_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001e0)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001e0)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_RMSK                                                     0x1f
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_ADDR, HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_CAL_QBSAMP0_MUX_BMSK                                     0x10
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_CAL_QBSAMP0_MUX_SHFT                                      0x4
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_CAL_QBSAMP0_BMSK                                          0xf
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_QB_CAL_QBSAMP0_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_ADDR                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001e4)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_OFFS                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001e4)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_RMSK                                                      0x1f
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_ADDR, HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_CAL_ASAMP0_MUX_BMSK                                       0x10
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_CAL_ASAMP0_MUX_SHFT                                        0x4
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_CAL_ASAMP0_BMSK                                            0xf
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_A_CAL_ASAMP0_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001e8)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001e8)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_RMSK                                                     0x1f
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_ADDR, HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_CAL_ABSAMP0_MUX_BMSK                                     0x10
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_CAL_ABSAMP0_MUX_SHFT                                      0x4
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_CAL_ABSAMP0_BMSK                                          0xf
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_AB_CAL_ABSAMP0_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_ADDR                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001ec)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_OFFS                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001ec)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_RMSK                                                      0x3f
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_ADDR, HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_CAL_ESAMP0_MUX_BMSK                                       0x20
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_CAL_ESAMP0_MUX_SHFT                                        0x5
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_CAL_ESAMP0_BMSK                                           0x1f
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_E_CAL_ESAMP0_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001f0)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001f0)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_RMSK                                                     0x3f
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_ADDR, HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_CAL_EBSAMP0_MUX_BMSK                                     0x20
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_CAL_EBSAMP0_MUX_SHFT                                      0x5
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_CAL_EBSAMP0_BMSK                                         0x1f
#define HWIO_PCIE_GEN3_QHP_L0_SAMPCAL_BYP_CODE_EB_CAL_EBSAMP0_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_START_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001f4)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_START_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001f4)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_START_RMSK                                                             0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_START_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_EOM_START_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_EOM_START_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_START_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_EOM_START_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_START_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_EOM_START_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_START_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_EOM_START_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_EOM_START_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_START_EOM_START_BMSK                                                   0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_START_EOM_START_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_ADDR                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001f8)
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_OFFS                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001f8)
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_ADDR, HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_FORCE_TSYNC_ACK_BMSK                                              0x80
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_FORCE_TSYNC_ACK_SHFT                                               0x7
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_FORCE_CMN_ACK_BMSK                                                0x40
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_FORCE_CMN_ACK_SHFT                                                 0x6
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_FORCE_CMN_READY_BMSK                                              0x20
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_FORCE_CMN_READY_SHFT                                               0x5
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_EN_RCLK_DEGLITCH_BMSK                                             0x10
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_EN_RCLK_DEGLITCH_SHFT                                              0x4
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_BYPASS_RSM_CDR_RESET_BMSK                                          0x8
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_BYPASS_RSM_CDR_RESET_SHFT                                          0x3
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_BYPASS_RSM_TSYNC_BMSK                                              0x4
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_BYPASS_RSM_TSYNC_SHFT                                              0x2
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_BYPASS_RSM_SAMP_CAL_BMSK                                           0x2
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_BYPASS_RSM_SAMP_CAL_SHFT                                           0x1
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_BYPASS_RSM_DLL_CAL_BMSK                                            0x1
#define HWIO_PCIE_GEN3_QHP_L0_RSM_CONFIG_BYPASS_RSM_DLL_CAL_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME0_ADDR                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000001fc)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME0_OFFS                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001fc)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME0_RMSK                                                       0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME0_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME0_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME0_EOM_MEAS_TIME_7_0_BMSK                                     0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME0_EOM_MEAS_TIME_7_0_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME1_ADDR                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000200)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME1_OFFS                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000200)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME1_RMSK                                                       0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME1_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME1_EOM_MEAS_TIME_15_8_BMSK                                    0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_MEAS_TIME1_EOM_MEAS_TIME_15_8_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_ADDR                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000204)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_OFFS                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000204)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_RMSK                                                             0x1f
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_EOM_WAIT_TIME_BMSK                                               0x18
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_EOM_WAIT_TIME_SHFT                                                0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_EOM_ERR_COMP_CTRL_BMSK                                            0x7
#define HWIO_PCIE_GEN3_QHP_L0_RX_EOM_CTRL_EOM_ERR_COMP_CTRL_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_ADDR                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000208)
#define HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_OFFS                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000208)
#define HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_RMSK                                                        0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_RXTERM_HIGHZ_MUX_BMSK                                       0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_RXTERM_HIGHZ_MUX_SHFT                                       0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_RXTERM_HIGHZ_BMSK                                           0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_HIGHZ_HIGHRATE_RXTERM_HIGHZ_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN1_ADDR                                             (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000020c)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN1_OFFS                                             (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000020c)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN1_RMSK                                                   0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN1_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN1_IDAC_SIGN_7_0_BMSK                                     0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN1_IDAC_SIGN_7_0_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN2_ADDR                                             (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000210)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN2_OFFS                                             (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000210)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN2_RMSK                                                    0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN2_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN2_IDAC_SIGN_9_8_BMSK                                      0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_IDAC_SIGN2_IDAC_SIGN_9_8_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_ADDR                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000214)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_OFFS                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000214)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_RMSK                                                       0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_SAMPCAL_EDAC_SIGN_DIG_BMSK                                 0x80
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_SAMPCAL_EDAC_SIGN_DIG_SHFT                                  0x7
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_EN_SAMPCAL_I1_MUX_BMSK                                     0x40
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_EN_SAMPCAL_I1_MUX_SHFT                                      0x6
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_EN_SAMPCAL_I1_BMSK                                         0x20
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_EN_SAMPCAL_I1_SHFT                                          0x5
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_EN_SAMPCAL_I0_MUX_BMSK                                     0x10
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_EN_SAMPCAL_I0_MUX_SHFT                                      0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_EN_SAMPCAL_I0_BMSK                                          0x8
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_EN_SAMPCAL_I0_SHFT                                          0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_SAMPCAL_EN_MUX_BMSK                                         0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_SAMPCAL_EN_MUX_SHFT                                         0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_SAMPCAL_EN_BMSK                                             0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_SAMPCAL_EN_SHFT                                             0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_FORCE_SAMPCAL_DONE_BMSK                                     0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_CONFIG_FORCE_SAMPCAL_DONE_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_ADDR                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000218)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_OFFS                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000218)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_RMSK                                               0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_SAMPCAL_TAP1_OVERWRITE_B_BMSK                      0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_SAMPCAL_TAP1_OVERWRITE_B_SHFT                      0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_SAMPCAL_EDAC_OVERWRITE_B_BMSK                      0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_EDAC_TAP1_INITB_SAMPCAL_EDAC_OVERWRITE_B_SHFT                      0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_TSETTLE_ADDR                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000021c)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_TSETTLE_OFFS                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000021c)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_TSETTLE_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_TSETTLE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_TSETTLE_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_TSETTLE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_TSETTLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_TSETTLE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_TSETTLE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_TSETTLE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_TSETTLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_TSETTLE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_TSETTLE_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_TSETTLE_SAMPCAL_TSETTLE_BMSK                                      0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_TSETTLE_SAMPCAL_TSETTLE_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP1_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000220)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP1_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000220)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP1_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP1_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP1_ENDSAMP_7_0_BMSK                                         0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP1_ENDSAMP_7_0_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP2_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000224)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP2_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000224)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP2_RMSK                                                      0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP2_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP2_ENDSAMP_9_8_BMSK                                          0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_ENDSAMP2_ENDSAMP_9_8_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT1_ADDR                                              (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000228)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT1_OFFS                                              (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000228)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT1_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT1_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT1_MIDPOINT_7_0_BMSK                                       0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT1_MIDPOINT_7_0_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT2_ADDR                                              (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000022c)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT2_OFFS                                              (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000022c)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT2_RMSK                                                     0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT2_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT2_MIDPOINT_9_8_BMSK                                        0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_SAMPCAL_MIDPOINT2_MIDPOINT_9_8_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_ADDR                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000230)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_OFFS                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000230)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_ADDR, HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_SIGDET_LP_BYP_PS0_TO_PS2_BMSK                                 0x20
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_SIGDET_LP_BYP_PS0_TO_PS2_SHFT                                  0x5
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_SIGDET_LP_BYP_MUX_BMSK                                        0x10
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_SIGDET_LP_BYP_MUX_SHFT                                         0x4
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_SIGDET_LP_BYP_BMSK                                             0x8
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_SIGDET_LP_BYP_SHFT                                             0x3
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                             0x4
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                             0x2
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_SIGDET_EN_BMSK                                                 0x2
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_SIGDET_EN_SHFT                                                 0x1
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                            0x1
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000234)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000234)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_ADDR, HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_SIGDET_LVL_BMSK                                                 0xf0
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_SIGDET_LVL_SHFT                                                  0x4
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                              0xf
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                              0x0

#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_ADDR                                             (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000238)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_OFFS                                             (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000238)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_RMSK                                                   0x1f
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_ADDR, HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                              0x1e
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                               0x1
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                                0x1
#define HWIO_PCIE_GEN3_QHP_L0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                                0x0

#define HWIO_PCIE_GEN3_QHP_L0_CDR_FREEZE_UP_DN_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000023c)
#define HWIO_PCIE_GEN3_QHP_L0_CDR_FREEZE_UP_DN_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000023c)
#define HWIO_PCIE_GEN3_QHP_L0_CDR_FREEZE_UP_DN_RMSK                                                         0x1
#define HWIO_PCIE_GEN3_QHP_L0_CDR_FREEZE_UP_DN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CDR_FREEZE_UP_DN_ADDR, HWIO_PCIE_GEN3_QHP_L0_CDR_FREEZE_UP_DN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_CDR_FREEZE_UP_DN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CDR_FREEZE_UP_DN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_CDR_FREEZE_UP_DN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_CDR_FREEZE_UP_DN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_CDR_FREEZE_UP_DN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_CDR_FREEZE_UP_DN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_CDR_FREEZE_UP_DN_IN)
#define HWIO_PCIE_GEN3_QHP_L0_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                              0x1
#define HWIO_PCIE_GEN3_QHP_L0_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                              0x0

#define HWIO_PCIE_GEN3_QHP_L0_RESERVED3_ADDR                                                         (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000240)
#define HWIO_PCIE_GEN3_QHP_L0_RESERVED3_OFFS                                                         (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000240)
#define HWIO_PCIE_GEN3_QHP_L0_RESERVED3_RMSK                                                                0x1
#define HWIO_PCIE_GEN3_QHP_L0_RESERVED3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RESERVED3_ADDR, HWIO_PCIE_GEN3_QHP_L0_RESERVED3_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RESERVED3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RESERVED3_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RESERVED3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RESERVED3_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RESERVED3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RESERVED3_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RESERVED3_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RESERVED3_RSVD0_3_3_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_QHP_L0_RESERVED3_RSVD0_3_3_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_ADDR                                                   (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000244)
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_OFFS                                                   (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000244)
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_RMSK                                                         0xff
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_ADDR, HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_IN)
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_PPM_CENTER_BMSK                                              0x80
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_PPM_CENTER_SHFT                                               0x7
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_BUJ_POLY_BMSK                                                0x70
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_BUJ_POLY_SHFT                                                 0x4
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_BUJ_ON_BMSK                                                   0x8
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_BUJ_ON_SHFT                                                   0x3
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_SJ_CENTER_BMSK                                                0x4
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_SJ_CENTER_SHFT                                                0x2
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_SJ_ON_BMSK                                                    0x2
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_SJ_ON_SHFT                                                    0x1
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_PPM_OFFSET_ON_BMSK                                            0x1
#define HWIO_PCIE_GEN3_QHP_L0_JITTER_GEN_MODE_PPM_OFFSET_ON_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L0_BUJ_AMP_ADDR                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000248)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_AMP_OFFS                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000248)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_AMP_RMSK                                                                 0x1f
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_AMP_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BUJ_AMP_ADDR, HWIO_PCIE_GEN3_QHP_L0_BUJ_AMP_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_AMP_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BUJ_AMP_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_AMP_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_BUJ_AMP_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_AMP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_BUJ_AMP_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_BUJ_AMP_IN)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_AMP_BUJ_AMPLITUDE_BMSK                                                   0x1f
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_AMP_BUJ_AMPLITUDE_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP1_ADDR                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000024c)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP1_OFFS                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000024c)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP1_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SJ_AMP1_ADDR, HWIO_PCIE_GEN3_QHP_L0_SJ_AMP1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SJ_AMP1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SJ_AMP1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SJ_AMP1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SJ_AMP1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP1_SJ_AMPLITUDE_7_0_BMSK                                                0xff
#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP1_SJ_AMPLITUDE_7_0_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP2_ADDR                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000250)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP2_OFFS                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000250)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP2_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SJ_AMP2_ADDR, HWIO_PCIE_GEN3_QHP_L0_SJ_AMP2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SJ_AMP2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SJ_AMP2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SJ_AMP2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SJ_AMP2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP2_SJ_AMPLITUDE_15_8_BMSK                                               0xff
#define HWIO_PCIE_GEN3_QHP_L0_SJ_AMP2_SJ_AMPLITUDE_15_8_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER1_ADDR                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000254)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER1_OFFS                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000254)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER1_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SJ_PER1_ADDR, HWIO_PCIE_GEN3_QHP_L0_SJ_PER1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SJ_PER1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SJ_PER1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SJ_PER1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SJ_PER1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER1_SJ_PERIOD_7_0_BMSK                                                   0xff
#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER1_SJ_PERIOD_7_0_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER2_ADDR                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000258)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER2_OFFS                                                           (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000258)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER2_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SJ_PER2_ADDR, HWIO_PCIE_GEN3_QHP_L0_SJ_PER2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SJ_PER2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SJ_PER2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SJ_PER2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SJ_PER2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER2_SJ_PERIOD_15_8_BMSK                                                  0xff
#define HWIO_PCIE_GEN3_QHP_L0_SJ_PER2_SJ_PERIOD_15_8_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ1_ADDR                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000025c)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ1_OFFS                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000025c)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ1_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ1_ADDR, HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ1_BUJ_STEPFREQ_7_0_BMSK                                         0xff
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ1_BUJ_STEPFREQ_7_0_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ2_ADDR                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000260)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ2_OFFS                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000260)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ2_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ2_ADDR, HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ2_BUJ_STEPFREQ_15_8_BMSK                                        0xff
#define HWIO_PCIE_GEN3_QHP_L0_BUJ_STEP_FREQ2_BUJ_STEPFREQ_15_8_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET1_ADDR                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000264)
#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET1_OFFS                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000264)
#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET1_RMSK                                                             0xff
#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET1_ADDR, HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET1_PPM_OFFSET_7_0_BMSK                                              0xff
#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET1_PPM_OFFSET_7_0_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET2_ADDR                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000268)
#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET2_OFFS                                                       (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000268)
#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET2_RMSK                                                             0xff
#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET2_ADDR, HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET2_PPM_OFFSET_15_8_BMSK                                             0xff
#define HWIO_PCIE_GEN3_QHP_L0_PPM_OFFSET2_PPM_OFFSET_15_8_SHFT                                              0x0

#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD1_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000026c)
#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD1_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000026c)
#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD1_RMSK                                                        0xff
#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD1_ADDR, HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD_7_0_BMSK                                    0xff
#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD_7_0_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD2_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000270)
#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD2_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000270)
#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD2_RMSK                                                        0xff
#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD2_ADDR, HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD_15_8_BMSK                                   0xff
#define HWIO_PCIE_GEN3_QHP_L0_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD_15_8_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE0_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000274)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE0_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000274)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE0_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE0_PS1B_WAIT_MODE0_BMSK                                     0xff
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE0_PS1B_WAIT_MODE0_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE1_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000278)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE1_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000278)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE1_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE1_PS1B_WAIT_MODE1_BMSK                                     0xff
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE1_PS1B_WAIT_MODE1_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE2_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000027c)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE2_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000027c)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE2_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE2_PS1B_WAIT_MODE2_BMSK                                     0xff
#define HWIO_PCIE_GEN3_QHP_L0_PS1B_EXIT_LAT_MODE2_PS1B_WAIT_MODE2_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000280)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000280)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_ADDR, HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_DLL_CTUNE_OVRWRT_BMSK                                       0x20
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_DLL_CTUNE_OVRWRT_SHFT                                        0x5
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_DLL_CTUNE_OVRWRT_VAL_BMSK                                   0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OVRWRT_DLL_CTUNE_OVRWRT_VAL_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_ADDR                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000284)
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_OFFS                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000284)
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_RMSK                                                      0x7f
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_DLL0_FTUNE_INITB_MUX_BMSK                                 0x40
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_DLL0_FTUNE_INITB_MUX_SHFT                                  0x6
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_DLL0_FTUNE_INITB_BMSK                                     0x20
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_DLL0_FTUNE_INITB_SHFT                                      0x5
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_DLL0_FTUNE_INITVAL_BMSK                                   0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_INITVAL_DLL0_FTUNE_INITVAL_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_ADDR                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000288)
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_OFFS                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000288)
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_RMSK                                                      0x7f
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_DLL1_FTUNE_INITB_MUX_BMSK                                 0x40
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_DLL1_FTUNE_INITB_MUX_SHFT                                  0x6
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_DLL1_FTUNE_INITB_BMSK                                     0x20
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_DLL1_FTUNE_INITB_SHFT                                      0x5
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_DLL1_FTUNE_INITVAL_BMSK                                   0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_INITVAL_DLL1_FTUNE_INITVAL_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_GAIN_ADDR                                                   (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000028c)
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_GAIN_OFFS                                                   (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000028c)
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_GAIN_RMSK                                                         0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_GAIN_DLL0_FTUNE_GAIN_BMSK                                         0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DLL0_FTUNE_GAIN_DLL0_FTUNE_GAIN_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_GAIN_ADDR                                                   (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000290)
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_GAIN_OFFS                                                   (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000290)
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_GAIN_RMSK                                                         0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_GAIN_DLL1_FTUNE_GAIN_BMSK                                         0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DLL1_FTUNE_GAIN_DLL1_FTUNE_GAIN_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_ADDR                                                   (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000294)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_OFFS                                                   (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000294)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_RMSK                                                         0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_ADDR, HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_TRAN_EN_DLL_BMSK                                             0x10
#define HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_TRAN_EN_DLL_SHFT                                              0x4
#define HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_DLL_CAL_WAITTIME_BMSK                                         0xc
#define HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_DLL_CAL_WAITTIME_SHFT                                         0x2
#define HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_DLL_CTUNE_EN_MUX_BMSK                                         0x2
#define HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_DLL_CTUNE_EN_MUX_SHFT                                         0x1
#define HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_DLL_CTUNE_EN_BMSK                                             0x1
#define HWIO_PCIE_GEN3_QHP_L0_DLL_ENABLE_WAIT_DLL_CTUNE_EN_SHFT                                             0x0

#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OFFSET_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x00000298)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OFFSET_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000298)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OFFSET_RMSK                                                        0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OFFSET_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OFFSET_ADDR, HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OFFSET_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OFFSET_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OFFSET_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OFFSET_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OFFSET_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OFFSET_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OFFSET_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OFFSET_DLL_CTUNE_OFFSET_BMSK                                       0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_OFFSET_DLL_CTUNE_OFFSET_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_ADDR                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x0000029c)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_OFFS                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000029c)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_RMSK                                                           0x3
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_CTUNE_FORCE_CAL_DONE_BMSK                                      0x2
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_CTUNE_FORCE_CAL_DONE_SHFT                                      0x1
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_CTUNE_SIGERR_POL_BMSK                                          0x1
#define HWIO_PCIE_GEN3_QHP_L0_DLL_CTUNE_CTRL_CTUNE_SIGERR_POL_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_ADDR                                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002a0)
#define HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_OFFS                                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002a0)
#define HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_RMSK                                                                0x7f
#define HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_ADDR, HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_DCC_INITB_MUX_BMSK                                                  0x40
#define HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_DCC_INITB_MUX_SHFT                                                   0x6
#define HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_DCC_INITB_BMSK                                                      0x20
#define HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_DCC_INITB_SHFT                                                       0x5
#define HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_DCC_INITVAL_BMSK                                                    0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DCC_INIT_DCC_INITVAL_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_QHP_L0_DCC_GAIN_ADDR                                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002a4)
#define HWIO_PCIE_GEN3_QHP_L0_DCC_GAIN_OFFS                                                          (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002a4)
#define HWIO_PCIE_GEN3_QHP_L0_DCC_GAIN_RMSK                                                                0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DCC_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DCC_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_L0_DCC_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DCC_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DCC_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DCC_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DCC_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DCC_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DCC_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DCC_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DCC_GAIN_DCC_GAIN_BMSK                                                       0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DCC_GAIN_DCC_GAIN_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_RSM_START_ADDR                                                         (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002a8)
#define HWIO_PCIE_GEN3_QHP_L0_RSM_START_OFFS                                                         (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002a8)
#define HWIO_PCIE_GEN3_QHP_L0_RSM_START_RMSK                                                                0x1
#define HWIO_PCIE_GEN3_QHP_L0_RSM_START_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RSM_START_ADDR, HWIO_PCIE_GEN3_QHP_L0_RSM_START_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RSM_START_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RSM_START_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RSM_START_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RSM_START_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RSM_START_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RSM_START_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RSM_START_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RSM_START_RSM_START_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_QHP_L0_RSM_START_RSM_START_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_ADDR                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002ac)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_OFFS                                                      (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002ac)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_SIGDET_LP_BYP_PS4_BMSK                                          0x80
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_SIGDET_LP_BYP_PS4_SHFT                                           0x7
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_SIGDET_EN_PS0_TO_PS2_BMSK                                       0x40
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_SIGDET_EN_PS0_TO_PS2_SHFT                                        0x6
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_EN_ACCOUPLEVCM_SW_MUX_BMSK                                      0x20
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_EN_ACCOUPLEVCM_SW_MUX_SHFT                                       0x5
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_EN_ACCOUPLEVCM_SW_BMSK                                          0x10
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_EN_ACCOUPLEVCM_SW_SHFT                                           0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_RX_SYNC_EN_BMSK                                                  0x8
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_RX_SYNC_EN_SHFT                                                  0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_RXTERM_HIGHZ_PS5_BMSK                                            0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_RXTERM_HIGHZ_PS5_SHFT                                            0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_SIGDET_EN_PS3_BMSK                                               0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_SIGDET_EN_PS3_SHFT                                               0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_EN_ACCOUPLE_VCM_PS3_BMSK                                         0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_EN_SIGNAL_EN_ACCOUPLE_VCM_PS3_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_ADDR                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002b0)
#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_OFFS                                                     (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002b0)
#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_RMSK                                                           0x1f
#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_ADDR, HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_RUN_SAMP_CAL_TS0A_BMSK                                         0x10
#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_RUN_SAMP_CAL_TS0A_SHFT                                          0x4
#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_RUN_DLL_CAL_TS1UP_BMSK                                          0x8
#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_RUN_DLL_CAL_TS1UP_SHFT                                          0x3
#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_RUN_DLL_CAL_TS1DN_BMSK                                          0x4
#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_RUN_DLL_CAL_TS1DN_SHFT                                          0x2
#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_RUN_SAMP_CAL_TS1UP_BMSK                                         0x2
#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_RUN_SAMP_CAL_TS1UP_SHFT                                         0x1
#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_RUN_SAMP_CAL_TS1DN_BMSK                                         0x1
#define HWIO_PCIE_GEN3_QHP_L0_PSM_RX_EN_CAL_RUN_SAMP_CAL_TS1DN_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_ADDR                                                         (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002b4)
#define HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_OFFS                                                         (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002b4)
#define HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_RMSK                                                               0x7f
#define HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_ADDR, HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_IN)
#define HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_EN_SHIFT13_BMSK                                                    0x40
#define HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_EN_SHIFT13_SHFT                                                     0x6
#define HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_EN_SHIFT02_BMSK                                                    0x20
#define HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_EN_SHIFT02_SHFT                                                     0x5
#define HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_CLKSHIFT_IGEAR_BMSK                                                0x1f
#define HWIO_PCIE_GEN3_QHP_L0_CLK_SHIFT_CLKSHIFT_IGEAR_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_ADDR                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002b8)
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_OFFS                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002b8)
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_INVERT_PCS_RX_CLK_BMSK                                        0x80
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_INVERT_PCS_RX_CLK_SHFT                                         0x7
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_PWM_EN_BMSK                                                   0x40
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_PWM_EN_SHFT                                                    0x6
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_RXBIAS_SEL_BMSK                                               0x30
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_RXBIAS_SEL_SHFT                                                0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_EBDAC_SIGN_BMSK                                                0x8
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_EBDAC_SIGN_SHFT                                                0x3
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_EDAC_SIGN_BMSK                                                 0x4
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_EDAC_SIGN_SHFT                                                 0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_EN_AUXTAP1SIGN_INVERT_BMSK                                     0x2
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_EN_AUXTAP1SIGN_INVERT_SHFT                                     0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_EN_DAC_CHOPPING_BMSK                                           0x1
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL0_EN_DAC_CHOPPING_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL1_ADDR                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002bc)
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL1_OFFS                                                    (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002bc)
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL1_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL1_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL1_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL1_RX_CTRL_BMSK                                                  0xff
#define HWIO_PCIE_GEN3_QHP_L0_RX_MISC_CNTRL1_RX_CTRL_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_QHP_L0_TS0_TIMER_ADDR                                                         (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002c0)
#define HWIO_PCIE_GEN3_QHP_L0_TS0_TIMER_OFFS                                                         (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002c0)
#define HWIO_PCIE_GEN3_QHP_L0_TS0_TIMER_RMSK                                                               0xff
#define HWIO_PCIE_GEN3_QHP_L0_TS0_TIMER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_TS0_TIMER_ADDR, HWIO_PCIE_GEN3_QHP_L0_TS0_TIMER_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_TS0_TIMER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_TS0_TIMER_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_TS0_TIMER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_TS0_TIMER_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_TS0_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_TS0_TIMER_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_TS0_TIMER_IN)
#define HWIO_PCIE_GEN3_QHP_L0_TS0_TIMER_TS0A_DLL_WAIT_BMSK                                                 0xff
#define HWIO_PCIE_GEN3_QHP_L0_TS0_TIMER_TS0A_DLL_WAIT_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_ADDR                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002c4)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_OFFS                                                  (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002c4)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_ADDR, HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_DLL_HIGHDATARATE_SEL_MODE2_BMSK                             0x30
#define HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_DLL_HIGHDATARATE_SEL_MODE2_SHFT                              0x4
#define HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_DLL_HIGHDATARATE_SEL_MODE1_BMSK                              0xc
#define HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_DLL_HIGHDATARATE_SEL_MODE1_SHFT                              0x2
#define HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_DLL_HIGHDATARATE_SEL_MODE0_BMSK                              0x3
#define HWIO_PCIE_GEN3_QHP_L0_DLL_HIGHDATARATE_DLL_HIGHDATARATE_SEL_MODE0_SHFT                              0x0

#define HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_ADDR                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002c8)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_OFFS                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002c8)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_RMSK                                                       0x1f
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_ADDR, HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_IN)
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_DRVR_LOGIC_CLK_EN_BMSK                                     0x10
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_DRVR_LOGIC_CLK_EN_SHFT                                      0x4
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_DRVR_LOGIC_CLK_DIV_BMSK                                     0xf
#define HWIO_PCIE_GEN3_QHP_L0_DRVR_LOGIC_CLKDIV_DRVR_LOGIC_CLK_DIV_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L0_RX_RESECODE_OFFSET_ADDR                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002cc)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RESECODE_OFFSET_OFFS                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002cc)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RESECODE_OFFSET_RMSK                                                      0x1f
#define HWIO_PCIE_GEN3_QHP_L0_RX_RESECODE_OFFSET_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_RESECODE_OFFSET_ADDR, HWIO_PCIE_GEN3_QHP_L0_RX_RESECODE_OFFSET_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RESECODE_OFFSET_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_RX_RESECODE_OFFSET_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RESECODE_OFFSET_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_RX_RESECODE_OFFSET_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RESECODE_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_RX_RESECODE_OFFSET_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_RX_RESECODE_OFFSET_IN)
#define HWIO_PCIE_GEN3_QHP_L0_RX_RESECODE_OFFSET_RX_RESCODE_OFFSET_BMSK                                    0x1f
#define HWIO_PCIE_GEN3_QHP_L0_RX_RESECODE_OFFSET_RX_RESCODE_OFFSET_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_ADDR                                                         (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002d0)
#define HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_OFFS                                                         (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002d0)
#define HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_RMSK                                                                0x7
#define HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_EN_VREG_PS2_BMSK                                                    0x4
#define HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_EN_VREG_PS2_SHFT                                                    0x2
#define HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_EN_VREG_MUX_BMSK                                                    0x2
#define HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_EN_VREG_MUX_SHFT                                                    0x1
#define HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_EN_VREG_BMSK                                                        0x1
#define HWIO_PCIE_GEN3_QHP_L0_VREG_CTRL_EN_VREG_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_ADDR                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002d4)
#define HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_OFFS                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002d4)
#define HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_RMSK                                              0xff
#define HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_ADDR, HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_IN)
#define HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_EXIT_WAIT_PS3_PS4_BMSK                            0xfe
#define HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_EXIT_WAIT_PS3_PS4_SHFT                             0x1
#define HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_EN_ACCOUPLE_VCM_PS4_BMSK                           0x1
#define HWIO_PCIE_GEN3_QHP_L0_ACCOUPLE_VCM_EXIT_WAIT_PS4_EN_ACCOUPLE_VCM_PS4_SHFT                           0x0

#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_ADDR                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002d8)
#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_OFFS                                                 (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002d8)
#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_RMSK                                                       0x3f
#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_DEC_MAIN_BMSK                                              0x20
#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_DEC_MAIN_SHFT                                               0x5
#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_INC_MAIN_BMSK                                              0x10
#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_INC_MAIN_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_DEC_POST_BMSK                                               0x8
#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_DEC_POST_SHFT                                               0x3
#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_INC_POST_BMSK                                               0x4
#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_INC_POST_SHFT                                               0x2
#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_DEC_PRE_BMSK                                                0x2
#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_DEC_PRE_SHFT                                                0x1
#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_INC_PRE_BMSK                                                0x1
#define HWIO_PCIE_GEN3_QHP_L0_TX_ADAPTOR_STATUS_INC_PRE_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_ADDR                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002dc)
#define HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_OFFS                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002dc)
#define HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_RMSK                                                              0x1f
#define HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_ADAPTATION_DONE_BMSK                                              0x10
#define HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_ADAPTATION_DONE_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_PWR_STATE_ACK_BMSK                                                 0x8
#define HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_PWR_STATE_ACK_SHFT                                                 0x3
#define HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_LANE_READY_BMSK                                                    0x4
#define HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_LANE_READY_SHFT                                                    0x2
#define HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_SAMPCAL_DONE_BMSK                                                  0x2
#define HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_SAMPCAL_DONE_SHFT                                                  0x1
#define HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_CTUNE_CAL_DONE_BMSK                                                0x1
#define HWIO_PCIE_GEN3_QHP_L0_CAL_STATUS_CTUNE_CAL_DONE_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_OUT_STATUS_ADDR                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002e0)
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_OUT_STATUS_OFFS                                                (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002e0)
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_OUT_STATUS_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_OUT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_OUT_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_OUT_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_OUT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_OUT_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_OUT_STATUS_RSVD_BMSK                                                 0xfc
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_OUT_STATUS_RSVD_SHFT                                                  0x2
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_OUT_STATUS_AC_JTAG_OUTN_STATUS_BMSK                                   0x2
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_OUT_STATUS_AC_JTAG_OUTN_STATUS_SHFT                                   0x1
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_OUT_STATUS_AC_JTAG_OUTP_STATUS_BMSK                                   0x1
#define HWIO_PCIE_GEN3_QHP_L0_AC_JTAG_OUT_STATUS_AC_JTAG_OUTP_STATUS_SHFT                                   0x0

#define HWIO_PCIE_GEN3_QHP_L0_EOM_STATUS_ADDR                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002e4)
#define HWIO_PCIE_GEN3_QHP_L0_EOM_STATUS_OFFS                                                        (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002e4)
#define HWIO_PCIE_GEN3_QHP_L0_EOM_STATUS_RMSK                                                               0xf
#define HWIO_PCIE_GEN3_QHP_L0_EOM_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_EOM_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L0_EOM_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_EOM_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_EOM_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_EOM_STATUS_EOM_DEBUG_BMSK                                                     0xe
#define HWIO_PCIE_GEN3_QHP_L0_EOM_STATUS_EOM_DEBUG_SHFT                                                     0x1
#define HWIO_PCIE_GEN3_QHP_L0_EOM_STATUS_EOM_DONE_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_QHP_L0_EOM_STATUS_EOM_DONE_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT0_STATUS_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002e8)
#define HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT0_STATUS_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002e8)
#define HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT0_STATUS_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT0_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT0_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT0_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT0_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT0_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT0_STATUS_EOM_ERR_CNT_7_0_BMSK                                     0xff
#define HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT0_STATUS_EOM_ERR_CNT_7_0_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT1_STATUS_ADDR                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE      + 0x000002ec)
#define HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT1_STATUS_OFFS                                               (PCIE_GEN3_QHP_L0_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002ec)
#define HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT1_STATUS_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT1_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT1_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT1_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT1_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT1_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT1_STATUS_EOM_ERR_CNT_15_8_BMSK                                    0xff
#define HWIO_PCIE_GEN3_QHP_L0_EOM_ERR_CNT1_STATUS_EOM_ERR_CNT_15_8_SHFT                                     0x0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_GEN3_QHP_L1_HP_PCIE_LANE
 *--------------------------------------------------------------------------*/

#define PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE                                                (PCIE_GEN3_PCIE20_WRAPPER_AHB_W_PHY_BASE      + 0x00003000)
#define PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_SIZE                                                0x2F0
#define PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS                                           0x00000000

#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL1_ADDR                                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000000)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL1_OFFS                                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000000)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL1_RMSK                                                                0xff
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_ATB_SEL1_ADDR, HWIO_PCIE_GEN3_QHP_L1_ATB_SEL1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_ATB_SEL1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_ATB_SEL1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_ATB_SEL1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_ATB_SEL1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL1_ATB_SEL_7_0_BMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL1_ATB_SEL_7_0_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL2_ADDR                                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000004)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL2_OFFS                                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000004)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL2_RMSK                                                                0xff
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_ATB_SEL2_ADDR, HWIO_PCIE_GEN3_QHP_L1_ATB_SEL2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_ATB_SEL2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_ATB_SEL2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_ATB_SEL2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_ATB_SEL2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL2_ATB_SEL_15_8_BMSK                                                   0xff
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL2_ATB_SEL_15_8_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL3_ADDR                                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000008)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL3_OFFS                                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000008)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL3_RMSK                                                                 0x1
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_ATB_SEL3_ADDR, HWIO_PCIE_GEN3_QHP_L1_ATB_SEL3_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_ATB_SEL3_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_ATB_SEL3_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_ATB_SEL3_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_ATB_SEL3_IN)
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL3_ATB_SEL_16_16_BMSK                                                   0x1
#define HWIO_PCIE_GEN3_QHP_L1_ATB_SEL3_ATB_SEL_16_16_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_ADDR                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000000c)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_OFFS                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000000c)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_RMSK                                                              0x3f
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_ADDR, HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_UFS_MODE_BMSK                                                     0x20
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_UFS_MODE_SHFT                                                      0x5
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_TXVAL_VALID_INIT_BMSK                                             0x10
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_TXVAL_VALID_INIT_SHFT                                              0x4
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_TXVAL_VALID_MUX_BMSK                                               0x8
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_TXVAL_VALID_MUX_SHFT                                               0x3
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_TXVAL_VALID_BMSK                                                   0x4
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_TXVAL_VALID_SHFT                                                   0x2
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_USB3P1_MODE_BMSK                                                   0x2
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_USB3P1_MODE_SHFT                                                   0x1
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_KR_PCIGEN3_MODE_BMSK                                               0x1
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL0_KR_PCIGEN3_MODE_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL1_ADDR                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000010)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL1_OFFS                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000010)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL1_RMSK                                                              0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL1_ADDR, HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL1_TX_RESCODE_OFFSET_BMSK                                            0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL1_TX_RESCODE_OFFSET_SHFT                                             0x0

#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_ADDR                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000014)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_OFFS                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000014)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_RMSK                                                              0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_ADDR, HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_EQ_BYPASS_BMSK                                                    0x10
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_EQ_BYPASS_SHFT                                                     0x4
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_TX_DRVR_BOOST_EN_BMSK                                              0x8
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_TX_DRVR_BOOST_EN_SHFT                                              0x3
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_TX_DRVR_BOOST_GEAR_BMSK                                            0x7
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_CTRL2_TX_DRVR_BOOST_GEAR_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_ADDR                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000018)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_OFFS                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000018)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_RMSK                                                              0xf
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_ADDR, HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_PRE_EN_BMSK                                                       0x8
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_PRE_EN_SHFT                                                       0x3
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_POST_EN_BMSK                                                      0x4
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_POST_EN_SHFT                                                      0x2
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_MAIN_EN_MUX_BMSK                                                  0x2
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_MAIN_EN_MUX_SHFT                                                  0x1
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_MAIN_EN_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_TAP_EN_MAIN_EN_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000001c)
#define HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000001c)
#define HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_RMSK                                                            0x7f
#define HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_ADDR, HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_IN)
#define HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_TX_MARGINING_MUX_BMSK                                           0x40
#define HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_TX_MARGINING_MUX_SHFT                                            0x6
#define HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_TX_MARGINING_BMSK                                               0x3f
#define HWIO_PCIE_GEN3_QHP_L1_TX_MARGINING_TX_MARGINING_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L1_TX_PRE_ADDR                                                            (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000020)
#define HWIO_PCIE_GEN3_QHP_L1_TX_PRE_OFFS                                                            (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000020)
#define HWIO_PCIE_GEN3_QHP_L1_TX_PRE_RMSK                                                                  0x7f
#define HWIO_PCIE_GEN3_QHP_L1_TX_PRE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_TX_PRE_ADDR, HWIO_PCIE_GEN3_QHP_L1_TX_PRE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_TX_PRE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_TX_PRE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_TX_PRE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_TX_PRE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_TX_PRE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_TX_PRE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_TX_PRE_IN)
#define HWIO_PCIE_GEN3_QHP_L1_TX_PRE_TX_PRE_MUX_BMSK                                                       0x40
#define HWIO_PCIE_GEN3_QHP_L1_TX_PRE_TX_PRE_MUX_SHFT                                                        0x6
#define HWIO_PCIE_GEN3_QHP_L1_TX_PRE_TX_PRE_BMSK                                                           0x3f
#define HWIO_PCIE_GEN3_QHP_L1_TX_PRE_TX_PRE_SHFT                                                            0x0

#define HWIO_PCIE_GEN3_QHP_L1_TX_POST_ADDR                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000024)
#define HWIO_PCIE_GEN3_QHP_L1_TX_POST_OFFS                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000024)
#define HWIO_PCIE_GEN3_QHP_L1_TX_POST_RMSK                                                                 0x7f
#define HWIO_PCIE_GEN3_QHP_L1_TX_POST_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_TX_POST_ADDR, HWIO_PCIE_GEN3_QHP_L1_TX_POST_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_TX_POST_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_TX_POST_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_TX_POST_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_TX_POST_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_TX_POST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_TX_POST_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_TX_POST_IN)
#define HWIO_PCIE_GEN3_QHP_L1_TX_POST_TX_POST_MUX_BMSK                                                     0x40
#define HWIO_PCIE_GEN3_QHP_L1_TX_POST_TX_POST_MUX_SHFT                                                      0x6
#define HWIO_PCIE_GEN3_QHP_L1_TX_POST_TX_POST_BMSK                                                         0x3f
#define HWIO_PCIE_GEN3_QHP_L1_TX_POST_TX_POST_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN1_ADDR                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000028)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN1_OFFS                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000028)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN1_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN1_ADDR, HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN1_BIST_PATTERN_7_0_BMSK                                          0xff
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN1_BIST_PATTERN_7_0_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN2_ADDR                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000002c)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN2_OFFS                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000002c)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN2_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN2_ADDR, HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN2_BIST_PATTERN_15_8_BMSK                                         0xff
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN2_BIST_PATTERN_15_8_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN3_ADDR                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000030)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN3_OFFS                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000030)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN3_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN3_ADDR, HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN3_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN3_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN3_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN3_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN3_IN)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN3_BIST_PATTERN_23_16_BMSK                                        0xff
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN3_BIST_PATTERN_23_16_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN4_ADDR                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000034)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN4_OFFS                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000034)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN4_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN4_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN4_ADDR, HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN4_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN4_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN4_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN4_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN4_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN4_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN4_IN)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN4_BIST_PATTERN_31_24_BMSK                                        0xff
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN4_BIST_PATTERN_31_24_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN5_ADDR                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000038)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN5_OFFS                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000038)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN5_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN5_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN5_ADDR, HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN5_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN5_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN5_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN5_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN5_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN5_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN5_IN)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN5_BIST_PATTERN_39_32_BMSK                                        0xff
#define HWIO_PCIE_GEN3_QHP_L1_BIST_PATTERN5_BIST_PATTERN_39_32_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_ADDR                                             (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000003c)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_OFFS                                             (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000003c)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_RMSK                                                   0xff
#define HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_ADDR, HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_IN)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_BIST_RX_PRBS_SWAP_BMSK                                 0x80
#define HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_BIST_RX_PRBS_SWAP_SHFT                                  0x7
#define HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_BIST_TX_PRBS_SWAP_BMSK                                 0x40
#define HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_BIST_TX_PRBS_SWAP_SHFT                                  0x6
#define HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_BIST_LANE_NUMBER_BMSK                                  0x30
#define HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_BIST_LANE_NUMBER_SHFT                                   0x4
#define HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_BISTMODE_BMSK                                           0xf
#define HWIO_PCIE_GEN3_QHP_L1_BIST_MODE_LANENO_SWAP_BISTMODE_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_ADDR                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000040)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_OFFS                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000040)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_RMSK                                                 0xf
#define HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_ADDR, HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_IN)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_BIST_AUXMODE_BMSK                                    0x8
#define HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_BIST_AUXMODE_SHFT                                    0x3
#define HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_BIST_ERR_INJECT_BMSK                                 0x4
#define HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_BIST_ERR_INJECT_SHFT                                 0x2
#define HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_BIST_INVERT_TX_BMSK                                  0x2
#define HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_BIST_INVERT_TX_SHFT                                  0x1
#define HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_BIST_INVERT_RX_BMSK                                  0x1
#define HWIO_PCIE_GEN3_QHP_L1_BIST_INV_ERR_INJ_AUXMODE_BIST_INVERT_RX_SHFT                                  0x0

#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED1_ADDR                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000044)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED1_OFFS                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000044)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED1_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED1_ADDR, HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED1_PRBS_SEED_7_0_BMSK                                                0xff
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED1_PRBS_SEED_7_0_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED2_ADDR                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000048)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED2_OFFS                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000048)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED2_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED2_ADDR, HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED2_PRBS_SEED_15_8_BMSK                                               0xff
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED2_PRBS_SEED_15_8_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED3_ADDR                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000004c)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED3_OFFS                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000004c)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED3_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED3_ADDR, HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED3_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED3_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED3_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED3_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED3_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED3_PRBS_SEED_23_16_BMSK                                              0xff
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED3_PRBS_SEED_23_16_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED4_ADDR                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000050)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED4_OFFS                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000050)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED4_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED4_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED4_ADDR, HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED4_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED4_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED4_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED4_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED4_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED4_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED4_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED4_PRBS_SEED_31_24_BMSK                                              0xff
#define HWIO_PCIE_GEN3_QHP_L1_PRBS_SEED4_PRBS_SEED_31_24_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH1_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000054)
#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH1_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000054)
#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH1_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH1_ADDR, HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH1_PERL_LENGTH_7_0_BMSK                                            0xff
#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH1_PERL_LENGTH_7_0_SHFT                                             0x0

#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH2_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000058)
#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH2_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000058)
#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH2_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH2_ADDR, HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH2_PERL_LENGTH_15_8_BMSK                                           0xff
#define HWIO_PCIE_GEN3_QHP_L1_PERL_LENGTH2_PERL_LENGTH_15_8_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L1_RCV_DETECT_LVL_ADDR                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000005c)
#define HWIO_PCIE_GEN3_QHP_L1_RCV_DETECT_LVL_OFFS                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000005c)
#define HWIO_PCIE_GEN3_QHP_L1_RCV_DETECT_LVL_RMSK                                                           0x7
#define HWIO_PCIE_GEN3_QHP_L1_RCV_DETECT_LVL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RCV_DETECT_LVL_ADDR, HWIO_PCIE_GEN3_QHP_L1_RCV_DETECT_LVL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RCV_DETECT_LVL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RCV_DETECT_LVL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RCV_DETECT_LVL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RCV_DETECT_LVL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RCV_DETECT_LVL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RCV_DETECT_LVL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RCV_DETECT_LVL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RCV_DETECT_LVL_RECDETECT_LVL_BMSK                                             0x7
#define HWIO_PCIE_GEN3_QHP_L1_RCV_DETECT_LVL_RECDETECT_LVL_SHFT                                             0x0

#define HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000060)
#define HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000060)
#define HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_RMSK                                                            0x3f
#define HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_ADDR, HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_IN)
#define HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_TX_BAND_MODE2_BMSK                                              0x30
#define HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_TX_BAND_MODE2_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_TX_BAND_MODE1_BMSK                                               0xc
#define HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_TX_BAND_MODE1_SHFT                                               0x2
#define HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_TX_BAND_MODE0_BMSK                                               0x3
#define HWIO_PCIE_GEN3_QHP_L1_TX_BAND_MODE_TX_BAND_MODE0_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_ADDR                                                         (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000064)
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_OFFS                                                         (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000064)
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_RMSK                                                               0x7f
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_ADDR, HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_IN)
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_SERDES_MODE_BMSK                                                   0x40
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_SERDES_MODE_SHFT                                                    0x6
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_LANE_SYNC_MODE_BMSK                                                0x20
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_LANE_SYNC_MODE_SHFT                                                 0x5
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_LANE_MODE_4_0_BMSK                                                 0x1f
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_LANE_MODE_4_0_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_2_ADDR                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000068)
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_2_OFFS                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000068)
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_2_RMSK                                                             0x1f
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_2_ADDR, HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_2_LANE_MODE_9_5_BMSK                                               0x1f
#define HWIO_PCIE_GEN3_QHP_L1_LANE_MODE_2_LANE_MODE_9_5_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_ADDR                                                            (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000006c)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_OFFS                                                            (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000006c)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_RMSK                                                                  0xff
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_LPB_EN_ADDR, HWIO_PCIE_GEN3_QHP_L1_LPB_EN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_LPB_EN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_LPB_EN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_LPB_EN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_LPB_EN_IN)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_TX_RCLK_LPB_EN_MUX_BMSK                                               0x80
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_TX_RCLK_LPB_EN_MUX_SHFT                                                0x7
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_TX_RCLK_LPB_EN_BMSK                                                   0x40
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_TX_RCLK_LPB_EN_SHFT                                                    0x6
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_EN_SERLPB_MUX_BMSK                                                    0x20
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_EN_SERLPB_MUX_SHFT                                                     0x5
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_EN_SERLPB_BMSK                                                        0x10
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_EN_SERLPB_SHFT                                                         0x4
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_PAR_LPB_EN_MUX_BMSK                                                    0x8
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_PAR_LPB_EN_MUX_SHFT                                                    0x3
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_PAR_LPB_EN_BMSK                                                        0x4
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_PAR_LPB_EN_SHFT                                                        0x2
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_EN_RCLK_LPB_MUX_BMSK                                                   0x2
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_EN_RCLK_LPB_MUX_SHFT                                                   0x1
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_EN_RCLK_LPB_BMSK                                                       0x1
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN_EN_RCLK_LPB_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_ADDR                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000070)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_OFFS                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000070)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_RMSK                                                                  0x3
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_ADDR, HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_EN_LINELPB_MUX_BMSK                                                   0x2
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_EN_LINELPB_MUX_SHFT                                                   0x1
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_EN_LINELPB_BMSK                                                       0x1
#define HWIO_PCIE_GEN3_QHP_L1_LPB_EN1_EN_LINELPB_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_ADDR                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000074)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_OFFS                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000074)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_RMSK                                                                  0xf
#define HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_ADDR, HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_LINE_LPB_MAPTO_PAR_OR_LINE_BMSK                                       0x8
#define HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_LINE_LPB_MAPTO_PAR_OR_LINE_SHFT                                       0x3
#define HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_RCLK_LPB_SEL_BMSK                                                     0x7
#define HWIO_PCIE_GEN3_QHP_L1_LPB_SEL_RCLK_LPB_SEL_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_ADDR                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000078)
#define HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_OFFS                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000078)
#define HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_RMSK                                               0xf
#define HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_ADDR, HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                                   0x8
#define HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                                   0x3
#define HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                                       0x4
#define HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                                       0x2
#define HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_EN_RECDETECT_MUX_BMSK                              0x2
#define HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_EN_RECDETECT_MUX_SHFT                              0x1
#define HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_EN_RECDETECT_BMSK                                  0x1
#define HWIO_PCIE_GEN3_QHP_L1_PARRATE_REC_DETECT_IDLE_EN_EN_RECDETECT_SHFT                                  0x0

#define HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_ADDR                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000007c)
#define HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_OFFS                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000007c)
#define HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_RMSK                                                           0x3f
#define HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_ADDR, HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_PARALLEL_RATE_MODE2_BMSK                                       0x30
#define HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_PARALLEL_RATE_MODE2_SHFT                                        0x4
#define HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_PARALLEL_RATE_MODE1_BMSK                                        0xc
#define HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_PARALLEL_RATE_MODE1_SHFT                                        0x2
#define HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_PARALLEL_RATE_MODE0_BMSK                                        0x3
#define HWIO_PCIE_GEN3_QHP_L1_PARALLEL_RATE_PARALLEL_RATE_MODE0_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_ADDR                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000080)
#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_OFFS                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000080)
#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_RMSK                                                           0x1f
#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_ADDR, HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_IN)
#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_CLKBUF_EN_SW_MUX_BMSK                                          0x10
#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_CLKBUF_EN_SW_MUX_SHFT                                           0x4
#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_CLKBUF_EN_SW_BMSK                                               0x8
#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_CLKBUF_EN_SW_SHFT                                               0x3
#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_CLKBUF_EN_PS2_BMSK                                              0x4
#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_CLKBUF_EN_PS2_SHFT                                              0x2
#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_CLKBUF_EN_PS1B_BMSK                                             0x2
#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_CLKBUF_EN_PS1B_SHFT                                             0x1
#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_CLKBUF_EN_PS1A_BMSK                                             0x1
#define HWIO_PCIE_GEN3_QHP_L1_CLKBUF_ENABLE_CLKBUF_EN_PS1A_SHFT                                             0x0

#define HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_ADDR                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000084)
#define HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_OFFS                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000084)
#define HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_RMSK                                                           0x3
#define HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_ADDR, HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                                        0x2
#define HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                                        0x1
#define HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                            0x1
#define HWIO_PCIE_GEN3_QHP_L1_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_ADDR                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000088)
#define HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_OFFS                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000088)
#define HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_RMSK                                                        0xf
#define HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_ADDR, HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_MUX_BMSK                                      0x8
#define HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_MUX_SHFT                                      0x3
#define HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_BMSK                                          0x4
#define HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_SHFT                                          0x2
#define HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_SERDES_BYP_EN_MUX_BMSK                                      0x2
#define HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_SERDES_BYP_EN_MUX_SHFT                                      0x1
#define HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_SERDES_BYP_EN_BMSK                                          0x1
#define HWIO_PCIE_GEN3_QHP_L1_SERDES_BYP_EN_OUT_SERDES_BYP_EN_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_ADDR                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000008c)
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_OFFS                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000008c)
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_RMSK                                        0xff
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_ADDR, HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_IN)
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TCLK_EN_MUX_BMSK                            0x80
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TCLK_EN_MUX_SHFT                             0x7
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TCLK_EN_BMSK                                0x40
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TCLK_EN_SHFT                                 0x6
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_HIGHZ_MUX_BMSK                           0x20
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_HIGHZ_MUX_SHFT                            0x5
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_HIGHZ_BMSK                               0x10
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_HIGHZ_SHFT                                0x4
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                 0x8
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                 0x3
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TRANSCEIVER_BIAS_EN_BMSK                     0x4
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TRANSCEIVER_BIAS_EN_SHFT                     0x2
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_EN_MUX_BMSK                               0x2
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_EN_MUX_SHFT                               0x1
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_EN_BMSK                                   0x1
#define HWIO_PCIE_GEN3_QHP_L1_HIGHZ_TRANSCEIVEREN_BIAS_DRVR_EN_TX_EN_SHFT                                   0x0

#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_ADDR                                                         (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000090)
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_OFFS                                                         (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000090)
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_RMSK                                                               0x7f
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_ADDR, HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_RX_RESET_MUX_BMSK                                                  0x40
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_RX_RESET_MUX_SHFT                                                   0x6
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_RX_RESET_BMSK                                                      0x20
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_RX_RESET_SHFT                                                       0x5
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_JITTERGEN_RESET_BMSK                                               0x10
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_JITTERGEN_RESET_SHFT                                                0x4
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_CDR_RESET_BMSK                                                      0x8
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_CDR_RESET_SHFT                                                      0x3
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_TXBIST_RESET_BMSK                                                   0x4
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_TXBIST_RESET_SHFT                                                   0x2
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_RXBIST_RESET_BMSK                                                   0x2
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_RXBIST_RESET_SHFT                                                   0x1
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_SW_RESET_BMSK                                                       0x1
#define HWIO_PCIE_GEN3_QHP_L1_RESET_GEN_SW_RESET_SHFT                                                       0x0

#define HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000094)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000094)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_RMSK                                                            0x7f
#define HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_ADDR, HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_DEBUG_CLK_SEL_BMSK                                              0x60
#define HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_DEBUG_CLK_SEL_SHFT                                               0x5
#define HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_DEBUGBUS_SEL_BMSK                                               0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DEBUGBUS_SEL_DEBUGBUS_SEL_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_ADDR                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000098)
#define HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_OFFS                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000098)
#define HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_RMSK                                                       0x7
#define HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_ADDR, HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_DISABLE_CLKGATE_FUNCTIONAL_BMSK                            0x4
#define HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_DISABLE_CLKGATE_FUNCTIONAL_SHFT                            0x2
#define HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_DISABLE_B2T_CLKGATE_BMSK                                   0x2
#define HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_DISABLE_B2T_CLKGATE_SHFT                                   0x1
#define HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_DISABLE_CLKGATE_BMSK                                       0x1
#define HWIO_PCIE_GEN3_QHP_L1_DISABLE_CLK_GATING_DISABLE_CLKGATE_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_ADDR                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000009c)
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_OFFS                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000009c)
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_ADDR, HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_IN)
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_TSYNC_REQ_BMSK                                                0x80
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_TSYNC_REQ_SHFT                                                 0x7
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_CMN_RXCLK_EN_BMSK                                             0x40
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_CMN_RXCLK_EN_SHFT                                              0x6
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_CMN_TXCLK_EN_BMSK                                             0x20
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_CMN_TXCLK_EN_SHFT                                              0x5
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_LANE_READY_BMSK                                               0x10
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_LANE_READY_SHFT                                                0x4
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_CMN_RATE_BMSK                                                  0xc
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_CMN_RATE_SHFT                                                  0x2
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_CMN_EN_BMSK                                                    0x2
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_CMN_EN_SHFT                                                    0x1
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_CMN_START_BMSK                                                 0x1
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD0_CMN_START_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_ADDR                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000a0)
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_OFFS                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000a0)
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_ADDR, HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_PWR_STATE_UPDATE_MUX_BMSK                                     0x80
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_PWR_STATE_UPDATE_MUX_SHFT                                      0x7
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_PWR_STATE_UPDATE_BMSK                                         0x40
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_PWR_STATE_UPDATE_SHFT                                          0x6
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_PWR_STATE_BMSK                                                0x3c
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_PWR_STATE_SHFT                                                 0x2
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_CMN_RATE_UPDATE_BMSK                                           0x2
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_CMN_RATE_UPDATE_SHFT                                           0x1
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_CTRL_OUT_MUX_BMSK                                              0x1
#define HWIO_PCIE_GEN3_QHP_L1_CTRL_OUT_OVRD1_CTRL_OUT_MUX_SHFT                                              0x0

#define HWIO_PCIE_GEN3_QHP_L1_BIST_STATUS_ADDR                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000a4)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_STATUS_OFFS                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000a4)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_STATUS_RMSK                                                              0xf
#define HWIO_PCIE_GEN3_QHP_L1_BIST_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L1_BIST_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_STATUS_BIST_TOGGLE_STATUS_BMSK                                           0x8
#define HWIO_PCIE_GEN3_QHP_L1_BIST_STATUS_BIST_TOGGLE_STATUS_SHFT                                           0x3
#define HWIO_PCIE_GEN3_QHP_L1_BIST_STATUS_BIST_SYNC_STATUS_BMSK                                             0x4
#define HWIO_PCIE_GEN3_QHP_L1_BIST_STATUS_BIST_SYNC_STATUS_SHFT                                             0x2
#define HWIO_PCIE_GEN3_QHP_L1_BIST_STATUS_BIST_MATCH_STATUS_BMSK                                            0x2
#define HWIO_PCIE_GEN3_QHP_L1_BIST_STATUS_BIST_MATCH_STATUS_SHFT                                            0x1
#define HWIO_PCIE_GEN3_QHP_L1_BIST_STATUS_BIST_ERR_STATUS_BMSK                                              0x1
#define HWIO_PCIE_GEN3_QHP_L1_BIST_STATUS_BIST_ERR_STATUS_SHFT                                              0x0

#define HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT1_STATUS_ADDR                                              (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000a8)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT1_STATUS_OFFS                                              (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000a8)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT1_STATUS_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT1_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT1_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT1_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT1_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT1_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT1_STATUS_BIST_ERR_CNT_7_0_BMSK                                   0xff
#define HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT1_STATUS_BIST_ERR_CNT_7_0_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT2_STATUS_ADDR                                              (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000ac)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT2_STATUS_OFFS                                              (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000ac)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT2_STATUS_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT2_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT2_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT2_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT2_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT2_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT2_STATUS_BIST_ERR_CNT_15_8_BMSK                                  0xff
#define HWIO_PCIE_GEN3_QHP_L1_BIST_ERR_CNT2_STATUS_BIST_ERR_CNT_15_8_SHFT                                   0x0

#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS1_ADDR                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000b0)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS1_OFFS                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000b0)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS1_RMSK                                                       0xff
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS1_ADDR, HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS1_DEBUG_BUS_7_0_BMSK                                         0xff
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS1_DEBUG_BUS_7_0_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS2_ADDR                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000b4)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS2_OFFS                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000b4)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS2_RMSK                                                       0xff
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS2_ADDR, HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS2_DEBUG_BUS_15_8_BMSK                                        0xff
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS2_DEBUG_BUS_15_8_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS3_ADDR                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000b8)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS3_OFFS                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000b8)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS3_RMSK                                                       0xff
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS3_ADDR, HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS3_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS3_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS3_DEBUG_BUS_23_16_BMSK                                       0xff
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS3_DEBUG_BUS_23_16_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS4_ADDR                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000bc)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS4_OFFS                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000bc)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS4_RMSK                                                       0xff
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS4_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS4_ADDR, HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS4_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS4_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS4_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS4_DEBUG_BUS_31_24_BMSK                                       0xff
#define HWIO_PCIE_GEN3_QHP_L1_DEBUG_BUS_STATUS4_DEBUG_BUS_31_24_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_ADDR                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000c0)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_OFFS                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000c0)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_CML_GEAR_MODE0_BMSK                                           0x38
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_CML_GEAR_MODE0_SHFT                                            0x3
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_CML2CMOS_IBOOST_MODE0_BMSK                                     0x7
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE0_CML2CMOS_IBOOST_MODE0_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_ADDR                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000c4)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_OFFS                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000c4)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_CML_GEAR_MODE1_BMSK                                           0x38
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_CML_GEAR_MODE1_SHFT                                            0x3
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_CML2CMOS_IBOOST_MODE1_BMSK                                     0x7
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE1_CML2CMOS_IBOOST_MODE1_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_ADDR                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000c8)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_OFFS                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000c8)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_CML_GEAR_MODE2_BMSK                                           0x38
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_CML_GEAR_MODE2_SHFT                                            0x3
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_CML2CMOS_IBOOST_MODE2_BMSK                                     0x7
#define HWIO_PCIE_GEN3_QHP_L1_CML_CTRL_MODE2_CML2CMOS_IBOOST_MODE2_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE0_ADDR                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000cc)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE0_OFFS                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000cc)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE0_RMSK                                                        0x7
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE0_PREAMPGEAR_MODE0_BMSK                                       0x7
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE0_PREAMPGEAR_MODE0_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE1_ADDR                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000d0)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE1_OFFS                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000d0)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE1_RMSK                                                        0x7
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE1_PREAMPGEAR_MODE1_BMSK                                       0x7
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE1_PREAMPGEAR_MODE1_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE2_ADDR                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000d4)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE2_OFFS                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000d4)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE2_RMSK                                                        0x7
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE2_PREAMPGEAR_MODE2_BMSK                                       0x7
#define HWIO_PCIE_GEN3_QHP_L1_PREAMP_CTRL_MODE2_PREAMPGEAR_MODE2_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000d8)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000d8)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_MIXER_LOADB_MODE0_BMSK                                      0x3c
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_MIXER_LOADB_MODE0_SHFT                                       0x2
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_MIXER_DATARATE_MODE0_BMSK                                    0x3
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE0_MIXER_DATARATE_MODE0_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000dc)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000dc)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_MIXER_LOADB_MODE1_BMSK                                      0x3c
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_MIXER_LOADB_MODE1_SHFT                                       0x2
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_MIXER_DATARATE_MODE1_BMSK                                    0x3
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE1_MIXER_DATARATE_MODE1_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000e0)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000e0)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_MIXER_LOADB_MODE2_BMSK                                      0x3c
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_MIXER_LOADB_MODE2_SHFT                                       0x2
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_MIXER_DATARATE_MODE2_BMSK                                    0x3
#define HWIO_PCIE_GEN3_QHP_L1_MIXER_CTRL_MODE2_MIXER_DATARATE_MODE2_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH1_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000e4)
#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH1_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000e4)
#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH1_RMSK                                                            0x1f
#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH1_ADDR, HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH1_MAIN_THRESH1_BMSK                                               0x1f
#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH1_MAIN_THRESH1_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH2_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000e8)
#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH2_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000e8)
#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH2_RMSK                                                            0x1f
#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH2_ADDR, HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH2_MAIN_THRESH2_BMSK                                               0x1f
#define HWIO_PCIE_GEN3_QHP_L1_MAIN_THRESH2_MAIN_THRESH2_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH1_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000ec)
#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH1_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000ec)
#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH1_RMSK                                                            0x1f
#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_POST_THRESH1_ADDR, HWIO_PCIE_GEN3_QHP_L1_POST_THRESH1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_POST_THRESH1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_POST_THRESH1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_POST_THRESH1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_POST_THRESH1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH1_POST_THRESH1_BMSK                                               0x1f
#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH1_POST_THRESH1_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH2_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000f0)
#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH2_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000f0)
#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH2_RMSK                                                            0x1f
#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_POST_THRESH2_ADDR, HWIO_PCIE_GEN3_QHP_L1_POST_THRESH2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_POST_THRESH2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_POST_THRESH2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_POST_THRESH2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_POST_THRESH2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH2_POST_THRESH2_BMSK                                               0x1f
#define HWIO_PCIE_GEN3_QHP_L1_POST_THRESH2_POST_THRESH2_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH1_ADDR                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000f4)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH1_OFFS                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000f4)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH1_RMSK                                                             0x3f
#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH1_ADDR, HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH1_PRE_THRESH1_BMSK                                                 0x3f
#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH1_PRE_THRESH1_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH2_ADDR                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000f8)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH2_OFFS                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000f8)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH2_RMSK                                                             0x3f
#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH2_ADDR, HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH2_PRE_THRESH2_BMSK                                                 0x3f
#define HWIO_PCIE_GEN3_QHP_L1_PRE_THRESH2_PRE_THRESH2_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_DFE_ADDR                                                   (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000000fc)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_DFE_OFFS                                                   (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000000fc)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_DFE_RMSK                                                         0x3f
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_DFE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_DFE_ADDR, HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_DFE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_DFE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_DFE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_DFE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_DFE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_DFE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_DFE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_DFE_IN)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_DFE_CTLE_THRESH_DFE_BMSK                                         0x3f
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_DFE_CTLE_THRESH_DFE_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_VGA_THRESH_DFE_ADDR                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000100)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_THRESH_DFE_OFFS                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000100)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_THRESH_DFE_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_QHP_L1_VGA_THRESH_DFE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_VGA_THRESH_DFE_ADDR, HWIO_PCIE_GEN3_QHP_L1_VGA_THRESH_DFE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_THRESH_DFE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_VGA_THRESH_DFE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_THRESH_DFE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_VGA_THRESH_DFE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_THRESH_DFE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_VGA_THRESH_DFE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_VGA_THRESH_DFE_IN)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_THRESH_DFE_VGA_THRESH_DFE_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_QHP_L1_VGA_THRESH_DFE_VGA_THRESH_DFE_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_ADDR                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000104)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_OFFS                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000104)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_RMSK                                                             0xff
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_ADDR, HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_IN)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_CTLE_MODE_BMSK                                                   0xc0
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_CTLE_MODE_SHFT                                                    0x6
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_CTLE_THRESH_BMSK                                                 0x3f
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_THRESH_CTLE_THRESH_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000108)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000108)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_ADDR, HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_DFE_FREEZE_EN_MUX_BMSK                                          0x80
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_DFE_FREEZE_EN_MUX_SHFT                                           0x7
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_FREEZE_DFE_BMSK                                                 0x40
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_FREEZE_DFE_SHFT                                                  0x6
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_TXADAPTSW_EN_BMSK                                               0x20
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_TXADAPTSW_EN_SHFT                                                0x5
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_DFE_EN_MODE2_BMSK                                               0x10
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_DFE_EN_MODE2_SHFT                                                0x4
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_DFE_EN_MODE1_BMSK                                                0x8
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_DFE_EN_MODE1_SHFT                                                0x3
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_DFE_EN_MODE0_BMSK                                                0x4
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_DFE_EN_MODE0_SHFT                                                0x2
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_RXEQ_GLB_ADAPT_MODE_BMSK                                         0x3
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN0_RXEQ_GLB_ADAPT_MODE_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000010c)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000010c)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_RMSK                                                            0x7f
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_ADDR, HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_DFE_TRACKING_EN_MUX_BMSK                                        0x40
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_DFE_TRACKING_EN_MUX_SHFT                                         0x6
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_DFE_TAP5_EN_BMSK                                                0x20
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_DFE_TAP5_EN_SHFT                                                 0x5
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_DFE_TAP4_EN_BMSK                                                0x10
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_DFE_TAP4_EN_SHFT                                                 0x4
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_DFE_TAP3_EN_BMSK                                                 0x8
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_DFE_TAP3_EN_SHFT                                                 0x3
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_DFE_TAP2_EN_BMSK                                                 0x4
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_DFE_TAP2_EN_SHFT                                                 0x2
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_DFE_TAP1_EN_BMSK                                                 0x2
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_DFE_TAP1_EN_SHFT                                                 0x1
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_VGA_ADAPT_EN_BMSK                                                0x1
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN1_VGA_ADAPT_EN_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000110)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000110)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_ADDR, HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_FORCE_DFE_TAP_EN_BMSK                                           0x80
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_FORCE_DFE_TAP_EN_SHFT                                            0x7
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_DFE_TRAIN_EN_MUX_BMSK                                           0x40
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_DFE_TRAIN_EN_MUX_SHFT                                            0x6
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_DFE_TRAIN_EN_BMSK                                               0x20
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_DFE_TRAIN_EN_SHFT                                                0x5
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_EDAC_ADAPT_EN_BMSK                                              0x10
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_EDAC_ADAPT_EN_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_PHPRE_ADAPT_EN_BMSK                                              0x8
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_PHPRE_ADAPT_EN_SHFT                                              0x3
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_AMPPRE_ADAPT_EN_BMSK                                             0x4
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_AMPPRE_ADAPT_EN_SHFT                                             0x2
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_OFFSET_ADAPT_EN_BMSK                                             0x2
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_OFFSET_ADAPT_EN_SHFT                                             0x1
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_EQ_ADAPT_EN_BMSK                                                 0x1
#define HWIO_PCIE_GEN3_QHP_L1_RXENGINE_EN2_EQ_ADAPT_EN_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_QHP_L1_CTLE_TRAIN_TIME_ADDR                                                   (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000114)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_TRAIN_TIME_OFFS                                                   (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000114)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_TRAIN_TIME_RMSK                                                         0x7f
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_TRAIN_TIME_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CTLE_TRAIN_TIME_ADDR, HWIO_PCIE_GEN3_QHP_L1_CTLE_TRAIN_TIME_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_TRAIN_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CTLE_TRAIN_TIME_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_TRAIN_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_CTLE_TRAIN_TIME_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_TRAIN_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_CTLE_TRAIN_TIME_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_CTLE_TRAIN_TIME_IN)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_TRAIN_TIME_CTLE_TRAIN_TIME_BMSK                                         0x7f
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_TRAIN_TIME_CTLE_TRAIN_TIME_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_CTLE_DFE_OVRLP_TIME_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000118)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_DFE_OVRLP_TIME_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000118)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_DFE_OVRLP_TIME_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_DFE_OVRLP_TIME_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CTLE_DFE_OVRLP_TIME_ADDR, HWIO_PCIE_GEN3_QHP_L1_CTLE_DFE_OVRLP_TIME_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_DFE_OVRLP_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CTLE_DFE_OVRLP_TIME_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_DFE_OVRLP_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_CTLE_DFE_OVRLP_TIME_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_DFE_OVRLP_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_CTLE_DFE_OVRLP_TIME_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_CTLE_DFE_OVRLP_TIME_IN)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_DFE_OVRLP_TIME_CTLE_DFE_OVRLP_TIME_BMSK                                 0xff
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_DFE_OVRLP_TIME_CTLE_DFE_OVRLP_TIME_SHFT                                  0x0

#define HWIO_PCIE_GEN3_QHP_L1_DFE_REFRESH_TIME_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000011c)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_REFRESH_TIME_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000011c)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_REFRESH_TIME_RMSK                                                         0xf
#define HWIO_PCIE_GEN3_QHP_L1_DFE_REFRESH_TIME_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_REFRESH_TIME_ADDR, HWIO_PCIE_GEN3_QHP_L1_DFE_REFRESH_TIME_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_REFRESH_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_REFRESH_TIME_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_REFRESH_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DFE_REFRESH_TIME_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_REFRESH_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DFE_REFRESH_TIME_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DFE_REFRESH_TIME_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_REFRESH_TIME_DFE_REFRESH_TIME_BMSK                                        0xf
#define HWIO_PCIE_GEN3_QHP_L1_DFE_REFRESH_TIME_DFE_REFRESH_TIME_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_DFE_ENABLE_TIME_ADDR                                                   (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000120)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_ENABLE_TIME_OFFS                                                   (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000120)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_ENABLE_TIME_RMSK                                                         0xff
#define HWIO_PCIE_GEN3_QHP_L1_DFE_ENABLE_TIME_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_ENABLE_TIME_ADDR, HWIO_PCIE_GEN3_QHP_L1_DFE_ENABLE_TIME_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_ENABLE_TIME_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_ENABLE_TIME_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_ENABLE_TIME_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DFE_ENABLE_TIME_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_ENABLE_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DFE_ENABLE_TIME_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DFE_ENABLE_TIME_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_ENABLE_TIME_DFE_ENABLE_TIME_BMSK                                         0xff
#define HWIO_PCIE_GEN3_QHP_L1_DFE_ENABLE_TIME_DFE_ENABLE_TIME_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_ADDR                                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000124)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_OFFS                                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000124)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_RMSK                                                                0xff
#define HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_VGA_GAIN_TRACKING_BMSK                                              0xf0
#define HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_VGA_GAIN_TRACKING_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_VGA_GAIN_TRAINING_BMSK                                               0xf
#define HWIO_PCIE_GEN3_QHP_L1_VGA_GAIN_VGA_GAIN_TRAINING_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_ADDR                                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000128)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_OFFS                                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000128)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_RMSK                                                                0xff
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_DFE_GAIN_TRACKING_BMSK                                              0xf0
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_DFE_GAIN_TRACKING_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_DFE_GAIN_TRAINING_BMSK                                               0xf
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_DFE_GAIN_TRAINING_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_ADDR                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000012c)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_OFFS                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000012c)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_RMSK                                                           0x3f
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_ADDR, HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_VGA_GAIN_SIGN_BMSK                                             0x20
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_VGA_GAIN_SIGN_SHFT                                              0x5
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_DFE_TAP5_GAIN_SIGN_BMSK                                        0x10
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_DFE_TAP5_GAIN_SIGN_SHFT                                         0x4
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_DFE_TAP4_GAIN_SIGN_BMSK                                         0x8
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_DFE_TAP4_GAIN_SIGN_SHFT                                         0x3
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_DFE_TAP3_GAIN_SIGN_BMSK                                         0x4
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_DFE_TAP3_GAIN_SIGN_SHFT                                         0x2
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_DFE_TAP2_GAIN_SIGN_BMSK                                         0x2
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_DFE_TAP2_GAIN_SIGN_SHFT                                         0x1
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_DFE_TAP1_GAIN_SIGN_BMSK                                         0x1
#define HWIO_PCIE_GEN3_QHP_L1_DFE_GAIN_SIGN_DFE_TAP1_GAIN_SIGN_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_ADDR                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000130)
#define HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_OFFS                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000130)
#define HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_RMSK                                                                 0x1f
#define HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_EQ_GAIN_SIGN_BMSK                                                    0x10
#define HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_EQ_GAIN_SIGN_SHFT                                                     0x4
#define HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_EQ_GAIN_BMSK                                                          0xf
#define HWIO_PCIE_GEN3_QHP_L1_EQ_GAIN_EQ_GAIN_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_ADDR                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000134)
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_OFFS                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000134)
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_RMSK                                                             0x1f
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_OFFSET_GAIN_SIGN_BMSK                                            0x10
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_OFFSET_GAIN_SIGN_SHFT                                             0x4
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_OFFSET_GAIN_BMSK                                                  0xf
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_GAIN_OFFSET_GAIN_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_ADDR                                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000138)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_OFFS                                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000138)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_RMSK                                                                0x1f
#define HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_PRE_GAIN_SIGN_BMSK                                                  0x10
#define HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_PRE_GAIN_SIGN_SHFT                                                   0x4
#define HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_PRE_GAIN_BMSK                                                        0xf
#define HWIO_PCIE_GEN3_QHP_L1_PRE_GAIN_PRE_GAIN_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_VGA_INITVAL_ADDR                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000013c)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_INITVAL_OFFS                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000013c)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_INITVAL_RMSK                                                             0x3f
#define HWIO_PCIE_GEN3_QHP_L1_VGA_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_VGA_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L1_VGA_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_VGA_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_VGA_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_VGA_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_VGA_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_VGA_INITVAL_VGA_INITVAL_BMSK                                                 0x3f
#define HWIO_PCIE_GEN3_QHP_L1_VGA_INITVAL_VGA_INITVAL_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP1_INITVAL_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000140)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP1_INITVAL_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000140)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP1_INITVAL_RMSK                                                        0x7f
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP1_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP1_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L1_DFE_TAP1_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP1_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP1_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP1_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP1_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP1_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP1_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DFE_TAP1_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP1_INITVAL_DFE_TAP1_INITVAL_BMSK                                       0x7f
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP1_INITVAL_DFE_TAP1_INITVAL_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP2_INITVAL_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000144)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP2_INITVAL_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000144)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP2_INITVAL_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP2_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP2_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L1_DFE_TAP2_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP2_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP2_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP2_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP2_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP2_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP2_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DFE_TAP2_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP2_INITVAL_DFE_TAP2_INITVAL_BMSK                                       0x3f
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP2_INITVAL_DFE_TAP2_INITVAL_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP3_INITVAL_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000148)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP3_INITVAL_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000148)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP3_INITVAL_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP3_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP3_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L1_DFE_TAP3_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP3_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP3_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP3_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP3_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP3_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP3_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DFE_TAP3_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP3_INITVAL_DFE_TAP3_INITVAL_BMSK                                       0x3f
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP3_INITVAL_DFE_TAP3_INITVAL_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP4_INITVAL_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000014c)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP4_INITVAL_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000014c)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP4_INITVAL_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP4_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP4_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L1_DFE_TAP4_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP4_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP4_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP4_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP4_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP4_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP4_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DFE_TAP4_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP4_INITVAL_DFE_TAP4_INITVAL_BMSK                                       0x3f
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP4_INITVAL_DFE_TAP4_INITVAL_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP5_INITVAL_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000150)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP5_INITVAL_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000150)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP5_INITVAL_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP5_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP5_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L1_DFE_TAP5_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP5_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP5_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP5_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP5_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP5_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DFE_TAP5_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DFE_TAP5_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP5_INITVAL_DFE_TAP5_INITVAL_BMSK                                       0x3f
#define HWIO_PCIE_GEN3_QHP_L1_DFE_TAP5_INITVAL_DFE_TAP5_INITVAL_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_EQ_INITVAL_ADDR                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000154)
#define HWIO_PCIE_GEN3_QHP_L1_EQ_INITVAL_OFFS                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000154)
#define HWIO_PCIE_GEN3_QHP_L1_EQ_INITVAL_RMSK                                                              0x3f
#define HWIO_PCIE_GEN3_QHP_L1_EQ_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_EQ_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L1_EQ_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_EQ_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_EQ_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_EQ_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_EQ_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_EQ_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_EQ_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_EQ_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_EQ_INITVAL_EQ_INITVAL_BMSK                                                   0x3f
#define HWIO_PCIE_GEN3_QHP_L1_EQ_INITVAL_EQ_INITVAL_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_INITVAL_ADDR                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000158)
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_INITVAL_OFFS                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000158)
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_INITVAL_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_OFFSET_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L1_OFFSET_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_OFFSET_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_OFFSET_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_OFFSET_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_OFFSET_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_INITVAL_OFFSET_INITVAL_BMSK                                           0x3f
#define HWIO_PCIE_GEN3_QHP_L1_OFFSET_INITVAL_OFFSET_INITVAL_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L1_PRE_INITVAL_ADDR                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000015c)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_INITVAL_OFFS                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000015c)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_INITVAL_RMSK                                                             0x3f
#define HWIO_PCIE_GEN3_QHP_L1_PRE_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PRE_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L1_PRE_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PRE_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PRE_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PRE_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PRE_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PRE_INITVAL_PRE_INITVAL_BMSK                                                 0x3f
#define HWIO_PCIE_GEN3_QHP_L1_PRE_INITVAL_PRE_INITVAL_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L1_EDAC_INITVAL_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000160)
#define HWIO_PCIE_GEN3_QHP_L1_EDAC_INITVAL_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000160)
#define HWIO_PCIE_GEN3_QHP_L1_EDAC_INITVAL_RMSK                                                            0x7f
#define HWIO_PCIE_GEN3_QHP_L1_EDAC_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_EDAC_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L1_EDAC_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_EDAC_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_EDAC_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_EDAC_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_EDAC_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_EDAC_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_EDAC_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_EDAC_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_EDAC_INITVAL_EDAC_INITVAL_BMSK                                               0x7f
#define HWIO_PCIE_GEN3_QHP_L1_EDAC_INITVAL_EDAC_INITVAL_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L1_CTLE_SATVAL_ADDR                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000164)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_SATVAL_OFFS                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000164)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_SATVAL_RMSK                                                             0x3f
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_SATVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CTLE_SATVAL_ADDR, HWIO_PCIE_GEN3_QHP_L1_CTLE_SATVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_SATVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CTLE_SATVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_SATVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_CTLE_SATVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_SATVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_CTLE_SATVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_CTLE_SATVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_SATVAL_SATVAL_EQ_BMSK                                                   0x3f
#define HWIO_PCIE_GEN3_QHP_L1_CTLE_SATVAL_SATVAL_EQ_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_ADDR                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000168)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_OFFS                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000168)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_RMSK                                                             0x7f
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_ADDR, HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_OFFSET_INITB_BMSK                                                0x40
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_OFFSET_INITB_SHFT                                                 0x6
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_EQ_INITB_BMSK                                                    0x20
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_EQ_INITB_SHFT                                                     0x5
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_DFE_TAP5_INITB_BMSK                                              0x10
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_DFE_TAP5_INITB_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_DFE_TAP4_INITB_BMSK                                               0x8
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_DFE_TAP4_INITB_SHFT                                               0x3
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_DFE_TAP3_INITB_BMSK                                               0x4
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_DFE_TAP3_INITB_SHFT                                               0x2
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_DFE_TAP2_INITB_BMSK                                               0x2
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_DFE_TAP2_INITB_SHFT                                               0x1
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_DFE_TAP1_INITB_BMSK                                               0x1
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB0_DFE_TAP1_INITB_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_ADDR                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000016c)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_OFFS                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000016c)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_RMSK                                                             0xff
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_ADDR, HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_RXEQ_CTRL_MODE_BMSK                                              0xf0
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_RXEQ_CTRL_MODE_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_INITB_VGA_CTLE_EDAC_MUX_BMSK                                      0x8
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_INITB_VGA_CTLE_EDAC_MUX_SHFT                                      0x3
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_INITB_VGA_CTLE_EDAC_BMSK                                          0x4
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_INITB_VGA_CTLE_EDAC_SHFT                                          0x2
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_PHPRE_INITB_BMSK                                                  0x2
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_PHPRE_INITB_SHFT                                                  0x1
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_AMPPRE_INITB_BMSK                                                 0x1
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_INITB1_AMPPRE_INITB_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV1_ADDR                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000170)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV1_OFFS                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000170)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV1_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV1_ADDR, HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV1_RXEQ_CLK_DIV_7_0_BMSK                                          0xff
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV1_RXEQ_CLK_DIV_7_0_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV2_ADDR                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000174)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV2_OFFS                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000174)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV2_RMSK                                                            0x3
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV2_ADDR, HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV2_RXEQ_CLK_DIV_9_8_BMSK                                           0x3
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CLK_DIV2_RXEQ_CLK_DIV_9_8_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH1_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000178)
#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH1_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000178)
#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH1_RMSK                                                        0xff
#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH1_ADDR, HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH1_RCVRDONE_THRESH_7_0_BMSK                                    0xff
#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH1_RCVRDONE_THRESH_7_0_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH2_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000017c)
#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH2_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000017c)
#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH2_RMSK                                                        0x7f
#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH2_ADDR, HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH2_RCVRDONE_THRESH_14_8_BMSK                                   0x7f
#define HWIO_PCIE_GEN3_QHP_L1_RCVRDONE_THRESH2_RCVRDONE_THRESH_14_8_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_ADDR                                                         (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000180)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_OFFS                                                         (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000180)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_RMSK                                                               0xff
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_DISABLE_OFFSET_TRACKING_BMSK                                       0x80
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_DISABLE_OFFSET_TRACKING_SHFT                                        0x7
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_VGA_TRACKING_EN_BMSK                                               0x40
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_VGA_TRACKING_EN_SHFT                                                0x6
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_SEQ_TRACK_DFE_BMSK                                                 0x20
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_SEQ_TRACK_DFE_SHFT                                                  0x5
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_RCVRDONE_DISABLE_BMSK                                              0x10
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_RCVRDONE_DISABLE_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_RCVRDONE_FORCEBIT_BMSK                                              0x8
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_RCVRDONE_FORCEBIT_SHFT                                              0x3
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_BYPASS_ADAPTATION_DONE_BMSK                                         0x4
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_BYPASS_ADAPTATION_DONE_SHFT                                         0x2
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_EQ_SEL_BMSK                                                         0x2
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_EQ_SEL_SHFT                                                         0x1
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_PRE_SEL_BMSK                                                        0x1
#define HWIO_PCIE_GEN3_QHP_L1_RXEQ_CTRL_PRE_SEL_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_ADDR                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000184)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_OFFS                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000184)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_UCDR_STEP_BY_TWO_MODE0_BMSK                               0x80
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_UCDR_STEP_BY_TWO_MODE0_SHFT                                0x7
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_UCDR_FO_GAIN_MODE0_BMSK                                   0x7f
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE0_UCDR_FO_GAIN_MODE0_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_ADDR                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000188)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_OFFS                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000188)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_UCDR_STEP_BY_TWO_MODE1_BMSK                               0x80
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_UCDR_STEP_BY_TWO_MODE1_SHFT                                0x7
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_UCDR_FO_GAIN_MODE1_BMSK                                   0x7f
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE1_UCDR_FO_GAIN_MODE1_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_ADDR                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000018c)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_OFFS                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000018c)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_UCDR_STEP_BY_TWO_MODE2_BMSK                               0x80
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_UCDR_STEP_BY_TWO_MODE2_SHFT                                0x7
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_UCDR_FO_GAIN_MODE2_BMSK                                   0x7f
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_GAIN_MODE2_UCDR_FO_GAIN_MODE2_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE0_ADDR                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000190)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE0_OFFS                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000190)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE0_RMSK                                                      0x7f
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE0_UCDR_SO_GAIN_MODE0_BMSK                                   0x7f
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE0_UCDR_SO_GAIN_MODE0_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE1_ADDR                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000194)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE1_OFFS                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000194)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE1_RMSK                                                      0x7f
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE1_UCDR_SO_GAIN_MODE1_BMSK                                   0x7f
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE1_UCDR_SO_GAIN_MODE1_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE2_ADDR                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000198)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE2_OFFS                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000198)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE2_RMSK                                                      0x7f
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE2_UCDR_SO_GAIN_MODE2_BMSK                                   0x7f
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_GAIN_MODE2_UCDR_SO_GAIN_MODE2_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_ADDR                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000019c)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_OFFS                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000019c)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_ADDR, HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_IN)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_UCDR_ENABLE_MUX_BMSK                                          0x80
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_UCDR_ENABLE_MUX_SHFT                                           0x7
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_UCDR_ENABLE_BMSK                                              0x40
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_UCDR_ENABLE_SHFT                                               0x6
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_UCDR_SO_SATURATION_BMSK                                       0x3f
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_SO_CONFIG_UCDR_SO_SATURATION_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_TO_SO_DELAY_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001a0)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_TO_SO_DELAY_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001a0)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_TO_SO_DELAY_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_TO_SO_DELAY_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_TO_SO_DELAY_ADDR, HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_TO_SO_DELAY_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_TO_SO_DELAY_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_TO_SO_DELAY_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_TO_SO_DELAY_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_TO_SO_DELAY_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_TO_SO_DELAY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_TO_SO_DELAY_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_TO_SO_DELAY_IN)
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                                 0xff
#define HWIO_PCIE_GEN3_QHP_L1_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                                  0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_BAND_ADDR                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001a4)
#define HWIO_PCIE_GEN3_QHP_L1_RX_BAND_OFFS                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001a4)
#define HWIO_PCIE_GEN3_QHP_L1_RX_BAND_RMSK                                                                 0x3f
#define HWIO_PCIE_GEN3_QHP_L1_RX_BAND_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_BAND_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_BAND_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_BAND_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_BAND_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_BAND_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_BAND_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_BAND_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_BAND_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_BAND_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_BAND_RX_BAND_MODE2_BMSK                                                   0x30
#define HWIO_PCIE_GEN3_QHP_L1_RX_BAND_RX_BAND_MODE2_SHFT                                                    0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_BAND_RX_BAND_MODE1_BMSK                                                    0xc
#define HWIO_PCIE_GEN3_QHP_L1_RX_BAND_RX_BAND_MODE1_SHFT                                                    0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_BAND_RX_BAND_MODE0_BMSK                                                    0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_BAND_RX_BAND_MODE0_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_ADDR                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001a8)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_OFFS                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001a8)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_RMSK                                                               0x3
#define HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_ADDR, HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_IN)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_EN_APATH_BMSK                                                      0x2
#define HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_EN_APATH_SHFT                                                      0x1
#define HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_EN_AUXPI_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_QHP_L1_AUX_ENABLE_EN_AUXPI_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_QHP_L1_AUX_CONTROL_ADDR                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001ac)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_CONTROL_OFFS                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001ac)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_CONTROL_RMSK                                                             0x3f
#define HWIO_PCIE_GEN3_QHP_L1_AUX_CONTROL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_AUX_CONTROL_ADDR, HWIO_PCIE_GEN3_QHP_L1_AUX_CONTROL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_CONTROL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_AUX_CONTROL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_CONTROL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_AUX_CONTROL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_AUX_CONTROL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_AUX_CONTROL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_CONTROL_AUX_OFFSET_BMSK                                                  0x3f
#define HWIO_PCIE_GEN3_QHP_L1_AUX_CONTROL_AUX_OFFSET_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_ADDR                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001b0)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_OFFS                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001b0)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_RMSK                                                                 0x7f
#define HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_ADDR, HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_IN)
#define HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_AUX_SIGN_BMSK                                                        0x40
#define HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_AUX_SIGN_SHFT                                                         0x6
#define HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_AUX_DAC_BMSK                                                         0x3f
#define HWIO_PCIE_GEN3_QHP_L1_AUX_DAC_AUX_DAC_SHFT                                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001b4)
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001b4)
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_AC_JTAG_RESET_BMSK                                              0x80
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_AC_JTAG_RESET_SHFT                                               0x7
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_AC_JTAG_MODE_BMSK                                               0x40
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_AC_JTAG_MODE_SHFT                                                0x6
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_AC_JTAG_LVL_BMSK                                                0x20
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_AC_JTAG_LVL_SHFT                                                 0x5
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_AC_JTAG_INITN_MUX_BMSK                                          0x10
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_AC_JTAG_INITN_MUX_SHFT                                           0x4
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_AC_JTAG_INITN_BMSK                                               0x8
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_AC_JTAG_INITN_SHFT                                               0x3
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_AC_JTAG_INITP_MUX_BMSK                                           0x4
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_AC_JTAG_INITP_MUX_SHFT                                           0x2
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_AC_JTAG_INITP_BMSK                                               0x2
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_AC_JTAG_INITP_SHFT                                               0x1
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_AC_JTAG_EN_BMSK                                                  0x1
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_CTRL_AC_JTAG_EN_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_ADDR                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001b8)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_OFFS                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001b8)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_EN_IQ_PI_MUX_BMSK                                              0x80
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_EN_IQ_PI_MUX_SHFT                                               0x7
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_EN_IQ_PI_BMSK                                                  0x40
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_EN_IQ_PI_SHFT                                                   0x6
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_EN_SAMPCAL_IPATH_MUX_BMSK                                      0x20
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_EN_SAMPCAL_IPATH_MUX_SHFT                                       0x5
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_EN_SAMPCAL_IPATH_BMSK                                          0x10
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_EN_SAMPCAL_IPATH_SHFT                                           0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_EN_RCVR_MUX_BMSK                                                0x8
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_EN_RCVR_MUX_SHFT                                                0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_EN_RCVR_BMSK                                                    0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_EN_RCVR_SHFT                                                    0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_EN_DESERIALIZER_MUX_BMSK                                        0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_EN_DESERIALIZER_MUX_SHFT                                        0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_EN_DESERIALIZER_BMSK                                            0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH0_EN_DESERIALIZER_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_ADDR                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001bc)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_OFFS                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001bc)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_RMSK                                                           0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_SAMPCAL_DEBUG_MODE_MOVE_BMSK                                   0x80
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_SAMPCAL_DEBUG_MODE_MOVE_SHFT                                    0x7
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_SAMPCAL_DEBUG_MODE_BMSK                                        0x40
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_SAMPCAL_DEBUG_MODE_SHFT                                         0x6
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_RCLK_EN_MUX_BMSK                                               0x20
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_RCLK_EN_MUX_SHFT                                                0x5
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_RCLK_EN_BMSK                                                   0x10
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_RCLK_EN_SHFT                                                    0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_EN_SAMPCAL_EPATH_MUX_BMSK                                       0x8
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_EN_SAMPCAL_EPATH_MUX_SHFT                                       0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_EN_SAMPCAL_EPATH_BMSK                                           0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_EN_SAMPCAL_EPATH_SHFT                                           0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_EN_SAMPCAL_QPATH_MUX_BMSK                                       0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_EN_SAMPCAL_QPATH_MUX_SHFT                                       0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_EN_SAMPCAL_QPATH_BMSK                                           0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_EN_SAMPCAL_QPATH_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001c0)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001c0)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_RMSK                                                     0x7f
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_CDR_PD_SEL_MODE0_BMSK                                    0x60
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_CDR_PD_SEL_MODE0_SHFT                                     0x5
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_EN_DLL_MODE0_BMSK                                        0x10
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_EN_DLL_MODE0_SHFT                                         0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_EN_IQ_DCC_MODE0_BMSK                                      0x8
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_EN_IQ_DCC_MODE0_SHFT                                      0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_EN_IQCAL_MODE0_BMSK                                       0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_EN_IQCAL_MODE0_SHFT                                       0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_EN_QPATH_MODE0_BMSK                                       0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_EN_QPATH_MODE0_SHFT                                       0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_EN_EPATH_MODE0_BMSK                                       0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE0_EN_EPATH_MODE0_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001c4)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001c4)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_RMSK                                                     0x7f
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_CDR_PD_SEL_MODE1_BMSK                                    0x60
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_CDR_PD_SEL_MODE1_SHFT                                     0x5
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_EN_DLL_MODE1_BMSK                                        0x10
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_EN_DLL_MODE1_SHFT                                         0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_EN_IQ_DCC_MODE1_BMSK                                      0x8
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_EN_IQ_DCC_MODE1_SHFT                                      0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_EN_IQCAL_MODE1_BMSK                                       0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_EN_IQCAL_MODE1_SHFT                                       0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_EN_QPATH_MODE1_BMSK                                       0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_EN_QPATH_MODE1_SHFT                                       0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_EN_EPATH_MODE1_BMSK                                       0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE1_EN_EPATH_MODE1_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001c8)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001c8)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_RMSK                                                     0x7f
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_CDR_PD_SEL_MODE2_BMSK                                    0x60
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_CDR_PD_SEL_MODE2_SHFT                                     0x5
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_EN_DLL_MODE2_BMSK                                        0x10
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_EN_DLL_MODE2_SHFT                                         0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_EN_IQ_DCC_MODE2_BMSK                                      0x8
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_EN_IQ_DCC_MODE2_SHFT                                      0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_EN_IQCAL_MODE2_BMSK                                       0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_EN_IQCAL_MODE2_SHFT                                       0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_EN_QPATH_MODE2_BMSK                                       0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_EN_QPATH_MODE2_SHFT                                       0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_EN_EPATH_MODE2_BMSK                                       0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_RCVR_PATH1_MODE2_EN_EPATH_MODE2_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001cc)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001cc)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_RMSK                                                     0x1f
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_ADDR, HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_CAL_ISAMP0_MUX_BMSK                                      0x10
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_CAL_ISAMP0_MUX_SHFT                                       0x4
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_CAL_ISAMP0_BMSK                                           0xf
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0_CAL_ISAMP0_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_ADDR                                              (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001d0)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_OFFS                                              (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001d0)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_RMSK                                                    0x1f
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_ADDR, HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_CAL_IBSAMP0_MUX_BMSK                                    0x10
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_CAL_IBSAMP0_MUX_SHFT                                     0x4
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_CAL_IBSAMP0_BMSK                                         0xf
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I0B_CAL_IBSAMP0_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001d4)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001d4)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_RMSK                                                     0x1f
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_ADDR, HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_CAL_ISAMP1_MUX_BMSK                                      0x10
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_CAL_ISAMP1_MUX_SHFT                                       0x4
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_CAL_ISAMP1_BMSK                                           0xf
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1_CAL_ISAMP1_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_ADDR                                              (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001d8)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_OFFS                                              (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001d8)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_RMSK                                                    0x1f
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_ADDR, HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_CAL_IBSAMP1_MUX_BMSK                                    0x10
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_CAL_IBSAMP1_MUX_SHFT                                     0x4
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_CAL_IBSAMP1_BMSK                                         0xf
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_I1B_CAL_IBSAMP1_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_ADDR                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001dc)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_OFFS                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001dc)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_RMSK                                                      0x1f
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_ADDR, HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_CAL_QSAMP0_MUX_BMSK                                       0x10
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_CAL_QSAMP0_MUX_SHFT                                        0x4
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_CAL_QSAMP0_BMSK                                            0xf
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_Q_CAL_QSAMP0_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001e0)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001e0)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_RMSK                                                     0x1f
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_ADDR, HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_CAL_QBSAMP0_MUX_BMSK                                     0x10
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_CAL_QBSAMP0_MUX_SHFT                                      0x4
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_CAL_QBSAMP0_BMSK                                          0xf
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_QB_CAL_QBSAMP0_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_ADDR                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001e4)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_OFFS                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001e4)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_RMSK                                                      0x1f
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_ADDR, HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_CAL_ASAMP0_MUX_BMSK                                       0x10
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_CAL_ASAMP0_MUX_SHFT                                        0x4
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_CAL_ASAMP0_BMSK                                            0xf
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_A_CAL_ASAMP0_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001e8)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001e8)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_RMSK                                                     0x1f
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_ADDR, HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_CAL_ABSAMP0_MUX_BMSK                                     0x10
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_CAL_ABSAMP0_MUX_SHFT                                      0x4
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_CAL_ABSAMP0_BMSK                                          0xf
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_AB_CAL_ABSAMP0_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_ADDR                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001ec)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_OFFS                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001ec)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_RMSK                                                      0x3f
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_ADDR, HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_CAL_ESAMP0_MUX_BMSK                                       0x20
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_CAL_ESAMP0_MUX_SHFT                                        0x5
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_CAL_ESAMP0_BMSK                                           0x1f
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_E_CAL_ESAMP0_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001f0)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001f0)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_RMSK                                                     0x3f
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_ADDR, HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_CAL_EBSAMP0_MUX_BMSK                                     0x20
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_CAL_EBSAMP0_MUX_SHFT                                      0x5
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_CAL_EBSAMP0_BMSK                                         0x1f
#define HWIO_PCIE_GEN3_QHP_L1_SAMPCAL_BYP_CODE_EB_CAL_EBSAMP0_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_START_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001f4)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_START_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001f4)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_START_RMSK                                                             0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_START_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_EOM_START_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_EOM_START_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_START_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_EOM_START_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_START_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_EOM_START_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_START_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_EOM_START_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_EOM_START_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_START_EOM_START_BMSK                                                   0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_START_EOM_START_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_ADDR                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001f8)
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_OFFS                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001f8)
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_RMSK                                                              0xff
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_ADDR, HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_FORCE_TSYNC_ACK_BMSK                                              0x80
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_FORCE_TSYNC_ACK_SHFT                                               0x7
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_FORCE_CMN_ACK_BMSK                                                0x40
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_FORCE_CMN_ACK_SHFT                                                 0x6
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_FORCE_CMN_READY_BMSK                                              0x20
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_FORCE_CMN_READY_SHFT                                               0x5
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_EN_RCLK_DEGLITCH_BMSK                                             0x10
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_EN_RCLK_DEGLITCH_SHFT                                              0x4
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_BYPASS_RSM_CDR_RESET_BMSK                                          0x8
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_BYPASS_RSM_CDR_RESET_SHFT                                          0x3
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_BYPASS_RSM_TSYNC_BMSK                                              0x4
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_BYPASS_RSM_TSYNC_SHFT                                              0x2
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_BYPASS_RSM_SAMP_CAL_BMSK                                           0x2
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_BYPASS_RSM_SAMP_CAL_SHFT                                           0x1
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_BYPASS_RSM_DLL_CAL_BMSK                                            0x1
#define HWIO_PCIE_GEN3_QHP_L1_RSM_CONFIG_BYPASS_RSM_DLL_CAL_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME0_ADDR                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000001fc)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME0_OFFS                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000001fc)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME0_RMSK                                                       0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME0_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME0_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME0_EOM_MEAS_TIME_7_0_BMSK                                     0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME0_EOM_MEAS_TIME_7_0_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME1_ADDR                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000200)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME1_OFFS                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000200)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME1_RMSK                                                       0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME1_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME1_EOM_MEAS_TIME_15_8_BMSK                                    0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_MEAS_TIME1_EOM_MEAS_TIME_15_8_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_ADDR                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000204)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_OFFS                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000204)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_RMSK                                                             0x1f
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_EOM_WAIT_TIME_BMSK                                               0x18
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_EOM_WAIT_TIME_SHFT                                                0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_EOM_ERR_COMP_CTRL_BMSK                                            0x7
#define HWIO_PCIE_GEN3_QHP_L1_RX_EOM_CTRL_EOM_ERR_COMP_CTRL_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_ADDR                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000208)
#define HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_OFFS                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000208)
#define HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_RMSK                                                        0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_RXTERM_HIGHZ_MUX_BMSK                                       0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_RXTERM_HIGHZ_MUX_SHFT                                       0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_RXTERM_HIGHZ_BMSK                                           0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_HIGHZ_HIGHRATE_RXTERM_HIGHZ_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN1_ADDR                                             (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000020c)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN1_OFFS                                             (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000020c)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN1_RMSK                                                   0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN1_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN1_IDAC_SIGN_7_0_BMSK                                     0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN1_IDAC_SIGN_7_0_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN2_ADDR                                             (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000210)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN2_OFFS                                             (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000210)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN2_RMSK                                                    0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN2_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN2_IDAC_SIGN_9_8_BMSK                                      0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_IDAC_SIGN2_IDAC_SIGN_9_8_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_ADDR                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000214)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_OFFS                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000214)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_RMSK                                                       0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_SAMPCAL_EDAC_SIGN_DIG_BMSK                                 0x80
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_SAMPCAL_EDAC_SIGN_DIG_SHFT                                  0x7
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_EN_SAMPCAL_I1_MUX_BMSK                                     0x40
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_EN_SAMPCAL_I1_MUX_SHFT                                      0x6
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_EN_SAMPCAL_I1_BMSK                                         0x20
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_EN_SAMPCAL_I1_SHFT                                          0x5
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_EN_SAMPCAL_I0_MUX_BMSK                                     0x10
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_EN_SAMPCAL_I0_MUX_SHFT                                      0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_EN_SAMPCAL_I0_BMSK                                          0x8
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_EN_SAMPCAL_I0_SHFT                                          0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_SAMPCAL_EN_MUX_BMSK                                         0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_SAMPCAL_EN_MUX_SHFT                                         0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_SAMPCAL_EN_BMSK                                             0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_SAMPCAL_EN_SHFT                                             0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_FORCE_SAMPCAL_DONE_BMSK                                     0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_CONFIG_FORCE_SAMPCAL_DONE_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_ADDR                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000218)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_OFFS                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000218)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_RMSK                                               0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_SAMPCAL_TAP1_OVERWRITE_B_BMSK                      0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_SAMPCAL_TAP1_OVERWRITE_B_SHFT                      0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_SAMPCAL_EDAC_OVERWRITE_B_BMSK                      0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_EDAC_TAP1_INITB_SAMPCAL_EDAC_OVERWRITE_B_SHFT                      0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_TSETTLE_ADDR                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000021c)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_TSETTLE_OFFS                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000021c)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_TSETTLE_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_TSETTLE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_TSETTLE_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_TSETTLE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_TSETTLE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_TSETTLE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_TSETTLE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_TSETTLE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_TSETTLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_TSETTLE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_TSETTLE_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_TSETTLE_SAMPCAL_TSETTLE_BMSK                                      0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_TSETTLE_SAMPCAL_TSETTLE_SHFT                                       0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP1_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000220)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP1_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000220)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP1_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP1_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP1_ENDSAMP_7_0_BMSK                                         0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP1_ENDSAMP_7_0_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP2_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000224)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP2_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000224)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP2_RMSK                                                      0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP2_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP2_ENDSAMP_9_8_BMSK                                          0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_ENDSAMP2_ENDSAMP_9_8_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT1_ADDR                                              (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000228)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT1_OFFS                                              (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000228)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT1_RMSK                                                    0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT1_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT1_MIDPOINT_7_0_BMSK                                       0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT1_MIDPOINT_7_0_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT2_ADDR                                              (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000022c)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT2_OFFS                                              (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000022c)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT2_RMSK                                                     0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT2_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT2_MIDPOINT_9_8_BMSK                                        0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_SAMPCAL_MIDPOINT2_MIDPOINT_9_8_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_ADDR                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000230)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_OFFS                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000230)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_RMSK                                                          0x3f
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_ADDR, HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_SIGDET_LP_BYP_PS0_TO_PS2_BMSK                                 0x20
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_SIGDET_LP_BYP_PS0_TO_PS2_SHFT                                  0x5
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_SIGDET_LP_BYP_MUX_BMSK                                        0x10
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_SIGDET_LP_BYP_MUX_SHFT                                         0x4
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_SIGDET_LP_BYP_BMSK                                             0x8
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_SIGDET_LP_BYP_SHFT                                             0x3
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                             0x4
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                             0x2
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_SIGDET_EN_BMSK                                                 0x2
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_SIGDET_EN_SHFT                                                 0x1
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                            0x1
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000234)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000234)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_ADDR, HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_SIGDET_LVL_BMSK                                                 0xf0
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_SIGDET_LVL_SHFT                                                  0x4
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                              0xf
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                              0x0

#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_ADDR                                             (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000238)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_OFFS                                             (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000238)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_RMSK                                                   0x1f
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_ADDR, HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                              0x1e
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                               0x1
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                                0x1
#define HWIO_PCIE_GEN3_QHP_L1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                                0x0

#define HWIO_PCIE_GEN3_QHP_L1_CDR_FREEZE_UP_DN_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000023c)
#define HWIO_PCIE_GEN3_QHP_L1_CDR_FREEZE_UP_DN_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000023c)
#define HWIO_PCIE_GEN3_QHP_L1_CDR_FREEZE_UP_DN_RMSK                                                         0x1
#define HWIO_PCIE_GEN3_QHP_L1_CDR_FREEZE_UP_DN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CDR_FREEZE_UP_DN_ADDR, HWIO_PCIE_GEN3_QHP_L1_CDR_FREEZE_UP_DN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_CDR_FREEZE_UP_DN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CDR_FREEZE_UP_DN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_CDR_FREEZE_UP_DN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_CDR_FREEZE_UP_DN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_CDR_FREEZE_UP_DN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_CDR_FREEZE_UP_DN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_CDR_FREEZE_UP_DN_IN)
#define HWIO_PCIE_GEN3_QHP_L1_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                              0x1
#define HWIO_PCIE_GEN3_QHP_L1_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                              0x0

#define HWIO_PCIE_GEN3_QHP_L1_RESERVED3_ADDR                                                         (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000240)
#define HWIO_PCIE_GEN3_QHP_L1_RESERVED3_OFFS                                                         (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000240)
#define HWIO_PCIE_GEN3_QHP_L1_RESERVED3_RMSK                                                                0x1
#define HWIO_PCIE_GEN3_QHP_L1_RESERVED3_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RESERVED3_ADDR, HWIO_PCIE_GEN3_QHP_L1_RESERVED3_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RESERVED3_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RESERVED3_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RESERVED3_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RESERVED3_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RESERVED3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RESERVED3_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RESERVED3_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RESERVED3_RSVD0_3_3_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_QHP_L1_RESERVED3_RSVD0_3_3_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_ADDR                                                   (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000244)
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_OFFS                                                   (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000244)
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_RMSK                                                         0xff
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_ADDR, HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_IN)
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_PPM_CENTER_BMSK                                              0x80
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_PPM_CENTER_SHFT                                               0x7
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_BUJ_POLY_BMSK                                                0x70
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_BUJ_POLY_SHFT                                                 0x4
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_BUJ_ON_BMSK                                                   0x8
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_BUJ_ON_SHFT                                                   0x3
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_SJ_CENTER_BMSK                                                0x4
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_SJ_CENTER_SHFT                                                0x2
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_SJ_ON_BMSK                                                    0x2
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_SJ_ON_SHFT                                                    0x1
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_PPM_OFFSET_ON_BMSK                                            0x1
#define HWIO_PCIE_GEN3_QHP_L1_JITTER_GEN_MODE_PPM_OFFSET_ON_SHFT                                            0x0

#define HWIO_PCIE_GEN3_QHP_L1_BUJ_AMP_ADDR                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000248)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_AMP_OFFS                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000248)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_AMP_RMSK                                                                 0x1f
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_AMP_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BUJ_AMP_ADDR, HWIO_PCIE_GEN3_QHP_L1_BUJ_AMP_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_AMP_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BUJ_AMP_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_AMP_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_BUJ_AMP_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_AMP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_BUJ_AMP_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_BUJ_AMP_IN)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_AMP_BUJ_AMPLITUDE_BMSK                                                   0x1f
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_AMP_BUJ_AMPLITUDE_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP1_ADDR                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000024c)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP1_OFFS                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000024c)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP1_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SJ_AMP1_ADDR, HWIO_PCIE_GEN3_QHP_L1_SJ_AMP1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SJ_AMP1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SJ_AMP1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SJ_AMP1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SJ_AMP1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP1_SJ_AMPLITUDE_7_0_BMSK                                                0xff
#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP1_SJ_AMPLITUDE_7_0_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP2_ADDR                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000250)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP2_OFFS                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000250)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP2_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SJ_AMP2_ADDR, HWIO_PCIE_GEN3_QHP_L1_SJ_AMP2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SJ_AMP2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SJ_AMP2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SJ_AMP2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SJ_AMP2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP2_SJ_AMPLITUDE_15_8_BMSK                                               0xff
#define HWIO_PCIE_GEN3_QHP_L1_SJ_AMP2_SJ_AMPLITUDE_15_8_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER1_ADDR                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000254)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER1_OFFS                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000254)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER1_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SJ_PER1_ADDR, HWIO_PCIE_GEN3_QHP_L1_SJ_PER1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SJ_PER1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SJ_PER1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SJ_PER1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SJ_PER1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER1_SJ_PERIOD_7_0_BMSK                                                   0xff
#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER1_SJ_PERIOD_7_0_SHFT                                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER2_ADDR                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000258)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER2_OFFS                                                           (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000258)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER2_RMSK                                                                 0xff
#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SJ_PER2_ADDR, HWIO_PCIE_GEN3_QHP_L1_SJ_PER2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SJ_PER2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SJ_PER2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SJ_PER2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SJ_PER2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER2_SJ_PERIOD_15_8_BMSK                                                  0xff
#define HWIO_PCIE_GEN3_QHP_L1_SJ_PER2_SJ_PERIOD_15_8_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ1_ADDR                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000025c)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ1_OFFS                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000025c)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ1_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ1_ADDR, HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ1_BUJ_STEPFREQ_7_0_BMSK                                         0xff
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ1_BUJ_STEPFREQ_7_0_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ2_ADDR                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000260)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ2_OFFS                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000260)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ2_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ2_ADDR, HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ2_BUJ_STEPFREQ_15_8_BMSK                                        0xff
#define HWIO_PCIE_GEN3_QHP_L1_BUJ_STEP_FREQ2_BUJ_STEPFREQ_15_8_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET1_ADDR                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000264)
#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET1_OFFS                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000264)
#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET1_RMSK                                                             0xff
#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET1_ADDR, HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET1_PPM_OFFSET_7_0_BMSK                                              0xff
#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET1_PPM_OFFSET_7_0_SHFT                                               0x0

#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET2_ADDR                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000268)
#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET2_OFFS                                                       (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000268)
#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET2_RMSK                                                             0xff
#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET2_ADDR, HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET2_PPM_OFFSET_15_8_BMSK                                             0xff
#define HWIO_PCIE_GEN3_QHP_L1_PPM_OFFSET2_PPM_OFFSET_15_8_SHFT                                              0x0

#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD1_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000026c)
#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD1_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000026c)
#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD1_RMSK                                                        0xff
#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD1_ADDR, HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD_7_0_BMSK                                    0xff
#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD_7_0_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD2_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000270)
#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD2_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000270)
#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD2_RMSK                                                        0xff
#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD2_ADDR, HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD_15_8_BMSK                                   0xff
#define HWIO_PCIE_GEN3_QHP_L1_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD_15_8_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE0_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000274)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE0_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000274)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE0_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE0_ADDR, HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE0_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE0_PS1B_WAIT_MODE0_BMSK                                     0xff
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE0_PS1B_WAIT_MODE0_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE1_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000278)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE1_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000278)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE1_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE1_ADDR, HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE1_PS1B_WAIT_MODE1_BMSK                                     0xff
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE1_PS1B_WAIT_MODE1_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE2_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000027c)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE2_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000027c)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE2_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE2_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE2_ADDR, HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE2_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE2_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE2_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE2_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE2_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE2_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE2_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE2_PS1B_WAIT_MODE2_BMSK                                     0xff
#define HWIO_PCIE_GEN3_QHP_L1_PS1B_EXIT_LAT_MODE2_PS1B_WAIT_MODE2_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000280)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000280)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_ADDR, HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_DLL_CTUNE_OVRWRT_BMSK                                       0x20
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_DLL_CTUNE_OVRWRT_SHFT                                        0x5
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_DLL_CTUNE_OVRWRT_VAL_BMSK                                   0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OVRWRT_DLL_CTUNE_OVRWRT_VAL_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_ADDR                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000284)
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_OFFS                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000284)
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_RMSK                                                      0x7f
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_DLL0_FTUNE_INITB_MUX_BMSK                                 0x40
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_DLL0_FTUNE_INITB_MUX_SHFT                                  0x6
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_DLL0_FTUNE_INITB_BMSK                                     0x20
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_DLL0_FTUNE_INITB_SHFT                                      0x5
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_DLL0_FTUNE_INITVAL_BMSK                                   0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_INITVAL_DLL0_FTUNE_INITVAL_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_ADDR                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000288)
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_OFFS                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000288)
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_RMSK                                                      0x7f
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_ADDR, HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_DLL1_FTUNE_INITB_MUX_BMSK                                 0x40
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_DLL1_FTUNE_INITB_MUX_SHFT                                  0x6
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_DLL1_FTUNE_INITB_BMSK                                     0x20
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_DLL1_FTUNE_INITB_SHFT                                      0x5
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_DLL1_FTUNE_INITVAL_BMSK                                   0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_INITVAL_DLL1_FTUNE_INITVAL_SHFT                                    0x0

#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_GAIN_ADDR                                                   (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000028c)
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_GAIN_OFFS                                                   (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000028c)
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_GAIN_RMSK                                                         0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_GAIN_DLL0_FTUNE_GAIN_BMSK                                         0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DLL0_FTUNE_GAIN_DLL0_FTUNE_GAIN_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_GAIN_ADDR                                                   (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000290)
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_GAIN_OFFS                                                   (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000290)
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_GAIN_RMSK                                                         0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_GAIN_DLL1_FTUNE_GAIN_BMSK                                         0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DLL1_FTUNE_GAIN_DLL1_FTUNE_GAIN_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_ADDR                                                   (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000294)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_OFFS                                                   (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000294)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_RMSK                                                         0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_ADDR, HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_TRAN_EN_DLL_BMSK                                             0x10
#define HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_TRAN_EN_DLL_SHFT                                              0x4
#define HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_DLL_CAL_WAITTIME_BMSK                                         0xc
#define HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_DLL_CAL_WAITTIME_SHFT                                         0x2
#define HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_DLL_CTUNE_EN_MUX_BMSK                                         0x2
#define HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_DLL_CTUNE_EN_MUX_SHFT                                         0x1
#define HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_DLL_CTUNE_EN_BMSK                                             0x1
#define HWIO_PCIE_GEN3_QHP_L1_DLL_ENABLE_WAIT_DLL_CTUNE_EN_SHFT                                             0x0

#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OFFSET_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x00000298)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OFFSET_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x00000298)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OFFSET_RMSK                                                        0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OFFSET_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OFFSET_ADDR, HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OFFSET_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OFFSET_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OFFSET_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OFFSET_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OFFSET_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OFFSET_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OFFSET_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OFFSET_DLL_CTUNE_OFFSET_BMSK                                       0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_OFFSET_DLL_CTUNE_OFFSET_SHFT                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_ADDR                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x0000029c)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_OFFS                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x0000029c)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_RMSK                                                           0x3
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_CTUNE_FORCE_CAL_DONE_BMSK                                      0x2
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_CTUNE_FORCE_CAL_DONE_SHFT                                      0x1
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_CTUNE_SIGERR_POL_BMSK                                          0x1
#define HWIO_PCIE_GEN3_QHP_L1_DLL_CTUNE_CTRL_CTUNE_SIGERR_POL_SHFT                                          0x0

#define HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_ADDR                                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002a0)
#define HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_OFFS                                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002a0)
#define HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_RMSK                                                                0x7f
#define HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_ADDR, HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_DCC_INITB_MUX_BMSK                                                  0x40
#define HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_DCC_INITB_MUX_SHFT                                                   0x6
#define HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_DCC_INITB_BMSK                                                      0x20
#define HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_DCC_INITB_SHFT                                                       0x5
#define HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_DCC_INITVAL_BMSK                                                    0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DCC_INIT_DCC_INITVAL_SHFT                                                     0x0

#define HWIO_PCIE_GEN3_QHP_L1_DCC_GAIN_ADDR                                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002a4)
#define HWIO_PCIE_GEN3_QHP_L1_DCC_GAIN_OFFS                                                          (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002a4)
#define HWIO_PCIE_GEN3_QHP_L1_DCC_GAIN_RMSK                                                                0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DCC_GAIN_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DCC_GAIN_ADDR, HWIO_PCIE_GEN3_QHP_L1_DCC_GAIN_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DCC_GAIN_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DCC_GAIN_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DCC_GAIN_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DCC_GAIN_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DCC_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DCC_GAIN_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DCC_GAIN_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DCC_GAIN_DCC_GAIN_BMSK                                                       0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DCC_GAIN_DCC_GAIN_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_RSM_START_ADDR                                                         (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002a8)
#define HWIO_PCIE_GEN3_QHP_L1_RSM_START_OFFS                                                         (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002a8)
#define HWIO_PCIE_GEN3_QHP_L1_RSM_START_RMSK                                                                0x1
#define HWIO_PCIE_GEN3_QHP_L1_RSM_START_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RSM_START_ADDR, HWIO_PCIE_GEN3_QHP_L1_RSM_START_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RSM_START_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RSM_START_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RSM_START_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RSM_START_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RSM_START_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RSM_START_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RSM_START_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RSM_START_RSM_START_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_QHP_L1_RSM_START_RSM_START_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_ADDR                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002ac)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_OFFS                                                      (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002ac)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_RMSK                                                            0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_SIGDET_LP_BYP_PS4_BMSK                                          0x80
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_SIGDET_LP_BYP_PS4_SHFT                                           0x7
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_SIGDET_EN_PS0_TO_PS2_BMSK                                       0x40
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_SIGDET_EN_PS0_TO_PS2_SHFT                                        0x6
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_EN_ACCOUPLEVCM_SW_MUX_BMSK                                      0x20
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_EN_ACCOUPLEVCM_SW_MUX_SHFT                                       0x5
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_EN_ACCOUPLEVCM_SW_BMSK                                          0x10
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_EN_ACCOUPLEVCM_SW_SHFT                                           0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_RX_SYNC_EN_BMSK                                                  0x8
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_RX_SYNC_EN_SHFT                                                  0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_RXTERM_HIGHZ_PS5_BMSK                                            0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_RXTERM_HIGHZ_PS5_SHFT                                            0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_SIGDET_EN_PS3_BMSK                                               0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_SIGDET_EN_PS3_SHFT                                               0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_EN_ACCOUPLE_VCM_PS3_BMSK                                         0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_EN_SIGNAL_EN_ACCOUPLE_VCM_PS3_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_ADDR                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002b0)
#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_OFFS                                                     (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002b0)
#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_RMSK                                                           0x1f
#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_ADDR, HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_RUN_SAMP_CAL_TS0A_BMSK                                         0x10
#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_RUN_SAMP_CAL_TS0A_SHFT                                          0x4
#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_RUN_DLL_CAL_TS1UP_BMSK                                          0x8
#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_RUN_DLL_CAL_TS1UP_SHFT                                          0x3
#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_RUN_DLL_CAL_TS1DN_BMSK                                          0x4
#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_RUN_DLL_CAL_TS1DN_SHFT                                          0x2
#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_RUN_SAMP_CAL_TS1UP_BMSK                                         0x2
#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_RUN_SAMP_CAL_TS1UP_SHFT                                         0x1
#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_RUN_SAMP_CAL_TS1DN_BMSK                                         0x1
#define HWIO_PCIE_GEN3_QHP_L1_PSM_RX_EN_CAL_RUN_SAMP_CAL_TS1DN_SHFT                                         0x0

#define HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_ADDR                                                         (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002b4)
#define HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_OFFS                                                         (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002b4)
#define HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_RMSK                                                               0x7f
#define HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_ADDR, HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_IN)
#define HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_EN_SHIFT13_BMSK                                                    0x40
#define HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_EN_SHIFT13_SHFT                                                     0x6
#define HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_EN_SHIFT02_BMSK                                                    0x20
#define HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_EN_SHIFT02_SHFT                                                     0x5
#define HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_CLKSHIFT_IGEAR_BMSK                                                0x1f
#define HWIO_PCIE_GEN3_QHP_L1_CLK_SHIFT_CLKSHIFT_IGEAR_SHFT                                                 0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_ADDR                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002b8)
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_OFFS                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002b8)
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_INVERT_PCS_RX_CLK_BMSK                                        0x80
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_INVERT_PCS_RX_CLK_SHFT                                         0x7
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_PWM_EN_BMSK                                                   0x40
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_PWM_EN_SHFT                                                    0x6
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_RXBIAS_SEL_BMSK                                               0x30
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_RXBIAS_SEL_SHFT                                                0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_EBDAC_SIGN_BMSK                                                0x8
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_EBDAC_SIGN_SHFT                                                0x3
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_EDAC_SIGN_BMSK                                                 0x4
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_EDAC_SIGN_SHFT                                                 0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_EN_AUXTAP1SIGN_INVERT_BMSK                                     0x2
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_EN_AUXTAP1SIGN_INVERT_SHFT                                     0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_EN_DAC_CHOPPING_BMSK                                           0x1
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL0_EN_DAC_CHOPPING_SHFT                                           0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL1_ADDR                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002bc)
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL1_OFFS                                                    (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002bc)
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL1_RMSK                                                          0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL1_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL1_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL1_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL1_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL1_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL1_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL1_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL1_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL1_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL1_RX_CTRL_BMSK                                                  0xff
#define HWIO_PCIE_GEN3_QHP_L1_RX_MISC_CNTRL1_RX_CTRL_SHFT                                                   0x0

#define HWIO_PCIE_GEN3_QHP_L1_TS0_TIMER_ADDR                                                         (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002c0)
#define HWIO_PCIE_GEN3_QHP_L1_TS0_TIMER_OFFS                                                         (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002c0)
#define HWIO_PCIE_GEN3_QHP_L1_TS0_TIMER_RMSK                                                               0xff
#define HWIO_PCIE_GEN3_QHP_L1_TS0_TIMER_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_TS0_TIMER_ADDR, HWIO_PCIE_GEN3_QHP_L1_TS0_TIMER_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_TS0_TIMER_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_TS0_TIMER_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_TS0_TIMER_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_TS0_TIMER_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_TS0_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_TS0_TIMER_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_TS0_TIMER_IN)
#define HWIO_PCIE_GEN3_QHP_L1_TS0_TIMER_TS0A_DLL_WAIT_BMSK                                                 0xff
#define HWIO_PCIE_GEN3_QHP_L1_TS0_TIMER_TS0A_DLL_WAIT_SHFT                                                  0x0

#define HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_ADDR                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002c4)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_OFFS                                                  (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002c4)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_RMSK                                                        0x3f
#define HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_ADDR, HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_DLL_HIGHDATARATE_SEL_MODE2_BMSK                             0x30
#define HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_DLL_HIGHDATARATE_SEL_MODE2_SHFT                              0x4
#define HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_DLL_HIGHDATARATE_SEL_MODE1_BMSK                              0xc
#define HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_DLL_HIGHDATARATE_SEL_MODE1_SHFT                              0x2
#define HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_DLL_HIGHDATARATE_SEL_MODE0_BMSK                              0x3
#define HWIO_PCIE_GEN3_QHP_L1_DLL_HIGHDATARATE_DLL_HIGHDATARATE_SEL_MODE0_SHFT                              0x0

#define HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_ADDR                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002c8)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_OFFS                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002c8)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_RMSK                                                       0x1f
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_ADDR, HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_IN)
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_DRVR_LOGIC_CLK_EN_BMSK                                     0x10
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_DRVR_LOGIC_CLK_EN_SHFT                                      0x4
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_DRVR_LOGIC_CLK_DIV_BMSK                                     0xf
#define HWIO_PCIE_GEN3_QHP_L1_DRVR_LOGIC_CLKDIV_DRVR_LOGIC_CLK_DIV_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L1_RX_RESECODE_OFFSET_ADDR                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002cc)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RESECODE_OFFSET_OFFS                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002cc)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RESECODE_OFFSET_RMSK                                                      0x1f
#define HWIO_PCIE_GEN3_QHP_L1_RX_RESECODE_OFFSET_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_RESECODE_OFFSET_ADDR, HWIO_PCIE_GEN3_QHP_L1_RX_RESECODE_OFFSET_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RESECODE_OFFSET_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_RX_RESECODE_OFFSET_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RESECODE_OFFSET_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_RX_RESECODE_OFFSET_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RESECODE_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_RX_RESECODE_OFFSET_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_RX_RESECODE_OFFSET_IN)
#define HWIO_PCIE_GEN3_QHP_L1_RX_RESECODE_OFFSET_RX_RESCODE_OFFSET_BMSK                                    0x1f
#define HWIO_PCIE_GEN3_QHP_L1_RX_RESECODE_OFFSET_RX_RESCODE_OFFSET_SHFT                                     0x0

#define HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_ADDR                                                         (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002d0)
#define HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_OFFS                                                         (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002d0)
#define HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_RMSK                                                                0x7
#define HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_ADDR, HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_IN)
#define HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_EN_VREG_PS2_BMSK                                                    0x4
#define HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_EN_VREG_PS2_SHFT                                                    0x2
#define HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_EN_VREG_MUX_BMSK                                                    0x2
#define HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_EN_VREG_MUX_SHFT                                                    0x1
#define HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_EN_VREG_BMSK                                                        0x1
#define HWIO_PCIE_GEN3_QHP_L1_VREG_CTRL_EN_VREG_SHFT                                                        0x0

#define HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_ADDR                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002d4)
#define HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_OFFS                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002d4)
#define HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_RMSK                                              0xff
#define HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_ADDR, HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_OUT(v)      \
        out_dword(HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_ADDR,v)
#define HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_ADDR,m,v,HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_IN)
#define HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_EXIT_WAIT_PS3_PS4_BMSK                            0xfe
#define HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_EXIT_WAIT_PS3_PS4_SHFT                             0x1
#define HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_EN_ACCOUPLE_VCM_PS4_BMSK                           0x1
#define HWIO_PCIE_GEN3_QHP_L1_ACCOUPLE_VCM_EXIT_WAIT_PS4_EN_ACCOUPLE_VCM_PS4_SHFT                           0x0

#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_ADDR                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002d8)
#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_OFFS                                                 (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002d8)
#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_RMSK                                                       0x3f
#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_DEC_MAIN_BMSK                                              0x20
#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_DEC_MAIN_SHFT                                               0x5
#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_INC_MAIN_BMSK                                              0x10
#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_INC_MAIN_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_DEC_POST_BMSK                                               0x8
#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_DEC_POST_SHFT                                               0x3
#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_INC_POST_BMSK                                               0x4
#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_INC_POST_SHFT                                               0x2
#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_DEC_PRE_BMSK                                                0x2
#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_DEC_PRE_SHFT                                                0x1
#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_INC_PRE_BMSK                                                0x1
#define HWIO_PCIE_GEN3_QHP_L1_TX_ADAPTOR_STATUS_INC_PRE_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_ADDR                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002dc)
#define HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_OFFS                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002dc)
#define HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_RMSK                                                              0x1f
#define HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_ADAPTATION_DONE_BMSK                                              0x10
#define HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_ADAPTATION_DONE_SHFT                                               0x4
#define HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_PWR_STATE_ACK_BMSK                                                 0x8
#define HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_PWR_STATE_ACK_SHFT                                                 0x3
#define HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_LANE_READY_BMSK                                                    0x4
#define HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_LANE_READY_SHFT                                                    0x2
#define HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_SAMPCAL_DONE_BMSK                                                  0x2
#define HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_SAMPCAL_DONE_SHFT                                                  0x1
#define HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_CTUNE_CAL_DONE_BMSK                                                0x1
#define HWIO_PCIE_GEN3_QHP_L1_CAL_STATUS_CTUNE_CAL_DONE_SHFT                                                0x0

#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_OUT_STATUS_ADDR                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002e0)
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_OUT_STATUS_OFFS                                                (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002e0)
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_OUT_STATUS_RMSK                                                      0xff
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_OUT_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_OUT_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_OUT_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_OUT_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_OUT_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_OUT_STATUS_RSVD_BMSK                                                 0xfc
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_OUT_STATUS_RSVD_SHFT                                                  0x2
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_OUT_STATUS_AC_JTAG_OUTN_STATUS_BMSK                                   0x2
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_OUT_STATUS_AC_JTAG_OUTN_STATUS_SHFT                                   0x1
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_OUT_STATUS_AC_JTAG_OUTP_STATUS_BMSK                                   0x1
#define HWIO_PCIE_GEN3_QHP_L1_AC_JTAG_OUT_STATUS_AC_JTAG_OUTP_STATUS_SHFT                                   0x0

#define HWIO_PCIE_GEN3_QHP_L1_EOM_STATUS_ADDR                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002e4)
#define HWIO_PCIE_GEN3_QHP_L1_EOM_STATUS_OFFS                                                        (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002e4)
#define HWIO_PCIE_GEN3_QHP_L1_EOM_STATUS_RMSK                                                               0xf
#define HWIO_PCIE_GEN3_QHP_L1_EOM_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_EOM_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L1_EOM_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_EOM_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_EOM_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_EOM_STATUS_EOM_DEBUG_BMSK                                                     0xe
#define HWIO_PCIE_GEN3_QHP_L1_EOM_STATUS_EOM_DEBUG_SHFT                                                     0x1
#define HWIO_PCIE_GEN3_QHP_L1_EOM_STATUS_EOM_DONE_BMSK                                                      0x1
#define HWIO_PCIE_GEN3_QHP_L1_EOM_STATUS_EOM_DONE_SHFT                                                      0x0

#define HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT0_STATUS_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002e8)
#define HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT0_STATUS_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002e8)
#define HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT0_STATUS_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT0_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT0_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT0_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT0_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT0_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT0_STATUS_EOM_ERR_CNT_7_0_BMSK                                     0xff
#define HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT0_STATUS_EOM_ERR_CNT_7_0_SHFT                                      0x0

#define HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT1_STATUS_ADDR                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE      + 0x000002ec)
#define HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT1_STATUS_OFFS                                               (PCIE_GEN3_QHP_L1_HP_PCIE_LANE_REG_BASE_OFFS + 0x000002ec)
#define HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT1_STATUS_RMSK                                                     0xff
#define HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT1_STATUS_IN          \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT1_STATUS_ADDR, HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT1_STATUS_RMSK)
#define HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT1_STATUS_INM(m)      \
        in_dword_masked(HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT1_STATUS_ADDR, m)
#define HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT1_STATUS_EOM_ERR_CNT_15_8_BMSK                                    0xff
#define HWIO_PCIE_GEN3_QHP_L1_EOM_ERR_CNT1_STATUS_EOM_ERR_CNT_15_8_SHFT                                     0x0

#endif /* __PCIEHWIOREGS_H__ */
