TimeQuest Timing Analyzer report for Oscilloscope
Thu May 11 18:18:39 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'CLK'
 27. Slow 1200mV 0C Model Hold: 'CLK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'CLK'
 40. Fast 1200mV 0C Model Hold: 'CLK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Oscilloscope                                       ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 19.99 MHz ; 19.99 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; CLK   ; -49.017 ; -2344.811         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.434 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -496.684                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                             ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                      ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -49.017 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 50.384     ;
; -48.973 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.409      ; 50.383     ;
; -48.942 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 50.309     ;
; -48.925 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 50.292     ;
; -48.898 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.409      ; 50.308     ;
; -48.881 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.409      ; 50.291     ;
; -48.559 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 49.926     ;
; -48.515 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.369      ; 49.885     ;
; -48.515 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.409      ; 49.925     ;
; -48.471 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.412      ; 49.884     ;
; -48.360 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.369      ; 49.730     ;
; -48.333 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.369      ; 49.703     ;
; -48.316 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.412      ; 49.729     ;
; -48.306 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.369      ; 49.676     ;
; -48.289 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.412      ; 49.702     ;
; -48.262 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.412      ; 49.675     ;
; -47.204 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 48.571     ;
; -47.164 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.409      ; 48.574     ;
; -47.129 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 48.496     ;
; -47.112 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 48.479     ;
; -47.089 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.409      ; 48.499     ;
; -47.072 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.409      ; 48.482     ;
; -46.746 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 48.113     ;
; -46.706 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.409      ; 48.116     ;
; -46.702 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.369      ; 48.072     ;
; -46.662 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.412      ; 48.075     ;
; -46.547 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.369      ; 47.917     ;
; -46.537 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 47.904     ;
; -46.520 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.369      ; 47.890     ;
; -46.507 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.412      ; 47.920     ;
; -46.493 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.409      ; 47.903     ;
; -46.493 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.369      ; 47.863     ;
; -46.480 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.412      ; 47.893     ;
; -46.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.412      ; 47.866     ;
; -46.424 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 47.791     ;
; -46.380 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.409      ; 47.790     ;
; -46.348 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 47.715     ;
; -46.304 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.409      ; 47.714     ;
; -46.076 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 47.443     ;
; -46.032 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.409      ; 47.442     ;
; -45.413 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.100     ; 46.314     ;
; -45.338 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.100     ; 46.239     ;
; -45.321 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.100     ; 46.222     ;
; -44.982 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 46.313     ;
; -44.955 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.100     ; 45.856     ;
; -44.911 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 45.815     ;
; -44.907 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 46.238     ;
; -44.890 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 46.221     ;
; -44.756 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 45.660     ;
; -44.729 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 45.633     ;
; -44.724 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 46.091     ;
; -44.702 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 45.606     ;
; -44.684 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.409      ; 46.094     ;
; -44.611 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 45.978     ;
; -44.571 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.409      ; 45.981     ;
; -44.535 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 45.902     ;
; -44.524 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 45.855     ;
; -44.495 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.409      ; 45.905     ;
; -44.480 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.333      ; 45.814     ;
; -44.325 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.333      ; 45.659     ;
; -44.298 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.333      ; 45.632     ;
; -44.271 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.333      ; 45.605     ;
; -44.263 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.366      ; 45.630     ;
; -44.223 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.409      ; 45.633     ;
; -42.933 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.100     ; 43.834     ;
; -42.820 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.100     ; 43.721     ;
; -42.744 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.100     ; 43.645     ;
; -42.502 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 43.833     ;
; -42.472 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.100     ; 43.373     ;
; -42.389 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 43.720     ;
; -42.351 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.099     ; 43.253     ;
; -42.313 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 43.644     ;
; -42.276 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.099     ; 43.178     ;
; -42.259 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.099     ; 43.161     ;
; -42.225 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.100     ; 43.126     ;
; -42.150 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.100     ; 43.051     ;
; -42.133 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.100     ; 43.034     ;
; -42.041 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.330      ; 43.372     ;
; -41.893 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.099     ; 42.795     ;
; -41.849 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.096     ; 42.754     ;
; -41.767 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.100     ; 42.668     ;
; -41.723 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 42.627     ;
; -41.694 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.096     ; 42.599     ;
; -41.667 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.096     ; 42.572     ;
; -41.640 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.096     ; 42.545     ;
; -41.568 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 42.472     ;
; -41.541 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 42.445     ;
; -41.514 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.097     ; 42.418     ;
; -39.871 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.099     ; 40.773     ;
; -39.758 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.099     ; 40.660     ;
; -39.745 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.100     ; 40.646     ;
; -39.682 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.099     ; 40.584     ;
; -39.632 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.100     ; 40.533     ;
; -39.556 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.100     ; 40.457     ;
; -39.410 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.099     ; 40.312     ;
; -39.284 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.100     ; 40.185     ;
; -38.685 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.102     ; 39.584     ;
; -38.610 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.102     ; 39.509     ;
; -38.593 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.102     ; 39.492     ;
; -38.253 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[4]  ; CLK          ; CLK         ; 1.000        ; -0.097     ; 39.157     ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H  ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG           ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_CH2_DUAL             ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_CH2_DUAL             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|req_o                                             ; LCD_Control:CtrlLcdRx|rs232_rx:U2|req_o                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[0]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[0]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[1]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[1]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[8]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[8]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[7]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[7]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.receive_bits                                ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.receive_bits                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[5]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[5]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[3]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[3]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[11]                              ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[11]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[9]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[9]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                              ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[7]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[7]                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|request_tx                             ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|request_tx                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_stop_bit                           ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_stop_bit                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_half_bit                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_half_bit                               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[0]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[0]                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[1]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[1]                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[2]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[2]                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.493 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[6]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[6]                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.785      ;
; 0.506 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART1_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.800      ;
; 0.509 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH2_PART1_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.803      ;
; 0.509 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[2]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[1]                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[6]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[5]                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[3]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[2]                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[5]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[4]                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.803      ;
; 0.525 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_MODE_DUAL                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.819      ;
; 0.525 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.817      ;
; 0.525 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART2_DUAL      ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.819      ;
; 0.528 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.820      ;
; 0.534 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_MODE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.828      ;
; 0.542 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[11]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.836      ;
; 0.543 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[9]                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.837      ;
; 0.546 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S6                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.838      ;
; 0.550 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.843      ;
; 0.557 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE          ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.851      ;
; 0.575 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.RESET            ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE          ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.869      ;
; 0.653 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S3                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S4                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.945      ;
; 0.658 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S7                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S8                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.950      ;
; 0.665 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_L      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_L   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.959      ;
; 0.672 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_H  ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_L  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.966      ;
; 0.673 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_L  ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_L      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.967      ;
; 0.702 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_PART1_SINGLE        ; CLK          ; CLK         ; 0.000        ; 0.083      ; 0.997      ;
; 0.702 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_MODE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.995      ;
; 0.706 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[1]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[0]                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.999      ;
; 0.706 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[4]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[3]                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.999      ;
; 0.707 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[7]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[6]                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.000      ;
; 0.719 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_PART2_SINGLE        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.012      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[0]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[10]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[11]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[12]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[13]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[14]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[15]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[16]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[17]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[18]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[19]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[1]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[20]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[21]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[22]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[23]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[24]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[25]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[26]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[27]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[28]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[29]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[2]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[30]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[31]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[3]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[4]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[5]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[6]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[7]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[8]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[9]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[0]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[1]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|state                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[11]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[12]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[13]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[14]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[15]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[16]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[17]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[18]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[19]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[20]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[9]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.DONE         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_H     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_L     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_H ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_L ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_H  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_L  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_L ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.RESET           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[24]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[25]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[27]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[28]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[29]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[32]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[34]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[51]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[53]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[81]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[89]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[8]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[9]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[0]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[10]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[11]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[12]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[13]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[14]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[15]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[16]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[17]                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST_N     ; CLK        ; 3.857 ; 3.880 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; 4.761 ; 4.952 ; Rise       ; CLK             ;
; rx        ; CLK        ; 5.067 ; 5.382 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST_N     ; CLK        ; 0.484  ; 0.322  ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; -2.412 ; -2.696 ; Rise       ; CLK             ;
; rx        ; CLK        ; -2.786 ; -3.013 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; LCD_DB[*]  ; CLK        ; 14.791 ; 14.391 ; Rise       ; CLK             ;
;  LCD_DB[4] ; CLK        ; 14.105 ; 13.553 ; Rise       ; CLK             ;
;  LCD_DB[5] ; CLK        ; 14.483 ; 14.376 ; Rise       ; CLK             ;
;  LCD_DB[6] ; CLK        ; 13.397 ; 13.069 ; Rise       ; CLK             ;
;  LCD_DB[7] ; CLK        ; 14.791 ; 14.391 ; Rise       ; CLK             ;
; LCD_E      ; CLK        ; 9.040  ; 9.452  ; Rise       ; CLK             ;
; LCD_RS     ; CLK        ; 10.188 ; 9.919  ; Rise       ; CLK             ;
; SPI_MOSI   ; CLK        ; 7.442  ; 7.642  ; Rise       ; CLK             ;
; SPI_SCK    ; CLK        ; 9.311  ; 9.184  ; Rise       ; CLK             ;
; SPI_SS_N   ; CLK        ; 6.779  ; 6.882  ; Rise       ; CLK             ;
; tx         ; CLK        ; 8.462  ; 8.145  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LCD_DB[*]  ; CLK        ; 8.869 ; 8.550 ; Rise       ; CLK             ;
;  LCD_DB[4] ; CLK        ; 8.869 ; 8.550 ; Rise       ; CLK             ;
;  LCD_DB[5] ; CLK        ; 9.504 ; 9.397 ; Rise       ; CLK             ;
;  LCD_DB[6] ; CLK        ; 9.096 ; 8.832 ; Rise       ; CLK             ;
;  LCD_DB[7] ; CLK        ; 8.892 ; 8.721 ; Rise       ; CLK             ;
; LCD_E      ; CLK        ; 8.653 ; 9.064 ; Rise       ; CLK             ;
; LCD_RS     ; CLK        ; 8.521 ; 8.238 ; Rise       ; CLK             ;
; SPI_MOSI   ; CLK        ; 7.264 ; 7.456 ; Rise       ; CLK             ;
; SPI_SCK    ; CLK        ; 9.114 ; 8.995 ; Rise       ; CLK             ;
; SPI_SS_N   ; CLK        ; 6.628 ; 6.728 ; Rise       ; CLK             ;
; tx         ; CLK        ; 8.241 ; 7.936 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 21.83 MHz ; 21.83 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; CLK   ; -44.815 ; -2152.753        ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.384 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -496.684                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                              ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                      ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -44.815 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.347      ; 46.164     ;
; -44.767 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.394      ; 46.163     ;
; -44.673 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.347      ; 46.022     ;
; -44.636 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.347      ; 45.985     ;
; -44.625 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.394      ; 46.021     ;
; -44.588 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.394      ; 45.984     ;
; -44.391 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.347      ; 45.740     ;
; -44.343 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.394      ; 45.739     ;
; -44.279 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.349      ; 45.630     ;
; -44.231 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.396      ; 45.629     ;
; -44.180 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.349      ; 45.531     ;
; -44.170 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.349      ; 45.521     ;
; -44.143 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.349      ; 45.494     ;
; -44.132 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.396      ; 45.530     ;
; -44.122 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.396      ; 45.520     ;
; -44.095 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.396      ; 45.493     ;
; -43.167 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.347      ; 44.516     ;
; -43.122 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.394      ; 44.518     ;
; -43.025 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.347      ; 44.374     ;
; -42.988 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.347      ; 44.337     ;
; -42.980 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.394      ; 44.376     ;
; -42.943 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.394      ; 44.339     ;
; -42.743 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.347      ; 44.092     ;
; -42.698 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.394      ; 44.094     ;
; -42.631 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.349      ; 43.982     ;
; -42.586 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.396      ; 43.984     ;
; -42.532 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.349      ; 43.883     ;
; -42.522 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.349      ; 43.873     ;
; -42.513 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.346      ; 43.861     ;
; -42.495 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.349      ; 43.846     ;
; -42.487 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.396      ; 43.885     ;
; -42.477 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.396      ; 43.875     ;
; -42.465 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.393      ; 43.860     ;
; -42.450 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.396      ; 43.848     ;
; -42.428 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.346      ; 43.776     ;
; -42.380 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.393      ; 43.775     ;
; -42.379 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.346      ; 43.727     ;
; -42.331 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.393      ; 43.726     ;
; -42.134 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.346      ; 43.482     ;
; -42.086 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.393      ; 43.481     ;
; -41.495 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 42.407     ;
; -41.353 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 42.265     ;
; -41.316 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 42.228     ;
; -41.096 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.309      ; 42.407     ;
; -41.071 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 41.983     ;
; -40.959 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.088     ; 41.873     ;
; -40.954 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.309      ; 42.265     ;
; -40.917 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.309      ; 42.228     ;
; -40.865 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.346      ; 42.213     ;
; -40.860 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.088     ; 41.774     ;
; -40.850 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.088     ; 41.764     ;
; -40.823 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.088     ; 41.737     ;
; -40.820 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.393      ; 42.215     ;
; -40.780 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.346      ; 42.128     ;
; -40.735 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.393      ; 42.130     ;
; -40.731 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.346      ; 42.079     ;
; -40.686 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.393      ; 42.081     ;
; -40.672 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.309      ; 41.983     ;
; -40.560 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 41.873     ;
; -40.486 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.346      ; 41.834     ;
; -40.461 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 41.774     ;
; -40.451 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 41.764     ;
; -40.441 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.393      ; 41.836     ;
; -40.424 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.311      ; 41.737     ;
; -39.193 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.091     ; 40.104     ;
; -39.108 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.091     ; 40.019     ;
; -39.059 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.091     ; 39.970     ;
; -38.814 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.091     ; 39.725     ;
; -38.794 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.308      ; 40.104     ;
; -38.709 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.308      ; 40.019     ;
; -38.660 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.308      ; 39.970     ;
; -38.639 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.090     ; 39.551     ;
; -38.522 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 39.434     ;
; -38.497 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.090     ; 39.409     ;
; -38.460 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.090     ; 39.372     ;
; -38.415 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.308      ; 39.725     ;
; -38.380 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 39.292     ;
; -38.343 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 39.255     ;
; -38.215 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.090     ; 39.127     ;
; -38.103 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.088     ; 39.017     ;
; -38.098 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.090     ; 39.010     ;
; -38.004 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.088     ; 38.918     ;
; -37.994 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.088     ; 38.908     ;
; -37.986 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.088     ; 38.900     ;
; -37.967 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.088     ; 38.881     ;
; -37.887 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.088     ; 38.801     ;
; -37.877 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.088     ; 38.791     ;
; -37.850 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.088     ; 38.764     ;
; -36.337 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.091     ; 37.248     ;
; -36.252 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.091     ; 37.163     ;
; -36.220 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.091     ; 37.131     ;
; -36.203 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.091     ; 37.114     ;
; -36.135 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.091     ; 37.046     ;
; -36.086 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.091     ; 36.997     ;
; -35.958 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.091     ; 36.869     ;
; -35.841 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.091     ; 36.752     ;
; -35.322 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 36.231     ;
; -35.180 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 36.089     ;
; -35.143 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.093     ; 36.052     ;
; -34.928 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[4]  ; CLK          ; CLK         ; 1.000        ; -0.088     ; 35.842     ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.400 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H  ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                              ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG           ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_CH2_DUAL             ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_CH2_DUAL             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|req_o                                             ; LCD_Control:CtrlLcdRx|rs232_rx:U2|req_o                                             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[0]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[0]                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[1]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[1]                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_stop_bit                           ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_stop_bit                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_half_bit                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_half_bit                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[0]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[0]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[1]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[1]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[2]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[2]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.receive_bits                                ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.receive_bits                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[5]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[5]                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[3]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[3]                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[11]                              ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[11]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[9]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[9]                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[7]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[7]                                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|request_tx                             ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|request_tx                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[8]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[8]                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[7]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[7]                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.458 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[6]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[6]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.725      ;
; 0.476 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH2_PART1_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.744      ;
; 0.476 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART1_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.744      ;
; 0.478 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[2]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[1]                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[3]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[2]                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[5]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[4]                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.746      ;
; 0.478 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[6]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[5]                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.746      ;
; 0.484 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.751      ;
; 0.485 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.752      ;
; 0.491 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART2_DUAL      ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.759      ;
; 0.496 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_MODE_DUAL                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.764      ;
; 0.498 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[11]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.766      ;
; 0.500 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[9]                               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.768      ;
; 0.502 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_MODE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.770      ;
; 0.506 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.774      ;
; 0.510 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S6                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.777      ;
; 0.519 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE          ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.788      ;
; 0.537 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.RESET            ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE          ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.806      ;
; 0.608 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S3                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S4                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.875      ;
; 0.614 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S7                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S8                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.881      ;
; 0.622 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_L      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_L   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.891      ;
; 0.622 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_MODE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.890      ;
; 0.626 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_H  ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_L  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.895      ;
; 0.627 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_L  ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_L      ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.896      ;
; 0.630 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_PART1_SINGLE        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.898      ;
; 0.636 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_PART2_SINGLE        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.904      ;
; 0.645 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[6]                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.912      ;
; 0.645 ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[1]                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.913      ;
; 0.645 ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[0]                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.913      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[0]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[10]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[11]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[12]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[13]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[14]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[15]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[16]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[17]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[18]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[19]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[1]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[20]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[21]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[22]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[23]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[24]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[25]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[26]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[27]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[28]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[29]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[2]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[30]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[31]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[3]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[4]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[5]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[6]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[7]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[8]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[9]                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[0]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[1]                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|state                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[11]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[12]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[13]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[14]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[15]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[16]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[17]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[18]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[19]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[20]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[9]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.DONE         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_H     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_L     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_H ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_L ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_H  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_L  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_L ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.RESET           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[24]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[25]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[27]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[28]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[29]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[32]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[34]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[51]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[53]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[81]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[89]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[8]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[9]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[0]                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[10]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[11]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[12]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[13]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[14]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[15]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[16]                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[17]                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST_N     ; CLK        ; 3.722 ; 3.647 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; 4.379 ; 4.314 ; Rise       ; CLK             ;
; rx        ; CLK        ; 4.604 ; 4.809 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST_N     ; CLK        ; 0.442  ; 0.170  ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; -2.156 ; -2.288 ; Rise       ; CLK             ;
; rx        ; CLK        ; -2.531 ; -2.590 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; LCD_DB[*]  ; CLK        ; 14.184 ; 13.653 ; Rise       ; CLK             ;
;  LCD_DB[4] ; CLK        ; 13.525 ; 12.608 ; Rise       ; CLK             ;
;  LCD_DB[5] ; CLK        ; 13.913 ; 13.653 ; Rise       ; CLK             ;
;  LCD_DB[6] ; CLK        ; 12.875 ; 12.182 ; Rise       ; CLK             ;
;  LCD_DB[7] ; CLK        ; 14.184 ; 13.322 ; Rise       ; CLK             ;
; LCD_E      ; CLK        ; 8.501  ; 9.027  ; Rise       ; CLK             ;
; LCD_RS     ; CLK        ; 9.788  ; 9.238  ; Rise       ; CLK             ;
; SPI_MOSI   ; CLK        ; 7.024  ; 7.338  ; Rise       ; CLK             ;
; SPI_SCK    ; CLK        ; 9.021  ; 8.728  ; Rise       ; CLK             ;
; SPI_SS_N   ; CLK        ; 6.404  ; 6.613  ; Rise       ; CLK             ;
; tx         ; CLK        ; 8.169  ; 7.652  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LCD_DB[*]  ; CLK        ; 8.506 ; 8.032 ; Rise       ; CLK             ;
;  LCD_DB[4] ; CLK        ; 8.539 ; 8.032 ; Rise       ; CLK             ;
;  LCD_DB[5] ; CLK        ; 9.192 ; 8.921 ; Rise       ; CLK             ;
;  LCD_DB[6] ; CLK        ; 8.748 ; 8.272 ; Rise       ; CLK             ;
;  LCD_DB[7] ; CLK        ; 8.506 ; 8.122 ; Rise       ; CLK             ;
; LCD_E      ; CLK        ; 8.149 ; 8.665 ; Rise       ; CLK             ;
; LCD_RS     ; CLK        ; 8.150 ; 7.758 ; Rise       ; CLK             ;
; SPI_MOSI   ; CLK        ; 6.864 ; 7.166 ; Rise       ; CLK             ;
; SPI_SCK    ; CLK        ; 8.837 ; 8.558 ; Rise       ; CLK             ;
; SPI_SS_N   ; CLK        ; 6.270 ; 6.471 ; Rise       ; CLK             ;
; tx         ; CLK        ; 7.961 ; 7.463 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; CLK   ; -20.504 ; -833.276         ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -355.815                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                              ;
+---------+----------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                      ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -20.504 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 21.634     ;
; -20.489 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 21.634     ;
; -20.474 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 21.604     ;
; -20.469 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 21.599     ;
; -20.459 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 21.604     ;
; -20.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 21.599     ;
; -20.310 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 21.440     ;
; -20.295 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 21.440     ;
; -20.262 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 21.396     ;
; -20.247 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.162      ; 21.396     ;
; -20.191 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 21.325     ;
; -20.191 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 21.325     ;
; -20.179 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 21.313     ;
; -20.176 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.162      ; 21.325     ;
; -20.176 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.162      ; 21.325     ;
; -20.164 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.162      ; 21.313     ;
; -19.754 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 20.884     ;
; -19.739 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 20.884     ;
; -19.724 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 20.854     ;
; -19.719 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 20.849     ;
; -19.709 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 20.854     ;
; -19.704 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 20.849     ;
; -19.560 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 20.690     ;
; -19.545 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 20.690     ;
; -19.512 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 20.646     ;
; -19.501 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11]                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 20.630     ;
; -19.497 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.162      ; 20.646     ;
; -19.486 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11]                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 20.630     ;
; -19.445 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 20.574     ;
; -19.441 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 20.575     ;
; -19.441 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 20.575     ;
; -19.430 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 20.574     ;
; -19.429 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 20.563     ;
; -19.426 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.162      ; 20.575     ;
; -19.426 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.162      ; 20.575     ;
; -19.414 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.162      ; 20.563     ;
; -19.399 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 20.528     ;
; -19.384 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 20.528     ;
; -19.256 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10]                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 20.385     ;
; -19.241 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10]                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 20.385     ;
; -19.104 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 20.042     ;
; -19.074 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 20.012     ;
; -19.069 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 20.007     ;
; -18.928 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.126      ; 20.041     ;
; -18.910 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 19.848     ;
; -18.898 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.126      ; 20.011     ;
; -18.893 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.126      ; 20.006     ;
; -18.862 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 19.804     ;
; -18.791 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 19.733     ;
; -18.791 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 19.733     ;
; -18.779 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 19.721     ;
; -18.751 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11]                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 19.880     ;
; -18.736 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11]                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 19.880     ;
; -18.734 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.126      ; 19.847     ;
; -18.695 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 19.824     ;
; -18.686 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.130      ; 19.803     ;
; -18.680 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 19.824     ;
; -18.649 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 19.778     ;
; -18.634 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 19.778     ;
; -18.615 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.130      ; 19.732     ;
; -18.615 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.130      ; 19.732     ;
; -18.603 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.130      ; 19.720     ;
; -18.506 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10]                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.142      ; 19.635     ;
; -18.491 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10]                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.157      ; 19.635     ;
; -18.101 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11]                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 19.038     ;
; -18.045 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 18.982     ;
; -17.999 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 18.936     ;
; -17.925 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11]                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.125      ; 19.037     ;
; -17.869 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.125      ; 18.981     ;
; -17.856 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10]                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 18.793     ;
; -17.823 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.125      ; 18.935     ;
; -17.754 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.047     ; 18.694     ;
; -17.733 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 18.671     ;
; -17.724 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.047     ; 18.664     ;
; -17.719 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.047     ; 18.659     ;
; -17.703 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 18.641     ;
; -17.698 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 18.636     ;
; -17.680 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10]                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; 0.125      ; 18.792     ;
; -17.560 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.047     ; 18.500     ;
; -17.539 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.049     ; 18.477     ;
; -17.512 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 18.456     ;
; -17.491 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 18.433     ;
; -17.441 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 18.385     ;
; -17.441 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 18.385     ;
; -17.429 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 18.373     ;
; -17.420 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 18.362     ;
; -17.420 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 18.362     ;
; -17.408 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.045     ; 18.350     ;
; -16.751 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11]                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.048     ; 17.690     ;
; -16.730 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11]                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 17.667     ;
; -16.695 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.048     ; 17.634     ;
; -16.674 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 17.611     ;
; -16.649 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.048     ; 17.588     ;
; -16.628 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 17.565     ;
; -16.506 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10]                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.048     ; 17.445     ;
; -16.485 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10]                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 17.422     ;
; -16.227 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[5]    ; CLK          ; CLK         ; 1.000        ; -0.059     ; 17.155     ;
; -16.212 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[3]    ; CLK          ; CLK         ; 1.000        ; -0.059     ; 17.140     ;
; -16.182 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 17.117     ;
; -16.158 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[5]    ; CLK          ; CLK         ; 1.000        ; -0.059     ; 17.086     ;
+---------+----------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                              ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H  ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG           ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|request_tx                             ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|request_tx                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_CH2_DUAL             ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_CH2_DUAL             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[0]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[0]                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[1]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[1]                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[5]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[5]                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[3]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[3]                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[7]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[7]                                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|req_o                                             ; LCD_Control:CtrlLcdRx|rs232_rx:U2|req_o                                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[8]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[8]                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[7]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[7]                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_stop_bit                           ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_stop_bit                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_half_bit                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_half_bit                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[0]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[0]                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[1]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[1]                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[2]                                    ; LCD_Control:CtrlLcdRx|rs232_rx:U2|bit_counter[2]                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.receive_bits                                ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.receive_bits                                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[11]                              ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[11]                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[9]                               ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[9]                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.197 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART1_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[6]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[6]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[2]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[1]                                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[5]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[4]                                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[6]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[5]                                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH2_PART1_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[3]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[2]                                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.319      ;
; 0.204 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART2_DUAL      ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.325      ;
; 0.209 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_MODE_DUAL                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.330      ;
; 0.210 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_MODE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.331      ;
; 0.216 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.335      ;
; 0.216 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.336      ;
; 0.217 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S6                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.337      ;
; 0.225 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[11]                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.345      ;
; 0.227 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|state.wait_for_rx_start                           ; LCD_Control:CtrlLcdRx|rs232_rx:U2|baudrate_counter[9]                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.347      ;
; 0.229 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.RESET            ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.350      ;
; 0.229 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.349      ;
; 0.234 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE          ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.355      ;
; 0.258 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S3                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S4                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.378      ;
; 0.262 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S7                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S8                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.382      ;
; 0.264 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_MODE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.384      ;
; 0.265 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_L      ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_L   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_PART1_SINGLE        ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.388      ;
; 0.268 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_L  ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_L      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_H  ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_L  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.389      ;
; 0.271 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[1]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[0]                                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[4]                                 ; LCD_Control:CtrlLcdRx|rs232_rx:U2|shift_register[3]                                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_PART2_SINGLE        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; LCD_Control:CtrlLcdRx|Control:U0|state                                              ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[0]                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.392      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[0]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[10]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[11]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[12]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[13]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[14]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[15]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[16]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[17]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[18]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[19]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[1]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[20]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[21]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[22]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[23]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[24]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[25]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[26]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[27]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[28]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[29]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[2]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[30]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[31]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[3]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[4]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[5]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[6]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[7]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[8]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|count[9]                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[0]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|mode_data[1]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|sleep                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|Control:U0|state                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[16]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[17]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[18]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[19]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[20]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|cnt[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.DONE         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_H     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.ENABLE_L     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_H ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_DELAY_L ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_H  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_HOLD_L  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_L ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.RESET           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[24]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[25]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[27]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[28]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[29]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[32]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[34]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[51]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[53]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[81]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[89]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[8]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|line2[9]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[0]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[10]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[11]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[12]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[13]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[14]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[15]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[16]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; LCD_Control:CtrlLcdRx|lcd16x2_ctrl_demo3:U1|timer[17]                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST_N     ; CLK        ; 1.630 ; 1.981 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; 2.153 ; 2.942 ; Rise       ; CLK             ;
; rx        ; CLK        ; 2.342 ; 2.916 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST_N     ; CLK        ; 0.201  ; -0.108 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; -1.217 ; -1.923 ; Rise       ; CLK             ;
; rx        ; CLK        ; -1.298 ; -1.923 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LCD_DB[*]  ; CLK        ; 6.856 ; 7.068 ; Rise       ; CLK             ;
;  LCD_DB[4] ; CLK        ; 6.254 ; 6.486 ; Rise       ; CLK             ;
;  LCD_DB[5] ; CLK        ; 6.856 ; 7.068 ; Rise       ; CLK             ;
;  LCD_DB[6] ; CLK        ; 5.961 ; 6.236 ; Rise       ; CLK             ;
;  LCD_DB[7] ; CLK        ; 6.516 ; 6.815 ; Rise       ; CLK             ;
; LCD_E      ; CLK        ; 4.484 ; 4.348 ; Rise       ; CLK             ;
; LCD_RS     ; CLK        ; 4.601 ; 4.884 ; Rise       ; CLK             ;
; SPI_MOSI   ; CLK        ; 3.709 ; 3.550 ; Rise       ; CLK             ;
; SPI_SCK    ; CLK        ; 4.565 ; 4.762 ; Rise       ; CLK             ;
; SPI_SS_N   ; CLK        ; 3.337 ; 3.230 ; Rise       ; CLK             ;
; tx         ; CLK        ; 3.869 ; 4.047 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LCD_DB[*]  ; CLK        ; 4.020 ; 4.193 ; Rise       ; CLK             ;
;  LCD_DB[4] ; CLK        ; 4.033 ; 4.201 ; Rise       ; CLK             ;
;  LCD_DB[5] ; CLK        ; 4.621 ; 4.857 ; Rise       ; CLK             ;
;  LCD_DB[6] ; CLK        ; 4.107 ; 4.324 ; Rise       ; CLK             ;
;  LCD_DB[7] ; CLK        ; 4.020 ; 4.193 ; Rise       ; CLK             ;
; LCD_E      ; CLK        ; 4.306 ; 4.180 ; Rise       ; CLK             ;
; LCD_RS     ; CLK        ; 3.990 ; 4.117 ; Rise       ; CLK             ;
; SPI_MOSI   ; CLK        ; 3.624 ; 3.471 ; Rise       ; CLK             ;
; SPI_SCK    ; CLK        ; 4.479 ; 4.671 ; Rise       ; CLK             ;
; SPI_SS_N   ; CLK        ; 3.267 ; 3.163 ; Rise       ; CLK             ;
; tx         ; CLK        ; 3.773 ; 3.945 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -49.017   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -49.017   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -2344.811 ; 0.0   ; 0.0      ; 0.0     ; -496.684            ;
;  CLK             ; -2344.811 ; 0.000 ; N/A      ; N/A     ; -496.684            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST_N     ; CLK        ; 3.857 ; 3.880 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; 4.761 ; 4.952 ; Rise       ; CLK             ;
; rx        ; CLK        ; 5.067 ; 5.382 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST_N     ; CLK        ; 0.484  ; 0.322  ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; -1.217 ; -1.923 ; Rise       ; CLK             ;
; rx        ; CLK        ; -1.298 ; -1.923 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; LCD_DB[*]  ; CLK        ; 14.791 ; 14.391 ; Rise       ; CLK             ;
;  LCD_DB[4] ; CLK        ; 14.105 ; 13.553 ; Rise       ; CLK             ;
;  LCD_DB[5] ; CLK        ; 14.483 ; 14.376 ; Rise       ; CLK             ;
;  LCD_DB[6] ; CLK        ; 13.397 ; 13.069 ; Rise       ; CLK             ;
;  LCD_DB[7] ; CLK        ; 14.791 ; 14.391 ; Rise       ; CLK             ;
; LCD_E      ; CLK        ; 9.040  ; 9.452  ; Rise       ; CLK             ;
; LCD_RS     ; CLK        ; 10.188 ; 9.919  ; Rise       ; CLK             ;
; SPI_MOSI   ; CLK        ; 7.442  ; 7.642  ; Rise       ; CLK             ;
; SPI_SCK    ; CLK        ; 9.311  ; 9.184  ; Rise       ; CLK             ;
; SPI_SS_N   ; CLK        ; 6.779  ; 6.882  ; Rise       ; CLK             ;
; tx         ; CLK        ; 8.462  ; 8.145  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LCD_DB[*]  ; CLK        ; 4.020 ; 4.193 ; Rise       ; CLK             ;
;  LCD_DB[4] ; CLK        ; 4.033 ; 4.201 ; Rise       ; CLK             ;
;  LCD_DB[5] ; CLK        ; 4.621 ; 4.857 ; Rise       ; CLK             ;
;  LCD_DB[6] ; CLK        ; 4.107 ; 4.324 ; Rise       ; CLK             ;
;  LCD_DB[7] ; CLK        ; 4.020 ; 4.193 ; Rise       ; CLK             ;
; LCD_E      ; CLK        ; 4.306 ; 4.180 ; Rise       ; CLK             ;
; LCD_RS     ; CLK        ; 3.990 ; 4.117 ; Rise       ; CLK             ;
; SPI_MOSI   ; CLK        ; 3.624 ; 3.471 ; Rise       ; CLK             ;
; SPI_SCK    ; CLK        ; 4.479 ; 4.671 ; Rise       ; CLK             ;
; SPI_SS_N   ; CLK        ; 3.267 ; 3.163 ; Rise       ; CLK             ;
; tx         ; CLK        ; 3.773 ; 3.945 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_E         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DB[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DB[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DB[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DB[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_SCK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_MOSI      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_SS_N      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST_N                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SPI_MISO                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; LCD_E         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LCD_RS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LCD_RW        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DB[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DB[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; LCD_DB[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DB[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; SPI_SCK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; SPI_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SPI_SS_N      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; LCD_E         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_RS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_RW        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DB[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DB[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; LCD_DB[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_DB[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SPI_SCK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; SPI_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; SPI_SS_N      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK        ; CLK      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK        ; CLK      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 195   ; 195  ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 102   ; 102  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu May 11 18:18:29 2017
Info: Command: quartus_sta Oscilloscope -c Oscilloscope
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Oscilloscope.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -49.017
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -49.017           -2344.811 CLK 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -496.684 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -44.815
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -44.815           -2152.753 CLK 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -496.684 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -20.504
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -20.504            -833.276 CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -355.815 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 577 megabytes
    Info: Processing ended: Thu May 11 18:18:39 2017
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:06


