============================================================
  Generated by:           Genus(TM) Synthesis Solution 17.22-s017_1
  Generated on:           Mar 01 2019  04:51:32 am
  Module:                 rv32i_core
  Technology libraries:   fast_vdd1v0 1.0
                          slow_vdd1v0 1.0
  Operating conditions:   PVT_1P1V_0C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

           Instance                        Module              Cell Count   Cell Area  Net Area   Total Area  Wireload     
---------------------------------------------------------------------------------------------------------------------------
rv32i_core                                                         290682 1065221.535     0.000  1065221.535    <none> (D) 
  u_mem                       mem_stage                            173757  518476.824     0.000   518476.824    <none> (D) 
    u_datamem                 data_mem_top                         173757  518476.824     0.000   518476.824    <none> (D) 
      u_mem                   data_memory                          173473  517718.743     0.000   517718.743    <none> (D) 
      u_load                  load_datapath                           179     477.805     0.000      477.805    <none> (D) 
      u_store                 store_datapath                          105     280.276     0.000      280.276    <none> (D) 
  u_if                        if_stage_simple_btb                  105907  508246.732     0.000   508246.732    <none> (D) 
    u_imem                    inst_mem                             100764  487638.401     0.000   487638.401    <none> (D) 
    u_btb                     btb                                    4668   19128.204     0.000    19128.204    <none> (D) 
      U_FILE                  btb_file_SETS8_WAYS2_TAGW27            3805   16797.905     0.000    16797.905    <none> (D) 
      U_WRITE                 btb_write_TAGW27                        329     904.893     0.000      904.893    <none> (D) 
        dp1                   dynamic_branch_predictor_2390            15      53.386     0.000       53.386    <none> (D) 
        dp0                   dynamic_branch_predictor                 15      53.386     0.000       53.386    <none> (D) 
      U_READ                  btb_read_TAGW27                         216     576.569     0.000      576.569    <none> (D) 
      add_66_33               add_unsigned_30512_31074                153     408.403     0.000      408.403    <none> (D) 
    u_pc_reg                  pc_reg                                  128     555.214     0.000      555.214    <none> (D) 
    add_84_34                 add_unsigned_30512_31074                153     408.403     0.000      408.403    <none> (D) 
  u_decode                    top_decode                             5531   21339.719     0.000    21339.719    <none> (D) 
    u_regfile                 register_file                          5354   20869.922     0.000    20869.922    <none> (D) 
    u_decode_unit             decode_unit                             111     296.292     0.000      296.292    <none> (D) 
    u_ctrl                    control_unit                             66     173.505     0.000      173.505    <none> (D) 
  u_exe                       execute_stage                          3285    8768.650     0.000     8768.650    <none> (D) 
    u_alu_top                 alu_top32                              2830    7554.119     0.000     7554.119    <none> (D) 
      u_shift                 shift_unit32                           1044    2786.749     0.000     2786.749    <none> (D) 
        sll_91_51_Y_sll_83_36 shift_left_vlog_unsigned_31009          394    1051.704     0.000     1051.704    <none> (D) 
        srl_86_36             shift_right_vlog_unsigned_30685         393    1049.035     0.000     1049.035    <none> (D) 
      u_arith                 arithmetic_unit32                      1009    2693.324     0.000     2693.324    <none> (D) 
        add_87_34             add_unsigned_31015                      399    1065.051     0.000     1065.051    <none> (D) 
        sub_88_34             sub_unsigned_31011                      398    1062.381     0.000     1062.381    <none> (D) 
      u_cmp                   compare_unit32                          308     822.144     0.000      822.144    <none> (D) 
        lt_10_41              lt_unsigned_30519                       151     403.064     0.000      403.064    <none> (D) 
        lt_9_50               lt_signed_30521                         151     403.064     0.000      403.064    <none> (D) 
      u_logic                 logical_unit32                          294     784.774     0.000      784.774    <none> (D) 
  u_id_ex                     id_ex_pipe                              659    2846.808     0.000     2846.808    <none> (D) 
  u_branch                    branch_jump_unit                        774    2064.704     0.000     2064.704    <none> (D) 
    add_83_52_Y_add_82_43     add_unsigned_30516                      385    1027.680     0.000     1027.680    <none> (D) 
    add_95_35                 add_unsigned_30512                      158     421.749     0.000      421.749    <none> (D) 
  u_if_id                     if_id_pipe                              265    1141.126     0.000     1141.126    <none> (D) 
  u_ex_mem                    ex_mem_pipe                              78     728.719     0.000      728.719    <none> (D) 
  u_mem_wb                    mem_wb_pipe                              71     663.321     0.000      663.321    <none> (D) 
  u_wb                        wb_stage                                101     269.599     0.000      269.599    <none> (D) 
  u_fwd                       forwarding_unit                          98     258.922     0.000      258.922    <none> (D) 
  u_hazard                    hazard_unit                              60     160.158     0.000      160.158    <none> (D) 

 (D) = wireload is default in technology library
