\documentclass[12pt]{article}

\usepackage{graphicx}	% Zdjęcia
\usepackage{indentfirst}	% Wcięcia
\usepackage{tabularx}	% Fancy Tabelki
\usepackage{caption}	% Napisy pod tabelkami
\usepackage{wrapfig}	% Rzeczy z owijaniem tekstem
\usepackage[polish, english]{babel}		% Polska czcionka
\usepackage[a4paper, total={16cm, 25cm}]{geometry}	% Format Kartki
\usepackage[T1]{fontenc}	% Też obsługa polskiego
\usepackage{dirtree} % Drzewko katalogów
\usepackage{float}	%fragmenty kodu
\usepackage{adjustbox}

\floatstyle{ruled}
\newfloat{program}{thp}{lop}
\floatname{program}{Kod}

%opening
\title{\textbf{Specyfikacja modułu exe\_unit\_w6}}
\author{Patryk Korycki, nr albumu 318529}
\date{8 grudnia 2022 r.}

\begin{document}
	\selectlanguage{polish}{\maketitle}
	\pagenumbering{gobble}
	
	\begin{figure}[!h]
		\begin{center}
			\vspace{-20pt}
			\includegraphics[width=\textwidth]{Obrazki/Schemat_blokowy.png}
			\caption*{Schemat blokowy jednostki \textbf{exe\_unit\_w6}}
				\label{figure:schematic}
	\end{center}
	\end{figure}
	
	
	\section*{Opis jednostki}
	Zadanie polegało na implementacji modułu \textbf{exe\_unit\_w6}. Zadaniem układu jest wykonywanie kilku zdefiniowanych operacji matematycznych i logicznych w systemie liczb Znak-Moduł
	
	\subsection*{Wejścia}
	Działania są wykonywane na dwóch n-bitowych liczbach A i B (wejścia \textbf{in\_a} i \textbf{in\_b}) podanych na wejście. Wyboru operacji dokonuje się za pomocą 2-bitowego wejścia \textbf{in\_op}. Dodatkowo układ jest wyposażony w wejście zegarowe wyzwalane zboczem narastającym \textbf{CLK} i resetu synchronicznego \textbf{RST}. Stan niski na wejściu reset skutkuje przywróceniem stanu układu do stanu początkowego, czyli ustawienia operacji odejmowania dla obydwu wejść wynoszących zero. Pełna lista wejść ukłdu jest przedstawiona w Tabeli \ref{table:inputs}. Poszczególne operacje wraz z wartościami wejścia \textbf{i\_op} zostały wymienione w Tabeli \ref{table:inop_values}.  
	
		\begin{table}[!ht]
		\centering
		\begin{tabular}{|l|l|l|}
			\hline
			\textbf{Wejście} & \textbf{Funcja} & \textbf{Ilość bitów wejściowych} \\ \hline
			in\_a & Pierwszy składnik obliczeń & N-bitów \\ \hline
			in\_b & Drugi składnik obliczeń & N-bitów \\ \hline
			in\_op & Wybór operacji & 2-bity \\ \hline
			RST & Reset synchroniczny & 1-bit \\ \hline
			CLK & Taktowaniw układu & 1-bit \\ \hline
		\end{tabular}
		\caption{Lista przedstawiająca wszystkie wejścia jednostki}
		\label{table:inputs}
	\end{table}
	
	\begin{table}[!ht]
		\centering
		\begin{tabularx}{\linewidth}{|X|X|X|X|}
			\hline
			\textbf{Wartość wejścia in\_op} & \textbf{Operacja} & \textbf{Flagi wyjściowe} \\ \hline
			0b00 & Odejmowanie Liczby A od liczby B & OVF, EVEN, SINGLE \\ \hline
			0b01 & Porównanie, czy liczba \newline A >= B. Jeśli tak, to wyjście jest dodatnie. Jeśli nie to wyjście jest zerem & EVEN \\ \hline
			0b10 & Przesunięcie liczby A o B bitów w lewo (z zachowaniem znaku). Gdy B ma wartość ujemną lub jest większe od liczby bitów liczby A, zwróć błąd. & OVF, ERROR, EVEN, SINGLE \\ \hline
			0b11 & Zmiana bitu liczby A na pozycji B. Gdy B ma wartość ujemną lub jest większe od liczby bitów liczby A, zwróć błąd. & ERROR, EVEN, SINGLE \\ \hline
		\end{tabularx}
		\caption{Opis poszczególnych operacji wraz z kodami wejściowymi i dostępnymi flagami}
		\label{table:inop_values}
	\end{table}

	
	\subsection*{Wyjścia}
	Na wyjściu modułu dostępne są dwie wartości: \textbf{out\_result} i \textbf{out\_status}. Wyjście \textbf{out\_result} zawiera wynik ostatnio wykonywanej operacji. Na wyjściu \textbf{out\_status} pojawiają się flagi informacyjne dotyczące ostatnio wykonanej operacji. Każda z wykonywanych operacji ma możliwość zmiany wyłącznie wybranych flag (opisanych w Tabeli \ref{table:inop_values}). Pełna lista wyjść znajduje się w Tabeli \ref{table:outputs}. Flagi wyjściowe z każdej operacji są zawarte w Tabeli \ref{table:outstatus_bits}. 
	
	\begin{table}[!ht]
		\centering
		\begin{tabular}{|l|l|l|}
			\hline
			\textbf{Wyjście} & \textbf{Funkcja} & \textbf{Ilość bitów wejściowych} \\ \hline
			out\_result & Wynik ostatnio wykonanej operacji & N-bitów \\ \hline
			out\_status & Rejestr z flagami infrmacyjnymi & 4-bity \\ \hline
		\end{tabular}
		\caption{Lista przedstawiająca wszystkie wyjścia układu}
		\label{table:outputs}
		\vspace{10pt}
	\end{table}
	
	\begin{table}[!ht]
		\centering
		\begin{tabular}{l|l|l|l|l|}
			\multicolumn{1}{c}{Bit} & \multicolumn{1}{c}{3} & \multicolumn{1}{c}{2} & \multicolumn{1}{c}{1} & \multicolumn{1}{c}{0} \\ \cline{2-5}
			~ & \textbf{SINGLE} & \textbf{OVF} & \textbf{EVEN} & \textbf{ERROR} \\ \cline{2-5}
		\end{tabular}
		\caption{Bity dostępne w wektorze wyjściowym \textbf{out\_status}}
		\label{table:outstatus_bits}
	\end{table}
	
	\subsection*{Flagi}
		Rejestr wyjściowy \textbf{out\_status} składa się z 4 flag sygnalizujących stan wyjścia układu. Dodatkowo należy wspomnieć, że podczas załączenia flagi \textbf{ERROR} wyjście z układu jest nieokreślone i wynik będący wtedy na wyjściu w ogóle nie powinien być brany pod uwagę. 
		\begin{itemize}
			\item \textbf{SINGLE} - Flaga informująca, że w wyniku jest tylko jedno zero
			\item  \textbf{OVF} - Flaga informująca o przepełnienu podczas operacji
			\item  \textbf{EVEN} - Flaga informująca, że liczba zer w wyniku jest parzysta.
			\item \textbf{ERROR} - Flaga informująca o błędzie podczas wykonywania operacji.
		\end{itemize}
	
\subsection*{Instancjonowanie}

W kodzie \ref{code:instantions} pokazano ostateczne zainstancjonowanie jednostki w użyciu. W przypadku układu przed syntezą konieczne może być zdefiniowanie liczby \textbf{N}, czyli ilości bitów rejestrów wejściowych i wyjściowych. Wartość ta jest przechowywana w module testowym jako parametr \textbf{BITS}. Nazwy podłączonych sygnałów wewnętrznych z przedrostkiem \textbf{s\_} są jedynie przykładowe i zostały użyte podczas testowania jednostki.

\begin{program}
	\begin{verbatim}
		exe_unit_w6 #(.BITS(N_BITS)) exe_unit_w6_model (.in_a(s_a), .in_b(s_b),
	.i_op(s_op), .i_clk(s_clk), .i_rst(s_rst), .o_out(s_out_model),
	.o_status(s_status_model));    // model przed syntezą
	
	exe_unit_w6_rtl exe_unit_w6_synth (.in_a(s_a), .in_b(s_b),
	.i_op(s_op), .i_clk(s_clk), .i_rst(s_rst), .o_out(s_out_synth), 
	.o_status(s_status_synth));    // model po syntezie
	\end{verbatim}
	\caption{Przykładowe zainstancjonowanie jednostki \textbf{exe\_unit\_w6} w ostatecznym kodzie}
	\label{code:instantions}
\end{program}

	\vspace{-20pt}
	\section*{Opis Podmodułów}
	
	Jednostka składa się z modułu sterującego i 4 modułów wykonawczych:
	\begin{itemize}
		\setlength\itemsep{2pt}
		\item \textbf{exe\_unit\_w6} - Moduł sterujący
		\item \textbf{substractor} - Moduł odejmujący
		\item \textbf{comparator} - Moduł porównujący
		\item \textbf{shifter} - Moduł wykonujący operację przesunięcia
		\item \textbf{changer} - Moduł zmieniający bit na 1 na danej pozycji
	\end{itemize}
	Każdy z modułów wykonawczych odpowiada za daną operację. Z podmodułów wychodzą sygnały zawierające wynik operacji i flagi informacyjne. W module sterującym generowane są flagi \textbf{EVEN} oraz \textbf{SINGLE} i wybierane jest wyjście odpowiedniego podmodułu.
	
	
	%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
	\section*{Synteza logiczna}
	Synteza została przeprowadzona w programie \textbf{yosys 0.22}. Niestety napotykano problemy podczas użytkowania programu w wersji 0.9. Prawdopodobnie było to spowodowane błędami we wczesnej wersji oprogramowania do syntezy.
	\subsection*{Raport z syntezy}
	Pełny raport z syntezy znajduje się w pliku \textbf{Pliki\_projektu/synth.log}. Poniżej znajduje się sumaryczne podsumowanie syntezy w postaci wyliczenia ilości użytych bramek i oszacowanie ilości potrzebnych tranzystorów do budowy układu. 
	
	\begin{program}
		\begin{verbatim}
=== design hierarchy ===

exe_unit_w6_rtl                   1
$paramod\changer\N=s32'00000000000000000000000000001000      1
$paramod\comparator\N=s32'00000000000000000000000000001000      1
$paramod\shifter\N=s32'00000000000000000000000000001000      1
$paramod\subtractor\N=s32'00000000000000000000000000001000      1

Number of wires:                461
Number of wire bits:            636
Number of public wires:          38
Number of public wire bits:     213
Number of memories:               0
Number of memory bits:            0
Number of processes:              0
Number of cells:                480
$_AND_                        200
$_NOT_                         61
$_OR_                         178
$_SDFF_PN0_                    18
$_XOR_                         23

Estimated number of transistors:       2666+
		\end{verbatim}
		\caption*{Wyliczenie ilości użytych bramek i oszacowanie ilości tranzystorów użytych do budowy jednostki}
		\label{code:output}
	\end{program}
\vspace{-20pt}
	
	%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
	\section*{Symulacja i testy}
	
	Z powodu braku możliwości przeprowadzenia testów dla wszystkich możliwych przypadków wybrano kilka skrajnych przypadków testowych (np. zmieniających daną flagę). W przypadkach testowych literą X oznaczono nieoznaczone bity, czyli o dowolnej wartości.  Testy podzielono na scenariusze dla każdej operacji. 
	
	\subsection*{Odejmowanie}
	
	\subsubsection*{Przypadki testowe}
	
		\begin{table}[!ht]
			\centering
				\begin{adjustbox}{center}
			\begin{tabular}{|l|l|l|l|l|l|}
				\hline
				\textbf{A} & \textbf{B} & \textbf{Oczekiwane wyjście} & \textbf{Flagi} & \textbf{Cel testu} \\ \hline
				-127 & 1 &  X000 0000 & 01X0 & Flaga \textbf{OVF} \\ \hline
				127 & -1 &  X000 0000 & 01X0 & Flaga \textbf{OVF} \\ \hline
				-120 & -9 &  1110 1111 & 1000 & Flaga \newline \textbf{SINGLE} \\ \hline
				110 & 11 & 1100 0011 & 0010 & Flaga \textbf{EVEN} \\ \hline
				91 & 41 &  0011 0010 & 0000& Obliczenie próbne \\ \hline
				91 & 41 &  0000 0000 & 0010 & Reset \\ \hline
			\end{tabular}
			\end{adjustbox}
		\end{table}
\vspace{-20pt}
	\subsubsection*{Przebieg czasowy}
		\begin{figure}[!h]
		\begin{center}
			\includegraphics[width=\textwidth]{../Testy/Wyniki_testow/Testy_sub.png}
			\caption*{Przebieg czasowy z testów odejmowania}
			\label{figure:test_sub}
		\end{center}
	\end{figure}
	\vspace{-20pt}
	\textbf{Pokrycie scenariusza testowego dla odejmowania: 100\%}
	
	\subsection*{Przesuwanie bitów}
	\subsubsection*{Przypadki testowe}
	\begin{table}[H]
		\centering
		\begin{tabular}{|l|l|l|l|l|}
			\hline
			\textbf{A} & \textbf{B} & \textbf{Oczekiwane wyjście} & \textbf{Flagi} & \textbf{Cel testu} \\ \hline
			1100 0001 & 1000 0001 & XXXX XXXX & X0X1 & Flaga \textbf{ERROR} \\ \hline
			0000 1001 & 0000 0001 & 0001 0010 & 0010 & Obliczenie próbne \\ \hline
			1111 1111 & 0000 0001 & 1111 1110 & 1100 & Flaga \textbf{SINGLE} i \textbf{OVF} \\ \hline
			0000 0110 & 0000 0101 & 0100 0000 & 0100 & Flaga \textbf{OVF} \\ \hline
			1000 0001 & 0000 0010 & 1000 0100 & 0010 & Zachowanie znaku \\ \hline
			1000 0001 & 0000 0010 & 0000 0000 & 0010 & Reset \\ \hline
		\end{tabular}
	\end{table}
	\subsubsection*{Przebieg czasowy}
	\begin{figure}[H]
		\begin{center}
			\includegraphics[width=\textwidth]{../Testy/Wyniki_testow/Testy_shl.png}
			\caption*{Przebieg czasowy z testów przesuwania bitów}
			\label{figure:test_shl}
		\end{center}
	\end{figure}
	\vspace{-20pt}
	\textbf{Pokrycie scenariusza testowego dla przesuwania bitów: 100\%}
	
	
	
	\subsection*{Zamiana bitu}
	\subsubsection*{Przypadki testowe}
	\begin{table}[H]
		\centering
		\begin{tabular}{|l|l|l|l|l|}
			\hline
			\textbf{A} & \textbf{B} & \textbf{Oczekiwane wyjście} & \textbf{Flagi} & \textbf{Cel testu} \\ \hline
			0000 0000 & 1000 0001 & XXXX XXXX & X0X1 & Flaga \textbf{ERROR} \\ \hline
			0000 0000 & 0111 0000 & XXXX XXXX & X0X1 & Flaga \textbf{ERROR} \\ \hline
			1011 0000 & 0000 0000 & 1011 0001 & 0010 & Flaga \textbf{EVEN} \\ \hline
			1111 1100 & 0000 0001 & 1111 1110 & 1000 & Flaga \textbf{SINGLE} \\ \hline
			0110 0110 & 0000 0011 & 0110 1110 & 0000 & Obliczenie próbne \\ \hline
			0110 0110 & 0000 0010 & 0110 0110 & 0010 & Obliczenie próbne \\ \hline
			0110 0110 & 0000 0010 & 0000 0000 & 0000 & Reset \\ \hline
		\end{tabular}
	\end{table}
	\subsubsection*{Przebieg czasowy}
			\begin{figure}[H]
		\begin{center}
			\includegraphics[width=\textwidth]{../Testy/Wyniki_testow/Testy_chg.png}
			\caption*{Przebieg czasowy z testów zmiany bitu}
			\label{figure:test_chg}
		\end{center}
	\end{figure}
	\vspace{-20pt}
	\textbf{Pokrycie scenariusza testowego dla zmiany bitu: 100\%}
	
	
	\subsection*{Porównywanie}
	\subsubsection*{Przypadki testowe}
\begin{table}[H]
	\centering
	\begin{tabular}{|l|l|l|l|l|}
		\hline
		\textbf{A} & \textbf{B} & \textbf{Oczekiwane wyjście} & \textbf{Flagi} & \textbf{Cel testu} \\ \hline
		-50 & 4 & XXXX XXX0 & 0010 & Flaga \textbf{EVEN} \\ \hline
		50 & 50 & XXXX XXX1 & 0000 & Warunek gdy A = B \\ \hline
		+0 & -0 & XXXX XXX1 & 0000 & Wynik dla różnych reprezentacji zera \\ \hline
		-0 & +0 & XXXX XXX1 & 0000 & Wynik dla różnych reprezentacji zera \\ \hline
		90 & 40 & XXXX XXX1 & 0000& Obliczenie próbne \\ \hline
		-90 & 40 & XXXX XXX0 & 0010 & Reset \\ \hline
	\end{tabular}
\end{table}

	\subsubsection*{Przebieg czasowy}
			\begin{figure}[H]
		\begin{center}
			\includegraphics[width=\textwidth]{../Testy/Wyniki_testow/Testy_comp.png}
			\caption*{Przebieg czasowy z testów porównywania}
			\label{figure:test_comp}
		\end{center}
	\end{figure}
	\vspace{-20pt}
	\textbf{Pokrycie scenariusza testowego dla porównywania: 100\%}
	
	\subsection*{Komentarz}
	Wszystkie testy przebiegły zgodnie z przewidywaniami założonymi podczas projektowania. Co więcej na przebiegach czasowych wszystkich testów możemy zauważyć że wyjścia z modelu przed syntezą i modelu zsyntetyzowanego są identyczne (poza nieokreślonościami, których jednoznacznie nie da się przedstawić po syntezie). Oznacza to, że proces syntezy odbył się poprawnie. 
	
	%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
\section*{Struktura plików}
	Wszystkie pliki modelu i syntezy są umieszczone w katalogu \textbf{Pliki\_projektu}. Wewnątrz katalogu utworzono podkatalogi zgodnie z przeznaczeniem plików w nich przechowywanych:
	\newpage
	
\begin{itemize}
\item \textbf{LOGS} - Raport z syntezy i wyjście ewentualnych błędów z kompilatora. 
\item \textbf{EXECS} - Pliki odpowiedzialne za wykonanie syntezy, zarządzaniem procesem kompilacji, plik wynikowy do symulacji i plik z zapisanymi sygnałami wewnętrznymi z modułu testowego.
\item \textbf{INCLUDE} - Plik nagłówkowy zawierający kilka makr usprawniających pracę.
\item \textbf{MODEL} - Pliki z kodem modelu przed syntezą logiczną.
\item \textbf{TESTBENCH} -  Moduł testowy, wykorzystywany w symulacji.
\item \textbf{RTL} - Plik z kodem jednostki po syntezie logicznej.	
\end{itemize}

\begin{wrapfigure}{l}{0.3\textwidth}
	\dirtree{%
		.1 .
		.1 LOGS.
		.2 synth.log.
		.2 compile.log.
		.1 EXECS.
		.2 run.ys.
		.2 makefile.
		.2 exe\_unit\_w6.vvp.
		.2 signals.vcd.
		.1 INCLUDE.
		.2 macros.hv.
		.1 TESTBENCH.
		.2 testbench.sv.
		.1 MODEL.
		.2 exe\_unit\_w6.sv.
		.2 shifter.sv.
		.2 comparator.sv.
		.2 subtractor.sv.
		.2 changer.sv.
		.1 RTL.
		.2 exe\_unit\_w6\_rtl.sv.
	} 	
\caption*{Struktura katalogów projektu}
\label{figure:catalogues}
\end{wrapfigure}

Wszystkie niezbędne pliki \textbf{.sv} znadują się w katalogach \textbf{MODEL}, \textbf{TESTBENCH} i \textbf{RTL}. Pliki modelu zostały nazwane tak samo jak moduły w nich przechowywane.
	 

\end{document}