/*
 * cslr_pcie.h
 *
 *  Created on: 2021年11月11日
 *      Author: jayden
 */

#ifndef _CSLR_PCIE_H_
#define _CSLR_PCIE_H_

#include <cslr.h>
#include <tistdtypes.h>

typedef struct {
    volatile Uint8 RSVD0[4];
    volatile Uint32 CMD_STATUS;
    volatile Uint8 RSVD1[92];
    //0x64
    volatile Uint32 EP_IRQ_SET;
    volatile Uint32 EP_IRQ_CLR;
    volatile Uint32 EP_IRQ_STATUS;
    //0x70
    volatile Uint8 RSVD2[276];
    //0x184
    volatile Uint32 LEGACY_A_IRQ_STATUS;
    volatile Uint32 LEGACY_A_IRQ_EN;
    volatile Uint32 LEGACY_A_IRQ_MASK;
    volatile Uint8 RSVD3[52];
    //0x1C4
    volatile Uint32 ERR_IRQ_STATUS;
    volatile Uint32 ERR_IRQ_EN;
    volatile Uint32 ERR_IRQ_MASK;
    volatile Uint8 RSVD4[496];
    //0x3C0
    volatile Uint32 PCIE_CORE_STATUS8;
    volatile Uint8 RSVD5[4];
    volatile Uint32 PCIE_CORE_STATUS10;
    volatile Uint8 RSVD6[3124];
    //0x1000
    volatile Uint32 DEV_VEND_ID;            //0x1000
    volatile Uint32 STAT_CMD;               //0x1004
    volatile Uint8 RSVD7[4];
    volatile Uint32 BIST_HDR_TYPE; //0x100C
    volatile Uint8 RSVD8[8];
    volatile Uint32 BUS_CFG;                //0x1018
    volatile Uint32 SEC_STAT_IO_LIMIT_BASE; //0x101C
    volatile Uint32 MEM_LIMIT_BASE;         //0x1020
    volatile Uint32 PREF_CFG;               //0x1024
    volatile Uint32 PREF_BASE_UPPER;        //0x1028
    volatile Uint32 PREF_LIMIT_UPPER;       //0x102C
    volatile Uint32 IO_LIMIT_BASE_UPPER;    //0x1030
    volatile Uint32 CAP_PTR;                //0x1034
    volatile Uint32 EXP_ROM;                //0x1038
    volatile Uint32 BRIDGE_CTRL_INT_STAT;   //0x103C
    volatile Uint8 RSVD9[16];               
    volatile Uint32 MSI_CAP_CTRL_PTR;//0x1050
    volatile Uint32 MSI_ADDR_LOW; //0x1054
    volatile Uint32 MSI_ADDR_HIGH; //0x1058
    volatile Uint32 MSI_DATA; //0x105C
    volatile Uint32 MSI_MASK; //0x1060
    volatile Uint32 MSI_PEND; //0x1064
    volatile Uint8 RSVD10[16];
    volatile Uint32 DEV_STAT_CTL;     //0x1078
    volatile Uint32 LINK_CAP;          //0x107C
    volatile Uint32 LINK_STAT_CTL;    //0x1080
    volatile Uint8 RSVD11[28];
    volatile Uint32 LINK_CTL2;        //0x10A0
    volatile Uint8 RSVD12[1644];
    volatile Uint32 LANE_CTL1;//0x1710
    volatile Uint8 RSVD13[248];
    volatile Uint32 LANE_CTL2;//0x180C
    volatile Uint8 RSVD14[16];
    volatile Uint32 MSI_CTRL_ADDR_LOW;      //0x1820
    volatile Uint32 MSI_CTRL_ADDR_HIGH;     //0x1824
    volatile Uint32 MSI_CTRL_INT_EN;        //0x1828
    volatile Uint32 MSI_CTRL_INT_MASK;      //0x182C
    volatile Uint32 MSI_CTRL_INT_STATUS;    //0x1830
    volatile Uint8 RSVD15[136];
    volatile Uint32 DBI_RO_WEN;             //0x18BC
    volatile Uint8 RSVD16[64];
    volatile Uint32 IATU_VIEWPORT;          //0x1900
    volatile Uint32 IATU_REGION_CTRL1;      //0x1904
    volatile Uint32 IATU_REGION_CTRL2;      //0x1908
    volatile Uint32 IATU_LWR_BASE_ADDR;     //0x190C
    volatile Uint32 IATU_UPR_BASE_ADDR;     //0x1910
    volatile Uint32 IATU_LIMIT_ADDR;        //0x1914
    volatile Uint32 IATU_LWR_TARGET_ADDR;   //0x1918
    volatile Uint32 IATU_UPR_TARGET_ADDR;   //0x191C
    volatile Uint8 RSVD17[88];
    volatile Uint32 DMA_CH_NUM;             //0x1978
    volatile Uint32 DMA_WR_EN;              //0x197C
    volatile Uint32 DMA_WR_DB;              //0x1980
    volatile Uint8 RSVD18[4];
    volatile Uint32 DMA_WR_CH_ARB_WGT;      //0x1988
    volatile Uint8 RSVD19[16];
    volatile Uint32 DMA_RD_EN;              //0x199C
    volatile Uint32 DMA_RD_DB;              //0x19A0
    volatile Uint8 RSVD20[4];
    volatile Uint32 DMA_RD_CH_ARB_WGT;      //0x19A8
    volatile Uint8 RSVD21[16];
    volatile Uint32 DMA_WR_INT_STATUS;      //0x19BC
    volatile Uint8 RSVD22[4];
    volatile Uint32 DMA_WR_INT_MASK;        //0x19C4
    volatile Uint32 DMA_WR_INT_CLEAR;       //0x19C8
    volatile Uint32 DMA_WR_ERR_STATUS;      //0x19CC
    volatile Uint32 DMA_WR_DONE_IMWR_LOW;   //0x19D0
    volatile Uint32 DMA_WR_DONE_IMWR_HIGH;  //0x19D4
    volatile Uint32 DMA_WR_ABORT_IMWR_LOW;  //0x19D8
    volatile Uint32 DMA_WR_ABORT_IMWR_HIGH; //0x19DC
    volatile Uint32 DMA_WR_IMWR_DATA;       //0x19E0
    volatile Uint8 RSVD23[28];
    volatile Uint32 DMA_WR_LL_ERR_EN;       //0x1A00
    volatile Uint8 RSVD24[12];
    volatile Uint32 DMA_RD_INT_STATUS;      //0x1A10
    volatile Uint8 RSVD25[4];
    volatile Uint32 DMA_RD_INT_MASK;        //0x1A18
    volatile Uint32 DMA_RD_INT_CLEAR;       //0x1A1C
    volatile Uint8 RSVD26[4];
    volatile Uint32 DMA_RD_ERR_STATUS_LOW;  //0x1A24
    volatile Uint32 DMA_RD_ERR_STATUS_HIGH; //0x1A28
    volatile Uint8 RSVD27[8];
    volatile Uint32 DMA_RD_LINKED_LIST_ERR_EN; //0x1A34
    volatile Uint8 RSVD28[4];
    volatile Uint32 DMA_RD_DONE_IMWR_LOW;      //0x1A3C
    volatile Uint32 DMA_RD_DONE_IMWR_HIGH;  //0x1A40
    volatile Uint32 DMA_RD_ABORT_IMWR_LOW;  //0x1A44
    volatile Uint32 DMA_RD_ABORT_IMWR_HIGH; //0x1A48
    volatile Uint32 DMA_RD_IMWR_DATA;       //0x1A4C
    volatile Uint8 RSVD29[28];
    volatile Uint32 DMA_VIEWPORT_SEL;       //0x1A6C
    volatile Uint32 DMA_CH_CTRL1;           //0x1A70
    volatile Uint32 DMA_CH_CTRL2;           //0x1A74
    volatile Uint32 DMA_SIZE;               //0x1A78
    volatile Uint32 DMA_SRC_LOW;            //0x1A7C
    volatile Uint32 DMA_SRC_HIGH;           //0x1A80
    volatile Uint32 DMA_DST_LOW;            //0x1A84
    volatile Uint32 DMA_DST_HIGH;           //0x1A88
    volatile Uint32 DMA_LLP_LOW;            //0x1A8C
    volatile Uint32 DMA_LLP_HIGH;           //0x1A90
}CSL_PcieRcRegs;

typedef struct {
    volatile Uint32 DEV_VEND_ID;
    volatile Uint32 STAT_CMD;
    volatile Uint32 CLASSCODE_REVID;
    volatile Uint32 BIST_HD_LT_CACH;
    volatile Uint32 BAR[6];
    volatile Uint32 CARDBUS_CIS_PTR;
    volatile Uint32 SUBSYS_SUBVEND_ID;
    volatile Uint32 EXROM_BASE;
    volatile Uint32 CAP_PTR;
    volatile Uint8 RSVD0[4];
    volatile Uint32 BRIDGECTRL_INTLINE;
    //0x40
    volatile Uint8 RSVD1[80];
    volatile Uint32 MSI_CAP_CTRL_PTR;//0x090
    volatile Uint32 MSI_ADDR_LOW; //0x094
    volatile Uint32 MSI_ADDR_HIGH; //0x098
    volatile Uint32 MSI_DATA; //0x09C
    volatile Uint32 MSI_MASK; //0x0A0
    volatile Uint32 MSI_PEND; //0x0A4
    volatile Uint8 RSVD2[32];
    volatile Uint32 DEV_CTRL; //0x0C8
} CSL_PcieEpRegs;

typedef volatile CSL_PcieRcRegs *CSL_PcieRcRegsOvly;
typedef volatile CSL_PcieEpRegs *CSL_PcieEpRegsOvly;

#define CSL_PCIE_CMD_STATUS_LPBK_EN_MASK             (0x00000080)
#define CSL_PCIE_CMD_STATUS_LPBK_EN_SHIFT            (0x00000007)
#define CSL_PCIE_CMD_STATUS_LPBK_EN_RESETVAL         (0x00000000)

#define CSL_PCIE_CMD_STATUS_OB_XLT_EN_MASK           (0x00000002)
#define CSL_PCIE_CMD_STATUS_OB_XLT_EN_SHIFT          (0x00000001)
#define CSL_PCIE_CMD_STATUS_OB_XLT_EN_RESETVAL       (0x00000000)

#define CSL_PCIE_CMD_STATUS_LTSSM_EN_MASK            (0x00000001)
#define CSL_PCIE_CMD_STATUS_LTSSM_EN_SHIFT           (0x00000000)
#define CSL_PCIE_CMD_STATUS_LTSSM_EN_RESETVAL        (0x00000000)

#define CSL_PCIE_LANE_CTL1_LINK_CAPABLE_MASK         (0x00CF0000)
#define CSL_PCIE_LANE_CTL1_LINK_CAPABLE_SHIFT        (0x00000010)
#define CSL_PCIE_LANE_CTL1_LINK_CAPABLE_RESETVAL     (0x00000000)

#define CSL_PCIE_PCIE_CORE_STATUS8_LTSSM_MASK         (0x0000003F)
#define CSL_PCIE_PCIE_CORE_STATUS8_LTSSM_SHIFT        (0x00000000)
#define CSL_PCIE_PCIE_CORE_STATUS8_LTSSM_RESETVAL     (0x00000000)

#define CSL_PCIE_DBI_RO_WEN_WREN_MASK         (0x00000001)
#define CSL_PCIE_DBI_RO_WEN_WREN_SHIFT        (0x00000000)
#define CSL_PCIE_DBI_RO_WEN_WREN_RESETVAL     (0x00000000)

#define CSL_PCIE_BUS_CFG_SUB_MASK         (0x00FF0000)
#define CSL_PCIE_BUS_CFG_SUB_SHIFT        (0x00000010)
#define CSL_PCIE_BUS_CFG_SUB_RESETVAL     (0x00000000)

#define CSL_PCIE_BUS_CFG_SEC_MASK         (0x0000FF00)
#define CSL_PCIE_BUS_CFG_SEC_SHIFT        (0x00000008)
#define CSL_PCIE_BUS_CFG_SEC_RESETVAL     (0x00000000)

#define CSL_PCIE_BUS_CFG_PRIM_MASK         (0x000000FF)
#define CSL_PCIE_BUS_CFG_PRIM_SHIFT        (0x00000000)
#define CSL_PCIE_BUS_CFG_PRIM_RESETVAL     (0x00000000)



#define CSL_PCIE_MEM_LIMIT_BASE_MEM_LIMIT_MASK         (0xFFF00000)
#define CSL_PCIE_MEM_LIMIT_BASE_MEM_LIMIT_SHIFT        (0x00000014)
#define CSL_PCIE_MEM_LIMIT_BASE_MEM_LIMIT_RESETVAL     (0x00000000)

#define CSL_PCIE_MEM_LIMIT_BASE_MEM_BASE_MASK         (0x0000FFF0)
#define CSL_PCIE_MEM_LIMIT_BASE_MEM_BASE_SHIFT        (0x00000004)
#define CSL_PCIE_MEM_LIMIT_BASE_MEM_BASE_RESETVAL     (0x00000000)

#define CSL_PCIE_PREF_CFG_MEM_LIMIT_MASK         (0xFFF00000)
#define CSL_PCIE_PREF_CFG_MEM_LIMIT_SHIFT        (0x00000014)
#define CSL_PCIE_PREF_CFG_MEM_LIMIT_RESETVAL     (0x00000000)

#define CSL_PCIE_PREF_CFG_MEM_LIMIT_DECODE_MASK         (0x00010000)
#define CSL_PCIE_PREF_CFG_MEM_LIMIT_DECODE_SHIFT        (0x00000010)
#define CSL_PCIE_PREF_CFG_MEM_LIMIT_DECODE_RESETVAL     (0x00000000)

#define CSL_PCIE_PREF_CFG_MEM_BASE_MASK         (0x0000FFF0)
#define CSL_PCIE_PREF_CFG_MEM_BASE_SHIFT        (0x00000004)
#define CSL_PCIE_PREF_CFG_MEM_BASE_RESETVAL     (0x00000000)

#define CSL_PCIE_PREF_CFG_MEM_DECODE_MASK         (0x00000001)
#define CSL_PCIE_PREF_CFG_MEM_DECODE_SHIFT        (0x00000000)
#define CSL_PCIE_PREF_CFG_MEM_DECODE_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_PARITY_ERR_MASK         (0x80000000)
#define CSL_PCIE_STAT_CMD_PARITY_ERR_SHIFT        (0x0000001F)
#define CSL_PCIE_STAT_CMD_PARITY_ERR_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_SIGNALED_SYS_ERR_MASK         (0x40000000)
#define CSL_PCIE_STAT_CMD_SIGNALED_SYS_ERR_SHIFT        (0x0000001E)
#define CSL_PCIE_STAT_CMD_SIGNALED_SYS_ERR_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_MASTER_ABORT_MASK         (0x20000000)
#define CSL_PCIE_STAT_CMD_MASTER_ABORT_SHIFT        (0x0000001D)
#define CSL_PCIE_STAT_CMD_MASTER_ABORT_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_TARGET_ABORT_MASK         (0x10000000)
#define CSL_PCIE_STAT_CMD_TARGET_ABORT_SHIFT        (0x0000001C)
#define CSL_PCIE_STAT_CMD_TARGET_ABORT_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_SIGNALED_TARGET_ABORT_MASK         (0x08000000)
#define CSL_PCIE_STAT_CMD_SIGNALED_TARGET_ABORT_SHIFT        (0x0000001B)
#define CSL_PCIE_STAT_CMD_SIGNALED_TARGET_ABORT_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_DEV_SEL_TIMING_MASK         (0x06000000)
#define CSL_PCIE_STAT_CMD_DEV_SEL_TIMING_SHIFT        (0x00000019)
#define CSL_PCIE_STAT_CMD_DEV_SEL_TIMING_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_MASTER_DPE_MASK         (0x01000000)
#define CSL_PCIE_STAT_CMD_MASTER_DPE_SHIFT        (0x00000018)
#define CSL_PCIE_STAT_CMD_MASTER_DPE_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_FAST_B2B_CAP_MASK         (0x00800000)
#define CSL_PCIE_STAT_CMD_FAST_B2B_CAP_SHIFT        (0x00000017)
#define CSL_PCIE_STAT_CMD_FAST_B2B_CAP_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_FAST_66MHZ_CAP_MASK         (0x00200000)
#define CSL_PCIE_STAT_CMD_FAST_66MHZ_CAP_SHIFT        (0x00000015)
#define CSL_PCIE_STAT_CMD_FAST_66MHZ_CAP_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_CAP_LIST_MASK         (0x00100000)
#define CSL_PCIE_STAT_CMD_CAP_LIST_SHIFT        (0x00000014)
#define CSL_PCIE_STAT_CMD_CAP_LIST_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_INT_STATUS_MASK         (0x00080000)
#define CSL_PCIE_STAT_CMD_INT_STATUS_SHIFT        (0x00000014)
#define CSL_PCIE_STAT_CMD_INT_STATUS_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_IMM_READINESS_MASK         (0x00010000)
#define CSL_PCIE_STAT_CMD_IMM_READINESS_SHIFT        (0x00000010)
#define CSL_PCIE_STAT_CMD_IMM_READINESS_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_INT_EN_MASK         (0x00000400)
#define CSL_PCIE_STAT_CMD_INT_EN_SHIFT        (0x0000000A)
#define CSL_PCIE_STAT_CMD_INT_EN_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_SERREN_MASK         (0x00000100)
#define CSL_PCIE_STAT_CMD_SERREN_SHIFT        (0x00000008)
#define CSL_PCIE_STAT_CMD_SERREN_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_IDSEL_MASK         (0x00000080)
#define CSL_PCIE_STAT_CMD_IDSEL_SHIFT        (0x00000007)
#define CSL_PCIE_STAT_CMD_IDSEL_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_PERREN_MASK         (0x00000040)
#define CSL_PCIE_STAT_CMD_PERREN_SHIFT        (0x00000006)
#define CSL_PCIE_STAT_CMD_PERREN_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_VGAPS_MASK         (0x00000020)
#define CSL_PCIE_STAT_CMD_VGAPS_SHIFT        (0x00000005)
#define CSL_PCIE_STAT_CMD_VGAPS_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_MWI_EN_MASK         (0x00000010)
#define CSL_PCIE_STAT_CMD_MWI_EN_SHIFT        (0x00000004)
#define CSL_PCIE_STAT_CMD_MWI_EN_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_SCO_MASK         (0x00000008)
#define CSL_PCIE_STAT_CMD_SCO_SHIFT        (0x00000003)
#define CSL_PCIE_STAT_CMD_SCO_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_BME_MASK         (0x00000004)
#define CSL_PCIE_STAT_CMD_BME_SHIFT        (0x00000002)
#define CSL_PCIE_STAT_CMD_BME_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_MSE_MASK         (0x00000002)
#define CSL_PCIE_STAT_CMD_MSE_SHIFT        (0x00000001)
#define CSL_PCIE_STAT_CMD_MSE_RESETVAL     (0x00000000)

#define CSL_PCIE_STAT_CMD_IO_EN_MASK         (0x00000001)
#define CSL_PCIE_STAT_CMD_IO_EN_SHIFT        (0x00000000)
#define CSL_PCIE_STAT_CMD_IO_EN_RESETVAL     (0x00000000)

#define CSL_PCIE_DEV_STAT_CTL_RELAXODR_MASK         (0x00000010)
#define CSL_PCIE_DEV_STAT_CTL_RELAXODR_SHIFT        (0x00000004)
#define CSL_PCIE_DEV_STAT_CTL_RELAXODR_RESETVAL     (0x00000000)
#define CSL_PCIE_DEV_STAT_CTL_RELAXODR_ENABLE         (1u)
#define CSL_PCIE_DEV_STAT_CTL_RELAXODR_DISABLE        (0u)

#define CSL_PCIE_DEV_STAT_CTL_MAX_RDPAYLD_MASK         (0x00007000)
#define CSL_PCIE_DEV_STAT_CTL_MAX_RDPAYLD_SHIFT        (0x0000000C)
#define CSL_PCIE_DEV_STAT_CTL_MAX_RDPAYLD_RESETVAL     (0x00000000)
#define CSL_PCIE_DEV_STAT_CTL_MAX_RDPAYLD_SIZE128B         (0u)
#define CSL_PCIE_DEV_STAT_CTL_MAX_RDPAYLD_SIZE256B         (1u)
#define CSL_PCIE_DEV_STAT_CTL_MAX_RDPAYLD_SIZE512B         (2u)
#define CSL_PCIE_DEV_STAT_CTL_MAX_RDPAYLD_SIZE1024B         (3u)
#define CSL_PCIE_DEV_STAT_CTL_MAX_RDPAYLD_SIZE2048B         (4u)
#define CSL_PCIE_DEV_STAT_CTL_MAX_RDPAYLD_SIZE4096B         (5u)

#define CSL_PCIE_DEV_CTRL_RELAXODR_MASK         (0x00000010)
#define CSL_PCIE_DEV_CTRL_RELAXODR_SHIFT        (0x00000004)
#define CSL_PCIE_DEV_CTRL_RELAXODR_RESETVAL     (0x00000000)
#define CSL_PCIE_DEV_CTRL_RELAXODR_ENABLE         (1u)
#define CSL_PCIE_DEV_CTRL_RELAXODR_DISABLE        (0u)

#define CSL_PCIE_DEV_CTRL_MAX_RDPAYLD_MASK         (0x00007000)
#define CSL_PCIE_DEV_CTRL_MAX_RDPAYLD_SHIFT        (0x0000000C)
#define CSL_PCIE_DEV_CTRL_MAX_RDPAYLD_RESETVAL     (0x00000000)
#define CSL_PCIE_DEV_CTRL_MAX_RDPAYLD_SIZE128B         (0u)
#define CSL_PCIE_DEV_CTRL_MAX_RDPAYLD_SIZE256B         (1u)
#define CSL_PCIE_DEV_CTRL_MAX_RDPAYLD_SIZE512B         (2u)
#define CSL_PCIE_DEV_CTRL_MAX_RDPAYLD_SIZE1024B         (3u)
#define CSL_PCIE_DEV_CTRL_MAX_RDPAYLD_SIZE2048B         (4u)
#define CSL_PCIE_DEV_CTRL_MAX_RDPAYLD_SIZE4096B         (5u)

#define CSL_PCIE_IATU_VIEWPORT_DIR_MASK         (0x80000000)
#define CSL_PCIE_IATU_VIEWPORT_DIR_SHIFT        (0x0000001F)
#define CSL_PCIE_IATU_VIEWPORT_DIR_RESETVAL     (0x00000000)
#define CSL_PCIE_IATU_VIEWPORT_DIR_INBOUND      (1u)
#define CSL_PCIE_IATU_VIEWPORT_DIR_OUTBOUND     (0u)

#define CSL_PCIE_IATU_VIEWPORT_INDEX_MASK         (0x0000001F)
#define CSL_PCIE_IATU_VIEWPORT_INDEX_SHIFT        (0x00000000)
#define CSL_PCIE_IATU_VIEWPORT_INDEX_RESETVAL     (0x00000000)



#define CSL_PCIE_IATU_REGION_CTRL1_TYPE_MASK         (0x0000001F)
#define CSL_PCIE_IATU_REGION_CTRL1_TYPE_SHIFT        (0x00000000)
#define CSL_PCIE_IATU_REGION_CTRL1_TYPE_RESETVAL     (0x00000000)
#define CSL_PCIE_IATU_REGION_CTRL1_TYPE_MRW     (0u)
#define CSL_PCIE_IATU_REGION_CTRL1_TYPE_MRDLK     (1u)
#define CSL_PCIE_IATU_REGION_CTRL1_TYPE_IORW     (2u)
#define CSL_PCIE_IATU_REGION_CTRL1_TYPE_CFGT0     (4u)
#define CSL_PCIE_IATU_REGION_CTRL1_TYPE_CFGT1     (5u)



#define CSL_PCIE_IATU_REGION_CTRL2_REGIONEN_MASK         (0x80000000)
#define CSL_PCIE_IATU_REGION_CTRL2_REGIONEN_SHIFT        (0x0000001F)
#define CSL_PCIE_IATU_REGION_CTRL2_REGIONEN_RESETVAL     (0x00000000)
#define CSL_PCIE_IATU_REGION_CTRL2_REGIONEN_DISABLE   (0u)
#define CSL_PCIE_IATU_REGION_CTRL2_REGIONEN_ENABLE    (1u) 

#define CSL_PCIE_IATU_REGION_CTRL2_MATCHMODE_MASK         (0x40000000)
#define CSL_PCIE_IATU_REGION_CTRL2_MATCHMODE_SHIFT        (0x0000001E)
#define CSL_PCIE_IATU_REGION_CTRL2_MATCHMODE_RESETVAL     (0x00000000)
#define CSL_PCIE_IATU_REGION_CTRL2_MATCHMODE_ADDR   (0u)
#define CSL_PCIE_IATU_REGION_CTRL2_MATCHMODE_BAR    (1u) 

#define CSL_PCIE_IATU_REGION_CTRL2_INVMODE_MASK         (0x20000000)
#define CSL_PCIE_IATU_REGION_CTRL2_INVMODE_SHIFT        (0x0000001D)
#define CSL_PCIE_IATU_REGION_CTRL2_INVMODE_RESETVAL     (0x00000000)
#define CSL_PCIE_IATU_REGION_CTRL2_INVMODE_DISABLE   (0u)
#define CSL_PCIE_IATU_REGION_CTRL2_INVMODE_ENABLE    (1u) 

#define CSL_PCIE_IATU_REGION_CTRL2_CFGSHIFT_MASK         (0x10000000)
#define CSL_PCIE_IATU_REGION_CTRL2_CFGSHIFT_SHIFT        (0x0000001C)
#define CSL_PCIE_IATU_REGION_CTRL2_CFGSHIFT_RESETVAL     (0x00000000)
#define CSL_PCIE_IATU_REGION_CTRL2_CFGSHIFT_DISABLE   (0u)
#define CSL_PCIE_IATU_REGION_CTRL2_CFGSHIFT_ENABLE    (1u) 

#define CSL_PCIE_IATU_REGION_CTRL2_FUZZYTYPEMATCH_MASK         (0x08000000)
#define CSL_PCIE_IATU_REGION_CTRL2_FUZZYTYPEMATCH_SHIFT        (0x0000001B)
#define CSL_PCIE_IATU_REGION_CTRL2_FUZZYTYPEMATCH_RESETVAL     (0x00000000)
#define CSL_PCIE_IATU_REGION_CTRL2_FUZZYTYPEMATCH_DISABLE   (0u)
#define CSL_PCIE_IATU_REGION_CTRL2_FUZZYTYPEMATCH_ENABLE    (1u) 

#define CSL_PCIE_IATU_REGION_CTRL2_BARNUM_MASK         (0x00000700)
#define CSL_PCIE_IATU_REGION_CTRL2_BARNUM_SHIFT        (0x00000008)
#define CSL_PCIE_IATU_REGION_CTRL2_BARNUM_RESETVAL     (0x00000000)

#define CSL_PCIE_IATU_REGION_CTRL2_MSGCODE_MASK         (0x000000FF)
#define CSL_PCIE_IATU_REGION_CTRL2_MSGCODE_SHIFT        (0x00000000)
#define CSL_PCIE_IATU_REGION_CTRL2_MSGCODE_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_WR_EN_MASK         (0x00000001)
#define CSL_PCIE_DMA_WR_EN_SHIFT        (0x00000000)
#define CSL_PCIE_DMA_WR_EN_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_WR_DB_WR_STOP_MASK         (0x80000000)
#define CSL_PCIE_DMA_WR_DB_WR_STOP_SHIFT        (0x0000001F)
#define CSL_PCIE_DMA_WR_DB_WR_STOP_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_WR_DB_DB_NUM_MASK         (0x00000007)
#define CSL_PCIE_DMA_WR_DB_DB_NUM_SHIFT        (0x00000000)
#define CSL_PCIE_DMA_WR_DB_DB_NUM_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_WR_CH_ARB_WGT_CH1_MASK         (0x000003E0)
#define CSL_PCIE_DMA_WR_CH_ARB_WGT_CH1_SHIFT        (0x00000005)
#define CSL_PCIE_DMA_WR_CH_ARB_WGT_CH1_RESETVAL     (0x00000020)

#define CSL_PCIE_DMA_WR_CH_ARB_WGT_CH0_MASK         (0x0000001F)
#define CSL_PCIE_DMA_WR_CH_ARB_WGT_CH0_SHIFT        (0x00000005)
#define CSL_PCIE_DMA_WR_CH_ARB_WGT_CH0_RESETVAL     (0x00000001)

#define CSL_PCIE_DMA_RD_EN_MASK         (0x00000001)
#define CSL_PCIE_DMA_RD_EN_SHIFT        (0x00000000)
#define CSL_PCIE_DMA_RD_EN_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_RD_DB_WR_STOP_MASK         (0x80000000)
#define CSL_PCIE_DMA_RD_DB_WR_STOP_SHIFT        (0x0000001F)
#define CSL_PCIE_DMA_RD_DB_WR_STOP_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_RD_DB_DB_NUM_MASK         (0x00000007)
#define CSL_PCIE_DMA_RD_DB_DB_NUM_SHIFT        (0x00000000)
#define CSL_PCIE_DMA_RD_DB_DB_NUM_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_RD_CH_ARB_WGT_CH1_MASK         (0x000003E0)
#define CSL_PCIE_DMA_RD_CH_ARB_WGT_CH1_SHIFT        (0x00000005)
#define CSL_PCIE_DMA_RD_CH_ARB_WGT_CH1_RESETVAL     (0x00000020)

#define CSL_PCIE_DMA_RD_CH_ARB_WGT_CH0_MASK         (0x0000001F)
#define CSL_PCIE_DMA_RD_CH_ARB_WGT_CH0_SHIFT        (0x00000005)
#define CSL_PCIE_DMA_RD_CH_ARB_WGT_CH0_RESETVAL     (0x00000001)


#define CSL_PCIE_DMA_INT_ABORT_MASK         (0x00FF0000)
#define CSL_PCIE_DMA_INT_ABORT_SHIFT        (0x00000010)
#define CSL_PCIE_DMA_INT_ABORT_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_INT_DONE_MASK         (0x000000FF)
#define CSL_PCIE_DMA_INT_DONE_SHIFT        (0x00000000)
#define CSL_PCIE_DMA_INT_DONE_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_VIEWPORT_SEL_CHANNEL_DIR_MASK         (0x80000000)
#define CSL_PCIE_DMA_VIEWPORT_SEL_CHANNEL_DIR_SHIFT        (0x0000001F)
#define CSL_PCIE_DMA_VIEWPORT_SEL_CHANNEL_DIR_RESETVAL     (0x00000000)
#define CSL_PCIE_DMA_VIEWPORT_SEL_CHANNEL_DIR_READ         (1u)
#define CSL_PCIE_DMA_VIEWPORT_SEL_CHANNEL_DIR_WRITE        (0u)

#define CSL_PCIE_DMA_VIEWPORT_SEL_CHANNEL_NUM_MASK         (0x00000007)
#define CSL_PCIE_DMA_VIEWPORT_SEL_CHANNEL_NUM_SHIFT        (0x00000000)
#define CSL_PCIE_DMA_VIEWPORT_SEL_CHANNEL_NUM_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_CH_CTRL1_AT_MASK         (0xC0000000)
#define CSL_PCIE_DMA_CH_CTRL1_AT_SHIFT        (0x0000001E)
#define CSL_PCIE_DMA_CH_CTRL1_AT_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_CH_CTRL1_TC_MASK         (0x38000000)
#define CSL_PCIE_DMA_CH_CTRL1_TC_SHIFT        (0x0000001B)
#define CSL_PCIE_DMA_CH_CTRL1_TC_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_CH_CTRL1_TD_MASK         (0x04000000)
#define CSL_PCIE_DMA_CH_CTRL1_TD_SHIFT        (0x0000001A)
#define CSL_PCIE_DMA_CH_CTRL1_TD_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_CH_CTRL1_RO_MASK         (0x02000000)
#define CSL_PCIE_DMA_CH_CTRL1_RO_SHIFT        (0x00000019)
#define CSL_PCIE_DMA_CH_CTRL1_RO_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_CH_CTRL1_NS_MASK         (0x01000000)
#define CSL_PCIE_DMA_CH_CTRL1_NS_SHIFT        (0x00000018)
#define CSL_PCIE_DMA_CH_CTRL1_NS_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_CH_CTRL1_FUNCNUM_MASK         (0x0001F000)
#define CSL_PCIE_DMA_CH_CTRL1_FUNCNUM_SHIFT        (0x0000000C)
#define CSL_PCIE_DMA_CH_CTRL1_FUNCNUM_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_CH_CTRL1_LLE_MASK         (0x00000200)
#define CSL_PCIE_DMA_CH_CTRL1_LLE_SHIFT        (0x00000009)
#define CSL_PCIE_DMA_CH_CTRL1_LLE_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_CH_CTRL1_CCS_MASK         (0x00000100)
#define CSL_PCIE_DMA_CH_CTRL1_CCS_SHIFT        (0x00000008)
#define CSL_PCIE_DMA_CH_CTRL1_CCS_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_CH_CTRL1_CS_MASK         (0x00000060)
#define CSL_PCIE_DMA_CH_CTRL1_CS_SHIFT        (0x00000005)
#define CSL_PCIE_DMA_CH_CTRL1_CS_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_CH_CTRL1_RIE_MASK         (0x00000010)
#define CSL_PCIE_DMA_CH_CTRL1_RIE_SHIFT        (0x00000004)
#define CSL_PCIE_DMA_CH_CTRL1_RIE_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_CH_CTRL1_LIE_MASK         (0x00000008)
#define CSL_PCIE_DMA_CH_CTRL1_LIE_SHIFT        (0x00000003)
#define CSL_PCIE_DMA_CH_CTRL1_LIE_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_CH_CTRL1_LLP_MASK         (0x00000004)
#define CSL_PCIE_DMA_CH_CTRL1_LLP_SHIFT        (0x00000002)
#define CSL_PCIE_DMA_CH_CTRL1_LLP_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_CH_CTRL1_TCB_MASK         (0x00000002)
#define CSL_PCIE_DMA_CH_CTRL1_TCB_SHIFT        (0x00000001)
#define CSL_PCIE_DMA_CH_CTRL1_TCB_RESETVAL     (0x00000000)

#define CSL_PCIE_DMA_CH_CTRL1_CB_MASK         (0x00000001)
#define CSL_PCIE_DMA_CH_CTRL1_CB_SHIFT        (0x00000000)
#define CSL_PCIE_DMA_CH_CTRL1_CB_RESETVAL     (0x00000000)

#define CSL_PCIE_MSI_CAP_CTRL_PTR_ADDR64_MASK         (0x00800000)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_ADDR64_SHIFT        (0x00000017)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_ADDR64_RESETVAL     (0x00000000)

#define CSL_PCIE_MSI_CAP_CTRL_PTR_MESGNUM_MASK         (0x00700000)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_MESGNUM_SHIFT        (0x00000014)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_MESGNUM_RESETVAL     (0x00000000)

#define CSL_PCIE_MSI_CAP_CTRL_PTR_MESGNUM_1 (0)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_MESGNUM_2 (1)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_MESGNUM_4 (2)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_MESGNUM_8 (3)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_MESGNUM_16 (4)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_MESGNUM_32 (5)

#define CSL_PCIE_MSI_CAP_CTRL_PTR_MESGCAP_MASK         (0x000E0000)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_MESGCAP_SHIFT        (0x00000011)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_MESGCAP_RESETVAL     (0x00000000)

#define CSL_PCIE_MSI_CAP_CTRL_PTR_MSIEN_MASK         (0x00010000)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_MSIEN_SHIFT        (0x00000010)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_MSIEN_RESETVAL     (0x00000000)

#define CSL_PCIE_MSI_CAP_CTRL_PTR_NXT_MASK         (0x0000FF00)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_NXT_SHIFT        (0x00000008)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_NXT_RESETVAL     (0x00000000)

#define CSL_PCIE_MSI_CAP_CTRL_PTR_ID_MASK         (0x000000FF)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_ID_SHIFT        (0x00000000)
#define CSL_PCIE_MSI_CAP_CTRL_PTR_ID_RESETVAL     (0x00000005)

#define CSL_PCIE_LANE_CTL1_LINKCAP_MASK         (0x003F0000)
#define CSL_PCIE_LANE_CTL1_LINKCAP_SHIFT        (0x00000010)
#define CSL_PCIE_LANE_CTL1_LINKCAP_RESETVAL     (0x00000000)
#define CSL_PCIE_LANE_CTL1_LINKCAP_x1     (0x00000001)
#define CSL_PCIE_LANE_CTL1_LINKCAP_x2     (0x00000003)
#define CSL_PCIE_LANE_CTL1_LINKCAP_x4     (0x00000007)

#define CSL_PCIE_LANE_CTL1_LBEN_MASK         (0x00000004)
#define CSL_PCIE_LANE_CTL1_LBEN_SHIFT        (0x00000002)
#define CSL_PCIE_LANE_CTL1_LBEN_RESETVAL     (0x00000000)

#define CSL_PCIE_LANE_CTL2_NUMOFLANE_MASK         (0x00001F00)
#define CSL_PCIE_LANE_CTL2_NUMOFLANE_SHIFT        (0x00000008)
#define CSL_PCIE_LANE_CTL2_NUMOFLANE_RESETVAL     (0x00000000)

#define CSL_PCIE_LANE_CTL2_DIRECTSPDCHG_MASK         (0x00020000)
#define CSL_PCIE_LANE_CTL2_DIRECTSPDCHG_SHIFT        (0x00000011)
#define CSL_PCIE_LANE_CTL2_DIRECTSPDCHG_RESETVAL     (0x00000000)

#define CSL_PCIE_LINK_CAP_MAXSPD_MASK         (0x0000000F)
#define CSL_PCIE_LINK_CAP_MAXSPD_SHIFT        (0x00000000)
#define CSL_PCIE_LINK_CAP_MAXSPD_RESETVAL     (0x00000000)

#define CSL_PCIE_LINK_STAT_CTL_CLINKSPD_MASK         (0x000F0000)
#define CSL_PCIE_LINK_STAT_CTL_CLINKSPD_SHIFT        (0x00000010)
#define CSL_PCIE_LINK_STAT_CTL_CLINKSPD_RESETVAL     (0x00000000)

#define CSL_PCIE_LINK_CTL2_TGTSPD_MASK         (0x0000000F)
#define CSL_PCIE_LINK_CTL2_TGTSPD_SHIFT        (0x00000000)
#define CSL_PCIE_LINK_CTL2_TGTSPD_RESETVAL     (0x00000000)

    // volatile Uint32 DMA_WR_INT_STATUS;      //0x19BC
    // volatile Uint32 DMA_WR_INT_MASK;        //0x19C4
    // volatile Uint32 DMA_WR_INT_CLEAR;       //0x19C8
    // volatile Uint32 DMA_WR_ERR_STATUS;      //0x19CC
    // volatile Uint32 DMA_WR_DONE_IMWR_LOW;   //0x19D0
    // volatile Uint32 DMA_WR_DONE_IMWR_HIGH;  //0x19D4
    // volatile Uint32 DMA_WR_ABORT_IMWR_LOW;  //0x19D8
    // volatile Uint32 DMA_WR_ABORT_IMWR_HIGH; //0x19DC
    // volatile Uint32 DMA_WR_IMWR_DATA;       //0x19E0
    // volatile Uint32 DMA_WR_LL_ERR_EN;       //0x1A00
    // volatile Uint32 DMA_RD_INT_STATUS;      //0x1A10
    // volatile Uint32 DMA_RD_INT_MASK;        //0x1A18
    // volatile Uint32 DMA_RD_INT_CLEAR;       //0x1A1C
    // volatile Uint32 DMA_RD_ERR_STATUS_LOW;  //0x1A24
    // volatile Uint32 DMA_RD_ERR_STATUS_HIGH; //0x1A28
    // volatile Uint32 DMA_RD_LINKED_LIST_ERR_EN; //0x1A34
    // volatile Uint32 DMA_RD_DONE_IMWR_LOW;      //0x1A3C
    // volatile Uint32 DMA_RD_DONE_IMWR_HIGH;  //0x1A40
    // volatile Uint32 DMA_RD_ABORT_IMWR_LOW;  //0x1A44
    // volatile Uint32 DMA_RD_ABORT_IMWR_HIGH; //0x1A48
    // volatile Uint32 DMA_RD_IMWR_DATA;       //0x1A4C
    // volatile Uint32 DMA_VIEWPORT_SEL;       //0x1A6C
    // volatile Uint32 DMA_CH_CTRL1;           //0x1A70
    // volatile Uint32 DMA_CH_CTRL2;           //0x1A74
    // volatile Uint32 DMA_SIZE;               //0x1A78
    // volatile Uint32 DMA_SRC_LOW;            //0x1A7C
    // volatile Uint32 DMA_SRC_HIGH;           //0x1A80
    // volatile Uint32 DMA_DST_LOW;            //0x1A84
    // volatile Uint32 DMA_DST_HIGH;           //0x1A88
    // volatile Uint32 DMA_LLP_LOW;            //0x1A8C
    // volatile Uint32 DMA_LLP_HIGH;           //0x1A90

#endif /* INC_CSL_CSLR_PCIE_H_ */
