TimeQuest Timing Analyzer report for sd_card
Thu Aug 20 05:05:13 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divisor:clk_div|clk_250k'
 13. Slow 1200mV 85C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'
 14. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Hold: 'clock_divisor:clk_div|clk_250k'
 17. Slow 1200mV 85C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'
 33. Slow 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'
 34. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 35. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 36. Slow 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'
 37. Slow 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'
 52. Fast 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'
 53. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 54. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 55. Fast 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'
 56. Fast 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; sd_card                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                       ;
+-----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+
; Clock Name                                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                           ;
+-----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+
; CLOCK_50                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                      ;
; clock_divisor:clk_div|clk_250k                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divisor:clk_div|clk_250k }                ;
; sd_interface:sd_int|init_block:init|state.END ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sd_interface:sd_int|init_block:init|state.END } ;
+-----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                            ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 107.16 MHz ; 107.16 MHz      ; clock_divisor:clk_div|clk_250k ;                                                               ;
; 306.84 MHz ; 250.0 MHz       ; CLOCK_50                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                    ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; clock_divisor:clk_div|clk_250k                ; -4.290 ; -301.216      ;
; sd_interface:sd_int|init_block:init|state.END ; -3.221 ; -12.305       ;
; CLOCK_50                                      ; -2.259 ; -32.781       ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -1.214 ; -1.434        ;
; clock_divisor:clk_div|clk_250k                ; 0.079  ; 0.000         ;
; sd_interface:sd_int|init_block:init|state.END ; 1.078  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                      ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -3.000 ; -40.265       ;
; clock_divisor:clk_div|clk_250k                ; -1.285 ; -122.075      ;
; sd_interface:sd_int|init_block:init|state.END ; 0.466  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                               ;
+--------+------------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -4.290 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[0]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.239      ;
; -4.290 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.239      ;
; -4.290 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.239      ;
; -4.290 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.239      ;
; -4.290 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.239      ;
; -4.290 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.239      ;
; -4.290 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.239      ;
; -4.290 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.239      ;
; -4.290 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.239      ;
; -4.290 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.239      ;
; -4.249 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[0]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.198      ;
; -4.249 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.198      ;
; -4.249 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.198      ;
; -4.249 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.198      ;
; -4.249 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.198      ;
; -4.249 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.198      ;
; -4.249 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.198      ;
; -4.249 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.198      ;
; -4.249 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.198      ;
; -4.249 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.198      ;
; -4.166 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[47]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.656      ;
; -4.166 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[30]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.656      ;
; -4.166 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[29]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.656      ;
; -4.166 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[28]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.656      ;
; -4.166 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[27]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.656      ;
; -4.166 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[26]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.656      ;
; -4.166 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[25]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.656      ;
; -4.166 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[24]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.656      ;
; -4.166 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[23]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.656      ;
; -4.166 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[22]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.656      ;
; -4.166 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[21]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.656      ;
; -4.166 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[20]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.656      ;
; -4.166 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[19]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.656      ;
; -4.166 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[18]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.656      ;
; -4.166 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[17]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.656      ;
; -4.156 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[47]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.646      ;
; -4.156 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[30]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.646      ;
; -4.156 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[29]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.646      ;
; -4.156 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[28]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.646      ;
; -4.156 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[27]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.646      ;
; -4.156 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[26]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.646      ;
; -4.156 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[25]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.646      ;
; -4.156 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[24]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.646      ;
; -4.156 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[23]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.646      ;
; -4.156 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[22]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.646      ;
; -4.156 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[21]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.646      ;
; -4.156 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[20]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.646      ;
; -4.156 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[19]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.646      ;
; -4.156 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[18]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.646      ;
; -4.156 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[17]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.008     ; 4.646      ;
; -4.060 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[0]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.009      ;
; -4.060 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.009      ;
; -4.060 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.009      ;
; -4.060 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.009      ;
; -4.060 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.009      ;
; -4.060 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.009      ;
; -4.060 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.009      ;
; -4.060 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.009      ;
; -4.060 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.009      ;
; -4.060 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 5.009      ;
; -4.021 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.075     ; 4.944      ;
; -4.021 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[2]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.075     ; 4.944      ;
; -4.021 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[3]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.075     ; 4.944      ;
; -4.021 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[4]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.075     ; 4.944      ;
; -4.021 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[5]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.075     ; 4.944      ;
; -4.021 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.075     ; 4.944      ;
; -3.980 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.075     ; 4.903      ;
; -3.980 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[2]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.075     ; 4.903      ;
; -3.980 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[3]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.075     ; 4.903      ;
; -3.980 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[4]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.075     ; 4.903      ;
; -3.980 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[5]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.075     ; 4.903      ;
; -3.980 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.075     ; 4.903      ;
; -3.979 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[0]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 4.928      ;
; -3.979 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 4.928      ;
; -3.979 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 4.928      ;
; -3.979 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 4.928      ;
; -3.979 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 4.928      ;
; -3.979 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 4.928      ;
; -3.979 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 4.928      ;
; -3.979 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 4.928      ;
; -3.979 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 4.928      ;
; -3.979 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.049     ; 4.928      ;
; -3.972 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[46]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.453      ;
; -3.972 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[45]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.453      ;
; -3.972 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[44]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.453      ;
; -3.972 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[43]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.453      ;
; -3.972 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[42]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.453      ;
; -3.972 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[41]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.453      ;
; -3.972 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[40]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.453      ;
; -3.972 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[39]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.453      ;
; -3.972 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[38]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.453      ;
; -3.972 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[37]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.453      ;
; -3.972 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[36]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.453      ;
; -3.972 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[35]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.453      ;
; -3.972 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[34]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.453      ;
; -3.972 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[33]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.453      ;
; -3.972 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[32]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.453      ;
; -3.962 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[46]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.443      ;
; -3.962 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[45]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.443      ;
; -3.962 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[44]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.017     ; 4.443      ;
+--------+------------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                   ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                           ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; -3.221 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 3.075      ;
; -3.213 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 3.067      ;
; -3.209 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 3.057      ;
; -3.201 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 3.049      ;
; -3.168 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 3.030      ;
; -3.127 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 2.989      ;
; -3.018 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 2.872      ;
; -3.011 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 2.859      ;
; -3.006 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 2.854      ;
; -2.969 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 2.823      ;
; -2.938 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 2.800      ;
; -2.922 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 2.770      ;
; -2.900 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 2.754      ;
; -2.888 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 2.736      ;
; -2.870 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 2.718      ;
; -2.828 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 2.682      ;
; -2.823 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 2.677      ;
; -2.821 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 2.683      ;
; -2.811 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 2.659      ;
; -2.767 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 2.629      ;
; -2.752 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 2.614      ;
; -2.707 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 2.581      ;
; -2.621 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 2.475      ;
; -2.580 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 2.454      ;
; -2.570 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 2.444      ;
; -2.520 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 2.374      ;
; -2.481 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 2.355      ;
; -2.385 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 2.247      ;
; -2.367 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 2.241      ;
; -2.305 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 2.179      ;
; -2.259 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 2.133      ;
; -2.222 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 2.084      ;
; -2.149 ; sd_interface:sd_int|init_block:init|state.WAIT_74_CYCLE ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 1.997      ;
; -2.083 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 1.957      ;
; -1.856 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 1.718      ;
; -1.845 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 1.719      ;
; -1.658 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.305     ; 1.532      ;
; -1.646 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 1.500      ;
; -1.540 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.146     ; 1.388      ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.259 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.179      ;
; -2.236 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.155      ;
; -2.184 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.103      ;
; -2.162 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.082      ;
; -2.147 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.067      ;
; -2.146 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.066      ;
; -2.139 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.059      ;
; -2.113 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.032      ;
; -2.090 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.008      ;
; -2.056 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.976      ;
; -2.039 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.959      ;
; -2.038 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.956      ;
; -2.016 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.935      ;
; -2.001 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.920      ;
; -2.000 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.919      ;
; -1.998 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.918      ;
; -1.993 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.912      ;
; -1.980 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.900      ;
; -1.958 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.878      ;
; -1.910 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.829      ;
; -1.893 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.812      ;
; -1.881 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.801      ;
; -1.868 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.788      ;
; -1.852 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.771      ;
; -1.831 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.750      ;
; -1.827 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.746      ;
; -1.824 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.743      ;
; -1.794 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.714      ;
; -1.791 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.711      ;
; -1.787 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.706      ;
; -1.780 ; clock_divisor:clk_div|count_update[14] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.700      ;
; -1.777 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.696      ;
; -1.735 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.654      ;
; -1.735 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.655      ;
; -1.707 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.627      ;
; -1.691 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.611      ;
; -1.679 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.599      ;
; -1.677 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.596      ;
; -1.668 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.587      ;
; -1.659 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.577      ;
; -1.640 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.559      ;
; -1.640 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.558      ;
; -1.631 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.549      ;
; -1.627 ; clock_divisor:clk_div|count_update[14] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.546      ;
; -1.626 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.545      ;
; -1.616 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.535      ;
; -1.607 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.526      ;
; -1.604 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.524      ;
; -1.595 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.515      ;
; -1.594 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.514      ;
; -1.580 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.500      ;
; -1.579 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.499      ;
; -1.579 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.499      ;
; -1.578 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.498      ;
; -1.573 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.493      ;
; -1.572 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.492      ;
; -1.571 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.491      ;
; -1.539 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.458      ;
; -1.529 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.449      ;
; -1.527 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.445      ;
; -1.508 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.427      ;
; -1.508 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.426      ;
; -1.507 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.426      ;
; -1.506 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.425      ;
; -1.494 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.413      ;
; -1.488 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.408      ;
; -1.475 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.394      ;
; -1.471 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.391      ;
; -1.449 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.367      ;
; -1.442 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.362      ;
; -1.431 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.351      ;
; -1.430 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.350      ;
; -1.410 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.330      ;
; -1.409 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.329      ;
; -1.407 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.326      ;
; -1.405 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.324      ;
; -1.402 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.320      ;
; -1.395 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.313      ;
; -1.385 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.305      ;
; -1.384 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.304      ;
; -1.383 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.301      ;
; -1.376 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.295      ;
; -1.376 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.294      ;
; -1.376 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.295      ;
; -1.375 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.294      ;
; -1.362 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.281      ;
; -1.361 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.280      ;
; -1.343 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.262      ;
; -1.343 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.262      ;
; -1.342 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.261      ;
; -1.322 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.242      ;
; -1.317 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.235      ;
; -1.307 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.225      ;
; -1.306 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.226      ;
; -1.305 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.225      ;
; -1.298 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.218      ;
; -1.275 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.194      ;
; -1.274 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.193      ;
; -1.273 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 2.192      ;
; -1.270 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.188      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                       ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.214 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 6.944      ; 6.178      ;
; -0.677 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 6.944      ; 6.215      ;
; -0.220 ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 3.057      ; 3.285      ;
; 0.442  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.709      ;
; 0.484  ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 3.057      ; 3.489      ;
; 0.623  ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.082      ; 0.891      ;
; 0.641  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.644  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.646  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.913      ;
; 0.648  ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.082      ; 0.916      ;
; 0.652  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.919      ;
; 0.655  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.657  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.657  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.658  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.923      ;
; 0.658  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.923      ;
; 0.659  ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.659  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.660  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.925      ;
; 0.661  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.926      ;
; 0.662  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.927      ;
; 0.662  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.929      ;
; 0.663  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.928      ;
; 0.683  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.336      ; 1.205      ;
; 0.686  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.336      ; 1.208      ;
; 0.729  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.336      ; 1.251      ;
; 0.809  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.336      ; 1.331      ;
; 0.852  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.336      ; 1.374      ;
; 0.912  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.336      ; 1.434      ;
; 0.959  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.965  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.232      ;
; 0.965  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.232      ;
; 0.970  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.970  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.971  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.238      ;
; 0.973  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.975  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.975  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.976  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.976  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.243      ;
; 0.976  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.243      ;
; 0.977  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.242      ;
; 0.977  ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.083      ; 1.246      ;
; 0.978  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.245      ;
; 0.989  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.254      ;
; 0.989  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.990  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.990  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.990  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.990  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.990  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.993  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.258      ;
; 0.995  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 0.995  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 0.995  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 0.995  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 1.080  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.085  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.091  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.358      ;
; 1.091  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.358      ;
; 1.094  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.095  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.336      ; 1.617      ;
; 1.096  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.361      ;
; 1.096  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.096  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.097  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.362      ;
; 1.097  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.364      ;
; 1.097  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.364      ;
; 1.098  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.363      ;
; 1.099  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.099  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.101  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.366      ;
; 1.101  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.366      ;
; 1.102  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.367      ;
; 1.103  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.368      ;
; 1.104  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.371      ;
; 1.114  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.379      ;
; 1.116  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.381      ;
; 1.116  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.381      ;
; 1.116  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.381      ;
; 1.120  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.385      ;
; 1.121  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.386      ;
; 1.121  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.386      ;
; 1.121  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.386      ;
; 1.176  ; clock_divisor:clk_div|count_update[3]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.078      ; 1.440      ;
; 1.178  ; clock_divisor:clk_div|count_update[7]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.078      ; 1.442      ;
; 1.192  ; clock_divisor:clk_div|count_update[6]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.078      ; 1.456      ;
; 1.206  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.473      ;
; 1.217  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.484      ;
; 1.217  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.484      ;
; 1.220  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.487      ;
; 1.222  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.487      ;
; 1.222  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.487      ;
; 1.222  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.489      ;
; 1.222  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.489      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                 ; Launch Clock                                  ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; 0.079 ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; sd_interface:sd_int|init_block:init|state.END           ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.309      ; 0.594      ;
; 0.388 ; sd_interface:sd_int|init_block:init|MOSI[0]                       ; sd_interface:sd_int|init_block:init|MOSI[0]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.095      ; 0.669      ;
; 0.390 ; sd_interface:sd_int|init_block:init|CS_bit                        ; sd_interface:sd_int|init_block:init|CS_bit              ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.093      ; 0.669      ;
; 0.440 ; sd_interface:sd_int|init_block:init|recv_data[4]                  ; sd_interface:sd_int|init_block:init|recv_data[5]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.703      ;
; 0.440 ; sd_interface:sd_int|init_block:init|recv_data[1]                  ; sd_interface:sd_int|init_block:init|recv_data[2]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.703      ;
; 0.441 ; sd_interface:sd_int|init_block:init|recv_data[3]                  ; sd_interface:sd_int|init_block:init|recv_data[4]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.704      ;
; 0.452 ; sd_interface:sd_int|init_block:init|recv_data[8]                  ; sd_interface:sd_int|init_block:init|recv_data[9]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.079      ; 0.717      ;
; 0.453 ; sd_interface:sd_int|init_block:init|recv_data[6]                  ; sd_interface:sd_int|init_block:init|recv_data[7]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.079      ; 0.718      ;
; 0.454 ; sd_interface:sd_int|init_block:init|MOSI[30]                      ; sd_interface:sd_int|init_block:init|MOSI[31]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.494      ; 1.134      ;
; 0.455 ; sd_interface:sd_int|init_block:init|recv_data[7]                  ; sd_interface:sd_int|init_block:init|recv_data[8]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.079      ; 0.720      ;
; 0.458 ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.146      ; 0.810      ;
; 0.458 ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.146      ; 0.810      ;
; 0.492 ; sd_interface:sd_int|init_block:init|MOSI[0]                       ; sd_interface:sd_int|init_block:init|MOSI[1]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.131      ; 0.809      ;
; 0.530 ; sd_interface:sd_int|init_block:init|MOSI[2]                       ; sd_interface:sd_int|init_block:init|MOSI[3]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.096      ; 0.812      ;
; 0.538 ; sd_interface:sd_int|init_block:init|MOSI[8]                       ; sd_interface:sd_int|init_block:init|MOSI[9]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.096      ; 0.820      ;
; 0.556 ; sd_interface:sd_int|init_block:init|MOSI[37]                      ; sd_interface:sd_int|init_block:init|MOSI[38]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.819      ;
; 0.557 ; sd_interface:sd_int|init_block:init|MOSI[35]                      ; sd_interface:sd_int|init_block:init|MOSI[36]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.820      ;
; 0.557 ; sd_interface:sd_int|init_block:init|MOSI[33]                      ; sd_interface:sd_int|init_block:init|MOSI[34]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.820      ;
; 0.557 ; sd_interface:sd_int|init_block:init|MOSI[32]                      ; sd_interface:sd_int|init_block:init|MOSI[33]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.820      ;
; 0.559 ; sd_interface:sd_int|init_block:init|MOSI[34]                      ; sd_interface:sd_int|init_block:init|MOSI[35]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.822      ;
; 0.564 ; sd_interface:sd_int|init_block:init|recv_data[14]                 ; sd_interface:sd_int|init_block:init|recv_data[15]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.828      ;
; 0.564 ; sd_interface:sd_int|init_block:init|recv_data[13]                 ; sd_interface:sd_int|init_block:init|recv_data[14]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.828      ;
; 0.564 ; sd_interface:sd_int|init_block:init|recv_data[11]                 ; sd_interface:sd_int|init_block:init|recv_data[12]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.828      ;
; 0.613 ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; sd_interface:sd_int|init_block:init|state.WAIT_74_CYCLE ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.305      ; 1.124      ;
; 0.623 ; sd_interface:sd_int|init_block:init|MOSI[9]                       ; sd_interface:sd_int|init_block:init|MOSI[10]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.096      ; 0.905      ;
; 0.624 ; sd_interface:sd_int|init_block:init|MOSI[10]                      ; sd_interface:sd_int|init_block:init|MOSI[11]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.096      ; 0.906      ;
; 0.625 ; sd_interface:sd_int|init_block:init|MOSI[5]                       ; sd_interface:sd_int|init_block:init|MOSI[6]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.093      ; 0.904      ;
; 0.626 ; sd_interface:sd_int|init_block:init|MOSI[13]                      ; sd_interface:sd_int|init_block:init|MOSI[14]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.096      ; 0.908      ;
; 0.627 ; sd_interface:sd_int|init_block:init|MOSI[12]                      ; sd_interface:sd_int|init_block:init|MOSI[13]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.096      ; 0.909      ;
; 0.627 ; sd_interface:sd_int|init_block:init|MOSI[11]                      ; sd_interface:sd_int|init_block:init|MOSI[12]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.096      ; 0.909      ;
; 0.641 ; sd_interface:sd_int|init_block:init|MOSI[44]                      ; sd_interface:sd_int|init_block:init|MOSI[45]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.904      ;
; 0.641 ; sd_interface:sd_int|init_block:init|MOSI[41]                      ; sd_interface:sd_int|init_block:init|MOSI[42]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.904      ;
; 0.641 ; sd_interface:sd_int|init_block:init|MOSI[21]                      ; sd_interface:sd_int|init_block:init|MOSI[22]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.905      ;
; 0.641 ; sd_interface:sd_int|init_block:init|MOSI[19]                      ; sd_interface:sd_int|init_block:init|MOSI[20]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.905      ;
; 0.642 ; sd_interface:sd_int|init_block:init|MOSI[39]                      ; sd_interface:sd_int|init_block:init|MOSI[40]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.905      ;
; 0.642 ; sd_interface:sd_int|init_block:init|MOSI[36]                      ; sd_interface:sd_int|init_block:init|MOSI[37]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.905      ;
; 0.642 ; sd_interface:sd_int|init_block:init|MOSI[29]                      ; sd_interface:sd_int|init_block:init|MOSI[30]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.906      ;
; 0.643 ; sd_interface:sd_int|init_block:init|MOSI[42]                      ; sd_interface:sd_int|init_block:init|MOSI[43]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.906      ;
; 0.643 ; sd_interface:sd_int|init_block:init|MOSI[26]                      ; sd_interface:sd_int|init_block:init|MOSI[27]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.907      ;
; 0.644 ; sd_interface:sd_int|init_block:init|MOSI[43]                      ; sd_interface:sd_int|init_block:init|MOSI[44]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.907      ;
; 0.644 ; sd_interface:sd_int|init_block:init|MOSI[38]                      ; sd_interface:sd_int|init_block:init|MOSI[39]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.907      ;
; 0.644 ; sd_interface:sd_int|init_block:init|MOSI[20]                      ; sd_interface:sd_int|init_block:init|MOSI[21]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.908      ;
; 0.645 ; sd_interface:sd_int|init_block:init|MOSI[40]                      ; sd_interface:sd_int|init_block:init|MOSI[41]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.908      ;
; 0.645 ; sd_interface:sd_int|init_block:init|MOSI[27]                      ; sd_interface:sd_int|init_block:init|MOSI[28]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.909      ;
; 0.645 ; sd_interface:sd_int|init_block:init|MOSI[23]                      ; sd_interface:sd_int|init_block:init|MOSI[24]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.909      ;
; 0.645 ; sd_interface:sd_int|init_block:init|MOSI[22]                      ; sd_interface:sd_int|init_block:init|MOSI[23]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.909      ;
; 0.646 ; sd_interface:sd_int|init_block:init|MOSI[24]                      ; sd_interface:sd_int|init_block:init|MOSI[25]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.910      ;
; 0.646 ; sd_interface:sd_int|init_block:init|MOSI[18]                      ; sd_interface:sd_int|init_block:init|MOSI[19]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.910      ;
; 0.646 ; sd_interface:sd_int|init_block:init|MOSI[17]                      ; sd_interface:sd_int|init_block:init|MOSI[18]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.910      ;
; 0.647 ; sd_interface:sd_int|init_block:init|MOSI[28]                      ; sd_interface:sd_int|init_block:init|MOSI[29]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.911      ;
; 0.647 ; sd_interface:sd_int|init_block:init|MOSI[25]                      ; sd_interface:sd_int|init_block:init|MOSI[26]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.911      ;
; 0.648 ; sd_interface:sd_int|init_block:init|recv_data[12]                 ; sd_interface:sd_int|init_block:init|recv_data[13]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.912      ;
; 0.649 ; sd_interface:sd_int|init_block:init|MOSI[3]                       ; sd_interface:sd_int|init_block:init|MOSI[4]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.096      ; 0.931      ;
; 0.650 ; sd_interface:sd_int|init_block:init|MOSI[7]                       ; sd_interface:sd_int|init_block:init|MOSI[8]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.096      ; 0.932      ;
; 0.650 ; sd_interface:sd_int|init_block:init|MOSI[1]                       ; sd_interface:sd_int|init_block:init|MOSI[2]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.096      ; 0.932      ;
; 0.651 ; sd_interface:sd_int|init_block:init|recv_data[2]                  ; sd_interface:sd_int|init_block:init|recv_data[3]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.914      ;
; 0.660 ; sd_interface:sd_int|init_block:init|clock_counter[2]              ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.924      ;
; 0.664 ; sd_interface:sd_int|init_block:init|recv_data[9]                  ; sd_interface:sd_int|init_block:init|recv_data[10]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.079      ; 0.929      ;
; 0.669 ; sd_interface:sd_int|init_block:init|MOSI[45]                      ; sd_interface:sd_int|init_block:init|MOSI[46]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.077      ; 0.932      ;
; 0.672 ; sd_interface:sd_int|init_block:init|clock_counter[5]              ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.936      ;
; 0.686 ; sd_interface:sd_int|init_block:init|clock_counter[4]              ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.950      ;
; 0.699 ; sd_interface:sd_int|init_block:init|clock_counter[6]              ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.963      ;
; 0.708 ; sd_interface:sd_int|init_block:init|clock_counter[7]              ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 0.972      ;
; 0.814 ; sd_interface:sd_int|init_block:init|MOSI[46]                      ; sd_interface:sd_int|init_block:init|MOSI[47]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.087      ; 1.087      ;
; 0.828 ; sd_interface:sd_int|init_block:init|clock_counter[3]              ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.092      ;
; 0.844 ; sd_interface:sd_int|init_block:init|clock_counter[0]              ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.108      ;
; 0.846 ; sd_interface:sd_int|init_block:init|clock_counter[1]              ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.110      ;
; 0.851 ; sd_interface:sd_int|init_block:init|MOSI[6]                       ; sd_interface:sd_int|init_block:init|MOSI[7]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.150      ; 1.187      ;
; 0.855 ; sd_interface:sd_int|init_block:init|MOSI[15]                      ; sd_interface:sd_int|init_block:init|MOSI[16]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.150      ; 1.191      ;
; 0.861 ; sd_interface:sd_int|init_block:init|recv_data[10]                 ; sd_interface:sd_int|init_block:init|recv_data[11]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.079      ; 1.126      ;
; 0.967 ; sd_interface:sd_int|init_block:init|MOSI[31]                      ; sd_interface:sd_int|init_block:init|MOSI[32]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.332     ; 0.821      ;
; 0.973 ; sd_interface:sd_int|init_block:init|recv_data[15]                 ; sd_interface:sd_int|init_block:init|response[15]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.018      ; 0.697      ;
; 0.978 ; sd_interface:sd_int|init_block:init|clock_counter[2]              ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.242      ;
; 0.979 ; sd_interface:sd_int|init_block:init|recv_data[1]                  ; sd_interface:sd_int|init_block:init|response[1]         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.018      ; 0.703      ;
; 0.979 ; sd_interface:sd_int|init_block:init|MOSI[14]                      ; sd_interface:sd_int|init_block:init|MOSI[15]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.039      ; 1.204      ;
; 0.980 ; sd_interface:sd_int|init_block:init|recv_data[12]                 ; sd_interface:sd_int|init_block:init|response[12]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.018      ; 0.704      ;
; 0.980 ; sd_interface:sd_int|init_block:init|recv_data[4]                  ; sd_interface:sd_int|init_block:init|response[4]         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.018      ; 0.704      ;
; 0.981 ; sd_interface:sd_int|init_block:init|recv_data[3]                  ; sd_interface:sd_int|init_block:init|response[3]         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.018      ; 0.705      ;
; 0.995 ; sd_interface:sd_int|init_block:init|recv_data[5]                  ; sd_interface:sd_int|init_block:init|response[5]         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.018      ; 0.719      ;
; 0.995 ; sd_interface:sd_int|init_block:init|MOSI[4]                       ; sd_interface:sd_int|init_block:init|MOSI[5]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.039      ; 1.220      ;
; 0.999 ; sd_interface:sd_int|init_block:init|clock_counter[5]              ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.263      ;
; 1.004 ; sd_interface:sd_int|init_block:init|clock_counter[5]              ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.268      ;
; 1.016 ; sd_interface:sd_int|init_block:init|clock_counter[4]              ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.280      ;
; 1.021 ; sd_interface:sd_int|init_block:init|clock_counter[4]              ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.285      ;
; 1.029 ; sd_interface:sd_int|init_block:init|clock_counter[6]              ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.293      ;
; 1.099 ; sd_interface:sd_int|init_block:init|clock_counter[2]              ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.363      ;
; 1.103 ; sd_interface:sd_int|init_block:init|recv_data[2]                  ; sd_interface:sd_int|init_block:init|response[2]         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.018      ; 0.827      ;
; 1.104 ; sd_interface:sd_int|init_block:init|clock_counter[2]              ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.368      ;
; 1.104 ; sd_interface:sd_int|init_block:init|recv_data[13]                 ; sd_interface:sd_int|init_block:init|response[13]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.018      ; 0.828      ;
; 1.104 ; sd_interface:sd_int|init_block:init|recv_data[11]                 ; sd_interface:sd_int|init_block:init|response[11]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.018      ; 0.828      ;
; 1.105 ; sd_interface:sd_int|init_block:init|recv_data[14]                 ; sd_interface:sd_int|init_block:init|response[14]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.018      ; 0.829      ;
; 1.117 ; sd_interface:sd_int|init_block:init|recv_data[0]                  ; sd_interface:sd_int|init_block:init|response[0]         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.018      ; 0.841      ;
; 1.142 ; sd_interface:sd_int|init_block:init|clock_counter[4]              ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.406      ;
; 1.147 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0               ; sd_interface:sd_int|init_block:init|MOSI[15]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.540      ; 1.393      ;
; 1.149 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0               ; sd_interface:sd_int|init_block:init|MOSI[5]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.540      ; 1.395      ;
; 1.150 ; sd_interface:sd_int|init_block:init|state.READ_RESP               ; sd_interface:sd_int|init_block:init|MOSI[0]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.561      ; 1.417      ;
; 1.151 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0               ; sd_interface:sd_int|init_block:init|MOSI[6]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.540      ; 1.397      ;
; 1.154 ; sd_interface:sd_int|init_block:init|clock_counter[0]              ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.418      ;
; 1.155 ; sd_interface:sd_int|init_block:init|clock_counter[3]              ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.419      ;
; 1.158 ; sd_interface:sd_int|init_block:init|clock_counter[1]              ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.078      ; 1.422      ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                   ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                           ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; 1.078 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.203      ; 1.301      ;
; 1.172 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.202      ; 1.394      ;
; 1.350 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 1.408      ;
; 1.466 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 1.524      ;
; 1.503 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 1.561      ;
; 1.518 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.203      ; 1.741      ;
; 1.538 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.202      ; 1.760      ;
; 1.545 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.202      ; 1.767      ;
; 1.616 ; sd_interface:sd_int|init_block:init|state.WAIT_74_CYCLE ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.203      ; 1.839      ;
; 1.654 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.202      ; 1.876      ;
; 1.687 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.203      ; 1.910      ;
; 1.726 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.202      ; 1.948      ;
; 1.739 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.203      ; 1.962      ;
; 1.806 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 1.864      ;
; 1.841 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.203      ; 2.064      ;
; 1.859 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 1.917      ;
; 1.908 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 1.966      ;
; 1.918 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.203      ; 2.141      ;
; 1.953 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.203      ; 2.176      ;
; 1.977 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.202      ; 2.199      ;
; 2.020 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.078      ;
; 2.025 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.202      ; 2.247      ;
; 2.040 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.098      ;
; 2.100 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.158      ;
; 2.135 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.203      ; 2.358      ;
; 2.145 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.203      ; 2.368      ;
; 2.170 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.202      ; 2.392      ;
; 2.202 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.260      ;
; 2.207 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.265      ;
; 2.212 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.270      ;
; 2.319 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.202      ; 2.541      ;
; 2.329 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.202      ; 2.551      ;
; 2.355 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.413      ;
; 2.390 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.448      ;
; 2.394 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.452      ;
; 2.396 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.454      ;
; 2.484 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.542      ;
; 2.648 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.706      ;
; 2.659 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.038      ; 2.717      ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; 0.184  ; 0.372        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.185  ; 0.373        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.246  ; 0.434        ; 0.188          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                       ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[0]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[1]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[2]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[3]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[4]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[5]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[6]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[7]|clk                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[0]|clk                       ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[1]|clk                       ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|state|clk                                   ;
; 0.344  ; 0.564        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.344  ; 0.564        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.344  ; 0.564        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.344  ; 0.564        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|gate_signal|clk                             ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; andgate|datac                                        ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; andgate~clkctrl|inclk[0]                             ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; andgate~clkctrl|outclk                               ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; andgate|combout                                      ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|clk_250k|clk                                 ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[0]|clk                          ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[10]|clk                         ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[11]|clk                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'                                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|CS_bit              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[10]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[11]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[12]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[13]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[14]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[15]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[16]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[17]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[18]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[19]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[20]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[21]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[22]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[23]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[24]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[25]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[26]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[27]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[28]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[29]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[30]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[31]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[32]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[33]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[34]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[35]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[36]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[37]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[38]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[39]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[40]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[41]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[42]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[43]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[44]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[45]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[46]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[47]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[9]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI_bit            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|activator           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[10]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[11]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[12]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[13]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[14]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[15]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[4]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[5]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[6]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[7]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[8]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[9]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[13]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[14]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[15]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.END           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.READ_RESP     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.WAIT_74_CYCLE ;
; 0.226  ; 0.446        ; 0.220          ; High Pulse Width ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[17]            ;
; 0.226  ; 0.446        ; 0.220          ; High Pulse Width ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[18]            ;
; 0.226  ; 0.446        ; 0.220          ; High Pulse Width ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[19]            ;
; 0.226  ; 0.446        ; 0.220          ; High Pulse Width ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[20]            ;
; 0.226  ; 0.446        ; 0.220          ; High Pulse Width ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[21]            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------------------------------+
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1295           ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                            ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                              ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_RESP_1303|datac                       ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1311|datac                       ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.WAIT_74_CYCLE_1319|datad                   ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1295|datad                             ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                           ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1295|datad                             ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.WAIT_74_CYCLE_1319|datad                   ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_RESP_1303|datac                       ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1311|datac                       ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                            ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                              ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1295           ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 3.097 ; 3.591 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; 3.097 ; 3.591 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 2.847 ; 3.344 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; 1.158 ; 1.587 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; 1.158 ; 1.587 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 2.337 ; 2.984 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 2.337 ; 2.984 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -1.650 ; -2.105 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; -2.718 ; -3.197 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -1.650 ; -2.105 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; -0.680 ; -1.089 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; -0.680 ; -1.089 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -1.727 ; -2.348 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -1.727 ; -2.348 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 10.314 ; 9.866  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 8.031  ; 7.913  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 8.454  ; 8.288  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 8.425  ; 8.348  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 8.412  ; 8.327  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 7.964  ; 7.843  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 8.006  ; 7.893  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 7.788  ; 7.687  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 7.797  ; 7.694  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 8.007  ; 7.888  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 9.827  ; 9.415  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 8.535  ; 8.400  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 8.220  ; 8.089  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 8.248  ; 8.118  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.041  ; 7.916  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 8.682  ; 8.588  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 10.314 ; 9.866  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 5.914  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 6.038  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 13.246 ; 13.097 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 10.051 ; 10.078 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 10.051 ; 10.078 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 7.492  ; 7.391  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 7.726  ; 7.609  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 8.129  ; 7.966  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 8.101  ; 8.023  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 8.089  ; 8.003  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 7.658  ; 7.538  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 7.699  ; 7.587  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 7.492  ; 7.391  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 7.500  ; 7.398  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 7.701  ; 7.582  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 9.531  ; 9.119  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 8.208  ; 8.074  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 7.906  ; 7.776  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 7.933  ; 7.805  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 7.734  ; 7.610  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 8.350  ; 8.256  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 10.000 ; 9.553  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 5.702  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 5.816  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 12.730 ; 12.583 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 9.664  ; 9.685  ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 9.664  ; 9.685  ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                             ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 115.07 MHz ; 115.07 MHz      ; clock_divisor:clk_div|clk_250k ;                                                               ;
; 335.57 MHz ; 250.0 MHz       ; CLOCK_50                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                     ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; clock_divisor:clk_div|clk_250k                ; -3.920 ; -275.407      ;
; sd_interface:sd_int|init_block:init|state.END ; -2.877 ; -10.895       ;
; CLOCK_50                                      ; -1.980 ; -26.708       ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -0.987 ; -1.105        ;
; clock_divisor:clk_div|clk_250k                ; 0.052  ; 0.000         ;
; sd_interface:sd_int|init_block:init|state.END ; 0.999  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                       ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -3.000 ; -40.265       ;
; clock_divisor:clk_div|clk_250k                ; -1.285 ; -122.075      ;
; sd_interface:sd_int|init_block:init|state.END ; 0.434  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                ;
+--------+------------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.920 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[0]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.878      ;
; -3.920 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.878      ;
; -3.920 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.878      ;
; -3.920 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.878      ;
; -3.920 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.878      ;
; -3.920 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.878      ;
; -3.920 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.878      ;
; -3.920 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.878      ;
; -3.920 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.878      ;
; -3.920 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.878      ;
; -3.887 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[0]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.845      ;
; -3.887 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.845      ;
; -3.887 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.845      ;
; -3.887 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.845      ;
; -3.887 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.845      ;
; -3.887 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.845      ;
; -3.887 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.845      ;
; -3.887 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.845      ;
; -3.887 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.845      ;
; -3.887 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.845      ;
; -3.845 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[47]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.263      ;
; -3.845 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[30]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.263      ;
; -3.845 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[29]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.263      ;
; -3.845 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[28]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.263      ;
; -3.845 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[27]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.263      ;
; -3.845 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[26]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.263      ;
; -3.845 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[25]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.263      ;
; -3.845 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[24]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.263      ;
; -3.845 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[23]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.263      ;
; -3.845 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[22]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.263      ;
; -3.845 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[21]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.263      ;
; -3.845 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[20]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.263      ;
; -3.845 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[19]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.263      ;
; -3.845 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[18]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.263      ;
; -3.845 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[17]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.263      ;
; -3.835 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[47]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.253      ;
; -3.835 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[30]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.253      ;
; -3.835 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[29]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.253      ;
; -3.835 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[28]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.253      ;
; -3.835 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[27]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.253      ;
; -3.835 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[26]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.253      ;
; -3.835 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[25]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.253      ;
; -3.835 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[24]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.253      ;
; -3.835 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[23]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.253      ;
; -3.835 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[22]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.253      ;
; -3.835 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[21]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.253      ;
; -3.835 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[20]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.253      ;
; -3.835 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[19]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.253      ;
; -3.835 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[18]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.253      ;
; -3.835 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[17]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.081     ; 4.253      ;
; -3.724 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[0]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.682      ;
; -3.724 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.682      ;
; -3.724 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.682      ;
; -3.724 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.682      ;
; -3.724 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.682      ;
; -3.724 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.682      ;
; -3.724 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.682      ;
; -3.724 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.682      ;
; -3.724 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.682      ;
; -3.724 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.682      ;
; -3.659 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[1]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.067     ; 4.591      ;
; -3.659 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[2]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.067     ; 4.591      ;
; -3.659 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[3]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.067     ; 4.591      ;
; -3.659 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[4]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.067     ; 4.591      ;
; -3.659 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[5]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.067     ; 4.591      ;
; -3.659 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[9]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.067     ; 4.591      ;
; -3.657 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[46]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.067      ;
; -3.657 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[45]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.067      ;
; -3.657 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[44]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.067      ;
; -3.657 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[43]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.067      ;
; -3.657 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[42]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.067      ;
; -3.657 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[41]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.067      ;
; -3.657 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[40]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.067      ;
; -3.657 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[39]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.067      ;
; -3.657 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[38]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.067      ;
; -3.657 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[37]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.067      ;
; -3.657 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[36]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.067      ;
; -3.657 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[35]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.067      ;
; -3.657 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[34]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.067      ;
; -3.657 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[33]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.067      ;
; -3.657 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[32]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.067      ;
; -3.647 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[46]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.057      ;
; -3.647 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[45]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.057      ;
; -3.647 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[44]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.057      ;
; -3.647 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[43]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.057      ;
; -3.647 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[42]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.057      ;
; -3.647 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[41]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.057      ;
; -3.647 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[40]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.057      ;
; -3.647 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[39]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.057      ;
; -3.647 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[38]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.057      ;
; -3.647 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[37]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.057      ;
; -3.647 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[36]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.057      ;
; -3.647 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[35]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.057      ;
; -3.647 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[34]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.057      ;
; -3.647 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[33]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.057      ;
; -3.647 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[32]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; -0.089     ; 4.057      ;
; -3.642 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[0]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.600      ;
; -3.642 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.600      ;
; -3.642 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.600      ;
; -3.642 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.041     ; 4.600      ;
+--------+------------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                    ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                           ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; -2.877 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.132     ; 2.827      ;
; -2.869 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.132     ; 2.819      ;
; -2.850 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.131     ; 2.797      ;
; -2.842 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.131     ; 2.789      ;
; -2.796 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.278     ; 2.754      ;
; -2.763 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.278     ; 2.721      ;
; -2.703 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.132     ; 2.653      ;
; -2.676 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.131     ; 2.623      ;
; -2.659 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.132     ; 2.609      ;
; -2.632 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.131     ; 2.579      ;
; -2.600 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.278     ; 2.558      ;
; -2.593 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.132     ; 2.543      ;
; -2.571 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.131     ; 2.518      ;
; -2.566 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.131     ; 2.513      ;
; -2.514 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.132     ; 2.464      ;
; -2.509 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.131     ; 2.456      ;
; -2.491 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.278     ; 2.449      ;
; -2.487 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.131     ; 2.434      ;
; -2.485 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.132     ; 2.435      ;
; -2.453 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.278     ; 2.411      ;
; -2.435 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.278     ; 2.393      ;
; -2.372 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.277     ; 2.342      ;
; -2.306 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.132     ; 2.256      ;
; -2.276 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.277     ; 2.246      ;
; -2.266 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.277     ; 2.236      ;
; -2.232 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.132     ; 2.182      ;
; -2.183 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.277     ; 2.153      ;
; -2.072 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.277     ; 2.042      ;
; -2.066 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.278     ; 2.024      ;
; -2.013 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.277     ; 1.983      ;
; -1.992 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.277     ; 1.962      ;
; -1.921 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.278     ; 1.879      ;
; -1.876 ; sd_interface:sd_int|init_block:init|state.WAIT_74_CYCLE ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.131     ; 1.823      ;
; -1.804 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.277     ; 1.774      ;
; -1.585 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.278     ; 1.543      ;
; -1.578 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.277     ; 1.548      ;
; -1.413 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.277     ; 1.383      ;
; -1.405 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.132     ; 1.355      ;
; -1.302 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.131     ; 1.249      ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                         ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.980 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.908      ;
; -1.926 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.853      ;
; -1.895 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.823      ;
; -1.889 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.817      ;
; -1.887 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.815      ;
; -1.881 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.809      ;
; -1.875 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.802      ;
; -1.853 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.780      ;
; -1.799 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.725      ;
; -1.796 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.724      ;
; -1.781 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.709      ;
; -1.768 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.695      ;
; -1.762 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.689      ;
; -1.760 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.688      ;
; -1.760 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.687      ;
; -1.754 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.681      ;
; -1.748 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.674      ;
; -1.734 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.662      ;
; -1.692 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.620      ;
; -1.669 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.596      ;
; -1.654 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.581      ;
; -1.633 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.560      ;
; -1.632 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.560      ;
; -1.617 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.545      ;
; -1.607 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.534      ;
; -1.565 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.492      ;
; -1.563 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.490      ;
; -1.562 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.489      ;
; -1.541 ; clock_divisor:clk_div|count_update[14] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.469      ;
; -1.536 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.464      ;
; -1.535 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.463      ;
; -1.520 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.447      ;
; -1.505 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.432      ;
; -1.500 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.428      ;
; -1.470 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.397      ;
; -1.458 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.386      ;
; -1.446 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.374      ;
; -1.440 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.368      ;
; -1.414 ; clock_divisor:clk_div|count_update[14] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.341      ;
; -1.393 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.319      ;
; -1.392 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.319      ;
; -1.385 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.313      ;
; -1.369 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.295      ;
; -1.363 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.290      ;
; -1.362 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.290      ;
; -1.361 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.289      ;
; -1.356 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.284      ;
; -1.355 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.283      ;
; -1.354 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.282      ;
; -1.353 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.281      ;
; -1.348 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.276      ;
; -1.347 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.275      ;
; -1.342 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.269      ;
; -1.341 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.268      ;
; -1.340 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.268      ;
; -1.340 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.266      ;
; -1.313 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.240      ;
; -1.301 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.229      ;
; -1.292 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.219      ;
; -1.265 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.192      ;
; -1.262 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.190      ;
; -1.253 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.179      ;
; -1.247 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.174      ;
; -1.247 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.175      ;
; -1.246 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.173      ;
; -1.227 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.155      ;
; -1.226 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.154      ;
; -1.226 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.153      ;
; -1.225 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.153      ;
; -1.224 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.150      ;
; -1.216 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.142      ;
; -1.201 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.129      ;
; -1.200 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.128      ;
; -1.197 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.124      ;
; -1.159 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.087      ;
; -1.158 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.086      ;
; -1.149 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.076      ;
; -1.147 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.074      ;
; -1.143 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.069      ;
; -1.137 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.063      ;
; -1.131 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.058      ;
; -1.131 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.058      ;
; -1.130 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.057      ;
; -1.122 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.050      ;
; -1.116 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.044      ;
; -1.114 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.040      ;
; -1.110 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.037      ;
; -1.108 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.035      ;
; -1.108 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.036      ;
; -1.108 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.034      ;
; -1.102 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.029      ;
; -1.100 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.026      ;
; -1.098 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.026      ;
; -1.081 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.008      ;
; -1.079 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.006      ;
; -1.071 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 1.997      ;
; -1.033 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.960      ;
; -1.032 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.959      ;
; -1.031 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.958      ;
; -1.027 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 1.953      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.987 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 6.338      ; 5.765      ;
; -0.665 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 6.338      ; 5.587      ;
; -0.118 ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 2.770      ; 3.066      ;
; 0.399  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.643      ;
; 0.446  ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 2.770      ; 3.130      ;
; 0.574  ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.818      ;
; 0.586  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.587  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.831      ;
; 0.590  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.834      ;
; 0.594  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.335      ; 1.100      ;
; 0.598  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598  ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.599  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600  ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.603  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.847      ;
; 0.604  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.849      ;
; 0.612  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.335      ; 1.118      ;
; 0.629  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.335      ; 1.135      ;
; 0.721  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.335      ; 1.227      ;
; 0.750  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.335      ; 1.256      ;
; 0.818  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.335      ; 1.324      ;
; 0.870  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.114      ;
; 0.871  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.115      ;
; 0.872  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.116      ;
; 0.875  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.878  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.122      ;
; 0.881  ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.074      ; 1.126      ;
; 0.881  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.125      ;
; 0.882  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.126      ;
; 0.884  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.128      ;
; 0.885  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.886  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.886  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.888  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.133      ;
; 0.890  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.892  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.893  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.137      ;
; 0.903  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.969  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.335      ; 1.475      ;
; 0.971  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.215      ;
; 0.980  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.224      ;
; 0.981  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.225      ;
; 0.982  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.226      ;
; 0.983  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.227      ;
; 0.984  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.985  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.229      ;
; 0.988  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.232      ;
; 0.989  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.989  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.233      ;
; 0.991  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.235      ;
; 0.992  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.236      ;
; 0.994  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.238      ;
; 0.995  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.996  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.998  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 0.999  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 1.000  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.002  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.003  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.246      ;
; 1.003  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.246      ;
; 1.003  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.246      ;
; 1.013  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.014  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.257      ;
; 1.014  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.257      ;
; 1.014  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.257      ;
; 1.081  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.325      ;
; 1.083  ; clock_divisor:clk_div|count_update[3]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.325      ;
; 1.086  ; clock_divisor:clk_div|count_update[7]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.328      ;
; 1.090  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.334      ;
; 1.091  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.335      ;
; 1.093  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.337      ;
; 1.094  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.337      ;
; 1.095  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.338      ;
; 1.097  ; clock_divisor:clk_div|count_update[6]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.339      ;
; 1.097  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.340      ;
; 1.098  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.342      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                 ; Launch Clock                                  ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; 0.052 ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; sd_interface:sd_int|init_block:init|state.END           ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.282      ; 0.525      ;
; 0.341 ; sd_interface:sd_int|init_block:init|CS_bit                        ; sd_interface:sd_int|init_block:init|CS_bit              ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; sd_interface:sd_int|init_block:init|MOSI[0]                       ; sd_interface:sd_int|init_block:init|MOSI[0]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.085      ; 0.597      ;
; 0.404 ; sd_interface:sd_int|init_block:init|recv_data[4]                  ; sd_interface:sd_int|init_block:init|recv_data[5]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.646      ;
; 0.404 ; sd_interface:sd_int|init_block:init|recv_data[3]                  ; sd_interface:sd_int|init_block:init|recv_data[4]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.646      ;
; 0.404 ; sd_interface:sd_int|init_block:init|recv_data[1]                  ; sd_interface:sd_int|init_block:init|recv_data[2]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.646      ;
; 0.410 ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.131      ; 0.732      ;
; 0.412 ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.132      ; 0.735      ;
; 0.416 ; sd_interface:sd_int|init_block:init|recv_data[8]                  ; sd_interface:sd_int|init_block:init|recv_data[9]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; sd_interface:sd_int|init_block:init|recv_data[6]                  ; sd_interface:sd_int|init_block:init|recv_data[7]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.659      ;
; 0.418 ; sd_interface:sd_int|init_block:init|recv_data[7]                  ; sd_interface:sd_int|init_block:init|recv_data[8]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.661      ;
; 0.439 ; sd_interface:sd_int|init_block:init|MOSI[30]                      ; sd_interface:sd_int|init_block:init|MOSI[31]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.439      ; 1.049      ;
; 0.447 ; sd_interface:sd_int|init_block:init|MOSI[0]                       ; sd_interface:sd_int|init_block:init|MOSI[1]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.117      ; 0.735      ;
; 0.479 ; sd_interface:sd_int|init_block:init|MOSI[2]                       ; sd_interface:sd_int|init_block:init|MOSI[3]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.087      ; 0.737      ;
; 0.492 ; sd_interface:sd_int|init_block:init|MOSI[8]                       ; sd_interface:sd_int|init_block:init|MOSI[9]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.087      ; 0.750      ;
; 0.507 ; sd_interface:sd_int|init_block:init|MOSI[37]                      ; sd_interface:sd_int|init_block:init|MOSI[38]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.749      ;
; 0.508 ; sd_interface:sd_int|init_block:init|MOSI[32]                      ; sd_interface:sd_int|init_block:init|MOSI[33]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.750      ;
; 0.509 ; sd_interface:sd_int|init_block:init|MOSI[35]                      ; sd_interface:sd_int|init_block:init|MOSI[36]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.751      ;
; 0.509 ; sd_interface:sd_int|init_block:init|MOSI[33]                      ; sd_interface:sd_int|init_block:init|MOSI[34]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.751      ;
; 0.510 ; sd_interface:sd_int|init_block:init|MOSI[34]                      ; sd_interface:sd_int|init_block:init|MOSI[35]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.752      ;
; 0.515 ; sd_interface:sd_int|init_block:init|recv_data[14]                 ; sd_interface:sd_int|init_block:init|recv_data[15]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.758      ;
; 0.515 ; sd_interface:sd_int|init_block:init|recv_data[13]                 ; sd_interface:sd_int|init_block:init|recv_data[14]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.758      ;
; 0.515 ; sd_interface:sd_int|init_block:init|recv_data[11]                 ; sd_interface:sd_int|init_block:init|recv_data[12]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.758      ;
; 0.550 ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; sd_interface:sd_int|init_block:init|state.WAIT_74_CYCLE ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.277      ; 1.018      ;
; 0.568 ; sd_interface:sd_int|init_block:init|MOSI[9]                       ; sd_interface:sd_int|init_block:init|MOSI[10]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.087      ; 0.826      ;
; 0.569 ; sd_interface:sd_int|init_block:init|MOSI[10]                      ; sd_interface:sd_int|init_block:init|MOSI[11]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.087      ; 0.827      ;
; 0.570 ; sd_interface:sd_int|init_block:init|MOSI[5]                       ; sd_interface:sd_int|init_block:init|MOSI[6]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.085      ; 0.826      ;
; 0.571 ; sd_interface:sd_int|init_block:init|MOSI[13]                      ; sd_interface:sd_int|init_block:init|MOSI[14]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.087      ; 0.829      ;
; 0.572 ; sd_interface:sd_int|init_block:init|MOSI[12]                      ; sd_interface:sd_int|init_block:init|MOSI[13]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.087      ; 0.830      ;
; 0.572 ; sd_interface:sd_int|init_block:init|MOSI[11]                      ; sd_interface:sd_int|init_block:init|MOSI[12]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.087      ; 0.830      ;
; 0.583 ; sd_interface:sd_int|init_block:init|MOSI[21]                      ; sd_interface:sd_int|init_block:init|MOSI[22]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.825      ;
; 0.584 ; sd_interface:sd_int|init_block:init|MOSI[41]                      ; sd_interface:sd_int|init_block:init|MOSI[42]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.826      ;
; 0.584 ; sd_interface:sd_int|init_block:init|MOSI[19]                      ; sd_interface:sd_int|init_block:init|MOSI[20]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.826      ;
; 0.585 ; sd_interface:sd_int|init_block:init|MOSI[44]                      ; sd_interface:sd_int|init_block:init|MOSI[45]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.827      ;
; 0.585 ; sd_interface:sd_int|init_block:init|MOSI[39]                      ; sd_interface:sd_int|init_block:init|MOSI[40]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.827      ;
; 0.585 ; sd_interface:sd_int|init_block:init|MOSI[36]                      ; sd_interface:sd_int|init_block:init|MOSI[37]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.827      ;
; 0.585 ; sd_interface:sd_int|init_block:init|MOSI[29]                      ; sd_interface:sd_int|init_block:init|MOSI[30]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.827      ;
; 0.586 ; sd_interface:sd_int|init_block:init|MOSI[42]                      ; sd_interface:sd_int|init_block:init|MOSI[43]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.828      ;
; 0.587 ; sd_interface:sd_int|init_block:init|MOSI[38]                      ; sd_interface:sd_int|init_block:init|MOSI[39]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; sd_interface:sd_int|init_block:init|MOSI[27]                      ; sd_interface:sd_int|init_block:init|MOSI[28]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; sd_interface:sd_int|init_block:init|MOSI[26]                      ; sd_interface:sd_int|init_block:init|MOSI[27]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; sd_interface:sd_int|init_block:init|MOSI[20]                      ; sd_interface:sd_int|init_block:init|MOSI[21]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.829      ;
; 0.588 ; sd_interface:sd_int|init_block:init|MOSI[43]                      ; sd_interface:sd_int|init_block:init|MOSI[44]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; sd_interface:sd_int|init_block:init|MOSI[40]                      ; sd_interface:sd_int|init_block:init|MOSI[41]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; sd_interface:sd_int|init_block:init|MOSI[23]                      ; sd_interface:sd_int|init_block:init|MOSI[24]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.830      ;
; 0.589 ; sd_interface:sd_int|init_block:init|recv_data[12]                 ; sd_interface:sd_int|init_block:init|recv_data[13]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; sd_interface:sd_int|init_block:init|MOSI[24]                      ; sd_interface:sd_int|init_block:init|MOSI[25]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.831      ;
; 0.589 ; sd_interface:sd_int|init_block:init|MOSI[22]                      ; sd_interface:sd_int|init_block:init|MOSI[23]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.831      ;
; 0.589 ; sd_interface:sd_int|init_block:init|MOSI[18]                      ; sd_interface:sd_int|init_block:init|MOSI[19]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.831      ;
; 0.589 ; sd_interface:sd_int|init_block:init|MOSI[17]                      ; sd_interface:sd_int|init_block:init|MOSI[18]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.831      ;
; 0.591 ; sd_interface:sd_int|init_block:init|recv_data[2]                  ; sd_interface:sd_int|init_block:init|recv_data[3]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.833      ;
; 0.591 ; sd_interface:sd_int|init_block:init|MOSI[28]                      ; sd_interface:sd_int|init_block:init|MOSI[29]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.833      ;
; 0.591 ; sd_interface:sd_int|init_block:init|MOSI[25]                      ; sd_interface:sd_int|init_block:init|MOSI[26]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.833      ;
; 0.592 ; sd_interface:sd_int|init_block:init|MOSI[3]                       ; sd_interface:sd_int|init_block:init|MOSI[4]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.087      ; 0.850      ;
; 0.594 ; sd_interface:sd_int|init_block:init|MOSI[7]                       ; sd_interface:sd_int|init_block:init|MOSI[8]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.087      ; 0.852      ;
; 0.594 ; sd_interface:sd_int|init_block:init|MOSI[1]                       ; sd_interface:sd_int|init_block:init|MOSI[2]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.087      ; 0.852      ;
; 0.601 ; sd_interface:sd_int|init_block:init|clock_counter[2]              ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.843      ;
; 0.604 ; sd_interface:sd_int|init_block:init|recv_data[9]                  ; sd_interface:sd_int|init_block:init|recv_data[10]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.847      ;
; 0.610 ; sd_interface:sd_int|init_block:init|MOSI[45]                      ; sd_interface:sd_int|init_block:init|MOSI[46]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.852      ;
; 0.613 ; sd_interface:sd_int|init_block:init|clock_counter[5]              ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.855      ;
; 0.625 ; sd_interface:sd_int|init_block:init|clock_counter[4]              ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.867      ;
; 0.636 ; sd_interface:sd_int|init_block:init|clock_counter[6]              ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.878      ;
; 0.645 ; sd_interface:sd_int|init_block:init|clock_counter[7]              ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.887      ;
; 0.761 ; sd_interface:sd_int|init_block:init|MOSI[46]                      ; sd_interface:sd_int|init_block:init|MOSI[47]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.079      ; 1.011      ;
; 0.766 ; sd_interface:sd_int|init_block:init|clock_counter[3]              ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.008      ;
; 0.768 ; sd_interface:sd_int|init_block:init|clock_counter[1]              ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.010      ;
; 0.778 ; sd_interface:sd_int|init_block:init|MOSI[6]                       ; sd_interface:sd_int|init_block:init|MOSI[7]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.135      ; 1.084      ;
; 0.781 ; sd_interface:sd_int|init_block:init|clock_counter[0]              ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.023      ;
; 0.789 ; sd_interface:sd_int|init_block:init|MOSI[15]                      ; sd_interface:sd_int|init_block:init|MOSI[16]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.135      ; 1.095      ;
; 0.801 ; sd_interface:sd_int|init_block:init|recv_data[10]                 ; sd_interface:sd_int|init_block:init|recv_data[11]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.073      ; 1.045      ;
; 0.861 ; sd_interface:sd_int|init_block:init|recv_data[15]                 ; sd_interface:sd_int|init_block:init|response[15]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.088      ; 0.640      ;
; 0.867 ; sd_interface:sd_int|init_block:init|recv_data[1]                  ; sd_interface:sd_int|init_block:init|response[1]         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.088      ; 0.646      ;
; 0.868 ; sd_interface:sd_int|init_block:init|recv_data[12]                 ; sd_interface:sd_int|init_block:init|response[12]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.088      ; 0.647      ;
; 0.868 ; sd_interface:sd_int|init_block:init|recv_data[4]                  ; sd_interface:sd_int|init_block:init|response[4]         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.088      ; 0.647      ;
; 0.868 ; sd_interface:sd_int|init_block:init|recv_data[3]                  ; sd_interface:sd_int|init_block:init|response[3]         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.088      ; 0.647      ;
; 0.871 ; sd_interface:sd_int|init_block:init|MOSI[31]                      ; sd_interface:sd_int|init_block:init|MOSI[32]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.291     ; 0.751      ;
; 0.881 ; sd_interface:sd_int|init_block:init|recv_data[5]                  ; sd_interface:sd_int|init_block:init|response[5]         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.088      ; 0.660      ;
; 0.887 ; sd_interface:sd_int|init_block:init|clock_counter[2]              ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.129      ;
; 0.900 ; sd_interface:sd_int|init_block:init|MOSI[14]                      ; sd_interface:sd_int|init_block:init|MOSI[15]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.037      ; 1.108      ;
; 0.901 ; sd_interface:sd_int|init_block:init|clock_counter[5]              ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.143      ;
; 0.903 ; sd_interface:sd_int|init_block:init|MOSI[4]                       ; sd_interface:sd_int|init_block:init|MOSI[5]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.037      ; 1.111      ;
; 0.912 ; sd_interface:sd_int|init_block:init|clock_counter[5]              ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.154      ;
; 0.915 ; sd_interface:sd_int|init_block:init|clock_counter[4]              ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.157      ;
; 0.926 ; sd_interface:sd_int|init_block:init|clock_counter[6]              ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.168      ;
; 0.926 ; sd_interface:sd_int|init_block:init|clock_counter[4]              ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.168      ;
; 0.978 ; sd_interface:sd_int|init_block:init|recv_data[11]                 ; sd_interface:sd_int|init_block:init|response[11]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.088      ; 0.757      ;
; 0.979 ; sd_interface:sd_int|init_block:init|recv_data[14]                 ; sd_interface:sd_int|init_block:init|response[14]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.088      ; 0.758      ;
; 0.979 ; sd_interface:sd_int|init_block:init|recv_data[13]                 ; sd_interface:sd_int|init_block:init|response[13]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.088      ; 0.758      ;
; 0.979 ; sd_interface:sd_int|init_block:init|recv_data[2]                  ; sd_interface:sd_int|init_block:init|response[2]         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.088      ; 0.758      ;
; 0.986 ; sd_interface:sd_int|init_block:init|clock_counter[2]              ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.228      ;
; 0.990 ; sd_interface:sd_int|init_block:init|recv_data[0]                  ; sd_interface:sd_int|init_block:init|response[0]         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.088      ; 0.769      ;
; 0.997 ; sd_interface:sd_int|init_block:init|clock_counter[2]              ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.239      ;
; 1.025 ; sd_interface:sd_int|init_block:init|clock_counter[4]              ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.267      ;
; 1.032 ; sd_interface:sd_int|init_block:init|clock_counter[1]              ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.274      ;
; 1.033 ; sd_interface:sd_int|init_block:init|recv_data[8]                  ; sd_interface:sd_int|init_block:init|response[8]         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.089      ; 0.813      ;
; 1.035 ; sd_interface:sd_int|init_block:init|recv_data[7]                  ; sd_interface:sd_int|init_block:init|response[7]         ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.089      ; 0.815      ;
; 1.044 ; sd_interface:sd_int|init_block:init|clock_counter[3]              ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.286      ;
; 1.045 ; sd_interface:sd_int|init_block:init|MOSI[47]                      ; sd_interface:sd_int|init_block:init|MOSI_bit            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.414      ; 1.630      ;
; 1.048 ; sd_interface:sd_int|init_block:init|recv_data[10]                 ; sd_interface:sd_int|init_block:init|response[10]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.089      ; 0.828      ;
; 1.051 ; sd_interface:sd_int|init_block:init|clock_counter[0]              ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 1.293      ;
+-------+-------------------------------------------------------------------+---------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                    ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                           ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.999 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.186      ; 1.205      ;
; 1.067 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.185      ; 1.272      ;
; 1.247 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.034      ; 1.301      ;
; 1.353 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.033      ; 1.406      ;
; 1.383 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.034      ; 1.437      ;
; 1.388 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.186      ; 1.594      ;
; 1.407 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.185      ; 1.612      ;
; 1.415 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.185      ; 1.620      ;
; 1.482 ; sd_interface:sd_int|init_block:init|state.WAIT_74_CYCLE ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.186      ; 1.688      ;
; 1.483 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.185      ; 1.688      ;
; 1.526 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.186      ; 1.732      ;
; 1.585 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.186      ; 1.791      ;
; 1.588 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.185      ; 1.793      ;
; 1.655 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.034      ; 1.709      ;
; 1.655 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.186      ; 1.861      ;
; 1.715 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.033      ; 1.768      ;
; 1.725 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.034      ; 1.779      ;
; 1.742 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.186      ; 1.948      ;
; 1.763 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.185      ; 1.968      ;
; 1.787 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.186      ; 1.993      ;
; 1.835 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.185      ; 2.040      ;
; 1.847 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.034      ; 1.901      ;
; 1.888 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.033      ; 1.941      ;
; 1.913 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.034      ; 1.967      ;
; 1.930 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.186      ; 2.136      ;
; 1.935 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.186      ; 2.141      ;
; 1.952 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.185      ; 2.157      ;
; 2.000 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.034      ; 2.054      ;
; 2.005 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.034      ; 2.059      ;
; 2.013 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.034      ; 2.067      ;
; 2.109 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.185      ; 2.314      ;
; 2.116 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.185      ; 2.321      ;
; 2.129 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.033      ; 2.182      ;
; 2.163 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.033      ; 2.216      ;
; 2.170 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.033      ; 2.223      ;
; 2.174 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.034      ; 2.228      ;
; 2.252 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.033      ; 2.305      ;
; 2.404 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.033      ; 2.457      ;
; 2.409 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.033      ; 2.462      ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.167  ; 0.353        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; 0.192  ; 0.378        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; 0.243  ; 0.429        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.243  ; 0.429        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.243  ; 0.429        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.243  ; 0.429        ; 0.186          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|gate_signal|clk                             ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; andgate|datac                                        ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                     ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; andgate|combout                                      ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                       ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[0]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[1]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[2]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[3]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[4]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[5]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[6]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[7]|clk                         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[0]|clk                       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[1]|clk                       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|state|clk                                   ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; 0.348  ; 0.566        ; 0.218          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; andgate~clkctrl|inclk[0]                             ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; andgate~clkctrl|outclk                               ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[0]|clk                          ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[10]|clk                         ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[11]|clk                         ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[12]|clk                         ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[13]|clk                         ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'                                                                                        ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|CS_bit              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[10]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[11]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[12]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[13]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[14]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[15]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[16]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[17]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[18]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[19]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[20]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[21]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[22]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[23]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[24]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[25]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[26]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[27]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[28]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[29]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[30]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[31]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[32]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[33]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[34]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[35]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[36]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[37]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[38]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[39]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[40]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[41]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[42]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[43]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[44]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[45]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[46]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[47]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[9]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI_bit            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|activator           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[10]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[11]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[12]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[13]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[14]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[15]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[4]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[5]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[6]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[7]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[8]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[9]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[13]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[14]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[15]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.END           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.READ_RESP     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.WAIT_74_CYCLE ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[1]         ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[2]         ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[3]         ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[4]         ;
; 0.236  ; 0.454        ; 0.218          ; High Pulse Width ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[5]         ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------------------------------+
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_RESP_1303|datac                       ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1311|datac                       ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.WAIT_74_CYCLE_1319|datad                   ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1295|datad                             ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1295           ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                            ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                           ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                            ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                              ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1295           ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1295|datad                             ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_RESP_1303|datac                       ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1311|datac                       ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.WAIT_74_CYCLE_1319|datad                   ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 2.782 ; 3.126 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; 2.782 ; 3.126 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 2.534 ; 2.901 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; 0.991 ; 1.307 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; 0.991 ; 1.307 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 2.171 ; 2.615 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 2.171 ; 2.615 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -1.420 ; -1.763 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; -2.446 ; -2.778 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -1.420 ; -1.763 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; -0.561 ; -0.869 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; -0.561 ; -0.869 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -1.623 ; -2.048 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -1.623 ; -2.048 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 9.313  ; 8.776  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 7.303  ; 7.145  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 7.685  ; 7.470  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 7.655  ; 7.527  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 7.643  ; 7.510  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 7.225  ; 7.074  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 7.266  ; 7.123  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 7.067  ; 6.940  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 7.072  ; 6.947  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 7.271  ; 7.115  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 8.838  ; 8.372  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 7.783  ; 7.574  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 7.487  ; 7.294  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 7.513  ; 7.322  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 7.307  ; 7.142  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 7.916  ; 7.746  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 9.313  ; 8.776  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 5.429  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 5.418  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 12.092 ; 11.731 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 9.090  ; 8.995  ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 9.090  ; 8.995  ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 6.780  ; 6.655  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 7.009  ; 6.852  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 7.372  ; 7.162  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 7.343  ; 7.217  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 7.332  ; 7.201  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 6.931  ; 6.782  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 6.970  ; 6.829  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 6.780  ; 6.655  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 6.785  ; 6.661  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 6.975  ; 6.821  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 8.553  ; 8.087  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 7.467  ; 7.262  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 7.183  ; 6.993  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 7.208  ; 7.021  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 7.010  ; 6.847  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 7.595  ; 7.428  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 9.008  ; 8.475  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 5.216  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 5.202  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 11.602 ; 11.252 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 8.721  ; 8.626  ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 8.721  ; 8.626  ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                     ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; clock_divisor:clk_div|clk_250k                ; -1.630 ; -110.654      ;
; sd_interface:sd_int|init_block:init|state.END ; -1.026 ; -3.871        ;
; CLOCK_50                                      ; -0.597 ; -3.948        ;
+-----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -0.805 ; -0.947        ;
; clock_divisor:clk_div|clk_250k                ; -0.019 ; -0.019        ;
; sd_interface:sd_int|init_block:init|state.END ; 0.490  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                       ;
+-----------------------------------------------+--------+---------------+
; Clock                                         ; Slack  ; End Point TNS ;
+-----------------------------------------------+--------+---------------+
; CLOCK_50                                      ; -3.000 ; -38.677       ;
; clock_divisor:clk_div|clk_250k                ; -1.000 ; -95.000       ;
; sd_interface:sd_int|init_block:init|state.END ; 0.347  ; 0.000         ;
+-----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                ;
+--------+------------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.630 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[0]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.607      ;
; -1.630 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.607      ;
; -1.630 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.607      ;
; -1.630 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.607      ;
; -1.630 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.607      ;
; -1.630 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.607      ;
; -1.630 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.607      ;
; -1.630 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.607      ;
; -1.630 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.607      ;
; -1.630 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|response[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.607      ;
; -1.627 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[47]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.221      ;
; -1.627 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[30]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.221      ;
; -1.627 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[29]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.221      ;
; -1.627 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[28]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.221      ;
; -1.627 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[27]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.221      ;
; -1.627 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[26]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.221      ;
; -1.627 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[25]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.221      ;
; -1.627 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[24]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.221      ;
; -1.627 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[23]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.221      ;
; -1.627 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[22]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.221      ;
; -1.627 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[21]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.221      ;
; -1.627 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[20]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.221      ;
; -1.627 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[19]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.221      ;
; -1.627 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[18]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.221      ;
; -1.627 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[17]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.221      ;
; -1.626 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[47]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.220      ;
; -1.626 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[30]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.220      ;
; -1.626 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[29]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.220      ;
; -1.626 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[28]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.220      ;
; -1.626 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[27]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.220      ;
; -1.626 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[26]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.220      ;
; -1.626 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[25]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.220      ;
; -1.626 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[24]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.220      ;
; -1.626 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[23]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.220      ;
; -1.626 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[22]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.220      ;
; -1.626 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[21]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.220      ;
; -1.626 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[20]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.220      ;
; -1.626 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[19]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.220      ;
; -1.626 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[18]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.220      ;
; -1.626 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[17]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.107      ; 2.220      ;
; -1.606 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[0]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.583      ;
; -1.606 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.583      ;
; -1.606 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.583      ;
; -1.606 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.583      ;
; -1.606 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.583      ;
; -1.606 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.583      ;
; -1.606 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.583      ;
; -1.606 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.583      ;
; -1.606 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.583      ;
; -1.606 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|response[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.583      ;
; -1.578 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[0]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.555      ;
; -1.578 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.555      ;
; -1.578 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.555      ;
; -1.578 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.555      ;
; -1.578 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.555      ;
; -1.578 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.555      ;
; -1.578 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.555      ;
; -1.578 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.555      ;
; -1.578 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.555      ;
; -1.578 ; sd_interface:sd_int|init_block:init|clock_counter[6] ; sd_interface:sd_int|init_block:init|response[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.555      ;
; -1.540 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[46]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.128      ;
; -1.540 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[45]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.128      ;
; -1.540 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[44]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.128      ;
; -1.540 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[43]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.128      ;
; -1.540 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[42]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.128      ;
; -1.540 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[41]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.128      ;
; -1.540 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[40]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.128      ;
; -1.540 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[39]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.128      ;
; -1.540 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[38]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.128      ;
; -1.540 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[37]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.128      ;
; -1.540 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[36]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.128      ;
; -1.540 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[35]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.128      ;
; -1.540 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[34]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.128      ;
; -1.540 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[33]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.128      ;
; -1.540 ; sd_interface:sd_int|init_block:init|clock_counter[1] ; sd_interface:sd_int|init_block:init|MOSI[32]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.128      ;
; -1.539 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[46]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.127      ;
; -1.539 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[45]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.127      ;
; -1.539 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[44]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.127      ;
; -1.539 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[43]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.127      ;
; -1.539 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[42]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.127      ;
; -1.539 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[41]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.127      ;
; -1.539 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[40]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.127      ;
; -1.539 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[39]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.127      ;
; -1.539 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[38]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.127      ;
; -1.539 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[37]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.127      ;
; -1.539 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[36]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.127      ;
; -1.539 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[35]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.127      ;
; -1.539 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[34]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.127      ;
; -1.539 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[33]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.127      ;
; -1.539 ; sd_interface:sd_int|init_block:init|clock_counter[3] ; sd_interface:sd_int|init_block:init|MOSI[32]     ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 0.500        ; 0.101      ; 2.127      ;
; -1.525 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[0]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.502      ;
; -1.525 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[6]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.502      ;
; -1.525 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[7]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.502      ;
; -1.525 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[8]  ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.502      ;
; -1.525 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[10] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.502      ;
; -1.525 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[11] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.502      ;
; -1.525 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[12] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.502      ;
; -1.525 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[13] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.502      ;
; -1.525 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[14] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.502      ;
; -1.525 ; sd_interface:sd_int|init_block:init|clock_counter[0] ; sd_interface:sd_int|init_block:init|response[15] ; clock_divisor:clk_div|clk_250k ; clock_divisor:clk_div|clk_250k ; 1.000        ; -0.010     ; 2.502      ;
+--------+------------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                    ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                           ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; -1.026 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.112     ; 1.423      ;
; -1.025 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.112     ; 1.422      ;
; -1.023 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.113     ; 1.422      ;
; -1.022 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.113     ; 1.421      ;
; -1.021 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 1.429      ;
; -0.999 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 1.407      ;
; -0.982 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.112     ; 1.379      ;
; -0.979 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.113     ; 1.378      ;
; -0.934 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.112     ; 1.331      ;
; -0.931 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.113     ; 1.330      ;
; -0.907 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.112     ; 1.304      ;
; -0.906 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.112     ; 1.303      ;
; -0.903 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.113     ; 1.302      ;
; -0.894 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 1.302      ;
; -0.873 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.112     ; 1.270      ;
; -0.870 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.113     ; 1.269      ;
; -0.843 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.112     ; 1.240      ;
; -0.843 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 1.251      ;
; -0.837 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.113     ; 1.236      ;
; -0.817 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 1.225      ;
; -0.815 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.113     ; 1.214      ;
; -0.810 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 1.218      ;
; -0.801 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 1.214      ;
; -0.764 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.113     ; 1.163      ;
; -0.720 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 1.133      ;
; -0.716 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 1.129      ;
; -0.681 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 1.094      ;
; -0.674 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 1.082      ;
; -0.628 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 1.041      ;
; -0.627 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 1.040      ;
; -0.592 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 1.000      ;
; -0.583 ; sd_interface:sd_int|init_block:init|state.WAIT_74_CYCLE ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.112     ; 0.980      ;
; -0.564 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 0.977      ;
; -0.507 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 0.920      ;
; -0.423 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 0.831      ;
; -0.416 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 0.829      ;
; -0.332 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.113     ; 0.731      ;
; -0.320 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.181     ; 0.733      ;
; -0.275 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 1.000        ; -0.112     ; 0.672      ;
+--------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                         ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.597 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.543      ;
; -0.574 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.521      ;
; -0.573 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.519      ;
; -0.534 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.481      ;
; -0.515 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.462      ;
; -0.515 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.462      ;
; -0.507 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.454      ;
; -0.477 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.424      ;
; -0.472 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.417      ;
; -0.470 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.417      ;
; -0.465 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.411      ;
; -0.458 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.405      ;
; -0.448 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.393      ;
; -0.448 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.395      ;
; -0.439 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.386      ;
; -0.426 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.372      ;
; -0.411 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.357      ;
; -0.407 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.353      ;
; -0.407 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.353      ;
; -0.402 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.349      ;
; -0.399 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.345      ;
; -0.393 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.340      ;
; -0.388 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.334      ;
; -0.380 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.327      ;
; -0.370 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.317      ;
; -0.368 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.314      ;
; -0.352 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.298      ;
; -0.350 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.296      ;
; -0.347 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.293      ;
; -0.346 ; clock_divisor:clk_div|count_update[14] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.293      ;
; -0.340 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.286      ;
; -0.331 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.277      ;
; -0.324 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.271      ;
; -0.319 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.264      ;
; -0.315 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.260      ;
; -0.311 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.258      ;
; -0.308 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.254      ;
; -0.301 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.247      ;
; -0.299 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|clk_250k         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.246      ;
; -0.297 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.243      ;
; -0.288 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.234      ;
; -0.287 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.233      ;
; -0.285 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.232      ;
; -0.284 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.230      ;
; -0.282 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.228      ;
; -0.254 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.201      ;
; -0.254 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.201      ;
; -0.251 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.196      ;
; -0.251 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.197      ;
; -0.247 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.192      ;
; -0.244 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.191      ;
; -0.243 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.188      ;
; -0.242 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.189      ;
; -0.238 ; clock_divisor:clk_div|count_update[14] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.184      ;
; -0.233 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.179      ;
; -0.231 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.178      ;
; -0.229 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.175      ;
; -0.222 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.169      ;
; -0.220 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.166      ;
; -0.219 ; clock_divisor:clk_div|count_update[12] ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.166      ;
; -0.219 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.165      ;
; -0.219 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.166      ;
; -0.218 ; clock_divisor:clk_div|count_update[15] ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.165      ;
; -0.214 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.161      ;
; -0.211 ; clock_divisor:clk_div|count_update[13] ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.158      ;
; -0.191 ; clock_divisor:clk_div|count_update[11] ; clock_divisor:clk_div|count_update[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.137      ;
; -0.189 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.134      ;
; -0.188 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.135      ;
; -0.187 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.134      ;
; -0.185 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.130      ;
; -0.183 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.128      ;
; -0.183 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.129      ;
; -0.181 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.128      ;
; -0.181 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.127      ;
; -0.179 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.124      ;
; -0.168 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.113      ;
; -0.165 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.111      ;
; -0.162 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.108      ;
; -0.162 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.109      ;
; -0.161 ; clock_divisor:clk_div|count_update[8]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.108      ;
; -0.161 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.107      ;
; -0.158 ; clock_divisor:clk_div|count_update[5]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.104      ;
; -0.152 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.098      ;
; -0.152 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.098      ;
; -0.152 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.099      ;
; -0.151 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.097      ;
; -0.151 ; clock_divisor:clk_div|count_update[9]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.098      ;
; -0.148 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.094      ;
; -0.147 ; clock_divisor:clk_div|count_update[1]  ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.094      ;
; -0.143 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.090      ;
; -0.142 ; clock_divisor:clk_div|count_update[10] ; clock_divisor:clk_div|count_update[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.089      ;
; -0.135 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.080      ;
; -0.121 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.066      ;
; -0.117 ; clock_divisor:clk_div|count_update[7]  ; clock_divisor:clk_div|count_update[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.062      ;
; -0.115 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.060      ;
; -0.115 ; clock_divisor:clk_div|count_update[0]  ; clock_divisor:clk_div|count_update[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.061      ;
; -0.114 ; clock_divisor:clk_div|count_update[4]  ; clock_divisor:clk_div|count_update[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.060      ;
; -0.113 ; clock_divisor:clk_div|count_update[2]  ; clock_divisor:clk_div|count_update[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.059      ;
; -0.111 ; clock_divisor:clk_div|count_update[3]  ; clock_divisor:clk_div|count_update[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.056      ;
; -0.100 ; clock_divisor:clk_div|count_update[6]  ; clock_divisor:clk_div|count_update[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.045      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.805 ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 3.586      ; 3.000      ;
; -0.142 ; clock_divisor:clk_div|clk_250k                       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; 0.000        ; 1.560      ; 1.637      ;
; 0.036  ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k                       ; clock_divisor:clk_div|clk_250k ; CLOCK_50    ; -0.500       ; 3.586      ; 3.341      ;
; 0.199  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.325      ;
; 0.262  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.196      ; 0.542      ;
; 0.268  ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.043      ; 0.395      ;
; 0.269  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.196      ; 0.549      ;
; 0.280  ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.044      ; 0.408      ;
; 0.282  ; sd_controller:sd_contr|edge_counter[7]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.196      ; 0.562      ;
; 0.293  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.295  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.421      ;
; 0.295  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.421      ;
; 0.298  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[0]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299  ; clock_divisor:clk_div|count_update[15]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.299  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.302  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.303  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.428      ;
; 0.303  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.428      ;
; 0.328  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.196      ; 0.608      ;
; 0.345  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.196      ; 0.625      ;
; 0.377  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.196      ; 0.657      ;
; 0.434  ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ; sd_controller:sd_contr|state                         ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.045      ; 0.563      ;
; 0.442  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.448  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.450  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.450  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[1]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.451  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.453  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|gate_signal                   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.196      ; 0.733      ;
; 0.453  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.453  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[2]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.454  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.456  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.582      ;
; 0.459  ; sd_controller:sd_contr|edge_counter[6]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.460  ; clock_divisor:clk_div|count_update[14]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.461  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.461  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.461  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[1]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.462  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.463  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.464  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[2]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.589      ;
; 0.464  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.589      ;
; 0.464  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.589      ;
; 0.505  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.508  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.511  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.512  ; clock_divisor:clk_div|count_update[13]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.512  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.512  ; sd_controller:sd_contr|edge_counter[5]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.513  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.638      ;
; 0.514  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.515  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.516  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.641      ;
; 0.516  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[3]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.517  ; sd_controller:sd_contr|edge_counter[4]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.519  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.519  ; sd_controller:sd_contr|state                         ; sd_controller:sd_contr|edge_counter[4]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.522  ; sd_controller:sd_contr|edge_counter[2]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.648      ;
; 0.525  ; clock_divisor:clk_div|count_update[2]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.526  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[11]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.651      ;
; 0.527  ; clock_divisor:clk_div|count_update[12]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.527  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.529  ; clock_divisor:clk_div|count_update[4]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.654      ;
; 0.529  ; clock_divisor:clk_div|count_update[8]                ; clock_divisor:clk_div|count_update[12]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.654      ;
; 0.530  ; clock_divisor:clk_div|count_update[0]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.655      ;
; 0.530  ; clock_divisor:clk_div|count_update[10]               ; clock_divisor:clk_div|count_update[14]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.655      ;
; 0.531  ; clock_divisor:clk_div|count_update[3]                ; clock_divisor:clk_div|count_update[4]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.655      ;
; 0.532  ; clock_divisor:clk_div|count_update[7]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.656      ;
; 0.544  ; clock_divisor:clk_div|count_update[6]                ; clock_divisor:clk_div|count_update[8]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.668      ;
; 0.571  ; sd_controller:sd_contr|edge_counter[3]               ; sd_controller:sd_contr|edge_counter[7]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.577  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.703      ;
; 0.578  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[9]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.703      ;
; 0.578  ; clock_divisor:clk_div|count_update[1]                ; clock_divisor:clk_div|count_update[5]                ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.703      ;
; 0.578  ; clock_divisor:clk_div|count_update[11]               ; clock_divisor:clk_div|count_update[15]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.703      ;
; 0.579  ; clock_divisor:clk_div|count_update[9]                ; clock_divisor:clk_div|count_update[13]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.704      ;
; 0.580  ; sd_controller:sd_contr|edge_counter[1]               ; sd_controller:sd_contr|edge_counter[6]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.706      ;
; 0.580  ; sd_controller:sd_contr|edge_counter[0]               ; sd_controller:sd_contr|edge_counter[5]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.706      ;
; 0.581  ; clock_divisor:clk_div|count_update[5]                ; clock_divisor:clk_div|count_update[10]               ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.706      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divisor:clk_div|clk_250k'                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+---------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                 ; Launch Clock                                  ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+---------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+
; -0.019 ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; sd_interface:sd_int|init_block:init|state.END           ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.185      ; 0.270      ;
; 0.136  ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.113      ; 0.353      ;
; 0.138  ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.112      ; 0.354      ;
; 0.171  ; sd_interface:sd_int|init_block:init|MOSI[30]                      ; sd_interface:sd_int|init_block:init|MOSI[31]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.261      ; 0.516      ;
; 0.171  ; sd_interface:sd_int|init_block:init|MOSI[0]                       ; sd_interface:sd_int|init_block:init|MOSI[0]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.052      ; 0.307      ;
; 0.172  ; sd_interface:sd_int|init_block:init|CS_bit                        ; sd_interface:sd_int|init_block:init|CS_bit              ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.051      ; 0.307      ;
; 0.190  ; sd_interface:sd_int|init_block:init|recv_data[4]                  ; sd_interface:sd_int|init_block:init|recv_data[5]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.317      ;
; 0.191  ; sd_interface:sd_int|init_block:init|recv_data[3]                  ; sd_interface:sd_int|init_block:init|recv_data[4]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.318      ;
; 0.191  ; sd_interface:sd_int|init_block:init|recv_data[1]                  ; sd_interface:sd_int|init_block:init|recv_data[2]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.318      ;
; 0.196  ; sd_interface:sd_int|init_block:init|recv_data[8]                  ; sd_interface:sd_int|init_block:init|recv_data[9]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.045      ; 0.325      ;
; 0.196  ; sd_interface:sd_int|init_block:init|recv_data[6]                  ; sd_interface:sd_int|init_block:init|recv_data[7]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.045      ; 0.325      ;
; 0.198  ; sd_interface:sd_int|init_block:init|recv_data[7]                  ; sd_interface:sd_int|init_block:init|recv_data[8]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.045      ; 0.327      ;
; 0.217  ; sd_interface:sd_int|init_block:init|MOSI[0]                       ; sd_interface:sd_int|init_block:init|MOSI[1]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.072      ; 0.373      ;
; 0.232  ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; sd_interface:sd_int|init_block:init|state.WAIT_74_CYCLE ; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.181      ; 0.517      ;
; 0.237  ; sd_interface:sd_int|init_block:init|MOSI[8]                       ; sd_interface:sd_int|init_block:init|MOSI[9]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.052      ; 0.373      ;
; 0.238  ; sd_interface:sd_int|init_block:init|MOSI[2]                       ; sd_interface:sd_int|init_block:init|MOSI[3]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.052      ; 0.374      ;
; 0.246  ; sd_interface:sd_int|init_block:init|MOSI[37]                      ; sd_interface:sd_int|init_block:init|MOSI[38]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.373      ;
; 0.246  ; sd_interface:sd_int|init_block:init|MOSI[33]                      ; sd_interface:sd_int|init_block:init|MOSI[34]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.373      ;
; 0.246  ; sd_interface:sd_int|init_block:init|MOSI[32]                      ; sd_interface:sd_int|init_block:init|MOSI[33]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.373      ;
; 0.247  ; sd_interface:sd_int|init_block:init|MOSI[35]                      ; sd_interface:sd_int|init_block:init|MOSI[36]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.374      ;
; 0.248  ; sd_interface:sd_int|init_block:init|MOSI[34]                      ; sd_interface:sd_int|init_block:init|MOSI[35]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.375      ;
; 0.249  ; sd_interface:sd_int|init_block:init|recv_data[14]                 ; sd_interface:sd_int|init_block:init|recv_data[15]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.045      ; 0.378      ;
; 0.250  ; sd_interface:sd_int|init_block:init|recv_data[13]                 ; sd_interface:sd_int|init_block:init|recv_data[14]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.045      ; 0.379      ;
; 0.250  ; sd_interface:sd_int|init_block:init|recv_data[11]                 ; sd_interface:sd_int|init_block:init|recv_data[12]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.045      ; 0.379      ;
; 0.279  ; sd_interface:sd_int|init_block:init|MOSI[9]                       ; sd_interface:sd_int|init_block:init|MOSI[10]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.052      ; 0.415      ;
; 0.279  ; sd_interface:sd_int|init_block:init|MOSI[5]                       ; sd_interface:sd_int|init_block:init|MOSI[6]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.052      ; 0.415      ;
; 0.280  ; sd_interface:sd_int|init_block:init|MOSI[13]                      ; sd_interface:sd_int|init_block:init|MOSI[14]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.052      ; 0.416      ;
; 0.280  ; sd_interface:sd_int|init_block:init|MOSI[11]                      ; sd_interface:sd_int|init_block:init|MOSI[12]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.052      ; 0.416      ;
; 0.280  ; sd_interface:sd_int|init_block:init|MOSI[10]                      ; sd_interface:sd_int|init_block:init|MOSI[11]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.052      ; 0.416      ;
; 0.281  ; sd_interface:sd_int|init_block:init|MOSI[12]                      ; sd_interface:sd_int|init_block:init|MOSI[13]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.052      ; 0.417      ;
; 0.287  ; sd_interface:sd_int|init_block:init|MOSI[44]                      ; sd_interface:sd_int|init_block:init|MOSI[45]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.414      ;
; 0.288  ; sd_interface:sd_int|init_block:init|MOSI[42]                      ; sd_interface:sd_int|init_block:init|MOSI[43]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.415      ;
; 0.288  ; sd_interface:sd_int|init_block:init|MOSI[41]                      ; sd_interface:sd_int|init_block:init|MOSI[42]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.415      ;
; 0.288  ; sd_interface:sd_int|init_block:init|MOSI[26]                      ; sd_interface:sd_int|init_block:init|MOSI[27]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.415      ;
; 0.288  ; sd_interface:sd_int|init_block:init|MOSI[21]                      ; sd_interface:sd_int|init_block:init|MOSI[22]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.415      ;
; 0.288  ; sd_interface:sd_int|init_block:init|MOSI[19]                      ; sd_interface:sd_int|init_block:init|MOSI[20]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.415      ;
; 0.289  ; sd_interface:sd_int|init_block:init|MOSI[39]                      ; sd_interface:sd_int|init_block:init|MOSI[40]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.416      ;
; 0.289  ; sd_interface:sd_int|init_block:init|MOSI[36]                      ; sd_interface:sd_int|init_block:init|MOSI[37]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.416      ;
; 0.289  ; sd_interface:sd_int|init_block:init|MOSI[29]                      ; sd_interface:sd_int|init_block:init|MOSI[30]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.416      ;
; 0.289  ; sd_interface:sd_int|init_block:init|MOSI[23]                      ; sd_interface:sd_int|init_block:init|MOSI[24]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.416      ;
; 0.289  ; sd_interface:sd_int|init_block:init|MOSI[20]                      ; sd_interface:sd_int|init_block:init|MOSI[21]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.416      ;
; 0.290  ; sd_interface:sd_int|init_block:init|recv_data[12]                 ; sd_interface:sd_int|init_block:init|recv_data[13]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.045      ; 0.419      ;
; 0.290  ; sd_interface:sd_int|init_block:init|MOSI[43]                      ; sd_interface:sd_int|init_block:init|MOSI[44]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.417      ;
; 0.290  ; sd_interface:sd_int|init_block:init|MOSI[38]                      ; sd_interface:sd_int|init_block:init|MOSI[39]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.417      ;
; 0.290  ; sd_interface:sd_int|init_block:init|MOSI[24]                      ; sd_interface:sd_int|init_block:init|MOSI[25]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.417      ;
; 0.290  ; sd_interface:sd_int|init_block:init|MOSI[22]                      ; sd_interface:sd_int|init_block:init|MOSI[23]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.417      ;
; 0.290  ; sd_interface:sd_int|init_block:init|MOSI[17]                      ; sd_interface:sd_int|init_block:init|MOSI[18]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.417      ;
; 0.291  ; sd_interface:sd_int|init_block:init|MOSI[40]                      ; sd_interface:sd_int|init_block:init|MOSI[41]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.418      ;
; 0.291  ; sd_interface:sd_int|init_block:init|MOSI[18]                      ; sd_interface:sd_int|init_block:init|MOSI[19]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.418      ;
; 0.291  ; sd_interface:sd_int|init_block:init|MOSI[3]                       ; sd_interface:sd_int|init_block:init|MOSI[4]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.052      ; 0.427      ;
; 0.291  ; sd_interface:sd_int|init_block:init|MOSI[1]                       ; sd_interface:sd_int|init_block:init|MOSI[2]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.052      ; 0.427      ;
; 0.292  ; sd_interface:sd_int|init_block:init|MOSI[28]                      ; sd_interface:sd_int|init_block:init|MOSI[29]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.419      ;
; 0.292  ; sd_interface:sd_int|init_block:init|MOSI[27]                      ; sd_interface:sd_int|init_block:init|MOSI[28]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.419      ;
; 0.292  ; sd_interface:sd_int|init_block:init|MOSI[25]                      ; sd_interface:sd_int|init_block:init|MOSI[26]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.419      ;
; 0.292  ; sd_interface:sd_int|init_block:init|MOSI[7]                       ; sd_interface:sd_int|init_block:init|MOSI[8]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.052      ; 0.428      ;
; 0.294  ; sd_interface:sd_int|init_block:init|recv_data[2]                  ; sd_interface:sd_int|init_block:init|recv_data[3]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.421      ;
; 0.299  ; sd_interface:sd_int|init_block:init|recv_data[9]                  ; sd_interface:sd_int|init_block:init|recv_data[10]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.045      ; 0.428      ;
; 0.301  ; sd_interface:sd_int|init_block:init|clock_counter[2]              ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.426      ;
; 0.302  ; sd_interface:sd_int|init_block:init|MOSI[45]                      ; sd_interface:sd_int|init_block:init|MOSI[46]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.043      ; 0.429      ;
; 0.306  ; sd_interface:sd_int|init_block:init|clock_counter[5]              ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.431      ;
; 0.315  ; sd_interface:sd_int|init_block:init|clock_counter[4]              ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.440      ;
; 0.322  ; sd_interface:sd_int|init_block:init|clock_counter[6]              ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.447      ;
; 0.328  ; sd_interface:sd_int|init_block:init|clock_counter[7]              ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.453      ;
; 0.367  ; sd_interface:sd_int|init_block:init|MOSI[46]                      ; sd_interface:sd_int|init_block:init|MOSI[47]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.049      ; 0.500      ;
; 0.369  ; sd_interface:sd_int|init_block:init|clock_counter[3]              ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.494      ;
; 0.372  ; sd_interface:sd_int|init_block:init|MOSI[15]                      ; sd_interface:sd_int|init_block:init|MOSI[16]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.080      ; 0.536      ;
; 0.372  ; sd_interface:sd_int|init_block:init|MOSI[6]                       ; sd_interface:sd_int|init_block:init|MOSI[7]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.080      ; 0.536      ;
; 0.376  ; sd_interface:sd_int|init_block:init|clock_counter[1]              ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.501      ;
; 0.378  ; sd_interface:sd_int|init_block:init|clock_counter[0]              ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.503      ;
; 0.378  ; sd_interface:sd_int|init_block:init|recv_data[10]                 ; sd_interface:sd_int|init_block:init|recv_data[11]       ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.046      ; 0.508      ;
; 0.437  ; sd_interface:sd_int|init_block:init|MOSI[14]                      ; sd_interface:sd_int|init_block:init|MOSI[15]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.024      ; 0.545      ;
; 0.444  ; sd_interface:sd_int|init_block:init|MOSI[4]                       ; sd_interface:sd_int|init_block:init|MOSI[5]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.024      ; 0.552      ;
; 0.450  ; sd_interface:sd_int|init_block:init|clock_counter[2]              ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.575      ;
; 0.462  ; sd_interface:sd_int|init_block:init|MOSI[31]                      ; sd_interface:sd_int|init_block:init|MOSI[32]            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; -0.172     ; 0.374      ;
; 0.464  ; sd_interface:sd_int|init_block:init|clock_counter[5]              ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.589      ;
; 0.467  ; sd_interface:sd_int|init_block:init|clock_counter[5]              ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.592      ;
; 0.474  ; sd_interface:sd_int|init_block:init|clock_counter[4]              ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.599      ;
; 0.477  ; sd_interface:sd_int|init_block:init|clock_counter[4]              ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.602      ;
; 0.481  ; sd_interface:sd_int|init_block:init|clock_counter[6]              ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.606      ;
; 0.489  ; sd_interface:sd_int|init_block:init|MOSI[47]                      ; sd_interface:sd_int|init_block:init|MOSI_bit            ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.247      ; 0.820      ;
; 0.513  ; sd_interface:sd_int|init_block:init|clock_counter[2]              ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.638      ;
; 0.516  ; sd_interface:sd_int|init_block:init|clock_counter[2]              ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.641      ;
; 0.527  ; sd_interface:sd_int|init_block:init|clock_counter[3]              ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.652      ;
; 0.529  ; sd_interface:sd_int|init_block:init|clock_counter[1]              ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.654      ;
; 0.530  ; sd_interface:sd_int|init_block:init|clock_counter[3]              ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.655      ;
; 0.530  ; sd_interface:sd_int|init_block:init|clock_counter[0]              ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.655      ;
; 0.532  ; sd_interface:sd_int|init_block:init|clock_counter[1]              ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.657      ;
; 0.533  ; sd_interface:sd_int|init_block:init|clock_counter[0]              ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.658      ;
; 0.540  ; sd_interface:sd_int|init_block:init|clock_counter[4]              ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.665      ;
; 0.579  ; sd_interface:sd_int|init_block:init|clock_counter[2]              ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.704      ;
; 0.582  ; sd_interface:sd_int|init_block:init|clock_counter[2]              ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.707      ;
; 0.593  ; sd_interface:sd_int|init_block:init|clock_counter[3]              ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.718      ;
; 0.595  ; sd_interface:sd_int|init_block:init|clock_counter[1]              ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.720      ;
; 0.596  ; sd_interface:sd_int|init_block:init|clock_counter[3]              ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.721      ;
; 0.596  ; sd_interface:sd_int|init_block:init|clock_counter[0]              ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.721      ;
; 0.598  ; sd_interface:sd_int|init_block:init|clock_counter[1]              ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.723      ;
; 0.599  ; sd_interface:sd_int|init_block:init|clock_counter[0]              ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.041      ; 0.724      ;
; 0.602  ; sd_interface:sd_int|init_block:init|recv_data[5]                  ; sd_interface:sd_int|init_block:init|recv_data[6]        ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; 0.000        ; 0.071      ; 0.757      ;
; 0.632  ; sd_interface:sd_int|init_block:init|state.READ_RESP               ; sd_interface:sd_int|init_block:init|MOSI[0]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.411      ; 0.647      ;
; 0.637  ; sd_interface:sd_int|init_block:init|state.SEND_CMD0               ; sd_interface:sd_int|init_block:init|MOSI[4]             ; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k ; -0.500       ; 0.431      ; 0.672      ;
+--------+-------------------------------------------------------------------+---------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                                                                                                    ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                           ; Launch Clock                   ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.490 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.068      ; 0.578      ;
; 0.537 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.067      ; 0.624      ;
; 0.617 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 0.632      ;
; 0.674 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 0.689      ;
; 0.695 ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 0.710      ;
; 0.708 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.067      ; 0.795      ;
; 0.722 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.067      ; 0.809      ;
; 0.723 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.068      ; 0.811      ;
; 0.762 ; sd_interface:sd_int|init_block:init|state.WAIT_74_CYCLE ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.068      ; 0.850      ;
; 0.801 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.067      ; 0.888      ;
; 0.814 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.067      ; 0.901      ;
; 0.819 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.068      ; 0.907      ;
; 0.835 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.068      ; 0.923      ;
; 0.848 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 0.863      ;
; 0.848 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 0.863      ;
; 0.906 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.068      ; 0.994      ;
; 0.920 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 0.935      ;
; 0.923 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.068      ; 1.011      ;
; 0.926 ; sd_interface:sd_int|init_block:init|clock_counter[5]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 0.941      ;
; 0.929 ; sd_interface:sd_int|init_block:init|state.READ_RESP     ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.067      ; 1.016      ;
; 0.932 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.068      ; 1.020      ;
; 0.945 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 0.960      ;
; 0.976 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.067      ; 1.063      ;
; 0.985 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 1.000      ;
; 1.033 ; sd_interface:sd_int|init_block:init|clock_counter[4]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 1.048      ;
; 1.050 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.068      ; 1.138      ;
; 1.050 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.068      ; 1.138      ;
; 1.052 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.067      ; 1.139      ;
; 1.063 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 1.078      ;
; 1.064 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 1.079      ;
; 1.111 ; sd_interface:sd_int|init_block:init|clock_counter[2]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 1.126      ;
; 1.112 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.067      ; 1.199      ;
; 1.113 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; 0.067      ; 1.200      ;
; 1.133 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 1.148      ;
; 1.141 ; sd_interface:sd_int|init_block:init|clock_counter[6]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 1.156      ;
; 1.149 ; sd_interface:sd_int|init_block:init|clock_counter[7]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 1.164      ;
; 1.177 ; sd_interface:sd_int|init_block:init|clock_counter[0]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 1.192      ;
; 1.255 ; sd_interface:sd_int|init_block:init|clock_counter[3]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 1.270      ;
; 1.255 ; sd_interface:sd_int|init_block:init|clock_counter[1]    ; sd_interface:sd_int|init_block:init|next_state.END_1295           ; clock_divisor:clk_div|clk_250k ; sd_interface:sd_int|init_block:init|state.END ; 0.000        ; -0.005     ; 1.270      ;
+-------+---------------------------------------------------------+-------------------------------------------------------------------+--------------------------------+-----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[0]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[1]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[2]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[3]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[4]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[5]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[6]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_counter[7]               ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[0] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|edge_detect:edged|out_bits[1] ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|state                         ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[10]               ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[11]               ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[12]               ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[13]               ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[14]               ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[15]               ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[1]                ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[2]                ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[3]                ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[4]                ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[5]                ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[6]                ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[7]                ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[8]                ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[9]                ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[0]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[1]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[2]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[3]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[4]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[5]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[6]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edge_counter[7]|clk                         ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[0]|clk                       ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|edged|out_bits[1]|clk                       ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|state|clk                                   ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                     ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|inclk[0]                       ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~inputclkctrl|outclk                         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|clk_250k|clk                                 ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[0]|clk                          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[10]|clk                         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[11]|clk                         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[12]|clk                         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[13]|clk                         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[14]|clk                         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[15]|clk                         ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[1]|clk                          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[2]|clk                          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[3]|clk                          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[4]|clk                          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[5]|clk                          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[6]|clk                          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[7]|clk                          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[8]|clk                          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk_div|count_update[9]|clk                          ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; andgate~clkctrl|inclk[0]                             ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; andgate~clkctrl|outclk                               ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; andgate|combout                                      ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; andgate|datac                                        ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_contr|gate_signal|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                     ;
; 0.676  ; 0.892        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:sd_contr|gate_signal                   ;
; 0.787  ; 1.003        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|clk_250k                       ;
; 0.787  ; 1.003        ; 0.216          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_divisor:clk_div|count_update[0]                ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divisor:clk_div|clk_250k'                                                                                        ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|CS_bit              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[16]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[17]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[18]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[19]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[20]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[21]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[22]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[23]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[24]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[25]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[26]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[27]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[28]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[29]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[30]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[31]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[32]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[33]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[34]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[35]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[36]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[37]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[38]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[39]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[40]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[41]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[42]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[43]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[44]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[45]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[46]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[47]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI_bit            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|activator           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|clock_counter[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|recv_data[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|response[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.END           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.READ_RESP     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.SEND_CMD0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divisor:clk_div|clk_250k ; Rise       ; sd_interface:sd_int|init_block:init|state.WAIT_74_CYCLE ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[10]            ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[11]            ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[12]            ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[13]            ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; clock_divisor:clk_div|clk_250k ; Fall       ; sd_interface:sd_int|init_block:init|MOSI[14]            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sd_interface:sd_int|init_block:init|state.END'                                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                                            ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------------------------------+
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_RESP_1303|datac                       ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1311|datac                       ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1295           ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1295|datad                             ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.WAIT_74_CYCLE_1319|datad                   ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                            ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END|q                                           ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|inclk[0]                            ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|state.END~clkctrl|outclk                              ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.END_1295|datad                             ;
; 0.641 ; 0.641        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.WAIT_74_CYCLE_1319|datad                   ;
; 0.642 ; 0.642        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.READ_RESP_1303     ;
; 0.642 ; 0.642        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.SEND_CMD0_1311     ;
; 0.645 ; 0.645        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.END_1295           ;
; 0.646 ; 0.646        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_interface:sd_int|init_block:init|next_state.WAIT_74_CYCLE_1319 ;
; 0.648 ; 0.648        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.READ_RESP_1303|datac                       ;
; 0.648 ; 0.648        ; 0.000          ; High Pulse Width ; sd_interface:sd_int|init_block:init|state.END ; Rise       ; sd_int|init|next_state.SEND_CMD0_1311|datac                       ;
+-------+--------------+----------------+------------------+-----------------------------------------------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 1.468 ; 2.313 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; 1.468 ; 2.313 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 1.329 ; 2.150 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; 0.441 ; 1.234 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; 0.441 ; 1.234 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 0.991 ; 1.963 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 0.991 ; 1.963 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -0.716 ; -1.514 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; -1.271 ; -2.107 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -0.716 ; -1.514 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; -0.211 ; -0.983 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; -0.211 ; -0.983 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -0.682 ; -1.629 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -0.682 ; -1.629 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 5.884 ; 5.652 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 4.309 ; 4.300 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 4.458 ; 4.471 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 4.467 ; 4.509 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 4.464 ; 4.500 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 4.233 ; 4.226 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 4.262 ; 4.260 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 4.179 ; 4.164 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 4.180 ; 4.165 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 4.259 ; 4.255 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 5.652 ; 5.397 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 4.523 ; 4.549 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 4.370 ; 4.373 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 4.393 ; 4.398 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 4.278 ; 4.276 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 4.606 ; 4.660 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 5.884 ; 5.652 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 3.248 ;       ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;       ; 3.478 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 7.022 ; 7.346 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 5.456 ; 5.600 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 5.456 ; 5.600 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 4.028 ; 4.011 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 4.153 ; 4.143 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 4.294 ; 4.303 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 4.301 ; 4.339 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 4.299 ; 4.332 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 4.077 ; 4.068 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 4.106 ; 4.101 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 4.028 ; 4.011 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 4.028 ; 4.011 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 4.103 ; 4.097 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 5.501 ; 5.244 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 4.356 ; 4.379 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 4.210 ; 4.210 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 4.233 ; 4.236 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 4.121 ; 4.117 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 4.437 ; 4.487 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 5.725 ; 5.490 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 3.139 ;       ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;       ; 3.358 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 6.753 ; 7.062 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 5.251 ; 5.387 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 5.251 ; 5.387 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                          ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                               ; -4.290   ; -1.214 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                                      ; -2.259   ; -1.214 ; N/A      ; N/A     ; -3.000              ;
;  clock_divisor:clk_div|clk_250k                ; -4.290   ; -0.019 ; N/A      ; N/A     ; -1.285              ;
;  sd_interface:sd_int|init_block:init|state.END ; -3.221   ; 0.490  ; N/A      ; N/A     ; 0.347               ;
; Design-wide TNS                                ; -346.302 ; -1.434 ; 0.0      ; 0.0     ; -162.34             ;
;  CLOCK_50                                      ; -32.781  ; -1.434 ; N/A      ; N/A     ; -40.265             ;
;  clock_divisor:clk_div|clk_250k                ; -301.216 ; -0.019 ; N/A      ; N/A     ; -122.075            ;
;  sd_interface:sd_int|init_block:init|state.END ; -12.305  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; 3.097 ; 3.591 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; 3.097 ; 3.591 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; 2.847 ; 3.344 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; 1.158 ; 1.587 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; 1.158 ; 1.587 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 2.337 ; 2.984 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; 2.337 ; 2.984 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; KEY[*]     ; CLOCK_50                       ; -0.716 ; -1.514 ; Rise       ; CLOCK_50                       ;
;  KEY[2]    ; CLOCK_50                       ; -1.271 ; -2.107 ; Rise       ; CLOCK_50                       ;
;  KEY[3]    ; CLOCK_50                       ; -0.716 ; -1.514 ; Rise       ; CLOCK_50                       ;
; KEY[*]     ; clock_divisor:clk_div|clk_250k ; -0.211 ; -0.869 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  KEY[2]    ; clock_divisor:clk_div|clk_250k ; -0.211 ; -0.869 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; -0.682 ; -1.629 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[0] ; clock_divisor:clk_div|clk_250k ; -0.682 ; -1.629 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 10.314 ; 9.866  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 8.031  ; 7.913  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 8.454  ; 8.288  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 8.425  ; 8.348  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 8.412  ; 8.327  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 7.964  ; 7.843  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 8.006  ; 7.893  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 7.788  ; 7.687  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 7.797  ; 7.694  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 8.007  ; 7.888  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 9.827  ; 9.415  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 8.535  ; 8.400  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 8.220  ; 8.089  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 8.248  ; 8.118  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 8.041  ; 7.916  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 8.682  ; 8.588  ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 10.314 ; 9.866  ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 5.914  ;        ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;        ; 6.038  ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 13.246 ; 13.097 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 10.051 ; 10.078 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 10.051 ; 10.078 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; LEDR[*]    ; clock_divisor:clk_div|clk_250k ; 4.028 ; 4.011 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[0]   ; clock_divisor:clk_div|clk_250k ; 4.153 ; 4.143 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[1]   ; clock_divisor:clk_div|clk_250k ; 4.294 ; 4.303 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[2]   ; clock_divisor:clk_div|clk_250k ; 4.301 ; 4.339 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[3]   ; clock_divisor:clk_div|clk_250k ; 4.299 ; 4.332 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[4]   ; clock_divisor:clk_div|clk_250k ; 4.077 ; 4.068 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[5]   ; clock_divisor:clk_div|clk_250k ; 4.106 ; 4.101 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[6]   ; clock_divisor:clk_div|clk_250k ; 4.028 ; 4.011 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[7]   ; clock_divisor:clk_div|clk_250k ; 4.028 ; 4.011 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[8]   ; clock_divisor:clk_div|clk_250k ; 4.103 ; 4.097 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[9]   ; clock_divisor:clk_div|clk_250k ; 5.501 ; 5.244 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[10]  ; clock_divisor:clk_div|clk_250k ; 4.356 ; 4.379 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[11]  ; clock_divisor:clk_div|clk_250k ; 4.210 ; 4.210 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[12]  ; clock_divisor:clk_div|clk_250k ; 4.233 ; 4.236 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[13]  ; clock_divisor:clk_div|clk_250k ; 4.121 ; 4.117 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[14]  ; clock_divisor:clk_div|clk_250k ; 4.437 ; 4.487 ; Rise       ; clock_divisor:clk_div|clk_250k ;
;  LEDR[15]  ; clock_divisor:clk_div|clk_250k ; 5.725 ; 5.490 ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ; 3.139 ;       ; Rise       ; clock_divisor:clk_div|clk_250k ;
; SD_CLK     ; clock_divisor:clk_div|clk_250k ;       ; 3.358 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_CMD     ; clock_divisor:clk_div|clk_250k ; 6.753 ; 7.062 ; Fall       ; clock_divisor:clk_div|clk_250k ;
; SD_DAT[*]  ; clock_divisor:clk_div|clk_250k ; 5.251 ; 5.387 ; Fall       ; clock_divisor:clk_div|clk_250k ;
;  SD_DAT[3] ; clock_divisor:clk_div|clk_250k ; 5.251 ; 5.387 ; Fall       ; clock_divisor:clk_div|clk_250k ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SD_DAT[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_DAT[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SD_CLK        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_CMD        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDR[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SD_DAT[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SD_DAT[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                           ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                      ; CLOCK_50                                      ; 270      ; 0        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; CLOCK_50                                      ; 2        ; 2        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k                ; 172      ; 16       ; 2721     ; 66       ;
; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k                ; 4        ; 0        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; sd_interface:sd_int|init_block:init|state.END ; 73       ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                            ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; From Clock                                    ; To Clock                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                      ; CLOCK_50                                      ; 270      ; 0        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; CLOCK_50                                      ; 2        ; 2        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; clock_divisor:clk_div|clk_250k                ; 172      ; 16       ; 2721     ; 66       ;
; sd_interface:sd_int|init_block:init|state.END ; clock_divisor:clk_div|clk_250k                ; 4        ; 0        ; 0        ; 0        ;
; clock_divisor:clk_div|clk_250k                ; sd_interface:sd_int|init_block:init|state.END ; 73       ; 0        ; 0        ; 0        ;
+-----------------------------------------------+-----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Aug 20 05:05:10 2015
Info: Command: quartus_sta sd_card -c sd_card
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sd_card.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divisor:clk_div|clk_250k clock_divisor:clk_div|clk_250k
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name sd_interface:sd_int|init_block:init|state.END sd_interface:sd_int|init_block:init|state.END
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.290
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.290            -301.216 clock_divisor:clk_div|clk_250k 
    Info (332119):    -3.221             -12.305 sd_interface:sd_int|init_block:init|state.END 
    Info (332119):    -2.259             -32.781 CLOCK_50 
Info (332146): Worst-case hold slack is -1.214
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.214              -1.434 CLOCK_50 
    Info (332119):     0.079               0.000 clock_divisor:clk_div|clk_250k 
    Info (332119):     1.078               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.265 CLOCK_50 
    Info (332119):    -1.285            -122.075 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.466               0.000 sd_interface:sd_int|init_block:init|state.END 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.920
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.920            -275.407 clock_divisor:clk_div|clk_250k 
    Info (332119):    -2.877             -10.895 sd_interface:sd_int|init_block:init|state.END 
    Info (332119):    -1.980             -26.708 CLOCK_50 
Info (332146): Worst-case hold slack is -0.987
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.987              -1.105 CLOCK_50 
    Info (332119):     0.052               0.000 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.999               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.265 CLOCK_50 
    Info (332119):    -1.285            -122.075 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.434               0.000 sd_interface:sd_int|init_block:init|state.END 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.630
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.630            -110.654 clock_divisor:clk_div|clk_250k 
    Info (332119):    -1.026              -3.871 sd_interface:sd_int|init_block:init|state.END 
    Info (332119):    -0.597              -3.948 CLOCK_50 
Info (332146): Worst-case hold slack is -0.805
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.805              -0.947 CLOCK_50 
    Info (332119):    -0.019              -0.019 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.490               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.677 CLOCK_50 
    Info (332119):    -1.000             -95.000 clock_divisor:clk_div|clk_250k 
    Info (332119):     0.347               0.000 sd_interface:sd_int|init_block:init|state.END 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 540 megabytes
    Info: Processing ended: Thu Aug 20 05:05:13 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


