library verilog;
use verilog.vl_types.all;
entity UART_IP_TB is
end UART_IP_TB;
