{"code_history": {"1": {"name": "JK Flip-Flop", "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity JK_FF is\n  port (\n    J    : in  std_logic;\n    K    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity JK_FF;\n\narchitecture Behavioral of JK_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      if J = '0' and K = '0' then\n        -- Hold state\n        state <= state;\n      elsif J = '0' and K = '1' then\n        -- Reset\n        state <= '0';\n      elsif J = '1' and K = '0' then\n        -- Set\n        state <= '1';\n      else  -- J = '1' and K = '1'\n        -- Toggle\n        state <= not state;\n      end if;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "type": "Example", "description": "A JK flip-flop is a bistable multivibrator with two inputs J and K that control the state changes.", "timestamp": "2025-04-24T01:44:54.009097", "times_used": 0}, "2": {"name": "D Flip-Flop", "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity D_FF is\n  port (\n    D    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity D_FF;\n\narchitecture Behavioral of D_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      state <= D;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "type": "Example", "description": "A D flip-flop is a digital electronic circuit used to store one bit of data.", "timestamp": "2025-04-24T01:44:54.012035", "times_used": 9}, "3": {"name": "SR Latch", "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity SR_Latch is\n  port (\n    S    : in  std_logic;\n    R    : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity SR_Latch;\n\narchitecture Behavioral of SR_Latch is\n  signal state : std_logic := '0';\nbegin\n  process (S, R)\n  begin\n    if S = '1' and R = '0' then\n      state <= '1';\n    elsif S = '0' and R = '1' then\n      state <= '0';\n    elsif S = '1' and R = '1' then\n      state <= 'X';  -- Undefined state\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "type": "Example", "description": "An SR latch (Set-Reset latch) is a bistable multivibrator with two inputs, S and R.", "timestamp": "2025-04-24T01:44:54.015046", "times_used": 3}, "4": {"name": "Simulation 2025-04-24 02:10", "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity JK_FF is\n  port (\n    J    : in  std_logic;\n    K    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity JK_FF;\n\narchitecture Behavioral of JK_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      if J = '0' and K = '0' then\n        -- Hold state\n        state <= state;\n      elsif J = '0' and K = '1' then\n        -- Reset\n        state <= '0';\n      elsif J = '1' and K = '0' then\n        -- Set\n        state <= '1';\n      else  -- J = '1' and K = '1'\n        -- Toggle\n        state <= not state;\n      end if;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "type": "Simulation", "description": "Circuit simulated with All modes (hold, set, reset, toggle) pattern", "timestamp": "2025-04-24T02:10:25.800935", "times_used": 1}, "5": {"name": "Simulation 2025-04-24 02:13", "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity D_FF is\n  port (\n    D    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity D_FF;\n\narchitecture Behavioral of D_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      state <= D;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "type": "Simulation", "description": "Circuit simulated with All modes (hold, set, reset, toggle) pattern", "timestamp": "2025-04-24T02:13:20.805359", "times_used": 1}, "6": {"name": "Simulation 2025-04-24 02:14", "code": "library IEEE;\nuse IEEE.STD_LOGIC_1164.ALL;\n\nentity and_gate is\n  port (\n    A : in  STD_LOGIC;\n    B : in  STD_LOGIC;\n    Y : out STD_LOGIC\n  );\nend and_gate;\n\narchitecture Behavioral of and_gate is\nbegin\n  Y <= A and B;\nend Behavioral;\n", "type": "Simulation", "description": "Circuit simulated with All modes (hold, set, reset, toggle) pattern", "timestamp": "2025-04-24T02:14:41.088745", "times_used": 2}, "7": {"name": "Simulation 2025-04-24 02:18", "code": "library IEEE;\nuse IEEE.STD_LOGIC_1164.ALL;\n\nentity and_gate is\n  port (\n    A : in  STD_LOGIC;\n    B : in  STD_LOGIC;\n    Y : out STD_LOGIC\n  );\nend and_gate;\n\narchitecture Behavioral of and_gate is\nbegin\n  Y <= A and B;\nend Behavioral;\n", "type": "Simulation", "description": "Circuit simulated with All modes (hold, set, reset, toggle) pattern", "timestamp": "2025-04-24T02:18:42.794606", "times_used": 1}, "8": {"name": "Simulation 2025-04-24 02:21", "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity JK_FF is\n  port (\n    J    : in  std_logic;\n    K    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity JK_FF;\n\narchitecture Behavioral of JK_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      if J = '0' and K = '0' then\n        -- Hold state\n        state <= state;\n      elsif J = '0' and K = '1' then\n        -- Reset\n        state <= '0';\n      elsif J = '1' and K = '0' then\n        -- Set\n        state <= '1';\n      else  -- J = '1' and K = '1'\n        -- Toggle\n        state <= not state;\n      end if;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "type": "Simulation", "description": "Circuit simulated with All modes (hold, set, reset, toggle) pattern", "timestamp": "2025-04-24T02:21:26.710181", "times_used": 1}, "9": {"name": "Simulation 2025-04-24 02:21", "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity D_FF is\n  port (\n    D    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity D_FF;\n\narchitecture Behavioral of D_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      state <= D;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "type": "Simulation", "description": "Circuit simulated with All modes (hold, set, reset, toggle) pattern", "timestamp": "2025-04-24T02:21:43.171354", "times_used": 1}, "10": {"name": "Simulation 2025-04-24 02:22", "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity SR_Latch is\n  port (\n    S    : in  std_logic;\n    R    : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity SR_Latch;\n\narchitecture Behavioral of SR_Latch is\n  signal state : std_logic := '0';\nbegin\n  process (S, R)\n  begin\n    if S = '1' and R = '0' then\n      state <= '1';\n    elsif S = '0' and R = '1' then\n      state <= '0';\n    elsif S = '1' and R = '1' then\n      state <= 'X';  -- Undefined state\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "type": "Simulation", "description": "Circuit simulated with All modes (hold, set, reset, toggle) pattern", "timestamp": "2025-04-24T02:22:01.037582", "times_used": 1}, "11": {"name": "Simulation 2025-04-24 02:39", "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity JK_FF is\n  port (\n    J    : in  std_logic;\n    K    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity JK_FF;\n\narchitecture Behavioral of JK_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      if J = '0' and K = '0' then\n        -- Hold state\n        state <= state;\n      elsif J = '0' and K = '1' then\n        -- Reset\n        state <= '0';\n      elsif J = '1' and K = '0' then\n        -- Set\n        state <= '1';\n      else  -- J = '1' and K = '1'\n        -- Toggle\n        state <= not state;\n      end if;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "type": "Simulation", "description": "Circuit simulated with All modes (hold, set, reset, toggle) pattern", "timestamp": "2025-04-24T02:39:02.520583", "times_used": 1}, "12": {"name": "Simulation 2025-04-24 02:48", "code": "library IEEE;\nuse IEEE.STD_LOGIC_1164.ALL;\n\nentity jk_ff is\n  Port (\n    J     : in  std_logic;\n    K     : in  std_logic;\n    CLK   : in  std_logic;\n    RESET : in  std_logic;\n    Q     : out std_logic;\n    Qbar  : out std_logic\n  );\nend jk_ff;\n\narchitecture Behavioral of jk_ff is\n  signal qtemp, qbartemp : std_logic := '0';\nbegin\n  Q    <= qtemp;\n  Qbar <= qbartemp;\n\n  process(CLK, RESET)\n  begin\n    if RESET = '1' then\n      qtemp     <= '0';\n      qbartemp  <= '1';\n    elsif rising_edge(CLK) then\n      if (J = '0' and K = '0') then\n        null;\n      elsif (J = '0' and K = '1') then\n        qtemp    <= '0';\n        qbartemp <= '1';\n      elsif (J = '1' and K = '0') then\n        qtemp    <= '1';\n        qbartemp <= '0';\n      else\n        qtemp    <= not qtemp;\n        qbartemp <= not qbartemp;\n      end if;\n    end if;\n  end process;\nend Behavioral;\n", "type": "Simulation", "description": "Circuit simulated with All modes (hold, set, reset, toggle) pattern", "timestamp": "2025-04-24T02:48:12.355887", "times_used": 1}, "13": {"name": "Simulation 2025-04-26 05:24", "code": "library ieee;\nuse ieee.std_logic_1164.all;\nuse ieee.std_logic_arith.all;\nuse ieee.std_logic_unsigned.all;\n\nentity JK_FlipFlop is\n    port (\n        J       : in  std_logic;  -- Input J\n        K       : in  std_logic;  -- Input K\n        CLK     : in  std_logic;  -- Clock signal\n        Q       : out std_logic;  -- Output Q\n        Q_bar   : out std_logic   -- Complement of Q\n    );\nend JK_FlipFlop;\n\narchitecture Behavioral of JK_FlipFlop is\n    signal Q_internal : std_logic := '0'; -- Internal signal for Q\nbegin\n    process (CLK)\n    begin\n        if rising_edge(CLK) then\n            case (J & K) is\n                when \"00\" => \n                    -- No change\n                    Q_internal <= Q_internal;\n                when \"01\" => \n                    -- Reset\n                    Q_internal <= '0';\n                when \"10\" => \n                    -- Set\n                    Q_internal <= '1';\n                when \"11\" => \n                    -- Toggle\n                    Q_internal <= not Q_internal;\n                when others =>\n                    -- Default case (should not occur)\n                    Q_internal <= Q_internal;\n            end case;\n        end if;\n    end process;\n\n    -- Assign internal signal to outputs\n    Q <= Q_internal;\n    Q_bar <= not Q_internal;\n\nend Behavioral;", "type": "Simulation", "description": "Circuit simulated with All modes (hold, set, reset, toggle) pattern", "timestamp": "2025-04-26T05:24:52.534731", "times_used": 1}, "14": {"name": "Simulation 2025-04-26 05:25", "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity JK_FF is\n  port (\n    J    : in  std_logic;\n    K    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity JK_FF;\n\narchitecture Behavioral of JK_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      if J = '0' and K = '0' then\n        -- Hold state\n        state <= state;\n      elsif J = '0' and K = '1' then\n        -- Reset\n        state <= '0';\n      elsif J = '1' and K = '0' then\n        -- Set\n        state <= '1';\n      else  -- J = '1' and K = '1'\n        -- Toggle\n        state <= not state;\n      end if;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "type": "Simulation", "description": "Circuit simulated with All modes (hold, set, reset, toggle) pattern", "timestamp": "2025-04-26T05:25:06.158401", "times_used": 2}, "15": {"name": "Simulation 2025-05-06 01:59", "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity t_ff_async_sr is\n  port (\n    T     : in  std_logic;  -- toggle input\n    SET   : in  std_logic;  -- async set, Q\u2192'1'\n    RESET : in  std_logic;  -- async reset, Q\u2192'0'\n    CLK   : in  std_logic;  -- clock\n    Q     : out std_logic   -- output\n  );\nend entity;\n\narchitecture behavioral of t_ff_async_sr is\n  signal q_int : std_logic := '0';\nbegin\n  process (SET, RESET, CLK)\n  begin\n    if RESET = '1' then\n      q_int <= '0';\n    elsif SET = '1' then\n      q_int <= '1';\n    elsif rising_edge(CLK) then\n      if T = '1' then\n        q_int <= not q_int;\n      end if;\n    end if;\n  end process;\n\n  Q <= q_int;\nend architecture;\n", "type": "Simulation", "description": "Circuit simulated with All modes (hold, set, reset, toggle) pattern", "timestamp": "2025-05-06T01:59:00.063301", "times_used": 2}}, "preferences": {"1": {"dark_mode": true, "auto_save": false, "clock_frequency": 100, "simulation_time": 100, "last_updated": "2025-04-24T01:44:15.111055"}}, "simulation_results": {"1": {"code_id": 2, "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity D_FF is\n  port (\n    D    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity D_FF;\n\narchitecture Behavioral of D_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      state <= D;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-04-24T01:51:25.948226"}, "2": {"code_id": 2, "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity D_FF is\n  port (\n    D    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity D_FF;\n\narchitecture Behavioral of D_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      state <= D;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-04-24T01:57:55.711670"}, "3": {"code_id": 4, "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity JK_FF is\n  port (\n    J    : in  std_logic;\n    K    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity JK_FF;\n\narchitecture Behavioral of JK_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      if J = '0' and K = '0' then\n        -- Hold state\n        state <= state;\n      elsif J = '0' and K = '1' then\n        -- Reset\n        state <= '0';\n      elsif J = '1' and K = '0' then\n        -- Set\n        state <= '1';\n      else  -- J = '1' and K = '1'\n        -- Toggle\n        state <= not state;\n      end if;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-04-24T02:10:25.805169"}, "4": {"code_id": 5, "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity D_FF is\n  port (\n    D    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity D_FF;\n\narchitecture Behavioral of D_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      state <= D;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-04-24T02:13:20.815657"}, "5": {"code_id": 3, "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity SR_Latch is\n  port (\n    S    : in  std_logic;\n    R    : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity SR_Latch;\n\narchitecture Behavioral of SR_Latch is\n  signal state : std_logic := '0';\nbegin\n  process (S, R)\n  begin\n    if S = '1' and R = '0' then\n      state <= '1';\n    elsif S = '0' and R = '1' then\n      state <= '0';\n    elsif S = '1' and R = '1' then\n      state <= 'X';  -- Undefined state\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-04-24T02:13:42.878552"}, "6": {"code_id": 6, "code": "library IEEE;\nuse IEEE.STD_LOGIC_1164.ALL;\n\nentity and_gate is\n  port (\n    A : in  STD_LOGIC;\n    B : in  STD_LOGIC;\n    Y : out STD_LOGIC\n  );\nend and_gate;\n\narchitecture Behavioral of and_gate is\nbegin\n  Y <= A and B;\nend Behavioral;\n", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-04-24T02:14:41.095008"}, "7": {"code_id": 6, "code": "library IEEE;\nuse IEEE.STD_LOGIC_1164.ALL;\n\nentity and_gate is\n  port (\n    A : in  STD_LOGIC;\n    B : in  STD_LOGIC;\n    Y : out STD_LOGIC\n  );\nend and_gate;\n\narchitecture Behavioral of and_gate is\nbegin\n  Y <= A and B;\nend Behavioral;\n", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-04-24T02:15:24.507181"}, "8": {"code_id": 7, "code": "library IEEE;\nuse IEEE.STD_LOGIC_1164.ALL;\n\nentity and_gate is\n  port (\n    A : in  STD_LOGIC;\n    B : in  STD_LOGIC;\n    Y : out STD_LOGIC\n  );\nend and_gate;\n\narchitecture Behavioral of and_gate is\nbegin\n  Y <= A and B;\nend Behavioral;\n", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-04-24T02:18:42.799734"}, "9": {"code_id": 8, "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity JK_FF is\n  port (\n    J    : in  std_logic;\n    K    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity JK_FF;\n\narchitecture Behavioral of JK_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      if J = '0' and K = '0' then\n        -- Hold state\n        state <= state;\n      elsif J = '0' and K = '1' then\n        -- Reset\n        state <= '0';\n      elsif J = '1' and K = '0' then\n        -- Set\n        state <= '1';\n      else  -- J = '1' and K = '1'\n        -- Toggle\n        state <= not state;\n      end if;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-04-24T02:21:26.721498"}, "10": {"code_id": 9, "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity D_FF is\n  port (\n    D    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity D_FF;\n\narchitecture Behavioral of D_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      state <= D;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-04-24T02:21:43.182086"}, "11": {"code_id": 10, "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity SR_Latch is\n  port (\n    S    : in  std_logic;\n    R    : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity SR_Latch;\n\narchitecture Behavioral of SR_Latch is\n  signal state : std_logic := '0';\nbegin\n  process (S, R)\n  begin\n    if S = '1' and R = '0' then\n      state <= '1';\n    elsif S = '0' and R = '1' then\n      state <= '0';\n    elsif S = '1' and R = '1' then\n      state <= 'X';  -- Undefined state\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-04-24T02:22:01.041635"}, "12": {"code_id": 11, "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity JK_FF is\n  port (\n    J    : in  std_logic;\n    K    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity JK_FF;\n\narchitecture Behavioral of JK_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      if J = '0' and K = '0' then\n        -- Hold state\n        state <= state;\n      elsif J = '0' and K = '1' then\n        -- Reset\n        state <= '0';\n      elsif J = '1' and K = '0' then\n        -- Set\n        state <= '1';\n      else  -- J = '1' and K = '1'\n        -- Toggle\n        state <= not state;\n      end if;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-04-24T02:39:02.525511"}, "13": {"code_id": 12, "code": "library IEEE;\nuse IEEE.STD_LOGIC_1164.ALL;\n\nentity jk_ff is\n  Port (\n    J     : in  std_logic;\n    K     : in  std_logic;\n    CLK   : in  std_logic;\n    RESET : in  std_logic;\n    Q     : out std_logic;\n    Qbar  : out std_logic\n  );\nend jk_ff;\n\narchitecture Behavioral of jk_ff is\n  signal qtemp, qbartemp : std_logic := '0';\nbegin\n  Q    <= qtemp;\n  Qbar <= qbartemp;\n\n  process(CLK, RESET)\n  begin\n    if RESET = '1' then\n      qtemp     <= '0';\n      qbartemp  <= '1';\n    elsif rising_edge(CLK) then\n      if (J = '0' and K = '0') then\n        null;\n      elsif (J = '0' and K = '1') then\n        qtemp    <= '0';\n        qbartemp <= '1';\n      elsif (J = '1' and K = '0') then\n        qtemp    <= '1';\n        qbartemp <= '0';\n      else\n        qtemp    <= not qtemp;\n        qbartemp <= not qbartemp;\n      end if;\n    end if;\n  end process;\nend Behavioral;\n", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-04-24T02:48:12.368853"}, "14": {"code_id": 13, "code": "library ieee;\nuse ieee.std_logic_1164.all;\nuse ieee.std_logic_arith.all;\nuse ieee.std_logic_unsigned.all;\n\nentity JK_FlipFlop is\n    port (\n        J       : in  std_logic;  -- Input J\n        K       : in  std_logic;  -- Input K\n        CLK     : in  std_logic;  -- Clock signal\n        Q       : out std_logic;  -- Output Q\n        Q_bar   : out std_logic   -- Complement of Q\n    );\nend JK_FlipFlop;\n\narchitecture Behavioral of JK_FlipFlop is\n    signal Q_internal : std_logic := '0'; -- Internal signal for Q\nbegin\n    process (CLK)\n    begin\n        if rising_edge(CLK) then\n            case (J & K) is\n                when \"00\" => \n                    -- No change\n                    Q_internal <= Q_internal;\n                when \"01\" => \n                    -- Reset\n                    Q_internal <= '0';\n                when \"10\" => \n                    -- Set\n                    Q_internal <= '1';\n                when \"11\" => \n                    -- Toggle\n                    Q_internal <= not Q_internal;\n                when others =>\n                    -- Default case (should not occur)\n                    Q_internal <= Q_internal;\n            end case;\n        end if;\n    end process;\n\n    -- Assign internal signal to outputs\n    Q <= Q_internal;\n    Q_bar <= not Q_internal;\n\nend Behavioral;", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-04-26T05:24:52.546106"}, "15": {"code_id": 14, "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity JK_FF is\n  port (\n    J    : in  std_logic;\n    K    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity JK_FF;\n\narchitecture Behavioral of JK_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      if J = '0' and K = '0' then\n        -- Hold state\n        state <= state;\n      elsif J = '0' and K = '1' then\n        -- Reset\n        state <= '0';\n      elsif J = '1' and K = '0' then\n        -- Set\n        state <= '1';\n      else  -- J = '1' and K = '1'\n        -- Toggle\n        state <= not state;\n      end if;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-04-26T05:25:06.170312"}, "16": {"code_id": 14, "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity JK_FF is\n  port (\n    J    : in  std_logic;\n    K    : in  std_logic;\n    Clk  : in  std_logic;\n    Q    : out std_logic;\n    Qbar : out std_logic\n  );\nend entity JK_FF;\n\narchitecture Behavioral of JK_FF is\n  signal state : std_logic := '0';\nbegin\n  process (Clk)\n  begin\n    if rising_edge(Clk) then\n      if J = '0' and K = '0' then\n        -- Hold state\n        state <= state;\n      elsif J = '0' and K = '1' then\n        -- Reset\n        state <= '0';\n      elsif J = '1' and K = '0' then\n        -- Set\n        state <= '1';\n      else  -- J = '1' and K = '1'\n        -- Toggle\n        state <= not state;\n      end if;\n    end if;\n  end process;\n\n  Q    <= state;\n  Qbar <= not state;\nend architecture Behavioral;", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-04-26T05:25:25.243095"}, "17": {"code_id": 15, "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity t_ff_async_sr is\n  port (\n    T     : in  std_logic;  -- toggle input\n    SET   : in  std_logic;  -- async set, Q\u2192'1'\n    RESET : in  std_logic;  -- async reset, Q\u2192'0'\n    CLK   : in  std_logic;  -- clock\n    Q     : out std_logic   -- output\n  );\nend entity;\n\narchitecture behavioral of t_ff_async_sr is\n  signal q_int : std_logic := '0';\nbegin\n  process (SET, RESET, CLK)\n  begin\n    if RESET = '1' then\n      q_int <= '0';\n    elsif SET = '1' then\n      q_int <= '1';\n    elsif rising_edge(CLK) then\n      if T = '1' then\n        q_int <= not q_int;\n      end if;\n    end if;\n  end process;\n\n  Q <= q_int;\nend architecture;\n", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-05-06T01:59:00.076903"}, "18": {"code_id": 15, "code": "library ieee;\nuse ieee.std_logic_1164.all;\n\nentity t_ff_async_sr is\n  port (\n    T     : in  std_logic;  -- toggle input\n    SET   : in  std_logic;  -- async set, Q\u2192'1'\n    RESET : in  std_logic;  -- async reset, Q\u2192'0'\n    CLK   : in  std_logic;  -- clock\n    Q     : out std_logic   -- output\n  );\nend entity;\n\narchitecture behavioral of t_ff_async_sr is\n  signal q_int : std_logic := '0';\nbegin\n  process (SET, RESET, CLK)\n  begin\n    if RESET = '1' then\n      q_int <= '0';\n    elsif SET = '1' then\n      q_int <= '1';\n    elsif rising_edge(CLK) then\n      if T = '1' then\n        q_int <= not q_int;\n      end if;\n    end if;\n  end process;\n\n  Q <= q_int;\nend architecture;\n", "simulation_data": {"Clk": ["0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1", "0", "1"], "J": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "K": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1"], "Q": ["0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0"], "Qbar": ["1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1"], "Time": [0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95]}, "simulation_params": {"clock_frequency": 100, "simulation_time": 100, "num_cycles": 96, "test_pattern": "All modes (hold, set, reset, toggle)"}, "timestamp": "2025-05-06T01:59:12.153432"}}, "error_logs": {}}