# Ответы на теорию
* [1-18  вопросы](#1-18)
* [19-36 вопросы](#19-36)
* [37-54 вопросы](#37-54)
* [55-72 вопросы](#55-72)
* [73-88 вопросы](#73-88)

***

## 1-18


## 19-36


## 37-54

### 40.Регистры. Регистры памяти (параллельные регистры), УГО. Структурная схема (на D – триггерах). 
Лекция 4, стр. 3

Регистры памяти - простейший вид регистров. Их назначение - хранить двоичную информацию небольшого объема в течение короткого промежутка времени. Эти регистры представляют собой, как правило, набор синхронных триггеров , каждый из которых хранит один разряд двоичного числа. Ввод (запись, загрузка) и вывод (считывание) информации производится одновременно во всех разрядах параллельным кодом. Запись обеспечивается тактовым импульсом. С приходом очередного тактового импульса происходит обновление записанной информации.	Сигналы на выходах триггеров характеризуют выходную информацию. Считывание может производиться в прямом или в инверсном коде (в последнем случае - с инверсных выходов). Регистры памяти (хранения) представляют собой, по существу, наборы триггеров с независимыми информационными входами и общим тактовым входом. 
В параллельных регистрах каждый из триггеров имеет свой независимый информационный вход (D) и свой независимый информационный выход. Тактовые входы (С) всех триггеров соединены между собой. В результате параллельный регистр представляет собой многоразрядный, многовходовый триггер. Основой регистра памяти, как правило, являются D-триггеры, которые на своих выходах повторяют значения сигналов на входах. При логическом сигнале 1, на входе синхронизации, осуществляется параллельный ввод входной информации в регистр.
Параллельные регистры, в свою очередь, делятся на две группы:
- Регистры, срабатывающие по фронту управляющего сигнала С (или тактируемые регистры).
- Регистры, срабатывающие по уровню управляющего сигнала С (или стробируемые регистры).

### 41.Сдвигающие регистры. Регистр сдвига вправо на D-триггерах. Временные диаграммы работы.
Лекция_4_ЦС-м1.pdf
В сдвигающих регистрах используются только двухступенчатые триггеры или триггеры с динамическим управлением. Это гарантирует сдвиг информации на один разряд по каждому импульсу синхронизации. Регистры сдвига могут сдвигать информацию вправо, влево или в обоих направлениях (тогда регистр называется реверсивным). При каждом сдвиге в сторону старших разрядов двоичное число оказывается умноженным на два, а при сдвиге в сторону младших разрядов происходит деление на два. Простейший регистр сдвига осуществляет сдвиг только в одном направлении, которое указывается стрелкой в символе выполняемой регистром функции. Если регистр сдвигает слева направо, то символ выполняемой функции выглядит следующим образом: RG>. Если же регистр сдвигает справа налево, то символ функции выглядит так: RG<. 
Регистр сдвига - это регистр с последовательным приёмом и последовательной выдачей информации. Данный регистр имеет один информационный вход и один выход. Все операции в данном регистре осуществляются по сигналу стробирования на входе С (то есть регистр сдвига синхронный). Регистр сдвига, как правило, имеет разрядность, кратную 8 Входом регистра сдвига является вход первого разряда, выходом - выход последнего разряда. Таким образом, состояние выхода регистра сдвига отображает состояние входа, бывшее за n (n - разрядность регистра) тактов сигнала стробирования С до текущего момента времени.
Основное назначение данного регистра - регистр задержки. Информация со входа появляется на выходе с временной задержкой на n периодов сигнала стробирования.
(Временные диаграммы в презентации)

### 42.Сдвигающие регистры. Регистр сдвига влево на D-триггерах. Временные диаграммы работы.
Лекция_4_ЦС-м1.pdf
В сдвигающих регистрах используются только двухступенчатые триггеры или триггеры с динамическим управлением. Это гарантирует сдвиг информации на один разряд по каждому импульсу синхронизации. Регистры сдвига могут сдвигать информацию вправо, влево или в обоих направлениях (тогда регистр называется реверсивным). При каждом сдвиге в сторону старших разрядов двоичное число оказывается умноженным на два, а при сдвиге в сторону младших разрядов происходит деление на два. Простейший регистр сдвига осуществляет сдвиг только в одном направлении, которое указывается стрелкой в символе выполняемой регистром функции. Если регистр сдвигает слева направо, то символ выполняемой функции выглядит следующим образом: RG>. Если же регистр сдвигает справа налево, то символ функции выглядит так: RG<.
На рисунке выше представлен сдвигающий влево регистр. В исходном состоянии на выходах всех триггеров логический сигнал «0». При подаче логического сигнала «1» младшего разряда числа на вход 4-го триггера он запоминается в нем в момент действия положительного перепада тактового импульса. Состояние же остальных триггеров не меняется, так как на их входах были логические сигналы «0». Во время второго тактового импульса на входе четвертого триггера действует логический сигнал «0», на входе третьего триггера — логический сигнал «1», на входе второго и первого — логические сигналы «0». Эти сигналы запоминаются триггерами, на входе которых они действовали, т. е. осуществляется сдвиг единицы влево, и т. д. Таким образом, за четыре такта осуществляется последовательный ввод, со сдвигом влево, в регистр 4-разрядного двоичного числа.
(Временные диаграммы в презентации)

### 43.Сдвигающие регистры. Реверсивный регистр на D-триггерах.
Лекция_4_ЦС-м1.pdf
В сдвигающих регистрах используются только двухступенчатые триггеры или триггеры с динамическим управлением. Это гарантирует сдвиг информации на один разряд по каждому импульсу синхронизации. Регистры сдвига могут сдвигать информацию вправо, влево или в обоих направлениях (тогда регистр называется реверсивным). При каждом сдвиге в сторону старших разрядов двоичное число оказывается умноженным на два, а при сдвиге в сторону младших разрядов происходит деление на два. Простейший регистр сдвига осуществляет сдвиг только в одном направлении, которое указывается стрелкой в символе выполняемой регистром функции. Если регистр сдвигает слева направо, то символ выполняемой функции выглядит следующим образом: RG>. Если же регистр сдвигает справа налево, то символ функции выглядит так: RG<.
Для построения последовательного реверсивного регистра, в котором код числа может сдвигаться как влево, так и вправо, необходимо между триггерами регистра включить устройства управления направлением сдвига. Эти устройства в зависимости от значения управляющих сигналов «сдвиг вправо» и «сдвиг влево» должны переключать входы D каждого триггера регистра либо к выходам предыдущего, либо к выходам последующего триггера. Роль коммутатора выполняет элемент 2И-ИЛИ. В практических схемах для упрощения процесса управления режимами направления сдвига вместо двух сигналов «сдвиг вправо» и «сдвиг влево», используется только один из этих сигналов.Второй сигнал формируется через инвертор.
(Временные диаграммы в презентации)

### 44.Регистры. Регистры последовательного приближения. УГО. Алгоритм работы.
Лекция_4_ЦС-м1.pdf
Регистр - это цифровое устройство, предназначенное для хранения n-разрядных двоичных слов и выполнения над ними логических преобразований. Регистры имеют регулярную структуру и состоят из цепочки триггеров, для управления которыми используется схема. Регистр представляет собой совокупность триггеров, число которых соответствует числу разрядов в слове, и вспомогательных схем для выполнения операций. Элементарное действие микрооперацией. Регистры могут выполнять следующие микрооперации:
     1. прием слова;
     2. передача слова;
     3. логические сдвиги;
     4. преобразование из последовательного кода в параллельный, и наоборот;
     5. начальная установка или сброс.
В отличие от запоминающего устройства регистр осуществляет кратковременное хранение информации. Регистры образуют сверхоперативное запоминающее устройство (КЭШ-память) процессоров.
Регистр последовательного приближения (РПП) реализует метод «взвешивания» и используется для построения аналого-цифровых преобразователей последовательного приближения.
Регистр последовательного приближения имеет следующие входы: С – вход общей синхронизации; – вход старта преобразования; – инверсный вход результатов сравнения (то есть перед выполнением сравнения сигнал со входа инвертируется). Выходы Q0-Q11 содержат результат работы РПП. Выход QCC предназначен для сигнализации о конце преобразования. Алгоритм работы РПП. Для нормальной работы РПП на входе С должен присутствовать периодический сигнал стробирования.
1.Начало преобразования происходит при появлении активного сигнала на входе. Длительность сигнала на входе не менее двух активных сигналов на входе С. При активном сигнале происходит подготовка РПП к работе (в частности, устанавливаются в лог.1 все выходы Q), при снятии сигнала начинается преобразование.
2.Процесс преобразования синхронен с активным сигналом на входе С (то есть все шаги преобразования совпадают с передним фронтом сигнала С).
3.При первом сигнале стробирования после снятия сигнала , РПП сбрасывает в лог.0 состояние выхода Q11.
4.На следующем шаге РПП проводит анализ состояния входа результатов сравнения. При лог.0 на входе , лог.0 на выходе Q11 остаётся, при лог.1 – выход Q11 устанавливается в лог.1. Одновременно выход Q10 сбрасывается в лог.0.
5.При следующем стробирующем сигнале на входе С, анализ состояния входа проводится для выхода Q10, а лог.0 подаётся на следующий, более младший выход Q9.
6.Процесс анализа состояния входа с принятием решения о состоянии соответствующего выхода продолжается последовательно для всех выходов Q, от старшего к младшему.
7.После принятия решения о состоянии самого младшего выхода (Q0) процесс преобразования заканчивается. Факт окончания преобразования подтверждается сбросом в лог.0 выхода QCC. Как уже говорилось, основное же назначение регистра РПП – построение аналого-цифровых преобразователей (АЦП). Одна из возможных схем АЦП приведена на рисунке ниже.

Основное назначение регистра РПП – построение аналого-цифровых преобразователей (АЦП). Одна из возможных схем АЦП приведена на рисунке ниже. К выходам Q0–Q11 микросхемы подключен цифро-аналоговый преобразователь (ЦАП) DA1, старший разряд – 12, младший – 1 Компаратор DA2 сравнивает выходное напряжение ЦАП и преобразуемое в код входное напряжение. Работа АЦП. Тактовый импульс 0 устанавливает, как уже указывалось, выход 12 микросхемы DD1 в лог. 0, остальные выходы – в лог. 1 В результате на вход ЦАП подается код 0111...1, на его выходе.
(Временные диаграммы в презентации)

### 48.Делители частоты. Делитель частоты с коэффициентом деления N=5. Таблица состояний, структурная схема, временные диаграммы. 
Лекция 3, стр. 17 и стр. 19-20

Делитель частоты — устройство, которое при подаче на его вход периодической последовательности импульсов формирует на выходе такую же последовательность, но имеющую частоту повторения импульсов, в некоторое число раз меньшую, чем частота импульсов входной последовательности.
Отличие делителей частоты от счетчиков состоит в следующем. В счетчике каждая комбинация состояний триггеров определяет в некоторой системе счисления число импульсов, поступивших к данному моменту времени. В делителе частоты последовательность состояний может быть выбрана произвольной, важно лишь обеспечить заданный период цикла N. Последовательность состояний выбирается из соображений обеспечения при заданном N наибольшей простоты межтриггерных связей. Эти связи должны выполняться непосредственным соединением выходов одних триггеров со входами других без логических элементов. Счетчик, имеющий то же значение N, может исполнять роль делителя частоты, однако следует иметь в виду, что такое решение будет неэкономичным.
Рассмотрим схемы делителей частоты с различными коэффициентами деления N = 5.

### 52.Счетчики. Асинхронный вычитающий счетчик. Схема, таблица состояний, временные диаграммы(на примере последовательного 4-х разрядного вычитающего счетчика на D-триггерах). 
Лекция 3, стр. 2 и стр. 4

Счетчиком называют цифровое устройство, предназначенное для подсчета числа импульсов. В процессе работы счетчик последовательно изменяет свое состояние в определенном порядке. Длина списка разрешенных состояний счетчика называется модулем счета Кс. Одно из возможных состояний счетчика принимается за начальное. Если счетчик начал счет от начального состояния, то каждый импульс, кратный модулю счета Кс, снова устанавливает счетчик в начальное состояние, а на выходе счетчика появляется сигнал переноса Р (или займа Z).
Последовательность внутренних состояний счетчика можно кодировать различными способами. Чаще всего используют двоичное (двоичные счетчики) или двоично-десятичное (декадные счетчики) кодирование. Кроме этого находят применение счетчики с одинарным кодированием, когда состояние счетчика представлено местом расположения одной-единственной единицы или одного-единственного нуля (кольцевые счетчики), и унитарное кодирование, когда состояние счетчика представлено числом единиц или нулей (счетчики Джонсона).
Если коды расположены в возрастающем порядке, то счетчик называют суммирующим (Up-counter). Cуммирующий вход помечают символом «+1». Счетчики, у которых коды расположены в убывающем порядке, называют вычитающими (Down-counter). Вычитающий вход помечают символом «-1». Счетчики, у которых направление перебора кода может изменяться, называют реверсивными (Up/Down counter).
Счетчики и делители подразделяются на асинхронные и синхронные. 
Асинхронные счётчики обладают минимальным быстродействием. При изменении состояния многих триггеров в счётчике эти триггеры меняют  состояния  последовательно.  В  результате  счётчик  перебирает  во  время переключения все в этом случае возможные состояния.
Подобные счётчики удобны тем, что легко реализуются с любой разрядностью на отдельных D-триггерах или двухступенчатых или на JK-триггерах. Рассмотрим некоторые возможные схемные решения на D-триггерах.




## 55-72


## 73-88
 
* [73 вопрос](#73)
* [74 вопрос](#74)
* [75 вопрос](#75)
* [76 вопрос](#76)
* [77 вопрос](#77)
* [78 вопрос](#78)
* [79 вопрос](#79)
 

### 73
Лекция_9_ЦС.pptx
Назначение, состав и структура АЛУ.
Все основные операции по преобразованию данных в ЗВМ производятся в операционных блоках, которые в большинстве случаев называются арифметическо- 
логическим устройством(АЛУ). Набор операций, выполняемых АЛУ универсальных ЭВМ, должен быть функционально полным, т.е., обеспечивать реализацию любого
вычислительного алгоритма. И хотя функциональную полноту можно обеспечить очень узким набором операций, число различных операций, выполняемых в АЛУ, обычно
составляет от нескольких десятков до нескольких сотен. Это обеспечивает сокращение длины программ и повышение быстродействия ЭВМ в целом.
Как правило, в любом АЛУ предусмотрена возможность выполнения четырех основных арифетических операций, нескольких логических операций, а также сдвигов.
Набор операций АЛУ является одной из основных его характеристик. Так как АЛУ является законченным в функциональном отношении устройством, то
на него распространяются общие закономерности технических систем. Поэтому в составе АЛУ в общем случае можно выделить четыре группы узлов, соответствующих основным системным процессам:
* хранения,
* передачи,
* преобразования,
* управления.

### 74
К узлам хранения в АЛУ относятся:
регистры, обеспечивающие хранение операндов, промежуточных и окончательных результатов;
триггеры, позволяющие хранить различные признаки результатов или какие-либо вспомогательные биты.
В некоторых случаях регистры АЛУ образуют блок регистровой памяти, а триггеры (называемые также флажками) объединяются в регистр состояния.
шины, соединяющие отдельные блоки АЛУ;
* блоки вентилей (схем И) и мультиплексоры, обеспечивающие выполнение
передачи по выбранному направлению и в нужный момент времени.
К группе узлов преобразования могут относиться:
* сумматоры, выполняющие в ряде случаев несколько различных микроопераций;
* схемы выполнения логических операций, иногда совмещаемые с сумматорами;
* схемы коррекции, например, для операций десятичной арифметики;
* схемы сдвига (сдвигатели);
* преобразователи кодов, служащие для получения обратных или дополнительныхкодов;
* счетчики, используемые для вспомогательных преобразований и для подсчета числа циклов в циклических операциях.
К узлам управления можно отнести:
* блок управления АЛУ (если таковой имеется отдельно);
* дешифраторы управляющих сигналов (кодов);
* схемы формирования логических условий (признаков), используемых организации ветвлений в микропрограммах выполнения операций.

### 75
АЛУ. Типовая структурная схема АЛУ, назначение элементов. - 4 СЛАЙД 9 ЛЕКЦИЯ

### 76
Запоминающие устройства (ЗУ). Классификация полупроводниковых ЗУ.
Адресные ЗУ. - ЛЕКЦИЯ 12 СЛАЙД 6

### 77

### 78

### 79
Вопрос 79:
Лекция 12 страницы 9-14
Дополнительно
Лекция 14 с 1-3
Лекция 15 с 1-3

### 80

### 81
Лекция 14.
слайды 3-7, 15-17

### 82
Лекция 14
14 слайд
+ из инета:
Запоминающий элемент (ЗЭ) статического ОЗУ. Схема ЗЭ на МДП транзисторах, принцип работы.
Лекция 14. В статических ОЗУ запоминающий элемент может хранить записанную информацию неограниченно долго (при наличии питающего напряжения).
Роль запоминающего элемента в статическом ОЗУ исполняет триггер. Такой триггер представляет собой схему с двумя устойчивыми состояниями, обычно со­стоящую из четырех или шести транзисторов. Схема с четырьмя транзи­сторами обеспечивает большую емкость микросхемы, а, следовательно, меньшую стоимость, однако у такой схемы большой ток утечки, когда информация просто хранится. Также триггер на четырех транзисторах более чувствителен к воздей­ствию внешних источников излучения, которые могут стать причиной потери ин­формации. Наличие двух дополнительных транзисторов позволяет в какой-то мере компенсировать упомянутые недостатки схемы на четырех транзисторах, но, главное — увеличить быстродействие памяти.
![Иллюстрация к 82](https://github.com/Alexsun8/5sem/raw/main/Схемотехника/иллюстрации/83img1.png)

### 83

### 84

### 85

### 86
лекция 14 на странице 7 изображена структура 2DM

### 87

### 88
