TimeQuest Timing Analyzer report for custom_trigger
Wed May 11 15:45:46 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'counter[1]~reg0'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'counter[1]~reg0'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Minimum Pulse Width: 'counter[1]~reg0'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'counter[1]~reg0'
 27. Fast Model Setup: 'CLOCK_50'
 28. Fast Model Hold: 'counter[1]~reg0'
 29. Fast Model Hold: 'CLOCK_50'
 30. Fast Model Minimum Pulse Width: 'counter[1]~reg0'
 31. Fast Model Minimum Pulse Width: 'CLOCK_50'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; custom_trigger                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                           ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Clock Name      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets             ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; CLOCK_50        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }        ;
; counter[1]~reg0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter[1]~reg0 } ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+


+--------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                  ;
+------------+-----------------+-----------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note                    ;
+------------+-----------------+-----------------+-------------------------+
; 70.18 MHz  ; 26.66 MHz       ; counter[1]~reg0 ; limit due to hold check ;
; 300.75 MHz ; 300.75 MHz      ; CLOCK_50        ;                         ;
+------------+-----------------+-----------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow Model Setup Summary                  ;
+-----------------+---------+---------------+
; Clock           ; Slack   ; End Point TNS ;
+-----------------+---------+---------------+
; counter[1]~reg0 ; -18.665 ; -127.717      ;
; CLOCK_50        ; -2.325  ; -26.882       ;
+-----------------+---------+---------------+


+-------------------------------------------+
; Slow Model Hold Summary                   ;
+-----------------+---------+---------------+
; Clock           ; Slack   ; End Point TNS ;
+-----------------+---------+---------------+
; counter[1]~reg0 ; -18.756 ; -252.129      ;
; CLOCK_50        ; -2.180  ; -14.039       ;
+-----------------+---------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------+
; Slow Model Minimum Pulse Width Summary   ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; counter[1]~reg0 ; -5.210 ; -3062.596     ;
; CLOCK_50        ; -1.631 ; -26.071       ;
+-----------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'counter[1]~reg0'                                                                                    ;
+---------+-----------------+---------------+-----------------+-----------------+--------------+------------+------------+
; Slack   ; From Node       ; To Node       ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------+---------------+-----------------+-----------------+--------------+------------+------------+
; -18.665 ; counter[5]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.362     ; 35.370     ;
; -18.584 ; counter[6]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.362     ; 35.289     ;
; -18.511 ; counter[7]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.362     ; 35.216     ;
; -18.371 ; counter[5]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.355     ; 35.089     ;
; -18.290 ; counter[6]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.355     ; 35.008     ;
; -18.217 ; counter[7]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.355     ; 34.935     ;
; -18.165 ; counter[5]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.406     ; 34.886     ;
; -18.160 ; counter[5]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.367     ; 35.370     ;
; -18.160 ; counter[5]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.407     ; 34.883     ;
; -18.121 ; counter[5]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.409     ; 34.882     ;
; -18.118 ; counter[5]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.403     ; 34.875     ;
; -18.117 ; counter[5]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.404     ; 34.884     ;
; -18.084 ; counter[6]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.406     ; 34.805     ;
; -18.079 ; counter[6]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.367     ; 35.289     ;
; -18.079 ; counter[6]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.407     ; 34.802     ;
; -18.040 ; counter[6]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.409     ; 34.801     ;
; -18.037 ; counter[6]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.403     ; 34.794     ;
; -18.036 ; counter[6]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.404     ; 34.803     ;
; -18.011 ; counter[7]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.406     ; 34.732     ;
; -18.006 ; counter[7]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.367     ; 35.216     ;
; -18.006 ; counter[7]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.407     ; 34.729     ;
; -17.967 ; counter[7]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.409     ; 34.728     ;
; -17.964 ; counter[7]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.403     ; 34.721     ;
; -17.963 ; counter[7]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.404     ; 34.730     ;
; -17.866 ; counter[5]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.360     ; 35.089     ;
; -17.785 ; counter[6]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.360     ; 35.008     ;
; -17.712 ; counter[7]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.360     ; 34.935     ;
; -17.676 ; counter[4]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.362     ; 34.381     ;
; -17.660 ; counter[5]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.411     ; 34.886     ;
; -17.655 ; counter[5]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.412     ; 34.883     ;
; -17.616 ; counter[5]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.414     ; 34.882     ;
; -17.613 ; counter[5]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.408     ; 34.875     ;
; -17.612 ; counter[5]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.409     ; 34.884     ;
; -17.579 ; counter[6]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.411     ; 34.805     ;
; -17.574 ; counter[6]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.412     ; 34.802     ;
; -17.535 ; counter[6]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.414     ; 34.801     ;
; -17.532 ; counter[6]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.408     ; 34.794     ;
; -17.531 ; counter[6]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.409     ; 34.803     ;
; -17.506 ; counter[7]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.411     ; 34.732     ;
; -17.501 ; counter[7]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.412     ; 34.729     ;
; -17.462 ; counter[7]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.414     ; 34.728     ;
; -17.459 ; counter[7]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.408     ; 34.721     ;
; -17.458 ; counter[7]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.409     ; 34.730     ;
; -17.382 ; counter[4]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.355     ; 34.100     ;
; -17.216 ; counter[3]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.362     ; 33.921     ;
; -17.176 ; counter[4]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.406     ; 33.897     ;
; -17.171 ; counter[4]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.367     ; 34.381     ;
; -17.171 ; counter[4]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.407     ; 33.894     ;
; -17.132 ; counter[4]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.409     ; 33.893     ;
; -17.129 ; counter[4]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.403     ; 33.886     ;
; -17.128 ; counter[4]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.404     ; 33.895     ;
; -16.995 ; counter[2]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.362     ; 33.700     ;
; -16.922 ; counter[3]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.355     ; 33.640     ;
; -16.877 ; counter[4]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.360     ; 34.100     ;
; -16.716 ; counter[3]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.406     ; 33.437     ;
; -16.711 ; counter[3]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.367     ; 33.921     ;
; -16.711 ; counter[3]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.407     ; 33.434     ;
; -16.701 ; counter[2]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.355     ; 33.419     ;
; -16.672 ; counter[3]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.409     ; 33.433     ;
; -16.671 ; counter[4]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.411     ; 33.897     ;
; -16.669 ; counter[3]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.403     ; 33.426     ;
; -16.668 ; counter[3]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.404     ; 33.435     ;
; -16.666 ; counter[4]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.412     ; 33.894     ;
; -16.627 ; counter[4]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.414     ; 33.893     ;
; -16.624 ; counter[4]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.408     ; 33.886     ;
; -16.623 ; counter[4]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.409     ; 33.895     ;
; -16.495 ; counter[2]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.406     ; 33.216     ;
; -16.490 ; counter[2]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.367     ; 33.700     ;
; -16.490 ; counter[2]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.407     ; 33.213     ;
; -16.451 ; counter[2]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.409     ; 33.212     ;
; -16.448 ; counter[2]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.403     ; 33.205     ;
; -16.447 ; counter[2]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 17.404     ; 33.214     ;
; -16.417 ; counter[3]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.360     ; 33.640     ;
; -16.211 ; counter[3]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.411     ; 33.437     ;
; -16.206 ; counter[3]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.412     ; 33.434     ;
; -16.196 ; counter[2]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.360     ; 33.419     ;
; -16.167 ; counter[3]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.414     ; 33.433     ;
; -16.164 ; counter[3]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.408     ; 33.426     ;
; -16.163 ; counter[3]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.409     ; 33.435     ;
; -15.990 ; counter[2]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.411     ; 33.216     ;
; -15.985 ; counter[2]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.412     ; 33.213     ;
; -15.946 ; counter[2]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.414     ; 33.212     ;
; -15.943 ; counter[2]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.408     ; 33.205     ;
; -15.942 ; counter[2]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 17.409     ; 33.214     ;
; -6.625  ; counter[1]~reg0 ; HEX1[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 20.669     ; 26.914     ;
; -6.620  ; counter[1]~reg0 ; HEX1[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 20.674     ; 26.914     ;
; -6.331  ; counter[1]~reg0 ; HEX1[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 20.662     ; 26.633     ;
; -6.326  ; counter[1]~reg0 ; HEX1[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 20.667     ; 26.633     ;
; -6.125  ; counter[1]~reg0 ; HEX1[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 20.713     ; 26.430     ;
; -6.125  ; counter[1]~reg0 ; HEX1[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 1.000        ; 20.669     ; 26.914     ;
; -6.120  ; counter[1]~reg0 ; HEX1[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 1.000        ; 20.674     ; 26.914     ;
; -6.120  ; counter[1]~reg0 ; HEX1[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 20.718     ; 26.430     ;
; -6.120  ; counter[1]~reg0 ; HEX1[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 20.714     ; 26.427     ;
; -6.115  ; counter[1]~reg0 ; HEX1[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 20.719     ; 26.427     ;
; -6.081  ; counter[1]~reg0 ; HEX1[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 20.716     ; 26.426     ;
; -6.078  ; counter[1]~reg0 ; HEX1[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 20.710     ; 26.419     ;
; -6.077  ; counter[1]~reg0 ; HEX1[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 20.711     ; 26.428     ;
; -6.076  ; counter[1]~reg0 ; HEX1[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 20.721     ; 26.426     ;
; -6.073  ; counter[1]~reg0 ; HEX1[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 20.715     ; 26.419     ;
; -6.072  ; counter[1]~reg0 ; HEX1[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 20.716     ; 26.428     ;
+---------+-----------------+---------------+-----------------+-----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.325 ; custom_register[1]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.367      ;
; -2.293 ; custom_register[3]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.335      ;
; -2.178 ; custom_register[0]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.220      ;
; -2.177 ; custom_register[8]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.219      ;
; -2.146 ; custom_register[6]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.188      ;
; -2.144 ; flag~reg0               ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.186      ;
; -2.117 ; custom_register[4]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.159      ;
; -2.088 ; custom_register[2]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.130      ;
; -1.873 ; custom_register[1]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.368      ;
; -1.873 ; custom_register[1]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.368      ;
; -1.873 ; custom_register[1]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.368      ;
; -1.873 ; custom_register[1]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.368      ;
; -1.873 ; custom_register[1]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.368      ;
; -1.873 ; custom_register[1]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.368      ;
; -1.841 ; custom_register[3]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.336      ;
; -1.841 ; custom_register[3]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.336      ;
; -1.841 ; custom_register[3]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.336      ;
; -1.841 ; custom_register[3]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.336      ;
; -1.841 ; custom_register[3]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.336      ;
; -1.841 ; custom_register[3]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.336      ;
; -1.795 ; custom_register[5]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.837      ;
; -1.726 ; custom_register[0]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.221      ;
; -1.726 ; custom_register[0]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.221      ;
; -1.726 ; custom_register[0]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.221      ;
; -1.726 ; custom_register[0]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.221      ;
; -1.726 ; custom_register[0]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.221      ;
; -1.726 ; custom_register[0]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.221      ;
; -1.725 ; custom_register[8]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.220      ;
; -1.725 ; custom_register[8]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.220      ;
; -1.725 ; custom_register[8]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.220      ;
; -1.725 ; custom_register[8]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.220      ;
; -1.725 ; custom_register[8]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.220      ;
; -1.725 ; custom_register[8]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.220      ;
; -1.694 ; custom_register[6]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.189      ;
; -1.694 ; custom_register[6]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.189      ;
; -1.694 ; custom_register[6]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.189      ;
; -1.694 ; custom_register[6]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.189      ;
; -1.694 ; custom_register[6]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.189      ;
; -1.694 ; custom_register[6]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.189      ;
; -1.692 ; flag~reg0               ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.187      ;
; -1.692 ; flag~reg0               ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.187      ;
; -1.692 ; flag~reg0               ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.187      ;
; -1.692 ; flag~reg0               ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.187      ;
; -1.692 ; flag~reg0               ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.187      ;
; -1.692 ; flag~reg0               ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.187      ;
; -1.665 ; custom_register[4]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.160      ;
; -1.665 ; custom_register[4]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.160      ;
; -1.665 ; custom_register[4]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.160      ;
; -1.665 ; custom_register[4]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.160      ;
; -1.665 ; custom_register[4]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.160      ;
; -1.665 ; custom_register[4]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.160      ;
; -1.636 ; custom_register[2]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.131      ;
; -1.636 ; custom_register[2]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.131      ;
; -1.636 ; custom_register[2]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.131      ;
; -1.636 ; custom_register[2]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.131      ;
; -1.636 ; custom_register[2]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.131      ;
; -1.636 ; custom_register[2]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 3.131      ;
; -1.621 ; custom_register[1]~reg0 ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.659      ;
; -1.617 ; custom_register[1]~reg0 ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.655      ;
; -1.606 ; custom_register[7]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 2.648      ;
; -1.589 ; custom_register[3]~reg0 ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.627      ;
; -1.585 ; custom_register[3]~reg0 ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.623      ;
; -1.474 ; custom_register[0]~reg0 ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.512      ;
; -1.473 ; custom_register[8]~reg0 ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.511      ;
; -1.470 ; custom_register[0]~reg0 ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.508      ;
; -1.469 ; custom_register[8]~reg0 ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.507      ;
; -1.442 ; custom_register[6]~reg0 ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.480      ;
; -1.440 ; flag~reg0               ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.478      ;
; -1.438 ; custom_register[6]~reg0 ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.476      ;
; -1.436 ; flag~reg0               ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.474      ;
; -1.413 ; custom_register[4]~reg0 ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.451      ;
; -1.409 ; custom_register[4]~reg0 ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.447      ;
; -1.384 ; custom_register[2]~reg0 ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.422      ;
; -1.380 ; custom_register[2]~reg0 ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.418      ;
; -1.343 ; custom_register[5]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 2.838      ;
; -1.343 ; custom_register[5]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 2.838      ;
; -1.343 ; custom_register[5]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 2.838      ;
; -1.343 ; custom_register[5]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 2.838      ;
; -1.343 ; custom_register[5]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 2.838      ;
; -1.343 ; custom_register[5]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 2.838      ;
; -1.154 ; custom_register[7]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 2.649      ;
; -1.154 ; custom_register[7]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 2.649      ;
; -1.154 ; custom_register[7]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 2.649      ;
; -1.154 ; custom_register[7]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 2.649      ;
; -1.154 ; custom_register[7]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 2.649      ;
; -1.154 ; custom_register[7]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 2.649      ;
; -1.115 ; counter[0]~reg0         ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 2.610      ;
; -1.091 ; custom_register[5]~reg0 ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.129      ;
; -1.090 ; custom_register[6]~reg0 ; custom_register[7]~reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.128      ;
; -1.087 ; custom_register[5]~reg0 ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.125      ;
; -1.035 ; counter[0]~reg0         ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.457      ; 2.530      ;
; -1.027 ; counter[2]~reg0         ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.065      ;
; -1.009 ; counter[5]~reg0         ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.047      ;
; -0.999 ; flag~reg0               ; custom_register[0]~reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.037      ;
; -0.999 ; flag~reg0               ; custom_register[1]~reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.037      ;
; -0.999 ; flag~reg0               ; custom_register[2]~reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.037      ;
; -0.999 ; flag~reg0               ; custom_register[3]~reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.037      ;
; -0.999 ; flag~reg0               ; custom_register[4]~reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.037      ;
; -0.999 ; flag~reg0               ; custom_register[5]~reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.037      ;
; -0.999 ; flag~reg0               ; custom_register[6]~reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.037      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'counter[1]~reg0'                                                                                     ;
+---------+-----------------+---------------+-----------------+-----------------+--------------+------------+------------+
; Slack   ; From Node       ; To Node       ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------+---------------+-----------------+-----------------+--------------+------------+------------+
; -18.756 ; counter[1]~reg0 ; HEX1[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 26.425     ; 7.946      ;
; -18.755 ; counter[1]~reg0 ; HEX1[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 26.431     ; 7.953      ;
; -18.752 ; counter[1]~reg0 ; HEX1[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 26.429     ; 7.954      ;
; -18.748 ; counter[1]~reg0 ; HEX1[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 26.426     ; 7.955      ;
; -18.748 ; counter[1]~reg0 ; HEX1[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 26.428     ; 7.957      ;
; -18.720 ; counter[1]~reg0 ; HEX1[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 26.389     ; 7.946      ;
; -18.719 ; counter[1]~reg0 ; HEX1[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 26.395     ; 7.953      ;
; -18.716 ; counter[1]~reg0 ; HEX1[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 26.393     ; 7.954      ;
; -18.712 ; counter[1]~reg0 ; HEX1[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 26.390     ; 7.955      ;
; -18.712 ; counter[1]~reg0 ; HEX1[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 26.392     ; 7.957      ;
; -18.494 ; counter[1]~reg0 ; HEX1[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 26.377     ; 8.160      ;
; -18.458 ; counter[1]~reg0 ; HEX1[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 26.341     ; 8.160      ;
; -18.256 ; counter[1]~reg0 ; HEX1[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 26.425     ; 7.946      ;
; -18.255 ; counter[1]~reg0 ; HEX1[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 26.431     ; 7.953      ;
; -18.252 ; counter[1]~reg0 ; HEX1[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 26.429     ; 7.954      ;
; -18.248 ; counter[1]~reg0 ; HEX1[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 26.426     ; 7.955      ;
; -18.248 ; counter[1]~reg0 ; HEX1[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 26.428     ; 7.957      ;
; -18.220 ; counter[1]~reg0 ; HEX1[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 26.384     ; 8.441      ;
; -18.220 ; counter[1]~reg0 ; HEX1[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 26.389     ; 7.946      ;
; -18.219 ; counter[1]~reg0 ; HEX1[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 26.395     ; 7.953      ;
; -18.216 ; counter[1]~reg0 ; HEX1[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 26.393     ; 7.954      ;
; -18.212 ; counter[1]~reg0 ; HEX1[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 26.390     ; 7.955      ;
; -18.212 ; counter[1]~reg0 ; HEX1[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 26.392     ; 7.957      ;
; -18.184 ; counter[1]~reg0 ; HEX1[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 26.348     ; 8.441      ;
; -17.994 ; counter[1]~reg0 ; HEX1[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 26.377     ; 8.160      ;
; -17.958 ; counter[1]~reg0 ; HEX1[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 26.341     ; 8.160      ;
; -17.720 ; counter[1]~reg0 ; HEX1[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 26.384     ; 8.441      ;
; -17.684 ; counter[1]~reg0 ; HEX1[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 26.348     ; 8.441      ;
; -17.536 ; counter[1]~reg0 ; HEX0[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 24.630     ; 7.371      ;
; -17.528 ; counter[1]~reg0 ; HEX0[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 24.632     ; 7.381      ;
; -17.338 ; counter[1]~reg0 ; HEX0[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 24.633     ; 7.572      ;
; -17.333 ; counter[1]~reg0 ; HEX0[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 24.632     ; 7.576      ;
; -17.332 ; counter[1]~reg0 ; HEX0[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 24.632     ; 7.577      ;
; -17.295 ; counter[1]~reg0 ; HEX0[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 24.632     ; 7.614      ;
; -17.294 ; counter[1]~reg0 ; HEX0[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 24.632     ; 7.615      ;
; -17.166 ; counter[0]~reg0 ; HEX0[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 21.320     ; 4.154      ;
; -17.164 ; counter[0]~reg0 ; HEX0[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 21.322     ; 4.158      ;
; -17.126 ; counter[0]~reg0 ; HEX0[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; -0.500       ; 21.780     ; 4.154      ;
; -17.124 ; counter[0]~reg0 ; HEX0[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; -0.500       ; 21.782     ; 4.158      ;
; -17.076 ; counter[1]~reg0 ; HEX0[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 24.170     ; 7.371      ;
; -17.068 ; counter[1]~reg0 ; HEX0[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 24.172     ; 7.381      ;
; -17.062 ; counter[0]~reg0 ; HEX0[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 21.322     ; 4.260      ;
; -17.036 ; counter[1]~reg0 ; HEX0[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 24.630     ; 7.371      ;
; -17.028 ; counter[1]~reg0 ; HEX0[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 24.632     ; 7.381      ;
; -17.022 ; counter[0]~reg0 ; HEX0[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; -0.500       ; 21.782     ; 4.260      ;
; -16.976 ; counter[0]~reg0 ; HEX0[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 21.323     ; 4.347      ;
; -16.971 ; counter[0]~reg0 ; HEX0[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 21.322     ; 4.351      ;
; -16.936 ; counter[0]~reg0 ; HEX0[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; -0.500       ; 21.783     ; 4.347      ;
; -16.931 ; counter[0]~reg0 ; HEX0[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; -0.500       ; 21.782     ; 4.351      ;
; -16.927 ; counter[0]~reg0 ; HEX0[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 21.322     ; 4.395      ;
; -16.926 ; counter[0]~reg0 ; HEX0[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 21.322     ; 4.396      ;
; -16.887 ; counter[0]~reg0 ; HEX0[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; -0.500       ; 21.782     ; 4.395      ;
; -16.886 ; counter[0]~reg0 ; HEX0[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; -0.500       ; 21.782     ; 4.396      ;
; -16.878 ; counter[1]~reg0 ; HEX0[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 24.173     ; 7.572      ;
; -16.873 ; counter[1]~reg0 ; HEX0[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 24.172     ; 7.576      ;
; -16.872 ; counter[1]~reg0 ; HEX0[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 24.172     ; 7.577      ;
; -16.838 ; counter[1]~reg0 ; HEX0[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 24.633     ; 7.572      ;
; -16.835 ; counter[1]~reg0 ; HEX0[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 24.172     ; 7.614      ;
; -16.834 ; counter[1]~reg0 ; HEX0[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 24.172     ; 7.615      ;
; -16.833 ; counter[1]~reg0 ; HEX0[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 24.632     ; 7.576      ;
; -16.832 ; counter[1]~reg0 ; HEX0[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 24.632     ; 7.577      ;
; -16.795 ; counter[1]~reg0 ; HEX0[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 24.632     ; 7.614      ;
; -16.794 ; counter[1]~reg0 ; HEX0[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 24.632     ; 7.615      ;
; -16.576 ; counter[1]~reg0 ; HEX0[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 24.170     ; 7.371      ;
; -16.568 ; counter[1]~reg0 ; HEX0[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 24.172     ; 7.381      ;
; -16.378 ; counter[1]~reg0 ; HEX0[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 24.173     ; 7.572      ;
; -16.373 ; counter[1]~reg0 ; HEX0[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 24.172     ; 7.576      ;
; -16.372 ; counter[1]~reg0 ; HEX0[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 24.172     ; 7.577      ;
; -16.335 ; counter[1]~reg0 ; HEX0[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 24.172     ; 7.614      ;
; -16.334 ; counter[1]~reg0 ; HEX0[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 24.172     ; 7.615      ;
; -9.395  ; counter[5]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.118     ; 13.723     ;
; -9.394  ; counter[5]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.124     ; 13.730     ;
; -9.391  ; counter[5]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.122     ; 13.731     ;
; -9.387  ; counter[5]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.119     ; 13.732     ;
; -9.387  ; counter[5]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.121     ; 13.734     ;
; -9.190  ; counter[6]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.118     ; 13.928     ;
; -9.189  ; counter[6]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.124     ; 13.935     ;
; -9.186  ; counter[6]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.122     ; 13.936     ;
; -9.182  ; counter[6]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.119     ; 13.937     ;
; -9.182  ; counter[6]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.121     ; 13.939     ;
; -9.133  ; counter[5]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.070     ; 13.937     ;
; -9.014  ; counter[3]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.118     ; 14.104     ;
; -9.013  ; counter[3]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.124     ; 14.111     ;
; -9.010  ; counter[4]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.118     ; 14.108     ;
; -9.010  ; counter[3]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.122     ; 14.112     ;
; -9.009  ; counter[4]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.124     ; 14.115     ;
; -9.006  ; counter[4]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.122     ; 14.116     ;
; -9.006  ; counter[3]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.119     ; 14.113     ;
; -9.006  ; counter[3]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.121     ; 14.115     ;
; -9.002  ; counter[4]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.119     ; 14.117     ;
; -9.002  ; counter[4]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.121     ; 14.119     ;
; -8.987  ; counter[7]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.118     ; 14.131     ;
; -8.986  ; counter[7]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.124     ; 14.138     ;
; -8.983  ; counter[7]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.122     ; 14.139     ;
; -8.979  ; counter[7]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.119     ; 14.140     ;
; -8.979  ; counter[7]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.121     ; 14.142     ;
; -8.928  ; counter[6]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.070     ; 14.142     ;
; -8.859  ; counter[5]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 23.077     ; 14.218     ;
; -8.859  ; counter[5]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; -0.500       ; 23.082     ; 13.723     ;
; -8.858  ; counter[5]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; -0.500       ; 23.088     ; 13.730     ;
+---------+-----------------+---------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                         ;
+--------+-------------------------+-------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------+-------------+--------------+------------+------------+
; -2.180 ; counter[1]~reg0         ; counter[2]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; 0.000        ; 3.307      ; 1.690      ;
; -2.159 ; counter[1]~reg0         ; counter[1]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; 0.000        ; 2.854      ; 1.258      ;
; -2.100 ; counter[1]~reg0         ; counter[3]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; 0.000        ; 3.307      ; 1.770      ;
; -2.020 ; counter[1]~reg0         ; counter[4]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; 0.000        ; 3.307      ; 1.850      ;
; -1.940 ; counter[1]~reg0         ; counter[5]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; 0.000        ; 3.307      ; 1.930      ;
; -1.860 ; counter[1]~reg0         ; counter[6]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; 0.000        ; 3.307      ; 2.010      ;
; -1.780 ; counter[1]~reg0         ; counter[7]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; 0.000        ; 3.307      ; 2.090      ;
; -1.680 ; counter[1]~reg0         ; counter[2]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; -0.500       ; 3.307      ; 1.690      ;
; -1.659 ; counter[1]~reg0         ; counter[1]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; -0.500       ; 2.854      ; 1.258      ;
; -1.600 ; counter[1]~reg0         ; counter[3]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; -0.500       ; 3.307      ; 1.770      ;
; -1.520 ; counter[1]~reg0         ; counter[4]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; -0.500       ; 3.307      ; 1.850      ;
; -1.440 ; counter[1]~reg0         ; counter[5]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; -0.500       ; 3.307      ; 1.930      ;
; -1.360 ; counter[1]~reg0         ; counter[6]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; -0.500       ; 3.307      ; 2.010      ;
; -1.280 ; counter[1]~reg0         ; counter[7]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; -0.500       ; 3.307      ; 2.090      ;
; 0.445  ; flag~reg0               ; flag~reg0               ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; counter[0]~reg0         ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; is_even~reg0            ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.630  ; custom_register[0]~reg0 ; custom_register[1]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.916      ;
; 0.640  ; custom_register[3]~reg0 ; custom_register[4]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.926      ;
; 0.782  ; custom_register[4]~reg0 ; custom_register[5]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.858  ; custom_register[2]~reg0 ; custom_register[3]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.144      ;
; 0.972  ; counter[3]~reg0         ; counter[3]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.998  ; custom_register[7]~reg0 ; custom_register[8]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.284      ;
; 1.005  ; custom_register[8]~reg0 ; custom_register[9]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.291      ;
; 1.014  ; custom_register[5]~reg0 ; custom_register[6]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.300      ;
; 1.026  ; counter[2]~reg0         ; counter[2]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.312      ;
; 1.027  ; counter[4]~reg0         ; counter[4]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.313      ;
; 1.028  ; custom_register[1]~reg0 ; custom_register[2]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.314      ;
; 1.248  ; counter[5]~reg0         ; counter[5]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.534      ;
; 1.254  ; counter[6]~reg0         ; counter[6]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.540      ;
; 1.404  ; counter[3]~reg0         ; counter[4]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.690      ;
; 1.459  ; counter[2]~reg0         ; counter[3]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.745      ;
; 1.460  ; counter[4]~reg0         ; counter[5]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.746      ;
; 1.467  ; counter[0]~reg0         ; counter[2]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.210      ;
; 1.484  ; counter[3]~reg0         ; counter[5]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.770      ;
; 1.489  ; counter[0]~reg0         ; counter[1]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.004      ; 1.779      ;
; 1.539  ; counter[2]~reg0         ; counter[4]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.825      ;
; 1.540  ; counter[4]~reg0         ; counter[6]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.826      ;
; 1.547  ; counter[0]~reg0         ; counter[3]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.290      ;
; 1.553  ; counter[7]~reg0         ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.839      ;
; 1.564  ; counter[3]~reg0         ; counter[6]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.850      ;
; 1.619  ; counter[2]~reg0         ; counter[5]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.905      ;
; 1.620  ; counter[4]~reg0         ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.906      ;
; 1.627  ; counter[0]~reg0         ; counter[4]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.370      ;
; 1.644  ; counter[3]~reg0         ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.930      ;
; 1.650  ; custom_register[7]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.936      ;
; 1.654  ; custom_register[7]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.940      ;
; 1.681  ; counter[5]~reg0         ; counter[6]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.967      ;
; 1.686  ; flag~reg0               ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.972      ;
; 1.687  ; counter[6]~reg0         ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.973      ;
; 1.699  ; counter[2]~reg0         ; counter[6]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.985      ;
; 1.707  ; counter[0]~reg0         ; counter[5]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.450      ;
; 1.751  ; flag~reg0               ; custom_register[0]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.037      ;
; 1.751  ; flag~reg0               ; custom_register[1]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.037      ;
; 1.751  ; flag~reg0               ; custom_register[2]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.037      ;
; 1.751  ; flag~reg0               ; custom_register[3]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.037      ;
; 1.751  ; flag~reg0               ; custom_register[4]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.037      ;
; 1.751  ; flag~reg0               ; custom_register[5]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.037      ;
; 1.751  ; flag~reg0               ; custom_register[6]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.037      ;
; 1.751  ; flag~reg0               ; custom_register[7]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.037      ;
; 1.751  ; flag~reg0               ; custom_register[8]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.037      ;
; 1.751  ; flag~reg0               ; custom_register[9]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.037      ;
; 1.761  ; counter[5]~reg0         ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.047      ;
; 1.779  ; counter[2]~reg0         ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.065      ;
; 1.787  ; counter[0]~reg0         ; counter[6]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.530      ;
; 1.839  ; custom_register[5]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.125      ;
; 1.842  ; custom_register[6]~reg0 ; custom_register[7]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.128      ;
; 1.843  ; custom_register[5]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.129      ;
; 1.867  ; counter[0]~reg0         ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.610      ;
; 1.906  ; custom_register[7]~reg0 ; counter[2]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.649      ;
; 1.906  ; custom_register[7]~reg0 ; counter[3]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.649      ;
; 1.906  ; custom_register[7]~reg0 ; counter[4]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.649      ;
; 1.906  ; custom_register[7]~reg0 ; counter[5]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.649      ;
; 1.906  ; custom_register[7]~reg0 ; counter[6]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.649      ;
; 1.906  ; custom_register[7]~reg0 ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.649      ;
; 2.095  ; custom_register[5]~reg0 ; counter[2]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.838      ;
; 2.095  ; custom_register[5]~reg0 ; counter[3]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.838      ;
; 2.095  ; custom_register[5]~reg0 ; counter[4]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.838      ;
; 2.095  ; custom_register[5]~reg0 ; counter[5]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.838      ;
; 2.095  ; custom_register[5]~reg0 ; counter[6]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.838      ;
; 2.095  ; custom_register[5]~reg0 ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 2.838      ;
; 2.132  ; custom_register[2]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.418      ;
; 2.136  ; custom_register[2]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.422      ;
; 2.161  ; custom_register[4]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.447      ;
; 2.165  ; custom_register[4]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.451      ;
; 2.188  ; flag~reg0               ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.474      ;
; 2.190  ; custom_register[6]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.476      ;
; 2.194  ; custom_register[6]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.480      ;
; 2.221  ; custom_register[8]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.507      ;
; 2.222  ; custom_register[0]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.508      ;
; 2.225  ; custom_register[8]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.511      ;
; 2.226  ; custom_register[0]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.512      ;
; 2.337  ; custom_register[3]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.623      ;
; 2.341  ; custom_register[3]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.627      ;
; 2.358  ; custom_register[7]~reg0 ; counter[1]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.004      ; 2.648      ;
; 2.369  ; custom_register[1]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.655      ;
; 2.373  ; custom_register[1]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 2.659      ;
; 2.388  ; custom_register[2]~reg0 ; counter[2]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 3.131      ;
; 2.388  ; custom_register[2]~reg0 ; counter[3]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 3.131      ;
; 2.388  ; custom_register[2]~reg0 ; counter[4]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.457      ; 3.131      ;
+--------+-------------------------+-------------------------+-----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'counter[1]~reg0'                                                                                                                 ;
+--------+--------------+----------------+------------------+-----------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------------+-----------------+------------+------------------------------------------------------------------------+
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[0]$latch                                                          ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[0]$latch                                                          ;
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[0]$latch|datac                                                    ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[0]$latch|datac                                                    ;
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[1]$latch                                                          ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[1]$latch                                                          ;
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[1]$latch|datac                                                    ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[1]$latch|datac                                                    ;
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[2]$latch                                                          ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[2]$latch                                                          ;
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[2]$latch|datac                                                    ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[2]$latch|datac                                                    ;
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[3]$latch                                                          ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[3]$latch                                                          ;
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[3]$latch|datac                                                    ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[3]$latch|datac                                                    ;
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[4]$latch                                                          ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[4]$latch                                                          ;
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[4]$latch|datac                                                    ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[4]$latch|datac                                                    ;
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[5]$latch                                                          ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[5]$latch                                                          ;
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[5]$latch|datac                                                    ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[5]$latch|datac                                                    ;
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[6]$latch                                                          ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[6]$latch                                                          ;
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[6]$latch|datac                                                    ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[6]$latch|datac                                                    ;
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Mux0~0clkctrl|inclk[0]                                                 ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Mux0~0clkctrl|inclk[0]                                                 ;
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Mux0~0clkctrl|outclk                                                   ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Mux0~0clkctrl|outclk                                                   ;
; -5.210 ; -5.210       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Mux0~0|combout                                                         ;
; -5.210 ; -5.210       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Mux0~0|combout                                                         ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[0]$latch                                                          ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[0]$latch                                                          ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[0]$latch|datac                                                    ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[0]$latch|datac                                                    ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[1]$latch                                                          ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[1]$latch                                                          ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[1]$latch|datac                                                    ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[1]$latch|datac                                                    ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[2]$latch                                                          ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[2]$latch                                                          ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[2]$latch|datac                                                    ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[2]$latch|datac                                                    ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[3]$latch                                                          ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[3]$latch                                                          ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[3]$latch|datac                                                    ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[3]$latch|datac                                                    ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[4]$latch                                                          ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[4]$latch                                                          ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[4]$latch|datac                                                    ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[4]$latch|datac                                                    ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[5]$latch                                                          ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[5]$latch                                                          ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[5]$latch|datac                                                    ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[5]$latch|datac                                                    ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[6]$latch                                                          ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[6]$latch                                                          ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[6]$latch|datac                                                    ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[6]$latch|datac                                                    ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Mux0~0clkctrl|inclk[0]                                                 ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Mux0~0clkctrl|inclk[0]                                                 ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Mux0~0clkctrl|outclk                                                   ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Mux0~0clkctrl|outclk                                                   ;
; -5.179 ; -5.179       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Mux0~0|combout                                                         ;
; -5.179 ; -5.179       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Mux0~0|combout                                                         ;
; -4.944 ; -4.944       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|cout    ;
; -4.944 ; -4.944       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|cout    ;
; -4.944 ; -4.944       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[5]~8|cin     ;
; -4.944 ; -4.944       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[5]~8|cin     ;
; -4.944 ; -4.944       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[5]~8|combout ;
; -4.944 ; -4.944       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[5]~8|combout ;
; -4.944 ; -4.944       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Mux0~0|datad                                                           ;
; -4.944 ; -4.944       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Mux0~0|datad                                                           ;
; -4.903 ; -4.903       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|cout    ;
; -4.903 ; -4.903       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|cout    ;
; -4.903 ; -4.903       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[5]~8|cin     ;
; -4.903 ; -4.903       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[5]~8|cin     ;
; -4.903 ; -4.903       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[5]~8|combout ;
; -4.903 ; -4.903       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[5]~8|combout ;
; -4.903 ; -4.903       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Mux0~0|datad                                                           ;
; -4.903 ; -4.903       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Mux0~0|datad                                                           ;
; -4.664 ; -4.664       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|StageOut[148]~96|combout           ;
; -4.664 ; -4.664       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|StageOut[148]~96|combout           ;
; -4.664 ; -4.664       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|dataa   ;
; -4.664 ; -4.664       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|dataa   ;
; -4.648 ; -4.648       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[3]~4|cout    ;
; -4.648 ; -4.648       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[3]~4|cout    ;
; -4.648 ; -4.648       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|cin     ;
; -4.648 ; -4.648       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|cin     ;
; -4.633 ; -4.633       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|StageOut[148]~96|combout           ;
; -4.633 ; -4.633       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|StageOut[148]~96|combout           ;
; -4.633 ; -4.633       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|dataa   ;
; -4.633 ; -4.633       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|dataa   ;
; -4.617 ; -4.617       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[3]~4|cout    ;
; -4.617 ; -4.617       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[3]~4|cout    ;
; -4.617 ; -4.617       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|cin     ;
; -4.617 ; -4.617       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|cin     ;
+--------+--------------+----------------+------------------+-----------------+------------+------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[0]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[0]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[1]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[1]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[2]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[2]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[3]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[3]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[4]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[4]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[5]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[5]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[6]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[6]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[7]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[7]~reg0             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[0]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[0]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[1]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[1]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[2]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[2]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[3]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[3]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[4]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[4]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[5]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[5]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[6]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[6]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[7]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[7]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[8]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[8]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[9]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[9]~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; flag~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; flag~reg0                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; is_even~reg0                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; is_even~reg0                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[0]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[0]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[1]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[1]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[2]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[2]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[3]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[3]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[4]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[4]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[5]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[5]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[6]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[6]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[7]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[7]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[0]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[0]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[1]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[1]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[2]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[2]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[3]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[3]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[4]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[4]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[5]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[5]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[6]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[6]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[7]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[7]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[8]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[8]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[9]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[9]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; flag~reg0|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; flag~reg0|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; is_even~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; is_even~reg0|clk            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 7.322 ; 7.322 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 7.322 ; 7.322 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 4.713 ; 4.713 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 2.653 ; 2.653 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 2.653 ; 2.653 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -4.460 ; -4.460 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -4.521 ; -4.521 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -4.460 ; -4.460 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.282  ; 0.282  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.282  ; 0.282  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; LEDG[*]             ; CLOCK_50        ; 18.223 ; 18.223 ; Rise       ; CLOCK_50        ;
;  LEDG[0]            ; CLOCK_50        ; 9.221  ; 9.221  ; Rise       ; CLOCK_50        ;
;  LEDG[2]            ; CLOCK_50        ; 13.731 ; 13.731 ; Rise       ; CLOCK_50        ;
;  LEDG[3]            ; CLOCK_50        ; 11.853 ; 11.853 ; Rise       ; CLOCK_50        ;
;  LEDG[4]            ; CLOCK_50        ; 8.977  ; 8.977  ; Rise       ; CLOCK_50        ;
;  LEDG[5]            ; CLOCK_50        ; 18.223 ; 18.223 ; Rise       ; CLOCK_50        ;
;  LEDG[6]            ; CLOCK_50        ; 17.116 ; 17.116 ; Rise       ; CLOCK_50        ;
;  LEDG[7]            ; CLOCK_50        ; 9.446  ; 9.446  ; Rise       ; CLOCK_50        ;
; LEDR[*]             ; CLOCK_50        ; 9.362  ; 9.362  ; Rise       ; CLOCK_50        ;
;  LEDR[0]            ; CLOCK_50        ; 8.947  ; 8.947  ; Rise       ; CLOCK_50        ;
;  LEDR[1]            ; CLOCK_50        ; 8.488  ; 8.488  ; Rise       ; CLOCK_50        ;
;  LEDR[2]            ; CLOCK_50        ; 9.131  ; 9.131  ; Rise       ; CLOCK_50        ;
;  LEDR[3]            ; CLOCK_50        ; 8.819  ; 8.819  ; Rise       ; CLOCK_50        ;
;  LEDR[4]            ; CLOCK_50        ; 9.202  ; 9.202  ; Rise       ; CLOCK_50        ;
;  LEDR[5]            ; CLOCK_50        ; 9.303  ; 9.303  ; Rise       ; CLOCK_50        ;
;  LEDR[6]            ; CLOCK_50        ; 9.319  ; 9.319  ; Rise       ; CLOCK_50        ;
;  LEDR[7]            ; CLOCK_50        ; 9.362  ; 9.362  ; Rise       ; CLOCK_50        ;
;  LEDR[8]            ; CLOCK_50        ; 8.465  ; 8.465  ; Rise       ; CLOCK_50        ;
;  LEDR[9]            ; CLOCK_50        ; 8.650  ; 8.650  ; Rise       ; CLOCK_50        ;
; bin[*]              ; CLOCK_50        ; 22.281 ; 22.281 ; Rise       ; CLOCK_50        ;
;  bin[0]             ; CLOCK_50        ; 9.473  ; 9.473  ; Rise       ; CLOCK_50        ;
;  bin[1]             ; CLOCK_50        ; 22.281 ; 22.281 ; Rise       ; CLOCK_50        ;
;  bin[2]             ; CLOCK_50        ; 20.871 ; 20.871 ; Rise       ; CLOCK_50        ;
;  bin[3]             ; CLOCK_50        ; 21.119 ; 21.119 ; Rise       ; CLOCK_50        ;
; counter[*]          ; CLOCK_50        ; 17.792 ; 17.792 ; Rise       ; CLOCK_50        ;
;  counter[0]         ; CLOCK_50        ; 8.796  ; 8.796  ; Rise       ; CLOCK_50        ;
;  counter[2]         ; CLOCK_50        ; 13.731 ; 13.731 ; Rise       ; CLOCK_50        ;
;  counter[3]         ; CLOCK_50        ; 11.489 ; 11.489 ; Rise       ; CLOCK_50        ;
;  counter[4]         ; CLOCK_50        ; 9.630  ; 9.630  ; Rise       ; CLOCK_50        ;
;  counter[5]         ; CLOCK_50        ; 17.761 ; 17.761 ; Rise       ; CLOCK_50        ;
;  counter[6]         ; CLOCK_50        ; 17.792 ; 17.792 ; Rise       ; CLOCK_50        ;
;  counter[7]         ; CLOCK_50        ; 10.487 ; 10.487 ; Rise       ; CLOCK_50        ;
; custom_register[*]  ; CLOCK_50        ; 10.142 ; 10.142 ; Rise       ; CLOCK_50        ;
;  custom_register[0] ; CLOCK_50        ; 8.971  ; 8.971  ; Rise       ; CLOCK_50        ;
;  custom_register[1] ; CLOCK_50        ; 8.515  ; 8.515  ; Rise       ; CLOCK_50        ;
;  custom_register[2] ; CLOCK_50        ; 9.448  ; 9.448  ; Rise       ; CLOCK_50        ;
;  custom_register[3] ; CLOCK_50        ; 10.136 ; 10.136 ; Rise       ; CLOCK_50        ;
;  custom_register[4] ; CLOCK_50        ; 9.951  ; 9.951  ; Rise       ; CLOCK_50        ;
;  custom_register[5] ; CLOCK_50        ; 10.142 ; 10.142 ; Rise       ; CLOCK_50        ;
;  custom_register[6] ; CLOCK_50        ; 9.002  ; 9.002  ; Rise       ; CLOCK_50        ;
;  custom_register[7] ; CLOCK_50        ; 8.568  ; 8.568  ; Rise       ; CLOCK_50        ;
;  custom_register[8] ; CLOCK_50        ; 8.496  ; 8.496  ; Rise       ; CLOCK_50        ;
;  custom_register[9] ; CLOCK_50        ; 8.680  ; 8.680  ; Rise       ; CLOCK_50        ;
; dec[*]              ; CLOCK_50        ; 41.901 ; 41.901 ; Rise       ; CLOCK_50        ;
;  dec[0]             ; CLOCK_50        ; 41.901 ; 41.901 ; Rise       ; CLOCK_50        ;
;  dec[1]             ; CLOCK_50        ; 39.303 ; 39.303 ; Rise       ; CLOCK_50        ;
;  dec[2]             ; CLOCK_50        ; 36.893 ; 36.893 ; Rise       ; CLOCK_50        ;
;  dec[3]             ; CLOCK_50        ; 36.867 ; 36.867 ; Rise       ; CLOCK_50        ;
; flag                ; CLOCK_50        ; 7.619  ; 7.619  ; Rise       ; CLOCK_50        ;
; is_even             ; CLOCK_50        ; 7.807  ; 7.807  ; Rise       ; CLOCK_50        ;
; HEX0[*]             ; counter[1]~reg0 ; 28.165 ; 28.165 ; Rise       ; counter[1]~reg0 ;
;  HEX0[0]            ; counter[1]~reg0 ; 28.081 ; 28.081 ; Rise       ; counter[1]~reg0 ;
;  HEX0[1]            ; counter[1]~reg0 ; 28.116 ; 28.116 ; Rise       ; counter[1]~reg0 ;
;  HEX0[2]            ; counter[1]~reg0 ; 27.883 ; 27.883 ; Rise       ; counter[1]~reg0 ;
;  HEX0[3]            ; counter[1]~reg0 ; 27.801 ; 27.801 ; Rise       ; counter[1]~reg0 ;
;  HEX0[4]            ; counter[1]~reg0 ; 28.165 ; 28.165 ; Rise       ; counter[1]~reg0 ;
;  HEX0[5]            ; counter[1]~reg0 ; 28.158 ; 28.158 ; Rise       ; counter[1]~reg0 ;
;  HEX0[6]            ; counter[1]~reg0 ; 28.156 ; 28.156 ; Rise       ; counter[1]~reg0 ;
; HEX1[*]             ; counter[1]~reg0 ; 33.371 ; 33.371 ; Rise       ; counter[1]~reg0 ;
;  HEX1[0]            ; counter[1]~reg0 ; 32.042 ; 32.042 ; Rise       ; counter[1]~reg0 ;
;  HEX1[1]            ; counter[1]~reg0 ; 31.868 ; 31.868 ; Rise       ; counter[1]~reg0 ;
;  HEX1[2]            ; counter[1]~reg0 ; 31.857 ; 31.857 ; Rise       ; counter[1]~reg0 ;
;  HEX1[3]            ; counter[1]~reg0 ; 33.371 ; 33.371 ; Rise       ; counter[1]~reg0 ;
;  HEX1[4]            ; counter[1]~reg0 ; 31.949 ; 31.949 ; Rise       ; counter[1]~reg0 ;
;  HEX1[5]            ; counter[1]~reg0 ; 31.929 ; 31.929 ; Rise       ; counter[1]~reg0 ;
;  HEX1[6]            ; counter[1]~reg0 ; 32.916 ; 32.916 ; Rise       ; counter[1]~reg0 ;
; LEDG[*]             ; counter[1]~reg0 ; 6.589  ;        ; Rise       ; counter[1]~reg0 ;
;  LEDG[1]            ; counter[1]~reg0 ; 6.589  ;        ; Rise       ; counter[1]~reg0 ;
; bin[*]              ; counter[1]~reg0 ; 10.241 ; 10.241 ; Rise       ; counter[1]~reg0 ;
;  bin[1]             ; counter[1]~reg0 ; 10.241 ; 10.241 ; Rise       ; counter[1]~reg0 ;
;  bin[2]             ; counter[1]~reg0 ; 8.831  ; 8.831  ; Rise       ; counter[1]~reg0 ;
;  bin[3]             ; counter[1]~reg0 ; 9.079  ; 9.079  ; Rise       ; counter[1]~reg0 ;
; counter[*]          ; counter[1]~reg0 ; 7.350  ;        ; Rise       ; counter[1]~reg0 ;
;  counter[1]         ; counter[1]~reg0 ; 7.350  ;        ; Rise       ; counter[1]~reg0 ;
; dec[*]              ; counter[1]~reg0 ; 29.861 ; 29.861 ; Rise       ; counter[1]~reg0 ;
;  dec[0]             ; counter[1]~reg0 ; 29.861 ; 29.861 ; Rise       ; counter[1]~reg0 ;
;  dec[1]             ; counter[1]~reg0 ; 27.263 ; 27.263 ; Rise       ; counter[1]~reg0 ;
;  dec[2]             ; counter[1]~reg0 ; 24.853 ; 24.853 ; Rise       ; counter[1]~reg0 ;
;  dec[3]             ; counter[1]~reg0 ; 24.827 ; 24.827 ; Rise       ; counter[1]~reg0 ;
; HEX0[*]             ; counter[1]~reg0 ; 28.625 ; 28.625 ; Fall       ; counter[1]~reg0 ;
;  HEX0[0]            ; counter[1]~reg0 ; 28.541 ; 28.541 ; Fall       ; counter[1]~reg0 ;
;  HEX0[1]            ; counter[1]~reg0 ; 28.576 ; 28.576 ; Fall       ; counter[1]~reg0 ;
;  HEX0[2]            ; counter[1]~reg0 ; 28.343 ; 28.343 ; Fall       ; counter[1]~reg0 ;
;  HEX0[3]            ; counter[1]~reg0 ; 28.261 ; 28.261 ; Fall       ; counter[1]~reg0 ;
;  HEX0[4]            ; counter[1]~reg0 ; 28.625 ; 28.625 ; Fall       ; counter[1]~reg0 ;
;  HEX0[5]            ; counter[1]~reg0 ; 28.618 ; 28.618 ; Fall       ; counter[1]~reg0 ;
;  HEX0[6]            ; counter[1]~reg0 ; 28.616 ; 28.616 ; Fall       ; counter[1]~reg0 ;
; HEX1[*]             ; counter[1]~reg0 ; 33.335 ; 33.335 ; Fall       ; counter[1]~reg0 ;
;  HEX1[0]            ; counter[1]~reg0 ; 32.006 ; 32.006 ; Fall       ; counter[1]~reg0 ;
;  HEX1[1]            ; counter[1]~reg0 ; 31.832 ; 31.832 ; Fall       ; counter[1]~reg0 ;
;  HEX1[2]            ; counter[1]~reg0 ; 31.821 ; 31.821 ; Fall       ; counter[1]~reg0 ;
;  HEX1[3]            ; counter[1]~reg0 ; 33.335 ; 33.335 ; Fall       ; counter[1]~reg0 ;
;  HEX1[4]            ; counter[1]~reg0 ; 31.913 ; 31.913 ; Fall       ; counter[1]~reg0 ;
;  HEX1[5]            ; counter[1]~reg0 ; 31.893 ; 31.893 ; Fall       ; counter[1]~reg0 ;
;  HEX1[6]            ; counter[1]~reg0 ; 32.880 ; 32.880 ; Fall       ; counter[1]~reg0 ;
; LEDG[*]             ; counter[1]~reg0 ;        ; 6.589  ; Fall       ; counter[1]~reg0 ;
;  LEDG[1]            ; counter[1]~reg0 ;        ; 6.589  ; Fall       ; counter[1]~reg0 ;
; bin[*]              ; counter[1]~reg0 ; 10.241 ; 10.241 ; Fall       ; counter[1]~reg0 ;
;  bin[1]             ; counter[1]~reg0 ; 10.241 ; 10.241 ; Fall       ; counter[1]~reg0 ;
;  bin[2]             ; counter[1]~reg0 ; 8.831  ; 8.831  ; Fall       ; counter[1]~reg0 ;
;  bin[3]             ; counter[1]~reg0 ; 9.079  ; 9.079  ; Fall       ; counter[1]~reg0 ;
; counter[*]          ; counter[1]~reg0 ;        ; 7.350  ; Fall       ; counter[1]~reg0 ;
;  counter[1]         ; counter[1]~reg0 ;        ; 7.350  ; Fall       ; counter[1]~reg0 ;
; dec[*]              ; counter[1]~reg0 ; 29.861 ; 29.861 ; Fall       ; counter[1]~reg0 ;
;  dec[0]             ; counter[1]~reg0 ; 29.861 ; 29.861 ; Fall       ; counter[1]~reg0 ;
;  dec[1]             ; counter[1]~reg0 ; 27.263 ; 27.263 ; Fall       ; counter[1]~reg0 ;
;  dec[2]             ; counter[1]~reg0 ; 24.853 ; 24.853 ; Fall       ; counter[1]~reg0 ;
;  dec[3]             ; counter[1]~reg0 ; 24.827 ; 24.827 ; Fall       ; counter[1]~reg0 ;
+---------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; LEDG[*]             ; CLOCK_50        ; 8.977  ; 8.977  ; Rise       ; CLOCK_50        ;
;  LEDG[0]            ; CLOCK_50        ; 9.221  ; 9.221  ; Rise       ; CLOCK_50        ;
;  LEDG[2]            ; CLOCK_50        ; 13.731 ; 13.731 ; Rise       ; CLOCK_50        ;
;  LEDG[3]            ; CLOCK_50        ; 11.853 ; 11.853 ; Rise       ; CLOCK_50        ;
;  LEDG[4]            ; CLOCK_50        ; 8.977  ; 8.977  ; Rise       ; CLOCK_50        ;
;  LEDG[5]            ; CLOCK_50        ; 18.223 ; 18.223 ; Rise       ; CLOCK_50        ;
;  LEDG[6]            ; CLOCK_50        ; 17.116 ; 17.116 ; Rise       ; CLOCK_50        ;
;  LEDG[7]            ; CLOCK_50        ; 9.446  ; 9.446  ; Rise       ; CLOCK_50        ;
; LEDR[*]             ; CLOCK_50        ; 8.465  ; 8.465  ; Rise       ; CLOCK_50        ;
;  LEDR[0]            ; CLOCK_50        ; 8.947  ; 8.947  ; Rise       ; CLOCK_50        ;
;  LEDR[1]            ; CLOCK_50        ; 8.488  ; 8.488  ; Rise       ; CLOCK_50        ;
;  LEDR[2]            ; CLOCK_50        ; 9.131  ; 9.131  ; Rise       ; CLOCK_50        ;
;  LEDR[3]            ; CLOCK_50        ; 8.819  ; 8.819  ; Rise       ; CLOCK_50        ;
;  LEDR[4]            ; CLOCK_50        ; 9.202  ; 9.202  ; Rise       ; CLOCK_50        ;
;  LEDR[5]            ; CLOCK_50        ; 9.303  ; 9.303  ; Rise       ; CLOCK_50        ;
;  LEDR[6]            ; CLOCK_50        ; 9.319  ; 9.319  ; Rise       ; CLOCK_50        ;
;  LEDR[7]            ; CLOCK_50        ; 9.362  ; 9.362  ; Rise       ; CLOCK_50        ;
;  LEDR[8]            ; CLOCK_50        ; 8.465  ; 8.465  ; Rise       ; CLOCK_50        ;
;  LEDR[9]            ; CLOCK_50        ; 8.650  ; 8.650  ; Rise       ; CLOCK_50        ;
; bin[*]              ; CLOCK_50        ; 9.473  ; 9.473  ; Rise       ; CLOCK_50        ;
;  bin[0]             ; CLOCK_50        ; 9.473  ; 9.473  ; Rise       ; CLOCK_50        ;
;  bin[1]             ; CLOCK_50        ; 18.834 ; 18.834 ; Rise       ; CLOCK_50        ;
;  bin[2]             ; CLOCK_50        ; 17.049 ; 17.049 ; Rise       ; CLOCK_50        ;
;  bin[3]             ; CLOCK_50        ; 17.623 ; 17.623 ; Rise       ; CLOCK_50        ;
; counter[*]          ; CLOCK_50        ; 8.796  ; 8.796  ; Rise       ; CLOCK_50        ;
;  counter[0]         ; CLOCK_50        ; 8.796  ; 8.796  ; Rise       ; CLOCK_50        ;
;  counter[2]         ; CLOCK_50        ; 13.731 ; 13.731 ; Rise       ; CLOCK_50        ;
;  counter[3]         ; CLOCK_50        ; 11.489 ; 11.489 ; Rise       ; CLOCK_50        ;
;  counter[4]         ; CLOCK_50        ; 9.630  ; 9.630  ; Rise       ; CLOCK_50        ;
;  counter[5]         ; CLOCK_50        ; 17.761 ; 17.761 ; Rise       ; CLOCK_50        ;
;  counter[6]         ; CLOCK_50        ; 17.792 ; 17.792 ; Rise       ; CLOCK_50        ;
;  counter[7]         ; CLOCK_50        ; 10.487 ; 10.487 ; Rise       ; CLOCK_50        ;
; custom_register[*]  ; CLOCK_50        ; 8.496  ; 8.496  ; Rise       ; CLOCK_50        ;
;  custom_register[0] ; CLOCK_50        ; 8.971  ; 8.971  ; Rise       ; CLOCK_50        ;
;  custom_register[1] ; CLOCK_50        ; 8.515  ; 8.515  ; Rise       ; CLOCK_50        ;
;  custom_register[2] ; CLOCK_50        ; 9.448  ; 9.448  ; Rise       ; CLOCK_50        ;
;  custom_register[3] ; CLOCK_50        ; 10.136 ; 10.136 ; Rise       ; CLOCK_50        ;
;  custom_register[4] ; CLOCK_50        ; 9.951  ; 9.951  ; Rise       ; CLOCK_50        ;
;  custom_register[5] ; CLOCK_50        ; 10.142 ; 10.142 ; Rise       ; CLOCK_50        ;
;  custom_register[6] ; CLOCK_50        ; 9.002  ; 9.002  ; Rise       ; CLOCK_50        ;
;  custom_register[7] ; CLOCK_50        ; 8.568  ; 8.568  ; Rise       ; CLOCK_50        ;
;  custom_register[8] ; CLOCK_50        ; 8.496  ; 8.496  ; Rise       ; CLOCK_50        ;
;  custom_register[9] ; CLOCK_50        ; 8.680  ; 8.680  ; Rise       ; CLOCK_50        ;
; dec[*]              ; CLOCK_50        ; 20.749 ; 20.749 ; Rise       ; CLOCK_50        ;
;  dec[0]             ; CLOCK_50        ; 20.749 ; 20.749 ; Rise       ; CLOCK_50        ;
;  dec[1]             ; CLOCK_50        ; 30.813 ; 30.813 ; Rise       ; CLOCK_50        ;
;  dec[2]             ; CLOCK_50        ; 29.241 ; 29.241 ; Rise       ; CLOCK_50        ;
;  dec[3]             ; CLOCK_50        ; 29.785 ; 29.785 ; Rise       ; CLOCK_50        ;
; flag                ; CLOCK_50        ; 7.619  ; 7.619  ; Rise       ; CLOCK_50        ;
; is_even             ; CLOCK_50        ; 7.807  ; 7.807  ; Rise       ; CLOCK_50        ;
; HEX0[*]             ; counter[1]~reg0 ; 27.404 ; 27.404 ; Rise       ; counter[1]~reg0 ;
;  HEX0[0]            ; counter[1]~reg0 ; 27.684 ; 27.684 ; Rise       ; counter[1]~reg0 ;
;  HEX0[1]            ; counter[1]~reg0 ; 27.719 ; 27.719 ; Rise       ; counter[1]~reg0 ;
;  HEX0[2]            ; counter[1]~reg0 ; 27.486 ; 27.486 ; Rise       ; counter[1]~reg0 ;
;  HEX0[3]            ; counter[1]~reg0 ; 27.404 ; 27.404 ; Rise       ; counter[1]~reg0 ;
;  HEX0[4]            ; counter[1]~reg0 ; 27.768 ; 27.768 ; Rise       ; counter[1]~reg0 ;
;  HEX0[5]            ; counter[1]~reg0 ; 27.761 ; 27.761 ; Rise       ; counter[1]~reg0 ;
;  HEX0[6]            ; counter[1]~reg0 ; 27.759 ; 27.759 ; Rise       ; counter[1]~reg0 ;
; HEX1[*]             ; counter[1]~reg0 ; 26.147 ; 26.147 ; Rise       ; counter[1]~reg0 ;
;  HEX1[0]            ; counter[1]~reg0 ; 26.332 ; 26.332 ; Rise       ; counter[1]~reg0 ;
;  HEX1[1]            ; counter[1]~reg0 ; 26.158 ; 26.158 ; Rise       ; counter[1]~reg0 ;
;  HEX1[2]            ; counter[1]~reg0 ; 26.147 ; 26.147 ; Rise       ; counter[1]~reg0 ;
;  HEX1[3]            ; counter[1]~reg0 ; 27.661 ; 27.661 ; Rise       ; counter[1]~reg0 ;
;  HEX1[4]            ; counter[1]~reg0 ; 26.239 ; 26.239 ; Rise       ; counter[1]~reg0 ;
;  HEX1[5]            ; counter[1]~reg0 ; 26.219 ; 26.219 ; Rise       ; counter[1]~reg0 ;
;  HEX1[6]            ; counter[1]~reg0 ; 27.206 ; 27.206 ; Rise       ; counter[1]~reg0 ;
; LEDG[*]             ; counter[1]~reg0 ; 6.589  ;        ; Rise       ; counter[1]~reg0 ;
;  LEDG[1]            ; counter[1]~reg0 ; 6.589  ;        ; Rise       ; counter[1]~reg0 ;
; bin[*]              ; counter[1]~reg0 ; 8.381  ; 8.381  ; Rise       ; counter[1]~reg0 ;
;  bin[1]             ; counter[1]~reg0 ; 9.384  ; 9.709  ; Rise       ; counter[1]~reg0 ;
;  bin[2]             ; counter[1]~reg0 ; 8.381  ; 8.381  ; Rise       ; counter[1]~reg0 ;
;  bin[3]             ; counter[1]~reg0 ; 8.963  ; 8.963  ; Rise       ; counter[1]~reg0 ;
; counter[*]          ; counter[1]~reg0 ; 7.350  ;        ; Rise       ; counter[1]~reg0 ;
;  counter[1]         ; counter[1]~reg0 ; 7.350  ;        ; Rise       ; counter[1]~reg0 ;
; dec[*]              ; counter[1]~reg0 ; 11.388 ; 11.388 ; Rise       ; counter[1]~reg0 ;
;  dec[0]             ; counter[1]~reg0 ; 11.388 ; 11.388 ; Rise       ; counter[1]~reg0 ;
;  dec[1]             ; counter[1]~reg0 ; 21.819 ; 21.819 ; Rise       ; counter[1]~reg0 ;
;  dec[2]             ; counter[1]~reg0 ; 20.247 ; 20.247 ; Rise       ; counter[1]~reg0 ;
;  dec[3]             ; counter[1]~reg0 ; 20.791 ; 20.791 ; Rise       ; counter[1]~reg0 ;
; HEX0[*]             ; counter[1]~reg0 ; 28.066 ; 28.066 ; Fall       ; counter[1]~reg0 ;
;  HEX0[0]            ; counter[1]~reg0 ; 28.346 ; 28.346 ; Fall       ; counter[1]~reg0 ;
;  HEX0[1]            ; counter[1]~reg0 ; 28.381 ; 28.381 ; Fall       ; counter[1]~reg0 ;
;  HEX0[2]            ; counter[1]~reg0 ; 28.148 ; 28.148 ; Fall       ; counter[1]~reg0 ;
;  HEX0[3]            ; counter[1]~reg0 ; 28.066 ; 28.066 ; Fall       ; counter[1]~reg0 ;
;  HEX0[4]            ; counter[1]~reg0 ; 28.430 ; 28.430 ; Fall       ; counter[1]~reg0 ;
;  HEX0[5]            ; counter[1]~reg0 ; 28.423 ; 28.423 ; Fall       ; counter[1]~reg0 ;
;  HEX0[6]            ; counter[1]~reg0 ; 28.421 ; 28.421 ; Fall       ; counter[1]~reg0 ;
; HEX1[*]             ; counter[1]~reg0 ; 26.142 ; 26.142 ; Fall       ; counter[1]~reg0 ;
;  HEX1[0]            ; counter[1]~reg0 ; 26.327 ; 26.327 ; Fall       ; counter[1]~reg0 ;
;  HEX1[1]            ; counter[1]~reg0 ; 26.153 ; 26.153 ; Fall       ; counter[1]~reg0 ;
;  HEX1[2]            ; counter[1]~reg0 ; 26.142 ; 26.142 ; Fall       ; counter[1]~reg0 ;
;  HEX1[3]            ; counter[1]~reg0 ; 27.656 ; 27.656 ; Fall       ; counter[1]~reg0 ;
;  HEX1[4]            ; counter[1]~reg0 ; 26.234 ; 26.234 ; Fall       ; counter[1]~reg0 ;
;  HEX1[5]            ; counter[1]~reg0 ; 26.214 ; 26.214 ; Fall       ; counter[1]~reg0 ;
;  HEX1[6]            ; counter[1]~reg0 ; 27.201 ; 27.201 ; Fall       ; counter[1]~reg0 ;
; LEDG[*]             ; counter[1]~reg0 ;        ; 6.589  ; Fall       ; counter[1]~reg0 ;
;  LEDG[1]            ; counter[1]~reg0 ;        ; 6.589  ; Fall       ; counter[1]~reg0 ;
; bin[*]              ; counter[1]~reg0 ; 8.381  ; 8.381  ; Fall       ; counter[1]~reg0 ;
;  bin[1]             ; counter[1]~reg0 ; 9.709  ; 9.384  ; Fall       ; counter[1]~reg0 ;
;  bin[2]             ; counter[1]~reg0 ; 8.381  ; 8.381  ; Fall       ; counter[1]~reg0 ;
;  bin[3]             ; counter[1]~reg0 ; 8.963  ; 8.963  ; Fall       ; counter[1]~reg0 ;
; counter[*]          ; counter[1]~reg0 ;        ; 7.350  ; Fall       ; counter[1]~reg0 ;
;  counter[1]         ; counter[1]~reg0 ;        ; 7.350  ; Fall       ; counter[1]~reg0 ;
; dec[*]              ; counter[1]~reg0 ; 11.388 ; 11.388 ; Fall       ; counter[1]~reg0 ;
;  dec[0]             ; counter[1]~reg0 ; 11.388 ; 11.388 ; Fall       ; counter[1]~reg0 ;
;  dec[1]             ; counter[1]~reg0 ; 21.819 ; 21.819 ; Fall       ; counter[1]~reg0 ;
;  dec[2]             ; counter[1]~reg0 ; 20.247 ; 20.247 ; Fall       ; counter[1]~reg0 ;
;  dec[3]             ; counter[1]~reg0 ; 20.791 ; 20.791 ; Fall       ; counter[1]~reg0 ;
+---------------------+-----------------+--------+--------+------------+-----------------+


+------------------------------------------+
; Fast Model Setup Summary                 ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; counter[1]~reg0 ; -6.029 ; -41.114       ;
; CLOCK_50        ; -0.521 ; -3.453        ;
+-----------------+--------+---------------+


+------------------------------------------+
; Fast Model Hold Summary                  ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; counter[1]~reg0 ; -7.331 ; -101.000      ;
; CLOCK_50        ; -1.570 ; -8.497        ;
+-----------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------+
; Fast Model Minimum Pulse Width Summary   ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; counter[1]~reg0 ; -1.384 ; -603.748      ;
; CLOCK_50        ; -1.380 ; -21.380       ;
+-----------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'counter[1]~reg0'                                                                                   ;
+--------+-----------------+---------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node       ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------+-----------------+-----------------+--------------+------------+------------+
; -6.029 ; counter[5]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.640      ; 12.771     ;
; -5.993 ; counter[6]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.640      ; 12.735     ;
; -5.954 ; counter[7]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.640      ; 12.696     ;
; -5.951 ; counter[4]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.640      ; 12.693     ;
; -5.920 ; counter[5]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.636      ; 12.669     ;
; -5.891 ; counter[2]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.640      ; 12.633     ;
; -5.884 ; counter[6]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.636      ; 12.633     ;
; -5.845 ; counter[7]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.636      ; 12.594     ;
; -5.844 ; counter[5]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.666      ; 12.618     ;
; -5.842 ; counter[4]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.636      ; 12.591     ;
; -5.838 ; counter[5]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.669      ; 12.605     ;
; -5.833 ; counter[5]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.670      ; 12.602     ;
; -5.828 ; counter[5]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.669      ; 12.601     ;
; -5.822 ; counter[5]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.667      ; 12.602     ;
; -5.808 ; counter[6]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.666      ; 12.582     ;
; -5.802 ; counter[6]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.669      ; 12.569     ;
; -5.797 ; counter[6]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.670      ; 12.566     ;
; -5.792 ; counter[6]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.669      ; 12.565     ;
; -5.786 ; counter[6]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.667      ; 12.566     ;
; -5.782 ; counter[2]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.636      ; 12.531     ;
; -5.769 ; counter[7]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.666      ; 12.543     ;
; -5.766 ; counter[4]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.666      ; 12.540     ;
; -5.763 ; counter[7]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.669      ; 12.530     ;
; -5.760 ; counter[4]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.669      ; 12.527     ;
; -5.758 ; counter[7]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.670      ; 12.527     ;
; -5.755 ; counter[4]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.670      ; 12.524     ;
; -5.753 ; counter[7]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.669      ; 12.526     ;
; -5.750 ; counter[4]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.669      ; 12.523     ;
; -5.747 ; counter[7]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.667      ; 12.527     ;
; -5.744 ; counter[4]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.667      ; 12.524     ;
; -5.723 ; counter[3]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.640      ; 12.465     ;
; -5.706 ; counter[2]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.666      ; 12.480     ;
; -5.700 ; counter[2]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.669      ; 12.467     ;
; -5.695 ; counter[2]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.670      ; 12.464     ;
; -5.690 ; counter[2]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.669      ; 12.463     ;
; -5.684 ; counter[2]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.667      ; 12.464     ;
; -5.614 ; counter[3]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.636      ; 12.363     ;
; -5.556 ; counter[5]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.613      ; 12.771     ;
; -5.538 ; counter[3]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.666      ; 12.312     ;
; -5.532 ; counter[3]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.669      ; 12.299     ;
; -5.527 ; counter[3]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.670      ; 12.296     ;
; -5.522 ; counter[3]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.669      ; 12.295     ;
; -5.520 ; counter[6]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.613      ; 12.735     ;
; -5.516 ; counter[3]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.500        ; 6.667      ; 12.296     ;
; -5.481 ; counter[7]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.613      ; 12.696     ;
; -5.478 ; counter[4]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.613      ; 12.693     ;
; -5.447 ; counter[5]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.609      ; 12.669     ;
; -5.418 ; counter[2]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.613      ; 12.633     ;
; -5.411 ; counter[6]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.609      ; 12.633     ;
; -5.372 ; counter[7]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.609      ; 12.594     ;
; -5.371 ; counter[5]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.639      ; 12.618     ;
; -5.369 ; counter[4]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.609      ; 12.591     ;
; -5.365 ; counter[5]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.642      ; 12.605     ;
; -5.360 ; counter[5]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.643      ; 12.602     ;
; -5.355 ; counter[5]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.642      ; 12.601     ;
; -5.349 ; counter[5]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.640      ; 12.602     ;
; -5.335 ; counter[6]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.639      ; 12.582     ;
; -5.329 ; counter[6]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.642      ; 12.569     ;
; -5.324 ; counter[6]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.643      ; 12.566     ;
; -5.319 ; counter[6]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.642      ; 12.565     ;
; -5.313 ; counter[6]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.640      ; 12.566     ;
; -5.309 ; counter[2]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.609      ; 12.531     ;
; -5.296 ; counter[7]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.639      ; 12.543     ;
; -5.293 ; counter[4]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.639      ; 12.540     ;
; -5.290 ; counter[7]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.642      ; 12.530     ;
; -5.287 ; counter[4]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.642      ; 12.527     ;
; -5.285 ; counter[7]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.643      ; 12.527     ;
; -5.282 ; counter[4]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.643      ; 12.524     ;
; -5.280 ; counter[7]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.642      ; 12.526     ;
; -5.277 ; counter[4]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.642      ; 12.523     ;
; -5.274 ; counter[7]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.640      ; 12.527     ;
; -5.271 ; counter[4]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.640      ; 12.524     ;
; -5.250 ; counter[3]~reg0 ; HEX1[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.613      ; 12.465     ;
; -5.233 ; counter[2]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.639      ; 12.480     ;
; -5.227 ; counter[2]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.642      ; 12.467     ;
; -5.222 ; counter[2]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.643      ; 12.464     ;
; -5.217 ; counter[2]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.642      ; 12.463     ;
; -5.211 ; counter[2]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.640      ; 12.464     ;
; -5.141 ; counter[3]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.609      ; 12.363     ;
; -5.065 ; counter[3]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.639      ; 12.312     ;
; -5.059 ; counter[3]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.642      ; 12.299     ;
; -5.054 ; counter[3]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.643      ; 12.296     ;
; -5.049 ; counter[3]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.642      ; 12.295     ;
; -5.043 ; counter[3]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 1.000        ; 6.640      ; 12.296     ;
; -1.260 ; counter[1]~reg0 ; HEX1[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 8.210      ; 9.713      ;
; -1.233 ; counter[1]~reg0 ; HEX1[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 8.237      ; 9.713      ;
; -1.151 ; counter[1]~reg0 ; HEX1[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 8.206      ; 9.611      ;
; -1.124 ; counter[1]~reg0 ; HEX1[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 8.233      ; 9.611      ;
; -1.075 ; counter[1]~reg0 ; HEX1[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 8.236      ; 9.560      ;
; -1.069 ; counter[1]~reg0 ; HEX1[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 8.239      ; 9.547      ;
; -1.064 ; counter[1]~reg0 ; HEX1[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 8.240      ; 9.544      ;
; -1.059 ; counter[1]~reg0 ; HEX1[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 8.239      ; 9.543      ;
; -1.053 ; counter[1]~reg0 ; HEX1[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 8.237      ; 9.544      ;
; -1.048 ; counter[1]~reg0 ; HEX1[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 8.263      ; 9.560      ;
; -1.042 ; counter[1]~reg0 ; HEX1[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 8.266      ; 9.547      ;
; -1.037 ; counter[1]~reg0 ; HEX1[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 8.267      ; 9.544      ;
; -1.032 ; counter[1]~reg0 ; HEX1[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 8.266      ; 9.543      ;
; -1.026 ; counter[1]~reg0 ; HEX1[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.500        ; 8.264      ; 9.544      ;
; -0.760 ; counter[1]~reg0 ; HEX1[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 1.000        ; 8.210      ; 9.713      ;
; -0.733 ; counter[1]~reg0 ; HEX1[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 1.000        ; 8.237      ; 9.713      ;
+--------+-----------------+---------------+-----------------+-----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.521 ; custom_register[1]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.363      ;
; -0.521 ; custom_register[1]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.363      ;
; -0.521 ; custom_register[1]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.363      ;
; -0.521 ; custom_register[1]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.363      ;
; -0.521 ; custom_register[1]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.363      ;
; -0.521 ; custom_register[1]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.363      ;
; -0.514 ; custom_register[3]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.356      ;
; -0.514 ; custom_register[3]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.356      ;
; -0.514 ; custom_register[3]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.356      ;
; -0.514 ; custom_register[3]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.356      ;
; -0.514 ; custom_register[3]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.356      ;
; -0.514 ; custom_register[3]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.356      ;
; -0.475 ; custom_register[0]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.317      ;
; -0.475 ; custom_register[0]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.317      ;
; -0.475 ; custom_register[0]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.317      ;
; -0.475 ; custom_register[0]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.317      ;
; -0.475 ; custom_register[0]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.317      ;
; -0.475 ; custom_register[0]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.317      ;
; -0.472 ; custom_register[8]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.314      ;
; -0.472 ; custom_register[8]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.314      ;
; -0.472 ; custom_register[8]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.314      ;
; -0.472 ; custom_register[8]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.314      ;
; -0.472 ; custom_register[8]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.314      ;
; -0.472 ; custom_register[8]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.314      ;
; -0.468 ; flag~reg0               ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.310      ;
; -0.468 ; flag~reg0               ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.310      ;
; -0.468 ; flag~reg0               ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.310      ;
; -0.468 ; flag~reg0               ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.310      ;
; -0.468 ; flag~reg0               ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.310      ;
; -0.468 ; flag~reg0               ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.310      ;
; -0.468 ; custom_register[6]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.310      ;
; -0.468 ; custom_register[6]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.310      ;
; -0.468 ; custom_register[6]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.310      ;
; -0.468 ; custom_register[6]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.310      ;
; -0.468 ; custom_register[6]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.310      ;
; -0.468 ; custom_register[6]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.310      ;
; -0.466 ; custom_register[4]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.308      ;
; -0.466 ; custom_register[4]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.308      ;
; -0.466 ; custom_register[4]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.308      ;
; -0.466 ; custom_register[4]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.308      ;
; -0.466 ; custom_register[4]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.308      ;
; -0.466 ; custom_register[4]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.308      ;
; -0.443 ; custom_register[2]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.285      ;
; -0.443 ; custom_register[2]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.285      ;
; -0.443 ; custom_register[2]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.285      ;
; -0.443 ; custom_register[2]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.285      ;
; -0.443 ; custom_register[2]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.285      ;
; -0.443 ; custom_register[2]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.285      ;
; -0.347 ; custom_register[5]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.189      ;
; -0.347 ; custom_register[5]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.189      ;
; -0.347 ; custom_register[5]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.189      ;
; -0.347 ; custom_register[5]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.189      ;
; -0.347 ; custom_register[5]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.189      ;
; -0.347 ; custom_register[5]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.189      ;
; -0.327 ; custom_register[1]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.362      ;
; -0.320 ; custom_register[3]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.355      ;
; -0.316 ; custom_register[7]~reg0 ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.158      ;
; -0.316 ; custom_register[7]~reg0 ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.158      ;
; -0.316 ; custom_register[7]~reg0 ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.158      ;
; -0.316 ; custom_register[7]~reg0 ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.158      ;
; -0.316 ; custom_register[7]~reg0 ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.158      ;
; -0.316 ; custom_register[7]~reg0 ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.158      ;
; -0.281 ; custom_register[0]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.316      ;
; -0.278 ; custom_register[8]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.313      ;
; -0.274 ; flag~reg0               ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.309      ;
; -0.274 ; custom_register[6]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.309      ;
; -0.272 ; custom_register[4]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.307      ;
; -0.249 ; custom_register[2]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.284      ;
; -0.186 ; counter[0]~reg0         ; counter[7]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 1.028      ;
; -0.153 ; custom_register[5]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.188      ;
; -0.151 ; counter[0]~reg0         ; counter[6]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 0.993      ;
; -0.122 ; custom_register[7]~reg0 ; counter[1]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 1.157      ;
; -0.116 ; counter[0]~reg0         ; counter[5]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 0.958      ;
; -0.081 ; counter[0]~reg0         ; counter[4]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 0.923      ;
; -0.046 ; counter[0]~reg0         ; counter[3]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 0.888      ;
; -0.011 ; counter[0]~reg0         ; counter[2]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.190     ; 0.853      ;
; 0.031  ; custom_register[1]~reg0 ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.001      ;
; 0.035  ; custom_register[1]~reg0 ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.997      ;
; 0.038  ; custom_register[3]~reg0 ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.994      ;
; 0.042  ; custom_register[3]~reg0 ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.990      ;
; 0.077  ; custom_register[0]~reg0 ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.955      ;
; 0.080  ; custom_register[8]~reg0 ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.952      ;
; 0.081  ; custom_register[0]~reg0 ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.951      ;
; 0.084  ; flag~reg0               ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.948      ;
; 0.084  ; custom_register[8]~reg0 ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.948      ;
; 0.084  ; custom_register[6]~reg0 ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.948      ;
; 0.086  ; custom_register[4]~reg0 ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.946      ;
; 0.088  ; flag~reg0               ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.944      ;
; 0.088  ; custom_register[6]~reg0 ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.944      ;
; 0.090  ; custom_register[4]~reg0 ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.942      ;
; 0.109  ; custom_register[2]~reg0 ; is_even~reg0            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.923      ;
; 0.113  ; custom_register[2]~reg0 ; counter[0]~reg0         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.919      ;
; 0.123  ; flag~reg0               ; custom_register[0]~reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.909      ;
; 0.123  ; flag~reg0               ; custom_register[1]~reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.909      ;
; 0.123  ; flag~reg0               ; custom_register[2]~reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.909      ;
; 0.123  ; flag~reg0               ; custom_register[3]~reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.909      ;
; 0.123  ; flag~reg0               ; custom_register[4]~reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.909      ;
; 0.123  ; flag~reg0               ; custom_register[5]~reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.909      ;
; 0.123  ; flag~reg0               ; custom_register[6]~reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.909      ;
; 0.123  ; flag~reg0               ; custom_register[7]~reg0 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.909      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'counter[1]~reg0'                                                                                    ;
+--------+-----------------+---------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node       ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------+-----------------+-----------------+--------------+------------+------------+
; -7.331 ; counter[1]~reg0 ; HEX0[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.073     ; 2.883      ;
; -7.274 ; counter[1]~reg0 ; HEX0[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.074     ; 2.941      ;
; -7.269 ; counter[1]~reg0 ; HEX0[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.073     ; 2.945      ;
; -7.264 ; counter[1]~reg0 ; HEX0[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.072     ; 2.949      ;
; -7.246 ; counter[1]~reg0 ; HEX1[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.128     ; 3.023      ;
; -7.246 ; counter[1]~reg0 ; HEX1[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.127     ; 3.022      ;
; -7.243 ; counter[1]~reg0 ; HEX1[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.125     ; 3.023      ;
; -7.242 ; counter[1]~reg0 ; HEX1[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.124     ; 3.023      ;
; -7.242 ; counter[1]~reg0 ; HEX1[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.123     ; 3.022      ;
; -7.242 ; counter[1]~reg0 ; HEX1[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.127     ; 3.026      ;
; -7.239 ; counter[1]~reg0 ; HEX1[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.121     ; 3.023      ;
; -7.238 ; counter[1]~reg0 ; HEX1[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.123     ; 3.026      ;
; -7.226 ; counter[1]~reg0 ; HEX1[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.124     ; 3.039      ;
; -7.222 ; counter[1]~reg0 ; HEX1[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.120     ; 3.039      ;
; -7.209 ; counter[1]~reg0 ; HEX0[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.071     ; 3.003      ;
; -7.145 ; counter[1]~reg0 ; HEX1[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.094     ; 3.090      ;
; -7.141 ; counter[1]~reg0 ; HEX1[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.090     ; 3.090      ;
; -7.139 ; counter[1]~reg0 ; HEX0[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 9.881      ; 2.883      ;
; -7.133 ; counter[1]~reg0 ; HEX0[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.072     ; 3.080      ;
; -7.125 ; counter[1]~reg0 ; HEX0[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.073     ; 3.089      ;
; -7.082 ; counter[1]~reg0 ; HEX0[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 9.882      ; 2.941      ;
; -7.077 ; counter[1]~reg0 ; HEX0[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 9.881      ; 2.945      ;
; -7.072 ; counter[1]~reg0 ; HEX0[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 9.880      ; 2.949      ;
; -7.047 ; counter[1]~reg0 ; HEX1[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.098     ; 3.192      ;
; -7.043 ; counter[1]~reg0 ; HEX1[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 10.094     ; 3.192      ;
; -7.017 ; counter[1]~reg0 ; HEX0[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 9.879      ; 3.003      ;
; -6.941 ; counter[1]~reg0 ; HEX0[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 9.880      ; 3.080      ;
; -6.933 ; counter[1]~reg0 ; HEX0[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; 0.000        ; 9.881      ; 3.089      ;
; -6.831 ; counter[1]~reg0 ; HEX0[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.073     ; 2.883      ;
; -6.774 ; counter[1]~reg0 ; HEX0[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.074     ; 2.941      ;
; -6.769 ; counter[1]~reg0 ; HEX0[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.073     ; 2.945      ;
; -6.764 ; counter[1]~reg0 ; HEX0[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.072     ; 2.949      ;
; -6.746 ; counter[1]~reg0 ; HEX1[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.128     ; 3.023      ;
; -6.746 ; counter[1]~reg0 ; HEX1[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.127     ; 3.022      ;
; -6.743 ; counter[1]~reg0 ; HEX1[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.125     ; 3.023      ;
; -6.742 ; counter[1]~reg0 ; HEX1[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.124     ; 3.023      ;
; -6.742 ; counter[1]~reg0 ; HEX1[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.123     ; 3.022      ;
; -6.742 ; counter[1]~reg0 ; HEX1[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.127     ; 3.026      ;
; -6.739 ; counter[1]~reg0 ; HEX1[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.121     ; 3.023      ;
; -6.738 ; counter[1]~reg0 ; HEX1[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.123     ; 3.026      ;
; -6.726 ; counter[1]~reg0 ; HEX1[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.124     ; 3.039      ;
; -6.722 ; counter[1]~reg0 ; HEX1[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.120     ; 3.039      ;
; -6.709 ; counter[1]~reg0 ; HEX0[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.071     ; 3.003      ;
; -6.645 ; counter[1]~reg0 ; HEX1[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.094     ; 3.090      ;
; -6.641 ; counter[1]~reg0 ; HEX1[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.090     ; 3.090      ;
; -6.639 ; counter[1]~reg0 ; HEX0[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 9.881      ; 2.883      ;
; -6.633 ; counter[1]~reg0 ; HEX0[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.072     ; 3.080      ;
; -6.625 ; counter[1]~reg0 ; HEX0[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.073     ; 3.089      ;
; -6.582 ; counter[1]~reg0 ; HEX0[5]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 9.882      ; 2.941      ;
; -6.577 ; counter[1]~reg0 ; HEX0[3]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 9.881      ; 2.945      ;
; -6.572 ; counter[1]~reg0 ; HEX0[6]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 9.880      ; 2.949      ;
; -6.547 ; counter[1]~reg0 ; HEX1[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.098     ; 3.192      ;
; -6.543 ; counter[1]~reg0 ; HEX1[0]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 10.094     ; 3.192      ;
; -6.517 ; counter[1]~reg0 ; HEX0[4]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 9.879      ; 3.003      ;
; -6.495 ; counter[0]~reg0 ; HEX0[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.092      ; 1.597      ;
; -6.490 ; counter[0]~reg0 ; HEX0[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.094      ; 1.604      ;
; -6.441 ; counter[1]~reg0 ; HEX0[2]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 9.880      ; 3.080      ;
; -6.435 ; counter[0]~reg0 ; HEX0[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.095      ; 1.660      ;
; -6.433 ; counter[1]~reg0 ; HEX0[1]$latch ; counter[1]~reg0 ; counter[1]~reg0 ; -0.500       ; 9.881      ; 3.089      ;
; -6.432 ; counter[0]~reg0 ; HEX0[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.093      ; 1.661      ;
; -6.426 ; counter[0]~reg0 ; HEX0[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.093      ; 1.667      ;
; -6.425 ; counter[0]~reg0 ; HEX0[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.094      ; 1.669      ;
; -6.420 ; counter[0]~reg0 ; HEX0[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.094      ; 1.674      ;
; -6.187 ; counter[0]~reg0 ; HEX0[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; -0.500       ; 8.284      ; 1.597      ;
; -6.182 ; counter[0]~reg0 ; HEX0[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; -0.500       ; 8.286      ; 1.604      ;
; -6.127 ; counter[0]~reg0 ; HEX0[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; -0.500       ; 8.287      ; 1.660      ;
; -6.124 ; counter[0]~reg0 ; HEX0[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; -0.500       ; 8.285      ; 1.661      ;
; -6.118 ; counter[0]~reg0 ; HEX0[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; -0.500       ; 8.285      ; 1.667      ;
; -6.117 ; counter[0]~reg0 ; HEX0[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; -0.500       ; 8.286      ; 1.669      ;
; -6.112 ; counter[0]~reg0 ; HEX0[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; -0.500       ; 8.286      ; 1.674      ;
; -3.572 ; counter[6]~reg0 ; HEX0[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.284      ; 4.712      ;
; -3.525 ; counter[5]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.527      ; 5.002      ;
; -3.525 ; counter[5]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.526      ; 5.001      ;
; -3.522 ; counter[5]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.524      ; 5.002      ;
; -3.521 ; counter[5]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.526      ; 5.005      ;
; -3.515 ; counter[6]~reg0 ; HEX0[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.285      ; 4.770      ;
; -3.510 ; counter[6]~reg0 ; HEX0[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.284      ; 4.774      ;
; -3.505 ; counter[5]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.523      ; 5.018      ;
; -3.505 ; counter[6]~reg0 ; HEX0[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.283      ; 4.778      ;
; -3.497 ; counter[5]~reg0 ; HEX0[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.284      ; 4.787      ;
; -3.488 ; counter[6]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.527      ; 5.039      ;
; -3.488 ; counter[6]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.526      ; 5.038      ;
; -3.485 ; counter[6]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.524      ; 5.039      ;
; -3.484 ; counter[6]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.526      ; 5.042      ;
; -3.483 ; counter[7]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.527      ; 5.044      ;
; -3.483 ; counter[7]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.526      ; 5.043      ;
; -3.480 ; counter[7]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.524      ; 5.044      ;
; -3.479 ; counter[7]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.526      ; 5.047      ;
; -3.468 ; counter[6]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.523      ; 5.055      ;
; -3.463 ; counter[7]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.523      ; 5.060      ;
; -3.455 ; counter[7]~reg0 ; HEX0[0]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.284      ; 4.829      ;
; -3.443 ; counter[4]~reg0 ; HEX1[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.527      ; 5.084      ;
; -3.443 ; counter[4]~reg0 ; HEX1[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.526      ; 5.083      ;
; -3.440 ; counter[4]~reg0 ; HEX1[1]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.524      ; 5.084      ;
; -3.440 ; counter[5]~reg0 ; HEX0[5]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.285      ; 4.845      ;
; -3.439 ; counter[4]~reg0 ; HEX1[2]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.526      ; 5.087      ;
; -3.435 ; counter[5]~reg0 ; HEX0[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.284      ; 4.849      ;
; -3.430 ; counter[5]~reg0 ; HEX0[6]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.283      ; 4.853      ;
; -3.424 ; counter[5]~reg0 ; HEX1[3]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.493      ; 5.069      ;
; -3.423 ; counter[4]~reg0 ; HEX1[4]$latch ; CLOCK_50        ; counter[1]~reg0 ; 0.000        ; 8.523      ; 5.100      ;
+--------+-----------------+---------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                         ;
+--------+-------------------------+-------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------+-------------+--------------+------------+------------+
; -1.570 ; counter[1]~reg0         ; counter[1]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; 0.000        ; 1.790      ; 0.513      ;
; -1.242 ; counter[1]~reg0         ; counter[2]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; 0.000        ; 1.597      ; 0.648      ;
; -1.207 ; counter[1]~reg0         ; counter[3]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; 0.000        ; 1.597      ; 0.683      ;
; -1.172 ; counter[1]~reg0         ; counter[4]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; 0.000        ; 1.597      ; 0.718      ;
; -1.137 ; counter[1]~reg0         ; counter[5]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; 0.000        ; 1.597      ; 0.753      ;
; -1.102 ; counter[1]~reg0         ; counter[6]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; 0.000        ; 1.597      ; 0.788      ;
; -1.070 ; counter[1]~reg0         ; counter[1]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; -0.500       ; 1.790      ; 0.513      ;
; -1.067 ; counter[1]~reg0         ; counter[7]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; 0.000        ; 1.597      ; 0.823      ;
; -0.742 ; counter[1]~reg0         ; counter[2]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; -0.500       ; 1.597      ; 0.648      ;
; -0.707 ; counter[1]~reg0         ; counter[3]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; -0.500       ; 1.597      ; 0.683      ;
; -0.672 ; counter[1]~reg0         ; counter[4]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; -0.500       ; 1.597      ; 0.718      ;
; -0.637 ; counter[1]~reg0         ; counter[5]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; -0.500       ; 1.597      ; 0.753      ;
; -0.602 ; counter[1]~reg0         ; counter[6]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; -0.500       ; 1.597      ; 0.788      ;
; -0.567 ; counter[1]~reg0         ; counter[7]~reg0         ; counter[1]~reg0 ; CLOCK_50    ; -0.500       ; 1.597      ; 0.823      ;
; 0.215  ; flag~reg0               ; flag~reg0               ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[0]~reg0         ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; is_even~reg0            ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.244  ; custom_register[0]~reg0 ; custom_register[1]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.250  ; custom_register[3]~reg0 ; custom_register[4]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.402      ;
; 0.325  ; custom_register[2]~reg0 ; custom_register[3]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.477      ;
; 0.331  ; custom_register[4]~reg0 ; custom_register[5]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.483      ;
; 0.358  ; counter[3]~reg0         ; counter[3]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.377  ; counter[2]~reg0         ; counter[2]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; counter[4]~reg0         ; counter[4]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.410  ; custom_register[7]~reg0 ; custom_register[8]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.562      ;
; 0.413  ; custom_register[8]~reg0 ; custom_register[9]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.565      ;
; 0.417  ; custom_register[5]~reg0 ; custom_register[6]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.569      ;
; 0.423  ; custom_register[1]~reg0 ; custom_register[2]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.575      ;
; 0.455  ; counter[5]~reg0         ; counter[5]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.607      ;
; 0.457  ; counter[6]~reg0         ; counter[6]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.609      ;
; 0.496  ; counter[3]~reg0         ; counter[4]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.517  ; counter[2]~reg0         ; counter[3]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; counter[4]~reg0         ; counter[5]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.531  ; counter[3]~reg0         ; counter[5]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.552  ; counter[2]~reg0         ; counter[4]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; counter[4]~reg0         ; counter[6]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.558  ; counter[0]~reg0         ; counter[1]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.003      ; 0.713      ;
; 0.566  ; counter[3]~reg0         ; counter[6]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; counter[7]~reg0         ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.587  ; counter[2]~reg0         ; counter[5]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.588  ; counter[4]~reg0         ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.595  ; counter[5]~reg0         ; counter[6]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.747      ;
; 0.597  ; counter[6]~reg0         ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.749      ;
; 0.601  ; counter[3]~reg0         ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.753      ;
; 0.620  ; flag~reg0               ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.772      ;
; 0.622  ; counter[2]~reg0         ; counter[6]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.774      ;
; 0.630  ; counter[5]~reg0         ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.782      ;
; 0.640  ; custom_register[7]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.644  ; custom_register[7]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.657  ; counter[2]~reg0         ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.809      ;
; 0.671  ; custom_register[5]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.823      ;
; 0.675  ; custom_register[5]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.827      ;
; 0.726  ; custom_register[6]~reg0 ; custom_register[7]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.878      ;
; 0.757  ; flag~reg0               ; custom_register[0]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.757  ; flag~reg0               ; custom_register[1]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.757  ; flag~reg0               ; custom_register[2]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.757  ; flag~reg0               ; custom_register[3]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.757  ; flag~reg0               ; custom_register[4]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.757  ; flag~reg0               ; custom_register[5]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.757  ; flag~reg0               ; custom_register[6]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.757  ; flag~reg0               ; custom_register[7]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.757  ; flag~reg0               ; custom_register[8]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.757  ; flag~reg0               ; custom_register[9]~reg0 ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.767  ; custom_register[2]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.771  ; custom_register[2]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.790  ; custom_register[4]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.942      ;
; 0.792  ; flag~reg0               ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.944      ;
; 0.792  ; custom_register[6]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.944      ;
; 0.794  ; custom_register[4]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.946      ;
; 0.796  ; custom_register[8]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.948      ;
; 0.796  ; custom_register[6]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.948      ;
; 0.799  ; custom_register[0]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.951      ;
; 0.800  ; custom_register[8]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.952      ;
; 0.803  ; custom_register[0]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.955      ;
; 0.838  ; custom_register[3]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.990      ;
; 0.842  ; custom_register[3]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.994      ;
; 0.845  ; custom_register[1]~reg0 ; counter[0]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.997      ;
; 0.849  ; custom_register[1]~reg0 ; is_even~reg0            ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.001      ;
; 0.891  ; counter[0]~reg0         ; counter[2]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; -0.190     ; 0.853      ;
; 0.926  ; counter[0]~reg0         ; counter[3]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; -0.190     ; 0.888      ;
; 0.961  ; counter[0]~reg0         ; counter[4]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; -0.190     ; 0.923      ;
; 0.996  ; counter[0]~reg0         ; counter[5]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; -0.190     ; 0.958      ;
; 1.002  ; custom_register[7]~reg0 ; counter[1]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.003      ; 1.157      ;
; 1.031  ; counter[0]~reg0         ; counter[6]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; -0.190     ; 0.993      ;
; 1.033  ; custom_register[5]~reg0 ; counter[1]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.003      ; 1.188      ;
; 1.066  ; counter[0]~reg0         ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; -0.190     ; 1.028      ;
; 1.129  ; custom_register[2]~reg0 ; counter[1]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.003      ; 1.284      ;
; 1.152  ; custom_register[4]~reg0 ; counter[1]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.003      ; 1.307      ;
; 1.154  ; flag~reg0               ; counter[1]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.003      ; 1.309      ;
; 1.154  ; custom_register[6]~reg0 ; counter[1]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.003      ; 1.309      ;
; 1.158  ; custom_register[8]~reg0 ; counter[1]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.003      ; 1.313      ;
; 1.161  ; custom_register[0]~reg0 ; counter[1]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.003      ; 1.316      ;
; 1.196  ; custom_register[7]~reg0 ; counter[2]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; -0.190     ; 1.158      ;
; 1.196  ; custom_register[7]~reg0 ; counter[3]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; -0.190     ; 1.158      ;
; 1.196  ; custom_register[7]~reg0 ; counter[4]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; -0.190     ; 1.158      ;
; 1.196  ; custom_register[7]~reg0 ; counter[5]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; -0.190     ; 1.158      ;
; 1.196  ; custom_register[7]~reg0 ; counter[6]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; -0.190     ; 1.158      ;
; 1.196  ; custom_register[7]~reg0 ; counter[7]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; -0.190     ; 1.158      ;
; 1.200  ; custom_register[3]~reg0 ; counter[1]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.003      ; 1.355      ;
; 1.207  ; custom_register[1]~reg0 ; counter[1]~reg0         ; CLOCK_50        ; CLOCK_50    ; 0.000        ; 0.003      ; 1.362      ;
+--------+-------------------------+-------------------------+-----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'counter[1]~reg0'                                                                                                                 ;
+--------+--------------+----------------+------------------+-----------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------------+-----------------+------------+------------------------------------------------------------------------+
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[0]$latch                                                          ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[0]$latch                                                          ;
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[0]$latch|datac                                                    ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[0]$latch|datac                                                    ;
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[1]$latch                                                          ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[1]$latch                                                          ;
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[1]$latch|datac                                                    ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[1]$latch|datac                                                    ;
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[2]$latch                                                          ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[2]$latch                                                          ;
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[2]$latch|datac                                                    ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[2]$latch|datac                                                    ;
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[3]$latch                                                          ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[3]$latch                                                          ;
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[3]$latch|datac                                                    ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[3]$latch|datac                                                    ;
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[4]$latch                                                          ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[4]$latch                                                          ;
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[4]$latch|datac                                                    ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[4]$latch|datac                                                    ;
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[5]$latch                                                          ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[5]$latch                                                          ;
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[5]$latch|datac                                                    ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[5]$latch|datac                                                    ;
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[6]$latch                                                          ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[6]$latch                                                          ;
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[6]$latch|datac                                                    ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[6]$latch|datac                                                    ;
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Mux0~0clkctrl|inclk[0]                                                 ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Mux0~0clkctrl|inclk[0]                                                 ;
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Mux0~0clkctrl|outclk                                                   ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Mux0~0clkctrl|outclk                                                   ;
; -1.384 ; -1.384       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Mux0~0|combout                                                         ;
; -1.384 ; -1.384       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Mux0~0|combout                                                         ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[0]$latch                                                          ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[0]$latch                                                          ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[0]$latch|datac                                                    ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[0]$latch|datac                                                    ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[1]$latch                                                          ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[1]$latch                                                          ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[1]$latch|datac                                                    ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[1]$latch|datac                                                    ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[2]$latch                                                          ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[2]$latch                                                          ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[2]$latch|datac                                                    ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[2]$latch|datac                                                    ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[3]$latch                                                          ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[3]$latch                                                          ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[3]$latch|datac                                                    ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[3]$latch|datac                                                    ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[4]$latch                                                          ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[4]$latch                                                          ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[4]$latch|datac                                                    ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[4]$latch|datac                                                    ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[5]$latch                                                          ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[5]$latch                                                          ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[5]$latch|datac                                                    ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[5]$latch|datac                                                    ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; HEX1[6]$latch                                                          ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; HEX1[6]$latch                                                          ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; HEX1[6]$latch|datac                                                    ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; HEX1[6]$latch|datac                                                    ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Mux0~0clkctrl|inclk[0]                                                 ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Mux0~0clkctrl|inclk[0]                                                 ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Mux0~0clkctrl|outclk                                                   ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Mux0~0clkctrl|outclk                                                   ;
; -1.361 ; -1.361       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Mux0~0|combout                                                         ;
; -1.361 ; -1.361       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Mux0~0|combout                                                         ;
; -1.298 ; -1.298       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|cout    ;
; -1.298 ; -1.298       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|cout    ;
; -1.298 ; -1.298       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[5]~8|cin     ;
; -1.298 ; -1.298       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[5]~8|cin     ;
; -1.298 ; -1.298       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[5]~8|combout ;
; -1.298 ; -1.298       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[5]~8|combout ;
; -1.298 ; -1.298       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Mux0~0|datad                                                           ;
; -1.298 ; -1.298       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Mux0~0|datad                                                           ;
; -1.261 ; -1.261       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|cout    ;
; -1.261 ; -1.261       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|cout    ;
; -1.261 ; -1.261       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[5]~8|cin     ;
; -1.261 ; -1.261       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[5]~8|cin     ;
; -1.261 ; -1.261       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[5]~8|combout ;
; -1.261 ; -1.261       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[5]~8|combout ;
; -1.261 ; -1.261       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Mux0~0|datad                                                           ;
; -1.261 ; -1.261       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Mux0~0|datad                                                           ;
; -1.214 ; -1.214       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|StageOut[148]~96|combout           ;
; -1.214 ; -1.214       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|StageOut[148]~96|combout           ;
; -1.214 ; -1.214       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|dataa   ;
; -1.214 ; -1.214       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|dataa   ;
; -1.205 ; -1.205       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[3]~4|cout    ;
; -1.205 ; -1.205       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[3]~4|cout    ;
; -1.205 ; -1.205       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|cin     ;
; -1.205 ; -1.205       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Fall       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|cin     ;
; -1.185 ; -1.185       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[3]~4|cout    ;
; -1.185 ; -1.185       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[3]~4|cout    ;
; -1.185 ; -1.185       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|cin     ;
; -1.185 ; -1.185       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|cin     ;
; -1.177 ; -1.177       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|StageOut[148]~96|combout           ;
; -1.177 ; -1.177       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|StageOut[148]~96|combout           ;
; -1.177 ; -1.177       ; 0.000          ; High Pulse Width ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|dataa   ;
; -1.177 ; -1.177       ; 0.000          ; Low Pulse Width  ; counter[1]~reg0 ; Rise       ; Div0|auto_generated|divider|divider|add_sub_30_result_int[4]~7|dataa   ;
+--------+--------------+----------------+------------------+-----------------+------------+------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[0]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[0]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[1]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[1]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[2]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[2]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[3]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[3]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[4]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[4]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[5]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[5]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[6]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[6]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[7]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[7]~reg0             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[0]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[0]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[1]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[1]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[2]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[2]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[3]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[3]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[4]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[4]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[5]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[5]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[6]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[6]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[7]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[7]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[8]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[8]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[9]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[9]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; flag~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; flag~reg0                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; is_even~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; is_even~reg0                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[0]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[0]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[1]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[1]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[2]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[2]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[3]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[3]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[4]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[4]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[5]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[5]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[6]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[6]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[7]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[7]~reg0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[0]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[0]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[1]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[1]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[2]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[2]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[3]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[3]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[4]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[4]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[5]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[5]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[6]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[6]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[7]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[7]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[8]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[8]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; custom_register[9]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; custom_register[9]~reg0|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; flag~reg0|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; flag~reg0|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; is_even~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; is_even~reg0|clk            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 3.412 ; 3.412 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.412 ; 3.412 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 2.138 ; 2.138 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.707 ; 0.707 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.707 ; 0.707 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.017 ; -2.017 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.064 ; -2.064 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -2.017 ; -2.017 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.652  ; 0.652  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.652  ; 0.652  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; LEDG[*]             ; CLOCK_50        ; 7.956  ; 7.956  ; Rise       ; CLOCK_50        ;
;  LEDG[0]            ; CLOCK_50        ; 4.668  ; 4.668  ; Rise       ; CLOCK_50        ;
;  LEDG[2]            ; CLOCK_50        ; 6.246  ; 6.246  ; Rise       ; CLOCK_50        ;
;  LEDG[3]            ; CLOCK_50        ; 5.446  ; 5.446  ; Rise       ; CLOCK_50        ;
;  LEDG[4]            ; CLOCK_50        ; 4.257  ; 4.257  ; Rise       ; CLOCK_50        ;
;  LEDG[5]            ; CLOCK_50        ; 7.956  ; 7.956  ; Rise       ; CLOCK_50        ;
;  LEDG[6]            ; CLOCK_50        ; 7.503  ; 7.503  ; Rise       ; CLOCK_50        ;
;  LEDG[7]            ; CLOCK_50        ; 4.402  ; 4.402  ; Rise       ; CLOCK_50        ;
; LEDR[*]             ; CLOCK_50        ; 4.806  ; 4.806  ; Rise       ; CLOCK_50        ;
;  LEDR[0]            ; CLOCK_50        ; 4.545  ; 4.545  ; Rise       ; CLOCK_50        ;
;  LEDR[1]            ; CLOCK_50        ; 4.402  ; 4.402  ; Rise       ; CLOCK_50        ;
;  LEDR[2]            ; CLOCK_50        ; 4.741  ; 4.741  ; Rise       ; CLOCK_50        ;
;  LEDR[3]            ; CLOCK_50        ; 4.558  ; 4.558  ; Rise       ; CLOCK_50        ;
;  LEDR[4]            ; CLOCK_50        ; 4.730  ; 4.730  ; Rise       ; CLOCK_50        ;
;  LEDR[5]            ; CLOCK_50        ; 4.713  ; 4.713  ; Rise       ; CLOCK_50        ;
;  LEDR[6]            ; CLOCK_50        ; 4.770  ; 4.770  ; Rise       ; CLOCK_50        ;
;  LEDR[7]            ; CLOCK_50        ; 4.806  ; 4.806  ; Rise       ; CLOCK_50        ;
;  LEDR[8]            ; CLOCK_50        ; 4.388  ; 4.388  ; Rise       ; CLOCK_50        ;
;  LEDR[9]            ; CLOCK_50        ; 4.444  ; 4.444  ; Rise       ; CLOCK_50        ;
; bin[*]              ; CLOCK_50        ; 9.129  ; 9.129  ; Rise       ; CLOCK_50        ;
;  bin[0]             ; CLOCK_50        ; 4.798  ; 4.798  ; Rise       ; CLOCK_50        ;
;  bin[1]             ; CLOCK_50        ; 9.129  ; 9.129  ; Rise       ; CLOCK_50        ;
;  bin[2]             ; CLOCK_50        ; 8.504  ; 8.504  ; Rise       ; CLOCK_50        ;
;  bin[3]             ; CLOCK_50        ; 8.557  ; 8.557  ; Rise       ; CLOCK_50        ;
; counter[*]          ; CLOCK_50        ; 7.762  ; 7.762  ; Rise       ; CLOCK_50        ;
;  counter[0]         ; CLOCK_50        ; 4.583  ; 4.583  ; Rise       ; CLOCK_50        ;
;  counter[2]         ; CLOCK_50        ; 6.230  ; 6.230  ; Rise       ; CLOCK_50        ;
;  counter[3]         ; CLOCK_50        ; 5.291  ; 5.291  ; Rise       ; CLOCK_50        ;
;  counter[4]         ; CLOCK_50        ; 4.505  ; 4.505  ; Rise       ; CLOCK_50        ;
;  counter[5]         ; CLOCK_50        ; 7.740  ; 7.740  ; Rise       ; CLOCK_50        ;
;  counter[6]         ; CLOCK_50        ; 7.762  ; 7.762  ; Rise       ; CLOCK_50        ;
;  counter[7]         ; CLOCK_50        ; 4.816  ; 4.816  ; Rise       ; CLOCK_50        ;
; custom_register[*]  ; CLOCK_50        ; 5.075  ; 5.075  ; Rise       ; CLOCK_50        ;
;  custom_register[0] ; CLOCK_50        ; 4.554  ; 4.554  ; Rise       ; CLOCK_50        ;
;  custom_register[1] ; CLOCK_50        ; 4.431  ; 4.431  ; Rise       ; CLOCK_50        ;
;  custom_register[2] ; CLOCK_50        ; 4.850  ; 4.850  ; Rise       ; CLOCK_50        ;
;  custom_register[3] ; CLOCK_50        ; 5.075  ; 5.075  ; Rise       ; CLOCK_50        ;
;  custom_register[4] ; CLOCK_50        ; 4.949  ; 4.949  ; Rise       ; CLOCK_50        ;
;  custom_register[5] ; CLOCK_50        ; 5.071  ; 5.071  ; Rise       ; CLOCK_50        ;
;  custom_register[6] ; CLOCK_50        ; 4.647  ; 4.647  ; Rise       ; CLOCK_50        ;
;  custom_register[7] ; CLOCK_50        ; 4.391  ; 4.391  ; Rise       ; CLOCK_50        ;
;  custom_register[8] ; CLOCK_50        ; 4.404  ; 4.404  ; Rise       ; CLOCK_50        ;
;  custom_register[9] ; CLOCK_50        ; 4.474  ; 4.474  ; Rise       ; CLOCK_50        ;
; dec[*]              ; CLOCK_50        ; 15.951 ; 15.951 ; Rise       ; CLOCK_50        ;
;  dec[0]             ; CLOCK_50        ; 15.951 ; 15.951 ; Rise       ; CLOCK_50        ;
;  dec[1]             ; CLOCK_50        ; 15.150 ; 15.150 ; Rise       ; CLOCK_50        ;
;  dec[2]             ; CLOCK_50        ; 14.293 ; 14.293 ; Rise       ; CLOCK_50        ;
;  dec[3]             ; CLOCK_50        ; 14.394 ; 14.394 ; Rise       ; CLOCK_50        ;
; flag                ; CLOCK_50        ; 4.073  ; 4.073  ; Rise       ; CLOCK_50        ;
; is_even             ; CLOCK_50        ; 4.194  ; 4.194  ; Rise       ; CLOCK_50        ;
; HEX0[*]             ; counter[1]~reg0 ; 11.743 ; 11.743 ; Rise       ; counter[1]~reg0 ;
;  HEX0[0]            ; counter[1]~reg0 ; 11.685 ; 11.685 ; Rise       ; counter[1]~reg0 ;
;  HEX0[1]            ; counter[1]~reg0 ; 11.718 ; 11.718 ; Rise       ; counter[1]~reg0 ;
;  HEX0[2]            ; counter[1]~reg0 ; 11.645 ; 11.645 ; Rise       ; counter[1]~reg0 ;
;  HEX0[3]            ; counter[1]~reg0 ; 11.602 ; 11.602 ; Rise       ; counter[1]~reg0 ;
;  HEX0[4]            ; counter[1]~reg0 ; 11.743 ; 11.743 ; Rise       ; counter[1]~reg0 ;
;  HEX0[5]            ; counter[1]~reg0 ; 11.742 ; 11.742 ; Rise       ; counter[1]~reg0 ;
;  HEX0[6]            ; counter[1]~reg0 ; 11.739 ; 11.739 ; Rise       ; counter[1]~reg0 ;
; HEX1[*]             ; counter[1]~reg0 ; 13.245 ; 13.245 ; Rise       ; counter[1]~reg0 ;
;  HEX1[0]            ; counter[1]~reg0 ; 12.643 ; 12.643 ; Rise       ; counter[1]~reg0 ;
;  HEX1[1]            ; counter[1]~reg0 ; 12.581 ; 12.581 ; Rise       ; counter[1]~reg0 ;
;  HEX1[2]            ; counter[1]~reg0 ; 12.575 ; 12.575 ; Rise       ; counter[1]~reg0 ;
;  HEX1[3]            ; counter[1]~reg0 ; 13.245 ; 13.245 ; Rise       ; counter[1]~reg0 ;
;  HEX1[4]            ; counter[1]~reg0 ; 12.667 ; 12.667 ; Rise       ; counter[1]~reg0 ;
;  HEX1[5]            ; counter[1]~reg0 ; 12.640 ; 12.640 ; Rise       ; counter[1]~reg0 ;
;  HEX1[6]            ; counter[1]~reg0 ; 13.073 ; 13.073 ; Rise       ; counter[1]~reg0 ;
; LEDG[*]             ; counter[1]~reg0 ; 2.913  ;        ; Rise       ; counter[1]~reg0 ;
;  LEDG[1]            ; counter[1]~reg0 ; 2.913  ;        ; Rise       ; counter[1]~reg0 ;
; bin[*]              ; counter[1]~reg0 ; 4.333  ; 4.333  ; Rise       ; counter[1]~reg0 ;
;  bin[1]             ; counter[1]~reg0 ; 4.333  ; 4.333  ; Rise       ; counter[1]~reg0 ;
;  bin[2]             ; counter[1]~reg0 ; 3.708  ; 3.708  ; Rise       ; counter[1]~reg0 ;
;  bin[3]             ; counter[1]~reg0 ; 3.761  ; 3.761  ; Rise       ; counter[1]~reg0 ;
; counter[*]          ; counter[1]~reg0 ; 3.232  ;        ; Rise       ; counter[1]~reg0 ;
;  counter[1]         ; counter[1]~reg0 ; 3.232  ;        ; Rise       ; counter[1]~reg0 ;
; dec[*]              ; counter[1]~reg0 ; 11.155 ; 11.155 ; Rise       ; counter[1]~reg0 ;
;  dec[0]             ; counter[1]~reg0 ; 11.155 ; 11.155 ; Rise       ; counter[1]~reg0 ;
;  dec[1]             ; counter[1]~reg0 ; 10.354 ; 10.354 ; Rise       ; counter[1]~reg0 ;
;  dec[2]             ; counter[1]~reg0 ; 9.497  ; 9.497  ; Rise       ; counter[1]~reg0 ;
;  dec[3]             ; counter[1]~reg0 ; 9.598  ; 9.598  ; Rise       ; counter[1]~reg0 ;
; HEX0[*]             ; counter[1]~reg0 ; 11.935 ; 11.935 ; Fall       ; counter[1]~reg0 ;
;  HEX0[0]            ; counter[1]~reg0 ; 11.877 ; 11.877 ; Fall       ; counter[1]~reg0 ;
;  HEX0[1]            ; counter[1]~reg0 ; 11.910 ; 11.910 ; Fall       ; counter[1]~reg0 ;
;  HEX0[2]            ; counter[1]~reg0 ; 11.837 ; 11.837 ; Fall       ; counter[1]~reg0 ;
;  HEX0[3]            ; counter[1]~reg0 ; 11.794 ; 11.794 ; Fall       ; counter[1]~reg0 ;
;  HEX0[4]            ; counter[1]~reg0 ; 11.935 ; 11.935 ; Fall       ; counter[1]~reg0 ;
;  HEX0[5]            ; counter[1]~reg0 ; 11.934 ; 11.934 ; Fall       ; counter[1]~reg0 ;
;  HEX0[6]            ; counter[1]~reg0 ; 11.931 ; 11.931 ; Fall       ; counter[1]~reg0 ;
; HEX1[*]             ; counter[1]~reg0 ; 13.249 ; 13.249 ; Fall       ; counter[1]~reg0 ;
;  HEX1[0]            ; counter[1]~reg0 ; 12.647 ; 12.647 ; Fall       ; counter[1]~reg0 ;
;  HEX1[1]            ; counter[1]~reg0 ; 12.585 ; 12.585 ; Fall       ; counter[1]~reg0 ;
;  HEX1[2]            ; counter[1]~reg0 ; 12.579 ; 12.579 ; Fall       ; counter[1]~reg0 ;
;  HEX1[3]            ; counter[1]~reg0 ; 13.249 ; 13.249 ; Fall       ; counter[1]~reg0 ;
;  HEX1[4]            ; counter[1]~reg0 ; 12.671 ; 12.671 ; Fall       ; counter[1]~reg0 ;
;  HEX1[5]            ; counter[1]~reg0 ; 12.644 ; 12.644 ; Fall       ; counter[1]~reg0 ;
;  HEX1[6]            ; counter[1]~reg0 ; 13.077 ; 13.077 ; Fall       ; counter[1]~reg0 ;
; LEDG[*]             ; counter[1]~reg0 ;        ; 2.913  ; Fall       ; counter[1]~reg0 ;
;  LEDG[1]            ; counter[1]~reg0 ;        ; 2.913  ; Fall       ; counter[1]~reg0 ;
; bin[*]              ; counter[1]~reg0 ; 4.333  ; 4.333  ; Fall       ; counter[1]~reg0 ;
;  bin[1]             ; counter[1]~reg0 ; 4.333  ; 4.333  ; Fall       ; counter[1]~reg0 ;
;  bin[2]             ; counter[1]~reg0 ; 3.708  ; 3.708  ; Fall       ; counter[1]~reg0 ;
;  bin[3]             ; counter[1]~reg0 ; 3.761  ; 3.761  ; Fall       ; counter[1]~reg0 ;
; counter[*]          ; counter[1]~reg0 ;        ; 3.232  ; Fall       ; counter[1]~reg0 ;
;  counter[1]         ; counter[1]~reg0 ;        ; 3.232  ; Fall       ; counter[1]~reg0 ;
; dec[*]              ; counter[1]~reg0 ; 11.155 ; 11.155 ; Fall       ; counter[1]~reg0 ;
;  dec[0]             ; counter[1]~reg0 ; 11.155 ; 11.155 ; Fall       ; counter[1]~reg0 ;
;  dec[1]             ; counter[1]~reg0 ; 10.354 ; 10.354 ; Fall       ; counter[1]~reg0 ;
;  dec[2]             ; counter[1]~reg0 ; 9.497  ; 9.497  ; Fall       ; counter[1]~reg0 ;
;  dec[3]             ; counter[1]~reg0 ; 9.598  ; 9.598  ; Fall       ; counter[1]~reg0 ;
+---------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; LEDG[*]             ; CLOCK_50        ; 4.257  ; 4.257  ; Rise       ; CLOCK_50        ;
;  LEDG[0]            ; CLOCK_50        ; 4.668  ; 4.668  ; Rise       ; CLOCK_50        ;
;  LEDG[2]            ; CLOCK_50        ; 6.246  ; 6.246  ; Rise       ; CLOCK_50        ;
;  LEDG[3]            ; CLOCK_50        ; 5.446  ; 5.446  ; Rise       ; CLOCK_50        ;
;  LEDG[4]            ; CLOCK_50        ; 4.257  ; 4.257  ; Rise       ; CLOCK_50        ;
;  LEDG[5]            ; CLOCK_50        ; 7.956  ; 7.956  ; Rise       ; CLOCK_50        ;
;  LEDG[6]            ; CLOCK_50        ; 7.503  ; 7.503  ; Rise       ; CLOCK_50        ;
;  LEDG[7]            ; CLOCK_50        ; 4.402  ; 4.402  ; Rise       ; CLOCK_50        ;
; LEDR[*]             ; CLOCK_50        ; 4.388  ; 4.388  ; Rise       ; CLOCK_50        ;
;  LEDR[0]            ; CLOCK_50        ; 4.545  ; 4.545  ; Rise       ; CLOCK_50        ;
;  LEDR[1]            ; CLOCK_50        ; 4.402  ; 4.402  ; Rise       ; CLOCK_50        ;
;  LEDR[2]            ; CLOCK_50        ; 4.741  ; 4.741  ; Rise       ; CLOCK_50        ;
;  LEDR[3]            ; CLOCK_50        ; 4.558  ; 4.558  ; Rise       ; CLOCK_50        ;
;  LEDR[4]            ; CLOCK_50        ; 4.730  ; 4.730  ; Rise       ; CLOCK_50        ;
;  LEDR[5]            ; CLOCK_50        ; 4.713  ; 4.713  ; Rise       ; CLOCK_50        ;
;  LEDR[6]            ; CLOCK_50        ; 4.770  ; 4.770  ; Rise       ; CLOCK_50        ;
;  LEDR[7]            ; CLOCK_50        ; 4.806  ; 4.806  ; Rise       ; CLOCK_50        ;
;  LEDR[8]            ; CLOCK_50        ; 4.388  ; 4.388  ; Rise       ; CLOCK_50        ;
;  LEDR[9]            ; CLOCK_50        ; 4.444  ; 4.444  ; Rise       ; CLOCK_50        ;
; bin[*]              ; CLOCK_50        ; 4.798  ; 4.798  ; Rise       ; CLOCK_50        ;
;  bin[0]             ; CLOCK_50        ; 4.798  ; 4.798  ; Rise       ; CLOCK_50        ;
;  bin[1]             ; CLOCK_50        ; 7.922  ; 7.922  ; Rise       ; CLOCK_50        ;
;  bin[2]             ; CLOCK_50        ; 7.167  ; 7.167  ; Rise       ; CLOCK_50        ;
;  bin[3]             ; CLOCK_50        ; 7.290  ; 7.290  ; Rise       ; CLOCK_50        ;
; counter[*]          ; CLOCK_50        ; 4.505  ; 4.505  ; Rise       ; CLOCK_50        ;
;  counter[0]         ; CLOCK_50        ; 4.583  ; 4.583  ; Rise       ; CLOCK_50        ;
;  counter[2]         ; CLOCK_50        ; 6.230  ; 6.230  ; Rise       ; CLOCK_50        ;
;  counter[3]         ; CLOCK_50        ; 5.291  ; 5.291  ; Rise       ; CLOCK_50        ;
;  counter[4]         ; CLOCK_50        ; 4.505  ; 4.505  ; Rise       ; CLOCK_50        ;
;  counter[5]         ; CLOCK_50        ; 7.740  ; 7.740  ; Rise       ; CLOCK_50        ;
;  counter[6]         ; CLOCK_50        ; 7.762  ; 7.762  ; Rise       ; CLOCK_50        ;
;  counter[7]         ; CLOCK_50        ; 4.816  ; 4.816  ; Rise       ; CLOCK_50        ;
; custom_register[*]  ; CLOCK_50        ; 4.391  ; 4.391  ; Rise       ; CLOCK_50        ;
;  custom_register[0] ; CLOCK_50        ; 4.554  ; 4.554  ; Rise       ; CLOCK_50        ;
;  custom_register[1] ; CLOCK_50        ; 4.431  ; 4.431  ; Rise       ; CLOCK_50        ;
;  custom_register[2] ; CLOCK_50        ; 4.850  ; 4.850  ; Rise       ; CLOCK_50        ;
;  custom_register[3] ; CLOCK_50        ; 5.075  ; 5.075  ; Rise       ; CLOCK_50        ;
;  custom_register[4] ; CLOCK_50        ; 4.949  ; 4.949  ; Rise       ; CLOCK_50        ;
;  custom_register[5] ; CLOCK_50        ; 5.071  ; 5.071  ; Rise       ; CLOCK_50        ;
;  custom_register[6] ; CLOCK_50        ; 4.647  ; 4.647  ; Rise       ; CLOCK_50        ;
;  custom_register[7] ; CLOCK_50        ; 4.391  ; 4.391  ; Rise       ; CLOCK_50        ;
;  custom_register[8] ; CLOCK_50        ; 4.404  ; 4.404  ; Rise       ; CLOCK_50        ;
;  custom_register[9] ; CLOCK_50        ; 4.474  ; 4.474  ; Rise       ; CLOCK_50        ;
; dec[*]              ; CLOCK_50        ; 8.351  ; 8.351  ; Rise       ; CLOCK_50        ;
;  dec[0]             ; CLOCK_50        ; 8.351  ; 8.351  ; Rise       ; CLOCK_50        ;
;  dec[1]             ; CLOCK_50        ; 12.195 ; 12.195 ; Rise       ; CLOCK_50        ;
;  dec[2]             ; CLOCK_50        ; 11.622 ; 11.622 ; Rise       ; CLOCK_50        ;
;  dec[3]             ; CLOCK_50        ; 11.947 ; 11.947 ; Rise       ; CLOCK_50        ;
; flag                ; CLOCK_50        ; 4.073  ; 4.073  ; Rise       ; CLOCK_50        ;
; is_even             ; CLOCK_50        ; 4.194  ; 4.194  ; Rise       ; CLOCK_50        ;
; HEX0[*]             ; counter[1]~reg0 ; 11.590 ; 11.590 ; Rise       ; counter[1]~reg0 ;
;  HEX0[0]            ; counter[1]~reg0 ; 11.673 ; 11.673 ; Rise       ; counter[1]~reg0 ;
;  HEX0[1]            ; counter[1]~reg0 ; 11.706 ; 11.706 ; Rise       ; counter[1]~reg0 ;
;  HEX0[2]            ; counter[1]~reg0 ; 11.633 ; 11.633 ; Rise       ; counter[1]~reg0 ;
;  HEX0[3]            ; counter[1]~reg0 ; 11.590 ; 11.590 ; Rise       ; counter[1]~reg0 ;
;  HEX0[4]            ; counter[1]~reg0 ; 11.731 ; 11.731 ; Rise       ; counter[1]~reg0 ;
;  HEX0[5]            ; counter[1]~reg0 ; 11.730 ; 11.730 ; Rise       ; counter[1]~reg0 ;
;  HEX0[6]            ; counter[1]~reg0 ; 11.727 ; 11.727 ; Rise       ; counter[1]~reg0 ;
; HEX1[*]             ; counter[1]~reg0 ; 10.691 ; 10.691 ; Rise       ; counter[1]~reg0 ;
;  HEX1[0]            ; counter[1]~reg0 ; 10.759 ; 10.759 ; Rise       ; counter[1]~reg0 ;
;  HEX1[1]            ; counter[1]~reg0 ; 10.697 ; 10.697 ; Rise       ; counter[1]~reg0 ;
;  HEX1[2]            ; counter[1]~reg0 ; 10.691 ; 10.691 ; Rise       ; counter[1]~reg0 ;
;  HEX1[3]            ; counter[1]~reg0 ; 11.361 ; 11.361 ; Rise       ; counter[1]~reg0 ;
;  HEX1[4]            ; counter[1]~reg0 ; 10.783 ; 10.783 ; Rise       ; counter[1]~reg0 ;
;  HEX1[5]            ; counter[1]~reg0 ; 10.756 ; 10.756 ; Rise       ; counter[1]~reg0 ;
;  HEX1[6]            ; counter[1]~reg0 ; 11.189 ; 11.189 ; Rise       ; counter[1]~reg0 ;
; LEDG[*]             ; counter[1]~reg0 ; 2.913  ;        ; Rise       ; counter[1]~reg0 ;
;  LEDG[1]            ; counter[1]~reg0 ; 2.913  ;        ; Rise       ; counter[1]~reg0 ;
; bin[*]              ; counter[1]~reg0 ; 3.528  ; 3.528  ; Rise       ; counter[1]~reg0 ;
;  bin[1]             ; counter[1]~reg0 ; 4.133  ; 4.133  ; Rise       ; counter[1]~reg0 ;
;  bin[2]             ; counter[1]~reg0 ; 3.528  ; 3.528  ; Rise       ; counter[1]~reg0 ;
;  bin[3]             ; counter[1]~reg0 ; 3.723  ; 3.723  ; Rise       ; counter[1]~reg0 ;
; counter[*]          ; counter[1]~reg0 ; 3.232  ;        ; Rise       ; counter[1]~reg0 ;
;  counter[1]         ; counter[1]~reg0 ; 3.232  ;        ; Rise       ; counter[1]~reg0 ;
; dec[*]              ; counter[1]~reg0 ; 4.634  ; 4.634  ; Rise       ; counter[1]~reg0 ;
;  dec[0]             ; counter[1]~reg0 ; 4.634  ; 4.634  ; Rise       ; counter[1]~reg0 ;
;  dec[1]             ; counter[1]~reg0 ; 8.556  ; 8.556  ; Rise       ; counter[1]~reg0 ;
;  dec[2]             ; counter[1]~reg0 ; 7.983  ; 7.983  ; Rise       ; counter[1]~reg0 ;
;  dec[3]             ; counter[1]~reg0 ; 8.308  ; 8.308  ; Rise       ; counter[1]~reg0 ;
; HEX0[*]             ; counter[1]~reg0 ; 11.680 ; 11.680 ; Fall       ; counter[1]~reg0 ;
;  HEX0[0]            ; counter[1]~reg0 ; 11.763 ; 11.763 ; Fall       ; counter[1]~reg0 ;
;  HEX0[1]            ; counter[1]~reg0 ; 11.796 ; 11.796 ; Fall       ; counter[1]~reg0 ;
;  HEX0[2]            ; counter[1]~reg0 ; 11.723 ; 11.723 ; Fall       ; counter[1]~reg0 ;
;  HEX0[3]            ; counter[1]~reg0 ; 11.680 ; 11.680 ; Fall       ; counter[1]~reg0 ;
;  HEX0[4]            ; counter[1]~reg0 ; 11.821 ; 11.821 ; Fall       ; counter[1]~reg0 ;
;  HEX0[5]            ; counter[1]~reg0 ; 11.820 ; 11.820 ; Fall       ; counter[1]~reg0 ;
;  HEX0[6]            ; counter[1]~reg0 ; 11.817 ; 11.817 ; Fall       ; counter[1]~reg0 ;
; HEX1[*]             ; counter[1]~reg0 ; 10.718 ; 10.718 ; Fall       ; counter[1]~reg0 ;
;  HEX1[0]            ; counter[1]~reg0 ; 10.786 ; 10.786 ; Fall       ; counter[1]~reg0 ;
;  HEX1[1]            ; counter[1]~reg0 ; 10.724 ; 10.724 ; Fall       ; counter[1]~reg0 ;
;  HEX1[2]            ; counter[1]~reg0 ; 10.718 ; 10.718 ; Fall       ; counter[1]~reg0 ;
;  HEX1[3]            ; counter[1]~reg0 ; 11.388 ; 11.388 ; Fall       ; counter[1]~reg0 ;
;  HEX1[4]            ; counter[1]~reg0 ; 10.810 ; 10.810 ; Fall       ; counter[1]~reg0 ;
;  HEX1[5]            ; counter[1]~reg0 ; 10.783 ; 10.783 ; Fall       ; counter[1]~reg0 ;
;  HEX1[6]            ; counter[1]~reg0 ; 11.216 ; 11.216 ; Fall       ; counter[1]~reg0 ;
; LEDG[*]             ; counter[1]~reg0 ;        ; 2.913  ; Fall       ; counter[1]~reg0 ;
;  LEDG[1]            ; counter[1]~reg0 ;        ; 2.913  ; Fall       ; counter[1]~reg0 ;
; bin[*]              ; counter[1]~reg0 ; 3.528  ; 3.528  ; Fall       ; counter[1]~reg0 ;
;  bin[1]             ; counter[1]~reg0 ; 4.133  ; 4.133  ; Fall       ; counter[1]~reg0 ;
;  bin[2]             ; counter[1]~reg0 ; 3.528  ; 3.528  ; Fall       ; counter[1]~reg0 ;
;  bin[3]             ; counter[1]~reg0 ; 3.723  ; 3.723  ; Fall       ; counter[1]~reg0 ;
; counter[*]          ; counter[1]~reg0 ;        ; 3.232  ; Fall       ; counter[1]~reg0 ;
;  counter[1]         ; counter[1]~reg0 ;        ; 3.232  ; Fall       ; counter[1]~reg0 ;
; dec[*]              ; counter[1]~reg0 ; 4.634  ; 4.634  ; Fall       ; counter[1]~reg0 ;
;  dec[0]             ; counter[1]~reg0 ; 4.634  ; 4.634  ; Fall       ; counter[1]~reg0 ;
;  dec[1]             ; counter[1]~reg0 ; 8.556  ; 8.556  ; Fall       ; counter[1]~reg0 ;
;  dec[2]             ; counter[1]~reg0 ; 7.983  ; 7.983  ; Fall       ; counter[1]~reg0 ;
;  dec[3]             ; counter[1]~reg0 ; 8.308  ; 8.308  ; Fall       ; counter[1]~reg0 ;
+---------------------+-----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+----------+----------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+----------+----------+---------+---------------------+
; Worst-case Slack ; -18.665  ; -18.756  ; N/A      ; N/A     ; -5.210              ;
;  CLOCK_50        ; -2.325   ; -2.180   ; N/A      ; N/A     ; -1.631              ;
;  counter[1]~reg0 ; -18.665  ; -18.756  ; N/A      ; N/A     ; -5.210              ;
; Design-wide TNS  ; -154.599 ; -266.168 ; 0.0      ; 0.0     ; -3088.667           ;
;  CLOCK_50        ; -26.882  ; -14.039  ; N/A      ; N/A     ; -26.071             ;
;  counter[1]~reg0 ; -127.717 ; -252.129 ; N/A      ; N/A     ; -3062.596           ;
+------------------+----------+----------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 7.322 ; 7.322 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 7.322 ; 7.322 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 4.713 ; 4.713 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 2.653 ; 2.653 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 2.653 ; 2.653 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.017 ; -2.017 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.064 ; -2.064 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -2.017 ; -2.017 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.652  ; 0.652  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.652  ; 0.652  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; LEDG[*]             ; CLOCK_50        ; 18.223 ; 18.223 ; Rise       ; CLOCK_50        ;
;  LEDG[0]            ; CLOCK_50        ; 9.221  ; 9.221  ; Rise       ; CLOCK_50        ;
;  LEDG[2]            ; CLOCK_50        ; 13.731 ; 13.731 ; Rise       ; CLOCK_50        ;
;  LEDG[3]            ; CLOCK_50        ; 11.853 ; 11.853 ; Rise       ; CLOCK_50        ;
;  LEDG[4]            ; CLOCK_50        ; 8.977  ; 8.977  ; Rise       ; CLOCK_50        ;
;  LEDG[5]            ; CLOCK_50        ; 18.223 ; 18.223 ; Rise       ; CLOCK_50        ;
;  LEDG[6]            ; CLOCK_50        ; 17.116 ; 17.116 ; Rise       ; CLOCK_50        ;
;  LEDG[7]            ; CLOCK_50        ; 9.446  ; 9.446  ; Rise       ; CLOCK_50        ;
; LEDR[*]             ; CLOCK_50        ; 9.362  ; 9.362  ; Rise       ; CLOCK_50        ;
;  LEDR[0]            ; CLOCK_50        ; 8.947  ; 8.947  ; Rise       ; CLOCK_50        ;
;  LEDR[1]            ; CLOCK_50        ; 8.488  ; 8.488  ; Rise       ; CLOCK_50        ;
;  LEDR[2]            ; CLOCK_50        ; 9.131  ; 9.131  ; Rise       ; CLOCK_50        ;
;  LEDR[3]            ; CLOCK_50        ; 8.819  ; 8.819  ; Rise       ; CLOCK_50        ;
;  LEDR[4]            ; CLOCK_50        ; 9.202  ; 9.202  ; Rise       ; CLOCK_50        ;
;  LEDR[5]            ; CLOCK_50        ; 9.303  ; 9.303  ; Rise       ; CLOCK_50        ;
;  LEDR[6]            ; CLOCK_50        ; 9.319  ; 9.319  ; Rise       ; CLOCK_50        ;
;  LEDR[7]            ; CLOCK_50        ; 9.362  ; 9.362  ; Rise       ; CLOCK_50        ;
;  LEDR[8]            ; CLOCK_50        ; 8.465  ; 8.465  ; Rise       ; CLOCK_50        ;
;  LEDR[9]            ; CLOCK_50        ; 8.650  ; 8.650  ; Rise       ; CLOCK_50        ;
; bin[*]              ; CLOCK_50        ; 22.281 ; 22.281 ; Rise       ; CLOCK_50        ;
;  bin[0]             ; CLOCK_50        ; 9.473  ; 9.473  ; Rise       ; CLOCK_50        ;
;  bin[1]             ; CLOCK_50        ; 22.281 ; 22.281 ; Rise       ; CLOCK_50        ;
;  bin[2]             ; CLOCK_50        ; 20.871 ; 20.871 ; Rise       ; CLOCK_50        ;
;  bin[3]             ; CLOCK_50        ; 21.119 ; 21.119 ; Rise       ; CLOCK_50        ;
; counter[*]          ; CLOCK_50        ; 17.792 ; 17.792 ; Rise       ; CLOCK_50        ;
;  counter[0]         ; CLOCK_50        ; 8.796  ; 8.796  ; Rise       ; CLOCK_50        ;
;  counter[2]         ; CLOCK_50        ; 13.731 ; 13.731 ; Rise       ; CLOCK_50        ;
;  counter[3]         ; CLOCK_50        ; 11.489 ; 11.489 ; Rise       ; CLOCK_50        ;
;  counter[4]         ; CLOCK_50        ; 9.630  ; 9.630  ; Rise       ; CLOCK_50        ;
;  counter[5]         ; CLOCK_50        ; 17.761 ; 17.761 ; Rise       ; CLOCK_50        ;
;  counter[6]         ; CLOCK_50        ; 17.792 ; 17.792 ; Rise       ; CLOCK_50        ;
;  counter[7]         ; CLOCK_50        ; 10.487 ; 10.487 ; Rise       ; CLOCK_50        ;
; custom_register[*]  ; CLOCK_50        ; 10.142 ; 10.142 ; Rise       ; CLOCK_50        ;
;  custom_register[0] ; CLOCK_50        ; 8.971  ; 8.971  ; Rise       ; CLOCK_50        ;
;  custom_register[1] ; CLOCK_50        ; 8.515  ; 8.515  ; Rise       ; CLOCK_50        ;
;  custom_register[2] ; CLOCK_50        ; 9.448  ; 9.448  ; Rise       ; CLOCK_50        ;
;  custom_register[3] ; CLOCK_50        ; 10.136 ; 10.136 ; Rise       ; CLOCK_50        ;
;  custom_register[4] ; CLOCK_50        ; 9.951  ; 9.951  ; Rise       ; CLOCK_50        ;
;  custom_register[5] ; CLOCK_50        ; 10.142 ; 10.142 ; Rise       ; CLOCK_50        ;
;  custom_register[6] ; CLOCK_50        ; 9.002  ; 9.002  ; Rise       ; CLOCK_50        ;
;  custom_register[7] ; CLOCK_50        ; 8.568  ; 8.568  ; Rise       ; CLOCK_50        ;
;  custom_register[8] ; CLOCK_50        ; 8.496  ; 8.496  ; Rise       ; CLOCK_50        ;
;  custom_register[9] ; CLOCK_50        ; 8.680  ; 8.680  ; Rise       ; CLOCK_50        ;
; dec[*]              ; CLOCK_50        ; 41.901 ; 41.901 ; Rise       ; CLOCK_50        ;
;  dec[0]             ; CLOCK_50        ; 41.901 ; 41.901 ; Rise       ; CLOCK_50        ;
;  dec[1]             ; CLOCK_50        ; 39.303 ; 39.303 ; Rise       ; CLOCK_50        ;
;  dec[2]             ; CLOCK_50        ; 36.893 ; 36.893 ; Rise       ; CLOCK_50        ;
;  dec[3]             ; CLOCK_50        ; 36.867 ; 36.867 ; Rise       ; CLOCK_50        ;
; flag                ; CLOCK_50        ; 7.619  ; 7.619  ; Rise       ; CLOCK_50        ;
; is_even             ; CLOCK_50        ; 7.807  ; 7.807  ; Rise       ; CLOCK_50        ;
; HEX0[*]             ; counter[1]~reg0 ; 28.165 ; 28.165 ; Rise       ; counter[1]~reg0 ;
;  HEX0[0]            ; counter[1]~reg0 ; 28.081 ; 28.081 ; Rise       ; counter[1]~reg0 ;
;  HEX0[1]            ; counter[1]~reg0 ; 28.116 ; 28.116 ; Rise       ; counter[1]~reg0 ;
;  HEX0[2]            ; counter[1]~reg0 ; 27.883 ; 27.883 ; Rise       ; counter[1]~reg0 ;
;  HEX0[3]            ; counter[1]~reg0 ; 27.801 ; 27.801 ; Rise       ; counter[1]~reg0 ;
;  HEX0[4]            ; counter[1]~reg0 ; 28.165 ; 28.165 ; Rise       ; counter[1]~reg0 ;
;  HEX0[5]            ; counter[1]~reg0 ; 28.158 ; 28.158 ; Rise       ; counter[1]~reg0 ;
;  HEX0[6]            ; counter[1]~reg0 ; 28.156 ; 28.156 ; Rise       ; counter[1]~reg0 ;
; HEX1[*]             ; counter[1]~reg0 ; 33.371 ; 33.371 ; Rise       ; counter[1]~reg0 ;
;  HEX1[0]            ; counter[1]~reg0 ; 32.042 ; 32.042 ; Rise       ; counter[1]~reg0 ;
;  HEX1[1]            ; counter[1]~reg0 ; 31.868 ; 31.868 ; Rise       ; counter[1]~reg0 ;
;  HEX1[2]            ; counter[1]~reg0 ; 31.857 ; 31.857 ; Rise       ; counter[1]~reg0 ;
;  HEX1[3]            ; counter[1]~reg0 ; 33.371 ; 33.371 ; Rise       ; counter[1]~reg0 ;
;  HEX1[4]            ; counter[1]~reg0 ; 31.949 ; 31.949 ; Rise       ; counter[1]~reg0 ;
;  HEX1[5]            ; counter[1]~reg0 ; 31.929 ; 31.929 ; Rise       ; counter[1]~reg0 ;
;  HEX1[6]            ; counter[1]~reg0 ; 32.916 ; 32.916 ; Rise       ; counter[1]~reg0 ;
; LEDG[*]             ; counter[1]~reg0 ; 6.589  ;        ; Rise       ; counter[1]~reg0 ;
;  LEDG[1]            ; counter[1]~reg0 ; 6.589  ;        ; Rise       ; counter[1]~reg0 ;
; bin[*]              ; counter[1]~reg0 ; 10.241 ; 10.241 ; Rise       ; counter[1]~reg0 ;
;  bin[1]             ; counter[1]~reg0 ; 10.241 ; 10.241 ; Rise       ; counter[1]~reg0 ;
;  bin[2]             ; counter[1]~reg0 ; 8.831  ; 8.831  ; Rise       ; counter[1]~reg0 ;
;  bin[3]             ; counter[1]~reg0 ; 9.079  ; 9.079  ; Rise       ; counter[1]~reg0 ;
; counter[*]          ; counter[1]~reg0 ; 7.350  ;        ; Rise       ; counter[1]~reg0 ;
;  counter[1]         ; counter[1]~reg0 ; 7.350  ;        ; Rise       ; counter[1]~reg0 ;
; dec[*]              ; counter[1]~reg0 ; 29.861 ; 29.861 ; Rise       ; counter[1]~reg0 ;
;  dec[0]             ; counter[1]~reg0 ; 29.861 ; 29.861 ; Rise       ; counter[1]~reg0 ;
;  dec[1]             ; counter[1]~reg0 ; 27.263 ; 27.263 ; Rise       ; counter[1]~reg0 ;
;  dec[2]             ; counter[1]~reg0 ; 24.853 ; 24.853 ; Rise       ; counter[1]~reg0 ;
;  dec[3]             ; counter[1]~reg0 ; 24.827 ; 24.827 ; Rise       ; counter[1]~reg0 ;
; HEX0[*]             ; counter[1]~reg0 ; 28.625 ; 28.625 ; Fall       ; counter[1]~reg0 ;
;  HEX0[0]            ; counter[1]~reg0 ; 28.541 ; 28.541 ; Fall       ; counter[1]~reg0 ;
;  HEX0[1]            ; counter[1]~reg0 ; 28.576 ; 28.576 ; Fall       ; counter[1]~reg0 ;
;  HEX0[2]            ; counter[1]~reg0 ; 28.343 ; 28.343 ; Fall       ; counter[1]~reg0 ;
;  HEX0[3]            ; counter[1]~reg0 ; 28.261 ; 28.261 ; Fall       ; counter[1]~reg0 ;
;  HEX0[4]            ; counter[1]~reg0 ; 28.625 ; 28.625 ; Fall       ; counter[1]~reg0 ;
;  HEX0[5]            ; counter[1]~reg0 ; 28.618 ; 28.618 ; Fall       ; counter[1]~reg0 ;
;  HEX0[6]            ; counter[1]~reg0 ; 28.616 ; 28.616 ; Fall       ; counter[1]~reg0 ;
; HEX1[*]             ; counter[1]~reg0 ; 33.335 ; 33.335 ; Fall       ; counter[1]~reg0 ;
;  HEX1[0]            ; counter[1]~reg0 ; 32.006 ; 32.006 ; Fall       ; counter[1]~reg0 ;
;  HEX1[1]            ; counter[1]~reg0 ; 31.832 ; 31.832 ; Fall       ; counter[1]~reg0 ;
;  HEX1[2]            ; counter[1]~reg0 ; 31.821 ; 31.821 ; Fall       ; counter[1]~reg0 ;
;  HEX1[3]            ; counter[1]~reg0 ; 33.335 ; 33.335 ; Fall       ; counter[1]~reg0 ;
;  HEX1[4]            ; counter[1]~reg0 ; 31.913 ; 31.913 ; Fall       ; counter[1]~reg0 ;
;  HEX1[5]            ; counter[1]~reg0 ; 31.893 ; 31.893 ; Fall       ; counter[1]~reg0 ;
;  HEX1[6]            ; counter[1]~reg0 ; 32.880 ; 32.880 ; Fall       ; counter[1]~reg0 ;
; LEDG[*]             ; counter[1]~reg0 ;        ; 6.589  ; Fall       ; counter[1]~reg0 ;
;  LEDG[1]            ; counter[1]~reg0 ;        ; 6.589  ; Fall       ; counter[1]~reg0 ;
; bin[*]              ; counter[1]~reg0 ; 10.241 ; 10.241 ; Fall       ; counter[1]~reg0 ;
;  bin[1]             ; counter[1]~reg0 ; 10.241 ; 10.241 ; Fall       ; counter[1]~reg0 ;
;  bin[2]             ; counter[1]~reg0 ; 8.831  ; 8.831  ; Fall       ; counter[1]~reg0 ;
;  bin[3]             ; counter[1]~reg0 ; 9.079  ; 9.079  ; Fall       ; counter[1]~reg0 ;
; counter[*]          ; counter[1]~reg0 ;        ; 7.350  ; Fall       ; counter[1]~reg0 ;
;  counter[1]         ; counter[1]~reg0 ;        ; 7.350  ; Fall       ; counter[1]~reg0 ;
; dec[*]              ; counter[1]~reg0 ; 29.861 ; 29.861 ; Fall       ; counter[1]~reg0 ;
;  dec[0]             ; counter[1]~reg0 ; 29.861 ; 29.861 ; Fall       ; counter[1]~reg0 ;
;  dec[1]             ; counter[1]~reg0 ; 27.263 ; 27.263 ; Fall       ; counter[1]~reg0 ;
;  dec[2]             ; counter[1]~reg0 ; 24.853 ; 24.853 ; Fall       ; counter[1]~reg0 ;
;  dec[3]             ; counter[1]~reg0 ; 24.827 ; 24.827 ; Fall       ; counter[1]~reg0 ;
+---------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+-----------------+--------+--------+------------+-----------------+
; LEDG[*]             ; CLOCK_50        ; 4.257  ; 4.257  ; Rise       ; CLOCK_50        ;
;  LEDG[0]            ; CLOCK_50        ; 4.668  ; 4.668  ; Rise       ; CLOCK_50        ;
;  LEDG[2]            ; CLOCK_50        ; 6.246  ; 6.246  ; Rise       ; CLOCK_50        ;
;  LEDG[3]            ; CLOCK_50        ; 5.446  ; 5.446  ; Rise       ; CLOCK_50        ;
;  LEDG[4]            ; CLOCK_50        ; 4.257  ; 4.257  ; Rise       ; CLOCK_50        ;
;  LEDG[5]            ; CLOCK_50        ; 7.956  ; 7.956  ; Rise       ; CLOCK_50        ;
;  LEDG[6]            ; CLOCK_50        ; 7.503  ; 7.503  ; Rise       ; CLOCK_50        ;
;  LEDG[7]            ; CLOCK_50        ; 4.402  ; 4.402  ; Rise       ; CLOCK_50        ;
; LEDR[*]             ; CLOCK_50        ; 4.388  ; 4.388  ; Rise       ; CLOCK_50        ;
;  LEDR[0]            ; CLOCK_50        ; 4.545  ; 4.545  ; Rise       ; CLOCK_50        ;
;  LEDR[1]            ; CLOCK_50        ; 4.402  ; 4.402  ; Rise       ; CLOCK_50        ;
;  LEDR[2]            ; CLOCK_50        ; 4.741  ; 4.741  ; Rise       ; CLOCK_50        ;
;  LEDR[3]            ; CLOCK_50        ; 4.558  ; 4.558  ; Rise       ; CLOCK_50        ;
;  LEDR[4]            ; CLOCK_50        ; 4.730  ; 4.730  ; Rise       ; CLOCK_50        ;
;  LEDR[5]            ; CLOCK_50        ; 4.713  ; 4.713  ; Rise       ; CLOCK_50        ;
;  LEDR[6]            ; CLOCK_50        ; 4.770  ; 4.770  ; Rise       ; CLOCK_50        ;
;  LEDR[7]            ; CLOCK_50        ; 4.806  ; 4.806  ; Rise       ; CLOCK_50        ;
;  LEDR[8]            ; CLOCK_50        ; 4.388  ; 4.388  ; Rise       ; CLOCK_50        ;
;  LEDR[9]            ; CLOCK_50        ; 4.444  ; 4.444  ; Rise       ; CLOCK_50        ;
; bin[*]              ; CLOCK_50        ; 4.798  ; 4.798  ; Rise       ; CLOCK_50        ;
;  bin[0]             ; CLOCK_50        ; 4.798  ; 4.798  ; Rise       ; CLOCK_50        ;
;  bin[1]             ; CLOCK_50        ; 7.922  ; 7.922  ; Rise       ; CLOCK_50        ;
;  bin[2]             ; CLOCK_50        ; 7.167  ; 7.167  ; Rise       ; CLOCK_50        ;
;  bin[3]             ; CLOCK_50        ; 7.290  ; 7.290  ; Rise       ; CLOCK_50        ;
; counter[*]          ; CLOCK_50        ; 4.505  ; 4.505  ; Rise       ; CLOCK_50        ;
;  counter[0]         ; CLOCK_50        ; 4.583  ; 4.583  ; Rise       ; CLOCK_50        ;
;  counter[2]         ; CLOCK_50        ; 6.230  ; 6.230  ; Rise       ; CLOCK_50        ;
;  counter[3]         ; CLOCK_50        ; 5.291  ; 5.291  ; Rise       ; CLOCK_50        ;
;  counter[4]         ; CLOCK_50        ; 4.505  ; 4.505  ; Rise       ; CLOCK_50        ;
;  counter[5]         ; CLOCK_50        ; 7.740  ; 7.740  ; Rise       ; CLOCK_50        ;
;  counter[6]         ; CLOCK_50        ; 7.762  ; 7.762  ; Rise       ; CLOCK_50        ;
;  counter[7]         ; CLOCK_50        ; 4.816  ; 4.816  ; Rise       ; CLOCK_50        ;
; custom_register[*]  ; CLOCK_50        ; 4.391  ; 4.391  ; Rise       ; CLOCK_50        ;
;  custom_register[0] ; CLOCK_50        ; 4.554  ; 4.554  ; Rise       ; CLOCK_50        ;
;  custom_register[1] ; CLOCK_50        ; 4.431  ; 4.431  ; Rise       ; CLOCK_50        ;
;  custom_register[2] ; CLOCK_50        ; 4.850  ; 4.850  ; Rise       ; CLOCK_50        ;
;  custom_register[3] ; CLOCK_50        ; 5.075  ; 5.075  ; Rise       ; CLOCK_50        ;
;  custom_register[4] ; CLOCK_50        ; 4.949  ; 4.949  ; Rise       ; CLOCK_50        ;
;  custom_register[5] ; CLOCK_50        ; 5.071  ; 5.071  ; Rise       ; CLOCK_50        ;
;  custom_register[6] ; CLOCK_50        ; 4.647  ; 4.647  ; Rise       ; CLOCK_50        ;
;  custom_register[7] ; CLOCK_50        ; 4.391  ; 4.391  ; Rise       ; CLOCK_50        ;
;  custom_register[8] ; CLOCK_50        ; 4.404  ; 4.404  ; Rise       ; CLOCK_50        ;
;  custom_register[9] ; CLOCK_50        ; 4.474  ; 4.474  ; Rise       ; CLOCK_50        ;
; dec[*]              ; CLOCK_50        ; 8.351  ; 8.351  ; Rise       ; CLOCK_50        ;
;  dec[0]             ; CLOCK_50        ; 8.351  ; 8.351  ; Rise       ; CLOCK_50        ;
;  dec[1]             ; CLOCK_50        ; 12.195 ; 12.195 ; Rise       ; CLOCK_50        ;
;  dec[2]             ; CLOCK_50        ; 11.622 ; 11.622 ; Rise       ; CLOCK_50        ;
;  dec[3]             ; CLOCK_50        ; 11.947 ; 11.947 ; Rise       ; CLOCK_50        ;
; flag                ; CLOCK_50        ; 4.073  ; 4.073  ; Rise       ; CLOCK_50        ;
; is_even             ; CLOCK_50        ; 4.194  ; 4.194  ; Rise       ; CLOCK_50        ;
; HEX0[*]             ; counter[1]~reg0 ; 11.590 ; 11.590 ; Rise       ; counter[1]~reg0 ;
;  HEX0[0]            ; counter[1]~reg0 ; 11.673 ; 11.673 ; Rise       ; counter[1]~reg0 ;
;  HEX0[1]            ; counter[1]~reg0 ; 11.706 ; 11.706 ; Rise       ; counter[1]~reg0 ;
;  HEX0[2]            ; counter[1]~reg0 ; 11.633 ; 11.633 ; Rise       ; counter[1]~reg0 ;
;  HEX0[3]            ; counter[1]~reg0 ; 11.590 ; 11.590 ; Rise       ; counter[1]~reg0 ;
;  HEX0[4]            ; counter[1]~reg0 ; 11.731 ; 11.731 ; Rise       ; counter[1]~reg0 ;
;  HEX0[5]            ; counter[1]~reg0 ; 11.730 ; 11.730 ; Rise       ; counter[1]~reg0 ;
;  HEX0[6]            ; counter[1]~reg0 ; 11.727 ; 11.727 ; Rise       ; counter[1]~reg0 ;
; HEX1[*]             ; counter[1]~reg0 ; 10.691 ; 10.691 ; Rise       ; counter[1]~reg0 ;
;  HEX1[0]            ; counter[1]~reg0 ; 10.759 ; 10.759 ; Rise       ; counter[1]~reg0 ;
;  HEX1[1]            ; counter[1]~reg0 ; 10.697 ; 10.697 ; Rise       ; counter[1]~reg0 ;
;  HEX1[2]            ; counter[1]~reg0 ; 10.691 ; 10.691 ; Rise       ; counter[1]~reg0 ;
;  HEX1[3]            ; counter[1]~reg0 ; 11.361 ; 11.361 ; Rise       ; counter[1]~reg0 ;
;  HEX1[4]            ; counter[1]~reg0 ; 10.783 ; 10.783 ; Rise       ; counter[1]~reg0 ;
;  HEX1[5]            ; counter[1]~reg0 ; 10.756 ; 10.756 ; Rise       ; counter[1]~reg0 ;
;  HEX1[6]            ; counter[1]~reg0 ; 11.189 ; 11.189 ; Rise       ; counter[1]~reg0 ;
; LEDG[*]             ; counter[1]~reg0 ; 2.913  ;        ; Rise       ; counter[1]~reg0 ;
;  LEDG[1]            ; counter[1]~reg0 ; 2.913  ;        ; Rise       ; counter[1]~reg0 ;
; bin[*]              ; counter[1]~reg0 ; 3.528  ; 3.528  ; Rise       ; counter[1]~reg0 ;
;  bin[1]             ; counter[1]~reg0 ; 4.133  ; 4.133  ; Rise       ; counter[1]~reg0 ;
;  bin[2]             ; counter[1]~reg0 ; 3.528  ; 3.528  ; Rise       ; counter[1]~reg0 ;
;  bin[3]             ; counter[1]~reg0 ; 3.723  ; 3.723  ; Rise       ; counter[1]~reg0 ;
; counter[*]          ; counter[1]~reg0 ; 3.232  ;        ; Rise       ; counter[1]~reg0 ;
;  counter[1]         ; counter[1]~reg0 ; 3.232  ;        ; Rise       ; counter[1]~reg0 ;
; dec[*]              ; counter[1]~reg0 ; 4.634  ; 4.634  ; Rise       ; counter[1]~reg0 ;
;  dec[0]             ; counter[1]~reg0 ; 4.634  ; 4.634  ; Rise       ; counter[1]~reg0 ;
;  dec[1]             ; counter[1]~reg0 ; 8.556  ; 8.556  ; Rise       ; counter[1]~reg0 ;
;  dec[2]             ; counter[1]~reg0 ; 7.983  ; 7.983  ; Rise       ; counter[1]~reg0 ;
;  dec[3]             ; counter[1]~reg0 ; 8.308  ; 8.308  ; Rise       ; counter[1]~reg0 ;
; HEX0[*]             ; counter[1]~reg0 ; 11.680 ; 11.680 ; Fall       ; counter[1]~reg0 ;
;  HEX0[0]            ; counter[1]~reg0 ; 11.763 ; 11.763 ; Fall       ; counter[1]~reg0 ;
;  HEX0[1]            ; counter[1]~reg0 ; 11.796 ; 11.796 ; Fall       ; counter[1]~reg0 ;
;  HEX0[2]            ; counter[1]~reg0 ; 11.723 ; 11.723 ; Fall       ; counter[1]~reg0 ;
;  HEX0[3]            ; counter[1]~reg0 ; 11.680 ; 11.680 ; Fall       ; counter[1]~reg0 ;
;  HEX0[4]            ; counter[1]~reg0 ; 11.821 ; 11.821 ; Fall       ; counter[1]~reg0 ;
;  HEX0[5]            ; counter[1]~reg0 ; 11.820 ; 11.820 ; Fall       ; counter[1]~reg0 ;
;  HEX0[6]            ; counter[1]~reg0 ; 11.817 ; 11.817 ; Fall       ; counter[1]~reg0 ;
; HEX1[*]             ; counter[1]~reg0 ; 10.718 ; 10.718 ; Fall       ; counter[1]~reg0 ;
;  HEX1[0]            ; counter[1]~reg0 ; 10.786 ; 10.786 ; Fall       ; counter[1]~reg0 ;
;  HEX1[1]            ; counter[1]~reg0 ; 10.724 ; 10.724 ; Fall       ; counter[1]~reg0 ;
;  HEX1[2]            ; counter[1]~reg0 ; 10.718 ; 10.718 ; Fall       ; counter[1]~reg0 ;
;  HEX1[3]            ; counter[1]~reg0 ; 11.388 ; 11.388 ; Fall       ; counter[1]~reg0 ;
;  HEX1[4]            ; counter[1]~reg0 ; 10.810 ; 10.810 ; Fall       ; counter[1]~reg0 ;
;  HEX1[5]            ; counter[1]~reg0 ; 10.783 ; 10.783 ; Fall       ; counter[1]~reg0 ;
;  HEX1[6]            ; counter[1]~reg0 ; 11.216 ; 11.216 ; Fall       ; counter[1]~reg0 ;
; LEDG[*]             ; counter[1]~reg0 ;        ; 2.913  ; Fall       ; counter[1]~reg0 ;
;  LEDG[1]            ; counter[1]~reg0 ;        ; 2.913  ; Fall       ; counter[1]~reg0 ;
; bin[*]              ; counter[1]~reg0 ; 3.528  ; 3.528  ; Fall       ; counter[1]~reg0 ;
;  bin[1]             ; counter[1]~reg0 ; 4.133  ; 4.133  ; Fall       ; counter[1]~reg0 ;
;  bin[2]             ; counter[1]~reg0 ; 3.528  ; 3.528  ; Fall       ; counter[1]~reg0 ;
;  bin[3]             ; counter[1]~reg0 ; 3.723  ; 3.723  ; Fall       ; counter[1]~reg0 ;
; counter[*]          ; counter[1]~reg0 ;        ; 3.232  ; Fall       ; counter[1]~reg0 ;
;  counter[1]         ; counter[1]~reg0 ;        ; 3.232  ; Fall       ; counter[1]~reg0 ;
; dec[*]              ; counter[1]~reg0 ; 4.634  ; 4.634  ; Fall       ; counter[1]~reg0 ;
;  dec[0]             ; counter[1]~reg0 ; 4.634  ; 4.634  ; Fall       ; counter[1]~reg0 ;
;  dec[1]             ; counter[1]~reg0 ; 8.556  ; 8.556  ; Fall       ; counter[1]~reg0 ;
;  dec[2]             ; counter[1]~reg0 ; 7.983  ; 7.983  ; Fall       ; counter[1]~reg0 ;
;  dec[3]             ; counter[1]~reg0 ; 8.308  ; 8.308  ; Fall       ; counter[1]~reg0 ;
+---------------------+-----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-----------------+-----------------+--------------+--------------+--------------+--------------+
; From Clock      ; To Clock        ; RR Paths     ; FR Paths     ; RF Paths     ; FF Paths     ;
+-----------------+-----------------+--------------+--------------+--------------+--------------+
; CLOCK_50        ; CLOCK_50        ; 141          ; 0            ; 0            ; 0            ;
; counter[1]~reg0 ; CLOCK_50        ; 7            ; 7            ; 0            ; 0            ;
; CLOCK_50        ; counter[1]~reg0 ; > 2147483647 ; 0            ; > 2147483647 ; 0            ;
; counter[1]~reg0 ; counter[1]~reg0 ; > 2147483647 ; > 2147483647 ; > 2147483647 ; > 2147483647 ;
+-----------------+-----------------+--------------+--------------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-----------------+-----------------+--------------+--------------+--------------+--------------+
; From Clock      ; To Clock        ; RR Paths     ; FR Paths     ; RF Paths     ; FF Paths     ;
+-----------------+-----------------+--------------+--------------+--------------+--------------+
; CLOCK_50        ; CLOCK_50        ; 141          ; 0            ; 0            ; 0            ;
; counter[1]~reg0 ; CLOCK_50        ; 7            ; 7            ; 0            ; 0            ;
; CLOCK_50        ; counter[1]~reg0 ; > 2147483647 ; 0            ; > 2147483647 ; 0            ;
; counter[1]~reg0 ; counter[1]~reg0 ; > 2147483647 ; > 2147483647 ; > 2147483647 ; > 2147483647 ;
+-----------------+-----------------+--------------+--------------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 60    ; 60   ;
; Unconstrained Output Port Paths ; 102   ; 102  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 11 15:45:45 2022
Info: Command: quartus_sta custom_trigger -c custom_trigger
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 14 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'custom_trigger.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name counter[1]~reg0 counter[1]~reg0
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Add1~0  from: dataa  to: combout
    Info (332098): Cell: Add1~0  from: datab  to: combout
    Info (332098): Cell: Add1~10  from: cin  to: combout
    Info (332098): Cell: Add1~12  from: cin  to: combout
    Info (332098): Cell: Add1~2  from: cin  to: combout
    Info (332098): Cell: Add1~2  from: datab  to: combout
    Info (332098): Cell: Add1~4  from: cin  to: combout
    Info (332098): Cell: Add1~4  from: datab  to: combout
    Info (332098): Cell: Add1~6  from: cin  to: combout
    Info (332098): Cell: Add1~8  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|StageOut[127]~57  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|StageOut[127]~57  from: datac  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|StageOut[132]~98  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|StageOut[137]~99  from: datad  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|StageOut[142]~100  from: datad  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|StageOut[147]~101  from: datac  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_25_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_25_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_25_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_25_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_25_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_25_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_25_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_25_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_26_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_26_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_26_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_26_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_26_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_26_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_26_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_26_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_27_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_27_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_27_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_27_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_27_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_27_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_27_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_27_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_28_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_28_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_28_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_28_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_28_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_28_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_28_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_28_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_29_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_29_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_29_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_29_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_29_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_29_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_29_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_29_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_30_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_30_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_30_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_30_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_30_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_30_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_30_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_30_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|op_16~4  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|op_16~4  from: datab  to: combout
    Info (332098): Cell: Mod0|auto_generated|divider|divider|StageOut[36]~64  from: datac  to: combout
    Info (332098): Cell: Mod0|auto_generated|divider|divider|StageOut[37]~63  from: datac  to: combout
    Info (332098): Cell: Mod0|auto_generated|divider|divider|StageOut[38]~62  from: datac  to: combout
    Info (332098): Cell: Mod0|auto_generated|divider|divider|add_sub_7_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: Mod0|auto_generated|divider|divider|add_sub_7_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: Mod0|auto_generated|divider|divider|add_sub_7_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: Mod0|auto_generated|divider|divider|add_sub_7_result_int[3]~4  from: cin  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.665
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.665      -127.717 counter[1]~reg0 
    Info (332119):    -2.325       -26.882 CLOCK_50 
Info (332146): Worst-case hold slack is -18.756
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.756      -252.129 counter[1]~reg0 
    Info (332119):    -2.180       -14.039 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -5.210
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.210     -3062.596 counter[1]~reg0 
    Info (332119):    -1.631       -26.071 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Add1~0  from: dataa  to: combout
    Info (332098): Cell: Add1~0  from: datab  to: combout
    Info (332098): Cell: Add1~10  from: cin  to: combout
    Info (332098): Cell: Add1~12  from: cin  to: combout
    Info (332098): Cell: Add1~2  from: cin  to: combout
    Info (332098): Cell: Add1~2  from: datab  to: combout
    Info (332098): Cell: Add1~4  from: cin  to: combout
    Info (332098): Cell: Add1~4  from: datab  to: combout
    Info (332098): Cell: Add1~6  from: cin  to: combout
    Info (332098): Cell: Add1~8  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|StageOut[127]~57  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|StageOut[127]~57  from: datac  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|StageOut[132]~98  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|StageOut[137]~99  from: datad  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|StageOut[142]~100  from: datad  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|StageOut[147]~101  from: datac  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_25_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_25_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_25_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_25_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_25_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_25_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_25_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_25_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_26_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_26_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_26_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_26_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_26_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_26_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_26_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_26_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_27_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_27_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_27_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_27_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_27_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_27_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_27_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_27_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_28_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_28_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_28_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_28_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_28_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_28_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_28_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_28_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_29_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_29_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_29_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_29_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_29_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_29_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_29_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_29_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_30_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_30_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_30_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_30_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_30_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_30_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_30_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|add_sub_30_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|op_16~4  from: cin  to: combout
    Info (332098): Cell: Div0|auto_generated|divider|divider|op_16~4  from: datab  to: combout
    Info (332098): Cell: Mod0|auto_generated|divider|divider|StageOut[36]~64  from: datac  to: combout
    Info (332098): Cell: Mod0|auto_generated|divider|divider|StageOut[37]~63  from: datac  to: combout
    Info (332098): Cell: Mod0|auto_generated|divider|divider|StageOut[38]~62  from: datac  to: combout
    Info (332098): Cell: Mod0|auto_generated|divider|divider|add_sub_7_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: Mod0|auto_generated|divider|divider|add_sub_7_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: Mod0|auto_generated|divider|divider|add_sub_7_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: Mod0|auto_generated|divider|divider|add_sub_7_result_int[3]~4  from: cin  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.029
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.029       -41.114 counter[1]~reg0 
    Info (332119):    -0.521        -3.453 CLOCK_50 
Info (332146): Worst-case hold slack is -7.331
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.331      -101.000 counter[1]~reg0 
    Info (332119):    -1.570        -8.497 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.384
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.384      -603.748 counter[1]~reg0 
    Info (332119):    -1.380       -21.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Wed May 11 15:45:46 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


