{"hands_on_practices": [{"introduction": "这个练习是检验你基本理解的起点。通过追踪一个JK触发器在一系列时钟周期和输入变化下的输出，你将直接应用其特性方程([@problem_id:1931549])。这个实践对于掌握触发器状态如何随时间演变至关重要，是后续更复杂分析的基础。", "problem": "一个上升沿触发的JK触发器被用作一个时序逻辑电路中的单比特存储单元。该触发器最初处于其输出Q为0的状态。一系列五个时钟脉冲被施加到时钟输入端。在五个上升时钟沿的每一个到来之前，输入J和K的逻辑状态保持稳定，如下所示：\n\n- 在第1个上升沿之前：J = 1, K = 0\n- 在第2个上升沿之前：J = 1, K = 1\n- 在第3个上升沿之前：J = 0, K = 0\n- 在第4个上升沿之前：J = 0, K = 1\n- 在第5个上升沿之前：J = 1, K = 1\n\n以下哪个选项表示分别在第1、第2、第3、第4和第5个上升时钟沿之后立即读取的输出Q的值的序列？\n\nA. 10001\n\nB. 11101\n\nC. 01110\n\nD. 10101\n\nE. 11001", "solution": "一个上升沿触发的JK触发器遵循在上升沿采样的特性方程：\n$$Q^{+} = J\\overline{Q} + \\overline{K}Q,$$\n其中 $Q^{+}$ 是上升沿之后的值，$Q$ 是上升沿之前的值。初始状态为 $Q=0$。\n\n在第1个上升沿之前，$J=1$, $K=0$, $Q=0$:\n$$Q_{1} = 1 \\cdot \\overline{0} + \\overline{0} \\cdot 0 = 1 \\cdot 1 + 1 \\cdot 0 = 1.$$\n\n在第2个上升沿之前，$J=1$, $K=1$, $Q=Q_{1}=1$:\n$$Q_{2} = 1 \\cdot \\overline{1} + \\overline{1} \\cdot 1 = 1 \\cdot 0 + 0 \\cdot 1 = 0.$$\n\n在第3个上升沿之前，$J=0$, $K=0$, $Q=Q_{2}=0$:\n$$Q_{3} = 0 \\cdot \\overline{0} + \\overline{0} \\cdot 0 = 0 \\cdot 1 + 1 \\cdot 0 = 0.$$\n\n在第4个上升沿之前，$J=0$, $K=1$, $Q=Q_{3}=0$:\n$$Q_{4} = 0 \\cdot \\overline{0} + \\overline{1} \\cdot 0 = 0 \\cdot 1 + 0 \\cdot 0 = 0.$$\n\n在第5个上升沿之前，$J=1$, $K=1$, $Q=Q_{4}=0$:\n$$Q_{5} = 1 \\cdot \\overline{0} + \\overline{1} \\cdot 0 = 1 \\cdot 1 + 0 \\cdot 0 = 1.$$\n\n因此，在第1到第5个上升沿之后立即得到的序列是 $10001$，这对应于选项A。", "answer": "$$\\boxed{A}$$", "id": "1931549"}, {"introduction": "数字电路必须是稳健的，即使在非理想条件下也是如此。本问题探讨了JK触发器的一个关键特性：它能将一个未知或亚稳态解析为一个已知的稳定状态([@problem_id:1931529])。通过分析输入被固定在“置位”条件（$J=1, K=0$）下的情景，你将理解触发器如何强制其输出到特定状态，这是设计可靠系统的一个关键原则。", "problem": "一个正沿触发的JK触发器被配置为其数据输入端保持在恒定的逻辑电平：J输入端连接到逻辑高电平(1)，K输入端连接到逻辑低电平(0)。该触发器由一个周期性的时钟信号驱动。在时间$t_0$，即第一个时钟正沿到来之前，该器件处于一个不稳定的、不确定的状态，意味着其输出$Q$处于一个未知的逻辑电平。\n\n设第一个时钟正沿到来后的瞬时输出$Q$的状态为$Q_1$，第二个时钟正沿到来后的瞬时输出$Q$的状态为$Q_2$。确定状态序列$(Q_1, Q_2)$。\n\nA. (0, 0)\n\nB. (0, 1)\n\nC. (1, 0)\n\nD. (1, 1)\n\nE. 两个时钟沿后状态仍然未知。", "solution": "一个正沿触发的JK触发器仅在时钟的上升沿更新其状态，根据其特征方程\n$$\nQ^{+} = J\\overline{Q} + \\overline{K}Q,\n$$\n其中$Q^{+}$是有效时钟沿之后的瞬时状态，$Q$是该时钟沿之前的瞬时状态。\n\n给定$J=1$和$K=0$，代入特征方程：\n$$\nQ^{+} = 1 \\cdot \\overline{Q} + \\overline{0}\\cdot Q = \\overline{Q} + 1 \\cdot Q = \\overline{Q} + Q = 1,\n$$\n使用布尔恒等式$\\overline{Q} + Q = 1$。这个结果表明，无论时钟沿之前的$Q$值是多少（即使它在0和1之间不确定），下一个状态都确定为1。\n\n在时间$t_{0}$，即第一个正沿之前，$Q$是不确定的。将上述结果应用于第一个上升沿，得到\n$$\nQ_{1} = 1.\n$$\n在时钟沿之间，边沿触发的触发器会保持其状态，因此，在第二个正沿之前，$Q=Q_{1}=1$。在第二个上升沿再次应用相同的输入$J=1$，$K=0$，得到\n$$\nQ_{2} = 1.\n$$\n因此，序列为$(Q_{1}, Q_{2}) = (1, 1)$，对应于选项D。", "answer": "$$\\boxed{D}$$", "id": "1931529"}, {"introduction": "在掌握了单个触发器的行为后，我们将这些构建模块组合成一个功能系统。本练习将分析一个2位同步计数器，这是一个常见的时序电路应用([@problem_id:1931557])。此问题不仅让你实践多触发器系统的分析，还引入了使能信号和故障诊断等实用概念，从而加深你对数字系统设计与测试的理解。", "problem": "一个2位同步计数器由两个上升沿触发的JK触发器FF1和FF0设计而成，其输出 $Q_1$ 和 $Q_0$ 分别代表计数的最高有效位（MSB）和最低有效位（LSB）。该计数器有一个高电平有效的计数使能输入，标记为`EN`。当`EN`为高电平（逻辑1）时，计数器应在时钟沿递增。当`EN`为低电平（逻辑0）时，计数器应保持其当前状态。触发器输入的预期逻辑方程为：\n- $J_0 = EN$\n- $K_0 = EN$\n- $J_1 = Q_0 \\cdot EN$\n- $K_1 = Q_0 \\cdot EN$\n\n计数器从状态 $(Q_1, Q_0) = (0,0)$ 开始。一个使能信号的测试序列被施加在四个连续的时钟脉冲上。`EN`的序列为(1, 0, 1, 0)，其中第一个值用于第一个脉冲，第二个值用于第二个脉冲，依此类推。\n\n测试时发现出现了一个制造缺陷：触发器FF0的 $J_0$ 输入永久性地短路到高压电源，导致其“固定为1”。所有其他输入和组件均按预期设计工作。\n\n以下哪个选项表示在四个时钟脉冲后，故障计数器的状态 $(Q_1, Q_0)$ 序列？序列中的第一个状态是第一个脉冲之后的状态。\n\nA. (0,1), (0,1), (1,0), (1,1)\n\nB. (0,1), (0,1), (1,0), (1,0)\n\nC. (0,1), (1,0), (1,1), (0,0)\n\nD. (0,1), (0,0), (0,1), (0,0)\n\nE. (1,1), (1,1), (0,0), (0,0)", "solution": "我们使用上升沿触发的JK触发器的特性。对于每个输入为 $J$、$K$ 且现态为 $Q$ 的触发器，在时钟沿的次态 $Q^{+}$ 由下式给出：\n$$\nQ^{+}=\n\\begin{cases}\nQ  \\text{if } J=0,\\,K=0,\\\\\n0  \\text{if } J=0,\\,K=1,\\\\\n1  \\text{if } J=1,\\,K=0,\\\\\n\\bar{Q}  \\text{if } J=1,\\,K=1.\n\\end{cases}\n$$\n预期的设计给出 $J_{0}=EN$，$K_{0}=EN$，$J_{1}=Q_{0}\\,EN$，$K_{1}=Q_{0}\\,EN$。故障强制使 $J_{0}=1$ 永久成立，而 $K_{0}=EN$ 保持正确，$J_{1}=K_{1}=Q_{0}EN$ 也保持正确。计数器从 $(Q_{1},Q_{0})=(0,0)$ 开始，四个脉冲期间的`EN`序列为 $(1,0,1,0)$。在每个脉冲，输入都是使用当前（时钟前）状态来评估的。\n\n脉冲1，$EN=1$：对于FF0，$J_{0}=1$，$K_{0}=1$，因此 $Q_{0}$ 翻转：从 $0$ 变为 $1$。对于FF1，$J_{1}=K_{1}=Q_{0}EN=0\\cdot 1=0$，因此 $Q_{1}$ 保持在 $0$。脉冲1后的状态：$(0,1)$。\n\n脉冲2，$EN=0$：对于FF0，$J_{0}=1$，$K_{0}=0$，因此 $Q_{0}$ 被置为 $1$（保持为 $1$）。对于FF1，$J_{1}=K_{1}=Q_{0}EN=1\\cdot 0=0$，因此 $Q_{1}$ 保持在 $0$。脉冲2后的状态：$(0,1)$。\n\n脉冲3，$EN=1$：对于FF0，$J_{0}=1$，$K_{0}=1$，因此 $Q_{0}$ 翻转：从 $1$ 变为 $0$。对于FF1，$J_{1}=K_{1}=Q_{0}EN=1\\cdot 1=1$，因此 $Q_{1}$ 翻转：从 $0$ 变为 $1$。脉冲3后的状态：$(1,0)$。\n\n脉冲4，$EN=0$：对于FF0，$J_{0}=1$，$K_{0}=0$，因此 $Q_{0}$ 被置为 $1$（从 $0$ 变为 $1$）。对于FF1，$J_{1}=K_{1}=Q_{0}EN=0\\cdot 0=0$，因此 $Q_{1}$ 保持在 $1$。脉冲4后的状态：$(1,1)$。\n\n因此，四个脉冲期间的状态序列是 $(0,1),(0,1),(1,0),(1,1)$，这对应于选项A。", "answer": "$$\\boxed{A}$$", "id": "1931557"}]}