TimeQuest Timing Analyzer report for data_path
Tue Mar 30 14:07:16 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; data_path                                          ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 224.72 MHz ; 224.72 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -3.450 ; -123.826           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.514 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -47.000                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                          ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -3.450 ; PC_uns[1] ; B_out[2]           ; clock        ; clock       ; 1.000        ; -0.060     ; 4.385      ;
; -3.390 ; PC_uns[1] ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.324      ;
; -3.348 ; PC_uns[4] ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.282      ;
; -3.330 ; B_out[0]  ; PC_uns[1]          ; clock        ; clock       ; 1.000        ; -0.423     ; 3.902      ;
; -3.298 ; PC_uns[1] ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.232      ;
; -3.280 ; PC_uns[2] ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.214      ;
; -3.251 ; B_out[1]  ; B_out[2]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.185      ;
; -3.227 ; B_out[0]  ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.423     ; 3.799      ;
; -3.226 ; B_out[4]  ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.160      ;
; -3.225 ; B_out[3]  ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.423     ; 3.797      ;
; -3.215 ; PC_uns[1] ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.061     ; 4.149      ;
; -3.201 ; PC_uns[1] ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.060     ; 4.136      ;
; -3.191 ; B_out[1]  ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.062     ; 4.124      ;
; -3.180 ; PC_uns[1] ; MAR_out[5]         ; clock        ; clock       ; 1.000        ; 0.289      ; 4.464      ;
; -3.173 ; PC_uns[4] ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.061     ; 4.107      ;
; -3.168 ; A_out[0]  ; PC_uns[1]          ; clock        ; clock       ; 1.000        ; -0.062     ; 4.101      ;
; -3.162 ; B_out[0]  ; B_out[2]           ; clock        ; clock       ; 1.000        ; -0.422     ; 3.735      ;
; -3.152 ; B_out[0]  ; B_out[1]           ; clock        ; clock       ; 1.000        ; -0.422     ; 3.725      ;
; -3.144 ; PC_uns[1] ; MAR_out[2]         ; clock        ; clock       ; 1.000        ; 0.289      ; 4.428      ;
; -3.142 ; PC_uns[0] ; PC_uns[1]          ; clock        ; clock       ; 1.000        ; -0.061     ; 4.076      ;
; -3.138 ; PC_uns[4] ; MAR_out[5]         ; clock        ; clock       ; 1.000        ; 0.289      ; 4.422      ;
; -3.137 ; PC_uns[1] ; PC_uns[2]          ; clock        ; clock       ; 1.000        ; -0.061     ; 4.071      ;
; -3.133 ; B_out[3]  ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.423     ; 3.705      ;
; -3.115 ; PC_uns[1] ; PC_uns[4]          ; clock        ; clock       ; 1.000        ; -0.061     ; 4.049      ;
; -3.105 ; PC_uns[2] ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.061     ; 4.039      ;
; -3.103 ; PC_uns[1] ; PC_uns[3]          ; clock        ; clock       ; 1.000        ; -0.061     ; 4.037      ;
; -3.103 ; PC_uns[4] ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.060     ; 4.038      ;
; -3.099 ; PC_uns[1] ; IR[2]~reg0         ; clock        ; clock       ; 1.000        ; 0.288      ; 4.382      ;
; -3.099 ; B_out[1]  ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.062     ; 4.032      ;
; -3.089 ; PC_uns[1] ; PC_uns[1]          ; clock        ; clock       ; 1.000        ; -0.061     ; 4.023      ;
; -3.087 ; PC_uns[2] ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.021      ;
; -3.070 ; PC_uns[2] ; MAR_out[5]         ; clock        ; clock       ; 1.000        ; 0.289      ; 4.354      ;
; -3.067 ; PC_uns[1] ; PC_uns[7]          ; clock        ; clock       ; 1.000        ; -0.061     ; 4.001      ;
; -3.067 ; A_out[2]  ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.061     ; 4.001      ;
; -3.065 ; A_out[0]  ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.062     ; 3.998      ;
; -3.055 ; A_out[1]  ; B_out[2]           ; clock        ; clock       ; 1.000        ; -0.061     ; 3.989      ;
; -3.054 ; PC_uns[3] ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.061     ; 3.988      ;
; -3.052 ; B_out[0]  ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.423     ; 3.624      ;
; -3.051 ; PC_uns[1] ; PC_uns[6]          ; clock        ; clock       ; 1.000        ; -0.061     ; 3.985      ;
; -3.051 ; B_out[4]  ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.061     ; 3.985      ;
; -3.051 ; A_out[0]  ; B_out[2]           ; clock        ; clock       ; 1.000        ; -0.061     ; 3.985      ;
; -3.050 ; B_out[3]  ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.423     ; 3.622      ;
; -3.041 ; PC_uns[1] ; IR[5]~reg0         ; clock        ; clock       ; 1.000        ; 0.288      ; 4.324      ;
; -3.039 ; PC_uns[0] ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.061     ; 3.973      ;
; -3.036 ; B_out[3]  ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.422     ; 3.609      ;
; -3.029 ; PC_uns[4] ; PC_uns[7]          ; clock        ; clock       ; 1.000        ; -0.061     ; 3.963      ;
; -3.017 ; B_out[0]  ; MAR_out[5]         ; clock        ; clock       ; 1.000        ; -0.073     ; 3.939      ;
; -3.016 ; B_out[2]  ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.062     ; 3.949      ;
; -3.016 ; B_out[1]  ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.062     ; 3.949      ;
; -3.016 ; B_out[4]  ; MAR_out[5]         ; clock        ; clock       ; 1.000        ; 0.289      ; 4.300      ;
; -3.015 ; B_out[3]  ; MAR_out[5]         ; clock        ; clock       ; 1.000        ; -0.073     ; 3.937      ;
; -3.012 ; PC_uns[0] ; B_out[2]           ; clock        ; clock       ; 1.000        ; -0.060     ; 3.947      ;
; -3.010 ; B_out[0]  ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.423     ; 3.582      ;
; -3.002 ; B_out[1]  ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.061     ; 3.936      ;
; -2.999 ; PC_uns[4] ; IR[5]~reg0         ; clock        ; clock       ; 1.000        ; 0.288      ; 4.282      ;
; -2.998 ; PC_uns[1] ; MAR_out[4]         ; clock        ; clock       ; 1.000        ; 0.289      ; 4.282      ;
; -2.995 ; A_out[1]  ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.062     ; 3.928      ;
; -2.993 ; PC_uns[2] ; PC_uns[3]          ; clock        ; clock       ; 1.000        ; -0.061     ; 3.927      ;
; -2.990 ; PC_uns[2] ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.060     ; 3.925      ;
; -2.990 ; A_out[0]  ; B_out[1]           ; clock        ; clock       ; 1.000        ; -0.061     ; 3.924      ;
; -2.981 ; B_out[1]  ; MAR_out[5]         ; clock        ; clock       ; 1.000        ; 0.288      ; 4.264      ;
; -2.966 ; PC_uns[1] ; B_out[3]           ; clock        ; clock       ; 1.000        ; 0.287      ; 4.248      ;
; -2.964 ; PC_uns[0] ; B_out[1]           ; clock        ; clock       ; 1.000        ; -0.060     ; 3.899      ;
; -2.963 ; PC_uns[1] ; B_out[7]           ; clock        ; clock       ; 1.000        ; -0.061     ; 3.897      ;
; -2.962 ; PC_uns[5] ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.060     ; 3.897      ;
; -2.962 ; PC_uns[3] ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.061     ; 3.896      ;
; -2.961 ; PC_uns[2] ; PC_uns[7]          ; clock        ; clock       ; 1.000        ; -0.061     ; 3.895      ;
; -2.953 ; PC_uns[4] ; PC_uns[6]          ; clock        ; clock       ; 1.000        ; -0.061     ; 3.887      ;
; -2.950 ; B_out[3]  ; PC_uns[4]          ; clock        ; clock       ; 1.000        ; -0.423     ; 3.522      ;
; -2.949 ; B_out[4]  ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.060     ; 3.884      ;
; -2.945 ; B_out[1]  ; MAR_out[2]         ; clock        ; clock       ; 1.000        ; 0.288      ; 4.228      ;
; -2.942 ; PC_uns[1] ; IR[4]~reg0         ; clock        ; clock       ; 1.000        ; 0.288      ; 4.225      ;
; -2.940 ; B_out[0]  ; PC_uns[3]          ; clock        ; clock       ; 1.000        ; -0.423     ; 3.512      ;
; -2.940 ; B_out[5]  ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.060     ; 3.875      ;
; -2.938 ; B_out[1]  ; PC_uns[2]          ; clock        ; clock       ; 1.000        ; -0.062     ; 3.871      ;
; -2.931 ; PC_uns[2] ; IR[5]~reg0         ; clock        ; clock       ; 1.000        ; 0.288      ; 4.214      ;
; -2.925 ; PC_uns[1] ; MAR_out[3]         ; clock        ; clock       ; 1.000        ; 0.289      ; 4.209      ;
; -2.921 ; PC_uns[4] ; B_out[7]           ; clock        ; clock       ; 1.000        ; -0.061     ; 3.855      ;
; -2.917 ; A_out[5]  ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.060     ; 3.852      ;
; -2.916 ; B_out[1]  ; PC_uns[4]          ; clock        ; clock       ; 1.000        ; -0.062     ; 3.849      ;
; -2.913 ; B_out[0]  ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.422     ; 3.486      ;
; -2.912 ; B_out[0]  ; PC_uns[0]          ; clock        ; clock       ; 1.000        ; -0.423     ; 3.484      ;
; -2.911 ; PC_uns[1] ; CCR_Result[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.287      ; 4.193      ;
; -2.908 ; PC_uns[2] ; B_out[2]           ; clock        ; clock       ; 1.000        ; -0.060     ; 3.843      ;
; -2.908 ; B_out[0]  ; PC_uns[7]          ; clock        ; clock       ; 1.000        ; -0.423     ; 3.480      ;
; -2.907 ; B_out[4]  ; PC_uns[7]          ; clock        ; clock       ; 1.000        ; -0.061     ; 3.841      ;
; -2.904 ; PC_uns[2] ; PC_uns[4]          ; clock        ; clock       ; 1.000        ; -0.061     ; 3.838      ;
; -2.904 ; B_out[1]  ; PC_uns[3]          ; clock        ; clock       ; 1.000        ; -0.062     ; 3.837      ;
; -2.903 ; A_out[1]  ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.062     ; 3.836      ;
; -2.902 ; B_out[3]  ; PC_uns[7]          ; clock        ; clock       ; 1.000        ; -0.423     ; 3.474      ;
; -2.900 ; B_out[1]  ; IR[2]~reg0         ; clock        ; clock       ; 1.000        ; 0.287      ; 4.182      ;
; -2.899 ; A_out[0]  ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.062     ; 3.832      ;
; -2.895 ; PC_uns[1] ; B_out[1]           ; clock        ; clock       ; 1.000        ; -0.060     ; 3.830      ;
; -2.892 ; A_out[2]  ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.061     ; 3.826      ;
; -2.892 ; A_out[2]  ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.061     ; 3.826      ;
; -2.890 ; B_out[1]  ; PC_uns[1]          ; clock        ; clock       ; 1.000        ; -0.062     ; 3.823      ;
; -2.890 ; A_out[0]  ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.062     ; 3.823      ;
; -2.886 ; B_out[3]  ; PC_uns[6]          ; clock        ; clock       ; 1.000        ; -0.423     ; 3.458      ;
; -2.879 ; PC_uns[3] ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.061     ; 3.813      ;
; -2.878 ; B_out[0]  ; IR[5]~reg0         ; clock        ; clock       ; 1.000        ; -0.074     ; 3.799      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                          ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.514 ; PC_uns[7] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.061      ; 0.732      ;
; 0.571 ; PC_uns[5] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.061      ; 0.789      ;
; 0.573 ; PC_uns[3] ; PC_uns[3]          ; clock        ; clock       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; PC_uns[1] ; PC_uns[1]          ; clock        ; clock       ; 0.000        ; 0.061      ; 0.791      ;
; 0.575 ; PC_uns[6] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.061      ; 0.793      ;
; 0.576 ; PC_uns[4] ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.061      ; 0.794      ;
; 0.576 ; PC_uns[2] ; PC_uns[2]          ; clock        ; clock       ; 0.000        ; 0.061      ; 0.794      ;
; 0.590 ; PC_uns[0] ; PC_uns[0]          ; clock        ; clock       ; 0.000        ; 0.061      ; 0.808      ;
; 0.846 ; PC_uns[5] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; PC_uns[3] ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; PC_uns[1] ; PC_uns[2]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.065      ;
; 0.860 ; PC_uns[0] ; PC_uns[1]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.078      ;
; 0.862 ; PC_uns[6] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; PC_uns[0] ; PC_uns[2]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; PC_uns[4] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; PC_uns[2] ; PC_uns[3]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.081      ;
; 0.865 ; PC_uns[4] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.083      ;
; 0.865 ; PC_uns[2] ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.083      ;
; 0.929 ; A_out[1]  ; MAR_out[1]         ; clock        ; clock       ; 0.000        ; 0.424      ; 1.510      ;
; 0.956 ; PC_uns[5] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.174      ;
; 0.957 ; PC_uns[3] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.175      ;
; 0.957 ; PC_uns[1] ; PC_uns[3]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.175      ;
; 0.959 ; PC_uns[3] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.177      ;
; 0.959 ; PC_uns[1] ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.177      ;
; 0.972 ; PC_uns[0] ; PC_uns[3]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.190      ;
; 0.974 ; PC_uns[0] ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.192      ;
; 0.975 ; PC_uns[4] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.193      ;
; 0.975 ; PC_uns[2] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.193      ;
; 0.977 ; PC_uns[2] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.195      ;
; 1.035 ; B_out[7]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.424      ; 1.616      ;
; 1.036 ; B_out[7]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.424      ; 1.617      ;
; 1.069 ; PC_uns[3] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.287      ;
; 1.069 ; PC_uns[1] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.287      ;
; 1.071 ; PC_uns[1] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.289      ;
; 1.084 ; PC_uns[0] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.302      ;
; 1.086 ; PC_uns[0] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.304      ;
; 1.087 ; PC_uns[2] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.305      ;
; 1.100 ; B_out[1]  ; MAR_out[1]         ; clock        ; clock       ; 0.000        ; 0.424      ; 1.681      ;
; 1.181 ; PC_uns[1] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.399      ;
; 1.196 ; PC_uns[0] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.414      ;
; 1.217 ; A_out[4]  ; A_out[4]           ; clock        ; clock       ; 0.000        ; 0.061      ; 1.435      ;
; 1.235 ; B_out[7]  ; A_out[7]           ; clock        ; clock       ; 0.000        ; 0.061      ; 1.453      ;
; 1.258 ; A_out[3]  ; A_out[3]           ; clock        ; clock       ; 0.000        ; 0.061      ; 1.476      ;
; 1.283 ; B_out[6]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.423      ; 1.863      ;
; 1.284 ; B_out[6]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.423      ; 1.864      ;
; 1.298 ; B_out[2]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.423      ; 1.878      ;
; 1.300 ; B_out[6]  ; A_out[6]           ; clock        ; clock       ; 0.000        ; 0.060      ; 1.517      ;
; 1.342 ; PC_uns[0] ; MAR_out[0]         ; clock        ; clock       ; 0.000        ; 0.425      ; 1.924      ;
; 1.353 ; PC_uns[1] ; MAR_out[1]         ; clock        ; clock       ; 0.000        ; 0.425      ; 1.935      ;
; 1.365 ; B_out[6]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.423      ; 1.945      ;
; 1.365 ; A_out[0]  ; MAR_out[0]         ; clock        ; clock       ; 0.000        ; 0.424      ; 1.946      ;
; 1.388 ; B_out[7]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.424      ; 1.969      ;
; 1.395 ; B_out[1]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.423      ; 1.975      ;
; 1.418 ; B_out[5]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.424      ; 1.999      ;
; 1.419 ; B_out[5]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.424      ; 2.000      ;
; 1.425 ; B_out[0]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.076      ; 1.658      ;
; 1.446 ; A_out[3]  ; IR[3]~reg0         ; clock        ; clock       ; 0.000        ; 0.424      ; 2.027      ;
; 1.450 ; A_out[4]  ; IR[4]~reg0         ; clock        ; clock       ; 0.000        ; 0.424      ; 2.031      ;
; 1.465 ; B_out[1]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.423      ; 2.045      ;
; 1.466 ; B_out[1]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.423      ; 2.046      ;
; 1.470 ; A_out[7]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.423      ; 2.050      ;
; 1.483 ; B_out[6]  ; A_out[7]           ; clock        ; clock       ; 0.000        ; 0.060      ; 1.700      ;
; 1.505 ; B_out[5]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.424      ; 2.086      ;
; 1.506 ; B_out[0]  ; MAR_out[0]         ; clock        ; clock       ; 0.000        ; 0.077      ; 1.740      ;
; 1.508 ; A_out[4]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.424      ; 2.089      ;
; 1.509 ; A_out[4]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.424      ; 2.090      ;
; 1.520 ; B_out[7]  ; IR[7]~reg0         ; clock        ; clock       ; 0.000        ; 0.424      ; 2.101      ;
; 1.536 ; A_out[3]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.424      ; 2.117      ;
; 1.537 ; A_out[4]  ; MAR_out[4]         ; clock        ; clock       ; 0.000        ; 0.425      ; 2.119      ;
; 1.540 ; A_out[1]  ; IR[1]~reg0         ; clock        ; clock       ; 0.000        ; 0.434      ; 2.131      ;
; 1.542 ; B_out[3]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.076      ; 1.775      ;
; 1.544 ; B_out[7]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.424      ; 2.125      ;
; 1.547 ; B_out[2]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.423      ; 2.127      ;
; 1.547 ; B_out[1]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.423      ; 2.127      ;
; 1.548 ; B_out[2]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.423      ; 2.128      ;
; 1.554 ; B_out[6]  ; IR[6]~reg0         ; clock        ; clock       ; 0.000        ; 0.434      ; 2.145      ;
; 1.582 ; B_out[6]  ; MAR_out[6]         ; clock        ; clock       ; 0.000        ; 0.406      ; 2.145      ;
; 1.590 ; A_out[4]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.424      ; 2.171      ;
; 1.606 ; A_out[1]  ; A_out[1]           ; clock        ; clock       ; 0.000        ; 0.061      ; 1.824      ;
; 1.618 ; B_out[5]  ; A_out[7]           ; clock        ; clock       ; 0.000        ; 0.061      ; 1.836      ;
; 1.619 ; B_out[5]  ; A_out[6]           ; clock        ; clock       ; 0.000        ; 0.061      ; 1.837      ;
; 1.620 ; PC_uns[7] ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.424      ; 2.201      ;
; 1.629 ; A_out[3]  ; MAR_out[3]         ; clock        ; clock       ; 0.000        ; 0.425      ; 2.211      ;
; 1.629 ; B_out[2]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.423      ; 2.209      ;
; 1.630 ; A_out[4]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.424      ; 2.211      ;
; 1.631 ; B_out[7]  ; MAR_out[7]         ; clock        ; clock       ; 0.000        ; 0.425      ; 2.213      ;
; 1.643 ; A_out[3]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.424      ; 2.224      ;
; 1.644 ; A_out[3]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.424      ; 2.225      ;
; 1.647 ; B_out[3]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.076      ; 1.880      ;
; 1.648 ; B_out[3]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.076      ; 1.881      ;
; 1.659 ; PC_uns[3] ; A_out[3]           ; clock        ; clock       ; 0.000        ; 0.061      ; 1.877      ;
; 1.661 ; B_out[1]  ; A_out[6]           ; clock        ; clock       ; 0.000        ; 0.060      ; 1.878      ;
; 1.665 ; B_out[1]  ; A_out[7]           ; clock        ; clock       ; 0.000        ; 0.060      ; 1.882      ;
; 1.674 ; A_out[4]  ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.061      ; 1.892      ;
; 1.698 ; A_out[6]  ; A_out[6]           ; clock        ; clock       ; 0.000        ; 0.060      ; 1.915      ;
; 1.699 ; A_out[3]  ; B_out[3]           ; clock        ; clock       ; 0.000        ; 0.423      ; 2.279      ;
; 1.703 ; B_out[2]  ; A_out[2]           ; clock        ; clock       ; 0.000        ; 0.060      ; 1.920      ;
; 1.704 ; A_out[4]  ; A_out[6]           ; clock        ; clock       ; 0.000        ; 0.061      ; 1.922      ;
; 1.708 ; B_out[6]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.423      ; 2.288      ;
; 1.708 ; A_out[4]  ; A_out[7]           ; clock        ; clock       ; 0.000        ; 0.061      ; 1.926      ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR_Result[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR_Result[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR_Result[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR_Result[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[7]          ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[0]~reg0         ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[1]~reg0         ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[6]~reg0         ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[2]~reg0         ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[3]~reg0         ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[4]~reg0         ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[5]~reg0         ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[7]~reg0         ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[0]         ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[1]         ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[2]         ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[3]         ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[4]         ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[5]         ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[7]         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[0]           ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[3]           ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR_Result[0]~reg0 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR_Result[1]~reg0 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR_Result[2]~reg0 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR_Result[3]~reg0 ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[6]         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[0]           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[1]           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[2]           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[3]           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[4]           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[5]           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[6]           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[7]           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[4]           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[5]           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[7]           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[0]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[1]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[2]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[3]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[4]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[5]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[6]          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[7]          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[1]           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[2]           ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[6]           ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[0]~reg0|clk     ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[1]~reg0|clk     ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[6]~reg0|clk     ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[2]~reg0|clk     ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[3]~reg0|clk     ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[4]~reg0|clk     ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[5]~reg0|clk     ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[7]~reg0|clk     ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR_out[0]|clk     ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR_out[1]|clk     ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR_out[2]|clk     ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ALU_Sel[*]      ; clock      ; 4.475 ; 4.897 ; Rise       ; clock           ;
;  ALU_Sel[0]     ; clock      ; 4.460 ; 4.866 ; Rise       ; clock           ;
;  ALU_Sel[1]     ; clock      ; 4.475 ; 4.897 ; Rise       ; clock           ;
;  ALU_Sel[2]     ; clock      ; 4.113 ; 4.529 ; Rise       ; clock           ;
; A_Load          ; clock      ; 2.171 ; 2.555 ; Rise       ; clock           ;
; B_Load          ; clock      ; 1.979 ; 2.351 ; Rise       ; clock           ;
; Bus1_SEL[*]     ; clock      ; 5.816 ; 6.288 ; Rise       ; clock           ;
;  Bus1_SEL[0]    ; clock      ; 5.235 ; 5.607 ; Rise       ; clock           ;
;  Bus1_SEL[1]    ; clock      ; 5.816 ; 6.288 ; Rise       ; clock           ;
; Bus2_SEL[*]     ; clock      ; 6.184 ; 6.593 ; Rise       ; clock           ;
;  Bus2_SEL[0]    ; clock      ; 6.184 ; 6.593 ; Rise       ; clock           ;
;  Bus2_SEL[1]    ; clock      ; 5.955 ; 6.379 ; Rise       ; clock           ;
; CCR_Load        ; clock      ; 1.642 ; 2.036 ; Rise       ; clock           ;
; IR_Load         ; clock      ; 1.660 ; 2.028 ; Rise       ; clock           ;
; MAR_Load        ; clock      ; 1.650 ; 2.033 ; Rise       ; clock           ;
; PC_INC          ; clock      ; 2.560 ; 2.956 ; Rise       ; clock           ;
; PC_Load         ; clock      ; 2.384 ; 2.758 ; Rise       ; clock           ;
; from_memory[*]  ; clock      ; 3.243 ; 3.692 ; Rise       ; clock           ;
;  from_memory[0] ; clock      ; 2.906 ; 3.379 ; Rise       ; clock           ;
;  from_memory[1] ; clock      ; 2.900 ; 3.384 ; Rise       ; clock           ;
;  from_memory[2] ; clock      ; 2.852 ; 3.343 ; Rise       ; clock           ;
;  from_memory[3] ; clock      ; 2.743 ; 3.231 ; Rise       ; clock           ;
;  from_memory[4] ; clock      ; 3.015 ; 3.475 ; Rise       ; clock           ;
;  from_memory[5] ; clock      ; 2.448 ; 2.908 ; Rise       ; clock           ;
;  from_memory[6] ; clock      ; 3.025 ; 3.487 ; Rise       ; clock           ;
;  from_memory[7] ; clock      ; 3.243 ; 3.692 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ALU_Sel[*]      ; clock      ; -1.055 ; -1.459 ; Rise       ; clock           ;
;  ALU_Sel[0]     ; clock      ; -1.085 ; -1.492 ; Rise       ; clock           ;
;  ALU_Sel[1]     ; clock      ; -1.133 ; -1.552 ; Rise       ; clock           ;
;  ALU_Sel[2]     ; clock      ; -1.055 ; -1.459 ; Rise       ; clock           ;
; A_Load          ; clock      ; -1.857 ; -2.218 ; Rise       ; clock           ;
; B_Load          ; clock      ; -1.369 ; -1.722 ; Rise       ; clock           ;
; Bus1_SEL[*]     ; clock      ; -1.768 ; -2.234 ; Rise       ; clock           ;
;  Bus1_SEL[0]    ; clock      ; -1.768 ; -2.234 ; Rise       ; clock           ;
;  Bus1_SEL[1]    ; clock      ; -1.924 ; -2.268 ; Rise       ; clock           ;
; Bus2_SEL[*]     ; clock      ; -1.077 ; -1.493 ; Rise       ; clock           ;
;  Bus2_SEL[0]    ; clock      ; -1.077 ; -1.493 ; Rise       ; clock           ;
;  Bus2_SEL[1]    ; clock      ; -1.293 ; -1.698 ; Rise       ; clock           ;
; CCR_Load        ; clock      ; -1.362 ; -1.744 ; Rise       ; clock           ;
; IR_Load         ; clock      ; -1.178 ; -1.540 ; Rise       ; clock           ;
; MAR_Load        ; clock      ; -1.322 ; -1.692 ; Rise       ; clock           ;
; PC_INC          ; clock      ; -2.274 ; -2.656 ; Rise       ; clock           ;
; PC_Load         ; clock      ; -1.566 ; -1.998 ; Rise       ; clock           ;
; from_memory[*]  ; clock      ; -1.279 ; -1.726 ; Rise       ; clock           ;
;  from_memory[0] ; clock      ; -1.287 ; -1.726 ; Rise       ; clock           ;
;  from_memory[1] ; clock      ; -1.279 ; -1.736 ; Rise       ; clock           ;
;  from_memory[2] ; clock      ; -1.642 ; -2.111 ; Rise       ; clock           ;
;  from_memory[3] ; clock      ; -1.692 ; -2.144 ; Rise       ; clock           ;
;  from_memory[4] ; clock      ; -1.915 ; -2.335 ; Rise       ; clock           ;
;  from_memory[5] ; clock      ; -1.441 ; -1.853 ; Rise       ; clock           ;
;  from_memory[6] ; clock      ; -1.794 ; -2.233 ; Rise       ; clock           ;
;  from_memory[7] ; clock      ; -2.037 ; -2.476 ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; clock      ; 7.193 ; 7.319 ; Rise       ; clock           ;
;  CCR_Result[0] ; clock      ; 6.021 ; 6.035 ; Rise       ; clock           ;
;  CCR_Result[1] ; clock      ; 6.070 ; 6.091 ; Rise       ; clock           ;
;  CCR_Result[2] ; clock      ; 6.038 ; 6.048 ; Rise       ; clock           ;
;  CCR_Result[3] ; clock      ; 7.193 ; 7.319 ; Rise       ; clock           ;
; IR[*]          ; clock      ; 6.207 ; 6.207 ; Rise       ; clock           ;
;  IR[0]         ; clock      ; 5.821 ; 5.844 ; Rise       ; clock           ;
;  IR[1]         ; clock      ; 5.819 ; 5.849 ; Rise       ; clock           ;
;  IR[2]         ; clock      ; 5.884 ; 5.886 ; Rise       ; clock           ;
;  IR[3]         ; clock      ; 6.070 ; 6.120 ; Rise       ; clock           ;
;  IR[4]         ; clock      ; 5.903 ; 5.907 ; Rise       ; clock           ;
;  IR[5]         ; clock      ; 6.207 ; 6.207 ; Rise       ; clock           ;
;  IR[6]         ; clock      ; 5.844 ; 5.898 ; Rise       ; clock           ;
;  IR[7]         ; clock      ; 6.073 ; 6.074 ; Rise       ; clock           ;
; address[*]     ; clock      ; 7.169 ; 7.311 ; Rise       ; clock           ;
;  address[0]    ; clock      ; 6.073 ; 6.045 ; Rise       ; clock           ;
;  address[1]    ; clock      ; 7.169 ; 7.311 ; Rise       ; clock           ;
;  address[2]    ; clock      ; 6.018 ; 6.067 ; Rise       ; clock           ;
;  address[3]    ; clock      ; 6.050 ; 6.078 ; Rise       ; clock           ;
;  address[4]    ; clock      ; 6.051 ; 6.077 ; Rise       ; clock           ;
;  address[5]    ; clock      ; 6.230 ; 6.261 ; Rise       ; clock           ;
;  address[6]    ; clock      ; 5.786 ; 5.840 ; Rise       ; clock           ;
;  address[7]    ; clock      ; 5.993 ; 6.014 ; Rise       ; clock           ;
; to_memory[*]   ; clock      ; 7.956 ; 8.071 ; Rise       ; clock           ;
;  to_memory[0]  ; clock      ; 6.615 ; 6.610 ; Rise       ; clock           ;
;  to_memory[1]  ; clock      ; 6.671 ; 6.670 ; Rise       ; clock           ;
;  to_memory[2]  ; clock      ; 6.408 ; 6.417 ; Rise       ; clock           ;
;  to_memory[3]  ; clock      ; 7.956 ; 8.071 ; Rise       ; clock           ;
;  to_memory[4]  ; clock      ; 6.726 ; 6.789 ; Rise       ; clock           ;
;  to_memory[5]  ; clock      ; 6.354 ; 6.365 ; Rise       ; clock           ;
;  to_memory[6]  ; clock      ; 6.554 ; 6.551 ; Rise       ; clock           ;
;  to_memory[7]  ; clock      ; 6.655 ; 6.683 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; clock      ; 5.891 ; 5.904 ; Rise       ; clock           ;
;  CCR_Result[0] ; clock      ; 5.891 ; 5.904 ; Rise       ; clock           ;
;  CCR_Result[1] ; clock      ; 5.938 ; 5.959 ; Rise       ; clock           ;
;  CCR_Result[2] ; clock      ; 5.906 ; 5.916 ; Rise       ; clock           ;
;  CCR_Result[3] ; clock      ; 7.060 ; 7.184 ; Rise       ; clock           ;
; IR[*]          ; clock      ; 5.697 ; 5.720 ; Rise       ; clock           ;
;  IR[0]         ; clock      ; 5.698 ; 5.720 ; Rise       ; clock           ;
;  IR[1]         ; clock      ; 5.697 ; 5.725 ; Rise       ; clock           ;
;  IR[2]         ; clock      ; 5.753 ; 5.753 ; Rise       ; clock           ;
;  IR[3]         ; clock      ; 5.939 ; 5.987 ; Rise       ; clock           ;
;  IR[4]         ; clock      ; 5.772 ; 5.774 ; Rise       ; clock           ;
;  IR[5]         ; clock      ; 6.069 ; 6.069 ; Rise       ; clock           ;
;  IR[6]         ; clock      ; 5.721 ; 5.771 ; Rise       ; clock           ;
;  IR[7]         ; clock      ; 5.934 ; 5.933 ; Rise       ; clock           ;
; address[*]     ; clock      ; 5.665 ; 5.716 ; Rise       ; clock           ;
;  address[0]    ; clock      ; 5.934 ; 5.905 ; Rise       ; clock           ;
;  address[1]    ; clock      ; 7.041 ; 7.182 ; Rise       ; clock           ;
;  address[2]    ; clock      ; 5.888 ; 5.935 ; Rise       ; clock           ;
;  address[3]    ; clock      ; 5.918 ; 5.945 ; Rise       ; clock           ;
;  address[4]    ; clock      ; 5.921 ; 5.945 ; Rise       ; clock           ;
;  address[5]    ; clock      ; 6.092 ; 6.121 ; Rise       ; clock           ;
;  address[6]    ; clock      ; 5.665 ; 5.716 ; Rise       ; clock           ;
;  address[7]    ; clock      ; 5.866 ; 5.885 ; Rise       ; clock           ;
; to_memory[*]   ; clock      ; 5.713 ; 5.738 ; Rise       ; clock           ;
;  to_memory[0]  ; clock      ; 6.281 ; 6.310 ; Rise       ; clock           ;
;  to_memory[1]  ; clock      ; 6.091 ; 6.135 ; Rise       ; clock           ;
;  to_memory[2]  ; clock      ; 6.008 ; 6.066 ; Rise       ; clock           ;
;  to_memory[3]  ; clock      ; 7.196 ; 7.316 ; Rise       ; clock           ;
;  to_memory[4]  ; clock      ; 5.713 ; 5.738 ; Rise       ; clock           ;
;  to_memory[5]  ; clock      ; 6.149 ; 6.170 ; Rise       ; clock           ;
;  to_memory[6]  ; clock      ; 6.011 ; 5.974 ; Rise       ; clock           ;
;  to_memory[7]  ; clock      ; 6.294 ; 6.360 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Bus1_SEL[0] ; to_memory[0] ; 7.028 ; 7.364 ; 7.820 ; 7.452 ;
; Bus1_SEL[0] ; to_memory[1] ; 7.129 ; 7.453 ; 7.897 ; 7.522 ;
; Bus1_SEL[0] ; to_memory[2] ; 6.865 ; 7.192 ; 7.634 ; 7.259 ;
; Bus1_SEL[0] ; to_memory[3] ; 8.223 ; 8.823 ; 9.156 ; 8.748 ;
; Bus1_SEL[0] ; to_memory[4] ; 6.751 ; 7.532 ; 7.983 ; 7.179 ;
; Bus1_SEL[0] ; to_memory[5] ; 6.936 ; 7.239 ; 7.723 ; 7.337 ;
; Bus1_SEL[0] ; to_memory[6] ; 6.888 ; 7.324 ; 7.781 ; 7.284 ;
; Bus1_SEL[0] ; to_memory[7] ; 6.967 ; 6.953 ; 7.435 ; 7.428 ;
; Bus1_SEL[1] ; to_memory[0] ; 8.022 ; 7.985 ; 8.411 ; 8.427 ;
; Bus1_SEL[1] ; to_memory[1] ; 7.496 ; 7.448 ; 7.890 ; 7.895 ;
; Bus1_SEL[1] ; to_memory[2] ; 7.235 ; 7.188 ; 7.627 ; 7.633 ;
; Bus1_SEL[1] ; to_memory[3] ; 9.355 ; 9.438 ; 9.744 ; 9.880 ;
; Bus1_SEL[1] ; to_memory[4] ; 8.192 ; 8.224 ; 8.664 ; 8.610 ;
; Bus1_SEL[1] ; to_memory[5] ; 7.936 ; 7.870 ; 8.331 ; 8.318 ;
; Bus1_SEL[1] ; to_memory[6] ; 7.387 ; 7.324 ; 7.776 ; 7.766 ;
; Bus1_SEL[1] ; to_memory[7] ; 7.970 ; 7.945 ; 8.406 ; 8.412 ;
+-------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Bus1_SEL[0] ; to_memory[0] ; 6.854 ; 7.113 ; 7.560 ; 7.268 ;
; Bus1_SEL[0] ; to_memory[1] ; 6.952 ; 7.200 ; 7.636 ; 7.337 ;
; Bus1_SEL[0] ; to_memory[2] ; 6.699 ; 6.948 ; 7.385 ; 7.084 ;
; Bus1_SEL[0] ; to_memory[3] ; 8.048 ; 8.564 ; 8.889 ; 8.566 ;
; Bus1_SEL[0] ; to_memory[4] ; 6.587 ; 7.297 ; 7.742 ; 7.007 ;
; Bus1_SEL[0] ; to_memory[5] ; 6.760 ; 6.986 ; 7.463 ; 7.152 ;
; Bus1_SEL[0] ; to_memory[6] ; 6.714 ; 7.067 ; 7.518 ; 7.100 ;
; Bus1_SEL[0] ; to_memory[7] ; 6.795 ; 6.781 ; 7.253 ; 7.246 ;
; Bus1_SEL[1] ; to_memory[0] ; 7.813 ; 7.529 ; 7.944 ; 8.206 ;
; Bus1_SEL[1] ; to_memory[1] ; 7.309 ; 7.027 ; 7.452 ; 7.697 ;
; Bus1_SEL[1] ; to_memory[2] ; 7.060 ; 6.773 ; 7.199 ; 7.445 ;
; Bus1_SEL[1] ; to_memory[3] ; 9.139 ; 8.814 ; 9.152 ; 9.653 ;
; Bus1_SEL[1] ; to_memory[4] ; 7.974 ; 7.250 ; 7.682 ; 8.382 ;
; Bus1_SEL[1] ; to_memory[5] ; 7.726 ; 7.426 ; 7.877 ; 8.095 ;
; Bus1_SEL[1] ; to_memory[6] ; 7.199 ; 6.900 ; 7.341 ; 7.564 ;
; Bus1_SEL[1] ; to_memory[7] ; 7.763 ; 7.298 ; 7.745 ; 8.193 ;
+-------------+--------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 250.19 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.997 ; -105.839          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.472 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -47.000                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                   ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; -2.997 ; PC_uns[1] ; B_out[2]   ; clock        ; clock       ; 1.000        ; -0.053     ; 3.939      ;
; -2.928 ; B_out[0]  ; PC_uns[1]  ; clock        ; clock       ; 1.000        ; -0.385     ; 3.538      ;
; -2.910 ; PC_uns[4] ; B_out[5]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.851      ;
; -2.878 ; PC_uns[1] ; B_out[5]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.819      ;
; -2.848 ; PC_uns[1] ; B_out[4]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.789      ;
; -2.842 ; PC_uns[2] ; B_out[5]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.783      ;
; -2.826 ; B_out[1]  ; B_out[2]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.767      ;
; -2.800 ; B_out[4]  ; B_out[5]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.741      ;
; -2.795 ; A_out[0]  ; PC_uns[1]  ; clock        ; clock       ; 1.000        ; -0.055     ; 3.735      ;
; -2.768 ; PC_uns[0] ; PC_uns[1]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.709      ;
; -2.765 ; B_out[0]  ; B_out[5]   ; clock        ; clock       ; 1.000        ; -0.385     ; 3.375      ;
; -2.762 ; PC_uns[4] ; PC_uns[5]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.703      ;
; -2.758 ; B_out[0]  ; B_out[2]   ; clock        ; clock       ; 1.000        ; -0.384     ; 3.369      ;
; -2.751 ; B_out[3]  ; B_out[5]   ; clock        ; clock       ; 1.000        ; -0.385     ; 3.361      ;
; -2.744 ; B_out[0]  ; B_out[1]   ; clock        ; clock       ; 1.000        ; -0.384     ; 3.355      ;
; -2.737 ; PC_uns[4] ; MAR_out[5] ; clock        ; clock       ; 1.000        ; 0.265      ; 3.997      ;
; -2.735 ; PC_uns[1] ; B_out[6]   ; clock        ; clock       ; 1.000        ; -0.053     ; 3.677      ;
; -2.735 ; PC_uns[1] ; PC_uns[5]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.676      ;
; -2.721 ; B_out[3]  ; B_out[4]   ; clock        ; clock       ; 1.000        ; -0.385     ; 3.331      ;
; -2.707 ; B_out[1]  ; B_out[5]   ; clock        ; clock       ; 1.000        ; -0.055     ; 3.647      ;
; -2.699 ; PC_uns[1] ; PC_uns[1]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.640      ;
; -2.696 ; PC_uns[1] ; MAR_out[2] ; clock        ; clock       ; 1.000        ; 0.265      ; 3.956      ;
; -2.694 ; PC_uns[2] ; PC_uns[5]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.635      ;
; -2.688 ; PC_uns[1] ; MAR_out[5] ; clock        ; clock       ; 1.000        ; 0.265      ; 3.948      ;
; -2.677 ; B_out[1]  ; B_out[4]   ; clock        ; clock       ; 1.000        ; -0.055     ; 3.617      ;
; -2.674 ; PC_uns[1] ; PC_uns[2]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.615      ;
; -2.671 ; PC_uns[2] ; B_out[4]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.612      ;
; -2.669 ; PC_uns[1] ; PC_uns[4]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.610      ;
; -2.669 ; PC_uns[2] ; MAR_out[5] ; clock        ; clock       ; 1.000        ; 0.265      ; 3.929      ;
; -2.668 ; PC_uns[4] ; PC_uns[7]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.609      ;
; -2.668 ; PC_uns[4] ; B_out[6]   ; clock        ; clock       ; 1.000        ; -0.053     ; 3.610      ;
; -2.657 ; PC_uns[1] ; IR[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.264      ; 3.916      ;
; -2.652 ; B_out[4]  ; PC_uns[5]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.593      ;
; -2.652 ; A_out[0]  ; B_out[2]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.593      ;
; -2.648 ; PC_uns[1] ; PC_uns[3]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.589      ;
; -2.645 ; A_out[1]  ; B_out[2]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.586      ;
; -2.642 ; A_out[2]  ; B_out[5]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.583      ;
; -2.633 ; PC_uns[2] ; PC_uns[3]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.574      ;
; -2.632 ; A_out[0]  ; B_out[5]   ; clock        ; clock       ; 1.000        ; -0.055     ; 3.572      ;
; -2.627 ; B_out[4]  ; MAR_out[5] ; clock        ; clock       ; 1.000        ; 0.265      ; 3.887      ;
; -2.621 ; PC_uns[0] ; B_out[2]   ; clock        ; clock       ; 1.000        ; -0.053     ; 3.563      ;
; -2.617 ; B_out[0]  ; PC_uns[5]  ; clock        ; clock       ; 1.000        ; -0.385     ; 3.227      ;
; -2.615 ; PC_uns[1] ; PC_uns[7]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.556      ;
; -2.611 ; A_out[0]  ; B_out[1]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.552      ;
; -2.609 ; B_out[0]  ; B_out[4]   ; clock        ; clock       ; 1.000        ; -0.385     ; 3.219      ;
; -2.608 ; B_out[3]  ; B_out[6]   ; clock        ; clock       ; 1.000        ; -0.384     ; 3.219      ;
; -2.608 ; B_out[3]  ; PC_uns[5]  ; clock        ; clock       ; 1.000        ; -0.385     ; 3.218      ;
; -2.605 ; PC_uns[0] ; B_out[5]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.546      ;
; -2.600 ; PC_uns[2] ; PC_uns[7]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.541      ;
; -2.595 ; PC_uns[3] ; B_out[5]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.536      ;
; -2.592 ; PC_uns[4] ; IR[5]~reg0 ; clock        ; clock       ; 1.000        ; 0.264      ; 3.851      ;
; -2.592 ; B_out[0]  ; MAR_out[5] ; clock        ; clock       ; 1.000        ; -0.066     ; 3.521      ;
; -2.591 ; B_out[2]  ; B_out[5]   ; clock        ; clock       ; 1.000        ; -0.055     ; 3.531      ;
; -2.590 ; PC_uns[1] ; PC_uns[6]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.531      ;
; -2.588 ; PC_uns[1] ; MAR_out[4] ; clock        ; clock       ; 1.000        ; 0.265      ; 3.848      ;
; -2.584 ; PC_uns[0] ; B_out[1]   ; clock        ; clock       ; 1.000        ; -0.053     ; 3.526      ;
; -2.566 ; PC_uns[2] ; B_out[6]   ; clock        ; clock       ; 1.000        ; -0.053     ; 3.508      ;
; -2.565 ; PC_uns[4] ; B_out[7]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.506      ;
; -2.565 ; PC_uns[3] ; B_out[4]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.506      ;
; -2.564 ; B_out[1]  ; B_out[6]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.505      ;
; -2.564 ; B_out[1]  ; PC_uns[5]  ; clock        ; clock       ; 1.000        ; -0.055     ; 3.504      ;
; -2.561 ; B_out[3]  ; MAR_out[5] ; clock        ; clock       ; 1.000        ; -0.066     ; 3.490      ;
; -2.561 ; PC_uns[1] ; IR[5]~reg0 ; clock        ; clock       ; 1.000        ; 0.264      ; 3.820      ;
; -2.558 ; B_out[4]  ; PC_uns[7]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.499      ;
; -2.556 ; B_out[0]  ; PC_uns[3]  ; clock        ; clock       ; 1.000        ; -0.385     ; 3.166      ;
; -2.542 ; B_out[3]  ; PC_uns[4]  ; clock        ; clock       ; 1.000        ; -0.385     ; 3.152      ;
; -2.533 ; PC_uns[1] ; B_out[3]   ; clock        ; clock       ; 1.000        ; 0.263      ; 3.791      ;
; -2.528 ; B_out[1]  ; PC_uns[1]  ; clock        ; clock       ; 1.000        ; -0.055     ; 3.468      ;
; -2.527 ; PC_uns[5] ; B_out[6]   ; clock        ; clock       ; 1.000        ; -0.053     ; 3.469      ;
; -2.527 ; B_out[4]  ; B_out[6]   ; clock        ; clock       ; 1.000        ; -0.053     ; 3.469      ;
; -2.526 ; A_out[1]  ; B_out[5]   ; clock        ; clock       ; 1.000        ; -0.055     ; 3.466      ;
; -2.525 ; PC_uns[1] ; B_out[1]   ; clock        ; clock       ; 1.000        ; -0.053     ; 3.467      ;
; -2.525 ; B_out[1]  ; MAR_out[2] ; clock        ; clock       ; 1.000        ; 0.264      ; 3.784      ;
; -2.524 ; PC_uns[2] ; IR[5]~reg0 ; clock        ; clock       ; 1.000        ; 0.264      ; 3.783      ;
; -2.523 ; B_out[0]  ; PC_uns[7]  ; clock        ; clock       ; 1.000        ; -0.385     ; 3.133      ;
; -2.523 ; PC_uns[4] ; PC_uns[6]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.464      ;
; -2.518 ; PC_uns[2] ; B_out[3]   ; clock        ; clock       ; 1.000        ; 0.263      ; 3.776      ;
; -2.517 ; B_out[1]  ; MAR_out[5] ; clock        ; clock       ; 1.000        ; 0.264      ; 3.776      ;
; -2.517 ; B_out[5]  ; B_out[6]   ; clock        ; clock       ; 1.000        ; -0.053     ; 3.459      ;
; -2.512 ; PC_uns[1] ; B_out[7]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.453      ;
; -2.509 ; PC_uns[2] ; B_out[2]   ; clock        ; clock       ; 1.000        ; -0.053     ; 3.451      ;
; -2.506 ; PC_uns[1] ; IR[4]~reg0 ; clock        ; clock       ; 1.000        ; 0.264      ; 3.765      ;
; -2.503 ; B_out[1]  ; PC_uns[2]  ; clock        ; clock       ; 1.000        ; -0.055     ; 3.443      ;
; -2.503 ; A_out[0]  ; B_out[4]   ; clock        ; clock       ; 1.000        ; -0.055     ; 3.443      ;
; -2.498 ; B_out[1]  ; PC_uns[4]  ; clock        ; clock       ; 1.000        ; -0.055     ; 3.438      ;
; -2.498 ; A_out[5]  ; B_out[6]   ; clock        ; clock       ; 1.000        ; -0.053     ; 3.440      ;
; -2.497 ; B_out[0]  ; PC_uns[0]  ; clock        ; clock       ; 1.000        ; -0.385     ; 3.107      ;
; -2.497 ; A_out[2]  ; B_out[4]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.438      ;
; -2.497 ; PC_uns[2] ; B_out[7]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.438      ;
; -2.496 ; A_out[1]  ; B_out[4]   ; clock        ; clock       ; 1.000        ; -0.055     ; 3.436      ;
; -2.496 ; B_out[0]  ; B_out[6]   ; clock        ; clock       ; 1.000        ; -0.384     ; 3.107      ;
; -2.494 ; A_out[2]  ; PC_uns[5]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.435      ;
; -2.492 ; PC_uns[2] ; PC_uns[4]  ; clock        ; clock       ; 1.000        ; -0.054     ; 3.433      ;
; -2.490 ; B_out[2]  ; B_out[4]   ; clock        ; clock       ; 1.000        ; -0.055     ; 3.430      ;
; -2.486 ; B_out[1]  ; IR[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.263      ; 3.744      ;
; -2.484 ; PC_uns[1] ; MAR_out[3] ; clock        ; clock       ; 1.000        ; 0.265      ; 3.744      ;
; -2.484 ; A_out[0]  ; PC_uns[5]  ; clock        ; clock       ; 1.000        ; -0.055     ; 3.424      ;
; -2.482 ; B_out[4]  ; IR[5]~reg0 ; clock        ; clock       ; 1.000        ; 0.264      ; 3.741      ;
; -2.474 ; B_out[3]  ; PC_uns[7]  ; clock        ; clock       ; 1.000        ; -0.385     ; 3.084      ;
; -2.472 ; PC_uns[0] ; B_out[4]   ; clock        ; clock       ; 1.000        ; -0.054     ; 3.413      ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                           ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.472 ; PC_uns[7] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.670      ;
; 0.513 ; PC_uns[5] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.711      ;
; 0.516 ; PC_uns[3] ; PC_uns[3]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; PC_uns[1] ; PC_uns[1]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; PC_uns[6] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; PC_uns[4] ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; PC_uns[2] ; PC_uns[2]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.716      ;
; 0.529 ; PC_uns[0] ; PC_uns[0]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.727      ;
; 0.757 ; PC_uns[5] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.955      ;
; 0.761 ; PC_uns[3] ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; PC_uns[1] ; PC_uns[2]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.959      ;
; 0.763 ; PC_uns[0] ; PC_uns[1]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.961      ;
; 0.766 ; PC_uns[6] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; PC_uns[4] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; PC_uns[2] ; PC_uns[3]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.965      ;
; 0.770 ; PC_uns[0] ; PC_uns[2]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.968      ;
; 0.774 ; PC_uns[4] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; PC_uns[2] ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.054      ; 0.972      ;
; 0.846 ; PC_uns[5] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.044      ;
; 0.850 ; A_out[1]  ; MAR_out[1]         ; clock        ; clock       ; 0.000        ; 0.385      ; 1.379      ;
; 0.850 ; PC_uns[3] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.048      ;
; 0.850 ; PC_uns[1] ; PC_uns[3]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.048      ;
; 0.857 ; PC_uns[3] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.055      ;
; 0.857 ; PC_uns[1] ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.055      ;
; 0.859 ; PC_uns[0] ; PC_uns[3]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.057      ;
; 0.863 ; PC_uns[4] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.061      ;
; 0.863 ; PC_uns[2] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.061      ;
; 0.866 ; PC_uns[0] ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.064      ;
; 0.870 ; PC_uns[2] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.068      ;
; 0.946 ; PC_uns[3] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.144      ;
; 0.946 ; PC_uns[1] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.144      ;
; 0.953 ; PC_uns[1] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.151      ;
; 0.955 ; PC_uns[0] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.153      ;
; 0.956 ; B_out[7]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 1.485      ;
; 0.956 ; B_out[7]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 1.485      ;
; 0.959 ; PC_uns[2] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.157      ;
; 0.962 ; PC_uns[0] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.160      ;
; 0.999 ; B_out[1]  ; MAR_out[1]         ; clock        ; clock       ; 0.000        ; 0.385      ; 1.528      ;
; 1.042 ; PC_uns[1] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.240      ;
; 1.051 ; PC_uns[0] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.249      ;
; 1.116 ; A_out[4]  ; A_out[4]           ; clock        ; clock       ; 0.000        ; 0.054      ; 1.314      ;
; 1.136 ; B_out[7]  ; A_out[7]           ; clock        ; clock       ; 0.000        ; 0.055      ; 1.335      ;
; 1.150 ; B_out[6]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.678      ;
; 1.153 ; A_out[3]  ; A_out[3]           ; clock        ; clock       ; 0.000        ; 0.054      ; 1.351      ;
; 1.157 ; B_out[6]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.685      ;
; 1.186 ; B_out[2]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.714      ;
; 1.188 ; B_out[6]  ; A_out[6]           ; clock        ; clock       ; 0.000        ; 0.054      ; 1.386      ;
; 1.232 ; PC_uns[0] ; MAR_out[0]         ; clock        ; clock       ; 0.000        ; 0.386      ; 1.762      ;
; 1.241 ; PC_uns[1] ; MAR_out[1]         ; clock        ; clock       ; 0.000        ; 0.386      ; 1.771      ;
; 1.250 ; B_out[6]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.778      ;
; 1.257 ; B_out[5]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 1.786      ;
; 1.258 ; A_out[0]  ; MAR_out[0]         ; clock        ; clock       ; 0.000        ; 0.385      ; 1.787      ;
; 1.264 ; B_out[5]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 1.793      ;
; 1.268 ; B_out[1]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.796      ;
; 1.277 ; B_out[7]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 1.806      ;
; 1.289 ; B_out[0]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.068      ; 1.501      ;
; 1.300 ; B_out[1]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.828      ;
; 1.307 ; B_out[1]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.835      ;
; 1.329 ; A_out[3]  ; IR[3]~reg0         ; clock        ; clock       ; 0.000        ; 0.385      ; 1.858      ;
; 1.330 ; B_out[6]  ; A_out[7]           ; clock        ; clock       ; 0.000        ; 0.054      ; 1.528      ;
; 1.340 ; A_out[4]  ; IR[4]~reg0         ; clock        ; clock       ; 0.000        ; 0.385      ; 1.869      ;
; 1.352 ; A_out[7]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.880      ;
; 1.352 ; A_out[4]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 1.881      ;
; 1.356 ; A_out[4]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 1.885      ;
; 1.372 ; B_out[0]  ; MAR_out[0]         ; clock        ; clock       ; 0.000        ; 0.069      ; 1.585      ;
; 1.374 ; B_out[5]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 1.903      ;
; 1.377 ; B_out[2]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.905      ;
; 1.383 ; B_out[7]  ; IR[7]~reg0         ; clock        ; clock       ; 0.000        ; 0.385      ; 1.912      ;
; 1.383 ; A_out[4]  ; MAR_out[4]         ; clock        ; clock       ; 0.000        ; 0.386      ; 1.913      ;
; 1.384 ; B_out[2]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.912      ;
; 1.391 ; A_out[3]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 1.920      ;
; 1.395 ; B_out[3]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.068      ; 1.607      ;
; 1.397 ; B_out[7]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 1.926      ;
; 1.398 ; B_out[1]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 1.926      ;
; 1.422 ; A_out[1]  ; IR[1]~reg0         ; clock        ; clock       ; 0.000        ; 0.394      ; 1.960      ;
; 1.430 ; B_out[6]  ; IR[6]~reg0         ; clock        ; clock       ; 0.000        ; 0.394      ; 1.968      ;
; 1.437 ; B_out[5]  ; A_out[7]           ; clock        ; clock       ; 0.000        ; 0.055      ; 1.636      ;
; 1.442 ; A_out[4]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 1.971      ;
; 1.455 ; B_out[6]  ; MAR_out[6]         ; clock        ; clock       ; 0.000        ; 0.368      ; 1.967      ;
; 1.466 ; A_out[3]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 1.995      ;
; 1.467 ; A_out[1]  ; A_out[1]           ; clock        ; clock       ; 0.000        ; 0.054      ; 1.665      ;
; 1.470 ; B_out[3]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.068      ; 1.682      ;
; 1.470 ; A_out[3]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 1.999      ;
; 1.474 ; B_out[5]  ; A_out[6]           ; clock        ; clock       ; 0.000        ; 0.055      ; 1.673      ;
; 1.474 ; B_out[3]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.068      ; 1.686      ;
; 1.477 ; A_out[4]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 2.006      ;
; 1.478 ; B_out[2]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 2.006      ;
; 1.480 ; B_out[1]  ; A_out[7]           ; clock        ; clock       ; 0.000        ; 0.054      ; 1.678      ;
; 1.483 ; PC_uns[7] ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 2.012      ;
; 1.496 ; B_out[7]  ; MAR_out[7]         ; clock        ; clock       ; 0.000        ; 0.386      ; 2.026      ;
; 1.498 ; B_out[1]  ; A_out[6]           ; clock        ; clock       ; 0.000        ; 0.054      ; 1.696      ;
; 1.500 ; A_out[3]  ; MAR_out[3]         ; clock        ; clock       ; 0.000        ; 0.386      ; 2.030      ;
; 1.519 ; PC_uns[3] ; A_out[3]           ; clock        ; clock       ; 0.000        ; 0.054      ; 1.717      ;
; 1.534 ; A_out[4]  ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.054      ; 1.732      ;
; 1.536 ; A_out[6]  ; A_out[6]           ; clock        ; clock       ; 0.000        ; 0.054      ; 1.734      ;
; 1.536 ; A_out[4]  ; A_out[7]           ; clock        ; clock       ; 0.000        ; 0.055      ; 1.735      ;
; 1.537 ; B_out[6]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.384      ; 2.065      ;
; 1.542 ; A_out[4]  ; A_out[6]           ; clock        ; clock       ; 0.000        ; 0.055      ; 1.741      ;
; 1.553 ; PC_uns[0] ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 2.082      ;
; 1.556 ; A_out[3]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.385      ; 2.085      ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR_Result[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR_Result[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR_Result[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR_Result[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[7]          ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[0]~reg0         ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[1]~reg0         ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[6]~reg0         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[2]~reg0         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[3]~reg0         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[4]~reg0         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[5]~reg0         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[7]~reg0         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[0]         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[1]         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[2]         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[3]         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[4]         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[5]         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[7]         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[0]           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[1]           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[2]           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[3]           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[4]           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[5]           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[1]           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[2]           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[4]           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[5]           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[6]           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[7]           ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[0]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[1]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[2]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[3]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[4]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[5]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[6]          ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[7]          ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[6]           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[7]           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[0]           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[3]           ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR_Result[0]~reg0 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR_Result[1]~reg0 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR_Result[2]~reg0 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR_Result[3]~reg0 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[6]         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[0]~reg0|clk     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[1]~reg0|clk     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[6]~reg0|clk     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[2]~reg0|clk     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[3]~reg0|clk     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[4]~reg0|clk     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[5]~reg0|clk     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[7]~reg0|clk     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR_out[0]|clk     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR_out[1]|clk     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR_out[2]|clk     ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ALU_Sel[*]      ; clock      ; 3.903 ; 4.332 ; Rise       ; clock           ;
;  ALU_Sel[0]     ; clock      ; 3.903 ; 4.313 ; Rise       ; clock           ;
;  ALU_Sel[1]     ; clock      ; 3.903 ; 4.332 ; Rise       ; clock           ;
;  ALU_Sel[2]     ; clock      ; 3.578 ; 4.008 ; Rise       ; clock           ;
; A_Load          ; clock      ; 1.883 ; 2.180 ; Rise       ; clock           ;
; B_Load          ; clock      ; 1.705 ; 2.009 ; Rise       ; clock           ;
; Bus1_SEL[*]     ; clock      ; 5.125 ; 5.515 ; Rise       ; clock           ;
;  Bus1_SEL[0]    ; clock      ; 4.610 ; 4.901 ; Rise       ; clock           ;
;  Bus1_SEL[1]    ; clock      ; 5.125 ; 5.515 ; Rise       ; clock           ;
; Bus2_SEL[*]     ; clock      ; 5.431 ; 5.889 ; Rise       ; clock           ;
;  Bus2_SEL[0]    ; clock      ; 5.431 ; 5.889 ; Rise       ; clock           ;
;  Bus2_SEL[1]    ; clock      ; 5.225 ; 5.716 ; Rise       ; clock           ;
; CCR_Load        ; clock      ; 1.393 ; 1.712 ; Rise       ; clock           ;
; IR_Load         ; clock      ; 1.403 ; 1.722 ; Rise       ; clock           ;
; MAR_Load        ; clock      ; 1.415 ; 1.707 ; Rise       ; clock           ;
; PC_INC          ; clock      ; 2.242 ; 2.553 ; Rise       ; clock           ;
; PC_Load         ; clock      ; 2.079 ; 2.369 ; Rise       ; clock           ;
; from_memory[*]  ; clock      ; 2.872 ; 3.192 ; Rise       ; clock           ;
;  from_memory[0] ; clock      ; 2.561 ; 2.896 ; Rise       ; clock           ;
;  from_memory[1] ; clock      ; 2.541 ; 2.921 ; Rise       ; clock           ;
;  from_memory[2] ; clock      ; 2.504 ; 2.874 ; Rise       ; clock           ;
;  from_memory[3] ; clock      ; 2.389 ; 2.790 ; Rise       ; clock           ;
;  from_memory[4] ; clock      ; 2.652 ; 2.982 ; Rise       ; clock           ;
;  from_memory[5] ; clock      ; 2.135 ; 2.478 ; Rise       ; clock           ;
;  from_memory[6] ; clock      ; 2.675 ; 2.981 ; Rise       ; clock           ;
;  from_memory[7] ; clock      ; 2.872 ; 3.192 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ALU_Sel[*]      ; clock      ; -0.856 ; -1.185 ; Rise       ; clock           ;
;  ALU_Sel[0]     ; clock      ; -0.889 ; -1.219 ; Rise       ; clock           ;
;  ALU_Sel[1]     ; clock      ; -0.929 ; -1.267 ; Rise       ; clock           ;
;  ALU_Sel[2]     ; clock      ; -0.856 ; -1.185 ; Rise       ; clock           ;
; A_Load          ; clock      ; -1.602 ; -1.883 ; Rise       ; clock           ;
; B_Load          ; clock      ; -1.153 ; -1.444 ; Rise       ; clock           ;
; Bus1_SEL[*]     ; clock      ; -1.502 ; -1.892 ; Rise       ; clock           ;
;  Bus1_SEL[0]    ; clock      ; -1.502 ; -1.892 ; Rise       ; clock           ;
;  Bus1_SEL[1]    ; clock      ; -1.614 ; -1.916 ; Rise       ; clock           ;
; Bus2_SEL[*]     ; clock      ; -0.881 ; -1.214 ; Rise       ; clock           ;
;  Bus2_SEL[0]    ; clock      ; -0.881 ; -1.214 ; Rise       ; clock           ;
;  Bus2_SEL[1]    ; clock      ; -1.076 ; -1.417 ; Rise       ; clock           ;
; CCR_Load        ; clock      ; -1.146 ; -1.456 ; Rise       ; clock           ;
; IR_Load         ; clock      ; -0.971 ; -1.295 ; Rise       ; clock           ;
; MAR_Load        ; clock      ; -1.120 ; -1.404 ; Rise       ; clock           ;
; PC_INC          ; clock      ; -1.988 ; -2.291 ; Rise       ; clock           ;
; PC_Load         ; clock      ; -1.344 ; -1.686 ; Rise       ; clock           ;
; from_memory[*]  ; clock      ; -1.065 ; -1.418 ; Rise       ; clock           ;
;  from_memory[0] ; clock      ; -1.081 ; -1.418 ; Rise       ; clock           ;
;  from_memory[1] ; clock      ; -1.065 ; -1.445 ; Rise       ; clock           ;
;  from_memory[2] ; clock      ; -1.398 ; -1.778 ; Rise       ; clock           ;
;  from_memory[3] ; clock      ; -1.442 ; -1.820 ; Rise       ; clock           ;
;  from_memory[4] ; clock      ; -1.656 ; -1.971 ; Rise       ; clock           ;
;  from_memory[5] ; clock      ; -1.221 ; -1.551 ; Rise       ; clock           ;
;  from_memory[6] ; clock      ; -1.558 ; -1.868 ; Rise       ; clock           ;
;  from_memory[7] ; clock      ; -1.770 ; -2.105 ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; clock      ; 6.886 ; 6.987 ; Rise       ; clock           ;
;  CCR_Result[0] ; clock      ; 5.721 ; 5.720 ; Rise       ; clock           ;
;  CCR_Result[1] ; clock      ; 5.767 ; 5.773 ; Rise       ; clock           ;
;  CCR_Result[2] ; clock      ; 5.732 ; 5.727 ; Rise       ; clock           ;
;  CCR_Result[3] ; clock      ; 6.886 ; 6.987 ; Rise       ; clock           ;
; IR[*]          ; clock      ; 5.891 ; 5.849 ; Rise       ; clock           ;
;  IR[0]         ; clock      ; 5.530 ; 5.541 ; Rise       ; clock           ;
;  IR[1]         ; clock      ; 5.531 ; 5.548 ; Rise       ; clock           ;
;  IR[2]         ; clock      ; 5.574 ; 5.550 ; Rise       ; clock           ;
;  IR[3]         ; clock      ; 5.764 ; 5.771 ; Rise       ; clock           ;
;  IR[4]         ; clock      ; 5.597 ; 5.578 ; Rise       ; clock           ;
;  IR[5]         ; clock      ; 5.891 ; 5.849 ; Rise       ; clock           ;
;  IR[6]         ; clock      ; 5.551 ; 5.574 ; Rise       ; clock           ;
;  IR[7]         ; clock      ; 5.759 ; 5.707 ; Rise       ; clock           ;
; address[*]     ; clock      ; 6.872 ; 6.979 ; Rise       ; clock           ;
;  address[0]    ; clock      ; 5.749 ; 5.714 ; Rise       ; clock           ;
;  address[1]    ; clock      ; 6.872 ; 6.979 ; Rise       ; clock           ;
;  address[2]    ; clock      ; 5.711 ; 5.724 ; Rise       ; clock           ;
;  address[3]    ; clock      ; 5.739 ; 5.749 ; Rise       ; clock           ;
;  address[4]    ; clock      ; 5.745 ; 5.753 ; Rise       ; clock           ;
;  address[5]    ; clock      ; 5.913 ; 5.908 ; Rise       ; clock           ;
;  address[6]    ; clock      ; 5.499 ; 5.520 ; Rise       ; clock           ;
;  address[7]    ; clock      ; 5.697 ; 5.697 ; Rise       ; clock           ;
; to_memory[*]   ; clock      ; 7.581 ; 7.662 ; Rise       ; clock           ;
;  to_memory[0]  ; clock      ; 6.251 ; 6.206 ; Rise       ; clock           ;
;  to_memory[1]  ; clock      ; 6.324 ; 6.261 ; Rise       ; clock           ;
;  to_memory[2]  ; clock      ; 6.083 ; 6.034 ; Rise       ; clock           ;
;  to_memory[3]  ; clock      ; 7.581 ; 7.662 ; Rise       ; clock           ;
;  to_memory[4]  ; clock      ; 6.374 ; 6.364 ; Rise       ; clock           ;
;  to_memory[5]  ; clock      ; 6.019 ; 5.971 ; Rise       ; clock           ;
;  to_memory[6]  ; clock      ; 6.198 ; 6.133 ; Rise       ; clock           ;
;  to_memory[7]  ; clock      ; 6.309 ; 6.268 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; clock      ; 5.606 ; 5.604 ; Rise       ; clock           ;
;  CCR_Result[0] ; clock      ; 5.606 ; 5.604 ; Rise       ; clock           ;
;  CCR_Result[1] ; clock      ; 5.651 ; 5.655 ; Rise       ; clock           ;
;  CCR_Result[2] ; clock      ; 5.615 ; 5.610 ; Rise       ; clock           ;
;  CCR_Result[3] ; clock      ; 6.768 ; 6.868 ; Rise       ; clock           ;
; IR[*]          ; clock      ; 5.420 ; 5.430 ; Rise       ; clock           ;
;  IR[0]         ; clock      ; 5.420 ; 5.430 ; Rise       ; clock           ;
;  IR[1]         ; clock      ; 5.422 ; 5.437 ; Rise       ; clock           ;
;  IR[2]         ; clock      ; 5.457 ; 5.432 ; Rise       ; clock           ;
;  IR[3]         ; clock      ; 5.647 ; 5.653 ; Rise       ; clock           ;
;  IR[4]         ; clock      ; 5.480 ; 5.459 ; Rise       ; clock           ;
;  IR[5]         ; clock      ; 5.767 ; 5.727 ; Rise       ; clock           ;
;  IR[6]         ; clock      ; 5.440 ; 5.462 ; Rise       ; clock           ;
;  IR[7]         ; clock      ; 5.634 ; 5.582 ; Rise       ; clock           ;
; address[*]     ; clock      ; 5.390 ; 5.409 ; Rise       ; clock           ;
;  address[0]    ; clock      ; 5.625 ; 5.589 ; Rise       ; clock           ;
;  address[1]    ; clock      ; 6.757 ; 6.864 ; Rise       ; clock           ;
;  address[2]    ; clock      ; 5.594 ; 5.607 ; Rise       ; clock           ;
;  address[3]    ; clock      ; 5.621 ; 5.630 ; Rise       ; clock           ;
;  address[4]    ; clock      ; 5.628 ; 5.635 ; Rise       ; clock           ;
;  address[5]    ; clock      ; 5.789 ; 5.783 ; Rise       ; clock           ;
;  address[6]    ; clock      ; 5.390 ; 5.409 ; Rise       ; clock           ;
;  address[7]    ; clock      ; 5.582 ; 5.583 ; Rise       ; clock           ;
; to_memory[*]   ; clock      ; 5.442 ; 5.428 ; Rise       ; clock           ;
;  to_memory[0]  ; clock      ; 5.958 ; 5.939 ; Rise       ; clock           ;
;  to_memory[1]  ; clock      ; 5.793 ; 5.785 ; Rise       ; clock           ;
;  to_memory[2]  ; clock      ; 5.710 ; 5.729 ; Rise       ; clock           ;
;  to_memory[3]  ; clock      ; 6.902 ; 6.982 ; Rise       ; clock           ;
;  to_memory[4]  ; clock      ; 5.442 ; 5.428 ; Rise       ; clock           ;
;  to_memory[5]  ; clock      ; 5.823 ; 5.808 ; Rise       ; clock           ;
;  to_memory[6]  ; clock      ; 5.690 ; 5.623 ; Rise       ; clock           ;
;  to_memory[7]  ; clock      ; 5.965 ; 5.982 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Bus1_SEL[0] ; to_memory[0] ; 6.517 ; 6.785 ; 7.211 ; 6.846 ;
; Bus1_SEL[0] ; to_memory[1] ; 6.617 ; 6.875 ; 7.304 ; 6.932 ;
; Bus1_SEL[0] ; to_memory[2] ; 6.377 ; 6.642 ; 7.064 ; 6.697 ;
; Bus1_SEL[0] ; to_memory[3] ; 7.716 ; 8.239 ; 8.537 ; 8.149 ;
; Bus1_SEL[0] ; to_memory[4] ; 6.263 ; 6.954 ; 7.366 ; 6.603 ;
; Bus1_SEL[0] ; to_memory[5] ; 6.435 ; 6.679 ; 7.109 ; 6.736 ;
; Bus1_SEL[0] ; to_memory[6] ; 6.380 ; 6.740 ; 7.176 ; 6.705 ;
; Bus1_SEL[0] ; to_memory[7] ; 6.474 ; 6.427 ; 6.873 ; 6.821 ;
; Bus1_SEL[1] ; to_memory[0] ; 7.425 ; 7.353 ; 7.738 ; 7.715 ;
; Bus1_SEL[1] ; to_memory[1] ; 6.948 ; 6.866 ; 7.268 ; 7.235 ;
; Bus1_SEL[1] ; to_memory[2] ; 6.709 ; 6.633 ; 7.028 ; 7.001 ;
; Bus1_SEL[1] ; to_memory[3] ; 8.750 ; 8.804 ; 9.060 ; 9.163 ;
; Bus1_SEL[1] ; to_memory[4] ; 7.590 ; 7.575 ; 7.980 ; 7.884 ;
; Bus1_SEL[1] ; to_memory[5] ; 7.339 ; 7.246 ; 7.657 ; 7.613 ;
; Bus1_SEL[1] ; to_memory[6] ; 6.827 ; 6.735 ; 7.143 ; 7.100 ;
; Bus1_SEL[1] ; to_memory[7] ; 7.378 ; 7.326 ; 7.739 ; 7.707 ;
+-------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Bus1_SEL[0] ; to_memory[0] ; 6.367 ; 6.571 ; 6.983 ; 6.689 ;
; Bus1_SEL[0] ; to_memory[1] ; 6.464 ; 6.659 ; 7.073 ; 6.773 ;
; Bus1_SEL[0] ; to_memory[2] ; 6.234 ; 6.433 ; 6.843 ; 6.547 ;
; Bus1_SEL[0] ; to_memory[3] ; 7.567 ; 8.016 ; 8.302 ; 7.992 ;
; Bus1_SEL[0] ; to_memory[4] ; 6.123 ; 6.749 ; 7.155 ; 6.456 ;
; Bus1_SEL[0] ; to_memory[5] ; 6.283 ; 6.462 ; 6.881 ; 6.577 ;
; Bus1_SEL[0] ; to_memory[6] ; 6.230 ; 6.521 ; 6.944 ; 6.546 ;
; Bus1_SEL[0] ; to_memory[7] ; 6.325 ; 6.281 ; 6.715 ; 6.665 ;
; Bus1_SEL[1] ; to_memory[0] ; 7.242 ; 6.953 ; 7.321 ; 7.527 ;
; Bus1_SEL[1] ; to_memory[1] ; 6.785 ; 6.495 ; 6.878 ; 7.068 ;
; Bus1_SEL[1] ; to_memory[2] ; 6.556 ; 6.267 ; 6.647 ; 6.842 ;
; Bus1_SEL[1] ; to_memory[3] ; 8.561 ; 8.241 ; 8.533 ; 8.968 ;
; Bus1_SEL[1] ; to_memory[4] ; 7.400 ; 6.704 ; 7.080 ; 7.686 ;
; Bus1_SEL[1] ; to_memory[5] ; 7.156 ; 6.855 ; 7.254 ; 7.423 ;
; Bus1_SEL[1] ; to_memory[6] ; 6.663 ; 6.363 ; 6.756 ; 6.930 ;
; Bus1_SEL[1] ; to_memory[7] ; 7.199 ; 6.748 ; 7.154 ; 7.519 ;
+-------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.485 ; -50.158           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.265 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -50.059                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                           ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.485 ; PC_uns[1] ; B_out[2]           ; clock        ; clock       ; 1.000        ; -0.034     ; 2.438      ;
; -1.472 ; PC_uns[1] ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.424      ;
; -1.405 ; PC_uns[4] ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.357      ;
; -1.404 ; PC_uns[1] ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.356      ;
; -1.385 ; B_out[0]  ; PC_uns[1]          ; clock        ; clock       ; 1.000        ; -0.231     ; 2.141      ;
; -1.369 ; PC_uns[1] ; MAR_out[5]         ; clock        ; clock       ; 1.000        ; 0.155      ; 2.511      ;
; -1.362 ; B_out[1]  ; B_out[2]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.314      ;
; -1.361 ; B_out[3]  ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.231     ; 2.117      ;
; -1.354 ; PC_uns[1] ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.306      ;
; -1.350 ; PC_uns[2] ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.302      ;
; -1.349 ; B_out[1]  ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.036     ; 2.300      ;
; -1.347 ; PC_uns[1] ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.034     ; 2.300      ;
; -1.335 ; PC_uns[1] ; MAR_out[2]         ; clock        ; clock       ; 1.000        ; 0.155      ; 2.477      ;
; -1.334 ; B_out[0]  ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.231     ; 2.090      ;
; -1.325 ; B_out[4]  ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.277      ;
; -1.310 ; B_out[0]  ; B_out[2]           ; clock        ; clock       ; 1.000        ; -0.230     ; 2.067      ;
; -1.309 ; PC_uns[1] ; IR[2]~reg0         ; clock        ; clock       ; 1.000        ; 0.154      ; 2.450      ;
; -1.302 ; PC_uns[4] ; MAR_out[5]         ; clock        ; clock       ; 1.000        ; 0.155      ; 2.444      ;
; -1.302 ; A_out[0]  ; PC_uns[1]          ; clock        ; clock       ; 1.000        ; -0.036     ; 2.253      ;
; -1.299 ; PC_uns[1] ; PC_uns[2]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.251      ;
; -1.294 ; PC_uns[1] ; PC_uns[3]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.246      ;
; -1.293 ; PC_uns[1] ; PC_uns[4]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.245      ;
; -1.293 ; B_out[3]  ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.231     ; 2.049      ;
; -1.290 ; PC_uns[1] ; PC_uns[7]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.242      ;
; -1.287 ; PC_uns[4] ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.239      ;
; -1.283 ; PC_uns[1] ; IR[5]~reg0         ; clock        ; clock       ; 1.000        ; 0.154      ; 2.424      ;
; -1.282 ; PC_uns[2] ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.234      ;
; -1.281 ; B_out[1]  ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.036     ; 2.232      ;
; -1.280 ; PC_uns[4] ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.034     ; 2.233      ;
; -1.276 ; PC_uns[1] ; PC_uns[1]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.228      ;
; -1.273 ; PC_uns[0] ; PC_uns[1]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.225      ;
; -1.272 ; PC_uns[3] ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.224      ;
; -1.271 ; B_out[0]  ; B_out[1]           ; clock        ; clock       ; 1.000        ; -0.230     ; 2.028      ;
; -1.264 ; A_out[0]  ; B_out[2]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.216      ;
; -1.261 ; PC_uns[1] ; PC_uns[6]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.213      ;
; -1.260 ; PC_uns[1] ; MAR_out[4]         ; clock        ; clock       ; 1.000        ; 0.155      ; 2.402      ;
; -1.258 ; A_out[1]  ; B_out[2]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.210      ;
; -1.258 ; B_out[3]  ; MAR_out[5]         ; clock        ; clock       ; 1.000        ; -0.041     ; 2.204      ;
; -1.255 ; PC_uns[1] ; B_out[7]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.207      ;
; -1.251 ; A_out[0]  ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.036     ; 2.202      ;
; -1.247 ; PC_uns[2] ; MAR_out[5]         ; clock        ; clock       ; 1.000        ; 0.155      ; 2.389      ;
; -1.246 ; B_out[1]  ; MAR_out[5]         ; clock        ; clock       ; 1.000        ; 0.154      ; 2.387      ;
; -1.245 ; A_out[1]  ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.036     ; 2.196      ;
; -1.243 ; B_out[3]  ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.231     ; 1.999      ;
; -1.241 ; A_out[2]  ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.193      ;
; -1.236 ; B_out[3]  ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.230     ; 1.993      ;
; -1.233 ; PC_uns[0] ; B_out[2]           ; clock        ; clock       ; 1.000        ; -0.034     ; 2.186      ;
; -1.232 ; PC_uns[2] ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.184      ;
; -1.231 ; B_out[1]  ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.036     ; 2.182      ;
; -1.231 ; B_out[0]  ; MAR_out[5]         ; clock        ; clock       ; 1.000        ; -0.041     ; 2.177      ;
; -1.229 ; PC_uns[1] ; B_out[3]           ; clock        ; clock       ; 1.000        ; 0.153      ; 2.369      ;
; -1.229 ; B_out[0]  ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.231     ; 1.985      ;
; -1.225 ; PC_uns[2] ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.034     ; 2.178      ;
; -1.224 ; PC_uns[1] ; MAR_out[3]         ; clock        ; clock       ; 1.000        ; 0.155      ; 2.366      ;
; -1.224 ; B_out[1]  ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.176      ;
; -1.223 ; PC_uns[4] ; PC_uns[7]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.175      ;
; -1.222 ; PC_uns[0] ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.174      ;
; -1.222 ; B_out[4]  ; MAR_out[5]         ; clock        ; clock       ; 1.000        ; 0.155      ; 2.364      ;
; -1.221 ; PC_uns[1] ; IR[4]~reg0         ; clock        ; clock       ; 1.000        ; 0.154      ; 2.362      ;
; -1.219 ; B_out[2]  ; B_out[5]           ; clock        ; clock       ; 1.000        ; -0.036     ; 2.170      ;
; -1.216 ; PC_uns[4] ; IR[5]~reg0         ; clock        ; clock       ; 1.000        ; 0.154      ; 2.357      ;
; -1.216 ; B_out[0]  ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.231     ; 1.972      ;
; -1.212 ; PC_uns[5] ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.034     ; 2.165      ;
; -1.212 ; B_out[1]  ; MAR_out[2]         ; clock        ; clock       ; 1.000        ; 0.154      ; 2.353      ;
; -1.207 ; B_out[4]  ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.159      ;
; -1.204 ; PC_uns[3] ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.156      ;
; -1.200 ; B_out[4]  ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.034     ; 2.153      ;
; -1.198 ; A_out[5]  ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.034     ; 2.151      ;
; -1.194 ; PC_uns[4] ; PC_uns[6]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.146      ;
; -1.192 ; B_out[5]  ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.034     ; 2.145      ;
; -1.188 ; PC_uns[4] ; B_out[7]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.140      ;
; -1.188 ; A_out[0]  ; B_out[1]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.140      ;
; -1.186 ; B_out[1]  ; IR[2]~reg0         ; clock        ; clock       ; 1.000        ; 0.153      ; 2.326      ;
; -1.185 ; B_out[0]  ; PC_uns[0]          ; clock        ; clock       ; 1.000        ; -0.231     ; 1.941      ;
; -1.185 ; PC_uns[2] ; B_out[2]           ; clock        ; clock       ; 1.000        ; -0.034     ; 2.138      ;
; -1.183 ; A_out[0]  ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.036     ; 2.134      ;
; -1.182 ; B_out[3]  ; PC_uns[4]          ; clock        ; clock       ; 1.000        ; -0.231     ; 1.938      ;
; -1.180 ; PC_uns[1] ; CCR_Result[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.154      ; 2.321      ;
; -1.179 ; B_out[3]  ; PC_uns[7]          ; clock        ; clock       ; 1.000        ; -0.231     ; 1.935      ;
; -1.177 ; A_out[1]  ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.036     ; 2.128      ;
; -1.176 ; B_out[1]  ; PC_uns[2]          ; clock        ; clock       ; 1.000        ; -0.036     ; 2.127      ;
; -1.173 ; A_out[2]  ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.125      ;
; -1.172 ; B_out[0]  ; B_out[6]           ; clock        ; clock       ; 1.000        ; -0.230     ; 1.929      ;
; -1.172 ; PC_uns[2] ; PC_uns[3]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.124      ;
; -1.172 ; B_out[3]  ; IR[5]~reg0         ; clock        ; clock       ; 1.000        ; -0.042     ; 2.117      ;
; -1.171 ; B_out[1]  ; PC_uns[3]          ; clock        ; clock       ; 1.000        ; -0.036     ; 2.122      ;
; -1.171 ; PC_uns[2] ; PC_uns[4]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.123      ;
; -1.170 ; B_out[1]  ; PC_uns[4]          ; clock        ; clock       ; 1.000        ; -0.036     ; 2.121      ;
; -1.169 ; PC_uns[3] ; MAR_out[5]         ; clock        ; clock       ; 1.000        ; 0.155      ; 2.311      ;
; -1.168 ; PC_uns[2] ; PC_uns[7]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.120      ;
; -1.167 ; B_out[1]  ; PC_uns[7]          ; clock        ; clock       ; 1.000        ; -0.036     ; 2.118      ;
; -1.162 ; PC_uns[1] ; B_out[1]           ; clock        ; clock       ; 1.000        ; -0.034     ; 2.115      ;
; -1.161 ; PC_uns[2] ; IR[5]~reg0         ; clock        ; clock       ; 1.000        ; 0.154      ; 2.302      ;
; -1.160 ; B_out[0]  ; MAR_out[2]         ; clock        ; clock       ; 1.000        ; -0.041     ; 2.106      ;
; -1.160 ; B_out[1]  ; IR[5]~reg0         ; clock        ; clock       ; 1.000        ; 0.153      ; 2.300      ;
; -1.159 ; PC_uns[0] ; B_out[1]           ; clock        ; clock       ; 1.000        ; -0.034     ; 2.112      ;
; -1.156 ; B_out[0]  ; PC_uns[3]          ; clock        ; clock       ; 1.000        ; -0.231     ; 1.912      ;
; -1.155 ; PC_uns[4] ; B_out[4]           ; clock        ; clock       ; 1.000        ; -0.035     ; 2.107      ;
; -1.155 ; PC_uns[5] ; PC_uns[7]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.107      ;
; -1.154 ; PC_uns[3] ; PC_uns[5]          ; clock        ; clock       ; 1.000        ; -0.035     ; 2.106      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                           ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.265 ; PC_uns[7] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.384      ;
; 0.307 ; PC_uns[5] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; PC_uns[1] ; PC_uns[1]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; PC_uns[6] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; PC_uns[3] ; PC_uns[3]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; PC_uns[2] ; PC_uns[2]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; PC_uns[4] ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.428      ;
; 0.316 ; PC_uns[0] ; PC_uns[0]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.435      ;
; 0.456 ; PC_uns[5] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; PC_uns[1] ; PC_uns[2]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; PC_uns[3] ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.576      ;
; 0.465 ; PC_uns[0] ; PC_uns[1]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; PC_uns[6] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; PC_uns[2] ; PC_uns[3]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; PC_uns[4] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; PC_uns[0] ; PC_uns[2]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; PC_uns[2] ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; PC_uns[4] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.589      ;
; 0.487 ; A_out[1]  ; MAR_out[1]         ; clock        ; clock       ; 0.000        ; 0.232      ; 0.803      ;
; 0.519 ; PC_uns[5] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.638      ;
; 0.519 ; PC_uns[1] ; PC_uns[3]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.638      ;
; 0.520 ; PC_uns[3] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.639      ;
; 0.522 ; PC_uns[1] ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.641      ;
; 0.523 ; PC_uns[3] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.642      ;
; 0.531 ; PC_uns[0] ; PC_uns[3]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.650      ;
; 0.532 ; PC_uns[2] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.651      ;
; 0.533 ; PC_uns[4] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.652      ;
; 0.534 ; PC_uns[0] ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.653      ;
; 0.535 ; PC_uns[2] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.654      ;
; 0.536 ; B_out[7]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.232      ; 0.852      ;
; 0.539 ; B_out[7]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.232      ; 0.855      ;
; 0.583 ; B_out[1]  ; MAR_out[1]         ; clock        ; clock       ; 0.000        ; 0.232      ; 0.899      ;
; 0.585 ; PC_uns[1] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.704      ;
; 0.586 ; PC_uns[3] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.705      ;
; 0.588 ; PC_uns[1] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.707      ;
; 0.597 ; PC_uns[0] ; PC_uns[5]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.716      ;
; 0.598 ; PC_uns[2] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.717      ;
; 0.600 ; PC_uns[0] ; PC_uns[6]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.719      ;
; 0.636 ; A_out[4]  ; A_out[4]           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.755      ;
; 0.649 ; B_out[7]  ; A_out[7]           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.769      ;
; 0.651 ; PC_uns[1] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.770      ;
; 0.661 ; A_out[3]  ; A_out[3]           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.780      ;
; 0.663 ; PC_uns[0] ; PC_uns[7]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.782      ;
; 0.675 ; B_out[6]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.231      ; 0.990      ;
; 0.678 ; B_out[6]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.231      ; 0.993      ;
; 0.688 ; B_out[6]  ; A_out[6]           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.807      ;
; 0.689 ; B_out[2]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.231      ; 1.004      ;
; 0.704 ; PC_uns[0] ; MAR_out[0]         ; clock        ; clock       ; 0.000        ; 0.233      ; 1.021      ;
; 0.705 ; PC_uns[1] ; MAR_out[1]         ; clock        ; clock       ; 0.000        ; 0.233      ; 1.022      ;
; 0.717 ; A_out[0]  ; MAR_out[0]         ; clock        ; clock       ; 0.000        ; 0.232      ; 1.033      ;
; 0.719 ; B_out[6]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.231      ; 1.034      ;
; 0.725 ; B_out[7]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.232      ; 1.041      ;
; 0.736 ; B_out[1]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.231      ; 1.051      ;
; 0.748 ; B_out[0]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.876      ;
; 0.751 ; B_out[5]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.232      ; 1.067      ;
; 0.753 ; A_out[4]  ; IR[4]~reg0         ; clock        ; clock       ; 0.000        ; 0.232      ; 1.069      ;
; 0.754 ; A_out[3]  ; IR[3]~reg0         ; clock        ; clock       ; 0.000        ; 0.232      ; 1.070      ;
; 0.754 ; B_out[5]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.232      ; 1.070      ;
; 0.775 ; A_out[7]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.231      ; 1.090      ;
; 0.784 ; B_out[1]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.231      ; 1.099      ;
; 0.787 ; B_out[1]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.231      ; 1.102      ;
; 0.788 ; B_out[6]  ; A_out[7]           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.907      ;
; 0.791 ; A_out[4]  ; MAR_out[4]         ; clock        ; clock       ; 0.000        ; 0.233      ; 1.108      ;
; 0.795 ; B_out[5]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.232      ; 1.111      ;
; 0.797 ; B_out[7]  ; IR[7]~reg0         ; clock        ; clock       ; 0.000        ; 0.232      ; 1.113      ;
; 0.799 ; A_out[4]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.232      ; 1.115      ;
; 0.801 ; B_out[0]  ; MAR_out[0]         ; clock        ; clock       ; 0.000        ; 0.045      ; 0.930      ;
; 0.802 ; A_out[4]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.232      ; 1.118      ;
; 0.806 ; A_out[1]  ; IR[1]~reg0         ; clock        ; clock       ; 0.000        ; 0.238      ; 1.128      ;
; 0.812 ; A_out[3]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.232      ; 1.128      ;
; 0.815 ; B_out[6]  ; IR[6]~reg0         ; clock        ; clock       ; 0.000        ; 0.238      ; 1.137      ;
; 0.817 ; B_out[3]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 0.945      ;
; 0.827 ; B_out[2]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.231      ; 1.142      ;
; 0.828 ; B_out[1]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.231      ; 1.143      ;
; 0.829 ; B_out[6]  ; MAR_out[6]         ; clock        ; clock       ; 0.000        ; 0.224      ; 1.137      ;
; 0.829 ; B_out[7]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.232      ; 1.145      ;
; 0.830 ; B_out[2]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.231      ; 1.145      ;
; 0.843 ; A_out[4]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.232      ; 1.159      ;
; 0.845 ; B_out[7]  ; MAR_out[7]         ; clock        ; clock       ; 0.000        ; 0.233      ; 1.162      ;
; 0.847 ; PC_uns[7] ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.232      ; 1.163      ;
; 0.848 ; A_out[1]  ; A_out[1]           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.967      ;
; 0.854 ; A_out[3]  ; MAR_out[3]         ; clock        ; clock       ; 0.000        ; 0.233      ; 1.171      ;
; 0.860 ; B_out[5]  ; A_out[6]           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.980      ;
; 0.861 ; A_out[4]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.232      ; 1.177      ;
; 0.864 ; B_out[5]  ; A_out[7]           ; clock        ; clock       ; 0.000        ; 0.036      ; 0.984      ;
; 0.871 ; B_out[2]  ; CCR_Result[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.231      ; 1.186      ;
; 0.874 ; A_out[4]  ; PC_uns[4]          ; clock        ; clock       ; 0.000        ; 0.035      ; 0.993      ;
; 0.874 ; A_out[3]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.232      ; 1.190      ;
; 0.877 ; PC_uns[3] ; A_out[3]           ; clock        ; clock       ; 0.000        ; 0.035      ; 0.996      ;
; 0.877 ; A_out[3]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.232      ; 1.193      ;
; 0.879 ; A_out[3]  ; B_out[3]           ; clock        ; clock       ; 0.000        ; 0.231      ; 1.194      ;
; 0.879 ; B_out[3]  ; CCR_Result[3]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 1.007      ;
; 0.882 ; B_out[3]  ; CCR_Result[1]~reg0 ; clock        ; clock       ; 0.000        ; 0.044      ; 1.010      ;
; 0.885 ; A_out[6]  ; A_out[6]           ; clock        ; clock       ; 0.000        ; 0.035      ; 1.004      ;
; 0.892 ; PC_uns[0] ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.232      ; 1.208      ;
; 0.893 ; B_out[1]  ; A_out[6]           ; clock        ; clock       ; 0.000        ; 0.035      ; 1.012      ;
; 0.897 ; B_out[1]  ; A_out[7]           ; clock        ; clock       ; 0.000        ; 0.035      ; 1.016      ;
; 0.902 ; B_out[1]  ; IR[1]~reg0         ; clock        ; clock       ; 0.000        ; 0.238      ; 1.224      ;
; 0.905 ; A_out[0]  ; CCR_Result[2]~reg0 ; clock        ; clock       ; 0.000        ; 0.231      ; 1.220      ;
; 0.906 ; B_out[2]  ; A_out[2]           ; clock        ; clock       ; 0.000        ; 0.034      ; 1.024      ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_out[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_out[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR_Result[0]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR_Result[1]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR_Result[2]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR_Result[3]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR_out[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC_uns[7]          ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[0]~reg0         ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[1]~reg0         ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[6]~reg0         ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[2]~reg0         ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[3]~reg0         ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[4]~reg0         ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[5]~reg0         ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[7]~reg0         ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[0]         ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[1]         ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[2]         ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[3]         ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[4]         ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[5]         ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[7]         ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[0]           ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[3]           ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR_Result[0]~reg0 ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR_Result[1]~reg0 ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR_Result[2]~reg0 ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR_Result[3]~reg0 ;
; -0.074 ; 0.110        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR_out[6]         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[0]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[1]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[2]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[3]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[4]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[5]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[4]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[5]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[7]           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[0]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[1]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[2]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[3]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[4]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[5]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[6]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC_uns[7]          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[6]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_out[7]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[1]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[2]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_out[6]           ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[0]~reg0|clk     ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[1]~reg0|clk     ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[6]~reg0|clk     ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[2]~reg0|clk     ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[3]~reg0|clk     ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[4]~reg0|clk     ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[5]~reg0|clk     ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR[7]~reg0|clk     ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR_out[0]|clk     ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR_out[1]|clk     ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR_out[2]|clk     ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ALU_Sel[*]      ; clock      ; 2.541 ; 3.008 ; Rise       ; clock           ;
;  ALU_Sel[0]     ; clock      ; 2.530 ; 2.977 ; Rise       ; clock           ;
;  ALU_Sel[1]     ; clock      ; 2.541 ; 3.008 ; Rise       ; clock           ;
;  ALU_Sel[2]     ; clock      ; 2.335 ; 2.783 ; Rise       ; clock           ;
; A_Load          ; clock      ; 1.172 ; 1.762 ; Rise       ; clock           ;
; B_Load          ; clock      ; 1.090 ; 1.648 ; Rise       ; clock           ;
; Bus1_SEL[*]     ; clock      ; 3.182 ; 3.839 ; Rise       ; clock           ;
;  Bus1_SEL[0]    ; clock      ; 2.912 ; 3.420 ; Rise       ; clock           ;
;  Bus1_SEL[1]    ; clock      ; 3.182 ; 3.839 ; Rise       ; clock           ;
; Bus2_SEL[*]     ; clock      ; 3.510 ; 3.915 ; Rise       ; clock           ;
;  Bus2_SEL[0]    ; clock      ; 3.510 ; 3.915 ; Rise       ; clock           ;
;  Bus2_SEL[1]    ; clock      ; 3.407 ; 3.820 ; Rise       ; clock           ;
; CCR_Load        ; clock      ; 0.901 ; 1.462 ; Rise       ; clock           ;
; IR_Load         ; clock      ; 0.917 ; 1.475 ; Rise       ; clock           ;
; MAR_Load        ; clock      ; 0.897 ; 1.465 ; Rise       ; clock           ;
; PC_INC          ; clock      ; 1.408 ; 2.003 ; Rise       ; clock           ;
; PC_Load         ; clock      ; 1.297 ; 1.877 ; Rise       ; clock           ;
; from_memory[*]  ; clock      ; 1.771 ; 2.423 ; Rise       ; clock           ;
;  from_memory[0] ; clock      ; 1.565 ; 2.211 ; Rise       ; clock           ;
;  from_memory[1] ; clock      ; 1.571 ; 2.236 ; Rise       ; clock           ;
;  from_memory[2] ; clock      ; 1.544 ; 2.202 ; Rise       ; clock           ;
;  from_memory[3] ; clock      ; 1.491 ; 2.148 ; Rise       ; clock           ;
;  from_memory[4] ; clock      ; 1.626 ; 2.276 ; Rise       ; clock           ;
;  from_memory[5] ; clock      ; 1.323 ; 1.980 ; Rise       ; clock           ;
;  from_memory[6] ; clock      ; 1.611 ; 2.270 ; Rise       ; clock           ;
;  from_memory[7] ; clock      ; 1.771 ; 2.423 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ALU_Sel[*]      ; clock      ; -0.575 ; -1.149 ; Rise       ; clock           ;
;  ALU_Sel[0]     ; clock      ; -0.584 ; -1.183 ; Rise       ; clock           ;
;  ALU_Sel[1]     ; clock      ; -0.631 ; -1.219 ; Rise       ; clock           ;
;  ALU_Sel[2]     ; clock      ; -0.575 ; -1.149 ; Rise       ; clock           ;
; A_Load          ; clock      ; -0.991 ; -1.559 ; Rise       ; clock           ;
; B_Load          ; clock      ; -0.748 ; -1.294 ; Rise       ; clock           ;
; Bus1_SEL[*]     ; clock      ; -0.973 ; -1.594 ; Rise       ; clock           ;
;  Bus1_SEL[0]    ; clock      ; -0.973 ; -1.599 ; Rise       ; clock           ;
;  Bus1_SEL[1]    ; clock      ; -1.059 ; -1.594 ; Rise       ; clock           ;
; Bus2_SEL[*]     ; clock      ; -0.575 ; -1.169 ; Rise       ; clock           ;
;  Bus2_SEL[0]    ; clock      ; -0.575 ; -1.169 ; Rise       ; clock           ;
;  Bus2_SEL[1]    ; clock      ; -0.709 ; -1.314 ; Rise       ; clock           ;
; CCR_Load        ; clock      ; -0.738 ; -1.293 ; Rise       ; clock           ;
; IR_Load         ; clock      ; -0.642 ; -1.186 ; Rise       ; clock           ;
; MAR_Load        ; clock      ; -0.710 ; -1.268 ; Rise       ; clock           ;
; PC_INC          ; clock      ; -1.243 ; -1.829 ; Rise       ; clock           ;
; PC_Load         ; clock      ; -0.844 ; -1.433 ; Rise       ; clock           ;
; from_memory[*]  ; clock      ; -0.689 ; -1.291 ; Rise       ; clock           ;
;  from_memory[0] ; clock      ; -0.689 ; -1.291 ; Rise       ; clock           ;
;  from_memory[1] ; clock      ; -0.695 ; -1.317 ; Rise       ; clock           ;
;  from_memory[2] ; clock      ; -0.898 ; -1.516 ; Rise       ; clock           ;
;  from_memory[3] ; clock      ; -0.928 ; -1.549 ; Rise       ; clock           ;
;  from_memory[4] ; clock      ; -1.036 ; -1.646 ; Rise       ; clock           ;
;  from_memory[5] ; clock      ; -0.783 ; -1.384 ; Rise       ; clock           ;
;  from_memory[6] ; clock      ; -0.950 ; -1.575 ; Rise       ; clock           ;
;  from_memory[7] ; clock      ; -1.127 ; -1.741 ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; clock      ; 4.433 ; 4.604 ; Rise       ; clock           ;
;  CCR_Result[0] ; clock      ; 3.641 ; 3.677 ; Rise       ; clock           ;
;  CCR_Result[1] ; clock      ; 3.665 ; 3.711 ; Rise       ; clock           ;
;  CCR_Result[2] ; clock      ; 3.624 ; 3.664 ; Rise       ; clock           ;
;  CCR_Result[3] ; clock      ; 4.433 ; 4.604 ; Rise       ; clock           ;
; IR[*]          ; clock      ; 3.707 ; 3.766 ; Rise       ; clock           ;
;  IR[0]         ; clock      ; 3.509 ; 3.541 ; Rise       ; clock           ;
;  IR[1]         ; clock      ; 3.517 ; 3.553 ; Rise       ; clock           ;
;  IR[2]         ; clock      ; 3.484 ; 3.550 ; Rise       ; clock           ;
;  IR[3]         ; clock      ; 3.677 ; 3.721 ; Rise       ; clock           ;
;  IR[4]         ; clock      ; 3.510 ; 3.577 ; Rise       ; clock           ;
;  IR[5]         ; clock      ; 3.707 ; 3.766 ; Rise       ; clock           ;
;  IR[6]         ; clock      ; 3.535 ; 3.571 ; Rise       ; clock           ;
;  IR[7]         ; clock      ; 3.585 ; 3.662 ; Rise       ; clock           ;
; address[*]     ; clock      ; 4.404 ; 4.584 ; Rise       ; clock           ;
;  address[0]    ; clock      ; 3.572 ; 3.646 ; Rise       ; clock           ;
;  address[1]    ; clock      ; 4.404 ; 4.584 ; Rise       ; clock           ;
;  address[2]    ; clock      ; 3.629 ; 3.672 ; Rise       ; clock           ;
;  address[3]    ; clock      ; 3.626 ; 3.677 ; Rise       ; clock           ;
;  address[4]    ; clock      ; 3.638 ; 3.687 ; Rise       ; clock           ;
;  address[5]    ; clock      ; 3.749 ; 3.801 ; Rise       ; clock           ;
;  address[6]    ; clock      ; 3.489 ; 3.531 ; Rise       ; clock           ;
;  address[7]    ; clock      ; 3.620 ; 3.662 ; Rise       ; clock           ;
; to_memory[*]   ; clock      ; 4.812 ; 5.006 ; Rise       ; clock           ;
;  to_memory[0]  ; clock      ; 3.926 ; 3.976 ; Rise       ; clock           ;
;  to_memory[1]  ; clock      ; 3.957 ; 4.031 ; Rise       ; clock           ;
;  to_memory[2]  ; clock      ; 3.800 ; 3.865 ; Rise       ; clock           ;
;  to_memory[3]  ; clock      ; 4.812 ; 5.006 ; Rise       ; clock           ;
;  to_memory[4]  ; clock      ; 3.966 ; 4.067 ; Rise       ; clock           ;
;  to_memory[5]  ; clock      ; 3.739 ; 3.840 ; Rise       ; clock           ;
;  to_memory[6]  ; clock      ; 3.832 ; 3.940 ; Rise       ; clock           ;
;  to_memory[7]  ; clock      ; 3.922 ; 4.017 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; clock      ; 3.549 ; 3.587 ; Rise       ; clock           ;
;  CCR_Result[0] ; clock      ; 3.567 ; 3.600 ; Rise       ; clock           ;
;  CCR_Result[1] ; clock      ; 3.590 ; 3.634 ; Rise       ; clock           ;
;  CCR_Result[2] ; clock      ; 3.549 ; 3.587 ; Rise       ; clock           ;
;  CCR_Result[3] ; clock      ; 4.357 ; 4.524 ; Rise       ; clock           ;
; IR[*]          ; clock      ; 3.408 ; 3.469 ; Rise       ; clock           ;
;  IR[0]         ; clock      ; 3.439 ; 3.469 ; Rise       ; clock           ;
;  IR[1]         ; clock      ; 3.446 ; 3.481 ; Rise       ; clock           ;
;  IR[2]         ; clock      ; 3.408 ; 3.471 ; Rise       ; clock           ;
;  IR[3]         ; clock      ; 3.601 ; 3.642 ; Rise       ; clock           ;
;  IR[4]         ; clock      ; 3.434 ; 3.498 ; Rise       ; clock           ;
;  IR[5]         ; clock      ; 3.628 ; 3.684 ; Rise       ; clock           ;
;  IR[6]         ; clock      ; 3.464 ; 3.498 ; Rise       ; clock           ;
;  IR[7]         ; clock      ; 3.504 ; 3.578 ; Rise       ; clock           ;
; address[*]     ; clock      ; 3.418 ; 3.458 ; Rise       ; clock           ;
;  address[0]    ; clock      ; 3.492 ; 3.563 ; Rise       ; clock           ;
;  address[1]    ; clock      ; 4.330 ; 4.508 ; Rise       ; clock           ;
;  address[2]    ; clock      ; 3.553 ; 3.594 ; Rise       ; clock           ;
;  address[3]    ; clock      ; 3.550 ; 3.599 ; Rise       ; clock           ;
;  address[4]    ; clock      ; 3.563 ; 3.610 ; Rise       ; clock           ;
;  address[5]    ; clock      ; 3.668 ; 3.718 ; Rise       ; clock           ;
;  address[6]    ; clock      ; 3.418 ; 3.458 ; Rise       ; clock           ;
;  address[7]    ; clock      ; 3.546 ; 3.586 ; Rise       ; clock           ;
; to_memory[*]   ; clock      ; 3.426 ; 3.479 ; Rise       ; clock           ;
;  to_memory[0]  ; clock      ; 3.729 ; 3.813 ; Rise       ; clock           ;
;  to_memory[1]  ; clock      ; 3.651 ; 3.723 ; Rise       ; clock           ;
;  to_memory[2]  ; clock      ; 3.596 ; 3.655 ; Rise       ; clock           ;
;  to_memory[3]  ; clock      ; 4.389 ; 4.593 ; Rise       ; clock           ;
;  to_memory[4]  ; clock      ; 3.426 ; 3.479 ; Rise       ; clock           ;
;  to_memory[5]  ; clock      ; 3.633 ; 3.731 ; Rise       ; clock           ;
;  to_memory[6]  ; clock      ; 3.544 ; 3.604 ; Rise       ; clock           ;
;  to_memory[7]  ; clock      ; 3.736 ; 3.825 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Bus1_SEL[0] ; to_memory[0] ; 4.150 ; 4.376 ; 4.946 ; 4.780 ;
; Bus1_SEL[0] ; to_memory[1] ; 4.251 ; 4.464 ; 5.040 ; 4.861 ;
; Bus1_SEL[0] ; to_memory[2] ; 4.095 ; 4.294 ; 4.885 ; 4.689 ;
; Bus1_SEL[0] ; to_memory[3] ; 4.956 ; 5.402 ; 5.828 ; 5.721 ;
; Bus1_SEL[0] ; to_memory[4] ; 3.996 ; 4.465 ; 5.019 ; 4.611 ;
; Bus1_SEL[0] ; to_memory[5] ; 4.075 ; 4.309 ; 4.857 ; 4.709 ;
; Bus1_SEL[0] ; to_memory[6] ; 4.055 ; 4.363 ; 4.910 ; 4.700 ;
; Bus1_SEL[0] ; to_memory[7] ; 4.116 ; 4.147 ; 4.706 ; 4.754 ;
; Bus1_SEL[1] ; to_memory[0] ; 4.702 ; 4.724 ; 5.322 ; 5.376 ;
; Bus1_SEL[1] ; to_memory[1] ; 4.432 ; 4.442 ; 5.010 ; 5.052 ;
; Bus1_SEL[1] ; to_memory[2] ; 4.277 ; 4.272 ; 4.855 ; 4.882 ;
; Bus1_SEL[1] ; to_memory[3] ; 5.583 ; 5.749 ; 6.201 ; 6.399 ;
; Bus1_SEL[1] ; to_memory[4] ; 4.781 ; 4.849 ; 5.438 ; 5.454 ;
; Bus1_SEL[1] ; to_memory[5] ; 4.617 ; 4.651 ; 5.227 ; 5.293 ;
; Bus1_SEL[1] ; to_memory[6] ; 4.307 ; 4.343 ; 4.884 ; 4.952 ;
; Bus1_SEL[1] ; to_memory[7] ; 4.662 ; 4.691 ; 5.295 ; 5.340 ;
+-------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Bus1_SEL[0] ; to_memory[0] ; 4.053 ; 4.234 ; 4.790 ; 4.672 ;
; Bus1_SEL[0] ; to_memory[1] ; 4.151 ; 4.320 ; 4.881 ; 4.752 ;
; Bus1_SEL[0] ; to_memory[2] ; 4.002 ; 4.157 ; 4.733 ; 4.585 ;
; Bus1_SEL[0] ; to_memory[3] ; 4.860 ; 5.257 ; 5.670 ; 5.614 ;
; Bus1_SEL[0] ; to_memory[4] ; 3.906 ; 4.337 ; 4.881 ; 4.511 ;
; Bus1_SEL[0] ; to_memory[5] ; 3.976 ; 4.164 ; 4.699 ; 4.599 ;
; Bus1_SEL[0] ; to_memory[6] ; 3.957 ; 4.216 ; 4.750 ; 4.590 ;
; Bus1_SEL[0] ; to_memory[7] ; 4.021 ; 4.050 ; 4.601 ; 4.646 ;
; Bus1_SEL[1] ; to_memory[0] ; 4.582 ; 4.466 ; 5.065 ; 5.247 ;
; Bus1_SEL[1] ; to_memory[1] ; 4.324 ; 4.203 ; 4.772 ; 4.936 ;
; Bus1_SEL[1] ; to_memory[2] ; 4.176 ; 4.038 ; 4.623 ; 4.773 ;
; Bus1_SEL[1] ; to_memory[3] ; 5.461 ; 5.402 ; 5.881 ; 6.266 ;
; Bus1_SEL[1] ; to_memory[4] ; 4.660 ; 4.297 ; 4.921 ; 5.322 ;
; Bus1_SEL[1] ; to_memory[5] ; 4.495 ; 4.402 ; 4.982 ; 5.161 ;
; Bus1_SEL[1] ; to_memory[6] ; 4.197 ; 4.105 ; 4.649 ; 4.833 ;
; Bus1_SEL[1] ; to_memory[7] ; 4.543 ; 4.327 ; 4.924 ; 5.210 ;
+-------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.450   ; 0.265 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -3.450   ; 0.265 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -123.826 ; 0.0   ; 0.0      ; 0.0     ; -50.059             ;
;  clock           ; -123.826 ; 0.000 ; N/A      ; N/A     ; -50.059             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ALU_Sel[*]      ; clock      ; 4.475 ; 4.897 ; Rise       ; clock           ;
;  ALU_Sel[0]     ; clock      ; 4.460 ; 4.866 ; Rise       ; clock           ;
;  ALU_Sel[1]     ; clock      ; 4.475 ; 4.897 ; Rise       ; clock           ;
;  ALU_Sel[2]     ; clock      ; 4.113 ; 4.529 ; Rise       ; clock           ;
; A_Load          ; clock      ; 2.171 ; 2.555 ; Rise       ; clock           ;
; B_Load          ; clock      ; 1.979 ; 2.351 ; Rise       ; clock           ;
; Bus1_SEL[*]     ; clock      ; 5.816 ; 6.288 ; Rise       ; clock           ;
;  Bus1_SEL[0]    ; clock      ; 5.235 ; 5.607 ; Rise       ; clock           ;
;  Bus1_SEL[1]    ; clock      ; 5.816 ; 6.288 ; Rise       ; clock           ;
; Bus2_SEL[*]     ; clock      ; 6.184 ; 6.593 ; Rise       ; clock           ;
;  Bus2_SEL[0]    ; clock      ; 6.184 ; 6.593 ; Rise       ; clock           ;
;  Bus2_SEL[1]    ; clock      ; 5.955 ; 6.379 ; Rise       ; clock           ;
; CCR_Load        ; clock      ; 1.642 ; 2.036 ; Rise       ; clock           ;
; IR_Load         ; clock      ; 1.660 ; 2.028 ; Rise       ; clock           ;
; MAR_Load        ; clock      ; 1.650 ; 2.033 ; Rise       ; clock           ;
; PC_INC          ; clock      ; 2.560 ; 2.956 ; Rise       ; clock           ;
; PC_Load         ; clock      ; 2.384 ; 2.758 ; Rise       ; clock           ;
; from_memory[*]  ; clock      ; 3.243 ; 3.692 ; Rise       ; clock           ;
;  from_memory[0] ; clock      ; 2.906 ; 3.379 ; Rise       ; clock           ;
;  from_memory[1] ; clock      ; 2.900 ; 3.384 ; Rise       ; clock           ;
;  from_memory[2] ; clock      ; 2.852 ; 3.343 ; Rise       ; clock           ;
;  from_memory[3] ; clock      ; 2.743 ; 3.231 ; Rise       ; clock           ;
;  from_memory[4] ; clock      ; 3.015 ; 3.475 ; Rise       ; clock           ;
;  from_memory[5] ; clock      ; 2.448 ; 2.908 ; Rise       ; clock           ;
;  from_memory[6] ; clock      ; 3.025 ; 3.487 ; Rise       ; clock           ;
;  from_memory[7] ; clock      ; 3.243 ; 3.692 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ALU_Sel[*]      ; clock      ; -0.575 ; -1.149 ; Rise       ; clock           ;
;  ALU_Sel[0]     ; clock      ; -0.584 ; -1.183 ; Rise       ; clock           ;
;  ALU_Sel[1]     ; clock      ; -0.631 ; -1.219 ; Rise       ; clock           ;
;  ALU_Sel[2]     ; clock      ; -0.575 ; -1.149 ; Rise       ; clock           ;
; A_Load          ; clock      ; -0.991 ; -1.559 ; Rise       ; clock           ;
; B_Load          ; clock      ; -0.748 ; -1.294 ; Rise       ; clock           ;
; Bus1_SEL[*]     ; clock      ; -0.973 ; -1.594 ; Rise       ; clock           ;
;  Bus1_SEL[0]    ; clock      ; -0.973 ; -1.599 ; Rise       ; clock           ;
;  Bus1_SEL[1]    ; clock      ; -1.059 ; -1.594 ; Rise       ; clock           ;
; Bus2_SEL[*]     ; clock      ; -0.575 ; -1.169 ; Rise       ; clock           ;
;  Bus2_SEL[0]    ; clock      ; -0.575 ; -1.169 ; Rise       ; clock           ;
;  Bus2_SEL[1]    ; clock      ; -0.709 ; -1.314 ; Rise       ; clock           ;
; CCR_Load        ; clock      ; -0.738 ; -1.293 ; Rise       ; clock           ;
; IR_Load         ; clock      ; -0.642 ; -1.186 ; Rise       ; clock           ;
; MAR_Load        ; clock      ; -0.710 ; -1.268 ; Rise       ; clock           ;
; PC_INC          ; clock      ; -1.243 ; -1.829 ; Rise       ; clock           ;
; PC_Load         ; clock      ; -0.844 ; -1.433 ; Rise       ; clock           ;
; from_memory[*]  ; clock      ; -0.689 ; -1.291 ; Rise       ; clock           ;
;  from_memory[0] ; clock      ; -0.689 ; -1.291 ; Rise       ; clock           ;
;  from_memory[1] ; clock      ; -0.695 ; -1.317 ; Rise       ; clock           ;
;  from_memory[2] ; clock      ; -0.898 ; -1.516 ; Rise       ; clock           ;
;  from_memory[3] ; clock      ; -0.928 ; -1.549 ; Rise       ; clock           ;
;  from_memory[4] ; clock      ; -1.036 ; -1.646 ; Rise       ; clock           ;
;  from_memory[5] ; clock      ; -0.783 ; -1.384 ; Rise       ; clock           ;
;  from_memory[6] ; clock      ; -0.950 ; -1.575 ; Rise       ; clock           ;
;  from_memory[7] ; clock      ; -1.127 ; -1.741 ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; clock      ; 7.193 ; 7.319 ; Rise       ; clock           ;
;  CCR_Result[0] ; clock      ; 6.021 ; 6.035 ; Rise       ; clock           ;
;  CCR_Result[1] ; clock      ; 6.070 ; 6.091 ; Rise       ; clock           ;
;  CCR_Result[2] ; clock      ; 6.038 ; 6.048 ; Rise       ; clock           ;
;  CCR_Result[3] ; clock      ; 7.193 ; 7.319 ; Rise       ; clock           ;
; IR[*]          ; clock      ; 6.207 ; 6.207 ; Rise       ; clock           ;
;  IR[0]         ; clock      ; 5.821 ; 5.844 ; Rise       ; clock           ;
;  IR[1]         ; clock      ; 5.819 ; 5.849 ; Rise       ; clock           ;
;  IR[2]         ; clock      ; 5.884 ; 5.886 ; Rise       ; clock           ;
;  IR[3]         ; clock      ; 6.070 ; 6.120 ; Rise       ; clock           ;
;  IR[4]         ; clock      ; 5.903 ; 5.907 ; Rise       ; clock           ;
;  IR[5]         ; clock      ; 6.207 ; 6.207 ; Rise       ; clock           ;
;  IR[6]         ; clock      ; 5.844 ; 5.898 ; Rise       ; clock           ;
;  IR[7]         ; clock      ; 6.073 ; 6.074 ; Rise       ; clock           ;
; address[*]     ; clock      ; 7.169 ; 7.311 ; Rise       ; clock           ;
;  address[0]    ; clock      ; 6.073 ; 6.045 ; Rise       ; clock           ;
;  address[1]    ; clock      ; 7.169 ; 7.311 ; Rise       ; clock           ;
;  address[2]    ; clock      ; 6.018 ; 6.067 ; Rise       ; clock           ;
;  address[3]    ; clock      ; 6.050 ; 6.078 ; Rise       ; clock           ;
;  address[4]    ; clock      ; 6.051 ; 6.077 ; Rise       ; clock           ;
;  address[5]    ; clock      ; 6.230 ; 6.261 ; Rise       ; clock           ;
;  address[6]    ; clock      ; 5.786 ; 5.840 ; Rise       ; clock           ;
;  address[7]    ; clock      ; 5.993 ; 6.014 ; Rise       ; clock           ;
; to_memory[*]   ; clock      ; 7.956 ; 8.071 ; Rise       ; clock           ;
;  to_memory[0]  ; clock      ; 6.615 ; 6.610 ; Rise       ; clock           ;
;  to_memory[1]  ; clock      ; 6.671 ; 6.670 ; Rise       ; clock           ;
;  to_memory[2]  ; clock      ; 6.408 ; 6.417 ; Rise       ; clock           ;
;  to_memory[3]  ; clock      ; 7.956 ; 8.071 ; Rise       ; clock           ;
;  to_memory[4]  ; clock      ; 6.726 ; 6.789 ; Rise       ; clock           ;
;  to_memory[5]  ; clock      ; 6.354 ; 6.365 ; Rise       ; clock           ;
;  to_memory[6]  ; clock      ; 6.554 ; 6.551 ; Rise       ; clock           ;
;  to_memory[7]  ; clock      ; 6.655 ; 6.683 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; clock      ; 3.549 ; 3.587 ; Rise       ; clock           ;
;  CCR_Result[0] ; clock      ; 3.567 ; 3.600 ; Rise       ; clock           ;
;  CCR_Result[1] ; clock      ; 3.590 ; 3.634 ; Rise       ; clock           ;
;  CCR_Result[2] ; clock      ; 3.549 ; 3.587 ; Rise       ; clock           ;
;  CCR_Result[3] ; clock      ; 4.357 ; 4.524 ; Rise       ; clock           ;
; IR[*]          ; clock      ; 3.408 ; 3.469 ; Rise       ; clock           ;
;  IR[0]         ; clock      ; 3.439 ; 3.469 ; Rise       ; clock           ;
;  IR[1]         ; clock      ; 3.446 ; 3.481 ; Rise       ; clock           ;
;  IR[2]         ; clock      ; 3.408 ; 3.471 ; Rise       ; clock           ;
;  IR[3]         ; clock      ; 3.601 ; 3.642 ; Rise       ; clock           ;
;  IR[4]         ; clock      ; 3.434 ; 3.498 ; Rise       ; clock           ;
;  IR[5]         ; clock      ; 3.628 ; 3.684 ; Rise       ; clock           ;
;  IR[6]         ; clock      ; 3.464 ; 3.498 ; Rise       ; clock           ;
;  IR[7]         ; clock      ; 3.504 ; 3.578 ; Rise       ; clock           ;
; address[*]     ; clock      ; 3.418 ; 3.458 ; Rise       ; clock           ;
;  address[0]    ; clock      ; 3.492 ; 3.563 ; Rise       ; clock           ;
;  address[1]    ; clock      ; 4.330 ; 4.508 ; Rise       ; clock           ;
;  address[2]    ; clock      ; 3.553 ; 3.594 ; Rise       ; clock           ;
;  address[3]    ; clock      ; 3.550 ; 3.599 ; Rise       ; clock           ;
;  address[4]    ; clock      ; 3.563 ; 3.610 ; Rise       ; clock           ;
;  address[5]    ; clock      ; 3.668 ; 3.718 ; Rise       ; clock           ;
;  address[6]    ; clock      ; 3.418 ; 3.458 ; Rise       ; clock           ;
;  address[7]    ; clock      ; 3.546 ; 3.586 ; Rise       ; clock           ;
; to_memory[*]   ; clock      ; 3.426 ; 3.479 ; Rise       ; clock           ;
;  to_memory[0]  ; clock      ; 3.729 ; 3.813 ; Rise       ; clock           ;
;  to_memory[1]  ; clock      ; 3.651 ; 3.723 ; Rise       ; clock           ;
;  to_memory[2]  ; clock      ; 3.596 ; 3.655 ; Rise       ; clock           ;
;  to_memory[3]  ; clock      ; 4.389 ; 4.593 ; Rise       ; clock           ;
;  to_memory[4]  ; clock      ; 3.426 ; 3.479 ; Rise       ; clock           ;
;  to_memory[5]  ; clock      ; 3.633 ; 3.731 ; Rise       ; clock           ;
;  to_memory[6]  ; clock      ; 3.544 ; 3.604 ; Rise       ; clock           ;
;  to_memory[7]  ; clock      ; 3.736 ; 3.825 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Bus1_SEL[0] ; to_memory[0] ; 7.028 ; 7.364 ; 7.820 ; 7.452 ;
; Bus1_SEL[0] ; to_memory[1] ; 7.129 ; 7.453 ; 7.897 ; 7.522 ;
; Bus1_SEL[0] ; to_memory[2] ; 6.865 ; 7.192 ; 7.634 ; 7.259 ;
; Bus1_SEL[0] ; to_memory[3] ; 8.223 ; 8.823 ; 9.156 ; 8.748 ;
; Bus1_SEL[0] ; to_memory[4] ; 6.751 ; 7.532 ; 7.983 ; 7.179 ;
; Bus1_SEL[0] ; to_memory[5] ; 6.936 ; 7.239 ; 7.723 ; 7.337 ;
; Bus1_SEL[0] ; to_memory[6] ; 6.888 ; 7.324 ; 7.781 ; 7.284 ;
; Bus1_SEL[0] ; to_memory[7] ; 6.967 ; 6.953 ; 7.435 ; 7.428 ;
; Bus1_SEL[1] ; to_memory[0] ; 8.022 ; 7.985 ; 8.411 ; 8.427 ;
; Bus1_SEL[1] ; to_memory[1] ; 7.496 ; 7.448 ; 7.890 ; 7.895 ;
; Bus1_SEL[1] ; to_memory[2] ; 7.235 ; 7.188 ; 7.627 ; 7.633 ;
; Bus1_SEL[1] ; to_memory[3] ; 9.355 ; 9.438 ; 9.744 ; 9.880 ;
; Bus1_SEL[1] ; to_memory[4] ; 8.192 ; 8.224 ; 8.664 ; 8.610 ;
; Bus1_SEL[1] ; to_memory[5] ; 7.936 ; 7.870 ; 8.331 ; 8.318 ;
; Bus1_SEL[1] ; to_memory[6] ; 7.387 ; 7.324 ; 7.776 ; 7.766 ;
; Bus1_SEL[1] ; to_memory[7] ; 7.970 ; 7.945 ; 8.406 ; 8.412 ;
+-------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Bus1_SEL[0] ; to_memory[0] ; 4.053 ; 4.234 ; 4.790 ; 4.672 ;
; Bus1_SEL[0] ; to_memory[1] ; 4.151 ; 4.320 ; 4.881 ; 4.752 ;
; Bus1_SEL[0] ; to_memory[2] ; 4.002 ; 4.157 ; 4.733 ; 4.585 ;
; Bus1_SEL[0] ; to_memory[3] ; 4.860 ; 5.257 ; 5.670 ; 5.614 ;
; Bus1_SEL[0] ; to_memory[4] ; 3.906 ; 4.337 ; 4.881 ; 4.511 ;
; Bus1_SEL[0] ; to_memory[5] ; 3.976 ; 4.164 ; 4.699 ; 4.599 ;
; Bus1_SEL[0] ; to_memory[6] ; 3.957 ; 4.216 ; 4.750 ; 4.590 ;
; Bus1_SEL[0] ; to_memory[7] ; 4.021 ; 4.050 ; 4.601 ; 4.646 ;
; Bus1_SEL[1] ; to_memory[0] ; 4.582 ; 4.466 ; 5.065 ; 5.247 ;
; Bus1_SEL[1] ; to_memory[1] ; 4.324 ; 4.203 ; 4.772 ; 4.936 ;
; Bus1_SEL[1] ; to_memory[2] ; 4.176 ; 4.038 ; 4.623 ; 4.773 ;
; Bus1_SEL[1] ; to_memory[3] ; 5.461 ; 5.402 ; 5.881 ; 6.266 ;
; Bus1_SEL[1] ; to_memory[4] ; 4.660 ; 4.297 ; 4.921 ; 5.322 ;
; Bus1_SEL[1] ; to_memory[5] ; 4.495 ; 4.402 ; 4.982 ; 5.161 ;
; Bus1_SEL[1] ; to_memory[6] ; 4.197 ; 4.105 ; 4.649 ; 4.833 ;
; Bus1_SEL[1] ; to_memory[7] ; 4.543 ; 4.327 ; 4.924 ; 5.210 ;
+-------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; IR[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CCR_Result[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CCR_Result[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CCR_Result[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CCR_Result[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Bus1_SEL[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bus1_SEL[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bus2_SEL[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bus2_SEL[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALU_Sel[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALU_Sel[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALU_Sel[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR_Load                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CCR_Load                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MAR_Load                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_Load                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PC_Load                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PC_INC                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_Load                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IR[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; IR[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; IR[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; IR[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; IR[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; IR[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; IR[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; IR[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Result[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Result[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Result[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Result[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; address[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; to_memory[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IR[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; IR[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; IR[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; IR[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; IR[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; IR[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; IR[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; IR[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Result[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; CCR_Result[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; CCR_Result[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; CCR_Result[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; address[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; to_memory[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; to_memory[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; to_memory[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; to_memory[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; to_memory[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; to_memory[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1120     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1120     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 23    ; 23   ;
; Unconstrained Input Port Paths  ; 452   ; 452  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 60    ; 60   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Mar 30 14:07:13 2021
Info: Command: quartus_sta data_path -c data_path
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'data_path.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.450
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.450            -123.826 clock 
Info (332146): Worst-case hold slack is 0.514
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.514               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.997
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.997            -105.839 clock 
Info (332146): Worst-case hold slack is 0.472
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.472               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.485
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.485             -50.158 clock 
Info (332146): Worst-case hold slack is 0.265
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.265               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.059 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4648 megabytes
    Info: Processing ended: Tue Mar 30 14:07:16 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


