vendor_name = ModelSim
source_file = 1, C:/Users/lanza/Documents/pratica6/processadorPinagem.v
source_file = 1, C:/Users/lanza/Documents/pratica6/db/processadorPinagem.cbx.xml
source_file = 1, C:/Users/lanza/Documents/pratica6/processador.v
source_file = 1, C:/Users/lanza/Documents/pratica6/countpc.v
source_file = 1, C:/Users/lanza/Documents/pratica6/somador5bits.v
source_file = 1, C:/Users/lanza/Documents/pratica6/somador1bit.v
source_file = 1, C:/Users/lanza/Documents/pratica6/memoriainstrucoes.v
source_file = 1, C:/Users/lanza/Documents/pratica6/controleprincipal.v
source_file = 1, C:/Users/lanza/Documents/pratica6/multiplexador.v
source_file = 1, C:/Users/lanza/Documents/pratica6/deslocador.v
source_file = 1, C:/Users/lanza/Documents/pratica6/extensor.v
source_file = 1, C:/Users/lanza/Documents/pratica6/banco.v
source_file = 1, C:/Users/lanza/Documents/pratica6/multiplexador32.v
source_file = 1, C:/Users/lanza/Documents/pratica6/alucontrol.v
source_file = 1, C:/Users/lanza/Documents/pratica6/ula32bits.v
source_file = 1, C:/Users/lanza/Documents/pratica6/muxbinvert.v
source_file = 1, C:/Users/lanza/Documents/pratica6/ula.v
source_file = 1, C:/Users/lanza/Documents/pratica6/mux2.v
source_file = 1, C:/Users/lanza/Documents/pratica6/muxula.v
source_file = 1, C:/Users/lanza/Documents/pratica6/overflow.v
source_file = 1, C:/Users/lanza/Documents/pratica6/muxaddress.v
source_file = 1, C:/Users/lanza/Documents/pratica6/memoriadados.v
source_file = 1, C:/Users/lanza/Documents/pratica6/decod.v
source_file = 1, c:/users/lanza/desktop/cefet/aoc/laoc/quartus/libraries/megafunctions/altsyncram.tdf
source_file = 1, c:/users/lanza/desktop/cefet/aoc/laoc/quartus/libraries/megafunctions/stratix_ram_block.inc
source_file = 1, c:/users/lanza/desktop/cefet/aoc/laoc/quartus/libraries/megafunctions/lpm_mux.inc
source_file = 1, c:/users/lanza/desktop/cefet/aoc/laoc/quartus/libraries/megafunctions/lpm_decode.inc
source_file = 1, c:/users/lanza/desktop/cefet/aoc/laoc/quartus/libraries/megafunctions/aglobal130.inc
source_file = 1, c:/users/lanza/desktop/cefet/aoc/laoc/quartus/libraries/megafunctions/a_rdenreg.inc
source_file = 1, c:/users/lanza/desktop/cefet/aoc/laoc/quartus/libraries/megafunctions/altrom.inc
source_file = 1, c:/users/lanza/desktop/cefet/aoc/laoc/quartus/libraries/megafunctions/altram.inc
source_file = 1, c:/users/lanza/desktop/cefet/aoc/laoc/quartus/libraries/megafunctions/altdpram.inc
source_file = 1, c:/users/lanza/desktop/cefet/aoc/laoc/quartus/libraries/megafunctions/cbx.lst
source_file = 1, C:/Users/lanza/Documents/pratica6/db/altsyncram_2uj1.tdf
source_file = 1, C:/Users/lanza/Documents/pratica6/db/processadorpinagem.ram0_memoriadados_79ea699b.hdl.mif
source_file = 1, c:/users/lanza/desktop/cefet/aoc/laoc/quartus/libraries/megafunctions/lpm_divide.tdf
source_file = 1, c:/users/lanza/desktop/cefet/aoc/laoc/quartus/libraries/megafunctions/abs_divider.inc
source_file = 1, c:/users/lanza/desktop/cefet/aoc/laoc/quartus/libraries/megafunctions/sign_div_unsign.inc
source_file = 1, C:/Users/lanza/Documents/pratica6/db/lpm_divide_75m.tdf
source_file = 1, C:/Users/lanza/Documents/pratica6/db/sign_div_unsign_ekh.tdf
source_file = 1, C:/Users/lanza/Documents/pratica6/db/alt_u_div_uve.tdf
source_file = 1, C:/Users/lanza/Documents/pratica6/db/add_sub_lkc.tdf
source_file = 1, C:/Users/lanza/Documents/pratica6/db/add_sub_mkc.tdf
source_file = 1, C:/Users/lanza/Documents/pratica6/db/lpm_divide_35m.tdf
source_file = 1, C:/Users/lanza/Documents/pratica6/db/sign_div_unsign_akh.tdf
source_file = 1, C:/Users/lanza/Documents/pratica6/db/alt_u_div_mve.tdf
design_name = processadorPinagem
instance = comp, \Mod0|auto_generated|divider|divider|add_sub_7_result_int[5]~6 , Mod0|auto_generated|divider|divider|add_sub_7_result_int[5]~6, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_3_result_int[1]~0 , Mod1|auto_generated|divider|divider|add_sub_3_result_int[1]~0, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_3_result_int[3]~4 , Mod1|auto_generated|divider|divider|add_sub_3_result_int[3]~4, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_4_result_int[2]~2 , Mod1|auto_generated|divider|divider|add_sub_4_result_int[2]~2, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_4_result_int[3]~4 , Mod1|auto_generated|divider|divider|add_sub_4_result_int[3]~4, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_5_result_int[1]~0 , Mod1|auto_generated|divider|divider|add_sub_5_result_int[1]~0, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_6_result_int[1]~2 , Mod1|auto_generated|divider|divider|add_sub_6_result_int[1]~2, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_6_result_int[3]~6 , Mod1|auto_generated|divider|divider|add_sub_6_result_int[3]~6, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|add_sub_6_result_int[3]~2 , Mod4|auto_generated|divider|divider|add_sub_6_result_int[3]~2, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|add_sub_6_result_int[5]~6 , Mod4|auto_generated|divider|divider|add_sub_6_result_int[5]~6, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|add_sub_7_result_int[3]~2 , Mod4|auto_generated|divider|divider|add_sub_7_result_int[3]~2, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_3_result_int[3]~4 , Mod5|auto_generated|divider|divider|add_sub_3_result_int[3]~4, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_4_result_int[2]~2 , Mod5|auto_generated|divider|divider|add_sub_4_result_int[2]~2, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_4_result_int[3]~4 , Mod5|auto_generated|divider|divider|add_sub_4_result_int[3]~4, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_5_result_int[1]~0 , Mod5|auto_generated|divider|divider|add_sub_5_result_int[1]~0, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|add_sub_7_result_int[1]~14 , Mod4|auto_generated|divider|divider|add_sub_7_result_int[1]~14, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|add_sub_6_result_int[3]~2 , Mod8|auto_generated|divider|divider|add_sub_6_result_int[3]~2, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|add_sub_6_result_int[4]~4 , Mod8|auto_generated|divider|divider|add_sub_6_result_int[4]~4, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|add_sub_6_result_int[5]~6 , Mod8|auto_generated|divider|divider|add_sub_6_result_int[5]~6, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|add_sub_6_result_int[6]~8 , Mod8|auto_generated|divider|divider|add_sub_6_result_int[6]~8, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|add_sub_7_result_int[2]~0 , Mod8|auto_generated|divider|divider|add_sub_7_result_int[2]~0, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_3_result_int[2]~2 , Mod9|auto_generated|divider|divider|add_sub_3_result_int[2]~2, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_3_result_int[3]~4 , Mod9|auto_generated|divider|divider|add_sub_3_result_int[3]~4, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_4_result_int[1]~0 , Mod9|auto_generated|divider|divider|add_sub_4_result_int[1]~0, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_5_result_int[3]~4 , Mod9|auto_generated|divider|divider|add_sub_5_result_int[3]~4, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_5_result_int[0]~10 , Mod9|auto_generated|divider|divider|add_sub_5_result_int[0]~10, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_6_result_int[3]~6 , Mod9|auto_generated|divider|divider|add_sub_6_result_int[3]~6, processadorPinagem, 1
instance = comp, \bloco20|bancoMemoria|memory_rtl_0|auto_generated|ram_block1a0 , bloco20|bancoMemoria|memory_rtl_0|auto_generated|ram_block1a0, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[54]~32 , Mod0|auto_generated|divider|divider|StageOut[54]~32, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[53]~34 , Mod0|auto_generated|divider|divider|StageOut[53]~34, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[52]~37 , Mod0|auto_generated|divider|divider|StageOut[52]~37, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[51]~38 , Mod0|auto_generated|divider|divider|StageOut[51]~38, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[50]~40 , Mod0|auto_generated|divider|divider|StageOut[50]~40, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[49]~43 , Mod0|auto_generated|divider|divider|StageOut[49]~43, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[61]~47 , Mod0|auto_generated|divider|divider|StageOut[61]~47, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[60]~48 , Mod0|auto_generated|divider|divider|StageOut[60]~48, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[18]~36 , Mod1|auto_generated|divider|divider|StageOut[18]~36, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[17]~37 , Mod1|auto_generated|divider|divider|StageOut[17]~37, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[16]~38 , Mod1|auto_generated|divider|divider|StageOut[16]~38, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[23]~40 , Mod1|auto_generated|divider|divider|StageOut[23]~40, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[21]~42 , Mod1|auto_generated|divider|divider|StageOut[21]~42, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[20]~43 , Mod1|auto_generated|divider|divider|StageOut[20]~43, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[26]~46 , Mod1|auto_generated|divider|divider|StageOut[26]~46, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[54]~32 , Mod4|auto_generated|divider|divider|StageOut[54]~32, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[53]~35 , Mod4|auto_generated|divider|divider|StageOut[53]~35, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[52]~37 , Mod4|auto_generated|divider|divider|StageOut[52]~37, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[51]~39 , Mod4|auto_generated|divider|divider|StageOut[51]~39, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[50]~40 , Mod4|auto_generated|divider|divider|StageOut[50]~40, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[49]~43 , Mod4|auto_generated|divider|divider|StageOut[49]~43, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[56]~45 , Mod4|auto_generated|divider|divider|StageOut[56]~45, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[61]~47 , Mod4|auto_generated|divider|divider|StageOut[61]~47, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[60]~48 , Mod4|auto_generated|divider|divider|StageOut[60]~48, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[18]~36 , Mod5|auto_generated|divider|divider|StageOut[18]~36, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[17]~37 , Mod5|auto_generated|divider|divider|StageOut[17]~37, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[23]~40 , Mod5|auto_generated|divider|divider|StageOut[23]~40, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[22]~41 , Mod5|auto_generated|divider|divider|StageOut[22]~41, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[26]~46 , Mod5|auto_generated|divider|divider|StageOut[26]~46, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[48]~53 , Mod4|auto_generated|divider|divider|StageOut[48]~53, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[48]~54 , Mod4|auto_generated|divider|divider|StageOut[48]~54, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[57]~55 , Mod4|auto_generated|divider|divider|StageOut[57]~55, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[54]~33 , Mod8|auto_generated|divider|divider|StageOut[54]~33, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[53]~35 , Mod8|auto_generated|divider|divider|StageOut[53]~35, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[52]~37 , Mod8|auto_generated|divider|divider|StageOut[52]~37, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[51]~39 , Mod8|auto_generated|divider|divider|StageOut[51]~39, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[50]~40 , Mod8|auto_generated|divider|divider|StageOut[50]~40, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[49]~42 , Mod8|auto_generated|divider|divider|StageOut[49]~42, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[62]~46 , Mod8|auto_generated|divider|divider|StageOut[62]~46, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[60]~48 , Mod8|auto_generated|divider|divider|StageOut[60]~48, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[18]~36 , Mod9|auto_generated|divider|divider|StageOut[18]~36, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[17]~37 , Mod9|auto_generated|divider|divider|StageOut[17]~37, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[15]~39 , Mod9|auto_generated|divider|divider|StageOut[15]~39, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[22]~41 , Mod9|auto_generated|divider|divider|StageOut[22]~41, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[21]~42 , Mod9|auto_generated|divider|divider|StageOut[21]~42, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[58]~51 , Mod8|auto_generated|divider|divider|StageOut[58]~51, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[20]~43 , Mod9|auto_generated|divider|divider|StageOut[20]~43, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[28]~44 , Mod9|auto_generated|divider|divider|StageOut[28]~44, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[57]~52 , Mod8|auto_generated|divider|divider|StageOut[57]~52, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[57]~55 , Mod8|auto_generated|divider|divider|StageOut[57]~55, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][2] , bloco20|bancoRegLeitura|registradores[0][2], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][1] , bloco20|bancoRegLeitura|registradores[0][1], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux29~1 , bloco20|bancoRegLeitura|Mux29~1, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux57~2 , bloco20|bancoRegLeitura|Mux57~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux57~3 , bloco20|bancoRegLeitura|Mux57~3, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[6]~8 , bloco20|muxpreULA|saida[6]~8, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[6].bloco|soma|S , bloco20|blocoula|loopULA[6].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|blocoula|WideOr0~4 , bloco20|blocoula|WideOr0~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][8] , bloco20|bancoRegLeitura|registradores[0][8], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux23~0 , bloco20|bancoRegLeitura|Mux23~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][9] , bloco20|bancoRegLeitura|registradores[16][9], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][10] , bloco20|bancoRegLeitura|registradores[8][10], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux21~0 , bloco20|bancoRegLeitura|Mux21~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|WideOr0~5 , bloco20|blocoula|WideOr0~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][11] , bloco20|bancoRegLeitura|registradores[16][11], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux52~2 , bloco20|bancoRegLeitura|Mux52~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux50~2 , bloco20|bancoRegLeitura|Mux50~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][14] , bloco20|bancoRegLeitura|registradores[16][14], processadorPinagem, 1
instance = comp, \bloco20|blocoula|WideOr0~6 , bloco20|blocoula|WideOr0~6, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][15] , bloco20|bancoRegLeitura|registradores[8][15], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][16] , bloco20|bancoRegLeitura|registradores[0][16], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][17] , bloco20|bancoRegLeitura|registradores[0][17], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux14~0 , bloco20|bancoRegLeitura|Mux14~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux14~1 , bloco20|bancoRegLeitura|Mux14~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[17].bloco|soma|S , bloco20|blocoula|loopULA[17].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[18]~20 , bloco20|muxpreULA|saida[18]~20, processadorPinagem, 1
instance = comp, \bloco20|blocoula|WideOr0~7 , bloco20|blocoula|WideOr0~7, processadorPinagem, 1
instance = comp, \bloco20|blocoula|WideOr0~8 , bloco20|blocoula|WideOr0~8, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][19] , bloco20|bancoRegLeitura|registradores[10][19], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][19] , bloco20|bancoRegLeitura|registradores[8][19], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][19] , bloco20|bancoRegLeitura|registradores[16][19], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][19] , bloco20|bancoRegLeitura|registradores[0][19], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux44~2 , bloco20|bancoRegLeitura|Mux44~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux44~3 , bloco20|bancoRegLeitura|Mux44~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux12~0 , bloco20|bancoRegLeitura|Mux12~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux12~1 , bloco20|bancoRegLeitura|Mux12~1, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[20]~22 , bloco20|muxpreULA|saida[20]~22, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][21] , bloco20|bancoRegLeitura|registradores[0][21], processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[21]~23 , bloco20|muxpreULA|saida[21]~23, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][22] , bloco20|bancoRegLeitura|registradores[10][22], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][22] , bloco20|bancoRegLeitura|registradores[8][22], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][22] , bloco20|bancoRegLeitura|registradores[0][22], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux41~2 , bloco20|bancoRegLeitura|Mux41~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux41~3 , bloco20|bancoRegLeitura|Mux41~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux9~0 , bloco20|bancoRegLeitura|Mux9~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][23] , bloco20|bancoRegLeitura|registradores[16][23], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][23] , bloco20|bancoRegLeitura|registradores[0][23], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux40~2 , bloco20|bancoRegLeitura|Mux40~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux8~0 , bloco20|bancoRegLeitura|Mux8~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux8~1 , bloco20|bancoRegLeitura|Mux8~1, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][24] , bloco20|bancoRegLeitura|registradores[10][24], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][24] , bloco20|bancoRegLeitura|registradores[8][24], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][24] , bloco20|bancoRegLeitura|registradores[16][24], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][24] , bloco20|bancoRegLeitura|registradores[0][24], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux39~2 , bloco20|bancoRegLeitura|Mux39~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux39~3 , bloco20|bancoRegLeitura|Mux39~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux7~0 , bloco20|bancoRegLeitura|Mux7~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux7~1 , bloco20|bancoRegLeitura|Mux7~1, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][27] , bloco20|bancoRegLeitura|registradores[8][27], processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[28].bloco|soma|S~0 , bloco20|blocoula|loopULA[28].bloco|soma|S~0, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[28]~31 , bloco20|muxpreULA|saida[28]~31, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][29] , bloco20|bancoRegLeitura|registradores[0][29], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux34~2 , bloco20|bancoRegLeitura|Mux34~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux2~0 , bloco20|bancoRegLeitura|Mux2~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux0~0 , bloco20|bancoRegLeitura|Mux0~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux0~1 , bloco20|bancoRegLeitura|Mux0~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|bloco31|soma|S~0 , bloco20|blocoula|bloco31|soma|S~0, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[30]~33 , bloco20|muxpreULA|saida[30]~33, processadorPinagem, 1
instance = comp, \bloco20|calculoBranchAddress|somador[2].instancia|S , bloco20|calculoBranchAddress|somador[2].instancia|S, processadorPinagem, 1
instance = comp, \bloco20|finalAddress|saida[4]~4 , bloco20|finalAddress|saida[4]~4, processadorPinagem, 1
instance = comp, \bloco20|incrementaPC|somador[3].instancia|S , bloco20|incrementaPC|somador[3].instancia|S, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[2]~0 , bloco20|saidaMemoriaDados|saida[2]~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][0]~14 , bloco20|bancoRegLeitura|registradores[0][0]~14, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[1]~1 , bloco20|saidaMemoriaDados|saida[1]~1, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[8]~8 , bloco20|saidaMemoriaDados|saida[8]~8, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[16]~16 , bloco20|saidaMemoriaDados|saida[16]~16, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[17]~17 , bloco20|saidaMemoriaDados|saida[17]~17, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~26 , bloco20|bancoRegLeitura|registradores~26, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[19]~19 , bloco20|saidaMemoriaDados|saida[19]~19, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[21]~21 , bloco20|saidaMemoriaDados|saida[21]~21, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[22]~22 , bloco20|saidaMemoriaDados|saida[22]~22, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[23]~23 , bloco20|saidaMemoriaDados|saida[23]~23, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~31 , bloco20|bancoRegLeitura|registradores~31, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[24]~24 , bloco20|saidaMemoriaDados|saida[24]~24, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[29]~29 , bloco20|saidaMemoriaDados|saida[29]~29, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[22]~57 , Mod1|auto_generated|divider|divider|StageOut[22]~57, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[28]~59 , Mod1|auto_generated|divider|divider|StageOut[28]~59, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[15]~55 , Mod5|auto_generated|divider|divider|StageOut[15]~55, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[21]~58 , Mod5|auto_generated|divider|divider|StageOut[21]~58, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[28]~59 , Mod5|auto_generated|divider|divider|StageOut[28]~59, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[27]~60 , Mod5|auto_generated|divider|divider|StageOut[27]~60, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[23]~56 , Mod9|auto_generated|divider|divider|StageOut[23]~56, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux61~5 , bloco20|bancoRegLeitura|Mux61~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux57~5 , bloco20|bancoRegLeitura|Mux57~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux55~5 , bloco20|bancoRegLeitura|Mux55~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux52~5 , bloco20|bancoRegLeitura|Mux52~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux50~5 , bloco20|bancoRegLeitura|Mux50~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux46~5 , bloco20|bancoRegLeitura|Mux46~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux44~5 , bloco20|bancoRegLeitura|Mux44~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux41~5 , bloco20|bancoRegLeitura|Mux41~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux40~5 , bloco20|bancoRegLeitura|Mux40~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux39~5 , bloco20|bancoRegLeitura|Mux39~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux35~5 , bloco20|bancoRegLeitura|Mux35~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux34~5 , bloco20|bancoRegLeitura|Mux34~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux33~5 , bloco20|bancoRegLeitura|Mux33~5, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[62]~56 , Mod4|auto_generated|divider|divider|StageOut[62]~56, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[20]~62 , Mod5|auto_generated|divider|divider|StageOut[20]~62, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[25]~63 , Mod5|auto_generated|divider|divider|StageOut[25]~63, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[61]~57 , Mod8|auto_generated|divider|divider|StageOut[61]~57, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][9]~feeder , bloco20|bancoRegLeitura|registradores[16][9]~feeder, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][15]~feeder , bloco20|bancoRegLeitura|registradores[8][15]~feeder, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][19]~feeder , bloco20|bancoRegLeitura|registradores[16][19]~feeder, processadorPinagem, 1
instance = comp, \bloco20|incrementaPC|somador[2].instancia|S , bloco20|incrementaPC|somador[2].instancia|S, processadorPinagem, 1
instance = comp, \bloco20|finalAddress|saida[2]~2 , bloco20|finalAddress|saida[2]~2, processadorPinagem, 1
instance = comp, \bloco20|unidadeControle|jump , bloco20|unidadeControle|jump, processadorPinagem, 1
instance = comp, \bloco20|blocoinstrucoes|instruction[0]~4 , bloco20|blocoinstrucoes|instruction[0]~4, processadorPinagem, 1
instance = comp, \bloco20|unidadeControle|AluSrc~0 , bloco20|unidadeControle|AluSrc~0, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[24]~26 , bloco20|muxpreULA|saida[24]~26, processadorPinagem, 1
instance = comp, \bloco20|finalAddress|saida[4]~5 , bloco20|finalAddress|saida[4]~5, processadorPinagem, 1
instance = comp, \bloco20|finalAddress|saida[4]~6 , bloco20|finalAddress|saida[4]~6, processadorPinagem, 1
instance = comp, \SW[16]~I , SW[16], processadorPinagem, 1
instance = comp, \bloco20|alteracaoPC|pcout[4] , bloco20|alteracaoPC|pcout[4], processadorPinagem, 1
instance = comp, \bloco20|controleULA|operation[2] , bloco20|controleULA|operation[2], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux63~1 , bloco20|bancoRegLeitura|Mux63~1, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|inicializa~feeder , bloco20|bancoRegLeitura|inicializa~feeder, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|inicializa , bloco20|bancoRegLeitura|inicializa, processadorPinagem, 1
instance = comp, \SW[17]~I , SW[17], processadorPinagem, 1
instance = comp, \bloco20|unidadeControle|EscreveMem~0 , bloco20|unidadeControle|EscreveMem~0, processadorPinagem, 1
instance = comp, \bloco20|blocoinstrucoes|memory~2 , bloco20|blocoinstrucoes|memory~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][22]~13 , bloco20|bancoRegLeitura|registradores[16][22]~13, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][0] , bloco20|bancoRegLeitura|registradores[16][0], processadorPinagem, 1
instance = comp, \bloco20|blocoinstrucoes|instruction[26]~6 , bloco20|blocoinstrucoes|instruction[26]~6, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[1]~2 , bloco20|muxpreULA|saida[1]~2, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[1]~1 , bloco20|muxpreULA|saida[1]~1, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][1] , bloco20|bancoRegLeitura|registradores[10][1], processadorPinagem, 1
instance = comp, \bloco20|blocoinstrucoes|memory~1 , bloco20|blocoinstrucoes|memory~1, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux62~0 , bloco20|bancoRegLeitura|Mux62~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux63~2 , bloco20|bancoRegLeitura|Mux63~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux62~1 , bloco20|bancoRegLeitura|Mux62~1, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux62~2 , bloco20|bancoRegLeitura|Mux62~2, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[1]~3 , bloco20|muxpreULA|saida[1]~3, processadorPinagem, 1
instance = comp, \bloco20|controleULA|wAND2 , bloco20|controleULA|wAND2, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[0]~4 , bloco20|muxpreULA|saida[0]~4, processadorPinagem, 1
instance = comp, \bloco20|blocoula|bloco0|soma|Ts~0 , bloco20|blocoula|bloco0|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[1].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[1].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux62~3 , bloco20|bancoRegLeitura|Mux62~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~12 , bloco20|bancoRegLeitura|registradores~12, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][2] , bloco20|bancoRegLeitura|registradores[10][2], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][2] , bloco20|bancoRegLeitura|registradores[16][2], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux61~2 , bloco20|bancoRegLeitura|Mux61~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux61~3 , bloco20|bancoRegLeitura|Mux61~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux61~4 , bloco20|bancoRegLeitura|Mux61~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux60~4 , bloco20|bancoRegLeitura|Mux60~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux59~4 , bloco20|bancoRegLeitura|Mux59~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][5] , bloco20|bancoRegLeitura|registradores[10][5], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][5] , bloco20|bancoRegLeitura|registradores[16][5], processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[5]~7 , bloco20|muxpreULA|saida[5]~7, processadorPinagem, 1
instance = comp, \bloco20|blocoinstrucoes|memory~0 , bloco20|blocoinstrucoes|memory~0, processadorPinagem, 1
instance = comp, \bloco20|blocoinstrucoes|instruction[5]~7 , bloco20|blocoinstrucoes|instruction[5]~7, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux26~0 , bloco20|bancoRegLeitura|Mux26~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux26~1 , bloco20|bancoRegLeitura|Mux26~1, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[4]~4 , bloco20|saidaMemoriaDados|saida[4]~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][0]~39 , bloco20|bancoRegLeitura|registradores[0][0]~39, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][4] , bloco20|bancoRegLeitura|registradores[0][4], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][5]~3 , bloco20|bancoRegLeitura|registradores[8][5]~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][5]~4 , bloco20|bancoRegLeitura|registradores[8][5]~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][4] , bloco20|bancoRegLeitura|registradores[8][4], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux27~0 , bloco20|bancoRegLeitura|Mux27~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux27~1 , bloco20|bancoRegLeitura|Mux27~1, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[3]~3 , bloco20|saidaMemoriaDados|saida[3]~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][3] , bloco20|bancoRegLeitura|registradores[0][3], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux28~0 , bloco20|bancoRegLeitura|Mux28~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux28~1 , bloco20|bancoRegLeitura|Mux28~1, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[2]~0 , bloco20|muxpreULA|saida[2]~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[2].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[2].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[3].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[3].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[4].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[4].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[5].bloco|soma|S , bloco20|blocoula|loopULA[5].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[5]~5 , bloco20|saidaMemoriaDados|saida[5]~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][5] , bloco20|bancoRegLeitura|registradores[0][5], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux58~5 , bloco20|bancoRegLeitura|Mux58~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux58~2 , bloco20|bancoRegLeitura|Mux58~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux58~3 , bloco20|bancoRegLeitura|Mux58~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux58~4 , bloco20|bancoRegLeitura|Mux58~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux57~4 , bloco20|bancoRegLeitura|Mux57~4, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[7]~9 , bloco20|muxpreULA|saida[7]~9, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[8]~10 , bloco20|muxpreULA|saida[8]~10, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][8] , bloco20|bancoRegLeitura|registradores[16][8], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux23~1 , bloco20|bancoRegLeitura|Mux23~1, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][10] , bloco20|bancoRegLeitura|registradores[16][10], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux21~1 , bloco20|bancoRegLeitura|Mux21~1, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[10]~12 , bloco20|muxpreULA|saida[10]~12, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[10].bloco|soma|S , bloco20|blocoula|loopULA[10].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~17 , bloco20|bancoRegLeitura|registradores~17, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][10] , bloco20|bancoRegLeitura|registradores[10][10], processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[10]~10 , bloco20|saidaMemoriaDados|saida[10]~10, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][10] , bloco20|bancoRegLeitura|registradores[0][10], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux53~5 , bloco20|bancoRegLeitura|Mux53~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux53~2 , bloco20|bancoRegLeitura|Mux53~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux53~3 , bloco20|bancoRegLeitura|Mux53~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux53~4 , bloco20|bancoRegLeitura|Mux53~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux51~4 , bloco20|bancoRegLeitura|Mux51~4, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[15]~15 , bloco20|saidaMemoriaDados|saida[15]~15, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][15] , bloco20|bancoRegLeitura|registradores[0][15], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux16~0 , bloco20|bancoRegLeitura|Mux16~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux16~1 , bloco20|bancoRegLeitura|Mux16~1, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[15]~17 , bloco20|muxpreULA|saida[15]~17, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[14]~16 , bloco20|muxpreULA|saida[14]~16, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux15~0 , bloco20|bancoRegLeitura|Mux15~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux15~1 , bloco20|bancoRegLeitura|Mux15~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[15].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[15].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[16]~18 , bloco20|muxpreULA|saida[16]~18, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[16].bloco|soma|S , bloco20|blocoula|loopULA[16].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][18] , bloco20|bancoRegLeitura|registradores[16][18], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][18] , bloco20|bancoRegLeitura|registradores[8][18], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux13~0 , bloco20|bancoRegLeitura|Mux13~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux13~1 , bloco20|bancoRegLeitura|Mux13~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[16].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[16].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[17]~19 , bloco20|muxpreULA|saida[17]~19, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[17].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[17].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[18].bloco|soma|S , bloco20|blocoula|loopULA[18].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~25 , bloco20|bancoRegLeitura|registradores~25, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][18] , bloco20|bancoRegLeitura|registradores[10][18], processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[18]~18 , bloco20|saidaMemoriaDados|saida[18]~18, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][18] , bloco20|bancoRegLeitura|registradores[0][18], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux45~5 , bloco20|bancoRegLeitura|Mux45~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux45~2 , bloco20|bancoRegLeitura|Mux45~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux45~3 , bloco20|bancoRegLeitura|Mux45~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux45~4 , bloco20|bancoRegLeitura|Mux45~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux44~4 , bloco20|bancoRegLeitura|Mux44~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][21] , bloco20|bancoRegLeitura|registradores[16][21], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux10~0 , bloco20|bancoRegLeitura|Mux10~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux10~1 , bloco20|bancoRegLeitura|Mux10~1, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][20] , bloco20|bancoRegLeitura|registradores[16][20], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][20] , bloco20|bancoRegLeitura|registradores[8][20], processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[19]~21 , bloco20|muxpreULA|saida[19]~21, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[18].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[18].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[19].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[19].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[20].bloco|soma|S , bloco20|blocoula|loopULA[20].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[20]~20 , bloco20|saidaMemoriaDados|saida[20]~20, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][20] , bloco20|bancoRegLeitura|registradores[0][20], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux11~0 , bloco20|bancoRegLeitura|Mux11~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux11~1 , bloco20|bancoRegLeitura|Mux11~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[20].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[20].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[21].bloco|soma|S , bloco20|blocoula|loopULA[21].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~28 , bloco20|bancoRegLeitura|registradores~28, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][21] , bloco20|bancoRegLeitura|registradores[8][21], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][21] , bloco20|bancoRegLeitura|registradores[10][21], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux42~5 , bloco20|bancoRegLeitura|Mux42~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux42~2 , bloco20|bancoRegLeitura|Mux42~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux42~3 , bloco20|bancoRegLeitura|Mux42~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux42~4 , bloco20|bancoRegLeitura|Mux42~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux41~4 , bloco20|bancoRegLeitura|Mux41~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux40~4 , bloco20|bancoRegLeitura|Mux40~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux39~4 , bloco20|bancoRegLeitura|Mux39~4, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[25]~27 , bloco20|muxpreULA|saida[25]~27, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[24].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[24].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][25] , bloco20|bancoRegLeitura|registradores[8][25], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][26] , bloco20|bancoRegLeitura|registradores[16][26], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][30] , bloco20|bancoRegLeitura|registradores[0][30], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][30] , bloco20|bancoRegLeitura|registradores[8][30], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux1~0 , bloco20|bancoRegLeitura|Mux1~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux1~1 , bloco20|bancoRegLeitura|Mux1~1, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][29] , bloco20|bancoRegLeitura|registradores[16][29], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux2~1 , bloco20|bancoRegLeitura|Mux2~1, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[29]~32 , bloco20|muxpreULA|saida[29]~32, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][28] , bloco20|bancoRegLeitura|registradores[0][28], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux3~0 , bloco20|bancoRegLeitura|Mux3~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][28] , bloco20|bancoRegLeitura|registradores[16][28], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux3~1 , bloco20|bancoRegLeitura|Mux3~1, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][27] , bloco20|bancoRegLeitura|registradores[16][27], processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[26]~28 , bloco20|muxpreULA|saida[26]~28, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[25].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[25].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[26].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[26].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[27]~29 , bloco20|muxpreULA|saida[27]~29, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[27].bloco|soma|S , bloco20|blocoula|loopULA[27].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[27]~27 , bloco20|saidaMemoriaDados|saida[27]~27, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][27] , bloco20|bancoRegLeitura|registradores[0][27], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux4~0 , bloco20|bancoRegLeitura|Mux4~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux4~1 , bloco20|bancoRegLeitura|Mux4~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[27].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[27].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[28].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[28].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[29].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[29].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[30].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[30].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[31]~31 , bloco20|saidaMemoriaDados|saida[31]~31, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~38 , bloco20|bancoRegLeitura|registradores~38, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][31] , bloco20|bancoRegLeitura|registradores[8][31], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][31] , bloco20|bancoRegLeitura|registradores[10][31], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][31] , bloco20|bancoRegLeitura|registradores[0][31], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux32~5 , bloco20|bancoRegLeitura|Mux32~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][31]~feeder , bloco20|bancoRegLeitura|registradores[16][31]~feeder, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][31] , bloco20|bancoRegLeitura|registradores[16][31], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux32~2 , bloco20|bancoRegLeitura|Mux32~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux32~3 , bloco20|bancoRegLeitura|Mux32~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux32~4 , bloco20|bancoRegLeitura|Mux32~4, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[30]~30 , bloco20|saidaMemoriaDados|saida[30]~30, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~37 , bloco20|bancoRegLeitura|registradores~37, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][30] , bloco20|bancoRegLeitura|registradores[16][30], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux33~2 , bloco20|bancoRegLeitura|Mux33~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][30] , bloco20|bancoRegLeitura|registradores[10][30], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux33~3 , bloco20|bancoRegLeitura|Mux33~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux33~4 , bloco20|bancoRegLeitura|Mux33~4, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[29].bloco|soma|S , bloco20|blocoula|loopULA[29].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~36 , bloco20|bancoRegLeitura|registradores~36, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][29] , bloco20|bancoRegLeitura|registradores[10][29], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][29] , bloco20|bancoRegLeitura|registradores[8][29], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux34~3 , bloco20|bancoRegLeitura|Mux34~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux34~4 , bloco20|bancoRegLeitura|Mux34~4, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[28]~28 , bloco20|saidaMemoriaDados|saida[28]~28, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~35 , bloco20|bancoRegLeitura|registradores~35, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][28] , bloco20|bancoRegLeitura|registradores[8][28], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][28] , bloco20|bancoRegLeitura|registradores[10][28], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux35~2 , bloco20|bancoRegLeitura|Mux35~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux35~3 , bloco20|bancoRegLeitura|Mux35~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux35~4 , bloco20|bancoRegLeitura|Mux35~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~34 , bloco20|bancoRegLeitura|registradores~34, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][27] , bloco20|bancoRegLeitura|registradores[10][27], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux36~5 , bloco20|bancoRegLeitura|Mux36~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux36~2 , bloco20|bancoRegLeitura|Mux36~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux36~3 , bloco20|bancoRegLeitura|Mux36~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux36~4 , bloco20|bancoRegLeitura|Mux36~4, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[26]~26 , bloco20|saidaMemoriaDados|saida[26]~26, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][26] , bloco20|bancoRegLeitura|registradores[0][26], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux5~0 , bloco20|bancoRegLeitura|Mux5~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux5~1 , bloco20|bancoRegLeitura|Mux5~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[26].bloco|soma|S , bloco20|blocoula|loopULA[26].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~33 , bloco20|bancoRegLeitura|registradores~33, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][26]~feeder , bloco20|bancoRegLeitura|registradores[8][26]~feeder, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][26] , bloco20|bancoRegLeitura|registradores[8][26], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][26] , bloco20|bancoRegLeitura|registradores[10][26], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux37~5 , bloco20|bancoRegLeitura|Mux37~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux37~2 , bloco20|bancoRegLeitura|Mux37~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux37~3 , bloco20|bancoRegLeitura|Mux37~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux37~4 , bloco20|bancoRegLeitura|Mux37~4, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[25]~25 , bloco20|saidaMemoriaDados|saida[25]~25, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][25] , bloco20|bancoRegLeitura|registradores[0][25], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux6~0 , bloco20|bancoRegLeitura|Mux6~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux6~1 , bloco20|bancoRegLeitura|Mux6~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[25].bloco|soma|S , bloco20|blocoula|loopULA[25].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~32 , bloco20|bancoRegLeitura|registradores~32, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][25] , bloco20|bancoRegLeitura|registradores[10][25], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux38~5 , bloco20|bancoRegLeitura|Mux38~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][25] , bloco20|bancoRegLeitura|registradores[16][25], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux38~2 , bloco20|bancoRegLeitura|Mux38~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux38~3 , bloco20|bancoRegLeitura|Mux38~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux38~4 , bloco20|bancoRegLeitura|Mux38~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~27 , bloco20|bancoRegLeitura|registradores~27, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][20] , bloco20|bancoRegLeitura|registradores[10][20], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux43~5 , bloco20|bancoRegLeitura|Mux43~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux43~2 , bloco20|bancoRegLeitura|Mux43~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux43~3 , bloco20|bancoRegLeitura|Mux43~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux43~4 , bloco20|bancoRegLeitura|Mux43~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~24 , bloco20|bancoRegLeitura|registradores~24, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][17] , bloco20|bancoRegLeitura|registradores[8][17], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][17] , bloco20|bancoRegLeitura|registradores[10][17], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][17]~feeder , bloco20|bancoRegLeitura|registradores[16][17]~feeder, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][17] , bloco20|bancoRegLeitura|registradores[16][17], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux46~2 , bloco20|bancoRegLeitura|Mux46~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux46~3 , bloco20|bancoRegLeitura|Mux46~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux46~4 , bloco20|bancoRegLeitura|Mux46~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~23 , bloco20|bancoRegLeitura|registradores~23, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][16] , bloco20|bancoRegLeitura|registradores[8][16], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][16] , bloco20|bancoRegLeitura|registradores[10][16], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][16] , bloco20|bancoRegLeitura|registradores[16][16], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux47~5 , bloco20|bancoRegLeitura|Mux47~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux47~2 , bloco20|bancoRegLeitura|Mux47~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux47~3 , bloco20|bancoRegLeitura|Mux47~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux47~4 , bloco20|bancoRegLeitura|Mux47~4, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[11]~13 , bloco20|muxpreULA|saida[11]~13, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[8].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[8].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[9].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[9].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[10].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[10].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[11].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[11].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux19~0 , bloco20|bancoRegLeitura|Mux19~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux19~1 , bloco20|bancoRegLeitura|Mux19~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[12].bloco|soma|S , bloco20|blocoula|loopULA[12].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~19 , bloco20|bancoRegLeitura|registradores~19, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][12] , bloco20|bancoRegLeitura|registradores[8][12], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][12] , bloco20|bancoRegLeitura|registradores[10][12], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][12] , bloco20|bancoRegLeitura|registradores[16][12], processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[12]~12 , bloco20|saidaMemoriaDados|saida[12]~12, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][12] , bloco20|bancoRegLeitura|registradores[0][12], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux51~5 , bloco20|bancoRegLeitura|Mux51~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux51~2 , bloco20|bancoRegLeitura|Mux51~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux51~3 , bloco20|bancoRegLeitura|Mux51~3, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[12]~14 , bloco20|muxpreULA|saida[12]~14, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[12].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[12].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[13]~15 , bloco20|muxpreULA|saida[13]~15, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[13].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[13].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[14].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[14].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[15].bloco|soma|S , bloco20|blocoula|loopULA[15].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~22 , bloco20|bancoRegLeitura|registradores~22, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][15] , bloco20|bancoRegLeitura|registradores[10][15], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][15] , bloco20|bancoRegLeitura|registradores[16][15], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux48~5 , bloco20|bancoRegLeitura|Mux48~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux48~2 , bloco20|bancoRegLeitura|Mux48~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux48~3 , bloco20|bancoRegLeitura|Mux48~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux48~4 , bloco20|bancoRegLeitura|Mux48~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][14] , bloco20|bancoRegLeitura|registradores[8][14], processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[14]~14 , bloco20|saidaMemoriaDados|saida[14]~14, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][14] , bloco20|bancoRegLeitura|registradores[0][14], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux17~0 , bloco20|bancoRegLeitura|Mux17~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux17~1 , bloco20|bancoRegLeitura|Mux17~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[14].bloco|soma|S , bloco20|blocoula|loopULA[14].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~21 , bloco20|bancoRegLeitura|registradores~21, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][14] , bloco20|bancoRegLeitura|registradores[10][14], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux49~5 , bloco20|bancoRegLeitura|Mux49~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux49~2 , bloco20|bancoRegLeitura|Mux49~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux49~3 , bloco20|bancoRegLeitura|Mux49~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux49~4 , bloco20|bancoRegLeitura|Mux49~4, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[13]~13 , bloco20|saidaMemoriaDados|saida[13]~13, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][13] , bloco20|bancoRegLeitura|registradores[0][13], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux18~0 , bloco20|bancoRegLeitura|Mux18~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][13] , bloco20|bancoRegLeitura|registradores[16][13], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux18~1 , bloco20|bancoRegLeitura|Mux18~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[13].bloco|soma|S , bloco20|blocoula|loopULA[13].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~20 , bloco20|bancoRegLeitura|registradores~20, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][13] , bloco20|bancoRegLeitura|registradores[8][13], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][13] , bloco20|bancoRegLeitura|registradores[10][13], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux50~3 , bloco20|bancoRegLeitura|Mux50~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux50~4 , bloco20|bancoRegLeitura|Mux50~4, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[11]~11 , bloco20|saidaMemoriaDados|saida[11]~11, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][11] , bloco20|bancoRegLeitura|registradores[0][11], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux20~0 , bloco20|bancoRegLeitura|Mux20~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux20~1 , bloco20|bancoRegLeitura|Mux20~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[11].bloco|soma|S , bloco20|blocoula|loopULA[11].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~18 , bloco20|bancoRegLeitura|registradores~18, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][11] , bloco20|bancoRegLeitura|registradores[8][11], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][11] , bloco20|bancoRegLeitura|registradores[10][11], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux52~3 , bloco20|bancoRegLeitura|Mux52~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux52~4 , bloco20|bancoRegLeitura|Mux52~4, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[9]~9 , bloco20|saidaMemoriaDados|saida[9]~9, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][9] , bloco20|bancoRegLeitura|registradores[0][9], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][9] , bloco20|bancoRegLeitura|registradores[8][9], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux22~0 , bloco20|bancoRegLeitura|Mux22~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux22~1 , bloco20|bancoRegLeitura|Mux22~1, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[9]~11 , bloco20|muxpreULA|saida[9]~11, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[9].bloco|soma|S , bloco20|blocoula|loopULA[9].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~16 , bloco20|bancoRegLeitura|registradores~16, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][9]~feeder , bloco20|bancoRegLeitura|registradores[10][9]~feeder, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][9] , bloco20|bancoRegLeitura|registradores[10][9], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux54~5 , bloco20|bancoRegLeitura|Mux54~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux54~2 , bloco20|bancoRegLeitura|Mux54~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux54~3 , bloco20|bancoRegLeitura|Mux54~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux54~4 , bloco20|bancoRegLeitura|Mux54~4, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[7]~7 , bloco20|saidaMemoriaDados|saida[7]~7, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][7] , bloco20|bancoRegLeitura|registradores[0][7], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux24~0 , bloco20|bancoRegLeitura|Mux24~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][7]~feeder , bloco20|bancoRegLeitura|registradores[16][7]~feeder, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][7] , bloco20|bancoRegLeitura|registradores[16][7], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux24~1 , bloco20|bancoRegLeitura|Mux24~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[7].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[7].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[8].bloco|soma|S , bloco20|blocoula|loopULA[8].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~15 , bloco20|bancoRegLeitura|registradores~15, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][8] , bloco20|bancoRegLeitura|registradores[8][8], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][8] , bloco20|bancoRegLeitura|registradores[10][8], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux55~2 , bloco20|bancoRegLeitura|Mux55~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux55~3 , bloco20|bancoRegLeitura|Mux55~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux55~4 , bloco20|bancoRegLeitura|Mux55~4, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[6]~6 , bloco20|saidaMemoriaDados|saida[6]~6, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][6] , bloco20|bancoRegLeitura|registradores[0][6], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~6 , bloco20|bancoRegLeitura|registradores~6, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][6] , bloco20|bancoRegLeitura|registradores[8][6], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux25~0 , bloco20|bancoRegLeitura|Mux25~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux25~1 , bloco20|bancoRegLeitura|Mux25~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[5].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[5].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[6].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[6].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[7].bloco|soma|S , bloco20|blocoula|loopULA[7].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~5 , bloco20|bancoRegLeitura|registradores~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][7] , bloco20|bancoRegLeitura|registradores[8][7], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux56~5 , bloco20|bancoRegLeitura|Mux56~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux56~2 , bloco20|bancoRegLeitura|Mux56~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][7] , bloco20|bancoRegLeitura|registradores[10][7], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux56~3 , bloco20|bancoRegLeitura|Mux56~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux56~4 , bloco20|bancoRegLeitura|Mux56~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~8 , bloco20|bancoRegLeitura|registradores~8, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][4] , bloco20|bancoRegLeitura|registradores[10][4], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][4] , bloco20|bancoRegLeitura|registradores[16][4], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux59~5 , bloco20|bancoRegLeitura|Mux59~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux59~2 , bloco20|bancoRegLeitura|Mux59~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux59~3 , bloco20|bancoRegLeitura|Mux59~3, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[4]~6 , bloco20|muxpreULA|saida[4]~6, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[4].bloco|soma|S , bloco20|blocoula|loopULA[4].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~9 , bloco20|bancoRegLeitura|registradores~9, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][3] , bloco20|bancoRegLeitura|registradores[16][3], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux60~5 , bloco20|bancoRegLeitura|Mux60~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux60~2 , bloco20|bancoRegLeitura|Mux60~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][3]~feeder , bloco20|bancoRegLeitura|registradores[10][3]~feeder, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][3] , bloco20|bancoRegLeitura|registradores[10][3], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux60~3 , bloco20|bancoRegLeitura|Mux60~3, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[3]~5 , bloco20|muxpreULA|saida[3]~5, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[3].bloco|soma|S , bloco20|blocoula|loopULA[3].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~10 , bloco20|bancoRegLeitura|registradores~10, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][2] , bloco20|bancoRegLeitura|registradores[8][2], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux29~0 , bloco20|bancoRegLeitura|Mux29~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux29~2 , bloco20|bancoRegLeitura|Mux29~2, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[2].bloco|soma|S~0 , bloco20|blocoula|loopULA[2].bloco|soma|S~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~11 , bloco20|bancoRegLeitura|registradores~11, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][1] , bloco20|bancoRegLeitura|registradores[16][1], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][1] , bloco20|bancoRegLeitura|registradores[8][1], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux30~0 , bloco20|bancoRegLeitura|Mux30~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux30~1 , bloco20|bancoRegLeitura|Mux30~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[1].bloco|soma|S , bloco20|blocoula|loopULA[1].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|saidaMemoriaDados|saida[0]~2 , bloco20|saidaMemoriaDados|saida[0]~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[0][0] , bloco20|bancoRegLeitura|registradores[0][0], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux31~0 , bloco20|bancoRegLeitura|Mux31~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux31~1 , bloco20|bancoRegLeitura|Mux31~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|bloco0|soma|S~0 , bloco20|blocoula|bloco0|soma|S~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~2 , bloco20|bancoRegLeitura|registradores~2, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][0] , bloco20|bancoRegLeitura|registradores[8][0], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux63~3 , bloco20|bancoRegLeitura|Mux63~3, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux63~4 , bloco20|bancoRegLeitura|Mux63~4, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux63~5 , bloco20|bancoRegLeitura|Mux63~5, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux63~6 , bloco20|bancoRegLeitura|Mux63~6, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[22]~24 , bloco20|muxpreULA|saida[22]~24, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[21].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[21].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[22].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[22].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[23].bloco|soma|S , bloco20|blocoula|loopULA[23].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~30 , bloco20|bancoRegLeitura|registradores~30, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][23] , bloco20|bancoRegLeitura|registradores[10][23], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][23] , bloco20|bancoRegLeitura|registradores[8][23], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux40~3 , bloco20|bancoRegLeitura|Mux40~3, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[23]~25 , bloco20|muxpreULA|saida[23]~25, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[23].bloco|soma|Ts~0 , bloco20|blocoula|loopULA[23].bloco|soma|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[24].bloco|soma|S , bloco20|blocoula|loopULA[24].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|blocoula|WideOr0~10 , bloco20|blocoula|WideOr0~10, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~29 , bloco20|bancoRegLeitura|registradores~29, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][22] , bloco20|bancoRegLeitura|registradores[16][22], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux9~1 , bloco20|bancoRegLeitura|Mux9~1, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[22].bloco|soma|S , bloco20|blocoula|loopULA[22].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[19].bloco|soma|S , bloco20|blocoula|loopULA[19].bloco|soma|S, processadorPinagem, 1
instance = comp, \bloco20|blocoula|WideOr0~9 , bloco20|blocoula|WideOr0~9, processadorPinagem, 1
instance = comp, \bloco20|blocoula|WideOr0~11 , bloco20|blocoula|WideOr0~11, processadorPinagem, 1
instance = comp, \bloco20|muxpreULA|saida[4]~30 , bloco20|muxpreULA|saida[4]~30, processadorPinagem, 1
instance = comp, \bloco20|blocoula|loopULA[30].bloco|soma|S~0 , bloco20|blocoula|loopULA[30].bloco|soma|S~0, processadorPinagem, 1
instance = comp, \bloco20|blocoula|WideOr0~12 , bloco20|blocoula|WideOr0~12, processadorPinagem, 1
instance = comp, \bloco20|blocoula|WideOr0~13 , bloco20|blocoula|WideOr0~13, processadorPinagem, 1
instance = comp, \bloco20|blocoula|WideOr0~15 , bloco20|blocoula|WideOr0~15, processadorPinagem, 1
instance = comp, \bloco20|blocoula|WideOr0~16 , bloco20|blocoula|WideOr0~16, processadorPinagem, 1
instance = comp, \bloco20|blocoula|WideOr0~17 , bloco20|blocoula|WideOr0~17, processadorPinagem, 1
instance = comp, \bloco20|blocoula|WideOr0~14 , bloco20|blocoula|WideOr0~14, processadorPinagem, 1
instance = comp, \bloco20|finalAddress|saida[0]~8 , bloco20|finalAddress|saida[0]~8, processadorPinagem, 1
instance = comp, \bloco20|alteracaoPC|pcout[0] , bloco20|alteracaoPC|pcout[0], processadorPinagem, 1
instance = comp, \bloco20|unidadeControle|Branch , bloco20|unidadeControle|Branch, processadorPinagem, 1
instance = comp, \bloco20|selZeroBranch , bloco20|selZeroBranch, processadorPinagem, 1
instance = comp, \bloco20|finalAddress|saida[2]~3 , bloco20|finalAddress|saida[2]~3, processadorPinagem, 1
instance = comp, \bloco20|alteracaoPC|pcout[2] , bloco20|alteracaoPC|pcout[2], processadorPinagem, 1
instance = comp, \bloco20|calculoBranchAddress|somador[2].instancia|Ts~0 , bloco20|calculoBranchAddress|somador[2].instancia|Ts~0, processadorPinagem, 1
instance = comp, \bloco20|finalAddress|saida[3]~7 , bloco20|finalAddress|saida[3]~7, processadorPinagem, 1
instance = comp, \bloco20|alteracaoPC|pcout[3] , bloco20|alteracaoPC|pcout[3], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|Mux63~0 , bloco20|bancoRegLeitura|Mux63~0, processadorPinagem, 1
instance = comp, \bloco20|finalAddress|saida[1]~0 , bloco20|finalAddress|saida[1]~0, processadorPinagem, 1
instance = comp, \bloco20|finalAddress|saida[1]~1 , bloco20|finalAddress|saida[1]~1, processadorPinagem, 1
instance = comp, \bloco20|alteracaoPC|pcout[1] , bloco20|alteracaoPC|pcout[1], processadorPinagem, 1
instance = comp, \bloco20|unidadeControle|MemparaReg , bloco20|unidadeControle|MemparaReg, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores~7 , bloco20|bancoRegLeitura|registradores~7, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][5] , bloco20|bancoRegLeitura|registradores[8][5], processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[8][3] , bloco20|bancoRegLeitura|registradores[8][3], processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|add_sub_6_result_int[2]~0 , Mod0|auto_generated|divider|divider|add_sub_6_result_int[2]~0, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|add_sub_6_result_int[3]~2 , Mod0|auto_generated|divider|divider|add_sub_6_result_int[3]~2, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|add_sub_6_result_int[4]~4 , Mod0|auto_generated|divider|divider|add_sub_6_result_int[4]~4, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|add_sub_6_result_int[5]~6 , Mod0|auto_generated|divider|divider|add_sub_6_result_int[5]~6, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|add_sub_6_result_int[6]~8 , Mod0|auto_generated|divider|divider|add_sub_6_result_int[6]~8, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|add_sub_6_result_int[7]~10 , Mod0|auto_generated|divider|divider|add_sub_6_result_int[7]~10, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[54]~33 , Mod0|auto_generated|divider|divider|StageOut[54]~33, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[53]~35 , Mod0|auto_generated|divider|divider|StageOut[53]~35, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[52]~36 , Mod0|auto_generated|divider|divider|StageOut[52]~36, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[51]~39 , Mod0|auto_generated|divider|divider|StageOut[51]~39, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[50]~41 , Mod0|auto_generated|divider|divider|StageOut[50]~41, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[49]~42 , Mod0|auto_generated|divider|divider|StageOut[49]~42, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|add_sub_7_result_int[2]~0 , Mod0|auto_generated|divider|divider|add_sub_7_result_int[2]~0, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|add_sub_7_result_int[3]~2 , Mod0|auto_generated|divider|divider|add_sub_7_result_int[3]~2, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|add_sub_7_result_int[4]~4 , Mod0|auto_generated|divider|divider|add_sub_7_result_int[4]~4, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|add_sub_7_result_int[6]~8 , Mod0|auto_generated|divider|divider|add_sub_7_result_int[6]~8, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|add_sub_7_result_int[7]~11 , Mod0|auto_generated|divider|divider|add_sub_7_result_int[7]~11, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|add_sub_7_result_int[8]~12 , Mod0|auto_generated|divider|divider|add_sub_7_result_int[8]~12, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[62]~46 , Mod0|auto_generated|divider|divider|StageOut[62]~46, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[61]~57 , Mod0|auto_generated|divider|divider|StageOut[61]~57, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[60]~58 , Mod0|auto_generated|divider|divider|StageOut[60]~58, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_3_result_int[2]~2 , Mod1|auto_generated|divider|divider|add_sub_3_result_int[2]~2, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_3_result_int[4]~6 , Mod1|auto_generated|divider|divider|add_sub_3_result_int[4]~6, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[17]~53 , Mod1|auto_generated|divider|divider|StageOut[17]~53, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[62]~56 , Mod0|auto_generated|divider|divider|StageOut[62]~56, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[18]~52 , Mod1|auto_generated|divider|divider|StageOut[18]~52, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[16]~54 , Mod1|auto_generated|divider|divider|StageOut[16]~54, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[59]~49 , Mod0|auto_generated|divider|divider|StageOut[59]~49, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_3_result_int[0]~8 , Mod1|auto_generated|divider|divider|add_sub_3_result_int[0]~8, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[15]~39 , Mod1|auto_generated|divider|divider|StageOut[15]~39, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_4_result_int[1]~0 , Mod1|auto_generated|divider|divider|add_sub_4_result_int[1]~0, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_4_result_int[4]~7 , Mod1|auto_generated|divider|divider|add_sub_4_result_int[4]~7, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_4_result_int[5]~8 , Mod1|auto_generated|divider|divider|add_sub_4_result_int[5]~8, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[23]~56 , Mod1|auto_generated|divider|divider|StageOut[23]~56, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[22]~41 , Mod1|auto_generated|divider|divider|StageOut[22]~41, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[59]~59 , Mod0|auto_generated|divider|divider|StageOut[59]~59, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[15]~55 , Mod1|auto_generated|divider|divider|StageOut[15]~55, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[21]~58 , Mod1|auto_generated|divider|divider|StageOut[21]~58, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[20]~62 , Mod1|auto_generated|divider|divider|StageOut[20]~62, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_5_result_int[2]~2 , Mod1|auto_generated|divider|divider|add_sub_5_result_int[2]~2, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_5_result_int[3]~4 , Mod1|auto_generated|divider|divider|add_sub_5_result_int[3]~4, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_5_result_int[4]~7 , Mod1|auto_generated|divider|divider|add_sub_5_result_int[4]~7, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_5_result_int[5]~8 , Mod1|auto_generated|divider|divider|add_sub_5_result_int[5]~8, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[58]~51 , Mod0|auto_generated|divider|divider|StageOut[58]~51, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[58]~50 , Mod0|auto_generated|divider|divider|StageOut[58]~50, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_4_result_int[0]~10 , Mod1|auto_generated|divider|divider|add_sub_4_result_int[0]~10, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[26]~61 , Mod1|auto_generated|divider|divider|StageOut[26]~61, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[28]~44 , Mod1|auto_generated|divider|divider|StageOut[28]~44, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[27]~60 , Mod1|auto_generated|divider|divider|StageOut[27]~60, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[48]~54 , Mod0|auto_generated|divider|divider|StageOut[48]~54, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[48]~53 , Mod0|auto_generated|divider|divider|StageOut[48]~53, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|add_sub_7_result_int[1]~14 , Mod0|auto_generated|divider|divider|add_sub_7_result_int[1]~14, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[25]~63 , Mod1|auto_generated|divider|divider|StageOut[25]~63, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_6_result_int[2]~4 , Mod1|auto_generated|divider|divider|add_sub_6_result_int[2]~4, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_6_result_int[4]~9 , Mod1|auto_generated|divider|divider|add_sub_6_result_int[4]~9, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_6_result_int[5]~10 , Mod1|auto_generated|divider|divider|add_sub_6_result_int[5]~10, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[32]~50 , Mod1|auto_generated|divider|divider|StageOut[32]~50, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[56]~45 , Mod0|auto_generated|divider|divider|StageOut[56]~45, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[56]~44 , Mod0|auto_generated|divider|divider|StageOut[56]~44, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_6_result_int[0]~0 , Mod1|auto_generated|divider|divider|add_sub_6_result_int[0]~0, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[30]~48 , Mod1|auto_generated|divider|divider|StageOut[30]~48, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[27]~45 , Mod1|auto_generated|divider|divider|StageOut[27]~45, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[33]~51 , Mod1|auto_generated|divider|divider|StageOut[33]~51, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[57]~55 , Mod0|auto_generated|divider|divider|StageOut[57]~55, processadorPinagem, 1
instance = comp, \Mod0|auto_generated|divider|divider|StageOut[57]~52 , Mod0|auto_generated|divider|divider|StageOut[57]~52, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|add_sub_5_result_int[0]~10 , Mod1|auto_generated|divider|divider|add_sub_5_result_int[0]~10, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[25]~47 , Mod1|auto_generated|divider|divider|StageOut[25]~47, processadorPinagem, 1
instance = comp, \Mod1|auto_generated|divider|divider|StageOut[31]~49 , Mod1|auto_generated|divider|divider|StageOut[31]~49, processadorPinagem, 1
instance = comp, \bloco12|WideOr6~0 , bloco12|WideOr6~0, processadorPinagem, 1
instance = comp, \bloco12|WideOr5~0 , bloco12|WideOr5~0, processadorPinagem, 1
instance = comp, \bloco12|WideOr4~0 , bloco12|WideOr4~0, processadorPinagem, 1
instance = comp, \bloco12|WideOr3~0 , bloco12|WideOr3~0, processadorPinagem, 1
instance = comp, \bloco12|WideOr2~0 , bloco12|WideOr2~0, processadorPinagem, 1
instance = comp, \bloco12|WideOr1~0 , bloco12|WideOr1~0, processadorPinagem, 1
instance = comp, \bloco12|WideOr0~0 , bloco12|WideOr0~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][6] , bloco20|bancoRegLeitura|registradores[10][6], processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|add_sub_6_result_int[2]~0 , Mod4|auto_generated|divider|divider|add_sub_6_result_int[2]~0, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|add_sub_6_result_int[4]~4 , Mod4|auto_generated|divider|divider|add_sub_6_result_int[4]~4, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|add_sub_6_result_int[6]~8 , Mod4|auto_generated|divider|divider|add_sub_6_result_int[6]~8, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|add_sub_6_result_int[7]~10 , Mod4|auto_generated|divider|divider|add_sub_6_result_int[7]~10, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[53]~34 , Mod4|auto_generated|divider|divider|StageOut[53]~34, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[52]~36 , Mod4|auto_generated|divider|divider|StageOut[52]~36, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[51]~38 , Mod4|auto_generated|divider|divider|StageOut[51]~38, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[50]~41 , Mod4|auto_generated|divider|divider|StageOut[50]~41, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[49]~42 , Mod4|auto_generated|divider|divider|StageOut[49]~42, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|add_sub_7_result_int[2]~0 , Mod4|auto_generated|divider|divider|add_sub_7_result_int[2]~0, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|add_sub_7_result_int[4]~4 , Mod4|auto_generated|divider|divider|add_sub_7_result_int[4]~4, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|add_sub_7_result_int[5]~6 , Mod4|auto_generated|divider|divider|add_sub_7_result_int[5]~6, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|add_sub_7_result_int[6]~8 , Mod4|auto_generated|divider|divider|add_sub_7_result_int[6]~8, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[54]~33 , Mod4|auto_generated|divider|divider|StageOut[54]~33, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|add_sub_7_result_int[7]~11 , Mod4|auto_generated|divider|divider|add_sub_7_result_int[7]~11, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|add_sub_7_result_int[8]~12 , Mod4|auto_generated|divider|divider|add_sub_7_result_int[8]~12, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[62]~46 , Mod4|auto_generated|divider|divider|StageOut[62]~46, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[61]~57 , Mod4|auto_generated|divider|divider|StageOut[61]~57, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[60]~58 , Mod4|auto_generated|divider|divider|StageOut[60]~58, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_3_result_int[1]~0 , Mod5|auto_generated|divider|divider|add_sub_3_result_int[1]~0, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_3_result_int[2]~2 , Mod5|auto_generated|divider|divider|add_sub_3_result_int[2]~2, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_3_result_int[4]~6 , Mod5|auto_generated|divider|divider|add_sub_3_result_int[4]~6, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[18]~52 , Mod5|auto_generated|divider|divider|StageOut[18]~52, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[17]~53 , Mod5|auto_generated|divider|divider|StageOut[17]~53, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[16]~38 , Mod5|auto_generated|divider|divider|StageOut[16]~38, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[59]~49 , Mod4|auto_generated|divider|divider|StageOut[59]~49, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[59]~59 , Mod4|auto_generated|divider|divider|StageOut[59]~59, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_3_result_int[0]~8 , Mod5|auto_generated|divider|divider|add_sub_3_result_int[0]~8, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[15]~39 , Mod5|auto_generated|divider|divider|StageOut[15]~39, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_4_result_int[1]~0 , Mod5|auto_generated|divider|divider|add_sub_4_result_int[1]~0, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_4_result_int[4]~7 , Mod5|auto_generated|divider|divider|add_sub_4_result_int[4]~7, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_4_result_int[5]~8 , Mod5|auto_generated|divider|divider|add_sub_4_result_int[5]~8, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[16]~54 , Mod5|auto_generated|divider|divider|StageOut[16]~54, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[22]~57 , Mod5|auto_generated|divider|divider|StageOut[22]~57, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[21]~42 , Mod5|auto_generated|divider|divider|StageOut[21]~42, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[58]~50 , Mod4|auto_generated|divider|divider|StageOut[58]~50, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[58]~51 , Mod4|auto_generated|divider|divider|StageOut[58]~51, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_4_result_int[0]~10 , Mod5|auto_generated|divider|divider|add_sub_4_result_int[0]~10, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[20]~43 , Mod5|auto_generated|divider|divider|StageOut[20]~43, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_5_result_int[2]~2 , Mod5|auto_generated|divider|divider|add_sub_5_result_int[2]~2, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_5_result_int[3]~4 , Mod5|auto_generated|divider|divider|add_sub_5_result_int[3]~4, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[23]~56 , Mod5|auto_generated|divider|divider|StageOut[23]~56, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_5_result_int[4]~7 , Mod5|auto_generated|divider|divider|add_sub_5_result_int[4]~7, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_5_result_int[5]~8 , Mod5|auto_generated|divider|divider|add_sub_5_result_int[5]~8, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[28]~44 , Mod5|auto_generated|divider|divider|StageOut[28]~44, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[27]~45 , Mod5|auto_generated|divider|divider|StageOut[27]~45, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[26]~61 , Mod5|auto_generated|divider|divider|StageOut[26]~61, processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[57]~52 , Mod4|auto_generated|divider|divider|StageOut[57]~52, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_5_result_int[0]~10 , Mod5|auto_generated|divider|divider|add_sub_5_result_int[0]~10, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[25]~47 , Mod5|auto_generated|divider|divider|StageOut[25]~47, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_6_result_int[1]~2 , Mod5|auto_generated|divider|divider|add_sub_6_result_int[1]~2, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_6_result_int[2]~4 , Mod5|auto_generated|divider|divider|add_sub_6_result_int[2]~4, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_6_result_int[3]~6 , Mod5|auto_generated|divider|divider|add_sub_6_result_int[3]~6, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_6_result_int[4]~9 , Mod5|auto_generated|divider|divider|add_sub_6_result_int[4]~9, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_6_result_int[5]~10 , Mod5|auto_generated|divider|divider|add_sub_6_result_int[5]~10, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][0]~feeder , bloco20|bancoRegLeitura|registradores[10][0]~feeder, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[10][0] , bloco20|bancoRegLeitura|registradores[10][0], processadorPinagem, 1
instance = comp, \Mod4|auto_generated|divider|divider|StageOut[56]~44 , Mod4|auto_generated|divider|divider|StageOut[56]~44, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|add_sub_6_result_int[0]~0 , Mod5|auto_generated|divider|divider|add_sub_6_result_int[0]~0, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[30]~48 , Mod5|auto_generated|divider|divider|StageOut[30]~48, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[32]~50 , Mod5|auto_generated|divider|divider|StageOut[32]~50, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[33]~51 , Mod5|auto_generated|divider|divider|StageOut[33]~51, processadorPinagem, 1
instance = comp, \Mod5|auto_generated|divider|divider|StageOut[31]~49 , Mod5|auto_generated|divider|divider|StageOut[31]~49, processadorPinagem, 1
instance = comp, \bloco100|WideOr6~0 , bloco100|WideOr6~0, processadorPinagem, 1
instance = comp, \bloco100|WideOr5~0 , bloco100|WideOr5~0, processadorPinagem, 1
instance = comp, \bloco100|WideOr4~0 , bloco100|WideOr4~0, processadorPinagem, 1
instance = comp, \bloco100|WideOr3~0 , bloco100|WideOr3~0, processadorPinagem, 1
instance = comp, \bloco100|WideOr2~0 , bloco100|WideOr2~0, processadorPinagem, 1
instance = comp, \bloco100|WideOr1~0 , bloco100|WideOr1~0, processadorPinagem, 1
instance = comp, \bloco100|WideOr0~0 , bloco100|WideOr0~0, processadorPinagem, 1
instance = comp, \bloco20|bancoRegLeitura|registradores[16][6] , bloco20|bancoRegLeitura|registradores[16][6], processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|add_sub_6_result_int[2]~0 , Mod8|auto_generated|divider|divider|add_sub_6_result_int[2]~0, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|add_sub_6_result_int[7]~10 , Mod8|auto_generated|divider|divider|add_sub_6_result_int[7]~10, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[52]~36 , Mod8|auto_generated|divider|divider|StageOut[52]~36, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[51]~38 , Mod8|auto_generated|divider|divider|StageOut[51]~38, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[50]~41 , Mod8|auto_generated|divider|divider|StageOut[50]~41, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[49]~43 , Mod8|auto_generated|divider|divider|StageOut[49]~43, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|add_sub_7_result_int[3]~2 , Mod8|auto_generated|divider|divider|add_sub_7_result_int[3]~2, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|add_sub_7_result_int[4]~4 , Mod8|auto_generated|divider|divider|add_sub_7_result_int[4]~4, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|add_sub_7_result_int[5]~6 , Mod8|auto_generated|divider|divider|add_sub_7_result_int[5]~6, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[54]~32 , Mod8|auto_generated|divider|divider|StageOut[54]~32, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[53]~34 , Mod8|auto_generated|divider|divider|StageOut[53]~34, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|add_sub_7_result_int[6]~8 , Mod8|auto_generated|divider|divider|add_sub_7_result_int[6]~8, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|add_sub_7_result_int[7]~11 , Mod8|auto_generated|divider|divider|add_sub_7_result_int[7]~11, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|add_sub_7_result_int[8]~12 , Mod8|auto_generated|divider|divider|add_sub_7_result_int[8]~12, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[62]~56 , Mod8|auto_generated|divider|divider|StageOut[62]~56, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[61]~47 , Mod8|auto_generated|divider|divider|StageOut[61]~47, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[60]~58 , Mod8|auto_generated|divider|divider|StageOut[60]~58, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_3_result_int[1]~0 , Mod9|auto_generated|divider|divider|add_sub_3_result_int[1]~0, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_3_result_int[4]~6 , Mod9|auto_generated|divider|divider|add_sub_3_result_int[4]~6, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[17]~53 , Mod9|auto_generated|divider|divider|StageOut[17]~53, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[16]~38 , Mod9|auto_generated|divider|divider|StageOut[16]~38, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[59]~59 , Mod8|auto_generated|divider|divider|StageOut[59]~59, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[15]~55 , Mod9|auto_generated|divider|divider|StageOut[15]~55, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_4_result_int[2]~2 , Mod9|auto_generated|divider|divider|add_sub_4_result_int[2]~2, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_4_result_int[3]~4 , Mod9|auto_generated|divider|divider|add_sub_4_result_int[3]~4, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[18]~52 , Mod9|auto_generated|divider|divider|StageOut[18]~52, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_4_result_int[4]~7 , Mod9|auto_generated|divider|divider|add_sub_4_result_int[4]~7, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_4_result_int[5]~8 , Mod9|auto_generated|divider|divider|add_sub_4_result_int[5]~8, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[23]~40 , Mod9|auto_generated|divider|divider|StageOut[23]~40, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[16]~54 , Mod9|auto_generated|divider|divider|StageOut[16]~54, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[22]~57 , Mod9|auto_generated|divider|divider|StageOut[22]~57, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[59]~49 , Mod8|auto_generated|divider|divider|StageOut[59]~49, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_3_result_int[0]~8 , Mod9|auto_generated|divider|divider|add_sub_3_result_int[0]~8, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[21]~58 , Mod9|auto_generated|divider|divider|StageOut[21]~58, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[20]~62 , Mod9|auto_generated|divider|divider|StageOut[20]~62, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_5_result_int[1]~0 , Mod9|auto_generated|divider|divider|add_sub_5_result_int[1]~0, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_5_result_int[2]~2 , Mod9|auto_generated|divider|divider|add_sub_5_result_int[2]~2, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_5_result_int[4]~7 , Mod9|auto_generated|divider|divider|add_sub_5_result_int[4]~7, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_5_result_int[5]~8 , Mod9|auto_generated|divider|divider|add_sub_5_result_int[5]~8, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[26]~46 , Mod9|auto_generated|divider|divider|StageOut[26]~46, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[58]~50 , Mod8|auto_generated|divider|divider|StageOut[58]~50, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_4_result_int[0]~10 , Mod9|auto_generated|divider|divider|add_sub_4_result_int[0]~10, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[26]~61 , Mod9|auto_generated|divider|divider|StageOut[26]~61, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[25]~47 , Mod9|auto_generated|divider|divider|StageOut[25]~47, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_6_result_int[1]~2 , Mod9|auto_generated|divider|divider|add_sub_6_result_int[1]~2, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_6_result_int[2]~4 , Mod9|auto_generated|divider|divider|add_sub_6_result_int[2]~4, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[32]~50 , Mod9|auto_generated|divider|divider|StageOut[32]~50, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[56]~45 , Mod8|auto_generated|divider|divider|StageOut[56]~45, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[56]~44 , Mod8|auto_generated|divider|divider|StageOut[56]~44, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_6_result_int[0]~0 , Mod9|auto_generated|divider|divider|add_sub_6_result_int[0]~0, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[30]~48 , Mod9|auto_generated|divider|divider|StageOut[30]~48, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[27]~60 , Mod9|auto_generated|divider|divider|StageOut[27]~60, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[27]~45 , Mod9|auto_generated|divider|divider|StageOut[27]~45, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[28]~59 , Mod9|auto_generated|divider|divider|StageOut[28]~59, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_6_result_int[4]~9 , Mod9|auto_generated|divider|divider|add_sub_6_result_int[4]~9, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|add_sub_6_result_int[5]~10 , Mod9|auto_generated|divider|divider|add_sub_6_result_int[5]~10, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[33]~51 , Mod9|auto_generated|divider|divider|StageOut[33]~51, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[48]~53 , Mod8|auto_generated|divider|divider|StageOut[48]~53, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|StageOut[48]~54 , Mod8|auto_generated|divider|divider|StageOut[48]~54, processadorPinagem, 1
instance = comp, \Mod8|auto_generated|divider|divider|add_sub_7_result_int[1]~14 , Mod8|auto_generated|divider|divider|add_sub_7_result_int[1]~14, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[25]~63 , Mod9|auto_generated|divider|divider|StageOut[25]~63, processadorPinagem, 1
instance = comp, \Mod9|auto_generated|divider|divider|StageOut[31]~49 , Mod9|auto_generated|divider|divider|StageOut[31]~49, processadorPinagem, 1
instance = comp, \bloco16|WideOr6~0 , bloco16|WideOr6~0, processadorPinagem, 1
instance = comp, \bloco16|WideOr5~0 , bloco16|WideOr5~0, processadorPinagem, 1
instance = comp, \bloco16|WideOr4~0 , bloco16|WideOr4~0, processadorPinagem, 1
instance = comp, \bloco16|WideOr3~0 , bloco16|WideOr3~0, processadorPinagem, 1
instance = comp, \bloco16|WideOr2~0 , bloco16|WideOr2~0, processadorPinagem, 1
instance = comp, \bloco16|WideOr1~0 , bloco16|WideOr1~0, processadorPinagem, 1
instance = comp, \bloco16|WideOr0~0 , bloco16|WideOr0~0, processadorPinagem, 1
instance = comp, \bloco20|blocoinstrucoes|instruction[1]~5 , bloco20|blocoinstrucoes|instruction[1]~5, processadorPinagem, 1
instance = comp, \SW[0]~I , SW[0], processadorPinagem, 1
instance = comp, \SW[1]~I , SW[1], processadorPinagem, 1
instance = comp, \SW[2]~I , SW[2], processadorPinagem, 1
instance = comp, \SW[3]~I , SW[3], processadorPinagem, 1
instance = comp, \SW[4]~I , SW[4], processadorPinagem, 1
instance = comp, \SW[5]~I , SW[5], processadorPinagem, 1
instance = comp, \SW[6]~I , SW[6], processadorPinagem, 1
instance = comp, \SW[7]~I , SW[7], processadorPinagem, 1
instance = comp, \SW[8]~I , SW[8], processadorPinagem, 1
instance = comp, \SW[9]~I , SW[9], processadorPinagem, 1
instance = comp, \SW[10]~I , SW[10], processadorPinagem, 1
instance = comp, \SW[11]~I , SW[11], processadorPinagem, 1
instance = comp, \SW[12]~I , SW[12], processadorPinagem, 1
instance = comp, \SW[13]~I , SW[13], processadorPinagem, 1
instance = comp, \SW[14]~I , SW[14], processadorPinagem, 1
instance = comp, \SW[15]~I , SW[15], processadorPinagem, 1
instance = comp, \HEX0[6]~I , HEX0[6], processadorPinagem, 1
instance = comp, \HEX0[5]~I , HEX0[5], processadorPinagem, 1
instance = comp, \HEX0[4]~I , HEX0[4], processadorPinagem, 1
instance = comp, \HEX0[3]~I , HEX0[3], processadorPinagem, 1
instance = comp, \HEX0[2]~I , HEX0[2], processadorPinagem, 1
instance = comp, \HEX0[1]~I , HEX0[1], processadorPinagem, 1
instance = comp, \HEX0[0]~I , HEX0[0], processadorPinagem, 1
instance = comp, \HEX1[6]~I , HEX1[6], processadorPinagem, 1
instance = comp, \HEX1[5]~I , HEX1[5], processadorPinagem, 1
instance = comp, \HEX1[4]~I , HEX1[4], processadorPinagem, 1
instance = comp, \HEX1[3]~I , HEX1[3], processadorPinagem, 1
instance = comp, \HEX1[2]~I , HEX1[2], processadorPinagem, 1
instance = comp, \HEX1[1]~I , HEX1[1], processadorPinagem, 1
instance = comp, \HEX1[0]~I , HEX1[0], processadorPinagem, 1
instance = comp, \HEX2[6]~I , HEX2[6], processadorPinagem, 1
instance = comp, \HEX2[5]~I , HEX2[5], processadorPinagem, 1
instance = comp, \HEX2[4]~I , HEX2[4], processadorPinagem, 1
instance = comp, \HEX2[3]~I , HEX2[3], processadorPinagem, 1
instance = comp, \HEX2[2]~I , HEX2[2], processadorPinagem, 1
instance = comp, \HEX2[1]~I , HEX2[1], processadorPinagem, 1
instance = comp, \HEX2[0]~I , HEX2[0], processadorPinagem, 1
instance = comp, \HEX3[6]~I , HEX3[6], processadorPinagem, 1
instance = comp, \HEX3[5]~I , HEX3[5], processadorPinagem, 1
instance = comp, \HEX3[4]~I , HEX3[4], processadorPinagem, 1
instance = comp, \HEX3[3]~I , HEX3[3], processadorPinagem, 1
instance = comp, \HEX3[2]~I , HEX3[2], processadorPinagem, 1
instance = comp, \HEX3[1]~I , HEX3[1], processadorPinagem, 1
instance = comp, \HEX3[0]~I , HEX3[0], processadorPinagem, 1
instance = comp, \HEX4[6]~I , HEX4[6], processadorPinagem, 1
instance = comp, \HEX4[5]~I , HEX4[5], processadorPinagem, 1
instance = comp, \HEX4[4]~I , HEX4[4], processadorPinagem, 1
instance = comp, \HEX4[3]~I , HEX4[3], processadorPinagem, 1
instance = comp, \HEX4[2]~I , HEX4[2], processadorPinagem, 1
instance = comp, \HEX4[1]~I , HEX4[1], processadorPinagem, 1
instance = comp, \HEX4[0]~I , HEX4[0], processadorPinagem, 1
instance = comp, \HEX5[6]~I , HEX5[6], processadorPinagem, 1
instance = comp, \HEX5[5]~I , HEX5[5], processadorPinagem, 1
instance = comp, \HEX5[4]~I , HEX5[4], processadorPinagem, 1
instance = comp, \HEX5[3]~I , HEX5[3], processadorPinagem, 1
instance = comp, \HEX5[2]~I , HEX5[2], processadorPinagem, 1
instance = comp, \HEX5[1]~I , HEX5[1], processadorPinagem, 1
instance = comp, \HEX5[0]~I , HEX5[0], processadorPinagem, 1
instance = comp, \HEX6[6]~I , HEX6[6], processadorPinagem, 1
instance = comp, \HEX6[5]~I , HEX6[5], processadorPinagem, 1
instance = comp, \HEX6[4]~I , HEX6[4], processadorPinagem, 1
instance = comp, \HEX6[3]~I , HEX6[3], processadorPinagem, 1
instance = comp, \HEX6[2]~I , HEX6[2], processadorPinagem, 1
instance = comp, \HEX6[1]~I , HEX6[1], processadorPinagem, 1
instance = comp, \HEX6[0]~I , HEX6[0], processadorPinagem, 1
instance = comp, \HEX7[6]~I , HEX7[6], processadorPinagem, 1
instance = comp, \HEX7[5]~I , HEX7[5], processadorPinagem, 1
instance = comp, \HEX7[4]~I , HEX7[4], processadorPinagem, 1
instance = comp, \HEX7[3]~I , HEX7[3], processadorPinagem, 1
instance = comp, \HEX7[2]~I , HEX7[2], processadorPinagem, 1
instance = comp, \HEX7[1]~I , HEX7[1], processadorPinagem, 1
instance = comp, \HEX7[0]~I , HEX7[0], processadorPinagem, 1
instance = comp, \LEDR[0]~I , LEDR[0], processadorPinagem, 1
instance = comp, \LEDR[1]~I , LEDR[1], processadorPinagem, 1
instance = comp, \LEDR[2]~I , LEDR[2], processadorPinagem, 1
instance = comp, \LEDR[3]~I , LEDR[3], processadorPinagem, 1
instance = comp, \LEDR[4]~I , LEDR[4], processadorPinagem, 1
instance = comp, \LEDR[5]~I , LEDR[5], processadorPinagem, 1
instance = comp, \LEDR[6]~I , LEDR[6], processadorPinagem, 1
instance = comp, \LEDR[7]~I , LEDR[7], processadorPinagem, 1
instance = comp, \LEDR[8]~I , LEDR[8], processadorPinagem, 1
instance = comp, \LEDR[9]~I , LEDR[9], processadorPinagem, 1
instance = comp, \LEDR[10]~I , LEDR[10], processadorPinagem, 1
instance = comp, \LEDR[11]~I , LEDR[11], processadorPinagem, 1
instance = comp, \LEDR[12]~I , LEDR[12], processadorPinagem, 1
instance = comp, \LEDR[13]~I , LEDR[13], processadorPinagem, 1
instance = comp, \LEDR[14]~I , LEDR[14], processadorPinagem, 1
instance = comp, \LEDR[15]~I , LEDR[15], processadorPinagem, 1
instance = comp, \LEDR[16]~I , LEDR[16], processadorPinagem, 1
instance = comp, \LEDR[17]~I , LEDR[17], processadorPinagem, 1
instance = comp, \LEDG[0]~I , LEDG[0], processadorPinagem, 1
instance = comp, \LEDG[1]~I , LEDG[1], processadorPinagem, 1
instance = comp, \LEDG[2]~I , LEDG[2], processadorPinagem, 1
instance = comp, \LEDG[3]~I , LEDG[3], processadorPinagem, 1
instance = comp, \LEDG[4]~I , LEDG[4], processadorPinagem, 1
instance = comp, \LEDG[5]~I , LEDG[5], processadorPinagem, 1
instance = comp, \LEDG[6]~I , LEDG[6], processadorPinagem, 1
instance = comp, \LEDG[7]~I , LEDG[7], processadorPinagem, 1
