TimeQuest Timing Analyzer report for Datapath
Wed Nov 20 03:01:11 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'Controle:Control|currentState.S0'
 13. Slow Model Hold: 'Controle:Control|currentState.S0'
 14. Slow Model Hold: 'clock'
 15. Slow Model Minimum Pulse Width: 'Controle:Control|currentState.S0'
 16. Slow Model Minimum Pulse Width: 'clock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clock'
 29. Fast Model Setup: 'Controle:Control|currentState.S0'
 30. Fast Model Hold: 'Controle:Control|currentState.S0'
 31. Fast Model Hold: 'clock'
 32. Fast Model Minimum Pulse Width: 'Controle:Control|currentState.S0'
 33. Fast Model Minimum Pulse Width: 'clock'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Datapath                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; clock                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                            ;
; Controle:Control|currentState.S0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Controle:Control|currentState.S0 } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 29.56 MHz  ; 29.56 MHz       ; Controle:Control|currentState.S0 ;      ;
; 116.16 MHz ; 116.16 MHz      ; clock                            ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; clock                            ; -17.335 ; -538.910      ;
; Controle:Control|currentState.S0 ; -16.414 ; -483.126      ;
+----------------------------------+---------+---------------+


+------------------------------------------------------------+
; Slow Model Hold Summary                                    ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; Controle:Control|currentState.S0 ; -12.831 ; -380.000      ;
; clock                            ; -1.949  ; -12.007       ;
+----------------------------------+---------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; Controle:Control|currentState.S0 ; -8.596 ; -4450.048     ;
; clock                            ; -1.380 ; -139.380      ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                          ;
+---------+------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                   ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+
; -17.335 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.498    ; 6.373      ;
; -17.206 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.502    ; 6.240      ;
; -17.183 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.519    ; 6.200      ;
; -17.171 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.523    ; 6.184      ;
; -17.142 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.500    ; 6.178      ;
; -17.107 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.496    ; 6.147      ;
; -17.098 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.621    ; 6.013      ;
; -17.071 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.625    ; 5.982      ;
; -17.047 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.490    ; 6.093      ;
; -17.029 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.523    ; 6.042      ;
; -17.020 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.499    ; 6.057      ;
; -16.977 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.519    ; 5.994      ;
; -16.933 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.501    ; 5.968      ;
; -16.926 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.508    ; 5.954      ;
; -16.918 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.494    ; 5.960      ;
; -16.912 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.529    ; 5.919      ;
; -16.891 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.505    ; 5.922      ;
; -16.891 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.503    ; 5.924      ;
; -16.887 ; ProgramCounter:PC1|addr_Output[11] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.491    ; 5.932      ;
; -16.883 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.506    ; 5.913      ;
; -16.812 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.631    ; 5.717      ;
; -16.811 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -11.474    ; 6.373      ;
; -16.803 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.502    ; 5.837      ;
; -16.793 ; ProgramCounter:PC1|addr_Output[10] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.646    ; 5.683      ;
; -16.770 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.529    ; 5.777      ;
; -16.768 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.523    ; 5.781      ;
; -16.761 ; ProgramCounter:PC1|addr_Output[13] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.525    ; 5.772      ;
; -16.758 ; ProgramCounter:PC1|addr_Output[11] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.495    ; 5.799      ;
; -16.758 ; ProgramCounter:PC1|addr_Output[16] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.509    ; 5.785      ;
; -16.748 ; ProgramCounter:PC1|addr_Output[10] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.642    ; 5.642      ;
; -16.739 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.500    ; 5.775      ;
; -16.692 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.498    ; 5.730      ;
; -16.682 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -11.478    ; 6.240      ;
; -16.668 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.625    ; 5.579      ;
; -16.665 ; ProgramCounter:PC1|addr_Output[16] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.505    ; 5.696      ;
; -16.659 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -11.495    ; 6.200      ;
; -16.647 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -11.499    ; 6.184      ;
; -16.638 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.500    ; 5.674      ;
; -16.632 ; ProgramCounter:PC1|addr_Output[13] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.529    ; 5.639      ;
; -16.632 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.511    ; 5.657      ;
; -16.626 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.523    ; 5.639      ;
; -16.623 ; ProgramCounter:PC1|addr_Output[8]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.500    ; 5.659      ;
; -16.618 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -11.476    ; 6.178      ;
; -16.611 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.509    ; 5.638      ;
; -16.610 ; ProgramCounter:PC1|addr_Output[15] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.507    ; 5.639      ;
; -16.610 ; ProgramCounter:PC1|addr_Output[8]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.504    ; 5.642      ;
; -16.583 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -11.472    ; 6.147      ;
; -16.574 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -11.597    ; 6.013      ;
; -16.553 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[10] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.506    ; 5.583      ;
; -16.547 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -11.601    ; 5.982      ;
; -16.541 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.519    ; 5.558      ;
; -16.540 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.519    ; 5.557      ;
; -16.534 ; ProgramCounter:PC1|addr_Output[10] ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.652    ; 5.418      ;
; -16.525 ; ProgramCounter:PC1|addr_Output[9]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.503    ; 5.558      ;
; -16.523 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -11.466    ; 6.093      ;
; -16.515 ; ProgramCounter:PC1|addr_Output[15] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.503    ; 5.548      ;
; -16.515 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.494    ; 5.557      ;
; -16.512 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.496    ; 5.552      ;
; -16.505 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -11.499    ; 6.042      ;
; -16.502 ; ProgramCounter:PC1|addr_Output[9]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.499    ; 5.539      ;
; -16.499 ; ProgramCounter:PC1|addr_Output[16] ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.515    ; 5.520      ;
; -16.496 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -11.475    ; 6.057      ;
; -16.493 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[24] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.498    ; 5.531      ;
; -16.492 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[12] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.527    ; 5.501      ;
; -16.491 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.498    ; 5.529      ;
; -16.489 ; ProgramCounter:PC1|addr_Output[12] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.513    ; 5.512      ;
; -16.488 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.505    ; 5.519      ;
; -16.488 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.503    ; 5.521      ;
; -16.486 ; ProgramCounter:PC1|addr_Output[12] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.517    ; 5.505      ;
; -16.478 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.503    ; 5.511      ;
; -16.478 ; ProgramCounter:PC1|addr_Output[11] ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.501    ; 5.513      ;
; -16.476 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.503    ; 5.509      ;
; -16.464 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.496    ; 5.504      ;
; -16.463 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[12] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.504    ; 5.495      ;
; -16.459 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[21] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.510    ; 5.485      ;
; -16.458 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[12] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.506    ; 5.488      ;
; -16.455 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.621    ; 5.370      ;
; -16.453 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -11.495    ; 5.994      ;
; -16.449 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.524    ; 5.461      ;
; -16.441 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.621    ; 5.356      ;
; -16.431 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[16] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.508    ; 5.459      ;
; -16.422 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.524    ; 5.434      ;
; -16.420 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.501    ; 5.455      ;
; -16.409 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -11.477    ; 5.968      ;
; -16.404 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.490    ; 5.450      ;
; -16.402 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -11.484    ; 5.954      ;
; -16.401 ; ProgramCounter:PC1|addr_Output[17] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.515    ; 5.422      ;
; -16.401 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[10] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.527    ; 5.410      ;
; -16.399 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.519    ; 5.416      ;
; -16.394 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -11.470    ; 5.960      ;
; -16.393 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.501    ; 5.428      ;
; -16.392 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[12] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.629    ; 5.299      ;
; -16.390 ; ProgramCounter:PC1|addr_Output[21] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.511    ; 5.415      ;
; -16.390 ; ProgramCounter:PC1|addr_Output[10] ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.646    ; 5.280      ;
; -16.390 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.524    ; 5.402      ;
; -16.388 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -11.505    ; 5.919      ;
; -16.388 ; ProgramCounter:PC1|addr_Output[14] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.500    ; 5.424      ;
; -16.383 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[16] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.529    ; 5.390      ;
; -16.380 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[21] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.531    ; 5.385      ;
; -16.377 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -11.499    ; 5.414      ;
+---------+------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Controle:Control|currentState.S0'                                                                                                                                             ;
+---------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -16.414 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.997     ; 6.965      ;
; -16.379 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.018     ; 6.909      ;
; -16.350 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.995     ; 6.903      ;
; -16.279 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.120     ; 6.707      ;
; -16.270 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.096     ; 6.973      ;
; -16.237 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.018     ; 6.767      ;
; -16.126 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.989     ; 6.685      ;
; -16.118 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.117     ; 6.800      ;
; -16.099 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.000     ; 6.647      ;
; -16.099 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.998     ; 6.649      ;
; -16.042 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.094     ; 6.747      ;
; -16.033 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.219     ; 6.613      ;
; -16.001 ; ProgramCounter:PC1|addr_Output[10] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.141     ; 6.408      ;
; -15.987 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.129     ; 6.532      ;
; -15.982 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.088     ; 6.693      ;
; -15.966 ; ProgramCounter:PC1|addr_Output[11] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.990     ; 6.524      ;
; -15.966 ; ProgramCounter:PC1|addr_Output[16] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.004     ; 6.510      ;
; -15.955 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.097     ; 6.657      ;
; -15.912 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.117     ; 6.594      ;
; -15.890 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.973     ; 6.965      ;
; -15.868 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.099     ; 6.568      ;
; -15.855 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.994     ; 6.909      ;
; -15.847 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.114     ; 6.396      ;
; -15.840 ; ProgramCounter:PC1|addr_Output[13] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.024     ; 6.364      ;
; -15.835 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.150     ; 6.359      ;
; -15.833 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.135     ; 6.361      ;
; -15.826 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.971     ; 6.903      ;
; -15.822 ; ProgramCounter:PC1|addr_Output[11] ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.089     ; 6.532      ;
; -15.818 ; ProgramCounter:PC1|addr_Output[15] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.002     ; 6.364      ;
; -15.818 ; ProgramCounter:PC1|addr_Output[8]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.999     ; 6.367      ;
; -15.804 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.112     ; 6.355      ;
; -15.759 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.127     ; 6.306      ;
; -15.755 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -9.096     ; 6.707      ;
; -15.750 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.252     ; 6.172      ;
; -15.746 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -9.072     ; 6.973      ;
; -15.733 ; ProgramCounter:PC1|addr_Output[9]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.998     ; 6.283      ;
; -15.733 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.237     ; 6.159      ;
; -15.713 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.994     ; 6.767      ;
; -15.699 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.121     ; 6.252      ;
; -15.696 ; ProgramCounter:PC1|addr_Output[13] ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.123     ; 6.372      ;
; -15.694 ; ProgramCounter:PC1|addr_Output[12] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.012     ; 6.230      ;
; -15.691 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.135     ; 6.219      ;
; -15.683 ; ProgramCounter:PC1|addr_Output[10] ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.240     ; 6.242      ;
; -15.672 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.130     ; 6.216      ;
; -15.629 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.150     ; 6.153      ;
; -15.624 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.108     ; 6.154      ;
; -15.609 ; ProgramCounter:PC1|addr_Output[17] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.010     ; 6.147      ;
; -15.602 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.965     ; 6.685      ;
; -15.600 ; ProgramCounter:PC1|addr_Output[16] ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.103     ; 6.296      ;
; -15.598 ; ProgramCounter:PC1|addr_Output[21] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.006     ; 6.140      ;
; -15.596 ; ProgramCounter:PC1|addr_Output[14] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.995     ; 6.149      ;
; -15.594 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -9.093     ; 6.800      ;
; -15.592 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.113     ; 6.106      ;
; -15.585 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.132     ; 6.127      ;
; -15.575 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.976     ; 6.647      ;
; -15.575 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.974     ; 6.649      ;
; -15.559 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.106     ; 6.116      ;
; -15.558 ; ProgramCounter:PC1|addr_Output[8]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.098     ; 6.259      ;
; -15.553 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.117     ; 6.099      ;
; -15.544 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.134     ; 6.037      ;
; -15.539 ; ProgramCounter:PC1|addr_Output[11] ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.122     ; 6.091      ;
; -15.538 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.129     ; 6.047      ;
; -15.532 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.115     ; 6.080      ;
; -15.522 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.128     ; 6.204      ;
; -15.518 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -9.070     ; 6.747      ;
; -15.515 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.111     ; 6.031      ;
; -15.509 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -9.195     ; 6.613      ;
; -15.509 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.106     ; 6.041      ;
; -15.493 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.105     ; 6.198      ;
; -15.489 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -8.968     ; 6.058      ;
; -15.477 ; ProgramCounter:PC1|addr_Output[10] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -9.117     ; 6.408      ;
; -15.472 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.107     ; 6.175      ;
; -15.463 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -9.105     ; 6.532      ;
; -15.460 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.115     ; 6.017      ;
; -15.458 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -9.064     ; 6.693      ;
; -15.458 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.002     ; 6.003      ;
; -15.455 ; ProgramCounter:PC1|addr_Output[19] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.003     ; 6.000      ;
; -15.455 ; ProgramCounter:PC1|addr_Output[10] ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.258     ; 5.860      ;
; -15.450 ; ProgramCounter:PC1|addr_Output[15] ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.101     ; 6.148      ;
; -15.444 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.236     ; 5.835      ;
; -15.442 ; ProgramCounter:PC1|addr_Output[11] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.966     ; 6.524      ;
; -15.442 ; ProgramCounter:PC1|addr_Output[16] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -8.980     ; 6.510      ;
; -15.438 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.231     ; 5.845      ;
; -15.437 ; ProgramCounter:PC1|addr_Output[9]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.097     ; 6.139      ;
; -15.431 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -9.073     ; 6.657      ;
; -15.431 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.092     ; 6.011      ;
; -15.429 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.023     ; 5.953      ;
; -15.424 ; ProgramCounter:PC1|addr_Output[12] ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.111     ; 6.112      ;
; -15.422 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.230     ; 6.002      ;
; -15.420 ; ProgramCounter:PC1|addr_Output[16] ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.121     ; 5.962      ;
; -15.413 ; ProgramCounter:PC1|addr_Output[13] ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.156     ; 5.931      ;
; -15.410 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.094     ; 5.988      ;
; -15.402 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.134     ; 5.895      ;
; -15.400 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[21] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.111     ; 5.931      ;
; -15.400 ; ProgramCounter:PC1|addr_Output[10] ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.273     ; 5.801      ;
; -15.400 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.000     ; 5.947      ;
; -15.399 ; ProgramCounter:PC1|addr_Output[11] ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.107     ; 5.955      ;
; -15.396 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.129     ; 5.905      ;
; -15.388 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 1.000        ; -9.093     ; 6.594      ;
; -15.380 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -9.143     ; 5.905      ;
+---------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Controle:Control|currentState.S0'                                                                                                                                            ;
+---------+----------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node                            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -12.831 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.185     ; 1.604      ;
; -12.807 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.161     ; 1.604      ;
; -12.633 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.339     ; 1.956      ;
; -12.609 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.315     ; 1.956      ;
; -12.446 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.185     ; 1.989      ;
; -12.429 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[5]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.187     ; 2.008      ;
; -12.422 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.161     ; 1.989      ;
; -12.405 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[5]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.163     ; 2.008      ;
; -12.331 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.185     ; 1.604      ;
; -12.307 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.161     ; 1.604      ;
; -12.133 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.339     ; 1.956      ;
; -12.130 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.310     ; 2.430      ;
; -12.117 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.211     ; 2.344      ;
; -12.115 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.305     ; 2.440      ;
; -12.110 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[1]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.208     ; 2.348      ;
; -12.109 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.315     ; 1.956      ;
; -12.107 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[3]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.208     ; 2.351      ;
; -12.106 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.286     ; 2.430      ;
; -12.093 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.187     ; 2.344      ;
; -12.091 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.281     ; 2.440      ;
; -12.086 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[1]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.184     ; 2.348      ;
; -12.085 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.198     ; 2.363      ;
; -12.084 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[22] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.196     ; 2.362      ;
; -12.083 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[3]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.184     ; 2.351      ;
; -12.066 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.194     ; 2.378      ;
; -12.061 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.174     ; 2.363      ;
; -12.060 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[22] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.172     ; 2.362      ;
; -12.042 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.170     ; 2.378      ;
; -12.024 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.199     ; 2.425      ;
; -12.000 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.175     ; 2.425      ;
; -11.946 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.185     ; 1.989      ;
; -11.929 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[5]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.187     ; 2.008      ;
; -11.922 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.161     ; 1.989      ;
; -11.905 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[5]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.163     ; 2.008      ;
; -11.892 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[17] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.200     ; 2.558      ;
; -11.884 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.185     ; 2.551      ;
; -11.884 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.200     ; 2.566      ;
; -11.868 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[17] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.176     ; 2.558      ;
; -11.867 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[4]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.190     ; 2.573      ;
; -11.861 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.213     ; 2.602      ;
; -11.860 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.161     ; 2.551      ;
; -11.860 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.176     ; 2.566      ;
; -11.859 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[2]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.188     ; 2.579      ;
; -11.843 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[4]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.166     ; 2.573      ;
; -11.837 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.189     ; 2.602      ;
; -11.835 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[2]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.164     ; 2.579      ;
; -11.786 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.193     ; 2.657      ;
; -11.784 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[15] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.192     ; 2.658      ;
; -11.767 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[10] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.331     ; 2.814      ;
; -11.762 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.169     ; 2.657      ;
; -11.760 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[15] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.168     ; 2.658      ;
; -11.743 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[10] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.307     ; 2.814      ;
; -11.716 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[19] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.193     ; 2.727      ;
; -11.692 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[19] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.169     ; 2.727      ;
; -11.676 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[13] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.214     ; 2.788      ;
; -11.652 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[13] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.190     ; 2.788      ;
; -11.630 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.310     ; 2.430      ;
; -11.617 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.211     ; 2.344      ;
; -11.615 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.305     ; 2.440      ;
; -11.610 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[1]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.208     ; 2.348      ;
; -11.607 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[3]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.208     ; 2.351      ;
; -11.606 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.286     ; 2.430      ;
; -11.593 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.187     ; 2.344      ;
; -11.591 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.281     ; 2.440      ;
; -11.586 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[1]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.184     ; 2.348      ;
; -11.585 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.198     ; 2.363      ;
; -11.584 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[22] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.196     ; 2.362      ;
; -11.583 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[3]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.184     ; 2.351      ;
; -11.566 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.194     ; 2.378      ;
; -11.561 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.174     ; 2.363      ;
; -11.560 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[22] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.172     ; 2.362      ;
; -11.542 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.170     ; 2.378      ;
; -11.524 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.199     ; 2.425      ;
; -11.503 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.194     ; 2.941      ;
; -11.501 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[7]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.179     ; 2.928      ;
; -11.500 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.175     ; 2.425      ;
; -11.479 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.170     ; 2.941      ;
; -11.477 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[7]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.155     ; 2.928      ;
; -11.392 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[17] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.200     ; 2.558      ;
; -11.384 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.185     ; 2.551      ;
; -11.384 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.200     ; 2.566      ;
; -11.382 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[8]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.189     ; 3.057      ;
; -11.368 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[17] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.176     ; 2.558      ;
; -11.367 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[4]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.190     ; 2.573      ;
; -11.367 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[21] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.196     ; 3.079      ;
; -11.365 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[12] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.202     ; 3.087      ;
; -11.361 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.213     ; 2.602      ;
; -11.360 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.161     ; 2.551      ;
; -11.360 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.176     ; 2.566      ;
; -11.359 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[2]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.188     ; 2.579      ;
; -11.358 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[8]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.165     ; 3.057      ;
; -11.343 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[21] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.172     ; 3.079      ;
; -11.343 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[4]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.166     ; 2.573      ;
; -11.341 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[12] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.178     ; 3.087      ;
; -11.337 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.189     ; 2.602      ;
; -11.335 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[2]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.164     ; 2.579      ;
; -11.295 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.178     ; 3.133      ;
; -11.286 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.193     ; 2.657      ;
; -11.284 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[15] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 14.192     ; 2.658      ;
; -11.271 ; Controle:Control|currentState.S0 ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 14.154     ; 3.133      ;
+---------+----------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                   ;
+--------+--------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.949 ; Controle:Control|currentState.S0     ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.900      ; 1.467      ;
; -1.449 ; Controle:Control|currentState.S0     ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.900      ; 1.467      ;
; -0.602 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[18]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.689      ; 2.603      ;
; -0.601 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[13]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.689      ; 2.604      ;
; -0.553 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.681      ; 2.644      ;
; -0.550 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.679      ; 2.645      ;
; -0.549 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.681      ; 2.648      ;
; -0.548 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.681      ; 2.649      ;
; -0.516 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.687      ; 2.687      ;
; -0.516 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.679      ; 2.679      ;
; -0.415 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[5]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.678      ; 2.779      ;
; -0.395 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.688      ; 2.809      ;
; -0.394 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.679      ; 2.801      ;
; -0.393 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.688      ; 2.811      ;
; -0.391 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.679      ; 2.804      ;
; -0.375 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[26]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.684      ; 2.825      ;
; -0.373 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.681      ; 2.824      ;
; -0.372 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.687      ; 2.831      ;
; -0.370 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[17]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.684      ; 2.830      ;
; -0.360 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[11]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.666      ; 2.822      ;
; -0.358 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[24]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.689      ; 2.847      ;
; -0.291 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[14]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.682      ; 2.907      ;
; -0.268 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[29]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.689      ; 2.937      ;
; -0.231 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.047      ; 2.082      ;
; -0.140 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.690      ; 3.066      ;
; -0.135 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[23]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.690      ; 3.071      ;
; -0.124 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[25]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.684      ; 3.076      ;
; -0.123 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[27]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.684      ; 3.077      ;
; -0.114 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[7]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.666      ; 3.068      ;
; -0.102 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[18]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.689      ; 2.603      ;
; -0.101 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[13]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.689      ; 2.604      ;
; -0.086 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[31]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.048      ; 2.228      ;
; -0.083 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[0]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.048      ; 2.231      ;
; -0.053 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.681      ; 2.644      ;
; -0.050 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.679      ; 2.645      ;
; -0.049 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.681      ; 2.648      ;
; -0.048 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.681      ; 2.649      ;
; -0.032 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[20]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.680      ; 3.164      ;
; -0.031 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[19]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.680      ; 3.165      ;
; -0.016 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.687      ; 2.687      ;
; -0.016 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.679      ; 2.679      ;
; 0.085  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[5]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.678      ; 2.779      ;
; 0.099  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[31]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.051      ; 2.416      ;
; 0.101  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[27]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.047      ; 2.414      ;
; 0.102  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[0]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.051      ; 2.419      ;
; 0.105  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.688      ; 2.809      ;
; 0.106  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.679      ; 2.801      ;
; 0.107  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.688      ; 2.811      ;
; 0.109  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.679      ; 2.804      ;
; 0.120  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[25]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.047      ; 2.433      ;
; 0.125  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[26]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.684      ; 2.825      ;
; 0.127  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.681      ; 2.824      ;
; 0.128  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.687      ; 2.831      ;
; 0.130  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[17]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.684      ; 2.830      ;
; 0.140  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[11]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.666      ; 2.822      ;
; 0.142  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[24]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.689      ; 2.847      ;
; 0.151  ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.610      ; 2.027      ;
; 0.151  ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.610      ; 2.027      ;
; 0.152  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[28]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.689      ; 3.357      ;
; 0.156  ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.610      ; 2.032      ;
; 0.176  ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.616      ; 2.058      ;
; 0.189  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[21]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.677      ; 3.382      ;
; 0.194  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.050      ; 2.510      ;
; 0.206  ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.713      ; 2.185      ;
; 0.206  ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.713      ; 2.185      ;
; 0.209  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[14]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.682      ; 2.907      ;
; 0.211  ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.713      ; 2.190      ;
; 0.212  ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.613      ; 2.091      ;
; 0.212  ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.613      ; 2.091      ;
; 0.217  ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.613      ; 2.096      ;
; 0.231  ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.719      ; 2.216      ;
; 0.232  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[29]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.689      ; 2.937      ;
; 0.237  ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.619      ; 2.122      ;
; 0.260  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.042      ; 2.568      ;
; 0.262  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[13]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.052      ; 2.580      ;
; 0.263  ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.608      ; 2.137      ;
; 0.264  ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.608      ; 2.138      ;
; 0.267  ; regInstrucao:RegIns|addr_Output5[15] ; bitsReg:RegULASaida|q[31]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.428      ; 1.961      ;
; 0.277  ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.619      ; 2.162      ;
; 0.281  ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.617      ; 2.164      ;
; 0.281  ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.617      ; 2.164      ;
; 0.318  ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.711      ; 2.295      ;
; 0.319  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[23]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.053      ; 2.638      ;
; 0.319  ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.711      ; 2.296      ;
; 0.322  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[27]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.050      ; 2.638      ;
; 0.324  ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.611      ; 2.201      ;
; 0.325  ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.611      ; 2.202      ;
; 0.328  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[19]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.043      ; 2.637      ;
; 0.332  ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.722      ; 2.320      ;
; 0.333  ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.049      ; 2.648      ;
; 0.336  ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.720      ; 2.322      ;
; 0.336  ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.720      ; 2.322      ;
; 0.337  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.050      ; 2.653      ;
; 0.338  ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.622      ; 2.226      ;
; 0.341  ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[25]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.050      ; 2.657      ;
; 0.342  ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.620      ; 2.228      ;
; 0.342  ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.620      ; 2.228      ;
; 0.360  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.690      ; 3.066      ;
; 0.365  ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[23]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.690      ; 3.071      ;
; 0.372  ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.042      ; 2.680      ;
+--------+--------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Controle:Control|currentState.S0'                                                                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------+
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[0]|datac           ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[0]|datac           ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[10]|datac          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[10]|datac          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[11]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[11]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[12]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[12]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[13]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[13]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[14]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[14]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[15]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[15]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[16]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[16]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[17]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[17]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[18]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[18]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[19]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[19]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[1]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[1]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[20]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[20]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[21]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[21]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[22]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[22]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[23]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[23]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[24]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[24]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[25]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[25]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[26]|datac          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[26]|datac          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[27]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[27]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[28]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[28]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[29]|datac          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[29]|datac          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[2]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[2]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[30]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[30]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[31]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[31]|datad          ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[3]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[3]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[4]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[4]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[5]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[5]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[6]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[6]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[7]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[7]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[8]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[8]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[9]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[9]|datad           ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[0]  ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[0]  ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[10] ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[10] ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[11] ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[11] ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[12] ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[12] ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[13] ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[13] ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[14] ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[14] ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[15] ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[15] ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[16] ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[16] ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[17] ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[17] ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[18] ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[18] ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[19] ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[19] ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[1]  ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[1]  ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[20] ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[20] ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[21] ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[21] ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[22] ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[22] ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[23] ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[23] ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[24] ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[24] ;
; -8.596 ; -8.596       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[25] ;
; -8.596 ; -8.596       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[25] ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S8 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S8 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S9 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S9 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[16]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[16]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[17]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[17]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[18]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[18]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[19]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[19]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[20]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[20]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[21]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[21]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[22]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[22]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[23]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[23]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[24]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[24]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[25]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[25]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[26]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[26]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[27]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[27]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[28]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[28]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[29]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[29]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[30]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[30]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[31]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[31]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[8]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[8]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[9]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[9]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[16]               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                     ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; 7.811  ; 7.811  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; 2.625  ; 2.625  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; 2.590  ; 2.590  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; 6.614  ; 6.614  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; 6.971  ; 6.971  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; 7.446  ; 7.446  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; 7.811  ; 7.811  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; 7.063  ; 7.063  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; 7.174  ; 7.174  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; 7.667  ; 7.667  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; 6.916  ; 6.916  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; 7.436  ; 7.436  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; 6.619  ; 6.619  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; 6.733  ; 6.733  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; 6.868  ; 6.868  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; 6.608  ; 6.608  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; 7.496  ; 7.496  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; 3.861  ; 3.861  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; 3.915  ; 3.915  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; 4.348  ; 4.348  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; 4.201  ; 4.201  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; 4.007  ; 4.007  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; 4.612  ; 4.612  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; 4.302  ; 4.302  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; 3.932  ; 3.932  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; 4.835  ; 4.835  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; 4.484  ; 4.484  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; 4.608  ; 4.608  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; 4.130  ; 4.130  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; 3.815  ; 3.815  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; 3.837  ; 3.837  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; 4.092  ; 4.092  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; 4.316  ; 4.316  ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; 5.049  ; 5.049  ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; 4.371  ; 4.371  ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; 4.030  ; 4.030  ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; 4.473  ; 4.473  ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; 4.467  ; 4.467  ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; 4.454  ; 4.454  ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; 4.134  ; 4.134  ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; 3.677  ; 3.677  ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; 4.049  ; 4.049  ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; 4.234  ; 4.234  ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; 4.263  ; 4.263  ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; 3.755  ; 3.755  ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; 4.114  ; 4.114  ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; 5.049  ; 5.049  ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; 4.532  ; 4.532  ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; 4.271  ; 4.271  ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; 4.566  ; 4.566  ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; 4.326  ; 4.326  ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; 4.373  ; 4.373  ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; 4.614  ; 4.614  ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; 4.198  ; 4.198  ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; 4.726  ; 4.726  ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; 4.025  ; 4.025  ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; 4.459  ; 4.459  ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; -0.025 ; -0.025 ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; 4.179  ; 4.179  ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; 4.062  ; 4.062  ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; 4.336  ; 4.336  ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; 4.431  ; 4.431  ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; 4.525  ; 4.525  ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; 4.490  ; 4.490  ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; 4.027  ; 4.027  ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; 3.987  ; 3.987  ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; 4.670  ; 4.670  ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; 4.629  ; 4.629  ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; 4.370  ; 4.370  ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; 3.965  ; 3.965  ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; 4.402  ; 4.402  ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; 4.056  ; 4.056  ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; 4.251  ; 4.251  ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; 3.697  ; 3.697  ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; 3.323  ; 3.323  ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; 3.986  ; 3.986  ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; 4.144  ; 4.144  ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; 3.990  ; 3.990  ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; 3.726  ; 3.726  ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; 4.349  ; 4.349  ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; 3.348  ; 3.348  ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; 3.783  ; 3.783  ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; 3.423  ; 3.423  ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; 4.295  ; 4.295  ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; 4.327  ; 4.327  ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; 4.249  ; 4.249  ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; 4.233  ; 4.233  ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; 4.113  ; 4.113  ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; 4.453  ; 4.453  ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; 4.440  ; 4.440  ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; 0.669  ; 0.669  ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; 4.362  ; 4.362  ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; 4.209  ; 4.209  ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; 4.670  ; 4.670  ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; 4.499  ; 4.499  ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; 4.179  ; 4.179  ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; 4.352  ; 4.352  ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; 4.625  ; 4.625  ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; 4.603  ; 4.603  ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 5.186  ; 5.186  ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; 0.459  ; 0.459  ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; 0.175  ; 0.175  ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; 4.132  ; 4.132  ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; 4.755  ; 4.755  ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; 4.446  ; 4.446  ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; 4.691  ; 4.691  ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; 4.442  ; 4.442  ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; 5.186  ; 5.186  ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; 4.944  ; 4.944  ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; 4.128  ; 4.128  ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; 4.490  ; 4.490  ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; 4.504  ; 4.504  ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; 4.545  ; 4.545  ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; 4.255  ; 4.255  ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; 4.580  ; 4.580  ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; 4.741  ; 4.741  ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; 4.687  ; 4.687  ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; 4.190  ; 4.190  ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; 4.648  ; 4.648  ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; 4.510  ; 4.510  ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; 4.723  ; 4.723  ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; 5.095  ; 5.095  ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; 4.849  ; 4.849  ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; 4.215  ; 4.215  ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; 5.093  ; 5.093  ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; 4.593  ; 4.593  ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; 4.811  ; 4.811  ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; 4.256  ; 4.256  ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; 4.105  ; 4.105  ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; 4.121  ; 4.121  ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; 4.627  ; 4.627  ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; 4.599  ; 4.599  ; Rise       ; clock                            ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; -1.913 ; -1.913 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; -1.930 ; -1.930 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; -1.913 ; -1.913 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; -5.903 ; -5.903 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; -6.260 ; -6.260 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; -6.326 ; -6.326 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; -6.790 ; -6.790 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; -6.388 ; -6.388 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; -6.477 ; -6.477 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; -6.839 ; -6.839 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; -6.224 ; -6.224 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; -6.573 ; -6.573 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; -5.748 ; -5.748 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; -5.705 ; -5.705 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; -5.990 ; -5.990 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; -5.912 ; -5.912 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; -6.770 ; -6.770 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; -3.044 ; -3.044 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; -3.098 ; -3.098 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; -3.522 ; -3.522 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; -3.529 ; -3.529 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; -3.335 ; -3.335 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; -3.940 ; -3.940 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; -3.616 ; -3.616 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; -3.250 ; -3.250 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; -4.160 ; -4.160 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; -3.659 ; -3.659 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; -3.915 ; -3.915 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; -3.259 ; -3.259 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; -3.143 ; -3.143 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; -3.134 ; -3.134 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; -3.419 ; -3.419 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; -3.643 ; -3.643 ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; 0.255  ; 0.255  ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; -4.141 ; -4.141 ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; -3.800 ; -3.800 ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; -4.243 ; -4.243 ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; -4.237 ; -4.237 ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; -4.224 ; -4.224 ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; -3.904 ; -3.904 ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; -3.447 ; -3.447 ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; -3.819 ; -3.819 ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; -4.004 ; -4.004 ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; -4.033 ; -4.033 ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; -3.525 ; -3.525 ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; -3.884 ; -3.884 ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; -4.819 ; -4.819 ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; -4.302 ; -4.302 ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; -4.041 ; -4.041 ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; -4.336 ; -4.336 ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; -4.096 ; -4.096 ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; -4.143 ; -4.143 ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; -4.384 ; -4.384 ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; -3.968 ; -3.968 ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; -4.496 ; -4.496 ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; -3.795 ; -3.795 ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; -4.229 ; -4.229 ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; 0.255  ; 0.255  ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; -3.949 ; -3.949 ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; -3.832 ; -3.832 ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; -4.106 ; -4.106 ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; -4.201 ; -4.201 ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; -4.295 ; -4.295 ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; -4.260 ; -4.260 ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; -3.797 ; -3.797 ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; -3.757 ; -3.757 ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; -0.439 ; -0.439 ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; -4.399 ; -4.399 ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; -4.140 ; -4.140 ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; -3.735 ; -3.735 ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; -4.172 ; -4.172 ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; -3.826 ; -3.826 ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; -4.021 ; -4.021 ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; -3.467 ; -3.467 ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; -3.093 ; -3.093 ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; -3.756 ; -3.756 ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; -3.914 ; -3.914 ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; -3.760 ; -3.760 ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; -3.496 ; -3.496 ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; -4.119 ; -4.119 ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; -3.118 ; -3.118 ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; -3.553 ; -3.553 ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; -3.193 ; -3.193 ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; -4.065 ; -4.065 ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; -4.097 ; -4.097 ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; -4.019 ; -4.019 ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; -4.003 ; -4.003 ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; -3.883 ; -3.883 ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; -4.223 ; -4.223 ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; -4.210 ; -4.210 ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; -0.439 ; -0.439 ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; -4.132 ; -4.132 ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; -3.979 ; -3.979 ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; -4.440 ; -4.440 ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; -4.269 ; -4.269 ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; -3.949 ; -3.949 ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; -4.122 ; -4.122 ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; -4.395 ; -4.395 ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; -4.373 ; -4.373 ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 0.055  ; 0.055  ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; -0.229 ; -0.229 ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; 0.055  ; 0.055  ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; -3.902 ; -3.902 ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; -4.525 ; -4.525 ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; -4.216 ; -4.216 ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; -4.461 ; -4.461 ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; -4.212 ; -4.212 ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; -4.956 ; -4.956 ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; -4.714 ; -4.714 ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; -3.898 ; -3.898 ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; -4.260 ; -4.260 ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; -4.274 ; -4.274 ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; -4.315 ; -4.315 ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; -4.025 ; -4.025 ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; -4.350 ; -4.350 ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; -4.511 ; -4.511 ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; -4.457 ; -4.457 ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; -3.960 ; -3.960 ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; -4.418 ; -4.418 ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; -4.280 ; -4.280 ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; -4.493 ; -4.493 ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; -4.865 ; -4.865 ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; -4.619 ; -4.619 ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; -3.985 ; -3.985 ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; -4.863 ; -4.863 ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; -4.363 ; -4.363 ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; -4.581 ; -4.581 ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; -4.026 ; -4.026 ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; -3.875 ; -3.875 ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; -3.891 ; -3.891 ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; -4.397 ; -4.397 ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; -4.369 ; -4.369 ; Rise       ; clock                            ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port                           ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ; 6.936  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ; 6.936  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ;        ; 5.158  ; Rise       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ;        ; 7.205  ; Rise       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ;        ; 5.362  ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 5.558  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 5.558  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 5.854  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 5.713  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 5.854  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 25.956 ; 25.956 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 25.956 ; 25.956 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 23.548 ; 23.548 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 22.678 ; 22.678 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 24.063 ; 24.063 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 23.568 ; 23.568 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 22.786 ; 22.786 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 23.353 ; 23.353 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 22.965 ; 22.965 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 24.592 ; 24.592 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 24.192 ; 24.192 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 24.432 ; 24.432 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 23.287 ; 23.287 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 24.311 ; 24.311 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 24.571 ; 24.571 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 24.414 ; 24.414 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 23.797 ; 23.797 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 24.054 ; 24.054 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 23.970 ; 23.970 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 24.733 ; 24.733 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 23.465 ; 23.465 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 23.683 ; 23.683 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 24.124 ; 24.124 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 24.477 ; 24.477 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 25.317 ; 25.317 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 24.367 ; 24.367 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 24.446 ; 24.446 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 24.578 ; 24.578 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 24.776 ; 24.776 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 25.088 ; 25.088 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 24.965 ; 24.965 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 25.075 ; 25.075 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 25.500 ; 25.500 ; Rise       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 25.980 ; 25.980 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[0]               ; Controle:Control|currentState.S0 ; 25.787 ; 25.787 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 22.421 ; 22.421 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 24.073 ; 24.073 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 23.673 ; 23.673 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 23.062 ; 23.062 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 22.895 ; 22.895 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 23.451 ; 23.451 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 22.648 ; 22.648 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 23.473 ; 23.473 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 24.047 ; 24.047 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 23.937 ; 23.937 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 23.270 ; 23.270 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 23.803 ; 23.803 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 23.823 ; 23.823 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 24.036 ; 24.036 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 24.767 ; 24.767 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 24.450 ; 24.450 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 24.053 ; 24.053 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 24.414 ; 24.414 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 24.427 ; 24.427 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 24.622 ; 24.622 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 24.381 ; 24.381 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 24.758 ; 24.758 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 24.692 ; 24.692 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 24.991 ; 24.991 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 25.085 ; 25.085 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 24.974 ; 24.974 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 24.520 ; 24.520 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 25.980 ; 25.980 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 25.233 ; 25.233 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 24.903 ; 24.903 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 24.805 ; 24.805 ; Rise       ; Controle:Control|currentState.S0 ;
; control_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 10.773 ; 10.773 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 9.758  ; 9.758  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 9.607  ; 9.607  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 8.842  ; 8.842  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 9.617  ; 9.617  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 10.773 ; 10.773 ; Rise       ; Controle:Control|currentState.S0 ;
; control_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 19.947 ; 19.947 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 19.156 ; 19.156 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 19.947 ; 19.947 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 18.554 ; 18.554 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 19.093 ; 19.093 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 19.133 ; 19.133 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 19.170 ; 19.170 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 19.283 ; 19.283 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 19.244 ; 19.244 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 18.955 ; 18.955 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 19.202 ; 19.202 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[10]                ; Controle:Control|currentState.S0 ; 18.635 ; 18.635 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[11]                ; Controle:Control|currentState.S0 ; 18.673 ; 18.673 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[12]                ; Controle:Control|currentState.S0 ; 19.066 ; 19.066 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[13]                ; Controle:Control|currentState.S0 ; 18.483 ; 18.483 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[14]                ; Controle:Control|currentState.S0 ; 18.726 ; 18.726 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[15]                ; Controle:Control|currentState.S0 ; 19.067 ; 19.067 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[16]                ; Controle:Control|currentState.S0 ; 19.110 ; 19.110 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[17]                ; Controle:Control|currentState.S0 ; 18.807 ; 18.807 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[18]                ; Controle:Control|currentState.S0 ; 19.301 ; 19.301 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[19]                ; Controle:Control|currentState.S0 ; 19.018 ; 19.018 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[20]                ; Controle:Control|currentState.S0 ; 18.772 ; 18.772 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[21]                ; Controle:Control|currentState.S0 ; 18.748 ; 18.748 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[22]                ; Controle:Control|currentState.S0 ; 19.568 ; 19.568 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[23]                ; Controle:Control|currentState.S0 ; 18.882 ; 18.882 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[24]                ; Controle:Control|currentState.S0 ; 19.282 ; 19.282 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[25]                ; Controle:Control|currentState.S0 ; 19.363 ; 19.363 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[26]                ; Controle:Control|currentState.S0 ; 19.123 ; 19.123 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[27]                ; Controle:Control|currentState.S0 ; 18.963 ; 18.963 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[28]                ; Controle:Control|currentState.S0 ; 18.873 ; 18.873 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[29]                ; Controle:Control|currentState.S0 ; 19.288 ; 19.288 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[30]                ; Controle:Control|currentState.S0 ; 19.055 ; 19.055 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[31]                ; Controle:Control|currentState.S0 ; 18.605 ; 18.605 ; Rise       ; Controle:Control|currentState.S0 ;
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ;        ; 6.936  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ;        ; 6.936  ; Fall       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ; 5.158  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ; 7.205  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ; 5.362  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;        ; 5.558  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;        ; 5.558  ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ;        ; 5.854  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ;        ; 5.713  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ;        ; 5.854  ; Fall       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 25.980 ; 25.980 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 25.980 ; 25.980 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 23.572 ; 23.572 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 22.702 ; 22.702 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 24.087 ; 24.087 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 23.592 ; 23.592 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 22.810 ; 22.810 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 23.377 ; 23.377 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 22.989 ; 22.989 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 24.616 ; 24.616 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 24.216 ; 24.216 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 24.456 ; 24.456 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 23.311 ; 23.311 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 24.335 ; 24.335 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 24.595 ; 24.595 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 24.438 ; 24.438 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 23.821 ; 23.821 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 24.078 ; 24.078 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 23.994 ; 23.994 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 24.757 ; 24.757 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 23.489 ; 23.489 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 23.707 ; 23.707 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 24.148 ; 24.148 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 24.501 ; 24.501 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 25.341 ; 25.341 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 24.391 ; 24.391 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 24.470 ; 24.470 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 24.602 ; 24.602 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 24.800 ; 24.800 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 25.112 ; 25.112 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 24.989 ; 24.989 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 25.099 ; 25.099 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 25.524 ; 25.524 ; Fall       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 26.004 ; 26.004 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[0]               ; Controle:Control|currentState.S0 ; 25.811 ; 25.811 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 22.445 ; 22.445 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 24.097 ; 24.097 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 23.697 ; 23.697 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 23.086 ; 23.086 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 22.919 ; 22.919 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 23.475 ; 23.475 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 22.672 ; 22.672 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 23.497 ; 23.497 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 24.071 ; 24.071 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 23.961 ; 23.961 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 23.294 ; 23.294 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 23.827 ; 23.827 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 23.847 ; 23.847 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 24.060 ; 24.060 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 24.791 ; 24.791 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 24.474 ; 24.474 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 24.077 ; 24.077 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 24.438 ; 24.438 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 24.451 ; 24.451 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 24.646 ; 24.646 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 24.405 ; 24.405 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 24.782 ; 24.782 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 24.716 ; 24.716 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 25.015 ; 25.015 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 25.109 ; 25.109 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 24.998 ; 24.998 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 24.544 ; 24.544 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 26.004 ; 26.004 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 25.257 ; 25.257 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 24.927 ; 24.927 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 24.829 ; 24.829 ; Fall       ; Controle:Control|currentState.S0 ;
; control_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 19.971 ; 19.971 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 19.180 ; 19.180 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 19.971 ; 19.971 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 18.578 ; 18.578 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 19.117 ; 19.117 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 19.157 ; 19.157 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 19.194 ; 19.194 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 19.307 ; 19.307 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 19.268 ; 19.268 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 18.979 ; 18.979 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 19.226 ; 19.226 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[10]                ; Controle:Control|currentState.S0 ; 18.659 ; 18.659 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[11]                ; Controle:Control|currentState.S0 ; 18.697 ; 18.697 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[12]                ; Controle:Control|currentState.S0 ; 19.090 ; 19.090 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[13]                ; Controle:Control|currentState.S0 ; 18.507 ; 18.507 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[14]                ; Controle:Control|currentState.S0 ; 18.750 ; 18.750 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[15]                ; Controle:Control|currentState.S0 ; 19.091 ; 19.091 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[16]                ; Controle:Control|currentState.S0 ; 19.134 ; 19.134 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[17]                ; Controle:Control|currentState.S0 ; 18.831 ; 18.831 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[18]                ; Controle:Control|currentState.S0 ; 19.325 ; 19.325 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[19]                ; Controle:Control|currentState.S0 ; 19.042 ; 19.042 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[20]                ; Controle:Control|currentState.S0 ; 18.796 ; 18.796 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[21]                ; Controle:Control|currentState.S0 ; 18.772 ; 18.772 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[22]                ; Controle:Control|currentState.S0 ; 19.592 ; 19.592 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[23]                ; Controle:Control|currentState.S0 ; 18.906 ; 18.906 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[24]                ; Controle:Control|currentState.S0 ; 19.306 ; 19.306 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[25]                ; Controle:Control|currentState.S0 ; 19.387 ; 19.387 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[26]                ; Controle:Control|currentState.S0 ; 19.147 ; 19.147 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[27]                ; Controle:Control|currentState.S0 ; 18.987 ; 18.987 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[28]                ; Controle:Control|currentState.S0 ; 18.897 ; 18.897 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[29]                ; Controle:Control|currentState.S0 ; 19.312 ; 19.312 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[30]                ; Controle:Control|currentState.S0 ; 19.079 ; 19.079 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[31]                ; Controle:Control|currentState.S0 ; 18.629 ; 18.629 ; Fall       ; Controle:Control|currentState.S0 ;
; control_EscMem                      ; clock                            ; 7.565  ; 7.565  ; Rise       ; clock                            ;
; control_EscReg                      ; clock                            ; 8.873  ; 8.873  ; Rise       ; clock                            ;
; control_FontePC[*]                  ; clock                            ; 10.580 ; 10.580 ; Rise       ; clock                            ;
;  control_FontePC[0]                 ; clock                            ; 8.937  ; 8.937  ; Rise       ; clock                            ;
;  control_FontePC[1]                 ; clock                            ; 10.580 ; 10.580 ; Rise       ; clock                            ;
; control_IouD                        ; clock                            ; 8.407  ; 8.407  ; Rise       ; clock                            ;
; control_LerMem                      ; clock                            ; 8.950  ; 8.950  ; Rise       ; clock                            ;
; control_MemParaReg                  ; clock                            ; 8.251  ; 8.251  ; Rise       ; clock                            ;
; control_PCEsc                       ; clock                            ; 8.671  ; 8.671  ; Rise       ; clock                            ;
; control_PCEscCond                   ; clock                            ; 8.937  ; 8.937  ; Rise       ; clock                            ;
; control_RegDst                      ; clock                            ; 7.851  ; 7.851  ; Rise       ; clock                            ;
; control_ULAFonteA                   ; clock                            ; 8.041  ; 8.041  ; Rise       ; clock                            ;
; control_ULAFonteB[*]                ; clock                            ; 8.051  ; 8.051  ; Rise       ; clock                            ;
;  control_ULAFonteB[0]               ; clock                            ; 8.051  ; 8.051  ; Rise       ; clock                            ;
;  control_ULAFonteB[1]               ; clock                            ; 8.008  ; 8.008  ; Rise       ; clock                            ;
; control_ULAOp[*]                    ; clock                            ; 9.757  ; 9.757  ; Rise       ; clock                            ;
;  control_ULAOp[0]                   ; clock                            ; 9.757  ; 9.757  ; Rise       ; clock                            ;
;  control_ULAOp[1]                   ; clock                            ; 8.453  ; 8.453  ; Rise       ; clock                            ;
; control_data_3_EntradaMemDados[*]   ; clock                            ; 10.259 ; 10.259 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[0]  ; clock                            ; 9.281  ; 9.281  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[1]  ; clock                            ; 8.624  ; 8.624  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[2]  ; clock                            ; 9.267  ; 9.267  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[3]  ; clock                            ; 8.185  ; 8.185  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[4]  ; clock                            ; 9.606  ; 9.606  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[5]  ; clock                            ; 9.924  ; 9.924  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[6]  ; clock                            ; 8.644  ; 8.644  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[7]  ; clock                            ; 8.800  ; 8.800  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[8]  ; clock                            ; 9.261  ; 9.261  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[9]  ; clock                            ; 8.440  ; 8.440  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[10] ; clock                            ; 8.328  ; 8.328  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[11] ; clock                            ; 9.298  ; 9.298  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[12] ; clock                            ; 9.822  ; 9.822  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[13] ; clock                            ; 8.961  ; 8.961  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[14] ; clock                            ; 9.567  ; 9.567  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[15] ; clock                            ; 9.925  ; 9.925  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[16] ; clock                            ; 9.907  ; 9.907  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[17] ; clock                            ; 9.731  ; 9.731  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[18] ; clock                            ; 8.615  ; 8.615  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[19] ; clock                            ; 9.591  ; 9.591  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[20] ; clock                            ; 9.477  ; 9.477  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[21] ; clock                            ; 9.720  ; 9.720  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[22] ; clock                            ; 9.848  ; 9.848  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[23] ; clock                            ; 9.386  ; 9.386  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[24] ; clock                            ; 9.477  ; 9.477  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[25] ; clock                            ; 10.259 ; 10.259 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[26] ; clock                            ; 9.605  ; 9.605  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[27] ; clock                            ; 9.391  ; 9.391  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[28] ; clock                            ; 9.018  ; 9.018  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[29] ; clock                            ; 9.205  ; 9.205  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[30] ; clock                            ; 9.632  ; 9.632  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[31] ; clock                            ; 8.722  ; 8.722  ; Rise       ; clock                            ;
; control_dt_saida[*]                 ; clock                            ; 16.800 ; 16.800 ; Rise       ; clock                            ;
;  control_dt_saida[0]                ; clock                            ; 16.800 ; 16.800 ; Rise       ; clock                            ;
;  control_dt_saida[1]                ; clock                            ; 13.936 ; 13.936 ; Rise       ; clock                            ;
;  control_dt_saida[2]                ; clock                            ; 13.051 ; 13.051 ; Rise       ; clock                            ;
;  control_dt_saida[3]                ; clock                            ; 14.698 ; 14.698 ; Rise       ; clock                            ;
;  control_dt_saida[4]                ; clock                            ; 14.518 ; 14.518 ; Rise       ; clock                            ;
;  control_dt_saida[5]                ; clock                            ; 13.736 ; 13.736 ; Rise       ; clock                            ;
;  control_dt_saida[6]                ; clock                            ; 14.232 ; 14.232 ; Rise       ; clock                            ;
;  control_dt_saida[7]                ; clock                            ; 13.763 ; 13.763 ; Rise       ; clock                            ;
;  control_dt_saida[8]                ; clock                            ; 15.390 ; 15.390 ; Rise       ; clock                            ;
;  control_dt_saida[9]                ; clock                            ; 14.990 ; 14.990 ; Rise       ; clock                            ;
;  control_dt_saida[10]               ; clock                            ; 15.230 ; 15.230 ; Rise       ; clock                            ;
;  control_dt_saida[11]               ; clock                            ; 14.085 ; 14.085 ; Rise       ; clock                            ;
;  control_dt_saida[12]               ; clock                            ; 15.190 ; 15.190 ; Rise       ; clock                            ;
;  control_dt_saida[13]               ; clock                            ; 15.369 ; 15.369 ; Rise       ; clock                            ;
;  control_dt_saida[14]               ; clock                            ; 15.212 ; 15.212 ; Rise       ; clock                            ;
;  control_dt_saida[15]               ; clock                            ; 14.676 ; 14.676 ; Rise       ; clock                            ;
;  control_dt_saida[16]               ; clock                            ; 14.885 ; 14.885 ; Rise       ; clock                            ;
;  control_dt_saida[17]               ; clock                            ; 14.849 ; 14.849 ; Rise       ; clock                            ;
;  control_dt_saida[18]               ; clock                            ; 15.612 ; 15.612 ; Rise       ; clock                            ;
;  control_dt_saida[19]               ; clock                            ; 14.344 ; 14.344 ; Rise       ; clock                            ;
;  control_dt_saida[20]               ; clock                            ; 14.562 ; 14.562 ; Rise       ; clock                            ;
;  control_dt_saida[21]               ; clock                            ; 14.924 ; 14.924 ; Rise       ; clock                            ;
;  control_dt_saida[22]               ; clock                            ; 15.275 ; 15.275 ; Rise       ; clock                            ;
;  control_dt_saida[23]               ; clock                            ; 16.115 ; 16.115 ; Rise       ; clock                            ;
;  control_dt_saida[24]               ; clock                            ; 15.165 ; 15.165 ; Rise       ; clock                            ;
;  control_dt_saida[25]               ; clock                            ; 15.325 ; 15.325 ; Rise       ; clock                            ;
;  control_dt_saida[26]               ; clock                            ; 15.428 ; 15.428 ; Rise       ; clock                            ;
;  control_dt_saida[27]               ; clock                            ; 15.574 ; 15.574 ; Rise       ; clock                            ;
;  control_dt_saida[28]               ; clock                            ; 15.886 ; 15.886 ; Rise       ; clock                            ;
;  control_dt_saida[29]               ; clock                            ; 15.763 ; 15.763 ; Rise       ; clock                            ;
;  control_dt_saida[30]               ; clock                            ; 15.940 ; 15.940 ; Rise       ; clock                            ;
;  control_dt_saida[31]               ; clock                            ; 16.344 ; 16.344 ; Rise       ; clock                            ;
; control_entradaPC[*]                ; clock                            ; 16.778 ; 16.778 ; Rise       ; clock                            ;
;  control_entradaPC[0]               ; clock                            ; 16.631 ; 16.631 ; Rise       ; clock                            ;
;  control_entradaPC[1]               ; clock                            ; 12.809 ; 12.809 ; Rise       ; clock                            ;
;  control_entradaPC[2]               ; clock                            ; 14.446 ; 14.446 ; Rise       ; clock                            ;
;  control_entradaPC[3]               ; clock                            ; 14.308 ; 14.308 ; Rise       ; clock                            ;
;  control_entradaPC[4]               ; clock                            ; 14.012 ; 14.012 ; Rise       ; clock                            ;
;  control_entradaPC[5]               ; clock                            ; 13.845 ; 13.845 ; Rise       ; clock                            ;
;  control_entradaPC[6]               ; clock                            ; 14.330 ; 14.330 ; Rise       ; clock                            ;
;  control_entradaPC[7]               ; clock                            ; 13.446 ; 13.446 ; Rise       ; clock                            ;
;  control_entradaPC[8]               ; clock                            ; 14.271 ; 14.271 ; Rise       ; clock                            ;
;  control_entradaPC[9]               ; clock                            ; 14.845 ; 14.845 ; Rise       ; clock                            ;
;  control_entradaPC[10]              ; clock                            ; 14.735 ; 14.735 ; Rise       ; clock                            ;
;  control_entradaPC[11]              ; clock                            ; 14.068 ; 14.068 ; Rise       ; clock                            ;
;  control_entradaPC[12]              ; clock                            ; 14.682 ; 14.682 ; Rise       ; clock                            ;
;  control_entradaPC[13]              ; clock                            ; 14.621 ; 14.621 ; Rise       ; clock                            ;
;  control_entradaPC[14]              ; clock                            ; 14.834 ; 14.834 ; Rise       ; clock                            ;
;  control_entradaPC[15]              ; clock                            ; 15.646 ; 15.646 ; Rise       ; clock                            ;
;  control_entradaPC[16]              ; clock                            ; 15.281 ; 15.281 ; Rise       ; clock                            ;
;  control_entradaPC[17]              ; clock                            ; 14.932 ; 14.932 ; Rise       ; clock                            ;
;  control_entradaPC[18]              ; clock                            ; 15.293 ; 15.293 ; Rise       ; clock                            ;
;  control_entradaPC[19]              ; clock                            ; 15.306 ; 15.306 ; Rise       ; clock                            ;
;  control_entradaPC[20]              ; clock                            ; 15.501 ; 15.501 ; Rise       ; clock                            ;
;  control_entradaPC[21]              ; clock                            ; 15.181 ; 15.181 ; Rise       ; clock                            ;
;  control_entradaPC[22]              ; clock                            ; 15.556 ; 15.556 ; Rise       ; clock                            ;
;  control_entradaPC[23]              ; clock                            ; 15.490 ; 15.490 ; Rise       ; clock                            ;
;  control_entradaPC[24]              ; clock                            ; 15.789 ; 15.789 ; Rise       ; clock                            ;
;  control_entradaPC[25]              ; clock                            ; 15.964 ; 15.964 ; Rise       ; clock                            ;
;  control_entradaPC[26]              ; clock                            ; 15.824 ; 15.824 ; Rise       ; clock                            ;
;  control_entradaPC[27]              ; clock                            ; 15.318 ; 15.318 ; Rise       ; clock                            ;
;  control_entradaPC[28]              ; clock                            ; 16.778 ; 16.778 ; Rise       ; clock                            ;
;  control_entradaPC[29]              ; clock                            ; 16.031 ; 16.031 ; Rise       ; clock                            ;
;  control_entradaPC[30]              ; clock                            ; 15.768 ; 15.768 ; Rise       ; clock                            ;
;  control_entradaPC[31]              ; clock                            ; 15.684 ; 15.684 ; Rise       ; clock                            ;
; control_regRd_Mux[*]                ; clock                            ; 10.380 ; 10.380 ; Rise       ; clock                            ;
;  control_regRd_Mux[0]               ; clock                            ; 9.615  ; 9.615  ; Rise       ; clock                            ;
;  control_regRd_Mux[1]               ; clock                            ; 9.619  ; 9.619  ; Rise       ; clock                            ;
;  control_regRd_Mux[2]               ; clock                            ; 8.784  ; 8.784  ; Rise       ; clock                            ;
;  control_regRd_Mux[3]               ; clock                            ; 10.087 ; 10.087 ; Rise       ; clock                            ;
;  control_regRd_Mux[4]               ; clock                            ; 10.380 ; 10.380 ; Rise       ; clock                            ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port                           ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ; 6.936  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ; 6.936  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ;        ; 5.158  ; Rise       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ;        ; 7.205  ; Rise       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ;        ; 5.362  ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 5.558  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 5.558  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 5.713  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 5.713  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 5.854  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 7.128  ; 6.827  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 8.421  ; 8.421  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 8.379  ; 7.705  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 7.386  ; 6.838  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 8.553  ; 7.877  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 8.616  ; 7.763  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 8.334  ; 7.198  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 7.128  ; 6.843  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 8.079  ; 7.480  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 8.456  ; 7.570  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 7.788  ; 7.264  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 7.784  ; 7.084  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 7.859  ; 7.003  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 7.729  ; 7.025  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 8.838  ; 7.975  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 8.319  ; 7.513  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 7.960  ; 7.306  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 7.750  ; 6.827  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 8.105  ; 7.356  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 8.475  ; 7.344  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 7.419  ; 7.060  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 7.778  ; 7.373  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 7.934  ; 7.608  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 8.218  ; 7.801  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 9.214  ; 8.760  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 8.011  ; 7.270  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 7.898  ; 7.654  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 8.410  ; 7.479  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 8.155  ; 7.931  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 7.936  ; 7.659  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 8.413  ; 7.759  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 8.167  ; 7.509  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 8.365  ; 8.365  ; Rise       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 6.475  ; 5.231  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[0]               ; Controle:Control|currentState.S0 ; 8.252  ; 6.839  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 7.554  ; 5.938  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 8.777  ; 7.524  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 7.554  ; 6.850  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 7.158  ; 6.696  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 6.727  ; 5.618  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 6.475  ; 5.231  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 7.147  ; 6.568  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 7.337  ; 6.604  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 7.936  ; 7.329  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 7.194  ; 6.709  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 7.033  ; 6.750  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 7.340  ; 6.812  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 8.090  ; 6.770  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 6.942  ; 6.333  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 8.745  ; 7.686  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 7.711  ; 6.872  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 7.018  ; 6.793  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 8.007  ; 6.565  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 7.283  ; 6.958  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 7.950  ; 7.072  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 7.471  ; 7.116  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 7.437  ; 6.931  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 7.666  ; 6.977  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 7.843  ; 7.179  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 7.860  ; 7.013  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 7.422  ; 6.998  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 7.264  ; 6.378  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 6.938  ; 7.607  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 8.031  ; 6.718  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 7.722  ; 6.751  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 7.696  ; 6.455  ; Rise       ; Controle:Control|currentState.S0 ;
; control_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 6.864  ; 6.864  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 7.834  ; 7.834  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 7.233  ; 7.233  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 6.864  ; 6.864  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 8.140  ; 8.140  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 7.846  ; 7.846  ; Rise       ; Controle:Control|currentState.S0 ;
; control_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 9.387  ; 9.387  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 10.060 ; 10.060 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 10.851 ; 10.851 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 9.458  ; 9.458  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 9.997  ; 9.997  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 10.037 ; 10.037 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 10.074 ; 10.074 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 10.187 ; 10.187 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 10.148 ; 10.148 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 9.859  ; 9.859  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 10.106 ; 10.106 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[10]                ; Controle:Control|currentState.S0 ; 9.539  ; 9.539  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[11]                ; Controle:Control|currentState.S0 ; 9.577  ; 9.577  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[12]                ; Controle:Control|currentState.S0 ; 9.970  ; 9.970  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[13]                ; Controle:Control|currentState.S0 ; 9.387  ; 9.387  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[14]                ; Controle:Control|currentState.S0 ; 9.630  ; 9.630  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[15]                ; Controle:Control|currentState.S0 ; 9.971  ; 9.971  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[16]                ; Controle:Control|currentState.S0 ; 10.014 ; 10.014 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[17]                ; Controle:Control|currentState.S0 ; 9.711  ; 9.711  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[18]                ; Controle:Control|currentState.S0 ; 10.205 ; 10.205 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[19]                ; Controle:Control|currentState.S0 ; 9.922  ; 9.922  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[20]                ; Controle:Control|currentState.S0 ; 9.676  ; 9.676  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[21]                ; Controle:Control|currentState.S0 ; 9.652  ; 9.652  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[22]                ; Controle:Control|currentState.S0 ; 10.472 ; 10.472 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[23]                ; Controle:Control|currentState.S0 ; 9.786  ; 9.786  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[24]                ; Controle:Control|currentState.S0 ; 10.186 ; 10.186 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[25]                ; Controle:Control|currentState.S0 ; 10.267 ; 10.267 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[26]                ; Controle:Control|currentState.S0 ; 10.027 ; 10.027 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[27]                ; Controle:Control|currentState.S0 ; 9.867  ; 9.867  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[28]                ; Controle:Control|currentState.S0 ; 9.777  ; 9.777  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[29]                ; Controle:Control|currentState.S0 ; 10.192 ; 10.192 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[30]                ; Controle:Control|currentState.S0 ; 9.959  ; 9.959  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[31]                ; Controle:Control|currentState.S0 ; 9.509  ; 9.509  ; Rise       ; Controle:Control|currentState.S0 ;
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ;        ; 6.936  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ;        ; 6.936  ; Fall       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ; 5.158  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ; 7.205  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ; 5.362  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;        ; 5.558  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;        ; 5.558  ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ;        ; 5.713  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ;        ; 5.713  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ;        ; 5.854  ; Fall       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 6.827  ; 8.160  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 9.370  ; 9.423  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 7.705  ; 9.763  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 6.838  ; 8.160  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 7.877  ; 9.935  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 7.763  ; 9.357  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 7.198  ; 9.039  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 6.843  ; 8.288  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 7.480  ; 9.130  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 7.570  ; 9.732  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 7.264  ; 9.914  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 7.084  ; 9.270  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 7.003  ; 8.481  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 7.025  ; 9.184  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 7.975  ; 9.920  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 7.513  ; 9.401  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 7.306  ; 9.151  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 6.827  ; 8.832  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 7.356  ; 9.187  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 7.344  ; 9.288  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 7.060  ; 8.501  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 7.373  ; 8.860  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 7.608  ; 9.072  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 7.801  ; 9.596  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 8.760  ; 10.296 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 7.270  ; 9.093  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 7.654  ; 8.980  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 7.479  ; 9.492  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 7.931  ; 9.237  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 7.659  ; 9.086  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 7.759  ; 9.495  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 7.509  ; 9.595  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 9.125  ; 9.125  ; Fall       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 5.231  ; 6.475  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[0]               ; Controle:Control|currentState.S0 ; 6.839  ; 9.254  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 5.938  ; 8.636  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 7.524  ; 8.777  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 6.850  ; 7.554  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 6.696  ; 7.158  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 5.618  ; 6.727  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 5.231  ; 6.475  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 6.568  ; 7.240  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 6.604  ; 7.665  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 7.329  ; 7.936  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 6.709  ; 7.194  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 6.750  ; 7.033  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 6.812  ; 7.373  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 6.770  ; 8.227  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 6.333  ; 6.942  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 7.686  ; 8.745  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 6.872  ; 7.711  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 6.793  ; 7.018  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 6.565  ; 8.007  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 6.958  ; 7.283  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 7.072  ; 7.950  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 7.116  ; 7.471  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 6.931  ; 7.437  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 6.977  ; 7.666  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 7.179  ; 7.843  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 7.013  ; 7.860  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 6.998  ; 7.422  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 6.378  ; 7.264  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 7.607  ; 6.938  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 6.718  ; 8.031  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 6.751  ; 7.722  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 6.455  ; 7.696  ; Fall       ; Controle:Control|currentState.S0 ;
; control_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 11.265 ; 11.265 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 11.938 ; 11.938 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 12.729 ; 12.729 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 11.336 ; 11.336 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 11.875 ; 11.875 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 11.915 ; 11.915 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 11.952 ; 11.952 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 12.065 ; 12.065 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 12.026 ; 12.026 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 11.737 ; 11.737 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 11.984 ; 11.984 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[10]                ; Controle:Control|currentState.S0 ; 11.417 ; 11.417 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[11]                ; Controle:Control|currentState.S0 ; 11.455 ; 11.455 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[12]                ; Controle:Control|currentState.S0 ; 11.848 ; 11.848 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[13]                ; Controle:Control|currentState.S0 ; 11.265 ; 11.265 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[14]                ; Controle:Control|currentState.S0 ; 11.508 ; 11.508 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[15]                ; Controle:Control|currentState.S0 ; 11.849 ; 11.849 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[16]                ; Controle:Control|currentState.S0 ; 11.892 ; 11.892 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[17]                ; Controle:Control|currentState.S0 ; 11.589 ; 11.589 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[18]                ; Controle:Control|currentState.S0 ; 12.083 ; 12.083 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[19]                ; Controle:Control|currentState.S0 ; 11.800 ; 11.800 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[20]                ; Controle:Control|currentState.S0 ; 11.554 ; 11.554 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[21]                ; Controle:Control|currentState.S0 ; 11.530 ; 11.530 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[22]                ; Controle:Control|currentState.S0 ; 12.350 ; 12.350 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[23]                ; Controle:Control|currentState.S0 ; 11.664 ; 11.664 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[24]                ; Controle:Control|currentState.S0 ; 12.064 ; 12.064 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[25]                ; Controle:Control|currentState.S0 ; 12.145 ; 12.145 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[26]                ; Controle:Control|currentState.S0 ; 11.905 ; 11.905 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[27]                ; Controle:Control|currentState.S0 ; 11.745 ; 11.745 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[28]                ; Controle:Control|currentState.S0 ; 11.655 ; 11.655 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[29]                ; Controle:Control|currentState.S0 ; 12.070 ; 12.070 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[30]                ; Controle:Control|currentState.S0 ; 11.837 ; 11.837 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[31]                ; Controle:Control|currentState.S0 ; 11.387 ; 11.387 ; Fall       ; Controle:Control|currentState.S0 ;
; control_EscMem                      ; clock                            ; 7.565  ; 7.565  ; Rise       ; clock                            ;
; control_EscReg                      ; clock                            ; 8.208  ; 8.208  ; Rise       ; clock                            ;
; control_FontePC[*]                  ; clock                            ; 8.937  ; 8.937  ; Rise       ; clock                            ;
;  control_FontePC[0]                 ; clock                            ; 8.937  ; 8.937  ; Rise       ; clock                            ;
;  control_FontePC[1]                 ; clock                            ; 10.580 ; 10.580 ; Rise       ; clock                            ;
; control_IouD                        ; clock                            ; 8.298  ; 8.298  ; Rise       ; clock                            ;
; control_LerMem                      ; clock                            ; 8.950  ; 8.950  ; Rise       ; clock                            ;
; control_MemParaReg                  ; clock                            ; 8.251  ; 8.251  ; Rise       ; clock                            ;
; control_PCEsc                       ; clock                            ; 8.671  ; 8.671  ; Rise       ; clock                            ;
; control_PCEscCond                   ; clock                            ; 8.937  ; 8.937  ; Rise       ; clock                            ;
; control_RegDst                      ; clock                            ; 7.851  ; 7.851  ; Rise       ; clock                            ;
; control_ULAFonteA                   ; clock                            ; 7.829  ; 7.829  ; Rise       ; clock                            ;
; control_ULAFonteB[*]                ; clock                            ; 7.839  ; 7.839  ; Rise       ; clock                            ;
;  control_ULAFonteB[0]               ; clock                            ; 7.839  ; 7.839  ; Rise       ; clock                            ;
;  control_ULAFonteB[1]               ; clock                            ; 7.894  ; 7.894  ; Rise       ; clock                            ;
; control_ULAOp[*]                    ; clock                            ; 8.196  ; 8.196  ; Rise       ; clock                            ;
;  control_ULAOp[0]                   ; clock                            ; 8.997  ; 8.997  ; Rise       ; clock                            ;
;  control_ULAOp[1]                   ; clock                            ; 8.196  ; 8.196  ; Rise       ; clock                            ;
; control_data_3_EntradaMemDados[*]   ; clock                            ; 7.012  ; 7.012  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[0]  ; clock                            ; 8.139  ; 8.139  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[1]  ; clock                            ; 7.751  ; 7.751  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[2]  ; clock                            ; 7.871  ; 7.871  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[3]  ; clock                            ; 7.012  ; 7.012  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[4]  ; clock                            ; 8.720  ; 8.720  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[5]  ; clock                            ; 9.805  ; 9.805  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[6]  ; clock                            ; 8.009  ; 8.009  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[7]  ; clock                            ; 7.206  ; 7.206  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[8]  ; clock                            ; 8.548  ; 8.548  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[9]  ; clock                            ; 7.537  ; 7.537  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[10] ; clock                            ; 7.216  ; 7.216  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[11] ; clock                            ; 7.703  ; 7.703  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[12] ; clock                            ; 8.129  ; 8.129  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[13] ; clock                            ; 7.818  ; 7.818  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[14] ; clock                            ; 8.101  ; 8.101  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[15] ; clock                            ; 8.781  ; 8.781  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[16] ; clock                            ; 8.237  ; 8.237  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[17] ; clock                            ; 8.000  ; 8.000  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[18] ; clock                            ; 7.423  ; 7.423  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[19] ; clock                            ; 8.417  ; 8.417  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[20] ; clock                            ; 8.034  ; 8.034  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[21] ; clock                            ; 8.326  ; 8.326  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[22] ; clock                            ; 8.657  ; 8.657  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[23] ; clock                            ; 7.655  ; 7.655  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[24] ; clock                            ; 8.045  ; 8.045  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[25] ; clock                            ; 8.532  ; 8.532  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[26] ; clock                            ; 8.446  ; 8.446  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[27] ; clock                            ; 7.667  ; 7.667  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[28] ; clock                            ; 7.845  ; 7.845  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[29] ; clock                            ; 8.266  ; 8.266  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[30] ; clock                            ; 8.237  ; 8.237  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[31] ; clock                            ; 7.575  ; 7.575  ; Rise       ; clock                            ;
; control_dt_saida[*]                 ; clock                            ; 8.842  ; 8.842  ; Rise       ; clock                            ;
;  control_dt_saida[0]                ; clock                            ; 9.830  ; 9.830  ; Rise       ; clock                            ;
;  control_dt_saida[1]                ; clock                            ; 9.920  ; 9.920  ; Rise       ; clock                            ;
;  control_dt_saida[2]                ; clock                            ; 8.975  ; 8.975  ; Rise       ; clock                            ;
;  control_dt_saida[3]                ; clock                            ; 10.219 ; 10.219 ; Rise       ; clock                            ;
;  control_dt_saida[4]                ; clock                            ; 10.105 ; 10.105 ; Rise       ; clock                            ;
;  control_dt_saida[5]                ; clock                            ; 9.540  ; 9.540  ; Rise       ; clock                            ;
;  control_dt_saida[6]                ; clock                            ; 8.998  ; 8.998  ; Rise       ; clock                            ;
;  control_dt_saida[7]                ; clock                            ; 9.822  ; 9.822  ; Rise       ; clock                            ;
;  control_dt_saida[8]                ; clock                            ; 9.784  ; 9.784  ; Rise       ; clock                            ;
;  control_dt_saida[9]                ; clock                            ; 9.606  ; 9.606  ; Rise       ; clock                            ;
;  control_dt_saida[10]               ; clock                            ; 9.426  ; 9.426  ; Rise       ; clock                            ;
;  control_dt_saida[11]               ; clock                            ; 9.345  ; 9.345  ; Rise       ; clock                            ;
;  control_dt_saida[12]               ; clock                            ; 9.367  ; 9.367  ; Rise       ; clock                            ;
;  control_dt_saida[13]               ; clock                            ; 10.317 ; 10.317 ; Rise       ; clock                            ;
;  control_dt_saida[14]               ; clock                            ; 9.700  ; 9.700  ; Rise       ; clock                            ;
;  control_dt_saida[15]               ; clock                            ; 9.648  ; 9.648  ; Rise       ; clock                            ;
;  control_dt_saida[16]               ; clock                            ; 8.842  ; 8.842  ; Rise       ; clock                            ;
;  control_dt_saida[17]               ; clock                            ; 9.698  ; 9.698  ; Rise       ; clock                            ;
;  control_dt_saida[18]               ; clock                            ; 9.485  ; 9.485  ; Rise       ; clock                            ;
;  control_dt_saida[19]               ; clock                            ; 9.030  ; 9.030  ; Rise       ; clock                            ;
;  control_dt_saida[20]               ; clock                            ; 9.473  ; 9.473  ; Rise       ; clock                            ;
;  control_dt_saida[21]               ; clock                            ; 9.950  ; 9.950  ; Rise       ; clock                            ;
;  control_dt_saida[22]               ; clock                            ; 10.143 ; 10.143 ; Rise       ; clock                            ;
;  control_dt_saida[23]               ; clock                            ; 11.102 ; 11.102 ; Rise       ; clock                            ;
;  control_dt_saida[24]               ; clock                            ; 9.612  ; 9.612  ; Rise       ; clock                            ;
;  control_dt_saida[25]               ; clock                            ; 9.687  ; 9.687  ; Rise       ; clock                            ;
;  control_dt_saida[26]               ; clock                            ; 9.821  ; 9.821  ; Rise       ; clock                            ;
;  control_dt_saida[27]               ; clock                            ; 10.166 ; 10.166 ; Rise       ; clock                            ;
;  control_dt_saida[28]               ; clock                            ; 9.169  ; 9.169  ; Rise       ; clock                            ;
;  control_dt_saida[29]               ; clock                            ; 9.959  ; 9.959  ; Rise       ; clock                            ;
;  control_dt_saida[30]               ; clock                            ; 9.851  ; 9.851  ; Rise       ; clock                            ;
;  control_dt_saida[31]               ; clock                            ; 9.959  ; 9.959  ; Rise       ; clock                            ;
; control_entradaPC[*]                ; clock                            ; 8.083  ; 8.083  ; Rise       ; clock                            ;
;  control_entradaPC[0]               ; clock                            ; 8.617  ; 8.617  ; Rise       ; clock                            ;
;  control_entradaPC[1]               ; clock                            ; 8.083  ; 8.083  ; Rise       ; clock                            ;
;  control_entradaPC[2]               ; clock                            ; 10.370 ; 10.370 ; Rise       ; clock                            ;
;  control_entradaPC[3]               ; clock                            ; 9.398  ; 9.398  ; Rise       ; clock                            ;
;  control_entradaPC[4]               ; clock                            ; 9.504  ; 9.504  ; Rise       ; clock                            ;
;  control_entradaPC[5]               ; clock                            ; 9.573  ; 9.573  ; Rise       ; clock                            ;
;  control_entradaPC[6]               ; clock                            ; 9.096  ; 9.096  ; Rise       ; clock                            ;
;  control_entradaPC[7]               ; clock                            ; 8.793  ; 8.793  ; Rise       ; clock                            ;
;  control_entradaPC[8]               ; clock                            ; 8.665  ; 8.665  ; Rise       ; clock                            ;
;  control_entradaPC[9]               ; clock                            ; 9.776  ; 9.776  ; Rise       ; clock                            ;
;  control_entradaPC[10]              ; clock                            ; 9.209  ; 9.209  ; Rise       ; clock                            ;
;  control_entradaPC[11]              ; clock                            ; 8.272  ; 8.272  ; Rise       ; clock                            ;
;  control_entradaPC[12]              ; clock                            ; 8.891  ; 8.891  ; Rise       ; clock                            ;
;  control_entradaPC[13]              ; clock                            ; 9.812  ; 9.812  ; Rise       ; clock                            ;
;  control_entradaPC[14]              ; clock                            ; 9.165  ; 9.165  ; Rise       ; clock                            ;
;  control_entradaPC[15]              ; clock                            ; 10.797 ; 10.797 ; Rise       ; clock                            ;
;  control_entradaPC[16]              ; clock                            ; 9.238  ; 9.238  ; Rise       ; clock                            ;
;  control_entradaPC[17]              ; clock                            ; 9.620  ; 9.620  ; Rise       ; clock                            ;
;  control_entradaPC[18]              ; clock                            ; 9.166  ; 9.166  ; Rise       ; clock                            ;
;  control_entradaPC[19]              ; clock                            ; 9.392  ; 9.392  ; Rise       ; clock                            ;
;  control_entradaPC[20]              ; clock                            ; 9.855  ; 9.855  ; Rise       ; clock                            ;
;  control_entradaPC[21]              ; clock                            ; 8.704  ; 8.704  ; Rise       ; clock                            ;
;  control_entradaPC[22]              ; clock                            ; 10.240 ; 10.240 ; Rise       ; clock                            ;
;  control_entradaPC[23]              ; clock                            ; 10.492 ; 10.492 ; Rise       ; clock                            ;
;  control_entradaPC[24]              ; clock                            ; 9.658  ; 9.658  ; Rise       ; clock                            ;
;  control_entradaPC[25]              ; clock                            ; 9.858  ; 9.858  ; Rise       ; clock                            ;
;  control_entradaPC[26]              ; clock                            ; 9.601  ; 9.601  ; Rise       ; clock                            ;
;  control_entradaPC[27]              ; clock                            ; 9.151  ; 9.151  ; Rise       ; clock                            ;
;  control_entradaPC[28]              ; clock                            ; 9.756  ; 9.756  ; Rise       ; clock                            ;
;  control_entradaPC[29]              ; clock                            ; 9.613  ; 9.613  ; Rise       ; clock                            ;
;  control_entradaPC[30]              ; clock                            ; 9.419  ; 9.419  ; Rise       ; clock                            ;
;  control_entradaPC[31]              ; clock                            ; 10.072 ; 10.072 ; Rise       ; clock                            ;
; control_regRd_Mux[*]                ; clock                            ; 8.784  ; 8.784  ; Rise       ; clock                            ;
;  control_regRd_Mux[0]               ; clock                            ; 9.615  ; 9.615  ; Rise       ; clock                            ;
;  control_regRd_Mux[1]               ; clock                            ; 9.619  ; 9.619  ; Rise       ; clock                            ;
;  control_regRd_Mux[2]               ; clock                            ; 8.784  ; 8.784  ; Rise       ; clock                            ;
;  control_regRd_Mux[3]               ; clock                            ; 10.087 ; 10.087 ; Rise       ; clock                            ;
;  control_regRd_Mux[4]               ; clock                            ; 10.380 ; 10.380 ; Rise       ; clock                            ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+-------------------------+-------+----+----+-------+
; Input Port ; Output Port             ; RR    ; RF ; FR ; FF    ;
+------------+-------------------------+-------+----+----+-------+
; i_in[0]    ; control_instruction[0]  ; 5.448 ;    ;    ; 5.448 ;
; i_in[1]    ; control_instruction[1]  ; 4.782 ;    ;    ; 4.782 ;
; i_in[2]    ; control_instruction[2]  ; 7.959 ;    ;    ; 7.959 ;
; i_in[3]    ; control_instruction[3]  ; 7.996 ;    ;    ; 7.996 ;
; i_in[4]    ; control_instruction[4]  ; 8.010 ;    ;    ; 8.010 ;
; i_in[5]    ; control_instruction[5]  ; 8.681 ;    ;    ; 8.681 ;
; i_in[6]    ; control_instruction[6]  ; 8.679 ;    ;    ; 8.679 ;
; i_in[7]    ; control_instruction[7]  ; 8.675 ;    ;    ; 8.675 ;
; i_in[8]    ; control_instruction[8]  ; 8.824 ;    ;    ; 8.824 ;
; i_in[9]    ; control_instruction[9]  ; 8.195 ;    ;    ; 8.195 ;
; i_in[10]   ; control_instruction[10] ; 8.855 ;    ;    ; 8.855 ;
; i_in[11]   ; control_instruction[11] ; 9.020 ;    ;    ; 9.020 ;
; i_in[12]   ; control_instruction[12] ; 8.923 ;    ;    ; 8.923 ;
; i_in[13]   ; control_instruction[13] ; 8.187 ;    ;    ; 8.187 ;
; i_in[14]   ; control_instruction[14] ; 8.650 ;    ;    ; 8.650 ;
; i_in[15]   ; control_instruction[15] ; 8.026 ;    ;    ; 8.026 ;
; i_in[16]   ; control_instruction[16] ; 8.016 ;    ;    ; 8.016 ;
; i_in[17]   ; control_instruction[17] ; 8.196 ;    ;    ; 8.196 ;
; i_in[18]   ; control_instruction[18] ; 8.664 ;    ;    ; 8.664 ;
; i_in[19]   ; control_instruction[19] ; 8.176 ;    ;    ; 8.176 ;
; i_in[20]   ; control_instruction[20] ; 9.106 ;    ;    ; 9.106 ;
; i_in[21]   ; control_instruction[21] ; 8.076 ;    ;    ; 8.076 ;
; i_in[22]   ; control_instruction[22] ; 8.632 ;    ;    ; 8.632 ;
; i_in[23]   ; control_instruction[23] ; 7.959 ;    ;    ; 7.959 ;
; i_in[24]   ; control_instruction[24] ; 8.852 ;    ;    ; 8.852 ;
; i_in[25]   ; control_instruction[25] ; 8.738 ;    ;    ; 8.738 ;
; i_in[26]   ; control_instruction[26] ; 8.641 ;    ;    ; 8.641 ;
; i_in[27]   ; control_instruction[27] ; 7.973 ;    ;    ; 7.973 ;
; i_in[28]   ; control_instruction[28] ; 7.929 ;    ;    ; 7.929 ;
; i_in[29]   ; control_instruction[29] ; 7.949 ;    ;    ; 7.949 ;
; i_in[30]   ; control_instruction[30] ; 7.996 ;    ;    ; 7.996 ;
; i_in[31]   ; control_instruction[31] ; 8.344 ;    ;    ; 8.344 ;
+------------+-------------------------+-------+----+----+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+-------------------------+-------+----+----+-------+
; Input Port ; Output Port             ; RR    ; RF ; FR ; FF    ;
+------------+-------------------------+-------+----+----+-------+
; i_in[0]    ; control_instruction[0]  ; 5.448 ;    ;    ; 5.448 ;
; i_in[1]    ; control_instruction[1]  ; 4.782 ;    ;    ; 4.782 ;
; i_in[2]    ; control_instruction[2]  ; 7.959 ;    ;    ; 7.959 ;
; i_in[3]    ; control_instruction[3]  ; 7.996 ;    ;    ; 7.996 ;
; i_in[4]    ; control_instruction[4]  ; 8.010 ;    ;    ; 8.010 ;
; i_in[5]    ; control_instruction[5]  ; 8.681 ;    ;    ; 8.681 ;
; i_in[6]    ; control_instruction[6]  ; 8.679 ;    ;    ; 8.679 ;
; i_in[7]    ; control_instruction[7]  ; 8.675 ;    ;    ; 8.675 ;
; i_in[8]    ; control_instruction[8]  ; 8.824 ;    ;    ; 8.824 ;
; i_in[9]    ; control_instruction[9]  ; 8.195 ;    ;    ; 8.195 ;
; i_in[10]   ; control_instruction[10] ; 8.855 ;    ;    ; 8.855 ;
; i_in[11]   ; control_instruction[11] ; 9.020 ;    ;    ; 9.020 ;
; i_in[12]   ; control_instruction[12] ; 8.923 ;    ;    ; 8.923 ;
; i_in[13]   ; control_instruction[13] ; 8.187 ;    ;    ; 8.187 ;
; i_in[14]   ; control_instruction[14] ; 8.650 ;    ;    ; 8.650 ;
; i_in[15]   ; control_instruction[15] ; 8.026 ;    ;    ; 8.026 ;
; i_in[16]   ; control_instruction[16] ; 8.016 ;    ;    ; 8.016 ;
; i_in[17]   ; control_instruction[17] ; 8.196 ;    ;    ; 8.196 ;
; i_in[18]   ; control_instruction[18] ; 8.664 ;    ;    ; 8.664 ;
; i_in[19]   ; control_instruction[19] ; 8.176 ;    ;    ; 8.176 ;
; i_in[20]   ; control_instruction[20] ; 9.106 ;    ;    ; 9.106 ;
; i_in[21]   ; control_instruction[21] ; 8.076 ;    ;    ; 8.076 ;
; i_in[22]   ; control_instruction[22] ; 8.632 ;    ;    ; 8.632 ;
; i_in[23]   ; control_instruction[23] ; 7.959 ;    ;    ; 7.959 ;
; i_in[24]   ; control_instruction[24] ; 8.852 ;    ;    ; 8.852 ;
; i_in[25]   ; control_instruction[25] ; 8.738 ;    ;    ; 8.738 ;
; i_in[26]   ; control_instruction[26] ; 8.641 ;    ;    ; 8.641 ;
; i_in[27]   ; control_instruction[27] ; 7.973 ;    ;    ; 7.973 ;
; i_in[28]   ; control_instruction[28] ; 7.929 ;    ;    ; 7.929 ;
; i_in[29]   ; control_instruction[29] ; 7.949 ;    ;    ; 7.949 ;
; i_in[30]   ; control_instruction[30] ; 7.996 ;    ;    ; 7.996 ;
; i_in[31]   ; control_instruction[31] ; 8.344 ;    ;    ; 8.344 ;
+------------+-------------------------+-------+----+----+-------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clock                            ; -7.399 ; -223.155      ;
; Controle:Control|currentState.S0 ; -7.079 ; -205.387      ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; Controle:Control|currentState.S0 ; -6.101 ; -181.156      ;
; clock                            ; -1.172 ; -21.144       ;
+----------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; Controle:Control|currentState.S0 ; -3.530 ; -1601.306     ;
; clock                            ; -1.380 ; -139.380      ;
+----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                         ;
+--------+------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                   ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+
; -7.399 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.034     ; 2.897      ;
; -7.350 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.050     ; 2.832      ;
; -7.346 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.038     ; 2.840      ;
; -7.336 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.054     ; 2.814      ;
; -7.307 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.036     ; 2.803      ;
; -7.298 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.032     ; 2.798      ;
; -7.294 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.082     ; 2.744      ;
; -7.283 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.086     ; 2.729      ;
; -7.277 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.024     ; 2.785      ;
; -7.267 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.037     ; 2.762      ;
; -7.267 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.054     ; 2.745      ;
; -7.251 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.050     ; 2.733      ;
; -7.233 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.060     ; 2.705      ;
; -7.228 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.044     ; 2.716      ;
; -7.224 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.028     ; 2.728      ;
; -7.222 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.039     ; 2.715      ;
; -7.214 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.041     ; 2.705      ;
; -7.204 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.042     ; 2.694      ;
; -7.201 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.043     ; 2.690      ;
; -7.180 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.092     ; 2.620      ;
; -7.177 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.038     ; 2.671      ;
; -7.167 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.054     ; 2.645      ;
; -7.164 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.060     ; 2.636      ;
; -7.160 ; ProgramCounter:PC1|addr_Output[11] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.025     ; 2.667      ;
; -7.138 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.036     ; 2.634      ;
; -7.122 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.034     ; 2.620      ;
; -7.114 ; ProgramCounter:PC1|addr_Output[10] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.097     ; 2.549      ;
; -7.114 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.086     ; 2.560      ;
; -7.107 ; ProgramCounter:PC1|addr_Output[11] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.029     ; 2.610      ;
; -7.106 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.034     ; 2.604      ;
; -7.105 ; ProgramCounter:PC1|addr_Output[13] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.053     ; 2.584      ;
; -7.099 ; ProgramCounter:PC1|addr_Output[10] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.093     ; 2.538      ;
; -7.098 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.049     ; 2.581      ;
; -7.098 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.054     ; 2.576      ;
; -7.096 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.047     ; 2.581      ;
; -7.073 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.050     ; 2.555      ;
; -7.069 ; ProgramCounter:PC1|addr_Output[16] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.042     ; 2.559      ;
; -7.055 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.028     ; 2.559      ;
; -7.052 ; ProgramCounter:PC1|addr_Output[13] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.057     ; 2.527      ;
; -7.048 ; ProgramCounter:PC1|addr_Output[8]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.037     ; 2.543      ;
; -7.045 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.041     ; 2.536      ;
; -7.039 ; ProgramCounter:PC1|addr_Output[8]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.041     ; 2.530      ;
; -7.032 ; ProgramCounter:PC1|addr_Output[16] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.038     ; 2.526      ;
; -7.032 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.043     ; 2.521      ;
; -7.026 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.039     ; 2.519      ;
; -7.021 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.032     ; 2.521      ;
; -7.020 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.055     ; 2.497      ;
; -7.017 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.082     ; 2.467      ;
; -7.011 ; ProgramCounter:PC1|addr_Output[10] ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.103     ; 2.440      ;
; -7.008 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.039     ; 2.501      ;
; -7.007 ; ProgramCounter:PC1|addr_Output[15] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.040     ; 2.499      ;
; -7.000 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.024     ; 2.508      ;
; -6.999 ; ProgramCounter:PC1|addr_Output[9]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.039     ; 2.492      ;
; -6.996 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.051     ; 2.477      ;
; -6.996 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[24] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.035     ; 2.493      ;
; -6.991 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.037     ; 2.486      ;
; -6.990 ; ProgramCounter:PC1|addr_Output[2]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.037     ; 2.485      ;
; -6.989 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.055     ; 2.466      ;
; -6.989 ; ProgramCounter:PC1|addr_Output[9]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.035     ; 2.486      ;
; -6.989 ; ProgramCounter:PC1|addr_Output[11] ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.035     ; 2.486      ;
; -6.979 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.055     ; 2.456      ;
; -6.978 ; ProgramCounter:PC1|addr_Output[12] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.042     ; 2.468      ;
; -6.975 ; ProgramCounter:PC1|addr_Output[12] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.046     ; 2.461      ;
; -6.974 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.050     ; 2.456      ;
; -6.969 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[21] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.045     ; 2.456      ;
; -6.968 ; ProgramCounter:PC1|addr_Output[15] ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.036     ; 2.464      ;
; -6.967 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.087     ; 2.412      ;
; -6.967 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.033     ; 2.466      ;
; -6.966 ; ProgramCounter:PC1|addr_Output[16] ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.048     ; 2.450      ;
; -6.960 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.037     ; 2.455      ;
; -6.958 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.035     ; 2.455      ;
; -6.951 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.055     ; 2.428      ;
; -6.951 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.039     ; 2.444      ;
; -6.950 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.037     ; 2.445      ;
; -6.947 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[24] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.051     ; 2.428      ;
; -6.945 ; ProgramCounter:PC1|addr_Output[10] ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.097     ; 2.380      ;
; -6.945 ; ProgramCounter:PC1|addr_Output[4]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.039     ; 2.438      ;
; -6.945 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[21] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.061     ; 2.416      ;
; -6.943 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.083     ; 2.392      ;
; -6.938 ; ProgramCounter:PC1|addr_Output[11] ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.029     ; 2.441      ;
; -6.936 ; ProgramCounter:PC1|addr_Output[8]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.047     ; 2.421      ;
; -6.936 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.087     ; 2.381      ;
; -6.935 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[12] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.058     ; 2.409      ;
; -6.934 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[10] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.042     ; 2.424      ;
; -6.934 ; ProgramCounter:PC1|addr_Output[1]  ; bitsReg:RegULASaida|q[16] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.060     ; 2.406      ;
; -6.934 ; ProgramCounter:PC1|addr_Output[13] ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.063     ; 2.403      ;
; -6.927 ; ProgramCounter:PC1|addr_Output[14] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.038     ; 2.421      ;
; -6.927 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[18] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.051     ; 2.408      ;
; -6.926 ; ProgramCounter:PC1|addr_Output[0]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.087     ; 2.371      ;
; -6.924 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[16] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.044     ; 2.412      ;
; -6.920 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.055     ; 2.397      ;
; -6.916 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[21] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.043     ; 2.405      ;
; -6.914 ; ProgramCounter:PC1|addr_Output[17] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.047     ; 2.399      ;
; -6.910 ; ProgramCounter:PC1|addr_Output[3]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.055     ; 2.387      ;
; -6.906 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[12] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.040     ; 2.398      ;
; -6.905 ; ProgramCounter:PC1|addr_Output[6]  ; bitsReg:RegULASaida|q[16] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.042     ; 2.395      ;
; -6.904 ; ProgramCounter:PC1|addr_Output[15] ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.046     ; 2.390      ;
; -6.904 ; ProgramCounter:PC1|addr_Output[7]  ; bitsReg:RegULASaida|q[26] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.029     ; 2.407      ;
; -6.900 ; ProgramCounter:PC1|addr_Output[16] ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.042     ; 2.390      ;
; -6.900 ; ProgramCounter:PC1|addr_Output[5]  ; bitsReg:RegULASaida|q[12] ; Controle:Control|currentState.S0 ; clock       ; 0.500        ; -5.042     ; 2.390      ;
+--------+------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Controle:Control|currentState.S0'                                                                                                                                            ;
+--------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -7.079 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.046     ; 3.139      ;
; -7.069 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.062     ; 3.113      ;
; -7.040 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.044     ; 3.102      ;
; -7.016 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.094     ; 3.028      ;
; -7.000 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.062     ; 3.044      ;
; -6.987 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.076     ; 3.126      ;
; -6.957 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.036     ; 3.027      ;
; -6.947 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.049     ; 3.004      ;
; -6.938 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.092     ; 3.061      ;
; -6.934 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.051     ; 2.989      ;
; -6.886 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.074     ; 3.027      ;
; -6.882 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.124     ; 2.973      ;
; -6.865 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.066     ; 3.014      ;
; -6.855 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.079     ; 2.991      ;
; -6.847 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.097     ; 2.907      ;
; -6.847 ; ProgramCounter:PC1|addr_Output[10] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.105     ; 2.848      ;
; -6.840 ; ProgramCounter:PC1|addr_Output[11] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.037     ; 2.909      ;
; -6.839 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.092     ; 2.962      ;
; -6.833 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.107     ; 2.878      ;
; -6.828 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.091     ; 2.889      ;
; -6.810 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.081     ; 2.944      ;
; -6.804 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.089     ; 2.867      ;
; -6.802 ; ProgramCounter:PC1|addr_Output[16] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.050     ; 2.858      ;
; -6.798 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.113     ; 2.842      ;
; -6.785 ; ProgramCounter:PC1|addr_Output[13] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.065     ; 2.826      ;
; -6.780 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.139     ; 2.793      ;
; -6.772 ; ProgramCounter:PC1|addr_Output[8]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.049     ; 2.829      ;
; -6.764 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.107     ; 2.809      ;
; -6.748 ; ProgramCounter:PC1|addr_Output[11] ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.067     ; 2.896      ;
; -6.746 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.095     ; 2.808      ;
; -6.742 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.145     ; 2.754      ;
; -6.740 ; ProgramCounter:PC1|addr_Output[15] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.048     ; 2.798      ;
; -6.732 ; ProgramCounter:PC1|addr_Output[9]  ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.047     ; 2.791      ;
; -6.725 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.087     ; 2.795      ;
; -6.715 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.100     ; 2.772      ;
; -6.709 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.085     ; 2.769      ;
; -6.708 ; ProgramCounter:PC1|addr_Output[12] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.054     ; 2.760      ;
; -6.706 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.081     ; 2.777      ;
; -6.699 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.113     ; 2.743      ;
; -6.698 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.096     ; 2.754      ;
; -6.696 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.094     ; 2.754      ;
; -6.693 ; ProgramCounter:PC1|addr_Output[13] ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.095     ; 2.813      ;
; -6.687 ; ProgramCounter:PC1|addr_Output[10] ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.135     ; 2.767      ;
; -6.680 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.101     ; 2.724      ;
; -6.676 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.024     ; 2.753      ;
; -6.670 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.102     ; 2.725      ;
; -6.668 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.101     ; 2.789      ;
; -6.660 ; ProgramCounter:PC1|addr_Output[14] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.046     ; 2.720      ;
; -6.658 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.112     ; 2.700      ;
; -6.651 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.083     ; 2.713      ;
; -6.647 ; ProgramCounter:PC1|addr_Output[17] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.055     ; 2.698      ;
; -6.639 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.106     ; 2.673      ;
; -6.639 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.083     ; 2.778      ;
; -6.636 ; ProgramCounter:PC1|addr_Output[8]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.079     ; 2.772      ;
; -6.632 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.048     ; 2.691      ;
; -6.630 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.085     ; 2.767      ;
; -6.629 ; ProgramCounter:PC1|addr_Output[21] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.052     ; 2.683      ;
; -6.629 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.094     ; 2.689      ;
; -6.629 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.090     ; 2.679      ;
; -6.627 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.133     ; 2.639      ;
; -6.627 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.040     ; 2.688      ;
; -6.626 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.064     ; 2.669      ;
; -6.620 ; ProgramCounter:PC1|addr_Output[16] ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.080     ; 2.755      ;
; -6.620 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.096     ; 2.678      ;
; -6.615 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.133     ; 2.704      ;
; -6.611 ; ProgramCounter:PC1|addr_Output[10] ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.150     ; 2.613      ;
; -6.611 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.101     ; 2.655      ;
; -6.610 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.088     ; 2.662      ;
; -6.608 ; ProgramCounter:PC1|addr_Output[11] ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.088     ; 2.677      ;
; -6.605 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.144     ; 2.615      ;
; -6.599 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.101     ; 2.720      ;
; -6.597 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.046     ; 2.658      ;
; -6.589 ; ProgramCounter:PC1|addr_Output[11] ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.082     ; 2.659      ;
; -6.589 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.112     ; 2.631      ;
; -6.587 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.075     ; 2.657      ;
; -6.586 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.138     ; 2.588      ;
; -6.577 ; ProgramCounter:PC1|addr_Output[9]  ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.077     ; 2.715      ;
; -6.577 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.088     ; 2.634      ;
; -6.575 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.022     ; 2.654      ;
; -6.573 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[21] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.088     ; 2.633      ;
; -6.573 ; ProgramCounter:PC1|addr_Output[19] ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.051     ; 2.628      ;
; -6.573 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.096     ; 2.584      ;
; -6.571 ; ProgramCounter:PC1|addr_Output[0]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.072     ; 2.600      ;
; -6.570 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.106     ; 2.604      ;
; -6.569 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.092     ; 2.634      ;
; -6.566 ; ProgramCounter:PC1|addr_Output[12] ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.084     ; 2.697      ;
; -6.566 ; ProgramCounter:PC1|addr_Output[16] ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.095     ; 2.623      ;
; -6.557 ; ProgramCounter:PC1|addr_Output[3]  ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.064     ; 2.600      ;
; -6.556 ; ProgramCounter:PC1|addr_Output[15] ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.078     ; 2.693      ;
; -6.554 ; ProgramCounter:PC1|addr_Output[7]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.014     ; 2.641      ;
; -6.553 ; ProgramCounter:PC1|addr_Output[13] ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.116     ; 2.594      ;
; -6.549 ; ProgramCounter:PC1|addr_Output[1]  ; ProgramCounter:PC1|addr_Output[21] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.104     ; 2.593      ;
; -6.547 ; ProgramCounter:PC1|addr_Output[10] ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.156     ; 2.548      ;
; -6.545 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.090     ; 2.600      ;
; -6.544 ; ProgramCounter:PC1|addr_Output[2]  ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.027     ; 2.618      ;
; -6.540 ; ProgramCounter:PC1|addr_Output[6]  ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.074     ; 2.623      ;
; -6.536 ; ProgramCounter:PC1|addr_Output[8]  ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.094     ; 2.594      ;
; -6.534 ; ProgramCounter:PC1|addr_Output[13] ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.110     ; 2.576      ;
; -6.533 ; ProgramCounter:PC1|addr_Output[4]  ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.090     ; 2.665      ;
; -6.531 ; ProgramCounter:PC1|addr_Output[5]  ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.500        ; -4.076     ; 2.612      ;
+--------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Controle:Control|currentState.S0'                                                                                                                                               ;
+--------+--------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -6.101 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.694      ; 0.734      ;
; -6.037 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.630      ; 0.734      ;
; -5.991 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.766      ; 0.916      ;
; -5.927 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.702      ; 0.916      ;
; -5.927 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.694      ; 0.908      ;
; -5.920 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[5]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.696      ; 0.917      ;
; -5.863 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.630      ; 0.908      ;
; -5.856 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[5]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.632      ; 0.917      ;
; -5.777 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.714      ; 1.078      ;
; -5.774 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.744      ; 1.111      ;
; -5.769 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[1]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.712      ; 1.084      ;
; -5.767 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[3]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.712      ; 1.086      ;
; -5.763 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.707      ; 1.085      ;
; -5.762 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[22] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.705      ; 1.084      ;
; -5.758 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.702      ; 1.085      ;
; -5.740 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.742      ; 1.143      ;
; -5.725 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.705      ; 1.121      ;
; -5.713 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.650      ; 1.078      ;
; -5.710 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.680      ; 1.111      ;
; -5.705 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[1]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.648      ; 1.084      ;
; -5.703 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[3]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.648      ; 1.086      ;
; -5.699 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.643      ; 1.085      ;
; -5.698 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[22] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.641      ; 1.084      ;
; -5.694 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.638      ; 1.085      ;
; -5.676 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.678      ; 1.143      ;
; -5.676 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.696      ; 1.161      ;
; -5.673 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[4]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.701      ; 1.169      ;
; -5.666 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[2]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.699      ; 1.174      ;
; -5.664 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[17] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.705      ; 1.182      ;
; -5.661 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.641      ; 1.121      ;
; -5.660 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.714      ; 1.195      ;
; -5.658 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.705      ; 1.188      ;
; -5.615 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.699      ; 1.225      ;
; -5.613 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[15] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.698      ; 1.226      ;
; -5.612 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.632      ; 1.161      ;
; -5.609 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[4]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.637      ; 1.169      ;
; -5.602 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[2]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.635      ; 1.174      ;
; -5.601 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.694      ; 0.734      ;
; -5.600 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[17] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.641      ; 1.182      ;
; -5.597 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[19] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.701      ; 1.245      ;
; -5.596 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.650      ; 1.195      ;
; -5.594 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[25] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.641      ; 1.188      ;
; -5.593 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[10] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.755      ; 1.303      ;
; -5.578 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[13] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.715      ; 1.278      ;
; -5.551 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[30] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.635      ; 1.225      ;
; -5.549 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[15] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.634      ; 1.226      ;
; -5.537 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.630      ; 0.734      ;
; -5.533 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[19] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.637      ; 1.245      ;
; -5.529 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[10] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.691      ; 1.303      ;
; -5.514 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[13] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.651      ; 1.278      ;
; -5.491 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.766      ; 0.916      ;
; -5.487 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[7]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.686      ; 1.340      ;
; -5.486 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.700      ; 1.355      ;
; -5.459 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[8]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.699      ; 1.381      ;
; -5.427 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[29] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.702      ; 0.916      ;
; -5.427 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.694      ; 0.908      ;
; -5.423 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[7]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.622      ; 1.340      ;
; -5.422 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[16] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.636      ; 1.355      ;
; -5.422 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[21] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.702      ; 1.421      ;
; -5.420 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[5]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.696      ; 0.917      ;
; -5.420 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[12] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.704      ; 1.425      ;
; -5.404 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.693      ; 1.430      ;
; -5.395 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[8]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.635      ; 1.381      ;
; -5.378 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[9]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.697      ; 1.460      ;
; -5.363 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[31] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.630      ; 0.908      ;
; -5.358 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[21] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.638      ; 1.421      ;
; -5.356 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[12] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.640      ; 1.425      ;
; -5.356 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[5]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.632      ; 0.917      ;
; -5.340 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[24] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.629      ; 1.430      ;
; -5.333 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[11] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.687      ; 1.495      ;
; -5.314 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[9]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.633      ; 1.460      ;
; -5.277 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.714      ; 1.078      ;
; -5.274 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.744      ; 1.111      ;
; -5.269 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[11] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.623      ; 1.495      ;
; -5.269 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[1]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.712      ; 1.084      ;
; -5.267 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[3]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.712      ; 1.086      ;
; -5.263 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.707      ; 1.085      ;
; -5.262 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[22] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.705      ; 1.084      ;
; -5.258 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.702      ; 1.085      ;
; -5.240 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.742      ; 1.143      ;
; -5.225 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.705      ; 1.121      ;
; -5.213 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[28] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.650      ; 1.078      ;
; -5.210 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[0]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.680      ; 1.111      ;
; -5.207 ; regInstrucao:RegIns|addr_Output7[5]  ; ProgramCounter:PC1|addr_Output[7]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.336      ; 1.129      ;
; -5.205 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[1]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.648      ; 1.084      ;
; -5.203 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[3]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.648      ; 1.086      ;
; -5.199 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[23] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.643      ; 1.085      ;
; -5.198 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[22] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.641      ; 1.084      ;
; -5.194 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[20] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.638      ; 1.085      ;
; -5.193 ; regInstrucao:RegIns|addr_Output5[6]  ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.342      ; 1.149      ;
; -5.185 ; regInstrucao:RegIns|addr_Output5[10] ; ProgramCounter:PC1|addr_Output[12] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.214      ; 1.029      ;
; -5.185 ; regInstrucao:RegIns|addr_Output7[4]  ; ProgramCounter:PC1|addr_Output[6]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.337      ; 1.152      ;
; -5.176 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[26] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.678      ; 1.143      ;
; -5.176 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[14] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.696      ; 1.161      ;
; -5.173 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[4]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.701      ; 1.169      ;
; -5.166 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[2]  ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.699      ; 1.174      ;
; -5.164 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[17] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.705      ; 1.182      ;
; -5.161 ; regInstrucao:RegIns|addr_Output5[10] ; ProgramCounter:PC1|addr_Output[10] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 0.000        ; 6.265      ; 1.104      ;
; -5.161 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[27] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.641      ; 1.121      ;
; -5.160 ; Controle:Control|currentState.S0     ; ProgramCounter:PC1|addr_Output[18] ; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; -0.500       ; 6.714      ; 1.195      ;
+--------+--------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                   ;
+--------+--------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.172 ; Controle:Control|currentState.S0     ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.574      ; 0.695      ;
; -0.748 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[13]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.661      ; 1.206      ;
; -0.748 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[18]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.661      ; 1.206      ;
; -0.743 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.654      ; 1.204      ;
; -0.742 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.654      ; 1.205      ;
; -0.741 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.654      ; 1.206      ;
; -0.738 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.652      ; 1.207      ;
; -0.731 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.661      ; 1.223      ;
; -0.730 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.653      ; 1.216      ;
; -0.679 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[5]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.652      ; 1.266      ;
; -0.672 ; Controle:Control|currentState.S0     ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.574      ; 0.695      ;
; -0.664 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.661      ; 1.290      ;
; -0.660 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.654      ; 1.287      ;
; -0.658 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.662      ; 1.297      ;
; -0.657 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.652      ; 1.288      ;
; -0.656 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.662      ; 1.299      ;
; -0.655 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.652      ; 1.290      ;
; -0.651 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[26]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.657      ; 1.299      ;
; -0.648 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[17]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.657      ; 1.302      ;
; -0.636 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[11]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.641      ; 1.298      ;
; -0.634 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[24]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.661      ; 1.320      ;
; -0.632 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.365      ; 0.885      ;
; -0.631 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[14]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.655      ; 1.317      ;
; -0.616 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[29]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.662      ; 1.339      ;
; -0.564 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[31]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.365      ; 0.953      ;
; -0.559 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[0]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.365      ; 0.958      ;
; -0.547 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.663      ; 1.409      ;
; -0.539 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[23]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.663      ; 1.417      ;
; -0.530 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[25]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.657      ; 1.420      ;
; -0.530 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[27]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.657      ; 1.420      ;
; -0.515 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[7]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.641      ; 1.419      ;
; -0.506 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[20]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.654      ; 1.441      ;
; -0.504 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[19]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.654      ; 1.443      ;
; -0.491 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[31]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.372      ; 1.033      ;
; -0.486 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[0]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.372      ; 1.038      ;
; -0.453 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[27]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.364      ; 1.063      ;
; -0.438 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[25]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.364      ; 1.078      ;
; -0.434 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.167      ; 0.885      ;
; -0.431 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.167      ; 0.888      ;
; -0.430 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.174      ; 0.896      ;
; -0.429 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.167      ; 0.890      ;
; -0.424 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[28]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.662      ; 1.531      ;
; -0.413 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.169      ; 0.908      ;
; -0.410 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.169      ; 0.911      ;
; -0.409 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.176      ; 0.919      ;
; -0.408 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.169      ; 0.913      ;
; -0.402 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.212      ; 0.962      ;
; -0.399 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.212      ; 0.965      ;
; -0.398 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.219      ; 0.973      ;
; -0.397 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.368      ; 1.123      ;
; -0.397 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.212      ; 0.967      ;
; -0.394 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.175      ; 0.933      ;
; -0.393 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.175      ; 0.934      ;
; -0.388 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.165      ; 0.929      ;
; -0.388 ; Controle:Control|currentState.S0     ; bitsReg:RegULASaida|q[21]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.651      ; 1.556      ;
; -0.387 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.165      ; 0.930      ;
; -0.383 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.360      ; 1.129      ;
; -0.379 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.176      ; 0.949      ;
; -0.379 ; regInstrucao:RegIns|addr_Output5[15] ; bitsReg:RegULASaida|q[31]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.069      ; 0.842      ;
; -0.378 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.366      ; 1.140      ;
; -0.373 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[27]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.371      ; 1.150      ;
; -0.373 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.177      ; 0.956      ;
; -0.372 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.177      ; 0.957      ;
; -0.367 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.167      ; 0.952      ;
; -0.366 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.167      ; 0.953      ;
; -0.362 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.220      ; 1.010      ;
; -0.361 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[23]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.370      ; 1.161      ;
; -0.361 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.220      ; 1.011      ;
; -0.358 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[13]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.368      ; 1.162      ;
; -0.358 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[19]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.361      ; 1.155      ;
; -0.358 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[25]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.371      ; 1.165      ;
; -0.358 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.178      ; 0.972      ;
; -0.356 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.368      ; 1.164      ;
; -0.356 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.210      ; 1.006      ;
; -0.355 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.210      ; 1.007      ;
; -0.347 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.221      ; 1.026      ;
; -0.344 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[20]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.361      ; 1.169      ;
; -0.336 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[29]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.369      ; 1.185      ;
; -0.331 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[24]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.368      ; 1.189      ;
; -0.329 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.359      ; 1.182      ;
; -0.329 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.359      ; 1.182      ;
; -0.324 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[17]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.364      ; 1.192      ;
; -0.317 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.375      ; 1.210      ;
; -0.316 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.165      ; 1.001      ;
; -0.314 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.174      ; 1.012      ;
; -0.313 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.166      ; 1.005      ;
; -0.307 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[29]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.175      ; 1.020      ;
; -0.304 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[28]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.175      ; 1.023      ;
; -0.303 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.367      ; 1.216      ;
; -0.302 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.167      ; 1.017      ;
; -0.298 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[23]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.176      ; 1.030      ;
; -0.295 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.167      ; 1.024      ;
; -0.293 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.176      ; 1.035      ;
; -0.292 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.168      ; 1.028      ;
; -0.289 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.166      ; 1.029      ;
; -0.286 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.166      ; 1.032      ;
; -0.286 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[29]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.177      ; 1.043      ;
; -0.285 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.173      ; 1.040      ;
; -0.284 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.166      ; 1.034      ;
; -0.284 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.210      ; 1.078      ;
+--------+--------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Controle:Control|currentState.S0'                                                                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------+
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[0]|datac           ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[0]|datac           ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[10]|datac          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[10]|datac          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[11]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[11]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[12]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[12]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[13]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[13]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[14]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[14]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[15]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[15]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[16]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[16]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[17]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[17]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[18]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[18]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[19]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[19]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[1]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[1]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[20]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[20]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[21]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[21]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[22]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[22]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[23]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[23]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[24]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[24]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[25]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[25]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[26]|datac          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[26]|datac          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[27]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[27]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[28]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[28]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[29]|datac          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[29]|datac          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[2]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[2]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[30]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[30]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[31]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[31]|datad          ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[3]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[3]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[4]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[4]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[5]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[5]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[6]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[6]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[7]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[7]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[8]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[8]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[9]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Fall       ; PC1|addr_Output[9]|datad           ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[0]  ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[0]  ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[10] ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[10] ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[11] ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[11] ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[12] ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[12] ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[13] ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[13] ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[14] ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[14] ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[15] ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[15] ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[16] ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[16] ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[17] ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[17] ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[18] ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[18] ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[19] ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[19] ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[1]  ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[1]  ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[20] ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[20] ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[21] ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[21] ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[22] ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[22] ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[23] ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[23] ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[24] ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[24] ;
; -3.530 ; -3.530       ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[25] ;
; -3.530 ; -3.530       ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; ProgramCounter:PC1|addr_Output[25] ;
+--------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S8 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S8 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S9 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S9 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[16]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[16]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[17]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[17]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[18]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[18]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[19]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[19]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[20]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[20]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[21]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[21]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[22]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[22]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[23]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[23]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[24]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[24]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[25]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[25]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[26]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[26]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[27]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[27]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[28]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[28]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[29]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[29]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[30]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[30]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[31]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[31]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[8]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[8]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[9]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[9]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[16]               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                     ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; 4.296  ; 4.296  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; 1.338  ; 1.338  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; 1.275  ; 1.275  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; 3.781  ; 3.781  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; 3.979  ; 3.979  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; 4.179  ; 4.179  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; 4.296  ; 4.296  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; 3.958  ; 3.958  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; 4.062  ; 4.062  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; 4.295  ; 4.295  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; 3.923  ; 3.923  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; 4.155  ; 4.155  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; 3.787  ; 3.787  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; 3.849  ; 3.849  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; 3.908  ; 3.908  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; 3.784  ; 3.784  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; 4.191  ; 4.191  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; 2.257  ; 2.257  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; 2.301  ; 2.301  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; 2.469  ; 2.469  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; 2.414  ; 2.414  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; 2.302  ; 2.302  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; 2.630  ; 2.630  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; 2.437  ; 2.437  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; 2.286  ; 2.286  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; 2.730  ; 2.730  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; 2.551  ; 2.551  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; 2.580  ; 2.580  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; 2.375  ; 2.375  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; 2.188  ; 2.188  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; 2.216  ; 2.216  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; 2.338  ; 2.338  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; 2.465  ; 2.465  ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; 2.921  ; 2.921  ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; 2.538  ; 2.538  ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; 2.414  ; 2.414  ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; 2.643  ; 2.643  ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; 2.641  ; 2.641  ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; 2.686  ; 2.686  ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; 2.518  ; 2.518  ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; 2.235  ; 2.235  ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; 2.417  ; 2.417  ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; 2.492  ; 2.492  ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; 2.451  ; 2.451  ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; 2.256  ; 2.256  ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; 2.409  ; 2.409  ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; 2.921  ; 2.921  ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; 2.658  ; 2.658  ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; 2.503  ; 2.503  ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; 2.638  ; 2.638  ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; 2.508  ; 2.508  ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; 2.549  ; 2.549  ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; 2.670  ; 2.670  ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; 2.513  ; 2.513  ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; 2.761  ; 2.761  ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; 2.403  ; 2.403  ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; 2.640  ; 2.640  ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; -0.073 ; -0.073 ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; 2.498  ; 2.498  ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; 2.400  ; 2.400  ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; 2.536  ; 2.536  ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; 2.617  ; 2.617  ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; 2.638  ; 2.638  ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; 2.614  ; 2.614  ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; 2.372  ; 2.372  ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; 2.386  ; 2.386  ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; 2.715  ; 2.715  ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; 2.697  ; 2.697  ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; 2.582  ; 2.582  ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; 2.362  ; 2.362  ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; 2.594  ; 2.594  ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; 2.398  ; 2.398  ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; 2.504  ; 2.504  ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; 2.232  ; 2.232  ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; 2.034  ; 2.034  ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; 2.363  ; 2.363  ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; 2.437  ; 2.437  ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; 2.346  ; 2.346  ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; 2.243  ; 2.243  ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; 2.538  ; 2.538  ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; 2.061  ; 2.061  ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; 2.284  ; 2.284  ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; 2.073  ; 2.073  ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; 2.523  ; 2.523  ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; 2.514  ; 2.514  ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; 2.501  ; 2.501  ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; 2.503  ; 2.503  ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; 2.441  ; 2.441  ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; 2.590  ; 2.590  ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; 2.595  ; 2.595  ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; 0.228  ; 0.228  ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; 2.546  ; 2.546  ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; 2.507  ; 2.507  ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; 2.715  ; 2.715  ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; 2.594  ; 2.594  ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; 2.457  ; 2.457  ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; 2.551  ; 2.551  ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; 2.666  ; 2.666  ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; 2.657  ; 2.657  ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 2.781  ; 2.781  ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; -0.038 ; -0.038 ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; -0.207 ; -0.207 ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; 2.257  ; 2.257  ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; 2.588  ; 2.588  ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; 2.436  ; 2.436  ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; 2.493  ; 2.493  ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; 2.397  ; 2.397  ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; 2.781  ; 2.781  ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; 2.672  ; 2.672  ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; 2.282  ; 2.282  ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; 2.430  ; 2.430  ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; 2.440  ; 2.440  ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; 2.474  ; 2.474  ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; 2.366  ; 2.366  ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; 2.486  ; 2.486  ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; 2.592  ; 2.592  ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; 2.557  ; 2.557  ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; 2.340  ; 2.340  ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; 2.528  ; 2.528  ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; 2.487  ; 2.487  ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; 2.580  ; 2.580  ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; 2.768  ; 2.768  ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; 2.596  ; 2.596  ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; 2.332  ; 2.332  ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; 2.772  ; 2.772  ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; 2.519  ; 2.519  ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; 2.585  ; 2.585  ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; 2.361  ; 2.361  ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; 2.251  ; 2.251  ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; 2.265  ; 2.265  ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; 2.496  ; 2.496  ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; 2.520  ; 2.520  ; Rise       ; clock                            ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; -0.999 ; -0.999 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; -1.051 ; -1.051 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; -0.999 ; -0.999 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; -3.485 ; -3.485 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; -3.687 ; -3.687 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; -3.705 ; -3.705 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; -3.875 ; -3.875 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; -3.684 ; -3.684 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; -3.775 ; -3.775 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; -3.947 ; -3.947 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; -3.638 ; -3.638 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; -3.792 ; -3.792 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; -3.420 ; -3.420 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; -3.407 ; -3.407 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; -3.542 ; -3.542 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; -3.498 ; -3.498 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; -3.890 ; -3.890 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; -1.913 ; -1.913 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; -1.956 ; -1.956 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; -2.122 ; -2.122 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; -2.140 ; -2.140 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; -2.028 ; -2.028 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; -2.356 ; -2.356 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; -2.156 ; -2.156 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; -2.005 ; -2.005 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; -2.454 ; -2.454 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; -2.202 ; -2.202 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; -2.294 ; -2.294 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; -2.006 ; -2.006 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; -1.914 ; -1.914 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; -1.926 ; -1.926 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; -2.064 ; -2.064 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; -2.191 ; -2.191 ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; 0.193  ; 0.193  ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; -2.418 ; -2.418 ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; -2.294 ; -2.294 ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; -2.523 ; -2.523 ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; -2.521 ; -2.521 ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; -2.566 ; -2.566 ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; -2.398 ; -2.398 ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; -2.115 ; -2.115 ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; -2.297 ; -2.297 ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; -2.372 ; -2.372 ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; -2.331 ; -2.331 ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; -2.136 ; -2.136 ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; -2.289 ; -2.289 ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; -2.801 ; -2.801 ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; -2.538 ; -2.538 ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; -2.383 ; -2.383 ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; -2.518 ; -2.518 ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; -2.388 ; -2.388 ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; -2.429 ; -2.429 ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; -2.550 ; -2.550 ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; -2.393 ; -2.393 ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; -2.641 ; -2.641 ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; -2.283 ; -2.283 ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; -2.520 ; -2.520 ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; 0.193  ; 0.193  ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; -2.378 ; -2.378 ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; -2.280 ; -2.280 ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; -2.416 ; -2.416 ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; -2.497 ; -2.497 ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; -2.518 ; -2.518 ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; -2.494 ; -2.494 ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; -2.252 ; -2.252 ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; -2.266 ; -2.266 ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; -0.108 ; -0.108 ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; -2.577 ; -2.577 ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; -2.462 ; -2.462 ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; -2.242 ; -2.242 ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; -2.474 ; -2.474 ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; -2.278 ; -2.278 ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; -2.384 ; -2.384 ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; -2.112 ; -2.112 ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; -1.914 ; -1.914 ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; -2.243 ; -2.243 ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; -2.317 ; -2.317 ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; -2.226 ; -2.226 ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; -2.123 ; -2.123 ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; -2.418 ; -2.418 ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; -1.941 ; -1.941 ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; -2.164 ; -2.164 ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; -1.953 ; -1.953 ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; -2.403 ; -2.403 ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; -2.394 ; -2.394 ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; -2.381 ; -2.381 ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; -2.383 ; -2.383 ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; -2.321 ; -2.321 ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; -2.470 ; -2.470 ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; -2.475 ; -2.475 ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; -0.108 ; -0.108 ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; -2.426 ; -2.426 ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; -2.387 ; -2.387 ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; -2.595 ; -2.595 ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; -2.474 ; -2.474 ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; -2.337 ; -2.337 ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; -2.431 ; -2.431 ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; -2.546 ; -2.546 ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; -2.537 ; -2.537 ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 0.327  ; 0.327  ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; 0.158  ; 0.158  ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; 0.327  ; 0.327  ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; -2.137 ; -2.137 ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; -2.468 ; -2.468 ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; -2.316 ; -2.316 ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; -2.373 ; -2.373 ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; -2.277 ; -2.277 ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; -2.661 ; -2.661 ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; -2.552 ; -2.552 ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; -2.162 ; -2.162 ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; -2.310 ; -2.310 ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; -2.320 ; -2.320 ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; -2.354 ; -2.354 ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; -2.246 ; -2.246 ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; -2.366 ; -2.366 ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; -2.472 ; -2.472 ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; -2.437 ; -2.437 ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; -2.220 ; -2.220 ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; -2.408 ; -2.408 ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; -2.367 ; -2.367 ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; -2.460 ; -2.460 ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; -2.648 ; -2.648 ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; -2.476 ; -2.476 ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; -2.212 ; -2.212 ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; -2.652 ; -2.652 ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; -2.399 ; -2.399 ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; -2.465 ; -2.465 ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; -2.241 ; -2.241 ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; -2.131 ; -2.131 ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; -2.145 ; -2.145 ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; -2.376 ; -2.376 ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; -2.400 ; -2.400 ; Rise       ; clock                            ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port                           ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ; 3.472  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ; 3.472  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ;        ; 2.666  ; Rise       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ;        ; 3.568  ; Rise       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ;        ; 2.734  ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 2.853  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 2.853  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 2.935  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 2.882  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 2.935  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 12.345 ; 12.345 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 12.345 ; 12.345 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 11.061 ; 11.061 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 10.681 ; 10.681 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 11.327 ; 11.327 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 11.096 ; 11.096 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 10.805 ; 10.805 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 10.962 ; 10.962 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 10.753 ; 10.753 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 11.586 ; 11.586 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 11.352 ; 11.352 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 11.490 ; 11.490 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 10.986 ; 10.986 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 11.425 ; 11.425 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 11.621 ; 11.621 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 11.469 ; 11.469 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 11.214 ; 11.214 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 11.404 ; 11.404 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 11.288 ; 11.288 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 11.614 ; 11.614 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 11.140 ; 11.140 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 11.155 ; 11.155 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 11.432 ; 11.432 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 11.592 ; 11.592 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 12.033 ; 12.033 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 11.545 ; 11.545 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 11.560 ; 11.560 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 11.675 ; 11.675 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 11.782 ; 11.782 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 11.872 ; 11.872 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 11.875 ; 11.875 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 11.881 ; 11.881 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 12.100 ; 12.100 ; Rise       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 12.356 ; 12.356 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[0]               ; Controle:Control|currentState.S0 ; 12.202 ; 12.202 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 10.559 ; 10.559 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 11.347 ; 11.347 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 11.120 ; 11.120 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 10.854 ; 10.854 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 10.759 ; 10.759 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 11.014 ; 11.014 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 10.601 ; 10.601 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 11.037 ; 11.037 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 11.273 ; 11.273 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 11.254 ; 11.254 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 10.917 ; 10.917 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 11.268 ; 11.268 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 11.260 ; 11.260 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 11.248 ; 11.248 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 11.835 ; 11.835 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 11.552 ; 11.552 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 11.401 ; 11.401 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 11.435 ; 11.435 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 11.576 ; 11.576 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 11.702 ; 11.702 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 11.541 ; 11.541 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 11.719 ; 11.719 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 11.596 ; 11.596 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 11.731 ; 11.731 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 11.914 ; 11.914 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 11.810 ; 11.810 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 11.670 ; 11.670 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 12.356 ; 12.356 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 11.994 ; 11.994 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 11.763 ; 11.763 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 11.771 ; 11.771 ; Rise       ; Controle:Control|currentState.S0 ;
; control_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 5.527  ; 5.527  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 5.032  ; 5.032  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 4.939  ; 4.939  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 4.512  ; 4.512  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 4.940  ; 4.940  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 5.527  ; 5.527  ; Rise       ; Controle:Control|currentState.S0 ;
; control_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 9.646  ; 9.646  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 9.133  ; 9.133  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 9.646  ; 9.646  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 8.925  ; 8.925  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 9.236  ; 9.236  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 9.202  ; 9.202  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 9.251  ; 9.251  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 9.213  ; 9.213  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 9.173  ; 9.173  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 9.107  ; 9.107  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 9.238  ; 9.238  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[10]                ; Controle:Control|currentState.S0 ; 8.946  ; 8.946  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[11]                ; Controle:Control|currentState.S0 ; 8.972  ; 8.972  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[12]                ; Controle:Control|currentState.S0 ; 9.156  ; 9.156  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[13]                ; Controle:Control|currentState.S0 ; 8.866  ; 8.866  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[14]                ; Controle:Control|currentState.S0 ; 9.007  ; 9.007  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[15]                ; Controle:Control|currentState.S0 ; 9.178  ; 9.178  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[16]                ; Controle:Control|currentState.S0 ; 9.129  ; 9.129  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[17]                ; Controle:Control|currentState.S0 ; 8.981  ; 8.981  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[18]                ; Controle:Control|currentState.S0 ; 9.215  ; 9.215  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[19]                ; Controle:Control|currentState.S0 ; 9.147  ; 9.147  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[20]                ; Controle:Control|currentState.S0 ; 9.049  ; 9.049  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[21]                ; Controle:Control|currentState.S0 ; 8.958  ; 8.958  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[22]                ; Controle:Control|currentState.S0 ; 9.410  ; 9.410  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[23]                ; Controle:Control|currentState.S0 ; 9.081  ; 9.081  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[24]                ; Controle:Control|currentState.S0 ; 9.259  ; 9.259  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[25]                ; Controle:Control|currentState.S0 ; 9.258  ; 9.258  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[26]                ; Controle:Control|currentState.S0 ; 9.182  ; 9.182  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[27]                ; Controle:Control|currentState.S0 ; 9.067  ; 9.067  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[28]                ; Controle:Control|currentState.S0 ; 9.057  ; 9.057  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[29]                ; Controle:Control|currentState.S0 ; 9.337  ; 9.337  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[30]                ; Controle:Control|currentState.S0 ; 9.102  ; 9.102  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[31]                ; Controle:Control|currentState.S0 ; 8.860  ; 8.860  ; Rise       ; Controle:Control|currentState.S0 ;
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ;        ; 3.472  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ;        ; 3.472  ; Fall       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ; 2.666  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ; 3.568  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ; 2.734  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;        ; 2.853  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;        ; 2.853  ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ;        ; 2.935  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ;        ; 2.882  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ;        ; 2.935  ; Fall       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 12.409 ; 12.409 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 12.409 ; 12.409 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 11.125 ; 11.125 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 10.745 ; 10.745 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 11.391 ; 11.391 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 11.160 ; 11.160 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 10.869 ; 10.869 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 11.026 ; 11.026 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 10.817 ; 10.817 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 11.650 ; 11.650 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 11.416 ; 11.416 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 11.554 ; 11.554 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 11.050 ; 11.050 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 11.489 ; 11.489 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 11.685 ; 11.685 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 11.533 ; 11.533 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 11.278 ; 11.278 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 11.468 ; 11.468 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 11.352 ; 11.352 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 11.678 ; 11.678 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 11.204 ; 11.204 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 11.219 ; 11.219 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 11.496 ; 11.496 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 11.656 ; 11.656 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 12.097 ; 12.097 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 11.609 ; 11.609 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 11.624 ; 11.624 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 11.739 ; 11.739 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 11.846 ; 11.846 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 11.936 ; 11.936 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 11.939 ; 11.939 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 11.945 ; 11.945 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 12.164 ; 12.164 ; Fall       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 12.420 ; 12.420 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[0]               ; Controle:Control|currentState.S0 ; 12.266 ; 12.266 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 10.623 ; 10.623 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 11.411 ; 11.411 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 11.184 ; 11.184 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 10.918 ; 10.918 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 10.823 ; 10.823 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 11.078 ; 11.078 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 10.665 ; 10.665 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 11.101 ; 11.101 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 11.337 ; 11.337 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 11.318 ; 11.318 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 10.981 ; 10.981 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 11.332 ; 11.332 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 11.324 ; 11.324 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 11.312 ; 11.312 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 11.899 ; 11.899 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 11.616 ; 11.616 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 11.465 ; 11.465 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 11.499 ; 11.499 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 11.640 ; 11.640 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 11.766 ; 11.766 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 11.605 ; 11.605 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 11.783 ; 11.783 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 11.660 ; 11.660 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 11.795 ; 11.795 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 11.978 ; 11.978 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 11.874 ; 11.874 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 11.734 ; 11.734 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 12.420 ; 12.420 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 12.058 ; 12.058 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 11.827 ; 11.827 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 11.835 ; 11.835 ; Fall       ; Controle:Control|currentState.S0 ;
; control_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 9.710  ; 9.710  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 9.197  ; 9.197  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 9.710  ; 9.710  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 8.989  ; 8.989  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 9.300  ; 9.300  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 9.266  ; 9.266  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 9.315  ; 9.315  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 9.277  ; 9.277  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 9.237  ; 9.237  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 9.171  ; 9.171  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 9.302  ; 9.302  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[10]                ; Controle:Control|currentState.S0 ; 9.010  ; 9.010  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[11]                ; Controle:Control|currentState.S0 ; 9.036  ; 9.036  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[12]                ; Controle:Control|currentState.S0 ; 9.220  ; 9.220  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[13]                ; Controle:Control|currentState.S0 ; 8.930  ; 8.930  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[14]                ; Controle:Control|currentState.S0 ; 9.071  ; 9.071  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[15]                ; Controle:Control|currentState.S0 ; 9.242  ; 9.242  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[16]                ; Controle:Control|currentState.S0 ; 9.193  ; 9.193  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[17]                ; Controle:Control|currentState.S0 ; 9.045  ; 9.045  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[18]                ; Controle:Control|currentState.S0 ; 9.279  ; 9.279  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[19]                ; Controle:Control|currentState.S0 ; 9.211  ; 9.211  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[20]                ; Controle:Control|currentState.S0 ; 9.113  ; 9.113  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[21]                ; Controle:Control|currentState.S0 ; 9.022  ; 9.022  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[22]                ; Controle:Control|currentState.S0 ; 9.474  ; 9.474  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[23]                ; Controle:Control|currentState.S0 ; 9.145  ; 9.145  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[24]                ; Controle:Control|currentState.S0 ; 9.323  ; 9.323  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[25]                ; Controle:Control|currentState.S0 ; 9.322  ; 9.322  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[26]                ; Controle:Control|currentState.S0 ; 9.246  ; 9.246  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[27]                ; Controle:Control|currentState.S0 ; 9.131  ; 9.131  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[28]                ; Controle:Control|currentState.S0 ; 9.121  ; 9.121  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[29]                ; Controle:Control|currentState.S0 ; 9.401  ; 9.401  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[30]                ; Controle:Control|currentState.S0 ; 9.166  ; 9.166  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[31]                ; Controle:Control|currentState.S0 ; 8.924  ; 8.924  ; Fall       ; Controle:Control|currentState.S0 ;
; control_EscMem                      ; clock                            ; 4.237  ; 4.237  ; Rise       ; clock                            ;
; control_EscReg                      ; clock                            ; 4.811  ; 4.811  ; Rise       ; clock                            ;
; control_FontePC[*]                  ; clock                            ; 5.585  ; 5.585  ; Rise       ; clock                            ;
;  control_FontePC[0]                 ; clock                            ; 4.783  ; 4.783  ; Rise       ; clock                            ;
;  control_FontePC[1]                 ; clock                            ; 5.585  ; 5.585  ; Rise       ; clock                            ;
; control_IouD                        ; clock                            ; 4.652  ; 4.652  ; Rise       ; clock                            ;
; control_LerMem                      ; clock                            ; 4.841  ; 4.841  ; Rise       ; clock                            ;
; control_MemParaReg                  ; clock                            ; 4.526  ; 4.526  ; Rise       ; clock                            ;
; control_PCEsc                       ; clock                            ; 4.500  ; 4.500  ; Rise       ; clock                            ;
; control_PCEscCond                   ; clock                            ; 4.783  ; 4.783  ; Rise       ; clock                            ;
; control_RegDst                      ; clock                            ; 4.345  ; 4.345  ; Rise       ; clock                            ;
; control_ULAFonteA                   ; clock                            ; 4.265  ; 4.265  ; Rise       ; clock                            ;
; control_ULAFonteB[*]                ; clock                            ; 4.275  ; 4.275  ; Rise       ; clock                            ;
;  control_ULAFonteB[0]               ; clock                            ; 4.275  ; 4.275  ; Rise       ; clock                            ;
;  control_ULAFonteB[1]               ; clock                            ; 4.244  ; 4.244  ; Rise       ; clock                            ;
; control_ULAOp[*]                    ; clock                            ; 4.994  ; 4.994  ; Rise       ; clock                            ;
;  control_ULAOp[0]                   ; clock                            ; 4.994  ; 4.994  ; Rise       ; clock                            ;
;  control_ULAOp[1]                   ; clock                            ; 4.403  ; 4.403  ; Rise       ; clock                            ;
; control_data_3_EntradaMemDados[*]   ; clock                            ; 5.473  ; 5.473  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[0]  ; clock                            ; 4.941  ; 4.941  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[1]  ; clock                            ; 4.633  ; 4.633  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[2]  ; clock                            ; 4.989  ; 4.989  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[3]  ; clock                            ; 4.458  ; 4.458  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[4]  ; clock                            ; 5.181  ; 5.181  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[5]  ; clock                            ; 5.262  ; 5.262  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[6]  ; clock                            ; 4.687  ; 4.687  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[7]  ; clock                            ; 4.720  ; 4.720  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[8]  ; clock                            ; 4.893  ; 4.893  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[9]  ; clock                            ; 4.596  ; 4.596  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[10] ; clock                            ; 4.478  ; 4.478  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[11] ; clock                            ; 4.919  ; 4.919  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[12] ; clock                            ; 5.169  ; 5.169  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[13] ; clock                            ; 4.780  ; 4.780  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[14] ; clock                            ; 5.046  ; 5.046  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[15] ; clock                            ; 5.361  ; 5.361  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[16] ; clock                            ; 5.233  ; 5.233  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[17] ; clock                            ; 5.212  ; 5.212  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[18] ; clock                            ; 4.643  ; 4.643  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[19] ; clock                            ; 5.171  ; 5.171  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[20] ; clock                            ; 5.129  ; 5.129  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[21] ; clock                            ; 5.199  ; 5.199  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[22] ; clock                            ; 5.257  ; 5.257  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[23] ; clock                            ; 5.059  ; 5.059  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[24] ; clock                            ; 5.080  ; 5.080  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[25] ; clock                            ; 5.473  ; 5.473  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[26] ; clock                            ; 5.168  ; 5.168  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[27] ; clock                            ; 5.067  ; 5.067  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[28] ; clock                            ; 4.826  ; 4.826  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[29] ; clock                            ; 4.941  ; 4.941  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[30] ; clock                            ; 5.157  ; 5.157  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[31] ; clock                            ; 4.694  ; 4.694  ; Rise       ; clock                            ;
; control_dt_saida[*]                 ; clock                            ; 8.292  ; 8.292  ; Rise       ; clock                            ;
;  control_dt_saida[0]                ; clock                            ; 8.292  ; 8.292  ; Rise       ; clock                            ;
;  control_dt_saida[1]                ; clock                            ; 6.788  ; 6.788  ; Rise       ; clock                            ;
;  control_dt_saida[2]                ; clock                            ; 6.412  ; 6.412  ; Rise       ; clock                            ;
;  control_dt_saida[3]                ; clock                            ; 7.167  ; 7.167  ; Rise       ; clock                            ;
;  control_dt_saida[4]                ; clock                            ; 7.041  ; 7.041  ; Rise       ; clock                            ;
;  control_dt_saida[5]                ; clock                            ; 6.750  ; 6.750  ; Rise       ; clock                            ;
;  control_dt_saida[6]                ; clock                            ; 6.919  ; 6.919  ; Rise       ; clock                            ;
;  control_dt_saida[7]                ; clock                            ; 6.657  ; 6.657  ; Rise       ; clock                            ;
;  control_dt_saida[8]                ; clock                            ; 7.490  ; 7.490  ; Rise       ; clock                            ;
;  control_dt_saida[9]                ; clock                            ; 7.256  ; 7.256  ; Rise       ; clock                            ;
;  control_dt_saida[10]               ; clock                            ; 7.394  ; 7.394  ; Rise       ; clock                            ;
;  control_dt_saida[11]               ; clock                            ; 6.890  ; 6.890  ; Rise       ; clock                            ;
;  control_dt_saida[12]               ; clock                            ; 7.382  ; 7.382  ; Rise       ; clock                            ;
;  control_dt_saida[13]               ; clock                            ; 7.525  ; 7.525  ; Rise       ; clock                            ;
;  control_dt_saida[14]               ; clock                            ; 7.395  ; 7.395  ; Rise       ; clock                            ;
;  control_dt_saida[15]               ; clock                            ; 7.171  ; 7.171  ; Rise       ; clock                            ;
;  control_dt_saida[16]               ; clock                            ; 7.361  ; 7.361  ; Rise       ; clock                            ;
;  control_dt_saida[17]               ; clock                            ; 7.245  ; 7.245  ; Rise       ; clock                            ;
;  control_dt_saida[18]               ; clock                            ; 7.571  ; 7.571  ; Rise       ; clock                            ;
;  control_dt_saida[19]               ; clock                            ; 7.097  ; 7.097  ; Rise       ; clock                            ;
;  control_dt_saida[20]               ; clock                            ; 7.112  ; 7.112  ; Rise       ; clock                            ;
;  control_dt_saida[21]               ; clock                            ; 7.365  ; 7.365  ; Rise       ; clock                            ;
;  control_dt_saida[22]               ; clock                            ; 7.496  ; 7.496  ; Rise       ; clock                            ;
;  control_dt_saida[23]               ; clock                            ; 7.937  ; 7.937  ; Rise       ; clock                            ;
;  control_dt_saida[24]               ; clock                            ; 7.449  ; 7.449  ; Rise       ; clock                            ;
;  control_dt_saida[25]               ; clock                            ; 7.517  ; 7.517  ; Rise       ; clock                            ;
;  control_dt_saida[26]               ; clock                            ; 7.626  ; 7.626  ; Rise       ; clock                            ;
;  control_dt_saida[27]               ; clock                            ; 7.710  ; 7.710  ; Rise       ; clock                            ;
;  control_dt_saida[28]               ; clock                            ; 7.776  ; 7.776  ; Rise       ; clock                            ;
;  control_dt_saida[29]               ; clock                            ; 7.779  ; 7.779  ; Rise       ; clock                            ;
;  control_dt_saida[30]               ; clock                            ; 7.838  ; 7.838  ; Rise       ; clock                            ;
;  control_dt_saida[31]               ; clock                            ; 8.047  ; 8.047  ; Rise       ; clock                            ;
; control_entradaPC[*]                ; clock                            ; 8.260  ; 8.260  ; Rise       ; clock                            ;
;  control_entradaPC[0]               ; clock                            ; 8.149  ; 8.149  ; Rise       ; clock                            ;
;  control_entradaPC[1]               ; clock                            ; 6.286  ; 6.286  ; Rise       ; clock                            ;
;  control_entradaPC[2]               ; clock                            ; 7.078  ; 7.078  ; Rise       ; clock                            ;
;  control_entradaPC[3]               ; clock                            ; 6.960  ; 6.960  ; Rise       ; clock                            ;
;  control_entradaPC[4]               ; clock                            ; 6.799  ; 6.799  ; Rise       ; clock                            ;
;  control_entradaPC[5]               ; clock                            ; 6.704  ; 6.704  ; Rise       ; clock                            ;
;  control_entradaPC[6]               ; clock                            ; 6.971  ; 6.971  ; Rise       ; clock                            ;
;  control_entradaPC[7]               ; clock                            ; 6.505  ; 6.505  ; Rise       ; clock                            ;
;  control_entradaPC[8]               ; clock                            ; 6.941  ; 6.941  ; Rise       ; clock                            ;
;  control_entradaPC[9]               ; clock                            ; 7.177  ; 7.177  ; Rise       ; clock                            ;
;  control_entradaPC[10]              ; clock                            ; 7.158  ; 7.158  ; Rise       ; clock                            ;
;  control_entradaPC[11]              ; clock                            ; 6.821  ; 6.821  ; Rise       ; clock                            ;
;  control_entradaPC[12]              ; clock                            ; 7.225  ; 7.225  ; Rise       ; clock                            ;
;  control_entradaPC[13]              ; clock                            ; 7.164  ; 7.164  ; Rise       ; clock                            ;
;  control_entradaPC[14]              ; clock                            ; 7.174  ; 7.174  ; Rise       ; clock                            ;
;  control_entradaPC[15]              ; clock                            ; 7.792  ; 7.792  ; Rise       ; clock                            ;
;  control_entradaPC[16]              ; clock                            ; 7.509  ; 7.509  ; Rise       ; clock                            ;
;  control_entradaPC[17]              ; clock                            ; 7.358  ; 7.358  ; Rise       ; clock                            ;
;  control_entradaPC[18]              ; clock                            ; 7.392  ; 7.392  ; Rise       ; clock                            ;
;  control_entradaPC[19]              ; clock                            ; 7.533  ; 7.533  ; Rise       ; clock                            ;
;  control_entradaPC[20]              ; clock                            ; 7.659  ; 7.659  ; Rise       ; clock                            ;
;  control_entradaPC[21]              ; clock                            ; 7.474  ; 7.474  ; Rise       ; clock                            ;
;  control_entradaPC[22]              ; clock                            ; 7.623  ; 7.623  ; Rise       ; clock                            ;
;  control_entradaPC[23]              ; clock                            ; 7.500  ; 7.500  ; Rise       ; clock                            ;
;  control_entradaPC[24]              ; clock                            ; 7.635  ; 7.635  ; Rise       ; clock                            ;
;  control_entradaPC[25]              ; clock                            ; 7.871  ; 7.871  ; Rise       ; clock                            ;
;  control_entradaPC[26]              ; clock                            ; 7.761  ; 7.761  ; Rise       ; clock                            ;
;  control_entradaPC[27]              ; clock                            ; 7.598  ; 7.598  ; Rise       ; clock                            ;
;  control_entradaPC[28]              ; clock                            ; 8.260  ; 8.260  ; Rise       ; clock                            ;
;  control_entradaPC[29]              ; clock                            ; 7.898  ; 7.898  ; Rise       ; clock                            ;
;  control_entradaPC[30]              ; clock                            ; 7.720  ; 7.720  ; Rise       ; clock                            ;
;  control_entradaPC[31]              ; clock                            ; 7.728  ; 7.728  ; Rise       ; clock                            ;
; control_regRd_Mux[*]                ; clock                            ; 5.524  ; 5.524  ; Rise       ; clock                            ;
;  control_regRd_Mux[0]               ; clock                            ; 5.168  ; 5.168  ; Rise       ; clock                            ;
;  control_regRd_Mux[1]               ; clock                            ; 5.156  ; 5.156  ; Rise       ; clock                            ;
;  control_regRd_Mux[2]               ; clock                            ; 4.667  ; 4.667  ; Rise       ; clock                            ;
;  control_regRd_Mux[3]               ; clock                            ; 5.342  ; 5.342  ; Rise       ; clock                            ;
;  control_regRd_Mux[4]               ; clock                            ; 5.524  ; 5.524  ; Rise       ; clock                            ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-------------------------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port                           ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------------------------------+----------------------------------+-------+-------+------------+----------------------------------+
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ; 3.472 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ; 3.472 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ;       ; 2.666 ; Rise       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ;       ; 3.568 ; Rise       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ;       ; 2.734 ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 2.853 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 2.853 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 2.882 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 2.882 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 2.935 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 3.457 ; 3.359 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 4.124 ; 4.124 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 4.073 ; 3.810 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 3.607 ; 3.373 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 4.162 ; 3.898 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 4.194 ; 3.819 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 4.065 ; 3.575 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 3.457 ; 3.359 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 3.861 ; 3.611 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 4.117 ; 3.752 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 3.731 ; 3.505 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 3.809 ; 3.499 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 3.826 ; 3.432 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 3.745 ; 3.432 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 4.322 ; 3.932 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 4.023 ; 3.661 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 3.834 ; 3.566 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 3.825 ; 3.416 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 3.890 ; 3.566 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 4.062 ; 3.554 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 3.652 ; 3.506 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 3.720 ; 3.558 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 3.884 ; 3.759 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 4.014 ; 3.846 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 4.521 ; 4.343 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 3.902 ; 3.599 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 3.817 ; 3.725 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 4.099 ; 3.682 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 4.005 ; 3.928 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 3.853 ; 3.733 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 4.101 ; 3.821 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 3.944 ; 3.675 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 4.043 ; 4.043 ; Rise       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 3.235 ; 2.665 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[0]               ; Controle:Control|currentState.S0 ; 3.982 ; 3.401 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 3.713 ; 3.036 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 4.306 ; 3.767 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 3.720 ; 3.421 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 3.559 ; 3.346 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 3.303 ; 2.813 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 3.235 ; 2.665 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 3.414 ; 3.198 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 3.568 ; 3.284 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 3.871 ; 3.560 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 3.586 ; 3.355 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 3.444 ; 3.319 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 3.623 ; 3.452 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 3.961 ; 3.407 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 3.376 ; 3.106 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 4.448 ; 3.948 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 3.796 ; 3.445 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 3.509 ; 3.413 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 3.837 ; 3.207 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 3.646 ; 3.484 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 3.948 ; 3.567 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 3.725 ; 3.556 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 3.699 ; 3.471 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 3.703 ; 3.394 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 3.768 ; 3.481 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 3.895 ; 3.524 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 3.660 ; 3.489 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 3.636 ; 3.249 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 3.535 ; 3.842 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 3.960 ; 3.384 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 3.772 ; 3.321 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 3.796 ; 3.190 ; Rise       ; Controle:Control|currentState.S0 ;
; control_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 3.303 ; 3.303 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 3.874 ; 3.874 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 3.575 ; 3.575 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 3.303 ; 3.303 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 3.970 ; 3.970 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 3.897 ; 3.897 ; Rise       ; Controle:Control|currentState.S0 ;
; control_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 4.830 ; 4.830 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 5.103 ; 5.103 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 5.616 ; 5.616 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 4.895 ; 4.895 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 5.206 ; 5.206 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 5.172 ; 5.172 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 5.221 ; 5.221 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 5.183 ; 5.183 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 5.143 ; 5.143 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 5.077 ; 5.077 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 5.208 ; 5.208 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[10]                ; Controle:Control|currentState.S0 ; 4.916 ; 4.916 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[11]                ; Controle:Control|currentState.S0 ; 4.942 ; 4.942 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[12]                ; Controle:Control|currentState.S0 ; 5.126 ; 5.126 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[13]                ; Controle:Control|currentState.S0 ; 4.836 ; 4.836 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[14]                ; Controle:Control|currentState.S0 ; 4.977 ; 4.977 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[15]                ; Controle:Control|currentState.S0 ; 5.148 ; 5.148 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[16]                ; Controle:Control|currentState.S0 ; 5.099 ; 5.099 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[17]                ; Controle:Control|currentState.S0 ; 4.951 ; 4.951 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[18]                ; Controle:Control|currentState.S0 ; 5.185 ; 5.185 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[19]                ; Controle:Control|currentState.S0 ; 5.117 ; 5.117 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[20]                ; Controle:Control|currentState.S0 ; 5.019 ; 5.019 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[21]                ; Controle:Control|currentState.S0 ; 4.928 ; 4.928 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[22]                ; Controle:Control|currentState.S0 ; 5.380 ; 5.380 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[23]                ; Controle:Control|currentState.S0 ; 5.051 ; 5.051 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[24]                ; Controle:Control|currentState.S0 ; 5.229 ; 5.229 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[25]                ; Controle:Control|currentState.S0 ; 5.228 ; 5.228 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[26]                ; Controle:Control|currentState.S0 ; 5.152 ; 5.152 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[27]                ; Controle:Control|currentState.S0 ; 5.037 ; 5.037 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[28]                ; Controle:Control|currentState.S0 ; 5.027 ; 5.027 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[29]                ; Controle:Control|currentState.S0 ; 5.307 ; 5.307 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[30]                ; Controle:Control|currentState.S0 ; 5.072 ; 5.072 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[31]                ; Controle:Control|currentState.S0 ; 4.830 ; 4.830 ; Rise       ; Controle:Control|currentState.S0 ;
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ;       ; 3.472 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ;       ; 3.472 ; Fall       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ; 2.666 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ; 3.568 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ; 2.734 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;       ; 2.853 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;       ; 2.853 ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ;       ; 2.882 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ;       ; 2.882 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ;       ; 2.935 ; Fall       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 3.359 ; 3.966 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 4.573 ; 4.583 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 3.810 ; 4.681 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 3.373 ; 3.966 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 3.898 ; 4.778 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 3.819 ; 4.516 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 3.575 ; 4.398 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 3.359 ; 4.010 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 3.611 ; 4.313 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 3.752 ; 4.694 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 3.505 ; 4.689 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 3.499 ; 4.465 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 3.432 ; 4.086 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 3.432 ; 4.378 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 3.932 ; 4.788 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 3.661 ; 4.489 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 3.566 ; 4.358 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 3.416 ; 4.291 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 3.566 ; 4.356 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 3.554 ; 4.420 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 3.506 ; 4.118 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 3.558 ; 4.186 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 3.759 ; 4.374 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 3.846 ; 4.605 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 4.343 ; 4.987 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 3.599 ; 4.368 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 3.725 ; 4.283 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 3.682 ; 4.565 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 3.928 ; 4.471 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 3.733 ; 4.367 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 3.821 ; 4.567 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 3.675 ; 4.572 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 4.415 ; 4.415 ; Fall       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 2.665 ; 3.235 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[0]               ; Controle:Control|currentState.S0 ; 3.401 ; 4.441 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 3.036 ; 4.179 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 3.767 ; 4.330 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 3.421 ; 3.720 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 3.346 ; 3.559 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 2.813 ; 3.303 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 2.665 ; 3.235 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 3.198 ; 3.507 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 3.284 ; 3.747 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 3.560 ; 3.871 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 3.355 ; 3.586 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 3.319 ; 3.444 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 3.452 ; 3.702 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 3.407 ; 4.052 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 3.106 ; 3.376 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 3.948 ; 4.448 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 3.445 ; 3.796 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 3.413 ; 3.509 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 3.207 ; 3.837 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 3.484 ; 3.646 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 3.567 ; 3.948 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 3.556 ; 3.725 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 3.471 ; 3.699 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 3.394 ; 3.703 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 3.481 ; 3.768 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 3.524 ; 3.895 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 3.489 ; 3.660 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 3.249 ; 3.636 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 3.842 ; 3.535 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 3.384 ; 3.960 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 3.321 ; 3.772 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 3.190 ; 3.796 ; Fall       ; Controle:Control|currentState.S0 ;
; control_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 5.642 ; 5.642 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 5.915 ; 5.915 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 6.428 ; 6.428 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 5.707 ; 5.707 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 6.018 ; 6.018 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 5.984 ; 5.984 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 6.033 ; 6.033 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 5.995 ; 5.995 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 5.955 ; 5.955 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 5.889 ; 5.889 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 6.020 ; 6.020 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[10]                ; Controle:Control|currentState.S0 ; 5.728 ; 5.728 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[11]                ; Controle:Control|currentState.S0 ; 5.754 ; 5.754 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[12]                ; Controle:Control|currentState.S0 ; 5.938 ; 5.938 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[13]                ; Controle:Control|currentState.S0 ; 5.648 ; 5.648 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[14]                ; Controle:Control|currentState.S0 ; 5.789 ; 5.789 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[15]                ; Controle:Control|currentState.S0 ; 5.960 ; 5.960 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[16]                ; Controle:Control|currentState.S0 ; 5.911 ; 5.911 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[17]                ; Controle:Control|currentState.S0 ; 5.763 ; 5.763 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[18]                ; Controle:Control|currentState.S0 ; 5.997 ; 5.997 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[19]                ; Controle:Control|currentState.S0 ; 5.929 ; 5.929 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[20]                ; Controle:Control|currentState.S0 ; 5.831 ; 5.831 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[21]                ; Controle:Control|currentState.S0 ; 5.740 ; 5.740 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[22]                ; Controle:Control|currentState.S0 ; 6.192 ; 6.192 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[23]                ; Controle:Control|currentState.S0 ; 5.863 ; 5.863 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[24]                ; Controle:Control|currentState.S0 ; 6.041 ; 6.041 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[25]                ; Controle:Control|currentState.S0 ; 6.040 ; 6.040 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[26]                ; Controle:Control|currentState.S0 ; 5.964 ; 5.964 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[27]                ; Controle:Control|currentState.S0 ; 5.849 ; 5.849 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[28]                ; Controle:Control|currentState.S0 ; 5.839 ; 5.839 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[29]                ; Controle:Control|currentState.S0 ; 6.119 ; 6.119 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[30]                ; Controle:Control|currentState.S0 ; 5.884 ; 5.884 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[31]                ; Controle:Control|currentState.S0 ; 5.642 ; 5.642 ; Fall       ; Controle:Control|currentState.S0 ;
; control_EscMem                      ; clock                            ; 4.237 ; 4.237 ; Rise       ; clock                            ;
; control_EscReg                      ; clock                            ; 4.517 ; 4.517 ; Rise       ; clock                            ;
; control_FontePC[*]                  ; clock                            ; 4.783 ; 4.783 ; Rise       ; clock                            ;
;  control_FontePC[0]                 ; clock                            ; 4.783 ; 4.783 ; Rise       ; clock                            ;
;  control_FontePC[1]                 ; clock                            ; 5.585 ; 5.585 ; Rise       ; clock                            ;
; control_IouD                        ; clock                            ; 4.595 ; 4.595 ; Rise       ; clock                            ;
; control_LerMem                      ; clock                            ; 4.841 ; 4.841 ; Rise       ; clock                            ;
; control_MemParaReg                  ; clock                            ; 4.526 ; 4.526 ; Rise       ; clock                            ;
; control_PCEsc                       ; clock                            ; 4.500 ; 4.500 ; Rise       ; clock                            ;
; control_PCEscCond                   ; clock                            ; 4.783 ; 4.783 ; Rise       ; clock                            ;
; control_RegDst                      ; clock                            ; 4.345 ; 4.345 ; Rise       ; clock                            ;
; control_ULAFonteA                   ; clock                            ; 4.152 ; 4.152 ; Rise       ; clock                            ;
; control_ULAFonteB[*]                ; clock                            ; 4.162 ; 4.162 ; Rise       ; clock                            ;
;  control_ULAFonteB[0]               ; clock                            ; 4.162 ; 4.162 ; Rise       ; clock                            ;
;  control_ULAFonteB[1]               ; clock                            ; 4.198 ; 4.198 ; Rise       ; clock                            ;
; control_ULAOp[*]                    ; clock                            ; 4.295 ; 4.295 ; Rise       ; clock                            ;
;  control_ULAOp[0]                   ; clock                            ; 4.635 ; 4.635 ; Rise       ; clock                            ;
;  control_ULAOp[1]                   ; clock                            ; 4.295 ; 4.295 ; Rise       ; clock                            ;
; control_data_3_EntradaMemDados[*]   ; clock                            ; 3.943 ; 3.943 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[0]  ; clock                            ; 4.456 ; 4.456 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[1]  ; clock                            ; 4.282 ; 4.282 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[2]  ; clock                            ; 4.394 ; 4.394 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[3]  ; clock                            ; 3.943 ; 3.943 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[4]  ; clock                            ; 4.814 ; 4.814 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[5]  ; clock                            ; 5.213 ; 5.213 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[6]  ; clock                            ; 4.433 ; 4.433 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[7]  ; clock                            ; 4.020 ; 4.020 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[8]  ; clock                            ; 4.574 ; 4.574 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[9]  ; clock                            ; 4.224 ; 4.224 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[10] ; clock                            ; 4.018 ; 4.018 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[11] ; clock                            ; 4.217 ; 4.217 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[12] ; clock                            ; 4.441 ; 4.441 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[13] ; clock                            ; 4.292 ; 4.292 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[14] ; clock                            ; 4.411 ; 4.411 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[15] ; clock                            ; 4.873 ; 4.873 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[16] ; clock                            ; 4.526 ; 4.526 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[17] ; clock                            ; 4.451 ; 4.451 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[18] ; clock                            ; 4.115 ; 4.115 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[19] ; clock                            ; 4.653 ; 4.653 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[20] ; clock                            ; 4.496 ; 4.496 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[21] ; clock                            ; 4.594 ; 4.594 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[22] ; clock                            ; 4.757 ; 4.757 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[23] ; clock                            ; 4.298 ; 4.298 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[24] ; clock                            ; 4.458 ; 4.458 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[25] ; clock                            ; 4.716 ; 4.716 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[26] ; clock                            ; 4.662 ; 4.662 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[27] ; clock                            ; 4.311 ; 4.311 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[28] ; clock                            ; 4.309 ; 4.309 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[29] ; clock                            ; 4.551 ; 4.551 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[30] ; clock                            ; 4.551 ; 4.551 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[31] ; clock                            ; 4.208 ; 4.208 ; Rise       ; clock                            ;
; control_dt_saida[*]                 ; clock                            ; 4.628 ; 4.628 ; Rise       ; clock                            ;
;  control_dt_saida[0]                ; clock                            ; 5.105 ; 5.105 ; Rise       ; clock                            ;
;  control_dt_saida[1]                ; clock                            ; 5.095 ; 5.095 ; Rise       ; clock                            ;
;  control_dt_saida[2]                ; clock                            ; 4.656 ; 4.656 ; Rise       ; clock                            ;
;  control_dt_saida[3]                ; clock                            ; 5.258 ; 5.258 ; Rise       ; clock                            ;
;  control_dt_saida[4]                ; clock                            ; 5.179 ; 5.179 ; Rise       ; clock                            ;
;  control_dt_saida[5]                ; clock                            ; 4.935 ; 4.935 ; Rise       ; clock                            ;
;  control_dt_saida[6]                ; clock                            ; 4.651 ; 4.651 ; Rise       ; clock                            ;
;  control_dt_saida[7]                ; clock                            ; 4.971 ; 4.971 ; Rise       ; clock                            ;
;  control_dt_saida[8]                ; clock                            ; 5.068 ; 5.068 ; Rise       ; clock                            ;
;  control_dt_saida[9]                ; clock                            ; 4.865 ; 4.865 ; Rise       ; clock                            ;
;  control_dt_saida[10]               ; clock                            ; 4.859 ; 4.859 ; Rise       ; clock                            ;
;  control_dt_saida[11]               ; clock                            ; 4.792 ; 4.792 ; Rise       ; clock                            ;
;  control_dt_saida[12]               ; clock                            ; 4.792 ; 4.792 ; Rise       ; clock                            ;
;  control_dt_saida[13]               ; clock                            ; 5.292 ; 5.292 ; Rise       ; clock                            ;
;  control_dt_saida[14]               ; clock                            ; 4.959 ; 4.959 ; Rise       ; clock                            ;
;  control_dt_saida[15]               ; clock                            ; 4.926 ; 4.926 ; Rise       ; clock                            ;
;  control_dt_saida[16]               ; clock                            ; 4.628 ; 4.628 ; Rise       ; clock                            ;
;  control_dt_saida[17]               ; clock                            ; 4.926 ; 4.926 ; Rise       ; clock                            ;
;  control_dt_saida[18]               ; clock                            ; 4.818 ; 4.818 ; Rise       ; clock                            ;
;  control_dt_saida[19]               ; clock                            ; 4.677 ; 4.677 ; Rise       ; clock                            ;
;  control_dt_saida[20]               ; clock                            ; 4.786 ; 4.786 ; Rise       ; clock                            ;
;  control_dt_saida[21]               ; clock                            ; 5.094 ; 5.094 ; Rise       ; clock                            ;
;  control_dt_saida[22]               ; clock                            ; 5.206 ; 5.206 ; Rise       ; clock                            ;
;  control_dt_saida[23]               ; clock                            ; 5.703 ; 5.703 ; Rise       ; clock                            ;
;  control_dt_saida[24]               ; clock                            ; 4.959 ; 4.959 ; Rise       ; clock                            ;
;  control_dt_saida[25]               ; clock                            ; 4.904 ; 4.904 ; Rise       ; clock                            ;
;  control_dt_saida[26]               ; clock                            ; 5.042 ; 5.042 ; Rise       ; clock                            ;
;  control_dt_saida[27]               ; clock                            ; 5.194 ; 5.194 ; Rise       ; clock                            ;
;  control_dt_saida[28]               ; clock                            ; 4.740 ; 4.740 ; Rise       ; clock                            ;
;  control_dt_saida[29]               ; clock                            ; 5.111 ; 5.111 ; Rise       ; clock                            ;
;  control_dt_saida[30]               ; clock                            ; 5.035 ; 5.035 ; Rise       ; clock                            ;
;  control_dt_saida[31]               ; clock                            ; 5.103 ; 5.103 ; Rise       ; clock                            ;
; control_entradaPC[*]                ; clock                            ; 4.436 ; 4.436 ; Rise       ; clock                            ;
;  control_entradaPC[0]               ; clock                            ; 4.675 ; 4.675 ; Rise       ; clock                            ;
;  control_entradaPC[1]               ; clock                            ; 4.458 ; 4.458 ; Rise       ; clock                            ;
;  control_entradaPC[2]               ; clock                            ; 5.322 ; 5.322 ; Rise       ; clock                            ;
;  control_entradaPC[3]               ; clock                            ; 5.012 ; 5.012 ; Rise       ; clock                            ;
;  control_entradaPC[4]               ; clock                            ; 4.941 ; 4.941 ; Rise       ; clock                            ;
;  control_entradaPC[5]               ; clock                            ; 4.899 ; 4.899 ; Rise       ; clock                            ;
;  control_entradaPC[6]               ; clock                            ; 4.703 ; 4.703 ; Rise       ; clock                            ;
;  control_entradaPC[7]               ; clock                            ; 4.642 ; 4.642 ; Rise       ; clock                            ;
;  control_entradaPC[8]               ; clock                            ; 4.519 ; 4.519 ; Rise       ; clock                            ;
;  control_entradaPC[9]               ; clock                            ; 5.069 ; 5.069 ; Rise       ; clock                            ;
;  control_entradaPC[10]              ; clock                            ; 4.767 ; 4.767 ; Rise       ; clock                            ;
;  control_entradaPC[11]              ; clock                            ; 4.436 ; 4.436 ; Rise       ; clock                            ;
;  control_entradaPC[12]              ; clock                            ; 4.669 ; 4.669 ; Rise       ; clock                            ;
;  control_entradaPC[13]              ; clock                            ; 5.070 ; 5.070 ; Rise       ; clock                            ;
;  control_entradaPC[14]              ; clock                            ; 4.738 ; 4.738 ; Rise       ; clock                            ;
;  control_entradaPC[15]              ; clock                            ; 5.688 ; 5.688 ; Rise       ; clock                            ;
;  control_entradaPC[16]              ; clock                            ; 4.776 ; 4.776 ; Rise       ; clock                            ;
;  control_entradaPC[17]              ; clock                            ; 5.089 ; 5.089 ; Rise       ; clock                            ;
;  control_entradaPC[18]              ; clock                            ; 4.639 ; 4.639 ; Rise       ; clock                            ;
;  control_entradaPC[19]              ; clock                            ; 5.044 ; 5.044 ; Rise       ; clock                            ;
;  control_entradaPC[20]              ; clock                            ; 5.276 ; 5.276 ; Rise       ; clock                            ;
;  control_entradaPC[21]              ; clock                            ; 4.714 ; 4.714 ; Rise       ; clock                            ;
;  control_entradaPC[22]              ; clock                            ; 5.403 ; 5.403 ; Rise       ; clock                            ;
;  control_entradaPC[23]              ; clock                            ; 5.305 ; 5.305 ; Rise       ; clock                            ;
;  control_entradaPC[24]              ; clock                            ; 5.033 ; 5.033 ; Rise       ; clock                            ;
;  control_entradaPC[25]              ; clock                            ; 5.246 ; 5.246 ; Rise       ; clock                            ;
;  control_entradaPC[26]              ; clock                            ; 5.092 ; 5.092 ; Rise       ; clock                            ;
;  control_entradaPC[27]              ; clock                            ; 4.927 ; 4.927 ; Rise       ; clock                            ;
;  control_entradaPC[28]              ; clock                            ; 5.224 ; 5.224 ; Rise       ; clock                            ;
;  control_entradaPC[29]              ; clock                            ; 5.144 ; 5.144 ; Rise       ; clock                            ;
;  control_entradaPC[30]              ; clock                            ; 4.966 ; 4.966 ; Rise       ; clock                            ;
;  control_entradaPC[31]              ; clock                            ; 5.293 ; 5.293 ; Rise       ; clock                            ;
; control_regRd_Mux[*]                ; clock                            ; 4.667 ; 4.667 ; Rise       ; clock                            ;
;  control_regRd_Mux[0]               ; clock                            ; 5.168 ; 5.168 ; Rise       ; clock                            ;
;  control_regRd_Mux[1]               ; clock                            ; 5.156 ; 5.156 ; Rise       ; clock                            ;
;  control_regRd_Mux[2]               ; clock                            ; 4.667 ; 4.667 ; Rise       ; clock                            ;
;  control_regRd_Mux[3]               ; clock                            ; 5.342 ; 5.342 ; Rise       ; clock                            ;
;  control_regRd_Mux[4]               ; clock                            ; 5.524 ; 5.524 ; Rise       ; clock                            ;
+-------------------------------------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+-------------------------+-------+----+----+-------+
; Input Port ; Output Port             ; RR    ; RF ; FR ; FF    ;
+------------+-------------------------+-------+----+----+-------+
; i_in[0]    ; control_instruction[0]  ; 2.919 ;    ;    ; 2.919 ;
; i_in[1]    ; control_instruction[1]  ; 2.556 ;    ;    ; 2.556 ;
; i_in[2]    ; control_instruction[2]  ; 4.610 ;    ;    ; 4.610 ;
; i_in[3]    ; control_instruction[3]  ; 4.642 ;    ;    ; 4.642 ;
; i_in[4]    ; control_instruction[4]  ; 4.630 ;    ;    ; 4.630 ;
; i_in[5]    ; control_instruction[5]  ; 4.964 ;    ;    ; 4.964 ;
; i_in[6]    ; control_instruction[6]  ; 4.953 ;    ;    ; 4.953 ;
; i_in[7]    ; control_instruction[7]  ; 4.955 ;    ;    ; 4.955 ;
; i_in[8]    ; control_instruction[8]  ; 5.025 ;    ;    ; 5.025 ;
; i_in[9]    ; control_instruction[9]  ; 4.728 ;    ;    ; 4.728 ;
; i_in[10]   ; control_instruction[10] ; 5.094 ;    ;    ; 5.094 ;
; i_in[11]   ; control_instruction[11] ; 5.144 ;    ;    ; 5.144 ;
; i_in[12]   ; control_instruction[12] ; 5.129 ;    ;    ; 5.129 ;
; i_in[13]   ; control_instruction[13] ; 4.717 ;    ;    ; 4.717 ;
; i_in[14]   ; control_instruction[14] ; 4.940 ;    ;    ; 4.940 ;
; i_in[15]   ; control_instruction[15] ; 4.656 ;    ;    ; 4.656 ;
; i_in[16]   ; control_instruction[16] ; 4.662 ;    ;    ; 4.662 ;
; i_in[17]   ; control_instruction[17] ; 4.729 ;    ;    ; 4.729 ;
; i_in[18]   ; control_instruction[18] ; 4.971 ;    ;    ; 4.971 ;
; i_in[19]   ; control_instruction[19] ; 4.709 ;    ;    ; 4.709 ;
; i_in[20]   ; control_instruction[20] ; 5.197 ;    ;    ; 5.197 ;
; i_in[21]   ; control_instruction[21] ; 4.706 ;    ;    ; 4.706 ;
; i_in[22]   ; control_instruction[22] ; 4.937 ;    ;    ; 4.937 ;
; i_in[23]   ; control_instruction[23] ; 4.610 ;    ;    ; 4.610 ;
; i_in[24]   ; control_instruction[24] ; 5.077 ;    ;    ; 5.077 ;
; i_in[25]   ; control_instruction[25] ; 5.031 ;    ;    ; 5.031 ;
; i_in[26]   ; control_instruction[26] ; 4.938 ;    ;    ; 4.938 ;
; i_in[27]   ; control_instruction[27] ; 4.617 ;    ;    ; 4.617 ;
; i_in[28]   ; control_instruction[28] ; 4.580 ;    ;    ; 4.580 ;
; i_in[29]   ; control_instruction[29] ; 4.600 ;    ;    ; 4.600 ;
; i_in[30]   ; control_instruction[30] ; 4.626 ;    ;    ; 4.626 ;
; i_in[31]   ; control_instruction[31] ; 4.812 ;    ;    ; 4.812 ;
+------------+-------------------------+-------+----+----+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+-------------------------+-------+----+----+-------+
; Input Port ; Output Port             ; RR    ; RF ; FR ; FF    ;
+------------+-------------------------+-------+----+----+-------+
; i_in[0]    ; control_instruction[0]  ; 2.919 ;    ;    ; 2.919 ;
; i_in[1]    ; control_instruction[1]  ; 2.556 ;    ;    ; 2.556 ;
; i_in[2]    ; control_instruction[2]  ; 4.610 ;    ;    ; 4.610 ;
; i_in[3]    ; control_instruction[3]  ; 4.642 ;    ;    ; 4.642 ;
; i_in[4]    ; control_instruction[4]  ; 4.630 ;    ;    ; 4.630 ;
; i_in[5]    ; control_instruction[5]  ; 4.964 ;    ;    ; 4.964 ;
; i_in[6]    ; control_instruction[6]  ; 4.953 ;    ;    ; 4.953 ;
; i_in[7]    ; control_instruction[7]  ; 4.955 ;    ;    ; 4.955 ;
; i_in[8]    ; control_instruction[8]  ; 5.025 ;    ;    ; 5.025 ;
; i_in[9]    ; control_instruction[9]  ; 4.728 ;    ;    ; 4.728 ;
; i_in[10]   ; control_instruction[10] ; 5.094 ;    ;    ; 5.094 ;
; i_in[11]   ; control_instruction[11] ; 5.144 ;    ;    ; 5.144 ;
; i_in[12]   ; control_instruction[12] ; 5.129 ;    ;    ; 5.129 ;
; i_in[13]   ; control_instruction[13] ; 4.717 ;    ;    ; 4.717 ;
; i_in[14]   ; control_instruction[14] ; 4.940 ;    ;    ; 4.940 ;
; i_in[15]   ; control_instruction[15] ; 4.656 ;    ;    ; 4.656 ;
; i_in[16]   ; control_instruction[16] ; 4.662 ;    ;    ; 4.662 ;
; i_in[17]   ; control_instruction[17] ; 4.729 ;    ;    ; 4.729 ;
; i_in[18]   ; control_instruction[18] ; 4.971 ;    ;    ; 4.971 ;
; i_in[19]   ; control_instruction[19] ; 4.709 ;    ;    ; 4.709 ;
; i_in[20]   ; control_instruction[20] ; 5.197 ;    ;    ; 5.197 ;
; i_in[21]   ; control_instruction[21] ; 4.706 ;    ;    ; 4.706 ;
; i_in[22]   ; control_instruction[22] ; 4.937 ;    ;    ; 4.937 ;
; i_in[23]   ; control_instruction[23] ; 4.610 ;    ;    ; 4.610 ;
; i_in[24]   ; control_instruction[24] ; 5.077 ;    ;    ; 5.077 ;
; i_in[25]   ; control_instruction[25] ; 5.031 ;    ;    ; 5.031 ;
; i_in[26]   ; control_instruction[26] ; 4.938 ;    ;    ; 4.938 ;
; i_in[27]   ; control_instruction[27] ; 4.617 ;    ;    ; 4.617 ;
; i_in[28]   ; control_instruction[28] ; 4.580 ;    ;    ; 4.580 ;
; i_in[29]   ; control_instruction[29] ; 4.600 ;    ;    ; 4.600 ;
; i_in[30]   ; control_instruction[30] ; 4.626 ;    ;    ; 4.626 ;
; i_in[31]   ; control_instruction[31] ; 4.812 ;    ;    ; 4.812 ;
+------------+-------------------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+-----------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                             ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                  ; -17.335   ; -12.831  ; N/A      ; N/A     ; -8.596              ;
;  Controle:Control|currentState.S0 ; -16.414   ; -12.831  ; N/A      ; N/A     ; -8.596              ;
;  clock                            ; -17.335   ; -1.949   ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS                   ; -1022.036 ; -392.007 ; 0.0      ; 0.0     ; -4589.428           ;
;  Controle:Control|currentState.S0 ; -483.126  ; -380.000 ; N/A      ; N/A     ; -4450.048           ;
;  clock                            ; -538.910  ; -21.144  ; N/A      ; N/A     ; -139.380            ;
+-----------------------------------+-----------+----------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                     ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; 7.811  ; 7.811  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; 2.625  ; 2.625  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; 2.590  ; 2.590  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; 6.614  ; 6.614  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; 6.971  ; 6.971  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; 7.446  ; 7.446  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; 7.811  ; 7.811  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; 7.063  ; 7.063  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; 7.174  ; 7.174  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; 7.667  ; 7.667  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; 6.916  ; 6.916  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; 7.436  ; 7.436  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; 6.619  ; 6.619  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; 6.733  ; 6.733  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; 6.868  ; 6.868  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; 6.608  ; 6.608  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; 7.496  ; 7.496  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; 3.861  ; 3.861  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; 3.915  ; 3.915  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; 4.348  ; 4.348  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; 4.201  ; 4.201  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; 4.007  ; 4.007  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; 4.612  ; 4.612  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; 4.302  ; 4.302  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; 3.932  ; 3.932  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; 4.835  ; 4.835  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; 4.484  ; 4.484  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; 4.608  ; 4.608  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; 4.130  ; 4.130  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; 3.815  ; 3.815  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; 3.837  ; 3.837  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; 4.092  ; 4.092  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; 4.316  ; 4.316  ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; 5.049  ; 5.049  ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; 4.371  ; 4.371  ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; 4.030  ; 4.030  ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; 4.473  ; 4.473  ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; 4.467  ; 4.467  ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; 4.454  ; 4.454  ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; 4.134  ; 4.134  ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; 3.677  ; 3.677  ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; 4.049  ; 4.049  ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; 4.234  ; 4.234  ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; 4.263  ; 4.263  ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; 3.755  ; 3.755  ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; 4.114  ; 4.114  ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; 5.049  ; 5.049  ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; 4.532  ; 4.532  ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; 4.271  ; 4.271  ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; 4.566  ; 4.566  ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; 4.326  ; 4.326  ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; 4.373  ; 4.373  ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; 4.614  ; 4.614  ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; 4.198  ; 4.198  ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; 4.726  ; 4.726  ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; 4.025  ; 4.025  ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; 4.459  ; 4.459  ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; -0.025 ; -0.025 ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; 4.179  ; 4.179  ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; 4.062  ; 4.062  ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; 4.336  ; 4.336  ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; 4.431  ; 4.431  ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; 4.525  ; 4.525  ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; 4.490  ; 4.490  ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; 4.027  ; 4.027  ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; 3.987  ; 3.987  ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; 4.670  ; 4.670  ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; 4.629  ; 4.629  ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; 4.370  ; 4.370  ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; 3.965  ; 3.965  ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; 4.402  ; 4.402  ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; 4.056  ; 4.056  ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; 4.251  ; 4.251  ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; 3.697  ; 3.697  ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; 3.323  ; 3.323  ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; 3.986  ; 3.986  ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; 4.144  ; 4.144  ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; 3.990  ; 3.990  ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; 3.726  ; 3.726  ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; 4.349  ; 4.349  ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; 3.348  ; 3.348  ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; 3.783  ; 3.783  ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; 3.423  ; 3.423  ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; 4.295  ; 4.295  ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; 4.327  ; 4.327  ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; 4.249  ; 4.249  ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; 4.233  ; 4.233  ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; 4.113  ; 4.113  ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; 4.453  ; 4.453  ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; 4.440  ; 4.440  ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; 0.669  ; 0.669  ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; 4.362  ; 4.362  ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; 4.209  ; 4.209  ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; 4.670  ; 4.670  ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; 4.499  ; 4.499  ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; 4.179  ; 4.179  ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; 4.352  ; 4.352  ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; 4.625  ; 4.625  ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; 4.603  ; 4.603  ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 5.186  ; 5.186  ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; 0.459  ; 0.459  ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; 0.175  ; 0.175  ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; 4.132  ; 4.132  ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; 4.755  ; 4.755  ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; 4.446  ; 4.446  ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; 4.691  ; 4.691  ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; 4.442  ; 4.442  ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; 5.186  ; 5.186  ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; 4.944  ; 4.944  ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; 4.128  ; 4.128  ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; 4.490  ; 4.490  ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; 4.504  ; 4.504  ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; 4.545  ; 4.545  ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; 4.255  ; 4.255  ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; 4.580  ; 4.580  ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; 4.741  ; 4.741  ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; 4.687  ; 4.687  ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; 4.190  ; 4.190  ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; 4.648  ; 4.648  ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; 4.510  ; 4.510  ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; 4.723  ; 4.723  ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; 5.095  ; 5.095  ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; 4.849  ; 4.849  ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; 4.215  ; 4.215  ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; 5.093  ; 5.093  ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; 4.593  ; 4.593  ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; 4.811  ; 4.811  ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; 4.256  ; 4.256  ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; 4.105  ; 4.105  ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; 4.121  ; 4.121  ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; 4.627  ; 4.627  ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; 4.599  ; 4.599  ; Rise       ; clock                            ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; -0.999 ; -0.999 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; -1.051 ; -1.051 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; -0.999 ; -0.999 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; -3.485 ; -3.485 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; -3.687 ; -3.687 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; -3.705 ; -3.705 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; -3.875 ; -3.875 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; -3.684 ; -3.684 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; -3.775 ; -3.775 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; -3.947 ; -3.947 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; -3.638 ; -3.638 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; -3.792 ; -3.792 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; -3.420 ; -3.420 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; -3.407 ; -3.407 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; -3.542 ; -3.542 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; -3.498 ; -3.498 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; -3.890 ; -3.890 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; -1.913 ; -1.913 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; -1.956 ; -1.956 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; -2.122 ; -2.122 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; -2.140 ; -2.140 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; -2.028 ; -2.028 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; -2.356 ; -2.356 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; -2.156 ; -2.156 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; -2.005 ; -2.005 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; -2.454 ; -2.454 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; -2.202 ; -2.202 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; -2.294 ; -2.294 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; -2.006 ; -2.006 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; -1.914 ; -1.914 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; -1.926 ; -1.926 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; -2.064 ; -2.064 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; -2.191 ; -2.191 ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; 0.255  ; 0.255  ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; -2.418 ; -2.418 ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; -2.294 ; -2.294 ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; -2.523 ; -2.523 ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; -2.521 ; -2.521 ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; -2.566 ; -2.566 ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; -2.398 ; -2.398 ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; -2.115 ; -2.115 ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; -2.297 ; -2.297 ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; -2.372 ; -2.372 ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; -2.331 ; -2.331 ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; -2.136 ; -2.136 ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; -2.289 ; -2.289 ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; -2.801 ; -2.801 ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; -2.538 ; -2.538 ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; -2.383 ; -2.383 ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; -2.518 ; -2.518 ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; -2.388 ; -2.388 ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; -2.429 ; -2.429 ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; -2.550 ; -2.550 ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; -2.393 ; -2.393 ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; -2.641 ; -2.641 ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; -2.283 ; -2.283 ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; -2.520 ; -2.520 ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; 0.255  ; 0.255  ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; -2.378 ; -2.378 ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; -2.280 ; -2.280 ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; -2.416 ; -2.416 ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; -2.497 ; -2.497 ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; -2.518 ; -2.518 ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; -2.494 ; -2.494 ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; -2.252 ; -2.252 ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; -2.266 ; -2.266 ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; -0.108 ; -0.108 ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; -2.577 ; -2.577 ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; -2.462 ; -2.462 ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; -2.242 ; -2.242 ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; -2.474 ; -2.474 ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; -2.278 ; -2.278 ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; -2.384 ; -2.384 ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; -2.112 ; -2.112 ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; -1.914 ; -1.914 ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; -2.243 ; -2.243 ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; -2.317 ; -2.317 ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; -2.226 ; -2.226 ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; -2.123 ; -2.123 ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; -2.418 ; -2.418 ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; -1.941 ; -1.941 ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; -2.164 ; -2.164 ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; -1.953 ; -1.953 ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; -2.403 ; -2.403 ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; -2.394 ; -2.394 ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; -2.381 ; -2.381 ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; -2.383 ; -2.383 ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; -2.321 ; -2.321 ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; -2.470 ; -2.470 ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; -2.475 ; -2.475 ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; -0.108 ; -0.108 ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; -2.426 ; -2.426 ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; -2.387 ; -2.387 ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; -2.595 ; -2.595 ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; -2.474 ; -2.474 ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; -2.337 ; -2.337 ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; -2.431 ; -2.431 ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; -2.546 ; -2.546 ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; -2.537 ; -2.537 ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 0.327  ; 0.327  ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; 0.158  ; 0.158  ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; 0.327  ; 0.327  ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; -2.137 ; -2.137 ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; -2.468 ; -2.468 ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; -2.316 ; -2.316 ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; -2.373 ; -2.373 ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; -2.277 ; -2.277 ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; -2.661 ; -2.661 ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; -2.552 ; -2.552 ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; -2.162 ; -2.162 ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; -2.310 ; -2.310 ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; -2.320 ; -2.320 ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; -2.354 ; -2.354 ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; -2.246 ; -2.246 ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; -2.366 ; -2.366 ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; -2.472 ; -2.472 ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; -2.437 ; -2.437 ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; -2.220 ; -2.220 ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; -2.408 ; -2.408 ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; -2.367 ; -2.367 ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; -2.460 ; -2.460 ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; -2.648 ; -2.648 ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; -2.476 ; -2.476 ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; -2.212 ; -2.212 ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; -2.652 ; -2.652 ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; -2.399 ; -2.399 ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; -2.465 ; -2.465 ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; -2.241 ; -2.241 ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; -2.131 ; -2.131 ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; -2.145 ; -2.145 ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; -2.376 ; -2.376 ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; -2.400 ; -2.400 ; Rise       ; clock                            ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port                           ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ; 6.936  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ; 6.936  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ;        ; 5.158  ; Rise       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ;        ; 7.205  ; Rise       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ;        ; 5.362  ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 5.558  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 5.558  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 5.854  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 5.713  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 5.854  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 25.956 ; 25.956 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 25.956 ; 25.956 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 23.548 ; 23.548 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 22.678 ; 22.678 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 24.063 ; 24.063 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 23.568 ; 23.568 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 22.786 ; 22.786 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 23.353 ; 23.353 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 22.965 ; 22.965 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 24.592 ; 24.592 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 24.192 ; 24.192 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 24.432 ; 24.432 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 23.287 ; 23.287 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 24.311 ; 24.311 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 24.571 ; 24.571 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 24.414 ; 24.414 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 23.797 ; 23.797 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 24.054 ; 24.054 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 23.970 ; 23.970 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 24.733 ; 24.733 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 23.465 ; 23.465 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 23.683 ; 23.683 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 24.124 ; 24.124 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 24.477 ; 24.477 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 25.317 ; 25.317 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 24.367 ; 24.367 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 24.446 ; 24.446 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 24.578 ; 24.578 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 24.776 ; 24.776 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 25.088 ; 25.088 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 24.965 ; 24.965 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 25.075 ; 25.075 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 25.500 ; 25.500 ; Rise       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 25.980 ; 25.980 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[0]               ; Controle:Control|currentState.S0 ; 25.787 ; 25.787 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 22.421 ; 22.421 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 24.073 ; 24.073 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 23.673 ; 23.673 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 23.062 ; 23.062 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 22.895 ; 22.895 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 23.451 ; 23.451 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 22.648 ; 22.648 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 23.473 ; 23.473 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 24.047 ; 24.047 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 23.937 ; 23.937 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 23.270 ; 23.270 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 23.803 ; 23.803 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 23.823 ; 23.823 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 24.036 ; 24.036 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 24.767 ; 24.767 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 24.450 ; 24.450 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 24.053 ; 24.053 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 24.414 ; 24.414 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 24.427 ; 24.427 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 24.622 ; 24.622 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 24.381 ; 24.381 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 24.758 ; 24.758 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 24.692 ; 24.692 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 24.991 ; 24.991 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 25.085 ; 25.085 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 24.974 ; 24.974 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 24.520 ; 24.520 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 25.980 ; 25.980 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 25.233 ; 25.233 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 24.903 ; 24.903 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 24.805 ; 24.805 ; Rise       ; Controle:Control|currentState.S0 ;
; control_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 10.773 ; 10.773 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 9.758  ; 9.758  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 9.607  ; 9.607  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 8.842  ; 8.842  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 9.617  ; 9.617  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 10.773 ; 10.773 ; Rise       ; Controle:Control|currentState.S0 ;
; control_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 19.947 ; 19.947 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 19.156 ; 19.156 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 19.947 ; 19.947 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 18.554 ; 18.554 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 19.093 ; 19.093 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 19.133 ; 19.133 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 19.170 ; 19.170 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 19.283 ; 19.283 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 19.244 ; 19.244 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 18.955 ; 18.955 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 19.202 ; 19.202 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[10]                ; Controle:Control|currentState.S0 ; 18.635 ; 18.635 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[11]                ; Controle:Control|currentState.S0 ; 18.673 ; 18.673 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[12]                ; Controle:Control|currentState.S0 ; 19.066 ; 19.066 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[13]                ; Controle:Control|currentState.S0 ; 18.483 ; 18.483 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[14]                ; Controle:Control|currentState.S0 ; 18.726 ; 18.726 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[15]                ; Controle:Control|currentState.S0 ; 19.067 ; 19.067 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[16]                ; Controle:Control|currentState.S0 ; 19.110 ; 19.110 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[17]                ; Controle:Control|currentState.S0 ; 18.807 ; 18.807 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[18]                ; Controle:Control|currentState.S0 ; 19.301 ; 19.301 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[19]                ; Controle:Control|currentState.S0 ; 19.018 ; 19.018 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[20]                ; Controle:Control|currentState.S0 ; 18.772 ; 18.772 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[21]                ; Controle:Control|currentState.S0 ; 18.748 ; 18.748 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[22]                ; Controle:Control|currentState.S0 ; 19.568 ; 19.568 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[23]                ; Controle:Control|currentState.S0 ; 18.882 ; 18.882 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[24]                ; Controle:Control|currentState.S0 ; 19.282 ; 19.282 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[25]                ; Controle:Control|currentState.S0 ; 19.363 ; 19.363 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[26]                ; Controle:Control|currentState.S0 ; 19.123 ; 19.123 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[27]                ; Controle:Control|currentState.S0 ; 18.963 ; 18.963 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[28]                ; Controle:Control|currentState.S0 ; 18.873 ; 18.873 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[29]                ; Controle:Control|currentState.S0 ; 19.288 ; 19.288 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[30]                ; Controle:Control|currentState.S0 ; 19.055 ; 19.055 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[31]                ; Controle:Control|currentState.S0 ; 18.605 ; 18.605 ; Rise       ; Controle:Control|currentState.S0 ;
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ;        ; 6.936  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ;        ; 6.936  ; Fall       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ; 5.158  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ; 7.205  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ; 5.362  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;        ; 5.558  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;        ; 5.558  ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ;        ; 5.854  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ;        ; 5.713  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ;        ; 5.854  ; Fall       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 25.980 ; 25.980 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 25.980 ; 25.980 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 23.572 ; 23.572 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 22.702 ; 22.702 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 24.087 ; 24.087 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 23.592 ; 23.592 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 22.810 ; 22.810 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 23.377 ; 23.377 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 22.989 ; 22.989 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 24.616 ; 24.616 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 24.216 ; 24.216 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 24.456 ; 24.456 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 23.311 ; 23.311 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 24.335 ; 24.335 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 24.595 ; 24.595 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 24.438 ; 24.438 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 23.821 ; 23.821 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 24.078 ; 24.078 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 23.994 ; 23.994 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 24.757 ; 24.757 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 23.489 ; 23.489 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 23.707 ; 23.707 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 24.148 ; 24.148 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 24.501 ; 24.501 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 25.341 ; 25.341 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 24.391 ; 24.391 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 24.470 ; 24.470 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 24.602 ; 24.602 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 24.800 ; 24.800 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 25.112 ; 25.112 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 24.989 ; 24.989 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 25.099 ; 25.099 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 25.524 ; 25.524 ; Fall       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 26.004 ; 26.004 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[0]               ; Controle:Control|currentState.S0 ; 25.811 ; 25.811 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 22.445 ; 22.445 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 24.097 ; 24.097 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 23.697 ; 23.697 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 23.086 ; 23.086 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 22.919 ; 22.919 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 23.475 ; 23.475 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 22.672 ; 22.672 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 23.497 ; 23.497 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 24.071 ; 24.071 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 23.961 ; 23.961 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 23.294 ; 23.294 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 23.827 ; 23.827 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 23.847 ; 23.847 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 24.060 ; 24.060 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 24.791 ; 24.791 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 24.474 ; 24.474 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 24.077 ; 24.077 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 24.438 ; 24.438 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 24.451 ; 24.451 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 24.646 ; 24.646 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 24.405 ; 24.405 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 24.782 ; 24.782 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 24.716 ; 24.716 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 25.015 ; 25.015 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 25.109 ; 25.109 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 24.998 ; 24.998 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 24.544 ; 24.544 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 26.004 ; 26.004 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 25.257 ; 25.257 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 24.927 ; 24.927 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 24.829 ; 24.829 ; Fall       ; Controle:Control|currentState.S0 ;
; control_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 19.971 ; 19.971 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 19.180 ; 19.180 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 19.971 ; 19.971 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 18.578 ; 18.578 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 19.117 ; 19.117 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 19.157 ; 19.157 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 19.194 ; 19.194 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 19.307 ; 19.307 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 19.268 ; 19.268 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 18.979 ; 18.979 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 19.226 ; 19.226 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[10]                ; Controle:Control|currentState.S0 ; 18.659 ; 18.659 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[11]                ; Controle:Control|currentState.S0 ; 18.697 ; 18.697 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[12]                ; Controle:Control|currentState.S0 ; 19.090 ; 19.090 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[13]                ; Controle:Control|currentState.S0 ; 18.507 ; 18.507 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[14]                ; Controle:Control|currentState.S0 ; 18.750 ; 18.750 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[15]                ; Controle:Control|currentState.S0 ; 19.091 ; 19.091 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[16]                ; Controle:Control|currentState.S0 ; 19.134 ; 19.134 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[17]                ; Controle:Control|currentState.S0 ; 18.831 ; 18.831 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[18]                ; Controle:Control|currentState.S0 ; 19.325 ; 19.325 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[19]                ; Controle:Control|currentState.S0 ; 19.042 ; 19.042 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[20]                ; Controle:Control|currentState.S0 ; 18.796 ; 18.796 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[21]                ; Controle:Control|currentState.S0 ; 18.772 ; 18.772 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[22]                ; Controle:Control|currentState.S0 ; 19.592 ; 19.592 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[23]                ; Controle:Control|currentState.S0 ; 18.906 ; 18.906 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[24]                ; Controle:Control|currentState.S0 ; 19.306 ; 19.306 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[25]                ; Controle:Control|currentState.S0 ; 19.387 ; 19.387 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[26]                ; Controle:Control|currentState.S0 ; 19.147 ; 19.147 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[27]                ; Controle:Control|currentState.S0 ; 18.987 ; 18.987 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[28]                ; Controle:Control|currentState.S0 ; 18.897 ; 18.897 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[29]                ; Controle:Control|currentState.S0 ; 19.312 ; 19.312 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[30]                ; Controle:Control|currentState.S0 ; 19.079 ; 19.079 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[31]                ; Controle:Control|currentState.S0 ; 18.629 ; 18.629 ; Fall       ; Controle:Control|currentState.S0 ;
; control_EscMem                      ; clock                            ; 7.565  ; 7.565  ; Rise       ; clock                            ;
; control_EscReg                      ; clock                            ; 8.873  ; 8.873  ; Rise       ; clock                            ;
; control_FontePC[*]                  ; clock                            ; 10.580 ; 10.580 ; Rise       ; clock                            ;
;  control_FontePC[0]                 ; clock                            ; 8.937  ; 8.937  ; Rise       ; clock                            ;
;  control_FontePC[1]                 ; clock                            ; 10.580 ; 10.580 ; Rise       ; clock                            ;
; control_IouD                        ; clock                            ; 8.407  ; 8.407  ; Rise       ; clock                            ;
; control_LerMem                      ; clock                            ; 8.950  ; 8.950  ; Rise       ; clock                            ;
; control_MemParaReg                  ; clock                            ; 8.251  ; 8.251  ; Rise       ; clock                            ;
; control_PCEsc                       ; clock                            ; 8.671  ; 8.671  ; Rise       ; clock                            ;
; control_PCEscCond                   ; clock                            ; 8.937  ; 8.937  ; Rise       ; clock                            ;
; control_RegDst                      ; clock                            ; 7.851  ; 7.851  ; Rise       ; clock                            ;
; control_ULAFonteA                   ; clock                            ; 8.041  ; 8.041  ; Rise       ; clock                            ;
; control_ULAFonteB[*]                ; clock                            ; 8.051  ; 8.051  ; Rise       ; clock                            ;
;  control_ULAFonteB[0]               ; clock                            ; 8.051  ; 8.051  ; Rise       ; clock                            ;
;  control_ULAFonteB[1]               ; clock                            ; 8.008  ; 8.008  ; Rise       ; clock                            ;
; control_ULAOp[*]                    ; clock                            ; 9.757  ; 9.757  ; Rise       ; clock                            ;
;  control_ULAOp[0]                   ; clock                            ; 9.757  ; 9.757  ; Rise       ; clock                            ;
;  control_ULAOp[1]                   ; clock                            ; 8.453  ; 8.453  ; Rise       ; clock                            ;
; control_data_3_EntradaMemDados[*]   ; clock                            ; 10.259 ; 10.259 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[0]  ; clock                            ; 9.281  ; 9.281  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[1]  ; clock                            ; 8.624  ; 8.624  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[2]  ; clock                            ; 9.267  ; 9.267  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[3]  ; clock                            ; 8.185  ; 8.185  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[4]  ; clock                            ; 9.606  ; 9.606  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[5]  ; clock                            ; 9.924  ; 9.924  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[6]  ; clock                            ; 8.644  ; 8.644  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[7]  ; clock                            ; 8.800  ; 8.800  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[8]  ; clock                            ; 9.261  ; 9.261  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[9]  ; clock                            ; 8.440  ; 8.440  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[10] ; clock                            ; 8.328  ; 8.328  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[11] ; clock                            ; 9.298  ; 9.298  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[12] ; clock                            ; 9.822  ; 9.822  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[13] ; clock                            ; 8.961  ; 8.961  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[14] ; clock                            ; 9.567  ; 9.567  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[15] ; clock                            ; 9.925  ; 9.925  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[16] ; clock                            ; 9.907  ; 9.907  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[17] ; clock                            ; 9.731  ; 9.731  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[18] ; clock                            ; 8.615  ; 8.615  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[19] ; clock                            ; 9.591  ; 9.591  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[20] ; clock                            ; 9.477  ; 9.477  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[21] ; clock                            ; 9.720  ; 9.720  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[22] ; clock                            ; 9.848  ; 9.848  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[23] ; clock                            ; 9.386  ; 9.386  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[24] ; clock                            ; 9.477  ; 9.477  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[25] ; clock                            ; 10.259 ; 10.259 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[26] ; clock                            ; 9.605  ; 9.605  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[27] ; clock                            ; 9.391  ; 9.391  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[28] ; clock                            ; 9.018  ; 9.018  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[29] ; clock                            ; 9.205  ; 9.205  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[30] ; clock                            ; 9.632  ; 9.632  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[31] ; clock                            ; 8.722  ; 8.722  ; Rise       ; clock                            ;
; control_dt_saida[*]                 ; clock                            ; 16.800 ; 16.800 ; Rise       ; clock                            ;
;  control_dt_saida[0]                ; clock                            ; 16.800 ; 16.800 ; Rise       ; clock                            ;
;  control_dt_saida[1]                ; clock                            ; 13.936 ; 13.936 ; Rise       ; clock                            ;
;  control_dt_saida[2]                ; clock                            ; 13.051 ; 13.051 ; Rise       ; clock                            ;
;  control_dt_saida[3]                ; clock                            ; 14.698 ; 14.698 ; Rise       ; clock                            ;
;  control_dt_saida[4]                ; clock                            ; 14.518 ; 14.518 ; Rise       ; clock                            ;
;  control_dt_saida[5]                ; clock                            ; 13.736 ; 13.736 ; Rise       ; clock                            ;
;  control_dt_saida[6]                ; clock                            ; 14.232 ; 14.232 ; Rise       ; clock                            ;
;  control_dt_saida[7]                ; clock                            ; 13.763 ; 13.763 ; Rise       ; clock                            ;
;  control_dt_saida[8]                ; clock                            ; 15.390 ; 15.390 ; Rise       ; clock                            ;
;  control_dt_saida[9]                ; clock                            ; 14.990 ; 14.990 ; Rise       ; clock                            ;
;  control_dt_saida[10]               ; clock                            ; 15.230 ; 15.230 ; Rise       ; clock                            ;
;  control_dt_saida[11]               ; clock                            ; 14.085 ; 14.085 ; Rise       ; clock                            ;
;  control_dt_saida[12]               ; clock                            ; 15.190 ; 15.190 ; Rise       ; clock                            ;
;  control_dt_saida[13]               ; clock                            ; 15.369 ; 15.369 ; Rise       ; clock                            ;
;  control_dt_saida[14]               ; clock                            ; 15.212 ; 15.212 ; Rise       ; clock                            ;
;  control_dt_saida[15]               ; clock                            ; 14.676 ; 14.676 ; Rise       ; clock                            ;
;  control_dt_saida[16]               ; clock                            ; 14.885 ; 14.885 ; Rise       ; clock                            ;
;  control_dt_saida[17]               ; clock                            ; 14.849 ; 14.849 ; Rise       ; clock                            ;
;  control_dt_saida[18]               ; clock                            ; 15.612 ; 15.612 ; Rise       ; clock                            ;
;  control_dt_saida[19]               ; clock                            ; 14.344 ; 14.344 ; Rise       ; clock                            ;
;  control_dt_saida[20]               ; clock                            ; 14.562 ; 14.562 ; Rise       ; clock                            ;
;  control_dt_saida[21]               ; clock                            ; 14.924 ; 14.924 ; Rise       ; clock                            ;
;  control_dt_saida[22]               ; clock                            ; 15.275 ; 15.275 ; Rise       ; clock                            ;
;  control_dt_saida[23]               ; clock                            ; 16.115 ; 16.115 ; Rise       ; clock                            ;
;  control_dt_saida[24]               ; clock                            ; 15.165 ; 15.165 ; Rise       ; clock                            ;
;  control_dt_saida[25]               ; clock                            ; 15.325 ; 15.325 ; Rise       ; clock                            ;
;  control_dt_saida[26]               ; clock                            ; 15.428 ; 15.428 ; Rise       ; clock                            ;
;  control_dt_saida[27]               ; clock                            ; 15.574 ; 15.574 ; Rise       ; clock                            ;
;  control_dt_saida[28]               ; clock                            ; 15.886 ; 15.886 ; Rise       ; clock                            ;
;  control_dt_saida[29]               ; clock                            ; 15.763 ; 15.763 ; Rise       ; clock                            ;
;  control_dt_saida[30]               ; clock                            ; 15.940 ; 15.940 ; Rise       ; clock                            ;
;  control_dt_saida[31]               ; clock                            ; 16.344 ; 16.344 ; Rise       ; clock                            ;
; control_entradaPC[*]                ; clock                            ; 16.778 ; 16.778 ; Rise       ; clock                            ;
;  control_entradaPC[0]               ; clock                            ; 16.631 ; 16.631 ; Rise       ; clock                            ;
;  control_entradaPC[1]               ; clock                            ; 12.809 ; 12.809 ; Rise       ; clock                            ;
;  control_entradaPC[2]               ; clock                            ; 14.446 ; 14.446 ; Rise       ; clock                            ;
;  control_entradaPC[3]               ; clock                            ; 14.308 ; 14.308 ; Rise       ; clock                            ;
;  control_entradaPC[4]               ; clock                            ; 14.012 ; 14.012 ; Rise       ; clock                            ;
;  control_entradaPC[5]               ; clock                            ; 13.845 ; 13.845 ; Rise       ; clock                            ;
;  control_entradaPC[6]               ; clock                            ; 14.330 ; 14.330 ; Rise       ; clock                            ;
;  control_entradaPC[7]               ; clock                            ; 13.446 ; 13.446 ; Rise       ; clock                            ;
;  control_entradaPC[8]               ; clock                            ; 14.271 ; 14.271 ; Rise       ; clock                            ;
;  control_entradaPC[9]               ; clock                            ; 14.845 ; 14.845 ; Rise       ; clock                            ;
;  control_entradaPC[10]              ; clock                            ; 14.735 ; 14.735 ; Rise       ; clock                            ;
;  control_entradaPC[11]              ; clock                            ; 14.068 ; 14.068 ; Rise       ; clock                            ;
;  control_entradaPC[12]              ; clock                            ; 14.682 ; 14.682 ; Rise       ; clock                            ;
;  control_entradaPC[13]              ; clock                            ; 14.621 ; 14.621 ; Rise       ; clock                            ;
;  control_entradaPC[14]              ; clock                            ; 14.834 ; 14.834 ; Rise       ; clock                            ;
;  control_entradaPC[15]              ; clock                            ; 15.646 ; 15.646 ; Rise       ; clock                            ;
;  control_entradaPC[16]              ; clock                            ; 15.281 ; 15.281 ; Rise       ; clock                            ;
;  control_entradaPC[17]              ; clock                            ; 14.932 ; 14.932 ; Rise       ; clock                            ;
;  control_entradaPC[18]              ; clock                            ; 15.293 ; 15.293 ; Rise       ; clock                            ;
;  control_entradaPC[19]              ; clock                            ; 15.306 ; 15.306 ; Rise       ; clock                            ;
;  control_entradaPC[20]              ; clock                            ; 15.501 ; 15.501 ; Rise       ; clock                            ;
;  control_entradaPC[21]              ; clock                            ; 15.181 ; 15.181 ; Rise       ; clock                            ;
;  control_entradaPC[22]              ; clock                            ; 15.556 ; 15.556 ; Rise       ; clock                            ;
;  control_entradaPC[23]              ; clock                            ; 15.490 ; 15.490 ; Rise       ; clock                            ;
;  control_entradaPC[24]              ; clock                            ; 15.789 ; 15.789 ; Rise       ; clock                            ;
;  control_entradaPC[25]              ; clock                            ; 15.964 ; 15.964 ; Rise       ; clock                            ;
;  control_entradaPC[26]              ; clock                            ; 15.824 ; 15.824 ; Rise       ; clock                            ;
;  control_entradaPC[27]              ; clock                            ; 15.318 ; 15.318 ; Rise       ; clock                            ;
;  control_entradaPC[28]              ; clock                            ; 16.778 ; 16.778 ; Rise       ; clock                            ;
;  control_entradaPC[29]              ; clock                            ; 16.031 ; 16.031 ; Rise       ; clock                            ;
;  control_entradaPC[30]              ; clock                            ; 15.768 ; 15.768 ; Rise       ; clock                            ;
;  control_entradaPC[31]              ; clock                            ; 15.684 ; 15.684 ; Rise       ; clock                            ;
; control_regRd_Mux[*]                ; clock                            ; 10.380 ; 10.380 ; Rise       ; clock                            ;
;  control_regRd_Mux[0]               ; clock                            ; 9.615  ; 9.615  ; Rise       ; clock                            ;
;  control_regRd_Mux[1]               ; clock                            ; 9.619  ; 9.619  ; Rise       ; clock                            ;
;  control_regRd_Mux[2]               ; clock                            ; 8.784  ; 8.784  ; Rise       ; clock                            ;
;  control_regRd_Mux[3]               ; clock                            ; 10.087 ; 10.087 ; Rise       ; clock                            ;
;  control_regRd_Mux[4]               ; clock                            ; 10.380 ; 10.380 ; Rise       ; clock                            ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-------------------------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port                           ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------------------------------+----------------------------------+-------+-------+------------+----------------------------------+
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ; 3.472 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ; 3.472 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ;       ; 2.666 ; Rise       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ;       ; 3.568 ; Rise       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ;       ; 2.734 ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 2.853 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 2.853 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 2.882 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 2.882 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 2.935 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 3.457 ; 3.359 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 4.124 ; 4.124 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 4.073 ; 3.810 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 3.607 ; 3.373 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 4.162 ; 3.898 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 4.194 ; 3.819 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 4.065 ; 3.575 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 3.457 ; 3.359 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 3.861 ; 3.611 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 4.117 ; 3.752 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 3.731 ; 3.505 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 3.809 ; 3.499 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 3.826 ; 3.432 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 3.745 ; 3.432 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 4.322 ; 3.932 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 4.023 ; 3.661 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 3.834 ; 3.566 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 3.825 ; 3.416 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 3.890 ; 3.566 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 4.062 ; 3.554 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 3.652 ; 3.506 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 3.720 ; 3.558 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 3.884 ; 3.759 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 4.014 ; 3.846 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 4.521 ; 4.343 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 3.902 ; 3.599 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 3.817 ; 3.725 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 4.099 ; 3.682 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 4.005 ; 3.928 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 3.853 ; 3.733 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 4.101 ; 3.821 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 3.944 ; 3.675 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 4.043 ; 4.043 ; Rise       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 3.235 ; 2.665 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[0]               ; Controle:Control|currentState.S0 ; 3.982 ; 3.401 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 3.713 ; 3.036 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 4.306 ; 3.767 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 3.720 ; 3.421 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 3.559 ; 3.346 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 3.303 ; 2.813 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 3.235 ; 2.665 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 3.414 ; 3.198 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 3.568 ; 3.284 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 3.871 ; 3.560 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 3.586 ; 3.355 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 3.444 ; 3.319 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 3.623 ; 3.452 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 3.961 ; 3.407 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 3.376 ; 3.106 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 4.448 ; 3.948 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 3.796 ; 3.445 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 3.509 ; 3.413 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 3.837 ; 3.207 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 3.646 ; 3.484 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 3.948 ; 3.567 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 3.725 ; 3.556 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 3.699 ; 3.471 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 3.703 ; 3.394 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 3.768 ; 3.481 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 3.895 ; 3.524 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 3.660 ; 3.489 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 3.636 ; 3.249 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 3.535 ; 3.842 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 3.960 ; 3.384 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 3.772 ; 3.321 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 3.796 ; 3.190 ; Rise       ; Controle:Control|currentState.S0 ;
; control_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 3.303 ; 3.303 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 3.874 ; 3.874 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 3.575 ; 3.575 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 3.303 ; 3.303 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 3.970 ; 3.970 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 3.897 ; 3.897 ; Rise       ; Controle:Control|currentState.S0 ;
; control_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 4.830 ; 4.830 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 5.103 ; 5.103 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 5.616 ; 5.616 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 4.895 ; 4.895 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 5.206 ; 5.206 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 5.172 ; 5.172 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 5.221 ; 5.221 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 5.183 ; 5.183 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 5.143 ; 5.143 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 5.077 ; 5.077 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 5.208 ; 5.208 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[10]                ; Controle:Control|currentState.S0 ; 4.916 ; 4.916 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[11]                ; Controle:Control|currentState.S0 ; 4.942 ; 4.942 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[12]                ; Controle:Control|currentState.S0 ; 5.126 ; 5.126 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[13]                ; Controle:Control|currentState.S0 ; 4.836 ; 4.836 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[14]                ; Controle:Control|currentState.S0 ; 4.977 ; 4.977 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[15]                ; Controle:Control|currentState.S0 ; 5.148 ; 5.148 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[16]                ; Controle:Control|currentState.S0 ; 5.099 ; 5.099 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[17]                ; Controle:Control|currentState.S0 ; 4.951 ; 4.951 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[18]                ; Controle:Control|currentState.S0 ; 5.185 ; 5.185 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[19]                ; Controle:Control|currentState.S0 ; 5.117 ; 5.117 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[20]                ; Controle:Control|currentState.S0 ; 5.019 ; 5.019 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[21]                ; Controle:Control|currentState.S0 ; 4.928 ; 4.928 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[22]                ; Controle:Control|currentState.S0 ; 5.380 ; 5.380 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[23]                ; Controle:Control|currentState.S0 ; 5.051 ; 5.051 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[24]                ; Controle:Control|currentState.S0 ; 5.229 ; 5.229 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[25]                ; Controle:Control|currentState.S0 ; 5.228 ; 5.228 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[26]                ; Controle:Control|currentState.S0 ; 5.152 ; 5.152 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[27]                ; Controle:Control|currentState.S0 ; 5.037 ; 5.037 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[28]                ; Controle:Control|currentState.S0 ; 5.027 ; 5.027 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[29]                ; Controle:Control|currentState.S0 ; 5.307 ; 5.307 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[30]                ; Controle:Control|currentState.S0 ; 5.072 ; 5.072 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[31]                ; Controle:Control|currentState.S0 ; 4.830 ; 4.830 ; Rise       ; Controle:Control|currentState.S0 ;
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ;       ; 3.472 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ;       ; 3.472 ; Fall       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ; 2.666 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ; 3.568 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ; 2.734 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;       ; 2.853 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;       ; 2.853 ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ;       ; 2.882 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ;       ; 2.882 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ;       ; 2.935 ; Fall       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 3.359 ; 3.966 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 4.573 ; 4.583 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 3.810 ; 4.681 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 3.373 ; 3.966 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 3.898 ; 4.778 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 3.819 ; 4.516 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 3.575 ; 4.398 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 3.359 ; 4.010 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 3.611 ; 4.313 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 3.752 ; 4.694 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 3.505 ; 4.689 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 3.499 ; 4.465 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 3.432 ; 4.086 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 3.432 ; 4.378 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 3.932 ; 4.788 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 3.661 ; 4.489 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 3.566 ; 4.358 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 3.416 ; 4.291 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 3.566 ; 4.356 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 3.554 ; 4.420 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 3.506 ; 4.118 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 3.558 ; 4.186 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 3.759 ; 4.374 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 3.846 ; 4.605 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 4.343 ; 4.987 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 3.599 ; 4.368 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 3.725 ; 4.283 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 3.682 ; 4.565 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 3.928 ; 4.471 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 3.733 ; 4.367 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 3.821 ; 4.567 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 3.675 ; 4.572 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 4.415 ; 4.415 ; Fall       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 2.665 ; 3.235 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[0]               ; Controle:Control|currentState.S0 ; 3.401 ; 4.441 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 3.036 ; 4.179 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 3.767 ; 4.330 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 3.421 ; 3.720 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 3.346 ; 3.559 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 2.813 ; 3.303 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 2.665 ; 3.235 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 3.198 ; 3.507 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 3.284 ; 3.747 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 3.560 ; 3.871 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 3.355 ; 3.586 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 3.319 ; 3.444 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 3.452 ; 3.702 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 3.407 ; 4.052 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 3.106 ; 3.376 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 3.948 ; 4.448 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 3.445 ; 3.796 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 3.413 ; 3.509 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 3.207 ; 3.837 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 3.484 ; 3.646 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 3.567 ; 3.948 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 3.556 ; 3.725 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 3.471 ; 3.699 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 3.394 ; 3.703 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 3.481 ; 3.768 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 3.524 ; 3.895 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 3.489 ; 3.660 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 3.249 ; 3.636 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 3.842 ; 3.535 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 3.384 ; 3.960 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 3.321 ; 3.772 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 3.190 ; 3.796 ; Fall       ; Controle:Control|currentState.S0 ;
; control_saidaPC[*]                  ; Controle:Control|currentState.S0 ; 5.642 ; 5.642 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[0]                 ; Controle:Control|currentState.S0 ; 5.915 ; 5.915 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[1]                 ; Controle:Control|currentState.S0 ; 6.428 ; 6.428 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[2]                 ; Controle:Control|currentState.S0 ; 5.707 ; 5.707 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[3]                 ; Controle:Control|currentState.S0 ; 6.018 ; 6.018 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[4]                 ; Controle:Control|currentState.S0 ; 5.984 ; 5.984 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[5]                 ; Controle:Control|currentState.S0 ; 6.033 ; 6.033 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[6]                 ; Controle:Control|currentState.S0 ; 5.995 ; 5.995 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[7]                 ; Controle:Control|currentState.S0 ; 5.955 ; 5.955 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[8]                 ; Controle:Control|currentState.S0 ; 5.889 ; 5.889 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[9]                 ; Controle:Control|currentState.S0 ; 6.020 ; 6.020 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[10]                ; Controle:Control|currentState.S0 ; 5.728 ; 5.728 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[11]                ; Controle:Control|currentState.S0 ; 5.754 ; 5.754 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[12]                ; Controle:Control|currentState.S0 ; 5.938 ; 5.938 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[13]                ; Controle:Control|currentState.S0 ; 5.648 ; 5.648 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[14]                ; Controle:Control|currentState.S0 ; 5.789 ; 5.789 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[15]                ; Controle:Control|currentState.S0 ; 5.960 ; 5.960 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[16]                ; Controle:Control|currentState.S0 ; 5.911 ; 5.911 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[17]                ; Controle:Control|currentState.S0 ; 5.763 ; 5.763 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[18]                ; Controle:Control|currentState.S0 ; 5.997 ; 5.997 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[19]                ; Controle:Control|currentState.S0 ; 5.929 ; 5.929 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[20]                ; Controle:Control|currentState.S0 ; 5.831 ; 5.831 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[21]                ; Controle:Control|currentState.S0 ; 5.740 ; 5.740 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[22]                ; Controle:Control|currentState.S0 ; 6.192 ; 6.192 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[23]                ; Controle:Control|currentState.S0 ; 5.863 ; 5.863 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[24]                ; Controle:Control|currentState.S0 ; 6.041 ; 6.041 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[25]                ; Controle:Control|currentState.S0 ; 6.040 ; 6.040 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[26]                ; Controle:Control|currentState.S0 ; 5.964 ; 5.964 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[27]                ; Controle:Control|currentState.S0 ; 5.849 ; 5.849 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[28]                ; Controle:Control|currentState.S0 ; 5.839 ; 5.839 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[29]                ; Controle:Control|currentState.S0 ; 6.119 ; 6.119 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[30]                ; Controle:Control|currentState.S0 ; 5.884 ; 5.884 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_saidaPC[31]                ; Controle:Control|currentState.S0 ; 5.642 ; 5.642 ; Fall       ; Controle:Control|currentState.S0 ;
; control_EscMem                      ; clock                            ; 4.237 ; 4.237 ; Rise       ; clock                            ;
; control_EscReg                      ; clock                            ; 4.517 ; 4.517 ; Rise       ; clock                            ;
; control_FontePC[*]                  ; clock                            ; 4.783 ; 4.783 ; Rise       ; clock                            ;
;  control_FontePC[0]                 ; clock                            ; 4.783 ; 4.783 ; Rise       ; clock                            ;
;  control_FontePC[1]                 ; clock                            ; 5.585 ; 5.585 ; Rise       ; clock                            ;
; control_IouD                        ; clock                            ; 4.595 ; 4.595 ; Rise       ; clock                            ;
; control_LerMem                      ; clock                            ; 4.841 ; 4.841 ; Rise       ; clock                            ;
; control_MemParaReg                  ; clock                            ; 4.526 ; 4.526 ; Rise       ; clock                            ;
; control_PCEsc                       ; clock                            ; 4.500 ; 4.500 ; Rise       ; clock                            ;
; control_PCEscCond                   ; clock                            ; 4.783 ; 4.783 ; Rise       ; clock                            ;
; control_RegDst                      ; clock                            ; 4.345 ; 4.345 ; Rise       ; clock                            ;
; control_ULAFonteA                   ; clock                            ; 4.152 ; 4.152 ; Rise       ; clock                            ;
; control_ULAFonteB[*]                ; clock                            ; 4.162 ; 4.162 ; Rise       ; clock                            ;
;  control_ULAFonteB[0]               ; clock                            ; 4.162 ; 4.162 ; Rise       ; clock                            ;
;  control_ULAFonteB[1]               ; clock                            ; 4.198 ; 4.198 ; Rise       ; clock                            ;
; control_ULAOp[*]                    ; clock                            ; 4.295 ; 4.295 ; Rise       ; clock                            ;
;  control_ULAOp[0]                   ; clock                            ; 4.635 ; 4.635 ; Rise       ; clock                            ;
;  control_ULAOp[1]                   ; clock                            ; 4.295 ; 4.295 ; Rise       ; clock                            ;
; control_data_3_EntradaMemDados[*]   ; clock                            ; 3.943 ; 3.943 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[0]  ; clock                            ; 4.456 ; 4.456 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[1]  ; clock                            ; 4.282 ; 4.282 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[2]  ; clock                            ; 4.394 ; 4.394 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[3]  ; clock                            ; 3.943 ; 3.943 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[4]  ; clock                            ; 4.814 ; 4.814 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[5]  ; clock                            ; 5.213 ; 5.213 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[6]  ; clock                            ; 4.433 ; 4.433 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[7]  ; clock                            ; 4.020 ; 4.020 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[8]  ; clock                            ; 4.574 ; 4.574 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[9]  ; clock                            ; 4.224 ; 4.224 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[10] ; clock                            ; 4.018 ; 4.018 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[11] ; clock                            ; 4.217 ; 4.217 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[12] ; clock                            ; 4.441 ; 4.441 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[13] ; clock                            ; 4.292 ; 4.292 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[14] ; clock                            ; 4.411 ; 4.411 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[15] ; clock                            ; 4.873 ; 4.873 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[16] ; clock                            ; 4.526 ; 4.526 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[17] ; clock                            ; 4.451 ; 4.451 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[18] ; clock                            ; 4.115 ; 4.115 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[19] ; clock                            ; 4.653 ; 4.653 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[20] ; clock                            ; 4.496 ; 4.496 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[21] ; clock                            ; 4.594 ; 4.594 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[22] ; clock                            ; 4.757 ; 4.757 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[23] ; clock                            ; 4.298 ; 4.298 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[24] ; clock                            ; 4.458 ; 4.458 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[25] ; clock                            ; 4.716 ; 4.716 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[26] ; clock                            ; 4.662 ; 4.662 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[27] ; clock                            ; 4.311 ; 4.311 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[28] ; clock                            ; 4.309 ; 4.309 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[29] ; clock                            ; 4.551 ; 4.551 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[30] ; clock                            ; 4.551 ; 4.551 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[31] ; clock                            ; 4.208 ; 4.208 ; Rise       ; clock                            ;
; control_dt_saida[*]                 ; clock                            ; 4.628 ; 4.628 ; Rise       ; clock                            ;
;  control_dt_saida[0]                ; clock                            ; 5.105 ; 5.105 ; Rise       ; clock                            ;
;  control_dt_saida[1]                ; clock                            ; 5.095 ; 5.095 ; Rise       ; clock                            ;
;  control_dt_saida[2]                ; clock                            ; 4.656 ; 4.656 ; Rise       ; clock                            ;
;  control_dt_saida[3]                ; clock                            ; 5.258 ; 5.258 ; Rise       ; clock                            ;
;  control_dt_saida[4]                ; clock                            ; 5.179 ; 5.179 ; Rise       ; clock                            ;
;  control_dt_saida[5]                ; clock                            ; 4.935 ; 4.935 ; Rise       ; clock                            ;
;  control_dt_saida[6]                ; clock                            ; 4.651 ; 4.651 ; Rise       ; clock                            ;
;  control_dt_saida[7]                ; clock                            ; 4.971 ; 4.971 ; Rise       ; clock                            ;
;  control_dt_saida[8]                ; clock                            ; 5.068 ; 5.068 ; Rise       ; clock                            ;
;  control_dt_saida[9]                ; clock                            ; 4.865 ; 4.865 ; Rise       ; clock                            ;
;  control_dt_saida[10]               ; clock                            ; 4.859 ; 4.859 ; Rise       ; clock                            ;
;  control_dt_saida[11]               ; clock                            ; 4.792 ; 4.792 ; Rise       ; clock                            ;
;  control_dt_saida[12]               ; clock                            ; 4.792 ; 4.792 ; Rise       ; clock                            ;
;  control_dt_saida[13]               ; clock                            ; 5.292 ; 5.292 ; Rise       ; clock                            ;
;  control_dt_saida[14]               ; clock                            ; 4.959 ; 4.959 ; Rise       ; clock                            ;
;  control_dt_saida[15]               ; clock                            ; 4.926 ; 4.926 ; Rise       ; clock                            ;
;  control_dt_saida[16]               ; clock                            ; 4.628 ; 4.628 ; Rise       ; clock                            ;
;  control_dt_saida[17]               ; clock                            ; 4.926 ; 4.926 ; Rise       ; clock                            ;
;  control_dt_saida[18]               ; clock                            ; 4.818 ; 4.818 ; Rise       ; clock                            ;
;  control_dt_saida[19]               ; clock                            ; 4.677 ; 4.677 ; Rise       ; clock                            ;
;  control_dt_saida[20]               ; clock                            ; 4.786 ; 4.786 ; Rise       ; clock                            ;
;  control_dt_saida[21]               ; clock                            ; 5.094 ; 5.094 ; Rise       ; clock                            ;
;  control_dt_saida[22]               ; clock                            ; 5.206 ; 5.206 ; Rise       ; clock                            ;
;  control_dt_saida[23]               ; clock                            ; 5.703 ; 5.703 ; Rise       ; clock                            ;
;  control_dt_saida[24]               ; clock                            ; 4.959 ; 4.959 ; Rise       ; clock                            ;
;  control_dt_saida[25]               ; clock                            ; 4.904 ; 4.904 ; Rise       ; clock                            ;
;  control_dt_saida[26]               ; clock                            ; 5.042 ; 5.042 ; Rise       ; clock                            ;
;  control_dt_saida[27]               ; clock                            ; 5.194 ; 5.194 ; Rise       ; clock                            ;
;  control_dt_saida[28]               ; clock                            ; 4.740 ; 4.740 ; Rise       ; clock                            ;
;  control_dt_saida[29]               ; clock                            ; 5.111 ; 5.111 ; Rise       ; clock                            ;
;  control_dt_saida[30]               ; clock                            ; 5.035 ; 5.035 ; Rise       ; clock                            ;
;  control_dt_saida[31]               ; clock                            ; 5.103 ; 5.103 ; Rise       ; clock                            ;
; control_entradaPC[*]                ; clock                            ; 4.436 ; 4.436 ; Rise       ; clock                            ;
;  control_entradaPC[0]               ; clock                            ; 4.675 ; 4.675 ; Rise       ; clock                            ;
;  control_entradaPC[1]               ; clock                            ; 4.458 ; 4.458 ; Rise       ; clock                            ;
;  control_entradaPC[2]               ; clock                            ; 5.322 ; 5.322 ; Rise       ; clock                            ;
;  control_entradaPC[3]               ; clock                            ; 5.012 ; 5.012 ; Rise       ; clock                            ;
;  control_entradaPC[4]               ; clock                            ; 4.941 ; 4.941 ; Rise       ; clock                            ;
;  control_entradaPC[5]               ; clock                            ; 4.899 ; 4.899 ; Rise       ; clock                            ;
;  control_entradaPC[6]               ; clock                            ; 4.703 ; 4.703 ; Rise       ; clock                            ;
;  control_entradaPC[7]               ; clock                            ; 4.642 ; 4.642 ; Rise       ; clock                            ;
;  control_entradaPC[8]               ; clock                            ; 4.519 ; 4.519 ; Rise       ; clock                            ;
;  control_entradaPC[9]               ; clock                            ; 5.069 ; 5.069 ; Rise       ; clock                            ;
;  control_entradaPC[10]              ; clock                            ; 4.767 ; 4.767 ; Rise       ; clock                            ;
;  control_entradaPC[11]              ; clock                            ; 4.436 ; 4.436 ; Rise       ; clock                            ;
;  control_entradaPC[12]              ; clock                            ; 4.669 ; 4.669 ; Rise       ; clock                            ;
;  control_entradaPC[13]              ; clock                            ; 5.070 ; 5.070 ; Rise       ; clock                            ;
;  control_entradaPC[14]              ; clock                            ; 4.738 ; 4.738 ; Rise       ; clock                            ;
;  control_entradaPC[15]              ; clock                            ; 5.688 ; 5.688 ; Rise       ; clock                            ;
;  control_entradaPC[16]              ; clock                            ; 4.776 ; 4.776 ; Rise       ; clock                            ;
;  control_entradaPC[17]              ; clock                            ; 5.089 ; 5.089 ; Rise       ; clock                            ;
;  control_entradaPC[18]              ; clock                            ; 4.639 ; 4.639 ; Rise       ; clock                            ;
;  control_entradaPC[19]              ; clock                            ; 5.044 ; 5.044 ; Rise       ; clock                            ;
;  control_entradaPC[20]              ; clock                            ; 5.276 ; 5.276 ; Rise       ; clock                            ;
;  control_entradaPC[21]              ; clock                            ; 4.714 ; 4.714 ; Rise       ; clock                            ;
;  control_entradaPC[22]              ; clock                            ; 5.403 ; 5.403 ; Rise       ; clock                            ;
;  control_entradaPC[23]              ; clock                            ; 5.305 ; 5.305 ; Rise       ; clock                            ;
;  control_entradaPC[24]              ; clock                            ; 5.033 ; 5.033 ; Rise       ; clock                            ;
;  control_entradaPC[25]              ; clock                            ; 5.246 ; 5.246 ; Rise       ; clock                            ;
;  control_entradaPC[26]              ; clock                            ; 5.092 ; 5.092 ; Rise       ; clock                            ;
;  control_entradaPC[27]              ; clock                            ; 4.927 ; 4.927 ; Rise       ; clock                            ;
;  control_entradaPC[28]              ; clock                            ; 5.224 ; 5.224 ; Rise       ; clock                            ;
;  control_entradaPC[29]              ; clock                            ; 5.144 ; 5.144 ; Rise       ; clock                            ;
;  control_entradaPC[30]              ; clock                            ; 4.966 ; 4.966 ; Rise       ; clock                            ;
;  control_entradaPC[31]              ; clock                            ; 5.293 ; 5.293 ; Rise       ; clock                            ;
; control_regRd_Mux[*]                ; clock                            ; 4.667 ; 4.667 ; Rise       ; clock                            ;
;  control_regRd_Mux[0]               ; clock                            ; 5.168 ; 5.168 ; Rise       ; clock                            ;
;  control_regRd_Mux[1]               ; clock                            ; 5.156 ; 5.156 ; Rise       ; clock                            ;
;  control_regRd_Mux[2]               ; clock                            ; 4.667 ; 4.667 ; Rise       ; clock                            ;
;  control_regRd_Mux[3]               ; clock                            ; 5.342 ; 5.342 ; Rise       ; clock                            ;
;  control_regRd_Mux[4]               ; clock                            ; 5.524 ; 5.524 ; Rise       ; clock                            ;
+-------------------------------------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+-------------------------+-------+----+----+-------+
; Input Port ; Output Port             ; RR    ; RF ; FR ; FF    ;
+------------+-------------------------+-------+----+----+-------+
; i_in[0]    ; control_instruction[0]  ; 5.448 ;    ;    ; 5.448 ;
; i_in[1]    ; control_instruction[1]  ; 4.782 ;    ;    ; 4.782 ;
; i_in[2]    ; control_instruction[2]  ; 7.959 ;    ;    ; 7.959 ;
; i_in[3]    ; control_instruction[3]  ; 7.996 ;    ;    ; 7.996 ;
; i_in[4]    ; control_instruction[4]  ; 8.010 ;    ;    ; 8.010 ;
; i_in[5]    ; control_instruction[5]  ; 8.681 ;    ;    ; 8.681 ;
; i_in[6]    ; control_instruction[6]  ; 8.679 ;    ;    ; 8.679 ;
; i_in[7]    ; control_instruction[7]  ; 8.675 ;    ;    ; 8.675 ;
; i_in[8]    ; control_instruction[8]  ; 8.824 ;    ;    ; 8.824 ;
; i_in[9]    ; control_instruction[9]  ; 8.195 ;    ;    ; 8.195 ;
; i_in[10]   ; control_instruction[10] ; 8.855 ;    ;    ; 8.855 ;
; i_in[11]   ; control_instruction[11] ; 9.020 ;    ;    ; 9.020 ;
; i_in[12]   ; control_instruction[12] ; 8.923 ;    ;    ; 8.923 ;
; i_in[13]   ; control_instruction[13] ; 8.187 ;    ;    ; 8.187 ;
; i_in[14]   ; control_instruction[14] ; 8.650 ;    ;    ; 8.650 ;
; i_in[15]   ; control_instruction[15] ; 8.026 ;    ;    ; 8.026 ;
; i_in[16]   ; control_instruction[16] ; 8.016 ;    ;    ; 8.016 ;
; i_in[17]   ; control_instruction[17] ; 8.196 ;    ;    ; 8.196 ;
; i_in[18]   ; control_instruction[18] ; 8.664 ;    ;    ; 8.664 ;
; i_in[19]   ; control_instruction[19] ; 8.176 ;    ;    ; 8.176 ;
; i_in[20]   ; control_instruction[20] ; 9.106 ;    ;    ; 9.106 ;
; i_in[21]   ; control_instruction[21] ; 8.076 ;    ;    ; 8.076 ;
; i_in[22]   ; control_instruction[22] ; 8.632 ;    ;    ; 8.632 ;
; i_in[23]   ; control_instruction[23] ; 7.959 ;    ;    ; 7.959 ;
; i_in[24]   ; control_instruction[24] ; 8.852 ;    ;    ; 8.852 ;
; i_in[25]   ; control_instruction[25] ; 8.738 ;    ;    ; 8.738 ;
; i_in[26]   ; control_instruction[26] ; 8.641 ;    ;    ; 8.641 ;
; i_in[27]   ; control_instruction[27] ; 7.973 ;    ;    ; 7.973 ;
; i_in[28]   ; control_instruction[28] ; 7.929 ;    ;    ; 7.929 ;
; i_in[29]   ; control_instruction[29] ; 7.949 ;    ;    ; 7.949 ;
; i_in[30]   ; control_instruction[30] ; 7.996 ;    ;    ; 7.996 ;
; i_in[31]   ; control_instruction[31] ; 8.344 ;    ;    ; 8.344 ;
+------------+-------------------------+-------+----+----+-------+


+----------------------------------------------------------------+
; Minimum Progagation Delay                                      ;
+------------+-------------------------+-------+----+----+-------+
; Input Port ; Output Port             ; RR    ; RF ; FR ; FF    ;
+------------+-------------------------+-------+----+----+-------+
; i_in[0]    ; control_instruction[0]  ; 2.919 ;    ;    ; 2.919 ;
; i_in[1]    ; control_instruction[1]  ; 2.556 ;    ;    ; 2.556 ;
; i_in[2]    ; control_instruction[2]  ; 4.610 ;    ;    ; 4.610 ;
; i_in[3]    ; control_instruction[3]  ; 4.642 ;    ;    ; 4.642 ;
; i_in[4]    ; control_instruction[4]  ; 4.630 ;    ;    ; 4.630 ;
; i_in[5]    ; control_instruction[5]  ; 4.964 ;    ;    ; 4.964 ;
; i_in[6]    ; control_instruction[6]  ; 4.953 ;    ;    ; 4.953 ;
; i_in[7]    ; control_instruction[7]  ; 4.955 ;    ;    ; 4.955 ;
; i_in[8]    ; control_instruction[8]  ; 5.025 ;    ;    ; 5.025 ;
; i_in[9]    ; control_instruction[9]  ; 4.728 ;    ;    ; 4.728 ;
; i_in[10]   ; control_instruction[10] ; 5.094 ;    ;    ; 5.094 ;
; i_in[11]   ; control_instruction[11] ; 5.144 ;    ;    ; 5.144 ;
; i_in[12]   ; control_instruction[12] ; 5.129 ;    ;    ; 5.129 ;
; i_in[13]   ; control_instruction[13] ; 4.717 ;    ;    ; 4.717 ;
; i_in[14]   ; control_instruction[14] ; 4.940 ;    ;    ; 4.940 ;
; i_in[15]   ; control_instruction[15] ; 4.656 ;    ;    ; 4.656 ;
; i_in[16]   ; control_instruction[16] ; 4.662 ;    ;    ; 4.662 ;
; i_in[17]   ; control_instruction[17] ; 4.729 ;    ;    ; 4.729 ;
; i_in[18]   ; control_instruction[18] ; 4.971 ;    ;    ; 4.971 ;
; i_in[19]   ; control_instruction[19] ; 4.709 ;    ;    ; 4.709 ;
; i_in[20]   ; control_instruction[20] ; 5.197 ;    ;    ; 5.197 ;
; i_in[21]   ; control_instruction[21] ; 4.706 ;    ;    ; 4.706 ;
; i_in[22]   ; control_instruction[22] ; 4.937 ;    ;    ; 4.937 ;
; i_in[23]   ; control_instruction[23] ; 4.610 ;    ;    ; 4.610 ;
; i_in[24]   ; control_instruction[24] ; 5.077 ;    ;    ; 5.077 ;
; i_in[25]   ; control_instruction[25] ; 5.031 ;    ;    ; 5.031 ;
; i_in[26]   ; control_instruction[26] ; 4.938 ;    ;    ; 4.938 ;
; i_in[27]   ; control_instruction[27] ; 4.617 ;    ;    ; 4.617 ;
; i_in[28]   ; control_instruction[28] ; 4.580 ;    ;    ; 4.580 ;
; i_in[29]   ; control_instruction[29] ; 4.600 ;    ;    ; 4.600 ;
; i_in[30]   ; control_instruction[30] ; 4.626 ;    ;    ; 4.626 ;
; i_in[31]   ; control_instruction[31] ; 4.812 ;    ;    ; 4.812 ;
+------------+-------------------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; clock                            ; clock                            ; 15273    ; 0        ; 0        ; 0        ;
; Controle:Control|currentState.S0 ; clock                            ; 6385     ; 3111     ; 0        ; 0        ;
; clock                            ; Controle:Control|currentState.S0 ; 29652    ; 0        ; 29652    ; 0        ;
; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 11628    ; 6120     ; 11628    ; 6120     ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; clock                            ; clock                            ; 15273    ; 0        ; 0        ; 0        ;
; Controle:Control|currentState.S0 ; clock                            ; 6385     ; 3111     ; 0        ; 0        ;
; clock                            ; Controle:Control|currentState.S0 ; 29652    ; 0        ; 29652    ; 0        ;
; Controle:Control|currentState.S0 ; Controle:Control|currentState.S0 ; 11628    ; 6120     ; 11628    ; 6120     ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 97    ; 97   ;
; Unconstrained Input Port Paths  ; 170   ; 170  ;
; Unconstrained Output Ports      ; 181   ; 181  ;
; Unconstrained Output Port Paths ; 4757  ; 4757 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 20 03:01:08 2019
Info: Command: quartus_sta mips -c Datapath
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 64 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name Controle:Control|currentState.S0 Controle:Control|currentState.S0
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ULAUnit|UlaInstance|Multiplexer|S[31]~1  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[0]~64  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[10]~87  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[10]~87  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[10]~88  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[11]~89  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[11]~90  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[11]~90  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[12]~91  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[12]~91  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[12]~92  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[13]~93  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[13]~94  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[13]~94  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[14]~95  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[14]~95  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[14]~96  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[15]~97  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[15]~98  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[15]~98  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[16]~100  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[16]~99  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[16]~99  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[17]~101  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[17]~102  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[17]~102  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[18]~103  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[18]~103  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[18]~104  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[19]~105  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[19]~106  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[19]~106  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[1]~66  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[1]~67  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[1]~67  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[1]~68  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[20]~107  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[20]~108  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[20]~108  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[21]~109  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[21]~110  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[21]~110  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[22]~111  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[22]~112  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[22]~112  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[23]~113  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[23]~114  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[23]~114  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[24]~115  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[24]~116  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[24]~116  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[25]~117  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[25]~118  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[25]~118  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[26]~119  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[26]~120  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[26]~120  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[27]~121  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[27]~122  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[27]~122  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[28]~123  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[28]~123  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[28]~124  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[29]~125  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[29]~126  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[29]~126  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[2]~71  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[2]~71  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[2]~72  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[30]~127  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[30]~128  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[30]~128  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[3]~73  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[3]~73  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[3]~74  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[4]~75  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[4]~75  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[4]~76  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[5]~77  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[5]~78  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[5]~78  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[6]~79  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[6]~79  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[6]~80  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[7]~81  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[7]~82  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[7]~82  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[8]~83  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[8]~83  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[8]~84  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[9]~85  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[9]~86  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[9]~86  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~10  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~10  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~12  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~12  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~14  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~14  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~16  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~16  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~18  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~18  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~20  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~20  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~22  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~22  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~24  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~24  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~26  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~26  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~28  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~28  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~30  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~30  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~32  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~32  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~34  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~34  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~36  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~36  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~38  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~38  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~40  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~40  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~42  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~42  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~44  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~44  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~46  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~46  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~48  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~48  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~4  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~50  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~50  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~52  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~52  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~54  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~54  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~56  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~56  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~58  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~58  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~60  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~60  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~62  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~62  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~6  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~6  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~8  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~8  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~10  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~10  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~12  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~12  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~14  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~14  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~16  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~16  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~18  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~18  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~20  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~20  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~22  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~22  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~24  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~24  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~26  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~26  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~28  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~28  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~30  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~30  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~32  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~32  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~34  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~34  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~36  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~36  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~38  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~38  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~40  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~40  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~42  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~42  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~44  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~44  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~46  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~46  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~48  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~48  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~4  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~50  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~50  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~52  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~52  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~54  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~54  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~56  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~56  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~58  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~58  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~60  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~60  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~62  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~62  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~6  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~6  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~8  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~8  from: datab  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.335
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.335      -538.910 clock 
    Info (332119):   -16.414      -483.126 Controle:Control|currentState.S0 
Info (332146): Worst-case hold slack is -12.831
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.831      -380.000 Controle:Control|currentState.S0 
    Info (332119):    -1.949       -12.007 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -8.596
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.596     -4450.048 Controle:Control|currentState.S0 
    Info (332119):    -1.380      -139.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ULAUnit|UlaInstance|Multiplexer|S[31]~1  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[0]~64  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[10]~87  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[10]~87  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[10]~88  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[11]~89  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[11]~90  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[11]~90  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[12]~91  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[12]~91  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[12]~92  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[13]~93  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[13]~94  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[13]~94  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[14]~95  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[14]~95  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[14]~96  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[15]~97  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[15]~98  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[15]~98  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[16]~100  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[16]~99  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[16]~99  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[17]~101  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[17]~102  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[17]~102  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[18]~103  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[18]~103  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[18]~104  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[19]~105  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[19]~106  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[19]~106  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[1]~66  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[1]~67  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[1]~67  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[1]~68  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[20]~107  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[20]~108  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[20]~108  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[21]~109  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[21]~110  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[21]~110  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[22]~111  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[22]~112  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[22]~112  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[23]~113  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[23]~114  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[23]~114  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[24]~115  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[24]~116  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[24]~116  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[25]~117  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[25]~118  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[25]~118  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[26]~119  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[26]~120  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[26]~120  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[27]~121  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[27]~122  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[27]~122  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[28]~123  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[28]~123  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[28]~124  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[29]~125  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[29]~126  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[29]~126  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[2]~71  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[2]~71  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[2]~72  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[30]~127  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[30]~128  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[30]~128  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[3]~73  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[3]~73  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[3]~74  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[4]~75  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[4]~75  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[4]~76  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[5]~77  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[5]~78  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[5]~78  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[6]~79  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[6]~79  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[6]~80  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[7]~81  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[7]~82  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[7]~82  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[8]~83  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[8]~83  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[8]~84  from: datad  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[9]~85  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[9]~86  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Result[9]~86  from: datac  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~10  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~10  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~12  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~12  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~14  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~14  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~16  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~16  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~18  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~18  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~20  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~20  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~22  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~22  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~24  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~24  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~26  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~26  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~28  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~28  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~30  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~30  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~32  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~32  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~34  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~34  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~36  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~36  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~38  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~38  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~40  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~40  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~42  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~42  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~44  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~44  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~46  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~46  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~48  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~48  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~4  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~50  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~50  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~52  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~52  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~54  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~54  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~56  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~56  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~58  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~58  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~60  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~60  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~62  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~62  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~6  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~6  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~8  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add0~8  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~10  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~10  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~12  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~12  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~14  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~14  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~16  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~16  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~18  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~18  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~20  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~20  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~22  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~22  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~24  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~24  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~26  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~26  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~28  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~28  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~30  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~30  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~32  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~32  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~34  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~34  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~36  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~36  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~38  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~38  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~40  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~40  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~42  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~42  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~44  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~44  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~46  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~46  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~48  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~48  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~4  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~50  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~50  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~52  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~52  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~54  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~54  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~56  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~56  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~58  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~58  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~60  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~60  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~62  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~62  from: datab  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~6  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~6  from: dataa  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~8  from: cin  to: combout
    Info (332098): Cell: ULAUnit|UlaInstance|Somador|Add1~8  from: datab  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.399
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.399      -223.155 clock 
    Info (332119):    -7.079      -205.387 Controle:Control|currentState.S0 
Info (332146): Worst-case hold slack is -6.101
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.101      -181.156 Controle:Control|currentState.S0 
    Info (332119):    -1.172       -21.144 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.530
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.530     -1601.306 Controle:Control|currentState.S0 
    Info (332119):    -1.380      -139.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 506 megabytes
    Info: Processing ended: Wed Nov 20 03:01:10 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


