Group,Bump/Pin Name,Customer Name,Ball ID,Bump center_x,Bump center_y,Ball center_x,Ball center_y,IO_tile_pin,IO_tile_pin_x,IO_tile_pin_y,IO_tile_pin_z,EFPGA_PIN,Fullchip_NAME,MODE_BP_DIR_A_TX,MODE_BP_SDR_A_TX,MODE_BP_DDR_A_TX,MODE_RATE_3_A_TX,MODE_RATE_4_A_TX,MODE_RATE_5_A_TX,MODE_RATE_6_A_TX,MODE_RATE_7_A_TX,MODE_RATE_8_A_TX,MODE_RATE_9_A_TX,MODE_RATE_10_A_TX,MODE_BP_DIR_B_TX,MODE_BP_SDR_B_TX,MODE_BP_DDR_B_TX,MODE_RATE_3_B_TX,MODE_RATE_4_B_TX,MODE_RATE_5_B_TX,MODE_BP_DIR_A_RX,MODE_BP_SDR_A_RX,MODE_BP_DDR_A_RX,MODE_RATE_3_A_RX,MODE_RATE_4_A_RX,MODE_RATE_5_A_RX,MODE_RATE_6_A_RX,MODE_RATE_7_A_RX,MODE_RATE_8_A_RX,MODE_RATE_9_A_RX,MODE_RATE_10_A_RX,MODE_BP_DIR_B_RX,MODE_BP_SDR_B_RX,MODE_BP_DDR_B_RX,MODE_RATE_3_B_RX,MODE_RATE_4_B_RX,MODE_RATE_5_B_RX,MODE_MIPI,MODE_GPIO,MODE_UART0,MODE_UART1,MODE_I2C,MODE_SPI0,MODE_PWM,MODE_DDR,MODE_USB,MODE_ETH,Ref clock,BANK,ALT Function,Debug Mode,Scan Mode,Mbist Mode,Type,Direction,Voltage,Power Pad,Discription,Voltage2,Remark,Identifier,Customer Internal Name,Main Function,IS_FPGA_GPIO
System,RST_N,BOOT_RST_N,A2,5760,6193,18000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Chip Reset,1.8V-3.3V,,RST_N,BOOT_RST_N,Chip Reset,N
System,XIN,BOOT_CLK,B1,5890,6193,19000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Crystal Clock,1.8V-3.3V,,CLK,BOOT_CLK,Crystal Clock,N
System,TESTMODE,GND,C1,6020,6193,20000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Testmode pin,1.8V-3.3V,,GND,GND,Testmode pin,N
System,Bootm0,BOOT_M_0,B3,6150,6193,21000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Boot mode pin,1.8V-3.3V,,M,BOOT_M_0,Boot mode pin,N
System,Bootm1,BOOT_M_1,B4,6280,6193,22000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Boot mode pin,1.8V-3.3V,,M,BOOT_M_1,Boot mode pin,N
System,Bootm2,BOOT_M_2,C2,5825,6080.4,23000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Boot mode pin,,,M,BOOT_M_2,Boot mode pin,N
System,CLKSEL_0,BOOT_CLKSEL_0,B2,5955,6080.4,24000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,CLKSEL pin,,,CLKSEL,BOOT_CLKSEL_0,Clock select pin,N
System,CLKSEL_1,BOOT_CLKSEL_1,A3,6085,6080.4,25000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,CLKSEL pin,1.8V-3.3V,,CLKSEL,BOOT_CLKSEL_1,Clock select pin,N
JTAG,JTAG_TDI,BOOT_JTAG_TDI,B6,6215,6080.4,26000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG Data Input,1.8V-3.3V,,JTAG_TDI,BOOT_JTAG_TDI,JTAG Data Input,N
JTAG,JTAG_TDO,BOOT_JTAG_TDO,A6,6345,6080.4,27000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,JTAG Data Output,1.8V-3.3V,,JTAG_TDO,BOOT_JTAG_TDO,JTAG Data Output,N
JTAG,JTAG_TMS,BOOT_JTAG_TMS,B5,5760,5967.8,18000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG TMS Bit,1.8V-3.3V,,JTAG_TMS,BOOT_JTAG_TMS,JTAG TMS Bit,N
JTAG,JTAG_TCK,BOOT_JTAG_TCK,B7,5890,5967.8,19000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG Clock,1.8V-3.3V,,JTAG_TCK,BOOT_JTAG_TCK,JTAG Clock,N
JTAG,JTAG_TRSTN,BOOT_JTAG_TRSTN,A5,6020,5967.8,20000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG Reset,1.8V-3.3V,,JTAG_TRSTN,BOOT_JTAG_TRSTN,JTAG Reset,N
GPIO,GPIO_A_0,SOC_GPIO0_0,D5,6150,5967.8,21000,21000,FPGA_47_68_63,47,68,63,F2A_8240,fpga_pad_i[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO0,SOC_GPIO0_O,SoC GPIO[0],Y
GPIO,GPIO_A_1,SOC_GPIO1_1,C3,6280,5967.8,22000,21000,FPGA_47_68_62,47,68,62,F2A_8241,fpga_pad_i[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO1,SOC_GPIO1_O,SoC GPIO[1],Y
GPIO,GPIO_A_2,SOC_GPIO2_2,D6,5825,5855.2,23000,21000,FPGA_47_68_61,47,68,61,F2A_8242,fpga_pad_i[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_cmd_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO2,SOC_GPIO2_O,SoC GPIO[2],Y
GPIO,GPIO_A_3,SOC_GPIO3_3,C5,5955,5855.2,24000,21000,FPGA_47_68_60,47,68,60,F2A_8243,fpga_pad_i[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO3,SOC_GPIO3_O,SoC GPIO[3],Y
GPIO,GPIO_A_4,SOC_GPIO4_4,C4,6085,5855.2,25000,21000,FPGA_47_68_59,47,68,59,F2A_8244,fpga_pad_i[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO4,SOC_GPIO4_O,SoC GPIO[4],Y
GPIO,GPIO_A_5,SOC_GPIO5_5,C7,6215,5855.2,26000,21000,FPGA_47_68_58,47,68,58,F2A_8245,fpga_pad_i[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_rst_n,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO5,SOC_GPIO5_O,SoC GPIO[5],Y
GPIO,GPIO_A_6,SOC_GPIO6_CONFIG_DONE_6,D8,6345,5855.2,27000,21000,FPGA_47_68_57,47,68,57,F2A_8246,fpga_pad_i[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_DONE,CONFIG_DONE,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO6_CONFIG_DONE,SOC_GPIO6_O,SoC GPIO[6],Y
GPIO,GPIO_A_7,SOC_GPIO7_CONFIG_ERROR_7,C6,5760,5742.6,18000,22000,FPGA_47_68_56,47,68,56,F2A_8247,fpga_pad_i[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_ERROR,CONFIG_ERROR,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO7_CONFIG_ERROR,SOC_GPIO7_O,SoC GPIO[7],Y
GPIO,GPIO_B_0,SOC_UART0_TX_8,F4,6345,5630,27000,22000,FPGA_47_68_55,47,68,55,F2A_8248,fpga_pad_i[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_TX,SOC_GPIO8_O,UART0_TX,Y
GPIO,GPIO_B_1,SOC_UART0_RX_9,F5,5760,5517.4,18000,23000,FPGA_47_68_54,47,68,54,F2A_8249,fpga_pad_i[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_RX,SOC_GPIO9_O,UART0_RX,Y
GPIO,GPIO_B_2,SOC_GPIO8_UART1_TX_10,E7,5890,5517.4,19000,23000,FPGA_47_68_53,47,68,53,F2A_8250,fpga_pad_i[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_TX,Debug_0(AFReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO8_UART1_TX,SOC_GPIO10_O,SoC GPIO[8],Y
GPIO,GPIO_B_3,SOC_GPIO9_UART1_RX_11,E6,6020,5517.4,20000,23000,FPGA_47_68_52,47,68,52,F2A_8251,fpga_pad_i[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_RX,Debug_1(AFValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO9_UART1_RX,SOC_GPIO11_O,SoC GPIO[9],Y
GPIO,GPIO_B_4,SOC_SPI_CS_12,E5,6150,5517.4,21000,23000,FPGA_47_68_51,47,68,51,F2A_8252,fpga_pad_i[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_2(ATBytes),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_CS,SOC_GPIO12_O,SPI_CS,Y
GPIO,GPIO_B_5,SOC_GPIO10_13,E4,6280,5517.4,22000,23000,FPGA_47_68_50,47,68,50,F2A_8253,fpga_pad_i[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_3(ATData[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO10,SOC_GPIO13_O,SoC GPIO[10],Y
GPIO,GPIO_B_6,SOC_SPI_MOSI_14,E3,5825,5404.8,23000,23000,FPGA_47_68_49,47,68,49,F2A_8254,fpga_pad_i[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_4(ATData[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MOSI,SOC_GPIO14_O,SPI_MOSI (DQ0),Y
GPIO,GPIO_B_7,SOC_SPI_MISO_15,F3,5955,5404.8,24000,23000,FPGA_47_68_48,47,68,48,F2A_8255,fpga_pad_i[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_5(ATData[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MISO,SOC_GPIO15_O,SPI_MISO (DQ1),Y
GPIO,GPIO_B_8,SOC_SPI_DQ2_16,D3,6085,5404.8,25000,23000,FPGA_48_68_71,48,68,71,F2A_8088,fpga_pad_i[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_6(ATData[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ2,SOC_GPIO16_O,SPI_DQ2,Y
GPIO,GPIO_B_9,SOC_SPI_DQ3_17,E2,6215,5404.8,26000,23000,FPGA_48_68_70,48,68,70,F2A_8089,fpga_pad_i[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_7(ATData[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ3,SOC_GPIO17_O,SPI_DQ3,Y
GPIO,GPIO_B_10,SOC_GPIO11_18,F6,6345,5404.8,27000,23000,FPGA_48_68_69,48,68,69,F2A_8090,fpga_pad_i[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_8(ATData[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO11,SOC_GPIO18_O,SoC GPIO[11],Y
GPIO,GPIO_B_11,SOC_I2C_SDA_19,F7,5760,5292.2,18000,24000,FPGA_48_68_68,48,68,68,F2A_8091,fpga_pad_i[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,Y,,,,,,sys_clk,,,Debug_9(ATData[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,I2C_SDA,SOC_GPIO19_O,I2C_SDA,Y
GPIO,GPIO_B_12,SOC_GPIO12_20,F8,5890,5292.2,19000,24000,FPGA_48_68_67,48,68,67,F2A_8092,fpga_pad_i[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_10(ATData[7]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO12,SOC_GPIO20_O,SoC GPIO[12] (SW0),Y
GPIO,GPIO_B_13,SOC_GPIO13_21,D2,6020,5292.2,20000,24000,FPGA_48_68_66,48,68,66,F2A_8093,fpga_pad_i[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_11(ATData[8]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO13,SOC_GPIO21_O,SoC GPIO[13] (SW1),Y
GPIO,GPIO_B_14,SOC_GPIO14_22,G8,6150,5292.2,21000,24000,FPGA_48_68_65,48,68,65,F2A_8094,fpga_pad_i[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_12(ATData[9]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO14,SOC_GPIO22_O,SoC GPIO[14] (SW2),Y
GPIO,GPIO_B_15,SOC_GPIO15_23,E8,6280,5292.2,22000,24000,FPGA_48_68_64,48,68,64,F2A_8095,fpga_pad_i[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_13(ATData[10]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO15,SOC_GPIO23_O,SoC GPIO[15] (SW3),Y
GPIO,GPIO_C_0,SOC_GPIO16_PWM0_24,H8,5825,5179.6,23000,24000,FPGA_48_68_63,48,68,63,F2A_8096,fpga_pad_i[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_0,Debug_14(ATData[11]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO16_PWM0,SOC_GPIO24_O,SoC GPIO[16],Y
GPIO,GPIO_C_1,SOC_GPIO17_PWM1_25,E1,5955,5179.6,24000,24000,FPGA_48_68_62,48,68,62,F2A_8097,fpga_pad_i[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_1,Debug_15(ATData[12]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO17_PWM1,SOC_GPIO25_O,SoC GPIO[17],Y
GPIO,GPIO_C_2,SOC_GPIO18_PWM2_26,H3,6085,5179.6,25000,24000,FPGA_48_68_61,48,68,61,F2A_8098,fpga_pad_i[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_2,Debug_16(ATData[13]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO18_PWM2,SOC_GPIO26_O,SoC GPIO[18],Y
GPIO,GPIO_C_3,SOC_GPIO19_PWM3_27,H4,6215,5179.6,26000,24000,FPGA_48_68_60,48,68,60,F2A_8099,fpga_pad_i[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_3,Debug_17(ATData[14]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO19_PWM3,SOC_GPIO27_O,SoC GPIO[19],Y
GPIO,GPIO_C_4,SOC_GPIO20_UART0_CTS_28,G3,6345,5179.6,27000,24000,FPGA_48_68_59,48,68,59,F2A_8100,fpga_pad_i[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_CTS,Debug_18(ATData[15]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO20_UART0_CTS,SOC_GPIO28_O,SoC GPIO[20],Y
GPIO,GPIO_C_5,SOC_GPIO21_UART0_RTS_29,H7,5760,5067,18000,25000,FPGA_48_68_58,48,68,58,F2A_8101,fpga_pad_i[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_RTS,Debug_19(ATId[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO21_UART0_RTS,SOC_GPIO29_O,SoC GPIO[21],Y
GPIO,GPIO_C_6,SOC_GPIO22_UART1_CTS_30,G2,5890,5067,19000,25000,FPGA_48_68_57,48,68,57,F2A_8102,fpga_pad_i[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_CTS,Debug_20(ATId[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO22_UART1_CTS,SOC_GPIO30_O,SoC GPIO[22],Y
GPIO,GPIO_C_7,SOC_GPIO23_UART1_RTS_31,H6,6020,5067,20000,25000,FPGA_48_68_56,48,68,56,F2A_8103,fpga_pad_i[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_RTS,Debug_21(ATId[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO23_UART1_RTS,SOC_GPIO31_O,SoC GPIO[23],Y
GPIO,GPIO_C_8,SOC_GPIO24_32,H1,6150,5067,21000,25000,FPGA_48_68_55,48,68,55,F2A_8104,fpga_pad_i[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_22(ATId[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO24,SOC_GPIO32_O,SoC GPIO[24],Y
GPIO,GPIO_C_9,SOC_GPIO25_33,H5,6280,5067,22000,25000,FPGA_48_68_54,48,68,54,F2A_8105,fpga_pad_i[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_23(ATId[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO25,SOC_GPIO33_O,SoC GPIO[25] ,Y
GPIO,GPIO_C_10,SOC_GPIO26_34,G6,5825,4954.4,23000,25000,FPGA_48_68_53,48,68,53,F2A_8106,fpga_pad_i[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_24(ATId[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO26,SOC_GPIO34_O,SoC GPIO[26],Y
GPIO,GPIO_C_11,SOC_GPIO27_35,J8,5955,4954.4,24000,25000,FPGA_48_68_52,48,68,52,F2A_8107,fpga_pad_i[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_25(ATId[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO27,SOC_GPIO35_O,SoC GPIO[27],Y
GPIO,GPIO_C_12,SOC_GPIO28_36,F2,6085,4954.4,25000,25000,FPGA_48_68_51,48,68,51,F2A_8108,fpga_pad_i[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_26(ATReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO28,SOC_GPIO36_O,SoC GPIO[28],Y
GPIO,GPIO_C_13,SOC_GPIO29_37,G5,6215,4954.4,26000,25000,FPGA_48_68_50,48,68,50,F2A_8109,fpga_pad_i[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_27(ATValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO29,SOC_GPIO37_O,SoC GPIO[29],Y
GPIO,GPIO_C_14,SOC_GPIO30_38,F1,6345,4954.4,27000,25000,FPGA_48_68_49,48,68,49,F2A_8110,fpga_pad_i[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO30,SOC_GPIO38_O,SoC GPIO[30],Y
GPIO,GPIO_C_15,SOC_GPIO31_39,H2,5760,4841.8,18000,26000,FPGA_48_68_48,48,68,48,F2A_8111,fpga_pad_i[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO31,SOC_GPIO39_O,SoC GPIO[31],Y
GPIO,GPIO_A_0,SOC_GPIO0_0,D5,6150,5967.8,21000,21000,FPGA_52_68_23,52,68,23,A2F_8576,fpga_pad_c[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO0,SOC_GPIO0_I,SoC GPIO[0],Y
GPIO,GPIO_A_1,SOC_GPIO1_1,C3,6280,5967.8,22000,21000,FPGA_52_68_22,52,68,22,A2F_8577,fpga_pad_c[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO1,SOC_GPIO1_I,SoC GPIO[1],Y
GPIO,GPIO_A_2,SOC_GPIO2_2,D6,5825,5855.2,23000,21000,FPGA_52_68_21,52,68,21,A2F_8578,fpga_pad_c[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_cmd_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO2,SOC_GPIO2_I,SoC GPIO[2],Y
GPIO,GPIO_A_3,SOC_GPIO3_3,C5,5955,5855.2,24000,21000,FPGA_52_68_20,52,68,20,A2F_8579,fpga_pad_c[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO3,SOC_GPIO3_I,SoC GPIO[3],Y
GPIO,GPIO_A_4,SOC_GPIO4_4,C4,6085,5855.2,25000,21000,FPGA_52_68_19,52,68,19,A2F_8496,fpga_pad_c[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO4,SOC_GPIO4_I,SoC GPIO[4],Y
GPIO,GPIO_A_5,SOC_GPIO5_5,C7,6215,5855.2,26000,21000,FPGA_52_68_18,52,68,18,A2F_8497,fpga_pad_c[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_rst_n,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO5,SOC_GPIO5_I,SoC GPIO[5],Y
GPIO,GPIO_A_6,SOC_GPIO6_CONFIG_DONE_6,D8,6345,5855.2,27000,21000,FPGA_52_68_17,52,68,17,A2F_8498,fpga_pad_c[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_DONE,CONFIG_DONE,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO6_CONFIG_DONE,SOC_GPIO6_I,SoC GPIO[6],Y
GPIO,GPIO_A_7,SOC_GPIO7_CONFIG_ERROR_7,C6,5760,5742.6,18000,22000,FPGA_52_68_16,52,68,16,A2F_8499,fpga_pad_c[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_ERROR,CONFIG_ERROR,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO7_CONFIG_ERROR,SOC_GPIO7_I,SoC GPIO[7],Y
GPIO,GPIO_B_0,SOC_UART0_TX_8,F4,6345,5630,27000,22000,FPGA_52_68_15,52,68,15,A2F_8500,fpga_pad_c[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_TX,SOC_GPIO8_I,UART0_TX,Y
GPIO,GPIO_B_1,SOC_UART0_RX_9,F5,5760,5517.4,18000,23000,FPGA_52_68_14,52,68,14,A2F_8501,fpga_pad_c[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_RX,SOC_GPIO9_I,UART0_RX,Y
GPIO,GPIO_B_2,SOC_GPIO8_UART1_TX_10,E7,5890,5517.4,19000,23000,FPGA_52_68_13,52,68,13,A2F_8502,fpga_pad_c[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_TX,Debug_0(AFReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO8_UART1_TX,SOC_GPIO10_I,SoC GPIO[8],Y
GPIO,GPIO_B_3,SOC_GPIO9_UART1_RX_11,E6,6020,5517.4,20000,23000,FPGA_52_68_12,52,68,12,A2F_8503,fpga_pad_c[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_RX,Debug_1(AFValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO9_UART1_RX,SOC_GPIO11_I,SoC GPIO[9],Y
GPIO,GPIO_B_4,SOC_SPI_CS_12,E5,6150,5517.4,21000,23000,FPGA_53_68_15,53,68,15,A2F_8504,fpga_pad_c[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_2(ATBytes),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_CS,SOC_GPIO12_I,SPI_CS,Y
GPIO,GPIO_B_5,SOC_GPIO10_13,E4,6280,5517.4,22000,23000,FPGA_53_68_14,53,68,14,A2F_8505,fpga_pad_c[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_3(ATData[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO10,SOC_GPIO13_I,SoC GPIO[10],Y
GPIO,GPIO_B_6,SOC_SPI_MOSI_14,E3,5825,5404.8,23000,23000,FPGA_53_68_13,53,68,13,A2F_8506,fpga_pad_c[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_4(ATData[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MOSI,SOC_GPIO14_I,SPI_MOSI (DQ0),Y
GPIO,GPIO_B_7,SOC_SPI_MISO_15,F3,5955,5404.8,24000,23000,FPGA_53_68_12,53,68,12,A2F_8507,fpga_pad_c[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_5(ATData[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MISO,SOC_GPIO15_I,SPI_MISO (DQ1),Y
GPIO,GPIO_B_8,SOC_SPI_DQ2_16,D3,6085,5404.8,25000,23000,FPGA_51_68_23,51,68,23,A2F_8352,fpga_pad_c[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_6(ATData[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ2,SOC_GPIO16_I,SPI_DQ2,Y
GPIO,GPIO_B_9,SOC_SPI_DQ3_17,E2,6215,5404.8,26000,23000,FPGA_51_68_22,51,68,22,A2F_8353,fpga_pad_c[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_7(ATData[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ3,SOC_GPIO17_I,SPI_DQ3,Y
GPIO,GPIO_B_10,SOC_GPIO11_18,F6,6345,5404.8,27000,23000,FPGA_51_68_21,51,68,21,A2F_8354,fpga_pad_c[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_8(ATData[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO11,SOC_GPIO18_I,SoC GPIO[11],Y
GPIO,GPIO_B_11,SOC_I2C_SDA_19,F7,5760,5292.2,18000,24000,FPGA_51_68_20,51,68,20,A2F_8355,fpga_pad_c[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,Y,,,,,,sys_clk,,,Debug_9(ATData[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,I2C_SDA,SOC_GPIO19_I,I2C_SDA,Y
GPIO,GPIO_B_12,SOC_GPIO12_20,F8,5890,5292.2,19000,24000,FPGA_51_68_19,51,68,19,A2F_8356,fpga_pad_c[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_10(ATData[7]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO12,SOC_GPIO20_I,SoC GPIO[12] (SW0),Y
GPIO,GPIO_B_13,SOC_GPIO13_21,D2,6020,5292.2,20000,24000,FPGA_51_68_18,51,68,18,A2F_8357,fpga_pad_c[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_11(ATData[8]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO13,SOC_GPIO21_I,SoC GPIO[13] (SW1),Y
GPIO,GPIO_B_14,SOC_GPIO14_22,G8,6150,5292.2,21000,24000,FPGA_51_68_17,51,68,17,A2F_8358,fpga_pad_c[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_12(ATData[9]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO14,SOC_GPIO22_I,SoC GPIO[14] (SW2),Y
GPIO,GPIO_B_15,SOC_GPIO15_23,E8,6280,5292.2,22000,24000,FPGA_51_68_16,51,68,16,A2F_8359,fpga_pad_c[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_13(ATData[10]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO15,SOC_GPIO23_I,SoC GPIO[15] (SW3),Y
GPIO,GPIO_C_0,SOC_GPIO16_PWM0_24,H8,5825,5179.6,23000,24000,FPGA_51_68_15,51,68,15,A2F_8360,fpga_pad_c[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_0,Debug_14(ATData[11]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO16_PWM0,SOC_GPIO24_I,SoC GPIO[16],Y
GPIO,GPIO_C_1,SOC_GPIO17_PWM1_25,E1,5955,5179.6,24000,24000,FPGA_51_68_14,51,68,14,A2F_8361,fpga_pad_c[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_1,Debug_15(ATData[12]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO17_PWM1,SOC_GPIO25_I,SoC GPIO[17],Y
GPIO,GPIO_C_2,SOC_GPIO18_PWM2_26,H3,6085,5179.6,25000,24000,FPGA_51_68_13,51,68,13,A2F_8362,fpga_pad_c[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_2,Debug_16(ATData[13]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO18_PWM2,SOC_GPIO26_I,SoC GPIO[18],Y
GPIO,GPIO_C_3,SOC_GPIO19_PWM3_27,H4,6215,5179.6,26000,24000,FPGA_51_68_12,51,68,12,A2F_8363,fpga_pad_c[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_3,Debug_17(ATData[14]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO19_PWM3,SOC_GPIO27_I,SoC GPIO[19],Y
GPIO,GPIO_C_4,SOC_GPIO20_UART0_CTS_28,G3,6345,5179.6,27000,24000,FPGA_49_68_23,49,68,23,A2F_8280,fpga_pad_c[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_CTS,Debug_18(ATData[15]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO20_UART0_CTS,SOC_GPIO28_I,SoC GPIO[20],Y
GPIO,GPIO_C_5,SOC_GPIO21_UART0_RTS_29,H7,5760,5067,18000,25000,FPGA_49_68_22,49,68,22,A2F_8281,fpga_pad_c[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_RTS,Debug_19(ATId[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO21_UART0_RTS,SOC_GPIO29_I,SoC GPIO[21],Y
GPIO,GPIO_C_6,SOC_GPIO22_UART1_CTS_30,G2,5890,5067,19000,25000,FPGA_49_68_21,49,68,21,A2F_8282,fpga_pad_c[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_CTS,Debug_20(ATId[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO22_UART1_CTS,SOC_GPIO30_I,SoC GPIO[22],Y
GPIO,GPIO_C_7,SOC_GPIO23_UART1_RTS_31,H6,6020,5067,20000,25000,FPGA_49_68_20,49,68,20,A2F_8283,fpga_pad_c[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_RTS,Debug_21(ATId[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO23_UART1_RTS,SOC_GPIO31_I,SoC GPIO[23],Y
GPIO,GPIO_C_8,SOC_GPIO24_32,H1,6150,5067,21000,25000,FPGA_49_68_19,49,68,19,A2F_8284,fpga_pad_c[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_22(ATId[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO24,SOC_GPIO32_I,SoC GPIO[24],Y
GPIO,GPIO_C_9,SOC_GPIO25_33,H5,6280,5067,22000,25000,FPGA_49_68_18,49,68,18,A2F_8285,fpga_pad_c[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_23(ATId[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO25,SOC_GPIO33_I,SoC GPIO[25] ,Y
GPIO,GPIO_C_10,SOC_GPIO26_34,G6,5825,4954.4,23000,25000,FPGA_49_68_17,49,68,17,A2F_8286,fpga_pad_c[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_24(ATId[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO26,SOC_GPIO34_I,SoC GPIO[26],Y
GPIO,GPIO_C_11,SOC_GPIO27_35,J8,5955,4954.4,24000,25000,FPGA_49_68_16,49,68,16,A2F_8287,fpga_pad_c[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_25(ATId[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO27,SOC_GPIO35_I,SoC GPIO[27],Y
GPIO,GPIO_C_12,SOC_GPIO28_36,F2,6085,4954.4,25000,25000,FPGA_49_68_15,49,68,15,A2F_8288,fpga_pad_c[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_26(ATReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO28,SOC_GPIO36_I,SoC GPIO[28],Y
GPIO,GPIO_C_13,SOC_GPIO29_37,G5,6215,4954.4,26000,25000,FPGA_49_68_14,49,68,14,A2F_8289,fpga_pad_c[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_27(ATValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO29,SOC_GPIO37_I,SoC GPIO[29],Y
GPIO,GPIO_C_14,SOC_GPIO30_38,F1,6345,4954.4,27000,25000,FPGA_49_68_13,49,68,13,A2F_8290,fpga_pad_c[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO30,SOC_GPIO38_I,SoC GPIO[30],Y
GPIO,GPIO_C_15,SOC_GPIO31_39,H2,5760,4841.8,18000,26000,FPGA_49_68_12,49,68,12,A2F_8291,fpga_pad_c[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO31,SOC_GPIO39_I,SoC GPIO[31],Y
GPIO,GPIO_A_0,SOC_GPIO0_0,D5,6150,5967.8,21000,21000,FPGA_49_68_71,49,68,71,F2A_8384,fpga_pad_oen[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO0,SOC_GPIO0_OE,SoC GPIO[0],Y
GPIO,GPIO_A_1,SOC_GPIO1_1,C3,6280,5967.8,22000,21000,FPGA_49_68_70,49,68,70,F2A_8385,fpga_pad_oen[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO1,SOC_GPIO1_OE,SoC GPIO[1],Y
GPIO,GPIO_A_2,SOC_GPIO2_2,D6,5825,5855.2,23000,21000,FPGA_49_68_69,49,68,69,F2A_8386,fpga_pad_oen[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_cmd_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO2,SOC_GPIO2_OE,SoC GPIO[2],Y
GPIO,GPIO_A_3,SOC_GPIO3_3,C5,5955,5855.2,24000,21000,FPGA_49_68_68,49,68,68,F2A_8387,fpga_pad_oen[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO3,SOC_GPIO3_OE,SoC GPIO[3],Y
GPIO,GPIO_A_4,SOC_GPIO4_4,C4,6085,5855.2,25000,21000,FPGA_49_68_67,49,68,67,F2A_8388,fpga_pad_oen[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO4,SOC_GPIO4_OE,SoC GPIO[4],Y
GPIO,GPIO_A_5,SOC_GPIO5_5,C7,6215,5855.2,26000,21000,FPGA_49_68_66,49,68,66,F2A_8389,fpga_pad_oen[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_rst_n,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO5,SOC_GPIO5_OE,SoC GPIO[5],Y
GPIO,GPIO_A_6,SOC_GPIO6_CONFIG_DONE_6,D8,6345,5855.2,27000,21000,FPGA_49_68_65,49,68,65,F2A_8390,fpga_pad_oen[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_DONE,CONFIG_DONE,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO6_CONFIG_DONE,SOC_GPIO6_OE,SoC GPIO[6],Y
GPIO,GPIO_A_7,SOC_GPIO7_CONFIG_ERROR_7,C6,5760,5742.6,18000,22000,FPGA_49_68_64,49,68,64,F2A_8391,fpga_pad_oen[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_ERROR,CONFIG_ERROR,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO7_CONFIG_ERROR,SOC_GPIO7_OE,SoC GPIO[7],Y
GPIO,GPIO_B_0,SOC_UART0_TX_8,F4,6345,5630,27000,22000,FPGA_49_68_63,49,68,63,F2A_8392,fpga_pad_oen[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_TX,SOC_GPIO8_OE,UART0_TX,Y
GPIO,GPIO_B_1,SOC_UART0_RX_9,F5,5760,5517.4,18000,23000,FPGA_49_68_62,49,68,62,F2A_8393,fpga_pad_oen[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_RX,SOC_GPIO9_OE,UART0_RX,Y
GPIO,GPIO_B_2,SOC_GPIO8_UART1_TX_10,E7,5890,5517.4,19000,23000,FPGA_49_68_61,49,68,61,F2A_8394,fpga_pad_oen[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_TX,Debug_0(AFReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO8_UART1_TX,SOC_GPIO10_OE,SoC GPIO[8],Y
GPIO,GPIO_B_3,SOC_GPIO9_UART1_RX_11,E6,6020,5517.4,20000,23000,FPGA_49_68_60,49,68,60,F2A_8395,fpga_pad_oen[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_RX,Debug_1(AFValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO9_UART1_RX,SOC_GPIO11_OE,SoC GPIO[9],Y
GPIO,GPIO_B_4,SOC_SPI_CS_12,E5,6150,5517.4,21000,23000,FPGA_49_68_59,49,68,59,F2A_8396,fpga_pad_oen[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_2(ATBytes),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_CS,SOC_GPIO12_OE,SPI_CS,Y
GPIO,GPIO_B_5,SOC_GPIO10_13,E4,6280,5517.4,22000,23000,FPGA_49_68_58,49,68,58,F2A_8397,fpga_pad_oen[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_3(ATData[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO10,SOC_GPIO13_OEN,SoC GPIO[10],Y
GPIO,GPIO_B_6,SOC_SPI_MOSI_14,E3,5825,5404.8,23000,23000,FPGA_49_68_57,49,68,57,F2A_8398,fpga_pad_oen[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_4(ATData[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MOSI,SOC_GPIO14_OEN,SPI_MOSI (DQ0),Y
GPIO,GPIO_B_7,SOC_SPI_MISO_15,F3,5955,5404.8,24000,23000,FPGA_49_68_56,49,68,56,F2A_8399,fpga_pad_oen[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_5(ATData[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MISO,SOC_GPIO15_OEN,SPI_MISO (DQ1),Y
GPIO,GPIO_B_8,SOC_SPI_DQ2_16,D3,6085,5404.8,25000,23000,FPGA_49_68_55,49,68,55,F2A_8304,fpga_pad_oen[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_6(ATData[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ2,SOC_GPIO16_OEN,SPI_DQ2,Y
GPIO,GPIO_B_9,SOC_SPI_DQ3_17,E2,6215,5404.8,26000,23000,FPGA_49_68_54,49,68,54,F2A_8305,fpga_pad_oen[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_7(ATData[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ3,SOC_GPIO17_OEN,SPI_DQ3,Y
GPIO,GPIO_B_10,SOC_GPIO11_18,F6,6345,5404.8,27000,23000,FPGA_49_68_53,49,68,53,F2A_8306,fpga_pad_oen[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_8(ATData[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO11,SOC_GPIO18_OEN,SoC GPIO[11],Y
GPIO,GPIO_B_11,SOC_I2C_SDA_19,F7,5760,5292.2,18000,24000,FPGA_49_68_52,49,68,52,F2A_8307,fpga_pad_oen[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,Y,,,,,,sys_clk,,,Debug_9(ATData[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,I2C_SDA,SOC_GPIO19_OEN,I2C_SDA,Y
GPIO,GPIO_B_12,SOC_GPIO12_20,F8,5890,5292.2,19000,24000,FPGA_49_68_51,49,68,51,F2A_8308,fpga_pad_oen[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_10(ATData[7]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO12,SOC_GPIO20_OEN,SoC GPIO[12] (SW0),Y
GPIO,GPIO_B_13,SOC_GPIO13_21,D2,6020,5292.2,20000,24000,FPGA_49_68_50,49,68,50,F2A_8309,fpga_pad_oen[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_11(ATData[8]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO13,SOC_GPIO21_OEN,SoC GPIO[13] (SW1),Y
GPIO,GPIO_B_14,SOC_GPIO14_22,G8,6150,5292.2,21000,24000,FPGA_49_68_49,49,68,49,F2A_8310,fpga_pad_oen[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_12(ATData[9]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO14,SOC_GPIO22_OEN,SoC GPIO[14] (SW2),Y
GPIO,GPIO_B_15,SOC_GPIO15_23,E8,6280,5292.2,22000,24000,FPGA_49_68_48,49,68,48,F2A_8311,fpga_pad_oen[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_13(ATData[10]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO15,SOC_GPIO23_OEN,SoC GPIO[15] (SW3),Y
GPIO,GPIO_C_0,SOC_GPIO16_PWM0_24,H8,5825,5179.6,23000,24000,FPGA_51_68_63,51,68,63,F2A_8312,fpga_pad_oen[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_0,Debug_14(ATData[11]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO16_PWM0,SOC_GPIO24_OEN,SoC GPIO[16],Y
GPIO,GPIO_C_1,SOC_GPIO17_PWM1_25,E1,5955,5179.6,24000,24000,FPGA_51_68_62,51,68,62,F2A_8313,fpga_pad_oen[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_1,Debug_15(ATData[12]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO17_PWM1,SOC_GPIO25_OEN,SoC GPIO[17],Y
GPIO,GPIO_C_2,SOC_GPIO18_PWM2_26,H3,6085,5179.6,25000,24000,FPGA_51_68_61,51,68,61,F2A_8314,fpga_pad_oen[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_2,Debug_16(ATData[13]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO18_PWM2,SOC_GPIO26_OEN,SoC GPIO[18],Y
GPIO,GPIO_C_3,SOC_GPIO19_PWM3_27,H4,6215,5179.6,26000,24000,FPGA_51_68_60,51,68,60,F2A_8315,fpga_pad_oen[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_3,Debug_17(ATData[14]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO19_PWM3,SOC_GPIO27_OEN,SoC GPIO[19],Y
GPIO,GPIO_C_4,SOC_GPIO20_UART0_CTS_28,G3,6345,5179.6,27000,24000,FPGA_51_68_59,51,68,59,F2A_8316,fpga_pad_oen[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_CTS,Debug_18(ATData[15]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO20_UART0_CTS,SOC_GPIO28_OEN,SoC GPIO[20],Y
GPIO,GPIO_C_5,SOC_GPIO21_UART0_RTS_29,H7,5760,5067,18000,25000,FPGA_51_68_58,51,68,58,F2A_8317,fpga_pad_oen[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_RTS,Debug_19(ATId[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO21_UART0_RTS,SOC_GPIO29_OEN,SoC GPIO[21],Y
GPIO,GPIO_C_6,SOC_GPIO22_UART1_CTS_30,G2,5890,5067,19000,25000,FPGA_51_68_57,51,68,57,F2A_8318,fpga_pad_oen[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_CTS,Debug_20(ATId[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO22_UART1_CTS,SOC_GPIO30_OEN,SoC GPIO[22],Y
GPIO,GPIO_C_7,SOC_GPIO23_UART1_RTS_31,H6,6020,5067,20000,25000,FPGA_51_68_56,51,68,56,F2A_8319,fpga_pad_oen[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_RTS,Debug_21(ATId[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO23_UART1_RTS,SOC_GPIO31_OEN,SoC GPIO[23],Y
GPIO,GPIO_C_8,SOC_GPIO24_32,H1,6150,5067,21000,25000,FPGA_51_68_55,51,68,55,F2A_8320,fpga_pad_oen[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_22(ATId[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO24,SOC_GPIO32_OEN,SoC GPIO[24],Y
GPIO,GPIO_C_9,SOC_GPIO25_33,H5,6280,5067,22000,25000,FPGA_51_68_54,51,68,54,F2A_8321,fpga_pad_oen[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_23(ATId[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO25,SOC_GPIO33_OEN,SoC GPIO[25] ,Y
GPIO,GPIO_C_10,SOC_GPIO26_34,G6,5825,4954.4,23000,25000,FPGA_51_68_53,51,68,53,F2A_8322,fpga_pad_oen[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_24(ATId[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO26,SOC_GPIO34_OEN,SoC GPIO[26],Y
GPIO,GPIO_C_11,SOC_GPIO27_35,J8,5955,4954.4,24000,25000,FPGA_51_68_52,51,68,52,F2A_8323,fpga_pad_oen[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_25(ATId[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO27,SOC_GPIO35_OEN,SoC GPIO[27],Y
GPIO,GPIO_C_12,SOC_GPIO28_36,F2,6085,4954.4,25000,25000,FPGA_51_68_51,51,68,51,F2A_8324,fpga_pad_oen[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_26(ATReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO28,SOC_GPIO36_OEN,SoC GPIO[28],Y
GPIO,GPIO_C_13,SOC_GPIO29_37,G5,6215,4954.4,26000,25000,FPGA_51_68_50,51,68,50,F2A_8325,fpga_pad_oen[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_27(ATValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO29,SOC_GPIO37_OEN,SoC GPIO[29],Y
GPIO,GPIO_C_14,SOC_GPIO30_38,F1,6345,4954.4,27000,25000,FPGA_51_68_49,51,68,49,F2A_8326,fpga_pad_oen[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO30,SOC_GPIO38_OEN,SoC GPIO[30],Y
GPIO,GPIO_C_15,SOC_GPIO31_39,H2,5760,4841.8,18000,26000,FPGA_51_68_48,51,68,48,F2A_8327,fpga_pad_oen[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO31,SOC_GPIO39_OEN,SoC GPIO[31],Y
GBe,MDIO_MDC,GBE_MDIO_MDC,D9,5890,4841.8,19000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,,1.8V-3.3V,,MDIO_MDC,GBE_MDIO_MDC,,N
GBe,MDIO_DATA,GBE_MDIO_DATA,D11,6020,4841.8,20000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,,1.8V-3.3V,,MDIO_DATA,GBE_MDIO_DATA,,N
GBe,RGMII_TXD0,GBE_TXD_0,D12,6150,4841.8,21000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TXD,GBE_TXD_0,,N
GBe,RGMII_TXD1,GBE_TXD_1,C12,6280,4841.8,22000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TXD,GBE_TXD_1,,N
GBe,RGMII_TXD2,GBE_TXD_2,B12,5825,4729.2,23000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TXD,GBE_TXD_2,,N
GBe,RGMII_TXD3,GBE_TXD_3,A12,5955,4729.2,24000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TXD,GBE_TXD_3,,N
GBe,RGMII_TX_CTL,GBE_TX_CTL,A11,6085,4729.2,25000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TX_CTL,GBE_TX_CTL,,N
GBe,RGMII_TXC,GBE_TXC,C9,6215,4729.2,26000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TXC,GBE_TXC,,N
GBe,RGMII_RXD0,GBE_RXD_0,D10,6345,4729.2,27000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,RXD,GBE_RXD_0,,N
GBe,RGMII_RXD1,GBE_RXD_1,C10,5760,4616.6,18000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,RXD,GBE_RXD_1,,N
GBe,RGMII_RXD2,GBE_RXD_2,B10,5890,4616.6,19000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,RXD,GBE_RXD_2,,N
GBe,RGMII_RXD3,GBE_RXD_3,A10,6020,4616.6,20000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,RXD,GBE_RXD_3,,N
GBe,RGMII_RX_CTL,GBE_RX_CTL,A9,6150,4616.6,21000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.9,,RX_CTL,GBE_RX_CTL,,N
GBe,RGMII_RXC,GBE_RXC,C11,6280,4616.6,22000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.10,,RXC,GBE_RXC,,N
USB,USB_DP,USB_D_P,B14,5825,4504,23000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,CNDS HM IO,Inout,1.8/2.5/3.3V,N,Differential P Port,,,D,USB_D_P,,N
USB,USB_DN,USB_D_N,A14,5955,4504,24000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,CNDS HM IO,Inout,1.8/2.5/3.3V,N,Differential N Port,,,D,USB_D_N,,N
USB,USB_VBUS,USB_VBUS,D14,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,CNDS HM IO,,1.8/2.5/3.3V,,,,,VBUS,USB_VBUS,,N
USB,USB_ID,USB_ID,E13,6085,4504,25000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,CNDS HM IO,,1.8/2.5/3.3V,,,,,ID,USB_ID,,N
USB,UBS_RTRIM,UBS_RTRIM,,6215,4504,26000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,CNDS HM IO,Output,1.8/2.5/3.3V,N,no XTAL OUT for USB,,,RTRIM,USB_RTRIM,,N
I2C CLK,I2C_SCL,BOOT_I2C_SCL,A8,6345,4504,27000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,,,,0,BOOT_I2C_SCL,,N
SPI CLK,SPI_SCLK,BOOT_SPI_SCLK,B8,5760,4504,17000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,,,,0,BOOT_SPI_SCLK,,N
GPT,GPT_RTC,BOOT_GPT_RTC,C8,5890,4504,16000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,GPT real time clock,,,0,BOOT_GPT_RTC,,N
DDR,PAD_MEM_DQS_N[0],PAD_MEM_DQS_N[0],,1600,6193,3000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR_DQS_0N,,N
DDR,PAD_MEM_DQS_N[1],PAD_MEM_DQS_N[1],,1730,6193,4000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR_DQS_1N,,N
DDR,PAD_MEM_DQS_N[2],PAD_MEM_DQS_N[2],,1860,6193,5000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR_DQS_2N,,N
DDR,PAD_MEM_DQS_N[3],PAD_MEM_DQS_N[3],,1990,6193,6000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR_DQS_3N,,N
DDR,PAD_MEM_DQS[0],PAD_MEM_DQS[0],,2120,6193,7000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR_DQS_0P,,N
DDR,PAD_MEM_DQS[1],PAD_MEM_DQS[1],,2250,6193,8000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR_DQS_1P,,N
DDR,PAD_MEM_DQS[2],PAD_MEM_DQS[2],,2380,6193,9000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR_DQS_2P,,N
DDR,PAD_MEM_DQS[3],PAD_MEM_DQS[3],,2510,6193,10000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR_DQS_3P,,N
DDR,PAD_MEM_DQ[0],DDR_DQ_0,E28,2640,6193,11000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_0,,N
DDR,PAD_MEM_DQ[1],DDR_DQ_1,D24,2770,6193,12000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_1,,N
DDR,PAD_MEM_DQ[2],DDR_DQ_2,G21,2900,6193,13000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_2,,N
DDR,PAD_MEM_DQ[3],DDR_DQ_3,D18,3030,6193,14000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_3,,N
DDR,PAD_MEM_DQ[4],DDR_DQ_4,E16,3160,6193,15000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_4,,N
DDR,PAD_MEM_DQ[5],DDR_DQ_5,F17,3290,6193,16000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_5,,N
DDR,PAD_MEM_DQ[6],DDR_DQ_6,E21,3420,6193,17000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_6,,N
DDR,PAD_MEM_DQ[7],DDR_DQ_7,D21,3550,6193,18000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_7,,N
DDR,PAD_MEM_DQ[8],DDR_DQ_8,G18,3680,6193,19000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_8,,N
DDR,PAD_MEM_DQ[9],DDR_DQ_9,E18,3810,6193,20000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_9,,N
DDR,PAD_MEM_DQ[10],DDR_DQ_10,D28,3940,6193,21000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_10,,N
DDR,PAD_MEM_DQ[11],DDR_DQ_11,E26,1665,6080.4,3000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_11,,N
DDR,PAD_MEM_DQ[12],DDR_DQ_12,E27,1795,6080.4,4000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_12,,N
DDR,PAD_MEM_DQ[13],DDR_DQ_13,D27,1925,6080.4,5000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_13,,N
DDR,PAD_MEM_DQ[14],DDR_DQ_14,G23,2055,6080.4,6000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_14,,N
DDR,PAD_MEM_DQ[15],DDR_DQ_15,F23,2185,6080.4,7000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_15,,N
DDR,PAD_MEM_DQ[16],DDR_DQ_16,E23,2315,6080.4,8000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_16,,N
DDR,PAD_MEM_DQ[17],DDR_DQ_17,E25,2445,6080.4,9000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_17,,N
DDR,PAD_MEM_DQ[18],DDR_DQ_18,D25,2575,6080.4,10000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_18,,N
DDR,PAD_MEM_DQ[19],DDR_DQ_19,E24,2705,6080.4,11000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_19,,N
DDR,PAD_MEM_DQ[20],DDR_DQ_20,G22,2835,6080.4,12000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_20,,N
DDR,PAD_MEM_DQ[21],DDR_DQ_21,F22,2965,6080.4,13000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_21,,N
DDR,PAD_MEM_DQ[22],DDR_DQ_22,E22,3095,6080.4,14000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_22,,N
DDR,PAD_MEM_DQ[23],DDR_DQ_23,D22,3225,6080.4,15000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_23,,N
DDR,PAD_MEM_DQ[24],DDR_DQ_24,F20,3355,6080.4,16000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_24,,N
DDR,PAD_MEM_DQ[25],DDR_DQ_25,E20,3485,6080.4,17000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_25,,N
DDR,PAD_MEM_DQ[26],DDR_DQ_26,G26,3615,6080.4,18000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_26,,N
DDR,PAD_MEM_DQ[27],DDR_DQ_27,F26,3745,6080.4,19000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_27,,N
DDR,PAD_MEM_DQ[28],DDR_DQ_28,E19,3875,6080.4,20000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_28,,N
DDR,PAD_MEM_DQ[29],DDR_DQ_29,D19,4005,6080.4,21000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_29,,N
DDR,PAD_MEM_DQ[30],DDR_DQ_30,D16,1600,5967.8,3000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_30,,N
DDR,PAD_MEM_DQ[31],DDR_DQ_31,E17,1730,5967.8,4000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_31,,N
DDR,PAD_MEM_DM[0],DDR_DM_0,G27,1860,5967.8,5000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DM,DDR_DM_0,,N
DDR,PAD_MEM_DM[1],DDR_DM_1,G24,1990,5967.8,6000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DM,DDR_DM_1,,N
DDR,PAD_MEM_DM[2],DDR_DM_2,G20,2120,5967.8,7000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DM,DDR_DM_2,,N
DDR,PAD_MEM_DM[3],DDR_DM_3,G17,2250,5967.8,8000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DM,DDR_DM_3,,N
DDR,PAD_MEM_CLK[0],DDR_CLK_0P,A24,2380,5967.8,9000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CLK,DDR_CLK_0P,,N
DDR,PAD_MEM_CLK[1],DDR_CLK_1P,A19,2510,5967.8,10000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CLK,DDR_CLK_1P,,N
DDR,PAD_MEM_CLK_N[0],DDR_CLK_0N,B24,2640,5967.8,11000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CLK,DDR_CLK_0N,,N
DDR,PAD_MEM_CLK_N[1],DDR_CLK_1N,B19,2770,5967.8,12000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CLK,DDR_CLK_1N,,N
DDR,PAD_MEM_CTL[0],DDR_RESET_N,C18,2900,5967.8,13000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,RESET_N,DDR_RESET_N,,N
DDR,PAD_MEM_CTL[1],DDR_ODT_0,C21,3030,5967.8,14000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ODT,DDR_ODT_0,,N
DDR,PAD_MEM_CTL[2],DDR_ODT_1,C26,3160,5967.8,15000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ODT,DDR_ODT_1,,N
DDR,PAD_MEM_CTL[3],DDR_CS_N_0,A25,3290,5967.8,16000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CS_N,DDR_CS_N_0,,N
DDR,PAD_MEM_CTL[4],DDR_CS_N_1,C25,3420,5967.8,17000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CS_N,DDR_CS_N_1,,N
DDR,PAD_MEM_CTL[5],DDR_BA_0,B25,3550,5967.8,18000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,BA,DDR_BA_0,,N
DDR,PAD_MEM_CTL[6],DDR_BA_1,B23,3680,5967.8,19000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,BA,DDR_BA_1,,N
DDR,PAD_MEM_CTL[7],DDR_CKE_0,C17,3810,5967.8,20000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CKE,DDR_CKE_0,,N
DDR,PAD_MEM_CTL[8],DDR_CKE_1,B17,3940,5967.8,21000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CKE,DDR_CKE_1,,N
DDR,PAD_MEM_CTL[9],DDR_BA_2,A16,1600,5855.2,3000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,BA_2_BG_0,DDR_BA_2_BG_0,,N
DDR,PAD_MEM_CTL[10],DDR_BG_1,A18,1730,5855.2,4000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,BG,DDR_BG_1,,N
DDR,PAD_MEM_CTL[11],DDR_ADDR_0,C22,1860,5855.2,5000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_0,,N
DDR,PAD_MEM_CTL[12],DDR_ADDR_1,B28,1990,5855.2,6000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_1,,N
DDR,PAD_MEM_CTL[13],DDR_ADDR_2,B26,2120,5855.2,7000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_2,,N
DDR,PAD_MEM_CTL[14],DDR_ADDR_3,C27,2250,5855.2,8000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_3,,N
DDR,PAD_MEM_CTL[15],DDR_ADDR_4,B27,2380,5855.2,9000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_4,,N
DDR,PAD_MEM_CTL[16],DDR_ADDR_5,A27,2510,5855.2,10000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_5,,N
DDR,PAD_MEM_CTL[17],DDR_ADDR_6,C19,2640,5855.2,11000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_6,,N
DDR,PAD_MEM_CTL[18],DDR_ADDR_7,B20,2770,5855.2,12000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_7,,N
DDR,PAD_MEM_CTL[19],DDR_ADDR_8,B18,2900,5855.2,13000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_8,,N
DDR,PAD_MEM_CTL[20],DDR_ADDR_9,B22,3030,5855.2,14000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_9,,N
DDR,PAD_MEM_CTL[21],DDR_ADDR_10,B21,3160,5855.2,15000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_10,,N
DDR,PAD_MEM_CTL[22],DDR_ADDR_11,C16,3290,5855.2,16000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_11,,N
DDR,PAD_MEM_CTL[23],DDR_ADDR_12,B16,3420,5855.2,17000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_12,,N
DDR,PAD_MEM_CTL[24],DDR_ADDR_13,C28,3550,5855.2,18000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_13,,N
DDR,PAD_MEM_CTL[25],DDR_ADDR_14,C23,3680,5855.2,19000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_14,,N
DDR,PAD_MEM_CTL[26],DDR_ADDR_15,C24,3810,5855.2,20000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_15,,N
DDR,PAD_MEM_CTL[27],DDR_WE_N_ADDR_16,C20,3940,5855.2,21000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,WE_N_ADDR,DDR_WE_N_ADDR_16,,N
DDR,PAD_MEM_CTL[28],DDR_CAS_N_ADDR_17,A22,4070,5855.2,22000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CAS_N_ADDR,DDR_CAS_N_ADDR_17,,N
DDR,PAD_MEM_CTL[29],DDR_RAS_N_ACT_N,A21,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,RAS_N_ACT_N,DDR_RAS_N_ACT_N,,N
DDR,PAD_COMP,DDR_COMP,C15,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,,,,,,COMP,DDR_COMP,,N
DDR,PAD_VREF,DDR_VREF,H16,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,,,,,,VREF,DDR_VREF,,N
AHB_3_S0,,,,,,,,FPGA_27_68_23,27,68,23,A2F_6480,fpga_ahb_s0_haddr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_15_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_22,27,68,22,A2F_6481,fpga_ahb_s0_haddr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_16_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_21,27,68,21,A2F_6482,fpga_ahb_s0_haddr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_17_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_20,27,68,20,A2F_6483,fpga_ahb_s0_haddr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_18_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_19,27,68,19,A2F_6484,fpga_ahb_s0_haddr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_19_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_18,27,68,18,A2F_6485,fpga_ahb_s0_haddr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_20_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_17,27,68,17,A2F_6486,fpga_ahb_s0_haddr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_21_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_16,27,68,16,A2F_6487,fpga_ahb_s0_haddr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_22_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_15,27,68,15,A2F_6488,fpga_ahb_s0_haddr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_23_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_14,27,68,14,A2F_6489,fpga_ahb_s0_haddr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_24_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_13,27,68,13,A2F_6490,fpga_ahb_s0_haddr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_25_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_12,27,68,12,A2F_6491,fpga_ahb_s0_haddr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_26_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_11,27,68,11,A2F_6492,fpga_ahb_s0_haddr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_27_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_10,27,68,10,A2F_6493,fpga_ahb_s0_haddr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_28_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_9,27,68,9,A2F_6494,fpga_ahb_s0_haddr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_29_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_8,27,68,8,A2F_6495,fpga_ahb_s0_haddr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_30_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_7,27,68,7,A2F_6496,fpga_ahb_s0_haddr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_31_i,,
AHB_3_S0,,,,,,,,FPGA_27_68_71,27,68,71,F2A_6504,fpga_ahb_s0_hresp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hresp_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_70,27,68,70,F2A_6505,fpga_ahb_s0_hready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hready_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_69,27,68,69,F2A_6506,fpga_ahb_s0_hrdata[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_0_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_68,27,68,68,F2A_6507,fpga_ahb_s0_hrdata[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_1_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_67,27,68,67,F2A_6508,fpga_ahb_s0_hrdata[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_2_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_66,27,68,66,F2A_6509,fpga_ahb_s0_hrdata[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_3_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_65,27,68,65,F2A_6510,fpga_ahb_s0_hrdata[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_4_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_64,27,68,64,F2A_6511,fpga_ahb_s0_hrdata[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_5_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_63,27,68,63,F2A_6512,fpga_ahb_s0_hrdata[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_6_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_62,27,68,62,F2A_6513,fpga_ahb_s0_hrdata[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_7_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_61,27,68,61,F2A_6514,fpga_ahb_s0_hrdata[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_8_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_60,27,68,60,F2A_6515,fpga_ahb_s0_hrdata[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_9_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_59,27,68,59,F2A_6516,fpga_ahb_s0_hrdata[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_10_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_58,27,68,58,F2A_6517,fpga_ahb_s0_hrdata[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_11_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_57,27,68,57,F2A_6518,fpga_ahb_s0_hrdata[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_12_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_56,27,68,56,F2A_6519,fpga_ahb_s0_hrdata[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_13_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_55,27,68,55,F2A_6520,fpga_ahb_s0_hrdata[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_14_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_54,27,68,54,F2A_6521,fpga_ahb_s0_hrdata[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_15_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_53,27,68,53,F2A_6522,fpga_ahb_s0_hrdata[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_16_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_52,27,68,52,F2A_6523,fpga_ahb_s0_hrdata[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_17_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_51,27,68,51,F2A_6524,fpga_ahb_s0_hrdata[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_18_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_50,27,68,50,F2A_6525,fpga_ahb_s0_hrdata[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_19_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_49,27,68,49,F2A_6526,fpga_ahb_s0_hrdata[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_20_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_48,27,68,48,F2A_6527,fpga_ahb_s0_hrdata[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_21_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_47,27,68,47,F2A_6528,fpga_ahb_s0_hrdata[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_22_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_46,27,68,46,F2A_6529,fpga_ahb_s0_hrdata[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_23_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_45,27,68,45,F2A_6530,fpga_ahb_s0_hrdata[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_24_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_44,27,68,44,F2A_6531,fpga_ahb_s0_hrdata[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_25_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_43,27,68,43,F2A_6532,fpga_ahb_s0_hrdata[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_26_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_42,27,68,42,F2A_6533,fpga_ahb_s0_hrdata[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_27_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_41,27,68,41,F2A_6534,fpga_ahb_s0_hrdata[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_28_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_40,27,68,40,F2A_6535,fpga_ahb_s0_hrdata[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_29_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_39,27,68,39,F2A_6536,fpga_ahb_s0_hrdata[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_30_o,,
AHB_3_S0,,,,,,,,FPGA_27_68_38,27,68,38,F2A_6537,fpga_ahb_s0_hrdata[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_31_o,,
AHB_3_S0,,,,,,,,FPGA_25_68_23,25,68,23,A2F_6552,fpga_ahb_s0_hburst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hburst_1_i,,
AHB_3_S0,,,,,,,,FPGA_25_68_22,25,68,22,A2F_6553,fpga_ahb_s0_hburst[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hburst_2_i,,
AHB_3_S0,,,,,,,,FPGA_25_68_21,25,68,21,A2F_6554,fpga_ahb_s0_haddr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_0_i,,
AHB_3_S0,,,,,,,,FPGA_25_68_20,25,68,20,A2F_6555,fpga_ahb_s0_haddr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_1_i,,
AHB_3_S0,,,,,,,,FPGA_25_68_19,25,68,19,A2F_6556,fpga_ahb_s0_haddr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_2_i,,
AHB_3_S0,,,,,,,,FPGA_25_68_18,25,68,18,A2F_6557,fpga_ahb_s0_haddr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_3_i,,
AHB_3_S0,,,,,,,,FPGA_25_68_17,25,68,17,A2F_6558,fpga_ahb_s0_haddr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_4_i,,
AHB_3_S0,,,,,,,,FPGA_25_68_16,25,68,16,A2F_6559,fpga_ahb_s0_haddr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_5_i,,
AHB_3_S0,,,,,,,,FPGA_25_68_15,25,68,15,A2F_6560,fpga_ahb_s0_haddr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_6_i,,
AHB_3_S0,,,,,,,,FPGA_25_68_14,25,68,14,A2F_6561,fpga_ahb_s0_haddr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_7_i,,
AHB_3_S0,,,,,,,,FPGA_25_68_13,25,68,13,A2F_6562,fpga_ahb_s0_haddr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_8_i,,
AHB_3_S0,,,,,,,,FPGA_25_68_12,25,68,12,A2F_6563,fpga_ahb_s0_haddr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_9_i,,
AHB_3_S0,,,,,,,,FPGA_25_68_11,25,68,11,A2F_6564,fpga_ahb_s0_haddr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_10_i,,
AHB_3_S0,,,,,,,,FPGA_25_68_10,25,68,10,A2F_6565,fpga_ahb_s0_haddr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_11_i,,
AHB_3_S0,,,,,,,,FPGA_25_68_9,25,68,9,A2F_6566,fpga_ahb_s0_haddr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_12_i,,
AHB_3_S0,,,,,,,,FPGA_25_68_8,25,68,8,A2F_6567,fpga_ahb_s0_haddr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_13_i,,
AHB_3_S0,,,,,,,,FPGA_25_68_7,25,68,7,A2F_6568,fpga_ahb_s0_haddr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_14_i,,
AXI_4_M0,,,,,,,,FPGA_25_68_71,25,68,71,F2A_6576,fpga_axi_m0_ar_burst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arburst_0_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_70,25,68,70,F2A_6577,fpga_axi_m0_ar_burst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arburst_1_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_69,25,68,69,F2A_6578,fpga_axi_m0_ar_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_0_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_68,25,68,68,F2A_6579,fpga_axi_m0_ar_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_1_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_67,25,68,67,F2A_6580,fpga_axi_m0_ar_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_2_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_66,25,68,66,F2A_6581,fpga_axi_m0_ar_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_3_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_65,25,68,65,F2A_6582,fpga_axi_m0_ar_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_4_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_64,25,68,64,F2A_6583,fpga_axi_m0_ar_addr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_5_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_63,25,68,63,F2A_6584,fpga_axi_m0_ar_addr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_6_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_62,25,68,62,F2A_6585,fpga_axi_m0_ar_addr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_7_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_61,25,68,61,F2A_6586,fpga_axi_m0_ar_addr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_8_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_60,25,68,60,F2A_6587,fpga_axi_m0_ar_addr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_9_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_59,25,68,59,F2A_6588,fpga_axi_m0_ar_addr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_10_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_58,25,68,58,F2A_6589,fpga_axi_m0_ar_addr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_11_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_57,25,68,57,F2A_6590,fpga_axi_m0_ar_addr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_12_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_56,25,68,56,F2A_6591,fpga_axi_m0_ar_addr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_13_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_55,25,68,55,F2A_6592,fpga_axi_m0_ar_addr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_14_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_54,25,68,54,F2A_6593,fpga_axi_m0_ar_addr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_15_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_53,25,68,53,F2A_6594,fpga_axi_m0_ar_addr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_16_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_52,25,68,52,F2A_6595,fpga_axi_m0_ar_addr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_17_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_51,25,68,51,F2A_6596,fpga_axi_m0_ar_addr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_18_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_50,25,68,50,F2A_6597,fpga_axi_m0_ar_addr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_19_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_49,25,68,49,F2A_6598,fpga_axi_m0_ar_addr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_20_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_48,25,68,48,F2A_6599,fpga_axi_m0_ar_addr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_21_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_47,25,68,47,F2A_6600,fpga_axi_m0_ar_addr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_22_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_46,25,68,46,F2A_6601,fpga_axi_m0_ar_addr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_23_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_45,25,68,45,F2A_6602,fpga_axi_m0_ar_addr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_24_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_44,25,68,44,F2A_6603,fpga_axi_m0_ar_addr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_25_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_43,25,68,43,F2A_6604,fpga_axi_m0_ar_addr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_26_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_42,25,68,42,F2A_6605,fpga_axi_m0_ar_addr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_27_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_41,25,68,41,F2A_6606,fpga_axi_m0_ar_addr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_28_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_40,25,68,40,F2A_6607,fpga_axi_m0_ar_addr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_29_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_39,25,68,39,F2A_6608,fpga_axi_m0_ar_addr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_30_o,,
AXI_4_M0,,,,,,,,FPGA_25_68_38,25,68,38,F2A_6609,fpga_axi_m0_ar_addr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_31_o,,
AHB_3_S0,,,,,,,,FPGA_26_68_23,26,68,23,A2F_6624,fpga_ahb_s0_hwbe[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwbe_0_i,,
AHB_3_S0,,,,,,,,FPGA_26_68_22,26,68,22,A2F_6625,fpga_ahb_s0_hwbe[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwbe_1_i,,
AHB_3_S0,,,,,,,,FPGA_26_68_21,26,68,21,A2F_6626,fpga_ahb_s0_hwbe[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwbe_2_i,,
AHB_3_S0,,,,,,,,FPGA_26_68_20,26,68,20,A2F_6627,fpga_ahb_s0_hwbe[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwbe_3_i,,
AHB_3_S0,,,,,,,,FPGA_26_68_19,26,68,19,A2F_6628,fpga_ahb_s0_htrans[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_htrans_0_i,,
AHB_3_S0,,,,,,,,FPGA_26_68_18,26,68,18,A2F_6629,fpga_ahb_s0_htrans[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_htrans_1_i,,
AHB_3_S0,,,,,,,,FPGA_26_68_17,26,68,17,A2F_6630,fpga_ahb_s0_hsize[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hsize_0_i,,
AHB_3_S0,,,,,,,,FPGA_26_68_16,26,68,16,A2F_6631,fpga_ahb_s0_hsize[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hsize_1_i,,
AHB_3_S0,,,,,,,,FPGA_26_68_15,26,68,15,A2F_6632,fpga_ahb_s0_hsize[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hsize_2_i,,
AHB_3_S0,,,,,,,,FPGA_26_68_14,26,68,14,A2F_6633,fpga_ahb_s0_hsel,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hsel_i,,
AHB_3_S0,,,,,,,,FPGA_26_68_13,26,68,13,A2F_6634,fpga_ahb_s0_hprot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hprot_0_i,,
AHB_3_S0,,,,,,,,FPGA_26_68_12,26,68,12,A2F_6635,fpga_ahb_s0_hprot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hprot_1_i,,
AHB_3_S0,,,,,,,,FPGA_26_68_11,26,68,11,A2F_6636,fpga_ahb_s0_hprot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hprot_2_i,,
AHB_3_S0,,,,,,,,FPGA_26_68_10,26,68,10,A2F_6637,fpga_ahb_s0_hprot[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hprot_3_i,,
AHB_3_S0,,,,,,,,FPGA_26_68_9,26,68,9,A2F_6638,fpga_ahb_s0_hmastlock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hmastlock_i,,
AHB_3_S0,,,,,,,,FPGA_26_68_8,26,68,8,A2F_6639,fpga_ahb_s0_hburst,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hburst_i,,
AHB_3_S0,,,,,,,,FPGA_26_68_7,26,68,7,A2F_6640,rst_n_fpga_s,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hresetn_i,,
AXI_4_M0,,,,,,,,FPGA_26_68_71,26,68,71,F2A_6648,fpga_axi_m0_aw_addr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_17_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_70,26,68,70,F2A_6649,fpga_axi_m0_aw_addr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_18_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_69,26,68,69,F2A_6650,fpga_axi_m0_aw_addr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_19_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_68,26,68,68,F2A_6651,fpga_axi_m0_aw_addr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_20_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_67,26,68,67,F2A_6652,fpga_axi_m0_aw_addr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_21_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_66,26,68,66,F2A_6653,fpga_axi_m0_aw_addr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_22_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_65,26,68,65,F2A_6654,fpga_axi_m0_aw_addr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_23_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_64,26,68,64,F2A_6655,fpga_axi_m0_aw_addr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_24_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_63,26,68,63,F2A_6656,fpga_axi_m0_aw_addr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_25_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_62,26,68,62,F2A_6657,fpga_axi_m0_aw_addr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_26_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_61,26,68,61,F2A_6658,fpga_axi_m0_aw_addr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_27_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_60,26,68,60,F2A_6659,fpga_axi_m0_aw_addr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_28_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_59,26,68,59,F2A_6660,fpga_axi_m0_aw_addr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_29_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_58,26,68,58,F2A_6661,fpga_axi_m0_aw_addr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_30_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_57,26,68,57,F2A_6662,fpga_axi_m0_aw_addr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_31_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_56,26,68,56,F2A_6663,fpga_axi_m0_ar_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arvalid_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_55,26,68,55,F2A_6664,fpga_axi_m0_ar_size[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arsize_0_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_54,26,68,54,F2A_6665,fpga_axi_m0_ar_size[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arsize_1_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_53,26,68,53,F2A_6666,fpga_axi_m0_ar_size[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arsize_2_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_52,26,68,52,F2A_6667,fpga_axi_m0_ar_prot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arprot_0_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_51,26,68,51,F2A_6668,fpga_axi_m0_ar_prot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arprot_1_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_50,26,68,50,F2A_6669,fpga_axi_m0_ar_prot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arprot_2_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_49,26,68,49,F2A_6670,fpga_axi_m0_ar_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arlock_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_48,26,68,48,F2A_6671,fpga_axi_m0_ar_len[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arlen_0_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_47,26,68,47,F2A_6672,fpga_axi_m0_ar_len[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arlen_1_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_46,26,68,46,F2A_6673,fpga_axi_m0_ar_len[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arlen_2_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_45,26,68,45,F2A_6674,fpga_axi_m0_ar_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arid_0_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_44,26,68,44,F2A_6675,fpga_axi_m0_ar_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arid_1_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_43,26,68,43,F2A_6676,fpga_axi_m0_ar_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arid_2_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_42,26,68,42,F2A_6677,fpga_axi_m0_ar_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arid_3_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_41,26,68,41,F2A_6678,fpga_axi_m0_ar_cache[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arcache_0_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_40,26,68,40,F2A_6679,fpga_axi_m0_ar_cache[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arcache_1_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_39,26,68,39,F2A_6680,fpga_axi_m0_ar_cache[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arcache_2_o,,
AXI_4_M0,,,,,,,,FPGA_26_68_38,26,68,38,F2A_6681,fpga_axi_m0_ar_cache[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arcache_3_o,,
AHB_3_S0,,,,,,,,FPGA_24_68_23,24,68,23,A2F_6768,fpga_ahb_s0_hwdata[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_15_i,,
AHB_3_S0,,,,,,,,FPGA_24_68_22,24,68,22,A2F_6769,fpga_ahb_s0_hwdata[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_16_i,,
AHB_3_S0,,,,,,,,FPGA_24_68_21,24,68,21,A2F_6770,fpga_ahb_s0_hwdata[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_17_i,,
AHB_3_S0,,,,,,,,FPGA_24_68_20,24,68,20,A2F_6771,fpga_ahb_s0_hwdata[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_18_i,,
AHB_3_S0,,,,,,,,FPGA_24_68_19,24,68,19,A2F_6772,fpga_ahb_s0_hwdata[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_19_i,,
AHB_3_S0,,,,,,,,FPGA_24_68_18,24,68,18,A2F_6773,fpga_ahb_s0_hwdata[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_20_i,,
AHB_3_S0,,,,,,,,FPGA_24_68_17,24,68,17,A2F_6774,fpga_ahb_s0_hwdata[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_21_i,,
AHB_3_S0,,,,,,,,FPGA_24_68_16,24,68,16,A2F_6775,fpga_ahb_s0_hwdata[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_22_i,,
AHB_3_S0,,,,,,,,FPGA_24_68_15,24,68,15,A2F_6776,fpga_ahb_s0_hwdata[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_23_i,,
AHB_3_S0,,,,,,,,FPGA_24_68_14,24,68,14,A2F_6777,fpga_ahb_s0_hwdata[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_24_i,,
AHB_3_S0,,,,,,,,FPGA_24_68_13,24,68,13,A2F_6778,fpga_ahb_s0_hwdata[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_25_i,,
AHB_3_S0,,,,,,,,FPGA_24_68_12,24,68,12,A2F_6779,fpga_ahb_s0_hwdata[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_26_i,,
AHB_3_S0,,,,,,,,FPGA_24_68_11,24,68,11,A2F_6780,fpga_ahb_s0_hwdata[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_27_i,,
AHB_3_S0,,,,,,,,FPGA_24_68_10,24,68,10,A2F_6781,fpga_ahb_s0_hwdata[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_28_i,,
AHB_3_S0,,,,,,,,FPGA_24_68_9,24,68,9,A2F_6782,fpga_ahb_s0_hwdata[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_29_i,,
AHB_3_S0,,,,,,,,FPGA_24_68_8,24,68,8,A2F_6783,fpga_ahb_s0_hwdata[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_30_i,,
AHB_3_S0,,,,,,,,FPGA_24_68_7,24,68,7,A2F_6784,fpga_ahb_s0_hwdata[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_31_i,,
AXI_4_M0,,,,,,,,FPGA_24_68_71,24,68,71,F2A_6792,fpga_axi_m0_aw_prot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awprot_0_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_70,24,68,70,F2A_6793,fpga_axi_m0_aw_prot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awprot_1_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_69,24,68,69,F2A_6794,fpga_axi_m0_aw_prot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awprot_2_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_68,24,68,68,F2A_6795,fpga_axi_m0_aw_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awlock_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_67,24,68,67,F2A_6796,fpga_axi_m0_aw_len[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awlen_0_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_66,24,68,66,F2A_6797,fpga_axi_m0_aw_len[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awlen_1_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_65,24,68,65,F2A_6798,fpga_axi_m0_aw_len[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awlen_2_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_64,24,68,64,F2A_6799,fpga_axi_m0_aw_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awid_0_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_63,24,68,63,F2A_6800,fpga_axi_m0_aw_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awid_1_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_62,24,68,62,F2A_6801,fpga_axi_m0_aw_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awid_2_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_61,24,68,61,F2A_6802,fpga_axi_m0_aw_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awid_3_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_60,24,68,60,F2A_6803,fpga_axi_m0_aw_cache[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awcache_0_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_59,24,68,59,F2A_6804,fpga_axi_m0_aw_cache[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awcache_1_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_58,24,68,58,F2A_6805,fpga_axi_m0_aw_cache[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awcache_2_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_57,24,68,57,F2A_6806,fpga_axi_m0_aw_cache[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awcache_3_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_56,24,68,56,F2A_6807,fpga_axi_m0_aw_burst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awburst_0_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_55,24,68,55,F2A_6808,fpga_axi_m0_aw_burst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awburst_1_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_54,24,68,54,F2A_6809,fpga_axi_m0_aw_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_0_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_53,24,68,53,F2A_6810,fpga_axi_m0_aw_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_1_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_52,24,68,52,F2A_6811,fpga_axi_m0_aw_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_2_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_51,24,68,51,F2A_6812,fpga_axi_m0_aw_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_3_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_50,24,68,50,F2A_6813,fpga_axi_m0_aw_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_4_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_49,24,68,49,F2A_6814,fpga_axi_m0_aw_addr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_5_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_48,24,68,48,F2A_6815,fpga_axi_m0_aw_addr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_6_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_47,24,68,47,F2A_6816,fpga_axi_m0_aw_addr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_7_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_46,24,68,46,F2A_6817,fpga_axi_m0_aw_addr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_8_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_45,24,68,45,F2A_6818,fpga_axi_m0_aw_addr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_9_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_44,24,68,44,F2A_6819,fpga_axi_m0_aw_addr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_10_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_43,24,68,43,F2A_6820,fpga_axi_m0_aw_addr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_11_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_42,24,68,42,F2A_6821,fpga_axi_m0_aw_addr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_12_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_41,24,68,41,F2A_6822,fpga_axi_m0_aw_addr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_13_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_40,24,68,40,F2A_6823,fpga_axi_m0_aw_addr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_14_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_39,24,68,39,F2A_6824,fpga_axi_m0_aw_addr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_15_o,,
AXI_4_M0,,,,,,,,FPGA_24_68_38,24,68,38,F2A_6825,fpga_axi_m0_aw_addr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_16_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_23,29,68,23,A2F_6840,fpga_axi_m0_ar_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arready_i,,
AHB_3_S0,,,,,,,,FPGA_29_68_22,29,68,22,A2F_6841,fpga_ahb_s0_hwrite,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwrite_i,,
AHB_3_S0,,,,,,,,FPGA_29_68_21,29,68,21,A2F_6842,fpga_ahb_s0_hwdata[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_0_i,,
AHB_3_S0,,,,,,,,FPGA_29_68_20,29,68,20,A2F_6843,fpga_ahb_s0_hwdata[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_1_i,,
AHB_3_S0,,,,,,,,FPGA_29_68_19,29,68,19,A2F_6844,fpga_ahb_s0_hwdata[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_2_i,,
AHB_3_S0,,,,,,,,FPGA_29_68_18,29,68,18,A2F_6845,fpga_ahb_s0_hwdata[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_3_i,,
AHB_3_S0,,,,,,,,FPGA_29_68_17,29,68,17,A2F_6846,fpga_ahb_s0_hwdata[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_4_i,,
AHB_3_S0,,,,,,,,FPGA_29_68_16,29,68,16,A2F_6847,fpga_ahb_s0_hwdata[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_5_i,,
AHB_3_S0,,,,,,,,FPGA_29_68_15,29,68,15,A2F_6848,fpga_ahb_s0_hwdata[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_6_i,,
AHB_3_S0,,,,,,,,FPGA_29_68_14,29,68,14,A2F_6849,fpga_ahb_s0_hwdata[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_7_i,,
AHB_3_S0,,,,,,,,FPGA_29_68_13,29,68,13,A2F_6850,fpga_ahb_s0_hwdata[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_8_i,,
AHB_3_S0,,,,,,,,FPGA_29_68_12,29,68,12,A2F_6851,fpga_ahb_s0_hwdata[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_9_i,,
AHB_3_S0,,,,,,,,FPGA_29_68_11,29,68,11,A2F_6852,fpga_ahb_s0_hwdata[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_10_i,,
AHB_3_S0,,,,,,,,FPGA_29_68_10,29,68,10,A2F_6853,fpga_ahb_s0_hwdata[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_11_i,,
AHB_3_S0,,,,,,,,FPGA_29_68_9,29,68,9,A2F_6854,fpga_ahb_s0_hwdata[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_12_i,,
AHB_3_S0,,,,,,,,FPGA_29_68_8,29,68,8,A2F_6855,fpga_ahb_s0_hwdata[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_13_i,,
AHB_3_S0,,,,,,,,FPGA_29_68_7,29,68,7,A2F_6856,fpga_ahb_s0_hwdata[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_14_i,,
AXI_4_M0,,,,,,,,FPGA_29_68_71,29,68,71,F2A_6864,fpga_axi_m0_w_data[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_32_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_70,29,68,70,F2A_6865,fpga_axi_m0_w_data[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_33_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_69,29,68,69,F2A_6866,fpga_axi_m0_w_data[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_34_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_68,29,68,68,F2A_6867,fpga_axi_m0_w_data[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_35_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_67,29,68,67,F2A_6868,fpga_axi_m0_w_data[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_36_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_66,29,68,66,F2A_6869,fpga_axi_m0_w_data[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_37_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_65,29,68,65,F2A_6870,fpga_axi_m0_w_data[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_38_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_64,29,68,64,F2A_6871,fpga_axi_m0_w_data[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_39_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_63,29,68,63,F2A_6872,fpga_axi_m0_w_data[40],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_40_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_62,29,68,62,F2A_6873,fpga_axi_m0_w_data[41],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_41_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_61,29,68,61,F2A_6874,fpga_axi_m0_w_data[42],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_42_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_60,29,68,60,F2A_6875,fpga_axi_m0_w_data[43],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_43_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_59,29,68,59,F2A_6876,fpga_axi_m0_w_data[44],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_44_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_58,29,68,58,F2A_6877,fpga_axi_m0_w_data[45],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_45_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_57,29,68,57,F2A_6878,fpga_axi_m0_w_data[46],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_46_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_56,29,68,56,F2A_6879,fpga_axi_m0_w_data[47],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_47_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_55,29,68,55,F2A_6880,fpga_axi_m0_w_data[48],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_48_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_54,29,68,54,F2A_6881,fpga_axi_m0_w_data[49],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_49_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_53,29,68,53,F2A_6882,fpga_axi_m0_w_data[50],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_50_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_52,29,68,52,F2A_6883,fpga_axi_m0_w_data[51],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_51_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_51,29,68,51,F2A_6884,fpga_axi_m0_w_data[52],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_52_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_50,29,68,50,F2A_6885,fpga_axi_m0_w_data[53],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_53_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_49,29,68,49,F2A_6886,fpga_axi_m0_w_data[54],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_54_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_48,29,68,48,F2A_6887,fpga_axi_m0_w_data[55],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_55_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_47,29,68,47,F2A_6888,fpga_axi_m0_w_data[56],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_56_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_46,29,68,46,F2A_6889,fpga_axi_m0_w_data[57],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_57_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_45,29,68,45,F2A_6890,fpga_axi_m0_w_data[58],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_58_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_44,29,68,44,F2A_6891,fpga_axi_m0_w_data[59],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_59_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_43,29,68,43,F2A_6892,fpga_axi_m0_w_data[60],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_60_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_42,29,68,42,F2A_6893,fpga_axi_m0_w_data[61],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_61_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_41,29,68,41,F2A_6894,fpga_axi_m0_w_data[62],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_62_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_40,29,68,40,F2A_6895,fpga_axi_m0_w_data[63],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_63_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_39,29,68,39,F2A_6896,fpga_axi_m0_r_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rready_o,,
AXI_4_M0,,,,,,,,FPGA_29_68_38,29,68,38,F2A_6897,fpga_axi_m0_b_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_bready_o,,
AXI_4_M1,,,,,,,,FPGA_30_68_22,30,68,22,A2F_6913,fpga_axi_m1_aw_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awready_i,,
AXI_4_M1,,,,,,,,FPGA_30_68_21,30,68,21,A2F_6914,fpga_axi_m1_ar_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arready_i,,
AXI_4_M0,,,,,,,,FPGA_30_68_20,30,68,20,A2F_6915,fpga_axi_m0_w_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wready_i,,
AXI_4_M0,,,,,,,,FPGA_30_68_19,30,68,19,A2F_6916,fpga_axi_m0_r_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rvalid_i,,
AXI_4_M0,,,,,,,,FPGA_30_68_18,30,68,18,A2F_6917,fpga_axi_m0_r_resp[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rresp_0_i,,
AXI_4_M0,,,,,,,,FPGA_30_68_17,30,68,17,A2F_6918,fpga_axi_m0_r_resp[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rresp_1_i,,
AXI_4_M0,,,,,,,,FPGA_30_68_16,30,68,16,A2F_6919,fpga_axi_m0_r_last,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rlast_i,,
AXI_4_M0,,,,,,,,FPGA_30_68_15,30,68,15,A2F_6920,fpga_axi_m0_b_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_bvalid_i,,
AXI_4_M0,,,,,,,,FPGA_30_68_14,30,68,14,A2F_6921,fpga_axi_m0_b_resp[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_bresp_0_i,,
AXI_4_M0,,,,,,,,FPGA_30_68_13,30,68,13,A2F_6922,fpga_axi_m0_b_resp[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_bresp_1_i,,
AXI_4_M0,,,,,,,,FPGA_30_68_12,30,68,12,A2F_6923,fpga_axi_m0_b_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_bid_0_i,,
AXI_4_M0,,,,,,,,FPGA_30_68_11,30,68,11,A2F_6924,fpga_axi_m0_b_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_bid_1_i,,
AXI_4_M0,,,,,,,,FPGA_30_68_10,30,68,10,A2F_6925,fpga_axi_m0_b_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_bid_2_i,,
AXI_4_M0,,,,,,,,FPGA_30_68_9,30,68,9,A2F_6926,fpga_axi_m0_b_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_bid_3_i,,
AXI_4_M0,,,,,,,,FPGA_30_68_8,30,68,8,A2F_6927,fpga_axi_m0_aw_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awready_i,,
AXI_4_M0,,,,,,,,FPGA_30_68_7,30,68,7,A2F_6928,rst_n_fpga0,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_aresetn_i,,
AXI_4_M0,,,,,,,,FPGA_30_68_69,30,68,69,F2A_6938,fpga_axi_m0_w_data[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_0_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_68,30,68,68,F2A_6939,fpga_axi_m0_w_data[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_1_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_67,30,68,67,F2A_6940,fpga_axi_m0_w_data[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_2_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_66,30,68,66,F2A_6941,fpga_axi_m0_w_data[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_3_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_65,30,68,65,F2A_6942,fpga_axi_m0_w_data[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_4_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_64,30,68,64,F2A_6943,fpga_axi_m0_w_data[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_5_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_63,30,68,63,F2A_6944,fpga_axi_m0_w_data[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_6_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_62,30,68,62,F2A_6945,fpga_axi_m0_w_data[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_7_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_61,30,68,61,F2A_6946,fpga_axi_m0_w_data[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_8_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_60,30,68,60,F2A_6947,fpga_axi_m0_w_data[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_9_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_59,30,68,59,F2A_6948,fpga_axi_m0_w_data[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_10_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_58,30,68,58,F2A_6949,fpga_axi_m0_w_data[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_11_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_57,30,68,57,F2A_6950,fpga_axi_m0_w_data[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_12_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_56,30,68,56,F2A_6951,fpga_axi_m0_w_data[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_13_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_55,30,68,55,F2A_6952,fpga_axi_m0_w_data[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_14_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_54,30,68,54,F2A_6953,fpga_axi_m0_w_data[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_15_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_53,30,68,53,F2A_6954,fpga_axi_m0_w_data[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_16_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_52,30,68,52,F2A_6955,fpga_axi_m0_w_data[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_17_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_51,30,68,51,F2A_6956,fpga_axi_m0_w_data[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_18_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_50,30,68,50,F2A_6957,fpga_axi_m0_w_data[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_19_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_49,30,68,49,F2A_6958,fpga_axi_m0_w_data[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_20_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_48,30,68,48,F2A_6959,fpga_axi_m0_w_data[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_21_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_47,30,68,47,F2A_6960,fpga_axi_m0_w_data[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_22_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_46,30,68,46,F2A_6961,fpga_axi_m0_w_data[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_23_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_45,30,68,45,F2A_6962,fpga_axi_m0_w_data[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_24_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_44,30,68,44,F2A_6963,fpga_axi_m0_w_data[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_25_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_43,30,68,43,F2A_6964,fpga_axi_m0_w_data[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_26_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_42,30,68,42,F2A_6965,fpga_axi_m0_w_data[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_27_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_41,30,68,41,F2A_6966,fpga_axi_m0_w_data[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_28_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_40,30,68,40,F2A_6967,fpga_axi_m0_w_data[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_29_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_39,30,68,39,F2A_6968,fpga_axi_m0_w_data[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_30_o,,
AXI_4_M0,,,,,,,,FPGA_30_68_38,30,68,38,F2A_6969,fpga_axi_m0_w_data[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_31_o,,
AXI_4_M0,,,,,,,,FPGA_33_68_23,33,68,23,A2F_7056,fpga_axi_m0_r_data[47],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_47_i,,
AXI_4_M0,,,,,,,,FPGA_33_68_22,33,68,22,A2F_7057,fpga_axi_m0_r_data[48],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_48_i,,
AXI_4_M0,,,,,,,,FPGA_33_68_21,33,68,21,A2F_7058,fpga_axi_m0_r_data[49],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_49_i,,
AXI_4_M0,,,,,,,,FPGA_33_68_20,33,68,20,A2F_7059,fpga_axi_m0_r_data[50],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_50_i,,
AXI_4_M0,,,,,,,,FPGA_33_68_19,33,68,19,A2F_7060,fpga_axi_m0_r_data[51],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_51_i,,
AXI_4_M0,,,,,,,,FPGA_33_68_18,33,68,18,A2F_7061,fpga_axi_m0_r_data[52],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_52_i,,
AXI_4_M0,,,,,,,,FPGA_33_68_17,33,68,17,A2F_7062,fpga_axi_m0_r_data[53],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_53_i,,
AXI_4_M0,,,,,,,,FPGA_33_68_16,33,68,16,A2F_7063,fpga_axi_m0_r_data[54],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_54_i,,
AXI_4_M0,,,,,,,,FPGA_33_68_15,33,68,15,A2F_7064,fpga_axi_m0_r_data[55],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_55_i,,
AXI_4_M0,,,,,,,,FPGA_33_68_14,33,68,14,A2F_7065,fpga_axi_m0_r_data[56],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_56_i,,
AXI_4_M0,,,,,,,,FPGA_33_68_13,33,68,13,A2F_7066,fpga_axi_m0_r_data[57],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_57_i,,
AXI_4_M0,,,,,,,,FPGA_33_68_12,33,68,12,A2F_7067,fpga_axi_m0_r_data[58],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_58_i,,
AXI_4_M0,,,,,,,,FPGA_33_68_11,33,68,11,A2F_7068,fpga_axi_m0_r_data[59],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_59_i,,
AXI_4_M0,,,,,,,,FPGA_33_68_10,33,68,10,A2F_7069,fpga_axi_m0_r_data[60],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_60_i,,
AXI_4_M0,,,,,,,,FPGA_33_68_9,33,68,9,A2F_7070,fpga_axi_m0_r_data[61],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_61_i,,
AXI_4_M0,,,,,,,,FPGA_33_68_8,33,68,8,A2F_7071,fpga_axi_m0_r_data[62],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_62_i,,
AXI_4_M0,,,,,,,,FPGA_33_68_7,33,68,7,A2F_7072,fpga_axi_m0_r_data[63],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_63_i,,
AXI_4_M1,,,,,,,,FPGA_32_68_71,32,68,71,F2A_7080,fpga_axi_m1_ar_addr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_12_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_70,32,68,70,F2A_7081,fpga_axi_m1_ar_addr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_13_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_69,32,68,69,F2A_7082,fpga_axi_m1_ar_addr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_14_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_68,32,68,68,F2A_7083,fpga_axi_m1_ar_addr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_15_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_67,32,68,67,F2A_7084,fpga_axi_m1_ar_addr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_16_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_66,32,68,66,F2A_7085,fpga_axi_m1_ar_addr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_17_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_65,32,68,65,F2A_7086,fpga_axi_m1_ar_addr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_18_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_64,32,68,64,F2A_7087,fpga_axi_m1_ar_addr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_19_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_63,32,68,63,F2A_7088,fpga_axi_m1_ar_addr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_20_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_62,32,68,62,F2A_7089,fpga_axi_m1_ar_addr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_21_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_61,32,68,61,F2A_7090,fpga_axi_m1_ar_addr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_22_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_60,32,68,60,F2A_7091,fpga_axi_m1_ar_addr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_23_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_59,32,68,59,F2A_7092,fpga_axi_m1_ar_addr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_24_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_58,32,68,58,F2A_7093,fpga_axi_m1_ar_addr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_25_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_57,32,68,57,F2A_7094,fpga_axi_m1_ar_addr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_26_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_56,32,68,56,F2A_7095,fpga_axi_m1_ar_addr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_27_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_55,32,68,55,F2A_7096,fpga_axi_m1_ar_addr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_28_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_54,32,68,54,F2A_7097,fpga_axi_m1_ar_addr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_29_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_53,32,68,53,F2A_7098,fpga_axi_m1_ar_addr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_30_o,,
AXI_4_M1,,,,,,,,FPGA_32_68_52,32,68,52,F2A_7099,fpga_axi_m1_ar_addr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_31_o,,
AXI_4_M0,,,,,,,,FPGA_32_68_51,32,68,51,F2A_7100,fpga_axi_m0_w_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wvalid_o,,
AXI_4_M0,,,,,,,,FPGA_32_68_50,32,68,50,F2A_7101,fpga_axi_m0_w_strb[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wstrb_0_o,,
AXI_4_M0,,,,,,,,FPGA_32_68_49,32,68,49,F2A_7102,fpga_axi_m0_w_strb[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wstrb_1_o,,
AXI_4_M0,,,,,,,,FPGA_32_68_48,32,68,48,F2A_7103,fpga_axi_m0_w_strb[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wstrb_2_o,,
AXI_4_M0,,,,,,,,FPGA_32_68_47,32,68,47,F2A_7104,fpga_axi_m0_w_strb[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wstrb_3_o,,
AXI_4_M0,,,,,,,,FPGA_32_68_46,32,68,46,F2A_7105,fpga_axi_m0_w_strb[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wstrb_4_o,,
AXI_4_M0,,,,,,,,FPGA_32_68_45,32,68,45,F2A_7106,fpga_axi_m0_w_strb[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wstrb_5_o,,
AXI_4_M0,,,,,,,,FPGA_32_68_44,32,68,44,F2A_7107,fpga_axi_m0_w_strb[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wstrb_6_o,,
AXI_4_M0,,,,,,,,FPGA_32_68_43,32,68,43,F2A_7108,fpga_axi_m0_w_strb[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wstrb_7_o,,
AXI_4_M0,,,,,,,,FPGA_32_68_42,32,68,42,F2A_7109,fpga_axi_m0_w_last,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wlast_o,,
AXI_4_M0,,,,,,,,FPGA_32_68_41,32,68,41,F2A_7110,fpga_axi_m0_aw_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awvalid_o,,
AXI_4_M0,,,,,,,,FPGA_32_68_40,32,68,40,F2A_7111,fpga_axi_m0_aw_size[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awsize_0_o,,
AXI_4_M0,,,,,,,,FPGA_32_68_39,32,68,39,F2A_7112,fpga_axi_m0_aw_size[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awsize_1_o,,
AXI_4_M0,,,,,,,,FPGA_32_68_38,32,68,38,F2A_7113,fpga_axi_m0_aw_size[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awsize_2_o,,
AXI_4_M0,,,,,,,,FPGA_32_68_23,32,68,23,A2F_7128,fpga_axi_m0_r_data[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_30_i,,
AXI_4_M0,,,,,,,,FPGA_32_68_22,32,68,22,A2F_7129,fpga_axi_m0_r_data[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_31_i,,
AXI_4_M0,,,,,,,,FPGA_32_68_21,32,68,21,A2F_7130,fpga_axi_m0_r_data[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_32_i,,
AXI_4_M0,,,,,,,,FPGA_32_68_20,32,68,20,A2F_7131,fpga_axi_m0_r_data[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_33_i,,
AXI_4_M0,,,,,,,,FPGA_32_68_19,32,68,19,A2F_7132,fpga_axi_m0_r_data[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_34_i,,
AXI_4_M0,,,,,,,,FPGA_32_68_18,32,68,18,A2F_7133,fpga_axi_m0_r_data[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_35_i,,
AXI_4_M0,,,,,,,,FPGA_32_68_17,32,68,17,A2F_7134,fpga_axi_m0_r_data[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_36_i,,
AXI_4_M0,,,,,,,,FPGA_32_68_16,32,68,16,A2F_7135,fpga_axi_m0_r_data[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_37_i,,
AXI_4_M0,,,,,,,,FPGA_32_68_15,32,68,15,A2F_7136,fpga_axi_m0_r_data[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_38_i,,
AXI_4_M0,,,,,,,,FPGA_32_68_14,32,68,14,A2F_7137,fpga_axi_m0_r_data[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_39_i,,
AXI_4_M0,,,,,,,,FPGA_32_68_13,32,68,13,A2F_7138,fpga_axi_m0_r_data[40],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_40_i,,
AXI_4_M0,,,,,,,,FPGA_32_68_12,32,68,12,A2F_7139,fpga_axi_m0_r_data[41],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_41_i,,
AXI_4_M0,,,,,,,,FPGA_32_68_11,32,68,11,A2F_7140,fpga_axi_m0_r_data[42],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_42_i,,
AXI_4_M0,,,,,,,,FPGA_32_68_10,32,68,10,A2F_7141,fpga_axi_m0_r_data[43],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_43_i,,
AXI_4_M0,,,,,,,,FPGA_32_68_9,32,68,9,A2F_7142,fpga_axi_m0_r_data[44],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_44_i,,
AXI_4_M0,,,,,,,,FPGA_32_68_8,32,68,8,A2F_7143,fpga_axi_m0_r_data[45],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_45_i,,
AXI_4_M0,,,,,,,,FPGA_32_68_7,32,68,7,A2F_7144,fpga_axi_m0_r_data[46],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_46_i,,
AXI_4_M1,,,,,,,,FPGA_33_68_71,33,68,71,F2A_7152,fpga_axi_m1_ar_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arvalid_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_70,33,68,70,F2A_7153,fpga_axi_m1_ar_size[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arsize_0_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_69,33,68,69,F2A_7154,fpga_axi_m1_ar_size[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arsize_1_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_68,33,68,68,F2A_7155,fpga_axi_m1_ar_size[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arsize_2_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_67,33,68,67,F2A_7156,fpga_axi_m1_ar_prot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arprot_0_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_66,33,68,66,F2A_7157,fpga_axi_m1_ar_prot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arprot_1_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_65,33,68,65,F2A_7158,fpga_axi_m1_ar_prot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arprot_2_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_64,33,68,64,F2A_7159,fpga_axi_m1_ar_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arlock_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_63,33,68,63,F2A_7160,fpga_axi_m1_ar_len[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arlen_0_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_62,33,68,62,F2A_7161,fpga_axi_m1_ar_len[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arlen_1_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_61,33,68,61,F2A_7162,fpga_axi_m1_ar_len[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arlen_2_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_60,33,68,60,F2A_7163,fpga_axi_m1_ar_len[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arlen_3_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_59,33,68,59,F2A_7164,fpga_axi_m1_ar_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arid_0_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_58,33,68,58,F2A_7165,fpga_axi_m1_ar_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arid_1_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_57,33,68,57,F2A_7166,fpga_axi_m1_ar_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arid_2_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_56,33,68,56,F2A_7167,fpga_axi_m1_ar_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arid_3_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_55,33,68,55,F2A_7168,fpga_axi_m1_ar_cache[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arcache_0_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_54,33,68,54,F2A_7169,fpga_axi_m1_ar_cache[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arcache_1_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_53,33,68,53,F2A_7170,fpga_axi_m1_ar_cache[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arcache_2_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_52,33,68,52,F2A_7171,fpga_axi_m1_ar_cache[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arcache_3_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_51,33,68,51,F2A_7172,fpga_axi_m1_ar_burst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arburst_0_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_50,33,68,50,F2A_7173,fpga_axi_m1_ar_burst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arburst_1_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_49,33,68,49,F2A_7174,fpga_axi_m1_ar_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_0_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_48,33,68,48,F2A_7175,fpga_axi_m1_ar_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_1_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_47,33,68,47,F2A_7176,fpga_axi_m1_ar_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_2_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_46,33,68,46,F2A_7177,fpga_axi_m1_ar_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_3_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_45,33,68,45,F2A_7178,fpga_axi_m1_ar_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_4_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_44,33,68,44,F2A_7179,fpga_axi_m1_ar_addr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_5_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_43,33,68,43,F2A_7180,fpga_axi_m1_ar_addr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_6_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_42,33,68,42,F2A_7181,fpga_axi_m1_ar_addr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_7_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_41,33,68,41,F2A_7182,fpga_axi_m1_ar_addr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_8_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_40,33,68,40,F2A_7183,fpga_axi_m1_ar_addr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_9_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_39,33,68,39,F2A_7184,fpga_axi_m1_ar_addr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_10_o,,
AXI_4_M1,,,,,,,,FPGA_33_68_38,33,68,38,F2A_7185,fpga_axi_m1_ar_addr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_11_o,,
AXI_4_M0,,,,,,,,FPGA_34_68_10,34,68,10,A2F_7200,fpga_axi_m0_r_data[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_13_i,,
AXI_4_M0,,,,,,,,FPGA_34_68_9,34,68,9,A2F_7201,fpga_axi_m0_r_data[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_14_i,,
AXI_4_M0,,,,,,,,FPGA_34_68_8,34,68,8,A2F_7202,fpga_axi_m0_r_data[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_15_i,,
AXI_4_M0,,,,,,,,FPGA_34_68_7,34,68,7,A2F_7203,fpga_axi_m0_r_data[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_16_i,,
AXI_4_M0,,,,,,,,FPGA_35_68_19,35,68,19,A2F_7204,fpga_axi_m0_r_data[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_17_i,,
AXI_4_M0,,,,,,,,FPGA_35_68_18,35,68,18,A2F_7205,fpga_axi_m0_r_data[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_18_i,,
AXI_4_M0,,,,,,,,FPGA_35_68_17,35,68,17,A2F_7206,fpga_axi_m0_r_data[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_19_i,,
AXI_4_M0,,,,,,,,FPGA_35_68_16,35,68,16,A2F_7207,fpga_axi_m0_r_data[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_20_i,,
AXI_4_M0,,,,,,,,FPGA_35_68_15,35,68,15,A2F_7208,fpga_axi_m0_r_data[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_21_i,,
AXI_4_M0,,,,,,,,FPGA_35_68_14,35,68,14,A2F_7209,fpga_axi_m0_r_data[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_22_i,,
AXI_4_M0,,,,,,,,FPGA_35_68_13,35,68,13,A2F_7210,fpga_axi_m0_r_data[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_23_i,,
AXI_4_M0,,,,,,,,FPGA_35_68_12,35,68,12,A2F_7211,fpga_axi_m0_r_data[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_24_i,,
AXI_4_M0,,,,,,,,FPGA_35_68_11,35,68,11,A2F_7212,fpga_axi_m0_r_data[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_25_i,,
AXI_4_M0,,,,,,,,FPGA_35_68_10,35,68,10,A2F_7213,fpga_axi_m0_r_data[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_26_i,,
AXI_4_M0,,,,,,,,FPGA_35_68_9,35,68,9,A2F_7214,fpga_axi_m0_r_data[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_27_i,,
AXI_4_M0,,,,,,,,FPGA_35_68_8,35,68,8,A2F_7215,fpga_axi_m0_r_data[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_28_i,,
AXI_4_M0,,,,,,,,FPGA_35_68_7,35,68,7,A2F_7216,fpga_axi_m0_r_data[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_29_i,,
AXI_4_M1,,,,,,,,FPGA_34_68_71,34,68,71,F2A_7224,fpga_axi_m1_aw_burst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awburst_0_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_70,34,68,70,F2A_7225,fpga_axi_m1_aw_burst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awburst_1_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_69,34,68,69,F2A_7226,fpga_axi_m1_aw_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_0_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_68,34,68,68,F2A_7227,fpga_axi_m1_aw_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_1_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_67,34,68,67,F2A_7228,fpga_axi_m1_aw_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_2_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_66,34,68,66,F2A_7229,fpga_axi_m1_aw_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_3_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_65,34,68,65,F2A_7230,fpga_axi_m1_aw_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_4_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_64,34,68,64,F2A_7231,fpga_axi_m1_aw_addr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_5_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_63,34,68,63,F2A_7232,fpga_axi_m1_aw_addr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_6_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_62,34,68,62,F2A_7233,fpga_axi_m1_aw_addr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_7_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_61,34,68,61,F2A_7234,fpga_axi_m1_aw_addr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_8_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_60,34,68,60,F2A_7235,fpga_axi_m1_aw_addr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_9_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_59,34,68,59,F2A_7236,fpga_axi_m1_aw_addr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_10_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_58,34,68,58,F2A_7237,fpga_axi_m1_aw_addr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_11_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_57,34,68,57,F2A_7238,fpga_axi_m1_aw_addr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_12_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_56,34,68,56,F2A_7239,fpga_axi_m1_aw_addr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_13_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_55,34,68,55,F2A_7240,fpga_axi_m1_aw_addr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_14_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_54,34,68,54,F2A_7241,fpga_axi_m1_aw_addr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_15_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_53,34,68,53,F2A_7242,fpga_axi_m1_aw_addr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_16_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_52,34,68,52,F2A_7243,fpga_axi_m1_aw_addr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_17_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_51,34,68,51,F2A_7244,fpga_axi_m1_aw_addr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_18_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_50,34,68,50,F2A_7245,fpga_axi_m1_aw_addr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_19_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_49,34,68,49,F2A_7246,fpga_axi_m1_aw_addr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_20_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_48,34,68,48,F2A_7247,fpga_axi_m1_aw_addr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_21_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_47,34,68,47,F2A_7248,fpga_axi_m1_aw_addr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_22_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_46,34,68,46,F2A_7249,fpga_axi_m1_aw_addr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_23_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_45,34,68,45,F2A_7250,fpga_axi_m1_aw_addr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_24_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_44,34,68,44,F2A_7251,fpga_axi_m1_aw_addr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_25_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_43,34,68,43,F2A_7252,fpga_axi_m1_aw_addr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_26_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_42,34,68,42,F2A_7253,fpga_axi_m1_aw_addr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_27_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_41,34,68,41,F2A_7254,fpga_axi_m1_aw_addr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_28_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_40,34,68,40,F2A_7255,fpga_axi_m1_aw_addr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_29_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_39,34,68,39,F2A_7256,fpga_axi_m1_aw_addr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_30_o,,
AXI_4_M1,,,,,,,,FPGA_34_68_38,34,68,38,F2A_7257,fpga_axi_m1_aw_addr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_31_o,,
AXI_4_M0,,,,,,,,FPGA_35_68_23,35,68,23,A2F_7344,fpga_axi_m0_r_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rid_0_i,,
AXI_4_M0,,,,,,,,FPGA_35_68_22,35,68,22,A2F_7345,fpga_axi_m0_r_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rid_1_i,,
AXI_4_M0,,,,,,,,FPGA_35_68_21,35,68,21,A2F_7346,fpga_axi_m0_r_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rid_2_i,,
AXI_4_M0,,,,,,,,FPGA_35_68_20,35,68,20,A2F_7347,fpga_axi_m0_r_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rid_3_i,,
AXI_4_M0,,,,,,,,FPGA_34_68_23,34,68,23,A2F_7348,fpga_axi_m0_r_data[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_0_i,,
AXI_4_M0,,,,,,,,FPGA_34_68_22,34,68,22,A2F_7349,fpga_axi_m0_r_data[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_1_i,,
AXI_4_M0,,,,,,,,FPGA_34_68_21,34,68,21,A2F_7350,fpga_axi_m0_r_data[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_2_i,,
AXI_4_M0,,,,,,,,FPGA_34_68_20,34,68,20,A2F_7351,fpga_axi_m0_r_data[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_3_i,,
AXI_4_M0,,,,,,,,FPGA_34_68_19,34,68,19,A2F_7352,fpga_axi_m0_r_data[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_4_i,,
AXI_4_M0,,,,,,,,FPGA_34_68_18,34,68,18,A2F_7353,fpga_axi_m0_r_data[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_5_i,,
AXI_4_M0,,,,,,,,FPGA_34_68_17,34,68,17,A2F_7354,fpga_axi_m0_r_data[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_6_i,,
AXI_4_M0,,,,,,,,FPGA_34_68_16,34,68,16,A2F_7355,fpga_axi_m0_r_data[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_7_i,,
AXI_4_M0,,,,,,,,FPGA_34_68_15,34,68,15,A2F_7356,fpga_axi_m0_r_data[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_8_i,,
AXI_4_M0,,,,,,,,FPGA_34_68_14,34,68,14,A2F_7357,fpga_axi_m0_r_data[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_9_i,,
AXI_4_M0,,,,,,,,FPGA_34_68_13,34,68,13,A2F_7358,fpga_axi_m0_r_data[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_10_i,,
AXI_4_M0,,,,,,,,FPGA_34_68_12,34,68,12,A2F_7359,fpga_axi_m0_r_data[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_11_i,,
AXI_4_M0,,,,,,,,FPGA_34_68_11,34,68,11,A2F_7360,fpga_axi_m0_r_data[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_12_i,,
AXI_4_M1,,,,,,,,FPGA_35_68_65,35,68,65,F2A_7374,fpga_axi_m1_w_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wvalid_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_64,35,68,64,F2A_7375,fpga_axi_m1_w_strb[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wstrb_0_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_63,35,68,63,F2A_7376,fpga_axi_m1_w_strb[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wstrb_1_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_62,35,68,62,F2A_7377,fpga_axi_m1_w_strb[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wstrb_2_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_61,35,68,61,F2A_7378,fpga_axi_m1_w_strb[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wstrb_3_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_60,35,68,60,F2A_7379,fpga_axi_m1_w_last,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wlast_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_59,35,68,59,F2A_7380,fpga_axi_m1_r_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rready_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_58,35,68,58,F2A_7381,fpga_axi_m1_b_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_bready_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_57,35,68,57,F2A_7382,fpga_axi_m1_aw_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awvalid_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_56,35,68,56,F2A_7383,fpga_axi_m1_aw_size[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awsize_0_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_55,35,68,55,F2A_7384,fpga_axi_m1_aw_size[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awsize_1_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_54,35,68,54,F2A_7385,fpga_axi_m1_aw_size[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awsize_2_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_53,35,68,53,F2A_7386,fpga_axi_m1_aw_prot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awprot_0_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_52,35,68,52,F2A_7387,fpga_axi_m1_aw_prot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awprot_1_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_51,35,68,51,F2A_7388,fpga_axi_m1_aw_prot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awprot_2_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_50,35,68,50,F2A_7389,fpga_axi_m1_aw_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awlock_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_49,35,68,49,F2A_7390,fpga_axi_m1_aw_len[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awlen_0_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_48,35,68,48,F2A_7391,fpga_axi_m1_aw_len[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awlen_1_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_47,35,68,47,F2A_7392,fpga_axi_m1_aw_len[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awlen_2_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_46,35,68,46,F2A_7393,fpga_axi_m1_aw_len[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awlen_3_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_45,35,68,45,F2A_7394,fpga_axi_m1_aw_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awid_0_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_44,35,68,44,F2A_7395,fpga_axi_m1_aw_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awid_1_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_43,35,68,43,F2A_7396,fpga_axi_m1_aw_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awid_2_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_42,35,68,42,F2A_7397,fpga_axi_m1_aw_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awid_3_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_41,35,68,41,F2A_7398,fpga_axi_m1_aw_cache[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awcache_0_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_40,35,68,40,F2A_7399,fpga_axi_m1_aw_cache[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awcache_1_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_39,35,68,39,F2A_7400,fpga_axi_m1_aw_cache[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awcache_2_o,,
AXI_4_M1,,,,,,,,FPGA_35_68_38,35,68,38,F2A_7401,fpga_axi_m1_aw_cache[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awcache_3_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_22,37,68,22,A2F_7417,fpga_axi_m1_w_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wready_i,,
AXI_4_M1,,,,,,,,FPGA_37_68_21,37,68,21,A2F_7418,fpga_axi_m1_r_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rvalid_i,,
AXI_4_M1,,,,,,,,FPGA_37_68_20,37,68,20,A2F_7419,fpga_axi_m1_r_resp[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rresp_0_i,,
AXI_4_M1,,,,,,,,FPGA_37_68_19,37,68,19,A2F_7420,fpga_axi_m1_r_resp[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rresp_1_i,,
AXI_4_M1,,,,,,,,FPGA_37_68_18,37,68,18,A2F_7421,fpga_axi_m1_r_last,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rlast_i,,
AXI_4_M1,,,,,,,,FPGA_37_68_17,37,68,17,A2F_7422,fpga_axi_m1_r_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rid_0_i,,
AXI_4_M1,,,,,,,,FPGA_37_68_16,37,68,16,A2F_7423,fpga_axi_m1_r_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rid_1_i,,
AXI_4_M1,,,,,,,,FPGA_37_68_15,37,68,15,A2F_7424,fpga_axi_m1_r_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rid_2_i,,
AXI_4_M1,,,,,,,,FPGA_37_68_14,37,68,14,A2F_7425,fpga_axi_m1_r_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rid_3_i,,
AXI_4_M1,,,,,,,,FPGA_37_68_13,37,68,13,A2F_7426,fpga_axi_m1_b_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_bvalid_i,,
AXI_4_M1,,,,,,,,FPGA_37_68_12,37,68,12,A2F_7427,fpga_axi_m1_b_resp[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_bresp_0_i,,
AXI_4_M1,,,,,,,,FPGA_37_68_11,37,68,11,A2F_7428,fpga_axi_m1_b_resp[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_bresp_1_i,,
AXI_4_M1,,,,,,,,FPGA_37_68_10,37,68,10,A2F_7429,fpga_axi_m1_b_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_bid_0_i,,
AXI_4_M1,,,,,,,,FPGA_37_68_9,37,68,9,A2F_7430,fpga_axi_m1_b_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_bid_1_i,,
AXI_4_M1,,,,,,,,FPGA_37_68_8,37,68,8,A2F_7431,fpga_axi_m1_b_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_bid_2_i,,
AXI_4_M1,,,,,,,,FPGA_37_68_7,37,68,7,A2F_7432,fpga_axi_m1_b_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_bid_3_i,,
AXI_4_M1,,,,,,,,FPGA_37_68_69,37,68,69,F2A_7442,fpga_axi_m1_w_data[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_0_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_68,37,68,68,F2A_7443,fpga_axi_m1_w_data[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_1_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_67,37,68,67,F2A_7444,fpga_axi_m1_w_data[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_2_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_66,37,68,66,F2A_7445,fpga_axi_m1_w_data[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_3_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_65,37,68,65,F2A_7446,fpga_axi_m1_w_data[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_4_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_64,37,68,64,F2A_7447,fpga_axi_m1_w_data[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_5_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_63,37,68,63,F2A_7448,fpga_axi_m1_w_data[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_6_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_62,37,68,62,F2A_7449,fpga_axi_m1_w_data[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_7_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_61,37,68,61,F2A_7450,fpga_axi_m1_w_data[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_8_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_60,37,68,60,F2A_7451,fpga_axi_m1_w_data[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_9_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_59,37,68,59,F2A_7452,fpga_axi_m1_w_data[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_10_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_58,37,68,58,F2A_7453,fpga_axi_m1_w_data[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_11_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_57,37,68,57,F2A_7454,fpga_axi_m1_w_data[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_12_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_56,37,68,56,F2A_7455,fpga_axi_m1_w_data[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_13_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_55,37,68,55,F2A_7456,fpga_axi_m1_w_data[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_14_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_54,37,68,54,F2A_7457,fpga_axi_m1_w_data[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_15_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_53,37,68,53,F2A_7458,fpga_axi_m1_w_data[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_16_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_52,37,68,52,F2A_7459,fpga_axi_m1_w_data[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_17_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_51,37,68,51,F2A_7460,fpga_axi_m1_w_data[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_18_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_50,37,68,50,F2A_7461,fpga_axi_m1_w_data[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_19_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_49,37,68,49,F2A_7462,fpga_axi_m1_w_data[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_20_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_48,37,68,48,F2A_7463,fpga_axi_m1_w_data[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_21_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_47,37,68,47,F2A_7464,fpga_axi_m1_w_data[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_22_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_46,37,68,46,F2A_7465,fpga_axi_m1_w_data[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_23_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_45,37,68,45,F2A_7466,fpga_axi_m1_w_data[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_24_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_44,37,68,44,F2A_7467,fpga_axi_m1_w_data[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_25_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_43,37,68,43,F2A_7468,fpga_axi_m1_w_data[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_26_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_42,37,68,42,F2A_7469,fpga_axi_m1_w_data[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_27_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_41,37,68,41,F2A_7470,fpga_axi_m1_w_data[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_28_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_40,37,68,40,F2A_7471,fpga_axi_m1_w_data[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_29_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_39,37,68,39,F2A_7472,fpga_axi_m1_w_data[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_30_o,,
AXI_4_M1,,,,,,,,FPGA_37_68_38,37,68,38,F2A_7473,fpga_axi_m1_w_data[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_31_o,,
AXI_4_M1,,,,,,,,FPGA_36_68_23,36,68,23,A2F_7488,fpga_axi_m1_r_data[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_15_i,,
AXI_4_M1,,,,,,,,FPGA_36_68_22,36,68,22,A2F_7489,fpga_axi_m1_r_data[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_16_i,,
AXI_4_M1,,,,,,,,FPGA_36_68_21,36,68,21,A2F_7490,fpga_axi_m1_r_data[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_17_i,,
AXI_4_M1,,,,,,,,FPGA_36_68_20,36,68,20,A2F_7491,fpga_axi_m1_r_data[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_18_i,,
AXI_4_M1,,,,,,,,FPGA_36_68_19,36,68,19,A2F_7492,fpga_axi_m1_r_data[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_19_i,,
AXI_4_M1,,,,,,,,FPGA_36_68_18,36,68,18,A2F_7493,fpga_axi_m1_r_data[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_20_i,,
AXI_4_M1,,,,,,,,FPGA_36_68_17,36,68,17,A2F_7494,fpga_axi_m1_r_data[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_21_i,,
AXI_4_M1,,,,,,,,FPGA_36_68_16,36,68,16,A2F_7495,fpga_axi_m1_r_data[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_22_i,,
AXI_4_M1,,,,,,,,FPGA_36_68_15,36,68,15,A2F_7496,fpga_axi_m1_r_data[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_23_i,,
AXI_4_M1,,,,,,,,FPGA_36_68_14,36,68,14,A2F_7497,fpga_axi_m1_r_data[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_24_i,,
AXI_4_M1,,,,,,,,FPGA_36_68_13,36,68,13,A2F_7498,fpga_axi_m1_r_data[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_25_i,,
AXI_4_M1,,,,,,,,FPGA_36_68_12,36,68,12,A2F_7499,fpga_axi_m1_r_data[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_26_i,,
AXI_4_M1,,,,,,,,FPGA_36_68_11,36,68,11,A2F_7500,fpga_axi_m1_r_data[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_27_i,,
AXI_4_M1,,,,,,,,FPGA_36_68_10,36,68,10,A2F_7501,fpga_axi_m1_r_data[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_28_i,,
AXI_4_M1,,,,,,,,FPGA_36_68_9,36,68,9,A2F_7502,fpga_axi_m1_r_data[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_29_i,,
AXI_4_M1,,,,,,,,FPGA_36_68_8,36,68,8,A2F_7503,fpga_axi_m1_r_data[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_30_i,,
AXI_4_M1,,,,,,,,FPGA_36_68_7,36,68,7,A2F_7504,fpga_axi_m1_r_data[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_31_i,,
AXI_4_M1,,,,,,,,FPGA_40_68_22,40,68,22,A2F_7633,fpga_axi_m1_r_data[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_0_i,,
AXI_4_M1,,,,,,,,FPGA_40_68_21,40,68,21,A2F_7634,fpga_axi_m1_r_data[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_1_i,,
AXI_4_M1,,,,,,,,FPGA_40_68_20,40,68,20,A2F_7635,fpga_axi_m1_r_data[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_2_i,,
AXI_4_M1,,,,,,,,FPGA_40_68_19,40,68,19,A2F_7636,fpga_axi_m1_r_data[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_3_i,,
AXI_4_M1,,,,,,,,FPGA_40_68_18,40,68,18,A2F_7637,fpga_axi_m1_r_data[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_4_i,,
AXI_4_M1,,,,,,,,FPGA_40_68_17,40,68,17,A2F_7638,fpga_axi_m1_r_data[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_5_i,,
AXI_4_M1,,,,,,,,FPGA_40_68_16,40,68,16,A2F_7639,fpga_axi_m1_r_data[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_6_i,,
AXI_4_M1,,,,,,,,FPGA_40_68_15,40,68,15,A2F_7640,fpga_axi_m1_r_data[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_7_i,,
AXI_4_M1,,,,,,,,FPGA_40_68_14,40,68,14,A2F_7641,fpga_axi_m1_r_data[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_8_i,,
AXI_4_M1,,,,,,,,FPGA_40_68_13,40,68,13,A2F_7642,fpga_axi_m1_r_data[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_9_i,,
AXI_4_M1,,,,,,,,FPGA_40_68_12,40,68,12,A2F_7643,fpga_axi_m1_r_data[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_10_i,,
AXI_4_M1,,,,,,,,FPGA_40_68_11,40,68,11,A2F_7644,fpga_axi_m1_r_data[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_11_i,,
AXI_4_M1,,,,,,,,FPGA_40_68_10,40,68,10,A2F_7645,fpga_axi_m1_r_data[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_12_i,,
AXI_4_M1,,,,,,,,FPGA_40_68_9,40,68,9,A2F_7646,fpga_axi_m1_r_data[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_13_i,,
AXI_4_M1,,,,,,,,FPGA_40_68_8,40,68,8,A2F_7647,fpga_axi_m1_r_data[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_14_i,,
AXI_4_M1,,,,,,,,FPGA_40_68_7,40,68,7,A2F_7648,rst_n_fpga1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_aresetn_i,,
DMA,,,,,,,,FPGA_52_68_67,52,68,67,F2A_8524,dma_req_fpga[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_req_0_o,,
DMA,,,,,,,,FPGA_52_68_66,52,68,66,F2A_8525,dma_req_fpga[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_req_1_o,,
DMA,,,,,,,,FPGA_52_68_65,52,68,65,F2A_8526,dma_req_fpga[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_req_2_o,,
DMA,,,,,,,,FPGA_52_68_64,52,68,64,F2A_8527,dma_req_fpga[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_req_3_o,,
CPU_IRQ,,,,,,,,FPGA_52_68_63,52,68,63,F2A_8528,fpga_irq_src[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_0_o,,
CPU_IRQ,,,,,,,,FPGA_52_68_62,52,68,62,F2A_8529,fpga_irq_src[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_1_o,,
CPU_IRQ,,,,,,,,FPGA_52_68_61,52,68,61,F2A_8530,fpga_irq_src[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_2_o,,
CPU_IRQ,,,,,,,,FPGA_52_68_60,52,68,60,F2A_8531,fpga_irq_src[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_3_o,,
CPU_IRQ,,,,,,,,FPGA_52_68_59,52,68,59,F2A_8532,fpga_irq_src[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_4_o,,
CPU_IRQ,,,,,,,,FPGA_52_68_58,52,68,58,F2A_8533,fpga_irq_src[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_5_o,,
CPU_IRQ,,,,,,,,FPGA_52_68_57,52,68,57,F2A_8534,fpga_irq_src[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_6_o,,
CPU_IRQ,,,,,,,,FPGA_52_68_56,52,68,56,F2A_8535,fpga_irq_src[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_7_o,,
CPU_IRQ,,,,,,,,FPGA_52_68_55,52,68,55,F2A_8536,fpga_irq_src[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_8_o,,
CPU_IRQ,,,,,,,,FPGA_52_68_54,52,68,54,F2A_8537,fpga_irq_src[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_9_o,,
CPU_IRQ,,,,,,,,FPGA_52_68_53,52,68,53,F2A_8538,fpga_irq_src[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_10_o,,
CPU_IRQ,,,,,,,,FPGA_52_68_52,52,68,52,F2A_8539,fpga_irq_src[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_11_o,,
CPU_IRQ,,,,,,,,FPGA_52_68_51,52,68,51,F2A_8540,fpga_irq_src[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_12_o,,
CPU_IRQ,,,,,,,,FPGA_52_68_50,52,68,50,F2A_8541,fpga_irq_src[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_13_o,,
CPU_IRQ,,,,,,,,FPGA_52_68_49,52,68,49,F2A_8542,fpga_irq_src[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_14_o,,
CPU_IRQ,,,,,,,,FPGA_52_68_48,52,68,48,F2A_8543,fpga_irq_src[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_15_o,,
DMA,,,,,,,,FPGA_53_68_49,53,68,49,F2A_8614,rst_n_fpga_fabric_dma,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_rst_n_o,,
CPU_IRQ,,,,,,,,FPGA_53_68_48,53,68,48,F2A_8615,rst_n_fpga_fabric_irq,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,irq_rst_n_o,,
GPIO,,,,,,,,FPGA_53_68_50,53,68,50,F2A_8613,rst_n_fpga_fabric_gpio,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpio_rst_n_o,,
TIMER_IRQ,,,,,,,,FPGA_56_68_14,56,68,14,A2F_8793,fpga_irq_set[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,timer_irq_i,,
USB_IRQ,,,,,,,,FPGA_56_68_13,56,68,13,A2F_8794,fpga_irq_set[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,usb_irq_i,,
ETH_IRQ,,,,,,,,FPGA_56_68_12,56,68,12,A2F_8795,fpga_irq_set[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,eth_irq_i,,
UART0_IRQ,,,,,,,,FPGA_54_68_23,54,68,23,A2F_8640,fpga_irq_set[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,uart0_irq_i,,
UART1_IRQ,,,,,,,,FPGA_54_68_22,54,68,22,A2F_8641,fpga_irq_set[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,uart1_irq_i,,
SPI_IRQ,,,,,,,,FPGA_54_68_21,54,68,21,A2F_8642,fpga_irq_set[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,spi_irq_i,,
I2C_IRQ,,,,,,,,FPGA_54_68_20,54,68,20,A2F_8643,fpga_irq_set[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,i2c_irq_i,,
GPIO_IRQ,,,,,,,,FPGA_54_68_19,54,68,19,A2F_8644,fpga_irq_set[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpio_irq_i,,
DMA_IRQ,,,,,,,,FPGA_54_68_18,54,68,18,A2F_8645,fpga_irq_set[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_irq_i,,
DDR_IRQ,,,,,,,,FPGA_54_68_17,54,68,17,A2F_8646,fpga_irq_set[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,ddr_irq_i,,
RSVD_IRQ,,,,,,,,FPGA_54_68_16,54,68,16,A2F_8647,fpga_irq_set[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,rsvd_0_irq_i,,
RSVD_IRQ,,,,,,,,FPGA_54_68_15,54,68,15,A2F_8648,fpga_irq_set[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,rsvd_1_irq_i,,
FPGA0_MB_IRQ,,,,,,,,FPGA_54_68_14,54,68,14,A2F_8649,fpga_irq_set[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga0_mb_irq_i,,
FPGA1_MB_IRQ,,,,,,,,FPGA_54_68_13,54,68,13,A2F_8650,fpga_irq_set[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga1_mb_irq_i,,
PUFCC_IRQ,,,,,,,,FPGA_54_68_12,54,68,12,A2F_8651,fpga_irq_set[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,pufcc_irq_i,,
JTAG,,,,,,,,FPGA_53_66_51,53,68,51,F2A_8612,fpga_jtag_tdo,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga_jtag_tdo,,
JTAG,,,,,,,,FPGA_56_66_22,56,68,22,A2F_8785,fpga_jtag_tdi,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga_jtag_tdi,,
JTAG,,,,,,,,FPGA_56_66_21,56,68,21,A2F_8786,fpga_jtag_tms,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga_jtag_tms,,
JTAG,,,,,,,,FPGA_56_66_20,56,68,20,A2F_8787,fpga_jtag_trstn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga_jtag_trstn,,
DMA,,,,,,,,FPGA_56_68_19,56,68,19,A2F_8788,dma_ack_fpga[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_ack_0_i,,
DMA,,,,,,,,FPGA_56_68_18,56,68,18,A2F_8789,dma_ack_fpga[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_ack_1_i,,
DMA,,,,,,,,FPGA_56_68_17,56,68,17,A2F_8790,dma_ack_fpga[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_ack_2_i,,
DMA,,,,,,,,FPGA_56_68_16,56,68,16,A2F_8791,dma_ack_fpga[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_ack_3_i,,
RSVD_IRQ,,,,,,,,FPGA_56_68_15,56,68,15,A2F_8792,fpga_irq_set[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,rsvd_3_irq_i,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_23,1,2,23,A2F_72,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_22,1,2,22,A2F_73,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_21,1,2,21,A2F_74,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_20,1,2,20,A2F_75,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_19,1,2,19,A2F_76,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_18,1,2,18,A2F_77,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_17,1,2,17,A2F_78,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_16,1,2,16,A2F_79,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_15,1,2,15,A2F_80,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_14,1,2,14,A2F_81,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_13,1,2,13,A2F_82,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_71,1,2,71,F2A_96,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_70,1,2,70,F2A_97,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_69,1,2,69,F2A_98,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_68,1,2,68,F2A_99,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_67,1,2,67,F2A_100,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_66,1,2,66,F2A_101,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_65,1,2,65,F2A_102,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_64,1,2,64,F2A_103,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_63,1,2,63,F2A_104,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_3_23,1,3,23,A2F_144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_3_22,1,3,22,A2F_145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_3_21,1,3,21,A2F_146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_20,1,3,20,A2F_147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_19,1,3,19,A2F_148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_18,1,3,18,A2F_149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_17,1,3,17,A2F_150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_16,1,3,16,A2F_151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_15,1,3,15,A2F_152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_14,1,3,14,A2F_153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_13,1,3,13,A2F_154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,980,40,2000,1000,FPGA_1_3_12,1,3,12,A2F_155,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_3_71,1,3,71,F2A_168,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_70,1,3,70,F2A_169,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_69,1,3,69,F2A_170,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_68,1,3,68,F2A_171,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_67,1,3,67,F2A_172,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_66,1,3,66,F2A_173,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_65,1,3,65,F2A_174,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_64,1,3,64,F2A_175,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_63,1,3,63,F2A_176,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_62,1,3,62,F2A_177,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_3_61,1,3,61,F2A_178,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_3_60,1,3,60,F2A_179,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_3_59,1,3,59,F2A_180,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_3_58,1,3,58,F2A_181,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_57,1,3,57,F2A_182,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_56,1,3,56,F2A_183,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_55,1,3,55,F2A_184,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_54,1,3,54,F2A_185,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_53,1,3,53,F2A_186,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_52,1,3,52,F2A_187,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_51,1,3,51,F2A_188,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_50,1,3,50,F2A_189,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_49,1,3,49,F2A_190,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_48,1,3,48,F2A_191,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,460,40,1000,4000,FPGA_1_4_23,1,4,23,A2F_216,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,460,40,1000,4000,FPGA_1_4_22,1,4,22,A2F_217,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,460,40,1000,4000,FPGA_1_4_21,1,4,21,A2F_218,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_20,1,4,20,A2F_219,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_19,1,4,19,A2F_220,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_18,1,4,18,A2F_221,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_17,1,4,17,A2F_222,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_16,1,4,16,A2F_223,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_15,1,4,15,A2F_224,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_14,1,4,14,A2F_225,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_13,1,4,13,A2F_226,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,980,40,2000,1000,FPGA_1_4_12,1,4,12,A2F_227,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,70,40,1000,1000,FPGA_1_4_71,1,4,71,F2A_240,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_70,1,4,70,F2A_241,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_69,1,4,69,F2A_242,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_68,1,4,68,F2A_243,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_67,1,4,67,F2A_244,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_66,1,4,66,F2A_245,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_65,1,4,65,F2A_246,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_64,1,4,64,F2A_247,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_63,1,4,63,F2A_248,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_62,1,4,62,F2A_249,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,330,40,1000,3000,FPGA_1_4_61,1,4,61,F2A_250,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,330,40,1000,3000,FPGA_1_4_60,1,4,60,F2A_251,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,330,40,1000,3000,FPGA_1_4_59,1,4,59,F2A_252,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,330,40,1000,3000,FPGA_1_4_58,1,4,58,F2A_253,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_57,1,4,57,F2A_254,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_56,1,4,56,F2A_255,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_55,1,4,55,F2A_256,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_54,1,4,54,F2A_257,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_53,1,4,53,F2A_258,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_52,1,4,52,F2A_259,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_51,1,4,51,F2A_260,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_50,1,4,50,F2A_261,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_49,1,4,49,F2A_262,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_48,1,4,48,F2A_263,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,460,40,1000,4000,FPGA_1_5_23,1,5,23,A2F_288,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,460,40,1000,4000,FPGA_1_5_22,1,5,22,A2F_289,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,460,40,1000,4000,FPGA_1_5_21,1,5,21,A2F_290,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_20,1,5,20,A2F_291,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_19,1,5,19,A2F_292,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_18,1,5,18,A2F_293,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_17,1,5,17,A2F_294,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_16,1,5,16,A2F_295,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_15,1,5,15,A2F_296,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_14,1,5,14,A2F_297,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_13,1,5,13,A2F_298,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,980,40,2000,1000,FPGA_1_5_12,1,5,12,A2F_299,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,70,40,1000,1000,FPGA_1_5_71,1,5,71,F2A_312,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_70,1,5,70,F2A_313,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_69,1,5,69,F2A_314,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_68,1,5,68,F2A_315,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_67,1,5,67,F2A_316,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_66,1,5,66,F2A_317,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_65,1,5,65,F2A_318,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_64,1,5,64,F2A_319,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_63,1,5,63,F2A_320,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_62,1,5,62,F2A_321,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,330,40,1000,3000,FPGA_1_5_61,1,5,61,F2A_322,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,330,40,1000,3000,FPGA_1_5_60,1,5,60,F2A_323,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,330,40,1000,3000,FPGA_1_5_59,1,5,59,F2A_324,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,330,40,1000,3000,FPGA_1_5_58,1,5,58,F2A_325,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_57,1,5,57,F2A_326,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_56,1,5,56,F2A_327,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_55,1,5,55,F2A_328,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_54,1,5,54,F2A_329,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_53,1,5,53,F2A_330,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_52,1,5,52,F2A_331,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_51,1,5,51,F2A_332,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_50,1,5,50,F2A_333,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_49,1,5,49,F2A_334,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_48,1,5,48,F2A_335,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,460,40,1000,4000,FPGA_1_6_23,1,6,23,A2F_360,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,460,40,1000,4000,FPGA_1_6_22,1,6,22,A2F_361,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,460,40,1000,4000,FPGA_1_6_21,1,6,21,A2F_362,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_20,1,6,20,A2F_363,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_19,1,6,19,A2F_364,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_18,1,6,18,A2F_365,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_17,1,6,17,A2F_366,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_16,1,6,16,A2F_367,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_15,1,6,15,A2F_368,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_14,1,6,14,A2F_369,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_13,1,6,13,A2F_370,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,980,40,2000,1000,FPGA_1_6_12,1,6,12,A2F_371,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,70,40,1000,1000,FPGA_1_6_71,1,6,71,F2A_384,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_70,1,6,70,F2A_385,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_69,1,6,69,F2A_386,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_68,1,6,68,F2A_387,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_67,1,6,67,F2A_388,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_66,1,6,66,F2A_389,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_65,1,6,65,F2A_390,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_64,1,6,64,F2A_391,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_63,1,6,63,F2A_392,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_62,1,6,62,F2A_393,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,330,40,1000,3000,FPGA_1_6_61,1,6,61,F2A_394,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,330,40,1000,3000,FPGA_1_6_60,1,6,60,F2A_395,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,330,40,1000,3000,FPGA_1_6_59,1,6,59,F2A_396,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,330,40,1000,3000,FPGA_1_6_58,1,6,58,F2A_397,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_57,1,6,57,F2A_398,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_56,1,6,56,F2A_399,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_55,1,6,55,F2A_400,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_54,1,6,54,F2A_401,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_53,1,6,53,F2A_402,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_52,1,6,52,F2A_403,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_51,1,6,51,F2A_404,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_50,1,6,50,F2A_405,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_49,1,6,49,F2A_406,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_48,1,6,48,F2A_407,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,460,40,1000,4000,FPGA_1_7_23,1,7,23,A2F_432,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,460,40,1000,4000,FPGA_1_7_22,1,7,22,A2F_433,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,460,40,1000,4000,FPGA_1_7_21,1,7,21,A2F_434,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_20,1,7,20,A2F_435,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_19,1,7,19,A2F_436,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_18,1,7,18,A2F_437,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_17,1,7,17,A2F_438,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_16,1,7,16,A2F_439,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_15,1,7,15,A2F_440,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_14,1,7,14,A2F_441,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_13,1,7,13,A2F_442,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,980,40,2000,1000,FPGA_1_7_12,1,7,12,A2F_443,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,70,40,1000,1000,FPGA_1_7_71,1,7,71,F2A_456,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_70,1,7,70,F2A_457,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_69,1,7,69,F2A_458,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_68,1,7,68,F2A_459,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_67,1,7,67,F2A_460,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_66,1,7,66,F2A_461,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_65,1,7,65,F2A_462,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_64,1,7,64,F2A_463,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_63,1,7,63,F2A_464,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_62,1,7,62,F2A_465,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,330,40,1000,3000,FPGA_1_7_61,1,7,61,F2A_466,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,330,40,1000,3000,FPGA_1_7_60,1,7,60,F2A_467,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,330,40,1000,3000,FPGA_1_7_59,1,7,59,F2A_468,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,330,40,1000,3000,FPGA_1_7_58,1,7,58,F2A_469,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_57,1,7,57,F2A_470,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_56,1,7,56,F2A_471,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_55,1,7,55,F2A_472,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_54,1,7,54,F2A_473,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_53,1,7,53,F2A_474,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_52,1,7,52,F2A_475,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_51,1,7,51,F2A_476,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_50,1,7,50,F2A_477,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_49,1,7,49,F2A_478,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_48,1,7,48,F2A_479,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,460,40,1000,4000,FPGA_1_8_23,1,8,23,A2F_504,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,460,40,1000,4000,FPGA_1_8_22,1,8,22,A2F_505,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,460,40,1000,4000,FPGA_1_8_21,1,8,21,A2F_506,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_20,1,8,20,A2F_507,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_19,1,8,19,A2F_508,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_18,1,8,18,A2F_509,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_17,1,8,17,A2F_510,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_16,1,8,16,A2F_511,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_15,1,8,15,A2F_512,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_14,1,8,14,A2F_513,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_13,1,8,13,A2F_514,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,980,40,2000,1000,FPGA_1_8_12,1,8,12,A2F_515,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,70,40,1000,1000,FPGA_1_8_71,1,8,71,F2A_528,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_70,1,8,70,F2A_529,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_69,1,8,69,F2A_530,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_68,1,8,68,F2A_531,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_67,1,8,67,F2A_532,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_66,1,8,66,F2A_533,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_65,1,8,65,F2A_534,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_64,1,8,64,F2A_535,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_63,1,8,63,F2A_536,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_62,1,8,62,F2A_537,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,330,40,1000,3000,FPGA_1_8_61,1,8,61,F2A_538,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,330,40,1000,3000,FPGA_1_8_60,1,8,60,F2A_539,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,330,40,1000,3000,FPGA_1_8_59,1,8,59,F2A_540,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,330,40,1000,3000,FPGA_1_8_58,1,8,58,F2A_541,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_57,1,8,57,F2A_542,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_56,1,8,56,F2A_543,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_55,1,8,55,F2A_544,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_54,1,8,54,F2A_545,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_53,1,8,53,F2A_546,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_52,1,8,52,F2A_547,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_51,1,8,51,F2A_548,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_50,1,8,50,F2A_549,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_49,1,8,49,F2A_550,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_48,1,8,48,F2A_551,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,460,40,1000,4000,FPGA_1_9_23,1,9,23,A2F_576,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,460,40,1000,4000,FPGA_1_9_22,1,9,22,A2F_577,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,460,40,1000,4000,FPGA_1_9_21,1,9,21,A2F_578,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_20,1,9,20,A2F_579,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_19,1,9,19,A2F_580,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_18,1,9,18,A2F_581,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_17,1,9,17,A2F_582,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_16,1,9,16,A2F_583,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_15,1,9,15,A2F_584,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_14,1,9,14,A2F_585,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_13,1,9,13,A2F_586,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,980,40,2000,1000,FPGA_1_9_12,1,9,12,A2F_587,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,70,40,1000,1000,FPGA_1_9_71,1,9,71,F2A_600,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_70,1,9,70,F2A_601,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_69,1,9,69,F2A_602,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_68,1,9,68,F2A_603,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_67,1,9,67,F2A_604,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_66,1,9,66,F2A_605,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_65,1,9,65,F2A_606,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_64,1,9,64,F2A_607,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_63,1,9,63,F2A_608,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_62,1,9,62,F2A_609,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,330,40,1000,3000,FPGA_1_9_61,1,9,61,F2A_610,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,330,40,1000,3000,FPGA_1_9_60,1,9,60,F2A_611,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,330,40,1000,3000,FPGA_1_9_59,1,9,59,F2A_612,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,330,40,1000,3000,FPGA_1_9_58,1,9,58,F2A_613,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_57,1,9,57,F2A_614,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_56,1,9,56,F2A_615,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_55,1,9,55,F2A_616,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_54,1,9,54,F2A_617,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_53,1,9,53,F2A_618,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_52,1,9,52,F2A_619,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_51,1,9,51,F2A_620,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_50,1,9,50,F2A_621,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_49,1,9,49,F2A_622,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_48,1,9,48,F2A_623,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,460,40,1000,4000,FPGA_1_10_23,1,10,23,A2F_648,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,460,40,1000,4000,FPGA_1_10_22,1,10,22,A2F_649,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,460,40,1000,4000,FPGA_1_10_21,1,10,21,A2F_650,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_20,1,10,20,A2F_651,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_19,1,10,19,A2F_652,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_18,1,10,18,A2F_653,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_17,1,10,17,A2F_654,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_16,1,10,16,A2F_655,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_15,1,10,15,A2F_656,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_14,1,10,14,A2F_657,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_13,1,10,13,A2F_658,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,980,40,2000,1000,FPGA_1_10_12,1,10,12,A2F_659,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,70,40,1000,1000,FPGA_1_10_71,1,10,71,F2A_672,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_70,1,10,70,F2A_673,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_69,1,10,69,F2A_674,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_68,1,10,68,F2A_675,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_67,1,10,67,F2A_676,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_66,1,10,66,F2A_677,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_65,1,10,65,F2A_678,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_64,1,10,64,F2A_679,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_63,1,10,63,F2A_680,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_62,1,10,62,F2A_681,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,330,40,1000,3000,FPGA_1_10_61,1,10,61,F2A_682,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,330,40,1000,3000,FPGA_1_10_60,1,10,60,F2A_683,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,330,40,1000,3000,FPGA_1_10_59,1,10,59,F2A_684,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,330,40,1000,3000,FPGA_1_10_58,1,10,58,F2A_685,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_57,1,10,57,F2A_686,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_56,1,10,56,F2A_687,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_55,1,10,55,F2A_688,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_54,1,10,54,F2A_689,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_53,1,10,53,F2A_690,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_52,1,10,52,F2A_691,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_51,1,10,51,F2A_692,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_50,1,10,50,F2A_693,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_49,1,10,49,F2A_694,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_48,1,10,48,F2A_695,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,460,40,1000,4000,FPGA_1_11_23,1,11,23,A2F_720,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,460,40,1000,4000,FPGA_1_11_22,1,11,22,A2F_721,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,460,40,1000,4000,FPGA_1_11_21,1,11,21,A2F_722,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_20,1,11,20,A2F_723,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_19,1,11,19,A2F_724,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_18,1,11,18,A2F_725,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_17,1,11,17,A2F_726,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_16,1,11,16,A2F_727,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_15,1,11,15,A2F_728,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_14,1,11,14,A2F_729,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_13,1,11,13,A2F_730,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,980,40,2000,1000,FPGA_1_11_12,1,11,12,A2F_731,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,70,40,1000,1000,FPGA_1_11_71,1,11,71,F2A_744,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_70,1,11,70,F2A_745,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_69,1,11,69,F2A_746,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_68,1,11,68,F2A_747,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_67,1,11,67,F2A_748,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_66,1,11,66,F2A_749,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_65,1,11,65,F2A_750,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_64,1,11,64,F2A_751,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_63,1,11,63,F2A_752,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_62,1,11,62,F2A_753,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,330,40,1000,3000,FPGA_1_11_61,1,11,61,F2A_754,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,330,40,1000,3000,FPGA_1_11_60,1,11,60,F2A_755,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,330,40,1000,3000,FPGA_1_11_59,1,11,59,F2A_756,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,330,40,1000,3000,FPGA_1_11_58,1,11,58,F2A_757,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_57,1,11,57,F2A_758,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_56,1,11,56,F2A_759,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_55,1,11,55,F2A_760,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_54,1,11,54,F2A_761,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_53,1,11,53,F2A_762,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_52,1,11,52,F2A_763,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_51,1,11,51,F2A_764,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_50,1,11,50,F2A_765,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_49,1,11,49,F2A_766,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_48,1,11,48,F2A_767,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,460,40,1000,4000,FPGA_1_12_23,1,12,23,A2F_792,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,460,40,1000,4000,FPGA_1_12_22,1,12,22,A2F_793,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,460,40,1000,4000,FPGA_1_12_21,1,12,21,A2F_794,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_20,1,12,20,A2F_795,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_19,1,12,19,A2F_796,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_18,1,12,18,A2F_797,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_17,1,12,17,A2F_798,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_16,1,12,16,A2F_799,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_15,1,12,15,A2F_800,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_14,1,12,14,A2F_801,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_13,1,12,13,A2F_802,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,980,40,2000,1000,FPGA_1_12_12,1,12,12,A2F_803,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,70,40,1000,1000,FPGA_1_12_71,1,12,71,F2A_816,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_70,1,12,70,F2A_817,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_69,1,12,69,F2A_818,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_68,1,12,68,F2A_819,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_67,1,12,67,F2A_820,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_66,1,12,66,F2A_821,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_65,1,12,65,F2A_822,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_64,1,12,64,F2A_823,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_63,1,12,63,F2A_824,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_62,1,12,62,F2A_825,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,330,40,1000,3000,FPGA_1_12_61,1,12,61,F2A_826,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,330,40,1000,3000,FPGA_1_12_60,1,12,60,F2A_827,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,330,40,1000,3000,FPGA_1_12_59,1,12,59,F2A_828,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,330,40,1000,3000,FPGA_1_12_58,1,12,58,F2A_829,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_57,1,12,57,F2A_830,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_56,1,12,56,F2A_831,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_55,1,12,55,F2A_832,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_54,1,12,54,F2A_833,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_53,1,12,53,F2A_834,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_52,1,12,52,F2A_835,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_51,1,12,51,F2A_836,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_50,1,12,50,F2A_837,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_49,1,12,49,F2A_838,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_48,1,12,48,F2A_839,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_23,1,13,23,A2F_864,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_22,1,13,22,A2F_865,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_21,1,13,21,A2F_866,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_20,1,13,20,A2F_867,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_19,1,13,19,A2F_868,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_18,1,13,18,A2F_869,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_13_17,1,13,17,A2F_870,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_13_16,1,13,16,A2F_871,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_13_15,1,13,15,A2F_872,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_13_14,1,13,14,A2F_873,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_13_13,1,13,13,A2F_874,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_71,1,13,71,F2A_888,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_70,1,13,70,F2A_889,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_69,1,13,69,F2A_890,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_68,1,13,68,F2A_891,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_67,1,13,67,F2A_892,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_66,1,13,66,F2A_893,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_65,1,13,65,F2A_894,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_64,1,13,64,F2A_895,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_63,1,13,63,F2A_896,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_14_23,1,14,23,A2F_936,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_14_22,1,14,22,A2F_937,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_14_21,1,14,21,A2F_938,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_20,1,14,20,A2F_939,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_19,1,14,19,A2F_940,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_18,1,14,18,A2F_941,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_17,1,14,17,A2F_942,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_16,1,14,16,A2F_943,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_15,1,14,15,A2F_944,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_14,1,14,14,A2F_945,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_13,1,14,13,A2F_946,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,980,40,2000,1000,FPGA_1_14_12,1,14,12,A2F_947,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_14_71,1,14,71,F2A_960,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_70,1,14,70,F2A_961,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_69,1,14,69,F2A_962,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_68,1,14,68,F2A_963,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_67,1,14,67,F2A_964,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_66,1,14,66,F2A_965,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_65,1,14,65,F2A_966,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_64,1,14,64,F2A_967,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_63,1,14,63,F2A_968,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_62,1,14,62,F2A_969,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_14_61,1,14,61,F2A_970,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_14_60,1,14,60,F2A_971,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_14_59,1,14,59,F2A_972,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_14_58,1,14,58,F2A_973,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_57,1,14,57,F2A_974,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_56,1,14,56,F2A_975,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_55,1,14,55,F2A_976,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_54,1,14,54,F2A_977,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_53,1,14,53,F2A_978,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_52,1,14,52,F2A_979,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_51,1,14,51,F2A_980,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_50,1,14,50,F2A_981,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_49,1,14,49,F2A_982,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_48,1,14,48,F2A_983,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,460,40,1000,4000,FPGA_1_15_23,1,15,23,A2F_1008,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,460,40,1000,4000,FPGA_1_15_22,1,15,22,A2F_1009,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,460,40,1000,4000,FPGA_1_15_21,1,15,21,A2F_1010,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_20,1,15,20,A2F_1011,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_19,1,15,19,A2F_1012,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_18,1,15,18,A2F_1013,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_17,1,15,17,A2F_1014,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_16,1,15,16,A2F_1015,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_15,1,15,15,A2F_1016,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_14,1,15,14,A2F_1017,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_13,1,15,13,A2F_1018,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,980,40,2000,1000,FPGA_1_15_12,1,15,12,A2F_1019,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,70,40,1000,1000,FPGA_1_15_71,1,15,71,F2A_1032,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_70,1,15,70,F2A_1033,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_69,1,15,69,F2A_1034,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_68,1,15,68,F2A_1035,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_67,1,15,67,F2A_1036,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_66,1,15,66,F2A_1037,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_65,1,15,65,F2A_1038,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_64,1,15,64,F2A_1039,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_63,1,15,63,F2A_1040,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_62,1,15,62,F2A_1041,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,330,40,1000,3000,FPGA_1_15_61,1,15,61,F2A_1042,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,330,40,1000,3000,FPGA_1_15_60,1,15,60,F2A_1043,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,330,40,1000,3000,FPGA_1_15_59,1,15,59,F2A_1044,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,330,40,1000,3000,FPGA_1_15_58,1,15,58,F2A_1045,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_57,1,15,57,F2A_1046,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_56,1,15,56,F2A_1047,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_55,1,15,55,F2A_1048,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_54,1,15,54,F2A_1049,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_53,1,15,53,F2A_1050,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_52,1,15,52,F2A_1051,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_51,1,15,51,F2A_1052,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_50,1,15,50,F2A_1053,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_49,1,15,49,F2A_1054,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_48,1,15,48,F2A_1055,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,460,40,1000,4000,FPGA_1_16_23,1,16,23,A2F_1080,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,460,40,1000,4000,FPGA_1_16_22,1,16,22,A2F_1081,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,460,40,1000,4000,FPGA_1_16_21,1,16,21,A2F_1082,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_20,1,16,20,A2F_1083,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_19,1,16,19,A2F_1084,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_18,1,16,18,A2F_1085,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_17,1,16,17,A2F_1086,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_16,1,16,16,A2F_1087,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_15,1,16,15,A2F_1088,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_14,1,16,14,A2F_1089,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_13,1,16,13,A2F_1090,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,980,40,2000,1000,FPGA_1_16_12,1,16,12,A2F_1091,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,70,40,1000,1000,FPGA_1_16_71,1,16,71,F2A_1104,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_70,1,16,70,F2A_1105,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_69,1,16,69,F2A_1106,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_68,1,16,68,F2A_1107,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_67,1,16,67,F2A_1108,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_66,1,16,66,F2A_1109,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_65,1,16,65,F2A_1110,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_64,1,16,64,F2A_1111,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_63,1,16,63,F2A_1112,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_62,1,16,62,F2A_1113,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,330,40,1000,3000,FPGA_1_16_61,1,16,61,F2A_1114,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,330,40,1000,3000,FPGA_1_16_60,1,16,60,F2A_1115,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,330,40,1000,3000,FPGA_1_16_59,1,16,59,F2A_1116,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,330,40,1000,3000,FPGA_1_16_58,1,16,58,F2A_1117,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_57,1,16,57,F2A_1118,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_56,1,16,56,F2A_1119,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_55,1,16,55,F2A_1120,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_54,1,16,54,F2A_1121,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_53,1,16,53,F2A_1122,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_52,1,16,52,F2A_1123,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_51,1,16,51,F2A_1124,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_50,1,16,50,F2A_1125,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_49,1,16,49,F2A_1126,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_48,1,16,48,F2A_1127,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,460,40,1000,4000,FPGA_1_17_23,1,17,23,A2F_1152,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,460,40,1000,4000,FPGA_1_17_22,1,17,22,A2F_1153,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,460,40,1000,4000,FPGA_1_17_21,1,17,21,A2F_1154,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_20,1,17,20,A2F_1155,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_19,1,17,19,A2F_1156,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_18,1,17,18,A2F_1157,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_17,1,17,17,A2F_1158,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_16,1,17,16,A2F_1159,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_15,1,17,15,A2F_1160,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_14,1,17,14,A2F_1161,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_13,1,17,13,A2F_1162,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,980,40,2000,1000,FPGA_1_17_12,1,17,12,A2F_1163,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,70,40,1000,1000,FPGA_1_17_71,1,17,71,F2A_1176,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_70,1,17,70,F2A_1177,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_69,1,17,69,F2A_1178,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_68,1,17,68,F2A_1179,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_67,1,17,67,F2A_1180,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_66,1,17,66,F2A_1181,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_65,1,17,65,F2A_1182,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_64,1,17,64,F2A_1183,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_63,1,17,63,F2A_1184,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_62,1,17,62,F2A_1185,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,330,40,1000,3000,FPGA_1_17_61,1,17,61,F2A_1186,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,330,40,1000,3000,FPGA_1_17_60,1,17,60,F2A_1187,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,330,40,1000,3000,FPGA_1_17_59,1,17,59,F2A_1188,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,330,40,1000,3000,FPGA_1_17_58,1,17,58,F2A_1189,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_57,1,17,57,F2A_1190,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_56,1,17,56,F2A_1191,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_55,1,17,55,F2A_1192,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_54,1,17,54,F2A_1193,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_53,1,17,53,F2A_1194,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_52,1,17,52,F2A_1195,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_51,1,17,51,F2A_1196,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_50,1,17,50,F2A_1197,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_49,1,17,49,F2A_1198,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_48,1,17,48,F2A_1199,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,460,40,1000,4000,FPGA_1_18_23,1,18,23,A2F_1224,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,460,40,1000,4000,FPGA_1_18_22,1,18,22,A2F_1225,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,460,40,1000,4000,FPGA_1_18_21,1,18,21,A2F_1226,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_20,1,18,20,A2F_1227,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_19,1,18,19,A2F_1228,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_18,1,18,18,A2F_1229,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_17,1,18,17,A2F_1230,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_16,1,18,16,A2F_1231,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_15,1,18,15,A2F_1232,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_14,1,18,14,A2F_1233,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_13,1,18,13,A2F_1234,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,980,40,2000,1000,FPGA_1_18_12,1,18,12,A2F_1235,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,70,40,1000,1000,FPGA_1_18_71,1,18,71,F2A_1248,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_70,1,18,70,F2A_1249,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_69,1,18,69,F2A_1250,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_68,1,18,68,F2A_1251,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_67,1,18,67,F2A_1252,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_66,1,18,66,F2A_1253,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_65,1,18,65,F2A_1254,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_64,1,18,64,F2A_1255,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_63,1,18,63,F2A_1256,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_62,1,18,62,F2A_1257,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,330,40,1000,3000,FPGA_1_18_61,1,18,61,F2A_1258,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,330,40,1000,3000,FPGA_1_18_60,1,18,60,F2A_1259,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,330,40,1000,3000,FPGA_1_18_59,1,18,59,F2A_1260,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,330,40,1000,3000,FPGA_1_18_58,1,18,58,F2A_1261,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_57,1,18,57,F2A_1262,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_56,1,18,56,F2A_1263,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_55,1,18,55,F2A_1264,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_54,1,18,54,F2A_1265,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_53,1,18,53,F2A_1266,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_52,1,18,52,F2A_1267,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_51,1,18,51,F2A_1268,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_50,1,18,50,F2A_1269,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_49,1,18,49,F2A_1270,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_48,1,18,48,F2A_1271,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,460,40,1000,4000,FPGA_1_19_23,1,19,23,A2F_1296,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,460,40,1000,4000,FPGA_1_19_22,1,19,22,A2F_1297,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,460,40,1000,4000,FPGA_1_19_21,1,19,21,A2F_1298,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_20,1,19,20,A2F_1299,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_19,1,19,19,A2F_1300,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_18,1,19,18,A2F_1301,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_17,1,19,17,A2F_1302,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_16,1,19,16,A2F_1303,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_15,1,19,15,A2F_1304,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_14,1,19,14,A2F_1305,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_13,1,19,13,A2F_1306,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,980,40,2000,1000,FPGA_1_19_12,1,19,12,A2F_1307,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,70,40,1000,1000,FPGA_1_19_71,1,19,71,F2A_1320,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_70,1,19,70,F2A_1321,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_69,1,19,69,F2A_1322,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_68,1,19,68,F2A_1323,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_67,1,19,67,F2A_1324,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_66,1,19,66,F2A_1325,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_65,1,19,65,F2A_1326,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_64,1,19,64,F2A_1327,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_63,1,19,63,F2A_1328,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_62,1,19,62,F2A_1329,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,330,40,1000,3000,FPGA_1_19_61,1,19,61,F2A_1330,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,330,40,1000,3000,FPGA_1_19_60,1,19,60,F2A_1331,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,330,40,1000,3000,FPGA_1_19_59,1,19,59,F2A_1332,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,330,40,1000,3000,FPGA_1_19_58,1,19,58,F2A_1333,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_57,1,19,57,F2A_1334,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_56,1,19,56,F2A_1335,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_55,1,19,55,F2A_1336,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_54,1,19,54,F2A_1337,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_53,1,19,53,F2A_1338,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_52,1,19,52,F2A_1339,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_51,1,19,51,F2A_1340,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_50,1,19,50,F2A_1341,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_49,1,19,49,F2A_1342,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_48,1,19,48,F2A_1343,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,460,40,1000,4000,FPGA_1_20_23,1,20,23,A2F_1368,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,460,40,1000,4000,FPGA_1_20_22,1,20,22,A2F_1369,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,460,40,1000,4000,FPGA_1_20_21,1,20,21,A2F_1370,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_20,1,20,20,A2F_1371,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_19,1,20,19,A2F_1372,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_18,1,20,18,A2F_1373,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_17,1,20,17,A2F_1374,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_16,1,20,16,A2F_1375,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_15,1,20,15,A2F_1376,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_14,1,20,14,A2F_1377,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_13,1,20,13,A2F_1378,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,980,40,2000,1000,FPGA_1_20_12,1,20,12,A2F_1379,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,70,40,1000,1000,FPGA_1_20_71,1,20,71,F2A_1392,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_70,1,20,70,F2A_1393,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_69,1,20,69,F2A_1394,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_68,1,20,68,F2A_1395,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_67,1,20,67,F2A_1396,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_66,1,20,66,F2A_1397,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_65,1,20,65,F2A_1398,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_64,1,20,64,F2A_1399,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_63,1,20,63,F2A_1400,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_62,1,20,62,F2A_1401,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,330,40,1000,3000,FPGA_1_20_61,1,20,61,F2A_1402,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,330,40,1000,3000,FPGA_1_20_60,1,20,60,F2A_1403,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,330,40,1000,3000,FPGA_1_20_59,1,20,59,F2A_1404,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,330,40,1000,3000,FPGA_1_20_58,1,20,58,F2A_1405,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_57,1,20,57,F2A_1406,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_56,1,20,56,F2A_1407,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_55,1,20,55,F2A_1408,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_54,1,20,54,F2A_1409,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_53,1,20,53,F2A_1410,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_52,1,20,52,F2A_1411,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_51,1,20,51,F2A_1412,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_50,1,20,50,F2A_1413,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_49,1,20,49,F2A_1414,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_48,1,20,48,F2A_1415,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,460,40,1000,4000,FPGA_1_21_23,1,21,23,A2F_1440,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,460,40,1000,4000,FPGA_1_21_22,1,21,22,A2F_1441,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,460,40,1000,4000,FPGA_1_21_21,1,21,21,A2F_1442,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_20,1,21,20,A2F_1443,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_19,1,21,19,A2F_1444,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_18,1,21,18,A2F_1445,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_17,1,21,17,A2F_1446,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_16,1,21,16,A2F_1447,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_15,1,21,15,A2F_1448,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_14,1,21,14,A2F_1449,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_13,1,21,13,A2F_1450,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,980,40,2000,1000,FPGA_1_21_12,1,21,12,A2F_1451,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,70,40,1000,1000,FPGA_1_21_71,1,21,71,F2A_1464,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_70,1,21,70,F2A_1465,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_69,1,21,69,F2A_1466,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_68,1,21,68,F2A_1467,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_67,1,21,67,F2A_1468,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_66,1,21,66,F2A_1469,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_65,1,21,65,F2A_1470,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_64,1,21,64,F2A_1471,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_63,1,21,63,F2A_1472,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_62,1,21,62,F2A_1473,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,330,40,1000,3000,FPGA_1_21_61,1,21,61,F2A_1474,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,330,40,1000,3000,FPGA_1_21_60,1,21,60,F2A_1475,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,330,40,1000,3000,FPGA_1_21_59,1,21,59,F2A_1476,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,330,40,1000,3000,FPGA_1_21_58,1,21,58,F2A_1477,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_57,1,21,57,F2A_1478,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_56,1,21,56,F2A_1479,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_55,1,21,55,F2A_1480,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_54,1,21,54,F2A_1481,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_53,1,21,53,F2A_1482,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_52,1,21,52,F2A_1483,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_51,1,21,51,F2A_1484,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_50,1,21,50,F2A_1485,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_49,1,21,49,F2A_1486,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_48,1,21,48,F2A_1487,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,460,40,1000,4000,FPGA_1_22_23,1,22,23,A2F_1512,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,460,40,1000,4000,FPGA_1_22_22,1,22,22,A2F_1513,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,460,40,1000,4000,FPGA_1_22_21,1,22,21,A2F_1514,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_20,1,22,20,A2F_1515,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_19,1,22,19,A2F_1516,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_18,1,22,18,A2F_1517,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_17,1,22,17,A2F_1518,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_16,1,22,16,A2F_1519,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_15,1,22,15,A2F_1520,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_14,1,22,14,A2F_1521,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_13,1,22,13,A2F_1522,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,980,40,2000,1000,FPGA_1_22_12,1,22,12,A2F_1523,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,70,40,1000,1000,FPGA_1_22_71,1,22,71,F2A_1536,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_70,1,22,70,F2A_1537,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_69,1,22,69,F2A_1538,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_68,1,22,68,F2A_1539,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_67,1,22,67,F2A_1540,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_66,1,22,66,F2A_1541,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_65,1,22,65,F2A_1542,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_64,1,22,64,F2A_1543,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_63,1,22,63,F2A_1544,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_62,1,22,62,F2A_1545,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,330,40,1000,3000,FPGA_1_22_61,1,22,61,F2A_1546,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,330,40,1000,3000,FPGA_1_22_60,1,22,60,F2A_1547,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,330,40,1000,3000,FPGA_1_22_59,1,22,59,F2A_1548,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,330,40,1000,3000,FPGA_1_22_58,1,22,58,F2A_1549,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_57,1,22,57,F2A_1550,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_56,1,22,56,F2A_1551,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_55,1,22,55,F2A_1552,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_54,1,22,54,F2A_1553,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_53,1,22,53,F2A_1554,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_52,1,22,52,F2A_1555,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_51,1,22,51,F2A_1556,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_50,1,22,50,F2A_1557,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_49,1,22,49,F2A_1558,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_48,1,22,48,F2A_1559,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,460,40,1000,4000,FPGA_1_23_23,1,23,23,A2F_1584,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,460,40,1000,4000,FPGA_1_23_22,1,23,22,A2F_1585,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,460,40,1000,4000,FPGA_1_23_21,1,23,21,A2F_1586,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_20,1,23,20,A2F_1587,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_19,1,23,19,A2F_1588,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_18,1,23,18,A2F_1589,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_17,1,23,17,A2F_1590,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_16,1,23,16,A2F_1591,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_15,1,23,15,A2F_1592,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_14,1,23,14,A2F_1593,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_13,1,23,13,A2F_1594,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,980,40,2000,1000,FPGA_1_23_12,1,23,12,A2F_1595,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,70,40,1000,1000,FPGA_1_23_71,1,23,71,F2A_1608,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_70,1,23,70,F2A_1609,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_69,1,23,69,F2A_1610,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_68,1,23,68,F2A_1611,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_67,1,23,67,F2A_1612,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_66,1,23,66,F2A_1613,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_65,1,23,65,F2A_1614,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_64,1,23,64,F2A_1615,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_63,1,23,63,F2A_1616,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_62,1,23,62,F2A_1617,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,330,40,1000,3000,FPGA_1_23_61,1,23,61,F2A_1618,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,330,40,1000,3000,FPGA_1_23_60,1,23,60,F2A_1619,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,330,40,1000,3000,FPGA_1_23_59,1,23,59,F2A_1620,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,330,40,1000,3000,FPGA_1_23_58,1,23,58,F2A_1621,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_57,1,23,57,F2A_1622,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_56,1,23,56,F2A_1623,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_55,1,23,55,F2A_1624,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_1_23_54,1,23,54,F2A_1625,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_1_23_53,1,23,53,F2A_1626,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_1_23_52,1,23,52,F2A_1627,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_1_23_51,1,23,51,F2A_1628,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_1_23_50,1,23,50,F2A_1629,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_1_23_49,1,23,49,F2A_1630,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_1_23_48,1,23,48,F2A_1631,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_23,1,24,23,A2F_1656,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_22,1,24,22,A2F_1657,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_21,1,24,21,A2F_1658,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_20,1,24,20,A2F_1659,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_19,1,24,19,A2F_1660,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_18,1,24,18,A2F_1661,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_17,1,24,17,A2F_1662,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_16,1,24,16,A2F_1663,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_15,1,24,15,A2F_1664,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_14,1,24,14,A2F_1665,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_13,1,24,13,A2F_1666,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_71,1,24,71,F2A_1680,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_70,1,24,70,F2A_1681,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_69,1,24,69,F2A_1682,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_68,1,24,68,F2A_1683,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_67,1,24,67,F2A_1684,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_66,1,24,66,F2A_1685,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_65,1,24,65,F2A_1686,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_64,1,24,64,F2A_1687,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_63,1,24,63,F2A_1688,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_25_23,1,25,23,A2F_1728,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_25_22,1,25,22,A2F_1729,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_25_21,1,25,21,A2F_1730,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_20,1,25,20,A2F_1731,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_19,1,25,19,A2F_1732,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_18,1,25,18,A2F_1733,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_17,1,25,17,A2F_1734,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_16,1,25,16,A2F_1735,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_15,1,25,15,A2F_1736,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_14,1,25,14,A2F_1737,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_13,1,25,13,A2F_1738,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,980,40,2000,1000,FPGA_1_25_12,1,25,12,A2F_1739,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_25_71,1,25,71,F2A_1752,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_70,1,25,70,F2A_1753,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_69,1,25,69,F2A_1754,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_68,1,25,68,F2A_1755,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_67,1,25,67,F2A_1756,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_66,1,25,66,F2A_1757,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_65,1,25,65,F2A_1758,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_64,1,25,64,F2A_1759,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_63,1,25,63,F2A_1760,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_62,1,25,62,F2A_1761,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_25_61,1,25,61,F2A_1762,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_25_60,1,25,60,F2A_1763,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_25_59,1,25,59,F2A_1764,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_25_58,1,25,58,F2A_1765,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_57,1,25,57,F2A_1766,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_56,1,25,56,F2A_1767,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_55,1,25,55,F2A_1768,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_54,1,25,54,F2A_1769,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_53,1,25,53,F2A_1770,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_52,1,25,52,F2A_1771,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_51,1,25,51,F2A_1772,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_50,1,25,50,F2A_1773,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_49,1,25,49,F2A_1774,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_48,1,25,48,F2A_1775,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,460,40,1000,4000,FPGA_1_26_23,1,26,23,A2F_1800,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,460,40,1000,4000,FPGA_1_26_22,1,26,22,A2F_1801,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,460,40,1000,4000,FPGA_1_26_21,1,26,21,A2F_1802,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_20,1,26,20,A2F_1803,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_19,1,26,19,A2F_1804,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_18,1,26,18,A2F_1805,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_17,1,26,17,A2F_1806,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_16,1,26,16,A2F_1807,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_15,1,26,15,A2F_1808,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_14,1,26,14,A2F_1809,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_13,1,26,13,A2F_1810,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,980,40,2000,1000,FPGA_1_26_12,1,26,12,A2F_1811,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,70,40,1000,1000,FPGA_1_26_71,1,26,71,F2A_1824,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_70,1,26,70,F2A_1825,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_69,1,26,69,F2A_1826,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_68,1,26,68,F2A_1827,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_67,1,26,67,F2A_1828,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_66,1,26,66,F2A_1829,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_65,1,26,65,F2A_1830,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_64,1,26,64,F2A_1831,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_63,1,26,63,F2A_1832,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_62,1,26,62,F2A_1833,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_1_26_61,1,26,61,F2A_1834,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_1_26_60,1,26,60,F2A_1835,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_1_26_59,1,26,59,F2A_1836,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_1_26_58,1,26,58,F2A_1837,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_57,1,26,57,F2A_1838,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_56,1,26,56,F2A_1839,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_55,1,26,55,F2A_1840,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_54,1,26,54,F2A_1841,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_53,1,26,53,F2A_1842,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_52,1,26,52,F2A_1843,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_51,1,26,51,F2A_1844,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_50,1,26,50,F2A_1845,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_49,1,26,49,F2A_1846,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_48,1,26,48,F2A_1847,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,460,40,1000,4000,FPGA_1_27_23,1,27,23,A2F_1872,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,460,40,1000,4000,FPGA_1_27_22,1,27,22,A2F_1873,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,460,40,1000,4000,FPGA_1_27_21,1,27,21,A2F_1874,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_20,1,27,20,A2F_1875,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_19,1,27,19,A2F_1876,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_18,1,27,18,A2F_1877,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_17,1,27,17,A2F_1878,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_16,1,27,16,A2F_1879,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_15,1,27,15,A2F_1880,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_14,1,27,14,A2F_1881,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_13,1,27,13,A2F_1882,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,980,40,2000,1000,FPGA_1_27_12,1,27,12,A2F_1883,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,70,40,1000,1000,FPGA_1_27_71,1,27,71,F2A_1896,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_70,1,27,70,F2A_1897,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_69,1,27,69,F2A_1898,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_68,1,27,68,F2A_1899,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_67,1,27,67,F2A_1900,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_66,1,27,66,F2A_1901,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_65,1,27,65,F2A_1902,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_64,1,27,64,F2A_1903,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_63,1,27,63,F2A_1904,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_62,1,27,62,F2A_1905,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_1_27_61,1,27,61,F2A_1906,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_1_27_60,1,27,60,F2A_1907,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_1_27_59,1,27,59,F2A_1908,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_1_27_58,1,27,58,F2A_1909,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_57,1,27,57,F2A_1910,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_56,1,27,56,F2A_1911,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_55,1,27,55,F2A_1912,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_54,1,27,54,F2A_1913,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_53,1,27,53,F2A_1914,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_52,1,27,52,F2A_1915,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_51,1,27,51,F2A_1916,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_50,1,27,50,F2A_1917,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_49,1,27,49,F2A_1918,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_48,1,27,48,F2A_1919,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,460,40,1000,4000,FPGA_1_28_23,1,28,23,A2F_1944,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,460,40,1000,4000,FPGA_1_28_22,1,28,22,A2F_1945,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,460,40,1000,4000,FPGA_1_28_21,1,28,21,A2F_1946,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_20,1,28,20,A2F_1947,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_19,1,28,19,A2F_1948,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_18,1,28,18,A2F_1949,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_17,1,28,17,A2F_1950,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_16,1,28,16,A2F_1951,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_15,1,28,15,A2F_1952,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_14,1,28,14,A2F_1953,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_13,1,28,13,A2F_1954,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,980,40,2000,1000,FPGA_1_28_12,1,28,12,A2F_1955,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,70,40,1000,1000,FPGA_1_28_71,1,28,71,F2A_1968,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_70,1,28,70,F2A_1969,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_69,1,28,69,F2A_1970,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_68,1,28,68,F2A_1971,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_67,1,28,67,F2A_1972,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_66,1,28,66,F2A_1973,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_65,1,28,65,F2A_1974,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_64,1,28,64,F2A_1975,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_63,1,28,63,F2A_1976,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_62,1,28,62,F2A_1977,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_1_28_61,1,28,61,F2A_1978,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_1_28_60,1,28,60,F2A_1979,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_1_28_59,1,28,59,F2A_1980,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_1_28_58,1,28,58,F2A_1981,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_57,1,28,57,F2A_1982,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_56,1,28,56,F2A_1983,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_55,1,28,55,F2A_1984,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_54,1,28,54,F2A_1985,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_53,1,28,53,F2A_1986,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_52,1,28,52,F2A_1987,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_51,1,28,51,F2A_1988,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_50,1,28,50,F2A_1989,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_49,1,28,49,F2A_1990,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_48,1,28,48,F2A_1991,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,460,40,1000,4000,FPGA_1_29_23,1,29,23,A2F_2016,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,460,40,1000,4000,FPGA_1_29_22,1,29,22,A2F_2017,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,460,40,1000,4000,FPGA_1_29_21,1,29,21,A2F_2018,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_20,1,29,20,A2F_2019,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_19,1,29,19,A2F_2020,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_18,1,29,18,A2F_2021,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_17,1,29,17,A2F_2022,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_16,1,29,16,A2F_2023,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_15,1,29,15,A2F_2024,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_14,1,29,14,A2F_2025,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_13,1,29,13,A2F_2026,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,980,40,2000,1000,FPGA_1_29_12,1,29,12,A2F_2027,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,70,40,1000,1000,FPGA_1_29_71,1,29,71,F2A_2040,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_70,1,29,70,F2A_2041,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_69,1,29,69,F2A_2042,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_68,1,29,68,F2A_2043,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_67,1,29,67,F2A_2044,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_66,1,29,66,F2A_2045,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_65,1,29,65,F2A_2046,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_64,1,29,64,F2A_2047,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_63,1,29,63,F2A_2048,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_62,1,29,62,F2A_2049,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_1_29_61,1,29,61,F2A_2050,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_1_29_60,1,29,60,F2A_2051,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_1_29_59,1,29,59,F2A_2052,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_1_29_58,1,29,58,F2A_2053,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_57,1,29,57,F2A_2054,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_56,1,29,56,F2A_2055,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_55,1,29,55,F2A_2056,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_54,1,29,54,F2A_2057,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_53,1,29,53,F2A_2058,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_52,1,29,52,F2A_2059,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_51,1,29,51,F2A_2060,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_50,1,29,50,F2A_2061,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_49,1,29,49,F2A_2062,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_48,1,29,48,F2A_2063,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,460,40,1000,4000,FPGA_1_30_23,1,30,23,A2F_2088,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,460,40,1000,4000,FPGA_1_30_22,1,30,22,A2F_2089,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,460,40,1000,4000,FPGA_1_30_21,1,30,21,A2F_2090,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_20,1,30,20,A2F_2091,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_19,1,30,19,A2F_2092,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_18,1,30,18,A2F_2093,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_17,1,30,17,A2F_2094,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_16,1,30,16,A2F_2095,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_15,1,30,15,A2F_2096,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_14,1,30,14,A2F_2097,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_13,1,30,13,A2F_2098,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,980,40,2000,1000,FPGA_1_30_12,1,30,12,A2F_2099,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,70,40,1000,1000,FPGA_1_30_71,1,30,71,F2A_2112,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_70,1,30,70,F2A_2113,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_69,1,30,69,F2A_2114,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_68,1,30,68,F2A_2115,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_67,1,30,67,F2A_2116,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_66,1,30,66,F2A_2117,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_65,1,30,65,F2A_2118,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_64,1,30,64,F2A_2119,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_63,1,30,63,F2A_2120,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_62,1,30,62,F2A_2121,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_1_30_61,1,30,61,F2A_2122,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_1_30_60,1,30,60,F2A_2123,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_1_30_59,1,30,59,F2A_2124,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_1_30_58,1,30,58,F2A_2125,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_57,1,30,57,F2A_2126,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_56,1,30,56,F2A_2127,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_55,1,30,55,F2A_2128,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_54,1,30,54,F2A_2129,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_53,1,30,53,F2A_2130,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_52,1,30,52,F2A_2131,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_51,1,30,51,F2A_2132,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_50,1,30,50,F2A_2133,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_49,1,30,49,F2A_2134,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_48,1,30,48,F2A_2135,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,460,40,1000,4000,FPGA_1_31_23,1,31,23,A2F_2160,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,460,40,1000,4000,FPGA_1_31_22,1,31,22,A2F_2161,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,460,40,1000,4000,FPGA_1_31_21,1,31,21,A2F_2162,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_20,1,31,20,A2F_2163,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_19,1,31,19,A2F_2164,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_18,1,31,18,A2F_2165,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_17,1,31,17,A2F_2166,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_16,1,31,16,A2F_2167,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_15,1,31,15,A2F_2168,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_14,1,31,14,A2F_2169,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_13,1,31,13,A2F_2170,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,980,40,2000,1000,FPGA_1_31_12,1,31,12,A2F_2171,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,70,40,1000,1000,FPGA_1_31_71,1,31,71,F2A_2184,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_70,1,31,70,F2A_2185,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_69,1,31,69,F2A_2186,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_68,1,31,68,F2A_2187,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_67,1,31,67,F2A_2188,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_66,1,31,66,F2A_2189,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_65,1,31,65,F2A_2190,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_64,1,31,64,F2A_2191,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_63,1,31,63,F2A_2192,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_62,1,31,62,F2A_2193,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_1_31_61,1,31,61,F2A_2194,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_1_31_60,1,31,60,F2A_2195,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_1_31_59,1,31,59,F2A_2196,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_1_31_58,1,31,58,F2A_2197,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_57,1,31,57,F2A_2198,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_56,1,31,56,F2A_2199,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_55,1,31,55,F2A_2200,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_54,1,31,54,F2A_2201,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_53,1,31,53,F2A_2202,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_52,1,31,52,F2A_2203,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_51,1,31,51,F2A_2204,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_50,1,31,50,F2A_2205,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_49,1,31,49,F2A_2206,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_48,1,31,48,F2A_2207,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,460,40,1000,4000,FPGA_1_32_23,1,32,23,A2F_2232,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,460,40,1000,4000,FPGA_1_32_22,1,32,22,A2F_2233,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,460,40,1000,4000,FPGA_1_32_21,1,32,21,A2F_2234,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_20,1,32,20,A2F_2235,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_19,1,32,19,A2F_2236,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_18,1,32,18,A2F_2237,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_17,1,32,17,A2F_2238,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_16,1,32,16,A2F_2239,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_15,1,32,15,A2F_2240,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_14,1,32,14,A2F_2241,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_13,1,32,13,A2F_2242,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,980,40,2000,1000,FPGA_1_32_12,1,32,12,A2F_2243,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,70,40,1000,1000,FPGA_1_32_71,1,32,71,F2A_2256,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_70,1,32,70,F2A_2257,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_69,1,32,69,F2A_2258,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_68,1,32,68,F2A_2259,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_67,1,32,67,F2A_2260,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_66,1,32,66,F2A_2261,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_65,1,32,65,F2A_2262,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_64,1,32,64,F2A_2263,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_63,1,32,63,F2A_2264,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_62,1,32,62,F2A_2265,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_1_32_61,1,32,61,F2A_2266,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_1_32_60,1,32,60,F2A_2267,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_1_32_59,1,32,59,F2A_2268,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_1_32_58,1,32,58,F2A_2269,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_57,1,32,57,F2A_2270,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_56,1,32,56,F2A_2271,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_55,1,32,55,F2A_2272,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_54,1,32,54,F2A_2273,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_53,1,32,53,F2A_2274,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_52,1,32,52,F2A_2275,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_51,1,32,51,F2A_2276,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_50,1,32,50,F2A_2277,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_49,1,32,49,F2A_2278,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_48,1,32,48,F2A_2279,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,460,40,1000,4000,FPGA_1_33_23,1,33,23,A2F_2304,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,460,40,1000,4000,FPGA_1_33_22,1,33,22,A2F_2305,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,460,40,1000,4000,FPGA_1_33_21,1,33,21,A2F_2306,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_20,1,33,20,A2F_2307,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_19,1,33,19,A2F_2308,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_18,1,33,18,A2F_2309,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_17,1,33,17,A2F_2310,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_16,1,33,16,A2F_2311,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_15,1,33,15,A2F_2312,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_14,1,33,14,A2F_2313,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_13,1,33,13,A2F_2314,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,980,40,2000,1000,FPGA_1_33_12,1,33,12,A2F_2315,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,70,40,1000,1000,FPGA_1_33_71,1,33,71,F2A_2328,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_70,1,33,70,F2A_2329,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_69,1,33,69,F2A_2330,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_68,1,33,68,F2A_2331,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_67,1,33,67,F2A_2332,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_66,1,33,66,F2A_2333,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_65,1,33,65,F2A_2334,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_64,1,33,64,F2A_2335,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_63,1,33,63,F2A_2336,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_62,1,33,62,F2A_2337,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_1_33_61,1,33,61,F2A_2338,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_1_33_60,1,33,60,F2A_2339,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_1_33_59,1,33,59,F2A_2340,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_1_33_58,1,33,58,F2A_2341,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_57,1,33,57,F2A_2342,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_56,1,33,56,F2A_2343,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_55,1,33,55,F2A_2344,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_54,1,33,54,F2A_2345,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_53,1,33,53,F2A_2346,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_52,1,33,52,F2A_2347,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_51,1,33,51,F2A_2348,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_50,1,33,50,F2A_2349,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_49,1,33,49,F2A_2350,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_48,1,33,48,F2A_2351,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,460,40,1000,4000,FPGA_1_34_23,1,34,23,A2F_2376,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,460,40,1000,4000,FPGA_1_34_22,1,34,22,A2F_2377,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,460,40,1000,4000,FPGA_1_34_21,1,34,21,A2F_2378,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_20,1,34,20,A2F_2379,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_19,1,34,19,A2F_2380,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_18,1,34,18,A2F_2381,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_17,1,34,17,A2F_2382,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_16,1,34,16,A2F_2383,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_15,1,34,15,A2F_2384,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_14,1,34,14,A2F_2385,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_13,1,34,13,A2F_2386,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,980,40,2000,1000,FPGA_1_34_12,1,34,12,A2F_2387,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,70,40,1000,1000,FPGA_1_34_71,1,34,71,F2A_2400,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_70,1,34,70,F2A_2401,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_69,1,34,69,F2A_2402,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_68,1,34,68,F2A_2403,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_67,1,34,67,F2A_2404,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_66,1,34,66,F2A_2405,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_65,1,34,65,F2A_2406,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_64,1,34,64,F2A_2407,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_63,1,34,63,F2A_2408,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_62,1,34,62,F2A_2409,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_1_34_61,1,34,61,F2A_2410,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_1_34_60,1,34,60,F2A_2411,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_1_34_59,1,34,59,F2A_2412,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_1_34_58,1,34,58,F2A_2413,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_57,1,34,57,F2A_2414,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_56,1,34,56,F2A_2415,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_55,1,34,55,F2A_2416,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_54,1,34,54,F2A_2417,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_53,1,34,53,F2A_2418,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_52,1,34,52,F2A_2419,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_51,1,34,51,F2A_2420,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_50,1,34,50,F2A_2421,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_49,1,34,49,F2A_2422,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_48,1,34,48,F2A_2423,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_23,1,35,23,A2F_2448,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_22,1,35,22,A2F_2449,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_21,1,35,21,A2F_2450,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_20,1,35,20,A2F_2451,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_19,1,35,19,A2F_2452,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_18,1,35,18,A2F_2453,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_17,1,35,17,A2F_2454,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_16,1,35,16,A2F_2455,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_15,1,35,15,A2F_2456,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_14,1,35,14,A2F_2457,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_13,1,35,13,A2F_2458,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_71,1,35,71,F2A_2472,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_70,1,35,70,F2A_2473,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_69,1,35,69,F2A_2474,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_68,1,35,68,F2A_2475,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_67,1,35,67,F2A_2476,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_66,1,35,66,F2A_2477,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_65,1,35,65,F2A_2478,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_64,1,35,64,F2A_2479,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_63,1,35,63,F2A_2480,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_36_23,1,36,23,A2F_2520,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_36_22,1,36,22,A2F_2521,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_36_21,1,36,21,A2F_2522,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_20,1,36,20,A2F_2523,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_19,1,36,19,A2F_2524,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_18,1,36,18,A2F_2525,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_17,1,36,17,A2F_2526,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_16,1,36,16,A2F_2527,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_15,1,36,15,A2F_2528,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_14,1,36,14,A2F_2529,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_13,1,36,13,A2F_2530,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,980,40,2000,1000,FPGA_1_36_12,1,36,12,A2F_2531,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_36_71,1,36,71,F2A_2544,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_70,1,36,70,F2A_2545,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_69,1,36,69,F2A_2546,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_68,1,36,68,F2A_2547,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_67,1,36,67,F2A_2548,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_66,1,36,66,F2A_2549,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_65,1,36,65,F2A_2550,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_64,1,36,64,F2A_2551,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_63,1,36,63,F2A_2552,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_62,1,36,62,F2A_2553,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_36_61,1,36,61,F2A_2554,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_36_60,1,36,60,F2A_2555,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_36_59,1,36,59,F2A_2556,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_36_58,1,36,58,F2A_2557,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_57,1,36,57,F2A_2558,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_56,1,36,56,F2A_2559,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_55,1,36,55,F2A_2560,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_54,1,36,54,F2A_2561,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_53,1,36,53,F2A_2562,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_52,1,36,52,F2A_2563,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_51,1,36,51,F2A_2564,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_50,1,36,50,F2A_2565,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_49,1,36,49,F2A_2566,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_48,1,36,48,F2A_2567,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,460,40,1000,4000,FPGA_1_37_23,1,37,23,A2F_2592,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,460,40,1000,4000,FPGA_1_37_22,1,37,22,A2F_2593,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,460,40,1000,4000,FPGA_1_37_21,1,37,21,A2F_2594,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_20,1,37,20,A2F_2595,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_19,1,37,19,A2F_2596,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_18,1,37,18,A2F_2597,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_17,1,37,17,A2F_2598,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_16,1,37,16,A2F_2599,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_15,1,37,15,A2F_2600,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_14,1,37,14,A2F_2601,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_13,1,37,13,A2F_2602,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,980,40,2000,1000,FPGA_1_37_12,1,37,12,A2F_2603,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,70,40,1000,1000,FPGA_1_37_71,1,37,71,F2A_2616,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_70,1,37,70,F2A_2617,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_69,1,37,69,F2A_2618,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_68,1,37,68,F2A_2619,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_67,1,37,67,F2A_2620,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_66,1,37,66,F2A_2621,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_65,1,37,65,F2A_2622,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_64,1,37,64,F2A_2623,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_63,1,37,63,F2A_2624,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_62,1,37,62,F2A_2625,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_1_37_61,1,37,61,F2A_2626,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_1_37_60,1,37,60,F2A_2627,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_1_37_59,1,37,59,F2A_2628,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_1_37_58,1,37,58,F2A_2629,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_57,1,37,57,F2A_2630,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_56,1,37,56,F2A_2631,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_55,1,37,55,F2A_2632,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_54,1,37,54,F2A_2633,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_53,1,37,53,F2A_2634,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_52,1,37,52,F2A_2635,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_51,1,37,51,F2A_2636,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_50,1,37,50,F2A_2637,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_49,1,37,49,F2A_2638,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_48,1,37,48,F2A_2639,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,460,40,1000,4000,FPGA_1_38_23,1,38,23,A2F_2664,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,460,40,1000,4000,FPGA_1_38_22,1,38,22,A2F_2665,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,460,40,1000,4000,FPGA_1_38_21,1,38,21,A2F_2666,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_20,1,38,20,A2F_2667,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_19,1,38,19,A2F_2668,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_18,1,38,18,A2F_2669,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_17,1,38,17,A2F_2670,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_16,1,38,16,A2F_2671,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_15,1,38,15,A2F_2672,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_14,1,38,14,A2F_2673,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_13,1,38,13,A2F_2674,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,980,40,2000,1000,FPGA_1_38_12,1,38,12,A2F_2675,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,70,40,1000,1000,FPGA_1_38_71,1,38,71,F2A_2688,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_70,1,38,70,F2A_2689,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_69,1,38,69,F2A_2690,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_68,1,38,68,F2A_2691,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_67,1,38,67,F2A_2692,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_66,1,38,66,F2A_2693,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_65,1,38,65,F2A_2694,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_64,1,38,64,F2A_2695,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_63,1,38,63,F2A_2696,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_62,1,38,62,F2A_2697,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_1_38_61,1,38,61,F2A_2698,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_1_38_60,1,38,60,F2A_2699,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_1_38_59,1,38,59,F2A_2700,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_1_38_58,1,38,58,F2A_2701,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_57,1,38,57,F2A_2702,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_56,1,38,56,F2A_2703,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_55,1,38,55,F2A_2704,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_54,1,38,54,F2A_2705,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_53,1,38,53,F2A_2706,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_52,1,38,52,F2A_2707,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_51,1,38,51,F2A_2708,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_50,1,38,50,F2A_2709,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_49,1,38,49,F2A_2710,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_48,1,38,48,F2A_2711,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,460,40,1000,4000,FPGA_1_39_23,1,39,23,A2F_2736,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,460,40,1000,4000,FPGA_1_39_22,1,39,22,A2F_2737,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,460,40,1000,4000,FPGA_1_39_21,1,39,21,A2F_2738,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_20,1,39,20,A2F_2739,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_19,1,39,19,A2F_2740,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_18,1,39,18,A2F_2741,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_17,1,39,17,A2F_2742,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_16,1,39,16,A2F_2743,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_15,1,39,15,A2F_2744,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_14,1,39,14,A2F_2745,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_13,1,39,13,A2F_2746,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,980,40,2000,1000,FPGA_1_39_12,1,39,12,A2F_2747,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,70,40,1000,1000,FPGA_1_39_71,1,39,71,F2A_2760,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_70,1,39,70,F2A_2761,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_69,1,39,69,F2A_2762,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_68,1,39,68,F2A_2763,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_67,1,39,67,F2A_2764,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_66,1,39,66,F2A_2765,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_65,1,39,65,F2A_2766,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_64,1,39,64,F2A_2767,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_63,1,39,63,F2A_2768,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_62,1,39,62,F2A_2769,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_1_39_61,1,39,61,F2A_2770,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_1_39_60,1,39,60,F2A_2771,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_1_39_59,1,39,59,F2A_2772,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_1_39_58,1,39,58,F2A_2773,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_57,1,39,57,F2A_2774,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_56,1,39,56,F2A_2775,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_55,1,39,55,F2A_2776,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_54,1,39,54,F2A_2777,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_53,1,39,53,F2A_2778,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_52,1,39,52,F2A_2779,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_51,1,39,51,F2A_2780,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_50,1,39,50,F2A_2781,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_49,1,39,49,F2A_2782,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_48,1,39,48,F2A_2783,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,460,40,1000,4000,FPGA_1_40_23,1,40,23,A2F_2808,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,460,40,1000,4000,FPGA_1_40_22,1,40,22,A2F_2809,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,460,40,1000,4000,FPGA_1_40_21,1,40,21,A2F_2810,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_20,1,40,20,A2F_2811,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_19,1,40,19,A2F_2812,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_18,1,40,18,A2F_2813,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_17,1,40,17,A2F_2814,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_16,1,40,16,A2F_2815,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_15,1,40,15,A2F_2816,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_14,1,40,14,A2F_2817,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_13,1,40,13,A2F_2818,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,980,40,2000,1000,FPGA_1_40_12,1,40,12,A2F_2819,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,70,40,1000,1000,FPGA_1_40_71,1,40,71,F2A_2832,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_70,1,40,70,F2A_2833,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_69,1,40,69,F2A_2834,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_68,1,40,68,F2A_2835,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_67,1,40,67,F2A_2836,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_66,1,40,66,F2A_2837,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_65,1,40,65,F2A_2838,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_64,1,40,64,F2A_2839,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_63,1,40,63,F2A_2840,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_62,1,40,62,F2A_2841,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_1_40_61,1,40,61,F2A_2842,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_1_40_60,1,40,60,F2A_2843,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_1_40_59,1,40,59,F2A_2844,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_1_40_58,1,40,58,F2A_2845,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_57,1,40,57,F2A_2846,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_56,1,40,56,F2A_2847,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_55,1,40,55,F2A_2848,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_54,1,40,54,F2A_2849,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_53,1,40,53,F2A_2850,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_52,1,40,52,F2A_2851,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_51,1,40,51,F2A_2852,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_50,1,40,50,F2A_2853,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_49,1,40,49,F2A_2854,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_48,1,40,48,F2A_2855,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,460,40,1000,4000,FPGA_1_41_23,1,41,23,A2F_2880,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,460,40,1000,4000,FPGA_1_41_22,1,41,22,A2F_2881,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,460,40,1000,4000,FPGA_1_41_21,1,41,21,A2F_2882,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_20,1,41,20,A2F_2883,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_19,1,41,19,A2F_2884,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_18,1,41,18,A2F_2885,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_17,1,41,17,A2F_2886,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_16,1,41,16,A2F_2887,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_15,1,41,15,A2F_2888,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_14,1,41,14,A2F_2889,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_13,1,41,13,A2F_2890,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,980,40,2000,1000,FPGA_1_41_12,1,41,12,A2F_2891,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,70,40,1000,1000,FPGA_1_41_71,1,41,71,F2A_2904,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_70,1,41,70,F2A_2905,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_69,1,41,69,F2A_2906,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_68,1,41,68,F2A_2907,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_67,1,41,67,F2A_2908,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_66,1,41,66,F2A_2909,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_65,1,41,65,F2A_2910,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_64,1,41,64,F2A_2911,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_63,1,41,63,F2A_2912,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_62,1,41,62,F2A_2913,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_1_41_61,1,41,61,F2A_2914,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_1_41_60,1,41,60,F2A_2915,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_1_41_59,1,41,59,F2A_2916,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_1_41_58,1,41,58,F2A_2917,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_57,1,41,57,F2A_2918,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_56,1,41,56,F2A_2919,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_55,1,41,55,F2A_2920,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_54,1,41,54,F2A_2921,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_53,1,41,53,F2A_2922,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_52,1,41,52,F2A_2923,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_51,1,41,51,F2A_2924,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_50,1,41,50,F2A_2925,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_49,1,41,49,F2A_2926,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_48,1,41,48,F2A_2927,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,460,40,1000,4000,FPGA_1_42_23,1,42,23,A2F_2952,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,460,40,1000,4000,FPGA_1_42_22,1,42,22,A2F_2953,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,460,40,1000,4000,FPGA_1_42_21,1,42,21,A2F_2954,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_20,1,42,20,A2F_2955,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_19,1,42,19,A2F_2956,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_18,1,42,18,A2F_2957,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_17,1,42,17,A2F_2958,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_16,1,42,16,A2F_2959,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_15,1,42,15,A2F_2960,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_14,1,42,14,A2F_2961,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_13,1,42,13,A2F_2962,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,980,40,2000,1000,FPGA_1_42_12,1,42,12,A2F_2963,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,70,40,1000,1000,FPGA_1_42_71,1,42,71,F2A_2976,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_70,1,42,70,F2A_2977,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_69,1,42,69,F2A_2978,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_68,1,42,68,F2A_2979,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_67,1,42,67,F2A_2980,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_66,1,42,66,F2A_2981,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_65,1,42,65,F2A_2982,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_64,1,42,64,F2A_2983,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_63,1,42,63,F2A_2984,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_62,1,42,62,F2A_2985,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_1_42_61,1,42,61,F2A_2986,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_1_42_60,1,42,60,F2A_2987,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_1_42_59,1,42,59,F2A_2988,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_1_42_58,1,42,58,F2A_2989,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_57,1,42,57,F2A_2990,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_56,1,42,56,F2A_2991,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_55,1,42,55,F2A_2992,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_54,1,42,54,F2A_2993,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_53,1,42,53,F2A_2994,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_52,1,42,52,F2A_2995,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_51,1,42,51,F2A_2996,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_50,1,42,50,F2A_2997,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_49,1,42,49,F2A_2998,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_48,1,42,48,F2A_2999,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,460,40,1000,4000,FPGA_1_43_23,1,43,23,A2F_3024,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,460,40,1000,4000,FPGA_1_43_22,1,43,22,A2F_3025,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,460,40,1000,4000,FPGA_1_43_21,1,43,21,A2F_3026,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_20,1,43,20,A2F_3027,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_19,1,43,19,A2F_3028,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_18,1,43,18,A2F_3029,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_17,1,43,17,A2F_3030,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_16,1,43,16,A2F_3031,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_15,1,43,15,A2F_3032,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_14,1,43,14,A2F_3033,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_13,1,43,13,A2F_3034,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,980,40,2000,1000,FPGA_1_43_12,1,43,12,A2F_3035,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,70,40,1000,1000,FPGA_1_43_71,1,43,71,F2A_3048,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_70,1,43,70,F2A_3049,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_69,1,43,69,F2A_3050,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_68,1,43,68,F2A_3051,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_67,1,43,67,F2A_3052,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_66,1,43,66,F2A_3053,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_65,1,43,65,F2A_3054,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_64,1,43,64,F2A_3055,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_63,1,43,63,F2A_3056,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_62,1,43,62,F2A_3057,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_1_43_61,1,43,61,F2A_3058,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_1_43_60,1,43,60,F2A_3059,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_1_43_59,1,43,59,F2A_3060,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_1_43_58,1,43,58,F2A_3061,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_57,1,43,57,F2A_3062,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_56,1,43,56,F2A_3063,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_55,1,43,55,F2A_3064,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_54,1,43,54,F2A_3065,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_53,1,43,53,F2A_3066,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_52,1,43,52,F2A_3067,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_51,1,43,51,F2A_3068,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_50,1,43,50,F2A_3069,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_49,1,43,49,F2A_3070,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_48,1,43,48,F2A_3071,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,460,40,1000,4000,FPGA_1_44_23,1,44,23,A2F_3096,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,460,40,1000,4000,FPGA_1_44_22,1,44,22,A2F_3097,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,460,40,1000,4000,FPGA_1_44_21,1,44,21,A2F_3098,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_20,1,44,20,A2F_3099,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_19,1,44,19,A2F_3100,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_18,1,44,18,A2F_3101,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_17,1,44,17,A2F_3102,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_16,1,44,16,A2F_3103,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_15,1,44,15,A2F_3104,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_14,1,44,14,A2F_3105,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_13,1,44,13,A2F_3106,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,980,40,2000,1000,FPGA_1_44_12,1,44,12,A2F_3107,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,70,40,1000,1000,FPGA_1_44_71,1,44,71,F2A_3120,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_70,1,44,70,F2A_3121,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_69,1,44,69,F2A_3122,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_68,1,44,68,F2A_3123,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_67,1,44,67,F2A_3124,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_66,1,44,66,F2A_3125,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_65,1,44,65,F2A_3126,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_64,1,44,64,F2A_3127,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_63,1,44,63,F2A_3128,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_62,1,44,62,F2A_3129,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_1_44_61,1,44,61,F2A_3130,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_1_44_60,1,44,60,F2A_3131,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_1_44_59,1,44,59,F2A_3132,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_1_44_58,1,44,58,F2A_3133,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_57,1,44,57,F2A_3134,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_56,1,44,56,F2A_3135,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_55,1,44,55,F2A_3136,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_44_54,1,44,54,F2A_3137,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_44_53,1,44,53,F2A_3138,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_44_52,1,44,52,F2A_3139,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_44_51,1,44,51,F2A_3140,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_44_50,1,44,50,F2A_3141,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_44_49,1,44,49,F2A_3142,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_44_48,1,44,48,F2A_3143,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,460,40,1000,4000,FPGA_1_45_23,1,45,23,A2F_3168,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,460,40,1000,4000,FPGA_1_45_22,1,45,22,A2F_3169,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,460,40,1000,4000,FPGA_1_45_21,1,45,21,A2F_3170,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_20,1,45,20,A2F_3171,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_19,1,45,19,A2F_3172,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_18,1,45,18,A2F_3173,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_17,1,45,17,A2F_3174,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_16,1,45,16,A2F_3175,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_15,1,45,15,A2F_3176,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_14,1,45,14,A2F_3177,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_13,1,45,13,A2F_3178,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,980,40,2000,1000,FPGA_1_45_12,1,45,12,A2F_3179,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,70,40,1000,1000,FPGA_1_45_71,1,45,71,F2A_3192,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_70,1,45,70,F2A_3193,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_69,1,45,69,F2A_3194,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_68,1,45,68,F2A_3195,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_67,1,45,67,F2A_3196,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_66,1,45,66,F2A_3197,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_65,1,45,65,F2A_3198,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_64,1,45,64,F2A_3199,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_63,1,45,63,F2A_3200,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_62,1,45,62,F2A_3201,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,330,40,1000,3000,FPGA_1_45_61,1,45,61,F2A_3202,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,330,40,1000,3000,FPGA_1_45_60,1,45,60,F2A_3203,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,330,40,1000,3000,FPGA_1_45_59,1,45,59,F2A_3204,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,330,40,1000,3000,FPGA_1_45_58,1,45,58,F2A_3205,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_57,1,45,57,F2A_3206,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_56,1,45,56,F2A_3207,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_55,1,45,55,F2A_3208,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_1_45_54,1,45,54,F2A_3209,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_1_45_53,1,45,53,F2A_3210,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_1_45_52,1,45,52,F2A_3211,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_1_45_51,1,45,51,F2A_3212,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_1_45_50,1,45,50,F2A_3213,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_1_45_49,1,45,49,F2A_3214,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_1_45_48,1,45,48,F2A_3215,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_46_23,1,46,23,A2F_3240,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_46_22,1,46,22,A2F_3241,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_46_21,1,46,21,A2F_3242,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_46_20,1,46,20,A2F_3243,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_46_19,1,46,19,A2F_3244,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_46_18,1,46,18,A2F_3245,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_1_46_17,1,46,17,A2F_3246,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_1_46_16,1,46,16,A2F_3247,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_1_46_15,1,46,15,A2F_3248,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_1_46_14,1,46,14,A2F_3249,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_1_46_13,1,46,13,A2F_3250,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_71,1,46,71,F2A_3264,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_70,1,46,70,F2A_3265,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_69,1,46,69,F2A_3266,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_68,1,46,68,F2A_3267,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_67,1,46,67,F2A_3268,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_66,1,46,66,F2A_3269,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_65,1,46,65,F2A_3270,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_64,1,46,64,F2A_3271,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_63,1,46,63,F2A_3272,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_1_47_23,1,47,23,A2F_3312,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_1_47_22,1,47,22,A2F_3313,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_1_47_21,1,47,21,A2F_3314,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_20,1,47,20,A2F_3315,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_19,1,47,19,A2F_3316,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_18,1,47,18,A2F_3317,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_17,1,47,17,A2F_3318,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_16,1,47,16,A2F_3319,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_15,1,47,15,A2F_3320,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_14,1,47,14,A2F_3321,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_13,1,47,13,A2F_3322,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,980,40,2000,1000,FPGA_1_47_12,1,47,12,A2F_3323,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_47_71,1,47,71,F2A_3336,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_70,1,47,70,F2A_3337,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_69,1,47,69,F2A_3338,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_68,1,47,68,F2A_3339,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_67,1,47,67,F2A_3340,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_66,1,47,66,F2A_3341,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_65,1,47,65,F2A_3342,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_64,1,47,64,F2A_3343,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_63,1,47,63,F2A_3344,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_62,1,47,62,F2A_3345,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_47_61,1,47,61,F2A_3346,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_47_60,1,47,60,F2A_3347,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_47_59,1,47,59,F2A_3348,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_47_58,1,47,58,F2A_3349,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_57,1,47,57,F2A_3350,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_56,1,47,56,F2A_3351,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_55,1,47,55,F2A_3352,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_1_47_54,1,47,54,F2A_3353,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_1_47_53,1,47,53,F2A_3354,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_1_47_52,1,47,52,F2A_3355,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_1_47_51,1,47,51,F2A_3356,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_1_47_50,1,47,50,F2A_3357,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_1_47_49,1,47,49,F2A_3358,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_1_47_48,1,47,48,F2A_3359,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,460,40,1000,4000,FPGA_1_48_23,1,48,23,A2F_3384,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,460,40,1000,4000,FPGA_1_48_22,1,48,22,A2F_3385,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,460,40,1000,4000,FPGA_1_48_21,1,48,21,A2F_3386,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_20,1,48,20,A2F_3387,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_19,1,48,19,A2F_3388,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_18,1,48,18,A2F_3389,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_17,1,48,17,A2F_3390,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_16,1,48,16,A2F_3391,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_15,1,48,15,A2F_3392,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_14,1,48,14,A2F_3393,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_13,1,48,13,A2F_3394,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,980,40,2000,1000,FPGA_1_48_12,1,48,12,A2F_3395,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,70,40,1000,1000,FPGA_1_48_71,1,48,71,F2A_3408,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_70,1,48,70,F2A_3409,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_69,1,48,69,F2A_3410,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_68,1,48,68,F2A_3411,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_67,1,48,67,F2A_3412,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_66,1,48,66,F2A_3413,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_65,1,48,65,F2A_3414,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_64,1,48,64,F2A_3415,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_63,1,48,63,F2A_3416,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_62,1,48,62,F2A_3417,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,330,40,1000,3000,FPGA_1_48_61,1,48,61,F2A_3418,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,330,40,1000,3000,FPGA_1_48_60,1,48,60,F2A_3419,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,330,40,1000,3000,FPGA_1_48_59,1,48,59,F2A_3420,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,330,40,1000,3000,FPGA_1_48_58,1,48,58,F2A_3421,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_57,1,48,57,F2A_3422,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_56,1,48,56,F2A_3423,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_55,1,48,55,F2A_3424,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_1_48_54,1,48,54,F2A_3425,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_1_48_53,1,48,53,F2A_3426,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_1_48_52,1,48,52,F2A_3427,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_1_48_51,1,48,51,F2A_3428,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_1_48_50,1,48,50,F2A_3429,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_1_48_49,1,48,49,F2A_3430,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_1_48_48,1,48,48,F2A_3431,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,460,40,1000,4000,FPGA_1_49_23,1,49,23,A2F_3456,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,460,40,1000,4000,FPGA_1_49_22,1,49,22,A2F_3457,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,460,40,1000,4000,FPGA_1_49_21,1,49,21,A2F_3458,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_20,1,49,20,A2F_3459,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_19,1,49,19,A2F_3460,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_18,1,49,18,A2F_3461,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_17,1,49,17,A2F_3462,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_16,1,49,16,A2F_3463,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_15,1,49,15,A2F_3464,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_14,1,49,14,A2F_3465,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_13,1,49,13,A2F_3466,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,980,40,2000,1000,FPGA_1_49_12,1,49,12,A2F_3467,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,70,40,1000,1000,FPGA_1_49_71,1,49,71,F2A_3480,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_70,1,49,70,F2A_3481,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_69,1,49,69,F2A_3482,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_68,1,49,68,F2A_3483,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_67,1,49,67,F2A_3484,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_66,1,49,66,F2A_3485,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_65,1,49,65,F2A_3486,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_64,1,49,64,F2A_3487,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_63,1,49,63,F2A_3488,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_62,1,49,62,F2A_3489,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,330,40,1000,3000,FPGA_1_49_61,1,49,61,F2A_3490,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,330,40,1000,3000,FPGA_1_49_60,1,49,60,F2A_3491,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,330,40,1000,3000,FPGA_1_49_59,1,49,59,F2A_3492,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,330,40,1000,3000,FPGA_1_49_58,1,49,58,F2A_3493,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_57,1,49,57,F2A_3494,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_56,1,49,56,F2A_3495,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_55,1,49,55,F2A_3496,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_1_49_54,1,49,54,F2A_3497,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_1_49_53,1,49,53,F2A_3498,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_1_49_52,1,49,52,F2A_3499,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_1_49_51,1,49,51,F2A_3500,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_1_49_50,1,49,50,F2A_3501,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_1_49_49,1,49,49,F2A_3502,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_1_49_48,1,49,48,F2A_3503,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,460,40,1000,4000,FPGA_1_50_23,1,50,23,A2F_3528,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,460,40,1000,4000,FPGA_1_50_22,1,50,22,A2F_3529,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,460,40,1000,4000,FPGA_1_50_21,1,50,21,A2F_3530,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_20,1,50,20,A2F_3531,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_19,1,50,19,A2F_3532,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_18,1,50,18,A2F_3533,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_17,1,50,17,A2F_3534,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_16,1,50,16,A2F_3535,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_15,1,50,15,A2F_3536,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_14,1,50,14,A2F_3537,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_13,1,50,13,A2F_3538,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,980,40,2000,1000,FPGA_1_50_12,1,50,12,A2F_3539,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,70,40,1000,1000,FPGA_1_50_71,1,50,71,F2A_3552,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_70,1,50,70,F2A_3553,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_69,1,50,69,F2A_3554,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_68,1,50,68,F2A_3555,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_67,1,50,67,F2A_3556,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_66,1,50,66,F2A_3557,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_65,1,50,65,F2A_3558,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_64,1,50,64,F2A_3559,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_63,1,50,63,F2A_3560,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_62,1,50,62,F2A_3561,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,330,40,1000,3000,FPGA_1_50_61,1,50,61,F2A_3562,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,330,40,1000,3000,FPGA_1_50_60,1,50,60,F2A_3563,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,330,40,1000,3000,FPGA_1_50_59,1,50,59,F2A_3564,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,330,40,1000,3000,FPGA_1_50_58,1,50,58,F2A_3565,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_57,1,50,57,F2A_3566,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_56,1,50,56,F2A_3567,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_55,1,50,55,F2A_3568,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_1_50_54,1,50,54,F2A_3569,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_1_50_53,1,50,53,F2A_3570,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_1_50_52,1,50,52,F2A_3571,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_1_50_51,1,50,51,F2A_3572,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_1_50_50,1,50,50,F2A_3573,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_1_50_49,1,50,49,F2A_3574,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_1_50_48,1,50,48,F2A_3575,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,460,40,1000,4000,FPGA_1_51_23,1,51,23,A2F_3600,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,460,40,1000,4000,FPGA_1_51_22,1,51,22,A2F_3601,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,460,40,1000,4000,FPGA_1_51_21,1,51,21,A2F_3602,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_20,1,51,20,A2F_3603,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_19,1,51,19,A2F_3604,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_18,1,51,18,A2F_3605,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_17,1,51,17,A2F_3606,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_16,1,51,16,A2F_3607,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_15,1,51,15,A2F_3608,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_14,1,51,14,A2F_3609,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_13,1,51,13,A2F_3610,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,980,40,2000,1000,FPGA_1_51_12,1,51,12,A2F_3611,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,70,40,1000,1000,FPGA_1_51_71,1,51,71,F2A_3624,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_70,1,51,70,F2A_3625,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_69,1,51,69,F2A_3626,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_68,1,51,68,F2A_3627,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_67,1,51,67,F2A_3628,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_66,1,51,66,F2A_3629,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_65,1,51,65,F2A_3630,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_64,1,51,64,F2A_3631,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_63,1,51,63,F2A_3632,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_62,1,51,62,F2A_3633,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,330,40,1000,3000,FPGA_1_51_61,1,51,61,F2A_3634,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,330,40,1000,3000,FPGA_1_51_60,1,51,60,F2A_3635,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,330,40,1000,3000,FPGA_1_51_59,1,51,59,F2A_3636,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,330,40,1000,3000,FPGA_1_51_58,1,51,58,F2A_3637,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_57,1,51,57,F2A_3638,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_56,1,51,56,F2A_3639,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_55,1,51,55,F2A_3640,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_1_51_54,1,51,54,F2A_3641,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_1_51_53,1,51,53,F2A_3642,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_1_51_52,1,51,52,F2A_3643,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_1_51_51,1,51,51,F2A_3644,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_1_51_50,1,51,50,F2A_3645,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_1_51_49,1,51,49,F2A_3646,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_1_51_48,1,51,48,F2A_3647,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,460,40,1000,4000,FPGA_1_52_23,1,52,23,A2F_3672,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,460,40,1000,4000,FPGA_1_52_22,1,52,22,A2F_3673,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,460,40,1000,4000,FPGA_1_52_21,1,52,21,A2F_3674,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_20,1,52,20,A2F_3675,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_19,1,52,19,A2F_3676,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_18,1,52,18,A2F_3677,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_17,1,52,17,A2F_3678,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_16,1,52,16,A2F_3679,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_15,1,52,15,A2F_3680,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_14,1,52,14,A2F_3681,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_13,1,52,13,A2F_3682,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,980,40,2000,1000,FPGA_1_52_12,1,52,12,A2F_3683,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,70,40,1000,1000,FPGA_1_52_71,1,52,71,F2A_3696,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_70,1,52,70,F2A_3697,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_69,1,52,69,F2A_3698,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_68,1,52,68,F2A_3699,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_67,1,52,67,F2A_3700,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_66,1,52,66,F2A_3701,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_65,1,52,65,F2A_3702,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_64,1,52,64,F2A_3703,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_63,1,52,63,F2A_3704,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_62,1,52,62,F2A_3705,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,330,40,1000,3000,FPGA_1_52_61,1,52,61,F2A_3706,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,330,40,1000,3000,FPGA_1_52_60,1,52,60,F2A_3707,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,330,40,1000,3000,FPGA_1_52_59,1,52,59,F2A_3708,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,330,40,1000,3000,FPGA_1_52_58,1,52,58,F2A_3709,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_57,1,52,57,F2A_3710,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_56,1,52,56,F2A_3711,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_55,1,52,55,F2A_3712,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_1_52_54,1,52,54,F2A_3713,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_1_52_53,1,52,53,F2A_3714,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_1_52_52,1,52,52,F2A_3715,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_1_52_51,1,52,51,F2A_3716,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_1_52_50,1,52,50,F2A_3717,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_1_52_49,1,52,49,F2A_3718,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_1_52_48,1,52,48,F2A_3719,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,460,40,1000,4000,FPGA_1_53_23,1,53,23,A2F_3744,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,460,40,1000,4000,FPGA_1_53_22,1,53,22,A2F_3745,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,460,40,1000,4000,FPGA_1_53_21,1,53,21,A2F_3746,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_20,1,53,20,A2F_3747,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_19,1,53,19,A2F_3748,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_18,1,53,18,A2F_3749,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_17,1,53,17,A2F_3750,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_16,1,53,16,A2F_3751,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_15,1,53,15,A2F_3752,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_14,1,53,14,A2F_3753,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_13,1,53,13,A2F_3754,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,980,40,2000,1000,FPGA_1_53_12,1,53,12,A2F_3755,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,70,40,1000,1000,FPGA_1_53_71,1,53,71,F2A_3768,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_70,1,53,70,F2A_3769,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_69,1,53,69,F2A_3770,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_68,1,53,68,F2A_3771,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_67,1,53,67,F2A_3772,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_66,1,53,66,F2A_3773,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_65,1,53,65,F2A_3774,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_64,1,53,64,F2A_3775,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_63,1,53,63,F2A_3776,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_62,1,53,62,F2A_3777,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,330,40,1000,3000,FPGA_1_53_61,1,53,61,F2A_3778,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,330,40,1000,3000,FPGA_1_53_60,1,53,60,F2A_3779,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,330,40,1000,3000,FPGA_1_53_59,1,53,59,F2A_3780,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,330,40,1000,3000,FPGA_1_53_58,1,53,58,F2A_3781,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_57,1,53,57,F2A_3782,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_56,1,53,56,F2A_3783,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_55,1,53,55,F2A_3784,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_1_53_54,1,53,54,F2A_3785,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_1_53_53,1,53,53,F2A_3786,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_1_53_52,1,53,52,F2A_3787,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_1_53_51,1,53,51,F2A_3788,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_1_53_50,1,53,50,F2A_3789,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_1_53_49,1,53,49,F2A_3790,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_1_53_48,1,53,48,F2A_3791,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,460,40,1000,4000,FPGA_1_54_23,1,54,23,A2F_3816,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,460,40,1000,4000,FPGA_1_54_22,1,54,22,A2F_3817,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,460,40,1000,4000,FPGA_1_54_21,1,54,21,A2F_3818,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_20,1,54,20,A2F_3819,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_19,1,54,19,A2F_3820,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_18,1,54,18,A2F_3821,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_17,1,54,17,A2F_3822,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_16,1,54,16,A2F_3823,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_15,1,54,15,A2F_3824,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_14,1,54,14,A2F_3825,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_13,1,54,13,A2F_3826,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,980,40,2000,1000,FPGA_1_54_12,1,54,12,A2F_3827,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,70,40,1000,1000,FPGA_1_54_71,1,54,71,F2A_3840,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_70,1,54,70,F2A_3841,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_69,1,54,69,F2A_3842,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_68,1,54,68,F2A_3843,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_67,1,54,67,F2A_3844,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_66,1,54,66,F2A_3845,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_65,1,54,65,F2A_3846,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_64,1,54,64,F2A_3847,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_63,1,54,63,F2A_3848,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_62,1,54,62,F2A_3849,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,330,40,1000,3000,FPGA_1_54_61,1,54,61,F2A_3850,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,330,40,1000,3000,FPGA_1_54_60,1,54,60,F2A_3851,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,330,40,1000,3000,FPGA_1_54_59,1,54,59,F2A_3852,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,330,40,1000,3000,FPGA_1_54_58,1,54,58,F2A_3853,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_57,1,54,57,F2A_3854,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_56,1,54,56,F2A_3855,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_55,1,54,55,F2A_3856,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_1_54_54,1,54,54,F2A_3857,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_1_54_53,1,54,53,F2A_3858,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_1_54_52,1,54,52,F2A_3859,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_1_54_51,1,54,51,F2A_3860,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_1_54_50,1,54,50,F2A_3861,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_1_54_49,1,54,49,F2A_3862,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_1_54_48,1,54,48,F2A_3863,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,460,40,1000,4000,FPGA_1_55_23,1,55,23,A2F_3888,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,460,40,1000,4000,FPGA_1_55_22,1,55,22,A2F_3889,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,460,40,1000,4000,FPGA_1_55_21,1,55,21,A2F_3890,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_20,1,55,20,A2F_3891,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_19,1,55,19,A2F_3892,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_18,1,55,18,A2F_3893,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_17,1,55,17,A2F_3894,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_16,1,55,16,A2F_3895,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_15,1,55,15,A2F_3896,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_14,1,55,14,A2F_3897,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_13,1,55,13,A2F_3898,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,980,40,2000,1000,FPGA_1_55_12,1,55,12,A2F_3899,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,70,40,1000,1000,FPGA_1_55_71,1,55,71,F2A_3912,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_70,1,55,70,F2A_3913,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_69,1,55,69,F2A_3914,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_68,1,55,68,F2A_3915,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_67,1,55,67,F2A_3916,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_66,1,55,66,F2A_3917,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_65,1,55,65,F2A_3918,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_64,1,55,64,F2A_3919,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_63,1,55,63,F2A_3920,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_62,1,55,62,F2A_3921,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,330,40,1000,3000,FPGA_1_55_61,1,55,61,F2A_3922,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,330,40,1000,3000,FPGA_1_55_60,1,55,60,F2A_3923,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,330,40,1000,3000,FPGA_1_55_59,1,55,59,F2A_3924,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,330,40,1000,3000,FPGA_1_55_58,1,55,58,F2A_3925,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_57,1,55,57,F2A_3926,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_56,1,55,56,F2A_3927,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_55,1,55,55,F2A_3928,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_1_55_54,1,55,54,F2A_3929,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_1_55_53,1,55,53,F2A_3930,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_1_55_52,1,55,52,F2A_3931,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_1_55_51,1,55,51,F2A_3932,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_1_55_50,1,55,50,F2A_3933,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_1_55_49,1,55,49,F2A_3934,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_1_55_48,1,55,48,F2A_3935,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,460,40,1000,4000,FPGA_1_56_23,1,56,23,A2F_3960,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,460,40,1000,4000,FPGA_1_56_22,1,56,22,A2F_3961,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,460,40,1000,4000,FPGA_1_56_21,1,56,21,A2F_3962,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_20,1,56,20,A2F_3963,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_19,1,56,19,A2F_3964,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_18,1,56,18,A2F_3965,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_17,1,56,17,A2F_3966,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_16,1,56,16,A2F_3967,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_15,1,56,15,A2F_3968,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_14,1,56,14,A2F_3969,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_13,1,56,13,A2F_3970,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,980,40,2000,1000,FPGA_1_56_12,1,56,12,A2F_3971,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,70,40,1000,1000,FPGA_1_56_71,1,56,71,F2A_3984,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_70,1,56,70,F2A_3985,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_69,1,56,69,F2A_3986,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_68,1,56,68,F2A_3987,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_67,1,56,67,F2A_3988,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_66,1,56,66,F2A_3989,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_65,1,56,65,F2A_3990,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_64,1,56,64,F2A_3991,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_63,1,56,63,F2A_3992,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_62,1,56,62,F2A_3993,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,330,40,1000,3000,FPGA_1_56_61,1,56,61,F2A_3994,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,330,40,1000,3000,FPGA_1_56_60,1,56,60,F2A_3995,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,330,40,1000,3000,FPGA_1_56_59,1,56,59,F2A_3996,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,330,40,1000,3000,FPGA_1_56_58,1,56,58,F2A_3997,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_57,1,56,57,F2A_3998,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_56,1,56,56,F2A_3999,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_55,1,56,55,F2A_4000,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_1_56_54,1,56,54,F2A_4001,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_1_56_53,1,56,53,F2A_4002,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_1_56_52,1,56,52,F2A_4003,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_1_56_51,1,56,51,F2A_4004,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_1_56_50,1,56,50,F2A_4005,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_1_56_49,1,56,49,F2A_4006,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_1_56_48,1,56,48,F2A_4007,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_57_23,1,57,23,A2F_4032,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_57_22,1,57,22,A2F_4033,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_57_21,1,57,21,A2F_4034,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_57_20,1,57,20,A2F_4035,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_57_19,1,57,19,A2F_4036,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_57_18,1,57,18,A2F_4037,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_1_57_17,1,57,17,A2F_4038,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_1_57_16,1,57,16,A2F_4039,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_1_57_15,1,57,15,A2F_4040,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_1_57_14,1,57,14,A2F_4041,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_1_57_13,1,57,13,A2F_4042,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_71,1,57,71,F2A_4056,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_70,1,57,70,F2A_4057,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_69,1,57,69,F2A_4058,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_68,1,57,68,F2A_4059,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_67,1,57,67,F2A_4060,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_66,1,57,66,F2A_4061,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_65,1,57,65,F2A_4062,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_64,1,57,64,F2A_4063,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_63,1,57,63,F2A_4064,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_1_58_23,1,58,23,A2F_4104,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_1_58_22,1,58,22,A2F_4105,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_1_58_21,1,58,21,A2F_4106,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_20,1,58,20,A2F_4107,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_19,1,58,19,A2F_4108,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_18,1,58,18,A2F_4109,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_17,1,58,17,A2F_4110,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_16,1,58,16,A2F_4111,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_15,1,58,15,A2F_4112,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_14,1,58,14,A2F_4113,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_13,1,58,13,A2F_4114,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,980,40,2000,1000,FPGA_1_58_12,1,58,12,A2F_4115,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_58_71,1,58,71,F2A_4128,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_70,1,58,70,F2A_4129,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_69,1,58,69,F2A_4130,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_68,1,58,68,F2A_4131,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_67,1,58,67,F2A_4132,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_66,1,58,66,F2A_4133,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_65,1,58,65,F2A_4134,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_64,1,58,64,F2A_4135,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_63,1,58,63,F2A_4136,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_62,1,58,62,F2A_4137,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_58_61,1,58,61,F2A_4138,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_58_60,1,58,60,F2A_4139,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_58_59,1,58,59,F2A_4140,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_58_58,1,58,58,F2A_4141,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_57,1,58,57,F2A_4142,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_56,1,58,56,F2A_4143,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_55,1,58,55,F2A_4144,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_1_58_54,1,58,54,F2A_4145,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_1_58_53,1,58,53,F2A_4146,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_1_58_52,1,58,52,F2A_4147,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_1_58_51,1,58,51,F2A_4148,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_1_58_50,1,58,50,F2A_4149,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_1_58_49,1,58,49,F2A_4150,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_1_58_48,1,58,48,F2A_4151,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,460,40,1000,4000,FPGA_1_59_23,1,59,23,A2F_4176,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,460,40,1000,4000,FPGA_1_59_22,1,59,22,A2F_4177,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,460,40,1000,4000,FPGA_1_59_21,1,59,21,A2F_4178,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_20,1,59,20,A2F_4179,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_19,1,59,19,A2F_4180,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_18,1,59,18,A2F_4181,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_17,1,59,17,A2F_4182,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_16,1,59,16,A2F_4183,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_15,1,59,15,A2F_4184,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_14,1,59,14,A2F_4185,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_13,1,59,13,A2F_4186,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,980,40,2000,1000,FPGA_1_59_12,1,59,12,A2F_4187,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,70,40,1000,1000,FPGA_1_59_71,1,59,71,F2A_4200,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_70,1,59,70,F2A_4201,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_69,1,59,69,F2A_4202,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_68,1,59,68,F2A_4203,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_67,1,59,67,F2A_4204,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_66,1,59,66,F2A_4205,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_65,1,59,65,F2A_4206,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_64,1,59,64,F2A_4207,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_63,1,59,63,F2A_4208,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_62,1,59,62,F2A_4209,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,330,40,1000,3000,FPGA_1_59_61,1,59,61,F2A_4210,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,330,40,1000,3000,FPGA_1_59_60,1,59,60,F2A_4211,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,330,40,1000,3000,FPGA_1_59_59,1,59,59,F2A_4212,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,330,40,1000,3000,FPGA_1_59_58,1,59,58,F2A_4213,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_57,1,59,57,F2A_4214,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_56,1,59,56,F2A_4215,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_55,1,59,55,F2A_4216,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_1_59_54,1,59,54,F2A_4217,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_1_59_53,1,59,53,F2A_4218,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_1_59_52,1,59,52,F2A_4219,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_1_59_51,1,59,51,F2A_4220,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_1_59_50,1,59,50,F2A_4221,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_1_59_49,1,59,49,F2A_4222,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_1_59_48,1,59,48,F2A_4223,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,460,40,1000,4000,FPGA_1_60_23,1,60,23,A2F_4248,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,460,40,1000,4000,FPGA_1_60_22,1,60,22,A2F_4249,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,460,40,1000,4000,FPGA_1_60_21,1,60,21,A2F_4250,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_20,1,60,20,A2F_4251,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_19,1,60,19,A2F_4252,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_18,1,60,18,A2F_4253,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_17,1,60,17,A2F_4254,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_16,1,60,16,A2F_4255,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_15,1,60,15,A2F_4256,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_14,1,60,14,A2F_4257,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_13,1,60,13,A2F_4258,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,980,40,2000,1000,FPGA_1_60_12,1,60,12,A2F_4259,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,70,40,1000,1000,FPGA_1_60_71,1,60,71,F2A_4272,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_70,1,60,70,F2A_4273,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_69,1,60,69,F2A_4274,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_68,1,60,68,F2A_4275,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_67,1,60,67,F2A_4276,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_66,1,60,66,F2A_4277,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_65,1,60,65,F2A_4278,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_64,1,60,64,F2A_4279,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_63,1,60,63,F2A_4280,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_62,1,60,62,F2A_4281,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,330,40,1000,3000,FPGA_1_60_61,1,60,61,F2A_4282,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,330,40,1000,3000,FPGA_1_60_60,1,60,60,F2A_4283,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,330,40,1000,3000,FPGA_1_60_59,1,60,59,F2A_4284,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,330,40,1000,3000,FPGA_1_60_58,1,60,58,F2A_4285,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_57,1,60,57,F2A_4286,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_56,1,60,56,F2A_4287,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_55,1,60,55,F2A_4288,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_1_60_54,1,60,54,F2A_4289,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_1_60_53,1,60,53,F2A_4290,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_1_60_52,1,60,52,F2A_4291,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_1_60_51,1,60,51,F2A_4292,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_1_60_50,1,60,50,F2A_4293,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_1_60_49,1,60,49,F2A_4294,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_1_60_48,1,60,48,F2A_4295,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,460,40,1000,4000,FPGA_1_61_23,1,61,23,A2F_4320,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,460,40,1000,4000,FPGA_1_61_22,1,61,22,A2F_4321,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,460,40,1000,4000,FPGA_1_61_21,1,61,21,A2F_4322,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_20,1,61,20,A2F_4323,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_19,1,61,19,A2F_4324,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_18,1,61,18,A2F_4325,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_17,1,61,17,A2F_4326,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_16,1,61,16,A2F_4327,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_15,1,61,15,A2F_4328,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_14,1,61,14,A2F_4329,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_13,1,61,13,A2F_4330,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,980,40,2000,1000,FPGA_1_61_12,1,61,12,A2F_4331,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,70,40,1000,1000,FPGA_1_61_71,1,61,71,F2A_4344,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_70,1,61,70,F2A_4345,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_69,1,61,69,F2A_4346,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_68,1,61,68,F2A_4347,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_67,1,61,67,F2A_4348,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_66,1,61,66,F2A_4349,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_65,1,61,65,F2A_4350,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_64,1,61,64,F2A_4351,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_63,1,61,63,F2A_4352,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_62,1,61,62,F2A_4353,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,330,40,1000,3000,FPGA_1_61_61,1,61,61,F2A_4354,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,330,40,1000,3000,FPGA_1_61_60,1,61,60,F2A_4355,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,330,40,1000,3000,FPGA_1_61_59,1,61,59,F2A_4356,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,330,40,1000,3000,FPGA_1_61_58,1,61,58,F2A_4357,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_57,1,61,57,F2A_4358,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_56,1,61,56,F2A_4359,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_55,1,61,55,F2A_4360,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_1_61_54,1,61,54,F2A_4361,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_1_61_53,1,61,53,F2A_4362,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_1_61_52,1,61,52,F2A_4363,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_1_61_51,1,61,51,F2A_4364,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_1_61_50,1,61,50,F2A_4365,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_1_61_49,1,61,49,F2A_4366,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_1_61_48,1,61,48,F2A_4367,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,460,40,1000,4000,FPGA_1_62_23,1,62,23,A2F_4392,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,460,40,1000,4000,FPGA_1_62_22,1,62,22,A2F_4393,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,460,40,1000,4000,FPGA_1_62_21,1,62,21,A2F_4394,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_20,1,62,20,A2F_4395,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_19,1,62,19,A2F_4396,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_18,1,62,18,A2F_4397,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_17,1,62,17,A2F_4398,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_16,1,62,16,A2F_4399,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_15,1,62,15,A2F_4400,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_14,1,62,14,A2F_4401,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_13,1,62,13,A2F_4402,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,980,40,2000,1000,FPGA_1_62_12,1,62,12,A2F_4403,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,70,40,1000,1000,FPGA_1_62_71,1,62,71,F2A_4416,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_70,1,62,70,F2A_4417,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_69,1,62,69,F2A_4418,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_68,1,62,68,F2A_4419,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_67,1,62,67,F2A_4420,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_66,1,62,66,F2A_4421,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_65,1,62,65,F2A_4422,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_64,1,62,64,F2A_4423,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_63,1,62,63,F2A_4424,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_62,1,62,62,F2A_4425,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,330,40,1000,3000,FPGA_1_62_61,1,62,61,F2A_4426,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,330,40,1000,3000,FPGA_1_62_60,1,62,60,F2A_4427,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,330,40,1000,3000,FPGA_1_62_59,1,62,59,F2A_4428,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,330,40,1000,3000,FPGA_1_62_58,1,62,58,F2A_4429,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_57,1,62,57,F2A_4430,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_56,1,62,56,F2A_4431,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_55,1,62,55,F2A_4432,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_1_62_54,1,62,54,F2A_4433,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_1_62_53,1,62,53,F2A_4434,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_1_62_52,1,62,52,F2A_4435,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_1_62_51,1,62,51,F2A_4436,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_1_62_50,1,62,50,F2A_4437,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_1_62_49,1,62,49,F2A_4438,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_1_62_48,1,62,48,F2A_4439,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,460,40,1000,4000,FPGA_1_63_23,1,63,23,A2F_4464,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,460,40,1000,4000,FPGA_1_63_22,1,63,22,A2F_4465,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,460,40,1000,4000,FPGA_1_63_21,1,63,21,A2F_4466,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_20,1,63,20,A2F_4467,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_19,1,63,19,A2F_4468,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_18,1,63,18,A2F_4469,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_17,1,63,17,A2F_4470,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_16,1,63,16,A2F_4471,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_15,1,63,15,A2F_4472,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_14,1,63,14,A2F_4473,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_13,1,63,13,A2F_4474,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,980,40,2000,1000,FPGA_1_63_12,1,63,12,A2F_4475,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,70,40,1000,1000,FPGA_1_63_71,1,63,71,F2A_4488,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_70,1,63,70,F2A_4489,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_69,1,63,69,F2A_4490,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_68,1,63,68,F2A_4491,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_67,1,63,67,F2A_4492,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_66,1,63,66,F2A_4493,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_65,1,63,65,F2A_4494,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_64,1,63,64,F2A_4495,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_63,1,63,63,F2A_4496,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_62,1,63,62,F2A_4497,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,330,40,1000,3000,FPGA_1_63_61,1,63,61,F2A_4498,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,330,40,1000,3000,FPGA_1_63_60,1,63,60,F2A_4499,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,330,40,1000,3000,FPGA_1_63_59,1,63,59,F2A_4500,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,330,40,1000,3000,FPGA_1_63_58,1,63,58,F2A_4501,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_57,1,63,57,F2A_4502,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_56,1,63,56,F2A_4503,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_55,1,63,55,F2A_4504,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_1_63_54,1,63,54,F2A_4505,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_1_63_53,1,63,53,F2A_4506,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_1_63_52,1,63,52,F2A_4507,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_1_63_51,1,63,51,F2A_4508,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_1_63_50,1,63,50,F2A_4509,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_1_63_49,1,63,49,F2A_4510,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_1_63_48,1,63,48,F2A_4511,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,460,40,1000,4000,FPGA_1_64_23,1,64,23,A2F_4536,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,460,40,1000,4000,FPGA_1_64_22,1,64,22,A2F_4537,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,460,40,1000,4000,FPGA_1_64_21,1,64,21,A2F_4538,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_20,1,64,20,A2F_4539,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_19,1,64,19,A2F_4540,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_18,1,64,18,A2F_4541,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_17,1,64,17,A2F_4542,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_16,1,64,16,A2F_4543,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_15,1,64,15,A2F_4544,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_14,1,64,14,A2F_4545,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_13,1,64,13,A2F_4546,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,980,40,2000,1000,FPGA_1_64_12,1,64,12,A2F_4547,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,70,40,1000,1000,FPGA_1_64_71,1,64,71,F2A_4560,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_70,1,64,70,F2A_4561,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_69,1,64,69,F2A_4562,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_68,1,64,68,F2A_4563,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_67,1,64,67,F2A_4564,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_66,1,64,66,F2A_4565,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_65,1,64,65,F2A_4566,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_64,1,64,64,F2A_4567,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_63,1,64,63,F2A_4568,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_62,1,64,62,F2A_4569,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,330,40,1000,3000,FPGA_1_64_61,1,64,61,F2A_4570,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,330,40,1000,3000,FPGA_1_64_60,1,64,60,F2A_4571,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,330,40,1000,3000,FPGA_1_64_59,1,64,59,F2A_4572,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,330,40,1000,3000,FPGA_1_64_58,1,64,58,F2A_4573,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_57,1,64,57,F2A_4574,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_56,1,64,56,F2A_4575,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_55,1,64,55,F2A_4576,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_1_64_54,1,64,54,F2A_4577,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_1_64_53,1,64,53,F2A_4578,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_1_64_52,1,64,52,F2A_4579,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_1_64_51,1,64,51,F2A_4580,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_1_64_50,1,64,50,F2A_4581,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_1_64_49,1,64,49,F2A_4582,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_1_64_48,1,64,48,F2A_4583,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,460,40,1000,4000,FPGA_1_65_23,1,65,23,A2F_4608,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,460,40,1000,4000,FPGA_1_65_22,1,65,22,A2F_4609,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,460,40,1000,4000,FPGA_1_65_21,1,65,21,A2F_4610,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_20,1,65,20,A2F_4611,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_19,1,65,19,A2F_4612,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_18,1,65,18,A2F_4613,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_17,1,65,17,A2F_4614,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_16,1,65,16,A2F_4615,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_15,1,65,15,A2F_4616,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_14,1,65,14,A2F_4617,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_13,1,65,13,A2F_4618,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,980,40,2000,1000,FPGA_1_65_12,1,65,12,A2F_4619,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,70,40,1000,1000,FPGA_1_65_71,1,65,71,F2A_4632,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_70,1,65,70,F2A_4633,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_69,1,65,69,F2A_4634,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_68,1,65,68,F2A_4635,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_67,1,65,67,F2A_4636,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_66,1,65,66,F2A_4637,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_65,1,65,65,F2A_4638,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_64,1,65,64,F2A_4639,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_63,1,65,63,F2A_4640,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_62,1,65,62,F2A_4641,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,330,40,1000,3000,FPGA_1_65_61,1,65,61,F2A_4642,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,330,40,1000,3000,FPGA_1_65_60,1,65,60,F2A_4643,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,330,40,1000,3000,FPGA_1_65_59,1,65,59,F2A_4644,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,330,40,1000,3000,FPGA_1_65_58,1,65,58,F2A_4645,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_57,1,65,57,F2A_4646,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_56,1,65,56,F2A_4647,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_55,1,65,55,F2A_4648,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_1_65_54,1,65,54,F2A_4649,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_1_65_53,1,65,53,F2A_4650,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_1_65_52,1,65,52,F2A_4651,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_1_65_51,1,65,51,F2A_4652,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_1_65_50,1,65,50,F2A_4653,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_1_65_49,1,65,49,F2A_4654,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_1_65_48,1,65,48,F2A_4655,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,460,40,1000,4000,FPGA_1_66_23,1,66,23,A2F_4680,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,460,40,1000,4000,FPGA_1_66_22,1,66,22,A2F_4681,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,460,40,1000,4000,FPGA_1_66_21,1,66,21,A2F_4682,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_20,1,66,20,A2F_4683,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_19,1,66,19,A2F_4684,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_18,1,66,18,A2F_4685,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_17,1,66,17,A2F_4686,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_16,1,66,16,A2F_4687,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_15,1,66,15,A2F_4688,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_14,1,66,14,A2F_4689,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_13,1,66,13,A2F_4690,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,980,40,2000,1000,FPGA_1_66_12,1,66,12,A2F_4691,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,70,40,1000,1000,FPGA_1_66_71,1,66,71,F2A_4704,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_70,1,66,70,F2A_4705,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_69,1,66,69,F2A_4706,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_68,1,66,68,F2A_4707,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_67,1,66,67,F2A_4708,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_66,1,66,66,F2A_4709,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_65,1,66,65,F2A_4710,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_64,1,66,64,F2A_4711,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_63,1,66,63,F2A_4712,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_62,1,66,62,F2A_4713,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,330,40,1000,3000,FPGA_1_66_61,1,66,61,F2A_4714,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,330,40,1000,3000,FPGA_1_66_60,1,66,60,F2A_4715,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,330,40,1000,3000,FPGA_1_66_59,1,66,59,F2A_4716,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,330,40,1000,3000,FPGA_1_66_58,1,66,58,F2A_4717,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_57,1,66,57,F2A_4718,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_56,1,66,56,F2A_4719,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_55,1,66,55,F2A_4720,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_1_66_54,1,66,54,F2A_4721,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_1_66_53,1,66,53,F2A_4722,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_1_66_52,1,66,52,F2A_4723,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_1_66_51,1,66,51,F2A_4724,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_1_66_50,1,66,50,F2A_4725,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_1_66_49,1,66,49,F2A_4726,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_1_66_48,1,66,48,F2A_4727,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,460,40,1000,4000,FPGA_1_67_23,1,67,23,A2F_4752,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,460,40,1000,4000,FPGA_1_67_22,1,67,22,A2F_4753,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,460,40,1000,4000,FPGA_1_67_21,1,67,21,A2F_4754,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_20,1,67,20,A2F_4755,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_19,1,67,19,A2F_4756,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_18,1,67,18,A2F_4757,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_17,1,67,17,A2F_4758,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_16,1,67,16,A2F_4759,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_15,1,67,15,A2F_4760,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_14,1,67,14,A2F_4761,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_13,1,67,13,A2F_4762,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,980,40,2000,1000,FPGA_1_67_12,1,67,12,A2F_4763,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,70,40,1000,1000,FPGA_1_67_71,1,67,71,F2A_4776,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_70,1,67,70,F2A_4777,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_69,1,67,69,F2A_4778,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_68,1,67,68,F2A_4779,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_67,1,67,67,F2A_4780,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_66,1,67,66,F2A_4781,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_65,1,67,65,F2A_4782,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_64,1,67,64,F2A_4783,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_63,1,67,63,F2A_4784,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_62,1,67,62,F2A_4785,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,330,40,1000,3000,FPGA_1_67_61,1,67,61,F2A_4786,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,330,40,1000,3000,FPGA_1_67_60,1,67,60,F2A_4787,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,330,40,1000,3000,FPGA_1_67_59,1,67,59,F2A_4788,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,330,40,1000,3000,FPGA_1_67_58,1,67,58,F2A_4789,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_57,1,67,57,F2A_4790,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_56,1,67,56,F2A_4791,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_55,1,67,55,F2A_4792,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_1_67_54,1,67,54,F2A_4793,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_1_67_53,1,67,53,F2A_4794,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_1_67_52,1,67,52,F2A_4795,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_1_67_51,1,67,51,F2A_4796,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_1_67_50,1,67,50,F2A_4797,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_1_67_49,1,67,49,F2A_4798,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_1_67_48,1,67,48,F2A_4799,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_104_2_23,104,2,23,A2F_15396,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_104_2_22,104,2,22,A2F_15397,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_104_2_21,104,2,21,A2F_15398,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_104_2_20,104,2,20,A2F_15399,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_104_2_19,104,2,19,A2F_15400,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_104_2_18,104,2,18,A2F_15401,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_104_2_17,104,2,17,A2F_15402,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_104_2_16,104,2,16,A2F_15403,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_104_2_15,104,2,15,A2F_15404,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_104_2_14,104,2,14,A2F_15405,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_104_2_13,104,2,13,A2F_15406,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_104_2_71,104,2,71,F2A_15420,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_104_2_70,104,2,70,F2A_15421,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_104_2_69,104,2,69,F2A_15422,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_104_2_68,104,2,68,F2A_15423,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_104_2_67,104,2,67,F2A_15424,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_104_2_66,104,2,66,F2A_15425,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_104_2_65,104,2,65,F2A_15426,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_104_2_64,104,2,64,F2A_15427,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_104_2_63,104,2,63,F2A_15428,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_104_3_23,104,3,23,A2F_15324,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_104_3_22,104,3,22,A2F_15325,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_104_3_21,104,3,21,A2F_15326,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_104_3_20,104,3,20,A2F_15327,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_104_3_19,104,3,19,A2F_15328,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_104_3_18,104,3,18,A2F_15329,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_104_3_17,104,3,17,A2F_15330,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_104_3_16,104,3,16,A2F_15331,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_104_3_15,104,3,15,A2F_15332,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_104_3_14,104,3,14,A2F_15333,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_104_3_13,104,3,13,A2F_15334,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,980,40,2000,1000,FPGA_104_3_12,104,3,12,A2F_15335,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_104_3_71,104,3,71,F2A_15348,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_104_3_70,104,3,70,F2A_15349,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_104_3_69,104,3,69,F2A_15350,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_104_3_68,104,3,68,F2A_15351,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_104_3_67,104,3,67,F2A_15352,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_104_3_66,104,3,66,F2A_15353,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_104_3_65,104,3,65,F2A_15354,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_104_3_64,104,3,64,F2A_15355,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_104_3_63,104,3,63,F2A_15356,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_104_3_62,104,3,62,F2A_15357,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_104_3_61,104,3,61,F2A_15358,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_104_3_60,104,3,60,F2A_15359,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_104_3_59,104,3,59,F2A_15360,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_104_3_58,104,3,58,F2A_15361,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_104_3_57,104,3,57,F2A_15362,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_104_3_56,104,3,56,F2A_15363,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_104_3_55,104,3,55,F2A_15364,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_104_3_54,104,3,54,F2A_15365,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_104_3_53,104,3,53,F2A_15366,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_104_3_52,104,3,52,F2A_15367,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_104_3_51,104,3,51,F2A_15368,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_104_3_50,104,3,50,F2A_15369,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_104_3_49,104,3,49,F2A_15370,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_104_3_48,104,3,48,F2A_15371,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,460,40,1000,4000,FPGA_104_4_23,104,4,23,A2F_15252,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,460,40,1000,4000,FPGA_104_4_22,104,4,22,A2F_15253,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,460,40,1000,4000,FPGA_104_4_21,104,4,21,A2F_15254,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_104_4_20,104,4,20,A2F_15255,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_104_4_19,104,4,19,A2F_15256,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_104_4_18,104,4,18,A2F_15257,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_104_4_17,104,4,17,A2F_15258,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_104_4_16,104,4,16,A2F_15259,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_104_4_15,104,4,15,A2F_15260,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_104_4_14,104,4,14,A2F_15261,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_104_4_13,104,4,13,A2F_15262,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,980,40,2000,1000,FPGA_104_4_12,104,4,12,A2F_15263,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,70,40,1000,1000,FPGA_104_4_71,104,4,71,F2A_15276,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_104_4_70,104,4,70,F2A_15277,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_104_4_69,104,4,69,F2A_15278,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_104_4_68,104,4,68,F2A_15279,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_104_4_67,104,4,67,F2A_15280,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_104_4_66,104,4,66,F2A_15281,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_104_4_65,104,4,65,F2A_15282,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_104_4_64,104,4,64,F2A_15283,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_104_4_63,104,4,63,F2A_15284,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_104_4_62,104,4,62,F2A_15285,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,330,40,1000,3000,FPGA_104_4_61,104,4,61,F2A_15286,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,330,40,1000,3000,FPGA_104_4_60,104,4,60,F2A_15287,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,330,40,1000,3000,FPGA_104_4_59,104,4,59,F2A_15288,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,330,40,1000,3000,FPGA_104_4_58,104,4,58,F2A_15289,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_104_4_57,104,4,57,F2A_15290,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_104_4_56,104,4,56,F2A_15291,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_104_4_55,104,4,55,F2A_15292,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_104_4_54,104,4,54,F2A_15293,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_104_4_53,104,4,53,F2A_15294,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_104_4_52,104,4,52,F2A_15295,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_104_4_51,104,4,51,F2A_15296,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_104_4_50,104,4,50,F2A_15297,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_104_4_49,104,4,49,F2A_15298,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_104_4_48,104,4,48,F2A_15299,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,460,40,1000,4000,FPGA_104_5_23,104,5,23,A2F_15180,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,460,40,1000,4000,FPGA_104_5_22,104,5,22,A2F_15181,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,460,40,1000,4000,FPGA_104_5_21,104,5,21,A2F_15182,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_104_5_20,104,5,20,A2F_15183,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_104_5_19,104,5,19,A2F_15184,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_104_5_18,104,5,18,A2F_15185,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_104_5_17,104,5,17,A2F_15186,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_104_5_16,104,5,16,A2F_15187,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_104_5_15,104,5,15,A2F_15188,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_104_5_14,104,5,14,A2F_15189,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_104_5_13,104,5,13,A2F_15190,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,980,40,2000,1000,FPGA_104_5_12,104,5,12,A2F_15191,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,70,40,1000,1000,FPGA_104_5_71,104,5,71,F2A_15204,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_104_5_70,104,5,70,F2A_15205,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_104_5_69,104,5,69,F2A_15206,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_104_5_68,104,5,68,F2A_15207,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_104_5_67,104,5,67,F2A_15208,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_104_5_66,104,5,66,F2A_15209,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_104_5_65,104,5,65,F2A_15210,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_104_5_64,104,5,64,F2A_15211,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_104_5_63,104,5,63,F2A_15212,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_104_5_62,104,5,62,F2A_15213,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,330,40,1000,3000,FPGA_104_5_61,104,5,61,F2A_15214,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,330,40,1000,3000,FPGA_104_5_60,104,5,60,F2A_15215,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,330,40,1000,3000,FPGA_104_5_59,104,5,59,F2A_15216,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,330,40,1000,3000,FPGA_104_5_58,104,5,58,F2A_15217,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_104_5_57,104,5,57,F2A_15218,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_104_5_56,104,5,56,F2A_15219,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_104_5_55,104,5,55,F2A_15220,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_104_5_54,104,5,54,F2A_15221,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_104_5_53,104,5,53,F2A_15222,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_104_5_52,104,5,52,F2A_15223,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_104_5_51,104,5,51,F2A_15224,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_104_5_50,104,5,50,F2A_15225,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_104_5_49,104,5,49,F2A_15226,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_104_5_48,104,5,48,F2A_15227,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,460,40,1000,4000,FPGA_104_6_23,104,6,23,A2F_15108,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,460,40,1000,4000,FPGA_104_6_22,104,6,22,A2F_15109,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,460,40,1000,4000,FPGA_104_6_21,104,6,21,A2F_15110,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_104_6_20,104,6,20,A2F_15111,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_104_6_19,104,6,19,A2F_15112,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_104_6_18,104,6,18,A2F_15113,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_104_6_17,104,6,17,A2F_15114,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_104_6_16,104,6,16,A2F_15115,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_104_6_15,104,6,15,A2F_15116,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_104_6_14,104,6,14,A2F_15117,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_104_6_13,104,6,13,A2F_15118,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,980,40,2000,1000,FPGA_104_6_12,104,6,12,A2F_15119,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,70,40,1000,1000,FPGA_104_6_71,104,6,71,F2A_15132,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_104_6_70,104,6,70,F2A_15133,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_104_6_69,104,6,69,F2A_15134,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_104_6_68,104,6,68,F2A_15135,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_104_6_67,104,6,67,F2A_15136,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_104_6_66,104,6,66,F2A_15137,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_104_6_65,104,6,65,F2A_15138,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_104_6_64,104,6,64,F2A_15139,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_104_6_63,104,6,63,F2A_15140,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_104_6_62,104,6,62,F2A_15141,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,330,40,1000,3000,FPGA_104_6_61,104,6,61,F2A_15142,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,330,40,1000,3000,FPGA_104_6_60,104,6,60,F2A_15143,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,330,40,1000,3000,FPGA_104_6_59,104,6,59,F2A_15144,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,330,40,1000,3000,FPGA_104_6_58,104,6,58,F2A_15145,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_104_6_57,104,6,57,F2A_15146,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_104_6_56,104,6,56,F2A_15147,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_104_6_55,104,6,55,F2A_15148,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_104_6_54,104,6,54,F2A_15149,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_104_6_53,104,6,53,F2A_15150,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_104_6_52,104,6,52,F2A_15151,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_104_6_51,104,6,51,F2A_15152,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_104_6_50,104,6,50,F2A_15153,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_104_6_49,104,6,49,F2A_15154,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_104_6_48,104,6,48,F2A_15155,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,460,40,1000,4000,FPGA_104_7_23,104,7,23,A2F_15036,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,460,40,1000,4000,FPGA_104_7_22,104,7,22,A2F_15037,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,460,40,1000,4000,FPGA_104_7_21,104,7,21,A2F_15038,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_104_7_20,104,7,20,A2F_15039,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_104_7_19,104,7,19,A2F_15040,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_104_7_18,104,7,18,A2F_15041,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_104_7_17,104,7,17,A2F_15042,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_104_7_16,104,7,16,A2F_15043,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_104_7_15,104,7,15,A2F_15044,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_104_7_14,104,7,14,A2F_15045,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_104_7_13,104,7,13,A2F_15046,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,980,40,2000,1000,FPGA_104_7_12,104,7,12,A2F_15047,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,70,40,1000,1000,FPGA_104_7_71,104,7,71,F2A_15060,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_104_7_70,104,7,70,F2A_15061,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_104_7_69,104,7,69,F2A_15062,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_104_7_68,104,7,68,F2A_15063,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_104_7_67,104,7,67,F2A_15064,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_104_7_66,104,7,66,F2A_15065,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_104_7_65,104,7,65,F2A_15066,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_104_7_64,104,7,64,F2A_15067,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_104_7_63,104,7,63,F2A_15068,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_104_7_62,104,7,62,F2A_15069,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,330,40,1000,3000,FPGA_104_7_61,104,7,61,F2A_15070,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,330,40,1000,3000,FPGA_104_7_60,104,7,60,F2A_15071,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,330,40,1000,3000,FPGA_104_7_59,104,7,59,F2A_15072,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,330,40,1000,3000,FPGA_104_7_58,104,7,58,F2A_15073,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_104_7_57,104,7,57,F2A_15074,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_104_7_56,104,7,56,F2A_15075,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_104_7_55,104,7,55,F2A_15076,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_104_7_54,104,7,54,F2A_15077,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_104_7_53,104,7,53,F2A_15078,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_104_7_52,104,7,52,F2A_15079,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_104_7_51,104,7,51,F2A_15080,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_104_7_50,104,7,50,F2A_15081,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_104_7_49,104,7,49,F2A_15082,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_104_7_48,104,7,48,F2A_15083,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,460,40,1000,4000,FPGA_104_8_23,104,8,23,A2F_14964,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,460,40,1000,4000,FPGA_104_8_22,104,8,22,A2F_14965,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,460,40,1000,4000,FPGA_104_8_21,104,8,21,A2F_14966,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_104_8_20,104,8,20,A2F_14967,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_104_8_19,104,8,19,A2F_14968,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_104_8_18,104,8,18,A2F_14969,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_104_8_17,104,8,17,A2F_14970,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_104_8_16,104,8,16,A2F_14971,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_104_8_15,104,8,15,A2F_14972,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_104_8_14,104,8,14,A2F_14973,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_104_8_13,104,8,13,A2F_14974,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,980,40,2000,1000,FPGA_104_8_12,104,8,12,A2F_14975,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,70,40,1000,1000,FPGA_104_8_71,104,8,71,F2A_14988,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_104_8_70,104,8,70,F2A_14989,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_104_8_69,104,8,69,F2A_14990,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_104_8_68,104,8,68,F2A_14991,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_104_8_67,104,8,67,F2A_14992,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_104_8_66,104,8,66,F2A_14993,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_104_8_65,104,8,65,F2A_14994,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_104_8_64,104,8,64,F2A_14995,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_104_8_63,104,8,63,F2A_14996,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_104_8_62,104,8,62,F2A_14997,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,330,40,1000,3000,FPGA_104_8_61,104,8,61,F2A_14998,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,330,40,1000,3000,FPGA_104_8_60,104,8,60,F2A_14999,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,330,40,1000,3000,FPGA_104_8_59,104,8,59,F2A_15000,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,330,40,1000,3000,FPGA_104_8_58,104,8,58,F2A_15001,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_104_8_57,104,8,57,F2A_15002,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_104_8_56,104,8,56,F2A_15003,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_104_8_55,104,8,55,F2A_15004,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_104_8_54,104,8,54,F2A_15005,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_104_8_53,104,8,53,F2A_15006,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_104_8_52,104,8,52,F2A_15007,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_104_8_51,104,8,51,F2A_15008,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_104_8_50,104,8,50,F2A_15009,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_104_8_49,104,8,49,F2A_15010,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_104_8_48,104,8,48,F2A_15011,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,460,40,1000,4000,FPGA_104_9_23,104,9,23,A2F_14892,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,460,40,1000,4000,FPGA_104_9_22,104,9,22,A2F_14893,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,460,40,1000,4000,FPGA_104_9_21,104,9,21,A2F_14894,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_104_9_20,104,9,20,A2F_14895,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_104_9_19,104,9,19,A2F_14896,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_104_9_18,104,9,18,A2F_14897,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_104_9_17,104,9,17,A2F_14898,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_104_9_16,104,9,16,A2F_14899,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_104_9_15,104,9,15,A2F_14900,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_104_9_14,104,9,14,A2F_14901,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_104_9_13,104,9,13,A2F_14902,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,980,40,2000,1000,FPGA_104_9_12,104,9,12,A2F_14903,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,70,40,1000,1000,FPGA_104_9_71,104,9,71,F2A_14916,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_104_9_70,104,9,70,F2A_14917,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_104_9_69,104,9,69,F2A_14918,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_104_9_68,104,9,68,F2A_14919,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_104_9_67,104,9,67,F2A_14920,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_104_9_66,104,9,66,F2A_14921,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_104_9_65,104,9,65,F2A_14922,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_104_9_64,104,9,64,F2A_14923,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_104_9_63,104,9,63,F2A_14924,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_104_9_62,104,9,62,F2A_14925,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,330,40,1000,3000,FPGA_104_9_61,104,9,61,F2A_14926,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,330,40,1000,3000,FPGA_104_9_60,104,9,60,F2A_14927,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,330,40,1000,3000,FPGA_104_9_59,104,9,59,F2A_14928,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,330,40,1000,3000,FPGA_104_9_58,104,9,58,F2A_14929,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_104_9_57,104,9,57,F2A_14930,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_104_9_56,104,9,56,F2A_14931,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_104_9_55,104,9,55,F2A_14932,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_104_9_54,104,9,54,F2A_14933,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_104_9_53,104,9,53,F2A_14934,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_104_9_52,104,9,52,F2A_14935,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_104_9_51,104,9,51,F2A_14936,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_104_9_50,104,9,50,F2A_14937,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_104_9_49,104,9,49,F2A_14938,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_104_9_48,104,9,48,F2A_14939,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,460,40,1000,4000,FPGA_104_10_23,104,10,23,A2F_14820,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,460,40,1000,4000,FPGA_104_10_22,104,10,22,A2F_14821,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,460,40,1000,4000,FPGA_104_10_21,104,10,21,A2F_14822,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_104_10_20,104,10,20,A2F_14823,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_104_10_19,104,10,19,A2F_14824,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_104_10_18,104,10,18,A2F_14825,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_104_10_17,104,10,17,A2F_14826,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_104_10_16,104,10,16,A2F_14827,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_104_10_15,104,10,15,A2F_14828,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_104_10_14,104,10,14,A2F_14829,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_104_10_13,104,10,13,A2F_14830,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,980,40,2000,1000,FPGA_104_10_12,104,10,12,A2F_14831,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,70,40,1000,1000,FPGA_104_10_71,104,10,71,F2A_14844,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_104_10_70,104,10,70,F2A_14845,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_104_10_69,104,10,69,F2A_14846,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_104_10_68,104,10,68,F2A_14847,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_104_10_67,104,10,67,F2A_14848,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_104_10_66,104,10,66,F2A_14849,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_104_10_65,104,10,65,F2A_14850,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_104_10_64,104,10,64,F2A_14851,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_104_10_63,104,10,63,F2A_14852,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_104_10_62,104,10,62,F2A_14853,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,330,40,1000,3000,FPGA_104_10_61,104,10,61,F2A_14854,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,330,40,1000,3000,FPGA_104_10_60,104,10,60,F2A_14855,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,330,40,1000,3000,FPGA_104_10_59,104,10,59,F2A_14856,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,330,40,1000,3000,FPGA_104_10_58,104,10,58,F2A_14857,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_104_10_57,104,10,57,F2A_14858,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_104_10_56,104,10,56,F2A_14859,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_104_10_55,104,10,55,F2A_14860,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_104_10_54,104,10,54,F2A_14861,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_104_10_53,104,10,53,F2A_14862,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_104_10_52,104,10,52,F2A_14863,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_104_10_51,104,10,51,F2A_14864,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_104_10_50,104,10,50,F2A_14865,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_104_10_49,104,10,49,F2A_14866,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_104_10_48,104,10,48,F2A_14867,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,460,40,1000,4000,FPGA_104_11_23,104,11,23,A2F_14748,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,460,40,1000,4000,FPGA_104_11_22,104,11,22,A2F_14749,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,460,40,1000,4000,FPGA_104_11_21,104,11,21,A2F_14750,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_104_11_20,104,11,20,A2F_14751,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_104_11_19,104,11,19,A2F_14752,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_104_11_18,104,11,18,A2F_14753,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_104_11_17,104,11,17,A2F_14754,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_104_11_16,104,11,16,A2F_14755,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_104_11_15,104,11,15,A2F_14756,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_104_11_14,104,11,14,A2F_14757,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_104_11_13,104,11,13,A2F_14758,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,980,40,2000,1000,FPGA_104_11_12,104,11,12,A2F_14759,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,70,40,1000,1000,FPGA_104_11_71,104,11,71,F2A_14772,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_104_11_70,104,11,70,F2A_14773,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_104_11_69,104,11,69,F2A_14774,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_104_11_68,104,11,68,F2A_14775,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_104_11_67,104,11,67,F2A_14776,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_104_11_66,104,11,66,F2A_14777,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_104_11_65,104,11,65,F2A_14778,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_104_11_64,104,11,64,F2A_14779,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_104_11_63,104,11,63,F2A_14780,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_104_11_62,104,11,62,F2A_14781,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,330,40,1000,3000,FPGA_104_11_61,104,11,61,F2A_14782,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,330,40,1000,3000,FPGA_104_11_60,104,11,60,F2A_14783,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,330,40,1000,3000,FPGA_104_11_59,104,11,59,F2A_14784,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,330,40,1000,3000,FPGA_104_11_58,104,11,58,F2A_14785,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_104_11_57,104,11,57,F2A_14786,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_104_11_56,104,11,56,F2A_14787,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_104_11_55,104,11,55,F2A_14788,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_104_11_54,104,11,54,F2A_14789,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_104_11_53,104,11,53,F2A_14790,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_104_11_52,104,11,52,F2A_14791,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_104_11_51,104,11,51,F2A_14792,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_104_11_50,104,11,50,F2A_14793,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_104_11_49,104,11,49,F2A_14794,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_104_11_48,104,11,48,F2A_14795,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,460,40,1000,4000,FPGA_104_12_23,104,12,23,A2F_14676,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,460,40,1000,4000,FPGA_104_12_22,104,12,22,A2F_14677,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,460,40,1000,4000,FPGA_104_12_21,104,12,21,A2F_14678,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_104_12_20,104,12,20,A2F_14679,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_104_12_19,104,12,19,A2F_14680,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_104_12_18,104,12,18,A2F_14681,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_104_12_17,104,12,17,A2F_14682,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_104_12_16,104,12,16,A2F_14683,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_104_12_15,104,12,15,A2F_14684,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_104_12_14,104,12,14,A2F_14685,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_104_12_13,104,12,13,A2F_14686,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,980,40,2000,1000,FPGA_104_12_12,104,12,12,A2F_14687,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,70,40,1000,1000,FPGA_104_12_71,104,12,71,F2A_14700,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_104_12_70,104,12,70,F2A_14701,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_104_12_69,104,12,69,F2A_14702,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_104_12_68,104,12,68,F2A_14703,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_104_12_67,104,12,67,F2A_14704,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_104_12_66,104,12,66,F2A_14705,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_104_12_65,104,12,65,F2A_14706,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_104_12_64,104,12,64,F2A_14707,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_104_12_63,104,12,63,F2A_14708,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_104_12_62,104,12,62,F2A_14709,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,330,40,1000,3000,FPGA_104_12_61,104,12,61,F2A_14710,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,330,40,1000,3000,FPGA_104_12_60,104,12,60,F2A_14711,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,330,40,1000,3000,FPGA_104_12_59,104,12,59,F2A_14712,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,330,40,1000,3000,FPGA_104_12_58,104,12,58,F2A_14713,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_104_12_57,104,12,57,F2A_14714,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_104_12_56,104,12,56,F2A_14715,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_104_12_55,104,12,55,F2A_14716,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_104_12_54,104,12,54,F2A_14717,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_104_12_53,104,12,53,F2A_14718,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_104_12_52,104,12,52,F2A_14719,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_104_12_51,104,12,51,F2A_14720,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_104_12_50,104,12,50,F2A_14721,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_104_12_49,104,12,49,F2A_14722,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_104_12_48,104,12,48,F2A_14723,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_104_13_23,104,13,23,A2F_14604,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_104_13_22,104,13,22,A2F_14605,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_104_13_21,104,13,21,A2F_14606,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_104_13_20,104,13,20,A2F_14607,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_104_13_19,104,13,19,A2F_14608,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_104_13_18,104,13,18,A2F_14609,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_104_13_17,104,13,17,A2F_14610,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_104_13_16,104,13,16,A2F_14611,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_104_13_15,104,13,15,A2F_14612,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_104_13_14,104,13,14,A2F_14613,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_104_13_13,104,13,13,A2F_14614,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_104_13_71,104,13,71,F2A_14628,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_104_13_70,104,13,70,F2A_14629,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_104_13_69,104,13,69,F2A_14630,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_104_13_68,104,13,68,F2A_14631,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_104_13_67,104,13,67,F2A_14632,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_104_13_66,104,13,66,F2A_14633,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_104_13_65,104,13,65,F2A_14634,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_104_13_64,104,13,64,F2A_14635,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_104_13_63,104,13,63,F2A_14636,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_104_14_23,104,14,23,A2F_14532,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_104_14_22,104,14,22,A2F_14533,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_104_14_21,104,14,21,A2F_14534,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_104_14_20,104,14,20,A2F_14535,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_104_14_19,104,14,19,A2F_14536,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_104_14_18,104,14,18,A2F_14537,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_104_14_17,104,14,17,A2F_14538,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_104_14_16,104,14,16,A2F_14539,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_104_14_15,104,14,15,A2F_14540,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_104_14_14,104,14,14,A2F_14541,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_104_14_13,104,14,13,A2F_14542,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,980,40,2000,1000,FPGA_104_14_12,104,14,12,A2F_14543,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_104_14_71,104,14,71,F2A_14556,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_104_14_70,104,14,70,F2A_14557,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_104_14_69,104,14,69,F2A_14558,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_104_14_68,104,14,68,F2A_14559,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_104_14_67,104,14,67,F2A_14560,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_104_14_66,104,14,66,F2A_14561,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_104_14_65,104,14,65,F2A_14562,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_104_14_64,104,14,64,F2A_14563,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_104_14_63,104,14,63,F2A_14564,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_104_14_62,104,14,62,F2A_14565,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_104_14_61,104,14,61,F2A_14566,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_104_14_60,104,14,60,F2A_14567,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_104_14_59,104,14,59,F2A_14568,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_104_14_58,104,14,58,F2A_14569,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_104_14_57,104,14,57,F2A_14570,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_104_14_56,104,14,56,F2A_14571,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_104_14_55,104,14,55,F2A_14572,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_104_14_54,104,14,54,F2A_14573,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_104_14_53,104,14,53,F2A_14574,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_104_14_52,104,14,52,F2A_14575,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_104_14_51,104,14,51,F2A_14576,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_104_14_50,104,14,50,F2A_14577,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_104_14_49,104,14,49,F2A_14578,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_104_14_48,104,14,48,F2A_14579,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,460,40,1000,4000,FPGA_104_15_23,104,15,23,A2F_14460,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,460,40,1000,4000,FPGA_104_15_22,104,15,22,A2F_14461,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,460,40,1000,4000,FPGA_104_15_21,104,15,21,A2F_14462,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_104_15_20,104,15,20,A2F_14463,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_104_15_19,104,15,19,A2F_14464,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_104_15_18,104,15,18,A2F_14465,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_104_15_17,104,15,17,A2F_14466,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_104_15_16,104,15,16,A2F_14467,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_104_15_15,104,15,15,A2F_14468,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_104_15_14,104,15,14,A2F_14469,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_104_15_13,104,15,13,A2F_14470,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,980,40,2000,1000,FPGA_104_15_12,104,15,12,A2F_14471,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,70,40,1000,1000,FPGA_104_15_71,104,15,71,F2A_14484,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_104_15_70,104,15,70,F2A_14485,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_104_15_69,104,15,69,F2A_14486,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_104_15_68,104,15,68,F2A_14487,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_104_15_67,104,15,67,F2A_14488,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_104_15_66,104,15,66,F2A_14489,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_104_15_65,104,15,65,F2A_14490,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_104_15_64,104,15,64,F2A_14491,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_104_15_63,104,15,63,F2A_14492,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_104_15_62,104,15,62,F2A_14493,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,330,40,1000,3000,FPGA_104_15_61,104,15,61,F2A_14494,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,330,40,1000,3000,FPGA_104_15_60,104,15,60,F2A_14495,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,330,40,1000,3000,FPGA_104_15_59,104,15,59,F2A_14496,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,330,40,1000,3000,FPGA_104_15_58,104,15,58,F2A_14497,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_104_15_57,104,15,57,F2A_14498,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_104_15_56,104,15,56,F2A_14499,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_104_15_55,104,15,55,F2A_14500,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_104_15_54,104,15,54,F2A_14501,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_104_15_53,104,15,53,F2A_14502,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_104_15_52,104,15,52,F2A_14503,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_104_15_51,104,15,51,F2A_14504,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_104_15_50,104,15,50,F2A_14505,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_104_15_49,104,15,49,F2A_14506,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_104_15_48,104,15,48,F2A_14507,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,460,40,1000,4000,FPGA_104_16_23,104,16,23,A2F_14388,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,460,40,1000,4000,FPGA_104_16_22,104,16,22,A2F_14389,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,460,40,1000,4000,FPGA_104_16_21,104,16,21,A2F_14390,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_104_16_20,104,16,20,A2F_14391,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_104_16_19,104,16,19,A2F_14392,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_104_16_18,104,16,18,A2F_14393,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_104_16_17,104,16,17,A2F_14394,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_104_16_16,104,16,16,A2F_14395,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_104_16_15,104,16,15,A2F_14396,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_104_16_14,104,16,14,A2F_14397,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_104_16_13,104,16,13,A2F_14398,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,980,40,2000,1000,FPGA_104_16_12,104,16,12,A2F_14399,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,70,40,1000,1000,FPGA_104_16_71,104,16,71,F2A_14412,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_104_16_70,104,16,70,F2A_14413,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_104_16_69,104,16,69,F2A_14414,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_104_16_68,104,16,68,F2A_14415,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_104_16_67,104,16,67,F2A_14416,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_104_16_66,104,16,66,F2A_14417,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_104_16_65,104,16,65,F2A_14418,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_104_16_64,104,16,64,F2A_14419,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_104_16_63,104,16,63,F2A_14420,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_104_16_62,104,16,62,F2A_14421,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,330,40,1000,3000,FPGA_104_16_61,104,16,61,F2A_14422,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,330,40,1000,3000,FPGA_104_16_60,104,16,60,F2A_14423,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,330,40,1000,3000,FPGA_104_16_59,104,16,59,F2A_14424,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,330,40,1000,3000,FPGA_104_16_58,104,16,58,F2A_14425,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_104_16_57,104,16,57,F2A_14426,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_104_16_56,104,16,56,F2A_14427,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_104_16_55,104,16,55,F2A_14428,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_104_16_54,104,16,54,F2A_14429,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_104_16_53,104,16,53,F2A_14430,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_104_16_52,104,16,52,F2A_14431,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_104_16_51,104,16,51,F2A_14432,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_104_16_50,104,16,50,F2A_14433,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_104_16_49,104,16,49,F2A_14434,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_104_16_48,104,16,48,F2A_14435,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,460,40,1000,4000,FPGA_104_17_23,104,17,23,A2F_14316,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,460,40,1000,4000,FPGA_104_17_22,104,17,22,A2F_14317,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,460,40,1000,4000,FPGA_104_17_21,104,17,21,A2F_14318,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_104_17_20,104,17,20,A2F_14319,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_104_17_19,104,17,19,A2F_14320,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_104_17_18,104,17,18,A2F_14321,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_104_17_17,104,17,17,A2F_14322,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_104_17_16,104,17,16,A2F_14323,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_104_17_15,104,17,15,A2F_14324,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_104_17_14,104,17,14,A2F_14325,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_104_17_13,104,17,13,A2F_14326,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,980,40,2000,1000,FPGA_104_17_12,104,17,12,A2F_14327,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,70,40,1000,1000,FPGA_104_17_71,104,17,71,F2A_14340,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_104_17_70,104,17,70,F2A_14341,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_104_17_69,104,17,69,F2A_14342,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_104_17_68,104,17,68,F2A_14343,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_104_17_67,104,17,67,F2A_14344,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_104_17_66,104,17,66,F2A_14345,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_104_17_65,104,17,65,F2A_14346,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_104_17_64,104,17,64,F2A_14347,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_104_17_63,104,17,63,F2A_14348,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_104_17_62,104,17,62,F2A_14349,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,330,40,1000,3000,FPGA_104_17_61,104,17,61,F2A_14350,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,330,40,1000,3000,FPGA_104_17_60,104,17,60,F2A_14351,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,330,40,1000,3000,FPGA_104_17_59,104,17,59,F2A_14352,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,330,40,1000,3000,FPGA_104_17_58,104,17,58,F2A_14353,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_104_17_57,104,17,57,F2A_14354,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_104_17_56,104,17,56,F2A_14355,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_104_17_55,104,17,55,F2A_14356,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_104_17_54,104,17,54,F2A_14357,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_104_17_53,104,17,53,F2A_14358,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_104_17_52,104,17,52,F2A_14359,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_104_17_51,104,17,51,F2A_14360,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_104_17_50,104,17,50,F2A_14361,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_104_17_49,104,17,49,F2A_14362,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_104_17_48,104,17,48,F2A_14363,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,460,40,1000,4000,FPGA_104_18_23,104,18,23,A2F_14244,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,460,40,1000,4000,FPGA_104_18_22,104,18,22,A2F_14245,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,460,40,1000,4000,FPGA_104_18_21,104,18,21,A2F_14246,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_104_18_20,104,18,20,A2F_14247,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_104_18_19,104,18,19,A2F_14248,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_104_18_18,104,18,18,A2F_14249,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_104_18_17,104,18,17,A2F_14250,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_104_18_16,104,18,16,A2F_14251,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_104_18_15,104,18,15,A2F_14252,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_104_18_14,104,18,14,A2F_14253,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_104_18_13,104,18,13,A2F_14254,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,980,40,2000,1000,FPGA_104_18_12,104,18,12,A2F_14255,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,70,40,1000,1000,FPGA_104_18_71,104,18,71,F2A_14268,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_104_18_70,104,18,70,F2A_14269,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_104_18_69,104,18,69,F2A_14270,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_104_18_68,104,18,68,F2A_14271,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_104_18_67,104,18,67,F2A_14272,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_104_18_66,104,18,66,F2A_14273,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_104_18_65,104,18,65,F2A_14274,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_104_18_64,104,18,64,F2A_14275,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_104_18_63,104,18,63,F2A_14276,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_104_18_62,104,18,62,F2A_14277,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,330,40,1000,3000,FPGA_104_18_61,104,18,61,F2A_14278,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,330,40,1000,3000,FPGA_104_18_60,104,18,60,F2A_14279,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,330,40,1000,3000,FPGA_104_18_59,104,18,59,F2A_14280,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,330,40,1000,3000,FPGA_104_18_58,104,18,58,F2A_14281,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_104_18_57,104,18,57,F2A_14282,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_104_18_56,104,18,56,F2A_14283,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_104_18_55,104,18,55,F2A_14284,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_104_18_54,104,18,54,F2A_14285,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_104_18_53,104,18,53,F2A_14286,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_104_18_52,104,18,52,F2A_14287,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_104_18_51,104,18,51,F2A_14288,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_104_18_50,104,18,50,F2A_14289,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_104_18_49,104,18,49,F2A_14290,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_104_18_48,104,18,48,F2A_14291,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,460,40,1000,4000,FPGA_104_19_23,104,19,23,A2F_14172,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,460,40,1000,4000,FPGA_104_19_22,104,19,22,A2F_14173,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,460,40,1000,4000,FPGA_104_19_21,104,19,21,A2F_14174,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_104_19_20,104,19,20,A2F_14175,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_104_19_19,104,19,19,A2F_14176,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_104_19_18,104,19,18,A2F_14177,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_104_19_17,104,19,17,A2F_14178,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_104_19_16,104,19,16,A2F_14179,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_104_19_15,104,19,15,A2F_14180,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_104_19_14,104,19,14,A2F_14181,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_104_19_13,104,19,13,A2F_14182,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,980,40,2000,1000,FPGA_104_19_12,104,19,12,A2F_14183,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,70,40,1000,1000,FPGA_104_19_71,104,19,71,F2A_14196,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_104_19_70,104,19,70,F2A_14197,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_104_19_69,104,19,69,F2A_14198,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_104_19_68,104,19,68,F2A_14199,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_104_19_67,104,19,67,F2A_14200,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_104_19_66,104,19,66,F2A_14201,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_104_19_65,104,19,65,F2A_14202,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_104_19_64,104,19,64,F2A_14203,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_104_19_63,104,19,63,F2A_14204,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_104_19_62,104,19,62,F2A_14205,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,330,40,1000,3000,FPGA_104_19_61,104,19,61,F2A_14206,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,330,40,1000,3000,FPGA_104_19_60,104,19,60,F2A_14207,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,330,40,1000,3000,FPGA_104_19_59,104,19,59,F2A_14208,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,330,40,1000,3000,FPGA_104_19_58,104,19,58,F2A_14209,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_104_19_57,104,19,57,F2A_14210,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_104_19_56,104,19,56,F2A_14211,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_104_19_55,104,19,55,F2A_14212,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_104_19_54,104,19,54,F2A_14213,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_104_19_53,104,19,53,F2A_14214,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_104_19_52,104,19,52,F2A_14215,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_104_19_51,104,19,51,F2A_14216,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_104_19_50,104,19,50,F2A_14217,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_104_19_49,104,19,49,F2A_14218,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_104_19_48,104,19,48,F2A_14219,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,460,40,1000,4000,FPGA_104_20_23,104,20,23,A2F_14100,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,460,40,1000,4000,FPGA_104_20_22,104,20,22,A2F_14101,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,460,40,1000,4000,FPGA_104_20_21,104,20,21,A2F_14102,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_104_20_20,104,20,20,A2F_14103,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_104_20_19,104,20,19,A2F_14104,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_104_20_18,104,20,18,A2F_14105,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_104_20_17,104,20,17,A2F_14106,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_104_20_16,104,20,16,A2F_14107,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_104_20_15,104,20,15,A2F_14108,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_104_20_14,104,20,14,A2F_14109,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_104_20_13,104,20,13,A2F_14110,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,980,40,2000,1000,FPGA_104_20_12,104,20,12,A2F_14111,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,70,40,1000,1000,FPGA_104_20_71,104,20,71,F2A_14124,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_104_20_70,104,20,70,F2A_14125,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_104_20_69,104,20,69,F2A_14126,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_104_20_68,104,20,68,F2A_14127,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_104_20_67,104,20,67,F2A_14128,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_104_20_66,104,20,66,F2A_14129,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_104_20_65,104,20,65,F2A_14130,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_104_20_64,104,20,64,F2A_14131,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_104_20_63,104,20,63,F2A_14132,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_104_20_62,104,20,62,F2A_14133,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,330,40,1000,3000,FPGA_104_20_61,104,20,61,F2A_14134,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,330,40,1000,3000,FPGA_104_20_60,104,20,60,F2A_14135,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,330,40,1000,3000,FPGA_104_20_59,104,20,59,F2A_14136,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,330,40,1000,3000,FPGA_104_20_58,104,20,58,F2A_14137,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_104_20_57,104,20,57,F2A_14138,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_104_20_56,104,20,56,F2A_14139,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_104_20_55,104,20,55,F2A_14140,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_104_20_54,104,20,54,F2A_14141,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_104_20_53,104,20,53,F2A_14142,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_104_20_52,104,20,52,F2A_14143,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_104_20_51,104,20,51,F2A_14144,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_104_20_50,104,20,50,F2A_14145,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_104_20_49,104,20,49,F2A_14146,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_104_20_48,104,20,48,F2A_14147,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,460,40,1000,4000,FPGA_104_21_23,104,21,23,A2F_14028,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,460,40,1000,4000,FPGA_104_21_22,104,21,22,A2F_14029,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,460,40,1000,4000,FPGA_104_21_21,104,21,21,A2F_14030,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_104_21_20,104,21,20,A2F_14031,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_104_21_19,104,21,19,A2F_14032,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_104_21_18,104,21,18,A2F_14033,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_104_21_17,104,21,17,A2F_14034,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_104_21_16,104,21,16,A2F_14035,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_104_21_15,104,21,15,A2F_14036,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_104_21_14,104,21,14,A2F_14037,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_104_21_13,104,21,13,A2F_14038,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,980,40,2000,1000,FPGA_104_21_12,104,21,12,A2F_14039,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,70,40,1000,1000,FPGA_104_21_71,104,21,71,F2A_14052,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_104_21_70,104,21,70,F2A_14053,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_104_21_69,104,21,69,F2A_14054,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_104_21_68,104,21,68,F2A_14055,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_104_21_67,104,21,67,F2A_14056,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_104_21_66,104,21,66,F2A_14057,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_104_21_65,104,21,65,F2A_14058,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_104_21_64,104,21,64,F2A_14059,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_104_21_63,104,21,63,F2A_14060,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_104_21_62,104,21,62,F2A_14061,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,330,40,1000,3000,FPGA_104_21_61,104,21,61,F2A_14062,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,330,40,1000,3000,FPGA_104_21_60,104,21,60,F2A_14063,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,330,40,1000,3000,FPGA_104_21_59,104,21,59,F2A_14064,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,330,40,1000,3000,FPGA_104_21_58,104,21,58,F2A_14065,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_104_21_57,104,21,57,F2A_14066,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_104_21_56,104,21,56,F2A_14067,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_104_21_55,104,21,55,F2A_14068,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_104_21_54,104,21,54,F2A_14069,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_104_21_53,104,21,53,F2A_14070,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_104_21_52,104,21,52,F2A_14071,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_104_21_51,104,21,51,F2A_14072,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_104_21_50,104,21,50,F2A_14073,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_104_21_49,104,21,49,F2A_14074,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_104_21_48,104,21,48,F2A_14075,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,460,40,1000,4000,FPGA_104_22_23,104,22,23,A2F_13956,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,460,40,1000,4000,FPGA_104_22_22,104,22,22,A2F_13957,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,460,40,1000,4000,FPGA_104_22_21,104,22,21,A2F_13958,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_104_22_20,104,22,20,A2F_13959,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_104_22_19,104,22,19,A2F_13960,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_104_22_18,104,22,18,A2F_13961,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_104_22_17,104,22,17,A2F_13962,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_104_22_16,104,22,16,A2F_13963,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_104_22_15,104,22,15,A2F_13964,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_104_22_14,104,22,14,A2F_13965,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_104_22_13,104,22,13,A2F_13966,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,980,40,2000,1000,FPGA_104_22_12,104,22,12,A2F_13967,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,70,40,1000,1000,FPGA_104_22_71,104,22,71,F2A_13980,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_104_22_70,104,22,70,F2A_13981,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_104_22_69,104,22,69,F2A_13982,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_104_22_68,104,22,68,F2A_13983,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_104_22_67,104,22,67,F2A_13984,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_104_22_66,104,22,66,F2A_13985,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_104_22_65,104,22,65,F2A_13986,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_104_22_64,104,22,64,F2A_13987,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_104_22_63,104,22,63,F2A_13988,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_104_22_62,104,22,62,F2A_13989,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,330,40,1000,3000,FPGA_104_22_61,104,22,61,F2A_13990,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,330,40,1000,3000,FPGA_104_22_60,104,22,60,F2A_13991,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,330,40,1000,3000,FPGA_104_22_59,104,22,59,F2A_13992,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,330,40,1000,3000,FPGA_104_22_58,104,22,58,F2A_13993,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_104_22_57,104,22,57,F2A_13994,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_104_22_56,104,22,56,F2A_13995,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_104_22_55,104,22,55,F2A_13996,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_104_22_54,104,22,54,F2A_13997,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_104_22_53,104,22,53,F2A_13998,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_104_22_52,104,22,52,F2A_13999,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_104_22_51,104,22,51,F2A_14000,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_104_22_50,104,22,50,F2A_14001,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_104_22_49,104,22,49,F2A_14002,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_104_22_48,104,22,48,F2A_14003,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,460,40,1000,4000,FPGA_104_23_23,104,23,23,A2F_13884,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,460,40,1000,4000,FPGA_104_23_22,104,23,22,A2F_13885,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,460,40,1000,4000,FPGA_104_23_21,104,23,21,A2F_13886,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_104_23_20,104,23,20,A2F_13887,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_104_23_19,104,23,19,A2F_13888,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_104_23_18,104,23,18,A2F_13889,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_104_23_17,104,23,17,A2F_13890,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_104_23_16,104,23,16,A2F_13891,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_104_23_15,104,23,15,A2F_13892,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_104_23_14,104,23,14,A2F_13893,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_104_23_13,104,23,13,A2F_13894,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,980,40,2000,1000,FPGA_104_23_12,104,23,12,A2F_13895,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,70,40,1000,1000,FPGA_104_23_71,104,23,71,F2A_13908,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_104_23_70,104,23,70,F2A_13909,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_104_23_69,104,23,69,F2A_13910,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_104_23_68,104,23,68,F2A_13911,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_104_23_67,104,23,67,F2A_13912,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_104_23_66,104,23,66,F2A_13913,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_104_23_65,104,23,65,F2A_13914,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_104_23_64,104,23,64,F2A_13915,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_104_23_63,104,23,63,F2A_13916,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_104_23_62,104,23,62,F2A_13917,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,330,40,1000,3000,FPGA_104_23_61,104,23,61,F2A_13918,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,330,40,1000,3000,FPGA_104_23_60,104,23,60,F2A_13919,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,330,40,1000,3000,FPGA_104_23_59,104,23,59,F2A_13920,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,330,40,1000,3000,FPGA_104_23_58,104,23,58,F2A_13921,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_104_23_57,104,23,57,F2A_13922,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_104_23_56,104,23,56,F2A_13923,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_104_23_55,104,23,55,F2A_13924,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_104_23_54,104,23,54,F2A_13925,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_104_23_53,104,23,53,F2A_13926,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_104_23_52,104,23,52,F2A_13927,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_104_23_51,104,23,51,F2A_13928,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_104_23_50,104,23,50,F2A_13929,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_104_23_49,104,23,49,F2A_13930,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_104_23_48,104,23,48,F2A_13931,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_104_24_23,104,24,23,A2F_13812,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_104_24_22,104,24,22,A2F_13813,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_104_24_21,104,24,21,A2F_13814,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_104_24_20,104,24,20,A2F_13815,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_104_24_19,104,24,19,A2F_13816,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_104_24_18,104,24,18,A2F_13817,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_104_24_17,104,24,17,A2F_13818,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_104_24_16,104,24,16,A2F_13819,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_104_24_15,104,24,15,A2F_13820,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_104_24_14,104,24,14,A2F_13821,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_104_24_13,104,24,13,A2F_13822,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_104_24_71,104,24,71,F2A_13836,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_104_24_70,104,24,70,F2A_13837,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_104_24_69,104,24,69,F2A_13838,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_104_24_68,104,24,68,F2A_13839,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_104_24_67,104,24,67,F2A_13840,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_104_24_66,104,24,66,F2A_13841,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_104_24_65,104,24,65,F2A_13842,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_104_24_64,104,24,64,F2A_13843,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_104_24_63,104,24,63,F2A_13844,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_104_25_23,104,25,23,A2F_13740,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_104_25_22,104,25,22,A2F_13741,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_104_25_21,104,25,21,A2F_13742,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_104_25_20,104,25,20,A2F_13743,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_104_25_19,104,25,19,A2F_13744,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_104_25_18,104,25,18,A2F_13745,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_104_25_17,104,25,17,A2F_13746,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_104_25_16,104,25,16,A2F_13747,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_104_25_15,104,25,15,A2F_13748,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_104_25_14,104,25,14,A2F_13749,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_104_25_13,104,25,13,A2F_13750,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,980,40,2000,1000,FPGA_104_25_12,104,25,12,A2F_13751,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_104_25_71,104,25,71,F2A_13764,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_104_25_70,104,25,70,F2A_13765,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_104_25_69,104,25,69,F2A_13766,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_104_25_68,104,25,68,F2A_13767,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_104_25_67,104,25,67,F2A_13768,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_104_25_66,104,25,66,F2A_13769,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_104_25_65,104,25,65,F2A_13770,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_104_25_64,104,25,64,F2A_13771,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_104_25_63,104,25,63,F2A_13772,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_104_25_62,104,25,62,F2A_13773,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_104_25_61,104,25,61,F2A_13774,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_104_25_60,104,25,60,F2A_13775,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_104_25_59,104,25,59,F2A_13776,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_104_25_58,104,25,58,F2A_13777,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_104_25_57,104,25,57,F2A_13778,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_104_25_56,104,25,56,F2A_13779,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_104_25_55,104,25,55,F2A_13780,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_104_25_54,104,25,54,F2A_13781,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_104_25_53,104,25,53,F2A_13782,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_104_25_52,104,25,52,F2A_13783,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_104_25_51,104,25,51,F2A_13784,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_104_25_50,104,25,50,F2A_13785,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_104_25_49,104,25,49,F2A_13786,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_104_25_48,104,25,48,F2A_13787,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,460,40,1000,4000,FPGA_104_26_23,104,26,23,A2F_13668,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,460,40,1000,4000,FPGA_104_26_22,104,26,22,A2F_13669,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,460,40,1000,4000,FPGA_104_26_21,104,26,21,A2F_13670,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_104_26_20,104,26,20,A2F_13671,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_104_26_19,104,26,19,A2F_13672,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_104_26_18,104,26,18,A2F_13673,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_104_26_17,104,26,17,A2F_13674,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_104_26_16,104,26,16,A2F_13675,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_104_26_15,104,26,15,A2F_13676,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_104_26_14,104,26,14,A2F_13677,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_104_26_13,104,26,13,A2F_13678,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,980,40,2000,1000,FPGA_104_26_12,104,26,12,A2F_13679,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,70,40,1000,1000,FPGA_104_26_71,104,26,71,F2A_13692,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_104_26_70,104,26,70,F2A_13693,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_104_26_69,104,26,69,F2A_13694,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_104_26_68,104,26,68,F2A_13695,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_104_26_67,104,26,67,F2A_13696,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_104_26_66,104,26,66,F2A_13697,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_104_26_65,104,26,65,F2A_13698,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_104_26_64,104,26,64,F2A_13699,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_104_26_63,104,26,63,F2A_13700,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_104_26_62,104,26,62,F2A_13701,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_104_26_61,104,26,61,F2A_13702,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_104_26_60,104,26,60,F2A_13703,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_104_26_59,104,26,59,F2A_13704,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_104_26_58,104,26,58,F2A_13705,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_104_26_57,104,26,57,F2A_13706,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_104_26_56,104,26,56,F2A_13707,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_104_26_55,104,26,55,F2A_13708,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_104_26_54,104,26,54,F2A_13709,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_104_26_53,104,26,53,F2A_13710,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_104_26_52,104,26,52,F2A_13711,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_104_26_51,104,26,51,F2A_13712,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_104_26_50,104,26,50,F2A_13713,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_104_26_49,104,26,49,F2A_13714,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_104_26_48,104,26,48,F2A_13715,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,460,40,1000,4000,FPGA_104_27_23,104,27,23,A2F_13596,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,460,40,1000,4000,FPGA_104_27_22,104,27,22,A2F_13597,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,460,40,1000,4000,FPGA_104_27_21,104,27,21,A2F_13598,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_104_27_20,104,27,20,A2F_13599,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_104_27_19,104,27,19,A2F_13600,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_104_27_18,104,27,18,A2F_13601,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_104_27_17,104,27,17,A2F_13602,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_104_27_16,104,27,16,A2F_13603,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_104_27_15,104,27,15,A2F_13604,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_104_27_14,104,27,14,A2F_13605,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_104_27_13,104,27,13,A2F_13606,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,980,40,2000,1000,FPGA_104_27_12,104,27,12,A2F_13607,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,70,40,1000,1000,FPGA_104_27_71,104,27,71,F2A_13620,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_104_27_70,104,27,70,F2A_13621,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_104_27_69,104,27,69,F2A_13622,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_104_27_68,104,27,68,F2A_13623,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_104_27_67,104,27,67,F2A_13624,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_104_27_66,104,27,66,F2A_13625,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_104_27_65,104,27,65,F2A_13626,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_104_27_64,104,27,64,F2A_13627,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_104_27_63,104,27,63,F2A_13628,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_104_27_62,104,27,62,F2A_13629,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_104_27_61,104,27,61,F2A_13630,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_104_27_60,104,27,60,F2A_13631,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_104_27_59,104,27,59,F2A_13632,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_104_27_58,104,27,58,F2A_13633,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_104_27_57,104,27,57,F2A_13634,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_104_27_56,104,27,56,F2A_13635,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_104_27_55,104,27,55,F2A_13636,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_104_27_54,104,27,54,F2A_13637,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_104_27_53,104,27,53,F2A_13638,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_104_27_52,104,27,52,F2A_13639,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_104_27_51,104,27,51,F2A_13640,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_104_27_50,104,27,50,F2A_13641,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_104_27_49,104,27,49,F2A_13642,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_104_27_48,104,27,48,F2A_13643,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,460,40,1000,4000,FPGA_104_28_23,104,28,23,A2F_13524,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,460,40,1000,4000,FPGA_104_28_22,104,28,22,A2F_13525,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,460,40,1000,4000,FPGA_104_28_21,104,28,21,A2F_13526,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_104_28_20,104,28,20,A2F_13527,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_104_28_19,104,28,19,A2F_13528,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_104_28_18,104,28,18,A2F_13529,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_104_28_17,104,28,17,A2F_13530,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_104_28_16,104,28,16,A2F_13531,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_104_28_15,104,28,15,A2F_13532,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_104_28_14,104,28,14,A2F_13533,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_104_28_13,104,28,13,A2F_13534,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,980,40,2000,1000,FPGA_104_28_12,104,28,12,A2F_13535,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,70,40,1000,1000,FPGA_104_28_71,104,28,71,F2A_13548,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_104_28_70,104,28,70,F2A_13549,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_104_28_69,104,28,69,F2A_13550,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_104_28_68,104,28,68,F2A_13551,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_104_28_67,104,28,67,F2A_13552,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_104_28_66,104,28,66,F2A_13553,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_104_28_65,104,28,65,F2A_13554,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_104_28_64,104,28,64,F2A_13555,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_104_28_63,104,28,63,F2A_13556,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_104_28_62,104,28,62,F2A_13557,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_104_28_61,104,28,61,F2A_13558,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_104_28_60,104,28,60,F2A_13559,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_104_28_59,104,28,59,F2A_13560,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_104_28_58,104,28,58,F2A_13561,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_104_28_57,104,28,57,F2A_13562,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_104_28_56,104,28,56,F2A_13563,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_104_28_55,104,28,55,F2A_13564,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_104_28_54,104,28,54,F2A_13565,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_104_28_53,104,28,53,F2A_13566,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_104_28_52,104,28,52,F2A_13567,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_104_28_51,104,28,51,F2A_13568,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_104_28_50,104,28,50,F2A_13569,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_104_28_49,104,28,49,F2A_13570,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_104_28_48,104,28,48,F2A_13571,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,460,40,1000,4000,FPGA_104_29_23,104,29,23,A2F_13452,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,460,40,1000,4000,FPGA_104_29_22,104,29,22,A2F_13453,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,460,40,1000,4000,FPGA_104_29_21,104,29,21,A2F_13454,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_104_29_20,104,29,20,A2F_13455,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_104_29_19,104,29,19,A2F_13456,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_104_29_18,104,29,18,A2F_13457,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_104_29_17,104,29,17,A2F_13458,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_104_29_16,104,29,16,A2F_13459,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_104_29_15,104,29,15,A2F_13460,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_104_29_14,104,29,14,A2F_13461,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_104_29_13,104,29,13,A2F_13462,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,980,40,2000,1000,FPGA_104_29_12,104,29,12,A2F_13463,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,70,40,1000,1000,FPGA_104_29_71,104,29,71,F2A_13476,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_104_29_70,104,29,70,F2A_13477,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_104_29_69,104,29,69,F2A_13478,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_104_29_68,104,29,68,F2A_13479,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_104_29_67,104,29,67,F2A_13480,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_104_29_66,104,29,66,F2A_13481,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_104_29_65,104,29,65,F2A_13482,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_104_29_64,104,29,64,F2A_13483,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_104_29_63,104,29,63,F2A_13484,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_104_29_62,104,29,62,F2A_13485,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_104_29_61,104,29,61,F2A_13486,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_104_29_60,104,29,60,F2A_13487,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_104_29_59,104,29,59,F2A_13488,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_104_29_58,104,29,58,F2A_13489,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_104_29_57,104,29,57,F2A_13490,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_104_29_56,104,29,56,F2A_13491,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_104_29_55,104,29,55,F2A_13492,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_104_29_54,104,29,54,F2A_13493,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_104_29_53,104,29,53,F2A_13494,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_104_29_52,104,29,52,F2A_13495,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_104_29_51,104,29,51,F2A_13496,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_104_29_50,104,29,50,F2A_13497,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_104_29_49,104,29,49,F2A_13498,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_104_29_48,104,29,48,F2A_13499,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,460,40,1000,4000,FPGA_104_30_23,104,30,23,A2F_13380,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,460,40,1000,4000,FPGA_104_30_22,104,30,22,A2F_13381,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,460,40,1000,4000,FPGA_104_30_21,104,30,21,A2F_13382,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_104_30_20,104,30,20,A2F_13383,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_104_30_19,104,30,19,A2F_13384,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_104_30_18,104,30,18,A2F_13385,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_104_30_17,104,30,17,A2F_13386,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_104_30_16,104,30,16,A2F_13387,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_104_30_15,104,30,15,A2F_13388,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_104_30_14,104,30,14,A2F_13389,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_104_30_13,104,30,13,A2F_13390,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,980,40,2000,1000,FPGA_104_30_12,104,30,12,A2F_13391,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,70,40,1000,1000,FPGA_104_30_71,104,30,71,F2A_13404,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_104_30_70,104,30,70,F2A_13405,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_104_30_69,104,30,69,F2A_13406,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_104_30_68,104,30,68,F2A_13407,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_104_30_67,104,30,67,F2A_13408,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_104_30_66,104,30,66,F2A_13409,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_104_30_65,104,30,65,F2A_13410,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_104_30_64,104,30,64,F2A_13411,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_104_30_63,104,30,63,F2A_13412,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_104_30_62,104,30,62,F2A_13413,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_104_30_61,104,30,61,F2A_13414,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_104_30_60,104,30,60,F2A_13415,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_104_30_59,104,30,59,F2A_13416,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_104_30_58,104,30,58,F2A_13417,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_104_30_57,104,30,57,F2A_13418,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_104_30_56,104,30,56,F2A_13419,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_104_30_55,104,30,55,F2A_13420,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_104_30_54,104,30,54,F2A_13421,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_104_30_53,104,30,53,F2A_13422,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_104_30_52,104,30,52,F2A_13423,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_104_30_51,104,30,51,F2A_13424,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_104_30_50,104,30,50,F2A_13425,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_104_30_49,104,30,49,F2A_13426,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_104_30_48,104,30,48,F2A_13427,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,460,40,1000,4000,FPGA_104_31_23,104,31,23,A2F_13308,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,460,40,1000,4000,FPGA_104_31_22,104,31,22,A2F_13309,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,460,40,1000,4000,FPGA_104_31_21,104,31,21,A2F_13310,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_104_31_20,104,31,20,A2F_13311,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_104_31_19,104,31,19,A2F_13312,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_104_31_18,104,31,18,A2F_13313,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_104_31_17,104,31,17,A2F_13314,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_104_31_16,104,31,16,A2F_13315,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_104_31_15,104,31,15,A2F_13316,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_104_31_14,104,31,14,A2F_13317,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_104_31_13,104,31,13,A2F_13318,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,980,40,2000,1000,FPGA_104_31_12,104,31,12,A2F_13319,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,70,40,1000,1000,FPGA_104_31_71,104,31,71,F2A_13332,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_104_31_70,104,31,70,F2A_13333,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_104_31_69,104,31,69,F2A_13334,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_104_31_68,104,31,68,F2A_13335,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_104_31_67,104,31,67,F2A_13336,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_104_31_66,104,31,66,F2A_13337,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_104_31_65,104,31,65,F2A_13338,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_104_31_64,104,31,64,F2A_13339,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_104_31_63,104,31,63,F2A_13340,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_104_31_62,104,31,62,F2A_13341,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_104_31_61,104,31,61,F2A_13342,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_104_31_60,104,31,60,F2A_13343,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_104_31_59,104,31,59,F2A_13344,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_104_31_58,104,31,58,F2A_13345,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_104_31_57,104,31,57,F2A_13346,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_104_31_56,104,31,56,F2A_13347,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_104_31_55,104,31,55,F2A_13348,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_104_31_54,104,31,54,F2A_13349,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_104_31_53,104,31,53,F2A_13350,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_104_31_52,104,31,52,F2A_13351,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_104_31_51,104,31,51,F2A_13352,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_104_31_50,104,31,50,F2A_13353,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_104_31_49,104,31,49,F2A_13354,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_104_31_48,104,31,48,F2A_13355,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,460,40,1000,4000,FPGA_104_32_23,104,32,23,A2F_13236,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,460,40,1000,4000,FPGA_104_32_22,104,32,22,A2F_13237,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,460,40,1000,4000,FPGA_104_32_21,104,32,21,A2F_13238,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_104_32_20,104,32,20,A2F_13239,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_104_32_19,104,32,19,A2F_13240,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_104_32_18,104,32,18,A2F_13241,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_104_32_17,104,32,17,A2F_13242,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_104_32_16,104,32,16,A2F_13243,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_104_32_15,104,32,15,A2F_13244,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_104_32_14,104,32,14,A2F_13245,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_104_32_13,104,32,13,A2F_13246,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,980,40,2000,1000,FPGA_104_32_12,104,32,12,A2F_13247,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,70,40,1000,1000,FPGA_104_32_71,104,32,71,F2A_13260,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_104_32_70,104,32,70,F2A_13261,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_104_32_69,104,32,69,F2A_13262,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_104_32_68,104,32,68,F2A_13263,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_104_32_67,104,32,67,F2A_13264,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_104_32_66,104,32,66,F2A_13265,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_104_32_65,104,32,65,F2A_13266,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_104_32_64,104,32,64,F2A_13267,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_104_32_63,104,32,63,F2A_13268,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_104_32_62,104,32,62,F2A_13269,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_104_32_61,104,32,61,F2A_13270,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_104_32_60,104,32,60,F2A_13271,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_104_32_59,104,32,59,F2A_13272,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_104_32_58,104,32,58,F2A_13273,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_104_32_57,104,32,57,F2A_13274,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_104_32_56,104,32,56,F2A_13275,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_104_32_55,104,32,55,F2A_13276,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_104_32_54,104,32,54,F2A_13277,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_104_32_53,104,32,53,F2A_13278,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_104_32_52,104,32,52,F2A_13279,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_104_32_51,104,32,51,F2A_13280,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_104_32_50,104,32,50,F2A_13281,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_104_32_49,104,32,49,F2A_13282,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_104_32_48,104,32,48,F2A_13283,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,460,40,1000,4000,FPGA_104_33_23,104,33,23,A2F_13164,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,460,40,1000,4000,FPGA_104_33_22,104,33,22,A2F_13165,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,460,40,1000,4000,FPGA_104_33_21,104,33,21,A2F_13166,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_104_33_20,104,33,20,A2F_13167,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_104_33_19,104,33,19,A2F_13168,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_104_33_18,104,33,18,A2F_13169,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_104_33_17,104,33,17,A2F_13170,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_104_33_16,104,33,16,A2F_13171,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_104_33_15,104,33,15,A2F_13172,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_104_33_14,104,33,14,A2F_13173,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_104_33_13,104,33,13,A2F_13174,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,980,40,2000,1000,FPGA_104_33_12,104,33,12,A2F_13175,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,70,40,1000,1000,FPGA_104_33_71,104,33,71,F2A_13188,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_104_33_70,104,33,70,F2A_13189,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_104_33_69,104,33,69,F2A_13190,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_104_33_68,104,33,68,F2A_13191,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_104_33_67,104,33,67,F2A_13192,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_104_33_66,104,33,66,F2A_13193,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_104_33_65,104,33,65,F2A_13194,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_104_33_64,104,33,64,F2A_13195,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_104_33_63,104,33,63,F2A_13196,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_104_33_62,104,33,62,F2A_13197,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_104_33_61,104,33,61,F2A_13198,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_104_33_60,104,33,60,F2A_13199,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_104_33_59,104,33,59,F2A_13200,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_104_33_58,104,33,58,F2A_13201,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_104_33_57,104,33,57,F2A_13202,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_104_33_56,104,33,56,F2A_13203,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_104_33_55,104,33,55,F2A_13204,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_104_33_54,104,33,54,F2A_13205,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_104_33_53,104,33,53,F2A_13206,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_104_33_52,104,33,52,F2A_13207,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_104_33_51,104,33,51,F2A_13208,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_104_33_50,104,33,50,F2A_13209,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_104_33_49,104,33,49,F2A_13210,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_104_33_48,104,33,48,F2A_13211,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,460,40,1000,4000,FPGA_104_34_23,104,34,23,A2F_13092,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,460,40,1000,4000,FPGA_104_34_22,104,34,22,A2F_13093,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,460,40,1000,4000,FPGA_104_34_21,104,34,21,A2F_13094,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_104_34_20,104,34,20,A2F_13095,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_104_34_19,104,34,19,A2F_13096,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_104_34_18,104,34,18,A2F_13097,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_104_34_17,104,34,17,A2F_13098,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_104_34_16,104,34,16,A2F_13099,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_104_34_15,104,34,15,A2F_13100,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_104_34_14,104,34,14,A2F_13101,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_104_34_13,104,34,13,A2F_13102,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,980,40,2000,1000,FPGA_104_34_12,104,34,12,A2F_13103,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,70,40,1000,1000,FPGA_104_34_71,104,34,71,F2A_13116,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_104_34_70,104,34,70,F2A_13117,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_104_34_69,104,34,69,F2A_13118,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_104_34_68,104,34,68,F2A_13119,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_104_34_67,104,34,67,F2A_13120,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_104_34_66,104,34,66,F2A_13121,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_104_34_65,104,34,65,F2A_13122,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_104_34_64,104,34,64,F2A_13123,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_104_34_63,104,34,63,F2A_13124,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_104_34_62,104,34,62,F2A_13125,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_104_34_61,104,34,61,F2A_13126,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_104_34_60,104,34,60,F2A_13127,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_104_34_59,104,34,59,F2A_13128,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_104_34_58,104,34,58,F2A_13129,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_104_34_57,104,34,57,F2A_13130,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_104_34_56,104,34,56,F2A_13131,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_104_34_55,104,34,55,F2A_13132,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_104_34_54,104,34,54,F2A_13133,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_104_34_53,104,34,53,F2A_13134,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_104_34_52,104,34,52,F2A_13135,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_104_34_51,104,34,51,F2A_13136,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_104_34_50,104,34,50,F2A_13137,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_104_34_49,104,34,49,F2A_13138,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_104_34_48,104,34,48,F2A_13139,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_104_35_23,104,35,23,A2F_13020,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_104_35_22,104,35,22,A2F_13021,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_104_35_21,104,35,21,A2F_13022,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_104_35_20,104,35,20,A2F_13023,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_104_35_19,104,35,19,A2F_13024,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_104_35_18,104,35,18,A2F_13025,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_104_35_17,104,35,17,A2F_13026,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_104_35_16,104,35,16,A2F_13027,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_104_35_15,104,35,15,A2F_13028,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_104_35_14,104,35,14,A2F_13029,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_104_35_13,104,35,13,A2F_13030,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_104_35_71,104,35,71,F2A_13044,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_104_35_70,104,35,70,F2A_13045,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_104_35_69,104,35,69,F2A_13046,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_104_35_68,104,35,68,F2A_13047,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_104_35_67,104,35,67,F2A_13048,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_104_35_66,104,35,66,F2A_13049,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_104_35_65,104,35,65,F2A_13050,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_104_35_64,104,35,64,F2A_13051,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_104_35_63,104,35,63,F2A_13052,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_104_36_23,104,36,23,A2F_12948,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_104_36_22,104,36,22,A2F_12949,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_104_36_21,104,36,21,A2F_12950,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_104_36_20,104,36,20,A2F_12951,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_104_36_19,104,36,19,A2F_12952,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_104_36_18,104,36,18,A2F_12953,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_104_36_17,104,36,17,A2F_12954,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_104_36_16,104,36,16,A2F_12955,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_104_36_15,104,36,15,A2F_12956,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_104_36_14,104,36,14,A2F_12957,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_104_36_13,104,36,13,A2F_12958,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,980,40,2000,1000,FPGA_104_36_12,104,36,12,A2F_12959,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_104_36_71,104,36,71,F2A_12972,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_104_36_70,104,36,70,F2A_12973,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_104_36_69,104,36,69,F2A_12974,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_104_36_68,104,36,68,F2A_12975,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_104_36_67,104,36,67,F2A_12976,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_104_36_66,104,36,66,F2A_12977,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_104_36_65,104,36,65,F2A_12978,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_104_36_64,104,36,64,F2A_12979,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_104_36_63,104,36,63,F2A_12980,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_104_36_62,104,36,62,F2A_12981,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_104_36_61,104,36,61,F2A_12982,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_104_36_60,104,36,60,F2A_12983,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_104_36_59,104,36,59,F2A_12984,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_104_36_58,104,36,58,F2A_12985,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_104_36_57,104,36,57,F2A_12986,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_104_36_56,104,36,56,F2A_12987,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_104_36_55,104,36,55,F2A_12988,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_104_36_54,104,36,54,F2A_12989,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_104_36_53,104,36,53,F2A_12990,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_104_36_52,104,36,52,F2A_12991,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_104_36_51,104,36,51,F2A_12992,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_104_36_50,104,36,50,F2A_12993,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_104_36_49,104,36,49,F2A_12994,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_104_36_48,104,36,48,F2A_12995,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,460,40,1000,4000,FPGA_104_37_23,104,37,23,A2F_12876,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,460,40,1000,4000,FPGA_104_37_22,104,37,22,A2F_12877,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,460,40,1000,4000,FPGA_104_37_21,104,37,21,A2F_12878,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_104_37_20,104,37,20,A2F_12879,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_104_37_19,104,37,19,A2F_12880,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_104_37_18,104,37,18,A2F_12881,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_104_37_17,104,37,17,A2F_12882,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_104_37_16,104,37,16,A2F_12883,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_104_37_15,104,37,15,A2F_12884,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_104_37_14,104,37,14,A2F_12885,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_104_37_13,104,37,13,A2F_12886,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,980,40,2000,1000,FPGA_104_37_12,104,37,12,A2F_12887,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,70,40,1000,1000,FPGA_104_37_71,104,37,71,F2A_12900,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_104_37_70,104,37,70,F2A_12901,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_104_37_69,104,37,69,F2A_12902,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_104_37_68,104,37,68,F2A_12903,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_104_37_67,104,37,67,F2A_12904,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_104_37_66,104,37,66,F2A_12905,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_104_37_65,104,37,65,F2A_12906,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_104_37_64,104,37,64,F2A_12907,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_104_37_63,104,37,63,F2A_12908,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_104_37_62,104,37,62,F2A_12909,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_104_37_61,104,37,61,F2A_12910,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_104_37_60,104,37,60,F2A_12911,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_104_37_59,104,37,59,F2A_12912,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_104_37_58,104,37,58,F2A_12913,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_104_37_57,104,37,57,F2A_12914,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_104_37_56,104,37,56,F2A_12915,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_104_37_55,104,37,55,F2A_12916,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_104_37_54,104,37,54,F2A_12917,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_104_37_53,104,37,53,F2A_12918,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_104_37_52,104,37,52,F2A_12919,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_104_37_51,104,37,51,F2A_12920,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_104_37_50,104,37,50,F2A_12921,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_104_37_49,104,37,49,F2A_12922,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_104_37_48,104,37,48,F2A_12923,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,460,40,1000,4000,FPGA_104_38_23,104,38,23,A2F_12804,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,460,40,1000,4000,FPGA_104_38_22,104,38,22,A2F_12805,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,460,40,1000,4000,FPGA_104_38_21,104,38,21,A2F_12806,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_104_38_20,104,38,20,A2F_12807,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_104_38_19,104,38,19,A2F_12808,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_104_38_18,104,38,18,A2F_12809,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_104_38_17,104,38,17,A2F_12810,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_104_38_16,104,38,16,A2F_12811,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_104_38_15,104,38,15,A2F_12812,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_104_38_14,104,38,14,A2F_12813,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_104_38_13,104,38,13,A2F_12814,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,980,40,2000,1000,FPGA_104_38_12,104,38,12,A2F_12815,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,70,40,1000,1000,FPGA_104_38_71,104,38,71,F2A_12828,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_104_38_70,104,38,70,F2A_12829,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_104_38_69,104,38,69,F2A_12830,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_104_38_68,104,38,68,F2A_12831,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_104_38_67,104,38,67,F2A_12832,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_104_38_66,104,38,66,F2A_12833,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_104_38_65,104,38,65,F2A_12834,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_104_38_64,104,38,64,F2A_12835,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_104_38_63,104,38,63,F2A_12836,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_104_38_62,104,38,62,F2A_12837,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_104_38_61,104,38,61,F2A_12838,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_104_38_60,104,38,60,F2A_12839,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_104_38_59,104,38,59,F2A_12840,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_104_38_58,104,38,58,F2A_12841,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_104_38_57,104,38,57,F2A_12842,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_104_38_56,104,38,56,F2A_12843,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_104_38_55,104,38,55,F2A_12844,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_104_38_54,104,38,54,F2A_12845,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_104_38_53,104,38,53,F2A_12846,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_104_38_52,104,38,52,F2A_12847,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_104_38_51,104,38,51,F2A_12848,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_104_38_50,104,38,50,F2A_12849,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_104_38_49,104,38,49,F2A_12850,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_104_38_48,104,38,48,F2A_12851,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,460,40,1000,4000,FPGA_104_39_23,104,39,23,A2F_12732,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,460,40,1000,4000,FPGA_104_39_22,104,39,22,A2F_12733,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,460,40,1000,4000,FPGA_104_39_21,104,39,21,A2F_12734,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_104_39_20,104,39,20,A2F_12735,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_104_39_19,104,39,19,A2F_12736,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_104_39_18,104,39,18,A2F_12737,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_104_39_17,104,39,17,A2F_12738,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_104_39_16,104,39,16,A2F_12739,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_104_39_15,104,39,15,A2F_12740,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_104_39_14,104,39,14,A2F_12741,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_104_39_13,104,39,13,A2F_12742,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,980,40,2000,1000,FPGA_104_39_12,104,39,12,A2F_12743,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,70,40,1000,1000,FPGA_104_39_71,104,39,71,F2A_12756,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_104_39_70,104,39,70,F2A_12757,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_104_39_69,104,39,69,F2A_12758,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_104_39_68,104,39,68,F2A_12759,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_104_39_67,104,39,67,F2A_12760,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_104_39_66,104,39,66,F2A_12761,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_104_39_65,104,39,65,F2A_12762,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_104_39_64,104,39,64,F2A_12763,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_104_39_63,104,39,63,F2A_12764,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_104_39_62,104,39,62,F2A_12765,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_104_39_61,104,39,61,F2A_12766,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_104_39_60,104,39,60,F2A_12767,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_104_39_59,104,39,59,F2A_12768,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_104_39_58,104,39,58,F2A_12769,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_104_39_57,104,39,57,F2A_12770,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_104_39_56,104,39,56,F2A_12771,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_104_39_55,104,39,55,F2A_12772,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_104_39_54,104,39,54,F2A_12773,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_104_39_53,104,39,53,F2A_12774,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_104_39_52,104,39,52,F2A_12775,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_104_39_51,104,39,51,F2A_12776,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_104_39_50,104,39,50,F2A_12777,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_104_39_49,104,39,49,F2A_12778,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_104_39_48,104,39,48,F2A_12779,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,460,40,1000,4000,FPGA_104_40_23,104,40,23,A2F_12660,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,460,40,1000,4000,FPGA_104_40_22,104,40,22,A2F_12661,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,460,40,1000,4000,FPGA_104_40_21,104,40,21,A2F_12662,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_104_40_20,104,40,20,A2F_12663,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_104_40_19,104,40,19,A2F_12664,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_104_40_18,104,40,18,A2F_12665,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_104_40_17,104,40,17,A2F_12666,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_104_40_16,104,40,16,A2F_12667,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_104_40_15,104,40,15,A2F_12668,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_104_40_14,104,40,14,A2F_12669,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_104_40_13,104,40,13,A2F_12670,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,980,40,2000,1000,FPGA_104_40_12,104,40,12,A2F_12671,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,70,40,1000,1000,FPGA_104_40_71,104,40,71,F2A_12684,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_104_40_70,104,40,70,F2A_12685,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_104_40_69,104,40,69,F2A_12686,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_104_40_68,104,40,68,F2A_12687,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_104_40_67,104,40,67,F2A_12688,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_104_40_66,104,40,66,F2A_12689,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_104_40_65,104,40,65,F2A_12690,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_104_40_64,104,40,64,F2A_12691,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_104_40_63,104,40,63,F2A_12692,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_104_40_62,104,40,62,F2A_12693,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_104_40_61,104,40,61,F2A_12694,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_104_40_60,104,40,60,F2A_12695,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_104_40_59,104,40,59,F2A_12696,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_104_40_58,104,40,58,F2A_12697,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_104_40_57,104,40,57,F2A_12698,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_104_40_56,104,40,56,F2A_12699,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_104_40_55,104,40,55,F2A_12700,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_104_40_54,104,40,54,F2A_12701,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_104_40_53,104,40,53,F2A_12702,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_104_40_52,104,40,52,F2A_12703,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_104_40_51,104,40,51,F2A_12704,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_104_40_50,104,40,50,F2A_12705,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_104_40_49,104,40,49,F2A_12706,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_104_40_48,104,40,48,F2A_12707,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,460,40,1000,4000,FPGA_104_41_23,104,41,23,A2F_12588,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,460,40,1000,4000,FPGA_104_41_22,104,41,22,A2F_12589,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,460,40,1000,4000,FPGA_104_41_21,104,41,21,A2F_12590,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_104_41_20,104,41,20,A2F_12591,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_104_41_19,104,41,19,A2F_12592,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_104_41_18,104,41,18,A2F_12593,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_104_41_17,104,41,17,A2F_12594,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_104_41_16,104,41,16,A2F_12595,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_104_41_15,104,41,15,A2F_12596,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_104_41_14,104,41,14,A2F_12597,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_104_41_13,104,41,13,A2F_12598,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,980,40,2000,1000,FPGA_104_41_12,104,41,12,A2F_12599,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,70,40,1000,1000,FPGA_104_41_71,104,41,71,F2A_12612,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_104_41_70,104,41,70,F2A_12613,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_104_41_69,104,41,69,F2A_12614,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_104_41_68,104,41,68,F2A_12615,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_104_41_67,104,41,67,F2A_12616,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_104_41_66,104,41,66,F2A_12617,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_104_41_65,104,41,65,F2A_12618,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_104_41_64,104,41,64,F2A_12619,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_104_41_63,104,41,63,F2A_12620,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_104_41_62,104,41,62,F2A_12621,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_104_41_61,104,41,61,F2A_12622,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_104_41_60,104,41,60,F2A_12623,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_104_41_59,104,41,59,F2A_12624,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_104_41_58,104,41,58,F2A_12625,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_104_41_57,104,41,57,F2A_12626,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_104_41_56,104,41,56,F2A_12627,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_104_41_55,104,41,55,F2A_12628,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_104_41_54,104,41,54,F2A_12629,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_104_41_53,104,41,53,F2A_12630,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_104_41_52,104,41,52,F2A_12631,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_104_41_51,104,41,51,F2A_12632,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_104_41_50,104,41,50,F2A_12633,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_104_41_49,104,41,49,F2A_12634,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_104_41_48,104,41,48,F2A_12635,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,460,40,1000,4000,FPGA_104_42_23,104,42,23,A2F_12516,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,460,40,1000,4000,FPGA_104_42_22,104,42,22,A2F_12517,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,460,40,1000,4000,FPGA_104_42_21,104,42,21,A2F_12518,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_104_42_20,104,42,20,A2F_12519,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_104_42_19,104,42,19,A2F_12520,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_104_42_18,104,42,18,A2F_12521,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_104_42_17,104,42,17,A2F_12522,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_104_42_16,104,42,16,A2F_12523,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_104_42_15,104,42,15,A2F_12524,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_104_42_14,104,42,14,A2F_12525,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_104_42_13,104,42,13,A2F_12526,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,980,40,2000,1000,FPGA_104_42_12,104,42,12,A2F_12527,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,70,40,1000,1000,FPGA_104_42_71,104,42,71,F2A_12540,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_104_42_70,104,42,70,F2A_12541,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_104_42_69,104,42,69,F2A_12542,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_104_42_68,104,42,68,F2A_12543,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_104_42_67,104,42,67,F2A_12544,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_104_42_66,104,42,66,F2A_12545,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_104_42_65,104,42,65,F2A_12546,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_104_42_64,104,42,64,F2A_12547,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_104_42_63,104,42,63,F2A_12548,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_104_42_62,104,42,62,F2A_12549,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_104_42_61,104,42,61,F2A_12550,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_104_42_60,104,42,60,F2A_12551,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_104_42_59,104,42,59,F2A_12552,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_104_42_58,104,42,58,F2A_12553,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_104_42_57,104,42,57,F2A_12554,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_104_42_56,104,42,56,F2A_12555,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_104_42_55,104,42,55,F2A_12556,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_104_42_54,104,42,54,F2A_12557,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_104_42_53,104,42,53,F2A_12558,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_104_42_52,104,42,52,F2A_12559,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_104_42_51,104,42,51,F2A_12560,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_104_42_50,104,42,50,F2A_12561,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_104_42_49,104,42,49,F2A_12562,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_104_42_48,104,42,48,F2A_12563,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,460,40,1000,4000,FPGA_104_43_23,104,43,23,A2F_12444,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,460,40,1000,4000,FPGA_104_43_22,104,43,22,A2F_12445,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,460,40,1000,4000,FPGA_104_43_21,104,43,21,A2F_12446,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_104_43_20,104,43,20,A2F_12447,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_104_43_19,104,43,19,A2F_12448,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_104_43_18,104,43,18,A2F_12449,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_104_43_17,104,43,17,A2F_12450,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_104_43_16,104,43,16,A2F_12451,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_104_43_15,104,43,15,A2F_12452,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_104_43_14,104,43,14,A2F_12453,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_104_43_13,104,43,13,A2F_12454,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,980,40,2000,1000,FPGA_104_43_12,104,43,12,A2F_12455,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,70,40,1000,1000,FPGA_104_43_71,104,43,71,F2A_12468,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_104_43_70,104,43,70,F2A_12469,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_104_43_69,104,43,69,F2A_12470,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_104_43_68,104,43,68,F2A_12471,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_104_43_67,104,43,67,F2A_12472,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_104_43_66,104,43,66,F2A_12473,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_104_43_65,104,43,65,F2A_12474,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_104_43_64,104,43,64,F2A_12475,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_104_43_63,104,43,63,F2A_12476,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_104_43_62,104,43,62,F2A_12477,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_104_43_61,104,43,61,F2A_12478,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_104_43_60,104,43,60,F2A_12479,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_104_43_59,104,43,59,F2A_12480,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_104_43_58,104,43,58,F2A_12481,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_104_43_57,104,43,57,F2A_12482,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_104_43_56,104,43,56,F2A_12483,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_104_43_55,104,43,55,F2A_12484,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_104_43_54,104,43,54,F2A_12485,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_104_43_53,104,43,53,F2A_12486,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_104_43_52,104,43,52,F2A_12487,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_104_43_51,104,43,51,F2A_12488,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_104_43_50,104,43,50,F2A_12489,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_104_43_49,104,43,49,F2A_12490,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_104_43_48,104,43,48,F2A_12491,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,460,40,1000,4000,FPGA_104_44_23,104,44,23,A2F_12372,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,460,40,1000,4000,FPGA_104_44_22,104,44,22,A2F_12373,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,460,40,1000,4000,FPGA_104_44_21,104,44,21,A2F_12374,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_104_44_20,104,44,20,A2F_12375,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_104_44_19,104,44,19,A2F_12376,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_104_44_18,104,44,18,A2F_12377,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_104_44_17,104,44,17,A2F_12378,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_104_44_16,104,44,16,A2F_12379,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_104_44_15,104,44,15,A2F_12380,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_104_44_14,104,44,14,A2F_12381,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_104_44_13,104,44,13,A2F_12382,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,980,40,2000,1000,FPGA_104_44_12,104,44,12,A2F_12383,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,70,40,1000,1000,FPGA_104_44_71,104,44,71,F2A_12396,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_104_44_70,104,44,70,F2A_12397,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_104_44_69,104,44,69,F2A_12398,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_104_44_68,104,44,68,F2A_12399,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_104_44_67,104,44,67,F2A_12400,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_104_44_66,104,44,66,F2A_12401,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_104_44_65,104,44,65,F2A_12402,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_104_44_64,104,44,64,F2A_12403,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_104_44_63,104,44,63,F2A_12404,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_104_44_62,104,44,62,F2A_12405,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_104_44_61,104,44,61,F2A_12406,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_104_44_60,104,44,60,F2A_12407,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_104_44_59,104,44,59,F2A_12408,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_104_44_58,104,44,58,F2A_12409,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_104_44_57,104,44,57,F2A_12410,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_104_44_56,104,44,56,F2A_12411,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_104_44_55,104,44,55,F2A_12412,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_104_44_54,104,44,54,F2A_12413,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_104_44_53,104,44,53,F2A_12414,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_104_44_52,104,44,52,F2A_12415,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_104_44_51,104,44,51,F2A_12416,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_104_44_50,104,44,50,F2A_12417,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_104_44_49,104,44,49,F2A_12418,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_104_44_48,104,44,48,F2A_12419,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,460,40,1000,4000,FPGA_104_45_23,104,45,23,A2F_12300,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,460,40,1000,4000,FPGA_104_45_22,104,45,22,A2F_12301,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,460,40,1000,4000,FPGA_104_45_21,104,45,21,A2F_12302,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_104_45_20,104,45,20,A2F_12303,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_104_45_19,104,45,19,A2F_12304,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_104_45_18,104,45,18,A2F_12305,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_104_45_17,104,45,17,A2F_12306,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_104_45_16,104,45,16,A2F_12307,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_104_45_15,104,45,15,A2F_12308,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_104_45_14,104,45,14,A2F_12309,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_104_45_13,104,45,13,A2F_12310,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,980,40,2000,1000,FPGA_104_45_12,104,45,12,A2F_12311,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,70,40,1000,1000,FPGA_104_45_71,104,45,71,F2A_12324,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_104_45_70,104,45,70,F2A_12325,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_104_45_69,104,45,69,F2A_12326,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_104_45_68,104,45,68,F2A_12327,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_104_45_67,104,45,67,F2A_12328,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_104_45_66,104,45,66,F2A_12329,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_104_45_65,104,45,65,F2A_12330,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_104_45_64,104,45,64,F2A_12331,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_104_45_63,104,45,63,F2A_12332,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_104_45_62,104,45,62,F2A_12333,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,330,40,1000,3000,FPGA_104_45_61,104,45,61,F2A_12334,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,330,40,1000,3000,FPGA_104_45_60,104,45,60,F2A_12335,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,330,40,1000,3000,FPGA_104_45_59,104,45,59,F2A_12336,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,330,40,1000,3000,FPGA_104_45_58,104,45,58,F2A_12337,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_104_45_57,104,45,57,F2A_12338,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_104_45_56,104,45,56,F2A_12339,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_104_45_55,104,45,55,F2A_12340,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_104_45_54,104,45,54,F2A_12341,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_104_45_53,104,45,53,F2A_12342,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_104_45_52,104,45,52,F2A_12343,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_104_45_51,104,45,51,F2A_12344,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_104_45_50,104,45,50,F2A_12345,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_104_45_49,104,45,49,F2A_12346,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_104_45_48,104,45,48,F2A_12347,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_104_46_23,104,46,23,A2F_12228,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_104_46_22,104,46,22,A2F_12229,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_104_46_21,104,46,21,A2F_12230,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_104_46_20,104,46,20,A2F_12231,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_104_46_19,104,46,19,A2F_12232,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_104_46_18,104,46,18,A2F_12233,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_104_46_17,104,46,17,A2F_12234,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_104_46_16,104,46,16,A2F_12235,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_104_46_15,104,46,15,A2F_12236,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_104_46_14,104,46,14,A2F_12237,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_104_46_13,104,46,13,A2F_12238,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_104_46_71,104,46,71,F2A_12252,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_104_46_70,104,46,70,F2A_12253,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_104_46_69,104,46,69,F2A_12254,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_104_46_68,104,46,68,F2A_12255,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_104_46_67,104,46,67,F2A_12256,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_104_46_66,104,46,66,F2A_12257,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_104_46_65,104,46,65,F2A_12258,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_104_46_64,104,46,64,F2A_12259,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_104_46_63,104,46,63,F2A_12260,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_104_47_23,104,47,23,A2F_12156,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_104_47_22,104,47,22,A2F_12157,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_104_47_21,104,47,21,A2F_12158,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_104_47_20,104,47,20,A2F_12159,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_104_47_19,104,47,19,A2F_12160,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_104_47_18,104,47,18,A2F_12161,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_104_47_17,104,47,17,A2F_12162,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_104_47_16,104,47,16,A2F_12163,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_104_47_15,104,47,15,A2F_12164,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_104_47_14,104,47,14,A2F_12165,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_104_47_13,104,47,13,A2F_12166,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,980,40,2000,1000,FPGA_104_47_12,104,47,12,A2F_12167,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_104_47_71,104,47,71,F2A_12180,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_104_47_70,104,47,70,F2A_12181,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_104_47_69,104,47,69,F2A_12182,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_104_47_68,104,47,68,F2A_12183,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_104_47_67,104,47,67,F2A_12184,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_104_47_66,104,47,66,F2A_12185,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_104_47_65,104,47,65,F2A_12186,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_104_47_64,104,47,64,F2A_12187,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_104_47_63,104,47,63,F2A_12188,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_104_47_62,104,47,62,F2A_12189,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_104_47_61,104,47,61,F2A_12190,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_104_47_60,104,47,60,F2A_12191,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_104_47_59,104,47,59,F2A_12192,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_104_47_58,104,47,58,F2A_12193,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_104_47_57,104,47,57,F2A_12194,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_104_47_56,104,47,56,F2A_12195,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_104_47_55,104,47,55,F2A_12196,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_104_47_54,104,47,54,F2A_12197,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_104_47_53,104,47,53,F2A_12198,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_104_47_52,104,47,52,F2A_12199,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_104_47_51,104,47,51,F2A_12200,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_104_47_50,104,47,50,F2A_12201,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_104_47_49,104,47,49,F2A_12202,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_104_47_48,104,47,48,F2A_12203,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,460,40,1000,4000,FPGA_104_48_23,104,48,23,A2F_12084,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,460,40,1000,4000,FPGA_104_48_22,104,48,22,A2F_12085,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,460,40,1000,4000,FPGA_104_48_21,104,48,21,A2F_12086,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_104_48_20,104,48,20,A2F_12087,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_104_48_19,104,48,19,A2F_12088,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_104_48_18,104,48,18,A2F_12089,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_104_48_17,104,48,17,A2F_12090,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_104_48_16,104,48,16,A2F_12091,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_104_48_15,104,48,15,A2F_12092,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_104_48_14,104,48,14,A2F_12093,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_104_48_13,104,48,13,A2F_12094,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,980,40,2000,1000,FPGA_104_48_12,104,48,12,A2F_12095,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,70,40,1000,1000,FPGA_104_48_71,104,48,71,F2A_12108,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_104_48_70,104,48,70,F2A_12109,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_104_48_69,104,48,69,F2A_12110,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_104_48_68,104,48,68,F2A_12111,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_104_48_67,104,48,67,F2A_12112,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_104_48_66,104,48,66,F2A_12113,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_104_48_65,104,48,65,F2A_12114,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_104_48_64,104,48,64,F2A_12115,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_104_48_63,104,48,63,F2A_12116,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_104_48_62,104,48,62,F2A_12117,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,330,40,1000,3000,FPGA_104_48_61,104,48,61,F2A_12118,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,330,40,1000,3000,FPGA_104_48_60,104,48,60,F2A_12119,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,330,40,1000,3000,FPGA_104_48_59,104,48,59,F2A_12120,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,330,40,1000,3000,FPGA_104_48_58,104,48,58,F2A_12121,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_104_48_57,104,48,57,F2A_12122,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_104_48_56,104,48,56,F2A_12123,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_104_48_55,104,48,55,F2A_12124,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_104_48_54,104,48,54,F2A_12125,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_104_48_53,104,48,53,F2A_12126,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_104_48_52,104,48,52,F2A_12127,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_104_48_51,104,48,51,F2A_12128,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_104_48_50,104,48,50,F2A_12129,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_104_48_49,104,48,49,F2A_12130,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_104_48_48,104,48,48,F2A_12131,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,460,40,1000,4000,FPGA_104_49_23,104,49,23,A2F_12012,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,460,40,1000,4000,FPGA_104_49_22,104,49,22,A2F_12013,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,460,40,1000,4000,FPGA_104_49_21,104,49,21,A2F_12014,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_104_49_20,104,49,20,A2F_12015,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_104_49_19,104,49,19,A2F_12016,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_104_49_18,104,49,18,A2F_12017,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_104_49_17,104,49,17,A2F_12018,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_104_49_16,104,49,16,A2F_12019,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_104_49_15,104,49,15,A2F_12020,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_104_49_14,104,49,14,A2F_12021,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_104_49_13,104,49,13,A2F_12022,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,980,40,2000,1000,FPGA_104_49_12,104,49,12,A2F_12023,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,70,40,1000,1000,FPGA_104_49_71,104,49,71,F2A_12036,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_104_49_70,104,49,70,F2A_12037,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_104_49_69,104,49,69,F2A_12038,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_104_49_68,104,49,68,F2A_12039,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_104_49_67,104,49,67,F2A_12040,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_104_49_66,104,49,66,F2A_12041,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_104_49_65,104,49,65,F2A_12042,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_104_49_64,104,49,64,F2A_12043,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_104_49_63,104,49,63,F2A_12044,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_104_49_62,104,49,62,F2A_12045,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,330,40,1000,3000,FPGA_104_49_61,104,49,61,F2A_12046,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,330,40,1000,3000,FPGA_104_49_60,104,49,60,F2A_12047,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,330,40,1000,3000,FPGA_104_49_59,104,49,59,F2A_12048,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,330,40,1000,3000,FPGA_104_49_58,104,49,58,F2A_12049,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_104_49_57,104,49,57,F2A_12050,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_104_49_56,104,49,56,F2A_12051,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_104_49_55,104,49,55,F2A_12052,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_104_49_54,104,49,54,F2A_12053,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_104_49_53,104,49,53,F2A_12054,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_104_49_52,104,49,52,F2A_12055,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_104_49_51,104,49,51,F2A_12056,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_104_49_50,104,49,50,F2A_12057,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_104_49_49,104,49,49,F2A_12058,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_104_49_48,104,49,48,F2A_12059,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,460,40,1000,4000,FPGA_104_50_23,104,50,23,A2F_11940,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,460,40,1000,4000,FPGA_104_50_22,104,50,22,A2F_11941,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,460,40,1000,4000,FPGA_104_50_21,104,50,21,A2F_11942,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_104_50_20,104,50,20,A2F_11943,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_104_50_19,104,50,19,A2F_11944,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_104_50_18,104,50,18,A2F_11945,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_104_50_17,104,50,17,A2F_11946,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_104_50_16,104,50,16,A2F_11947,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_104_50_15,104,50,15,A2F_11948,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_104_50_14,104,50,14,A2F_11949,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_104_50_13,104,50,13,A2F_11950,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,980,40,2000,1000,FPGA_104_50_12,104,50,12,A2F_11951,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,70,40,1000,1000,FPGA_104_50_71,104,50,71,F2A_11964,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_104_50_70,104,50,70,F2A_11965,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_104_50_69,104,50,69,F2A_11966,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_104_50_68,104,50,68,F2A_11967,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_104_50_67,104,50,67,F2A_11968,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_104_50_66,104,50,66,F2A_11969,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_104_50_65,104,50,65,F2A_11970,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_104_50_64,104,50,64,F2A_11971,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_104_50_63,104,50,63,F2A_11972,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_104_50_62,104,50,62,F2A_11973,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,330,40,1000,3000,FPGA_104_50_61,104,50,61,F2A_11974,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,330,40,1000,3000,FPGA_104_50_60,104,50,60,F2A_11975,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,330,40,1000,3000,FPGA_104_50_59,104,50,59,F2A_11976,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,330,40,1000,3000,FPGA_104_50_58,104,50,58,F2A_11977,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_104_50_57,104,50,57,F2A_11978,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_104_50_56,104,50,56,F2A_11979,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_104_50_55,104,50,55,F2A_11980,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_104_50_54,104,50,54,F2A_11981,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_104_50_53,104,50,53,F2A_11982,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_104_50_52,104,50,52,F2A_11983,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_104_50_51,104,50,51,F2A_11984,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_104_50_50,104,50,50,F2A_11985,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_104_50_49,104,50,49,F2A_11986,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_104_50_48,104,50,48,F2A_11987,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,460,40,1000,4000,FPGA_104_51_23,104,51,23,A2F_11868,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,460,40,1000,4000,FPGA_104_51_22,104,51,22,A2F_11869,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,460,40,1000,4000,FPGA_104_51_21,104,51,21,A2F_11870,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_104_51_20,104,51,20,A2F_11871,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_104_51_19,104,51,19,A2F_11872,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_104_51_18,104,51,18,A2F_11873,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_104_51_17,104,51,17,A2F_11874,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_104_51_16,104,51,16,A2F_11875,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_104_51_15,104,51,15,A2F_11876,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_104_51_14,104,51,14,A2F_11877,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_104_51_13,104,51,13,A2F_11878,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,980,40,2000,1000,FPGA_104_51_12,104,51,12,A2F_11879,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,70,40,1000,1000,FPGA_104_51_71,104,51,71,F2A_11892,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_104_51_70,104,51,70,F2A_11893,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_104_51_69,104,51,69,F2A_11894,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_104_51_68,104,51,68,F2A_11895,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_104_51_67,104,51,67,F2A_11896,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_104_51_66,104,51,66,F2A_11897,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_104_51_65,104,51,65,F2A_11898,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_104_51_64,104,51,64,F2A_11899,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_104_51_63,104,51,63,F2A_11900,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_104_51_62,104,51,62,F2A_11901,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,330,40,1000,3000,FPGA_104_51_61,104,51,61,F2A_11902,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,330,40,1000,3000,FPGA_104_51_60,104,51,60,F2A_11903,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,330,40,1000,3000,FPGA_104_51_59,104,51,59,F2A_11904,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,330,40,1000,3000,FPGA_104_51_58,104,51,58,F2A_11905,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_104_51_57,104,51,57,F2A_11906,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_104_51_56,104,51,56,F2A_11907,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_104_51_55,104,51,55,F2A_11908,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_104_51_54,104,51,54,F2A_11909,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_104_51_53,104,51,53,F2A_11910,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_104_51_52,104,51,52,F2A_11911,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_104_51_51,104,51,51,F2A_11912,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_104_51_50,104,51,50,F2A_11913,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_104_51_49,104,51,49,F2A_11914,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_104_51_48,104,51,48,F2A_11915,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,460,40,1000,4000,FPGA_104_52_23,104,52,23,A2F_11796,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,460,40,1000,4000,FPGA_104_52_22,104,52,22,A2F_11797,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,460,40,1000,4000,FPGA_104_52_21,104,52,21,A2F_11798,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_104_52_20,104,52,20,A2F_11799,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_104_52_19,104,52,19,A2F_11800,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_104_52_18,104,52,18,A2F_11801,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_104_52_17,104,52,17,A2F_11802,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_104_52_16,104,52,16,A2F_11803,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_104_52_15,104,52,15,A2F_11804,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_104_52_14,104,52,14,A2F_11805,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_104_52_13,104,52,13,A2F_11806,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,980,40,2000,1000,FPGA_104_52_12,104,52,12,A2F_11807,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,70,40,1000,1000,FPGA_104_52_71,104,52,71,F2A_11820,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_104_52_70,104,52,70,F2A_11821,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_104_52_69,104,52,69,F2A_11822,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_104_52_68,104,52,68,F2A_11823,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_104_52_67,104,52,67,F2A_11824,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_104_52_66,104,52,66,F2A_11825,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_104_52_65,104,52,65,F2A_11826,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_104_52_64,104,52,64,F2A_11827,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_104_52_63,104,52,63,F2A_11828,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_104_52_62,104,52,62,F2A_11829,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,330,40,1000,3000,FPGA_104_52_61,104,52,61,F2A_11830,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,330,40,1000,3000,FPGA_104_52_60,104,52,60,F2A_11831,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,330,40,1000,3000,FPGA_104_52_59,104,52,59,F2A_11832,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,330,40,1000,3000,FPGA_104_52_58,104,52,58,F2A_11833,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_104_52_57,104,52,57,F2A_11834,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_104_52_56,104,52,56,F2A_11835,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_104_52_55,104,52,55,F2A_11836,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_104_52_54,104,52,54,F2A_11837,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_104_52_53,104,52,53,F2A_11838,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_104_52_52,104,52,52,F2A_11839,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_104_52_51,104,52,51,F2A_11840,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_104_52_50,104,52,50,F2A_11841,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_104_52_49,104,52,49,F2A_11842,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_104_52_48,104,52,48,F2A_11843,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,460,40,1000,4000,FPGA_104_53_23,104,53,23,A2F_11724,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,460,40,1000,4000,FPGA_104_53_22,104,53,22,A2F_11725,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,460,40,1000,4000,FPGA_104_53_21,104,53,21,A2F_11726,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_104_53_20,104,53,20,A2F_11727,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_104_53_19,104,53,19,A2F_11728,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_104_53_18,104,53,18,A2F_11729,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_104_53_17,104,53,17,A2F_11730,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_104_53_16,104,53,16,A2F_11731,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_104_53_15,104,53,15,A2F_11732,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_104_53_14,104,53,14,A2F_11733,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_104_53_13,104,53,13,A2F_11734,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,980,40,2000,1000,FPGA_104_53_12,104,53,12,A2F_11735,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,70,40,1000,1000,FPGA_104_53_71,104,53,71,F2A_11748,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_104_53_70,104,53,70,F2A_11749,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_104_53_69,104,53,69,F2A_11750,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_104_53_68,104,53,68,F2A_11751,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_104_53_67,104,53,67,F2A_11752,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_104_53_66,104,53,66,F2A_11753,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_104_53_65,104,53,65,F2A_11754,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_104_53_64,104,53,64,F2A_11755,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_104_53_63,104,53,63,F2A_11756,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_104_53_62,104,53,62,F2A_11757,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,330,40,1000,3000,FPGA_104_53_61,104,53,61,F2A_11758,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,330,40,1000,3000,FPGA_104_53_60,104,53,60,F2A_11759,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,330,40,1000,3000,FPGA_104_53_59,104,53,59,F2A_11760,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,330,40,1000,3000,FPGA_104_53_58,104,53,58,F2A_11761,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_104_53_57,104,53,57,F2A_11762,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_104_53_56,104,53,56,F2A_11763,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_104_53_55,104,53,55,F2A_11764,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_104_53_54,104,53,54,F2A_11765,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_104_53_53,104,53,53,F2A_11766,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_104_53_52,104,53,52,F2A_11767,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_104_53_51,104,53,51,F2A_11768,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_104_53_50,104,53,50,F2A_11769,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_104_53_49,104,53,49,F2A_11770,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_104_53_48,104,53,48,F2A_11771,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,460,40,1000,4000,FPGA_104_54_23,104,54,23,A2F_11652,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,460,40,1000,4000,FPGA_104_54_22,104,54,22,A2F_11653,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,460,40,1000,4000,FPGA_104_54_21,104,54,21,A2F_11654,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_104_54_20,104,54,20,A2F_11655,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_104_54_19,104,54,19,A2F_11656,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_104_54_18,104,54,18,A2F_11657,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_104_54_17,104,54,17,A2F_11658,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_104_54_16,104,54,16,A2F_11659,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_104_54_15,104,54,15,A2F_11660,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_104_54_14,104,54,14,A2F_11661,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_104_54_13,104,54,13,A2F_11662,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,980,40,2000,1000,FPGA_104_54_12,104,54,12,A2F_11663,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,70,40,1000,1000,FPGA_104_54_71,104,54,71,F2A_11676,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_104_54_70,104,54,70,F2A_11677,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_104_54_69,104,54,69,F2A_11678,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_104_54_68,104,54,68,F2A_11679,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_104_54_67,104,54,67,F2A_11680,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_104_54_66,104,54,66,F2A_11681,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_104_54_65,104,54,65,F2A_11682,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_104_54_64,104,54,64,F2A_11683,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_104_54_63,104,54,63,F2A_11684,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_104_54_62,104,54,62,F2A_11685,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,330,40,1000,3000,FPGA_104_54_61,104,54,61,F2A_11686,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,330,40,1000,3000,FPGA_104_54_60,104,54,60,F2A_11687,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,330,40,1000,3000,FPGA_104_54_59,104,54,59,F2A_11688,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,330,40,1000,3000,FPGA_104_54_58,104,54,58,F2A_11689,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_104_54_57,104,54,57,F2A_11690,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_104_54_56,104,54,56,F2A_11691,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_104_54_55,104,54,55,F2A_11692,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_104_54_54,104,54,54,F2A_11693,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_104_54_53,104,54,53,F2A_11694,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_104_54_52,104,54,52,F2A_11695,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_104_54_51,104,54,51,F2A_11696,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_104_54_50,104,54,50,F2A_11697,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_104_54_49,104,54,49,F2A_11698,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_104_54_48,104,54,48,F2A_11699,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,460,40,1000,4000,FPGA_104_55_23,104,55,23,A2F_11580,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,460,40,1000,4000,FPGA_104_55_22,104,55,22,A2F_11581,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,460,40,1000,4000,FPGA_104_55_21,104,55,21,A2F_11582,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_104_55_20,104,55,20,A2F_11583,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_104_55_19,104,55,19,A2F_11584,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_104_55_18,104,55,18,A2F_11585,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_104_55_17,104,55,17,A2F_11586,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_104_55_16,104,55,16,A2F_11587,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_104_55_15,104,55,15,A2F_11588,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_104_55_14,104,55,14,A2F_11589,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_104_55_13,104,55,13,A2F_11590,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,980,40,2000,1000,FPGA_104_55_12,104,55,12,A2F_11591,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,70,40,1000,1000,FPGA_104_55_71,104,55,71,F2A_11604,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_104_55_70,104,55,70,F2A_11605,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_104_55_69,104,55,69,F2A_11606,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_104_55_68,104,55,68,F2A_11607,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_104_55_67,104,55,67,F2A_11608,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_104_55_66,104,55,66,F2A_11609,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_104_55_65,104,55,65,F2A_11610,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_104_55_64,104,55,64,F2A_11611,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_104_55_63,104,55,63,F2A_11612,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_104_55_62,104,55,62,F2A_11613,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,330,40,1000,3000,FPGA_104_55_61,104,55,61,F2A_11614,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,330,40,1000,3000,FPGA_104_55_60,104,55,60,F2A_11615,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,330,40,1000,3000,FPGA_104_55_59,104,55,59,F2A_11616,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,330,40,1000,3000,FPGA_104_55_58,104,55,58,F2A_11617,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_104_55_57,104,55,57,F2A_11618,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_104_55_56,104,55,56,F2A_11619,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_104_55_55,104,55,55,F2A_11620,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_104_55_54,104,55,54,F2A_11621,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_104_55_53,104,55,53,F2A_11622,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_104_55_52,104,55,52,F2A_11623,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_104_55_51,104,55,51,F2A_11624,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_104_55_50,104,55,50,F2A_11625,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_104_55_49,104,55,49,F2A_11626,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_104_55_48,104,55,48,F2A_11627,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,460,40,1000,4000,FPGA_104_56_23,104,56,23,A2F_11508,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,460,40,1000,4000,FPGA_104_56_22,104,56,22,A2F_11509,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,460,40,1000,4000,FPGA_104_56_21,104,56,21,A2F_11510,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_104_56_20,104,56,20,A2F_11511,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_104_56_19,104,56,19,A2F_11512,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_104_56_18,104,56,18,A2F_11513,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_104_56_17,104,56,17,A2F_11514,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_104_56_16,104,56,16,A2F_11515,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_104_56_15,104,56,15,A2F_11516,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_104_56_14,104,56,14,A2F_11517,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_104_56_13,104,56,13,A2F_11518,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,980,40,2000,1000,FPGA_104_56_12,104,56,12,A2F_11519,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,70,40,1000,1000,FPGA_104_56_71,104,56,71,F2A_11532,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_104_56_70,104,56,70,F2A_11533,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_104_56_69,104,56,69,F2A_11534,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_104_56_68,104,56,68,F2A_11535,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_104_56_67,104,56,67,F2A_11536,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_104_56_66,104,56,66,F2A_11537,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_104_56_65,104,56,65,F2A_11538,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_104_56_64,104,56,64,F2A_11539,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_104_56_63,104,56,63,F2A_11540,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_104_56_62,104,56,62,F2A_11541,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,330,40,1000,3000,FPGA_104_56_61,104,56,61,F2A_11542,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,330,40,1000,3000,FPGA_104_56_60,104,56,60,F2A_11543,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,330,40,1000,3000,FPGA_104_56_59,104,56,59,F2A_11544,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,330,40,1000,3000,FPGA_104_56_58,104,56,58,F2A_11545,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_104_56_57,104,56,57,F2A_11546,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_104_56_56,104,56,56,F2A_11547,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_104_56_55,104,56,55,F2A_11548,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_104_56_54,104,56,54,F2A_11549,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_104_56_53,104,56,53,F2A_11550,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_104_56_52,104,56,52,F2A_11551,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_104_56_51,104,56,51,F2A_11552,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_104_56_50,104,56,50,F2A_11553,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_104_56_49,104,56,49,F2A_11554,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_104_56_48,104,56,48,F2A_11555,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_104_57_23,104,57,23,A2F_11436,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_104_57_22,104,57,22,A2F_11437,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_104_57_21,104,57,21,A2F_11438,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_104_57_20,104,57,20,A2F_11439,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_104_57_19,104,57,19,A2F_11440,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_104_57_18,104,57,18,A2F_11441,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_104_57_17,104,57,17,A2F_11442,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_104_57_16,104,57,16,A2F_11443,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_104_57_15,104,57,15,A2F_11444,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_104_57_14,104,57,14,A2F_11445,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_104_57_13,104,57,13,A2F_11446,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_104_57_71,104,57,71,F2A_11460,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_104_57_70,104,57,70,F2A_11461,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_104_57_69,104,57,69,F2A_11462,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_104_57_68,104,57,68,F2A_11463,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_104_57_67,104,57,67,F2A_11464,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_104_57_66,104,57,66,F2A_11465,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_104_57_65,104,57,65,F2A_11466,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_104_57_64,104,57,64,F2A_11467,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_104_57_63,104,57,63,F2A_11468,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_104_58_23,104,58,23,A2F_11364,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_104_58_22,104,58,22,A2F_11365,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_104_58_21,104,58,21,A2F_11366,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_104_58_20,104,58,20,A2F_11367,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_104_58_19,104,58,19,A2F_11368,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_104_58_18,104,58,18,A2F_11369,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_104_58_17,104,58,17,A2F_11370,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_104_58_16,104,58,16,A2F_11371,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_104_58_15,104,58,15,A2F_11372,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_104_58_14,104,58,14,A2F_11373,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_104_58_13,104,58,13,A2F_11374,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,980,40,2000,1000,FPGA_104_58_12,104,58,12,A2F_11375,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_104_58_71,104,58,71,F2A_11388,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_104_58_70,104,58,70,F2A_11389,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_104_58_69,104,58,69,F2A_11390,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_104_58_68,104,58,68,F2A_11391,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_104_58_67,104,58,67,F2A_11392,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_104_58_66,104,58,66,F2A_11393,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_104_58_65,104,58,65,F2A_11394,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_104_58_64,104,58,64,F2A_11395,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_104_58_63,104,58,63,F2A_11396,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_104_58_62,104,58,62,F2A_11397,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_104_58_61,104,58,61,F2A_11398,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_104_58_60,104,58,60,F2A_11399,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_104_58_59,104,58,59,F2A_11400,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_104_58_58,104,58,58,F2A_11401,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_104_58_57,104,58,57,F2A_11402,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_104_58_56,104,58,56,F2A_11403,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_104_58_55,104,58,55,F2A_11404,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_104_58_54,104,58,54,F2A_11405,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_104_58_53,104,58,53,F2A_11406,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_104_58_52,104,58,52,F2A_11407,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_104_58_51,104,58,51,F2A_11408,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_104_58_50,104,58,50,F2A_11409,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_104_58_49,104,58,49,F2A_11410,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_104_58_48,104,58,48,F2A_11411,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,460,40,1000,4000,FPGA_104_59_23,104,59,23,A2F_11292,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,460,40,1000,4000,FPGA_104_59_22,104,59,22,A2F_11293,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,460,40,1000,4000,FPGA_104_59_21,104,59,21,A2F_11294,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_104_59_20,104,59,20,A2F_11295,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_104_59_19,104,59,19,A2F_11296,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_104_59_18,104,59,18,A2F_11297,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_104_59_17,104,59,17,A2F_11298,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_104_59_16,104,59,16,A2F_11299,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_104_59_15,104,59,15,A2F_11300,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_104_59_14,104,59,14,A2F_11301,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_104_59_13,104,59,13,A2F_11302,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,980,40,2000,1000,FPGA_104_59_12,104,59,12,A2F_11303,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,70,40,1000,1000,FPGA_104_59_71,104,59,71,F2A_11316,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_104_59_70,104,59,70,F2A_11317,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_104_59_69,104,59,69,F2A_11318,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_104_59_68,104,59,68,F2A_11319,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_104_59_67,104,59,67,F2A_11320,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_104_59_66,104,59,66,F2A_11321,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_104_59_65,104,59,65,F2A_11322,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_104_59_64,104,59,64,F2A_11323,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_104_59_63,104,59,63,F2A_11324,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_104_59_62,104,59,62,F2A_11325,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,330,40,1000,3000,FPGA_104_59_61,104,59,61,F2A_11326,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,330,40,1000,3000,FPGA_104_59_60,104,59,60,F2A_11327,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,330,40,1000,3000,FPGA_104_59_59,104,59,59,F2A_11328,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,330,40,1000,3000,FPGA_104_59_58,104,59,58,F2A_11329,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_104_59_57,104,59,57,F2A_11330,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_104_59_56,104,59,56,F2A_11331,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_104_59_55,104,59,55,F2A_11332,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_104_59_54,104,59,54,F2A_11333,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_104_59_53,104,59,53,F2A_11334,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_104_59_52,104,59,52,F2A_11335,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_104_59_51,104,59,51,F2A_11336,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_104_59_50,104,59,50,F2A_11337,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_104_59_49,104,59,49,F2A_11338,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_104_59_48,104,59,48,F2A_11339,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,460,40,1000,4000,FPGA_104_60_23,104,60,23,A2F_11220,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,460,40,1000,4000,FPGA_104_60_22,104,60,22,A2F_11221,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,460,40,1000,4000,FPGA_104_60_21,104,60,21,A2F_11222,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_104_60_20,104,60,20,A2F_11223,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_104_60_19,104,60,19,A2F_11224,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_104_60_18,104,60,18,A2F_11225,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_104_60_17,104,60,17,A2F_11226,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_104_60_16,104,60,16,A2F_11227,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_104_60_15,104,60,15,A2F_11228,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_104_60_14,104,60,14,A2F_11229,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_104_60_13,104,60,13,A2F_11230,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,980,40,2000,1000,FPGA_104_60_12,104,60,12,A2F_11231,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,70,40,1000,1000,FPGA_104_60_71,104,60,71,F2A_11244,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_104_60_70,104,60,70,F2A_11245,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_104_60_69,104,60,69,F2A_11246,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_104_60_68,104,60,68,F2A_11247,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_104_60_67,104,60,67,F2A_11248,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_104_60_66,104,60,66,F2A_11249,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_104_60_65,104,60,65,F2A_11250,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_104_60_64,104,60,64,F2A_11251,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_104_60_63,104,60,63,F2A_11252,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_104_60_62,104,60,62,F2A_11253,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,330,40,1000,3000,FPGA_104_60_61,104,60,61,F2A_11254,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,330,40,1000,3000,FPGA_104_60_60,104,60,60,F2A_11255,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,330,40,1000,3000,FPGA_104_60_59,104,60,59,F2A_11256,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,330,40,1000,3000,FPGA_104_60_58,104,60,58,F2A_11257,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_104_60_57,104,60,57,F2A_11258,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_104_60_56,104,60,56,F2A_11259,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_104_60_55,104,60,55,F2A_11260,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_104_60_54,104,60,54,F2A_11261,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_104_60_53,104,60,53,F2A_11262,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_104_60_52,104,60,52,F2A_11263,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_104_60_51,104,60,51,F2A_11264,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_104_60_50,104,60,50,F2A_11265,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_104_60_49,104,60,49,F2A_11266,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_104_60_48,104,60,48,F2A_11267,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,460,40,1000,4000,FPGA_104_61_23,104,61,23,A2F_11148,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,460,40,1000,4000,FPGA_104_61_22,104,61,22,A2F_11149,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,460,40,1000,4000,FPGA_104_61_21,104,61,21,A2F_11150,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_104_61_20,104,61,20,A2F_11151,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_104_61_19,104,61,19,A2F_11152,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_104_61_18,104,61,18,A2F_11153,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_104_61_17,104,61,17,A2F_11154,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_104_61_16,104,61,16,A2F_11155,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_104_61_15,104,61,15,A2F_11156,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_104_61_14,104,61,14,A2F_11157,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_104_61_13,104,61,13,A2F_11158,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,980,40,2000,1000,FPGA_104_61_12,104,61,12,A2F_11159,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,70,40,1000,1000,FPGA_104_61_71,104,61,71,F2A_11172,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_104_61_70,104,61,70,F2A_11173,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_104_61_69,104,61,69,F2A_11174,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_104_61_68,104,61,68,F2A_11175,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_104_61_67,104,61,67,F2A_11176,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_104_61_66,104,61,66,F2A_11177,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_104_61_65,104,61,65,F2A_11178,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_104_61_64,104,61,64,F2A_11179,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_104_61_63,104,61,63,F2A_11180,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_104_61_62,104,61,62,F2A_11181,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,330,40,1000,3000,FPGA_104_61_61,104,61,61,F2A_11182,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,330,40,1000,3000,FPGA_104_61_60,104,61,60,F2A_11183,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,330,40,1000,3000,FPGA_104_61_59,104,61,59,F2A_11184,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,330,40,1000,3000,FPGA_104_61_58,104,61,58,F2A_11185,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_104_61_57,104,61,57,F2A_11186,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_104_61_56,104,61,56,F2A_11187,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_104_61_55,104,61,55,F2A_11188,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_104_61_54,104,61,54,F2A_11189,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_104_61_53,104,61,53,F2A_11190,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_104_61_52,104,61,52,F2A_11191,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_104_61_51,104,61,51,F2A_11192,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_104_61_50,104,61,50,F2A_11193,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_104_61_49,104,61,49,F2A_11194,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_104_61_48,104,61,48,F2A_11195,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,460,40,1000,4000,FPGA_104_62_23,104,62,23,A2F_11076,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,460,40,1000,4000,FPGA_104_62_22,104,62,22,A2F_11077,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,460,40,1000,4000,FPGA_104_62_21,104,62,21,A2F_11078,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_104_62_20,104,62,20,A2F_11079,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_104_62_19,104,62,19,A2F_11080,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_104_62_18,104,62,18,A2F_11081,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_104_62_17,104,62,17,A2F_11082,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_104_62_16,104,62,16,A2F_11083,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_104_62_15,104,62,15,A2F_11084,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_104_62_14,104,62,14,A2F_11085,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_104_62_13,104,62,13,A2F_11086,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,980,40,2000,1000,FPGA_104_62_12,104,62,12,A2F_11087,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,70,40,1000,1000,FPGA_104_62_71,104,62,71,F2A_11100,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_104_62_70,104,62,70,F2A_11101,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_104_62_69,104,62,69,F2A_11102,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_104_62_68,104,62,68,F2A_11103,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_104_62_67,104,62,67,F2A_11104,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_104_62_66,104,62,66,F2A_11105,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_104_62_65,104,62,65,F2A_11106,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_104_62_64,104,62,64,F2A_11107,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_104_62_63,104,62,63,F2A_11108,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_104_62_62,104,62,62,F2A_11109,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,330,40,1000,3000,FPGA_104_62_61,104,62,61,F2A_11110,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,330,40,1000,3000,FPGA_104_62_60,104,62,60,F2A_11111,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,330,40,1000,3000,FPGA_104_62_59,104,62,59,F2A_11112,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,330,40,1000,3000,FPGA_104_62_58,104,62,58,F2A_11113,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_104_62_57,104,62,57,F2A_11114,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_104_62_56,104,62,56,F2A_11115,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_104_62_55,104,62,55,F2A_11116,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_104_62_54,104,62,54,F2A_11117,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_104_62_53,104,62,53,F2A_11118,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_104_62_52,104,62,52,F2A_11119,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_104_62_51,104,62,51,F2A_11120,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_104_62_50,104,62,50,F2A_11121,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_104_62_49,104,62,49,F2A_11122,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_104_62_48,104,62,48,F2A_11123,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,460,40,1000,4000,FPGA_104_63_23,104,63,23,A2F_11004,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,460,40,1000,4000,FPGA_104_63_22,104,63,22,A2F_11005,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,460,40,1000,4000,FPGA_104_63_21,104,63,21,A2F_11006,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_104_63_20,104,63,20,A2F_11007,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_104_63_19,104,63,19,A2F_11008,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_104_63_18,104,63,18,A2F_11009,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_104_63_17,104,63,17,A2F_11010,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_104_63_16,104,63,16,A2F_11011,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_104_63_15,104,63,15,A2F_11012,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_104_63_14,104,63,14,A2F_11013,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_104_63_13,104,63,13,A2F_11014,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,980,40,2000,1000,FPGA_104_63_12,104,63,12,A2F_11015,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,70,40,1000,1000,FPGA_104_63_71,104,63,71,F2A_11028,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_104_63_70,104,63,70,F2A_11029,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_104_63_69,104,63,69,F2A_11030,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_104_63_68,104,63,68,F2A_11031,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_104_63_67,104,63,67,F2A_11032,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_104_63_66,104,63,66,F2A_11033,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_104_63_65,104,63,65,F2A_11034,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_104_63_64,104,63,64,F2A_11035,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_104_63_63,104,63,63,F2A_11036,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_104_63_62,104,63,62,F2A_11037,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,330,40,1000,3000,FPGA_104_63_61,104,63,61,F2A_11038,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,330,40,1000,3000,FPGA_104_63_60,104,63,60,F2A_11039,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,330,40,1000,3000,FPGA_104_63_59,104,63,59,F2A_11040,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,330,40,1000,3000,FPGA_104_63_58,104,63,58,F2A_11041,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_104_63_57,104,63,57,F2A_11042,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_104_63_56,104,63,56,F2A_11043,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_104_63_55,104,63,55,F2A_11044,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_104_63_54,104,63,54,F2A_11045,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_104_63_53,104,63,53,F2A_11046,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_104_63_52,104,63,52,F2A_11047,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_104_63_51,104,63,51,F2A_11048,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_104_63_50,104,63,50,F2A_11049,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_104_63_49,104,63,49,F2A_11050,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_104_63_48,104,63,48,F2A_11051,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,460,40,1000,4000,FPGA_104_64_23,104,64,23,A2F_10932,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,460,40,1000,4000,FPGA_104_64_22,104,64,22,A2F_10933,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,460,40,1000,4000,FPGA_104_64_21,104,64,21,A2F_10934,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_104_64_20,104,64,20,A2F_10935,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_104_64_19,104,64,19,A2F_10936,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_104_64_18,104,64,18,A2F_10937,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_104_64_17,104,64,17,A2F_10938,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_104_64_16,104,64,16,A2F_10939,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_104_64_15,104,64,15,A2F_10940,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_104_64_14,104,64,14,A2F_10941,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_104_64_13,104,64,13,A2F_10942,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,980,40,2000,1000,FPGA_104_64_12,104,64,12,A2F_10943,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,70,40,1000,1000,FPGA_104_64_71,104,64,71,F2A_10956,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_104_64_70,104,64,70,F2A_10957,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_104_64_69,104,64,69,F2A_10958,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_104_64_68,104,64,68,F2A_10959,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_104_64_67,104,64,67,F2A_10960,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_104_64_66,104,64,66,F2A_10961,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_104_64_65,104,64,65,F2A_10962,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_104_64_64,104,64,64,F2A_10963,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_104_64_63,104,64,63,F2A_10964,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_104_64_62,104,64,62,F2A_10965,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,330,40,1000,3000,FPGA_104_64_61,104,64,61,F2A_10966,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,330,40,1000,3000,FPGA_104_64_60,104,64,60,F2A_10967,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,330,40,1000,3000,FPGA_104_64_59,104,64,59,F2A_10968,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,330,40,1000,3000,FPGA_104_64_58,104,64,58,F2A_10969,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_104_64_57,104,64,57,F2A_10970,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_104_64_56,104,64,56,F2A_10971,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_104_64_55,104,64,55,F2A_10972,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_104_64_54,104,64,54,F2A_10973,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_104_64_53,104,64,53,F2A_10974,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_104_64_52,104,64,52,F2A_10975,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_104_64_51,104,64,51,F2A_10976,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_104_64_50,104,64,50,F2A_10977,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_104_64_49,104,64,49,F2A_10978,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_104_64_48,104,64,48,F2A_10979,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,460,40,1000,4000,FPGA_104_65_23,104,65,23,A2F_10860,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,460,40,1000,4000,FPGA_104_65_22,104,65,22,A2F_10861,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,460,40,1000,4000,FPGA_104_65_21,104,65,21,A2F_10862,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_104_65_20,104,65,20,A2F_10863,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_104_65_19,104,65,19,A2F_10864,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_104_65_18,104,65,18,A2F_10865,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_104_65_17,104,65,17,A2F_10866,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_104_65_16,104,65,16,A2F_10867,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_104_65_15,104,65,15,A2F_10868,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_104_65_14,104,65,14,A2F_10869,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_104_65_13,104,65,13,A2F_10870,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,980,40,2000,1000,FPGA_104_65_12,104,65,12,A2F_10871,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,70,40,1000,1000,FPGA_104_65_71,104,65,71,F2A_10884,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_104_65_70,104,65,70,F2A_10885,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_104_65_69,104,65,69,F2A_10886,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_104_65_68,104,65,68,F2A_10887,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_104_65_67,104,65,67,F2A_10888,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_104_65_66,104,65,66,F2A_10889,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_104_65_65,104,65,65,F2A_10890,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_104_65_64,104,65,64,F2A_10891,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_104_65_63,104,65,63,F2A_10892,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_104_65_62,104,65,62,F2A_10893,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,330,40,1000,3000,FPGA_104_65_61,104,65,61,F2A_10894,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,330,40,1000,3000,FPGA_104_65_60,104,65,60,F2A_10895,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,330,40,1000,3000,FPGA_104_65_59,104,65,59,F2A_10896,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,330,40,1000,3000,FPGA_104_65_58,104,65,58,F2A_10897,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_104_65_57,104,65,57,F2A_10898,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_104_65_56,104,65,56,F2A_10899,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_104_65_55,104,65,55,F2A_10900,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_104_65_54,104,65,54,F2A_10901,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_104_65_53,104,65,53,F2A_10902,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_104_65_52,104,65,52,F2A_10903,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_104_65_51,104,65,51,F2A_10904,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_104_65_50,104,65,50,F2A_10905,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_104_65_49,104,65,49,F2A_10906,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_104_65_48,104,65,48,F2A_10907,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,460,40,1000,4000,FPGA_104_66_23,104,66,23,A2F_10788,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,460,40,1000,4000,FPGA_104_66_22,104,66,22,A2F_10789,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,460,40,1000,4000,FPGA_104_66_21,104,66,21,A2F_10790,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_104_66_20,104,66,20,A2F_10791,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_104_66_19,104,66,19,A2F_10792,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_104_66_18,104,66,18,A2F_10793,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_104_66_17,104,66,17,A2F_10794,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_104_66_16,104,66,16,A2F_10795,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_104_66_15,104,66,15,A2F_10796,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_104_66_14,104,66,14,A2F_10797,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_104_66_13,104,66,13,A2F_10798,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,980,40,2000,1000,FPGA_104_66_12,104,66,12,A2F_10799,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,70,40,1000,1000,FPGA_104_66_71,104,66,71,F2A_10812,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_104_66_70,104,66,70,F2A_10813,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_104_66_69,104,66,69,F2A_10814,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_104_66_68,104,66,68,F2A_10815,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_104_66_67,104,66,67,F2A_10816,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_104_66_66,104,66,66,F2A_10817,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_104_66_65,104,66,65,F2A_10818,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_104_66_64,104,66,64,F2A_10819,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_104_66_63,104,66,63,F2A_10820,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_104_66_62,104,66,62,F2A_10821,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,330,40,1000,3000,FPGA_104_66_61,104,66,61,F2A_10822,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,330,40,1000,3000,FPGA_104_66_60,104,66,60,F2A_10823,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,330,40,1000,3000,FPGA_104_66_59,104,66,59,F2A_10824,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,330,40,1000,3000,FPGA_104_66_58,104,66,58,F2A_10825,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_104_66_57,104,66,57,F2A_10826,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_104_66_56,104,66,56,F2A_10827,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_104_66_55,104,66,55,F2A_10828,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_104_66_54,104,66,54,F2A_10829,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_104_66_53,104,66,53,F2A_10830,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_104_66_52,104,66,52,F2A_10831,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_104_66_51,104,66,51,F2A_10832,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_104_66_50,104,66,50,F2A_10833,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_104_66_49,104,66,49,F2A_10834,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_104_66_48,104,66,48,F2A_10835,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,460,40,1000,4000,FPGA_104_67_23,104,67,23,A2F_10716,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,460,40,1000,4000,FPGA_104_67_22,104,67,22,A2F_10717,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,460,40,1000,4000,FPGA_104_67_21,104,67,21,A2F_10718,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_104_67_20,104,67,20,A2F_10719,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_104_67_19,104,67,19,A2F_10720,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_104_67_18,104,67,18,A2F_10721,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_104_67_17,104,67,17,A2F_10722,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_104_67_16,104,67,16,A2F_10723,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_104_67_15,104,67,15,A2F_10724,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_104_67_14,104,67,14,A2F_10725,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_104_67_13,104,67,13,A2F_10726,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,980,40,2000,1000,FPGA_104_67_12,104,67,12,A2F_10727,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,70,40,1000,1000,FPGA_104_67_71,104,67,71,F2A_10740,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_104_67_70,104,67,70,F2A_10741,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_104_67_69,104,67,69,F2A_10742,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_104_67_68,104,67,68,F2A_10743,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_104_67_67,104,67,67,F2A_10744,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_104_67_66,104,67,66,F2A_10745,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_104_67_65,104,67,65,F2A_10746,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_104_67_64,104,67,64,F2A_10747,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_104_67_63,104,67,63,F2A_10748,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_104_67_62,104,67,62,F2A_10749,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,330,40,1000,3000,FPGA_104_67_61,104,67,61,F2A_10750,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,330,40,1000,3000,FPGA_104_67_60,104,67,60,F2A_10751,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,330,40,1000,3000,FPGA_104_67_59,104,67,59,F2A_10752,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,330,40,1000,3000,FPGA_104_67_58,104,67,58,F2A_10753,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_104_67_57,104,67,57,F2A_10754,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_104_67_56,104,67,56,F2A_10755,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_104_67_55,104,67,55,F2A_10756,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_104_67_54,104,67,54,F2A_10757,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_104_67_53,104,67,53,F2A_10758,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_104_67_52,104,67,52,F2A_10759,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_104_67_51,104,67,51,F2A_10760,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_104_67_50,104,67,50,F2A_10761,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_104_67_49,104,67,49,F2A_10762,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_104_67_48,104,67,48,F2A_10763,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_23,2,1,23,A2F_21216,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_22,2,1,22,A2F_21217,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_21,2,1,21,A2F_21218,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_20,2,1,20,A2F_21219,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_19,2,1,19,A2F_21220,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_18,2,1,18,A2F_21221,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_17,2,1,17,A2F_21222,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_16,2,1,16,A2F_21223,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_15,2,1,15,A2F_21224,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_14,2,1,14,A2F_21225,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_13,2,1,13,A2F_21226,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_71,2,1,71,F2A_21240,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_70,2,1,70,F2A_21241,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_69,2,1,69,F2A_21242,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_68,2,1,68,F2A_21243,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_67,2,1,67,F2A_21244,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_66,2,1,66,F2A_21245,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_65,2,1,65,F2A_21246,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_64,2,1,64,F2A_21247,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_63,2,1,63,F2A_21248,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_3_1_23,3,1,23,A2F_21144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_3_1_22,3,1,22,A2F_21145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_3_1_21,3,1,21,A2F_21146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_20,3,1,20,A2F_21147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_19,3,1,19,A2F_21148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_18,3,1,18,A2F_21149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_17,3,1,17,A2F_21150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_16,3,1,16,A2F_21151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_15,3,1,15,A2F_21152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_14,3,1,14,A2F_21153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_13,3,1,13,A2F_21154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,980,40,2000,1000,FPGA_3_1_12,3,1,12,A2F_21155,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,980,40,2000,1000,FPGA_3_1_11,3,1,11,A2F_21156,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,980,40,2000,1000,FPGA_3_1_10,3,1,10,A2F_21157,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_3_1_71,3,1,71,F2A_21168,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_70,3,1,70,F2A_21169,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_69,3,1,69,F2A_21170,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_68,3,1,68,F2A_21171,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_67,3,1,67,F2A_21172,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_66,3,1,66,F2A_21173,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_65,3,1,65,F2A_21174,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_64,3,1,64,F2A_21175,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_63,3,1,63,F2A_21176,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_62,3,1,62,F2A_21177,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_3_1_61,3,1,61,F2A_21178,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_3_1_60,3,1,60,F2A_21179,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_3_1_59,3,1,59,F2A_21180,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_3_1_58,3,1,58,F2A_21181,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_57,3,1,57,F2A_21182,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_56,3,1,56,F2A_21183,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_55,3,1,55,F2A_21184,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_54,3,1,54,F2A_21185,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_53,3,1,53,F2A_21186,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_52,3,1,52,F2A_21187,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_51,3,1,51,F2A_21188,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_50,3,1,50,F2A_21189,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_49,3,1,49,F2A_21190,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_48,3,1,48,F2A_21191,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_47,3,1,47,F2A_21192,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_46,3,1,46,F2A_21193,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_45,3,1,45,F2A_21194,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_44,3,1,44,F2A_21195,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_43,3,1,43,F2A_21196,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460,40,1000,4000,FPGA_5_1_23,5,1,23,A2F_21000,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460,40,1000,4000,FPGA_5_1_22,5,1,22,A2F_21001,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460,40,1000,4000,FPGA_5_1_21,5,1,21,A2F_21002,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_5_1_20,5,1,20,A2F_21003,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_5_1_19,5,1,19,A2F_21004,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_5_1_18,5,1,18,A2F_21005,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_5_1_17,5,1,17,A2F_21006,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_5_1_16,5,1,16,A2F_21007,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_5_1_15,5,1,15,A2F_21008,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_5_1_14,5,1,14,A2F_21009,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_5_1_13,5,1,13,A2F_21010,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,980,40,2000,1000,FPGA_5_1_12,5,1,12,A2F_21011,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,980,40,2000,1000,FPGA_5_1_11,5,1,11,A2F_21012,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,980,40,2000,1000,FPGA_5_1_10,5,1,10,A2F_21013,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,70,40,1000,1000,FPGA_5_1_71,5,1,71,F2A_21024,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_5_1_70,5,1,70,F2A_21025,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_5_1_69,5,1,69,F2A_21026,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_5_1_68,5,1,68,F2A_21027,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_5_1_67,5,1,67,F2A_21028,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_5_1_66,5,1,66,F2A_21029,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_5_1_65,5,1,65,F2A_21030,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_5_1_64,5,1,64,F2A_21031,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_5_1_63,5,1,63,F2A_21032,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_5_1_62,5,1,62,F2A_21033,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_5_1_61,5,1,61,F2A_21034,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_5_1_60,5,1,60,F2A_21035,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_5_1_59,5,1,59,F2A_21036,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_5_1_58,5,1,58,F2A_21037,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_5_1_57,5,1,57,F2A_21038,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_5_1_56,5,1,56,F2A_21039,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_5_1_55,5,1,55,F2A_21040,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_5_1_54,5,1,54,F2A_21041,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_5_1_53,5,1,53,F2A_21042,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_5_1_52,5,1,52,F2A_21043,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_5_1_51,5,1,51,F2A_21044,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_5_1_50,5,1,50,F2A_21045,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_5_1_49,5,1,49,F2A_21046,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_5_1_48,5,1,48,F2A_21047,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_5_1_47,5,1,47,F2A_21048,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_5_1_46,5,1,46,F2A_21049,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_5_1_45,5,1,45,F2A_21050,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_5_1_44,5,1,44,F2A_21051,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_5_1_43,5,1,43,F2A_21052,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460,40,1000,4000,FPGA_6_1_23,6,1,23,A2F_20928,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460,40,1000,4000,FPGA_6_1_22,6,1,22,A2F_20929,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460,40,1000,4000,FPGA_6_1_21,6,1,21,A2F_20930,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_6_1_20,6,1,20,A2F_20931,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_6_1_19,6,1,19,A2F_20932,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_6_1_18,6,1,18,A2F_20933,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_6_1_17,6,1,17,A2F_20934,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_6_1_16,6,1,16,A2F_20935,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_6_1_15,6,1,15,A2F_20936,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_6_1_14,6,1,14,A2F_20937,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_6_1_13,6,1,13,A2F_20938,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,980,40,2000,1000,FPGA_6_1_12,6,1,12,A2F_20939,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,980,40,2000,1000,FPGA_6_1_11,6,1,11,A2F_20940,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,980,40,2000,1000,FPGA_6_1_10,6,1,10,A2F_20941,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,70,40,1000,1000,FPGA_6_1_71,6,1,71,F2A_20952,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_6_1_70,6,1,70,F2A_20953,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_6_1_69,6,1,69,F2A_20954,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_6_1_68,6,1,68,F2A_20955,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_6_1_67,6,1,67,F2A_20956,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_6_1_66,6,1,66,F2A_20957,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_6_1_65,6,1,65,F2A_20958,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_6_1_64,6,1,64,F2A_20959,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_6_1_63,6,1,63,F2A_20960,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_6_1_62,6,1,62,F2A_20961,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_6_1_61,6,1,61,F2A_20962,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_6_1_60,6,1,60,F2A_20963,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_6_1_59,6,1,59,F2A_20964,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_6_1_58,6,1,58,F2A_20965,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_6_1_57,6,1,57,F2A_20966,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_6_1_56,6,1,56,F2A_20967,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_6_1_55,6,1,55,F2A_20968,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_6_1_54,6,1,54,F2A_20969,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_6_1_53,6,1,53,F2A_20970,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_6_1_52,6,1,52,F2A_20971,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_6_1_51,6,1,51,F2A_20972,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_6_1_50,6,1,50,F2A_20973,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_6_1_49,6,1,49,F2A_20974,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_6_1_48,6,1,48,F2A_20975,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_6_1_47,6,1,47,F2A_20976,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_6_1_46,6,1,46,F2A_20977,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_6_1_45,6,1,45,F2A_20978,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_6_1_44,6,1,44,F2A_20979,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_6_1_43,6,1,43,F2A_20980,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460,40,1000,4000,FPGA_8_1_23,8,1,23,A2F_20784,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460,40,1000,4000,FPGA_8_1_22,8,1,22,A2F_20785,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460,40,1000,4000,FPGA_8_1_21,8,1,21,A2F_20786,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_8_1_20,8,1,20,A2F_20787,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_8_1_19,8,1,19,A2F_20788,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_8_1_18,8,1,18,A2F_20789,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_8_1_17,8,1,17,A2F_20790,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_8_1_16,8,1,16,A2F_20791,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_8_1_15,8,1,15,A2F_20792,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_8_1_14,8,1,14,A2F_20793,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_8_1_13,8,1,13,A2F_20794,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,980,40,2000,1000,FPGA_8_1_12,8,1,12,A2F_20795,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,980,40,2000,1000,FPGA_8_1_11,8,1,11,A2F_20796,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,980,40,2000,1000,FPGA_8_1_10,8,1,10,A2F_20797,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,70,40,1000,1000,FPGA_8_1_71,8,1,71,F2A_20808,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_8_1_70,8,1,70,F2A_20809,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_8_1_69,8,1,69,F2A_20810,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_8_1_68,8,1,68,F2A_20811,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_8_1_67,8,1,67,F2A_20812,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_8_1_66,8,1,66,F2A_20813,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_8_1_65,8,1,65,F2A_20814,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_8_1_64,8,1,64,F2A_20815,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_8_1_63,8,1,63,F2A_20816,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_8_1_62,8,1,62,F2A_20817,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_8_1_61,8,1,61,F2A_20818,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_8_1_60,8,1,60,F2A_20819,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_8_1_59,8,1,59,F2A_20820,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_8_1_58,8,1,58,F2A_20821,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_8_1_57,8,1,57,F2A_20822,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_8_1_56,8,1,56,F2A_20823,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_8_1_55,8,1,55,F2A_20824,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_8_1_54,8,1,54,F2A_20825,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_8_1_53,8,1,53,F2A_20826,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_8_1_52,8,1,52,F2A_20827,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_8_1_51,8,1,51,F2A_20828,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_8_1_50,8,1,50,F2A_20829,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_8_1_49,8,1,49,F2A_20830,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_8_1_48,8,1,48,F2A_20831,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_8_1_47,8,1,47,F2A_20832,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_8_1_46,8,1,46,F2A_20833,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_8_1_45,8,1,45,F2A_20834,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_8_1_44,8,1,44,F2A_20835,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_8_1_43,8,1,43,F2A_20836,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460,40,1000,4000,FPGA_9_1_23,9,1,23,A2F_20712,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460,40,1000,4000,FPGA_9_1_22,9,1,22,A2F_20713,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460,40,1000,4000,FPGA_9_1_21,9,1,21,A2F_20714,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_9_1_20,9,1,20,A2F_20715,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_9_1_19,9,1,19,A2F_20716,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_9_1_18,9,1,18,A2F_20717,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_9_1_17,9,1,17,A2F_20718,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_9_1_16,9,1,16,A2F_20719,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_9_1_15,9,1,15,A2F_20720,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_9_1_14,9,1,14,A2F_20721,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_9_1_13,9,1,13,A2F_20722,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,980,40,2000,1000,FPGA_9_1_12,9,1,12,A2F_20723,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,980,40,2000,1000,FPGA_9_1_11,9,1,11,A2F_20724,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,980,40,2000,1000,FPGA_9_1_10,9,1,10,A2F_20725,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,70,40,1000,1000,FPGA_9_1_71,9,1,71,F2A_20736,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_9_1_70,9,1,70,F2A_20737,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_9_1_69,9,1,69,F2A_20738,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_9_1_68,9,1,68,F2A_20739,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_9_1_67,9,1,67,F2A_20740,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_9_1_66,9,1,66,F2A_20741,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_9_1_65,9,1,65,F2A_20742,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_9_1_64,9,1,64,F2A_20743,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_9_1_63,9,1,63,F2A_20744,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_9_1_62,9,1,62,F2A_20745,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_9_1_61,9,1,61,F2A_20746,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_9_1_60,9,1,60,F2A_20747,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_9_1_59,9,1,59,F2A_20748,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_9_1_58,9,1,58,F2A_20749,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_9_1_57,9,1,57,F2A_20750,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_9_1_56,9,1,56,F2A_20751,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_9_1_55,9,1,55,F2A_20752,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_9_1_54,9,1,54,F2A_20753,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_9_1_53,9,1,53,F2A_20754,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_9_1_52,9,1,52,F2A_20755,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_9_1_51,9,1,51,F2A_20756,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_9_1_50,9,1,50,F2A_20757,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_9_1_49,9,1,49,F2A_20758,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_9_1_48,9,1,48,F2A_20759,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_9_1_47,9,1,47,F2A_20760,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_9_1_46,9,1,46,F2A_20761,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_9_1_45,9,1,45,F2A_20762,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_9_1_44,9,1,44,F2A_20763,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_9_1_43,9,1,43,F2A_20764,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460,40,1000,4000,FPGA_10_1_23,10,1,23,A2F_20640,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460,40,1000,4000,FPGA_10_1_22,10,1,22,A2F_20641,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460,40,1000,4000,FPGA_10_1_21,10,1,21,A2F_20642,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_10_1_20,10,1,20,A2F_20643,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_10_1_19,10,1,19,A2F_20644,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_10_1_18,10,1,18,A2F_20645,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_10_1_17,10,1,17,A2F_20646,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_10_1_16,10,1,16,A2F_20647,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_10_1_15,10,1,15,A2F_20648,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_10_1_14,10,1,14,A2F_20649,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_10_1_13,10,1,13,A2F_20650,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,980,40,2000,1000,FPGA_10_1_12,10,1,12,A2F_20651,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,980,40,2000,1000,FPGA_10_1_11,10,1,11,A2F_20652,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,980,40,2000,1000,FPGA_10_1_10,10,1,10,A2F_20653,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,70,40,1000,1000,FPGA_10_1_71,10,1,71,F2A_20664,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_10_1_70,10,1,70,F2A_20665,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_10_1_69,10,1,69,F2A_20666,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_10_1_68,10,1,68,F2A_20667,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_10_1_67,10,1,67,F2A_20668,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_10_1_66,10,1,66,F2A_20669,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_10_1_65,10,1,65,F2A_20670,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_10_1_64,10,1,64,F2A_20671,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_10_1_63,10,1,63,F2A_20672,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_10_1_62,10,1,62,F2A_20673,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_10_1_61,10,1,61,F2A_20674,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_10_1_60,10,1,60,F2A_20675,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_10_1_59,10,1,59,F2A_20676,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_10_1_58,10,1,58,F2A_20677,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_10_1_57,10,1,57,F2A_20678,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_10_1_56,10,1,56,F2A_20679,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_10_1_55,10,1,55,F2A_20680,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_10_1_54,10,1,54,F2A_20681,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_10_1_53,10,1,53,F2A_20682,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_10_1_52,10,1,52,F2A_20683,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_10_1_51,10,1,51,F2A_20684,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_10_1_50,10,1,50,F2A_20685,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_10_1_49,10,1,49,F2A_20686,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_10_1_48,10,1,48,F2A_20687,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_10_1_47,10,1,47,F2A_20688,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_10_1_46,10,1,46,F2A_20689,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_10_1_45,10,1,45,F2A_20690,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_10_1_44,10,1,44,F2A_20691,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_10_1_43,10,1,43,F2A_20692,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,460,40,1000,4000,FPGA_13_1_23,13,1,23,A2F_20424,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,460,40,1000,4000,FPGA_13_1_22,13,1,22,A2F_20425,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,460,40,1000,4000,FPGA_13_1_21,13,1,21,A2F_20426,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_13_1_20,13,1,20,A2F_20427,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_13_1_19,13,1,19,A2F_20428,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_13_1_18,13,1,18,A2F_20429,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_13_1_17,13,1,17,A2F_20430,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_13_1_16,13,1,16,A2F_20431,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_13_1_15,13,1,15,A2F_20432,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_13_1_14,13,1,14,A2F_20433,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_13_1_13,13,1,13,A2F_20434,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,980,40,2000,1000,FPGA_13_1_12,13,1,12,A2F_20435,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,980,40,2000,1000,FPGA_13_1_11,13,1,11,A2F_20436,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,980,40,2000,1000,FPGA_13_1_10,13,1,10,A2F_20437,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,70,40,1000,1000,FPGA_13_1_71,13,1,71,F2A_20448,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_13_1_70,13,1,70,F2A_20449,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_13_1_69,13,1,69,F2A_20450,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_13_1_68,13,1,68,F2A_20451,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_13_1_67,13,1,67,F2A_20452,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_13_1_66,13,1,66,F2A_20453,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_13_1_65,13,1,65,F2A_20454,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_13_1_64,13,1,64,F2A_20455,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_13_1_63,13,1,63,F2A_20456,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_13_1_62,13,1,62,F2A_20457,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_13_1_61,13,1,61,F2A_20458,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_13_1_60,13,1,60,F2A_20459,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_13_1_59,13,1,59,F2A_20460,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_13_1_58,13,1,58,F2A_20461,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_13_1_57,13,1,57,F2A_20462,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_13_1_56,13,1,56,F2A_20463,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_13_1_55,13,1,55,F2A_20464,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_13_1_54,13,1,54,F2A_20465,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_13_1_53,13,1,53,F2A_20466,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_13_1_52,13,1,52,F2A_20467,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_13_1_51,13,1,51,F2A_20468,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_13_1_50,13,1,50,F2A_20469,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_13_1_49,13,1,49,F2A_20470,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_13_1_48,13,1,48,F2A_20471,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_13_1_47,13,1,47,F2A_20472,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_13_1_46,13,1,46,F2A_20473,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_13_1_45,13,1,45,F2A_20474,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_13_1_44,13,1,44,F2A_20475,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_13_1_43,13,1,43,F2A_20476,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,460,40,1000,4000,FPGA_15_1_23,15,1,23,A2F_20280,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,460,40,1000,4000,FPGA_15_1_22,15,1,22,A2F_20281,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,460,40,1000,4000,FPGA_15_1_21,15,1,21,A2F_20282,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_15_1_20,15,1,20,A2F_20283,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_15_1_19,15,1,19,A2F_20284,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_15_1_18,15,1,18,A2F_20285,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_15_1_17,15,1,17,A2F_20286,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_15_1_16,15,1,16,A2F_20287,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_15_1_15,15,1,15,A2F_20288,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_15_1_14,15,1,14,A2F_20289,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_15_1_13,15,1,13,A2F_20290,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,980,40,2000,1000,FPGA_15_1_12,15,1,12,A2F_20291,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,980,40,2000,1000,FPGA_15_1_11,15,1,11,A2F_20292,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,980,40,2000,1000,FPGA_15_1_10,15,1,10,A2F_20293,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,70,40,1000,1000,FPGA_15_1_71,15,1,71,F2A_20304,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_15_1_70,15,1,70,F2A_20305,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_15_1_69,15,1,69,F2A_20306,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_15_1_68,15,1,68,F2A_20307,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_15_1_67,15,1,67,F2A_20308,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_15_1_66,15,1,66,F2A_20309,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_15_1_65,15,1,65,F2A_20310,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_15_1_64,15,1,64,F2A_20311,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_15_1_63,15,1,63,F2A_20312,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_15_1_62,15,1,62,F2A_20313,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_15_1_61,15,1,61,F2A_20314,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_15_1_60,15,1,60,F2A_20315,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_15_1_59,15,1,59,F2A_20316,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_15_1_58,15,1,58,F2A_20317,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_15_1_57,15,1,57,F2A_20318,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_15_1_56,15,1,56,F2A_20319,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_15_1_55,15,1,55,F2A_20320,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_15_1_54,15,1,54,F2A_20321,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_15_1_53,15,1,53,F2A_20322,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_15_1_52,15,1,52,F2A_20323,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_15_1_51,15,1,51,F2A_20324,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_15_1_50,15,1,50,F2A_20325,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_15_1_49,15,1,49,F2A_20326,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_15_1_48,15,1,48,F2A_20327,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_15_1_47,15,1,47,F2A_20328,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_15_1_46,15,1,46,F2A_20329,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_15_1_45,15,1,45,F2A_20330,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_15_1_44,15,1,44,F2A_20331,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_15_1_43,15,1,43,F2A_20332,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,460,40,1000,4000,FPGA_16_1_23,16,1,23,A2F_20208,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,460,40,1000,4000,FPGA_16_1_22,16,1,22,A2F_20209,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,460,40,1000,4000,FPGA_16_1_21,16,1,21,A2F_20210,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_16_1_20,16,1,20,A2F_20211,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_16_1_19,16,1,19,A2F_20212,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_16_1_18,16,1,18,A2F_20213,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_16_1_17,16,1,17,A2F_20214,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_16_1_16,16,1,16,A2F_20215,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_16_1_15,16,1,15,A2F_20216,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_16_1_14,16,1,14,A2F_20217,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_16_1_13,16,1,13,A2F_20218,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,980,40,2000,1000,FPGA_16_1_12,16,1,12,A2F_20219,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,980,40,2000,1000,FPGA_16_1_11,16,1,11,A2F_20220,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,980,40,2000,1000,FPGA_16_1_10,16,1,10,A2F_20221,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,70,40,1000,1000,FPGA_16_1_71,16,1,71,F2A_20232,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_16_1_70,16,1,70,F2A_20233,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_16_1_69,16,1,69,F2A_20234,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_16_1_68,16,1,68,F2A_20235,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_16_1_67,16,1,67,F2A_20236,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_16_1_66,16,1,66,F2A_20237,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_16_1_65,16,1,65,F2A_20238,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_16_1_64,16,1,64,F2A_20239,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_16_1_63,16,1,63,F2A_20240,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_16_1_62,16,1,62,F2A_20241,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_16_1_61,16,1,61,F2A_20242,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_16_1_60,16,1,60,F2A_20243,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_16_1_59,16,1,59,F2A_20244,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_16_1_58,16,1,58,F2A_20245,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_16_1_57,16,1,57,F2A_20246,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_16_1_56,16,1,56,F2A_20247,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_16_1_55,16,1,55,F2A_20248,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_16_1_54,16,1,54,F2A_20249,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_16_1_53,16,1,53,F2A_20250,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_16_1_52,16,1,52,F2A_20251,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_16_1_51,16,1,51,F2A_20252,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_16_1_50,16,1,50,F2A_20253,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_16_1_49,16,1,49,F2A_20254,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_16_1_48,16,1,48,F2A_20255,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_16_1_47,16,1,47,F2A_20256,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_16_1_46,16,1,46,F2A_20257,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_16_1_45,16,1,45,F2A_20258,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_16_1_44,16,1,44,F2A_20259,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_16_1_43,16,1,43,F2A_20260,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,460,40,1000,4000,FPGA_17_1_23,17,1,23,A2F_20136,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,460,40,1000,4000,FPGA_17_1_22,17,1,22,A2F_20137,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,460,40,1000,4000,FPGA_17_1_21,17,1,21,A2F_20138,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_17_1_20,17,1,20,A2F_20139,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_17_1_19,17,1,19,A2F_20140,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_17_1_18,17,1,18,A2F_20141,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_17_1_17,17,1,17,A2F_20142,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_17_1_16,17,1,16,A2F_20143,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_17_1_15,17,1,15,A2F_20144,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_17_1_14,17,1,14,A2F_20145,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_17_1_13,17,1,13,A2F_20146,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,980,40,2000,1000,FPGA_17_1_12,17,1,12,A2F_20147,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,980,40,2000,1000,FPGA_17_1_11,17,1,11,A2F_20148,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,980,40,2000,1000,FPGA_17_1_10,17,1,10,A2F_20149,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,70,40,1000,1000,FPGA_17_1_71,17,1,71,F2A_20160,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_17_1_70,17,1,70,F2A_20161,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_17_1_69,17,1,69,F2A_20162,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_17_1_68,17,1,68,F2A_20163,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_17_1_67,17,1,67,F2A_20164,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_17_1_66,17,1,66,F2A_20165,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_17_1_65,17,1,65,F2A_20166,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_17_1_64,17,1,64,F2A_20167,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_17_1_63,17,1,63,F2A_20168,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_17_1_62,17,1,62,F2A_20169,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_17_1_61,17,1,61,F2A_20170,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_17_1_60,17,1,60,F2A_20171,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_17_1_59,17,1,59,F2A_20172,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_17_1_58,17,1,58,F2A_20173,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_17_1_57,17,1,57,F2A_20174,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_17_1_56,17,1,56,F2A_20175,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_17_1_55,17,1,55,F2A_20176,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_17_1_54,17,1,54,F2A_20177,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_17_1_53,17,1,53,F2A_20178,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_17_1_52,17,1,52,F2A_20179,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_17_1_51,17,1,51,F2A_20180,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_17_1_50,17,1,50,F2A_20181,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_17_1_49,17,1,49,F2A_20182,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_17_1_48,17,1,48,F2A_20183,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_17_1_47,17,1,47,F2A_20184,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_17_1_46,17,1,46,F2A_20185,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_17_1_45,17,1,45,F2A_20186,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_17_1_44,17,1,44,F2A_20187,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_17_1_43,17,1,43,F2A_20188,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_20_1_23,20,1,23,A2F_19920,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_20_1_22,20,1,22,A2F_19921,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_20_1_21,20,1,21,A2F_19922,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_20_1_20,20,1,20,A2F_19923,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_20_1_19,20,1,19,A2F_19924,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_20_1_18,20,1,18,A2F_19925,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_20_1_17,20,1,17,A2F_19926,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_20_1_16,20,1,16,A2F_19927,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_20_1_15,20,1,15,A2F_19928,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_20_1_14,20,1,14,A2F_19929,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_20_1_13,20,1,13,A2F_19930,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_20_1_71,20,1,71,F2A_19944,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_20_1_70,20,1,70,F2A_19945,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_20_1_69,20,1,69,F2A_19946,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_20_1_68,20,1,68,F2A_19947,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_20_1_67,20,1,67,F2A_19948,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_20_1_66,20,1,66,F2A_19949,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_20_1_65,20,1,65,F2A_19950,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_20_1_64,20,1,64,F2A_19951,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_20_1_63,20,1,63,F2A_19952,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_22_1_23,22,1,23,A2F_19776,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_22_1_22,22,1,22,A2F_19777,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_22_1_21,22,1,21,A2F_19778,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_22_1_20,22,1,20,A2F_19779,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_22_1_19,22,1,19,A2F_19780,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_22_1_18,22,1,18,A2F_19781,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_22_1_17,22,1,17,A2F_19782,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_22_1_16,22,1,16,A2F_19783,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_22_1_15,22,1,15,A2F_19784,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_22_1_14,22,1,14,A2F_19785,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_22_1_13,22,1,13,A2F_19786,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,980,40,2000,1000,FPGA_22_1_12,22,1,12,A2F_19787,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,980,40,2000,1000,FPGA_22_1_11,22,1,11,A2F_19788,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,980,40,2000,1000,FPGA_22_1_10,22,1,10,A2F_19789,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_22_1_71,22,1,71,F2A_19800,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_22_1_70,22,1,70,F2A_19801,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_22_1_69,22,1,69,F2A_19802,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_22_1_68,22,1,68,F2A_19803,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_22_1_67,22,1,67,F2A_19804,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_22_1_66,22,1,66,F2A_19805,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_22_1_65,22,1,65,F2A_19806,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_22_1_64,22,1,64,F2A_19807,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_22_1_63,22,1,63,F2A_19808,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_22_1_62,22,1,62,F2A_19809,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_22_1_61,22,1,61,F2A_19810,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_22_1_60,22,1,60,F2A_19811,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_22_1_59,22,1,59,F2A_19812,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_22_1_58,22,1,58,F2A_19813,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_22_1_57,22,1,57,F2A_19814,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_22_1_56,22,1,56,F2A_19815,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_22_1_55,22,1,55,F2A_19816,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_22_1_54,22,1,54,F2A_19817,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_22_1_53,22,1,53,F2A_19818,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_22_1_52,22,1,52,F2A_19819,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_22_1_51,22,1,51,F2A_19820,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_22_1_50,22,1,50,F2A_19821,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_22_1_49,22,1,49,F2A_19822,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_22_1_48,22,1,48,F2A_19823,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_22_1_47,22,1,47,F2A_19824,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_22_1_46,22,1,46,F2A_19825,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_22_1_45,22,1,45,F2A_19826,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_22_1_44,22,1,44,F2A_19827,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_22_1_43,22,1,43,F2A_19828,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,460,40,1000,4000,FPGA_23_1_23,23,1,23,A2F_19704,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,460,40,1000,4000,FPGA_23_1_22,23,1,22,A2F_19705,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,460,40,1000,4000,FPGA_23_1_21,23,1,21,A2F_19706,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_23_1_20,23,1,20,A2F_19707,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_23_1_19,23,1,19,A2F_19708,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_23_1_18,23,1,18,A2F_19709,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_23_1_17,23,1,17,A2F_19710,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_23_1_16,23,1,16,A2F_19711,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_23_1_15,23,1,15,A2F_19712,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_23_1_14,23,1,14,A2F_19713,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_23_1_13,23,1,13,A2F_19714,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,980,40,2000,1000,FPGA_23_1_12,23,1,12,A2F_19715,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,980,40,2000,1000,FPGA_23_1_11,23,1,11,A2F_19716,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,980,40,2000,1000,FPGA_23_1_10,23,1,10,A2F_19717,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,70,40,1000,1000,FPGA_23_1_71,23,1,71,F2A_19728,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_23_1_70,23,1,70,F2A_19729,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_23_1_69,23,1,69,F2A_19730,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_23_1_68,23,1,68,F2A_19731,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_23_1_67,23,1,67,F2A_19732,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_23_1_66,23,1,66,F2A_19733,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_23_1_65,23,1,65,F2A_19734,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_23_1_64,23,1,64,F2A_19735,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_23_1_63,23,1,63,F2A_19736,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_23_1_62,23,1,62,F2A_19737,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_23_1_61,23,1,61,F2A_19738,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_23_1_60,23,1,60,F2A_19739,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_23_1_59,23,1,59,F2A_19740,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_23_1_58,23,1,58,F2A_19741,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_23_1_57,23,1,57,F2A_19742,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_23_1_56,23,1,56,F2A_19743,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_23_1_55,23,1,55,F2A_19744,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_23_1_54,23,1,54,F2A_19745,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_23_1_53,23,1,53,F2A_19746,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_23_1_52,23,1,52,F2A_19747,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_23_1_51,23,1,51,F2A_19748,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_23_1_50,23,1,50,F2A_19749,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_23_1_49,23,1,49,F2A_19750,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_23_1_48,23,1,48,F2A_19751,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_23_1_47,23,1,47,F2A_19752,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_23_1_46,23,1,46,F2A_19753,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_23_1_45,23,1,45,F2A_19754,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_23_1_44,23,1,44,F2A_19755,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_23_1_43,23,1,43,F2A_19756,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,460,40,1000,4000,FPGA_25_1_23,25,1,23,A2F_19560,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,460,40,1000,4000,FPGA_25_1_22,25,1,22,A2F_19561,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,460,40,1000,4000,FPGA_25_1_21,25,1,21,A2F_19562,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_25_1_20,25,1,20,A2F_19563,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_25_1_19,25,1,19,A2F_19564,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_25_1_18,25,1,18,A2F_19565,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_25_1_17,25,1,17,A2F_19566,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_25_1_16,25,1,16,A2F_19567,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_25_1_15,25,1,15,A2F_19568,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_25_1_14,25,1,14,A2F_19569,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_25_1_13,25,1,13,A2F_19570,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,980,40,2000,1000,FPGA_25_1_12,25,1,12,A2F_19571,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,980,40,2000,1000,FPGA_25_1_11,25,1,11,A2F_19572,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,980,40,2000,1000,FPGA_25_1_10,25,1,10,A2F_19573,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,70,40,1000,1000,FPGA_25_1_71,25,1,71,F2A_19584,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_25_1_70,25,1,70,F2A_19585,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_25_1_69,25,1,69,F2A_19586,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_25_1_68,25,1,68,F2A_19587,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_25_1_67,25,1,67,F2A_19588,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_25_1_66,25,1,66,F2A_19589,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_25_1_65,25,1,65,F2A_19590,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_25_1_64,25,1,64,F2A_19591,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_25_1_63,25,1,63,F2A_19592,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_25_1_62,25,1,62,F2A_19593,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_25_1_61,25,1,61,F2A_19594,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_25_1_60,25,1,60,F2A_19595,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_25_1_59,25,1,59,F2A_19596,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_25_1_58,25,1,58,F2A_19597,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_25_1_57,25,1,57,F2A_19598,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_25_1_56,25,1,56,F2A_19599,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_25_1_55,25,1,55,F2A_19600,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_25_1_54,25,1,54,F2A_19601,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_25_1_53,25,1,53,F2A_19602,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_25_1_52,25,1,52,F2A_19603,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_25_1_51,25,1,51,F2A_19604,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_25_1_50,25,1,50,F2A_19605,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_25_1_49,25,1,49,F2A_19606,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_25_1_48,25,1,48,F2A_19607,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_25_1_47,25,1,47,F2A_19608,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_25_1_46,25,1,46,F2A_19609,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_25_1_45,25,1,45,F2A_19610,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_25_1_44,25,1,44,F2A_19611,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_25_1_43,25,1,43,F2A_19612,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,460,40,1000,4000,FPGA_27_1_23,27,1,23,A2F_19416,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,460,40,1000,4000,FPGA_27_1_22,27,1,22,A2F_19417,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,460,40,1000,4000,FPGA_27_1_21,27,1,21,A2F_19418,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_27_1_20,27,1,20,A2F_19419,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_27_1_19,27,1,19,A2F_19420,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_27_1_18,27,1,18,A2F_19421,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_27_1_17,27,1,17,A2F_19422,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_27_1_16,27,1,16,A2F_19423,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_27_1_15,27,1,15,A2F_19424,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_27_1_14,27,1,14,A2F_19425,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_27_1_13,27,1,13,A2F_19426,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,980,40,2000,1000,FPGA_27_1_12,27,1,12,A2F_19427,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,980,40,2000,1000,FPGA_27_1_11,27,1,11,A2F_19428,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,980,40,2000,1000,FPGA_27_1_10,27,1,10,A2F_19429,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,70,40,1000,1000,FPGA_27_1_71,27,1,71,F2A_19440,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_27_1_70,27,1,70,F2A_19441,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_27_1_69,27,1,69,F2A_19442,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_27_1_68,27,1,68,F2A_19443,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_27_1_67,27,1,67,F2A_19444,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_27_1_66,27,1,66,F2A_19445,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_27_1_65,27,1,65,F2A_19446,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_27_1_64,27,1,64,F2A_19447,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_27_1_63,27,1,63,F2A_19448,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_27_1_62,27,1,62,F2A_19449,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_27_1_61,27,1,61,F2A_19450,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_27_1_60,27,1,60,F2A_19451,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_27_1_59,27,1,59,F2A_19452,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_27_1_58,27,1,58,F2A_19453,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_27_1_57,27,1,57,F2A_19454,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_27_1_56,27,1,56,F2A_19455,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_27_1_55,27,1,55,F2A_19456,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_27_1_54,27,1,54,F2A_19457,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_27_1_53,27,1,53,F2A_19458,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_27_1_52,27,1,52,F2A_19459,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_27_1_51,27,1,51,F2A_19460,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_27_1_50,27,1,50,F2A_19461,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_27_1_49,27,1,49,F2A_19462,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_27_1_48,27,1,48,F2A_19463,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_27_1_47,27,1,47,F2A_19464,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_27_1_46,27,1,46,F2A_19465,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_27_1_45,27,1,45,F2A_19466,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_27_1_44,27,1,44,F2A_19467,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_27_1_43,27,1,43,F2A_19468,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,460,40,1000,4000,FPGA_29_1_23,29,1,23,A2F_19272,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,460,40,1000,4000,FPGA_29_1_22,29,1,22,A2F_19273,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,460,40,1000,4000,FPGA_29_1_21,29,1,21,A2F_19274,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_29_1_20,29,1,20,A2F_19275,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_29_1_19,29,1,19,A2F_19276,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_29_1_18,29,1,18,A2F_19277,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_29_1_17,29,1,17,A2F_19278,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_29_1_16,29,1,16,A2F_19279,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_29_1_15,29,1,15,A2F_19280,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_29_1_14,29,1,14,A2F_19281,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_29_1_13,29,1,13,A2F_19282,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,980,40,2000,1000,FPGA_29_1_12,29,1,12,A2F_19283,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,980,40,2000,1000,FPGA_29_1_11,29,1,11,A2F_19284,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,980,40,2000,1000,FPGA_29_1_10,29,1,10,A2F_19285,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,70,40,1000,1000,FPGA_29_1_71,29,1,71,F2A_19296,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_29_1_70,29,1,70,F2A_19297,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_29_1_69,29,1,69,F2A_19298,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_29_1_68,29,1,68,F2A_19299,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_29_1_67,29,1,67,F2A_19300,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_29_1_66,29,1,66,F2A_19301,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_29_1_65,29,1,65,F2A_19302,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_29_1_64,29,1,64,F2A_19303,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_29_1_63,29,1,63,F2A_19304,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_29_1_62,29,1,62,F2A_19305,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_29_1_61,29,1,61,F2A_19306,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_29_1_60,29,1,60,F2A_19307,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_29_1_59,29,1,59,F2A_19308,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_29_1_58,29,1,58,F2A_19309,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_29_1_57,29,1,57,F2A_19310,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_29_1_56,29,1,56,F2A_19311,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_29_1_55,29,1,55,F2A_19312,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_29_1_54,29,1,54,F2A_19313,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_29_1_53,29,1,53,F2A_19314,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_29_1_52,29,1,52,F2A_19315,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_29_1_51,29,1,51,F2A_19316,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_29_1_50,29,1,50,F2A_19317,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_29_1_49,29,1,49,F2A_19318,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_29_1_48,29,1,48,F2A_19319,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_29_1_47,29,1,47,F2A_19320,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_29_1_46,29,1,46,F2A_19321,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_29_1_45,29,1,45,F2A_19322,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_29_1_44,29,1,44,F2A_19323,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_29_1_43,29,1,43,F2A_19324,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,460,40,1000,4000,FPGA_30_1_23,30,1,23,A2F_19200,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,460,40,1000,4000,FPGA_30_1_22,30,1,22,A2F_19201,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,460,40,1000,4000,FPGA_30_1_21,30,1,21,A2F_19202,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_30_1_20,30,1,20,A2F_19203,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_30_1_19,30,1,19,A2F_19204,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_30_1_18,30,1,18,A2F_19205,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_30_1_17,30,1,17,A2F_19206,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_30_1_16,30,1,16,A2F_19207,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_30_1_15,30,1,15,A2F_19208,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_30_1_14,30,1,14,A2F_19209,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_30_1_13,30,1,13,A2F_19210,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,980,40,2000,1000,FPGA_30_1_12,30,1,12,A2F_19211,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,980,40,2000,1000,FPGA_30_1_11,30,1,11,A2F_19212,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,980,40,2000,1000,FPGA_30_1_10,30,1,10,A2F_19213,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,70,40,1000,1000,FPGA_30_1_71,30,1,71,F2A_19224,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_30_1_70,30,1,70,F2A_19225,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_30_1_69,30,1,69,F2A_19226,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_30_1_68,30,1,68,F2A_19227,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_30_1_67,30,1,67,F2A_19228,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_30_1_66,30,1,66,F2A_19229,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_30_1_65,30,1,65,F2A_19230,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_30_1_64,30,1,64,F2A_19231,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_30_1_63,30,1,63,F2A_19232,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_30_1_62,30,1,62,F2A_19233,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_30_1_61,30,1,61,F2A_19234,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_30_1_60,30,1,60,F2A_19235,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_30_1_59,30,1,59,F2A_19236,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_30_1_58,30,1,58,F2A_19237,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_30_1_57,30,1,57,F2A_19238,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_30_1_56,30,1,56,F2A_19239,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_30_1_55,30,1,55,F2A_19240,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_30_1_54,30,1,54,F2A_19241,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_30_1_53,30,1,53,F2A_19242,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_30_1_52,30,1,52,F2A_19243,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_30_1_51,30,1,51,F2A_19244,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_30_1_50,30,1,50,F2A_19245,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_30_1_49,30,1,49,F2A_19246,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_30_1_48,30,1,48,F2A_19247,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_30_1_47,30,1,47,F2A_19248,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_30_1_46,30,1,46,F2A_19249,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_30_1_45,30,1,45,F2A_19250,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_30_1_44,30,1,44,F2A_19251,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_30_1_43,30,1,43,F2A_19252,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,460,40,1000,4000,FPGA_32_1_23,32,1,23,A2F_19056,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,460,40,1000,4000,FPGA_32_1_22,32,1,22,A2F_19057,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,460,40,1000,4000,FPGA_32_1_21,32,1,21,A2F_19058,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_32_1_20,32,1,20,A2F_19059,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_32_1_19,32,1,19,A2F_19060,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_32_1_18,32,1,18,A2F_19061,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_32_1_17,32,1,17,A2F_19062,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_32_1_16,32,1,16,A2F_19063,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_32_1_15,32,1,15,A2F_19064,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_32_1_14,32,1,14,A2F_19065,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_32_1_13,32,1,13,A2F_19066,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,980,40,2000,1000,FPGA_32_1_12,32,1,12,A2F_19067,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,980,40,2000,1000,FPGA_32_1_11,32,1,11,A2F_19068,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,980,40,2000,1000,FPGA_32_1_10,32,1,10,A2F_19069,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,70,40,1000,1000,FPGA_32_1_71,32,1,71,F2A_19080,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_32_1_70,32,1,70,F2A_19081,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_32_1_69,32,1,69,F2A_19082,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_32_1_68,32,1,68,F2A_19083,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_32_1_67,32,1,67,F2A_19084,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_32_1_66,32,1,66,F2A_19085,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_32_1_65,32,1,65,F2A_19086,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_32_1_64,32,1,64,F2A_19087,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_32_1_63,32,1,63,F2A_19088,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_32_1_62,32,1,62,F2A_19089,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_32_1_61,32,1,61,F2A_19090,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_32_1_60,32,1,60,F2A_19091,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_32_1_59,32,1,59,F2A_19092,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_32_1_58,32,1,58,F2A_19093,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_32_1_57,32,1,57,F2A_19094,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_32_1_56,32,1,56,F2A_19095,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_32_1_55,32,1,55,F2A_19096,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_32_1_54,32,1,54,F2A_19097,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_32_1_53,32,1,53,F2A_19098,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_32_1_52,32,1,52,F2A_19099,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_32_1_51,32,1,51,F2A_19100,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_32_1_50,32,1,50,F2A_19101,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_32_1_49,32,1,49,F2A_19102,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_32_1_48,32,1,48,F2A_19103,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_32_1_47,32,1,47,F2A_19104,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_32_1_46,32,1,46,F2A_19105,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_32_1_45,32,1,45,F2A_19106,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_32_1_44,32,1,44,F2A_19107,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_32_1_43,32,1,43,F2A_19108,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,460,40,1000,4000,FPGA_33_1_23,33,1,23,A2F_18984,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,460,40,1000,4000,FPGA_33_1_22,33,1,22,A2F_18985,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,460,40,1000,4000,FPGA_33_1_21,33,1,21,A2F_18986,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_33_1_20,33,1,20,A2F_18987,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_33_1_19,33,1,19,A2F_18988,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_33_1_18,33,1,18,A2F_18989,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_33_1_17,33,1,17,A2F_18990,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_33_1_16,33,1,16,A2F_18991,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_33_1_15,33,1,15,A2F_18992,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_33_1_14,33,1,14,A2F_18993,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_33_1_13,33,1,13,A2F_18994,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,980,40,2000,1000,FPGA_33_1_12,33,1,12,A2F_18995,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,980,40,2000,1000,FPGA_33_1_11,33,1,11,A2F_18996,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,980,40,2000,1000,FPGA_33_1_10,33,1,10,A2F_18997,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,70,40,1000,1000,FPGA_33_1_71,33,1,71,F2A_19008,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_33_1_70,33,1,70,F2A_19009,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_33_1_69,33,1,69,F2A_19010,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_33_1_68,33,1,68,F2A_19011,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_33_1_67,33,1,67,F2A_19012,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_33_1_66,33,1,66,F2A_19013,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_33_1_65,33,1,65,F2A_19014,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_33_1_64,33,1,64,F2A_19015,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_33_1_63,33,1,63,F2A_19016,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_33_1_62,33,1,62,F2A_19017,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_33_1_61,33,1,61,F2A_19018,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_33_1_60,33,1,60,F2A_19019,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_33_1_59,33,1,59,F2A_19020,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_33_1_58,33,1,58,F2A_19021,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_33_1_57,33,1,57,F2A_19022,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_33_1_56,33,1,56,F2A_19023,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_33_1_55,33,1,55,F2A_19024,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_33_1_54,33,1,54,F2A_19025,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_33_1_53,33,1,53,F2A_19026,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_33_1_52,33,1,52,F2A_19027,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_33_1_51,33,1,51,F2A_19028,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_33_1_50,33,1,50,F2A_19029,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_33_1_49,33,1,49,F2A_19030,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_33_1_48,33,1,48,F2A_19031,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_33_1_47,33,1,47,F2A_19032,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_33_1_46,33,1,46,F2A_19033,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_33_1_45,33,1,45,F2A_19034,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_33_1_44,33,1,44,F2A_19035,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_33_1_43,33,1,43,F2A_19036,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,460,40,1000,4000,FPGA_34_1_23,34,1,23,A2F_18912,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,460,40,1000,4000,FPGA_34_1_22,34,1,22,A2F_18913,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,460,40,1000,4000,FPGA_34_1_21,34,1,21,A2F_18914,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_34_1_20,34,1,20,A2F_18915,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_34_1_19,34,1,19,A2F_18916,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_34_1_18,34,1,18,A2F_18917,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_34_1_17,34,1,17,A2F_18918,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_34_1_16,34,1,16,A2F_18919,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_34_1_15,34,1,15,A2F_18920,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_34_1_14,34,1,14,A2F_18921,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_34_1_13,34,1,13,A2F_18922,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,980,40,2000,1000,FPGA_34_1_12,34,1,12,A2F_18923,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,980,40,2000,1000,FPGA_34_1_11,34,1,11,A2F_18924,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,980,40,2000,1000,FPGA_34_1_10,34,1,10,A2F_18925,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,70,40,1000,1000,FPGA_34_1_71,34,1,71,F2A_18936,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_34_1_70,34,1,70,F2A_18937,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_34_1_69,34,1,69,F2A_18938,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_34_1_68,34,1,68,F2A_18939,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_34_1_67,34,1,67,F2A_18940,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_34_1_66,34,1,66,F2A_18941,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_34_1_65,34,1,65,F2A_18942,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_34_1_64,34,1,64,F2A_18943,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_34_1_63,34,1,63,F2A_18944,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_34_1_62,34,1,62,F2A_18945,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_34_1_61,34,1,61,F2A_18946,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_34_1_60,34,1,60,F2A_18947,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_34_1_59,34,1,59,F2A_18948,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_34_1_58,34,1,58,F2A_18949,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_34_1_57,34,1,57,F2A_18950,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_34_1_56,34,1,56,F2A_18951,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_34_1_55,34,1,55,F2A_18952,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_34_1_54,34,1,54,F2A_18953,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_34_1_53,34,1,53,F2A_18954,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_34_1_52,34,1,52,F2A_18955,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_34_1_51,34,1,51,F2A_18956,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_34_1_50,34,1,50,F2A_18957,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_34_1_49,34,1,49,F2A_18958,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_34_1_48,34,1,48,F2A_18959,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_34_1_47,34,1,47,F2A_18960,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_34_1_46,34,1,46,F2A_18961,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_34_1_45,34,1,45,F2A_18962,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_34_1_44,34,1,44,F2A_18963,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_34_1_43,34,1,43,F2A_18964,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,460,40,1000,4000,FPGA_35_1_23,35,1,23,A2F_18840,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,460,40,1000,4000,FPGA_35_1_22,35,1,22,A2F_18841,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,460,40,1000,4000,FPGA_35_1_21,35,1,21,A2F_18842,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_35_1_20,35,1,20,A2F_18843,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_35_1_19,35,1,19,A2F_18844,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_35_1_18,35,1,18,A2F_18845,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_35_1_17,35,1,17,A2F_18846,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_35_1_16,35,1,16,A2F_18847,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_35_1_15,35,1,15,A2F_18848,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_35_1_14,35,1,14,A2F_18849,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_35_1_13,35,1,13,A2F_18850,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,980,40,2000,1000,FPGA_35_1_12,35,1,12,A2F_18851,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,980,40,2000,1000,FPGA_35_1_11,35,1,11,A2F_18852,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,980,40,2000,1000,FPGA_35_1_10,35,1,10,A2F_18853,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,70,40,1000,1000,FPGA_35_1_71,35,1,71,F2A_18864,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_35_1_70,35,1,70,F2A_18865,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_35_1_69,35,1,69,F2A_18866,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_35_1_68,35,1,68,F2A_18867,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_35_1_67,35,1,67,F2A_18868,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_35_1_66,35,1,66,F2A_18869,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_35_1_65,35,1,65,F2A_18870,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_35_1_64,35,1,64,F2A_18871,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_35_1_63,35,1,63,F2A_18872,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_35_1_62,35,1,62,F2A_18873,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_35_1_61,35,1,61,F2A_18874,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_35_1_60,35,1,60,F2A_18875,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_35_1_59,35,1,59,F2A_18876,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_35_1_58,35,1,58,F2A_18877,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_35_1_57,35,1,57,F2A_18878,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_35_1_56,35,1,56,F2A_18879,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_35_1_55,35,1,55,F2A_18880,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_35_1_54,35,1,54,F2A_18881,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_35_1_53,35,1,53,F2A_18882,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_35_1_52,35,1,52,F2A_18883,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_35_1_51,35,1,51,F2A_18884,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_35_1_50,35,1,50,F2A_18885,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_35_1_49,35,1,49,F2A_18886,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_35_1_48,35,1,48,F2A_18887,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_35_1_47,35,1,47,F2A_18888,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_35_1_46,35,1,46,F2A_18889,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_35_1_45,35,1,45,F2A_18890,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_35_1_44,35,1,44,F2A_18891,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_35_1_43,35,1,43,F2A_18892,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_37_1_23,37,1,23,A2F_18696,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_37_1_22,37,1,22,A2F_18697,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_37_1_21,37,1,21,A2F_18698,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_37_1_20,37,1,20,A2F_18699,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_37_1_19,37,1,19,A2F_18700,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_37_1_18,37,1,18,A2F_18701,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_37_1_17,37,1,17,A2F_18702,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_37_1_16,37,1,16,A2F_18703,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_37_1_15,37,1,15,A2F_18704,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_37_1_14,37,1,14,A2F_18705,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_37_1_13,37,1,13,A2F_18706,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_37_1_71,37,1,71,F2A_18720,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_37_1_70,37,1,70,F2A_18721,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_37_1_69,37,1,69,F2A_18722,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_37_1_68,37,1,68,F2A_18723,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_37_1_67,37,1,67,F2A_18724,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_37_1_66,37,1,66,F2A_18725,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_37_1_65,37,1,65,F2A_18726,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_37_1_64,37,1,64,F2A_18727,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_37_1_63,37,1,63,F2A_18728,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_39_1_23,39,1,23,A2F_18552,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_39_1_22,39,1,22,A2F_18553,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_39_1_21,39,1,21,A2F_18554,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_39_1_20,39,1,20,A2F_18555,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_39_1_19,39,1,19,A2F_18556,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_39_1_18,39,1,18,A2F_18557,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_39_1_17,39,1,17,A2F_18558,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_39_1_16,39,1,16,A2F_18559,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_39_1_15,39,1,15,A2F_18560,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_39_1_14,39,1,14,A2F_18561,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_39_1_13,39,1,13,A2F_18562,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,980,40,2000,1000,FPGA_39_1_12,39,1,12,A2F_18563,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,980,40,2000,1000,FPGA_39_1_11,39,1,11,A2F_18564,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,980,40,2000,1000,FPGA_39_1_10,39,1,10,A2F_18565,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_39_1_71,39,1,71,F2A_18576,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_39_1_70,39,1,70,F2A_18577,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_39_1_69,39,1,69,F2A_18578,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_39_1_68,39,1,68,F2A_18579,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_39_1_67,39,1,67,F2A_18580,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_39_1_66,39,1,66,F2A_18581,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_39_1_65,39,1,65,F2A_18582,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_39_1_64,39,1,64,F2A_18583,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_39_1_63,39,1,63,F2A_18584,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_39_1_62,39,1,62,F2A_18585,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_39_1_61,39,1,61,F2A_18586,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_39_1_60,39,1,60,F2A_18587,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_39_1_59,39,1,59,F2A_18588,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_39_1_58,39,1,58,F2A_18589,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_39_1_57,39,1,57,F2A_18590,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_39_1_56,39,1,56,F2A_18591,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_39_1_55,39,1,55,F2A_18592,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_39_1_54,39,1,54,F2A_18593,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_39_1_53,39,1,53,F2A_18594,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_39_1_52,39,1,52,F2A_18595,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_39_1_51,39,1,51,F2A_18596,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_39_1_50,39,1,50,F2A_18597,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_39_1_49,39,1,49,F2A_18598,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_39_1_48,39,1,48,F2A_18599,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_39_1_47,39,1,47,F2A_18600,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_39_1_46,39,1,46,F2A_18601,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_39_1_45,39,1,45,F2A_18602,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_39_1_44,39,1,44,F2A_18603,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_39_1_43,39,1,43,F2A_18604,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,460,40,1000,4000,FPGA_40_1_23,40,1,23,A2F_18480,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,460,40,1000,4000,FPGA_40_1_22,40,1,22,A2F_18481,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,460,40,1000,4000,FPGA_40_1_21,40,1,21,A2F_18482,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_40_1_20,40,1,20,A2F_18483,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_40_1_19,40,1,19,A2F_18484,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_40_1_18,40,1,18,A2F_18485,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_40_1_17,40,1,17,A2F_18486,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_40_1_16,40,1,16,A2F_18487,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_40_1_15,40,1,15,A2F_18488,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_40_1_14,40,1,14,A2F_18489,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_40_1_13,40,1,13,A2F_18490,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,980,40,2000,1000,FPGA_40_1_12,40,1,12,A2F_18491,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,980,40,2000,1000,FPGA_40_1_11,40,1,11,A2F_18492,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,980,40,2000,1000,FPGA_40_1_10,40,1,10,A2F_18493,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,70,40,1000,1000,FPGA_40_1_71,40,1,71,F2A_18504,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_40_1_70,40,1,70,F2A_18505,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_40_1_69,40,1,69,F2A_18506,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_40_1_68,40,1,68,F2A_18507,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_40_1_67,40,1,67,F2A_18508,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_40_1_66,40,1,66,F2A_18509,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_40_1_65,40,1,65,F2A_18510,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_40_1_64,40,1,64,F2A_18511,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_40_1_63,40,1,63,F2A_18512,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_40_1_62,40,1,62,F2A_18513,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_40_1_61,40,1,61,F2A_18514,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_40_1_60,40,1,60,F2A_18515,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_40_1_59,40,1,59,F2A_18516,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_40_1_58,40,1,58,F2A_18517,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_40_1_57,40,1,57,F2A_18518,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_40_1_56,40,1,56,F2A_18519,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_40_1_55,40,1,55,F2A_18520,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_40_1_54,40,1,54,F2A_18521,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_40_1_53,40,1,53,F2A_18522,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_40_1_52,40,1,52,F2A_18523,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_40_1_51,40,1,51,F2A_18524,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_40_1_50,40,1,50,F2A_18525,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_40_1_49,40,1,49,F2A_18526,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_40_1_48,40,1,48,F2A_18527,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_40_1_47,40,1,47,F2A_18528,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_40_1_46,40,1,46,F2A_18529,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_40_1_45,40,1,45,F2A_18530,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_40_1_44,40,1,44,F2A_18531,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_40_1_43,40,1,43,F2A_18532,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,460,40,1000,4000,FPGA_41_1_23,41,1,23,A2F_18408,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,460,40,1000,4000,FPGA_41_1_22,41,1,22,A2F_18409,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,460,40,1000,4000,FPGA_41_1_21,41,1,21,A2F_18410,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_41_1_20,41,1,20,A2F_18411,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_41_1_19,41,1,19,A2F_18412,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_41_1_18,41,1,18,A2F_18413,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_41_1_17,41,1,17,A2F_18414,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_41_1_16,41,1,16,A2F_18415,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_41_1_15,41,1,15,A2F_18416,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_41_1_14,41,1,14,A2F_18417,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_41_1_13,41,1,13,A2F_18418,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,980,40,2000,1000,FPGA_41_1_12,41,1,12,A2F_18419,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,980,40,2000,1000,FPGA_41_1_11,41,1,11,A2F_18420,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,980,40,2000,1000,FPGA_41_1_10,41,1,10,A2F_18421,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,70,40,1000,1000,FPGA_41_1_71,41,1,71,F2A_18432,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_41_1_70,41,1,70,F2A_18433,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_41_1_69,41,1,69,F2A_18434,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_41_1_68,41,1,68,F2A_18435,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_41_1_67,41,1,67,F2A_18436,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_41_1_66,41,1,66,F2A_18437,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_41_1_65,41,1,65,F2A_18438,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_41_1_64,41,1,64,F2A_18439,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_41_1_63,41,1,63,F2A_18440,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_41_1_62,41,1,62,F2A_18441,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_41_1_61,41,1,61,F2A_18442,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_41_1_60,41,1,60,F2A_18443,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_41_1_59,41,1,59,F2A_18444,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_41_1_58,41,1,58,F2A_18445,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_41_1_57,41,1,57,F2A_18446,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_41_1_56,41,1,56,F2A_18447,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_41_1_55,41,1,55,F2A_18448,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_41_1_54,41,1,54,F2A_18449,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_41_1_53,41,1,53,F2A_18450,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_41_1_52,41,1,52,F2A_18451,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_41_1_51,41,1,51,F2A_18452,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_41_1_50,41,1,50,F2A_18453,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_41_1_49,41,1,49,F2A_18454,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_41_1_48,41,1,48,F2A_18455,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_41_1_47,41,1,47,F2A_18456,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_41_1_46,41,1,46,F2A_18457,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_41_1_45,41,1,45,F2A_18458,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_41_1_44,41,1,44,F2A_18459,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_41_1_43,41,1,43,F2A_18460,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,460,40,1000,4000,FPGA_44_1_23,44,1,23,A2F_18192,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,460,40,1000,4000,FPGA_44_1_22,44,1,22,A2F_18193,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,460,40,1000,4000,FPGA_44_1_21,44,1,21,A2F_18194,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_44_1_20,44,1,20,A2F_18195,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_44_1_19,44,1,19,A2F_18196,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_44_1_18,44,1,18,A2F_18197,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_44_1_17,44,1,17,A2F_18198,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_44_1_16,44,1,16,A2F_18199,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_44_1_15,44,1,15,A2F_18200,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_44_1_14,44,1,14,A2F_18201,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_44_1_13,44,1,13,A2F_18202,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,980,40,2000,1000,FPGA_44_1_12,44,1,12,A2F_18203,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,980,40,2000,1000,FPGA_44_1_11,44,1,11,A2F_18204,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,980,40,2000,1000,FPGA_44_1_10,44,1,10,A2F_18205,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,70,40,1000,1000,FPGA_44_1_71,44,1,71,F2A_18216,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_44_1_70,44,1,70,F2A_18217,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_44_1_69,44,1,69,F2A_18218,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_44_1_68,44,1,68,F2A_18219,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_44_1_67,44,1,67,F2A_18220,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_44_1_66,44,1,66,F2A_18221,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_44_1_65,44,1,65,F2A_18222,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_44_1_64,44,1,64,F2A_18223,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_44_1_63,44,1,63,F2A_18224,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_44_1_62,44,1,62,F2A_18225,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_44_1_61,44,1,61,F2A_18226,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_44_1_60,44,1,60,F2A_18227,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_44_1_59,44,1,59,F2A_18228,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_44_1_58,44,1,58,F2A_18229,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_44_1_57,44,1,57,F2A_18230,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_44_1_56,44,1,56,F2A_18231,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_44_1_55,44,1,55,F2A_18232,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_44_1_54,44,1,54,F2A_18233,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_44_1_53,44,1,53,F2A_18234,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_44_1_52,44,1,52,F2A_18235,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_44_1_51,44,1,51,F2A_18236,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_44_1_50,44,1,50,F2A_18237,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_44_1_49,44,1,49,F2A_18238,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_44_1_48,44,1,48,F2A_18239,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_44_1_47,44,1,47,F2A_18240,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_44_1_46,44,1,46,F2A_18241,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_44_1_45,44,1,45,F2A_18242,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_44_1_44,44,1,44,F2A_18243,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_44_1_43,44,1,43,F2A_18244,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,460,40,1000,4000,FPGA_45_1_23,45,1,23,A2F_18120,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,460,40,1000,4000,FPGA_45_1_22,45,1,22,A2F_18121,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,460,40,1000,4000,FPGA_45_1_21,45,1,21,A2F_18122,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_45_1_20,45,1,20,A2F_18123,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_45_1_19,45,1,19,A2F_18124,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_45_1_18,45,1,18,A2F_18125,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_45_1_17,45,1,17,A2F_18126,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_45_1_16,45,1,16,A2F_18127,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_45_1_15,45,1,15,A2F_18128,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_45_1_14,45,1,14,A2F_18129,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_45_1_13,45,1,13,A2F_18130,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,980,40,2000,1000,FPGA_45_1_12,45,1,12,A2F_18131,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,980,40,2000,1000,FPGA_45_1_11,45,1,11,A2F_18132,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,980,40,2000,1000,FPGA_45_1_10,45,1,10,A2F_18133,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,70,40,1000,1000,FPGA_45_1_71,45,1,71,F2A_18144,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_45_1_70,45,1,70,F2A_18145,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_45_1_69,45,1,69,F2A_18146,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_45_1_68,45,1,68,F2A_18147,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_45_1_67,45,1,67,F2A_18148,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_45_1_66,45,1,66,F2A_18149,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_45_1_65,45,1,65,F2A_18150,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_45_1_64,45,1,64,F2A_18151,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_45_1_63,45,1,63,F2A_18152,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_45_1_62,45,1,62,F2A_18153,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_45_1_61,45,1,61,F2A_18154,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_45_1_60,45,1,60,F2A_18155,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_45_1_59,45,1,59,F2A_18156,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_45_1_58,45,1,58,F2A_18157,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_45_1_57,45,1,57,F2A_18158,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_45_1_56,45,1,56,F2A_18159,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_45_1_55,45,1,55,F2A_18160,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_45_1_54,45,1,54,F2A_18161,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_45_1_53,45,1,53,F2A_18162,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_45_1_52,45,1,52,F2A_18163,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_45_1_51,45,1,51,F2A_18164,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_45_1_50,45,1,50,F2A_18165,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_45_1_49,45,1,49,F2A_18166,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_45_1_48,45,1,48,F2A_18167,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_45_1_47,45,1,47,F2A_18168,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_45_1_46,45,1,46,F2A_18169,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_45_1_45,45,1,45,F2A_18170,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_45_1_44,45,1,44,F2A_18171,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_45_1_43,45,1,43,F2A_18172,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,460,40,1000,4000,FPGA_47_1_23,47,1,23,A2F_17976,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,460,40,1000,4000,FPGA_47_1_22,47,1,22,A2F_17977,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,460,40,1000,4000,FPGA_47_1_21,47,1,21,A2F_17978,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_47_1_20,47,1,20,A2F_17979,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_47_1_19,47,1,19,A2F_17980,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_47_1_18,47,1,18,A2F_17981,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_47_1_17,47,1,17,A2F_17982,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_47_1_16,47,1,16,A2F_17983,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_47_1_15,47,1,15,A2F_17984,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_47_1_14,47,1,14,A2F_17985,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_47_1_13,47,1,13,A2F_17986,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,980,40,2000,1000,FPGA_47_1_12,47,1,12,A2F_17987,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,980,40,2000,1000,FPGA_47_1_11,47,1,11,A2F_17988,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,980,40,2000,1000,FPGA_47_1_10,47,1,10,A2F_17989,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,70,40,1000,1000,FPGA_47_1_71,47,1,71,F2A_18000,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_47_1_70,47,1,70,F2A_18001,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_47_1_69,47,1,69,F2A_18002,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_47_1_68,47,1,68,F2A_18003,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_47_1_67,47,1,67,F2A_18004,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_47_1_66,47,1,66,F2A_18005,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_47_1_65,47,1,65,F2A_18006,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_47_1_64,47,1,64,F2A_18007,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_47_1_63,47,1,63,F2A_18008,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_47_1_62,47,1,62,F2A_18009,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_47_1_61,47,1,61,F2A_18010,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_47_1_60,47,1,60,F2A_18011,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_47_1_59,47,1,59,F2A_18012,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_47_1_58,47,1,58,F2A_18013,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_47_1_57,47,1,57,F2A_18014,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_47_1_56,47,1,56,F2A_18015,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_47_1_55,47,1,55,F2A_18016,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_47_1_54,47,1,54,F2A_18017,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_47_1_53,47,1,53,F2A_18018,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_47_1_52,47,1,52,F2A_18019,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_47_1_51,47,1,51,F2A_18020,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_47_1_50,47,1,50,F2A_18021,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_47_1_49,47,1,49,F2A_18022,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_47_1_48,47,1,48,F2A_18023,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_47_1_47,47,1,47,F2A_18024,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_47_1_46,47,1,46,F2A_18025,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_47_1_45,47,1,45,F2A_18026,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_47_1_44,47,1,44,F2A_18027,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_47_1_43,47,1,43,F2A_18028,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,460,40,1000,4000,FPGA_48_1_23,48,1,23,A2F_17904,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,460,40,1000,4000,FPGA_48_1_22,48,1,22,A2F_17905,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,460,40,1000,4000,FPGA_48_1_21,48,1,21,A2F_17906,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_48_1_20,48,1,20,A2F_17907,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_48_1_19,48,1,19,A2F_17908,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_48_1_18,48,1,18,A2F_17909,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_48_1_17,48,1,17,A2F_17910,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_48_1_16,48,1,16,A2F_17911,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_48_1_15,48,1,15,A2F_17912,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_48_1_14,48,1,14,A2F_17913,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_48_1_13,48,1,13,A2F_17914,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,980,40,2000,1000,FPGA_48_1_12,48,1,12,A2F_17915,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,980,40,2000,1000,FPGA_48_1_11,48,1,11,A2F_17916,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,980,40,2000,1000,FPGA_48_1_10,48,1,10,A2F_17917,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,70,40,1000,1000,FPGA_48_1_71,48,1,71,F2A_17928,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_48_1_70,48,1,70,F2A_17929,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_48_1_69,48,1,69,F2A_17930,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_48_1_68,48,1,68,F2A_17931,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_48_1_67,48,1,67,F2A_17932,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_48_1_66,48,1,66,F2A_17933,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_48_1_65,48,1,65,F2A_17934,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_48_1_64,48,1,64,F2A_17935,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_48_1_63,48,1,63,F2A_17936,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_48_1_62,48,1,62,F2A_17937,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_48_1_61,48,1,61,F2A_17938,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_48_1_60,48,1,60,F2A_17939,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_48_1_59,48,1,59,F2A_17940,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_48_1_58,48,1,58,F2A_17941,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_48_1_57,48,1,57,F2A_17942,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_48_1_56,48,1,56,F2A_17943,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_48_1_55,48,1,55,F2A_17944,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_48_1_54,48,1,54,F2A_17945,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_48_1_53,48,1,53,F2A_17946,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_48_1_52,48,1,52,F2A_17947,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_48_1_51,48,1,51,F2A_17948,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_48_1_50,48,1,50,F2A_17949,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_48_1_49,48,1,49,F2A_17950,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_48_1_48,48,1,48,F2A_17951,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_48_1_47,48,1,47,F2A_17952,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_48_1_46,48,1,46,F2A_17953,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_48_1_45,48,1,45,F2A_17954,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_48_1_44,48,1,44,F2A_17955,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_48_1_43,48,1,43,F2A_17956,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,460,40,1000,4000,FPGA_49_1_23,49,1,23,A2F_17832,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,460,40,1000,4000,FPGA_49_1_22,49,1,22,A2F_17833,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,460,40,1000,4000,FPGA_49_1_21,49,1,21,A2F_17834,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_49_1_20,49,1,20,A2F_17835,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_49_1_19,49,1,19,A2F_17836,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_49_1_18,49,1,18,A2F_17837,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_49_1_17,49,1,17,A2F_17838,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_49_1_16,49,1,16,A2F_17839,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_49_1_15,49,1,15,A2F_17840,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_49_1_14,49,1,14,A2F_17841,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_49_1_13,49,1,13,A2F_17842,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,980,40,2000,1000,FPGA_49_1_12,49,1,12,A2F_17843,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,980,40,2000,1000,FPGA_49_1_11,49,1,11,A2F_17844,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,980,40,2000,1000,FPGA_49_1_10,49,1,10,A2F_17845,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,70,40,1000,1000,FPGA_49_1_71,49,1,71,F2A_17856,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_49_1_70,49,1,70,F2A_17857,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_49_1_69,49,1,69,F2A_17858,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_49_1_68,49,1,68,F2A_17859,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_49_1_67,49,1,67,F2A_17860,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_49_1_66,49,1,66,F2A_17861,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_49_1_65,49,1,65,F2A_17862,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_49_1_64,49,1,64,F2A_17863,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_49_1_63,49,1,63,F2A_17864,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_49_1_62,49,1,62,F2A_17865,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_49_1_61,49,1,61,F2A_17866,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_49_1_60,49,1,60,F2A_17867,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_49_1_59,49,1,59,F2A_17868,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_49_1_58,49,1,58,F2A_17869,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_49_1_57,49,1,57,F2A_17870,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_49_1_56,49,1,56,F2A_17871,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_49_1_55,49,1,55,F2A_17872,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_49_1_54,49,1,54,F2A_17873,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_49_1_53,49,1,53,F2A_17874,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_49_1_52,49,1,52,F2A_17875,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_49_1_51,49,1,51,F2A_17876,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_49_1_50,49,1,50,F2A_17877,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_49_1_49,49,1,49,F2A_17878,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_49_1_48,49,1,48,F2A_17879,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_49_1_47,49,1,47,F2A_17880,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_49_1_46,49,1,46,F2A_17881,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_49_1_45,49,1,45,F2A_17882,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_49_1_44,49,1,44,F2A_17883,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_49_1_43,49,1,43,F2A_17884,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,460,40,1000,4000,FPGA_51_1_23,51,1,23,A2F_17688,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,460,40,1000,4000,FPGA_51_1_22,51,1,22,A2F_17689,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,460,40,1000,4000,FPGA_51_1_21,51,1,21,A2F_17690,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_51_1_20,51,1,20,A2F_17691,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_51_1_19,51,1,19,A2F_17692,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_51_1_18,51,1,18,A2F_17693,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_51_1_17,51,1,17,A2F_17694,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_51_1_16,51,1,16,A2F_17695,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_51_1_15,51,1,15,A2F_17696,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_51_1_14,51,1,14,A2F_17697,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_51_1_13,51,1,13,A2F_17698,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,980,40,2000,1000,FPGA_51_1_12,51,1,12,A2F_17699,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,980,40,2000,1000,FPGA_51_1_11,51,1,11,A2F_17700,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,980,40,2000,1000,FPGA_51_1_10,51,1,10,A2F_17701,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,70,40,1000,1000,FPGA_51_1_71,51,1,71,F2A_17712,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_51_1_70,51,1,70,F2A_17713,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_51_1_69,51,1,69,F2A_17714,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_51_1_68,51,1,68,F2A_17715,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_51_1_67,51,1,67,F2A_17716,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_51_1_66,51,1,66,F2A_17717,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_51_1_65,51,1,65,F2A_17718,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_51_1_64,51,1,64,F2A_17719,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_51_1_63,51,1,63,F2A_17720,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_51_1_62,51,1,62,F2A_17721,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_51_1_61,51,1,61,F2A_17722,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_51_1_60,51,1,60,F2A_17723,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_51_1_59,51,1,59,F2A_17724,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_51_1_58,51,1,58,F2A_17725,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_51_1_57,51,1,57,F2A_17726,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_51_1_56,51,1,56,F2A_17727,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_51_1_55,51,1,55,F2A_17728,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_51_1_54,51,1,54,F2A_17729,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_51_1_53,51,1,53,F2A_17730,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_51_1_52,51,1,52,F2A_17731,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_51_1_51,51,1,51,F2A_17732,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_51_1_50,51,1,50,F2A_17733,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_51_1_49,51,1,49,F2A_17734,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_51_1_48,51,1,48,F2A_17735,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_51_1_47,51,1,47,F2A_17736,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_51_1_46,51,1,46,F2A_17737,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_51_1_45,51,1,45,F2A_17738,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_51_1_44,51,1,44,F2A_17739,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_51_1_43,51,1,43,F2A_17740,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,460,40,1000,4000,FPGA_52_1_23,52,1,23,A2F_17616,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,460,40,1000,4000,FPGA_52_1_22,52,1,22,A2F_17617,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,460,40,1000,4000,FPGA_52_1_21,52,1,21,A2F_17618,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_52_1_20,52,1,20,A2F_17619,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_52_1_19,52,1,19,A2F_17620,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_52_1_18,52,1,18,A2F_17621,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_52_1_17,52,1,17,A2F_17622,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_52_1_16,52,1,16,A2F_17623,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_52_1_15,52,1,15,A2F_17624,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_52_1_14,52,1,14,A2F_17625,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_52_1_13,52,1,13,A2F_17626,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,980,40,2000,1000,FPGA_52_1_12,52,1,12,A2F_17627,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,980,40,2000,1000,FPGA_52_1_11,52,1,11,A2F_17628,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,980,40,2000,1000,FPGA_52_1_10,52,1,10,A2F_17629,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,70,40,1000,1000,FPGA_52_1_71,52,1,71,F2A_17640,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_52_1_70,52,1,70,F2A_17641,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_52_1_69,52,1,69,F2A_17642,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_52_1_68,52,1,68,F2A_17643,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_52_1_67,52,1,67,F2A_17644,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_52_1_66,52,1,66,F2A_17645,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_52_1_65,52,1,65,F2A_17646,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_52_1_64,52,1,64,F2A_17647,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_52_1_63,52,1,63,F2A_17648,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_52_1_62,52,1,62,F2A_17649,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_52_1_61,52,1,61,F2A_17650,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_52_1_60,52,1,60,F2A_17651,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_52_1_59,52,1,59,F2A_17652,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_52_1_58,52,1,58,F2A_17653,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_52_1_57,52,1,57,F2A_17654,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_52_1_56,52,1,56,F2A_17655,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_52_1_55,52,1,55,F2A_17656,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_52_1_54,52,1,54,F2A_17657,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_52_1_53,52,1,53,F2A_17658,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_52_1_52,52,1,52,F2A_17659,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_52_1_51,52,1,51,F2A_17660,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_52_1_50,52,1,50,F2A_17661,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_52_1_49,52,1,49,F2A_17662,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_52_1_48,52,1,48,F2A_17663,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_52_1_47,52,1,47,F2A_17664,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_52_1_46,52,1,46,F2A_17665,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_52_1_45,52,1,45,F2A_17666,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_52_1_44,52,1,44,F2A_17667,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_52_1_43,52,1,43,F2A_17668,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_53_1_23,53,1,23,A2F_17544,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_53_1_22,53,1,22,A2F_17545,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_53_1_21,53,1,21,A2F_17546,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_53_1_20,53,1,20,A2F_17547,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_53_1_19,53,1,19,A2F_17548,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_53_1_18,53,1,18,A2F_17549,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_53_1_17,53,1,17,A2F_17550,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_53_1_16,53,1,16,A2F_17551,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_53_1_15,53,1,15,A2F_17552,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_53_1_14,53,1,14,A2F_17553,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_53_1_13,53,1,13,A2F_17554,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_53_1_71,53,1,71,F2A_17568,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_53_1_70,53,1,70,F2A_17569,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_53_1_69,53,1,69,F2A_17570,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_53_1_68,53,1,68,F2A_17571,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_53_1_67,53,1,67,F2A_17572,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_53_1_66,53,1,66,F2A_17573,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_53_1_65,53,1,65,F2A_17574,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_53_1_64,53,1,64,F2A_17575,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_53_1_63,53,1,63,F2A_17576,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_56_1_23,56,1,23,A2F_17328,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_56_1_22,56,1,22,A2F_17329,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_56_1_21,56,1,21,A2F_17330,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_56_1_20,56,1,20,A2F_17331,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_56_1_19,56,1,19,A2F_17332,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_56_1_18,56,1,18,A2F_17333,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_56_1_17,56,1,17,A2F_17334,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_56_1_16,56,1,16,A2F_17335,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_56_1_15,56,1,15,A2F_17336,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_56_1_14,56,1,14,A2F_17337,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_56_1_13,56,1,13,A2F_17338,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,980,40,2000,1000,FPGA_56_1_12,56,1,12,A2F_17339,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,980,40,2000,1000,FPGA_56_1_11,56,1,11,A2F_17340,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,980,40,2000,1000,FPGA_56_1_10,56,1,10,A2F_17341,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_56_1_71,56,1,71,F2A_17352,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_56_1_70,56,1,70,F2A_17353,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_56_1_69,56,1,69,F2A_17354,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_56_1_68,56,1,68,F2A_17355,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_56_1_67,56,1,67,F2A_17356,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_56_1_66,56,1,66,F2A_17357,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_56_1_65,56,1,65,F2A_17358,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_56_1_64,56,1,64,F2A_17359,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_56_1_63,56,1,63,F2A_17360,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_56_1_62,56,1,62,F2A_17361,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_56_1_61,56,1,61,F2A_17362,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_56_1_60,56,1,60,F2A_17363,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_56_1_59,56,1,59,F2A_17364,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_56_1_58,56,1,58,F2A_17365,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_56_1_57,56,1,57,F2A_17366,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_56_1_56,56,1,56,F2A_17367,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_56_1_55,56,1,55,F2A_17368,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_56_1_54,56,1,54,F2A_17369,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_56_1_53,56,1,53,F2A_17370,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_56_1_52,56,1,52,F2A_17371,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_56_1_51,56,1,51,F2A_17372,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_56_1_50,56,1,50,F2A_17373,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_56_1_49,56,1,49,F2A_17374,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_56_1_48,56,1,48,F2A_17375,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_56_1_47,56,1,47,F2A_17376,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_56_1_46,56,1,46,F2A_17377,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_56_1_45,56,1,45,F2A_17378,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_56_1_44,56,1,44,F2A_17379,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_56_1_43,56,1,43,F2A_17380,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,460,40,1000,4000,FPGA_57_1_23,57,1,23,A2F_17256,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,460,40,1000,4000,FPGA_57_1_22,57,1,22,A2F_17257,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,460,40,1000,4000,FPGA_57_1_21,57,1,21,A2F_17258,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_57_1_20,57,1,20,A2F_17259,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_57_1_19,57,1,19,A2F_17260,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_57_1_18,57,1,18,A2F_17261,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_57_1_17,57,1,17,A2F_17262,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_57_1_16,57,1,16,A2F_17263,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_57_1_15,57,1,15,A2F_17264,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_57_1_14,57,1,14,A2F_17265,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_57_1_13,57,1,13,A2F_17266,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,980,40,2000,1000,FPGA_57_1_12,57,1,12,A2F_17267,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,980,40,2000,1000,FPGA_57_1_11,57,1,11,A2F_17268,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,980,40,2000,1000,FPGA_57_1_10,57,1,10,A2F_17269,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,70,40,1000,1000,FPGA_57_1_71,57,1,71,F2A_17280,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_57_1_70,57,1,70,F2A_17281,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_57_1_69,57,1,69,F2A_17282,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_57_1_68,57,1,68,F2A_17283,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_57_1_67,57,1,67,F2A_17284,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_57_1_66,57,1,66,F2A_17285,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_57_1_65,57,1,65,F2A_17286,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_57_1_64,57,1,64,F2A_17287,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_57_1_63,57,1,63,F2A_17288,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_57_1_62,57,1,62,F2A_17289,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_57_1_61,57,1,61,F2A_17290,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_57_1_60,57,1,60,F2A_17291,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_57_1_59,57,1,59,F2A_17292,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_57_1_58,57,1,58,F2A_17293,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_57_1_57,57,1,57,F2A_17294,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_57_1_56,57,1,56,F2A_17295,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_57_1_55,57,1,55,F2A_17296,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_57_1_54,57,1,54,F2A_17297,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_57_1_53,57,1,53,F2A_17298,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_57_1_52,57,1,52,F2A_17299,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_57_1_51,57,1,51,F2A_17300,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_57_1_50,57,1,50,F2A_17301,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_57_1_49,57,1,49,F2A_17302,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_57_1_48,57,1,48,F2A_17303,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_57_1_47,57,1,47,F2A_17304,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_57_1_46,57,1,46,F2A_17305,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_57_1_45,57,1,45,F2A_17306,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_57_1_44,57,1,44,F2A_17307,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_57_1_43,57,1,43,F2A_17308,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,460,40,1000,4000,FPGA_58_1_23,58,1,23,A2F_17184,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,460,40,1000,4000,FPGA_58_1_22,58,1,22,A2F_17185,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,460,40,1000,4000,FPGA_58_1_21,58,1,21,A2F_17186,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_58_1_20,58,1,20,A2F_17187,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_58_1_19,58,1,19,A2F_17188,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_58_1_18,58,1,18,A2F_17189,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_58_1_17,58,1,17,A2F_17190,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_58_1_16,58,1,16,A2F_17191,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_58_1_15,58,1,15,A2F_17192,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_58_1_14,58,1,14,A2F_17193,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_58_1_13,58,1,13,A2F_17194,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,980,40,2000,1000,FPGA_58_1_12,58,1,12,A2F_17195,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,980,40,2000,1000,FPGA_58_1_11,58,1,11,A2F_17196,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,980,40,2000,1000,FPGA_58_1_10,58,1,10,A2F_17197,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,70,40,1000,1000,FPGA_58_1_71,58,1,71,F2A_17208,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_58_1_70,58,1,70,F2A_17209,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_58_1_69,58,1,69,F2A_17210,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_58_1_68,58,1,68,F2A_17211,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_58_1_67,58,1,67,F2A_17212,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_58_1_66,58,1,66,F2A_17213,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_58_1_65,58,1,65,F2A_17214,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_58_1_64,58,1,64,F2A_17215,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_58_1_63,58,1,63,F2A_17216,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_58_1_62,58,1,62,F2A_17217,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_58_1_61,58,1,61,F2A_17218,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_58_1_60,58,1,60,F2A_17219,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_58_1_59,58,1,59,F2A_17220,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_58_1_58,58,1,58,F2A_17221,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_58_1_57,58,1,57,F2A_17222,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_58_1_56,58,1,56,F2A_17223,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_58_1_55,58,1,55,F2A_17224,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_58_1_54,58,1,54,F2A_17225,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_58_1_53,58,1,53,F2A_17226,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_58_1_52,58,1,52,F2A_17227,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_58_1_51,58,1,51,F2A_17228,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_58_1_50,58,1,50,F2A_17229,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_58_1_49,58,1,49,F2A_17230,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_58_1_48,58,1,48,F2A_17231,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_58_1_47,58,1,47,F2A_17232,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_58_1_46,58,1,46,F2A_17233,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_58_1_45,58,1,45,F2A_17234,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_58_1_44,58,1,44,F2A_17235,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_58_1_43,58,1,43,F2A_17236,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,460,40,1000,4000,FPGA_60_1_23,60,1,23,A2F_17040,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,460,40,1000,4000,FPGA_60_1_22,60,1,22,A2F_17041,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,460,40,1000,4000,FPGA_60_1_21,60,1,21,A2F_17042,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_60_1_20,60,1,20,A2F_17043,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_60_1_19,60,1,19,A2F_17044,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_60_1_18,60,1,18,A2F_17045,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_60_1_17,60,1,17,A2F_17046,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_60_1_16,60,1,16,A2F_17047,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_60_1_15,60,1,15,A2F_17048,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_60_1_14,60,1,14,A2F_17049,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_60_1_13,60,1,13,A2F_17050,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,980,40,2000,1000,FPGA_60_1_12,60,1,12,A2F_17051,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,980,40,2000,1000,FPGA_60_1_11,60,1,11,A2F_17052,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,980,40,2000,1000,FPGA_60_1_10,60,1,10,A2F_17053,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,70,40,1000,1000,FPGA_60_1_71,60,1,71,F2A_17064,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_60_1_70,60,1,70,F2A_17065,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_60_1_69,60,1,69,F2A_17066,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_60_1_68,60,1,68,F2A_17067,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_60_1_67,60,1,67,F2A_17068,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_60_1_66,60,1,66,F2A_17069,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_60_1_65,60,1,65,F2A_17070,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_60_1_64,60,1,64,F2A_17071,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_60_1_63,60,1,63,F2A_17072,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_60_1_62,60,1,62,F2A_17073,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_60_1_61,60,1,61,F2A_17074,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_60_1_60,60,1,60,F2A_17075,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_60_1_59,60,1,59,F2A_17076,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_60_1_58,60,1,58,F2A_17077,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_60_1_57,60,1,57,F2A_17078,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_60_1_56,60,1,56,F2A_17079,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_60_1_55,60,1,55,F2A_17080,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_60_1_54,60,1,54,F2A_17081,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_60_1_53,60,1,53,F2A_17082,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_60_1_52,60,1,52,F2A_17083,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_60_1_51,60,1,51,F2A_17084,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_60_1_50,60,1,50,F2A_17085,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_60_1_49,60,1,49,F2A_17086,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_60_1_48,60,1,48,F2A_17087,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_60_1_47,60,1,47,F2A_17088,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_60_1_46,60,1,46,F2A_17089,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_60_1_45,60,1,45,F2A_17090,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_60_1_44,60,1,44,F2A_17091,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_60_1_43,60,1,43,F2A_17092,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,460,40,1000,4000,FPGA_61_1_23,61,1,23,A2F_16968,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,460,40,1000,4000,FPGA_61_1_22,61,1,22,A2F_16969,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,460,40,1000,4000,FPGA_61_1_21,61,1,21,A2F_16970,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_61_1_20,61,1,20,A2F_16971,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_61_1_19,61,1,19,A2F_16972,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_61_1_18,61,1,18,A2F_16973,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_61_1_17,61,1,17,A2F_16974,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_61_1_16,61,1,16,A2F_16975,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_61_1_15,61,1,15,A2F_16976,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_61_1_14,61,1,14,A2F_16977,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_61_1_13,61,1,13,A2F_16978,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,980,40,2000,1000,FPGA_61_1_12,61,1,12,A2F_16979,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,980,40,2000,1000,FPGA_61_1_11,61,1,11,A2F_16980,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,980,40,2000,1000,FPGA_61_1_10,61,1,10,A2F_16981,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,70,40,1000,1000,FPGA_61_1_71,61,1,71,F2A_16992,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_61_1_70,61,1,70,F2A_16993,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_61_1_69,61,1,69,F2A_16994,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_61_1_68,61,1,68,F2A_16995,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_61_1_67,61,1,67,F2A_16996,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_61_1_66,61,1,66,F2A_16997,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_61_1_65,61,1,65,F2A_16998,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_61_1_64,61,1,64,F2A_16999,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_61_1_63,61,1,63,F2A_17000,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_61_1_62,61,1,62,F2A_17001,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_61_1_61,61,1,61,F2A_17002,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_61_1_60,61,1,60,F2A_17003,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_61_1_59,61,1,59,F2A_17004,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_61_1_58,61,1,58,F2A_17005,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_61_1_57,61,1,57,F2A_17006,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_61_1_56,61,1,56,F2A_17007,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_61_1_55,61,1,55,F2A_17008,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_61_1_54,61,1,54,F2A_17009,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_61_1_53,61,1,53,F2A_17010,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_61_1_52,61,1,52,F2A_17011,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_61_1_51,61,1,51,F2A_17012,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_61_1_50,61,1,50,F2A_17013,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_61_1_49,61,1,49,F2A_17014,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_61_1_48,61,1,48,F2A_17015,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_61_1_47,61,1,47,F2A_17016,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_61_1_46,61,1,46,F2A_17017,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_61_1_45,61,1,45,F2A_17018,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_61_1_44,61,1,44,F2A_17019,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_61_1_43,61,1,43,F2A_17020,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,460,40,1000,4000,FPGA_62_1_23,62,1,23,A2F_16896,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,460,40,1000,4000,FPGA_62_1_22,62,1,22,A2F_16897,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,460,40,1000,4000,FPGA_62_1_21,62,1,21,A2F_16898,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_62_1_20,62,1,20,A2F_16899,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_62_1_19,62,1,19,A2F_16900,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_62_1_18,62,1,18,A2F_16901,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_62_1_17,62,1,17,A2F_16902,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_62_1_16,62,1,16,A2F_16903,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_62_1_15,62,1,15,A2F_16904,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_62_1_14,62,1,14,A2F_16905,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_62_1_13,62,1,13,A2F_16906,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,980,40,2000,1000,FPGA_62_1_12,62,1,12,A2F_16907,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,980,40,2000,1000,FPGA_62_1_11,62,1,11,A2F_16908,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,980,40,2000,1000,FPGA_62_1_10,62,1,10,A2F_16909,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,70,40,1000,1000,FPGA_62_1_71,62,1,71,F2A_16920,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_62_1_70,62,1,70,F2A_16921,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_62_1_69,62,1,69,F2A_16922,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_62_1_68,62,1,68,F2A_16923,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_62_1_67,62,1,67,F2A_16924,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_62_1_66,62,1,66,F2A_16925,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_62_1_65,62,1,65,F2A_16926,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_62_1_64,62,1,64,F2A_16927,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_62_1_63,62,1,63,F2A_16928,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_62_1_62,62,1,62,F2A_16929,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_62_1_61,62,1,61,F2A_16930,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_62_1_60,62,1,60,F2A_16931,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_62_1_59,62,1,59,F2A_16932,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_62_1_58,62,1,58,F2A_16933,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_62_1_57,62,1,57,F2A_16934,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_62_1_56,62,1,56,F2A_16935,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_62_1_55,62,1,55,F2A_16936,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_62_1_54,62,1,54,F2A_16937,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_62_1_53,62,1,53,F2A_16938,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_62_1_52,62,1,52,F2A_16939,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_62_1_51,62,1,51,F2A_16940,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_62_1_50,62,1,50,F2A_16941,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_62_1_49,62,1,49,F2A_16942,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_62_1_48,62,1,48,F2A_16943,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_62_1_47,62,1,47,F2A_16944,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_62_1_46,62,1,46,F2A_16945,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_62_1_45,62,1,45,F2A_16946,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_62_1_44,62,1,44,F2A_16947,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_62_1_43,62,1,43,F2A_16948,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,460,40,1000,4000,FPGA_64_1_23,64,1,23,A2F_16752,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,460,40,1000,4000,FPGA_64_1_22,64,1,22,A2F_16753,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,460,40,1000,4000,FPGA_64_1_21,64,1,21,A2F_16754,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_64_1_20,64,1,20,A2F_16755,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_64_1_19,64,1,19,A2F_16756,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_64_1_18,64,1,18,A2F_16757,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_64_1_17,64,1,17,A2F_16758,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_64_1_16,64,1,16,A2F_16759,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_64_1_15,64,1,15,A2F_16760,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_64_1_14,64,1,14,A2F_16761,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_64_1_13,64,1,13,A2F_16762,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,980,40,2000,1000,FPGA_64_1_12,64,1,12,A2F_16763,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,980,40,2000,1000,FPGA_64_1_11,64,1,11,A2F_16764,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,980,40,2000,1000,FPGA_64_1_10,64,1,10,A2F_16765,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,70,40,1000,1000,FPGA_64_1_71,64,1,71,F2A_16776,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_64_1_70,64,1,70,F2A_16777,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_64_1_69,64,1,69,F2A_16778,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_64_1_68,64,1,68,F2A_16779,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_64_1_67,64,1,67,F2A_16780,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_64_1_66,64,1,66,F2A_16781,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_64_1_65,64,1,65,F2A_16782,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_64_1_64,64,1,64,F2A_16783,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_64_1_63,64,1,63,F2A_16784,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_64_1_62,64,1,62,F2A_16785,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_64_1_61,64,1,61,F2A_16786,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_64_1_60,64,1,60,F2A_16787,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_64_1_59,64,1,59,F2A_16788,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_64_1_58,64,1,58,F2A_16789,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_64_1_57,64,1,57,F2A_16790,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_64_1_56,64,1,56,F2A_16791,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_64_1_55,64,1,55,F2A_16792,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_64_1_54,64,1,54,F2A_16793,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_64_1_53,64,1,53,F2A_16794,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_64_1_52,64,1,52,F2A_16795,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_64_1_51,64,1,51,F2A_16796,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_64_1_50,64,1,50,F2A_16797,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_64_1_49,64,1,49,F2A_16798,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_64_1_48,64,1,48,F2A_16799,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_64_1_47,64,1,47,F2A_16800,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_64_1_46,64,1,46,F2A_16801,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_64_1_45,64,1,45,F2A_16802,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_64_1_44,64,1,44,F2A_16803,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_64_1_43,64,1,43,F2A_16804,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,460,40,1000,4000,FPGA_65_1_23,65,1,23,A2F_16680,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,460,40,1000,4000,FPGA_65_1_22,65,1,22,A2F_16681,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,460,40,1000,4000,FPGA_65_1_21,65,1,21,A2F_16682,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_65_1_20,65,1,20,A2F_16683,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_65_1_19,65,1,19,A2F_16684,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_65_1_18,65,1,18,A2F_16685,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_65_1_17,65,1,17,A2F_16686,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_65_1_16,65,1,16,A2F_16687,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_65_1_15,65,1,15,A2F_16688,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_65_1_14,65,1,14,A2F_16689,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_65_1_13,65,1,13,A2F_16690,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,980,40,2000,1000,FPGA_65_1_12,65,1,12,A2F_16691,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,980,40,2000,1000,FPGA_65_1_11,65,1,11,A2F_16692,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,980,40,2000,1000,FPGA_65_1_10,65,1,10,A2F_16693,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,70,40,1000,1000,FPGA_65_1_71,65,1,71,F2A_16704,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_65_1_70,65,1,70,F2A_16705,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_65_1_69,65,1,69,F2A_16706,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_65_1_68,65,1,68,F2A_16707,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_65_1_67,65,1,67,F2A_16708,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_65_1_66,65,1,66,F2A_16709,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_65_1_65,65,1,65,F2A_16710,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_65_1_64,65,1,64,F2A_16711,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_65_1_63,65,1,63,F2A_16712,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_65_1_62,65,1,62,F2A_16713,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_65_1_61,65,1,61,F2A_16714,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_65_1_60,65,1,60,F2A_16715,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_65_1_59,65,1,59,F2A_16716,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_65_1_58,65,1,58,F2A_16717,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_65_1_57,65,1,57,F2A_16718,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_65_1_56,65,1,56,F2A_16719,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_65_1_55,65,1,55,F2A_16720,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_65_1_54,65,1,54,F2A_16721,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_65_1_53,65,1,53,F2A_16722,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_65_1_52,65,1,52,F2A_16723,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_65_1_51,65,1,51,F2A_16724,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_65_1_50,65,1,50,F2A_16725,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_65_1_49,65,1,49,F2A_16726,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_65_1_48,65,1,48,F2A_16727,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_65_1_47,65,1,47,F2A_16728,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_65_1_46,65,1,46,F2A_16729,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_65_1_45,65,1,45,F2A_16730,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_65_1_44,65,1,44,F2A_16731,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_65_1_43,65,1,43,F2A_16732,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,460,40,1000,4000,FPGA_66_1_23,66,1,23,A2F_16608,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,460,40,1000,4000,FPGA_66_1_22,66,1,22,A2F_16609,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,460,40,1000,4000,FPGA_66_1_21,66,1,21,A2F_16610,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_66_1_20,66,1,20,A2F_16611,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_66_1_19,66,1,19,A2F_16612,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_66_1_18,66,1,18,A2F_16613,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_66_1_17,66,1,17,A2F_16614,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_66_1_16,66,1,16,A2F_16615,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_66_1_15,66,1,15,A2F_16616,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_66_1_14,66,1,14,A2F_16617,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_66_1_13,66,1,13,A2F_16618,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,980,40,2000,1000,FPGA_66_1_12,66,1,12,A2F_16619,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,980,40,2000,1000,FPGA_66_1_11,66,1,11,A2F_16620,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,980,40,2000,1000,FPGA_66_1_10,66,1,10,A2F_16621,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,70,40,1000,1000,FPGA_66_1_71,66,1,71,F2A_16632,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_66_1_70,66,1,70,F2A_16633,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_66_1_69,66,1,69,F2A_16634,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_66_1_68,66,1,68,F2A_16635,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_66_1_67,66,1,67,F2A_16636,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_66_1_66,66,1,66,F2A_16637,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_66_1_65,66,1,65,F2A_16638,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_66_1_64,66,1,64,F2A_16639,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_66_1_63,66,1,63,F2A_16640,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_66_1_62,66,1,62,F2A_16641,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_66_1_61,66,1,61,F2A_16642,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_66_1_60,66,1,60,F2A_16643,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_66_1_59,66,1,59,F2A_16644,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_66_1_58,66,1,58,F2A_16645,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_66_1_57,66,1,57,F2A_16646,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_66_1_56,66,1,56,F2A_16647,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_66_1_55,66,1,55,F2A_16648,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_66_1_54,66,1,54,F2A_16649,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_66_1_53,66,1,53,F2A_16650,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_66_1_52,66,1,52,F2A_16651,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_66_1_51,66,1,51,F2A_16652,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_66_1_50,66,1,50,F2A_16653,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_66_1_49,66,1,49,F2A_16654,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_66_1_48,66,1,48,F2A_16655,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_66_1_47,66,1,47,F2A_16656,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_66_1_46,66,1,46,F2A_16657,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_66_1_45,66,1,45,F2A_16658,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_66_1_44,66,1,44,F2A_16659,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_66_1_43,66,1,43,F2A_16660,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,460,40,1000,4000,FPGA_68_1_23,68,1,23,A2F_16464,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,460,40,1000,4000,FPGA_68_1_22,68,1,22,A2F_16465,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,460,40,1000,4000,FPGA_68_1_21,68,1,21,A2F_16466,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_68_1_20,68,1,20,A2F_16467,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_68_1_19,68,1,19,A2F_16468,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_68_1_18,68,1,18,A2F_16469,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_68_1_17,68,1,17,A2F_16470,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_68_1_16,68,1,16,A2F_16471,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_68_1_15,68,1,15,A2F_16472,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_68_1_14,68,1,14,A2F_16473,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_68_1_13,68,1,13,A2F_16474,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,980,40,2000,1000,FPGA_68_1_12,68,1,12,A2F_16475,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,980,40,2000,1000,FPGA_68_1_11,68,1,11,A2F_16476,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,980,40,2000,1000,FPGA_68_1_10,68,1,10,A2F_16477,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,70,40,1000,1000,FPGA_68_1_71,68,1,71,F2A_16488,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_68_1_70,68,1,70,F2A_16489,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_68_1_69,68,1,69,F2A_16490,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_68_1_68,68,1,68,F2A_16491,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_68_1_67,68,1,67,F2A_16492,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_68_1_66,68,1,66,F2A_16493,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_68_1_65,68,1,65,F2A_16494,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_68_1_64,68,1,64,F2A_16495,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_68_1_63,68,1,63,F2A_16496,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_68_1_62,68,1,62,F2A_16497,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_68_1_61,68,1,61,F2A_16498,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_68_1_60,68,1,60,F2A_16499,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_68_1_59,68,1,59,F2A_16500,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_68_1_58,68,1,58,F2A_16501,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_68_1_57,68,1,57,F2A_16502,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_68_1_56,68,1,56,F2A_16503,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_68_1_55,68,1,55,F2A_16504,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_68_1_54,68,1,54,F2A_16505,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_68_1_53,68,1,53,F2A_16506,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_68_1_52,68,1,52,F2A_16507,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_68_1_51,68,1,51,F2A_16508,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_68_1_50,68,1,50,F2A_16509,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_68_1_49,68,1,49,F2A_16510,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_68_1_48,68,1,48,F2A_16511,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_68_1_47,68,1,47,F2A_16512,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_68_1_46,68,1,46,F2A_16513,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_68_1_45,68,1,45,F2A_16514,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_68_1_44,68,1,44,F2A_16515,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_68_1_43,68,1,43,F2A_16516,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_70_1_23,70,1,23,A2F_16320,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_70_1_22,70,1,22,A2F_16321,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_70_1_21,70,1,21,A2F_16322,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_70_1_20,70,1,20,A2F_16323,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_70_1_19,70,1,19,A2F_16324,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_70_1_18,70,1,18,A2F_16325,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_70_1_17,70,1,17,A2F_16326,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_70_1_16,70,1,16,A2F_16327,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_70_1_15,70,1,15,A2F_16328,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_70_1_14,70,1,14,A2F_16329,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_70_1_13,70,1,13,A2F_16330,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_70_1_71,70,1,71,F2A_16344,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_70_1_70,70,1,70,F2A_16345,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_70_1_69,70,1,69,F2A_16346,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_70_1_68,70,1,68,F2A_16347,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_70_1_67,70,1,67,F2A_16348,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_70_1_66,70,1,66,F2A_16349,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_70_1_65,70,1,65,F2A_16350,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_70_1_64,70,1,64,F2A_16351,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_70_1_63,70,1,63,F2A_16352,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_71_1_23,71,1,23,A2F_16248,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_71_1_22,71,1,22,A2F_16249,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_71_1_21,71,1,21,A2F_16250,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_71_1_20,71,1,20,A2F_16251,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_71_1_19,71,1,19,A2F_16252,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_71_1_18,71,1,18,A2F_16253,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_71_1_17,71,1,17,A2F_16254,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_71_1_16,71,1,16,A2F_16255,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_71_1_15,71,1,15,A2F_16256,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_71_1_14,71,1,14,A2F_16257,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_71_1_13,71,1,13,A2F_16258,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,980,40,2000,1000,FPGA_71_1_12,71,1,12,A2F_16259,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,980,40,2000,1000,FPGA_71_1_11,71,1,11,A2F_16260,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,980,40,2000,1000,FPGA_71_1_10,71,1,10,A2F_16261,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_71_1_71,71,1,71,F2A_16272,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_71_1_70,71,1,70,F2A_16273,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_71_1_69,71,1,69,F2A_16274,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_71_1_68,71,1,68,F2A_16275,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_71_1_67,71,1,67,F2A_16276,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_71_1_66,71,1,66,F2A_16277,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_71_1_65,71,1,65,F2A_16278,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_71_1_64,71,1,64,F2A_16279,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_71_1_63,71,1,63,F2A_16280,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_71_1_62,71,1,62,F2A_16281,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_71_1_61,71,1,61,F2A_16282,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_71_1_60,71,1,60,F2A_16283,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_71_1_59,71,1,59,F2A_16284,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_71_1_58,71,1,58,F2A_16285,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_71_1_57,71,1,57,F2A_16286,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_71_1_56,71,1,56,F2A_16287,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_71_1_55,71,1,55,F2A_16288,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,720,40,1000,6000,FPGA_71_1_54,71,1,54,F2A_16289,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,720,40,1000,6000,FPGA_71_1_53,71,1,53,F2A_16290,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,720,40,1000,6000,FPGA_71_1_52,71,1,52,F2A_16291,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,720,40,1000,6000,FPGA_71_1_51,71,1,51,F2A_16292,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,720,40,1000,6000,FPGA_71_1_50,71,1,50,F2A_16293,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_71_1_49,71,1,49,F2A_16294,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_71_1_48,71,1,48,F2A_16295,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_71_1_47,71,1,47,F2A_16296,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_71_1_46,71,1,46,F2A_16297,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_71_1_45,71,1,45,F2A_16298,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_71_1_44,71,1,44,F2A_16299,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_71_1_43,71,1,43,F2A_16300,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,460,40,1000,4000,FPGA_73_1_23,73,1,23,A2F_16104,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,460,40,1000,4000,FPGA_73_1_22,73,1,22,A2F_16105,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,460,40,1000,4000,FPGA_73_1_21,73,1,21,A2F_16106,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_73_1_20,73,1,20,A2F_16107,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_73_1_19,73,1,19,A2F_16108,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_73_1_18,73,1,18,A2F_16109,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_73_1_17,73,1,17,A2F_16110,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_73_1_16,73,1,16,A2F_16111,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_73_1_15,73,1,15,A2F_16112,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_73_1_14,73,1,14,A2F_16113,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_73_1_13,73,1,13,A2F_16114,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,980,40,2000,1000,FPGA_73_1_12,73,1,12,A2F_16115,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,980,40,2000,1000,FPGA_73_1_11,73,1,11,A2F_16116,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,980,40,2000,1000,FPGA_73_1_10,73,1,10,A2F_16117,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,70,40,1000,1000,FPGA_73_1_71,73,1,71,F2A_16128,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_73_1_70,73,1,70,F2A_16129,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_73_1_69,73,1,69,F2A_16130,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_73_1_68,73,1,68,F2A_16131,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_73_1_67,73,1,67,F2A_16132,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_73_1_66,73,1,66,F2A_16133,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_73_1_65,73,1,65,F2A_16134,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_73_1_64,73,1,64,F2A_16135,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_73_1_63,73,1,63,F2A_16136,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_73_1_62,73,1,62,F2A_16137,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,330,40,1000,3000,FPGA_73_1_61,73,1,61,F2A_16138,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,330,40,1000,3000,FPGA_73_1_60,73,1,60,F2A_16139,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,330,40,1000,3000,FPGA_73_1_59,73,1,59,F2A_16140,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,330,40,1000,3000,FPGA_73_1_58,73,1,58,F2A_16141,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_73_1_57,73,1,57,F2A_16142,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_73_1_56,73,1,56,F2A_16143,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_73_1_55,73,1,55,F2A_16144,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,720,40,1000,6000,FPGA_73_1_54,73,1,54,F2A_16145,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,720,40,1000,6000,FPGA_73_1_53,73,1,53,F2A_16146,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,720,40,1000,6000,FPGA_73_1_52,73,1,52,F2A_16147,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,720,40,1000,6000,FPGA_73_1_51,73,1,51,F2A_16148,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,720,40,1000,6000,FPGA_73_1_50,73,1,50,F2A_16149,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_73_1_49,73,1,49,F2A_16150,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_73_1_48,73,1,48,F2A_16151,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_73_1_47,73,1,47,F2A_16152,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_73_1_46,73,1,46,F2A_16153,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_73_1_45,73,1,45,F2A_16154,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_73_1_44,73,1,44,F2A_16155,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_73_1_43,73,1,43,F2A_16156,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,460,40,1000,4000,FPGA_75_1_23,75,1,23,A2F_15960,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,460,40,1000,4000,FPGA_75_1_22,75,1,22,A2F_15961,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,460,40,1000,4000,FPGA_75_1_21,75,1,21,A2F_15962,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_75_1_20,75,1,20,A2F_15963,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_75_1_19,75,1,19,A2F_15964,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_75_1_18,75,1,18,A2F_15965,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_75_1_17,75,1,17,A2F_15966,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_75_1_16,75,1,16,A2F_15967,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_75_1_15,75,1,15,A2F_15968,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_75_1_14,75,1,14,A2F_15969,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_75_1_13,75,1,13,A2F_15970,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,980,40,2000,1000,FPGA_75_1_12,75,1,12,A2F_15971,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,980,40,2000,1000,FPGA_75_1_11,75,1,11,A2F_15972,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,980,40,2000,1000,FPGA_75_1_10,75,1,10,A2F_15973,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,70,40,1000,1000,FPGA_75_1_71,75,1,71,F2A_15984,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_75_1_70,75,1,70,F2A_15985,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_75_1_69,75,1,69,F2A_15986,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_75_1_68,75,1,68,F2A_15987,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_75_1_67,75,1,67,F2A_15988,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_75_1_66,75,1,66,F2A_15989,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_75_1_65,75,1,65,F2A_15990,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_75_1_64,75,1,64,F2A_15991,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_75_1_63,75,1,63,F2A_15992,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_75_1_62,75,1,62,F2A_15993,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,330,40,1000,3000,FPGA_75_1_61,75,1,61,F2A_15994,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,330,40,1000,3000,FPGA_75_1_60,75,1,60,F2A_15995,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,330,40,1000,3000,FPGA_75_1_59,75,1,59,F2A_15996,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,330,40,1000,3000,FPGA_75_1_58,75,1,58,F2A_15997,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_75_1_57,75,1,57,F2A_15998,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_75_1_56,75,1,56,F2A_15999,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_75_1_55,75,1,55,F2A_16000,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,720,40,1000,6000,FPGA_75_1_54,75,1,54,F2A_16001,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,720,40,1000,6000,FPGA_75_1_53,75,1,53,F2A_16002,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,720,40,1000,6000,FPGA_75_1_52,75,1,52,F2A_16003,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,720,40,1000,6000,FPGA_75_1_51,75,1,51,F2A_16004,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,720,40,1000,6000,FPGA_75_1_50,75,1,50,F2A_16005,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_75_1_49,75,1,49,F2A_16006,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_75_1_48,75,1,48,F2A_16007,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_75_1_47,75,1,47,F2A_16008,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_75_1_46,75,1,46,F2A_16009,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_75_1_45,75,1,45,F2A_16010,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_75_1_44,75,1,44,F2A_16011,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_75_1_43,75,1,43,F2A_16012,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,460,40,1000,4000,FPGA_76_1_23,76,1,23,A2F_15888,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,460,40,1000,4000,FPGA_76_1_22,76,1,22,A2F_15889,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,460,40,1000,4000,FPGA_76_1_21,76,1,21,A2F_15890,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_76_1_20,76,1,20,A2F_15891,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_76_1_19,76,1,19,A2F_15892,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_76_1_18,76,1,18,A2F_15893,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_76_1_17,76,1,17,A2F_15894,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_76_1_16,76,1,16,A2F_15895,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_76_1_15,76,1,15,A2F_15896,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_76_1_14,76,1,14,A2F_15897,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_76_1_13,76,1,13,A2F_15898,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,980,40,2000,1000,FPGA_76_1_12,76,1,12,A2F_15899,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,980,40,2000,1000,FPGA_76_1_11,76,1,11,A2F_15900,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,980,40,2000,1000,FPGA_76_1_10,76,1,10,A2F_15901,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,70,40,1000,1000,FPGA_76_1_71,76,1,71,F2A_15912,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_76_1_70,76,1,70,F2A_15913,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_76_1_69,76,1,69,F2A_15914,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_76_1_68,76,1,68,F2A_15915,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_76_1_67,76,1,67,F2A_15916,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_76_1_66,76,1,66,F2A_15917,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_76_1_65,76,1,65,F2A_15918,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_76_1_64,76,1,64,F2A_15919,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_76_1_63,76,1,63,F2A_15920,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_76_1_62,76,1,62,F2A_15921,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,330,40,1000,3000,FPGA_76_1_61,76,1,61,F2A_15922,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,330,40,1000,3000,FPGA_76_1_60,76,1,60,F2A_15923,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,330,40,1000,3000,FPGA_76_1_59,76,1,59,F2A_15924,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,330,40,1000,3000,FPGA_76_1_58,76,1,58,F2A_15925,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_76_1_57,76,1,57,F2A_15926,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_76_1_56,76,1,56,F2A_15927,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_76_1_55,76,1,55,F2A_15928,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,720,40,1000,6000,FPGA_76_1_54,76,1,54,F2A_15929,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,720,40,1000,6000,FPGA_76_1_53,76,1,53,F2A_15930,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,720,40,1000,6000,FPGA_76_1_52,76,1,52,F2A_15931,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,720,40,1000,6000,FPGA_76_1_51,76,1,51,F2A_15932,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,720,40,1000,6000,FPGA_76_1_50,76,1,50,F2A_15933,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_76_1_49,76,1,49,F2A_15934,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_76_1_48,76,1,48,F2A_15935,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_76_1_47,76,1,47,F2A_15936,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_76_1_46,76,1,46,F2A_15937,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_76_1_45,76,1,45,F2A_15938,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_76_1_44,76,1,44,F2A_15939,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_76_1_43,76,1,43,F2A_15940,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,460,40,1000,4000,FPGA_78_1_23,78,1,23,A2F_15744,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,460,40,1000,4000,FPGA_78_1_22,78,1,22,A2F_15745,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,460,40,1000,4000,FPGA_78_1_21,78,1,21,A2F_15746,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_78_1_20,78,1,20,A2F_15747,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_78_1_19,78,1,19,A2F_15748,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_78_1_18,78,1,18,A2F_15749,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_78_1_17,78,1,17,A2F_15750,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_78_1_16,78,1,16,A2F_15751,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_78_1_15,78,1,15,A2F_15752,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_78_1_14,78,1,14,A2F_15753,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_78_1_13,78,1,13,A2F_15754,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,980,40,2000,1000,FPGA_78_1_12,78,1,12,A2F_15755,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,980,40,2000,1000,FPGA_78_1_11,78,1,11,A2F_15756,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,980,40,2000,1000,FPGA_78_1_10,78,1,10,A2F_15757,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,70,40,1000,1000,FPGA_78_1_71,78,1,71,F2A_15768,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_78_1_70,78,1,70,F2A_15769,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_78_1_69,78,1,69,F2A_15770,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_78_1_68,78,1,68,F2A_15771,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_78_1_67,78,1,67,F2A_15772,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_78_1_66,78,1,66,F2A_15773,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_78_1_65,78,1,65,F2A_15774,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_78_1_64,78,1,64,F2A_15775,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_78_1_63,78,1,63,F2A_15776,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_78_1_62,78,1,62,F2A_15777,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,330,40,1000,3000,FPGA_78_1_61,78,1,61,F2A_15778,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,330,40,1000,3000,FPGA_78_1_60,78,1,60,F2A_15779,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,330,40,1000,3000,FPGA_78_1_59,78,1,59,F2A_15780,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,330,40,1000,3000,FPGA_78_1_58,78,1,58,F2A_15781,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_78_1_57,78,1,57,F2A_15782,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_78_1_56,78,1,56,F2A_15783,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_78_1_55,78,1,55,F2A_15784,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,720,40,1000,6000,FPGA_78_1_54,78,1,54,F2A_15785,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,720,40,1000,6000,FPGA_78_1_53,78,1,53,F2A_15786,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,720,40,1000,6000,FPGA_78_1_52,78,1,52,F2A_15787,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,720,40,1000,6000,FPGA_78_1_51,78,1,51,F2A_15788,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,720,40,1000,6000,FPGA_78_1_50,78,1,50,F2A_15789,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_78_1_49,78,1,49,F2A_15790,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_78_1_48,78,1,48,F2A_15791,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_78_1_47,78,1,47,F2A_15792,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_78_1_46,78,1,46,F2A_15793,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_78_1_45,78,1,45,F2A_15794,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_78_1_44,78,1,44,F2A_15795,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_78_1_43,78,1,43,F2A_15796,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,460,40,1000,4000,FPGA_79_1_23,79,1,23,A2F_15672,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,460,40,1000,4000,FPGA_79_1_22,79,1,22,A2F_15673,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,460,40,1000,4000,FPGA_79_1_21,79,1,21,A2F_15674,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_79_1_20,79,1,20,A2F_15675,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_79_1_19,79,1,19,A2F_15676,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_79_1_18,79,1,18,A2F_15677,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_79_1_17,79,1,17,A2F_15678,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_79_1_16,79,1,16,A2F_15679,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_79_1_15,79,1,15,A2F_15680,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_79_1_14,79,1,14,A2F_15681,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_79_1_13,79,1,13,A2F_15682,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,980,40,2000,1000,FPGA_79_1_12,79,1,12,A2F_15683,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,980,40,2000,1000,FPGA_79_1_11,79,1,11,A2F_15684,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,980,40,2000,1000,FPGA_79_1_10,79,1,10,A2F_15685,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,70,40,1000,1000,FPGA_79_1_71,79,1,71,F2A_15696,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_79_1_70,79,1,70,F2A_15697,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_79_1_69,79,1,69,F2A_15698,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_79_1_68,79,1,68,F2A_15699,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_79_1_67,79,1,67,F2A_15700,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_79_1_66,79,1,66,F2A_15701,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_79_1_65,79,1,65,F2A_15702,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_79_1_64,79,1,64,F2A_15703,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_79_1_63,79,1,63,F2A_15704,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_79_1_62,79,1,62,F2A_15705,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,330,40,1000,3000,FPGA_79_1_61,79,1,61,F2A_15706,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,330,40,1000,3000,FPGA_79_1_60,79,1,60,F2A_15707,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,330,40,1000,3000,FPGA_79_1_59,79,1,59,F2A_15708,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,330,40,1000,3000,FPGA_79_1_58,79,1,58,F2A_15709,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_79_1_57,79,1,57,F2A_15710,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_79_1_56,79,1,56,F2A_15711,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_79_1_55,79,1,55,F2A_15712,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,720,40,1000,6000,FPGA_79_1_54,79,1,54,F2A_15713,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,720,40,1000,6000,FPGA_79_1_53,79,1,53,F2A_15714,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,720,40,1000,6000,FPGA_79_1_52,79,1,52,F2A_15715,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,720,40,1000,6000,FPGA_79_1_51,79,1,51,F2A_15716,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,720,40,1000,6000,FPGA_79_1_50,79,1,50,F2A_15717,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_79_1_49,79,1,49,F2A_15718,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_79_1_48,79,1,48,F2A_15719,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_79_1_47,79,1,47,F2A_15720,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_79_1_46,79,1,46,F2A_15721,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_79_1_45,79,1,45,F2A_15722,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_79_1_44,79,1,44,F2A_15723,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_79_1_43,79,1,43,F2A_15724,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,460,40,1000,4000,FPGA_80_1_23,80,1,23,A2F_15600,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,460,40,1000,4000,FPGA_80_1_22,80,1,22,A2F_15601,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,460,40,1000,4000,FPGA_80_1_21,80,1,21,A2F_15602,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_80_1_20,80,1,20,A2F_15603,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_80_1_19,80,1,19,A2F_15604,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_80_1_18,80,1,18,A2F_15605,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_80_1_17,80,1,17,A2F_15606,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_80_1_16,80,1,16,A2F_15607,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_80_1_15,80,1,15,A2F_15608,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_80_1_14,80,1,14,A2F_15609,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_80_1_13,80,1,13,A2F_15610,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,980,40,2000,1000,FPGA_80_1_12,80,1,12,A2F_15611,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,980,40,2000,1000,FPGA_80_1_11,80,1,11,A2F_15612,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,980,40,2000,1000,FPGA_80_1_10,80,1,10,A2F_15613,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,70,40,1000,1000,FPGA_80_1_71,80,1,71,F2A_15624,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_80_1_70,80,1,70,F2A_15625,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_80_1_69,80,1,69,F2A_15626,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_80_1_68,80,1,68,F2A_15627,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_80_1_67,80,1,67,F2A_15628,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_80_1_66,80,1,66,F2A_15629,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_80_1_65,80,1,65,F2A_15630,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_80_1_64,80,1,64,F2A_15631,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_80_1_63,80,1,63,F2A_15632,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_80_1_62,80,1,62,F2A_15633,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,330,40,1000,3000,FPGA_80_1_61,80,1,61,F2A_15634,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,330,40,1000,3000,FPGA_80_1_60,80,1,60,F2A_15635,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,330,40,1000,3000,FPGA_80_1_59,80,1,59,F2A_15636,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,330,40,1000,3000,FPGA_80_1_58,80,1,58,F2A_15637,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_80_1_57,80,1,57,F2A_15638,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_80_1_56,80,1,56,F2A_15639,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_80_1_55,80,1,55,F2A_15640,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,720,40,1000,6000,FPGA_80_1_54,80,1,54,F2A_15641,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,720,40,1000,6000,FPGA_80_1_53,80,1,53,F2A_15642,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,720,40,1000,6000,FPGA_80_1_52,80,1,52,F2A_15643,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,720,40,1000,6000,FPGA_80_1_51,80,1,51,F2A_15644,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,720,40,1000,6000,FPGA_80_1_50,80,1,50,F2A_15645,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_80_1_49,80,1,49,F2A_15646,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_80_1_48,80,1,48,F2A_15647,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_80_1_47,80,1,47,F2A_15648,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_80_1_46,80,1,46,F2A_15649,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_80_1_45,80,1,45,F2A_15650,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_80_1_44,80,1,44,F2A_15651,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_80_1_43,80,1,43,F2A_15652,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,460,40,1000,4000,FPGA_82_1_23,82,1,23,A2F_15456,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,460,40,1000,4000,FPGA_82_1_22,82,1,22,A2F_15457,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,460,40,1000,4000,FPGA_82_1_21,82,1,21,A2F_15458,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_82_1_20,82,1,20,A2F_15459,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_82_1_19,82,1,19,A2F_15460,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_82_1_18,82,1,18,A2F_15461,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_82_1_17,82,1,17,A2F_15462,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_82_1_16,82,1,16,A2F_15463,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_82_1_15,82,1,15,A2F_15464,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_82_1_14,82,1,14,A2F_15465,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_82_1_13,82,1,13,A2F_15466,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,980,40,2000,1000,FPGA_82_1_12,82,1,12,A2F_15467,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,980,40,2000,1000,FPGA_82_1_11,82,1,11,A2F_15468,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,980,40,2000,1000,FPGA_82_1_10,82,1,10,A2F_15469,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,70,40,1000,1000,FPGA_82_1_71,82,1,71,F2A_15480,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_82_1_70,82,1,70,F2A_15481,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_82_1_69,82,1,69,F2A_15482,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_82_1_68,82,1,68,F2A_15483,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_82_1_67,82,1,67,F2A_15484,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_82_1_66,82,1,66,F2A_15485,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_82_1_65,82,1,65,F2A_15486,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_82_1_64,82,1,64,F2A_15487,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_82_1_63,82,1,63,F2A_15488,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_82_1_62,82,1,62,F2A_15489,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,330,40,1000,3000,FPGA_82_1_61,82,1,61,F2A_15490,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,330,40,1000,3000,FPGA_82_1_60,82,1,60,F2A_15491,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,330,40,1000,3000,FPGA_82_1_59,82,1,59,F2A_15492,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,330,40,1000,3000,FPGA_82_1_58,82,1,58,F2A_15493,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_82_1_57,82,1,57,F2A_15494,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_82_1_56,82,1,56,F2A_15495,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_82_1_55,82,1,55,F2A_15496,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,720,40,1000,6000,FPGA_82_1_54,82,1,54,F2A_15497,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,720,40,1000,6000,FPGA_82_1_53,82,1,53,F2A_15498,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,720,40,1000,6000,FPGA_82_1_52,82,1,52,F2A_15499,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,720,40,1000,6000,FPGA_82_1_51,82,1,51,F2A_15500,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,720,40,1000,6000,FPGA_82_1_50,82,1,50,F2A_15501,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_82_1_49,82,1,49,F2A_15502,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_82_1_48,82,1,48,F2A_15503,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_82_1_47,82,1,47,F2A_15504,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_82_1_46,82,1,46,F2A_15505,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_82_1_45,82,1,45,F2A_15506,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_82_1_44,82,1,44,F2A_15507,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_82_1_43,82,1,43,F2A_15508,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,460,40,1000,4000,FPGA_83_1_23,83,1,23,A2F_15384,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,460,40,1000,4000,FPGA_83_1_22,83,1,22,A2F_15385,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,460,40,1000,4000,FPGA_83_1_21,83,1,21,A2F_15386,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_83_1_20,83,1,20,A2F_15387,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_83_1_19,83,1,19,A2F_15388,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_83_1_18,83,1,18,A2F_15389,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_83_1_17,83,1,17,A2F_15390,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_83_1_16,83,1,16,A2F_15391,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_83_1_15,83,1,15,A2F_15392,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_83_1_14,83,1,14,A2F_15393,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_83_1_13,83,1,13,A2F_15394,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,980,40,2000,1000,FPGA_83_1_12,83,1,12,A2F_15395,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,980,40,2000,1000,FPGA_83_1_11,83,1,11,A2F_15396,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,980,40,2000,1000,FPGA_83_1_10,83,1,10,A2F_15397,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,70,40,1000,1000,FPGA_83_1_71,83,1,71,F2A_15408,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_83_1_70,83,1,70,F2A_15409,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_83_1_69,83,1,69,F2A_15410,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_83_1_68,83,1,68,F2A_15411,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_83_1_67,83,1,67,F2A_15412,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_83_1_66,83,1,66,F2A_15413,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_83_1_65,83,1,65,F2A_15414,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_83_1_64,83,1,64,F2A_15415,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_83_1_63,83,1,63,F2A_15416,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_83_1_62,83,1,62,F2A_15417,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,330,40,1000,3000,FPGA_83_1_61,83,1,61,F2A_15418,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,330,40,1000,3000,FPGA_83_1_60,83,1,60,F2A_15419,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,330,40,1000,3000,FPGA_83_1_59,83,1,59,F2A_15420,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,330,40,1000,3000,FPGA_83_1_58,83,1,58,F2A_15421,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_83_1_57,83,1,57,F2A_15422,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_83_1_56,83,1,56,F2A_15423,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_83_1_55,83,1,55,F2A_15424,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,720,40,1000,6000,FPGA_83_1_54,83,1,54,F2A_15425,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,720,40,1000,6000,FPGA_83_1_53,83,1,53,F2A_15426,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,720,40,1000,6000,FPGA_83_1_52,83,1,52,F2A_15427,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,720,40,1000,6000,FPGA_83_1_51,83,1,51,F2A_15428,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,720,40,1000,6000,FPGA_83_1_50,83,1,50,F2A_15429,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_83_1_49,83,1,49,F2A_15430,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_83_1_48,83,1,48,F2A_15431,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_83_1_47,83,1,47,F2A_15432,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_83_1_46,83,1,46,F2A_15433,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_83_1_45,83,1,45,F2A_15434,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_83_1_44,83,1,44,F2A_15435,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_83_1_43,83,1,43,F2A_15436,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,460,40,1000,4000,FPGA_85_1_23,85,1,23,A2F_15240,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,460,40,1000,4000,FPGA_85_1_22,85,1,22,A2F_15241,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,460,40,1000,4000,FPGA_85_1_21,85,1,21,A2F_15242,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_85_1_20,85,1,20,A2F_15243,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_85_1_19,85,1,19,A2F_15244,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_85_1_18,85,1,18,A2F_15245,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_85_1_17,85,1,17,A2F_15246,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_85_1_16,85,1,16,A2F_15247,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_85_1_15,85,1,15,A2F_15248,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_85_1_14,85,1,14,A2F_15249,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_85_1_13,85,1,13,A2F_15250,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,980,40,2000,1000,FPGA_85_1_12,85,1,12,A2F_15251,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,980,40,2000,1000,FPGA_85_1_11,85,1,11,A2F_15252,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,980,40,2000,1000,FPGA_85_1_10,85,1,10,A2F_15253,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,70,40,1000,1000,FPGA_85_1_71,85,1,71,F2A_15264,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_85_1_70,85,1,70,F2A_15265,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_85_1_69,85,1,69,F2A_15266,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_85_1_68,85,1,68,F2A_15267,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_85_1_67,85,1,67,F2A_15268,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_85_1_66,85,1,66,F2A_15269,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_85_1_65,85,1,65,F2A_15270,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_85_1_64,85,1,64,F2A_15271,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_85_1_63,85,1,63,F2A_15272,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_85_1_62,85,1,62,F2A_15273,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,330,40,1000,3000,FPGA_85_1_61,85,1,61,F2A_15274,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,330,40,1000,3000,FPGA_85_1_60,85,1,60,F2A_15275,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,330,40,1000,3000,FPGA_85_1_59,85,1,59,F2A_15276,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,330,40,1000,3000,FPGA_85_1_58,85,1,58,F2A_15277,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_85_1_57,85,1,57,F2A_15278,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_85_1_56,85,1,56,F2A_15279,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_85_1_55,85,1,55,F2A_15280,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,720,40,1000,6000,FPGA_85_1_54,85,1,54,F2A_15281,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,720,40,1000,6000,FPGA_85_1_53,85,1,53,F2A_15282,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,720,40,1000,6000,FPGA_85_1_52,85,1,52,F2A_15283,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,720,40,1000,6000,FPGA_85_1_51,85,1,51,F2A_15284,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,720,40,1000,6000,FPGA_85_1_50,85,1,50,F2A_15285,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_85_1_49,85,1,49,F2A_15286,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_85_1_48,85,1,48,F2A_15287,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_85_1_47,85,1,47,F2A_15288,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_85_1_46,85,1,46,F2A_15289,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_85_1_45,85,1,45,F2A_15290,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_85_1_44,85,1,44,F2A_15291,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_85_1_43,85,1,43,F2A_15292,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_86_1_23,86,1,23,A2F_15168,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_86_1_22,86,1,22,A2F_15169,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_86_1_21,86,1,21,A2F_15170,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_86_1_20,86,1,20,A2F_15171,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_86_1_19,86,1,19,A2F_15172,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_86_1_18,86,1,18,A2F_15173,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_86_1_17,86,1,17,A2F_15174,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_86_1_16,86,1,16,A2F_15175,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_86_1_15,86,1,15,A2F_15176,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_86_1_14,86,1,14,A2F_15177,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_86_1_13,86,1,13,A2F_15178,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_86_1_71,86,1,71,F2A_15192,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_86_1_70,86,1,70,F2A_15193,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_86_1_69,86,1,69,F2A_15194,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_86_1_68,86,1,68,F2A_15195,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_86_1_67,86,1,67,F2A_15196,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_86_1_66,86,1,66,F2A_15197,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_86_1_65,86,1,65,F2A_15198,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_86_1_64,86,1,64,F2A_15199,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_86_1_63,86,1,63,F2A_15200,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_87_1_23,87,1,23,A2F_15096,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_87_1_22,87,1,22,A2F_15097,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_87_1_21,87,1,21,A2F_15098,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_87_1_20,87,1,20,A2F_15099,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_87_1_19,87,1,19,A2F_15100,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_87_1_18,87,1,18,A2F_15101,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_87_1_17,87,1,17,A2F_15102,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_87_1_16,87,1,16,A2F_15103,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_87_1_15,87,1,15,A2F_15104,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_87_1_14,87,1,14,A2F_15105,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_87_1_13,87,1,13,A2F_15106,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,980,40,2000,1000,FPGA_87_1_12,87,1,12,A2F_15107,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,980,40,2000,1000,FPGA_87_1_11,87,1,11,A2F_15108,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,980,40,2000,1000,FPGA_87_1_10,87,1,10,A2F_15109,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_87_1_71,87,1,71,F2A_15120,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_87_1_70,87,1,70,F2A_15121,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_87_1_69,87,1,69,F2A_15122,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_87_1_68,87,1,68,F2A_15123,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_87_1_67,87,1,67,F2A_15124,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_87_1_66,87,1,66,F2A_15125,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_87_1_65,87,1,65,F2A_15126,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_87_1_64,87,1,64,F2A_15127,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_87_1_63,87,1,63,F2A_15128,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_87_1_62,87,1,62,F2A_15129,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_87_1_61,87,1,61,F2A_15130,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_87_1_60,87,1,60,F2A_15131,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_87_1_59,87,1,59,F2A_15132,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_87_1_58,87,1,58,F2A_15133,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_87_1_57,87,1,57,F2A_15134,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_87_1_56,87,1,56,F2A_15135,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_87_1_55,87,1,55,F2A_15136,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,720,40,1000,6000,FPGA_87_1_54,87,1,54,F2A_15137,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,720,40,1000,6000,FPGA_87_1_53,87,1,53,F2A_15138,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,720,40,1000,6000,FPGA_87_1_52,87,1,52,F2A_15139,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,720,40,1000,6000,FPGA_87_1_51,87,1,51,F2A_15140,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,720,40,1000,6000,FPGA_87_1_50,87,1,50,F2A_15141,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_87_1_49,87,1,49,F2A_15142,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_87_1_48,87,1,48,F2A_15143,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_87_1_47,87,1,47,F2A_15144,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_87_1_46,87,1,46,F2A_15145,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_87_1_45,87,1,45,F2A_15146,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_87_1_44,87,1,44,F2A_15147,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_87_1_43,87,1,43,F2A_15148,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,460,40,1000,4000,FPGA_89_1_23,89,1,23,A2F_14952,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,460,40,1000,4000,FPGA_89_1_22,89,1,22,A2F_14953,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,460,40,1000,4000,FPGA_89_1_21,89,1,21,A2F_14954,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_89_1_20,89,1,20,A2F_14955,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_89_1_19,89,1,19,A2F_14956,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_89_1_18,89,1,18,A2F_14957,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_89_1_17,89,1,17,A2F_14958,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_89_1_16,89,1,16,A2F_14959,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_89_1_15,89,1,15,A2F_14960,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_89_1_14,89,1,14,A2F_14961,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_89_1_13,89,1,13,A2F_14962,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,980,40,2000,1000,FPGA_89_1_12,89,1,12,A2F_14963,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,980,40,2000,1000,FPGA_89_1_11,89,1,11,A2F_14964,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,980,40,2000,1000,FPGA_89_1_10,89,1,10,A2F_14965,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,70,40,1000,1000,FPGA_89_1_71,89,1,71,F2A_14976,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_89_1_70,89,1,70,F2A_14977,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_89_1_69,89,1,69,F2A_14978,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_89_1_68,89,1,68,F2A_14979,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_89_1_67,89,1,67,F2A_14980,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_89_1_66,89,1,66,F2A_14981,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_89_1_65,89,1,65,F2A_14982,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_89_1_64,89,1,64,F2A_14983,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_89_1_63,89,1,63,F2A_14984,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_89_1_62,89,1,62,F2A_14985,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,330,40,1000,3000,FPGA_89_1_61,89,1,61,F2A_14986,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,330,40,1000,3000,FPGA_89_1_60,89,1,60,F2A_14987,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,330,40,1000,3000,FPGA_89_1_59,89,1,59,F2A_14988,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,330,40,1000,3000,FPGA_89_1_58,89,1,58,F2A_14989,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_89_1_57,89,1,57,F2A_14990,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_89_1_56,89,1,56,F2A_14991,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_89_1_55,89,1,55,F2A_14992,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,720,40,1000,6000,FPGA_89_1_54,89,1,54,F2A_14993,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,720,40,1000,6000,FPGA_89_1_53,89,1,53,F2A_14994,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,720,40,1000,6000,FPGA_89_1_52,89,1,52,F2A_14995,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,720,40,1000,6000,FPGA_89_1_51,89,1,51,F2A_14996,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,720,40,1000,6000,FPGA_89_1_50,89,1,50,F2A_14997,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_89_1_49,89,1,49,F2A_14998,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_89_1_48,89,1,48,F2A_14999,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_89_1_47,89,1,47,F2A_15000,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_89_1_46,89,1,46,F2A_15001,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_89_1_45,89,1,45,F2A_15002,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_89_1_44,89,1,44,F2A_15003,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_89_1_43,89,1,43,F2A_15004,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,460,40,1000,4000,FPGA_90_1_23,90,1,23,A2F_14880,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,460,40,1000,4000,FPGA_90_1_22,90,1,22,A2F_14881,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,460,40,1000,4000,FPGA_90_1_21,90,1,21,A2F_14882,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_90_1_20,90,1,20,A2F_14883,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_90_1_19,90,1,19,A2F_14884,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_90_1_18,90,1,18,A2F_14885,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_90_1_17,90,1,17,A2F_14886,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_90_1_16,90,1,16,A2F_14887,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_90_1_15,90,1,15,A2F_14888,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_90_1_14,90,1,14,A2F_14889,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_90_1_13,90,1,13,A2F_14890,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,980,40,2000,1000,FPGA_90_1_12,90,1,12,A2F_14891,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,980,40,2000,1000,FPGA_90_1_11,90,1,11,A2F_14892,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,980,40,2000,1000,FPGA_90_1_10,90,1,10,A2F_14893,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,70,40,1000,1000,FPGA_90_1_71,90,1,71,F2A_14904,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_90_1_70,90,1,70,F2A_14905,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_90_1_69,90,1,69,F2A_14906,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_90_1_68,90,1,68,F2A_14907,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_90_1_67,90,1,67,F2A_14908,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_90_1_66,90,1,66,F2A_14909,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_90_1_65,90,1,65,F2A_14910,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_90_1_64,90,1,64,F2A_14911,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_90_1_63,90,1,63,F2A_14912,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_90_1_62,90,1,62,F2A_14913,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,330,40,1000,3000,FPGA_90_1_61,90,1,61,F2A_14914,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,330,40,1000,3000,FPGA_90_1_60,90,1,60,F2A_14915,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,330,40,1000,3000,FPGA_90_1_59,90,1,59,F2A_14916,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,330,40,1000,3000,FPGA_90_1_58,90,1,58,F2A_14917,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_90_1_57,90,1,57,F2A_14918,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_90_1_56,90,1,56,F2A_14919,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_90_1_55,90,1,55,F2A_14920,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,720,40,1000,6000,FPGA_90_1_54,90,1,54,F2A_14921,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,720,40,1000,6000,FPGA_90_1_53,90,1,53,F2A_14922,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,720,40,1000,6000,FPGA_90_1_52,90,1,52,F2A_14923,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,720,40,1000,6000,FPGA_90_1_51,90,1,51,F2A_14924,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,720,40,1000,6000,FPGA_90_1_50,90,1,50,F2A_14925,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_90_1_49,90,1,49,F2A_14926,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_90_1_48,90,1,48,F2A_14927,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_90_1_47,90,1,47,F2A_14928,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_90_1_46,90,1,46,F2A_14929,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_90_1_45,90,1,45,F2A_14930,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_90_1_44,90,1,44,F2A_14931,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_90_1_43,90,1,43,F2A_14932,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,460,40,1000,4000,FPGA_92_1_23,92,1,23,A2F_14736,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,460,40,1000,4000,FPGA_92_1_22,92,1,22,A2F_14737,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,460,40,1000,4000,FPGA_92_1_21,92,1,21,A2F_14738,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_92_1_20,92,1,20,A2F_14739,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_92_1_19,92,1,19,A2F_14740,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_92_1_18,92,1,18,A2F_14741,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_92_1_17,92,1,17,A2F_14742,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_92_1_16,92,1,16,A2F_14743,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_92_1_15,92,1,15,A2F_14744,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_92_1_14,92,1,14,A2F_14745,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_92_1_13,92,1,13,A2F_14746,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,980,40,2000,1000,FPGA_92_1_12,92,1,12,A2F_14747,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,980,40,2000,1000,FPGA_92_1_11,92,1,11,A2F_14748,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,980,40,2000,1000,FPGA_92_1_10,92,1,10,A2F_14749,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,70,40,1000,1000,FPGA_92_1_71,92,1,71,F2A_14760,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_92_1_70,92,1,70,F2A_14761,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_92_1_69,92,1,69,F2A_14762,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_92_1_68,92,1,68,F2A_14763,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_92_1_67,92,1,67,F2A_14764,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_92_1_66,92,1,66,F2A_14765,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_92_1_65,92,1,65,F2A_14766,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_92_1_64,92,1,64,F2A_14767,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_92_1_63,92,1,63,F2A_14768,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_92_1_62,92,1,62,F2A_14769,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,330,40,1000,3000,FPGA_92_1_61,92,1,61,F2A_14770,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,330,40,1000,3000,FPGA_92_1_60,92,1,60,F2A_14771,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,330,40,1000,3000,FPGA_92_1_59,92,1,59,F2A_14772,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,330,40,1000,3000,FPGA_92_1_58,92,1,58,F2A_14773,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_92_1_57,92,1,57,F2A_14774,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_92_1_56,92,1,56,F2A_14775,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_92_1_55,92,1,55,F2A_14776,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,720,40,1000,6000,FPGA_92_1_54,92,1,54,F2A_14777,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,720,40,1000,6000,FPGA_92_1_53,92,1,53,F2A_14778,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,720,40,1000,6000,FPGA_92_1_52,92,1,52,F2A_14779,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,720,40,1000,6000,FPGA_92_1_51,92,1,51,F2A_14780,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,720,40,1000,6000,FPGA_92_1_50,92,1,50,F2A_14781,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_92_1_49,92,1,49,F2A_14782,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_92_1_48,92,1,48,F2A_14783,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_92_1_47,92,1,47,F2A_14784,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_92_1_46,92,1,46,F2A_14785,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_92_1_45,92,1,45,F2A_14786,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_92_1_44,92,1,44,F2A_14787,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_92_1_43,92,1,43,F2A_14788,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,460,40,1000,4000,FPGA_94_1_23,94,1,23,A2F_14592,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,460,40,1000,4000,FPGA_94_1_22,94,1,22,A2F_14593,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,460,40,1000,4000,FPGA_94_1_21,94,1,21,A2F_14594,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_94_1_20,94,1,20,A2F_14595,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_94_1_19,94,1,19,A2F_14596,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_94_1_18,94,1,18,A2F_14597,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_94_1_17,94,1,17,A2F_14598,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_94_1_16,94,1,16,A2F_14599,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_94_1_15,94,1,15,A2F_14600,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_94_1_14,94,1,14,A2F_14601,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_94_1_13,94,1,13,A2F_14602,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,980,40,2000,1000,FPGA_94_1_12,94,1,12,A2F_14603,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,980,40,2000,1000,FPGA_94_1_11,94,1,11,A2F_14604,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,980,40,2000,1000,FPGA_94_1_10,94,1,10,A2F_14605,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,70,40,1000,1000,FPGA_94_1_71,94,1,71,F2A_14616,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_94_1_70,94,1,70,F2A_14617,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_94_1_69,94,1,69,F2A_14618,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_94_1_68,94,1,68,F2A_14619,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_94_1_67,94,1,67,F2A_14620,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_94_1_66,94,1,66,F2A_14621,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_94_1_65,94,1,65,F2A_14622,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_94_1_64,94,1,64,F2A_14623,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_94_1_63,94,1,63,F2A_14624,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_94_1_62,94,1,62,F2A_14625,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,330,40,1000,3000,FPGA_94_1_61,94,1,61,F2A_14626,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,330,40,1000,3000,FPGA_94_1_60,94,1,60,F2A_14627,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,330,40,1000,3000,FPGA_94_1_59,94,1,59,F2A_14628,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,330,40,1000,3000,FPGA_94_1_58,94,1,58,F2A_14629,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_94_1_57,94,1,57,F2A_14630,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_94_1_56,94,1,56,F2A_14631,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_94_1_55,94,1,55,F2A_14632,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,720,40,1000,6000,FPGA_94_1_54,94,1,54,F2A_14633,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,720,40,1000,6000,FPGA_94_1_53,94,1,53,F2A_14634,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,720,40,1000,6000,FPGA_94_1_52,94,1,52,F2A_14635,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,720,40,1000,6000,FPGA_94_1_51,94,1,51,F2A_14636,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,720,40,1000,6000,FPGA_94_1_50,94,1,50,F2A_14637,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_94_1_49,94,1,49,F2A_14638,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_94_1_48,94,1,48,F2A_14639,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_94_1_47,94,1,47,F2A_14640,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_94_1_46,94,1,46,F2A_14641,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_94_1_45,94,1,45,F2A_14642,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_94_1_44,94,1,44,F2A_14643,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_94_1_43,94,1,43,F2A_14644,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,460,40,1000,4000,FPGA_95_1_23,95,1,23,A2F_14520,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,460,40,1000,4000,FPGA_95_1_22,95,1,22,A2F_14521,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,460,40,1000,4000,FPGA_95_1_21,95,1,21,A2F_14522,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_95_1_20,95,1,20,A2F_14523,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_95_1_19,95,1,19,A2F_14524,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_95_1_18,95,1,18,A2F_14525,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_95_1_17,95,1,17,A2F_14526,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_95_1_16,95,1,16,A2F_14527,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_95_1_15,95,1,15,A2F_14528,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_95_1_14,95,1,14,A2F_14529,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_95_1_13,95,1,13,A2F_14530,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,980,40,2000,1000,FPGA_95_1_12,95,1,12,A2F_14531,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,980,40,2000,1000,FPGA_95_1_11,95,1,11,A2F_14532,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,980,40,2000,1000,FPGA_95_1_10,95,1,10,A2F_14533,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,70,40,1000,1000,FPGA_95_1_71,95,1,71,F2A_14544,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_95_1_70,95,1,70,F2A_14545,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_95_1_69,95,1,69,F2A_14546,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_95_1_68,95,1,68,F2A_14547,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_95_1_67,95,1,67,F2A_14548,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_95_1_66,95,1,66,F2A_14549,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_95_1_65,95,1,65,F2A_14550,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_95_1_64,95,1,64,F2A_14551,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_95_1_63,95,1,63,F2A_14552,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_95_1_62,95,1,62,F2A_14553,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,330,40,1000,3000,FPGA_95_1_61,95,1,61,F2A_14554,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,330,40,1000,3000,FPGA_95_1_60,95,1,60,F2A_14555,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,330,40,1000,3000,FPGA_95_1_59,95,1,59,F2A_14556,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,330,40,1000,3000,FPGA_95_1_58,95,1,58,F2A_14557,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_95_1_57,95,1,57,F2A_14558,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_95_1_56,95,1,56,F2A_14559,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_95_1_55,95,1,55,F2A_14560,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,720,40,1000,6000,FPGA_95_1_54,95,1,54,F2A_14561,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,720,40,1000,6000,FPGA_95_1_53,95,1,53,F2A_14562,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,720,40,1000,6000,FPGA_95_1_52,95,1,52,F2A_14563,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,720,40,1000,6000,FPGA_95_1_51,95,1,51,F2A_14564,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,720,40,1000,6000,FPGA_95_1_50,95,1,50,F2A_14565,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_95_1_49,95,1,49,F2A_14566,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_95_1_48,95,1,48,F2A_14567,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_95_1_47,95,1,47,F2A_14568,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_95_1_46,95,1,46,F2A_14569,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_95_1_45,95,1,45,F2A_14570,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_95_1_44,95,1,44,F2A_14571,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_95_1_43,95,1,43,F2A_14572,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,460,40,1000,4000,FPGA_96_1_23,96,1,23,A2F_14448,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,460,40,1000,4000,FPGA_96_1_22,96,1,22,A2F_14449,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,460,40,1000,4000,FPGA_96_1_21,96,1,21,A2F_14450,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_96_1_20,96,1,20,A2F_14451,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_96_1_19,96,1,19,A2F_14452,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_96_1_18,96,1,18,A2F_14453,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_96_1_17,96,1,17,A2F_14454,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_96_1_16,96,1,16,A2F_14455,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_96_1_15,96,1,15,A2F_14456,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_96_1_14,96,1,14,A2F_14457,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_96_1_13,96,1,13,A2F_14458,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,980,40,2000,1000,FPGA_96_1_12,96,1,12,A2F_14459,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,980,40,2000,1000,FPGA_96_1_11,96,1,11,A2F_14460,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,980,40,2000,1000,FPGA_96_1_10,96,1,10,A2F_14461,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,70,40,1000,1000,FPGA_96_1_71,96,1,71,F2A_14472,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_96_1_70,96,1,70,F2A_14473,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_96_1_69,96,1,69,F2A_14474,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_96_1_68,96,1,68,F2A_14475,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_96_1_67,96,1,67,F2A_14476,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_96_1_66,96,1,66,F2A_14477,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_96_1_65,96,1,65,F2A_14478,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_96_1_64,96,1,64,F2A_14479,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_96_1_63,96,1,63,F2A_14480,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_96_1_62,96,1,62,F2A_14481,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,330,40,1000,3000,FPGA_96_1_61,96,1,61,F2A_14482,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,330,40,1000,3000,FPGA_96_1_60,96,1,60,F2A_14483,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,330,40,1000,3000,FPGA_96_1_59,96,1,59,F2A_14484,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,330,40,1000,3000,FPGA_96_1_58,96,1,58,F2A_14485,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_96_1_57,96,1,57,F2A_14486,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_96_1_56,96,1,56,F2A_14487,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_96_1_55,96,1,55,F2A_14488,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,720,40,1000,6000,FPGA_96_1_54,96,1,54,F2A_14489,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,720,40,1000,6000,FPGA_96_1_53,96,1,53,F2A_14490,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,720,40,1000,6000,FPGA_96_1_52,96,1,52,F2A_14491,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,720,40,1000,6000,FPGA_96_1_51,96,1,51,F2A_14492,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,720,40,1000,6000,FPGA_96_1_50,96,1,50,F2A_14493,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_96_1_49,96,1,49,F2A_14494,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_96_1_48,96,1,48,F2A_14495,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_96_1_47,96,1,47,F2A_14496,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_96_1_46,96,1,46,F2A_14497,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_96_1_45,96,1,45,F2A_14498,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_96_1_44,96,1,44,F2A_14499,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_96_1_43,96,1,43,F2A_14500,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,460,40,1000,4000,FPGA_99_1_23,99,1,23,A2F_14232,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,460,40,1000,4000,FPGA_99_1_22,99,1,22,A2F_14233,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,460,40,1000,4000,FPGA_99_1_21,99,1,21,A2F_14234,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_99_1_20,99,1,20,A2F_14235,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_99_1_19,99,1,19,A2F_14236,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_99_1_18,99,1,18,A2F_14237,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_99_1_17,99,1,17,A2F_14238,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_99_1_16,99,1,16,A2F_14239,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_99_1_15,99,1,15,A2F_14240,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_99_1_14,99,1,14,A2F_14241,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_99_1_13,99,1,13,A2F_14242,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,980,40,2000,1000,FPGA_99_1_12,99,1,12,A2F_14243,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,980,40,2000,1000,FPGA_99_1_11,99,1,11,A2F_14244,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,980,40,2000,1000,FPGA_99_1_10,99,1,10,A2F_14245,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,70,40,1000,1000,FPGA_99_1_71,99,1,71,F2A_14256,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_99_1_70,99,1,70,F2A_14257,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_99_1_69,99,1,69,F2A_14258,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_99_1_68,99,1,68,F2A_14259,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_99_1_67,99,1,67,F2A_14260,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_99_1_66,99,1,66,F2A_14261,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_99_1_65,99,1,65,F2A_14262,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_99_1_64,99,1,64,F2A_14263,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_99_1_63,99,1,63,F2A_14264,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_99_1_62,99,1,62,F2A_14265,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,330,40,1000,3000,FPGA_99_1_61,99,1,61,F2A_14266,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,330,40,1000,3000,FPGA_99_1_60,99,1,60,F2A_14267,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,330,40,1000,3000,FPGA_99_1_59,99,1,59,F2A_14268,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,330,40,1000,3000,FPGA_99_1_58,99,1,58,F2A_14269,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_99_1_57,99,1,57,F2A_14270,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_99_1_56,99,1,56,F2A_14271,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_99_1_55,99,1,55,F2A_14272,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,720,40,1000,6000,FPGA_99_1_54,99,1,54,F2A_14273,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,720,40,1000,6000,FPGA_99_1_53,99,1,53,F2A_14274,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,720,40,1000,6000,FPGA_99_1_52,99,1,52,F2A_14275,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,720,40,1000,6000,FPGA_99_1_51,99,1,51,F2A_14276,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,720,40,1000,6000,FPGA_99_1_50,99,1,50,F2A_14277,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_99_1_49,99,1,49,F2A_14278,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_99_1_48,99,1,48,F2A_14279,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_99_1_47,99,1,47,F2A_14280,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_99_1_46,99,1,46,F2A_14281,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_99_1_45,99,1,45,F2A_14282,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_99_1_44,99,1,44,F2A_14283,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_99_1_43,99,1,43,F2A_14284,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,460,40,1000,4000,FPGA_100_1_23,100,1,23,A2F_14160,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,460,40,1000,4000,FPGA_100_1_22,100,1,22,A2F_14161,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,460,40,1000,4000,FPGA_100_1_21,100,1,21,A2F_14162,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_100_1_20,100,1,20,A2F_14163,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_100_1_19,100,1,19,A2F_14164,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_100_1_18,100,1,18,A2F_14165,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_100_1_17,100,1,17,A2F_14166,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_100_1_16,100,1,16,A2F_14167,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_100_1_15,100,1,15,A2F_14168,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_100_1_14,100,1,14,A2F_14169,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_100_1_13,100,1,13,A2F_14170,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,980,40,2000,1000,FPGA_100_1_12,100,1,12,A2F_14171,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,980,40,2000,1000,FPGA_100_1_11,100,1,11,A2F_14172,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,980,40,2000,1000,FPGA_100_1_10,100,1,10,A2F_14173,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,70,40,1000,1000,FPGA_100_1_71,100,1,71,F2A_14184,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_100_1_70,100,1,70,F2A_14185,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_100_1_69,100,1,69,F2A_14186,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_100_1_68,100,1,68,F2A_14187,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_100_1_67,100,1,67,F2A_14188,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_100_1_66,100,1,66,F2A_14189,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_100_1_65,100,1,65,F2A_14190,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_100_1_64,100,1,64,F2A_14191,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_100_1_63,100,1,63,F2A_14192,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_100_1_62,100,1,62,F2A_14193,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,330,40,1000,3000,FPGA_100_1_61,100,1,61,F2A_14194,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,330,40,1000,3000,FPGA_100_1_60,100,1,60,F2A_14195,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,330,40,1000,3000,FPGA_100_1_59,100,1,59,F2A_14196,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,330,40,1000,3000,FPGA_100_1_58,100,1,58,F2A_14197,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_100_1_57,100,1,57,F2A_14198,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_100_1_56,100,1,56,F2A_14199,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_100_1_55,100,1,55,F2A_14200,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,720,40,1000,6000,FPGA_100_1_54,100,1,54,F2A_14201,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,720,40,1000,6000,FPGA_100_1_53,100,1,53,F2A_14202,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,720,40,1000,6000,FPGA_100_1_52,100,1,52,F2A_14203,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,720,40,1000,6000,FPGA_100_1_51,100,1,51,F2A_14204,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,720,40,1000,6000,FPGA_100_1_50,100,1,50,F2A_14205,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_100_1_49,100,1,49,F2A_14206,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_100_1_48,100,1,48,F2A_14207,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_100_1_47,100,1,47,F2A_14208,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_100_1_46,100,1,46,F2A_14209,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_100_1_45,100,1,45,F2A_14210,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_100_1_44,100,1,44,F2A_14211,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_100_1_43,100,1,43,F2A_14212,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,460,40,1000,4000,FPGA_101_1_23,101,1,23,A2F_14088,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,460,40,1000,4000,FPGA_101_1_22,101,1,22,A2F_14089,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,460,40,1000,4000,FPGA_101_1_21,101,1,21,A2F_14090,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_101_1_20,101,1,20,A2F_14091,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_101_1_19,101,1,19,A2F_14092,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_101_1_18,101,1,18,A2F_14093,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_101_1_17,101,1,17,A2F_14094,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_101_1_16,101,1,16,A2F_14095,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_101_1_15,101,1,15,A2F_14096,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_101_1_14,101,1,14,A2F_14097,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_101_1_13,101,1,13,A2F_14098,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,980,40,2000,1000,FPGA_101_1_12,101,1,12,A2F_14099,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,980,40,2000,1000,FPGA_101_1_11,101,1,11,A2F_14100,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,980,40,2000,1000,FPGA_101_1_10,101,1,10,A2F_14101,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,70,40,1000,1000,FPGA_101_1_71,101,1,71,F2A_14112,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_101_1_70,101,1,70,F2A_14113,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_101_1_69,101,1,69,F2A_14114,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_101_1_68,101,1,68,F2A_14115,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_101_1_67,101,1,67,F2A_14116,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_101_1_66,101,1,66,F2A_14117,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_101_1_65,101,1,65,F2A_14118,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_101_1_64,101,1,64,F2A_14119,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_101_1_63,101,1,63,F2A_14120,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_101_1_62,101,1,62,F2A_14121,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,330,40,1000,3000,FPGA_101_1_61,101,1,61,F2A_14122,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,330,40,1000,3000,FPGA_101_1_60,101,1,60,F2A_14123,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,330,40,1000,3000,FPGA_101_1_59,101,1,59,F2A_14124,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,330,40,1000,3000,FPGA_101_1_58,101,1,58,F2A_14125,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_101_1_57,101,1,57,F2A_14126,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_101_1_56,101,1,56,F2A_14127,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_101_1_55,101,1,55,F2A_14128,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,720,40,1000,6000,FPGA_101_1_54,101,1,54,F2A_14129,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,720,40,1000,6000,FPGA_101_1_53,101,1,53,F2A_14130,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,720,40,1000,6000,FPGA_101_1_52,101,1,52,F2A_14131,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,720,40,1000,6000,FPGA_101_1_51,101,1,51,F2A_14132,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,720,40,1000,6000,FPGA_101_1_50,101,1,50,F2A_14133,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_101_1_49,101,1,49,F2A_14134,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_101_1_48,101,1,48,F2A_14135,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_101_1_47,101,1,47,F2A_14136,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_101_1_46,101,1,46,F2A_14137,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_101_1_45,101,1,45,F2A_14138,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_101_1_44,101,1,44,F2A_14139,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_101_1_43,101,1,43,F2A_14140,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
USB POWER PINS,USB_AVDD_IO_HV,VCC_USB_IO,G13,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
USB POWER PINS,USB_AVDD_IO,VCC_USB_AUX,H14,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
USB POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
USB POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PUFF POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PUFF POWER PINS,PUFF_VDD2,VCC_PUF,J10,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PUFF POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DDR POWER PINS,DDR_VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DDR POWER PINS,DDR_VDD_IO,VCC_DDR_IO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DDR POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,PLL_SOC_VDDHV,VCC_AUX,J13,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,PLL_G2_VDDHV,VCC_AUX,V12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,PLL_G1_VDDHV,VCC_AUX,V18,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
RC_OSC POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
RC_OSC POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
RC_OSC POWER PINS,RC_OSC_VDD18,VCC_RC_OSC,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_3_VDDIO,VCC_HR_IO_6,V9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_3_VDDIO,VCC_HR_IO_6,V9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_3_VDDIO,VCC_HR_IO_6,V9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_3_VDD1P8,VCC_HR_AUX_6,W10,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5,R9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5,R9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5,R9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDD1P8,VCC_HR_AUX_5,T10,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4,L9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4,L9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4,L9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDD1P8,VCC_HR_AUX_4,M10,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_3_VDDIO,VCC_HR_IO_3,V20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_3_VDDIO,VCC_HR_IO_3,V20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_3_VDDIO,VCC_HR_IO_3,V20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_3_VDD1P8,VCC_HR_AUX_3,W19,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2,R20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2,R20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2,R20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1,M20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1,M20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDD1P8,VCC_HR_AUX_2,T19,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1,M20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDD1P8,VCC_HR_AUX_1,N19,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_3_VDDIO,VCC_HP_IO_3,Y15,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_3_VDDIO,VCC_HP_IO_3,Y15,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_3_VDDIO,VCC_HP_IO_3,Y15,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_3_RCAL,HP_RCAL_3,Y9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2,Y12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2,Y12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2,Y12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_RCAL,HP_RCAL_2,W16,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_RCAL,HP_RCAL_1,Y20,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT CTRL POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT CTRL POWER PINS,PVT_CTRL_VDDO,VCC_SENSOR,L19,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT CTRL POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO,G9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO,G9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO,G9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDD1P8,VCC_SOC_AUX,G11,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO,F9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO,F9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO,F9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDD1P8,VCC_BOOT_AUX,F11,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC ETH BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC ETH BANK POWER PINS,SOC_GPIO_HV_ETH_VDDIO,VCC_GBE_IO,H9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC ETH BANK POWER PINS,SOC_GPIO_HV_ETH_VDDIO,VCC_GBE_IO,H9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC ETH BANK POWER PINS,SOC_GPIO_HV_ETH_VDDIO,VCC_GBE_IO,H9,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC ETH BANK POWER PINS,SOC_GPIO_HV_ETH_VDD1P8,VCC_GBE_AUX,H11,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DIGITAL POWER,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DIGITAL GROUND,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
