<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:30:29.3029</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.05.15</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7026808</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>수직형 트랜지스터를 구비하는 메모리 디바이스 및 이것을 형성하기 위한 방법</inventionTitle><inventionTitleEng>MEMORY DEVICES HAVING VERTICAL TRANSISTORS AND METHODS FOR FORMING THE SAME</inventionTitleEng><openDate>2024.08.28</openDate><openNumber>10-2024-0130141</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.08.09</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.08.09</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 80/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 51/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 51/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 51/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 63/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 53/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 53/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 53/40</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스 및 이것을 형성하기 위한 방법이 제공된다. 그 방법은 다음의 것을 포함한다: 제1 폭보다 더 작은 제2 폭을 갖는 복수의 홈(groove)을 형성하는 동안 제1 폭을 갖는 복수의 제1 트렌치 - 복수의 제1 트렌치 및 복수의 홈 각각은 제1 횡방향을 따라 횡방향으로 그리고 반도체 층의 상부 부분에서 수직으로 연장되고, 복수의 제1 트렌치 및 복수의 홈은 제1 횡방향과는 상이한 제2 횡방향을 따라 교대로 배열됨 - 를 형성하는 것; 각각의 홈에서 스페이서 - 스페이서는 제1 횡방향을 따라 횡방향으로 연장됨 - 를 형성하는 것; 및 각각의 제1 트렌치에서 두 개의 분리된 전도성 구조물 - 분리된 전도성 구조물은 제1 횡방향을 따라 평행하게 횡방향으로 연장됨 - 을 형성하는 것. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.11.23</internationOpenDate><internationOpenNumber>WO2023221925</internationOpenNumber><internationalApplicationDate>2023.05.15</internationalApplicationDate><internationalApplicationNumber>PCT/CN2023/094203</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 구조물을 형성하기 위한 방법으로서,제1 폭보다 더 작은 제2 폭을 갖는 복수의 홈(groove)을 형성하는 동안 상기 제1 폭을 갖는 복수의 제1 트렌치 - 상기 복수의 제1 트렌치 및 상기 복수의 홈 각각은 제1 횡방향(lateral direction)을 따라 횡방향으로 그리고 반도체 층의 상부 부분(upper portion)에서 수직으로 연장되고, 상기 복수의 제1 트렌치 및 상기 복수의 홈은 상기 제1 횡방향과는 상이한 제2 횡방향을 따라 교대로 배열됨 - 를 형성하는 단계;각각의 홈에서 스페이서 - 상기 스페이서는 상기 제1 횡방향을 따라 횡방향으로 연장됨 - 를 형성하는 단계; 및각각의 제1 트렌치에서 두 개의 분리된 전도성 구조물 - 상기 분리된 전도성 구조물은 상기 제1 횡방향을 따라 평행하게 횡방향으로 연장됨 - 을 형성하는 단계를 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,각각의 제1 트렌치는 제1 깊이를 가지며; 그리고각각의 홈은 상기 제1 깊이보다 더 얕은 제2 깊이를 갖는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,각각의 분리된 전도성 구조물은 대응하는 제1 트렌치의 측벽을 따라 수직으로 연장되는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 복수의 제1 트렌치 및 홈을 형성하기 이전에, 각각이 상기 제2 횡방향을 따라 횡방향으로 그리고 상기 반도체 층의 상기 상부 부분에서 수직으로 연장되는 복수의 제2 트렌치를 형성하는 단계를 더 포함하고,상기 제2 횡방향은 상기 제1 횡방향에 수직인, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 스페이서를 형성하는 단계는:상기 복수의 제1 트렌치 및 상기 복수의 홈에서 유전체 재료를 증착하는 단계를 포함하고, 그 결과, 상기 복수의 홈에서 상기 복수의 스페이서가 형성되고, 각각의 제1 트렌치의 측벽 및 저부(bottom)를 피복하도록 분리 층(isolating layer)이 형성되는, 반도체 구조물을 형성하기 위한 방법</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 복수의 제1 트렌치를 형성한 이후, 상기 방법은:상기 복수의 제1 트렌치에서 초기 유전체 층을 증착하는 단계; 및상기 초기 유전체 층의 상부 부분을 제거하여 각각의 제1 트렌치의 하부 부분(lower portion)에 위치되는 저부 유전체 구조물을 형성하는 단계를 더 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,각각의 제1 트렌치에서 상기 두 개의 분리된 전도성 구조물을 형성하는 단계는:각각의 제1 트렌치의 측벽 및 상기 저부 유전체 구조물의 최상부 표면(top surface)을 피복하는 연속적인 전도성 구조물을 각각의 제1 트렌치에서 형성하는 단계; 및상기 연속적인 전도성 구조물을 상기 두 개의 분리된 전도성 구조물로 분리하도록 상기 저부 유전체 구조물의 상기 최상부 표면 상의 상기 연속적인 전도성 구조물의 저부 부분을 제거하는 단계를 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 연속적인 전도성 구조물을 형성하기 이전에, 상기 복수의 제1 트렌치, 제2 트렌치, 및 홈에 의해 분리되는 복수의 반도체 본체(semiconductor body)의 측벽을 산화하여, 각각의 제1 트렌치의 측벽 상에 게이트 유전체 층을 형성하는 단계를 더 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 연속적인 전도성 구조물을 형성하는 단계는:상기 게이트 유전체 층 및 상기 저부 유전체 구조물을 피복하도록 제1 전도성 층을 형성하는 단계; 및상기 제1 전도성 층을 피복하도록 제2 전도성 층을 형성하는 단계를 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서,상기 연속적인 전도성 구조물의 상기 저부 부분을 제거하는 단계는:펀치다운 에칭 또는 건식 에칭 프로세스를 수행하여 상기 연속적인 전도성 구조물의 상기 저부 부분을 제거하여 상기 저부 유전체 구조물을 노출시키는 단계를 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>11. 제7항에 있어서,각각의 제1 트렌치의 상기 분리된 전도성 구조물 사이에서 상기 제1 횡방향을 따라 연장되는 분리 구조물(isolating structure)을 형성하는 단계를 더 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>12. 제7항에 있어서,각각의 반도체 본체의 제1 단부에서 제1 도핑 영역을 형성하는 단계;상기 제1 단부 반대쪽의 각각의 반도체 본체의 제2 단부에서 제2 도핑 영역을 형성하는 단계;상기 제1 도핑 영역과 전기적으로 연결되는 비트 라인을 형성하는 단계; 및상기 제2 도핑 영역과 전기적으로 연결되는 커패시터를 형성하는 단계를 더 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>13. 메모리 셀의 어레이를 형성하기 위한 방법으로서,제1 폭보다 더 작은 제2 폭을 갖는 복수의 홈(groove)을 형성하는 동안 상기 제1 폭을 갖는 복수의 제1 트렌치 - 상기 복수의 제1 트렌치 및 상기 복수의 홈 각각은 제1 횡방향을 따라 횡방향으로 그리고 반도체 층의 상부 부분에서 수직으로 연장되고, 상기 복수의 제1 트렌치 및 상기 복수의 홈은 상기 제1 횡방향과는 상이한 제2 횡방향을 따라 교대로 배열됨 - 를 형성하는 단계;각각의 제1 트렌치 및 각각의 홈을 희생 재료로 충전하는 단계;각각의 홈의 상기 희생 재료의 상부 부분을 캡 층(cap layer)으로 교체하는 단계;각각의 제1 트렌치의 상기 희생 재료를 제거하는 단계; 및각각의 제1 트렌치에서 두 개의 분리된 전도성 구조물 - 상기 분리된 전도성 구조물은 상기 제1 횡방향을 따라 평행하게 횡방향으로 연장됨 - 을 형성하는 단계를 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,각각의 제1 트렌치는 제1 깊이를 가지며; 그리고각각의 홈은 상기 제1 깊이보다 더 얕은 제2 깊이를 갖는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서,각각의 분리된 전도성 구조물은 대응하는 제1 트렌치의 측벽을 따라 수직으로 연장되는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>16. 제13항에 있어서,상기 복수의 제1 트렌치 및 홈을 형성하기 이전에, 각각이 상기 제2 횡방향을 따라 횡방향으로 그리고 상기 반도체 층의 상기 상부 부분에서 수직으로 연장되는 복수의 제2 트렌치를 형성하는 단계를 더 포함하고;상기 제2 횡방향은 상기 제1 횡방향에 수직인, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,각각의 제1 트렌치의 상기 희생 재료를 제거한 이후, 상기 복수의 제1 트렌치에서 초기 유전체 층을 증착하는 단계; 및상기 초기 유전체 층의 상부 부분을 제거하여 각각의 제1 트렌치의 하부 부분에 위치되는 저부 유전체 구조물을 형성하는 단계를 더 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,각각의 제1 트렌치에서 상기 두 개의 분리된 전도성 구조물을 형성하는 단계는:각각의 제1 트렌치의 측벽 및 상기 저부 유전체 구조물의 최상부 표면을 피복하는 연속적인 전도성 구조물을 각각의 제1 트렌치에서 형성하는 단계; 및상기 연속적인 전도성 구조물을 상기 두 개의 분리된 전도성 구조물로 분리하도록 상기 저부 유전체 구조물의 상기 최상부 표면 상의 상기 연속적인 전도성 구조물의 저부 부분을 제거하는 단계를 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 연속적인 전도성 구조물을 형성하기 이전에, 상기 복수의 제1 트렌치, 제2 트렌치, 및 홈에 의해 분리되는 복수의 반도체 본체의 측벽을 산화하여, 각각의 제1 트렌치의 측벽 상에 게이트 유전체 층을 형성하는 단계를 더 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 연속적인 전도성 구조물을 형성하는 단계는:상기 게이트 유전체 층 및 상기 저부 유전체 구조물을 피복하도록 제1 전도성 층을 형성하는 단계; 및상기 제1 전도성 층을 피복하도록 제2 전도성 층을 형성하는 단계를 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>21. 제18항에 있어서,상기 연속적인 전도성 구조물의 상기 저부 부분을 제거하는 단계는:펀치다운 에칭 또는 건식 에칭 프로세스를 수행하여 상기 연속적인 전도성 구조물의 상기 저부 부분을 제거하여 상기 저부 유전체 구조물을 노출시키는 단계를 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>22. 제18항에 있어서,각각의 제1 트렌치의 상기 분리된 전도성 구조물 사이에서 상기 제1 횡방향을 따라 연장되는 분리 구조물을 형성하는 단계를 더 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>23. 제18항에 있어서,각각의 반도체 본체의 제1 단부에서 제1 도핑 영역을 형성하는 단계;상기 제1 단부 반대쪽의 각각의 반도체 본체의 제2 단부에서 제2 도핑 영역을 형성하는 단계;상기 제1 도핑 영역과 전기적으로 연결되는 비트 라인을 형성하는 단계; 및상기 제2 도핑 영역과 전기적으로 연결되는 커패시터를 형성하는 단계를 더 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>24. 제13항에 있어서,상기 두 개의 분리된 전도성 구조물을 형성한 이후, 각각의 홈의 상기 캡 층 및 상기 희생 재료를 제거하는 단계; 및각각의 홈에서 분리 층을 형성하는 단계를 더 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서,각각의 홈에서 상기 분리 층을 형성하는 단계는 상기 분리 층 내부에 임베딩되는 에어갭을 형성하는 단계를 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>26. 메모리 셀의 어레이를 형성하기 위한 방법으로서,제2 폭을 갖는 복수의 홈 - 각각의 홈은 제1 횡방향을 따라 횡방향으로 그리고 반도체 층의 상부 부분에서 수직으로 연장됨 - 을 형성하는 단계;각각의 홈에서 희생 층을 형성하는 단계;제1 패리티를 갖는 홈의 제1 서브세트의 상기 희생 층을 교대로 피복하도록 캡 층을 형성하는 단계;상기 캡 층에 의해 피복되지 않는 제2 패리티를 갖는 홈의 제2 서브세트의 상기 희생 층을 제거하고, 홈의 상기 제2 서브세트 각각을 확대하여 각각이 상기 제2 폭보다 더 큰 제1 폭을 갖는 복수의 제1 트렌치를 형성하는 단계; 및각각의 제1 트렌치에서 두 개의 분리된 전도성 구조물 - 상기 분리된 전도성 구조물은 상기 제1 횡방향을 따라 평행하게 횡방향으로 연장됨 - 을 형성하는 단계를 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>27. 제26항에 있어서,각각의 제1 트렌치는 제1 깊이를 가지며; 그리고각각의 홈은 상기 제1 깊이보다 더 얕은 제2 깊이를 갖는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>28. 제26항에 있어서,각각의 분리된 전도성 구조물은 대응하는 제1 트렌치의 측벽을 따라 수직으로 연장되는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>29. 제26항에 있어서,상기 복수의 홈을 형성하기 이전에, 각각이 제2 횡방향을 따라 횡방향으로 그리고 상기 반도체 층의 상기 상부 부분에서 수직으로 연장되는 복수의 제2 트렌치를 형성하는 단계를 더 포함하고;상기 제2 횡방향은 상기 제1 횡방향에 수직인, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>30. 제29항에 있어서,상기 복수의 제1 트렌치를 형성한 이후, 상기 복수의 제1 트렌치에서 초기 유전체 층을 증착하는 단계; 및상기 초기 유전체 층의 상부 부분을 제거하여 각각의 제1 트렌치의 하부 부분에 위치되는 저부 유전체 구조물을 형성하는 단계를 더 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>31. 제30항에 있어서,각각의 제1 트렌치에서 상기 두 개의 분리된 전도성 구조물을 형성하는 단계는:각각의 제1 트렌치의 측벽 및 상기 저부 유전체 구조물의 최상부 표면을 피복하는 연속적인 전도성 구조물을 각각의 제1 트렌치에서 형성하는 단계; 및상기 연속적인 전도성 구조물을 상기 두 개의 분리된 전도성 구조물로 분리하도록 상기 저부 유전체 구조물의 상기 최상부 표면 상의 상기 연속적인 전도성 구조물의 저부 부분을 제거하는 단계를 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>32. 제31항에 있어서,상기 연속적인 전도성 구조물을 형성하기 이전에, 상기 복수의 제1 트렌치, 제2 트렌치, 및 홈에 의해 분리되는 복수의 반도체 본체의 측벽을 산화하여, 각각의 제1 트렌치의 측벽 상에 게이트 유전체 층을 형성하는 단계를 더 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>33. 제32항에 있어서,상기 연속적인 전도성 구조물을 형성하는 단계는:상기 게이트 유전체 층 및 상기 저부 유전체 구조물을 피복하도록 제1 전도성 층을 형성하는 단계; 및상기 제1 전도성 층을 피복하도록 제2 전도성 층을 형성하는 단계를 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>34. 제31항에 있어서,상기 연속적인 전도성 구조물의 상기 저부 부분을 제거하는 단계는:펀치다운 에칭 또는 건식 에칭 프로세스를 수행하여 상기 연속적인 전도성 구조물의 상기 저부 부분을 제거하여 상기 저부 유전체 구조물을 노출시키는 단계를 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>35. 제31항에 있어서,각각의 제1 트렌치의 상기 분리된 전도성 구조물 사이에서 상기 제1 횡방향을 따라 연장되는 분리 구조물을 형성하는 단계를 더 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>36. 제31항에 있어서,각각의 반도체 본체의 제1 단부에서 제1 도핑 영역을 형성하는 단계;상기 제1 단부 반대쪽의 각각의 반도체 본체의 제2 단부에서 제2 도핑 영역을 형성하는 단계;상기 제1 도핑 영역과 전기적으로 연결되는 비트 라인을 형성하는 단계; 및상기 제2 도핑 영역과 전기적으로 연결되는 커패시터를 형성하는 단계를 더 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>37. 제26항에 있어서,상기 두 개의 분리된 전도성 구조물을 형성한 이후, 상기 캡 층 및 각각의 홈의 상기 희생 층을 제거하는 단계; 및각각의 홈에서 분리 층을 형성하는 단계를 더 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>38. 제37항에 있어서,상기 각각의 홈에서 상기 분리 층을 형성하는 단계는 상기 분리 층 내부에 임베딩되는 에어갭을 형성하는 단계를 포함하는, 메모리 셀의 어레이를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>39. 반도체 구조물을 형성하기 위한 방법으로서,제1 폭을 갖는 복수의 제1 트렌치를 형성하는 동안 상기 제1 폭보다 더 작은 제2 폭을 갖는 복수의 홈 - 상기 복수의 제1 트렌치 및 상기 복수의 홈 각각은 제1 횡방향을 따라 횡방향으로 그리고 반도체 층의 상부 부분에서 수직으로 연장되고, 상기 복수의 제1 트렌치 및 상기 복수의 홈은 상기 제1 횡방향과는 상이한 제2 횡방향을 따라 교대로 배열됨 - 을 형성하는 단계;각각의 홈에서 스페이서 - 상기 스페이서는 상기 제1 횡방향을 따라 횡방향으로 연장됨 - 를 형성하는 단계; 및각각의 제1 트렌치에서 두 개의 분리된 전도성 구조물 - 상기 분리된 전도성 구조물은 상기 제1 횡방향을 따라 평행하게 횡방향으로 연장됨 - 을 형성하는 단계를 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>40. 제39항에 있어서,각각의 제1 트렌치는 제1 깊이를 가지며; 그리고각각의 홈은 상기 제1 깊이보다 더 얕은 제2 깊이를 갖는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>41. 제39항에 있어서,각각의 분리된 전도성 구조물은 대응하는 제1 트렌치의 측벽을 따라 수직으로 연장되는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>42. 제39항에 있어서,상기 복수의 제1 트렌치 및 홈을 형성하기 이전에, 각각이 상기 제2 횡방향을 따라 횡방향으로 그리고 상기 반도체 층의 상기 상부 부분에서 수직으로 연장되는 복수의 제2 트렌치를 형성하는 단계를 더 포함하고;상기 제2 횡방향은 상기 제1 횡방향에 수직인, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>43. 제39항에 있어서,상기 스페이서를 형성하는 단계는:상기 복수의 제1 트렌치 및 상기 복수의 홈에서 유전체 재료를 증착하는 단계를 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>44. 제42항에 있어서,상기 복수의 제1 트렌치를 형성한 이후, 상기 방법은:상기 복수의 제1 트렌치에서 초기 유전체 층을 증착하는 단계; 및상기 초기 유전체 층의 상부 부분을 제거하여 각각의 제1 트렌치의 하부 부분에 위치되는 저부 유전체 구조물을 형성하는 단계를 더 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>45. 제44항에 있어서,각각의 제1 트렌치에서 상기 두 개의 분리된 전도성 구조물을 형성하는 단계는:각각의 제1 트렌치의 측벽 및 상기 저부 유전체 구조물의 최상부 표면을 피복하는 연속적인 전도성 구조물을 각각의 제1 트렌치에서 형성하는 단계; 및상기 연속적인 전도성 구조물을 상기 두 개의 분리된 전도성 구조물로 분리하도록 상기 저부 유전체 구조물의 상기 최상부 표면 상의 상기 연속적인 전도성 구조물의 저부 부분을 제거하는 단계를 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>46. 제45항에 있어서,상기 연속적인 전도성 구조물을 형성하기 이전에, 상기 복수의 제1 트렌치, 제2 트렌치, 및 홈에 의해 분리되는 복수의 반도체 본체의 측벽을 산화하여, 각각의 제1 트렌치의 측벽 상에 게이트 유전체 층을 형성하는 단계를 더 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>47. 제46항에 있어서,상기 연속적인 전도성 구조물을 형성하는 단계는:상기 게이트 유전체 층 및 상기 저부 유전체 구조물을 피복하도록 제1 전도성 층을 형성하는 단계; 및상기 제1 전도성 층을 피복하도록 제2 전도성 층을 형성하는 단계를 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>48. 제45항에 있어서,상기 연속적인 전도성 구조물의 상기 저부 부분을 제거하는 단계는:펀치다운 에칭 또는 건식 에칭 프로세스를 수행하여 상기 연속적인 전도성 구조물의 상기 저부 부분을 제거하여 상기 저부 유전체 구조물을 노출시키는 단계를 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>49. 제45항에 있어서,각각의 제1 트렌치의 상기 분리된 전도성 구조물 사이에서 상기 제1 횡방향을 따라 연장되는 분리 구조물을 형성하는 단계를 더 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>50. 제45항에 있어서,각각의 반도체 본체의 제1 단부에서 제1 도핑 영역을 형성하는 단계;상기 제1 단부 반대쪽의 각각의 반도체 본체의 제2 단부에서 제2 도핑 영역을 형성하는 단계;상기 제1 도핑 영역과 전기적으로 연결되는 비트 라인을 형성하는 단계; 및상기 제2 도핑 영역과 전기적으로 연결되는 커패시터를 형성하는 단계를 더 포함하는, 반도체 구조물을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>51. 반도체 디바이스로서,각각이 수직 방향으로 연장되는 반도체 본체, 및 상기 반도체 본체의 측벽에 인접하게 연장되는 수직 게이트 구조물을 포함하는 수직형 트랜지스터의 어레이를 포함하고:수직형 트랜지스터의 각각의 행의 상기 수직 게이트 구조물은 서로 연결되고 제1 횡방향을 따라 연장되어 워드 라인을 형성하고;두 개의 인접한 워드 라인은 수직형 트랜지스터의 두 개의 인접한 행 사이의 동일한 제1 트렌치 분리부(trench isolation)에서 임베딩되며; 그리고수직형 트랜지스터의 상기 두 개의 인접한 행은 제2 트렌치 분리부에 의해 제2 횡방향에서 수직형 트랜지스터의 다른 행과는 분리되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>52. 제51항에 있어서,각각의 제1 트렌치 분리부는:상기 제1 횡방향을 따라 연장되며 상기 두 개의 인접한 워드 라인을 분리하는 분리 구조물을 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>53. 제51항에 있어서,상기 수직 게이트 구조물은 게이트 전극 및 게이트 유전체를 포함하고, 상기 게이트 유전체는 상기 게이트 전극과 대응하는 반도체 본체 사이에 있는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>54. 제51항에 있어서,각각의 수직형 트랜지스터는 대응하는 반도체 본체의 두 개의 단부에서 각각 배치되는 소스 및 드레인을 더 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>55. 제54항에 있어서,상기 소스는 비트 라인에 전기적으로 연결되고; 그리고상기 드레인은 각각 커패시터에 전기적으로 연결되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>56. 제52항에 있어서,상기 분리 구조물은 에어갭을 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>57. 제55항에 있어서,각각의 제2 트렌치 분리부는 에어갭을 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>58. 제53항에 있어서,상기 게이트 전극은 제1 게이트 전극 층 및 제2 게이트 전극 층을 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>59. 제51항에 있어서,상기 제2 횡방향을 따르며 하나의 제2 트렌치 분리부에 의해 분리되는 두 개의 인접한 수직형 트랜지스터는 공통 소스를 공유하고 동일한 비트 라인에 연결되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>60. 제51항에 있어서,각각의 제1 트렌치 분리부는 제1 폭 및 제1 깊이를 가지며; 그리고각각의 제2 트렌치 분리부는 상기 제1 폭보다 더 작은 제2 폭 및 상기 제1 깊이보다 더 얕은 제2 깊이를 갖는, 반도체 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country> </country><engName>LIU, Wei</engName><name>리우 웨이</name></inventorInfo><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country> </country><engName>ZHU, Hongbin</engName><name>주 홍빈</name></inventorInfo><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country> </country><engName>WANG, Yanhong</engName><name>왕 얀홍</name></inventorInfo><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country> </country><engName>LIU, Zichen</engName><name>리우 지첸</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.05.19</priorityApplicationDate><priorityApplicationNumber>63/343,848</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.06.13</priorityApplicationDate><priorityApplicationNumber>63/351,604</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.08.09</receiptDate><receiptNumber>1-1-2024-0868396-00</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.08.09</receiptDate><receiptNumber>1-1-2024-0867493-52</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.08.09</receiptDate><receiptNumber>1-1-2024-0868379-23</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.13</receiptDate><receiptNumber>1-5-2024-0132938-22</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.04.25</receiptDate><receiptNumber>9-5-2025-0402937-86</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.06.20</receiptDate><receiptNumber>1-1-2025-0691600-69</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.06.20</receiptDate><receiptNumber>1-1-2025-0691611-61</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247026808.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ea189098f038aa6256791db1f5ced412b995b388b2b81aee7f1a245c224c45cd23e187f76e8f1207f83d550f18ab23e7d15e9fe9806e362c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf389b62649a0cdb8eed0cf1b2a7c67d3f06cea50096b8a4fb51165234fbd0ebb3e1a9df5cb15bd2af417ee7a6ebf330ad87325b2bcbb150fd</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>