/* Generated by Yosys 0.18+29 (git sha1 b2408df31, gcc 10.3.0-1ubuntu1~20.04 -fPIC -Os) */

module adder8(\in1[0] , \in1[1] , \in1[2] , \in1[3] , \in1[4] , \in1[5] , \in1[6] , \in1[7] , \in2[0] , \in2[1] , \in2[2] , \in2[3] , \in2[4] , \in2[5] , \in2[6] , \in2[7] , \res[0] , \res[1] , \res[2] , \res[3] , \res[4] 
, \res[5] , \res[6] , \res[7] , \res[8] );
  wire _00_;
  wire _01_;
  wire _02_;
  wire _03_;
  wire _04_;
  wire _05_;
  wire _06_;
  wire _07_;
  wire _08_;
  wire _09_;
  wire _10_;
  wire _11_;
  wire _12_;
  wire _13_;
  wire _14_;
  wire _15_;
  wire _16_;
  input \in1[0] ;
  wire \in1[0] ;
  input \in1[1] ;
  wire \in1[1] ;
  input \in1[2] ;
  wire \in1[2] ;
  input \in1[3] ;
  wire \in1[3] ;
  input \in1[4] ;
  wire \in1[4] ;
  input \in1[5] ;
  wire \in1[5] ;
  input \in1[6] ;
  wire \in1[6] ;
  input \in1[7] ;
  wire \in1[7] ;
  input \in2[0] ;
  wire \in2[0] ;
  input \in2[1] ;
  wire \in2[1] ;
  input \in2[2] ;
  wire \in2[2] ;
  input \in2[3] ;
  wire \in2[3] ;
  input \in2[4] ;
  wire \in2[4] ;
  input \in2[5] ;
  wire \in2[5] ;
  input \in2[6] ;
  wire \in2[6] ;
  input \in2[7] ;
  wire \in2[7] ;
  output \res[0] ;
  wire \res[0] ;
  output \res[1] ;
  wire \res[1] ;
  output \res[2] ;
  wire \res[2] ;
  output \res[3] ;
  wire \res[3] ;
  output \res[4] ;
  wire \res[4] ;
  output \res[5] ;
  wire \res[5] ;
  output \res[6] ;
  wire \res[6] ;
  output \res[7] ;
  wire \res[7] ;
  output \res[8] ;
  wire \res[8] ;
  AND2_X1 _17_ (
    .A1(_04_),
    .A2(_07_),
    .ZN(_10_)
  );
  NOR2_X1 _18_ (
    .A1(_04_),
    .A2(_07_),
    .ZN(_11_)
  );
  NOR2_X1 _19_ (
    .A1(_10_),
    .A2(_11_),
    .ZN(_14_)
  );
  XOR2_X1 _20_ (
    .A(_06_),
    .B(_09_),
    .Z(_12_)
  );
  XNOR2_X1 _21_ (
    .A(_12_),
    .B(_14_),
    .ZN(_16_)
  );
  XNOR2_X1 _22_ (
    .A(_08_),
    .B(_05_),
    .ZN(_13_)
  );
  XNOR2_X1 _23_ (
    .A(_13_),
    .B(_10_),
    .ZN(_15_)
  );
  assign \res[2]  = 1'h0;
  assign \res[3]  = 1'h1;
  assign \res[4]  = 1'h0;
  assign \res[6]  = 1'h1;
  assign \res[7]  = 1'h1;
  assign \res[8]  = 1'h1;
  assign _06_ = \in1[5] ;
  assign _09_ = \in2[5] ;
  assign _04_ = \in1[0] ;
  assign _07_ = \in2[0] ;
  assign \res[0]  = _14_;
  assign \res[5]  = _16_;
  assign _08_ = \in2[1] ;
  assign _05_ = \in1[1] ;
  assign \res[1]  = _15_;
endmodule
