<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1575481660">
  <File Type="VDS-TIMING-PB" Name="top_level_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_level_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="top_level.dcp"/>
  <File Type="RDS-UTIL-PB" Name="top_level_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="top_level_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="top_level_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="top_level.vds"/>
  <File Type="REPORTS-TCL" Name="top_level_reports.tcl"/>
  <File Type="PA-TCL" Name="top_level.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/ADC_Interface.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/AM_BP_Filter.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/AM_audio_condition.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/DAC_stuff.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Local_Oscillator.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Mixer.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Peak_detect_hold.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/Modules/My_Modules/control_height.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA_SDR_VGA/FPGA_SDR_VGA.srcs/sources_1/imports/Modules/My_Modules/control_height.sv"/>
        <Attr Name="ImportTime" Val="1575408393"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/My_Modules/control_period.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA_SDR_VGA/FPGA_SDR_VGA.srcs/sources_1/imports/My_Modules/control_period.sv"/>
        <Attr Name="ImportTime" Val="1575409063"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/Modules/My_Modules/control_trigger_height.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA_SDR_VGA/FPGA_SDR_VGA.srcs/sources_1/imports/Modules/My_Modules/control_trigger_height.sv"/>
        <Attr Name="ImportTime" Val="1575408342"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/Modules/Given_Modules/debounce.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA_SDR_VGA/FPGA_SDR_VGA.srcs/sources_1/imports/Modules/Given_Modules/debounce.sv"/>
        <Attr Name="ImportTime" Val="1575407064"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/My_Modules/function_pixel_logic.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA_SDR_VGA/FPGA_SDR_VGA.srcs/sources_1/imports/My_Modules/function_pixel_logic.sv"/>
        <Attr Name="ImportTime" Val="1575413551"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/Modules/My_Modules/trigger_buffer.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA_SDR_VGA/FPGA_SDR_VGA.srcs/sources_1/imports/Modules/My_Modules/trigger_buffer.sv"/>
        <Attr Name="ImportTime" Val="1575412385"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/imports/Modules/Given_Modules/xvga.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA_SDR_VGA/FPGA_SDR_VGA.srcs/sources_1/imports/Modules/Given_Modules/xvga.sv"/>
        <Attr Name="ImportTime" Val="1575407079"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/top_level.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../../sine_wave_12_bit.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/fft_mag/fft_mag.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top_level"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/6_111/nexys4_ddr_default.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../lab1_checkoff_1/lab1_checkoff_1.srcs/constrs_1/imports/6_111/nexys4_ddr_default.xdc"/>
        <Attr Name="ImportTime" Val="1568068139"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="frame_bram"/>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
  <BlockFileSet Type="BlockSrcs" Name="sine_wave"/>
</GenRun>
