應用於奈米 CMOS ICs 之 Gm-C 類比濾波器設計技術(I) 
“Gm-C Analog Filter Design Techniques in Nanoscale CMOS ICs (I)” 
計畫編號：NSC 98-2221-E-009-139 
執行期間：2009 年 08 月 01 日至 2010 年 07 月 31 日 
主持人：交通大學電信工程系副教授  洪崇智 
 
 
I. 中文摘要 
在現今進步的製程技術，CMOS 製程已經由深次微米朝向奈米技術的發展，由於奈米
技術的使用，短通道效應影響轉導放大器的線性度效能越來越明顯，而電晶體飽和區的公
式將會受到短通道效應的嚴重影響，因此許多由理想電流公式所衍伸出的傳統轉導放大器
架構在先進的製程中所受到的非理想效應，比起過去製程將會更多。同時在深次微米的製
程技術中，工作電壓也漸漸的下降，電晶體的臨界電壓值越來越小，這樣的環境下，電路
設計上面臨了許多的挑戰。在現今可攜式裝置中，低功率低消耗的特性要求越來越高下，
新製程下的設計與研發都具有相當的前瞻性以及發展性。 
  
由於數位電路的盛行以及電腦輔助工具的成熟，CMOS 元件的電子特性針對了數位電
路的使用達到最佳化的設計。當我們使用的元件達到奈米的階級，數位電路的整體效能將
不會受到影響而被降低，但對於類比電路而言，所需維持的效能諸如：增益、頻寬、動態
範圍以及線性度將會受到很大的影響。因此我們必須針對奈米製程發展適當的類比電路架
構。除此之外，隨著高位元速度的應用需求，類比電路將必須工作於較高的速度以符合所
需，同時其效能必須維持在同樣的水準。 
 
在本計畫中，我們將以奈米 CMOS 技術來研究並設計 GM-C 濾波器。首先，我們將以
CMOS 技術設計轉導放大器，此放大器將使用電流回授技巧，以做為操作於寬頻濾波器的
基本方塊。由於短通道效應的產生，電晶體的電流與電壓不呈現線性的關係，設計一個寬
頻且線性的運算轉導放大器將會是一個很大的挑戰。經由規格的考量與電路架構的選定，
我們將能設計出所要求的濾波器。最後，我們將依照電路特性做進一步之調整與建檔，以
做為接下來奈米製程之設計考量。 
在我們的研究當中，我們的目標為轉導放大器以及轉導電容式濾波器。轉導放大器為
一基本的電路元件方塊，其功能為線性的轉換輸入電壓至輸出電流，此放大器可用於乘法
器、壓控震盪器、轉導電容式濾波器以及連續時間三角積分調變器。在此計畫當中，我們
將所設計的轉導放大器使用於轉導電容式濾波器，並期望此濾波器能適用於無線以及有線
的傳輸系統當中，同時我們將使用奈米製程來設計所需的電路。在此次的報告中，我們已
使用 180nm 的製程，實現了兩個新的轉導放大器的架構。一個是 Super Source Follower OTA 
with a Positive Feedback，此架構能在頻率為 10MHz 時，擁有 HD3 為-69dB 的線性度。另
一個架構則是 Pseudo-Differential pair with CMFF，能在頻率到達 40MHz 時，HD3 仍有
-62.3dB 的高線性度。 
          1 
With the advent of nano-technology, there are two new structures of OTAs proposed in this  
report. One is called Super Source Follower OTA with a Positive Feedback. This structure can 
achieve -70dB HD3 at the speed of 10MHz. The other new structure is called Pseudo-Differential 
pair with CMFF. Its linearity performance achieves -62.3dB THD at the speed of 40MHz.  
 
Consequently, with innovated design and the progress of process, novel concepts of circuit 
designs will be investigated to drive the circuits to their utmost. Inevitably, our high speed high 
linearity analog filter will be integrated with the components in the other sub-projects to achieve 
an excellent system. 
 
Keywords: nano-scale, linearity, OTA, Gm-C filter 
 
 
 
 
II.前言及研究目的 
    近年來低電壓的電路系統需求日益增加，尤其對於系統單晶片的應用更加的明顯。當
我們把工作電壓降低，數位電路將能在相同的電路效能下擁有更小的消耗功率；但是對於
類比電路而言，整體電路的效能將會受到很大的影響。除此之外，電路的面積將需要被適
當的考量，以降低進階多功能式系統單晶片的成本。因此，新穎的類比積體電路技術將是
個非常熱門的課題。 
    一般類比電路大多是以電壓方式(voltage mode)來處理信號，而電壓式運算放大器
(Operational Amplifier；OP Amp.)因為價格低廉且技術穩定，使得電壓式運算放大器被一般
電路設計者廣泛使用，但是電壓式電路受限於增益頻寬積(GBP)為定值且slew rate不夠高，
使得電路設計者在處理高頻訊號時受到了許多限制。 
    而近年來電流式(current mode)電路受到許多電路設計者的矚目，是因為電流式電路具
有較大的線性範圍、較佳的動態範圍以及電路結構較簡單等等，而成為各界學者專家研究
之對象。 
    運算轉導放大器(Operational Transconductance Amplifier；OTA)是目前最常見的電流式
電路元件方塊。OTA在設計上最大的問題在於對其線性度的要求，目前的研究也都著重於
線性度的提升為主，而消耗功率的考量亦是OTA的另一項重要性能指標。 
              
 
3 
         
由總諧波失真的定義，THD 可近似為 HD3 
      
由以上推導可知對differential pair的線性度影響最大的即為HD3，因此將HD3降低便是主要
的設計目標。 
 
3.2  Super Source Follower OTA with a Positive Feedback 
3.2.1   運作原理  
由於轉導放大器線性度比較不好，所以許多文獻就根據此點缺點提出改善的方法。其
中 Source Degeneration Circuit 是幾個用於高速轉導放大器的基本架構之ㄧ。如 Figure 3.2.1.1
所示: 
 
 
Figure 3.2.1.1. Source Degeneration Circuit 
 
 
此電路的運作原理:理想上是希望 M1 的輸入跟 M2 的輸入能完全的隨藕到源極降低電
阻 2R 的二端，然後藉由此電阻而產生與兩端輸入差模電壓成正比的電流，而此電流會流到
輸出端。因為電阻是被動元件所以其所產生的電流會非常的線性。然而， MOS 輸入端的
閘極到源極之間有等效電阻值 1/gm，此電阻值是會隨著製程或是溫度而有所變化。因此，
就電路上來看可以得知，增加電阻值 2R 可以增加線性度，因為電阻值 2R 增加相對地 1/gm
就變小，所以就能更接近理想;另外增加輸入端二個 MOS 的 gm 值也可以增加線性度，因
為增加 gm 值輸入端的二個 MOS 其閘極(G)到源極(S)之間有電阻值(1/gm)就變小，所以能
增加線性度。就數學式子來看: 
            5. 
Figure 
Figure 3.2.1.3. The Modified Feedforward-Regulated OTA 
在上圖中，M1 與 M2 為此源極降低轉導放大器的主要輸入；而 M3 (M4)、M5 (M6)、M7 (M8)
則是我們用來降 Figure 3.2.1.2.中 x 點阻抗的電路。經由導證我們知道此架構從 M5 (M6)的
源極端看進去的等效阻抗為： 
131575
eq
11R
ommomm rggrgg
−=                         (17) 
為了降低非理想效應對整體電路的線性度的影響，我們適當的設計電晶體的比例使得 eqR 趨
近於0，所以當在作轉導值轉換時，能獲得較好的線性度。由於
575
1
omm rgg
本身的數量級就
很小，就算製程產生漂移使得 eqR 不為0，線性度也不會因為製程的關係而有太大的改變。
電晶體M13~M16則是用來做level shift的電路，目的是用來使電路操作在正確的偏壓點上，
此作用在於由於電容式轉導放大器的結構中，轉導放大器是以串接方式操作，因此在設計
上轉導放大器的輸出共模電壓與輸入共模電壓必須在同一個電壓值。而M17則是用來調整
電路的轉導值大小，藉由控制外部電壓來調整M17的電阻值，當電阻值越大時轉導值則較
小，當製程或是溫度造成漂移的時候，則可以藉由此調整電路調整回我們所要的轉導值。 
 
 
 
 
 
 
 
 
 
 
 
 
          7. 
3.2.3 結果： 
  Figure 3.2.1.3.架構之 OTA 的測量結果如下。  THD 的量測結果如 Fig. 3.3.3.1. 從
此圖可知在 10MHZ輸入一 0.6Vpp 的訊號時，HD3 為 -69dB at 10MHz for 0.6Vpp ，而 HD2 
為 -64dB.此 HD2 是電流鏡與輸入端的布匹配所造成的.然而，此不匹配在 single-ended to 
differential input and differential output to single-ended conversion 時能夠忽略。  
在 Fig. 3.2.3.2中 IM3 為 -60dB for 9MHz and 11MHz。 Fig. 3.2.3.2 顯示了不同頻率的
輸入訊號下的 HD3 。 
 
Fig. 3.2.3.1 the Total Harmonic Distortion 
 
 
Fig. 3.2.3.2the Inter-modulation Distortion 
9. 
同樣的想法，若我們在 common mode 之外同樣的也將第三次諧波的成分也抽離，output
訊號的第三次諧波失真成分也就能夠去除。在這樣的概念下，我們將 feed forward 的電路進
而發展成如 Fig3.3.1.2。 
 
Fig3.3.1.2 
 
3.3.2 轉導放大器電路 
OTA 基本架構如 Fig3.3.2： 
Fig3.3.2 
 
    中間的八顆 MOS 為 Pseudo-Differential pair with CMFF，而此種接法除了有 CMFF 的功
能外，在 Gm 值上亦可以有兩倍的增益。而最左邊與最右邊的八顆 MOS 即是用來產生 HD3
的電路，利用 MOS 在不同 W/L 之下會有不同高次諧波失真的係數比例，來產生大小接近 
                                   11 
3.3.4 佈局 ( Layout ) 
Technology : TSMC 0.18um mixed-signal RF General Purpose MiM A1 1P6M 1.8&3.3v (使用
製程) 
Package : No 18 S/B(包裝種類) 
Chip Size : 0.350*0.350mm2 (晶片面積；mm2) 
Transistor/Gate Count : 30 (電晶體/邏輯閘數) 
Power Dissipation : 0.451mW(功率消耗；mW) 
Max. Frequency : 50MHz(最高工作頻率，MHz) 
 
 
Fig 3.3.4.1 
 
Fig3.3.4.2 
 
                               13 
規格列表: 
Specification  
Power supply(V) 1.2 
Total Current (mA) 0.384 
Power Dissipation (mW) 0.461 
DC gain(dB) 35.9 
GM value(A/V) 1.04m 
HD3(dB) -62.31 
Phase margin 90.1 
Chip size 0.35 x 0.35 mm2 
 
IV. 參考文獻 
 
[1] C.Yoo, S.W.Lee, and W.Kim “A ±1.5V, 4-MHz CMOS Continuous-Time Filter with a 
Single-Integrator Based Tuning” IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 33, 
NO. 1, JANUARY 1998. 
[2] A.Lewinski and J.Silva-Martinez “A High-Frequency Transconductor Using a Robust Nonlinearity 
Cancellation” IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS,—II: EXPRESS 
BRIEFS, VOL. 53, NO. 9, SEPTEMBER 2006. 
[3] E.Sanchez-Sinencio and J.Silva-Martinez “CMOS transconductance amplifiers, architectures 
and active filters: a tutorial” IEE Proc -CircuitJ Device5 Syst , Vol 147, No I . February 2000. 
[4] A.N.Mohieldin, E.Sánchez-Sinencio, and J.Silva-Martínez” Nonlinear Effects in Pseudo 
Differential OTAsWith CMFB” IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: 
ANALOG AND DIGITAL SIGNAL PROCESSING, VOL. 50, NO. 10, OCTOBER 2003. 
[5]F.Bahmani, E.Sanches-Sinencio “A Highly Linear Pseudo-Differential Transconductance” 
IEEE, 2004. 
[6]R.Schaumann, M.E.Van Valkenburg, “Design of Analog Filters” New York: Oxford 
University Press, Inc. 
[7] Robert Kolm, and Horst Zimmermann, “A 3rd-Order 235MHz Low-Pass gmC-Filter in     
120nm CMOS,” European Solid-State Circuits conference (ESSCIRC), pp. 215-218, Sept. 
2006. 
                                   15 
2010 IEEE International Solid-State Circuits Conference 
 
洪崇智 
國立交通大學電信工程學系 
 
（一）會議內容 
 
2010的 IEEE International Solid-State Circuits Conference 在美國舊金山市舉
行，會議期間為二月七日至二月十一日。此會每年召開一次，主要內容為類
比電路設計、類比/數位 & 數位/類比轉換器、類比功率電路設計、無線系
統及無線電路設計、處理器、記憶體、顯示器技術等領域的學術研究。 
 
（二）主要效益 
 
會中參與人員包括美國學界及業界的學者專家，與來自世界各地之學者專
家，包括台灣各校的學者如汪重光教授、黄威教授、陳良基教授等，與會人
員均為ＳＯＣ方面之專家，對於新技術之了解、學術交流及計畫的進行有很
大的幫助。 
 
同時在跨領域交流方面，大會所安排的無線系統及無線電路設計、記憶體、
顯示器技術在許多方面均與晶片系統的製程技術、系統整合、封裝技術有密
切的關係，對於跨領域交流有很大的幫助。 
