# Project_PELAB (Project which is made to learn VHDL language)
Đề bài: Với đầu vào là 1 số 4 bit bất kỳ, thiết kế mạch cộng trừ 1 bit cho số đó bằng ngôn ngữ VHDL, thao tác trên bo mạch FPGA Zybo z7-10
