<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:42:59.4259</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.04.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7034940</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>집적 회로(IC) 칩(들)을 패키지 기판에 인터페이싱하기 위한 커패시터 내장형 재배선 층(RDL) 기판을 채용하는 IC 패키지들 및 관련 방법들</inventionTitle><inventionTitleEng>INTEGRATED CIRCUIT (IC) PACKAGES EMPLOYING A CAPACITOR-EMBEDDED, REDISTRIBUTION LAYER (RDL) SUBSTRATE FOR INTERFACING AN IC CHIP(S) TO A PACKAGE SUBSTRATE, AND RELATED METHODS</inventionTitleEng><openDate>2024.01.02</openDate><openNumber>10-2024-0000470</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.03.24</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.10.12</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 21/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10N 97/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 커패시터 내장형 재배선 층(RDL) 기판을 채용하는 집적 회로(IC) 패키지들 및 관련 제조 방법들. 내장된 커패시터는 전류-저항(IR) 강하를 감소시키기 위한 디커플링 커패시턴스를 제공하기 위해 전력 분배 네트워크(PDN)에 결합될 수 있다. RDL 기판은 IC 칩(들)과 패키지 기판 사이에 배치되어 내장된 커패시터(들)와 IC 칩(들) 사이의 거리를 최소화하여 PDN에서의 기생 인덕턴스를 감소시키고, 따라서 PDN 노이즈를 감소시킨다. 패키지 기판과 IC 칩(들) 사이에 RDL 기판이 배치된 경우, RDL 기판은 패키지 기판과 IC 칩(들) 사이의 관통-상호 연결부들을 지원해야 한다. 이와 관련하여, RDL 기판은 작은 피치 금속 인터커넥트들을 지원하고 팬아웃 기능(fan-out capability)을 제공하기 위해 IC 칩(들)에 인접한 외부 RDL 층을 포함한다. 이는 고밀도 다이 인터커넥트 IC 칩들로 향상된 연결 호환성을 제공하는 동시에 PDN에서 더 가깝게 위치된 내장된 커패시터를 또한 지원한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.10.27</internationOpenDate><internationOpenNumber>WO2022226465</internationOpenNumber><internationalApplicationDate>2022.04.08</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/071621</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로(IC) 패키지(package)로서,복수의 패키지 기판 인터커넥트(interconnect)들을 포함하는 패키지 기판;복수의 다이 인터커넥트(die interconnect)들을 포함하는 IC 칩;상기 패키지 기판과 상기 IC 칩 사이에 배치된 재배선 층(RDL) 기판 — 상기 RDL 기판은: 상기 복수의 다이 인터커넥트들 중 다이 인터커넥트에 결합된 RDL 인터커넥트를 각각 포함하는 복수의 재배선 금속 라인들을 포함하는 RDL 층; 복수의 기판 인터커넥트들을 포함하는 기판 층; 및 상기 RDL 층과 상기 기판 층 사이에 배치된 커패시터(capacitor)를 포함함 —; 및상기 복수의 다이 인터커넥트들 중 다이 인터커넥트 및 상기 커패시터에 전기적으로 결합된 적어도 하나의 수직 인터커넥트 액세스(vertical interconnect access)(비아(via))를 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 기판 층은 제2 RDL 인터커넥트를 각각 포함하는 복수의 제2 재배선 금속 라인들을 포함하는 제2 RDL 층을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 복수의 다이 인터커넥트들 중 다이 인터커넥트 및 상기 기판 층 내의 상기 복수의 기판 인터커넥트들 중 적어도 하나의 기판 인터커넥트에 결합된 적어도 하나의 제2 비아를 추가로 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 커패시터와 상기 RDL 층 사이에 배치된 패시베이션 층(passivation layer)을 추가로 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 적어도 하나의 비아는, 상기 RDL 기판을 통해 배치되고 상기 복수의 재배선 금속 라인들 중 상기 다이 인터커넥트에 결합된 재배선 금속 라인에 전기적으로 결합되는 적어도 하나의 실리콘-관통-비아(through-silicon-via)(TSV)를 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 적어도 하나의 TSV의 높이 대 폭의 종횡비는 적어도 2.0 인, IC 패키지.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서,상기 RDL 기판을 통해 배치되고 상기 RDL 층 내의 복수의 RDL 인터커넥트들 중 RDL 인터커넥트 및 상기 기판 층 내의 상기 복수의 기판 인터커넥트들 중 기판 인터커넥트에 전기적으로 결합되는 복수의 제2 비아들을 추가로 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 복수의 제2 비아들의 높이 대 폭의 종횡비는 적어도 1.0 인, IC 패키지.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,상기 RDL 층과 상기 기판 층 사이에 배치된 유전체 재료를 포함하는 유전체 층; 및상기 유전체 층에 내장된(embedded) 커패시터 패키지(capacitor package) — 상기 커패시터 패키지는 상기 커패시터를 포함함 — 를 추가로 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 적어도 하나의 비아는, 상기 커패시터 패키지를 통해 배치되고 상기 복수의 재배선 금속 라인들 중 상기 다이 인터커넥트에 결합되는 재배선 금속 라인에 전기적으로 결합되는 적어도 하나의 실리콘-관통-비아(TSV)를 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>11. 제9 항에 있어서,상기 RDL 기판을 통해 배치되고 상기 RDL 층 내의 복수의 RDL 인터커넥트들 중 RDL 인터커넥트 및 상기 기판 층 내의 상기 복수의 기판 인터커넥트들 중 기판 인터커넥트에 전기적으로 결합되는 복수의 제2 비아들을 추가로 포함하고;상기 복수의 제2 비아들은 상기 커패시터 패키지 외부에 상기 RDL 기판의 상기 유전체 층을 통해 배치되는, IC 패키지.</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서, 상기 복수의 재배선 금속 라인들 중 적어도 하나의 재배선 금속 라인은 자신의 개개의 RDL 인터커넥트의 수직 경로 외부로 팬-아웃되는(fanned-out), IC 패키지.</claim></claimInfo><claimInfo><claim>13. 제1 항에 있어서,상기 복수의 다이 인터커넥트들은 제1 피치(pitch)를 갖고;상기 기판 층 내의 상기 복수의 기판 인터커넥트들은 상기 제1 피치보다 더 큰 제2 피치를 갖고; 그리고상기 복수의 패키지 기판 인터커넥트들은 상기 제2 피치를 갖는, IC 패키지.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 RDL 기판을 통해 배치되고 상기 RDL 층 내의 복수의 RDL 인터커넥트들 중 RDL 인터커넥트 및 상기 기판 층 내의 상기 복수의 기판 인터커넥트들 중 상기 복수의 패키지 기판 인터커넥트들 중 패키지 기판 인터커넥트에 결합된 기판 인터커넥트에 전기적으로 결합되는 복수의 제2 비아들을 추가로 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>15. 제1 항에 있어서,상기 패키지 기판은 제1 외부 표면을 추가로 포함하고, 상기 복수의 패키지 기판 인터커넥트들은 상기 제1 외부 표면을 통해 배치되고;상기 IC 칩은 활성 표면을 추가로 포함하고, 상기 복수의 다이 인터커넥트들은 상기 활성 표면을 통해 배치되고; 그리고상기 제1 외부 표면과 상기 활성 표면 사이의 거리는 적어도 2 마이크로미터(㎛)인, IC 패키지.</claim></claimInfo><claimInfo><claim>16. 제1 항에 있어서,상기 IC 패키지는 셋톱 박스(set top box); 엔터테인먼트 유닛(entertainment unit); 내비게이션 디바이스(navigation device); 통신 디바이스; 고정 위치 데이터 유닛; 모바일 위치 데이터 유닛; 글로벌 포지셔닝 시스템(global positioning system)(GPS) 디바이스; 모바일 폰; 셀룰러 폰; 스마트 폰; 세션 개시 프로토콜(session initiation protocol)(SIP) 폰; 태블릿; 패블릿(phablet); 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; PDA(personal digital assistant); 모니터; 컴퓨터 모니터; 텔레비전; 튜너(tuner); 라디오; 위성 라디오; 음악 플레이어; 디지털 음악 플레이어; 휴대용 음악 플레이어, 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크(DVD) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 부품; 항공 전자 시스템들(avionics systems); 드론(drone); 및 멀티콥터(multicopter)로 구성된 그룹으로부터 선택된 디바이스 내로 통합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>17. IC 패키지를 제조하는 방법으로서,복수의 패키지 기판 인터커넥트들을 포함하는 패키지 기판을 형성하는 단계; 상기 패키지 기판 상에 재배선 층(RDL) 기판을 형성하는 단계 — 상기 RDL 기판을 형성하는 단계는: RDL 인터커넥트를 각각 포함하는 복수의 재배선 금속 라인들을 포함하는 RDL 층을 형성하는 단계; 복수의 기판 인터커넥트들을 포함하는 기판 층을 형성하는 단계; 및  상기 RDL 층과 상기 기판 층 사이에 커패시터를 배치하는 단계를 포함함 —;상기 커패시터에 전기적으로 결합되고 IC 칩의 복수의 다이 인터커넥트들 중 적어도 하나의 다이 인터커넥트에 전기적으로 결합되도록 구성되는 적어도 하나의 수직 인터커넥트 액세스(비아)를 형성하는 단계; 및상기 IC 칩의 복수의 다이 인터커넥트들 중 적어도 하나의 다이 인터커넥트를 상기 복수의 재배선 금속 라인들 중 적어도 하나의 RDL 인터커넥트에 결합하는 단계를 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 기판 층을 형성하는 단계는 제2 RDL 인터커넥트를 각각 포함하는 복수의 제2 재배선 금속 라인들을 포함하는 제2 RDL 층을 형성하는 단계를 포함하고;상기 방법은: 상기 복수의 패키지 기판 인터커넥트들 중 적어도 하나의 패키지 기판 인터커넥트를 복수의 제2 RDL 인터커넥트들 중 적어도 하나의 제2 RDL 인터커넥트에 결합시키는 단계를 추가로 포함하고; 그리고상기 RDL 층과 상기 기판 층 사이에 상기 커패시터를 배치하는 단계는 상기 RDL 층과 상기 제2 RDL 층 사이에 상기 커패시터를 배치하는 단계를 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>19. 제17 항에 있어서,상기 복수의 다이 인터커넥트들 중 적어도 하나의 다이 인터커넥트 및 상기 복수의 기판 인터커넥트들 중 적어도 하나의 기판 인터커넥트에 전기적으로 결합된 적어도 하나의 제2 비아를 형성하는 단계를 추가로 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서,상기 적어도 하나의 제2 비아를 형성하는 단계는 상기 커패시터의 수직 경로 외부에 상기 적어도 하나의 제2 비아를 형성하는 단계를 추가로 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>21. 제17 항에 있어서,상기 기판 층을 형성하는 단계는, 제2 RDL 인터커넥트를 각각 포함하는 복수의 제2 재배선 금속 라인들을 포함하는 제2 RDL 층을 상기 패키지 기판 상에 형성하여, 상기 복수의 제2 재배선 금속 라인들 중 제2 RDL 인터커넥트를 상기 제2 RDL 인터커넥트들 중 적어도 하나의 제2 RDL 인터커넥트에 전기적으로 결합시키는 단계를 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>22. 제21 항에 있어서,상기 제2 RDL 층에 인접한 상기 커패시터의 제2 측면 반대편의 상기 커패시터의 제1 측면 위에 패시베이션 층을 형성하는 단계를 추가로 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>23. 제19 항에 있어서,상기 적어도 하나의 비아, 상기 적어도 하나의 제2 비아, 및 상기 커패시터 위에 유전체 재료를 포함하는 유전체 층을 형성하는 단계를 추가로 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>24. 제23 항에 있어서, 상기 유전체 층의 표면을 연삭하여 상기 유전체 층으로부터 상기 적어도 하나의 비아 각각의 상부 표면을 노출시키는 단계를 추가로 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>25. 제24 항에 있어서,상기 복수의 재배선 금속 라인들 중 적어도 하나의 RDL 인터커넥트에 상기 적어도 하나의 비아를 전기적으로 결합시키기 위해 상기 제2 RDL 층 반대편의 상기 유전체 층의 제1 측면 상에서 상기 유전체 층 위에 상기 RDL 층을 형성하는 단계를 추가로 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>26. 제17 항에 있어서,캐리어를 제공하는 단계; 및상기 캐리어 상에 복수의 제2 비아들을 형성하는 단계를 추가로 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>27. 재배선 층(RDL) 기판으로서, RDL 인터커넥트를 각각 포함하는 복수의 재배선 금속 라인들을 포함하는 RDL 층;복수의 기판 인터커넥트들을 포함하는 기판 층;상기 RDL 층과 상기 기판 층 사이에 배치된 유전체 재료를 포함하는 유전체 층;상기 유전체 층에 내장된 커패시터 패키지 — 상기 커패시터 패키지는 커패시터를 포함함 —; 및상기 커패시터 패키지를 통해 배치되고 복수의 RDL 인터커넥트들 중 RDL 인터커넥트에 전기적으로 결합되는 복수의 실리콘-관통-수직 인터커넥트 액세스(비아)(TSV)들을 포함하는, RDL 기판.</claim></claimInfo><claimInfo><claim>28. 제27 항에 있어서,상기 커패시터 패키지는 상기 커패시터에 결합된 적어도 하나의 금속 라인을 포함하는 금속 층을 추가로 포함하고; 그리고상기 복수의 TSV들 중 적어도 하나의 TSV는 상기 커패시터에 결합된 상기 적어도 하나의 금속 라인에 결합되는, RDL 기판.</claim></claimInfo><claimInfo><claim>29. 제27 항에 있어서,상기 복수의 TSV들 중 적어도 하나의 TSV는 상기 기판 층 내의 복수의 기판 인터커넥트들 중 적어도 하나의 기판 인터커넥트에 결합되는, RDL 기판.</claim></claimInfo><claimInfo><claim>30. 제27 항에 있어서,상기 기판 층은 제2 RDL 인터커넥트를 각각 포함하는 복수의 제2 재배선 금속 라인들을 포함하는 제2 RDL 층을 포함하는, RDL 기판.</claim></claimInfo><claimInfo><claim>31. 제27 항에 있어서,상기 RDL 층은 외부 표면을 포함하고, 상기 복수의 재배선 금속 라인들의 RDL 인터커넥트들은 상기 외부 표면을 통해 배치되는, RDL 기판.</claim></claimInfo><claimInfo><claim>32. 제27 항에 있어서,상기 커패시터 패키지와 상기 RDL 층 사이에 배치된 패시베이션 층을 추가로 포함하는, RDL 기판.</claim></claimInfo><claimInfo><claim>33. 제32 항에 있어서,상기 복수의 TSV들은 상기 패시베이션 층을 통해 연장되는, RDL 기판.</claim></claimInfo><claimInfo><claim>34. 제27 항에 있어서,상기 복수의 TSV들의 높이 대 폭의 종횡비는 적어도 2 마이크로미터(㎛)인, RDL 기판.</claim></claimInfo><claimInfo><claim>35. 제27 항에 있어서,상기 유전체 층을 통해 배치되고 복수의 RDL 인터커넥트들 중 RDL 인터커넥트 및 상기 복수의 기판 인터커넥트들 중 기판 인터커넥트에 전기적으로 결합되는 복수의 비아들을 추가로 포함하는, RDL 기판.</claim></claimInfo><claimInfo><claim>36. 제27 항에 있어서,상기 RDL 기판의 유전체 층을 통해 배치되고 상기 RDL 층의 복수의 RDL 인터커넥트들 중 RDL 인터커넥트 및 상기 기판 층 내의 복수의 기판 인터커넥트들 중 기판 인터커넥트에 전기적으로 결합되는 복수의 제2 비아들을 추가로 포함하는, RDL 기판.</claim></claimInfo><claimInfo><claim>37. 제36 항에 있어서,상기 복수의 제2 비아들의 높이 대 폭의 종횡비는 적어도 1.0 인, RDL 기판.</claim></claimInfo><claimInfo><claim>38. 제36 항에 있어서,상기 복수의 제2 비아들은 상기 커패시터 패키지 외부에 상기 RDL 기판의 유전체 층을 통해 배치되는, RDL 기판.</claim></claimInfo><claimInfo><claim>39. 제27 항에 있어서,상기 커패시터 패키지는 상기 유전체 재료를 포함하는 유전체 층을 포함하고, 상기 커패시터는 상기 유전체 층에 내장되는, RDL 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>CHOI, Jihong</engName><name>최, 지홍</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>NALLAPATI, Giridhar</engName><name>날라파티, 기리다르</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>STONE, William</engName><name>스톤, 윌리엄</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>XU, Jianwen</engName><name>쑤, 지안웬</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>KIM, Jonghae</engName><name>김, 종해</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>CHIDAMBARAM, Periannan</engName><name>치담바람, 페리안난</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>SYED, Ahmer</engName><name>시예드, 아메르</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 중구 서소문로**(서소문동, 정안빌딩*층)</address><code>920121001826</code><country>대한민국</country><engName>NAM &amp; NAM</engName><name>특허법인 남앤남</name></agentInfo><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.04.22</priorityApplicationDate><priorityApplicationNumber>17/237,828</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.10.12</receiptDate><receiptNumber>1-1-2023-1117686-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.11.27</receiptDate><receiptNumber>1-5-2023-0190251-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Appointment of Agent] Report on Agent (Representative)</documentEngName><documentName>[대리인선임]대리인(대표자)에 관한 신고서</documentName><receiptDate>2024.03.22</receiptDate><receiptNumber>1-1-2024-0326924-40</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.03.24</receiptDate><receiptNumber>1-1-2025-0329584-79</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.04.23</receiptDate><receiptNumber>1-1-2025-0459823-57</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237034940.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ef356fd5060e053e6005dd515ad2ea7708cb9911eb3057978937b690530a88181f6a0047bf3f75281c637bce5ed12a0b26574d3a097b8b76</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf3d19d80894a1d2534771fe50a48d79ea3c67d2e4af87aa7ca01132a05724a5fc8fb3d38dad067cc98721cad370f5392d1373567bcd963801</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>