#Substrate Graph
# noVertices
30
# noArcs
86
# Vertices: id availableCpu routingCapacity isCenter
0 741 741 1
1 261 261 1
2 450 450 1
3 261 261 1
4 279 279 1
5 643 643 1
6 150 150 0
7 150 150 0
8 100 100 0
9 243 243 1
10 25 25 0
11 150 150 0
12 542 542 1
13 125 125 0
14 261 261 1
15 125 125 0
16 279 279 1
17 418 418 1
18 418 418 1
19 468 468 1
20 150 150 0
21 100 100 0
22 150 150 0
23 279 279 1
24 261 261 1
25 125 125 0
26 125 125 0
27 75 75 0
28 25 25 0
29 125 125 0
# Arcs: idS idT delay bandwidth
0 1 29 93
0 2 3 125
0 3 1 93
0 4 1 93
0 5 3 187
0 6 1 75
0 7 1 75
8 9 6 75
8 10 1 25
1 0 29 93
1 11 1 75
1 12 29 93
13 14 1 75
13 15 5 50
14 13 1 75
14 16 4 93
14 17 4 93
6 0 1 75
6 12 1 75
17 18 1 125
17 14 4 93
17 15 3 75
17 19 1 125
7 9 3 75
7 0 1 75
9 8 6 75
9 19 5 93
9 7 3 75
23 18 4 93
23 24 1 93
23 16 1 93
24 16 1 93
24 25 6 75
24 23 1 93
16 24 1 93
16 14 4 93
16 23 1 93
26 21 1 50
26 5 4 75
11 1 1 75
11 5 31 75
4 3 1 93
4 0 1 93
4 12 1 93
19 18 1 125
19 9 5 93
19 2 2 125
19 17 1 125
27 28 1 25
27 25 1 50
28 27 1 25
18 20 2 75
18 19 1 125
18 17 1 125
18 23 4 93
25 24 6 75
25 27 1 50
29 21 1 50
29 5 4 75
21 26 1 50
21 29 1 50
2 0 3 125
2 20 3 75
2 19 2 125
2 12 3 125
15 13 5 50
15 17 3 75
10 8 1 25
20 18 2 75
20 2 3 75
3 0 1 93
3 4 1 93
3 22 3 75
5 0 3 187
5 29 4 75
5 26 4 75
5 11 31 75
5 22 1 75
5 12 3 156
22 3 3 75
22 5 1 75
12 1 29 93
12 4 1 93
12 5 3 156
12 2 3 125
12 6 1 75
