

面试官您好，我叫刘雪岩，是东南大学电子信息专业的硕士研究生，本科也就读于本校电子科学与技术专业。我的研究方向是集成电路设计，很高兴能有机会面试贵公司的岗位。

在硕士期间，我专注于数字IC设计与验证。我具备扎实的Verilog编程、RTL仿真综合以及静态时序分析能力 ，并熟练掌握Vivado、VCS等主流EDA工具 。

我的硕士课题是**“面向CAN总线入侵检测的CNN硬件加速器设计”** 。为了解决嵌入式环境下入侵检测的性能瓶颈 ，我独立完成了从算法到硬件的全流程设计。在算法层面，我通过剪枝和量化将模型压缩了近8倍，同时保持了99.7%的高精度 。在硬件层面，我设计了以16x8脉动阵列为核心的并行计算引擎 和三级存储架构 ，最终在Zynq平台上实现的加速器达到了100MHz的工作频率和超过99%的PE利用率 。这个项目让我对SoC系统集成和软硬件协同设计有了深入的理解。

除了课题，我还主导过一个

**多点FFT硬件加速器**的设计 ，实现了从8点到1024点的可重构FFT变换 。另外，我也作为核心成员参与了

**基于TPU的掌静脉识别系统**的开发 ，负责将AI模型部署到嵌入式平台，并完成了GUI界面的开发与集成 。这个项目获得了全国大学生集成电路创新创业大赛的华东赛区二等奖 。

在校外，我曾在

**小华半导体的芯片设计部**实习 ，负责车规MCU的DMA模块功能验证 。我独立开发了多项核心功能的验证用例，熟悉了企业级的验证流程，并最终使覆盖率收敛到95%以上 。

总的来说，我具备扎实的数字IC设计和验证能力，熟悉Verilog、RTL仿真、FPGA开发等全流程技能 ，并且在AI硬件加速领域有比较丰富的实践经验。我非常渴望能获得这个机会，为公司的发展贡献自己的一份力量。谢谢！

**面试官您好，我叫刘雪岩，是东南大学集成电路学院的一名硕士研究生，我的本科也就读于东南大学电子科学与工程学院，最终通过推免继续在本校深造，我的研究方向主要聚焦在面向AI算法的数字IC前端设计与硬件加速。**
**我的毕业设计即核心项目是面向CAN总线入侵检测的卷积神经网络硬件加速器设计，我独立负责，完成了从算法优化到硬件设计加速的软硬件协同设计全流程，最后在FPGA上100MHZ的频率下实现了25gops的吞吐率**
**此外我还参与了第八届全国大学生集成电路创新创业大赛，将AI模型部署到嵌入式TPU平台，我所在的团队获得了华东赛区二等奖**
**这些经历让我对数字IC设计的前端流程、FPGA开发以及软硬件协同设计有了比较全面的理解。我非常希望能加入一个优秀的团队，贡献我的热情和技能。谢谢！**


### 版本一：完整版（适用于正式面试开场，约1-2分钟）

面试官您好，我叫刘雪岩，是东南大学集成电路学院电子信息专业的硕士研究生。我的本科也是在东南大学电子科学与技术专业就读，并通过推免继续在本校深造 。

在校期间，我的专业课程均分83.59，排名专业前20% 。我对数字IC设计，特别是硬件加速方向有非常浓厚的兴趣，并积累了比较丰富的项目经验。

我的毕业设计是

**面向CAN总线入侵检测的CNN硬件加速器** 。在这个项目中，我独立负责，从算法优化到硬件实现的全流程。我提出了一种超轻量CNN模型，并将参数量压缩到了17KB 。为了高效执行这个模型，我设计了以16x8脉动阵列为核心的并行计算引擎和三级存储架构 。最终在Zynq平台上，加速器达到了100MHz的工作频率和25.46 GOPS的吞吐率 。

此外，我也作为核心成员参与了

**基于TPU的掌静脉识别系统**的开发，主要负责将MobileNet-V2模型部署到算能的嵌入式平台，并完成了从模型转换到INT8量化的全流程。这个项目也获得了全国大学生集创赛华东赛区的二等奖 。

通过这些项目，我熟练掌握了Verilog RTL设计、仿真综合、时序分析等数字IC前端流程，并具备FPGA开发和PyTorch、Python等编程能力 。

我非常渴望能将所学知识应用到真实的工业界产品中，并对贵公司的数字IC设计岗位非常感兴趣。谢谢！

---

### 版本二：精简版（适用于快速自我介绍，约1分钟）

面试官您好，我叫刘雪岩，是东南大学集成电路学院的硕士生 。我对数字IC设计，特别是高性能硬件加速方向有深入研究和实践。

我的主要项目经历是独立设计了一款

**CNN硬件加速器**，用于CAN总线入侵检测 。我负责了从算法轻量化、硬件架构设计（包括脉动阵列和存储层次）到最终在FPGA上实现与验证的全过程。这个设计最终实现了25.46 GOPS的高吞吐率和99.47%的硬件利用率。我还参与过将AI模型部署到嵌入式TPU平台的项目，并获得了集创赛的奖项 。

这些经历让我对数字IC设计的前端流程、FPGA开发以及软硬件协同设计有了比较全面的理解。我非常希望能加入一个优秀的团队，贡献我的热情和技能。谢谢！

---

### 版本三：重点突出核心技能版（用于强调特定技能匹配度）

面试官您好，我叫刘雪岩，是东南大学集成电路学院电子信息专业的硕士研究生。我的本科也是在东南大学电子科学与技术专业就读，并通过推免继续在本校深造 。我的专业方向和项目经验主要聚焦在

**面向AI算法的数字IC前端设计与硬件加速**。

我具备从算法到硬件的完整设计能力。在我的毕业设计中，我为CAN总线入侵检测任务，不仅通过剪枝和量化将CNN模型压缩了近8倍，还独立设计了支持该模型的专用硬件加速器。在架构层面，我设计了16x8的脉动阵列并行计算引擎 20；在存储层面，我设计了DDR-BRAM-Register三级存储体系来解决带宽瓶颈 21；在微观实现上，我设计了定制化的8位乘加器，节省了约20%的面积 22。最终在Zynq平台上成功验证了我的设计，频率达到100MHz。

我的技能包括Verilog、数字IC设计流程、时序分析、FPGA开发 ，以及支持算法设计的Python和PyTorch 25。我相信我的这些经验和技能与贵公司的岗位要求非常匹配。谢谢！

面试官你好，我叫刘雪岩，是东南大学集成电路学院的硕士研究生。我本科也是在东大学的电子科学与技术 。

我之所以选择数字IC设计这个方向，主要源于我在本科期间学习《数字电路》和《计算机组成原理》时产生的浓厚兴趣。我着迷于如何用逻辑门搭建出复杂的运算单元，并最终构成一个能执行指令的处理器。对我来说，把抽象的算法和代码，通过自己的设计，变成物理世界里一个能够高速、高效运行的硬件电路，这个过程充满了创造性和成就感。在后续的几个项目中，无论是设计FFT加速器 3，还是为CNN模型打造专用的硬件引擎，都进一步加深了我对这个方向的热情。我相信，通过硬件加速来解决特定领域的性能瓶颈，是未来计算技术发展的一个重要趋势。





我的毕业设计即核心项目是面向CAN总线入侵检测的卷积神经网络硬件加速器设计，我独立负责，完成了从算法优化到硬件设计加速的软硬件协同设计全流程，我设计了一个超轻量级的CAN总线入侵检测CNN模型，并通过剪枝量化对模型进行压缩，达到了17KB的超轻量效果，目前论文在投中，硬件方面我通过设计空间探索设计了一个16×8的脉动阵列，最大化的提升计算效率，降低功耗同时平衡硬件单元的利用率，