// Source file
# header
../rtl/header/defines.vh
../rtl/header/tinyriscv_pkg.sv

# core_2023211063
../rtl/core_2023211063/clint_2023211063.v
../rtl/core_2023211063/csr_reg_2023211063.v
../rtl/core_2023211063/ctrl_2023211063.v
../rtl/core_2023211063/div_2023211063.v
../rtl/core_2023211063/ex_2023211063.v
../rtl/core_2023211063/id_2023211063.v
../rtl/core_2023211063/id_ex_2023211063.v
../rtl/core_2023211063/if_id_2023211063.v
../rtl/core_2023211063/pc_reg_2023211063.v
../rtl/core_2023211063/regs_2023211063.v
../rtl/core_2023211063/tinyriscv_2023211063.v
../rtl/core_2023211063/pre_id_2023211063.v
../rtl/core_2023211063/bpu_2023211063.v
../rtl/core_2023211063/hazard_ctrl_2023211063.v
../rtl/core_2023211063/ex_wb_2023211063.v
../rtl/core_2023211063/ifu_2023211063.v

# core_2023211061
../rtl/core_2023211061/instr_fetch.sv
../rtl/core_2023211061/clint.sv
../rtl/core_2023211061/compress.sv
../rtl/core_2023211061/ctrl.sv
../rtl/core_2023211061/id.sv
../rtl/core_2023211061/tinyriscv.sv
../rtl/core_2023211061/csr_reg.sv
../rtl/core_2023211061/if_id.sv
../rtl/core_2023211061/id_ex.sv
../rtl/core_2023211061/div.sv
../rtl/core_2023211061/regs.sv
../rtl/core_2023211061/ex.sv

# perips
../rtl/perips/ram.v
../rtl/perips/rom.v
../rtl/perips/timer.v
../rtl/perips/uart.v
../rtl/perips/gpio.v
../rtl/perips/spi.v
../rtl/perips/pwm.v
../rtl/perips/i2c.v
../rtl/perips/rib.sv

# debug
../rtl/debug/jtag_dm.v
../rtl/debug/jtag_driver.v
../rtl/debug/jtag_top.v
../rtl/debug/uart_debug.v

# soc
../rtl/soc/tinyriscv_soc_top.v

# utils
../rtl/utils/gen_en_dff.sv
../rtl/utils/full_handshake_rx.v
../rtl/utils/full_handshake_tx.v
../rtl/utils/gen_pulse.v
../rtl/utils/debounce.sv
../rtl/utils/fifo.sv

// Testbench
../tb/tinyriscv_soc_tb_vcs.v

