<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:41:56.4156</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.11.09</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7015882</applicationNumber><claimCount>37</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>대역폭이 증가된 하이브리드 메모리 시스템</inventionTitle><inventionTitleEng>HYBRID MEMORY SYSTEM WITH INCREASED BANDWIDTH</inventionTitleEng><openDate>2024.07.19</openDate><openNumber>10-2024-0112831</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.10.24</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.05.13</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 11/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/42</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2021.01.01)</ipcDate><ipcNumber>G11C 11/4093</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2015.01.01)</ipcDate><ipcNumber>G11C 11/4096</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 7/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/4076</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2015.01.01)</ipcDate><ipcNumber>G11C 7/22</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 대역폭이 개선된 하이브리드 메모리 시스템이 개시된다. 일 양태에서, JEDEC 저전력 DDR 버전 5(LPDDR5) 표준에 비해 대역폭을 증가시킨 메모리 시스템이 제공된다. 이러한 개선은 데이터 컨덕터 수를 16개에서 24개로 증가시킴으로써 가능하게 된다. 선택적으로, 대역폭은 클록 주파수를 제1 값에서 제2 값으로 증가시킴으로써 더 개선될 수 있다. 이를 통해 하이브리드 메모리 시스템은 단순히 핀 수를 두 배로 늘리거나 클록 속도를 두 배로 늘리는 복잡성 없이도 개선된 대역폭을 제공할 수 있다. 또한, 핀 수 및 핀 레이아웃에 맞춘 코딩 기술이 제공된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.06.08</internationOpenDate><internationOpenNumber>WO2023102310</internationOpenNumber><internationalApplicationDate>2022.11.09</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/079564</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로(IC)로서,32개의 핀을 포함하는 메모리 버스 인터페이스 - 24개의 핀은 데이터 컨덕터들에 대응하고, 4개의 핀은 클록 컨덕터들에 대응하며, 4개의 핀은 판독 스트로브 클록(RDQS) 컨덕터들에 대응함 -; 및상기 메모리 버스 인터페이스와 연관되고, 상기 메모리 버스 인터페이스 내의 핀들로 신호를 라우팅하도록 구성된 라우팅 및 인코딩 로직을 포함하는, 집적 회로(IC).</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 IC는 메모리 디바이스를 포함하는, IC.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 메모리 버스 인터페이스는 입출력(IO) 블록을 포함하는, IC.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 IC는 시스템 온 칩(SoC)를 포함하는, IC.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 메모리 버스 인터페이스는 물리 계층(PHY)을 포함하는, IC.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 IC는 호스트를 포함하는, IC.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 32개의 핀은 제1 그룹 및 제2 그룹을 포함하고, 상기 제1 그룹은,상기 데이터 컨덕터들에 대응하는, 상기 24개의 핀 중 제1 6개의 핀;상기 제1 6개의 핀에 인접하게 위치되고 상기 클록 컨덕터들에 대응하는, 상기 4개의 핀 중 제1 2개의 핀;상기 제1 2개의 핀에 인접하고 상기 RDQS 컨덕터들에 대응하는, 상기 4개의 핀 중 제2 2개의 핀; 및상기 제2 2개의 핀에 인접하고 상기 데이터 컨덕터들에 대응하는, 상기 24개의 핀 중 제2 6개의 핀을 포함하는, IC.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 제1 2개의 핀은 차동 클록 채널을 형성하도록 구성되는, IC.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서, 상기 제2 2개의 핀은 차동 RDQS 채널을 형성하도록 구성되는, IC.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서, 상기 제2 그룹은,상기 데이터 컨덕터들에 대응하는, 상기 24개의 핀 중 제3 6개의 핀;상기 제3 6개의 핀에 인접하게 위치되고 상기 클록 컨덕터들에 대응하는, 상기 4개의 핀 중 제3 2개의 핀;상기 제3 2개의 핀에 인접하고 상기 RDQS 컨덕터들에 대응하는, 상기 4개의 핀 중 제4 2개의 핀; 및상기 제4 2개의 핀에 인접하고 상기 데이터 컨덕터들에 대응하는, 상기 24개의 핀 중 제4 6개의 핀을 포함하는, IC.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 제3 2개의 핀은 차동 클록 채널을 형성하도록 구성되는, IC.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서, 상기 제4 2개의 핀은 차동 RDQS 채널을 형성하도록 구성되는, IC.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서, 상기 24개 핀 중 상기 제1 6개 핀과 상기 24개 핀 중 상기 제3 6개 핀 사이의 추가 핀들의 제3 그룹을 더 포함하는, IC.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 추가 핀들의 제3 그룹은,제1 커맨드 클록 핀들의 쌍;제2 커맨드 클록 핀들의 쌍;4개의 커맨드 및 어드레스 핀의 제1 세트;4개의 커맨드 및 어드레스 핀의 제2 세트;제1 칩 선택 핀;제2 칩 선택 핀; 및리셋 핀을 포함하는, IC.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 리셋 핀은 상기 메모리 버스 인터페이스의 모든 핀들 사이에서 중앙에 위치되는, IC.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 제1 커맨드 클록 핀들의 쌍은 상기 24개 핀 중 상기 제2 6개의 핀에 인접하는, IC.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 제2 커맨드 클록 핀들의 쌍은 상기 24개 핀 중 상기 제3 6개의 핀에 인접하는, IC.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서, 상기 4개의 커맨드 및 어드레스 핀의 제1 세트는 상기 제1 커맨드 클록 핀들의 쌍에 인접하는, IC.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서, 상기 4개의 커맨드 및 어드레스 핀의 제2 세트는 상기 제2 커맨드 클록 핀들의 쌍에 인접하는, IC.</claim></claimInfo><claimInfo><claim>20. 제1항에 있어서, 클록 소스를 더 포함하고, 상기 클록 소스는 4.8 기가헤르츠(GHz)의 최대 주파수를 가진 클록 신호를 생성하도록 구성되는, IC.</claim></claimInfo><claimInfo><claim>21. 제1항에 있어서, 클록 소스를 더 포함하고, 상기 클록 소스는 6.4 기가헤르츠(GHz)의 최대 주파수를 가진 클록 신호를 생성하도록 구성되는, IC.</claim></claimInfo><claimInfo><claim>22. 제1항에 있어서, 상기 라우팅 및 인코딩 로직은 바이트를 2개의 데이터 컨덕터들에 인코딩하도록 구성되는, IC.</claim></claimInfo><claimInfo><claim>23. 제1항에 있어서, 상기 라우팅 및 인코딩 로직은 바이트를 3개의 데이터 컨덕터들에 인코딩하도록 구성되는, IC.</claim></claimInfo><claimInfo><claim>24. 제1항에 있어서, 상기 메모리 버스 인터페이스는 커맨드 및 어드레스(CA) 핀, 커맨드 클록 핀, 칩 선택 핀, 및 리셋 핀을 더 포함하는, IC.</claim></claimInfo><claimInfo><claim>25. 제1항에 있어서, 셋톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 모바일 위치 데이터 유닛; 위성 위치 확인 시스템(GPS) 디바이스; 모바일 폰; 셀룰러 폰; 스마트 폰; 세션 개시 프로토콜(SIP) 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; 개인용 정보 단말기(PDA); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크(DVD) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공 전자 시스템; 드론; 및 멀티콥터로 이루어지는 군에서 선택된 디바이스에 통합된, IC.</claim></claimInfo><claimInfo><claim>26. 제1항에 있어서, 상기 라우팅 및 인코딩 로직은 RDQS 컨덕터에 대응하는 상기 4개의 핀 중 2개를 통해서 제1 오류 정정 코드(ECC) 패리티 비트를 송신하고, 데이터 컨덕터에 대응하는 상기 24개의 핀 중 8개를 통해서 제2 ECC 패리티 비트를 수신하도록 더 구성되는, IC.</claim></claimInfo><claimInfo><claim>27. 제1항에 있어서, 상기 라우팅 및 인코딩 로직은 데이터 컨덕터에 대응하는 상기 24개의 핀 중 8개를 통해서 제1 오류 정정 코드(ECC) 패리티 비트를 송신하고, 상기 데이터 컨덕터에 대응하는 상기 24개의 핀 중 상기 8개를 통해서 제2 ECC 패리티 비트를 수신하도록 더 구성되는, IC.</claim></claimInfo><claimInfo><claim>28. 제1항에 있어서, 상기 라우팅 및 인코딩 로직은 RDQS 컨덕터에 대응하는 상기 4개의 핀 중 1개를 통해서 제1 오류 정정 코드(ECC) 패리티 비트를 송신하고, 데이터 컨덕터에 대응하는 상기 24개의 핀 중 1개를 통해서 제2 ECC 패리티 비트를 수신하도록 더 구성되는, IC.</claim></claimInfo><claimInfo><claim>29. 제1항에 있어서, 상기 라우팅 및 인코딩 로직은 데이터 컨덕터에 대응하는 상기 24개의 핀 중 1개를 통해서 제1 오류 정정 코드(ECC) 패리티 비트를 송신하고, 상기 데이터 컨덕터에 대응하는 상기 24개의 핀 중 상기 1개를 통해서 제2 ECC 패리티 비트를 수신하도록 더 구성되는, IC.</claim></claimInfo><claimInfo><claim>30. 제1항에 있어서, 상기 라우팅 및 인코딩 로직은 바이트를 4개의 데이터 컨덕터들에 인코딩하도록 구성되는, IC.</claim></claimInfo><claimInfo><claim>31. 컴퓨팅 디바이스로서,호스트, 메모리 버스 및 메모리 모듈을 포함하고,상기 호스트는, 32개의 핀을 포함하는 물리 계층(PHY) -  24개의 핀은 데이터 컨덕터들에 대응하고,  4개의 핀은 클록 컨덕터들에 대응하며,  4개의 핀은 판독 스트로브 클록(RDQS) 컨덕터들에 대응함 -; 및 상기 PHY와 연관되고, 메모리 버스 인터페이스 내의 핀들로 신호를 라우팅하도록 구성된 라우팅 및 인코딩 로직을 포함하고,상기 메모리 버스는, 24개의 데이터 컨덕터; 2개의 차동 클록 채널; 및 2개의 차동 RDQS 채널을 포함하고,상기 메모리 모듈은, 상기 메모리 버스의 상기 컨덕터들에 대응하는 상기 32개의 핀을 포함하는 입출력(IO) 블록을 포함하는, 컴퓨팅 디바이스.</claim></claimInfo><claimInfo><claim>32. 집적 회로(IC)로서,메모리 버스 인터페이스 및 라우팅 및 인코딩 로직을 포함하고,상기 메모리 버스 인터페이스는, 데이터 컨덕터들에 대응하는 복수의 데이터 핀; 및 클록 컨덕터들에 대응하는 복수의 클록 핀을 포함하고,상기 라우팅 및 인코딩 로직은 상기 메모리 버스 인터페이스와 연관되고, 상기 복수의 데이터 핀과 연관된 복수의 데이터 컨덕터에 바이트를 인코딩하도록 구성되는, 집적 회로(IC).</claim></claimInfo><claimInfo><claim>33. 제32항에 있어서, 상기 라우팅 및 인코딩 로직은 상기 바이트를 상기 복수의 데이터 컨덕터 중 2개의 데이터 컨덕터에 인코딩하도록 구성되는, IC.</claim></claimInfo><claimInfo><claim>34. 제32항에 있어서, 상기 라우팅 및 인코딩 로직은 상기 바이트를 상기 복수의 데이터 컨덕터 중 3개의 데이터 컨덕터에 인코딩하도록 구성되는, IC.</claim></claimInfo><claimInfo><claim>35. 제32항에 있어서, 상기 라우팅 및 인코딩 로직은 상기 바이트를 상기 복수의 데이터 컨덕터 중 4개의 데이터 컨덕터에 인코딩하도록 구성되는, IC.</claim></claimInfo><claimInfo><claim>36. 제32항에 있어서, 상기 라우팅 및 인코딩 로직은 상기 복수의 데이터 컨덕터 중 적어도 하나의 데이터 컨덕터에 데이터 마스크 반전(DMI) 정보를 인코딩하도록 구성되는, IC.</claim></claimInfo><claimInfo><claim>37. 제32항에 있어서, 상기 라우팅 및 인코딩 로직은 상기 복수의 데이터 컨덕터 중 하나의 데이터 컨덕터를 통해 제1 오류 정정 코드(ECC) 패리티 비트를 송신하고, 제2 ECC 패리티 비트를 수신하도록 더 구성되는, IC.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>SUH, JUNGWON</engName><name>서 정원</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.11.30</priorityApplicationDate><priorityApplicationNumber>63/284,439</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.04.12</priorityApplicationDate><priorityApplicationNumber>17/658,846</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.05.13</receiptDate><receiptNumber>1-1-2024-0516866-46</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.07.02</receiptDate><receiptNumber>1-5-2024-0107871-86</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.10.24</receiptDate><receiptNumber>1-1-2025-1187566-94</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2025.10.24</receiptDate><receiptNumber>1-1-2025-1187567-39</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247015882.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c931d0b7398012ebfb1b05c9f0715356c8f726e4e35afed976975a3c9707282d92696d93bd4993b0550245850494b6e49d523ecb9579ff1ee0f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf7fc546e9f1a3a07ebf0fbe457db5d46bb8978a4548f15fe921d9db95cfb4232a3a99d7f2d57e2301d53c33ae11eea4b6d5d0450b0d66884d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>