#
# ------------------------------------------------------------
# Copyright (c) All rights reserved
# SiLab, Institute of Physics, University of Bonn
# ------------------------------------------------------------
#

name    : nexys4
version : 0.01

transfer_layer:
  - name  : ETH
    type  : SiTcp

hw_drivers:

  - name      : I2C
    type      : i2c
    interface : ETH
    base_addr : 0x8800

  - name      : CMD
    type      : cmd_seq
    interface : ETH
    base_addr : 0x0000

  - name      : SRAM
    type      : sram_fifo
    interface : ETH
    base_addr : 0x200000000
    base_data_addr : 0x100000000

  - name      : CH3
    type      : fei4_rx
    interface : ETH
    base_addr : 0x8300

  - name      : CH2
    type      : fei4_rx
    interface : ETH
    base_addr : 0x8400

  - name      : CH1
    type      : fei4_rx
    interface : ETH
    base_addr : 0x8500

  - name      : CH0
    type      : fei4_rx
    interface : ETH
    base_addr : 0x8600

  - name      : GPIO_ENABLE_CHANNEL
    type      : gpio
    interface : ETH
    base_addr : 0x8700

  - name      : TLU
    type      : tlu
    interface : ETH
    base_addr : 0x8200

  - name      : TDC
    type      : tdc_s3
    interface : ETH
    base_addr : 0x8100

registers:
  - name        : ENABLE_CHANNEL
    type        : StdRegister
    hw_driver   : GPIO_ENABLE_CHANNEL
    size        : 8
    fields:
      - name    : TDC
        size    : 1
        offset  : 5
      - name    : TLU
        size    : 1
        offset  : 4
      - name    : CH4
        size    : 1
        offset  : 3
      - name    : CH3
        size    : 1
        offset  : 2
      - name    : CH2
        size    : 1
        offset  : 1
      - name    : CH1
        size    : 1
        offset  : 0
