// vi:syntax=verilog
//
// {val3,val2,val1,val0,mod3,mod2,mod1,mod0,1'b0,lru2,lru1,lru0}
//
// ---------------------------------------------------------------------------
@0000 1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000

      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
      1111_0000_0000
