关于锁存器（latch）
  尽量不要让锁存器产生，锁存器会消耗大量的板上资源，而且综合时软件会优化锁存器，导致仿真和上板行为不一致情况的出现。
  时序逻辑综合后生成D触发器，D触发器在使能端无效时就可以保存数据，所以不用担心生成锁存器的问题。
  组合逻辑需要保存数据，则有可能生成锁存器，应确保组合逻辑中真值表完整，避免有遗漏真值导致数据没有进行重新赋值。
  资料：https://blog.csdn.net/gordon_77/article/details/79437758
  