`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 02/01/2022 09:26:58 PM
// Design Name: 
// Module Name: BranchAdrGen
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module BranchAdrGen(
    input [31:0] J_TYPE,
    input [31:0] B_TYPE,
    input [31:0] I_TYPE,
    input [31:0] RS1,
    input [31:0] PC,
    output [31:0] JAL,
    output [31:0] JALR,
    output [31:0] BRANCH
    );
    
    always_comb begin
        
    end
    
    
endmodule
