## 1. 학습 날짜
+ 2020-10-26(월)

## 2. 학습시간
+ 15:00 ~ 19:00 (자가)   
+ 20:00 ~ 22:00 (자가)
+ 총 학습시간 : 6시간

## 3. 학습 범위 및 주제
+ 컴퓨터구조

## 4. 동료 학습 방법

## 5. 학습 목표
+ pipeline에서의 control hazard을 해결하기 위한 방법들을 학습


## 6. 상세 학습 내용
+ 실제 코딩에 소요한 시간 : 0시간    
+ 컴퓨터구조 강의 수강 : 4시간    

+ 강의를 들으며 필기한 내용을 가져옴

#### Branch Prediction
* 사실 명령어가 branch인지도 첫 클락에도 알 수 없다. IR에 들어가야 무슨 명령어인지 알 수 있다.
* 
* pipeline full하는 것이 어려운 문제다. 명령어 간의 실행순서를 정확히 맞추면서, 파이프라인을 채우는 것이 굉장히 어렵다.
* 
* stall하는 기술은 회사 망한다.
* 
* branch를 잘못 예측하면 N * W만큼 손해다.(MIPS CPU안에서)
* 
* page5 : 극단적인 예
* 정확도가 95%여도 성능이 반으로 떨어진다.
* N: branch 명령어 이후 확신할수없는 cycle 개수? stage 개수?
* W: Fecthing W instructions per cycle. 한번에 가지고 올 수 있는 명령어 개수
* assume1 : 명령어중 20%는 branch이다
* assume2 : 5개의 명령어의 마지막은 branch이다.
* assume3 : 우리는 ALU에서 branch할지 말지 결정되었지만, 여기서는 20번째 stage에서 결정된다.
* 
* 99% accuracy : 100cycle 중 1개를 못맞추는 경우. 못 맞춘 1개의 경우 20stage 앞의 20개의 stage들을 싹 지워야 한다. 1개의 stage당 5개의 명령어를 가지고오니, 총 5\*20=100개의 명령어(실제로는 95~99개의 명령어)를 지워내야 한다. 이걸 다시 메꾸려면 20 cycle이 필요하다.
*  
* 
* 정확도가 50%라면 성능이 굉장히 낮아질 것이다
* 
* 
* [Branch Prediction]
* 다음 fecth할 주소를 예측하자.
* 
* BTB
* 0이면 원래대로, 0이 아닌값이면 branch라고 생각 (요구사항 1 만족)
* 0이 아닌값-> 이전에 jump한 주소가 저장되어있다.
* BTB는 jump한 기록이 남아있다.(요구사항 3 만족)
* 처음 branch만나면 틀리고, 그 이후로부터는 알수있다.
* 
* Compile time(static)
* -> BTB가 있어야한다. 
* -> 결국 컴파일 타임에 있는 방법들은 안쓰고, 런타임에 있는 방법들을 쓴다.
* 
* Run time(dynamic)
* 요즘은 ai 방법도 한다.
* 
* direction prediction(요구사항 2 : branch 할 건지, 안 할 건지)
* 저번에 안 갔으면(not taken) 0 , 갔으면(taken) 1
* ->Last time prediction(single-bit.1bit.)  : 이방법만해도 80~90% 맞출수있다.
* 
* 한번뒤집혔다고해서, 넘어가지말자. 경계지점을 만들자.
* ->2비트로 만들자(bimodal prediction)
* 
* Two-Level Prediction
* 1. Global branch correlation
* motivation : 근접한 제어문끼리의 연관성이 있을 수도 있다 
* 프로그램의 흐름에 따라 taken할지 not taken할수도 있다.
*  
* GHR(global branch history register) : shift register. 최근 branch처리에 대한 history를 저장해놓는다.
* GHR이 가르키는 PHT를 쫓아가서 2비트를 읽는다.
* 
* 2단계를 거쳐서, 그래서 2 level Global history branch predictor.
* PHT의 MSB가 0이면 안가고, 1이면 간다.(2-bit counter에서)
* GHR은 최근에 jump했는지를 기록
* 
* ---> 이 논문 발표된지 5년 후에 4비트 GHR을 한 CPU인 Intel Pentium pro가 개발됨
* 
* 그후로 3년이 지나고, 개선된 논문이 발표되었다.  (page29. MICRO 1994)
* 
* --------------------------------------------------
* 
* (page27) An issue : Interference in the PHT's
* 
* 같은 PHT를 가르키는 branch들이 서로를 방해하게 되는 문제.
* 서로 반대인 branch들이 같은 PHT를 가르키게 되면 확률이 굉장히 떨어진다.
* 
* 방해를 줄이기 위해
* 1. PHT 비트 수 늘리자. 많은 양을 기억하자. -> PHT 엔트리 수가 급격히 증가. 1비트당 2배씩 증가. 하드웨어적으로 부담이 크다.
* 2. 바이어스 되는 브랜치를 걸러내자
* 3.(답) Gshare : pc값과 GHR을 XOR한다. 
* 프로그램마다 바어이스되는 경향이 있어서, Global history의 좋은 장점(패턴에 따라 특성을 발견할수 있다는)을 잘 살려내지 못한다. 특정 PHT로 바이어스되면 interference하는 문제가 생긴다. 같은 PHT을 가르키지 않도록 하자. 찢어지게 하자.
* 명령어마다 pc값은 unique하다.  고유한 pc값과 GHR을 XOR해서 가르키는 PHT를 분리하자.
* 
* branch address : pc값
* 
* Gskew predictior : Gshare에 function들을 추가한것. 좋지만, 하드웨어 양이 증가한다. 좋아지는 효과에 비해 비용이 많이 들기 때문에 사용하지 않는다.
* 
* 
* 정확도를 더 높이고 싶다.(왜? 1~2%의 정확도 차이가 크기 때문에)
* >>Two-Level Prediction
* >2. Local branch correlation
* 특정 명령어의 브랜치를 위한 히스토리를 저장한다.
* for(i=1; i<=4; i++); 에 대해서 3번의 반복은 같은 backward branch 하고 1번은 branch안한다는 것을 100% 알 수 있다.
* 그러나 단점이 있다. 
* 단점1 : for문에서는 잘 맞는데, if문은 패턴이 정적이지 않고, 동적이다. while문도 동적이다. iteration횟수가 그때마다 다르다. for문한테는 100%좋다.
* 단점2: branch가 무지하게 많은데, branch마다 history register 만들면, 하드웨어가 무지하게 많이 필요하다. 
* 
* (page39)
* 왼쪽 : global
* 중간 : 변종
* 오른쪽 : local
* 
* Can we do even better?
* 브랜치마다 특징이 다르다는 관찰. 이질적이다.
* -> Hybrid Branch Predictor. 성향에 맞게 적용하겠다.
* -> selector(이 브랜치는 어떤 prdictor를 사용할지 선택해야함) 필요하고, 여러 하드웨어도 필요하다.
* 
* 이것보다 best? : ai branch predictor : 대학원 과정
* 
* 
* 1bit -> 2bit -> global -> local -> ai 
* : branch prediction의 정확도는 높아지지만, 하드웨어의 양은 늘어난다.
* 
* 요즘 모든 고차원적인 프로세스들은 hybrid(+ai 추가된)를 사용한다. 1bit가지고도 잘 예측하면 1bit쓰고, 안되면 그 다음단계로 사용하는 hybrid branch predictor를 사용하고 있다.
* 
* longer access latency : 엑세스하는데, predictor가 여러개니까 하나쓸때보다 골라오는게 시간이 더 걸릴 수 있다는 것.
* 
* 그러나 장점은 better accurancy, 정확도는 곧 성능. 성능은 곧 돈.
* 
* ----------------------------------------------------------------
#### 14. Predicated Execution and Loop Unrolling
* Control Hazard가 branch때문에 생겼는데, 그러면 프로그램에서 브랜치를 안쓰면 되는 것 아닌가?(역발상)
* 
* NOPs : no opration
* 
* predicated code는 조건부 실행, 무조건 실행을 표현할 수 있다.
* 
* ARM ISA를 보면 맨앞4비트가 COND이다. 조건부실행을 명령어에 넣었다.
* 
* 1. predicated execution : condition에 의거하여 명령어의 실행여부를 결정한다.
* 
* 브랜치 프리딕션은 stage전체를 flush해야 하므로 penalty가 크다.
* 그에 반해, predicated execution은 매번 한 클락만 손해를 본다.
* 
* 그러나 맞추기 쉬운 브랜치들은 branch prediction이 좋다. 왜냐 맞출 확률이 높은데 뭐하러 매번 한 클락씩 손해를 보나.
* 
* 장점
* 성능과 에너지 효율성이 좋다.
* 브랜치가 없어졌기 때문에, 코드 최적화가 쉬워진다.
* 
* 단점
* 적용시키는 게 쉬운일이 아니다. predicated execution은 static predication. 컴파일 타임(static)에 브랜치를 예측하는 것이 쉽지 않다. 전체 브랜치에 대해서는 적용하는게 정확하지 않을 수 있다. 따라서, 컴파일 타임에는 확실한 브랜치들에만 predicate execution을 적용할 수 있다.
* global/local history -> dynamic(run-time)
* 명령어 체계가 지원해 주어야 한다.(MIPS는 지원안함. ARM은 지원함). 지원하다고 하면, 추가적인 하드웨어가 필요하다.
* 
* 
* 조건이 여러개면 조건의 개수만큼 손해가 생긴다.
* 컴파일러는 if문 수를 보고 판단해서, predicated execution할지말지를 결정해야 한다. 이걸 할 수 있는 상황이 제약적이다.
* 
* 결국, control hazard 해결할 수 있는 방법은 집단 마무리 체제이다. 쓸 수 있는 방법은 다 쓰는 것임.
* 
* 2. Loop Unrolling
* 루프를 푼다. 브랜치를 없애기 위해서!
* 1.노가다.
* 2.명령어의 개수가 늘어난다. 메모리의 양이 많아진다.
* cpu가 동적으로 for문을 푼다. 명령어 순서들을 큐에 정렬한다. 명령어 큐의 패턴을 보고 cpu가 for문이라는 것을 알게 되고 푼다.
* 브랜치도 없애면서, 16개의 명령어만 해결하고, control hazard를 해결할 수 있다.(1타 2피)
* 그러나 단지 for문에서만 풀 수 있다. while문도 조건이 있으면 풀수가 없다.


## 7. 학습 내용에 대한 개인적인 총평
+ 작년에 수강한 컴퓨터구조와 달리 이번 컴퓨터구조 수업에서는 cpu에 대한 내용을 집중적으로 다룬다는 점에서 흥미롭고 유익하다.
+ 확실히 교수님이 cpu에 대한 지식이 해박하셔서 많은 가르침과 깨달음을 받고 있다.
+ 작년에 수강한 컴퓨터구조를 remind하는 시간을 가져야 할 필요가 있다.
+ 이번 수업만큼은 오래 기억할 수 있게 공부하고 싶다. 굉장히 중요한 내용을 다루고 있다.
+ libft는 언제..?

## 8. 다음 학습 계획
+ DB Embedded SQL, ODBC, JDBC 학습