
==========================================================================
finish report_tns
--------------------------------------------------------------------------
tns max -10113.91

==========================================================================
finish report_wns
--------------------------------------------------------------------------
wns max -2.21

==========================================================================
finish report_worst_slack
--------------------------------------------------------------------------
worst slack max -2.21

==========================================================================
finish report_clock_skew
--------------------------------------------------------------------------
Clock clk_i
   2.05 source latency gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[873]$_DLATCH_P_/G ^
  -0.52 target latency gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/i_snitch_regfile.mem[872]$_DFFE_PP_/CK ^
   0.06 clock uncertainty
   0.00 CRPR
--------------
   1.60 setup skew

Clock vclk_i
No launch/capture paths found.


==========================================================================
finish report_checks -path_delay min
--------------------------------------------------------------------------
Startpoint: rst_ni (input port clocked by vclk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_ar.spill_register_flushable_i.gen_spill_reg.b_data_q[57]$_DFFE_PN0P_
          (removal check against rising-edge clock clk_i)
Path Group: asynchronous
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.00    0.00   clock network delay (ideal)
                          0.90    0.90 ^ input external delay
     1   35.31    0.00    0.00    0.90 ^ rst_ni (in)
                                         rst_ni (net)
                  0.03    0.02    0.92 ^ wire95775/A (BUF_X8)
    10   52.67    0.01    0.03    0.95 ^ wire95775/Z (BUF_X8)
                                         net95775 (net)
                  0.03    0.02    0.97 ^ gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_ar.spill_register_flushable_i.gen_spill_reg.b_data_q[57]$_DFFE_PN0P_/RN (DFFR_X1)
                                  0.97   data arrival time

                          0.00    0.00   clock clk_i (rise edge)
                          0.00    0.00   clock source latency
     1   53.54    0.00    0.00    0.00 ^ clk_i (in)
                                         clk_i (net)
                  0.02    0.02    0.02 ^ wire1/A (BUF_X16)
     2   58.50    0.01    0.02    0.04 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    0.07 ^ clkbuf_regs_0_clk_i/A (CLKBUF_X3)
     1    1.63    0.01    0.04    0.11 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
                                         clk_i_regs (net)
                  0.01    0.00    0.11 ^ clkbuf_0_clk_i_regs/A (CLKBUF_X3)
     2   41.15    0.03    0.06    0.17 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_0_clk_i_regs (net)
                  0.03    0.01    0.17 ^ clkbuf_1_0_0_clk_i_regs/A (CLKBUF_X3)
     2   40.41    0.03    0.07    0.24 ^ clkbuf_1_0_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_1_0_0_clk_i_regs (net)
                  0.03    0.01    0.25 ^ clkbuf_2_1_0_clk_i_regs/A (CLKBUF_X3)
     2   22.33    0.02    0.05    0.30 ^ clkbuf_2_1_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_2_1_0_clk_i_regs (net)
                  0.02    0.00    0.30 ^ clkbuf_3_2_0_clk_i_regs/A (CLKBUF_X3)
     2   27.38    0.02    0.05    0.36 ^ clkbuf_3_2_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_3_2_0_clk_i_regs (net)
                  0.02    0.00    0.36 ^ clkbuf_4_4_0_clk_i_regs/A (CLKBUF_X3)
     8   47.36    0.04    0.07    0.43 ^ clkbuf_4_4_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_4_4_0_clk_i_regs (net)
                  0.04    0.00    0.43 ^ clkbuf_7_36_0_clk_i_regs/A (CLKBUF_X3)
     2    9.11    0.01    0.05    0.48 ^ clkbuf_7_36_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_7_36_0_clk_i_regs (net)
                  0.01    0.00    0.48 ^ clkbuf_8_73__f_clk_i_regs/A (CLKBUF_X3)
    10   25.71    0.02    0.05    0.53 ^ clkbuf_8_73__f_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_8_73__leaf_clk_i_regs (net)
                  0.02    0.00    0.53 ^ clkbuf_leaf_2111_clk_i_regs/A (CLKBUF_X3)
     4   10.86    0.01    0.04    0.57 ^ clkbuf_leaf_2111_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_leaf_2111_clk_i_regs (net)
                  0.01    0.00    0.57 ^ gen_tiles[0].i_tile.i_tile/axi_mst_slice.i_reg_ar.spill_register_flushable_i.gen_spill_reg.b_data_q[57]$_DFFE_PN0P_/CK (DFFR_X1)
                          0.06    0.63   clock uncertainty
                          0.00    0.63   clock reconvergence pessimism
                          0.22    0.85   library removal time
                                  0.85   data required time
-----------------------------------------------------------------------------
                                  0.85   data required time
                                 -0.97   data arrival time
-----------------------------------------------------------------------------
                                  0.13   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_lookup.g_sets[0].gen_scm.i_tag.CG_CELL_WORD_ITER[16].CG_Inst.clk_en$_DLATCH_N_
            (negative level-sensitive latch clocked by clk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13200_
          (rising clock gating-check end-point clocked by clk_i)
Path Group: gated clock
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          1.50    1.50   clock clk_i (fall edge)
                          0.00    1.50   clock source latency
     1   52.12    0.00    0.00    1.50 v clk_i (in)
                                         clk_i (net)
                  0.02    0.02    1.52 v wire1/A (BUF_X16)
     2   58.15    0.01    0.03    1.55 v wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.03    0.03    1.57 v clkbuf_0_clk_i/A (CLKBUF_X3)
     1    1.52    0.01    0.04    1.61 v clkbuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_0_clk_i (net)
                  0.01    0.00    1.61 v delaybuf_0_clk_i/A (CLKBUF_X3)
     1    1.45    0.01    0.03    1.64 v delaybuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_1_clk_i (net)
                  0.01    0.00    1.64 v delaybuf_1_clk_i/A (CLKBUF_X3)
     1    1.27    0.01    0.03    1.66 v delaybuf_1_clk_i/Z (CLKBUF_X3)
                                         delaynet_2_clk_i (net)
                  0.01    0.00    1.66 v delaybuf_2_clk_i/A (CLKBUF_X3)
     2   22.85    0.02    0.05    1.71 v delaybuf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_0_clk_i (net)
                  0.02    0.00    1.71 v clkbuf_1_0__f_clk_i/A (CLKBUF_X3)
     3   27.30    0.02    0.06    1.77 v clkbuf_1_0__f_clk_i/Z (CLKBUF_X3)
                                         clknet_1_0__leaf_clk_i (net)
                  0.02    0.01    1.77 v clkbuf_leaf_4_clk_i/A (CLKBUF_X3)
     3    9.59    0.01    0.04    1.82 v clkbuf_leaf_4_clk_i/Z (CLKBUF_X3)
                                         clknet_leaf_4_clk_i (net)
                  0.01    0.00    1.82 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13147_/A2 (AND2_X1)
     2    4.63    0.01    0.04    1.85 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13147_/ZN (AND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849_ (net)
                  0.01    0.00    1.86 v clkbuf_regs_2_clk_i/A (CLKBUF_X3)
     1    1.46    0.01    0.03    1.88 v clkbuf_regs_2_clk_i/Z (CLKBUF_X3)
                                         delaynet_7_clk_i (net)
                  0.01    0.00    1.88 v delaybuf_7_clk_i/A (CLKBUF_X3)
     1    1.37    0.01    0.03    1.91 v delaybuf_7_clk_i/Z (CLKBUF_X3)
                                         delaynet_8_clk_i (net)
                  0.01    0.00    1.91 v delaybuf_8_clk_i/A (CLKBUF_X3)
     1    1.42    0.01    0.03    1.93 v delaybuf_8_clk_i/Z (CLKBUF_X3)
                                         delaynet_9_clk_i (net)
                  0.01    0.00    1.93 v delaybuf_9_clk_i/A (CLKBUF_X3)
     1    1.27    0.01    0.03    1.96 v delaybuf_9_clk_i/Z (CLKBUF_X3)
                                         delaynet_10_clk_i (net)
                  0.01    0.00    1.96 v delaybuf_10_clk_i/A (CLKBUF_X3)
     1    1.39    0.01    0.03    1.99 v delaybuf_10_clk_i/Z (CLKBUF_X3)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849__regs (net)
                  0.01    0.00    1.99 v clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849__regs/A (CLKBUF_X3)
     4    9.82    0.01    0.04    2.02 v clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849__regs/Z (CLKBUF_X3)
                                         clknet_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849__regs (net)
                  0.01    0.00    2.02 v clkbuf_2_3__f_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849__regs/A (CLKBUF_X3)
     8    9.73    0.01    0.04    2.06 v clkbuf_2_3__f_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849__regs/Z (CLKBUF_X3)
                                         clknet_2_3__leaf_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849__regs (net)
                  0.01    0.00    2.06 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_lookup.g_sets[0].gen_scm.i_tag.CG_CELL_WORD_ITER[16].CG_Inst.clk_en$_DLATCH_N_/GN (DLL_X1)
     1    0.99    0.01    0.05    2.11 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_lookup.g_sets[0].gen_scm.i_tag.CG_CELL_WORD_ITER[16].CG_Inst.clk_en$_DLATCH_N_/Q (DLL_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_lookup.g_sets[0].gen_scm.i_tag.CG_CELL_WORD_ITER[16].CG_Inst.clk_en (net)
                  0.01    0.00    2.11 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13200_/A1 (AND2_X1)
                                  2.11   data arrival time

                          1.50    1.50   clock clk_i (fall edge)
                          0.00    1.50   clock source latency
     1   52.12    0.00    0.00    1.50 v clk_i (in)
                                         clk_i (net)
                  0.02    0.02    1.52 v wire1/A (BUF_X16)
     2   58.15    0.01    0.03    1.55 v wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.03    0.03    1.57 v clkbuf_0_clk_i/A (CLKBUF_X3)
     1    1.52    0.01    0.04    1.61 v clkbuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_0_clk_i (net)
                  0.01    0.00    1.61 v delaybuf_0_clk_i/A (CLKBUF_X3)
     1    1.45    0.01    0.03    1.64 v delaybuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_1_clk_i (net)
                  0.01    0.00    1.64 v delaybuf_1_clk_i/A (CLKBUF_X3)
     1    1.27    0.01    0.03    1.66 v delaybuf_1_clk_i/Z (CLKBUF_X3)
                                         delaynet_2_clk_i (net)
                  0.01    0.00    1.66 v delaybuf_2_clk_i/A (CLKBUF_X3)
     2   22.85    0.02    0.05    1.71 v delaybuf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_0_clk_i (net)
                  0.02    0.00    1.71 v clkbuf_1_0__f_clk_i/A (CLKBUF_X3)
     3   27.30    0.02    0.06    1.77 v clkbuf_1_0__f_clk_i/Z (CLKBUF_X3)
                                         clknet_1_0__leaf_clk_i (net)
                  0.02    0.01    1.77 v clkbuf_leaf_4_clk_i/A (CLKBUF_X3)
     3    9.59    0.01    0.04    1.82 v clkbuf_leaf_4_clk_i/Z (CLKBUF_X3)
                                         clknet_leaf_4_clk_i (net)
                  0.01    0.00    1.82 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13147_/A2 (AND2_X1)
     2    4.63    0.01    0.04    1.85 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13147_/ZN (AND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849_ (net)
                  0.01    0.00    1.86 v clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849_/A (CLKBUF_X3)
     2    3.55    0.01    0.03    1.89 v clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849_/Z (CLKBUF_X3)
                                         clknet_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849_ (net)
                  0.01    0.00    1.89 v clkbuf_1_1__f_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849_/A (CLKBUF_X3)
     4    8.62    0.01    0.03    1.92 v clkbuf_1_1__f_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849_/Z (CLKBUF_X3)
                                         clknet_1_1__leaf_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849_ (net)
                  0.01    0.00    1.92 v clkbuf_leaf_2_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849_/A (CLKBUF_X3)
     4    5.29    0.01    0.03    1.95 v clkbuf_leaf_2_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849_/Z (CLKBUF_X3)
                                         clknet_leaf_2_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_01849_ (net)
                  0.01    0.00    1.95 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13200_/A2 (AND2_X1)
                          0.06    2.01   clock uncertainty
                          0.00    2.01   clock reconvergence pessimism
                          0.00    2.01   clock gating hold time
                                  2.01   data required time
-----------------------------------------------------------------------------
                                  2.01   data required time
                                 -2.11   data arrival time
-----------------------------------------------------------------------------
                                  0.10   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_refill.in_rsp_data_o[10]$_DFFE_PN0P_
            (rising edge-triggered flip-flop clocked by clk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[778]$_DLATCH_P_
          (positive level-sensitive latch clocked by clk_i')
Path Group: clk_i
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock clk_i (rise edge)
                          0.00    0.00   clock source latency
     1   53.54    0.00    0.00    0.00 ^ clk_i (in)
                                         clk_i (net)
                  0.02    0.02    0.02 ^ wire1/A (BUF_X16)
     2   58.50    0.01    0.02    0.04 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    0.07 ^ clkbuf_regs_0_clk_i/A (CLKBUF_X3)
     1    1.63    0.01    0.04    0.11 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
                                         clk_i_regs (net)
                  0.01    0.00    0.11 ^ clkbuf_0_clk_i_regs/A (CLKBUF_X3)
     2   41.15    0.03    0.06    0.17 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_0_clk_i_regs (net)
                  0.03    0.01    0.17 ^ clkbuf_1_0_0_clk_i_regs/A (CLKBUF_X3)
     2   40.41    0.03    0.07    0.24 ^ clkbuf_1_0_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_1_0_0_clk_i_regs (net)
                  0.03    0.01    0.25 ^ clkbuf_2_1_0_clk_i_regs/A (CLKBUF_X3)
     2   22.33    0.02    0.05    0.30 ^ clkbuf_2_1_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_2_1_0_clk_i_regs (net)
                  0.02    0.00    0.30 ^ clkbuf_3_2_0_clk_i_regs/A (CLKBUF_X3)
     2   27.38    0.02    0.05    0.36 ^ clkbuf_3_2_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_3_2_0_clk_i_regs (net)
                  0.02    0.00    0.36 ^ clkbuf_4_4_0_clk_i_regs/A (CLKBUF_X3)
     8   47.36    0.04    0.07    0.43 ^ clkbuf_4_4_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_4_4_0_clk_i_regs (net)
                  0.04    0.00    0.43 ^ clkbuf_7_32_0_clk_i_regs/A (CLKBUF_X3)
     2    8.45    0.01    0.04    0.48 ^ clkbuf_7_32_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_7_32_0_clk_i_regs (net)
                  0.01    0.00    0.48 ^ clkbuf_8_64__f_clk_i_regs/A (CLKBUF_X3)
    16   50.11    0.04    0.07    0.55 ^ clkbuf_8_64__f_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_8_64__leaf_clk_i_regs (net)
                  0.04    0.00    0.55 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_refill.in_rsp_data_o[10]$_DFFE_PN0P_/CK (DFFR_X2)
     6    9.18    0.01    0.11    0.66 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_refill.in_rsp_data_o[10]$_DFFE_PN0P_/Q (DFFR_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/bypass_rsp[15] (net)
                  0.01    0.00    0.66 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_12877_/A1 (AND2_X4)
    16   27.56    0.01    0.03    0.69 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_12877_/ZN (AND2_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[0].i_spill_register_prefetch_resp.dst_data_o[19] (net)
                  0.01    0.00    0.69 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[778]$_DLATCH_P_/D (DLH_X1)
                                  0.69   data arrival time

                          0.00    0.00   clock clk_i' (fall edge)
                          0.00    0.00   clock source latency
     1   53.54    0.00    0.00    0.00 ^ clk_i (in)
                                         clk_i (net)
                  0.02    0.02    0.02 ^ wire1/A (BUF_X16)
     2   58.50    0.01    0.02    0.04 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.03    0.03    0.07 ^ clkbuf_0_clk_i/A (CLKBUF_X3)
     1    1.69    0.01    0.04    0.10 ^ clkbuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_0_clk_i (net)
                  0.01    0.00    0.10 ^ delaybuf_0_clk_i/A (CLKBUF_X3)
     1    1.62    0.01    0.03    0.13 ^ delaybuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_1_clk_i (net)
                  0.01    0.00    0.13 ^ delaybuf_1_clk_i/A (CLKBUF_X3)
     1    1.44    0.01    0.03    0.16 ^ delaybuf_1_clk_i/Z (CLKBUF_X3)
                                         delaynet_2_clk_i (net)
                  0.01    0.00    0.16 ^ delaybuf_2_clk_i/A (CLKBUF_X3)
     2   23.20    0.02    0.04    0.20 ^ delaybuf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_0_clk_i (net)
                  0.02    0.00    0.20 ^ clkbuf_1_1__f_clk_i/A (CLKBUF_X3)
     3   45.37    0.04    0.07    0.27 ^ clkbuf_1_1__f_clk_i/Z (CLKBUF_X3)
                                         clknet_1_1__leaf_clk_i (net)
                  0.04    0.01    0.27 ^ clkbuf_leaf_2_clk_i/A (CLKBUF_X3)
     4    8.00    0.01    0.04    0.32 ^ clkbuf_leaf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_leaf_2_clk_i (net)
                  0.01    0.00    0.32 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8516_/A1 (NOR2_X1)
     1   30.50    0.03    0.04    0.36 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8516_/ZN (NOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld (net)
                  0.03    0.01    0.37 v clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/A (CLKBUF_X3)
     4   47.57    0.04    0.08    0.45 v clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld (net)
                  0.04    0.00    0.45 v clkbuf_2_1__f_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/A (CLKBUF_X3)
    18   63.22    0.05    0.09    0.54 v clkbuf_2_1__f_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_2_1__leaf_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld (net)
                  0.05    0.01    0.55 v clkbuf_leaf_33_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/A (CLKBUF_X3)
     9   13.65    0.01    0.06    0.61 v clkbuf_leaf_33_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_leaf_33_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld (net)
                  0.01    0.00    0.61 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[778]$_DLATCH_P_/G (DLH_X1)
                          0.06    0.67   clock uncertainty
                          0.00    0.67   clock reconvergence pessimism
                          0.02    0.69   library hold time
                                  0.69   data required time
-----------------------------------------------------------------------------
                                  0.69   data required time
                                 -0.69   data arrival time
-----------------------------------------------------------------------------
                                  0.01   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[2].i_tcdm_slave_resp_register.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_
            (rising edge-triggered flip-flop clocked by clk_i)
Endpoint: tcdm_slave_north_resp_valid_o (output port clocked by vclk_i)
Path Group: vclk_i
Path Type: min

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock clk_i (rise edge)
                          0.00    0.00   clock source latency
     1   53.54    0.00    0.00    0.00 ^ clk_i (in)
                                         clk_i (net)
                  0.02    0.02    0.02 ^ wire1/A (BUF_X16)
     2   58.50    0.01    0.02    0.04 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    0.07 ^ clkbuf_regs_0_clk_i/A (CLKBUF_X3)
     1    1.63    0.01    0.04    0.11 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
                                         clk_i_regs (net)
                  0.01    0.00    0.11 ^ clkbuf_0_clk_i_regs/A (CLKBUF_X3)
     2   41.15    0.03    0.06    0.17 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_0_clk_i_regs (net)
                  0.03    0.01    0.17 ^ clkbuf_1_0_0_clk_i_regs/A (CLKBUF_X3)
     2   40.41    0.03    0.07    0.24 ^ clkbuf_1_0_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_1_0_0_clk_i_regs (net)
                  0.03    0.01    0.25 ^ clkbuf_2_1_0_clk_i_regs/A (CLKBUF_X3)
     2   22.33    0.02    0.05    0.30 ^ clkbuf_2_1_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_2_1_0_clk_i_regs (net)
                  0.02    0.00    0.30 ^ clkbuf_3_3_0_clk_i_regs/A (CLKBUF_X3)
     2   27.47    0.02    0.05    0.36 ^ clkbuf_3_3_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_3_3_0_clk_i_regs (net)
                  0.02    0.00    0.36 ^ clkbuf_4_7_0_clk_i_regs/A (CLKBUF_X3)
     8   45.00    0.04    0.07    0.43 ^ clkbuf_4_7_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_4_7_0_clk_i_regs (net)
                  0.04    0.00    0.43 ^ clkbuf_7_57_0_clk_i_regs/A (CLKBUF_X3)
     2   10.83    0.01    0.05    0.48 ^ clkbuf_7_57_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_7_57_0_clk_i_regs (net)
                  0.01    0.00    0.48 ^ clkbuf_8_115__f_clk_i_regs/A (CLKBUF_X3)
    15   37.98    0.03    0.06    0.54 ^ clkbuf_8_115__f_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_8_115__leaf_clk_i_regs (net)
                  0.03    0.00    0.54 ^ clkbuf_leaf_1691_clk_i_regs/A (CLKBUF_X3)
     3    9.09    0.01    0.04    0.58 ^ clkbuf_leaf_1691_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_leaf_1691_clk_i_regs (net)
                  0.01    0.00    0.58 ^ gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[2].i_tcdm_slave_resp_register.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_/CK (DFFR_X2)
     4   11.36    0.01    0.10    0.69 v gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[2].i_tcdm_slave_resp_register.spill_register_flushable_i.gen_spill_reg.a_full_q$_DFFE_PN0P_/Q (DFFR_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[2].i_tcdm_slave_resp_register.spill_register_flushable_i.gen_spill_reg.a_full_q (net)
                  0.01    0.00    0.69 v gen_tiles[0].i_tile.i_tile/_37699_/A2 (OR2_X2)
     2    4.54    0.01    0.05    0.74 v gen_tiles[0].i_tile.i_tile/_37699_/ZN (OR2_X2)
                                         net1050 (net)
                  0.01    0.00    0.74 v output1050/A (BUF_X4)
     1   16.52    0.01    0.03    0.76 v output1050/Z (BUF_X4)
                                         tcdm_slave_north_resp_valid_o (net)
                  0.01    0.00    0.77 v tcdm_slave_north_resp_valid_o (out)
                                  0.77   data arrival time

                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.00    0.00   clock network delay (ideal)
                          0.06    0.06   clock uncertainty
                          0.00    0.06   clock reconvergence pessimism
                         -2.55   -2.49   output external delay
                                 -2.49   data required time
-----------------------------------------------------------------------------
                                 -2.49   data required time
                                 -0.77   data arrival time
-----------------------------------------------------------------------------
                                  3.26   slack (MET)



==========================================================================
finish report_checks -path_delay max
--------------------------------------------------------------------------
Startpoint: rst_ni (input port clocked by vclk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[3].i_tcdm_slave_req_register.i_fifo.i_fifo_v3.mem_q[43]$_DFFE_PN0P_
          (recovery check against rising-edge clock clk_i)
Path Group: asynchronous
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.00    0.00   clock network delay (ideal)
                          0.90    0.90 ^ input external delay
     1   35.31    0.00    0.00    0.90 ^ rst_ni (in)
                                         rst_ni (net)
                  0.03    0.02    0.92 ^ wire95775/A (BUF_X8)
    10   52.67    0.01    0.03    0.95 ^ wire95775/Z (BUF_X8)
                                         net95775 (net)
                  0.03    0.02    0.97 ^ place117462/A (BUF_X2)
     3   24.52    0.03    0.05    1.02 ^ place117462/Z (BUF_X2)
                                         net117462 (net)
                  0.03    0.01    1.03 ^ place117686/A (BUF_X4)
     5   39.08    0.02    0.04    1.07 ^ place117686/Z (BUF_X4)
                                         net117686 (net)
                  0.03    0.01    1.08 ^ place117689/A (BUF_X2)
     3   23.50    0.03    0.05    1.13 ^ place117689/Z (BUF_X2)
                                         net117689 (net)
                  0.03    0.00    1.13 ^ place117718/A (BUF_X2)
    11   33.71    0.04    0.06    1.19 ^ place117718/Z (BUF_X2)
                                         net117718 (net)
                  0.04    0.01    1.20 ^ place117721/A (BUF_X2)
    11   32.36    0.04    0.06    1.26 ^ place117721/Z (BUF_X2)
                                         net117721 (net)
                  0.04    0.01    1.26 ^ place117728/A (BUF_X2)
    12   35.07    0.04    0.06    1.32 ^ place117728/Z (BUF_X2)
                                         net117728 (net)
                  0.04    0.01    1.33 ^ place117730/A (BUF_X2)
    12   26.97    0.03    0.06    1.39 ^ place117730/Z (BUF_X2)
                                         net117730 (net)
                  0.03    0.00    1.39 ^ place117733/A (BUF_X2)
    14   33.60    0.04    0.06    1.45 ^ place117733/Z (BUF_X2)
                                         net117733 (net)
                  0.04    0.00    1.45 ^ place117734/A (BUF_X2)
    15   40.41    0.05    0.07    1.53 ^ place117734/Z (BUF_X2)
                                         net117734 (net)
                  0.05    0.01    1.53 ^ place117735/A (BUF_X2)
    14   35.63    0.04    0.07    1.60 ^ place117735/Z (BUF_X2)
                                         net117735 (net)
                  0.04    0.00    1.60 ^ gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[3].i_tcdm_slave_req_register.i_fifo.i_fifo_v3.mem_q[43]$_DFFE_PN0P_/RN (DFFR_X1)
                                  1.60   data arrival time

                          3.00    3.00   clock clk_i (rise edge)
                          0.00    3.00   clock source latency
     1   53.54    0.00    0.00    3.00 ^ clk_i (in)
                                         clk_i (net)
                  0.02    0.02    3.02 ^ wire1/A (BUF_X16)
     2   58.50    0.01    0.02    3.04 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    3.07 ^ clkbuf_regs_0_clk_i/A (CLKBUF_X3)
     1    1.63    0.01    0.04    3.11 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
                                         clk_i_regs (net)
                  0.01    0.00    3.11 ^ clkbuf_0_clk_i_regs/A (CLKBUF_X3)
     2   41.15    0.03    0.06    3.17 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_0_clk_i_regs (net)
                  0.03    0.01    3.17 ^ clkbuf_1_1_0_clk_i_regs/A (CLKBUF_X3)
     2   35.65    0.03    0.06    3.24 ^ clkbuf_1_1_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_1_1_0_clk_i_regs (net)
                  0.03    0.01    3.24 ^ clkbuf_2_3_0_clk_i_regs/A (CLKBUF_X3)
     2   25.19    0.02    0.05    3.30 ^ clkbuf_2_3_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_2_3_0_clk_i_regs (net)
                  0.02    0.00    3.30 ^ clkbuf_3_6_0_clk_i_regs/A (CLKBUF_X3)
     2   31.49    0.03    0.06    3.36 ^ clkbuf_3_6_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_3_6_0_clk_i_regs (net)
                  0.03    0.01    3.36 ^ clkbuf_4_12_0_clk_i_regs/A (CLKBUF_X3)
     8   47.38    0.04    0.07    3.43 ^ clkbuf_4_12_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_4_12_0_clk_i_regs (net)
                  0.04    0.00    3.44 ^ clkbuf_7_103_0_clk_i_regs/A (CLKBUF_X3)
     2    8.91    0.01    0.05    3.48 ^ clkbuf_7_103_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_7_103_0_clk_i_regs (net)
                  0.01    0.00    3.48 ^ clkbuf_8_207__f_clk_i_regs/A (CLKBUF_X3)
    10   31.70    0.03    0.05    3.54 ^ clkbuf_8_207__f_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_8_207__leaf_clk_i_regs (net)
                  0.03    0.00    3.54 ^ gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[3].i_tcdm_slave_req_register.i_fifo.i_fifo_v3.mem_q[43]$_DFFE_PN0P_/CK (DFFR_X1)
                         -0.06    3.48   clock uncertainty
                          0.00    3.48   clock reconvergence pessimism
                          0.06    3.54   library recovery time
                                  3.54   data required time
-----------------------------------------------------------------------------
                                  3.54   data required time
                                 -1.60   data arrival time
-----------------------------------------------------------------------------
                                  1.94   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[2].gen_latch.i_clk_gate.clk_en$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8514_
          (falling clock gating-check end-point clocked by clk_i)
Path Group: gated clock
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock clk_i (rise edge)
                          0.00    0.00   clock source latency
     1   53.54    0.00    0.00    0.00 ^ clk_i (in)
                                         clk_i (net)
                  0.02    0.02    0.02 ^ wire1/A (BUF_X16)
     2   58.50    0.01    0.02    0.04 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    0.07 ^ clkbuf_regs_0_clk_i/A (CLKBUF_X3)
     1    1.63    0.01    0.04    0.11 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
                                         clk_i_regs (net)
                  0.01    0.00    0.11 ^ clkbuf_0_clk_i_regs/A (CLKBUF_X3)
     2   41.15    0.03    0.06    0.17 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_0_clk_i_regs (net)
                  0.03    0.01    0.17 ^ clkbuf_1_0_0_clk_i_regs/A (CLKBUF_X3)
     2   40.41    0.03    0.07    0.24 ^ clkbuf_1_0_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_1_0_0_clk_i_regs (net)
                  0.03    0.01    0.25 ^ clkbuf_2_1_0_clk_i_regs/A (CLKBUF_X3)
     2   22.33    0.02    0.05    0.30 ^ clkbuf_2_1_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_2_1_0_clk_i_regs (net)
                  0.02    0.00    0.30 ^ clkbuf_3_3_0_clk_i_regs/A (CLKBUF_X3)
     2   27.47    0.02    0.05    0.36 ^ clkbuf_3_3_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_3_3_0_clk_i_regs (net)
                  0.02    0.00    0.36 ^ clkbuf_4_6_0_clk_i_regs/A (CLKBUF_X3)
     8   45.69    0.04    0.07    0.43 ^ clkbuf_4_6_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_4_6_0_clk_i_regs (net)
                  0.04    0.00    0.43 ^ clkbuf_7_48_0_clk_i_regs/A (CLKBUF_X3)
     2    7.67    0.01    0.04    0.47 ^ clkbuf_7_48_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_7_48_0_clk_i_regs (net)
                  0.01    0.00    0.47 ^ clkbuf_8_96__f_clk_i_regs/A (CLKBUF_X3)
     7   18.20    0.02    0.04    0.52 ^ clkbuf_8_96__f_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_8_96__leaf_clk_i_regs (net)
                  0.02    0.00    0.52 ^ clkbuf_leaf_2180_clk_i_regs/A (CLKBUF_X3)
     7    9.67    0.01    0.04    0.56 ^ clkbuf_leaf_2180_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_leaf_2180_clk_i_regs (net)
                  0.01    0.00    0.56 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[2].gen_latch.i_clk_gate.clk_en$_DLATCH_P_/G (DLH_X1)
                          1.02    1.58   time given to startpoint
                  0.01    0.00    1.58 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[2].gen_latch.i_clk_gate.clk_en$_DLATCH_P_/D (DLH_X1)
     1    2.07    0.01    0.04    1.62 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[2].gen_latch.i_clk_gate.clk_en$_DLATCH_P_/Q (DLH_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[2].gen_latch.i_clk_gate.clk_en (net)
                  0.01    0.00    1.62 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8513_/A (INV_X1)
     1    1.66    0.00    0.01    1.63 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8513_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3935_ (net)
                  0.00    0.00    1.63 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8514_/A2 (NOR2_X1)
                                  1.63   data arrival time

                          1.50    1.50   clock clk_i (fall edge)
                          0.00    1.50   clock source latency
     1   52.12    0.00    0.00    1.50 v clk_i (in)
                                         clk_i (net)
                  0.02    0.02    1.52 v wire1/A (BUF_X16)
     2   58.15    0.01    0.03    1.55 v wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.03    0.03    1.57 v clkbuf_0_clk_i/A (CLKBUF_X3)
     1    1.52    0.01    0.04    1.61 v clkbuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_0_clk_i (net)
                  0.01    0.00    1.61 v delaybuf_0_clk_i/A (CLKBUF_X3)
     1    1.45    0.01    0.03    1.64 v delaybuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_1_clk_i (net)
                  0.01    0.00    1.64 v delaybuf_1_clk_i/A (CLKBUF_X3)
     1    1.27    0.01    0.03    1.66 v delaybuf_1_clk_i/Z (CLKBUF_X3)
                                         delaynet_2_clk_i (net)
                  0.01    0.00    1.66 v delaybuf_2_clk_i/A (CLKBUF_X3)
     2   22.85    0.02    0.05    1.71 v delaybuf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_0_clk_i (net)
                  0.02    0.00    1.71 v clkbuf_1_1__f_clk_i/A (CLKBUF_X3)
     3   44.85    0.03    0.07    1.78 v clkbuf_1_1__f_clk_i/Z (CLKBUF_X3)
                                         clknet_1_1__leaf_clk_i (net)
                  0.04    0.01    1.79 v clkbuf_leaf_2_clk_i/A (CLKBUF_X3)
     4    7.00    0.01    0.05    1.84 v clkbuf_leaf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_leaf_2_clk_i (net)
                  0.01    0.00    1.84 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8514_/A1 (NOR2_X1)
                         -0.06    1.78   clock uncertainty
                          0.00    1.78   clock reconvergence pessimism
                          0.00    1.78   clock gating setup time
                                  1.78   data required time
-----------------------------------------------------------------------------
                                  1.78   data required time
                                 -1.63   data arrival time
-----------------------------------------------------------------------------
                                  0.15   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i')
Endpoint: gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_
          (rising edge-triggered flip-flop clocked by clk_i)
Path Group: clk_i
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          1.50    1.50   clock clk_i' (rise edge)
                          0.00    1.50   clock source latency
     1   52.12    0.00    0.00    1.50 v clk_i (in)
                                         clk_i (net)
                  0.02    0.02    1.52 v wire1/A (BUF_X16)
     2   58.15    0.01    0.03    1.55 v wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.03    0.03    1.57 v clkbuf_0_clk_i/A (CLKBUF_X3)
     1    1.52    0.01    0.04    1.61 v clkbuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_0_clk_i (net)
                  0.01    0.00    1.61 v delaybuf_0_clk_i/A (CLKBUF_X3)
     1    1.45    0.01    0.03    1.64 v delaybuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_1_clk_i (net)
                  0.01    0.00    1.64 v delaybuf_1_clk_i/A (CLKBUF_X3)
     1    1.27    0.01    0.03    1.66 v delaybuf_1_clk_i/Z (CLKBUF_X3)
                                         delaynet_2_clk_i (net)
                  0.01    0.00    1.66 v delaybuf_2_clk_i/A (CLKBUF_X3)
     2   22.85    0.02    0.05    1.71 v delaybuf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_0_clk_i (net)
                  0.02    0.00    1.71 v clkbuf_1_1__f_clk_i/A (CLKBUF_X3)
     3   44.85    0.03    0.07    1.78 v clkbuf_1_1__f_clk_i/Z (CLKBUF_X3)
                                         clknet_1_1__leaf_clk_i (net)
                  0.04    0.01    1.79 v clkbuf_leaf_2_clk_i/A (CLKBUF_X3)
     4    7.00    0.01    0.05    1.84 v clkbuf_leaf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_leaf_2_clk_i (net)
                  0.01    0.00    1.84 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_/A2 (NOR2_X1)
     1   33.44    0.16    0.18    2.02 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_/ZN (NOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld (net)
                  0.16    0.01    2.03 ^ clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/A (CLKBUF_X3)
     8   59.86    0.05    0.11    2.14 ^ clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld (net)
                  0.05    0.01    2.14 ^ clkbuf_3_4_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/A (CLKBUF_X3)
     6   25.13    0.02    0.06    2.20 ^ clkbuf_3_4_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_3_4_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld (net)
                  0.02    0.00    2.21 ^ clkbuf_leaf_20_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/A (CLKBUF_X3)
     6    8.96    0.01    0.04    2.25 ^ clkbuf_leaf_20_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_leaf_20_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld (net)
                  0.01    0.00    2.25 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_/G (DLH_X1)
     1    3.46    0.01    0.06    2.31 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_/Q (DLH_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148] (net)
                  0.01    0.00    2.31 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7440_/B2 (AOI22_X2)
     1    3.40    0.02    0.05    2.36 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7440_/ZN (AOI22_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3019_ (net)
                  0.02    0.00    2.36 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7441_/A (INV_X2)
     1    3.53    0.01    0.01    2.37 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7441_/ZN (INV_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3020_ (net)
                  0.01    0.00    2.37 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7442_/A (AOI221_X2)
     2    2.92    0.04    0.07    2.44 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7442_/ZN (AOI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3021_ (net)
                  0.04    0.00    2.44 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8676_/A (MUX2_X1)
     1    3.80    0.01    0.05    2.49 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8676_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_4081_ (net)
                  0.01    0.00    2.49 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8677_/B1 (OAI21_X2)
     1    1.43    0.01    0.01    2.50 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8677_/ZN (OAI21_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_4082_ (net)
                  0.01    0.00    2.50 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8684_/A (MUX2_X1)
     1    1.57    0.01    0.06    2.56 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8684_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/in_cache_data[116] (net)
                  0.01    0.00    2.56 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13366_/B (MUX2_X2)
     1   24.40    0.02    0.07    2.63 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13366_/Z (MUX2_X2)
                                         gen_tiles[0].i_tile.i_tile/snitch_inst_data[116] (net)
                  0.02    0.00    2.64 v place111241/A (BUF_X16)
     2   55.81    0.01    0.03    2.67 v place111241/Z (BUF_X16)
                                         net111241 (net)
                  0.03    0.02    2.69 v rebuffer27/A (BUF_X32)
     3   66.41    0.01    0.03    2.72 v rebuffer27/Z (BUF_X32)
                                         net6582 (net)
                  0.02    0.02    2.74 v place111244/A (BUF_X32)
     8   47.70    0.01    0.03    2.77 v place111244/Z (BUF_X32)
                                         net111244 (net)
                  0.02    0.02    2.79 v place111263/A (BUF_X16)
     5    9.79    0.00    0.03    2.82 v place111263/Z (BUF_X16)
                                         net111263 (net)
                  0.00    0.00    2.82 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10143_/S (MUX2_X1)
     1    1.03    0.01    0.04    2.86 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10143_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02551_ (net)
                  0.01    0.00    2.86 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10144_/B (MUX2_X1)
     1    1.95    0.01    0.06    2.92 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10144_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02552_ (net)
                  0.01    0.00    2.92 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10149_/A (MUX2_X2)
     1    5.99    0.01    0.06    2.98 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10149_/Z (MUX2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02557_ (net)
                  0.01    0.00    2.98 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10161_/B1 (OAI222_X2)
     1   13.05    0.07    0.07    3.05 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10161_/ZN (OAI222_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02569_ (net)
                  0.07    0.00    3.05 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10184_/A2 (OR2_X4)
     2   27.69    0.02    0.05    3.09 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10184_/ZN (OR2_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02592_ (net)
                  0.02    0.01    3.10 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10201_/B1 (OAI21_X4)
     2    7.35    0.02    0.02    3.12 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10201_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02608_ (net)
                  0.02    0.00    3.12 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10202_/A (INV_X4)
     3    5.96    0.01    0.02    3.13 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10202_/ZN (INV_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02609_ (net)
                  0.01    0.00    3.13 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18321_/B (HA_X1)
     2    4.64    0.01    0.04    3.17 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18321_/CO (HA_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_09413_[0] (net)
                  0.01    0.00    3.17 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12953_/A (INV_X2)
     1   10.79    0.01    0.01    3.19 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12953_/ZN (INV_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05206_ (net)
                  0.01    0.00    3.19 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12954_/A (AOI221_X2)
     1    3.76    0.04    0.07    3.26 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12954_/ZN (AOI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05207_ (net)
                  0.04    0.00    3.26 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12956_/A (OAI221_X2)
     1    3.47    0.02    0.04    3.30 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12956_/ZN (OAI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05209_ (net)
                  0.02    0.00    3.30 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12960_/B (AOI211_X2)
     1    6.65    0.05    0.08    3.38 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12960_/ZN (AOI211_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05213_ (net)
                  0.05    0.00    3.38 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12966_/A1 (AND4_X4)
     2   13.73    0.02    0.07    3.45 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12966_/ZN (AND4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05219_ (net)
                  0.02    0.00    3.45 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12974_/A1 (NAND4_X4)
     2    7.71    0.02    0.03    3.47 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12974_/ZN (NAND4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05227_ (net)
                  0.02    0.00    3.47 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13917_/A1 (NAND2_X2)
     1    2.46    0.01    0.02    3.49 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13917_/ZN (NAND2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_06110_ (net)
                  0.01    0.00    3.49 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13918_/B (XOR2_X1)
     1    3.51    0.03    0.05    3.55 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13918_/Z (XOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_09481_[0] (net)
                  0.03    0.00    3.55 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18339_/A (HA_X1)
     3    9.49    0.02    0.04    3.58 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18339_/S (HA_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_09484_[0] (net)
                  0.02    0.00    3.58 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12905_/A2 (OR3_X4)
     1    3.62    0.01    0.07    3.65 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12905_/ZN (OR3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05158_ (net)
                  0.01    0.00    3.66 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12912_/A (OAI221_X2)
     2    7.77    0.05    0.03    3.68 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12912_/ZN (OAI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05165_ (net)
                  0.05    0.00    3.68 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13065_/A (OAI21_X4)
     3   13.36    0.02    0.03    3.71 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13065_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05318_ (net)
                  0.02    0.00    3.72 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13066_/B1 (AOI221_X2)
     1    4.66    0.05    0.08    3.80 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13066_/ZN (AOI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05319_ (net)
                  0.05    0.00    3.80 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13067_/A (XOR2_X2)
     2   12.19    0.04    0.08    3.87 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13067_/Z (XOR2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05320_ (net)
                  0.04    0.00    3.87 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13073_/A (OAI21_X4)
     1    5.44    0.01    0.02    3.90 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13073_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05326_ (net)
                  0.01    0.00    3.90 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13145_/A2 (NOR4_X4)
     1    7.66    0.04    0.07    3.97 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13145_/ZN (NOR4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05398_ (net)
                  0.04    0.00    3.97 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13149_/A4 (AND4_X4)
     1    6.65    0.01    0.06    4.02 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13149_/ZN (AND4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05402_ (net)
                  0.01    0.00    4.02 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13163_/A4 (NAND4_X4)
     1    6.72    0.02    0.03    4.06 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13163_/ZN (NAND4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05416_ (net)
                  0.02    0.00    4.06 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13164_/A3 (NOR4_X4)
     1    2.80    0.03    0.07    4.13 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13164_/ZN (NOR4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05417_ (net)
                  0.03    0.00    4.13 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13165_/S (MUX2_X1)
     2    7.29    0.02    0.07    4.20 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13165_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05418_ (net)
                  0.02    0.00    4.20 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13270_/B1 (OAI22_X4)
     2   12.99    0.04    0.05    4.25 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13270_/ZN (OAI22_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05522_ (net)
                  0.04    0.00    4.25 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18171_/B1 (OAI21_X4)
     1    9.31    0.02    0.02    4.27 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18171_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02051_ (net)
                  0.02    0.00    4.27 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18172_/A (AOI21_X4)
     2    9.97    0.03    0.05    4.32 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18172_/ZN (AOI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[3].gen_tcdm_shim.i_tcdm_shim.data_qvalid_i (net)
                  0.03    0.00    4.32 ^ gen_tiles[0].i_tile.i_tile/_23545_/A1 (NAND2_X4)
     2    6.78    0.01    0.02    4.34 v gen_tiles[0].i_tile.i_tile/_23545_/ZN (NAND2_X4)
                                         gen_tiles[0].i_tile.i_tile/_05330_ (net)
                  0.01    0.00    4.34 v gen_tiles[0].i_tile.i_tile/_40599_/A1 (NOR3_X4)
     1    7.24    0.03    0.04    4.37 ^ gen_tiles[0].i_tile.i_tile/_40599_/ZN (NOR3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[3].gen_tcdm_shim.i_tcdm_shim.i_snitch_addr_demux.i_req_demux.oup_valid_o[1] (net)
                  0.03    0.00    4.37 ^ place98482/A (BUF_X8)
     4   46.49    0.01    0.03    4.40 ^ place98482/Z (BUF_X8)
                                         net98482 (net)
                  0.02    0.01    4.42 ^ rebuffer26/A (BUF_X16)
     3   23.27    0.01    0.02    4.44 ^ rebuffer26/Z (BUF_X16)
                                         net6581 (net)
                  0.01    0.00    4.44 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12114_/A2 (NAND2_X4)
     4   10.14    0.01    0.01    4.46 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12114_/ZN (NAND2_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04664_ (net)
                  0.01    0.00    4.46 v place98115/A (BUF_X4)
     2    4.22    0.00    0.03    4.49 v place98115/Z (BUF_X4)
                                         net98115 (net)
                  0.00    0.00    4.49 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12332_/B2 (OAI33_X1)
     1    2.28    0.06    0.08    4.57 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12332_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04847_ (net)
                  0.06    0.00    4.57 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12333_/B1 (OAI21_X1)
     2    3.40    0.02    0.03    4.59 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12333_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04848_ (net)
                  0.02    0.00    4.59 v rebuffer13/A (BUF_X2)
     1    5.89    0.01    0.03    4.63 v rebuffer13/Z (BUF_X2)
                                         net6568 (net)
                  0.01    0.00    4.63 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12339_/A (OAI21_X4)
     2    7.41    0.02    0.02    4.65 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12339_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04854_ (net)
                  0.02    0.00    4.65 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12942_/A (OAI21_X4)
     2    6.74    0.02    0.02    4.67 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12942_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05351_ (net)
                  0.02    0.00    4.67 v rebuffer58/A (BUF_X4)
     3   11.13    0.01    0.03    4.70 v rebuffer58/Z (BUF_X4)
                                         net6620 (net)
                  0.01    0.00    4.70 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24330_/A1 (OR3_X4)
     1    1.63    0.01    0.05    4.75 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24330_/ZN (OR3_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04215_ (net)
                  0.01    0.00    4.75 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24331_/B1 (OAI33_X1)
     1    2.73    0.06    0.07    4.83 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24331_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04216_ (net)
                  0.06    0.00    4.83 ^ place96492/A (BUF_X2)
     1    8.38    0.01    0.04    4.86 ^ place96492/Z (BUF_X2)
                                         net96492 (net)
                  0.01    0.00    4.86 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24332_/A1 (NOR4_X4)
     1   13.88    0.02    0.01    4.88 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24332_/ZN (NOR4_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04217_ (net)
                  0.02    0.00    4.88 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/A2 (OAI22_X4)
     1   30.56    0.06    0.06    4.94 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/ZN (OAI22_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/gen_inps[2].i_stream_demux.inp_ready_o (net)
                  0.06    0.01    4.95 ^ gen_tiles[0].i_tile.i_tile/_40368_/C1 (AOI221_X2)
     1    2.20    0.02    0.02    4.97 v gen_tiles[0].i_tile.i_tile/_40368_/ZN (AOI221_X2)
                                         gen_tiles[0].i_tile.i_tile/_16407_ (net)
                  0.02    0.00    4.97 v gen_tiles[0].i_tile.i_tile/_40370_/A3 (OAI33_X1)
     1   11.33    0.13    0.14    5.11 ^ gen_tiles[0].i_tile.i_tile/_40370_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[2].gen_tcdm_shim.i_tcdm_shim.data_qready_o (net)
                  0.13    0.00    5.11 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/A1 (NAND2_X1)
     2    9.09    0.04    0.05    5.16 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_06382_ (net)
                  0.04    0.00    5.17 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/A1 (NAND2_X2)
     1    7.51    0.02    0.03    5.20 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/ZN (NAND2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02127_ (net)
                  0.02    0.00    5.20 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/A1 (NAND2_X4)
     2    6.53    0.01    0.02    5.21 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/ZN (NAND2_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02128_ (net)
                  0.01    0.00    5.21 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/A1 (OR3_X4)
     1    6.10    0.01    0.06    5.27 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/ZN (OR3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02307_ (net)
                  0.01    0.00    5.27 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/A3 (NOR3_X4)
     1    9.50    0.03    0.06    5.33 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/ZN (NOR3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02308_ (net)
                  0.03    0.00    5.33 ^ place95842/A (BUF_X8)
     4   58.63    0.02    0.04    5.37 ^ place95842/Z (BUF_X8)
                                         net95842 (net)
                  0.02    0.01    5.38 ^ place95845/A (BUF_X16)
     7   55.00    0.01    0.03    5.40 ^ place95845/Z (BUF_X16)
                                         net95845 (net)
                  0.01    0.00    5.41 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18839_/A3 (NAND3_X4)
     1    6.22    0.02    0.02    5.43 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18839_/ZN (NAND3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02364_ (net)
                  0.02    0.00    5.43 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18840_/B1 (AOI22_X4)
     1    1.90    0.02    0.04    5.47 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18840_/ZN (AOI22_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_d[25] (net)
                  0.02    0.00    5.47 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_/D (DFFR_X1)
                                  5.47   data arrival time

                          3.00    3.00   clock clk_i (rise edge)
                          0.00    3.00   clock source latency
     1   53.54    0.00    0.00    3.00 ^ clk_i (in)
                                         clk_i (net)
                  0.02    0.02    3.02 ^ wire1/A (BUF_X16)
     2   58.50    0.01    0.02    3.04 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    3.07 ^ clkbuf_regs_0_clk_i/A (CLKBUF_X3)
     1    1.63    0.01    0.04    3.11 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
                                         clk_i_regs (net)
                  0.01    0.00    3.11 ^ clkbuf_0_clk_i_regs/A (CLKBUF_X3)
     2   41.15    0.03    0.06    3.17 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_0_clk_i_regs (net)
                  0.03    0.01    3.17 ^ clkbuf_1_1_0_clk_i_regs/A (CLKBUF_X3)
     2   35.65    0.03    0.06    3.24 ^ clkbuf_1_1_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_1_1_0_clk_i_regs (net)
                  0.03    0.01    3.24 ^ clkbuf_2_2_0_clk_i_regs/A (CLKBUF_X3)
     2   21.40    0.02    0.05    3.30 ^ clkbuf_2_2_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_2_2_0_clk_i_regs (net)
                  0.02    0.00    3.30 ^ clkbuf_3_4_0_clk_i_regs/A (CLKBUF_X3)
     2   28.74    0.02    0.05    3.35 ^ clkbuf_3_4_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_3_4_0_clk_i_regs (net)
                  0.02    0.00    3.36 ^ clkbuf_4_9_0_clk_i_regs/A (CLKBUF_X3)
     8   45.65    0.04    0.07    3.43 ^ clkbuf_4_9_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_4_9_0_clk_i_regs (net)
                  0.04    0.00    3.43 ^ clkbuf_7_77_0_clk_i_regs/A (CLKBUF_X3)
     2    8.25    0.01    0.04    3.47 ^ clkbuf_7_77_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_7_77_0_clk_i_regs (net)
                  0.01    0.00    3.47 ^ clkbuf_8_155__f_clk_i_regs/A (CLKBUF_X3)
     9   23.26    0.02    0.05    3.52 ^ clkbuf_8_155__f_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_8_155__leaf_clk_i_regs (net)
                  0.02    0.00    3.52 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_/CK (DFFR_X1)
                         -0.06    3.46   clock uncertainty
                          0.00    3.46   clock reconvergence pessimism
                         -0.03    3.43   library setup time
                                  3.43   data required time
-----------------------------------------------------------------------------
                                  3.43   data required time
                                 -5.47   data arrival time
-----------------------------------------------------------------------------
                                 -2.04   slack (VIOLATED)


Startpoint: tcdm_slave_bypass_resp_ready_i (input port clocked by vclk_i)
Endpoint: tcdm_master_bypass_resp_ready_o (output port clocked by vclk_i)
Path Group: vclk_i
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.00    0.00   clock network delay (ideal)
                          2.55    2.55 v input external delay
     1   16.66    0.00    0.00    2.55 v tcdm_slave_bypass_resp_ready_i (in)
                                         tcdm_slave_bypass_resp_ready_i (net)
                  0.01    0.00    2.55 v _461_/A (BUF_X8)
     1    5.84    0.00    0.02    2.58 v _461_/Z (BUF_X8)
                                         net741 (net)
                  0.00    0.00    2.58 v output741/A (BUF_X8)
     1   10.43    0.01    0.02    2.60 v output741/Z (BUF_X8)
                                         tcdm_master_bypass_resp_ready_o (net)
                  0.01    0.00    2.60 v tcdm_master_bypass_resp_ready_o (out)
                                  2.60   data arrival time

                  0.00    3.00    3.00   clock vclk_i (rise edge)
                          0.00    3.00   clock network delay (ideal)
                         -0.06    2.94   clock uncertainty
                          0.00    2.94   clock reconvergence pessimism
                         -2.55    0.39   output external delay
                                  0.39   data required time
-----------------------------------------------------------------------------
                                  0.39   data required time
                                 -2.60   data arrival time
-----------------------------------------------------------------------------
                                 -2.21   slack (VIOLATED)



==========================================================================
finish report_checks -unconstrained
--------------------------------------------------------------------------
Startpoint: rst_ni (input port clocked by vclk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[3].i_tcdm_slave_req_register.i_fifo.i_fifo_v3.mem_q[43]$_DFFE_PN0P_
          (recovery check against rising-edge clock clk_i)
Path Group: asynchronous
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.00    0.00   clock network delay (ideal)
                          0.90    0.90 ^ input external delay
     1   35.31    0.00    0.00    0.90 ^ rst_ni (in)
                                         rst_ni (net)
                  0.03    0.02    0.92 ^ wire95775/A (BUF_X8)
    10   52.67    0.01    0.03    0.95 ^ wire95775/Z (BUF_X8)
                                         net95775 (net)
                  0.03    0.02    0.97 ^ place117462/A (BUF_X2)
     3   24.52    0.03    0.05    1.02 ^ place117462/Z (BUF_X2)
                                         net117462 (net)
                  0.03    0.01    1.03 ^ place117686/A (BUF_X4)
     5   39.08    0.02    0.04    1.07 ^ place117686/Z (BUF_X4)
                                         net117686 (net)
                  0.03    0.01    1.08 ^ place117689/A (BUF_X2)
     3   23.50    0.03    0.05    1.13 ^ place117689/Z (BUF_X2)
                                         net117689 (net)
                  0.03    0.00    1.13 ^ place117718/A (BUF_X2)
    11   33.71    0.04    0.06    1.19 ^ place117718/Z (BUF_X2)
                                         net117718 (net)
                  0.04    0.01    1.20 ^ place117721/A (BUF_X2)
    11   32.36    0.04    0.06    1.26 ^ place117721/Z (BUF_X2)
                                         net117721 (net)
                  0.04    0.01    1.26 ^ place117728/A (BUF_X2)
    12   35.07    0.04    0.06    1.32 ^ place117728/Z (BUF_X2)
                                         net117728 (net)
                  0.04    0.01    1.33 ^ place117730/A (BUF_X2)
    12   26.97    0.03    0.06    1.39 ^ place117730/Z (BUF_X2)
                                         net117730 (net)
                  0.03    0.00    1.39 ^ place117733/A (BUF_X2)
    14   33.60    0.04    0.06    1.45 ^ place117733/Z (BUF_X2)
                                         net117733 (net)
                  0.04    0.00    1.45 ^ place117734/A (BUF_X2)
    15   40.41    0.05    0.07    1.53 ^ place117734/Z (BUF_X2)
                                         net117734 (net)
                  0.05    0.01    1.53 ^ place117735/A (BUF_X2)
    14   35.63    0.04    0.07    1.60 ^ place117735/Z (BUF_X2)
                                         net117735 (net)
                  0.04    0.00    1.60 ^ gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[3].i_tcdm_slave_req_register.i_fifo.i_fifo_v3.mem_q[43]$_DFFE_PN0P_/RN (DFFR_X1)
                                  1.60   data arrival time

                          3.00    3.00   clock clk_i (rise edge)
                          0.00    3.00   clock source latency
     1   53.54    0.00    0.00    3.00 ^ clk_i (in)
                                         clk_i (net)
                  0.02    0.02    3.02 ^ wire1/A (BUF_X16)
     2   58.50    0.01    0.02    3.04 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    3.07 ^ clkbuf_regs_0_clk_i/A (CLKBUF_X3)
     1    1.63    0.01    0.04    3.11 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
                                         clk_i_regs (net)
                  0.01    0.00    3.11 ^ clkbuf_0_clk_i_regs/A (CLKBUF_X3)
     2   41.15    0.03    0.06    3.17 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_0_clk_i_regs (net)
                  0.03    0.01    3.17 ^ clkbuf_1_1_0_clk_i_regs/A (CLKBUF_X3)
     2   35.65    0.03    0.06    3.24 ^ clkbuf_1_1_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_1_1_0_clk_i_regs (net)
                  0.03    0.01    3.24 ^ clkbuf_2_3_0_clk_i_regs/A (CLKBUF_X3)
     2   25.19    0.02    0.05    3.30 ^ clkbuf_2_3_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_2_3_0_clk_i_regs (net)
                  0.02    0.00    3.30 ^ clkbuf_3_6_0_clk_i_regs/A (CLKBUF_X3)
     2   31.49    0.03    0.06    3.36 ^ clkbuf_3_6_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_3_6_0_clk_i_regs (net)
                  0.03    0.01    3.36 ^ clkbuf_4_12_0_clk_i_regs/A (CLKBUF_X3)
     8   47.38    0.04    0.07    3.43 ^ clkbuf_4_12_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_4_12_0_clk_i_regs (net)
                  0.04    0.00    3.44 ^ clkbuf_7_103_0_clk_i_regs/A (CLKBUF_X3)
     2    8.91    0.01    0.05    3.48 ^ clkbuf_7_103_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_7_103_0_clk_i_regs (net)
                  0.01    0.00    3.48 ^ clkbuf_8_207__f_clk_i_regs/A (CLKBUF_X3)
    10   31.70    0.03    0.05    3.54 ^ clkbuf_8_207__f_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_8_207__leaf_clk_i_regs (net)
                  0.03    0.00    3.54 ^ gen_tiles[0].i_tile.i_tile/gen_tcdm_registers[3].i_tcdm_slave_req_register.i_fifo.i_fifo_v3.mem_q[43]$_DFFE_PN0P_/CK (DFFR_X1)
                         -0.06    3.48   clock uncertainty
                          0.00    3.48   clock reconvergence pessimism
                          0.06    3.54   library recovery time
                                  3.54   data required time
-----------------------------------------------------------------------------
                                  3.54   data required time
                                 -1.60   data arrival time
-----------------------------------------------------------------------------
                                  1.94   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[2].gen_latch.i_clk_gate.clk_en$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8514_
          (falling clock gating-check end-point clocked by clk_i)
Path Group: gated clock
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          0.00    0.00   clock clk_i (rise edge)
                          0.00    0.00   clock source latency
     1   53.54    0.00    0.00    0.00 ^ clk_i (in)
                                         clk_i (net)
                  0.02    0.02    0.02 ^ wire1/A (BUF_X16)
     2   58.50    0.01    0.02    0.04 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    0.07 ^ clkbuf_regs_0_clk_i/A (CLKBUF_X3)
     1    1.63    0.01    0.04    0.11 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
                                         clk_i_regs (net)
                  0.01    0.00    0.11 ^ clkbuf_0_clk_i_regs/A (CLKBUF_X3)
     2   41.15    0.03    0.06    0.17 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_0_clk_i_regs (net)
                  0.03    0.01    0.17 ^ clkbuf_1_0_0_clk_i_regs/A (CLKBUF_X3)
     2   40.41    0.03    0.07    0.24 ^ clkbuf_1_0_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_1_0_0_clk_i_regs (net)
                  0.03    0.01    0.25 ^ clkbuf_2_1_0_clk_i_regs/A (CLKBUF_X3)
     2   22.33    0.02    0.05    0.30 ^ clkbuf_2_1_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_2_1_0_clk_i_regs (net)
                  0.02    0.00    0.30 ^ clkbuf_3_3_0_clk_i_regs/A (CLKBUF_X3)
     2   27.47    0.02    0.05    0.36 ^ clkbuf_3_3_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_3_3_0_clk_i_regs (net)
                  0.02    0.00    0.36 ^ clkbuf_4_6_0_clk_i_regs/A (CLKBUF_X3)
     8   45.69    0.04    0.07    0.43 ^ clkbuf_4_6_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_4_6_0_clk_i_regs (net)
                  0.04    0.00    0.43 ^ clkbuf_7_48_0_clk_i_regs/A (CLKBUF_X3)
     2    7.67    0.01    0.04    0.47 ^ clkbuf_7_48_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_7_48_0_clk_i_regs (net)
                  0.01    0.00    0.47 ^ clkbuf_8_96__f_clk_i_regs/A (CLKBUF_X3)
     7   18.20    0.02    0.04    0.52 ^ clkbuf_8_96__f_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_8_96__leaf_clk_i_regs (net)
                  0.02    0.00    0.52 ^ clkbuf_leaf_2180_clk_i_regs/A (CLKBUF_X3)
     7    9.67    0.01    0.04    0.56 ^ clkbuf_leaf_2180_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_leaf_2180_clk_i_regs (net)
                  0.01    0.00    0.56 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[2].gen_latch.i_clk_gate.clk_en$_DLATCH_P_/G (DLH_X1)
                          1.02    1.58   time given to startpoint
                  0.01    0.00    1.58 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[2].gen_latch.i_clk_gate.clk_en$_DLATCH_P_/D (DLH_X1)
     1    2.07    0.01    0.04    1.62 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[2].gen_latch.i_clk_gate.clk_en$_DLATCH_P_/Q (DLH_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[2].gen_latch.i_clk_gate.clk_en (net)
                  0.01    0.00    1.62 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8513_/A (INV_X1)
     1    1.66    0.00    0.01    1.63 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8513_/ZN (INV_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3935_ (net)
                  0.00    0.00    1.63 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8514_/A2 (NOR2_X1)
                                  1.63   data arrival time

                          1.50    1.50   clock clk_i (fall edge)
                          0.00    1.50   clock source latency
     1   52.12    0.00    0.00    1.50 v clk_i (in)
                                         clk_i (net)
                  0.02    0.02    1.52 v wire1/A (BUF_X16)
     2   58.15    0.01    0.03    1.55 v wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.03    0.03    1.57 v clkbuf_0_clk_i/A (CLKBUF_X3)
     1    1.52    0.01    0.04    1.61 v clkbuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_0_clk_i (net)
                  0.01    0.00    1.61 v delaybuf_0_clk_i/A (CLKBUF_X3)
     1    1.45    0.01    0.03    1.64 v delaybuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_1_clk_i (net)
                  0.01    0.00    1.64 v delaybuf_1_clk_i/A (CLKBUF_X3)
     1    1.27    0.01    0.03    1.66 v delaybuf_1_clk_i/Z (CLKBUF_X3)
                                         delaynet_2_clk_i (net)
                  0.01    0.00    1.66 v delaybuf_2_clk_i/A (CLKBUF_X3)
     2   22.85    0.02    0.05    1.71 v delaybuf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_0_clk_i (net)
                  0.02    0.00    1.71 v clkbuf_1_1__f_clk_i/A (CLKBUF_X3)
     3   44.85    0.03    0.07    1.78 v clkbuf_1_1__f_clk_i/Z (CLKBUF_X3)
                                         clknet_1_1__leaf_clk_i (net)
                  0.04    0.01    1.79 v clkbuf_leaf_2_clk_i/A (CLKBUF_X3)
     4    7.00    0.01    0.05    1.84 v clkbuf_leaf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_leaf_2_clk_i (net)
                  0.01    0.00    1.84 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8514_/A1 (NOR2_X1)
                         -0.06    1.78   clock uncertainty
                          0.00    1.78   clock reconvergence pessimism
                          0.00    1.78   clock gating setup time
                                  1.78   data required time
-----------------------------------------------------------------------------
                                  1.78   data required time
                                 -1.63   data arrival time
-----------------------------------------------------------------------------
                                  0.15   slack (MET)


Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i')
Endpoint: gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_
          (rising edge-triggered flip-flop clocked by clk_i)
Path Group: clk_i
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                          1.50    1.50   clock clk_i' (rise edge)
                          0.00    1.50   clock source latency
     1   52.12    0.00    0.00    1.50 v clk_i (in)
                                         clk_i (net)
                  0.02    0.02    1.52 v wire1/A (BUF_X16)
     2   58.15    0.01    0.03    1.55 v wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.03    0.03    1.57 v clkbuf_0_clk_i/A (CLKBUF_X3)
     1    1.52    0.01    0.04    1.61 v clkbuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_0_clk_i (net)
                  0.01    0.00    1.61 v delaybuf_0_clk_i/A (CLKBUF_X3)
     1    1.45    0.01    0.03    1.64 v delaybuf_0_clk_i/Z (CLKBUF_X3)
                                         delaynet_1_clk_i (net)
                  0.01    0.00    1.64 v delaybuf_1_clk_i/A (CLKBUF_X3)
     1    1.27    0.01    0.03    1.66 v delaybuf_1_clk_i/Z (CLKBUF_X3)
                                         delaynet_2_clk_i (net)
                  0.01    0.00    1.66 v delaybuf_2_clk_i/A (CLKBUF_X3)
     2   22.85    0.02    0.05    1.71 v delaybuf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_0_clk_i (net)
                  0.02    0.00    1.71 v clkbuf_1_1__f_clk_i/A (CLKBUF_X3)
     3   44.85    0.03    0.07    1.78 v clkbuf_1_1__f_clk_i/Z (CLKBUF_X3)
                                         clknet_1_1__leaf_clk_i (net)
                  0.04    0.01    1.79 v clkbuf_leaf_2_clk_i/A (CLKBUF_X3)
     4    7.00    0.01    0.05    1.84 v clkbuf_leaf_2_clk_i/Z (CLKBUF_X3)
                                         clknet_leaf_2_clk_i (net)
                  0.01    0.00    1.84 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_/A2 (NOR2_X1)
     1   33.44    0.16    0.18    2.02 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_/ZN (NOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld (net)
                  0.16    0.01    2.03 ^ clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/A (CLKBUF_X3)
     8   59.86    0.05    0.11    2.14 ^ clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld (net)
                  0.05    0.01    2.14 ^ clkbuf_3_4_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/A (CLKBUF_X3)
     6   25.13    0.02    0.06    2.20 ^ clkbuf_3_4_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_3_4_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld (net)
                  0.02    0.00    2.21 ^ clkbuf_leaf_20_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/A (CLKBUF_X3)
     6    8.96    0.01    0.04    2.25 ^ clkbuf_leaf_20_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
                                         clknet_leaf_20_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld (net)
                  0.01    0.00    2.25 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_/G (DLH_X1)
     1    3.46    0.01    0.06    2.31 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_/Q (DLH_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148] (net)
                  0.01    0.00    2.31 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7440_/B2 (AOI22_X2)
     1    3.40    0.02    0.05    2.36 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7440_/ZN (AOI22_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3019_ (net)
                  0.02    0.00    2.36 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7441_/A (INV_X2)
     1    3.53    0.01    0.01    2.37 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7441_/ZN (INV_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3020_ (net)
                  0.01    0.00    2.37 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7442_/A (AOI221_X2)
     2    2.92    0.04    0.07    2.44 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7442_/ZN (AOI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_3021_ (net)
                  0.04    0.00    2.44 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8676_/A (MUX2_X1)
     1    3.80    0.01    0.05    2.49 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8676_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_4081_ (net)
                  0.01    0.00    2.49 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8677_/B1 (OAI21_X2)
     1    1.43    0.01    0.01    2.50 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8677_/ZN (OAI21_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_4082_ (net)
                  0.01    0.00    2.50 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8684_/A (MUX2_X1)
     1    1.57    0.01    0.06    2.56 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8684_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/in_cache_data[116] (net)
                  0.01    0.00    2.56 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13366_/B (MUX2_X2)
     1   24.40    0.02    0.07    2.63 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13366_/Z (MUX2_X2)
                                         gen_tiles[0].i_tile.i_tile/snitch_inst_data[116] (net)
                  0.02    0.00    2.64 v place111241/A (BUF_X16)
     2   55.81    0.01    0.03    2.67 v place111241/Z (BUF_X16)
                                         net111241 (net)
                  0.03    0.02    2.69 v rebuffer27/A (BUF_X32)
     3   66.41    0.01    0.03    2.72 v rebuffer27/Z (BUF_X32)
                                         net6582 (net)
                  0.02    0.02    2.74 v place111244/A (BUF_X32)
     8   47.70    0.01    0.03    2.77 v place111244/Z (BUF_X32)
                                         net111244 (net)
                  0.02    0.02    2.79 v place111263/A (BUF_X16)
     5    9.79    0.00    0.03    2.82 v place111263/Z (BUF_X16)
                                         net111263 (net)
                  0.00    0.00    2.82 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10143_/S (MUX2_X1)
     1    1.03    0.01    0.04    2.86 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10143_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02551_ (net)
                  0.01    0.00    2.86 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10144_/B (MUX2_X1)
     1    1.95    0.01    0.06    2.92 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10144_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02552_ (net)
                  0.01    0.00    2.92 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10149_/A (MUX2_X2)
     1    5.99    0.01    0.06    2.98 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10149_/Z (MUX2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02557_ (net)
                  0.01    0.00    2.98 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10161_/B1 (OAI222_X2)
     1   13.05    0.07    0.07    3.05 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10161_/ZN (OAI222_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02569_ (net)
                  0.07    0.00    3.05 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10184_/A2 (OR2_X4)
     2   27.69    0.02    0.05    3.09 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10184_/ZN (OR2_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02592_ (net)
                  0.02    0.01    3.10 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10201_/B1 (OAI21_X4)
     2    7.35    0.02    0.02    3.12 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10201_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02608_ (net)
                  0.02    0.00    3.12 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10202_/A (INV_X4)
     3    5.96    0.01    0.02    3.13 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10202_/ZN (INV_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02609_ (net)
                  0.01    0.00    3.13 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18321_/B (HA_X1)
     2    4.64    0.01    0.04    3.17 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18321_/CO (HA_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_09413_[0] (net)
                  0.01    0.00    3.17 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12953_/A (INV_X2)
     1   10.79    0.01    0.01    3.19 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12953_/ZN (INV_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05206_ (net)
                  0.01    0.00    3.19 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12954_/A (AOI221_X2)
     1    3.76    0.04    0.07    3.26 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12954_/ZN (AOI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05207_ (net)
                  0.04    0.00    3.26 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12956_/A (OAI221_X2)
     1    3.47    0.02    0.04    3.30 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12956_/ZN (OAI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05209_ (net)
                  0.02    0.00    3.30 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12960_/B (AOI211_X2)
     1    6.65    0.05    0.08    3.38 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12960_/ZN (AOI211_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05213_ (net)
                  0.05    0.00    3.38 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12966_/A1 (AND4_X4)
     2   13.73    0.02    0.07    3.45 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12966_/ZN (AND4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05219_ (net)
                  0.02    0.00    3.45 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12974_/A1 (NAND4_X4)
     2    7.71    0.02    0.03    3.47 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12974_/ZN (NAND4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05227_ (net)
                  0.02    0.00    3.47 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13917_/A1 (NAND2_X2)
     1    2.46    0.01    0.02    3.49 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13917_/ZN (NAND2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_06110_ (net)
                  0.01    0.00    3.49 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13918_/B (XOR2_X1)
     1    3.51    0.03    0.05    3.55 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13918_/Z (XOR2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_09481_[0] (net)
                  0.03    0.00    3.55 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18339_/A (HA_X1)
     3    9.49    0.02    0.04    3.58 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18339_/S (HA_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_09484_[0] (net)
                  0.02    0.00    3.58 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12905_/A2 (OR3_X4)
     1    3.62    0.01    0.07    3.65 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12905_/ZN (OR3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05158_ (net)
                  0.01    0.00    3.66 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12912_/A (OAI221_X2)
     2    7.77    0.05    0.03    3.68 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12912_/ZN (OAI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05165_ (net)
                  0.05    0.00    3.68 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13065_/A (OAI21_X4)
     3   13.36    0.02    0.03    3.71 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13065_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05318_ (net)
                  0.02    0.00    3.72 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13066_/B1 (AOI221_X2)
     1    4.66    0.05    0.08    3.80 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13066_/ZN (AOI221_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05319_ (net)
                  0.05    0.00    3.80 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13067_/A (XOR2_X2)
     2   12.19    0.04    0.08    3.87 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13067_/Z (XOR2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05320_ (net)
                  0.04    0.00    3.87 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13073_/A (OAI21_X4)
     1    5.44    0.01    0.02    3.90 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13073_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05326_ (net)
                  0.01    0.00    3.90 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13145_/A2 (NOR4_X4)
     1    7.66    0.04    0.07    3.97 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13145_/ZN (NOR4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05398_ (net)
                  0.04    0.00    3.97 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13149_/A4 (AND4_X4)
     1    6.65    0.01    0.06    4.02 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13149_/ZN (AND4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05402_ (net)
                  0.01    0.00    4.02 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13163_/A4 (NAND4_X4)
     1    6.72    0.02    0.03    4.06 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13163_/ZN (NAND4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05416_ (net)
                  0.02    0.00    4.06 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13164_/A3 (NOR4_X4)
     1    2.80    0.03    0.07    4.13 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13164_/ZN (NOR4_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05417_ (net)
                  0.03    0.00    4.13 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13165_/S (MUX2_X1)
     2    7.29    0.02    0.07    4.20 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13165_/Z (MUX2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05418_ (net)
                  0.02    0.00    4.20 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13270_/B1 (OAI22_X4)
     2   12.99    0.04    0.05    4.25 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13270_/ZN (OAI22_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_05522_ (net)
                  0.04    0.00    4.25 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18171_/B1 (OAI21_X4)
     1    9.31    0.02    0.02    4.27 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18171_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_02051_ (net)
                  0.02    0.00    4.27 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18172_/A (AOI21_X4)
     2    9.97    0.03    0.05    4.32 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18172_/ZN (AOI21_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[3].gen_tcdm_shim.i_tcdm_shim.data_qvalid_i (net)
                  0.03    0.00    4.32 ^ gen_tiles[0].i_tile.i_tile/_23545_/A1 (NAND2_X4)
     2    6.78    0.01    0.02    4.34 v gen_tiles[0].i_tile.i_tile/_23545_/ZN (NAND2_X4)
                                         gen_tiles[0].i_tile.i_tile/_05330_ (net)
                  0.01    0.00    4.34 v gen_tiles[0].i_tile.i_tile/_40599_/A1 (NOR3_X4)
     1    7.24    0.03    0.04    4.37 ^ gen_tiles[0].i_tile.i_tile/_40599_/ZN (NOR3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[3].gen_tcdm_shim.i_tcdm_shim.i_snitch_addr_demux.i_req_demux.oup_valid_o[1] (net)
                  0.03    0.00    4.37 ^ place98482/A (BUF_X8)
     4   46.49    0.01    0.03    4.40 ^ place98482/Z (BUF_X8)
                                         net98482 (net)
                  0.02    0.01    4.42 ^ rebuffer26/A (BUF_X16)
     3   23.27    0.01    0.02    4.44 ^ rebuffer26/Z (BUF_X16)
                                         net6581 (net)
                  0.01    0.00    4.44 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12114_/A2 (NAND2_X4)
     4   10.14    0.01    0.01    4.46 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12114_/ZN (NAND2_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04664_ (net)
                  0.01    0.00    4.46 v place98115/A (BUF_X4)
     2    4.22    0.00    0.03    4.49 v place98115/Z (BUF_X4)
                                         net98115 (net)
                  0.00    0.00    4.49 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12332_/B2 (OAI33_X1)
     1    2.28    0.06    0.08    4.57 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12332_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04847_ (net)
                  0.06    0.00    4.57 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12333_/B1 (OAI21_X1)
     2    3.40    0.02    0.03    4.59 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12333_/ZN (OAI21_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04848_ (net)
                  0.02    0.00    4.59 v rebuffer13/A (BUF_X2)
     1    5.89    0.01    0.03    4.63 v rebuffer13/Z (BUF_X2)
                                         net6568 (net)
                  0.01    0.00    4.63 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12339_/A (OAI21_X4)
     2    7.41    0.02    0.02    4.65 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12339_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04854_ (net)
                  0.02    0.00    4.65 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12942_/A (OAI21_X4)
     2    6.74    0.02    0.02    4.67 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12942_/ZN (OAI21_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_05351_ (net)
                  0.02    0.00    4.67 v rebuffer58/A (BUF_X4)
     3   11.13    0.01    0.03    4.70 v rebuffer58/Z (BUF_X4)
                                         net6620 (net)
                  0.01    0.00    4.70 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24330_/A1 (OR3_X4)
     1    1.63    0.01    0.05    4.75 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24330_/ZN (OR3_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04215_ (net)
                  0.01    0.00    4.75 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24331_/B1 (OAI33_X1)
     1    2.73    0.06    0.07    4.83 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24331_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04216_ (net)
                  0.06    0.00    4.83 ^ place96492/A (BUF_X2)
     1    8.38    0.01    0.04    4.86 ^ place96492/Z (BUF_X2)
                                         net96492 (net)
                  0.01    0.00    4.86 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24332_/A1 (NOR4_X4)
     1   13.88    0.02    0.01    4.88 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24332_/ZN (NOR4_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/_04217_ (net)
                  0.02    0.00    4.88 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/A2 (OAI22_X4)
     1   30.56    0.06    0.06    4.94 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/ZN (OAI22_X4)
                                         gen_tiles[0].i_tile.i_tile/i_local_req_interco/gen_inps[2].i_stream_demux.inp_ready_o (net)
                  0.06    0.01    4.95 ^ gen_tiles[0].i_tile.i_tile/_40368_/C1 (AOI221_X2)
     1    2.20    0.02    0.02    4.97 v gen_tiles[0].i_tile.i_tile/_40368_/ZN (AOI221_X2)
                                         gen_tiles[0].i_tile.i_tile/_16407_ (net)
                  0.02    0.00    4.97 v gen_tiles[0].i_tile.i_tile/_40370_/A3 (OAI33_X1)
     1   11.33    0.13    0.14    5.11 ^ gen_tiles[0].i_tile.i_tile/_40370_/ZN (OAI33_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_core_mux[2].gen_tcdm_shim.i_tcdm_shim.data_qready_o (net)
                  0.13    0.00    5.11 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/A1 (NAND2_X1)
     2    9.09    0.04    0.05    5.16 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/ZN (NAND2_X1)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_06382_ (net)
                  0.04    0.00    5.17 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/A1 (NAND2_X2)
     1    7.51    0.02    0.03    5.20 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/ZN (NAND2_X2)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02127_ (net)
                  0.02    0.00    5.20 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/A1 (NAND2_X4)
     2    6.53    0.01    0.02    5.21 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/ZN (NAND2_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02128_ (net)
                  0.01    0.00    5.21 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/A1 (OR3_X4)
     1    6.10    0.01    0.06    5.27 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/ZN (OR3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02307_ (net)
                  0.01    0.00    5.27 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/A3 (NOR3_X4)
     1    9.50    0.03    0.06    5.33 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/ZN (NOR3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02308_ (net)
                  0.03    0.00    5.33 ^ place95842/A (BUF_X8)
     4   58.63    0.02    0.04    5.37 ^ place95842/Z (BUF_X8)
                                         net95842 (net)
                  0.02    0.01    5.38 ^ place95845/A (BUF_X16)
     7   55.00    0.01    0.03    5.40 ^ place95845/Z (BUF_X16)
                                         net95845 (net)
                  0.01    0.00    5.41 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18839_/A3 (NAND3_X4)
     1    6.22    0.02    0.02    5.43 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18839_/ZN (NAND3_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_02364_ (net)
                  0.02    0.00    5.43 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18840_/B1 (AOI22_X4)
     1    1.90    0.02    0.04    5.47 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18840_/ZN (AOI22_X4)
                                         gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_d[25] (net)
                  0.02    0.00    5.47 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_/D (DFFR_X1)
                                  5.47   data arrival time

                          3.00    3.00   clock clk_i (rise edge)
                          0.00    3.00   clock source latency
     1   53.54    0.00    0.00    3.00 ^ clk_i (in)
                                         clk_i (net)
                  0.02    0.02    3.02 ^ wire1/A (BUF_X16)
     2   58.50    0.01    0.02    3.04 ^ wire1/Z (BUF_X16)
                                         net6556 (net)
                  0.04    0.03    3.07 ^ clkbuf_regs_0_clk_i/A (CLKBUF_X3)
     1    1.63    0.01    0.04    3.11 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
                                         clk_i_regs (net)
                  0.01    0.00    3.11 ^ clkbuf_0_clk_i_regs/A (CLKBUF_X3)
     2   41.15    0.03    0.06    3.17 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_0_clk_i_regs (net)
                  0.03    0.01    3.17 ^ clkbuf_1_1_0_clk_i_regs/A (CLKBUF_X3)
     2   35.65    0.03    0.06    3.24 ^ clkbuf_1_1_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_1_1_0_clk_i_regs (net)
                  0.03    0.01    3.24 ^ clkbuf_2_2_0_clk_i_regs/A (CLKBUF_X3)
     2   21.40    0.02    0.05    3.30 ^ clkbuf_2_2_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_2_2_0_clk_i_regs (net)
                  0.02    0.00    3.30 ^ clkbuf_3_4_0_clk_i_regs/A (CLKBUF_X3)
     2   28.74    0.02    0.05    3.35 ^ clkbuf_3_4_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_3_4_0_clk_i_regs (net)
                  0.02    0.00    3.36 ^ clkbuf_4_9_0_clk_i_regs/A (CLKBUF_X3)
     8   45.65    0.04    0.07    3.43 ^ clkbuf_4_9_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_4_9_0_clk_i_regs (net)
                  0.04    0.00    3.43 ^ clkbuf_7_77_0_clk_i_regs/A (CLKBUF_X3)
     2    8.25    0.01    0.04    3.47 ^ clkbuf_7_77_0_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_7_77_0_clk_i_regs (net)
                  0.01    0.00    3.47 ^ clkbuf_8_155__f_clk_i_regs/A (CLKBUF_X3)
     9   23.26    0.02    0.05    3.52 ^ clkbuf_8_155__f_clk_i_regs/Z (CLKBUF_X3)
                                         clknet_8_155__leaf_clk_i_regs (net)
                  0.02    0.00    3.52 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_/CK (DFFR_X1)
                         -0.06    3.46   clock uncertainty
                          0.00    3.46   clock reconvergence pessimism
                         -0.03    3.43   library setup time
                                  3.43   data required time
-----------------------------------------------------------------------------
                                  3.43   data required time
                                 -5.47   data arrival time
-----------------------------------------------------------------------------
                                 -2.04   slack (VIOLATED)


Startpoint: tcdm_slave_bypass_resp_ready_i (input port clocked by vclk_i)
Endpoint: tcdm_master_bypass_resp_ready_o (output port clocked by vclk_i)
Path Group: vclk_i
Path Type: max

Fanout     Cap    Slew   Delay    Time   Description
-----------------------------------------------------------------------------
                  0.00    0.00    0.00   clock vclk_i (rise edge)
                          0.00    0.00   clock network delay (ideal)
                          2.55    2.55 v input external delay
     1   16.66    0.00    0.00    2.55 v tcdm_slave_bypass_resp_ready_i (in)
                                         tcdm_slave_bypass_resp_ready_i (net)
                  0.01    0.00    2.55 v _461_/A (BUF_X8)
     1    5.84    0.00    0.02    2.58 v _461_/Z (BUF_X8)
                                         net741 (net)
                  0.00    0.00    2.58 v output741/A (BUF_X8)
     1   10.43    0.01    0.02    2.60 v output741/Z (BUF_X8)
                                         tcdm_master_bypass_resp_ready_o (net)
                  0.01    0.00    2.60 v tcdm_master_bypass_resp_ready_o (out)
                                  2.60   data arrival time

                  0.00    3.00    3.00   clock vclk_i (rise edge)
                          0.00    3.00   clock network delay (ideal)
                         -0.06    2.94   clock uncertainty
                          0.00    2.94   clock reconvergence pessimism
                         -2.55    0.39   output external delay
                                  0.39   data required time
-----------------------------------------------------------------------------
                                  0.39   data required time
                                 -2.60   data arrival time
-----------------------------------------------------------------------------
                                 -2.21   slack (VIOLATED)



==========================================================================
finish report_check_types -max_slew -max_cap -max_fanout -violators
--------------------------------------------------------------------------
max fanout

Pin                                   Limit Fanout  Slack
---------------------------------------------------------
clkbuf_8_143__f_clk_i_regs/Z             16     20     -4 (VIOLATED)
clkbuf_2_1__f_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[2].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z     16     19     -3 (VIOLATED)
clkbuf_8_65__f_clk_i_regs/Z              16     19     -3 (VIOLATED)
clkbuf_2_1__f_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z     16     18     -2 (VIOLATED)
clkbuf_3_7_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/gen_array[2].gen_latch.clk_vld/Z     16     18     -2 (VIOLATED)
clkbuf_8_238__f_clk_i_regs/Z             16     18     -2 (VIOLATED)
clkbuf_3_7_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/gen_array[1].gen_latch.clk_vld/Z     16     17        (VIOLATED)
clkbuf_3_7_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[1].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z     16     17        (VIOLATED)
clkbuf_8_142__f_clk_i_regs/Z             16     17        (VIOLATED)
clkbuf_8_42__f_clk_i_regs/Z              16     17        (VIOLATED)
clkbuf_8_43__f_clk_i_regs/Z              16     17        (VIOLATED)
clkbuf_8_66__f_clk_i_regs/Z              16     17        (VIOLATED)

max capacitance

Pin                                    Limit     Cap   Slack
------------------------------------------------------------
gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_/ZN   26.70   33.44   -6.74 (VIOLATED)
gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[2].i_snitch_icache_l0/_8512_/ZN   26.70   32.79   -6.09 (VIOLATED)
gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8514_/ZN   26.70   31.08   -4.37 (VIOLATED)
gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8516_/ZN   26.70   30.68   -3.97 (VIOLATED)
gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8512_/ZN   26.70   27.40   -0.70 (VIOLATED)
gen_tiles[0].i_tile.i_tile/i_local_req_interco/_17139_/ZN   25.63   25.68   -0.04 (VIOLATED)


==========================================================================
finish max_slew_check_slack
--------------------------------------------------------------------------
0.043516553938388824

==========================================================================
finish max_slew_check_limit
--------------------------------------------------------------------------
0.1985349953174591

==========================================================================
finish max_slew_check_slack_limit
--------------------------------------------------------------------------
0.2192

==========================================================================
finish max_fanout_check_slack
--------------------------------------------------------------------------
-4.0

==========================================================================
finish max_fanout_check_limit
--------------------------------------------------------------------------
16.0

==========================================================================
finish max_fanout_check_slack_limit
--------------------------------------------------------------------------
-0.2500

==========================================================================
finish max_capacitance_check_slack
--------------------------------------------------------------------------
-6.735592365264893

==========================================================================
finish max_capacitance_check_limit
--------------------------------------------------------------------------
26.702899932861328

==========================================================================
finish max_capacitance_check_slack_limit
--------------------------------------------------------------------------
-0.2522

==========================================================================
finish max_slew_violation_count
--------------------------------------------------------------------------
max slew violation count 0

==========================================================================
finish max_fanout_violation_count
--------------------------------------------------------------------------
max fanout violation count 12

==========================================================================
finish max_cap_violation_count
--------------------------------------------------------------------------
max cap violation count 6

==========================================================================
finish setup_violation_count
--------------------------------------------------------------------------
setup violation count 7112

==========================================================================
finish hold_violation_count
--------------------------------------------------------------------------
hold violation count 0

==========================================================================
finish report_checks -path_delay max reg to reg
--------------------------------------------------------------------------
Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_
            (positive level-sensitive latch clocked by clk_i')
Endpoint: gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_
          (rising edge-triggered flip-flop clocked by clk_i)
Path Group: clk_i
Path Type: max

  Delay    Time   Description
---------------------------------------------------------
   1.50    1.50   clock clk_i' (rise edge)
   0.00    1.50   clock source latency
   0.00    1.50 v clk_i (in)
   0.05    1.55 v wire1/Z (BUF_X16)
   0.06    1.61 v clkbuf_0_clk_i/Z (CLKBUF_X3)
   0.03    1.64 v delaybuf_0_clk_i/Z (CLKBUF_X3)
   0.03    1.66 v delaybuf_1_clk_i/Z (CLKBUF_X3)
   0.05    1.71 v delaybuf_2_clk_i/Z (CLKBUF_X3)
   0.07    1.78 v clkbuf_1_1__f_clk_i/Z (CLKBUF_X3)
   0.05    1.84 v clkbuf_leaf_2_clk_i/Z (CLKBUF_X3)
   0.18    2.02 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8510_/ZN (NOR2_X1)
   0.12    2.14 ^ clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
   0.07    2.20 ^ clkbuf_3_4_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
   0.04    2.25 ^ clkbuf_leaf_20_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[0].gen_latch.clk_vld/Z (CLKBUF_X3)
   0.00    2.25 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_/G (DLH_X1)
   0.06    2.31 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[148]$_DLATCH_P_/Q (DLH_X1)
   0.05    2.36 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7440_/ZN (AOI22_X2)
   0.01    2.37 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7441_/ZN (INV_X2)
   0.07    2.44 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_7442_/ZN (AOI221_X2)
   0.05    2.49 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8676_/Z (MUX2_X1)
   0.01    2.50 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8677_/ZN (OAI21_X2)
   0.06    2.56 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8684_/Z (MUX2_X1)
   0.07    2.63 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_13366_/Z (MUX2_X2)
   0.03    2.67 v place111241/Z (BUF_X16)
   0.05    2.72 v rebuffer27/Z (BUF_X32)
   0.05    2.77 v place111244/Z (BUF_X32)
   0.05    2.82 v place111263/Z (BUF_X16)
   0.04    2.86 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10143_/Z (MUX2_X1)
   0.06    2.92 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10144_/Z (MUX2_X1)
   0.06    2.98 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10149_/Z (MUX2_X2)
   0.07    3.05 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10161_/ZN (OAI222_X2)
   0.05    3.09 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10184_/ZN (OR2_X4)
   0.02    3.12 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10201_/ZN (OAI21_X4)
   0.02    3.13 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_10202_/ZN (INV_X4)
   0.04    3.17 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18321_/CO (HA_X1)
   0.01    3.19 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12953_/ZN (INV_X2)
   0.07    3.26 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12954_/ZN (AOI221_X2)
   0.04    3.30 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12956_/ZN (OAI221_X2)
   0.08    3.38 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12960_/ZN (AOI211_X2)
   0.07    3.45 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12966_/ZN (AND4_X4)
   0.03    3.47 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12974_/ZN (NAND4_X4)
   0.02    3.49 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13917_/ZN (NAND2_X2)
   0.05    3.55 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13918_/Z (XOR2_X1)
   0.04    3.58 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18339_/S (HA_X1)
   0.07    3.65 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12905_/ZN (OR3_X4)
   0.03    3.68 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_12912_/ZN (OAI221_X2)
   0.03    3.71 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13065_/ZN (OAI21_X4)
   0.08    3.80 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13066_/ZN (AOI221_X2)
   0.08    3.87 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13067_/Z (XOR2_X2)
   0.03    3.90 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13073_/ZN (OAI21_X4)
   0.07    3.97 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13145_/ZN (NOR4_X4)
   0.06    4.02 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13149_/ZN (AND4_X4)
   0.03    4.06 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13163_/ZN (NAND4_X4)
   0.07    4.13 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13164_/ZN (NOR4_X4)
   0.07    4.20 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13165_/Z (MUX2_X1)
   0.05    4.25 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_13270_/ZN (OAI22_X4)
   0.02    4.27 v gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18171_/ZN (OAI21_X4)
   0.05    4.32 ^ gen_tiles[0].i_tile.i_tile/gen_cores[3].gen_mempool_cc.riscv_core.i_snitch/_18172_/ZN (AOI21_X4)
   0.02    4.34 v gen_tiles[0].i_tile.i_tile/_23545_/ZN (NAND2_X4)
   0.04    4.37 ^ gen_tiles[0].i_tile.i_tile/_40599_/ZN (NOR3_X4)
   0.03    4.40 ^ place98482/Z (BUF_X8)
   0.04    4.44 ^ rebuffer26/Z (BUF_X16)
   0.02    4.46 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12114_/ZN (NAND2_X4)
   0.03    4.49 v place98115/Z (BUF_X4)
   0.08    4.57 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12332_/ZN (OAI33_X1)
   0.03    4.59 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12333_/ZN (OAI21_X1)
   0.03    4.63 v rebuffer13/Z (BUF_X2)
   0.02    4.65 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12339_/ZN (OAI21_X4)
   0.02    4.67 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_12942_/ZN (OAI21_X4)
   0.03    4.70 v rebuffer58/Z (BUF_X4)
   0.05    4.75 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24330_/ZN (OR3_X4)
   0.07    4.83 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24331_/ZN (OAI33_X1)
   0.04    4.86 ^ place96492/Z (BUF_X2)
   0.01    4.88 v gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24332_/ZN (NOR4_X4)
   0.07    4.94 ^ gen_tiles[0].i_tile.i_tile/i_local_req_interco/_24361_/ZN (OAI22_X4)
   0.03    4.97 v gen_tiles[0].i_tile.i_tile/_40368_/ZN (AOI221_X2)
   0.14    5.11 ^ gen_tiles[0].i_tile.i_tile/_40370_/ZN (OAI33_X1)
   0.06    5.16 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_14252_/ZN (NAND2_X1)
   0.03    5.20 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18502_/ZN (NAND2_X2)
   0.02    5.21 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18503_/ZN (NAND2_X4)
   0.06    5.27 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18766_/ZN (OR3_X4)
   0.06    5.33 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18767_/ZN (NOR3_X4)
   0.04    5.37 ^ place95842/Z (BUF_X8)
   0.04    5.40 ^ place95845/Z (BUF_X16)
   0.02    5.43 v gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18839_/ZN (NAND3_X4)
   0.04    5.47 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/_18840_/ZN (AOI22_X4)
   0.00    5.47 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_/D (DFFR_X1)
           5.47   data arrival time

   3.00    3.00   clock clk_i (rise edge)
   0.00    3.00   clock source latency
   0.00    3.00 ^ clk_i (in)
   0.04    3.04 ^ wire1/Z (BUF_X16)
   0.07    3.11 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
   0.06    3.17 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
   0.07    3.24 ^ clkbuf_1_1_0_clk_i_regs/Z (CLKBUF_X3)
   0.06    3.30 ^ clkbuf_2_2_0_clk_i_regs/Z (CLKBUF_X3)
   0.06    3.35 ^ clkbuf_3_4_0_clk_i_regs/Z (CLKBUF_X3)
   0.07    3.43 ^ clkbuf_4_9_0_clk_i_regs/Z (CLKBUF_X3)
   0.05    3.47 ^ clkbuf_7_77_0_clk_i_regs/Z (CLKBUF_X3)
   0.05    3.52 ^ clkbuf_8_155__f_clk_i_regs/Z (CLKBUF_X3)
   0.00    3.52 ^ gen_tiles[0].i_tile.i_tile/gen_cores[2].gen_mempool_cc.riscv_core.i_snitch/sb_q[25]$_DFF_PP0_/CK (DFFR_X1)
  -0.06    3.46   clock uncertainty
   0.00    3.46   clock reconvergence pessimism
  -0.03    3.43   library setup time
           3.43   data required time
---------------------------------------------------------
           3.43   data required time
          -5.47   data arrival time
---------------------------------------------------------
          -2.04   slack (VIOLATED)



==========================================================================
finish report_checks -path_delay min reg to reg
--------------------------------------------------------------------------
Startpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_refill.in_rsp_data_o[10]$_DFFE_PN0P_
            (rising edge-triggered flip-flop clocked by clk_i)
Endpoint: gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[778]$_DLATCH_P_
          (positive level-sensitive latch clocked by clk_i')
Path Group: clk_i
Path Type: min

  Delay    Time   Description
---------------------------------------------------------
   0.00    0.00   clock clk_i (rise edge)
   0.00    0.00   clock source latency
   0.00    0.00 ^ clk_i (in)
   0.04    0.04 ^ wire1/Z (BUF_X16)
   0.07    0.11 ^ clkbuf_regs_0_clk_i/Z (CLKBUF_X3)
   0.06    0.17 ^ clkbuf_0_clk_i_regs/Z (CLKBUF_X3)
   0.07    0.24 ^ clkbuf_1_0_0_clk_i_regs/Z (CLKBUF_X3)
   0.06    0.30 ^ clkbuf_2_1_0_clk_i_regs/Z (CLKBUF_X3)
   0.06    0.36 ^ clkbuf_3_2_0_clk_i_regs/Z (CLKBUF_X3)
   0.07    0.43 ^ clkbuf_4_4_0_clk_i_regs/Z (CLKBUF_X3)
   0.05    0.48 ^ clkbuf_7_32_0_clk_i_regs/Z (CLKBUF_X3)
   0.07    0.55 ^ clkbuf_8_64__f_clk_i_regs/Z (CLKBUF_X3)
   0.00    0.55 ^ gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_refill.in_rsp_data_o[10]$_DFFE_PN0P_/CK (DFFR_X2)
   0.11    0.66 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/i_refill.in_rsp_data_o[10]$_DFFE_PN0P_/Q (DFFR_X2)
   0.03    0.69 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/_12877_/ZN (AND2_X4)
   0.00    0.69 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[778]$_DLATCH_P_/D (DLH_X1)
           0.69   data arrival time

   0.00    0.00   clock clk_i' (fall edge)
   0.00    0.00   clock source latency
   0.00    0.00 ^ clk_i (in)
   0.04    0.04 ^ wire1/Z (BUF_X16)
   0.06    0.10 ^ clkbuf_0_clk_i/Z (CLKBUF_X3)
   0.03    0.13 ^ delaybuf_0_clk_i/Z (CLKBUF_X3)
   0.03    0.16 ^ delaybuf_1_clk_i/Z (CLKBUF_X3)
   0.04    0.20 ^ delaybuf_2_clk_i/Z (CLKBUF_X3)
   0.07    0.27 ^ clkbuf_1_1__f_clk_i/Z (CLKBUF_X3)
   0.05    0.32 ^ clkbuf_leaf_2_clk_i/Z (CLKBUF_X3)
   0.04    0.36 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/_8516_/ZN (NOR2_X1)
   0.09    0.45 v clkbuf_0_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z (CLKBUF_X3)
   0.10    0.54 v clkbuf_2_1__f_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z (CLKBUF_X3)
   0.06    0.61 v clkbuf_leaf_33_gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/gen_array[3].gen_latch.clk_vld/Z (CLKBUF_X3)
   0.00    0.61 v gen_tiles[0].i_tile.i_tile/gen_caches[0].i_snitch_icache/gen_prefetcher[3].i_snitch_icache_l0/data[778]$_DLATCH_P_/G (DLH_X1)
   0.06    0.67   clock uncertainty
   0.00    0.67   clock reconvergence pessimism
   0.02    0.69   library hold time
           0.69   data required time
---------------------------------------------------------
           0.69   data required time
          -0.69   data arrival time
---------------------------------------------------------
           0.01   slack (MET)



==========================================================================
finish critical path target clock latency max path
--------------------------------------------------------------------------
0.5383

==========================================================================
finish critical path target clock latency min path
--------------------------------------------------------------------------
0.5697

==========================================================================
finish critical path source clock latency min path
--------------------------------------------------------------------------
0.0000

==========================================================================
finish critical path delay
--------------------------------------------------------------------------
2.6000

==========================================================================
finish critical path slack
--------------------------------------------------------------------------
-2.2100

==========================================================================
finish slack div critical path delay
--------------------------------------------------------------------------
-85.000000

==========================================================================
finish report_power
--------------------------------------------------------------------------
Group                  Internal  Switching    Leakage      Total
                          Power      Power      Power      Power (Watts)
----------------------------------------------------------------
Sequential             3.62e-02   4.11e-03   1.24e-03   4.16e-02  30.9%
Combinational          2.79e-02   3.43e-02   4.79e-03   6.70e-02  49.8%
Clock                  1.25e-02   1.33e-02   2.20e-04   2.60e-02  19.3%
Macro                  0.00e+00   0.00e+00   0.00e+00   0.00e+00   0.0%
Pad                    0.00e+00   0.00e+00   0.00e+00   0.00e+00   0.0%
----------------------------------------------------------------
Total                  7.66e-02   5.17e-02   6.25e-03   1.34e-01 100.0%
                          56.9%      38.4%       4.6%
