TimeQuest Timing Analyzer report for msx_mist
Sun Oct 01 02:20:58 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 14. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Setup: 'SPI_SCK'
 16. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Hold: 'SPI_SCK'
 18. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 19. Slow 1200mV 85C Model Recovery: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Removal: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_27'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI_SCK'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Slow 1200mV 85C Model Metastability Report
 34. Slow 1200mV 0C Model Fmax Summary
 35. Slow 1200mV 0C Model Setup Summary
 36. Slow 1200mV 0C Model Hold Summary
 37. Slow 1200mV 0C Model Recovery Summary
 38. Slow 1200mV 0C Model Removal Summary
 39. Slow 1200mV 0C Model Minimum Pulse Width Summary
 40. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 41. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Setup: 'SPI_SCK'
 43. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 44. Slow 1200mV 0C Model Hold: 'SPI_SCK'
 45. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 46. Slow 1200mV 0C Model Recovery: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 47. Slow 1200mV 0C Model Removal: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI_SCK'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Output Enable Times
 57. Minimum Output Enable Times
 58. Output Disable Times
 59. Minimum Output Disable Times
 60. Slow 1200mV 0C Model Metastability Report
 61. Fast 1200mV 0C Model Setup Summary
 62. Fast 1200mV 0C Model Hold Summary
 63. Fast 1200mV 0C Model Recovery Summary
 64. Fast 1200mV 0C Model Removal Summary
 65. Fast 1200mV 0C Model Minimum Pulse Width Summary
 66. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 67. Fast 1200mV 0C Model Setup: 'SPI_SCK'
 68. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 69. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 70. Fast 1200mV 0C Model Hold: 'SPI_SCK'
 71. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 72. Fast 1200mV 0C Model Recovery: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 73. Fast 1200mV 0C Model Removal: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI_SCK'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Output Enable Times
 83. Minimum Output Enable Times
 84. Output Disable Times
 85. Minimum Output Disable Times
 86. Fast 1200mV 0C Model Metastability Report
 87. Multicorner Timing Analysis Summary
 88. Setup Times
 89. Hold Times
 90. Clock to Output Times
 91. Minimum Clock to Output Times
 92. Board Trace Model Assignments
 93. Input Transition Times
 94. Signal Integrity Metrics (Slow 1200mv 0c Model)
 95. Signal Integrity Metrics (Slow 1200mv 85c Model)
 96. Signal Integrity Metrics (Fast 1200mv 0c Model)
 97. Setup Transfers
 98. Hold Transfers
 99. Recovery Transfers
100. Removal Transfers
101. Report TCCS
102. Report RSKM
103. Unconstrained Paths
104. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; msx_mist                                           ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; msx_mist.sdc  ; OK     ; Sun Oct 01 02:20:52 2023 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------------------------+-----------------------------------------------------+
; Clock Name                                      ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                            ; Targets                                             ;
+-------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------------------------+-----------------------------------------------------+
; CLOCK_27                                        ; Base      ; 37.037 ; 27.0 MHz  ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                   ; { CLOCK_27 }                                        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 46.560 ; 21.48 MHz ; 0.000  ; 23.280 ; 50.00      ; 44        ; 35          ;       ;        ;           ;            ; false    ; CLOCK_27 ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[0] } ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 11.640 ; 85.91 MHz ; 0.000  ; 5.820  ; 50.00      ; 11        ; 35          ;       ;        ;           ;            ; false    ; CLOCK_27 ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[1] } ;
; SPI_SCK                                         ; Base      ; 41.666 ; 24.0 MHz  ; 20.800 ; 41.666 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                   ; { SPI_SCK }                                         ;
+-------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------------------------+-----------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                    ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 38.26 MHz  ; 38.26 MHz       ; pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 69.83 MHz  ; 69.83 MHz       ; SPI_SCK                                         ;      ;
; 101.08 MHz ; 101.08 MHz      ; pll|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                      ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.276  ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 11.871 ; 0.000         ;
; SPI_SCK                                         ; 13.695 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                      ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.359 ; 0.000         ;
; SPI_SCK                                         ; 0.449 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.453 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                   ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 53.636 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                   ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 2.515 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 5.510  ; 0.000         ;
; CLOCK_27                                        ; 18.383 ; 0.000         ;
; SPI_SCK                                         ; 20.507 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 22.838 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                   ;
+-------+---------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                         ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 1.276 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.224     ; 9.921      ;
; 1.481 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.204     ; 9.733      ;
; 1.518 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.224     ; 9.679      ;
; 1.569 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 9.648      ;
; 1.615 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.202     ; 9.601      ;
; 1.620 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 9.597      ;
; 1.699 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.218     ; 9.504      ;
; 1.700 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 9.517      ;
; 1.702 ; emsx_top:emsx|PpiPortA[3] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.218     ; 9.501      ;
; 1.719 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 9.498      ;
; 1.719 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.204     ; 9.495      ;
; 1.719 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.204     ; 9.495      ;
; 1.722 ; emsx_top:emsx|PpiPortA[3] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.204     ; 9.492      ;
; 1.730 ; emsx_top:emsx|ExpSlot3[0] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.226     ; 9.465      ;
; 1.747 ; SDRAM_DQ[9]               ; emsx_top:emsx|RamDbi[1]_OTERM35 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.141     ; 2.173      ;
; 1.756 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.204     ; 9.458      ;
; 1.757 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.204     ; 9.457      ;
; 1.768 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.218     ; 9.435      ;
; 1.769 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.218     ; 9.434      ;
; 1.776 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.226     ; 9.419      ;
; 1.795 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.218     ; 9.408      ;
; 1.811 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 9.406      ;
; 1.812 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.203     ; 9.403      ;
; 1.818 ; emsx_top:emsx|iSltAdr[12] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.217     ; 9.386      ;
; 1.827 ; emsx_top:emsx|iSltAdr[10] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.217     ; 9.377      ;
; 1.829 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.224     ; 9.368      ;
; 1.830 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.202     ; 9.386      ;
; 1.832 ; emsx_top:emsx|PpiPortA[3] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.224     ; 9.365      ;
; 1.850 ; emsx_top:emsx|iSltAdr[8]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.217     ; 9.354      ;
; 1.857 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.202     ; 9.359      ;
; 1.862 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 9.355      ;
; 1.866 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.209     ; 9.346      ;
; 1.877 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[10]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 9.340      ;
; 1.879 ; emsx_top:emsx|iSltAdr[7]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.209     ; 9.333      ;
; 1.901 ; emsx_top:emsx|ExpSlot3[3] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.206     ; 9.311      ;
; 1.903 ; emsx_top:emsx|ExpSlot3[1] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.206     ; 9.309      ;
; 1.920 ; SDRAM_DQ[10]              ; emsx_top:emsx|RamDbi[2]_OTERM31 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.141     ; 2.000      ;
; 1.924 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.224     ; 9.273      ;
; 1.925 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[9]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.230     ; 9.266      ;
; 1.925 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.224     ; 9.272      ;
; 1.938 ; SDRAM_DQ[7]               ; emsx_top:emsx|RamDbi[7]_OTERM13 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.141     ; 1.982      ;
; 1.942 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 9.275      ;
; 1.943 ; SDRAM_DQ[5]               ; emsx_top:emsx|RamDbi[5]_OTERM21 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.122     ; 1.996      ;
; 1.944 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.218     ; 9.259      ;
; 1.945 ; SDRAM_DQ[6]               ; emsx_top:emsx|RamDbi[6]_OTERM9  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.139     ; 1.977      ;
; 1.947 ; SDRAM_DQ[2]               ; emsx_top:emsx|RamDbi[2]_OTERM29 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.122     ; 1.992      ;
; 1.953 ; SDRAM_DQ[4]               ; emsx_top:emsx|RamDbi[4]_OTERM17 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.141     ; 1.967      ;
; 1.955 ; SDRAM_DQ[15]              ; emsx_top:emsx|RamDbi[7]_OTERM15 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.121     ; 1.985      ;
; 1.960 ; SDRAM_DQ[13]              ; emsx_top:emsx|RamDbi[5]_OTERM23 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.120     ; 1.981      ;
; 1.961 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 9.256      ;
; 1.962 ; SDRAM_DQ[14]              ; emsx_top:emsx|RamDbi[6]_OTERM11 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.121     ; 1.978      ;
; 1.966 ; SDRAM_DQ[3]               ; emsx_top:emsx|RamDbi[3]_OTERM37 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.121     ; 1.974      ;
; 1.966 ; SDRAM_DQ[11]              ; emsx_top:emsx|RamDbi[3]_OTERM39 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.122     ; 1.973      ;
; 1.986 ; emsx_top:emsx|ExpSlot3[0] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.206     ; 9.226      ;
; 1.998 ; SDRAM_DQ[12]              ; emsx_top:emsx|RamDbi[4]_OTERM19 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.126     ; 1.937      ;
; 2.004 ; SDRAM_DQ[8]               ; emsx_top:emsx|RamDbi[0]_OTERM27 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.126     ; 1.931      ;
; 2.006 ; SDRAM_DQ[0]               ; emsx_top:emsx|RamDbi[0]_OTERM25 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.120     ; 1.935      ;
; 2.009 ; emsx_top:emsx|ExpSlot0[0] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.206     ; 9.203      ;
; 2.016 ; emsx_top:emsx|ExpSlot0[2] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.206     ; 9.196      ;
; 2.018 ; emsx_top:emsx|iSltAdr[11] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.217     ; 9.186      ;
; 2.023 ; emsx_top:emsx|ExpSlot3[0] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.203     ; 9.192      ;
; 2.026 ; emsx_top:emsx|iSltAdr[9]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.217     ; 9.178      ;
; 2.032 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.206     ; 9.180      ;
; 2.032 ; emsx_top:emsx|iSltAdr[13] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.209     ; 9.180      ;
; 2.048 ; emsx_top:emsx|PpiPortA[6] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.204     ; 9.166      ;
; 2.051 ; emsx_top:emsx|PpiPortA[6] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.218     ; 9.152      ;
; 2.054 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.203     ; 9.161      ;
; 2.069 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.203     ; 9.146      ;
; 2.069 ; emsx_top:emsx|ExpSlot3[0] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.204     ; 9.145      ;
; 2.072 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.202     ; 9.144      ;
; 2.074 ; emsx_top:emsx|ExpSlot3[0] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.203     ; 9.141      ;
; 2.101 ; emsx_top:emsx|iSltAdr[4]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.209     ; 9.111      ;
; 2.111 ; emsx_top:emsx|PpiPortA[5] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.218     ; 9.092      ;
; 2.111 ; emsx_top:emsx|iSltAdr[12] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.194     ; 9.113      ;
; 2.115 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.204     ; 9.099      ;
; 2.119 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[10]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 9.098      ;
; 2.120 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.203     ; 9.095      ;
; 2.120 ; emsx_top:emsx|iSltAdr[10] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.194     ; 9.104      ;
; 2.121 ; emsx_top:emsx|ExpSlot3[6] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.226     ; 9.074      ;
; 2.122 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 9.095      ;
; 2.125 ; emsx_top:emsx|PpiPortA[3] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 9.092      ;
; 2.131 ; emsx_top:emsx|iSltIorq_n  ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.692     ; 8.595      ;
; 2.131 ; emsx_top:emsx|PpiPortA[5] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.204     ; 9.083      ;
; 2.138 ; emsx_top:emsx|ExpSlot0[3] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.226     ; 9.057      ;
; 2.143 ; emsx_top:emsx|iSltAdr[8]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.194     ; 9.081      ;
; 2.154 ; emsx_top:emsx|ExpSlot3[0] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.203     ; 9.061      ;
; 2.155 ; emsx_top:emsx|ExpSlot0[1] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.226     ; 9.040      ;
; 2.157 ; emsx_top:emsx|iSltAdr[12] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.195     ; 9.066      ;
; 2.159 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.186     ; 9.073      ;
; 2.160 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 9.057      ;
; 2.161 ; emsx_top:emsx|iSltAdr[12] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.060      ;
; 2.162 ; emsx_top:emsx|iSltAdr[12] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.194     ; 9.062      ;
; 2.163 ; emsx_top:emsx|PpiPortA[3] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 9.054      ;
; 2.166 ; emsx_top:emsx|iSltAdr[10] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.195     ; 9.057      ;
; 2.167 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[9]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.230     ; 9.024      ;
; 2.168 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.202     ; 9.048      ;
; 2.170 ; emsx_top:emsx|iSltAdr[10] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.051      ;
; 2.171 ; emsx_top:emsx|iSltAdr[10] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.194     ; 9.053      ;
; 2.171 ; emsx_top:emsx|PpiPortA[3] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.202     ; 9.045      ;
; 2.172 ; emsx_top:emsx|iSltAdr[7]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.186     ; 9.060      ;
+-------+---------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                   ;
+--------+------------------------+-------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                           ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 11.871 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[4]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.062     ; 11.348     ;
; 12.446 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[3]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 10.772     ;
; 12.556 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[6]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.044     ; 10.681     ;
; 13.011 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[5]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.066     ; 10.204     ;
; 13.017 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[6]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.041     ; 10.223     ;
; 13.078 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[7]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.038     ; 10.165     ;
; 13.114 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[0]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.038     ; 10.129     ;
; 13.280 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[2]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.040     ; 9.961      ;
; 13.283 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[4]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.066     ; 9.932      ;
; 13.414 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[4]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.041     ; 9.826      ;
; 13.552 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id008_n~reg0             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.046     ; 9.683      ;
; 13.860 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[6]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.048     ; 9.373      ;
; 13.921 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[3]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.067     ; 9.293      ;
; 14.046 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iSlt2_linear~reg0             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 9.192      ;
; 14.074 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iSlt1_linear~reg0             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 9.164      ;
; 14.112 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|extclk3m~reg0                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 9.130      ;
; 14.115 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OpllVol[1]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.070     ; 9.096      ;
; 14.144 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|PsgVol[1]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 9.094      ;
; 14.197 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|PsgVol[2]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.042     ; 9.042      ;
; 14.236 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[4]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.057     ; 8.988      ;
; 14.259 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[4]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 8.961      ;
; 14.305 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OpllVol[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.070     ; 8.906      ;
; 14.311 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|SccVol[1]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 8.927      ;
; 14.334 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io42_id212[0]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 8.904      ;
; 14.418 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[0]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.042     ; 8.821      ;
; 14.432 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[1]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.079     ; 8.770      ;
; 14.486 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[5]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.070     ; 8.725      ;
; 14.546 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|SccVol[2]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 8.692      ;
; 14.552 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[2]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 8.690      ;
; 14.553 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[7]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.042     ; 8.686      ;
; 14.564 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OpllVol[0]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 8.672      ;
; 14.571 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|MegaSD_req~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.048     ; 8.662      ;
; 14.571 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|PsgVol[0]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 8.671      ;
; 14.584 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[2]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.044     ; 8.653      ;
; 14.637 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[7]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.053     ; 8.591      ;
; 14.638 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|SccVol[0]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 8.598      ;
; 14.645 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[4]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.053     ; 8.583      ;
; 14.684 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[3]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.053     ; 8.544      ;
; 14.688 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[5]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.053     ; 8.540      ;
; 14.728 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[1]                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.044     ; 8.509      ;
; 14.732 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[2]                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 8.510      ;
; 14.732 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[3]                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 8.510      ;
; 14.813 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[6]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 8.429      ;
; 14.834 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[3]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.062     ; 8.385      ;
; 14.855 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[1]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 8.381      ;
; 14.860 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|forced_v_mode~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.044     ; 8.377      ;
; 14.874 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[3]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.058     ; 8.349      ;
; 14.894 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[2]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 8.338      ;
; 14.934 ; emsx_top:emsx|wrt      ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|SPVDPS5RESETREQ ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.073     ; 8.274      ;
; 14.944 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[6]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 8.294      ;
; 15.011 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[6]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.053     ; 8.217      ;
; 15.017 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[2]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.053     ; 8.211      ;
; 15.037 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[0]                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.040     ; 8.204      ;
; 15.039 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|MstrVol[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 8.203      ;
; 15.069 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|MstrVol[0]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 8.167      ;
; 15.176 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[4]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 8.056      ;
; 15.177 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[5]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 8.055      ;
; 15.263 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[4]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 7.969      ;
; 15.263 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[6]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 7.969      ;
; 15.263 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[7]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 7.969      ;
; 15.264 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[3]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 7.968      ;
; 15.264 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[1]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 7.968      ;
; 15.265 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[5]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 7.967      ;
; 15.266 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[0]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 7.966      ;
; 15.309 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[2]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.048     ; 7.924      ;
; 15.309 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[3]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.048     ; 7.924      ;
; 15.355 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[4]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.037     ; 7.889      ;
; 15.355 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[5]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.037     ; 7.889      ;
; 15.355 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[6]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.037     ; 7.889      ;
; 15.362 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[5]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.044     ; 7.875      ;
; 15.371 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[6]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 7.871      ;
; 15.371 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[0]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.033     ; 7.877      ;
; 15.391 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[0]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.037     ; 7.853      ;
; 15.391 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[3]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.037     ; 7.853      ;
; 15.392 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[0]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 7.844      ;
; 15.399 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[5]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.065     ; 7.817      ;
; 15.427 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|right_inverse~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 7.809      ;
; 15.439 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[5]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 7.781      ;
; 15.443 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io42_id212[2]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 7.799      ;
; 15.445 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[4]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.037     ; 7.799      ;
; 15.445 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[5]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.037     ; 7.799      ;
; 15.445 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[6]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.037     ; 7.799      ;
; 15.466 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[7]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.037     ; 7.778      ;
; 15.502 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[0]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.037     ; 7.742      ;
; 15.506 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[7]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.033     ; 7.742      ;
; 15.536 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|centerYJK_R25_n~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.042     ; 7.703      ;
; 15.537 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iPsg2_ena~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 7.701      ;
; 15.537 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[2]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.035     ; 7.709      ;
; 15.601 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[0]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 7.637      ;
; 15.601 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[1]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 7.637      ;
; 15.668 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[2]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 7.574      ;
; 15.669 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[5]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.038     ; 7.574      ;
; 15.670 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|Mapper_req~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.042     ; 7.569      ;
; 15.674 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|DecSccA~2_OTERM3                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 7.564      ;
; 15.674 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank2[3]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 7.564      ;
; 15.674 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank2[4]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 7.564      ;
; 15.674 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank2[5]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 7.564      ;
; 15.674 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank2[6]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 7.564      ;
; 15.699 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[7]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.041     ; 7.541      ;
; 15.718 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[4]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.041     ; 7.522      ;
+--------+------------------------+-------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI_SCK'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.695 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.076     ; 7.096      ;
; 14.205 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.076     ; 6.586      ;
; 14.207 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.076     ; 6.584      ;
; 14.289 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.076     ; 6.502      ;
; 14.635 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 6.165      ;
; 14.655 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.076     ; 6.136      ;
; 14.655 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.076     ; 6.136      ;
; 14.917 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 5.884      ;
; 15.136 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 5.665      ;
; 15.145 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 5.655      ;
; 15.147 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 5.653      ;
; 15.152 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 5.648      ;
; 15.170 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 5.630      ;
; 15.229 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 5.571      ;
; 15.273 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 5.528      ;
; 15.304 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 5.496      ;
; 15.427 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 5.374      ;
; 15.429 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 5.372      ;
; 15.455 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 5.333      ;
; 15.460 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 5.328      ;
; 15.511 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 5.290      ;
; 15.595 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 5.205      ;
; 15.595 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 5.205      ;
; 15.637 ; user_io:user_io|serial_out_rptr[4] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.097     ; 5.067      ;
; 15.644 ; user_io:user_io|serial_out_rptr[5] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.097     ; 5.060      ;
; 15.646 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 5.155      ;
; 15.648 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 5.153      ;
; 15.662 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 5.138      ;
; 15.664 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 5.136      ;
; 15.680 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 5.120      ;
; 15.682 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 5.118      ;
; 15.730 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 5.071      ;
; 15.746 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 5.054      ;
; 15.764 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 5.036      ;
; 15.779 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 5.009      ;
; 15.783 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 5.018      ;
; 15.785 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 5.016      ;
; 15.814 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 4.986      ;
; 15.816 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 4.984      ;
; 15.817 ; user_io:user_io|serial_out_rptr[3] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.097     ; 4.887      ;
; 15.857 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 4.943      ;
; 15.867 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 4.934      ;
; 15.877 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 4.924      ;
; 15.877 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 4.924      ;
; 15.898 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 4.902      ;
; 15.965 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 4.823      ;
; 15.967 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 4.821      ;
; 15.970 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 4.818      ;
; 15.972 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 4.816      ;
; 15.973 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.097     ; 4.731      ;
; 16.046 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.097     ; 4.658      ;
; 16.049 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 4.739      ;
; 16.054 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 4.734      ;
; 16.096 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 4.705      ;
; 16.096 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 4.705      ;
; 16.112 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 4.688      ;
; 16.112 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 4.688      ;
; 16.130 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 4.670      ;
; 16.130 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 4.670      ;
; 16.223 ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.097     ; 4.481      ;
; 16.233 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 4.568      ;
; 16.233 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 4.568      ;
; 16.264 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 4.536      ;
; 16.264 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 4.536      ;
; 16.265 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 4.536      ;
; 16.289 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 4.499      ;
; 16.291 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 4.497      ;
; 16.299 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 4.502      ;
; 16.367 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 4.433      ;
; 16.369 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 4.431      ;
; 16.373 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 4.415      ;
; 16.401 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 4.400      ;
; 16.415 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 4.373      ;
; 16.415 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 4.373      ;
; 16.420 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 4.368      ;
; 16.420 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 4.368      ;
; 16.451 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 4.349      ;
; 16.469 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 4.332      ;
; 16.525 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 4.276      ;
; 16.739 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 4.049      ;
; 16.739 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.079     ; 4.049      ;
; 16.775 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 4.026      ;
; 16.777 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 4.024      ;
; 16.809 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 3.992      ;
; 16.811 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 3.990      ;
; 16.817 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 3.983      ;
; 16.817 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.067     ; 3.983      ;
; 16.859 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 3.942      ;
; 16.893 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 3.908      ;
; 16.911 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 3.890      ;
; 16.913 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 3.888      ;
; 16.933 ; user_io:user_io|cmd[2]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.076     ; 3.858      ;
; 16.979 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 3.822      ;
; 16.981 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 3.820      ;
; 16.995 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 3.806      ;
; 17.025 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.076     ; 3.766      ;
; 17.035 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 3.766      ;
; 17.037 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 3.764      ;
; 17.063 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 3.738      ;
; 17.119 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.066     ; 3.682      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                                                                                                                    ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.359 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[3]                                   ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.496      ; 1.109      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATAG_IN[2]  ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 1.140      ;
; 0.406 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[4] ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.140      ;
; 0.406 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[14]     ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.143      ;
; 0.407 ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_wdata[7]         ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|RegisterMemory:u_register_memory|altsyncram:regs_array_rtl_0|altsyncram_imd1:auto_generated|ram_block1a0~porta_datain_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.142      ;
; 0.409 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[3]      ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.146      ;
; 0.413 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMCOLOR_IN[2]        ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.148      ;
; 0.413 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[10]                                  ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.147      ;
; 0.415 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[10]     ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.152      ;
; 0.416 ; sd_card:sd_card|buffer_din[1]                                         ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.151      ;
; 0.417 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[0] ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.151      ;
; 0.417 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[1] ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.151      ;
; 0.417 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[0]      ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.154      ;
; 0.417 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[13]                                  ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.151      ;
; 0.417 ; sd_card:sd_card|buffer_din[0]                                         ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.152      ;
; 0.418 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[9]                                   ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.152      ;
; 0.418 ; sd_card:sd_card|buffer_din[7]                                         ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.153      ;
; 0.420 ; emsx_top:emsx|wifi:uwifi|fifo_data_in[1]                              ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a1~porta_datain_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.153      ;
; 0.420 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[1]      ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.157      ;
; 0.420 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[8]      ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.157      ;
; 0.422 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[15]     ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.159      ;
; 0.422 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[0]                                   ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.485      ; 1.161      ;
; 0.422 ; emsx_top:emsx|eseps2:U06|MtxIdx[0]                                    ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_bfv:auto_generated|ram_block1a5~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.153      ;
; 0.423 ; emsx_top:emsx|eseps2:U06|iKeyCol[3]                                   ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.160      ;
; 0.423 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[6] ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.157      ;
; 0.423 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[4]      ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.160      ;
; 0.423 ; emsx_top:emsx|eseps2:U06|MtxIdx[3]                                    ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_bfv:auto_generated|ram_block1a5~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.154      ;
; 0.424 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[13]     ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.161      ;
; 0.426 ; emsx_top:emsx|eseps2:U06|MtxIdx[1]                                    ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_bfv:auto_generated|ram_block1a5~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.157      ;
; 0.429 ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[4]                              ; emsx_top:emsx|VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_h9v:auto_generated|ram_block1a0~porta_address_reg0                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.156      ;
; 0.429 ; sd_card:sd_card|buffer_din[5]                                         ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.164      ;
; 0.431 ; emsx_top:emsx|eseps2:U06|iKeyCol[2]                                   ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.164      ;
; 0.432 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[5] ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.166      ;
; 0.432 ; sd_card:sd_card|sd_buff_sel                                           ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~porta_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.476      ; 1.162      ;
; 0.433 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[7]      ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.170      ;
; 0.434 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[2]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.169      ;
; 0.434 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[11]                                  ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.168      ;
; 0.434 ; sd_card:sd_card|buffer_ptr[9]                                         ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.165      ;
; 0.436 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[4]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.171      ;
; 0.436 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[12]                                  ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.170      ;
; 0.436 ; sd_card:sd_card|buffer_ptr[3]                                         ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.476      ; 1.166      ;
; 0.437 ; emsx_top:emsx|wifi:uwifi|fifo_data_in[3]                              ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a1~porta_datain_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.170      ;
; 0.437 ; emsx_top:emsx|eseps2:U06|iKeyCol[6]                                   ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.174      ;
; 0.437 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[8]                                   ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.171      ;
; 0.438 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[9]      ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.175      ;
; 0.438 ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_tapidx[1]                      ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_address_reg0                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.476      ; 1.168      ;
; 0.438 ; sd_card:sd_card|buffer_din[6]                                         ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.173      ;
; 0.439 ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|aridx[18]      ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_m401:auto_generated|ram_block1a0~porta_address_reg0     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.475      ; 1.168      ;
; 0.440 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[5]      ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.177      ;
; 0.441 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[12]     ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.178      ;
; 0.442 ; emsx_top:emsx|eseps2:U06|iKeyCol[4]                                   ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.175      ;
; 0.442 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[6]      ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.179      ;
; 0.442 ; sd_card:sd_card|buffer_ptr[6]                                         ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.476      ; 1.172      ;
; 0.442 ; sd_card:sd_card|buffer_ptr[7]                                         ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.173      ;
; 0.443 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[1]                                   ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.484      ; 1.181      ;
; 0.444 ; emsx_top:emsx|eseps2:U06|iKeyCol[0]                                   ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.181      ;
; 0.444 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMCOLOR_IN[3]        ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.179      ;
; 0.444 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[11]     ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.181      ;
; 0.444 ; emsx_top:emsx|eseps2:U06|MtxIdx[9]                                    ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_bfv:auto_generated|ram_block1a5~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.476      ; 1.174      ;
; 0.444 ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|aridx[21]      ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_m401:auto_generated|ram_block1a0~porta_address_reg0     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.475      ; 1.173      ;
; 0.445 ; sd_card:sd_card|buffer_din[4]                                         ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.180      ;
; 0.447 ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[0]                              ; emsx_top:emsx|VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_h9v:auto_generated|ram_block1a0~porta_address_reg0                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.174      ;
; 0.447 ; sd_card:sd_card|buffer_ptr[1]                                         ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.476      ; 1.177      ;
; 0.448 ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|aridx[15]      ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_m401:auto_generated|ram_block1a0~porta_address_reg0     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.475      ; 1.177      ;
; 0.449 ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_tapidx[2]                      ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_address_reg0                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.476      ; 1.179      ;
; 0.450 ; emsx_top:emsx|eseps2:U06|MtxIdx[2]                                    ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_bfv:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.503      ; 1.207      ;
; 0.451 ; sd_card:sd_card|buffer_din[3]                                         ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.186      ;
; 0.452 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[2] ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.186      ;
; 0.453 ; osd:osd|h_cnt[10]                                                     ; osd:osd|h_cnt[10]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; osd:osd|h_cnt[9]                                                      ; osd:osd|h_cnt[9]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; osd:osd|h_cnt[4]                                                      ; osd:osd|h_cnt[4]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; osd:osd|h_cnt[3]                                                      ; osd:osd|h_cnt[3]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; osd:osd|h_cnt[2]                                                      ; osd:osd|h_cnt[2]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; osd:osd|h_cnt[1]                                                      ; osd:osd|h_cnt[1]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; osd:osd|v_cnt[0]                                                      ; osd:osd|v_cnt[0]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; osd:osd|pixcnt[2]                                                     ; osd:osd|pixcnt[2]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; osd:osd|pixcnt[1]                                                     ; osd:osd|pixcnt[1]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; osd:osd|cnt[15]                                                       ; osd:osd|cnt[15]                                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; osd:osd|cnt[14]                                                       ; osd:osd|cnt[14]                                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; osd:osd|cnt[13]                                                       ; osd:osd|cnt[13]                                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; osd:osd|cnt[12]                                                       ; osd:osd|cnt[12]                                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_b[3]             ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_b[3]                                                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_b[1]             ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_b[1]                                                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_b[2]             ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_b[2]                                                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|wifi:uwifi|out_uart_status[3]                           ; emsx_top:emsx|wifi:uwifi|out_uart_status[3]                                                                                                                                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|wifi:uwifi|out_uart_status[4]                           ; emsx_top:emsx|wifi:uwifi|out_uart_status[4]                                                                                                                                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|wifi:uwifi|fifo_read                                    ; emsx_top:emsx|wifi:uwifi|fifo_read                                                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|midi:umidi|UART:U1|tx_clock_counter_s[20]               ; emsx_top:emsx|midi:umidi|UART:U1|tx_clock_counter_s[20]                                                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|midi:umidi|UART:U1|tx_clock_counter_s[19]               ; emsx_top:emsx|midi:umidi|UART:U1|tx_clock_counter_s[19]                                                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|midi:umidi|UART:U1|tx_clock_counter_s[17]               ; emsx_top:emsx|midi:umidi|UART:U1|tx_clock_counter_s[17]                                                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|midi:umidi|UART:U1|tx_clock_counter_s[18]               ; emsx_top:emsx|midi:umidi|UART:U1|tx_clock_counter_s[18]                                                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|midi:umidi|UART:U1|tx_clock_counter_s[14]               ; emsx_top:emsx|midi:umidi|UART:U1|tx_clock_counter_s[14]                                                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|midi:umidi|UART:U1|tx_clock_counter_s[15]               ; emsx_top:emsx|midi:umidi|UART:U1|tx_clock_counter_s[15]                                                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|midi:umidi|UART:U1|tx_clock_counter_s[16]               ; emsx_top:emsx|midi:umidi|UART:U1|tx_clock_counter_s[16]                                                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|wifi:uwifi|out_uart_status[6]                           ; emsx_top:emsx|wifi:uwifi|out_uart_status[6]                                                                                                                                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|tail_s[9]                            ; emsx_top:emsx|wifi:uwifi|FIFO:U2|tail_s[9]                                                                                                                                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|tail_s[10]                           ; emsx_top:emsx|wifi:uwifi|FIFO:U2|tail_s[10]                                                                                                                                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|eseps2:U06|iKeyCol[1]                                   ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.186      ;
; 0.453 ; user_io:user_io|cnt[24]                                               ; user_io:user_io|cnt[24]                                                                                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|cnt[23]                                               ; user_io:user_io|cnt[23]                                                                                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
+-------+-----------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI_SCK'                                                                                                                                                                                    ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.449 ; osd:osd|sbuf[5]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.482      ; 1.185      ;
; 0.453 ; osd:osd|sbuf[6]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.482      ; 1.189      ;
; 0.454 ; user_io:user_io|cmd[2]                ; user_io:user_io|cmd[2]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|cmd[3]                ; user_io:user_io|cmd[3]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|cmd[0]                ; user_io:user_io|cmd[0]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|byte_cnt[0]           ; user_io:user_io|byte_cnt[0]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|byte_cnt[1]           ; user_io:user_io|byte_cnt[1]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|byte_cnt[2]           ; user_io:user_io|byte_cnt[2]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|byte_cnt[3]           ; user_io:user_io|byte_cnt[3]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|byte_cnt[4]           ; user_io:user_io|byte_cnt[4]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|bit_cnt[2]            ; user_io:user_io|bit_cnt[2]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|bit_cnt[1]            ; user_io:user_io|bit_cnt[1]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[10]                      ; osd:osd|bcnt[10]                                                                                   ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[9]                       ; osd:osd|bcnt[9]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[8]                       ; osd:osd|bcnt[8]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[7]                       ; osd:osd|bcnt[7]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[6]                       ; osd:osd|bcnt[6]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[5]                       ; osd:osd|bcnt[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[4]                       ; osd:osd|bcnt[4]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[3]                       ; osd:osd|bcnt[3]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[2]                       ; osd:osd|bcnt[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|osd_enable                    ; osd:osd|osd_enable                                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|cnt[3]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|cnt[2]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|cnt[1]                        ; osd:osd|cnt[1]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|serial_out_rptr[5]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|serial_out_rptr[2]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|serial_out_rptr[1]    ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|serial_out_rptr[4]    ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; user_io:user_io|byte_cnt[9]           ; user_io:user_io|byte_cnt[9]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; user_io:user_io|byte_cnt[6]           ; user_io:user_io|byte_cnt[6]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; user_io:user_io|byte_cnt[5]           ; user_io:user_io|byte_cnt[5]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; user_io:user_io|byte_cnt[7]           ; user_io:user_io|byte_cnt[7]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; user_io:user_io|byte_cnt[8]           ; user_io:user_io|byte_cnt[8]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; user_io:user_io|cmd[7]                ; user_io:user_io|cmd[7]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; user_io:user_io|cmd[6]                ; user_io:user_io|cmd[6]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; user_io:user_io|cmd[5]                ; user_io:user_io|cmd[5]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.466 ; user_io:user_io|bit_cnt[0]            ; user_io:user_io|bit_cnt[0]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; osd:osd|bcnt[0]                       ; osd:osd|bcnt[0]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; osd:osd|cnt[0]                        ; osd:osd|cnt[0]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.758      ;
; 0.467 ; user_io:user_io|spi_receiver_strobe_r ; user_io:user_io|spi_receiver_strobe_r                                                              ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.758      ;
; 0.467 ; osd:osd|sbuf[3]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.482      ; 1.203      ;
; 0.486 ; osd:osd|sbuf[4]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.482      ; 1.222      ;
; 0.491 ; user_io:user_io|serial_out_rptr[4]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.783      ;
; 0.510 ; osd:osd|cnt[0]                        ; osd:osd|cnt[1]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.802      ;
; 0.527 ; osd:osd|cnt[0]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.819      ;
; 0.528 ; osd:osd|sbuf[0]                       ; osd:osd|sbuf[1]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.819      ;
; 0.534 ; user_io:user_io|byte_cnt[0]           ; user_io:user_io|byte_cnt[2]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.826      ;
; 0.536 ; osd:osd|sbuf[5]                       ; osd:osd|cmd[6]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.827      ;
; 0.536 ; osd:osd|sbuf[2]                       ; osd:osd|sbuf[3]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.827      ;
; 0.537 ; osd:osd|sbuf[2]                       ; osd:osd|cmd[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.828      ;
; 0.540 ; user_io:user_io|bit_cnt[0]            ; user_io:user_io|bit_cnt[1]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.832      ;
; 0.543 ; osd:osd|bcnt[5]                       ; osd:osd|bcnt[6]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.835      ;
; 0.543 ; osd:osd|bcnt[4]                       ; osd:osd|bcnt[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.835      ;
; 0.545 ; user_io:user_io|bit_cnt[0]            ; user_io:user_io|bit_cnt[2]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.837      ;
; 0.554 ; osd:osd|sbuf[3]                       ; osd:osd|cmd[4]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.845      ;
; 0.691 ; osd:osd|bcnt[10]                      ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.474      ; 1.419      ;
; 0.696 ; osd:osd|bcnt[8]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.473      ; 1.423      ;
; 0.702 ; osd:osd|sbuf[0]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.483      ; 1.439      ;
; 0.704 ; osd:osd|bcnt[10]                      ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.473      ; 1.431      ;
; 0.704 ; osd:osd|bcnt[2]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.474      ; 1.432      ;
; 0.706 ; user_io:user_io|sbuf[5]               ; user_io:user_io|cmd[6]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.997      ;
; 0.712 ; user_io:user_io|sbuf[5]               ; user_io:user_io|spi_byte_in[6]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.003      ;
; 0.712 ; user_io:user_io|sbuf[5]               ; user_io:user_io|sbuf[6]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.003      ;
; 0.712 ; user_io:user_io|sbuf[6]               ; user_io:user_io|cmd[7]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.003      ;
; 0.714 ; user_io:user_io|sbuf[4]               ; user_io:user_io|sbuf[5]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.005      ;
; 0.716 ; osd:osd|bcnt[6]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.474      ; 1.444      ;
; 0.720 ; user_io:user_io|sbuf[4]               ; user_io:user_io|spi_byte_in[5]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.011      ;
; 0.720 ; osd:osd|bcnt[5]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.473      ; 1.447      ;
; 0.725 ; user_io:user_io|sbuf[0]               ; user_io:user_io|sbuf[1]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.017      ;
; 0.726 ; osd:osd|sbuf[1]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.483      ; 1.463      ;
; 0.726 ; osd:osd|sbuf[1]                       ; osd:osd|sbuf[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.017      ;
; 0.727 ; user_io:user_io|sbuf[6]               ; user_io:user_io|spi_byte_in[7]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.018      ;
; 0.733 ; osd:osd|bcnt[1]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.474      ; 1.461      ;
; 0.733 ; osd:osd|bcnt[5]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.474      ; 1.461      ;
; 0.734 ; osd:osd|bcnt[9]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.474      ; 1.462      ;
; 0.739 ; osd:osd|bcnt[7]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.473      ; 1.466      ;
; 0.741 ; osd:osd|sbuf[4]                       ; osd:osd|cmd[5]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; osd:osd|sbuf[4]                       ; osd:osd|sbuf[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.032      ;
; 0.742 ; osd:osd|bcnt[9]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.473      ; 1.469      ;
; 0.749 ; osd:osd|cnt[2]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.041      ;
; 0.751 ; osd:osd|bcnt[4]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.474      ; 1.479      ;
; 0.751 ; osd:osd|sbuf[2]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.483      ; 1.488      ;
; 0.756 ; osd:osd|cnt[1]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.048      ;
; 0.757 ; osd:osd|bcnt[3]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.474      ; 1.485      ;
; 0.757 ; osd:osd|cnt[1]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.049      ;
; 0.759 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.051      ;
; 0.759 ; user_io:user_io|serial_out_rptr[1]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.051      ;
; 0.760 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.052      ;
; 0.762 ; osd:osd|bcnt[2]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.473      ; 1.489      ;
; 0.762 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.054      ;
; 0.764 ; osd:osd|bcnt[7]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.474      ; 1.492      ;
; 0.766 ; osd:osd|bcnt[8]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.474      ; 1.494      ;
; 0.767 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.059      ;
; 0.768 ; osd:osd|cnt[0]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.060      ;
; 0.776 ; osd:osd|bcnt[3]                       ; osd:osd|bcnt[4]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.068      ;
; 0.778 ; user_io:user_io|byte_cnt[9]           ; user_io:user_io|byte_cnt[8]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.069      ;
; 0.791 ; user_io:user_io|bit_cnt[1]            ; user_io:user_io|bit_cnt[2]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.083      ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                      ;
+-------+---------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.453 ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; emsx_top:emsx|SdrBa[1]~_Duplicate_1   ; emsx_top:emsx|SdrBa[1]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|RstSeq[3]               ; emsx_top:emsx|RstSeq[3]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|RstSeq[1]               ; emsx_top:emsx|RstSeq[1]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|RstSeq[0]               ; emsx_top:emsx|RstSeq[0]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|RstSeq[2]               ; emsx_top:emsx|RstSeq[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|RstSeq[4]               ; emsx_top:emsx|RstSeq[4]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[15]         ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[14]         ; emsx_top:emsx|FreeCounter[14]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[13]         ; emsx_top:emsx|FreeCounter[13]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[6]          ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[5]          ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[4]          ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[3]          ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[2]          ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[1]          ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[0]          ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|power_on_reset          ; emsx_top:emsx|power_on_reset          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1 ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|SdrSize[0]              ; emsx_top:emsx|SdrSize[0]              ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|SdrSta[2]               ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|ff_sdr_seq[1]           ; emsx_top:emsx|ff_sdr_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|ff_sdr_seq[2]           ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|ff_reload_n             ; emsx_top:emsx|ff_reload_n             ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|FreeCounter[12]         ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|FreeCounter[11]         ; emsx_top:emsx|FreeCounter[11]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|FreeCounter[10]         ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|FreeCounter[9]          ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|FreeCounter[8]          ; emsx_top:emsx|FreeCounter[8]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|FreeCounter[7]          ; emsx_top:emsx|FreeCounter[7]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; emsx_top:emsx|ff_sdr_seq[0]           ; emsx_top:emsx|ff_sdr_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.758      ;
; 0.500 ; emsx_top:emsx|FreeCounter[2]          ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.792      ;
; 0.500 ; emsx_top:emsx|FreeCounter[10]         ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.791      ;
; 0.502 ; emsx_top:emsx|FreeCounter[10]         ; emsx_top:emsx|FreeCounter[11]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.793      ;
; 0.510 ; emsx_top:emsx|FreeCounter[1]          ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.802      ;
; 0.519 ; emsx_top:emsx|FreeCounter[8]          ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.810      ;
; 0.553 ; emsx_top:emsx|ff_sdr_seq[0]           ; emsx_top:emsx|ff_sdr_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.844      ;
; 0.710 ; emsx_top:emsx|ff_mem_seq[1]           ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.002      ;
; 0.712 ; emsx_top:emsx|ff_mem_seq[1]           ; emsx_top:emsx|ff_mem_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.004      ;
; 0.712 ; emsx_top:emsx|ff_mem_seq[0]           ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.004      ;
; 0.750 ; emsx_top:emsx|FreeCounter[5]          ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; emsx_top:emsx|FreeCounter[11]         ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.041      ;
; 0.755 ; emsx_top:emsx|FreeCounter[4]          ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.047      ;
; 0.758 ; emsx_top:emsx|FreeCounter[4]          ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.050      ;
; 0.764 ; emsx_top:emsx|FreeCounter[7]          ; emsx_top:emsx|FreeCounter[8]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; emsx_top:emsx|FreeCounter[1]          ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; emsx_top:emsx|FreeCounter[7]          ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.056      ;
; 0.773 ; emsx_top:emsx|SdrSta[2]               ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.064      ;
; 0.790 ; emsx_top:emsx|FreeCounter[14]         ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.082      ;
; 0.797 ; emsx_top:emsx|iSltRst_n               ; emsx_top:emsx|reset                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.185      ; 1.304      ;
; 0.797 ; emsx_top:emsx|FreeCounter[13]         ; emsx_top:emsx|FreeCounter[14]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.089      ;
; 0.800 ; emsx_top:emsx|FreeCounter[13]         ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.092      ;
; 0.808 ; emsx_top:emsx|ff_sdr_seq[2]           ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.099      ;
; 0.825 ; emsx_top:emsx|ff_mem_seq[0]           ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.117      ;
; 0.842 ; emsx_top:emsx|FreeCounter[0]          ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.134      ;
; 0.898 ; emsx_top:emsx|SdrCmd[0]~_Duplicate_1  ; emsx_top:emsx|SdrCmd[0]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.190      ;
; 0.907 ; emsx_top:emsx|FreeCounter[3]          ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.199      ;
; 0.908 ; emsx_top:emsx|FreeCounter[3]          ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.200      ;
; 0.908 ; emsx_top:emsx|FreeCounter[9]          ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.199      ;
; 0.909 ; emsx_top:emsx|FreeCounter[3]          ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.201      ;
; 0.938 ; emsx_top:emsx|ff_mem_seq[0]           ; emsx_top:emsx|ff_mem_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.230      ;
; 0.961 ; emsx_top:emsx|ff_sdr_seq[0]           ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.252      ;
; 0.963 ; emsx_top:emsx|ff_sdr_seq[0]           ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.254      ;
; 0.965 ; emsx_top:emsx|ff_sdr_seq[2]           ; emsx_top:emsx|ff_sdr_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.256      ;
; 0.967 ; emsx_top:emsx|kanji:U08|kanjiptr2[0]  ; emsx_top:emsx|RamDbi[6]_OTERM5        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.194      ; 1.483      ;
; 0.991 ; reset                                 ; emsx_top:emsx|xSltRst_n               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.206      ; 1.519      ;
; 1.014 ; emsx_top:emsx|ff_mem_seq[1]           ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.306      ;
; 1.033 ; emsx_top:emsx|kanji:U08|kanjiptr1[0]  ; emsx_top:emsx|RamDbi[6]_OTERM5        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.194      ; 1.549      ;
; 1.056 ; emsx_top:emsx|ff_clk21m_cnt[19]       ; emsx_top:emsx|power_on_reset          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.182      ; 1.560      ;
; 1.057 ; emsx_top:emsx|FreeCounter[13]         ; emsx_top:emsx|RstSeq[1]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.349      ;
; 1.076 ; emsx_top:emsx|FreeCounter[13]         ; emsx_top:emsx|RstSeq[0]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.368      ;
; 1.089 ; emsx_top:emsx|ff_sdr_seq[1]           ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.380      ;
; 1.091 ; emsx_top:emsx|ff_sdr_seq[1]           ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.382      ;
; 1.123 ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1  ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.415      ;
; 1.127 ; emsx_top:emsx|iSltRfsh_n              ; emsx_top:emsx|SdrSta[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.195      ; 1.644      ;
; 1.129 ; emsx_top:emsx|ff_mem_seq[1]           ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.421      ;
; 1.129 ; emsx_top:emsx|ff_mem_seq[1]           ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.421      ;
; 1.136 ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1  ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.428      ;
; 1.156 ; emsx_top:emsx|FreeCounter[2]          ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.448      ;
; 1.157 ; emsx_top:emsx|FreeCounter[2]          ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.449      ;
; 1.158 ; emsx_top:emsx|FreeCounter[2]          ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.450      ;
; 1.163 ; emsx_top:emsx|FreeCounter[9]          ; emsx_top:emsx|FreeCounter[11]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.454      ;
; 1.164 ; emsx_top:emsx|FreeCounter[9]          ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.455      ;
; 1.164 ; emsx_top:emsx|FreeCounter[1]          ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.456      ;
; 1.164 ; emsx_top:emsx|FreeCounter[7]          ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.455      ;
; 1.165 ; emsx_top:emsx|FreeCounter[1]          ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.457      ;
; 1.166 ; emsx_top:emsx|FreeCounter[1]          ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.458      ;
; 1.174 ; emsx_top:emsx|HardRst_cnt[1]          ; emsx_top:emsx|ff_reload_n             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.194      ; 1.690      ;
; 1.176 ; emsx_top:emsx|FreeCounter[8]          ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.467      ;
; 1.198 ; emsx_top:emsx|ff_sdr_seq[1]           ; emsx_top:emsx|ff_sdr_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.489      ;
; 1.202 ; emsx_top:emsx|ff_mem_seq[0]           ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.494      ;
+-------+---------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                            ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                 ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 53.636 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[8] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.347     ; 3.879      ;
; 53.636 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[7] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.347     ; 3.879      ;
; 53.636 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[6] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.347     ; 3.879      ;
; 53.636 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[5] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.347     ; 3.879      ;
; 53.636 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[4] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.347     ; 3.879      ;
; 53.636 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.347     ; 3.879      ;
; 53.636 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.347     ; 3.879      ;
; 53.636 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.347     ; 3.879      ;
; 53.636 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.347     ; 3.879      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.185     ; 3.842      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.185     ; 3.842      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.185     ; 3.842      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.196     ; 3.831      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.196     ; 3.831      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.196     ; 3.831      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.196     ; 3.831      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.196     ; 3.831      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.196     ; 3.831      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.196     ; 3.831      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.196     ; 3.831      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[7]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[6]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.192     ; 3.835      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[2]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.196     ; 3.831      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.185     ; 3.842      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.185     ; 3.842      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.185     ; 3.842      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[3]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.185     ; 3.842      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[4]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.188     ; 3.839      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[5]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.188     ; 3.839      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[6]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.187     ; 3.840      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[7]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.187     ; 3.840      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[8]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.187     ; 3.840      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[9]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.187     ; 3.840      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[10]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.190     ; 3.837      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[13]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.190     ; 3.837      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[14]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.190     ; 3.837      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[15]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.190     ; 3.837      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[16]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.189     ; 3.838      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[17]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.189     ; 3.838      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[18]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.189     ; 3.838      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[19]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.188     ; 3.839      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[20]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.188     ; 3.839      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[21]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.188     ; 3.839      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[13]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.188     ; 3.839      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[12]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.188     ; 3.839      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[10]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.189     ; 3.838      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[9]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.189     ; 3.838      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[7]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.190     ; 3.837      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[5]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.190     ; 3.837      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[0]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.187     ; 3.840      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[1]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.187     ; 3.840      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[0]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.187     ; 3.840      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[1]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.187     ; 3.840      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[5]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.190     ; 3.837      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[6]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.190     ; 3.837      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[6]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.190     ; 3.837      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[7]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.189     ; 3.838      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[8]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.190     ; 3.837      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[8]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.190     ; 3.837      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[9]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.189     ; 3.838      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[10]                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.189     ; 3.838      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[12]                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.188     ; 3.839      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[13]                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.188     ; 3.839      ;
; 54.084 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|DACout                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.188     ; 3.839      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[11]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 3.827      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[11]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 3.827      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_WEIGHT[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.202     ; 3.824      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_WEIGHT[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 3.827      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[13]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 3.827      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[13]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 3.827      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[10]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 3.827      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[10]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 3.827      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[7]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 3.827      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[7]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 3.827      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[3]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.202     ; 3.824      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[3]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.202     ; 3.824      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[0]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.202     ; 3.824      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[0]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.202     ; 3.824      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[1]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.202     ; 3.824      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[1]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.202     ; 3.824      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[2]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.202     ; 3.824      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[2]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.202     ; 3.824      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[8]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 3.827      ;
; 54.085 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[8]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 3.827      ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                              ;
+-------+---------------------+--------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+--------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 2.515 ; emsx_top:emsx|reset ; emsx_top:emsx|iSltIorq_n                                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.694      ; 3.531      ;
; 2.515 ; emsx_top:emsx|reset ; emsx_top:emsx|ExpDec                                               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.694      ; 3.531      ;
; 2.551 ; emsx_top:emsx|reset ; emsx_top:emsx|kanji:U08|kanjiptr1[5]                               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.664      ; 3.537      ;
; 2.559 ; emsx_top:emsx|reset ; emsx_top:emsx|eseps2:U06|iKeyCol[7]                                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.653      ; 3.534      ;
; 2.559 ; emsx_top:emsx|reset ; emsx_top:emsx|eseps2:U06|iKeyCol[5]                                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.653      ; 3.534      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|xSltWr_n                                             ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.206      ; 3.509      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|xSltRd_n                                             ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.206      ; 3.509      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|iSltMerq_n                                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.206      ; 3.509      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|iSltDat[6]                                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.202      ; 3.505      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|iSltDat[2]                                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.206      ; 3.509      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|eseps2:U06|Ps2Seq.Ps2Stop                            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.208      ; 3.511      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|logo_timeout[0]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.206      ; 3.509      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|logo_timeout[1]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.206      ; 3.509      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|iack                                                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.206      ; 3.509      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_ch_num_dl[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.208      ; 3.511      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_a[3]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.208      ; 3.511      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_d[3]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.208      ; 3.511      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_d[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.208      ; 3.511      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_a[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.208      ; 3.511      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_d[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.208      ; 3.511      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_a[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.208      ; 3.511      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_a[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.208      ; 3.511      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_d[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.208      ; 3.511      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_ch_num_dl[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_ch_num_dl[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_a[3]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_d[3]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_d[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_a[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_d[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_a[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_a[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_d[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_ch_sel[4]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_ch_sel[3]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_ch_sel[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_ch_sel[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_ch_sel[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_wave_dat[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_wave_dat[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.205      ; 3.508      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|GreenLv_cnt[0]                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.207      ; 3.510      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|GreenLv_cnt[1]                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.207      ; 3.510      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|GreenLv_cnt[3]                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.207      ; 3.510      ;
; 2.981 ; emsx_top:emsx|reset ; emsx_top:emsx|GreenLv_cnt[2]                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.207      ; 3.510      ;
; 2.984 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s2|ff_count[2]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.505      ;
; 2.984 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|lastkey[0]     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.505      ;
; 2.984 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|lastkey[1]     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.505      ;
; 2.984 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|lastkey[14]    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.505      ;
; 2.984 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|lastkey[15]    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.505      ;
; 2.984 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|lastkey[16]    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.505      ;
; 2.984 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|lastkey[17]    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.505      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s0|ff_count[0]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 3.497      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s8|ff_count[2]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.195      ; 3.502      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s8|ff_count[5]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.195      ; 3.502      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s8|ff_count[4]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.195      ; 3.502      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s5|ff_count[1]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 3.497      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s5|ff_count[2]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 3.497      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s5|ff_count[5]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 3.497      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s5|ff_count[4]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.190      ; 3.497      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s0|ff_count[4]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.195      ; 3.502      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s0|ff_count[5]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.195      ; 3.502      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_addr[3]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.195      ; 3.502      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_addr[2]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.195      ; 3.502      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_addr[1]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.195      ; 3.502      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_addr[0]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.195      ; 3.502      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_wr            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.195      ; 3.502      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|user_voice_wr      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.195      ; 3.502      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 3.495      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.191      ; 3.498      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[11] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.191      ; 3.498      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[16] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.191      ; 3.498      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[17] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.191      ; 3.498      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[21] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.191      ; 3.498      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|noise17        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 3.503      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|TemporalMixer:tm|maddr[3]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.195      ; 3.502      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|TemporalMixer:tm|maddr[0]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.195      ; 3.502      ;
; 2.985 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|TemporalMixer:tm|rmute           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.195      ; 3.502      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[2]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 3.497      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[1]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 3.497      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[0]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 3.497      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[3]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 3.497      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[7]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 3.497      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[4]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 3.497      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[5]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 3.497      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[6]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 3.497      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|extra_mode         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 3.497      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|rflag[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 3.497      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|rflag[3]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 3.497      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|rflag[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 3.497      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|rflag[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 3.497      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|rflag[4]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.188      ; 3.497      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egstate[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.184      ; 3.493      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|ar[0]              ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 3.491      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|dr[0]              ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 3.491      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|rm[4]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 3.491      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|rm[1]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 3.491      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|rm[0]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 3.491      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.184      ; 3.493      ;
; 2.987 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egstate[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.184      ; 3.493      ;
; 2.988 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.184      ; 3.494      ;
+-------+---------------------+--------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+
; 5.510 ; 5.730        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[1]_OTERM33       ;
; 5.512 ; 5.732        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|iSlt0_1                 ;
; 5.513 ; 5.733        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1 ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[0]          ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[1]          ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[2]          ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[3]          ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[4]          ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[5]          ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[6]          ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrBa[1]~_Duplicate_1   ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_mem_seq[0]           ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_mem_seq[1]           ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|power_on_reset          ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|reset                   ;
; 5.515 ; 5.735        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ;
; 5.515 ; 5.735        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[2]               ;
; 5.515 ; 5.735        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[0]           ;
; 5.515 ; 5.735        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[1]           ;
; 5.515 ; 5.735        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[2]           ;
; 5.516 ; 5.736        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[0]_OTERM27       ;
; 5.516 ; 5.736        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[2]_OTERM29       ;
; 5.516 ; 5.736        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[3]_OTERM39       ;
; 5.516 ; 5.736        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[4]_OTERM19       ;
; 5.516 ; 5.736        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[5]_OTERM21       ;
; 5.517 ; 5.737        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[0]_OTERM25       ;
; 5.517 ; 5.737        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[3]_OTERM37       ;
; 5.517 ; 5.737        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[5]_OTERM23       ;
; 5.517 ; 5.737        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM11       ;
; 5.517 ; 5.737        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM9        ;
; 5.517 ; 5.737        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[7]_OTERM15       ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[13]         ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[14]         ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[15]         ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[1]_OTERM35       ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[2]_OTERM31       ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[4]_OTERM17       ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM7        ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[7]_OTERM13       ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[0]               ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[1]               ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[2]               ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[3]               ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[4]               ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1  ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1  ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[0]~_Duplicate_1  ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1  ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1  ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[0]               ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[1]               ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|xSltRst_n               ;
; 5.519 ; 5.739        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[10]         ;
; 5.519 ; 5.739        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[11]         ;
; 5.519 ; 5.739        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[12]         ;
; 5.519 ; 5.739        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[7]          ;
; 5.519 ; 5.739        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[8]          ;
; 5.519 ; 5.739        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[9]          ;
; 5.519 ; 5.739        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM5        ;
; 5.519 ; 5.739        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1  ;
; 5.519 ; 5.739        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1  ;
; 5.519 ; 5.739        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1  ;
; 5.519 ; 5.739        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1  ;
; 5.519 ; 5.739        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1  ;
; 5.519 ; 5.739        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1  ;
; 5.519 ; 5.739        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1  ;
; 5.519 ; 5.739        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSize[0]              ;
; 5.519 ; 5.739        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_reload_n             ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[0]~en            ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[10]~en           ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[11]~en           ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[12]~en           ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[13]~en           ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[14]~en           ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[15]~en           ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[2]~en            ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[3]~en            ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[4]~en            ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[5]~en            ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[6]~en            ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[7]~en            ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[8]~en            ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[9]~en            ;
; 5.621 ; 5.779        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[1]               ;
; 5.623 ; 5.781        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[1]~en            ;
; 5.625 ; 5.778        ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[1]               ;
; 5.627 ; 5.780        ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[11]              ;
; 5.632 ; 5.785        ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[4]               ;
; 5.632 ; 5.785        ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[9]               ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[0]               ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[11]              ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[12]              ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[14]              ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[15]              ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[3]               ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[6]               ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[7]               ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[8]               ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[9]               ;
; 5.633 ; 5.786        ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[2]               ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_27'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+
; 18.383 ; 18.383       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.383 ; 18.383       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.383 ; 18.383       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 18.410 ; 18.410       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                                          ;
; 18.442 ; 18.442       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                                          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                                          ;
; 18.594 ; 18.594       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.627 ; 18.627       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                                          ;
; 18.652 ; 18.652       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.652 ; 18.652       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.652 ; 18.652       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI_SCK'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+
; 20.507 ; 20.742       ; 0.235          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ;
; 20.507 ; 20.742       ; 0.235          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_we_reg       ;
; 20.508 ; 20.743       ; 0.235          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 20.508 ; 20.743       ; 0.235          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_we_reg       ;
; 20.509 ; 20.744       ; 0.235          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; 20.510 ; 20.745       ; 0.235          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 20.584 ; 20.804       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[0]                                                                 ;
; 20.584 ; 20.804       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[1]                                                                 ;
; 20.584 ; 20.804       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[2]                                                                 ;
; 20.584 ; 20.804       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[3]                                                                 ;
; 20.584 ; 20.804       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[4]                                                                 ;
; 20.584 ; 20.804       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[5]                                                                 ;
; 20.587 ; 20.807       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|SPI_MISO~en                                                                        ;
; 20.587 ; 20.807       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|SPI_MISO~reg0                                                                      ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[1]                                                                     ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_receiver_strobe_r                                                              ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cmd[3]                                                                                     ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cmd[4]                                                                                     ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cmd[5]                                                                                     ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cmd[6]                                                                                     ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cmd[7]                                                                                     ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cnt[0]                                                                                     ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cnt[1]                                                                                     ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cnt[2]                                                                                     ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cnt[3]                                                                                     ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|sbuf[0]                                                                                    ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|sbuf[1]                                                                                    ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|sbuf[2]                                                                                    ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|sbuf[3]                                                                                    ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|sbuf[4]                                                                                    ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|sbuf[5]                                                                                    ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|sbuf[6]                                                                                    ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[0]                                                                         ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[1]                                                                         ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[2]                                                                         ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[0]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[1]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[2]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[3]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[4]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[5]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[6]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[7]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[8]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[9]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[5]                                                                             ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[6]                                                                             ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[7]                                                                             ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[3]                                                                            ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[4]                                                                            ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[5]                                                                            ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[6]                                                                            ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[0]                                                                     ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[2]                                                                     ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[3]                                                                     ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[4]                                                                     ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[5]                                                                     ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[6]                                                                     ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[7]                                                                     ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[1]                                                                    ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[3]                                                                    ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[4]                                                                    ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[6]                                                                    ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transfer_end_r                                                                 ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[0]                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[13]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[15]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[16]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[21]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[23]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[24]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[29]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[31]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[5]                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[7]                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[8]                                                        ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[0]                                                                                    ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[10]                                                                                   ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[1]                                                                                    ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[2]                                                                                    ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[3]                                                                                    ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[4]                                                                                    ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[5]                                                                                    ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[6]                                                                                    ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[7]                                                                                    ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[8]                                                                                    ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[9]                                                                                    ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|osd_enable                                                                                 ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[0]                                                                    ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[2]                                                                    ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[5]                                                                    ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[4]                                                                             ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[10]                                                       ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[12]                                                       ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[14]                                                       ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[18]                                                       ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[20]                                                       ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[22]                                                       ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[26]                                                       ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[28]                                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                         ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[0] ;
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[1] ;
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[2] ;
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[3] ;
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[4] ;
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[5] ;
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[6] ;
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[7] ;
; 22.839 ; 23.240       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[0]        ;
; 22.839 ; 23.240       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[1]        ;
; 22.839 ; 23.240       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[2]        ;
; 22.839 ; 23.240       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[3]        ;
; 22.839 ; 23.240       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[4]        ;
; 22.839 ; 23.240       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[5]        ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[0]                                   ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[1]                                   ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[2]                                   ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[3]                                   ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[4]                                   ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[5]                                   ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[6]                                   ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[7]                                   ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[8]                                   ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[0]         ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[1]         ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[2]         ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[3]         ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[4]         ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[5]         ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[6]         ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[7]         ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[8]         ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[0]         ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[1]         ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[2]         ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[3]         ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[4]         ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[5]         ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[6]         ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[7]         ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[8]         ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[0]                                   ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[1]                                   ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[2]                                   ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[3]                                   ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[4]                                   ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[5]                                   ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[6]                                   ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[7]                                   ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[8]                                   ;
; 22.900 ; 23.301       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[0]        ;
; 22.900 ; 23.301       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[1]        ;
; 22.900 ; 23.301       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[2]        ;
; 22.900 ; 23.301       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[3]        ;
; 22.900 ; 23.301       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[4]        ;
; 22.900 ; 23.301       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[5]        ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[0] ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[1] ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[2] ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[3] ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[4] ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[5] ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[6] ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[7] ;
; 22.950 ; 23.170       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|iKeyCol[5]                                                       ;
; 22.950 ; 23.170       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|iKeyCol[7]                                                       ;
; 22.956 ; 23.176       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|kanji:U08|kanjiptr1[5]                                                      ;
; 22.958 ; 23.178       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|switched_io_ports:U35|Slot0Mode~reg0                                        ;
; 22.960 ; 23.180       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ExpDec                                                                      ;
; 22.960 ; 23.180       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|iSltIorq_n                                                                  ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[0]                                                                    ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[10]                                                                   ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[13]                                                                   ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[1]                                                                    ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[2]                                                                    ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[8]                                                                    ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[0]                                                  ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[1]                                                  ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[2]                                                  ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[3]                                                  ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[0]                                                  ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[1]                                                  ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[2]                                                  ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[3]                                                  ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|INTERPO:u_interpo|FF_WEIGHT[0]                                              ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ff_opll[10]                                                                 ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ff_opll[11]                                                                 ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ff_opll[12]                                                                 ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ff_opll[13]                                                                 ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ff_opll[14]                                                                 ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ff_opll[15]                                                                 ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ff_pre_dacin[0]                                                             ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ff_pre_dacin[1]                                                             ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ff_pre_dacin[2]                                                             ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[11]                                                                   ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[7]                                                                    ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[9]                                                                    ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[4]                                                  ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[5]                                                  ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[6]                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; CONF_DATA0    ; SPI_SCK    ; 4.620 ; 4.934 ; Rise       ; SPI_SCK                                         ;
; SPI_DI        ; SPI_SCK    ; 5.984 ; 6.389 ; Rise       ; SPI_SCK                                         ;
; SPI_SS3       ; SPI_SCK    ; 2.309 ; 2.686 ; Rise       ; SPI_SCK                                         ;
; UART_RX       ; CLOCK_27   ; 4.745 ; 5.032 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 2.164 ; 2.189 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.917 ; 1.930 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 1.661 ; 1.684 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.980 ; 1.989 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.965 ; 1.970 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.980 ; 1.983 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.993 ; 1.988 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.991 ; 1.986 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.992 ; 1.998 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.918 ; 1.932 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 2.164 ; 2.189 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 2.016 ; 2.012 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.962 ; 1.970 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.933 ; 1.938 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.970 ; 1.976 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.974 ; 1.968 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.972 ; 1.981 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+
; CONF_DATA0    ; SPI_SCK    ; -2.649 ; -2.978 ; Rise       ; SPI_SCK                                         ;
; SPI_DI        ; SPI_SCK    ; -0.323 ; -0.655 ; Rise       ; SPI_SCK                                         ;
; SPI_SS3       ; SPI_SCK    ; -0.711 ; -1.010 ; Rise       ; SPI_SCK                                         ;
; UART_RX       ; CLOCK_27   ; -3.865 ; -4.129 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; -0.535 ; -0.639 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; -0.535 ; -0.639 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; -0.581 ; -0.688 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; -0.536 ; -0.640 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; -0.536 ; -0.640 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; -0.537 ; -0.641 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; -0.536 ; -0.640 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; -0.536 ; -0.640 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; -0.536 ; -0.640 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; -0.539 ; -0.643 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; -0.536 ; -0.640 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; -0.537 ; -0.641 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; -0.537 ; -0.641 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; -0.539 ; -0.643 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; -0.535 ; -0.639 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; -0.536 ; -0.640 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; -0.536 ; -0.640 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 9.793 ; 9.576 ; Fall       ; SPI_SCK                                         ;
; UART_TX       ; CLOCK_27   ; 5.480 ; 5.337 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]      ; CLOCK_27   ; 8.624 ; 8.346 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27   ; 8.624 ; 8.346 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27   ; 8.435 ; 8.012 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27   ; 8.534 ; 8.154 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27   ; 8.434 ; 8.139 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27   ; 8.322 ; 7.888 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27   ; 8.588 ; 8.285 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27   ; 8.548 ; 8.164 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27   ; 8.372 ; 8.059 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27   ; 8.548 ; 8.164 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27   ; 8.408 ; 7.978 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27   ; 8.471 ; 8.066 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27   ; 8.339 ; 7.931 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27   ; 8.310 ; 8.006 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_27   ; 8.374 ; 8.129 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27   ; 8.670 ; 8.409 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27   ; 8.557 ; 8.077 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27   ; 8.670 ; 8.409 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27   ; 8.541 ; 8.068 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27   ; 8.290 ; 7.907 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27   ; 8.348 ; 8.061 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27   ; 8.449 ; 8.132 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27   ; 8.273 ; 8.073 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27   ; 4.660 ; 4.414 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27   ; 4.479 ; 4.232 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27   ; 4.480 ; 4.233 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27   ; 4.660 ; 4.414 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27   ; 4.660 ; 4.414 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27   ; 4.496 ; 4.264 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27   ; 4.476 ; 4.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27   ; 4.479 ; 4.232 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27   ; 4.480 ; 4.233 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]   ; CLOCK_27   ; 4.478 ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27   ; 4.489 ; 4.257 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27   ; 4.480 ; 4.233 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11]  ; CLOCK_27   ; 4.480 ; 4.248 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_BA[*]   ; CLOCK_27   ; 4.478 ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[0]  ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[1]  ; CLOCK_27   ; 4.478 ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ; 1.414 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 6.704 ; 6.107 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 4.478 ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 4.653 ; 4.407 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 4.476 ; 4.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 4.474 ; 4.227 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 6.704 ; 6.107 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 4.476 ; 4.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 4.476 ; 4.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 4.474 ; 4.227 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 4.478 ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQMH    ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQML    ; CLOCK_27   ; 4.479 ; 4.232 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27   ; 4.475 ; 4.228 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27   ; 4.475 ; 4.228 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27   ; 4.479 ; 4.232 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ;       ; 1.327 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 9.428 ; 9.215 ; Fall       ; SPI_SCK                                         ;
; UART_TX       ; CLOCK_27   ; 4.803 ; 4.662 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]      ; CLOCK_27   ; 7.532 ; 7.111 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27   ; 7.821 ; 7.551 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27   ; 7.641 ; 7.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27   ; 7.736 ; 7.366 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27   ; 7.640 ; 7.351 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27   ; 7.532 ; 7.111 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27   ; 7.787 ; 7.491 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27   ; 7.520 ; 7.152 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27   ; 7.580 ; 7.274 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27   ; 7.748 ; 7.375 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27   ; 7.614 ; 7.197 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27   ; 7.675 ; 7.281 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27   ; 7.548 ; 7.152 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27   ; 7.520 ; 7.224 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_27   ; 7.580 ; 7.340 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27   ; 7.502 ; 7.129 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27   ; 7.756 ; 7.291 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27   ; 7.865 ; 7.609 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27   ; 7.742 ; 7.283 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27   ; 7.502 ; 7.129 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27   ; 7.550 ; 7.270 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27   ; 7.653 ; 7.345 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27   ; 7.483 ; 7.287 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27   ; 3.940 ; 3.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27   ; 3.942 ; 3.700 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27   ; 3.943 ; 3.701 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27   ; 4.123 ; 3.881 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27   ; 4.123 ; 3.881 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27   ; 3.958 ; 3.730 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27   ; 3.940 ; 3.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27   ; 3.943 ; 3.701 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27   ; 3.943 ; 3.701 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]   ; CLOCK_27   ; 3.942 ; 3.700 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27   ; 3.952 ; 3.724 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27   ; 3.943 ; 3.701 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11]  ; CLOCK_27   ; 3.944 ; 3.716 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_BA[*]   ; CLOCK_27   ; 3.940 ; 3.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[0]  ; CLOCK_27   ; 3.940 ; 3.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[1]  ; CLOCK_27   ; 3.942 ; 3.700 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ; 0.912 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.938 ; 3.696 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.942 ; 3.700 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 4.115 ; 3.873 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.941 ; 3.699 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.941 ; 3.699 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.940 ; 3.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.941 ; 3.699 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.941 ; 3.699 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.940 ; 3.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.938 ; 3.696 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 6.167 ; 5.575 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.940 ; 3.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.940 ; 3.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.938 ; 3.696 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.942 ; 3.700 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.941 ; 3.699 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.941 ; 3.699 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQMH    ; CLOCK_27   ; 3.941 ; 3.699 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQML    ; CLOCK_27   ; 3.943 ; 3.701 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27   ; 3.939 ; 3.697 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27   ; 3.939 ; 3.697 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27   ; 3.943 ; 3.701 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ;       ; 0.823 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+---------------+------------+--------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+--------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 10.148 ; 9.978 ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 4.135  ; 3.862 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 4.139  ; 3.866 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 4.347  ; 4.065 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 4.138  ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 4.138  ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 4.137  ; 3.864 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 4.138  ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 4.138  ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 4.138  ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 4.135  ; 3.862 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 6.368  ; 5.726 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 4.137  ; 3.864 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 4.137  ; 3.864 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 4.135  ; 3.862 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 4.139  ; 3.866 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 4.138  ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 4.138  ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+--------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 9.740 ; 9.570 ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.608 ; 3.339 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.612 ; 3.343 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 3.816 ; 3.538 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.611 ; 3.342 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.611 ; 3.342 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.610 ; 3.341 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.611 ; 3.342 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.611 ; 3.342 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.610 ; 3.341 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.608 ; 3.339 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 5.840 ; 5.202 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.610 ; 3.341 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.610 ; 3.341 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.608 ; 3.339 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.612 ; 3.343 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.611 ; 3.342 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.611 ; 3.342 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 9.822     ; 9.992     ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.907     ; 4.180     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.911     ; 4.184     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 4.144     ; 4.426     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.910     ; 4.183     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.910     ; 4.183     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.909     ; 4.182     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.910     ; 4.183     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.910     ; 4.183     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.910     ; 4.183     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.907     ; 4.180     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 5.771     ; 6.413     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.909     ; 4.182     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.909     ; 4.182     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.907     ; 4.180     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.911     ; 4.184     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.910     ; 4.183     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.910     ; 4.183     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 9.421     ; 9.591     ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.383     ; 3.652     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.387     ; 3.656     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 3.614     ; 3.892     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.386     ; 3.655     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.386     ; 3.655     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.385     ; 3.654     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.386     ; 3.655     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.386     ; 3.655     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.385     ; 3.654     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.383     ; 3.652     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 5.246     ; 5.884     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.385     ; 3.654     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.385     ; 3.654     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.383     ; 3.652     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.387     ; 3.656     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.386     ; 3.655     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.386     ; 3.655     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                     ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 40.26 MHz  ; 40.26 MHz       ; pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 72.03 MHz  ; 72.03 MHz       ; SPI_SCK                                         ;      ;
; 103.37 MHz ; 103.37 MHz      ; pll|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.966  ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 12.446 ; 0.000         ;
; SPI_SCK                                         ; 13.914 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                       ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.344 ; 0.000         ;
; SPI_SCK                                         ; 0.402 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.402 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                    ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 54.021 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                    ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 2.227 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 5.513  ; 0.000         ;
; CLOCK_27                                        ; 18.385 ; 0.000         ;
; SPI_SCK                                         ; 20.515 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 22.852 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                    ;
+-------+---------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                         ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 1.966 ; SDRAM_DQ[9]               ; emsx_top:emsx|RamDbi[1]_OTERM35 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.042     ; 2.054      ;
; 1.969 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 9.258      ;
; 2.110 ; SDRAM_DQ[10]              ; emsx_top:emsx|RamDbi[2]_OTERM31 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.042     ; 1.910      ;
; 2.111 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.181     ; 9.133      ;
; 2.118 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.185     ; 9.122      ;
; 2.131 ; SDRAM_DQ[7]               ; emsx_top:emsx|RamDbi[7]_OTERM13 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.042     ; 1.889      ;
; 2.132 ; SDRAM_DQ[5]               ; emsx_top:emsx|RamDbi[5]_OTERM21 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.023     ; 1.907      ;
; 2.132 ; SDRAM_DQ[6]               ; emsx_top:emsx|RamDbi[6]_OTERM9  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.039     ; 1.891      ;
; 2.142 ; SDRAM_DQ[4]               ; emsx_top:emsx|RamDbi[4]_OTERM17 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.042     ; 1.878      ;
; 2.144 ; SDRAM_DQ[2]               ; emsx_top:emsx|RamDbi[2]_OTERM29 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.023     ; 1.895      ;
; 2.149 ; SDRAM_DQ[14]              ; emsx_top:emsx|RamDbi[6]_OTERM11 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.022     ; 1.891      ;
; 2.152 ; SDRAM_DQ[15]              ; emsx_top:emsx|RamDbi[7]_OTERM15 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.022     ; 1.888      ;
; 2.153 ; SDRAM_DQ[13]              ; emsx_top:emsx|RamDbi[5]_OTERM23 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.021     ; 1.888      ;
; 2.158 ; SDRAM_DQ[3]               ; emsx_top:emsx|RamDbi[3]_OTERM37 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.022     ; 1.882      ;
; 2.164 ; SDRAM_DQ[11]              ; emsx_top:emsx|RamDbi[3]_OTERM39 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.023     ; 1.875      ;
; 2.186 ; SDRAM_DQ[12]              ; emsx_top:emsx|RamDbi[4]_OTERM19 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.027     ; 1.849      ;
; 2.187 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 9.040      ;
; 2.200 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.182     ; 9.043      ;
; 2.204 ; SDRAM_DQ[8]               ; emsx_top:emsx|RamDbi[0]_OTERM27 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.027     ; 1.831      ;
; 2.209 ; SDRAM_DQ[0]               ; emsx_top:emsx|RamDbi[0]_OTERM25 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.021     ; 1.832      ;
; 2.220 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.181     ; 9.024      ;
; 2.264 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.182     ; 8.979      ;
; 2.278 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.195     ; 8.953      ;
; 2.284 ; emsx_top:emsx|PpiPortA[3] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.195     ; 8.947      ;
; 2.303 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.195     ; 8.928      ;
; 2.306 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.195     ; 8.925      ;
; 2.329 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.181     ; 8.915      ;
; 2.332 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.185     ; 8.908      ;
; 2.336 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.182     ; 8.907      ;
; 2.336 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.185     ; 8.904      ;
; 2.338 ; emsx_top:emsx|PpiPortA[3] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.185     ; 8.902      ;
; 2.345 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.185     ; 8.895      ;
; 2.348 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.185     ; 8.892      ;
; 2.375 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.183     ; 8.867      ;
; 2.381 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.195     ; 8.850      ;
; 2.405 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[10]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.181     ; 8.839      ;
; 2.418 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.182     ; 8.825      ;
; 2.438 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.181     ; 8.806      ;
; 2.438 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 8.789      ;
; 2.441 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 8.786      ;
; 2.441 ; SDRAM_DQ[1]               ; emsx_top:emsx|RamDbi[1]_OTERM33 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.036     ; 1.585      ;
; 2.442 ; emsx_top:emsx|ExpSlot3[0] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 8.783      ;
; 2.451 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 8.776      ;
; 2.457 ; emsx_top:emsx|PpiPortA[3] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 8.770      ;
; 2.472 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.182     ; 8.771      ;
; 2.482 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.182     ; 8.761      ;
; 2.497 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 8.728      ;
; 2.498 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.195     ; 8.733      ;
; 2.527 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[9]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.206     ; 8.693      ;
; 2.527 ; emsx_top:emsx|iSltAdr[12] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.192     ; 8.707      ;
; 2.533 ; emsx_top:emsx|iSltAdr[10] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.192     ; 8.701      ;
; 2.545 ; emsx_top:emsx|iSltAdr[8]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.192     ; 8.689      ;
; 2.549 ; emsx_top:emsx|iSltIorq_n  ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.645     ; 8.231      ;
; 2.554 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.182     ; 8.689      ;
; 2.571 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.187     ; 8.668      ;
; 2.583 ; emsx_top:emsx|iSltAdr[7]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.187     ; 8.656      ;
; 2.584 ; emsx_top:emsx|ExpSlot3[0] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.183     ; 8.658      ;
; 2.584 ; emsx_top:emsx|PpiPortA[6] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.195     ; 8.647      ;
; 2.591 ; emsx_top:emsx|ExpSlot3[0] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.187     ; 8.647      ;
; 2.593 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.183     ; 8.649      ;
; 2.623 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[10]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.181     ; 8.621      ;
; 2.626 ; emsx_top:emsx|PpiPortA[6] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.185     ; 8.614      ;
; 2.634 ; emsx_top:emsx|PpiPortA[5] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.195     ; 8.597      ;
; 2.639 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.183     ; 8.603      ;
; 2.646 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.187     ; 8.592      ;
; 2.652 ; emsx_top:emsx|ExpSlot0[0] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.187     ; 8.586      ;
; 2.659 ; emsx_top:emsx|ExpSlot0[2] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.187     ; 8.579      ;
; 2.669 ; emsx_top:emsx|iSltAdr[12] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.174     ; 8.582      ;
; 2.673 ; emsx_top:emsx|ExpSlot3[0] ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.184     ; 8.568      ;
; 2.675 ; emsx_top:emsx|iSltAdr[10] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.174     ; 8.576      ;
; 2.680 ; emsx_top:emsx|ExpSlot3[3] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.186     ; 8.559      ;
; 2.681 ; emsx_top:emsx|ExpSlot3[1] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.186     ; 8.558      ;
; 2.682 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.181     ; 8.562      ;
; 2.687 ; emsx_top:emsx|iSltAdr[8]  ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.174     ; 8.564      ;
; 2.688 ; emsx_top:emsx|PpiPortA[3] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.181     ; 8.556      ;
; 2.690 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.182     ; 8.553      ;
; 2.693 ; emsx_top:emsx|ExpSlot3[0] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.183     ; 8.549      ;
; 2.699 ; emsx_top:emsx|PpiPortA[5] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.185     ; 8.541      ;
; 2.701 ; emsx_top:emsx|iSltAdr[9]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.192     ; 8.533      ;
; 2.703 ; emsx_top:emsx|iSltAdr[11] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.192     ; 8.531      ;
; 2.713 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.169     ; 8.543      ;
; 2.719 ; emsx_top:emsx|PpiPortA[6] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 8.508      ;
; 2.725 ; emsx_top:emsx|iSltAdr[7]  ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.169     ; 8.531      ;
; 2.728 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.184     ; 8.513      ;
; 2.733 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.181     ; 8.511      ;
; 2.736 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.181     ; 8.508      ;
; 2.737 ; emsx_top:emsx|ExpSlot3[0] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.184     ; 8.504      ;
; 2.741 ; emsx_top:emsx|iSltAdr[13] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.188     ; 8.497      ;
; 2.745 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[9]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.206     ; 8.475      ;
; 2.748 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.183     ; 8.494      ;
; 2.752 ; SDRAM_DQ[1]               ; emsx_top:emsx|VrmDbi[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.187     ; 0.986      ;
; 2.758 ; emsx_top:emsx|iSltAdr[12] ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.175     ; 8.492      ;
; 2.763 ; emsx_top:emsx|ExpSlot3[6] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.201     ; 8.462      ;
; 2.764 ; emsx_top:emsx|iSltAdr[10] ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.175     ; 8.486      ;
; 2.767 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[3]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.195     ; 8.464      ;
; 2.769 ; emsx_top:emsx|iSltAdr[4]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.187     ; 8.470      ;
; 2.771 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.182     ; 8.472      ;
; 2.776 ; emsx_top:emsx|iSltAdr[8]  ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.175     ; 8.474      ;
; 2.777 ; emsx_top:emsx|PpiPortA[3] ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.182     ; 8.466      ;
; 2.778 ; emsx_top:emsx|iSltAdr[12] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.174     ; 8.473      ;
+-------+---------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                    ;
+--------+------------------------+-------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                           ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 12.446 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[4]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.038     ; 10.798     ;
; 13.024 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[3]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.042     ; 10.216     ;
; 13.106 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[6]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.025     ; 10.151     ;
; 13.565 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[5]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 9.672      ;
; 13.601 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[6]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.021     ; 9.660      ;
; 13.630 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[7]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.018     ; 9.634      ;
; 13.701 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[0]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.019     ; 9.562      ;
; 13.713 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[4]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.040     ; 9.529      ;
; 13.811 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[2]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.020     ; 9.451      ;
; 13.884 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[4]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.021     ; 9.377      ;
; 14.042 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id008_n~reg0             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.026     ; 9.214      ;
; 14.278 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[6]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.027     ; 8.977      ;
; 14.358 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[3]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.044     ; 8.880      ;
; 14.433 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iSlt2_linear~reg0             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.826      ;
; 14.458 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iSlt1_linear~reg0             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.801      ;
; 14.643 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|extclk3m~reg0                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.020     ; 8.619      ;
; 14.649 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[4]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.037     ; 8.596      ;
; 14.675 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[4]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.031     ; 8.576      ;
; 14.736 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|PsgVol[2]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.021     ; 8.525      ;
; 14.739 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OpllVol[1]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.048     ; 8.495      ;
; 14.740 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io42_id212[0]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.519      ;
; 14.778 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|PsgVol[1]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.022     ; 8.482      ;
; 14.873 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[0]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.021     ; 8.388      ;
; 14.882 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OpllVol[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.048     ; 8.352      ;
; 14.899 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[5]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.047     ; 8.336      ;
; 14.908 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|PsgVol[0]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.020     ; 8.354      ;
; 14.924 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[1]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.054     ; 8.304      ;
; 14.943 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[2]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.020     ; 8.319      ;
; 14.944 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|SccVol[1]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.315      ;
; 14.960 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OpllVol[0]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.025     ; 8.297      ;
; 14.964 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[7]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.020     ; 8.298      ;
; 14.983 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[2]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.022     ; 8.277      ;
; 15.015 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|SccVol[0]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.025     ; 8.242      ;
; 15.036 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|MegaSD_req~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.028     ; 8.218      ;
; 15.110 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|SccVol[2]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.149      ;
; 15.160 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[7]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.033     ; 8.089      ;
; 15.168 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[4]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.033     ; 8.081      ;
; 15.201 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[3]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.033     ; 8.048      ;
; 15.205 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[5]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.033     ; 8.044      ;
; 15.227 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[3]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.041     ; 8.014      ;
; 15.240 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[6]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.018     ; 8.024      ;
; 15.261 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[1]                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.024     ; 7.997      ;
; 15.269 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[2]                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.019     ; 7.994      ;
; 15.269 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[3]                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.019     ; 7.994      ;
; 15.309 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[6]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.024     ; 7.949      ;
; 15.320 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[3]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.035     ; 7.927      ;
; 15.343 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[1]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.025     ; 7.914      ;
; 15.377 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|MstrVol[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.020     ; 7.885      ;
; 15.412 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|forced_v_mode~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.024     ; 7.846      ;
; 15.431 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|MstrVol[0]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.025     ; 7.826      ;
; 15.487 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[6]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.033     ; 7.762      ;
; 15.494 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[2]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.033     ; 7.755      ;
; 15.517 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[2]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.029     ; 7.736      ;
; 15.526 ; emsx_top:emsx|wrt      ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|SPVDPS5RESETREQ ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.051     ; 7.705      ;
; 15.551 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[0]                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.020     ; 7.711      ;
; 15.713 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[5]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.024     ; 7.545      ;
; 15.759 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[4]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.028     ; 7.495      ;
; 15.760 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[5]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.028     ; 7.494      ;
; 15.768 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[5]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.044     ; 7.470      ;
; 15.774 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|right_inverse~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.025     ; 7.483      ;
; 15.786 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[0]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.025     ; 7.471      ;
; 15.812 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[0]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.018     ; 7.452      ;
; 15.812 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[3]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.018     ; 7.452      ;
; 15.816 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[6]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.019     ; 7.447      ;
; 15.833 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[7]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.017     ; 7.432      ;
; 15.835 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[0]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.012     ; 7.435      ;
; 15.847 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[2]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.028     ; 7.407      ;
; 15.847 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[3]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.028     ; 7.407      ;
; 15.847 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[4]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.029     ; 7.406      ;
; 15.847 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[6]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.029     ; 7.406      ;
; 15.847 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[7]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.029     ; 7.406      ;
; 15.848 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[3]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.029     ; 7.405      ;
; 15.848 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[1]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.029     ; 7.405      ;
; 15.849 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[5]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.029     ; 7.404      ;
; 15.850 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[0]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.029     ; 7.403      ;
; 15.861 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[5]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.038     ; 7.383      ;
; 15.882 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io42_id212[2]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.020     ; 7.380      ;
; 15.884 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[4]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.018     ; 7.380      ;
; 15.884 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[5]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.018     ; 7.380      ;
; 15.884 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[6]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.018     ; 7.380      ;
; 15.891 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[4]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.018     ; 7.373      ;
; 15.891 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[5]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.018     ; 7.373      ;
; 15.891 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[6]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.018     ; 7.373      ;
; 15.904 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[0]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.018     ; 7.360      ;
; 15.926 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[7]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.011     ; 7.345      ;
; 15.945 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[2]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.013     ; 7.324      ;
; 15.950 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|centerYJK_R25_n~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.022     ; 7.310      ;
; 15.977 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|Mapper_req~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.022     ; 7.283      ;
; 16.014 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[2]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.019     ; 7.249      ;
; 16.088 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[5]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.019     ; 7.175      ;
; 16.097 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iPsg2_ena~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 7.162      ;
; 16.104 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|DecSccA~2_OTERM3                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 7.155      ;
; 16.104 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank2[3]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 7.155      ;
; 16.104 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank2[4]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 7.155      ;
; 16.104 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank2[5]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 7.155      ;
; 16.104 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank2[6]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 7.155      ;
; 16.114 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[7]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.021     ; 7.147      ;
; 16.131 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[4]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.021     ; 7.130      ;
; 16.132 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[0]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 7.127      ;
; 16.132 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[1]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 7.127      ;
+--------+------------------------+-------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI_SCK'                                                                                                                  ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.914 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.170     ; 6.784      ;
; 14.399 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.170     ; 6.299      ;
; 14.401 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.170     ; 6.297      ;
; 14.488 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.170     ; 6.210      ;
; 14.823 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.170     ; 5.875      ;
; 14.823 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.170     ; 5.875      ;
; 14.912 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 5.792      ;
; 15.198 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 5.507      ;
; 15.391 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 5.313      ;
; 15.397 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 5.307      ;
; 15.399 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 5.305      ;
; 15.403 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 5.301      ;
; 15.407 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 5.298      ;
; 15.486 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 5.218      ;
; 15.532 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 5.173      ;
; 15.534 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 5.170      ;
; 15.645 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 5.050      ;
; 15.650 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 5.045      ;
; 15.683 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 5.022      ;
; 15.685 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 5.020      ;
; 15.772 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.933      ;
; 15.821 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.883      ;
; 15.821 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.883      ;
; 15.876 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.828      ;
; 15.878 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.826      ;
; 15.888 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.816      ;
; 15.890 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.814      ;
; 15.892 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.813      ;
; 15.894 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.811      ;
; 15.932 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 4.763      ;
; 15.965 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.739      ;
; 15.971 ; user_io:user_io|serial_out_rptr[4] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; 0.015      ; 4.846      ;
; 15.977 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.727      ;
; 15.978 ; user_io:user_io|serial_out_rptr[5] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; 0.015      ; 4.839      ;
; 15.981 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.724      ;
; 16.015 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.689      ;
; 16.017 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.688      ;
; 16.019 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.685      ;
; 16.019 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.686      ;
; 16.021 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.683      ;
; 16.106 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.599      ;
; 16.107 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.598      ;
; 16.107 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.598      ;
; 16.108 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.596      ;
; 16.130 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 4.565      ;
; 16.132 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 4.563      ;
; 16.135 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 4.560      ;
; 16.137 ; user_io:user_io|serial_out_rptr[3] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; 0.015      ; 4.680      ;
; 16.137 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 4.558      ;
; 16.219 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 4.476      ;
; 16.224 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 4.471      ;
; 16.281 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; 0.015      ; 4.536      ;
; 16.300 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.404      ;
; 16.300 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.404      ;
; 16.312 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.392      ;
; 16.312 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.392      ;
; 16.316 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.389      ;
; 16.316 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.389      ;
; 16.356 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; 0.015      ; 4.461      ;
; 16.397 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.308      ;
; 16.417 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 4.278      ;
; 16.419 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 4.276      ;
; 16.438 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.267      ;
; 16.441 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.264      ;
; 16.441 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.264      ;
; 16.443 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.261      ;
; 16.443 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.261      ;
; 16.500 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.204      ;
; 16.502 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.202      ;
; 16.506 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 4.189      ;
; 16.520 ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; 0.015      ; 4.297      ;
; 16.541 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.164      ;
; 16.554 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 4.141      ;
; 16.554 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 4.141      ;
; 16.559 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 4.136      ;
; 16.559 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 4.136      ;
; 16.589 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 4.115      ;
; 16.595 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.110      ;
; 16.653 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 4.052      ;
; 16.841 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 3.854      ;
; 16.841 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.173     ; 3.854      ;
; 16.882 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 3.823      ;
; 16.884 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 3.821      ;
; 16.923 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 3.782      ;
; 16.924 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 3.780      ;
; 16.924 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.164     ; 3.780      ;
; 16.925 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 3.780      ;
; 16.971 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 3.734      ;
; 17.012 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 3.693      ;
; 17.026 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 3.679      ;
; 17.028 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 3.677      ;
; 17.080 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 3.625      ;
; 17.081 ; user_io:user_io|cmd[2]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.170     ; 3.617      ;
; 17.082 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 3.623      ;
; 17.115 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 3.590      ;
; 17.129 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.170     ; 3.569      ;
; 17.138 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 3.567      ;
; 17.140 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 3.565      ;
; 17.169 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 3.536      ;
; 17.227 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.163     ; 3.478      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                                                                                                                    ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.344 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[3]                                    ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.436      ; 1.010      ;
; 0.381 ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_wdata[7]          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|RegisterMemory:u_register_memory|altsyncram:regs_array_rtl_0|altsyncram_imd1:auto_generated|ram_block1a0~porta_datain_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.037      ;
; 0.385 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATAG_IN[2]   ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.043      ;
; 0.390 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[4]  ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.044      ;
; 0.390 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[14]      ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.046      ;
; 0.393 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[3]       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.049      ;
; 0.396 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMCOLOR_IN[2]         ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.051      ;
; 0.397 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[10]                                   ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.051      ;
; 0.398 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[10]      ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.054      ;
; 0.399 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[0]  ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.053      ;
; 0.399 ; sd_card:sd_card|buffer_din[1]                                          ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.054      ;
; 0.400 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[1]  ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.054      ;
; 0.400 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[0]       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.056      ;
; 0.400 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[9]                                    ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.054      ;
; 0.400 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[13]                                   ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.054      ;
; 0.400 ; sd_card:sd_card|buffer_din[0]                                          ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.055      ;
; 0.401 ; osd:osd|pixcnt[2]                                                      ; osd:osd|pixcnt[2]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; osd:osd|pixcnt[1]                                                      ; osd:osd|pixcnt[1]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgEdgeChB                      ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgEdgeChB                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntChB[10]                   ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntChB[10]                                                                                                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntChB[9]                    ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntChB[9]                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntChC[1]                    ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntChC[1]                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_REQ_ADDR[5] ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_REQ_ADDR[5]                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|FF_Y_TEST_LISTUP_ADDR[1]     ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|FF_Y_TEST_LISTUP_ADDR[1]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|FF_Y_TEST_LISTUP_ADDR[2]     ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|FF_Y_TEST_LISTUP_ADDR[2]                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|FF_Y_TEST_EN                 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|FF_Y_TEST_EN                                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|DXTMP[9]               ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|DXTMP[9]                                                                                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[5]                  ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[5]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[4]                  ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[4]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[1]                  ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[1]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[0]                  ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[0]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[2]                  ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[2]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[3]                  ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[3]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[6]                  ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[6]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[7]                  ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[7]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[8]                  ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[8]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[9]                  ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|NY[9]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|SX[8]                  ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|SX[8]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|DX[8]                  ; emsx_top:emsx|VDP:U20|VDP_COMMAND:U_VDP_COMMAND|DX[8]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_SSG:U_SSG|FF_MONITOR_LINE[7]                 ; emsx_top:emsx|VDP:U20|VDP_SSG:U_SSG|FF_MONITOR_LINE[7]                                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_SSG:U_SSG|FF_MONITOR_LINE[6]                 ; emsx_top:emsx|VDP:U20|VDP_SSG:U_SSG|FF_MONITOR_LINE[6]                                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_SSG:U_SSG|PREDOTCOUNTER_YP_V[0]              ; emsx_top:emsx|VDP:U20|VDP_SSG:U_SSG|PREDOTCOUNTER_YP_V[0]                                                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[0]                                    ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.430      ; 1.061      ;
; 0.402 ; emsx_top:emsx|kanji:U08|kanjiptr2[4]                                   ; emsx_top:emsx|kanji:U08|kanjiptr2[4]                                                                                                                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|kanji:U08|kanjiptr1[4]                                   ; emsx_top:emsx|kanji:U08|kanjiptr1[4]                                                                                                                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|kanji:U08|kanjiptr1[3]                                   ; emsx_top:emsx|kanji:U08|kanjiptr1[3]                                                                                                                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|kanji:U08|kanjiptr2[3]                                   ; emsx_top:emsx|kanji:U08|kanjiptr2[3]                                                                                                                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|kanji:U08|kanjiptr1[2]                                   ; emsx_top:emsx|kanji:U08|kanjiptr1[2]                                                                                                                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|kanji:U08|kanjiptr2[2]                                   ; emsx_top:emsx|kanji:U08|kanjiptr2[2]                                                                                                                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|megaram:U31_2|SccBank0[0]                                ; emsx_top:emsx|megaram:U31_2|SccBank0[0]                                                                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|megaram:U31_2|SccBank1[0]                                ; emsx_top:emsx|megaram:U31_2|SccBank1[0]                                                                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|kanji:U08|kanjiptr2[1]                                   ; emsx_top:emsx|kanji:U08|kanjiptr2[1]                                                                                                                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|kanji:U08|kanjiptr1[1]                                   ; emsx_top:emsx|kanji:U08|kanjiptr1[1]                                                                                                                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|GreenLv_cnt[2]                                           ; emsx_top:emsx|GreenLv_cnt[2]                                                                                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|GreenLv_cnt[1]                                           ; emsx_top:emsx|GreenLv_cnt[1]                                                                                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|GreenLv_cnt[0]                                           ; emsx_top:emsx|GreenLv_cnt[0]                                                                                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|GreenLv_cnt[3]                                           ; emsx_top:emsx|GreenLv_cnt[3]                                                                                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|h_cnt[10]                                                      ; osd:osd|h_cnt[10]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|h_cnt[9]                                                       ; osd:osd|h_cnt[9]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|h_cnt[8]                                                       ; osd:osd|h_cnt[8]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|h_cnt[7]                                                       ; osd:osd|h_cnt[7]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|h_cnt[6]                                                       ; osd:osd|h_cnt[6]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|h_cnt[5]                                                       ; osd:osd|h_cnt[5]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|h_cnt[4]                                                       ; osd:osd|h_cnt[4]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|h_cnt[3]                                                       ; osd:osd|h_cnt[3]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|h_cnt[2]                                                       ; osd:osd|h_cnt[2]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|h_cnt[1]                                                       ; osd:osd|h_cnt[1]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|v_cnt[10]                                                      ; osd:osd|v_cnt[10]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|v_cnt[8]                                                       ; osd:osd|v_cnt[8]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|v_cnt[7]                                                       ; osd:osd|v_cnt[7]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|v_cnt[5]                                                       ; osd:osd|v_cnt[5]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|v_cnt[4]                                                       ; osd:osd|v_cnt[4]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|v_cnt[3]                                                       ; osd:osd|v_cnt[3]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|v_cnt[2]                                                       ; osd:osd|v_cnt[2]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|v_cnt[1]                                                       ; osd:osd|v_cnt[1]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|v_cnt[0]                                                       ; osd:osd|v_cnt[0]                                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[15]                                                        ; osd:osd|cnt[15]                                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[14]                                                        ; osd:osd|cnt[14]                                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[13]                                                        ; osd:osd|cnt[13]                                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[12]                                                        ; osd:osd|cnt[12]                                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[5]                                                         ; osd:osd|cnt[5]                                                                                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|legacy_vga                                               ; emsx_top:emsx|legacy_vga                                                                                                                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|switched_io_ports:U35|LevCtrl[2]~reg0                    ; emsx_top:emsx|switched_io_ports:U35|LevCtrl[2]~reg0                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|switched_io_ports:U35|LevCtrl[1]~reg0                    ; emsx_top:emsx|switched_io_ports:U35|LevCtrl[1]~reg0                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|switched_io_ports:U35|LevCtrl[0]~reg0                    ; emsx_top:emsx|switched_io_ports:U35|LevCtrl[0]~reg0                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgMix[3]                       ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgMix[3]                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgMix[2]                       ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgMix[2]                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgMix[1]                       ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgMix[1]                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgMix[0]                       ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgMix[0]                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntChC[11]                   ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntChC[11]                                                                                                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntChC[10]                   ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntChC[10]                                                                                                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntChC[9]                    ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntChC[9]                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntChC[4]                    ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntChC[4]                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntNoise[4]                  ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntNoise[4]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntNoise[1]                  ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntNoise[1]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntNoise[3]                  ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgCntNoise[3]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgEdgeChA                      ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgEdgeChA                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgPtrEnv[3]                    ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgPtrEnv[3]                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgPtrEnv[4]                    ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgPtrEnv[4]                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgPtrEnv[2]                    ; emsx_top:emsx|psg:U30|psg_wave:u_psgch|PsgPtrEnv[2]                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
+-------+------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI_SCK'                                                                                                                                                                                     ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; user_io:user_io|cmd[2]                ; user_io:user_io|cmd[2]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; user_io:user_io|cmd[3]                ; user_io:user_io|cmd[3]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; user_io:user_io|cmd[0]                ; user_io:user_io|cmd[0]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[10]                      ; osd:osd|bcnt[10]                                                                                   ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[9]                       ; osd:osd|bcnt[9]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[8]                       ; osd:osd|bcnt[8]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[7]                       ; osd:osd|bcnt[7]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[6]                       ; osd:osd|bcnt[6]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[5]                       ; osd:osd|bcnt[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[4]                       ; osd:osd|bcnt[4]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[3]                       ; osd:osd|bcnt[3]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[2]                       ; osd:osd|bcnt[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|osd_enable                    ; osd:osd|osd_enable                                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[3]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[2]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[1]                        ; osd:osd|cnt[1]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; user_io:user_io|byte_cnt[9]           ; user_io:user_io|byte_cnt[9]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|byte_cnt[0]           ; user_io:user_io|byte_cnt[0]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|byte_cnt[1]           ; user_io:user_io|byte_cnt[1]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|byte_cnt[2]           ; user_io:user_io|byte_cnt[2]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|byte_cnt[3]           ; user_io:user_io|byte_cnt[3]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|byte_cnt[4]           ; user_io:user_io|byte_cnt[4]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|byte_cnt[6]           ; user_io:user_io|byte_cnt[6]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|byte_cnt[5]           ; user_io:user_io|byte_cnt[5]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|byte_cnt[7]           ; user_io:user_io|byte_cnt[7]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|byte_cnt[8]           ; user_io:user_io|byte_cnt[8]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|bit_cnt[2]            ; user_io:user_io|bit_cnt[2]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|bit_cnt[1]            ; user_io:user_io|bit_cnt[1]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|cmd[7]                ; user_io:user_io|cmd[7]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|cmd[6]                ; user_io:user_io|cmd[6]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|cmd[5]                ; user_io:user_io|cmd[5]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.405 ; user_io:user_io|serial_out_rptr[5]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; user_io:user_io|serial_out_rptr[2]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; user_io:user_io|serial_out_rptr[1]    ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; user_io:user_io|serial_out_rptr[4]    ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.669      ;
; 0.417 ; osd:osd|bcnt[0]                       ; osd:osd|bcnt[0]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; osd:osd|cnt[0]                        ; osd:osd|cnt[0]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.684      ;
; 0.418 ; user_io:user_io|bit_cnt[0]            ; user_io:user_io|bit_cnt[0]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.684      ;
; 0.418 ; user_io:user_io|spi_receiver_strobe_r ; user_io:user_io|spi_receiver_strobe_r                                                              ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.684      ;
; 0.429 ; osd:osd|sbuf[5]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.428      ; 1.087      ;
; 0.432 ; osd:osd|sbuf[6]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.428      ; 1.090      ;
; 0.446 ; osd:osd|sbuf[3]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.428      ; 1.104      ;
; 0.458 ; user_io:user_io|serial_out_rptr[4]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.722      ;
; 0.463 ; osd:osd|sbuf[4]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.428      ; 1.121      ;
; 0.471 ; osd:osd|cnt[0]                        ; osd:osd|cnt[1]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.738      ;
; 0.492 ; osd:osd|sbuf[0]                       ; osd:osd|sbuf[1]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.759      ;
; 0.493 ; osd:osd|cnt[0]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.760      ;
; 0.495 ; user_io:user_io|byte_cnt[0]           ; user_io:user_io|byte_cnt[2]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.761      ;
; 0.498 ; osd:osd|sbuf[2]                       ; osd:osd|sbuf[3]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.765      ;
; 0.499 ; osd:osd|sbuf[5]                       ; osd:osd|cmd[6]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.766      ;
; 0.500 ; user_io:user_io|bit_cnt[0]            ; user_io:user_io|bit_cnt[1]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.766      ;
; 0.500 ; osd:osd|sbuf[2]                       ; osd:osd|cmd[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.767      ;
; 0.502 ; osd:osd|bcnt[5]                       ; osd:osd|bcnt[6]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.769      ;
; 0.502 ; osd:osd|bcnt[4]                       ; osd:osd|bcnt[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.769      ;
; 0.504 ; user_io:user_io|bit_cnt[0]            ; user_io:user_io|bit_cnt[2]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.770      ;
; 0.516 ; osd:osd|sbuf[3]                       ; osd:osd|cmd[4]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.783      ;
; 0.626 ; user_io:user_io|sbuf[5]               ; user_io:user_io|cmd[6]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.892      ;
; 0.631 ; user_io:user_io|sbuf[5]               ; user_io:user_io|spi_byte_in[6]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.897      ;
; 0.631 ; user_io:user_io|sbuf[5]               ; user_io:user_io|sbuf[6]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.897      ;
; 0.635 ; user_io:user_io|sbuf[6]               ; user_io:user_io|cmd[7]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.901      ;
; 0.638 ; osd:osd|bcnt[10]                      ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.418      ; 1.286      ;
; 0.643 ; osd:osd|bcnt[2]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.418      ; 1.291      ;
; 0.645 ; osd:osd|bcnt[8]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.418      ; 1.293      ;
; 0.645 ; osd:osd|bcnt[10]                      ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.418      ; 1.293      ;
; 0.653 ; osd:osd|sbuf[0]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.428      ; 1.311      ;
; 0.659 ; osd:osd|bcnt[5]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.418      ; 1.307      ;
; 0.661 ; user_io:user_io|sbuf[4]               ; user_io:user_io|sbuf[5]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.927      ;
; 0.661 ; osd:osd|bcnt[6]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.418      ; 1.309      ;
; 0.667 ; user_io:user_io|sbuf[0]               ; user_io:user_io|sbuf[1]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.934      ;
; 0.667 ; user_io:user_io|sbuf[4]               ; user_io:user_io|spi_byte_in[5]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.933      ;
; 0.667 ; osd:osd|sbuf[1]                       ; osd:osd|sbuf[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.934      ;
; 0.669 ; user_io:user_io|sbuf[6]               ; user_io:user_io|spi_byte_in[7]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.935      ;
; 0.674 ; osd:osd|bcnt[7]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.418      ; 1.322      ;
; 0.676 ; osd:osd|bcnt[1]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.418      ; 1.324      ;
; 0.676 ; osd:osd|sbuf[1]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.428      ; 1.334      ;
; 0.678 ; osd:osd|bcnt[5]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.418      ; 1.326      ;
; 0.678 ; osd:osd|bcnt[9]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.418      ; 1.326      ;
; 0.681 ; osd:osd|bcnt[9]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.418      ; 1.329      ;
; 0.683 ; osd:osd|sbuf[4]                       ; osd:osd|cmd[5]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.950      ;
; 0.684 ; osd:osd|sbuf[4]                       ; osd:osd|sbuf[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.951      ;
; 0.696 ; osd:osd|bcnt[4]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.418      ; 1.344      ;
; 0.696 ; osd:osd|sbuf[2]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.428      ; 1.354      ;
; 0.697 ; osd:osd|bcnt[3]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.418      ; 1.345      ;
; 0.698 ; osd:osd|cnt[2]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.965      ;
; 0.704 ; osd:osd|cnt[1]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.971      ;
; 0.705 ; osd:osd|bcnt[7]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.418      ; 1.353      ;
; 0.705 ; osd:osd|cnt[1]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.972      ;
; 0.708 ; osd:osd|bcnt[2]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.418      ; 1.356      ;
; 0.709 ; osd:osd|bcnt[8]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.418      ; 1.357      ;
; 0.711 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.975      ;
; 0.711 ; user_io:user_io|serial_out_rptr[1]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.975      ;
; 0.712 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.976      ;
; 0.713 ; osd:osd|cnt[0]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.977      ;
; 0.719 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.983      ;
; 0.721 ; osd:osd|bcnt[3]                       ; osd:osd|bcnt[4]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.988      ;
; 0.722 ; user_io:user_io|byte_cnt[9]           ; user_io:user_io|byte_cnt[8]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.988      ;
; 0.733 ; user_io:user_io|byte_cnt[5]           ; user_io:user_io|byte_cnt[6]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.999      ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.402 ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|ff_reload_n             ; emsx_top:emsx|ff_reload_n             ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; emsx_top:emsx|SdrBa[1]~_Duplicate_1   ; emsx_top:emsx|SdrBa[1]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1 ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|SdrSize[0]              ; emsx_top:emsx|SdrSize[0]              ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|SdrSta[2]               ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|ff_sdr_seq[1]           ; emsx_top:emsx|ff_sdr_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|ff_sdr_seq[2]           ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|RstSeq[3]               ; emsx_top:emsx|RstSeq[3]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|RstSeq[1]               ; emsx_top:emsx|RstSeq[1]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|RstSeq[0]               ; emsx_top:emsx|RstSeq[0]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|RstSeq[2]               ; emsx_top:emsx|RstSeq[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|RstSeq[4]               ; emsx_top:emsx|RstSeq[4]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[15]         ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[14]         ; emsx_top:emsx|FreeCounter[14]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[13]         ; emsx_top:emsx|FreeCounter[13]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[12]         ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[11]         ; emsx_top:emsx|FreeCounter[11]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[10]         ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[9]          ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[8]          ; emsx_top:emsx|FreeCounter[8]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[7]          ; emsx_top:emsx|FreeCounter[7]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[6]          ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[5]          ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[4]          ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[3]          ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[2]          ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[1]          ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[0]          ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|power_on_reset          ; emsx_top:emsx|power_on_reset          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; emsx_top:emsx|ff_sdr_seq[0]           ; emsx_top:emsx|ff_sdr_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.684      ;
; 0.462 ; emsx_top:emsx|FreeCounter[10]         ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.728      ;
; 0.463 ; emsx_top:emsx|FreeCounter[10]         ; emsx_top:emsx|FreeCounter[11]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.729      ;
; 0.466 ; emsx_top:emsx|FreeCounter[2]          ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.732      ;
; 0.475 ; emsx_top:emsx|FreeCounter[1]          ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.741      ;
; 0.479 ; emsx_top:emsx|FreeCounter[8]          ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.745      ;
; 0.505 ; emsx_top:emsx|ff_sdr_seq[0]           ; emsx_top:emsx|ff_sdr_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.771      ;
; 0.633 ; emsx_top:emsx|ff_mem_seq[1]           ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.899      ;
; 0.642 ; emsx_top:emsx|ff_mem_seq[0]           ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.908      ;
; 0.662 ; emsx_top:emsx|ff_mem_seq[1]           ; emsx_top:emsx|ff_mem_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.928      ;
; 0.698 ; emsx_top:emsx|FreeCounter[11]         ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.964      ;
; 0.699 ; emsx_top:emsx|FreeCounter[5]          ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.965      ;
; 0.702 ; emsx_top:emsx|iSltRst_n               ; emsx_top:emsx|reset                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.165      ; 1.172      ;
; 0.704 ; emsx_top:emsx|FreeCounter[4]          ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.970      ;
; 0.707 ; emsx_top:emsx|FreeCounter[4]          ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.973      ;
; 0.711 ; emsx_top:emsx|FreeCounter[1]          ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.977      ;
; 0.713 ; emsx_top:emsx|FreeCounter[7]          ; emsx_top:emsx|FreeCounter[8]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.979      ;
; 0.714 ; emsx_top:emsx|FreeCounter[7]          ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.980      ;
; 0.716 ; emsx_top:emsx|SdrSta[2]               ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.982      ;
; 0.744 ; emsx_top:emsx|FreeCounter[14]         ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.010      ;
; 0.750 ; emsx_top:emsx|FreeCounter[13]         ; emsx_top:emsx|FreeCounter[14]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.016      ;
; 0.752 ; emsx_top:emsx|FreeCounter[13]         ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.018      ;
; 0.754 ; emsx_top:emsx|ff_sdr_seq[2]           ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.020      ;
; 0.765 ; emsx_top:emsx|ff_mem_seq[0]           ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.031      ;
; 0.789 ; emsx_top:emsx|FreeCounter[0]          ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.055      ;
; 0.821 ; emsx_top:emsx|SdrCmd[0]~_Duplicate_1  ; emsx_top:emsx|SdrCmd[0]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.087      ;
; 0.848 ; emsx_top:emsx|kanji:U08|kanjiptr2[0]  ; emsx_top:emsx|RamDbi[6]_OTERM5        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.171      ; 1.324      ;
; 0.851 ; emsx_top:emsx|FreeCounter[3]          ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.117      ;
; 0.852 ; emsx_top:emsx|FreeCounter[3]          ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.118      ;
; 0.853 ; emsx_top:emsx|FreeCounter[3]          ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.119      ;
; 0.854 ; emsx_top:emsx|FreeCounter[9]          ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.120      ;
; 0.868 ; emsx_top:emsx|ff_mem_seq[0]           ; emsx_top:emsx|ff_mem_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.134      ;
; 0.870 ; reset                                 ; emsx_top:emsx|xSltRst_n               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.181      ; 1.356      ;
; 0.894 ; emsx_top:emsx|ff_sdr_seq[0]           ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.160      ;
; 0.896 ; emsx_top:emsx|ff_sdr_seq[0]           ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.162      ;
; 0.904 ; emsx_top:emsx|kanji:U08|kanjiptr1[0]  ; emsx_top:emsx|RamDbi[6]_OTERM5        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.171      ; 1.380      ;
; 0.909 ; emsx_top:emsx|ff_sdr_seq[2]           ; emsx_top:emsx|ff_sdr_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.175      ;
; 0.917 ; emsx_top:emsx|ff_mem_seq[1]           ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.183      ;
; 0.928 ; emsx_top:emsx|ff_clk21m_cnt[19]       ; emsx_top:emsx|power_on_reset          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.162      ; 1.395      ;
; 0.978 ; emsx_top:emsx|FreeCounter[13]         ; emsx_top:emsx|RstSeq[1]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.244      ;
; 1.011 ; emsx_top:emsx|FreeCounter[13]         ; emsx_top:emsx|RstSeq[0]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.277      ;
; 1.018 ; emsx_top:emsx|ff_sdr_seq[1]           ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.284      ;
; 1.020 ; emsx_top:emsx|ff_sdr_seq[1]           ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.286      ;
; 1.026 ; emsx_top:emsx|iSltRfsh_n              ; emsx_top:emsx|SdrSta[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.171      ; 1.502      ;
; 1.041 ; emsx_top:emsx|ff_mem_seq[1]           ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.307      ;
; 1.042 ; emsx_top:emsx|ff_mem_seq[1]           ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.308      ;
; 1.047 ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1  ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.313      ;
; 1.055 ; emsx_top:emsx|HardRst_cnt[1]          ; emsx_top:emsx|ff_reload_n             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.171      ; 1.531      ;
; 1.067 ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1  ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.333      ;
; 1.079 ; emsx_top:emsx|FreeCounter[2]          ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.345      ;
; 1.080 ; emsx_top:emsx|FreeCounter[2]          ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.346      ;
; 1.081 ; emsx_top:emsx|FreeCounter[2]          ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.347      ;
; 1.084 ; emsx_top:emsx|FreeCounter[1]          ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.350      ;
; 1.085 ; emsx_top:emsx|FreeCounter[1]          ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.351      ;
; 1.086 ; emsx_top:emsx|FreeCounter[1]          ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.352      ;
; 1.091 ; emsx_top:emsx|FreeCounter[9]          ; emsx_top:emsx|FreeCounter[11]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.357      ;
; 1.091 ; emsx_top:emsx|FreeCounter[7]          ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.357      ;
; 1.092 ; emsx_top:emsx|FreeCounter[9]          ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.358      ;
; 1.092 ; emsx_top:emsx|ff_mem_seq[0]           ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.358      ;
; 1.097 ; emsx_top:emsx|FreeCounter[8]          ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.363      ;
; 1.112 ; emsx_top:emsx|ff_mem_seq[0]           ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.378      ;
+-------+---------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                             ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                 ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 54.021 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[8] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.327     ; 3.531      ;
; 54.021 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[7] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.327     ; 3.531      ;
; 54.021 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[6] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.327     ; 3.531      ;
; 54.021 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[5] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.327     ; 3.531      ;
; 54.021 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[4] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.327     ; 3.531      ;
; 54.021 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.327     ; 3.531      ;
; 54.021 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.327     ; 3.531      ;
; 54.021 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.327     ; 3.531      ;
; 54.021 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.327     ; 3.531      ;
; 54.441 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[5]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.168     ; 3.503      ;
; 54.441 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[4]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.168     ; 3.503      ;
; 54.441 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[3]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.168     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_WEIGHT[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.174     ; 3.496      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_WEIGHT[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.174     ; 3.496      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.499      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.499      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.499      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.499      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.499      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.174     ; 3.496      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.498      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.498      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.498      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.498      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.498      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[6]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.499      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[6]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.499      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[6]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.499      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[6]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.499      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[6]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.499      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[8]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[8]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[8]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[8]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[8]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.498      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.498      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[6]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.499      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[6]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.499      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.499      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.499      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[8]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[8]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[8]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[6]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.499      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.498      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.499      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[7]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[6]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[2]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.498      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[6]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[7]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[8]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[9]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[0]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[1]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[0]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.442 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[1]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.167     ; 3.503      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.165     ; 3.504      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.165     ; 3.504      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.165     ; 3.504      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[11]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.173     ; 3.496      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[11]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.173     ; 3.496      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[13]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.173     ; 3.496      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[13]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.173     ; 3.496      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[10]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.173     ; 3.496      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[10]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.173     ; 3.496      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[7]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.173     ; 3.496      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[7]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.173     ; 3.496      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[8]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.173     ; 3.496      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[8]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.173     ; 3.496      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[9]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.173     ; 3.496      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[9]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.173     ; 3.496      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[12]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.173     ; 3.496      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[12]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.173     ; 3.496      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[11]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.498      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[7]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.171     ; 3.498      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.497      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.497      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.497      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.497      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.497      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.173     ; 3.496      ;
; 54.443 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.173     ; 3.496      ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                               ;
+-------+---------------------+--------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+--------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 2.227 ; emsx_top:emsx|reset ; emsx_top:emsx|iSltIorq_n                                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.641      ; 3.173      ;
; 2.227 ; emsx_top:emsx|reset ; emsx_top:emsx|ExpDec                                               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.641      ; 3.173      ;
; 2.264 ; emsx_top:emsx|reset ; emsx_top:emsx|kanji:U08|kanjiptr1[5]                               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.609      ; 3.178      ;
; 2.270 ; emsx_top:emsx|reset ; emsx_top:emsx|eseps2:U06|iKeyCol[7]                                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.600      ; 3.175      ;
; 2.270 ; emsx_top:emsx|reset ; emsx_top:emsx|eseps2:U06|iKeyCol[5]                                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.600      ; 3.175      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|xSltWr_n                                             ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 3.152      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|xSltRd_n                                             ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 3.152      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|iSltMerq_n                                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 3.152      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|iSltDat[6]                                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.148      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|eseps2:U06|Ps2Seq.Ps2Stop                            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 3.154      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|logo_timeout[0]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 3.152      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|logo_timeout[1]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 3.152      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|iack                                                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 3.152      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_ch_num_dl[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 3.155      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_a[3]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 3.155      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_d[3]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 3.154      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_d[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 3.154      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_a[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 3.155      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_d[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 3.154      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_a[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 3.155      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_a[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 3.155      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_d[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 3.154      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_ch_num_dl[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_ch_num_dl[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_a[3]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_d[3]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_d[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_a[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_d[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_a[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_a[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_d[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_ch_sel[4]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_ch_sel[3]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_ch_sel[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_ch_sel[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_ch_sel[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_wave_dat[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_wave_dat[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.151      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|GreenLv_cnt[0]                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.153      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|GreenLv_cnt[1]                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.153      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|GreenLv_cnt[3]                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.153      ;
; 2.668 ; emsx_top:emsx|reset ; emsx_top:emsx|GreenLv_cnt[2]                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.153      ;
; 2.669 ; emsx_top:emsx|reset ; emsx_top:emsx|iSltDat[2]                                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 3.153      ;
; 2.671 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|ar[0]              ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.158      ; 3.134      ;
; 2.671 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|dr[0]              ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.158      ; 3.134      ;
; 2.671 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|rm[4]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.158      ; 3.134      ;
; 2.671 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|rm[1]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.158      ; 3.134      ;
; 2.671 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|rm[0]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.158      ; 3.134      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[2]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.140      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[1]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.140      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[0]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.140      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[3]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.140      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[7]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.140      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[4]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.140      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[5]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.140      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[6]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.140      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|extra_mode         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.140      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|rflag[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.140      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|rflag[3]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.140      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|rflag[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.140      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|rflag[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.140      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|rflag[4]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.140      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egstate[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.159      ; 3.136      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.159      ; 3.136      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egstate[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.159      ; 3.136      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.160      ; 3.137      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.160      ; 3.137      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.160      ; 3.137      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.160      ; 3.137      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[5]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.160      ; 3.137      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[6]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.160      ; 3.137      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[7]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.160      ; 3.137      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[8]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.160      ; 3.137      ;
; 2.672 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[9]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.160      ; 3.137      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s0|ff_count[0]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.141      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s8|ff_count[2]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.168      ; 3.146      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s8|ff_count[5]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.168      ; 3.146      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s8|ff_count[4]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.168      ; 3.146      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s5|ff_count[1]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.141      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s5|ff_count[2]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.141      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s5|ff_count[5]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.141      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s5|ff_count[4]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.163      ; 3.141      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s0|ff_count[4]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.168      ; 3.146      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s0|ff_count[5]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.168      ; 3.146      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_addr[3]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.168      ; 3.146      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_addr[2]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.168      ; 3.146      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_addr[1]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.168      ; 3.146      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_addr[0]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.168      ; 3.146      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_wr            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.168      ; 3.146      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|user_voice_wr      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.168      ; 3.146      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.161      ; 3.139      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.164      ; 3.142      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[11] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.164      ; 3.142      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[16] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.164      ; 3.142      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[17] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.164      ; 3.142      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[21] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.164      ; 3.142      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|TemporalMixer:tm|maddr[3]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.168      ; 3.146      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|TemporalMixer:tm|maddr[0]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.168      ; 3.146      ;
; 2.673 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|TemporalMixer:tm|rmute           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.168      ; 3.146      ;
+-------+---------------------+--------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                     ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+
; 5.513 ; 5.729        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[1]_OTERM33       ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1 ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|iSlt0_1                 ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[0]          ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[1]          ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[2]          ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[3]          ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[4]          ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[5]          ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[6]          ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrBa[1]~_Duplicate_1   ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_mem_seq[0]           ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_mem_seq[1]           ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|power_on_reset          ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|reset                   ;
; 5.517 ; 5.733        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ;
; 5.517 ; 5.733        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[2]               ;
; 5.517 ; 5.733        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[0]           ;
; 5.517 ; 5.733        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[1]           ;
; 5.517 ; 5.733        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[2]           ;
; 5.519 ; 5.735        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[0]_OTERM27       ;
; 5.519 ; 5.735        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[4]_OTERM19       ;
; 5.519 ; 5.735        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSize[0]              ;
; 5.520 ; 5.736        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM5        ;
; 5.520 ; 5.736        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1  ;
; 5.520 ; 5.736        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_reload_n             ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[13]         ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[14]         ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[15]         ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[0]_OTERM25       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[1]_OTERM35       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[2]_OTERM29       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[2]_OTERM31       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[3]_OTERM37       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[3]_OTERM39       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[4]_OTERM17       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[5]_OTERM21       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[5]_OTERM23       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM11       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM7        ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM9        ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[7]_OTERM13       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[7]_OTERM15       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[0]               ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[1]               ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[2]               ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[3]               ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[4]               ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1  ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1  ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1  ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1  ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1  ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1  ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1  ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1  ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[0]~_Duplicate_1  ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1  ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1  ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[0]               ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[1]               ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|xSltRst_n               ;
; 5.522 ; 5.738        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[10]         ;
; 5.522 ; 5.738        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[11]         ;
; 5.522 ; 5.738        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[12]         ;
; 5.522 ; 5.738        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[7]          ;
; 5.522 ; 5.738        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[8]          ;
; 5.522 ; 5.738        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[9]          ;
; 5.623 ; 5.773        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[1]               ;
; 5.625 ; 5.775        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[11]              ;
; 5.630 ; 5.780        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[9]               ;
; 5.631 ; 5.781        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[2]               ;
; 5.631 ; 5.781        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[3]               ;
; 5.631 ; 5.781        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[4]               ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[0]~en            ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[10]~en           ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[11]~en           ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[12]~en           ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[13]~en           ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[2]~en            ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[4]~en            ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[5]~en            ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[7]~en            ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[8]~en            ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[9]~en            ;
; 5.633 ; 5.788        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[14]~en           ;
; 5.633 ; 5.788        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[15]~en           ;
; 5.633 ; 5.788        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[3]~en            ;
; 5.633 ; 5.788        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[6]~en            ;
; 5.634 ; 5.789        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[1]               ;
; 5.635 ; 5.785        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[14]              ;
; 5.635 ; 5.785        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[15]              ;
; 5.635 ; 5.785        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[3]               ;
; 5.635 ; 5.785        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[6]               ;
; 5.636 ; 5.786        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[0]               ;
; 5.636 ; 5.786        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[10]              ;
; 5.636 ; 5.786        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[1]               ;
; 5.636 ; 5.786        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[5]               ;
; 5.636 ; 5.786        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[6]               ;
; 5.636 ; 5.786        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[7]               ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+
; 18.385 ; 18.385       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.385 ; 18.385       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.385 ; 18.385       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 18.423 ; 18.423       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                                          ;
; 18.447 ; 18.447       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                                          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                                          ;
; 18.589 ; 18.589       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.614 ; 18.614       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                                          ;
; 18.650 ; 18.650       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.650 ; 18.650       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.650 ; 18.650       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI_SCK'                                                                             ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[0]  ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[13] ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[15] ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[16] ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[21] ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[23] ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[24] ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[29] ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[31] ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[5]  ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[7]  ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[8]  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[0]                              ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[10]                             ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[1]                              ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[2]                              ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[3]                              ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[4]                              ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[5]                              ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[6]                              ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[7]                              ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[8]                              ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[9]                              ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cnt[0]                               ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cnt[1]                               ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cnt[2]                               ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cnt[3]                               ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|osd_enable                           ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[0]                  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[1]                  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[2]                  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[3]                  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[4]                  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[1]               ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[0]              ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[2]              ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[5]              ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_receiver_strobe_r        ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transfer_end_r           ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cmd[3]                               ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cmd[4]                               ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cmd[5]                               ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cmd[6]                               ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cmd[7]                               ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|sbuf[0]                              ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|sbuf[1]                              ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|sbuf[2]                              ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|sbuf[3]                              ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|sbuf[4]                              ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|sbuf[5]                              ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|sbuf[6]                              ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[0]                   ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[1]                   ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[2]                   ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[5]                  ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[6]                  ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[7]                  ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[8]                  ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[9]                  ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[1]              ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[3]              ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[4]              ;
; 20.517 ; 20.733       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[6]              ;
; 20.518 ; 20.734       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[5]                       ;
; 20.518 ; 20.734       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[6]                       ;
; 20.518 ; 20.734       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[7]                       ;
; 20.518 ; 20.734       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[3]                      ;
; 20.518 ; 20.734       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[4]                      ;
; 20.518 ; 20.734       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[5]                      ;
; 20.518 ; 20.734       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[6]                      ;
; 20.518 ; 20.734       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[0]               ;
; 20.518 ; 20.734       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[2]               ;
; 20.518 ; 20.734       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[3]               ;
; 20.518 ; 20.734       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[4]               ;
; 20.518 ; 20.734       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[5]               ;
; 20.518 ; 20.734       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[6]               ;
; 20.518 ; 20.734       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[7]               ;
; 20.519 ; 20.735       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[4]                       ;
; 20.519 ; 20.735       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[10] ;
; 20.519 ; 20.735       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[12] ;
; 20.519 ; 20.735       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[14] ;
; 20.519 ; 20.735       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[18] ;
; 20.519 ; 20.735       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[20] ;
; 20.519 ; 20.735       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[22] ;
; 20.519 ; 20.735       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[26] ;
; 20.519 ; 20.735       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[28] ;
; 20.519 ; 20.735       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[2]  ;
; 20.519 ; 20.735       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[30] ;
; 20.519 ; 20.735       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[4]  ;
; 20.519 ; 20.735       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[6]  ;
; 20.520 ; 20.736       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[0]                       ;
; 20.520 ; 20.736       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[1]                       ;
; 20.520 ; 20.736       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[2]                       ;
; 20.520 ; 20.736       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[3]                       ;
; 20.520 ; 20.736       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[0]                      ;
; 20.520 ; 20.736       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[1]                      ;
; 20.520 ; 20.736       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[2]                      ;
; 20.520 ; 20.736       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[7]              ;
; 20.522 ; 20.738       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[11] ;
; 20.522 ; 20.738       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[17] ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[0]        ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[1]        ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[2]        ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[3]        ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[4]        ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[5]        ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[0]                                   ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[1]                                   ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[2]                                   ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[3]                                   ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[4]                                   ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[5]                                   ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[6]                                   ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[7]                                   ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[8]                                   ;
; 22.853 ; 23.235       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[0] ;
; 22.853 ; 23.235       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[1] ;
; 22.853 ; 23.235       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[2] ;
; 22.853 ; 23.235       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[3] ;
; 22.853 ; 23.235       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[4] ;
; 22.853 ; 23.235       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[5] ;
; 22.853 ; 23.235       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[6] ;
; 22.853 ; 23.235       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[7] ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[0]         ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[1]         ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[2]         ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[3]         ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[4]         ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[5]         ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[6]         ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[7]         ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[8]         ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[0]         ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[1]         ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[2]         ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[3]         ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[4]         ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[5]         ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[6]         ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[7]         ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[8]         ;
; 22.931 ; 23.313       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[0] ;
; 22.931 ; 23.313       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[1] ;
; 22.931 ; 23.313       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[2] ;
; 22.931 ; 23.313       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[3] ;
; 22.931 ; 23.313       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[4] ;
; 22.931 ; 23.313       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[5] ;
; 22.931 ; 23.313       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[6] ;
; 22.931 ; 23.313       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[7] ;
; 22.931 ; 23.147       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|iKeyCol[5]                                                       ;
; 22.931 ; 23.147       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|iKeyCol[7]                                                       ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[0]        ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[1]        ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[2]        ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[3]        ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[4]        ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[5]        ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[0]                                   ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[1]                                   ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[2]                                   ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[3]                                   ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[4]                                   ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[5]                                   ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[6]                                   ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[7]                                   ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[8]                                   ;
; 22.933 ; 23.149       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ExpDec                                                                      ;
; 22.933 ; 23.149       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|iSltIorq_n                                                                  ;
; 22.933 ; 23.149       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|switched_io_ports:U35|Slot0Mode~reg0                                        ;
; 22.936 ; 23.152       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|kanji:U08|kanjiptr1[5]                                                      ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|INTERPO:u_interpo|ODATA[0]                                                  ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|INTERPO:u_interpo|ODATA[6]                                                  ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[4][0]                          ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[4][1]                          ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[4][2]                          ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[4][3]                          ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[5][0]                          ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[5][1]                          ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[5][2]                          ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[5][3]                          ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[6][0]                          ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[6][1]                          ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[6][2]                          ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[6][3]                          ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[7][0]                          ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[7][2]                          ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[7][3]                          ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|timout[0]                                                        ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|timout[1]                                                        ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|timout[2]                                                        ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|timout[3]                                                        ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|timout[4]                                                        ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|timout[5]                                                        ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|megasd:U03|ff_data_active                                                   ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|megasd:U03|ff_data_en                                                       ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|megasd:U03|ff_low_speed_mode                                                ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|megasd:U03|ff_read_busy                                                     ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|midi:umidi|UART:U1|TX_active_o                                              ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|midi:umidi|UART:U1|tx_bit_index_s[0]                                        ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|midi:umidi|UART:U1|tx_bit_index_s[1]                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; CONF_DATA0    ; SPI_SCK    ; 4.137 ; 4.366 ; Rise       ; SPI_SCK                                         ;
; SPI_DI        ; SPI_SCK    ; 5.507 ; 5.606 ; Rise       ; SPI_SCK                                         ;
; SPI_SS3       ; SPI_SCK    ; 1.999 ; 2.223 ; Rise       ; SPI_SCK                                         ;
; UART_RX       ; CLOCK_27   ; 4.160 ; 4.302 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 1.951 ; 1.880 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.708 ; 1.647 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 1.476 ; 1.420 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.773 ; 1.696 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.759 ; 1.679 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.775 ; 1.692 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.785 ; 1.695 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.785 ; 1.695 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.786 ; 1.707 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.713 ; 1.649 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 1.951 ; 1.880 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 1.807 ; 1.717 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.753 ; 1.679 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.731 ; 1.651 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.764 ; 1.685 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.768 ; 1.678 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.765 ; 1.687 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+
; CONF_DATA0    ; SPI_SCK    ; -2.367 ; -2.517 ; Rise       ; SPI_SCK                                         ;
; SPI_DI        ; SPI_SCK    ; -0.263 ; -0.376 ; Rise       ; SPI_SCK                                         ;
; SPI_SS3       ; SPI_SCK    ; -0.553 ; -0.688 ; Rise       ; SPI_SCK                                         ;
; UART_RX       ; CLOCK_27   ; -3.381 ; -3.509 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; -0.433 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; -0.433 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; -0.474 ; -0.569 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; -0.434 ; -0.529 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; -0.433 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; -0.435 ; -0.530 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; -0.434 ; -0.529 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; -0.433 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; -0.434 ; -0.529 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; -0.436 ; -0.531 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; -0.434 ; -0.529 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; -0.435 ; -0.530 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; -0.435 ; -0.530 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; -0.436 ; -0.531 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; -0.433 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; -0.433 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; -0.433 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 8.974 ; 8.627 ; Fall       ; SPI_SCK                                         ;
; UART_TX       ; CLOCK_27   ; 5.117 ; 4.836 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]      ; CLOCK_27   ; 8.143 ; 7.525 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27   ; 8.143 ; 7.525 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27   ; 7.935 ; 7.243 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27   ; 8.023 ; 7.371 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27   ; 7.958 ; 7.329 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27   ; 7.829 ; 7.135 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27   ; 8.086 ; 7.464 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27   ; 8.044 ; 7.381 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27   ; 7.906 ; 7.272 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27   ; 8.044 ; 7.381 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27   ; 7.903 ; 7.213 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27   ; 7.969 ; 7.280 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27   ; 7.848 ; 7.169 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27   ; 7.851 ; 7.202 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_27   ; 7.951 ; 7.383 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27   ; 8.210 ; 7.662 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27   ; 8.099 ; 7.356 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27   ; 8.210 ; 7.662 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27   ; 8.089 ; 7.346 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27   ; 7.828 ; 7.123 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27   ; 7.907 ; 7.327 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27   ; 7.975 ; 7.324 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27   ; 7.820 ; 7.347 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27   ; 4.179 ; 3.970 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27   ; 4.057 ; 3.869 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27   ; 4.058 ; 3.870 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27   ; 4.179 ; 3.970 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27   ; 4.179 ; 3.970 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27   ; 4.071 ; 3.900 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27   ; 4.054 ; 3.866 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27   ; 4.057 ; 3.869 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27   ; 4.058 ; 3.870 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]   ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27   ; 4.064 ; 3.893 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27   ; 4.058 ; 3.870 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11]  ; CLOCK_27   ; 4.058 ; 3.887 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_BA[*]   ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[0]  ; CLOCK_27   ; 4.055 ; 3.867 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[1]  ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ; 1.393 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 5.973 ; 5.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 4.175 ; 3.966 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 4.055 ; 3.867 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 4.054 ; 3.866 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 4.055 ; 3.867 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 4.055 ; 3.867 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 4.053 ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 5.973 ; 5.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 4.054 ; 3.866 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 4.054 ; 3.866 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 4.053 ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQMH    ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQML    ; CLOCK_27   ; 4.057 ; 3.869 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27   ; 4.053 ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27   ; 4.053 ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27   ; 4.057 ; 3.869 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ;       ; 1.306 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 8.625 ; 8.288 ; Fall       ; SPI_SCK                                         ;
; UART_TX       ; CLOCK_27   ; 4.498 ; 4.223 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]      ; CLOCK_27   ; 7.101 ; 6.429 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27   ; 7.402 ; 6.804 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27   ; 7.202 ; 6.532 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27   ; 7.287 ; 6.656 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27   ; 7.225 ; 6.616 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27   ; 7.101 ; 6.429 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27   ; 7.348 ; 6.745 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27   ; 7.119 ; 6.461 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27   ; 7.175 ; 6.561 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27   ; 7.307 ; 6.665 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27   ; 7.172 ; 6.504 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27   ; 7.235 ; 6.568 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27   ; 7.119 ; 6.461 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27   ; 7.122 ; 6.494 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_27   ; 7.217 ; 6.667 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27   ; 7.100 ; 6.419 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27   ; 7.359 ; 6.641 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27   ; 7.466 ; 6.935 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27   ; 7.350 ; 6.632 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27   ; 7.100 ; 6.419 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27   ; 7.172 ; 6.611 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27   ; 7.241 ; 6.611 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27   ; 7.091 ; 6.633 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27   ; 3.587 ; 3.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27   ; 3.590 ; 3.405 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27   ; 3.591 ; 3.406 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27   ; 3.709 ; 3.502 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27   ; 3.709 ; 3.502 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27   ; 3.602 ; 3.433 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27   ; 3.587 ; 3.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27   ; 3.590 ; 3.405 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27   ; 3.591 ; 3.406 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]   ; CLOCK_27   ; 3.590 ; 3.405 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27   ; 3.595 ; 3.426 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27   ; 3.591 ; 3.406 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11]  ; CLOCK_27   ; 3.590 ; 3.421 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_BA[*]   ; CLOCK_27   ; 3.588 ; 3.403 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[0]  ; CLOCK_27   ; 3.588 ; 3.403 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[1]  ; CLOCK_27   ; 3.590 ; 3.405 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ; 0.932 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.586 ; 3.401 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.589 ; 3.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 3.706 ; 3.499 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.588 ; 3.403 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.589 ; 3.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.587 ; 3.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.588 ; 3.403 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.589 ; 3.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.588 ; 3.403 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.586 ; 3.401 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 5.506 ; 4.940 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.587 ; 3.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.588 ; 3.403 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.586 ; 3.401 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.589 ; 3.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.589 ; 3.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.589 ; 3.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQMH    ; CLOCK_27   ; 3.589 ; 3.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQML    ; CLOCK_27   ; 3.590 ; 3.405 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27   ; 3.587 ; 3.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27   ; 3.587 ; 3.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27   ; 3.590 ; 3.405 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ;       ; 0.844 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 9.296 ; 9.130 ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.749 ; 3.519 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.752 ; 3.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 3.899 ; 3.650 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.751 ; 3.521 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.752 ; 3.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.750 ; 3.520 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.751 ; 3.521 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.752 ; 3.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.751 ; 3.521 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.749 ; 3.519 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 5.662 ; 5.045 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.750 ; 3.520 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.750 ; 3.520 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.749 ; 3.519 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.752 ; 3.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.752 ; 3.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.752 ; 3.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 8.917 ; 8.751 ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.288 ; 3.060 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.291 ; 3.063 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 3.436 ; 3.189 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.290 ; 3.062 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.291 ; 3.063 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.289 ; 3.061 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.290 ; 3.062 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.291 ; 3.063 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.290 ; 3.062 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.288 ; 3.060 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 5.201 ; 4.586 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.289 ; 3.061 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.290 ; 3.062 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.288 ; 3.060 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.291 ; 3.063 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.291 ; 3.063 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.291 ; 3.063 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 8.813     ; 8.979     ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.559     ; 3.789     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.562     ; 3.792     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 3.726     ; 3.975     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.561     ; 3.791     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.562     ; 3.792     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.560     ; 3.790     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.561     ; 3.791     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.562     ; 3.792     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.561     ; 3.791     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.559     ; 3.789     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 5.085     ; 5.702     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.560     ; 3.790     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.560     ; 3.790     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.559     ; 3.789     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.562     ; 3.792     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.562     ; 3.792     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.562     ; 3.792     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 8.447     ; 8.613     ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.099     ; 3.327     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.102     ; 3.330     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 3.262     ; 3.509     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.101     ; 3.329     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.102     ; 3.330     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.100     ; 3.328     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.101     ; 3.329     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.102     ; 3.330     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.101     ; 3.329     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.099     ; 3.327     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 4.625     ; 5.240     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.100     ; 3.328     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.101     ; 3.329     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.099     ; 3.327     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.102     ; 3.330     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.102     ; 3.330     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.102     ; 3.330     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 2.956  ; 0.000         ;
; SPI_SCK                                         ; 17.900 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 18.189 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                       ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.110 ; 0.000         ;
; SPI_SCK                                         ; 0.151 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.186 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                    ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 56.060 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                    ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 1.107 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 5.602  ; 0.000         ;
; CLOCK_27                                        ; 17.932 ; 0.000         ;
; SPI_SCK                                         ; 19.909 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.027 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                     ;
+-------+----------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                         ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 2.956 ; SDRAM_DQ[9]                ; emsx_top:emsx|RamDbi[1]_OTERM35 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.732     ; 1.359      ;
; 3.022 ; SDRAM_DQ[10]               ; emsx_top:emsx|RamDbi[2]_OTERM31 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.732     ; 1.293      ;
; 3.028 ; SDRAM_DQ[7]                ; emsx_top:emsx|RamDbi[7]_OTERM13 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.732     ; 1.287      ;
; 3.036 ; SDRAM_DQ[5]                ; emsx_top:emsx|RamDbi[5]_OTERM21 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.721     ; 1.290      ;
; 3.037 ; SDRAM_DQ[2]                ; emsx_top:emsx|RamDbi[2]_OTERM29 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.721     ; 1.289      ;
; 3.037 ; SDRAM_DQ[6]                ; emsx_top:emsx|RamDbi[6]_OTERM9  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.730     ; 1.280      ;
; 3.037 ; SDRAM_DQ[4]                ; emsx_top:emsx|RamDbi[4]_OTERM17 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.732     ; 1.278      ;
; 3.043 ; SDRAM_DQ[15]               ; emsx_top:emsx|RamDbi[7]_OTERM15 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.720     ; 1.284      ;
; 3.045 ; SDRAM_DQ[14]               ; emsx_top:emsx|RamDbi[6]_OTERM11 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.720     ; 1.282      ;
; 3.046 ; SDRAM_DQ[13]               ; emsx_top:emsx|RamDbi[5]_OTERM23 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.718     ; 1.283      ;
; 3.046 ; SDRAM_DQ[11]               ; emsx_top:emsx|RamDbi[3]_OTERM39 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.721     ; 1.280      ;
; 3.047 ; SDRAM_DQ[3]                ; emsx_top:emsx|RamDbi[3]_OTERM37 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.720     ; 1.280      ;
; 3.060 ; SDRAM_DQ[12]               ; emsx_top:emsx|RamDbi[4]_OTERM19 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.725     ; 1.262      ;
; 3.061 ; SDRAM_DQ[8]                ; emsx_top:emsx|RamDbi[0]_OTERM27 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.725     ; 1.261      ;
; 3.067 ; SDRAM_DQ[0]                ; emsx_top:emsx|RamDbi[0]_OTERM25 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.718     ; 1.262      ;
; 3.201 ; SDRAM_DQ[1]                ; emsx_top:emsx|RamDbi[1]_OTERM33 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.732     ; 1.114      ;
; 3.369 ; SDRAM_DQ[1]                ; emsx_top:emsx|VrmDbi[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.808     ; 0.821      ;
; 3.387 ; SDRAM_DQ[8]                ; emsx_top:emsx|VrmDbi[8]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.789     ; 0.821      ;
; 3.387 ; SDRAM_DQ[12]               ; emsx_top:emsx|VrmDbi[12]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.789     ; 0.821      ;
; 3.388 ; SDRAM_DQ[10]               ; emsx_top:emsx|VrmDbi[10]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.788     ; 0.821      ;
; 3.388 ; SDRAM_DQ[4]                ; emsx_top:emsx|VrmDbi[4]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.788     ; 0.821      ;
; 3.389 ; SDRAM_DQ[5]                ; emsx_top:emsx|VrmDbi[5]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.787     ; 0.821      ;
; 3.389 ; SDRAM_DQ[2]                ; emsx_top:emsx|VrmDbi[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.787     ; 0.821      ;
; 3.389 ; SDRAM_DQ[9]                ; emsx_top:emsx|VrmDbi[9]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.787     ; 0.821      ;
; 3.389 ; SDRAM_DQ[7]                ; emsx_top:emsx|VrmDbi[7]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.787     ; 0.821      ;
; 3.389 ; SDRAM_DQ[11]               ; emsx_top:emsx|VrmDbi[11]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.787     ; 0.821      ;
; 3.390 ; SDRAM_DQ[3]                ; emsx_top:emsx|VrmDbi[3]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.786     ; 0.821      ;
; 3.390 ; SDRAM_DQ[15]               ; emsx_top:emsx|VrmDbi[15]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.786     ; 0.821      ;
; 3.390 ; SDRAM_DQ[6]                ; emsx_top:emsx|VrmDbi[6]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.786     ; 0.821      ;
; 3.390 ; SDRAM_DQ[14]               ; emsx_top:emsx|VrmDbi[14]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.786     ; 0.821      ;
; 3.390 ; SDRAM_DQ[13]               ; emsx_top:emsx|VrmDbi[13]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.786     ; 0.821      ;
; 3.390 ; SDRAM_DQ[0]                ; emsx_top:emsx|VrmDbi[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.786     ; 0.821      ;
; 6.838 ; emsx_top:emsx|SdrDat[9]    ; SDRAM_DQ[9]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; 0.573      ; 3.675      ;
; 7.018 ; emsx_top:emsx|SdrDat[9]~en ; SDRAM_DQ[9]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; 0.572      ; 3.494      ;
; 7.125 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.111     ; 4.254      ;
; 7.130 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.100     ; 4.259      ;
; 7.234 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.096     ; 4.159      ;
; 7.235 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.097     ; 4.157      ;
; 7.251 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.111     ; 4.128      ;
; 7.256 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.100     ; 4.133      ;
; 7.259 ; emsx_top:emsx|PpiPortA[1]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.100     ; 4.130      ;
; 7.262 ; emsx_top:emsx|PpiPortA[3]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.100     ; 4.127      ;
; 7.271 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.096     ; 4.122      ;
; 7.272 ; emsx_top:emsx|PpiPortA[0]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.100     ; 4.117      ;
; 7.273 ; emsx_top:emsx|PpiPortA[2]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.100     ; 4.116      ;
; 7.322 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[10]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.096     ; 4.071      ;
; 7.328 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.098     ; 4.063      ;
; 7.329 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.098     ; 4.062      ;
; 7.344 ; emsx_top:emsx|PpiPortA[1]  ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.106     ; 4.040      ;
; 7.347 ; emsx_top:emsx|PpiPortA[3]  ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.106     ; 4.037      ;
; 7.354 ; emsx_top:emsx|PpiPortA[0]  ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.106     ; 4.030      ;
; 7.355 ; emsx_top:emsx|PpiPortA[2]  ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.106     ; 4.029      ;
; 7.360 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.096     ; 4.033      ;
; 7.361 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.097     ; 4.031      ;
; 7.370 ; emsx_top:emsx|PpiPortA[1]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.111     ; 4.009      ;
; 7.373 ; emsx_top:emsx|ExpSlot3[2]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.113     ; 4.004      ;
; 7.373 ; emsx_top:emsx|PpiPortA[3]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.111     ; 4.006      ;
; 7.376 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.106     ; 4.008      ;
; 7.377 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.097     ; 4.015      ;
; 7.377 ; emsx_top:emsx|ExpSlot3[3]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.102     ; 4.010      ;
; 7.378 ; emsx_top:emsx|ExpSlot3[2]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.102     ; 4.009      ;
; 7.381 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[9]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.116     ; 3.993      ;
; 7.381 ; emsx_top:emsx|ExpSlot3[1]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.102     ; 4.006      ;
; 7.383 ; emsx_top:emsx|ExpSlot3[0]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.113     ; 3.994      ;
; 7.388 ; emsx_top:emsx|ExpSlot3[0]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.102     ; 3.999      ;
; 7.391 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.097     ; 4.001      ;
; 7.397 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.096     ; 3.996      ;
; 7.398 ; emsx_top:emsx|iSltAdr[12]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.106     ; 3.986      ;
; 7.398 ; emsx_top:emsx|iSltAdr[10]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.106     ; 3.986      ;
; 7.419 ; emsx_top:emsx|iSltAdr[8]   ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.106     ; 3.965      ;
; 7.425 ; emsx_top:emsx|PpiPortA[0]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.111     ; 3.954      ;
; 7.426 ; emsx_top:emsx|PpiPortA[2]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.111     ; 3.953      ;
; 7.434 ; emsx_top:emsx|PpiPortA[6]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.100     ; 3.955      ;
; 7.436 ; emsx_top:emsx|iSltAdr[2]   ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.103     ; 3.951      ;
; 7.439 ; emsx_top:emsx|iSltAdr[7]   ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.103     ; 3.948      ;
; 7.445 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.106     ; 3.939      ;
; 7.448 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[10]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.096     ; 3.945      ;
; 7.454 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.098     ; 3.937      ;
; 7.455 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.098     ; 3.936      ;
; 7.459 ; emsx_top:emsx|PpiPortA[5]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.100     ; 3.930      ;
; 7.461 ; emsx_top:emsx|ExpSlot0[0]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.102     ; 3.926      ;
; 7.462 ; emsx_top:emsx|ExpSlot0[2]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.102     ; 3.925      ;
; 7.479 ; emsx_top:emsx|PpiPortA[1]  ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.096     ; 3.914      ;
; 7.480 ; emsx_top:emsx|PpiPortA[1]  ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.097     ; 3.912      ;
; 7.480 ; emsx_top:emsx|iSltAdr[11]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.106     ; 3.904      ;
; 7.482 ; emsx_top:emsx|ExpSlot3[2]  ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.098     ; 3.909      ;
; 7.482 ; emsx_top:emsx|PpiPortA[3]  ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.096     ; 3.911      ;
; 7.483 ; emsx_top:emsx|ExpSlot3[2]  ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.099     ; 3.907      ;
; 7.483 ; emsx_top:emsx|iSltAdr[9]   ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.106     ; 3.901      ;
; 7.483 ; emsx_top:emsx|PpiPortA[3]  ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.097     ; 3.909      ;
; 7.492 ; emsx_top:emsx|ExpSlot3[0]  ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.098     ; 3.899      ;
; 7.493 ; emsx_top:emsx|ExpSlot3[0]  ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.099     ; 3.897      ;
; 7.493 ; emsx_top:emsx|PpiPortA[5]  ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.106     ; 3.891      ;
; 7.495 ; emsx_top:emsx|iSltAdr[13]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.104     ; 3.891      ;
; 7.500 ; emsx_top:emsx|iSltIorq_n   ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.294     ; 3.695      ;
; 7.503 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.097     ; 3.889      ;
; 7.507 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[9]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.116     ; 3.867      ;
; 7.507 ; emsx_top:emsx|iSltAdr[12]  ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.091     ; 3.891      ;
; 7.507 ; emsx_top:emsx|iSltAdr[10]  ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.091     ; 3.891      ;
; 7.508 ; emsx_top:emsx|iSltAdr[12]  ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.092     ; 3.889      ;
+-------+----------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI_SCK'                                                                                                                  ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.900 ; user_io:user_io|serial_out_rptr[4] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.706     ; 2.181      ;
; 17.903 ; user_io:user_io|serial_out_rptr[5] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.706     ; 2.178      ;
; 17.975 ; user_io:user_io|serial_out_rptr[3] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.706     ; 2.106      ;
; 18.051 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.706     ; 2.030      ;
; 18.054 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.706     ; 2.027      ;
; 18.135 ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.706     ; 1.946      ;
; 18.301 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.622      ; 3.174      ;
; 18.507 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.622      ; 2.968      ;
; 18.509 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.622      ; 2.966      ;
; 18.529 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.622      ; 2.946      ;
; 18.694 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.622      ; 2.781      ;
; 18.695 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.622      ; 2.780      ;
; 18.827 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.650      ;
; 18.939 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.539      ;
; 19.024 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.453      ;
; 19.029 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.449      ;
; 19.033 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.444      ;
; 19.033 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.444      ;
; 19.035 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.442      ;
; 19.055 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.422      ;
; 19.074 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.404      ;
; 19.110 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.367      ;
; 19.145 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.333      ;
; 19.147 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.331      ;
; 19.167 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.311      ;
; 19.172 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 2.297      ;
; 19.178 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 2.291      ;
; 19.220 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.257      ;
; 19.221 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.256      ;
; 19.230 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.247      ;
; 19.232 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.245      ;
; 19.235 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.243      ;
; 19.237 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.241      ;
; 19.239 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.238      ;
; 19.241 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.236      ;
; 19.252 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.225      ;
; 19.257 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.221      ;
; 19.261 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.216      ;
; 19.280 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.198      ;
; 19.281 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.196      ;
; 19.282 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.196      ;
; 19.302 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.176      ;
; 19.307 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 2.162      ;
; 19.316 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.161      ;
; 19.318 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.159      ;
; 19.332 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.146      ;
; 19.333 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.145      ;
; 19.338 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.139      ;
; 19.378 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 2.091      ;
; 19.380 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 2.089      ;
; 19.384 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 2.085      ;
; 19.386 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 2.083      ;
; 19.400 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 2.069      ;
; 19.406 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 2.063      ;
; 19.417 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.060      ;
; 19.418 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.059      ;
; 19.422 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.056      ;
; 19.423 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.055      ;
; 19.426 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.051      ;
; 19.427 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 2.050      ;
; 19.467 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.011      ;
; 19.468 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 2.010      ;
; 19.479 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.999      ;
; 19.487 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 1.990      ;
; 19.489 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 1.988      ;
; 19.498 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.980      ;
; 19.503 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 1.974      ;
; 19.504 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 1.973      ;
; 19.509 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 1.968      ;
; 19.513 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 1.956      ;
; 19.515 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 1.954      ;
; 19.535 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 1.934      ;
; 19.562 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.916      ;
; 19.565 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 1.904      ;
; 19.566 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 1.903      ;
; 19.571 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 1.898      ;
; 19.572 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 1.897      ;
; 19.586 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.892      ;
; 19.636 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.842      ;
; 19.674 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 1.803      ;
; 19.675 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.624      ; 1.802      ;
; 19.685 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.793      ;
; 19.687 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.791      ;
; 19.700 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 1.769      ;
; 19.701 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.616      ; 1.768      ;
; 19.704 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.774      ;
; 19.706 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.772      ;
; 19.707 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.771      ;
; 19.726 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.752      ;
; 19.768 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.710      ;
; 19.770 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.708      ;
; 19.790 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.688      ;
; 19.792 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.686      ;
; 19.794 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.684      ;
; 19.814 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.664      ;
; 19.842 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.636      ;
; 19.844 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.634      ;
; 19.854 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.622      ; 1.621      ;
; 19.864 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.614      ;
; 19.872 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.625      ; 1.606      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                    ;
+--------+------------------------+-------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                           ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 18.189 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[4]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.073     ; 5.005      ;
; 18.486 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[3]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.071     ; 4.710      ;
; 18.557 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[6]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.062     ; 4.648      ;
; 18.626 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[6]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 4.580      ;
; 18.683 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[4]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 4.523      ;
; 18.703 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[5]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.073     ; 4.491      ;
; 18.751 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[4]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.075     ; 4.441      ;
; 18.770 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[7]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.056     ; 4.441      ;
; 18.772 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[0]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.057     ; 4.438      ;
; 18.835 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id008_n~reg0             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.064     ; 4.368      ;
; 18.858 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[2]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.057     ; 4.352      ;
; 19.023 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iSlt2_linear~reg0             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 4.183      ;
; 19.034 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iSlt1_linear~reg0             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 4.172      ;
; 19.046 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[6]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.064     ; 4.157      ;
; 19.058 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[3]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.073     ; 4.136      ;
; 19.143 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[4]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.071     ; 4.053      ;
; 19.175 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|extclk3m~reg0                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 4.033      ;
; 19.218 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OpllVol[1]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.077     ; 3.972      ;
; 19.240 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OpllVol[0]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 3.964      ;
; 19.259 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io42_id212[0]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 3.945      ;
; 19.261 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OpllVol[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.077     ; 3.929      ;
; 19.267 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[4]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.068     ; 3.932      ;
; 19.271 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[0]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.937      ;
; 19.275 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[5]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.075     ; 3.917      ;
; 19.279 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|PsgVol[1]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 3.925      ;
; 19.289 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[2]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.919      ;
; 19.303 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[7]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.070     ; 3.894      ;
; 19.303 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|PsgVol[0]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.905      ;
; 19.306 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|PsgVol[2]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.062     ; 3.899      ;
; 19.309 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|SccVol[0]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 3.895      ;
; 19.311 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[4]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.070     ; 3.886      ;
; 19.332 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|SccVol[1]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 3.874      ;
; 19.342 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[3]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.070     ; 3.855      ;
; 19.342 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[7]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.058     ; 3.867      ;
; 19.342 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[2]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.866      ;
; 19.345 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[5]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.070     ; 3.852      ;
; 19.367 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[1]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.079     ; 3.821      ;
; 19.373 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|MegaSD_req~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.066     ; 3.828      ;
; 19.414 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[2]                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.794      ;
; 19.414 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[1]                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.062     ; 3.791      ;
; 19.414 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[3]                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.794      ;
; 19.415 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|SccVol[2]~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 3.791      ;
; 19.440 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[3]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.069     ; 3.758      ;
; 19.466 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[6]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.070     ; 3.731      ;
; 19.473 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|vram_slot_ids[2]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.070     ; 3.724      ;
; 19.491 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[1]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.064     ; 3.712      ;
; 19.500 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|MstrVol[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.708      ;
; 19.504 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|MstrVol[0]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 3.700      ;
; 19.511 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[6]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.060     ; 3.696      ;
; 19.524 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[2]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.068     ; 3.675      ;
; 19.545 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|forced_v_mode~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.062     ; 3.660      ;
; 19.562 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[6]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.057     ; 3.648      ;
; 19.574 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[3]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.066     ; 3.627      ;
; 19.596 ; emsx_top:emsx|wrt      ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|SPVDPS5RESETREQ ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.078     ; 3.593      ;
; 19.605 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[0]                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.057     ; 3.605      ;
; 19.631 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[6]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.577      ;
; 19.657 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[5]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.062     ; 3.548      ;
; 19.657 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[5]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.071     ; 3.539      ;
; 19.664 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|right_inverse~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 3.540      ;
; 19.667 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[4]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.067     ; 3.533      ;
; 19.668 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[5]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.067     ; 3.532      ;
; 19.673 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[0]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.058     ; 3.536      ;
; 19.673 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[3]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.058     ; 3.536      ;
; 19.681 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[4]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.068     ; 3.518      ;
; 19.681 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[6]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.068     ; 3.518      ;
; 19.681 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[7]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.068     ; 3.518      ;
; 19.682 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[3]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.068     ; 3.517      ;
; 19.683 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[1]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.068     ; 3.516      ;
; 19.685 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[5]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.068     ; 3.514      ;
; 19.687 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[0]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.068     ; 3.512      ;
; 19.696 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[0]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.064     ; 3.507      ;
; 19.720 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io42_id212[2]~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.488      ;
; 19.724 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[7]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.054     ; 3.489      ;
; 19.726 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[0]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.055     ; 3.486      ;
; 19.761 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|centerYJK_R25_n~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.062     ; 3.444      ;
; 19.771 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[5]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.058     ; 3.438      ;
; 19.780 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[7]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 3.426      ;
; 19.787 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[0]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.052     ; 3.428      ;
; 19.791 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[5]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.068     ; 3.408      ;
; 19.798 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|Mapper_req~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.062     ; 3.407      ;
; 19.812 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id212_n[4]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 3.394      ;
; 19.812 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[2]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.055     ; 3.400      ;
; 19.815 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[4]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.056     ; 3.396      ;
; 19.815 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[5]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.056     ; 3.396      ;
; 19.815 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[6]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.056     ; 3.396      ;
; 19.819 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iPsg2_ena~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 3.385      ;
; 19.820 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ntsc_pal_type~reg0            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.062     ; 3.385      ;
; 19.827 ; emsx_top:emsx|wrt      ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPR16PALNUM[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.076     ; 3.364      ;
; 19.827 ; emsx_top:emsx|wrt      ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPR16PALNUM[2] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.076     ; 3.364      ;
; 19.827 ; emsx_top:emsx|wrt      ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPR16PALNUM[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.076     ; 3.364      ;
; 19.827 ; emsx_top:emsx|wrt      ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPR16PALNUM[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.076     ; 3.364      ;
; 19.837 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|Slot0_req~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.062     ; 3.368      ;
; 19.841 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[2]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.065     ; 3.361      ;
; 19.841 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[3]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.065     ; 3.361      ;
; 19.857 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[4]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.056     ; 3.354      ;
; 19.857 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[5]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.056     ; 3.354      ;
; 19.857 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[6]                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.056     ; 3.354      ;
; 19.858 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[7]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.051     ; 3.358      ;
; 19.858 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[2]                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.052     ; 3.357      ;
; 19.882 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|WarmMSXlogo~reg0              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.058     ; 3.327      ;
+--------+------------------------+-------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                                                                                                                    ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.110 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[3]                                          ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.443      ;
; 0.137 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[4]        ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.461      ;
; 0.138 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATAG_IN[2]         ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.466      ;
; 0.140 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[3]             ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.469      ;
; 0.141 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMCOLOR_IN[2]               ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.469      ;
; 0.143 ; emsx_top:emsx|eseps2:U06|iKeyCol[3]                                          ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.471      ;
; 0.143 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[0]        ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.467      ;
; 0.143 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[0]                                          ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.474      ;
; 0.143 ; emsx_top:emsx|eseps2:U06|MtxIdx[1]                                           ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_bfv:auto_generated|ram_block1a5~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.470      ;
; 0.143 ; emsx_top:emsx|eseps2:U06|MtxIdx[3]                                           ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_bfv:auto_generated|ram_block1a5~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.470      ;
; 0.143 ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_wdata[7]                ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|RegisterMemory:u_register_memory|altsyncram:regs_array_rtl_0|altsyncram_imd1:auto_generated|ram_block1a0~porta_datain_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.471      ;
; 0.144 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[9]                                          ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.470      ;
; 0.145 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[14]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.474      ;
; 0.145 ; emsx_top:emsx|eseps2:U06|MtxIdx[2]                                           ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_bfv:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.487      ;
; 0.145 ; sd_card:sd_card|buffer_din[1]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.470      ;
; 0.146 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[1]             ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.475      ;
; 0.146 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[8]             ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.475      ;
; 0.147 ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[4]                                     ; emsx_top:emsx|VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_h9v:auto_generated|ram_block1a0~porta_address_reg0                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.470      ;
; 0.147 ; emsx_top:emsx|eseps2:U06|MtxIdx[0]                                           ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_bfv:auto_generated|ram_block1a5~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.474      ;
; 0.147 ; emsx_top:emsx|eseps2:U06|MtxIdx[9]                                           ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_bfv:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.489      ;
; 0.148 ; emsx_top:emsx|wifi:uwifi|fifo_data_in[1]                                     ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a1~porta_datain_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.473      ;
; 0.148 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[10]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.477      ;
; 0.148 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[13]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.477      ;
; 0.148 ; emsx_top:emsx|eseps2:U06|MtxIdx[6]                                           ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_bfv:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.490      ;
; 0.149 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[1]        ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.473      ;
; 0.149 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[4]                   ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.477      ;
; 0.149 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[1]                                          ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.479      ;
; 0.149 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[10]                                         ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.475      ;
; 0.149 ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_tapidx[1]                             ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_address_reg0                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.476      ;
; 0.150 ; emsx_top:emsx|eseps2:U06|iKeyCol[6]                                          ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.478      ;
; 0.150 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[9]             ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.479      ;
; 0.150 ; sd_card:sd_card|sd_buff_sel                                                  ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~porta_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.476      ;
; 0.150 ; sd_card:sd_card|buffer_din[0]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.475      ;
; 0.150 ; sd_card:sd_card|buffer_din[7]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.475      ;
; 0.151 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[0]             ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.480      ;
; 0.151 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[13]                                         ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.477      ;
; 0.151 ; sd_card:sd_card|buffer_ptr[3]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.478      ;
; 0.151 ; sd_card:sd_card|buffer_ptr[9]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.479      ;
; 0.152 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMCOLOR_IN[3]               ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.480      ;
; 0.152 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[15]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.481      ;
; 0.152 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[6]             ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.481      ;
; 0.152 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[7]             ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.481      ;
; 0.153 ; emsx_top:emsx|eseps2:U06|iKeyCol[0]                                          ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.481      ;
; 0.153 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[5]        ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.477      ;
; 0.153 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[6]        ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.477      ;
; 0.153 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[4]             ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.482      ;
; 0.153 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[5]             ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.482      ;
; 0.153 ; emsx_top:emsx|eseps2:U06|MtxIdx[2]                                           ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_bfv:auto_generated|ram_block1a5~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.479      ;
; 0.153 ; emsx_top:emsx|eseps2:U06|MtxIdx[9]                                           ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_bfv:auto_generated|ram_block1a5~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.479      ;
; 0.153 ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|aridx[18]             ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_m401:auto_generated|ram_block1a0~porta_address_reg0     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.478      ;
; 0.154 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[11]                                         ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.480      ;
; 0.154 ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_tapidx[2]                             ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_address_reg0                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.481      ;
; 0.154 ; sd_card:sd_card|buffer_din[4]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.479      ;
; 0.154 ; sd_card:sd_card|buffer_ptr[7]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.482      ;
; 0.155 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[2]                   ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.483      ;
; 0.155 ; sd_card:sd_card|buffer_din[6]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.480      ;
; 0.155 ; sd_card:sd_card|buffer_ptr[6]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.482      ;
; 0.156 ; emsx_top:emsx|eseps2:U06|iKeyCol[4]                                          ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.481      ;
; 0.157 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[0]                   ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.485      ;
; 0.157 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[12]                                         ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.483      ;
; 0.157 ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|aridx[15]             ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_m401:auto_generated|ram_block1a0~porta_address_reg0     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.482      ;
; 0.157 ; sd_card:sd_card|buffer_din[5]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.482      ;
; 0.158 ; emsx_top:emsx|eseps2:U06|iKeyCol[2]                                          ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.483      ;
; 0.158 ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[8]                                          ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.484      ;
; 0.158 ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|aridx[21]             ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_m401:auto_generated|ram_block1a0~porta_address_reg0     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.483      ;
; 0.158 ; sd_card:sd_card|buffer_din[3]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.483      ;
; 0.159 ; emsx_top:emsx|wifi:uwifi|fifo_data_in[3]                                     ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a1~porta_datain_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.484      ;
; 0.159 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[1]                   ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.487      ;
; 0.159 ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|rom_addr[4] ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|VoiceRom:ROM2413|altsyncram:Mux7_rtl_0|altsyncram_f9v:auto_generated|ram_block1a0~porta_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.484      ;
; 0.159 ; sd_card:sd_card|buffer_din[2]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.484      ;
; 0.160 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[12]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.489      ;
; 0.160 ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|rom_addr[1] ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|VoiceRom:ROM2413|altsyncram:Mux7_rtl_0|altsyncram_f9v:auto_generated|ram_block1a0~porta_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.485      ;
; 0.161 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[11]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.490      ;
; 0.162 ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[0]                                     ; emsx_top:emsx|VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_h9v:auto_generated|ram_block1a0~porta_address_reg0                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.485      ;
; 0.162 ; emsx_top:emsx|eseps2:U06|MtxIdx[6]                                           ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_bfv:auto_generated|ram_block1a5~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.488      ;
; 0.162 ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|aridx[20]             ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_m401:auto_generated|ram_block1a0~porta_address_reg0     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.487      ;
; 0.163 ; emsx_top:emsx|eseps2:U06|iKeyCol[1]                                          ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.488      ;
; 0.163 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATAG_IN[0]         ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.491      ;
; 0.163 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMCOLOR_IN[0]               ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.491      ;
; 0.163 ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|aridx[16]             ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_m401:auto_generated|ram_block1a0~porta_address_reg0     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.488      ;
; 0.163 ; sd_card:sd_card|buffer_ptr[0]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.491      ;
; 0.164 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[2]        ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.488      ;
; 0.164 ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_tapidx[0]                             ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_address_reg0                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.491      ;
; 0.164 ; sd_card:sd_card|buffer_ptr[1]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.491      ;
; 0.165 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATAG_IN[1]         ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.493      ;
; 0.165 ; sd_card:sd_card|buffer_ptr[5]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.492      ;
; 0.166 ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|rom_addr[2] ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|VoiceRom:ROM2413|altsyncram:Mux7_rtl_0|altsyncram_f9v:auto_generated|ram_block1a0~porta_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.491      ;
; 0.167 ; emsx_top:emsx|rtc_mist:U07|reg_ptr[3]                                        ; emsx_top:emsx|rtc_mist:U07|ram:u_mem|altsyncram:blkram_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_address_reg0                                                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.490      ;
; 0.167 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|head_s[4]                                   ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~porta_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.490      ;
; 0.167 ; sd_card:sd_card|buffer_ptr[2]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.494      ;
; 0.169 ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[2]                                     ; emsx_top:emsx|VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_h9v:auto_generated|ram_block1a0~porta_address_reg0                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.492      ;
; 0.169 ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|rom_addr[0] ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|VoiceRom:ROM2413|altsyncram:Mux7_rtl_0|altsyncram_f9v:auto_generated|ram_block1a0~porta_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.494      ;
; 0.169 ; sd_card:sd_card|buffer_ptr[8]                                                ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.497      ;
; 0.170 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[3]                   ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.498      ;
; 0.170 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[2]             ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.499      ;
; 0.170 ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|aridx[19]             ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_m401:auto_generated|ram_block1a0~porta_address_reg0     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.495      ;
; 0.171 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|head_s[5]                                   ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~porta_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.494      ;
; 0.171 ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|aridx[17]             ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_m401:auto_generated|ram_block1a0~porta_address_reg0     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.496      ;
; 0.171 ; user_io:user_io|sd_buff_addr[6]                                              ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~porta_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.494      ;
; 0.172 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|head_s[0]                                   ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~porta_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.495      ;
+-------+------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI_SCK'                                                                                                                                                                                     ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.151 ; osd:osd|sbuf[6]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.225      ; 0.480      ;
; 0.152 ; osd:osd|sbuf[5]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.225      ; 0.481      ;
; 0.164 ; osd:osd|sbuf[3]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.225      ; 0.493      ;
; 0.166 ; osd:osd|sbuf[4]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.225      ; 0.495      ;
; 0.185 ; user_io:user_io|serial_out_rptr[5]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; user_io:user_io|serial_out_rptr[2]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; user_io:user_io|serial_out_rptr[1]    ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; user_io:user_io|serial_out_rptr[4]    ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; user_io:user_io|byte_cnt[0]           ; user_io:user_io|byte_cnt[0]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; user_io:user_io|byte_cnt[1]           ; user_io:user_io|byte_cnt[1]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; user_io:user_io|byte_cnt[2]           ; user_io:user_io|byte_cnt[2]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; user_io:user_io|byte_cnt[3]           ; user_io:user_io|byte_cnt[3]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; user_io:user_io|byte_cnt[4]           ; user_io:user_io|byte_cnt[4]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; user_io:user_io|cmd[2]                ; user_io:user_io|cmd[2]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|cmd[3]                ; user_io:user_io|cmd[3]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|cmd[0]                ; user_io:user_io|cmd[0]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|byte_cnt[9]           ; user_io:user_io|byte_cnt[9]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|byte_cnt[6]           ; user_io:user_io|byte_cnt[6]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|byte_cnt[5]           ; user_io:user_io|byte_cnt[5]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|byte_cnt[7]           ; user_io:user_io|byte_cnt[7]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|byte_cnt[8]           ; user_io:user_io|byte_cnt[8]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|bit_cnt[2]            ; user_io:user_io|bit_cnt[2]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|bit_cnt[1]            ; user_io:user_io|bit_cnt[1]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|cmd[7]                ; user_io:user_io|cmd[7]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|cmd[6]                ; user_io:user_io|cmd[6]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|cmd[5]                ; user_io:user_io|cmd[5]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[10]                      ; osd:osd|bcnt[10]                                                                                   ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[9]                       ; osd:osd|bcnt[9]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[8]                       ; osd:osd|bcnt[8]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[7]                       ; osd:osd|bcnt[7]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[6]                       ; osd:osd|bcnt[6]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[5]                       ; osd:osd|bcnt[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[4]                       ; osd:osd|bcnt[4]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[3]                       ; osd:osd|bcnt[3]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[2]                       ; osd:osd|bcnt[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|osd_enable                    ; osd:osd|osd_enable                                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|cnt[3]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|cnt[2]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|cnt[1]                        ; osd:osd|cnt[1]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; user_io:user_io|bit_cnt[0]            ; user_io:user_io|bit_cnt[0]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; user_io:user_io|spi_receiver_strobe_r ; user_io:user_io|spi_receiver_strobe_r                                                              ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; osd:osd|bcnt[0]                       ; osd:osd|bcnt[0]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; osd:osd|cnt[0]                        ; osd:osd|cnt[0]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; user_io:user_io|serial_out_rptr[4]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.318      ;
; 0.205 ; osd:osd|sbuf[0]                       ; osd:osd|sbuf[1]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; osd:osd|cnt[0]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; osd:osd|cnt[0]                        ; osd:osd|cnt[1]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.327      ;
; 0.209 ; osd:osd|sbuf[5]                       ; osd:osd|cmd[6]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.329      ;
; 0.209 ; osd:osd|sbuf[2]                       ; osd:osd|sbuf[3]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.329      ;
; 0.211 ; osd:osd|sbuf[2]                       ; osd:osd|cmd[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.331      ;
; 0.217 ; user_io:user_io|byte_cnt[0]           ; user_io:user_io|byte_cnt[2]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.338      ;
; 0.219 ; osd:osd|sbuf[3]                       ; osd:osd|cmd[4]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.339      ;
; 0.221 ; user_io:user_io|bit_cnt[0]            ; user_io:user_io|bit_cnt[1]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.341      ;
; 0.223 ; osd:osd|bcnt[5]                       ; osd:osd|bcnt[6]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.343      ;
; 0.223 ; osd:osd|bcnt[4]                       ; osd:osd|bcnt[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.343      ;
; 0.226 ; user_io:user_io|bit_cnt[0]            ; user_io:user_io|bit_cnt[2]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.346      ;
; 0.256 ; osd:osd|bcnt[2]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.579      ;
; 0.264 ; osd:osd|bcnt[8]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.587      ;
; 0.267 ; user_io:user_io|sbuf[5]               ; user_io:user_io|cmd[6]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.387      ;
; 0.269 ; osd:osd|bcnt[10]                      ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.592      ;
; 0.269 ; osd:osd|bcnt[10]                      ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.592      ;
; 0.270 ; user_io:user_io|sbuf[5]               ; user_io:user_io|spi_byte_in[6]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; user_io:user_io|sbuf[5]               ; user_io:user_io|sbuf[6]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.390      ;
; 0.272 ; user_io:user_io|sbuf[6]               ; user_io:user_io|cmd[7]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.392      ;
; 0.274 ; osd:osd|sbuf[0]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.225      ; 0.603      ;
; 0.275 ; user_io:user_io|sbuf[4]               ; user_io:user_io|sbuf[5]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.395      ;
; 0.278 ; user_io:user_io|sbuf[0]               ; user_io:user_io|sbuf[1]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.398      ;
; 0.278 ; osd:osd|sbuf[1]                       ; osd:osd|sbuf[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.398      ;
; 0.280 ; user_io:user_io|sbuf[6]               ; user_io:user_io|spi_byte_in[7]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.400      ;
; 0.280 ; user_io:user_io|sbuf[4]               ; user_io:user_io|spi_byte_in[5]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.400      ;
; 0.281 ; osd:osd|bcnt[5]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.604      ;
; 0.281 ; osd:osd|bcnt[6]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.604      ;
; 0.282 ; osd:osd|bcnt[9]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.605      ;
; 0.282 ; osd:osd|sbuf[1]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.225      ; 0.611      ;
; 0.283 ; osd:osd|bcnt[7]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.606      ;
; 0.285 ; osd:osd|bcnt[1]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.608      ;
; 0.287 ; osd:osd|sbuf[4]                       ; osd:osd|cmd[5]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.407      ;
; 0.288 ; osd:osd|bcnt[9]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.611      ;
; 0.288 ; osd:osd|sbuf[4]                       ; osd:osd|sbuf[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.408      ;
; 0.290 ; osd:osd|sbuf[2]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.225      ; 0.619      ;
; 0.291 ; osd:osd|bcnt[5]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.614      ;
; 0.296 ; osd:osd|bcnt[3]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.619      ;
; 0.300 ; osd:osd|bcnt[4]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.623      ;
; 0.300 ; osd:osd|bcnt[8]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.623      ;
; 0.300 ; osd:osd|cnt[2]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; osd:osd|bcnt[7]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.624      ;
; 0.304 ; osd:osd|cnt[1]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; osd:osd|cnt[1]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; user_io:user_io|serial_out_rptr[1]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.427      ;
; 0.306 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.428      ;
; 0.306 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.428      ;
; 0.308 ; osd:osd|bcnt[2]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.631      ;
; 0.309 ; osd:osd|cnt[0]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.433      ;
; 0.313 ; osd:osd|bcnt[3]                       ; osd:osd|bcnt[4]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.433      ;
; 0.314 ; user_io:user_io|byte_cnt[9]           ; user_io:user_io|byte_cnt[8]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.434      ;
; 0.319 ; user_io:user_io|byte_cnt[5]           ; user_io:user_io|byte_cnt[6]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.439      ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.186 ; emsx_top:emsx|SdrBa[1]~_Duplicate_1   ; emsx_top:emsx|SdrBa[1]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; emsx_top:emsx|FreeCounter[12]         ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; emsx_top:emsx|FreeCounter[11]         ; emsx_top:emsx|FreeCounter[11]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; emsx_top:emsx|FreeCounter[10]         ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; emsx_top:emsx|FreeCounter[9]          ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; emsx_top:emsx|FreeCounter[8]          ; emsx_top:emsx|FreeCounter[8]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; emsx_top:emsx|FreeCounter[7]          ; emsx_top:emsx|FreeCounter[7]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1 ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1  ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrSize[0]              ; emsx_top:emsx|SdrSize[0]              ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrSta[2]               ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|ff_sdr_seq[1]           ; emsx_top:emsx|ff_sdr_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|ff_sdr_seq[2]           ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|RstSeq[3]               ; emsx_top:emsx|RstSeq[3]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|RstSeq[1]               ; emsx_top:emsx|RstSeq[1]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|RstSeq[0]               ; emsx_top:emsx|RstSeq[0]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|ff_reload_n             ; emsx_top:emsx|ff_reload_n             ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|RstSeq[2]               ; emsx_top:emsx|RstSeq[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|RstSeq[4]               ; emsx_top:emsx|RstSeq[4]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[15]         ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[14]         ; emsx_top:emsx|FreeCounter[14]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[13]         ; emsx_top:emsx|FreeCounter[13]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[6]          ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[5]          ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[4]          ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[3]          ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[2]          ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[1]          ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[0]          ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|power_on_reset          ; emsx_top:emsx|power_on_reset          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; emsx_top:emsx|ff_sdr_seq[0]           ; emsx_top:emsx|ff_sdr_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.199 ; emsx_top:emsx|FreeCounter[10]         ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.320      ;
; 0.201 ; emsx_top:emsx|FreeCounter[10]         ; emsx_top:emsx|FreeCounter[11]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.322      ;
; 0.202 ; emsx_top:emsx|FreeCounter[2]          ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.322      ;
; 0.208 ; emsx_top:emsx|FreeCounter[1]          ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.328      ;
; 0.209 ; emsx_top:emsx|FreeCounter[8]          ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.330      ;
; 0.225 ; emsx_top:emsx|ff_sdr_seq[0]           ; emsx_top:emsx|ff_sdr_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.345      ;
; 0.232 ; emsx_top:emsx|iSltRst_n               ; emsx_top:emsx|reset                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.089      ; 0.515      ;
; 0.253 ; emsx_top:emsx|SdrDat[12]~en           ; SDRAM_DQ[12]                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.742      ; 1.795      ;
; 0.253 ; emsx_top:emsx|SdrDat[8]~en            ; SDRAM_DQ[8]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.742      ; 1.795      ;
; 0.254 ; emsx_top:emsx|SdrDat[10]~en           ; SDRAM_DQ[10]                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.741      ; 1.795      ;
; 0.254 ; emsx_top:emsx|SdrDat[4]~en            ; SDRAM_DQ[4]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.741      ; 1.795      ;
; 0.255 ; emsx_top:emsx|SdrDat[11]~en           ; SDRAM_DQ[11]                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.740      ; 1.795      ;
; 0.255 ; emsx_top:emsx|SdrDat[7]~en            ; SDRAM_DQ[7]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.740      ; 1.795      ;
; 0.255 ; emsx_top:emsx|SdrDat[5]~en            ; SDRAM_DQ[5]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.740      ; 1.795      ;
; 0.255 ; emsx_top:emsx|SdrDat[2]~en            ; SDRAM_DQ[2]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.740      ; 1.795      ;
; 0.256 ; emsx_top:emsx|SdrDat[15]~en           ; SDRAM_DQ[15]                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.739      ; 1.795      ;
; 0.256 ; emsx_top:emsx|SdrDat[14]~en           ; SDRAM_DQ[14]                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.739      ; 1.795      ;
; 0.256 ; emsx_top:emsx|SdrDat[13]~en           ; SDRAM_DQ[13]                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.739      ; 1.795      ;
; 0.256 ; emsx_top:emsx|SdrDat[6]~en            ; SDRAM_DQ[6]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.739      ; 1.795      ;
; 0.256 ; emsx_top:emsx|SdrDat[3]~en            ; SDRAM_DQ[3]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.739      ; 1.795      ;
; 0.256 ; emsx_top:emsx|SdrDat[0]~en            ; SDRAM_DQ[0]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.739      ; 1.795      ;
; 0.270 ; emsx_top:emsx|ff_mem_seq[1]           ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.390      ;
; 0.275 ; emsx_top:emsx|ff_mem_seq[0]           ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.395      ;
; 0.276 ; emsx_top:emsx|ff_mem_seq[1]           ; emsx_top:emsx|ff_mem_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.396      ;
; 0.299 ; emsx_top:emsx|FreeCounter[11]         ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; emsx_top:emsx|FreeCounter[5]          ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; emsx_top:emsx|FreeCounter[4]          ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.424      ;
; 0.306 ; emsx_top:emsx|FreeCounter[4]          ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; emsx_top:emsx|FreeCounter[1]          ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; emsx_top:emsx|kanji:U08|kanjiptr2[0]  ; emsx_top:emsx|RamDbi[6]_OTERM5        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 0.594      ;
; 0.308 ; emsx_top:emsx|FreeCounter[7]          ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; emsx_top:emsx|FreeCounter[7]          ; emsx_top:emsx|FreeCounter[8]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.429      ;
; 0.310 ; emsx_top:emsx|SdrSta[2]               ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.430      ;
; 0.326 ; emsx_top:emsx|FreeCounter[14]         ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.446      ;
; 0.326 ; emsx_top:emsx|SdrDat[1]~en            ; SDRAM_DQ[1]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.762      ; 1.888      ;
; 0.329 ; emsx_top:emsx|FreeCounter[13]         ; emsx_top:emsx|FreeCounter[14]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.449      ;
; 0.330 ; emsx_top:emsx|kanji:U08|kanjiptr1[0]  ; emsx_top:emsx|RamDbi[6]_OTERM5        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 0.616      ;
; 0.330 ; emsx_top:emsx|ff_sdr_seq[2]           ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.450      ;
; 0.331 ; emsx_top:emsx|FreeCounter[13]         ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.451      ;
; 0.333 ; reset                                 ; emsx_top:emsx|xSltRst_n               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.097      ; 0.624      ;
; 0.334 ; emsx_top:emsx|ff_mem_seq[0]           ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.454      ;
; 0.343 ; emsx_top:emsx|FreeCounter[0]          ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.463      ;
; 0.346 ; emsx_top:emsx|SdrCmd[0]~_Duplicate_1  ; emsx_top:emsx|SdrCmd[0]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.466      ;
; 0.351 ; emsx_top:emsx|ff_mem_seq[0]           ; emsx_top:emsx|ff_mem_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.471      ;
; 0.355 ; emsx_top:emsx|iSltRfsh_n              ; emsx_top:emsx|SdrSta[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 0.641      ;
; 0.358 ; emsx_top:emsx|FreeCounter[3]          ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.478      ;
; 0.359 ; emsx_top:emsx|FreeCounter[3]          ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.479      ;
; 0.360 ; emsx_top:emsx|FreeCounter[9]          ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; emsx_top:emsx|FreeCounter[3]          ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.480      ;
; 0.361 ; emsx_top:emsx|ff_clk21m_cnt[19]       ; emsx_top:emsx|power_on_reset          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.641      ;
; 0.380 ; emsx_top:emsx|HardRst_cnt[1]          ; emsx_top:emsx|ff_reload_n             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 0.666      ;
; 0.380 ; emsx_top:emsx|ff_sdr_seq[2]           ; emsx_top:emsx|ff_sdr_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.500      ;
; 0.384 ; emsx_top:emsx|ff_sdr_seq[0]           ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.504      ;
; 0.385 ; emsx_top:emsx|ff_sdr_seq[0]           ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.505      ;
; 0.394 ; emsx_top:emsx|ff_mem_seq[1]           ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.514      ;
; 0.434 ; emsx_top:emsx|FreeCounter[13]         ; emsx_top:emsx|RstSeq[0]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.554      ;
; 0.439 ; emsx_top:emsx|ff_sdr_seq[1]           ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.559      ;
; 0.440 ; emsx_top:emsx|ff_sdr_seq[1]           ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.560      ;
; 0.447 ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1  ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.567      ;
; 0.450 ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1  ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.570      ;
+-------+---------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                             ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                 ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 56.060 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[8] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.143     ; 1.779      ;
; 56.060 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[7] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.143     ; 1.779      ;
; 56.060 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[6] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.143     ; 1.779      ;
; 56.060 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[5] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.143     ; 1.779      ;
; 56.060 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[4] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.143     ; 1.779      ;
; 56.060 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.143     ; 1.779      ;
; 56.060 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.143     ; 1.779      ;
; 56.060 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.143     ; 1.779      ;
; 56.060 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.143     ; 1.779      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.085     ; 1.776      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.085     ; 1.776      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.085     ; 1.776      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.085     ; 1.776      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.085     ; 1.776      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.085     ; 1.776      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[3]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.085     ; 1.776      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[4]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[5]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[6]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[7]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[8]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[9]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[10]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.090     ; 1.771      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[13]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.090     ; 1.771      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[14]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.090     ; 1.771      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[15]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.090     ; 1.771      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[16]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.089     ; 1.772      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[17]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.089     ; 1.772      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[18]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.089     ; 1.772      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[19]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[20]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[21]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[13]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[12]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[10]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.089     ; 1.772      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[9]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.089     ; 1.772      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[7]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.090     ; 1.771      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[5]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.090     ; 1.771      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[0]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[1]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[0]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[1]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[5]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.090     ; 1.771      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[6]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.090     ; 1.771      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[6]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.090     ; 1.771      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[7]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.089     ; 1.772      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[8]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.090     ; 1.771      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[8]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.090     ; 1.771      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[9]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.089     ; 1.772      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[10]                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.089     ; 1.772      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[12]                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[13]                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.236 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|DACout                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.773      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.084     ; 1.776      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.084     ; 1.776      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.084     ; 1.776      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.084     ; 1.776      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.084     ; 1.776      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[3]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.085     ; 1.775      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[3]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.085     ; 1.775      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[3]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.085     ; 1.775      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[3]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.085     ; 1.775      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[3]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.085     ; 1.775      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[3]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.085     ; 1.775      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[3]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.085     ; 1.775      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.084     ; 1.776      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.084     ; 1.776      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[3]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.085     ; 1.775      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.084     ; 1.776      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[13]                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.080     ; 1.780      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[12]                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.080     ; 1.780      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[11]                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.080     ; 1.780      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[10]                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.080     ; 1.780      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[9]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.080     ; 1.780      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[8]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.080     ; 1.780      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[1]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.084     ; 1.776      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_tapidx[0]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.777      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_tapidx[1]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.777      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_tapidx[2]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.777      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[0]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.085     ; 1.775      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[11]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.086     ; 1.774      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[12]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.086     ; 1.774      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[4]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.086     ; 1.774      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[3]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.086     ; 1.774      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[2]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.086     ; 1.774      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[2]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.086     ; 1.774      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[3]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.086     ; 1.774      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[4]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.086     ; 1.774      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[11]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.086     ; 1.774      ;
; 56.237 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[11]                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.086     ; 1.774      ;
; 56.238 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_WEIGHT[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.097     ; 1.762      ;
; 56.238 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_WEIGHT[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.095     ; 1.764      ;
; 56.238 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[6]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.097     ; 1.762      ;
; 56.238 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[6]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.097     ; 1.762      ;
; 56.238 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[5]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.097     ; 1.762      ;
; 56.238 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[5]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.097     ; 1.762      ;
; 56.238 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[3]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.097     ; 1.762      ;
; 56.238 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[3]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.097     ; 1.762      ;
; 56.238 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[0]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.097     ; 1.762      ;
; 56.238 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[0]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.097     ; 1.762      ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                               ;
+-------+---------------------+--------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+--------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 1.107 ; emsx_top:emsx|reset ; emsx_top:emsx|iSltIorq_n                                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.292      ; 1.593      ;
; 1.107 ; emsx_top:emsx|reset ; emsx_top:emsx|ExpDec                                               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.292      ; 1.593      ;
; 1.121 ; emsx_top:emsx|reset ; emsx_top:emsx|kanji:U08|kanjiptr1[5]                               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.600      ;
; 1.122 ; emsx_top:emsx|reset ; emsx_top:emsx|eseps2:U06|iKeyCol[7]                                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.279      ; 1.595      ;
; 1.122 ; emsx_top:emsx|reset ; emsx_top:emsx|eseps2:U06|iKeyCol[5]                                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.279      ; 1.595      ;
; 1.269 ; emsx_top:emsx|reset ; emsx_top:emsx|wrt                                                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.119      ; 1.582      ;
; 1.275 ; emsx_top:emsx|reset ; emsx_top:emsx|jSltScc2                                             ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.114      ; 1.583      ;
; 1.282 ; emsx_top:emsx|reset ; emsx_top:emsx|jSltScc1                                             ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.117      ; 1.593      ;
; 1.283 ; emsx_top:emsx|reset ; emsx_top:emsx|jSltMem                                              ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.121      ; 1.598      ;
; 1.290 ; emsx_top:emsx|reset ; emsx_top:emsx|GreenLv_cnt[0]                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.583      ;
; 1.290 ; emsx_top:emsx|reset ; emsx_top:emsx|GreenLv_cnt[1]                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.583      ;
; 1.290 ; emsx_top:emsx|reset ; emsx_top:emsx|GreenLv_cnt[3]                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.583      ;
; 1.290 ; emsx_top:emsx|reset ; emsx_top:emsx|GreenLv_cnt[2]                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.583      ;
; 1.291 ; emsx_top:emsx|reset ; emsx_top:emsx|iSltDat[2]                                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.583      ;
; 1.291 ; emsx_top:emsx|reset ; emsx_top:emsx|eseps2:U06|Ps2Seq.Ps2Stop                            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.585      ;
; 1.291 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_ch_num_dl[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.585      ;
; 1.291 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_a[3]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.585      ;
; 1.291 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_d[3]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.585      ;
; 1.291 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_d[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.585      ;
; 1.291 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_a[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.585      ;
; 1.291 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_d[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.585      ;
; 1.291 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_a[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.585      ;
; 1.291 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_a[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.585      ;
; 1.291 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_d[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.585      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|xSltWr_n                                             ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.582      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|xSltRd_n                                             ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.582      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|iSltMerq_n                                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.582      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|iSltDat[6]                                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 1.579      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|logo_timeout[0]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.583      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|logo_timeout[1]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.583      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|iack                                                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.582      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_ch_num_dl[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.581      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_ch_num_dl[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.581      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_a[3]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.582      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_d[3]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.582      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_d[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.582      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_a[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.582      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_d[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.582      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_a[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.582      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_a[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.582      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_d[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.582      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_ch_sel[4]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.581      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_ch_sel[3]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.581      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_ch_sel[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.581      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_ch_sel[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.581      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_ch_sel[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.581      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_wave_dat[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.581      ;
; 1.292 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_wave_dat[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.581      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_addr[3]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.579      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_addr[2]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.579      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_addr[1]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.579      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_addr[0]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.579      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s2|ff_count[2]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.584      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|lastkey[0]     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.584      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|lastkey[1]     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.584      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|lastkey[14]    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.584      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|lastkey[15]    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.584      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|lastkey[16]    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.584      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|lastkey[17]    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.584      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egstate[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.571      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|ar[0]              ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.569      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|dr[0]              ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.569      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|rm[4]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.569      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|rm[1]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.569      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|rm[0]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.569      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.571      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.573      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 1.575      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[11] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 1.575      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[16] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 1.575      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[17] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 1.575      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egphase[21] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 1.575      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|egstate[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.571      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.571      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.571      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.571      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.571      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[5]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.571      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[6]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.571      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[7]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.571      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[8]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.571      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|amphase[9]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.571      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|noise17        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 1.581      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|TemporalMixer:tm|maddr[3]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.579      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|TemporalMixer:tm|maddr[0]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.579      ;
; 1.293 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|TemporalMixer:tm|rmute           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.579      ;
; 1.294 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s0|ff_count[0]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.575      ;
; 1.294 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s8|ff_count[2]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.580      ;
; 1.294 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s8|ff_count[5]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.580      ;
; 1.294 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s8|ff_count[4]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.580      ;
; 1.294 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s5|ff_count[1]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.575      ;
; 1.294 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s5|ff_count[2]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.575      ;
; 1.294 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s5|ff_count[5]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.575      ;
; 1.294 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|SlotCounter:s5|ff_count[4]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.575      ;
; 1.294 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[2]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.575      ;
; 1.294 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[1]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.575      ;
; 1.294 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[0]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.575      ;
; 1.294 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[3]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.575      ;
; 1.294 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[7]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.575      ;
; 1.294 ; emsx_top:emsx|reset ; emsx_top:emsx|eseopll:U32|opll:U1|opllptr[4]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 1.575      ;
+-------+---------------------+--------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                     ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+
; 5.602 ; 5.818        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|iSlt0_1                 ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[0]          ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[1]          ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[2]          ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[3]          ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[4]          ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[5]          ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[6]          ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[1]_OTERM33       ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1 ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ;
; 5.603 ; 5.758        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[0]~en            ;
; 5.603 ; 5.758        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[10]~en           ;
; 5.603 ; 5.758        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[13]~en           ;
; 5.603 ; 5.758        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[2]~en            ;
; 5.603 ; 5.758        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[4]~en            ;
; 5.603 ; 5.758        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[5]~en            ;
; 5.603 ; 5.758        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[7]~en            ;
; 5.603 ; 5.758        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[9]~en            ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[2]               ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_mem_seq[0]           ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_mem_seq[1]           ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[0]           ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[1]           ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[2]           ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|power_on_reset          ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|reset                   ;
; 5.604 ; 5.820        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrBa[1]~_Duplicate_1   ;
; 5.604 ; 5.759        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[11]~en           ;
; 5.604 ; 5.759        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[12]~en           ;
; 5.604 ; 5.759        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[14]~en           ;
; 5.604 ; 5.759        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[15]~en           ;
; 5.604 ; 5.759        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[3]~en            ;
; 5.604 ; 5.759        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[6]~en            ;
; 5.604 ; 5.759        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[8]~en            ;
; 5.604 ; 5.820        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSize[0]              ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[13]         ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[14]         ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[15]         ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[0]               ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[1]               ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[2]               ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[3]               ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[4]               ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[0]~_Duplicate_1  ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1  ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1  ;
; 5.605 ; 5.760        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[1]~en            ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[0]               ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[1]               ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_reload_n             ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[10]         ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[11]         ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[12]         ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[7]          ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[8]          ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[9]          ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[0]_OTERM25       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[0]_OTERM27       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[1]_OTERM35       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[2]_OTERM29       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[2]_OTERM31       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[3]_OTERM37       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[3]_OTERM39       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[4]_OTERM17       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[4]_OTERM19       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[5]_OTERM21       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[5]_OTERM23       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM11       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM5        ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM7        ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM9        ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[7]_OTERM13       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[7]_OTERM15       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1  ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1  ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1  ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1  ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1  ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1  ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1  ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1  ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1  ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|xSltRst_n               ;
; 5.610 ; 5.765        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[1]               ;
; 5.613 ; 5.768        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[0]               ;
; 5.613 ; 5.768        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[10]              ;
; 5.613 ; 5.768        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[13]              ;
; 5.613 ; 5.768        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[2]               ;
; 5.613 ; 5.768        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[4]               ;
; 5.613 ; 5.768        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[5]               ;
; 5.613 ; 5.768        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[7]               ;
; 5.613 ; 5.768        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[9]               ;
; 5.614 ; 5.769        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[11]              ;
; 5.614 ; 5.769        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[12]              ;
; 5.614 ; 5.769        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[14]              ;
; 5.614 ; 5.769        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[15]              ;
; 5.614 ; 5.769        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[3]               ;
; 5.614 ; 5.769        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[6]               ;
; 5.614 ; 5.769        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[8]               ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+
; 17.932 ; 17.932       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 17.932 ; 17.932       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 17.932 ; 17.932       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 17.967 ; 17.967       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                                          ;
; 17.975 ; 17.975       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                                          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                                          ;
; 19.062 ; 19.062       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 19.070 ; 19.070       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                                          ;
; 19.103 ; 19.103       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.103 ; 19.103       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 19.103 ; 19.103       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI_SCK'                                                                                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+
; 19.909 ; 20.139       ; 0.230          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 19.909 ; 20.139       ; 0.230          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 19.909 ; 20.139       ; 0.230          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_we_reg       ;
; 19.910 ; 20.140       ; 0.230          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ;
; 19.910 ; 20.140       ; 0.230          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; 19.910 ; 20.140       ; 0.230          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_we_reg       ;
; 19.925 ; 20.141       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[0]                                                                 ;
; 19.925 ; 20.141       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[1]                                                                 ;
; 19.925 ; 20.141       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[2]                                                                 ;
; 19.925 ; 20.141       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[3]                                                                 ;
; 19.925 ; 20.141       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[4]                                                                 ;
; 19.925 ; 20.141       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[5]                                                                 ;
; 19.929 ; 20.145       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|SPI_MISO~en                                                                        ;
; 19.929 ; 20.145       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|SPI_MISO~reg0                                                                      ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[0]                                                                             ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[1]                                                                             ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[2]                                                                             ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[3]                                                                             ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[4]                                                                             ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[0]                                                                            ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[1]                                                                            ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[2]                                                                            ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[10]                                                       ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[12]                                                       ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[14]                                                       ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[18]                                                       ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[1]                                                        ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[20]                                                       ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[22]                                                       ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[26]                                                       ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[28]                                                       ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[2]                                                        ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[30]                                                       ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[3]                                                        ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[4]                                                        ;
; 19.966 ; 20.150       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[6]                                                        ;
; 19.967 ; 20.151       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[7]                                                                    ;
; 19.967 ; 20.151       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[11]                                                       ;
; 19.967 ; 20.151       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[17]                                                       ;
; 19.967 ; 20.151       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[19]                                                       ;
; 19.967 ; 20.151       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[25]                                                       ;
; 19.967 ; 20.151       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[27]                                                       ;
; 19.967 ; 20.151       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[9]                                                        ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cmd[3]                                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cmd[4]                                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cmd[5]                                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cmd[6]                                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cmd[7]                                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cnt[0]                                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cnt[1]                                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cnt[2]                                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cnt[3]                                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|sbuf[0]                                                                                    ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|sbuf[1]                                                                                    ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|sbuf[2]                                                                                    ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|sbuf[3]                                                                                    ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|sbuf[4]                                                                                    ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|sbuf[5]                                                                                    ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|sbuf[6]                                                                                    ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[0]                                                                         ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[1]                                                                         ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[2]                                                                         ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[5]                                                                        ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[6]                                                                        ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[7]                                                                        ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[8]                                                                        ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[9]                                                                        ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[5]                                                                             ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[6]                                                                             ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[7]                                                                             ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[3]                                                                            ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[4]                                                                            ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[5]                                                                            ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[6]                                                                            ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[0]                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[1]                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[2]                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[3]                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[4]                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[5]                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[6]                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[7]                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[0]                                                                    ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[1]                                                                    ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[2]                                                                    ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[3]                                                                    ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[4]                                                                    ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[5]                                                                    ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[6]                                                                    ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_receiver_strobe_r                                                              ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[0]                                                        ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[13]                                                       ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[15]                                                       ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[16]                                                       ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[21]                                                       ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[23]                                                       ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[24]                                                       ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[29]                                                       ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[31]                                                       ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[5]                                                        ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                  ;
+--------+--------------+----------------+-----------------+-------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                           ; Clock Edge ; Target                                                                                                                                                                             ;
+--------+--------------+----------------+-----------------+-------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 23.027 ; 23.257       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|RegisterMemory:u_register_memory|altsyncram:regs_array_rtl_0|altsyncram_imd1:auto_generated|ram_block1a0~porta_address_reg0        ;
; 23.027 ; 23.257       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|RegisterMemory:u_register_memory|altsyncram:regs_array_rtl_0|altsyncram_imd1:auto_generated|ram_block1a0~porta_we_reg              ;
; 23.027 ; 23.257       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_bfv:auto_generated|ram_block1a5~porta_address_reg0                                                             ;
; 23.027 ; 23.257       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~porta_address_reg0                                                     ;
; 23.027 ; 23.257       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~porta_we_reg                                                           ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|ram:U_FIFOMEM|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                       ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|ram:U_FIFOMEM|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_we_reg                             ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_address_reg0                         ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_we_reg                               ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_address_reg0                            ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_we_reg                                  ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_address_reg0                            ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_we_reg                                  ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_ODD_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                                ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_ODD_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_we_reg                                      ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BO|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a0~porta_address_reg0               ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BO|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a0~porta_we_reg                     ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|altsyncram:Mux10_rtl_0|altsyncram_3601:auto_generated|ram_block1a0~porta_address_reg0                         ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|altsyncram:data_array_rtl_0|altsyncram_8md1:auto_generated|ram_block1a0~porta_address_reg0                ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|altsyncram:data_array_rtl_0|altsyncram_8md1:auto_generated|ram_block1a0~porta_we_reg                      ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux13_rtl_0|altsyncram_l401:auto_generated|ram_block1a0~porta_address_reg0            ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_m401:auto_generated|ram_block1a0~porta_address_reg0             ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_bfv:auto_generated|ram_block1a0~porta_address_reg0                                                             ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                                                             ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_we_reg                                                                   ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_address_reg0                                               ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_we_reg                                                     ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|iplrom:U02|altsyncram:Ram0_rtl_0|altsyncram_s471:auto_generated|ram_block1a0~porta_address_reg0                                                                      ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ram:wavemem|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                                      ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ram:wavemem|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_we_reg                                            ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|rtc_mist:U07|ram:u_mem|altsyncram:blkram_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_address_reg0                                                        ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|rtc_mist:U07|ram:u_mem|altsyncram:blkram_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg                                                              ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a1~porta_address_reg0                                                            ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a1~porta_we_reg                                                                  ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~porta_address_reg0                                                            ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~porta_we_reg                                                                  ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                                     ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_we_reg                                                           ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_h9v:auto_generated|ram_block1a0~porta_address_reg0                                                                      ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|PhaseMemory:MEM|altsyncram:phase_array_rtl_0|altsyncram_qpd1:auto_generated|ram_block1a0~porta_address_reg0                    ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|PhaseMemory:MEM|altsyncram:phase_array_rtl_0|altsyncram_qpd1:auto_generated|ram_block1a0~porta_we_reg                          ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|RegisterMemory:u_register_memory|altsyncram:regs_array_rtl_0|altsyncram_imd1:auto_generated|ram_block1a0~porta_datain_reg0         ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|EnvelopeMemory:u_envelope_memory|altsyncram:egdata_set_rtl_0|altsyncram_7ci1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|EnvelopeMemory:u_envelope_memory|altsyncram:egdata_set_rtl_0|altsyncram_7ci1:auto_generated|ram_block1a0~porta_we_reg       ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~porta_address_reg0                                                            ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~porta_we_reg                                                                  ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a1~portb_address_reg0                                                            ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~portb_address_reg0                                                            ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a6~porta_address_reg0                                                            ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a6~porta_we_reg                                                                  ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|fifo_data_o[1]                                                                                                                                    ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|fifo_data_o[3]                                                                                                                                    ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|fifo_data_o[4]                                                                                                                                    ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|fifo_data_o[5]                                                                                                                                    ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~porta_datain_reg0                                                      ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|ram:U_FIFOMEM|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                        ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                          ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                             ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                             ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_EVEN_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_EVEN_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_we_reg                                     ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_ODD_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                 ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BO|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a0~porta_datain_reg0                ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|altsyncram:data_array_rtl_0|altsyncram_8md1:auto_generated|ram_block1a0~porta_datain_reg0                 ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_0|altsyncram_tbi1:auto_generated|ram_block1a0~porta_address_reg0                  ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_0|altsyncram_tbi1:auto_generated|ram_block1a0~porta_we_reg                        ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|VoiceRom:ROM2413|altsyncram:Mux7_rtl_0|altsyncram_f9v:auto_generated|ram_block1a0~porta_address_reg0              ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|altsyncram:voices_rtl_1|altsyncram_0qd1:auto_generated|ram_block1a0~porta_address_reg0                            ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|altsyncram:voices_rtl_1|altsyncram_0qd1:auto_generated|ram_block1a0~porta_we_reg                                  ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|EnvelopeMemory:u_envelope_memory|altsyncram:egdata_set_rtl_0|altsyncram_7ci1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                              ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                                ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ram:wavemem|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                       ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|rtc_mist:U07|ram:u_mem|altsyncram:blkram_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_datain_reg0                                                         ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~portb_address_reg0                                                            ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a1~porta_datain_reg0                                                             ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~porta_datain_reg0                                                             ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a6~portb_address_reg0                                                            ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|fifo_data_o[0]                                                                                                                                    ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|fifo_data_o[2]                                                                                                                                    ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|fifo_data_o[6]                                                                                                                                    ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|fifo_data_o[7]                                                                                                                                    ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~portb_address_reg0                                                                                 ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_datain_reg0                                                      ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BE|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a0~porta_address_reg0               ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BE|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a0~porta_we_reg                     ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a3~porta_address_reg0               ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a3~porta_we_reg                     ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a3~porta_address_reg0               ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a3~porta_we_reg                     ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|altsyncram:Mux21_rtl_0|altsyncram_2601:auto_generated|ram_block1a0~porta_address_reg0                         ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|altsyncram:data_array_rtl_0|altsyncram_8md1:auto_generated|ram_block1a0~portb_address_reg0                ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_0|altsyncram_tbi1:auto_generated|ram_block1a0~portb_address_reg0                  ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_tbi1:auto_generated|ram_block1a0~porta_address_reg0                  ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_tbi1:auto_generated|ram_block1a0~porta_we_reg                        ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|rdata.sign                                                                                                  ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|rdata.value[0]                                                                                              ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|rdata.value[1]                                                                                              ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|rdata.value[2]                                                                                              ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|rdata.value[3]                                                                                              ;
+--------+--------------+----------------+-----------------+-------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; CONF_DATA0    ; SPI_SCK    ; 2.205 ; 2.879 ; Rise       ; SPI_SCK                                         ;
; SPI_DI        ; SPI_SCK    ; 2.649 ; 3.579 ; Rise       ; SPI_SCK                                         ;
; SPI_SS3       ; SPI_SCK    ; 1.104 ; 1.886 ; Rise       ; SPI_SCK                                         ;
; UART_RX       ; CLOCK_27   ; 2.286 ; 3.061 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 0.983 ; 1.594 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 0.893 ; 1.483 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 0.769 ; 1.349 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 0.916 ; 1.513 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 0.907 ; 1.503 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 0.917 ; 1.513 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 0.918 ; 1.514 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 0.916 ; 1.513 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 0.923 ; 1.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 0.899 ; 1.489 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 0.983 ; 1.594 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 0.930 ; 1.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 0.910 ; 1.504 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 0.899 ; 1.490 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 0.907 ; 1.504 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 0.908 ; 1.505 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 0.915 ; 1.507 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+
; CONF_DATA0    ; SPI_SCK    ; -1.200 ; -1.980 ; Rise       ; SPI_SCK                                         ;
; SPI_DI        ; SPI_SCK    ; -0.229 ; -1.097 ; Rise       ; SPI_SCK                                         ;
; SPI_SS3       ; SPI_SCK    ; -0.387 ; -1.166 ; Rise       ; SPI_SCK                                         ;
; UART_RX       ; CLOCK_27   ; -1.878 ; -2.639 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; -0.304 ; -0.853 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; -0.304 ; -0.853 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; -0.322 ; -0.873 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; -0.305 ; -0.854 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; -0.304 ; -0.853 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; -0.306 ; -0.855 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; -0.305 ; -0.854 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; -0.304 ; -0.853 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; -0.305 ; -0.854 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; -0.307 ; -0.856 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; -0.305 ; -0.854 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; -0.306 ; -0.855 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; -0.305 ; -0.854 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; -0.307 ; -0.856 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; -0.304 ; -0.853 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; -0.304 ; -0.853 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; -0.304 ; -0.853 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 5.104 ; 5.160 ; Fall       ; SPI_SCK                                         ;
; UART_TX       ; CLOCK_27   ; 2.454 ; 2.517 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]      ; CLOCK_27   ; 3.818 ; 4.061 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27   ; 3.818 ; 4.061 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27   ; 3.721 ; 3.917 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27   ; 3.770 ; 3.988 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27   ; 3.722 ; 3.942 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27   ; 3.664 ; 3.845 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27   ; 3.793 ; 4.017 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27   ; 3.772 ; 3.991 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27   ; 3.689 ; 3.900 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27   ; 3.772 ; 3.991 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27   ; 3.709 ; 3.894 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27   ; 3.714 ; 3.925 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27   ; 3.686 ; 3.877 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27   ; 3.634 ; 3.847 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_27   ; 3.695 ; 3.944 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27   ; 3.869 ; 4.144 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27   ; 3.755 ; 3.958 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27   ; 3.869 ; 4.144 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27   ; 3.741 ; 3.945 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27   ; 3.602 ; 3.795 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27   ; 3.664 ; 3.912 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27   ; 3.690 ; 3.916 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27   ; 3.685 ; 3.932 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27   ; 2.207 ; 2.070 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27   ; 2.126 ; 2.002 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27   ; 2.127 ; 2.003 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27   ; 2.207 ; 2.070 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27   ; 2.207 ; 2.070 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27   ; 2.122 ; 2.006 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27   ; 2.123 ; 1.999 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27   ; 2.127 ; 2.003 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27   ; 2.127 ; 2.003 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]   ; CLOCK_27   ; 2.126 ; 2.002 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27   ; 2.117 ; 2.001 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27   ; 2.127 ; 2.003 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11]  ; CLOCK_27   ; 2.114 ; 1.998 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_BA[*]   ; CLOCK_27   ; 2.126 ; 2.002 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[0]  ; CLOCK_27   ; 2.124 ; 2.000 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[1]  ; CLOCK_27   ; 2.126 ; 2.002 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ; 0.643 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.658 ; 3.295 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 2.125 ; 2.001 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 2.201 ; 2.064 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 2.124 ; 2.000 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 2.125 ; 2.001 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 2.123 ; 1.999 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 2.124 ; 2.000 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 2.125 ; 2.001 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 2.124 ; 2.000 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 2.122 ; 1.998 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 3.658 ; 3.295 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 2.123 ; 1.999 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 2.124 ; 2.000 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 2.122 ; 1.998 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 2.125 ; 2.001 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 2.125 ; 2.001 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 2.125 ; 2.001 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQMH    ; CLOCK_27   ; 2.125 ; 2.001 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQML    ; CLOCK_27   ; 2.126 ; 2.002 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27   ; 2.123 ; 1.999 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27   ; 2.123 ; 1.999 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27   ; 2.126 ; 2.002 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ;       ; 0.590 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 4.937 ; 4.989 ; Fall       ; SPI_SCK                                         ;
; UART_TX       ; CLOCK_27   ; 2.139 ; 2.198 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]      ; CLOCK_27   ; 3.301 ; 3.473 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27   ; 3.449 ; 3.680 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27   ; 3.356 ; 3.541 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27   ; 3.404 ; 3.610 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27   ; 3.357 ; 3.565 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27   ; 3.301 ; 3.473 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27   ; 3.425 ; 3.638 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27   ; 3.273 ; 3.475 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27   ; 3.325 ; 3.525 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27   ; 3.404 ; 3.611 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27   ; 3.344 ; 3.518 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27   ; 3.349 ; 3.549 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27   ; 3.322 ; 3.502 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27   ; 3.273 ; 3.475 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_27   ; 3.328 ; 3.564 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27   ; 3.241 ; 3.424 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27   ; 3.385 ; 3.577 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27   ; 3.494 ; 3.756 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27   ; 3.370 ; 3.564 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27   ; 3.241 ; 3.424 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27   ; 3.298 ; 3.534 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27   ; 3.326 ; 3.541 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27   ; 3.318 ; 3.553 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27   ; 1.853 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27   ; 1.865 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27   ; 1.866 ; 1.745 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27   ; 1.946 ; 1.813 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27   ; 1.946 ; 1.813 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27   ; 1.861 ; 1.749 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27   ; 1.865 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27   ; 1.866 ; 1.745 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]   ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27   ; 1.856 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27   ; 1.866 ; 1.745 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11]  ; CLOCK_27   ; 1.853 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_BA[*]   ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[0]  ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[1]  ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ; 0.403 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 1.861 ; 1.740 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 1.940 ; 1.807 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.861 ; 1.740 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 3.397 ; 3.037 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.861 ; 1.740 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQMH    ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQML    ; CLOCK_27   ; 1.865 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27   ; 1.865 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ;       ; 0.349 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 5.220 ; 5.146 ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 1.928 ; 1.798 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.931 ; 1.801 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 2.024 ; 1.872 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.930 ; 1.800 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.931 ; 1.801 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.929 ; 1.799 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.930 ; 1.800 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.931 ; 1.801 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.930 ; 1.800 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.928 ; 1.798 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 3.459 ; 3.087 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 1.929 ; 1.799 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.930 ; 1.800 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.928 ; 1.798 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.931 ; 1.801 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.931 ; 1.801 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.931 ; 1.801 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 5.047 ; 4.973 ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 1.671 ; 1.543 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.674 ; 1.546 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 1.766 ; 1.616 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.673 ; 1.545 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.674 ; 1.546 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.672 ; 1.544 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.673 ; 1.545 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.674 ; 1.546 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.673 ; 1.545 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.671 ; 1.543 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 3.202 ; 2.832 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 1.672 ; 1.544 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.673 ; 1.545 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.671 ; 1.543 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.674 ; 1.546 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.674 ; 1.546 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.674 ; 1.546 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 5.269     ; 5.343     ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 1.817     ; 1.947     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.820     ; 1.950     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 1.904     ; 2.056     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.819     ; 1.949     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.820     ; 1.950     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.818     ; 1.948     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.819     ; 1.949     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.820     ; 1.950     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.819     ; 1.949     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.817     ; 1.947     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 3.106     ; 3.478     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 1.818     ; 1.948     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.819     ; 1.949     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.817     ; 1.947     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.820     ; 1.950     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.820     ; 1.950     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.820     ; 1.950     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 5.090     ; 5.164     ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 1.562     ; 1.690     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.565     ; 1.693     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 1.647     ; 1.797     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.564     ; 1.692     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.565     ; 1.693     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.563     ; 1.691     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.564     ; 1.692     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.565     ; 1.693     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.564     ; 1.692     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.562     ; 1.690     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 2.851     ; 3.221     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 1.563     ; 1.691     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.564     ; 1.692     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.562     ; 1.690     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.565     ; 1.693     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.565     ; 1.693     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.565     ; 1.693     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                 ; 1.276  ; 0.110 ; 53.636   ; 1.107   ; 5.510               ;
;  CLOCK_27                                        ; N/A    ; N/A   ; N/A      ; N/A     ; 17.932              ;
;  SPI_SCK                                         ; 13.695 ; 0.151 ; N/A      ; N/A     ; 19.909              ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; 11.871 ; 0.110 ; 53.636   ; 1.107   ; 22.838              ;
;  pll|altpll_component|auto_generated|pll1|clk[1] ; 1.276  ; 0.186 ; N/A      ; N/A     ; 5.510               ;
; Design-wide TNS                                  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_27                                        ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  SPI_SCK                                         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; CONF_DATA0    ; SPI_SCK    ; 4.620 ; 4.934 ; Rise       ; SPI_SCK                                         ;
; SPI_DI        ; SPI_SCK    ; 5.984 ; 6.389 ; Rise       ; SPI_SCK                                         ;
; SPI_SS3       ; SPI_SCK    ; 2.309 ; 2.686 ; Rise       ; SPI_SCK                                         ;
; UART_RX       ; CLOCK_27   ; 4.745 ; 5.032 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 2.164 ; 2.189 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.917 ; 1.930 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 1.661 ; 1.684 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.980 ; 1.989 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.965 ; 1.970 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.980 ; 1.983 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.993 ; 1.988 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.991 ; 1.986 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.992 ; 1.998 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.918 ; 1.932 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 2.164 ; 2.189 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 2.016 ; 2.012 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.962 ; 1.970 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.933 ; 1.938 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.970 ; 1.976 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.974 ; 1.968 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.972 ; 1.981 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+
; CONF_DATA0    ; SPI_SCK    ; -1.200 ; -1.980 ; Rise       ; SPI_SCK                                         ;
; SPI_DI        ; SPI_SCK    ; -0.229 ; -0.376 ; Rise       ; SPI_SCK                                         ;
; SPI_SS3       ; SPI_SCK    ; -0.387 ; -0.688 ; Rise       ; SPI_SCK                                         ;
; UART_RX       ; CLOCK_27   ; -1.878 ; -2.639 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; -0.304 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; -0.304 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; -0.322 ; -0.569 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; -0.305 ; -0.529 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; -0.304 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; -0.306 ; -0.530 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; -0.305 ; -0.529 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; -0.304 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; -0.305 ; -0.529 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; -0.307 ; -0.531 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; -0.305 ; -0.529 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; -0.306 ; -0.530 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; -0.305 ; -0.530 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; -0.307 ; -0.531 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; -0.304 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; -0.304 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; -0.304 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 9.793 ; 9.576 ; Fall       ; SPI_SCK                                         ;
; UART_TX       ; CLOCK_27   ; 5.480 ; 5.337 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]      ; CLOCK_27   ; 8.624 ; 8.346 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27   ; 8.624 ; 8.346 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27   ; 8.435 ; 8.012 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27   ; 8.534 ; 8.154 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27   ; 8.434 ; 8.139 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27   ; 8.322 ; 7.888 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27   ; 8.588 ; 8.285 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27   ; 8.548 ; 8.164 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27   ; 8.372 ; 8.059 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27   ; 8.548 ; 8.164 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27   ; 8.408 ; 7.978 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27   ; 8.471 ; 8.066 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27   ; 8.339 ; 7.931 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27   ; 8.310 ; 8.006 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_27   ; 8.374 ; 8.129 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27   ; 8.670 ; 8.409 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27   ; 8.557 ; 8.077 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27   ; 8.670 ; 8.409 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27   ; 8.541 ; 8.068 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27   ; 8.290 ; 7.907 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27   ; 8.348 ; 8.061 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27   ; 8.449 ; 8.132 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27   ; 8.273 ; 8.073 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27   ; 4.660 ; 4.414 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27   ; 4.479 ; 4.232 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27   ; 4.480 ; 4.233 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27   ; 4.660 ; 4.414 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27   ; 4.660 ; 4.414 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27   ; 4.496 ; 4.264 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27   ; 4.476 ; 4.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27   ; 4.479 ; 4.232 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27   ; 4.480 ; 4.233 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]   ; CLOCK_27   ; 4.478 ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27   ; 4.489 ; 4.257 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27   ; 4.480 ; 4.233 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11]  ; CLOCK_27   ; 4.480 ; 4.248 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_BA[*]   ; CLOCK_27   ; 4.478 ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[0]  ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[1]  ; CLOCK_27   ; 4.478 ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ; 1.414 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 6.704 ; 6.107 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 4.478 ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 4.653 ; 4.407 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 4.476 ; 4.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 4.474 ; 4.227 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 6.704 ; 6.107 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 4.476 ; 4.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 4.476 ; 4.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 4.474 ; 4.227 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 4.478 ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQMH    ; CLOCK_27   ; 4.477 ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQML    ; CLOCK_27   ; 4.479 ; 4.232 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27   ; 4.475 ; 4.228 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27   ; 4.475 ; 4.228 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27   ; 4.479 ; 4.232 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ;       ; 1.327 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 4.937 ; 4.989 ; Fall       ; SPI_SCK                                         ;
; UART_TX       ; CLOCK_27   ; 2.139 ; 2.198 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]      ; CLOCK_27   ; 3.301 ; 3.473 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27   ; 3.449 ; 3.680 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27   ; 3.356 ; 3.541 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27   ; 3.404 ; 3.610 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27   ; 3.357 ; 3.565 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27   ; 3.301 ; 3.473 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27   ; 3.425 ; 3.638 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27   ; 3.273 ; 3.475 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27   ; 3.325 ; 3.525 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27   ; 3.404 ; 3.611 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27   ; 3.344 ; 3.518 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27   ; 3.349 ; 3.549 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27   ; 3.322 ; 3.502 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27   ; 3.273 ; 3.475 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_27   ; 3.328 ; 3.564 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27   ; 3.241 ; 3.424 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27   ; 3.385 ; 3.577 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27   ; 3.494 ; 3.756 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27   ; 3.370 ; 3.564 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27   ; 3.241 ; 3.424 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27   ; 3.298 ; 3.534 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27   ; 3.326 ; 3.541 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27   ; 3.318 ; 3.553 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27   ; 1.853 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27   ; 1.865 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27   ; 1.866 ; 1.745 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27   ; 1.946 ; 1.813 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27   ; 1.946 ; 1.813 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27   ; 1.861 ; 1.749 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27   ; 1.865 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27   ; 1.866 ; 1.745 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]   ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27   ; 1.856 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27   ; 1.866 ; 1.745 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11]  ; CLOCK_27   ; 1.853 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_BA[*]   ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[0]  ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[1]  ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ; 0.403 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 1.861 ; 1.740 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 1.940 ; 1.807 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.861 ; 1.740 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 3.397 ; 3.037 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.861 ; 1.740 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQMH    ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQML    ; CLOCK_27   ; 1.865 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27   ; 1.865 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ;       ; 0.349 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin          ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUDIO_L      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUDIO_R      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TX      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------+
; Input Transition Times                                           ;
+---------------+--------------+-----------------+-----------------+
; Pin           ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------+--------------+-----------------+-----------------+
; SPI_SS2       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SS4       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_DO        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[4]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[5]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[6]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[7]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[8]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[9]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[10]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[11]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[12]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[13]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[14]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[15]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_27      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SCK       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CONF_DATA0    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_DI        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SS3       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RX       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.14e-08 V                   ; 3.09 V              ; -0.0243 V           ; 0.072 V                              ; 0.287 V                              ; 1.79e-09 s                  ; 1.13e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.14e-08 V                  ; 3.09 V             ; -0.0243 V          ; 0.072 V                             ; 0.287 V                             ; 1.79e-09 s                 ; 1.13e-09 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; AUDIO_L      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; AUDIO_R      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; UART_TX      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.01e-07 V                   ; 3.08 V              ; -0.0109 V           ; 0.018 V                              ; 0.13 V                               ; 2.17e-09 s                  ; 1.47e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 9.01e-07 V                  ; 3.08 V             ; -0.0109 V          ; 0.018 V                             ; 0.13 V                              ; 2.17e-09 s                 ; 1.47e-09 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; AUDIO_L      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AUDIO_R      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; UART_TX      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; AUDIO_L      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; AUDIO_R      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; UART_TX      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+----------+----------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 6002322    ; 1306     ; 299      ; 1        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 4652       ; 0        ; 1        ; 0        ;
; SPI_SCK                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 17913      ; 5        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1355       ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; SPI_SCK                                         ; false path ; 0        ; 0        ; 0        ;
; SPI_SCK                                         ; SPI_SCK                                         ; 6547       ; 6        ; 147      ; 57       ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+----------+----------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 6002322    ; 1306     ; 299      ; 1        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 4652       ; 0        ; 1        ; 0        ;
; SPI_SCK                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 17913      ; 5        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1355       ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; SPI_SCK                                         ; false path ; 0        ; 0        ; 0        ;
; SPI_SCK                                         ; SPI_SCK                                         ; 6547       ; 6        ; 147      ; 57       ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                              ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+------------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths   ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+------------+----------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 2621     ; 0        ; 4          ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; SPI_SCK                                         ; 0        ; 0        ; false path ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                               ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+------------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths   ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+------------+----------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 2621     ; 0        ; 4          ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; SPI_SCK                                         ; 0        ; 0        ; false path ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 161   ; 161  ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125096): Overriding device family setting Cyclone IV -- part EP4CE22F17C8 belongs to device family Cyclone IV E
    Info (125063): set_global_assignment -name FAMILY "Cyclone IV"
Warning (125092): Tcl Script File ../esemsx3/src/sound/jtopl/target/quartus/jtopl.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../esemsx3/src/sound/jtopl/target/quartus/jtopl.qip
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Oct 01 02:20:50 2023
Info: Command: quartus_sta msx_mist -c msx_mist
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Info (332104): Reading SDC File: 'msx_mist.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 44 -multiply_by 35 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[0]} {pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 11 -multiply_by 35 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[1]} {pll|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: emsx_top:emsx|clkdiv[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: emsx_top:emsx|reset was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 1.276
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.276               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    11.871               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    13.695               0.000 SPI_SCK 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.359               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.449               0.000 SPI_SCK 
    Info (332119):     0.453               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 53.636
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    53.636               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 2.515
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.515               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.510
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.510               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    18.383               0.000 CLOCK_27 
    Info (332119):    20.507               0.000 SPI_SCK 
    Info (332119):    22.838               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: emsx_top:emsx|clkdiv[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: emsx_top:emsx|reset was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.966
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.966               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    12.446               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    13.914               0.000 SPI_SCK 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.402               0.000 SPI_SCK 
    Info (332119):     0.402               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 54.021
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    54.021               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 2.227
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.227               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.513
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.513               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    18.385               0.000 CLOCK_27 
    Info (332119):    20.515               0.000 SPI_SCK 
    Info (332119):    22.852               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: emsx_top:emsx|clkdiv[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: emsx_top:emsx|reset was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.956
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.956               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    17.900               0.000 SPI_SCK 
    Info (332119):    18.189               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.110
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.110               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.151               0.000 SPI_SCK 
    Info (332119):     0.186               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 56.060
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    56.060               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 1.107
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.107               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.602
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.602               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    17.932               0.000 CLOCK_27 
    Info (332119):    19.909               0.000 SPI_SCK 
    Info (332119):    23.027               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 4863 megabytes
    Info: Processing ended: Sun Oct 01 02:20:58 2023
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


