Timing Analyzer report for FSM_pet
Tue Sep 17 05:00:10 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; FSM_pet                                                ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE10E22C8                                           ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 183.82 MHz ; 183.82 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.440 ; -376.680           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -191.849                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                ;
+--------+-----------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -4.440 ; iconindex[5]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.089     ; 5.352      ;
; -4.420 ; count.000000110             ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.094     ; 5.327      ;
; -4.363 ; iconindex[1]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.089     ; 5.275      ;
; -4.334 ; iconindex[3]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.089     ; 5.246      ;
; -4.332 ; cmdindex[0]                 ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.081     ; 5.252      ;
; -4.313 ; dataindex[3]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.087     ; 5.227      ;
; -4.307 ; state.0011                  ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.094     ; 5.214      ;
; -4.254 ; dataindex[1]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.086     ; 5.169      ;
; -4.250 ; iconindex[0]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.089     ; 5.162      ;
; -4.248 ; initindex[3]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.093     ; 5.156      ;
; -4.247 ; dataindex[4]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.087     ; 5.161      ;
; -4.247 ; dataindex[0]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.086     ; 5.162      ;
; -4.239 ; state.0000                  ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.094     ; 5.146      ;
; -4.230 ; initindex[2]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.093     ; 5.138      ;
; -4.225 ; initindex[0]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.093     ; 5.133      ;
; -4.207 ; cmdindex[4]                 ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.081     ; 5.127      ;
; -4.199 ; iconindex[4]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.089     ; 5.111      ;
; -4.178 ; cmdindex[1]                 ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.081     ; 5.098      ;
; -4.163 ; initindex[4]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.093     ; 5.071      ;
; -4.150 ; cmdindex[2]                 ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.081     ; 5.070      ;
; -4.145 ; iconindex[5]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.076     ; 5.070      ;
; -4.144 ; iconindex[5]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.076     ; 5.069      ;
; -4.144 ; iconindex[5]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.076     ; 5.069      ;
; -4.139 ; iconindex[5]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.076     ; 5.064      ;
; -4.129 ; spi_master:spi|avail        ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.093     ; 5.037      ;
; -4.125 ; count.000000110             ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.081     ; 5.045      ;
; -4.124 ; count.000000110             ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.081     ; 5.044      ;
; -4.124 ; count.000000110             ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.081     ; 5.044      ;
; -4.119 ; count.000000110             ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.081     ; 5.039      ;
; -4.107 ; count.000000001             ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.094     ; 5.014      ;
; -4.106 ; iconindex[2]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.089     ; 5.018      ;
; -4.102 ; iconindex[0]                ; data_in[7]           ; clk          ; clk         ; 1.000        ; -0.088     ; 5.015      ;
; -4.068 ; iconindex[1]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.993      ;
; -4.067 ; iconindex[1]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.992      ;
; -4.067 ; iconindex[1]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.992      ;
; -4.065 ; dataindex[5]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.087     ; 4.979      ;
; -4.062 ; iconindex[1]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.987      ;
; -4.060 ; cmdindex[4]                 ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.980      ;
; -4.060 ; cmdindex[4]                 ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.980      ;
; -4.060 ; cmdindex[4]                 ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.980      ;
; -4.060 ; cmdindex[4]                 ; cmdindex[0]          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.980      ;
; -4.060 ; cmdindex[4]                 ; cmdindex[1]          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.980      ;
; -4.039 ; iconindex[3]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.964      ;
; -4.038 ; iconindex[3]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.963      ;
; -4.038 ; iconindex[3]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.963      ;
; -4.033 ; iconindex[3]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.958      ;
; -4.027 ; initindex[5]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.093     ; 4.935      ;
; -4.012 ; state.0011                  ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.932      ;
; -4.011 ; state.0011                  ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.931      ;
; -4.011 ; state.0011                  ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.931      ;
; -4.006 ; state.0011                  ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.926      ;
; -3.998 ; dataindex[3]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.925      ;
; -3.997 ; dataindex[3]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.924      ;
; -3.997 ; dataindex[3]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.924      ;
; -3.992 ; dataindex[3]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.919      ;
; -3.982 ; cmdindex[0]                 ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.068     ; 4.915      ;
; -3.981 ; cmdindex[0]                 ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.068     ; 4.914      ;
; -3.980 ; cmdindex[0]                 ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.068     ; 4.913      ;
; -3.980 ; cmdindex[0]                 ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.068     ; 4.913      ;
; -3.979 ; cmdindex[0]                 ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.068     ; 4.912      ;
; -3.967 ; cmdindex[5]                 ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.887      ;
; -3.955 ; iconindex[0]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.880      ;
; -3.954 ; iconindex[0]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.879      ;
; -3.954 ; iconindex[0]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.879      ;
; -3.953 ; initindex[3]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.874      ;
; -3.952 ; initindex[3]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.873      ;
; -3.952 ; initindex[3]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.873      ;
; -3.949 ; spi_master:spi|clk_count[9] ; spi_master:spi|avail ; clk          ; clk         ; 1.000        ; -0.071     ; 4.879      ;
; -3.949 ; iconindex[0]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.874      ;
; -3.948 ; spi_master:spi|avail        ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.093     ; 4.856      ;
; -3.948 ; spi_master:spi|avail        ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.093     ; 4.856      ;
; -3.948 ; spi_master:spi|avail        ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.093     ; 4.856      ;
; -3.948 ; spi_master:spi|avail        ; cmdindex[0]          ; clk          ; clk         ; 1.000        ; -0.093     ; 4.856      ;
; -3.948 ; spi_master:spi|avail        ; cmdindex[1]          ; clk          ; clk         ; 1.000        ; -0.093     ; 4.856      ;
; -3.947 ; initindex[3]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.868      ;
; -3.943 ; spi_master:spi|clk_count[3] ; spi_master:spi|avail ; clk          ; clk         ; 1.000        ; -0.071     ; 4.873      ;
; -3.942 ; iconindex[0]                ; data_in[5]           ; clk          ; clk         ; 1.000        ; -0.092     ; 4.851      ;
; -3.935 ; initindex[2]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.856      ;
; -3.934 ; initindex[1]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.093     ; 4.842      ;
; -3.934 ; state.0100                  ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.094     ; 4.841      ;
; -3.934 ; dataindex[4]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.861      ;
; -3.934 ; initindex[2]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.855      ;
; -3.934 ; initindex[2]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.855      ;
; -3.933 ; dataindex[4]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.860      ;
; -3.933 ; dataindex[4]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.860      ;
; -3.929 ; initindex[2]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.850      ;
; -3.928 ; dataindex[4]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.074     ; 4.855      ;
; -3.922 ; iconindex[5]                ; count.000000000      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.847      ;
; -3.922 ; dataindex[1]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.850      ;
; -3.921 ; dataindex[1]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.849      ;
; -3.921 ; iconindex[5]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.846      ;
; -3.920 ; dataindex[1]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.848      ;
; -3.920 ; dataindex[1]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.848      ;
; -3.919 ; cmdindex[1]                 ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.839      ;
; -3.919 ; cmdindex[1]                 ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.839      ;
; -3.919 ; cmdindex[1]                 ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.839      ;
; -3.919 ; cmdindex[1]                 ; cmdindex[0]          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.839      ;
; -3.919 ; cmdindex[1]                 ; cmdindex[1]          ; clk          ; clk         ; 1.000        ; -0.081     ; 4.839      ;
; -3.915 ; dataindex[0]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.843      ;
; -3.914 ; dataindex[0]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.842      ;
+--------+-----------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; spi_master:spi|dc            ; spi_master:spi|dc            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cmd                          ; cmd                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state.0000                   ; state.0000                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; count.000000010              ; count.000000010              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; count.000000011              ; count.000000011              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; count.000000110              ; count.000000110              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; count.000000101              ; count.000000101              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; count.000000100              ; count.000000100              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; count.000000000              ; count.000000000              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; count.000000001              ; count.000000001              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state.0001                   ; state.0001                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state.0100                   ; state.0100                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state.0010                   ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iconindex[5]                 ; iconindex[5]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iconindex[4]                 ; iconindex[4]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iconindex[3]                 ; iconindex[3]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iconindex[2]                 ; iconindex[2]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iconindex[1]                 ; iconindex[1]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iconindex[0]                 ; iconindex[0]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cmdindex[3]                  ; cmdindex[3]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cmdindex[4]                  ; cmdindex[4]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cmdindex[5]                  ; cmdindex[5]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cmdindex[1]                  ; cmdindex[1]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; cmdindex[2]                  ; cmdindex[2]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state.0011                   ; state.0011                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; spi_master:spi|lcd_rst       ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; data_in[1]                   ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; data_in[0]                   ; data_in[0]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; cmdindex[0]                  ; cmdindex[0]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.498 ; initindex[5]                 ; initindex[5]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.791      ;
; 0.502 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.526 ; spi_master:spi|active        ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.818      ;
; 0.527 ; spi_master:spi|active        ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.642 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.934      ;
; 0.741 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.033      ;
; 0.741 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.033      ;
; 0.741 ; cmd                          ; spi_master:spi|dc            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.743 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.035      ;
; 0.744 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.036      ;
; 0.745 ; line[1]                      ; line[1]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; initindex[3]                 ; initindex[3]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; line[3]                      ; line[3]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; line[5]                      ; line[5]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; line[6]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.749 ; line[8]                      ; line[8]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; line[4]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; line[2]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.755 ; initindex[4]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.048      ;
; 0.761 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; initindex[2]                 ; initindex[2]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; line[0]                      ; line[0]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; line[7]                      ; line[7]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.771 ; count.000000101              ; count.000000110              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.786 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.787 ; initindex[1]                 ; initindex[1]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.080      ;
; 0.802 ; state.0010                   ; state.0011                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.095      ;
; 0.806 ; spi_master:spi|active        ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.098      ;
; 0.810 ; spi_master:spi|active        ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.102      ;
; 0.811 ; spi_master:spi|active        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.103      ;
; 0.813 ; initindex[0]                 ; initindex[0]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.106      ;
; 0.816 ; spi_master:spi|active        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.108      ;
; 0.816 ; spi_master:spi|active        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.108      ;
; 0.818 ; spi_master:spi|active        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.110      ;
; 0.819 ; spi_master:spi|active        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.111      ;
; 0.883 ; spi_master:spi|sclk          ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.175      ;
; 0.987 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.279      ;
; 1.003 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.306      ;
; 1.059 ; state.0000                   ; start                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.351      ;
; 1.067 ; data_in[2]                   ; data_in[2]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.359      ;
; 1.099 ; spi_master:spi|active        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.391      ;
; 1.100 ; line[5]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; line[3]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; line[1]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; initindex[3]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.107 ; line[6]                      ; line[7]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; line[0]                      ; line[1]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.110 ; line[2]                      ; line[3]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 199.0 MHz ; 199.0 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.025 ; -345.459          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -191.849                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                 ;
+--------+-----------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -4.025 ; iconindex[5]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.951      ;
; -4.024 ; cmdindex[0]                 ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.954      ;
; -4.004 ; count.000000110             ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.083     ; 4.923      ;
; -3.971 ; state.0011                  ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.083     ; 4.890      ;
; -3.958 ; iconindex[1]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.884      ;
; -3.953 ; iconindex[3]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.879      ;
; -3.935 ; dataindex[3]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.075     ; 4.862      ;
; -3.926 ; cmdindex[4]                 ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.856      ;
; -3.919 ; cmdindex[2]                 ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.849      ;
; -3.911 ; dataindex[4]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.075     ; 4.838      ;
; -3.881 ; cmdindex[1]                 ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.811      ;
; -3.866 ; iconindex[0]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.792      ;
; -3.861 ; initindex[0]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.781      ;
; -3.860 ; state.0000                  ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.083     ; 4.779      ;
; -3.847 ; initindex[3]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.767      ;
; -3.841 ; dataindex[0]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.075     ; 4.768      ;
; -3.839 ; dataindex[1]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.075     ; 4.766      ;
; -3.832 ; initindex[2]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.752      ;
; -3.823 ; iconindex[4]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.749      ;
; -3.814 ; spi_master:spi|avail        ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.734      ;
; -3.801 ; count.000000001             ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.083     ; 4.720      ;
; -3.788 ; iconindex[0]                ; data_in[7]           ; clk          ; clk         ; 1.000        ; -0.076     ; 4.714      ;
; -3.760 ; iconindex[5]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.696      ;
; -3.760 ; iconindex[5]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.696      ;
; -3.759 ; iconindex[5]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.695      ;
; -3.754 ; iconindex[5]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.690      ;
; -3.749 ; initindex[4]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.669      ;
; -3.732 ; iconindex[2]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.076     ; 4.658      ;
; -3.701 ; cmdindex[5]                 ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.631      ;
; -3.697 ; dataindex[5]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.075     ; 4.624      ;
; -3.693 ; iconindex[1]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.629      ;
; -3.693 ; iconindex[1]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.629      ;
; -3.693 ; count.000000110             ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.622      ;
; -3.692 ; iconindex[1]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.628      ;
; -3.688 ; iconindex[3]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.624      ;
; -3.688 ; iconindex[3]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.624      ;
; -3.687 ; iconindex[3]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.623      ;
; -3.687 ; iconindex[1]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.623      ;
; -3.685 ; count.000000110             ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.614      ;
; -3.684 ; count.000000110             ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.613      ;
; -3.684 ; count.000000110             ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.613      ;
; -3.682 ; iconindex[3]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.618      ;
; -3.673 ; cmdindex[0]                 ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.613      ;
; -3.670 ; dataindex[3]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.065     ; 4.607      ;
; -3.670 ; dataindex[3]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.065     ; 4.607      ;
; -3.669 ; dataindex[3]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.065     ; 4.606      ;
; -3.665 ; cmdindex[0]                 ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.605      ;
; -3.664 ; cmdindex[4]                 ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.594      ;
; -3.664 ; cmdindex[4]                 ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.594      ;
; -3.664 ; cmdindex[4]                 ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.594      ;
; -3.664 ; cmdindex[4]                 ; cmdindex[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.594      ;
; -3.664 ; cmdindex[4]                 ; cmdindex[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.594      ;
; -3.664 ; dataindex[3]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.065     ; 4.601      ;
; -3.664 ; cmdindex[0]                 ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.604      ;
; -3.664 ; cmdindex[0]                 ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.604      ;
; -3.660 ; spi_master:spi|clk_count[9] ; spi_master:spi|avail ; clk          ; clk         ; 1.000        ; -0.065     ; 4.597      ;
; -3.660 ; state.0011                  ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.589      ;
; -3.652 ; state.0011                  ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.581      ;
; -3.651 ; state.0011                  ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.580      ;
; -3.651 ; state.0011                  ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.580      ;
; -3.639 ; iconindex[0]                ; data_in[5]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.560      ;
; -3.639 ; spi_master:spi|clk_count[3] ; spi_master:spi|avail ; clk          ; clk         ; 1.000        ; -0.065     ; 4.576      ;
; -3.632 ; dataindex[2]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.075     ; 4.559      ;
; -3.615 ; cmdindex[0]                 ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.555      ;
; -3.611 ; initindex[5]                ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.531      ;
; -3.608 ; count.000000000             ; data_in[3]           ; clk          ; clk         ; 1.000        ; -0.088     ; 4.522      ;
; -3.607 ; state.0100                  ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.083     ; 4.526      ;
; -3.605 ; cmdindex[3]                 ; count.000000100      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.535      ;
; -3.601 ; iconindex[0]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.537      ;
; -3.601 ; iconindex[0]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.537      ;
; -3.600 ; iconindex[0]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.536      ;
; -3.598 ; iconindex[5]                ; cmd                  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.524      ;
; -3.595 ; iconindex[0]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.531      ;
; -3.582 ; spi_master:spi|avail        ; cmdindex[3]          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.502      ;
; -3.582 ; spi_master:spi|avail        ; cmdindex[4]          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.502      ;
; -3.582 ; spi_master:spi|avail        ; cmdindex[5]          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.502      ;
; -3.582 ; spi_master:spi|avail        ; cmdindex[0]          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.502      ;
; -3.582 ; spi_master:spi|avail        ; cmdindex[1]          ; clk          ; clk         ; 1.000        ; -0.082     ; 4.502      ;
; -3.576 ; dataindex[0]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.065     ; 4.513      ;
; -3.576 ; dataindex[0]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.065     ; 4.513      ;
; -3.575 ; cmdindex[4]                 ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.515      ;
; -3.575 ; dataindex[0]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.065     ; 4.512      ;
; -3.574 ; dataindex[1]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.065     ; 4.511      ;
; -3.574 ; dataindex[1]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.065     ; 4.511      ;
; -3.573 ; dataindex[1]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.065     ; 4.510      ;
; -3.572 ; iconindex[5]                ; count.000000000      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.508      ;
; -3.572 ; dataindex[4]                ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.065     ; 4.509      ;
; -3.572 ; dataindex[4]                ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.065     ; 4.509      ;
; -3.571 ; iconindex[5]                ; count.000000001      ; clk          ; clk         ; 1.000        ; -0.066     ; 4.507      ;
; -3.571 ; dataindex[4]                ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.065     ; 4.508      ;
; -3.570 ; dataindex[0]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.065     ; 4.507      ;
; -3.568 ; cmdindex[2]                 ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.508      ;
; -3.568 ; dataindex[1]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.065     ; 4.505      ;
; -3.567 ; cmdindex[4]                 ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.507      ;
; -3.566 ; dataindex[4]                ; count.000000010      ; clk          ; clk         ; 1.000        ; -0.065     ; 4.503      ;
; -3.566 ; cmdindex[4]                 ; count.000000110      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.506      ;
; -3.566 ; cmdindex[4]                 ; count.000000101      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.506      ;
; -3.563 ; dataindex[0]                ; data_in[1]           ; clk          ; clk         ; 1.000        ; -0.075     ; 4.490      ;
; -3.561 ; cmdindex[4]                 ; cmdindex[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.491      ;
; -3.560 ; cmdindex[2]                 ; count.000000011      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.500      ;
+--------+-----------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; state.0000                   ; state.0000                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; count.000000010              ; count.000000010              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; count.000000011              ; count.000000011              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; count.000000110              ; count.000000110              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; count.000000101              ; count.000000101              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; count.000000000              ; count.000000000              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; count.000000001              ; count.000000001              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; state.0001                   ; state.0001                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; state.0100                   ; state.0100                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; state.0010                   ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; state.0011                   ; state.0011                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; spi_master:spi|lcd_rst       ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|dc            ; spi_master:spi|dc            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cmd                          ; cmd                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; data_in[1]                   ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; data_in[0]                   ; data_in[0]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count.000000100              ; count.000000100              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iconindex[5]                 ; iconindex[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iconindex[4]                 ; iconindex[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iconindex[3]                 ; iconindex[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iconindex[2]                 ; iconindex[2]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iconindex[1]                 ; iconindex[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iconindex[0]                 ; iconindex[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cmdindex[3]                  ; cmdindex[3]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cmdindex[4]                  ; cmdindex[4]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cmdindex[5]                  ; cmdindex[5]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cmdindex[1]                  ; cmdindex[1]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; cmdindex[2]                  ; cmdindex[2]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; cmdindex[0]                  ; cmdindex[0]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.462 ; initindex[5]                 ; initindex[5]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.729      ;
; 0.470 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.485 ; spi_master:spi|active        ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.752      ;
; 0.486 ; spi_master:spi|active        ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.753      ;
; 0.599 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.866      ;
; 0.689 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; cmd                          ; spi_master:spi|dc            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.690 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.694 ; line[1]                      ; line[1]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.696 ; initindex[3]                 ; initindex[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; line[3]                      ; line[3]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; line[5]                      ; line[5]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; line[6]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.698 ; line[8]                      ; line[8]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; line[4]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; line[2]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.704 ; initindex[4]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.971      ;
; 0.706 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; line[7]                      ; line[7]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; initindex[2]                 ; initindex[2]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.715 ; line[0]                      ; line[0]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.982      ;
; 0.715 ; count.000000101              ; count.000000110              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.983      ;
; 0.733 ; initindex[1]                 ; initindex[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.000      ;
; 0.734 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.749 ; state.0010                   ; state.0011                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.017      ;
; 0.751 ; spi_master:spi|active        ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.018      ;
; 0.753 ; spi_master:spi|active        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.020      ;
; 0.757 ; spi_master:spi|active        ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.024      ;
; 0.758 ; spi_master:spi|active        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.025      ;
; 0.759 ; spi_master:spi|active        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.026      ;
; 0.760 ; initindex[0]                 ; initindex[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.027      ;
; 0.761 ; spi_master:spi|active        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.028      ;
; 0.762 ; spi_master:spi|active        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.029      ;
; 0.822 ; spi_master:spi|sclk          ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.089      ;
; 0.877 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.144      ;
; 0.896 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.172      ;
; 0.946 ; state.0000                   ; start                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.213      ;
; 0.992 ; spi_master:spi|active        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.259      ;
; 1.001 ; data_in[2]                   ; data_in[2]                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.268      ;
; 1.011 ; spi_master:spi|bit_count[0]  ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.278      ;
; 1.013 ; line[0]                      ; line[1]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.015 ; line[6]                      ; line[7]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; line[1]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; line[4]                      ; line[5]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; line[2]                      ; line[3]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.020 ; line[5]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.287      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.374 ; -89.143           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -138.260                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                     ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.374 ; count.000000110      ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.043     ; 2.318      ;
; -1.331 ; state.0011           ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.043     ; 2.275      ;
; -1.325 ; cmdindex[0]          ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.275      ;
; -1.308 ; dataindex[3]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.039     ; 2.256      ;
; -1.298 ; cmdindex[4]          ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.248      ;
; -1.285 ; iconindex[5]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.235      ;
; -1.275 ; dataindex[1]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.039     ; 2.223      ;
; -1.271 ; cmdindex[1]          ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.221      ;
; -1.270 ; initindex[3]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.042     ; 2.215      ;
; -1.270 ; dataindex[0]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.039     ; 2.218      ;
; -1.263 ; cmdindex[2]          ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.213      ;
; -1.262 ; initindex[2]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.042     ; 2.207      ;
; -1.259 ; dataindex[4]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.039     ; 2.207      ;
; -1.248 ; iconindex[1]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.198      ;
; -1.244 ; iconindex[3]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.194      ;
; -1.241 ; initindex[0]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.042     ; 2.186      ;
; -1.231 ; spi_master:spi|avail ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.041     ; 2.177      ;
; -1.228 ; count.000000110      ; count.000000011 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.178      ;
; -1.228 ; count.000000110      ; count.000000110 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.178      ;
; -1.227 ; count.000000110      ; count.000000101 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.177      ;
; -1.226 ; count.000000110      ; count.000000010 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.176      ;
; -1.221 ; count.000000001      ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.042     ; 2.166      ;
; -1.212 ; state.0000           ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.043     ; 2.156      ;
; -1.208 ; initindex[4]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.042     ; 2.153      ;
; -1.199 ; iconindex[0]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.149      ;
; -1.187 ; dataindex[5]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.039     ; 2.135      ;
; -1.186 ; iconindex[4]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.136      ;
; -1.185 ; state.0011           ; count.000000011 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.135      ;
; -1.185 ; state.0011           ; count.000000110 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.135      ;
; -1.184 ; state.0011           ; count.000000101 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.134      ;
; -1.183 ; state.0011           ; count.000000010 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.133      ;
; -1.182 ; iconindex[0]         ; data_in[5]      ; clk          ; clk         ; 1.000        ; -0.040     ; 2.129      ;
; -1.177 ; iconindex[0]         ; data_in[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.128      ;
; -1.176 ; dataindex[3]         ; count.000000011 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.130      ;
; -1.176 ; dataindex[3]         ; count.000000110 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.130      ;
; -1.175 ; dataindex[3]         ; count.000000101 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.129      ;
; -1.174 ; cmdindex[5]          ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.124      ;
; -1.171 ; dataindex[3]         ; count.000000010 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.125      ;
; -1.169 ; cmdindex[0]          ; count.000000011 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.125      ;
; -1.169 ; cmdindex[0]          ; count.000000110 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.125      ;
; -1.168 ; cmdindex[0]          ; count.000000101 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.124      ;
; -1.167 ; cmdindex[0]          ; count.000000010 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.123      ;
; -1.154 ; count.000000000      ; data_in[3]      ; clk          ; clk         ; 1.000        ; -0.045     ; 2.096      ;
; -1.154 ; initindex[5]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.042     ; 2.099      ;
; -1.148 ; cmdindex[3]          ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.098      ;
; -1.145 ; iconindex[0]         ; data_in[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.096      ;
; -1.143 ; iconindex[5]         ; count.000000011 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.099      ;
; -1.143 ; dataindex[1]         ; count.000000011 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.097      ;
; -1.143 ; iconindex[5]         ; count.000000110 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.099      ;
; -1.143 ; dataindex[1]         ; count.000000110 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.097      ;
; -1.142 ; dataindex[2]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.039     ; 2.090      ;
; -1.142 ; iconindex[5]         ; count.000000101 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.098      ;
; -1.142 ; dataindex[1]         ; count.000000101 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.096      ;
; -1.142 ; cmdindex[4]          ; count.000000011 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.098      ;
; -1.142 ; cmdindex[4]          ; count.000000110 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.098      ;
; -1.141 ; cmdindex[4]          ; count.000000101 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.097      ;
; -1.140 ; cmdindex[4]          ; count.000000010 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.096      ;
; -1.138 ; iconindex[2]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.088      ;
; -1.138 ; dataindex[0]         ; count.000000011 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.092      ;
; -1.138 ; dataindex[0]         ; count.000000110 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.092      ;
; -1.138 ; iconindex[5]         ; count.000000010 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.094      ;
; -1.138 ; dataindex[1]         ; count.000000010 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.092      ;
; -1.137 ; dataindex[0]         ; count.000000101 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.091      ;
; -1.133 ; dataindex[0]         ; count.000000010 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.087      ;
; -1.132 ; cmdindex[0]          ; count.000000001 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.088      ;
; -1.130 ; count.000000100      ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.080      ;
; -1.124 ; cmdindex[4]          ; cmdindex[3]     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.074      ;
; -1.124 ; cmdindex[4]          ; cmdindex[4]     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.074      ;
; -1.124 ; cmdindex[4]          ; cmdindex[5]     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.074      ;
; -1.124 ; cmdindex[4]          ; cmdindex[0]     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.074      ;
; -1.124 ; cmdindex[4]          ; cmdindex[1]     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.074      ;
; -1.124 ; initindex[1]         ; count.000000100 ; clk          ; clk         ; 1.000        ; -0.042     ; 2.069      ;
; -1.124 ; initindex[3]         ; count.000000011 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.075      ;
; -1.124 ; initindex[3]         ; count.000000110 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.075      ;
; -1.123 ; initindex[3]         ; count.000000101 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.074      ;
; -1.122 ; initindex[3]         ; count.000000010 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.073      ;
; -1.121 ; count.000000110      ; count.000000000 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.071      ;
; -1.119 ; count.000000110      ; count.000000001 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.069      ;
; -1.116 ; initindex[2]         ; count.000000011 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.067      ;
; -1.116 ; initindex[2]         ; count.000000110 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.067      ;
; -1.115 ; count.000000010      ; data_in[4]      ; clk          ; clk         ; 1.000        ; -0.046     ; 2.056      ;
; -1.115 ; cmdindex[1]          ; count.000000011 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.071      ;
; -1.115 ; cmdindex[1]          ; count.000000110 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.071      ;
; -1.115 ; initindex[2]         ; count.000000101 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.066      ;
; -1.114 ; cmdindex[1]          ; count.000000101 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.070      ;
; -1.114 ; cmdindex[1]          ; cmdindex[3]     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.114 ; cmdindex[1]          ; cmdindex[4]     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.114 ; cmdindex[1]          ; cmdindex[5]     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.114 ; cmdindex[1]          ; cmdindex[0]     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.114 ; cmdindex[1]          ; cmdindex[1]     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.064      ;
; -1.114 ; initindex[2]         ; count.000000010 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.065      ;
; -1.113 ; cmdindex[1]          ; count.000000010 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.069      ;
; -1.112 ; iconindex[3]         ; count.000000011 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.068      ;
; -1.112 ; iconindex[3]         ; count.000000110 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.068      ;
; -1.111 ; iconindex[3]         ; count.000000101 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.067      ;
; -1.107 ; dataindex[4]         ; count.000000011 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.061      ;
; -1.107 ; dataindex[4]         ; count.000000110 ; clk          ; clk         ; 1.000        ; -0.033     ; 2.061      ;
; -1.107 ; cmdindex[2]          ; count.000000011 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.063      ;
; -1.107 ; cmdindex[2]          ; count.000000110 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.063      ;
; -1.107 ; iconindex[3]         ; count.000000010 ; clk          ; clk         ; 1.000        ; -0.031     ; 2.063      ;
+--------+----------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; state.0000                   ; state.0000                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count.000000010              ; count.000000010              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count.000000011              ; count.000000011              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count.000000110              ; count.000000110              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count.000000101              ; count.000000101              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count.000000100              ; count.000000100              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state.0001                   ; state.0001                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state.0100                   ; state.0100                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state.0010                   ; state.0010                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; iconindex[5]                 ; iconindex[5]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; iconindex[4]                 ; iconindex[4]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; iconindex[3]                 ; iconindex[3]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; iconindex[2]                 ; iconindex[2]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; iconindex[1]                 ; iconindex[1]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; iconindex[0]                 ; iconindex[0]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cmdindex[3]                  ; cmdindex[3]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cmdindex[4]                  ; cmdindex[4]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cmdindex[5]                  ; cmdindex[5]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cmdindex[1]                  ; cmdindex[1]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cmdindex[2]                  ; cmdindex[2]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state.0011                   ; state.0011                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; spi_master:spi|lcd_rst       ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|dc            ; spi_master:spi|dc            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cmd                          ; cmd                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_in[1]                   ; data_in[1]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_in[0]                   ; data_in[0]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count.000000000              ; count.000000000              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; count.000000001              ; count.000000001              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; cmdindex[0]                  ; cmdindex[0]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.200 ; initindex[5]                 ; initindex[5]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.214 ; spi_master:spi|active        ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.334      ;
; 0.219 ; spi_master:spi|active        ; spi_master:spi|lcd_rst       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.339      ;
; 0.253 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.294 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; cmd                          ; spi_master:spi|dc            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; initindex[3]                 ; initindex[3]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; line[1]                      ; line[1]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; line[3]                      ; line[3]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; line[8]                      ; line[8]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; line[4]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; line[2]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; line[5]                      ; line[5]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; line[6]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.303 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; initindex[4]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; line[7]                      ; line[7]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; initindex[2]                 ; initindex[2]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; line[0]                      ; line[0]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; count.000000101              ; count.000000110              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.316 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.319 ; initindex[1]                 ; initindex[1]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.440      ;
; 0.319 ; spi_master:spi|active        ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.320 ; spi_master:spi|active        ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.440      ;
; 0.321 ; spi_master:spi|active        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.325 ; spi_master:spi|active        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.445      ;
; 0.326 ; state.0010                   ; state.0011                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.447      ;
; 0.326 ; spi_master:spi|active        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.446      ;
; 0.328 ; spi_master:spi|active        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; spi_master:spi|active        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.331 ; initindex[0]                 ; initindex[0]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.452      ;
; 0.363 ; spi_master:spi|sclk          ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.483      ;
; 0.384 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.504      ;
; 0.407 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.531      ;
; 0.415 ; state.0000                   ; start                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.534      ;
; 0.419 ; data_in[2]                   ; data_in[2]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.539      ;
; 0.438 ; spi_master:spi|active        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.558      ;
; 0.441 ; spi_master:spi|bit_count[0]  ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.561      ;
; 0.447 ; initindex[3]                 ; initindex[4]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; line[3]                      ; line[4]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; line[1]                      ; line[2]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; line[5]                      ; line[6]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.453 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.440   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.440   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -376.68  ; 0.0   ; 0.0      ; 0.0     ; -191.849            ;
;  clk             ; -376.680 ; 0.000 ; N/A      ; N/A     ; -191.849            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mosi          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ce            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dc            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_rst       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; icon[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; icon[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; icon[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; face[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; face[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; face[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ce            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dc            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rst       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ce            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dc            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rst       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ce            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dc            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rst       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3549     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3549     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 276   ; 276  ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; enable     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; face[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; face[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; face[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; icon[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; icon[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; icon[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ce          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dc          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_rst     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; enable     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; face[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; face[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; face[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; icon[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; icon[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; icon[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ce          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dc          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_rst     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Tue Sep 17 05:00:09 2024
Info: Command: quartus_sta FSM_pet -c FSM_pet
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FSM_pet.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.440
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.440            -376.680 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -191.849 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.025
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.025            -345.459 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -191.849 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.374             -89.143 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -138.260 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 590 megabytes
    Info: Processing ended: Tue Sep 17 05:00:10 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


