Fitter report for 10M08
Sun May 21 16:16:28 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun May 21 16:16:28 2017       ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                      ; 10M08                                       ;
; Top-level Entity Name              ; master_bridge                               ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M08SAE144C8GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 7,082 / 8,064 ( 88 % )                      ;
;     Total combinational functions  ; 7,053 / 8,064 ( 87 % )                      ;
;     Dedicated logic registers      ; 1,303 / 8,064 ( 16 % )                      ;
; Total registers                    ; 1303                                        ;
; Total pins                         ; 27 / 101 ( 27 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 387,072 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 48 ( 0 % )                              ;
; Total PLLs                         ; 0 / 1 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 10M08SAE144C8GES                      ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.0%      ;
;     Processor 3            ;   3.9%      ;
;     Processor 4            ;   3.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                     ;
+--------------+----------------+--------------+-------------------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To              ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+-------------------------+---------------+----------------+
; Location     ;                ;              ; Arduino_IO10            ; PIN_19        ; QSF Assignment ;
; Location     ;                ;              ; Arduino_IO11            ; PIN_20        ; QSF Assignment ;
; Location     ;                ;              ; Arduino_IO12            ; PIN_21        ; QSF Assignment ;
; Location     ;                ;              ; Arduino_IO13            ; PIN_22        ; QSF Assignment ;
; Location     ;                ;              ; Arduino_IO8             ; PIN_17        ; QSF Assignment ;
; Location     ;                ;              ; Arduino_IO9             ; PIN_18        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_B12N             ; PIN_55        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_B12P             ; PIN_56        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_B14N             ; PIN_57        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_B14P             ; PIN_58        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_B16N             ; PIN_59        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_B16P             ; PIN_60        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_B1N              ; PIN_38        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_B1P              ; PIN_39        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_B3N              ; PIN_41        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_B3P              ; PIN_43        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_B5N              ; PIN_44        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_B5P              ; PIN_45        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_B7N              ; PIN_46        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_B7P              ; PIN_47        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_B9N              ; PIN_50        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_B9P              ; PIN_52        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_L20N_CLK1N       ; PIN_28        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_L20P_CLK1P       ; PIN_29        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_L27N_PLL_CLKOUTN ; PIN_32        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_L27P_PLL_CLKOUTP ; PIN_33        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_R14N_CLK2N       ; PIN_89        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_R16N_CLK3N       ; PIN_91        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_R18N             ; PIN_93        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_R18P             ; PIN_92        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_R26N_DPCLK2      ; PIN_98        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_R26P_DPCLK3      ; PIN_96        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_R27N             ; PIN_101       ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_R27P             ; PIN_99        ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_R28N             ; PIN_102       ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_R28P             ; PIN_100       ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_R33N             ; PIN_106       ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_R33P             ; PIN_105       ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_T10N             ; PIN_119       ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_T10P             ; PIN_118       ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_T1P              ; PIN_110       ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_T4N              ; PIN_113       ; QSF Assignment ;
; Location     ;                ;              ; DIFFIO_T6P              ; PIN_114       ; QSF Assignment ;
; Location     ;                ;              ; SWITCH1                 ; PIN_120       ; QSF Assignment ;
; Location     ;                ;              ; SWITCH2                 ; PIN_124       ; QSF Assignment ;
; Location     ;                ;              ; SWITCH3                 ; PIN_127       ; QSF Assignment ;
; Location     ;                ;              ; SWITCH4                 ; PIN_130       ; QSF Assignment ;
; Location     ;                ;              ; SWITCH5                 ; PIN_131       ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; Arduino_IO10            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; Arduino_IO11            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; Arduino_IO12            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; Arduino_IO13            ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; Arduino_IO8             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; Arduino_IO9             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_B12N             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_B12P             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_B14N             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_B14P             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_B16N             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_B16P             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_B1N              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_B1P              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_B3N              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_B3P              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_B5N              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_B5P              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_B7N              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_B7P              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_B9N              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_B9P              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_L20N_CLK1N       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_L20P_CLK1P       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_L27N_PLL_CLKOUTN ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_L27P_PLL_CLKOUTP ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_R14N_CLK2N       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_R16N_CLK3N       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_R18N             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_R18P             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_R26N_DPCLK2      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_R26P_DPCLK3      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_R27N             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_R27P             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_R28N             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_R28P             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_R33N             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_R33P             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_T10N             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_T10P             ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_T1P              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_T4N              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; DIFFIO_T6P              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; SWITCH1                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; SWITCH2                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; SWITCH3                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; SWITCH4                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; master_bridge  ;              ; SWITCH5                 ; 2.5 V         ; QSF Assignment ;
+--------------+----------------+--------------+-------------------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8436 ) ; 0.00 % ( 0 / 8436 )        ; 0.00 % ( 0 / 8436 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8436 ) ; 0.00 % ( 0 / 8436 )        ; 0.00 % ( 0 / 8436 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8420 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Matthew Fonken/Desktop/cam_vhdl_mod/10M08/output_files/10M08.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 7,082 / 8,064 ( 88 % ) ;
;     -- Combinational with no register       ; 5779                   ;
;     -- Register only                        ; 29                     ;
;     -- Combinational with a register        ; 1274                   ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 2696                   ;
;     -- 3 input functions                    ; 4026                   ;
;     -- <=2 input functions                  ; 331                    ;
;     -- Register only                        ; 29                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 6045                   ;
;     -- arithmetic mode                      ; 1008                   ;
;                                             ;                        ;
; Total registers*                            ; 1,303 / 8,542 ( 15 % ) ;
;     -- Dedicated logic registers            ; 1,303 / 8,064 ( 16 % ) ;
;     -- I/O registers                        ; 0 / 478 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 486 / 504 ( 96 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 27 / 101 ( 27 % )      ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )         ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )        ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 42 ( 0 % )         ;
; UFM blocks                                  ; 0 / 1 ( 0 % )          ;
; ADC blocks                                  ; 0 / 1 ( 0 % )          ;
; Total block memory bits                     ; 0 / 387,072 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 387,072 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 48 ( 0 % )         ;
; PLLs                                        ; 0 / 1 ( 0 % )          ;
; Global signals                              ; 2                      ;
;     -- Global clocks                        ; 2 / 10 ( 20 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Remote update blocks                        ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 57.4% / 56.0% / 59.5%  ;
; Peak interconnect usage (total/H/V)         ; 81.6% / 83.1% / 79.7%  ;
; Maximum fan-out                             ; 1266                   ;
; Highest non-global fan-out                  ; 1109                   ;
; Total fan-out                               ; 26417                  ;
; Average fan-out                             ; 3.13                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 7082 / 8064 ( 88 % ) ; 0 / 8064 ( 0 % )               ;
;     -- Combinational with no register       ; 5779                 ; 0                              ;
;     -- Register only                        ; 29                   ; 0                              ;
;     -- Combinational with a register        ; 1274                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2696                 ; 0                              ;
;     -- 3 input functions                    ; 4026                 ; 0                              ;
;     -- <=2 input functions                  ; 331                  ; 0                              ;
;     -- Register only                        ; 29                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 6045                 ; 0                              ;
;     -- arithmetic mode                      ; 1008                 ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1303                 ; 0                              ;
;     -- Dedicated logic registers            ; 1303 / 8064 ( 16 % ) ; 0 / 8064 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 486 / 504 ( 96 % )   ; 0 / 504 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 27                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 48 ( 0 % )       ; 0 / 48 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )      ; 0 / 12 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 7                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 7                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 26417                ; 8                              ;
;     -- Registered Connections               ; 6328                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 14                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 13                   ; 0                              ;
;     -- Output Ports                         ; 7                    ; 0                              ;
;     -- Bidir Ports                          ; 7                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clock  ; 27    ; 2        ; 0            ; 7            ; 21           ; 38                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; cpi[0] ; 10    ; 1A       ; 10           ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; cpi[1] ; 8     ; 1A       ; 10           ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; cpi[2] ; 6     ; 1A       ; 10           ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; cpi[3] ; 7     ; 1A       ; 10           ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; cpi[4] ; 65    ; 4        ; 27           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; cpi[5] ; 66    ; 4        ; 27           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; cpi[6] ; 69    ; 4        ; 29           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; cpi[7] ; 70    ; 4        ; 29           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; href   ; 76    ; 5        ; 31           ; 1            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; pclk   ; 75    ; 5        ; 31           ; 1            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; umd_rx ; 88    ; 6        ; 31           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; vsync  ; 77    ; 5        ; 31           ; 1            ; 14           ; 1109                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED1   ; 132   ; 8        ; 6            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED2   ; 134   ; 8        ; 6            ; 10           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED3   ; 135   ; 8        ; 3            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED4   ; 140   ; 8        ; 1            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED5   ; 141   ; 8        ; 1            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pwdn   ; 79    ; 5        ; 31           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; umd_tx ; 90    ; 6        ; 31           ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                             ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------+
; A       ; 123   ; 8        ; 13           ; 25           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                               ;
; B       ; 111   ; 7        ; 29           ; 25           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                               ;
; cam_ena ; 81    ; 5        ; 31           ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                               ;
; mclk    ; 74    ; 5        ; 31           ; 1            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                               ;
; reset_n ; 121   ; 8        ; 15           ; 25           ; 21           ; 110                   ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                               ;
; scl     ; 86    ; 5        ; 31           ; 6            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; i2c_master:i2c_master_0|scl~1 (inverted)        ;
; sda     ; 84    ; 5        ; 31           ; 6            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; i2c_master:i2c_master_0|Selector29~0 (inverted) ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; 16       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; 18       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; 19       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; 20       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; 121      ; DIFFIO_RX_T16n, DIFFOUT_T16n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; reset_n             ; Dual Purpose Pin ;
; 126      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; 129      ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; 134      ; DIFFIO_RX_T22n, DIFFOUT_T22n, CRC_ERROR, Low_Speed ; Use as regular IO              ; LED2                ; Dual Purpose Pin ;
; 136      ; DIFFIO_RX_T24p, DIFFOUT_T24p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; 138      ; DIFFIO_RX_T24n, DIFFOUT_T24n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 4 / 8 ( 50 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 10 ( 40 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 7 ( 14 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 18 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 4 / 7 ( 57 % )   ; 2.5V          ; --           ;
; 5        ; 8 / 12 ( 67 % )  ; 2.5V          ; --           ;
; 6        ; 2 / 15 ( 13 % )  ; 2.5V          ; --           ;
; 7        ; 1 / 7 ( 14 % )   ; 2.5V          ; --           ;
; 8        ; 11 / 17 ( 65 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; 1        ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 2        ;            ; --       ; VCCA6                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 3        ;            ;          ; ANAIN1                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; REFGND                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; ADC_VREF                                       ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 6        ; 0          ; 1A       ; cpi[2]                                         ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 2          ; 1A       ; cpi[3]                                         ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 4          ; 1A       ; cpi[1]                                         ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 9        ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 10       ; 6          ; 1A       ; cpi[0]                                         ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 11       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 13       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 14       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 15       ; 18         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 16       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 17       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 18       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; 19       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 20       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 21       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 23       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 25       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 26       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 27       ; 38         ; 2        ; clock                                          ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 29       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 30       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 31       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 32       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 34       ;            ; --       ; VCCA2                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 35       ;            ; --       ; VCCA1                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 36       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 37       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 38       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 39       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 41       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 42       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 43       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 44       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 45       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 46       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 47       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 48       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 49       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 50       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 51       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 52       ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 53       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 54       ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 55       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 56       ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 57       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 58       ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 59       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 60       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 61       ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 62       ; 102        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 63       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 64       ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 65       ; 110        ; 4        ; cpi[4]                                         ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 112        ; 4        ; cpi[5]                                         ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 67       ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 68       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 69       ; 116        ; 4        ; cpi[6]                                         ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 118        ; 4        ; cpi[7]                                         ; input  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; --       ; VCCA5                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 72       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 73       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 74       ; 121        ; 5        ; mclk                                           ; bidir  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 120        ; 5        ; pclk                                           ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 123        ; 5        ; href                                           ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 122        ; 5        ; vsync                                          ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 79       ; 132        ; 5        ; pwdn                                           ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 81       ; 134        ; 5        ; cam_ena                                        ; bidir  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 84       ; 141        ; 5        ; sda                                            ; bidir  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 143        ; 5        ; scl                                            ; bidir  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 148        ; 6        ; umd_rx                                         ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 150        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 90       ; 152        ; 6        ; umd_tx                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 154        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 92       ; 156        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 93       ; 158        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 94       ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 96       ; 172        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 97       ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 98       ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 176        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 177        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 178        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 102      ; 179        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 103      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 104      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 105      ; 188        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 106      ; 190        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 108      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 109      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 110      ; 192        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 111      ; 194        ; 7        ; B                                              ; bidir  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 113      ; 202        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 114      ; 204        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 115      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 118      ; 212        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 119      ; 214        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 120      ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 121      ; 226        ; 8        ; reset_n                                        ; bidir  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 228        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 123      ; 231        ; 8        ; A                                              ; bidir  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 124      ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 125      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 126      ; 232        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 127      ; 235        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 128      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 129      ; 234        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 130      ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 131      ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 132      ; 240        ; 8        ; LED1                                           ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 133      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 134      ; 242        ; 8        ; LED2                                           ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 243        ; 8        ; LED3                                           ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 244        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 137      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 138      ; 246        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 140      ; 248        ; 8        ; LED4                                           ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 141      ; 250        ; 8        ; LED5                                           ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; 142      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 143      ;            ; --       ; VCCA4                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 144      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LED1     ; Missing drive strength and slew rate ;
; LED2     ; Missing drive strength and slew rate ;
; LED3     ; Missing drive strength and slew rate ;
; LED4     ; Missing drive strength and slew rate ;
; LED5     ; Missing drive strength and slew rate ;
; pwdn     ; Incomplete set of assignments        ;
; umd_tx   ; Incomplete set of assignments        ;
; A        ; Missing drive strength and slew rate ;
; B        ; Incomplete set of assignments        ;
; cam_ena  ; Incomplete set of assignments        ;
; mclk     ; Incomplete set of assignments        ;
; sda      ; Incomplete set of assignments        ;
; scl      ; Incomplete set of assignments        ;
; reset_n  ; Incomplete set of assignments        ;
; clock    ; Incomplete set of assignments        ;
; pclk     ; Incomplete set of assignments        ;
; cpi[6]   ; Incomplete set of assignments        ;
; cpi[7]   ; Incomplete set of assignments        ;
; cpi[3]   ; Incomplete set of assignments        ;
; cpi[0]   ; Incomplete set of assignments        ;
; cpi[1]   ; Incomplete set of assignments        ;
; cpi[2]   ; Incomplete set of assignments        ;
; cpi[4]   ; Incomplete set of assignments        ;
; cpi[5]   ; Incomplete set of assignments        ;
; vsync    ; Incomplete set of assignments        ;
; href     ; Incomplete set of assignments        ;
; umd_rx   ; Incomplete set of assignments        ;
; cpi[0]   ; Missing location assignment          ;
; cpi[1]   ; Missing location assignment          ;
+----------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                          ;
+------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------+---------------+--------------+
; Compilation Hierarchy Node   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                    ; Entity Name   ; Library Name ;
+------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------+---------------+--------------+
; |master_bridge               ; 7082 (14)   ; 1303 (13)                 ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 27   ; 0            ; 5779 (1)     ; 29 (0)            ; 1274 (0)         ; 0          ; |master_bridge                         ; master_bridge ; work         ;
;    |i2c_master:i2c_master_0| ; 76 (76)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 1 (1)             ; 29 (29)          ; 0          ; |master_bridge|i2c_master:i2c_master_0 ; i2c_master    ; work         ;
;    |master:master_m|         ; 136 (136)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 1 (1)             ; 73 (73)          ; 0          ; |master_bridge|master:master_m         ; master        ; work         ;
;    |ora:ora_0|               ; 6793 (6793) ; 1134 (1134)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5645 (5645)  ; 25 (25)           ; 1123 (1123)      ; 0          ; |master_bridge|ora:ora_0               ; ora           ; work         ;
;    |uart:umd|                ; 77 (77)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 2 (2)             ; 50 (50)          ; 0          ; |master_bridge|uart:umd                ; uart          ; work         ;
+------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------+---------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; LED1    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED2    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED3    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED4    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED5    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwdn    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; umd_tx  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; B       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; cam_ena ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; mclk    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sda     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; scl     ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; reset_n ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; clock   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; pclk    ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; cpi[6]  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; cpi[7]  ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; cpi[3]  ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; cpi[0]  ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; cpi[1]  ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; cpi[2]  ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; cpi[4]  ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; cpi[5]  ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; vsync   ; Input    ; (6) 873 ps    ; (6) 873 ps    ; --                    ; --  ; --   ;
; href    ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; umd_rx  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; A                                                    ;                   ;         ;
; B                                                    ;                   ;         ;
; cam_ena                                              ;                   ;         ;
; mclk                                                 ;                   ;         ;
; sda                                                  ;                   ;         ;
; scl                                                  ;                   ;         ;
;      - i2c_master:i2c_master_0|stretch~0             ; 0                 ; 6       ;
; reset_n                                              ;                   ;         ;
;      - uart:umd|uart_tx_data_vec[0]                  ; 1                 ; 6       ;
;      - uart:umd|uart_tx_data_vec[1]                  ; 1                 ; 6       ;
;      - uart:umd|uart_rx_data_out_stb                 ; 1                 ; 6       ;
;      - uart:umd|uart_tx_data_vec[2]                  ; 1                 ; 6       ;
;      - uart:umd|uart_tx_data_vec[3]                  ; 1                 ; 6       ;
;      - uart:umd|uart_rx_data_in_ack                  ; 1                 ; 6       ;
;      - uart:umd|uart_tx_data_vec[4]                  ; 1                 ; 6       ;
;      - uart:umd|uart_tx_data_vec[5]                  ; 1                 ; 6       ;
;      - uart:umd|uart_tx_data_vec[6]                  ; 1                 ; 6       ;
;      - uart:umd|uart_tx_data_vec[7]                  ; 1                 ; 6       ;
;      - uart:umd|uart_rx_count[1]                     ; 1                 ; 6       ;
;      - uart:umd|uart_rx_count[2]                     ; 1                 ; 6       ;
;      - uart:umd|rx_baud_counter[1]                   ; 1                 ; 6       ;
;      - uart:umd|uart_tx_data~2                       ; 1                 ; 6       ;
;      - master:master_m|umd_clock~0                   ; 1                 ; 6       ;
;      - uart:umd|uart_rx_data_vec~0                   ; 1                 ; 6       ;
;      - uart:umd|uart_rx_count[2]~0                   ; 1                 ; 6       ;
;      - uart:umd|uart_rx_data_vec~1                   ; 1                 ; 6       ;
;      - uart:umd|uart_rx_data_vec~2                   ; 1                 ; 6       ;
;      - uart:umd|uart_rx_data_vec~3                   ; 1                 ; 6       ;
;      - uart:umd|uart_rx_data_vec~4                   ; 1                 ; 6       ;
;      - uart:umd|uart_rx_data_vec~5                   ; 1                 ; 6       ;
;      - uart:umd|uart_rx_data_vec~6                   ; 1                 ; 6       ;
;      - uart:umd|uart_rx_data_vec~7                   ; 1                 ; 6       ;
;      - uart:umd|uart_tx_state~10                     ; 1                 ; 6       ;
;      - uart:umd|tx_baud_tick~0                       ; 1                 ; 6       ;
;      - uart:umd|uart_tx_count[2]~1                   ; 1                 ; 6       ;
;      - uart:umd|uart_tx_state~13                     ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|data_clk_prev         ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|state.start           ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|state.stop            ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|sda_int               ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|scl_ena               ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|scl_clk               ; 1                 ; 6       ;
;      - uart:umd|uart_rx_state~12                     ; 1                 ; 6       ;
;      - uart:umd|uart_rx_bit~0                        ; 1                 ; 6       ;
;      - uart:umd|uart_rx_bit~1                        ; 1                 ; 6       ;
;      - uart:umd|uart_rx_state~13                     ; 1                 ; 6       ;
;      - uart:umd|uart_rx_state~14                     ; 1                 ; 6       ;
;      - master:master_m|cam_ready                     ; 1                 ; 6       ;
;      - uart:umd|uart_tx_count~2                      ; 1                 ; 6       ;
;      - uart:umd|uart_tx_count[2]~3                   ; 1                 ; 6       ;
;      - uart:umd|uart_tx_state~14                     ; 1                 ; 6       ;
;      - uart:umd|uart_tx_state~15                     ; 1                 ; 6       ;
;      - uart:umd|tx_baud_counter[5]~9                 ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|data_clk              ; 1                 ; 6       ;
;      - master:master_m|i2c_ena                       ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|state.ready           ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|state.slv_ack2        ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|state.mstr_ack        ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|state.command         ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|state.slv_ack1        ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|bit_cnt[0]            ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|bit_cnt[1]            ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|bit_cnt[2]            ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|state.wr              ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|state.rd              ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|count[7]              ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|count[6]              ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|count[5]              ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|count[4]              ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|count[3]              ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|count[2]              ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|count[1]              ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|stretch               ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|count[0]              ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|count[8]              ; 1                 ; 6       ;
;      - uart:umd|rx_baud_tick~0                       ; 1                 ; 6       ;
;      - uart:umd|uart_rx_count~2                      ; 1                 ; 6       ;
;      - uart:umd|uart_rx_state~15                     ; 1                 ; 6       ;
;      - uart:umd|uart_rx_filter~1                     ; 1                 ; 6       ;
;      - uart:umd|uart_rx_filter~2                     ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[1]  ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[0]  ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|busy                  ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[2]  ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[3]  ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[4]  ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[5]  ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[6]  ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[7]  ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[8]  ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[9]  ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[10] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[11] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[12] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[13] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[14] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[15] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[16] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[17] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[18] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[19] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[20] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[21] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[22] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[23] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[24] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[25] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[26] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[27] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[28] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[29] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[30] ; 1                 ; 6       ;
;      - master:master_m|\init_camera:i2c_busy_cnt[31] ; 1                 ; 6       ;
;      - i2c_master:i2c_master_0|data_tx[1]~2          ; 1                 ; 6       ;
;      - master:master_m|i2c_bsy_prev~0                ; 1                 ; 6       ;
;      - uart:umd|rx_baud_counter~0                    ; 1                 ; 6       ;
;      - uart:umd|uart_rx_data_sr~0                    ; 1                 ; 6       ;
;      - uart:umd|uart_rx_data_sr~1                    ; 1                 ; 6       ;
; clock                                                ;                   ;         ;
; pclk                                                 ;                   ;         ;
;      - ora:ora_0|pclk_d                              ; 0                 ; 6       ;
;      - ora:ora_0|A~0                                 ; 0                 ; 6       ;
;      - ora:ora_0|A~2                                 ; 0                 ; 6       ;
;      - ora:ora_0|x[0]~14                             ; 0                 ; 6       ;
; cpi[6]                                               ;                   ;         ;
;      - ora:ora_0|A~0                                 ; 0                 ; 6       ;
; cpi[7]                                               ;                   ;         ;
;      - ora:ora_0|A~0                                 ; 1                 ; 6       ;
; cpi[3]                                               ;                   ;         ;
;      - ora:ora_0|LessThan0~0                         ; 1                 ; 6       ;
; cpi[0]                                               ;                   ;         ;
;      - ora:ora_0|LessThan0~0                         ; 1                 ; 6       ;
; cpi[1]                                               ;                   ;         ;
;      - ora:ora_0|LessThan0~0                         ; 0                 ; 6       ;
; cpi[2]                                               ;                   ;         ;
;      - ora:ora_0|LessThan0~0                         ; 0                 ; 6       ;
; cpi[4]                                               ;                   ;         ;
;      - ora:ora_0|A~1                                 ; 1                 ; 6       ;
;      - ora:ora_0|LessThan0~1                         ; 1                 ; 6       ;
; cpi[5]                                               ;                   ;         ;
;      - ora:ora_0|A~1                                 ; 1                 ; 6       ;
;      - ora:ora_0|LessThan0~1                         ; 1                 ; 6       ;
; vsync                                                ;                   ;         ;
;      - ora:ora_0|vsync_d                             ; 1                 ; 6       ;
;      - ora:ora_0|sync_process~0                      ; 1                 ; 6       ;
;      - ora:ora_0|prepare_packet~0                    ; 1                 ; 6       ;
;      - ora:ora_0|x_map~861                           ; 1                 ; 6       ;
;      - ora:ora_0|x[0]~11                             ; 1                 ; 6       ;
;      - ora:ora_0|x_map~862                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~863                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~864                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~865                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~866                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~867                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~868                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~869                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~870                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~871                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~872                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~873                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~874                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~875                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~876                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~877                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~878                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~879                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~880                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~881                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~882                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~883                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~884                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~885                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~886                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~887                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~888                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~889                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~890                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~891                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~892                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~893                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~894                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~895                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~896                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~897                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~898                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~899                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~900                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~901                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~902                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~903                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~904                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~905                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~906                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~907                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~908                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~909                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~910                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~911                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~912                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~913                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~914                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~915                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~916                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~917                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~918                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~919                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~920                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~921                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~922                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~923                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~924                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~925                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~926                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~927                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~928                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~929                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~930                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~931                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~932                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~933                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~934                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~935                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~936                           ; 1                 ; 6       ;
;      - ora:ora_0|\sync_process:x_map[75][6]~0        ; 1                 ; 6       ;
;      - ora:ora_0|x_map~937                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~938                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~939                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~940                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~941                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~942                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~943                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~944                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~945                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~946                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~947                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~948                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~949                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~950                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~951                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~952                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~953                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~954                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~955                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~956                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~957                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~958                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~959                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~960                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~961                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~962                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~963                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~964                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~965                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~966                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~967                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~968                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~969                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~970                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~971                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~972                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~973                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~974                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~975                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~976                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~977                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~978                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~979                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~980                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~981                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~982                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~983                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~984                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~985                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~986                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~987                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~988                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~989                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~990                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~991                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~992                           ; 1                 ; 6       ;
;      - ora:ora_0|x_map~993                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~994                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~995                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~996                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~997                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~998                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~999                           ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1000                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1001                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1002                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1003                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1004                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1005                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1006                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1007                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1008                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1009                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1010                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1011                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1012                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1013                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1014                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1015                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1016                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1017                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1018                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1019                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1020                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1021                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1022                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1023                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1024                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1025                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1026                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1027                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1028                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1029                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1030                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1031                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1032                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1033                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1034                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1035                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1036                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1037                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1038                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1039                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1040                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1041                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1042                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1043                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1044                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1045                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1046                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1047                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1048                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1049                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1050                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1051                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1052                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1053                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1054                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1055                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1056                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1057                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1058                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1059                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1060                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1061                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1062                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1063                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1064                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1065                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1066                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1067                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1068                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1069                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1070                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1071                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1072                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1073                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1074                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1075                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1076                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1077                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1078                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1079                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1080                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1081                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1082                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1083                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1084                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1085                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1086                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1087                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1088                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1089                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1090                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1091                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1092                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1093                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1094                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1095                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1096                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1097                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1098                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1099                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1100                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1101                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1102                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1103                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1104                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1105                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1106                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1107                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1108                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1109                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1110                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1111                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1112                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1113                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1114                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1115                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1116                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1117                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1118                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1119                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1120                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1121                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1122                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1123                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1124                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1125                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1126                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1127                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1128                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1129                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1130                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1131                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1132                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1133                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1134                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1135                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1136                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1137                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1138                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1139                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1140                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1141                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1142                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1143                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1144                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1145                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1146                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1147                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1148                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1149                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1150                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1151                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1152                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1153                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1154                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1155                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1156                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1157                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1158                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1159                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1160                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1161                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1162                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1163                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1164                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1165                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1166                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1167                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1168                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1169                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1170                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1171                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1172                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1173                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1174                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1175                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1176                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1177                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1178                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1179                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1180                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1181                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1182                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1183                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1184                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1185                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1186                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1187                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1188                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1189                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1190                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1191                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1192                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1193                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1194                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1195                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1196                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1197                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1198                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1199                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1200                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1201                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1202                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1203                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1204                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1205                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1206                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1207                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1208                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1209                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1210                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1211                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1212                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1213                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1214                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1215                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1216                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1217                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1218                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1219                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1220                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1221                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1222                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1223                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1224                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1225                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1226                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1227                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1228                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1229                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1230                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1231                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1232                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1233                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1234                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1235                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1236                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1237                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1238                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1239                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1240                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1241                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1242                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1243                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1244                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1245                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1246                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1247                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1248                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1249                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1250                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1251                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1252                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1253                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1254                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1255                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1256                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1257                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1258                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1259                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1260                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1261                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1262                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1263                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1264                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1265                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1266                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1267                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1268                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1269                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1270                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1271                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1272                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1273                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1274                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1275                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1276                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1277                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1278                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1279                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1280                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1281                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1282                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1283                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1284                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1285                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1286                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1287                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1288                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1289                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1290                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1291                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1292                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1293                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1294                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1295                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1296                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1297                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1298                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1299                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1300                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1301                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1302                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1303                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1304                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1305                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1306                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1307                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1308                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1309                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1310                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1311                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1312                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1313                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1314                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1315                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1316                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1317                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1318                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1319                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1320                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1321                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1322                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1323                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1324                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1325                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1326                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1327                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1328                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1329                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1330                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1331                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1332                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1333                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1334                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1335                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1336                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1337                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1338                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1339                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1340                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1341                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1342                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1343                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1344                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1345                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1346                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1347                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1348                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1349                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1350                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1351                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1352                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1353                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1354                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1355                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1356                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1357                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1358                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1359                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1360                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1361                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1362                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1363                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1364                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1365                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1366                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1367                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1368                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1369                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1370                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1371                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1372                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1373                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1374                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1375                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1376                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1377                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1378                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1379                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1380                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1381                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1382                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1383                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1384                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1385                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1386                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1387                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1388                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1389                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1390                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1391                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1392                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1393                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1394                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1395                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1396                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1397                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1398                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1399                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1400                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1401                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1402                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1403                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1404                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1405                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1406                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1407                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1408                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1409                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1410                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1411                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1412                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1413                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1414                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1415                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1416                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1417                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1418                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1419                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1420                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1421                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1422                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1423                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1424                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1425                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1426                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1427                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1428                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1429                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1430                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1431                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1432                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1433                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1434                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1435                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1436                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1437                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1438                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1439                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1440                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1441                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1442                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1443                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1444                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1445                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1446                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1447                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1448                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1449                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1450                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1451                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1452                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1453                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1454                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1455                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1456                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1457                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1458                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1459                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1460                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1461                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1462                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1463                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1464                          ; 0                 ; 6       ;
;      - ora:ora_0|x_map~1465                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1466                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1467                          ; 1                 ; 6       ;
;      - ora:ora_0|x_map~1468                          ; 1                 ; 6       ;
;      - ora:ora_0|y_map~500                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~501                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~502                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~503                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~504                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~505                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~506                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~507                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~508                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~509                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~510                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~511                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~512                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~513                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~514                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~515                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~516                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~517                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~518                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~519                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~520                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~521                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~522                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~523                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~524                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~525                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~526                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~527                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~528                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~529                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~530                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~531                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~532                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~533                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~534                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~535                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~536                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~537                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~538                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~539                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~540                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~541                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~542                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~543                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~544                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~545                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~546                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~547                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~548                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~549                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~550                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~551                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~552                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~553                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~554                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~555                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~556                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~557                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~558                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~559                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~560                           ; 1                 ; 6       ;
;      - ora:ora_0|\sync_process:y_map[60][0]~0        ; 1                 ; 6       ;
;      - ora:ora_0|y_map~561                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~562                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~563                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~564                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~565                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~566                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~567                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~568                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~569                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~570                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~571                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~572                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~573                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~574                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~575                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~576                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~577                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~578                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~579                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~580                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~581                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~582                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~583                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~584                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~585                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~586                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~587                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~588                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~589                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~590                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~591                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~592                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~593                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~594                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~595                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~596                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~597                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~598                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~599                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~600                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~601                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~602                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~603                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~604                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~605                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~606                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~607                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~608                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~609                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~610                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~611                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~612                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~613                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~614                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~615                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~616                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~617                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~618                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~619                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~620                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~621                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~622                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~623                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~624                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~625                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~626                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~627                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~628                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~629                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~630                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~631                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~632                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~633                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~634                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~635                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~636                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~637                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~638                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~639                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~640                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~641                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~642                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~643                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~644                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~645                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~646                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~647                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~648                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~649                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~650                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~651                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~652                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~653                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~654                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~655                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~656                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~657                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~658                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~659                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~660                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~661                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~662                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~663                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~664                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~665                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~666                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~667                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~668                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~669                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~670                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~671                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~672                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~673                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~674                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~675                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~676                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~677                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~678                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~679                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~680                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~681                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~682                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~683                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~684                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~685                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~686                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~687                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~688                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~689                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~690                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~691                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~692                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~693                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~694                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~695                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~696                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~697                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~698                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~699                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~700                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~701                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~702                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~703                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~704                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~705                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~706                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~707                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~708                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~709                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~710                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~711                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~712                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~713                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~714                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~715                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~716                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~717                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~718                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~719                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~720                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~721                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~722                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~723                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~724                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~725                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~726                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~727                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~728                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~729                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~730                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~731                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~732                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~733                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~734                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~735                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~736                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~737                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~738                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~739                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~740                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~741                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~742                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~743                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~744                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~745                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~746                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~747                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~748                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~749                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~750                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~751                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~752                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~753                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~754                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~755                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~756                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~757                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~758                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~759                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~760                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~761                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~762                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~763                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~764                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~765                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~766                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~767                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~768                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~769                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~770                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~771                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~772                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~773                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~774                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~775                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~776                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~777                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~778                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~779                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~780                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~781                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~782                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~783                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~784                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~785                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~786                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~787                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~788                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~789                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~790                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~791                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~792                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~793                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~794                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~795                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~796                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~797                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~798                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~799                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~800                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~801                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~802                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~803                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~804                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~805                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~806                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~807                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~808                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~809                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~810                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~811                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~812                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~813                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~814                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~815                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~816                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~817                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~818                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~819                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~820                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~821                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~822                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~823                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~824                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~825                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~826                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~827                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~828                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~829                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~830                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~831                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~832                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~833                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~834                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~835                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~836                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~837                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~838                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~839                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~840                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~841                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~842                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~843                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~844                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~845                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~846                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~847                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~848                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~849                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~850                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~851                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~852                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~853                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~854                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~855                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~856                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~857                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~858                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~859                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~860                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~861                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~862                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~863                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~864                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~865                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~866                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~867                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~868                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~869                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~870                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~871                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~872                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~873                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~874                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~875                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~876                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~877                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~878                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~879                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~880                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~881                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~882                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~883                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~884                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~885                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~886                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~887                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~888                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~889                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~890                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~891                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~892                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~893                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~894                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~895                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~896                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~897                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~898                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~899                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~900                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~901                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~902                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~903                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~904                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~905                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~906                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~907                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~908                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~909                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~910                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~911                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~912                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~913                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~914                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~915                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~916                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~917                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~918                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~919                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~920                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~921                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~922                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~923                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~924                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~925                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~926                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~927                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~928                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~929                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~930                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~931                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~932                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~933                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~934                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~935                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~936                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~937                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~938                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~939                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~940                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~941                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~942                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~943                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~944                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~945                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~946                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~947                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~948                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~949                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~950                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~951                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~952                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~953                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~954                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~955                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~956                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~957                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~958                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~959                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~960                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~961                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~962                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~963                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~964                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~965                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~966                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~967                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~968                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~969                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~970                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~971                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~972                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~973                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~974                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~975                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~976                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~977                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~978                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~979                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~980                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~981                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~982                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~983                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~984                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~985                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~986                           ; 1                 ; 6       ;
;      - ora:ora_0|y_map~987                           ; 1                 ; 6       ;
;      - ora:ora_0|ora_packet_buffer~20                ; 0                 ; 6       ;
;      - ora:ora_0|ora_packet_buffer~21                ; 1                 ; 6       ;
;      - ora:ora_0|ora_packet_buffer~22                ; 1                 ; 6       ;
;      - ora:ora_0|ora_packet_buffer~23                ; 0                 ; 6       ;
;      - ora:ora_0|ora_packet_buffer~24                ; 1                 ; 6       ;
;      - ora:ora_0|ora_packet_buffer~25                ; 1                 ; 6       ;
;      - ora:ora_0|ora_packet_buffer~26                ; 1                 ; 6       ;
; href                                                 ;                   ;         ;
;      - ora:ora_0|href_d                              ; 0                 ; 6       ;
;      - ora:ora_0|x[0]~11                             ; 0                 ; 6       ;
;      - ora:ora_0|y[4]~11                             ; 0                 ; 6       ;
; umd_rx                                               ;                   ;         ;
;      - uart:umd|uart_rx_data_sr~1                    ; 0                 ; 0       ;
+------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                ;
+----------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                   ; Location           ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; clock                                  ; PIN_27             ; 37      ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; i2c_master:i2c_master_0|bit_cnt[2]~0   ; LCCOMB_X22_Y12_N0  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_0|data_tx[1]~3   ; LCCOMB_X20_Y12_N22 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_0|process_1~0    ; LCCOMB_X20_Y12_N28 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; master:master_m|cam_ready              ; FF_X22_Y13_N25     ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; master:master_m|i2c_bsy_prev~0         ; LCCOMB_X20_Y11_N16 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; master:master_m|packet_tx_i[0]~1       ; LCCOMB_X1_Y7_N28   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; master:master_m|state.live             ; FF_X23_Y11_N23     ; 19      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; master:master_m|umd_clock~0            ; LCCOMB_X1_Y9_N20   ; 1266    ; Clock                                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ora:ora_0|\sync_process:x_map[75][6]~0 ; LCCOMB_X2_Y7_N16   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ora:ora_0|\sync_process:y_map[60][0]~0 ; LCCOMB_X19_Y15_N20 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ora:ora_0|sync_process~0               ; LCCOMB_X11_Y14_N10 ; 27      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; ora:ora_0|x[0]~11                      ; LCCOMB_X27_Y23_N16 ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; ora:ora_0|x[0]~14                      ; LCCOMB_X11_Y13_N28 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ora:ora_0|y[4]~11                      ; LCCOMB_X27_Y23_N20 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; reset_n                                ; PIN_121            ; 110     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; uart:umd|rx_baud_tick                  ; FF_X29_Y22_N25     ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart:umd|tx_baud_counter[5]~9          ; LCCOMB_X25_Y10_N30 ; 7       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; uart:umd|uart_rx_bit~1                 ; LCCOMB_X29_Y22_N30 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart:umd|uart_rx_count[2]~0            ; LCCOMB_X22_Y24_N30 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart:umd|uart_tx_count[2]~1            ; LCCOMB_X25_Y11_N4  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+----------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                           ;
+-----------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                        ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock                       ; PIN_27           ; 37      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; master:master_m|umd_clock~0 ; LCCOMB_X1_Y9_N20 ; 1266    ; 159                                  ; Global Clock         ; GCLK2            ; --                        ;
+-----------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------------+-------------+
; Name              ; Fan-Out     ;
+-------------------+-------------+
; vsync~input       ; 1109        ;
; ora:ora_0|vsync_d ; 1109        ;
+-------------------+-------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 12,663 / 27,275 ( 46 % ) ;
; C16 interconnects     ; 367 / 1,240 ( 30 % )     ;
; C4 interconnects      ; 11,895 / 20,832 ( 57 % ) ;
; Direct links          ; 1,012 / 27,275 ( 4 % )   ;
; Global clocks         ; 2 / 10 ( 20 % )          ;
; Local interconnects   ; 4,209 / 8,064 ( 52 % )   ;
; R24 interconnects     ; 384 / 1,320 ( 29 % )     ;
; R4 interconnects      ; 15,648 / 28,560 ( 55 % ) ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.57) ; Number of LABs  (Total = 486) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 3                             ;
; 3                                           ; 6                             ;
; 4                                           ; 6                             ;
; 5                                           ; 4                             ;
; 6                                           ; 5                             ;
; 7                                           ; 4                             ;
; 8                                           ; 2                             ;
; 9                                           ; 3                             ;
; 10                                          ; 8                             ;
; 11                                          ; 13                            ;
; 12                                          ; 11                            ;
; 13                                          ; 17                            ;
; 14                                          ; 19                            ;
; 15                                          ; 29                            ;
; 16                                          ; 352                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.59) ; Number of LABs  (Total = 486) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 7                             ;
; 1 Clock                            ; 239                           ;
; 1 Clock enable                     ; 30                            ;
; 1 Sync. clear                      ; 7                             ;
; 2 Clock enables                    ; 1                             ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.31) ; Number of LABs  (Total = 486) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 3                             ;
; 3                                            ; 4                             ;
; 4                                            ; 3                             ;
; 5                                            ; 6                             ;
; 6                                            ; 6                             ;
; 7                                            ; 2                             ;
; 8                                            ; 4                             ;
; 9                                            ; 119                           ;
; 10                                           ; 18                            ;
; 11                                           ; 10                            ;
; 12                                           ; 7                             ;
; 13                                           ; 18                            ;
; 14                                           ; 12                            ;
; 15                                           ; 17                            ;
; 16                                           ; 63                            ;
; 17                                           ; 19                            ;
; 18                                           ; 16                            ;
; 19                                           ; 12                            ;
; 20                                           ; 15                            ;
; 21                                           ; 22                            ;
; 22                                           ; 27                            ;
; 23                                           ; 17                            ;
; 24                                           ; 26                            ;
; 25                                           ; 12                            ;
; 26                                           ; 3                             ;
; 27                                           ; 7                             ;
; 28                                           ; 6                             ;
; 29                                           ; 3                             ;
; 30                                           ; 3                             ;
; 31                                           ; 1                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.70) ; Number of LABs  (Total = 486) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 84                            ;
; 2                                               ; 39                            ;
; 3                                               ; 16                            ;
; 4                                               ; 10                            ;
; 5                                               ; 9                             ;
; 6                                               ; 14                            ;
; 7                                               ; 8                             ;
; 8                                               ; 8                             ;
; 9                                               ; 15                            ;
; 10                                              ; 18                            ;
; 11                                              ; 12                            ;
; 12                                              ; 30                            ;
; 13                                              ; 30                            ;
; 14                                              ; 32                            ;
; 15                                              ; 60                            ;
; 16                                              ; 70                            ;
; 17                                              ; 19                            ;
; 18                                              ; 7                             ;
; 19                                              ; 4                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 24.27) ; Number of LABs  (Total = 486) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 0                             ;
; 3                                            ; 3                             ;
; 4                                            ; 5                             ;
; 5                                            ; 2                             ;
; 6                                            ; 6                             ;
; 7                                            ; 4                             ;
; 8                                            ; 3                             ;
; 9                                            ; 4                             ;
; 10                                           ; 4                             ;
; 11                                           ; 2                             ;
; 12                                           ; 6                             ;
; 13                                           ; 9                             ;
; 14                                           ; 8                             ;
; 15                                           ; 12                            ;
; 16                                           ; 21                            ;
; 17                                           ; 8                             ;
; 18                                           ; 16                            ;
; 19                                           ; 12                            ;
; 20                                           ; 8                             ;
; 21                                           ; 17                            ;
; 22                                           ; 19                            ;
; 23                                           ; 17                            ;
; 24                                           ; 13                            ;
; 25                                           ; 49                            ;
; 26                                           ; 15                            ;
; 27                                           ; 71                            ;
; 28                                           ; 19                            ;
; 29                                           ; 21                            ;
; 30                                           ; 6                             ;
; 31                                           ; 6                             ;
; 32                                           ; 15                            ;
; 33                                           ; 16                            ;
; 34                                           ; 14                            ;
; 35                                           ; 12                            ;
; 36                                           ; 36                            ;
; 37                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 25           ; 0            ; 25           ; 0            ; 0            ; 27        ; 25           ; 0            ; 27        ; 27        ; 0            ; 14           ; 0            ; 0            ; 20           ; 0            ; 14           ; 20           ; 0            ; 0            ; 3            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 27        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 2            ; 27           ; 2            ; 27           ; 27           ; 0         ; 2            ; 27           ; 0         ; 0         ; 27           ; 13           ; 27           ; 27           ; 7            ; 27           ; 13           ; 7            ; 27           ; 27           ; 24           ; 13           ; 27           ; 27           ; 27           ; 27           ; 27           ; 0         ; 27           ; 27           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED3               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED5               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwdn               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; umd_tx             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cam_ena            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mclk               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sda                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; scl                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_n            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pclk               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cpi[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cpi[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cpi[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cpi[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cpi[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cpi[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cpi[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cpi[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vsync              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; href               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; umd_rx             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M08SAE144C8GES for design "10M08"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the PowerPlay Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAE144C8G is compatible
    Info (176445): Device 10M04SAE144C8G is compatible
    Info (176445): Device 10M16SAE144C8G is compatible
    Info (176445): Device 10M25SAE144C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location 16
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location 18
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location 19
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location 20
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location 126
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location 129
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location 136
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location 138
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 27 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: '10M08.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock~input (placed in PIN 27 (CLK0p, DIFFIO_RX_L18p, DIFFOUT_L18p, High_Speed)) File: C:/Users/Matthew Fonken/Desktop/cam_vhdl_mod/10M08/master_bridge.vhd Line: 42
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node master:master_m|umd_clock~0 File: C:/Users/Matthew Fonken/Desktop/cam_vhdl_mod/10M08/master.vhd Line: 40
Info (176353): Automatically promoted node master:master_m|umd_clock~0  File: C:/Users/Matthew Fonken/Desktop/cam_vhdl_mod/10M08/master.vhd Line: 40
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 2 (unused VREF, 2.5V VCCIO, 2 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 8 total pin(s) used --  4 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 11 total pin(s) used --  6 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "Arduino_IO10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Arduino_IO11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Arduino_IO12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Arduino_IO13" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Arduino_IO8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Arduino_IO9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_B12N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_B12P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_B14N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_B14P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_B16N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_B16P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_B1N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_B1P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_B3N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_B3P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_B5N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_B5P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_B7N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_B7P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_B9N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_B9P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_L20N_CLK1N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_L20P_CLK1P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_L27N_PLL_CLKOUTN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_L27P_PLL_CLKOUTP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_R14N_CLK2N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_R16N_CLK3N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_R18N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_R18P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_R26N_DPCLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_R26P_DPCLK3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_R27N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_R27P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_R28N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_R28P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_R33N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_R33P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_T10N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_T10P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_T1P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_T4N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIFFIO_T6P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SWITCH1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SWITCH2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SWITCH3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SWITCH4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SWITCH5" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 32% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 58% of the available device resources in the region that extends from location X10_Y0 to location X20_Y12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:02:41
Info (11888): Total time spent on timing analysis during the Fitter is 3.76 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M08SAE144C8GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M08SAE144C8GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 5 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin A has a permanently enabled output enable File: C:/Users/Matthew Fonken/Desktop/cam_vhdl_mod/10M08/master_bridge.vhd Line: 38
    Info (169065): Pin B has a permanently enabled output enable File: C:/Users/Matthew Fonken/Desktop/cam_vhdl_mod/10M08/master_bridge.vhd Line: 39
    Info (169065): Pin cam_ena has a permanently enabled output enable File: C:/Users/Matthew Fonken/Desktop/cam_vhdl_mod/10M08/master_bridge.vhd Line: 45
    Info (169065): Pin mclk has a permanently enabled output enable File: C:/Users/Matthew Fonken/Desktop/cam_vhdl_mod/10M08/master_bridge.vhd Line: 46
    Info (169065): Pin reset_n has a permanently disabled output enable File: C:/Users/Matthew Fonken/Desktop/cam_vhdl_mod/10M08/master_bridge.vhd Line: 60
Info (144001): Generated suppressed messages file C:/Users/Matthew Fonken/Desktop/cam_vhdl_mod/10M08/output_files/10M08.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 59 warnings
    Info: Peak virtual memory: 1621 megabytes
    Info: Processing ended: Sun May 21 16:16:29 2017
    Info: Elapsed time: 00:03:04
    Info: Total CPU time (on all processors): 00:03:42


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Matthew Fonken/Desktop/cam_vhdl_mod/10M08/output_files/10M08.fit.smsg.


