- **1.4常见问题解答：**
指令和数据在形式上没有差别,且都存于存储器中,计算机如何区分它们呢?
根据CPU当前所处阶段。如，CPU处于取指阶段，则读取到的数据一定是指令

衡量计算机系统性能的主要指标是什么?
响应时间：系统从发出请求，到得到结果所需时间
吞吐量：系统单位时间内处理好的请求数量

CPU的时钟频率越高,机器的速度就越快，对吗?
其他条件不变时正确。机器速度的影响因素还有每条指令需要的时钟周期数，等等

计算机的MIPS数越大，说明性能越好，对吗?
错误。MIPS只反映机器执行指令的速度，但是可能一台计算机上一个指令，在另一台计算机上需要多个指令完成。一条指令所需时间也可能不同


- **2.4常见问题解答：**
计算机内部为什么用二进制来编码所有信息?
两种稳态的电路容易实现
运算简单
方便逻辑运算


为什么现代计算机都用补码来表示整数?
相比于原码、反码
符号位可以参与运算
支持模运算，用加法实现减法
零的表示唯一
可以多表示一个最小负数


为什么要引入浮点数表示?
定点数不能表示实数、表示范围小


为什么浮点数的阶(指数)要用移码表示?
在浮点数加减运算中，简化对阶过程
因为移码是真值加上偏置常数，所有数都变成正整数，方便比较


位数相同的定点数和浮点数中,可表示的浮点数个数比定点数个数多吗?
一样多。编码出的数据的个数取决于编码的位数



- **3.4常见问题解答：**
在补码加法器中，如何实现补码减法运算？
符号位参与运算，$X_{补}+(-Y)_{补}$

加法器的运算速度取决于什么？
门电路延迟一定的情况下，取决于进位是先行还是行波

在C语言程序中，为什么以下程序段最终f=0，而不是2.5？
![Pasted image 20250618213859](attachments/Pasted%20image%2020250618213859.png)
2.5的阶码真值=1，1e10的阶码真值为33，相差32，对阶时2.5的位数要右移32位。
本身就只有24位，右移32位相当于尾数变成0.



- **4.4常见问题解答：**
- 地址码位数与，地址空间大小和编址单位的关系是什么？
地址码位数由后两者确定。假设地址空间有$2^{N} bit$，按字编址，每个字字长2字节，则`地址码位数 = N-3`

- 有哪些常用的寻址方式？
- 立即寻址
- 直接寻址类
- 间接寻址类
- 偏移寻址类

- 直接、间接、寄存器、寄存器间接寻址的操作数要几次访存？
- 1次、至少2次、0次、1次

- 什么是变址、基址、相对寻址，区别是什么？
- 变址寻址：地址码中，有一个形式地址作为基址，有指定一个寄存器为变址寄存器作为偏移量。面向用户，常用于数组
- 基址寻址：地址码中，有一个形式地址作为偏移量，有指定一个寄存器为基址寄存器作为基址。面向系统，解决程序重定位
- 相对寻址：地址码中，有一个形式地址作为偏移量，有PC程序计数器的值作为基址。

- 相对寻址用在哪些场合？
- 公共子程序在不同用户计算机上运行，在内存中的位置会浮动，但是指令和数据的相对位置不变。用相对寻址确保寻址的正确性
- 当需要以当前执行的指令为基址来跳转时。用相对寻址

- 相对寻址如何确定相对位置？
- 偏移量用补码表示
- 基址在不同计算机中可能取不同值，如当前指令地址、下一条指令地址


- **5.4常见问题解答：**
- 24、如何确定单周期数据通路的时钟周期长度？
- 时钟周期长度 = 最复杂的指令所需要的执行时间

- 25、单周期数据通路中，控制信号何时发出？
- 在取出指令，里面的操作码被送到控制单元后，控制单元统一发出控制信号，一直作用在数据通路上，直到下一个指令开始时，控制信号的值改变
  
- 27、多周期数据通路中，控制信号何时发出？
- 在每个阶段到来的时候，控制信号的值被改变并发出
  
- 29、单周期处理器的基本设计步骤是什么？
- 分析指令，用形式化方法如RTL描述其微指令
- 根据分析，设计数据通路（所需的元件和连接方式）
- 确定每个元件的控制信号取值的含义
- 汇总指令、控制信号的关系
- 根据关系，设计每个控制信号的控制电路


- **6.4常见问题解答：**
- 什么样的指令格式更适合流水线方式？
- RISC
- 定长指令字、定长操作码——方便流水线控制
- 指令类型少、操作数地址规整——便于在译码阶段同时从寄存器取数
- 采用load/store型指令格式——便于在执行阶段的地址计算

- 采用流水线方式能使一条指令的执行时间更短吗？为什么流水线方式会延长一条指令的执行时间？
- 会使一条指令的执行时间变长
- 本来不用5个阶段的指令，为了方便流水线的控制，要按照最复杂的流水线补全
- 流水线之间要传递信息，额外增加了时间开销



- **7.4常见问题解答：**
- 6、主存都是由RAM构成的吗？
- 主存由RAM、ROM构成，它们统一编址，对应不同的地址空间

- 13、指令、数据是放在同一个cache中吗？
- L1 cache中指令、数据分开存放，其他级别的cache中一起存放

- 15、直接映射，是否需要考虑替换算法？
- 不需要，因为每个主存块只能映射到唯一的cache块，所以无需选择替换哪一个。如果cache块已经填充则将其替换

- 16、在CPU、主存之间加入多个cache，计算机的总存储量就增加了吗？
- 不对，cache存放的是主存块的副本

- 21、cache写操作、读操作的处理有什么区别？
- 读操作不会影响cache块、主存块的一致性。
- 写操作会影响cache块、主存块的一致性，需要“写策略”来保证一致性

- 23、虚拟存储器的大小是否等于磁盘的容量加上内存的容量？
- 不对，虚拟存储器的地址空间是对应一个应用进程的，并不是真正的物理地址空间。虚拟地址空间的大小，取决于其逻辑页号的位数（映射的物理页号的个数）

- 24、在存储器层次结构中，cache-主存、主存-辅存，这两对层次有什么异同点？
- 相同点
	- 都利用了局部性原理，通过将信息的副本从慢速存储器调入快速存储器来提高速度
	- 都需要设置快、慢存储器之间的映射方式、替换算法、写策略
- 不同点
	- 位置不同，cache、主存更接近CPU，可被直接访问，辅存更远离CPU ，不可被直接访问
	- 作用不同，cache-主存只为了提高读写速度，主存-辅存除了提高读写速度，还设置了虚拟地址使得程序员对应用的编程不受限于主存空间大小
	- 交换信息的单位大小不同，cache-主存是较小的块，主存-辅存是较大的页
	- 映射方式不同，cache-主存有直接、组相联、全相联3种方式，主存-辅存只有全相联方式
	- 写策略不同，cache-主存有直写、回写2种方式，主存-辅存只有回写【因为直写要每次都访问辅存，不可容忍】

- 30、快表TLB在主存，还是高速缓存中？
- 在CPU内专门存放快表的高速缓存cache中
