# L14 - Dugga 1 - VHDL teori (del I) 

## Dagordning
* Genomförande av **D01** - VHDL teori (del I).

## Mål med lektionen
* Förstå och kunna tillämpa grundläggande VHDL-teori, inklusive syntax, struktur och vanliga konstruktioner.

## Förutsättningar
* Genomgång av L07 - L13 för grundläggande kunskaper om VHDL.

## Instruktioner

### Förberedelse
* Repetera grundläggande koncept i VHDL [här](../L07/README.md#bilaga-a---grundläggande-koncept-i-vhdl).
* Repetera case-satsen [här](../L12/README.md#case-satsen-i-vhdl).
* Repetera syntes samt simulering i VHDL via genomförda konstruktioner under L07 - L14.

### Under lektionen
* Duggan tilldelas i början av lektionen.

## Nästa lektion
* Delkomponenter i VHDL, 7-segmentsdisplayer (del I).

---
