平成１９年９月２１日判決言渡 同日原本領収 裁判所書記官
平成１８年（ワ）第１２２３号 特許権侵害行為差止等請求事件
口頭弁論終結日 平成１９年７月１７日
判 決
東京都新宿区（以下略）
原 告 日 立 化 成 工 業 株 式 会 社
同訴訟代理人弁護士 吉 原 省 三
同 小 松 勉
同 三 輪 拓 也
同 上 田 敏 成
同 補 佐 人 弁 理 士 中 村 守
同 三 好 秀 和
同 豊 岡 静 男
同 高 久 浩 一 郎
同 原 裕 子
東京都立川市（以下略）
被 告 住 友 金 属 鉱 山 パ ッ ケ ー ジ
マ テ リ ア ル ズ 株 式 会 社
同訴訟代理人弁護士 中 川 康 生
同 世 戸 孝 司
同 入 野 田 泰 彦
同訴訟代理人弁理士 伊 東 忠 彦
同 佐 々 木 定 雄
同 大 貫 進 介
主 文
事 実 及 び 理 由
第１ 請求
（訴状送達の日の翌日）から支払済みまで年５分の割合による金員を支払え。
第２ 事案の概要
本件は，原告が被告に対し，被告の製造，販売する半導体素子搭載用基板が
原告の有する特許権を侵害していると主張して，特許法１００条１項，２項に
基づき，その製造等の差止め及び廃棄を求めるとともに，民法７０９条に基づ
き，損害賠償金の支払を請求する事案である。
（１）当事者
原告は，エレクトロニクス関連製品及び工業材料関連製品等の製造，販売
を業とする株式会社である。
被告は，電子機器用部品の製造，販売等を業とする株式会社である。
（２）原告の特許権
原告は，次の各特許権（以下，順に「本件特許権１」などといい，その特
許請求の範囲の記載に係る特許発明を「本件発明１」，その願書に添付した
図面及び明細書を「本件明細書１」などといい，本件特許権１，２及び３を
併せて「本件各特許権」，本件発明１，２及び３を併せて「本件各発明」，
本件明細書１，２及び３を併せて「本件各明細書」という。）を有している。
ア 本件特許権１
特 許 番 号 特許第３４１３４１３号
出 願 番 号 特願２００２－１３７３５９
分 割 の 表 示 特願２００１－２３７７９１の分割
出 願 日 平成７年３月１７日
公 開 番 号 特開２００２－３３４９４８
公 開 日 平成１４年１１月２２日
審 査 請 求 日 平成１４年６月１０日
優先権主張番号 特願平６－４８７６０
優 先 日 平成６年３月１８日
優 先 権 主 張 国 日本
優先権主張番号 特願平６－２７３４６９
優 先 日 平成６年１１月８日
優 先 権 主 張 国 日本
優先権主張番号 特願平７－７６８３
優 先 日 平成７年１月２０日
優 先 権 主 張 国 日本
優先権主張番号 特願平７－５６２０２
優 先 日 平成７年３月１５日
優 先 権 主 張 国 日本
登 録 日 平成１５年３月２８日
発 明 の 名 称 半導体素子搭載用基板及びその製造方法
特許請求の範囲
【請求項６】「絶縁性支持体と複数の配線とを備える半導体素子搭載用基
板において，
半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用半導体
パッケージ領域とを，複数組備え，
上記配線は，ワイヤボンディング端子と，外部接続端子とを含む所定の配
線パターンを備え，
上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ領域に設
けられ，
上記外部接続端子は上記半導体素子搭載領域に設けられ，
同一の上記配線パターンを有する上記半導体素子搭載領域及び上記半導体
パッケージ領域が複数個配列されていることを特徴とする半導体素子搭載
用基板。」
イ 本件特許権２
特 許 番 号 特許第３４１３１９１号
出 願 番 号 特願２００２－１３７３６１
分 割 の 表 示 特願２００１－２３７７９１の分割
出 願 日 平成７年３月１７日
公 開 番 号 特開２００２－３３４９５０
公 開 日 平成１４年１１月２２日
審 査 請 求 日 平成１４年６月１０日
優先権主張番号 特願平６－４８７６０
優 先 日 平成６年３月１８日
優 先 権 主 張 国 日本
優先権主張番号 特願平６－２７３４６９
優 先 日 平成６年１１月８日
優 先 権 主 張 国 日本
優先権主張番号 特願平７－７６８３
優 先 日 平成７年１月２０日
優 先 権 主 張 国 日本
優先権主張番号 特願平７－５６２０２
優 先 日 平成７年３月１５日
優 先 権 主 張 国 日本
登 録 日 平成１５年３月２８日
発 明 の 名 称 半導体パッケージの製造法及び半導体パッケージ
特許請求の範囲
【請求項１】「それぞれ半導体素子を搭載するための，複数個の半導体素
子実装基板部と，
上記半導体素子実装基板部間を連結するための連結部と，
位置合わせマーク部とを備え，
上記半導体素子実装基板部は，
半導体素子搭載領域，
上記半導体素子搭載領域の外側の樹脂封止用半導体パッケージ領域，及び
上記樹脂封止用半導体パッケージ領域に設けられたワイヤボンディング端
子と，上記半導体素子搭載領域に設けられた外部接続端子とを含む配線を
備え，
上記連結部は導電層を有することを特徴とする半導体素子実装用基板。」
ウ 本件特許権３
特 許 番 号 特許第３３５２０８４号
出 願 番 号 特願２００２－１３７３６２
分 割 の 表 示 特願２００１－２３７７９１の分割
出 願 日 平成７年３月１７日
公 開 番 号 特開２００２－３３４９５１
公 開 日 平成１４年１１月２２日
審 査 請 求 日 平成１４年６月１０日
優先権主張番号 特願平６－４８７６０
優 先 日 平成６年３月１８日
優 先 権 主 張 国 日本
優先権主張番号 特願平６－２７３４６９
優 先 日 平成６年１１月８日
優 先 権 主 張 国 日本
優先権主張番号 特願平７－７６８３
優 先 日 平成７年１月２０日
優 先 権 主 張 国 日本
優先権主張番号 特願平７－５６２０２
優 先 日 平成７年３月１５日
優 先 権 主 張 国 日本
登 録 日 平成１４年９月２０日
発 明 の 名 称 半導体素子搭載用基板及び半導体パッケージ
特許請求の範囲
【請求項１】「絶縁性支持体と，その片面に形成された複数の配線とを備
える半導体素子搭載用基板において，半導体素子搭載領域と，該半導体素
子搭載領域の外側の樹脂封止用半導体パッケージ領域とを，複数組備え，
上記配線は，
上記半導体パッケージ領域に形成されたワイヤボンディング端子と，上記
半導体素子搭載領域に形成された外部接続端子とをつなぐ配線を含み，
上記外部接続端子の形成された箇所の上記絶縁性支持体に，上記外部接続
端子に達する開口部が設けられていることを特徴とする半導体素子搭載用
基板。」
（３）本件各特許権の構成要件の分説
本件特許権１は，次のとおり分説される。
ア 絶縁性支持体と複数の配線とを備える半導体素子搭載用基板におい
て，
イ 半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用
半導体パッケージ領域とを，複数組備え，
ウ 上記配線は，ワイヤボンディング端子と，外部接続端子とを含む所
定の配線パターンを備え，
エ 上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ領
域に設けられ，上記外部接続端子は上記半導体素子搭載領域に設けら
れ，
オ 同一の上記配線パターンを有する上記半導体素子搭載領域及び上記
半導体パッケージ領域が複数個配列されている
ことを特徴とする半導体素子搭載用基板。
本件特許権２は，次のとおり分説される。
サⅰ それぞれ半導体素子を搭載するための，複数個の半導体素子実装
基板部と，
サⅱ 上記半導体素子実装基板部間を連結するための連結部と，
サⅲ 位置合わせマーク部とを備え，
シ 上記半導体素子実装基板部は，半導体素子搭載領域，上記半導体素
子搭載領域の外側の樹脂封止用半導体パッケージ領域，及び上記樹脂
封止用半導体パッケージ領域に設けられたワイヤボンディング端子と，
上記半導体素子搭載領域に設けられた外部接続端子とを含む配線を備
え，
ス 上記連結部は導電層を有する
ことを特徴とする半導体素子実装用基板。
本件特許権３は，次のとおり分説される。
ナ 絶縁性支持体と，その片面に形成された複数の配線とを備える半導
体素子搭載用基板において，
ニ 半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用
半導体パッケージ領域とを，複数組備え，
ヌ 上記配線は，上記半導体パッケージ領域に形成されたワイヤボンデ
ィング端子と，上記半導体素子搭載領域に形成された外部接続端子と
をつなぐ配線を含み，
ネ 上記外部接続端子の形成された箇所の上記絶縁性支持体に，上記外
部接続端子に達する開口部が設けられている
ことを特徴とする半導体素子搭載用基板。
（４）被告の行為
被告は，別紙被告物件目録記載の半導体素子搭載用基板（半導体素子実装
用基板，以下「被告製品」という。）を業として製造，販売している。
（５）被告製品の構造
被告製品の構造は，次のとおりである（以下，順に「構造Ａ」などとい
う。）。
Ａ 被告製品は，絶縁性フィルム状支持体１と，その片面に形成された配線
部２を有し，複数の配線パターン部Ｐがマトリクス状に配置される。（別
紙被告製品構造説明図〔以下「説明図」という。〕第４図－１～３参照）
Ｂ それぞれの配線パターン部Ｐ内の配線部２は，少なくとも，①ランド部
図第１図－１，第２図，第３図参照）
① ランド部２１
ランド部２１の下面に位置する部分に，ランド部２１に達する開口部
② ワイヤボンディング接続端子２２
ワイヤ３によって，半導体素子と配線部２とを接続する。
③ 配線２３
ランド部２１とワイヤボンディング接続端子２２とを接続する。
Ｃ 被告製品の半導体素子搭載用基板は，絶縁性フィルム状支持体１の上に
同一形状の配線パターン部Ｐが多数並び，各配線パターン部Ｐは連結部８
によって連結され，この連結部８は，各配線パターン部Ｐを連結するほか，
目印１０及び導電部６を設け，導電部６は，給電部９を介して配線部２と
接続する。（説明図第４図－１～３参照）
Ｄ 絶縁性フィルム状支持体１の両側には，絶縁性フィルム状支持体１を定
量送りするために用いられるスプロケットホール７が設けられる。（説明
図第４図－２・３参照）
（６）被告製品の構成要件充足性
被告製品は，次のとおり，本件各特許権の構成要件を充足する。
ア 本件特許権１につき構成要件ア及び同ウ
イ 本件特許権２につき構成要件サⅰ，同サⅱ及び同ス
ウ 本件特許権３につき構成要件ナ及び同ネ
（７）事前の交渉等
原告と被告は，平成１６年１０月１５日ころから平成１７年１１月２８日
ころまでの間，本件各特許権と被告製品の関係につき交渉し，協議を重ねた
ものの，最終的に交渉は決裂した。原告は，平成１８年１月２４日，本件訴
えを提起した。（弁論の全趣旨，顕著な事実）
（８）本件各特許権の優先権の基準日
本件各特許権の成立経過は，別紙表１記載のとおりであり，さらにその後，
分割出願がされて，別紙表２記載のとおり，一連の特許網が形成されている。
本件各発明の構成の一部は，特願平７－５６２０２号の発明の前には開示さ
れておらず，この発明で初めて開示された事項であるから，本件各特許権の
新規性及び進歩性の判断の基準日は，上記発明の出願日である平成７年３月
（９）審判関係
ア 本件各特許権について，被告は，平成１８年７月３１日，特許庁にそれ
ぞれ無効審判請求を行い，その結果，平成１９年１月２２日にいずれの特
許権についても無効審決がされた。（顕著な事実）
これに対し，原告は，平成１９年２月２８日，知的財産高等裁判所に各
審決取消訴訟を提起する〔平成１９年（行ケ）第１００８５号～同第１０
訂正審判請求を行い，さらに，同年５月２８日，特許庁に再度の各訂正審
判請求を行い，同年６月１２日に当初の各訂正審判請求を取り下げたこと
から，現在，本件各特許権に係る再度の各訂正審判請求事件（この各訂正
審判請求に係る各訂正を，以下，本件特許権１ないし３に対応して「本件
訂正１」などといい，これらの訂正を併せて「本件各訂正」という。）が
係属中である。（顕著な事実）
イ 本件各訂正後の請求項
（ア）本件特許権１について
原告は，本件訂正１により，次の下線部の箇所のとおり，本件特許権
という。）。
「 絶縁性支持体と複数の配線とを備える半導体素子搭載用基板におい
て，
半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用
半導体パッケージ領域とを，複数組備え，
上記配線は銅箔から形成される配線であって，上記絶縁性支持体の
半導体素子を搭載する面側のみに１層あり，
上記配線は，ワイヤボンディング端子と，外部接続端子とを上記絶
縁性支持体上に形成される配線の一部とした配線パターンを備え，
上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えられ，
上記ワイヤボンディング端子はその反対側の面に備えられ，
上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記外
部接続端子に達する開口部が設けられ，上記開口部の半導体素子を搭
載する面側は，上記外部接続端子で覆われており，
上記絶縁性支持体はポリイミドフィルムであって，上記開口部の側
壁に上記絶縁性支持体が露出しており，
上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ領
域に設けられ，
上記外部接続端子は上記半導体素子搭載領域に設けられ，
同一の上記配線パターンを有する上記半導体素子搭載領域及び上記
半導体パッケージ領域が複数個配列され上記複数個を一括して封止可
能なブロックが形成されており，同一の上記ブロックが複数個設けら
れていることを特徴とする半導体素子搭載用基板。」
（イ）本件特許権２について
原告は，本件訂正２により，次の下線部の箇所のとおり，本件特許権
という。）。
「 それぞれ半導体素子を搭載するための，複数個の半導体素子実装基
板部と，
上記半導体素子実装基板部間を連結するための連結部と，
位置合わせマーク部とを備え，
上記半導体素子実装基板部は，
半導体素子搭載領域，上記半導体素子搭載領域の外側の樹脂封止用
半導体パッケージ領域，及び上記樹脂封止用半導体パッケージ領域に
設けられるワイヤボンディング端子と，上記半導体素子搭載領域に設
けられる外部接続端子とを含む配線並びに絶縁性支持体を備え，
上記配線は銅箔から形成される配線であって，上記絶縁性支持体の
半導体素子を搭載する面側のみに１層あり，上記配線は，ワイヤボン
ディング端子と，外部接続端子とを上記絶縁性支持体上に形成される
配線の一部として備え，
上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えられ，
上記ワイヤボンディング端子はその反対側の面に備えられ，
上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記外
部接続端子に達する開口部が設けられ，上記開口部の半導体素子を搭
載する面側は，上記外部接続端子で覆われており，
上記絶縁性支持体はポリイミドフィルムであって，上記開口部の側
壁に上記絶縁性支持体が露出しており，
上記連結部は導電層を有することを特徴とする半導体素子実装用基
板。」
（ウ）本件特許権３について
原告は，本件訂正３により，次の下線部の箇所のとおり，本件特許権
という。）。
「 絶縁性支持体と，その片面のみに形成される複数の配線とを備える
半導体素子搭載用基板において，
半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用
半導体パッケージ領域とを，複数組備え，
上記配線は銅箔から形成される配線であって，上記絶縁性支持体の
半導体素子を搭載する面側のみに１層あり，
上記配線は，上記半導体パッケージ領域に形成されるワイヤボンデ
ィング端子と，上記半導体素子搭載領域に形成される外部接続端子及
びそれらをつなぐ配線を配線の一部として備え，
上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えられ，
上記ワイヤボンディング端子はその反対側の面に備えられ，
上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記外
部接続端子に達する開口部が設けられ，上記開口部の半導体素子を搭
載する面側は，上記外部接続端子で覆われており，
上記絶縁性支持体はポリイミドフィルムであって，上記開口部の側
壁に上記絶縁性支持体が露出していることを特徴とする半導体素子搭
載用基板。」
（１）構成要件の充足性
被告製品は，本件各特許権の次の構成要件を充足しているか否か
ア 本件特許権１
構成要件イ，同エ及び同オ
イ 本件特許権２
構成要件サⅲ及び同シ
ウ 本件特許権３
構成要件ニ及び同ヌ
（２）無効事由の有無
本件各特許権は，特許無効審判により無効にされるべきものか否か
ア 本件特許権１
新規性又は進歩性の欠如
イ 本件特許権２
進歩性の欠如
ウ 本件特許権３
新規性又は進歩性の欠如
（３）本件各訂正後の無効事由の有無
本件各特許権の無効事由は，本件各訂正により解消されるか否か
ア 本件各訂正後の無効事由の解消の有無
イ 本件各訂正後の請求項の充足性
（４）損害の発生及びその額
被告製品の製造，販売により，本件各特許権の侵害として，原告にいかな
る損害が発生したか，その額はいくらか
第３ 争点に関する当事者の主張
〔原告の主張〕
（１）本件特許権１の構成要件イ，同エ及び同オ，本件特許権２の構成要件シ，
本件特許権３の構成要件ニ及び同ヌのうち，「半導体素子搭載領域」と「樹
脂封止用半導体パッケージ領域」を備えることの充足性
ア 被告製品の構造
被告製品は，半導体素子搭載予定部分４と樹脂封止予定部分５を有して
いる（この構造を，以下「Ｅ」という。）。（説明図第１図－２参照）
イ 対比
前記各構成要件の「半導体素子搭載領域」，「樹脂封止用半導体パッケ
ージ領域」と被告製品の「半導体素子搭載予定部分４」，「樹脂封止予定
部分５」とが対応する。
被告製品は，これらの領域を備えている。
ウ 理由
被告が半導体素子搭載予定部分４と樹脂封止予定部分５のような領域を
指定しているか否かにかかわらず，半導体素子搭載用基板として，客観的
に半導体素子を搭載して樹脂で封止することが明らかであるから，それぞ
れの領域の予定部分をもって，そのように呼称することができる。
また，被告は，被告製品がFan-in/outタイプであることを主張のなかで
明言しており（後記〔被告の主張〕（２）イのとおり），このことは，需
要者でない被告においても，どの部分が半導体素子搭載領域であるか認識
していることを示すものである。
（２）本件特許権１の構成要件エ，本件特許権２の構成要件シ，本件特許権３の
構成要件ヌのうち，「半導体素子搭載領域」に「外部接続端子」が設けら
（形成さ）れることの充足性
ア 被告製品の構造
被告製品においては，半導体素子搭載予定部分４にランド部２１が設け
られている。
イ 対比
前記各構成要件の「半導体素子搭載領域」，「外部接続端子」と被告製
品の「半導体素子搭載予定部分４」，「ランド部２１」とが対応する。
被告製品は，半導体素子搭載予定部分４にランド部２１が設けられてお
り，半導体素子搭載領域に外部接続端子が設けられている。
ウ 理由
被告は，前記各構成要件は，外部接続端子が半導体素子搭載領域にのみ
設けられると限定解釈されるべきである旨主張するが失当である。
半導体パッケージにおいて，半導体素子搭載用基板に必要とされる外部
接続端子の数は，搭載する半導体素子の設計に応じて増減する。半導体素
子のサイズと外部接続端子の数，大きさ，ピッチとの関係で，半導体素子
の下に外部接続端子が収まりきらない場合には，半導体素子の外側にも外
部端子を設けて，必要な数の外部接続端子を確保することになる。被告製
品もこのようなFan-in/outタイプである。
また，小型の半導体パッケージにおいて，Fan-outタイプ，Fan-inタイ
プ，Fan-in/outタイプは，同時に成立したものではなく，当初は，半導体
搭載領域の外側に外部接続端子の設けられたFan-outタイプのみであった。
Fan-inタイプの開発に係る技術的な課題は，半導体素子の下方の配線が基
材と素子との熱膨張率の差によって断線しやすいこと，外部接続端子の有
無で生じた段差の近傍でダイボンディング材に気泡が発生しやすいこと，
素子と配線とがショートする可能性のあること，従前のスルーホールの技
術で外部接続端子を設けることが困難であったことにあり，これらの課題
が克服されてFan-inタイプが登場した。
原告は，出願経過において，こうした事情を踏まえて説明を加えたもの
にすぎず，Fan-inタイプに限る意味でもなければ，Fan-in/outタイプを除
外する趣旨でもない。本件各明細書も，このような技術の発展を前提とし
て記載されている。
そして，小型の半導体パッケージの集積度がますます高まった結果，半
導体素子搭載領域の内側に外部接続端子を設けるだけでは足りず，その外
側にも設けたものが現れるに至り，これがFan-in/outタイプである。Fan
-inタイプの半導体素子搭載領域の外側に外部接続端子を設けることに，
特別の技術的問題はないから，Fan-in/outは，Fan-inタイプに公知のFan
-outタイプを組み合わせたものにすぎない。実際に，本件各明細書におい
ては，半導体素子搭載領域の内側のみに外部接続端子を設けるという記載
は一切ない。
したがって，半導体素子搭載領域の内側に外部接続端子が設けられてい
れば，その外側に外部接続端子が設けられているか否かにかかわらず，本
件各特許権の技術的範囲に属することになる。
（３）本件特許権２の構成要件サⅲの充足性
ア 被告製品の構造
被告製品においては，マトリクス状に配置された複数の配線パターン部
Ｐとスプロケットホール７とが所定の位置関係になり，複数の配線パター
ン部Ｐがマトリクス状に配置された所定の箇所に目印１０が位置する（こ
の構造を，以下「Ｆ」という。）。
イ 対比
前記構成要件の「位置合わせマーク部」と被告製品の「スプロケットホ
ール７」又は「目印１０」とが対応する。
被告製品は，位置合わせマーク部を備えている。
ウ 理由
被告製品において，製造上，絶縁性フィルム状支持体を定量送りする必
要がある。スプロケットホール７は，インチ単位で配列され，配線パター
ン部Ｐはミリメートル単位で配列されているから，ブロックごとにスプロ
ケットホール７の配列は一定となっていて，複数の配線パターン部Ｐがマ
トリクス状に配置された所定の箇所に位置する目印１０とともに，位置合
わせに使用されることが当業者において当然に想定される。（説明図第４
図－２・３参照）
（４）まとめ
被告製品の構造は，構造Ｅ及びＦに加え，前記第２の１（５）のとおりで
あるから，次のとおり，いずれも充足する。
ア 本件特許権１
（ア）構成要件イの充足性
半導体素子搭載予定部分４とその外側に位置する樹脂封止予定部分５
とが多数配列されている。（構造Ｃ及びＥ）
（イ）構成要件エの充足性
樹脂封止予定部分５内にワイヤボンディング接続端子２２がある。半
導体素子搭載予定部分４内にランド部２１がある。（構造Ｂ及びＥ）
（ウ）構成要件オの充足性
同じ配線パターンを有する半導体素子搭載予定部分４及び樹脂封止予
定部分５が，多数配列されている。（構造Ｃ及びＥ）
イ 本件特許権２
（ア）構成要件サⅲの充足性
位置合わせの機能を有するスプロケットホール７，目印１０がある。
（構造Ｄ及びＦ）
（イ）構成要件シの充足性
半導体素子を搭載する各基板部は，半導体素子搭載予定部分４，その
外側に位置する樹脂封止予定部分５及びそこに設けられたワイヤボンデ
ィング接続端子２２と半導体素子搭載予定部分４に設けられたランド部
ウ 本件特許権３
（ア）構成要件ニの充足性
半導体素子搭載予定部分４とその外側に位置する樹脂封止予定部分５
とを多数備えている。（構造Ｃ及びＥ）
（イ）構成要件ヌの充足性
配線部２は，樹脂封止予定部分５に設けられているワイヤボンディン
グ接続端子２２と半導体素子搭載予定部分４に設けられているランド部
〔被告の主張〕
（１）本件特許権１の構成要件イ，同エ及び同オ，本件特許権２の構成要件シ，
本件特許権３の構成要件ニ及び同ヌのうち，「半導体素子搭載領域」と「樹
脂封止用半導体パッケージ領域」を備えることの充足性について
ア 被告製品の構造
被告製品は，半導体素子搭載予定部分４と樹脂封止予定部分５を有して
いない。
イ 理由
被告製品では，需要者がそのような領域を決めるのであって，被告があ
らかじめそのような領域を特定することはない。原告は，需要者が決した
領域を遡及的に呼称しているにすぎない。
（２）本件特許権１の構成要件エ，本件特許権２の構成要件シ，本件特許権３の
構成要件ヌのうち，「半導体素子搭載領域」に「外部接続端子」が設けら
（形成さ）れることの充足性について
ア 構成要件の解釈
「上記外部接続端子は上記半導体素子搭載領域に設けられ」（構成要件
エ），「上記半導体素子搭載領域に設けられた外部接続端子」（構成要件
シ）及び「上記半導体素子搭載領域に形成された外部接続端子」（構成要
件ヌ）の記載は，外部接続端子が半導体素子搭載領域に「のみ」設けられ
ていることを意味する。
イ 理由
本件各発明は，「チップサイズとほぼ同等の小型パッケージを実現した
もの」であって，「半導体素子搭載基板上の配線の一部である外部接続端
子が，半導体素子搭載領域にのみ設けられている」（Fan-inタイプ）点に
技術的特徴があり，Fan-inタイプの半導体素子搭載用基板に係る発明であ
る。これは，以下の点から明らかである。
（ア）本件各明細書の記載
本件各明細書の【００３７】には，「外部接続端子は，半導体素子端
子が配線とワイヤボンディング等で導通される位置より内側に設けるよ
うにするのが高密度化の上で好ましい（ファンインタイプ）。このよう
に外部接続端子の位置は，半導体素子が搭載された下面に格子状に配置
するのが高密度化の上で好ましい。」との記述があり，外部接続端子が
半導体素子領域及びその外側の双方に設けられているものに関する記述
は本件各明細書中には存在しない。また，本件各明細書に添付した図面
中には，図１７，図１９，図２２においてFan-inタイプのパッケージが
図示されているにとどまり，外部接続端子が半導体素子搭載領域及びそ
の外側の双方に設けられているもののパッケージを示す図面は一つもな
い。
（イ）本件訴え提起前の交渉における原告の説明
本件訴えが提起される前に行われた交渉の際，原告は，平成１７年２
月１７日付け書簡（乙１３）において，「 従来のＣＳＰは『外部接続
端子が実装領域内にあるパッケージ』であり，４１３特許の請求項に記
載のある『・・・上記外部接続端子は上記半導体素子搭載領域に設けら
れる・・・』とは，『外部接続端子が半導体素子搭載領域に設けられ
る』である点で異なります。」と述べている。
また，平成１７年５月６日付け書簡（乙１４）の４頁において，本件
発明１の各領域を図示するものとして，外部接続端子が半導体素子搭載
領域のみにありそれ以外の領域にはないFan-inタイプのパッケージを描
いている。
さらに，平成１７年７月７日付け書簡添付の見解書（乙１５）の４頁
において，「本特許発明における構成は，半導体チップの電極を半導体
チップの外側の樹脂封止領域にある基板上に設けられた電極とワイヤボ
ンディングによって接続し，半導体チップ搭載部下部において，外部配
線基板との接続部を有するものであり，従来の構成とは全く異なるもの
であります。」と述べている。
（ウ）原告ホームページのニュースリリース欄
原告のホームページのニュースリリース欄のうち，平成１８年１月３
そこでも侵害対象製品として，Fan-inタイプのいわゆるチップサイズパ
ッケージのみが図示されている。
（エ）本件訴状別紙被告製品目録の第１図～第４図
原告が本件訴状とともに提出して侵害製品として特定した当初の被告
製品目録の中の第１図～第４図において示されたパッケージは，すべて
Fan-inタイプであり，Fan-in/outタイプのパッケージは示されていない。
原告は，本件各発明がいずれもFan-inタイプに係るものであり，被告
製品も当然にFan-inタイプに係るものであるという前提で，被告製品の
十分な確認を怠って本件訴えを提起したものであり，その後，被告製品
がFan-in/outタイプと判明したことから，このタイプにまでクレームの
範囲を拡大して主張しているにすぎない。
（オ）出願経過
本件各特許権の出願の経過は，次のとおりである。
ａ 本件特許権１
原告から特許庁に平成１４年６月１０日付けで提出された手続補正
書（乙９）によれば，本件発明１の審査請求時の内容（当時の請求項
用基板において， 半導体素子搭載領域と，該半導体素子搭載領域の
外側の樹脂封止用半導体パッケージ領域とを，複数組備え， 上記配
線は，ワイヤボンディング端子と，外部接続端子と，該ワイヤボンデ
ィング端子及び該外部接続端子をつなぐ上記配線とを含む所定の配線
パターンを備え， 同一の上記配線パターンを有する上記半導体素子
搭載領域及び上記半導体パッケージ領域が，格子状に複数個配列され
ていることを特徴とする半導体素子搭載用基板。」とされている。
特許庁は，平成１４年９月３日に発した拒絶理由通知書（乙１０）
において，１０件の引用例に基づいて請求項１１を含む全請求項が進
歩性を有しない旨を通知した。
これに対し，原告は，平成１４年１０月２８日付け手続補正書（乙
ボンディング端子は上記樹脂封止用半導体パッケージ領域に設けられ，
上記外部接続端子は上記半導体素子搭載領域に設けられ，）を追加す
る補正をして引用文献との差異を生じさせ，その技術的範囲の限定を
明確にするとともに，同日付け意見書（乙１１）において，「（３）
進歩性 本願発明の配線では，外部接続端子をワイヤボンディング端
子部より内側に設けることによって，パッケージを従来より単純な構
造にすることができ，従来より小型化することができます。」「これ
らの文献〔判決注・引用文献〕に記載されたパッケージは，いずれも
本願発明のように外部接続端子をワイヤボンディング端子部より内側
に設けるものではなく，いずれの文献にも，このような構造にするこ
とで所謂チップサイズの小型パッケージを実現することを示唆する記
載はありません。 本願発明は，外部接続端子をワイヤボンディング
端子部より内側に設けてチップサイズパッケージングを実現するもの
であって，このような構造に関する記載も，これを示唆する記載もな
い引用文献１～１０から容易に導かれるものではないと思います。」
としている。
このように，本件発明１の技術的特徴は，構成要件エにあり，上記
の「チップサイズパッケージングを実現するものであって」という表
現からみても，外部接続端子が半導体素子搭載領域のみに設けられて
いる点にあることは明らかである。
ｂ 本件特許権２
原告から特許庁に平成１４年６月１０日付けで提出された手続補正
書（乙１７）によれば，本件発明２の審査請求時の内容（当時の請求
項１）は，「 それぞれ半導体素子を搭載するための，複数個の半導
体素子実装基板部と， 上記半導体素子実装基板部間を連結するため
の連結部と， 位置合わせマーク部とを備え， 上記連結部は導電層
を有することを特徴とする半導体素子実装用基板。」とされている。
特許庁は，平成１４年９月３日に発した拒絶理由通知書（乙１８）
において，１２件の引用例に基づいて請求項１を含む全請求項が進歩
性を有しない旨を通知した。
これに対し，原告は，平成１４年１０月２８日付け手続補正書（乙
素子実装基板部は，半導体素子搭載領域，上記半導体素子搭載領域の
外側の樹脂封止用半導体パッケージ領域，及び上記樹脂封止用半導体
パッケージ領域に設けられたワイヤボンディング端子と，上記半導体
素子搭載領域に設けられた外部接続端子とを含む配線を備え，）を追
加する補正をして引用文献との差異を生じさせ，その技術的範囲の限
定を明確にするとともに，同日付け意見書（乙１９）において，
「（２）進歩性 本願発明の配線では，外部接続端子をワイヤボンデ
ィング端子部より内側に設けることによって，パッケージを従来より
単純な構造にすることができ，従来より小型化することができま
す。」「 また，引用文献１～１２に記載されたパッケージは，いず
れも本願発明のように外部接続端子をワイヤボンディング端子部より
内側に設けるものではなく，いずれの文献にも，このような構造にす
ることで所謂チップサイズの小型パッケージを実現することを示唆す
る記載はありません。」としている。
このように，本件発明２の技術的特徴は，構成要件シにあり，上記
の「チップサイズの小型パッケージを実現する」という表現からも，
外部接続端子が半導体素子搭載領域のみに設けられている点にあるこ
とは明らかである。
ｃ 本件特許権３
原告から特許庁に平成１４年６月１０日付けで提出された早期審査
に関する事情説明書（乙２１）では，「（ⅲ）先行技術文献との対比
説明 文献（イ）～（ハ）のいずれにも，半導体素子搭載用基板と，
それを用いた半導体パッケージとが開示されております。しかし，文
献（イ），（ロ）のいずれにも，本願発明のように，素子と基板とが
ワイヤボンディングにより接続され，しかもファンイン構造（すなわ
ち，パッケージ領域にワイヤボンディング端子が，その内側の半導体
素子搭載領域に外部接続端子がそれぞれ設けられた構造）であって，
外部接続端子が支持体の開口部に設けられている半導体パケージ〔判
決注・「パッケージ」の誤記と認める。〕や，それに用いられる素子
搭載用基板は開示されておりません。」「 本願発明は，ワイヤボン
ディングにより基板と素子とを接続しつつ，ファンインタイプ（すな
わち，外部接続端子を，ボンディングワイヤ等の半導体素子との導通
のための配線が，基板上の表面配線に接続した位置より内側に配置す
るタイプ）の構成にすることで，チップサイズとほぼ同等の小型パッ
ケージを実現するものです〔省略〕。）」としている。
本件発明３は，早期審査に関するこのような事情説明の結果，特許
されたものであるから，その技術的な特徴は，請求項の記載自体及び
事情説明書の記載から，構成要件ヌにあり，特に，上記半導体素子搭
載領域のみに形成された外部接続端子という点にあることは明らかで
ある。
出願経過は，技術的範囲の解釈にあたって参酌される。本件各発明に
ついては，原告自身が出願の過程において，本件各発明はファンイン構
造のものを対象とし，その構成により，チップサイズとほぼ同等の小型
パッケージを実現すると主張した結果，特許されたものである。Fan-i
nとFan-in/outあるいはFan-outとは技術構成が異なり，Fan-in/outある
いはFan-out構造の半導体パッケージでは，チップサイズとほぼ同等の
小型パッケージを実現することはできず，両者ではその作用効果が異な
る。
以上によれば，本件各発明はFan-inタイプの半導体素子搭載用基板に係
る発明と解すべきであるから，Fan-in/outタイプである被告製品は，本件
発明１の構成要件エ，本件発明２の構成要件シ，本件発明３の構成要件ヌ
を充足しない。
（３）本件特許権２の構成要件サⅲの充足性について
ア 被告製品の構造
被告製品は，マトリクス状に配置された複数の配線パターン部Ｐとスプ
ロケットホール７とが所定の位置関係になっていない。複数の配線パター
ン部Ｐがマトリクス状に配置された所定の箇所に目印１０が位置すること
は認める。
イ 理由
被告製品において，スプロケットホール７の用途は，スプロケットの歯
に係合させてフィルムを送るためのものである。構造上，目印１０のよう
な特徴部分はあるが，切り分ける際の位置決めに利用されるかなど，需要
者がこれを何の目的に使用しているかは知らない。
（４）まとめ
被告製品は，その構造と構成要件の解釈に照らし，次のとおり，いずれも
本件各特許権の構成要件を充足しない。
ア 本件特許権１
（ア）構成要件イの充足性
半導体素子搭載予定部分４と樹脂封止予定部分５は存在しない。
（イ）構成要件エの充足性
ランド部２１はワイヤボンディング接続端子２２の内側及び外側の双
方にあるが，半導体素子搭載予定部分４と樹脂封止予定部分５は存在し
ない。
（ウ）構成要件オの充足性
同じ配線パターンが多数配列されているものの，半導体素子搭載予定
部分４と樹脂封止予定部分５は存在しない。
イ 本件特許権２
（ア）構成要件サⅲの充足性
スプロケットホール７はスプロケットの歯に係合するためのものであ
る。
（イ）構成要件シの充足性
半導体素子を搭載する各基板部はワイヤボンディング接続端子２２と
ランド部２１を含む配線部２を備え，ランド部２１はワイヤボンディン
グ接続端子２２の内側及び外側の双方にあるが，半導体素子搭載予定部
分４と樹脂封止予定部分５は存在しない。
ウ 本件特許権３
（ア）構成要件ニの充足性
半導体素子搭載予定部分４と樹脂封止予定部分５は存在しない。
（イ）構成要件ヌの充足性
配線部２はワイヤボンディング接続端子２２とランド部２１とこれら
を接続する配線２３を含み，ランド部２１はワイヤボンディング接続端
子２２の内側及び外側の双方にあるが，半導体素子搭載予定部分４と樹
脂封止予定部分５は存在しない。
〔被告の主張〕
（１）本件特許権１
ア 本件発明１は，特開平５－１０９９２２号公報（平成５年４月３０日発
行，乙１。なお，以下，特許公報を書証番号により「乙１公報」などとい
う。）記載の発明と実質的に同一であって，新規性に欠ける。
仮にそうでないとしても，乙１公報の発明と乙４公報（特開昭６４－５
号公報，平成４年２月４日発行）又は乙８公報（特開平３－９４４３０号
公報，平成３年４月１９日発行）記載の技術に基づいて当業者が容易に発
明をすることができたものであって，進歩性に欠ける。
イ 乙１公報には，次の記載があり，別紙乙１公報図面記載【図１】(Ａ)及
び(Ｂ)の図面が示されている。
「【要約】
【目的】半導体素子の大きさを限定することなく，多ピンで小型の半導
体装置を提供する。
【構成】半導体素子１の下面に接着剤５及び絶縁シート６を介して，樹
脂基板８のスルーホールを有しており，そのスルーホール内には外部接
続用リードピン９が挿入されている。樹脂基板８上の配線回路はスルー
ホールより外側に向って形成されていて，半導体素子と電気的接続する
ための素子接続用端子７は，スルーホールの外側に有している。」
「【請求項２】 外部接続用リードピンがすべて半導体素子の外形内の下
面に取付けられていることを特徴とする請求項１に記載の半導体装
置。」
「【０００５】
【実施例】次に本発明によって図面を参照して説明する。図１の（Ａ）
は本発明の第１の実施例の半導体装置の断面図である。樹脂基板８は，
ガラス布エポキシやガラス布ＢＴやガラス布ポリイミド等の積層板で成
っており，表裏両面には銅が張られている。また表裏の銅を導通させる
ためにスルーホール１０を設けてめっきを行ない，表裏面の銅をエッチ
ングすることにより回路が形成されている。スルーホール１０には，リ
ン青銅，コバール，４２ａｌｌｏｙ等に半田めっきが施こされている外
部接続用リードピン９が挿入されている。図１の（Ｂ）は本発明の第１
の実施例の樹脂基板の上面図である。外部接続用リードピンを挿入する
スルーホールが半導体素子１の外形内に設けられており，半導体素子１
と外部接続用リードピン９とを電気的接続するための素子接続用端子７
がスルーホールの外側に形成されている。半導体素子１は絶縁シート６
を介して接着剤５に固定されている。素子接続用端子７と半導体素子１
を接続線３により電気的接続させ，エポキシ系の封止樹脂２により接続
線及び半導体素子を外圧より保護する。」
「【０００７】
【発明の効果】以上説明したように本発明は，少なくとも最内列に形成
したスルーホールに挿入した外部接続用リードピンより外側に素子接続
用端子を有しているので，最内列ピンの配列サイズに関係なく又，パッ
ケージサイズも規格外の大きなサイズにする必要なく，大きな半導体素
子を搭載することが可能となるという効果を有する。」
これらの記載と図面を参照すると，乙１公報には，「樹脂基板８上に複
数の配線回路が設けられ，配線回路はスルーホールより外側に向かって形
成されている。配線回路の外側端にある素子接続用端子７は，接続線３に
より半導体素子１と電気的接続するためのものである。また，配線回路の
内側端にあって，スルーホールの周囲を取り囲んでいる環状の端子であり，
スルーホール内に挿入される外部接続用リードピン９と電気的接続するた
めの端子（以下「環状外部接続端子」と称する。別紙参考図面記載【図
ガラス布エポキシ等の積層板と複数の配線回路とを備える，半導体
素子１を搭載する樹脂基板８において，
半導体素子１を搭載する領域と，該半導体素子搭載領域の外側の封
止樹脂２により保護された半導体パッケージ領域とを備え，
上記配線回路は，素子接続用端子７と，環状外部接続端子とを含む
所定の配線回路を備え，
上記素子接続用端子７は上記半導体パッケージ領域に設けられ，上
記環状外部接続端子は上記半導体素子の外形内，すなわち，半導体素
子搭載領域に設けられた，
ことを特徴とする半導体素子搭載用樹脂基板８。
ウ 乙１公報発明１と本件発明１との構成（なお，乙１公報発明１の「環状
外部接続端子」は本件発明１の「外部接続端子」に相当し，仮に，本件発
明１の「外部接続端子」が配線パターン３３の一部ではなく，外部基板と
の接続部４２のような部材を意味すると解釈しても，それは乙１公報発明
は，環状外部接続端子，スルーホール及び外部接続用リードピン９が半導
体素子１の外形内に設けられて，パッケージサイズを大きなサイズにする
必要がないため小型化することができ，本件発明１の効果に対応する。）
を対比し，本件特許権１の分説に照らせば，
絶縁性支持体と複数の配線とを備える半導体素子搭載用基板におい
て，
半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用
半導体パッケージ領域とを，備え，
上記配線は，ワイヤボンディング端子と，外部接続端子とを含む所
定の配線パターンを備え，
上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ領
域に設けられ，上記外部接続端子は上記半導体素子搭載領域に設けら
れる，
ことを特徴とする半導体素子搭載用基板。
の点で一致し，次の点で相違する。
相違点
本件発明１では，半導体素子搭載領域と半導体パッケージ領域
とを複数組備え（構成要件イ），同一の上記配線パターンを有す
る上記半導体素子搭載領域及び上記半導体パッケージ領域が複数
個配列されている（構成要件オ）のに対し，乙１公報発明１では，
これらの領域を複数組備え，複数個配列することを明記していな
い点
エ 本件発明１の技術的特徴は，構成要件エの「上記外部接続端子は上記半
導体素子搭載領域に設けられ」ている点にあり，このことは，前記１〔被
告の主張〕（２）のとおりであるから，上記相違点は，本件発明１の技術
的特徴ではない些末な要素に関するものである。しかも，半導体素子搭載
用基板の製造分野において，半導体パッケージ領域を１個ずつ個別に製造
することは例外的であり，通常の製造工程で同一基板上に半導体パッケー
ジ領域を複数個配列することは技術常識であるから，当業者であれば，乙
して了知すべきである。
したがって，本件発明１は，乙１公報に実質的に記載されているに等し
く，乙１公報発明１と実質的に同一である。
仮に，乙１公報に複数個配列の実質的な記載がないとしても，このこと
は，本件特許権１の最先優先権主張日の当時から周知である。すなわち，
同じ技術分野に属する①乙４公報の記載（３頁左上欄９，１０行，「配線
回路部Ａ複数個を，両側の連結部Ｂにより連結しており」）と第１図，②
乙５公報の記載（特許請求の範囲（１）項，「複数の回路基板形成域」）
と第１図，③乙６公報の記載（２頁左上欄１，２行，「１０は金属箔配線
を示し，これが長手方向にくり返し形成されている。」）と第１図，第７
図，④乙７公報の記載（２頁左下欄１０，１１行，「搬送用送り孔１ａを
半導体搭載部毎に順次７づつ打ち抜き」）と第１図（ａ），⑤乙８公報の
記載（３頁右上欄１５～１７行，「ベースフィルム１０上には回路パター
ンが繰り返しパターンで形成され」）と第２図により，周知の常用技術で
あることが明らかである。
したがって，上記相違点については，製造設計上当然の技術事項として
構成することができる。
オ よって，本件発明１は，乙１公報発明１と実質的に同一であるか，又は，
乙１公報発明１及び周知技術に基づいて，同じ技術分野における通常の知
識を有する者が容易に発明をすることができたから，特許法２９条１項又
は２項の規定により，特許を受けることができないものであり，同法１２
カ 原告の主張に対する被告の反論
（ア）外部接続端子について
被告は，乙１公報の記載事実について，本件発明１に関連する記載箇
所を抽出した上で，「半導体素子搭載用樹脂基板」の発明（乙１公報発
明１）を特定し，本件発明１と対比しており，本件発明２及び３でも同
様であるから，「半導体パッケージと半導体素子搭載用基板との区別を
せずに対比している」，「部材としての半導体素子搭載用基板との比較
をしていない」との原告の主張は失当である。乙１公報が半導体パッケ
ージの発明に係るものであるとしても，その半導体パッケージの一部と
して，乙１公報には，半導体素子１を搭載する樹脂基板８が開示されて
おり，本件各発明の半導体素子搭載用基板が乙１公報に明示されている。
外部接続端子を「パッケージ外部接続端子」（「はんだボール」「リ
ードピン」「バンプ」のように，外部基板に電気的に接続するための半
導体素子搭載基板上の配線パターンの一部でない端子）と「基板配線外
部接続端子」（半導体素子搭載用基板上のワイヤボンディング端子を
「パッケージ外部接続端子」に電気的に接続するための半導体素子搭載
基板上の配線パターンの一部としての端子）に区別すれば，乙１公報に
は，外部接続用リードピン９と環状外部接続端子の両方が開示されてお
り，外部接続用リードピン９がパッケージ外部接続端子に，環状外部接
続端子が基板配線外部接続端子にそれぞれ該当するから，本件各発明の
外部接続端子と対比すべき乙１公報の端子は，基板配線外部接続端子に
該当する環状外部接続端子である。原告の主張するように，ＰＧＡ用基
板が個別に切り出された後に外部接続用の接続ピンを挿入するものであ
ったと仮定しても，乙１公報のＰＧＡ用基板は，接続ピンを挿入する前，
個別に切り出す前に本件発明１の全構成要素を実質上備えている。なお，
乙２９公報（特開平３－１９５０５１号公報，平成３年８月２６日発
行），乙３０公報（特開平５－６９４５号公報，平成５年１月１４日発
行），乙２７公報（特開平５－２９５２６号公報，平成５年２月５日発
行），乙３１公報（特開平５－１５２４９６号公報，平成５年６月１８
日発行）及び乙３２公報（特開昭６１－２０８２２６号公報，昭和６１
年９月１６日発行）によれば，ＰＧＡ用基板が外部接続用リードピンを
備えない状態であっても，当業界においてＰＧＡ用の半導体素子搭載用
基板と呼ばれている。
乙２公報（特開平２－１３３９４３号公報，平成２年５月２３日発
行）のバンプ２１は，パッケージ外部接続端子に該当するものである。
乙２公報のＦＩＧ．３Ｂに図示されているように，各導体路２０の一端
には第１の接続領域１９が存在し，他端には「貫通孔１８に接続する端
子部」が存在しており，この後者が基板配線外部接続端子であって，本
件各発明の外部接続端子に相当する。
また，乙３公報（特開平４－１０３１５２号公報，平成４年４月６日
発行）のリードピン４も，パッケージ外部接続端子に該当するものであ
る。乙３公報のスルーホール配線３に接続する内部配線２の端子部は，
基板配線外部接続端子であって，本件各発明の外部接続端子に相当する。
このように，乙１公報から乙３公報までには，本件各発明の配線の一
部である外部接続端子としての基板配線外部接続端子が開示されており，
乙１公報の外部接続用リードピン９，乙２公報のバンプ２１，乙３公報
のリードピン４のようなパッケージ外部接続端子を本件各発明の外部接
続端子と対比すること自体が間違いである。
したがって，乙１公報の外部接続用リードピン９は，本件発明１の半
導体素子搭載用基板と乙１公報の樹脂基板８との対比において，何ら関
係のない要素であり，外部リードピン９の存在やその挿入のタイミング
に拘泥することは，全く無意味である。
（イ）「上記外部接続端子は上記半導体搭載領域に設けられ」の解釈につい
て
乙１公報には，明らかに環状外部接続端子が開示されている。これは，
樹脂基板が備える配線回路の一部としての接続端子であり，半導体素子
外形内に設けられ，その結果，半導体パッケージを小型化する効果を発
揮している。
したがって，本件発明１の外部接続端子は乙１公報に開示されており，
本件発明１の構成要件ウ及び同エは，乙１公報に明らかに開示されてい
るといえる。
そして，本件発明１の構成要件エのうち，「外部接続端子は半導体素
子搭載領域に設けられ」ている点こそが本件発明１の本質的な技術的特
徴であって，このことは，本件発明３の出願につき平成１４年６月１０
日付けで原告の提出した早期審査に関する事情説明書（乙２１。２頁下
から５行～３頁３行，３頁１１～１５行），本件発明１の出願過程で原
告の提出した意見書（乙１１。２頁下から９～２行），本件明細書１の
【００３７】段落の記載から明らかであり，原告は，この本質的な技術
的特徴に係る議論を回避して，Fan-inタイプパッケージに関する議論を
展開している。
（ウ）複数の半導体パッケージ領域の形成について
原告は，ＰＧＡ用基板について，一般的に切り出される前の時点にお
いて，複数個の半導体素子搭載領域及び半導体パッケージ領域が存在す
ることを自身で認めているものである。
仮に，切り出された後に外部接続用リードピン９が挿入されるとして
も，本件発明１の外部接続端子に相当するものは，配線回路の一部であ
る環状外部接続端子であることから，乙１公報のＰＧＡ用基板は，切り
出される前から，本件発明１の構成要素をすべて実質上備えているとい
える。
乙４公報には，ＩＣカード用の複合配線基板が開示されており，複合
配線基板自体は，本件発明１の半導体素子搭載用基板と同じ技術分野に
属するものであり，乙４公報に記載された技術を乙１公報に記載された
ＰＧＡ用基板に適用することは当業者にとって容易である。また，乙５
公報から乙８公報までについても，本件発明１と同じ技術分野に属する
発明を開示しており，これらを乙１公報に記載されたＰＧＡ用基板に適
用することは当業者にとって容易である。
なお，乙３３公報（特開昭６１－２４８４５３号公報，昭和６１年１
導体パッケージ領域を複数組備えたＰＧＡ用基板は周知である。
（エ）乙１公報の発明の課題と効果について
乙１公報【要約】の【目的】には，「小型の半導体装置を提供する」
と記載され，【０００３】【発明が解決しようとする課題】には，「外
形サイズが大きくなってしまうという問題があった。また，この種の外
形サイズを大きくしたパッケージは，・・・特殊仕様になってしまうと
いう問題点があった」と記載され，さらに，【０００７】には，「パッ
ケージサイズも規格外の大きなサイズにする必要なく」と記載されてい
る。
したがって，乙１公報の発明の目的は小型の半導体装置の提供であり，
発明の課題及び効果は大きいパッケージの小型化であるから，乙１公報
の発明と本件発明１とは効果を同一にするものである。
（オ）ダイボンド材とスルーホールについて
乙１公報に示された環状外部接続端子は，本件各発明の外部接続端子
に対比すべき基板配線外部接続端子であり，乙１公報に記載されたＰＧ
Ａ型樹脂基板８は半導体素子搭載用基板である。いずれも，リードピン
そもそも，物の発明に製造プロセスを持ち出すこと自体が間違っている。
仮に，ダイボンド材がスルーホールを埋めてしまうおそれがあったと
しても，乙１公報の【要約】の【構成】欄に「半導体素子１の下面に接
着剤５及び絶縁シート６を介して，樹脂基板８のスルーホールを有して
おり，」と記載され，【図１】（Ａ）にも明示されているように，絶縁
シート６の存在によって，接着剤５がスルーホールを埋めてしまう懸念
は無用となる。
日経マイクロデバイス１９８７年８月号（乙３７）６８頁図１０及び
右欄の「同社はＰＧＡの基板が５枚程度リードフレーム状につながった
状態で取り扱い，自動化を図っている（図１０）。ピンも自社で取り付
ける。リードフレーム状の基板にダイ・ボンディング，ワイヤー・ボン
ディングし，ポッティング樹脂とメタル・キャップで封止する。そして
ピンを挿入する。・・・ピン打ち後，ピンの接合部を半田付けする。キ
ャップにマーキングして，最後にフレームから切り離す。」との記載に
よれば，ＰＧＡ用基板において，半導体素子を搭載した後にピンを挿入
する周知技術が示され，また，ピンを挿入する前でも，半導体素子搭載
用基板が複数の半導体素子搭載領域を備えるものが周知技術であること
も示されている。また，このことは，日経マイクロデバイス１９８６年
ターニングしたプリント基板を切断せず，５枚程度つながった状態で基
板の製造元から受け取る（図１）。基板にＬＳＩチップをダイ・ボンデ
ィングし，ワイヤー・ボンディングする。その上にエポキシ樹脂をポッ
ティングし，メタル・キャップで封止する。ピン挿入，ハンダ付け，マ
ーキング後，最後に各パッケージをバラバラにする」との記載からも同
様である。
（２）本件特許権２
ア 本件発明２は，乙１公報の発明と乙４公報から乙８公報までの技術に基
づいて当業者が容易に発明をすることができたものであって，進歩性に欠
ける。
イ 乙１公報には，前記（１）イのとおりの記載と図面がある。
これらを参照すると，乙１公報には，「樹脂基板８上に複数の配線回路
が設けられ，配線回路はスルーホールより外側に向かって形成されている。
配線回路の外側端にある素子接続用端子７は，接続線３により半導体素子
スルーホールの周囲を取り囲んでいる環状の端子であり，スルーホール内
に挿入される外部接続用リードピン９と電気的接続するための環状外部接
続端子」が示されているから，次の発明（以下「乙１公報発明２」とい
う。）が記載されている。
半導体素子１を搭載するための，半導体素子搭載樹脂基板８を備え，
上記半導体素子搭載樹脂基板８は，半導体素子１を搭載する領域，
上記半導体素子搭載領域の外側の封止樹脂２により保護された半導体
パッケージ領域，及び上記封止樹脂半導体パッケージ領域に設けられ
た素子接続用端子７と，上記半導体素子搭載領域に設けられた環状外
部接続端子とを含む配線回路を備える
ことを特徴とする半導体素子搭載用樹脂基板８。
ウ 乙１公報発明２と本件発明２との構成（なお，乙１公報発明２の「環状
外部接続端子」は本件発明２の「外部接続端子」に相当し，仮に，本件発
明２の「外部接続端子」が配線８２の一部ではなく，外部基板との接続部
部接続用リードピン９」に相当する。）と効果（乙１公報発明２は，環状
外部接続端子，スルーホール及び外部接続用リードピン９が半導体素子１
の外形内に設けられて，パッケージサイズを大きなサイズにする必要がな
いため小型化でき，本件発明２の効果に対応する。）を対比し，本件特許
権２の分説に照らせば，
半導体素子を搭載するための，半導体素子実装基板部を備え，
上記半導体素子実装基板部は，半導体素子搭載領域，上記半導体素
子搭載領域の外側の樹脂封止用半導体パッケージ領域，及び上記樹脂
封止用半導体パッケージ領域に設けられたワイヤボンディング端子と，
上記半導体素子搭載領域に設けられた外部接続端子とを含む配線を備
える
ことを特徴とする半導体素子実装用基板。
の点で一致し，次の点で相違する。
相違点Ａ
本件発明２では，複数個の半導体素子実装基板部を備えている
（構成要件サⅰ）のに対し，乙１公報発明２では，その複数個を
明記していない点
相違点Ｂ
本件発明２では，半導体実装基板部間を連結するための連結部
と（構成要件サⅱ）位置合わせマーク部とを備えている（構成要
件サⅲ）のに対し，乙１公報発明２では，そのような連結部と位
置合わせマーク部を明記していない点
相違点Ｃ
本件発明２では，連結部が導電層を有する（構成要件ス）のに
対し，乙１公報発明２では，連結部の導電層を明記していない点
エ 本件発明２の技術的特徴は，構成要件シにあり，特に，このうちの「上
記半導体素子搭載領域に設けられた外部接続端子」という点にあることは，
前記１〔被告の主張〕（２）のとおりであるから，上記各相違点は，本件
発明２の技術的特徴ではない些末な要素に関するものである。
（ア）相違点Ａ
乙１公報発明２では，半導体素子搭載領域と半導体パッケージ領域と
を１組のみ示し，それらの複数個の存在を明記していない。しかし，半
導体素子搭載用基板の製造分野において，半導体パッケージ領域を１個
ずつ個別に製造することは例外的であり，通常の製造工程で同一基板上
に半導体パッケージ領域を複数個配列することは技術常識であるから，
当業者であれば，乙１公報に記載がなくとも，複数個配列を予定してい
ることを当然の事項として了知すべきである。
したがって，相違点Ａは，乙１公報に実質的に記載されているに等し
く，本件発明２は，相違点Ａに関し，乙１公報発明２と実質的に同一で
ある。
仮に，乙１公報に複数個配列の実質的な記載がないとしても，このこ
とは，本件特許権２の最先優先権主張日の当時から周知である。すなわ
ち，同じ技術分野に属する①乙４公報の記載（３頁左上欄９，１０行，
「配線回路部Ａ複数個を，両側の連結部Ｂにより連結しており」）と第
形成域」）と第１図，③乙６公報の記載（２頁左上欄１，２行，「１０
は金属箔配線を示し，これが長手方向にくり返し形成されている」）と
第１図，第７図，④乙７公報の記載（２頁左下欄１０，１１行，「搬送
用送り孔１ａを半導体搭載部毎に順次７づつ打ち抜き」）と第１図
（ａ），⑤乙８公報の記載（３頁右上欄１５～１７行，「ベースフィル
ム１０上には回路パターンが繰り返しパターンで形成され」）と第２図
により，周知の常用技術であることが明らかである。
したがって，相違点Ａについては，製造設計上当然の技術事項として
構成することができる。
（イ）相違点Ｂ
乙１公報発明２では，半導体素子実装基板部間を連結するための連結
部と位置合わせマーク部を明記していない。しかし，半導体素子搭載用
基板の製造分野において，半導体素子実装基板部を１個ずつ個別に製造
することは例外的であり，通常の製造工程で同一基板上に半導体素子実
装基板部を複数個連結することは技術常識であるから，当業者であれば，
乙１公報に記載がなくとも，複数個配列を予定していることを当然の事
項として了知すべきである。そして，複数個の半導体素子実装基板部を
備えるためには，それらの間を連結する連結部を備える必要があること
は明白であり，また，半導体パッケージ製造分野において，半導体を樹
脂でモールするなどのために位置合わせ用のマークを備えることも技術
常識であり，乙１公報発明２において，位置合わせマーク部を備えるこ
とを予定していることも当然の事項として了知すべきである。
したがって，相違点Ｂは，乙１公報に実質的に記載されているに等し
く，本件発明２は，相違点Ｂに関し，乙１公報発明２と実質的に同一で
ある。
仮に，乙１公報に「半導体素子実装基板部間を連結するための連結部
と，位置合わせマーク部」の実質的な記載がないとしても，このことは，
本件特許権２の最先優先権主張日の当時から周知である。すなわち，①
乙４公報の記載（３頁左上欄９，１０行，「配線回路部Ａ複数個を，両
側の連結部Ｂにより連結しており」）と第１図（連結部Ｂ及び位置合わ
せ用の孔の図示），②乙５公報の記載（特許請求の範囲（１）項，「こ
れら回路基板形成域の側方に連設した支持枠〔連結部に相当〕」，３頁
左上欄３～５行，「両支持枠部分１９の各端部には適当な位置決め穴乃
至は支持穴２０を適宜形成することが出来る」）と第３図（支持枠部分
求の範囲（１）項，「長尺状の可〔撓〕性絶縁性フィルム〔連結部に相
当〕上に，金属箔配線が形成され」，３頁右下欄７～１２行，「パーフ
ォレーション〔位置合わせマーク部に相当〕周囲の強度は充分であり，
・・・その際の位置精度を下げることがない。」と第７図（フィルムキ
ャリヤ１及びパーフォレーション１０の図示），④乙７公報の記載（２
頁右上欄２，３行，「ポリイミド製ベーステープ（絶縁性フィルム）１
〔連結部に相当〕」，２頁左下欄１３，１４行「搬送用送り孔１ａ〔位
置合わせマーク部に相当〕」）と第１図（ａ）（ポリイミド製ベーステ
ープ１と搬送用送り孔１ａの図示），⑤乙８公報の記載（３頁右上欄１
ム１０で連結されていること）と第２図（位置合わせ孔の図示）により，
周知の常用技術であることが明らかである。
したがって，相違点Ｂについては，製造設計上当然の技術事項として
構成することができる。
（ウ）相違点Ｃ
乙１公報発明２では，剛性を与えるための連結部が有する導電層を明
記していない。しかし，半導体素子搭載用基板の製造分野において，強
度を増すために「連結部は導電層を有する」ようにすることは，本件特
許権２の最先優先権主張日の当時から周知である。すなわち，①乙４公
報の記載（３頁左下欄７～１１行，「金属層１１ｄを連結部の配線基板
に設けたのは，複合配線基板としての機械的強度の向上と・・・をはか
るためであり，配線基板１１の配線導体１１ｃ形成時に同時に形成し
た。」）と第３図（金属層１１ｄの図示），②乙５公報の記載（２頁左
上欄６～８行，「支持枠部分６には機械的強度を確保する為に導電層を
残置することも出来る。」），③乙６公報の記載（３頁右上欄１１～１
銅箔であり」と第７図（補強材１３の図示），④乙７公報の記載（特許
請求の範囲（１）項，「金属箔は，絶縁性フィルムの側縁に送り孔の部
分を除いて連続的に付着され，送り孔の開口縁を補強する」と第１図
（ａ）（搬送用送り孔補強用帯６及び帯間隔変化防止用横桟７の図示），
⑤乙８公報の記載（３頁右上欄１５行以降，回路パターンを連結するベ
ースフィルム１０上に導電性のバスライン４２が設けられていること）
と第２図（同旨の図示）により，周知の常用技術であることが明らかで
ある。
したがって，相違点Ｃについては，製造設計上当然の技術事項として
構成することができる。
オ よって，本件発明２は，乙１公報発明２及び周知技術に基づいて，同じ
技術分野における通常の知識を有する者が容易に発明をすることができた
から，特許法２９条２項の規定により，特許を受けることができないもの
であり，同法１２３条１項２号に基づき，無効とすべきことが明白である。
原告は，同法１０４条の３第１項の規定により，本件特許権２を行使する
ことができない。
カ 原告の主張に対する被告の反論
（ア）本件発明２についての原告の主張に対する反論は，基本的に本件発明
項にのみ反論する。
（イ）相違点Ａ
乙１公報発明２と本件発明２との対比にあたって，接続ピンは何ら関
係がなく，その挿入前であるか否かは問題とならない。仮に，ＰＧＡ用
基板が接続ピン挿入前に個別に切り出されるものであるとしても，その
前においては，半導体素子を搭載するための複数個の半導体素子実装基
板部が連結されている。
また，原告は，ＰＧＡ用基板について，一般的に切り出される前の時
点において，複数個の半導体素子搭載領域及び半導体パッケージ領域が
存在することを自身で認めているものである。
したがって，相違点Ａは，乙１公報に実質的に記載されているに等し
く，あるいは，周知の技術を適用することにより得られる，製造設計上，
当然の技術事項である。
（ウ）相違点Ｂ
前記エ（ア）のとおり，乙１公報に複数個の半導体素子搭載用基板が
実質的に記載されているに等しいことから，連結部及び位置合わせマー
クについても，実質的に記載されているに等しい。あるいは，周知の技
術を適用することにより得られる製造設計上当然の技術事項である。
（エ）相違点Ｃ
複数個の半導体素子搭載用基板が連結されていれば，その連結部の強
度を増すことは製造設計上当然に要求される事項である。これを解決す
るために，乙４公報から乙８公報までの周知技術を乙１公報発明２に適
用することは極めて容易である。乙４公報から乙８公報までの発明は乙
者の通常の創作能力の範囲内であり，これを妨げる事情はない。
（３）本件特許権３
ア 本件発明３は，乙１公報の発明と実質的に同一であって，新規性に欠け
る。
仮にそうでないとしても，乙１公報の発明と乙４公報から乙８公報まで
の技術に基づいて当業者が容易に発明をすることができたものであって，
進歩性に欠ける。
イ 乙１公報には，前記（１）イのとおりの記載と図面がある。
これらを参照すると，乙１公報には，「樹脂基板８上に複数の配線回路
が設けられ，配線回路はスルーホールより外側に向かって形成されている。
配線回路の外側端にある素子接続用端子７は，接続線３により半導体素子
スルーホールの周囲を取り囲んでいる環状の端子であり，スルーホール内
に挿入される外部接続用リードピン９と電気的接続するための環状外部接
続端子」が示されているから，次の発明（以下「乙１公報発明３」とい
う。）が記載されている。
ガラス布エポキシ等の積層板と，その上面に形成された複数の配線
回路とを備える，半導体素子１を搭載する樹脂基板８において，
半導体素子１を搭載する領域と，該半導体素子搭載領域の外側の封
止樹脂２により保護された半導体パッケージ領域とを備え，
上記配線回路は，上記半導体パッケージ領域に形成された素子接続
用端子７と，上記半導体素子搭載領域に形成された環状外部接続端子
とをつなぐ配線回路を含み，
上記環状外部接続端子の形成された箇所の上記積層板に，上記環状
外部接続端子に達するスルーホール１０が設けられている
ことを特徴とする半導体素子搭載用樹脂基板８。
ウ 乙１公報発明３と本件発明３との構成（なお，乙１公報発明３の「環状
外部接続端子」は本件発明３の「外部接続端子」に相当し，仮に，本件発
明３の「外部接続端子」が配線パターン３３の一部ではなく，外部基板と
の接続部４２のような部材を意味すると解釈しても，それは乙１公報発明
は，環状外部接続端子，スルーホール及び外部接続用リードピン９が半導
体素子１の外形内に設けられて，パッケージサイズを大きなサイズにする
必要がないため小型化することができ，本件発明３の効果に対応する。）
を対比し，本件特許権３の分説に照らせば，
絶縁性支持体と，その片面に形成された複数の配線とを備える半導
体素子搭載用基板において，
半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用
半導体パッケージ領域とを，備え，
上記配線は，上記半導体パッケージ領域に形成されたワイヤボンデ
ィング端子と，上記半導体素子搭載領域に形成された外部接続端子と
をつなぐ配線を含み，
上記外部接続端子の形成された箇所の上記絶縁性支持体に，上記外
部接続端子に達する開口部が設けられている
ことを特徴とする半導体素子搭載用基板。
の点で一致し，次の点で相違する。
相違点
本件発明３では，半導体素子搭載領域と半導体パッケージ領域
とを複数組備えている（構成要件ニ）のに対し，乙１公報発明３
では，これらの領域を複数組備えることを明記していない点
エ 本件発明３の技術的特徴は，構成要件ヌの「上記半導体素子搭載領域に
形成された外部接続端子」という点にあり，このことは，前記１〔被告の
主張〕（２）のとおりであるから，上記相違点は，本件発明３の技術的特
徴ではない些末な要素に関するものである。しかも，半導体素子搭載用基
板の製造分野において，半導体パッケージ領域を１個ずつ個別に製造する
ことは例外的であり，通常の製造工程で同一基板上に半導体パッケージ領
域を複数個配列することは技術常識であるから，当業者であれば，乙１公
報に記載がなくとも，複数個配列を予定していることを当然の事項として
了知すべきである。
したがって，本件発明３は，乙１公報に実質的に記載されているに等し
く，乙１公報発明３と実質的に同一である。
仮に，乙１公報に複数組（複数個配列）の実質的な記載がないとしても，
本件特許権３の最先優先権主張日の当時から周知である。すなわち，同じ
技術分野に属する①乙４公報の記載（３頁左上欄９，１０行，「配線回路
部Ａ複数個を，両側の連結部Ｂにより連結しており」）と第１図，②乙５
公報の記載（特許請求の範囲（１）項，「複数の回路基板形成域」）と第
し，これが長手方向にくり返し形成されている。」）と第１図，第７図，
④乙７公報の記載（２頁左下欄１０，１１行，「搬送用送り孔１ａを半導
体搭載部毎に順次７づつ打ち抜き」）と第１図（ａ），⑤乙８公報の記載
（３頁右上欄１５～１７行，「ベースフィルム１０上には回路パターンが
繰り返しパターンで形成され」）と第２図により，周知の常用技術である
ことが明らかである。
したがって，上記相違点については，製造設計上当然の技術事項として
構成することができる。
オ よって，本件発明３は，乙１公報発明３と実質的に同一であるか，又は，
乙１公報発明３及び周知技術に基づいて，同じ技術分野における通常の知
識を有する者が容易に発明をすることができたから，特許法２９条１項又
は２項の規定により，特許を受けることができないものであり，同法１２
カ 原告の主張に対する被告の反論
（ア）本件発明３についての原告の主張に対する反論は，基本的に本件発明
項にのみ反論する。
（イ）「外部接続端子に達する開口部」について
本件発明３の「絶縁性支持体の片面に形成された配線」は，乙１公報
の【０００５】【実施例】【図１】に「ガラス布エポキシ等の積層板と，
その上面に形成された複数の配線回路」として開示され，本件発明３の
「開口部」は，乙１公報の「スルーホール」として明示されている。本
件発明３と乙１公報発明３との対比にあたって，リードピン９は何ら関
係がなく，スルーホールは開口部である。
仮に，ＰＧＡ用基板のスルーホールは，内部にめっきが必要で，両面
配線を必要とするとしても，乙１公報の発明が本件発明３を開示してい
ることに変わりはなく，乙１公報の「環状外部接続端子に達するスルー
ホール」が本件発明３の「外部接続端子に達する開口部」に相当する。
なお，スルーホールに内部めっきのされていない状態でリードピン又
はバンプに接続することは可能であり，スルーホール内のめっきの有無
にかかわらず，基板配線外部接続端子が基板上のワイヤボンディング端
子をリードピン又はバンプと電気的に接続するための機能，すなわち，
本件発明３の半導体素子搭載用基板の外部接続端子と同一の機能を果た
していることは明らかである。
（ウ）なお，本件特許権３の請求項に，開口部を外部接続端子で「ふさぐ」
構造とするような限定の記載はない。
〔原告の主張〕
（１）本件特許権１について
ア 一致点，相違点について
被告の主張する相違点に加え，次の点も相違する。
すなわち，乙１公報の発明と本件発明１とを対比すれば，本件特許権１
の構成要件ウに関して，本件発明１の「外部接続端子」に対応するものは
乙１公報の発明の「外部接続用リードピン」であるから，「配線」に「外
部接続端子」が含まれないことになる点である。
イ 「外部接続端子」について
（ア）被告は，乙１公報発明１と本件発明１との対比において，最終製品の
半導体装置として完成した「半導体パッケージ」とその製造工程におけ
る部材としての「半導体素子搭載用基板」の区別をしていない。
本件発明１は，半導体素子搭載用基板に関する発明であるのに対し，
乙１公報は，全体としても，半導体パッケージに関する発明が記載され
ている。すなわち，乙１公報の【０００１】の【産業上の利用分野】に
「本発明は半導体装置に係わり，特にピングリッドアレイ型パッケージ
の半導体装置に関する。」と記載されていることから，乙１公報の発明
は，本件発明１の半導体素子搭載用基板に関するものではなく，ピング
リッドアレイ（Pin Grid Array：ＰＧＡ）型パッケージの半導体装置で
あるから，このＰＧＡ型半導体パッケージから部材としてのＰＧＡ用基
板を推測する必要がある。
そして，ＰＧＡ用基板は，日経ＢＰ社「ＶＬＳＩパッケージング技術
（上）」１９９３年１６７頁（乙３８）のＰＧＡ基板の一般的な製造法
の図に示されるように，基材にスルーホールを形成し，回路を形成し，
半導体パッケージ１個分を個別に切り出した後，外部接続用の接続ピン
をスルーホールに挿入し，ろう付け，めっき等を行って製造される。半
導体素子搭載用基板の製造の段階で接続ピンを挿入するのは，その挿入
時に半導体素子を破損させないためであり，通常の取引形態においても，
ＰＧＡ用基板は，接続ピンを備えた状態で顧客に納入される。
すると，乙１公報に記載された最終製品としての半導体パッケージか
らすれば，部材としてのＰＧＡ用の半導体素子搭載用基板は，外部接続
用リードピンを備えた構造になる。
乙２公報には，マルチチップモジュール用の高集積回路及びその製造
方法に関する発明が記載されており，「半導体素子搭載用基板」に関す
る発明としては，第３Ａ図～第３Ｃ図に関する説明（７頁左上欄１６行
～右上欄１８行，「複数の貫通孔１８が，基板プレート６と同じ材料で
形成可能な基板１７のマウント領域２内に，・・・グリッド間隔ｅで形
成される（第３Ａ図）。基板１７の上面からその下面へと延びた貫通孔
基板１７に・・・，第１の接続領域１９と，該第１の接続領域１９を貫
通孔１８に接続する導体路２０とが施される（第３Ｂ図）。ここで導体
路２０は，基板１７の上面と下面の両方に配置できる。・・・」「これ
に追加して，あるいは導体及び接続構造を施すのと同時に，貫通孔１８
はそれらを貫いてメタライズされると共に，基板１７の下面箇所に（好
ましくは電気化学蒸着によって），いわゆるバンプ２１の形の接点領域
が設けられる。この結果，第３Ｃ図の断面図に示すような基板が得られ
る。」）からも明らかなように，乙２公報に記載された「基板」の外部
接続端子は「バンプ２１」であって，本件特許権１の構成要件ウの外部
接続端子と相違し，構成要件エの開示もない。
乙３公報には，乙１公報と同じくＰＧＡタイプの半導体装置（パッケ
ージ）が記載されており，第２図からして，半導体チップ搭載基板の外
部接続端子として構成されているのは，「リードピン４」であり，さら
に，乙３公報の目的，課題は，半導体搭載面下にもリードピンと内部配
線を設けることにより，これらに影響されずに大きい半導体チップを搭
載することができるとするもので，本件発明１とは異なっているから，
乙３公報に記載された「半導体チップ搭載基板」の外部接続端子は「リ
ードピン４」であって，本件特許権１の構成要件ウの外部接続端子と相
違し，構成要件エの開示もない。
このように，乙１公報から乙３公報までに記載された発明と本件発明
明１では，「ワイヤボンディング端子と，外部接続端子とを含む所定の
配線パターン」に作り込まれた「外部接続端子」であるのに対し，乙１
公報から乙３公報までに記載された発明では，「リードピン」又は「バ
ンプ」が外部接続端子である。
（イ）被告は，乙１公報において，樹脂基板上に設けられた複数の配線回路
の内側端にあって，スルーホールの周囲を取り囲んでいる環状の端子で
あって，スルーホール内に挿入される外部接続用リードピンと電気的接
続をするための端子（環状外部接続端子）が示されていると主張する。
しかしながら，乙１公報の発明におけるＰＧＡ用の半導体素子搭載用
基板としての外部接続端子は，外部接続用リードピンであって，環状外
部接続端子ではない。そして，乙１公報の【０００５】において，「ス
ルーホール１０には，リン青銅，コバール，４２ａｌｌｏｙ等に半田め
っきが施こされている外部接続用リードピン９が挿入されている。」と
して，外部接続用リードピン９をスルーホール１０に挿入することが回
路形成とは別に記載されており，外部接続リードピン９が配線の一部と
して形成されるものではない。
さらに，被告は，本件発明１の外部接続端子が配線パターン３３の一
部でなく，外部基板との接続部４２のような部材を意味すると解釈した
としても，乙１公報発明１の外部接続用リードピン９に相当すると主張
する。
しかしながら，本件明細書１【００７０】後段の「半導体パッケー
ジ」の製造工程を説明する記載からも明らかなとおり，外部基板との接
続部４２は，半導体パッケージの外部接続端子であって，半導体素子搭
載用基板の外部接続端子ではない。
（ウ）したがって，乙１公報に記載されたＰＧＡ用基板は，「外部接続端
子」を備えておらず，本件特許権１の構成要件ウの開示がない。
ウ 「上記外部接続端子は上記半導体搭載領域に設けられ」の解釈
被告は，乙１公報発明１の「ＰＧＡ用基板」と本件特許権１の構成要件
エとを対比して，「上記環状外部接続端子は上記半導体素子の外形内，す
なわち半導体素子搭載領域に設けられた」ものと主張する。しかしながら，
構成要件ウの「外部接続端子」を備えていない以上，構成要件エの開示も
ない。
被告の主張は，乙１公報の発明が半導体パッケージに関するものであっ
て，半導体素子搭載用基板に関するものでないことを看過しているのみな
らず，Fan-inタイプのパッケージとFan-in/outタイプのパッケージをそれ
ぞれ独立した関係にあるととらえて本件発明１の技術的範囲をFan-inタイ
プのみに限定する点においても誤っている。
原告は，早期審査に関する事情説明，出願審査中に提出された意見書，
インターネットのホームページ等で，先行技術との差異を明確にするため
に最も分かりやすいFan-inタイプのパッケージで用いる半導体素子搭載用
基板の例で説明したにすぎず，本件発明１の技術的範囲からFan-in/outタ
イプのパッケージに用いる半導体素子搭載用基板を意図的に除外したもの
ではない。
エ 複数の半導体パッケージ領域の形成
被告は，通常の製造工程では，同一基板上に半導体パッケージ領域を複
数個配列することは技術常識であり，当業者であれば，乙１公報発明１に
おいて，複数個配列を予定したものであることを当然の事項として了知す
べきである旨主張する。
しかしながら，乙１公報のＰＧＡ用基板は，外部接続端子として，接続
用リードピンを多数設けており，仮に，１枚の大きなＰＧＡ用基板に複数
の半導体パッケージ領域を形成した場合，その数の分の多数の接続ピンが
基板の底面から突出することになって，取扱いの煩雑さや破損等の問題が
生じ，さらに，接続ピンが障害となって，複数の半導体パッケージを一括
して樹脂でモールド封止することも難しくなるため，通常は，個別に切り
分けられた後，外部接続用リードピンを挿入した状態で取引される。
このように，ＰＧＡ用基板においては，「半導体素子搭載領域と，半導
体パッケージ領域とを，複数組備え，同一の上記配線パターンを有する上
記半導体素子搭載領域及び上記半導体パッケージ領域が複数個配列され」
ることは，技術常識あるいは，周知といえる技術ではなく，むしろ，技術
常識に反するものである。
また，被告は周知技術として，乙４公報から乙８公報までの技術を指摘
する。しかし，乙４公報の記載は，ＩＣカードと呼ばれる製品の複合配線
基板であって，半導体素子搭載用基板と異なるだけでなく，本件発明１と
も技術分野が異なり，これをＰＧＡ用基板に適用するには，当業者にとっ
ても容易ではない。また，乙５公報はフレキシブルプリント配線板，乙６
公報はフィルムキャリヤ，乙７公報はＴＡＢテープ，乙８公報はマルチチ
ップモジュール等の基板にそれぞれ関するものであって，乙１公報に記載
されたような接続ピンを挿入する構造のＰＧＡ用基板に関するものでない。
ＰＧＡ用基板は，個別に切り分けた状態で一般的に使用されるため，乙４
公報から乙８公報までに示された回路パターンを繰り返しパターンで形成
することを乙１公報の発明に適用することは，当業者にとっても容易では
ない。
オ 乙１公報の発明の課題と効果
被告は，乙１公報発明１について，小型化できるという効果を奏する旨
主張する。
しかしながら，乙１公報【０００３】の【発明が解決しようとする課
題】中には，半導体パッケージの小型化に関する記載も示唆もなく，【０
ージを規格の寸法に収めることができると記載されているのであって，半
導体パッケージ自体を小さくする思想はどこにも記載がなく，その示唆も
ない。
したがって，本件発明１の出願前に，このような課題の異なる乙１公報
から本件発明１を想到することはできず，まして，乙１公報の発明と，乙
までに記載された発明とを組み合わせることは，当業者にとっても容易と
はいえない。
カ よって，本件発明１は，乙１公報に記載されたＰＧＡ用基板の発明と同
一ではない。そして，乙１公報発明１と，乙４公報から乙８公報までの技
術とは構造も課題も異なって，これらの技術を組み合わせる動機付けがな
いから，乙１公報発明１に乙４公報から乙８公報までに開示された周知技
術を適用することにも困難性があり，当業者が容易に想到することのでき
た発明であるとはいえない。
キ 被告の主張に対する原告の反論
（ア）外部接続端子について
被告は，パッケージ外部接続端子と基板配線外部接続端子とを区別し
て定義しているものの，単に外観で区分けしているにすぎず，技術的な
根拠を伴ったものではないから，意味のない定義である。スルーホール
の内部にめっきがされていたとしても，半導体素子を基板に接着するダ
イボンド材がスルーホールを埋めてしまうと，リードピンやバンプは外
部と接続することができないのであって，外部接続端子とはいえない。
原告の主張する半導体素子搭載用基板とは，半導体素子を搭載するこ
とが可能な状態の基板である。リードピンやバンプのない状態で半導体
素子を搭載すると，ダイボンド材がスルーホールを埋めてしまい，半導
体素子搭載用基板として機能しなくなるから，リードピン等を挿入する
前の段階の基板は，半導体素子搭載用基板でないのであって，このよう
な状態の基板と本件発明１の半導体素子搭載用基板を比較することは無
意味であり，個別に切り出す前に本件発明１の全構成要件を備えていな
い。
なお，乙２９公報記載の発明は，リードピンを当然に備えており，リ
ードピンが挿入されていない状態のＰＧＡ用基板を開示しておらず，乙
なるスルーホール基板であり，乙３１公報記載の発明は，放熱フィンの
付いた特殊なピンを用いたピン接続型半導体素子搭載用基板の発明であ
り，組立ての手順として，ピンの挿入の前にパッケージの組立てをせざ
るを得ないものであり，乙３２公報記載の発明は，半導体素子を搭載す
る段階で既にネールヘッドピンが取り付けられている例を示すものであ
り，いずれも，ＰＧＡ用基板が外部接続用リードピンを備えない状態で
あってもＰＧＡ用の半導体素子搭載用基板と呼ばれていることを示して
いない。
（イ）「上記外部接続端子は上記半導体搭載領域に設けられ」の解釈につい
て
半導体素子を基板に接着するダイボンド材がスルーホールを埋めてし
まえば，外部と接続することができない以上，外部接続端子とはいえな
いから，乙１公報には，本件特許権１の構成要件ウの開示がなく，また，
構成要件エの開示もない。
原告は，出願過程において，Fan-inタイプとFan-outタイプとの比較
において意見を主張して補正したのであって，Fan-inタイプを含まない
Fan-outタイプを排除しただけであり，Fan-inタイプに限定してFan-in
/outタイプをも含めて特許発明の技術的範囲から意識的に除外したもの
ではない。
（ウ）複数の半導体パッケージ領域の形成について
乙１公報発明１のリードピン等を挿入する前の段階の基板は，半導体
素子を基板に接着するダイボンド材がスルーホールを埋めてしまえば，
機能的に半導体素子搭載用基板とはいえないのであって，このような状
態の基板と本件発明１の半導体素子搭載用基板とを比較することは無意
味である。乙１公報のＰＧＡ用基板については，切り出される前から本
件発明１の構成要素をすべて実質上備えているとはいえない。
乙４公報のＩＣカードはマザーボードに搭載せず，そのための外部接
続端子を持たないから，これを乙１公報のＰＧＡ用基板の発明に適用す
ることは，当業者にとって容易ではない。また，乙５公報から乙８公報
までの各発明は，乙１公報のリードピンと外部接続端子が異なり，適用
に当たっての困難性が存在し，組合せが容易でない。仮に，組み合わせ
ても，本件特許権１の構成要件ウを充足しない。
なお，乙３３公報は，ＰＧＡなどの半導体パッケージにも適用できる
としか記載がなく，具体性に欠けるから，これをもって周知ということ
はできず，乙３４公報は，半導体素子搭載用基板を作る途中段階のもの
にすぎず，ピンを挿入した時点では個別に分けられており，複数組存在
しているとはいえない。
（エ）乙１公報の発明の課題と効果について
乙１公報【要約】の【目的】の記載は，規格外の大きなサイズに比べ
て小型の半導体装置を提供するという意味であり，本件各発明の半導体
パッケージの小型化とは，レベルが全く異なるものである。
（オ）外部接続端子における「端子」の意味
端子とは，広辞苑によれば，「電気回路の接続をするため設けた電流
の出入口。また，そこに取りつける金具。ターミナル。」とされており，
被告が定義する「環状外部接続端子」は電流の出入口といえる部位では
ない。
そして，被告のいう環状外部接続端子は，乙１公報の【図１】（Ａ）
を拡大してみれば明らかなように，外部接続用リードピンとも物理的に
接続されておらず，物理的な接触関係のない部分について，電流の出入
り口としての端子ということはできない。
また，乙１公報の樹脂基板８上に絶縁シート６を設ける場合，絶縁シ
ート６を樹脂基板８に接着させる必要があり，その接着剤がスルーホー
ルを埋めてしまうことになる。接着性のある絶縁シートであれば，加熱，
加圧の際に，絶縁シートがスルーホール内に一部染みだして硬化するた
め，接続用リードピンを均一かつ十分にスルーホール内に挿入できない
という不具合が生ずる可能性が高まる。
（カ）ＰＧＡ型の半導体パッケージ製造法
半導体パッケージメーカーが樹脂基板を購入した後，外部接続用リー
ドピンを打ち込んでから，半導体素子を搭載し，樹脂でモールドする方
法では，基板メーカーから未完成の基板を購入して，リードピン打ちと
絶縁シートの接着を行って半導体素子搭載用基板を完成させることにな
り，半導体パッケージメーカーにとって，何のメリットもない。
他方，半導体素子を搭載し，樹脂でモールドした後に，外部接続用リ
ードピンを打ち込む方法では，半導体素子直下でのリードピンの打ち込
みにより，半導体素子を破損させる危険性が高く，歩留りからの要請上，
合理的でない。
もともと，日経マイクロデバイス１９８７年８月号６８頁（乙３７）
や日経マイクロデバイス１９８６年１２月号６０頁（乙３６）で取り上
げられた実例は，半導体素子の外側のかなり離れた箇所にリードピンを
打ち込む構造のものであって，リードピンを基板に打ち込む際に，半導
体素子にストレスを与える程度が問題にならないくらい小さいものであ
り，この場合にも，ストレスを減らすため，一度に全ピンではなく，１
ピンずつ打つとされている。
すると，乙１公報の半導体パッケージに用いられている半導体素子搭
載用基板を，リードピンを打たない状態で複数枚つなげ，これに半導体
を搭載し，樹脂封止をした後，リードピンを打ち，その後，個別に切り
離す方法を採用することは，当業者においても，極めて困難であり，こ
れらの文献記載の技術を適用するのに，阻害要因がある。
（２）本件特許権２について
ア 一致点，相違点について
被告の主張する相違点に加え，次の点も相違する。
すなわち，乙１公報の発明と本件発明２とを対比すれば，本件特許権２
の構成要件シに関して，本件発明２の「外部接続端子」に対応するものは
乙１公報の発明の「外部接続用リードピン」であるから，「配線」に「外
部接続端子」が含まれないことになる点である。
イ 本件発明２のとらえ方
本件発明２の技術的特徴は，本件特許権２の構成要件でみれば，構成要
件シのみではなく，構成要件サ，同シ及び同スであり，乙１公報発明２と
対比して，被告の主張する各相違点のほか，本件発明２においても，本件
発明１と同様，「外部接続端子」の問題があり，この点に関する被告の主
張は誤りである。
ウ 各相違点について
（ア）相違点Ａ
ＰＧＡ用基板では，前記（１）エのとおり，接続ピンを有するという
他の半導体パッケージにはない特殊性から，個別に作られるのが一般的
な製造法であり，複数個の半導体素子実装基板部を記載していない乙１
公報は，むしろ一般的なものが記載されているにとどまるのであって，
同一基板上に半導体素子実装基板部を複数個配列することが乙１公報に
実質的に記載されているとはいえない。
（イ）相違点Ｂ
相違点Ａと同じく，ＰＧＡ用基板の特殊性から，個別に作られるのが
一般的な製造法であって，複数個の半導体素子実装基板部を連結するた
めの連結部を設けることが自明ではないし，乙１公報の発明に乙４公報
から乙８公報までに記載された技術を適用し，本件発明２の「連結部」
を設けることも，設計上当然の技術事項ともいえない。
また，「位置合わせマーク部」についても，個別に作られることが一
般的な製造法である乙１公報のＰＧＡ用基板に設けることを当然のこと
として了知すべきでもないし，製造設計上，当然の技術事項ともいえな
い。実際に，乙１公報では，樹脂止め枠に封止樹脂を流し込んで封止し
ており，位置合わせマーク部を用いて位置合わせを行い，モールドする
旨の技術思想の開示はない。したがって，位置合わせの必要性がなく，
乙４公報から乙８公報までに記載された技術を組み合わせることについ
ての動機付けもない。
（ウ）相違点Ｃ
乙１公報に記載されたＰＧＡ用基板は，基板に外部接続用リードピン
を挿入してこれを支持する必要があるため，基板自体が十分な剛性を有
しているか又は剛性を出すために厚さを厚くしており，導電層を設けて
強度を上げようとする発想自体がない。したがって，乙１公報には，
「連結部は導電層を有する」ことの記載も示唆もなく，乙４公報から乙
（エ）よって，上記各相違点は，いずれも乙１公報に記載されているに等し
いとはいえず，また，乙４公報から乙８公報までに開示された技術を外
部接続用リードピンを有する特殊な構造の乙１公報のＰＧＡ用基板に適
用することは当業者にとって容易とはいえない。
エ 乙１公報の発明の課題と効果
被告は，乙１公報発明２について，小型化できるという効果を奏する旨
主張する。
しかしながら，乙１公報【０００３】からすれば，半導体パッケージの
小型化に関する記載も示唆もなく，【０００７】によれば，より大きな半
導体素子を搭載することが可能としているのであって，半導体パッケージ
自体を小型化することができるとは記載がなく，その思想の記載や示唆も
ない。
したがって，本件発明２の出願前に，このような課題の異なる乙１公報
から本件発明２を想到することはできず，まして，乙１公報の発明と，乙
までに記載された発明とを組み合わせることは，当業者にとっても容易と
はいえない。
オ よって，本件発明２は，乙１公報に記載されたＰＧＡ用基板の発明とは
課題が異なって技術思想の共通性もなく，また，乙４公報から乙８公報ま
での技術とは構造も課題も異なって，これらの技術を組み合わせる動機付
けがないから，乙４公報から乙８公報までに開示された周知技術を適用す
ることにも困難性があり，当業者が容易に想到することのできた発明であ
るとはいえない。
カ 被告の主張に対する原告の反論
本件発明２についての被告の主張に対する反論は，本件発明１について
の前記（１）キの反論と同旨である。
（３）本件特許権３について
ア 一致点，相違点について
被告の主張する相違点に加え，次の点も相違する。
すなわち，乙１公報の発明と本件発明３とを対比すれば，本件特許権３
の構成要件ヌに関して，本件発明３の「外部接続端子」に対応するものは
乙１公報の発明の「外部接続用リードピン」であるから，「配線」に「外
部接続端子」が含まれないことになる点である。
また，構成要件ナ及び同ネに関して，乙１公報の発明について，基板の
片面に形成された配線でない点，また，開口部でなくスルーホールが設け
られている点でも相違する。
イ 本件発明３のとらえ方
本件発明３の技術的特徴は，本件特許権３の構成要件でみれば，構成要
件ヌのみではなく，構成要件ナ，同ニ，同ヌ及び同ネであり，乙１公報の
発明と対比して，被告の主張する相違点のほか，本件発明３においても，
本件発明１と同様，「外部接続端子」の問題があり，この点に関する被告
の主張は誤りである。
ウ ＰＧＡ用基板では，前記（１）エのとおり，接続ピンを有するという他
の半導体パッケージにはない特殊性から，個別に作られるのが一般的な製
造法であり，複数組の半導体素子搭載領域と樹脂封止用半導体パッケージ
領域とを記載していない乙１公報は，むしろ一般的なＰＧＡ用基板を開示
しているのであって，本件発明３と実質的に同一発明が開示されていると
はいえず，乙４公報から乙８公報までに開示された技術を外部接続用ピン
を有する乙１公報の発明に適用することには無理がある。
エ また，乙１公報発明３のスルーホール１０が本件発明の開口部３４に相
当するとの被告の主張も，本件特許権１と同様の理由により，誤りである。
すなわち，本件発明３は，配線を絶縁性支持体の片面に形成して，開口部
を外部接続端子でふさぐ構造とすることにより，半導体パッケージの構造
を単純化することができ，低コストで生産性に優れた半導体素子搭載用基
板を得ることができるものであるのに対し，ＰＧＡ用基板のスルーホール
は，内部にめっきが必要で，両面配線を必要としており，目的も構造も全
く相違している。
したがって，スルーホールは外部接続端子を挿入してこれを支持するた
めのものであり，「外部接続端子に達する開口部」ではない。
オ 乙１公報の発明の課題と効果
被告は，乙１公報発明３について，小型化することができるという効果
を奏する旨主張する。
しかしながら，乙１公報【０００３】及び【０００７】によれば，より
大きな半導体素子を搭載することが可能としているのであって，半導体パ
ッケージ自体を小型化することができるとの記載はなく，その思想の記載
や示唆もない。
したがって，本件発明３の出願前に，このような課題の異なる乙１公報
から本件発明３を想到することはできず，まして，乙１公報の発明と，乙
までに記載された発明とを組み合わせることは，当業者にとっても容易と
はいえない。
カ よって，本件発明３は，乙１公報に記載されたＰＧＡ用基板の発明と同
一ではない。そして，乙１公報の発明とは課題が異なって技術思想の共通
性もなく，また，乙４公報から乙８公報までの技術とは構造も課題も異な
って，これらの技術を組み合わせる動機付けがないから，乙４公報から乙
者が容易に想到することのできた発明であるとはいえない。
キ 被告の主張に対する原告の反論
（ア）本件発明３についての被告の主張に対する反論は，基本的に本件発明
項にのみ反論する。
（イ）「外部接続端子に達する開口部」について
本件発明３は，開口部を外部接続端子でふさぐ構造となっているのに
対し，乙１公報では，そのような構造がなく，ダイボンド材がスルーホ
ールを埋めてしまうから，外部接続端子として機能しない。
したがって，乙１公報の環状外部接続端子に達するスルーホールは，
本件発明３の外部接続端子に達する開口部に相当しない。
〔原告の主張〕
（１）本件各訂正後の無効事由の解消の有無
本件各特許権については，本件各訂正により，無効事由が解消されたもの
である。
ア 本件特許権１について
（ア）無効審決
本件特許権１を無効と判断した特許庁の無効審決（乙３９）は，乙１
公報の発明を主とした場合と乙４公報の発明を主とした場合に区別して
検討している。
（イ）容易想到性
まず，乙１公報の発明は，「樹脂基板に，半導体素子が搭載される領
域と，その外側に樹脂により封止される領域を有し，該樹脂基板の片面
に複数の配線が設けられ，該樹脂により封止される領域に素子接続用端
子が設けられ，該半導体素子が搭載される領域にめっきが施されたスル
ーホールが設けられ，該配線が素子接続用端子とスルーホールとをつな
ぐ配線パターンを備えたＰＧＡ基板。」である。
本件訂正発明１は，乙１公報の発明と次の点で相違する。
ａ 配線は，銅箔から形成される配線であって，絶縁性支持体の半
導体素子を搭載する面側のみに１層ある点
ｂ 外部接続端子は配線の絶縁性支持体側の面に備えられている点
ｃ 外部接続端子の形成される箇所の絶縁性支持体に，外部接続端
子に達する開口部が設けられ，開口部の半導体素子を搭載する面
側は，外部接続端子で覆われている点
ｄ 絶縁性支持体はポリイミドフィルムであって，開口部の側壁に
絶縁性支持体が露出している点
ｅ 同一の配線パターンを有する半導体素子搭載領域及び半導体パ
ッケージ領域が複数個配列され複数個を一括して封止可能なブロ
ックが形成されており，同一のブロックが複数個設けられている
点
したがって，乙１公報の発明と本件訂正発明１とは，配線や外部との
接続構造が全く異なっているから，乙１公報の発明に基づいて，本件訂
正発明１を容易に発明をすることができるとすることはできない。
次に，乙４公報の発明は，「配線回路部と前記配線回路部を複数個を
連結するための連結部とにより構成され，前記配線回路部および前記連
結部は，絶縁基板に配線導体が設けられた配線基板と，不要部が除去加
工された絶縁体とを接着積層して形成され，配線回路部の配線基板には，
集積回路素子を搭載する凹部が設けられ，配線回路部の配線導体は，配
線基板の凹部が設けられた側の絶縁基板表面の複数の回路パターン，及
び該回路パターンに設けられたワイヤボンディング端子，絶縁基板裏面
の外部接続用端子パターン，及びスルーホールを有し，集積回路素子お
よび接続部は，封止樹脂により保護される部分である複合配線基板。」
である。
本件訂正発明１は，乙４公報の発明と次の点で相違する。
ａ 配線は，銅箔から形成される配線であって，絶縁性支持体の半
導体素子を搭載する面側のみに１層ある点
ｂ 外部接続端子は配線の絶縁性支持体側の面に備えられている点
ｃ 外部接続端子の形成される箇所の絶縁性支持体に，外部接続端
子に達する開口部が設けられ，開口部の半導体素子を搭載する面
側は，外部接続端子で覆われている点
ｄ 絶縁性支持体はポリイミドフィルムであって，開口部の側壁に
絶縁性支持体が露出している点
ｅ 外部接続端子は半導体素子搭載領域に設けられている点
ｆ 同一の配線パターンを有する半導体素子搭載領域及び半導体パ
ッケージ領域が複数個配列され複数個を一括して封止可能なブロ
ックが形成されており，同一のブロックが複数個設けられている
点
したがって，乙４公報の発明と本件訂正発明１とは，配線や外部との
接続構造が全く異なっているから，乙１公報の発明と同様，乙４公報の
発明に基づいて，本件訂正発明１を容易に発明をすることができるとす
ることはできない（なお，相違点ｅについて，特開平４－１９９７３５
号公報（平成４年７月２０日発行，乙５５の１５）によって，ＩＣチッ
プの搭載領域との関係で，外部接続端子に相当するものを認定してその
位置を特定することは困難であるから，参考とならない資料であり，周
知技術を示すものではない。）。
（ウ）よって，本件訂正１により，本件特許権１の無効事由は解消されたも
のである。
イ 本件特許権２について
（ア）無効審決
本件特許権２を無効と判断した特許庁の無効審決（乙４０）は，乙４
公報の発明と周知技術とに基づいて当業者が容易に発明をすることがで
きたと判断している。
（イ）容易想到性
乙４公報の発明は，「配線回路部と前記配線回路部を複数個を連結す
るための連結部とにより構成され，前記配線回路部及び前記連結部は，
絶縁基板に配線導体が設けられた配線基板と，不要部が除去加工された
絶縁体とを接着積層して形成され，配線回路部の配線基板には，集積回
路素子を搭載する凹部が設けられ，配線回路部の配線導体は，配線基板
の凹部が設けられた側の絶縁基板表面の回路パターン及び該回路パター
ンに設けられたワイヤボンディング端子，絶縁基板裏面の外部接続用端
子パターン，及び，スルーホールを有し，集積回路素子及び接続部は，
封止樹脂により保護される部分であり，連結部は，その配線基板の少な
くとも一方面に設けられた金属層，及び，隣接する配線回路部間に対応
する位置に形成された穴を有する複合配線基板。」である。
本件訂正発明２は，乙４公報の発明と次の点で相違する。
ａ 半導体素子搭載領域に設けられた外部接続端子である点
ｂ 配線は銅箔から形成される配線であって，絶縁性支持体の半導
体素子を搭載する面側のみに１層ある点
ｃ 外部接続端子は配線の絶縁性支持体側の面に備えられる点
ｄ 外部接続端子の形成される箇所の絶縁性支持体に，外部接続端
子に達する開口部が設けられ，開口部の半導体素子を搭載する面
側は，外部接続端子で覆われている点
ｅ 絶縁性支持体はポリイミドフィルムであって，開口部の側壁に
絶縁性支持体が露出している点
したがって，乙４公報の発明と本件訂正発明２とは，配線や外部との
接続構造が全く異なっているから，乙４公報の発明に基づいて，本件訂
正発明２を容易に発明をすることができるとすることはできない（なお，
相違点ａについて，乙５５の１５公報によって，ＩＣチップの搭載領域
との関係で，外部接続端子に相当するものを認定してその位置を特定す
ることは困難であるから，参考とならない資料であり，周知技術を示す
ものではない。）。
（ウ）よって，本件訂正２により，本件特許権２の無効事由は解消されたも
のである。
ウ 本件特許権３について
（ア）無効審決
本件特許権３を無効と判断した特許庁の無効審決（乙４１）は，乙１
公報の発明と周知技術とに基づいて当業者が容易に発明をすることがで
きたと判断している。
（イ）容易想到性
乙１公報の発明は，「樹脂基板に，半導体素子が搭載される領域と，
その外側に樹脂により封止される領域を有し，該樹脂基板の片面に複数
の配線が設けられ，該樹脂により封止される領域に素子接続用端子が設
けられ，該半導体素子が搭載される領域にめっきが施されたスルーホー
ルが設けられ，該配線が素子接続用端子とスルーホールとをつなぐ配線
パターンを含むＰＧＡ基板」である。
本件訂正発明３は，乙１公報の発明と次の点で相違する。
ａ 半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封
止用半導体パッケージ領域とを，複数組備える点
ｂ 配線は，銅箔から形成される配線であって，絶縁性支持体の半
導体素子を搭載する面側のみに１層ある点
ｃ 外部接続端子は配線の絶縁性支持体側の面に備えられる点
ｄ 外部接続端子の形成される箇所の絶縁性支持体に，外部接続端
子に達する開口部が設けられ，開口部の半導体素子を搭載する面
側は，外部接続端子で覆われている点
ｅ 絶縁性支持体はポリイミドフィルムであって，開口部の側壁に
絶縁性支持体が露出している点
したがって，乙１公報の発明と本件訂正発明３とは，配線や外部との
接続構造が全く異なっているから，乙１公報の発明に基づいて，本件訂
正発明３を容易に発明をすることができるとすることはできない（なお，
相違点ｄの外部接続端子の形成される箇所の絶縁性支持体に外部接続端
子に達する開口部が設けられる点は，本件訂正３によって，一致しない
ことが明確になった点である。）。
（ウ）よって，本件訂正３により，本件特許権３の無効事由は解消されたも
のである。
（２）本件各訂正後の請求項の充足性
被告製品は，本件各特許権の本件各訂正後の技術的範囲を充足する。
ア 本件訂正発明１
（ア）構成要件は，次のとおり分説することができる。
ア 絶縁性支持体と複数の配線とを備える半導体素子搭載用基板に
おいて，
イ 半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封
止用半導体パッケージ領域とを，複数組備え，
ウⅰ 上記配線は銅箔から形成される配線であって，上記絶縁性支
持体の半導体素子を搭載する面側のみに１層あり，
ウⅱ 上記配線は，ワイヤボンディング端子と，外部接続端子とを
上記絶縁性支持体上に形成される配線の一部とした配線パターン
を備え，
エⅰ 上記外部接続端子は上記配線の上記絶縁性支持体側の面に備
えられ，
エⅱ 上記ワイヤボンディング端子はその反対側の面に備えられ，
エⅲ 上記外部接続端子の形成される箇所の上記絶縁性支持体に，
上記外部接続端子に達する開口部が設けられ，上記開口部の半導
体素子を搭載する面側は，上記外部接続端子で覆われており，
エⅳ 上記絶縁性支持体はポリイミドフィルムであって，上記開口
部の側壁に上記絶縁性支持体が露出しており，
エⅴ 上記ワイヤボンディング端子は上記樹脂封止用半導体パッケ
ージ領域に設けられ，
エⅵ 上記外部接続端子は上記半導体素子搭載領域に設けられ，
オⅰ 同一の上記配線パターンを有する上記半導体素子搭載領域及
び上記半導体パッケージ領域が複数個配列され上記複数個を一括
して封止可能なブロックが形成されており，
オⅱ 同一の上記ブロックが複数個設けられている
ことを特徴とする半導体素子搭載用基板。
（イ）被告製品との対比
前記（ア）の構成要件と被告製品とを対比すると，次のとおりである。
構成要件ア
絶縁性フィルム状支持体１と，配線部２を有する半導体素子
搭載用の基板である。
構成要件イ
半導体素子搭載予定部分４と，その外側に位置する樹脂封止
予定部分５とが，多数配列されている。
構成要件ウⅰ
配線部２は銅箔から形成されており，絶縁性フィルム状支持
体１の半導体素子の搭載が予定される面側にのみ１層ある。
構成要件ウⅱ
配線部２は，ワイヤボンディング接続端子２２と外部接続端
子とを，絶縁性フィルム状支持体１上に形成される配線部２の
一部とした配線パターンを備えている。
構成要件エⅰ
外部接続端子は，配線部２のランド部２１の下面，すなわち
絶縁性フィルム状支持体１側の面に備えられている。
構成要件エⅱ
ワイヤボンディング接続端子２２は，その反対側の面に備え
られている。
構成要件エⅲ
ランド部２１の下面にあたる部分の絶縁性フィルム状支持体
体１の半導体素子を搭載する面の側は，ランド部２１で覆われ
ている。
構成要件エⅳ
絶縁性フィルム状支持体１はポリイミドフィルムであって，
ランド部２１に達する開口部１１の側壁に，この支持体１が露
出している。
構成要件エⅴ
樹脂封止予定部分５内にワイヤボンディング接続端子２２が
ある。
構成要件エⅵ
半導体素子搭載予定部分４内にランド部２１がある。
構成要件オⅰ
同じ配線パターンを有する上記の半導体素子搭載予定部分４
及び樹脂封止予定部分５が，多数配列され，その複数個を一括
して封止可能なブロックが形成されている。
構成要件オⅱ
同じ前記ブロックが複数個設けられている。
（ウ）したがって，被告製品は，本件訂正発明１の構成要件をすべて充足す
る。
イ 本件訂正発明２
（ア）構成要件は，次のとおり分説することができる。
サ それぞれ半導体素子を搭載するための，複数個の半導体素子実
装基板部と，上記半導体素子実装基板部間を連結するための連結
部と，位置合わせマーク部とを備え，
シⅰ 上記半導体素子実装基板部は，半導体素子搭載領域，上記半
導体素子搭載領域の外側の樹脂封止用半導体パッケージ領域，及
び上記樹脂封止用半導体パッケージ領域に設けられるワイヤボン
ディング端子と，上記半導体素子搭載領域に設けられる外部接続
端子とを含む配線並びに絶縁性支持体を備え，
シⅱ 上記配線は銅箔から形成される配線であって，上記絶縁性支
持体の半導体素子を搭載する面側のみに１層あり，
シⅲ 上記配線は，ワイヤボンディング端子と，外部接続端子とを
上記絶縁性支持体上に形成される配線の一部として備え，
シⅳ 上記外部接続端子は上記配線の上記絶縁性支持体側の面に備
えられ，
シⅴ 上記ワイヤボンディング端子はその反対側の面に備えられ，
シⅵ 上記外部接続端子の形成される箇所の上記絶縁性支持体に，
上記外部接続端子に達する開口部が設けられ，上記開口部の半導
体素子を搭載する面側は，上記外部接続端子で覆われており，
シⅶ 上記絶縁性支持体はポリイミドフィルムであって，上記開口
部の側壁に上記絶縁性支持体が露出しており，
ス 上記連結部は導電層を有する
ことを特徴とする半導体素子実装用基板。
（イ）被告製品との対比
前記（ア）の構成要件と被告製品とを対比すると，次のとおりである。
構成要件サ
半導体素子を搭載するための基板部が，多数ある。
半導体素子を搭載する各基板部間に，連結部８がある。
位置合わせの機能を有するスプロケットホール７及び目印１
構成要件シⅰ
半導体素子を搭載する各基板部は，半導体素子搭載予定部分
れたワイヤボンディング接続端子２２と，半導体素子搭載予定
部分４に設けられたランド部２１を含む配線部２と，絶縁性フ
ィルム状支持体１を備えている。
構成要件シⅱ
配線部２は銅箔から形成されており，絶縁性フィルム状支持
体１の半導体素子の搭載が予定される面側にのみ１層ある。
構成要件シⅲ
上記の配線はワイヤボンディング接続端子２２と，外部接続
端子とを上記支持体１の上に形成される配線部２の一部として
備えられている。
構成要件シⅳ
外部接続端子は，配線部２のランド部２１の下面，すなわち
絶縁性フィルム状支持体１側の面に備えられている。
構成要件シⅴ
ワイヤボンディング接続端子２２は，その反対側の面に備え
られている。
構成要件シⅵ
ランド部２１の下面にあたる部分の絶縁性フィルム状支持体
体１の半導体素子を搭載する面の側は，ランド部２１で覆われ
ている。
構成要件シⅶ
絶縁性フィルム状支持体１はポリイミドフィルムであって，
ランド部２１に達する開口部の側壁に，この支持体１が露出し
ている。
構成要件ス
連結部８には，導電部６が形成されている。
（ウ）したがって，被告製品は，本件訂正発明２の構成要件をすべて充足す
る。
ウ 本件訂正発明３
（ア）構成要件は，次のとおり分説することができる。
ナ 絶縁性支持体と，その片面のみに形成される複数の配線とを備
える半導体素子搭載用基板において，
ニ 半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封
止用半導体パッケージ領域とを，複数組備え，
ヌⅰ 上記配線は銅箔から形成される配線であって，上記絶縁性支
持体の半導体素子を搭載する面側のみに１層あり，
ヌⅱ 上記配線は，上記半導体パッケージ領域に形成されるワイヤ
ボンディング端子と，上記半導体素子搭載領域に形成される外部
接続端子及びそれらをつなぐ配線を配線の一部として備え，
ネⅰ 上記外部接続端子は上記配線の上記絶縁性支持体側の面に備
えられ，
ネⅱ 上記ワイヤボンディング端子はその反対側の面に備えられ，
ネⅲ 上記外部接続端子の形成される箇所の上記絶縁性支持体に，
上記外部接続端子に達する開口部が設けられ，上記開口部の半導
体素子を搭載する面側は，上記外部接続端子で覆われており，
ネⅳ 上記絶縁性支持体はポリイミドフィルムであって，上記開口
部の側壁に上記絶縁性支持体が露出している
ことを特徴とする半導体素子搭載用基板。
（イ）被告製品との対比
前記（ア）の構成要件と被告製品とを対比すると，次のとおりである。
構成要件ナ
絶縁性フィルム状支持体１と，その一方の面のみに形成され
る複数の配線部２とを備える半導体素子搭載用の基板である。
構成要件ニ
半導体素子搭載予定部分４と，その外側に位置する樹脂封止
予定部分５とを多数組備えている。
構成要件ヌⅰ
配線部２は銅箔から形成されており，絶縁性フィルム状支持
体１の半導体素子の搭載が予定される面側にのみ１層ある。
構成要件ヌⅱ
配線部２は，樹脂封止予定部分５に設けられているワイヤボ
ンディング接続端子２２と，半導体素子搭載予定部分４に設け
られているランド部２１と，両者を接続する配線２３とを，配
線２の一部として備えている。
構成要件ネⅰ
外部接続端子は，配線部２のランド部２１の下面，すなわち
絶縁性フィルム状支持体１側の面に備えられている。
構成要件ネⅱ
ワイヤボンディング接続端子２２は，その反対側の面に備え
られている。
構成要件ネⅲ
ランド部２１の下面にあたる部分の絶縁性フィルム状支持体
体１の半導体素子を搭載する面の側は，ランド部２１で覆われ
ている。
構成要件ネⅳ
絶縁性フィルム状支持体１はポリイミドフィルムであって，
ランド部２１に達する開口部１１の側壁に，この支持体１が露
出している。
（ウ）したがって，被告製品は，本件訂正発明３の構成要件をすべて充足す
る。
〔被告の主張〕
（１）本件訂正後の無効事由の解消の有無
本件訂正発明１，本件訂正発明２及び本件訂正発明３は，いずれも進歩性
を欠くから，本件各特許権については，本件各訂正によっても，無効事由が
解消されないものである。
ア 本件特許権１について
本件訂正発明１の技術的特徴は，依然として，外部接続端子が半導体素
子搭載領域に設けられている点にあり，構成要件ウⅰ・ⅱ，同エⅰ～iv及
び同オⅰ・ⅱは，この本件発明１の技術的特徴自体を本質的に限定するも
のではない。
本件訂正発明１のこのような技術的特徴は，乙１公報の【図１】，特開
昭６１－１７７７５９号公報（昭和６１年８月９日発行，乙４２）の第１
図，特開平４－４３６６９号公報（平成４年２月１３日発行，乙４３）の
第２図～第２１図にそれぞれ明示されており，本件各発明の出願前に公知
あるいは周知の事項である。
そして，本件発明１の本件訂正１に係る事項は，その技術的特徴と関係
のないささいなものであって，以下のとおり，周知慣用技術の範疇に属す
るから，乙１公報に記載された発明及び周知慣用技術に基づき，あるいは，
乙４２公報に記載された発明及び周知慣用技術に基づき当業者が容易に発
明をすることができたものである。
（ア）構成要件ア（乙４２公報の〔実施例〕，第１図）
ガラスエポキシ基板により構成されるベース１と金属箔から形成され
る複数のメタライズ層６とを備える，半導体素子３を固着した半導体素
子搭載用基板。
（イ）構成要件イ（乙４２公報の〔実施例〕，第１図）
半導体素子３を搭載する領域と，外側のＳi系ゲル９により被覆され
た半導体パッケージ領域。
複数組は周知である（乙４～８，４７～５１）。
（ウ）構成要件ウⅰ（乙４２公報の〔実施例〕，第１図）
みにある。
銅箔は単なる設計事項，あるいは，周知慣用事項である（乙７，４４，
（エ）構成要件ウⅱ（乙４２公報の〔実施例〕，第３図）
上記メタライズ層６は，コネクタワイヤボンディング部と，アウター
リード４に接続する端子とをベース１上に形成されるメタライズ層６の
一部とした配線パターンを備えている。
（オ）構成要件エⅰ・ⅱ（乙４２公報の〔実施例〕，第１図）
上記アウターリード接続部分はメタライズ層６のベース１側の面に備
えられ，コネクタワイヤボンディング部はその反対側（素子側）の面に
備えられている。
（カ）構成要件エⅲ・ⅳ（乙４２公報の〔実施例〕，第１図）
上記アウターリード４に接続する端子の形成される箇所のベース１に，
アウターリード４に接続する端子に達するスルーホールがベース１に穿
設され，スルーホールの半導体素子搭載面側は，メタライズ層６で覆わ
れており，スルーホールの側壁にベース１が露出している。
ポリイミドは単なる設計事項，あるいは，周知慣用事項である（乙７，
（キ）構成要件エⅴ・ⅵ（乙４２公報の〔実施例〕，第１図）
コネクタワイヤボンディング部はＳｉ系ゲル９により被覆される半導
体パッケージ領域に設けられ，アウターリード４に接続する端子は半導
体素子３搭載領域に設けられている。
（ク）構成要件オⅰ・ⅱ
複数個配列は周知である（乙４～８，４７～５１）。
複数個を一括して封止可能な複数ブロックが複数個設けられることも
周知である（乙６０～６３）。
（ケ）効果（乙４２公報の〔発明の概要〕）
「チップの下部にもアウターリードを垂直に出した構成・・・としたの
で，・・・パッケージサイズも小型化可能となる。」
イ 本件特許権２について
本件訂正発明２の技術的特徴は，依然として，外部接続端子が半導体素
子搭載領域に設けられている点にあり，構成要件シⅰ～ⅶは，この本件発
明２の技術的特徴自体を本質的に限定するものではない。
本件訂正発明２のこのような技術的特徴は，乙１公報の【図１】，乙４
り，本件各発明の出願前に公知あるいは周知の事項である。
そして，本件発明２の本件訂正２に係る事項は，その技術的特徴と関係
のないささいなものであって，以下のとおり，周知慣用技術の範疇に属す
るから，乙１公報に記載された発明及び周知慣用技術に基づき，あるいは，
乙４２公報に記載された発明及び周知慣用技術に基づき当業者に容易に発
明をすることができたものである。
（ア）構成要件サ（乙４２公報の〔実施例〕，第１図）
半導体素子を搭載するためのベース１及び金属箔から形成されるメタ
ライズ層６。
複数個の基板部は周知である（乙４～８，４７～５１）。
連結部及び位置合わせマーク部は周知である（乙４～８）。
（イ）構成要件シⅰ（乙４２公報の〔実施例〕，第１図）
半導体チップ３を固着するベース１，コネクタワイヤボンディング部
を被覆する領域，該被覆領域のコネクタワイヤ７，チップの下部にある
アウターリード４に接続する端子を含むメタライズ層６，並びにベース
（ウ）構成要件シⅱ（乙４２公報の〔実施例〕，第１図）
みにある。
銅箔は単なる設計事項，あるいは，周知慣用事項である（乙７，４４，
（エ）構成要件シⅲ（乙４２公報の〔実施例〕，第３図）
上記メタライズ層６は，コネクタワイヤボンディング部と，アウター
リード４に接続する端子とをベース１上に形成されるメタライズ層６の
一部とした配線パターンを備えている。
（オ）構成要件シⅳ・ⅴ（乙４２公報の〔実施例〕，第１図）
上記アウターリード接続部分はメタライズ層６のベース１側の面に備
えられ，コネクタワイヤボンディング部はその反対側（素子側）の面に
備えられている。
（カ）構成要件シⅵ・ⅶ（乙４２公報の〔実施例〕，第１図）
上記アウターリード４に接続する端子の形成される箇所のベース１に，
アウターリード４に接続する端子に達するスルーホールがベース１に穿
設され，スルーホールの半導体素子搭載面側は，メタライズ層６で覆わ
れており，スルーホールの側壁にベース１が露出している。
ポリイミドは単なる設計事項，あるいは，周知慣用事項である（乙７，
（キ）構成要件ス
周知である（乙４～８）。
（ク）効果（乙４２公報の〔発明の概要〕）
「チップの下部にもアウターリードを垂直に出した構成・・・としたの
で，・・・パッケージサイズも小型化可能となる。」
ウ 本件特許権３について
本件訂正発明３の技術的特徴は，依然として，外部接続端子が半導体素
子搭載領域に設けられている点にあり，構成要件ナ，同ヌⅰ・ⅱ及びネi
～ⅳは，この本件発明３の技術的特徴自体を本質的に限定するものではな
い。
本件訂正発明３のこのような技術的特徴は，乙１公報の【図１】，乙４
り，本件各発明の出願前に公知あるいは周知の事項である。
そして，本件発明３の本件訂正３に係る事項は，その技術的特徴と関係
のないささいなものであって，以下のとおり，周知慣用技術の範疇に属す
るから，乙１公報に記載された発明及び周知慣用技術に基づき，あるいは，
乙４２公報に記載された発明及び周知慣用技術に基づき当業者に容易に発
明をすることができたものである。
（ア）構成要件ナ（乙４２公報の〔実施例〕，第１図）
ガラスエポキシ基板により構成されるベース１と，ベース１の片面の
みに形成された金属箔から形成される複数のメタライズ層６とを備える，
半導体素子３を固着した半導体素子搭載用基板。
（イ）構成要件ニ（乙４２公報の〔実施例〕，第１図）
半導体素子３を搭載する領域と，外側のＳi系ゲル９により被覆され
た半導体パッケージ領域。
複数組は周知である（乙４～８，４７～５１）。
（ウ）構成要件ヌⅰ（乙４２公報の〔実施例〕，第１図）
上記メタライズ層６は，ベース１の半導体素子３を搭載する面側のみ
にある。
銅箔は単なる設計事項，あるいは，周知慣用事項である（乙７，４４，
（エ）構成要件ヌⅱ（乙４２公報の〔実施例〕，第３図）
上記メタライズ層６は，Ｓｉ系ゲル９により被覆される半導体パッケ
ージ領域に設けられたコネクタワイヤボンディング部と，半導体素子搭
載領域に設けられたアウターリード４に接続する端子及びそれらをつな
ぐ配線を配線の一部として備えている。
（オ）構成要件ネⅰ・ⅱ（乙４２公報の〔実施例〕，第１図）
上記アウターリード接続部分はメタライズ層６のベース１側の面に備
えられ，コネクタワイヤボンディング部はその反対側（素子側）の面に
備えられている。
（カ）構成要件ネⅲ・ⅳ（乙４２公報の〔実施例〕，第１図）
上記アウターリード４に接続する端子の形成された箇所のベース１に，
アウターリード４に接続する端子に達するスルーホールがベース１に穿
設され，スルーホールの半導体素子搭載面側は，メタライズ層６で覆わ
れており，スルーホールの側壁にベース１が露出している。
ポリイミドは単なる設計事項，あるいは，周知慣用事項である（乙７，
（キ）効果（乙４２公報の〔発明の概要〕）
「チップの下部にもアウターリードを垂直に出した構成・・・としたの
で，・・・パッケージサイズも小型化可能となる。」
（２）本件各訂正後の請求項の充足性
被告製品が本件訂正発明１，本件訂正発明２及び本件訂正発明３の技術的
範囲に属することは否認する。そもそも，本件各訂正が特許庁により認めら
れていない段階で，技術的範囲の充足性を議論することは無意味である。
〔原告の主張〕
（１）被告は，住友金属鉱山株式会社（以下「訴外会社」という。）の関連会社
として，平成１４年４月に設立され，以降，被告製品を製造して，訴外会社
の名で販売している。
（２）株式会社ジャパンマーケティングサーベイの「ＣＳＰ／ＢＧＡマテリアル
市場動向」によると，訴外会社のテープＣＰＳ基板（半導体チップを搭載又
は実装するためのチップサイズパッケージ基板である「半導体素子搭載用基
板」又は「半導体素子実装用基板」）の生産量は，米ドル建てで平成１４年
が２００万ドル，平成１５年が２００万ドル，平成１６年が１４５万ドルで
あるから，年平均で，約１８０万ドルとなり，円貨換算で少なくとも２億円
以上となる。
（３）被告は，本件各特許権の特許公報の発行日以後である平成１５年６月３日
から少なくとも約２年半，被告製品を製造，販売しており，その総額は５億
円を下らず，本件各特許権の侵害による損害賠償額を算定する場合の実施料
率として８％は下らないから，その額は４０００万円となり，原告は，同額
の損害を被っている。
〔被告の主張〕
原告の主張（１）のうち，被告が平成１４年４月に設立された訴外会社の関
連会社であることは認め，その余は否認する。被告は，平成１４年４月１日か
ら同年６月３０日まで，訴外会社に被告製品の製造を委託して，これを自社で
販売しており，同年７月１日に訴外会社から被告製品の製造部門の移管を受け，
同日から，自社で被告製品の製造，販売を行っている。
原告の主張（２）及び（３）は，否認ないし争う。
第４ 当裁判所の判断
（１）本件特許権１の構成要件イ，同エ及び同オ，本件特許権２の構成要件シ，
本件特許権３の構成要件ニ及び同ヌのうち，「半導体素子搭載領域」と「樹
脂封止用半導体パッケージ領域」を備えることの充足性－被告製品の半導体
素子搭載予定部分４と樹脂封止予定部分５（構造Ｅ）の有無－について
ア 被告製品の構造
被告製品は，構造Ａ～Ｄを有する別紙被告物件目録記載のとおりの半導
体素子搭載用基板であって，複数の配線パターンが繰り返し規則的に配置
形成されたものである。複数の配線パターンを形成する個々の配線部２に
おいては，配線２３の両端にランド部２１とワイヤボンディング端子２２
とが備わっている（説明図第１図－１参照）。
被告は，需要者の決める半導体素子搭載部分と樹脂封止部分を被告があ
らかじめそのような領域として特定することがないから，被告製品に半導
体素子搭載予定部分４と樹脂封止予定部分５がない旨を主張する。
しかしながら，被告製品にランド部，ワイヤボンディング端子を含む一
定の配線部がパターン化されて配置形成されている事実に照らせば，半導
体素子を搭載する領域及び樹脂で封止する領域は，被告製品の基板上の所
定の区域におのずと限定される。
そして，半導体素子搭載用基板としての用途上，ワイヤボンディング端
子の位置を基準として，半導体素子を搭載する領域，樹脂封止をする領域
のうちの半導体素子を搭載する領域よりも外側でワイヤボンディング端子
を含む領域は，その製品自体から明らかというべきである。
以上のとおり，被告製品は，半導体素子搭載予定部分４と樹脂封止予定
部分５を有している。
イ 対比
前記各構成要件の「半導体素子搭載領域」，「樹脂封止用半導体パッケ
ージ領域」と被告製品の「半導体素子搭載予定部分４」，「樹脂封止予定
部分５」とが対応する。
被告製品は，これらの領域を備えるとの構成要件を充足する。
（２）本件特許権１の構成要件エ，本件特許権２の構成要件シ，本件特許権３の
構成要件ヌのうち，「半導体素子搭載領域」に「外部接続端子」が設けら
（形成さ）れることの充足性－外部接続端子が半導体素子搭載領域にのみ設
けられると限定されるか否か－について
ア 構成要件の解釈
（ア）本件各明細書の記載
本件各明細書には，いずれも，次のとおりの記載がある。
【０００２】「・・・一般に，入出力端子はパッケージの周辺に一列配
置するタイプと，周辺だけでなく内部まで多列に配置するタイプがあ
る。前者は，QFP(Quad Flat Package)が代表的である。・・・後者の
アレイタイプは比較的大きなピッチで端子配列が可能なため，多ピン
化に適している。」
【０００３】「従来，アレイタイプは接続ピンを有するPGA (Pin Grid
Array)が一般的であるが，配線板との接続は挿入型となり，表面実
装には適していない。このため，表面実装可能なBGA (Ball Grid Ar
ray)と称するパッケージが開発されている。・・・」
【０００４】「パッケージサイズの更なる小型化に対応するものとして，
半導体チップとほぼ同等サイズの，いわゆるチップサイズパッケージ
（CSP; Chip Size Package）が提案されている。これは，半導体チッ
プの周辺部でなく，実装領域内に外部配線基板との接続部を有するパ
ッケージである。」
【０００７】「以上のように小型化高集積度化に対応できる半導体パッ
ケージとして，種々の提案がされているが，性能，特性，生産性等全
てにわたって満足するよう一層の改善が望まれている。」
【０００８】「本発明は，小型化，高集積度化に対応できる半導体パッ
ケージを，生産性良くかつ安定的に製造するを可能とする半導体パッ
ケージの製造法及び半導体パッケージを提供するものである。」
【００３７】「外部接続端子は，半導体素子端子が配線とワイヤボンデ
ィング等で導通される位置より内側に設けるようにするのが高密度化
の上で好ましい（ファンインタイプ）。このように外部接続端子の位
置は，半導体素子が搭載された下面に格子状に配置するのが高密度化
の上で好ましい。」
【０１００】「本発明により，半導体チップの高集積度化に対応するこ
とができる半導体パッケージを生産性良く，かつ安定的に製造するこ
とができる。」
（イ）本件各明細書の図面
本件各明細書中には，いずれも，半導体パッケージの製造法の一例を
説明する同一の断面図と平面図が示されている。このうち，図１～図４，
図７～図１０，図１３，図１６，図２４，図２５は，外部接続端子が半
導体素子搭載領域外のみにあるFan-outタイプであり，図１７，図１９，
図２２は，外部接続端子が半導体素子搭載領域内のみにあるFan-inタイ
プであり，図１８は，外部接続端子が半導体素子搭載領域の境界域にあ
るタイプである。
外部接続端子が半導体素子搭載領域の内側と外側の双方にあるFan-i
n/outタイプを示す図面はない。
（ウ）乙４２公報（特開昭６１－１７７７５９号公報，昭和６１年８月９日
発行）及び乙３公報（特開平４－１０３１５２号公報，平成４年４月６
日発行）の記載と図面
前者及び後者ともに，半導体装置の発明が記載されており，前者の第
接続端子のあるFan-in/outタイプが示され，後者の第１図及び第２図に
も，半導体チップの搭載領域の内側と外側の双方に外部接続端子のある
Fan-in/outタイプが示されている。
前記の本件各明細書の記載と図面によれば，全体の内容は，半導体パッ
ケージ（基板に搭載された半導体素子を樹脂で封止して一体となったも
の）の小型化，高集積化を実現するために，半導体パッケージの周辺に接
続端子を出さないことを出発点としたものであって，Fan-outタイプの実
施例の図面も残っている。もっとも，段落【０００４】や【００３７】の
記載では，Fan-inタイプが好適であることに言及しており，これに限定し
た趣旨であるかのように読める記載もないわけではない。
しかしながら，確かに本件各明細書中には，Fan-in/outタイプについて
の記載はないものの，前記（ウ）のとおり，本件各発明の出願当時，Fan
-in/outタイプは公知であり，半導体パッケージを小型化し，高集積化す
る目的や効果の上で，本件各発明が，Fan-in/outタイプを除外した，ある
いは，Fan-in/outタイプに適用できない技術であったということはできな
い。そして，被告が指摘するような本件各発明の出願経過に照らしても，
外部接続端子が半導体素子搭載領域内のみに設けられることに言及したも
のはない。この出願経過からは，Fan-outタイプを除外したとはいえても，
Fan-in/outタイプについても，これを除外したとまでいうことはできない。
したがって，本件特許権１の構成要件エ，本件特許権２の構成要件シ，
本件特許権３の構成要件ヌのうちの「半導体素子搭載領域」に「外部接続
端子」が設けら（形成さ）れることの解釈としては，外部接続端子が半導
体素子搭載領域にのみ設けられると限定されない，すなわち，Fan-inタイ
プのみならず，Fan-in/outタイプも含まれるものと解するのが相当である。
イ 被告製品の構造
被告製品は，半導体素子搭載予定部分４にランド部２１が設けられてい
る。
ウ 対比
前記各構成要件の「半導体素子搭載領域」，「外部接続端子」と被告製
品の「半導体素子搭載予定部分４」，「ランド部２１」とが対応する。
被告製品は，半導体素子搭載予定部分４にランド部２１が設けられてお
り，半導体素子搭載領域に外部接続端子が設けられるとの構成要件を充足
する。被告製品がFan-in/outタイプであることは，上記判断を左右するも
のではない。
（３）本件特許権２の構成要件サⅲの充足性－位置合わせマーク部の存在と構造
Ｆ－について
ア 被告製品の構造
被告製品は，構造Ａ～Ｄを有する別紙被告物件目録記載のとおりの半導
体素子搭載用基板であって，複数の配線パターン部Ｐがマトリクス状に配
置された所定の箇所に目印１０が位置する（説明図第４図－１～３参照）。
被告は，所定の箇所に目印１０が位置することは認めるものの，その使
用目的は知らない旨を述べ，目印１０の機能につき特に主張をしない。
目印１０は，基板上に整然と配置された複数の配線パターン部Ｐ全体の
周囲にあって，個々の配線パターン部Ｐの端の線上とその間の線上に規則
正しく位置しており，配線パターン部のエッチング加工やこれを個別に切
り出す場合に使用されると考えることが自然である。
スプロケットホール７については，一般的に，製造工程で製品を搬送す
るために用いられるスプロケットの歯の間隔に合わせて形成されるもので
ある。しかしながら，基板全体の定量送りを可能にすることにより，目印
置合わせマーク部ということができる。
イ 対比
前記構成要件の「位置合わせマーク部」と被告製品の「スプロケットホ
ール７」及び「目印１０」とが対応する。
被告製品は，位置合わせマーク部を備えているとの構成要件を充足する。
（４）まとめ
ア 本件特許権１
（ア）構成要件ア及び同ウの充足性
当事者間に争いがない。
（イ）構成要件イの充足性
半導体素子搭載予定部分４とその外側に位置する樹脂封止予定部分５
とが多数配列されている。（構造Ｃ及びＥ，別紙被告物件目録，説明図
第４図－１）
（ウ）構成要件エの充足性
樹脂封止予定部分５内にワイヤボンディング接続端子２２があり，半
導体素子搭載予定部分４内にランド部２１がある。（構造Ｅ，別紙被告
物件目録，説明図第１図－１）
（エ）構成要件オの充足性
同じ配線パターンを有する半導体素子搭載予定部分４及び樹脂封止予
定部分５が多数配列されている。（構造Ｃ，別紙被告物件目録，説明図
第４図－１）
イ 本件特許権２
（ア）構成要件サⅰ，同サⅱ及び同スの充足性
当事者間に争いがない。
（イ）構成要件サⅲの充足性
位置合わせの機能を有するスプロケットホール７及び目印１０がある。
（構造Ｄ及びＦ，別紙被告物件目録，説明図第４図－２）
（ウ）構成要件シの充足性
半導体素子を搭載する各基板部は，半導体素子搭載予定部分４，その
外側に位置する樹脂封止予定部分５及びそこに設けられたワイヤボンデ
ィング接続端子２２と半導体素子搭載予定部分４に設けられたランド部
説明図第１図－１）
ウ 本件特許権３
（ア）構成要件ナ及び同ネの充足性
当事者間に争いがない。
（イ）構成要件ニの充足性
半導体素子搭載予定部分４とその外側に位置する樹脂封止予定部分５
とを多数備えている。（構造Ｃ及びＥ，別紙被告物件目録，説明図第４
図－１）
（ウ）構成要件ヌの充足性
配線部２は，樹脂封止予定部分５に設けられているワイヤボンディン
グ接続端子２２と半導体素子搭載予定部分４に設けられているランド部
説明図第１図－１）
（５）（１）ないし（４）で述べたところによれば，被告製品は，本件各特許権
の構成要件をいずれも充足し，その技術的範囲に属する。
（１）本件特許権１
本件発明１が乙１公報（特開平５－１０９９２２号公報，平成５年４月３
容易に発明をすることができたといえるかを検討する。
ア 乙１公報の発明
（ア）乙１公報の記載と図面
【目的】「半導体素子の大きさを限定することなく，多ピンで小型の半
導体装置を提供する。」
【構成】「半導体素子１の下面に接着剤５及び絶縁シート６を介して，
樹脂基板８のスルーホールを有しており，そのスルーホール内には外
部接続用リードピン９が挿入されている。樹脂基板８上の配線回路は
スルーホールより外側に向って形成されていて，半導体素子と電気的
接続するための素子接続用端子７は，スルーホールの外側に有してい
る。」
【請求項１】「複数の外部接続用リードピンを樹脂基板に格子状に形成
したスルーホールに挿入して取付けた前記樹脂基板上に，半導体装置
を搭載してなる半導体装置において，少なくとも最内列に形成された
前記スルーホールに挿入された外部接続用リードピンより外側に素子
接続用端子を有していることを特徴とする半導体装置。」
【請求項２】「外部接続用リードピンがすべて半導体素子の外形内の下
面に取付けられていることを特徴とする請求項１に記載の半導体装
置。」
【産業上の利用分野】「本発明は半導体装置に係わり，特にピングリッ
ドアレイ型パッケージの半導体装置に関する。」
【実施例】「次に本発明によって図面を参照して説明する。図１の
（Ａ）は本発明の第１の実施例の半導体装置の断面図である。樹脂基
板８は，ガラス布エポキシやガラス布ＢＴやガラス布ポリイミド等の
積層板で成っており，表裏両面には銅が張られている。また表裏の銅
を導通させるためにスルーホール１０を設けてめっきを行ない，表裏
面の銅をエッチングすることにより回路が形成されている。スルーホ
ール１０には，リン青銅，コバール，４２ａｌｌｏｙ等に半田めっき
が施こされている外部接続用リードピン９が挿入されている。図１の
（Ｂ）は本発明の第１の実施例の樹脂基板の上面図である。外部接続
用リードピンを挿入するスルーホールが半導体素子１の外形内に設け
られており，半導体素子１と外部接続用リードピン９とを電気的接続
するための素子接続用端子７がスルーホールの外側に形成されている。
半導体素子１は絶縁シート６を介して接着剤５に固定されている。素
子接続用端子７と半導体素子１を接続線３により電気的接続させ，エ
ポキシ系の封止樹脂２により接続線及び半導体素子を外圧より保護す
る。」
【発明の効果】「以上説明したように本発明は，少なくとも最内列に形
成したスルーホールに挿入した外部接続用リードピンより外側に素子
接続用端子を有しているので，最内列ピンの配列サイズに関係なく又，
パッケージサイズも規格外の大きなサイズにする必要なく，大きな半
導体素子を搭載することが可能となるという効果を有する。」
【図１】 別紙乙１公報図面記載【図１】（Ａ）及び（Ｂ）のとおり
（イ）「日経マイクロデバイス」１９８７年８月号５７～６９頁（日経マグ
ロウヒル社刊，乙３７）の記載と図面
「図Ｂ●パッケージはプリント基板とリード・ピン，ポッティング樹脂
から成る
パッケージの組み立て工程と各パッケージ・メーカーとＬＳＩメーカ
ーのカバー範囲。通常，プリント基板メーカーはＰＧＡ用の基板を加
工し，ピン打ちまで行う。ＬＳＩメーカーである日本電気は自社でピ
ン打ちをする。パッケージ・メーカーのシチズン時計は組み立ての全
作業をＬＳＩメーカーから引き受ける。」（６３頁上）
「自動化してコストを下げる
同社〔判決注・日本電気を指す。〕はＰＧＡの基板が５枚程度リー
ドフレーム状につながった状態で取り扱い，自動化を図っている（図
ボンディング，ワイヤー・ボンディングし，ポッティング樹脂とメタ
ル・キャップで封止する。そしてピンを挿入する。ピン打ちの装置は
専用に開発した。１ピンずつ打っているという。一度に全ピン打つと
生産性はいいが，ＬＳＩチップにストレスが加わりすぎる。ピン打ち
後，ピンの接合部を半田付けする。キャップにマーキングして，最後
にフレームから切り離す。」（６８頁右欄７～１９行）
「図１０●リードフレームのようにＰＧＡを組み立てる
プリント基板メーカーから基板が５枚ぐらいつながった状態で購入す
る。ワイヤー・ボンダーやダイ・ボンダーは既存の装置を流用できる
という。」（６８頁左上）
「図１０」（６８頁上）５枚のＰＧＡ用基板がリードフレーム状につな
がった状態が示されている。
（ウ）「日経マイクロデバイス」１９８６年１２月号６０，６１頁（日経マ
グロウヒル社刊，乙３６）の記載と図面
「リードフレームのようにプリント基板が５枚程度につながった状態で，
ダイ・ボンディングやワイヤー・ボンディング，メタル封止を行う。
そして組み立ての最終工程でバラバラにする。」（６０頁上欄２，３
行）
「日本電気は，ＰＧＡ用のプリント基板の５枚程度をリードフレームの
ようにつなげた状態でダイ・ボンディングし，ワイヤー・ボンディン
グ後，切断する量産用の組み立て技術を開発し，すでにそのＰＧＡ製
品を出荷していることを明らかにした」（６０頁左欄６～１２行）
「ピン数に合わせてパターニングしたプリント基板を切断せず，５枚程
度つながった状態で基板の製造元から受け取る（図１）。基板にＬＳ
Ｉチップをダイ・ボンディングし，ワイヤー・ボンディングする。そ
の上にエポキシ樹脂をポッティングし，メタル・キャップで封止する。
ピン挿入，ハンダ付け，マーキング後，最後に各パッケージをバラバ
ラにする」（６０頁右欄３～１２行）
「図１●組み立てに使う基板
五つのプリント基板がつながった状態で基板の製造元から受け取る。
パターニングとスルー・ホールのメッキはしてある。」（６０頁右
下）
「図１」（６０頁下）５枚のＰＧＡ用基板がリードフレーム状につなが
った状態が示されている。
これらの記載と図面のうち，前記（ア）によれば，「樹脂基板８は，ガ
ラス布エポキシやガラス布ＢＴやガラス布ポリイミド等の積層板で成って
おり，表裏両面には銅が張られている。また表裏の銅を導通させるために
スルーホール１０を設けてめっきを行ない，表裏面の銅をエッチングする
ことにより回路が形成されている。」とされ，別紙乙１公報図面記載【図
れ，その配線回路がスルーホールの外側に向かって形成され，配線回路の
外側端には素子接続用端子７が形成され，配線回路の内側端にはスルーホ
ール１０を取り巻く環状部分が形成され，裏面（下面）の回路としては，
スルーホール１０内のめっきで表面（上面）の配線と導通してスルーホー
ル１０の周囲を取り巻く環状部分がエッチングで残されている。
また，前記（イ）及び（ウ）によれば，ＬＳＩメーカーは，リードピン
を打っていない状態のＰＧＡ用基板を基板メーカーから購入し，ダイボン
ディング，ワイヤボンディング，封止，リードピン挿入を行うことが周知
の技術であるものと認められるから，乙１公報において，スルーホール１
れているということができる。
したがって，乙１公報には，次の発明（以下「引用発明１」という。）
が開示されているものと認められる。
樹脂基板８に半導体素子１の搭載される領域とその外側に樹脂によ
り封止される領域を有し，樹脂基板８の半導体素子１を搭載する面に
複数の配線が設けられ，この配線が素子接続用端子７とめっきの施さ
れたスルーホール１０とをつなく配線パターンを備え，素子接続用端
子７が樹脂により封止される領域に設けられ，スルーホール１０が半
導体素子１の搭載される領域に設けられた半導体素子搭載用基板。
イ ここで，引用発明１と本件発明１とを対比すると，引用発明１の「樹脂
基板」「素子接続用端子」がそれぞれ本件発明１の「絶縁性支持体」「ワ
イヤボンディング端子」に相当する。また，引用発明１の「めっきの施さ
れたスルーホール」は，リードピンの打たれていないＰＧＡ用基板におい
て，外部接続用リードピンが挿入されて外部と接続する端子といえるから，
本件発明１の「外部接続端子」に相当する。
原告は，引用発明１の「外部接続用リードピン」が本件発明１の「外部
接続端子」に相当する旨主張する。
しかしながら，引用発明１では，外部接続用リードピンは，ＰＧＡ用基
板を外部と接続するための部材であり，他方，本件発明１を含む本件各発
明では，半導体パッケージの一部である半導体素子搭載用基板に形成され
た外部接続端子と外部との接続は，本件各明細書の記載や図面のとおり，
はんだボール７やはんだバンプ７０を介して行う構成になっている。そう
すると，引用発明１の外部接続用リードピン９は，本件各明細書に記載の
はんだボール７又ははんだバンプ７０に相当するものであり，本件各発明
の「外部接続端子」に該当するものでないと考えるのが自然である。
また，原告は，上記主張の根拠として，ＰＧＡ用基板による半導体パッ
ケージ全体の製造工程，すなわち，パッケージ１個分を個別に切り出した
後，半導体素子を破損させないため，半導体素子を搭載する前にリードピ
ンをスルーホールに挿入し，その後に半導体素子を搭載するという工程の
順序から，ＰＧＡ用基板の半導体素子搭載用基板としては，外部接続用リ
ードピンを備えた構造になること，また，通常の取引でも，ＰＧＡ用の半
導体素子搭載用基板は外部接続用リードピンを備えた状態で取引されてい
ること，さらに，外部接続用リードピンを挿入する前に半導体素子を搭載
すると，ダイボンド材や絶縁シートの接着剤がスルーホールに浸出してピ
ンとの接触の妨げになることなどを挙げる。
しかしながら，引用発明１を含む乙１公報記載の発明は，物の発明であ
って，製造方法についての発明ではなく，その製造工程を限定するもので
はない。
そうすると，原告の主張するＰＧＡ用基板の製造工程や納入形態等にか
かわらず，引用発明１は，外部接続用リードピンが挿入される前の時点で，
既に本件各発明の外部接続端子に相当する基本的な構成を開示していると
いうことができる。
なお，前記ア（イ）及び（ウ）によれば，ＰＧＡ用基板は，取引の実際
においても，ピンの打たれる前の状態でＰＧＡ用の半導体素子搭載用基板
として，ＬＳＩメーカーに納入されていることがあることが認められ，そ
の場合，ＰＧＡ用基板のスルーホールには，めっきが施されており，外部
接続端子としての機能を備えていることが明らかである。
したがって，これらの原告の主張は失当である。
なお，被告は，引用発明１の「環状外部接続端子」（別紙参考図面記載
【図１】（Ｂ）参照）が本件発明１の「外部接続端子」に相当する旨主張
する。しかしながら，別紙乙１公報図面記載【図１】（Ａ）のとおり，環
状外部接続端子に相当する部分は，直接外部接続用リードピンと接続して
おらず，スルーホール内のめっきを介して外部接続用リードピンと接触し
ているものであるから，これを外部接続端子ととらえることはできない。
この結果，引用発明１と本件発明１とは，
絶縁性支持体と複数の配線とを備える半導体素子搭載用基板におい
て，
半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用
半導体パッケージ領域とを，備え，
上記配線は，ワイヤボンディング端子と，外部接続端子とを含む所
定の配線パターンを備え，
上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ領
域に設けられ，上記外部接続端子は上記半導体素子搭載領域に設けら
れる
ことを特徴とする半導体素子搭載用基板。
の点で一致し，次の点で相違する。
相違点
本件発明１では，半導体素子搭載領域と樹脂封止用半導体パッ
ケージ領域とを複数組備え（構成要件イ），同一の上記配線パタ
ーンを有する上記半導体素子搭載領域及び上記半導体パッケージ
領域が複数個配列されている（構成要件オ）のに対し，引用発明
していない点
ウ 相違点について
（ア）乙４公報（平成元年３月２日発行，発明の名称：複合配線基板）の記
載と図面
「配線回路部Ａ複数個を，両側の連結部Ｂにより連結しており」（３頁
左上欄９，１０行）
「第１図」（４頁左上）当該発明の一実施例における複合配線基板の平
面図により，複数組の基板の配列が示されている。
（イ）乙５公報（平成３年４月１５日発行，発明の名称：可撓性回路基板集
合体及びその製造法）の記載と図面
「複数の回路基板形成域」（１頁左下欄７行）
「第１図」（４頁左上）当該発明の一実施例によるスクラップレス構造
の小形微細な可撓性回路基板集合体の概念的な平面構成図により，複
数組の基板の配列が示されている。
（ウ）乙６公報（平成２年３月３０日発行，発明の名称：フィルムキャリ
ヤ）の記載と図面
「１０〔判決注・１１の誤り〕は金属箔配線を示し，これが長手方向に
くり返し形成されている。」（２頁左上欄１，２行）
「第１図」（４頁左下）従来のフィルムキャリヤの平面図により，複数
組の基板の配列が示されている。
「第７図」（５頁右上）当該発明の一実施例を示すフィルムの上面図に
より，複数組の基板の配列が示されている。
（エ）乙７公報（平成４年２月４日発行，発明の名称：ＴＡＢテープの構
造）の記載と図面
「搬送用送り孔１ａを半導体搭載部毎に順次７づつ打ち抜き」（２頁左
下欄１０，１１行）
「第１図（ａ）」（３頁右下）当該発明の実施例１を示す正面図により，
複数組の基板の配列が示されている。
（オ）乙８公報（平成３年４月１９日発行，発明の名称：半導体装置の製造
方法）の記載と図面
「ベースフィルム１０上には回路パターンが繰り返しパターンで形成さ
れ」（３頁右上欄１５～１７行）
「第２図」（４頁下）長尺体を用いた製造方法を示す説明図により，複
数組の基板の配列が示されている。
（カ）「日経マイクロデバイス」１９８６年１２月号６０頁（日経マグロウ
ヒル社刊，乙３６）の記載と図面
「ピン数に合わせてパターニングしたプリント基板を切断せず，５枚程
度つながった状態で」（右欄３～５行）
「図１」（下）組み立てに使う基板を示す写真により，複数組の基板の
配列が示されている。
（キ）「日経マイクロデバイス」１９８７年８月号６８頁（日経マグロウヒ
ル社刊，乙３７）の記載と図面
「ＰＧＡの基板が５枚程度リードフレーム状につながった状態で」（右
欄８，９行）
「図１０」（上）組み立てに使う基板を示す写真により，複数組の基板
の配列が示されている。
（ク）「ＶＬＳＩパッケージング技術（上）」１９９３年５月３１日１６７
頁（日経ＢＰ社刊，乙３８）の図面
「図５．３．３」（下）ＰＧＡの製造工程が一覧できる形で図解され，
同一基板上に複数組の領域が配列して形成されることが示されている。
（ケ）乙３３公報（昭和６１年１１月５日発行，発明の名称：セラミック基
板および半導体装置の製造方法）の記載と図面
「縦に２つのパッケージ５を接続し，横には３個～５個のパッケージ５
を接続して，１枚のセラミック基板には，複数のパッケージが形成さ
れている。」（２頁右下欄１～４行）
「第１図」（３頁左下）当該発明にかかるセラミック基板の一実施例の
平面図により，複数組の基板の配列が示されている。
（コ）乙３４公報（昭和６３年３月１６日発行，発明の名称：半導体搭載用
基板）の記載と図面
「シート状で多数の半導体搭載用基板が連続的に配列されたプリント配
線用基板」（２頁右下欄１４～１５行）
「第２図（ａ）」（５頁左上）当該半導体搭載用基板を形成する状態を
示した部分平面図により，複数組の基板の配列が示されている。
これらの文献は，いずれも，昭和６１年１１月から平成５年５月までの
当時，本件発明１と同一の技術分野である半導体素子搭載用基板に係る製
造分野において，同一基板上に複数組の個別の基板領域を配列して形成し，
これを一括して製造する技術に関するものであるから，その後の本件各発
明の新規性及び進歩性の判断基準日である平成７年３月１５日の時点では，
上記の技術は，同じ製造分野に属する当業者にとって，もはや技術常識に
属する周知の技術であったということができる。
これに対し，原告は，ＰＧＡ用基板について，個別に切り分けられ，外
部接続用リードピンを挿入した状態で取引され，しかも半導体素子を搭載
した後でリードピンを挿入することはない（半導体素子をピン打ちで破損
させない目的とダイボンド材等のスルーホールへの浸出を防ぐ目的）から，
ＰＧＡ用基板は，個別に切り出されて外部接続用リードピンを挿入された
状態を半導体素子搭載用基板というのであるから，このようなピンの挿入
された状態で複数の基板領域を形成することは技術常識に反するなどと主
張する。
しかしながら，この外部接続用リードピンが本件発明１の「外部接続端
子」に相当するものではないことは，前記イで説示したとおりであって，
そもそも半導体素子搭載用基板の構成要素に含まれないものである。引用
発明１は，外部接続用リードピンが挿入される前の状態で半導体素子搭載
用基板としての構成要素を備えている。原告の主張は，その前提を欠くも
のであって失当である。また，実際においても，ＰＧＡ用基板として，リ
ードピンを挿入する前の状態の複数個連結された形で取引されていること
は，前記ア（イ）及び（ウ）のとおりである。
さらに，原告は，ＰＧＡ型の半導体パッケージ製造方法に言及して，半
導体パッケージメーカーが複数個連結されたＰＧＡ用基板を用いて半導体
素子搭載後にリードピン打ちをして個別に切り離すことは極めて困難であ
ることから，引用発明１のＰＧＡ用基板に前記の周知の技術を適用するこ
とについては，適用阻害要因がある旨を主張する。しかしながら，ここで
の問題は，リードピンを挿入する前の状態のＰＧＡ用基板について，これ
に複数個を連結する技術を適用することが容易であるかということであり，
製造方法がいかなるものであるかは，そもそも問題とならないというべき
である（前記イのとおり，引用発明１を含む乙１公報記載の発明は，物の
発明であり，製造方法を特定しているものではない。）。仮に製造方法が
考慮の対象となり得るとしても，前記ア（イ）及び（ウ）によれば，実際
のパッケージ事業者の取引として，半導体素子搭載後にリードピン打ちを
した後，個別に切り離している例があることが認められることからみて，
仮にこのような工程について原告の主張するような困難性があるとしても，
どの時点でピン打ちをすることが適切であるかは，事業者において，適宜
選択し得る事項であるということができ，そのことをもってＰＧＡ用基板
につき複数個を一括して形成する技術を適用することに想到することが困
難であるということはできない。
したがって，引用発明１に前記周知の技術を適用して本件発明１のよう
に構成することは，当業者にとって，容易なことであるというべきである。
エ まとめ
よって，本件発明１は，乙１公報の発明（引用発明１）と周知の技術と
に基づいて，当業者が容易に発明をすることができたというべきであるか
ら，特許法２９条２項により，特許を受けることができないものである。
（２）本件特許権２
本件発明２が乙１公報（特開平５－１０９９２２号公報，平成５年４月３
きたといえるかを検討する。
ア 前記（１）アで述べたところによれば，乙１公報には，次の発明（引用
発明２）が開示されているものと認められる。
樹脂基板８に半導体素子１の搭載される領域とその外側に樹脂によ
り封止される領域を有し，樹脂基板８の半導体素子１を搭載する面に
複数の配線が設けられ，この配線が素子接続用端子７とめっきの施さ
れたスルーホール１０とをつなく配線パターンを備え，素子接続用端
子７が樹脂により封止される領域に設けられ，スルーホール１０が半
導体素子１の搭載される領域に設けられた半導体素子実装用基板。
イ ここで，引用発明２と本件発明２とを対比すると，引用発明２の「樹脂
基板」「素子接続用端子」がそれぞれ本件発明２の「半導体素子実装基板
部」「ワイヤボンディング端子」に相当する。
また，前記（１）イで述べたところによれば，引用発明２の「めっきの
施されたスルーホール」が本件発明２の「外部接続端子」に相当する。
この結果，引用発明２と本件発明２とは，
半導体素子を搭載するための，半導体素子実装基板部を備え，
上記半導体素子実装基板部は，半導体素子搭載領域，上記半導体素
子搭載領域の外側の樹脂封止用半導体パッケージ領域，及び上記樹脂
封止用半導体パッケージ領域に設けられたワイヤボンディング端子と，
上記半導体素子搭載領域に設けられた外部接続端子とを含む配線を備
える
ことを特徴とする半導体素子実装用基板。
の点で一致し，次の点で相違する。
相違点Ａ
本件発明２では，複数個の半導体素子実装基板部を備えている
（構成要件サⅰ）のに対し，引用発明２では，その複数個を明記
していない点
相違点Ｂ
本件発明２では，半導体素子実装基板部間を連結するための連
結部と（構成要件サⅱ），位置合わせマーク部とを備えている
（構成要件サⅲ）のに対し，引用発明２では，そのような連結部
と位置合わせマーク部を明記していない点
相違点Ｃ
本件発明２では，連結部が導電層を有する（構成要件ス）のに
対し，引用発明２では，連結部の導電層を明記していない点
ウ 相違点Ａについて
前記（１）ウで述べたところによれば，本件発明２と同一の技術分野で
ある半導体素子実装用基板に関する製造分野において，同一基板上に複数
個の個別の基板領域を配列して形成し，これを一括して製造する技術は，
本件各発明の新規性及び進歩性の判断基準日である平成７年３月１５日の
時点では，同じ製造分野に属する当業者にとって，もはや技術常識に属す
る周知の技術であったといえる。
したがって，引用発明２に上記周知の技術を適用することは，当業者に
とって，容易であるということができる。
エ 相違点Ｂについて
（ア）乙４公報（平成元年３月２日発行，発明の名称：複合配線基板）の記
載と図面
「配線回路部Ａ複数個を，両側の連結部Ｂにより連結しており」（３頁
左上欄９，１０行）
「第１図」（４頁左上）当該発明の一実施例における複合配線基板の平
面図により，連結部Ｂ及び位置合わせ用の孔が示されている。
（イ）乙５公報（平成３年４月１５日発行，発明の名称：可撓性回路基板集
合体及びその製造法）の記載と図面
「これら回路基板形成域の側方に連設した支持枠」（１頁左下欄７～８
行）
「両支持枠部分１９の各端部には適当な位置決め穴乃至は支持穴２０を
適宜形成することが出来る。」（３頁左上欄３～５行）
「第１図」（４頁左上）当該発明の一実施例によるスクラップレス構造
の小形微細な可撓性回路基板集合体の概念的な平面構成図により，支
持枠部分１９と支持穴２０が示されている。
「第３図」（４頁右上）従来手法に従った同様な可撓性回路基板集合体
の概念的な平面構成図により，支持枠部分６が示されている。
（ウ）乙６公報（平成２年３月３０日発行，発明の名称：フィルムキャリ
ヤ）の記載と図面
「長尺状の可 〔判決注・「撓」の欠落と読める。〕性絶縁性フィルム
上に，金属箔配線が形成され」（１頁左下欄５～６行）
「パーフォレーション周囲の強度は充分であり，・・・フィルムが薄く
なった場合でもフィルム送りが支障なく出来又，その際の位置精度を
下げることがない。」（３頁右下欄７～１２行）
「第７図」（５頁右上）当該発明の一実施例を示すフィルムの上面図に
より，フィルムキャリア１及びパーフォレーション１０が示されてい
る。
（エ）乙７公報（平成４年２月４日発行，発明の名称：ＴＡＢテープの構
造）の記載と図面
「ポリイミド製ベーステープ（絶縁性フィルム）１」（２頁右上欄２，
「搬送用送り孔１ａ」（２頁左下欄１３行）
「第１図（ａ）」（３頁右下）当該発明の実施例１を示す正面図により，
ポリイミド製ベーステープ１と搬送用送り孔１ａが示されている。
（オ）乙８公報（平成３年４月１９日発行，発明の名称：半導体装置の製造
方法）の記載と図面
「ベースフィルム１０上には回路パターンが繰り返しパターンで形成さ
れ，同時に各回路パターンに接続して検査用ライン４０および電解め
っきの導通をとるためのバスライン４２が設けられる。」（３頁右上
欄１５～１９行）
「第２図」（４頁下）長尺体を用いた製造方法を示す説明図により，位
置合わせ孔が示されている。
これらの文献は，いずれも，平成元年３月から平成４年２月までの当時，
本件発明２と同一の技術分野である半導体素子搭載用基板に係る製造分野
において，複数個の個別の基板領域を連結するための連結部と製造工程で
必要な位置合わせマーク部に関する技術に言及したものである。前記ウの
相違点Ａで検討したところによれば，同一基板上に複数個の個別の基板領
域を配列して形成し，これを一括して製造する技術は，当業者にとって，
技術常識に属する周知の技術であったといえる。そうすると，これに関連
して，複数個の個別の基板領域を連結するために連結部を備えることや個
別の基板領域ごとの加工のために製造工程で必要な位置合わせマーク部を
備えることは，同一基板上での複数個の基板領域の配列形成と一括製造の
上で，当然に必要とされる必須の構成であるともいい得るものである。
したがって，引用発明２に上記の各文献に記載された技術を適用するこ
とは，当業者にとって，容易であるということができる。
オ 相違点Ｃについて
（ア）乙４公報（平成元年３月２日発行，発明の名称：複合配線基板）の記
載と図面
「金属層１１ｄを連結部の配線基板に設けたのは，複合配線基板として
の機械的強度の向上と・・・をはかるためであり，配線基板１１の配
線導体１１ｃ形成時に同時に形成した。」（３頁左下欄７～１１行）
「第３図」（４頁左上）当該発明の一実施例における複合配線基板の断
面図により，金属層１１ｄが示されている。
（イ）乙５公報（平成３年４月１５日発行，発明の名称：可撓性回路基板集
合体及びその製造法）の記載
「支持枠部分６には機械的強度を確保する為に導電層を残置することも
出来る。」（２頁左上欄６～８行）
（ウ）乙６公報（平成２年３月３０日発行，発明の名称：フィルムキャリ
ヤ）の記載と図面
「図中１３がパーフォレーション周辺を補強する為に配置された，銅箔
であり」（３頁右上欄１１～１３行）
「第７図」（５頁右上）当該発明の一実施例を示すフィルムの上面図に
より，補強材１３が示されている。
（エ）乙７公報（平成４年２月４日発行，発明の名称：ＴＡＢテープの構
造）の記載と図面
「金属箔は，絶縁性フィルムの側縁に送り孔の部分を除いて連続的に付
着され，送り孔の開口縁を補強する」（左下欄９～１１行）
「第１図（ａ）」（３頁右下）当該発明の実施例１を示す正面図により，
搬送用送り孔補強用帯６及び帯間隔変化防止用横桟７が示されている。
（オ）乙８公報（平成３年４月１９日発行，発明の名称：半導体装置の製造
方法）の記載と図面
「ベースフィルム１０上には回路パターンが繰り返しパターンで形成さ
れ，同時に各回路パターンに接続して検査用ライン４０および電解め
っきの導通をとるためのバスライン４２が設けられる。」（３頁右上
欄１５～１９行）
「第２図」（４頁下）長尺体を用いた製造方法を示す説明図により，バ
スライン４２が示されている。
これらの文献によれば，基板の複数の領域を連結する連結部に機械的な
強度の補強を兼ねて導電層を有する構成が明確に開示されている。
原告は，乙１公報には，連結部が導電層を有することの記載も示唆もな
く，技術を組み合わせる動機付けがないと主張する。
しかしながら，前記ウの相違点Ａで検討したところによれば，同一基板
上に複数個の個別の基板領域を配列して形成し，これを一括して製造する
技術は，技術常識に属する周知の技術であったということができることか
らすれば，複数個の基板部間を連結するための連結部について，その強度
を増すことは製造設計上，当然に要求される技術的事項というべきである。
したがって，引用発明２にこれらの文献の技術を組み合わせることは，
当業者にとって，容易であるというべきである。
カ まとめ
よって，本件発明２は，乙１公報の発明（引用発明２）と周知の技術と
に基づいて，当業者が容易に発明をすることができたというべきであるか
ら，特許法２９条２項により，特許を受けることができないものである。
（３）本件特許権３
本件発明３が乙１公報（特開平５－１０９９２２号公報，平成５年４月３
きたといえるかを検討する。
ア 前記（１）アで述べたところによれば，乙１公報には，次の発明（引用
発明３）が開示されているものと認められる。
樹脂基板８に半導体素子１の搭載される領域とその外側に樹脂によ
り封止される領域を有し，樹脂基板８の半導体素子１を搭載する面に
複数の配線が設けられ，この配線が素子接続用端子７とめっきの施さ
れたスルーホール１０とをつなく配線パターンを備え，素子接続用端
子７が樹脂により封止される領域に設けられ，スルーホール１０が半
導体素子１の搭載される領域に設けられた半導体素子搭載用基板。
イ ここで，引用発明３と本件発明３とを対比すると，引用発明３の「樹脂
基板」「素子接続用端子」がそれぞれ本件発明３の「絶縁性支持体」「ワ
イヤボンディング端子」に相当する。
また，前記（１）イで述べたところによれば，引用発明３の「めっきの
施されたスルーホール」が本件発明３の「外部接続端子」に相当する。
ところで，原告は，引用発明３の基板は両面配線を必要として，本件発
明３のような片面の配線ではなく，また，引用発明３のスルーホールは本
件発明３の開口部ではない旨を主張するので検討する。
この点，原告は，本件発明３では，配線を絶縁性支持体の片面に形成し
て，開口部を外部接続端子でふさぐ構造とすることにより，半導体パッケ
ージの構造を単純化することができ，低コストで生産性に優れた半導体素
子搭載用基板を得ることができるが，他方，引用発明３では，ＰＧＡ用基
板のスルーホールは，内部にめっきが必要で，両面配線を必要としており，
目的も構造も全く相違すると指摘し，また，本件発明３では，開口部を外
部接続端子でふさぐ構造となっているのに対し，引用発明３では，ダイボ
ンド材がスルーホールを埋めてしまって外部接続端子として機能しないと
も指摘する。
しかしながら，前記（１）アで述べたところによれば，引用発明３の両
面配線については，裏面の環状（回路）部分がスルーホール内のめっきで
導通されて，専ら外部接続用リードピンとの電気的接続をより確実にする
ためものであるということができ，機能的にみて，このような裏面の配線
回路は，素子接続用端子とめっきの施されたスルーホールとの間で樹脂基
板上を取り回される配線回路とは異なるものであるから，この意味で，引
用発明３は，片面の配線を開示しているというべきである。
仮にそうでないとしても，本件発明３の請求項は，絶縁性支持体の「片
面に形成された複数の配線」と記載するにとどまり，「片面のみ」に形成
されたとは記載していない。本件明細書３中には，配線を片面のみに設け
ることにより半導体パッケージの構造を単純化するという原告の主張する
効果についての明確な記載はない。そうすると，本件発明３は，絶縁性支
持体の片面に複数の配線を形成するとともに，外部との電気的接続を確実
にするため，他の面に配線をする構成のものを排除する趣旨とはいえず，
引用発明３の表面の回路も，本件発明３の「片面に形成された複数の配
線」に当たるということができる。
また，本件発明３の特許請求の範囲においては，外部接続端子の形状に
ついて開口部を外部接続端子でふさぐ構造とするという限定はされていな
い。外部接続端子が開口部をふさぐものであることを前提とする原告の主
張は，特許請求の範囲の記載に基づかないものであって，失当である。
引用発明３のスルーホールは，基板の上下を貫通しており，半導体素子
の搭載面の反対側の面に向けて開口していることが明らかであって，本件
発明３の開口部に対応するものにほかならず，ダイボンド材の点は，構成
の対比の上で問題とすることができない。
したがって，基板の片面に形成された配線でない点，開口部でなくスル
ーホールが設けられている点のいずれについても，原告の主張を採用する
ことはできない。
この結果，引用発明３と本件発明３とは，
絶縁性支持体と，その片面に形成された複数の配線とを備える半導
体素子搭載用基板において，
半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止用
半導体パッケージ領域とを，備え，
上記配線は，上記半導体パッケージ領域に形成されたワイヤボンデ
ィング端子と，上記半導体素子搭載領域に形成された外部接続端子と
をつなぐ配線を含み，
上記外部接続端子の形成された箇所の上記絶縁性支持体に，上記外
部接続端子に達する開口部が設けられている
ことを特徴とする半導体素子搭載用基板。
の点で一致し，次の点で相違する。
相違点
本件発明３では，半導体素子搭載領域と樹脂封止用半導体パッ
ケージ領域とを複数組備えている（構成要件ニ）のに対し，引用
発明３では，これらの領域を複数組備えることを明記していない
点
ウ 相違点について
前記（１）ウで述べたところによれば，本件発明３と同一の技術分野で
ある半導体素子搭載用基板に関する製造分野において，同一基板上に複数
組の個別の基板領域を配列して形成し，これを一括して製造する技術は，
本件各発明の新規性及び進歩性の判断基準日である平成７年３月１５日の
時点では，同じ製造分野に属する当業者にとって，もはや技術常識に属す
る周知の技術であったといえる。
したがって，引用発明３に上記の周知の技術を適用することは，当業者
にとって，容易であるということができる。
エ まとめ
よって，本件発明３は，乙１公報の発明（引用発明３）と周知の技術と
に基づいて，当業者が容易に発明をすることができたというべきであるか
ら，特許法２９条２項により，特許を受けることができないものである。
（４）（１）ないし（３）で述べたところによれば，本件各特許権は，いずれも
特許無効審判により無効にされるべきものと認められる。
（１）本件各特許権には，前記２のとおり，進歩性の欠如の無効事由がある。
しかし，本件各特許権については，現在，知的財産高等裁判所に各無効審
決の取消訴訟が係属するとともに，特許庁に対し，本件各訂正に係る各訂正
審判請求がされており，本件各訂正をめぐる帰趨が流動的な状態にある。ま
た，手続的にも，今後，特許法１８１条２項の差戻しがされた場合には，各
無効審判の審理のなかで，本件各訂正に相当する各訂正請求がされて，本件
各訂正に係る各訂正審判請求はみなし取下げとなる事態（同法１３４条の３
第２項～５項）も予測される。
特許法１０４条の３第１項所定の「当該特許が特許無効審判により無効に
されるべきものと認められるとき」とは，当該特許について，訂正審判請求
又は訂正請求がされた場合には，将来，その訂正が認められ，訂正の効力が
確定したときにおいても，当該特許が無効審判により無効とされるべきもの
と認められるか否かによって判断すべきである。
したがって，訂正前の特許について無効事由がある場合においては，特許
権者は，①当該特許の特許請求の範囲について訂正審判請求ないし訂正請求
をしたこと，②当該訂正が特許法１２６条の訂正要件を充たしていること，
③当該訂正により，訂正後の特許について無効の抗弁で主張された無効事由
が解消すること，④被告製品が訂正後の特許の技術的範囲に属することを主
張立証すべきである。これに対し，相手方は，当該訂正後の特許につき他の
無効事由があることを主張立証することができる。特許請求の範囲が訂正さ
れた以上，当該訂正後の特許について，新たな引用例等による無効の主張が
許されるべきことは当然のことである。
本件においては，本件各訂正に係る各訂正審判請求がそのまま維持された
まま判断される可能性のほか，差戻し後の各無効審判手続のなかで訂正請求
として一本化される余地もあるため，訂正審判手続における独立特許要件の
問題として論じることになるのか，差戻し後の無効審判手続における無効事
由の有無として論じることになるのかはさておき，便宜，本件各訂正後の発
明の無効事由の有無について検討することにする。
（２）本件各訂正後の無効事由の解消の有無
ア 原告は，本件各特許権について，特許庁における各無効審決（乙３９～
事由が解消されたと主張し，他方，被告は，新たに乙４２公報（特開昭６
張する。
そこで，以下では，本件各訂正がされたものと仮定して，本件訂正発明
断及び無効審決における無効事由ではなく，被告の主張する新たな乙４２
公報の発明を引用例とした無効事由について判断する。
イ 本件訂正発明１
（ア）乙４２公報の発明の要旨
乙４２公報（昭和６１年８月９日発行，発明の名称：半導体装置）に
は，次の記載と図面がある。
「特許請求の範囲
って，前記パッケージ本体内の半導体素子の下部にも前記アウターリ
ードを有して成ることを特徴とする半導体装置。」（１頁左下欄３～
「〔発明の概要〕
・・・本発明では，チップの下部にもアウターリードを垂直に出した
構成，換言すれば，アウターリードを全面に設け，その上部にチップ
を搭載する構成としたので，チップは大なるサイズのものが搭載でき，
ピン数も増加でき，配線引きまわしも容易となり，かつ，パッケージ
サイズも小型化可能となる。」（２頁左上欄１９行～右上欄９行）
「〔実施例〕
・・・
第１図に示すように，ベース（基板）１の上に接着材料２により半
導体素子（チップ）３を固着する。
ベース１は例えばガラスエポキシ基板により構成される。」（２頁
右上欄１０～１６行）
「 基板１には第１図および第２図に示すようにその垂直方向に多数の
アウターリード４が立設されている。
・・・アウターリード４は半導体素子３の下部にも立設されている。
パッケージ本体５の基板１の裏面から基〔判決注・「碁」の誤記と読
める。〕盤目状に一定のピッチで，金属ピンよりなるアウターリード
「 ベース１には，第１図にはメタライズ層（配線層）６がメッキ，蒸
着などにより設けられており，このメタライズ層６と半導体素子３の
パッド・・・とを，コネクタワイヤ７により，・・・ボンディングし，
上記メタライズ層６と，アウターリード４とを，ベース１に穿設され
たスルーホールを介して電気的に接続している。
アウターリード４は，ベース１に融点の高い半田により，半田付さ
れる。」（２頁左下欄１６行～右下欄５行）
「 ベース１上に，ダム８を・・・接合し，このダム８により区画され
たエリア内にＳｉ系ゲル材料をポッティングし，加熱硬化させ，得ら
れたＳｉ系ゲル９により，半導体素子３とコネクタワイヤボンディン
グ部などを被覆する。」（２頁右下欄９～１４行）
「 第３図は，本発明におけるワイヤボンディングおよびピン間の配線
の要部平面図で，第３図に示すように，半導体素子３のボンディング
パッド１１とメタライズ層９とをコネクタワイヤ７によりボンディン
グするが，本発明では配線基板１のメタライズ層（配線）９をボンデ
ィングリードとして利用すると，ピン間に引きまわすコネクタワイヤ
の本数が少なくでき，その配線が楽になる。」（３頁右下欄１～８
行）
「第１図」「第２図」（４頁右下）「第３図」（５頁上） 別紙乙４２
公報図面記載第１図～第３図のとおり
これらによれば，乙４２公報には，次の発明（以下「訂正引用発明
ガラスエポキシ基板により構成されるベース１に，半導体素子３
の搭載される領域と，その外側にＳｉ系ゲル９により被覆される領
域を有し，ベース１の半導体素子３を搭載する面側のみに，メタラ
イズ層６からなる複数の配線が設けられ，メタライズ層６はコネク
タワイヤボンディング部とアウターリード４に接続する端子とを配
線の一部とした配線パターンを備え，コネクタワイヤボンディング
部はＳｉ系ゲル９により被覆される領域のメタライズ層６の上面に
設けられ，アウターリード４に接続する端子は半導体素子３の搭載
領域のメタライズ層６の下面に設けられ，アウターリード４に接続
する端子の形成される箇所のベース１にこの端子に達するスルーホ
ールが穿設され，スルーホールの半導体素子３を搭載する面側がメ
タライズ層６で覆われている半導体素子搭載用基板。
（イ）訂正引用発明１と本件訂正発明１との対比
訂正引用発明１の「ベース」「メタライズ層」「コネクタワイヤボン
ディング部」「アウターリードに接続する端子」「スルーホール」がそ
れぞれ本件訂正発明１の「絶縁性支持体」「配線」「ワイヤボンディン
グ端子」「外部接続端子」「開口部」に相当するから，訂正引用発明１
と本件訂正発明１とは，
絶縁性支持体と複数の配線とを備える半導体素子搭載用基板にお
いて，
半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止
用半導体パッケージ領域とを，備え，
上記配線は，上記絶縁性支持体の半導体素子を搭載する面側のみ
にあり，
上記配線は，ワイヤボンディング端子と，外部接続端子とを上記
絶縁性支持体上に形成される配線の一部とした配線パターンを備え，
上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えら
れ，
上記ワイヤボンディング端子はその反対側の面に備えられ，
上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記
外部接続端子に達する開口部が設けられ，上記開口部の半導体素子
を搭載する面側は，上記外部接続端子で覆われており，
上記ワイヤボンディング端子は上記樹脂封止用半導体パッケージ
領域に設けられ，
上記外部接続端子は上記半導体素子搭載領域に設けられる
ことを特徴とする半導体素子搭載用基板。
の点で一致し，次の点で相違する。
相違点Ａ
本件訂正発明１では，１層の銅箔から形成された配線を用い
ているのに対し，訂正引用発明１では，メッキや蒸着などによ
り形成されたメタライズ層を用いている点
相違点Ｂ
本件訂正発明１では，絶縁性支持体がポリイミドフィルムで
構成され，絶縁性支持体の開口部の側壁に上記絶縁性支持体が
露出しているのに対し，訂正引用発明１では，ベース（絶縁性
支持体）がガラスエポキシで構成され，スルーホール（開口
部）の側壁にベースが露出しているか否かを明記していない点
相違点Ｃ
本件訂正発明１では，半導体素子搭載領域と樹脂封止用半導
体パッケージ領域とを複数組備え，同一の上記配線パターンを
有する上記半導体素子搭載領域及び上記半導体パッケージ領域
が複数個配列されているのに対し，訂正引用発明１では，これ
らの領域を複数組備え，複数個配列することを明記していない
点
相違点Ｄ
本件訂正発明１では，半導体素子搭載領域と半導体パッケー
ジ領域の複数個を一括して封止可能なブロックが形成され，同
一の上記ブロックが複数個設けられているのに対し，訂正引用
発明１では，このようなブロックの形成がなく，また，複数個
設けられていない点
（ウ）相違点Ａについて
乙７公報，乙８公報，乙４４公報（特開平６－１１２３５４号公報），
乙４５公報（特開平７－５８１６１号公報），乙５８公報（特開平４－
には，それぞれ次の記載がある。
ａ 乙７公報（平成４年２月４日発行，発明の名称：ＴＡＢテープの構
造）の記載
「ベーステープ１上に・・・圧延銅箔を張り付け」（２頁右上欄５，
ｂ 乙８公報（平成３年４月１９日発行，発明の名称：半導体装置の製
造方法）の記載
「ベースフィルム１０上に銅箔を接着し」（２頁左下欄１２，１３
行）
ｃ 乙４４公報（平成６年４月２２日発行，発明の名称：薄型オーバー
モールデッド半導体デバイスおよびその製造方法）の記載
「高分子材基板４２は銅張りのＢＴ樹脂を使用でき・・・導電金属ト
レース４６のパターンを形成する。」（【００１２】８～１２行）
ｄ 乙４５公報（平成７年３月３日発行，発明の名称：フィルムキャリ
ヤ及びこのフィルムキャリヤを用いた半導体装置）の記載
「フィルム基材２の一方の面（表面）に，上記配線パターン３を形成
するための銅箔が貼着される。この銅箔はパターン形成され，これ
により配線パターン３が形成される。」（【００１７】５～８行）
ｅ 乙５８公報（平成４年７月７日発行，発明の名称：半導体装置の製
造方法とそれに使用するキャリアテープ）の記載
「ポリイミド膜１ａ上に・・・銅箔を部分エッチングにより配線パタ
ーンに形成」（３頁左下欄１，２行）
ｆ 乙５９公報（平成６年１月２１日発行，発明の名称：半導体装置用
フィルムキャリア）の記載
「フィルムキャリア１はポリイミド樹脂，ポリエステル樹脂，ガラス
エポキシ樹脂などからなる可撓性絶縁フィルム２とこの絶縁フィル
ム２上にパターン形成された銅箔等の金属導体膜のリード５とを備
えている。」（【００１４】４～８行）
これらの記載によれば，本件訂正発明１の新規性及び進歩性の判断基
準日である平成７年３月１５日の当時，半導体素子搭載用基板において，
配線を１層の銅箔から形成することは，周知の技術であったものと認め
られ，当業者であれば，適宜選択し得る設計的事項であるというべきで
ある。
したがって，訂正引用発明１にこれらの周知の技術を適用して配線を
るということができる。
（エ）相違点Ｂについて
乙６公報，乙７公報，乙８公報，乙４５公報，乙４６公報（特開平５
－２８３４６０号公報），乙５８公報及び乙５９公報には，それぞれ次
の記載がある。
ａ 乙６公報（平成２年３月３０日発行，発明の名称：フィルムキャリ
ヤ）の記載
「例としてフィルム材にポリイミドを想定し」（２頁右上欄２，３
行）
ｂ 乙７公報（平成４年２月４日発行，発明の名称：ＴＡＢテープの構
造）の記載
「ポリイミド製ベーステープ（絶縁性フィルム）１」（２頁右上欄２，
ｃ 乙８公報（平成３年４月１９日発行，発明の名称：半導体装置の製
造方法）の記載
「ポリイミド等の電気的絶縁性を有するフィルムから成るベースフィ
ルムで」（２頁左下欄６，７行）
ｄ 乙４５公報（平成７年３月３日発行，発明の名称：フィルムキャリ
ヤ及びこのフィルムキャリヤを用いた半導体装置）の記載
「２はポリイミド材料等により形成されたフィルム基材」（【００１
ｅ 乙４６公報（平成５年１０月２９日発行，発明の名称：半導体装
置）の記載
「絶縁性のベースフィルムであって，ポリイミドフィルム等の耐熱性
フィルムで形成している。」（【００２０】１～３行）
ｆ 乙５８公報（平成４年７月７日発行，発明の名称：半導体装置の製
造方法とそれに使用するキャリアテープ）の記載
「ポリイミド膜１ａ上に・・・銅箔を部分エッチングにより配線パタ
ーンに形成」（３頁左下欄１，２行）
ｇ 乙５９公報（平成６年１月２１日発行，発明の名称：半導体装置用
フィルムキャリア）の記載
「フィルムキャリア１はポリイミド樹脂，ポリエステル樹脂，ガラス
エポキシ樹脂などからなる可撓性絶縁フィルム２とこの絶縁フィル
ム２上にパターン形成された銅箔等の金属導体膜のリード５とを備
えている。」（【００１４】４～８行）
これらの記載によれば，前記の本件訂正発明１の進歩性等の判断の基
準日当時，半導体素子搭載用基板において，絶縁性支持体がポリイミド
（フィルム）で構成されることは，周知の技術であったものと認められ，
当業者であれば，適宜選択し得る設計的事項であるというべきである。
したがって，訂正引用発明１にこれらの文献の技術を適用することは，
当業者にとって，容易であるということができる。
また，本件訂正発明１における開口部の側壁に上記絶縁性支持体が露
出している基板とは，開口部にはんだボールが形成される前の状態を意
味するものである。訂正引用発明１において，明確な記載はないものの，
スルーホールがその形成と同時にアウターリードと接続するためのはん
だで埋められるなどとの記載がないから，スルーホール（開口部）の側
壁にベース（絶縁性支持体）が露出された状態の基板を考えることがで
きる。本件訂正発明１のこの該当部分は，半導体素子搭載用基板の製造
工程におけるある時点での基板の状態をクレーム化したにすぎないもの
というべきであり，この点についての相違点は，格別な事項ではなく，
実質的な相違はない。
（オ）相違点Ｃについて
相違点Ｃは，本件特許権１における引用発明１と本件発明１との相違
点と同じであって，前記２（１）ウで述べたところに加え，さらに，後
記（カ）の記載と図面とにも照らせば，半導体素子搭載用基板に係る製
造分野において，同一基板上に複数組の個別の基板領域を配列して形成
し，これを一括して製造する技術は，前記の本件訂正発明１の進歩性等
の判断基準日の時点では，同じ製造分野に属する当業者にとって，もは
や技術常識に属する周知の技術であったといえる。
したがって，訂正引用発明１に上記周知の技術を適用することは，当
業者にとって，容易であるということができる。
（カ）相違点Ｄについて
乙６０公報（特開昭６２－１５０８３４号公報），乙６１公報（特開
昭６２－１５０８６８号公報），乙６２公報（特開平１－２８１７３６
号公報），乙６３公報（特開平４－１１６９６１号公報）には，それぞ
れ次の記載及び図面がある。
ａ 乙６０公報（昭和６２年７月４日発行，発明の名称：半導体装置樹
脂成形方法および樹脂成形装置）の記載及び図面
「 このような連続フレームの上に縦方向の２単位のフレームは同図
に示されるように共通の一つの樹脂ブロック５により成形封止され，
樹脂パッケージ５を得る。」（２頁右下欄４～７行）
「第１図」（４頁右上）スタック型のリードフレームの例を示す平面
図（一部樹脂封止した状態）により，半導体素子搭載領域と半導体
パッケージ領域の複数個を一括して封止可能なブロックの形成が示
されている。
ｂ 乙６１公報（昭和６２年７月４日発行，発明の名称：半導体装置用
リードフレームとそれを使用する樹脂封止方法）の記載及び図面
「共通の樹脂ブロック内に封止されるユニット（素子）の数は２つ又
は２つ以上であればいくつでもよい。」（３頁右上欄１１～１３
行）
「第１図」（３頁右下）当該発明の一実施例を示すリードフレーム
（一部を樹脂形成）の平面図により，半導体素子搭載領域と半導体
パッケージ領域の複数個を一括して封止可能なブロックの形成が示
されている。
「第５図」（４頁右上）当該発明の他の一実施例を示すリードフレー
ムの平面図により，半導体素子搭載領域と半導体パッケージ領域の
複数個を一括して封止可能なブロックの形成が示されている。
ｃ 乙６２公報（平成元年１１月１３日発行，発明の名称：回路基板ユ
ニットの製造方法）の記載及び図面
「一列複数個毎に接続部への被覆樹脂のポッティングがなされる。・
・・一度に一列のうちの５個のＩＣデバイス１０に対して樹脂を噴
出する」（３頁右下欄１３～１９行）
「スプロケット・・・を回転し，次の列の処理を行なう」（４頁左上
欄１～３行）
「第２図」（９頁左上）当該発明による回路基板ユニットの製造方法
を実施する製造ラインの第１処理工程で作成されたＩＣユニット用
のキャリアテープの平面図により，半導体素子搭載領域と半導体パ
ッケージ領域の複数個を一括して封止可能なブロックの形成と同一
の樹脂封止列の複数個形成が示されている。
ｄ 乙６３公報（平成４年４月１７日発行，発明の名称：半導体ダイオ
ード素子およびその製造方法）の記載及び図面
「直線状に並んだ複数個の半導体チップを列毎に一体封止するように
して行われる。」（３頁右上欄１１～１２行）
「第３図」（４頁右上）当該発明ダイオード素子の組立工程図により，
半導体素子搭載領域と半導体パッケージ領域の複数個を一括して封
止可能なブロックの形成とこのようなブロックの複数列形成が示さ
れている。
これらの記載と図面とに照らせば，半導体素子搭載用基板に関する製
造分野において，前記の本件訂正発明１の進歩性等の判断基準日の時点
で，半導体素子搭載領域と半導体パッケージ領域の複数個を一括して封
止可能なブロックを形成し，同一のブロックを複数個設けることも，半
導体素子搭載用基板を効率よく大量に製造する上で，周知の技術であっ
たということができる。
したがって，訂正引用発明１に上記の周知の技術を適用することは，
当業者にとって，容易であるということができる。
（キ）まとめ
よって，本件訂正がされたと仮定しても，本件訂正発明１は，乙４２
公報の発明（訂正引用発明１）と周知の技術とに基づいて，当業者が容
易に発明をすることができたということができるから，特許法２９条２
項により，特許を受けることができないものである。
ウ 本件訂正発明２
（ア）乙４２公報の発明の要旨
乙４２公報（昭和６１年８月９日発行，発明の名称：半導体装置）の
記載及び図面は，前記イ（ア）のとおりであるから，乙４２公報には，
次の発明（以下「訂正引用発明２」という。）が記載されているといえ
る。
ガラスエポキシ基板により構成されるベース１に，半導体素子３
の搭載される領域と，その外側にＳｉ系ゲル９により被覆される領
域を有し，ベース１の半導体素子３を搭載する面側のみに，メタラ
イズ層６からなる複数の配線が設けられ，メタライズ層６はコネク
タワイヤボンディング部とアウターリード４に接続する端子とを配
線の一部とした配線パターンを備え，コネクタワイヤボンディング
部はＳｉ系ゲル９により被覆される領域のメタライズ層６の上面に
設けられ，アウターリード４に接続する端子は半導体素子３の搭載
領域のメタライズ層６の下面に設けられ，アウターリード４に接続
する端子の形成される箇所のベース１にこの端子に達するスルーホ
ールが穿設され，スルーホールの半導体素子３を搭載する面側がメ
タライズ層６で覆われている半導体素子実装用基板。
（イ）訂正引用発明２と本件訂正発明２との対比
訂正引用発明１の「ベース」「メタライズ層」「コネクタワイヤボン
ディング部」「アウターリードに接続する端子」「スルーホール」がそ
れぞれ本件訂正発明１の「絶縁性支持体」「配線」「ワイヤボンディン
グ端子」「外部接続端子」「開口部」に相当するから，訂正引用発明２
と本件訂正発明２とは，
半導体素子実装基板部は，半導体素子搭載領域，上記半導体素子
搭載領域の外側の樹脂封止用半導体パッケージ領域，及び上記樹脂
封止用半導体パッケージ領域に設けられるワイヤボンディング端子
と，上記半導体素子搭載領域に設けられる外部接続端子とを含む配
線並びに絶縁性支持体を備え，
上記配線は，上記絶縁性支持体の半導体素子を搭載する面側のみ
にあり，
上記配線は，ワイヤボンディング端子と，外部接続端子とを上記
絶縁性支持体上に形成される配線の一部として備え，
上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えら
れ，
上記ワイヤボンディング端子はその反対側の面に備えられ，
上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記
外部接続端子に達する開口部が設けられ，上記開口部の半導体素子
を搭載する面側は，上記外部接続端子で覆われている
ことを特徴とする半導体素子実装用基板。
の点で一致し，次の点で相違する。
相違点Ａ
本件訂正発明２では，１層の銅箔から形成された配線を用い
ているのに対し，訂正引用発明２では，メッキや蒸着などによ
り形成されたメタライズ層を用いている点
相違点Ｂ
本件訂正発明２では，絶縁性支持体がポリイミドフィルムで
構成され，絶縁性支持体の開口部の側壁に上記絶縁性支持体が
露出しているのに対し，訂正引用発明２では，ベース（絶縁性
支持体）がガラスエポキシで構成され，スルーホール（開口
部）の側壁にベースが露出しているか否か明記していない点
相違点Ｃ
本件訂正発明２では，複数個の半導体素子実装基板部を備え
ているのに対し，訂正引用発明２では，その複数個を明記して
いない点
相違点Ｄ
本件訂正発明２では，半導体素子実装基板部間を連結するた
めの連結部，位置合わせマーク部を備えているのに対し，訂正
引用発明２では，これらを備えていない点
相違点Ｅ
本件訂正発明２では，連結部が導電層を有するのに対し，訂
正引用発明２では，これを明記していない点
（ウ）各相違点について
相違点Ａ及び相違点Ｂは，それぞれ本件訂正発明１と訂正引用発明１
との相違点Ａ及び相違点Ｂと同じであるから，これに対する判断は，前
記イ（ウ）及び（エ）で説示したところと同じである。
次に，相違点Ｃについて，複数個の半導体素子実装基板部を備えるこ
とは，半導体素子搭載領域と樹脂封止用半導体パッケージ領域とを複数
組備え，これらを複数個配列することの一態様であるから，本件訂正発
明１と訂正引用発明１との相違点Ｃと同じことになり，これに対する判
断は，前記イ（オ）で説示したところと同じである。
また，相違点Ｄは，本件特許権２における引用発明２と本件発明２と
の相違点Ｂと同じであるから，これに対する判断は，前記２（２）エで
説示したところと同じである。
そして，相違点Ｅも，本件特許権２における引用発明２と本件発明２
との相違点Ｃと同じであるから，これに対する判断は，前記２（２）オ
で説示したところと同じである。
（エ）まとめ
よって，本件訂正がされたと仮定しても，本件訂正発明２は，乙４２
公報の発明（訂正引用発明２）と周知の技術とに基づいて，当業者が容
易に発明をすることができたということができるから，特許法２９条２
項により，特許を受けることができないものである。
エ 本件訂正発明３
（ア）乙４２公報の発明の要旨
乙４２公報（昭和６１年８月９日発行，発明の名称：半導体装置）の
記載及び図面は，前記イ（ア）のとおりであるから，乙４２公報には，
次の発明（以下「訂正引用発明３」という。）が記載されているといえ
る。
ガラスエポキシ基板により構成されるベース１に，半導体素子３
の搭載される領域と，その外側にＳｉ系ゲル９により被覆される領
域を有し，ベース１の半導体素子３を搭載する面側のみに，メタラ
イズ層６からなる複数の配線が設けられ，メタライズ層６はコネク
タワイヤボンディング部とアウターリード４に接続する端子とを配
線の一部とした配線パターンを備え，コネクタワイヤボンディング
部はＳｉ系ゲル９により被覆される領域のメタライズ層６の上面に
設けられ，アウターリード４に接続する端子は半導体素子３の搭載
領域のメタライズ層６の下面に設けられ，アウターリード４に接続
する端子の形成される箇所のベース１にこの端子に達するスルーホ
ールが穿設され，スルーホールの半導体素子３を搭載する面側がメ
タライズ層６で覆われている半導体素子搭載用基板。
（イ）訂正引用発明３と本件訂正発明３との対比
訂正引用発明３の「ベース」「メタライズ層」「コネクタワイヤボン
ディング部」「アウターリードに接続する端子」「スルーホール」がそ
れぞれ本件訂正発明３の「絶縁性支持体」「配線」「ワイヤボンディン
グ端子」「外部接続端子」「開口部」に相当するから，訂正引用発明３
と本件訂正発明３とは，
絶縁性支持体と，その片面のみに形成される複数の配線とを備え
る半導体素子搭載用基板において，
半導体素子搭載領域と，該半導体素子搭載領域の外側の樹脂封止
用半導体パッケージ領域とを，備え，
上記配線は，上記絶縁性支持体の半導体素子を搭載する面側のみ
にあり，
上記配線は，上記半導体パッケージ領域に形成されるワイヤボン
ディング端子と，上記半導体素子搭載領域に形成される外部接続端
子及びそれらをつなぐ配線を配線の一部として備え，
上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えら
れ，
上記ワイヤボンディング端子はその反対側の面に備えられ，
上記外部接続端子の形成される箇所の上記絶縁性支持体に，上記
外部接続端子に達する開口部が設けられ，上記開口部の半導体素子
を搭載する面側は，上記外部接続端子で覆われている
ことを特徴とする半導体素子搭載用基板。
の点で一致し，次の点で相違する。
相違点Ａ
本件訂正発明３では，１層の銅箔から形成された配線を用い
ているのに対し，訂正引用発明３では，メッキや蒸着などによ
り形成されたメタライズ層を用いている点
相違点Ｂ
本件訂正発明３では，絶縁性支持体がポリイミドフィルムで
構成され，絶縁性支持体の開口部の側壁に上記絶縁性支持体が
露出しているのに対し，訂正引用発明３では，ベース（絶縁性
支持体）がガラスエポキシで構成され，スルーホール（開口
部）の側壁にベースが露出しているか否か明記していない点
相違点Ｃ
本件訂正発明３では，半導体素子搭載領域と樹脂封止用半導
体パッケージ領域とを複数組備えているのに対し，訂正引用発
明３では，これらの領域を複数組備えることを明記していない
点
（ウ）各相違点について
相違点Ａ及び相違点Ｂは，それぞれ本件訂正発明１と訂正引用発明１
との相違点Ａ及び相違点Ｂと同じであるから，これに対する判断は，前
記イ（ウ）及び（エ）で説示したところと同じである。
また，相違点Ｃについて，半導体素子搭載領域と樹脂封止用半導体パ
ッケージ領域とを複数組備えることは，半導体素子搭載領域と樹脂封止
用半導体パッケージ領域とを複数組備え，これらを複数個配列すること
の一態様であるから，本件訂正発明１と訂正引用発明１との相違点Ｃと
同じことになり，これに対する判断は，前記イ（オ）で説示したところ
と同じである。
（エ）まとめ
よって，本件各訂正がされたと仮定しても，本件訂正発明３は，乙４
容易に発明をすることができたということができるから，特許法２９条
（３）（１）及び（２）で述べたところによれば，本件各特許権は，本件各訂正
によっても，無効事由が解消されないことになる。
以上のとおりであるから，原告の請求は，いずれも理由がない。
よって，主文のとおり判決する。
東京地方裁判所民事第４７部
阿 部 正 幸
裁判長裁判官
平 田 直 人
裁判官
柵 木 澄 子
裁判官
（被告物件目録及び被告製品構造説明図は省略（閲覧等制限））
表１ 本件各特許権の成立経過
特願平６－48760号 （出願日：平成６年３月１８日)
特願平６－273469号（出願日：平成６年１１月８日）
特願平７－7683号 （出願日：平成７年１月２０日）
特願平７－56202号 （出願日：平成７年３月１５日）
優先権主張
特願平７－524537号（特許3247384号）
出願日：平成７年３月１７日
分割出願
特願2001－237791号（特許3337467号）
出願日：平成７年３月１７日
分割出願
特願2002－137359号（特許3413413号） 【本件特許権１】
特願2002－137361号（特許3413191号） 【本件特許権２】
特願2002－137362号（特許3352084号） 【本件特許権３】
特願2002－137360号（特許3352083号）
出願日：平成７年３月１７日
表２ 特許3337467号を親とする特許の出願審査状況
出願2004－160856
登録3685203
特開2004－247763
出願2004－160857 出願2005－138827
出願2002－313069 特開2004－247764 特開2005－328057
【本件特許権
出願2002－137359 特開2003－133479 登録3685204
登録3413413 特開2004－247765
特開2002－334948 出願2004－160859
特開2004－282098
出願2004－160860
出願2001-237791
登録3685205
登録3337467
特開2004－247766
特開2002－110858
出願2002－137360
登録3352083
特開2002－334949
】
【本件特許権２
出願2002－137361
登録3413191
特開2002－334950
】
【本件特許権３
出願2002－137362
登録3352084
特開2002－334951
乙１公報図面
【図１】
参考図面
【図１】
乙４２公報図面
