<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:31:58.3158</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.06.02</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7035057</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>호스트 지원형 메모리측 프리페처</inventionTitle><inventionTitleEng>HOST-ASSISTED MEMORY-SIDE PREFETCHER</inventionTitleEng><openDate>2022.11.02</openDate><openNumber>10-2022-0147140</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.10.07</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.10.07</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/0862</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 12/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/0868</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/0873</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/54</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/044</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/045</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/096</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 호스트 지원형 메모리측 프리페처에 관련된 방법들, 장치들, 및 기술들이 본원에서 설명된다. 일반적으로, 프리페처들은 호스트 디바이스에 의한 메모리 어드레스 요청들의 패턴을 모니터링하고, 패턴 정보를 사용하여 추후 메모리 어드레스 요청들을 결정하거나 예측하며, 이들 예측된 요청들과 연관된 데이터를 더 빠른 메모리로 페치한다. 많은 경우에, 고성능으로 예측을 행할 수 있는 프리페처들은 상당한 처리 및 컴퓨팅 자원들, 전력 및 냉각을 사용한다. 그러나, 일반적으로, 프리페처가 사용하는 프리페치 구성을 생성하는 것은 예측을 행하는 것보다 더 많은 자원들을 수반한다. 설명되는 호스트 지원형 메모리측 프리페처는 적어도 업데이트된 프리페치 구성(404)을 생성하기 위해 호스트 디바이스(102)의 더 큰 컴퓨팅 자원들을 사용한다. 메모리측 프리페처는 프리페치 구성을 사용하여 더 빠른 메모리로 프리페치할 데이터를 예측하며, 이는 메모리 디바이스(202) 상의 자원 부담 감소에 따라 메모리 디바이스에서 더 높은 성능의 프리페처가 구현될 수 있게 한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.12.23</internationOpenDate><internationOpenNumber>WO2021257281</internationOpenNumber><internationalApplicationDate>2021.06.02</internationalApplicationDate><internationalApplicationNumber>PCT/US2021/035535</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 방법으로서, 메모리 디바이스에 의해 인터커넥트를 통해, 메모리 디바이스의 메모리측 프리페처에서의 프리페치 구성에 대한 커맨드를 수신하는 단계; 상기 메모리측 프리페처에 의해, 상기 프리페치 구성에 적어도 부분적으로 기초하여 호스트 디바이스에 의해 요청될 수 있는 제1 메모리의 하나 이상의 메모리 어드레스를 결정하는 단계;상기 결정에 기초하여 상기 제1 메모리의 상기 하나 이상의 메모리 어드레스와 연관된 데이터를 제2 메모리에 기록하는 단계; 및상기 메모리 디바이스에 의해 상기 인터커넥트를 통해, 프리페치 성공 표시자를 송신하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 하나 이상의 메모리 어드레스에 대한 상기 프리페치 성공 표시자를 결정하는 단계를 더 포함하며, 상기 프리페치 성공 표시자는 상기 적어도 하나의 메모리 어드레스가 상기 제2 메모리로부터 축출되기 전에 상기 호스트 디바이스가 상기 제2 메모리로부터 상기 하나 이상 메모리 어드레스 중 적어도 하나의 메모리 어드레스에 액세스했다는 표시를 포함하는 것인, 방법. </claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 메모리 디바이스에 의해 상기 인터커넥트를 통해, 업데이트된 프리페치 구성에 대한 커맨드를 수신하는 단계 — 상기 업데이트된 프리페치 구성은 상기 프리페치 성공 표시자에 적어도 부분적으로 기초함 —; 상기 메모리측 프리페처에 의해, 상기 업데이트된 프리페치 구성에 적어도 부분적으로 기초하여 상기 호스트 디바이스에 의해 요청될 수 있는 상기 제1 메모리의 하나 이상의 다른 메모리 어드레스를 결정하는 단계; 및상기 하나 이상의 다른 메모리 어드레스의 결정에 기초하여 상기 제1 메모리의 상기 하나 이상의 메모리 어드레스와 연관된 다른 데이터를 상기 제2 메모리에 기록하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 프리페치 구성은 다수의 네트워크 계층들을 갖는 훈련된 신경망을 포함하고, 상기 방법은: 상기 메모리측 프리페처에 의해, 상기 호스트 디바이스의 현재 동작을 모니터링하는 단계;상기 메모리측 프리페처 또는 상기 호스트 디바이스에 의해 그리고 상기 모니터링에 기초하여, 상기 훈련된 신경망의 하나 이상의 계층들에 대한 조절을 결정하는 단계 — 상기 하나 이상의 계층은 상기 훈련된 신경망의 상기 다수의 네트워크 계층들의 모든 계층들보다 적은 계층들을 포함함 —; 및상기 메모리측 프리페처 또는 상기 호스트 디바이스에 의해, 상기 하나 이상의 계층에 대한 조절을 야기하는 단계 — 상기 조절은 상기 호스트 디바이스에 의해 요청될 수 있는 상기 제1 메모리의 상기 하나 이상의 메모리 어드레스의 결정을 개선하는 데 효과적임 — 를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 메모리 디바이스에 의해 상기 인터커넥트를 통해 상기 호스트 디바이스로부터, 상기 메모리 디바이스의 상기 메모리측 프리페처에서의 상기 프리페치 구성에 대한 커맨드를 수신하는 단계;상기 메모리 디바이스에 의해 상기 인터커넥트를 통해 상기 호스트 디바이스로, 상기 프리페치 성공 표시자를 송신하는 단계; 및 상기 호스트 디바이스에 의해, 상기 프리페치 성공 표시자에 적어도 부분적으로 기초하여 업데이트된 프리페치 구성을 결정하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 장치로서,호스트 디바이스에 대한 인터커넥트에 결합하도록 구성된 인터페이스; 제1 메모리; 상기 제1 메모리에 결합된 제2 메모리; 및 상기 제1 메모리 및 상기 제2 메모리에 결합된 제어기를 포함하며, 상기 제어기는: 상기 인터페이스를 사용하여 상기 터커넥트를 통해 상기 스트 디바이스로부터 프리페치 구성에 대한 커맨드를 수신하도록; 상기 프리페치 구성에 적어도 부분적으로 기초하여, 상기 호스트 디바이스에 의해 요청될 수 있는 상기 제1 메모리의 하나 이상의 메모리 어드레스를 결정하도록; 상기 결정에 기초하여 상기 제1 메모리의 상기 하나 이상의 메모리 어드레스와 연관된 데이터를 상기 제2 메모리에 기록하도록; 그리고 상기 인터페이스를 사용하여 상기 인터커넥트를 통해 상기 호스트 디바이스에 프리페치 성공 표시자를 송신하도록 구성된 프리페치 엔진을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 프리페치 엔진은 상기 하나 이상의 메모리 어드레스에 대한 상기 프리페치 성공 표시자를 결정하도록 또한 구성되며, 상기 프리페치 성공 표시자는 상기 적어도 하나의 메모리 어드레스가 상기 제2 메모리로부터 축출되기 전에 상기 하나 이상 메모리 어드레스 중 적어도 하나의 메모리 어드레스가 상기 제2 메모리를 통해 액세스된다는 표시를 포함하는 것인, 장치.</claim></claimInfo><claimInfo><claim>8. 제6항 또는 제7항에 있어서, 상기 인터페이스는 상기 인터커넥트에 결합하도록 구성된 메모리-매핑 레지스터를 포함하는 것인, 장치.</claim></claimInfo><claimInfo><claim>9. 제6항 내지 제8항 중 어느 한 항에 있어서, 상기 프리페치 구성은 순환 신경망(recurrent neural networ, RNN)을 포함하고; 상기 프리페치 엔진은 상기 호스트 디바이스에 의해 요청될 수 있는 상기 제1 메모리의 상기 하나 이상의 메모리 어드레스를 상기 RNN에 적어도 부분적으로 기초하여 결정하도록 구성된 신경망 기반 프리페처를 포함하는 것인, 장치. </claim></claimInfo><claimInfo><claim>10. 제6항 내지 제9항 중 어느 한 항에 있어서, 상기 프리페치 구성은 적어도 캐시 미스 스트라이드를 포함하는 캐시 미스 데이터를 포함하고; 상기 프리페치 엔진은 상기 호스트 디바이스에 의해 요청될 수 있는 상기 제1 메모리의 상기 하나 이상의 메모리 어드레스를 상기 캐시 미스 데이터에 적어도 부분적으로 기초하여 결정하도록 구성된 테이블 기반 프리페처를 포함하는 것인, 장치. </claim></claimInfo><claimInfo><claim>11. 제6항 내지 제10항 중 어느 한 항에 있어서, 상기 프리페치 엔진은 또한: 상기 하나 이상의 메모리 어드레스에 대한 프리페치 품질 표시자를 결정하도록 — 상기 프리페치 품질 표시자는 프로그램, 워크로드, 또는 이의 일부의 동작 동안 상기 제2 메모리를 통해 상기 하나 이상 메모리 어드레스가 액세스되는 횟수를 적어도 포함함 —; 및상기 인터페이스를 사용하여 상기 인터커넥트를 통해 상기 호스트 디바이스에 상기 프리페치 품질 표시자를 송신하도록 구성된 것인, 장치. </claim></claimInfo><claimInfo><claim>12. 제6항 내지 제11항 중 어느 한 항에 있어서, 상기 호스트 디바이스를 더 포함하며, 상기 호스트 디바이스는 상기 인터커넥트를 통해 상기 인터페이스에 결합되고, 프리페치 로직 모듈을 포함하거나, 또는 상기 프리페치 로직 모듈과 연관되며, 상기 프리페치 로직 모듈은: 상기 프리페치 구성을 결정하도록; 상기 인터커넥트를 통해 상기 프리페치 구성에 대한 커맨드를 송신하도록; 상기 인터커넥트를 통해 상기 프리페치 성공 표시자를 수신하도록; 상기 프리페치 성공 표시자에 적어도 부분적으로 기초하여, 업데이트된 프리페치 구성을 결정하도록상기 인터커넥트를 통해 상기 업데이트된 프리페치 구성에 대한 다른 커맨드를 송신하도록;상기 인터커넥트를 통해 프리페치 품질 표시자를 수신하도록; 그리고 상기 프리페치 성공 표시자 및 상기 프리페치 품질 표시자에 적어도 부분적으로 기초하여, 상기 업데이트된 프리페치 구성을 결정하도록 구성된 것인, 장치. </claim></claimInfo><claimInfo><claim>13. 제6항 내지 제12항 중 어느 한 항에 있어서, 상기 프리페치 엔진은 또한:상기 인터페이스를 사용하여 상기 인터커넥트를 통해 상기 호스트 디바이스로부터 다수의 워크로드 특정 프리페치 구성들에 대한 다수의 커맨드들을 수신하도록 — 다수의 워크로드 특정 프리페치 구성들에 대한 다수의 커맨드들은 상기 호스트 디바이스에 의해 실행되는 프로세스 또는 프로그램의 다수의 상이한 워크로드들에 각각 대응함 —;상기 워크로드 각각에 대응하는 상기 다수의 워크로드 특정 프리페치 구성들의 각 워크로드 특정 프리페치 구성에 적어도 부분적으로 기초하여, 상기 다수의 상이한 워크로드들의 각 워크로드에 대해 상기 호스트 디바이스에 의해 요청될 수 있는 상기 제1 메모리의 각 메모리 어드레스들을 결정하도록; 그리고상기 결정에 기초하여 상기 제1 메모리의 상기 각 메모리 어드레스들과 연관된 데이터를 상기 제2 메모리에 기록하도록 구성된 것인, 장치.</claim></claimInfo><claimInfo><claim>14. 제6항 내지 제13항 중 어느 한 항에 있어서, 상기 제2 메모리는: 메모리측 캐시 메모리; 메모리측 버퍼 메모리;  호스트측 캐시 메모리; 호스트측 버퍼 메모리; 또는 이들의 임의의 조합을 포함하고;상기 제1 메모리는: 비휘발성 메모리 디바이스; 동적 랜덤 액세스 메모리(DRAM) 디바이스; 상변화 메모리 디바이스; 자기 하드 드라이브; 고체 상태 드라이브(SSD); 또는 이들의 임의의 조합을 포함하는 것인, 장치.</claim></claimInfo><claimInfo><claim>15. 장치로서,메모리 디바이스에 대한 인터커넥트에 결합하도록 구성된 인터페이스; 적어도 하나의 프로세서; 및상기 적어도 하나의 프로세서에 결합된 프리페치 로직 모듈을 포함하며, 상기 프리페치 로직 모듈은:  프리페치 구성을 결정하도록; 상기 프리페치 구성에 대한 제1 커맨드를 상기 인터커넥트를 통해 상기 메모리 디바이스에 송신하도록; 상기 인터커넥트를 통해 상기 메모리 디바이스로부터 프리페치 성공 표시자를 수신하도록;  상기 프리페치 성공 표시자에 적어도 부분적으로 기초하여 업데이트된 프리페치 구성을 결정하도록; 그리고 상기 업데이트된 프리페치 구성에 대한 제2 커맨드를 상기 인터커넥트를 통해 상기 메모리 디바이스에 송신하도록 구성된 것인, 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>519980651917</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 메사츄세...</address><code> </code><country> </country><engName>ROBERTS, David Andrew</engName><name>로버츠, 데이비드 앤드류</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.06.15</priorityApplicationDate><priorityApplicationNumber>16/901,890</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.10.07</receiptDate><receiptNumber>1-1-2022-1058258-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2022.10.07</receiptDate><receiptNumber>1-1-2022-1058891-11</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.10.13</receiptDate><receiptNumber>1-5-2022-0152418-92</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2022.12.14</receiptDate><receiptNumber>1-1-2022-1345213-41</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227035057.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a813c54e6a5f4ed96558ff79667c5b6bd091eaadface69bcfee9a6421ca776fb08114ff2b274e79c335a03f2a83bb1fa73178cbf6e202cc5</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf0198df4a70627bf7ac3a836445b7ad343f8232411be887a2c6f599cefd749559a1ec2fb7bd3abdea9e6d358c04339183d44c9d81ea4b4024</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>