#PL
* 按照目前的情况来看
	* 使用SV进行算法迁移会比使用V要简单
	* 且更加符合系统级设计的需求
	* 所以本次学习全面使用SV进行兼容V设计
	* 仿真和设计的区分通过标志来进行
* 损失是失去仿真和设计的双语言优势
	* 这导致了自动化脚本的冲突
	* 算了，暂时放弃使用SV设计的方案
	* 需要确保自动化设计的效率
* 新的命名规则
	* 总线名一旦进入了具体的控制逻辑就失去了区分的作用，为了降低变量命名的长度，则在逻辑模块内统一去除总线的声明，只用支线进行表示