<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:15.2115</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2018.05.25</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7009241</applicationNumber><claimCount>5</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치, 전자 부품, 및 전자 기기</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE, ELECTRONIC COMPONENT, AND ELECTRONIC  DEVICE</inventionTitleEng><openDate>2025.04.07</openDate><openNumber>10-2025-0048115</openNumber><originalApplicationDate>2018.05.25</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-7002836</originalApplicationNumber><originalExaminationRequestDate>2025.03.20</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.03.20</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 80/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020247002836</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 기억 회로가 OS 트랜지스터를 사용한 단극성 회로로 구성된 신규 반도체 장치를 제공한다. 그래서 기억 회로 내부에서 다른 층과 접속할 필요가 없다. 이로써, 접속부의 개수를 삭감할 수 있어, 회로 레이아웃의 자유도 향상 및 OS 트랜지스터의 신뢰성 향상을 도모할 수 있다. 특히, 메모리 셀은 다수 개 제공되기 때문에, 메모리 셀을 단극성 회로로 구성함으로써, 접속부의 개수를 대폭 삭감할 수 있다. 또한 구동 회로를 셀 어레이와 같은 층에 제공함으로써, 구동 회로와 셀 어레이를 접속시키는 다수의 배선이 층들 사이에 제공되는 것을 회피할 수 있어, 접속부의 개수를 더 삭감할 수 있다. 인터포저에 복수의 집적 회로를 제공하여 이것을 하나의 전자 부품으로서 기능시킬 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2018.12.06</internationOpenDate><internationOpenNumber>WO2018220491</internationOpenNumber><internationalApplicationDate>2018.05.25</internationalApplicationDate><internationalApplicationNumber>PCT/IB2018/053722</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 셀 어레이와, 제 1 구동 회로와, 제 2 구동 회로를 가지고,상기 셀 어레이는, 제 1 메모리 셀 및 제 2 메모리 셀을 가지고,상기 제 1 구동 회로는, 선택 신호를 공급하는 기능을 가지고,상기 제 2 구동 회로는, 데이터의 기록 또는 판독을 하는 기능을 가지고,상기 제 1 메모리 셀은, 제 1 트랜지스터와, 제 1 용량 소자를 가지고,상기 제 2 메모리 셀은, 제 2 트랜지스터와, 제 2 용량 소자를 가지고,상기 제 1 트랜지스터의 소스 또는 드레인 중 한쪽은, 상기 제 1 용량 소자와 전기적으로 접속되고,상기 제 2 트랜지스터의 소스 또는 드레인 중 한쪽은, 상기 제 2 용량 소자와 전기적으로 접속되고,상기 제 1 트랜지스터의 소스 또는 드레인 중 다른 쪽, 및 상기 제 2 트랜지스터의 소스 또는 드레인 중 다른 쪽은, 제 1 배선을 통해 상기 제 2 구동 회로와 전기적으로 접속되고,상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 각각, 제 1 산화물 반도체층과, 상기 제 1 산화물 반도체층 위에 위치하는 제 2 산화물 반도체층을 가지고,상기 제 1 트랜지스터는, 적어도 상기 제 2 산화물 반도체층에 형성되는 제 1 채널 형성 영역과, 상기 제 1 채널 형성 영역의 위쪽에 위치하는 제 3 산화물 반도체층과, 상기 제 3 산화물 반도체층의 위쪽에 위치하는 제 1 게이트 전극과, 상기 제 1 게이트 전극의 상면과 중첩되는 영역을 가지는 제 1 절연체와, 상기 제 1 게이트 전극의 측면 및 상기 제 1 절연체의 측면과 접촉하는 영역을 가지고, 또한, 상기 제 1 게이트 전극의 상면과 중첩되지 않는 제 2 절연체와, 상기 제 1 채널 형성 영역 아래쪽에 위치하는 제 2 게이트 전극을 가지고,상기 제 2 트랜지스터는, 적어도 상기 제 2 산화물 반도체층에 형성되는 제 2 채널 형성 영역과, 상기 제 2 채널 형성 영역의 위쪽에 위치하는 제 4 산화물 반도체층과, 상기 제 4 산화물 반도체층의 위쪽에 위치하는 제 3 게이트 전극과, 상기 제 3 게이트 전극의 상면과 중첩되는 영역을 갖는 제 3 절연체와, 상기 제 3 게이트 전극의 측면 및 상기 제 3 절연체의 측면과 접촉하는 영역을 가지고, 또한, 상기 제 3 게이트 전극의 상면과 중첩되지 않는 제 4 절연체와, 상기 제 2 채널 형성 영역 아래쪽에 위치하는 제 4 게이트 전극을 가지고,상기 제 2 절연체의 일부와 중첩되는 영역을 가지며, 또한 상기 제 4 절연체의 일부와 중첩되는 영역을 가지는 제 1 도전체를 가지고,단면에서 볼 때 상기 제 1 도전체의 폭은, 상기 제 2 절연체와 상기 제 4 절연체 사이를 향해 좁아지고,상기 제 1 도전체는, 상기 제 1 배선으로서 기능하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 2 게이트 전극은, 제 2 도전체 및 제 3 도전체를 가지고,상기 제 3 도전체는, 상기 제 2 도전체의 내벽과 접촉하는 영역을 가지고,상기 제 4 게이트 전극은, 제 4 도전체 및 제 5 도전체를 가지고,상기 제 5 도전체는, 상기 제 4 도전체의 내벽과 접촉하는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항 또는 제 2 항에 있어서,상기 제 2 게이트 전극의 아래쪽에 제 2 배선을 가지고,상기 제 4 게이트 전극의 아래쪽에 제 3 배선을 가지고,상기 제 2 배선은, 제 6 도전체 및 제 7 도전체를 가지고,상기 제 7 도전체는, 상기 제 6 도전체의 내벽에 접촉하는 영역을 가지고,상기 제 3 배선은, 제 8 도전체 및 제 9 도전체를 가지고,상기 제 9 도전체는, 상기 제 8 도전체의 내벽에 접촉하는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 또는 제 2 항에 있어서,상기 제 1 구동 회로는, 제 3 트랜지스터를 가지고,상기 제 2 구동 회로는, 제 4 트랜지스터를 가지고,상기 제 3 트랜지스터 및 상기 제 4 트랜지스터는 각각, 제 5 산화물 반도체층에 형성되는 채널 형성 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 또는 제 2 항에 있어서,상기 제 1 용량 소자 및 상기 제 2 용량 소자는 각각, 전극을 가지고,상기 전극은 상기 제 2 산화물 반도체층을 가지는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>KATO, Kiyoshi</engName><name>가토 기요시</name></inventorInfo><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>ATSUMI, Tomoaki</engName><name>아츠미 도모아키</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2017.06.02</priorityApplicationDate><priorityApplicationNumber>JP-P-2017-110472</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2017.06.23</priorityApplicationDate><priorityApplicationNumber>JP-P-2017-123211</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2017.11.17</priorityApplicationDate><priorityApplicationNumber>JP-P-2017-221517</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2018.02.20</priorityApplicationDate><priorityApplicationNumber>JP-P-2018-027614</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2018.02.20</priorityApplicationDate><priorityApplicationNumber>JP-P-2018-027730</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.03.20</receiptDate><receiptNumber>1-1-2025-0317902-70</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257009241.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c934d82fb28e9a9b5ebf366dcb8f7f9180989c9dac874b2f3054ac4c473422292e70bdd48800b470673f93808acba46e2ef91275d4727fecbf9</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf17f0920d8fbb6609f07ea8ac92c952356c765e809f31546a98bac4233662cb3dab183aaf6e27003b284b2871e5852fd3b4bab5477d0897c6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>